Fitter report for Loop_LED
Sun Jun 02 00:20:26 2024
Quartus II Version 7.2 Build 175 11/20/2007 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Pin-Out File
  5. Fitter Resource Usage Summary
  6. Input Pins
  7. Output Pins
  8. I/O Bank Usage
  9. All Package Pins
 10. Output Pin Default Load For Reported TCO
 11. Fitter Resource Utilization by Entity
 12. Delay Chain Summary
 13. Pad To Core Delay Chain Fanout
 14. Control Signals
 15. Global & Other Fast Signals
 16. Non-Global High Fan-Out Signals
 17. Fitter RAM Summary
 18. Interconnect Usage Summary
 19. LAB Logic Elements
 20. LAB-wide Signals
 21. LAB Signals Sourced
 22. LAB Signals Sourced Out
 23. LAB Distinct Inputs
 24. Fitter Device Options
 25. Advanced Data - General
 26. Advanced Data - Placement Preparation
 27. Advanced Data - Placement
 28. Advanced Data - Routing
 29. Fitter Messages
 30. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; Fitter Summary                                                        ;
+-----------------------+-----------------------------------------------+
; Fitter Status         ; Successful - Sun Jun 02 00:20:26 2024         ;
; Quartus II Version    ; 7.2 Build 175 11/20/2007 SP 1 SJ Full Version ;
; Revision Name         ; Loop_LED                                      ;
; Top-level Entity Name ; Loop_LED                                      ;
; Family                ; Cyclone                                       ;
; Device                ; EP1C3T144I7                                   ;
; Timing Models         ; Final                                         ;
; Total logic elements  ; 676 / 2,910 ( 23 % )                          ;
; Total pins            ; 12 / 104 ( 12 % )                             ;
; Total virtual pins    ; 7                                             ;
; Total memory bits     ; 896 / 59,904 ( 1 % )                          ;
; Total PLLs            ; 0 / 1 ( 0 % )                                 ;
+-----------------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP1C3T144I7                    ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Maximum processors allowed for parallel compilation                ; 1                              ; 1                              ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                                        ; Off                            ; Off                            ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                           ; Care                           ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; Slow Slew Rate                                                     ; Off                            ; Off                            ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Cyclone                                   ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Register Duplication                                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/FPGA_Code/Loop_LED/Loop_LED.pin.


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                         ;
+---------------------------------------------+-------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                   ;
+---------------------------------------------+-------------------------------------------------------------------------+
; Total logic elements                        ; 676 / 2,910 ( 23 % )                                                    ;
;     -- Combinational with no register       ; 222                                                                     ;
;     -- Register only                        ; 157                                                                     ;
;     -- Combinational with a register        ; 297                                                                     ;
;                                             ;                                                                         ;
; Logic element usage by number of LUT inputs ;                                                                         ;
;     -- 4 input functions                    ; 252                                                                     ;
;     -- 3 input functions                    ; 69                                                                      ;
;     -- 2 input functions                    ; 150                                                                     ;
;     -- 1 input functions                    ; 114                                                                     ;
;     -- 0 input functions                    ; 91                                                                      ;
;                                             ;                                                                         ;
; Logic elements by mode                      ;                                                                         ;
;     -- normal mode                          ; 570                                                                     ;
;     -- arithmetic mode                      ; 106                                                                     ;
;     -- qfbk mode                            ; 18                                                                      ;
;     -- register cascade mode                ; 0                                                                       ;
;     -- synchronous clear/load mode          ; 128                                                                     ;
;     -- asynchronous clear/load mode         ; 279                                                                     ;
;                                             ;                                                                         ;
; Total registers                             ; 454 / 3,210 ( 14 % )                                                    ;
; Total LABs                                  ; 96 / 291 ( 33 % )                                                       ;
; Logic elements in carry chains              ; 117                                                                     ;
; User inserted logic elements                ; 0                                                                       ;
; Virtual pins                                ; 7                                                                       ;
; I/O pins                                    ; 12 / 104 ( 12 % )                                                       ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )                                                          ;
; Global signals                              ; 8                                                                       ;
; M4Ks                                        ; 1 / 13 ( 8 % )                                                          ;
; Total memory bits                           ; 896 / 59,904 ( 1 % )                                                    ;
; Total RAM block bits                        ; 4,608 / 59,904 ( 8 % )                                                  ;
; PLLs                                        ; 0 / 1 ( 0 % )                                                           ;
; Global clocks                               ; 8 / 8 ( 100 % )                                                         ;
; Average interconnect usage                  ; 4%                                                                      ;
; Peak interconnect usage                     ; 5%                                                                      ;
; Maximum fan-out node                        ; altera_internal_jtag~TDO                                                ;
; Maximum fan-out                             ; 222                                                                     ;
; Highest non-global fan-out signal           ; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[4] ;
; Highest non-global fan-out                  ; 52                                                                      ;
; Total fan-out                               ; 2757                                                                    ;
; Average fan-out                             ; 3.94                                                                    ;
+---------------------------------------------+-------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLK_In  ; 16    ; 1        ; 0            ; 8            ; 2           ; 222                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Ctrl[0] ; 31    ; 1        ; 0            ; 3            ; 0           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Ctrl[1] ; 28    ; 1        ; 0            ; 4            ; 1           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Ctrl[2] ; 27    ; 1        ; 0            ; 4            ; 0           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; RST     ; 17    ; 1        ; 0            ; 7            ; 0           ; 93                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                   ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; LED_Out[0] ; 26    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LED_Out[1] ; 11    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LED_Out[2] ; 10    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 10 / 22 ( 45 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 28 ( 0 % )   ; 3.3V          ; --           ;
; 3        ; 0 / 26 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 28 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 5          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 6          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 8        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 9        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 7          ; 1        ; LED_Out[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 8          ; 1        ; LED_Out[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 9          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 10         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 11         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 16       ; 12         ; 1        ; CLK_In                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 17       ; 13         ; 1        ; RST                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GNDG_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 14         ; 1        ; ^nCEO                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 15         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 16         ; 1        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 17         ; 1        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 24       ; 18         ; 1        ; ^DCLK                                    ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; 25       ; 19         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 26       ; 20         ; 1        ; LED_Out[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 27       ; 21         ; 1        ; Ctrl[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 28       ; 22         ; 1        ; Ctrl[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ; 23         ; 1        ; Ctrl[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 24         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ; 25         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 34       ; 26         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 35       ; 27         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 36       ; 28         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 37       ; 29         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 38       ; 30         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 39       ; 31         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 40       ; 32         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 33         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 34         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 44       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 45       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 46       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 47       ; 35         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 36         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ; 37         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 50       ; 38         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 51       ; 39         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 40         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 41         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ; 42         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 55       ; 43         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 56       ; 44         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 57       ; 45         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 46         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 47         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 48         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ; 49         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 62       ; 50         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 63       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 65       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 51         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 52         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 53         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 54         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 55         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 56         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 57         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 58         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 59         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 60         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 77       ; 61         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 78       ; 62         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 79       ; 63         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 80       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 81       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 82       ; 64         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 83       ; 65         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 84       ; 66         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 85       ; 67         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 86       ; 68         ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 87       ; 69         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 88       ; 70         ; 3        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 89       ; 71         ; 3        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 90       ; 72         ; 3        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 91       ; 73         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 92       ; 74         ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 93       ; 75         ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 94       ; 76         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ; 77         ; 3        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 96       ; 78         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 79         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 98       ; 80         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 99       ; 81         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 100      ; 82         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 83         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 84         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ; 85         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 86         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 87         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 88         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 109      ; 89         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 110      ; 90         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 111      ; 91         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 112      ; 92         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 93         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 94         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 95         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 96         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 97         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 98         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ; 99         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 124      ; 100        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 125      ; 101        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ; 102        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ; 103        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 128      ; 104        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 129      ; 105        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ; 106        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 131      ; 107        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 132      ; 108        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 109        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 110        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 136      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 137      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 138      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 111        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ; 112        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 141      ; 113        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 114        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 115        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 116        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                           ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                    ; Library Name ;
+------------------------------------------------------------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Loop_LED                                                                                            ; 676 (8)     ; 454          ; 896         ; 1    ; 12   ; 7            ; 222 (8)      ; 157 (0)           ; 297 (0)          ; 117 (0)         ; 17 (0)     ; |Loop_LED                                                                                                                                                                                                                                                                                              ; work         ;
;    |Control:Control|                                                                                 ; 11 (11)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 4 (4)      ; |Loop_LED|Control:Control                                                                                                                                                                                                                                                                              ; work         ;
;    |ForwardFlow:Forward_11hz|                                                                        ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |Loop_LED|ForwardFlow:Forward_11hz                                                                                                                                                                                                                                                                     ; work         ;
;    |ForwardFlow:Forward_2hz|                                                                         ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |Loop_LED|ForwardFlow:Forward_2hz                                                                                                                                                                                                                                                                      ; work         ;
;    |ForwardFlow:Forward_5hz|                                                                         ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |Loop_LED|ForwardFlow:Forward_5hz                                                                                                                                                                                                                                                                      ; work         ;
;    |ReverseForwardFlow:Reverse_11hz|                                                                 ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |Loop_LED|ReverseForwardFlow:Reverse_11hz                                                                                                                                                                                                                                                              ; work         ;
;    |ReverseForwardFlow:Reverse_2hz|                                                                  ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |Loop_LED|ReverseForwardFlow:Reverse_2hz                                                                                                                                                                                                                                                               ; work         ;
;    |ReverseForwardFlow:Reverse_5hz|                                                                  ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |Loop_LED|ReverseForwardFlow:Reverse_5hz                                                                                                                                                                                                                                                               ; work         ;
;    |clk_divider:CLK_Divider_11hz|                                                                    ; 55 (55)     ; 23           ; 0           ; 0    ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 23 (23)          ; 23 (23)         ; 0 (0)      ; |Loop_LED|clk_divider:CLK_Divider_11hz                                                                                                                                                                                                                                                                 ; work         ;
;    |clk_divider:CLK_Divider_2hz|                                                                     ; 57 (57)     ; 25           ; 0           ; 0    ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 25 (25)          ; 25 (25)         ; 0 (0)      ; |Loop_LED|clk_divider:CLK_Divider_2hz                                                                                                                                                                                                                                                                  ; work         ;
;    |clk_divider:CLK_Divider_5hz|                                                                     ; 53 (53)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 24 (24)          ; 24 (24)         ; 0 (0)      ; |Loop_LED|clk_divider:CLK_Divider_5hz                                                                                                                                                                                                                                                                  ; work         ;
;    |sld_hub:sld_hub_inst|                                                                            ; 114 (23)    ; 79           ; 0           ; 0    ; 0    ; 0            ; 35 (16)      ; 17 (0)            ; 62 (7)           ; 5 (0)           ; 2 (2)      ; |Loop_LED|sld_hub:sld_hub_inst                                                                                                                                                                                                                                                                         ; work         ;
;       |lpm_decode:instruction_decoder|                                                               ; 5 (0)       ; 5            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 0 (0)           ; 0 (0)      ; |Loop_LED|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder                                                                                                                                                                                                                                          ; work         ;
;          |decode_ogi:auto_generated|                                                                 ; 5 (5)       ; 5            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |Loop_LED|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder|decode_ogi:auto_generated                                                                                                                                                                                                                ; work         ;
;       |lpm_shiftreg:jtag_ir_register|                                                                ; 10 (10)     ; 10           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |Loop_LED|sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register                                                                                                                                                                                                                                           ; work         ;
;       |sld_dffex:BROADCAST|                                                                          ; 2 (2)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |Loop_LED|sld_hub:sld_hub_inst|sld_dffex:BROADCAST                                                                                                                                                                                                                                                     ; work         ;
;       |sld_dffex:IRF_ENA_0|                                                                          ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |Loop_LED|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA_0                                                                                                                                                                                                                                                     ; work         ;
;       |sld_dffex:IRF_ENA|                                                                            ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Loop_LED|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA                                                                                                                                                                                                                                                       ; work         ;
;       |sld_dffex:IRSR|                                                                               ; 12 (12)     ; 9            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |Loop_LED|sld_hub:sld_hub_inst|sld_dffex:IRSR                                                                                                                                                                                                                                                          ; work         ;
;       |sld_dffex:RESET|                                                                              ; 2 (2)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |Loop_LED|sld_hub:sld_hub_inst|sld_dffex:RESET                                                                                                                                                                                                                                                         ; work         ;
;       |sld_dffex:\GEN_IRF:1:IRF|                                                                     ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |Loop_LED|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF                                                                                                                                                                                                                                                ; work         ;
;       |sld_dffex:\GEN_SHADOW_IRF:1:S_IRF|                                                            ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Loop_LED|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:1:S_IRF                                                                                                                                                                                                                                       ; work         ;
;       |sld_jtag_state_machine:jtag_state_machine|                                                    ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; 0 (0)           ; 0 (0)      ; |Loop_LED|sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine                                                                                                                                                                                                                               ; work         ;
;       |sld_rom_sr:HUB_INFO_REG|                                                                      ; 21 (21)     ; 9            ; 0           ; 0    ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; 5 (5)           ; 0 (0)      ; |Loop_LED|sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG                                                                                                                                                                                                                                                 ; work         ;
;    |sld_signaltap:auto_signaltap_0|                                                                  ; 360 (1)     ; 285          ; 896         ; 1    ; 0    ; 0            ; 75 (1)       ; 138 (0)           ; 147 (0)          ; 40 (0)          ; 11 (0)     ; |Loop_LED|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                               ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                        ; 359 (70)    ; 285          ; 896         ; 1    ; 0    ; 0            ; 74 (11)      ; 138 (52)          ; 147 (7)          ; 40 (0)          ; 11 (2)     ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                         ; work         ;
;          |altdpram:\stp_non_zero_ram_gen:attribute_mem|                                              ; 47 (46)     ; 46           ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 31 (31)           ; 15 (15)          ; 0 (0)           ; 1 (0)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem                                                                                                                                                                            ; work         ;
;             |lpm_decode:wdecoder|                                                                    ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                        ; work         ;
;                |decode_9jf:auto_generated|                                                           ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem|lpm_decode:wdecoder|decode_9jf:auto_generated                                                                                                                              ; work         ;
;          |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)       ; 0            ; 896         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                         ; work         ;
;             |altsyncram_6qo3:auto_generated|                                                         ; 0 (0)       ; 0            ; 896         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6qo3:auto_generated                                                                                                                                          ; work         ;
;          |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 7 (7)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                          ; work         ;
;          |lpm_shiftreg:status_register|                                                              ; 17 (17)     ; 17           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; 0 (0)           ; 0 (0)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                            ; work         ;
;          |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 81 (81)     ; 44           ; 0           ; 0    ; 0    ; 0            ; 37 (37)      ; 14 (14)           ; 30 (30)          ; 22 (22)         ; 1 (1)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                              ; work         ;
;          |sld_ela_control:ela_control|                                                               ; 55 (0)      ; 52           ; 0           ; 0    ; 0    ; 0            ; 3 (0)        ; 35 (0)            ; 17 (0)           ; 0 (0)           ; 7 (0)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                             ; work         ;
;             |lpm_shiftreg:trigger_config_deserialize|                                                ; 4 (4)       ; 4            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                     ; work         ;
;             |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 35 (0)      ; 35           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 21 (0)            ; 14 (0)           ; 0 (0)           ; 7 (0)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                      ; work         ;
;                |lpm_shiftreg:trigger_condition_deserialize|                                          ; 21 (21)     ; 21           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                           ; work         ;
;                |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 14 (0)      ; 14           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 7 (0)            ; 0 (0)           ; 7 (0)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                       ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1 ; work         ;
;             |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 16 (6)      ; 13           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 10 (0)            ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                               ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                             ; 10 (10)     ; 10           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                       ; work         ;
;          |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 63 (8)      ; 52           ; 0           ; 0    ; 0    ; 0            ; 11 (8)       ; 0 (0)             ; 52 (0)           ; 18 (0)          ; 0 (0)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                        ; work         ;
;             |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 4 (0)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 3 (0)            ; 4 (0)           ; 0 (0)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                              ; work         ;
;                |cntr_82i:auto_generated|                                                             ; 4 (4)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 4 (4)           ; 0 (0)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_82i:auto_generated                                                      ; work         ;
;             |lpm_counter:read_pointer_counter|                                                       ; 7 (0)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; 7 (0)           ; 0 (0)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                       ; work         ;
;                |cntr_spi:auto_generated|                                                             ; 7 (7)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_spi:auto_generated                                                                               ; work         ;
;             |lpm_counter:status_advance_pointer_counter|                                             ; 5 (0)       ; 4            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; 5 (0)           ; 0 (0)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                             ; work         ;
;                |cntr_o3i:auto_generated|                                                             ; 5 (5)       ; 4            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 5 (5)           ; 0 (0)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_o3i:auto_generated                                                                     ; work         ;
;             |lpm_counter:status_read_pointer_counter|                                                ; 2 (0)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; 2 (0)           ; 0 (0)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                ; work         ;
;                |cntr_cmi:auto_generated|                                                             ; 2 (2)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 2 (2)           ; 0 (0)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_cmi:auto_generated                                                                        ; work         ;
;             |lpm_shiftreg:info_data_shift_out|                                                       ; 15 (15)     ; 15           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; 0 (0)           ; 0 (0)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                       ; work         ;
;             |lpm_shiftreg:ram_data_shift_out|                                                        ; 7 (7)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                        ; work         ;
;             |lpm_shiftreg:status_data_shift_out|                                                     ; 15 (15)     ; 15           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; 0 (0)           ; 0 (0)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                     ; work         ;
;          |sld_rom_sr:crc_rom_sr|                                                                     ; 19 (19)     ; 8            ; 0           ; 0    ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |Loop_LED|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                   ; work         ;
+------------------------------------------------------------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                 ;
+------------+----------+---------------+---------------+-----------------------+-----+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------+----------+---------------+---------------+-----------------------+-----+
; LED_Out[0] ; Output   ; --            ; --            ; --                    ; --  ;
; LED_Out[1] ; Output   ; --            ; --            ; --                    ; --  ;
; LED_Out[2] ; Output   ; --            ; --            ; --                    ; --  ;
; Ctrl[1]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; Ctrl[0]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; Ctrl[2]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; RST        ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; CLK_In     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
+------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                  ;
+---------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                               ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------+-------------------+---------+
; Ctrl[1]                                                                                           ;                   ;         ;
;      - Control:Control|Mux1~298                                                                   ; 1                 ; ON      ;
;      - Control:Control|Mux1~299                                                                   ; 1                 ; ON      ;
;      - Control:Control|Mux1~300                                                                   ; 1                 ; ON      ;
;      - altera_auto_signaltap_0_LED_Out[0]_signaltap_lcell                                         ; 1                 ; ON      ;
;      - altera_auto_signaltap_0_LED_Out[1]_signaltap_lcell                                         ; 1                 ; ON      ;
;      - altera_auto_signaltap_0_LED_Out[2]_signaltap_lcell                                         ; 1                 ; ON      ;
;      - altera_auto_signaltap_0_Ctrl[1]_signaltap_lcell                                            ; 1                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[1] ; 1                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[1]    ; 1                 ; ON      ;
; Ctrl[0]                                                                                           ;                   ;         ;
;      - Control:Control|Mux1~298                                                                   ; 0                 ; ON      ;
;      - Control:Control|Mux1~299                                                                   ; 0                 ; ON      ;
;      - Control:Control|Mux1~300                                                                   ; 0                 ; ON      ;
;      - altera_auto_signaltap_0_LED_Out[0]_signaltap_lcell                                         ; 0                 ; ON      ;
;      - altera_auto_signaltap_0_LED_Out[1]_signaltap_lcell                                         ; 0                 ; ON      ;
;      - altera_auto_signaltap_0_LED_Out[2]_signaltap_lcell                                         ; 0                 ; ON      ;
;      - altera_auto_signaltap_0_Ctrl[0]_signaltap_lcell                                            ; 0                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[0] ; 0                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[0]    ; 0                 ; ON      ;
; Ctrl[2]                                                                                           ;                   ;         ;
;      - ReverseForwardFlow:Reverse_5hz|current_state.LED1_ON                                       ; 0                 ; ON      ;
;      - Control:Control|Mux1~299                                                                   ; 0                 ; ON      ;
;      - Control:Control|Mux1~300                                                                   ; 0                 ; ON      ;
;      - ReverseForwardFlow:Reverse_11hz|current_state.LED1_ON                                      ; 0                 ; ON      ;
;      - Control:Control|Mux1~301                                                                   ; 0                 ; ON      ;
;      - Control:Control|Mux1~304                                                                   ; 0                 ; ON      ;
;      - Control:Control|Mux0~217                                                                   ; 0                 ; ON      ;
;      - Control:Control|Mux0~220                                                                   ; 0                 ; ON      ;
;      - altera_auto_signaltap_0_Ctrl[2]_signaltap_lcell                                            ; 0                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[2] ; 0                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[2]    ; 0                 ; ON      ;
; RST                                                                                               ;                   ;         ;
; CLK_In                                                                                            ;                   ;         ;
+---------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; Name                                                                                                                                                                                                                                                    ; Location      ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; CLK_In                                                                                                                                                                                                                                                  ; PIN_16        ; 222     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ;
; RST                                                                                                                                                                                                                                                     ; PIN_17        ; 93      ; Async. clear               ; yes    ; Global Clock         ; GCLK4            ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                            ; JTAG_X1_Y6_N1 ; 216     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                            ; JTAG_X1_Y6_N1 ; 23      ; Sync. clear                ; no     ; --                   ; --               ;
; clk_divider:CLK_Divider_11hz|CLK_Out                                                                                                                                                                                                                    ; LC_X10_Y6_N4  ; 7       ; Clock                      ; yes    ; Global Clock         ; GCLK2            ;
; clk_divider:CLK_Divider_2hz|CLK_Out                                                                                                                                                                                                                     ; LC_X6_Y10_N8  ; 7       ; Clock                      ; yes    ; Global Clock         ; GCLK1            ;
; clk_divider:CLK_Divider_5hz|CLK_Out                                                                                                                                                                                                                     ; LC_X26_Y6_N5  ; 7       ; Clock                      ; yes    ; Global Clock         ; GCLK6            ;
; sld_hub:sld_hub_inst|CLR_SIGNAL                                                                                                                                                                                                                         ; LC_X20_Y11_N9 ; 33      ; Async. clear               ; yes    ; Global Clock         ; GCLK7            ;
; sld_hub:sld_hub_inst|GEN_SHADOW_IRF~0                                                                                                                                                                                                                   ; LC_X19_Y10_N0 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRF_ENABLE[1]~65                                                                                                                                                                                                                   ; LC_X19_Y10_N9 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRF_ENA_ENABLE~21                                                                                                                                                                                                                  ; LC_X19_Y8_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|comb~52                                                                                                                                                                                                                            ; LC_X18_Y9_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|jtag_debug_mode_usr1                                                                                                                                                                                                               ; LC_X19_Y9_N8  ; 23      ; Async. clear               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[0]~273                                                                                                                                                                                                            ; LC_X15_Y10_N6 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[4]                                                                                                                                                                                                      ; LC_X17_Y11_N7 ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[7]                                                                                                                                                                                                      ; LC_X16_Y10_N1 ; 21      ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]                                                                                                                                                                                 ; LC_X20_Y11_N0 ; 16      ; Async. clear               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[11]                                                                                                                                                                                ; LC_X20_Y11_N1 ; 12      ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[12]                                                                                                                                                                                ; LC_X20_Y10_N1 ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[8]                                                                                                                                                                                 ; LC_X20_Y10_N4 ; 14      ; Async. clear               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|WORD_SR[0]~1266                                                                                                                                                                                            ; LC_X19_Y9_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[0]~450                                                                                                                                                                                        ; LC_X20_Y8_N8  ; 5       ; Sync. clear                ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[0]~451                                                                                                                                                                                        ; LC_X19_Y9_N3  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem|lpm_decode:wdecoder|decode_9jf:auto_generated|eq_node[0]~31                                                                           ; LC_X16_Y6_N7  ; 15      ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem|lpm_decode:wdecoder|decode_9jf:auto_generated|eq_node[1]~30                                                                           ; LC_X16_Y11_N3 ; 15      ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|collect_data~8                                                                                                                                                                     ; LC_X15_Y6_N5  ; 22      ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                                                                                          ; LC_X16_Y11_N7 ; 129     ; Async. clear               ; yes    ; Global Clock         ; GCLK5            ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|done                                                                                                                                    ; LC_X16_Y4_N7  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~21                                                                                                                    ; LC_X15_Y6_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~472                                                                                                    ; LC_X15_Y6_N1  ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal0~28                                                                                         ; LC_X15_Y9_N3  ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~29                                                                                         ; LC_X17_Y8_N9  ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                ; LC_X17_Y6_N4  ; 7       ; Async. clear               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_82i:auto_generated|modulus_trigger ; LC_X16_Y9_N3  ; 3       ; Sync. load                 ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_o3i:auto_generated|modulus_trigger                ; LC_X17_Y8_N4  ; 4       ; Sync. load                 ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_cmi:auto_generated|modulus_trigger                   ; LC_X17_Y6_N7  ; 1       ; Sync. load                 ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                 ; LC_X16_Y9_N6  ; 10      ; Async. clear               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                             ; LC_X17_Y6_N5  ; 1       ; Async. clear               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                          ; LC_X16_Y9_N5  ; 19      ; Async. clear               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~953                                                                                                                                               ; LC_X18_Y10_N6 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~415                                                                                                                                          ; LC_X18_Y10_N8 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~62                                                                                                                                                             ; LC_X18_Y10_N0 ; 18      ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                  ; LC_X18_Y10_N9 ; 42      ; Clock enable               ; no     ; --                   ; --               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                        ;
+--------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+
; Name                                                                           ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+--------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+
; CLK_In                                                                         ; PIN_16        ; 222     ; Global Clock         ; GCLK0            ;
; RST                                                                            ; PIN_17        ; 93      ; Global Clock         ; GCLK4            ;
; altera_internal_jtag~TCKUTAP                                                   ; JTAG_X1_Y6_N1 ; 216     ; Global Clock         ; GCLK3            ;
; clk_divider:CLK_Divider_11hz|CLK_Out                                           ; LC_X10_Y6_N4  ; 7       ; Global Clock         ; GCLK2            ;
; clk_divider:CLK_Divider_2hz|CLK_Out                                            ; LC_X6_Y10_N8  ; 7       ; Global Clock         ; GCLK1            ;
; clk_divider:CLK_Divider_5hz|CLK_Out                                            ; LC_X26_Y6_N5  ; 7       ; Global Clock         ; GCLK6            ;
; sld_hub:sld_hub_inst|CLR_SIGNAL                                                ; LC_X20_Y11_N9 ; 33      ; Global Clock         ; GCLK7            ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all ; LC_X16_Y11_N7 ; 129     ; Global Clock         ; GCLK5            ;
+--------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                           ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[4]                                                                                                        ; 52      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                         ; 42      ;
; clk_divider:CLK_Divider_2hz|LessThan0~501                                                                                                                                      ; 25      ;
; clk_divider:CLK_Divider_2hz|LessThan0~498                                                                                                                                      ; 25      ;
; clk_divider:CLK_Divider_2hz|Add0~414                                                                                                                                           ; 25      ;
; clk_divider:CLK_Divider_5hz|LessThan0~450                                                                                                                                      ; 24      ;
; clk_divider:CLK_Divider_5hz|Add0~405                                                                                                                                           ; 24      ;
; clk_divider:CLK_Divider_5hz|Add0~403                                                                                                                                           ; 24      ;
; sld_hub:sld_hub_inst|jtag_debug_mode_usr1                                                                                                                                      ; 23      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                   ; 23      ;
; clk_divider:CLK_Divider_11hz|LessThan0~690                                                                                                                                     ; 23      ;
; clk_divider:CLK_Divider_11hz|Add0~394                                                                                                                                          ; 23      ;
; clk_divider:CLK_Divider_11hz|Add0~392                                                                                                                                          ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|collect_data~8                                                                                            ; 22      ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[7]                                                                                                                             ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~94                                                      ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~62                                                                                    ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                              ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_load_on~31                                                                                         ; 17      ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]                                                                                                        ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~21                                           ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal3~35                ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sdr~12                                                                                                    ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem|lpm_decode:wdecoder|decode_9jf:auto_generated|eq_node[0]~31  ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem|lpm_decode:wdecoder|decode_9jf:auto_generated|eq_node[1]~30  ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem|xraddr[0]                                                    ; 15      ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[8]                                                                                                        ; 14      ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[1]                                                                                                                             ; 12      ;
; sld_hub:sld_hub_inst|sld_dffex:BROADCAST|Q[0]                                                                                                                                  ; 12      ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[11]                                                                                                       ; 12      ;
; Ctrl[2]                                                                                                                                                                        ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~88                                                      ; 11      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                   ; 11      ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[3]                                                                                                        ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena        ; 10      ;
; Ctrl[0]                                                                                                                                                                        ; 9       ;
; Ctrl[1]                                                                                                                                                                        ; 9       ;
; sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[3]                                                                                                                                       ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|done                                                           ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                     ; 9       ;
; sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[0]~273                                                                                                                                   ; 8       ;
; sld_hub:sld_hub_inst|GEN_SHADOW_IRF~0                                                                                                                                          ; 8       ;
; sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[2]                                                                                                                                       ; 8       ;
; sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[1]                                                                                                                                       ; 8       ;
; sld_hub:sld_hub_inst|IRF_ENABLE[1]~65                                                                                                                                          ; 8       ;
; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                            ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal1~35                ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process0~122                                                   ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]~804                                                 ; 8       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------+
; Name                                                                                                                                                           ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6qo3:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 7            ; 128          ; 7            ; yes                    ; no                      ; yes                    ; no                      ; 896  ; 128                         ; 7                           ; 128                         ; 7                           ; 896                 ; 1    ; None ; M4K_X13_Y5 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------+
; Interconnect Usage Summary                        ;
+----------------------------+----------------------+
; Interconnect Resource Type ; Usage                ;
+----------------------------+----------------------+
; C4s                        ; 419 / 8,840 ( 5 % )  ;
; Direct links               ; 153 / 11,506 ( 1 % ) ;
; Global clocks              ; 8 / 8 ( 100 % )      ;
; LAB clocks                 ; 57 / 156 ( 37 % )    ;
; LUT chains                 ; 26 / 2,619 ( < 1 % ) ;
; Local interconnects        ; 753 / 11,506 ( 7 % ) ;
; M4K buffers                ; 7 / 468 ( 1 % )      ;
; R4s                        ; 263 / 7,520 ( 3 % )  ;
+----------------------------+----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 7.11) ; Number of LABs  (Total = 96) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 20                           ;
; 2                                          ; 3                            ;
; 3                                          ; 2                            ;
; 4                                          ; 4                            ;
; 5                                          ; 1                            ;
; 6                                          ; 3                            ;
; 7                                          ; 3                            ;
; 8                                          ; 3                            ;
; 9                                          ; 3                            ;
; 10                                         ; 54                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.79) ; Number of LABs  (Total = 96) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 54                           ;
; 1 Clock                            ; 64                           ;
; 1 Clock enable                     ; 26                           ;
; 1 Sync. clear                      ; 4                            ;
; 2 Async. clears                    ; 2                            ;
; 2 Clock enables                    ; 8                            ;
; 2 Clocks                           ; 14                           ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 7.28) ; Number of LABs  (Total = 96) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 7                            ;
; 1                                           ; 13                           ;
; 2                                           ; 3                            ;
; 3                                           ; 2                            ;
; 4                                           ; 4                            ;
; 5                                           ; 1                            ;
; 6                                           ; 3                            ;
; 7                                           ; 3                            ;
; 8                                           ; 4                            ;
; 9                                           ; 3                            ;
; 10                                          ; 39                           ;
; 11                                          ; 7                            ;
; 12                                          ; 5                            ;
; 13                                          ; 0                            ;
; 14                                          ; 2                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 4.74) ; Number of LABs  (Total = 96) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 7                            ;
; 1                                               ; 17                           ;
; 2                                               ; 8                            ;
; 3                                               ; 11                           ;
; 4                                               ; 7                            ;
; 5                                               ; 6                            ;
; 6                                               ; 7                            ;
; 7                                               ; 8                            ;
; 8                                               ; 8                            ;
; 9                                               ; 5                            ;
; 10                                              ; 11                           ;
; 11                                              ; 0                            ;
; 12                                              ; 0                            ;
; 13                                              ; 0                            ;
; 14                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 8.57) ; Number of LABs  (Total = 96) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 9                            ;
; 2                                           ; 11                           ;
; 3                                           ; 6                            ;
; 4                                           ; 4                            ;
; 5                                           ; 4                            ;
; 6                                           ; 2                            ;
; 7                                           ; 5                            ;
; 8                                           ; 6                            ;
; 9                                           ; 3                            ;
; 10                                          ; 4                            ;
; 11                                          ; 10                           ;
; 12                                          ; 7                            ;
; 13                                          ; 4                            ;
; 14                                          ; 4                            ;
; 15                                          ; 4                            ;
; 16                                          ; 4                            ;
; 17                                          ; 3                            ;
; 18                                          ; 1                            ;
; 19                                          ; 2                            ;
; 20                                          ; 0                            ;
; 21                                          ; 1                            ;
; 22                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+------------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                                ;
+--------------------------------------------------------------------------------+---------------------+
; Name                                                                           ; Value               ;
+--------------------------------------------------------------------------------+---------------------+
; Auto Fit Point 1 - Fit Attempt 1                                               ; ff                  ;
; Mid Wire Use - Fit Attempt 1                                                   ; 10                  ;
; Mid Slack - Fit Attempt 1                                                      ; -8540               ;
; Internal Atom Count - Fit Attempt 1                                            ; 684                 ;
; LE/ALM Count - Fit Attempt 1                                                   ; 684                 ;
; LAB Count - Fit Attempt 1                                                      ; 97                  ;
; Outputs per Lab - Fit Attempt 1                                                ; 4.773               ;
; Inputs per LAB - Fit Attempt 1                                                 ; 7.330               ;
; Global Inputs per LAB - Fit Attempt 1                                          ; 1.485               ;
; LAB Constraint 'non-global clock / CE pair + async load' - Fit Attempt 1       ; 0:97                ;
; LAB Constraint 'ce + sync load' - Fit Attempt 1                                ; 0:55;1:32;2:10      ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                           ; 0:53;1:25;2:15;3:4  ;
; LAB Constraint 'un-route combination' - Fit Attempt 1                          ; 0:53;1:25;2:15;3:4  ;
; LAB Constraint 'non-global with asyn_clear' - Fit Attempt 1                    ; 0:29;1:31;2:24;3:13 ;
; LAB Constraint 'un-route with async_clear' - Fit Attempt 1                     ; 0:29;1:31;2:24;3:13 ;
; LAB Constraint 'non-global async clear + sync clear' - Fit Attempt 1           ; 0:84;1:11;2:2       ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1             ; 0:97                ;
; LAB Constraint 'ygr_cl_ngclk_gclkce_sload_aload_constraint' - Fit Attempt 1    ; 0:55;1:41;2:1       ;
; LAB Constraint 'global control signals' - Fit Attempt 1                        ; 0:19;1:23;2:44;3:11 ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1                    ; 0:19;1:42;2:36      ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1               ; 0:97                ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                               ; 0:19;1:52;2:26      ;
; LAB Constraint 'sload_sclear pair' - Fit Attempt 1                             ; 0:77;1:20           ;
; LAB Constraint 'invert_a constraint' - Fit Attempt 1                           ; 0:38;1:59           ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                      ; 0:88;1:9            ;
; LAB Constraint 'use of ADATA or SDATA by registers constraint' - Fit Attempt 1 ; 0:97                ;
; LEs in Chains - Fit Attempt 1                                                  ; 117                 ;
; LEs in Long Chains - Fit Attempt 1                                             ; 72                  ;
; LABs with Chains - Fit Attempt 1                                               ; 17                  ;
; LABs with Multiple Chains - Fit Attempt 1                                      ; 0                   ;
; Time - Fit Attempt 1                                                           ; 0                   ;
; Time in tsm_tan.dll - Fit Attempt 1                                            ; 0.007               ;
+--------------------------------------------------------------------------------+---------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Auto Fit Point 2 - Fit Attempt 1    ; ff     ;
; Early Wire Use - Fit Attempt 1      ; 3      ;
; Early Slack - Fit Attempt 1         ; -10386 ;
; Auto Fit Point 4 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 4 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 5      ;
; Mid Slack - Fit Attempt 1           ; -8639  ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Late Wire Use - Fit Attempt 1       ; 6      ;
; Late Slack - Fit Attempt 1          ; -8639  ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000  ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Time - Fit Attempt 1                ; 0      ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.020  ;
+-------------------------------------+--------+


+---------------------------------------------+
; Advanced Data - Routing                     ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Early Slack - Fit Attempt 1         ; -6957 ;
; Early Wire Use - Fit Attempt 1      ; 5     ;
; Peak Regional Wire - Fit Attempt 1  ; 5     ;
; Mid Slack - Fit Attempt 1           ; -7033 ;
; Late Slack - Fit Attempt 1          ; -7033 ;
; Late Wire Use - Fit Attempt 1       ; 5     ;
; Time - Fit Attempt 1                ; 0     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.054 ;
+-------------------------------------+-------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 7.2 Build 175 11/20/2007 Service Pack 1 SJ Full Version
    Info: Processing started: Sun Jun 02 00:20:25 2024
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Loop_LED -c Loop_LED
Info: Selected device EP1C3T144I7 for design "Loop_LED"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: The Fitter has identified 3 logical partitions of which 0 have a previous placement to use
    Info: Previous placement does not exist for 226 of 226 atoms in partition Top
    Info: Previous placement does not exist for 387 of 387 atoms in partition sld_signaltap:auto_signaltap_0
    Info: Previous placement does not exist for 116 of 116 atoms in partition sld_hub:sld_hub_inst
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C3T144C7 is compatible
    Info: Device EP1C6T144C7 is compatible
    Info: Device EP1C6T144I7 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~nCSO~ is reserved at location 12
    Info: Pin ~ASDO~ is reserved at location 25
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Automatically promoted signal "CLK_In" to use Global clock in PIN 16
Info: Automatically promoted signal "altera_internal_jtag~TCKUTAP" to use Global clock
Info: Automatically promoted some destinations of signal "clk_divider:CLK_Divider_11hz|CLK_Out" to use Global clock
    Info: Destination "clk_divider:CLK_Divider_11hz|CLK_Out" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "clk_divider:CLK_Divider_2hz|CLK_Out" to use Global clock
    Info: Destination "clk_divider:CLK_Divider_2hz|CLK_Out" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "clk_divider:CLK_Divider_5hz|CLK_Out" to use Global clock
    Info: Destination "clk_divider:CLK_Divider_5hz|CLK_Out" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "RST" to use Global clock in PIN 17
    Info: Destination "altera_auto_signaltap_0_RST_signaltap_lcell" may be non-global or may not use global clock
    Info: Destination "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[6]" may be non-global or may not use global clock
    Info: Destination "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[6]" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all" to use Global clock
    Info: Destination "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset" may be non-global or may not use global clock
    Info: Destination "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "sld_hub:sld_hub_inst|CLR_SIGNAL" to use Global clock
    Info: Destination "sld_hub:sld_hub_inst|CLR_SIGNAL~_wirecell" may be non-global or may not use global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing: elapsed time is 00:00:00
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Estimated most critical path is register to register delay of 4.122 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X6_Y9; Fanout = 2; REG Node = 'ReverseForwardFlow:Reverse_5hz|current_state.LED2_ON'
    Info: 2: + IC(0.466 ns) + CELL(0.390 ns) = 0.856 ns; Loc. = LAB_X7_Y9; Fanout = 1; COMB Node = 'Control:Control|Mux1~301'
    Info: 3: + IC(0.188 ns) + CELL(0.390 ns) = 1.434 ns; Loc. = LAB_X7_Y9; Fanout = 1; COMB Node = 'Control:Control|Mux1~302'
    Info: 4: + IC(1.089 ns) + CELL(0.101 ns) = 2.624 ns; Loc. = LAB_X8_Y8; Fanout = 1; COMB Node = 'Control:Control|Mux1~303'
    Info: 5: + IC(0.056 ns) + CELL(0.522 ns) = 3.202 ns; Loc. = LAB_X8_Y8; Fanout = 4; COMB Node = 'altera_auto_signaltap_0_LED_Out[1]_signaltap_lcell'
    Info: 6: + IC(0.267 ns) + CELL(0.653 ns) = 4.122 ns; Loc. = LAB_X9_Y8; Fanout = 3; REG Node = 'sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[4]'
    Info: Total cell delay = 2.056 ns ( 49.88 % )
    Info: Total interconnect delay = 2.066 ns ( 50.12 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 4% of the available device resources
    Info: Peak interconnect usage is 5% of the available device resources in the region that extends from location X14_Y0 to location X27_Y14
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Generated suppressed messages file E:/FPGA_Code/Loop_LED/Loop_LED.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Allocated 255 megabytes of memory during processing
    Info: Processing ended: Sun Jun 02 00:20:26 2024
    Info: Elapsed time: 00:00:01


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/FPGA_Code/Loop_LED/Loop_LED.fit.smsg.


