<?xml version="1.0" encoding="UTF-8" ?>
<!-- *************************************************************************************
FILE DESCRIPTION
Max Top 5 critical clocks will be reported. For rest user needs to refer to Detailed report
*******************************************************************************************-->
<report_table display_priority="2" name="Timing Summary">
<report_link name="Detailed report">
<data>C:\Users\musefpgawin\Trigger\trig_MUSE_SPS_Final_version\project\trb3_periph_blank\synlog\blank_trb3_periph_blank_fpga_mapper.srr</data>
<title>START OF TIMING REPORT</title>
</report_link>
<row>
<data tcl_name="clock_name">Clock Name</data>
<data tcl_name="req_freq">Req Freq</data>
<data tcl_name="est_freq">Est Freq</data>
<data tcl_name="slack">Slack</data>
</row>
<row>
<data>pll_in200_out100|CLKOK_inferred_clock</data>
<data>300.4 MHz</data>
<data>255.4 MHz</data>
<data>-0.587</data>
</row>
<row>
<data>pll_in200_out100|CLKOP_inferred_clock</data>
<data>80.2 MHz</data>
<data>68.2 MHz</data>
<data>-2.200</data>
</row>
<row>
<data>positron_absorption|or_all_tmp_1_inferred_clock</data>
<data>641.3 MHz</data>
<data>545.1 MHz</data>
<data>-0.275</data>
</row>
<row>
<data>positron_absorption|or_all_tmp_inferred_clock</data>
<data>641.3 MHz</data>
<data>545.1 MHz</data>
<data>-0.275</data>
</row>
<row>
<data>sfp_1_200_int_work_trb3_periph_blank_trb3_periph_blank_arch_0layer0|rx_half_clk_ch1_inferred_clock</data>
<data>244.7 MHz</data>
<data>224.6 MHz</data>
<data>-0.365</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[0]</data>
<data>615.5 MHz</data>
<data>523.2 MHz</data>
<data>-0.287</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[1]</data>
<data>615.5 MHz</data>
<data>523.2 MHz</data>
<data>-0.287</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[2]</data>
<data>615.5 MHz</data>
<data>523.2 MHz</data>
<data>-0.287</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[3]</data>
<data>615.5 MHz</data>
<data>523.2 MHz</data>
<data>-0.287</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[4]</data>
<data>615.5 MHz</data>
<data>523.2 MHz</data>
<data>-0.287</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[5]</data>
<data>615.5 MHz</data>
<data>523.2 MHz</data>
<data>-0.287</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[6]</data>
<data>615.5 MHz</data>
<data>523.2 MHz</data>
<data>-0.287</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[7]</data>
<data>615.5 MHz</data>
<data>523.2 MHz</data>
<data>-0.287</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[8]</data>
<data>615.5 MHz</data>
<data>523.2 MHz</data>
<data>-0.287</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[9]</data>
<data>615.5 MHz</data>
<data>523.2 MHz</data>
<data>-0.287</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[10]</data>
<data>615.5 MHz</data>
<data>523.2 MHz</data>
<data>-0.287</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[11]</data>
<data>615.5 MHz</data>
<data>523.2 MHz</data>
<data>-0.287</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[12]</data>
<data>615.5 MHz</data>
<data>523.2 MHz</data>
<data>-0.287</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[13]</data>
<data>615.5 MHz</data>
<data>523.2 MHz</data>
<data>-0.287</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[14]</data>
<data>615.5 MHz</data>
<data>523.2 MHz</data>
<data>-0.287</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[15]</data>
<data>615.5 MHz</data>
<data>523.2 MHz</data>
<data>-0.287</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[16]</data>
<data>615.5 MHz</data>
<data>523.2 MHz</data>
<data>-0.287</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[17]</data>
<data>615.5 MHz</data>
<data>523.2 MHz</data>
<data>-0.287</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[18]</data>
<data>615.5 MHz</data>
<data>523.2 MHz</data>
<data>-0.287</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[19]</data>
<data>600.4 MHz</data>
<data>510.4 MHz</data>
<data>-0.294</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[20]</data>
<data>586.1 MHz</data>
<data>498.2 MHz</data>
<data>-0.301</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[21]</data>
<data>586.1 MHz</data>
<data>498.2 MHz</data>
<data>-0.301</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[22]</data>
<data>575.1 MHz</data>
<data>488.8 MHz</data>
<data>-0.307</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[23]</data>
<data>580.5 MHz</data>
<data>493.4 MHz</data>
<data>-0.304</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[24]</data>
<data>580.5 MHz</data>
<data>493.4 MHz</data>
<data>-0.304</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[25]</data>
<data>586.1 MHz</data>
<data>498.2 MHz</data>
<data>-0.301</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[26]</data>
<data>586.1 MHz</data>
<data>498.2 MHz</data>
<data>-0.301</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[27]</data>
<data>586.1 MHz</data>
<data>498.2 MHz</data>
<data>-0.301</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[28]</data>
<data>580.5 MHz</data>
<data>493.4 MHz</data>
<data>-0.304</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[29]</data>
<data>580.5 MHz</data>
<data>493.4 MHz</data>
<data>-0.304</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[30]</data>
<data>575.1 MHz</data>
<data>488.8 MHz</data>
<data>-0.307</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[31]</data>
<data>588.9 MHz</data>
<data>500.6 MHz</data>
<data>-0.300</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[32]</data>
<data>588.9 MHz</data>
<data>500.6 MHz</data>
<data>-0.300</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[33]</data>
<data>588.9 MHz</data>
<data>500.6 MHz</data>
<data>-0.300</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[34]</data>
<data>600.4 MHz</data>
<data>510.4 MHz</data>
<data>-0.294</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[35]</data>
<data>600.4 MHz</data>
<data>510.4 MHz</data>
<data>-0.294</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[36]</data>
<data>588.9 MHz</data>
<data>500.6 MHz</data>
<data>-0.300</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[37]</data>
<data>600.4 MHz</data>
<data>510.4 MHz</data>
<data>-0.294</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[38]</data>
<data>588.9 MHz</data>
<data>500.6 MHz</data>
<data>-0.300</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[39]</data>
<data>586.1 MHz</data>
<data>498.2 MHz</data>
<data>-0.301</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[40]</data>
<data>586.1 MHz</data>
<data>498.2 MHz</data>
<data>-0.301</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[41]</data>
<data>580.5 MHz</data>
<data>493.4 MHz</data>
<data>-0.304</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[42]</data>
<data>586.1 MHz</data>
<data>498.2 MHz</data>
<data>-0.301</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[43]</data>
<data>580.5 MHz</data>
<data>493.4 MHz</data>
<data>-0.304</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[44]</data>
<data>588.9 MHz</data>
<data>500.6 MHz</data>
<data>-0.300</data>
</row>
<row>
<data>sps_control|out_sig_inferred_clock[45]</data>
<data>600.4 MHz</data>
<data>510.4 MHz</data>
<data>-0.294</data>
</row>
<row>
<data>System</data>
<data>961.6 MHz</data>
<data>817.3 MHz</data>
<data>-0.184</data>
</row>
</report_table>
