# cache设计
1. cache与cpu cacheline 运行体系绑定  优先page-cache读
2. 实现insert链路中的无锁  多线程更新情况下要保持cache数据结构更新的原子性 不可中断
3. 不影响性能的基础上对cache的内存控制  
4. 如何让频繁的内存分配和释放不是cache的性能瓶颈 key-value大小差异非常大，几个byte 到 几 M；频繁的插入和Erase）能够对Cache拿到的内存有一个高效的管理，在对分配器底层有足够了解的情况下 选择合适的分配器能够起到加速cache使用 的作用。
参考链接 https://blog.csdn.net/Z_Stand/article/details/118832473

# 个人设计
1. cpu cache line 目前大小为64byte  cache line是cpu与内存通信的最小单位
2. 每个core 有自己独享的L1 cache L2 cache  MESI协议保证了cache line的一致性
