# 1 IC 设计的完整流程

1确定项目需求--制定芯片的具体指标

- 物理指标-工艺，面积，封装
- 性能指标-速度（频率，时钟周期），（低）功耗
- 功能指标-功能描述，接口定义

2系统级设计---用系统建模语言对各个模块进行描述。

3前端设计--RTL设计、RTL仿真、硬件原型验证、电路综合

4后端设计--版图设计、物理验证，后仿真等

->架构或算法的验证（c++）**算法模型**->设计规格(design spec)->**RTL HDL**->RTL功能仿真验证->逻辑综合（综合工具根据基本单元库的功能-时序模型，将行为级代码翻译成具体 的电路实现结构）->**NETLIST**(根据标准单元库，布局布线工具根据基本单元库的时序-几何模型，将电路单元布局布线成为实际电路版图)->**LAYOUT**(对功能，时序，制造参数进行检查)->**TAPE-OUT**



- 市场需求
- 架构定义(Architecture specs)--架构定义工程师
- 架构/算法验证--算法工程师 
  - c/c++/Matlab
- 设计规格
- RTL coding -- RTL 设计工程师（HLS 直接忽略该步骤）
  - Verilog
- lP level coding
- IP level RTL 仿真 验证-- IP级验证工程师
  - VCS Modelsim Verilog-XL NC-Verilog
  - C/C++/systemc/systemVerilog/UVM
- 芯片级RTL仿真 验证-- 集成工程师
- 逻辑综合和验证 -- ASIC 设计工程师
  - 逻辑综合的结果就是把设计实现的HDL代码翻译成门级网表NETLIST
  - 逻辑综合需要基于特定的综合库，不同的库中，门电路基本单元（standard cell）的面积，时序参数是不一样的。
  - DC RC Synplify
- 形式严重（门级验证）
  - 从功能上（STA是时序上）对综合后的王彪进行验证，常用的就是等价性检查方法，以功能验证后的HDL设计为参考，对比综合后的网表功能，他们是否在功能上存在等价。这样做是为了保障在逻辑综合过程中没有改变原先HDL描述的电路。
  - Formality
- 时序验证STA
  - 静态时序分析，这也属于验证范畴，它主要是在时序上对电路进行验证，检查电路是否存在建立时间和保持时间的为例。
  - Prime Time（PT）
- 可测性设计DFT --DFT 工程师
  - 插入可测试链 scan chain
  - 测试制造中是否错误
- 版图生成，自动布局布线(PR) -- PD 物理设计工程师
  - ICC
- 时钟树插入 形式验证
- DRC/LVS
  - Mentor：calibre
  - Synopsys：Hercules
  - Cadence : Dive/dracula
- GDS



## 2 一个简单的示例