     设计一个输出全都是三态缓冲门的模块，并且选择性的关闭和打开一些缓冲门，使得一次只有两个门是打开的，这样可以清楚的看到强度竞争的结果。
     第一步，设计两个解码器，用case语句和always块来实现解码器的功能， 解码器可以将一个二比特的数据，变为一个四比特的数据
     ![](https://github.com/lizejia2361/-/blob/main/Lab9/%E7%AC%AC%E4%B8%80%E6%AD%A5%E6%B3%A2%E5%BD%A2.png)
     ![](https://github.com/lizejia2361/-/blob/main/Lab9/%E7%AC%AC%E4%B8%80%E6%AD%A5%E7%94%B5%E8%B7%AF.png)
    第二步：使用计数器产生计数值来驱动sel来实现竞争条件
    ![](https://github.com/lizejia2361/-/blob/main/Lab9/%E7%AC%AC%E4%BA%8C%E6%AD%A5%E7%94%B5%E8%B7%AF.png)
    第三步：竞争条件练习
    ![](https://github.com/lizejia2361/-/blob/main/Lab9/%E7%AC%AC%E4%B8%89%E6%AD%A5%E6%B3%A2%E5%BD%A2.png)
    ![](https://github.com/lizejia2361/-/blob/main/Lab9/%E7%AC%AC%E4%B8%89%E6%AD%A5%E7%94%B5%E8%B7%AF.png)
    第四步：操作符（&&）和优先级，逻辑运算和位运算有很大不同，对于一比特的运算相同，但是对于多比特的运算则有很大不同，&是位操作符，有高位补零的规则，    
    ![](https://github.com/lizejia2361/-/blob/main/Lab9/%E7%AC%AC%E5%9B%9B%E6%AD%A5%E7%94%B5%E8%B7%AF.png)
