----------------
; Command Info ;
----------------
Report Timing: Found 20 setup paths (20 violated).  Worst case slack is -4.142 

Tcl Command:
    report_timing -append -setup -show_routing -file output_files/timing_report/afu_default_MIN_fast_900mv_0c_setup.rpt -to_clock [get_clocks {u0|dcp_iopll|dcp_iopll|clk1x}] -npaths 20

Options:
    -to_clock [get_clocks {u0|dcp_iopll|dcp_iopll|clk1x}] 
    -setup 
    -npaths 20 
    -show_routing 
    -file {output_files/timing_report/afu_default_MIN_fast_900mv_0c_setup.rpt} 
    -append 

Snapshot:
    final

Delay Model:
    Fast 900mV 0C Model

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                         ;
+--------+---------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                     ; To Node                                                                                                  ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -4.142 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.021     ; 9.261      ;
; -4.140 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.021     ; 9.259      ;
; -4.140 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.021     ; 9.259      ;
; -4.140 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.021     ; 9.258      ;
; -4.138 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.021     ; 9.257      ;
; -4.138 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.021     ; 9.256      ;
; -4.138 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.021     ; 9.256      ;
; -4.137 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.021     ; 9.256      ;
; -4.136 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.021     ; 9.254      ;
; -4.135 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.021     ; 9.254      ;
; -4.135 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.021     ; 9.254      ;
; -4.135 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.021     ; 9.253      ;
; -4.133 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.021     ; 9.252      ;
; -4.133 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.021     ; 9.251      ;
; -4.133 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.021     ; 9.251      ;
; -4.131 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.021     ; 9.249      ;
; -4.131 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.021     ; 9.250      ;
; -4.129 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.021     ; 9.248      ;
; -4.129 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.021     ; 9.248      ;
; -4.129 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.021     ; 9.247      ;
+--------+---------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+

Path #1: Setup slack is -4.142 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 14.844                                                                                                        ;
; Data Required Time ; 10.702                                                                                                        ;
; Slack              ; -4.142 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.021 ;       ;             ;            ;       ;       ;
; Data Delay                ; 9.261  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.583       ; 100        ; 5.583 ; 5.583 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.009       ; 0          ; 0.000 ; 0.002 ;
;    Cell                   ;        ; 12    ; 5.644       ; 61         ; 0.000 ; 0.843 ;
;    uTco                   ;        ; 1     ; 0.753       ; 8          ; 0.753 ; 0.753 ;
;    Routing Element        ;        ; 60    ; 2.855       ; 31         ; 0.000 ; 0.093 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 4.839       ; 100        ; 4.839 ; 4.839 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 5.583    ; 5.583   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   5.583  ;   5.583 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   5.583  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 14.844   ; 9.261   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   6.336  ;   0.753 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   6.336  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   6.366  ;   0.030 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   6.459  ;   0.093 ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   6.535  ;   0.076 ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   6.594  ;   0.059 ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   6.663  ;   0.069 ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   6.746  ;   0.083 ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   6.797  ;   0.051 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   6.830  ;   0.033 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   6.831  ;   0.001 ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   7.540  ;   0.709 ; FF ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   7.540  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   7.571  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.629  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   7.696  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   7.765  ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   7.846  ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.889  ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.891  ;   0.002 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   8.689  ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   8.689  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.720  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.779  ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   8.846  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   8.915  ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   8.994  ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   9.037  ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   9.038  ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   9.836  ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   9.836  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.867  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.925  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   9.992  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   10.061 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   10.142 ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.185 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.186 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   10.984 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   10.984 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   11.015 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.074 ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   11.141 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   11.210 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   11.290 ;   0.080 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.333 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.335 ;   0.002 ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   12.133 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   12.133 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.164 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.222 ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   12.289 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   12.360 ;   0.071 ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   12.439 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.482 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.483 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   13.281 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   13.281 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.312 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.371 ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.438 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.507 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.586 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.629 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.629 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   14.472 ;   0.843 ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   14.472 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.503 ;   0.031 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.543 ;   0.040 ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   14.596 ;   0.053 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.616 ;   0.020 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   14.617 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   14.688 ;   0.071 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   14.692 ;   0.004 ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   14.692 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   14.717 ;   0.025 ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   14.774 ;   0.057 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.817 ;   0.043 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I0               ; High Speed ; leimf0_[0]                                                                                                                ;
;   14.817 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N0                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|dataf                      ;
;   14.844 ;   0.027 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N0                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|combout                    ;
;   14.844 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]|d                ;
;   14.844 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                          ;
; 10.562   ; 5.562   ;    ;      ;        ;                ;       ; clock path                                                                                               ;
;   9.839  ;   4.839 ; R  ;      ;        ;                ;       ; clock network delay                                                                                      ;
;   10.562 ;   0.723 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                                  ;
; 10.412   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                                        ;
; 10.702   ; 0.290   ;    ; uTsu ; 1      ; FF_X99_Y107_N2 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #2: Setup slack is -4.140 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 14.842                                                                                                        ;
; Data Required Time ; 10.702                                                                                                        ;
; Slack              ; -4.140 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.021 ;       ;             ;            ;       ;       ;
; Data Delay                ; 9.259  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.583       ; 100        ; 5.583 ; 5.583 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.008       ; 0          ; 0.000 ; 0.002 ;
;    Cell                   ;        ; 12    ; 5.549       ; 60         ; 0.000 ; 0.843 ;
;    uTco                   ;        ; 1     ; 0.753       ; 8          ; 0.753 ; 0.753 ;
;    Routing Element        ;        ; 62    ; 2.949       ; 32         ; 0.000 ; 0.093 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 4.839       ; 100        ; 4.839 ; 4.839 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 5.583    ; 5.583   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   5.583  ;   5.583 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   5.583  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 14.842   ; 9.259   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   6.336  ;   0.753 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   6.336  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   6.366  ;   0.030 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   6.459  ;   0.093 ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   6.535  ;   0.076 ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   6.594  ;   0.059 ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   6.663  ;   0.069 ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   6.746  ;   0.083 ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   6.797  ;   0.051 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   6.830  ;   0.033 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   6.831  ;   0.001 ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   7.540  ;   0.709 ; FF ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   7.540  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   7.571  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.629  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   7.696  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   7.765  ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   7.846  ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.889  ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.891  ;   0.002 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   8.687  ;   0.796 ; FF ; CELL ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[18]           ;
;   8.687  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.715  ;   0.028 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y102_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.772  ;   0.057 ; FF ; RE   ; 1      ; R6_X94_Y102_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   8.856  ;   0.084 ; FF ; RE   ; 1      ; C4_X97_Y103_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   8.923  ;   0.067 ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   9.002  ;   0.079 ; FF ; RE   ; 1      ; C4_X99_Y100_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   9.054  ;   0.052 ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   9.097  ;   0.043 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y103_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   9.129  ;   0.032 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   9.129  ;   0.000 ;    ; IC   ; 48     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[0]                 ;
;   9.834  ;   0.705 ; FF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   9.834  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.865  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.923  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   9.990  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   10.059 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   10.140 ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.183 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.184 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   10.982 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   10.982 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   11.013 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.072 ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   11.139 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   11.208 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   11.288 ;   0.080 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.331 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.333 ;   0.002 ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   12.131 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   12.131 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.162 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.220 ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   12.287 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   12.358 ;   0.071 ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   12.437 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.480 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.481 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   13.279 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   13.279 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.310 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.369 ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.436 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.505 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.584 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.627 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.627 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   14.470 ;   0.843 ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   14.470 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.501 ;   0.031 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.541 ;   0.040 ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   14.594 ;   0.053 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.614 ;   0.020 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   14.615 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   14.686 ;   0.071 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   14.690 ;   0.004 ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   14.690 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   14.715 ;   0.025 ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   14.772 ;   0.057 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.815 ;   0.043 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I0               ; High Speed ; leimf0_[0]                                                                                                                ;
;   14.815 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N0                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|dataf                      ;
;   14.842 ;   0.027 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N0                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|combout                    ;
;   14.842 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]|d                ;
;   14.842 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                          ;
; 10.562   ; 5.562   ;    ;      ;        ;                ;       ; clock path                                                                                               ;
;   9.839  ;   4.839 ; R  ;      ;        ;                ;       ; clock network delay                                                                                      ;
;   10.562 ;   0.723 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                                  ;
; 10.412   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                                        ;
; 10.702   ; 0.290   ;    ; uTsu ; 1      ; FF_X99_Y107_N2 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #3: Setup slack is -4.140 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 14.842                                                                                                        ;
; Data Required Time ; 10.702                                                                                                        ;
; Slack              ; -4.140 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.021 ;       ;             ;            ;       ;       ;
; Data Delay                ; 9.259  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.583       ; 100        ; 5.583 ; 5.583 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.008       ; 0          ; 0.000 ; 0.002 ;
;    Cell                   ;        ; 12    ; 5.549       ; 60         ; 0.000 ; 0.843 ;
;    uTco                   ;        ; 1     ; 0.753       ; 8          ; 0.753 ; 0.753 ;
;    Routing Element        ;        ; 62    ; 2.949       ; 32         ; 0.000 ; 0.093 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 4.839       ; 100        ; 4.839 ; 4.839 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 5.583    ; 5.583   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   5.583  ;   5.583 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   5.583  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 14.842   ; 9.259   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   6.336  ;   0.753 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   6.336  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   6.366  ;   0.030 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   6.459  ;   0.093 ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   6.535  ;   0.076 ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   6.594  ;   0.059 ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   6.663  ;   0.069 ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   6.746  ;   0.083 ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   6.797  ;   0.051 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   6.830  ;   0.033 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   6.831  ;   0.001 ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   7.540  ;   0.709 ; FF ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   7.540  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   7.571  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.629  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   7.696  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   7.765  ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   7.846  ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.889  ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.891  ;   0.002 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   8.689  ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   8.689  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.720  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.779  ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   8.846  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   8.915  ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   8.994  ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   9.037  ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   9.038  ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   9.836  ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   9.836  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.867  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.925  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   9.992  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   10.061 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   10.142 ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.185 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.186 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   10.982 ;   0.796 ; FF ; CELL ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[18]           ;
;   10.982 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   11.011 ;   0.029 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y104_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.069 ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y104_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   11.153 ;   0.084 ; FF ; RE   ; 1      ; C4_X97_Y105_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   11.220 ;   0.067 ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   11.298 ;   0.078 ; FF ; RE   ; 1      ; C4_X99_Y102_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   11.350 ;   0.052 ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   11.392 ;   0.042 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y105_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.425 ;   0.033 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.426 ;   0.001 ;    ; IC   ; 48     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[0]                 ;
;   12.131 ;   0.705 ; FF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   12.131 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.162 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.220 ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   12.287 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   12.358 ;   0.071 ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   12.437 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.480 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.481 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   13.279 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   13.279 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.310 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.369 ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.436 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.505 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.584 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.627 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.627 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   14.470 ;   0.843 ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   14.470 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.501 ;   0.031 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.541 ;   0.040 ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   14.594 ;   0.053 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.614 ;   0.020 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   14.615 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   14.686 ;   0.071 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   14.690 ;   0.004 ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   14.690 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   14.715 ;   0.025 ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   14.772 ;   0.057 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.815 ;   0.043 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I0               ; High Speed ; leimf0_[0]                                                                                                                ;
;   14.815 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N0                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|dataf                      ;
;   14.842 ;   0.027 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N0                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|combout                    ;
;   14.842 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]|d                ;
;   14.842 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                          ;
; 10.562   ; 5.562   ;    ;      ;        ;                ;       ; clock path                                                                                               ;
;   9.839  ;   4.839 ; R  ;      ;        ;                ;       ; clock network delay                                                                                      ;
;   10.562 ;   0.723 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                                  ;
; 10.412   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                                        ;
; 10.702   ; 0.290   ;    ; uTsu ; 1      ; FF_X99_Y107_N2 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #4: Setup slack is -4.140 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 14.841                                                                                                        ;
; Data Required Time ; 10.701                                                                                                        ;
; Slack              ; -4.140 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.021 ;       ;             ;            ;       ;       ;
; Data Delay                ; 9.258  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.583       ; 100        ; 5.583 ; 5.583 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.009       ; 0          ; 0.000 ; 0.002 ;
;    Cell                   ;        ; 12    ; 5.644       ; 61         ; 0.000 ; 0.843 ;
;    uTco                   ;        ; 1     ; 0.753       ; 8          ; 0.753 ; 0.753 ;
;    Routing Element        ;        ; 60    ; 2.852       ; 31         ; 0.000 ; 0.093 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 4.839       ; 100        ; 4.839 ; 4.839 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 5.583    ; 5.583   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   5.583  ;   5.583 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   5.583  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 14.841   ; 9.258   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   6.336  ;   0.753 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   6.336  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   6.366  ;   0.030 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   6.459  ;   0.093 ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   6.535  ;   0.076 ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   6.594  ;   0.059 ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   6.663  ;   0.069 ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   6.746  ;   0.083 ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   6.797  ;   0.051 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   6.830  ;   0.033 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   6.831  ;   0.001 ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   7.540  ;   0.709 ; FF ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   7.540  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   7.571  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.629  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   7.696  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   7.765  ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   7.846  ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.889  ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.891  ;   0.002 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   8.689  ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   8.689  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.720  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.779  ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   8.846  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   8.915  ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   8.994  ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   9.037  ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   9.038  ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   9.836  ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   9.836  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.867  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.925  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   9.992  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   10.061 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   10.142 ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.185 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.186 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   10.984 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   10.984 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   11.015 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.074 ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   11.141 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   11.210 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   11.290 ;   0.080 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.333 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.335 ;   0.002 ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   12.133 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   12.133 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.164 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.222 ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   12.289 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   12.360 ;   0.071 ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   12.439 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.482 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.483 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   13.281 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   13.281 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.312 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.371 ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.438 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.507 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.586 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.629 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.629 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   14.472 ;   0.843 ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   14.472 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.503 ;   0.031 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.543 ;   0.040 ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   14.596 ;   0.053 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.616 ;   0.020 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   14.617 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   14.688 ;   0.071 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   14.692 ;   0.004 ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   14.692 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   14.717 ;   0.025 ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   14.771 ;   0.054 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.814 ;   0.043 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I16              ; High Speed ; leimf0_[2]                                                                                                                ;
;   14.814 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N12                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|dataf                      ;
;   14.841 ;   0.027 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N12                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|combout                    ;
;   14.841 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]|d                ;
;   14.841 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 10.562   ; 5.562   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   9.839  ;   4.839 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   10.562 ;   0.723 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 10.412   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 10.701   ; 0.289   ;    ; uTsu ; 1      ; FF_X99_Y107_N14 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #5: Setup slack is -4.138 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 14.840                                                                                                        ;
; Data Required Time ; 10.702                                                                                                        ;
; Slack              ; -4.138 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.021 ;       ;             ;            ;       ;       ;
; Data Delay                ; 9.257  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.583       ; 100        ; 5.583 ; 5.583 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.007       ; 0          ; 0.000 ; 0.002 ;
;    Cell                   ;        ; 12    ; 5.454       ; 59         ; 0.000 ; 0.843 ;
;    uTco                   ;        ; 1     ; 0.753       ; 8          ; 0.753 ; 0.753 ;
;    Routing Element        ;        ; 64    ; 3.043       ; 33         ; 0.000 ; 0.093 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 4.839       ; 100        ; 4.839 ; 4.839 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 5.583    ; 5.583   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   5.583  ;   5.583 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   5.583  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 14.840   ; 9.257   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   6.336  ;   0.753 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   6.336  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   6.366  ;   0.030 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   6.459  ;   0.093 ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   6.535  ;   0.076 ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   6.594  ;   0.059 ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   6.663  ;   0.069 ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   6.746  ;   0.083 ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   6.797  ;   0.051 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   6.830  ;   0.033 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   6.831  ;   0.001 ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   7.540  ;   0.709 ; FF ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   7.540  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   7.571  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.629  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   7.696  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   7.765  ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   7.846  ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.889  ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.891  ;   0.002 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   8.687  ;   0.796 ; FF ; CELL ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[18]           ;
;   8.687  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.715  ;   0.028 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y102_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.772  ;   0.057 ; FF ; RE   ; 1      ; R6_X94_Y102_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   8.856  ;   0.084 ; FF ; RE   ; 1      ; C4_X97_Y103_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   8.923  ;   0.067 ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   9.002  ;   0.079 ; FF ; RE   ; 1      ; C4_X99_Y100_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   9.054  ;   0.052 ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   9.097  ;   0.043 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y103_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   9.129  ;   0.032 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   9.129  ;   0.000 ;    ; IC   ; 48     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[0]                 ;
;   9.834  ;   0.705 ; FF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   9.834  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.865  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.923  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   9.990  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   10.059 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   10.140 ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.183 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.184 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   10.980 ;   0.796 ; FF ; CELL ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[18]           ;
;   10.980 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   11.009 ;   0.029 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y104_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.067 ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y104_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   11.151 ;   0.084 ; FF ; RE   ; 1      ; C4_X97_Y105_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   11.218 ;   0.067 ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   11.296 ;   0.078 ; FF ; RE   ; 1      ; C4_X99_Y102_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   11.348 ;   0.052 ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   11.390 ;   0.042 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y105_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.423 ;   0.033 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.424 ;   0.001 ;    ; IC   ; 48     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[0]                 ;
;   12.129 ;   0.705 ; FF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   12.129 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.160 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.218 ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   12.285 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   12.356 ;   0.071 ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   12.435 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.478 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.479 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   13.277 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   13.277 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.308 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.367 ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.434 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.503 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.582 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.625 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.625 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   14.468 ;   0.843 ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   14.468 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.499 ;   0.031 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.539 ;   0.040 ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   14.592 ;   0.053 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.612 ;   0.020 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   14.613 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   14.684 ;   0.071 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   14.688 ;   0.004 ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   14.688 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   14.713 ;   0.025 ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   14.770 ;   0.057 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.813 ;   0.043 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I0               ; High Speed ; leimf0_[0]                                                                                                                ;
;   14.813 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N0                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|dataf                      ;
;   14.840 ;   0.027 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N0                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|combout                    ;
;   14.840 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]|d                ;
;   14.840 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                          ;
; 10.562   ; 5.562   ;    ;      ;        ;                ;       ; clock path                                                                                               ;
;   9.839  ;   4.839 ; R  ;      ;        ;                ;       ; clock network delay                                                                                      ;
;   10.562 ;   0.723 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                                  ;
; 10.412   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                                        ;
; 10.702   ; 0.290   ;    ; uTsu ; 1      ; FF_X99_Y107_N2 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #6: Setup slack is -4.138 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 14.839                                                                                                        ;
; Data Required Time ; 10.701                                                                                                        ;
; Slack              ; -4.138 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.021 ;       ;             ;            ;       ;       ;
; Data Delay                ; 9.256  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.583       ; 100        ; 5.583 ; 5.583 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.008       ; 0          ; 0.000 ; 0.002 ;
;    Cell                   ;        ; 12    ; 5.549       ; 60         ; 0.000 ; 0.843 ;
;    uTco                   ;        ; 1     ; 0.753       ; 8          ; 0.753 ; 0.753 ;
;    Routing Element        ;        ; 62    ; 2.946       ; 32         ; 0.000 ; 0.093 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 4.839       ; 100        ; 4.839 ; 4.839 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 5.583    ; 5.583   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   5.583  ;   5.583 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   5.583  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 14.839   ; 9.256   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   6.336  ;   0.753 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   6.336  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   6.366  ;   0.030 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   6.459  ;   0.093 ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   6.535  ;   0.076 ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   6.594  ;   0.059 ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   6.663  ;   0.069 ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   6.746  ;   0.083 ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   6.797  ;   0.051 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   6.830  ;   0.033 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   6.831  ;   0.001 ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   7.540  ;   0.709 ; FF ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   7.540  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   7.571  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.629  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   7.696  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   7.765  ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   7.846  ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.889  ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.891  ;   0.002 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   8.687  ;   0.796 ; FF ; CELL ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[18]           ;
;   8.687  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.715  ;   0.028 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y102_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.772  ;   0.057 ; FF ; RE   ; 1      ; R6_X94_Y102_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   8.856  ;   0.084 ; FF ; RE   ; 1      ; C4_X97_Y103_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   8.923  ;   0.067 ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   9.002  ;   0.079 ; FF ; RE   ; 1      ; C4_X99_Y100_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   9.054  ;   0.052 ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   9.097  ;   0.043 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y103_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   9.129  ;   0.032 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   9.129  ;   0.000 ;    ; IC   ; 48     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[0]                 ;
;   9.834  ;   0.705 ; FF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   9.834  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.865  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.923  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   9.990  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   10.059 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   10.140 ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.183 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.184 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   10.982 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   10.982 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   11.013 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.072 ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   11.139 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   11.208 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   11.288 ;   0.080 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.331 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.333 ;   0.002 ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   12.131 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   12.131 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.162 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.220 ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   12.287 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   12.358 ;   0.071 ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   12.437 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.480 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.481 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   13.279 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   13.279 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.310 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.369 ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.436 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.505 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.584 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.627 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.627 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   14.470 ;   0.843 ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   14.470 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.501 ;   0.031 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.541 ;   0.040 ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   14.594 ;   0.053 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.614 ;   0.020 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   14.615 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   14.686 ;   0.071 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   14.690 ;   0.004 ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   14.690 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   14.715 ;   0.025 ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   14.769 ;   0.054 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.812 ;   0.043 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I16              ; High Speed ; leimf0_[2]                                                                                                                ;
;   14.812 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N12                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|dataf                      ;
;   14.839 ;   0.027 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N12                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|combout                    ;
;   14.839 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]|d                ;
;   14.839 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 10.562   ; 5.562   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   9.839  ;   4.839 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   10.562 ;   0.723 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 10.412   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 10.701   ; 0.289   ;    ; uTsu ; 1      ; FF_X99_Y107_N14 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #7: Setup slack is -4.138 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 14.839                                                                                                        ;
; Data Required Time ; 10.701                                                                                                        ;
; Slack              ; -4.138 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.021 ;       ;             ;            ;       ;       ;
; Data Delay                ; 9.256  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.583       ; 100        ; 5.583 ; 5.583 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.008       ; 0          ; 0.000 ; 0.002 ;
;    Cell                   ;        ; 12    ; 5.549       ; 60         ; 0.000 ; 0.843 ;
;    uTco                   ;        ; 1     ; 0.753       ; 8          ; 0.753 ; 0.753 ;
;    Routing Element        ;        ; 62    ; 2.946       ; 32         ; 0.000 ; 0.093 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 4.839       ; 100        ; 4.839 ; 4.839 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 5.583    ; 5.583   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   5.583  ;   5.583 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   5.583  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 14.839   ; 9.256   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   6.336  ;   0.753 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   6.336  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   6.366  ;   0.030 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   6.459  ;   0.093 ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   6.535  ;   0.076 ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   6.594  ;   0.059 ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   6.663  ;   0.069 ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   6.746  ;   0.083 ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   6.797  ;   0.051 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   6.830  ;   0.033 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   6.831  ;   0.001 ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   7.540  ;   0.709 ; FF ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   7.540  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   7.571  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.629  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   7.696  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   7.765  ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   7.846  ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.889  ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.891  ;   0.002 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   8.689  ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   8.689  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.720  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.779  ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   8.846  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   8.915  ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   8.994  ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   9.037  ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   9.038  ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   9.836  ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   9.836  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.867  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.925  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   9.992  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   10.061 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   10.142 ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.185 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.186 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   10.982 ;   0.796 ; FF ; CELL ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[18]           ;
;   10.982 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   11.011 ;   0.029 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y104_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.069 ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y104_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   11.153 ;   0.084 ; FF ; RE   ; 1      ; C4_X97_Y105_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   11.220 ;   0.067 ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   11.298 ;   0.078 ; FF ; RE   ; 1      ; C4_X99_Y102_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   11.350 ;   0.052 ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   11.392 ;   0.042 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y105_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.425 ;   0.033 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.426 ;   0.001 ;    ; IC   ; 48     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[0]                 ;
;   12.131 ;   0.705 ; FF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   12.131 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.162 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.220 ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   12.287 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   12.358 ;   0.071 ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   12.437 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.480 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.481 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   13.279 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   13.279 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.310 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.369 ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.436 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.505 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.584 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.627 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.627 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   14.470 ;   0.843 ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   14.470 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.501 ;   0.031 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.541 ;   0.040 ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   14.594 ;   0.053 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.614 ;   0.020 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   14.615 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   14.686 ;   0.071 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   14.690 ;   0.004 ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   14.690 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   14.715 ;   0.025 ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   14.769 ;   0.054 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.812 ;   0.043 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I16              ; High Speed ; leimf0_[2]                                                                                                                ;
;   14.812 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N12                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|dataf                      ;
;   14.839 ;   0.027 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N12                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|combout                    ;
;   14.839 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]|d                ;
;   14.839 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 10.562   ; 5.562   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   9.839  ;   4.839 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   10.562 ;   0.723 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 10.412   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 10.701   ; 0.289   ;    ; uTsu ; 1      ; FF_X99_Y107_N14 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #8: Setup slack is -4.137 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 14.839                                                                                                        ;
; Data Required Time ; 10.702                                                                                                        ;
; Slack              ; -4.137 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.021 ;       ;             ;            ;       ;       ;
; Data Delay                ; 9.256  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.583       ; 100        ; 5.583 ; 5.583 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.009       ; 0          ; 0.000 ; 0.002 ;
;    Cell                   ;        ; 12    ; 5.549       ; 60         ; 0.000 ; 0.843 ;
;    uTco                   ;        ; 1     ; 0.774       ; 8          ; 0.774 ; 0.774 ;
;    Routing Element        ;        ; 59    ; 2.924       ; 32         ; 0.000 ; 0.175 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 4.839       ; 100        ; 4.839 ; 4.839 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 5.583    ; 5.583   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   5.583  ;   5.583 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   5.583  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 14.839   ; 9.256   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   6.357  ;   0.774 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[16]      ;
;   6.357  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   6.387  ;   0.030 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I230      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   6.439  ;   0.052 ; FF ; RE   ; 1      ; R6_X94_Y99_N0_I45                   ; High Speed ; H6                                                                                                                        ;
;   6.560  ;   0.121 ; FF ; RE   ; 1      ; C4_X97_Y95_N0_I29                   ; High Speed ; V4                                                                                                                        ;
;   6.642  ;   0.082 ; FF ; RE   ; 1      ; R6_X98_Y97_N0_I14                   ; High Speed ; H6                                                                                                                        ;
;   6.817  ;   0.175 ; FF ; RE   ; 1      ; C4_X99_Y98_N0_I2                    ; High Speed ; V4                                                                                                                        ;
;   6.887  ;   0.070 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I2  ; High Speed ; LAB_LINE                                                                                                                  ;
;   6.920  ;   0.033 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I70       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   6.921  ;   0.001 ;    ; IC   ; 54     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[16]                ;
;   7.535  ;   0.614 ; FF ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   7.535  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   7.566  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.624  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   7.691  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   7.760  ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   7.841  ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.884  ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.886  ;   0.002 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   8.684  ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   8.684  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.715  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.774  ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   8.841  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   8.910  ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   8.989  ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   9.032  ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   9.033  ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   9.831  ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   9.831  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.862  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.920  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   9.987  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   10.056 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   10.137 ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.180 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.181 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   10.979 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   10.979 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   11.010 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.069 ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   11.136 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   11.205 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   11.285 ;   0.080 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.328 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.330 ;   0.002 ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   12.128 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   12.128 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.159 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.217 ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   12.284 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   12.355 ;   0.071 ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   12.434 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.477 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.478 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   13.276 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   13.276 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.307 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.366 ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.433 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.502 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.581 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.624 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.624 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   14.467 ;   0.843 ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   14.467 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.498 ;   0.031 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.538 ;   0.040 ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   14.591 ;   0.053 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.611 ;   0.020 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   14.612 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   14.683 ;   0.071 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   14.687 ;   0.004 ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   14.687 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   14.712 ;   0.025 ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   14.769 ;   0.057 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.812 ;   0.043 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I0               ; High Speed ; leimf0_[0]                                                                                                                ;
;   14.812 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N0                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|dataf                      ;
;   14.839 ;   0.027 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N0                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|combout                    ;
;   14.839 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]|d                ;
;   14.839 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                          ;
; 10.562   ; 5.562   ;    ;      ;        ;                ;       ; clock path                                                                                               ;
;   9.839  ;   4.839 ; R  ;      ;        ;                ;       ; clock network delay                                                                                      ;
;   10.562 ;   0.723 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                                  ;
; 10.412   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                                        ;
; 10.702   ; 0.290   ;    ; uTsu ; 1      ; FF_X99_Y107_N2 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #9: Setup slack is -4.136 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 14.837                                                                                                        ;
; Data Required Time ; 10.701                                                                                                        ;
; Slack              ; -4.136 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.021 ;       ;             ;            ;       ;       ;
; Data Delay                ; 9.254  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.583       ; 100        ; 5.583 ; 5.583 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.007       ; 0          ; 0.000 ; 0.002 ;
;    Cell                   ;        ; 12    ; 5.454       ; 59         ; 0.000 ; 0.843 ;
;    uTco                   ;        ; 1     ; 0.753       ; 8          ; 0.753 ; 0.753 ;
;    Routing Element        ;        ; 64    ; 3.040       ; 33         ; 0.000 ; 0.093 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 4.839       ; 100        ; 4.839 ; 4.839 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 5.583    ; 5.583   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   5.583  ;   5.583 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   5.583  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 14.837   ; 9.254   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   6.336  ;   0.753 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   6.336  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   6.366  ;   0.030 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   6.459  ;   0.093 ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   6.535  ;   0.076 ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   6.594  ;   0.059 ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   6.663  ;   0.069 ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   6.746  ;   0.083 ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   6.797  ;   0.051 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   6.830  ;   0.033 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   6.831  ;   0.001 ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   7.540  ;   0.709 ; FF ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   7.540  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   7.571  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.629  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   7.696  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   7.765  ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   7.846  ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.889  ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.891  ;   0.002 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   8.687  ;   0.796 ; FF ; CELL ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[18]           ;
;   8.687  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.715  ;   0.028 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y102_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.772  ;   0.057 ; FF ; RE   ; 1      ; R6_X94_Y102_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   8.856  ;   0.084 ; FF ; RE   ; 1      ; C4_X97_Y103_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   8.923  ;   0.067 ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   9.002  ;   0.079 ; FF ; RE   ; 1      ; C4_X99_Y100_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   9.054  ;   0.052 ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   9.097  ;   0.043 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y103_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   9.129  ;   0.032 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   9.129  ;   0.000 ;    ; IC   ; 48     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[0]                 ;
;   9.834  ;   0.705 ; FF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   9.834  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.865  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.923  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   9.990  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   10.059 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   10.140 ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.183 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.184 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   10.980 ;   0.796 ; FF ; CELL ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[18]           ;
;   10.980 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   11.009 ;   0.029 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y104_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.067 ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y104_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   11.151 ;   0.084 ; FF ; RE   ; 1      ; C4_X97_Y105_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   11.218 ;   0.067 ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   11.296 ;   0.078 ; FF ; RE   ; 1      ; C4_X99_Y102_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   11.348 ;   0.052 ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   11.390 ;   0.042 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y105_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.423 ;   0.033 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.424 ;   0.001 ;    ; IC   ; 48     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[0]                 ;
;   12.129 ;   0.705 ; FF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   12.129 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.160 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.218 ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   12.285 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   12.356 ;   0.071 ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   12.435 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.478 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.479 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   13.277 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   13.277 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.308 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.367 ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.434 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.503 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.582 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.625 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.625 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   14.468 ;   0.843 ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   14.468 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.499 ;   0.031 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.539 ;   0.040 ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   14.592 ;   0.053 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.612 ;   0.020 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   14.613 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   14.684 ;   0.071 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   14.688 ;   0.004 ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   14.688 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   14.713 ;   0.025 ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   14.767 ;   0.054 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.810 ;   0.043 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I16              ; High Speed ; leimf0_[2]                                                                                                                ;
;   14.810 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N12                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|dataf                      ;
;   14.837 ;   0.027 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N12                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|combout                    ;
;   14.837 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]|d                ;
;   14.837 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 10.562   ; 5.562   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   9.839  ;   4.839 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   10.562 ;   0.723 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 10.412   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 10.701   ; 0.289   ;    ; uTsu ; 1      ; FF_X99_Y107_N14 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #10: Setup slack is -4.135 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 14.837                                                                                                        ;
; Data Required Time ; 10.702                                                                                                        ;
; Slack              ; -4.135 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.021 ;       ;             ;            ;       ;       ;
; Data Delay                ; 9.254  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.583       ; 100        ; 5.583 ; 5.583 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.008       ; 0          ; 0.000 ; 0.002 ;
;    Cell                   ;        ; 12    ; 5.454       ; 59         ; 0.000 ; 0.843 ;
;    uTco                   ;        ; 1     ; 0.774       ; 8          ; 0.774 ; 0.774 ;
;    Routing Element        ;        ; 61    ; 3.018       ; 33         ; 0.000 ; 0.175 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 4.839       ; 100        ; 4.839 ; 4.839 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 5.583    ; 5.583   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   5.583  ;   5.583 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   5.583  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 14.837   ; 9.254   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   6.357  ;   0.774 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[16]      ;
;   6.357  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   6.387  ;   0.030 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I230      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   6.439  ;   0.052 ; FF ; RE   ; 1      ; R6_X94_Y99_N0_I45                   ; High Speed ; H6                                                                                                                        ;
;   6.560  ;   0.121 ; FF ; RE   ; 1      ; C4_X97_Y95_N0_I29                   ; High Speed ; V4                                                                                                                        ;
;   6.642  ;   0.082 ; FF ; RE   ; 1      ; R6_X98_Y97_N0_I14                   ; High Speed ; H6                                                                                                                        ;
;   6.817  ;   0.175 ; FF ; RE   ; 1      ; C4_X99_Y98_N0_I2                    ; High Speed ; V4                                                                                                                        ;
;   6.887  ;   0.070 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I2  ; High Speed ; LAB_LINE                                                                                                                  ;
;   6.920  ;   0.033 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I70       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   6.921  ;   0.001 ;    ; IC   ; 54     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[16]                ;
;   7.535  ;   0.614 ; FF ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   7.535  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   7.566  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.624  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   7.691  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   7.760  ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   7.841  ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.884  ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.886  ;   0.002 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   8.682  ;   0.796 ; FF ; CELL ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[18]           ;
;   8.682  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.710  ;   0.028 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y102_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.767  ;   0.057 ; FF ; RE   ; 1      ; R6_X94_Y102_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   8.851  ;   0.084 ; FF ; RE   ; 1      ; C4_X97_Y103_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   8.918  ;   0.067 ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   8.997  ;   0.079 ; FF ; RE   ; 1      ; C4_X99_Y100_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   9.049  ;   0.052 ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   9.092  ;   0.043 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y103_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   9.124  ;   0.032 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   9.124  ;   0.000 ;    ; IC   ; 48     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[0]                 ;
;   9.829  ;   0.705 ; FF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   9.829  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.860  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.918  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   9.985  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   10.054 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   10.135 ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.178 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.179 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   10.977 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   10.977 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   11.008 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.067 ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   11.134 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   11.203 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   11.283 ;   0.080 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.326 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.328 ;   0.002 ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   12.126 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   12.126 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.157 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.215 ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   12.282 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   12.353 ;   0.071 ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   12.432 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.475 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.476 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   13.274 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   13.274 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.305 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.364 ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.431 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.500 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.579 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.622 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.622 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   14.465 ;   0.843 ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   14.465 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.496 ;   0.031 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.536 ;   0.040 ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   14.589 ;   0.053 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.609 ;   0.020 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   14.610 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   14.681 ;   0.071 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   14.685 ;   0.004 ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   14.685 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   14.710 ;   0.025 ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   14.767 ;   0.057 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.810 ;   0.043 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I0               ; High Speed ; leimf0_[0]                                                                                                                ;
;   14.810 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N0                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|dataf                      ;
;   14.837 ;   0.027 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N0                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|combout                    ;
;   14.837 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]|d                ;
;   14.837 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                          ;
; 10.562   ; 5.562   ;    ;      ;        ;                ;       ; clock path                                                                                               ;
;   9.839  ;   4.839 ; R  ;      ;        ;                ;       ; clock network delay                                                                                      ;
;   10.562 ;   0.723 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                                  ;
; 10.412   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                                        ;
; 10.702   ; 0.290   ;    ; uTsu ; 1      ; FF_X99_Y107_N2 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #11: Setup slack is -4.135 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 14.837                                                                                                        ;
; Data Required Time ; 10.702                                                                                                        ;
; Slack              ; -4.135 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.021 ;       ;             ;            ;       ;       ;
; Data Delay                ; 9.254  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.583       ; 100        ; 5.583 ; 5.583 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.008       ; 0          ; 0.000 ; 0.002 ;
;    Cell                   ;        ; 12    ; 5.454       ; 59         ; 0.000 ; 0.843 ;
;    uTco                   ;        ; 1     ; 0.774       ; 8          ; 0.774 ; 0.774 ;
;    Routing Element        ;        ; 61    ; 3.018       ; 33         ; 0.000 ; 0.175 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 4.839       ; 100        ; 4.839 ; 4.839 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 5.583    ; 5.583   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   5.583  ;   5.583 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   5.583  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 14.837   ; 9.254   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   6.357  ;   0.774 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[16]      ;
;   6.357  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   6.387  ;   0.030 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I230      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   6.439  ;   0.052 ; FF ; RE   ; 1      ; R6_X94_Y99_N0_I45                   ; High Speed ; H6                                                                                                                        ;
;   6.560  ;   0.121 ; FF ; RE   ; 1      ; C4_X97_Y95_N0_I29                   ; High Speed ; V4                                                                                                                        ;
;   6.642  ;   0.082 ; FF ; RE   ; 1      ; R6_X98_Y97_N0_I14                   ; High Speed ; H6                                                                                                                        ;
;   6.817  ;   0.175 ; FF ; RE   ; 1      ; C4_X99_Y98_N0_I2                    ; High Speed ; V4                                                                                                                        ;
;   6.887  ;   0.070 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I2  ; High Speed ; LAB_LINE                                                                                                                  ;
;   6.920  ;   0.033 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I70       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   6.921  ;   0.001 ;    ; IC   ; 54     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[16]                ;
;   7.535  ;   0.614 ; FF ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   7.535  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   7.566  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.624  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   7.691  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   7.760  ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   7.841  ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.884  ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.886  ;   0.002 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   8.684  ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   8.684  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.715  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.774  ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   8.841  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   8.910  ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   8.989  ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   9.032  ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   9.033  ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   9.831  ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   9.831  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.862  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.920  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   9.987  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   10.056 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   10.137 ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.180 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.181 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   10.977 ;   0.796 ; FF ; CELL ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[18]           ;
;   10.977 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   11.006 ;   0.029 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y104_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.064 ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y104_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   11.148 ;   0.084 ; FF ; RE   ; 1      ; C4_X97_Y105_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   11.215 ;   0.067 ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   11.293 ;   0.078 ; FF ; RE   ; 1      ; C4_X99_Y102_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   11.345 ;   0.052 ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   11.387 ;   0.042 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y105_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.420 ;   0.033 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.421 ;   0.001 ;    ; IC   ; 48     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[0]                 ;
;   12.126 ;   0.705 ; FF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   12.126 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.157 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.215 ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   12.282 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   12.353 ;   0.071 ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   12.432 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.475 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.476 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   13.274 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   13.274 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.305 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.364 ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.431 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.500 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.579 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.622 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.622 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   14.465 ;   0.843 ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   14.465 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.496 ;   0.031 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.536 ;   0.040 ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   14.589 ;   0.053 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.609 ;   0.020 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   14.610 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   14.681 ;   0.071 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   14.685 ;   0.004 ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   14.685 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   14.710 ;   0.025 ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   14.767 ;   0.057 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.810 ;   0.043 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I0               ; High Speed ; leimf0_[0]                                                                                                                ;
;   14.810 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N0                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|dataf                      ;
;   14.837 ;   0.027 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N0                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|combout                    ;
;   14.837 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]|d                ;
;   14.837 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                          ;
; 10.562   ; 5.562   ;    ;      ;        ;                ;       ; clock path                                                                                               ;
;   9.839  ;   4.839 ; R  ;      ;        ;                ;       ; clock network delay                                                                                      ;
;   10.562 ;   0.723 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                                  ;
; 10.412   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                                        ;
; 10.702   ; 0.290   ;    ; uTsu ; 1      ; FF_X99_Y107_N2 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #12: Setup slack is -4.135 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 14.836                                                                                                        ;
; Data Required Time ; 10.701                                                                                                        ;
; Slack              ; -4.135 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.021 ;       ;             ;            ;       ;       ;
; Data Delay                ; 9.253  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.583       ; 100        ; 5.583 ; 5.583 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.009       ; 0          ; 0.000 ; 0.002 ;
;    Cell                   ;        ; 12    ; 5.549       ; 60         ; 0.000 ; 0.843 ;
;    uTco                   ;        ; 1     ; 0.774       ; 8          ; 0.774 ; 0.774 ;
;    Routing Element        ;        ; 59    ; 2.921       ; 32         ; 0.000 ; 0.175 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 4.839       ; 100        ; 4.839 ; 4.839 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 5.583    ; 5.583   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   5.583  ;   5.583 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   5.583  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 14.836   ; 9.253   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   6.357  ;   0.774 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[16]      ;
;   6.357  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   6.387  ;   0.030 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I230      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   6.439  ;   0.052 ; FF ; RE   ; 1      ; R6_X94_Y99_N0_I45                   ; High Speed ; H6                                                                                                                        ;
;   6.560  ;   0.121 ; FF ; RE   ; 1      ; C4_X97_Y95_N0_I29                   ; High Speed ; V4                                                                                                                        ;
;   6.642  ;   0.082 ; FF ; RE   ; 1      ; R6_X98_Y97_N0_I14                   ; High Speed ; H6                                                                                                                        ;
;   6.817  ;   0.175 ; FF ; RE   ; 1      ; C4_X99_Y98_N0_I2                    ; High Speed ; V4                                                                                                                        ;
;   6.887  ;   0.070 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I2  ; High Speed ; LAB_LINE                                                                                                                  ;
;   6.920  ;   0.033 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I70       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   6.921  ;   0.001 ;    ; IC   ; 54     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[16]                ;
;   7.535  ;   0.614 ; FF ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   7.535  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   7.566  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.624  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   7.691  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   7.760  ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   7.841  ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.884  ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.886  ;   0.002 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   8.684  ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   8.684  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.715  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.774  ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   8.841  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   8.910  ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   8.989  ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   9.032  ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   9.033  ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   9.831  ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   9.831  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.862  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.920  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   9.987  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   10.056 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   10.137 ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.180 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.181 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   10.979 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   10.979 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   11.010 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.069 ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   11.136 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   11.205 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   11.285 ;   0.080 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.328 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.330 ;   0.002 ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   12.128 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   12.128 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.159 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.217 ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   12.284 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   12.355 ;   0.071 ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   12.434 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.477 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.478 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   13.276 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   13.276 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.307 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.366 ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.433 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.502 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.581 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.624 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.624 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   14.467 ;   0.843 ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   14.467 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.498 ;   0.031 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.538 ;   0.040 ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   14.591 ;   0.053 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.611 ;   0.020 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   14.612 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   14.683 ;   0.071 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   14.687 ;   0.004 ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   14.687 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   14.712 ;   0.025 ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   14.766 ;   0.054 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.809 ;   0.043 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I16              ; High Speed ; leimf0_[2]                                                                                                                ;
;   14.809 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N12                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|dataf                      ;
;   14.836 ;   0.027 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N12                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|combout                    ;
;   14.836 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]|d                ;
;   14.836 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 10.562   ; 5.562   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   9.839  ;   4.839 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   10.562 ;   0.723 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 10.412   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 10.701   ; 0.289   ;    ; uTsu ; 1      ; FF_X99_Y107_N14 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #13: Setup slack is -4.133 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 14.835                                                                                                        ;
; Data Required Time ; 10.702                                                                                                        ;
; Slack              ; -4.133 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.021 ;       ;             ;            ;       ;       ;
; Data Delay                ; 9.252  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.583       ; 100        ; 5.583 ; 5.583 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.007       ; 0          ; 0.000 ; 0.002 ;
;    Cell                   ;        ; 12    ; 5.359       ; 58         ; 0.000 ; 0.843 ;
;    uTco                   ;        ; 1     ; 0.774       ; 8          ; 0.774 ; 0.774 ;
;    Routing Element        ;        ; 63    ; 3.112       ; 34         ; 0.000 ; 0.175 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 4.839       ; 100        ; 4.839 ; 4.839 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 5.583    ; 5.583   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   5.583  ;   5.583 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   5.583  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 14.835   ; 9.252   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   6.357  ;   0.774 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[16]      ;
;   6.357  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   6.387  ;   0.030 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I230      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   6.439  ;   0.052 ; FF ; RE   ; 1      ; R6_X94_Y99_N0_I45                   ; High Speed ; H6                                                                                                                        ;
;   6.560  ;   0.121 ; FF ; RE   ; 1      ; C4_X97_Y95_N0_I29                   ; High Speed ; V4                                                                                                                        ;
;   6.642  ;   0.082 ; FF ; RE   ; 1      ; R6_X98_Y97_N0_I14                   ; High Speed ; H6                                                                                                                        ;
;   6.817  ;   0.175 ; FF ; RE   ; 1      ; C4_X99_Y98_N0_I2                    ; High Speed ; V4                                                                                                                        ;
;   6.887  ;   0.070 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I2  ; High Speed ; LAB_LINE                                                                                                                  ;
;   6.920  ;   0.033 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I70       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   6.921  ;   0.001 ;    ; IC   ; 54     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[16]                ;
;   7.535  ;   0.614 ; FF ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   7.535  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   7.566  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.624  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   7.691  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   7.760  ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   7.841  ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.884  ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.886  ;   0.002 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   8.682  ;   0.796 ; FF ; CELL ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[18]           ;
;   8.682  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.710  ;   0.028 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y102_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.767  ;   0.057 ; FF ; RE   ; 1      ; R6_X94_Y102_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   8.851  ;   0.084 ; FF ; RE   ; 1      ; C4_X97_Y103_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   8.918  ;   0.067 ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   8.997  ;   0.079 ; FF ; RE   ; 1      ; C4_X99_Y100_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   9.049  ;   0.052 ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   9.092  ;   0.043 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y103_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   9.124  ;   0.032 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   9.124  ;   0.000 ;    ; IC   ; 48     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[0]                 ;
;   9.829  ;   0.705 ; FF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   9.829  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.860  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.918  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   9.985  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   10.054 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   10.135 ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.178 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.179 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   10.975 ;   0.796 ; FF ; CELL ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[18]           ;
;   10.975 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   11.004 ;   0.029 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y104_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.062 ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y104_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   11.146 ;   0.084 ; FF ; RE   ; 1      ; C4_X97_Y105_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   11.213 ;   0.067 ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   11.291 ;   0.078 ; FF ; RE   ; 1      ; C4_X99_Y102_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   11.343 ;   0.052 ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   11.385 ;   0.042 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y105_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.418 ;   0.033 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.419 ;   0.001 ;    ; IC   ; 48     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[0]                 ;
;   12.124 ;   0.705 ; FF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   12.124 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.155 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.213 ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   12.280 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   12.351 ;   0.071 ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   12.430 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.473 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.474 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   13.272 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   13.272 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.303 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.362 ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.429 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.498 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.577 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.620 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.620 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   14.463 ;   0.843 ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   14.463 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.494 ;   0.031 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.534 ;   0.040 ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   14.587 ;   0.053 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.607 ;   0.020 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   14.608 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   14.679 ;   0.071 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   14.683 ;   0.004 ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   14.683 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   14.708 ;   0.025 ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   14.765 ;   0.057 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.808 ;   0.043 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I0               ; High Speed ; leimf0_[0]                                                                                                                ;
;   14.808 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N0                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|dataf                      ;
;   14.835 ;   0.027 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N0                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|combout                    ;
;   14.835 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]|d                ;
;   14.835 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                          ;
; 10.562   ; 5.562   ;    ;      ;        ;                ;       ; clock path                                                                                               ;
;   9.839  ;   4.839 ; R  ;      ;        ;                ;       ; clock network delay                                                                                      ;
;   10.562 ;   0.723 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                                  ;
; 10.412   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                                        ;
; 10.702   ; 0.290   ;    ; uTsu ; 1      ; FF_X99_Y107_N2 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #14: Setup slack is -4.133 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 14.834                                                                                                        ;
; Data Required Time ; 10.701                                                                                                        ;
; Slack              ; -4.133 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.021 ;       ;             ;            ;       ;       ;
; Data Delay                ; 9.251  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.583       ; 100        ; 5.583 ; 5.583 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.008       ; 0          ; 0.000 ; 0.002 ;
;    Cell                   ;        ; 12    ; 5.454       ; 59         ; 0.000 ; 0.843 ;
;    uTco                   ;        ; 1     ; 0.774       ; 8          ; 0.774 ; 0.774 ;
;    Routing Element        ;        ; 61    ; 3.015       ; 33         ; 0.000 ; 0.175 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 4.839       ; 100        ; 4.839 ; 4.839 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 5.583    ; 5.583   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   5.583  ;   5.583 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   5.583  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 14.834   ; 9.251   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   6.357  ;   0.774 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[16]      ;
;   6.357  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   6.387  ;   0.030 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I230      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   6.439  ;   0.052 ; FF ; RE   ; 1      ; R6_X94_Y99_N0_I45                   ; High Speed ; H6                                                                                                                        ;
;   6.560  ;   0.121 ; FF ; RE   ; 1      ; C4_X97_Y95_N0_I29                   ; High Speed ; V4                                                                                                                        ;
;   6.642  ;   0.082 ; FF ; RE   ; 1      ; R6_X98_Y97_N0_I14                   ; High Speed ; H6                                                                                                                        ;
;   6.817  ;   0.175 ; FF ; RE   ; 1      ; C4_X99_Y98_N0_I2                    ; High Speed ; V4                                                                                                                        ;
;   6.887  ;   0.070 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I2  ; High Speed ; LAB_LINE                                                                                                                  ;
;   6.920  ;   0.033 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I70       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   6.921  ;   0.001 ;    ; IC   ; 54     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[16]                ;
;   7.535  ;   0.614 ; FF ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   7.535  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   7.566  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.624  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   7.691  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   7.760  ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   7.841  ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.884  ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.886  ;   0.002 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   8.682  ;   0.796 ; FF ; CELL ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[18]           ;
;   8.682  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.710  ;   0.028 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y102_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.767  ;   0.057 ; FF ; RE   ; 1      ; R6_X94_Y102_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   8.851  ;   0.084 ; FF ; RE   ; 1      ; C4_X97_Y103_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   8.918  ;   0.067 ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   8.997  ;   0.079 ; FF ; RE   ; 1      ; C4_X99_Y100_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   9.049  ;   0.052 ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   9.092  ;   0.043 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y103_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   9.124  ;   0.032 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   9.124  ;   0.000 ;    ; IC   ; 48     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[0]                 ;
;   9.829  ;   0.705 ; FF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   9.829  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.860  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.918  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   9.985  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   10.054 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   10.135 ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.178 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.179 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   10.977 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   10.977 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   11.008 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.067 ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   11.134 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   11.203 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   11.283 ;   0.080 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.326 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.328 ;   0.002 ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   12.126 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   12.126 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.157 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.215 ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   12.282 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   12.353 ;   0.071 ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   12.432 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.475 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.476 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   13.274 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   13.274 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.305 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.364 ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.431 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.500 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.579 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.622 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.622 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   14.465 ;   0.843 ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   14.465 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.496 ;   0.031 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.536 ;   0.040 ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   14.589 ;   0.053 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.609 ;   0.020 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   14.610 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   14.681 ;   0.071 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   14.685 ;   0.004 ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   14.685 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   14.710 ;   0.025 ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   14.764 ;   0.054 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.807 ;   0.043 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I16              ; High Speed ; leimf0_[2]                                                                                                                ;
;   14.807 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N12                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|dataf                      ;
;   14.834 ;   0.027 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N12                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|combout                    ;
;   14.834 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]|d                ;
;   14.834 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 10.562   ; 5.562   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   9.839  ;   4.839 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   10.562 ;   0.723 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 10.412   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 10.701   ; 0.289   ;    ; uTsu ; 1      ; FF_X99_Y107_N14 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #15: Setup slack is -4.133 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 14.834                                                                                                        ;
; Data Required Time ; 10.701                                                                                                        ;
; Slack              ; -4.133 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.021 ;       ;             ;            ;       ;       ;
; Data Delay                ; 9.251  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.583       ; 100        ; 5.583 ; 5.583 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.008       ; 0          ; 0.000 ; 0.002 ;
;    Cell                   ;        ; 12    ; 5.454       ; 59         ; 0.000 ; 0.843 ;
;    uTco                   ;        ; 1     ; 0.774       ; 8          ; 0.774 ; 0.774 ;
;    Routing Element        ;        ; 61    ; 3.015       ; 33         ; 0.000 ; 0.175 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 4.839       ; 100        ; 4.839 ; 4.839 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 5.583    ; 5.583   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   5.583  ;   5.583 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   5.583  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 14.834   ; 9.251   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   6.357  ;   0.774 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[16]      ;
;   6.357  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   6.387  ;   0.030 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I230      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   6.439  ;   0.052 ; FF ; RE   ; 1      ; R6_X94_Y99_N0_I45                   ; High Speed ; H6                                                                                                                        ;
;   6.560  ;   0.121 ; FF ; RE   ; 1      ; C4_X97_Y95_N0_I29                   ; High Speed ; V4                                                                                                                        ;
;   6.642  ;   0.082 ; FF ; RE   ; 1      ; R6_X98_Y97_N0_I14                   ; High Speed ; H6                                                                                                                        ;
;   6.817  ;   0.175 ; FF ; RE   ; 1      ; C4_X99_Y98_N0_I2                    ; High Speed ; V4                                                                                                                        ;
;   6.887  ;   0.070 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I2  ; High Speed ; LAB_LINE                                                                                                                  ;
;   6.920  ;   0.033 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I70       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   6.921  ;   0.001 ;    ; IC   ; 54     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[16]                ;
;   7.535  ;   0.614 ; FF ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   7.535  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   7.566  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.624  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   7.691  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   7.760  ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   7.841  ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.884  ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.886  ;   0.002 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   8.684  ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   8.684  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.715  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.774  ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   8.841  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   8.910  ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   8.989  ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   9.032  ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   9.033  ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   9.831  ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   9.831  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.862  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.920  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   9.987  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   10.056 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   10.137 ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.180 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.181 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   10.977 ;   0.796 ; FF ; CELL ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[18]           ;
;   10.977 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   11.006 ;   0.029 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y104_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.064 ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y104_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   11.148 ;   0.084 ; FF ; RE   ; 1      ; C4_X97_Y105_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   11.215 ;   0.067 ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   11.293 ;   0.078 ; FF ; RE   ; 1      ; C4_X99_Y102_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   11.345 ;   0.052 ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   11.387 ;   0.042 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y105_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.420 ;   0.033 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.421 ;   0.001 ;    ; IC   ; 48     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[0]                 ;
;   12.126 ;   0.705 ; FF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   12.126 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.157 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.215 ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   12.282 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   12.353 ;   0.071 ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   12.432 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.475 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.476 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   13.274 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   13.274 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.305 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.364 ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.431 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.500 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.579 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.622 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.622 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   14.465 ;   0.843 ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   14.465 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.496 ;   0.031 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.536 ;   0.040 ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   14.589 ;   0.053 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.609 ;   0.020 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   14.610 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   14.681 ;   0.071 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   14.685 ;   0.004 ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   14.685 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   14.710 ;   0.025 ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   14.764 ;   0.054 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.807 ;   0.043 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I16              ; High Speed ; leimf0_[2]                                                                                                                ;
;   14.807 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N12                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|dataf                      ;
;   14.834 ;   0.027 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N12                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|combout                    ;
;   14.834 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]|d                ;
;   14.834 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 10.562   ; 5.562   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   9.839  ;   4.839 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   10.562 ;   0.723 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 10.412   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 10.701   ; 0.289   ;    ; uTsu ; 1      ; FF_X99_Y107_N14 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #16: Setup slack is -4.131 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 14.832                                                                                                        ;
; Data Required Time ; 10.701                                                                                                        ;
; Slack              ; -4.131 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.021 ;       ;             ;            ;       ;       ;
; Data Delay                ; 9.249  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.583       ; 100        ; 5.583 ; 5.583 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.007       ; 0          ; 0.000 ; 0.002 ;
;    Cell                   ;        ; 12    ; 5.359       ; 58         ; 0.000 ; 0.843 ;
;    uTco                   ;        ; 1     ; 0.774       ; 8          ; 0.774 ; 0.774 ;
;    Routing Element        ;        ; 63    ; 3.109       ; 34         ; 0.000 ; 0.175 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 4.839       ; 100        ; 4.839 ; 4.839 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 5.583    ; 5.583   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   5.583  ;   5.583 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   5.583  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 14.832   ; 9.249   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   6.357  ;   0.774 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[16]      ;
;   6.357  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   6.387  ;   0.030 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I230      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   6.439  ;   0.052 ; FF ; RE   ; 1      ; R6_X94_Y99_N0_I45                   ; High Speed ; H6                                                                                                                        ;
;   6.560  ;   0.121 ; FF ; RE   ; 1      ; C4_X97_Y95_N0_I29                   ; High Speed ; V4                                                                                                                        ;
;   6.642  ;   0.082 ; FF ; RE   ; 1      ; R6_X98_Y97_N0_I14                   ; High Speed ; H6                                                                                                                        ;
;   6.817  ;   0.175 ; FF ; RE   ; 1      ; C4_X99_Y98_N0_I2                    ; High Speed ; V4                                                                                                                        ;
;   6.887  ;   0.070 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I2  ; High Speed ; LAB_LINE                                                                                                                  ;
;   6.920  ;   0.033 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I70       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   6.921  ;   0.001 ;    ; IC   ; 54     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[16]                ;
;   7.535  ;   0.614 ; FF ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   7.535  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   7.566  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.624  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   7.691  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   7.760  ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   7.841  ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.884  ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.886  ;   0.002 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   8.682  ;   0.796 ; FF ; CELL ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[18]           ;
;   8.682  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.710  ;   0.028 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y102_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.767  ;   0.057 ; FF ; RE   ; 1      ; R6_X94_Y102_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   8.851  ;   0.084 ; FF ; RE   ; 1      ; C4_X97_Y103_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   8.918  ;   0.067 ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   8.997  ;   0.079 ; FF ; RE   ; 1      ; C4_X99_Y100_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   9.049  ;   0.052 ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   9.092  ;   0.043 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y103_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   9.124  ;   0.032 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   9.124  ;   0.000 ;    ; IC   ; 48     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[0]                 ;
;   9.829  ;   0.705 ; FF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   9.829  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.860  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.918  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   9.985  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   10.054 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   10.135 ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.178 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.179 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   10.975 ;   0.796 ; FF ; CELL ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[18]           ;
;   10.975 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   11.004 ;   0.029 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y104_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.062 ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y104_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   11.146 ;   0.084 ; FF ; RE   ; 1      ; C4_X97_Y105_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   11.213 ;   0.067 ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   11.291 ;   0.078 ; FF ; RE   ; 1      ; C4_X99_Y102_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   11.343 ;   0.052 ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   11.385 ;   0.042 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y105_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.418 ;   0.033 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.419 ;   0.001 ;    ; IC   ; 48     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[0]                 ;
;   12.124 ;   0.705 ; FF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   12.124 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.155 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.213 ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   12.280 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   12.351 ;   0.071 ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   12.430 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.473 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.474 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   13.272 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   13.272 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.303 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.362 ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.429 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.498 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.577 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.620 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.620 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   14.463 ;   0.843 ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   14.463 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.494 ;   0.031 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.534 ;   0.040 ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   14.587 ;   0.053 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.607 ;   0.020 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   14.608 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   14.679 ;   0.071 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   14.683 ;   0.004 ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   14.683 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   14.708 ;   0.025 ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   14.762 ;   0.054 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.805 ;   0.043 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I16              ; High Speed ; leimf0_[2]                                                                                                                ;
;   14.805 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N12                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|dataf                      ;
;   14.832 ;   0.027 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N12                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|combout                    ;
;   14.832 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]|d                ;
;   14.832 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 10.562   ; 5.562   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   9.839  ;   4.839 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   10.562 ;   0.723 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 10.412   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 10.701   ; 0.289   ;    ; uTsu ; 1      ; FF_X99_Y107_N14 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #17: Setup slack is -4.131 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 14.833                                                                                                        ;
; Data Required Time ; 10.702                                                                                                        ;
; Slack              ; -4.131 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.021 ;       ;             ;            ;       ;       ;
; Data Delay                ; 9.250  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.583       ; 100        ; 5.583 ; 5.583 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.009       ; 0          ; 0.000 ; 0.002 ;
;    Cell                   ;        ; 12    ; 5.643       ; 61         ; 0.000 ; 0.843 ;
;    uTco                   ;        ; 1     ; 0.753       ; 8          ; 0.753 ; 0.753 ;
;    Routing Element        ;        ; 60    ; 2.845       ; 31         ; 0.000 ; 0.093 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 4.839       ; 100        ; 4.839 ; 4.839 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 5.583    ; 5.583   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   5.583  ;   5.583 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   5.583  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 14.833   ; 9.250   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   6.336  ;   0.753 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   6.336  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   6.366  ;   0.030 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   6.459  ;   0.093 ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   6.535  ;   0.076 ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   6.594  ;   0.059 ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   6.663  ;   0.069 ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   6.746  ;   0.083 ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   6.797  ;   0.051 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   6.830  ;   0.033 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   6.831  ;   0.001 ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   7.540  ;   0.709 ; FF ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   7.540  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   7.571  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.629  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   7.696  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   7.765  ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   7.846  ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.889  ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.891  ;   0.002 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   8.689  ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   8.689  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.720  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.779  ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   8.846  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   8.915  ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   8.994  ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   9.037  ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   9.038  ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   9.836  ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   9.836  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.867  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.925  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   9.992  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   10.061 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   10.142 ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.185 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.186 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   10.984 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   10.984 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   11.015 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.074 ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   11.141 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   11.210 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   11.290 ;   0.080 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.333 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.335 ;   0.002 ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   12.133 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   12.133 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.164 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.222 ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   12.289 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   12.360 ;   0.071 ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   12.439 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.482 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.483 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   13.281 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   13.281 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.312 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.371 ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.438 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.507 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.586 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.629 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.629 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   14.472 ;   0.843 ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   14.472 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.503 ;   0.031 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.543 ;   0.040 ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   14.596 ;   0.053 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.616 ;   0.020 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   14.617 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   14.688 ;   0.071 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   14.692 ;   0.004 ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[16] ;
;   14.692 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   14.717 ;   0.025 ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I126             ; High Speed ; LAB_RE                                                                                                                    ;
;   14.766 ;   0.049 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I49  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.807 ;   0.041 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I15              ; High Speed ; leimf1_[1]                                                                                                                ;
;   14.807 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N9                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~4|dataf                      ;
;   14.833 ;   0.026 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N9                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~4|combout                    ;
;   14.833 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N10                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]|d                ;
;   14.833 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N10                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 10.562   ; 5.562   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   9.839  ;   4.839 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   10.562 ;   0.723 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 10.412   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 10.702   ; 0.290   ;    ; uTsu ; 1      ; FF_X99_Y107_N10 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #18: Setup slack is -4.129 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 14.831                                                                                                        ;
; Data Required Time ; 10.702                                                                                                        ;
; Slack              ; -4.129 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.021 ;       ;             ;            ;       ;       ;
; Data Delay                ; 9.248  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.583       ; 100        ; 5.583 ; 5.583 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.008       ; 0          ; 0.000 ; 0.002 ;
;    Cell                   ;        ; 12    ; 5.548       ; 60         ; 0.000 ; 0.843 ;
;    uTco                   ;        ; 1     ; 0.753       ; 8          ; 0.753 ; 0.753 ;
;    Routing Element        ;        ; 62    ; 2.939       ; 32         ; 0.000 ; 0.093 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 4.839       ; 100        ; 4.839 ; 4.839 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 5.583    ; 5.583   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   5.583  ;   5.583 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   5.583  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 14.831   ; 9.248   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   6.336  ;   0.753 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   6.336  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   6.366  ;   0.030 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   6.459  ;   0.093 ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   6.535  ;   0.076 ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   6.594  ;   0.059 ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   6.663  ;   0.069 ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   6.746  ;   0.083 ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   6.797  ;   0.051 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   6.830  ;   0.033 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   6.831  ;   0.001 ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   7.540  ;   0.709 ; FF ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   7.540  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   7.571  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.629  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   7.696  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   7.765  ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   7.846  ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.889  ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.891  ;   0.002 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   8.687  ;   0.796 ; FF ; CELL ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[18]           ;
;   8.687  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.715  ;   0.028 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y102_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.772  ;   0.057 ; FF ; RE   ; 1      ; R6_X94_Y102_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   8.856  ;   0.084 ; FF ; RE   ; 1      ; C4_X97_Y103_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   8.923  ;   0.067 ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   9.002  ;   0.079 ; FF ; RE   ; 1      ; C4_X99_Y100_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   9.054  ;   0.052 ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   9.097  ;   0.043 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y103_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   9.129  ;   0.032 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   9.129  ;   0.000 ;    ; IC   ; 48     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[0]                 ;
;   9.834  ;   0.705 ; FF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   9.834  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.865  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.923  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   9.990  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   10.059 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   10.140 ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.183 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.184 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   10.982 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   10.982 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   11.013 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.072 ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   11.139 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   11.208 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   11.288 ;   0.080 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.331 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.333 ;   0.002 ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   12.131 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   12.131 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.162 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.220 ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   12.287 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   12.358 ;   0.071 ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   12.437 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.480 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.481 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   13.279 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   13.279 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.310 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.369 ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.436 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.505 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.584 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.627 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.627 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   14.470 ;   0.843 ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   14.470 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.501 ;   0.031 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.541 ;   0.040 ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   14.594 ;   0.053 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.614 ;   0.020 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   14.615 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   14.686 ;   0.071 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   14.690 ;   0.004 ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[16] ;
;   14.690 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   14.715 ;   0.025 ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I126             ; High Speed ; LAB_RE                                                                                                                    ;
;   14.764 ;   0.049 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I49  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.805 ;   0.041 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I15              ; High Speed ; leimf1_[1]                                                                                                                ;
;   14.805 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N9                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~4|dataf                      ;
;   14.831 ;   0.026 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N9                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~4|combout                    ;
;   14.831 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N10                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]|d                ;
;   14.831 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N10                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 10.562   ; 5.562   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   9.839  ;   4.839 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   10.562 ;   0.723 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 10.412   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 10.702   ; 0.290   ;    ; uTsu ; 1      ; FF_X99_Y107_N10 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #19: Setup slack is -4.129 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 14.831                                                                                                        ;
; Data Required Time ; 10.702                                                                                                        ;
; Slack              ; -4.129 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.021 ;       ;             ;            ;       ;       ;
; Data Delay                ; 9.248  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.583       ; 100        ; 5.583 ; 5.583 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.008       ; 0          ; 0.000 ; 0.002 ;
;    Cell                   ;        ; 12    ; 5.548       ; 60         ; 0.000 ; 0.843 ;
;    uTco                   ;        ; 1     ; 0.753       ; 8          ; 0.753 ; 0.753 ;
;    Routing Element        ;        ; 62    ; 2.939       ; 32         ; 0.000 ; 0.093 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 4.839       ; 100        ; 4.839 ; 4.839 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 5.583    ; 5.583   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   5.583  ;   5.583 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   5.583  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 14.831   ; 9.248   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   6.336  ;   0.753 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   6.336  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   6.366  ;   0.030 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   6.459  ;   0.093 ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   6.535  ;   0.076 ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   6.594  ;   0.059 ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   6.663  ;   0.069 ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   6.746  ;   0.083 ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   6.797  ;   0.051 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   6.830  ;   0.033 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   6.831  ;   0.001 ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   7.540  ;   0.709 ; FF ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   7.540  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   7.571  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.629  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   7.696  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   7.765  ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   7.846  ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.889  ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.891  ;   0.002 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   8.689  ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   8.689  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.720  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.779  ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   8.846  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   8.915  ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   8.994  ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   9.037  ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   9.038  ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   9.836  ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   9.836  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.867  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.925  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   9.992  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   10.061 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   10.142 ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.185 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.186 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   10.982 ;   0.796 ; FF ; CELL ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[18]           ;
;   10.982 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   11.011 ;   0.029 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y104_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.069 ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y104_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   11.153 ;   0.084 ; FF ; RE   ; 1      ; C4_X97_Y105_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   11.220 ;   0.067 ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   11.298 ;   0.078 ; FF ; RE   ; 1      ; C4_X99_Y102_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   11.350 ;   0.052 ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   11.392 ;   0.042 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y105_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.425 ;   0.033 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.426 ;   0.001 ;    ; IC   ; 48     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[0]                 ;
;   12.131 ;   0.705 ; FF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   12.131 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.162 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.220 ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   12.287 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   12.358 ;   0.071 ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   12.437 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.480 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.481 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   13.279 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   13.279 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.310 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.369 ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.436 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.505 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.584 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.627 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.627 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   14.470 ;   0.843 ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   14.470 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.501 ;   0.031 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.541 ;   0.040 ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   14.594 ;   0.053 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.614 ;   0.020 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   14.615 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   14.686 ;   0.071 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   14.690 ;   0.004 ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[16] ;
;   14.690 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   14.715 ;   0.025 ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I126             ; High Speed ; LAB_RE                                                                                                                    ;
;   14.764 ;   0.049 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I49  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.805 ;   0.041 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I15              ; High Speed ; leimf1_[1]                                                                                                                ;
;   14.805 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N9                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~4|dataf                      ;
;   14.831 ;   0.026 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N9                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~4|combout                    ;
;   14.831 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N10                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]|d                ;
;   14.831 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N10                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 10.562   ; 5.562   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   9.839  ;   4.839 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   10.562 ;   0.723 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 10.412   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 10.702   ; 0.290   ;    ; uTsu ; 1      ; FF_X99_Y107_N10 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #20: Setup slack is -4.129 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 14.830                                                                                                        ;
; Data Required Time ; 10.701                                                                                                        ;
; Slack              ; -4.129 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.021 ;       ;             ;            ;       ;       ;
; Data Delay                ; 9.247  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.583       ; 100        ; 5.583 ; 5.583 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.010       ; 0          ; 0.000 ; 0.002 ;
;    Cell                   ;        ; 12    ; 5.643       ; 61         ; 0.000 ; 0.843 ;
;    uTco                   ;        ; 1     ; 0.753       ; 8          ; 0.753 ; 0.753 ;
;    Routing Element        ;        ; 60    ; 2.841       ; 31         ; 0.000 ; 0.093 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 4.839       ; 100        ; 4.839 ; 4.839 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 5.583    ; 5.583   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   5.583  ;   5.583 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   5.583  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 14.830   ; 9.247   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   6.336  ;   0.753 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   6.336  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   6.366  ;   0.030 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   6.459  ;   0.093 ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   6.535  ;   0.076 ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   6.594  ;   0.059 ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   6.663  ;   0.069 ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   6.746  ;   0.083 ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   6.797  ;   0.051 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   6.830  ;   0.033 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   6.831  ;   0.001 ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   7.540  ;   0.709 ; FF ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   7.540  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   7.571  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.629  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   7.696  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   7.765  ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   7.846  ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.889  ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.891  ;   0.002 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   8.689  ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   8.689  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.720  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.779  ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   8.846  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   8.915  ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   8.994  ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   9.037  ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   9.038  ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   9.836  ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   9.836  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.867  ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.925  ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   9.992  ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   10.061 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   10.142 ;   0.081 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.185 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.186 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   10.984 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   10.984 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   11.015 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.074 ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   11.141 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   11.210 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   11.290 ;   0.080 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.333 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.335 ;   0.002 ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   12.133 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   12.133 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.164 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.222 ;   0.058 ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   12.289 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   12.360 ;   0.071 ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   12.439 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.482 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.483 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   13.281 ;   0.798 ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   13.281 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.312 ;   0.031 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.371 ;   0.059 ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.438 ;   0.067 ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.507 ;   0.069 ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.586 ;   0.079 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.629 ;   0.043 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.629 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   14.472 ;   0.843 ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   14.472 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.503 ;   0.031 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.543 ;   0.040 ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   14.596 ;   0.053 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.616 ;   0.020 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   14.617 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   14.688 ;   0.071 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   14.692 ;   0.004 ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[16] ;
;   14.692 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   14.717 ;   0.025 ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I126             ; High Speed ; LAB_RE                                                                                                                    ;
;   14.763 ;   0.046 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I49  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.803 ;   0.040 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I31              ; High Speed ; leimf1_[3]                                                                                                                ;
;   14.804 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N21                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~5|dataf                      ;
;   14.830 ;   0.026 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~5|combout                    ;
;   14.830 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N22                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5]|d                ;
;   14.830 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N22                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5]                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 10.562   ; 5.562   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   9.839  ;   4.839 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   10.562 ;   0.723 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 10.412   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 10.701   ; 0.289   ;    ; uTsu ; 1      ; FF_X99_Y107_N22 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


