/* Generated by Yosys 0.55+144 (git sha1 6440499e5, clang++ 18.1.3 -fPIC -O3) */

module c17(N1, N2, N3, N6, N7, N22, N23);
  input N1;
  wire N1;
  input N2;
  wire N2;
  output N22;
  wire N22;
  output N23;
  wire N23;
  input N3;
  wire N3;
  input N6;
  wire N6;
  input N7;
  wire N7;
  wire _0_;
  wire _1_;
  wire _2_;
  wire _3_;
  INV_X1 _4_ (
    .A(N2),
    .ZN(_2_)
  );
  INV_X1 _5_ (
    .A(N7),
    .ZN(_3_)
  );
  AND2_X1 _6_ (
    .A1(N3),
    .A2(N6),
    .ZN(_0_)
  );
  AOI21_X1 _7_ (
    .A(_0_),
    .B1(_3_),
    .B2(_2_),
    .ZN(N23)
  );
  NAND2_X1 _8_ (
    .A1(N1),
    .A2(N3),
    .ZN(_1_)
  );
  OAI21_X1 _9_ (
    .A(_1_),
    .B1(_0_),
    .B2(_2_),
    .ZN(N22)
  );
endmodule
