- 21st IEEE International Symposium on High Performance Computer Architecture, HPCA 2015, Burlingame, CA, USA, February 7-11, 2015. IEEE Computer Society 2015, ISBN 978-1-4799-8930-0
- [Nandhini Chandramoorthy](http://dblp2.uni-trier.de/pers/hd/c/Chandramoorthy:Nandhini), [Giuseppe Tagliavini](http://dblp2.uni-trier.de/pers/hd/t/Tagliavini:Giuseppe), [Kevin M. Irick](http://dblp2.uni-trier.de/pers/hd/i/Irick:Kevin_M=), [Antonio Pullini](http://dblp2.uni-trier.de/pers/hd/p/Pullini:Antonio), [Siddharth Advani](http://dblp2.uni-trier.de/pers/hd/a/Advani:Siddharth), [Sulaiman Al Habsi](http://dblp2.uni-trier.de/pers/hd/h/Habsi:Sulaiman_Al), [Matthew Cotter](http://dblp2.uni-trier.de/pers/hd/c/Cotter:Matthew), [John Sampson](http://dblp2.uni-trier.de/pers/hd/s/Sampson:John), [Vijaykrishnan Narayanan](http://dblp2.uni-trier.de/pers/hd/n/Narayanan:Vijaykrishnan), [Luca Benini](http://dblp2.uni-trier.de/pers/hd/b/Benini:Luca):
  Exploring architectural heterogeneity in intelligent vision systems. 1-12
- [Arthur Perais](http://dblp2.uni-trier.de/pers/hd/p/Perais:Arthur), [André Seznec](http://dblp2.uni-trier.de/pers/hd/s/Seznec:Andr=eacute=):
  BeBoP: A cost effective predictor infrastructure for superscalar value prediction. 13-25
- [Timothy Hayes](http://dblp2.uni-trier.de/pers/hd/h/Hayes_0001:Timothy), [Oscar Palomar](http://dblp2.uni-trier.de/pers/hd/p/Palomar:Oscar), [Osman S. Unsal](http://dblp2.uni-trier.de/pers/hd/u/Unsal:Osman_S=), [Adrián Cristal](http://dblp2.uni-trier.de/pers/hd/c/Cristal:Adri=aacute=n), [Mateo Valero](http://dblp2.uni-trier.de/pers/hd/v/Valero:Mateo):
  VSR sort: A novel vectorised sorting algorithm & architecture extensions for future microprocessors. 26-38
- [Víctor Jiménez](http://dblp2.uni-trier.de/pers/hd/j/Jim=eacute=nez:V=iacute=ctor), [Alper Buyuktosunoglu](http://dblp2.uni-trier.de/pers/hd/b/Buyuktosunoglu:Alper), [Pradip Bose](http://dblp2.uni-trier.de/pers/hd/b/Bose:Pradip), [Francis P. O'Connell](http://dblp2.uni-trier.de/pers/hd/o/O=Connell:Francis_P=), [Francisco J. Cazorla](http://dblp2.uni-trier.de/pers/hd/c/Cazorla:Francisco_J=), [Mateo Valero](http://dblp2.uni-trier.de/pers/hd/v/Valero:Mateo):
  **Increasing multicore system efficiency through intelligent bandwidth shifting**. 39-50
- [Gennady Pekhimenko](http://dblp2.uni-trier.de/pers/hd/p/Pekhimenko:Gennady), [Tyler Huberty](http://dblp2.uni-trier.de/pers/hd/h/Huberty:Tyler), [Rui Cai](http://dblp2.uni-trier.de/pers/hd/c/Cai:Rui), [Onur Mutlu](http://dblp2.uni-trier.de/pers/hd/m/Mutlu:Onur), [Phillip B. Gibbons](http://dblp2.uni-trier.de/pers/hd/g/Gibbons:Phillip_B=), [Michael A. Kozuch](http://dblp2.uni-trier.de/pers/hd/k/Kozuch:Michael_A=), [Todd C. Mowry](http://dblp2.uni-trier.de/pers/hd/m/Mowry:Todd_C=):
  **Exploiting compressed block size as an indicator of future reuse**. 51-63
- [Nathan Beckmann](http://dblp2.uni-trier.de/pers/hd/b/Beckmann:Nathan), [Daniel Sanchez](http://dblp2.uni-trier.de/pers/hd/s/Sanchez:Daniel):
  **Talus: A simple way to remove cliffs in cache performance**. 64-75
- [Xiaolong Xie](http://dblp2.uni-trier.de/pers/hd/x/Xie:Xiaolong), [Yun Liang](http://dblp2.uni-trier.de/pers/hd/l/Liang:Yun), [Yu Wang](http://dblp2.uni-trier.de/pers/hd/w/Wang:Yu), [Guangyu Sun](http://dblp2.uni-trier.de/pers/hd/s/Sun:Guangyu), [Tao Wang](http://dblp2.uni-trier.de/pers/hd/w/Wang:Tao):
  **Coordinated static and dynamic cache bypassing for GPUs**. 76-88
- [Dong Li](http://dblp2.uni-trier.de/pers/hd/l/Li:Dong), [Minsoo Rhu](http://dblp2.uni-trier.de/pers/hd/r/Rhu:Minsoo), [Daniel R. Johnson](http://dblp2.uni-trier.de/pers/hd/j/Johnson:Daniel_R=), [Mike O'Connor](http://dblp2.uni-trier.de/pers/hd/o/O=Connor:Mike), [Mattan Erez](http://dblp2.uni-trier.de/pers/hd/e/Erez:Mattan), [Doug Burger](http://dblp2.uni-trier.de/pers/hd/b/Burger:Doug), [Donald S. Fussell](http://dblp2.uni-trier.de/pers/hd/f/Fussell:Donald_S=), [Stephen W. Redder](http://dblp2.uni-trier.de/pers/hd/r/Redder:Stephen_W=):
  **Priority-based cache allocation in throughput processors**. 89-100
- [Jungrae Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Jungrae), [Michael Sullivan](http://dblp2.uni-trier.de/pers/hd/s/Sullivan:Michael), [Mattan Erez](http://dblp2.uni-trier.de/pers/hd/e/Erez:Mattan):
  Bamboo ECC: Strong, safe, and flexible codes for reliable computer memory. 101-112
- [Xiaodong Wang](http://dblp2.uni-trier.de/pers/hd/w/Wang:Xiaodong), [José F. Martínez](http://dblp2.uni-trier.de/pers/hd/m/Mart=iacute=nez:Jos=eacute=_F=):
  XChange: A market-based approach to scalable dynamic multi-resource allocation in multicore architectures. 113-125
- [Mitesh R. Meswani](http://dblp2.uni-trier.de/pers/hd/m/Meswani:Mitesh_R=), [Sergey Blagodurov](http://dblp2.uni-trier.de/pers/hd/b/Blagodurov:Sergey), [David Roberts](http://dblp2.uni-trier.de/pers/hd/r/Roberts:David), [John Slice](http://dblp2.uni-trier.de/pers/hd/s/Slice:John), [Mike Ignatowski](http://dblp2.uni-trier.de/pers/hd/i/Ignatowski:Mike), [Gabriel H. Loh](http://dblp2.uni-trier.de/pers/hd/l/Loh:Gabriel_H=):
  **Heterogeneous memory architectures: A HW/SW approach for mixing die-stacked and off-package memories**. 126-136

- [Yuhao Zhu](http://dblp2.uni-trier.de/pers/hd/z/Zhu:Yuhao), [Matthew Halpern](http://dblp2.uni-trier.de/pers/hd/h/Halpern:Matthew), [Vijay Janapa Reddi](http://dblp2.uni-trier.de/pers/hd/r/Reddi:Vijay_Janapa):
  Event-based scheduling for energy-efficient QoS (eQoS) in mobile Web applications. 137-149
- [Nachiappan Chidambaram Nachiappan](http://dblp2.uni-trier.de/pers/hd/n/Nachiappan:Nachiappan_Chidambaram), [Praveen Yedlapalli](http://dblp2.uni-trier.de/pers/hd/y/Yedlapalli:Praveen), [Niranjan Soundararajan](http://dblp2.uni-trier.de/pers/hd/s/Soundararajan:Niranjan), [Anand Sivasubramaniam](http://dblp2.uni-trier.de/pers/hd/s/Sivasubramaniam:Anand), [Mahmut T. Kandemir](http://dblp2.uni-trier.de/pers/hd/k/Kandemir:Mahmut_T=), [Ravishankar Iyer](http://dblp2.uni-trier.de/pers/hd/i/Iyer:Ravishankar), [Chita R. Das](http://dblp2.uni-trier.de/pers/hd/d/Das:Chita_R=):
  Domain knowledge based energy management in handhelds. 150-160
- [Jingwen Leng](http://dblp2.uni-trier.de/pers/hd/l/Leng:Jingwen), [Yazhou Zu](http://dblp2.uni-trier.de/pers/hd/z/Zu:Yazhou), [Vijay Janapa Reddi](http://dblp2.uni-trier.de/pers/hd/r/Reddi:Vijay_Janapa):
  GPU voltage noise: Characterization and hierarchical smoothing of spatial and temporal voltage noise interference in GPU architectures.161-173
- [Ankit Sethia](http://dblp2.uni-trier.de/pers/hd/s/Sethia:Ankit), [Davoud Anoushe Jamshidi](http://dblp2.uni-trier.de/pers/hd/j/Jamshidi:Davoud_Anoushe), [Scott A. Mahlke](http://dblp2.uni-trier.de/pers/hd/m/Mahlke:Scott_A=):
  Mascar: Speeding up GPU warps by reducing memory pitstops. 174-185
- [Alberto Ros](http://dblp2.uni-trier.de/pers/hd/r/Ros:Alberto), [Mahdad Davari](http://dblp2.uni-trier.de/pers/hd/d/Davari:Mahdad), [Stefanos Kaxiras](http://dblp2.uni-trier.de/pers/hd/k/Kaxiras:Stefanos):
  **Hierarchical private/shared classification: The key to simple and efficient coherence for clustered cache hierarchies**. 186-197
- [Lucia G. Menezo](http://dblp2.uni-trier.de/pers/hd/m/Menezo:Lucia_G=), [Valentin Puente](http://dblp2.uni-trier.de/pers/hd/p/Puente:Valentin), [José-Ángel Gregorio](http://dblp2.uni-trier.de/pers/hd/g/Gregorio:Jos=eacute===Aacute=ngel):
  **Flask coherence: A morphable hybrid coherence protocol to balance energy, performance and scalability**. 198-209
- [Misel-Myrto Papadopoulou](http://dblp2.uni-trier.de/pers/hd/p/Papadopoulou:Misel=Myrto), [Xin Tong](http://dblp2.uni-trier.de/pers/hd/t/Tong:Xin), [André Seznec](http://dblp2.uni-trier.de/pers/hd/s/Seznec:Andr=eacute=), [Andreas Moshovos](http://dblp2.uni-trier.de/pers/hd/m/Moshovos:Andreas):
  **Prediction-based superpage-friendly TLB designs**. 210-222
- [Yu Du](http://dblp2.uni-trier.de/pers/hd/d/Du:Yu), [Miao Zhou](http://dblp2.uni-trier.de/pers/hd/z/Zhou:Miao), [Bruce R. Childers](http://dblp2.uni-trier.de/pers/hd/c/Childers:Bruce_R=), [Daniel Mossé](http://dblp2.uni-trier.de/pers/hd/m/Moss=eacute=:Daniel), [Rami G. Melhem](http://dblp2.uni-trier.de/pers/hd/m/Melhem:Rami_G=):
  **Supporting superpages in non-contiguous physical memory**. 223-234
- [Mohammad A. Islam](http://dblp2.uni-trier.de/pers/hd/i/Islam:Mohammad_A=), [A. Hasan Mahmud](http://dblp2.uni-trier.de/pers/hd/m/Mahmud:A=_Hasan), [Shaolei Ren](http://dblp2.uni-trier.de/pers/hd/r/Ren:Shaolei), [Xiaorui Wang](http://dblp2.uni-trier.de/pers/hd/w/Wang:Xiaorui):
  Paying to save: Reducing cost of colocation data center via rewards. 235-245
- [Vinicius Petrucci](http://dblp2.uni-trier.de/pers/hd/p/Petrucci:Vinicius), [Michael A. Laurenzano](http://dblp2.uni-trier.de/pers/hd/l/Laurenzano:Michael_A=), [John Doherty](http://dblp2.uni-trier.de/pers/hd/d/Doherty:John), [Yunqi Zhang](http://dblp2.uni-trier.de/pers/hd/z/Zhang:Yunqi), [Daniel Mossé](http://dblp2.uni-trier.de/pers/hd/m/Moss=eacute=:Daniel), [Jason Mars](http://dblp2.uni-trier.de/pers/hd/m/Mars:Jason), [Lingjia Tang](http://dblp2.uni-trier.de/pers/hd/t/Tang:Lingjia):
  Octopus-Man: QoS-driven task management for heterogeneous multicores in warehouse-scale computers. 246-258
- [Ming Liu](http://dblp2.uni-trier.de/pers/hd/l/Liu:Ming), [Tao Li](http://dblp2.uni-trier.de/pers/hd/l/Li:Tao), [Neo Jia](http://dblp2.uni-trier.de/pers/hd/j/Jia:Neo), [Andy Currid](http://dblp2.uni-trier.de/pers/hd/c/Currid:Andy), [Vladimir Troy](http://dblp2.uni-trier.de/pers/hd/t/Troy:Vladimir):
  **Understanding the virtualization "Tax" of scale-out pass-through GPUs in GaaS clouds: An empirical study**. 259-270
- [Chang-Hong Hsu](http://dblp2.uni-trier.de/pers/hd/h/Hsu:Chang=Hong), [Yunqi Zhang](http://dblp2.uni-trier.de/pers/hd/z/Zhang:Yunqi), [Michael A. Laurenzano](http://dblp2.uni-trier.de/pers/hd/l/Laurenzano:Michael_A=), [David Meisner](http://dblp2.uni-trier.de/pers/hd/m/Meisner:David), [Thomas F. Wenisch](http://dblp2.uni-trier.de/pers/hd/w/Wenisch:Thomas_F=), [Jason Mars](http://dblp2.uni-trier.de/pers/hd/m/Mars:Jason), [Lingjia Tang](http://dblp2.uni-trier.de/pers/hd/t/Tang:Lingjia), [Ronald G. Dreslinski](http://dblp2.uni-trier.de/pers/hd/d/Dreslinski:Ronald_G=):
  Adrenaline: Pinpointing and reining in tail queries with quick voltage boosting. 271-282
- [Amin Farmahini Farahani](http://dblp2.uni-trier.de/pers/hd/f/Farahani:Amin_Farmahini), [Jung Ho Ahn](http://dblp2.uni-trier.de/pers/hd/a/Ahn:Jung_Ho), [Katherine Morrow](http://dblp2.uni-trier.de/pers/hd/m/Morrow:Katherine), [Nam Sung Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Nam_Sung):
  **NDA: Near-DRAM acceleration architecture leveraging commodity DRAM devices and standard memory modules**. 283-295
- [Hao Wang](http://dblp2.uni-trier.de/pers/hd/w/Wang_0011:Hao), [Chang-Jae Park](http://dblp2.uni-trier.de/pers/hd/p/Park:Chang=Jae), [Gyungsu Byun](http://dblp2.uni-trier.de/pers/hd/b/Byun:Gyungsu), [Jung Ho Ahn](http://dblp2.uni-trier.de/pers/hd/a/Ahn:Jung_Ho), [Nam Sung Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Nam_Sung):
  **Alloy: Parallel-serial memory channel architecture for single-chip heterogeneous processor systems**. 296-308
- [Prashant J. Nair](http://dblp2.uni-trier.de/pers/hd/n/Nair:Prashant_J=), [Chia-Chen Chou](http://dblp2.uni-trier.de/pers/hd/c/Chou:Chia=Chen), [Bipin Rajendran](http://dblp2.uni-trier.de/pers/hd/r/Rajendran:Bipin), [Moinuddin K. Qureshi](http://dblp2.uni-trier.de/pers/hd/q/Qureshi:Moinuddin_K=):
  **Reducing read latency of phase change memory via early read and Turbo Read**. 309-319
- [Rakan Maddah](http://dblp2.uni-trier.de/pers/hd/m/Maddah:Rakan), [Seyed Mohammad Seyedzadeh](http://dblp2.uni-trier.de/pers/hd/s/Seyedzadeh:Seyed_Mohammad), [Rami G. Melhem](http://dblp2.uni-trier.de/pers/hd/m/Melhem:Rami_G=):
  **CAFO: Cost aware flip optimization for asymmetric memories**. 320-330
- [Devesh Tiwari](http://dblp2.uni-trier.de/pers/hd/t/Tiwari:Devesh), [Saurabh Gupta](http://dblp2.uni-trier.de/pers/hd/g/Gupta:Saurabh), [James H. Rogers](http://dblp2.uni-trier.de/pers/hd/r/Rogers:James_H=), [Don Maxwell](http://dblp2.uni-trier.de/pers/hd/m/Maxwell:Don), [Paolo Rech](http://dblp2.uni-trier.de/pers/hd/r/Rech:Paolo), [Sudharshan S. Vazhkudai](http://dblp2.uni-trier.de/pers/hd/v/Vazhkudai:Sudharshan_S=), [Daniel A. G. de Oliveira](http://dblp2.uni-trier.de/pers/hd/o/Oliveira:Daniel_A=_G=_de), [Dave Londo](http://dblp2.uni-trier.de/pers/hd/l/Londo:Dave), [Nathan DeBardeleben](http://dblp2.uni-trier.de/pers/hd/d/DeBardeleben:Nathan), [Philippe Olivier Alexandre Navaux](http://dblp2.uni-trier.de/pers/hd/n/Navaux:Philippe_Olivier_Alexandre), [Luigi Carro](http://dblp2.uni-trier.de/pers/hd/c/Carro:Luigi), [Arthur S. Bland](http://dblp2.uni-trier.de/pers/hd/b/Bland:Arthur_S=):
  Understanding GPU errors on large-scale HPC systems and the implications for system design and operation. 331-342
- [Aamer Jaleel](http://dblp2.uni-trier.de/pers/hd/j/Jaleel:Aamer), [Joseph Nuzman](http://dblp2.uni-trier.de/pers/hd/n/Nuzman:Joseph), [Adrian Moga](http://dblp2.uni-trier.de/pers/hd/m/Moga:Adrian), [Simon C. Steely Jr.](http://dblp2.uni-trier.de/pers/hd/s/Steely_Jr=:Simon_C=), [Joel S. Emer](http://dblp2.uni-trier.de/pers/hd/e/Emer:Joel_S=):
  **High performing cache hierarchies for server workloads: Relaxing inclusion to capture the latency benefits of exclusive caches**. 343-353
- [Neha Agarwal](http://dblp2.uni-trier.de/pers/hd/a/Agarwal:Neha), [David W. Nellans](http://dblp2.uni-trier.de/pers/hd/n/Nellans:David_W=), [Mike O'Connor](http://dblp2.uni-trier.de/pers/hd/o/O=Connor:Mike), [Stephen W. Keckler](http://dblp2.uni-trier.de/pers/hd/k/Keckler:Stephen_W=), [Thomas F. Wenisch](http://dblp2.uni-trier.de/pers/hd/w/Wenisch:Thomas_F=):
  Unlocking bandwidth for GPUs in CC-NUMA systems. 354-365
- [Manish Arora](http://dblp2.uni-trier.de/pers/hd/a/Arora:Manish), [Srilatha Manne](http://dblp2.uni-trier.de/pers/hd/m/Manne:Srilatha), [Indrani Paul](http://dblp2.uni-trier.de/pers/hd/p/Paul:Indrani), [Nuwan Jayasena](http://dblp2.uni-trier.de/pers/hd/j/Jayasena:Nuwan), [Dean M. Tullsen](http://dblp2.uni-trier.de/pers/hd/t/Tullsen:Dean_M=):
  Understanding idle behavior and power gating mechanisms in the context of modern benchmarks on CPU-GPU Integrated systems. 366-377
- [Lizhong Chen](http://dblp2.uni-trier.de/pers/hd/c/Chen:Lizhong), [Di Zhu](http://dblp2.uni-trier.de/pers/hd/z/Zhu:Di), [Massoud Pedram](http://dblp2.uni-trier.de/pers/hd/p/Pedram:Massoud), [Timothy Mark Pinkston](http://dblp2.uni-trier.de/pers/hd/p/Pinkston:Timothy_Mark):
  Power punch: Towards non-blocking power-gating of NoC routers. 378-389
- [Ikki Fujiwara](http://dblp2.uni-trier.de/pers/hd/f/Fujiwara:Ikki), [Michihiro Koibuchi](http://dblp2.uni-trier.de/pers/hd/k/Koibuchi:Michihiro), [Tomoya Ozaki](http://dblp2.uni-trier.de/pers/hd/o/Ozaki:Tomoya), [Hiroki Matsutani](http://dblp2.uni-trier.de/pers/hd/m/Matsutani:Hiroki), [Henri Casanova](http://dblp2.uni-trier.de/pers/hd/c/Casanova:Henri):
  Augmenting low-latency HPC network with free-space optical links. 390-401
- [Nikolaos Chrysos](http://dblp2.uni-trier.de/pers/hd/c/Chrysos:Nikolaos), [Cyriel Minkenberg](http://dblp2.uni-trier.de/pers/hd/m/Minkenberg:Cyriel), [Mark Rudquist](http://dblp2.uni-trier.de/pers/hd/r/Rudquist:Mark), [Claude Basso](http://dblp2.uni-trier.de/pers/hd/b/Basso:Claude), [Brian Vanderpool](http://dblp2.uni-trier.de/pers/hd/v/Vanderpool:Brian):
  SCOC: High-radix switches made of bufferless clos networks. 402-414
- [Jongmin Won](http://dblp2.uni-trier.de/pers/hd/w/Won:Jongmin), [Gwangsun Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Gwangsun), [John Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:John), [Ted Jiang](http://dblp2.uni-trier.de/pers/hd/j/Jiang:Ted), [Mike Parker](http://dblp2.uni-trier.de/pers/hd/p/Parker:Mike), [Steve Scott](http://dblp2.uni-trier.de/pers/hd/s/Scott:Steve):
  Overcoming far-end congestion in large-scale networks. 415-427
- [David J. Palframan](http://dblp2.uni-trier.de/pers/hd/p/Palframan:David_J=), [Nam Sung Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Nam_Sung), [Mikko H. Lipasti](http://dblp2.uni-trier.de/pers/hd/l/Lipasti:Mikko_H=):
  iPatch: Intelligent fault patching to improve energy efficiency. 428-438
- [Dong-Wan Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Dong=Wan), [Mattan Erez](http://dblp2.uni-trier.de/pers/hd/e/Erez:Mattan):
  Balancing reliability, cost, and performance tradeoffs with FreeFault. 439-450
- [Xinxin Jin](http://dblp2.uni-trier.de/pers/hd/j/Jin:Xinxin), [Soyeon Park](http://dblp2.uni-trier.de/pers/hd/p/Park:Soyeon), [Tianwei Sheng](http://dblp2.uni-trier.de/pers/hd/s/Sheng:Tianwei), [Rishan Chen](http://dblp2.uni-trier.de/pers/hd/c/Chen:Rishan), [Zhiyong Shan](http://dblp2.uni-trier.de/pers/hd/s/Shan:Zhiyong), [Yuanyuan Zhou](http://dblp2.uni-trier.de/pers/hd/z/Zhou:Yuanyuan):
  FTXen: Making hypervisor resilient to hardware faults on relaxed cores. 451-462
- [Henry Duwe](http://dblp2.uni-trier.de/pers/hd/d/Duwe:Henry), [Xun Jian](http://dblp2.uni-trier.de/pers/hd/j/Jian:Xun), [Rakesh Kumar](http://dblp2.uni-trier.de/pers/hd/k/Kumar_0002:Rakesh):
  Correction prediction: Reducing error correction latency for on-chip memories. 463-475
- [Cong Xu](http://dblp2.uni-trier.de/pers/hd/x/Xu:Cong), [Dimin Niu](http://dblp2.uni-trier.de/pers/hd/n/Niu:Dimin), [Naveen Muralimanohar](http://dblp2.uni-trier.de/pers/hd/m/Muralimanohar:Naveen), [Rajeev Balasubramonian](http://dblp2.uni-trier.de/pers/hd/b/Balasubramonian:Rajeev), [Tao Zhang](http://dblp2.uni-trier.de/pers/hd/z/Zhang:Tao), [Shimeng Yu](http://dblp2.uni-trier.de/pers/hd/y/Yu:Shimeng), [Yuan Xie](http://dblp2.uni-trier.de/pers/hd/x/Xie_0001:Yuan):
  **Overcoming the challenges of crossbar resistive memory architectures**. 476-488
- [Donghyuk Lee](http://dblp2.uni-trier.de/pers/hd/l/Lee:Donghyuk), [Yoongu Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Yoongu), [Gennady Pekhimenko](http://dblp2.uni-trier.de/pers/hd/p/Pekhimenko:Gennady), [Samira Manabi Khan](http://dblp2.uni-trier.de/pers/hd/k/Khan:Samira_Manabi), [Vivek Seshadri](http://dblp2.uni-trier.de/pers/hd/s/Seshadri:Vivek), [Kevin Kai-Wei Chang](http://dblp2.uni-trier.de/pers/hd/c/Chang:Kevin_Kai=Wei), [Onur Mutlu](http://dblp2.uni-trier.de/pers/hd/m/Mutlu:Onur):
  **Adaptive-latency DRAM: Optimizing DRAM timing for the common-case**. 489-501
- [Young Hoon Son](http://dblp2.uni-trier.de/pers/hd/s/Son:Young_Hoon), [Sukhan Lee](http://dblp2.uni-trier.de/pers/hd/l/Lee:Sukhan), [Seongil O](http://dblp2.uni-trier.de/pers/hd/o/O:Seongil), [Sanghyuk Kwon](http://dblp2.uni-trier.de/pers/hd/k/Kwon:Sanghyuk), [Nam Sung Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Nam_Sung), [Jung Ho Ahn](http://dblp2.uni-trier.de/pers/hd/a/Ahn:Jung_Ho):
  **CiDRA: A cache-inspired DRAM resilience architecture**. 502-513
- [Sean Franey](http://dblp2.uni-trier.de/pers/hd/f/Franey:Sean), [Mikko H. Lipasti](http://dblp2.uni-trier.de/pers/hd/l/Lipasti:Mikko_H=):
  **Tag tables**. 514-525
- [Kaisheng Ma](http://dblp2.uni-trier.de/pers/hd/m/Ma:Kaisheng), [Yang Zheng](http://dblp2.uni-trier.de/pers/hd/z/Zheng:Yang), [Shuangchen Li](http://dblp2.uni-trier.de/pers/hd/l/Li:Shuangchen), [Karthik Swaminathan](http://dblp2.uni-trier.de/pers/hd/s/Swaminathan:Karthik), [Xueqing Li](http://dblp2.uni-trier.de/pers/hd/l/Li:Xueqing), [Yongpan Liu](http://dblp2.uni-trier.de/pers/hd/l/Liu:Yongpan), [Jack Sampson](http://dblp2.uni-trier.de/pers/hd/s/Sampson:Jack), [Yuan Xie](http://dblp2.uni-trier.de/pers/hd/x/Xie_0001:Yuan), [Vijaykrishnan Narayanan](http://dblp2.uni-trier.de/pers/hd/n/Narayanan:Vijaykrishnan):
  Architecture exploration for ambient energy harvesting nonvolatile processors. 526-537
- [Nathan Beckmann](http://dblp2.uni-trier.de/pers/hd/b/Beckmann:Nathan), [Po-An Tsai](http://dblp2.uni-trier.de/pers/hd/t/Tsai:Po=An), [Daniel Sanchez](http://dblp2.uni-trier.de/pers/hd/s/Sanchez:Daniel):
  **Scaling distributed cache hierarchies through computation and data co-scheduling**. 538-550
- [Yu Cai](http://dblp2.uni-trier.de/pers/hd/c/Cai:Yu), [Yixin Luo](http://dblp2.uni-trier.de/pers/hd/l/Luo:Yixin), [Erich F. Haratsch](http://dblp2.uni-trier.de/pers/hd/h/Haratsch:Erich_F=), [Ken Mai](http://dblp2.uni-trier.de/pers/hd/m/Mai:Ken), [Onur Mutlu](http://dblp2.uni-trier.de/pers/hd/m/Mutlu:Onur):
  **Data retention in MLC NAND flash memory: Characterization, optimization, and recovery**. 551-563
- [Gene Y. Wu](http://dblp2.uni-trier.de/pers/hd/w/Wu:Gene_Y=), [Joseph L. Greathouse](http://dblp2.uni-trier.de/pers/hd/g/Greathouse:Joseph_L=), [Alexander Lyashevsky](http://dblp2.uni-trier.de/pers/hd/l/Lyashevsky:Alexander), [Nuwan Jayasena](http://dblp2.uni-trier.de/pers/hd/j/Jayasena:Nuwan), [Derek Chiou](http://dblp2.uni-trier.de/pers/hd/c/Chiou:Derek):
  GPGPU performance and power estimation using machine learning. 564-576
- [Sam Likun Xi](http://dblp2.uni-trier.de/pers/hd/x/Xi:Sam_Likun), [Hans M. Jacobson](http://dblp2.uni-trier.de/pers/hd/j/Jacobson:Hans_M=), [Pradip Bose](http://dblp2.uni-trier.de/pers/hd/b/Bose:Pradip), [Gu-Yeon Wei](http://dblp2.uni-trier.de/pers/hd/w/Wei:Gu=Yeon), [David M. Brooks](http://dblp2.uni-trier.de/pers/hd/b/Brooks:David_M=):
  Quantifying sources of error in McPAT and potential impacts on architectural studies. 577-589
- [Minshu Zhao](http://dblp2.uni-trier.de/pers/hd/z/Zhao:Minshu), [Donald Yeung](http://dblp2.uni-trier.de/pers/hd/y/Yeung:Donald):
  **Studying the impact of multicore processor scaling on directory techniques via reuse distance analysis**. 590-602
- [Thierry Moreau](http://dblp2.uni-trier.de/pers/hd/m/Moreau:Thierry), [Mark Wyse](http://dblp2.uni-trier.de/pers/hd/w/Wyse:Mark), [Jacob Nelson](http://dblp2.uni-trier.de/pers/hd/n/Nelson:Jacob), [Adrian Sampson](http://dblp2.uni-trier.de/pers/hd/s/Sampson:Adrian), [Hadi Esmaeilzadeh](http://dblp2.uni-trier.de/pers/hd/e/Esmaeilzadeh:Hadi), [Luis Ceze](http://dblp2.uni-trier.de/pers/hd/c/Ceze:Luis), [Mark Oskin](http://dblp2.uni-trier.de/pers/hd/o/Oskin:Mark):
  SNNAP: Approximate computing on programmable SoCs via neural acceleration. 603-614
- [Beayna Grigorian](http://dblp2.uni-trier.de/pers/hd/g/Grigorian:Beayna), [Nazanin Farahpour](http://dblp2.uni-trier.de/pers/hd/f/Farahpour:Nazanin), [Glenn Reinman](http://dblp2.uni-trier.de/pers/hd/r/Reinman:Glenn):
  BRAINIAC: Bringing reliable accuracy into neurally-implemented approximate computing. 615-626
- [Sarah Neuwirth](http://dblp2.uni-trier.de/pers/hd/n/Neuwirth:Sarah), [Dirk Frey](http://dblp2.uni-trier.de/pers/hd/f/Frey:Dirk), [Mondrian Nuessle](http://dblp2.uni-trier.de/pers/hd/n/Nuessle:Mondrian), [Ulrich Brüning](http://dblp2.uni-trier.de/pers/hd/b/Br=uuml=ning:Ulrich):
  Scalable communication architecture for network-attached accelerators. 627-638
- [Casen Hunger](http://dblp2.uni-trier.de/pers/hd/h/Hunger:Casen), [Mikhail Kazdagli](http://dblp2.uni-trier.de/pers/hd/k/Kazdagli:Mikhail), [Ankit Singh Rawat](http://dblp2.uni-trier.de/pers/hd/r/Rawat:Ankit_Singh), [Alexandros G. Dimakis](http://dblp2.uni-trier.de/pers/hd/d/Dimakis:Alexandros_G=), [Sriram Vishwanath](http://dblp2.uni-trier.de/pers/hd/v/Vishwanath:Sriram), [Mohit Tiwari](http://dblp2.uni-trier.de/pers/hd/t/Tiwari:Mohit):
  Understanding contention-based channels and using them for defense. 639-650
- [Meltem Ozsoy](http://dblp2.uni-trier.de/pers/hd/o/Ozsoy:Meltem), [Caleb Donovick](http://dblp2.uni-trier.de/pers/hd/d/Donovick:Caleb), [Iakov Gorelik](http://dblp2.uni-trier.de/pers/hd/g/Gorelik:Iakov), [Nael B. Abu-Ghazaleh](http://dblp2.uni-trier.de/pers/hd/a/Abu=Ghazaleh:Nael_B=), [Dmitry V. Ponomarev](http://dblp2.uni-trier.de/pers/hd/p/Ponomarev:Dmitry_V=):
  Malware-aware processors: A framework for efficient online malware detection. 651-661
- [Daniel Lo](http://dblp2.uni-trier.de/pers/hd/l/Lo:Daniel), [Tao Chen](http://dblp2.uni-trier.de/pers/hd/c/Chen:Tao), [Mohamed Ismail](http://dblp2.uni-trier.de/pers/hd/i/Ismail:Mohamed), [G. Edward Suh](http://dblp2.uni-trier.de/pers/hd/s/Suh:G=_Edward):
  Run-time monitoring with adjustable overhead using dataflow-guided filtering. 662-674