0.7
2020.2
May  7 2023
15:10:42
/home/bruno/gitreps/VeSPA/Uart/Uart.sim/sim_1/behav/xsim/glbl.v,1683266558,verilog,,,,glbl,,,,,,,,
/home/bruno/gitreps/VeSPA/Uart/Uart.srcs/sim_1/new/SlaveInterface_Testbench.v,1714676033,verilog,,/home/bruno/gitreps/VeSPA/Uart/Uart.srcs/sources_1/new/Uart.v,,SlaveInterfaceTestbench,,,,,,,,
/home/bruno/gitreps/VeSPA/Uart/Uart.srcs/sources_1/new/Uart.v,1714675788,verilog,,/home/bruno/gitreps/VeSPA/Uart/Uart.srcs/sources_1/new/UartBaudRate.v,,Uart,,,,,,,,
/home/bruno/gitreps/VeSPA/Uart/Uart.srcs/sources_1/new/UartBaudRate.v,1714675768,verilog,,/home/bruno/gitreps/VeSPA/Uart/Uart.srcs/sources_1/new/UartRx.v,,UartBaudRate,,,,,,,,
/home/bruno/gitreps/VeSPA/Uart/Uart.srcs/sources_1/new/UartRx.v,1714675743,verilog,,/home/bruno/gitreps/VeSPA/Uart/Uart.srcs/sources_1/new/UartTx.v,,UartRx,,,,,,,,
/home/bruno/gitreps/VeSPA/Uart/Uart.srcs/sources_1/new/UartTx.v,1714675753,verilog,,/home/bruno/gitreps/VeSPA/Uart/Uart.srcs/sim_1/new/SlaveInterface_Testbench.v,,UartTx,,,,,,,,
