TimeQuest Timing Analyzer report for p8086
Mon Mar 05 17:45:36 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'EU_Control_System:ECS|OPULA[0]'
 12. Slow Model Setup: 'clock'
 13. Slow Model Hold: 'EU_Control_System:ECS|OPULA[0]'
 14. Slow Model Hold: 'clock'
 15. Slow Model Minimum Pulse Width: 'clock'
 16. Slow Model Minimum Pulse Width: 'EU_Control_System:ECS|OPULA[0]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'EU_Control_System:ECS|OPULA[0]'
 27. Fast Model Setup: 'clock'
 28. Fast Model Hold: 'EU_Control_System:ECS|OPULA[0]'
 29. Fast Model Hold: 'clock'
 30. Fast Model Minimum Pulse Width: 'clock'
 31. Fast Model Minimum Pulse Width: 'EU_Control_System:ECS|OPULA[0]'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; p8086                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                         ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clock Name                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                            ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; clock                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                          ;
; EU_Control_System:ECS|OPULA[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { EU_Control_System:ECS|OPULA[0] } ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+


+----------------------------------------------------------------------+
; Slow Model Fmax Summary                                              ;
+------------+-----------------+--------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note ;
+------------+-----------------+--------------------------------+------+
; 93.25 MHz  ; 93.25 MHz       ; EU_Control_System:ECS|OPULA[0] ;      ;
; 147.12 MHz ; 147.12 MHz      ; clock                          ;      ;
+------------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow Model Setup Summary                                  ;
+--------------------------------+----------+---------------+
; Clock                          ; Slack    ; End Point TNS ;
+--------------------------------+----------+---------------+
; EU_Control_System:ECS|OPULA[0] ; -123.785 ; -2090.800     ;
; clock                          ; -6.592   ; -10410.875    ;
+--------------------------------+----------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; EU_Control_System:ECS|OPULA[0] ; -2.877 ; -53.530       ;
; clock                          ; 0.391  ; 0.000         ;
+--------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clock                          ; -2.000 ; -8096.380     ;
; EU_Control_System:ECS|OPULA[0] ; -0.002 ; -0.140        ;
+--------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'EU_Control_System:ECS|OPULA[0]'                                                                                                                     ;
+----------+-------------------------------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack    ; From Node                                 ; To Node                ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+----------+-------------------------------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; -123.785 ; RegisterTemp:RT|Registrador16:RegR2|q[13] ; ULA:ALU|SOperando1[11] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.996      ; 126.300    ;
; -123.748 ; RegisterTemp:RT|Registrador16:RegR2|q[13] ; ULA:ALU|SOperando1[14] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.001      ; 126.298    ;
; -123.739 ; RegisterTemp:RT|Registrador16:RegR2|q[12] ; ULA:ALU|SOperando1[11] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.997      ; 126.255    ;
; -123.702 ; RegisterTemp:RT|Registrador16:RegR2|q[12] ; ULA:ALU|SOperando1[14] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.002      ; 126.253    ;
; -123.664 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[11] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.999      ; 126.182    ;
; -123.627 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[14] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.004      ; 126.180    ;
; -123.603 ; RegisterTemp:RT|Registrador16:RegR2|q[13] ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.996      ; 126.150    ;
; -123.557 ; RegisterTemp:RT|Registrador16:RegR2|q[12] ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.997      ; 126.105    ;
; -123.482 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.999      ; 126.032    ;
; -123.413 ; RegisterTemp:RT|Registrador16:RegR2|q[13] ; ULA:ALU|SOperando1[10] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.968      ; 125.932    ;
; -123.396 ; RegisterTemp:RT|Registrador16:RegR2|q[14] ; ULA:ALU|SOperando1[11] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.001      ; 125.916    ;
; -123.367 ; RegisterTemp:RT|Registrador16:RegR2|q[12] ; ULA:ALU|SOperando1[10] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.969      ; 125.887    ;
; -123.359 ; RegisterTemp:RT|Registrador16:RegR2|q[14] ; ULA:ALU|SOperando1[14] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.006      ; 125.914    ;
; -123.292 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[10] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.971      ; 125.814    ;
; -123.290 ; RegisterTemp:RT|Registrador16:RegR2|q[13] ; ULA:ALU|SOperando1[9]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.001      ; 125.846    ;
; -123.244 ; RegisterTemp:RT|Registrador16:RegR2|q[12] ; ULA:ALU|SOperando1[9]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.002      ; 125.801    ;
; -123.214 ; RegisterTemp:RT|Registrador16:RegR2|q[14] ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.001      ; 125.766    ;
; -123.199 ; RegisterTemp:RT|Registrador16:RegR2|q[11] ; ULA:ALU|SOperando1[11] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.996      ; 125.714    ;
; -123.169 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[9]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.004      ; 125.728    ;
; -123.162 ; RegisterTemp:RT|Registrador16:RegR2|q[11] ; ULA:ALU|SOperando1[14] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.001      ; 125.712    ;
; -123.098 ; RegisterTemp:RT|Registrador16:RegR2|q[13] ; ULA:ALU|SOperando1[15] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.001      ; 125.653    ;
; -123.052 ; RegisterTemp:RT|Registrador16:RegR2|q[12] ; ULA:ALU|SOperando1[15] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.002      ; 125.608    ;
; -123.024 ; RegisterTemp:RT|Registrador16:RegR2|q[14] ; ULA:ALU|SOperando1[10] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.973      ; 125.548    ;
; -123.017 ; RegisterTemp:RT|Registrador16:RegR2|q[11] ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.996      ; 125.564    ;
; -122.977 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[15] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.004      ; 125.535    ;
; -122.957 ; RegisterTemp:RT|Registrador16:RegR2|q[13] ; ULA:ALU|SOperando1[8]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.998      ; 125.506    ;
; -122.911 ; RegisterTemp:RT|Registrador16:RegR2|q[12] ; ULA:ALU|SOperando1[8]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.999      ; 125.461    ;
; -122.901 ; RegisterTemp:RT|Registrador16:RegR2|q[14] ; ULA:ALU|SOperando1[9]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.006      ; 125.462    ;
; -122.845 ; RegisterTemp:RT|Registrador16:RegR2|q[13] ; ULA:ALU|SOperando1[12] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.005      ; 125.368    ;
; -122.836 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[8]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.001      ; 125.388    ;
; -122.827 ; RegisterTemp:RT|Registrador16:RegR2|q[11] ; ULA:ALU|SOperando1[10] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.968      ; 125.346    ;
; -122.807 ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[11] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.999      ; 125.325    ;
; -122.799 ; RegisterTemp:RT|Registrador16:RegR2|q[12] ; ULA:ALU|SOperando1[12] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.006      ; 125.323    ;
; -122.780 ; RegisterTemp:RT|Registrador16:RegR2|q[8]  ; ULA:ALU|SOperando1[11] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.999      ; 125.298    ;
; -122.770 ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[14] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.004      ; 125.323    ;
; -122.743 ; RegisterTemp:RT|Registrador16:RegR2|q[8]  ; ULA:ALU|SOperando1[14] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.004      ; 125.296    ;
; -122.724 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[12] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.008      ; 125.250    ;
; -122.709 ; RegisterTemp:RT|Registrador16:RegR2|q[14] ; ULA:ALU|SOperando1[15] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.006      ; 125.269    ;
; -122.704 ; RegisterTemp:RT|Registrador16:RegR2|q[11] ; ULA:ALU|SOperando1[9]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.001      ; 125.260    ;
; -122.697 ; RegisterTemp:RT|Registrador16:RegR2|q[9]  ; ULA:ALU|SOperando1[11] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.001      ; 125.217    ;
; -122.660 ; RegisterTemp:RT|Registrador16:RegR2|q[9]  ; ULA:ALU|SOperando1[14] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.006      ; 125.215    ;
; -122.644 ; RegisterTemp:RT|Registrador16:RegR2|q[10] ; ULA:ALU|SOperando1[11] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.001      ; 125.164    ;
; -122.625 ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.999      ; 125.175    ;
; -122.607 ; RegisterTemp:RT|Registrador16:RegR2|q[10] ; ULA:ALU|SOperando1[14] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.006      ; 125.162    ;
; -122.604 ; RegisterTemp:RT|Registrador16:RegR2|q[7]  ; ULA:ALU|SOperando1[11] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.996      ; 125.119    ;
; -122.598 ; RegisterTemp:RT|Registrador16:RegR2|q[8]  ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.999      ; 125.148    ;
; -122.568 ; RegisterTemp:RT|Registrador16:RegR2|q[14] ; ULA:ALU|SOperando1[8]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.003      ; 125.122    ;
; -122.567 ; RegisterTemp:RT|Registrador16:RegR2|q[7]  ; ULA:ALU|SOperando1[14] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.001      ; 125.117    ;
; -122.528 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[0]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.988      ; 124.629    ;
; -122.515 ; RegisterTemp:RT|Registrador16:RegR2|q[9]  ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.001      ; 125.067    ;
; -122.513 ; RegisterTemp:RT|Registrador16:RegR2|q[4]  ; ULA:ALU|SOperando1[11] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.997      ; 125.029    ;
; -122.512 ; RegisterTemp:RT|Registrador16:RegR2|q[11] ; ULA:ALU|SOperando1[15] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.001      ; 125.067    ;
; -122.476 ; RegisterTemp:RT|Registrador16:RegR2|q[4]  ; ULA:ALU|SOperando1[14] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.002      ; 125.027    ;
; -122.462 ; RegisterTemp:RT|Registrador16:RegR2|q[10] ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.001      ; 125.014    ;
; -122.456 ; RegisterTemp:RT|Registrador16:RegR2|q[14] ; ULA:ALU|SOperando1[12] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.010      ; 124.984    ;
; -122.454 ; RegisterTemp:RT|Registrador16:RegR2|q[0]  ; ULA:ALU|SOperando1[11] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.994      ; 124.967    ;
; -122.435 ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[10] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.971      ; 124.957    ;
; -122.422 ; RegisterTemp:RT|Registrador16:RegR2|q[7]  ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.996      ; 124.969    ;
; -122.417 ; RegisterTemp:RT|Registrador16:RegR2|q[0]  ; ULA:ALU|SOperando1[14] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.999      ; 124.965    ;
; -122.408 ; RegisterTemp:RT|Registrador16:RegR2|q[8]  ; ULA:ALU|SOperando1[10] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.971      ; 124.930    ;
; -122.382 ; RegisterTemp:RT|Registrador16:RegR2|q[5]  ; ULA:ALU|SOperando1[11] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.999      ; 124.900    ;
; -122.382 ; RegisterTemp:RT|Registrador16:RegR2|q[1]  ; ULA:ALU|SOperando1[11] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.994      ; 124.895    ;
; -122.371 ; RegisterTemp:RT|Registrador16:RegR2|q[11] ; ULA:ALU|SOperando1[8]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.998      ; 124.920    ;
; -122.345 ; RegisterTemp:RT|Registrador16:RegR2|q[5]  ; ULA:ALU|SOperando1[14] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.004      ; 124.898    ;
; -122.345 ; RegisterTemp:RT|Registrador16:RegR2|q[1]  ; ULA:ALU|SOperando1[14] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.999      ; 124.893    ;
; -122.331 ; RegisterTemp:RT|Registrador16:RegR2|q[4]  ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.997      ; 124.879    ;
; -122.325 ; RegisterTemp:RT|Registrador16:RegR2|q[9]  ; ULA:ALU|SOperando1[10] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.973      ; 124.849    ;
; -122.320 ; RegisterTemp:RT|Registrador16:RegR2|q[2]  ; ULA:ALU|SOperando1[11] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.994      ; 124.833    ;
; -122.312 ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[9]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.004      ; 124.871    ;
; -122.302 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[4]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.976      ; 124.804    ;
; -122.286 ; RegisterTemp:RT|Registrador16:RegR2|q[0]  ; ULA:ALU|SOperando1[10] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.966      ; 124.803    ;
; -122.285 ; RegisterTemp:RT|Registrador16:RegR2|q[8]  ; ULA:ALU|SOperando1[9]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.004      ; 124.844    ;
; -122.283 ; RegisterTemp:RT|Registrador16:RegR2|q[2]  ; ULA:ALU|SOperando1[14] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.999      ; 124.831    ;
; -122.272 ; RegisterTemp:RT|Registrador16:RegR2|q[0]  ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.994      ; 124.817    ;
; -122.272 ; RegisterTemp:RT|Registrador16:RegR2|q[10] ; ULA:ALU|SOperando1[10] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.973      ; 124.796    ;
; -122.259 ; RegisterTemp:RT|Registrador16:RegR2|q[11] ; ULA:ALU|SOperando1[12] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.005      ; 124.782    ;
; -122.232 ; RegisterTemp:RT|Registrador16:RegR2|q[7]  ; ULA:ALU|SOperando1[10] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.968      ; 124.751    ;
; -122.223 ; RegisterTemp:RT|Registrador16:RegR2|q[1]  ; ULA:ALU|SOperando1[10] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.966      ; 124.740    ;
; -122.202 ; RegisterTemp:RT|Registrador16:RegR2|q[9]  ; ULA:ALU|SOperando1[9]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.006      ; 124.763    ;
; -122.200 ; RegisterTemp:RT|Registrador16:RegR2|q[5]  ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.999      ; 124.750    ;
; -122.200 ; RegisterTemp:RT|Registrador16:RegR2|q[1]  ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.994      ; 124.745    ;
; -122.192 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[7]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.991      ; 124.737    ;
; -122.149 ; RegisterTemp:RT|Registrador16:RegR2|q[10] ; ULA:ALU|SOperando1[9]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.006      ; 124.710    ;
; -122.141 ; RegisterTemp:RT|Registrador16:RegR2|q[4]  ; ULA:ALU|SOperando1[10] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.969      ; 124.661    ;
; -122.138 ; RegisterTemp:RT|Registrador16:RegR2|q[2]  ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.994      ; 124.683    ;
; -122.120 ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[15] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.004      ; 124.678    ;
; -122.114 ; RegisterTemp:RT|Registrador16:RegR2|q[2]  ; ULA:ALU|SOperando1[10] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.966      ; 124.631    ;
; -122.109 ; RegisterTemp:RT|Registrador16:RegR2|q[7]  ; ULA:ALU|SOperando1[9]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.001      ; 124.665    ;
; -122.093 ; RegisterTemp:RT|Registrador16:RegR2|q[8]  ; ULA:ALU|SOperando1[15] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.004      ; 124.651    ;
; -122.018 ; RegisterTemp:RT|Registrador16:RegR2|q[4]  ; ULA:ALU|SOperando1[9]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.002      ; 124.575    ;
; -122.011 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[1]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.997      ; 124.523    ;
; -122.010 ; RegisterTemp:RT|Registrador16:RegR2|q[5]  ; ULA:ALU|SOperando1[10] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.971      ; 124.532    ;
; -122.010 ; RegisterTemp:RT|Registrador16:RegR2|q[9]  ; ULA:ALU|SOperando1[15] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.006      ; 124.570    ;
; -121.979 ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[8]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.001      ; 124.531    ;
; -121.959 ; RegisterTemp:RT|Registrador16:RegR2|q[0]  ; ULA:ALU|SOperando1[9]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.999      ; 124.513    ;
; -121.957 ; RegisterTemp:RT|Registrador16:RegR2|q[10] ; ULA:ALU|SOperando1[15] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.006      ; 124.517    ;
; -121.952 ; RegisterTemp:RT|Registrador16:RegR2|q[8]  ; ULA:ALU|SOperando1[8]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.001      ; 124.504    ;
; -121.917 ; RegisterTemp:RT|Registrador16:RegR2|q[7]  ; ULA:ALU|SOperando1[15] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.001      ; 124.472    ;
; -121.887 ; RegisterTemp:RT|Registrador16:RegR2|q[5]  ; ULA:ALU|SOperando1[9]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 3.004      ; 124.446    ;
; -121.887 ; RegisterTemp:RT|Registrador16:RegR2|q[1]  ; ULA:ALU|SOperando1[9]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.999      ; 124.441    ;
+----------+-------------------------------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                                                                                                                                      ;
+--------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                                                                            ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -6.592 ; ULA:ALU|SOperando1[8]                    ; RegistradorGeral:RG|Registrador16:SI|q[0]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.517     ; 3.611      ;
; -6.392 ; ULA:ALU|SOperando1[8]                    ; RegistradorGeral:RG|Registrador16:SP|q[0]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.518     ; 3.410      ;
; -6.389 ; ULA:ALU|SOperando1[8]                    ; RegistradorGeral:RG|Registrador16:BP|q[0]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.518     ; 3.407      ;
; -6.367 ; ULA:ALU|SOperando1[8]                    ; RegisterTemp:RT|Registrador16:RegR1|q[8]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.505     ; 3.398      ;
; -6.300 ; ULA:ALU|SOperando1[13]                   ; RegistradorGeral:RG|Registrador8:AH|q[5]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.505     ; 3.331      ;
; -6.277 ; ULA:ALU|SOperando1[8]                    ; RegistradorGeral:RG|Registrador8:BL|q[0]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.493     ; 3.320      ;
; -6.275 ; ULA:ALU|SOperando1[8]                    ; RegistradorGeral:RG|Registrador8:AH|q[0]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.493     ; 3.318      ;
; -6.274 ; ULA:ALU|SOperando1[8]                    ; RegistradorGeral:RG|Registrador8:CL|q[0]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.493     ; 3.317      ;
; -6.265 ; ULA:ALU|SOperando1[8]                    ; RegistradorGeral:RG|Registrador8:CH|q[0]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.493     ; 3.308      ;
; -6.264 ; ULA:ALU|SOperando1[13]                   ; RegistradorGeral:RG|Registrador8:AL|q[5]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.505     ; 3.295      ;
; -6.264 ; ULA:ALU|SOperando1[8]                    ; RegistradorGeral:RG|Registrador8:DH|q[0]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.493     ; 3.307      ;
; -6.255 ; ULA:ALU|SOperando1[8]                    ; RegistradorGeral:RG|Registrador8:DL|q[0]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.495     ; 3.296      ;
; -6.254 ; ULA:ALU|SOperando1[8]                    ; RegistradorGeral:RG|Registrador8:AL|q[0]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.495     ; 3.295      ;
; -6.164 ; ULA:ALU|SOperando1[15]                   ; RegistradorGeral:RG|Registrador16:DI|q[7]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.483     ; 3.217      ;
; -6.157 ; ULA:ALU|SOperando1[15]                   ; RegistradorGeral:RG|Registrador16:SP|q[7]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.480     ; 3.213      ;
; -6.151 ; ULA:ALU|SOperando1[15]                   ; RegistradorGeral:RG|Registrador16:BP|q[7]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.480     ; 3.207      ;
; -6.136 ; ULA:ALU|SOperando1[15]                   ; RegistradorGeral:RG|Registrador8:AL|q[7]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.475     ; 3.197      ;
; -6.127 ; ULA:ALU|SOperando1[13]                   ; RegisterTemp:RT|Registrador16:RegR2|q[13]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.498     ; 3.165      ;
; -6.087 ; ULA:ALU|SOperando1[8]                    ; RegistradorGeral:RG|Registrador16:DI|q[0]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.505     ; 3.118      ;
; -6.079 ; ULA:ALU|SOperando1[0]                    ; RegistradorGeral:RG|Registrador16:DI|q[8]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.467     ; 3.148      ;
; -6.078 ; ULA:ALU|SOperando1[0]                    ; RegistradorGeral:RG|Registrador16:SI|q[8]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.467     ; 3.147      ;
; -6.066 ; ULA:ALU|SOperando1[13]                   ; RegistradorGeral:RG|Registrador16:SP|q[5]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.490     ; 3.112      ;
; -6.062 ; ULA:ALU|SOperando1[13]                   ; RegistradorGeral:RG|Registrador16:BP|q[5]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.490     ; 3.108      ;
; -6.024 ; ULA:ALU|SOperando1[13]                   ; RegistradorGeral:RG|Registrador16:SI|q[5]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.483     ; 3.077      ;
; -6.017 ; ULA:ALU|SOperando1[0]                    ; RegistradorGeral:RG|Registrador16:SP|q[8]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.464     ; 3.089      ;
; -6.016 ; ULA:ALU|SOperando1[0]                    ; RegistradorGeral:RG|Registrador16:BP|q[8]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.464     ; 3.088      ;
; -6.006 ; ULA:ALU|SOperando1[13]                   ; RegistradorGeral:RG|Registrador8:BL|q[5]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.473     ; 3.069      ;
; -6.006 ; ULA:ALU|SOperando1[13]                   ; RegistradorGeral:RG|Registrador8:DH|q[5]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.473     ; 3.069      ;
; -6.001 ; ULA:ALU|SOperando1[15]                   ; RegisterTemp:RT|Registrador16:RegR1|q[15]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.508     ; 3.029      ;
; -5.998 ; ULA:ALU|SOperando1[13]                   ; RegistradorGeral:RG|Registrador8:DL|q[5]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.468     ; 3.066      ;
; -5.998 ; ULA:ALU|SOperando1[13]                   ; RegistradorGeral:RG|Registrador8:CH|q[5]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.470     ; 3.064      ;
; -5.996 ; ULA:ALU|SOperando1[13]                   ; RegistradorGeral:RG|Registrador8:BH|q[5]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.470     ; 3.062      ;
; -5.988 ; ULA:ALU|SOperando1[9]                    ; RegistradorGeral:RG|Registrador8:BL|q[1]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.496     ; 3.028      ;
; -5.987 ; ULA:ALU|SOperando1[9]                    ; RegistradorGeral:RG|Registrador8:DL|q[1]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.498     ; 3.025      ;
; -5.984 ; ULA:ALU|SOperando1[9]                    ; RegistradorGeral:RG|Registrador8:AH|q[1]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.496     ; 3.024      ;
; -5.976 ; ULA:ALU|SOperando1[13]                   ; RegistradorGeral:RG|Registrador16:DI|q[5]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.478     ; 3.034      ;
; -5.973 ; ULA:ALU|SOperando1[5]                    ; RegisterTemp:RT|Registrador16:RegR1|q[5]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.501     ; 3.008      ;
; -5.951 ; ULA:ALU|SOperando1[7]                    ; RegistradorGeral:RG|Registrador8:CL|q[7]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.489     ; 2.998      ;
; -5.928 ; ULA:ALU|SOperando1[7]                    ; RegistradorGeral:RG|Registrador8:BL|q[7]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.463     ; 3.001      ;
; -5.927 ; ULA:ALU|SOperando1[7]                    ; RegistradorGeral:RG|Registrador8:BH|q[7]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.463     ; 3.000      ;
; -5.911 ; ULA:ALU|SOperando1[15]                   ; RegistradorGeral:RG|Registrador8:DH|q[7]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.496     ; 2.951      ;
; -5.910 ; ULA:ALU|SOperando1[1]                    ; RegistradorGeral:RG|Registrador8:BL|q[1]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.489     ; 2.957      ;
; -5.909 ; ULA:ALU|SOperando1[15]                   ; RegistradorGeral:RG|Registrador8:BL|q[7]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.476     ; 2.969      ;
; -5.909 ; ULA:ALU|SOperando1[15]                   ; RegistradorGeral:RG|Registrador8:BH|q[7]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.476     ; 2.969      ;
; -5.907 ; ULA:ALU|SOperando1[1]                    ; RegistradorGeral:RG|Registrador8:AH|q[1]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.489     ; 2.954      ;
; -5.906 ; ULA:ALU|SOperando1[9]                    ; RegistradorGeral:RG|Registrador8:CL|q[1]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.483     ; 2.959      ;
; -5.886 ; ULA:ALU|SOperando1[7]                    ; RegistradorGeral:RG|Registrador8:AL|q[7]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.462     ; 2.960      ;
; -5.880 ; ULA:ALU|SOperando1[7]                    ; RegistradorGeral:RG|Registrador8:CH|q[7]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.487     ; 2.929      ;
; -5.866 ; ULA:ALU|SOperando1[7]                    ; RegistradorGeral:RG|Registrador8:DH|q[7]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.483     ; 2.919      ;
; -5.862 ; ULA:ALU|SOperando1[5]                    ; RegistradorGeral:RG|Registrador8:AH|q[5]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.503     ; 2.895      ;
; -5.860 ; ULA:ALU|SOperando1[5]                    ; RegistradorGeral:RG|Registrador8:AL|q[5]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.503     ; 2.893      ;
; -5.854 ; ULA:ALU|SOperando1[0]                    ; RegistradorGeral:RG|Registrador8:CH|q[0]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.480     ; 2.910      ;
; -5.853 ; ULA:ALU|SOperando1[0]                    ; RegistradorGeral:RG|Registrador8:DH|q[0]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.480     ; 2.909      ;
; -5.845 ; ULA:ALU|SOperando1[9]                    ; RegisterTemp:RT|Registrador16:RegR1|q[9]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.508     ; 2.873      ;
; -5.843 ; ULA:ALU|SOperando1[1]                    ; RegisterTemp:RT|Registrador16:RegR2|q[1]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.494     ; 2.885      ;
; -5.827 ; ULA:ALU|SOperando1[7]                    ; RegistradorGeral:RG|Registrador8:DL|q[7]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.460     ; 2.903      ;
; -5.820 ; ULA:ALU|SOperando1[0]                    ; RegistradorGeral:RG|Registrador8:AH|q[0]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.480     ; 2.876      ;
; -5.819 ; ULA:ALU|SOperando1[0]                    ; RegistradorGeral:RG|Registrador8:BL|q[0]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.480     ; 2.875      ;
; -5.813 ; ULA:ALU|SOperando1[0]                    ; RegistradorGeral:RG|Registrador8:CL|q[0]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.480     ; 2.869      ;
; -5.797 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg11 ; clock                          ; clock       ; 1.000        ; 0.039      ; 6.801      ;
; -5.797 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg10 ; clock                          ; clock       ; 1.000        ; 0.039      ; 6.801      ;
; -5.797 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg9  ; clock                          ; clock       ; 1.000        ; 0.039      ; 6.801      ;
; -5.797 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg8  ; clock                          ; clock       ; 1.000        ; 0.039      ; 6.801      ;
; -5.797 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg7  ; clock                          ; clock       ; 1.000        ; 0.039      ; 6.801      ;
; -5.797 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg6  ; clock                          ; clock       ; 1.000        ; 0.039      ; 6.801      ;
; -5.797 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg5  ; clock                          ; clock       ; 1.000        ; 0.039      ; 6.801      ;
; -5.797 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg4  ; clock                          ; clock       ; 1.000        ; 0.039      ; 6.801      ;
; -5.797 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg3  ; clock                          ; clock       ; 1.000        ; 0.039      ; 6.801      ;
; -5.797 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg2  ; clock                          ; clock       ; 1.000        ; 0.039      ; 6.801      ;
; -5.797 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg1  ; clock                          ; clock       ; 1.000        ; 0.039      ; 6.801      ;
; -5.797 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg0  ; clock                          ; clock       ; 1.000        ; 0.039      ; 6.801      ;
; -5.797 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_datain_reg0   ; clock                          ; clock       ; 1.000        ; 0.038      ; 6.800      ;
; -5.791 ; ULA:ALU|SOperando1[5]                    ; RegistradorGeral:RG|Registrador8:CL|q[5]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.467     ; 2.860      ;
; -5.791 ; ULA:ALU|SOperando1[1]                    ; RegistradorGeral:RG|Registrador16:SI|q[9]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.513     ; 2.814      ;
; -5.782 ; ULA:ALU|SOperando1[5]                    ; RegisterTemp:RT|Registrador16:RegR2|q[5]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.499     ; 2.819      ;
; -5.772 ; ULA:ALU|SOperando1[8]                    ; RegistradorGeral:RG|Registrador8:BH|q[0]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.503     ; 2.805      ;
; -5.769 ; ULA:ALU|SOperando1[0]                    ; RegistradorGeral:RG|Registrador8:BH|q[0]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.490     ; 2.815      ;
; -5.768 ; ULA:ALU|SOperando1[5]                    ; RegistradorGeral:RG|Registrador8:BH|q[5]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.468     ; 2.836      ;
; -5.744 ; ULA:ALU|SOperando1[0]                    ; RegisterTemp:RT|Registrador16:RegR2|q[0]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.485     ; 2.795      ;
; -5.732 ; ULA:ALU|SOperando1[2]                    ; RegistradorGeral:RG|Registrador8:BL|q[2]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.494     ; 2.774      ;
; -5.730 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg11 ; clock                          ; clock       ; 1.000        ; 0.039      ; 6.734      ;
; -5.730 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg10 ; clock                          ; clock       ; 1.000        ; 0.039      ; 6.734      ;
; -5.730 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg9  ; clock                          ; clock       ; 1.000        ; 0.039      ; 6.734      ;
; -5.730 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg8  ; clock                          ; clock       ; 1.000        ; 0.039      ; 6.734      ;
; -5.730 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg7  ; clock                          ; clock       ; 1.000        ; 0.039      ; 6.734      ;
; -5.730 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg6  ; clock                          ; clock       ; 1.000        ; 0.039      ; 6.734      ;
; -5.730 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg5  ; clock                          ; clock       ; 1.000        ; 0.039      ; 6.734      ;
; -5.730 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg4  ; clock                          ; clock       ; 1.000        ; 0.039      ; 6.734      ;
; -5.730 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg3  ; clock                          ; clock       ; 1.000        ; 0.039      ; 6.734      ;
; -5.730 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg2  ; clock                          ; clock       ; 1.000        ; 0.039      ; 6.734      ;
; -5.730 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg1  ; clock                          ; clock       ; 1.000        ; 0.039      ; 6.734      ;
; -5.730 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg0  ; clock                          ; clock       ; 1.000        ; 0.039      ; 6.734      ;
; -5.730 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_datain_reg0   ; clock                          ; clock       ; 1.000        ; 0.038      ; 6.733      ;
; -5.718 ; ULA:ALU|SOperando1[15]                   ; RegistradorGeral:RG|Registrador8:DL|q[7]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.473     ; 2.781      ;
; -5.711 ; ULA:ALU|SOperando1[15]                   ; RegistradorGeral:RG|Registrador8:AH|q[7]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.473     ; 2.774      ;
; -5.695 ; ULA:ALU|SOperando1[15]                   ; RegistradorGeral:RG|Registrador16:SI|q[7]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.478     ; 2.753      ;
; -5.682 ; ULA:ALU|SOperando1[7]                    ; RegisterTemp:RT|Registrador16:RegR2|q[7]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.490     ; 2.728      ;
; -5.665 ; ULA:ALU|SOperando1[9]                    ; RegistradorGeral:RG|Registrador16:BP|q[1]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.521     ; 2.680      ;
; -5.661 ; ULA:ALU|SOperando1[9]                    ; RegistradorGeral:RG|Registrador16:SP|q[1]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -3.521     ; 2.676      ;
; -5.656 ; BIURegisters:RB|Registrador16:RegIP|q[6] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg11 ; clock                          ; clock       ; 1.000        ; 0.039      ; 6.660      ;
+--------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'EU_Control_System:ECS|OPULA[0]'                                                                                                                                      ;
+--------+-------------------------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.877 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[13] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 6.373      ; 3.746      ;
; -2.864 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[9]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 5.856      ; 3.242      ;
; -2.722 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[14] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 6.378      ; 3.906      ;
; -2.684 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[1]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 6.371      ; 3.937      ;
; -2.674 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[2]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 5.866      ; 3.442      ;
; -2.674 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[6]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 5.860      ; 3.436      ;
; -2.535 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[7]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 5.867      ; 3.582      ;
; -2.514 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[3]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 6.362      ; 4.098      ;
; -2.377 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[13] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 6.373      ; 3.746      ;
; -2.364 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[9]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 5.856      ; 3.242      ;
; -2.347 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[9]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 6.378      ; 4.281      ;
; -2.339 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[4]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 5.857      ; 3.768      ;
; -2.297 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[0]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 5.841      ; 3.794      ;
; -2.289 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[7]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 6.365      ; 4.326      ;
; -2.222 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[14] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 6.378      ; 3.906      ;
; -2.184 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[1]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 6.371      ; 3.937      ;
; -2.174 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[2]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 5.866      ; 3.442      ;
; -2.174 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[6]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 5.860      ; 3.436      ;
; -2.168 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[2]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 6.376      ; 4.458      ;
; -2.122 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[5]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 6.371      ; 4.499      ;
; -2.035 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[7]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 5.867      ; 3.582      ;
; -2.014 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[3]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 6.362      ; 4.098      ;
; -1.877 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[6]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 6.366      ; 4.739      ;
; -1.847 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[9]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 6.378      ; 4.281      ;
; -1.839 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[4]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 5.857      ; 3.768      ;
; -1.797 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[0]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 5.841      ; 3.794      ;
; -1.789 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[7]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 6.365      ; 4.326      ;
; -1.668 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[2]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 6.376      ; 4.458      ;
; -1.622 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[5]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 6.371      ; 4.499      ;
; -1.575 ; RegisterTemp:RT|Registrador16:RegR1|q[2]  ; ULA:ALU|SOperando1[2]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.482      ; 1.407      ;
; -1.555 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[8]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 6.375      ; 5.070      ;
; -1.540 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[15] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 6.378      ; 5.088      ;
; -1.377 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[6]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 6.366      ; 4.739      ;
; -1.354 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[4]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 6.350      ; 5.246      ;
; -1.322 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[3]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 5.817      ; 4.745      ;
; -1.311 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[10] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 6.345      ; 5.284      ;
; -1.260 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[12] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 6.382      ; 5.372      ;
; -1.132 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[0]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 6.362      ; 5.480      ;
; -1.096 ; RegisterTemp:RT|Registrador16:RegR2|q[10] ; ULA:ALU|SOperando1[10] ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.475      ; 1.879      ;
; -1.055 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[8]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 6.375      ; 5.070      ;
; -1.052 ; RegisterTemp:RT|Registrador16:RegR1|q[7]  ; ULA:ALU|SOperando1[7]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.474      ; 1.922      ;
; -1.040 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[15] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 6.378      ; 5.088      ;
; -1.034 ; RegisterTemp:RT|Registrador16:RegR1|q[13] ; ULA:ALU|SOperando1[13] ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.469      ; 1.935      ;
; -1.034 ; RegisterTemp:RT|Registrador16:RegR1|q[1]  ; ULA:ALU|SOperando1[1]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.476      ; 1.942      ;
; -1.011 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[11] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 6.373      ; 5.612      ;
; -0.920 ; Registrador16:FR|q[8]                     ; ULA:ALU|SFlags[8]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.095      ; 1.675      ;
; -0.854 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[4]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 6.350      ; 5.246      ;
; -0.847 ; Registrador16:FR|q[2]                     ; ULA:ALU|SFlags[2]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.969      ; 1.622      ;
; -0.845 ; Registrador16:FR|q[5]                     ; ULA:ALU|SFlags[5]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.035      ; 1.690      ;
; -0.822 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[3]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 5.817      ; 4.745      ;
; -0.815 ; Registrador16:FR|q[14]                    ; ULA:ALU|SFlags[14]     ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.035      ; 1.720      ;
; -0.811 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[10] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 6.345      ; 5.284      ;
; -0.760 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[12] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 6.382      ; 5.372      ;
; -0.736 ; Registrador16:FR|q[3]                     ; ULA:ALU|SFlags[3]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.950      ; 1.714      ;
; -0.733 ; Registrador16:FR|q[12]                    ; ULA:ALU|SFlags[12]     ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.034      ; 1.801      ;
; -0.730 ; Registrador16:FR|q[15]                    ; ULA:ALU|SFlags[15]     ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.035      ; 1.805      ;
; -0.699 ; Registrador16:FR|q[10]                    ; ULA:ALU|SFlags[10]     ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.036      ; 1.837      ;
; -0.661 ; Registrador16:FR|q[13]                    ; ULA:ALU|SFlags[13]     ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.034      ; 1.873      ;
; -0.659 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[1]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 5.845      ; 5.436      ;
; -0.632 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[0]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 6.362      ; 5.480      ;
; -0.600 ; Registrador16:FR|q[1]                     ; ULA:ALU|SFlags[1]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.958      ; 1.858      ;
; -0.511 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[11] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 6.373      ; 5.612      ;
; -0.480 ; Registrador16:FR|q[6]                     ; ULA:ALU|SFlags[6]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.965      ; 1.985      ;
; -0.390 ; RegisterTemp:RT|Registrador16:RegR2|q[12] ; ULA:ALU|SOperando1[12] ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.508      ; 2.618      ;
; -0.341 ; RegisterTemp:RT|Registrador16:RegR1|q[4]  ; ULA:ALU|SOperando1[4]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.480      ; 2.639      ;
; -0.188 ; EU_Control_System:ECS|OPULA[4]            ; ULA:ALU|SFlags[7]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.836      ; 2.148      ;
; -0.159 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[1]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 5.845      ; 5.436      ;
; -0.125 ; RegisterTemp:RT|Registrador16:RegR1|q[11] ; ULA:ALU|SOperando1[11] ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.470      ; 2.845      ;
; -0.103 ; EU_Control_System:ECS|OPULA[4]            ; ULA:ALU|SFlags[2]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.835      ; 2.232      ;
; -0.090 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[15] ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.506      ; 2.916      ;
; -0.056 ; RegisterTemp:RT|Registrador16:RegR2|q[9]  ; ULA:ALU|SOperando1[9]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.508      ; 2.952      ;
; -0.043 ; RegisterTemp:RT|Registrador16:RegR2|q[3]  ; ULA:ALU|SOperando1[3]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.485      ; 2.942      ;
; -0.041 ; RegisterTemp:RT|Registrador16:RegR2|q[14] ; ULA:ALU|SOperando1[14] ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.508      ; 2.967      ;
; -0.036 ; RegisterTemp:RT|Registrador16:RegR1|q[3]  ; ULA:ALU|SOperando1[3]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.469      ; 2.933      ;
; 0.102  ; Registrador16:FR|q[11]                    ; ULA:ALU|SOperando1[1]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.476      ; 3.078      ;
; 0.118  ; RegisterTemp:RT|Registrador16:RegR1|q[6]  ; ULA:ALU|SOperando1[6]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.476      ; 3.094      ;
; 0.121  ; RegisterTemp:RT|Registrador16:RegR1|q[1]  ; ULA:ALU|SOperando1[3]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.467      ; 3.088      ;
; 0.124  ; Registrador16:FR|q[0]                     ; ULA:ALU|SFlags[0]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.950      ; 2.574      ;
; 0.164  ; RegisterTemp:RT|Registrador16:RegR2|q[2]  ; ULA:ALU|SOperando1[2]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.499      ; 3.163      ;
; 0.205  ; RegisterTemp:RT|Registrador16:RegR2|q[7]  ; ULA:ALU|SOperando1[7]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.490      ; 3.195      ;
; 0.214  ; RegisterTemp:RT|Registrador16:RegR1|q[15] ; ULA:ALU|SOperando1[15] ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.508      ; 3.222      ;
; 0.223  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[11]     ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 4.203      ; 4.676      ;
; 0.266  ; RegisterTemp:RT|Registrador16:RegR1|q[0]  ; ULA:ALU|SOperando1[0]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.471      ; 3.237      ;
; 0.274  ; EU_Control_System:ECS|OPULA[4]            ; ULA:ALU|SOperando1[1]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.340      ; 3.114      ;
; 0.286  ; Registrador16:FR|q[7]                     ; ULA:ALU|SFlags[7]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.970      ; 2.756      ;
; 0.330  ; RegisterTemp:RT|Registrador16:RegR1|q[5]  ; ULA:ALU|SOperando1[5]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.501      ; 3.331      ;
; 0.332  ; RegisterTemp:RT|Registrador16:RegR2|q[11] ; ULA:ALU|SOperando1[11] ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.498      ; 3.330      ;
; 0.344  ; RegisterTemp:RT|Registrador16:RegR1|q[1]  ; ULA:ALU|SOperando1[2]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.481      ; 3.325      ;
; 0.362  ; EU_Control_System:ECS|OPULA[4]            ; ULA:ALU|SFlags[6]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.829      ; 2.691      ;
; 0.438  ; RegisterTemp:RT|Registrador16:RegR2|q[5]  ; ULA:ALU|SOperando1[5]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.499      ; 3.437      ;
; 0.451  ; RegisterTemp:RT|Registrador16:RegR2|q[0]  ; ULA:ALU|SOperando1[0]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.485      ; 3.436      ;
; 0.521  ; EU_Control_System:ECS|OPULA[1]            ; ULA:ALU|SOperando1[14] ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.347      ; 3.368      ;
; 0.539  ; EU_Control_System:ECS|OPULA[7]            ; ULA:ALU|SFlags[9]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.825      ; 2.864      ;
; 0.631  ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[6]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.494      ; 3.625      ;
; 0.643  ; RegisterTemp:RT|Registrador16:RegR2|q[13] ; ULA:ALU|SOperando1[13] ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.498      ; 3.641      ;
; 0.661  ; EU_Control_System:ECS|OPULA[4]            ; ULA:ALU|SFlags[4]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.826      ; 2.987      ;
; 0.685  ; EU_Control_System:ECS|OPULA[2]            ; ULA:ALU|SFlags[0]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.810      ; 2.995      ;
; 0.712  ; RegisterTemp:RT|Registrador16:RegR2|q[8]  ; ULA:ALU|SOperando1[8]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.503      ; 3.715      ;
; 0.716  ; EU_Control_System:ECS|OPULA[4]            ; ULA:ALU|SFlags[9]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.825      ; 3.041      ;
; 0.723  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[11]     ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 4.203      ; 4.676      ;
+--------+-------------------------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                             ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; InstructionQueue:IQ|\p_CONTROL:contador[2]                                                                            ; InstructionQueue:IQ|\p_CONTROL:contador[2]                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; InstructionQueue:IQ|index_escrita[0]                                                                                  ; InstructionQueue:IQ|index_escrita[0]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; InstructionQueue:IQ|index_escrita[1]                                                                                  ; InstructionQueue:IQ|index_escrita[1]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; InstructionQueue:IQ|index_escrita[2]                                                                                  ; InstructionQueue:IQ|index_escrita[2]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; InstructionQueue:IQ|index_leitura[0]                                                                                  ; InstructionQueue:IQ|index_leitura[0]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; InstructionQueue:IQ|index_leitura[2]                                                                                  ; InstructionQueue:IQ|index_leitura[2]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; InstructionQueue:IQ|index_leitura[1]                                                                                  ; InstructionQueue:IQ|index_leitura[1]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; EU_Control_System:ECS|LeituraQueue                                                                                    ; EU_Control_System:ECS|LeituraQueue                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; EU_Control_System:ECS|state.fetch                                                                                     ; EU_Control_System:ECS|state.fetch                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; EU_Control_System:ECS|state.halt                                                                                      ; EU_Control_System:ECS|state.halt                                                                                                  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; EU_Control_System:ECS|sinalEscritaRT2                                                                                 ; EU_Control_System:ECS|sinalEscritaRT2                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; EU_Control_System:ECS|saidaDataBUS[0]                                                                                 ; EU_Control_System:ECS|saidaDataBUS[0]                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.523 ; InstructionQueue:IQ|index_escrita[1]                                                                                  ; InstructionQueue:IQ|index_escrita[2]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.789      ;
; 0.531 ; BIURegisters:RB|Registrador16:RegIP|q[15]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[15]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.797      ;
; 0.538 ; InstructionQueue:IQ|index_leitura[0]                                                                                  ; InstructionQueue:IQ|index_leitura[2]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.804      ;
; 0.539 ; InstructionQueue:IQ|index_leitura[0]                                                                                  ; InstructionQueue:IQ|index_leitura[1]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.545 ; EU_Control_System:ECS|destino[1]                                                                                      ; EU_Control_System:ECS|entradaRG1[2]                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.811      ;
; 0.545 ; EU_Control_System:ECS|state.final                                                                                     ; EU_Control_System:ECS|state.fetch                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.811      ;
; 0.547 ; EU_Control_System:ECS|destino[0]                                                                                      ; EU_Control_System:ECS|entradaRG1[0]                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.813      ;
; 0.549 ; EU_Control_System:ECS|destino[1]                                                                                      ; EU_Control_System:ECS|entradaRG2[0]                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.815      ;
; 0.550 ; EU_Control_System:ECS|destino[1]                                                                                      ; EU_Control_System:ECS|entradaRG1[1]                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.816      ;
; 0.558 ; EU_Control_System:ECS|state.arithmetic161                                                                             ; EU_Control_System:ECS|state.arithmetic162                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.824      ;
; 0.558 ; EU_Control_System:ECS|state.arithmetic161                                                                             ; EU_Control_System:ECS|sinalEscritaRT1                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.824      ;
; 0.559 ; EU_Control_System:ECS|state.resposta                                                                                  ; EU_Control_System:ECS|state.final                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.825      ;
; 0.560 ; EU_Control_System:ECS|state.resposta                                                                                  ; EU_Control_System:ECS|saidaDataBUS[0]                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.826      ;
; 0.671 ; InstructionQueue:IQ|index_escrita[2]                                                                                  ; InstructionQueue:IQ|index_escrita[1]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.937      ;
; 0.672 ; EU_Control_System:ECS|state.arithmetic162                                                                             ; EU_Control_System:ECS|state.exe                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.938      ;
; 0.677 ; EU_Control_System:ECS|destino[2]                                                                                      ; EU_Control_System:ECS|entradaRG1[0]                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.943      ;
; 0.678 ; EU_Control_System:ECS|destino[2]                                                                                      ; EU_Control_System:ECS|entradaRG1[1]                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.944      ;
; 0.681 ; EU_Control_System:ECS|destino[2]                                                                                      ; EU_Control_System:ECS|entradaRG1[2]                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.947      ;
; 0.683 ; EU_Control_System:ECS|destino[2]                                                                                      ; EU_Control_System:ECS|entradaRG2[0]                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.949      ;
; 0.691 ; EU_Control_System:ECS|destino[2]                                                                                      ; EU_Control_System:ECS|entradaRG1[3]                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.957      ;
; 0.749 ; EU_Control_System:ECS|state.final                                                                                     ; EU_Control_System:ECS|sinalEscritaRT2                                                                                             ; clock        ; clock       ; 0.000        ; -0.002     ; 1.013      ;
; 0.793 ; InstructionQueue:IQ|vetor_queue[4][5]                                                                                 ; InstructionQueue:IQ|saida_parcial[5]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.059      ;
; 0.795 ; BIURegisters:RB|Registrador16:RegIP|q[0]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[0]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.800 ; InstructionQueue:IQ|vetor_queue[5][6]                                                                                 ; InstructionQueue:IQ|saida_parcial[6]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.066      ;
; 0.801 ; InstructionQueue:IQ|vetor_queue[5][1]                                                                                 ; InstructionQueue:IQ|saida_parcial[1]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.067      ;
; 0.805 ; BIURegisters:RB|Registrador16:RegIP|q[1]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[1]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; BIURegisters:RB|Registrador16:RegIP|q[2]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[2]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; BIURegisters:RB|Registrador16:RegIP|q[14]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[14]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.808 ; EU_Control_System:ECS|state.arithmetic162                                                                             ; EU_Control_System:ECS|saidaDataBUS[0]                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.074      ;
; 0.814 ; BIURegisters:RB|Registrador16:RegIP|q[4]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[4]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; BIURegisters:RB|Registrador16:RegIP|q[7]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[7]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; BIURegisters:RB|Registrador16:RegIP|q[9]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[9]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; BIURegisters:RB|Registrador16:RegIP|q[11]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[11]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; BIURegisters:RB|Registrador16:RegIP|q[13]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[13]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.825 ; InstructionQueue:IQ|index_escrita[0]                                                                                  ; InstructionQueue:IQ|index_escrita[2]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.091      ;
; 0.826 ; EU_Control_System:ECS|destino[0]                                                                                      ; EU_Control_System:ECS|entradaRG1[1]                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.092      ;
; 0.827 ; EU_Control_System:ECS|destino[0]                                                                                      ; EU_Control_System:ECS|entradaRG2[0]                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.093      ;
; 0.828 ; InstructionQueue:IQ|vetor_queue[5][3]                                                                                 ; InstructionQueue:IQ|saida_parcial[3]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.094      ;
; 0.828 ; EU_Control_System:ECS|destino[0]                                                                                      ; EU_Control_System:ECS|entradaRG1[2]                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.094      ;
; 0.830 ; InstructionQueue:IQ|vetor_queue[5][2]                                                                                 ; InstructionQueue:IQ|saida_parcial[2]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.096      ;
; 0.832 ; EU_Control_System:ECS|state.halt                                                                                      ; EU_Control_System:ECS|sinalEscritaRT2                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.098      ;
; 0.838 ; BIURegisters:RB|Registrador16:RegIP|q[3]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[3]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.846 ; BIURegisters:RB|Registrador16:RegIP|q[8]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[8]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; BIURegisters:RB|Registrador16:RegIP|q[10]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[10]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; BIURegisters:RB|Registrador16:RegIP|q[12]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[12]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; BIURegisters:RB|Registrador16:RegIP|q[5]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[5]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.113      ;
; 0.847 ; BIURegisters:RB|Registrador16:RegIP|q[6]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[6]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.113      ;
; 0.848 ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|out_address_reg_a[3] ; InstructionQueue:IQ|vetor_queue[3][5]                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.114      ;
; 0.851 ; InstructionQueue:IQ|index_leitura[1]                                                                                  ; InstructionQueue:IQ|index_leitura[2]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.117      ;
; 0.851 ; InstructionQueue:IQ|index_leitura[2]                                                                                  ; InstructionQueue:IQ|index_leitura[1]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.117      ;
; 0.854 ; InstructionQueue:IQ|index_escrita[0]                                                                                  ; InstructionQueue:IQ|index_escrita[1]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.120      ;
; 0.871 ; EU_Control_System:ECS|state.arithmetic161                                                                             ; EU_Control_System:ECS|saidaDataBUS[0]                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.137      ;
; 0.908 ; EU_Control_System:ECS|state.arithmetic162                                                                             ; EU_Control_System:ECS|saidaRG1[2]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.002     ; 1.172      ;
; 0.912 ; EU_Control_System:ECS|state.arithmetic162                                                                             ; EU_Control_System:ECS|saidaRG1[1]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.002     ; 1.176      ;
; 0.942 ; EU_Control_System:ECS|state.fetch                                                                                     ; EU_Control_System:ECS|state.arithmetic161                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.208      ;
; 0.958 ; BIURegisters:RB|Registrador16:RegIP|q[1]                                                                              ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a15~porta_address_reg1 ; clock        ; clock       ; 0.000        ; 0.052      ; 1.244      ;
; 0.979 ; BIURegisters:RB|Registrador16:RegIP|q[2]                                                                              ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a15~porta_address_reg2 ; clock        ; clock       ; 0.000        ; 0.052      ; 1.265      ;
; 0.989 ; InstructionQueue:IQ|w_cheio                                                                                           ; InstructionQueue:IQ|\p_CONTROL:contador[2]                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 1.255      ;
; 0.999 ; BIURegisters:RB|Registrador16:RegIP|q[7]                                                                              ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a15~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.051      ; 1.284      ;
; 0.999 ; InstructionQueue:IQ|w_vazio                                                                                           ; EU_Control_System:ECS|LeituraQueue                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.265      ;
; 1.002 ; BIURegisters:RB|Registrador16:RegIP|q[3]                                                                              ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a15~porta_address_reg3 ; clock        ; clock       ; 0.000        ; 0.052      ; 1.288      ;
; 1.005 ; InstructionQueue:IQ|\p_CONTROL:contador[0]                                                                            ; InstructionQueue:IQ|\p_CONTROL:contador[0]                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 1.271      ;
; 1.010 ; InstructionQueue:IQ|vetor_queue[5][0]                                                                                 ; InstructionQueue:IQ|saida_parcial[0]                                                                                              ; clock        ; clock       ; 0.000        ; 0.001      ; 1.277      ;
; 1.019 ; EU_Control_System:ECS|state.arithmetic162                                                                             ; EU_Control_System:ECS|saidaRG1[0]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.002     ; 1.283      ;
; 1.029 ; InstructionQueue:IQ|w_vazio                                                                                           ; InstructionQueue:IQ|index_leitura[0]                                                                                              ; clock        ; clock       ; 0.000        ; 0.002      ; 1.297      ;
; 1.034 ; InstructionQueue:IQ|w_vazio                                                                                           ; InstructionQueue:IQ|index_escrita[0]                                                                                              ; clock        ; clock       ; 0.000        ; 0.002      ; 1.302      ;
; 1.035 ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|out_address_reg_a[3] ; InstructionQueue:IQ|vetor_queue[4][0]                                                                                             ; clock        ; clock       ; 0.000        ; 0.002      ; 1.303      ;
; 1.047 ; EU_Control_System:ECS|state.arithmetic162                                                                             ; EU_Control_System:ECS|sinalEscritaRT2                                                                                             ; clock        ; clock       ; 0.000        ; -0.002     ; 1.311      ;
; 1.060 ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|out_address_reg_a[3] ; InstructionQueue:IQ|vetor_queue[4][1]                                                                                             ; clock        ; clock       ; 0.000        ; 0.002      ; 1.328      ;
; 1.076 ; InstructionQueue:IQ|vetor_queue[4][4]                                                                                 ; InstructionQueue:IQ|saida_parcial[4]                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.342      ;
; 1.083 ; InstructionQueue:IQ|\p_CONTROL:contador[0]                                                                            ; InstructionQueue:IQ|w_vazio                                                                                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.349      ;
; 1.087 ; InstructionQueue:IQ|vetor_queue[4][7]                                                                                 ; InstructionQueue:IQ|saida_parcial[7]                                                                                              ; clock        ; clock       ; 0.000        ; 0.011      ; 1.364      ;
; 1.087 ; InstructionQueue:IQ|vetor_queue[5][5]                                                                                 ; InstructionQueue:IQ|saida_parcial[5]                                                                                              ; clock        ; clock       ; 0.000        ; -0.011     ; 1.342      ;
; 1.101 ; InstructionQueue:IQ|vetor_queue[4][6]                                                                                 ; InstructionQueue:IQ|saida_parcial[6]                                                                                              ; clock        ; clock       ; 0.000        ; -0.002     ; 1.365      ;
; 1.115 ; InstructionQueue:IQ|\p_CONTROL:contador[0]                                                                            ; InstructionQueue:IQ|w_cheio                                                                                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.381      ;
; 1.115 ; EU_Control_System:ECS|state.exe                                                                                       ; EU_Control_System:ECS|state.resposta                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.381      ;
; 1.121 ; InstructionQueue:IQ|\p_CONTROL:contador[0]                                                                            ; InstructionQueue:IQ|\p_CONTROL:contador[1]                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 1.387      ;
; 1.138 ; EU_Control_System:ECS|state.fetch                                                                                     ; EU_Control_System:ECS|state.halt                                                                                                  ; clock        ; clock       ; 0.000        ; -0.002     ; 1.402      ;
; 1.156 ; EU_Control_System:ECS|LeituraQueue                                                                                    ; InstructionQueue:IQ|\p_CONTROL:contador[3]                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 1.422      ;
; 1.158 ; EU_Control_System:ECS|LeituraQueue                                                                                    ; InstructionQueue:IQ|w_cheio                                                                                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.424      ;
; 1.159 ; EU_Control_System:ECS|LeituraQueue                                                                                    ; InstructionQueue:IQ|w_vazio                                                                                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.425      ;
; 1.178 ; BIURegisters:RB|Registrador16:RegIP|q[0]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[1]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.444      ;
; 1.188 ; BIURegisters:RB|Registrador16:RegIP|q[1]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[2]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; BIURegisters:RB|Registrador16:RegIP|q[14]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[15]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; BIURegisters:RB|Registrador16:RegIP|q[2]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[3]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.197 ; BIURegisters:RB|Registrador16:RegIP|q[13]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[14]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; BIURegisters:RB|Registrador16:RegIP|q[9]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[10]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; BIURegisters:RB|Registrador16:RegIP|q[11]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[12]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.463      ;
+-------+-----------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0                       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0                       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg1    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg1    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg10   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg10   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg11   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg11   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg2    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg2    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg3    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg3    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg4    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg4    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg5    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg5    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg6    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg6    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg7    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg7    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg8    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg8    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg9    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg9    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_datain_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_datain_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a1                       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a1                       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a10                      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a10                      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100                     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100                     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101                     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101                     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102                     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102                     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102~porta_address_reg1  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'EU_Control_System:ECS|OPULA[0]'                                                                                 ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------+
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[0]|datac                ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[0]|datac                ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[10]|datac               ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[10]|datac               ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[11]|datac               ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[11]|datac               ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[12]|datac               ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[12]|datac               ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[13]|datac               ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[13]|datac               ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[14]|datac               ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[14]|datac               ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[15]|datac               ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[15]|datac               ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[15]~112clkctrl|inclk[0] ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[15]~112clkctrl|inclk[0] ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[15]~112clkctrl|outclk   ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[15]~112clkctrl|outclk   ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[15]~112|combout         ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[15]~112|combout         ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[1]|datac                ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[1]|datac                ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[2]|datac                ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[2]|datac                ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[3]|datac                ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[3]|datac                ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[4]|datac                ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[4]|datac                ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[5]|datac                ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[5]|datac                ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[6]|datac                ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[6]|datac                ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[7]|datac                ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[7]|datac                ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[8]|datac                ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[8]|datac                ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[9]|datac                ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[9]|datac                ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[0]                  ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[0]                  ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[10]                 ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[10]                 ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[11]                 ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[11]                 ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[12]                 ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[12]                 ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[13]                 ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[13]                 ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[14]                 ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[14]                 ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[15]                 ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[15]                 ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[1]                  ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[1]                  ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[2]                  ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[2]                  ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[3]                  ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[3]                  ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[4]                  ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[4]                  ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[5]                  ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[5]                  ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[6]                  ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[6]                  ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[7]                  ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[7]                  ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[8]                  ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[8]                  ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[9]                  ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[9]                  ;
; 0.183  ; 0.183        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[11]|dataa                   ;
; 0.183  ; 0.183        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[11]|dataa                   ;
; 0.183  ; 0.183        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[11]~109|combout             ;
; 0.183  ; 0.183        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[11]~109|combout             ;
; 0.183  ; 0.183        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SFlags[11]                     ;
; 0.183  ; 0.183        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SFlags[11]                     ;
; 0.225  ; 0.225        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[0]|datad                    ;
; 0.225  ; 0.225        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[0]|datad                    ;
; 0.225  ; 0.225        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[10]|datad                   ;
; 0.225  ; 0.225        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[10]|datad                   ;
; 0.225  ; 0.225        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[12]|datad                   ;
; 0.225  ; 0.225        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[12]|datad                   ;
; 0.225  ; 0.225        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[13]|datad                   ;
; 0.225  ; 0.225        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[13]|datad                   ;
; 0.225  ; 0.225        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[14]|datad                   ;
; 0.225  ; 0.225        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[14]|datad                   ;
; 0.225  ; 0.225        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[15]|datad                   ;
; 0.225  ; 0.225        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[15]|datad                   ;
; 0.225  ; 0.225        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[15]~105clkctrl|inclk[0]     ;
; 0.225  ; 0.225        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[15]~105clkctrl|inclk[0]     ;
; 0.225  ; 0.225        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[15]~105clkctrl|outclk       ;
; 0.225  ; 0.225        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[15]~105clkctrl|outclk       ;
; 0.225  ; 0.225        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[15]~105|combout             ;
; 0.225  ; 0.225        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[15]~105|combout             ;
; 0.225  ; 0.225        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[1]|datad                    ;
; 0.225  ; 0.225        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[1]|datad                    ;
; 0.225  ; 0.225        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[2]|datad                    ;
; 0.225  ; 0.225        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[2]|datad                    ;
; 0.225  ; 0.225        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[3]|datad                    ;
; 0.225  ; 0.225        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[3]|datad                    ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; entradaAX[*]   ; clock      ; 4.987 ; 4.987 ; Rise       ; clock           ;
;  entradaAX[0]  ; clock      ; 0.442 ; 0.442 ; Rise       ; clock           ;
;  entradaAX[1]  ; clock      ; 4.443 ; 4.443 ; Rise       ; clock           ;
;  entradaAX[2]  ; clock      ; 4.211 ; 4.211 ; Rise       ; clock           ;
;  entradaAX[3]  ; clock      ; 4.738 ; 4.738 ; Rise       ; clock           ;
;  entradaAX[4]  ; clock      ; 3.903 ; 3.903 ; Rise       ; clock           ;
;  entradaAX[5]  ; clock      ; 4.970 ; 4.970 ; Rise       ; clock           ;
;  entradaAX[6]  ; clock      ; 4.046 ; 4.046 ; Rise       ; clock           ;
;  entradaAX[7]  ; clock      ; 3.893 ; 3.893 ; Rise       ; clock           ;
;  entradaAX[8]  ; clock      ; 4.380 ; 4.380 ; Rise       ; clock           ;
;  entradaAX[9]  ; clock      ; 3.946 ; 3.946 ; Rise       ; clock           ;
;  entradaAX[10] ; clock      ; 4.987 ; 4.987 ; Rise       ; clock           ;
;  entradaAX[11] ; clock      ; 4.668 ; 4.668 ; Rise       ; clock           ;
;  entradaAX[12] ; clock      ; 0.218 ; 0.218 ; Rise       ; clock           ;
;  entradaAX[13] ; clock      ; 4.452 ; 4.452 ; Rise       ; clock           ;
;  entradaAX[14] ; clock      ; 4.514 ; 4.514 ; Rise       ; clock           ;
;  entradaAX[15] ; clock      ; 4.453 ; 4.453 ; Rise       ; clock           ;
; entradaBP[*]   ; clock      ; 4.903 ; 4.903 ; Rise       ; clock           ;
;  entradaBP[0]  ; clock      ; 4.138 ; 4.138 ; Rise       ; clock           ;
;  entradaBP[1]  ; clock      ; 4.786 ; 4.786 ; Rise       ; clock           ;
;  entradaBP[2]  ; clock      ; 4.343 ; 4.343 ; Rise       ; clock           ;
;  entradaBP[3]  ; clock      ; 4.448 ; 4.448 ; Rise       ; clock           ;
;  entradaBP[4]  ; clock      ; 4.529 ; 4.529 ; Rise       ; clock           ;
;  entradaBP[5]  ; clock      ; 4.275 ; 4.275 ; Rise       ; clock           ;
;  entradaBP[6]  ; clock      ; 4.272 ; 4.272 ; Rise       ; clock           ;
;  entradaBP[7]  ; clock      ; 4.291 ; 4.291 ; Rise       ; clock           ;
;  entradaBP[8]  ; clock      ; 3.819 ; 3.819 ; Rise       ; clock           ;
;  entradaBP[9]  ; clock      ; 4.903 ; 4.903 ; Rise       ; clock           ;
;  entradaBP[10] ; clock      ; 4.376 ; 4.376 ; Rise       ; clock           ;
;  entradaBP[11] ; clock      ; 4.556 ; 4.556 ; Rise       ; clock           ;
;  entradaBP[12] ; clock      ; 4.684 ; 4.684 ; Rise       ; clock           ;
;  entradaBP[13] ; clock      ; 4.657 ; 4.657 ; Rise       ; clock           ;
;  entradaBP[14] ; clock      ; 4.053 ; 4.053 ; Rise       ; clock           ;
;  entradaBP[15] ; clock      ; 4.479 ; 4.479 ; Rise       ; clock           ;
; entradaBX[*]   ; clock      ; 5.229 ; 5.229 ; Rise       ; clock           ;
;  entradaBX[0]  ; clock      ; 4.052 ; 4.052 ; Rise       ; clock           ;
;  entradaBX[1]  ; clock      ; 4.255 ; 4.255 ; Rise       ; clock           ;
;  entradaBX[2]  ; clock      ; 4.529 ; 4.529 ; Rise       ; clock           ;
;  entradaBX[3]  ; clock      ; 4.799 ; 4.799 ; Rise       ; clock           ;
;  entradaBX[4]  ; clock      ; 4.654 ; 4.654 ; Rise       ; clock           ;
;  entradaBX[5]  ; clock      ; 3.910 ; 3.910 ; Rise       ; clock           ;
;  entradaBX[6]  ; clock      ; 4.367 ; 4.367 ; Rise       ; clock           ;
;  entradaBX[7]  ; clock      ; 5.182 ; 5.182 ; Rise       ; clock           ;
;  entradaBX[8]  ; clock      ; 5.229 ; 5.229 ; Rise       ; clock           ;
;  entradaBX[9]  ; clock      ; 4.245 ; 4.245 ; Rise       ; clock           ;
;  entradaBX[10] ; clock      ; 4.224 ; 4.224 ; Rise       ; clock           ;
;  entradaBX[11] ; clock      ; 4.358 ; 4.358 ; Rise       ; clock           ;
;  entradaBX[12] ; clock      ; 4.035 ; 4.035 ; Rise       ; clock           ;
;  entradaBX[13] ; clock      ; 4.669 ; 4.669 ; Rise       ; clock           ;
;  entradaBX[14] ; clock      ; 4.866 ; 4.866 ; Rise       ; clock           ;
;  entradaBX[15] ; clock      ; 4.996 ; 4.996 ; Rise       ; clock           ;
; entradaCS[*]   ; clock      ; 4.477 ; 4.477 ; Rise       ; clock           ;
;  entradaCS[0]  ; clock      ; 3.967 ; 3.967 ; Rise       ; clock           ;
;  entradaCS[1]  ; clock      ; 4.305 ; 4.305 ; Rise       ; clock           ;
;  entradaCS[2]  ; clock      ; 3.564 ; 3.564 ; Rise       ; clock           ;
;  entradaCS[3]  ; clock      ; 3.556 ; 3.556 ; Rise       ; clock           ;
;  entradaCS[4]  ; clock      ; 4.239 ; 4.239 ; Rise       ; clock           ;
;  entradaCS[5]  ; clock      ; 4.477 ; 4.477 ; Rise       ; clock           ;
;  entradaCS[6]  ; clock      ; 4.352 ; 4.352 ; Rise       ; clock           ;
;  entradaCS[7]  ; clock      ; 3.884 ; 3.884 ; Rise       ; clock           ;
;  entradaCS[8]  ; clock      ; 3.456 ; 3.456 ; Rise       ; clock           ;
;  entradaCS[9]  ; clock      ; 3.811 ; 3.811 ; Rise       ; clock           ;
;  entradaCS[10] ; clock      ; 4.000 ; 4.000 ; Rise       ; clock           ;
;  entradaCS[11] ; clock      ; 4.202 ; 4.202 ; Rise       ; clock           ;
;  entradaCS[12] ; clock      ; 2.796 ; 2.796 ; Rise       ; clock           ;
;  entradaCS[13] ; clock      ; 2.744 ; 2.744 ; Rise       ; clock           ;
;  entradaCS[14] ; clock      ; 2.977 ; 2.977 ; Rise       ; clock           ;
;  entradaCS[15] ; clock      ; 3.066 ; 3.066 ; Rise       ; clock           ;
; entradaCX[*]   ; clock      ; 4.747 ; 4.747 ; Rise       ; clock           ;
;  entradaCX[0]  ; clock      ; 4.513 ; 4.513 ; Rise       ; clock           ;
;  entradaCX[1]  ; clock      ; 4.427 ; 4.427 ; Rise       ; clock           ;
;  entradaCX[2]  ; clock      ; 4.460 ; 4.460 ; Rise       ; clock           ;
;  entradaCX[3]  ; clock      ; 3.921 ; 3.921 ; Rise       ; clock           ;
;  entradaCX[4]  ; clock      ; 4.042 ; 4.042 ; Rise       ; clock           ;
;  entradaCX[5]  ; clock      ; 4.680 ; 4.680 ; Rise       ; clock           ;
;  entradaCX[6]  ; clock      ; 3.945 ; 3.945 ; Rise       ; clock           ;
;  entradaCX[7]  ; clock      ; 4.747 ; 4.747 ; Rise       ; clock           ;
;  entradaCX[8]  ; clock      ; 4.536 ; 4.536 ; Rise       ; clock           ;
;  entradaCX[9]  ; clock      ; 4.446 ; 4.446 ; Rise       ; clock           ;
;  entradaCX[10] ; clock      ; 4.584 ; 4.584 ; Rise       ; clock           ;
;  entradaCX[11] ; clock      ; 4.157 ; 4.157 ; Rise       ; clock           ;
;  entradaCX[12] ; clock      ; 3.985 ; 3.985 ; Rise       ; clock           ;
;  entradaCX[13] ; clock      ; 4.361 ; 4.361 ; Rise       ; clock           ;
;  entradaCX[14] ; clock      ; 4.423 ; 4.423 ; Rise       ; clock           ;
;  entradaCX[15] ; clock      ; 4.672 ; 4.672 ; Rise       ; clock           ;
; entradaDI[*]   ; clock      ; 5.041 ; 5.041 ; Rise       ; clock           ;
;  entradaDI[0]  ; clock      ; 4.466 ; 4.466 ; Rise       ; clock           ;
;  entradaDI[1]  ; clock      ; 4.902 ; 4.902 ; Rise       ; clock           ;
;  entradaDI[2]  ; clock      ; 5.041 ; 5.041 ; Rise       ; clock           ;
;  entradaDI[3]  ; clock      ; 4.451 ; 4.451 ; Rise       ; clock           ;
;  entradaDI[4]  ; clock      ; 4.419 ; 4.419 ; Rise       ; clock           ;
;  entradaDI[5]  ; clock      ; 4.451 ; 4.451 ; Rise       ; clock           ;
;  entradaDI[6]  ; clock      ; 3.894 ; 3.894 ; Rise       ; clock           ;
;  entradaDI[7]  ; clock      ; 4.169 ; 4.169 ; Rise       ; clock           ;
;  entradaDI[8]  ; clock      ; 4.015 ; 4.015 ; Rise       ; clock           ;
;  entradaDI[9]  ; clock      ; 4.465 ; 4.465 ; Rise       ; clock           ;
;  entradaDI[10] ; clock      ; 4.115 ; 4.115 ; Rise       ; clock           ;
;  entradaDI[11] ; clock      ; 4.136 ; 4.136 ; Rise       ; clock           ;
;  entradaDI[12] ; clock      ; 4.581 ; 4.581 ; Rise       ; clock           ;
;  entradaDI[13] ; clock      ; 4.580 ; 4.580 ; Rise       ; clock           ;
;  entradaDI[14] ; clock      ; 4.020 ; 4.020 ; Rise       ; clock           ;
;  entradaDI[15] ; clock      ; 4.773 ; 4.773 ; Rise       ; clock           ;
; entradaDS[*]   ; clock      ; 3.119 ; 3.119 ; Rise       ; clock           ;
;  entradaDS[0]  ; clock      ; 2.943 ; 2.943 ; Rise       ; clock           ;
;  entradaDS[1]  ; clock      ; 2.613 ; 2.613 ; Rise       ; clock           ;
;  entradaDS[2]  ; clock      ; 2.970 ; 2.970 ; Rise       ; clock           ;
;  entradaDS[3]  ; clock      ; 3.055 ; 3.055 ; Rise       ; clock           ;
;  entradaDS[4]  ; clock      ; 2.917 ; 2.917 ; Rise       ; clock           ;
;  entradaDS[5]  ; clock      ; 3.078 ; 3.078 ; Rise       ; clock           ;
;  entradaDS[6]  ; clock      ; 3.061 ; 3.061 ; Rise       ; clock           ;
;  entradaDS[7]  ; clock      ; 2.690 ; 2.690 ; Rise       ; clock           ;
;  entradaDS[8]  ; clock      ; 2.926 ; 2.926 ; Rise       ; clock           ;
;  entradaDS[9]  ; clock      ; 2.962 ; 2.962 ; Rise       ; clock           ;
;  entradaDS[10] ; clock      ; 2.906 ; 2.906 ; Rise       ; clock           ;
;  entradaDS[11] ; clock      ; 3.119 ; 3.119 ; Rise       ; clock           ;
;  entradaDS[12] ; clock      ; 3.054 ; 3.054 ; Rise       ; clock           ;
;  entradaDS[13] ; clock      ; 2.880 ; 2.880 ; Rise       ; clock           ;
;  entradaDS[14] ; clock      ; 2.864 ; 2.864 ; Rise       ; clock           ;
;  entradaDS[15] ; clock      ; 2.960 ; 2.960 ; Rise       ; clock           ;
; entradaDX[*]   ; clock      ; 5.419 ; 5.419 ; Rise       ; clock           ;
;  entradaDX[0]  ; clock      ; 3.971 ; 3.971 ; Rise       ; clock           ;
;  entradaDX[1]  ; clock      ; 4.512 ; 4.512 ; Rise       ; clock           ;
;  entradaDX[2]  ; clock      ; 4.964 ; 4.964 ; Rise       ; clock           ;
;  entradaDX[3]  ; clock      ; 5.419 ; 5.419 ; Rise       ; clock           ;
;  entradaDX[4]  ; clock      ; 5.139 ; 5.139 ; Rise       ; clock           ;
;  entradaDX[5]  ; clock      ; 4.604 ; 4.604 ; Rise       ; clock           ;
;  entradaDX[6]  ; clock      ; 4.746 ; 4.746 ; Rise       ; clock           ;
;  entradaDX[7]  ; clock      ; 4.723 ; 4.723 ; Rise       ; clock           ;
;  entradaDX[8]  ; clock      ; 4.350 ; 4.350 ; Rise       ; clock           ;
;  entradaDX[9]  ; clock      ; 4.126 ; 4.126 ; Rise       ; clock           ;
;  entradaDX[10] ; clock      ; 3.907 ; 3.907 ; Rise       ; clock           ;
;  entradaDX[11] ; clock      ; 4.959 ; 4.959 ; Rise       ; clock           ;
;  entradaDX[12] ; clock      ; 4.799 ; 4.799 ; Rise       ; clock           ;
;  entradaDX[13] ; clock      ; 4.186 ; 4.186 ; Rise       ; clock           ;
;  entradaDX[14] ; clock      ; 4.565 ; 4.565 ; Rise       ; clock           ;
;  entradaDX[15] ; clock      ; 4.459 ; 4.459 ; Rise       ; clock           ;
; entradaES[*]   ; clock      ; 3.399 ; 3.399 ; Rise       ; clock           ;
;  entradaES[0]  ; clock      ; 3.156 ; 3.156 ; Rise       ; clock           ;
;  entradaES[1]  ; clock      ; 3.153 ; 3.153 ; Rise       ; clock           ;
;  entradaES[2]  ; clock      ; 3.019 ; 3.019 ; Rise       ; clock           ;
;  entradaES[3]  ; clock      ; 3.097 ; 3.097 ; Rise       ; clock           ;
;  entradaES[4]  ; clock      ; 2.950 ; 2.950 ; Rise       ; clock           ;
;  entradaES[5]  ; clock      ; 2.958 ; 2.958 ; Rise       ; clock           ;
;  entradaES[6]  ; clock      ; 2.980 ; 2.980 ; Rise       ; clock           ;
;  entradaES[7]  ; clock      ; 2.972 ; 2.972 ; Rise       ; clock           ;
;  entradaES[8]  ; clock      ; 2.981 ; 2.981 ; Rise       ; clock           ;
;  entradaES[9]  ; clock      ; 2.988 ; 2.988 ; Rise       ; clock           ;
;  entradaES[10] ; clock      ; 2.953 ; 2.953 ; Rise       ; clock           ;
;  entradaES[11] ; clock      ; 3.279 ; 3.279 ; Rise       ; clock           ;
;  entradaES[12] ; clock      ; 3.107 ; 3.107 ; Rise       ; clock           ;
;  entradaES[13] ; clock      ; 2.977 ; 2.977 ; Rise       ; clock           ;
;  entradaES[14] ; clock      ; 2.669 ; 2.669 ; Rise       ; clock           ;
;  entradaES[15] ; clock      ; 3.399 ; 3.399 ; Rise       ; clock           ;
; entradaI1[*]   ; clock      ; 3.507 ; 3.507 ; Rise       ; clock           ;
;  entradaI1[0]  ; clock      ; 3.281 ; 3.281 ; Rise       ; clock           ;
;  entradaI1[1]  ; clock      ; 3.007 ; 3.007 ; Rise       ; clock           ;
;  entradaI1[2]  ; clock      ; 3.191 ; 3.191 ; Rise       ; clock           ;
;  entradaI1[3]  ; clock      ; 2.604 ; 2.604 ; Rise       ; clock           ;
;  entradaI1[4]  ; clock      ; 2.975 ; 2.975 ; Rise       ; clock           ;
;  entradaI1[5]  ; clock      ; 3.232 ; 3.232 ; Rise       ; clock           ;
;  entradaI1[6]  ; clock      ; 2.992 ; 2.992 ; Rise       ; clock           ;
;  entradaI1[7]  ; clock      ; 3.507 ; 3.507 ; Rise       ; clock           ;
;  entradaI1[8]  ; clock      ; 2.998 ; 2.998 ; Rise       ; clock           ;
;  entradaI1[9]  ; clock      ; 3.045 ; 3.045 ; Rise       ; clock           ;
;  entradaI1[10] ; clock      ; 3.045 ; 3.045 ; Rise       ; clock           ;
;  entradaI1[11] ; clock      ; 2.994 ; 2.994 ; Rise       ; clock           ;
;  entradaI1[12] ; clock      ; 3.125 ; 3.125 ; Rise       ; clock           ;
;  entradaI1[13] ; clock      ; 2.692 ; 2.692 ; Rise       ; clock           ;
;  entradaI1[14] ; clock      ; 3.141 ; 3.141 ; Rise       ; clock           ;
;  entradaI1[15] ; clock      ; 3.008 ; 3.008 ; Rise       ; clock           ;
; entradaI2[*]   ; clock      ; 3.380 ; 3.380 ; Rise       ; clock           ;
;  entradaI2[0]  ; clock      ; 3.019 ; 3.019 ; Rise       ; clock           ;
;  entradaI2[1]  ; clock      ; 2.966 ; 2.966 ; Rise       ; clock           ;
;  entradaI2[2]  ; clock      ; 3.034 ; 3.034 ; Rise       ; clock           ;
;  entradaI2[3]  ; clock      ; 2.865 ; 2.865 ; Rise       ; clock           ;
;  entradaI2[4]  ; clock      ; 3.148 ; 3.148 ; Rise       ; clock           ;
;  entradaI2[5]  ; clock      ; 3.131 ; 3.131 ; Rise       ; clock           ;
;  entradaI2[6]  ; clock      ; 3.001 ; 3.001 ; Rise       ; clock           ;
;  entradaI2[7]  ; clock      ; 3.002 ; 3.002 ; Rise       ; clock           ;
;  entradaI2[8]  ; clock      ; 2.999 ; 2.999 ; Rise       ; clock           ;
;  entradaI2[9]  ; clock      ; 3.069 ; 3.069 ; Rise       ; clock           ;
;  entradaI2[10] ; clock      ; 2.984 ; 2.984 ; Rise       ; clock           ;
;  entradaI2[11] ; clock      ; 2.995 ; 2.995 ; Rise       ; clock           ;
;  entradaI2[12] ; clock      ; 2.657 ; 2.657 ; Rise       ; clock           ;
;  entradaI2[13] ; clock      ; 2.959 ; 2.959 ; Rise       ; clock           ;
;  entradaI2[14] ; clock      ; 3.380 ; 3.380 ; Rise       ; clock           ;
;  entradaI2[15] ; clock      ; 2.987 ; 2.987 ; Rise       ; clock           ;
; entradaI3[*]   ; clock      ; 3.253 ; 3.253 ; Rise       ; clock           ;
;  entradaI3[0]  ; clock      ; 2.863 ; 2.863 ; Rise       ; clock           ;
;  entradaI3[1]  ; clock      ; 3.253 ; 3.253 ; Rise       ; clock           ;
;  entradaI3[2]  ; clock      ; 2.931 ; 2.931 ; Rise       ; clock           ;
;  entradaI3[3]  ; clock      ; 2.946 ; 2.946 ; Rise       ; clock           ;
;  entradaI3[4]  ; clock      ; 2.913 ; 2.913 ; Rise       ; clock           ;
;  entradaI3[5]  ; clock      ; 3.072 ; 3.072 ; Rise       ; clock           ;
;  entradaI3[6]  ; clock      ; 2.613 ; 2.613 ; Rise       ; clock           ;
;  entradaI3[7]  ; clock      ; 3.021 ; 3.021 ; Rise       ; clock           ;
;  entradaI3[8]  ; clock      ; 3.222 ; 3.222 ; Rise       ; clock           ;
;  entradaI3[9]  ; clock      ; 2.909 ; 2.909 ; Rise       ; clock           ;
;  entradaI3[10] ; clock      ; 2.969 ; 2.969 ; Rise       ; clock           ;
;  entradaI3[11] ; clock      ; 2.949 ; 2.949 ; Rise       ; clock           ;
;  entradaI3[12] ; clock      ; 3.221 ; 3.221 ; Rise       ; clock           ;
;  entradaI3[13] ; clock      ; 2.944 ; 2.944 ; Rise       ; clock           ;
;  entradaI3[14] ; clock      ; 2.962 ; 2.962 ; Rise       ; clock           ;
;  entradaI3[15] ; clock      ; 2.947 ; 2.947 ; Rise       ; clock           ;
; entradaIP[*]   ; clock      ; 4.310 ; 4.310 ; Rise       ; clock           ;
;  entradaIP[0]  ; clock      ; 3.968 ; 3.968 ; Rise       ; clock           ;
;  entradaIP[1]  ; clock      ; 4.239 ; 4.239 ; Rise       ; clock           ;
;  entradaIP[2]  ; clock      ; 4.030 ; 4.030 ; Rise       ; clock           ;
;  entradaIP[3]  ; clock      ; 3.581 ; 3.581 ; Rise       ; clock           ;
;  entradaIP[4]  ; clock      ; 4.310 ; 4.310 ; Rise       ; clock           ;
;  entradaIP[5]  ; clock      ; 4.005 ; 4.005 ; Rise       ; clock           ;
;  entradaIP[6]  ; clock      ; 3.990 ; 3.990 ; Rise       ; clock           ;
;  entradaIP[7]  ; clock      ; 4.003 ; 4.003 ; Rise       ; clock           ;
;  entradaIP[8]  ; clock      ; 4.008 ; 4.008 ; Rise       ; clock           ;
;  entradaIP[9]  ; clock      ; 4.221 ; 4.221 ; Rise       ; clock           ;
;  entradaIP[10] ; clock      ; 4.088 ; 4.088 ; Rise       ; clock           ;
;  entradaIP[11] ; clock      ; 3.767 ; 3.767 ; Rise       ; clock           ;
;  entradaIP[12] ; clock      ; 3.978 ; 3.978 ; Rise       ; clock           ;
;  entradaIP[13] ; clock      ; 3.982 ; 3.982 ; Rise       ; clock           ;
;  entradaIP[14] ; clock      ; 3.940 ; 3.940 ; Rise       ; clock           ;
;  entradaIP[15] ; clock      ; 4.033 ; 4.033 ; Rise       ; clock           ;
; entradaSI[*]   ; clock      ; 5.061 ; 5.061 ; Rise       ; clock           ;
;  entradaSI[0]  ; clock      ; 5.060 ; 5.060 ; Rise       ; clock           ;
;  entradaSI[1]  ; clock      ; 5.061 ; 5.061 ; Rise       ; clock           ;
;  entradaSI[2]  ; clock      ; 4.270 ; 4.270 ; Rise       ; clock           ;
;  entradaSI[3]  ; clock      ; 4.123 ; 4.123 ; Rise       ; clock           ;
;  entradaSI[4]  ; clock      ; 4.858 ; 4.858 ; Rise       ; clock           ;
;  entradaSI[5]  ; clock      ; 4.442 ; 4.442 ; Rise       ; clock           ;
;  entradaSI[6]  ; clock      ; 4.194 ; 4.194 ; Rise       ; clock           ;
;  entradaSI[7]  ; clock      ; 4.758 ; 4.758 ; Rise       ; clock           ;
;  entradaSI[8]  ; clock      ; 4.122 ; 4.122 ; Rise       ; clock           ;
;  entradaSI[9]  ; clock      ; 5.000 ; 5.000 ; Rise       ; clock           ;
;  entradaSI[10] ; clock      ; 4.452 ; 4.452 ; Rise       ; clock           ;
;  entradaSI[11] ; clock      ; 4.430 ; 4.430 ; Rise       ; clock           ;
;  entradaSI[12] ; clock      ; 4.291 ; 4.291 ; Rise       ; clock           ;
;  entradaSI[13] ; clock      ; 4.846 ; 4.846 ; Rise       ; clock           ;
;  entradaSI[14] ; clock      ; 4.388 ; 4.388 ; Rise       ; clock           ;
;  entradaSI[15] ; clock      ; 4.583 ; 4.583 ; Rise       ; clock           ;
; entradaSP[*]   ; clock      ; 5.043 ; 5.043 ; Rise       ; clock           ;
;  entradaSP[0]  ; clock      ; 4.998 ; 4.998 ; Rise       ; clock           ;
;  entradaSP[1]  ; clock      ; 4.566 ; 4.566 ; Rise       ; clock           ;
;  entradaSP[2]  ; clock      ; 5.043 ; 5.043 ; Rise       ; clock           ;
;  entradaSP[3]  ; clock      ; 4.463 ; 4.463 ; Rise       ; clock           ;
;  entradaSP[4]  ; clock      ; 4.396 ; 4.396 ; Rise       ; clock           ;
;  entradaSP[5]  ; clock      ; 4.438 ; 4.438 ; Rise       ; clock           ;
;  entradaSP[6]  ; clock      ; 4.524 ; 4.524 ; Rise       ; clock           ;
;  entradaSP[7]  ; clock      ; 3.840 ; 3.840 ; Rise       ; clock           ;
;  entradaSP[8]  ; clock      ; 4.515 ; 4.515 ; Rise       ; clock           ;
;  entradaSP[9]  ; clock      ; 4.244 ; 4.244 ; Rise       ; clock           ;
;  entradaSP[10] ; clock      ; 4.350 ; 4.350 ; Rise       ; clock           ;
;  entradaSP[11] ; clock      ; 4.013 ; 4.013 ; Rise       ; clock           ;
;  entradaSP[12] ; clock      ; 4.628 ; 4.628 ; Rise       ; clock           ;
;  entradaSP[13] ; clock      ; 4.603 ; 4.603 ; Rise       ; clock           ;
;  entradaSP[14] ; clock      ; 4.106 ; 4.106 ; Rise       ; clock           ;
;  entradaSP[15] ; clock      ; 4.389 ; 4.389 ; Rise       ; clock           ;
; entradaSS[*]   ; clock      ; 3.226 ; 3.226 ; Rise       ; clock           ;
;  entradaSS[0]  ; clock      ; 3.069 ; 3.069 ; Rise       ; clock           ;
;  entradaSS[1]  ; clock      ; 2.887 ; 2.887 ; Rise       ; clock           ;
;  entradaSS[2]  ; clock      ; 3.156 ; 3.156 ; Rise       ; clock           ;
;  entradaSS[3]  ; clock      ; 2.595 ; 2.595 ; Rise       ; clock           ;
;  entradaSS[4]  ; clock      ; 2.599 ; 2.599 ; Rise       ; clock           ;
;  entradaSS[5]  ; clock      ; 2.898 ; 2.898 ; Rise       ; clock           ;
;  entradaSS[6]  ; clock      ; 2.794 ; 2.794 ; Rise       ; clock           ;
;  entradaSS[7]  ; clock      ; 2.148 ; 2.148 ; Rise       ; clock           ;
;  entradaSS[8]  ; clock      ; 3.041 ; 3.041 ; Rise       ; clock           ;
;  entradaSS[9]  ; clock      ; 2.608 ; 2.608 ; Rise       ; clock           ;
;  entradaSS[10] ; clock      ; 3.226 ; 3.226 ; Rise       ; clock           ;
;  entradaSS[11] ; clock      ; 2.962 ; 2.962 ; Rise       ; clock           ;
;  entradaSS[12] ; clock      ; 1.305 ; 1.305 ; Rise       ; clock           ;
;  entradaSS[13] ; clock      ; 1.201 ; 1.201 ; Rise       ; clock           ;
;  entradaSS[14] ; clock      ; 2.678 ; 2.678 ; Rise       ; clock           ;
;  entradaSS[15] ; clock      ; 2.692 ; 2.692 ; Rise       ; clock           ;
; reset          ; clock      ; 3.630 ; 3.630 ; Rise       ; clock           ;
; wDEBUG         ; clock      ; 4.290 ; 4.290 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; entradaAX[*]   ; clock      ; 0.012  ; 0.012  ; Rise       ; clock           ;
;  entradaAX[0]  ; clock      ; -0.212 ; -0.212 ; Rise       ; clock           ;
;  entradaAX[1]  ; clock      ; -4.213 ; -4.213 ; Rise       ; clock           ;
;  entradaAX[2]  ; clock      ; -3.981 ; -3.981 ; Rise       ; clock           ;
;  entradaAX[3]  ; clock      ; -4.508 ; -4.508 ; Rise       ; clock           ;
;  entradaAX[4]  ; clock      ; -3.673 ; -3.673 ; Rise       ; clock           ;
;  entradaAX[5]  ; clock      ; -4.740 ; -4.740 ; Rise       ; clock           ;
;  entradaAX[6]  ; clock      ; -3.816 ; -3.816 ; Rise       ; clock           ;
;  entradaAX[7]  ; clock      ; -3.663 ; -3.663 ; Rise       ; clock           ;
;  entradaAX[8]  ; clock      ; -4.150 ; -4.150 ; Rise       ; clock           ;
;  entradaAX[9]  ; clock      ; -3.716 ; -3.716 ; Rise       ; clock           ;
;  entradaAX[10] ; clock      ; -4.757 ; -4.757 ; Rise       ; clock           ;
;  entradaAX[11] ; clock      ; -4.438 ; -4.438 ; Rise       ; clock           ;
;  entradaAX[12] ; clock      ; 0.012  ; 0.012  ; Rise       ; clock           ;
;  entradaAX[13] ; clock      ; -4.222 ; -4.222 ; Rise       ; clock           ;
;  entradaAX[14] ; clock      ; -4.284 ; -4.284 ; Rise       ; clock           ;
;  entradaAX[15] ; clock      ; -4.223 ; -4.223 ; Rise       ; clock           ;
; entradaBP[*]   ; clock      ; -3.589 ; -3.589 ; Rise       ; clock           ;
;  entradaBP[0]  ; clock      ; -3.908 ; -3.908 ; Rise       ; clock           ;
;  entradaBP[1]  ; clock      ; -4.556 ; -4.556 ; Rise       ; clock           ;
;  entradaBP[2]  ; clock      ; -4.113 ; -4.113 ; Rise       ; clock           ;
;  entradaBP[3]  ; clock      ; -4.218 ; -4.218 ; Rise       ; clock           ;
;  entradaBP[4]  ; clock      ; -4.299 ; -4.299 ; Rise       ; clock           ;
;  entradaBP[5]  ; clock      ; -4.045 ; -4.045 ; Rise       ; clock           ;
;  entradaBP[6]  ; clock      ; -4.042 ; -4.042 ; Rise       ; clock           ;
;  entradaBP[7]  ; clock      ; -4.061 ; -4.061 ; Rise       ; clock           ;
;  entradaBP[8]  ; clock      ; -3.589 ; -3.589 ; Rise       ; clock           ;
;  entradaBP[9]  ; clock      ; -4.673 ; -4.673 ; Rise       ; clock           ;
;  entradaBP[10] ; clock      ; -4.146 ; -4.146 ; Rise       ; clock           ;
;  entradaBP[11] ; clock      ; -4.326 ; -4.326 ; Rise       ; clock           ;
;  entradaBP[12] ; clock      ; -4.454 ; -4.454 ; Rise       ; clock           ;
;  entradaBP[13] ; clock      ; -4.427 ; -4.427 ; Rise       ; clock           ;
;  entradaBP[14] ; clock      ; -3.823 ; -3.823 ; Rise       ; clock           ;
;  entradaBP[15] ; clock      ; -4.249 ; -4.249 ; Rise       ; clock           ;
; entradaBX[*]   ; clock      ; -3.680 ; -3.680 ; Rise       ; clock           ;
;  entradaBX[0]  ; clock      ; -3.822 ; -3.822 ; Rise       ; clock           ;
;  entradaBX[1]  ; clock      ; -4.025 ; -4.025 ; Rise       ; clock           ;
;  entradaBX[2]  ; clock      ; -4.299 ; -4.299 ; Rise       ; clock           ;
;  entradaBX[3]  ; clock      ; -4.569 ; -4.569 ; Rise       ; clock           ;
;  entradaBX[4]  ; clock      ; -4.424 ; -4.424 ; Rise       ; clock           ;
;  entradaBX[5]  ; clock      ; -3.680 ; -3.680 ; Rise       ; clock           ;
;  entradaBX[6]  ; clock      ; -4.137 ; -4.137 ; Rise       ; clock           ;
;  entradaBX[7]  ; clock      ; -4.952 ; -4.952 ; Rise       ; clock           ;
;  entradaBX[8]  ; clock      ; -4.999 ; -4.999 ; Rise       ; clock           ;
;  entradaBX[9]  ; clock      ; -4.015 ; -4.015 ; Rise       ; clock           ;
;  entradaBX[10] ; clock      ; -3.994 ; -3.994 ; Rise       ; clock           ;
;  entradaBX[11] ; clock      ; -4.128 ; -4.128 ; Rise       ; clock           ;
;  entradaBX[12] ; clock      ; -3.805 ; -3.805 ; Rise       ; clock           ;
;  entradaBX[13] ; clock      ; -4.439 ; -4.439 ; Rise       ; clock           ;
;  entradaBX[14] ; clock      ; -4.636 ; -4.636 ; Rise       ; clock           ;
;  entradaBX[15] ; clock      ; -4.766 ; -4.766 ; Rise       ; clock           ;
; entradaCS[*]   ; clock      ; -2.514 ; -2.514 ; Rise       ; clock           ;
;  entradaCS[0]  ; clock      ; -3.737 ; -3.737 ; Rise       ; clock           ;
;  entradaCS[1]  ; clock      ; -4.075 ; -4.075 ; Rise       ; clock           ;
;  entradaCS[2]  ; clock      ; -3.334 ; -3.334 ; Rise       ; clock           ;
;  entradaCS[3]  ; clock      ; -3.326 ; -3.326 ; Rise       ; clock           ;
;  entradaCS[4]  ; clock      ; -4.009 ; -4.009 ; Rise       ; clock           ;
;  entradaCS[5]  ; clock      ; -4.247 ; -4.247 ; Rise       ; clock           ;
;  entradaCS[6]  ; clock      ; -4.122 ; -4.122 ; Rise       ; clock           ;
;  entradaCS[7]  ; clock      ; -3.654 ; -3.654 ; Rise       ; clock           ;
;  entradaCS[8]  ; clock      ; -3.226 ; -3.226 ; Rise       ; clock           ;
;  entradaCS[9]  ; clock      ; -3.581 ; -3.581 ; Rise       ; clock           ;
;  entradaCS[10] ; clock      ; -3.770 ; -3.770 ; Rise       ; clock           ;
;  entradaCS[11] ; clock      ; -3.972 ; -3.972 ; Rise       ; clock           ;
;  entradaCS[12] ; clock      ; -2.566 ; -2.566 ; Rise       ; clock           ;
;  entradaCS[13] ; clock      ; -2.514 ; -2.514 ; Rise       ; clock           ;
;  entradaCS[14] ; clock      ; -2.747 ; -2.747 ; Rise       ; clock           ;
;  entradaCS[15] ; clock      ; -2.836 ; -2.836 ; Rise       ; clock           ;
; entradaCX[*]   ; clock      ; -3.691 ; -3.691 ; Rise       ; clock           ;
;  entradaCX[0]  ; clock      ; -4.283 ; -4.283 ; Rise       ; clock           ;
;  entradaCX[1]  ; clock      ; -4.197 ; -4.197 ; Rise       ; clock           ;
;  entradaCX[2]  ; clock      ; -4.230 ; -4.230 ; Rise       ; clock           ;
;  entradaCX[3]  ; clock      ; -3.691 ; -3.691 ; Rise       ; clock           ;
;  entradaCX[4]  ; clock      ; -3.812 ; -3.812 ; Rise       ; clock           ;
;  entradaCX[5]  ; clock      ; -4.450 ; -4.450 ; Rise       ; clock           ;
;  entradaCX[6]  ; clock      ; -3.715 ; -3.715 ; Rise       ; clock           ;
;  entradaCX[7]  ; clock      ; -4.517 ; -4.517 ; Rise       ; clock           ;
;  entradaCX[8]  ; clock      ; -4.306 ; -4.306 ; Rise       ; clock           ;
;  entradaCX[9]  ; clock      ; -4.216 ; -4.216 ; Rise       ; clock           ;
;  entradaCX[10] ; clock      ; -4.354 ; -4.354 ; Rise       ; clock           ;
;  entradaCX[11] ; clock      ; -3.927 ; -3.927 ; Rise       ; clock           ;
;  entradaCX[12] ; clock      ; -3.755 ; -3.755 ; Rise       ; clock           ;
;  entradaCX[13] ; clock      ; -4.131 ; -4.131 ; Rise       ; clock           ;
;  entradaCX[14] ; clock      ; -4.193 ; -4.193 ; Rise       ; clock           ;
;  entradaCX[15] ; clock      ; -4.442 ; -4.442 ; Rise       ; clock           ;
; entradaDI[*]   ; clock      ; -3.664 ; -3.664 ; Rise       ; clock           ;
;  entradaDI[0]  ; clock      ; -4.236 ; -4.236 ; Rise       ; clock           ;
;  entradaDI[1]  ; clock      ; -4.672 ; -4.672 ; Rise       ; clock           ;
;  entradaDI[2]  ; clock      ; -4.811 ; -4.811 ; Rise       ; clock           ;
;  entradaDI[3]  ; clock      ; -4.221 ; -4.221 ; Rise       ; clock           ;
;  entradaDI[4]  ; clock      ; -4.189 ; -4.189 ; Rise       ; clock           ;
;  entradaDI[5]  ; clock      ; -4.221 ; -4.221 ; Rise       ; clock           ;
;  entradaDI[6]  ; clock      ; -3.664 ; -3.664 ; Rise       ; clock           ;
;  entradaDI[7]  ; clock      ; -3.939 ; -3.939 ; Rise       ; clock           ;
;  entradaDI[8]  ; clock      ; -3.785 ; -3.785 ; Rise       ; clock           ;
;  entradaDI[9]  ; clock      ; -4.235 ; -4.235 ; Rise       ; clock           ;
;  entradaDI[10] ; clock      ; -3.885 ; -3.885 ; Rise       ; clock           ;
;  entradaDI[11] ; clock      ; -3.906 ; -3.906 ; Rise       ; clock           ;
;  entradaDI[12] ; clock      ; -4.351 ; -4.351 ; Rise       ; clock           ;
;  entradaDI[13] ; clock      ; -4.350 ; -4.350 ; Rise       ; clock           ;
;  entradaDI[14] ; clock      ; -3.790 ; -3.790 ; Rise       ; clock           ;
;  entradaDI[15] ; clock      ; -4.543 ; -4.543 ; Rise       ; clock           ;
; entradaDS[*]   ; clock      ; -2.383 ; -2.383 ; Rise       ; clock           ;
;  entradaDS[0]  ; clock      ; -2.713 ; -2.713 ; Rise       ; clock           ;
;  entradaDS[1]  ; clock      ; -2.383 ; -2.383 ; Rise       ; clock           ;
;  entradaDS[2]  ; clock      ; -2.740 ; -2.740 ; Rise       ; clock           ;
;  entradaDS[3]  ; clock      ; -2.825 ; -2.825 ; Rise       ; clock           ;
;  entradaDS[4]  ; clock      ; -2.687 ; -2.687 ; Rise       ; clock           ;
;  entradaDS[5]  ; clock      ; -2.848 ; -2.848 ; Rise       ; clock           ;
;  entradaDS[6]  ; clock      ; -2.831 ; -2.831 ; Rise       ; clock           ;
;  entradaDS[7]  ; clock      ; -2.460 ; -2.460 ; Rise       ; clock           ;
;  entradaDS[8]  ; clock      ; -2.696 ; -2.696 ; Rise       ; clock           ;
;  entradaDS[9]  ; clock      ; -2.732 ; -2.732 ; Rise       ; clock           ;
;  entradaDS[10] ; clock      ; -2.676 ; -2.676 ; Rise       ; clock           ;
;  entradaDS[11] ; clock      ; -2.889 ; -2.889 ; Rise       ; clock           ;
;  entradaDS[12] ; clock      ; -2.824 ; -2.824 ; Rise       ; clock           ;
;  entradaDS[13] ; clock      ; -2.650 ; -2.650 ; Rise       ; clock           ;
;  entradaDS[14] ; clock      ; -2.634 ; -2.634 ; Rise       ; clock           ;
;  entradaDS[15] ; clock      ; -2.730 ; -2.730 ; Rise       ; clock           ;
; entradaDX[*]   ; clock      ; -3.677 ; -3.677 ; Rise       ; clock           ;
;  entradaDX[0]  ; clock      ; -3.741 ; -3.741 ; Rise       ; clock           ;
;  entradaDX[1]  ; clock      ; -4.282 ; -4.282 ; Rise       ; clock           ;
;  entradaDX[2]  ; clock      ; -4.734 ; -4.734 ; Rise       ; clock           ;
;  entradaDX[3]  ; clock      ; -5.189 ; -5.189 ; Rise       ; clock           ;
;  entradaDX[4]  ; clock      ; -4.909 ; -4.909 ; Rise       ; clock           ;
;  entradaDX[5]  ; clock      ; -4.374 ; -4.374 ; Rise       ; clock           ;
;  entradaDX[6]  ; clock      ; -4.516 ; -4.516 ; Rise       ; clock           ;
;  entradaDX[7]  ; clock      ; -4.493 ; -4.493 ; Rise       ; clock           ;
;  entradaDX[8]  ; clock      ; -4.120 ; -4.120 ; Rise       ; clock           ;
;  entradaDX[9]  ; clock      ; -3.896 ; -3.896 ; Rise       ; clock           ;
;  entradaDX[10] ; clock      ; -3.677 ; -3.677 ; Rise       ; clock           ;
;  entradaDX[11] ; clock      ; -4.729 ; -4.729 ; Rise       ; clock           ;
;  entradaDX[12] ; clock      ; -4.569 ; -4.569 ; Rise       ; clock           ;
;  entradaDX[13] ; clock      ; -3.956 ; -3.956 ; Rise       ; clock           ;
;  entradaDX[14] ; clock      ; -4.335 ; -4.335 ; Rise       ; clock           ;
;  entradaDX[15] ; clock      ; -4.229 ; -4.229 ; Rise       ; clock           ;
; entradaES[*]   ; clock      ; -2.439 ; -2.439 ; Rise       ; clock           ;
;  entradaES[0]  ; clock      ; -2.926 ; -2.926 ; Rise       ; clock           ;
;  entradaES[1]  ; clock      ; -2.923 ; -2.923 ; Rise       ; clock           ;
;  entradaES[2]  ; clock      ; -2.789 ; -2.789 ; Rise       ; clock           ;
;  entradaES[3]  ; clock      ; -2.867 ; -2.867 ; Rise       ; clock           ;
;  entradaES[4]  ; clock      ; -2.720 ; -2.720 ; Rise       ; clock           ;
;  entradaES[5]  ; clock      ; -2.728 ; -2.728 ; Rise       ; clock           ;
;  entradaES[6]  ; clock      ; -2.750 ; -2.750 ; Rise       ; clock           ;
;  entradaES[7]  ; clock      ; -2.742 ; -2.742 ; Rise       ; clock           ;
;  entradaES[8]  ; clock      ; -2.751 ; -2.751 ; Rise       ; clock           ;
;  entradaES[9]  ; clock      ; -2.758 ; -2.758 ; Rise       ; clock           ;
;  entradaES[10] ; clock      ; -2.723 ; -2.723 ; Rise       ; clock           ;
;  entradaES[11] ; clock      ; -3.049 ; -3.049 ; Rise       ; clock           ;
;  entradaES[12] ; clock      ; -2.877 ; -2.877 ; Rise       ; clock           ;
;  entradaES[13] ; clock      ; -2.747 ; -2.747 ; Rise       ; clock           ;
;  entradaES[14] ; clock      ; -2.439 ; -2.439 ; Rise       ; clock           ;
;  entradaES[15] ; clock      ; -3.169 ; -3.169 ; Rise       ; clock           ;
; entradaI1[*]   ; clock      ; -2.374 ; -2.374 ; Rise       ; clock           ;
;  entradaI1[0]  ; clock      ; -3.051 ; -3.051 ; Rise       ; clock           ;
;  entradaI1[1]  ; clock      ; -2.777 ; -2.777 ; Rise       ; clock           ;
;  entradaI1[2]  ; clock      ; -2.961 ; -2.961 ; Rise       ; clock           ;
;  entradaI1[3]  ; clock      ; -2.374 ; -2.374 ; Rise       ; clock           ;
;  entradaI1[4]  ; clock      ; -2.745 ; -2.745 ; Rise       ; clock           ;
;  entradaI1[5]  ; clock      ; -3.002 ; -3.002 ; Rise       ; clock           ;
;  entradaI1[6]  ; clock      ; -2.762 ; -2.762 ; Rise       ; clock           ;
;  entradaI1[7]  ; clock      ; -3.277 ; -3.277 ; Rise       ; clock           ;
;  entradaI1[8]  ; clock      ; -2.768 ; -2.768 ; Rise       ; clock           ;
;  entradaI1[9]  ; clock      ; -2.815 ; -2.815 ; Rise       ; clock           ;
;  entradaI1[10] ; clock      ; -2.815 ; -2.815 ; Rise       ; clock           ;
;  entradaI1[11] ; clock      ; -2.764 ; -2.764 ; Rise       ; clock           ;
;  entradaI1[12] ; clock      ; -2.895 ; -2.895 ; Rise       ; clock           ;
;  entradaI1[13] ; clock      ; -2.462 ; -2.462 ; Rise       ; clock           ;
;  entradaI1[14] ; clock      ; -2.911 ; -2.911 ; Rise       ; clock           ;
;  entradaI1[15] ; clock      ; -2.778 ; -2.778 ; Rise       ; clock           ;
; entradaI2[*]   ; clock      ; -2.427 ; -2.427 ; Rise       ; clock           ;
;  entradaI2[0]  ; clock      ; -2.789 ; -2.789 ; Rise       ; clock           ;
;  entradaI2[1]  ; clock      ; -2.736 ; -2.736 ; Rise       ; clock           ;
;  entradaI2[2]  ; clock      ; -2.804 ; -2.804 ; Rise       ; clock           ;
;  entradaI2[3]  ; clock      ; -2.635 ; -2.635 ; Rise       ; clock           ;
;  entradaI2[4]  ; clock      ; -2.918 ; -2.918 ; Rise       ; clock           ;
;  entradaI2[5]  ; clock      ; -2.901 ; -2.901 ; Rise       ; clock           ;
;  entradaI2[6]  ; clock      ; -2.771 ; -2.771 ; Rise       ; clock           ;
;  entradaI2[7]  ; clock      ; -2.772 ; -2.772 ; Rise       ; clock           ;
;  entradaI2[8]  ; clock      ; -2.769 ; -2.769 ; Rise       ; clock           ;
;  entradaI2[9]  ; clock      ; -2.839 ; -2.839 ; Rise       ; clock           ;
;  entradaI2[10] ; clock      ; -2.754 ; -2.754 ; Rise       ; clock           ;
;  entradaI2[11] ; clock      ; -2.765 ; -2.765 ; Rise       ; clock           ;
;  entradaI2[12] ; clock      ; -2.427 ; -2.427 ; Rise       ; clock           ;
;  entradaI2[13] ; clock      ; -2.729 ; -2.729 ; Rise       ; clock           ;
;  entradaI2[14] ; clock      ; -3.150 ; -3.150 ; Rise       ; clock           ;
;  entradaI2[15] ; clock      ; -2.757 ; -2.757 ; Rise       ; clock           ;
; entradaI3[*]   ; clock      ; -2.383 ; -2.383 ; Rise       ; clock           ;
;  entradaI3[0]  ; clock      ; -2.633 ; -2.633 ; Rise       ; clock           ;
;  entradaI3[1]  ; clock      ; -3.023 ; -3.023 ; Rise       ; clock           ;
;  entradaI3[2]  ; clock      ; -2.701 ; -2.701 ; Rise       ; clock           ;
;  entradaI3[3]  ; clock      ; -2.716 ; -2.716 ; Rise       ; clock           ;
;  entradaI3[4]  ; clock      ; -2.683 ; -2.683 ; Rise       ; clock           ;
;  entradaI3[5]  ; clock      ; -2.842 ; -2.842 ; Rise       ; clock           ;
;  entradaI3[6]  ; clock      ; -2.383 ; -2.383 ; Rise       ; clock           ;
;  entradaI3[7]  ; clock      ; -2.791 ; -2.791 ; Rise       ; clock           ;
;  entradaI3[8]  ; clock      ; -2.992 ; -2.992 ; Rise       ; clock           ;
;  entradaI3[9]  ; clock      ; -2.679 ; -2.679 ; Rise       ; clock           ;
;  entradaI3[10] ; clock      ; -2.739 ; -2.739 ; Rise       ; clock           ;
;  entradaI3[11] ; clock      ; -2.719 ; -2.719 ; Rise       ; clock           ;
;  entradaI3[12] ; clock      ; -2.991 ; -2.991 ; Rise       ; clock           ;
;  entradaI3[13] ; clock      ; -2.714 ; -2.714 ; Rise       ; clock           ;
;  entradaI3[14] ; clock      ; -2.732 ; -2.732 ; Rise       ; clock           ;
;  entradaI3[15] ; clock      ; -2.717 ; -2.717 ; Rise       ; clock           ;
; entradaIP[*]   ; clock      ; -3.351 ; -3.351 ; Rise       ; clock           ;
;  entradaIP[0]  ; clock      ; -3.738 ; -3.738 ; Rise       ; clock           ;
;  entradaIP[1]  ; clock      ; -4.009 ; -4.009 ; Rise       ; clock           ;
;  entradaIP[2]  ; clock      ; -3.800 ; -3.800 ; Rise       ; clock           ;
;  entradaIP[3]  ; clock      ; -3.351 ; -3.351 ; Rise       ; clock           ;
;  entradaIP[4]  ; clock      ; -4.080 ; -4.080 ; Rise       ; clock           ;
;  entradaIP[5]  ; clock      ; -3.775 ; -3.775 ; Rise       ; clock           ;
;  entradaIP[6]  ; clock      ; -3.760 ; -3.760 ; Rise       ; clock           ;
;  entradaIP[7]  ; clock      ; -3.773 ; -3.773 ; Rise       ; clock           ;
;  entradaIP[8]  ; clock      ; -3.778 ; -3.778 ; Rise       ; clock           ;
;  entradaIP[9]  ; clock      ; -3.991 ; -3.991 ; Rise       ; clock           ;
;  entradaIP[10] ; clock      ; -3.858 ; -3.858 ; Rise       ; clock           ;
;  entradaIP[11] ; clock      ; -3.537 ; -3.537 ; Rise       ; clock           ;
;  entradaIP[12] ; clock      ; -3.748 ; -3.748 ; Rise       ; clock           ;
;  entradaIP[13] ; clock      ; -3.752 ; -3.752 ; Rise       ; clock           ;
;  entradaIP[14] ; clock      ; -3.710 ; -3.710 ; Rise       ; clock           ;
;  entradaIP[15] ; clock      ; -3.803 ; -3.803 ; Rise       ; clock           ;
; entradaSI[*]   ; clock      ; -3.892 ; -3.892 ; Rise       ; clock           ;
;  entradaSI[0]  ; clock      ; -4.830 ; -4.830 ; Rise       ; clock           ;
;  entradaSI[1]  ; clock      ; -4.831 ; -4.831 ; Rise       ; clock           ;
;  entradaSI[2]  ; clock      ; -4.040 ; -4.040 ; Rise       ; clock           ;
;  entradaSI[3]  ; clock      ; -3.893 ; -3.893 ; Rise       ; clock           ;
;  entradaSI[4]  ; clock      ; -4.628 ; -4.628 ; Rise       ; clock           ;
;  entradaSI[5]  ; clock      ; -4.212 ; -4.212 ; Rise       ; clock           ;
;  entradaSI[6]  ; clock      ; -3.964 ; -3.964 ; Rise       ; clock           ;
;  entradaSI[7]  ; clock      ; -4.528 ; -4.528 ; Rise       ; clock           ;
;  entradaSI[8]  ; clock      ; -3.892 ; -3.892 ; Rise       ; clock           ;
;  entradaSI[9]  ; clock      ; -4.770 ; -4.770 ; Rise       ; clock           ;
;  entradaSI[10] ; clock      ; -4.222 ; -4.222 ; Rise       ; clock           ;
;  entradaSI[11] ; clock      ; -4.200 ; -4.200 ; Rise       ; clock           ;
;  entradaSI[12] ; clock      ; -4.061 ; -4.061 ; Rise       ; clock           ;
;  entradaSI[13] ; clock      ; -4.616 ; -4.616 ; Rise       ; clock           ;
;  entradaSI[14] ; clock      ; -4.158 ; -4.158 ; Rise       ; clock           ;
;  entradaSI[15] ; clock      ; -4.353 ; -4.353 ; Rise       ; clock           ;
; entradaSP[*]   ; clock      ; -3.610 ; -3.610 ; Rise       ; clock           ;
;  entradaSP[0]  ; clock      ; -4.768 ; -4.768 ; Rise       ; clock           ;
;  entradaSP[1]  ; clock      ; -4.336 ; -4.336 ; Rise       ; clock           ;
;  entradaSP[2]  ; clock      ; -4.813 ; -4.813 ; Rise       ; clock           ;
;  entradaSP[3]  ; clock      ; -4.233 ; -4.233 ; Rise       ; clock           ;
;  entradaSP[4]  ; clock      ; -4.166 ; -4.166 ; Rise       ; clock           ;
;  entradaSP[5]  ; clock      ; -4.208 ; -4.208 ; Rise       ; clock           ;
;  entradaSP[6]  ; clock      ; -4.294 ; -4.294 ; Rise       ; clock           ;
;  entradaSP[7]  ; clock      ; -3.610 ; -3.610 ; Rise       ; clock           ;
;  entradaSP[8]  ; clock      ; -4.285 ; -4.285 ; Rise       ; clock           ;
;  entradaSP[9]  ; clock      ; -4.014 ; -4.014 ; Rise       ; clock           ;
;  entradaSP[10] ; clock      ; -4.120 ; -4.120 ; Rise       ; clock           ;
;  entradaSP[11] ; clock      ; -3.783 ; -3.783 ; Rise       ; clock           ;
;  entradaSP[12] ; clock      ; -4.398 ; -4.398 ; Rise       ; clock           ;
;  entradaSP[13] ; clock      ; -4.373 ; -4.373 ; Rise       ; clock           ;
;  entradaSP[14] ; clock      ; -3.876 ; -3.876 ; Rise       ; clock           ;
;  entradaSP[15] ; clock      ; -4.159 ; -4.159 ; Rise       ; clock           ;
; entradaSS[*]   ; clock      ; -0.971 ; -0.971 ; Rise       ; clock           ;
;  entradaSS[0]  ; clock      ; -2.839 ; -2.839 ; Rise       ; clock           ;
;  entradaSS[1]  ; clock      ; -2.657 ; -2.657 ; Rise       ; clock           ;
;  entradaSS[2]  ; clock      ; -2.926 ; -2.926 ; Rise       ; clock           ;
;  entradaSS[3]  ; clock      ; -2.365 ; -2.365 ; Rise       ; clock           ;
;  entradaSS[4]  ; clock      ; -2.369 ; -2.369 ; Rise       ; clock           ;
;  entradaSS[5]  ; clock      ; -2.668 ; -2.668 ; Rise       ; clock           ;
;  entradaSS[6]  ; clock      ; -2.564 ; -2.564 ; Rise       ; clock           ;
;  entradaSS[7]  ; clock      ; -1.918 ; -1.918 ; Rise       ; clock           ;
;  entradaSS[8]  ; clock      ; -2.811 ; -2.811 ; Rise       ; clock           ;
;  entradaSS[9]  ; clock      ; -2.378 ; -2.378 ; Rise       ; clock           ;
;  entradaSS[10] ; clock      ; -2.996 ; -2.996 ; Rise       ; clock           ;
;  entradaSS[11] ; clock      ; -2.732 ; -2.732 ; Rise       ; clock           ;
;  entradaSS[12] ; clock      ; -1.075 ; -1.075 ; Rise       ; clock           ;
;  entradaSS[13] ; clock      ; -0.971 ; -0.971 ; Rise       ; clock           ;
;  entradaSS[14] ; clock      ; -2.448 ; -2.448 ; Rise       ; clock           ;
;  entradaSS[15] ; clock      ; -2.462 ; -2.462 ; Rise       ; clock           ;
; reset          ; clock      ; -1.237 ; -1.237 ; Rise       ; clock           ;
; wDEBUG         ; clock      ; -0.025 ; -0.025 ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; SFROut[*]       ; clock      ; 10.489 ; 10.489 ; Rise       ; clock           ;
;  SFROut[0]      ; clock      ; 9.044  ; 9.044  ; Rise       ; clock           ;
;  SFROut[1]      ; clock      ; 8.920  ; 8.920  ; Rise       ; clock           ;
;  SFROut[2]      ; clock      ; 8.528  ; 8.528  ; Rise       ; clock           ;
;  SFROut[3]      ; clock      ; 7.978  ; 7.978  ; Rise       ; clock           ;
;  SFROut[4]      ; clock      ; 7.946  ; 7.946  ; Rise       ; clock           ;
;  SFROut[5]      ; clock      ; 6.496  ; 6.496  ; Rise       ; clock           ;
;  SFROut[6]      ; clock      ; 8.212  ; 8.212  ; Rise       ; clock           ;
;  SFROut[7]      ; clock      ; 7.869  ; 7.869  ; Rise       ; clock           ;
;  SFROut[8]      ; clock      ; 6.263  ; 6.263  ; Rise       ; clock           ;
;  SFROut[9]      ; clock      ; 8.432  ; 8.432  ; Rise       ; clock           ;
;  SFROut[10]     ; clock      ; 6.224  ; 6.224  ; Rise       ; clock           ;
;  SFROut[11]     ; clock      ; 10.489 ; 10.489 ; Rise       ; clock           ;
;  SFROut[12]     ; clock      ; 6.550  ; 6.550  ; Rise       ; clock           ;
;  SFROut[13]     ; clock      ; 6.233  ; 6.233  ; Rise       ; clock           ;
;  SFROut[14]     ; clock      ; 6.504  ; 6.504  ; Rise       ; clock           ;
;  SFROut[15]     ; clock      ; 6.253  ; 6.253  ; Rise       ; clock           ;
; saidaAX[*]      ; clock      ; 10.456 ; 10.456 ; Rise       ; clock           ;
;  saidaAX[0]     ; clock      ; 9.141  ; 9.141  ; Rise       ; clock           ;
;  saidaAX[1]     ; clock      ; 8.248  ; 8.248  ; Rise       ; clock           ;
;  saidaAX[2]     ; clock      ; 9.769  ; 9.769  ; Rise       ; clock           ;
;  saidaAX[3]     ; clock      ; 10.456 ; 10.456 ; Rise       ; clock           ;
;  saidaAX[4]     ; clock      ; 8.623  ; 8.623  ; Rise       ; clock           ;
;  saidaAX[5]     ; clock      ; 7.784  ; 7.784  ; Rise       ; clock           ;
;  saidaAX[6]     ; clock      ; 8.778  ; 8.778  ; Rise       ; clock           ;
;  saidaAX[7]     ; clock      ; 8.943  ; 8.943  ; Rise       ; clock           ;
;  saidaAX[8]     ; clock      ; 9.528  ; 9.528  ; Rise       ; clock           ;
;  saidaAX[9]     ; clock      ; 9.439  ; 9.439  ; Rise       ; clock           ;
;  saidaAX[10]    ; clock      ; 8.414  ; 8.414  ; Rise       ; clock           ;
;  saidaAX[11]    ; clock      ; 8.407  ; 8.407  ; Rise       ; clock           ;
;  saidaAX[12]    ; clock      ; 9.164  ; 9.164  ; Rise       ; clock           ;
;  saidaAX[13]    ; clock      ; 9.045  ; 9.045  ; Rise       ; clock           ;
;  saidaAX[14]    ; clock      ; 8.809  ; 8.809  ; Rise       ; clock           ;
;  saidaAX[15]    ; clock      ; 8.520  ; 8.520  ; Rise       ; clock           ;
; saidaBP[*]      ; clock      ; 10.017 ; 10.017 ; Rise       ; clock           ;
;  saidaBP[0]     ; clock      ; 8.542  ; 8.542  ; Rise       ; clock           ;
;  saidaBP[1]     ; clock      ; 9.708  ; 9.708  ; Rise       ; clock           ;
;  saidaBP[2]     ; clock      ; 8.287  ; 8.287  ; Rise       ; clock           ;
;  saidaBP[3]     ; clock      ; 8.269  ; 8.269  ; Rise       ; clock           ;
;  saidaBP[4]     ; clock      ; 8.402  ; 8.402  ; Rise       ; clock           ;
;  saidaBP[5]     ; clock      ; 8.260  ; 8.260  ; Rise       ; clock           ;
;  saidaBP[6]     ; clock      ; 8.125  ; 8.125  ; Rise       ; clock           ;
;  saidaBP[7]     ; clock      ; 7.588  ; 7.588  ; Rise       ; clock           ;
;  saidaBP[8]     ; clock      ; 9.025  ; 9.025  ; Rise       ; clock           ;
;  saidaBP[9]     ; clock      ; 7.967  ; 7.967  ; Rise       ; clock           ;
;  saidaBP[10]    ; clock      ; 10.017 ; 10.017 ; Rise       ; clock           ;
;  saidaBP[11]    ; clock      ; 8.290  ; 8.290  ; Rise       ; clock           ;
;  saidaBP[12]    ; clock      ; 8.328  ; 8.328  ; Rise       ; clock           ;
;  saidaBP[13]    ; clock      ; 8.328  ; 8.328  ; Rise       ; clock           ;
;  saidaBP[14]    ; clock      ; 9.314  ; 9.314  ; Rise       ; clock           ;
;  saidaBP[15]    ; clock      ; 9.030  ; 9.030  ; Rise       ; clock           ;
; saidaBX[*]      ; clock      ; 11.187 ; 11.187 ; Rise       ; clock           ;
;  saidaBX[0]     ; clock      ; 8.825  ; 8.825  ; Rise       ; clock           ;
;  saidaBX[1]     ; clock      ; 8.973  ; 8.973  ; Rise       ; clock           ;
;  saidaBX[2]     ; clock      ; 8.930  ; 8.930  ; Rise       ; clock           ;
;  saidaBX[3]     ; clock      ; 9.739  ; 9.739  ; Rise       ; clock           ;
;  saidaBX[4]     ; clock      ; 9.382  ; 9.382  ; Rise       ; clock           ;
;  saidaBX[5]     ; clock      ; 9.089  ; 9.089  ; Rise       ; clock           ;
;  saidaBX[6]     ; clock      ; 7.946  ; 7.946  ; Rise       ; clock           ;
;  saidaBX[7]     ; clock      ; 8.953  ; 8.953  ; Rise       ; clock           ;
;  saidaBX[8]     ; clock      ; 9.355  ; 9.355  ; Rise       ; clock           ;
;  saidaBX[9]     ; clock      ; 8.357  ; 8.357  ; Rise       ; clock           ;
;  saidaBX[10]    ; clock      ; 8.069  ; 8.069  ; Rise       ; clock           ;
;  saidaBX[11]    ; clock      ; 9.011  ; 9.011  ; Rise       ; clock           ;
;  saidaBX[12]    ; clock      ; 8.420  ; 8.420  ; Rise       ; clock           ;
;  saidaBX[13]    ; clock      ; 9.665  ; 9.665  ; Rise       ; clock           ;
;  saidaBX[14]    ; clock      ; 8.527  ; 8.527  ; Rise       ; clock           ;
;  saidaBX[15]    ; clock      ; 11.187 ; 11.187 ; Rise       ; clock           ;
; saidaCS[*]      ; clock      ; 8.879  ; 8.879  ; Rise       ; clock           ;
;  saidaCS[0]     ; clock      ; 7.414  ; 7.414  ; Rise       ; clock           ;
;  saidaCS[1]     ; clock      ; 8.006  ; 8.006  ; Rise       ; clock           ;
;  saidaCS[2]     ; clock      ; 8.374  ; 8.374  ; Rise       ; clock           ;
;  saidaCS[3]     ; clock      ; 7.783  ; 7.783  ; Rise       ; clock           ;
;  saidaCS[4]     ; clock      ; 8.867  ; 8.867  ; Rise       ; clock           ;
;  saidaCS[5]     ; clock      ; 7.613  ; 7.613  ; Rise       ; clock           ;
;  saidaCS[6]     ; clock      ; 7.605  ; 7.605  ; Rise       ; clock           ;
;  saidaCS[7]     ; clock      ; 8.077  ; 8.077  ; Rise       ; clock           ;
;  saidaCS[8]     ; clock      ; 8.201  ; 8.201  ; Rise       ; clock           ;
;  saidaCS[9]     ; clock      ; 8.086  ; 8.086  ; Rise       ; clock           ;
;  saidaCS[10]    ; clock      ; 8.124  ; 8.124  ; Rise       ; clock           ;
;  saidaCS[11]    ; clock      ; 8.879  ; 8.879  ; Rise       ; clock           ;
;  saidaCS[12]    ; clock      ; 6.434  ; 6.434  ; Rise       ; clock           ;
;  saidaCS[13]    ; clock      ; 6.544  ; 6.544  ; Rise       ; clock           ;
;  saidaCS[14]    ; clock      ; 6.414  ; 6.414  ; Rise       ; clock           ;
;  saidaCS[15]    ; clock      ; 6.564  ; 6.564  ; Rise       ; clock           ;
; saidaCX[*]      ; clock      ; 11.180 ; 11.180 ; Rise       ; clock           ;
;  saidaCX[0]     ; clock      ; 8.560  ; 8.560  ; Rise       ; clock           ;
;  saidaCX[1]     ; clock      ; 9.023  ; 9.023  ; Rise       ; clock           ;
;  saidaCX[2]     ; clock      ; 11.180 ; 11.180 ; Rise       ; clock           ;
;  saidaCX[3]     ; clock      ; 8.686  ; 8.686  ; Rise       ; clock           ;
;  saidaCX[4]     ; clock      ; 8.512  ; 8.512  ; Rise       ; clock           ;
;  saidaCX[5]     ; clock      ; 9.722  ; 9.722  ; Rise       ; clock           ;
;  saidaCX[6]     ; clock      ; 8.411  ; 8.411  ; Rise       ; clock           ;
;  saidaCX[7]     ; clock      ; 7.884  ; 7.884  ; Rise       ; clock           ;
;  saidaCX[8]     ; clock      ; 9.368  ; 9.368  ; Rise       ; clock           ;
;  saidaCX[9]     ; clock      ; 9.231  ; 9.231  ; Rise       ; clock           ;
;  saidaCX[10]    ; clock      ; 9.072  ; 9.072  ; Rise       ; clock           ;
;  saidaCX[11]    ; clock      ; 8.065  ; 8.065  ; Rise       ; clock           ;
;  saidaCX[12]    ; clock      ; 8.259  ; 8.259  ; Rise       ; clock           ;
;  saidaCX[13]    ; clock      ; 9.223  ; 9.223  ; Rise       ; clock           ;
;  saidaCX[14]    ; clock      ; 9.036  ; 9.036  ; Rise       ; clock           ;
;  saidaCX[15]    ; clock      ; 8.518  ; 8.518  ; Rise       ; clock           ;
; saidaDI[*]      ; clock      ; 9.364  ; 9.364  ; Rise       ; clock           ;
;  saidaDI[0]     ; clock      ; 8.397  ; 8.397  ; Rise       ; clock           ;
;  saidaDI[1]     ; clock      ; 8.064  ; 8.064  ; Rise       ; clock           ;
;  saidaDI[2]     ; clock      ; 9.084  ; 9.084  ; Rise       ; clock           ;
;  saidaDI[3]     ; clock      ; 9.180  ; 9.180  ; Rise       ; clock           ;
;  saidaDI[4]     ; clock      ; 8.515  ; 8.515  ; Rise       ; clock           ;
;  saidaDI[5]     ; clock      ; 8.794  ; 8.794  ; Rise       ; clock           ;
;  saidaDI[6]     ; clock      ; 8.909  ; 8.909  ; Rise       ; clock           ;
;  saidaDI[7]     ; clock      ; 9.116  ; 9.116  ; Rise       ; clock           ;
;  saidaDI[8]     ; clock      ; 9.080  ; 9.080  ; Rise       ; clock           ;
;  saidaDI[9]     ; clock      ; 9.364  ; 9.364  ; Rise       ; clock           ;
;  saidaDI[10]    ; clock      ; 8.853  ; 8.853  ; Rise       ; clock           ;
;  saidaDI[11]    ; clock      ; 8.517  ; 8.517  ; Rise       ; clock           ;
;  saidaDI[12]    ; clock      ; 8.080  ; 8.080  ; Rise       ; clock           ;
;  saidaDI[13]    ; clock      ; 8.080  ; 8.080  ; Rise       ; clock           ;
;  saidaDI[14]    ; clock      ; 7.977  ; 7.977  ; Rise       ; clock           ;
;  saidaDI[15]    ; clock      ; 9.014  ; 9.014  ; Rise       ; clock           ;
; saidaDS[*]      ; clock      ; 6.932  ; 6.932  ; Rise       ; clock           ;
;  saidaDS[0]     ; clock      ; 6.587  ; 6.587  ; Rise       ; clock           ;
;  saidaDS[1]     ; clock      ; 6.526  ; 6.526  ; Rise       ; clock           ;
;  saidaDS[2]     ; clock      ; 6.571  ; 6.571  ; Rise       ; clock           ;
;  saidaDS[3]     ; clock      ; 6.240  ; 6.240  ; Rise       ; clock           ;
;  saidaDS[4]     ; clock      ; 6.540  ; 6.540  ; Rise       ; clock           ;
;  saidaDS[5]     ; clock      ; 6.519  ; 6.519  ; Rise       ; clock           ;
;  saidaDS[6]     ; clock      ; 6.560  ; 6.560  ; Rise       ; clock           ;
;  saidaDS[7]     ; clock      ; 6.230  ; 6.230  ; Rise       ; clock           ;
;  saidaDS[8]     ; clock      ; 6.552  ; 6.552  ; Rise       ; clock           ;
;  saidaDS[9]     ; clock      ; 6.565  ; 6.565  ; Rise       ; clock           ;
;  saidaDS[10]    ; clock      ; 6.571  ; 6.571  ; Rise       ; clock           ;
;  saidaDS[11]    ; clock      ; 6.644  ; 6.644  ; Rise       ; clock           ;
;  saidaDS[12]    ; clock      ; 6.575  ; 6.575  ; Rise       ; clock           ;
;  saidaDS[13]    ; clock      ; 6.932  ; 6.932  ; Rise       ; clock           ;
;  saidaDS[14]    ; clock      ; 6.925  ; 6.925  ; Rise       ; clock           ;
;  saidaDS[15]    ; clock      ; 6.677  ; 6.677  ; Rise       ; clock           ;
; saidaDX[*]      ; clock      ; 10.462 ; 10.462 ; Rise       ; clock           ;
;  saidaDX[0]     ; clock      ; 8.461  ; 8.461  ; Rise       ; clock           ;
;  saidaDX[1]     ; clock      ; 8.388  ; 8.388  ; Rise       ; clock           ;
;  saidaDX[2]     ; clock      ; 8.491  ; 8.491  ; Rise       ; clock           ;
;  saidaDX[3]     ; clock      ; 10.462 ; 10.462 ; Rise       ; clock           ;
;  saidaDX[4]     ; clock      ; 9.431  ; 9.431  ; Rise       ; clock           ;
;  saidaDX[5]     ; clock      ; 7.986  ; 7.986  ; Rise       ; clock           ;
;  saidaDX[6]     ; clock      ; 8.507  ; 8.507  ; Rise       ; clock           ;
;  saidaDX[7]     ; clock      ; 8.816  ; 8.816  ; Rise       ; clock           ;
;  saidaDX[8]     ; clock      ; 9.879  ; 9.879  ; Rise       ; clock           ;
;  saidaDX[9]     ; clock      ; 9.035  ; 9.035  ; Rise       ; clock           ;
;  saidaDX[10]    ; clock      ; 9.642  ; 9.642  ; Rise       ; clock           ;
;  saidaDX[11]    ; clock      ; 9.196  ; 9.196  ; Rise       ; clock           ;
;  saidaDX[12]    ; clock      ; 9.382  ; 9.382  ; Rise       ; clock           ;
;  saidaDX[13]    ; clock      ; 9.692  ; 9.692  ; Rise       ; clock           ;
;  saidaDX[14]    ; clock      ; 8.795  ; 8.795  ; Rise       ; clock           ;
;  saidaDX[15]    ; clock      ; 8.772  ; 8.772  ; Rise       ; clock           ;
; saidaES[*]      ; clock      ; 6.825  ; 6.825  ; Rise       ; clock           ;
;  saidaES[0]     ; clock      ; 6.515  ; 6.515  ; Rise       ; clock           ;
;  saidaES[1]     ; clock      ; 6.527  ; 6.527  ; Rise       ; clock           ;
;  saidaES[2]     ; clock      ; 6.221  ; 6.221  ; Rise       ; clock           ;
;  saidaES[3]     ; clock      ; 6.510  ; 6.510  ; Rise       ; clock           ;
;  saidaES[4]     ; clock      ; 6.525  ; 6.525  ; Rise       ; clock           ;
;  saidaES[5]     ; clock      ; 6.212  ; 6.212  ; Rise       ; clock           ;
;  saidaES[6]     ; clock      ; 6.195  ; 6.195  ; Rise       ; clock           ;
;  saidaES[7]     ; clock      ; 6.522  ; 6.522  ; Rise       ; clock           ;
;  saidaES[8]     ; clock      ; 6.532  ; 6.532  ; Rise       ; clock           ;
;  saidaES[9]     ; clock      ; 6.561  ; 6.561  ; Rise       ; clock           ;
;  saidaES[10]    ; clock      ; 6.262  ; 6.262  ; Rise       ; clock           ;
;  saidaES[11]    ; clock      ; 6.291  ; 6.291  ; Rise       ; clock           ;
;  saidaES[12]    ; clock      ; 6.538  ; 6.538  ; Rise       ; clock           ;
;  saidaES[13]    ; clock      ; 6.625  ; 6.625  ; Rise       ; clock           ;
;  saidaES[14]    ; clock      ; 6.825  ; 6.825  ; Rise       ; clock           ;
;  saidaES[15]    ; clock      ; 6.552  ; 6.552  ; Rise       ; clock           ;
; saidaI1[*]      ; clock      ; 6.740  ; 6.740  ; Rise       ; clock           ;
;  saidaI1[0]     ; clock      ; 6.584  ; 6.584  ; Rise       ; clock           ;
;  saidaI1[1]     ; clock      ; 6.442  ; 6.442  ; Rise       ; clock           ;
;  saidaI1[2]     ; clock      ; 6.598  ; 6.598  ; Rise       ; clock           ;
;  saidaI1[3]     ; clock      ; 6.482  ; 6.482  ; Rise       ; clock           ;
;  saidaI1[4]     ; clock      ; 6.586  ; 6.586  ; Rise       ; clock           ;
;  saidaI1[5]     ; clock      ; 6.587  ; 6.587  ; Rise       ; clock           ;
;  saidaI1[6]     ; clock      ; 6.740  ; 6.740  ; Rise       ; clock           ;
;  saidaI1[7]     ; clock      ; 6.697  ; 6.697  ; Rise       ; clock           ;
;  saidaI1[8]     ; clock      ; 6.452  ; 6.452  ; Rise       ; clock           ;
;  saidaI1[9]     ; clock      ; 6.554  ; 6.554  ; Rise       ; clock           ;
;  saidaI1[10]    ; clock      ; 6.498  ; 6.498  ; Rise       ; clock           ;
;  saidaI1[11]    ; clock      ; 6.514  ; 6.514  ; Rise       ; clock           ;
;  saidaI1[12]    ; clock      ; 6.497  ; 6.497  ; Rise       ; clock           ;
;  saidaI1[13]    ; clock      ; 6.617  ; 6.617  ; Rise       ; clock           ;
;  saidaI1[14]    ; clock      ; 6.682  ; 6.682  ; Rise       ; clock           ;
;  saidaI1[15]    ; clock      ; 6.208  ; 6.208  ; Rise       ; clock           ;
; saidaI2[*]      ; clock      ; 6.845  ; 6.845  ; Rise       ; clock           ;
;  saidaI2[0]     ; clock      ; 6.528  ; 6.528  ; Rise       ; clock           ;
;  saidaI2[1]     ; clock      ; 6.173  ; 6.173  ; Rise       ; clock           ;
;  saidaI2[2]     ; clock      ; 6.564  ; 6.564  ; Rise       ; clock           ;
;  saidaI2[3]     ; clock      ; 6.467  ; 6.467  ; Rise       ; clock           ;
;  saidaI2[4]     ; clock      ; 6.525  ; 6.525  ; Rise       ; clock           ;
;  saidaI2[5]     ; clock      ; 6.220  ; 6.220  ; Rise       ; clock           ;
;  saidaI2[6]     ; clock      ; 6.518  ; 6.518  ; Rise       ; clock           ;
;  saidaI2[7]     ; clock      ; 6.537  ; 6.537  ; Rise       ; clock           ;
;  saidaI2[8]     ; clock      ; 6.465  ; 6.465  ; Rise       ; clock           ;
;  saidaI2[9]     ; clock      ; 6.647  ; 6.647  ; Rise       ; clock           ;
;  saidaI2[10]    ; clock      ; 6.241  ; 6.241  ; Rise       ; clock           ;
;  saidaI2[11]    ; clock      ; 6.577  ; 6.577  ; Rise       ; clock           ;
;  saidaI2[12]    ; clock      ; 6.845  ; 6.845  ; Rise       ; clock           ;
;  saidaI2[13]    ; clock      ; 6.537  ; 6.537  ; Rise       ; clock           ;
;  saidaI2[14]    ; clock      ; 6.608  ; 6.608  ; Rise       ; clock           ;
;  saidaI2[15]    ; clock      ; 6.578  ; 6.578  ; Rise       ; clock           ;
; saidaI3[*]      ; clock      ; 6.671  ; 6.671  ; Rise       ; clock           ;
;  saidaI3[0]     ; clock      ; 6.581  ; 6.581  ; Rise       ; clock           ;
;  saidaI3[1]     ; clock      ; 6.291  ; 6.291  ; Rise       ; clock           ;
;  saidaI3[2]     ; clock      ; 6.608  ; 6.608  ; Rise       ; clock           ;
;  saidaI3[3]     ; clock      ; 6.627  ; 6.627  ; Rise       ; clock           ;
;  saidaI3[4]     ; clock      ; 6.667  ; 6.667  ; Rise       ; clock           ;
;  saidaI3[5]     ; clock      ; 6.451  ; 6.451  ; Rise       ; clock           ;
;  saidaI3[6]     ; clock      ; 6.504  ; 6.504  ; Rise       ; clock           ;
;  saidaI3[7]     ; clock      ; 6.620  ; 6.620  ; Rise       ; clock           ;
;  saidaI3[8]     ; clock      ; 6.567  ; 6.567  ; Rise       ; clock           ;
;  saidaI3[9]     ; clock      ; 6.532  ; 6.532  ; Rise       ; clock           ;
;  saidaI3[10]    ; clock      ; 6.552  ; 6.552  ; Rise       ; clock           ;
;  saidaI3[11]    ; clock      ; 6.588  ; 6.588  ; Rise       ; clock           ;
;  saidaI3[12]    ; clock      ; 6.671  ; 6.671  ; Rise       ; clock           ;
;  saidaI3[13]    ; clock      ; 6.560  ; 6.560  ; Rise       ; clock           ;
;  saidaI3[14]    ; clock      ; 6.561  ; 6.561  ; Rise       ; clock           ;
;  saidaI3[15]    ; clock      ; 6.535  ; 6.535  ; Rise       ; clock           ;
; saidaIP[*]      ; clock      ; 10.379 ; 10.379 ; Rise       ; clock           ;
;  saidaIP[0]     ; clock      ; 9.254  ; 9.254  ; Rise       ; clock           ;
;  saidaIP[1]     ; clock      ; 10.017 ; 10.017 ; Rise       ; clock           ;
;  saidaIP[2]     ; clock      ; 8.584  ; 8.584  ; Rise       ; clock           ;
;  saidaIP[3]     ; clock      ; 9.900  ; 9.900  ; Rise       ; clock           ;
;  saidaIP[4]     ; clock      ; 9.878  ; 9.878  ; Rise       ; clock           ;
;  saidaIP[5]     ; clock      ; 9.865  ; 9.865  ; Rise       ; clock           ;
;  saidaIP[6]     ; clock      ; 10.379 ; 10.379 ; Rise       ; clock           ;
;  saidaIP[7]     ; clock      ; 9.768  ; 9.768  ; Rise       ; clock           ;
;  saidaIP[8]     ; clock      ; 7.194  ; 7.194  ; Rise       ; clock           ;
;  saidaIP[9]     ; clock      ; 7.183  ; 7.183  ; Rise       ; clock           ;
;  saidaIP[10]    ; clock      ; 8.203  ; 8.203  ; Rise       ; clock           ;
;  saidaIP[11]    ; clock      ; 8.172  ; 8.172  ; Rise       ; clock           ;
;  saidaIP[12]    ; clock      ; 7.698  ; 7.698  ; Rise       ; clock           ;
;  saidaIP[13]    ; clock      ; 7.466  ; 7.466  ; Rise       ; clock           ;
;  saidaIP[14]    ; clock      ; 7.923  ; 7.923  ; Rise       ; clock           ;
;  saidaIP[15]    ; clock      ; 7.941  ; 7.941  ; Rise       ; clock           ;
; saidaIQ[*]      ; clock      ; 9.040  ; 9.040  ; Rise       ; clock           ;
;  saidaIQ[0]     ; clock      ; 7.636  ; 7.636  ; Rise       ; clock           ;
;  saidaIQ[1]     ; clock      ; 8.452  ; 8.452  ; Rise       ; clock           ;
;  saidaIQ[2]     ; clock      ; 7.637  ; 7.637  ; Rise       ; clock           ;
;  saidaIQ[3]     ; clock      ; 8.473  ; 8.473  ; Rise       ; clock           ;
;  saidaIQ[4]     ; clock      ; 7.823  ; 7.823  ; Rise       ; clock           ;
;  saidaIQ[5]     ; clock      ; 9.040  ; 9.040  ; Rise       ; clock           ;
;  saidaIQ[6]     ; clock      ; 8.546  ; 8.546  ; Rise       ; clock           ;
;  saidaIQ[7]     ; clock      ; 7.587  ; 7.587  ; Rise       ; clock           ;
; saidaMem[*]     ; clock      ; 12.105 ; 12.105 ; Rise       ; clock           ;
;  saidaMem[0]    ; clock      ; 11.569 ; 11.569 ; Rise       ; clock           ;
;  saidaMem[1]    ; clock      ; 11.870 ; 11.870 ; Rise       ; clock           ;
;  saidaMem[2]    ; clock      ; 11.890 ; 11.890 ; Rise       ; clock           ;
;  saidaMem[3]    ; clock      ; 12.105 ; 12.105 ; Rise       ; clock           ;
;  saidaMem[4]    ; clock      ; 11.368 ; 11.368 ; Rise       ; clock           ;
;  saidaMem[5]    ; clock      ; 11.220 ; 11.220 ; Rise       ; clock           ;
;  saidaMem[6]    ; clock      ; 11.894 ; 11.894 ; Rise       ; clock           ;
;  saidaMem[7]    ; clock      ; 11.950 ; 11.950 ; Rise       ; clock           ;
; saidaQueueFull  ; clock      ; 8.839  ; 8.839  ; Rise       ; clock           ;
; saidaQueueR     ; clock      ; 8.442  ; 8.442  ; Rise       ; clock           ;
; saidaQueueVazia ; clock      ; 7.790  ; 7.790  ; Rise       ; clock           ;
; saidaQueueW     ; clock      ; 8.849  ; 8.849  ; Rise       ; clock           ;
; saidaSI[*]      ; clock      ; 10.176 ; 10.176 ; Rise       ; clock           ;
;  saidaSI[0]     ; clock      ; 8.125  ; 8.125  ; Rise       ; clock           ;
;  saidaSI[1]     ; clock      ; 9.300  ; 9.300  ; Rise       ; clock           ;
;  saidaSI[2]     ; clock      ; 8.530  ; 8.530  ; Rise       ; clock           ;
;  saidaSI[3]     ; clock      ; 8.464  ; 8.464  ; Rise       ; clock           ;
;  saidaSI[4]     ; clock      ; 7.238  ; 7.238  ; Rise       ; clock           ;
;  saidaSI[5]     ; clock      ; 7.956  ; 7.956  ; Rise       ; clock           ;
;  saidaSI[6]     ; clock      ; 8.038  ; 8.038  ; Rise       ; clock           ;
;  saidaSI[7]     ; clock      ; 9.594  ; 9.594  ; Rise       ; clock           ;
;  saidaSI[8]     ; clock      ; 8.605  ; 8.605  ; Rise       ; clock           ;
;  saidaSI[9]     ; clock      ; 8.683  ; 8.683  ; Rise       ; clock           ;
;  saidaSI[10]    ; clock      ; 8.434  ; 8.434  ; Rise       ; clock           ;
;  saidaSI[11]    ; clock      ; 7.886  ; 7.886  ; Rise       ; clock           ;
;  saidaSI[12]    ; clock      ; 8.626  ; 8.626  ; Rise       ; clock           ;
;  saidaSI[13]    ; clock      ; 10.176 ; 10.176 ; Rise       ; clock           ;
;  saidaSI[14]    ; clock      ; 8.744  ; 8.744  ; Rise       ; clock           ;
;  saidaSI[15]    ; clock      ; 8.533  ; 8.533  ; Rise       ; clock           ;
; saidaSP[*]      ; clock      ; 10.472 ; 10.472 ; Rise       ; clock           ;
;  saidaSP[0]     ; clock      ; 10.005 ; 10.005 ; Rise       ; clock           ;
;  saidaSP[1]     ; clock      ; 8.504  ; 8.504  ; Rise       ; clock           ;
;  saidaSP[2]     ; clock      ; 9.930  ; 9.930  ; Rise       ; clock           ;
;  saidaSP[3]     ; clock      ; 8.988  ; 8.988  ; Rise       ; clock           ;
;  saidaSP[4]     ; clock      ; 9.605  ; 9.605  ; Rise       ; clock           ;
;  saidaSP[5]     ; clock      ; 8.043  ; 8.043  ; Rise       ; clock           ;
;  saidaSP[6]     ; clock      ; 8.431  ; 8.431  ; Rise       ; clock           ;
;  saidaSP[7]     ; clock      ; 8.934  ; 8.934  ; Rise       ; clock           ;
;  saidaSP[8]     ; clock      ; 7.707  ; 7.707  ; Rise       ; clock           ;
;  saidaSP[9]     ; clock      ; 10.034 ; 10.034 ; Rise       ; clock           ;
;  saidaSP[10]    ; clock      ; 9.947  ; 9.947  ; Rise       ; clock           ;
;  saidaSP[11]    ; clock      ; 8.243  ; 8.243  ; Rise       ; clock           ;
;  saidaSP[12]    ; clock      ; 8.561  ; 8.561  ; Rise       ; clock           ;
;  saidaSP[13]    ; clock      ; 9.292  ; 9.292  ; Rise       ; clock           ;
;  saidaSP[14]    ; clock      ; 7.846  ; 7.846  ; Rise       ; clock           ;
;  saidaSP[15]    ; clock      ; 10.472 ; 10.472 ; Rise       ; clock           ;
; saidaSS[*]      ; clock      ; 6.907  ; 6.907  ; Rise       ; clock           ;
;  saidaSS[0]     ; clock      ; 6.578  ; 6.578  ; Rise       ; clock           ;
;  saidaSS[1]     ; clock      ; 6.598  ; 6.598  ; Rise       ; clock           ;
;  saidaSS[2]     ; clock      ; 6.875  ; 6.875  ; Rise       ; clock           ;
;  saidaSS[3]     ; clock      ; 6.907  ; 6.907  ; Rise       ; clock           ;
;  saidaSS[4]     ; clock      ; 6.643  ; 6.643  ; Rise       ; clock           ;
;  saidaSS[5]     ; clock      ; 6.636  ; 6.636  ; Rise       ; clock           ;
;  saidaSS[6]     ; clock      ; 6.523  ; 6.523  ; Rise       ; clock           ;
;  saidaSS[7]     ; clock      ; 6.639  ; 6.639  ; Rise       ; clock           ;
;  saidaSS[8]     ; clock      ; 6.717  ; 6.717  ; Rise       ; clock           ;
;  saidaSS[9]     ; clock      ; 6.601  ; 6.601  ; Rise       ; clock           ;
;  saidaSS[10]    ; clock      ; 6.551  ; 6.551  ; Rise       ; clock           ;
;  saidaSS[11]    ; clock      ; 6.540  ; 6.540  ; Rise       ; clock           ;
;  saidaSS[12]    ; clock      ; 6.551  ; 6.551  ; Rise       ; clock           ;
;  saidaSS[13]    ; clock      ; 6.505  ; 6.505  ; Rise       ; clock           ;
;  saidaSS[14]    ; clock      ; 6.502  ; 6.502  ; Rise       ; clock           ;
;  saidaSS[15]    ; clock      ; 6.193  ; 6.193  ; Rise       ; clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; SFROut[*]       ; clock      ; 6.224  ; 6.224  ; Rise       ; clock           ;
;  SFROut[0]      ; clock      ; 9.044  ; 9.044  ; Rise       ; clock           ;
;  SFROut[1]      ; clock      ; 8.920  ; 8.920  ; Rise       ; clock           ;
;  SFROut[2]      ; clock      ; 8.528  ; 8.528  ; Rise       ; clock           ;
;  SFROut[3]      ; clock      ; 7.978  ; 7.978  ; Rise       ; clock           ;
;  SFROut[4]      ; clock      ; 7.946  ; 7.946  ; Rise       ; clock           ;
;  SFROut[5]      ; clock      ; 6.496  ; 6.496  ; Rise       ; clock           ;
;  SFROut[6]      ; clock      ; 8.212  ; 8.212  ; Rise       ; clock           ;
;  SFROut[7]      ; clock      ; 7.869  ; 7.869  ; Rise       ; clock           ;
;  SFROut[8]      ; clock      ; 6.263  ; 6.263  ; Rise       ; clock           ;
;  SFROut[9]      ; clock      ; 8.432  ; 8.432  ; Rise       ; clock           ;
;  SFROut[10]     ; clock      ; 6.224  ; 6.224  ; Rise       ; clock           ;
;  SFROut[11]     ; clock      ; 10.489 ; 10.489 ; Rise       ; clock           ;
;  SFROut[12]     ; clock      ; 6.550  ; 6.550  ; Rise       ; clock           ;
;  SFROut[13]     ; clock      ; 6.233  ; 6.233  ; Rise       ; clock           ;
;  SFROut[14]     ; clock      ; 6.504  ; 6.504  ; Rise       ; clock           ;
;  SFROut[15]     ; clock      ; 6.253  ; 6.253  ; Rise       ; clock           ;
; saidaAX[*]      ; clock      ; 7.784  ; 7.784  ; Rise       ; clock           ;
;  saidaAX[0]     ; clock      ; 9.141  ; 9.141  ; Rise       ; clock           ;
;  saidaAX[1]     ; clock      ; 8.248  ; 8.248  ; Rise       ; clock           ;
;  saidaAX[2]     ; clock      ; 9.769  ; 9.769  ; Rise       ; clock           ;
;  saidaAX[3]     ; clock      ; 10.456 ; 10.456 ; Rise       ; clock           ;
;  saidaAX[4]     ; clock      ; 8.623  ; 8.623  ; Rise       ; clock           ;
;  saidaAX[5]     ; clock      ; 7.784  ; 7.784  ; Rise       ; clock           ;
;  saidaAX[6]     ; clock      ; 8.778  ; 8.778  ; Rise       ; clock           ;
;  saidaAX[7]     ; clock      ; 8.943  ; 8.943  ; Rise       ; clock           ;
;  saidaAX[8]     ; clock      ; 9.528  ; 9.528  ; Rise       ; clock           ;
;  saidaAX[9]     ; clock      ; 9.439  ; 9.439  ; Rise       ; clock           ;
;  saidaAX[10]    ; clock      ; 8.414  ; 8.414  ; Rise       ; clock           ;
;  saidaAX[11]    ; clock      ; 8.407  ; 8.407  ; Rise       ; clock           ;
;  saidaAX[12]    ; clock      ; 9.164  ; 9.164  ; Rise       ; clock           ;
;  saidaAX[13]    ; clock      ; 9.045  ; 9.045  ; Rise       ; clock           ;
;  saidaAX[14]    ; clock      ; 8.809  ; 8.809  ; Rise       ; clock           ;
;  saidaAX[15]    ; clock      ; 8.520  ; 8.520  ; Rise       ; clock           ;
; saidaBP[*]      ; clock      ; 7.588  ; 7.588  ; Rise       ; clock           ;
;  saidaBP[0]     ; clock      ; 8.542  ; 8.542  ; Rise       ; clock           ;
;  saidaBP[1]     ; clock      ; 9.708  ; 9.708  ; Rise       ; clock           ;
;  saidaBP[2]     ; clock      ; 8.287  ; 8.287  ; Rise       ; clock           ;
;  saidaBP[3]     ; clock      ; 8.269  ; 8.269  ; Rise       ; clock           ;
;  saidaBP[4]     ; clock      ; 8.402  ; 8.402  ; Rise       ; clock           ;
;  saidaBP[5]     ; clock      ; 8.260  ; 8.260  ; Rise       ; clock           ;
;  saidaBP[6]     ; clock      ; 8.125  ; 8.125  ; Rise       ; clock           ;
;  saidaBP[7]     ; clock      ; 7.588  ; 7.588  ; Rise       ; clock           ;
;  saidaBP[8]     ; clock      ; 9.025  ; 9.025  ; Rise       ; clock           ;
;  saidaBP[9]     ; clock      ; 7.967  ; 7.967  ; Rise       ; clock           ;
;  saidaBP[10]    ; clock      ; 10.017 ; 10.017 ; Rise       ; clock           ;
;  saidaBP[11]    ; clock      ; 8.290  ; 8.290  ; Rise       ; clock           ;
;  saidaBP[12]    ; clock      ; 8.328  ; 8.328  ; Rise       ; clock           ;
;  saidaBP[13]    ; clock      ; 8.328  ; 8.328  ; Rise       ; clock           ;
;  saidaBP[14]    ; clock      ; 9.314  ; 9.314  ; Rise       ; clock           ;
;  saidaBP[15]    ; clock      ; 9.030  ; 9.030  ; Rise       ; clock           ;
; saidaBX[*]      ; clock      ; 7.946  ; 7.946  ; Rise       ; clock           ;
;  saidaBX[0]     ; clock      ; 8.825  ; 8.825  ; Rise       ; clock           ;
;  saidaBX[1]     ; clock      ; 8.973  ; 8.973  ; Rise       ; clock           ;
;  saidaBX[2]     ; clock      ; 8.930  ; 8.930  ; Rise       ; clock           ;
;  saidaBX[3]     ; clock      ; 9.739  ; 9.739  ; Rise       ; clock           ;
;  saidaBX[4]     ; clock      ; 9.382  ; 9.382  ; Rise       ; clock           ;
;  saidaBX[5]     ; clock      ; 9.089  ; 9.089  ; Rise       ; clock           ;
;  saidaBX[6]     ; clock      ; 7.946  ; 7.946  ; Rise       ; clock           ;
;  saidaBX[7]     ; clock      ; 8.953  ; 8.953  ; Rise       ; clock           ;
;  saidaBX[8]     ; clock      ; 9.355  ; 9.355  ; Rise       ; clock           ;
;  saidaBX[9]     ; clock      ; 8.357  ; 8.357  ; Rise       ; clock           ;
;  saidaBX[10]    ; clock      ; 8.069  ; 8.069  ; Rise       ; clock           ;
;  saidaBX[11]    ; clock      ; 9.011  ; 9.011  ; Rise       ; clock           ;
;  saidaBX[12]    ; clock      ; 8.420  ; 8.420  ; Rise       ; clock           ;
;  saidaBX[13]    ; clock      ; 9.665  ; 9.665  ; Rise       ; clock           ;
;  saidaBX[14]    ; clock      ; 8.527  ; 8.527  ; Rise       ; clock           ;
;  saidaBX[15]    ; clock      ; 11.187 ; 11.187 ; Rise       ; clock           ;
; saidaCS[*]      ; clock      ; 6.414  ; 6.414  ; Rise       ; clock           ;
;  saidaCS[0]     ; clock      ; 7.414  ; 7.414  ; Rise       ; clock           ;
;  saidaCS[1]     ; clock      ; 8.006  ; 8.006  ; Rise       ; clock           ;
;  saidaCS[2]     ; clock      ; 8.374  ; 8.374  ; Rise       ; clock           ;
;  saidaCS[3]     ; clock      ; 7.783  ; 7.783  ; Rise       ; clock           ;
;  saidaCS[4]     ; clock      ; 8.867  ; 8.867  ; Rise       ; clock           ;
;  saidaCS[5]     ; clock      ; 7.613  ; 7.613  ; Rise       ; clock           ;
;  saidaCS[6]     ; clock      ; 7.605  ; 7.605  ; Rise       ; clock           ;
;  saidaCS[7]     ; clock      ; 8.077  ; 8.077  ; Rise       ; clock           ;
;  saidaCS[8]     ; clock      ; 8.201  ; 8.201  ; Rise       ; clock           ;
;  saidaCS[9]     ; clock      ; 8.086  ; 8.086  ; Rise       ; clock           ;
;  saidaCS[10]    ; clock      ; 8.124  ; 8.124  ; Rise       ; clock           ;
;  saidaCS[11]    ; clock      ; 8.879  ; 8.879  ; Rise       ; clock           ;
;  saidaCS[12]    ; clock      ; 6.434  ; 6.434  ; Rise       ; clock           ;
;  saidaCS[13]    ; clock      ; 6.544  ; 6.544  ; Rise       ; clock           ;
;  saidaCS[14]    ; clock      ; 6.414  ; 6.414  ; Rise       ; clock           ;
;  saidaCS[15]    ; clock      ; 6.564  ; 6.564  ; Rise       ; clock           ;
; saidaCX[*]      ; clock      ; 7.884  ; 7.884  ; Rise       ; clock           ;
;  saidaCX[0]     ; clock      ; 8.560  ; 8.560  ; Rise       ; clock           ;
;  saidaCX[1]     ; clock      ; 9.023  ; 9.023  ; Rise       ; clock           ;
;  saidaCX[2]     ; clock      ; 11.180 ; 11.180 ; Rise       ; clock           ;
;  saidaCX[3]     ; clock      ; 8.686  ; 8.686  ; Rise       ; clock           ;
;  saidaCX[4]     ; clock      ; 8.512  ; 8.512  ; Rise       ; clock           ;
;  saidaCX[5]     ; clock      ; 9.722  ; 9.722  ; Rise       ; clock           ;
;  saidaCX[6]     ; clock      ; 8.411  ; 8.411  ; Rise       ; clock           ;
;  saidaCX[7]     ; clock      ; 7.884  ; 7.884  ; Rise       ; clock           ;
;  saidaCX[8]     ; clock      ; 9.368  ; 9.368  ; Rise       ; clock           ;
;  saidaCX[9]     ; clock      ; 9.231  ; 9.231  ; Rise       ; clock           ;
;  saidaCX[10]    ; clock      ; 9.072  ; 9.072  ; Rise       ; clock           ;
;  saidaCX[11]    ; clock      ; 8.065  ; 8.065  ; Rise       ; clock           ;
;  saidaCX[12]    ; clock      ; 8.259  ; 8.259  ; Rise       ; clock           ;
;  saidaCX[13]    ; clock      ; 9.223  ; 9.223  ; Rise       ; clock           ;
;  saidaCX[14]    ; clock      ; 9.036  ; 9.036  ; Rise       ; clock           ;
;  saidaCX[15]    ; clock      ; 8.518  ; 8.518  ; Rise       ; clock           ;
; saidaDI[*]      ; clock      ; 7.977  ; 7.977  ; Rise       ; clock           ;
;  saidaDI[0]     ; clock      ; 8.397  ; 8.397  ; Rise       ; clock           ;
;  saidaDI[1]     ; clock      ; 8.064  ; 8.064  ; Rise       ; clock           ;
;  saidaDI[2]     ; clock      ; 9.084  ; 9.084  ; Rise       ; clock           ;
;  saidaDI[3]     ; clock      ; 9.180  ; 9.180  ; Rise       ; clock           ;
;  saidaDI[4]     ; clock      ; 8.515  ; 8.515  ; Rise       ; clock           ;
;  saidaDI[5]     ; clock      ; 8.794  ; 8.794  ; Rise       ; clock           ;
;  saidaDI[6]     ; clock      ; 8.909  ; 8.909  ; Rise       ; clock           ;
;  saidaDI[7]     ; clock      ; 9.116  ; 9.116  ; Rise       ; clock           ;
;  saidaDI[8]     ; clock      ; 9.080  ; 9.080  ; Rise       ; clock           ;
;  saidaDI[9]     ; clock      ; 9.364  ; 9.364  ; Rise       ; clock           ;
;  saidaDI[10]    ; clock      ; 8.853  ; 8.853  ; Rise       ; clock           ;
;  saidaDI[11]    ; clock      ; 8.517  ; 8.517  ; Rise       ; clock           ;
;  saidaDI[12]    ; clock      ; 8.080  ; 8.080  ; Rise       ; clock           ;
;  saidaDI[13]    ; clock      ; 8.080  ; 8.080  ; Rise       ; clock           ;
;  saidaDI[14]    ; clock      ; 7.977  ; 7.977  ; Rise       ; clock           ;
;  saidaDI[15]    ; clock      ; 9.014  ; 9.014  ; Rise       ; clock           ;
; saidaDS[*]      ; clock      ; 6.230  ; 6.230  ; Rise       ; clock           ;
;  saidaDS[0]     ; clock      ; 6.587  ; 6.587  ; Rise       ; clock           ;
;  saidaDS[1]     ; clock      ; 6.526  ; 6.526  ; Rise       ; clock           ;
;  saidaDS[2]     ; clock      ; 6.571  ; 6.571  ; Rise       ; clock           ;
;  saidaDS[3]     ; clock      ; 6.240  ; 6.240  ; Rise       ; clock           ;
;  saidaDS[4]     ; clock      ; 6.540  ; 6.540  ; Rise       ; clock           ;
;  saidaDS[5]     ; clock      ; 6.519  ; 6.519  ; Rise       ; clock           ;
;  saidaDS[6]     ; clock      ; 6.560  ; 6.560  ; Rise       ; clock           ;
;  saidaDS[7]     ; clock      ; 6.230  ; 6.230  ; Rise       ; clock           ;
;  saidaDS[8]     ; clock      ; 6.552  ; 6.552  ; Rise       ; clock           ;
;  saidaDS[9]     ; clock      ; 6.565  ; 6.565  ; Rise       ; clock           ;
;  saidaDS[10]    ; clock      ; 6.571  ; 6.571  ; Rise       ; clock           ;
;  saidaDS[11]    ; clock      ; 6.644  ; 6.644  ; Rise       ; clock           ;
;  saidaDS[12]    ; clock      ; 6.575  ; 6.575  ; Rise       ; clock           ;
;  saidaDS[13]    ; clock      ; 6.932  ; 6.932  ; Rise       ; clock           ;
;  saidaDS[14]    ; clock      ; 6.925  ; 6.925  ; Rise       ; clock           ;
;  saidaDS[15]    ; clock      ; 6.677  ; 6.677  ; Rise       ; clock           ;
; saidaDX[*]      ; clock      ; 7.986  ; 7.986  ; Rise       ; clock           ;
;  saidaDX[0]     ; clock      ; 8.461  ; 8.461  ; Rise       ; clock           ;
;  saidaDX[1]     ; clock      ; 8.388  ; 8.388  ; Rise       ; clock           ;
;  saidaDX[2]     ; clock      ; 8.491  ; 8.491  ; Rise       ; clock           ;
;  saidaDX[3]     ; clock      ; 10.462 ; 10.462 ; Rise       ; clock           ;
;  saidaDX[4]     ; clock      ; 9.431  ; 9.431  ; Rise       ; clock           ;
;  saidaDX[5]     ; clock      ; 7.986  ; 7.986  ; Rise       ; clock           ;
;  saidaDX[6]     ; clock      ; 8.507  ; 8.507  ; Rise       ; clock           ;
;  saidaDX[7]     ; clock      ; 8.816  ; 8.816  ; Rise       ; clock           ;
;  saidaDX[8]     ; clock      ; 9.879  ; 9.879  ; Rise       ; clock           ;
;  saidaDX[9]     ; clock      ; 9.035  ; 9.035  ; Rise       ; clock           ;
;  saidaDX[10]    ; clock      ; 9.642  ; 9.642  ; Rise       ; clock           ;
;  saidaDX[11]    ; clock      ; 9.196  ; 9.196  ; Rise       ; clock           ;
;  saidaDX[12]    ; clock      ; 9.382  ; 9.382  ; Rise       ; clock           ;
;  saidaDX[13]    ; clock      ; 9.692  ; 9.692  ; Rise       ; clock           ;
;  saidaDX[14]    ; clock      ; 8.795  ; 8.795  ; Rise       ; clock           ;
;  saidaDX[15]    ; clock      ; 8.772  ; 8.772  ; Rise       ; clock           ;
; saidaES[*]      ; clock      ; 6.195  ; 6.195  ; Rise       ; clock           ;
;  saidaES[0]     ; clock      ; 6.515  ; 6.515  ; Rise       ; clock           ;
;  saidaES[1]     ; clock      ; 6.527  ; 6.527  ; Rise       ; clock           ;
;  saidaES[2]     ; clock      ; 6.221  ; 6.221  ; Rise       ; clock           ;
;  saidaES[3]     ; clock      ; 6.510  ; 6.510  ; Rise       ; clock           ;
;  saidaES[4]     ; clock      ; 6.525  ; 6.525  ; Rise       ; clock           ;
;  saidaES[5]     ; clock      ; 6.212  ; 6.212  ; Rise       ; clock           ;
;  saidaES[6]     ; clock      ; 6.195  ; 6.195  ; Rise       ; clock           ;
;  saidaES[7]     ; clock      ; 6.522  ; 6.522  ; Rise       ; clock           ;
;  saidaES[8]     ; clock      ; 6.532  ; 6.532  ; Rise       ; clock           ;
;  saidaES[9]     ; clock      ; 6.561  ; 6.561  ; Rise       ; clock           ;
;  saidaES[10]    ; clock      ; 6.262  ; 6.262  ; Rise       ; clock           ;
;  saidaES[11]    ; clock      ; 6.291  ; 6.291  ; Rise       ; clock           ;
;  saidaES[12]    ; clock      ; 6.538  ; 6.538  ; Rise       ; clock           ;
;  saidaES[13]    ; clock      ; 6.625  ; 6.625  ; Rise       ; clock           ;
;  saidaES[14]    ; clock      ; 6.825  ; 6.825  ; Rise       ; clock           ;
;  saidaES[15]    ; clock      ; 6.552  ; 6.552  ; Rise       ; clock           ;
; saidaI1[*]      ; clock      ; 6.208  ; 6.208  ; Rise       ; clock           ;
;  saidaI1[0]     ; clock      ; 6.584  ; 6.584  ; Rise       ; clock           ;
;  saidaI1[1]     ; clock      ; 6.442  ; 6.442  ; Rise       ; clock           ;
;  saidaI1[2]     ; clock      ; 6.598  ; 6.598  ; Rise       ; clock           ;
;  saidaI1[3]     ; clock      ; 6.482  ; 6.482  ; Rise       ; clock           ;
;  saidaI1[4]     ; clock      ; 6.586  ; 6.586  ; Rise       ; clock           ;
;  saidaI1[5]     ; clock      ; 6.587  ; 6.587  ; Rise       ; clock           ;
;  saidaI1[6]     ; clock      ; 6.740  ; 6.740  ; Rise       ; clock           ;
;  saidaI1[7]     ; clock      ; 6.697  ; 6.697  ; Rise       ; clock           ;
;  saidaI1[8]     ; clock      ; 6.452  ; 6.452  ; Rise       ; clock           ;
;  saidaI1[9]     ; clock      ; 6.554  ; 6.554  ; Rise       ; clock           ;
;  saidaI1[10]    ; clock      ; 6.498  ; 6.498  ; Rise       ; clock           ;
;  saidaI1[11]    ; clock      ; 6.514  ; 6.514  ; Rise       ; clock           ;
;  saidaI1[12]    ; clock      ; 6.497  ; 6.497  ; Rise       ; clock           ;
;  saidaI1[13]    ; clock      ; 6.617  ; 6.617  ; Rise       ; clock           ;
;  saidaI1[14]    ; clock      ; 6.682  ; 6.682  ; Rise       ; clock           ;
;  saidaI1[15]    ; clock      ; 6.208  ; 6.208  ; Rise       ; clock           ;
; saidaI2[*]      ; clock      ; 6.173  ; 6.173  ; Rise       ; clock           ;
;  saidaI2[0]     ; clock      ; 6.528  ; 6.528  ; Rise       ; clock           ;
;  saidaI2[1]     ; clock      ; 6.173  ; 6.173  ; Rise       ; clock           ;
;  saidaI2[2]     ; clock      ; 6.564  ; 6.564  ; Rise       ; clock           ;
;  saidaI2[3]     ; clock      ; 6.467  ; 6.467  ; Rise       ; clock           ;
;  saidaI2[4]     ; clock      ; 6.525  ; 6.525  ; Rise       ; clock           ;
;  saidaI2[5]     ; clock      ; 6.220  ; 6.220  ; Rise       ; clock           ;
;  saidaI2[6]     ; clock      ; 6.518  ; 6.518  ; Rise       ; clock           ;
;  saidaI2[7]     ; clock      ; 6.537  ; 6.537  ; Rise       ; clock           ;
;  saidaI2[8]     ; clock      ; 6.465  ; 6.465  ; Rise       ; clock           ;
;  saidaI2[9]     ; clock      ; 6.647  ; 6.647  ; Rise       ; clock           ;
;  saidaI2[10]    ; clock      ; 6.241  ; 6.241  ; Rise       ; clock           ;
;  saidaI2[11]    ; clock      ; 6.577  ; 6.577  ; Rise       ; clock           ;
;  saidaI2[12]    ; clock      ; 6.845  ; 6.845  ; Rise       ; clock           ;
;  saidaI2[13]    ; clock      ; 6.537  ; 6.537  ; Rise       ; clock           ;
;  saidaI2[14]    ; clock      ; 6.608  ; 6.608  ; Rise       ; clock           ;
;  saidaI2[15]    ; clock      ; 6.578  ; 6.578  ; Rise       ; clock           ;
; saidaI3[*]      ; clock      ; 6.291  ; 6.291  ; Rise       ; clock           ;
;  saidaI3[0]     ; clock      ; 6.581  ; 6.581  ; Rise       ; clock           ;
;  saidaI3[1]     ; clock      ; 6.291  ; 6.291  ; Rise       ; clock           ;
;  saidaI3[2]     ; clock      ; 6.608  ; 6.608  ; Rise       ; clock           ;
;  saidaI3[3]     ; clock      ; 6.627  ; 6.627  ; Rise       ; clock           ;
;  saidaI3[4]     ; clock      ; 6.667  ; 6.667  ; Rise       ; clock           ;
;  saidaI3[5]     ; clock      ; 6.451  ; 6.451  ; Rise       ; clock           ;
;  saidaI3[6]     ; clock      ; 6.504  ; 6.504  ; Rise       ; clock           ;
;  saidaI3[7]     ; clock      ; 6.620  ; 6.620  ; Rise       ; clock           ;
;  saidaI3[8]     ; clock      ; 6.567  ; 6.567  ; Rise       ; clock           ;
;  saidaI3[9]     ; clock      ; 6.532  ; 6.532  ; Rise       ; clock           ;
;  saidaI3[10]    ; clock      ; 6.552  ; 6.552  ; Rise       ; clock           ;
;  saidaI3[11]    ; clock      ; 6.588  ; 6.588  ; Rise       ; clock           ;
;  saidaI3[12]    ; clock      ; 6.671  ; 6.671  ; Rise       ; clock           ;
;  saidaI3[13]    ; clock      ; 6.560  ; 6.560  ; Rise       ; clock           ;
;  saidaI3[14]    ; clock      ; 6.561  ; 6.561  ; Rise       ; clock           ;
;  saidaI3[15]    ; clock      ; 6.535  ; 6.535  ; Rise       ; clock           ;
; saidaIP[*]      ; clock      ; 7.183  ; 7.183  ; Rise       ; clock           ;
;  saidaIP[0]     ; clock      ; 9.254  ; 9.254  ; Rise       ; clock           ;
;  saidaIP[1]     ; clock      ; 10.017 ; 10.017 ; Rise       ; clock           ;
;  saidaIP[2]     ; clock      ; 8.584  ; 8.584  ; Rise       ; clock           ;
;  saidaIP[3]     ; clock      ; 9.900  ; 9.900  ; Rise       ; clock           ;
;  saidaIP[4]     ; clock      ; 9.878  ; 9.878  ; Rise       ; clock           ;
;  saidaIP[5]     ; clock      ; 9.865  ; 9.865  ; Rise       ; clock           ;
;  saidaIP[6]     ; clock      ; 10.379 ; 10.379 ; Rise       ; clock           ;
;  saidaIP[7]     ; clock      ; 9.768  ; 9.768  ; Rise       ; clock           ;
;  saidaIP[8]     ; clock      ; 7.194  ; 7.194  ; Rise       ; clock           ;
;  saidaIP[9]     ; clock      ; 7.183  ; 7.183  ; Rise       ; clock           ;
;  saidaIP[10]    ; clock      ; 8.203  ; 8.203  ; Rise       ; clock           ;
;  saidaIP[11]    ; clock      ; 8.172  ; 8.172  ; Rise       ; clock           ;
;  saidaIP[12]    ; clock      ; 7.698  ; 7.698  ; Rise       ; clock           ;
;  saidaIP[13]    ; clock      ; 7.466  ; 7.466  ; Rise       ; clock           ;
;  saidaIP[14]    ; clock      ; 7.923  ; 7.923  ; Rise       ; clock           ;
;  saidaIP[15]    ; clock      ; 7.941  ; 7.941  ; Rise       ; clock           ;
; saidaIQ[*]      ; clock      ; 7.587  ; 7.587  ; Rise       ; clock           ;
;  saidaIQ[0]     ; clock      ; 7.636  ; 7.636  ; Rise       ; clock           ;
;  saidaIQ[1]     ; clock      ; 8.452  ; 8.452  ; Rise       ; clock           ;
;  saidaIQ[2]     ; clock      ; 7.637  ; 7.637  ; Rise       ; clock           ;
;  saidaIQ[3]     ; clock      ; 8.473  ; 8.473  ; Rise       ; clock           ;
;  saidaIQ[4]     ; clock      ; 7.823  ; 7.823  ; Rise       ; clock           ;
;  saidaIQ[5]     ; clock      ; 9.040  ; 9.040  ; Rise       ; clock           ;
;  saidaIQ[6]     ; clock      ; 8.546  ; 8.546  ; Rise       ; clock           ;
;  saidaIQ[7]     ; clock      ; 7.587  ; 7.587  ; Rise       ; clock           ;
; saidaMem[*]     ; clock      ; 8.508  ; 8.508  ; Rise       ; clock           ;
;  saidaMem[0]    ; clock      ; 8.654  ; 8.654  ; Rise       ; clock           ;
;  saidaMem[1]    ; clock      ; 8.533  ; 8.533  ; Rise       ; clock           ;
;  saidaMem[2]    ; clock      ; 9.319  ; 9.319  ; Rise       ; clock           ;
;  saidaMem[3]    ; clock      ; 10.121 ; 10.121 ; Rise       ; clock           ;
;  saidaMem[4]    ; clock      ; 8.988  ; 8.988  ; Rise       ; clock           ;
;  saidaMem[5]    ; clock      ; 8.508  ; 8.508  ; Rise       ; clock           ;
;  saidaMem[6]    ; clock      ; 9.126  ; 9.126  ; Rise       ; clock           ;
;  saidaMem[7]    ; clock      ; 9.525  ; 9.525  ; Rise       ; clock           ;
; saidaQueueFull  ; clock      ; 8.839  ; 8.839  ; Rise       ; clock           ;
; saidaQueueR     ; clock      ; 8.442  ; 8.442  ; Rise       ; clock           ;
; saidaQueueVazia ; clock      ; 7.790  ; 7.790  ; Rise       ; clock           ;
; saidaQueueW     ; clock      ; 8.849  ; 8.849  ; Rise       ; clock           ;
; saidaSI[*]      ; clock      ; 7.238  ; 7.238  ; Rise       ; clock           ;
;  saidaSI[0]     ; clock      ; 8.125  ; 8.125  ; Rise       ; clock           ;
;  saidaSI[1]     ; clock      ; 9.300  ; 9.300  ; Rise       ; clock           ;
;  saidaSI[2]     ; clock      ; 8.530  ; 8.530  ; Rise       ; clock           ;
;  saidaSI[3]     ; clock      ; 8.464  ; 8.464  ; Rise       ; clock           ;
;  saidaSI[4]     ; clock      ; 7.238  ; 7.238  ; Rise       ; clock           ;
;  saidaSI[5]     ; clock      ; 7.956  ; 7.956  ; Rise       ; clock           ;
;  saidaSI[6]     ; clock      ; 8.038  ; 8.038  ; Rise       ; clock           ;
;  saidaSI[7]     ; clock      ; 9.594  ; 9.594  ; Rise       ; clock           ;
;  saidaSI[8]     ; clock      ; 8.605  ; 8.605  ; Rise       ; clock           ;
;  saidaSI[9]     ; clock      ; 8.683  ; 8.683  ; Rise       ; clock           ;
;  saidaSI[10]    ; clock      ; 8.434  ; 8.434  ; Rise       ; clock           ;
;  saidaSI[11]    ; clock      ; 7.886  ; 7.886  ; Rise       ; clock           ;
;  saidaSI[12]    ; clock      ; 8.626  ; 8.626  ; Rise       ; clock           ;
;  saidaSI[13]    ; clock      ; 10.176 ; 10.176 ; Rise       ; clock           ;
;  saidaSI[14]    ; clock      ; 8.744  ; 8.744  ; Rise       ; clock           ;
;  saidaSI[15]    ; clock      ; 8.533  ; 8.533  ; Rise       ; clock           ;
; saidaSP[*]      ; clock      ; 7.707  ; 7.707  ; Rise       ; clock           ;
;  saidaSP[0]     ; clock      ; 10.005 ; 10.005 ; Rise       ; clock           ;
;  saidaSP[1]     ; clock      ; 8.504  ; 8.504  ; Rise       ; clock           ;
;  saidaSP[2]     ; clock      ; 9.930  ; 9.930  ; Rise       ; clock           ;
;  saidaSP[3]     ; clock      ; 8.988  ; 8.988  ; Rise       ; clock           ;
;  saidaSP[4]     ; clock      ; 9.605  ; 9.605  ; Rise       ; clock           ;
;  saidaSP[5]     ; clock      ; 8.043  ; 8.043  ; Rise       ; clock           ;
;  saidaSP[6]     ; clock      ; 8.431  ; 8.431  ; Rise       ; clock           ;
;  saidaSP[7]     ; clock      ; 8.934  ; 8.934  ; Rise       ; clock           ;
;  saidaSP[8]     ; clock      ; 7.707  ; 7.707  ; Rise       ; clock           ;
;  saidaSP[9]     ; clock      ; 10.034 ; 10.034 ; Rise       ; clock           ;
;  saidaSP[10]    ; clock      ; 9.947  ; 9.947  ; Rise       ; clock           ;
;  saidaSP[11]    ; clock      ; 8.243  ; 8.243  ; Rise       ; clock           ;
;  saidaSP[12]    ; clock      ; 8.561  ; 8.561  ; Rise       ; clock           ;
;  saidaSP[13]    ; clock      ; 9.292  ; 9.292  ; Rise       ; clock           ;
;  saidaSP[14]    ; clock      ; 7.846  ; 7.846  ; Rise       ; clock           ;
;  saidaSP[15]    ; clock      ; 10.472 ; 10.472 ; Rise       ; clock           ;
; saidaSS[*]      ; clock      ; 6.193  ; 6.193  ; Rise       ; clock           ;
;  saidaSS[0]     ; clock      ; 6.578  ; 6.578  ; Rise       ; clock           ;
;  saidaSS[1]     ; clock      ; 6.598  ; 6.598  ; Rise       ; clock           ;
;  saidaSS[2]     ; clock      ; 6.875  ; 6.875  ; Rise       ; clock           ;
;  saidaSS[3]     ; clock      ; 6.907  ; 6.907  ; Rise       ; clock           ;
;  saidaSS[4]     ; clock      ; 6.643  ; 6.643  ; Rise       ; clock           ;
;  saidaSS[5]     ; clock      ; 6.636  ; 6.636  ; Rise       ; clock           ;
;  saidaSS[6]     ; clock      ; 6.523  ; 6.523  ; Rise       ; clock           ;
;  saidaSS[7]     ; clock      ; 6.639  ; 6.639  ; Rise       ; clock           ;
;  saidaSS[8]     ; clock      ; 6.717  ; 6.717  ; Rise       ; clock           ;
;  saidaSS[9]     ; clock      ; 6.601  ; 6.601  ; Rise       ; clock           ;
;  saidaSS[10]    ; clock      ; 6.551  ; 6.551  ; Rise       ; clock           ;
;  saidaSS[11]    ; clock      ; 6.540  ; 6.540  ; Rise       ; clock           ;
;  saidaSS[12]    ; clock      ; 6.551  ; 6.551  ; Rise       ; clock           ;
;  saidaSS[13]    ; clock      ; 6.505  ; 6.505  ; Rise       ; clock           ;
;  saidaSS[14]    ; clock      ; 6.502  ; 6.502  ; Rise       ; clock           ;
;  saidaSS[15]    ; clock      ; 6.193  ; 6.193  ; Rise       ; clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------+
; Fast Model Setup Summary                                 ;
+--------------------------------+---------+---------------+
; Clock                          ; Slack   ; End Point TNS ;
+--------------------------------+---------+---------------+
; EU_Control_System:ECS|OPULA[0] ; -56.479 ; -942.221      ;
; clock                          ; -2.603  ; -3948.178     ;
+--------------------------------+---------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; EU_Control_System:ECS|OPULA[0] ; -1.729 ; -32.300       ;
; clock                          ; 0.215  ; 0.000         ;
+--------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clock                          ; -2.000 ; -8096.380     ;
; EU_Control_System:ECS|OPULA[0] ; 0.285  ; 0.000         ;
+--------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'EU_Control_System:ECS|OPULA[0]'                                                                                                                    ;
+---------+-------------------------------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node                ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; -56.479 ; RegisterTemp:RT|Registrador16:RegR2|q[13] ; ULA:ALU|SOperando1[11] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.275      ; 57.850     ;
; -56.462 ; RegisterTemp:RT|Registrador16:RegR2|q[13] ; ULA:ALU|SOperando1[14] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.277      ; 57.844     ;
; -56.456 ; RegisterTemp:RT|Registrador16:RegR2|q[12] ; ULA:ALU|SOperando1[11] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.277      ; 57.829     ;
; -56.439 ; RegisterTemp:RT|Registrador16:RegR2|q[12] ; ULA:ALU|SOperando1[14] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.279      ; 57.823     ;
; -56.414 ; RegisterTemp:RT|Registrador16:RegR2|q[13] ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.276      ; 57.799     ;
; -56.413 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[11] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.278      ; 57.787     ;
; -56.396 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[14] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.280      ; 57.781     ;
; -56.391 ; RegisterTemp:RT|Registrador16:RegR2|q[12] ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.278      ; 57.778     ;
; -56.348 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.279      ; 57.736     ;
; -56.300 ; RegisterTemp:RT|Registrador16:RegR2|q[14] ; ULA:ALU|SOperando1[11] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.280      ; 57.676     ;
; -56.283 ; RegisterTemp:RT|Registrador16:RegR2|q[14] ; ULA:ALU|SOperando1[14] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.282      ; 57.670     ;
; -56.280 ; RegisterTemp:RT|Registrador16:RegR2|q[13] ; ULA:ALU|SOperando1[10] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.240      ; 57.626     ;
; -56.257 ; RegisterTemp:RT|Registrador16:RegR2|q[12] ; ULA:ALU|SOperando1[10] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.242      ; 57.605     ;
; -56.242 ; RegisterTemp:RT|Registrador16:RegR2|q[13] ; ULA:ALU|SOperando1[9]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.276      ; 57.629     ;
; -56.235 ; RegisterTemp:RT|Registrador16:RegR2|q[14] ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.281      ; 57.625     ;
; -56.219 ; RegisterTemp:RT|Registrador16:RegR2|q[12] ; ULA:ALU|SOperando1[9]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.278      ; 57.608     ;
; -56.214 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[10] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.243      ; 57.563     ;
; -56.198 ; RegisterTemp:RT|Registrador16:RegR2|q[11] ; ULA:ALU|SOperando1[11] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.275      ; 57.569     ;
; -56.181 ; RegisterTemp:RT|Registrador16:RegR2|q[11] ; ULA:ALU|SOperando1[14] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.277      ; 57.563     ;
; -56.176 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[9]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.279      ; 57.566     ;
; -56.175 ; RegisterTemp:RT|Registrador16:RegR2|q[13] ; ULA:ALU|SOperando1[15] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.277      ; 57.560     ;
; -56.152 ; RegisterTemp:RT|Registrador16:RegR2|q[12] ; ULA:ALU|SOperando1[15] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.279      ; 57.539     ;
; -56.133 ; RegisterTemp:RT|Registrador16:RegR2|q[11] ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.276      ; 57.518     ;
; -56.109 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[15] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.280      ; 57.497     ;
; -56.101 ; RegisterTemp:RT|Registrador16:RegR2|q[14] ; ULA:ALU|SOperando1[10] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.245      ; 57.452     ;
; -56.063 ; RegisterTemp:RT|Registrador16:RegR2|q[14] ; ULA:ALU|SOperando1[9]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.281      ; 57.455     ;
; -56.057 ; RegisterTemp:RT|Registrador16:RegR2|q[8]  ; ULA:ALU|SOperando1[11] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.278      ; 57.431     ;
; -56.056 ; RegisterTemp:RT|Registrador16:RegR2|q[13] ; ULA:ALU|SOperando1[12] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.279      ; 57.431     ;
; -56.040 ; RegisterTemp:RT|Registrador16:RegR2|q[8]  ; ULA:ALU|SOperando1[14] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.280      ; 57.425     ;
; -56.035 ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[11] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.278      ; 57.409     ;
; -56.033 ; RegisterTemp:RT|Registrador16:RegR2|q[12] ; ULA:ALU|SOperando1[12] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.281      ; 57.410     ;
; -56.019 ; RegisterTemp:RT|Registrador16:RegR2|q[13] ; ULA:ALU|SOperando1[8]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.274      ; 57.400     ;
; -56.018 ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[14] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.280      ; 57.403     ;
; -55.999 ; RegisterTemp:RT|Registrador16:RegR2|q[11] ; ULA:ALU|SOperando1[10] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.240      ; 57.345     ;
; -55.996 ; RegisterTemp:RT|Registrador16:RegR2|q[14] ; ULA:ALU|SOperando1[15] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.282      ; 57.386     ;
; -55.996 ; RegisterTemp:RT|Registrador16:RegR2|q[12] ; ULA:ALU|SOperando1[8]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.276      ; 57.379     ;
; -55.992 ; RegisterTemp:RT|Registrador16:RegR2|q[8]  ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.279      ; 57.380     ;
; -55.990 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[12] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.282      ; 57.368     ;
; -55.972 ; RegisterTemp:RT|Registrador16:RegR2|q[9]  ; ULA:ALU|SOperando1[11] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.280      ; 57.348     ;
; -55.970 ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.279      ; 57.358     ;
; -55.961 ; RegisterTemp:RT|Registrador16:RegR2|q[11] ; ULA:ALU|SOperando1[9]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.276      ; 57.348     ;
; -55.955 ; RegisterTemp:RT|Registrador16:RegR2|q[9]  ; ULA:ALU|SOperando1[14] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.282      ; 57.342     ;
; -55.953 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[8]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.277      ; 57.337     ;
; -55.950 ; RegisterTemp:RT|Registrador16:RegR2|q[10] ; ULA:ALU|SOperando1[11] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.280      ; 57.326     ;
; -55.933 ; RegisterTemp:RT|Registrador16:RegR2|q[10] ; ULA:ALU|SOperando1[14] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.282      ; 57.320     ;
; -55.927 ; RegisterTemp:RT|Registrador16:RegR2|q[7]  ; ULA:ALU|SOperando1[11] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.275      ; 57.298     ;
; -55.926 ; RegisterTemp:RT|Registrador16:RegR2|q[4]  ; ULA:ALU|SOperando1[11] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.277      ; 57.299     ;
; -55.910 ; RegisterTemp:RT|Registrador16:RegR2|q[7]  ; ULA:ALU|SOperando1[14] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.277      ; 57.292     ;
; -55.909 ; RegisterTemp:RT|Registrador16:RegR2|q[4]  ; ULA:ALU|SOperando1[14] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.279      ; 57.293     ;
; -55.907 ; RegisterTemp:RT|Registrador16:RegR2|q[9]  ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.281      ; 57.297     ;
; -55.894 ; RegisterTemp:RT|Registrador16:RegR2|q[11] ; ULA:ALU|SOperando1[15] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.277      ; 57.279     ;
; -55.885 ; RegisterTemp:RT|Registrador16:RegR2|q[10] ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.281      ; 57.275     ;
; -55.877 ; RegisterTemp:RT|Registrador16:RegR2|q[14] ; ULA:ALU|SOperando1[12] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.284      ; 57.257     ;
; -55.864 ; RegisterTemp:RT|Registrador16:RegR2|q[5]  ; ULA:ALU|SOperando1[11] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.278      ; 57.238     ;
; -55.862 ; RegisterTemp:RT|Registrador16:RegR2|q[7]  ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.276      ; 57.247     ;
; -55.861 ; RegisterTemp:RT|Registrador16:RegR2|q[4]  ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.278      ; 57.248     ;
; -55.858 ; RegisterTemp:RT|Registrador16:RegR2|q[8]  ; ULA:ALU|SOperando1[10] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.243      ; 57.207     ;
; -55.857 ; RegisterTemp:RT|Registrador16:RegR2|q[0]  ; ULA:ALU|SOperando1[11] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.274      ; 57.227     ;
; -55.847 ; RegisterTemp:RT|Registrador16:RegR2|q[5]  ; ULA:ALU|SOperando1[14] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.280      ; 57.232     ;
; -55.840 ; RegisterTemp:RT|Registrador16:RegR2|q[0]  ; ULA:ALU|SOperando1[14] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.276      ; 57.221     ;
; -55.840 ; RegisterTemp:RT|Registrador16:RegR2|q[14] ; ULA:ALU|SOperando1[8]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.279      ; 57.226     ;
; -55.836 ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[10] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.243      ; 57.185     ;
; -55.825 ; RegisterTemp:RT|Registrador16:RegR2|q[1]  ; ULA:ALU|SOperando1[11] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.274      ; 57.195     ;
; -55.820 ; RegisterTemp:RT|Registrador16:RegR2|q[8]  ; ULA:ALU|SOperando1[9]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.279      ; 57.210     ;
; -55.808 ; RegisterTemp:RT|Registrador16:RegR2|q[1]  ; ULA:ALU|SOperando1[14] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.276      ; 57.189     ;
; -55.799 ; RegisterTemp:RT|Registrador16:RegR2|q[5]  ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.279      ; 57.187     ;
; -55.798 ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[9]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.279      ; 57.188     ;
; -55.795 ; RegisterTemp:RT|Registrador16:RegR2|q[2]  ; ULA:ALU|SOperando1[11] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.274      ; 57.165     ;
; -55.792 ; RegisterTemp:RT|Registrador16:RegR2|q[0]  ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.275      ; 57.176     ;
; -55.778 ; RegisterTemp:RT|Registrador16:RegR2|q[2]  ; ULA:ALU|SOperando1[14] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.276      ; 57.159     ;
; -55.775 ; RegisterTemp:RT|Registrador16:RegR2|q[11] ; ULA:ALU|SOperando1[12] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.279      ; 57.150     ;
; -55.773 ; RegisterTemp:RT|Registrador16:RegR2|q[9]  ; ULA:ALU|SOperando1[10] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.245      ; 57.124     ;
; -55.760 ; RegisterTemp:RT|Registrador16:RegR2|q[1]  ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.275      ; 57.144     ;
; -55.753 ; RegisterTemp:RT|Registrador16:RegR2|q[8]  ; ULA:ALU|SOperando1[15] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.280      ; 57.141     ;
; -55.751 ; RegisterTemp:RT|Registrador16:RegR2|q[10] ; ULA:ALU|SOperando1[10] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.245      ; 57.102     ;
; -55.738 ; RegisterTemp:RT|Registrador16:RegR2|q[11] ; ULA:ALU|SOperando1[8]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.274      ; 57.119     ;
; -55.735 ; RegisterTemp:RT|Registrador16:RegR2|q[9]  ; ULA:ALU|SOperando1[9]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.281      ; 57.127     ;
; -55.731 ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[15] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.280      ; 57.119     ;
; -55.730 ; RegisterTemp:RT|Registrador16:RegR2|q[2]  ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.275      ; 57.114     ;
; -55.728 ; RegisterTemp:RT|Registrador16:RegR2|q[7]  ; ULA:ALU|SOperando1[10] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.240      ; 57.074     ;
; -55.727 ; RegisterTemp:RT|Registrador16:RegR2|q[4]  ; ULA:ALU|SOperando1[10] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.242      ; 57.075     ;
; -55.713 ; RegisterTemp:RT|Registrador16:RegR2|q[10] ; ULA:ALU|SOperando1[9]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.281      ; 57.105     ;
; -55.690 ; RegisterTemp:RT|Registrador16:RegR2|q[7]  ; ULA:ALU|SOperando1[9]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.276      ; 57.077     ;
; -55.689 ; RegisterTemp:RT|Registrador16:RegR2|q[4]  ; ULA:ALU|SOperando1[9]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.278      ; 57.078     ;
; -55.668 ; RegisterTemp:RT|Registrador16:RegR2|q[9]  ; ULA:ALU|SOperando1[15] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.282      ; 57.058     ;
; -55.665 ; RegisterTemp:RT|Registrador16:RegR2|q[5]  ; ULA:ALU|SOperando1[10] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.243      ; 57.014     ;
; -55.658 ; RegisterTemp:RT|Registrador16:RegR2|q[0]  ; ULA:ALU|SOperando1[10] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.239      ; 57.003     ;
; -55.646 ; RegisterTemp:RT|Registrador16:RegR2|q[10] ; ULA:ALU|SOperando1[15] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.282      ; 57.036     ;
; -55.634 ; RegisterTemp:RT|Registrador16:RegR2|q[8]  ; ULA:ALU|SOperando1[12] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.282      ; 57.012     ;
; -55.627 ; RegisterTemp:RT|Registrador16:RegR2|q[5]  ; ULA:ALU|SOperando1[9]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.279      ; 57.017     ;
; -55.626 ; RegisterTemp:RT|Registrador16:RegR2|q[1]  ; ULA:ALU|SOperando1[10] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.239      ; 56.971     ;
; -55.623 ; RegisterTemp:RT|Registrador16:RegR2|q[7]  ; ULA:ALU|SOperando1[15] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.277      ; 57.008     ;
; -55.622 ; RegisterTemp:RT|Registrador16:RegR2|q[4]  ; ULA:ALU|SOperando1[15] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.279      ; 57.009     ;
; -55.620 ; RegisterTemp:RT|Registrador16:RegR2|q[0]  ; ULA:ALU|SOperando1[9]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.275      ; 57.006     ;
; -55.612 ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[12] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.282      ; 56.990     ;
; -55.597 ; RegisterTemp:RT|Registrador16:RegR2|q[8]  ; ULA:ALU|SOperando1[8]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.277      ; 56.981     ;
; -55.596 ; RegisterTemp:RT|Registrador16:RegR2|q[2]  ; ULA:ALU|SOperando1[10] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.239      ; 56.941     ;
; -55.588 ; RegisterTemp:RT|Registrador16:RegR2|q[1]  ; ULA:ALU|SOperando1[9]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.275      ; 56.974     ;
; -55.575 ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[8]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.277      ; 56.959     ;
; -55.560 ; RegisterTemp:RT|Registrador16:RegR2|q[5]  ; ULA:ALU|SOperando1[15] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.280      ; 56.948     ;
+---------+-------------------------------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                                                                                                                      ;
+--------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                                                                            ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -2.603 ; ULA:ALU|SOperando1[8]                    ; RegistradorGeral:RG|Registrador16:SI|q[0]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.506     ; 1.629      ;
; -2.520 ; ULA:ALU|SOperando1[8]                    ; RegistradorGeral:RG|Registrador16:SP|q[0]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.506     ; 1.546      ;
; -2.517 ; ULA:ALU|SOperando1[8]                    ; RegistradorGeral:RG|Registrador16:BP|q[0]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.506     ; 1.543      ;
; -2.497 ; ULA:ALU|SOperando1[8]                    ; RegisterTemp:RT|Registrador16:RegR1|q[8]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.493     ; 1.536      ;
; -2.441 ; ULA:ALU|SOperando1[8]                    ; RegistradorGeral:RG|Registrador8:CL|q[0]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.481     ; 1.492      ;
; -2.435 ; ULA:ALU|SOperando1[8]                    ; RegistradorGeral:RG|Registrador8:BL|q[0]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.482     ; 1.485      ;
; -2.433 ; ULA:ALU|SOperando1[8]                    ; RegistradorGeral:RG|Registrador8:AH|q[0]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.482     ; 1.483      ;
; -2.432 ; ULA:ALU|SOperando1[13]                   ; RegistradorGeral:RG|Registrador8:AH|q[5]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.497     ; 1.467      ;
; -2.426 ; ULA:ALU|SOperando1[8]                    ; RegistradorGeral:RG|Registrador8:CH|q[0]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.481     ; 1.477      ;
; -2.426 ; ULA:ALU|SOperando1[8]                    ; RegistradorGeral:RG|Registrador8:DH|q[0]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.481     ; 1.477      ;
; -2.424 ; ULA:ALU|SOperando1[8]                    ; RegistradorGeral:RG|Registrador8:AL|q[0]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.483     ; 1.473      ;
; -2.423 ; ULA:ALU|SOperando1[13]                   ; RegistradorGeral:RG|Registrador8:AL|q[5]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.497     ; 1.458      ;
; -2.423 ; ULA:ALU|SOperando1[8]                    ; RegistradorGeral:RG|Registrador8:DL|q[0]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.483     ; 1.472      ;
; -2.388 ; ULA:ALU|SOperando1[13]                   ; RegisterTemp:RT|Registrador16:RegR2|q[13]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.491     ; 1.429      ;
; -2.377 ; ULA:ALU|SOperando1[8]                    ; RegistradorGeral:RG|Registrador16:DI|q[0]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.494     ; 1.415      ;
; -2.371 ; ULA:ALU|SOperando1[15]                   ; RegistradorGeral:RG|Registrador16:DI|q[7]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.468     ; 1.435      ;
; -2.367 ; ULA:ALU|SOperando1[0]                    ; RegistradorGeral:RG|Registrador16:DI|q[8]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.456     ; 1.443      ;
; -2.365 ; ULA:ALU|SOperando1[0]                    ; RegistradorGeral:RG|Registrador16:SI|q[8]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.456     ; 1.441      ;
; -2.363 ; ULA:ALU|SOperando1[15]                   ; RegistradorGeral:RG|Registrador16:SP|q[7]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.465     ; 1.430      ;
; -2.357 ; ULA:ALU|SOperando1[15]                   ; RegistradorGeral:RG|Registrador16:BP|q[7]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.465     ; 1.424      ;
; -2.339 ; ULA:ALU|SOperando1[13]                   ; RegistradorGeral:RG|Registrador16:SP|q[5]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.480     ; 1.391      ;
; -2.336 ; ULA:ALU|SOperando1[13]                   ; RegistradorGeral:RG|Registrador16:BP|q[5]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.480     ; 1.388      ;
; -2.333 ; ULA:ALU|SOperando1[0]                    ; RegistradorGeral:RG|Registrador16:SP|q[8]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.453     ; 1.412      ;
; -2.332 ; ULA:ALU|SOperando1[0]                    ; RegistradorGeral:RG|Registrador16:BP|q[8]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.453     ; 1.411      ;
; -2.331 ; ULA:ALU|SOperando1[15]                   ; RegistradorGeral:RG|Registrador8:AL|q[7]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.461     ; 1.402      ;
; -2.321 ; ULA:ALU|SOperando1[5]                    ; RegisterTemp:RT|Registrador16:RegR1|q[5]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.490     ; 1.363      ;
; -2.309 ; ULA:ALU|SOperando1[13]                   ; RegistradorGeral:RG|Registrador16:SI|q[5]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.474     ; 1.367      ;
; -2.309 ; ULA:ALU|SOperando1[15]                   ; RegisterTemp:RT|Registrador16:RegR1|q[15]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.496     ; 1.345      ;
; -2.300 ; ULA:ALU|SOperando1[13]                   ; RegistradorGeral:RG|Registrador8:BL|q[5]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.464     ; 1.368      ;
; -2.300 ; ULA:ALU|SOperando1[13]                   ; RegistradorGeral:RG|Registrador8:DH|q[5]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.464     ; 1.368      ;
; -2.293 ; ULA:ALU|SOperando1[9]                    ; RegistradorGeral:RG|Registrador8:DL|q[1]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.485     ; 1.340      ;
; -2.292 ; ULA:ALU|SOperando1[9]                    ; RegistradorGeral:RG|Registrador8:BL|q[1]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.484     ; 1.340      ;
; -2.290 ; ULA:ALU|SOperando1[13]                   ; RegistradorGeral:RG|Registrador8:CH|q[5]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.461     ; 1.361      ;
; -2.289 ; ULA:ALU|SOperando1[13]                   ; RegistradorGeral:RG|Registrador8:BH|q[5]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.461     ; 1.360      ;
; -2.288 ; ULA:ALU|SOperando1[9]                    ; RegistradorGeral:RG|Registrador8:AH|q[1]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.484     ; 1.336      ;
; -2.287 ; ULA:ALU|SOperando1[13]                   ; RegistradorGeral:RG|Registrador8:DL|q[5]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.459     ; 1.360      ;
; -2.280 ; ULA:ALU|SOperando1[13]                   ; RegistradorGeral:RG|Registrador16:DI|q[5]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.467     ; 1.345      ;
; -2.279 ; ULA:ALU|SOperando1[7]                    ; RegistradorGeral:RG|Registrador8:CL|q[7]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.478     ; 1.333      ;
; -2.264 ; ULA:ALU|SOperando1[1]                    ; RegisterTemp:RT|Registrador16:RegR2|q[1]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.486     ; 1.310      ;
; -2.259 ; ULA:ALU|SOperando1[1]                    ; RegistradorGeral:RG|Registrador8:BL|q[1]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.480     ; 1.311      ;
; -2.256 ; ULA:ALU|SOperando1[5]                    ; RegistradorGeral:RG|Registrador8:AH|q[5]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.492     ; 1.296      ;
; -2.256 ; ULA:ALU|SOperando1[1]                    ; RegistradorGeral:RG|Registrador8:AH|q[1]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.480     ; 1.308      ;
; -2.255 ; ULA:ALU|SOperando1[5]                    ; RegistradorGeral:RG|Registrador8:AL|q[5]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.492     ; 1.295      ;
; -2.253 ; ULA:ALU|SOperando1[9]                    ; RegisterTemp:RT|Registrador16:RegR1|q[9]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.495     ; 1.290      ;
; -2.244 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg11 ; clock                          ; clock       ; 1.000        ; 0.038      ; 3.281      ;
; -2.244 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg10 ; clock                          ; clock       ; 1.000        ; 0.038      ; 3.281      ;
; -2.244 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg9  ; clock                          ; clock       ; 1.000        ; 0.038      ; 3.281      ;
; -2.244 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg8  ; clock                          ; clock       ; 1.000        ; 0.038      ; 3.281      ;
; -2.244 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg7  ; clock                          ; clock       ; 1.000        ; 0.038      ; 3.281      ;
; -2.244 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg6  ; clock                          ; clock       ; 1.000        ; 0.038      ; 3.281      ;
; -2.244 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg5  ; clock                          ; clock       ; 1.000        ; 0.038      ; 3.281      ;
; -2.244 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg4  ; clock                          ; clock       ; 1.000        ; 0.038      ; 3.281      ;
; -2.244 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg3  ; clock                          ; clock       ; 1.000        ; 0.038      ; 3.281      ;
; -2.244 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg2  ; clock                          ; clock       ; 1.000        ; 0.038      ; 3.281      ;
; -2.244 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg1  ; clock                          ; clock       ; 1.000        ; 0.038      ; 3.281      ;
; -2.244 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg0  ; clock                          ; clock       ; 1.000        ; 0.038      ; 3.281      ;
; -2.244 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_datain_reg0   ; clock                          ; clock       ; 1.000        ; 0.037      ; 3.280      ;
; -2.243 ; ULA:ALU|SOperando1[7]                    ; RegistradorGeral:RG|Registrador8:CH|q[7]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.477     ; 1.298      ;
; -2.240 ; ULA:ALU|SOperando1[15]                   ; RegistradorGeral:RG|Registrador8:BH|q[7]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.462     ; 1.310      ;
; -2.239 ; ULA:ALU|SOperando1[15]                   ; RegistradorGeral:RG|Registrador8:BL|q[7]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.462     ; 1.309      ;
; -2.238 ; ULA:ALU|SOperando1[9]                    ; RegistradorGeral:RG|Registrador8:CL|q[1]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.468     ; 1.302      ;
; -2.238 ; ULA:ALU|SOperando1[7]                    ; RegistradorGeral:RG|Registrador8:BL|q[7]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.450     ; 1.320      ;
; -2.237 ; ULA:ALU|SOperando1[7]                    ; RegistradorGeral:RG|Registrador8:BH|q[7]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.450     ; 1.319      ;
; -2.236 ; ULA:ALU|SOperando1[15]                   ; RegistradorGeral:RG|Registrador8:DH|q[7]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.484     ; 1.284      ;
; -2.233 ; ULA:ALU|SOperando1[7]                    ; RegistradorGeral:RG|Registrador8:DH|q[7]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.472     ; 1.293      ;
; -2.223 ; ULA:ALU|SOperando1[7]                    ; RegistradorGeral:RG|Registrador8:AL|q[7]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.449     ; 1.306      ;
; -2.221 ; ULA:ALU|SOperando1[0]                    ; RegistradorGeral:RG|Registrador8:CH|q[0]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.472     ; 1.281      ;
; -2.221 ; ULA:ALU|SOperando1[0]                    ; RegistradorGeral:RG|Registrador8:DH|q[0]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.472     ; 1.281      ;
; -2.211 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg11 ; clock                          ; clock       ; 1.000        ; 0.038      ; 3.248      ;
; -2.211 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg10 ; clock                          ; clock       ; 1.000        ; 0.038      ; 3.248      ;
; -2.211 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg9  ; clock                          ; clock       ; 1.000        ; 0.038      ; 3.248      ;
; -2.211 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg8  ; clock                          ; clock       ; 1.000        ; 0.038      ; 3.248      ;
; -2.211 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg7  ; clock                          ; clock       ; 1.000        ; 0.038      ; 3.248      ;
; -2.211 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg6  ; clock                          ; clock       ; 1.000        ; 0.038      ; 3.248      ;
; -2.211 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg5  ; clock                          ; clock       ; 1.000        ; 0.038      ; 3.248      ;
; -2.211 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg4  ; clock                          ; clock       ; 1.000        ; 0.038      ; 3.248      ;
; -2.211 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg3  ; clock                          ; clock       ; 1.000        ; 0.038      ; 3.248      ;
; -2.211 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg2  ; clock                          ; clock       ; 1.000        ; 0.038      ; 3.248      ;
; -2.211 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg1  ; clock                          ; clock       ; 1.000        ; 0.038      ; 3.248      ;
; -2.211 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_address_reg0  ; clock                          ; clock       ; 1.000        ; 0.038      ; 3.248      ;
; -2.211 ; BIURegisters:RB|Registrador16:RegIP|q[5] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a68~porta_datain_reg0   ; clock                          ; clock       ; 1.000        ; 0.037      ; 3.247      ;
; -2.208 ; ULA:ALU|SOperando1[5]                    ; RegisterTemp:RT|Registrador16:RegR2|q[5]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.489     ; 1.251      ;
; -2.204 ; ULA:ALU|SOperando1[8]                    ; RegistradorGeral:RG|Registrador8:BH|q[0]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.492     ; 1.244      ;
; -2.204 ; ULA:ALU|SOperando1[0]                    ; RegistradorGeral:RG|Registrador8:CL|q[0]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.472     ; 1.264      ;
; -2.204 ; ULA:ALU|SOperando1[0]                    ; RegistradorGeral:RG|Registrador8:BL|q[0]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.473     ; 1.263      ;
; -2.204 ; ULA:ALU|SOperando1[0]                    ; RegistradorGeral:RG|Registrador8:AH|q[0]                                                                                           ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.473     ; 1.263      ;
; -2.200 ; ULA:ALU|SOperando1[1]                    ; RegistradorGeral:RG|Registrador16:SI|q[9]                                                                                          ; EU_Control_System:ECS|OPULA[0] ; clock       ; 0.500        ; -1.504     ; 1.228      ;
; -2.190 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a88~porta_address_reg11 ; clock                          ; clock       ; 1.000        ; 0.059      ; 3.248      ;
; -2.190 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a88~porta_address_reg10 ; clock                          ; clock       ; 1.000        ; 0.059      ; 3.248      ;
; -2.190 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a88~porta_address_reg9  ; clock                          ; clock       ; 1.000        ; 0.059      ; 3.248      ;
; -2.190 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a88~porta_address_reg8  ; clock                          ; clock       ; 1.000        ; 0.059      ; 3.248      ;
; -2.190 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a88~porta_address_reg7  ; clock                          ; clock       ; 1.000        ; 0.059      ; 3.248      ;
; -2.190 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a88~porta_address_reg6  ; clock                          ; clock       ; 1.000        ; 0.059      ; 3.248      ;
; -2.190 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a88~porta_address_reg5  ; clock                          ; clock       ; 1.000        ; 0.059      ; 3.248      ;
; -2.190 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a88~porta_address_reg4  ; clock                          ; clock       ; 1.000        ; 0.059      ; 3.248      ;
; -2.190 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a88~porta_address_reg3  ; clock                          ; clock       ; 1.000        ; 0.059      ; 3.248      ;
; -2.190 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a88~porta_address_reg2  ; clock                          ; clock       ; 1.000        ; 0.059      ; 3.248      ;
; -2.190 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a88~porta_address_reg1  ; clock                          ; clock       ; 1.000        ; 0.059      ; 3.248      ;
; -2.190 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a88~porta_address_reg0  ; clock                          ; clock       ; 1.000        ; 0.059      ; 3.248      ;
; -2.190 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a88~porta_datain_reg0   ; clock                          ; clock       ; 1.000        ; 0.058      ; 3.247      ;
+--------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'EU_Control_System:ECS|OPULA[0]'                                                                                                                                      ;
+--------+-------------------------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -1.729 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[9]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.091      ; 1.503      ;
; -1.700 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[6]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.097      ; 1.538      ;
; -1.698 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[13] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.277      ; 1.720      ;
; -1.669 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[14] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.278      ; 1.750      ;
; -1.665 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[2]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.101      ; 1.577      ;
; -1.661 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[1]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.273      ; 1.753      ;
; -1.601 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[7]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.102      ; 1.642      ;
; -1.584 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[3]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.267      ; 1.824      ;
; -1.513 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[0]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.084      ; 1.712      ;
; -1.509 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[4]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.092      ; 1.724      ;
; -1.506 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[9]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.277      ; 1.912      ;
; -1.488 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[7]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.266      ; 1.919      ;
; -1.453 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[2]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.274      ; 1.962      ;
; -1.400 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[5]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.272      ; 2.013      ;
; -1.319 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[6]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.266      ; 2.088      ;
; -1.229 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[9]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.091      ; 1.503      ;
; -1.200 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[6]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.097      ; 1.538      ;
; -1.198 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[13] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.277      ; 1.720      ;
; -1.169 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[14] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.278      ; 1.750      ;
; -1.165 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[2]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.101      ; 1.577      ;
; -1.161 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[1]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.273      ; 1.753      ;
; -1.101 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[7]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.102      ; 1.642      ;
; -1.092 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[8]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.275      ; 2.324      ;
; -1.088 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[15] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.278      ; 2.331      ;
; -1.084 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[3]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.267      ; 1.824      ;
; -1.048 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[12] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.280      ; 2.373      ;
; -1.035 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[3]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.060      ; 2.166      ;
; -1.030 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[4]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.246      ; 2.357      ;
; -1.013 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[0]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.084      ; 1.712      ;
; -1.009 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[4]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.092      ; 1.724      ;
; -1.006 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[9]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.277      ; 1.912      ;
; -0.988 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[7]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.266      ; 1.919      ;
; -0.972 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[10] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.241      ; 2.410      ;
; -0.953 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[2]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.274      ; 1.962      ;
; -0.900 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[5]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.272      ; 2.013      ;
; -0.871 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[11] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.276      ; 2.546      ;
; -0.841 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[0]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.266      ; 2.566      ;
; -0.819 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[6]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.266      ; 2.088      ;
; -0.740 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[1]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.083      ; 2.484      ;
; -0.592 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[8]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.275      ; 2.324      ;
; -0.588 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[15] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.278      ; 2.331      ;
; -0.548 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[12] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.280      ; 2.373      ;
; -0.535 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[3]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.060      ; 2.166      ;
; -0.530 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[4]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.246      ; 2.357      ;
; -0.472 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[10] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.241      ; 2.410      ;
; -0.371 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[11] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.276      ; 2.546      ;
; -0.341 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[0]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.266      ; 2.566      ;
; -0.315 ; RegisterTemp:RT|Registrador16:RegR1|q[2]  ; ULA:ALU|SOperando1[2]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.465      ; 0.650      ;
; -0.240 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[1]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.083      ; 2.484      ;
; -0.093 ; RegisterTemp:RT|Registrador16:RegR1|q[1]  ; ULA:ALU|SOperando1[1]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.464      ; 0.871      ;
; -0.092 ; RegisterTemp:RT|Registrador16:RegR1|q[13] ; ULA:ALU|SOperando1[13] ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.460      ; 0.868      ;
; -0.089 ; RegisterTemp:RT|Registrador16:RegR2|q[10] ; ULA:ALU|SOperando1[10] ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.460      ; 0.871      ;
; -0.077 ; RegisterTemp:RT|Registrador16:RegR1|q[7]  ; ULA:ALU|SOperando1[7]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.462      ; 0.885      ;
; -0.051 ; Registrador16:FR|q[8]                     ; ULA:ALU|SFlags[8]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.337      ; 0.786      ;
; -0.029 ; Registrador16:FR|q[2]                     ; ULA:ALU|SFlags[2]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.288      ; 0.759      ;
; -0.025 ; Registrador16:FR|q[5]                     ; ULA:ALU|SFlags[5]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.323      ; 0.798      ;
; -0.012 ; Registrador16:FR|q[14]                    ; ULA:ALU|SFlags[14]     ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.323      ; 0.811      ;
; 0.020  ; Registrador16:FR|q[15]                    ; ULA:ALU|SFlags[15]     ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.323      ; 0.843      ;
; 0.023  ; Registrador16:FR|q[12]                    ; ULA:ALU|SFlags[12]     ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.321      ; 0.844      ;
; 0.032  ; EU_Control_System:ECS|OPULA[4]            ; ULA:ALU|SFlags[7]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.465      ; 0.997      ;
; 0.032  ; Registrador16:FR|q[3]                     ; ULA:ALU|SFlags[3]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.279      ; 0.811      ;
; 0.035  ; Registrador16:FR|q[10]                    ; ULA:ALU|SFlags[10]     ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.324      ; 0.859      ;
; 0.045  ; Registrador16:FR|q[13]                    ; ULA:ALU|SFlags[13]     ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.322      ; 0.867      ;
; 0.066  ; EU_Control_System:ECS|OPULA[4]            ; ULA:ALU|SFlags[2]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.464      ; 1.030      ;
; 0.085  ; Registrador16:FR|q[1]                     ; ULA:ALU|SFlags[1]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.280      ; 0.865      ;
; 0.120  ; Registrador16:FR|q[6]                     ; ULA:ALU|SFlags[6]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.286      ; 0.906      ;
; 0.129  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[11]     ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 1.871      ; 2.141      ;
; 0.181  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[8]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.086      ; 3.408      ;
; 0.193  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[10]     ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.073      ; 3.407      ;
; 0.201  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[5]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.072      ; 3.414      ;
; 0.201  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[15]     ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.072      ; 3.414      ;
; 0.202  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[12]     ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.070      ; 3.413      ;
; 0.216  ; RegisterTemp:RT|Registrador16:RegR2|q[12] ; ULA:ALU|SOperando1[12] ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.496      ; 1.212      ;
; 0.216  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[14]     ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.072      ; 3.429      ;
; 0.217  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[13]     ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.071      ; 3.429      ;
; 0.261  ; RegisterTemp:RT|Registrador16:RegR1|q[4]  ; ULA:ALU|SOperando1[4]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.464      ; 1.225      ;
; 0.272  ; EU_Control_System:ECS|OPULA[4]            ; ULA:ALU|SOperando1[1]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.636      ; 1.408      ;
; 0.277  ; EU_Control_System:ECS|OPULA[4]            ; ULA:ALU|SFlags[6]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.460      ; 1.237      ;
; 0.328  ; RegisterTemp:RT|Registrador16:RegR1|q[3]  ; ULA:ALU|SOperando1[3]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.458      ; 1.286      ;
; 0.335  ; RegisterTemp:RT|Registrador16:RegR2|q[9]  ; ULA:ALU|SOperando1[9]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.496      ; 1.331      ;
; 0.342  ; EU_Control_System:ECS|OPULA[1]            ; ULA:ALU|SOperando1[14] ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.641      ; 1.483      ;
; 0.343  ; RegisterTemp:RT|Registrador16:RegR1|q[11] ; ULA:ALU|SOperando1[11] ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.460      ; 1.303      ;
; 0.369  ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[15] ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.495      ; 1.364      ;
; 0.373  ; RegisterTemp:RT|Registrador16:RegR2|q[14] ; ULA:ALU|SOperando1[14] ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.497      ; 1.370      ;
; 0.379  ; EU_Control_System:ECS|OPULA[7]            ; ULA:ALU|SFlags[9]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.454      ; 1.333      ;
; 0.388  ; Registrador16:FR|q[0]                     ; ULA:ALU|SFlags[0]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.278      ; 1.166      ;
; 0.391  ; RegisterTemp:RT|Registrador16:RegR2|q[3]  ; ULA:ALU|SOperando1[3]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.480      ; 1.371      ;
; 0.409  ; RegisterTemp:RT|Registrador16:RegR1|q[1]  ; ULA:ALU|SOperando1[3]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.458      ; 1.367      ;
; 0.419  ; EU_Control_System:ECS|OPULA[4]            ; ULA:ALU|SFlags[4]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.455      ; 1.374      ;
; 0.428  ; Registrador16:FR|q[11]                    ; ULA:ALU|SOperando1[1]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.461      ; 1.389      ;
; 0.436  ; RegisterTemp:RT|Registrador16:RegR1|q[15] ; ULA:ALU|SOperando1[15] ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.496      ; 1.432      ;
; 0.437  ; EU_Control_System:ECS|OPULA[2]            ; ULA:ALU|SFlags[0]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.447      ; 1.384      ;
; 0.442  ; EU_Control_System:ECS|OPULA[4]            ; ULA:ALU|SFlags[9]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.454      ; 1.396      ;
; 0.455  ; EU_Control_System:ECS|OPULA[1]            ; ULA:ALU|SOperando1[15] ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.641      ; 1.596      ;
; 0.457  ; RegisterTemp:RT|Registrador16:RegR1|q[6]  ; ULA:ALU|SOperando1[6]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.463      ; 1.420      ;
; 0.467  ; EU_Control_System:ECS|OPULA[4]            ; ULA:ALU|SFlags[0]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.447      ; 1.414      ;
; 0.479  ; Registrador16:FR|q[7]                     ; ULA:ALU|SFlags[7]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.289      ; 1.268      ;
; 0.482  ; RegisterTemp:RT|Registrador16:RegR2|q[7]  ; ULA:ALU|SOperando1[7]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.480      ; 1.462      ;
; 0.489  ; RegisterTemp:RT|Registrador16:RegR1|q[1]  ; ULA:ALU|SOperando1[2]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.465      ; 1.454      ;
; 0.499  ; RegisterTemp:RT|Registrador16:RegR2|q[2]  ; ULA:ALU|SOperando1[2]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.487      ; 1.486      ;
+--------+-------------------------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                                                                                                                                                  ;
+-------+-----------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                             ; To Node                                                                                                                           ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.215 ; InstructionQueue:IQ|\p_CONTROL:contador[2]                                                                            ; InstructionQueue:IQ|\p_CONTROL:contador[2]                                                                                        ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; InstructionQueue:IQ|index_escrita[0]                                                                                  ; InstructionQueue:IQ|index_escrita[0]                                                                                              ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; InstructionQueue:IQ|index_escrita[1]                                                                                  ; InstructionQueue:IQ|index_escrita[1]                                                                                              ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; InstructionQueue:IQ|index_escrita[2]                                                                                  ; InstructionQueue:IQ|index_escrita[2]                                                                                              ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; InstructionQueue:IQ|index_leitura[0]                                                                                  ; InstructionQueue:IQ|index_leitura[0]                                                                                              ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; InstructionQueue:IQ|index_leitura[2]                                                                                  ; InstructionQueue:IQ|index_leitura[2]                                                                                              ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; InstructionQueue:IQ|index_leitura[1]                                                                                  ; InstructionQueue:IQ|index_leitura[1]                                                                                              ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; EU_Control_System:ECS|LeituraQueue                                                                                    ; EU_Control_System:ECS|LeituraQueue                                                                                                ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; EU_Control_System:ECS|state.fetch                                                                                     ; EU_Control_System:ECS|state.fetch                                                                                                 ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; EU_Control_System:ECS|state.halt                                                                                      ; EU_Control_System:ECS|state.halt                                                                                                  ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; EU_Control_System:ECS|sinalEscritaRT2                                                                                 ; EU_Control_System:ECS|sinalEscritaRT2                                                                                             ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; EU_Control_System:ECS|saidaDataBUS[0]                                                                                 ; EU_Control_System:ECS|saidaDataBUS[0]                                                                                             ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; InstructionQueue:IQ|index_escrita[1]                                                                                  ; InstructionQueue:IQ|index_escrita[2]                                                                                              ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.243 ; BIURegisters:RB|Registrador16:RegIP|q[15]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[15]                                                                                         ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.249 ; InstructionQueue:IQ|index_leitura[0]                                                                                  ; InstructionQueue:IQ|index_leitura[2]                                                                                              ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; InstructionQueue:IQ|index_leitura[0]                                                                                  ; InstructionQueue:IQ|index_leitura[1]                                                                                              ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.402      ;
; 0.252 ; EU_Control_System:ECS|state.final                                                                                     ; EU_Control_System:ECS|state.fetch                                                                                                 ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.404      ;
; 0.254 ; EU_Control_System:ECS|destino[0]                                                                                      ; EU_Control_System:ECS|entradaRG1[0]                                                                                               ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; EU_Control_System:ECS|destino[1]                                                                                      ; EU_Control_System:ECS|entradaRG1[2]                                                                                               ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.406      ;
; 0.257 ; EU_Control_System:ECS|destino[1]                                                                                      ; EU_Control_System:ECS|entradaRG2[0]                                                                                               ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.409      ;
; 0.258 ; EU_Control_System:ECS|destino[1]                                                                                      ; EU_Control_System:ECS|entradaRG1[1]                                                                                               ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.410      ;
; 0.260 ; EU_Control_System:ECS|state.arithmetic161                                                                             ; EU_Control_System:ECS|state.arithmetic162                                                                                         ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.412      ;
; 0.261 ; EU_Control_System:ECS|state.arithmetic161                                                                             ; EU_Control_System:ECS|sinalEscritaRT1                                                                                             ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.413      ;
; 0.263 ; EU_Control_System:ECS|state.resposta                                                                                  ; EU_Control_System:ECS|state.final                                                                                                 ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.415      ;
; 0.263 ; EU_Control_System:ECS|state.resposta                                                                                  ; EU_Control_System:ECS|saidaDataBUS[0]                                                                                             ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.415      ;
; 0.308 ; EU_Control_System:ECS|destino[2]                                                                                      ; EU_Control_System:ECS|entradaRG1[1]                                                                                               ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.460      ;
; 0.310 ; EU_Control_System:ECS|destino[2]                                                                                      ; EU_Control_System:ECS|entradaRG2[0]                                                                                               ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.462      ;
; 0.312 ; InstructionQueue:IQ|index_escrita[2]                                                                                  ; InstructionQueue:IQ|index_escrita[1]                                                                                              ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.464      ;
; 0.312 ; EU_Control_System:ECS|destino[2]                                                                                      ; EU_Control_System:ECS|entradaRG1[2]                                                                                               ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.464      ;
; 0.330 ; EU_Control_System:ECS|state.arithmetic162                                                                             ; EU_Control_System:ECS|state.exe                                                                                                   ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.482      ;
; 0.334 ; EU_Control_System:ECS|destino[2]                                                                                      ; EU_Control_System:ECS|entradaRG1[0]                                                                                               ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.486      ;
; 0.348 ; EU_Control_System:ECS|destino[2]                                                                                      ; EU_Control_System:ECS|entradaRG1[3]                                                                                               ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.500      ;
; 0.348 ; EU_Control_System:ECS|state.final                                                                                     ; EU_Control_System:ECS|sinalEscritaRT2                                                                                             ; clock                          ; clock       ; 0.000        ; -0.003     ; 0.497      ;
; 0.351 ; ULA:ALU|SFlags[11]                                                                                                    ; Registrador16:FR|q[11]                                                                                                            ; EU_Control_System:ECS|OPULA[0] ; clock       ; -0.500       ; 0.039      ; 0.042      ;
; 0.355 ; BIURegisters:RB|Registrador16:RegIP|q[0]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[0]                                                                                          ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; InstructionQueue:IQ|vetor_queue[4][5]                                                                                 ; InstructionQueue:IQ|saida_parcial[5]                                                                                              ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.508      ;
; 0.359 ; BIURegisters:RB|Registrador16:RegIP|q[1]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[1]                                                                                          ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; BIURegisters:RB|Registrador16:RegIP|q[2]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[2]                                                                                          ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; BIURegisters:RB|Registrador16:RegIP|q[14]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[14]                                                                                         ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; InstructionQueue:IQ|vetor_queue[5][1]                                                                                 ; InstructionQueue:IQ|saida_parcial[1]                                                                                              ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; BIURegisters:RB|Registrador16:RegIP|q[9]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[9]                                                                                          ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; BIURegisters:RB|Registrador16:RegIP|q[11]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[11]                                                                                         ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; InstructionQueue:IQ|vetor_queue[5][6]                                                                                 ; InstructionQueue:IQ|saida_parcial[6]                                                                                              ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; BIURegisters:RB|Registrador16:RegIP|q[4]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[4]                                                                                          ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; BIURegisters:RB|Registrador16:RegIP|q[7]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[7]                                                                                          ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; BIURegisters:RB|Registrador16:RegIP|q[13]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[13]                                                                                         ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; EU_Control_System:ECS|state.arithmetic162                                                                             ; EU_Control_System:ECS|saidaDataBUS[0]                                                                                             ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; InstructionQueue:IQ|vetor_queue[5][3]                                                                                 ; InstructionQueue:IQ|saida_parcial[3]                                                                                              ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.520      ;
; 0.370 ; InstructionQueue:IQ|vetor_queue[5][2]                                                                                 ; InstructionQueue:IQ|saida_parcial[2]                                                                                              ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; EU_Control_System:ECS|state.halt                                                                                      ; EU_Control_System:ECS|sinalEscritaRT2                                                                                             ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; BIURegisters:RB|Registrador16:RegIP|q[3]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[3]                                                                                          ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.374 ; BIURegisters:RB|Registrador16:RegIP|q[8]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[8]                                                                                          ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; BIURegisters:RB|Registrador16:RegIP|q[10]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[10]                                                                                         ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; BIURegisters:RB|Registrador16:RegIP|q[5]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[5]                                                                                          ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; BIURegisters:RB|Registrador16:RegIP|q[6]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[6]                                                                                          ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; BIURegisters:RB|Registrador16:RegIP|q[12]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[12]                                                                                         ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; EU_Control_System:ECS|destino[0]                                                                                      ; EU_Control_System:ECS|entradaRG1[1]                                                                                               ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; EU_Control_System:ECS|destino[0]                                                                                      ; EU_Control_System:ECS|entradaRG2[0]                                                                                               ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; EU_Control_System:ECS|destino[0]                                                                                      ; EU_Control_System:ECS|entradaRG1[2]                                                                                               ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|out_address_reg_a[3] ; InstructionQueue:IQ|vetor_queue[3][5]                                                                                             ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; InstructionQueue:IQ|index_escrita[0]                                                                                  ; InstructionQueue:IQ|index_escrita[1]                                                                                              ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; InstructionQueue:IQ|index_leitura[2]                                                                                  ; InstructionQueue:IQ|index_leitura[1]                                                                                              ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; InstructionQueue:IQ|index_escrita[0]                                                                                  ; InstructionQueue:IQ|index_escrita[2]                                                                                              ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.534      ;
; 0.386 ; InstructionQueue:IQ|index_leitura[1]                                                                                  ; InstructionQueue:IQ|index_leitura[2]                                                                                              ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.538      ;
; 0.393 ; EU_Control_System:ECS|state.arithmetic161                                                                             ; EU_Control_System:ECS|saidaDataBUS[0]                                                                                             ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.545      ;
; 0.415 ; EU_Control_System:ECS|state.arithmetic162                                                                             ; EU_Control_System:ECS|saidaRG1[1]                                                                                                 ; clock                          ; clock       ; 0.000        ; -0.003     ; 0.564      ;
; 0.417 ; EU_Control_System:ECS|state.fetch                                                                                     ; EU_Control_System:ECS|state.arithmetic161                                                                                         ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.569      ;
; 0.417 ; EU_Control_System:ECS|state.arithmetic162                                                                             ; EU_Control_System:ECS|saidaRG1[2]                                                                                                 ; clock                          ; clock       ; 0.000        ; -0.003     ; 0.566      ;
; 0.425 ; BIURegisters:RB|Registrador16:RegIP|q[1]                                                                              ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a15~porta_address_reg1 ; clock                          ; clock       ; 0.000        ; 0.053      ; 0.616      ;
; 0.437 ; BIURegisters:RB|Registrador16:RegIP|q[2]                                                                              ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a15~porta_address_reg2 ; clock                          ; clock       ; 0.000        ; 0.053      ; 0.628      ;
; 0.442 ; BIURegisters:RB|Registrador16:RegIP|q[7]                                                                              ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a15~porta_datain_reg0  ; clock                          ; clock       ; 0.000        ; 0.052      ; 0.632      ;
; 0.445 ; InstructionQueue:IQ|w_cheio                                                                                           ; InstructionQueue:IQ|\p_CONTROL:contador[2]                                                                                        ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.597      ;
; 0.449 ; InstructionQueue:IQ|vetor_queue[5][0]                                                                                 ; InstructionQueue:IQ|saida_parcial[0]                                                                                              ; clock                          ; clock       ; 0.000        ; 0.002      ; 0.603      ;
; 0.450 ; BIURegisters:RB|Registrador16:RegIP|q[3]                                                                              ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a15~porta_address_reg3 ; clock                          ; clock       ; 0.000        ; 0.053      ; 0.641      ;
; 0.454 ; InstructionQueue:IQ|w_vazio                                                                                           ; EU_Control_System:ECS|LeituraQueue                                                                                                ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.606      ;
; 0.459 ; InstructionQueue:IQ|\p_CONTROL:contador[0]                                                                            ; InstructionQueue:IQ|\p_CONTROL:contador[0]                                                                                        ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.611      ;
; 0.476 ; InstructionQueue:IQ|w_vazio                                                                                           ; InstructionQueue:IQ|index_leitura[0]                                                                                              ; clock                          ; clock       ; 0.000        ; 0.002      ; 0.630      ;
; 0.477 ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|out_address_reg_a[3] ; InstructionQueue:IQ|vetor_queue[4][1]                                                                                             ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.629      ;
; 0.478 ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|out_address_reg_a[3] ; InstructionQueue:IQ|vetor_queue[4][0]                                                                                             ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.630      ;
; 0.482 ; InstructionQueue:IQ|vetor_queue[4][7]                                                                                 ; InstructionQueue:IQ|saida_parcial[7]                                                                                              ; clock                          ; clock       ; 0.000        ; 0.012      ; 0.646      ;
; 0.482 ; InstructionQueue:IQ|w_vazio                                                                                           ; InstructionQueue:IQ|index_escrita[0]                                                                                              ; clock                          ; clock       ; 0.000        ; 0.002      ; 0.636      ;
; 0.483 ; EU_Control_System:ECS|state.arithmetic162                                                                             ; EU_Control_System:ECS|saidaRG1[0]                                                                                                 ; clock                          ; clock       ; 0.000        ; -0.003     ; 0.632      ;
; 0.487 ; EU_Control_System:ECS|state.arithmetic162                                                                             ; EU_Control_System:ECS|sinalEscritaRT2                                                                                             ; clock                          ; clock       ; 0.000        ; -0.003     ; 0.636      ;
; 0.493 ; BIURegisters:RB|Registrador16:RegIP|q[0]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[1]                                                                                          ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.645      ;
; 0.496 ; InstructionQueue:IQ|\p_CONTROL:contador[0]                                                                            ; InstructionQueue:IQ|w_vazio                                                                                                       ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; InstructionQueue:IQ|vetor_queue[5][5]                                                                                 ; InstructionQueue:IQ|saida_parcial[5]                                                                                              ; clock                          ; clock       ; 0.000        ; -0.012     ; 0.637      ;
; 0.497 ; BIURegisters:RB|Registrador16:RegIP|q[1]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[2]                                                                                          ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; BIURegisters:RB|Registrador16:RegIP|q[2]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[3]                                                                                          ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; BIURegisters:RB|Registrador16:RegIP|q[14]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[15]                                                                                         ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.501 ; BIURegisters:RB|Registrador16:RegIP|q[9]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[10]                                                                                         ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; BIURegisters:RB|Registrador16:RegIP|q[11]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[12]                                                                                         ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; BIURegisters:RB|Registrador16:RegIP|q[13]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[14]                                                                                         ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; BIURegisters:RB|Registrador16:RegIP|q[4]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[5]                                                                                          ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.654      ;
; 0.507 ; InstructionQueue:IQ|vetor_queue[4][4]                                                                                 ; InstructionQueue:IQ|saida_parcial[4]                                                                                              ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.659      ;
; 0.510 ; InstructionQueue:IQ|vetor_queue[4][6]                                                                                 ; InstructionQueue:IQ|saida_parcial[6]                                                                                              ; clock                          ; clock       ; 0.000        ; -0.002     ; 0.660      ;
; 0.511 ; BIURegisters:RB|Registrador16:RegIP|q[3]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[4]                                                                                          ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.514 ; BIURegisters:RB|Registrador16:RegIP|q[8]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[9]                                                                                          ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; BIURegisters:RB|Registrador16:RegIP|q[10]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[11]                                                                                         ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; BIURegisters:RB|Registrador16:RegIP|q[6]                                                                              ; BIURegisters:RB|Registrador16:RegIP|q[7]                                                                                          ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; BIURegisters:RB|Registrador16:RegIP|q[12]                                                                             ; BIURegisters:RB|Registrador16:RegIP|q[13]                                                                                         ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.667      ;
+-------+-----------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0                       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0                       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg1    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg1    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg10   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg10   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg11   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg11   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg2    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg2    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg3    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg3    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg4    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg4    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg5    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg5    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg6    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg6    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg7    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg7    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg8    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg8    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg9    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg9    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_datain_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_datain_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a1                       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a1                       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a10                      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a10                      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100                     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100                     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101                     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101                     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102                     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102                     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102~porta_address_reg1  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'EU_Control_System:ECS|OPULA[0]'                                                                                ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------+
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[0]|datac                ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[0]|datac                ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[10]|datac               ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[10]|datac               ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[11]|datac               ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[11]|datac               ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[12]|datac               ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[12]|datac               ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[13]|datac               ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[13]|datac               ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[14]|datac               ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[14]|datac               ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[15]|datac               ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[15]|datac               ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[15]~112clkctrl|inclk[0] ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[15]~112clkctrl|inclk[0] ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[15]~112clkctrl|outclk   ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[15]~112clkctrl|outclk   ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[15]~112|combout         ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[15]~112|combout         ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[1]|datac                ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[1]|datac                ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[2]|datac                ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[2]|datac                ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[3]|datac                ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[3]|datac                ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[4]|datac                ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[4]|datac                ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[5]|datac                ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[5]|datac                ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[6]|datac                ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[6]|datac                ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[7]|datac                ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[7]|datac                ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[8]|datac                ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[8]|datac                ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[9]|datac                ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[9]|datac                ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[0]                  ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[0]                  ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[10]                 ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[10]                 ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[11]                 ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[11]                 ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[12]                 ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[12]                 ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[13]                 ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[13]                 ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[14]                 ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[14]                 ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[15]                 ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[15]                 ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[1]                  ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[1]                  ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[2]                  ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[2]                  ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[3]                  ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[3]                  ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[4]                  ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[4]                  ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[5]                  ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[5]                  ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[6]                  ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[6]                  ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[7]                  ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[7]                  ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[8]                  ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[8]                  ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[9]                  ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[9]                  ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[0]|datad                    ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[0]|datad                    ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[10]|datad                   ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[10]|datad                   ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[12]|datad                   ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[12]|datad                   ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[13]|datad                   ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[13]|datad                   ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[14]|datad                   ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[14]|datad                   ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[15]|datad                   ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[15]|datad                   ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[15]~105clkctrl|inclk[0]     ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[15]~105clkctrl|inclk[0]     ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[15]~105clkctrl|outclk       ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[15]~105clkctrl|outclk       ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[15]~105|combout             ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[15]~105|combout             ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[1]|datad                    ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[1]|datad                    ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[2]|datad                    ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[2]|datad                    ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[3]|datad                    ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[3]|datad                    ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[4]|datad                    ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[4]|datad                    ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[5]|datad                    ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[5]|datad                    ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[6]|datad                    ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[6]|datad                    ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; entradaAX[*]   ; clock      ; 2.695  ; 2.695  ; Rise       ; clock           ;
;  entradaAX[0]  ; clock      ; -0.095 ; -0.095 ; Rise       ; clock           ;
;  entradaAX[1]  ; clock      ; 2.417  ; 2.417  ; Rise       ; clock           ;
;  entradaAX[2]  ; clock      ; 2.245  ; 2.245  ; Rise       ; clock           ;
;  entradaAX[3]  ; clock      ; 2.542  ; 2.542  ; Rise       ; clock           ;
;  entradaAX[4]  ; clock      ; 2.119  ; 2.119  ; Rise       ; clock           ;
;  entradaAX[5]  ; clock      ; 2.695  ; 2.695  ; Rise       ; clock           ;
;  entradaAX[6]  ; clock      ; 2.181  ; 2.181  ; Rise       ; clock           ;
;  entradaAX[7]  ; clock      ; 2.093  ; 2.093  ; Rise       ; clock           ;
;  entradaAX[8]  ; clock      ; 2.373  ; 2.373  ; Rise       ; clock           ;
;  entradaAX[9]  ; clock      ; 2.145  ; 2.145  ; Rise       ; clock           ;
;  entradaAX[10] ; clock      ; 2.686  ; 2.686  ; Rise       ; clock           ;
;  entradaAX[11] ; clock      ; 2.504  ; 2.504  ; Rise       ; clock           ;
;  entradaAX[12] ; clock      ; -0.214 ; -0.214 ; Rise       ; clock           ;
;  entradaAX[13] ; clock      ; 2.396  ; 2.396  ; Rise       ; clock           ;
;  entradaAX[14] ; clock      ; 2.429  ; 2.429  ; Rise       ; clock           ;
;  entradaAX[15] ; clock      ; 2.427  ; 2.427  ; Rise       ; clock           ;
; entradaBP[*]   ; clock      ; 2.615  ; 2.615  ; Rise       ; clock           ;
;  entradaBP[0]  ; clock      ; 2.228  ; 2.228  ; Rise       ; clock           ;
;  entradaBP[1]  ; clock      ; 2.560  ; 2.560  ; Rise       ; clock           ;
;  entradaBP[2]  ; clock      ; 2.308  ; 2.308  ; Rise       ; clock           ;
;  entradaBP[3]  ; clock      ; 2.341  ; 2.341  ; Rise       ; clock           ;
;  entradaBP[4]  ; clock      ; 2.389  ; 2.389  ; Rise       ; clock           ;
;  entradaBP[5]  ; clock      ; 2.265  ; 2.265  ; Rise       ; clock           ;
;  entradaBP[6]  ; clock      ; 2.259  ; 2.259  ; Rise       ; clock           ;
;  entradaBP[7]  ; clock      ; 2.282  ; 2.282  ; Rise       ; clock           ;
;  entradaBP[8]  ; clock      ; 2.019  ; 2.019  ; Rise       ; clock           ;
;  entradaBP[9]  ; clock      ; 2.615  ; 2.615  ; Rise       ; clock           ;
;  entradaBP[10] ; clock      ; 2.304  ; 2.304  ; Rise       ; clock           ;
;  entradaBP[11] ; clock      ; 2.397  ; 2.397  ; Rise       ; clock           ;
;  entradaBP[12] ; clock      ; 2.469  ; 2.469  ; Rise       ; clock           ;
;  entradaBP[13] ; clock      ; 2.510  ; 2.510  ; Rise       ; clock           ;
;  entradaBP[14] ; clock      ; 2.161  ; 2.161  ; Rise       ; clock           ;
;  entradaBP[15] ; clock      ; 2.422  ; 2.422  ; Rise       ; clock           ;
; entradaBX[*]   ; clock      ; 2.815  ; 2.815  ; Rise       ; clock           ;
;  entradaBX[0]  ; clock      ; 2.223  ; 2.223  ; Rise       ; clock           ;
;  entradaBX[1]  ; clock      ; 2.302  ; 2.302  ; Rise       ; clock           ;
;  entradaBX[2]  ; clock      ; 2.444  ; 2.444  ; Rise       ; clock           ;
;  entradaBX[3]  ; clock      ; 2.601  ; 2.601  ; Rise       ; clock           ;
;  entradaBX[4]  ; clock      ; 2.474  ; 2.474  ; Rise       ; clock           ;
;  entradaBX[5]  ; clock      ; 2.110  ; 2.110  ; Rise       ; clock           ;
;  entradaBX[6]  ; clock      ; 2.338  ; 2.338  ; Rise       ; clock           ;
;  entradaBX[7]  ; clock      ; 2.745  ; 2.745  ; Rise       ; clock           ;
;  entradaBX[8]  ; clock      ; 2.815  ; 2.815  ; Rise       ; clock           ;
;  entradaBX[9]  ; clock      ; 2.286  ; 2.286  ; Rise       ; clock           ;
;  entradaBX[10] ; clock      ; 2.241  ; 2.241  ; Rise       ; clock           ;
;  entradaBX[11] ; clock      ; 2.357  ; 2.357  ; Rise       ; clock           ;
;  entradaBX[12] ; clock      ; 2.185  ; 2.185  ; Rise       ; clock           ;
;  entradaBX[13] ; clock      ; 2.488  ; 2.488  ; Rise       ; clock           ;
;  entradaBX[14] ; clock      ; 2.623  ; 2.623  ; Rise       ; clock           ;
;  entradaBX[15] ; clock      ; 2.696  ; 2.696  ; Rise       ; clock           ;
; entradaCS[*]   ; clock      ; 2.362  ; 2.362  ; Rise       ; clock           ;
;  entradaCS[0]  ; clock      ; 2.131  ; 2.131  ; Rise       ; clock           ;
;  entradaCS[1]  ; clock      ; 2.296  ; 2.296  ; Rise       ; clock           ;
;  entradaCS[2]  ; clock      ; 1.916  ; 1.916  ; Rise       ; clock           ;
;  entradaCS[3]  ; clock      ; 1.908  ; 1.908  ; Rise       ; clock           ;
;  entradaCS[4]  ; clock      ; 2.249  ; 2.249  ; Rise       ; clock           ;
;  entradaCS[5]  ; clock      ; 2.362  ; 2.362  ; Rise       ; clock           ;
;  entradaCS[6]  ; clock      ; 2.337  ; 2.337  ; Rise       ; clock           ;
;  entradaCS[7]  ; clock      ; 2.030  ; 2.030  ; Rise       ; clock           ;
;  entradaCS[8]  ; clock      ; 1.853  ; 1.853  ; Rise       ; clock           ;
;  entradaCS[9]  ; clock      ; 2.020  ; 2.020  ; Rise       ; clock           ;
;  entradaCS[10] ; clock      ; 2.097  ; 2.097  ; Rise       ; clock           ;
;  entradaCS[11] ; clock      ; 2.221  ; 2.221  ; Rise       ; clock           ;
;  entradaCS[12] ; clock      ; 1.558  ; 1.558  ; Rise       ; clock           ;
;  entradaCS[13] ; clock      ; 1.538  ; 1.538  ; Rise       ; clock           ;
;  entradaCS[14] ; clock      ; 1.627  ; 1.627  ; Rise       ; clock           ;
;  entradaCS[15] ; clock      ; 1.663  ; 1.663  ; Rise       ; clock           ;
; entradaCX[*]   ; clock      ; 2.556  ; 2.556  ; Rise       ; clock           ;
;  entradaCX[0]  ; clock      ; 2.436  ; 2.436  ; Rise       ; clock           ;
;  entradaCX[1]  ; clock      ; 2.365  ; 2.365  ; Rise       ; clock           ;
;  entradaCX[2]  ; clock      ; 2.399  ; 2.399  ; Rise       ; clock           ;
;  entradaCX[3]  ; clock      ; 2.104  ; 2.104  ; Rise       ; clock           ;
;  entradaCX[4]  ; clock      ; 2.177  ; 2.177  ; Rise       ; clock           ;
;  entradaCX[5]  ; clock      ; 2.502  ; 2.502  ; Rise       ; clock           ;
;  entradaCX[6]  ; clock      ; 2.122  ; 2.122  ; Rise       ; clock           ;
;  entradaCX[7]  ; clock      ; 2.556  ; 2.556  ; Rise       ; clock           ;
;  entradaCX[8]  ; clock      ; 2.408  ; 2.408  ; Rise       ; clock           ;
;  entradaCX[9]  ; clock      ; 2.387  ; 2.387  ; Rise       ; clock           ;
;  entradaCX[10] ; clock      ; 2.427  ; 2.427  ; Rise       ; clock           ;
;  entradaCX[11] ; clock      ; 2.200  ; 2.200  ; Rise       ; clock           ;
;  entradaCX[12] ; clock      ; 2.136  ; 2.136  ; Rise       ; clock           ;
;  entradaCX[13] ; clock      ; 2.317  ; 2.317  ; Rise       ; clock           ;
;  entradaCX[14] ; clock      ; 2.368  ; 2.368  ; Rise       ; clock           ;
;  entradaCX[15] ; clock      ; 2.531  ; 2.531  ; Rise       ; clock           ;
; entradaDI[*]   ; clock      ; 2.691  ; 2.691  ; Rise       ; clock           ;
;  entradaDI[0]  ; clock      ; 2.388  ; 2.388  ; Rise       ; clock           ;
;  entradaDI[1]  ; clock      ; 2.598  ; 2.598  ; Rise       ; clock           ;
;  entradaDI[2]  ; clock      ; 2.691  ; 2.691  ; Rise       ; clock           ;
;  entradaDI[3]  ; clock      ; 2.364  ; 2.364  ; Rise       ; clock           ;
;  entradaDI[4]  ; clock      ; 2.331  ; 2.331  ; Rise       ; clock           ;
;  entradaDI[5]  ; clock      ; 2.365  ; 2.365  ; Rise       ; clock           ;
;  entradaDI[6]  ; clock      ; 2.083  ; 2.083  ; Rise       ; clock           ;
;  entradaDI[7]  ; clock      ; 2.196  ; 2.196  ; Rise       ; clock           ;
;  entradaDI[8]  ; clock      ; 2.105  ; 2.105  ; Rise       ; clock           ;
;  entradaDI[9]  ; clock      ; 2.368  ; 2.368  ; Rise       ; clock           ;
;  entradaDI[10] ; clock      ; 2.165  ; 2.165  ; Rise       ; clock           ;
;  entradaDI[11] ; clock      ; 2.222  ; 2.222  ; Rise       ; clock           ;
;  entradaDI[12] ; clock      ; 2.442  ; 2.442  ; Rise       ; clock           ;
;  entradaDI[13] ; clock      ; 2.431  ; 2.431  ; Rise       ; clock           ;
;  entradaDI[14] ; clock      ; 2.135  ; 2.135  ; Rise       ; clock           ;
;  entradaDI[15] ; clock      ; 2.506  ; 2.506  ; Rise       ; clock           ;
; entradaDS[*]   ; clock      ; 1.683  ; 1.683  ; Rise       ; clock           ;
;  entradaDS[0]  ; clock      ; 1.600  ; 1.600  ; Rise       ; clock           ;
;  entradaDS[1]  ; clock      ; 1.427  ; 1.427  ; Rise       ; clock           ;
;  entradaDS[2]  ; clock      ; 1.622  ; 1.622  ; Rise       ; clock           ;
;  entradaDS[3]  ; clock      ; 1.657  ; 1.657  ; Rise       ; clock           ;
;  entradaDS[4]  ; clock      ; 1.569  ; 1.569  ; Rise       ; clock           ;
;  entradaDS[5]  ; clock      ; 1.683  ; 1.683  ; Rise       ; clock           ;
;  entradaDS[6]  ; clock      ; 1.660  ; 1.660  ; Rise       ; clock           ;
;  entradaDS[7]  ; clock      ; 1.505  ; 1.505  ; Rise       ; clock           ;
;  entradaDS[8]  ; clock      ; 1.609  ; 1.609  ; Rise       ; clock           ;
;  entradaDS[9]  ; clock      ; 1.618  ; 1.618  ; Rise       ; clock           ;
;  entradaDS[10] ; clock      ; 1.561  ; 1.561  ; Rise       ; clock           ;
;  entradaDS[11] ; clock      ; 1.654  ; 1.654  ; Rise       ; clock           ;
;  entradaDS[12] ; clock      ; 1.661  ; 1.661  ; Rise       ; clock           ;
;  entradaDS[13] ; clock      ; 1.536  ; 1.536  ; Rise       ; clock           ;
;  entradaDS[14] ; clock      ; 1.525  ; 1.525  ; Rise       ; clock           ;
;  entradaDS[15] ; clock      ; 1.572  ; 1.572  ; Rise       ; clock           ;
; entradaDX[*]   ; clock      ; 2.840  ; 2.840  ; Rise       ; clock           ;
;  entradaDX[0]  ; clock      ; 2.122  ; 2.122  ; Rise       ; clock           ;
;  entradaDX[1]  ; clock      ; 2.460  ; 2.460  ; Rise       ; clock           ;
;  entradaDX[2]  ; clock      ; 2.666  ; 2.666  ; Rise       ; clock           ;
;  entradaDX[3]  ; clock      ; 2.840  ; 2.840  ; Rise       ; clock           ;
;  entradaDX[4]  ; clock      ; 2.740  ; 2.740  ; Rise       ; clock           ;
;  entradaDX[5]  ; clock      ; 2.454  ; 2.454  ; Rise       ; clock           ;
;  entradaDX[6]  ; clock      ; 2.561  ; 2.561  ; Rise       ; clock           ;
;  entradaDX[7]  ; clock      ; 2.507  ; 2.507  ; Rise       ; clock           ;
;  entradaDX[8]  ; clock      ; 2.352  ; 2.352  ; Rise       ; clock           ;
;  entradaDX[9]  ; clock      ; 2.197  ; 2.197  ; Rise       ; clock           ;
;  entradaDX[10] ; clock      ; 2.111  ; 2.111  ; Rise       ; clock           ;
;  entradaDX[11] ; clock      ; 2.612  ; 2.612  ; Rise       ; clock           ;
;  entradaDX[12] ; clock      ; 2.555  ; 2.555  ; Rise       ; clock           ;
;  entradaDX[13] ; clock      ; 2.307  ; 2.307  ; Rise       ; clock           ;
;  entradaDX[14] ; clock      ; 2.405  ; 2.405  ; Rise       ; clock           ;
;  entradaDX[15] ; clock      ; 2.359  ; 2.359  ; Rise       ; clock           ;
; entradaES[*]   ; clock      ; 1.769  ; 1.769  ; Rise       ; clock           ;
;  entradaES[0]  ; clock      ; 1.761  ; 1.761  ; Rise       ; clock           ;
;  entradaES[1]  ; clock      ; 1.757  ; 1.757  ; Rise       ; clock           ;
;  entradaES[2]  ; clock      ; 1.670  ; 1.670  ; Rise       ; clock           ;
;  entradaES[3]  ; clock      ; 1.703  ; 1.703  ; Rise       ; clock           ;
;  entradaES[4]  ; clock      ; 1.607  ; 1.607  ; Rise       ; clock           ;
;  entradaES[5]  ; clock      ; 1.610  ; 1.610  ; Rise       ; clock           ;
;  entradaES[6]  ; clock      ; 1.630  ; 1.630  ; Rise       ; clock           ;
;  entradaES[7]  ; clock      ; 1.657  ; 1.657  ; Rise       ; clock           ;
;  entradaES[8]  ; clock      ; 1.638  ; 1.638  ; Rise       ; clock           ;
;  entradaES[9]  ; clock      ; 1.598  ; 1.598  ; Rise       ; clock           ;
;  entradaES[10] ; clock      ; 1.611  ; 1.611  ; Rise       ; clock           ;
;  entradaES[11] ; clock      ; 1.760  ; 1.760  ; Rise       ; clock           ;
;  entradaES[12] ; clock      ; 1.718  ; 1.718  ; Rise       ; clock           ;
;  entradaES[13] ; clock      ; 1.591  ; 1.591  ; Rise       ; clock           ;
;  entradaES[14] ; clock      ; 1.483  ; 1.483  ; Rise       ; clock           ;
;  entradaES[15] ; clock      ; 1.769  ; 1.769  ; Rise       ; clock           ;
; entradaI1[*]   ; clock      ; 1.869  ; 1.869  ; Rise       ; clock           ;
;  entradaI1[0]  ; clock      ; 1.760  ; 1.760  ; Rise       ; clock           ;
;  entradaI1[1]  ; clock      ; 1.617  ; 1.617  ; Rise       ; clock           ;
;  entradaI1[2]  ; clock      ; 1.686  ; 1.686  ; Rise       ; clock           ;
;  entradaI1[3]  ; clock      ; 1.452  ; 1.452  ; Rise       ; clock           ;
;  entradaI1[4]  ; clock      ; 1.635  ; 1.635  ; Rise       ; clock           ;
;  entradaI1[5]  ; clock      ; 1.720  ; 1.720  ; Rise       ; clock           ;
;  entradaI1[6]  ; clock      ; 1.646  ; 1.646  ; Rise       ; clock           ;
;  entradaI1[7]  ; clock      ; 1.869  ; 1.869  ; Rise       ; clock           ;
;  entradaI1[8]  ; clock      ; 1.651  ; 1.651  ; Rise       ; clock           ;
;  entradaI1[9]  ; clock      ; 1.695  ; 1.695  ; Rise       ; clock           ;
;  entradaI1[10] ; clock      ; 1.696  ; 1.696  ; Rise       ; clock           ;
;  entradaI1[11] ; clock      ; 1.644  ; 1.644  ; Rise       ; clock           ;
;  entradaI1[12] ; clock      ; 1.753  ; 1.753  ; Rise       ; clock           ;
;  entradaI1[13] ; clock      ; 1.490  ; 1.490  ; Rise       ; clock           ;
;  entradaI1[14] ; clock      ; 1.745  ; 1.745  ; Rise       ; clock           ;
;  entradaI1[15] ; clock      ; 1.662  ; 1.662  ; Rise       ; clock           ;
; entradaI2[*]   ; clock      ; 1.807  ; 1.807  ; Rise       ; clock           ;
;  entradaI2[0]  ; clock      ; 1.665  ; 1.665  ; Rise       ; clock           ;
;  entradaI2[1]  ; clock      ; 1.620  ; 1.620  ; Rise       ; clock           ;
;  entradaI2[2]  ; clock      ; 1.686  ; 1.686  ; Rise       ; clock           ;
;  entradaI2[3]  ; clock      ; 1.625  ; 1.625  ; Rise       ; clock           ;
;  entradaI2[4]  ; clock      ; 1.754  ; 1.754  ; Rise       ; clock           ;
;  entradaI2[5]  ; clock      ; 1.730  ; 1.730  ; Rise       ; clock           ;
;  entradaI2[6]  ; clock      ; 1.652  ; 1.652  ; Rise       ; clock           ;
;  entradaI2[7]  ; clock      ; 1.654  ; 1.654  ; Rise       ; clock           ;
;  entradaI2[8]  ; clock      ; 1.647  ; 1.647  ; Rise       ; clock           ;
;  entradaI2[9]  ; clock      ; 1.677  ; 1.677  ; Rise       ; clock           ;
;  entradaI2[10] ; clock      ; 1.640  ; 1.640  ; Rise       ; clock           ;
;  entradaI2[11] ; clock      ; 1.607  ; 1.607  ; Rise       ; clock           ;
;  entradaI2[12] ; clock      ; 1.473  ; 1.473  ; Rise       ; clock           ;
;  entradaI2[13] ; clock      ; 1.616  ; 1.616  ; Rise       ; clock           ;
;  entradaI2[14] ; clock      ; 1.807  ; 1.807  ; Rise       ; clock           ;
;  entradaI2[15] ; clock      ; 1.595  ; 1.595  ; Rise       ; clock           ;
; entradaI3[*]   ; clock      ; 1.738  ; 1.738  ; Rise       ; clock           ;
;  entradaI3[0]  ; clock      ; 1.555  ; 1.555  ; Rise       ; clock           ;
;  entradaI3[1]  ; clock      ; 1.738  ; 1.738  ; Rise       ; clock           ;
;  entradaI3[2]  ; clock      ; 1.593  ; 1.593  ; Rise       ; clock           ;
;  entradaI3[3]  ; clock      ; 1.602  ; 1.602  ; Rise       ; clock           ;
;  entradaI3[4]  ; clock      ; 1.575  ; 1.575  ; Rise       ; clock           ;
;  entradaI3[5]  ; clock      ; 1.682  ; 1.682  ; Rise       ; clock           ;
;  entradaI3[6]  ; clock      ; 1.428  ; 1.428  ; Rise       ; clock           ;
;  entradaI3[7]  ; clock      ; 1.627  ; 1.627  ; Rise       ; clock           ;
;  entradaI3[8]  ; clock      ; 1.721  ; 1.721  ; Rise       ; clock           ;
;  entradaI3[9]  ; clock      ; 1.569  ; 1.569  ; Rise       ; clock           ;
;  entradaI3[10] ; clock      ; 1.583  ; 1.583  ; Rise       ; clock           ;
;  entradaI3[11] ; clock      ; 1.563  ; 1.563  ; Rise       ; clock           ;
;  entradaI3[12] ; clock      ; 1.717  ; 1.717  ; Rise       ; clock           ;
;  entradaI3[13] ; clock      ; 1.558  ; 1.558  ; Rise       ; clock           ;
;  entradaI3[14] ; clock      ; 1.579  ; 1.579  ; Rise       ; clock           ;
;  entradaI3[15] ; clock      ; 1.561  ; 1.561  ; Rise       ; clock           ;
; entradaIP[*]   ; clock      ; 2.305  ; 2.305  ; Rise       ; clock           ;
;  entradaIP[0]  ; clock      ; 2.125  ; 2.125  ; Rise       ; clock           ;
;  entradaIP[1]  ; clock      ; 2.260  ; 2.260  ; Rise       ; clock           ;
;  entradaIP[2]  ; clock      ; 2.167  ; 2.167  ; Rise       ; clock           ;
;  entradaIP[3]  ; clock      ; 1.930  ; 1.930  ; Rise       ; clock           ;
;  entradaIP[4]  ; clock      ; 2.305  ; 2.305  ; Rise       ; clock           ;
;  entradaIP[5]  ; clock      ; 2.167  ; 2.167  ; Rise       ; clock           ;
;  entradaIP[6]  ; clock      ; 2.139  ; 2.139  ; Rise       ; clock           ;
;  entradaIP[7]  ; clock      ; 2.138  ; 2.138  ; Rise       ; clock           ;
;  entradaIP[8]  ; clock      ; 2.155  ; 2.155  ; Rise       ; clock           ;
;  entradaIP[9]  ; clock      ; 2.235  ; 2.235  ; Rise       ; clock           ;
;  entradaIP[10] ; clock      ; 2.215  ; 2.215  ; Rise       ; clock           ;
;  entradaIP[11] ; clock      ; 2.014  ; 2.014  ; Rise       ; clock           ;
;  entradaIP[12] ; clock      ; 2.118  ; 2.118  ; Rise       ; clock           ;
;  entradaIP[13] ; clock      ; 2.146  ; 2.146  ; Rise       ; clock           ;
;  entradaIP[14] ; clock      ; 2.114  ; 2.114  ; Rise       ; clock           ;
;  entradaIP[15] ; clock      ; 2.154  ; 2.154  ; Rise       ; clock           ;
; entradaSI[*]   ; clock      ; 2.686  ; 2.686  ; Rise       ; clock           ;
;  entradaSI[0]  ; clock      ; 2.677  ; 2.677  ; Rise       ; clock           ;
;  entradaSI[1]  ; clock      ; 2.686  ; 2.686  ; Rise       ; clock           ;
;  entradaSI[2]  ; clock      ; 2.225  ; 2.225  ; Rise       ; clock           ;
;  entradaSI[3]  ; clock      ; 2.149  ; 2.149  ; Rise       ; clock           ;
;  entradaSI[4]  ; clock      ; 2.592  ; 2.592  ; Rise       ; clock           ;
;  entradaSI[5]  ; clock      ; 2.373  ; 2.373  ; Rise       ; clock           ;
;  entradaSI[6]  ; clock      ; 2.215  ; 2.215  ; Rise       ; clock           ;
;  entradaSI[7]  ; clock      ; 2.505  ; 2.505  ; Rise       ; clock           ;
;  entradaSI[8]  ; clock      ; 2.179  ; 2.179  ; Rise       ; clock           ;
;  entradaSI[9]  ; clock      ; 2.648  ; 2.648  ; Rise       ; clock           ;
;  entradaSI[10] ; clock      ; 2.364  ; 2.364  ; Rise       ; clock           ;
;  entradaSI[11] ; clock      ; 2.363  ; 2.363  ; Rise       ; clock           ;
;  entradaSI[12] ; clock      ; 2.231  ; 2.231  ; Rise       ; clock           ;
;  entradaSI[13] ; clock      ; 2.562  ; 2.562  ; Rise       ; clock           ;
;  entradaSI[14] ; clock      ; 2.343  ; 2.343  ; Rise       ; clock           ;
;  entradaSI[15] ; clock      ; 2.438  ; 2.438  ; Rise       ; clock           ;
; entradaSP[*]   ; clock      ; 2.671  ; 2.671  ; Rise       ; clock           ;
;  entradaSP[0]  ; clock      ; 2.635  ; 2.635  ; Rise       ; clock           ;
;  entradaSP[1]  ; clock      ; 2.405  ; 2.405  ; Rise       ; clock           ;
;  entradaSP[2]  ; clock      ; 2.671  ; 2.671  ; Rise       ; clock           ;
;  entradaSP[3]  ; clock      ; 2.366  ; 2.366  ; Rise       ; clock           ;
;  entradaSP[4]  ; clock      ; 2.334  ; 2.334  ; Rise       ; clock           ;
;  entradaSP[5]  ; clock      ; 2.365  ; 2.365  ; Rise       ; clock           ;
;  entradaSP[6]  ; clock      ; 2.388  ; 2.388  ; Rise       ; clock           ;
;  entradaSP[7]  ; clock      ; 2.024  ; 2.024  ; Rise       ; clock           ;
;  entradaSP[8]  ; clock      ; 2.369  ; 2.369  ; Rise       ; clock           ;
;  entradaSP[9]  ; clock      ; 2.224  ; 2.224  ; Rise       ; clock           ;
;  entradaSP[10] ; clock      ; 2.281  ; 2.281  ; Rise       ; clock           ;
;  entradaSP[11] ; clock      ; 2.110  ; 2.110  ; Rise       ; clock           ;
;  entradaSP[12] ; clock      ; 2.493  ; 2.493  ; Rise       ; clock           ;
;  entradaSP[13] ; clock      ; 2.464  ; 2.464  ; Rise       ; clock           ;
;  entradaSP[14] ; clock      ; 2.174  ; 2.174  ; Rise       ; clock           ;
;  entradaSP[15] ; clock      ; 2.381  ; 2.381  ; Rise       ; clock           ;
; entradaSS[*]   ; clock      ; 1.757  ; 1.757  ; Rise       ; clock           ;
;  entradaSS[0]  ; clock      ; 1.669  ; 1.669  ; Rise       ; clock           ;
;  entradaSS[1]  ; clock      ; 1.545  ; 1.545  ; Rise       ; clock           ;
;  entradaSS[2]  ; clock      ; 1.651  ; 1.651  ; Rise       ; clock           ;
;  entradaSS[3]  ; clock      ; 1.410  ; 1.410  ; Rise       ; clock           ;
;  entradaSS[4]  ; clock      ; 1.415  ; 1.415  ; Rise       ; clock           ;
;  entradaSS[5]  ; clock      ; 1.553  ; 1.553  ; Rise       ; clock           ;
;  entradaSS[6]  ; clock      ; 1.488  ; 1.488  ; Rise       ; clock           ;
;  entradaSS[7]  ; clock      ; 0.826  ; 0.826  ; Rise       ; clock           ;
;  entradaSS[8]  ; clock      ; 1.645  ; 1.645  ; Rise       ; clock           ;
;  entradaSS[9]  ; clock      ; 1.424  ; 1.424  ; Rise       ; clock           ;
;  entradaSS[10] ; clock      ; 1.757  ; 1.757  ; Rise       ; clock           ;
;  entradaSS[11] ; clock      ; 1.614  ; 1.614  ; Rise       ; clock           ;
;  entradaSS[12] ; clock      ; 0.429  ; 0.429  ; Rise       ; clock           ;
;  entradaSS[13] ; clock      ; 0.414  ; 0.414  ; Rise       ; clock           ;
;  entradaSS[14] ; clock      ; 1.489  ; 1.489  ; Rise       ; clock           ;
;  entradaSS[15] ; clock      ; 1.507  ; 1.507  ; Rise       ; clock           ;
; reset          ; clock      ; 1.470  ; 1.470  ; Rise       ; clock           ;
; wDEBUG         ; clock      ; 1.894  ; 1.894  ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; entradaAX[*]   ; clock      ; 0.334  ; 0.334  ; Rise       ; clock           ;
;  entradaAX[0]  ; clock      ; 0.215  ; 0.215  ; Rise       ; clock           ;
;  entradaAX[1]  ; clock      ; -2.297 ; -2.297 ; Rise       ; clock           ;
;  entradaAX[2]  ; clock      ; -2.125 ; -2.125 ; Rise       ; clock           ;
;  entradaAX[3]  ; clock      ; -2.422 ; -2.422 ; Rise       ; clock           ;
;  entradaAX[4]  ; clock      ; -1.999 ; -1.999 ; Rise       ; clock           ;
;  entradaAX[5]  ; clock      ; -2.575 ; -2.575 ; Rise       ; clock           ;
;  entradaAX[6]  ; clock      ; -2.061 ; -2.061 ; Rise       ; clock           ;
;  entradaAX[7]  ; clock      ; -1.973 ; -1.973 ; Rise       ; clock           ;
;  entradaAX[8]  ; clock      ; -2.253 ; -2.253 ; Rise       ; clock           ;
;  entradaAX[9]  ; clock      ; -2.025 ; -2.025 ; Rise       ; clock           ;
;  entradaAX[10] ; clock      ; -2.566 ; -2.566 ; Rise       ; clock           ;
;  entradaAX[11] ; clock      ; -2.384 ; -2.384 ; Rise       ; clock           ;
;  entradaAX[12] ; clock      ; 0.334  ; 0.334  ; Rise       ; clock           ;
;  entradaAX[13] ; clock      ; -2.276 ; -2.276 ; Rise       ; clock           ;
;  entradaAX[14] ; clock      ; -2.309 ; -2.309 ; Rise       ; clock           ;
;  entradaAX[15] ; clock      ; -2.307 ; -2.307 ; Rise       ; clock           ;
; entradaBP[*]   ; clock      ; -1.899 ; -1.899 ; Rise       ; clock           ;
;  entradaBP[0]  ; clock      ; -2.108 ; -2.108 ; Rise       ; clock           ;
;  entradaBP[1]  ; clock      ; -2.440 ; -2.440 ; Rise       ; clock           ;
;  entradaBP[2]  ; clock      ; -2.188 ; -2.188 ; Rise       ; clock           ;
;  entradaBP[3]  ; clock      ; -2.221 ; -2.221 ; Rise       ; clock           ;
;  entradaBP[4]  ; clock      ; -2.269 ; -2.269 ; Rise       ; clock           ;
;  entradaBP[5]  ; clock      ; -2.145 ; -2.145 ; Rise       ; clock           ;
;  entradaBP[6]  ; clock      ; -2.139 ; -2.139 ; Rise       ; clock           ;
;  entradaBP[7]  ; clock      ; -2.162 ; -2.162 ; Rise       ; clock           ;
;  entradaBP[8]  ; clock      ; -1.899 ; -1.899 ; Rise       ; clock           ;
;  entradaBP[9]  ; clock      ; -2.495 ; -2.495 ; Rise       ; clock           ;
;  entradaBP[10] ; clock      ; -2.184 ; -2.184 ; Rise       ; clock           ;
;  entradaBP[11] ; clock      ; -2.277 ; -2.277 ; Rise       ; clock           ;
;  entradaBP[12] ; clock      ; -2.349 ; -2.349 ; Rise       ; clock           ;
;  entradaBP[13] ; clock      ; -2.390 ; -2.390 ; Rise       ; clock           ;
;  entradaBP[14] ; clock      ; -2.041 ; -2.041 ; Rise       ; clock           ;
;  entradaBP[15] ; clock      ; -2.302 ; -2.302 ; Rise       ; clock           ;
; entradaBX[*]   ; clock      ; -1.990 ; -1.990 ; Rise       ; clock           ;
;  entradaBX[0]  ; clock      ; -2.103 ; -2.103 ; Rise       ; clock           ;
;  entradaBX[1]  ; clock      ; -2.182 ; -2.182 ; Rise       ; clock           ;
;  entradaBX[2]  ; clock      ; -2.324 ; -2.324 ; Rise       ; clock           ;
;  entradaBX[3]  ; clock      ; -2.481 ; -2.481 ; Rise       ; clock           ;
;  entradaBX[4]  ; clock      ; -2.354 ; -2.354 ; Rise       ; clock           ;
;  entradaBX[5]  ; clock      ; -1.990 ; -1.990 ; Rise       ; clock           ;
;  entradaBX[6]  ; clock      ; -2.218 ; -2.218 ; Rise       ; clock           ;
;  entradaBX[7]  ; clock      ; -2.625 ; -2.625 ; Rise       ; clock           ;
;  entradaBX[8]  ; clock      ; -2.695 ; -2.695 ; Rise       ; clock           ;
;  entradaBX[9]  ; clock      ; -2.166 ; -2.166 ; Rise       ; clock           ;
;  entradaBX[10] ; clock      ; -2.121 ; -2.121 ; Rise       ; clock           ;
;  entradaBX[11] ; clock      ; -2.237 ; -2.237 ; Rise       ; clock           ;
;  entradaBX[12] ; clock      ; -2.065 ; -2.065 ; Rise       ; clock           ;
;  entradaBX[13] ; clock      ; -2.368 ; -2.368 ; Rise       ; clock           ;
;  entradaBX[14] ; clock      ; -2.503 ; -2.503 ; Rise       ; clock           ;
;  entradaBX[15] ; clock      ; -2.576 ; -2.576 ; Rise       ; clock           ;
; entradaCS[*]   ; clock      ; -1.418 ; -1.418 ; Rise       ; clock           ;
;  entradaCS[0]  ; clock      ; -2.011 ; -2.011 ; Rise       ; clock           ;
;  entradaCS[1]  ; clock      ; -2.176 ; -2.176 ; Rise       ; clock           ;
;  entradaCS[2]  ; clock      ; -1.796 ; -1.796 ; Rise       ; clock           ;
;  entradaCS[3]  ; clock      ; -1.788 ; -1.788 ; Rise       ; clock           ;
;  entradaCS[4]  ; clock      ; -2.129 ; -2.129 ; Rise       ; clock           ;
;  entradaCS[5]  ; clock      ; -2.242 ; -2.242 ; Rise       ; clock           ;
;  entradaCS[6]  ; clock      ; -2.217 ; -2.217 ; Rise       ; clock           ;
;  entradaCS[7]  ; clock      ; -1.910 ; -1.910 ; Rise       ; clock           ;
;  entradaCS[8]  ; clock      ; -1.733 ; -1.733 ; Rise       ; clock           ;
;  entradaCS[9]  ; clock      ; -1.900 ; -1.900 ; Rise       ; clock           ;
;  entradaCS[10] ; clock      ; -1.977 ; -1.977 ; Rise       ; clock           ;
;  entradaCS[11] ; clock      ; -2.101 ; -2.101 ; Rise       ; clock           ;
;  entradaCS[12] ; clock      ; -1.438 ; -1.438 ; Rise       ; clock           ;
;  entradaCS[13] ; clock      ; -1.418 ; -1.418 ; Rise       ; clock           ;
;  entradaCS[14] ; clock      ; -1.507 ; -1.507 ; Rise       ; clock           ;
;  entradaCS[15] ; clock      ; -1.543 ; -1.543 ; Rise       ; clock           ;
; entradaCX[*]   ; clock      ; -1.984 ; -1.984 ; Rise       ; clock           ;
;  entradaCX[0]  ; clock      ; -2.316 ; -2.316 ; Rise       ; clock           ;
;  entradaCX[1]  ; clock      ; -2.245 ; -2.245 ; Rise       ; clock           ;
;  entradaCX[2]  ; clock      ; -2.279 ; -2.279 ; Rise       ; clock           ;
;  entradaCX[3]  ; clock      ; -1.984 ; -1.984 ; Rise       ; clock           ;
;  entradaCX[4]  ; clock      ; -2.057 ; -2.057 ; Rise       ; clock           ;
;  entradaCX[5]  ; clock      ; -2.382 ; -2.382 ; Rise       ; clock           ;
;  entradaCX[6]  ; clock      ; -2.002 ; -2.002 ; Rise       ; clock           ;
;  entradaCX[7]  ; clock      ; -2.436 ; -2.436 ; Rise       ; clock           ;
;  entradaCX[8]  ; clock      ; -2.288 ; -2.288 ; Rise       ; clock           ;
;  entradaCX[9]  ; clock      ; -2.267 ; -2.267 ; Rise       ; clock           ;
;  entradaCX[10] ; clock      ; -2.307 ; -2.307 ; Rise       ; clock           ;
;  entradaCX[11] ; clock      ; -2.080 ; -2.080 ; Rise       ; clock           ;
;  entradaCX[12] ; clock      ; -2.016 ; -2.016 ; Rise       ; clock           ;
;  entradaCX[13] ; clock      ; -2.197 ; -2.197 ; Rise       ; clock           ;
;  entradaCX[14] ; clock      ; -2.248 ; -2.248 ; Rise       ; clock           ;
;  entradaCX[15] ; clock      ; -2.411 ; -2.411 ; Rise       ; clock           ;
; entradaDI[*]   ; clock      ; -1.963 ; -1.963 ; Rise       ; clock           ;
;  entradaDI[0]  ; clock      ; -2.268 ; -2.268 ; Rise       ; clock           ;
;  entradaDI[1]  ; clock      ; -2.478 ; -2.478 ; Rise       ; clock           ;
;  entradaDI[2]  ; clock      ; -2.571 ; -2.571 ; Rise       ; clock           ;
;  entradaDI[3]  ; clock      ; -2.244 ; -2.244 ; Rise       ; clock           ;
;  entradaDI[4]  ; clock      ; -2.211 ; -2.211 ; Rise       ; clock           ;
;  entradaDI[5]  ; clock      ; -2.245 ; -2.245 ; Rise       ; clock           ;
;  entradaDI[6]  ; clock      ; -1.963 ; -1.963 ; Rise       ; clock           ;
;  entradaDI[7]  ; clock      ; -2.076 ; -2.076 ; Rise       ; clock           ;
;  entradaDI[8]  ; clock      ; -1.985 ; -1.985 ; Rise       ; clock           ;
;  entradaDI[9]  ; clock      ; -2.248 ; -2.248 ; Rise       ; clock           ;
;  entradaDI[10] ; clock      ; -2.045 ; -2.045 ; Rise       ; clock           ;
;  entradaDI[11] ; clock      ; -2.102 ; -2.102 ; Rise       ; clock           ;
;  entradaDI[12] ; clock      ; -2.322 ; -2.322 ; Rise       ; clock           ;
;  entradaDI[13] ; clock      ; -2.311 ; -2.311 ; Rise       ; clock           ;
;  entradaDI[14] ; clock      ; -2.015 ; -2.015 ; Rise       ; clock           ;
;  entradaDI[15] ; clock      ; -2.386 ; -2.386 ; Rise       ; clock           ;
; entradaDS[*]   ; clock      ; -1.307 ; -1.307 ; Rise       ; clock           ;
;  entradaDS[0]  ; clock      ; -1.480 ; -1.480 ; Rise       ; clock           ;
;  entradaDS[1]  ; clock      ; -1.307 ; -1.307 ; Rise       ; clock           ;
;  entradaDS[2]  ; clock      ; -1.502 ; -1.502 ; Rise       ; clock           ;
;  entradaDS[3]  ; clock      ; -1.537 ; -1.537 ; Rise       ; clock           ;
;  entradaDS[4]  ; clock      ; -1.449 ; -1.449 ; Rise       ; clock           ;
;  entradaDS[5]  ; clock      ; -1.563 ; -1.563 ; Rise       ; clock           ;
;  entradaDS[6]  ; clock      ; -1.540 ; -1.540 ; Rise       ; clock           ;
;  entradaDS[7]  ; clock      ; -1.385 ; -1.385 ; Rise       ; clock           ;
;  entradaDS[8]  ; clock      ; -1.489 ; -1.489 ; Rise       ; clock           ;
;  entradaDS[9]  ; clock      ; -1.498 ; -1.498 ; Rise       ; clock           ;
;  entradaDS[10] ; clock      ; -1.441 ; -1.441 ; Rise       ; clock           ;
;  entradaDS[11] ; clock      ; -1.534 ; -1.534 ; Rise       ; clock           ;
;  entradaDS[12] ; clock      ; -1.541 ; -1.541 ; Rise       ; clock           ;
;  entradaDS[13] ; clock      ; -1.416 ; -1.416 ; Rise       ; clock           ;
;  entradaDS[14] ; clock      ; -1.405 ; -1.405 ; Rise       ; clock           ;
;  entradaDS[15] ; clock      ; -1.452 ; -1.452 ; Rise       ; clock           ;
; entradaDX[*]   ; clock      ; -1.991 ; -1.991 ; Rise       ; clock           ;
;  entradaDX[0]  ; clock      ; -2.002 ; -2.002 ; Rise       ; clock           ;
;  entradaDX[1]  ; clock      ; -2.340 ; -2.340 ; Rise       ; clock           ;
;  entradaDX[2]  ; clock      ; -2.546 ; -2.546 ; Rise       ; clock           ;
;  entradaDX[3]  ; clock      ; -2.720 ; -2.720 ; Rise       ; clock           ;
;  entradaDX[4]  ; clock      ; -2.620 ; -2.620 ; Rise       ; clock           ;
;  entradaDX[5]  ; clock      ; -2.334 ; -2.334 ; Rise       ; clock           ;
;  entradaDX[6]  ; clock      ; -2.441 ; -2.441 ; Rise       ; clock           ;
;  entradaDX[7]  ; clock      ; -2.387 ; -2.387 ; Rise       ; clock           ;
;  entradaDX[8]  ; clock      ; -2.232 ; -2.232 ; Rise       ; clock           ;
;  entradaDX[9]  ; clock      ; -2.077 ; -2.077 ; Rise       ; clock           ;
;  entradaDX[10] ; clock      ; -1.991 ; -1.991 ; Rise       ; clock           ;
;  entradaDX[11] ; clock      ; -2.492 ; -2.492 ; Rise       ; clock           ;
;  entradaDX[12] ; clock      ; -2.435 ; -2.435 ; Rise       ; clock           ;
;  entradaDX[13] ; clock      ; -2.187 ; -2.187 ; Rise       ; clock           ;
;  entradaDX[14] ; clock      ; -2.285 ; -2.285 ; Rise       ; clock           ;
;  entradaDX[15] ; clock      ; -2.239 ; -2.239 ; Rise       ; clock           ;
; entradaES[*]   ; clock      ; -1.363 ; -1.363 ; Rise       ; clock           ;
;  entradaES[0]  ; clock      ; -1.641 ; -1.641 ; Rise       ; clock           ;
;  entradaES[1]  ; clock      ; -1.637 ; -1.637 ; Rise       ; clock           ;
;  entradaES[2]  ; clock      ; -1.550 ; -1.550 ; Rise       ; clock           ;
;  entradaES[3]  ; clock      ; -1.583 ; -1.583 ; Rise       ; clock           ;
;  entradaES[4]  ; clock      ; -1.487 ; -1.487 ; Rise       ; clock           ;
;  entradaES[5]  ; clock      ; -1.490 ; -1.490 ; Rise       ; clock           ;
;  entradaES[6]  ; clock      ; -1.510 ; -1.510 ; Rise       ; clock           ;
;  entradaES[7]  ; clock      ; -1.537 ; -1.537 ; Rise       ; clock           ;
;  entradaES[8]  ; clock      ; -1.518 ; -1.518 ; Rise       ; clock           ;
;  entradaES[9]  ; clock      ; -1.478 ; -1.478 ; Rise       ; clock           ;
;  entradaES[10] ; clock      ; -1.491 ; -1.491 ; Rise       ; clock           ;
;  entradaES[11] ; clock      ; -1.640 ; -1.640 ; Rise       ; clock           ;
;  entradaES[12] ; clock      ; -1.598 ; -1.598 ; Rise       ; clock           ;
;  entradaES[13] ; clock      ; -1.471 ; -1.471 ; Rise       ; clock           ;
;  entradaES[14] ; clock      ; -1.363 ; -1.363 ; Rise       ; clock           ;
;  entradaES[15] ; clock      ; -1.649 ; -1.649 ; Rise       ; clock           ;
; entradaI1[*]   ; clock      ; -1.332 ; -1.332 ; Rise       ; clock           ;
;  entradaI1[0]  ; clock      ; -1.640 ; -1.640 ; Rise       ; clock           ;
;  entradaI1[1]  ; clock      ; -1.497 ; -1.497 ; Rise       ; clock           ;
;  entradaI1[2]  ; clock      ; -1.566 ; -1.566 ; Rise       ; clock           ;
;  entradaI1[3]  ; clock      ; -1.332 ; -1.332 ; Rise       ; clock           ;
;  entradaI1[4]  ; clock      ; -1.515 ; -1.515 ; Rise       ; clock           ;
;  entradaI1[5]  ; clock      ; -1.600 ; -1.600 ; Rise       ; clock           ;
;  entradaI1[6]  ; clock      ; -1.526 ; -1.526 ; Rise       ; clock           ;
;  entradaI1[7]  ; clock      ; -1.749 ; -1.749 ; Rise       ; clock           ;
;  entradaI1[8]  ; clock      ; -1.531 ; -1.531 ; Rise       ; clock           ;
;  entradaI1[9]  ; clock      ; -1.575 ; -1.575 ; Rise       ; clock           ;
;  entradaI1[10] ; clock      ; -1.576 ; -1.576 ; Rise       ; clock           ;
;  entradaI1[11] ; clock      ; -1.524 ; -1.524 ; Rise       ; clock           ;
;  entradaI1[12] ; clock      ; -1.633 ; -1.633 ; Rise       ; clock           ;
;  entradaI1[13] ; clock      ; -1.370 ; -1.370 ; Rise       ; clock           ;
;  entradaI1[14] ; clock      ; -1.625 ; -1.625 ; Rise       ; clock           ;
;  entradaI1[15] ; clock      ; -1.542 ; -1.542 ; Rise       ; clock           ;
; entradaI2[*]   ; clock      ; -1.353 ; -1.353 ; Rise       ; clock           ;
;  entradaI2[0]  ; clock      ; -1.545 ; -1.545 ; Rise       ; clock           ;
;  entradaI2[1]  ; clock      ; -1.500 ; -1.500 ; Rise       ; clock           ;
;  entradaI2[2]  ; clock      ; -1.566 ; -1.566 ; Rise       ; clock           ;
;  entradaI2[3]  ; clock      ; -1.505 ; -1.505 ; Rise       ; clock           ;
;  entradaI2[4]  ; clock      ; -1.634 ; -1.634 ; Rise       ; clock           ;
;  entradaI2[5]  ; clock      ; -1.610 ; -1.610 ; Rise       ; clock           ;
;  entradaI2[6]  ; clock      ; -1.532 ; -1.532 ; Rise       ; clock           ;
;  entradaI2[7]  ; clock      ; -1.534 ; -1.534 ; Rise       ; clock           ;
;  entradaI2[8]  ; clock      ; -1.527 ; -1.527 ; Rise       ; clock           ;
;  entradaI2[9]  ; clock      ; -1.557 ; -1.557 ; Rise       ; clock           ;
;  entradaI2[10] ; clock      ; -1.520 ; -1.520 ; Rise       ; clock           ;
;  entradaI2[11] ; clock      ; -1.487 ; -1.487 ; Rise       ; clock           ;
;  entradaI2[12] ; clock      ; -1.353 ; -1.353 ; Rise       ; clock           ;
;  entradaI2[13] ; clock      ; -1.496 ; -1.496 ; Rise       ; clock           ;
;  entradaI2[14] ; clock      ; -1.687 ; -1.687 ; Rise       ; clock           ;
;  entradaI2[15] ; clock      ; -1.475 ; -1.475 ; Rise       ; clock           ;
; entradaI3[*]   ; clock      ; -1.308 ; -1.308 ; Rise       ; clock           ;
;  entradaI3[0]  ; clock      ; -1.435 ; -1.435 ; Rise       ; clock           ;
;  entradaI3[1]  ; clock      ; -1.618 ; -1.618 ; Rise       ; clock           ;
;  entradaI3[2]  ; clock      ; -1.473 ; -1.473 ; Rise       ; clock           ;
;  entradaI3[3]  ; clock      ; -1.482 ; -1.482 ; Rise       ; clock           ;
;  entradaI3[4]  ; clock      ; -1.455 ; -1.455 ; Rise       ; clock           ;
;  entradaI3[5]  ; clock      ; -1.562 ; -1.562 ; Rise       ; clock           ;
;  entradaI3[6]  ; clock      ; -1.308 ; -1.308 ; Rise       ; clock           ;
;  entradaI3[7]  ; clock      ; -1.507 ; -1.507 ; Rise       ; clock           ;
;  entradaI3[8]  ; clock      ; -1.601 ; -1.601 ; Rise       ; clock           ;
;  entradaI3[9]  ; clock      ; -1.449 ; -1.449 ; Rise       ; clock           ;
;  entradaI3[10] ; clock      ; -1.463 ; -1.463 ; Rise       ; clock           ;
;  entradaI3[11] ; clock      ; -1.443 ; -1.443 ; Rise       ; clock           ;
;  entradaI3[12] ; clock      ; -1.597 ; -1.597 ; Rise       ; clock           ;
;  entradaI3[13] ; clock      ; -1.438 ; -1.438 ; Rise       ; clock           ;
;  entradaI3[14] ; clock      ; -1.459 ; -1.459 ; Rise       ; clock           ;
;  entradaI3[15] ; clock      ; -1.441 ; -1.441 ; Rise       ; clock           ;
; entradaIP[*]   ; clock      ; -1.810 ; -1.810 ; Rise       ; clock           ;
;  entradaIP[0]  ; clock      ; -2.005 ; -2.005 ; Rise       ; clock           ;
;  entradaIP[1]  ; clock      ; -2.140 ; -2.140 ; Rise       ; clock           ;
;  entradaIP[2]  ; clock      ; -2.047 ; -2.047 ; Rise       ; clock           ;
;  entradaIP[3]  ; clock      ; -1.810 ; -1.810 ; Rise       ; clock           ;
;  entradaIP[4]  ; clock      ; -2.185 ; -2.185 ; Rise       ; clock           ;
;  entradaIP[5]  ; clock      ; -2.047 ; -2.047 ; Rise       ; clock           ;
;  entradaIP[6]  ; clock      ; -2.019 ; -2.019 ; Rise       ; clock           ;
;  entradaIP[7]  ; clock      ; -2.018 ; -2.018 ; Rise       ; clock           ;
;  entradaIP[8]  ; clock      ; -2.035 ; -2.035 ; Rise       ; clock           ;
;  entradaIP[9]  ; clock      ; -2.115 ; -2.115 ; Rise       ; clock           ;
;  entradaIP[10] ; clock      ; -2.095 ; -2.095 ; Rise       ; clock           ;
;  entradaIP[11] ; clock      ; -1.894 ; -1.894 ; Rise       ; clock           ;
;  entradaIP[12] ; clock      ; -1.998 ; -1.998 ; Rise       ; clock           ;
;  entradaIP[13] ; clock      ; -2.026 ; -2.026 ; Rise       ; clock           ;
;  entradaIP[14] ; clock      ; -1.994 ; -1.994 ; Rise       ; clock           ;
;  entradaIP[15] ; clock      ; -2.034 ; -2.034 ; Rise       ; clock           ;
; entradaSI[*]   ; clock      ; -2.029 ; -2.029 ; Rise       ; clock           ;
;  entradaSI[0]  ; clock      ; -2.557 ; -2.557 ; Rise       ; clock           ;
;  entradaSI[1]  ; clock      ; -2.566 ; -2.566 ; Rise       ; clock           ;
;  entradaSI[2]  ; clock      ; -2.105 ; -2.105 ; Rise       ; clock           ;
;  entradaSI[3]  ; clock      ; -2.029 ; -2.029 ; Rise       ; clock           ;
;  entradaSI[4]  ; clock      ; -2.472 ; -2.472 ; Rise       ; clock           ;
;  entradaSI[5]  ; clock      ; -2.253 ; -2.253 ; Rise       ; clock           ;
;  entradaSI[6]  ; clock      ; -2.095 ; -2.095 ; Rise       ; clock           ;
;  entradaSI[7]  ; clock      ; -2.385 ; -2.385 ; Rise       ; clock           ;
;  entradaSI[8]  ; clock      ; -2.059 ; -2.059 ; Rise       ; clock           ;
;  entradaSI[9]  ; clock      ; -2.528 ; -2.528 ; Rise       ; clock           ;
;  entradaSI[10] ; clock      ; -2.244 ; -2.244 ; Rise       ; clock           ;
;  entradaSI[11] ; clock      ; -2.243 ; -2.243 ; Rise       ; clock           ;
;  entradaSI[12] ; clock      ; -2.111 ; -2.111 ; Rise       ; clock           ;
;  entradaSI[13] ; clock      ; -2.442 ; -2.442 ; Rise       ; clock           ;
;  entradaSI[14] ; clock      ; -2.223 ; -2.223 ; Rise       ; clock           ;
;  entradaSI[15] ; clock      ; -2.318 ; -2.318 ; Rise       ; clock           ;
; entradaSP[*]   ; clock      ; -1.904 ; -1.904 ; Rise       ; clock           ;
;  entradaSP[0]  ; clock      ; -2.515 ; -2.515 ; Rise       ; clock           ;
;  entradaSP[1]  ; clock      ; -2.285 ; -2.285 ; Rise       ; clock           ;
;  entradaSP[2]  ; clock      ; -2.551 ; -2.551 ; Rise       ; clock           ;
;  entradaSP[3]  ; clock      ; -2.246 ; -2.246 ; Rise       ; clock           ;
;  entradaSP[4]  ; clock      ; -2.214 ; -2.214 ; Rise       ; clock           ;
;  entradaSP[5]  ; clock      ; -2.245 ; -2.245 ; Rise       ; clock           ;
;  entradaSP[6]  ; clock      ; -2.268 ; -2.268 ; Rise       ; clock           ;
;  entradaSP[7]  ; clock      ; -1.904 ; -1.904 ; Rise       ; clock           ;
;  entradaSP[8]  ; clock      ; -2.249 ; -2.249 ; Rise       ; clock           ;
;  entradaSP[9]  ; clock      ; -2.104 ; -2.104 ; Rise       ; clock           ;
;  entradaSP[10] ; clock      ; -2.161 ; -2.161 ; Rise       ; clock           ;
;  entradaSP[11] ; clock      ; -1.990 ; -1.990 ; Rise       ; clock           ;
;  entradaSP[12] ; clock      ; -2.373 ; -2.373 ; Rise       ; clock           ;
;  entradaSP[13] ; clock      ; -2.344 ; -2.344 ; Rise       ; clock           ;
;  entradaSP[14] ; clock      ; -2.054 ; -2.054 ; Rise       ; clock           ;
;  entradaSP[15] ; clock      ; -2.261 ; -2.261 ; Rise       ; clock           ;
; entradaSS[*]   ; clock      ; -0.294 ; -0.294 ; Rise       ; clock           ;
;  entradaSS[0]  ; clock      ; -1.549 ; -1.549 ; Rise       ; clock           ;
;  entradaSS[1]  ; clock      ; -1.425 ; -1.425 ; Rise       ; clock           ;
;  entradaSS[2]  ; clock      ; -1.531 ; -1.531 ; Rise       ; clock           ;
;  entradaSS[3]  ; clock      ; -1.290 ; -1.290 ; Rise       ; clock           ;
;  entradaSS[4]  ; clock      ; -1.295 ; -1.295 ; Rise       ; clock           ;
;  entradaSS[5]  ; clock      ; -1.433 ; -1.433 ; Rise       ; clock           ;
;  entradaSS[6]  ; clock      ; -1.368 ; -1.368 ; Rise       ; clock           ;
;  entradaSS[7]  ; clock      ; -0.706 ; -0.706 ; Rise       ; clock           ;
;  entradaSS[8]  ; clock      ; -1.525 ; -1.525 ; Rise       ; clock           ;
;  entradaSS[9]  ; clock      ; -1.304 ; -1.304 ; Rise       ; clock           ;
;  entradaSS[10] ; clock      ; -1.637 ; -1.637 ; Rise       ; clock           ;
;  entradaSS[11] ; clock      ; -1.494 ; -1.494 ; Rise       ; clock           ;
;  entradaSS[12] ; clock      ; -0.309 ; -0.309 ; Rise       ; clock           ;
;  entradaSS[13] ; clock      ; -0.294 ; -0.294 ; Rise       ; clock           ;
;  entradaSS[14] ; clock      ; -1.369 ; -1.369 ; Rise       ; clock           ;
;  entradaSS[15] ; clock      ; -1.387 ; -1.387 ; Rise       ; clock           ;
; reset          ; clock      ; -0.408 ; -0.408 ; Rise       ; clock           ;
; wDEBUG         ; clock      ; 0.269  ; 0.269  ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; SFROut[*]       ; clock      ; 5.679 ; 5.679 ; Rise       ; clock           ;
;  SFROut[0]      ; clock      ; 4.999 ; 4.999 ; Rise       ; clock           ;
;  SFROut[1]      ; clock      ; 4.859 ; 4.859 ; Rise       ; clock           ;
;  SFROut[2]      ; clock      ; 4.734 ; 4.734 ; Rise       ; clock           ;
;  SFROut[3]      ; clock      ; 4.465 ; 4.465 ; Rise       ; clock           ;
;  SFROut[4]      ; clock      ; 4.434 ; 4.434 ; Rise       ; clock           ;
;  SFROut[5]      ; clock      ; 3.657 ; 3.657 ; Rise       ; clock           ;
;  SFROut[6]      ; clock      ; 4.564 ; 4.564 ; Rise       ; clock           ;
;  SFROut[7]      ; clock      ; 4.452 ; 4.452 ; Rise       ; clock           ;
;  SFROut[8]      ; clock      ; 3.582 ; 3.582 ; Rise       ; clock           ;
;  SFROut[9]      ; clock      ; 4.707 ; 4.707 ; Rise       ; clock           ;
;  SFROut[10]     ; clock      ; 3.542 ; 3.542 ; Rise       ; clock           ;
;  SFROut[11]     ; clock      ; 5.679 ; 5.679 ; Rise       ; clock           ;
;  SFROut[12]     ; clock      ; 3.709 ; 3.709 ; Rise       ; clock           ;
;  SFROut[13]     ; clock      ; 3.551 ; 3.551 ; Rise       ; clock           ;
;  SFROut[14]     ; clock      ; 3.661 ; 3.661 ; Rise       ; clock           ;
;  SFROut[15]     ; clock      ; 3.571 ; 3.571 ; Rise       ; clock           ;
; saidaAX[*]      ; clock      ; 5.788 ; 5.788 ; Rise       ; clock           ;
;  saidaAX[0]     ; clock      ; 4.902 ; 4.902 ; Rise       ; clock           ;
;  saidaAX[1]     ; clock      ; 4.613 ; 4.613 ; Rise       ; clock           ;
;  saidaAX[2]     ; clock      ; 5.252 ; 5.252 ; Rise       ; clock           ;
;  saidaAX[3]     ; clock      ; 5.788 ; 5.788 ; Rise       ; clock           ;
;  saidaAX[4]     ; clock      ; 4.760 ; 4.760 ; Rise       ; clock           ;
;  saidaAX[5]     ; clock      ; 4.389 ; 4.389 ; Rise       ; clock           ;
;  saidaAX[6]     ; clock      ; 4.805 ; 4.805 ; Rise       ; clock           ;
;  saidaAX[7]     ; clock      ; 4.957 ; 4.957 ; Rise       ; clock           ;
;  saidaAX[8]     ; clock      ; 5.212 ; 5.212 ; Rise       ; clock           ;
;  saidaAX[9]     ; clock      ; 5.042 ; 5.042 ; Rise       ; clock           ;
;  saidaAX[10]    ; clock      ; 4.636 ; 4.636 ; Rise       ; clock           ;
;  saidaAX[11]    ; clock      ; 4.638 ; 4.638 ; Rise       ; clock           ;
;  saidaAX[12]    ; clock      ; 4.945 ; 4.945 ; Rise       ; clock           ;
;  saidaAX[13]    ; clock      ; 4.845 ; 4.845 ; Rise       ; clock           ;
;  saidaAX[14]    ; clock      ; 4.872 ; 4.872 ; Rise       ; clock           ;
;  saidaAX[15]    ; clock      ; 4.671 ; 4.671 ; Rise       ; clock           ;
; saidaBP[*]      ; clock      ; 5.464 ; 5.464 ; Rise       ; clock           ;
;  saidaBP[0]     ; clock      ; 4.803 ; 4.803 ; Rise       ; clock           ;
;  saidaBP[1]     ; clock      ; 5.239 ; 5.239 ; Rise       ; clock           ;
;  saidaBP[2]     ; clock      ; 4.583 ; 4.583 ; Rise       ; clock           ;
;  saidaBP[3]     ; clock      ; 4.664 ; 4.664 ; Rise       ; clock           ;
;  saidaBP[4]     ; clock      ; 4.673 ; 4.673 ; Rise       ; clock           ;
;  saidaBP[5]     ; clock      ; 4.638 ; 4.638 ; Rise       ; clock           ;
;  saidaBP[6]     ; clock      ; 4.589 ; 4.589 ; Rise       ; clock           ;
;  saidaBP[7]     ; clock      ; 4.259 ; 4.259 ; Rise       ; clock           ;
;  saidaBP[8]     ; clock      ; 4.921 ; 4.921 ; Rise       ; clock           ;
;  saidaBP[9]     ; clock      ; 4.446 ; 4.446 ; Rise       ; clock           ;
;  saidaBP[10]    ; clock      ; 5.464 ; 5.464 ; Rise       ; clock           ;
;  saidaBP[11]    ; clock      ; 4.628 ; 4.628 ; Rise       ; clock           ;
;  saidaBP[12]    ; clock      ; 4.602 ; 4.602 ; Rise       ; clock           ;
;  saidaBP[13]    ; clock      ; 4.560 ; 4.560 ; Rise       ; clock           ;
;  saidaBP[14]    ; clock      ; 5.082 ; 5.082 ; Rise       ; clock           ;
;  saidaBP[15]    ; clock      ; 4.832 ; 4.832 ; Rise       ; clock           ;
; saidaBX[*]      ; clock      ; 5.968 ; 5.968 ; Rise       ; clock           ;
;  saidaBX[0]     ; clock      ; 4.834 ; 4.834 ; Rise       ; clock           ;
;  saidaBX[1]     ; clock      ; 4.875 ; 4.875 ; Rise       ; clock           ;
;  saidaBX[2]     ; clock      ; 4.939 ; 4.939 ; Rise       ; clock           ;
;  saidaBX[3]     ; clock      ; 5.237 ; 5.237 ; Rise       ; clock           ;
;  saidaBX[4]     ; clock      ; 5.089 ; 5.089 ; Rise       ; clock           ;
;  saidaBX[5]     ; clock      ; 4.993 ; 4.993 ; Rise       ; clock           ;
;  saidaBX[6]     ; clock      ; 4.518 ; 4.518 ; Rise       ; clock           ;
;  saidaBX[7]     ; clock      ; 5.012 ; 5.012 ; Rise       ; clock           ;
;  saidaBX[8]     ; clock      ; 5.090 ; 5.090 ; Rise       ; clock           ;
;  saidaBX[9]     ; clock      ; 4.595 ; 4.595 ; Rise       ; clock           ;
;  saidaBX[10]    ; clock      ; 4.524 ; 4.524 ; Rise       ; clock           ;
;  saidaBX[11]    ; clock      ; 4.972 ; 4.972 ; Rise       ; clock           ;
;  saidaBX[12]    ; clock      ; 4.684 ; 4.684 ; Rise       ; clock           ;
;  saidaBX[13]    ; clock      ; 5.194 ; 5.194 ; Rise       ; clock           ;
;  saidaBX[14]    ; clock      ; 4.730 ; 4.730 ; Rise       ; clock           ;
;  saidaBX[15]    ; clock      ; 5.968 ; 5.968 ; Rise       ; clock           ;
; saidaCS[*]      ; clock      ; 4.857 ; 4.857 ; Rise       ; clock           ;
;  saidaCS[0]     ; clock      ; 4.182 ; 4.182 ; Rise       ; clock           ;
;  saidaCS[1]     ; clock      ; 4.506 ; 4.506 ; Rise       ; clock           ;
;  saidaCS[2]     ; clock      ; 4.618 ; 4.618 ; Rise       ; clock           ;
;  saidaCS[3]     ; clock      ; 4.375 ; 4.375 ; Rise       ; clock           ;
;  saidaCS[4]     ; clock      ; 4.856 ; 4.856 ; Rise       ; clock           ;
;  saidaCS[5]     ; clock      ; 4.250 ; 4.250 ; Rise       ; clock           ;
;  saidaCS[6]     ; clock      ; 4.245 ; 4.245 ; Rise       ; clock           ;
;  saidaCS[7]     ; clock      ; 4.461 ; 4.461 ; Rise       ; clock           ;
;  saidaCS[8]     ; clock      ; 4.591 ; 4.591 ; Rise       ; clock           ;
;  saidaCS[9]     ; clock      ; 4.468 ; 4.468 ; Rise       ; clock           ;
;  saidaCS[10]    ; clock      ; 4.539 ; 4.539 ; Rise       ; clock           ;
;  saidaCS[11]    ; clock      ; 4.857 ; 4.857 ; Rise       ; clock           ;
;  saidaCS[12]    ; clock      ; 3.678 ; 3.678 ; Rise       ; clock           ;
;  saidaCS[13]    ; clock      ; 3.716 ; 3.716 ; Rise       ; clock           ;
;  saidaCS[14]    ; clock      ; 3.658 ; 3.658 ; Rise       ; clock           ;
;  saidaCS[15]    ; clock      ; 3.735 ; 3.735 ; Rise       ; clock           ;
; saidaCX[*]      ; clock      ; 6.104 ; 6.104 ; Rise       ; clock           ;
;  saidaCX[0]     ; clock      ; 4.712 ; 4.712 ; Rise       ; clock           ;
;  saidaCX[1]     ; clock      ; 5.038 ; 5.038 ; Rise       ; clock           ;
;  saidaCX[2]     ; clock      ; 6.104 ; 6.104 ; Rise       ; clock           ;
;  saidaCX[3]     ; clock      ; 4.825 ; 4.825 ; Rise       ; clock           ;
;  saidaCX[4]     ; clock      ; 4.726 ; 4.726 ; Rise       ; clock           ;
;  saidaCX[5]     ; clock      ; 5.305 ; 5.305 ; Rise       ; clock           ;
;  saidaCX[6]     ; clock      ; 4.653 ; 4.653 ; Rise       ; clock           ;
;  saidaCX[7]     ; clock      ; 4.376 ; 4.376 ; Rise       ; clock           ;
;  saidaCX[8]     ; clock      ; 5.116 ; 5.116 ; Rise       ; clock           ;
;  saidaCX[9]     ; clock      ; 5.039 ; 5.039 ; Rise       ; clock           ;
;  saidaCX[10]    ; clock      ; 4.960 ; 4.960 ; Rise       ; clock           ;
;  saidaCX[11]    ; clock      ; 4.578 ; 4.578 ; Rise       ; clock           ;
;  saidaCX[12]    ; clock      ; 4.609 ; 4.609 ; Rise       ; clock           ;
;  saidaCX[13]    ; clock      ; 5.021 ; 5.021 ; Rise       ; clock           ;
;  saidaCX[14]    ; clock      ; 4.971 ; 4.971 ; Rise       ; clock           ;
;  saidaCX[15]    ; clock      ; 4.696 ; 4.696 ; Rise       ; clock           ;
; saidaDI[*]      ; clock      ; 5.210 ; 5.210 ; Rise       ; clock           ;
;  saidaDI[0]     ; clock      ; 4.713 ; 4.713 ; Rise       ; clock           ;
;  saidaDI[1]     ; clock      ; 4.473 ; 4.473 ; Rise       ; clock           ;
;  saidaDI[2]     ; clock      ; 4.875 ; 4.875 ; Rise       ; clock           ;
;  saidaDI[3]     ; clock      ; 4.928 ; 4.928 ; Rise       ; clock           ;
;  saidaDI[4]     ; clock      ; 4.724 ; 4.724 ; Rise       ; clock           ;
;  saidaDI[5]     ; clock      ; 4.854 ; 4.854 ; Rise       ; clock           ;
;  saidaDI[6]     ; clock      ; 4.990 ; 4.990 ; Rise       ; clock           ;
;  saidaDI[7]     ; clock      ; 4.905 ; 4.905 ; Rise       ; clock           ;
;  saidaDI[8]     ; clock      ; 4.911 ; 4.911 ; Rise       ; clock           ;
;  saidaDI[9]     ; clock      ; 5.210 ; 5.210 ; Rise       ; clock           ;
;  saidaDI[10]    ; clock      ; 4.887 ; 4.887 ; Rise       ; clock           ;
;  saidaDI[11]    ; clock      ; 4.739 ; 4.739 ; Rise       ; clock           ;
;  saidaDI[12]    ; clock      ; 4.488 ; 4.488 ; Rise       ; clock           ;
;  saidaDI[13]    ; clock      ; 4.578 ; 4.578 ; Rise       ; clock           ;
;  saidaDI[14]    ; clock      ; 4.455 ; 4.455 ; Rise       ; clock           ;
;  saidaDI[15]    ; clock      ; 4.916 ; 4.916 ; Rise       ; clock           ;
; saidaDS[*]      ; clock      ; 3.993 ; 3.993 ; Rise       ; clock           ;
;  saidaDS[0]     ; clock      ; 3.756 ; 3.756 ; Rise       ; clock           ;
;  saidaDS[1]     ; clock      ; 3.719 ; 3.719 ; Rise       ; clock           ;
;  saidaDS[2]     ; clock      ; 3.761 ; 3.761 ; Rise       ; clock           ;
;  saidaDS[3]     ; clock      ; 3.586 ; 3.586 ; Rise       ; clock           ;
;  saidaDS[4]     ; clock      ; 3.729 ; 3.729 ; Rise       ; clock           ;
;  saidaDS[5]     ; clock      ; 3.711 ; 3.711 ; Rise       ; clock           ;
;  saidaDS[6]     ; clock      ; 3.749 ; 3.749 ; Rise       ; clock           ;
;  saidaDS[7]     ; clock      ; 3.558 ; 3.558 ; Rise       ; clock           ;
;  saidaDS[8]     ; clock      ; 3.740 ; 3.740 ; Rise       ; clock           ;
;  saidaDS[9]     ; clock      ; 3.728 ; 3.728 ; Rise       ; clock           ;
;  saidaDS[10]    ; clock      ; 3.744 ; 3.744 ; Rise       ; clock           ;
;  saidaDS[11]    ; clock      ; 3.835 ; 3.835 ; Rise       ; clock           ;
;  saidaDS[12]    ; clock      ; 3.763 ; 3.763 ; Rise       ; clock           ;
;  saidaDS[13]    ; clock      ; 3.993 ; 3.993 ; Rise       ; clock           ;
;  saidaDS[14]    ; clock      ; 3.992 ; 3.992 ; Rise       ; clock           ;
;  saidaDS[15]    ; clock      ; 3.864 ; 3.864 ; Rise       ; clock           ;
; saidaDX[*]      ; clock      ; 5.769 ; 5.769 ; Rise       ; clock           ;
;  saidaDX[0]     ; clock      ; 4.642 ; 4.642 ; Rise       ; clock           ;
;  saidaDX[1]     ; clock      ; 4.659 ; 4.659 ; Rise       ; clock           ;
;  saidaDX[2]     ; clock      ; 4.689 ; 4.689 ; Rise       ; clock           ;
;  saidaDX[3]     ; clock      ; 5.769 ; 5.769 ; Rise       ; clock           ;
;  saidaDX[4]     ; clock      ; 5.052 ; 5.052 ; Rise       ; clock           ;
;  saidaDX[5]     ; clock      ; 4.466 ; 4.466 ; Rise       ; clock           ;
;  saidaDX[6]     ; clock      ; 4.700 ; 4.700 ; Rise       ; clock           ;
;  saidaDX[7]     ; clock      ; 4.849 ; 4.849 ; Rise       ; clock           ;
;  saidaDX[8]     ; clock      ; 5.346 ; 5.346 ; Rise       ; clock           ;
;  saidaDX[9]     ; clock      ; 4.935 ; 4.935 ; Rise       ; clock           ;
;  saidaDX[10]    ; clock      ; 5.350 ; 5.350 ; Rise       ; clock           ;
;  saidaDX[11]    ; clock      ; 4.992 ; 4.992 ; Rise       ; clock           ;
;  saidaDX[12]    ; clock      ; 5.132 ; 5.132 ; Rise       ; clock           ;
;  saidaDX[13]    ; clock      ; 5.173 ; 5.173 ; Rise       ; clock           ;
;  saidaDX[14]    ; clock      ; 4.837 ; 4.837 ; Rise       ; clock           ;
;  saidaDX[15]    ; clock      ; 4.805 ; 4.805 ; Rise       ; clock           ;
; saidaES[*]      ; clock      ; 3.895 ; 3.895 ; Rise       ; clock           ;
;  saidaES[0]     ; clock      ; 3.665 ; 3.665 ; Rise       ; clock           ;
;  saidaES[1]     ; clock      ; 3.689 ; 3.689 ; Rise       ; clock           ;
;  saidaES[2]     ; clock      ; 3.541 ; 3.541 ; Rise       ; clock           ;
;  saidaES[3]     ; clock      ; 3.669 ; 3.669 ; Rise       ; clock           ;
;  saidaES[4]     ; clock      ; 3.681 ; 3.681 ; Rise       ; clock           ;
;  saidaES[5]     ; clock      ; 3.539 ; 3.539 ; Rise       ; clock           ;
;  saidaES[6]     ; clock      ; 3.520 ; 3.520 ; Rise       ; clock           ;
;  saidaES[7]     ; clock      ; 3.685 ; 3.685 ; Rise       ; clock           ;
;  saidaES[8]     ; clock      ; 3.695 ; 3.695 ; Rise       ; clock           ;
;  saidaES[9]     ; clock      ; 3.725 ; 3.725 ; Rise       ; clock           ;
;  saidaES[10]    ; clock      ; 3.582 ; 3.582 ; Rise       ; clock           ;
;  saidaES[11]    ; clock      ; 3.611 ; 3.611 ; Rise       ; clock           ;
;  saidaES[12]    ; clock      ; 3.705 ; 3.705 ; Rise       ; clock           ;
;  saidaES[13]    ; clock      ; 3.820 ; 3.820 ; Rise       ; clock           ;
;  saidaES[14]    ; clock      ; 3.895 ; 3.895 ; Rise       ; clock           ;
;  saidaES[15]    ; clock      ; 3.712 ; 3.712 ; Rise       ; clock           ;
; saidaI1[*]      ; clock      ; 3.848 ; 3.848 ; Rise       ; clock           ;
;  saidaI1[0]     ; clock      ; 3.742 ; 3.742 ; Rise       ; clock           ;
;  saidaI1[1]     ; clock      ; 3.674 ; 3.674 ; Rise       ; clock           ;
;  saidaI1[2]     ; clock      ; 3.758 ; 3.758 ; Rise       ; clock           ;
;  saidaI1[3]     ; clock      ; 3.714 ; 3.714 ; Rise       ; clock           ;
;  saidaI1[4]     ; clock      ; 3.741 ; 3.741 ; Rise       ; clock           ;
;  saidaI1[5]     ; clock      ; 3.747 ; 3.747 ; Rise       ; clock           ;
;  saidaI1[6]     ; clock      ; 3.848 ; 3.848 ; Rise       ; clock           ;
;  saidaI1[7]     ; clock      ; 3.826 ; 3.826 ; Rise       ; clock           ;
;  saidaI1[8]     ; clock      ; 3.623 ; 3.623 ; Rise       ; clock           ;
;  saidaI1[9]     ; clock      ; 3.711 ; 3.711 ; Rise       ; clock           ;
;  saidaI1[10]    ; clock      ; 3.660 ; 3.660 ; Rise       ; clock           ;
;  saidaI1[11]    ; clock      ; 3.676 ; 3.676 ; Rise       ; clock           ;
;  saidaI1[12]    ; clock      ; 3.657 ; 3.657 ; Rise       ; clock           ;
;  saidaI1[13]    ; clock      ; 3.788 ; 3.788 ; Rise       ; clock           ;
;  saidaI1[14]    ; clock      ; 3.760 ; 3.760 ; Rise       ; clock           ;
;  saidaI1[15]    ; clock      ; 3.530 ; 3.530 ; Rise       ; clock           ;
; saidaI2[*]      ; clock      ; 3.930 ; 3.930 ; Rise       ; clock           ;
;  saidaI2[0]     ; clock      ; 3.675 ; 3.675 ; Rise       ; clock           ;
;  saidaI2[1]     ; clock      ; 3.499 ; 3.499 ; Rise       ; clock           ;
;  saidaI2[2]     ; clock      ; 3.716 ; 3.716 ; Rise       ; clock           ;
;  saidaI2[3]     ; clock      ; 3.634 ; 3.634 ; Rise       ; clock           ;
;  saidaI2[4]     ; clock      ; 3.687 ; 3.687 ; Rise       ; clock           ;
;  saidaI2[5]     ; clock      ; 3.548 ; 3.548 ; Rise       ; clock           ;
;  saidaI2[6]     ; clock      ; 3.685 ; 3.685 ; Rise       ; clock           ;
;  saidaI2[7]     ; clock      ; 3.691 ; 3.691 ; Rise       ; clock           ;
;  saidaI2[8]     ; clock      ; 3.634 ; 3.634 ; Rise       ; clock           ;
;  saidaI2[9]     ; clock      ; 3.789 ; 3.789 ; Rise       ; clock           ;
;  saidaI2[10]    ; clock      ; 3.565 ; 3.565 ; Rise       ; clock           ;
;  saidaI2[11]    ; clock      ; 3.780 ; 3.780 ; Rise       ; clock           ;
;  saidaI2[12]    ; clock      ; 3.930 ; 3.930 ; Rise       ; clock           ;
;  saidaI2[13]    ; clock      ; 3.697 ; 3.697 ; Rise       ; clock           ;
;  saidaI2[14]    ; clock      ; 3.771 ; 3.771 ; Rise       ; clock           ;
;  saidaI2[15]    ; clock      ; 3.731 ; 3.731 ; Rise       ; clock           ;
; saidaI3[*]      ; clock      ; 3.822 ; 3.822 ; Rise       ; clock           ;
;  saidaI3[0]     ; clock      ; 3.737 ; 3.737 ; Rise       ; clock           ;
;  saidaI3[1]     ; clock      ; 3.615 ; 3.615 ; Rise       ; clock           ;
;  saidaI3[2]     ; clock      ; 3.765 ; 3.765 ; Rise       ; clock           ;
;  saidaI3[3]     ; clock      ; 3.784 ; 3.784 ; Rise       ; clock           ;
;  saidaI3[4]     ; clock      ; 3.801 ; 3.801 ; Rise       ; clock           ;
;  saidaI3[5]     ; clock      ; 3.681 ; 3.681 ; Rise       ; clock           ;
;  saidaI3[6]     ; clock      ; 3.692 ; 3.692 ; Rise       ; clock           ;
;  saidaI3[7]     ; clock      ; 3.775 ; 3.775 ; Rise       ; clock           ;
;  saidaI3[8]     ; clock      ; 3.725 ; 3.725 ; Rise       ; clock           ;
;  saidaI3[9]     ; clock      ; 3.693 ; 3.693 ; Rise       ; clock           ;
;  saidaI3[10]    ; clock      ; 3.778 ; 3.778 ; Rise       ; clock           ;
;  saidaI3[11]    ; clock      ; 3.812 ; 3.812 ; Rise       ; clock           ;
;  saidaI3[12]    ; clock      ; 3.822 ; 3.822 ; Rise       ; clock           ;
;  saidaI3[13]    ; clock      ; 3.783 ; 3.783 ; Rise       ; clock           ;
;  saidaI3[14]    ; clock      ; 3.783 ; 3.783 ; Rise       ; clock           ;
;  saidaI3[15]    ; clock      ; 3.759 ; 3.759 ; Rise       ; clock           ;
; saidaIP[*]      ; clock      ; 5.626 ; 5.626 ; Rise       ; clock           ;
;  saidaIP[0]     ; clock      ; 5.152 ; 5.152 ; Rise       ; clock           ;
;  saidaIP[1]     ; clock      ; 5.609 ; 5.609 ; Rise       ; clock           ;
;  saidaIP[2]     ; clock      ; 4.835 ; 4.835 ; Rise       ; clock           ;
;  saidaIP[3]     ; clock      ; 5.449 ; 5.449 ; Rise       ; clock           ;
;  saidaIP[4]     ; clock      ; 5.315 ; 5.315 ; Rise       ; clock           ;
;  saidaIP[5]     ; clock      ; 5.332 ; 5.332 ; Rise       ; clock           ;
;  saidaIP[6]     ; clock      ; 5.626 ; 5.626 ; Rise       ; clock           ;
;  saidaIP[7]     ; clock      ; 5.442 ; 5.442 ; Rise       ; clock           ;
;  saidaIP[8]     ; clock      ; 4.057 ; 4.057 ; Rise       ; clock           ;
;  saidaIP[9]     ; clock      ; 4.066 ; 4.066 ; Rise       ; clock           ;
;  saidaIP[10]    ; clock      ; 4.554 ; 4.554 ; Rise       ; clock           ;
;  saidaIP[11]    ; clock      ; 4.534 ; 4.534 ; Rise       ; clock           ;
;  saidaIP[12]    ; clock      ; 4.316 ; 4.316 ; Rise       ; clock           ;
;  saidaIP[13]    ; clock      ; 4.201 ; 4.201 ; Rise       ; clock           ;
;  saidaIP[14]    ; clock      ; 4.411 ; 4.411 ; Rise       ; clock           ;
;  saidaIP[15]    ; clock      ; 4.416 ; 4.416 ; Rise       ; clock           ;
; saidaIQ[*]      ; clock      ; 4.830 ; 4.830 ; Rise       ; clock           ;
;  saidaIQ[0]     ; clock      ; 4.253 ; 4.253 ; Rise       ; clock           ;
;  saidaIQ[1]     ; clock      ; 4.667 ; 4.667 ; Rise       ; clock           ;
;  saidaIQ[2]     ; clock      ; 4.256 ; 4.256 ; Rise       ; clock           ;
;  saidaIQ[3]     ; clock      ; 4.703 ; 4.703 ; Rise       ; clock           ;
;  saidaIQ[4]     ; clock      ; 4.346 ; 4.346 ; Rise       ; clock           ;
;  saidaIQ[5]     ; clock      ; 4.830 ; 4.830 ; Rise       ; clock           ;
;  saidaIQ[6]     ; clock      ; 4.620 ; 4.620 ; Rise       ; clock           ;
;  saidaIQ[7]     ; clock      ; 4.295 ; 4.295 ; Rise       ; clock           ;
; saidaMem[*]     ; clock      ; 6.404 ; 6.404 ; Rise       ; clock           ;
;  saidaMem[0]    ; clock      ; 6.167 ; 6.167 ; Rise       ; clock           ;
;  saidaMem[1]    ; clock      ; 6.173 ; 6.173 ; Rise       ; clock           ;
;  saidaMem[2]    ; clock      ; 6.272 ; 6.272 ; Rise       ; clock           ;
;  saidaMem[3]    ; clock      ; 6.404 ; 6.404 ; Rise       ; clock           ;
;  saidaMem[4]    ; clock      ; 6.053 ; 6.053 ; Rise       ; clock           ;
;  saidaMem[5]    ; clock      ; 5.900 ; 5.900 ; Rise       ; clock           ;
;  saidaMem[6]    ; clock      ; 6.303 ; 6.303 ; Rise       ; clock           ;
;  saidaMem[7]    ; clock      ; 6.264 ; 6.264 ; Rise       ; clock           ;
; saidaQueueFull  ; clock      ; 4.764 ; 4.764 ; Rise       ; clock           ;
; saidaQueueR     ; clock      ; 4.641 ; 4.641 ; Rise       ; clock           ;
; saidaQueueVazia ; clock      ; 4.353 ; 4.353 ; Rise       ; clock           ;
; saidaQueueW     ; clock      ; 4.774 ; 4.774 ; Rise       ; clock           ;
; saidaSI[*]      ; clock      ; 5.616 ; 5.616 ; Rise       ; clock           ;
;  saidaSI[0]     ; clock      ; 4.472 ; 4.472 ; Rise       ; clock           ;
;  saidaSI[1]     ; clock      ; 4.945 ; 4.945 ; Rise       ; clock           ;
;  saidaSI[2]     ; clock      ; 4.693 ; 4.693 ; Rise       ; clock           ;
;  saidaSI[3]     ; clock      ; 4.658 ; 4.658 ; Rise       ; clock           ;
;  saidaSI[4]     ; clock      ; 4.155 ; 4.155 ; Rise       ; clock           ;
;  saidaSI[5]     ; clock      ; 4.460 ; 4.460 ; Rise       ; clock           ;
;  saidaSI[6]     ; clock      ; 4.473 ; 4.473 ; Rise       ; clock           ;
;  saidaSI[7]     ; clock      ; 5.226 ; 5.226 ; Rise       ; clock           ;
;  saidaSI[8]     ; clock      ; 4.762 ; 4.762 ; Rise       ; clock           ;
;  saidaSI[9]     ; clock      ; 4.755 ; 4.755 ; Rise       ; clock           ;
;  saidaSI[10]    ; clock      ; 4.679 ; 4.679 ; Rise       ; clock           ;
;  saidaSI[11]    ; clock      ; 4.392 ; 4.392 ; Rise       ; clock           ;
;  saidaSI[12]    ; clock      ; 4.725 ; 4.725 ; Rise       ; clock           ;
;  saidaSI[13]    ; clock      ; 5.616 ; 5.616 ; Rise       ; clock           ;
;  saidaSI[14]    ; clock      ; 4.864 ; 4.864 ; Rise       ; clock           ;
;  saidaSI[15]    ; clock      ; 4.700 ; 4.700 ; Rise       ; clock           ;
; saidaSP[*]      ; clock      ; 5.696 ; 5.696 ; Rise       ; clock           ;
;  saidaSP[0]     ; clock      ; 5.530 ; 5.530 ; Rise       ; clock           ;
;  saidaSP[1]     ; clock      ; 4.767 ; 4.767 ; Rise       ; clock           ;
;  saidaSP[2]     ; clock      ; 5.339 ; 5.339 ; Rise       ; clock           ;
;  saidaSP[3]     ; clock      ; 5.059 ; 5.059 ; Rise       ; clock           ;
;  saidaSP[4]     ; clock      ; 5.135 ; 5.135 ; Rise       ; clock           ;
;  saidaSP[5]     ; clock      ; 4.545 ; 4.545 ; Rise       ; clock           ;
;  saidaSP[6]     ; clock      ; 4.720 ; 4.720 ; Rise       ; clock           ;
;  saidaSP[7]     ; clock      ; 4.939 ; 4.939 ; Rise       ; clock           ;
;  saidaSP[8]     ; clock      ; 4.330 ; 4.330 ; Rise       ; clock           ;
;  saidaSP[9]     ; clock      ; 5.393 ; 5.393 ; Rise       ; clock           ;
;  saidaSP[10]    ; clock      ; 5.430 ; 5.430 ; Rise       ; clock           ;
;  saidaSP[11]    ; clock      ; 4.602 ; 4.602 ; Rise       ; clock           ;
;  saidaSP[12]    ; clock      ; 4.652 ; 4.652 ; Rise       ; clock           ;
;  saidaSP[13]    ; clock      ; 4.943 ; 4.943 ; Rise       ; clock           ;
;  saidaSP[14]    ; clock      ; 4.393 ; 4.393 ; Rise       ; clock           ;
;  saidaSP[15]    ; clock      ; 5.696 ; 5.696 ; Rise       ; clock           ;
; saidaSS[*]      ; clock      ; 3.972 ; 3.972 ; Rise       ; clock           ;
;  saidaSS[0]     ; clock      ; 3.764 ; 3.764 ; Rise       ; clock           ;
;  saidaSS[1]     ; clock      ; 3.785 ; 3.785 ; Rise       ; clock           ;
;  saidaSS[2]     ; clock      ; 3.941 ; 3.941 ; Rise       ; clock           ;
;  saidaSS[3]     ; clock      ; 3.972 ; 3.972 ; Rise       ; clock           ;
;  saidaSS[4]     ; clock      ; 3.834 ; 3.834 ; Rise       ; clock           ;
;  saidaSS[5]     ; clock      ; 3.801 ; 3.801 ; Rise       ; clock           ;
;  saidaSS[6]     ; clock      ; 3.713 ; 3.713 ; Rise       ; clock           ;
;  saidaSS[7]     ; clock      ; 3.811 ; 3.811 ; Rise       ; clock           ;
;  saidaSS[8]     ; clock      ; 3.872 ; 3.872 ; Rise       ; clock           ;
;  saidaSS[9]     ; clock      ; 3.763 ; 3.763 ; Rise       ; clock           ;
;  saidaSS[10]    ; clock      ; 3.710 ; 3.710 ; Rise       ; clock           ;
;  saidaSS[11]    ; clock      ; 3.706 ; 3.706 ; Rise       ; clock           ;
;  saidaSS[12]    ; clock      ; 3.712 ; 3.712 ; Rise       ; clock           ;
;  saidaSS[13]    ; clock      ; 3.668 ; 3.668 ; Rise       ; clock           ;
;  saidaSS[14]    ; clock      ; 3.666 ; 3.666 ; Rise       ; clock           ;
;  saidaSS[15]    ; clock      ; 3.519 ; 3.519 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; SFROut[*]       ; clock      ; 3.542 ; 3.542 ; Rise       ; clock           ;
;  SFROut[0]      ; clock      ; 4.999 ; 4.999 ; Rise       ; clock           ;
;  SFROut[1]      ; clock      ; 4.859 ; 4.859 ; Rise       ; clock           ;
;  SFROut[2]      ; clock      ; 4.734 ; 4.734 ; Rise       ; clock           ;
;  SFROut[3]      ; clock      ; 4.465 ; 4.465 ; Rise       ; clock           ;
;  SFROut[4]      ; clock      ; 4.434 ; 4.434 ; Rise       ; clock           ;
;  SFROut[5]      ; clock      ; 3.657 ; 3.657 ; Rise       ; clock           ;
;  SFROut[6]      ; clock      ; 4.564 ; 4.564 ; Rise       ; clock           ;
;  SFROut[7]      ; clock      ; 4.452 ; 4.452 ; Rise       ; clock           ;
;  SFROut[8]      ; clock      ; 3.582 ; 3.582 ; Rise       ; clock           ;
;  SFROut[9]      ; clock      ; 4.707 ; 4.707 ; Rise       ; clock           ;
;  SFROut[10]     ; clock      ; 3.542 ; 3.542 ; Rise       ; clock           ;
;  SFROut[11]     ; clock      ; 5.679 ; 5.679 ; Rise       ; clock           ;
;  SFROut[12]     ; clock      ; 3.709 ; 3.709 ; Rise       ; clock           ;
;  SFROut[13]     ; clock      ; 3.551 ; 3.551 ; Rise       ; clock           ;
;  SFROut[14]     ; clock      ; 3.661 ; 3.661 ; Rise       ; clock           ;
;  SFROut[15]     ; clock      ; 3.571 ; 3.571 ; Rise       ; clock           ;
; saidaAX[*]      ; clock      ; 4.389 ; 4.389 ; Rise       ; clock           ;
;  saidaAX[0]     ; clock      ; 4.902 ; 4.902 ; Rise       ; clock           ;
;  saidaAX[1]     ; clock      ; 4.613 ; 4.613 ; Rise       ; clock           ;
;  saidaAX[2]     ; clock      ; 5.252 ; 5.252 ; Rise       ; clock           ;
;  saidaAX[3]     ; clock      ; 5.788 ; 5.788 ; Rise       ; clock           ;
;  saidaAX[4]     ; clock      ; 4.760 ; 4.760 ; Rise       ; clock           ;
;  saidaAX[5]     ; clock      ; 4.389 ; 4.389 ; Rise       ; clock           ;
;  saidaAX[6]     ; clock      ; 4.805 ; 4.805 ; Rise       ; clock           ;
;  saidaAX[7]     ; clock      ; 4.957 ; 4.957 ; Rise       ; clock           ;
;  saidaAX[8]     ; clock      ; 5.212 ; 5.212 ; Rise       ; clock           ;
;  saidaAX[9]     ; clock      ; 5.042 ; 5.042 ; Rise       ; clock           ;
;  saidaAX[10]    ; clock      ; 4.636 ; 4.636 ; Rise       ; clock           ;
;  saidaAX[11]    ; clock      ; 4.638 ; 4.638 ; Rise       ; clock           ;
;  saidaAX[12]    ; clock      ; 4.945 ; 4.945 ; Rise       ; clock           ;
;  saidaAX[13]    ; clock      ; 4.845 ; 4.845 ; Rise       ; clock           ;
;  saidaAX[14]    ; clock      ; 4.872 ; 4.872 ; Rise       ; clock           ;
;  saidaAX[15]    ; clock      ; 4.671 ; 4.671 ; Rise       ; clock           ;
; saidaBP[*]      ; clock      ; 4.259 ; 4.259 ; Rise       ; clock           ;
;  saidaBP[0]     ; clock      ; 4.803 ; 4.803 ; Rise       ; clock           ;
;  saidaBP[1]     ; clock      ; 5.239 ; 5.239 ; Rise       ; clock           ;
;  saidaBP[2]     ; clock      ; 4.583 ; 4.583 ; Rise       ; clock           ;
;  saidaBP[3]     ; clock      ; 4.664 ; 4.664 ; Rise       ; clock           ;
;  saidaBP[4]     ; clock      ; 4.673 ; 4.673 ; Rise       ; clock           ;
;  saidaBP[5]     ; clock      ; 4.638 ; 4.638 ; Rise       ; clock           ;
;  saidaBP[6]     ; clock      ; 4.589 ; 4.589 ; Rise       ; clock           ;
;  saidaBP[7]     ; clock      ; 4.259 ; 4.259 ; Rise       ; clock           ;
;  saidaBP[8]     ; clock      ; 4.921 ; 4.921 ; Rise       ; clock           ;
;  saidaBP[9]     ; clock      ; 4.446 ; 4.446 ; Rise       ; clock           ;
;  saidaBP[10]    ; clock      ; 5.464 ; 5.464 ; Rise       ; clock           ;
;  saidaBP[11]    ; clock      ; 4.628 ; 4.628 ; Rise       ; clock           ;
;  saidaBP[12]    ; clock      ; 4.602 ; 4.602 ; Rise       ; clock           ;
;  saidaBP[13]    ; clock      ; 4.560 ; 4.560 ; Rise       ; clock           ;
;  saidaBP[14]    ; clock      ; 5.082 ; 5.082 ; Rise       ; clock           ;
;  saidaBP[15]    ; clock      ; 4.832 ; 4.832 ; Rise       ; clock           ;
; saidaBX[*]      ; clock      ; 4.518 ; 4.518 ; Rise       ; clock           ;
;  saidaBX[0]     ; clock      ; 4.834 ; 4.834 ; Rise       ; clock           ;
;  saidaBX[1]     ; clock      ; 4.875 ; 4.875 ; Rise       ; clock           ;
;  saidaBX[2]     ; clock      ; 4.939 ; 4.939 ; Rise       ; clock           ;
;  saidaBX[3]     ; clock      ; 5.237 ; 5.237 ; Rise       ; clock           ;
;  saidaBX[4]     ; clock      ; 5.089 ; 5.089 ; Rise       ; clock           ;
;  saidaBX[5]     ; clock      ; 4.993 ; 4.993 ; Rise       ; clock           ;
;  saidaBX[6]     ; clock      ; 4.518 ; 4.518 ; Rise       ; clock           ;
;  saidaBX[7]     ; clock      ; 5.012 ; 5.012 ; Rise       ; clock           ;
;  saidaBX[8]     ; clock      ; 5.090 ; 5.090 ; Rise       ; clock           ;
;  saidaBX[9]     ; clock      ; 4.595 ; 4.595 ; Rise       ; clock           ;
;  saidaBX[10]    ; clock      ; 4.524 ; 4.524 ; Rise       ; clock           ;
;  saidaBX[11]    ; clock      ; 4.972 ; 4.972 ; Rise       ; clock           ;
;  saidaBX[12]    ; clock      ; 4.684 ; 4.684 ; Rise       ; clock           ;
;  saidaBX[13]    ; clock      ; 5.194 ; 5.194 ; Rise       ; clock           ;
;  saidaBX[14]    ; clock      ; 4.730 ; 4.730 ; Rise       ; clock           ;
;  saidaBX[15]    ; clock      ; 5.968 ; 5.968 ; Rise       ; clock           ;
; saidaCS[*]      ; clock      ; 3.658 ; 3.658 ; Rise       ; clock           ;
;  saidaCS[0]     ; clock      ; 4.182 ; 4.182 ; Rise       ; clock           ;
;  saidaCS[1]     ; clock      ; 4.506 ; 4.506 ; Rise       ; clock           ;
;  saidaCS[2]     ; clock      ; 4.618 ; 4.618 ; Rise       ; clock           ;
;  saidaCS[3]     ; clock      ; 4.375 ; 4.375 ; Rise       ; clock           ;
;  saidaCS[4]     ; clock      ; 4.856 ; 4.856 ; Rise       ; clock           ;
;  saidaCS[5]     ; clock      ; 4.250 ; 4.250 ; Rise       ; clock           ;
;  saidaCS[6]     ; clock      ; 4.245 ; 4.245 ; Rise       ; clock           ;
;  saidaCS[7]     ; clock      ; 4.461 ; 4.461 ; Rise       ; clock           ;
;  saidaCS[8]     ; clock      ; 4.591 ; 4.591 ; Rise       ; clock           ;
;  saidaCS[9]     ; clock      ; 4.468 ; 4.468 ; Rise       ; clock           ;
;  saidaCS[10]    ; clock      ; 4.539 ; 4.539 ; Rise       ; clock           ;
;  saidaCS[11]    ; clock      ; 4.857 ; 4.857 ; Rise       ; clock           ;
;  saidaCS[12]    ; clock      ; 3.678 ; 3.678 ; Rise       ; clock           ;
;  saidaCS[13]    ; clock      ; 3.716 ; 3.716 ; Rise       ; clock           ;
;  saidaCS[14]    ; clock      ; 3.658 ; 3.658 ; Rise       ; clock           ;
;  saidaCS[15]    ; clock      ; 3.735 ; 3.735 ; Rise       ; clock           ;
; saidaCX[*]      ; clock      ; 4.376 ; 4.376 ; Rise       ; clock           ;
;  saidaCX[0]     ; clock      ; 4.712 ; 4.712 ; Rise       ; clock           ;
;  saidaCX[1]     ; clock      ; 5.038 ; 5.038 ; Rise       ; clock           ;
;  saidaCX[2]     ; clock      ; 6.104 ; 6.104 ; Rise       ; clock           ;
;  saidaCX[3]     ; clock      ; 4.825 ; 4.825 ; Rise       ; clock           ;
;  saidaCX[4]     ; clock      ; 4.726 ; 4.726 ; Rise       ; clock           ;
;  saidaCX[5]     ; clock      ; 5.305 ; 5.305 ; Rise       ; clock           ;
;  saidaCX[6]     ; clock      ; 4.653 ; 4.653 ; Rise       ; clock           ;
;  saidaCX[7]     ; clock      ; 4.376 ; 4.376 ; Rise       ; clock           ;
;  saidaCX[8]     ; clock      ; 5.116 ; 5.116 ; Rise       ; clock           ;
;  saidaCX[9]     ; clock      ; 5.039 ; 5.039 ; Rise       ; clock           ;
;  saidaCX[10]    ; clock      ; 4.960 ; 4.960 ; Rise       ; clock           ;
;  saidaCX[11]    ; clock      ; 4.578 ; 4.578 ; Rise       ; clock           ;
;  saidaCX[12]    ; clock      ; 4.609 ; 4.609 ; Rise       ; clock           ;
;  saidaCX[13]    ; clock      ; 5.021 ; 5.021 ; Rise       ; clock           ;
;  saidaCX[14]    ; clock      ; 4.971 ; 4.971 ; Rise       ; clock           ;
;  saidaCX[15]    ; clock      ; 4.696 ; 4.696 ; Rise       ; clock           ;
; saidaDI[*]      ; clock      ; 4.455 ; 4.455 ; Rise       ; clock           ;
;  saidaDI[0]     ; clock      ; 4.713 ; 4.713 ; Rise       ; clock           ;
;  saidaDI[1]     ; clock      ; 4.473 ; 4.473 ; Rise       ; clock           ;
;  saidaDI[2]     ; clock      ; 4.875 ; 4.875 ; Rise       ; clock           ;
;  saidaDI[3]     ; clock      ; 4.928 ; 4.928 ; Rise       ; clock           ;
;  saidaDI[4]     ; clock      ; 4.724 ; 4.724 ; Rise       ; clock           ;
;  saidaDI[5]     ; clock      ; 4.854 ; 4.854 ; Rise       ; clock           ;
;  saidaDI[6]     ; clock      ; 4.990 ; 4.990 ; Rise       ; clock           ;
;  saidaDI[7]     ; clock      ; 4.905 ; 4.905 ; Rise       ; clock           ;
;  saidaDI[8]     ; clock      ; 4.911 ; 4.911 ; Rise       ; clock           ;
;  saidaDI[9]     ; clock      ; 5.210 ; 5.210 ; Rise       ; clock           ;
;  saidaDI[10]    ; clock      ; 4.887 ; 4.887 ; Rise       ; clock           ;
;  saidaDI[11]    ; clock      ; 4.739 ; 4.739 ; Rise       ; clock           ;
;  saidaDI[12]    ; clock      ; 4.488 ; 4.488 ; Rise       ; clock           ;
;  saidaDI[13]    ; clock      ; 4.578 ; 4.578 ; Rise       ; clock           ;
;  saidaDI[14]    ; clock      ; 4.455 ; 4.455 ; Rise       ; clock           ;
;  saidaDI[15]    ; clock      ; 4.916 ; 4.916 ; Rise       ; clock           ;
; saidaDS[*]      ; clock      ; 3.558 ; 3.558 ; Rise       ; clock           ;
;  saidaDS[0]     ; clock      ; 3.756 ; 3.756 ; Rise       ; clock           ;
;  saidaDS[1]     ; clock      ; 3.719 ; 3.719 ; Rise       ; clock           ;
;  saidaDS[2]     ; clock      ; 3.761 ; 3.761 ; Rise       ; clock           ;
;  saidaDS[3]     ; clock      ; 3.586 ; 3.586 ; Rise       ; clock           ;
;  saidaDS[4]     ; clock      ; 3.729 ; 3.729 ; Rise       ; clock           ;
;  saidaDS[5]     ; clock      ; 3.711 ; 3.711 ; Rise       ; clock           ;
;  saidaDS[6]     ; clock      ; 3.749 ; 3.749 ; Rise       ; clock           ;
;  saidaDS[7]     ; clock      ; 3.558 ; 3.558 ; Rise       ; clock           ;
;  saidaDS[8]     ; clock      ; 3.740 ; 3.740 ; Rise       ; clock           ;
;  saidaDS[9]     ; clock      ; 3.728 ; 3.728 ; Rise       ; clock           ;
;  saidaDS[10]    ; clock      ; 3.744 ; 3.744 ; Rise       ; clock           ;
;  saidaDS[11]    ; clock      ; 3.835 ; 3.835 ; Rise       ; clock           ;
;  saidaDS[12]    ; clock      ; 3.763 ; 3.763 ; Rise       ; clock           ;
;  saidaDS[13]    ; clock      ; 3.993 ; 3.993 ; Rise       ; clock           ;
;  saidaDS[14]    ; clock      ; 3.992 ; 3.992 ; Rise       ; clock           ;
;  saidaDS[15]    ; clock      ; 3.864 ; 3.864 ; Rise       ; clock           ;
; saidaDX[*]      ; clock      ; 4.466 ; 4.466 ; Rise       ; clock           ;
;  saidaDX[0]     ; clock      ; 4.642 ; 4.642 ; Rise       ; clock           ;
;  saidaDX[1]     ; clock      ; 4.659 ; 4.659 ; Rise       ; clock           ;
;  saidaDX[2]     ; clock      ; 4.689 ; 4.689 ; Rise       ; clock           ;
;  saidaDX[3]     ; clock      ; 5.769 ; 5.769 ; Rise       ; clock           ;
;  saidaDX[4]     ; clock      ; 5.052 ; 5.052 ; Rise       ; clock           ;
;  saidaDX[5]     ; clock      ; 4.466 ; 4.466 ; Rise       ; clock           ;
;  saidaDX[6]     ; clock      ; 4.700 ; 4.700 ; Rise       ; clock           ;
;  saidaDX[7]     ; clock      ; 4.849 ; 4.849 ; Rise       ; clock           ;
;  saidaDX[8]     ; clock      ; 5.346 ; 5.346 ; Rise       ; clock           ;
;  saidaDX[9]     ; clock      ; 4.935 ; 4.935 ; Rise       ; clock           ;
;  saidaDX[10]    ; clock      ; 5.350 ; 5.350 ; Rise       ; clock           ;
;  saidaDX[11]    ; clock      ; 4.992 ; 4.992 ; Rise       ; clock           ;
;  saidaDX[12]    ; clock      ; 5.132 ; 5.132 ; Rise       ; clock           ;
;  saidaDX[13]    ; clock      ; 5.173 ; 5.173 ; Rise       ; clock           ;
;  saidaDX[14]    ; clock      ; 4.837 ; 4.837 ; Rise       ; clock           ;
;  saidaDX[15]    ; clock      ; 4.805 ; 4.805 ; Rise       ; clock           ;
; saidaES[*]      ; clock      ; 3.520 ; 3.520 ; Rise       ; clock           ;
;  saidaES[0]     ; clock      ; 3.665 ; 3.665 ; Rise       ; clock           ;
;  saidaES[1]     ; clock      ; 3.689 ; 3.689 ; Rise       ; clock           ;
;  saidaES[2]     ; clock      ; 3.541 ; 3.541 ; Rise       ; clock           ;
;  saidaES[3]     ; clock      ; 3.669 ; 3.669 ; Rise       ; clock           ;
;  saidaES[4]     ; clock      ; 3.681 ; 3.681 ; Rise       ; clock           ;
;  saidaES[5]     ; clock      ; 3.539 ; 3.539 ; Rise       ; clock           ;
;  saidaES[6]     ; clock      ; 3.520 ; 3.520 ; Rise       ; clock           ;
;  saidaES[7]     ; clock      ; 3.685 ; 3.685 ; Rise       ; clock           ;
;  saidaES[8]     ; clock      ; 3.695 ; 3.695 ; Rise       ; clock           ;
;  saidaES[9]     ; clock      ; 3.725 ; 3.725 ; Rise       ; clock           ;
;  saidaES[10]    ; clock      ; 3.582 ; 3.582 ; Rise       ; clock           ;
;  saidaES[11]    ; clock      ; 3.611 ; 3.611 ; Rise       ; clock           ;
;  saidaES[12]    ; clock      ; 3.705 ; 3.705 ; Rise       ; clock           ;
;  saidaES[13]    ; clock      ; 3.820 ; 3.820 ; Rise       ; clock           ;
;  saidaES[14]    ; clock      ; 3.895 ; 3.895 ; Rise       ; clock           ;
;  saidaES[15]    ; clock      ; 3.712 ; 3.712 ; Rise       ; clock           ;
; saidaI1[*]      ; clock      ; 3.530 ; 3.530 ; Rise       ; clock           ;
;  saidaI1[0]     ; clock      ; 3.742 ; 3.742 ; Rise       ; clock           ;
;  saidaI1[1]     ; clock      ; 3.674 ; 3.674 ; Rise       ; clock           ;
;  saidaI1[2]     ; clock      ; 3.758 ; 3.758 ; Rise       ; clock           ;
;  saidaI1[3]     ; clock      ; 3.714 ; 3.714 ; Rise       ; clock           ;
;  saidaI1[4]     ; clock      ; 3.741 ; 3.741 ; Rise       ; clock           ;
;  saidaI1[5]     ; clock      ; 3.747 ; 3.747 ; Rise       ; clock           ;
;  saidaI1[6]     ; clock      ; 3.848 ; 3.848 ; Rise       ; clock           ;
;  saidaI1[7]     ; clock      ; 3.826 ; 3.826 ; Rise       ; clock           ;
;  saidaI1[8]     ; clock      ; 3.623 ; 3.623 ; Rise       ; clock           ;
;  saidaI1[9]     ; clock      ; 3.711 ; 3.711 ; Rise       ; clock           ;
;  saidaI1[10]    ; clock      ; 3.660 ; 3.660 ; Rise       ; clock           ;
;  saidaI1[11]    ; clock      ; 3.676 ; 3.676 ; Rise       ; clock           ;
;  saidaI1[12]    ; clock      ; 3.657 ; 3.657 ; Rise       ; clock           ;
;  saidaI1[13]    ; clock      ; 3.788 ; 3.788 ; Rise       ; clock           ;
;  saidaI1[14]    ; clock      ; 3.760 ; 3.760 ; Rise       ; clock           ;
;  saidaI1[15]    ; clock      ; 3.530 ; 3.530 ; Rise       ; clock           ;
; saidaI2[*]      ; clock      ; 3.499 ; 3.499 ; Rise       ; clock           ;
;  saidaI2[0]     ; clock      ; 3.675 ; 3.675 ; Rise       ; clock           ;
;  saidaI2[1]     ; clock      ; 3.499 ; 3.499 ; Rise       ; clock           ;
;  saidaI2[2]     ; clock      ; 3.716 ; 3.716 ; Rise       ; clock           ;
;  saidaI2[3]     ; clock      ; 3.634 ; 3.634 ; Rise       ; clock           ;
;  saidaI2[4]     ; clock      ; 3.687 ; 3.687 ; Rise       ; clock           ;
;  saidaI2[5]     ; clock      ; 3.548 ; 3.548 ; Rise       ; clock           ;
;  saidaI2[6]     ; clock      ; 3.685 ; 3.685 ; Rise       ; clock           ;
;  saidaI2[7]     ; clock      ; 3.691 ; 3.691 ; Rise       ; clock           ;
;  saidaI2[8]     ; clock      ; 3.634 ; 3.634 ; Rise       ; clock           ;
;  saidaI2[9]     ; clock      ; 3.789 ; 3.789 ; Rise       ; clock           ;
;  saidaI2[10]    ; clock      ; 3.565 ; 3.565 ; Rise       ; clock           ;
;  saidaI2[11]    ; clock      ; 3.780 ; 3.780 ; Rise       ; clock           ;
;  saidaI2[12]    ; clock      ; 3.930 ; 3.930 ; Rise       ; clock           ;
;  saidaI2[13]    ; clock      ; 3.697 ; 3.697 ; Rise       ; clock           ;
;  saidaI2[14]    ; clock      ; 3.771 ; 3.771 ; Rise       ; clock           ;
;  saidaI2[15]    ; clock      ; 3.731 ; 3.731 ; Rise       ; clock           ;
; saidaI3[*]      ; clock      ; 3.615 ; 3.615 ; Rise       ; clock           ;
;  saidaI3[0]     ; clock      ; 3.737 ; 3.737 ; Rise       ; clock           ;
;  saidaI3[1]     ; clock      ; 3.615 ; 3.615 ; Rise       ; clock           ;
;  saidaI3[2]     ; clock      ; 3.765 ; 3.765 ; Rise       ; clock           ;
;  saidaI3[3]     ; clock      ; 3.784 ; 3.784 ; Rise       ; clock           ;
;  saidaI3[4]     ; clock      ; 3.801 ; 3.801 ; Rise       ; clock           ;
;  saidaI3[5]     ; clock      ; 3.681 ; 3.681 ; Rise       ; clock           ;
;  saidaI3[6]     ; clock      ; 3.692 ; 3.692 ; Rise       ; clock           ;
;  saidaI3[7]     ; clock      ; 3.775 ; 3.775 ; Rise       ; clock           ;
;  saidaI3[8]     ; clock      ; 3.725 ; 3.725 ; Rise       ; clock           ;
;  saidaI3[9]     ; clock      ; 3.693 ; 3.693 ; Rise       ; clock           ;
;  saidaI3[10]    ; clock      ; 3.778 ; 3.778 ; Rise       ; clock           ;
;  saidaI3[11]    ; clock      ; 3.812 ; 3.812 ; Rise       ; clock           ;
;  saidaI3[12]    ; clock      ; 3.822 ; 3.822 ; Rise       ; clock           ;
;  saidaI3[13]    ; clock      ; 3.783 ; 3.783 ; Rise       ; clock           ;
;  saidaI3[14]    ; clock      ; 3.783 ; 3.783 ; Rise       ; clock           ;
;  saidaI3[15]    ; clock      ; 3.759 ; 3.759 ; Rise       ; clock           ;
; saidaIP[*]      ; clock      ; 4.057 ; 4.057 ; Rise       ; clock           ;
;  saidaIP[0]     ; clock      ; 5.152 ; 5.152 ; Rise       ; clock           ;
;  saidaIP[1]     ; clock      ; 5.609 ; 5.609 ; Rise       ; clock           ;
;  saidaIP[2]     ; clock      ; 4.835 ; 4.835 ; Rise       ; clock           ;
;  saidaIP[3]     ; clock      ; 5.449 ; 5.449 ; Rise       ; clock           ;
;  saidaIP[4]     ; clock      ; 5.315 ; 5.315 ; Rise       ; clock           ;
;  saidaIP[5]     ; clock      ; 5.332 ; 5.332 ; Rise       ; clock           ;
;  saidaIP[6]     ; clock      ; 5.626 ; 5.626 ; Rise       ; clock           ;
;  saidaIP[7]     ; clock      ; 5.442 ; 5.442 ; Rise       ; clock           ;
;  saidaIP[8]     ; clock      ; 4.057 ; 4.057 ; Rise       ; clock           ;
;  saidaIP[9]     ; clock      ; 4.066 ; 4.066 ; Rise       ; clock           ;
;  saidaIP[10]    ; clock      ; 4.554 ; 4.554 ; Rise       ; clock           ;
;  saidaIP[11]    ; clock      ; 4.534 ; 4.534 ; Rise       ; clock           ;
;  saidaIP[12]    ; clock      ; 4.316 ; 4.316 ; Rise       ; clock           ;
;  saidaIP[13]    ; clock      ; 4.201 ; 4.201 ; Rise       ; clock           ;
;  saidaIP[14]    ; clock      ; 4.411 ; 4.411 ; Rise       ; clock           ;
;  saidaIP[15]    ; clock      ; 4.416 ; 4.416 ; Rise       ; clock           ;
; saidaIQ[*]      ; clock      ; 4.253 ; 4.253 ; Rise       ; clock           ;
;  saidaIQ[0]     ; clock      ; 4.253 ; 4.253 ; Rise       ; clock           ;
;  saidaIQ[1]     ; clock      ; 4.667 ; 4.667 ; Rise       ; clock           ;
;  saidaIQ[2]     ; clock      ; 4.256 ; 4.256 ; Rise       ; clock           ;
;  saidaIQ[3]     ; clock      ; 4.703 ; 4.703 ; Rise       ; clock           ;
;  saidaIQ[4]     ; clock      ; 4.346 ; 4.346 ; Rise       ; clock           ;
;  saidaIQ[5]     ; clock      ; 4.830 ; 4.830 ; Rise       ; clock           ;
;  saidaIQ[6]     ; clock      ; 4.620 ; 4.620 ; Rise       ; clock           ;
;  saidaIQ[7]     ; clock      ; 4.295 ; 4.295 ; Rise       ; clock           ;
; saidaMem[*]     ; clock      ; 4.662 ; 4.662 ; Rise       ; clock           ;
;  saidaMem[0]    ; clock      ; 4.721 ; 4.721 ; Rise       ; clock           ;
;  saidaMem[1]    ; clock      ; 4.664 ; 4.664 ; Rise       ; clock           ;
;  saidaMem[2]    ; clock      ; 5.020 ; 5.020 ; Rise       ; clock           ;
;  saidaMem[3]    ; clock      ; 5.441 ; 5.441 ; Rise       ; clock           ;
;  saidaMem[4]    ; clock      ; 4.886 ; 4.886 ; Rise       ; clock           ;
;  saidaMem[5]    ; clock      ; 4.662 ; 4.662 ; Rise       ; clock           ;
;  saidaMem[6]    ; clock      ; 4.936 ; 4.936 ; Rise       ; clock           ;
;  saidaMem[7]    ; clock      ; 5.126 ; 5.126 ; Rise       ; clock           ;
; saidaQueueFull  ; clock      ; 4.764 ; 4.764 ; Rise       ; clock           ;
; saidaQueueR     ; clock      ; 4.641 ; 4.641 ; Rise       ; clock           ;
; saidaQueueVazia ; clock      ; 4.353 ; 4.353 ; Rise       ; clock           ;
; saidaQueueW     ; clock      ; 4.774 ; 4.774 ; Rise       ; clock           ;
; saidaSI[*]      ; clock      ; 4.155 ; 4.155 ; Rise       ; clock           ;
;  saidaSI[0]     ; clock      ; 4.472 ; 4.472 ; Rise       ; clock           ;
;  saidaSI[1]     ; clock      ; 4.945 ; 4.945 ; Rise       ; clock           ;
;  saidaSI[2]     ; clock      ; 4.693 ; 4.693 ; Rise       ; clock           ;
;  saidaSI[3]     ; clock      ; 4.658 ; 4.658 ; Rise       ; clock           ;
;  saidaSI[4]     ; clock      ; 4.155 ; 4.155 ; Rise       ; clock           ;
;  saidaSI[5]     ; clock      ; 4.460 ; 4.460 ; Rise       ; clock           ;
;  saidaSI[6]     ; clock      ; 4.473 ; 4.473 ; Rise       ; clock           ;
;  saidaSI[7]     ; clock      ; 5.226 ; 5.226 ; Rise       ; clock           ;
;  saidaSI[8]     ; clock      ; 4.762 ; 4.762 ; Rise       ; clock           ;
;  saidaSI[9]     ; clock      ; 4.755 ; 4.755 ; Rise       ; clock           ;
;  saidaSI[10]    ; clock      ; 4.679 ; 4.679 ; Rise       ; clock           ;
;  saidaSI[11]    ; clock      ; 4.392 ; 4.392 ; Rise       ; clock           ;
;  saidaSI[12]    ; clock      ; 4.725 ; 4.725 ; Rise       ; clock           ;
;  saidaSI[13]    ; clock      ; 5.616 ; 5.616 ; Rise       ; clock           ;
;  saidaSI[14]    ; clock      ; 4.864 ; 4.864 ; Rise       ; clock           ;
;  saidaSI[15]    ; clock      ; 4.700 ; 4.700 ; Rise       ; clock           ;
; saidaSP[*]      ; clock      ; 4.330 ; 4.330 ; Rise       ; clock           ;
;  saidaSP[0]     ; clock      ; 5.530 ; 5.530 ; Rise       ; clock           ;
;  saidaSP[1]     ; clock      ; 4.767 ; 4.767 ; Rise       ; clock           ;
;  saidaSP[2]     ; clock      ; 5.339 ; 5.339 ; Rise       ; clock           ;
;  saidaSP[3]     ; clock      ; 5.059 ; 5.059 ; Rise       ; clock           ;
;  saidaSP[4]     ; clock      ; 5.135 ; 5.135 ; Rise       ; clock           ;
;  saidaSP[5]     ; clock      ; 4.545 ; 4.545 ; Rise       ; clock           ;
;  saidaSP[6]     ; clock      ; 4.720 ; 4.720 ; Rise       ; clock           ;
;  saidaSP[7]     ; clock      ; 4.939 ; 4.939 ; Rise       ; clock           ;
;  saidaSP[8]     ; clock      ; 4.330 ; 4.330 ; Rise       ; clock           ;
;  saidaSP[9]     ; clock      ; 5.393 ; 5.393 ; Rise       ; clock           ;
;  saidaSP[10]    ; clock      ; 5.430 ; 5.430 ; Rise       ; clock           ;
;  saidaSP[11]    ; clock      ; 4.602 ; 4.602 ; Rise       ; clock           ;
;  saidaSP[12]    ; clock      ; 4.652 ; 4.652 ; Rise       ; clock           ;
;  saidaSP[13]    ; clock      ; 4.943 ; 4.943 ; Rise       ; clock           ;
;  saidaSP[14]    ; clock      ; 4.393 ; 4.393 ; Rise       ; clock           ;
;  saidaSP[15]    ; clock      ; 5.696 ; 5.696 ; Rise       ; clock           ;
; saidaSS[*]      ; clock      ; 3.519 ; 3.519 ; Rise       ; clock           ;
;  saidaSS[0]     ; clock      ; 3.764 ; 3.764 ; Rise       ; clock           ;
;  saidaSS[1]     ; clock      ; 3.785 ; 3.785 ; Rise       ; clock           ;
;  saidaSS[2]     ; clock      ; 3.941 ; 3.941 ; Rise       ; clock           ;
;  saidaSS[3]     ; clock      ; 3.972 ; 3.972 ; Rise       ; clock           ;
;  saidaSS[4]     ; clock      ; 3.834 ; 3.834 ; Rise       ; clock           ;
;  saidaSS[5]     ; clock      ; 3.801 ; 3.801 ; Rise       ; clock           ;
;  saidaSS[6]     ; clock      ; 3.713 ; 3.713 ; Rise       ; clock           ;
;  saidaSS[7]     ; clock      ; 3.811 ; 3.811 ; Rise       ; clock           ;
;  saidaSS[8]     ; clock      ; 3.872 ; 3.872 ; Rise       ; clock           ;
;  saidaSS[9]     ; clock      ; 3.763 ; 3.763 ; Rise       ; clock           ;
;  saidaSS[10]    ; clock      ; 3.710 ; 3.710 ; Rise       ; clock           ;
;  saidaSS[11]    ; clock      ; 3.706 ; 3.706 ; Rise       ; clock           ;
;  saidaSS[12]    ; clock      ; 3.712 ; 3.712 ; Rise       ; clock           ;
;  saidaSS[13]    ; clock      ; 3.668 ; 3.668 ; Rise       ; clock           ;
;  saidaSS[14]    ; clock      ; 3.666 ; 3.666 ; Rise       ; clock           ;
;  saidaSS[15]    ; clock      ; 3.519 ; 3.519 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                               ;
+---------------------------------+------------+---------+----------+---------+---------------------+
; Clock                           ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack                ; -123.785   ; -2.877  ; N/A      ; N/A     ; -2.000              ;
;  EU_Control_System:ECS|OPULA[0] ; -123.785   ; -2.877  ; N/A      ; N/A     ; -0.002              ;
;  clock                          ; -6.592     ; 0.215   ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS                 ; -12501.675 ; -53.53  ; 0.0      ; 0.0     ; -8096.52            ;
;  EU_Control_System:ECS|OPULA[0] ; -2090.800  ; -53.530 ; N/A      ; N/A     ; -0.140              ;
;  clock                          ; -10410.875 ; 0.000   ; N/A      ; N/A     ; -8096.380           ;
+---------------------------------+------------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; entradaAX[*]   ; clock      ; 4.987 ; 4.987 ; Rise       ; clock           ;
;  entradaAX[0]  ; clock      ; 0.442 ; 0.442 ; Rise       ; clock           ;
;  entradaAX[1]  ; clock      ; 4.443 ; 4.443 ; Rise       ; clock           ;
;  entradaAX[2]  ; clock      ; 4.211 ; 4.211 ; Rise       ; clock           ;
;  entradaAX[3]  ; clock      ; 4.738 ; 4.738 ; Rise       ; clock           ;
;  entradaAX[4]  ; clock      ; 3.903 ; 3.903 ; Rise       ; clock           ;
;  entradaAX[5]  ; clock      ; 4.970 ; 4.970 ; Rise       ; clock           ;
;  entradaAX[6]  ; clock      ; 4.046 ; 4.046 ; Rise       ; clock           ;
;  entradaAX[7]  ; clock      ; 3.893 ; 3.893 ; Rise       ; clock           ;
;  entradaAX[8]  ; clock      ; 4.380 ; 4.380 ; Rise       ; clock           ;
;  entradaAX[9]  ; clock      ; 3.946 ; 3.946 ; Rise       ; clock           ;
;  entradaAX[10] ; clock      ; 4.987 ; 4.987 ; Rise       ; clock           ;
;  entradaAX[11] ; clock      ; 4.668 ; 4.668 ; Rise       ; clock           ;
;  entradaAX[12] ; clock      ; 0.218 ; 0.218 ; Rise       ; clock           ;
;  entradaAX[13] ; clock      ; 4.452 ; 4.452 ; Rise       ; clock           ;
;  entradaAX[14] ; clock      ; 4.514 ; 4.514 ; Rise       ; clock           ;
;  entradaAX[15] ; clock      ; 4.453 ; 4.453 ; Rise       ; clock           ;
; entradaBP[*]   ; clock      ; 4.903 ; 4.903 ; Rise       ; clock           ;
;  entradaBP[0]  ; clock      ; 4.138 ; 4.138 ; Rise       ; clock           ;
;  entradaBP[1]  ; clock      ; 4.786 ; 4.786 ; Rise       ; clock           ;
;  entradaBP[2]  ; clock      ; 4.343 ; 4.343 ; Rise       ; clock           ;
;  entradaBP[3]  ; clock      ; 4.448 ; 4.448 ; Rise       ; clock           ;
;  entradaBP[4]  ; clock      ; 4.529 ; 4.529 ; Rise       ; clock           ;
;  entradaBP[5]  ; clock      ; 4.275 ; 4.275 ; Rise       ; clock           ;
;  entradaBP[6]  ; clock      ; 4.272 ; 4.272 ; Rise       ; clock           ;
;  entradaBP[7]  ; clock      ; 4.291 ; 4.291 ; Rise       ; clock           ;
;  entradaBP[8]  ; clock      ; 3.819 ; 3.819 ; Rise       ; clock           ;
;  entradaBP[9]  ; clock      ; 4.903 ; 4.903 ; Rise       ; clock           ;
;  entradaBP[10] ; clock      ; 4.376 ; 4.376 ; Rise       ; clock           ;
;  entradaBP[11] ; clock      ; 4.556 ; 4.556 ; Rise       ; clock           ;
;  entradaBP[12] ; clock      ; 4.684 ; 4.684 ; Rise       ; clock           ;
;  entradaBP[13] ; clock      ; 4.657 ; 4.657 ; Rise       ; clock           ;
;  entradaBP[14] ; clock      ; 4.053 ; 4.053 ; Rise       ; clock           ;
;  entradaBP[15] ; clock      ; 4.479 ; 4.479 ; Rise       ; clock           ;
; entradaBX[*]   ; clock      ; 5.229 ; 5.229 ; Rise       ; clock           ;
;  entradaBX[0]  ; clock      ; 4.052 ; 4.052 ; Rise       ; clock           ;
;  entradaBX[1]  ; clock      ; 4.255 ; 4.255 ; Rise       ; clock           ;
;  entradaBX[2]  ; clock      ; 4.529 ; 4.529 ; Rise       ; clock           ;
;  entradaBX[3]  ; clock      ; 4.799 ; 4.799 ; Rise       ; clock           ;
;  entradaBX[4]  ; clock      ; 4.654 ; 4.654 ; Rise       ; clock           ;
;  entradaBX[5]  ; clock      ; 3.910 ; 3.910 ; Rise       ; clock           ;
;  entradaBX[6]  ; clock      ; 4.367 ; 4.367 ; Rise       ; clock           ;
;  entradaBX[7]  ; clock      ; 5.182 ; 5.182 ; Rise       ; clock           ;
;  entradaBX[8]  ; clock      ; 5.229 ; 5.229 ; Rise       ; clock           ;
;  entradaBX[9]  ; clock      ; 4.245 ; 4.245 ; Rise       ; clock           ;
;  entradaBX[10] ; clock      ; 4.224 ; 4.224 ; Rise       ; clock           ;
;  entradaBX[11] ; clock      ; 4.358 ; 4.358 ; Rise       ; clock           ;
;  entradaBX[12] ; clock      ; 4.035 ; 4.035 ; Rise       ; clock           ;
;  entradaBX[13] ; clock      ; 4.669 ; 4.669 ; Rise       ; clock           ;
;  entradaBX[14] ; clock      ; 4.866 ; 4.866 ; Rise       ; clock           ;
;  entradaBX[15] ; clock      ; 4.996 ; 4.996 ; Rise       ; clock           ;
; entradaCS[*]   ; clock      ; 4.477 ; 4.477 ; Rise       ; clock           ;
;  entradaCS[0]  ; clock      ; 3.967 ; 3.967 ; Rise       ; clock           ;
;  entradaCS[1]  ; clock      ; 4.305 ; 4.305 ; Rise       ; clock           ;
;  entradaCS[2]  ; clock      ; 3.564 ; 3.564 ; Rise       ; clock           ;
;  entradaCS[3]  ; clock      ; 3.556 ; 3.556 ; Rise       ; clock           ;
;  entradaCS[4]  ; clock      ; 4.239 ; 4.239 ; Rise       ; clock           ;
;  entradaCS[5]  ; clock      ; 4.477 ; 4.477 ; Rise       ; clock           ;
;  entradaCS[6]  ; clock      ; 4.352 ; 4.352 ; Rise       ; clock           ;
;  entradaCS[7]  ; clock      ; 3.884 ; 3.884 ; Rise       ; clock           ;
;  entradaCS[8]  ; clock      ; 3.456 ; 3.456 ; Rise       ; clock           ;
;  entradaCS[9]  ; clock      ; 3.811 ; 3.811 ; Rise       ; clock           ;
;  entradaCS[10] ; clock      ; 4.000 ; 4.000 ; Rise       ; clock           ;
;  entradaCS[11] ; clock      ; 4.202 ; 4.202 ; Rise       ; clock           ;
;  entradaCS[12] ; clock      ; 2.796 ; 2.796 ; Rise       ; clock           ;
;  entradaCS[13] ; clock      ; 2.744 ; 2.744 ; Rise       ; clock           ;
;  entradaCS[14] ; clock      ; 2.977 ; 2.977 ; Rise       ; clock           ;
;  entradaCS[15] ; clock      ; 3.066 ; 3.066 ; Rise       ; clock           ;
; entradaCX[*]   ; clock      ; 4.747 ; 4.747 ; Rise       ; clock           ;
;  entradaCX[0]  ; clock      ; 4.513 ; 4.513 ; Rise       ; clock           ;
;  entradaCX[1]  ; clock      ; 4.427 ; 4.427 ; Rise       ; clock           ;
;  entradaCX[2]  ; clock      ; 4.460 ; 4.460 ; Rise       ; clock           ;
;  entradaCX[3]  ; clock      ; 3.921 ; 3.921 ; Rise       ; clock           ;
;  entradaCX[4]  ; clock      ; 4.042 ; 4.042 ; Rise       ; clock           ;
;  entradaCX[5]  ; clock      ; 4.680 ; 4.680 ; Rise       ; clock           ;
;  entradaCX[6]  ; clock      ; 3.945 ; 3.945 ; Rise       ; clock           ;
;  entradaCX[7]  ; clock      ; 4.747 ; 4.747 ; Rise       ; clock           ;
;  entradaCX[8]  ; clock      ; 4.536 ; 4.536 ; Rise       ; clock           ;
;  entradaCX[9]  ; clock      ; 4.446 ; 4.446 ; Rise       ; clock           ;
;  entradaCX[10] ; clock      ; 4.584 ; 4.584 ; Rise       ; clock           ;
;  entradaCX[11] ; clock      ; 4.157 ; 4.157 ; Rise       ; clock           ;
;  entradaCX[12] ; clock      ; 3.985 ; 3.985 ; Rise       ; clock           ;
;  entradaCX[13] ; clock      ; 4.361 ; 4.361 ; Rise       ; clock           ;
;  entradaCX[14] ; clock      ; 4.423 ; 4.423 ; Rise       ; clock           ;
;  entradaCX[15] ; clock      ; 4.672 ; 4.672 ; Rise       ; clock           ;
; entradaDI[*]   ; clock      ; 5.041 ; 5.041 ; Rise       ; clock           ;
;  entradaDI[0]  ; clock      ; 4.466 ; 4.466 ; Rise       ; clock           ;
;  entradaDI[1]  ; clock      ; 4.902 ; 4.902 ; Rise       ; clock           ;
;  entradaDI[2]  ; clock      ; 5.041 ; 5.041 ; Rise       ; clock           ;
;  entradaDI[3]  ; clock      ; 4.451 ; 4.451 ; Rise       ; clock           ;
;  entradaDI[4]  ; clock      ; 4.419 ; 4.419 ; Rise       ; clock           ;
;  entradaDI[5]  ; clock      ; 4.451 ; 4.451 ; Rise       ; clock           ;
;  entradaDI[6]  ; clock      ; 3.894 ; 3.894 ; Rise       ; clock           ;
;  entradaDI[7]  ; clock      ; 4.169 ; 4.169 ; Rise       ; clock           ;
;  entradaDI[8]  ; clock      ; 4.015 ; 4.015 ; Rise       ; clock           ;
;  entradaDI[9]  ; clock      ; 4.465 ; 4.465 ; Rise       ; clock           ;
;  entradaDI[10] ; clock      ; 4.115 ; 4.115 ; Rise       ; clock           ;
;  entradaDI[11] ; clock      ; 4.136 ; 4.136 ; Rise       ; clock           ;
;  entradaDI[12] ; clock      ; 4.581 ; 4.581 ; Rise       ; clock           ;
;  entradaDI[13] ; clock      ; 4.580 ; 4.580 ; Rise       ; clock           ;
;  entradaDI[14] ; clock      ; 4.020 ; 4.020 ; Rise       ; clock           ;
;  entradaDI[15] ; clock      ; 4.773 ; 4.773 ; Rise       ; clock           ;
; entradaDS[*]   ; clock      ; 3.119 ; 3.119 ; Rise       ; clock           ;
;  entradaDS[0]  ; clock      ; 2.943 ; 2.943 ; Rise       ; clock           ;
;  entradaDS[1]  ; clock      ; 2.613 ; 2.613 ; Rise       ; clock           ;
;  entradaDS[2]  ; clock      ; 2.970 ; 2.970 ; Rise       ; clock           ;
;  entradaDS[3]  ; clock      ; 3.055 ; 3.055 ; Rise       ; clock           ;
;  entradaDS[4]  ; clock      ; 2.917 ; 2.917 ; Rise       ; clock           ;
;  entradaDS[5]  ; clock      ; 3.078 ; 3.078 ; Rise       ; clock           ;
;  entradaDS[6]  ; clock      ; 3.061 ; 3.061 ; Rise       ; clock           ;
;  entradaDS[7]  ; clock      ; 2.690 ; 2.690 ; Rise       ; clock           ;
;  entradaDS[8]  ; clock      ; 2.926 ; 2.926 ; Rise       ; clock           ;
;  entradaDS[9]  ; clock      ; 2.962 ; 2.962 ; Rise       ; clock           ;
;  entradaDS[10] ; clock      ; 2.906 ; 2.906 ; Rise       ; clock           ;
;  entradaDS[11] ; clock      ; 3.119 ; 3.119 ; Rise       ; clock           ;
;  entradaDS[12] ; clock      ; 3.054 ; 3.054 ; Rise       ; clock           ;
;  entradaDS[13] ; clock      ; 2.880 ; 2.880 ; Rise       ; clock           ;
;  entradaDS[14] ; clock      ; 2.864 ; 2.864 ; Rise       ; clock           ;
;  entradaDS[15] ; clock      ; 2.960 ; 2.960 ; Rise       ; clock           ;
; entradaDX[*]   ; clock      ; 5.419 ; 5.419 ; Rise       ; clock           ;
;  entradaDX[0]  ; clock      ; 3.971 ; 3.971 ; Rise       ; clock           ;
;  entradaDX[1]  ; clock      ; 4.512 ; 4.512 ; Rise       ; clock           ;
;  entradaDX[2]  ; clock      ; 4.964 ; 4.964 ; Rise       ; clock           ;
;  entradaDX[3]  ; clock      ; 5.419 ; 5.419 ; Rise       ; clock           ;
;  entradaDX[4]  ; clock      ; 5.139 ; 5.139 ; Rise       ; clock           ;
;  entradaDX[5]  ; clock      ; 4.604 ; 4.604 ; Rise       ; clock           ;
;  entradaDX[6]  ; clock      ; 4.746 ; 4.746 ; Rise       ; clock           ;
;  entradaDX[7]  ; clock      ; 4.723 ; 4.723 ; Rise       ; clock           ;
;  entradaDX[8]  ; clock      ; 4.350 ; 4.350 ; Rise       ; clock           ;
;  entradaDX[9]  ; clock      ; 4.126 ; 4.126 ; Rise       ; clock           ;
;  entradaDX[10] ; clock      ; 3.907 ; 3.907 ; Rise       ; clock           ;
;  entradaDX[11] ; clock      ; 4.959 ; 4.959 ; Rise       ; clock           ;
;  entradaDX[12] ; clock      ; 4.799 ; 4.799 ; Rise       ; clock           ;
;  entradaDX[13] ; clock      ; 4.186 ; 4.186 ; Rise       ; clock           ;
;  entradaDX[14] ; clock      ; 4.565 ; 4.565 ; Rise       ; clock           ;
;  entradaDX[15] ; clock      ; 4.459 ; 4.459 ; Rise       ; clock           ;
; entradaES[*]   ; clock      ; 3.399 ; 3.399 ; Rise       ; clock           ;
;  entradaES[0]  ; clock      ; 3.156 ; 3.156 ; Rise       ; clock           ;
;  entradaES[1]  ; clock      ; 3.153 ; 3.153 ; Rise       ; clock           ;
;  entradaES[2]  ; clock      ; 3.019 ; 3.019 ; Rise       ; clock           ;
;  entradaES[3]  ; clock      ; 3.097 ; 3.097 ; Rise       ; clock           ;
;  entradaES[4]  ; clock      ; 2.950 ; 2.950 ; Rise       ; clock           ;
;  entradaES[5]  ; clock      ; 2.958 ; 2.958 ; Rise       ; clock           ;
;  entradaES[6]  ; clock      ; 2.980 ; 2.980 ; Rise       ; clock           ;
;  entradaES[7]  ; clock      ; 2.972 ; 2.972 ; Rise       ; clock           ;
;  entradaES[8]  ; clock      ; 2.981 ; 2.981 ; Rise       ; clock           ;
;  entradaES[9]  ; clock      ; 2.988 ; 2.988 ; Rise       ; clock           ;
;  entradaES[10] ; clock      ; 2.953 ; 2.953 ; Rise       ; clock           ;
;  entradaES[11] ; clock      ; 3.279 ; 3.279 ; Rise       ; clock           ;
;  entradaES[12] ; clock      ; 3.107 ; 3.107 ; Rise       ; clock           ;
;  entradaES[13] ; clock      ; 2.977 ; 2.977 ; Rise       ; clock           ;
;  entradaES[14] ; clock      ; 2.669 ; 2.669 ; Rise       ; clock           ;
;  entradaES[15] ; clock      ; 3.399 ; 3.399 ; Rise       ; clock           ;
; entradaI1[*]   ; clock      ; 3.507 ; 3.507 ; Rise       ; clock           ;
;  entradaI1[0]  ; clock      ; 3.281 ; 3.281 ; Rise       ; clock           ;
;  entradaI1[1]  ; clock      ; 3.007 ; 3.007 ; Rise       ; clock           ;
;  entradaI1[2]  ; clock      ; 3.191 ; 3.191 ; Rise       ; clock           ;
;  entradaI1[3]  ; clock      ; 2.604 ; 2.604 ; Rise       ; clock           ;
;  entradaI1[4]  ; clock      ; 2.975 ; 2.975 ; Rise       ; clock           ;
;  entradaI1[5]  ; clock      ; 3.232 ; 3.232 ; Rise       ; clock           ;
;  entradaI1[6]  ; clock      ; 2.992 ; 2.992 ; Rise       ; clock           ;
;  entradaI1[7]  ; clock      ; 3.507 ; 3.507 ; Rise       ; clock           ;
;  entradaI1[8]  ; clock      ; 2.998 ; 2.998 ; Rise       ; clock           ;
;  entradaI1[9]  ; clock      ; 3.045 ; 3.045 ; Rise       ; clock           ;
;  entradaI1[10] ; clock      ; 3.045 ; 3.045 ; Rise       ; clock           ;
;  entradaI1[11] ; clock      ; 2.994 ; 2.994 ; Rise       ; clock           ;
;  entradaI1[12] ; clock      ; 3.125 ; 3.125 ; Rise       ; clock           ;
;  entradaI1[13] ; clock      ; 2.692 ; 2.692 ; Rise       ; clock           ;
;  entradaI1[14] ; clock      ; 3.141 ; 3.141 ; Rise       ; clock           ;
;  entradaI1[15] ; clock      ; 3.008 ; 3.008 ; Rise       ; clock           ;
; entradaI2[*]   ; clock      ; 3.380 ; 3.380 ; Rise       ; clock           ;
;  entradaI2[0]  ; clock      ; 3.019 ; 3.019 ; Rise       ; clock           ;
;  entradaI2[1]  ; clock      ; 2.966 ; 2.966 ; Rise       ; clock           ;
;  entradaI2[2]  ; clock      ; 3.034 ; 3.034 ; Rise       ; clock           ;
;  entradaI2[3]  ; clock      ; 2.865 ; 2.865 ; Rise       ; clock           ;
;  entradaI2[4]  ; clock      ; 3.148 ; 3.148 ; Rise       ; clock           ;
;  entradaI2[5]  ; clock      ; 3.131 ; 3.131 ; Rise       ; clock           ;
;  entradaI2[6]  ; clock      ; 3.001 ; 3.001 ; Rise       ; clock           ;
;  entradaI2[7]  ; clock      ; 3.002 ; 3.002 ; Rise       ; clock           ;
;  entradaI2[8]  ; clock      ; 2.999 ; 2.999 ; Rise       ; clock           ;
;  entradaI2[9]  ; clock      ; 3.069 ; 3.069 ; Rise       ; clock           ;
;  entradaI2[10] ; clock      ; 2.984 ; 2.984 ; Rise       ; clock           ;
;  entradaI2[11] ; clock      ; 2.995 ; 2.995 ; Rise       ; clock           ;
;  entradaI2[12] ; clock      ; 2.657 ; 2.657 ; Rise       ; clock           ;
;  entradaI2[13] ; clock      ; 2.959 ; 2.959 ; Rise       ; clock           ;
;  entradaI2[14] ; clock      ; 3.380 ; 3.380 ; Rise       ; clock           ;
;  entradaI2[15] ; clock      ; 2.987 ; 2.987 ; Rise       ; clock           ;
; entradaI3[*]   ; clock      ; 3.253 ; 3.253 ; Rise       ; clock           ;
;  entradaI3[0]  ; clock      ; 2.863 ; 2.863 ; Rise       ; clock           ;
;  entradaI3[1]  ; clock      ; 3.253 ; 3.253 ; Rise       ; clock           ;
;  entradaI3[2]  ; clock      ; 2.931 ; 2.931 ; Rise       ; clock           ;
;  entradaI3[3]  ; clock      ; 2.946 ; 2.946 ; Rise       ; clock           ;
;  entradaI3[4]  ; clock      ; 2.913 ; 2.913 ; Rise       ; clock           ;
;  entradaI3[5]  ; clock      ; 3.072 ; 3.072 ; Rise       ; clock           ;
;  entradaI3[6]  ; clock      ; 2.613 ; 2.613 ; Rise       ; clock           ;
;  entradaI3[7]  ; clock      ; 3.021 ; 3.021 ; Rise       ; clock           ;
;  entradaI3[8]  ; clock      ; 3.222 ; 3.222 ; Rise       ; clock           ;
;  entradaI3[9]  ; clock      ; 2.909 ; 2.909 ; Rise       ; clock           ;
;  entradaI3[10] ; clock      ; 2.969 ; 2.969 ; Rise       ; clock           ;
;  entradaI3[11] ; clock      ; 2.949 ; 2.949 ; Rise       ; clock           ;
;  entradaI3[12] ; clock      ; 3.221 ; 3.221 ; Rise       ; clock           ;
;  entradaI3[13] ; clock      ; 2.944 ; 2.944 ; Rise       ; clock           ;
;  entradaI3[14] ; clock      ; 2.962 ; 2.962 ; Rise       ; clock           ;
;  entradaI3[15] ; clock      ; 2.947 ; 2.947 ; Rise       ; clock           ;
; entradaIP[*]   ; clock      ; 4.310 ; 4.310 ; Rise       ; clock           ;
;  entradaIP[0]  ; clock      ; 3.968 ; 3.968 ; Rise       ; clock           ;
;  entradaIP[1]  ; clock      ; 4.239 ; 4.239 ; Rise       ; clock           ;
;  entradaIP[2]  ; clock      ; 4.030 ; 4.030 ; Rise       ; clock           ;
;  entradaIP[3]  ; clock      ; 3.581 ; 3.581 ; Rise       ; clock           ;
;  entradaIP[4]  ; clock      ; 4.310 ; 4.310 ; Rise       ; clock           ;
;  entradaIP[5]  ; clock      ; 4.005 ; 4.005 ; Rise       ; clock           ;
;  entradaIP[6]  ; clock      ; 3.990 ; 3.990 ; Rise       ; clock           ;
;  entradaIP[7]  ; clock      ; 4.003 ; 4.003 ; Rise       ; clock           ;
;  entradaIP[8]  ; clock      ; 4.008 ; 4.008 ; Rise       ; clock           ;
;  entradaIP[9]  ; clock      ; 4.221 ; 4.221 ; Rise       ; clock           ;
;  entradaIP[10] ; clock      ; 4.088 ; 4.088 ; Rise       ; clock           ;
;  entradaIP[11] ; clock      ; 3.767 ; 3.767 ; Rise       ; clock           ;
;  entradaIP[12] ; clock      ; 3.978 ; 3.978 ; Rise       ; clock           ;
;  entradaIP[13] ; clock      ; 3.982 ; 3.982 ; Rise       ; clock           ;
;  entradaIP[14] ; clock      ; 3.940 ; 3.940 ; Rise       ; clock           ;
;  entradaIP[15] ; clock      ; 4.033 ; 4.033 ; Rise       ; clock           ;
; entradaSI[*]   ; clock      ; 5.061 ; 5.061 ; Rise       ; clock           ;
;  entradaSI[0]  ; clock      ; 5.060 ; 5.060 ; Rise       ; clock           ;
;  entradaSI[1]  ; clock      ; 5.061 ; 5.061 ; Rise       ; clock           ;
;  entradaSI[2]  ; clock      ; 4.270 ; 4.270 ; Rise       ; clock           ;
;  entradaSI[3]  ; clock      ; 4.123 ; 4.123 ; Rise       ; clock           ;
;  entradaSI[4]  ; clock      ; 4.858 ; 4.858 ; Rise       ; clock           ;
;  entradaSI[5]  ; clock      ; 4.442 ; 4.442 ; Rise       ; clock           ;
;  entradaSI[6]  ; clock      ; 4.194 ; 4.194 ; Rise       ; clock           ;
;  entradaSI[7]  ; clock      ; 4.758 ; 4.758 ; Rise       ; clock           ;
;  entradaSI[8]  ; clock      ; 4.122 ; 4.122 ; Rise       ; clock           ;
;  entradaSI[9]  ; clock      ; 5.000 ; 5.000 ; Rise       ; clock           ;
;  entradaSI[10] ; clock      ; 4.452 ; 4.452 ; Rise       ; clock           ;
;  entradaSI[11] ; clock      ; 4.430 ; 4.430 ; Rise       ; clock           ;
;  entradaSI[12] ; clock      ; 4.291 ; 4.291 ; Rise       ; clock           ;
;  entradaSI[13] ; clock      ; 4.846 ; 4.846 ; Rise       ; clock           ;
;  entradaSI[14] ; clock      ; 4.388 ; 4.388 ; Rise       ; clock           ;
;  entradaSI[15] ; clock      ; 4.583 ; 4.583 ; Rise       ; clock           ;
; entradaSP[*]   ; clock      ; 5.043 ; 5.043 ; Rise       ; clock           ;
;  entradaSP[0]  ; clock      ; 4.998 ; 4.998 ; Rise       ; clock           ;
;  entradaSP[1]  ; clock      ; 4.566 ; 4.566 ; Rise       ; clock           ;
;  entradaSP[2]  ; clock      ; 5.043 ; 5.043 ; Rise       ; clock           ;
;  entradaSP[3]  ; clock      ; 4.463 ; 4.463 ; Rise       ; clock           ;
;  entradaSP[4]  ; clock      ; 4.396 ; 4.396 ; Rise       ; clock           ;
;  entradaSP[5]  ; clock      ; 4.438 ; 4.438 ; Rise       ; clock           ;
;  entradaSP[6]  ; clock      ; 4.524 ; 4.524 ; Rise       ; clock           ;
;  entradaSP[7]  ; clock      ; 3.840 ; 3.840 ; Rise       ; clock           ;
;  entradaSP[8]  ; clock      ; 4.515 ; 4.515 ; Rise       ; clock           ;
;  entradaSP[9]  ; clock      ; 4.244 ; 4.244 ; Rise       ; clock           ;
;  entradaSP[10] ; clock      ; 4.350 ; 4.350 ; Rise       ; clock           ;
;  entradaSP[11] ; clock      ; 4.013 ; 4.013 ; Rise       ; clock           ;
;  entradaSP[12] ; clock      ; 4.628 ; 4.628 ; Rise       ; clock           ;
;  entradaSP[13] ; clock      ; 4.603 ; 4.603 ; Rise       ; clock           ;
;  entradaSP[14] ; clock      ; 4.106 ; 4.106 ; Rise       ; clock           ;
;  entradaSP[15] ; clock      ; 4.389 ; 4.389 ; Rise       ; clock           ;
; entradaSS[*]   ; clock      ; 3.226 ; 3.226 ; Rise       ; clock           ;
;  entradaSS[0]  ; clock      ; 3.069 ; 3.069 ; Rise       ; clock           ;
;  entradaSS[1]  ; clock      ; 2.887 ; 2.887 ; Rise       ; clock           ;
;  entradaSS[2]  ; clock      ; 3.156 ; 3.156 ; Rise       ; clock           ;
;  entradaSS[3]  ; clock      ; 2.595 ; 2.595 ; Rise       ; clock           ;
;  entradaSS[4]  ; clock      ; 2.599 ; 2.599 ; Rise       ; clock           ;
;  entradaSS[5]  ; clock      ; 2.898 ; 2.898 ; Rise       ; clock           ;
;  entradaSS[6]  ; clock      ; 2.794 ; 2.794 ; Rise       ; clock           ;
;  entradaSS[7]  ; clock      ; 2.148 ; 2.148 ; Rise       ; clock           ;
;  entradaSS[8]  ; clock      ; 3.041 ; 3.041 ; Rise       ; clock           ;
;  entradaSS[9]  ; clock      ; 2.608 ; 2.608 ; Rise       ; clock           ;
;  entradaSS[10] ; clock      ; 3.226 ; 3.226 ; Rise       ; clock           ;
;  entradaSS[11] ; clock      ; 2.962 ; 2.962 ; Rise       ; clock           ;
;  entradaSS[12] ; clock      ; 1.305 ; 1.305 ; Rise       ; clock           ;
;  entradaSS[13] ; clock      ; 1.201 ; 1.201 ; Rise       ; clock           ;
;  entradaSS[14] ; clock      ; 2.678 ; 2.678 ; Rise       ; clock           ;
;  entradaSS[15] ; clock      ; 2.692 ; 2.692 ; Rise       ; clock           ;
; reset          ; clock      ; 3.630 ; 3.630 ; Rise       ; clock           ;
; wDEBUG         ; clock      ; 4.290 ; 4.290 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; entradaAX[*]   ; clock      ; 0.334  ; 0.334  ; Rise       ; clock           ;
;  entradaAX[0]  ; clock      ; 0.215  ; 0.215  ; Rise       ; clock           ;
;  entradaAX[1]  ; clock      ; -2.297 ; -2.297 ; Rise       ; clock           ;
;  entradaAX[2]  ; clock      ; -2.125 ; -2.125 ; Rise       ; clock           ;
;  entradaAX[3]  ; clock      ; -2.422 ; -2.422 ; Rise       ; clock           ;
;  entradaAX[4]  ; clock      ; -1.999 ; -1.999 ; Rise       ; clock           ;
;  entradaAX[5]  ; clock      ; -2.575 ; -2.575 ; Rise       ; clock           ;
;  entradaAX[6]  ; clock      ; -2.061 ; -2.061 ; Rise       ; clock           ;
;  entradaAX[7]  ; clock      ; -1.973 ; -1.973 ; Rise       ; clock           ;
;  entradaAX[8]  ; clock      ; -2.253 ; -2.253 ; Rise       ; clock           ;
;  entradaAX[9]  ; clock      ; -2.025 ; -2.025 ; Rise       ; clock           ;
;  entradaAX[10] ; clock      ; -2.566 ; -2.566 ; Rise       ; clock           ;
;  entradaAX[11] ; clock      ; -2.384 ; -2.384 ; Rise       ; clock           ;
;  entradaAX[12] ; clock      ; 0.334  ; 0.334  ; Rise       ; clock           ;
;  entradaAX[13] ; clock      ; -2.276 ; -2.276 ; Rise       ; clock           ;
;  entradaAX[14] ; clock      ; -2.309 ; -2.309 ; Rise       ; clock           ;
;  entradaAX[15] ; clock      ; -2.307 ; -2.307 ; Rise       ; clock           ;
; entradaBP[*]   ; clock      ; -1.899 ; -1.899 ; Rise       ; clock           ;
;  entradaBP[0]  ; clock      ; -2.108 ; -2.108 ; Rise       ; clock           ;
;  entradaBP[1]  ; clock      ; -2.440 ; -2.440 ; Rise       ; clock           ;
;  entradaBP[2]  ; clock      ; -2.188 ; -2.188 ; Rise       ; clock           ;
;  entradaBP[3]  ; clock      ; -2.221 ; -2.221 ; Rise       ; clock           ;
;  entradaBP[4]  ; clock      ; -2.269 ; -2.269 ; Rise       ; clock           ;
;  entradaBP[5]  ; clock      ; -2.145 ; -2.145 ; Rise       ; clock           ;
;  entradaBP[6]  ; clock      ; -2.139 ; -2.139 ; Rise       ; clock           ;
;  entradaBP[7]  ; clock      ; -2.162 ; -2.162 ; Rise       ; clock           ;
;  entradaBP[8]  ; clock      ; -1.899 ; -1.899 ; Rise       ; clock           ;
;  entradaBP[9]  ; clock      ; -2.495 ; -2.495 ; Rise       ; clock           ;
;  entradaBP[10] ; clock      ; -2.184 ; -2.184 ; Rise       ; clock           ;
;  entradaBP[11] ; clock      ; -2.277 ; -2.277 ; Rise       ; clock           ;
;  entradaBP[12] ; clock      ; -2.349 ; -2.349 ; Rise       ; clock           ;
;  entradaBP[13] ; clock      ; -2.390 ; -2.390 ; Rise       ; clock           ;
;  entradaBP[14] ; clock      ; -2.041 ; -2.041 ; Rise       ; clock           ;
;  entradaBP[15] ; clock      ; -2.302 ; -2.302 ; Rise       ; clock           ;
; entradaBX[*]   ; clock      ; -1.990 ; -1.990 ; Rise       ; clock           ;
;  entradaBX[0]  ; clock      ; -2.103 ; -2.103 ; Rise       ; clock           ;
;  entradaBX[1]  ; clock      ; -2.182 ; -2.182 ; Rise       ; clock           ;
;  entradaBX[2]  ; clock      ; -2.324 ; -2.324 ; Rise       ; clock           ;
;  entradaBX[3]  ; clock      ; -2.481 ; -2.481 ; Rise       ; clock           ;
;  entradaBX[4]  ; clock      ; -2.354 ; -2.354 ; Rise       ; clock           ;
;  entradaBX[5]  ; clock      ; -1.990 ; -1.990 ; Rise       ; clock           ;
;  entradaBX[6]  ; clock      ; -2.218 ; -2.218 ; Rise       ; clock           ;
;  entradaBX[7]  ; clock      ; -2.625 ; -2.625 ; Rise       ; clock           ;
;  entradaBX[8]  ; clock      ; -2.695 ; -2.695 ; Rise       ; clock           ;
;  entradaBX[9]  ; clock      ; -2.166 ; -2.166 ; Rise       ; clock           ;
;  entradaBX[10] ; clock      ; -2.121 ; -2.121 ; Rise       ; clock           ;
;  entradaBX[11] ; clock      ; -2.237 ; -2.237 ; Rise       ; clock           ;
;  entradaBX[12] ; clock      ; -2.065 ; -2.065 ; Rise       ; clock           ;
;  entradaBX[13] ; clock      ; -2.368 ; -2.368 ; Rise       ; clock           ;
;  entradaBX[14] ; clock      ; -2.503 ; -2.503 ; Rise       ; clock           ;
;  entradaBX[15] ; clock      ; -2.576 ; -2.576 ; Rise       ; clock           ;
; entradaCS[*]   ; clock      ; -1.418 ; -1.418 ; Rise       ; clock           ;
;  entradaCS[0]  ; clock      ; -2.011 ; -2.011 ; Rise       ; clock           ;
;  entradaCS[1]  ; clock      ; -2.176 ; -2.176 ; Rise       ; clock           ;
;  entradaCS[2]  ; clock      ; -1.796 ; -1.796 ; Rise       ; clock           ;
;  entradaCS[3]  ; clock      ; -1.788 ; -1.788 ; Rise       ; clock           ;
;  entradaCS[4]  ; clock      ; -2.129 ; -2.129 ; Rise       ; clock           ;
;  entradaCS[5]  ; clock      ; -2.242 ; -2.242 ; Rise       ; clock           ;
;  entradaCS[6]  ; clock      ; -2.217 ; -2.217 ; Rise       ; clock           ;
;  entradaCS[7]  ; clock      ; -1.910 ; -1.910 ; Rise       ; clock           ;
;  entradaCS[8]  ; clock      ; -1.733 ; -1.733 ; Rise       ; clock           ;
;  entradaCS[9]  ; clock      ; -1.900 ; -1.900 ; Rise       ; clock           ;
;  entradaCS[10] ; clock      ; -1.977 ; -1.977 ; Rise       ; clock           ;
;  entradaCS[11] ; clock      ; -2.101 ; -2.101 ; Rise       ; clock           ;
;  entradaCS[12] ; clock      ; -1.438 ; -1.438 ; Rise       ; clock           ;
;  entradaCS[13] ; clock      ; -1.418 ; -1.418 ; Rise       ; clock           ;
;  entradaCS[14] ; clock      ; -1.507 ; -1.507 ; Rise       ; clock           ;
;  entradaCS[15] ; clock      ; -1.543 ; -1.543 ; Rise       ; clock           ;
; entradaCX[*]   ; clock      ; -1.984 ; -1.984 ; Rise       ; clock           ;
;  entradaCX[0]  ; clock      ; -2.316 ; -2.316 ; Rise       ; clock           ;
;  entradaCX[1]  ; clock      ; -2.245 ; -2.245 ; Rise       ; clock           ;
;  entradaCX[2]  ; clock      ; -2.279 ; -2.279 ; Rise       ; clock           ;
;  entradaCX[3]  ; clock      ; -1.984 ; -1.984 ; Rise       ; clock           ;
;  entradaCX[4]  ; clock      ; -2.057 ; -2.057 ; Rise       ; clock           ;
;  entradaCX[5]  ; clock      ; -2.382 ; -2.382 ; Rise       ; clock           ;
;  entradaCX[6]  ; clock      ; -2.002 ; -2.002 ; Rise       ; clock           ;
;  entradaCX[7]  ; clock      ; -2.436 ; -2.436 ; Rise       ; clock           ;
;  entradaCX[8]  ; clock      ; -2.288 ; -2.288 ; Rise       ; clock           ;
;  entradaCX[9]  ; clock      ; -2.267 ; -2.267 ; Rise       ; clock           ;
;  entradaCX[10] ; clock      ; -2.307 ; -2.307 ; Rise       ; clock           ;
;  entradaCX[11] ; clock      ; -2.080 ; -2.080 ; Rise       ; clock           ;
;  entradaCX[12] ; clock      ; -2.016 ; -2.016 ; Rise       ; clock           ;
;  entradaCX[13] ; clock      ; -2.197 ; -2.197 ; Rise       ; clock           ;
;  entradaCX[14] ; clock      ; -2.248 ; -2.248 ; Rise       ; clock           ;
;  entradaCX[15] ; clock      ; -2.411 ; -2.411 ; Rise       ; clock           ;
; entradaDI[*]   ; clock      ; -1.963 ; -1.963 ; Rise       ; clock           ;
;  entradaDI[0]  ; clock      ; -2.268 ; -2.268 ; Rise       ; clock           ;
;  entradaDI[1]  ; clock      ; -2.478 ; -2.478 ; Rise       ; clock           ;
;  entradaDI[2]  ; clock      ; -2.571 ; -2.571 ; Rise       ; clock           ;
;  entradaDI[3]  ; clock      ; -2.244 ; -2.244 ; Rise       ; clock           ;
;  entradaDI[4]  ; clock      ; -2.211 ; -2.211 ; Rise       ; clock           ;
;  entradaDI[5]  ; clock      ; -2.245 ; -2.245 ; Rise       ; clock           ;
;  entradaDI[6]  ; clock      ; -1.963 ; -1.963 ; Rise       ; clock           ;
;  entradaDI[7]  ; clock      ; -2.076 ; -2.076 ; Rise       ; clock           ;
;  entradaDI[8]  ; clock      ; -1.985 ; -1.985 ; Rise       ; clock           ;
;  entradaDI[9]  ; clock      ; -2.248 ; -2.248 ; Rise       ; clock           ;
;  entradaDI[10] ; clock      ; -2.045 ; -2.045 ; Rise       ; clock           ;
;  entradaDI[11] ; clock      ; -2.102 ; -2.102 ; Rise       ; clock           ;
;  entradaDI[12] ; clock      ; -2.322 ; -2.322 ; Rise       ; clock           ;
;  entradaDI[13] ; clock      ; -2.311 ; -2.311 ; Rise       ; clock           ;
;  entradaDI[14] ; clock      ; -2.015 ; -2.015 ; Rise       ; clock           ;
;  entradaDI[15] ; clock      ; -2.386 ; -2.386 ; Rise       ; clock           ;
; entradaDS[*]   ; clock      ; -1.307 ; -1.307 ; Rise       ; clock           ;
;  entradaDS[0]  ; clock      ; -1.480 ; -1.480 ; Rise       ; clock           ;
;  entradaDS[1]  ; clock      ; -1.307 ; -1.307 ; Rise       ; clock           ;
;  entradaDS[2]  ; clock      ; -1.502 ; -1.502 ; Rise       ; clock           ;
;  entradaDS[3]  ; clock      ; -1.537 ; -1.537 ; Rise       ; clock           ;
;  entradaDS[4]  ; clock      ; -1.449 ; -1.449 ; Rise       ; clock           ;
;  entradaDS[5]  ; clock      ; -1.563 ; -1.563 ; Rise       ; clock           ;
;  entradaDS[6]  ; clock      ; -1.540 ; -1.540 ; Rise       ; clock           ;
;  entradaDS[7]  ; clock      ; -1.385 ; -1.385 ; Rise       ; clock           ;
;  entradaDS[8]  ; clock      ; -1.489 ; -1.489 ; Rise       ; clock           ;
;  entradaDS[9]  ; clock      ; -1.498 ; -1.498 ; Rise       ; clock           ;
;  entradaDS[10] ; clock      ; -1.441 ; -1.441 ; Rise       ; clock           ;
;  entradaDS[11] ; clock      ; -1.534 ; -1.534 ; Rise       ; clock           ;
;  entradaDS[12] ; clock      ; -1.541 ; -1.541 ; Rise       ; clock           ;
;  entradaDS[13] ; clock      ; -1.416 ; -1.416 ; Rise       ; clock           ;
;  entradaDS[14] ; clock      ; -1.405 ; -1.405 ; Rise       ; clock           ;
;  entradaDS[15] ; clock      ; -1.452 ; -1.452 ; Rise       ; clock           ;
; entradaDX[*]   ; clock      ; -1.991 ; -1.991 ; Rise       ; clock           ;
;  entradaDX[0]  ; clock      ; -2.002 ; -2.002 ; Rise       ; clock           ;
;  entradaDX[1]  ; clock      ; -2.340 ; -2.340 ; Rise       ; clock           ;
;  entradaDX[2]  ; clock      ; -2.546 ; -2.546 ; Rise       ; clock           ;
;  entradaDX[3]  ; clock      ; -2.720 ; -2.720 ; Rise       ; clock           ;
;  entradaDX[4]  ; clock      ; -2.620 ; -2.620 ; Rise       ; clock           ;
;  entradaDX[5]  ; clock      ; -2.334 ; -2.334 ; Rise       ; clock           ;
;  entradaDX[6]  ; clock      ; -2.441 ; -2.441 ; Rise       ; clock           ;
;  entradaDX[7]  ; clock      ; -2.387 ; -2.387 ; Rise       ; clock           ;
;  entradaDX[8]  ; clock      ; -2.232 ; -2.232 ; Rise       ; clock           ;
;  entradaDX[9]  ; clock      ; -2.077 ; -2.077 ; Rise       ; clock           ;
;  entradaDX[10] ; clock      ; -1.991 ; -1.991 ; Rise       ; clock           ;
;  entradaDX[11] ; clock      ; -2.492 ; -2.492 ; Rise       ; clock           ;
;  entradaDX[12] ; clock      ; -2.435 ; -2.435 ; Rise       ; clock           ;
;  entradaDX[13] ; clock      ; -2.187 ; -2.187 ; Rise       ; clock           ;
;  entradaDX[14] ; clock      ; -2.285 ; -2.285 ; Rise       ; clock           ;
;  entradaDX[15] ; clock      ; -2.239 ; -2.239 ; Rise       ; clock           ;
; entradaES[*]   ; clock      ; -1.363 ; -1.363 ; Rise       ; clock           ;
;  entradaES[0]  ; clock      ; -1.641 ; -1.641 ; Rise       ; clock           ;
;  entradaES[1]  ; clock      ; -1.637 ; -1.637 ; Rise       ; clock           ;
;  entradaES[2]  ; clock      ; -1.550 ; -1.550 ; Rise       ; clock           ;
;  entradaES[3]  ; clock      ; -1.583 ; -1.583 ; Rise       ; clock           ;
;  entradaES[4]  ; clock      ; -1.487 ; -1.487 ; Rise       ; clock           ;
;  entradaES[5]  ; clock      ; -1.490 ; -1.490 ; Rise       ; clock           ;
;  entradaES[6]  ; clock      ; -1.510 ; -1.510 ; Rise       ; clock           ;
;  entradaES[7]  ; clock      ; -1.537 ; -1.537 ; Rise       ; clock           ;
;  entradaES[8]  ; clock      ; -1.518 ; -1.518 ; Rise       ; clock           ;
;  entradaES[9]  ; clock      ; -1.478 ; -1.478 ; Rise       ; clock           ;
;  entradaES[10] ; clock      ; -1.491 ; -1.491 ; Rise       ; clock           ;
;  entradaES[11] ; clock      ; -1.640 ; -1.640 ; Rise       ; clock           ;
;  entradaES[12] ; clock      ; -1.598 ; -1.598 ; Rise       ; clock           ;
;  entradaES[13] ; clock      ; -1.471 ; -1.471 ; Rise       ; clock           ;
;  entradaES[14] ; clock      ; -1.363 ; -1.363 ; Rise       ; clock           ;
;  entradaES[15] ; clock      ; -1.649 ; -1.649 ; Rise       ; clock           ;
; entradaI1[*]   ; clock      ; -1.332 ; -1.332 ; Rise       ; clock           ;
;  entradaI1[0]  ; clock      ; -1.640 ; -1.640 ; Rise       ; clock           ;
;  entradaI1[1]  ; clock      ; -1.497 ; -1.497 ; Rise       ; clock           ;
;  entradaI1[2]  ; clock      ; -1.566 ; -1.566 ; Rise       ; clock           ;
;  entradaI1[3]  ; clock      ; -1.332 ; -1.332 ; Rise       ; clock           ;
;  entradaI1[4]  ; clock      ; -1.515 ; -1.515 ; Rise       ; clock           ;
;  entradaI1[5]  ; clock      ; -1.600 ; -1.600 ; Rise       ; clock           ;
;  entradaI1[6]  ; clock      ; -1.526 ; -1.526 ; Rise       ; clock           ;
;  entradaI1[7]  ; clock      ; -1.749 ; -1.749 ; Rise       ; clock           ;
;  entradaI1[8]  ; clock      ; -1.531 ; -1.531 ; Rise       ; clock           ;
;  entradaI1[9]  ; clock      ; -1.575 ; -1.575 ; Rise       ; clock           ;
;  entradaI1[10] ; clock      ; -1.576 ; -1.576 ; Rise       ; clock           ;
;  entradaI1[11] ; clock      ; -1.524 ; -1.524 ; Rise       ; clock           ;
;  entradaI1[12] ; clock      ; -1.633 ; -1.633 ; Rise       ; clock           ;
;  entradaI1[13] ; clock      ; -1.370 ; -1.370 ; Rise       ; clock           ;
;  entradaI1[14] ; clock      ; -1.625 ; -1.625 ; Rise       ; clock           ;
;  entradaI1[15] ; clock      ; -1.542 ; -1.542 ; Rise       ; clock           ;
; entradaI2[*]   ; clock      ; -1.353 ; -1.353 ; Rise       ; clock           ;
;  entradaI2[0]  ; clock      ; -1.545 ; -1.545 ; Rise       ; clock           ;
;  entradaI2[1]  ; clock      ; -1.500 ; -1.500 ; Rise       ; clock           ;
;  entradaI2[2]  ; clock      ; -1.566 ; -1.566 ; Rise       ; clock           ;
;  entradaI2[3]  ; clock      ; -1.505 ; -1.505 ; Rise       ; clock           ;
;  entradaI2[4]  ; clock      ; -1.634 ; -1.634 ; Rise       ; clock           ;
;  entradaI2[5]  ; clock      ; -1.610 ; -1.610 ; Rise       ; clock           ;
;  entradaI2[6]  ; clock      ; -1.532 ; -1.532 ; Rise       ; clock           ;
;  entradaI2[7]  ; clock      ; -1.534 ; -1.534 ; Rise       ; clock           ;
;  entradaI2[8]  ; clock      ; -1.527 ; -1.527 ; Rise       ; clock           ;
;  entradaI2[9]  ; clock      ; -1.557 ; -1.557 ; Rise       ; clock           ;
;  entradaI2[10] ; clock      ; -1.520 ; -1.520 ; Rise       ; clock           ;
;  entradaI2[11] ; clock      ; -1.487 ; -1.487 ; Rise       ; clock           ;
;  entradaI2[12] ; clock      ; -1.353 ; -1.353 ; Rise       ; clock           ;
;  entradaI2[13] ; clock      ; -1.496 ; -1.496 ; Rise       ; clock           ;
;  entradaI2[14] ; clock      ; -1.687 ; -1.687 ; Rise       ; clock           ;
;  entradaI2[15] ; clock      ; -1.475 ; -1.475 ; Rise       ; clock           ;
; entradaI3[*]   ; clock      ; -1.308 ; -1.308 ; Rise       ; clock           ;
;  entradaI3[0]  ; clock      ; -1.435 ; -1.435 ; Rise       ; clock           ;
;  entradaI3[1]  ; clock      ; -1.618 ; -1.618 ; Rise       ; clock           ;
;  entradaI3[2]  ; clock      ; -1.473 ; -1.473 ; Rise       ; clock           ;
;  entradaI3[3]  ; clock      ; -1.482 ; -1.482 ; Rise       ; clock           ;
;  entradaI3[4]  ; clock      ; -1.455 ; -1.455 ; Rise       ; clock           ;
;  entradaI3[5]  ; clock      ; -1.562 ; -1.562 ; Rise       ; clock           ;
;  entradaI3[6]  ; clock      ; -1.308 ; -1.308 ; Rise       ; clock           ;
;  entradaI3[7]  ; clock      ; -1.507 ; -1.507 ; Rise       ; clock           ;
;  entradaI3[8]  ; clock      ; -1.601 ; -1.601 ; Rise       ; clock           ;
;  entradaI3[9]  ; clock      ; -1.449 ; -1.449 ; Rise       ; clock           ;
;  entradaI3[10] ; clock      ; -1.463 ; -1.463 ; Rise       ; clock           ;
;  entradaI3[11] ; clock      ; -1.443 ; -1.443 ; Rise       ; clock           ;
;  entradaI3[12] ; clock      ; -1.597 ; -1.597 ; Rise       ; clock           ;
;  entradaI3[13] ; clock      ; -1.438 ; -1.438 ; Rise       ; clock           ;
;  entradaI3[14] ; clock      ; -1.459 ; -1.459 ; Rise       ; clock           ;
;  entradaI3[15] ; clock      ; -1.441 ; -1.441 ; Rise       ; clock           ;
; entradaIP[*]   ; clock      ; -1.810 ; -1.810 ; Rise       ; clock           ;
;  entradaIP[0]  ; clock      ; -2.005 ; -2.005 ; Rise       ; clock           ;
;  entradaIP[1]  ; clock      ; -2.140 ; -2.140 ; Rise       ; clock           ;
;  entradaIP[2]  ; clock      ; -2.047 ; -2.047 ; Rise       ; clock           ;
;  entradaIP[3]  ; clock      ; -1.810 ; -1.810 ; Rise       ; clock           ;
;  entradaIP[4]  ; clock      ; -2.185 ; -2.185 ; Rise       ; clock           ;
;  entradaIP[5]  ; clock      ; -2.047 ; -2.047 ; Rise       ; clock           ;
;  entradaIP[6]  ; clock      ; -2.019 ; -2.019 ; Rise       ; clock           ;
;  entradaIP[7]  ; clock      ; -2.018 ; -2.018 ; Rise       ; clock           ;
;  entradaIP[8]  ; clock      ; -2.035 ; -2.035 ; Rise       ; clock           ;
;  entradaIP[9]  ; clock      ; -2.115 ; -2.115 ; Rise       ; clock           ;
;  entradaIP[10] ; clock      ; -2.095 ; -2.095 ; Rise       ; clock           ;
;  entradaIP[11] ; clock      ; -1.894 ; -1.894 ; Rise       ; clock           ;
;  entradaIP[12] ; clock      ; -1.998 ; -1.998 ; Rise       ; clock           ;
;  entradaIP[13] ; clock      ; -2.026 ; -2.026 ; Rise       ; clock           ;
;  entradaIP[14] ; clock      ; -1.994 ; -1.994 ; Rise       ; clock           ;
;  entradaIP[15] ; clock      ; -2.034 ; -2.034 ; Rise       ; clock           ;
; entradaSI[*]   ; clock      ; -2.029 ; -2.029 ; Rise       ; clock           ;
;  entradaSI[0]  ; clock      ; -2.557 ; -2.557 ; Rise       ; clock           ;
;  entradaSI[1]  ; clock      ; -2.566 ; -2.566 ; Rise       ; clock           ;
;  entradaSI[2]  ; clock      ; -2.105 ; -2.105 ; Rise       ; clock           ;
;  entradaSI[3]  ; clock      ; -2.029 ; -2.029 ; Rise       ; clock           ;
;  entradaSI[4]  ; clock      ; -2.472 ; -2.472 ; Rise       ; clock           ;
;  entradaSI[5]  ; clock      ; -2.253 ; -2.253 ; Rise       ; clock           ;
;  entradaSI[6]  ; clock      ; -2.095 ; -2.095 ; Rise       ; clock           ;
;  entradaSI[7]  ; clock      ; -2.385 ; -2.385 ; Rise       ; clock           ;
;  entradaSI[8]  ; clock      ; -2.059 ; -2.059 ; Rise       ; clock           ;
;  entradaSI[9]  ; clock      ; -2.528 ; -2.528 ; Rise       ; clock           ;
;  entradaSI[10] ; clock      ; -2.244 ; -2.244 ; Rise       ; clock           ;
;  entradaSI[11] ; clock      ; -2.243 ; -2.243 ; Rise       ; clock           ;
;  entradaSI[12] ; clock      ; -2.111 ; -2.111 ; Rise       ; clock           ;
;  entradaSI[13] ; clock      ; -2.442 ; -2.442 ; Rise       ; clock           ;
;  entradaSI[14] ; clock      ; -2.223 ; -2.223 ; Rise       ; clock           ;
;  entradaSI[15] ; clock      ; -2.318 ; -2.318 ; Rise       ; clock           ;
; entradaSP[*]   ; clock      ; -1.904 ; -1.904 ; Rise       ; clock           ;
;  entradaSP[0]  ; clock      ; -2.515 ; -2.515 ; Rise       ; clock           ;
;  entradaSP[1]  ; clock      ; -2.285 ; -2.285 ; Rise       ; clock           ;
;  entradaSP[2]  ; clock      ; -2.551 ; -2.551 ; Rise       ; clock           ;
;  entradaSP[3]  ; clock      ; -2.246 ; -2.246 ; Rise       ; clock           ;
;  entradaSP[4]  ; clock      ; -2.214 ; -2.214 ; Rise       ; clock           ;
;  entradaSP[5]  ; clock      ; -2.245 ; -2.245 ; Rise       ; clock           ;
;  entradaSP[6]  ; clock      ; -2.268 ; -2.268 ; Rise       ; clock           ;
;  entradaSP[7]  ; clock      ; -1.904 ; -1.904 ; Rise       ; clock           ;
;  entradaSP[8]  ; clock      ; -2.249 ; -2.249 ; Rise       ; clock           ;
;  entradaSP[9]  ; clock      ; -2.104 ; -2.104 ; Rise       ; clock           ;
;  entradaSP[10] ; clock      ; -2.161 ; -2.161 ; Rise       ; clock           ;
;  entradaSP[11] ; clock      ; -1.990 ; -1.990 ; Rise       ; clock           ;
;  entradaSP[12] ; clock      ; -2.373 ; -2.373 ; Rise       ; clock           ;
;  entradaSP[13] ; clock      ; -2.344 ; -2.344 ; Rise       ; clock           ;
;  entradaSP[14] ; clock      ; -2.054 ; -2.054 ; Rise       ; clock           ;
;  entradaSP[15] ; clock      ; -2.261 ; -2.261 ; Rise       ; clock           ;
; entradaSS[*]   ; clock      ; -0.294 ; -0.294 ; Rise       ; clock           ;
;  entradaSS[0]  ; clock      ; -1.549 ; -1.549 ; Rise       ; clock           ;
;  entradaSS[1]  ; clock      ; -1.425 ; -1.425 ; Rise       ; clock           ;
;  entradaSS[2]  ; clock      ; -1.531 ; -1.531 ; Rise       ; clock           ;
;  entradaSS[3]  ; clock      ; -1.290 ; -1.290 ; Rise       ; clock           ;
;  entradaSS[4]  ; clock      ; -1.295 ; -1.295 ; Rise       ; clock           ;
;  entradaSS[5]  ; clock      ; -1.433 ; -1.433 ; Rise       ; clock           ;
;  entradaSS[6]  ; clock      ; -1.368 ; -1.368 ; Rise       ; clock           ;
;  entradaSS[7]  ; clock      ; -0.706 ; -0.706 ; Rise       ; clock           ;
;  entradaSS[8]  ; clock      ; -1.525 ; -1.525 ; Rise       ; clock           ;
;  entradaSS[9]  ; clock      ; -1.304 ; -1.304 ; Rise       ; clock           ;
;  entradaSS[10] ; clock      ; -1.637 ; -1.637 ; Rise       ; clock           ;
;  entradaSS[11] ; clock      ; -1.494 ; -1.494 ; Rise       ; clock           ;
;  entradaSS[12] ; clock      ; -0.309 ; -0.309 ; Rise       ; clock           ;
;  entradaSS[13] ; clock      ; -0.294 ; -0.294 ; Rise       ; clock           ;
;  entradaSS[14] ; clock      ; -1.369 ; -1.369 ; Rise       ; clock           ;
;  entradaSS[15] ; clock      ; -1.387 ; -1.387 ; Rise       ; clock           ;
; reset          ; clock      ; -0.408 ; -0.408 ; Rise       ; clock           ;
; wDEBUG         ; clock      ; 0.269  ; 0.269  ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; SFROut[*]       ; clock      ; 10.489 ; 10.489 ; Rise       ; clock           ;
;  SFROut[0]      ; clock      ; 9.044  ; 9.044  ; Rise       ; clock           ;
;  SFROut[1]      ; clock      ; 8.920  ; 8.920  ; Rise       ; clock           ;
;  SFROut[2]      ; clock      ; 8.528  ; 8.528  ; Rise       ; clock           ;
;  SFROut[3]      ; clock      ; 7.978  ; 7.978  ; Rise       ; clock           ;
;  SFROut[4]      ; clock      ; 7.946  ; 7.946  ; Rise       ; clock           ;
;  SFROut[5]      ; clock      ; 6.496  ; 6.496  ; Rise       ; clock           ;
;  SFROut[6]      ; clock      ; 8.212  ; 8.212  ; Rise       ; clock           ;
;  SFROut[7]      ; clock      ; 7.869  ; 7.869  ; Rise       ; clock           ;
;  SFROut[8]      ; clock      ; 6.263  ; 6.263  ; Rise       ; clock           ;
;  SFROut[9]      ; clock      ; 8.432  ; 8.432  ; Rise       ; clock           ;
;  SFROut[10]     ; clock      ; 6.224  ; 6.224  ; Rise       ; clock           ;
;  SFROut[11]     ; clock      ; 10.489 ; 10.489 ; Rise       ; clock           ;
;  SFROut[12]     ; clock      ; 6.550  ; 6.550  ; Rise       ; clock           ;
;  SFROut[13]     ; clock      ; 6.233  ; 6.233  ; Rise       ; clock           ;
;  SFROut[14]     ; clock      ; 6.504  ; 6.504  ; Rise       ; clock           ;
;  SFROut[15]     ; clock      ; 6.253  ; 6.253  ; Rise       ; clock           ;
; saidaAX[*]      ; clock      ; 10.456 ; 10.456 ; Rise       ; clock           ;
;  saidaAX[0]     ; clock      ; 9.141  ; 9.141  ; Rise       ; clock           ;
;  saidaAX[1]     ; clock      ; 8.248  ; 8.248  ; Rise       ; clock           ;
;  saidaAX[2]     ; clock      ; 9.769  ; 9.769  ; Rise       ; clock           ;
;  saidaAX[3]     ; clock      ; 10.456 ; 10.456 ; Rise       ; clock           ;
;  saidaAX[4]     ; clock      ; 8.623  ; 8.623  ; Rise       ; clock           ;
;  saidaAX[5]     ; clock      ; 7.784  ; 7.784  ; Rise       ; clock           ;
;  saidaAX[6]     ; clock      ; 8.778  ; 8.778  ; Rise       ; clock           ;
;  saidaAX[7]     ; clock      ; 8.943  ; 8.943  ; Rise       ; clock           ;
;  saidaAX[8]     ; clock      ; 9.528  ; 9.528  ; Rise       ; clock           ;
;  saidaAX[9]     ; clock      ; 9.439  ; 9.439  ; Rise       ; clock           ;
;  saidaAX[10]    ; clock      ; 8.414  ; 8.414  ; Rise       ; clock           ;
;  saidaAX[11]    ; clock      ; 8.407  ; 8.407  ; Rise       ; clock           ;
;  saidaAX[12]    ; clock      ; 9.164  ; 9.164  ; Rise       ; clock           ;
;  saidaAX[13]    ; clock      ; 9.045  ; 9.045  ; Rise       ; clock           ;
;  saidaAX[14]    ; clock      ; 8.809  ; 8.809  ; Rise       ; clock           ;
;  saidaAX[15]    ; clock      ; 8.520  ; 8.520  ; Rise       ; clock           ;
; saidaBP[*]      ; clock      ; 10.017 ; 10.017 ; Rise       ; clock           ;
;  saidaBP[0]     ; clock      ; 8.542  ; 8.542  ; Rise       ; clock           ;
;  saidaBP[1]     ; clock      ; 9.708  ; 9.708  ; Rise       ; clock           ;
;  saidaBP[2]     ; clock      ; 8.287  ; 8.287  ; Rise       ; clock           ;
;  saidaBP[3]     ; clock      ; 8.269  ; 8.269  ; Rise       ; clock           ;
;  saidaBP[4]     ; clock      ; 8.402  ; 8.402  ; Rise       ; clock           ;
;  saidaBP[5]     ; clock      ; 8.260  ; 8.260  ; Rise       ; clock           ;
;  saidaBP[6]     ; clock      ; 8.125  ; 8.125  ; Rise       ; clock           ;
;  saidaBP[7]     ; clock      ; 7.588  ; 7.588  ; Rise       ; clock           ;
;  saidaBP[8]     ; clock      ; 9.025  ; 9.025  ; Rise       ; clock           ;
;  saidaBP[9]     ; clock      ; 7.967  ; 7.967  ; Rise       ; clock           ;
;  saidaBP[10]    ; clock      ; 10.017 ; 10.017 ; Rise       ; clock           ;
;  saidaBP[11]    ; clock      ; 8.290  ; 8.290  ; Rise       ; clock           ;
;  saidaBP[12]    ; clock      ; 8.328  ; 8.328  ; Rise       ; clock           ;
;  saidaBP[13]    ; clock      ; 8.328  ; 8.328  ; Rise       ; clock           ;
;  saidaBP[14]    ; clock      ; 9.314  ; 9.314  ; Rise       ; clock           ;
;  saidaBP[15]    ; clock      ; 9.030  ; 9.030  ; Rise       ; clock           ;
; saidaBX[*]      ; clock      ; 11.187 ; 11.187 ; Rise       ; clock           ;
;  saidaBX[0]     ; clock      ; 8.825  ; 8.825  ; Rise       ; clock           ;
;  saidaBX[1]     ; clock      ; 8.973  ; 8.973  ; Rise       ; clock           ;
;  saidaBX[2]     ; clock      ; 8.930  ; 8.930  ; Rise       ; clock           ;
;  saidaBX[3]     ; clock      ; 9.739  ; 9.739  ; Rise       ; clock           ;
;  saidaBX[4]     ; clock      ; 9.382  ; 9.382  ; Rise       ; clock           ;
;  saidaBX[5]     ; clock      ; 9.089  ; 9.089  ; Rise       ; clock           ;
;  saidaBX[6]     ; clock      ; 7.946  ; 7.946  ; Rise       ; clock           ;
;  saidaBX[7]     ; clock      ; 8.953  ; 8.953  ; Rise       ; clock           ;
;  saidaBX[8]     ; clock      ; 9.355  ; 9.355  ; Rise       ; clock           ;
;  saidaBX[9]     ; clock      ; 8.357  ; 8.357  ; Rise       ; clock           ;
;  saidaBX[10]    ; clock      ; 8.069  ; 8.069  ; Rise       ; clock           ;
;  saidaBX[11]    ; clock      ; 9.011  ; 9.011  ; Rise       ; clock           ;
;  saidaBX[12]    ; clock      ; 8.420  ; 8.420  ; Rise       ; clock           ;
;  saidaBX[13]    ; clock      ; 9.665  ; 9.665  ; Rise       ; clock           ;
;  saidaBX[14]    ; clock      ; 8.527  ; 8.527  ; Rise       ; clock           ;
;  saidaBX[15]    ; clock      ; 11.187 ; 11.187 ; Rise       ; clock           ;
; saidaCS[*]      ; clock      ; 8.879  ; 8.879  ; Rise       ; clock           ;
;  saidaCS[0]     ; clock      ; 7.414  ; 7.414  ; Rise       ; clock           ;
;  saidaCS[1]     ; clock      ; 8.006  ; 8.006  ; Rise       ; clock           ;
;  saidaCS[2]     ; clock      ; 8.374  ; 8.374  ; Rise       ; clock           ;
;  saidaCS[3]     ; clock      ; 7.783  ; 7.783  ; Rise       ; clock           ;
;  saidaCS[4]     ; clock      ; 8.867  ; 8.867  ; Rise       ; clock           ;
;  saidaCS[5]     ; clock      ; 7.613  ; 7.613  ; Rise       ; clock           ;
;  saidaCS[6]     ; clock      ; 7.605  ; 7.605  ; Rise       ; clock           ;
;  saidaCS[7]     ; clock      ; 8.077  ; 8.077  ; Rise       ; clock           ;
;  saidaCS[8]     ; clock      ; 8.201  ; 8.201  ; Rise       ; clock           ;
;  saidaCS[9]     ; clock      ; 8.086  ; 8.086  ; Rise       ; clock           ;
;  saidaCS[10]    ; clock      ; 8.124  ; 8.124  ; Rise       ; clock           ;
;  saidaCS[11]    ; clock      ; 8.879  ; 8.879  ; Rise       ; clock           ;
;  saidaCS[12]    ; clock      ; 6.434  ; 6.434  ; Rise       ; clock           ;
;  saidaCS[13]    ; clock      ; 6.544  ; 6.544  ; Rise       ; clock           ;
;  saidaCS[14]    ; clock      ; 6.414  ; 6.414  ; Rise       ; clock           ;
;  saidaCS[15]    ; clock      ; 6.564  ; 6.564  ; Rise       ; clock           ;
; saidaCX[*]      ; clock      ; 11.180 ; 11.180 ; Rise       ; clock           ;
;  saidaCX[0]     ; clock      ; 8.560  ; 8.560  ; Rise       ; clock           ;
;  saidaCX[1]     ; clock      ; 9.023  ; 9.023  ; Rise       ; clock           ;
;  saidaCX[2]     ; clock      ; 11.180 ; 11.180 ; Rise       ; clock           ;
;  saidaCX[3]     ; clock      ; 8.686  ; 8.686  ; Rise       ; clock           ;
;  saidaCX[4]     ; clock      ; 8.512  ; 8.512  ; Rise       ; clock           ;
;  saidaCX[5]     ; clock      ; 9.722  ; 9.722  ; Rise       ; clock           ;
;  saidaCX[6]     ; clock      ; 8.411  ; 8.411  ; Rise       ; clock           ;
;  saidaCX[7]     ; clock      ; 7.884  ; 7.884  ; Rise       ; clock           ;
;  saidaCX[8]     ; clock      ; 9.368  ; 9.368  ; Rise       ; clock           ;
;  saidaCX[9]     ; clock      ; 9.231  ; 9.231  ; Rise       ; clock           ;
;  saidaCX[10]    ; clock      ; 9.072  ; 9.072  ; Rise       ; clock           ;
;  saidaCX[11]    ; clock      ; 8.065  ; 8.065  ; Rise       ; clock           ;
;  saidaCX[12]    ; clock      ; 8.259  ; 8.259  ; Rise       ; clock           ;
;  saidaCX[13]    ; clock      ; 9.223  ; 9.223  ; Rise       ; clock           ;
;  saidaCX[14]    ; clock      ; 9.036  ; 9.036  ; Rise       ; clock           ;
;  saidaCX[15]    ; clock      ; 8.518  ; 8.518  ; Rise       ; clock           ;
; saidaDI[*]      ; clock      ; 9.364  ; 9.364  ; Rise       ; clock           ;
;  saidaDI[0]     ; clock      ; 8.397  ; 8.397  ; Rise       ; clock           ;
;  saidaDI[1]     ; clock      ; 8.064  ; 8.064  ; Rise       ; clock           ;
;  saidaDI[2]     ; clock      ; 9.084  ; 9.084  ; Rise       ; clock           ;
;  saidaDI[3]     ; clock      ; 9.180  ; 9.180  ; Rise       ; clock           ;
;  saidaDI[4]     ; clock      ; 8.515  ; 8.515  ; Rise       ; clock           ;
;  saidaDI[5]     ; clock      ; 8.794  ; 8.794  ; Rise       ; clock           ;
;  saidaDI[6]     ; clock      ; 8.909  ; 8.909  ; Rise       ; clock           ;
;  saidaDI[7]     ; clock      ; 9.116  ; 9.116  ; Rise       ; clock           ;
;  saidaDI[8]     ; clock      ; 9.080  ; 9.080  ; Rise       ; clock           ;
;  saidaDI[9]     ; clock      ; 9.364  ; 9.364  ; Rise       ; clock           ;
;  saidaDI[10]    ; clock      ; 8.853  ; 8.853  ; Rise       ; clock           ;
;  saidaDI[11]    ; clock      ; 8.517  ; 8.517  ; Rise       ; clock           ;
;  saidaDI[12]    ; clock      ; 8.080  ; 8.080  ; Rise       ; clock           ;
;  saidaDI[13]    ; clock      ; 8.080  ; 8.080  ; Rise       ; clock           ;
;  saidaDI[14]    ; clock      ; 7.977  ; 7.977  ; Rise       ; clock           ;
;  saidaDI[15]    ; clock      ; 9.014  ; 9.014  ; Rise       ; clock           ;
; saidaDS[*]      ; clock      ; 6.932  ; 6.932  ; Rise       ; clock           ;
;  saidaDS[0]     ; clock      ; 6.587  ; 6.587  ; Rise       ; clock           ;
;  saidaDS[1]     ; clock      ; 6.526  ; 6.526  ; Rise       ; clock           ;
;  saidaDS[2]     ; clock      ; 6.571  ; 6.571  ; Rise       ; clock           ;
;  saidaDS[3]     ; clock      ; 6.240  ; 6.240  ; Rise       ; clock           ;
;  saidaDS[4]     ; clock      ; 6.540  ; 6.540  ; Rise       ; clock           ;
;  saidaDS[5]     ; clock      ; 6.519  ; 6.519  ; Rise       ; clock           ;
;  saidaDS[6]     ; clock      ; 6.560  ; 6.560  ; Rise       ; clock           ;
;  saidaDS[7]     ; clock      ; 6.230  ; 6.230  ; Rise       ; clock           ;
;  saidaDS[8]     ; clock      ; 6.552  ; 6.552  ; Rise       ; clock           ;
;  saidaDS[9]     ; clock      ; 6.565  ; 6.565  ; Rise       ; clock           ;
;  saidaDS[10]    ; clock      ; 6.571  ; 6.571  ; Rise       ; clock           ;
;  saidaDS[11]    ; clock      ; 6.644  ; 6.644  ; Rise       ; clock           ;
;  saidaDS[12]    ; clock      ; 6.575  ; 6.575  ; Rise       ; clock           ;
;  saidaDS[13]    ; clock      ; 6.932  ; 6.932  ; Rise       ; clock           ;
;  saidaDS[14]    ; clock      ; 6.925  ; 6.925  ; Rise       ; clock           ;
;  saidaDS[15]    ; clock      ; 6.677  ; 6.677  ; Rise       ; clock           ;
; saidaDX[*]      ; clock      ; 10.462 ; 10.462 ; Rise       ; clock           ;
;  saidaDX[0]     ; clock      ; 8.461  ; 8.461  ; Rise       ; clock           ;
;  saidaDX[1]     ; clock      ; 8.388  ; 8.388  ; Rise       ; clock           ;
;  saidaDX[2]     ; clock      ; 8.491  ; 8.491  ; Rise       ; clock           ;
;  saidaDX[3]     ; clock      ; 10.462 ; 10.462 ; Rise       ; clock           ;
;  saidaDX[4]     ; clock      ; 9.431  ; 9.431  ; Rise       ; clock           ;
;  saidaDX[5]     ; clock      ; 7.986  ; 7.986  ; Rise       ; clock           ;
;  saidaDX[6]     ; clock      ; 8.507  ; 8.507  ; Rise       ; clock           ;
;  saidaDX[7]     ; clock      ; 8.816  ; 8.816  ; Rise       ; clock           ;
;  saidaDX[8]     ; clock      ; 9.879  ; 9.879  ; Rise       ; clock           ;
;  saidaDX[9]     ; clock      ; 9.035  ; 9.035  ; Rise       ; clock           ;
;  saidaDX[10]    ; clock      ; 9.642  ; 9.642  ; Rise       ; clock           ;
;  saidaDX[11]    ; clock      ; 9.196  ; 9.196  ; Rise       ; clock           ;
;  saidaDX[12]    ; clock      ; 9.382  ; 9.382  ; Rise       ; clock           ;
;  saidaDX[13]    ; clock      ; 9.692  ; 9.692  ; Rise       ; clock           ;
;  saidaDX[14]    ; clock      ; 8.795  ; 8.795  ; Rise       ; clock           ;
;  saidaDX[15]    ; clock      ; 8.772  ; 8.772  ; Rise       ; clock           ;
; saidaES[*]      ; clock      ; 6.825  ; 6.825  ; Rise       ; clock           ;
;  saidaES[0]     ; clock      ; 6.515  ; 6.515  ; Rise       ; clock           ;
;  saidaES[1]     ; clock      ; 6.527  ; 6.527  ; Rise       ; clock           ;
;  saidaES[2]     ; clock      ; 6.221  ; 6.221  ; Rise       ; clock           ;
;  saidaES[3]     ; clock      ; 6.510  ; 6.510  ; Rise       ; clock           ;
;  saidaES[4]     ; clock      ; 6.525  ; 6.525  ; Rise       ; clock           ;
;  saidaES[5]     ; clock      ; 6.212  ; 6.212  ; Rise       ; clock           ;
;  saidaES[6]     ; clock      ; 6.195  ; 6.195  ; Rise       ; clock           ;
;  saidaES[7]     ; clock      ; 6.522  ; 6.522  ; Rise       ; clock           ;
;  saidaES[8]     ; clock      ; 6.532  ; 6.532  ; Rise       ; clock           ;
;  saidaES[9]     ; clock      ; 6.561  ; 6.561  ; Rise       ; clock           ;
;  saidaES[10]    ; clock      ; 6.262  ; 6.262  ; Rise       ; clock           ;
;  saidaES[11]    ; clock      ; 6.291  ; 6.291  ; Rise       ; clock           ;
;  saidaES[12]    ; clock      ; 6.538  ; 6.538  ; Rise       ; clock           ;
;  saidaES[13]    ; clock      ; 6.625  ; 6.625  ; Rise       ; clock           ;
;  saidaES[14]    ; clock      ; 6.825  ; 6.825  ; Rise       ; clock           ;
;  saidaES[15]    ; clock      ; 6.552  ; 6.552  ; Rise       ; clock           ;
; saidaI1[*]      ; clock      ; 6.740  ; 6.740  ; Rise       ; clock           ;
;  saidaI1[0]     ; clock      ; 6.584  ; 6.584  ; Rise       ; clock           ;
;  saidaI1[1]     ; clock      ; 6.442  ; 6.442  ; Rise       ; clock           ;
;  saidaI1[2]     ; clock      ; 6.598  ; 6.598  ; Rise       ; clock           ;
;  saidaI1[3]     ; clock      ; 6.482  ; 6.482  ; Rise       ; clock           ;
;  saidaI1[4]     ; clock      ; 6.586  ; 6.586  ; Rise       ; clock           ;
;  saidaI1[5]     ; clock      ; 6.587  ; 6.587  ; Rise       ; clock           ;
;  saidaI1[6]     ; clock      ; 6.740  ; 6.740  ; Rise       ; clock           ;
;  saidaI1[7]     ; clock      ; 6.697  ; 6.697  ; Rise       ; clock           ;
;  saidaI1[8]     ; clock      ; 6.452  ; 6.452  ; Rise       ; clock           ;
;  saidaI1[9]     ; clock      ; 6.554  ; 6.554  ; Rise       ; clock           ;
;  saidaI1[10]    ; clock      ; 6.498  ; 6.498  ; Rise       ; clock           ;
;  saidaI1[11]    ; clock      ; 6.514  ; 6.514  ; Rise       ; clock           ;
;  saidaI1[12]    ; clock      ; 6.497  ; 6.497  ; Rise       ; clock           ;
;  saidaI1[13]    ; clock      ; 6.617  ; 6.617  ; Rise       ; clock           ;
;  saidaI1[14]    ; clock      ; 6.682  ; 6.682  ; Rise       ; clock           ;
;  saidaI1[15]    ; clock      ; 6.208  ; 6.208  ; Rise       ; clock           ;
; saidaI2[*]      ; clock      ; 6.845  ; 6.845  ; Rise       ; clock           ;
;  saidaI2[0]     ; clock      ; 6.528  ; 6.528  ; Rise       ; clock           ;
;  saidaI2[1]     ; clock      ; 6.173  ; 6.173  ; Rise       ; clock           ;
;  saidaI2[2]     ; clock      ; 6.564  ; 6.564  ; Rise       ; clock           ;
;  saidaI2[3]     ; clock      ; 6.467  ; 6.467  ; Rise       ; clock           ;
;  saidaI2[4]     ; clock      ; 6.525  ; 6.525  ; Rise       ; clock           ;
;  saidaI2[5]     ; clock      ; 6.220  ; 6.220  ; Rise       ; clock           ;
;  saidaI2[6]     ; clock      ; 6.518  ; 6.518  ; Rise       ; clock           ;
;  saidaI2[7]     ; clock      ; 6.537  ; 6.537  ; Rise       ; clock           ;
;  saidaI2[8]     ; clock      ; 6.465  ; 6.465  ; Rise       ; clock           ;
;  saidaI2[9]     ; clock      ; 6.647  ; 6.647  ; Rise       ; clock           ;
;  saidaI2[10]    ; clock      ; 6.241  ; 6.241  ; Rise       ; clock           ;
;  saidaI2[11]    ; clock      ; 6.577  ; 6.577  ; Rise       ; clock           ;
;  saidaI2[12]    ; clock      ; 6.845  ; 6.845  ; Rise       ; clock           ;
;  saidaI2[13]    ; clock      ; 6.537  ; 6.537  ; Rise       ; clock           ;
;  saidaI2[14]    ; clock      ; 6.608  ; 6.608  ; Rise       ; clock           ;
;  saidaI2[15]    ; clock      ; 6.578  ; 6.578  ; Rise       ; clock           ;
; saidaI3[*]      ; clock      ; 6.671  ; 6.671  ; Rise       ; clock           ;
;  saidaI3[0]     ; clock      ; 6.581  ; 6.581  ; Rise       ; clock           ;
;  saidaI3[1]     ; clock      ; 6.291  ; 6.291  ; Rise       ; clock           ;
;  saidaI3[2]     ; clock      ; 6.608  ; 6.608  ; Rise       ; clock           ;
;  saidaI3[3]     ; clock      ; 6.627  ; 6.627  ; Rise       ; clock           ;
;  saidaI3[4]     ; clock      ; 6.667  ; 6.667  ; Rise       ; clock           ;
;  saidaI3[5]     ; clock      ; 6.451  ; 6.451  ; Rise       ; clock           ;
;  saidaI3[6]     ; clock      ; 6.504  ; 6.504  ; Rise       ; clock           ;
;  saidaI3[7]     ; clock      ; 6.620  ; 6.620  ; Rise       ; clock           ;
;  saidaI3[8]     ; clock      ; 6.567  ; 6.567  ; Rise       ; clock           ;
;  saidaI3[9]     ; clock      ; 6.532  ; 6.532  ; Rise       ; clock           ;
;  saidaI3[10]    ; clock      ; 6.552  ; 6.552  ; Rise       ; clock           ;
;  saidaI3[11]    ; clock      ; 6.588  ; 6.588  ; Rise       ; clock           ;
;  saidaI3[12]    ; clock      ; 6.671  ; 6.671  ; Rise       ; clock           ;
;  saidaI3[13]    ; clock      ; 6.560  ; 6.560  ; Rise       ; clock           ;
;  saidaI3[14]    ; clock      ; 6.561  ; 6.561  ; Rise       ; clock           ;
;  saidaI3[15]    ; clock      ; 6.535  ; 6.535  ; Rise       ; clock           ;
; saidaIP[*]      ; clock      ; 10.379 ; 10.379 ; Rise       ; clock           ;
;  saidaIP[0]     ; clock      ; 9.254  ; 9.254  ; Rise       ; clock           ;
;  saidaIP[1]     ; clock      ; 10.017 ; 10.017 ; Rise       ; clock           ;
;  saidaIP[2]     ; clock      ; 8.584  ; 8.584  ; Rise       ; clock           ;
;  saidaIP[3]     ; clock      ; 9.900  ; 9.900  ; Rise       ; clock           ;
;  saidaIP[4]     ; clock      ; 9.878  ; 9.878  ; Rise       ; clock           ;
;  saidaIP[5]     ; clock      ; 9.865  ; 9.865  ; Rise       ; clock           ;
;  saidaIP[6]     ; clock      ; 10.379 ; 10.379 ; Rise       ; clock           ;
;  saidaIP[7]     ; clock      ; 9.768  ; 9.768  ; Rise       ; clock           ;
;  saidaIP[8]     ; clock      ; 7.194  ; 7.194  ; Rise       ; clock           ;
;  saidaIP[9]     ; clock      ; 7.183  ; 7.183  ; Rise       ; clock           ;
;  saidaIP[10]    ; clock      ; 8.203  ; 8.203  ; Rise       ; clock           ;
;  saidaIP[11]    ; clock      ; 8.172  ; 8.172  ; Rise       ; clock           ;
;  saidaIP[12]    ; clock      ; 7.698  ; 7.698  ; Rise       ; clock           ;
;  saidaIP[13]    ; clock      ; 7.466  ; 7.466  ; Rise       ; clock           ;
;  saidaIP[14]    ; clock      ; 7.923  ; 7.923  ; Rise       ; clock           ;
;  saidaIP[15]    ; clock      ; 7.941  ; 7.941  ; Rise       ; clock           ;
; saidaIQ[*]      ; clock      ; 9.040  ; 9.040  ; Rise       ; clock           ;
;  saidaIQ[0]     ; clock      ; 7.636  ; 7.636  ; Rise       ; clock           ;
;  saidaIQ[1]     ; clock      ; 8.452  ; 8.452  ; Rise       ; clock           ;
;  saidaIQ[2]     ; clock      ; 7.637  ; 7.637  ; Rise       ; clock           ;
;  saidaIQ[3]     ; clock      ; 8.473  ; 8.473  ; Rise       ; clock           ;
;  saidaIQ[4]     ; clock      ; 7.823  ; 7.823  ; Rise       ; clock           ;
;  saidaIQ[5]     ; clock      ; 9.040  ; 9.040  ; Rise       ; clock           ;
;  saidaIQ[6]     ; clock      ; 8.546  ; 8.546  ; Rise       ; clock           ;
;  saidaIQ[7]     ; clock      ; 7.587  ; 7.587  ; Rise       ; clock           ;
; saidaMem[*]     ; clock      ; 12.105 ; 12.105 ; Rise       ; clock           ;
;  saidaMem[0]    ; clock      ; 11.569 ; 11.569 ; Rise       ; clock           ;
;  saidaMem[1]    ; clock      ; 11.870 ; 11.870 ; Rise       ; clock           ;
;  saidaMem[2]    ; clock      ; 11.890 ; 11.890 ; Rise       ; clock           ;
;  saidaMem[3]    ; clock      ; 12.105 ; 12.105 ; Rise       ; clock           ;
;  saidaMem[4]    ; clock      ; 11.368 ; 11.368 ; Rise       ; clock           ;
;  saidaMem[5]    ; clock      ; 11.220 ; 11.220 ; Rise       ; clock           ;
;  saidaMem[6]    ; clock      ; 11.894 ; 11.894 ; Rise       ; clock           ;
;  saidaMem[7]    ; clock      ; 11.950 ; 11.950 ; Rise       ; clock           ;
; saidaQueueFull  ; clock      ; 8.839  ; 8.839  ; Rise       ; clock           ;
; saidaQueueR     ; clock      ; 8.442  ; 8.442  ; Rise       ; clock           ;
; saidaQueueVazia ; clock      ; 7.790  ; 7.790  ; Rise       ; clock           ;
; saidaQueueW     ; clock      ; 8.849  ; 8.849  ; Rise       ; clock           ;
; saidaSI[*]      ; clock      ; 10.176 ; 10.176 ; Rise       ; clock           ;
;  saidaSI[0]     ; clock      ; 8.125  ; 8.125  ; Rise       ; clock           ;
;  saidaSI[1]     ; clock      ; 9.300  ; 9.300  ; Rise       ; clock           ;
;  saidaSI[2]     ; clock      ; 8.530  ; 8.530  ; Rise       ; clock           ;
;  saidaSI[3]     ; clock      ; 8.464  ; 8.464  ; Rise       ; clock           ;
;  saidaSI[4]     ; clock      ; 7.238  ; 7.238  ; Rise       ; clock           ;
;  saidaSI[5]     ; clock      ; 7.956  ; 7.956  ; Rise       ; clock           ;
;  saidaSI[6]     ; clock      ; 8.038  ; 8.038  ; Rise       ; clock           ;
;  saidaSI[7]     ; clock      ; 9.594  ; 9.594  ; Rise       ; clock           ;
;  saidaSI[8]     ; clock      ; 8.605  ; 8.605  ; Rise       ; clock           ;
;  saidaSI[9]     ; clock      ; 8.683  ; 8.683  ; Rise       ; clock           ;
;  saidaSI[10]    ; clock      ; 8.434  ; 8.434  ; Rise       ; clock           ;
;  saidaSI[11]    ; clock      ; 7.886  ; 7.886  ; Rise       ; clock           ;
;  saidaSI[12]    ; clock      ; 8.626  ; 8.626  ; Rise       ; clock           ;
;  saidaSI[13]    ; clock      ; 10.176 ; 10.176 ; Rise       ; clock           ;
;  saidaSI[14]    ; clock      ; 8.744  ; 8.744  ; Rise       ; clock           ;
;  saidaSI[15]    ; clock      ; 8.533  ; 8.533  ; Rise       ; clock           ;
; saidaSP[*]      ; clock      ; 10.472 ; 10.472 ; Rise       ; clock           ;
;  saidaSP[0]     ; clock      ; 10.005 ; 10.005 ; Rise       ; clock           ;
;  saidaSP[1]     ; clock      ; 8.504  ; 8.504  ; Rise       ; clock           ;
;  saidaSP[2]     ; clock      ; 9.930  ; 9.930  ; Rise       ; clock           ;
;  saidaSP[3]     ; clock      ; 8.988  ; 8.988  ; Rise       ; clock           ;
;  saidaSP[4]     ; clock      ; 9.605  ; 9.605  ; Rise       ; clock           ;
;  saidaSP[5]     ; clock      ; 8.043  ; 8.043  ; Rise       ; clock           ;
;  saidaSP[6]     ; clock      ; 8.431  ; 8.431  ; Rise       ; clock           ;
;  saidaSP[7]     ; clock      ; 8.934  ; 8.934  ; Rise       ; clock           ;
;  saidaSP[8]     ; clock      ; 7.707  ; 7.707  ; Rise       ; clock           ;
;  saidaSP[9]     ; clock      ; 10.034 ; 10.034 ; Rise       ; clock           ;
;  saidaSP[10]    ; clock      ; 9.947  ; 9.947  ; Rise       ; clock           ;
;  saidaSP[11]    ; clock      ; 8.243  ; 8.243  ; Rise       ; clock           ;
;  saidaSP[12]    ; clock      ; 8.561  ; 8.561  ; Rise       ; clock           ;
;  saidaSP[13]    ; clock      ; 9.292  ; 9.292  ; Rise       ; clock           ;
;  saidaSP[14]    ; clock      ; 7.846  ; 7.846  ; Rise       ; clock           ;
;  saidaSP[15]    ; clock      ; 10.472 ; 10.472 ; Rise       ; clock           ;
; saidaSS[*]      ; clock      ; 6.907  ; 6.907  ; Rise       ; clock           ;
;  saidaSS[0]     ; clock      ; 6.578  ; 6.578  ; Rise       ; clock           ;
;  saidaSS[1]     ; clock      ; 6.598  ; 6.598  ; Rise       ; clock           ;
;  saidaSS[2]     ; clock      ; 6.875  ; 6.875  ; Rise       ; clock           ;
;  saidaSS[3]     ; clock      ; 6.907  ; 6.907  ; Rise       ; clock           ;
;  saidaSS[4]     ; clock      ; 6.643  ; 6.643  ; Rise       ; clock           ;
;  saidaSS[5]     ; clock      ; 6.636  ; 6.636  ; Rise       ; clock           ;
;  saidaSS[6]     ; clock      ; 6.523  ; 6.523  ; Rise       ; clock           ;
;  saidaSS[7]     ; clock      ; 6.639  ; 6.639  ; Rise       ; clock           ;
;  saidaSS[8]     ; clock      ; 6.717  ; 6.717  ; Rise       ; clock           ;
;  saidaSS[9]     ; clock      ; 6.601  ; 6.601  ; Rise       ; clock           ;
;  saidaSS[10]    ; clock      ; 6.551  ; 6.551  ; Rise       ; clock           ;
;  saidaSS[11]    ; clock      ; 6.540  ; 6.540  ; Rise       ; clock           ;
;  saidaSS[12]    ; clock      ; 6.551  ; 6.551  ; Rise       ; clock           ;
;  saidaSS[13]    ; clock      ; 6.505  ; 6.505  ; Rise       ; clock           ;
;  saidaSS[14]    ; clock      ; 6.502  ; 6.502  ; Rise       ; clock           ;
;  saidaSS[15]    ; clock      ; 6.193  ; 6.193  ; Rise       ; clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; SFROut[*]       ; clock      ; 3.542 ; 3.542 ; Rise       ; clock           ;
;  SFROut[0]      ; clock      ; 4.999 ; 4.999 ; Rise       ; clock           ;
;  SFROut[1]      ; clock      ; 4.859 ; 4.859 ; Rise       ; clock           ;
;  SFROut[2]      ; clock      ; 4.734 ; 4.734 ; Rise       ; clock           ;
;  SFROut[3]      ; clock      ; 4.465 ; 4.465 ; Rise       ; clock           ;
;  SFROut[4]      ; clock      ; 4.434 ; 4.434 ; Rise       ; clock           ;
;  SFROut[5]      ; clock      ; 3.657 ; 3.657 ; Rise       ; clock           ;
;  SFROut[6]      ; clock      ; 4.564 ; 4.564 ; Rise       ; clock           ;
;  SFROut[7]      ; clock      ; 4.452 ; 4.452 ; Rise       ; clock           ;
;  SFROut[8]      ; clock      ; 3.582 ; 3.582 ; Rise       ; clock           ;
;  SFROut[9]      ; clock      ; 4.707 ; 4.707 ; Rise       ; clock           ;
;  SFROut[10]     ; clock      ; 3.542 ; 3.542 ; Rise       ; clock           ;
;  SFROut[11]     ; clock      ; 5.679 ; 5.679 ; Rise       ; clock           ;
;  SFROut[12]     ; clock      ; 3.709 ; 3.709 ; Rise       ; clock           ;
;  SFROut[13]     ; clock      ; 3.551 ; 3.551 ; Rise       ; clock           ;
;  SFROut[14]     ; clock      ; 3.661 ; 3.661 ; Rise       ; clock           ;
;  SFROut[15]     ; clock      ; 3.571 ; 3.571 ; Rise       ; clock           ;
; saidaAX[*]      ; clock      ; 4.389 ; 4.389 ; Rise       ; clock           ;
;  saidaAX[0]     ; clock      ; 4.902 ; 4.902 ; Rise       ; clock           ;
;  saidaAX[1]     ; clock      ; 4.613 ; 4.613 ; Rise       ; clock           ;
;  saidaAX[2]     ; clock      ; 5.252 ; 5.252 ; Rise       ; clock           ;
;  saidaAX[3]     ; clock      ; 5.788 ; 5.788 ; Rise       ; clock           ;
;  saidaAX[4]     ; clock      ; 4.760 ; 4.760 ; Rise       ; clock           ;
;  saidaAX[5]     ; clock      ; 4.389 ; 4.389 ; Rise       ; clock           ;
;  saidaAX[6]     ; clock      ; 4.805 ; 4.805 ; Rise       ; clock           ;
;  saidaAX[7]     ; clock      ; 4.957 ; 4.957 ; Rise       ; clock           ;
;  saidaAX[8]     ; clock      ; 5.212 ; 5.212 ; Rise       ; clock           ;
;  saidaAX[9]     ; clock      ; 5.042 ; 5.042 ; Rise       ; clock           ;
;  saidaAX[10]    ; clock      ; 4.636 ; 4.636 ; Rise       ; clock           ;
;  saidaAX[11]    ; clock      ; 4.638 ; 4.638 ; Rise       ; clock           ;
;  saidaAX[12]    ; clock      ; 4.945 ; 4.945 ; Rise       ; clock           ;
;  saidaAX[13]    ; clock      ; 4.845 ; 4.845 ; Rise       ; clock           ;
;  saidaAX[14]    ; clock      ; 4.872 ; 4.872 ; Rise       ; clock           ;
;  saidaAX[15]    ; clock      ; 4.671 ; 4.671 ; Rise       ; clock           ;
; saidaBP[*]      ; clock      ; 4.259 ; 4.259 ; Rise       ; clock           ;
;  saidaBP[0]     ; clock      ; 4.803 ; 4.803 ; Rise       ; clock           ;
;  saidaBP[1]     ; clock      ; 5.239 ; 5.239 ; Rise       ; clock           ;
;  saidaBP[2]     ; clock      ; 4.583 ; 4.583 ; Rise       ; clock           ;
;  saidaBP[3]     ; clock      ; 4.664 ; 4.664 ; Rise       ; clock           ;
;  saidaBP[4]     ; clock      ; 4.673 ; 4.673 ; Rise       ; clock           ;
;  saidaBP[5]     ; clock      ; 4.638 ; 4.638 ; Rise       ; clock           ;
;  saidaBP[6]     ; clock      ; 4.589 ; 4.589 ; Rise       ; clock           ;
;  saidaBP[7]     ; clock      ; 4.259 ; 4.259 ; Rise       ; clock           ;
;  saidaBP[8]     ; clock      ; 4.921 ; 4.921 ; Rise       ; clock           ;
;  saidaBP[9]     ; clock      ; 4.446 ; 4.446 ; Rise       ; clock           ;
;  saidaBP[10]    ; clock      ; 5.464 ; 5.464 ; Rise       ; clock           ;
;  saidaBP[11]    ; clock      ; 4.628 ; 4.628 ; Rise       ; clock           ;
;  saidaBP[12]    ; clock      ; 4.602 ; 4.602 ; Rise       ; clock           ;
;  saidaBP[13]    ; clock      ; 4.560 ; 4.560 ; Rise       ; clock           ;
;  saidaBP[14]    ; clock      ; 5.082 ; 5.082 ; Rise       ; clock           ;
;  saidaBP[15]    ; clock      ; 4.832 ; 4.832 ; Rise       ; clock           ;
; saidaBX[*]      ; clock      ; 4.518 ; 4.518 ; Rise       ; clock           ;
;  saidaBX[0]     ; clock      ; 4.834 ; 4.834 ; Rise       ; clock           ;
;  saidaBX[1]     ; clock      ; 4.875 ; 4.875 ; Rise       ; clock           ;
;  saidaBX[2]     ; clock      ; 4.939 ; 4.939 ; Rise       ; clock           ;
;  saidaBX[3]     ; clock      ; 5.237 ; 5.237 ; Rise       ; clock           ;
;  saidaBX[4]     ; clock      ; 5.089 ; 5.089 ; Rise       ; clock           ;
;  saidaBX[5]     ; clock      ; 4.993 ; 4.993 ; Rise       ; clock           ;
;  saidaBX[6]     ; clock      ; 4.518 ; 4.518 ; Rise       ; clock           ;
;  saidaBX[7]     ; clock      ; 5.012 ; 5.012 ; Rise       ; clock           ;
;  saidaBX[8]     ; clock      ; 5.090 ; 5.090 ; Rise       ; clock           ;
;  saidaBX[9]     ; clock      ; 4.595 ; 4.595 ; Rise       ; clock           ;
;  saidaBX[10]    ; clock      ; 4.524 ; 4.524 ; Rise       ; clock           ;
;  saidaBX[11]    ; clock      ; 4.972 ; 4.972 ; Rise       ; clock           ;
;  saidaBX[12]    ; clock      ; 4.684 ; 4.684 ; Rise       ; clock           ;
;  saidaBX[13]    ; clock      ; 5.194 ; 5.194 ; Rise       ; clock           ;
;  saidaBX[14]    ; clock      ; 4.730 ; 4.730 ; Rise       ; clock           ;
;  saidaBX[15]    ; clock      ; 5.968 ; 5.968 ; Rise       ; clock           ;
; saidaCS[*]      ; clock      ; 3.658 ; 3.658 ; Rise       ; clock           ;
;  saidaCS[0]     ; clock      ; 4.182 ; 4.182 ; Rise       ; clock           ;
;  saidaCS[1]     ; clock      ; 4.506 ; 4.506 ; Rise       ; clock           ;
;  saidaCS[2]     ; clock      ; 4.618 ; 4.618 ; Rise       ; clock           ;
;  saidaCS[3]     ; clock      ; 4.375 ; 4.375 ; Rise       ; clock           ;
;  saidaCS[4]     ; clock      ; 4.856 ; 4.856 ; Rise       ; clock           ;
;  saidaCS[5]     ; clock      ; 4.250 ; 4.250 ; Rise       ; clock           ;
;  saidaCS[6]     ; clock      ; 4.245 ; 4.245 ; Rise       ; clock           ;
;  saidaCS[7]     ; clock      ; 4.461 ; 4.461 ; Rise       ; clock           ;
;  saidaCS[8]     ; clock      ; 4.591 ; 4.591 ; Rise       ; clock           ;
;  saidaCS[9]     ; clock      ; 4.468 ; 4.468 ; Rise       ; clock           ;
;  saidaCS[10]    ; clock      ; 4.539 ; 4.539 ; Rise       ; clock           ;
;  saidaCS[11]    ; clock      ; 4.857 ; 4.857 ; Rise       ; clock           ;
;  saidaCS[12]    ; clock      ; 3.678 ; 3.678 ; Rise       ; clock           ;
;  saidaCS[13]    ; clock      ; 3.716 ; 3.716 ; Rise       ; clock           ;
;  saidaCS[14]    ; clock      ; 3.658 ; 3.658 ; Rise       ; clock           ;
;  saidaCS[15]    ; clock      ; 3.735 ; 3.735 ; Rise       ; clock           ;
; saidaCX[*]      ; clock      ; 4.376 ; 4.376 ; Rise       ; clock           ;
;  saidaCX[0]     ; clock      ; 4.712 ; 4.712 ; Rise       ; clock           ;
;  saidaCX[1]     ; clock      ; 5.038 ; 5.038 ; Rise       ; clock           ;
;  saidaCX[2]     ; clock      ; 6.104 ; 6.104 ; Rise       ; clock           ;
;  saidaCX[3]     ; clock      ; 4.825 ; 4.825 ; Rise       ; clock           ;
;  saidaCX[4]     ; clock      ; 4.726 ; 4.726 ; Rise       ; clock           ;
;  saidaCX[5]     ; clock      ; 5.305 ; 5.305 ; Rise       ; clock           ;
;  saidaCX[6]     ; clock      ; 4.653 ; 4.653 ; Rise       ; clock           ;
;  saidaCX[7]     ; clock      ; 4.376 ; 4.376 ; Rise       ; clock           ;
;  saidaCX[8]     ; clock      ; 5.116 ; 5.116 ; Rise       ; clock           ;
;  saidaCX[9]     ; clock      ; 5.039 ; 5.039 ; Rise       ; clock           ;
;  saidaCX[10]    ; clock      ; 4.960 ; 4.960 ; Rise       ; clock           ;
;  saidaCX[11]    ; clock      ; 4.578 ; 4.578 ; Rise       ; clock           ;
;  saidaCX[12]    ; clock      ; 4.609 ; 4.609 ; Rise       ; clock           ;
;  saidaCX[13]    ; clock      ; 5.021 ; 5.021 ; Rise       ; clock           ;
;  saidaCX[14]    ; clock      ; 4.971 ; 4.971 ; Rise       ; clock           ;
;  saidaCX[15]    ; clock      ; 4.696 ; 4.696 ; Rise       ; clock           ;
; saidaDI[*]      ; clock      ; 4.455 ; 4.455 ; Rise       ; clock           ;
;  saidaDI[0]     ; clock      ; 4.713 ; 4.713 ; Rise       ; clock           ;
;  saidaDI[1]     ; clock      ; 4.473 ; 4.473 ; Rise       ; clock           ;
;  saidaDI[2]     ; clock      ; 4.875 ; 4.875 ; Rise       ; clock           ;
;  saidaDI[3]     ; clock      ; 4.928 ; 4.928 ; Rise       ; clock           ;
;  saidaDI[4]     ; clock      ; 4.724 ; 4.724 ; Rise       ; clock           ;
;  saidaDI[5]     ; clock      ; 4.854 ; 4.854 ; Rise       ; clock           ;
;  saidaDI[6]     ; clock      ; 4.990 ; 4.990 ; Rise       ; clock           ;
;  saidaDI[7]     ; clock      ; 4.905 ; 4.905 ; Rise       ; clock           ;
;  saidaDI[8]     ; clock      ; 4.911 ; 4.911 ; Rise       ; clock           ;
;  saidaDI[9]     ; clock      ; 5.210 ; 5.210 ; Rise       ; clock           ;
;  saidaDI[10]    ; clock      ; 4.887 ; 4.887 ; Rise       ; clock           ;
;  saidaDI[11]    ; clock      ; 4.739 ; 4.739 ; Rise       ; clock           ;
;  saidaDI[12]    ; clock      ; 4.488 ; 4.488 ; Rise       ; clock           ;
;  saidaDI[13]    ; clock      ; 4.578 ; 4.578 ; Rise       ; clock           ;
;  saidaDI[14]    ; clock      ; 4.455 ; 4.455 ; Rise       ; clock           ;
;  saidaDI[15]    ; clock      ; 4.916 ; 4.916 ; Rise       ; clock           ;
; saidaDS[*]      ; clock      ; 3.558 ; 3.558 ; Rise       ; clock           ;
;  saidaDS[0]     ; clock      ; 3.756 ; 3.756 ; Rise       ; clock           ;
;  saidaDS[1]     ; clock      ; 3.719 ; 3.719 ; Rise       ; clock           ;
;  saidaDS[2]     ; clock      ; 3.761 ; 3.761 ; Rise       ; clock           ;
;  saidaDS[3]     ; clock      ; 3.586 ; 3.586 ; Rise       ; clock           ;
;  saidaDS[4]     ; clock      ; 3.729 ; 3.729 ; Rise       ; clock           ;
;  saidaDS[5]     ; clock      ; 3.711 ; 3.711 ; Rise       ; clock           ;
;  saidaDS[6]     ; clock      ; 3.749 ; 3.749 ; Rise       ; clock           ;
;  saidaDS[7]     ; clock      ; 3.558 ; 3.558 ; Rise       ; clock           ;
;  saidaDS[8]     ; clock      ; 3.740 ; 3.740 ; Rise       ; clock           ;
;  saidaDS[9]     ; clock      ; 3.728 ; 3.728 ; Rise       ; clock           ;
;  saidaDS[10]    ; clock      ; 3.744 ; 3.744 ; Rise       ; clock           ;
;  saidaDS[11]    ; clock      ; 3.835 ; 3.835 ; Rise       ; clock           ;
;  saidaDS[12]    ; clock      ; 3.763 ; 3.763 ; Rise       ; clock           ;
;  saidaDS[13]    ; clock      ; 3.993 ; 3.993 ; Rise       ; clock           ;
;  saidaDS[14]    ; clock      ; 3.992 ; 3.992 ; Rise       ; clock           ;
;  saidaDS[15]    ; clock      ; 3.864 ; 3.864 ; Rise       ; clock           ;
; saidaDX[*]      ; clock      ; 4.466 ; 4.466 ; Rise       ; clock           ;
;  saidaDX[0]     ; clock      ; 4.642 ; 4.642 ; Rise       ; clock           ;
;  saidaDX[1]     ; clock      ; 4.659 ; 4.659 ; Rise       ; clock           ;
;  saidaDX[2]     ; clock      ; 4.689 ; 4.689 ; Rise       ; clock           ;
;  saidaDX[3]     ; clock      ; 5.769 ; 5.769 ; Rise       ; clock           ;
;  saidaDX[4]     ; clock      ; 5.052 ; 5.052 ; Rise       ; clock           ;
;  saidaDX[5]     ; clock      ; 4.466 ; 4.466 ; Rise       ; clock           ;
;  saidaDX[6]     ; clock      ; 4.700 ; 4.700 ; Rise       ; clock           ;
;  saidaDX[7]     ; clock      ; 4.849 ; 4.849 ; Rise       ; clock           ;
;  saidaDX[8]     ; clock      ; 5.346 ; 5.346 ; Rise       ; clock           ;
;  saidaDX[9]     ; clock      ; 4.935 ; 4.935 ; Rise       ; clock           ;
;  saidaDX[10]    ; clock      ; 5.350 ; 5.350 ; Rise       ; clock           ;
;  saidaDX[11]    ; clock      ; 4.992 ; 4.992 ; Rise       ; clock           ;
;  saidaDX[12]    ; clock      ; 5.132 ; 5.132 ; Rise       ; clock           ;
;  saidaDX[13]    ; clock      ; 5.173 ; 5.173 ; Rise       ; clock           ;
;  saidaDX[14]    ; clock      ; 4.837 ; 4.837 ; Rise       ; clock           ;
;  saidaDX[15]    ; clock      ; 4.805 ; 4.805 ; Rise       ; clock           ;
; saidaES[*]      ; clock      ; 3.520 ; 3.520 ; Rise       ; clock           ;
;  saidaES[0]     ; clock      ; 3.665 ; 3.665 ; Rise       ; clock           ;
;  saidaES[1]     ; clock      ; 3.689 ; 3.689 ; Rise       ; clock           ;
;  saidaES[2]     ; clock      ; 3.541 ; 3.541 ; Rise       ; clock           ;
;  saidaES[3]     ; clock      ; 3.669 ; 3.669 ; Rise       ; clock           ;
;  saidaES[4]     ; clock      ; 3.681 ; 3.681 ; Rise       ; clock           ;
;  saidaES[5]     ; clock      ; 3.539 ; 3.539 ; Rise       ; clock           ;
;  saidaES[6]     ; clock      ; 3.520 ; 3.520 ; Rise       ; clock           ;
;  saidaES[7]     ; clock      ; 3.685 ; 3.685 ; Rise       ; clock           ;
;  saidaES[8]     ; clock      ; 3.695 ; 3.695 ; Rise       ; clock           ;
;  saidaES[9]     ; clock      ; 3.725 ; 3.725 ; Rise       ; clock           ;
;  saidaES[10]    ; clock      ; 3.582 ; 3.582 ; Rise       ; clock           ;
;  saidaES[11]    ; clock      ; 3.611 ; 3.611 ; Rise       ; clock           ;
;  saidaES[12]    ; clock      ; 3.705 ; 3.705 ; Rise       ; clock           ;
;  saidaES[13]    ; clock      ; 3.820 ; 3.820 ; Rise       ; clock           ;
;  saidaES[14]    ; clock      ; 3.895 ; 3.895 ; Rise       ; clock           ;
;  saidaES[15]    ; clock      ; 3.712 ; 3.712 ; Rise       ; clock           ;
; saidaI1[*]      ; clock      ; 3.530 ; 3.530 ; Rise       ; clock           ;
;  saidaI1[0]     ; clock      ; 3.742 ; 3.742 ; Rise       ; clock           ;
;  saidaI1[1]     ; clock      ; 3.674 ; 3.674 ; Rise       ; clock           ;
;  saidaI1[2]     ; clock      ; 3.758 ; 3.758 ; Rise       ; clock           ;
;  saidaI1[3]     ; clock      ; 3.714 ; 3.714 ; Rise       ; clock           ;
;  saidaI1[4]     ; clock      ; 3.741 ; 3.741 ; Rise       ; clock           ;
;  saidaI1[5]     ; clock      ; 3.747 ; 3.747 ; Rise       ; clock           ;
;  saidaI1[6]     ; clock      ; 3.848 ; 3.848 ; Rise       ; clock           ;
;  saidaI1[7]     ; clock      ; 3.826 ; 3.826 ; Rise       ; clock           ;
;  saidaI1[8]     ; clock      ; 3.623 ; 3.623 ; Rise       ; clock           ;
;  saidaI1[9]     ; clock      ; 3.711 ; 3.711 ; Rise       ; clock           ;
;  saidaI1[10]    ; clock      ; 3.660 ; 3.660 ; Rise       ; clock           ;
;  saidaI1[11]    ; clock      ; 3.676 ; 3.676 ; Rise       ; clock           ;
;  saidaI1[12]    ; clock      ; 3.657 ; 3.657 ; Rise       ; clock           ;
;  saidaI1[13]    ; clock      ; 3.788 ; 3.788 ; Rise       ; clock           ;
;  saidaI1[14]    ; clock      ; 3.760 ; 3.760 ; Rise       ; clock           ;
;  saidaI1[15]    ; clock      ; 3.530 ; 3.530 ; Rise       ; clock           ;
; saidaI2[*]      ; clock      ; 3.499 ; 3.499 ; Rise       ; clock           ;
;  saidaI2[0]     ; clock      ; 3.675 ; 3.675 ; Rise       ; clock           ;
;  saidaI2[1]     ; clock      ; 3.499 ; 3.499 ; Rise       ; clock           ;
;  saidaI2[2]     ; clock      ; 3.716 ; 3.716 ; Rise       ; clock           ;
;  saidaI2[3]     ; clock      ; 3.634 ; 3.634 ; Rise       ; clock           ;
;  saidaI2[4]     ; clock      ; 3.687 ; 3.687 ; Rise       ; clock           ;
;  saidaI2[5]     ; clock      ; 3.548 ; 3.548 ; Rise       ; clock           ;
;  saidaI2[6]     ; clock      ; 3.685 ; 3.685 ; Rise       ; clock           ;
;  saidaI2[7]     ; clock      ; 3.691 ; 3.691 ; Rise       ; clock           ;
;  saidaI2[8]     ; clock      ; 3.634 ; 3.634 ; Rise       ; clock           ;
;  saidaI2[9]     ; clock      ; 3.789 ; 3.789 ; Rise       ; clock           ;
;  saidaI2[10]    ; clock      ; 3.565 ; 3.565 ; Rise       ; clock           ;
;  saidaI2[11]    ; clock      ; 3.780 ; 3.780 ; Rise       ; clock           ;
;  saidaI2[12]    ; clock      ; 3.930 ; 3.930 ; Rise       ; clock           ;
;  saidaI2[13]    ; clock      ; 3.697 ; 3.697 ; Rise       ; clock           ;
;  saidaI2[14]    ; clock      ; 3.771 ; 3.771 ; Rise       ; clock           ;
;  saidaI2[15]    ; clock      ; 3.731 ; 3.731 ; Rise       ; clock           ;
; saidaI3[*]      ; clock      ; 3.615 ; 3.615 ; Rise       ; clock           ;
;  saidaI3[0]     ; clock      ; 3.737 ; 3.737 ; Rise       ; clock           ;
;  saidaI3[1]     ; clock      ; 3.615 ; 3.615 ; Rise       ; clock           ;
;  saidaI3[2]     ; clock      ; 3.765 ; 3.765 ; Rise       ; clock           ;
;  saidaI3[3]     ; clock      ; 3.784 ; 3.784 ; Rise       ; clock           ;
;  saidaI3[4]     ; clock      ; 3.801 ; 3.801 ; Rise       ; clock           ;
;  saidaI3[5]     ; clock      ; 3.681 ; 3.681 ; Rise       ; clock           ;
;  saidaI3[6]     ; clock      ; 3.692 ; 3.692 ; Rise       ; clock           ;
;  saidaI3[7]     ; clock      ; 3.775 ; 3.775 ; Rise       ; clock           ;
;  saidaI3[8]     ; clock      ; 3.725 ; 3.725 ; Rise       ; clock           ;
;  saidaI3[9]     ; clock      ; 3.693 ; 3.693 ; Rise       ; clock           ;
;  saidaI3[10]    ; clock      ; 3.778 ; 3.778 ; Rise       ; clock           ;
;  saidaI3[11]    ; clock      ; 3.812 ; 3.812 ; Rise       ; clock           ;
;  saidaI3[12]    ; clock      ; 3.822 ; 3.822 ; Rise       ; clock           ;
;  saidaI3[13]    ; clock      ; 3.783 ; 3.783 ; Rise       ; clock           ;
;  saidaI3[14]    ; clock      ; 3.783 ; 3.783 ; Rise       ; clock           ;
;  saidaI3[15]    ; clock      ; 3.759 ; 3.759 ; Rise       ; clock           ;
; saidaIP[*]      ; clock      ; 4.057 ; 4.057 ; Rise       ; clock           ;
;  saidaIP[0]     ; clock      ; 5.152 ; 5.152 ; Rise       ; clock           ;
;  saidaIP[1]     ; clock      ; 5.609 ; 5.609 ; Rise       ; clock           ;
;  saidaIP[2]     ; clock      ; 4.835 ; 4.835 ; Rise       ; clock           ;
;  saidaIP[3]     ; clock      ; 5.449 ; 5.449 ; Rise       ; clock           ;
;  saidaIP[4]     ; clock      ; 5.315 ; 5.315 ; Rise       ; clock           ;
;  saidaIP[5]     ; clock      ; 5.332 ; 5.332 ; Rise       ; clock           ;
;  saidaIP[6]     ; clock      ; 5.626 ; 5.626 ; Rise       ; clock           ;
;  saidaIP[7]     ; clock      ; 5.442 ; 5.442 ; Rise       ; clock           ;
;  saidaIP[8]     ; clock      ; 4.057 ; 4.057 ; Rise       ; clock           ;
;  saidaIP[9]     ; clock      ; 4.066 ; 4.066 ; Rise       ; clock           ;
;  saidaIP[10]    ; clock      ; 4.554 ; 4.554 ; Rise       ; clock           ;
;  saidaIP[11]    ; clock      ; 4.534 ; 4.534 ; Rise       ; clock           ;
;  saidaIP[12]    ; clock      ; 4.316 ; 4.316 ; Rise       ; clock           ;
;  saidaIP[13]    ; clock      ; 4.201 ; 4.201 ; Rise       ; clock           ;
;  saidaIP[14]    ; clock      ; 4.411 ; 4.411 ; Rise       ; clock           ;
;  saidaIP[15]    ; clock      ; 4.416 ; 4.416 ; Rise       ; clock           ;
; saidaIQ[*]      ; clock      ; 4.253 ; 4.253 ; Rise       ; clock           ;
;  saidaIQ[0]     ; clock      ; 4.253 ; 4.253 ; Rise       ; clock           ;
;  saidaIQ[1]     ; clock      ; 4.667 ; 4.667 ; Rise       ; clock           ;
;  saidaIQ[2]     ; clock      ; 4.256 ; 4.256 ; Rise       ; clock           ;
;  saidaIQ[3]     ; clock      ; 4.703 ; 4.703 ; Rise       ; clock           ;
;  saidaIQ[4]     ; clock      ; 4.346 ; 4.346 ; Rise       ; clock           ;
;  saidaIQ[5]     ; clock      ; 4.830 ; 4.830 ; Rise       ; clock           ;
;  saidaIQ[6]     ; clock      ; 4.620 ; 4.620 ; Rise       ; clock           ;
;  saidaIQ[7]     ; clock      ; 4.295 ; 4.295 ; Rise       ; clock           ;
; saidaMem[*]     ; clock      ; 4.662 ; 4.662 ; Rise       ; clock           ;
;  saidaMem[0]    ; clock      ; 4.721 ; 4.721 ; Rise       ; clock           ;
;  saidaMem[1]    ; clock      ; 4.664 ; 4.664 ; Rise       ; clock           ;
;  saidaMem[2]    ; clock      ; 5.020 ; 5.020 ; Rise       ; clock           ;
;  saidaMem[3]    ; clock      ; 5.441 ; 5.441 ; Rise       ; clock           ;
;  saidaMem[4]    ; clock      ; 4.886 ; 4.886 ; Rise       ; clock           ;
;  saidaMem[5]    ; clock      ; 4.662 ; 4.662 ; Rise       ; clock           ;
;  saidaMem[6]    ; clock      ; 4.936 ; 4.936 ; Rise       ; clock           ;
;  saidaMem[7]    ; clock      ; 5.126 ; 5.126 ; Rise       ; clock           ;
; saidaQueueFull  ; clock      ; 4.764 ; 4.764 ; Rise       ; clock           ;
; saidaQueueR     ; clock      ; 4.641 ; 4.641 ; Rise       ; clock           ;
; saidaQueueVazia ; clock      ; 4.353 ; 4.353 ; Rise       ; clock           ;
; saidaQueueW     ; clock      ; 4.774 ; 4.774 ; Rise       ; clock           ;
; saidaSI[*]      ; clock      ; 4.155 ; 4.155 ; Rise       ; clock           ;
;  saidaSI[0]     ; clock      ; 4.472 ; 4.472 ; Rise       ; clock           ;
;  saidaSI[1]     ; clock      ; 4.945 ; 4.945 ; Rise       ; clock           ;
;  saidaSI[2]     ; clock      ; 4.693 ; 4.693 ; Rise       ; clock           ;
;  saidaSI[3]     ; clock      ; 4.658 ; 4.658 ; Rise       ; clock           ;
;  saidaSI[4]     ; clock      ; 4.155 ; 4.155 ; Rise       ; clock           ;
;  saidaSI[5]     ; clock      ; 4.460 ; 4.460 ; Rise       ; clock           ;
;  saidaSI[6]     ; clock      ; 4.473 ; 4.473 ; Rise       ; clock           ;
;  saidaSI[7]     ; clock      ; 5.226 ; 5.226 ; Rise       ; clock           ;
;  saidaSI[8]     ; clock      ; 4.762 ; 4.762 ; Rise       ; clock           ;
;  saidaSI[9]     ; clock      ; 4.755 ; 4.755 ; Rise       ; clock           ;
;  saidaSI[10]    ; clock      ; 4.679 ; 4.679 ; Rise       ; clock           ;
;  saidaSI[11]    ; clock      ; 4.392 ; 4.392 ; Rise       ; clock           ;
;  saidaSI[12]    ; clock      ; 4.725 ; 4.725 ; Rise       ; clock           ;
;  saidaSI[13]    ; clock      ; 5.616 ; 5.616 ; Rise       ; clock           ;
;  saidaSI[14]    ; clock      ; 4.864 ; 4.864 ; Rise       ; clock           ;
;  saidaSI[15]    ; clock      ; 4.700 ; 4.700 ; Rise       ; clock           ;
; saidaSP[*]      ; clock      ; 4.330 ; 4.330 ; Rise       ; clock           ;
;  saidaSP[0]     ; clock      ; 5.530 ; 5.530 ; Rise       ; clock           ;
;  saidaSP[1]     ; clock      ; 4.767 ; 4.767 ; Rise       ; clock           ;
;  saidaSP[2]     ; clock      ; 5.339 ; 5.339 ; Rise       ; clock           ;
;  saidaSP[3]     ; clock      ; 5.059 ; 5.059 ; Rise       ; clock           ;
;  saidaSP[4]     ; clock      ; 5.135 ; 5.135 ; Rise       ; clock           ;
;  saidaSP[5]     ; clock      ; 4.545 ; 4.545 ; Rise       ; clock           ;
;  saidaSP[6]     ; clock      ; 4.720 ; 4.720 ; Rise       ; clock           ;
;  saidaSP[7]     ; clock      ; 4.939 ; 4.939 ; Rise       ; clock           ;
;  saidaSP[8]     ; clock      ; 4.330 ; 4.330 ; Rise       ; clock           ;
;  saidaSP[9]     ; clock      ; 5.393 ; 5.393 ; Rise       ; clock           ;
;  saidaSP[10]    ; clock      ; 5.430 ; 5.430 ; Rise       ; clock           ;
;  saidaSP[11]    ; clock      ; 4.602 ; 4.602 ; Rise       ; clock           ;
;  saidaSP[12]    ; clock      ; 4.652 ; 4.652 ; Rise       ; clock           ;
;  saidaSP[13]    ; clock      ; 4.943 ; 4.943 ; Rise       ; clock           ;
;  saidaSP[14]    ; clock      ; 4.393 ; 4.393 ; Rise       ; clock           ;
;  saidaSP[15]    ; clock      ; 5.696 ; 5.696 ; Rise       ; clock           ;
; saidaSS[*]      ; clock      ; 3.519 ; 3.519 ; Rise       ; clock           ;
;  saidaSS[0]     ; clock      ; 3.764 ; 3.764 ; Rise       ; clock           ;
;  saidaSS[1]     ; clock      ; 3.785 ; 3.785 ; Rise       ; clock           ;
;  saidaSS[2]     ; clock      ; 3.941 ; 3.941 ; Rise       ; clock           ;
;  saidaSS[3]     ; clock      ; 3.972 ; 3.972 ; Rise       ; clock           ;
;  saidaSS[4]     ; clock      ; 3.834 ; 3.834 ; Rise       ; clock           ;
;  saidaSS[5]     ; clock      ; 3.801 ; 3.801 ; Rise       ; clock           ;
;  saidaSS[6]     ; clock      ; 3.713 ; 3.713 ; Rise       ; clock           ;
;  saidaSS[7]     ; clock      ; 3.811 ; 3.811 ; Rise       ; clock           ;
;  saidaSS[8]     ; clock      ; 3.872 ; 3.872 ; Rise       ; clock           ;
;  saidaSS[9]     ; clock      ; 3.763 ; 3.763 ; Rise       ; clock           ;
;  saidaSS[10]    ; clock      ; 3.710 ; 3.710 ; Rise       ; clock           ;
;  saidaSS[11]    ; clock      ; 3.706 ; 3.706 ; Rise       ; clock           ;
;  saidaSS[12]    ; clock      ; 3.712 ; 3.712 ; Rise       ; clock           ;
;  saidaSS[13]    ; clock      ; 3.668 ; 3.668 ; Rise       ; clock           ;
;  saidaSS[14]    ; clock      ; 3.666 ; 3.666 ; Rise       ; clock           ;
;  saidaSS[15]    ; clock      ; 3.519 ; 3.519 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+--------------------------------+--------------------------------+----------+----------+--------------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths     ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+--------------+----------+
; clock                          ; clock                          ; 161140   ; 0        ; 0            ; 0        ;
; EU_Control_System:ECS|OPULA[0] ; clock                          ; 0        ; 240      ; 0            ; 0        ;
; clock                          ; EU_Control_System:ECS|OPULA[0] ; 0        ; 0        ; > 2147483647 ; 0        ;
; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0        ; 0        ; 2955         ; 2955     ;
+--------------------------------+--------------------------------+----------+----------+--------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+--------------------------------+--------------------------------+----------+----------+--------------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths     ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+--------------+----------+
; clock                          ; clock                          ; 161140   ; 0        ; 0            ; 0        ;
; EU_Control_System:ECS|OPULA[0] ; clock                          ; 0        ; 240      ; 0            ; 0        ;
; clock                          ; EU_Control_System:ECS|OPULA[0] ; 0        ; 0        ; > 2147483647 ; 0        ;
; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0        ; 0        ; 2955         ; 2955     ;
+--------------------------------+--------------------------------+----------+----------+--------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 258   ; 258  ;
; Unconstrained Input Port Paths  ; 919   ; 919  ;
; Unconstrained Output Ports      ; 292   ; 292  ;
; Unconstrained Output Port Paths ; 444   ; 444  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Mar 05 17:45:31 2018
Info: Command: quartus_sta p8086 -c p8086
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'p8086.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name EU_Control_System:ECS|OPULA[0] EU_Control_System:ECS|OPULA[0]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: ALU|SFlags[11]~100  from: datac  to: combout
    Info (332098): Cell: ALU|SFlags[15]~18  from: datad  to: combout
    Info (332098): Cell: ALU|SOperando1[15]~110  from: datad  to: combout
    Info (332098): Cell: ALU|SOperando1[15]~111  from: datad  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -123.785
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -123.785     -2090.800 EU_Control_System:ECS|OPULA[0] 
    Info (332119):    -6.592    -10410.875 clock 
Info (332146): Worst-case hold slack is -2.877
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.877       -53.530 EU_Control_System:ECS|OPULA[0] 
    Info (332119):     0.391         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -8096.380 clock 
    Info (332119):    -0.002        -0.140 EU_Control_System:ECS|OPULA[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: ALU|SFlags[11]~100  from: datac  to: combout
    Info (332098): Cell: ALU|SFlags[15]~18  from: datad  to: combout
    Info (332098): Cell: ALU|SOperando1[15]~110  from: datad  to: combout
    Info (332098): Cell: ALU|SOperando1[15]~111  from: datad  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -56.479
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -56.479      -942.221 EU_Control_System:ECS|OPULA[0] 
    Info (332119):    -2.603     -3948.178 clock 
Info (332146): Worst-case hold slack is -1.729
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.729       -32.300 EU_Control_System:ECS|OPULA[0] 
    Info (332119):     0.215         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -8096.380 clock 
    Info (332119):     0.285         0.000 EU_Control_System:ECS|OPULA[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 530 megabytes
    Info: Processing ended: Mon Mar 05 17:45:36 2018
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


