TimeQuest Timing Analyzer report for full_alu
Thu Apr 05 15:32:40 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk_proc'
 12. Slow Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'
 13. Slow Model Setup: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'
 14. Slow Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'
 15. Slow Model Setup: 'CLOCK_50'
 16. Slow Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'
 17. Slow Model Hold: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'
 18. Slow Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'
 19. Slow Model Hold: 'CLOCK_50'
 20. Slow Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'
 21. Slow Model Hold: 'clk_proc'
 22. Slow Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'
 23. Slow Model Minimum Pulse Width: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'
 24. Slow Model Minimum Pulse Width: 'CLOCK_50'
 25. Slow Model Minimum Pulse Width: 'clk_proc'
 26. Slow Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'
 27. Slow Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'
 28. Slow Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Fast Model Setup Summary
 38. Fast Model Hold Summary
 39. Fast Model Recovery Summary
 40. Fast Model Removal Summary
 41. Fast Model Minimum Pulse Width Summary
 42. Fast Model Setup: 'clk_proc'
 43. Fast Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'
 44. Fast Model Setup: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'
 45. Fast Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'
 46. Fast Model Setup: 'CLOCK_50'
 47. Fast Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'
 48. Fast Model Hold: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'
 49. Fast Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'
 50. Fast Model Hold: 'CLOCK_50'
 51. Fast Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'
 52. Fast Model Hold: 'clk_proc'
 53. Fast Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'
 54. Fast Model Minimum Pulse Width: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'
 55. Fast Model Minimum Pulse Width: 'CLOCK_50'
 56. Fast Model Minimum Pulse Width: 'clk_proc'
 57. Fast Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'
 58. Fast Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'
 59. Fast Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Output Enable Times
 65. Minimum Output Enable Times
 66. Output Disable Times
 67. Minimum Output Disable Times
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Setup Transfers
 74. Hold Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; full_alu                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------+
; Clock Name                                                            ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                   ;
+-----------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------+
; clk_proc                                                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_proc }                                                              ;
; CLOCK_50                                                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                                                              ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST } ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST }   ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST }    ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { proc:proc0|unidad_control:unidad_control0|bus_ir[12] }                  ;
+-----------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                                           ;
+------------+-----------------+--------------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                         ; Note                                                          ;
+------------+-----------------+--------------------------------------------------------------------+---------------------------------------------------------------+
; 48.23 MHz  ; 48.23 MHz       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;                                                               ;
; 94.6 MHz   ; 94.6 MHz        ; clk_proc                                                           ;                                                               ;
; 268.82 MHz ; 268.82 MHz      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;                                                               ;
; 582.07 MHz ; 380.08 MHz      ; CLOCK_50                                                           ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                                        ;
+-----------------------------------------------------------------------+---------+---------------+
; Clock                                                                 ; Slack   ; End Point TNS ;
+-----------------------------------------------------------------------+---------+---------------+
; clk_proc                                                              ; -13.956 ; -1923.152     ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; -12.291 ; -152.798      ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; -9.866  ; -122.196      ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -8.640  ; -112.992      ;
; CLOCK_50                                                              ; -6.034  ; -13.255       ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; -2.192  ; -4.291        ;
+-----------------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                                        ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; -8.885 ; -133.687      ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; -3.295 ; -6.905        ;
; CLOCK_50                                                              ; -2.691 ; -8.724        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -1.633 ; -2.971        ;
; clk_proc                                                              ; 0.491  ; 0.000         ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 1.935  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                                         ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; -5.771 ; -1115.574     ;
; CLOCK_50                                                              ; -1.631 ; -12.629       ;
; clk_proc                                                              ; -0.611 ; -197.964      ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500  ; 0.000         ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 0.500  ; 0.000         ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 0.500  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_proc'                                                                                                                                                                                                                         ;
+---------+--------------------------------------------------------------------+---------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                          ; To Node                                                 ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------------+---------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; -13.956 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~31  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.425    ; 2.069      ;
; -13.940 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.114    ; 2.364      ;
; -13.938 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.114    ; 2.362      ;
; -13.899 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -11.982    ; 2.455      ;
; -13.897 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.613    ; 1.822      ;
; -13.895 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~58  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.076    ; 2.357      ;
; -13.894 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.613    ; 1.819      ;
; -13.894 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~42  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.075    ; 2.357      ;
; -13.875 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.146    ; 2.267      ;
; -13.857 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.078    ; 2.317      ;
; -13.856 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.078    ; 2.316      ;
; -13.838 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.634    ; 1.742      ;
; -13.836 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -11.744    ; 2.630      ;
; -13.834 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -11.744    ; 2.628      ;
; -13.829 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -11.483    ; 2.884      ;
; -13.815 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~61  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -11.730    ; 2.623      ;
; -13.815 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~45  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -11.729    ; 2.624      ;
; -13.795 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.234    ; 2.099      ;
; -13.718 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -11.829    ; 2.427      ;
; -13.716 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -11.827    ; 2.427      ;
; -13.710 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.147    ; 2.101      ;
; -13.708 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~89  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.088    ; 2.158      ;
; -13.700 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~54  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -11.844    ; 2.394      ;
; -13.697 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -11.842    ; 2.393      ;
; -13.668 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.085    ; 2.121      ;
; -13.667 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.085    ; 2.120      ;
; -13.660 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -11.837    ; 2.361      ;
; -13.659 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -11.835    ; 2.362      ;
; -13.658 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~55  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -11.841    ; 2.355      ;
; -13.651 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -11.754    ; 2.435      ;
; -13.649 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~90  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -11.751    ; 2.436      ;
; -13.644 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~56  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.083    ; 2.099      ;
; -13.642 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~40  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.082    ; 2.098      ;
; -13.618 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~39  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.115    ; 2.041      ;
; -13.617 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~23  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.114    ; 2.041      ;
; -13.615 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -11.863    ; 2.290      ;
; -13.604 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.120    ; 2.022      ;
; -13.601 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.119    ; 2.020      ;
; -13.601 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~47  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.190    ; 1.949      ;
; -13.584 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~41  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.075    ; 2.047      ;
; -13.581 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~57  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.076    ; 2.043      ;
; -13.577 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -12.160    ; 2.455      ;
; -13.575 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -12.791    ; 1.822      ;
; -13.573 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~58  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -12.254    ; 2.357      ;
; -13.572 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -12.791    ; 1.819      ;
; -13.572 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~42  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -12.253    ; 2.357      ;
; -13.570 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.094    ; 2.014      ;
; -13.558 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -11.840    ; 2.256      ;
; -13.551 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~75  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.347    ; 1.742      ;
; -13.547 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~59  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.346    ; 1.739      ;
; -13.535 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -12.256    ; 2.317      ;
; -13.534 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -12.256    ; 2.316      ;
; -13.531 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.068    ; 2.001      ;
; -13.531 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~98  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -11.850    ; 2.219      ;
; -13.516 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -12.812    ; 1.742      ;
; -13.503 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.142    ; 1.899      ;
; -13.502 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~49  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.143    ; 1.897      ;
; -13.496 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~74  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.207    ; 1.827      ;
; -13.492 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.206    ; 1.824      ;
; -13.492 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.236    ; 1.794      ;
; -13.487 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~77  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -11.760    ; 2.265      ;
; -13.475 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~31  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -12.444    ; 2.069      ;
; -13.473 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -12.412    ; 2.099      ;
; -13.459 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -12.133    ; 2.364      ;
; -13.457 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -12.133    ; 2.362      ;
; -13.455 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -11.840    ; 2.153      ;
; -13.454 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -11.838    ; 2.154      ;
; -13.450 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~69  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.093    ; 1.895      ;
; -13.443 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -11.740    ; 2.241      ;
; -13.443 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -11.740    ; 2.241      ;
; -13.421 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.138    ; 1.821      ;
; -13.417 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.138    ; 1.817      ;
; -13.401 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -11.866    ; 2.073      ;
; -13.396 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -12.007    ; 2.427      ;
; -13.394 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -12.005    ; 2.427      ;
; -13.394 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -12.165    ; 2.267      ;
; -13.388 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~53  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -11.840    ; 2.086      ;
; -13.387 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -11.843    ; 2.082      ;
; -13.386 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~89  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -12.266    ; 2.158      ;
; -13.386 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~38  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.118    ; 1.806      ;
; -13.378 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~54  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -12.022    ; 2.394      ;
; -13.377 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~95  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -11.759    ; 2.156      ;
; -13.375 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -12.020    ; 2.393      ;
; -13.364 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~25  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.134    ; 1.768      ;
; -13.363 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~73  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.132    ; 1.769      ;
; -13.356 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -12.222    ; 1.672      ;
; -13.355 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -11.763    ; 2.630      ;
; -13.353 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -11.763    ; 2.628      ;
; -13.348 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -11.502    ; 2.884      ;
; -13.346 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -12.263    ; 2.121      ;
; -13.345 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -12.263    ; 2.120      ;
; -13.342 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~29  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -11.761    ; 2.119      ;
; -13.338 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -12.015    ; 2.361      ;
; -13.337 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -12.013    ; 2.362      ;
; -13.336 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~55  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -12.019    ; 2.355      ;
; -13.334 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~61  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -11.749    ; 2.623      ;
; -13.334 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~45  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -11.748    ; 2.624      ;
; -13.329 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -11.932    ; 2.435      ;
; -13.327 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~90  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -11.929    ; 2.436      ;
; -13.326 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -11.491    ; 2.373      ;
+---------+--------------------------------------------------------------------+---------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'                                                                                                                                                                                                                                ;
+---------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                         ; To Node                                                            ; Launch Clock                                         ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; -12.291 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -8.979     ; 2.621      ;
; -12.170 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -8.967     ; 2.550      ;
; -12.005 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -8.966     ; 2.391      ;
; -11.710 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -8.990     ; 2.072      ;
; -11.701 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -8.991     ; 2.069      ;
; -11.683 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -8.983     ; 2.047      ;
; -11.662 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -8.983     ; 2.030      ;
; -11.613 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -8.801     ; 2.621      ;
; -11.492 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -8.789     ; 2.550      ;
; -11.468 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -8.983     ; 1.797      ;
; -11.327 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -8.788     ; 2.391      ;
; -11.032 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -8.812     ; 2.072      ;
; -11.023 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -8.813     ; 2.069      ;
; -11.005 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -8.805     ; 2.047      ;
; -10.984 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -8.805     ; 2.030      ;
; -10.790 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -8.805     ; 1.797      ;
; -6.738  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.435      ; 9.482      ;
; -6.543  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.435      ; 9.287      ;
; -6.419  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.447      ; 9.213      ;
; -6.405  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.435      ; 9.149      ;
; -6.266  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.435      ; 9.010      ;
; -6.244  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.435      ; 8.988      ;
; -6.224  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.447      ; 9.018      ;
; -6.150  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.431      ; 8.893      ;
; -6.144  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.424      ; 8.920      ;
; -6.142  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.423      ; 8.924      ;
; -6.136  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.203      ; 8.782      ;
; -6.115  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.448      ; 8.915      ;
; -6.113  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.431      ; 8.891      ;
; -6.112  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.201      ; 8.755      ;
; -6.086  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.447      ; 8.880      ;
; -6.085  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.435      ; 8.829      ;
; -6.051  ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.448      ; 8.808      ;
; -5.955  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.431      ; 8.698      ;
; -5.949  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.424      ; 8.725      ;
; -5.947  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.447      ; 8.741      ;
; -5.947  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.423      ; 8.729      ;
; -5.941  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.203      ; 8.587      ;
; -5.925  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.447      ; 8.719      ;
; -5.920  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.448      ; 8.720      ;
; -5.918  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.431      ; 8.696      ;
; -5.917  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.201      ; 8.560      ;
; -5.870  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.197      ; 8.517      ;
; -5.850  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.187      ; 8.346      ;
; -5.835  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 2.943      ; 8.769      ;
; -5.832  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.198      ; 8.519      ;
; -5.817  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.431      ; 8.560      ;
; -5.811  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.424      ; 8.587      ;
; -5.809  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.423      ; 8.591      ;
; -5.803  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.203      ; 8.449      ;
; -5.801  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.190      ; 8.445      ;
; -5.791  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.431      ; 8.573      ;
; -5.789  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132           ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.193      ; 8.291      ;
; -5.782  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.448      ; 8.582      ;
; -5.780  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.431      ; 8.558      ;
; -5.779  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.201      ; 8.422      ;
; -5.766  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.447      ; 8.560      ;
; -5.763  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.190      ; 8.446      ;
; -5.732  ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.460      ; 8.539      ;
; -5.679  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.343      ; 8.357      ;
; -5.678  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.431      ; 8.421      ;
; -5.675  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.197      ; 8.322      ;
; -5.672  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.424      ; 8.448      ;
; -5.670  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.423      ; 8.452      ;
; -5.664  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.203      ; 8.310      ;
; -5.656  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.431      ; 8.399      ;
; -5.650  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.424      ; 8.426      ;
; -5.648  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.423      ; 8.430      ;
; -5.643  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.857      ; 7.809      ;
; -5.643  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.448      ; 8.443      ;
; -5.642  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.177      ; 8.265      ;
; -5.642  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.203      ; 8.288      ;
; -5.641  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.431      ; 8.419      ;
; -5.640  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 2.943      ; 8.574      ;
; -5.640  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.201      ; 8.283      ;
; -5.637  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.198      ; 8.324      ;
; -5.621  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.448      ; 8.421      ;
; -5.619  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.431      ; 8.397      ;
; -5.618  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.201      ; 8.261      ;
; -5.606  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.190      ; 8.250      ;
; -5.596  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.431      ; 8.378      ;
; -5.568  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.190      ; 8.251      ;
; -5.537  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.197      ; 8.184      ;
; -5.531  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.199      ; 8.077      ;
; -5.502  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 2.943      ; 8.436      ;
; -5.499  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.198      ; 8.186      ;
; -5.497  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.431      ; 8.240      ;
; -5.491  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.424      ; 8.267      ;
; -5.489  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.423      ; 8.271      ;
; -5.484  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.343      ; 8.162      ;
; -5.483  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.203      ; 8.129      ;
; -5.470  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132           ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.205      ; 8.022      ;
; -5.468  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.190      ; 8.112      ;
; -5.463  ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.444      ; 8.219      ;
; -5.462  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.448      ; 8.262      ;
; -5.460  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.431      ; 8.238      ;
; -5.459  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.201      ; 8.102      ;
; -5.458  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.431      ; 8.240      ;
; -5.457  ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.437      ; 8.246      ;
; -5.455  ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.436      ; 8.250      ;
+---------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'                                                                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------+-------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                                 ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+-------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -9.866 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -6.554     ; 2.621      ;
; -9.745 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -6.542     ; 2.550      ;
; -9.580 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -6.541     ; 2.391      ;
; -9.285 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -6.565     ; 2.072      ;
; -9.276 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -6.566     ; 2.069      ;
; -9.258 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -6.558     ; 2.047      ;
; -9.237 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -6.558     ; 2.030      ;
; -9.188 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -6.376     ; 2.621      ;
; -9.067 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -6.364     ; 2.550      ;
; -9.043 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -6.558     ; 1.797      ;
; -8.902 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -6.363     ; 2.391      ;
; -8.607 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -6.387     ; 2.072      ;
; -8.598 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -6.388     ; 2.069      ;
; -8.580 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -6.380     ; 2.047      ;
; -8.559 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -6.380     ; 2.030      ;
; -8.365 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -6.380     ; 1.797      ;
; -8.127 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -4.815     ; 2.621      ;
; -8.006 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -4.803     ; 2.550      ;
; -7.841 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -4.802     ; 2.391      ;
; -7.805 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -4.993     ; 2.621      ;
; -7.684 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -4.981     ; 2.550      ;
; -7.546 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -4.826     ; 2.072      ;
; -7.537 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -4.827     ; 2.069      ;
; -7.519 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -4.980     ; 2.391      ;
; -7.519 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -4.819     ; 2.047      ;
; -7.498 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -4.819     ; 2.030      ;
; -7.304 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -4.819     ; 1.797      ;
; -7.224 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -5.004     ; 2.072      ;
; -7.215 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -5.005     ; 2.069      ;
; -7.197 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -4.997     ; 2.047      ;
; -7.176 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -4.997     ; 2.030      ;
; -6.982 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -4.997     ; 1.797      ;
; -4.313 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.860      ; 9.482      ;
; -4.118 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.860      ; 9.287      ;
; -3.994 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.872      ; 9.213      ;
; -3.980 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.860      ; 9.149      ;
; -3.841 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.860      ; 9.010      ;
; -3.819 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.860      ; 8.988      ;
; -3.799 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.872      ; 9.018      ;
; -3.725 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.856      ; 8.893      ;
; -3.719 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.849      ; 8.920      ;
; -3.717 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.848      ; 8.924      ;
; -3.690 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.873      ; 8.915      ;
; -3.688 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.856      ; 8.891      ;
; -3.661 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.872      ; 8.880      ;
; -3.660 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.860      ; 8.829      ;
; -3.626 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.873      ; 8.808      ;
; -3.530 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.856      ; 8.698      ;
; -3.524 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.849      ; 8.725      ;
; -3.522 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.872      ; 8.741      ;
; -3.522 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.848      ; 8.729      ;
; -3.514 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.825      ; 8.782      ;
; -3.500 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.872      ; 8.719      ;
; -3.495 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.873      ; 8.720      ;
; -3.493 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.856      ; 8.696      ;
; -3.490 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.823      ; 8.755      ;
; -3.483 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 0.392      ; 3.334      ;
; -3.470 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 0.393      ; 3.334      ;
; -3.446 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]               ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[4] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.785     ; 2.111      ;
; -3.425 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.612      ; 8.346      ;
; -3.405 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 0.392      ; 3.256      ;
; -3.392 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.856      ; 8.560      ;
; -3.392 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 0.393      ; 3.256      ;
; -3.386 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.849      ; 8.587      ;
; -3.384 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.848      ; 8.591      ;
; -3.366 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.856      ; 8.573      ;
; -3.364 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132           ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.618      ; 8.291      ;
; -3.357 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.873      ; 8.582      ;
; -3.355 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.856      ; 8.558      ;
; -3.341 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.872      ; 8.560      ;
; -3.319 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.825      ; 8.587      ;
; -3.307 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.885      ; 8.539      ;
; -3.295 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.823      ; 8.560      ;
; -3.287 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 0.392      ; 3.138      ;
; -3.274 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 0.393      ; 3.138      ;
; -3.253 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.856      ; 8.421      ;
; -3.248 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.819      ; 8.517      ;
; -3.247 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.849      ; 8.448      ;
; -3.245 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.848      ; 8.452      ;
; -3.231 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.856      ; 8.399      ;
; -3.225 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.849      ; 8.426      ;
; -3.223 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.848      ; 8.430      ;
; -3.218 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.282      ; 7.809      ;
; -3.218 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.873      ; 8.443      ;
; -3.216 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.856      ; 8.419      ;
; -3.210 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.820      ; 8.519      ;
; -3.196 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.873      ; 8.421      ;
; -3.194 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.856      ; 8.397      ;
; -3.181 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.825      ; 8.449      ;
; -3.179 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.812      ; 8.445      ;
; -3.171 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.856      ; 8.378      ;
; -3.157 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.823      ; 8.422      ;
; -3.147 ; proc:proc0|unidad_control:unidad_control0|bus_ir[3]               ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[3] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.782     ; 2.058      ;
; -3.141 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.812      ; 8.446      ;
; -3.121 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 0.392      ; 2.972      ;
; -3.106 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.624      ; 8.077      ;
; -3.072 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.856      ; 8.240      ;
; -3.066 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.849      ; 8.267      ;
; -3.064 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.848      ; 8.271      ;
; -3.057 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.965      ; 8.357      ;
+--------+-------------------------------------------------------------------+-------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'                                                                                                                                                                                                                          ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------------+------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                                 ; Launch Clock                                         ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------------+------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -8.640 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.282      ; 9.234      ;
; -8.445 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.282      ; 9.039      ;
; -8.307 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.282      ; 8.901      ;
; -8.289 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.034      ; 8.635      ;
; -8.168 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.282      ; 8.762      ;
; -8.146 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.282      ; 8.740      ;
; -7.923 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.280      ; 8.515      ;
; -7.863 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.282      ; 8.457      ;
; -7.829 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.295      ; 8.436      ;
; -7.765 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.953      ; 8.030      ;
; -7.597 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~87  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.034      ; 7.943      ;
; -7.580 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~90  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.950      ; 7.842      ;
; -7.562 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.034      ; 7.908      ;
; -7.544 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.704      ; 7.560      ;
; -7.501 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.040      ; 7.853      ;
; -7.497 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.281      ; 8.769      ;
; -7.477 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.152      ; 8.124      ;
; -7.460 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.280      ; 8.052      ;
; -7.319 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.280      ; 7.911      ;
; -7.302 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.281      ; 8.574      ;
; -7.297 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 2.902      ; 9.788      ;
; -7.239 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.282      ; 7.833      ;
; -7.180 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.150      ; 7.825      ;
; -7.173 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.306      ; 7.791      ;
; -7.164 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.281      ; 8.436      ;
; -7.139 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.953      ; 7.404      ;
; -7.121 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.280      ; 7.713      ;
; -7.100 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.425      ; 8.377      ;
; -7.078 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.950      ; 7.340      ;
; -7.073 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.059      ; 7.444      ;
; -7.046 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.152      ; 7.693      ;
; -7.025 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.281      ; 8.297      ;
; -7.006 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.383      ; 7.701      ;
; -7.003 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.281      ; 8.275      ;
; -6.994 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~72  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.695      ; 7.001      ;
; -6.919 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.029      ; 7.260      ;
; -6.909 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~95  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.280      ; 7.501      ;
; -6.905 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.425      ; 8.182      ;
; -6.867 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~96  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.028      ; 7.207      ;
; -6.844 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.281      ; 8.116      ;
; -6.836 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~22  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.305      ; 7.453      ;
; -6.810 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.294      ; 8.095      ;
; -6.797 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.902      ; 9.788      ;
; -6.780 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~71  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.695      ; 6.787      ;
; -6.774 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.410      ; 7.496      ;
; -6.767 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.425      ; 8.044      ;
; -6.762 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.026      ; 7.100      ;
; -6.762 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.305      ; 7.379      ;
; -6.745 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~34  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.059      ; 7.116      ;
; -6.693 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.675      ; 6.680      ;
; -6.688 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~30  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.405      ; 7.405      ;
; -6.664 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.305      ; 7.281      ;
; -6.662 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.405      ; 7.379      ;
; -6.654 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 2.901      ; 9.323      ;
; -6.641 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.028      ; 6.981      ;
; -6.628 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.425      ; 7.905      ;
; -6.619 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.953      ; 6.884      ;
; -6.609 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.033      ; 7.633      ;
; -6.606 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.425      ; 7.883      ;
; -6.553 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.898      ; 6.946      ;
; -6.552 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.055      ; 6.919      ;
; -6.548 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.039      ; 7.578      ;
; -6.548 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.030      ; 6.890      ;
; -6.547 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~38  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.306      ; 7.165      ;
; -6.539 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.032      ; 6.883      ;
; -6.515 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.405      ; 7.232      ;
; -6.493 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.028      ; 6.833      ;
; -6.492 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.028      ; 6.832      ;
; -6.492 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.032      ; 6.836      ;
; -6.449 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.028      ; 6.789      ;
; -6.447 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.425      ; 7.724      ;
; -6.440 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~69  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.305      ; 7.057      ;
; -6.422 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.028      ; 6.762      ;
; -6.421 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.028      ; 6.761      ;
; -6.413 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.438      ; 7.703      ;
; -6.402 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 0.703      ; 7.096      ;
; -6.396 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.028      ; 6.736      ;
; -6.363 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.037      ; 6.712      ;
; -6.362 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~70  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.037      ; 6.711      ;
; -6.355 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.127      ; 7.182      ;
; -6.353 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.028      ; 6.693      ;
; -6.339 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~29  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.306      ; 6.957      ;
; -6.327 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.150      ; 7.176      ;
; -6.301 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~97  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.383      ; 6.996      ;
; -6.283 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.680      ; 7.275      ;
; -6.282 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.062      ; 6.656      ;
; -6.279 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~39  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.306      ; 6.897      ;
; -6.270 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~25  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.333      ; 6.915      ;
; -6.267 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.405      ; 6.984      ;
; -6.257 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 3.045      ; 8.931      ;
; -6.244 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~23  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.305      ; 6.861      ;
; -6.234 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.873      ; 6.807      ;
; -6.230 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~89  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.287      ; 6.829      ;
; -6.229 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.127      ; 7.056      ;
; -6.212 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.177      ; 7.241      ;
; -6.207 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~46  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.306      ; 6.825      ;
; -6.199 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.145      ; 7.043      ;
; -6.187 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~98  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.383      ; 6.882      ;
; -6.186 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~74  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.406      ; 6.904      ;
; -6.180 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.150      ; 7.029      ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------------+------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                           ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; -6.034 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.783      ; 8.855      ;
; -6.033 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.783      ; 8.854      ;
; -5.839 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.783      ; 8.660      ;
; -5.838 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.783      ; 8.659      ;
; -5.701 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.783      ; 8.522      ;
; -5.700 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.783      ; 8.521      ;
; -5.683 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.535      ; 8.256      ;
; -5.682 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.535      ; 8.255      ;
; -5.562 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.783      ; 8.383      ;
; -5.561 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.783      ; 8.382      ;
; -5.540 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.783      ; 8.361      ;
; -5.539 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.783      ; 8.360      ;
; -5.317 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.781      ; 8.136      ;
; -5.316 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.781      ; 8.135      ;
; -5.257 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.783      ; 8.078      ;
; -5.256 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.783      ; 8.077      ;
; -5.223 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.796      ; 8.057      ;
; -5.222 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.796      ; 8.056      ;
; -5.191 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; CLOCK_50    ; 0.500        ; 3.403      ; 9.409      ;
; -5.190 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; CLOCK_50    ; 0.500        ; 3.403      ; 9.408      ;
; -5.159 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.454      ; 7.651      ;
; -5.158 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.454      ; 7.650      ;
; -4.991 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~87  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.535      ; 7.564      ;
; -4.990 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~87  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.535      ; 7.563      ;
; -4.974 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~90  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.451      ; 7.463      ;
; -4.973 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~90  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.451      ; 7.462      ;
; -4.956 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.535      ; 7.529      ;
; -4.955 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.535      ; 7.528      ;
; -4.938 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.205      ; 7.181      ;
; -4.937 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.205      ; 7.180      ;
; -4.895 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.541      ; 7.474      ;
; -4.894 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.541      ; 7.473      ;
; -4.854 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.781      ; 7.673      ;
; -4.853 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.781      ; 7.672      ;
; -4.713 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.781      ; 7.532      ;
; -4.712 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.781      ; 7.531      ;
; -4.691 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; CLOCK_50    ; 1.000        ; 3.403      ; 9.409      ;
; -4.690 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; CLOCK_50    ; 1.000        ; 3.403      ; 9.408      ;
; -4.633 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.783      ; 7.454      ;
; -4.632 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.783      ; 7.453      ;
; -4.567 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.807      ; 7.412      ;
; -4.566 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.807      ; 7.411      ;
; -4.533 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.454      ; 7.025      ;
; -4.532 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.454      ; 7.024      ;
; -4.515 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.781      ; 7.334      ;
; -4.514 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.781      ; 7.333      ;
; -4.472 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.451      ; 6.961      ;
; -4.471 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.451      ; 6.960      ;
; -4.467 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.560      ; 7.065      ;
; -4.466 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.560      ; 7.064      ;
; -4.400 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.884      ; 7.322      ;
; -4.399 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.884      ; 7.321      ;
; -4.388 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~72  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.196      ; 6.622      ;
; -4.387 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~72  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.196      ; 6.621      ;
; -4.313 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.530      ; 6.881      ;
; -4.312 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.530      ; 6.880      ;
; -4.303 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~95  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.781      ; 7.122      ;
; -4.302 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~95  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.781      ; 7.121      ;
; -4.261 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~96  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.529      ; 6.828      ;
; -4.260 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~96  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.529      ; 6.827      ;
; -4.230 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~22  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.806      ; 7.074      ;
; -4.229 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~22  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.806      ; 7.073      ;
; -4.174 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~71  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.196      ; 6.408      ;
; -4.173 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~71  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.196      ; 6.407      ;
; -4.168 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.911      ; 7.117      ;
; -4.167 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.911      ; 7.116      ;
; -4.156 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.527      ; 6.721      ;
; -4.156 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.806      ; 7.000      ;
; -4.155 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.527      ; 6.720      ;
; -4.155 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.806      ; 6.999      ;
; -4.139 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~34  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.560      ; 6.737      ;
; -4.138 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~34  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.560      ; 6.736      ;
; -4.087 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.176      ; 6.301      ;
; -4.086 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.176      ; 6.300      ;
; -4.082 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~30  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.906      ; 7.026      ;
; -4.081 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~30  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.906      ; 7.025      ;
; -4.058 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.806      ; 6.902      ;
; -4.057 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.806      ; 6.901      ;
; -4.056 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.906      ; 7.000      ;
; -4.055 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.906      ; 6.999      ;
; -4.035 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.529      ; 6.602      ;
; -4.034 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.529      ; 6.601      ;
; -4.013 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.454      ; 6.505      ;
; -4.012 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.454      ; 6.504      ;
; -3.946 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.556      ; 6.540      ;
; -3.945 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.556      ; 6.539      ;
; -3.942 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.531      ; 6.511      ;
; -3.941 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~38  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.807      ; 6.786      ;
; -3.941 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.531      ; 6.510      ;
; -3.940 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~38  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.807      ; 6.785      ;
; -3.933 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.533      ; 6.504      ;
; -3.932 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.533      ; 6.503      ;
; -3.909 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.906      ; 6.853      ;
; -3.908 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.906      ; 6.852      ;
; -3.887 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.529      ; 6.454      ;
; -3.886 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.529      ; 6.453      ;
; -3.886 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.529      ; 6.453      ;
; -3.886 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.533      ; 6.457      ;
; -3.885 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.529      ; 6.452      ;
; -3.885 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.533      ; 6.456      ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                         ; Launch Clock ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; -2.192 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 1.000        ; -1.151     ; 0.990      ;
; -2.099 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 1.000        ; -1.125     ; 0.810      ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'                                                                                                                                                                                                                                ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                            ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -8.885 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 14.034     ; 5.426      ;
; -8.811 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.868     ; 5.334      ;
; -8.707 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.856     ; 5.426      ;
; -8.644 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.881     ; 5.514      ;
; -8.643 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.881     ; 5.515      ;
; -8.640 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.376     ; 5.013      ;
; -8.636 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.377     ; 5.018      ;
; -8.633 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.690     ; 5.334      ;
; -8.621 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.357     ; 5.013      ;
; -8.617 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.358     ; 5.018      ;
; -8.579 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.888     ; 5.586      ;
; -8.578 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.889     ; 5.588      ;
; -8.466 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.703     ; 5.514      ;
; -8.465 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.703     ; 5.515      ;
; -8.401 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.710     ; 5.586      ;
; -8.400 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.711     ; 5.588      ;
; -8.385 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 14.034     ; 5.426      ;
; -8.345 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.892     ; 5.824      ;
; -8.320 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.894     ; 5.851      ;
; -8.311 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.868     ; 5.334      ;
; -8.241 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 12.426     ; 4.185      ;
; -8.207 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.856     ; 5.426      ;
; -8.167 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 12.260     ; 4.093      ;
; -8.167 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.714     ; 5.824      ;
; -8.144 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.881     ; 5.514      ;
; -8.143 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.881     ; 5.515      ;
; -8.142 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.716     ; 5.851      ;
; -8.140 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.376     ; 5.013      ;
; -8.136 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.377     ; 5.018      ;
; -8.133 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.690     ; 5.334      ;
; -8.121 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.357     ; 5.013      ;
; -8.117 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.358     ; 5.018      ;
; -8.092 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.388     ; 5.573      ;
; -8.079 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.888     ; 5.586      ;
; -8.078 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.889     ; 5.588      ;
; -8.073 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.369     ; 5.573      ;
; -8.058 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.384     ; 5.603      ;
; -8.039 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.365     ; 5.603      ;
; -8.000 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 12.273     ; 4.273      ;
; -7.999 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 12.273     ; 4.274      ;
; -7.996 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 11.768     ; 3.772      ;
; -7.992 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 11.769     ; 3.777      ;
; -7.966 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.703     ; 5.514      ;
; -7.965 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.703     ; 5.515      ;
; -7.935 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 12.280     ; 4.345      ;
; -7.934 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 12.281     ; 4.347      ;
; -7.904 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.384     ; 5.757      ;
; -7.901 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.710     ; 5.586      ;
; -7.900 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.711     ; 5.588      ;
; -7.885 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.365     ; 5.757      ;
; -7.856 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.401     ; 5.822      ;
; -7.855 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.400     ; 5.822      ;
; -7.845 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.892     ; 5.824      ;
; -7.841 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.384     ; 5.820      ;
; -7.837 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.382     ; 5.822      ;
; -7.836 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.381     ; 5.822      ;
; -7.822 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.365     ; 5.820      ;
; -7.820 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.894     ; 5.851      ;
; -7.701 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 12.284     ; 4.583      ;
; -7.676 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 12.286     ; 4.610      ;
; -7.667 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.714     ; 5.824      ;
; -7.664 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 12.184     ; 4.520      ;
; -7.651 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 12.414     ; 4.763      ;
; -7.642 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.716     ; 5.851      ;
; -7.592 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.388     ; 5.573      ;
; -7.590 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 12.018     ; 4.428      ;
; -7.589 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 12.427     ; 4.838      ;
; -7.577 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 12.248     ; 4.671      ;
; -7.573 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.369     ; 5.573      ;
; -7.563 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 12.248     ; 4.185      ;
; -7.558 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.384     ; 5.603      ;
; -7.539 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.365     ; 5.603      ;
; -7.523 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 11.836     ; 4.313      ;
; -7.515 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 12.261     ; 4.746      ;
; -7.496 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 12.414     ; 4.918      ;
; -7.489 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 12.082     ; 4.093      ;
; -7.477 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 11.749     ; 3.772      ;
; -7.473 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 11.750     ; 3.777      ;
; -7.449 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 11.670     ; 4.221      ;
; -7.448 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 11.780     ; 4.332      ;
; -7.423 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 12.031     ; 4.608      ;
; -7.422 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 12.031     ; 4.609      ;
; -7.422 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 12.248     ; 4.826      ;
; -7.419 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 11.526     ; 4.107      ;
; -7.415 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 11.527     ; 4.112      ;
; -7.414 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 11.776     ; 4.362      ;
; -7.410 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 12.261     ; 4.851      ;
; -7.409 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 12.261     ; 4.852      ;
; -7.406 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 11.756     ; 4.350      ;
; -7.404 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.384     ; 5.757      ;
; -7.402 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 11.757     ; 4.355      ;
; -7.385 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.365     ; 5.757      ;
; -7.358 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 12.038     ; 4.680      ;
; -7.357 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 12.039     ; 4.682      ;
; -7.356 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.401     ; 5.822      ;
; -7.355 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.400     ; 5.822      ;
; -7.348 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 12.274     ; 4.926      ;
; -7.347 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 12.274     ; 4.927      ;
; -7.345 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 12.268     ; 4.923      ;
; -7.344 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 11.769     ; 4.425      ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'                                                                                                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                            ; Launch Clock                                                        ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; -3.295 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.707      ; 1.689      ;
; -3.000 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.563      ; 1.840      ;
; -2.795 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.707      ; 1.689      ;
; -2.500 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.563      ; 1.840      ;
; -0.307 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.043      ; 5.013      ;
; -0.303 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.044      ; 5.018      ;
; 0.186  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.963      ; 5.426      ;
; 0.193  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.043      ; 5.013      ;
; 0.197  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.044      ; 5.018      ;
; 0.241  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.055      ; 5.573      ;
; 0.260  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.797      ; 5.334      ;
; 0.275  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.051      ; 5.603      ;
; 0.427  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.810      ; 5.514      ;
; 0.428  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.810      ; 5.515      ;
; 0.429  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.051      ; 5.757      ;
; 0.462  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.707      ; 5.446      ;
; 0.477  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.068      ; 5.822      ;
; 0.478  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.067      ; 5.822      ;
; 0.492  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.817      ; 5.586      ;
; 0.492  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.051      ; 5.820      ;
; 0.493  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.818      ; 5.588      ;
; 0.686  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.963      ; 5.426      ;
; 0.726  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.821      ; 5.824      ;
; 0.741  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.055      ; 5.573      ;
; 0.751  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.823      ; 5.851      ;
; 0.760  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.797      ; 5.334      ;
; 0.775  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.051      ; 5.603      ;
; 0.837  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.435      ; 3.772      ;
; 0.841  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.436      ; 3.777      ;
; 0.927  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.810      ; 5.514      ;
; 0.928  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.810      ; 5.515      ;
; 0.929  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.051      ; 5.757      ;
; 0.962  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.707      ; 5.446      ;
; 0.977  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.068      ; 5.822      ;
; 0.978  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.067      ; 5.822      ;
; 0.992  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.817      ; 5.586      ;
; 0.992  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.051      ; 5.820      ;
; 0.993  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.818      ; 5.588      ;
; 1.106  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.099      ; 4.205      ;
; 1.113  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.563      ; 5.953      ;
; 1.171  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.888      ; 4.059      ;
; 1.175  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.889      ; 4.064      ;
; 1.226  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.821      ; 5.824      ;
; 1.251  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.823      ; 5.851      ;
; 1.330  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.355      ; 4.185      ;
; 1.385  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.447      ; 4.332      ;
; 1.404  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.189      ; 4.093      ;
; 1.414  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.193      ; 4.107      ;
; 1.418  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.194      ; 4.112      ;
; 1.419  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.443      ; 4.362      ;
; 1.427  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.423      ; 4.350      ;
; 1.431  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.424      ; 4.355      ;
; 1.489  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.436      ; 4.425      ;
; 1.493  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.437      ; 4.430      ;
; 1.555  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.845      ; 3.900      ;
; 1.559  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.846      ; 3.905      ;
; 1.571  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.202      ; 4.273      ;
; 1.572  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.202      ; 4.274      ;
; 1.573  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.443      ; 4.516      ;
; 1.582  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.423      ; 4.505      ;
; 1.586  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.424      ; 4.510      ;
; 1.613  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.563      ; 5.953      ;
; 1.621  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.460      ; 4.581      ;
; 1.622  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.459      ; 4.581      ;
; 1.636  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.209      ; 4.345      ;
; 1.636  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.443      ; 4.579      ;
; 1.637  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.210      ; 4.347      ;
; 1.664  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.808      ; 4.472      ;
; 1.683  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.857      ; 4.540      ;
; 1.684  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.896      ; 4.580      ;
; 1.696  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.087      ; 4.783      ;
; 1.709  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 0.088      ; 1.797      ;
; 1.719  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.900      ; 4.619      ;
; 1.738  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.642      ; 4.380      ;
; 1.753  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.896      ; 4.649      ;
; 1.757  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.955      ; 4.712      ;
; 1.758  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.100      ; 4.858      ;
; 1.774  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.423      ; 4.697      ;
; 1.778  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.424      ; 4.702      ;
; 1.824  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.509      ; 4.333      ;
; 1.851  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.087      ; 4.938      ;
; 1.870  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.213      ; 4.583      ;
; 1.895  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.215      ; 4.610      ;
; 1.905  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.655      ; 4.560      ;
; 1.906  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.655      ; 4.561      ;
; 1.907  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.113      ; 4.520      ;
; 1.920  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.343      ; 4.763      ;
; 1.927  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.201      ; 4.628      ;
; 1.936  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.444      ; 4.880      ;
; 1.942  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 0.088      ; 2.030      ;
; 1.955  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.913      ; 4.868      ;
; 1.956  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.912      ; 4.868      ;
; 1.959  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 0.088      ; 2.047      ;
; 1.962  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.205      ; 4.667      ;
; 1.970  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.662      ; 4.632      ;
; 1.970  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.896      ; 4.866      ;
; 1.971  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.663      ; 4.634      ;
; 1.975  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.435      ; 4.910      ;
; 1.981  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.947      ; 4.428      ;
; 1.982  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.356      ; 4.838      ;
+--------+-------------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                             ;
+--------+-------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                               ; Launch Clock                                                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; -2.691 ; clk_proc                                                                ; clk_proc                                                              ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.859      ; 0.731      ;
; -2.191 ; clk_proc                                                                ; clk_proc                                                              ; clk_proc                                                              ; CLOCK_50    ; -0.500       ; 2.859      ; 0.731      ;
; -1.657 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50    ; 0.000        ; 2.863      ; 1.769      ;
; -1.534 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 0.000        ; 3.403      ; 2.432      ;
; -1.530 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 0.000        ; 3.403      ; 2.436      ;
; -1.312 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50    ; 0.000        ; 2.854      ; 2.105      ;
; -1.157 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50    ; -0.500       ; 2.863      ; 1.769      ;
; -1.034 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; -0.500       ; 3.403      ; 2.432      ;
; -1.030 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; -0.500       ; 3.403      ; 2.436      ;
; -0.812 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50    ; -0.500       ; 2.854      ; 2.105      ;
; 0.105  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; 0.000        ; 3.403      ; 4.071      ;
; 0.135  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; 0.000        ; 3.403      ; 4.101      ;
; 0.445  ; ticks[0]                                                                ; ticks[0]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ticks[1]                                                                ; ticks[1]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ticks[2]                                                                ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.605  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 3.403      ; 4.071      ;
; 0.628  ; ticks[0]                                                                ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.914      ;
; 0.629  ; ticks[0]                                                                ; ticks[1]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.915      ;
; 0.631  ; ticks[0]                                                                ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.917      ;
; 0.635  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 3.403      ; 4.101      ;
; 0.759  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.795      ; 2.840      ;
; 0.789  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.795      ; 2.870      ;
; 0.969  ; ticks[1]                                                                ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.255      ;
; 0.969  ; ticks[1]                                                                ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.255      ;
; 1.005  ; ticks[2]                                                                ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.291      ;
; 1.101  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.783      ; 3.170      ;
; 1.131  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.783      ; 3.200      ;
; 1.249  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.783      ; 3.318      ;
; 1.279  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.783      ; 3.348      ;
; 1.408  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.391      ; 2.585      ;
; 1.409  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.391      ; 2.586      ;
; 1.426  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; -0.554     ; 1.158      ;
; 1.446  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.783      ; 3.515      ;
; 1.470  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; -0.554     ; 1.202      ;
; 1.476  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.783      ; 3.545      ;
; 1.624  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.796      ; 3.706      ;
; 1.627  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.796      ; 3.709      ;
; 1.690  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.205      ; 3.181      ;
; 1.693  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.205      ; 3.184      ;
; 1.846  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.778      ; 3.910      ;
; 1.849  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.778      ; 3.913      ;
; 2.192  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.205      ; 3.683      ;
; 2.195  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.205      ; 3.686      ;
; 2.246  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.160      ; 4.692      ;
; 2.249  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.160      ; 4.695      ;
; 2.382  ; proc:proc0|unidad_control:unidad_control0|bus_ir[3]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.205      ; 3.873      ;
; 2.385  ; proc:proc0|unidad_control:unidad_control0|bus_ir[3]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.205      ; 3.876      ;
; 2.419  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[5] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.392      ; 3.597      ;
; 2.422  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[5] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.392      ; 3.600      ;
; 2.432  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.527      ; 4.245      ;
; 2.433  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.527      ; 4.246      ;
; 2.437  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.180      ; 4.903      ;
; 2.440  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.180      ; 4.906      ;
; 2.452  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~60                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.893      ; 4.631      ;
; 2.455  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~60                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.893      ; 4.634      ;
; 2.485  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.778      ; 4.549      ;
; 2.488  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.778      ; 4.552      ;
; 2.591  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~79                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.903      ; 4.780      ;
; 2.593  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.160      ; 5.039      ;
; 2.594  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~79                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.903      ; 4.783      ;
; 2.596  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.160      ; 5.042      ;
; 2.771  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.160      ; 5.217      ;
; 2.771  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[4] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.990      ; 4.547      ;
; 2.774  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.160      ; 5.220      ;
; 2.774  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[4] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.990      ; 4.550      ;
; 2.784  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~63                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.904      ; 4.974      ;
; 2.785  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.563      ; 4.634      ;
; 2.787  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~63                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.904      ; 4.977      ;
; 2.788  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.563      ; 4.637      ;
; 2.789  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.390      ; 3.965      ;
; 2.792  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.390      ; 3.968      ;
; 2.802  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~62                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.904      ; 4.992      ;
; 2.805  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~62                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.904      ; 4.995      ;
; 2.867  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.181      ; 5.334      ;
; 2.868  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.180      ; 5.334      ;
; 2.870  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.181      ; 5.337      ;
; 2.871  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.180      ; 5.337      ;
; 2.892  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.778      ; 4.956      ;
; 2.895  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.778      ; 4.959      ;
; 2.906  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.160      ; 5.352      ;
; 2.909  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.160      ; 5.355      ;
; 2.959  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[3] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.987      ; 4.732      ;
; 2.962  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[3] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.987      ; 4.735      ;
; 2.982  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~76                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.894      ; 5.162      ;
; 2.985  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~76                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.894      ; 5.165      ;
; 2.998  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.160      ; 5.444      ;
; 3.001  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.160      ; 5.447      ;
; 3.006  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.778      ; 5.070      ;
; 3.009  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.778      ; 5.073      ;
; 3.078  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.776      ; 5.140      ;
; 3.079  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.776      ; 5.141      ;
; 3.086  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~75                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.894      ; 5.266      ;
; 3.089  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~75                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.894      ; 5.269      ;
; 3.096  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.778      ; 5.160      ;
; 3.099  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.778      ; 5.163      ;
; 3.121  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.160      ; 5.567      ;
; 3.123  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~61                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.776      ; 5.185      ;
; 3.124  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.160      ; 5.570      ;
; 3.126  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~61                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.776      ; 5.188      ;
; 3.164  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.553      ; 5.003      ;
+--------+-------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'                                                                                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+---------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                                 ; Launch Clock                                                        ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+---------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -1.633 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 3.045      ; 1.689      ;
; -1.338 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.901      ; 1.840      ;
; -1.133 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 3.045      ; 1.689      ;
; -0.838 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.901      ; 1.840      ;
; 0.698  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.902      ; 3.877      ;
; 1.198  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.902      ; 3.877      ;
; 1.526  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.531      ; 2.557      ;
; 1.659  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.548      ; 2.707      ;
; 1.727  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.133      ; 2.360      ;
; 1.743  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.294      ; 2.537      ;
; 1.916  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.519      ; 2.935      ;
; 2.014  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.132      ; 2.646      ;
; 2.075  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 0.890      ; 2.965      ;
; 2.095  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.531      ; 3.126      ;
; 2.115  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~62                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.271      ; 2.886      ;
; 2.124  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 3.045      ; 5.446      ;
; 2.163  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.133      ; 2.796      ;
; 2.194  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.282      ; 2.976      ;
; 2.277  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~57                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.126      ; 2.903      ;
; 2.278  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.271      ; 3.049      ;
; 2.304  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~63                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.263      ; 3.067      ;
; 2.306  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~78                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.270      ; 3.076      ;
; 2.313  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.143      ; 2.956      ;
; 2.342  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.282      ; 3.124      ;
; 2.433  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.128      ; 3.061      ;
; 2.438  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~55                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.892      ; 2.830      ;
; 2.443  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.519      ; 3.462      ;
; 2.490  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.139      ; 3.129      ;
; 2.528  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.154      ; 3.182      ;
; 2.539  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.282      ; 3.321      ;
; 2.558  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~74                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.275      ; 3.333      ;
; 2.585  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.550      ; 3.635      ;
; 2.624  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 3.045      ; 5.446      ;
; 2.657  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.142      ; 3.299      ;
; 2.663  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.527      ; 3.690      ;
; 2.739  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~89                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.138      ; 3.377      ;
; 2.763  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~54                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.893      ; 3.156      ;
; 2.768  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.437      ; 4.205      ;
; 2.775  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.901      ; 5.953      ;
; 2.837  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.127      ; 3.464      ;
; 2.838  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~79                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.262      ; 3.600      ;
; 2.840  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.527      ; 3.867      ;
; 2.868  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~58                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.144      ; 3.512      ;
; 2.897  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.128      ; 3.525      ;
; 2.943  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.126      ; 3.569      ;
; 2.954  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~49                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.549      ; 4.003      ;
; 2.957  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~73                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.182      ; 3.639      ;
; 2.974  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.529      ; 4.003      ;
; 3.007  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.142      ; 3.649      ;
; 3.009  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~81                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.251      ; 3.760      ;
; 3.033  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.151      ; 3.684      ;
; 3.040  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.877      ; 3.417      ;
; 3.053  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~60                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.249      ; 3.802      ;
; 3.063  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~48                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.167      ; 3.730      ;
; 3.071  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.150      ; 3.721      ;
; 3.076  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.125      ; 3.701      ;
; 3.084  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~56                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.125      ; 3.709      ;
; 3.085  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[5] ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 0.891      ; 3.976      ;
; 3.099  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~31                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.806      ; 4.405      ;
; 3.102  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~61                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.145      ; 3.747      ;
; 3.136  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.155      ; 3.791      ;
; 3.146  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~70                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.898      ; 3.544      ;
; 3.205  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~33                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.274      ; 3.979      ;
; 3.209  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.240      ; 3.949      ;
; 3.226  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.143      ; 3.869      ;
; 3.239  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~32                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.166      ; 3.905      ;
; 3.243  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.551      ; 4.294      ;
; 3.247  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~59                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.264      ; 4.011      ;
; 3.265  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.127      ; 3.892      ;
; 3.275  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.901      ; 5.953      ;
; 3.290  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.295      ; 4.085      ;
; 3.314  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.152      ; 3.966      ;
; 3.345  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.195      ; 4.540      ;
; 3.356  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.704      ; 3.560      ;
; 3.358  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.425      ; 4.783      ;
; 3.372  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.274      ; 4.146      ;
; 3.391  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.132      ; 4.023      ;
; 3.396  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.913      ; 3.809      ;
; 3.419  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.293      ; 4.712      ;
; 3.420  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.438      ; 4.858      ;
; 3.421  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.133      ; 4.054      ;
; 3.426  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~87                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.894      ; 3.820      ;
; 3.437  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[4] ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.489      ; 4.926      ;
; 3.439  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.552      ; 4.491      ;
; 3.451  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.924      ; 3.875      ;
; 3.455  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 0.889      ; 4.344      ;
; 3.457  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~44                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.537      ; 4.494      ;
; 3.484  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~64                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.893      ; 3.877      ;
; 3.485  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.822      ; 3.807      ;
; 3.486  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 0.847      ; 4.333      ;
; 3.492  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.534      ; 3.526      ;
; 3.505  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.813      ; 3.818      ;
; 3.512  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.277      ; 4.289      ;
; 3.513  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.425      ; 4.938      ;
; 3.533  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.153      ; 4.186      ;
; 3.536  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~39                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.166      ; 4.202      ;
; 3.546  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.132      ; 4.178      ;
; 3.550  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.529      ; 4.579      ;
; 3.564  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~40                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.124      ; 4.188      ;
; 3.585  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.913      ; 3.998      ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+---------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_proc'                                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                            ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; 0.491 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 1.872      ; 2.926      ;
; 0.612 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.IDLE ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.FETCH ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.898      ;
; 0.625 ; proc:proc0|unidad_control:unidad_control0|new_pc[15]              ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.911      ;
; 0.767 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~71             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.207      ; 3.537      ;
; 0.935 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 1.622      ; 3.120      ;
; 0.967 ; proc:proc0|unidad_control:unidad_control0|new_pc[1]               ; proc:proc0|unidad_control:unidad_control0|new_pc[1]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.253      ;
; 0.972 ; proc:proc0|unidad_control:unidad_control0|new_pc[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.258      ;
; 0.975 ; proc:proc0|unidad_control:unidad_control0|new_pc[2]               ; proc:proc0|unidad_control:unidad_control0|new_pc[2]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; proc:proc0|unidad_control:unidad_control0|new_pc[3]               ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; proc:proc0|unidad_control:unidad_control0|new_pc[10]              ; proc:proc0|unidad_control:unidad_control0|new_pc[10]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; proc:proc0|unidad_control:unidad_control0|new_pc[5]               ; proc:proc0|unidad_control:unidad_control0|new_pc[5]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; proc:proc0|unidad_control:unidad_control0|new_pc[8]               ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; proc:proc0|unidad_control:unidad_control0|new_pc[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.263      ;
; 0.991 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 1.872      ; 2.926      ;
; 1.015 ; proc:proc0|unidad_control:unidad_control0|new_pc[9]               ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; proc:proc0|unidad_control:unidad_control0|new_pc[4]               ; proc:proc0|unidad_control:unidad_control0|new_pc[4]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; proc:proc0|unidad_control:unidad_control0|new_pc[6]               ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; proc:proc0|unidad_control:unidad_control0|new_pc[7]               ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; proc:proc0|unidad_control:unidad_control0|new_pc[11]              ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; proc:proc0|unidad_control:unidad_control0|new_pc[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.302      ;
; 1.267 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~71             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 2.207      ; 3.537      ;
; 1.338 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 1.872      ; 3.773      ;
; 1.393 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~72             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.207      ; 4.163      ;
; 1.399 ; proc:proc0|unidad_control:unidad_control0|new_pc[1]               ; proc:proc0|unidad_control:unidad_control0|new_pc[2]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.685      ;
; 1.404 ; proc:proc0|unidad_control:unidad_control0|new_pc[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.690      ;
; 1.407 ; proc:proc0|unidad_control:unidad_control0|new_pc[2]               ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; proc:proc0|unidad_control:unidad_control0|new_pc[3]               ; proc:proc0|unidad_control:unidad_control0|new_pc[4]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; proc:proc0|unidad_control:unidad_control0|new_pc[10]              ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; proc:proc0|unidad_control:unidad_control0|new_pc[5]               ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; proc:proc0|unidad_control:unidad_control0|new_pc[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.695      ;
; 1.421 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 1.870      ; 3.854      ;
; 1.429 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[1]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.517      ; 4.509      ;
; 1.429 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[2]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.517      ; 4.509      ;
; 1.429 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.517      ; 4.509      ;
; 1.429 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[4]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.517      ; 4.509      ;
; 1.429 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[5]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.517      ; 4.509      ;
; 1.429 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.517      ; 4.509      ;
; 1.429 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.517      ; 4.509      ;
; 1.429 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.517      ; 4.509      ;
; 1.429 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.517      ; 4.509      ;
; 1.429 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[10]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.517      ; 4.509      ;
; 1.429 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.517      ; 4.509      ;
; 1.429 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.517      ; 4.509      ;
; 1.429 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.517      ; 4.509      ;
; 1.429 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.517      ; 4.509      ;
; 1.429 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.517      ; 4.509      ;
; 1.435 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 1.622      ; 3.120      ;
; 1.448 ; proc:proc0|unidad_control:unidad_control0|new_pc[9]               ; proc:proc0|unidad_control:unidad_control0|new_pc[10]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.734      ;
; 1.449 ; proc:proc0|unidad_control:unidad_control0|new_pc[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; proc:proc0|unidad_control:unidad_control0|new_pc[4]               ; proc:proc0|unidad_control:unidad_control0|new_pc[5]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; proc:proc0|unidad_control:unidad_control0|new_pc[7]               ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; proc:proc0|unidad_control:unidad_control0|new_pc[11]              ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; proc:proc0|unidad_control:unidad_control0|new_pc[6]               ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.735      ;
; 1.450 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 1.870      ; 3.883      ;
; 1.479 ; proc:proc0|unidad_control:unidad_control0|new_pc[1]               ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.765      ;
; 1.487 ; proc:proc0|unidad_control:unidad_control0|new_pc[2]               ; proc:proc0|unidad_control:unidad_control0|new_pc[4]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.773      ;
; 1.488 ; proc:proc0|unidad_control:unidad_control0|new_pc[3]               ; proc:proc0|unidad_control:unidad_control0|new_pc[5]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.774      ;
; 1.488 ; proc:proc0|unidad_control:unidad_control0|new_pc[10]              ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; proc:proc0|unidad_control:unidad_control0|new_pc[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; proc:proc0|unidad_control:unidad_control0|new_pc[5]               ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.775      ;
; 1.510 ; proc:proc0|unidad_control:unidad_control0|new_pc[8]               ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.796      ;
; 1.528 ; proc:proc0|unidad_control:unidad_control0|new_pc[9]               ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.814      ;
; 1.529 ; proc:proc0|unidad_control:unidad_control0|new_pc[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; proc:proc0|unidad_control:unidad_control0|new_pc[4]               ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; proc:proc0|unidad_control:unidad_control0|new_pc[11]              ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; proc:proc0|unidad_control:unidad_control0|new_pc[6]               ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.815      ;
; 1.559 ; proc:proc0|unidad_control:unidad_control0|new_pc[1]               ; proc:proc0|unidad_control:unidad_control0|new_pc[4]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.845      ;
; 1.562 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.229      ; 4.354      ;
; 1.564 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.227      ; 4.354      ;
; 1.567 ; proc:proc0|unidad_control:unidad_control0|new_pc[2]               ; proc:proc0|unidad_control:unidad_control0|new_pc[5]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.853      ;
; 1.568 ; proc:proc0|unidad_control:unidad_control0|new_pc[3]               ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.854      ;
; 1.568 ; proc:proc0|unidad_control:unidad_control0|new_pc[10]              ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.854      ;
; 1.569 ; proc:proc0|unidad_control:unidad_control0|new_pc[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.855      ;
; 1.569 ; proc:proc0|unidad_control:unidad_control0|new_pc[5]               ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.855      ;
; 1.579 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.FETCH ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.909      ; 2.774      ;
; 1.590 ; proc:proc0|unidad_control:unidad_control0|new_pc[8]               ; proc:proc0|unidad_control:unidad_control0|new_pc[10]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.876      ;
; 1.608 ; proc:proc0|unidad_control:unidad_control0|new_pc[9]               ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.894      ;
; 1.609 ; proc:proc0|unidad_control:unidad_control0|new_pc[11]              ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.895      ;
; 1.609 ; proc:proc0|unidad_control:unidad_control0|new_pc[4]               ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.895      ;
; 1.623 ; proc:proc0|unidad_control:unidad_control0|new_pc[7]               ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.909      ;
; 1.623 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 1.873      ; 4.059      ;
; 1.639 ; proc:proc0|unidad_control:unidad_control0|new_pc[1]               ; proc:proc0|unidad_control:unidad_control0|new_pc[5]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.925      ;
; 1.647 ; proc:proc0|unidad_control:unidad_control0|new_pc[2]               ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.933      ;
; 1.648 ; proc:proc0|unidad_control:unidad_control0|new_pc[10]              ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.934      ;
; 1.648 ; proc:proc0|unidad_control:unidad_control0|new_pc[3]               ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.934      ;
; 1.670 ; proc:proc0|unidad_control:unidad_control0|new_pc[8]               ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.956      ;
; 1.688 ; proc:proc0|unidad_control:unidad_control0|new_pc[9]               ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.974      ;
; 1.689 ; proc:proc0|unidad_control:unidad_control0|new_pc[11]              ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.975      ;
; 1.689 ; proc:proc0|unidad_control:unidad_control0|new_pc[4]               ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.975      ;
; 1.703 ; proc:proc0|unidad_control:unidad_control0|new_pc[7]               ; proc:proc0|unidad_control:unidad_control0|new_pc[10]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.989      ;
; 1.703 ; proc:proc0|unidad_control:unidad_control0|new_pc[6]               ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.989      ;
; 1.710 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~96             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 1.874      ; 4.147      ;
; 1.719 ; proc:proc0|unidad_control:unidad_control0|new_pc[1]               ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 2.005      ;
; 1.727 ; proc:proc0|unidad_control:unidad_control0|new_pc[2]               ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 2.013      ;
; 1.728 ; proc:proc0|unidad_control:unidad_control0|new_pc[10]              ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 2.014      ;
; 1.728 ; proc:proc0|unidad_control:unidad_control0|new_pc[3]               ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 2.014      ;
; 1.743 ; proc:proc0|unidad_control:unidad_control0|new_pc[5]               ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 2.029      ;
; 1.750 ; proc:proc0|unidad_control:unidad_control0|new_pc[8]               ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 2.036      ;
; 1.768 ; proc:proc0|unidad_control:unidad_control0|new_pc[9]               ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 2.054      ;
; 1.783 ; proc:proc0|unidad_control:unidad_control0|new_pc[7]               ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 2.069      ;
+-------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                         ; Launch Clock ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; 1.935 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 0.000        ; -1.125     ; 0.810      ;
; 2.141 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 0.000        ; -1.151     ; 0.990      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'                                                                                                             ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+--------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                                                             ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+--------------------------------------------------------------------+
; -5.771 ; -5.771       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; -5.771 ; -5.771       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; -5.771 ; -5.771       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; -5.771 ; -5.771       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; -5.771 ; -5.771       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; -5.771 ; -5.771       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; -5.771 ; -5.771       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; -5.771 ; -5.771       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; -5.771 ; -5.771       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; -5.771 ; -5.771       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; -5.771 ; -5.771       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; -5.771 ; -5.771       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; -5.771 ; -5.771       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; -5.771 ; -5.771       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; -5.771 ; -5.771       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; -5.771 ; -5.771       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; -5.771 ; -5.771       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[0]|datad                            ;
; -5.771 ; -5.771       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[0]|datad                            ;
; -5.771 ; -5.771       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[1]|datad                            ;
; -5.771 ; -5.771       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[1]|datad                            ;
; -5.771 ; -5.771       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[2]|datad                            ;
; -5.771 ; -5.771       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[2]|datad                            ;
; -5.771 ; -5.771       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[3]|datad                            ;
; -5.771 ; -5.771       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[3]|datad                            ;
; -5.771 ; -5.771       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[4]|datad                            ;
; -5.771 ; -5.771       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[4]|datad                            ;
; -5.771 ; -5.771       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[5]|datad                            ;
; -5.771 ; -5.771       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[5]|datad                            ;
; -5.771 ; -5.771       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[6]|datad                            ;
; -5.771 ; -5.771       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[6]|datad                            ;
; -5.771 ; -5.771       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]|datac                            ;
; -5.771 ; -5.771       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]|datac                            ;
; -5.771 ; -5.771       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|inclk[0]                ;
; -5.771 ; -5.771       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|inclk[0]                ;
; -5.771 ; -5.771       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|outclk                  ;
; -5.771 ; -5.771       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|outclk                  ;
; -5.771 ; -5.771       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2|combout                        ;
; -5.771 ; -5.771       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2|combout                        ;
; -5.389 ; -5.389       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ;
; -5.389 ; -5.389       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ;
; -5.389 ; -5.389       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ;
; -5.389 ; -5.389       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ;
; -5.389 ; -5.389       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ;
; -5.389 ; -5.389       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ;
; -5.389 ; -5.389       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ;
; -5.389 ; -5.389       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ;
; -5.389 ; -5.389       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ;
; -5.389 ; -5.389       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ;
; -5.389 ; -5.389       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ;
; -5.389 ; -5.389       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ;
; -5.389 ; -5.389       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ;
; -5.389 ; -5.389       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ;
; -5.389 ; -5.389       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ;
; -5.389 ; -5.389       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ;
; -5.389 ; -5.389       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[10]|datac                           ;
; -5.389 ; -5.389       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[10]|datac                           ;
; -5.389 ; -5.389       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[11]|datac                           ;
; -5.389 ; -5.389       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[11]|datac                           ;
; -5.389 ; -5.389       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[12]|datac                           ;
; -5.389 ; -5.389       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[12]|datac                           ;
; -5.389 ; -5.389       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[13]|datac                           ;
; -5.389 ; -5.389       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[13]|datac                           ;
; -5.389 ; -5.389       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[14]|datac                           ;
; -5.389 ; -5.389       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[14]|datac                           ;
; -5.389 ; -5.389       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[15]|datac                           ;
; -5.389 ; -5.389       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[15]|datac                           ;
; -5.389 ; -5.389       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[15]~5clkctrl|inclk[0]               ;
; -5.389 ; -5.389       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[15]~5clkctrl|inclk[0]               ;
; -5.389 ; -5.389       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[15]~5clkctrl|outclk                 ;
; -5.389 ; -5.389       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[15]~5clkctrl|outclk                 ;
; -5.389 ; -5.389       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[15]~5|combout                       ;
; -5.389 ; -5.389       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[15]~5|combout                       ;
; -5.389 ; -5.389       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[8]|datac                            ;
; -5.389 ; -5.389       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[8]|datac                            ;
; -5.389 ; -5.389       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[9]|datac                            ;
; -5.389 ; -5.389       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[9]|datac                            ;
; -4.321 ; -4.321       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; -4.321 ; -4.321       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; -4.321 ; -4.321       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; -4.321 ; -4.321       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; -4.321 ; -4.321       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; -4.321 ; -4.321       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; -4.321 ; -4.321       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; -4.321 ; -4.321       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; -4.321 ; -4.321       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; -4.321 ; -4.321       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; -4.321 ; -4.321       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; -4.321 ; -4.321       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; -4.321 ; -4.321       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; -4.321 ; -4.321       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; -4.321 ; -4.321       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; -4.321 ; -4.321       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; -4.321 ; -4.321       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[0]|datad                            ;
; -4.321 ; -4.321       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[0]|datad                            ;
; -4.321 ; -4.321       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[1]|datad                            ;
; -4.321 ; -4.321       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[1]|datad                            ;
; -4.321 ; -4.321       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[2]|datad                            ;
; -4.321 ; -4.321       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[2]|datad                            ;
; -4.321 ; -4.321       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[3]|datad                            ;
; -4.321 ; -4.321       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[3]|datad                            ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_proc                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_proc                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[0]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[0]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[1]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[1]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[2]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[2]                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_proc|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_proc|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RD_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RD_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RES_ST|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RES_ST|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.WR_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.WR_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[0]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[0]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[1]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[1]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[2]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[2]|clk                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_proc'                                                                                                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'                                                                                                                 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                 ; Clock Edge ; Target                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-------------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]_464|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]_464|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[10]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[10]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[11]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[11]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[12]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[12]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[13]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[13]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[14]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[14]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[15]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[15]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[1]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[1]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[2]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[2]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[3]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[3]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[4]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[4]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[5]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[5]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[6]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[6]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[7]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[7]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[8]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[8]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[9]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[9]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datad                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datad                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~2clkctrl|inclk[0]                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~2clkctrl|inclk[0]                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~2clkctrl|outclk                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~2clkctrl|outclk                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~2|combout                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~2|combout                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~2|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~2|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|regout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|regout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|outclk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|outclk                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'                                                                                                         ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                               ; Clock Edge ; Target                                                          ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_OE_N|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_OE_N|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_WE_N|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_WE_N|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr0~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr0~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr0~0|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr0~0|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr1~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr1~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr1~0|datab                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr1~0|datab                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|regout                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|regout                      ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'                                                                                                            ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+--------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                              ; Clock Edge ; Target                                                             ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+--------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~2clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~2clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~2clkctrl|outclk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~2clkctrl|outclk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~2|combout                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~2|combout                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~2|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~2|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[0]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[0]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[10]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[10]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[11]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[11]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[12]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[12]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[13]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[13]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[14]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[14]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~5clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~5clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~5clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~5clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~5|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~5|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~5|datac                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~5|datac                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[1]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[1]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[2]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[2]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[3]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[3]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[4]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[4]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[5]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[5]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[6]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[6]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|inclk[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|inclk[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|outclk                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|outclk                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2|combout                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2|combout                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2|dataa                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2|dataa                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[8]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[8]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[9]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[9]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|state.RES_ST|regout                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|state.RES_ST|regout                          ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+--------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                           ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; Data Port    ; Clock Port                                                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                    ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.672  ; 4.672  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.194  ; 4.194  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.206  ; 4.206  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.903  ; 3.903  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.322  ; 4.322  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.667  ; 3.667  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.707  ; 3.707  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.835  ; 3.835  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.274  ; 3.274  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.387  ; 4.387  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.164  ; 4.164  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.827  ; 3.827  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.117  ; 4.117  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.372  ; 4.372  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.094  ; 4.094  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.672  ; 4.672  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.473  ; 4.473  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
; SW[*]        ; clk_proc                                                           ; 3.313  ; 3.313  ; Rise       ; clk_proc                                                           ;
;  SW[9]       ; clk_proc                                                           ; 3.313  ; 3.313  ; Rise       ; clk_proc                                                           ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.686  ; 0.686  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; -0.056 ; -0.056 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; -0.044 ; -0.044 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; -0.347 ; -0.347 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.072  ; 0.072  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; -0.583 ; -0.583 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; -0.543 ; -0.543 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; -0.415 ; -0.415 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; -0.976 ; -0.976 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.401  ; 0.401  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.178  ; 0.178  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; -0.324 ; -0.324 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.131  ; 0.131  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.386  ; 0.386  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.007  ; 0.007  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.686  ; 0.686  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.487  ; 0.487  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.247  ; 2.247  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.572  ; 1.572  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.584  ; 1.584  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.281  ; 1.281  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.700  ; 1.700  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.045  ; 1.045  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.085  ; 1.085  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.213  ; 1.213  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.652  ; 0.652  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.962  ; 1.962  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.739  ; 1.739  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.237  ; 1.237  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.692  ; 1.692  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.947  ; 1.947  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.568  ; 1.568  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.247  ; 2.247  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.048  ; 2.048  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                            ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; Data Port    ; Clock Port                                                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                    ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.109 ; -2.109 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -3.137 ; -3.137 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -3.152 ; -3.152 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.845 ; -2.845 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -3.311 ; -3.311 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.617 ; -2.617 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.661 ; -2.661 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.828 ; -2.828 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.109 ; -2.109 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.965 ; -2.965 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.555 ; -2.555 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.514 ; -2.514 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.825 ; -2.825 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.822 ; -2.822 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.840 ; -2.840 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.863 ; -2.863 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.335 ; -2.335 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
; SW[*]        ; clk_proc                                                           ; 0.050  ; 0.050  ; Rise       ; clk_proc                                                           ;
;  SW[9]       ; clk_proc                                                           ; 0.050  ; 0.050  ; Rise       ; clk_proc                                                           ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.962  ; 6.962  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 5.934  ; 5.934  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 5.919  ; 5.919  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.226  ; 6.226  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 5.760  ; 5.760  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.454  ; 6.454  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.410  ; 6.410  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.243  ; 6.243  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.962  ; 6.962  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.106  ; 6.106  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.516  ; 6.516  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.302  ; 6.302  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.246  ; 6.246  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.249  ; 6.249  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.023  ; 6.023  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.208  ; 6.208  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.553  ; 6.553  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.784  ; 6.784  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 5.756  ; 5.756  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 5.741  ; 5.741  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.048  ; 6.048  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 5.582  ; 5.582  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.276  ; 6.276  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.232  ; 6.232  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.065  ; 6.065  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.784  ; 6.784  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 5.928  ; 5.928  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.338  ; 6.338  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.124  ; 6.124  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.068  ; 6.068  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.071  ; 6.071  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 5.845  ; 5.845  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.030  ; 6.030  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.375  ; 6.375  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                         ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; Data Port      ; Clock Port                                                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                       ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.683  ; 7.683  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.256  ; 7.256  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_DQ[*]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.726  ; 7.726  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.734  ; 6.734  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.438  ; 6.438  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.146  ; 7.146  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.824  ; 6.824  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.428  ; 7.428  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.726  ; 7.726  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.760  ; 6.760  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.502  ; 6.502  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.885  ; 6.885  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.873  ; 6.873  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.493  ; 6.493  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.482  ; 6.482  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.773  ; 6.773  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.798  ; 6.798  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.078  ; 7.078  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.135  ; 7.135  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_OE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 6.944  ; 6.944  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_WE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 6.882  ; 6.882  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 9.345  ; 9.345  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 8.918  ; 8.918  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_ADDR[*]   ; clk_proc                                                              ; 16.554 ; 16.554 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[0]  ; clk_proc                                                              ; 15.405 ; 15.405 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[1]  ; clk_proc                                                              ; 14.859 ; 14.859 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[2]  ; clk_proc                                                              ; 15.552 ; 15.552 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[3]  ; clk_proc                                                              ; 15.670 ; 15.670 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[4]  ; clk_proc                                                              ; 14.806 ; 14.806 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[5]  ; clk_proc                                                              ; 15.781 ; 15.781 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[6]  ; clk_proc                                                              ; 14.592 ; 14.592 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[7]  ; clk_proc                                                              ; 15.003 ; 15.003 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[8]  ; clk_proc                                                              ; 15.640 ; 15.640 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[9]  ; clk_proc                                                              ; 15.205 ; 15.205 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[10] ; clk_proc                                                              ; 15.057 ; 15.057 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[11] ; clk_proc                                                              ; 16.554 ; 16.554 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[12] ; clk_proc                                                              ; 14.777 ; 14.777 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[13] ; clk_proc                                                              ; 15.964 ; 15.964 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[14] ; clk_proc                                                              ; 15.612 ; 15.612 ; Rise       ; clk_proc                                                              ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 15.211 ; 15.211 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.064 ; 14.064 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.516 ; 13.516 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.209 ; 14.209 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.327 ; 14.327 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.463 ; 13.463 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.438 ; 14.438 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.249 ; 13.249 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.660 ; 13.660 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.297 ; 14.297 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.862 ; 13.862 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.714 ; 13.714 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 15.211 ; 15.211 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.434 ; 13.434 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.621 ; 14.621 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.269 ; 14.269 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 15.211 ; 15.211 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.064 ; 14.064 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.516 ; 13.516 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.209 ; 14.209 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.327 ; 14.327 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.463 ; 13.463 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.438 ; 14.438 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.249 ; 13.249 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.660 ; 13.660 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.297 ; 14.297 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.862 ; 13.862 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.714 ; 13.714 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 15.211 ; 15.211 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.434 ; 13.434 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.621 ; 14.621 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.269 ; 14.269 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                 ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; Data Port      ; Clock Port                                                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                       ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.683  ; 7.683  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.256  ; 7.256  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_DQ[*]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.438  ; 6.438  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.734  ; 6.734  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.438  ; 6.438  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.146  ; 7.146  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.824  ; 6.824  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.428  ; 7.428  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.726  ; 7.726  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.760  ; 6.760  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.502  ; 6.502  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.885  ; 6.885  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.873  ; 6.873  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.493  ; 6.493  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.482  ; 6.482  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.773  ; 6.773  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.798  ; 6.798  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.078  ; 7.078  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.135  ; 7.135  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_OE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 6.944  ; 6.944  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_WE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 6.882  ; 6.882  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 9.345  ; 9.345  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 8.918  ; 8.918  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_ADDR[*]   ; clk_proc                                                              ; 7.772  ; 7.772  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[0]  ; clk_proc                                                              ; 8.235  ; 8.235  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[1]  ; clk_proc                                                              ; 8.900  ; 8.900  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[2]  ; clk_proc                                                              ; 9.548  ; 9.548  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[3]  ; clk_proc                                                              ; 8.010  ; 8.010  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[4]  ; clk_proc                                                              ; 8.501  ; 8.501  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[5]  ; clk_proc                                                              ; 8.959  ; 8.959  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[6]  ; clk_proc                                                              ; 8.397  ; 8.397  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[7]  ; clk_proc                                                              ; 8.449  ; 8.449  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[8]  ; clk_proc                                                              ; 8.524  ; 8.524  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[9]  ; clk_proc                                                              ; 7.843  ; 7.843  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[10] ; clk_proc                                                              ; 7.772  ; 7.772  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[11] ; clk_proc                                                              ; 8.210  ; 8.210  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[12] ; clk_proc                                                              ; 8.701  ; 8.701  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[13] ; clk_proc                                                              ; 8.362  ; 8.362  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[14] ; clk_proc                                                              ; 8.252  ; 8.252  ; Rise       ; clk_proc                                                              ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.188  ; 9.123  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.999 ; 10.934 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.010 ; 9.945  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.087 ; 10.087 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.994  ; 9.994  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.500  ; 9.500  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.607 ; 10.542 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.545  ; 9.480  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.050 ; 10.050 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.680 ; 10.658 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.670  ; 9.605  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.277  ; 9.277  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.822 ; 10.757 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.188  ; 9.123  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.392 ; 10.327 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.006 ; 9.941  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.123  ; 9.188  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.934 ; 10.999 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.945  ; 10.010 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.087 ; 10.087 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.994  ; 9.994  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.500  ; 9.500  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.542 ; 10.607 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.480  ; 9.545  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.050 ; 10.050 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.415 ; 10.415 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.605  ; 9.670  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.277  ; 9.277  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.417 ; 10.417 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.123  ; 9.188  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.327 ; 10.378 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.735  ; 9.735  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                                                                                      ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; Rise  ; Fall ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.278 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.324 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.324 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.541 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.278 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.869 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.889 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.840 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.859 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.278 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.880 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.859 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.850 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.580 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.856 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.866 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.850 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                                                                              ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; Rise  ; Fall ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.278 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.324 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.324 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.541 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.278 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.869 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.889 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.840 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.859 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.278 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.880 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.859 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.850 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.580 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.856 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.866 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.850 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                                                                              ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.278     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.324     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.324     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.541     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.278     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.869     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.889     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.840     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.859     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.278     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.880     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.859     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.850     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.580     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.856     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.866     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.850     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                                                                                      ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.278     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.324     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.324     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.541     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.278     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.869     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.889     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.840     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.859     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.278     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.880     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.859     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.850     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.580     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.856     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.866     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.850     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                                       ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; clk_proc                                                              ; -5.392 ; -725.058      ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; -4.117 ; -44.145       ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; -3.252 ; -35.601       ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -2.516 ; -28.400       ;
; CLOCK_50                                                              ; -1.400 ; -2.800        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; -0.596 ; -1.163        ;
+-----------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                                        ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; -3.912 ; -60.191       ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; -1.761 ; -12.516       ;
; CLOCK_50                                                              ; -1.723 ; -6.254        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -1.113 ; -2.388        ;
; clk_proc                                                              ; -0.017 ; -0.122        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 1.162  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                                         ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; -1.833 ; -302.866      ;
; CLOCK_50                                                              ; -1.380 ; -10.380       ;
; clk_proc                                                              ; -0.500 ; -162.000      ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500  ; 0.000         ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 0.500  ; 0.000         ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 0.500  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_proc'                                                                                                                                                                                                                        ;
+--------+--------------------------------------------------------------------+---------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                 ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+---------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; -5.392 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.008     ; 0.916      ;
; -5.389 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.007     ; 0.914      ;
; -5.385 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~31  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.141     ; 0.776      ;
; -5.366 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.028     ; 0.870      ;
; -5.362 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.862     ; 1.032      ;
; -5.358 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.860     ; 1.030      ;
; -5.343 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.760     ; 1.115      ;
; -5.339 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.171     ; 0.700      ;
; -5.339 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.924     ; 0.947      ;
; -5.338 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.172     ; 0.698      ;
; -5.338 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~58  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.953     ; 0.917      ;
; -5.336 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~42  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.951     ; 0.917      ;
; -5.328 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.956     ; 0.904      ;
; -5.324 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.954     ; 0.902      ;
; -5.320 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~61  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.849     ; 1.003      ;
; -5.318 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~45  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.847     ; 1.003      ;
; -5.315 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.182     ; 0.665      ;
; -5.298 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~54  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.877     ; 0.953      ;
; -5.286 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.010     ; 0.808      ;
; -5.278 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.863     ; 0.947      ;
; -5.278 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.864     ; 0.946      ;
; -5.266 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.028     ; 0.770      ;
; -5.263 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.874     ; 0.921      ;
; -5.254 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.961     ; 0.825      ;
; -5.253 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.959     ; 0.826      ;
; -5.247 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.826     ; 0.953      ;
; -5.246 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~90  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.826     ; 0.952      ;
; -5.244 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.887     ; 0.889      ;
; -5.244 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.871     ; 0.905      ;
; -5.243 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.870     ; 0.905      ;
; -5.240 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~56  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.958     ; 0.814      ;
; -5.240 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~55  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.875     ; 0.897      ;
; -5.239 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~39  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.974     ; 0.797      ;
; -5.239 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~23  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.975     ; 0.796      ;
; -5.238 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~40  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.956     ; 0.814      ;
; -5.229 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~89  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.956     ; 0.805      ;
; -5.225 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~41  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.951     ; 0.806      ;
; -5.223 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~57  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.953     ; 0.802      ;
; -5.223 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~98  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.914     ; 0.841      ;
; -5.223 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~47  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.057     ; 0.698      ;
; -5.220 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.978     ; 0.774      ;
; -5.220 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.977     ; 0.775      ;
; -5.217 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.027     ; 0.722      ;
; -5.213 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~49  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.027     ; 0.718      ;
; -5.204 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~75  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.073     ; 0.663      ;
; -5.201 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~74  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.023     ; 0.710      ;
; -5.200 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~59  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.073     ; 0.659      ;
; -5.196 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.022     ; 0.706      ;
; -5.195 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.957     ; 0.770      ;
; -5.190 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~77  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.861     ; 0.861      ;
; -5.184 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.029     ; 0.687      ;
; -5.182 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.872     ; 0.842      ;
; -5.182 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.873     ; 0.841      ;
; -5.178 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.861     ; 0.849      ;
; -5.178 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.028     ; 0.682      ;
; -5.178 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.873     ; 0.837      ;
; -5.175 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.859     ; 0.848      ;
; -5.170 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.943     ; 0.759      ;
; -5.162 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.010     ; 0.684      ;
; -5.157 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~95  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.867     ; 0.822      ;
; -5.155 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.893     ; 0.794      ;
; -5.155 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~38  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.976     ; 0.711      ;
; -5.149 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~53  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.876     ; 0.805      ;
; -5.149 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.767     ; 0.914      ;
; -5.148 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.768     ; 0.912      ;
; -5.147 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~73  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.984     ; 0.695      ;
; -5.147 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~25  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.984     ; 0.695      ;
; -5.146 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.876     ; 0.802      ;
; -5.135 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.861     ; 0.806      ;
; -5.135 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.859     ; 0.808      ;
; -5.130 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~32  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.866     ; 0.796      ;
; -5.129 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~48  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.865     ; 0.796      ;
; -5.126 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.033     ; 0.625      ;
; -5.125 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.791     ; 0.866      ;
; -5.124 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.791     ; 0.865      ;
; -5.121 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~69  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.958     ; 0.695      ;
; -5.114 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~30  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.940     ; 0.706      ;
; -5.099 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~29  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.860     ; 0.771      ;
; -5.087 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.857     ; 0.762      ;
; -5.087 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~44  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.027     ; 0.592      ;
; -5.085 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~63  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.935     ; 0.682      ;
; -5.083 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.781     ; 0.834      ;
; -5.073 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.030     ; 0.575      ;
; -5.072 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.029     ; 0.575      ;
; -5.070 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.872     ; 0.730      ;
; -5.068 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.856     ; 0.744      ;
; -5.068 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~46  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.885     ; 0.715      ;
; -5.063 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~62  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.936     ; 0.659      ;
; -5.063 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.868     ; 0.727      ;
; -5.062 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.973     ; 0.621      ;
; -5.060 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~22  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.977     ; 0.615      ;
; -5.025 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~64  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.766     ; 0.791      ;
; -5.022 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~80  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.764     ; 0.790      ;
; -5.020 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~33  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.927     ; 0.625      ;
; -5.017 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.082     ; 0.467      ;
; -5.017 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.878     ; 0.671      ;
; -5.003 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.788     ; 0.747      ;
; -4.985 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.859     ; 0.658      ;
; -4.985 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.855     ; 0.662      ;
; -4.984 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.857     ; 0.659      ;
+--------+--------------------------------------------------------------------+---------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'                                                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                            ; Launch Clock                                         ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; -4.117 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -3.251     ; 0.960      ;
; -4.061 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -3.240     ; 0.926      ;
; -3.981 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -3.239     ; 0.849      ;
; -3.910 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -3.259     ; 0.759      ;
; -3.905 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -3.261     ; 0.755      ;
; -3.890 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -3.253     ; 0.744      ;
; -3.878 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -3.252     ; 0.729      ;
; -3.789 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -3.252     ; 0.633      ;
; -3.575 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -3.209     ; 0.960      ;
; -3.519 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -3.198     ; 0.926      ;
; -3.439 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -3.197     ; 0.849      ;
; -3.368 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -3.217     ; 0.759      ;
; -3.363 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -3.219     ; 0.755      ;
; -3.348 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -3.211     ; 0.744      ;
; -3.336 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -3.210     ; 0.729      ;
; -3.247 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -3.210     ; 0.633      ;
; -1.588 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.801      ; 3.483      ;
; -1.520 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.801      ; 3.415      ;
; -1.475 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.801      ; 3.370      ;
; -1.474 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.812      ; 3.391      ;
; -1.423 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.669      ; 3.229      ;
; -1.414 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.801      ; 3.309      ;
; -1.408 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.801      ; 3.303      ;
; -1.406 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.812      ; 3.323      ;
; -1.405 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.668      ; 3.210      ;
; -1.387 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.801      ; 3.282      ;
; -1.379 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.808      ; 3.281      ;
; -1.374 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.791      ; 3.276      ;
; -1.374 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.793      ; 3.275      ;
; -1.373 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.800      ; 3.269      ;
; -1.362 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.813      ; 3.282      ;
; -1.361 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.812      ; 3.278      ;
; -1.355 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.669      ; 3.161      ;
; -1.354 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.800      ; 3.257      ;
; -1.337 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.668      ; 3.142      ;
; -1.325 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.664      ; 3.130      ;
; -1.315 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.666      ; 3.132      ;
; -1.310 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.669      ; 3.116      ;
; -1.306 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.791      ; 3.208      ;
; -1.306 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.793      ; 3.207      ;
; -1.305 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.800      ; 3.201      ;
; -1.300 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.812      ; 3.217      ;
; -1.295 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.659      ; 3.100      ;
; -1.294 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.812      ; 3.211      ;
; -1.294 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.813      ; 3.214      ;
; -1.292 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.668      ; 3.097      ;
; -1.289 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.659      ; 3.102      ;
; -1.286 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.800      ; 3.189      ;
; -1.283 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.719      ; 3.102      ;
; -1.275 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132           ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.722      ; 3.091      ;
; -1.273 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.812      ; 3.190      ;
; -1.265 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.819      ; 3.189      ;
; -1.261 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.791      ; 3.163      ;
; -1.261 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.793      ; 3.162      ;
; -1.260 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.800      ; 3.156      ;
; -1.259 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.719      ; 3.072      ;
; -1.257 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.664      ; 3.062      ;
; -1.254 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.652      ; 3.048      ;
; -1.249 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.669      ; 3.055      ;
; -1.249 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.813      ; 3.169      ;
; -1.247 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.666      ; 3.064      ;
; -1.243 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.669      ; 3.049      ;
; -1.241 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.800      ; 3.144      ;
; -1.231 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.668      ; 3.036      ;
; -1.227 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.659      ; 3.032      ;
; -1.225 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.799      ; 3.131      ;
; -1.225 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.668      ; 3.030      ;
; -1.222 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.669      ; 3.028      ;
; -1.221 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.659      ; 3.034      ;
; -1.215 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.719      ; 3.034      ;
; -1.214 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.676      ; 3.027      ;
; -1.212 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.664      ; 3.017      ;
; -1.204 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.589      ; 2.887      ;
; -1.204 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.668      ; 3.009      ;
; -1.202 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.666      ; 3.019      ;
; -1.200 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.791      ; 3.102      ;
; -1.200 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.793      ; 3.101      ;
; -1.199 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.800      ; 3.095      ;
; -1.196 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.675      ; 3.008      ;
; -1.194 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.791      ; 3.096      ;
; -1.194 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.793      ; 3.095      ;
; -1.193 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.800      ; 3.089      ;
; -1.188 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.813      ; 3.108      ;
; -1.186 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.652      ; 2.980      ;
; -1.182 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.813      ; 3.102      ;
; -1.182 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.659      ; 2.987      ;
; -1.180 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.800      ; 3.083      ;
; -1.176 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.659      ; 2.989      ;
; -1.174 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.800      ; 3.077      ;
; -1.173 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.791      ; 3.075      ;
; -1.173 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.793      ; 3.074      ;
; -1.172 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.800      ; 3.068      ;
; -1.170 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.719      ; 2.989      ;
; -1.165 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.798      ; 3.074      ;
; -1.165 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.800      ; 3.073      ;
; -1.164 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.807      ; 3.067      ;
; -1.161 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132           ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.733      ; 2.999      ;
; -1.161 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.813      ; 3.081      ;
; -1.157 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.799      ; 3.063      ;
; -1.153 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.820      ; 3.080      ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'                                                                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------+-------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                                 ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+-------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -3.252 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -2.386     ; 0.960      ;
; -3.196 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -2.375     ; 0.926      ;
; -3.116 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -2.374     ; 0.849      ;
; -3.045 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -2.394     ; 0.759      ;
; -3.040 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -2.396     ; 0.755      ;
; -3.025 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -2.388     ; 0.744      ;
; -3.013 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -2.387     ; 0.729      ;
; -2.924 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -2.387     ; 0.633      ;
; -2.710 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -2.344     ; 0.960      ;
; -2.654 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -2.333     ; 0.926      ;
; -2.642 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -1.776     ; 0.960      ;
; -2.586 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -1.765     ; 0.926      ;
; -2.574 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -2.332     ; 0.849      ;
; -2.506 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -1.764     ; 0.849      ;
; -2.503 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -2.352     ; 0.759      ;
; -2.498 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -2.354     ; 0.755      ;
; -2.483 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -2.346     ; 0.744      ;
; -2.471 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -2.345     ; 0.729      ;
; -2.435 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -1.784     ; 0.759      ;
; -2.430 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -1.786     ; 0.755      ;
; -2.415 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -1.778     ; 0.744      ;
; -2.403 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -1.777     ; 0.729      ;
; -2.382 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -2.345     ; 0.633      ;
; -2.314 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -1.777     ; 0.633      ;
; -2.184 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -1.818     ; 0.960      ;
; -2.128 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -1.807     ; 0.926      ;
; -2.048 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -1.806     ; 0.849      ;
; -1.977 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -1.826     ; 0.759      ;
; -1.972 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -1.828     ; 0.755      ;
; -1.957 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -1.820     ; 0.744      ;
; -1.945 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -1.819     ; 0.729      ;
; -1.856 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -1.819     ; 0.633      ;
; -1.145 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]               ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[4] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.453     ; 0.832      ;
; -1.136 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.017     ; 1.255      ;
; -1.124 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.016     ; 1.251      ;
; -1.116 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.017     ; 1.235      ;
; -1.104 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.016     ; 1.231      ;
; -1.073 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.017     ; 1.192      ;
; -1.061 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.016     ; 1.188      ;
; -1.031 ; proc:proc0|unidad_control:unidad_control0|bus_ir[3]               ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[3] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.450     ; 0.803      ;
; -1.022 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]               ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[2] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.756     ; 0.355      ;
; -1.014 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.755     ; 0.350      ;
; -1.009 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.017     ; 1.128      ;
; -1.000 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]               ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[1] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.756     ; 0.351      ;
; -0.887 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.009     ; 1.021      ;
; -0.830 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]               ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.010     ; 0.956      ;
; -0.820 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]               ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.009     ; 0.954      ;
; -0.723 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.666      ; 3.483      ;
; -0.655 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.666      ; 3.415      ;
; -0.610 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.666      ; 3.370      ;
; -0.609 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.677      ; 3.391      ;
; -0.593 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]               ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[5] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.011     ; 0.738      ;
; -0.549 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.666      ; 3.309      ;
; -0.543 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.666      ; 3.303      ;
; -0.541 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.677      ; 3.323      ;
; -0.522 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.666      ; 3.282      ;
; -0.514 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.673      ; 3.281      ;
; -0.509 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.656      ; 3.276      ;
; -0.509 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.658      ; 3.275      ;
; -0.508 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.665      ; 3.269      ;
; -0.497 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.678      ; 3.282      ;
; -0.496 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.677      ; 3.278      ;
; -0.489 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.665      ; 3.257      ;
; -0.465 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.627      ; 3.229      ;
; -0.447 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.626      ; 3.210      ;
; -0.441 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.656      ; 3.208      ;
; -0.441 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.658      ; 3.207      ;
; -0.440 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.665      ; 3.201      ;
; -0.435 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.677      ; 3.217      ;
; -0.429 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.677      ; 3.211      ;
; -0.429 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.678      ; 3.214      ;
; -0.421 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.665      ; 3.189      ;
; -0.410 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132           ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.587      ; 3.091      ;
; -0.408 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.677      ; 3.190      ;
; -0.400 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.684      ; 3.189      ;
; -0.397 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.627      ; 3.161      ;
; -0.396 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.656      ; 3.163      ;
; -0.396 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.658      ; 3.162      ;
; -0.395 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.665      ; 3.156      ;
; -0.394 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.584      ; 3.072      ;
; -0.384 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.678      ; 3.169      ;
; -0.379 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.626      ; 3.142      ;
; -0.376 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.665      ; 3.144      ;
; -0.367 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.622      ; 3.130      ;
; -0.360 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.664      ; 3.131      ;
; -0.360 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 0.737      ; 1.374      ;
; -0.357 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.624      ; 3.132      ;
; -0.352 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.627      ; 3.116      ;
; -0.348 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 0.738      ; 1.370      ;
; -0.339 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.454      ; 2.887      ;
; -0.337 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.617      ; 3.100      ;
; -0.335 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.656      ; 3.102      ;
; -0.335 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.658      ; 3.101      ;
; -0.334 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.665      ; 3.095      ;
; -0.334 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.626      ; 3.097      ;
; -0.331 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.617      ; 3.102      ;
; -0.329 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.656      ; 3.096      ;
; -0.329 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.658      ; 3.095      ;
; -0.328 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.665      ; 3.089      ;
; -0.325 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.677      ; 3.102      ;
+--------+-------------------------------------------------------------------+-------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'                                                                                                                                                                                                                          ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------------+------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                                 ; Launch Clock                                         ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------------+------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -2.516 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.845      ; 3.456      ;
; -2.448 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.845      ; 3.388      ;
; -2.406 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.763      ; 3.264      ;
; -2.403 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.845      ; 3.343      ;
; -2.342 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.845      ; 3.282      ;
; -2.336 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.845      ; 3.276      ;
; -2.268 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.845      ; 3.208      ;
; -2.260 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.852      ; 3.207      ;
; -2.242 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.845      ; 3.182      ;
; -2.219 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.721      ; 3.035      ;
; -2.156 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.766      ; 3.017      ;
; -2.140 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.763      ; 2.998      ;
; -2.127 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.633      ; 2.855      ;
; -2.120 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~87  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.763      ; 2.978      ;
; -2.112 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~90  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.721      ; 2.928      ;
; -2.095 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.807      ; 3.055      ;
; -2.057 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.845      ; 2.997      ;
; -2.048 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.845      ; 2.988      ;
; -2.047 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.845      ; 2.987      ;
; -1.997 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.859      ; 2.951      ;
; -1.974 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.721      ; 2.790      ;
; -1.967 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.807      ; 2.927      ;
; -1.941 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.721      ; 2.757      ;
; -1.934 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~72  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.629      ; 2.658      ;
; -1.933 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.807      ; 2.893      ;
; -1.920 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.845      ; 2.860      ;
; -1.903 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.761      ; 2.759      ;
; -1.858 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.782      ; 2.735      ;
; -1.852 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.758      ; 2.705      ;
; -1.849 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~71  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.629      ; 2.573      ;
; -1.849 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.903      ; 2.847      ;
; -1.842 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~22  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.863      ; 2.800      ;
; -1.831 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.919      ; 2.845      ;
; -1.830 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~95  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.845      ; 2.770      ;
; -1.823 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.599      ; 3.658      ;
; -1.814 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.863      ; 2.772      ;
; -1.806 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.759      ; 2.660      ;
; -1.801 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.863      ; 2.759      ;
; -1.789 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.759      ; 2.643      ;
; -1.788 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~96  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.757      ; 2.640      ;
; -1.784 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.721      ; 2.600      ;
; -1.779 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.762      ; 2.636      ;
; -1.774 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.759      ; 2.628      ;
; -1.773 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.759      ; 2.627      ;
; -1.750 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.759      ; 2.604      ;
; -1.746 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~30  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.917      ; 2.758      ;
; -1.738 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~38  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.862      ; 2.695      ;
; -1.737 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.917      ; 2.749      ;
; -1.733 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.759      ; 2.587      ;
; -1.729 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~69  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.860      ; 2.684      ;
; -1.726 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.619      ; 2.440      ;
; -1.724 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.721      ; 2.598      ;
; -1.722 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 0.835      ; 3.206      ;
; -1.711 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~34  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.782      ; 2.588      ;
; -1.708 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.761      ; 2.564      ;
; -1.701 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.759      ; 2.555      ;
; -1.700 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.790      ; 2.719      ;
; -1.697 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.778      ; 2.570      ;
; -1.695 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~70  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.761      ; 2.551      ;
; -1.673 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.917      ; 2.685      ;
; -1.672 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.759      ; 2.526      ;
; -1.671 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.805      ; 2.705      ;
; -1.666 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.764      ; 2.525      ;
; -1.656 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.764      ; 2.515      ;
; -1.654 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 0.835      ; 3.138      ;
; -1.652 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.704      ; 2.585      ;
; -1.650 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.790      ; 2.669      ;
; -1.637 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~39  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.862      ; 2.594      ;
; -1.631 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~25  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.879      ; 2.605      ;
; -1.624 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~23  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.863      ; 2.582      ;
; -1.617 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.782      ; 2.494      ;
; -1.615 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~29  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.859      ; 2.569      ;
; -1.615 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.805      ; 2.649      ;
; -1.613 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~89  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.851      ; 2.559      ;
; -1.610 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.758      ; 2.463      ;
; -1.609 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 0.835      ; 3.093      ;
; -1.603 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.809      ; 2.641      ;
; -1.599 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 0.883      ; 3.091      ;
; -1.591 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.758      ; 2.444      ;
; -1.587 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.017      ; 2.699      ;
; -1.583 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.917      ; 2.595      ;
; -1.583 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.782      ; 2.460      ;
; -1.572 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.862      ; 2.529      ;
; -1.571 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.758      ; 2.424      ;
; -1.571 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~46  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.862      ; 2.528      ;
; -1.565 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.808      ; 2.596      ;
; -1.565 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~74  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.918      ; 2.578      ;
; -1.555 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.792      ; 2.572      ;
; -1.552 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~45  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.808      ; 2.513      ;
; -1.551 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~97  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.903      ; 2.549      ;
; -1.548 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 0.835      ; 3.032      ;
; -1.542 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 0.835      ; 3.026      ;
; -1.541 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.757      ; 2.393      ;
; -1.534 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~48  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.862      ; 2.491      ;
; -1.531 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 0.883      ; 3.023      ;
; -1.529 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.589      ; 3.408      ;
; -1.529 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~98  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.903      ; 2.527      ;
; -1.524 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~32  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.863      ; 2.482      ;
; -1.521 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 0.835      ; 3.005      ;
; -1.519 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~54  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.763      ; 2.377      ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------------+------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                           ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; -1.400 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.896      ; 3.328      ;
; -1.400 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.896      ; 3.328      ;
; -1.332 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.896      ; 3.260      ;
; -1.332 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.896      ; 3.260      ;
; -1.290 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.814      ; 3.136      ;
; -1.290 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.814      ; 3.136      ;
; -1.287 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.896      ; 3.215      ;
; -1.287 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.896      ; 3.215      ;
; -1.226 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.896      ; 3.154      ;
; -1.226 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.896      ; 3.154      ;
; -1.220 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.896      ; 3.148      ;
; -1.220 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.896      ; 3.148      ;
; -1.207 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; CLOCK_50    ; 0.500        ; 1.650      ; 3.530      ;
; -1.207 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; CLOCK_50    ; 0.500        ; 1.650      ; 3.530      ;
; -1.152 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.896      ; 3.080      ;
; -1.152 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.896      ; 3.080      ;
; -1.144 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.903      ; 3.079      ;
; -1.144 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.903      ; 3.079      ;
; -1.126 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.896      ; 3.054      ;
; -1.126 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.896      ; 3.054      ;
; -1.103 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.772      ; 2.907      ;
; -1.103 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.772      ; 2.907      ;
; -1.040 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.817      ; 2.889      ;
; -1.040 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.817      ; 2.889      ;
; -1.024 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.814      ; 2.870      ;
; -1.024 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.814      ; 2.870      ;
; -1.011 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.684      ; 2.727      ;
; -1.011 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.684      ; 2.727      ;
; -1.004 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~87                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.814      ; 2.850      ;
; -1.004 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~87                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.814      ; 2.850      ;
; -0.996 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~90                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.772      ; 2.800      ;
; -0.996 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~90                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.772      ; 2.800      ;
; -0.941 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.896      ; 2.869      ;
; -0.941 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.896      ; 2.869      ;
; -0.932 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.896      ; 2.860      ;
; -0.932 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.896      ; 2.860      ;
; -0.931 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.896      ; 2.859      ;
; -0.931 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.896      ; 2.859      ;
; -0.881 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.910      ; 2.823      ;
; -0.881 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.910      ; 2.823      ;
; -0.858 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.772      ; 2.662      ;
; -0.858 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.772      ; 2.662      ;
; -0.825 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.772      ; 2.629      ;
; -0.825 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.772      ; 2.629      ;
; -0.818 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~72                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.680      ; 2.530      ;
; -0.818 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~72                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.680      ; 2.530      ;
; -0.804 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.896      ; 2.732      ;
; -0.804 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.896      ; 2.732      ;
; -0.787 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.812      ; 2.631      ;
; -0.787 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.812      ; 2.631      ;
; -0.742 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.833      ; 2.607      ;
; -0.742 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.833      ; 2.607      ;
; -0.736 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.809      ; 2.577      ;
; -0.736 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.809      ; 2.577      ;
; -0.733 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~71                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.680      ; 2.445      ;
; -0.733 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~71                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.680      ; 2.445      ;
; -0.733 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.954      ; 2.719      ;
; -0.733 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.954      ; 2.719      ;
; -0.726 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~22                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.914      ; 2.672      ;
; -0.726 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~22                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.914      ; 2.672      ;
; -0.723 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[2] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; CLOCK_50    ; 0.500        ; 0.861      ; 2.116      ;
; -0.723 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[2] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; CLOCK_50    ; 0.500        ; 0.861      ; 2.116      ;
; -0.715 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.970      ; 2.717      ;
; -0.715 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.970      ; 2.717      ;
; -0.714 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~95                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.896      ; 2.642      ;
; -0.714 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~95                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.896      ; 2.642      ;
; -0.707 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; CLOCK_50    ; 1.000        ; 1.650      ; 3.530      ;
; -0.707 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; CLOCK_50    ; 1.000        ; 1.650      ; 3.530      ;
; -0.698 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.914      ; 2.644      ;
; -0.698 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.914      ; 2.644      ;
; -0.690 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.810      ; 2.532      ;
; -0.690 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.810      ; 2.532      ;
; -0.685 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.914      ; 2.631      ;
; -0.685 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.914      ; 2.631      ;
; -0.673 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.810      ; 2.515      ;
; -0.673 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.810      ; 2.515      ;
; -0.672 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~96                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.808      ; 2.512      ;
; -0.672 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~96                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.808      ; 2.512      ;
; -0.668 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.772      ; 2.472      ;
; -0.668 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.772      ; 2.472      ;
; -0.663 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.813      ; 2.508      ;
; -0.663 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.813      ; 2.508      ;
; -0.658 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.810      ; 2.500      ;
; -0.658 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.810      ; 2.500      ;
; -0.657 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.810      ; 2.499      ;
; -0.657 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.810      ; 2.499      ;
; -0.634 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.810      ; 2.476      ;
; -0.634 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.810      ; 2.476      ;
; -0.630 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~30                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.968      ; 2.630      ;
; -0.630 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~30                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.968      ; 2.630      ;
; -0.622 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~38                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.913      ; 2.567      ;
; -0.622 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~38                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.913      ; 2.567      ;
; -0.621 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.968      ; 2.621      ;
; -0.621 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.968      ; 2.621      ;
; -0.617 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.810      ; 2.459      ;
; -0.617 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.810      ; 2.459      ;
; -0.613 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~69                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.911      ; 2.556      ;
; -0.613 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~69                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.911      ; 2.556      ;
; -0.610 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.670      ; 2.312      ;
; -0.610 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.670      ; 2.312      ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                         ; Launch Clock ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; -0.596 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 1.000        ; -0.824     ; 0.415      ;
; -0.567 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 1.000        ; -0.814     ; 0.348      ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'                                                                                                                                                                                                                                      ;
+--------+-------------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                            ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -3.912 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.806      ; 2.035      ;
; -3.899 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.739      ; 1.981      ;
; -3.888 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.600      ; 1.853      ;
; -3.887 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.602      ; 1.856      ;
; -3.873 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.585      ; 1.853      ;
; -3.872 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.587      ; 1.856      ;
; -3.870 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.764      ; 2.035      ;
; -3.857 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.697      ; 1.981      ;
; -3.854 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.746      ; 2.033      ;
; -3.852 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.746      ; 2.035      ;
; -3.829 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.753      ; 2.065      ;
; -3.829 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.751      ; 2.063      ;
; -3.812 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.704      ; 2.033      ;
; -3.810 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.704      ; 2.035      ;
; -3.787 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.711      ; 2.065      ;
; -3.787 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.709      ; 2.063      ;
; -3.753 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.755      ; 2.143      ;
; -3.735 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.756      ; 2.162      ;
; -3.711 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.713      ; 2.143      ;
; -3.693 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.714      ; 2.162      ;
; -3.691 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.610      ; 2.060      ;
; -3.676 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.595      ; 2.060      ;
; -3.667 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.609      ; 2.083      ;
; -3.652 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.594      ; 2.083      ;
; -3.630 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.608      ; 2.119      ;
; -3.615 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.593      ; 2.119      ;
; -3.591 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.621      ; 2.171      ;
; -3.591 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.622      ; 2.172      ;
; -3.583 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.609      ; 2.167      ;
; -3.576 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.606      ; 2.171      ;
; -3.576 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.607      ; 2.172      ;
; -3.568 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.594      ; 2.167      ;
; -3.442 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.060      ; 1.618      ;
; -3.429 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.993      ; 1.564      ;
; -3.412 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 5.806      ; 2.035      ;
; -3.403 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.839      ; 1.436      ;
; -3.402 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.841      ; 1.439      ;
; -3.399 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 5.739      ; 1.981      ;
; -3.388 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 5.600      ; 1.853      ;
; -3.387 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 5.602      ; 1.856      ;
; -3.384 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.000      ; 1.616      ;
; -3.382 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.000      ; 1.618      ;
; -3.373 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 5.585      ; 1.853      ;
; -3.372 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 5.587      ; 1.856      ;
; -3.370 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 5.764      ; 2.035      ;
; -3.359 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.007      ; 1.648      ;
; -3.359 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.005      ; 1.646      ;
; -3.357 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 5.697      ; 1.981      ;
; -3.354 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 5.746      ; 2.033      ;
; -3.352 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 5.746      ; 2.035      ;
; -3.329 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 5.753      ; 2.065      ;
; -3.329 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 5.751      ; 2.063      ;
; -3.322 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.810      ; 1.488      ;
; -3.321 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.812      ; 1.491      ;
; -3.312 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 5.704      ; 2.033      ;
; -3.310 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 5.704      ; 2.035      ;
; -3.304 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.974      ; 1.670      ;
; -3.291 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.907      ; 1.616      ;
; -3.287 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 5.711      ; 2.065      ;
; -3.287 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 5.709      ; 2.063      ;
; -3.283 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.009      ; 1.726      ;
; -3.265 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.010      ; 1.745      ;
; -3.253 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 5.755      ; 2.143      ;
; -3.251 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.052      ; 1.801      ;
; -3.246 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.914      ; 1.668      ;
; -3.244 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.914      ; 1.670      ;
; -3.238 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.985      ; 1.747      ;
; -3.235 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 5.756      ; 2.162      ;
; -3.230 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.985      ; 1.755      ;
; -3.221 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.921      ; 1.700      ;
; -3.221 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.919      ; 1.698      ;
; -3.217 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.918      ; 1.701      ;
; -3.212 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.831      ; 1.619      ;
; -3.211 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.833      ; 1.622      ;
; -3.211 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 5.713      ; 2.143      ;
; -3.206 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.849      ; 1.643      ;
; -3.198 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.059      ; 1.861      ;
; -3.194 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.052      ; 1.858      ;
; -3.193 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.992      ; 1.799      ;
; -3.193 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 5.714      ; 2.162      ;
; -3.191 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.764      ; 1.573      ;
; -3.191 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.992      ; 1.801      ;
; -3.191 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 5.610      ; 2.060      ;
; -3.190 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.766      ; 1.576      ;
; -3.185 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.992      ; 1.807      ;
; -3.182 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.848      ; 1.666      ;
; -3.181 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.985      ; 1.804      ;
; -3.176 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 5.595      ; 2.060      ;
; -3.173 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.818      ; 1.645      ;
; -3.172 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.925      ; 1.753      ;
; -3.170 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.925      ; 1.755      ;
; -3.168 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.999      ; 1.831      ;
; -3.168 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.997      ; 1.829      ;
; -3.167 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 5.609      ; 2.083      ;
; -3.165 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.840      ; 1.675      ;
; -3.159 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.838      ; 1.679      ;
; -3.158 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.840      ; 1.682      ;
; -3.155 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.831      ; 1.676      ;
; -3.154 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.833      ; 1.679      ;
; -3.152 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 4.773      ; 1.621      ;
+--------+-------------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'                                                                                                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                            ; Launch Clock                                                        ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; -1.761 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.285      ; 0.665      ;
; -1.668 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.237      ; 0.710      ;
; -1.261 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.285      ; 0.665      ;
; -1.168 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.237      ; 0.710      ;
; -0.833 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.545      ; 1.853      ;
; -0.832 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.547      ; 1.856      ;
; -0.636 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.555      ; 2.060      ;
; -0.612 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.554      ; 2.083      ;
; -0.579 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.473      ; 2.035      ;
; -0.575 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.553      ; 2.119      ;
; -0.566 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.406      ; 1.981      ;
; -0.536 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.566      ; 2.171      ;
; -0.536 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.567      ; 2.172      ;
; -0.528 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.554      ; 2.167      ;
; -0.521 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.413      ; 2.033      ;
; -0.519 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.413      ; 2.035      ;
; -0.496 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.420      ; 2.065      ;
; -0.496 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.418      ; 2.063      ;
; -0.420 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.422      ; 2.143      ;
; -0.402 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.285      ; 2.024      ;
; -0.402 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.423      ; 2.162      ;
; -0.333 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.545      ; 1.853      ;
; -0.332 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.547      ; 1.856      ;
; -0.267 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.755      ; 1.488      ;
; -0.266 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.757      ; 1.491      ;
; -0.184 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.237      ; 2.194      ;
; -0.136 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.555      ; 2.060      ;
; -0.118 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.763      ; 1.645      ;
; -0.112 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.554      ; 2.083      ;
; -0.079 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.473      ; 2.035      ;
; -0.075 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.553      ; 2.119      ;
; -0.070 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.765      ; 1.695      ;
; -0.066 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.406      ; 1.981      ;
; -0.046 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.764      ; 1.718      ;
; -0.036 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.566      ; 2.171      ;
; -0.036 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.567      ; 2.172      ;
; -0.028 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.554      ; 2.167      ;
; -0.021 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.413      ; 2.033      ;
; -0.019 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.413      ; 2.035      ;
; -0.013 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.683      ; 1.670      ;
; 0.000  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.616      ; 1.616      ;
; 0.003  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.764      ; 1.767      ;
; 0.004  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.420      ; 2.065      ;
; 0.004  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.418      ; 2.063      ;
; 0.011  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.777      ; 1.788      ;
; 0.030  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.776      ; 1.806      ;
; 0.045  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.623      ; 1.668      ;
; 0.047  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.623      ; 1.670      ;
; 0.068  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.539      ; 1.607      ;
; 0.070  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.630      ; 1.700      ;
; 0.070  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.628      ; 1.698      ;
; 0.080  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.422      ; 2.143      ;
; 0.098  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.285      ; 2.024      ;
; 0.098  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.423      ; 2.162      ;
; 0.137  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.799      ; 1.436      ;
; 0.138  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.801      ; 1.439      ;
; 0.146  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.632      ; 1.778      ;
; 0.164  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.633      ; 1.797      ;
; 0.259  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.531      ; 1.790      ;
; 0.280  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.464      ; 1.744      ;
; 0.286  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.491      ; 1.777      ;
; 0.312  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.538      ; 1.850      ;
; 0.316  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.531      ; 1.847      ;
; 0.316  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.237      ; 2.194      ;
; 0.328  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.791      ; 1.619      ;
; 0.329  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.793      ; 1.622      ;
; 0.334  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.809      ; 1.643      ;
; 0.345  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.319      ; 1.664      ;
; 0.349  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.724      ; 1.573      ;
; 0.350  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.726      ; 1.576      ;
; 0.358  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.808      ; 1.666      ;
; 0.379  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.531      ; 1.910      ;
; 0.381  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.798      ; 1.679      ;
; 0.382  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.800      ; 1.682      ;
; 0.385  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.791      ; 1.676      ;
; 0.386  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.793      ; 1.679      ;
; 0.389  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.416      ; 1.805      ;
; 0.391  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.727      ; 1.618      ;
; 0.395  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.807      ; 1.702      ;
; 0.404  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.660      ; 1.564      ;
; 0.414  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.579      ; 1.493      ;
; 0.415  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.581      ; 1.496      ;
; 0.434  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.820      ; 1.754      ;
; 0.434  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.821      ; 1.755      ;
; 0.435  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.490      ; 1.925      ;
; 0.442  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.808      ; 1.750      ;
; 0.448  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.791      ; 1.739      ;
; 0.449  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.667      ; 1.616      ;
; 0.449  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.793      ; 1.742      ;
; 0.451  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.667      ; 1.618      ;
; 0.468  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.271      ; 1.739      ;
; 0.474  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.674      ; 1.648      ;
; 0.474  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.672      ; 1.646      ;
; 0.477  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.483      ; 1.960      ;
; 0.498  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.732      ; 1.730      ;
; 0.525  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.801      ; 1.826      ;
; 0.534  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.483      ; 2.017      ;
; 0.537  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.548      ; 2.085      ;
; 0.544  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.806      ; 1.850      ;
; 0.546  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.734      ; 1.780      ;
+--------+-------------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                             ;
+--------+-------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                               ; Launch Clock                                                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.723 ; clk_proc                                                                ; clk_proc                                                              ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.797      ; 0.367      ;
; -1.354 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50    ; 0.000        ; 1.800      ; 0.739      ;
; -1.225 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50    ; 0.000        ; 1.792      ; 0.860      ;
; -1.223 ; clk_proc                                                                ; clk_proc                                                              ; clk_proc                                                              ; CLOCK_50    ; -0.500       ; 1.797      ; 0.367      ;
; -0.977 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 0.000        ; 1.650      ; 0.966      ;
; -0.975 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 0.000        ; 1.650      ; 0.968      ;
; -0.854 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50    ; -0.500       ; 1.800      ; 0.739      ;
; -0.725 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50    ; -0.500       ; 1.792      ; 0.860      ;
; -0.477 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; -0.500       ; 1.650      ; 0.966      ;
; -0.475 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; -0.500       ; 1.650      ; 0.968      ;
; -0.399 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; 0.000        ; 1.650      ; 1.544      ;
; -0.394 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; 0.000        ; 1.650      ; 1.549      ;
; 0.080  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.904      ; 1.136      ;
; 0.085  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.904      ; 1.141      ;
; 0.101  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.650      ; 1.544      ;
; 0.106  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.650      ; 1.549      ;
; 0.177  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.896      ; 1.225      ;
; 0.182  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.896      ; 1.230      ;
; 0.192  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.138      ; 0.482      ;
; 0.215  ; ticks[0]                                                                ; ticks[0]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ticks[1]                                                                ; ticks[1]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ticks[2]                                                                ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.230  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.896      ; 1.278      ;
; 0.230  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.138      ; 0.520      ;
; 0.235  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.896      ; 1.283      ;
; 0.244  ; ticks[0]                                                                ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.246  ; ticks[0]                                                                ; ticks[1]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.398      ;
; 0.248  ; ticks[0]                                                                ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.400      ;
; 0.297  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.896      ; 1.345      ;
; 0.302  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.896      ; 1.350      ;
; 0.359  ; ticks[1]                                                                ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; ticks[1]                                                                ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.368  ; ticks[2]                                                                ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.374  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.903      ; 1.429      ;
; 0.377  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.903      ; 1.432      ;
; 0.406  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 0.913      ; 0.971      ;
; 0.406  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 0.913      ; 0.971      ;
; 0.407  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.684      ; 1.243      ;
; 0.410  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.684      ; 1.246      ;
; 0.438  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.902      ; 1.492      ;
; 0.441  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.902      ; 1.495      ;
; 0.573  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.684      ; 1.409      ;
; 0.576  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.684      ; 1.412      ;
; 0.590  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.058      ; 1.800      ;
; 0.590  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.068      ; 1.810      ;
; 0.593  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.058      ; 1.803      ;
; 0.593  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.068      ; 1.813      ;
; 0.638  ; proc:proc0|unidad_control:unidad_control0|bus_ir[3]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.684      ; 1.474      ;
; 0.641  ; proc:proc0|unidad_control:unidad_control0|bus_ir[3]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.684      ; 1.477      ;
; 0.646  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.902      ; 1.700      ;
; 0.649  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.902      ; 1.703      ;
; 0.660  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~79                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.964      ; 1.776      ;
; 0.663  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~79                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.964      ; 1.779      ;
; 0.678  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~60                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.959      ; 1.789      ;
; 0.681  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~60                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.959      ; 1.792      ;
; 0.681  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.809      ; 1.642      ;
; 0.681  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.809      ; 1.642      ;
; 0.695  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.058      ; 1.905      ;
; 0.698  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.058      ; 1.908      ;
; 0.726  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.068      ; 1.946      ;
; 0.729  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.068      ; 1.949      ;
; 0.731  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~63                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.964      ; 1.847      ;
; 0.734  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~63                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.964      ; 1.850      ;
; 0.735  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.057      ; 1.944      ;
; 0.738  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~62                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.964      ; 1.854      ;
; 0.738  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.057      ; 1.947      ;
; 0.741  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.833      ; 1.726      ;
; 0.741  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~62                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.964      ; 1.857      ;
; 0.744  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.833      ; 1.729      ;
; 0.745  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.068      ; 1.965      ;
; 0.748  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.068      ; 1.968      ;
; 0.750  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[5] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 0.914      ; 1.316      ;
; 0.753  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[5] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 0.914      ; 1.319      ;
; 0.813  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.900      ; 1.865      ;
; 0.816  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.900      ; 1.868      ;
; 0.821  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.058      ; 2.031      ;
; 0.823  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~76                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.959      ; 1.934      ;
; 0.824  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.058      ; 2.034      ;
; 0.826  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~76                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.959      ; 1.937      ;
; 0.844  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.057      ; 2.053      ;
; 0.846  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.058      ; 2.056      ;
; 0.847  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.057      ; 2.056      ;
; 0.849  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.058      ; 2.059      ;
; 0.866  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~75                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.959      ; 1.977      ;
; 0.869  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~75                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.959      ; 1.980      ;
; 0.872  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~61                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.899      ; 1.923      ;
; 0.875  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~61                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.899      ; 1.926      ;
; 0.882  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 0.912      ; 1.446      ;
; 0.882  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 0.912      ; 1.446      ;
; 0.890  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.057      ; 2.099      ;
; 0.893  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.057      ; 2.102      ;
; 0.894  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~49                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.068      ; 2.114      ;
; 0.896  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~78                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.964      ; 2.012      ;
; 0.897  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~49                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.068      ; 2.117      ;
; 0.899  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~78                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.964      ; 2.015      ;
; 0.908  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.902      ; 1.962      ;
; 0.911  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.902      ; 1.965      ;
; 0.912  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.899      ; 1.963      ;
; 0.912  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.899      ; 1.963      ;
; 0.920  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[4] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.137      ; 1.709      ;
+--------+-------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'                                                                                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+---------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                                 ; Launch Clock                                                        ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+---------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -1.113 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.637      ; 0.665      ;
; -1.020 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.589      ; 0.710      ;
; -0.613 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.637      ; 0.665      ;
; -0.520 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.589      ; 0.710      ;
; -0.255 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.599      ; 1.485      ;
; 0.237  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 0.862      ; 1.099      ;
; 0.245  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.599      ; 1.485      ;
; 0.246  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.637      ; 2.024      ;
; 0.464  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.589      ; 2.194      ;
; 0.533  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.969      ; 1.002      ;
; 0.580  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[5] ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 0.863      ; 1.443      ;
; 0.581  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.978      ; 1.059      ;
; 0.637  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.792      ; 0.929      ;
; 0.641  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.853      ; 0.994      ;
; 0.682  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.961      ; 1.143      ;
; 0.689  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.970      ; 1.159      ;
; 0.712  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 0.861      ; 1.573      ;
; 0.716  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 0.891      ; 1.607      ;
; 0.734  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.791      ; 1.025      ;
; 0.746  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.637      ; 2.024      ;
; 0.750  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~62                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.873      ; 1.123      ;
; 0.750  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[4] ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.086      ; 1.836      ;
; 0.751  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.875      ; 1.126      ;
; 0.782  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~78                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.873      ; 1.155      ;
; 0.801  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.792      ; 1.093      ;
; 0.812  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~63                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.868      ; 1.180      ;
; 0.813  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[3] ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.083      ; 1.896      ;
; 0.821  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.845      ; 1.166      ;
; 0.828  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.962      ; 1.290      ;
; 0.841  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.801      ; 1.142      ;
; 0.855  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~57                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.795      ; 1.150      ;
; 0.858  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~74                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.879      ; 1.237      ;
; 0.863  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.798      ; 1.161      ;
; 0.874  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.845      ; 1.219      ;
; 0.907  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 0.883      ; 1.790      ;
; 0.908  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~55                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.718      ; 1.126      ;
; 0.916  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.797      ; 1.213      ;
; 0.920  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.808      ; 1.228      ;
; 0.928  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 0.816      ; 1.744      ;
; 0.934  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 0.843      ; 1.777      ;
; 0.941  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.979      ; 1.420      ;
; 0.941  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.845      ; 1.286      ;
; 0.960  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 0.890      ; 1.850      ;
; 0.962  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.966      ; 1.428      ;
; 0.962  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~79                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.868      ; 1.330      ;
; 0.964  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 0.883      ; 1.847      ;
; 0.964  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.589      ; 2.194      ;
; 0.964  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[1] ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 0.810      ; 1.774      ;
; 0.973  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~89                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.798      ; 1.271      ;
; 0.984  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.800      ; 1.284      ;
; 0.988  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.967      ; 1.455      ;
; 0.993  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 0.671      ; 1.664      ;
; 0.994  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.797      ; 1.291      ;
; 1.000  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~49                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.978      ; 1.478      ;
; 1.007  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~54                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.719      ; 1.226      ;
; 1.009  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~58                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.809      ; 1.318      ;
; 1.026  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 0.809      ; 1.835      ;
; 1.027  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 0.883      ; 1.910      ;
; 1.029  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.796      ; 1.325      ;
; 1.036  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~81                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.865      ; 1.401      ;
; 1.037  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 0.768      ; 1.805      ;
; 1.048  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~31                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.074      ; 1.622      ;
; 1.052  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~60                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.860      ; 1.412      ;
; 1.062  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~73                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.826      ; 1.388      ;
; 1.069  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.705      ; 1.274      ;
; 1.078  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.795      ; 1.373      ;
; 1.083  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 0.842      ; 1.925      ;
; 1.084  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.968      ; 1.552      ;
; 1.087  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~33                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.878      ; 1.465      ;
; 1.088  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.806      ; 1.394      ;
; 1.107  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.809      ; 1.416      ;
; 1.111  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.800      ; 1.411      ;
; 1.111  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~56                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.794      ; 1.405      ;
; 1.116  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 0.623      ; 1.739      ;
; 1.117  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.855      ; 1.472      ;
; 1.120  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[2] ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 0.810      ; 1.930      ;
; 1.125  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 0.835      ; 1.960      ;
; 1.128  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.805      ; 1.433      ;
; 1.129  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.793      ; 1.422      ;
; 1.131  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~70                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.717      ; 1.348      ;
; 1.132  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~61                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.810      ; 1.442      ;
; 1.134  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~59                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.871      ; 1.505      ;
; 1.137  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~48                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.818      ; 1.455      ;
; 1.138  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.979      ; 1.617      ;
; 1.139  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.878      ; 1.517      ;
; 1.149  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.795      ; 1.444      ;
; 1.161  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~32                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.819      ; 1.480      ;
; 1.182  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 0.835      ; 2.017      ;
; 1.185  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 0.900      ; 2.085      ;
; 1.187  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.980      ; 1.667      ;
; 1.189  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~44                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.969      ; 1.658      ;
; 1.199  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.729      ; 1.428      ;
; 1.204  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.852      ; 1.556      ;
; 1.208  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.739      ; 1.447      ;
; 1.208  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.807      ; 1.515      ;
; 1.211  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~87                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.718      ; 1.429      ;
; 1.211  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.791      ; 1.502      ;
; 1.219  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.801      ; 1.520      ;
; 1.224  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.792      ; 1.516      ;
; 1.237  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.633      ; 1.370      ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+---------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_proc'                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                            ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; -0.017 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 0.837      ; 1.113      ;
; -0.007 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[1]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 1.546      ; 1.832      ;
; -0.007 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[2]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 1.546      ; 1.832      ;
; -0.007 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 1.546      ; 1.832      ;
; -0.007 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[4]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 1.546      ; 1.832      ;
; -0.007 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[5]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 1.546      ; 1.832      ;
; -0.007 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 1.546      ; 1.832      ;
; -0.007 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 1.546      ; 1.832      ;
; -0.007 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 1.546      ; 1.832      ;
; -0.007 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 1.546      ; 1.832      ;
; -0.007 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[10]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 1.546      ; 1.832      ;
; -0.007 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 1.546      ; 1.832      ;
; -0.007 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 1.546      ; 1.832      ;
; -0.007 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 1.546      ; 1.832      ;
; -0.007 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 1.546      ; 1.832      ;
; -0.007 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 1.546      ; 1.832      ;
; 0.075  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~71             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 0.970      ; 1.338      ;
; 0.132  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 0.754      ; 1.179      ;
; 0.140  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.FETCH ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.800      ; 1.092      ;
; 0.241  ; proc:proc0|unidad_control:unidad_control0|new_pc[15]              ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.393      ;
; 0.257  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.IDLE ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.FETCH ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.409      ;
; 0.320  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 0.837      ; 1.450      ;
; 0.326  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~72             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 0.970      ; 1.589      ;
; 0.349  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 0.835      ; 1.477      ;
; 0.354  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 0.835      ; 1.482      ;
; 0.357  ; proc:proc0|unidad_control:unidad_control0|new_pc[1]               ; proc:proc0|unidad_control:unidad_control0|new_pc[1]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; proc:proc0|unidad_control:unidad_control0|new_pc[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; proc:proc0|unidad_control:unidad_control0|new_pc[2]               ; proc:proc0|unidad_control:unidad_control0|new_pc[2]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; proc:proc0|unidad_control:unidad_control0|new_pc[3]               ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; proc:proc0|unidad_control:unidad_control0|new_pc[10]              ; proc:proc0|unidad_control:unidad_control0|new_pc[10]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; proc:proc0|unidad_control:unidad_control0|new_pc[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; proc:proc0|unidad_control:unidad_control0|new_pc[5]               ; proc:proc0|unidad_control:unidad_control0|new_pc[5]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; proc:proc0|unidad_control:unidad_control0|new_pc[8]               ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.513      ;
; 0.371  ; proc:proc0|unidad_control:unidad_control0|new_pc[4]               ; proc:proc0|unidad_control:unidad_control0|new_pc[4]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; proc:proc0|unidad_control:unidad_control0|new_pc[9]               ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; proc:proc0|unidad_control:unidad_control0|new_pc[11]              ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; proc:proc0|unidad_control:unidad_control0|new_pc[6]               ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; proc:proc0|unidad_control:unidad_control0|new_pc[7]               ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; proc:proc0|unidad_control:unidad_control0|new_pc[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.524      ;
; 0.394  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 0.980      ; 1.667      ;
; 0.395  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 0.980      ; 1.668      ;
; 0.416  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~96             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 0.842      ; 1.551      ;
; 0.424  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 0.838      ; 1.555      ;
; 0.483  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 0.837      ; 1.113      ;
; 0.493  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[1]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 1.546      ; 1.832      ;
; 0.493  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[2]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 1.546      ; 1.832      ;
; 0.493  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 1.546      ; 1.832      ;
; 0.493  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[4]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 1.546      ; 1.832      ;
; 0.493  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[5]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 1.546      ; 1.832      ;
; 0.493  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 1.546      ; 1.832      ;
; 0.493  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 1.546      ; 1.832      ;
; 0.493  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 1.546      ; 1.832      ;
; 0.493  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 1.546      ; 1.832      ;
; 0.493  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[10]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 1.546      ; 1.832      ;
; 0.493  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 1.546      ; 1.832      ;
; 0.493  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 1.546      ; 1.832      ;
; 0.493  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 1.546      ; 1.832      ;
; 0.493  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 1.546      ; 1.832      ;
; 0.493  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 1.546      ; 1.832      ;
; 0.495  ; proc:proc0|unidad_control:unidad_control0|new_pc[1]               ; proc:proc0|unidad_control:unidad_control0|new_pc[2]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; proc:proc0|unidad_control:unidad_control0|new_pc[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; proc:proc0|unidad_control:unidad_control0|new_pc[2]               ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; proc:proc0|unidad_control:unidad_control0|new_pc[3]               ; proc:proc0|unidad_control:unidad_control0|new_pc[4]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; proc:proc0|unidad_control:unidad_control0|new_pc[10]              ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; proc:proc0|unidad_control:unidad_control0|new_pc[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; proc:proc0|unidad_control:unidad_control0|new_pc[5]               ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.651      ;
; 0.511  ; proc:proc0|unidad_control:unidad_control0|new_pc[9]               ; proc:proc0|unidad_control:unidad_control0|new_pc[10]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; proc:proc0|unidad_control:unidad_control0|new_pc[11]              ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; proc:proc0|unidad_control:unidad_control0|new_pc[4]               ; proc:proc0|unidad_control:unidad_control0|new_pc[5]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; proc:proc0|unidad_control:unidad_control0|new_pc[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; proc:proc0|unidad_control:unidad_control0|new_pc[7]               ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; proc:proc0|unidad_control:unidad_control0|new_pc[6]               ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~29             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 0.740      ; 1.545      ;
; 0.515  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 0.878      ; 1.686      ;
; 0.518  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 0.878      ; 1.689      ;
; 0.520  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 0.878      ; 1.691      ;
; 0.526  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 0.840      ; 1.659      ;
; 0.530  ; proc:proc0|unidad_control:unidad_control0|new_pc[1]               ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.682      ;
; 0.532  ; proc:proc0|unidad_control:unidad_control0|new_pc[2]               ; proc:proc0|unidad_control:unidad_control0|new_pc[4]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.684      ;
; 0.533  ; proc:proc0|unidad_control:unidad_control0|new_pc[10]              ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; proc:proc0|unidad_control:unidad_control0|new_pc[3]               ; proc:proc0|unidad_control:unidad_control0|new_pc[5]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; proc:proc0|unidad_control:unidad_control0|new_pc[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; proc:proc0|unidad_control:unidad_control0|new_pc[5]               ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.686      ;
; 0.546  ; proc:proc0|unidad_control:unidad_control0|new_pc[9]               ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; proc:proc0|unidad_control:unidad_control0|new_pc[11]              ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; proc:proc0|unidad_control:unidad_control0|new_pc[4]               ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; proc:proc0|unidad_control:unidad_control0|new_pc[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.699      ;
; 0.547  ; proc:proc0|unidad_control:unidad_control0|new_pc[6]               ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.699      ;
; 0.554  ; proc:proc0|unidad_control:unidad_control0|new_pc[8]               ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.706      ;
; 0.560  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~69             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 0.739      ; 1.592      ;
; 0.565  ; proc:proc0|unidad_control:unidad_control0|new_pc[1]               ; proc:proc0|unidad_control:unidad_control0|new_pc[4]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.717      ;
; 0.567  ; proc:proc0|unidad_control:unidad_control0|new_pc[2]               ; proc:proc0|unidad_control:unidad_control0|new_pc[5]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.719      ;
; 0.568  ; proc:proc0|unidad_control:unidad_control0|new_pc[10]              ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; proc:proc0|unidad_control:unidad_control0|new_pc[3]               ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; proc:proc0|unidad_control:unidad_control0|new_pc[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.720      ;
; 0.569  ; proc:proc0|unidad_control:unidad_control0|new_pc[5]               ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.721      ;
; 0.575  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~71             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 0.970      ; 1.338      ;
; 0.581  ; proc:proc0|unidad_control:unidad_control0|new_pc[9]               ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; proc:proc0|unidad_control:unidad_control0|new_pc[11]              ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; proc:proc0|unidad_control:unidad_control0|new_pc[4]               ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.733      ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                         ; Launch Clock ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; 1.162 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 0.000        ; -0.814     ; 0.348      ;
; 1.239 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 0.000        ; -0.824     ; 0.415      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'                                                                                                             ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+--------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                                                             ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+--------------------------------------------------------------------+
; -1.833 ; -1.833       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; -1.833 ; -1.833       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; -1.833 ; -1.833       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; -1.833 ; -1.833       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; -1.833 ; -1.833       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; -1.833 ; -1.833       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; -1.833 ; -1.833       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; -1.833 ; -1.833       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; -1.833 ; -1.833       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; -1.833 ; -1.833       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; -1.833 ; -1.833       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; -1.833 ; -1.833       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; -1.833 ; -1.833       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; -1.833 ; -1.833       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; -1.833 ; -1.833       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; -1.833 ; -1.833       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; -1.833 ; -1.833       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[0]|datad                            ;
; -1.833 ; -1.833       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[0]|datad                            ;
; -1.833 ; -1.833       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[1]|datad                            ;
; -1.833 ; -1.833       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[1]|datad                            ;
; -1.833 ; -1.833       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[2]|datad                            ;
; -1.833 ; -1.833       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[2]|datad                            ;
; -1.833 ; -1.833       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[3]|datad                            ;
; -1.833 ; -1.833       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[3]|datad                            ;
; -1.833 ; -1.833       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[4]|datad                            ;
; -1.833 ; -1.833       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[4]|datad                            ;
; -1.833 ; -1.833       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[5]|datad                            ;
; -1.833 ; -1.833       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[5]|datad                            ;
; -1.833 ; -1.833       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[6]|datad                            ;
; -1.833 ; -1.833       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[6]|datad                            ;
; -1.833 ; -1.833       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]|datac                            ;
; -1.833 ; -1.833       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]|datac                            ;
; -1.833 ; -1.833       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|inclk[0]                ;
; -1.833 ; -1.833       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|inclk[0]                ;
; -1.833 ; -1.833       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|outclk                  ;
; -1.833 ; -1.833       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|outclk                  ;
; -1.833 ; -1.833       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2|combout                        ;
; -1.833 ; -1.833       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2|combout                        ;
; -1.690 ; -1.690       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ;
; -1.690 ; -1.690       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ;
; -1.690 ; -1.690       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ;
; -1.690 ; -1.690       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ;
; -1.690 ; -1.690       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ;
; -1.690 ; -1.690       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ;
; -1.690 ; -1.690       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ;
; -1.690 ; -1.690       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ;
; -1.690 ; -1.690       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ;
; -1.690 ; -1.690       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ;
; -1.690 ; -1.690       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ;
; -1.690 ; -1.690       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ;
; -1.690 ; -1.690       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ;
; -1.690 ; -1.690       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ;
; -1.690 ; -1.690       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ;
; -1.690 ; -1.690       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ;
; -1.690 ; -1.690       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[10]|datac                           ;
; -1.690 ; -1.690       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[10]|datac                           ;
; -1.690 ; -1.690       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[11]|datac                           ;
; -1.690 ; -1.690       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[11]|datac                           ;
; -1.690 ; -1.690       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[12]|datac                           ;
; -1.690 ; -1.690       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[12]|datac                           ;
; -1.690 ; -1.690       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[13]|datac                           ;
; -1.690 ; -1.690       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[13]|datac                           ;
; -1.690 ; -1.690       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[14]|datac                           ;
; -1.690 ; -1.690       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[14]|datac                           ;
; -1.690 ; -1.690       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[15]|datac                           ;
; -1.690 ; -1.690       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[15]|datac                           ;
; -1.690 ; -1.690       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[15]~5clkctrl|inclk[0]               ;
; -1.690 ; -1.690       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[15]~5clkctrl|inclk[0]               ;
; -1.690 ; -1.690       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[15]~5clkctrl|outclk                 ;
; -1.690 ; -1.690       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[15]~5clkctrl|outclk                 ;
; -1.690 ; -1.690       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[15]~5|combout                       ;
; -1.690 ; -1.690       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[15]~5|combout                       ;
; -1.690 ; -1.690       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[8]|datac                            ;
; -1.690 ; -1.690       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[8]|datac                            ;
; -1.690 ; -1.690       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[9]|datac                            ;
; -1.690 ; -1.690       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[9]|datac                            ;
; -1.286 ; -1.286       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; -1.286 ; -1.286       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; -1.286 ; -1.286       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; -1.286 ; -1.286       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; -1.286 ; -1.286       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; -1.286 ; -1.286       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; -1.286 ; -1.286       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; -1.286 ; -1.286       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; -1.286 ; -1.286       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; -1.286 ; -1.286       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; -1.286 ; -1.286       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; -1.286 ; -1.286       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; -1.286 ; -1.286       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; -1.286 ; -1.286       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; -1.286 ; -1.286       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; -1.286 ; -1.286       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; -1.286 ; -1.286       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[0]|datad                            ;
; -1.286 ; -1.286       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[0]|datad                            ;
; -1.286 ; -1.286       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[1]|datad                            ;
; -1.286 ; -1.286       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[1]|datad                            ;
; -1.286 ; -1.286       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[2]|datad                            ;
; -1.286 ; -1.286       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[2]|datad                            ;
; -1.286 ; -1.286       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[3]|datad                            ;
; -1.286 ; -1.286       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[3]|datad                            ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_proc                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_proc                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[0]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[0]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[1]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[1]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[2]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[2]                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_proc|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_proc|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RD_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RD_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RES_ST|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RES_ST|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.WR_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.WR_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[0]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[0]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[1]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[1]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[2]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[2]|clk                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_proc'                                                                                                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'                                                                                                                 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                 ; Clock Edge ; Target                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-------------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]_464|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]_464|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[10]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[10]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[11]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[11]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[12]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[12]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[13]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[13]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[14]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[14]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[15]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[15]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[1]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[1]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[2]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[2]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[3]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[3]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[4]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[4]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[5]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[5]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[6]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[6]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[7]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[7]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[8]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[8]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[9]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[9]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datad                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datad                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~2clkctrl|inclk[0]                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~2clkctrl|inclk[0]                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~2clkctrl|outclk                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~2clkctrl|outclk                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~2|combout                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~2|combout                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~2|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~2|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|regout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|regout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|outclk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|outclk                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'                                                                                                         ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                               ; Clock Edge ; Target                                                          ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_OE_N|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_OE_N|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_WE_N|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_WE_N|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr0~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr0~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr0~0|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr0~0|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr1~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr1~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr1~0|datab                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr1~0|datab                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|regout                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|regout                      ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'                                                                                                            ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+--------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                              ; Clock Edge ; Target                                                             ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+--------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~2clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~2clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~2clkctrl|outclk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~2clkctrl|outclk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~2|combout                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~2|combout                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~2|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~2|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[0]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[0]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[10]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[10]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[11]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[11]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[12]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[12]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[13]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[13]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[14]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[14]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~5clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~5clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~5clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~5clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~5|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~5|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~5|datac                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~5|datac                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[1]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[1]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[2]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[2]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[3]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[3]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[4]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[4]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[5]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[5]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[6]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[6]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|inclk[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|inclk[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|outclk                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|outclk                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2|combout                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2|combout                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2|dataa                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2|dataa                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[8]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[8]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[9]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[9]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|state.RES_ST|regout                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|state.RES_ST|regout                          ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+--------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                         ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+
; Data Port    ; Clock Port                                                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                    ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.065 ; 2.065 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.943 ; 1.943 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.931 ; 1.931 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.832 ; 1.832 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.065 ; 2.065 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.750 ; 1.750 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.767 ; 1.767 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.786 ; 1.786 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.555 ; 1.555 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.942 ; 1.942 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.881 ; 1.881 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.777 ; 1.777 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.826 ; 1.826 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.934 ; 1.934 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.879 ; 1.879 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.035 ; 2.035 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.975 ; 1.975 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
; SW[*]        ; clk_proc                                                           ; 1.383 ; 1.383 ; Rise       ; clk_proc                                                           ;
;  SW[9]       ; clk_proc                                                           ; 1.383 ; 1.383 ; Rise       ; clk_proc                                                           ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.602 ; 0.602 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.396 ; 0.396 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.384 ; 0.384 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.285 ; 0.285 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.518 ; 0.518 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.203 ; 0.203 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.220 ; 0.220 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.239 ; 0.239 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.008 ; 0.008 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.509 ; 0.509 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.448 ; 0.448 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.230 ; 0.230 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.393 ; 0.393 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.501 ; 0.501 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.339 ; 0.339 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.602 ; 0.602 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.542 ; 0.542 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.170 ; 1.170 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.985 ; 0.985 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.973 ; 0.973 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.874 ; 0.874 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.107 ; 1.107 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.792 ; 0.792 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.809 ; 0.809 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.828 ; 0.828 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.597 ; 0.597 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.077 ; 1.077 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.016 ; 1.016 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.819 ; 0.819 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.961 ; 0.961 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.069 ; 1.069 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.921 ; 0.921 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.170 ; 1.170 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.110 ; 1.110 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                            ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; Data Port    ; Clock Port                                                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                    ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.155 ; -1.155 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.580 ; -1.580 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.573 ; -1.573 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.469 ; -1.469 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.716 ; -1.716 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.391 ; -1.391 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.413 ; -1.413 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.440 ; -1.440 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.155 ; -1.155 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.530 ; -1.530 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.390 ; -1.390 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.254 ; -1.254 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.431 ; -1.431 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.457 ; -1.457 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.375 ; -1.375 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.469 ; -1.469 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.192 ; -1.192 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
; SW[*]        ; clk_proc                                                           ; 0.470  ; 0.470  ; Rise       ; clk_proc                                                           ;
;  SW[9]       ; clk_proc                                                           ; 0.470  ; 0.470  ; Rise       ; clk_proc                                                           ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.178  ; 2.178  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.753  ; 1.753  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.760  ; 1.760  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.864  ; 1.864  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.617  ; 1.617  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.942  ; 1.942  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.920  ; 1.920  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.893  ; 1.893  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.178  ; 2.178  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.803  ; 1.803  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.943  ; 1.943  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.919  ; 1.919  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.877  ; 1.877  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.876  ; 1.876  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.808  ; 1.808  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.864  ; 1.864  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.013  ; 2.013  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.136  ; 2.136  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.711  ; 1.711  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.718  ; 1.718  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.822  ; 1.822  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.575  ; 1.575  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.900  ; 1.900  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.878  ; 1.878  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.851  ; 1.851  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.136  ; 2.136  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.761  ; 1.761  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.901  ; 1.901  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.877  ; 1.877  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.835  ; 1.835  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.834  ; 1.834  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.766  ; 1.766  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.822  ; 1.822  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.971  ; 1.971  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                       ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; Data Port      ; Clock Port                                                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                       ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.801 ; 3.801 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.656 ; 3.656 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_DQ[*]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.837 ; 3.837 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.443 ; 3.443 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.330 ; 3.330 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.630 ; 3.630 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.507 ; 3.507 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.726 ; 3.726 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.837 ; 3.837 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.451 ; 3.451 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.363 ; 3.363 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.539 ; 3.539 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.534 ; 3.534 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.357 ; 3.357 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.351 ; 3.351 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.469 ; 3.469 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.479 ; 3.479 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.583 ; 3.583 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.613 ; 3.613 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_OE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 3.022 ; 3.022 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_WE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2.971 ; 2.971 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 4.449 ; 4.449 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 4.304 ; 4.304 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_ADDR[*]   ; clk_proc                                                              ; 6.756 ; 6.756 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[0]  ; clk_proc                                                              ; 6.317 ; 6.317 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[1]  ; clk_proc                                                              ; 6.079 ; 6.079 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[2]  ; clk_proc                                                              ; 6.345 ; 6.345 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[3]  ; clk_proc                                                              ; 6.360 ; 6.360 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[4]  ; clk_proc                                                              ; 6.068 ; 6.068 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[5]  ; clk_proc                                                              ; 6.408 ; 6.408 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[6]  ; clk_proc                                                              ; 5.973 ; 5.973 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[7]  ; clk_proc                                                              ; 6.163 ; 6.163 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[8]  ; clk_proc                                                              ; 6.392 ; 6.392 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[9]  ; clk_proc                                                              ; 6.245 ; 6.245 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[10] ; clk_proc                                                              ; 6.168 ; 6.168 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[11] ; clk_proc                                                              ; 6.756 ; 6.756 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[12] ; clk_proc                                                              ; 6.110 ; 6.110 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[13] ; clk_proc                                                              ; 6.543 ; 6.543 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[14] ; clk_proc                                                              ; 6.414 ; 6.414 ; Rise       ; clk_proc                                                              ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 6.063 ; 6.063 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.621 ; 5.621 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.386 ; 5.386 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.652 ; 5.652 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.667 ; 5.667 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.375 ; 5.375 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.715 ; 5.715 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.280 ; 5.280 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.470 ; 5.470 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.699 ; 5.699 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.552 ; 5.552 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.475 ; 5.475 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 6.063 ; 6.063 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.417 ; 5.417 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.850 ; 5.850 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.721 ; 5.721 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 6.063 ; 6.063 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.621 ; 5.621 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.386 ; 5.386 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.652 ; 5.652 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.667 ; 5.667 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.375 ; 5.375 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.715 ; 5.715 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.280 ; 5.280 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.470 ; 5.470 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.699 ; 5.699 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.552 ; 5.552 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.475 ; 5.475 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 6.063 ; 6.063 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.417 ; 5.417 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.850 ; 5.850 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.721 ; 5.721 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                               ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; Data Port      ; Clock Port                                                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                       ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.801 ; 3.801 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.656 ; 3.656 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_DQ[*]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.330 ; 3.330 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.443 ; 3.443 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.330 ; 3.330 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.630 ; 3.630 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.507 ; 3.507 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.726 ; 3.726 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.837 ; 3.837 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.451 ; 3.451 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.363 ; 3.363 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.539 ; 3.539 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.534 ; 3.534 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.357 ; 3.357 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.351 ; 3.351 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.469 ; 3.469 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.479 ; 3.479 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.583 ; 3.583 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.613 ; 3.613 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_OE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 3.022 ; 3.022 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_WE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2.971 ; 2.971 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 4.449 ; 4.449 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 4.304 ; 4.304 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_ADDR[*]   ; clk_proc                                                              ; 3.520 ; 3.520 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[0]  ; clk_proc                                                              ; 3.977 ; 3.977 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[1]  ; clk_proc                                                              ; 3.981 ; 3.981 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[2]  ; clk_proc                                                              ; 4.283 ; 4.283 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[3]  ; clk_proc                                                              ; 3.894 ; 3.894 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[4]  ; clk_proc                                                              ; 3.863 ; 3.863 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[5]  ; clk_proc                                                              ; 3.989 ; 3.989 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[6]  ; clk_proc                                                              ; 3.805 ; 3.805 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[7]  ; clk_proc                                                              ; 3.837 ; 3.837 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[8]  ; clk_proc                                                              ; 3.966 ; 3.966 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[9]  ; clk_proc                                                              ; 3.579 ; 3.579 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[10] ; clk_proc                                                              ; 3.520 ; 3.520 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[11] ; clk_proc                                                              ; 3.948 ; 3.948 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[12] ; clk_proc                                                              ; 3.930 ; 3.930 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[13] ; clk_proc                                                              ; 3.875 ; 3.875 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[14] ; clk_proc                                                              ; 3.710 ; 3.710 ; Rise       ; clk_proc                                                              ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.829 ; 3.827 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.464 ; 4.449 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.144 ; 4.129 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.165 ; 4.165 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.086 ; 4.086 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.959 ; 3.959 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.350 ; 4.335 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.957 ; 3.942 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.159 ; 4.159 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.353 ; 4.353 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.021 ; 4.006 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.829 ; 3.829 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.421 ; 4.406 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.841 ; 3.827 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.274 ; 4.259 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.114 ; 4.099 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.820 ; 3.820 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.449 ; 4.464 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.129 ; 4.144 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.165 ; 4.165 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.086 ; 4.086 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.959 ; 3.959 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.335 ; 4.350 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.942 ; 3.957 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.159 ; 4.159 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.276 ; 4.276 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.006 ; 4.021 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.829 ; 3.829 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.252 ; 4.252 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.820 ; 3.820 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.259 ; 4.260 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.040 ; 4.040 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                                                                                      ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; Rise  ; Fall ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.667 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.684 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.684 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.752 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.667 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.886 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.906 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.859 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.876 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.667 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.899 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.876 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.869 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.780 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.877 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.887 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.869 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                                                                              ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; Rise  ; Fall ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.667 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.684 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.684 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.752 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.667 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.886 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.906 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.859 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.876 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.667 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.899 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.876 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.869 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.780 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.877 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.887 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.869 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                                                                              ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.667     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.684     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.684     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.752     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.667     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.886     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.906     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.859     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.876     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.667     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.899     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.876     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.869     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.780     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.877     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.887     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.869     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                                                                                      ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.667     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.684     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.684     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.752     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.667     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.886     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.906     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.859     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.876     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.667     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.899     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.876     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.869     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.780     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.877     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.887     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.869     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                      ;
+------------------------------------------------------------------------+-----------+----------+----------+---------+---------------------+
; Clock                                                                  ; Setup     ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------------------------+-----------+----------+----------+---------+---------------------+
; Worst-case Slack                                                       ; -13.956   ; -8.885   ; N/A      ; N/A     ; -5.771              ;
;  CLOCK_50                                                              ; -6.034    ; -2.691   ; N/A      ; N/A     ; -1.631              ;
;  MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -8.640    ; -1.633   ; N/A      ; N/A     ; 0.500               ;
;  MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; -2.192    ; 1.162    ; N/A      ; N/A     ; 0.500               ;
;  MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; -12.291   ; -3.295   ; N/A      ; N/A     ; 0.500               ;
;  clk_proc                                                              ; -13.956   ; -0.017   ; N/A      ; N/A     ; -0.611              ;
;  proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; -9.866    ; -8.885   ; N/A      ; N/A     ; -5.771              ;
; Design-wide TNS                                                        ; -2328.684 ; -152.287 ; 0.0      ; 0.0     ; -1326.167           ;
;  CLOCK_50                                                              ; -13.255   ; -8.724   ; N/A      ; N/A     ; -12.629             ;
;  MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -112.992  ; -2.971   ; N/A      ; N/A     ; 0.000               ;
;  MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; -4.291    ; 0.000    ; N/A      ; N/A     ; 0.000               ;
;  MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; -152.798  ; -12.516  ; N/A      ; N/A     ; 0.000               ;
;  clk_proc                                                              ; -1923.152 ; -0.122   ; N/A      ; N/A     ; -197.964            ;
;  proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; -122.196  ; -133.687 ; N/A      ; N/A     ; -1115.574           ;
+------------------------------------------------------------------------+-----------+----------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                         ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+
; Data Port    ; Clock Port                                                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                    ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.672 ; 4.672 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.194 ; 4.194 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.206 ; 4.206 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.903 ; 3.903 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.322 ; 4.322 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.667 ; 3.667 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.707 ; 3.707 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.835 ; 3.835 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.274 ; 3.274 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.387 ; 4.387 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.164 ; 4.164 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.827 ; 3.827 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.117 ; 4.117 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.372 ; 4.372 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.094 ; 4.094 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.672 ; 4.672 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.473 ; 4.473 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
; SW[*]        ; clk_proc                                                           ; 3.313 ; 3.313 ; Rise       ; clk_proc                                                           ;
;  SW[9]       ; clk_proc                                                           ; 3.313 ; 3.313 ; Rise       ; clk_proc                                                           ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.686 ; 0.686 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.396 ; 0.396 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.384 ; 0.384 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.285 ; 0.285 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.518 ; 0.518 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.203 ; 0.203 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.220 ; 0.220 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.239 ; 0.239 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.008 ; 0.008 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.509 ; 0.509 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.448 ; 0.448 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.230 ; 0.230 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.393 ; 0.393 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.501 ; 0.501 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.339 ; 0.339 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.686 ; 0.686 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.542 ; 0.542 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.247 ; 2.247 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.572 ; 1.572 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.584 ; 1.584 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.281 ; 1.281 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.700 ; 1.700 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.045 ; 1.045 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.085 ; 1.085 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.213 ; 1.213 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.652 ; 0.652 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.962 ; 1.962 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.739 ; 1.739 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.237 ; 1.237 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.692 ; 1.692 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.947 ; 1.947 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.568 ; 1.568 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.247 ; 2.247 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.048 ; 2.048 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                            ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; Data Port    ; Clock Port                                                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                    ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.155 ; -1.155 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.580 ; -1.580 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.573 ; -1.573 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.469 ; -1.469 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.716 ; -1.716 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.391 ; -1.391 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.413 ; -1.413 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.440 ; -1.440 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.155 ; -1.155 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.530 ; -1.530 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.390 ; -1.390 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.254 ; -1.254 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.431 ; -1.431 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.457 ; -1.457 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.375 ; -1.375 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.469 ; -1.469 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.192 ; -1.192 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
; SW[*]        ; clk_proc                                                           ; 0.470  ; 0.470  ; Rise       ; clk_proc                                                           ;
;  SW[9]       ; clk_proc                                                           ; 0.470  ; 0.470  ; Rise       ; clk_proc                                                           ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.962  ; 6.962  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 5.934  ; 5.934  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 5.919  ; 5.919  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.226  ; 6.226  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 5.760  ; 5.760  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.454  ; 6.454  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.410  ; 6.410  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.243  ; 6.243  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.962  ; 6.962  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.106  ; 6.106  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.516  ; 6.516  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.302  ; 6.302  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.246  ; 6.246  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.249  ; 6.249  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.023  ; 6.023  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.208  ; 6.208  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.553  ; 6.553  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.784  ; 6.784  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 5.756  ; 5.756  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 5.741  ; 5.741  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.048  ; 6.048  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 5.582  ; 5.582  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.276  ; 6.276  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.232  ; 6.232  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.065  ; 6.065  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.784  ; 6.784  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 5.928  ; 5.928  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.338  ; 6.338  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.124  ; 6.124  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.068  ; 6.068  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.071  ; 6.071  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 5.845  ; 5.845  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.030  ; 6.030  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 6.375  ; 6.375  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                         ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; Data Port      ; Clock Port                                                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                       ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.683  ; 7.683  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.256  ; 7.256  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_DQ[*]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.726  ; 7.726  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.734  ; 6.734  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.438  ; 6.438  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.146  ; 7.146  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.824  ; 6.824  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.428  ; 7.428  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.726  ; 7.726  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.760  ; 6.760  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.502  ; 6.502  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.885  ; 6.885  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.873  ; 6.873  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.493  ; 6.493  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.482  ; 6.482  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.773  ; 6.773  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.798  ; 6.798  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.078  ; 7.078  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.135  ; 7.135  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_OE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 6.944  ; 6.944  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_WE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 6.882  ; 6.882  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 9.345  ; 9.345  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 8.918  ; 8.918  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_ADDR[*]   ; clk_proc                                                              ; 16.554 ; 16.554 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[0]  ; clk_proc                                                              ; 15.405 ; 15.405 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[1]  ; clk_proc                                                              ; 14.859 ; 14.859 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[2]  ; clk_proc                                                              ; 15.552 ; 15.552 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[3]  ; clk_proc                                                              ; 15.670 ; 15.670 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[4]  ; clk_proc                                                              ; 14.806 ; 14.806 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[5]  ; clk_proc                                                              ; 15.781 ; 15.781 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[6]  ; clk_proc                                                              ; 14.592 ; 14.592 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[7]  ; clk_proc                                                              ; 15.003 ; 15.003 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[8]  ; clk_proc                                                              ; 15.640 ; 15.640 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[9]  ; clk_proc                                                              ; 15.205 ; 15.205 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[10] ; clk_proc                                                              ; 15.057 ; 15.057 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[11] ; clk_proc                                                              ; 16.554 ; 16.554 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[12] ; clk_proc                                                              ; 14.777 ; 14.777 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[13] ; clk_proc                                                              ; 15.964 ; 15.964 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[14] ; clk_proc                                                              ; 15.612 ; 15.612 ; Rise       ; clk_proc                                                              ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 15.211 ; 15.211 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.064 ; 14.064 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.516 ; 13.516 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.209 ; 14.209 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.327 ; 14.327 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.463 ; 13.463 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.438 ; 14.438 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.249 ; 13.249 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.660 ; 13.660 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.297 ; 14.297 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.862 ; 13.862 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.714 ; 13.714 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 15.211 ; 15.211 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.434 ; 13.434 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.621 ; 14.621 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.269 ; 14.269 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 15.211 ; 15.211 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.064 ; 14.064 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.516 ; 13.516 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.209 ; 14.209 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.327 ; 14.327 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.463 ; 13.463 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.438 ; 14.438 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.249 ; 13.249 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.660 ; 13.660 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.297 ; 14.297 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.862 ; 13.862 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.714 ; 13.714 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 15.211 ; 15.211 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.434 ; 13.434 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.621 ; 14.621 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.269 ; 14.269 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                               ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; Data Port      ; Clock Port                                                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                       ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.801 ; 3.801 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.656 ; 3.656 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_DQ[*]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.330 ; 3.330 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.443 ; 3.443 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.330 ; 3.330 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.630 ; 3.630 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.507 ; 3.507 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.726 ; 3.726 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.837 ; 3.837 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.451 ; 3.451 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.363 ; 3.363 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.539 ; 3.539 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.534 ; 3.534 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.357 ; 3.357 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.351 ; 3.351 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.469 ; 3.469 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.479 ; 3.479 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.583 ; 3.583 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.613 ; 3.613 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_OE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 3.022 ; 3.022 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_WE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2.971 ; 2.971 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 4.449 ; 4.449 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 4.304 ; 4.304 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_ADDR[*]   ; clk_proc                                                              ; 3.520 ; 3.520 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[0]  ; clk_proc                                                              ; 3.977 ; 3.977 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[1]  ; clk_proc                                                              ; 3.981 ; 3.981 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[2]  ; clk_proc                                                              ; 4.283 ; 4.283 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[3]  ; clk_proc                                                              ; 3.894 ; 3.894 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[4]  ; clk_proc                                                              ; 3.863 ; 3.863 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[5]  ; clk_proc                                                              ; 3.989 ; 3.989 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[6]  ; clk_proc                                                              ; 3.805 ; 3.805 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[7]  ; clk_proc                                                              ; 3.837 ; 3.837 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[8]  ; clk_proc                                                              ; 3.966 ; 3.966 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[9]  ; clk_proc                                                              ; 3.579 ; 3.579 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[10] ; clk_proc                                                              ; 3.520 ; 3.520 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[11] ; clk_proc                                                              ; 3.948 ; 3.948 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[12] ; clk_proc                                                              ; 3.930 ; 3.930 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[13] ; clk_proc                                                              ; 3.875 ; 3.875 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[14] ; clk_proc                                                              ; 3.710 ; 3.710 ; Rise       ; clk_proc                                                              ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.829 ; 3.827 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.464 ; 4.449 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.144 ; 4.129 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.165 ; 4.165 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.086 ; 4.086 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.959 ; 3.959 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.350 ; 4.335 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.957 ; 3.942 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.159 ; 4.159 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.353 ; 4.353 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.021 ; 4.006 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.829 ; 3.829 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.421 ; 4.406 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.841 ; 3.827 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.274 ; 4.259 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.114 ; 4.099 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.820 ; 3.820 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.449 ; 4.464 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.129 ; 4.144 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.165 ; 4.165 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.086 ; 4.086 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.959 ; 3.959 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.335 ; 4.350 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.942 ; 3.957 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.159 ; 4.159 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.276 ; 4.276 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.006 ; 4.021 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.829 ; 3.829 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.252 ; 4.252 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.820 ; 3.820 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.259 ; 4.260 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.040 ; 4.040 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                           ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                            ; To Clock                                                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
; clk_proc                                                              ; clk_proc                                                              ; 58151    ; 0        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; clk_proc                                                              ; 0        ; 144      ; 0        ; 0        ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; clk_proc                                                              ; 10527    ; 12591    ; 0        ; 0        ;
; clk_proc                                                              ; CLOCK_50                                                              ; 2879     ; 1        ; 0        ; 0        ;
; CLOCK_50                                                              ; CLOCK_50                                                              ; 11       ; 0        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50                                                              ; 2        ; 2        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50                                                              ; 1        ; 1        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; 1        ; 1        ; 0        ; 0        ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50                                                              ; 496      ; 598      ; 0        ; 0        ;
; clk_proc                                                              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 240      ; 0        ; 1679     ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 2        ; 2        ; 0        ; 0        ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 46       ; 50       ; 248      ; 299      ;
; CLOCK_50                                                              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2        ; 0        ; 0        ; 0        ;
; clk_proc                                                              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 240      ; 0        ; 3600     ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 2        ; 2        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 0        ; 0        ; 0        ; 8        ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 46       ; 50       ; 698      ; 758      ;
; clk_proc                                                              ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 7200     ; 0        ; 7216     ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 0        ; 16       ; 0        ; 16       ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 1396     ; 1516     ; 1398     ; 1518     ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                            ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                            ; To Clock                                                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
; clk_proc                                                              ; clk_proc                                                              ; 58151    ; 0        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; clk_proc                                                              ; 0        ; 144      ; 0        ; 0        ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; clk_proc                                                              ; 10527    ; 12591    ; 0        ; 0        ;
; clk_proc                                                              ; CLOCK_50                                                              ; 2879     ; 1        ; 0        ; 0        ;
; CLOCK_50                                                              ; CLOCK_50                                                              ; 11       ; 0        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50                                                              ; 2        ; 2        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50                                                              ; 1        ; 1        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; 1        ; 1        ; 0        ; 0        ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50                                                              ; 496      ; 598      ; 0        ; 0        ;
; clk_proc                                                              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 240      ; 0        ; 1679     ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 2        ; 2        ; 0        ; 0        ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 46       ; 50       ; 248      ; 299      ;
; CLOCK_50                                                              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2        ; 0        ; 0        ; 0        ;
; clk_proc                                                              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 240      ; 0        ; 3600     ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 2        ; 2        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 0        ; 0        ; 0        ; 8        ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 46       ; 50       ; 698      ; 758      ;
; clk_proc                                                              ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 7200     ; 0        ; 7216     ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 0        ; 16       ; 0        ; 16       ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 1396     ; 1516     ; 1398     ; 1518     ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 65    ; 65   ;
; Unconstrained Output Ports      ; 35    ; 35   ;
; Unconstrained Output Port Paths ; 1440  ; 1440 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Apr 05 15:32:39 2018
Info: Command: quartus_sta full_alu -c full_alu
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 45 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'full_alu.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_proc clk_proc
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST
    Info (332105): create_clock -period 1.000 -name MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST
    Info (332105): create_clock -period 1.000 -name proc:proc0|unidad_control:unidad_control0|bus_ir[12] proc:proc0|unidad_control:unidad_control0|bus_ir[12]
    Info (332105): create_clock -period 1.000 -name MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: proc0|datapath0|alu0|Add0~12  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~12  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~12  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~16  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~16  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~16  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~20  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~20  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~20  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~24  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~24  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~24  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~28  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~28  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~28  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~2  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~2  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~32  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~32  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~36  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~36  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~40  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~40  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~44  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~44  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~48  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~48  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~4  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~4  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~4  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~52  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~52  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~55  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~56  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~56  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~59  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~60  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~60  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~63  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~8  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~8  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~8  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|mux_immed[1]~0  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|mux_immed[2]~2  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|mux_immed[3]~3  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|mux_immed[4]~4  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|mux_immed[5]~5  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|mux_immed[6]~6  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|mux_immed[7]~7  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~148  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~148  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~149  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~149  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~150  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~150  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~151  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~151  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~152  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~153  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~153  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~154  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~154  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~155  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~155  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~156  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~156  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~157  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~158  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~158  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~159  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~159  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~160  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~160  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~161  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~161  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~162  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~163  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~163  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~164  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~164  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~165  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~165  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~166  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~166  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~167  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~168  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~168  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~169  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~169  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~170  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~170  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~171  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~171  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~172  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~173  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~173  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~174  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~174  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~175  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~175  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~176  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~176  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~177  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~178  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~178  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~179  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~179  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~180  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~180  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~181  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~181  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~182  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~183  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~183  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~184  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~184  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~185  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~185  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~186  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~186  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~187  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~188  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~188  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~189  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~189  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~190  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~190  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~191  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~191  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~192  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~193  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~193  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~194  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~194  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~195  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~195  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~196  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~196  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~197  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~198  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~198  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~199  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~199  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~200  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~200  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~201  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~201  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~202  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~203  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~203  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~204  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~204  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~205  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~205  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~206  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~206  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~207  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~208  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~208  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~209  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~209  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~210  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~210  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~211  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~211  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~212  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~213  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~213  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~214  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~214  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~215  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~215  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~216  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~216  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~217  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~218  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~218  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~219  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~219  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~220  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~220  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~221  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~221  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~222  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~223  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~223  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~224  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~224  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~225  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~225  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~226  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~226  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~227  from: datad  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|addr_a[0]~0  from: datad  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|addr_a[1]~1  from: datad  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|addr_a[2]~2  from: datad  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|func[0]~1  from: datad  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|func[1]~0  from: dataa  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|immed[15]~0  from: dataa  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|immed_x2  from: dataa  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|word_byte~0  from: dataa  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -13.956
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.956     -1923.152 clk_proc 
    Info (332119):   -12.291      -152.798 MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST 
    Info (332119):    -9.866      -122.196 proc:proc0|unidad_control:unidad_control0|bus_ir[12] 
    Info (332119):    -8.640      -112.992 MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST 
    Info (332119):    -6.034       -13.255 CLOCK_50 
    Info (332119):    -2.192        -4.291 MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST 
Info (332146): Worst-case hold slack is -8.885
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.885      -133.687 proc:proc0|unidad_control:unidad_control0|bus_ir[12] 
    Info (332119):    -3.295        -6.905 MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST 
    Info (332119):    -2.691        -8.724 CLOCK_50 
    Info (332119):    -1.633        -2.971 MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST 
    Info (332119):     0.491         0.000 clk_proc 
    Info (332119):     1.935         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -5.771
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.771     -1115.574 proc:proc0|unidad_control:unidad_control0|bus_ir[12] 
    Info (332119):    -1.631       -12.629 CLOCK_50 
    Info (332119):    -0.611      -197.964 clk_proc 
    Info (332119):     0.500         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST 
    Info (332119):     0.500         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST 
    Info (332119):     0.500         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: proc0|datapath0|alu0|Add0~12  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~12  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~12  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~16  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~16  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~16  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~20  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~20  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~20  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~24  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~24  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~24  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~28  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~28  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~28  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~2  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~2  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~32  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~32  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~36  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~36  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~40  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~40  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~44  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~44  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~48  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~48  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~4  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~4  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~4  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~52  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~52  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~55  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~56  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~56  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~59  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~60  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~60  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~63  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~8  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~8  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~8  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|mux_immed[1]~0  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|mux_immed[2]~2  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|mux_immed[3]~3  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|mux_immed[4]~4  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|mux_immed[5]~5  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|mux_immed[6]~6  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|mux_immed[7]~7  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~148  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~148  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~149  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~149  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~150  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~150  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~151  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~151  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~152  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~153  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~153  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~154  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~154  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~155  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~155  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~156  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~156  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~157  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~158  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~158  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~159  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~159  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~160  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~160  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~161  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~161  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~162  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~163  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~163  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~164  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~164  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~165  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~165  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~166  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~166  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~167  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~168  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~168  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~169  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~169  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~170  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~170  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~171  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~171  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~172  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~173  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~173  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~174  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~174  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~175  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~175  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~176  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~176  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~177  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~178  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~178  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~179  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~179  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~180  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~180  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~181  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~181  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~182  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~183  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~183  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~184  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~184  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~185  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~185  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~186  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~186  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~187  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~188  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~188  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~189  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~189  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~190  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~190  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~191  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~191  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~192  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~193  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~193  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~194  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~194  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~195  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~195  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~196  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~196  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~197  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~198  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~198  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~199  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~199  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~200  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~200  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~201  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~201  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~202  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~203  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~203  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~204  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~204  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~205  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~205  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~206  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~206  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~207  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~208  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~208  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~209  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~209  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~210  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~210  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~211  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~211  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~212  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~213  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~213  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~214  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~214  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~215  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~215  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~216  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~216  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~217  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~218  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~218  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~219  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~219  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~220  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~220  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~221  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~221  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~222  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~223  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~223  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~224  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~224  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~225  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~225  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~226  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~226  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~227  from: datad  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|addr_a[0]~0  from: datad  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|addr_a[1]~1  from: datad  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|addr_a[2]~2  from: datad  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|func[0]~1  from: datad  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|func[1]~0  from: dataa  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|immed[15]~0  from: dataa  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|immed_x2  from: dataa  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|word_byte~0  from: dataa  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.392
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.392      -725.058 clk_proc 
    Info (332119):    -4.117       -44.145 MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST 
    Info (332119):    -3.252       -35.601 proc:proc0|unidad_control:unidad_control0|bus_ir[12] 
    Info (332119):    -2.516       -28.400 MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST 
    Info (332119):    -1.400        -2.800 CLOCK_50 
    Info (332119):    -0.596        -1.163 MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST 
Info (332146): Worst-case hold slack is -3.912
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.912       -60.191 proc:proc0|unidad_control:unidad_control0|bus_ir[12] 
    Info (332119):    -1.761       -12.516 MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST 
    Info (332119):    -1.723        -6.254 CLOCK_50 
    Info (332119):    -1.113        -2.388 MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST 
    Info (332119):    -0.017        -0.122 clk_proc 
    Info (332119):     1.162         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.833
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.833      -302.866 proc:proc0|unidad_control:unidad_control0|bus_ir[12] 
    Info (332119):    -1.380       -10.380 CLOCK_50 
    Info (332119):    -0.500      -162.000 clk_proc 
    Info (332119):     0.500         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST 
    Info (332119):     0.500         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST 
    Info (332119):     0.500         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 460 megabytes
    Info: Processing ended: Thu Apr 05 15:32:40 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


