diff --git a/myCPU.fir b/myCPU.fir
index bebfc30..2b21ae3 100644
--- a/myCPU.fir
+++ b/myCPU.fir
@@ -4580,29 +4580,29 @@ circuit myCPU :
     output io : { flip cpu_request : { addr : UInt<32>, data : UInt<64>, mask : UInt<8>, rw : UInt<1>, valid : UInt<1>}, cpu_response : { data : UInt<64>, ready : UInt<1>}, mem_io : { aw : { flip ready : UInt<1>, valid : UInt<1>, bits : { addr : UInt<32>, id : UInt<4>, len : UInt<8>, size : UInt<3>, burst : UInt<2>}}, w : { flip ready : UInt<1>, valid : UInt<1>, bits : { data : UInt<64>, strb : UInt<8>, last : UInt<1>}}, flip b : { flip ready : UInt<1>, valid : UInt<1>, bits : { resp : UInt<2>, id : UInt<4>}}, ar : { flip ready : UInt<1>, valid : UInt<1>, bits : { addr : UInt<32>, id : UInt<4>, len : UInt<8>, size : UInt<3>, burst : UInt<2>}}, flip r : { flip ready : UInt<1>, valid : UInt<1>, bits : { id : UInt<4>, data : UInt<64>, resp : UInt<2>, last : UInt<1>}}}, flip flush : UInt<1>, flip accessType : UInt<2>}
 
     reg cache_state : UInt<5>, clock with :
-      reset => (reset, UInt<1>("h0")) @[cache_single_port.scala 101:34]
-    inst tag_mem_0 of tag_cache @[cache_single_port.scala 102:45]
+      reset => (reset, UInt<1>("h0")) @[cache_single_port.scala 106:34]
+    inst tag_mem_0 of tag_cache @[cache_single_port.scala 107:45]
     tag_mem_0.clock <= clock
     tag_mem_0.reset <= reset
-    inst tag_mem_1 of tag_cache_1 @[cache_single_port.scala 102:45]
+    inst tag_mem_1 of tag_cache_1 @[cache_single_port.scala 107:45]
     tag_mem_1.clock <= clock
     tag_mem_1.reset <= reset
-    inst tag_mem_2 of tag_cache_2 @[cache_single_port.scala 102:45]
+    inst tag_mem_2 of tag_cache_2 @[cache_single_port.scala 107:45]
     tag_mem_2.clock <= clock
     tag_mem_2.reset <= reset
-    inst tag_mem_3 of tag_cache_3 @[cache_single_port.scala 102:45]
+    inst tag_mem_3 of tag_cache_3 @[cache_single_port.scala 107:45]
     tag_mem_3.clock <= clock
     tag_mem_3.reset <= reset
-    inst data_mem_0 of data_cache @[cache_single_port.scala 103:46]
+    inst data_mem_0 of data_cache @[cache_single_port.scala 108:46]
     data_mem_0.clock <= clock
     data_mem_0.reset <= reset
-    inst data_mem_1 of data_cache_1 @[cache_single_port.scala 103:46]
+    inst data_mem_1 of data_cache_1 @[cache_single_port.scala 108:46]
     data_mem_1.clock <= clock
     data_mem_1.reset <= reset
-    inst data_mem_2 of data_cache_2 @[cache_single_port.scala 103:46]
+    inst data_mem_2 of data_cache_2 @[cache_single_port.scala 108:46]
     data_mem_2.clock <= clock
     data_mem_2.reset <= reset
-    inst data_mem_3 of data_cache_3 @[cache_single_port.scala 103:46]
+    inst data_mem_3 of data_cache_3 @[cache_single_port.scala 108:46]
     data_mem_3.clock <= clock
     data_mem_3.reset <= reset
     wire fill_block_en : UInt<1>
@@ -4620,129 +4620,129 @@ circuit myCPU :
     wire next_state : UInt<5>
     next_state <= UInt<1>("h0")
     reg replace : UInt<2>, clock with :
-      reset => (reset, UInt<2>("h0")) @[cache_single_port.scala 109:30]
+      reset => (reset, UInt<2>("h0")) @[cache_single_port.scala 114:30]
     reg refill_addr : UInt<32>, clock with :
-      reset => (reset, UInt<32>("h0")) @[cache_single_port.scala 110:34]
+      reset => (reset, UInt<32>("h0")) @[cache_single_port.scala 115:34]
     reg writeback_addr : UInt<32>, clock with :
-      reset => (reset, UInt<32>("h0")) @[cache_single_port.scala 111:37]
-    cache_state <= next_state @[cache_single_port.scala 113:21]
+      reset => (reset, UInt<32>("h0")) @[cache_single_port.scala 116:37]
+    cache_state <= next_state @[cache_single_port.scala 118:21]
     reg cpu_request_addr_reg_origin : UInt<32>, clock with :
-      reset => (reset, UInt<32>("h0")) @[cache_single_port.scala 115:50]
+      reset => (reset, UInt<32>("h0")) @[cache_single_port.scala 120:50]
     reg cpu_request_addr_reg : UInt<32>, clock with :
-      reset => (reset, UInt<32>("h0")) @[cache_single_port.scala 116:43]
+      reset => (reset, UInt<32>("h0")) @[cache_single_port.scala 121:43]
     reg cpu_request_data : UInt<64>, clock with :
-      reset => (reset, UInt<64>("h0")) @[cache_single_port.scala 117:39]
+      reset => (reset, UInt<64>("h0")) @[cache_single_port.scala 122:39]
     reg cpu_request_mask : UInt<8>, clock with :
-      reset => (reset, UInt<8>("h0")) @[cache_single_port.scala 118:39]
+      reset => (reset, UInt<8>("h0")) @[cache_single_port.scala 123:39]
     reg cpu_request_rw : UInt<1>, clock with :
-      reset => (reset, UInt<1>("h0")) @[cache_single_port.scala 119:37]
+      reset => (reset, UInt<1>("h0")) @[cache_single_port.scala 124:37]
     reg cpu_request_valid : UInt<1>, clock with :
-      reset => (reset, UInt<1>("h0")) @[cache_single_port.scala 120:40]
+      reset => (reset, UInt<1>("h0")) @[cache_single_port.scala 125:40]
     reg cpu_request_accessType : UInt<2>, clock with :
-      reset => (reset, UInt<2>("h0")) @[cache_single_port.scala 121:45]
-    node _align_addr_T = bits(io.cpu_request.addr, 31, 3) @[cache_single_port.scala 123:49]
+      reset => (reset, UInt<2>("h0")) @[cache_single_port.scala 126:45]
+    node _align_addr_T = bits(io.cpu_request.addr, 31, 3) @[cache_single_port.scala 128:49]
     node align_addr = cat(_align_addr_T, UInt<3>("h0")) @[Cat.scala 31:58]
-    cpu_request_addr_reg <= align_addr @[cache_single_port.scala 124:30]
-    cpu_request_addr_reg_origin <= io.cpu_request.addr @[cache_single_port.scala 125:37]
-    cpu_request_data <= io.cpu_request.data @[cache_single_port.scala 126:26]
-    cpu_request_mask <= io.cpu_request.mask @[cache_single_port.scala 127:26]
-    cpu_request_rw <= io.cpu_request.rw @[cache_single_port.scala 128:24]
-    cpu_request_valid <= io.cpu_request.valid @[cache_single_port.scala 129:27]
-    cpu_request_accessType <= io.accessType @[cache_single_port.scala 130:32]
-    node cpu_request_addr_index = bits(cpu_request_addr_reg, 9, 4) @[cache_single_port.scala 132:58]
-    node cpu_request_addr_tag = bits(cpu_request_addr_reg, 31, 10) @[cache_single_port.scala 133:56]
-    wire is_match : UInt<1>[4] @[cache_single_port.scala 135:31]
-    is_match[0] <= UInt<1>("h0") @[cache_single_port.scala 135:31]
-    is_match[1] <= UInt<1>("h0") @[cache_single_port.scala 135:31]
-    is_match[2] <= UInt<1>("h0") @[cache_single_port.scala 135:31]
-    is_match[3] <= UInt<1>("h0") @[cache_single_port.scala 135:31]
-    wire part : UInt<64>[8] @[cache_single_port.scala 136:27]
-    part[0] <= UInt<64>("h0") @[cache_single_port.scala 136:27]
-    part[1] <= UInt<64>("h0") @[cache_single_port.scala 136:27]
-    part[2] <= UInt<64>("h0") @[cache_single_port.scala 136:27]
-    part[3] <= UInt<64>("h0") @[cache_single_port.scala 136:27]
-    part[4] <= UInt<64>("h0") @[cache_single_port.scala 136:27]
-    part[5] <= UInt<64>("h0") @[cache_single_port.scala 136:27]
-    part[6] <= UInt<64>("h0") @[cache_single_port.scala 136:27]
-    part[7] <= UInt<64>("h0") @[cache_single_port.scala 136:27]
+    cpu_request_addr_reg <= align_addr @[cache_single_port.scala 129:30]
+    cpu_request_addr_reg_origin <= io.cpu_request.addr @[cache_single_port.scala 130:37]
+    cpu_request_data <= io.cpu_request.data @[cache_single_port.scala 131:26]
+    cpu_request_mask <= io.cpu_request.mask @[cache_single_port.scala 132:26]
+    cpu_request_rw <= io.cpu_request.rw @[cache_single_port.scala 133:24]
+    cpu_request_valid <= io.cpu_request.valid @[cache_single_port.scala 134:27]
+    cpu_request_accessType <= io.accessType @[cache_single_port.scala 135:32]
+    node cpu_request_addr_index = bits(cpu_request_addr_reg, 9, 4) @[cache_single_port.scala 137:58]
+    node cpu_request_addr_tag = bits(cpu_request_addr_reg, 31, 10) @[cache_single_port.scala 138:56]
+    wire is_match : UInt<1>[4] @[cache_single_port.scala 140:31]
+    is_match[0] <= UInt<1>("h0") @[cache_single_port.scala 140:31]
+    is_match[1] <= UInt<1>("h0") @[cache_single_port.scala 140:31]
+    is_match[2] <= UInt<1>("h0") @[cache_single_port.scala 140:31]
+    is_match[3] <= UInt<1>("h0") @[cache_single_port.scala 140:31]
+    wire part : UInt<64>[8] @[cache_single_port.scala 141:27]
+    part[0] <= UInt<64>("h0") @[cache_single_port.scala 141:27]
+    part[1] <= UInt<64>("h0") @[cache_single_port.scala 141:27]
+    part[2] <= UInt<64>("h0") @[cache_single_port.scala 141:27]
+    part[3] <= UInt<64>("h0") @[cache_single_port.scala 141:27]
+    part[4] <= UInt<64>("h0") @[cache_single_port.scala 141:27]
+    part[5] <= UInt<64>("h0") @[cache_single_port.scala 141:27]
+    part[6] <= UInt<64>("h0") @[cache_single_port.scala 141:27]
+    part[7] <= UInt<64>("h0") @[cache_single_port.scala 141:27]
     wire result : UInt<64>
     result <= UInt<64>("h0")
-    wire cache_data : UInt<64>[2] @[cache_single_port.scala 138:33]
-    cache_data[0] <= UInt<64>("h0") @[cache_single_port.scala 138:33]
-    cache_data[1] <= UInt<64>("h0") @[cache_single_port.scala 138:33]
-    tag_mem_0.io.cache_req.index <= cpu_request_addr_index @[cache_single_port.scala 141:47]
-    node _data_mem_0_io_cache_req_index_T = bits(io.cpu_request.addr, 9, 4) @[cache_single_port.scala 142:70]
-    data_mem_0.io.cache_req.index <= _data_mem_0_io_cache_req_index_T @[cache_single_port.scala 142:48]
-    tag_mem_0.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 143:44]
-    data_mem_0.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 144:45]
-    tag_mem_0.io.tag_write.tag <= tag_mem_0.io.tag_read.tag @[cache_single_port.scala 145:41]
-    tag_mem_0.io.tag_write.visit <= tag_mem_0.io.tag_read.visit @[cache_single_port.scala 145:41]
-    tag_mem_0.io.tag_write.dirty <= tag_mem_0.io.tag_read.dirty @[cache_single_port.scala 145:41]
-    tag_mem_0.io.tag_write.valid <= tag_mem_0.io.tag_read.valid @[cache_single_port.scala 145:41]
-    data_mem_0.io.data_write.data <= data_mem_0.io.data_read.data @[cache_single_port.scala 146:43]
-    data_mem_0.io.enable <= UInt<1>("h1") @[cache_single_port.scala 147:39]
-    tag_mem_1.io.cache_req.index <= cpu_request_addr_index @[cache_single_port.scala 141:47]
-    node _data_mem_1_io_cache_req_index_T = bits(io.cpu_request.addr, 9, 4) @[cache_single_port.scala 142:70]
-    data_mem_1.io.cache_req.index <= _data_mem_1_io_cache_req_index_T @[cache_single_port.scala 142:48]
-    tag_mem_1.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 143:44]
-    data_mem_1.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 144:45]
-    tag_mem_1.io.tag_write.tag <= tag_mem_1.io.tag_read.tag @[cache_single_port.scala 145:41]
-    tag_mem_1.io.tag_write.visit <= tag_mem_1.io.tag_read.visit @[cache_single_port.scala 145:41]
-    tag_mem_1.io.tag_write.dirty <= tag_mem_1.io.tag_read.dirty @[cache_single_port.scala 145:41]
-    tag_mem_1.io.tag_write.valid <= tag_mem_1.io.tag_read.valid @[cache_single_port.scala 145:41]
-    data_mem_1.io.data_write.data <= data_mem_1.io.data_read.data @[cache_single_port.scala 146:43]
-    data_mem_1.io.enable <= UInt<1>("h1") @[cache_single_port.scala 147:39]
-    tag_mem_2.io.cache_req.index <= cpu_request_addr_index @[cache_single_port.scala 141:47]
-    node _data_mem_2_io_cache_req_index_T = bits(io.cpu_request.addr, 9, 4) @[cache_single_port.scala 142:70]
-    data_mem_2.io.cache_req.index <= _data_mem_2_io_cache_req_index_T @[cache_single_port.scala 142:48]
-    tag_mem_2.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 143:44]
-    data_mem_2.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 144:45]
-    tag_mem_2.io.tag_write.tag <= tag_mem_2.io.tag_read.tag @[cache_single_port.scala 145:41]
-    tag_mem_2.io.tag_write.visit <= tag_mem_2.io.tag_read.visit @[cache_single_port.scala 145:41]
-    tag_mem_2.io.tag_write.dirty <= tag_mem_2.io.tag_read.dirty @[cache_single_port.scala 145:41]
-    tag_mem_2.io.tag_write.valid <= tag_mem_2.io.tag_read.valid @[cache_single_port.scala 145:41]
-    data_mem_2.io.data_write.data <= data_mem_2.io.data_read.data @[cache_single_port.scala 146:43]
-    data_mem_2.io.enable <= UInt<1>("h1") @[cache_single_port.scala 147:39]
-    tag_mem_3.io.cache_req.index <= cpu_request_addr_index @[cache_single_port.scala 141:47]
-    node _data_mem_3_io_cache_req_index_T = bits(io.cpu_request.addr, 9, 4) @[cache_single_port.scala 142:70]
-    data_mem_3.io.cache_req.index <= _data_mem_3_io_cache_req_index_T @[cache_single_port.scala 142:48]
-    tag_mem_3.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 143:44]
-    data_mem_3.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 144:45]
-    tag_mem_3.io.tag_write.tag <= tag_mem_3.io.tag_read.tag @[cache_single_port.scala 145:41]
-    tag_mem_3.io.tag_write.visit <= tag_mem_3.io.tag_read.visit @[cache_single_port.scala 145:41]
-    tag_mem_3.io.tag_write.dirty <= tag_mem_3.io.tag_read.dirty @[cache_single_port.scala 145:41]
-    tag_mem_3.io.tag_write.valid <= tag_mem_3.io.tag_read.valid @[cache_single_port.scala 145:41]
-    data_mem_3.io.data_write.data <= data_mem_3.io.data_read.data @[cache_single_port.scala 146:43]
-    data_mem_3.io.enable <= UInt<1>("h1") @[cache_single_port.scala 147:39]
-    io.cpu_response.ready <= UInt<1>("h0") @[cache_single_port.scala 150:31]
-    io.cpu_response.data <= UInt<1>("h0") @[cache_single_port.scala 151:30]
-    io.mem_io.aw.valid <= UInt<1>("h0") @[cache_single_port.scala 153:28]
-    io.mem_io.aw.bits.addr <= cpu_request_addr_reg @[cache_single_port.scala 154:32]
-    io.mem_io.aw.bits.len <= UInt<1>("h1") @[cache_single_port.scala 155:31]
-    io.mem_io.aw.bits.size <= UInt<2>("h3") @[cache_single_port.scala 156:32]
-    io.mem_io.aw.bits.burst <= UInt<1>("h1") @[cache_single_port.scala 157:33]
-    io.mem_io.aw.bits.id <= UInt<1>("h0") @[cache_single_port.scala 158:30]
-    io.mem_io.ar.valid <= UInt<1>("h0") @[cache_single_port.scala 160:28]
-    io.mem_io.ar.bits.addr <= cpu_request_addr_reg @[cache_single_port.scala 161:32]
-    io.mem_io.ar.bits.len <= UInt<1>("h1") @[cache_single_port.scala 162:31]
-    io.mem_io.ar.bits.size <= UInt<2>("h3") @[cache_single_port.scala 163:32]
-    io.mem_io.ar.bits.burst <= UInt<1>("h1") @[cache_single_port.scala 164:33]
-    io.mem_io.ar.bits.id <= UInt<1>("h0") @[cache_single_port.scala 165:30]
-    io.mem_io.w.valid <= UInt<1>("h0") @[cache_single_port.scala 167:27]
-    io.mem_io.w.bits.strb <= UInt<8>("hff") @[cache_single_port.scala 168:31]
-    io.mem_io.w.bits.data <= UInt<1>("h0") @[cache_single_port.scala 169:31]
-    io.mem_io.w.bits.last <= last @[cache_single_port.scala 170:31]
-    io.mem_io.r.ready <= UInt<1>("h0") @[cache_single_port.scala 172:27]
-    io.mem_io.b.ready <= UInt<1>("h0") @[cache_single_port.scala 174:27]
+    wire cache_data : UInt<64>[2] @[cache_single_port.scala 143:33]
+    cache_data[0] <= UInt<64>("h0") @[cache_single_port.scala 143:33]
+    cache_data[1] <= UInt<64>("h0") @[cache_single_port.scala 143:33]
+    tag_mem_0.io.cache_req.index <= cpu_request_addr_index @[cache_single_port.scala 146:47]
+    node _data_mem_0_io_cache_req_index_T = bits(io.cpu_request.addr, 9, 4) @[cache_single_port.scala 147:70]
+    data_mem_0.io.cache_req.index <= _data_mem_0_io_cache_req_index_T @[cache_single_port.scala 147:48]
+    tag_mem_0.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 148:44]
+    data_mem_0.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 149:45]
+    tag_mem_0.io.tag_write.tag <= tag_mem_0.io.tag_read.tag @[cache_single_port.scala 150:41]
+    tag_mem_0.io.tag_write.visit <= tag_mem_0.io.tag_read.visit @[cache_single_port.scala 150:41]
+    tag_mem_0.io.tag_write.dirty <= tag_mem_0.io.tag_read.dirty @[cache_single_port.scala 150:41]
+    tag_mem_0.io.tag_write.valid <= tag_mem_0.io.tag_read.valid @[cache_single_port.scala 150:41]
+    data_mem_0.io.data_write.data <= data_mem_0.io.data_read.data @[cache_single_port.scala 151:43]
+    data_mem_0.io.enable <= UInt<1>("h1") @[cache_single_port.scala 152:39]
+    tag_mem_1.io.cache_req.index <= cpu_request_addr_index @[cache_single_port.scala 146:47]
+    node _data_mem_1_io_cache_req_index_T = bits(io.cpu_request.addr, 9, 4) @[cache_single_port.scala 147:70]
+    data_mem_1.io.cache_req.index <= _data_mem_1_io_cache_req_index_T @[cache_single_port.scala 147:48]
+    tag_mem_1.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 148:44]
+    data_mem_1.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 149:45]
+    tag_mem_1.io.tag_write.tag <= tag_mem_1.io.tag_read.tag @[cache_single_port.scala 150:41]
+    tag_mem_1.io.tag_write.visit <= tag_mem_1.io.tag_read.visit @[cache_single_port.scala 150:41]
+    tag_mem_1.io.tag_write.dirty <= tag_mem_1.io.tag_read.dirty @[cache_single_port.scala 150:41]
+    tag_mem_1.io.tag_write.valid <= tag_mem_1.io.tag_read.valid @[cache_single_port.scala 150:41]
+    data_mem_1.io.data_write.data <= data_mem_1.io.data_read.data @[cache_single_port.scala 151:43]
+    data_mem_1.io.enable <= UInt<1>("h1") @[cache_single_port.scala 152:39]
+    tag_mem_2.io.cache_req.index <= cpu_request_addr_index @[cache_single_port.scala 146:47]
+    node _data_mem_2_io_cache_req_index_T = bits(io.cpu_request.addr, 9, 4) @[cache_single_port.scala 147:70]
+    data_mem_2.io.cache_req.index <= _data_mem_2_io_cache_req_index_T @[cache_single_port.scala 147:48]
+    tag_mem_2.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 148:44]
+    data_mem_2.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 149:45]
+    tag_mem_2.io.tag_write.tag <= tag_mem_2.io.tag_read.tag @[cache_single_port.scala 150:41]
+    tag_mem_2.io.tag_write.visit <= tag_mem_2.io.tag_read.visit @[cache_single_port.scala 150:41]
+    tag_mem_2.io.tag_write.dirty <= tag_mem_2.io.tag_read.dirty @[cache_single_port.scala 150:41]
+    tag_mem_2.io.tag_write.valid <= tag_mem_2.io.tag_read.valid @[cache_single_port.scala 150:41]
+    data_mem_2.io.data_write.data <= data_mem_2.io.data_read.data @[cache_single_port.scala 151:43]
+    data_mem_2.io.enable <= UInt<1>("h1") @[cache_single_port.scala 152:39]
+    tag_mem_3.io.cache_req.index <= cpu_request_addr_index @[cache_single_port.scala 146:47]
+    node _data_mem_3_io_cache_req_index_T = bits(io.cpu_request.addr, 9, 4) @[cache_single_port.scala 147:70]
+    data_mem_3.io.cache_req.index <= _data_mem_3_io_cache_req_index_T @[cache_single_port.scala 147:48]
+    tag_mem_3.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 148:44]
+    data_mem_3.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 149:45]
+    tag_mem_3.io.tag_write.tag <= tag_mem_3.io.tag_read.tag @[cache_single_port.scala 150:41]
+    tag_mem_3.io.tag_write.visit <= tag_mem_3.io.tag_read.visit @[cache_single_port.scala 150:41]
+    tag_mem_3.io.tag_write.dirty <= tag_mem_3.io.tag_read.dirty @[cache_single_port.scala 150:41]
+    tag_mem_3.io.tag_write.valid <= tag_mem_3.io.tag_read.valid @[cache_single_port.scala 150:41]
+    data_mem_3.io.data_write.data <= data_mem_3.io.data_read.data @[cache_single_port.scala 151:43]
+    data_mem_3.io.enable <= UInt<1>("h1") @[cache_single_port.scala 152:39]
+    io.cpu_response.ready <= UInt<1>("h0") @[cache_single_port.scala 155:31]
+    io.cpu_response.data <= UInt<1>("h0") @[cache_single_port.scala 156:30]
+    io.mem_io.aw.valid <= UInt<1>("h0") @[cache_single_port.scala 158:28]
+    io.mem_io.aw.bits.addr <= cpu_request_addr_reg @[cache_single_port.scala 159:32]
+    io.mem_io.aw.bits.len <= UInt<1>("h1") @[cache_single_port.scala 160:31]
+    io.mem_io.aw.bits.size <= UInt<2>("h3") @[cache_single_port.scala 161:32]
+    io.mem_io.aw.bits.burst <= UInt<1>("h1") @[cache_single_port.scala 162:33]
+    io.mem_io.aw.bits.id <= UInt<1>("h0") @[cache_single_port.scala 163:30]
+    io.mem_io.ar.valid <= UInt<1>("h0") @[cache_single_port.scala 165:28]
+    io.mem_io.ar.bits.addr <= cpu_request_addr_reg @[cache_single_port.scala 166:32]
+    io.mem_io.ar.bits.len <= UInt<1>("h1") @[cache_single_port.scala 167:31]
+    io.mem_io.ar.bits.size <= UInt<2>("h3") @[cache_single_port.scala 168:32]
+    io.mem_io.ar.bits.burst <= UInt<1>("h1") @[cache_single_port.scala 169:33]
+    io.mem_io.ar.bits.id <= UInt<1>("h0") @[cache_single_port.scala 170:30]
+    io.mem_io.w.valid <= UInt<1>("h0") @[cache_single_port.scala 172:27]
+    io.mem_io.w.bits.strb <= UInt<8>("hff") @[cache_single_port.scala 173:31]
+    io.mem_io.w.bits.data <= UInt<1>("h0") @[cache_single_port.scala 174:31]
+    io.mem_io.w.bits.last <= last @[cache_single_port.scala 175:31]
+    io.mem_io.r.ready <= UInt<1>("h0") @[cache_single_port.scala 177:27]
+    io.mem_io.b.ready <= UInt<1>("h0") @[cache_single_port.scala 179:27]
     wire response_data : UInt<128>
     response_data <= UInt<128>("h0")
     wire max : UInt<2>
     max <= UInt<2>("h0")
-    wire visit : UInt<8>[4] @[cache_single_port.scala 178:28]
-    visit[0] <= UInt<8>("h0") @[cache_single_port.scala 178:28]
-    visit[1] <= UInt<8>("h0") @[cache_single_port.scala 178:28]
-    visit[2] <= UInt<8>("h0") @[cache_single_port.scala 178:28]
-    visit[3] <= UInt<8>("h0") @[cache_single_port.scala 178:28]
+    wire visit : UInt<8>[4] @[cache_single_port.scala 183:28]
+    visit[0] <= UInt<8>("h0") @[cache_single_port.scala 183:28]
+    visit[1] <= UInt<8>("h0") @[cache_single_port.scala 183:28]
+    visit[2] <= UInt<8>("h0") @[cache_single_port.scala 183:28]
+    visit[3] <= UInt<8>("h0") @[cache_single_port.scala 183:28]
     wire compare_1_0 : UInt<1>
     compare_1_0 <= UInt<1>("h0")
     wire compare_2_3 : UInt<1>
@@ -4774,1289 +4774,1289 @@ circuit myCPU :
       index_in_line <= _wrap_value_T_5 @[Counter.scala 78:15]
       line_last <= wrap_wrap_2 @[Counter.scala 120:23]
     reg flush_over : UInt<1>, clock with :
-      reset => (reset, UInt<1>("h0")) @[cache_single_port.scala 186:33]
-    flush_loop_enable <= UInt<1>("h0") @[cache_single_port.scala 188:27]
-    index_in_line_enable <= UInt<1>("h0") @[cache_single_port.scala 189:30]
-    node _T = asUInt(UInt<1>("h0")) @[cache_single_port.scala 200:28]
-    node _T_1 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-    node _T_2 = eq(_T, _T_1) @[cache_single_port.scala 200:28]
-    when _T_2 : @[cache_single_port.scala 200:28]
-      node _T_3 = and(io.flush, io.cpu_request.valid) @[cache_single_port.scala 202:39]
-      when _T_3 : @[cache_single_port.scala 202:63]
-        next_state <= UInt<4>("hd") @[cache_single_port.scala 203:44]
+      reset => (reset, UInt<1>("h0")) @[cache_single_port.scala 191:33]
+    flush_loop_enable <= UInt<1>("h0") @[cache_single_port.scala 193:27]
+    index_in_line_enable <= UInt<1>("h0") @[cache_single_port.scala 194:30]
+    node _T = asUInt(UInt<1>("h0")) @[cache_single_port.scala 205:28]
+    node _T_1 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+    node _T_2 = eq(_T, _T_1) @[cache_single_port.scala 205:28]
+    when _T_2 : @[cache_single_port.scala 205:28]
+      node _T_3 = and(io.flush, io.cpu_request.valid) @[cache_single_port.scala 207:39]
+      when _T_3 : @[cache_single_port.scala 207:63]
+        next_state <= UInt<4>("hd") @[cache_single_port.scala 208:44]
       else :
-        node _T_4 = geq(align_addr, UInt<32>("h80000000")) @[cache_single_port.scala 205:52]
-        node _T_5 = and(io.cpu_request.valid, _T_4) @[cache_single_port.scala 204:57]
-        node _T_6 = leq(align_addr, UInt<32>("h88000000")) @[cache_single_port.scala 206:52]
-        node _T_7 = and(_T_5, _T_6) @[cache_single_port.scala 205:69]
-        when _T_7 : @[cache_single_port.scala 206:69]
-          next_state <= UInt<3>("h6") @[cache_single_port.scala 208:44]
+        node _T_4 = geq(align_addr, UInt<32>("h80000000")) @[cache_single_port.scala 210:52]
+        node _T_5 = and(io.cpu_request.valid, _T_4) @[cache_single_port.scala 209:57]
+        node _T_6 = leq(align_addr, UInt<32>("h88000000")) @[cache_single_port.scala 211:52]
+        node _T_7 = and(_T_5, _T_6) @[cache_single_port.scala 210:69]
+        when _T_7 : @[cache_single_port.scala 211:69]
+          next_state <= UInt<3>("h6") @[cache_single_port.scala 213:44]
         else :
-          when io.cpu_request.valid : @[cache_single_port.scala 209:57]
-            when io.cpu_request.rw : @[cache_single_port.scala 210:56]
-              next_state <= UInt<2>("h2") @[cache_single_port.scala 211:52]
+          when io.cpu_request.valid : @[cache_single_port.scala 214:57]
+            when io.cpu_request.rw : @[cache_single_port.scala 215:56]
+              next_state <= UInt<2>("h2") @[cache_single_port.scala 216:52]
             else :
-              next_state <= UInt<1>("h1") @[cache_single_port.scala 213:52]
+              next_state <= UInt<1>("h1") @[cache_single_port.scala 218:52]
           else :
-            next_state <= UInt<1>("h0") @[cache_single_port.scala 216:44]
+            next_state <= UInt<1>("h0") @[cache_single_port.scala 221:44]
     else :
-      node _T_8 = asUInt(UInt<4>("hd")) @[cache_single_port.scala 200:28]
-      node _T_9 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-      node _T_10 = eq(_T_8, _T_9) @[cache_single_port.scala 200:28]
-      when _T_10 : @[cache_single_port.scala 200:28]
-        when flush_over : @[cache_single_port.scala 224:49]
-          next_state <= UInt<1>("h0") @[cache_single_port.scala 225:52]
-          flush_loop <= UInt<1>("h0") @[cache_single_port.scala 226:52]
-          flush_over <= UInt<1>("h0") @[cache_single_port.scala 227:52]
-          io.cpu_response.ready <= UInt<1>("h1") @[cache_single_port.scala 228:63]
+      node _T_8 = asUInt(UInt<4>("hd")) @[cache_single_port.scala 205:28]
+      node _T_9 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+      node _T_10 = eq(_T_8, _T_9) @[cache_single_port.scala 205:28]
+      when _T_10 : @[cache_single_port.scala 205:28]
+        when flush_over : @[cache_single_port.scala 229:49]
+          next_state <= UInt<1>("h0") @[cache_single_port.scala 230:52]
+          flush_loop <= UInt<1>("h0") @[cache_single_port.scala 231:52]
+          flush_over <= UInt<1>("h0") @[cache_single_port.scala 232:52]
+          io.cpu_response.ready <= UInt<1>("h1") @[cache_single_port.scala 233:63]
         else :
-          next_state <= UInt<4>("he") @[cache_single_port.scala 230:52]
+          next_state <= UInt<4>("he") @[cache_single_port.scala 235:52]
       else :
-        node _T_11 = asUInt(UInt<4>("he")) @[cache_single_port.scala 200:28]
-        node _T_12 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-        node _T_13 = eq(_T_11, _T_12) @[cache_single_port.scala 200:28]
-        when _T_13 : @[cache_single_port.scala 200:28]
-          node _T_14 = eq(UInt<1>("h1"), UInt<1>("h0")) @[cache_single_port.scala 236:30]
-          when _T_14 : @[cache_single_port.scala 236:42]
-            tag_mem_0.io.cache_req.index <= flush_loop @[cache_single_port.scala 238:71]
-            tag_mem_1.io.cache_req.index <= flush_loop @[cache_single_port.scala 238:71]
-            tag_mem_2.io.cache_req.index <= flush_loop @[cache_single_port.scala 238:71]
-            tag_mem_3.io.cache_req.index <= flush_loop @[cache_single_port.scala 238:71]
-            is_match[0] <= tag_mem_0.io.tag_read.valid @[cache_single_port.scala 241:42]
-            is_match[1] <= tag_mem_1.io.tag_read.valid @[cache_single_port.scala 241:42]
-            is_match[2] <= tag_mem_2.io.tag_read.valid @[cache_single_port.scala 241:42]
-            is_match[3] <= tag_mem_3.io.tag_read.valid @[cache_single_port.scala 241:42]
-            node _T_15 = eq(UInt<1>("h0"), index_in_line) @[cache_single_port.scala 243:50]
-            when _T_15 : @[cache_single_port.scala 243:68]
-              when is_match[0] : @[cache_single_port.scala 244:66]
-                next_state <= UInt<5>("h10") @[cache_single_port.scala 245:68]
+        node _T_11 = asUInt(UInt<4>("he")) @[cache_single_port.scala 205:28]
+        node _T_12 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+        node _T_13 = eq(_T_11, _T_12) @[cache_single_port.scala 205:28]
+        when _T_13 : @[cache_single_port.scala 205:28]
+          node _T_14 = eq(UInt<1>("h1"), UInt<1>("h0")) @[cache_single_port.scala 241:30]
+          when _T_14 : @[cache_single_port.scala 241:42]
+            tag_mem_0.io.cache_req.index <= flush_loop @[cache_single_port.scala 243:71]
+            tag_mem_1.io.cache_req.index <= flush_loop @[cache_single_port.scala 243:71]
+            tag_mem_2.io.cache_req.index <= flush_loop @[cache_single_port.scala 243:71]
+            tag_mem_3.io.cache_req.index <= flush_loop @[cache_single_port.scala 243:71]
+            is_match[0] <= tag_mem_0.io.tag_read.valid @[cache_single_port.scala 246:42]
+            is_match[1] <= tag_mem_1.io.tag_read.valid @[cache_single_port.scala 246:42]
+            is_match[2] <= tag_mem_2.io.tag_read.valid @[cache_single_port.scala 246:42]
+            is_match[3] <= tag_mem_3.io.tag_read.valid @[cache_single_port.scala 246:42]
+            node _T_15 = eq(UInt<1>("h0"), index_in_line) @[cache_single_port.scala 248:50]
+            when _T_15 : @[cache_single_port.scala 248:68]
+              when is_match[0] : @[cache_single_port.scala 249:66]
+                next_state <= UInt<5>("h10") @[cache_single_port.scala 250:68]
                 node writeback_addr_hi = cat(tag_mem_0.io.tag_read.tag, flush_loop) @[Cat.scala 31:58]
                 node _writeback_addr_T = cat(writeback_addr_hi, UInt<4>("h0")) @[Cat.scala 31:58]
-                writeback_addr <= _writeback_addr_T @[cache_single_port.scala 246:72]
+                writeback_addr <= _writeback_addr_T @[cache_single_port.scala 251:72]
               else :
-                node _T_16 = eq(index_in_line, UInt<2>("h3")) @[cache_single_port.scala 247:76]
-                node _T_17 = eq(_T_16, UInt<1>("h0")) @[cache_single_port.scala 247:60]
-                when _T_17 : @[cache_single_port.scala 247:95]
-                  next_state <= UInt<4>("he") @[cache_single_port.scala 248:68]
-                  index_in_line_enable <= UInt<1>("h1") @[cache_single_port.scala 249:78]
+                node _T_16 = eq(index_in_line, UInt<2>("h3")) @[cache_single_port.scala 252:76]
+                node _T_17 = eq(_T_16, UInt<1>("h0")) @[cache_single_port.scala 252:60]
+                when _T_17 : @[cache_single_port.scala 252:95]
+                  next_state <= UInt<4>("he") @[cache_single_port.scala 253:68]
+                  index_in_line_enable <= UInt<1>("h1") @[cache_single_port.scala 254:78]
                 else :
-                  next_state <= UInt<4>("hd") @[cache_single_port.scala 251:68]
-                  node _T_18 = eq(flush_loop, UInt<6>("h3f")) @[cache_single_port.scala 252:73]
-                  when _T_18 : @[cache_single_port.scala 252:91]
-                    flush_over <= UInt<1>("h1") @[cache_single_port.scala 253:76]
+                  next_state <= UInt<4>("hd") @[cache_single_port.scala 256:68]
+                  node _T_18 = eq(flush_loop, UInt<6>("h3f")) @[cache_single_port.scala 257:73]
+                  when _T_18 : @[cache_single_port.scala 257:91]
+                    flush_over <= UInt<1>("h1") @[cache_single_port.scala 258:76]
                   else :
-                    flush_loop_enable <= UInt<1>("h1") @[cache_single_port.scala 255:83]
-                    index_in_line <= UInt<1>("h0") @[cache_single_port.scala 256:79]
-            node _T_19 = eq(UInt<1>("h1"), index_in_line) @[cache_single_port.scala 243:50]
-            when _T_19 : @[cache_single_port.scala 243:68]
-              when is_match[1] : @[cache_single_port.scala 244:66]
-                next_state <= UInt<5>("h10") @[cache_single_port.scala 245:68]
+                    flush_loop_enable <= UInt<1>("h1") @[cache_single_port.scala 260:83]
+                    index_in_line <= UInt<1>("h0") @[cache_single_port.scala 261:79]
+            node _T_19 = eq(UInt<1>("h1"), index_in_line) @[cache_single_port.scala 248:50]
+            when _T_19 : @[cache_single_port.scala 248:68]
+              when is_match[1] : @[cache_single_port.scala 249:66]
+                next_state <= UInt<5>("h10") @[cache_single_port.scala 250:68]
                 node writeback_addr_hi_1 = cat(tag_mem_1.io.tag_read.tag, flush_loop) @[Cat.scala 31:58]
                 node _writeback_addr_T_1 = cat(writeback_addr_hi_1, UInt<4>("h0")) @[Cat.scala 31:58]
-                writeback_addr <= _writeback_addr_T_1 @[cache_single_port.scala 246:72]
+                writeback_addr <= _writeback_addr_T_1 @[cache_single_port.scala 251:72]
               else :
-                node _T_20 = eq(index_in_line, UInt<2>("h3")) @[cache_single_port.scala 247:76]
-                node _T_21 = eq(_T_20, UInt<1>("h0")) @[cache_single_port.scala 247:60]
-                when _T_21 : @[cache_single_port.scala 247:95]
-                  next_state <= UInt<4>("he") @[cache_single_port.scala 248:68]
-                  index_in_line_enable <= UInt<1>("h1") @[cache_single_port.scala 249:78]
+                node _T_20 = eq(index_in_line, UInt<2>("h3")) @[cache_single_port.scala 252:76]
+                node _T_21 = eq(_T_20, UInt<1>("h0")) @[cache_single_port.scala 252:60]
+                when _T_21 : @[cache_single_port.scala 252:95]
+                  next_state <= UInt<4>("he") @[cache_single_port.scala 253:68]
+                  index_in_line_enable <= UInt<1>("h1") @[cache_single_port.scala 254:78]
                 else :
-                  next_state <= UInt<4>("hd") @[cache_single_port.scala 251:68]
-                  node _T_22 = eq(flush_loop, UInt<6>("h3f")) @[cache_single_port.scala 252:73]
-                  when _T_22 : @[cache_single_port.scala 252:91]
-                    flush_over <= UInt<1>("h1") @[cache_single_port.scala 253:76]
+                  next_state <= UInt<4>("hd") @[cache_single_port.scala 256:68]
+                  node _T_22 = eq(flush_loop, UInt<6>("h3f")) @[cache_single_port.scala 257:73]
+                  when _T_22 : @[cache_single_port.scala 257:91]
+                    flush_over <= UInt<1>("h1") @[cache_single_port.scala 258:76]
                   else :
-                    flush_loop_enable <= UInt<1>("h1") @[cache_single_port.scala 255:83]
-                    index_in_line <= UInt<1>("h0") @[cache_single_port.scala 256:79]
-            node _T_23 = eq(UInt<2>("h2"), index_in_line) @[cache_single_port.scala 243:50]
-            when _T_23 : @[cache_single_port.scala 243:68]
-              when is_match[2] : @[cache_single_port.scala 244:66]
-                next_state <= UInt<5>("h10") @[cache_single_port.scala 245:68]
+                    flush_loop_enable <= UInt<1>("h1") @[cache_single_port.scala 260:83]
+                    index_in_line <= UInt<1>("h0") @[cache_single_port.scala 261:79]
+            node _T_23 = eq(UInt<2>("h2"), index_in_line) @[cache_single_port.scala 248:50]
+            when _T_23 : @[cache_single_port.scala 248:68]
+              when is_match[2] : @[cache_single_port.scala 249:66]
+                next_state <= UInt<5>("h10") @[cache_single_port.scala 250:68]
                 node writeback_addr_hi_2 = cat(tag_mem_2.io.tag_read.tag, flush_loop) @[Cat.scala 31:58]
                 node _writeback_addr_T_2 = cat(writeback_addr_hi_2, UInt<4>("h0")) @[Cat.scala 31:58]
-                writeback_addr <= _writeback_addr_T_2 @[cache_single_port.scala 246:72]
+                writeback_addr <= _writeback_addr_T_2 @[cache_single_port.scala 251:72]
               else :
-                node _T_24 = eq(index_in_line, UInt<2>("h3")) @[cache_single_port.scala 247:76]
-                node _T_25 = eq(_T_24, UInt<1>("h0")) @[cache_single_port.scala 247:60]
-                when _T_25 : @[cache_single_port.scala 247:95]
-                  next_state <= UInt<4>("he") @[cache_single_port.scala 248:68]
-                  index_in_line_enable <= UInt<1>("h1") @[cache_single_port.scala 249:78]
+                node _T_24 = eq(index_in_line, UInt<2>("h3")) @[cache_single_port.scala 252:76]
+                node _T_25 = eq(_T_24, UInt<1>("h0")) @[cache_single_port.scala 252:60]
+                when _T_25 : @[cache_single_port.scala 252:95]
+                  next_state <= UInt<4>("he") @[cache_single_port.scala 253:68]
+                  index_in_line_enable <= UInt<1>("h1") @[cache_single_port.scala 254:78]
                 else :
-                  next_state <= UInt<4>("hd") @[cache_single_port.scala 251:68]
-                  node _T_26 = eq(flush_loop, UInt<6>("h3f")) @[cache_single_port.scala 252:73]
-                  when _T_26 : @[cache_single_port.scala 252:91]
-                    flush_over <= UInt<1>("h1") @[cache_single_port.scala 253:76]
+                  next_state <= UInt<4>("hd") @[cache_single_port.scala 256:68]
+                  node _T_26 = eq(flush_loop, UInt<6>("h3f")) @[cache_single_port.scala 257:73]
+                  when _T_26 : @[cache_single_port.scala 257:91]
+                    flush_over <= UInt<1>("h1") @[cache_single_port.scala 258:76]
                   else :
-                    flush_loop_enable <= UInt<1>("h1") @[cache_single_port.scala 255:83]
-                    index_in_line <= UInt<1>("h0") @[cache_single_port.scala 256:79]
-            node _T_27 = eq(UInt<2>("h3"), index_in_line) @[cache_single_port.scala 243:50]
-            when _T_27 : @[cache_single_port.scala 243:68]
-              when is_match[3] : @[cache_single_port.scala 244:66]
-                next_state <= UInt<5>("h10") @[cache_single_port.scala 245:68]
+                    flush_loop_enable <= UInt<1>("h1") @[cache_single_port.scala 260:83]
+                    index_in_line <= UInt<1>("h0") @[cache_single_port.scala 261:79]
+            node _T_27 = eq(UInt<2>("h3"), index_in_line) @[cache_single_port.scala 248:50]
+            when _T_27 : @[cache_single_port.scala 248:68]
+              when is_match[3] : @[cache_single_port.scala 249:66]
+                next_state <= UInt<5>("h10") @[cache_single_port.scala 250:68]
                 node writeback_addr_hi_3 = cat(tag_mem_3.io.tag_read.tag, flush_loop) @[Cat.scala 31:58]
                 node _writeback_addr_T_3 = cat(writeback_addr_hi_3, UInt<4>("h0")) @[Cat.scala 31:58]
-                writeback_addr <= _writeback_addr_T_3 @[cache_single_port.scala 246:72]
+                writeback_addr <= _writeback_addr_T_3 @[cache_single_port.scala 251:72]
               else :
-                node _T_28 = eq(index_in_line, UInt<2>("h3")) @[cache_single_port.scala 247:76]
-                node _T_29 = eq(_T_28, UInt<1>("h0")) @[cache_single_port.scala 247:60]
-                when _T_29 : @[cache_single_port.scala 247:95]
-                  next_state <= UInt<4>("he") @[cache_single_port.scala 248:68]
-                  index_in_line_enable <= UInt<1>("h1") @[cache_single_port.scala 249:78]
+                node _T_28 = eq(index_in_line, UInt<2>("h3")) @[cache_single_port.scala 252:76]
+                node _T_29 = eq(_T_28, UInt<1>("h0")) @[cache_single_port.scala 252:60]
+                when _T_29 : @[cache_single_port.scala 252:95]
+                  next_state <= UInt<4>("he") @[cache_single_port.scala 253:68]
+                  index_in_line_enable <= UInt<1>("h1") @[cache_single_port.scala 254:78]
                 else :
-                  next_state <= UInt<4>("hd") @[cache_single_port.scala 251:68]
-                  node _T_30 = eq(flush_loop, UInt<6>("h3f")) @[cache_single_port.scala 252:73]
-                  when _T_30 : @[cache_single_port.scala 252:91]
-                    flush_over <= UInt<1>("h1") @[cache_single_port.scala 253:76]
+                  next_state <= UInt<4>("hd") @[cache_single_port.scala 256:68]
+                  node _T_30 = eq(flush_loop, UInt<6>("h3f")) @[cache_single_port.scala 257:73]
+                  when _T_30 : @[cache_single_port.scala 257:91]
+                    flush_over <= UInt<1>("h1") @[cache_single_port.scala 258:76]
                   else :
-                    flush_loop_enable <= UInt<1>("h1") @[cache_single_port.scala 255:83]
-                    index_in_line <= UInt<1>("h0") @[cache_single_port.scala 256:79]
+                    flush_loop_enable <= UInt<1>("h1") @[cache_single_port.scala 260:83]
+                    index_in_line <= UInt<1>("h0") @[cache_single_port.scala 261:79]
           else :
-            tag_mem_0.io.cache_req.index <= flush_loop @[cache_single_port.scala 263:71]
-            tag_mem_1.io.cache_req.index <= flush_loop @[cache_single_port.scala 263:71]
-            tag_mem_2.io.cache_req.index <= flush_loop @[cache_single_port.scala 263:71]
-            tag_mem_3.io.cache_req.index <= flush_loop @[cache_single_port.scala 263:71]
-            tag_mem_0.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 267:68]
-            tag_mem_0.io.tag_write.tag <= tag_mem_0.io.tag_read.tag @[cache_single_port.scala 268:69]
-            tag_mem_0.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 269:71]
-            tag_mem_0.io.tag_write.dirty <= UInt<1>("h0") @[cache_single_port.scala 270:71]
-            tag_mem_0.io.tag_write.valid <= UInt<1>("h0") @[cache_single_port.scala 271:71]
-            tag_mem_1.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 267:68]
-            tag_mem_1.io.tag_write.tag <= tag_mem_1.io.tag_read.tag @[cache_single_port.scala 268:69]
-            tag_mem_1.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 269:71]
-            tag_mem_1.io.tag_write.dirty <= UInt<1>("h0") @[cache_single_port.scala 270:71]
-            tag_mem_1.io.tag_write.valid <= UInt<1>("h0") @[cache_single_port.scala 271:71]
-            tag_mem_2.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 267:68]
-            tag_mem_2.io.tag_write.tag <= tag_mem_2.io.tag_read.tag @[cache_single_port.scala 268:69]
-            tag_mem_2.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 269:71]
-            tag_mem_2.io.tag_write.dirty <= UInt<1>("h0") @[cache_single_port.scala 270:71]
-            tag_mem_2.io.tag_write.valid <= UInt<1>("h0") @[cache_single_port.scala 271:71]
-            tag_mem_3.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 267:68]
-            tag_mem_3.io.tag_write.tag <= tag_mem_3.io.tag_read.tag @[cache_single_port.scala 268:69]
-            tag_mem_3.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 269:71]
-            tag_mem_3.io.tag_write.dirty <= UInt<1>("h0") @[cache_single_port.scala 270:71]
-            tag_mem_3.io.tag_write.valid <= UInt<1>("h0") @[cache_single_port.scala 271:71]
-            next_state <= UInt<4>("hd") @[cache_single_port.scala 274:44]
-            flush_loop_enable <= UInt<1>("h1") @[cache_single_port.scala 275:51]
-            node _T_31 = eq(flush_loop, UInt<6>("h3f")) @[cache_single_port.scala 276:49]
-            when _T_31 : @[cache_single_port.scala 276:67]
-              flush_over <= UInt<1>("h1") @[cache_single_port.scala 277:52]
+            tag_mem_0.io.cache_req.index <= flush_loop @[cache_single_port.scala 268:71]
+            tag_mem_1.io.cache_req.index <= flush_loop @[cache_single_port.scala 268:71]
+            tag_mem_2.io.cache_req.index <= flush_loop @[cache_single_port.scala 268:71]
+            tag_mem_3.io.cache_req.index <= flush_loop @[cache_single_port.scala 268:71]
+            tag_mem_0.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 272:68]
+            tag_mem_0.io.tag_write.tag <= tag_mem_0.io.tag_read.tag @[cache_single_port.scala 273:69]
+            tag_mem_0.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 274:71]
+            tag_mem_0.io.tag_write.dirty <= UInt<1>("h0") @[cache_single_port.scala 275:71]
+            tag_mem_0.io.tag_write.valid <= UInt<1>("h0") @[cache_single_port.scala 276:71]
+            tag_mem_1.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 272:68]
+            tag_mem_1.io.tag_write.tag <= tag_mem_1.io.tag_read.tag @[cache_single_port.scala 273:69]
+            tag_mem_1.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 274:71]
+            tag_mem_1.io.tag_write.dirty <= UInt<1>("h0") @[cache_single_port.scala 275:71]
+            tag_mem_1.io.tag_write.valid <= UInt<1>("h0") @[cache_single_port.scala 276:71]
+            tag_mem_2.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 272:68]
+            tag_mem_2.io.tag_write.tag <= tag_mem_2.io.tag_read.tag @[cache_single_port.scala 273:69]
+            tag_mem_2.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 274:71]
+            tag_mem_2.io.tag_write.dirty <= UInt<1>("h0") @[cache_single_port.scala 275:71]
+            tag_mem_2.io.tag_write.valid <= UInt<1>("h0") @[cache_single_port.scala 276:71]
+            tag_mem_3.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 272:68]
+            tag_mem_3.io.tag_write.tag <= tag_mem_3.io.tag_read.tag @[cache_single_port.scala 273:69]
+            tag_mem_3.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 274:71]
+            tag_mem_3.io.tag_write.dirty <= UInt<1>("h0") @[cache_single_port.scala 275:71]
+            tag_mem_3.io.tag_write.valid <= UInt<1>("h0") @[cache_single_port.scala 276:71]
+            next_state <= UInt<4>("hd") @[cache_single_port.scala 279:44]
+            flush_loop_enable <= UInt<1>("h1") @[cache_single_port.scala 280:51]
+            node _T_31 = eq(flush_loop, UInt<6>("h3f")) @[cache_single_port.scala 281:49]
+            when _T_31 : @[cache_single_port.scala 281:67]
+              flush_over <= UInt<1>("h1") @[cache_single_port.scala 282:52]
         else :
-          node _T_32 = asUInt(UInt<5>("h10")) @[cache_single_port.scala 200:28]
-          node _T_33 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-          node _T_34 = eq(_T_32, _T_33) @[cache_single_port.scala 200:28]
-          when _T_34 : @[cache_single_port.scala 200:28]
-            node _T_35 = eq(UInt<1>("h0"), index_in_line) @[cache_single_port.scala 283:42]
-            when _T_35 : @[cache_single_port.scala 283:60]
-              data_mem_0.io.cache_req.index <= flush_loop @[cache_single_port.scala 284:72]
-              data_mem_0.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 285:69]
-            node _T_36 = eq(UInt<1>("h1"), index_in_line) @[cache_single_port.scala 283:42]
-            when _T_36 : @[cache_single_port.scala 283:60]
-              data_mem_1.io.cache_req.index <= flush_loop @[cache_single_port.scala 284:72]
-              data_mem_1.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 285:69]
-            node _T_37 = eq(UInt<2>("h2"), index_in_line) @[cache_single_port.scala 283:42]
-            when _T_37 : @[cache_single_port.scala 283:60]
-              data_mem_2.io.cache_req.index <= flush_loop @[cache_single_port.scala 284:72]
-              data_mem_2.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 285:69]
-            node _T_38 = eq(UInt<2>("h3"), index_in_line) @[cache_single_port.scala 283:42]
-            when _T_38 : @[cache_single_port.scala 283:60]
-              data_mem_3.io.cache_req.index <= flush_loop @[cache_single_port.scala 284:72]
-              data_mem_3.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 285:69]
-            io.mem_io.aw.valid <= UInt<1>("h1") @[cache_single_port.scala 289:44]
-            io.mem_io.aw.bits.len <= UInt<1>("h1") @[cache_single_port.scala 290:47]
-            io.mem_io.aw.bits.addr <= writeback_addr @[cache_single_port.scala 291:48]
-            next_state <= UInt<5>("h10") @[cache_single_port.scala 292:36]
-            when io.mem_io.aw.ready : @[cache_single_port.scala 293:49]
-              next_state <= UInt<4>("hf") @[cache_single_port.scala 294:44]
+          node _T_32 = asUInt(UInt<5>("h10")) @[cache_single_port.scala 205:28]
+          node _T_33 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+          node _T_34 = eq(_T_32, _T_33) @[cache_single_port.scala 205:28]
+          when _T_34 : @[cache_single_port.scala 205:28]
+            node _T_35 = eq(UInt<1>("h0"), index_in_line) @[cache_single_port.scala 288:42]
+            when _T_35 : @[cache_single_port.scala 288:60]
+              data_mem_0.io.cache_req.index <= flush_loop @[cache_single_port.scala 289:72]
+              data_mem_0.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 290:69]
+            node _T_36 = eq(UInt<1>("h1"), index_in_line) @[cache_single_port.scala 288:42]
+            when _T_36 : @[cache_single_port.scala 288:60]
+              data_mem_1.io.cache_req.index <= flush_loop @[cache_single_port.scala 289:72]
+              data_mem_1.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 290:69]
+            node _T_37 = eq(UInt<2>("h2"), index_in_line) @[cache_single_port.scala 288:42]
+            when _T_37 : @[cache_single_port.scala 288:60]
+              data_mem_2.io.cache_req.index <= flush_loop @[cache_single_port.scala 289:72]
+              data_mem_2.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 290:69]
+            node _T_38 = eq(UInt<2>("h3"), index_in_line) @[cache_single_port.scala 288:42]
+            when _T_38 : @[cache_single_port.scala 288:60]
+              data_mem_3.io.cache_req.index <= flush_loop @[cache_single_port.scala 289:72]
+              data_mem_3.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 290:69]
+            io.mem_io.aw.valid <= UInt<1>("h1") @[cache_single_port.scala 294:44]
+            io.mem_io.aw.bits.len <= UInt<1>("h1") @[cache_single_port.scala 295:47]
+            io.mem_io.aw.bits.addr <= writeback_addr @[cache_single_port.scala 296:48]
+            next_state <= UInt<5>("h10") @[cache_single_port.scala 297:36]
+            when io.mem_io.aw.ready : @[cache_single_port.scala 298:49]
+              next_state <= UInt<4>("hf") @[cache_single_port.scala 299:44]
           else :
-            node _T_39 = asUInt(UInt<4>("hf")) @[cache_single_port.scala 200:28]
-            node _T_40 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-            node _T_41 = eq(_T_39, _T_40) @[cache_single_port.scala 200:28]
-            when _T_41 : @[cache_single_port.scala 200:28]
-              node _T_42 = eq(UInt<1>("h0"), index_in_line) @[cache_single_port.scala 299:42]
-              when _T_42 : @[cache_single_port.scala 299:60]
-                data_mem_0.io.cache_req.index <= flush_loop @[cache_single_port.scala 300:72]
-                data_mem_0.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 301:69]
-              node _T_43 = eq(UInt<1>("h1"), index_in_line) @[cache_single_port.scala 299:42]
-              when _T_43 : @[cache_single_port.scala 299:60]
-                data_mem_1.io.cache_req.index <= flush_loop @[cache_single_port.scala 300:72]
-                data_mem_1.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 301:69]
-              node _T_44 = eq(UInt<2>("h2"), index_in_line) @[cache_single_port.scala 299:42]
-              when _T_44 : @[cache_single_port.scala 299:60]
-                data_mem_2.io.cache_req.index <= flush_loop @[cache_single_port.scala 300:72]
-                data_mem_2.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 301:69]
-              node _T_45 = eq(UInt<2>("h3"), index_in_line) @[cache_single_port.scala 299:42]
-              when _T_45 : @[cache_single_port.scala 299:60]
-                data_mem_3.io.cache_req.index <= flush_loop @[cache_single_port.scala 300:72]
-                data_mem_3.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 301:69]
-              next_state <= UInt<4>("hf") @[cache_single_port.scala 305:36]
-              fill_block_en <= io.mem_io.w.ready @[cache_single_port.scala 306:39]
-              io.mem_io.w.bits.strb <= UInt<8>("hff") @[cache_single_port.scala 307:47]
-              io.mem_io.w.valid <= UInt<1>("h1") @[cache_single_port.scala 308:43]
-              node _T_46 = eq(UInt<1>("h0"), index_in_line) @[cache_single_port.scala 310:42]
-              when _T_46 : @[cache_single_port.scala 310:60]
-                node _T_47 = bits(data_mem_0.io.data_read.data, 63, 0) @[cache_single_port.scala 311:109]
-                node _T_48 = bits(data_mem_0.io.data_read.data, 127, 64) @[cache_single_port.scala 311:109]
-                wire _WIRE : UInt<64>[2] @[cache_single_port.scala 311:74]
-                _WIRE[0] <= _T_47 @[cache_single_port.scala 311:74]
-                _WIRE[1] <= _T_48 @[cache_single_port.scala 311:74]
-                cache_data[0] <= _WIRE[0] @[cache_single_port.scala 311:52]
-                cache_data[1] <= _WIRE[1] @[cache_single_port.scala 311:52]
-                io.mem_io.w.bits.data <= cache_data[index] @[cache_single_port.scala 312:63]
-              node _T_49 = eq(UInt<1>("h1"), index_in_line) @[cache_single_port.scala 310:42]
-              when _T_49 : @[cache_single_port.scala 310:60]
-                node _T_50 = bits(data_mem_1.io.data_read.data, 63, 0) @[cache_single_port.scala 311:109]
-                node _T_51 = bits(data_mem_1.io.data_read.data, 127, 64) @[cache_single_port.scala 311:109]
-                wire _WIRE_1 : UInt<64>[2] @[cache_single_port.scala 311:74]
-                _WIRE_1[0] <= _T_50 @[cache_single_port.scala 311:74]
-                _WIRE_1[1] <= _T_51 @[cache_single_port.scala 311:74]
-                cache_data[0] <= _WIRE_1[0] @[cache_single_port.scala 311:52]
-                cache_data[1] <= _WIRE_1[1] @[cache_single_port.scala 311:52]
-                io.mem_io.w.bits.data <= cache_data[index] @[cache_single_port.scala 312:63]
-              node _T_52 = eq(UInt<2>("h2"), index_in_line) @[cache_single_port.scala 310:42]
-              when _T_52 : @[cache_single_port.scala 310:60]
-                node _T_53 = bits(data_mem_2.io.data_read.data, 63, 0) @[cache_single_port.scala 311:109]
-                node _T_54 = bits(data_mem_2.io.data_read.data, 127, 64) @[cache_single_port.scala 311:109]
-                wire _WIRE_2 : UInt<64>[2] @[cache_single_port.scala 311:74]
-                _WIRE_2[0] <= _T_53 @[cache_single_port.scala 311:74]
-                _WIRE_2[1] <= _T_54 @[cache_single_port.scala 311:74]
-                cache_data[0] <= _WIRE_2[0] @[cache_single_port.scala 311:52]
-                cache_data[1] <= _WIRE_2[1] @[cache_single_port.scala 311:52]
-                io.mem_io.w.bits.data <= cache_data[index] @[cache_single_port.scala 312:63]
-              node _T_55 = eq(UInt<2>("h3"), index_in_line) @[cache_single_port.scala 310:42]
-              when _T_55 : @[cache_single_port.scala 310:60]
-                node _T_56 = bits(data_mem_3.io.data_read.data, 63, 0) @[cache_single_port.scala 311:109]
-                node _T_57 = bits(data_mem_3.io.data_read.data, 127, 64) @[cache_single_port.scala 311:109]
-                wire _WIRE_3 : UInt<64>[2] @[cache_single_port.scala 311:74]
-                _WIRE_3[0] <= _T_56 @[cache_single_port.scala 311:74]
-                _WIRE_3[1] <= _T_57 @[cache_single_port.scala 311:74]
-                cache_data[0] <= _WIRE_3[0] @[cache_single_port.scala 311:52]
-                cache_data[1] <= _WIRE_3[1] @[cache_single_port.scala 311:52]
-                io.mem_io.w.bits.data <= cache_data[index] @[cache_single_port.scala 312:63]
-              when last : @[cache_single_port.scala 316:35]
-                next_state <= UInt<5>("h11") @[cache_single_port.scala 317:44]
-                index <= UInt<1>("h0") @[cache_single_port.scala 318:39]
+            node _T_39 = asUInt(UInt<4>("hf")) @[cache_single_port.scala 205:28]
+            node _T_40 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+            node _T_41 = eq(_T_39, _T_40) @[cache_single_port.scala 205:28]
+            when _T_41 : @[cache_single_port.scala 205:28]
+              node _T_42 = eq(UInt<1>("h0"), index_in_line) @[cache_single_port.scala 304:42]
+              when _T_42 : @[cache_single_port.scala 304:60]
+                data_mem_0.io.cache_req.index <= flush_loop @[cache_single_port.scala 305:72]
+                data_mem_0.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 306:69]
+              node _T_43 = eq(UInt<1>("h1"), index_in_line) @[cache_single_port.scala 304:42]
+              when _T_43 : @[cache_single_port.scala 304:60]
+                data_mem_1.io.cache_req.index <= flush_loop @[cache_single_port.scala 305:72]
+                data_mem_1.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 306:69]
+              node _T_44 = eq(UInt<2>("h2"), index_in_line) @[cache_single_port.scala 304:42]
+              when _T_44 : @[cache_single_port.scala 304:60]
+                data_mem_2.io.cache_req.index <= flush_loop @[cache_single_port.scala 305:72]
+                data_mem_2.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 306:69]
+              node _T_45 = eq(UInt<2>("h3"), index_in_line) @[cache_single_port.scala 304:42]
+              when _T_45 : @[cache_single_port.scala 304:60]
+                data_mem_3.io.cache_req.index <= flush_loop @[cache_single_port.scala 305:72]
+                data_mem_3.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 306:69]
+              next_state <= UInt<4>("hf") @[cache_single_port.scala 310:36]
+              fill_block_en <= io.mem_io.w.ready @[cache_single_port.scala 311:39]
+              io.mem_io.w.bits.strb <= UInt<8>("hff") @[cache_single_port.scala 312:47]
+              io.mem_io.w.valid <= UInt<1>("h1") @[cache_single_port.scala 313:43]
+              node _T_46 = eq(UInt<1>("h0"), index_in_line) @[cache_single_port.scala 315:42]
+              when _T_46 : @[cache_single_port.scala 315:60]
+                node _T_47 = bits(data_mem_0.io.data_read.data, 63, 0) @[cache_single_port.scala 316:109]
+                node _T_48 = bits(data_mem_0.io.data_read.data, 127, 64) @[cache_single_port.scala 316:109]
+                wire _WIRE : UInt<64>[2] @[cache_single_port.scala 316:74]
+                _WIRE[0] <= _T_47 @[cache_single_port.scala 316:74]
+                _WIRE[1] <= _T_48 @[cache_single_port.scala 316:74]
+                cache_data[0] <= _WIRE[0] @[cache_single_port.scala 316:52]
+                cache_data[1] <= _WIRE[1] @[cache_single_port.scala 316:52]
+                io.mem_io.w.bits.data <= cache_data[index] @[cache_single_port.scala 317:63]
+              node _T_49 = eq(UInt<1>("h1"), index_in_line) @[cache_single_port.scala 315:42]
+              when _T_49 : @[cache_single_port.scala 315:60]
+                node _T_50 = bits(data_mem_1.io.data_read.data, 63, 0) @[cache_single_port.scala 316:109]
+                node _T_51 = bits(data_mem_1.io.data_read.data, 127, 64) @[cache_single_port.scala 316:109]
+                wire _WIRE_1 : UInt<64>[2] @[cache_single_port.scala 316:74]
+                _WIRE_1[0] <= _T_50 @[cache_single_port.scala 316:74]
+                _WIRE_1[1] <= _T_51 @[cache_single_port.scala 316:74]
+                cache_data[0] <= _WIRE_1[0] @[cache_single_port.scala 316:52]
+                cache_data[1] <= _WIRE_1[1] @[cache_single_port.scala 316:52]
+                io.mem_io.w.bits.data <= cache_data[index] @[cache_single_port.scala 317:63]
+              node _T_52 = eq(UInt<2>("h2"), index_in_line) @[cache_single_port.scala 315:42]
+              when _T_52 : @[cache_single_port.scala 315:60]
+                node _T_53 = bits(data_mem_2.io.data_read.data, 63, 0) @[cache_single_port.scala 316:109]
+                node _T_54 = bits(data_mem_2.io.data_read.data, 127, 64) @[cache_single_port.scala 316:109]
+                wire _WIRE_2 : UInt<64>[2] @[cache_single_port.scala 316:74]
+                _WIRE_2[0] <= _T_53 @[cache_single_port.scala 316:74]
+                _WIRE_2[1] <= _T_54 @[cache_single_port.scala 316:74]
+                cache_data[0] <= _WIRE_2[0] @[cache_single_port.scala 316:52]
+                cache_data[1] <= _WIRE_2[1] @[cache_single_port.scala 316:52]
+                io.mem_io.w.bits.data <= cache_data[index] @[cache_single_port.scala 317:63]
+              node _T_55 = eq(UInt<2>("h3"), index_in_line) @[cache_single_port.scala 315:42]
+              when _T_55 : @[cache_single_port.scala 315:60]
+                node _T_56 = bits(data_mem_3.io.data_read.data, 63, 0) @[cache_single_port.scala 316:109]
+                node _T_57 = bits(data_mem_3.io.data_read.data, 127, 64) @[cache_single_port.scala 316:109]
+                wire _WIRE_3 : UInt<64>[2] @[cache_single_port.scala 316:74]
+                _WIRE_3[0] <= _T_56 @[cache_single_port.scala 316:74]
+                _WIRE_3[1] <= _T_57 @[cache_single_port.scala 316:74]
+                cache_data[0] <= _WIRE_3[0] @[cache_single_port.scala 316:52]
+                cache_data[1] <= _WIRE_3[1] @[cache_single_port.scala 316:52]
+                io.mem_io.w.bits.data <= cache_data[index] @[cache_single_port.scala 317:63]
+              when last : @[cache_single_port.scala 321:35]
+                next_state <= UInt<5>("h11") @[cache_single_port.scala 322:44]
+                index <= UInt<1>("h0") @[cache_single_port.scala 323:39]
             else :
-              node _T_58 = asUInt(UInt<5>("h11")) @[cache_single_port.scala 200:28]
-              node _T_59 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-              node _T_60 = eq(_T_58, _T_59) @[cache_single_port.scala 200:28]
-              when _T_60 : @[cache_single_port.scala 200:28]
-                io.mem_io.b.ready <= UInt<1>("h1") @[cache_single_port.scala 322:43]
-                next_state <= UInt<5>("h11") @[cache_single_port.scala 323:36]
-                when io.mem_io.b.valid : @[cache_single_port.scala 324:48]
-                  node _T_61 = neq(index_in_line, UInt<2>("h3")) @[cache_single_port.scala 325:52]
-                  when _T_61 : @[cache_single_port.scala 325:70]
-                    next_state <= UInt<4>("he") @[cache_single_port.scala 326:52]
-                    index_in_line_enable <= UInt<1>("h1") @[cache_single_port.scala 327:62]
+              node _T_58 = asUInt(UInt<5>("h11")) @[cache_single_port.scala 205:28]
+              node _T_59 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+              node _T_60 = eq(_T_58, _T_59) @[cache_single_port.scala 205:28]
+              when _T_60 : @[cache_single_port.scala 205:28]
+                io.mem_io.b.ready <= UInt<1>("h1") @[cache_single_port.scala 327:43]
+                next_state <= UInt<5>("h11") @[cache_single_port.scala 328:36]
+                when io.mem_io.b.valid : @[cache_single_port.scala 329:48]
+                  node _T_61 = neq(index_in_line, UInt<2>("h3")) @[cache_single_port.scala 330:52]
+                  when _T_61 : @[cache_single_port.scala 330:70]
+                    next_state <= UInt<4>("he") @[cache_single_port.scala 331:52]
+                    index_in_line_enable <= UInt<1>("h1") @[cache_single_port.scala 332:62]
                   else :
-                    next_state <= UInt<4>("hd") @[cache_single_port.scala 329:52]
-                    index_in_line <= UInt<1>("h0") @[cache_single_port.scala 330:55]
-                    node _T_62 = eq(flush_loop, UInt<6>("h3f")) @[cache_single_port.scala 331:57]
-                    when _T_62 : @[cache_single_port.scala 331:75]
-                      flush_over <= UInt<1>("h1") @[cache_single_port.scala 332:60]
+                    next_state <= UInt<4>("hd") @[cache_single_port.scala 334:52]
+                    index_in_line <= UInt<1>("h0") @[cache_single_port.scala 335:55]
+                    node _T_62 = eq(flush_loop, UInt<6>("h3f")) @[cache_single_port.scala 336:57]
+                    when _T_62 : @[cache_single_port.scala 336:75]
+                      flush_over <= UInt<1>("h1") @[cache_single_port.scala 337:60]
                     else :
-                      flush_loop_enable <= UInt<1>("h1") @[cache_single_port.scala 334:67]
+                      flush_loop_enable <= UInt<1>("h1") @[cache_single_port.scala 339:67]
               else :
-                node _T_63 = asUInt(UInt<1>("h1")) @[cache_single_port.scala 200:28]
-                node _T_64 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-                node _T_65 = eq(_T_63, _T_64) @[cache_single_port.scala 200:28]
-                when _T_65 : @[cache_single_port.scala 200:28]
-                  io.mem_io.ar.valid <= UInt<1>("h1") @[cache_single_port.scala 340:44]
-                  io.mem_io.ar.bits.len <= UInt<1>("h0") @[cache_single_port.scala 341:47]
-                  io.mem_io.ar.bits.size <= cpu_request_accessType @[cache_single_port.scala 342:48]
-                  io.mem_io.ar.bits.addr <= cpu_request_addr_reg_origin @[cache_single_port.scala 343:48]
-                  next_state <= UInt<1>("h1") @[cache_single_port.scala 344:36]
-                  when io.mem_io.ar.ready : @[cache_single_port.scala 345:49]
-                    next_state <= UInt<2>("h3") @[cache_single_port.scala 346:44]
+                node _T_63 = asUInt(UInt<1>("h1")) @[cache_single_port.scala 205:28]
+                node _T_64 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+                node _T_65 = eq(_T_63, _T_64) @[cache_single_port.scala 205:28]
+                when _T_65 : @[cache_single_port.scala 205:28]
+                  io.mem_io.ar.valid <= UInt<1>("h1") @[cache_single_port.scala 345:44]
+                  io.mem_io.ar.bits.len <= UInt<1>("h0") @[cache_single_port.scala 346:47]
+                  io.mem_io.ar.bits.size <= cpu_request_accessType @[cache_single_port.scala 347:48]
+                  io.mem_io.ar.bits.addr <= cpu_request_addr_reg_origin @[cache_single_port.scala 348:48]
+                  next_state <= UInt<1>("h1") @[cache_single_port.scala 349:36]
+                  when io.mem_io.ar.ready : @[cache_single_port.scala 350:49]
+                    next_state <= UInt<2>("h3") @[cache_single_port.scala 351:44]
                 else :
-                  node _T_66 = asUInt(UInt<2>("h2")) @[cache_single_port.scala 200:28]
-                  node _T_67 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-                  node _T_68 = eq(_T_66, _T_67) @[cache_single_port.scala 200:28]
-                  when _T_68 : @[cache_single_port.scala 200:28]
-                    io.mem_io.aw.valid <= UInt<1>("h1") @[cache_single_port.scala 352:44]
-                    io.mem_io.aw.bits.len <= UInt<1>("h0") @[cache_single_port.scala 353:47]
-                    io.mem_io.aw.bits.size <= cpu_request_accessType @[cache_single_port.scala 354:48]
-                    io.mem_io.aw.bits.addr <= cpu_request_addr_reg_origin @[cache_single_port.scala 355:48]
-                    next_state <= UInt<2>("h2") @[cache_single_port.scala 356:36]
-                    when io.mem_io.aw.ready : @[cache_single_port.scala 357:49]
-                      next_state <= UInt<3>("h4") @[cache_single_port.scala 358:44]
+                  node _T_66 = asUInt(UInt<2>("h2")) @[cache_single_port.scala 205:28]
+                  node _T_67 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+                  node _T_68 = eq(_T_66, _T_67) @[cache_single_port.scala 205:28]
+                  when _T_68 : @[cache_single_port.scala 205:28]
+                    io.mem_io.aw.valid <= UInt<1>("h1") @[cache_single_port.scala 357:44]
+                    io.mem_io.aw.bits.len <= UInt<1>("h0") @[cache_single_port.scala 358:47]
+                    io.mem_io.aw.bits.size <= cpu_request_accessType @[cache_single_port.scala 359:48]
+                    io.mem_io.aw.bits.addr <= cpu_request_addr_reg_origin @[cache_single_port.scala 360:48]
+                    next_state <= UInt<2>("h2") @[cache_single_port.scala 361:36]
+                    when io.mem_io.aw.ready : @[cache_single_port.scala 362:49]
+                      next_state <= UInt<3>("h4") @[cache_single_port.scala 363:44]
                   else :
-                    node _T_69 = asUInt(UInt<2>("h3")) @[cache_single_port.scala 200:28]
-                    node _T_70 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-                    node _T_71 = eq(_T_69, _T_70) @[cache_single_port.scala 200:28]
-                    when _T_71 : @[cache_single_port.scala 200:28]
-                      io.cpu_response.data <= io.mem_io.r.bits.data @[cache_single_port.scala 365:46]
-                      io.mem_io.r.ready <= UInt<1>("h1") @[cache_single_port.scala 366:43]
-                      when io.mem_io.r.valid : @[cache_single_port.scala 367:48]
-                        next_state <= UInt<1>("h0") @[cache_single_port.scala 368:44]
-                        io.cpu_response.ready <= UInt<1>("h1") @[cache_single_port.scala 369:55]
+                    node _T_69 = asUInt(UInt<2>("h3")) @[cache_single_port.scala 205:28]
+                    node _T_70 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+                    node _T_71 = eq(_T_69, _T_70) @[cache_single_port.scala 205:28]
+                    when _T_71 : @[cache_single_port.scala 205:28]
+                      io.cpu_response.data <= io.mem_io.r.bits.data @[cache_single_port.scala 370:46]
+                      io.mem_io.r.ready <= UInt<1>("h1") @[cache_single_port.scala 371:43]
+                      when io.mem_io.r.valid : @[cache_single_port.scala 372:48]
+                        next_state <= UInt<1>("h0") @[cache_single_port.scala 373:44]
+                        io.cpu_response.ready <= UInt<1>("h1") @[cache_single_port.scala 374:55]
                       else :
-                        next_state <= UInt<2>("h3") @[cache_single_port.scala 371:44]
+                        next_state <= UInt<2>("h3") @[cache_single_port.scala 376:44]
                     else :
-                      node _T_72 = asUInt(UInt<3>("h4")) @[cache_single_port.scala 200:28]
-                      node _T_73 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-                      node _T_74 = eq(_T_72, _T_73) @[cache_single_port.scala 200:28]
-                      when _T_74 : @[cache_single_port.scala 200:28]
-                        io.mem_io.w.valid <= UInt<1>("h1") @[cache_single_port.scala 375:43]
-                        io.mem_io.w.bits.last <= UInt<1>("h1") @[cache_single_port.scala 376:47]
-                        io.mem_io.w.bits.data <= cpu_request_data @[cache_single_port.scala 377:47]
-                        io.mem_io.w.bits.strb <= cpu_request_mask @[cache_single_port.scala 378:47]
-                        when io.mem_io.w.ready : @[cache_single_port.scala 379:48]
-                          next_state <= UInt<3>("h5") @[cache_single_port.scala 380:44]
+                      node _T_72 = asUInt(UInt<3>("h4")) @[cache_single_port.scala 205:28]
+                      node _T_73 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+                      node _T_74 = eq(_T_72, _T_73) @[cache_single_port.scala 205:28]
+                      when _T_74 : @[cache_single_port.scala 205:28]
+                        io.mem_io.w.valid <= UInt<1>("h1") @[cache_single_port.scala 380:43]
+                        io.mem_io.w.bits.last <= UInt<1>("h1") @[cache_single_port.scala 381:47]
+                        io.mem_io.w.bits.data <= cpu_request_data @[cache_single_port.scala 382:47]
+                        io.mem_io.w.bits.strb <= cpu_request_mask @[cache_single_port.scala 383:47]
+                        when io.mem_io.w.ready : @[cache_single_port.scala 384:48]
+                          next_state <= UInt<3>("h5") @[cache_single_port.scala 385:44]
                         else :
-                          next_state <= UInt<3>("h4") @[cache_single_port.scala 382:44]
+                          next_state <= UInt<3>("h4") @[cache_single_port.scala 387:44]
                       else :
-                        node _T_75 = asUInt(UInt<3>("h5")) @[cache_single_port.scala 200:28]
-                        node _T_76 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-                        node _T_77 = eq(_T_75, _T_76) @[cache_single_port.scala 200:28]
-                        when _T_77 : @[cache_single_port.scala 200:28]
-                          io.mem_io.b.ready <= UInt<1>("h1") @[cache_single_port.scala 386:43]
-                          when io.mem_io.b.valid : @[cache_single_port.scala 387:48]
-                            io.cpu_response.ready <= UInt<1>("h1") @[cache_single_port.scala 388:55]
-                            next_state <= UInt<1>("h0") @[cache_single_port.scala 389:44]
+                        node _T_75 = asUInt(UInt<3>("h5")) @[cache_single_port.scala 205:28]
+                        node _T_76 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+                        node _T_77 = eq(_T_75, _T_76) @[cache_single_port.scala 205:28]
+                        when _T_77 : @[cache_single_port.scala 205:28]
+                          io.mem_io.b.ready <= UInt<1>("h1") @[cache_single_port.scala 391:43]
+                          when io.mem_io.b.valid : @[cache_single_port.scala 392:48]
+                            io.cpu_response.ready <= UInt<1>("h1") @[cache_single_port.scala 393:55]
+                            next_state <= UInt<1>("h0") @[cache_single_port.scala 394:44]
                           else :
-                            next_state <= UInt<3>("h5") @[cache_single_port.scala 391:44]
+                            next_state <= UInt<3>("h5") @[cache_single_port.scala 396:44]
                         else :
-                          node _T_78 = asUInt(UInt<3>("h6")) @[cache_single_port.scala 200:28]
-                          node _T_79 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-                          node _T_80 = eq(_T_78, _T_79) @[cache_single_port.scala 200:28]
-                          when _T_80 : @[cache_single_port.scala 200:28]
-                            tag_mem_0.io.cache_req.index <= cpu_request_addr_index @[cache_single_port.scala 397:63]
-                            tag_mem_1.io.cache_req.index <= cpu_request_addr_index @[cache_single_port.scala 397:63]
-                            tag_mem_2.io.cache_req.index <= cpu_request_addr_index @[cache_single_port.scala 397:63]
-                            tag_mem_3.io.cache_req.index <= cpu_request_addr_index @[cache_single_port.scala 397:63]
-                            node _T_81 = eq(tag_mem_0.io.tag_read.tag, cpu_request_addr_tag) @[cache_single_port.scala 400:73]
-                            node _T_82 = and(_T_81, tag_mem_0.io.tag_read.valid) @[cache_single_port.scala 400:99]
-                            node _T_83 = eq(tag_mem_1.io.tag_read.tag, cpu_request_addr_tag) @[cache_single_port.scala 400:73]
-                            node _T_84 = and(_T_83, tag_mem_1.io.tag_read.valid) @[cache_single_port.scala 400:99]
-                            node _T_85 = eq(tag_mem_2.io.tag_read.tag, cpu_request_addr_tag) @[cache_single_port.scala 400:73]
-                            node _T_86 = and(_T_85, tag_mem_2.io.tag_read.valid) @[cache_single_port.scala 400:99]
-                            node _T_87 = eq(tag_mem_3.io.tag_read.tag, cpu_request_addr_tag) @[cache_single_port.scala 400:73]
-                            node _T_88 = and(_T_87, tag_mem_3.io.tag_read.valid) @[cache_single_port.scala 400:99]
-                            is_match[0] <= _T_82 @[cache_single_port.scala 400:34]
-                            is_match[1] <= _T_84 @[cache_single_port.scala 400:34]
-                            is_match[2] <= _T_86 @[cache_single_port.scala 400:34]
-                            is_match[3] <= _T_88 @[cache_single_port.scala 400:34]
-                            node _T_89 = or(is_match[0], is_match[1]) @[cache_single_port.scala 402:47]
-                            node _T_90 = or(_T_89, is_match[2]) @[cache_single_port.scala 402:47]
-                            node _T_91 = or(_T_90, is_match[3]) @[cache_single_port.scala 402:47]
-                            when _T_91 : @[cache_single_port.scala 402:51]
-                              node _T_92 = eq(cpu_request_rw, UInt<1>("h0")) @[cache_single_port.scala 403:38]
-                              when _T_92 : @[cache_single_port.scala 403:54]
-                                io.cpu_response.ready <= UInt<1>("h1") @[cache_single_port.scala 411:63]
-                                node _io_cpu_response_data_T = bits(data_mem_3.io.data_read.data, 63, 0) @[cache_single_port.scala 412:127]
-                                node _io_cpu_response_data_T_1 = bits(data_mem_3.io.data_read.data, 127, 64) @[cache_single_port.scala 412:127]
-                                wire _io_cpu_response_data_WIRE : UInt<64>[2] @[cache_single_port.scala 412:92]
-                                _io_cpu_response_data_WIRE[0] <= _io_cpu_response_data_T @[cache_single_port.scala 412:92]
-                                _io_cpu_response_data_WIRE[1] <= _io_cpu_response_data_T_1 @[cache_single_port.scala 412:92]
-                                node _io_cpu_response_data_T_2 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 412:181]
-                                node _io_cpu_response_data_T_3 = bits(data_mem_0.io.data_read.data, 63, 0) @[cache_single_port.scala 414:158]
-                                node _io_cpu_response_data_T_4 = bits(data_mem_0.io.data_read.data, 127, 64) @[cache_single_port.scala 414:158]
-                                wire _io_cpu_response_data_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 414:123]
-                                _io_cpu_response_data_WIRE_1[0] <= _io_cpu_response_data_T_3 @[cache_single_port.scala 414:123]
-                                _io_cpu_response_data_WIRE_1[1] <= _io_cpu_response_data_T_4 @[cache_single_port.scala 414:123]
-                                node _io_cpu_response_data_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 414:212]
-                                node _io_cpu_response_data_T_6 = bits(data_mem_1.io.data_read.data, 63, 0) @[cache_single_port.scala 415:158]
-                                node _io_cpu_response_data_T_7 = bits(data_mem_1.io.data_read.data, 127, 64) @[cache_single_port.scala 415:158]
-                                wire _io_cpu_response_data_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 415:123]
-                                _io_cpu_response_data_WIRE_2[0] <= _io_cpu_response_data_T_6 @[cache_single_port.scala 415:123]
-                                _io_cpu_response_data_WIRE_2[1] <= _io_cpu_response_data_T_7 @[cache_single_port.scala 415:123]
-                                node _io_cpu_response_data_T_8 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 415:212]
-                                node _io_cpu_response_data_T_9 = bits(data_mem_2.io.data_read.data, 63, 0) @[cache_single_port.scala 416:158]
-                                node _io_cpu_response_data_T_10 = bits(data_mem_2.io.data_read.data, 127, 64) @[cache_single_port.scala 416:158]
-                                wire _io_cpu_response_data_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 416:123]
-                                _io_cpu_response_data_WIRE_3[0] <= _io_cpu_response_data_T_9 @[cache_single_port.scala 416:123]
-                                _io_cpu_response_data_WIRE_3[1] <= _io_cpu_response_data_T_10 @[cache_single_port.scala 416:123]
-                                node _io_cpu_response_data_T_11 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 416:212]
+                          node _T_78 = asUInt(UInt<3>("h6")) @[cache_single_port.scala 205:28]
+                          node _T_79 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+                          node _T_80 = eq(_T_78, _T_79) @[cache_single_port.scala 205:28]
+                          when _T_80 : @[cache_single_port.scala 205:28]
+                            tag_mem_0.io.cache_req.index <= cpu_request_addr_index @[cache_single_port.scala 402:63]
+                            tag_mem_1.io.cache_req.index <= cpu_request_addr_index @[cache_single_port.scala 402:63]
+                            tag_mem_2.io.cache_req.index <= cpu_request_addr_index @[cache_single_port.scala 402:63]
+                            tag_mem_3.io.cache_req.index <= cpu_request_addr_index @[cache_single_port.scala 402:63]
+                            node _T_81 = eq(tag_mem_0.io.tag_read.tag, cpu_request_addr_tag) @[cache_single_port.scala 405:73]
+                            node _T_82 = and(_T_81, tag_mem_0.io.tag_read.valid) @[cache_single_port.scala 405:99]
+                            node _T_83 = eq(tag_mem_1.io.tag_read.tag, cpu_request_addr_tag) @[cache_single_port.scala 405:73]
+                            node _T_84 = and(_T_83, tag_mem_1.io.tag_read.valid) @[cache_single_port.scala 405:99]
+                            node _T_85 = eq(tag_mem_2.io.tag_read.tag, cpu_request_addr_tag) @[cache_single_port.scala 405:73]
+                            node _T_86 = and(_T_85, tag_mem_2.io.tag_read.valid) @[cache_single_port.scala 405:99]
+                            node _T_87 = eq(tag_mem_3.io.tag_read.tag, cpu_request_addr_tag) @[cache_single_port.scala 405:73]
+                            node _T_88 = and(_T_87, tag_mem_3.io.tag_read.valid) @[cache_single_port.scala 405:99]
+                            is_match[0] <= _T_82 @[cache_single_port.scala 405:34]
+                            is_match[1] <= _T_84 @[cache_single_port.scala 405:34]
+                            is_match[2] <= _T_86 @[cache_single_port.scala 405:34]
+                            is_match[3] <= _T_88 @[cache_single_port.scala 405:34]
+                            node _T_89 = or(is_match[0], is_match[1]) @[cache_single_port.scala 407:47]
+                            node _T_90 = or(_T_89, is_match[2]) @[cache_single_port.scala 407:47]
+                            node _T_91 = or(_T_90, is_match[3]) @[cache_single_port.scala 407:47]
+                            when _T_91 : @[cache_single_port.scala 407:51]
+                              node _T_92 = eq(cpu_request_rw, UInt<1>("h0")) @[cache_single_port.scala 408:38]
+                              when _T_92 : @[cache_single_port.scala 408:54]
+                                io.cpu_response.ready <= UInt<1>("h1") @[cache_single_port.scala 416:63]
+                                node _io_cpu_response_data_T = bits(data_mem_3.io.data_read.data, 63, 0) @[cache_single_port.scala 417:127]
+                                node _io_cpu_response_data_T_1 = bits(data_mem_3.io.data_read.data, 127, 64) @[cache_single_port.scala 417:127]
+                                wire _io_cpu_response_data_WIRE : UInt<64>[2] @[cache_single_port.scala 417:92]
+                                _io_cpu_response_data_WIRE[0] <= _io_cpu_response_data_T @[cache_single_port.scala 417:92]
+                                _io_cpu_response_data_WIRE[1] <= _io_cpu_response_data_T_1 @[cache_single_port.scala 417:92]
+                                node _io_cpu_response_data_T_2 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 417:181]
+                                node _io_cpu_response_data_T_3 = bits(data_mem_0.io.data_read.data, 63, 0) @[cache_single_port.scala 419:158]
+                                node _io_cpu_response_data_T_4 = bits(data_mem_0.io.data_read.data, 127, 64) @[cache_single_port.scala 419:158]
+                                wire _io_cpu_response_data_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 419:123]
+                                _io_cpu_response_data_WIRE_1[0] <= _io_cpu_response_data_T_3 @[cache_single_port.scala 419:123]
+                                _io_cpu_response_data_WIRE_1[1] <= _io_cpu_response_data_T_4 @[cache_single_port.scala 419:123]
+                                node _io_cpu_response_data_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 419:212]
+                                node _io_cpu_response_data_T_6 = bits(data_mem_1.io.data_read.data, 63, 0) @[cache_single_port.scala 420:158]
+                                node _io_cpu_response_data_T_7 = bits(data_mem_1.io.data_read.data, 127, 64) @[cache_single_port.scala 420:158]
+                                wire _io_cpu_response_data_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 420:123]
+                                _io_cpu_response_data_WIRE_2[0] <= _io_cpu_response_data_T_6 @[cache_single_port.scala 420:123]
+                                _io_cpu_response_data_WIRE_2[1] <= _io_cpu_response_data_T_7 @[cache_single_port.scala 420:123]
+                                node _io_cpu_response_data_T_8 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 420:212]
+                                node _io_cpu_response_data_T_9 = bits(data_mem_2.io.data_read.data, 63, 0) @[cache_single_port.scala 421:158]
+                                node _io_cpu_response_data_T_10 = bits(data_mem_2.io.data_read.data, 127, 64) @[cache_single_port.scala 421:158]
+                                wire _io_cpu_response_data_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 421:123]
+                                _io_cpu_response_data_WIRE_3[0] <= _io_cpu_response_data_T_9 @[cache_single_port.scala 421:123]
+                                _io_cpu_response_data_WIRE_3[1] <= _io_cpu_response_data_T_10 @[cache_single_port.scala 421:123]
+                                node _io_cpu_response_data_T_11 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 421:212]
                                 node _io_cpu_response_data_T_12 = mux(is_match[2], _io_cpu_response_data_WIRE_3[_io_cpu_response_data_T_11], _io_cpu_response_data_WIRE[_io_cpu_response_data_T_2]) @[Mux.scala 101:16]
                                 node _io_cpu_response_data_T_13 = mux(is_match[1], _io_cpu_response_data_WIRE_2[_io_cpu_response_data_T_8], _io_cpu_response_data_T_12) @[Mux.scala 101:16]
                                 node _io_cpu_response_data_T_14 = mux(is_match[0], _io_cpu_response_data_WIRE_1[_io_cpu_response_data_T_5], _io_cpu_response_data_T_13) @[Mux.scala 101:16]
-                                io.cpu_response.data <= _io_cpu_response_data_T_14 @[cache_single_port.scala 412:62]
-                                next_state <= UInt<1>("h0") @[cache_single_port.scala 419:52]
-                              tag_mem_0.io.tag_write.dirty <= tag_mem_0.io.tag_read.dirty @[cache_single_port.scala 423:71]
-                              tag_mem_0.io.tag_write.tag <= tag_mem_0.io.tag_read.tag @[cache_single_port.scala 424:69]
-                              when is_match[0] : @[cache_single_port.scala 425:58]
-                                tag_mem_0.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 426:76]
-                                tag_mem_0.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 427:79]
-                                tag_mem_0.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 428:79]
-                                when cpu_request_rw : @[cache_single_port.scala 429:69]
-                                  tag_mem_0.io.tag_write.dirty <= UInt<1>("h1") @[cache_single_port.scala 430:87]
+                                io.cpu_response.data <= _io_cpu_response_data_T_14 @[cache_single_port.scala 417:62]
+                                next_state <= UInt<1>("h0") @[cache_single_port.scala 424:52]
+                              tag_mem_0.io.tag_write.dirty <= tag_mem_0.io.tag_read.dirty @[cache_single_port.scala 428:71]
+                              tag_mem_0.io.tag_write.tag <= tag_mem_0.io.tag_read.tag @[cache_single_port.scala 429:69]
+                              when is_match[0] : @[cache_single_port.scala 430:58]
+                                tag_mem_0.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 431:76]
+                                tag_mem_0.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 432:79]
+                                tag_mem_0.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 433:79]
+                                when cpu_request_rw : @[cache_single_port.scala 434:69]
+                                  tag_mem_0.io.tag_write.dirty <= UInt<1>("h1") @[cache_single_port.scala 435:87]
                               else :
-                                when tag_mem_0.io.tag_read.valid : @[cache_single_port.scala 432:81]
-                                  tag_mem_0.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 433:76]
-                                  node _tag_mem_0_io_tag_write_visit_T = not(tag_mem_0.io.tag_read.visit) @[cache_single_port.scala 434:87]
-                                  node _tag_mem_0_io_tag_write_visit_T_1 = eq(_tag_mem_0_io_tag_write_visit_T, UInt<1>("h0")) @[cache_single_port.scala 434:118]
-                                  node _tag_mem_0_io_tag_write_visit_T_2 = add(tag_mem_0.io.tag_read.visit, UInt<1>("h1")) @[cache_single_port.scala 434:186]
-                                  node _tag_mem_0_io_tag_write_visit_T_3 = tail(_tag_mem_0_io_tag_write_visit_T_2, 1) @[cache_single_port.scala 434:186]
-                                  node _tag_mem_0_io_tag_write_visit_T_4 = mux(_tag_mem_0_io_tag_write_visit_T_1, tag_mem_0.io.tag_read.visit, _tag_mem_0_io_tag_write_visit_T_3) @[cache_single_port.scala 434:85]
-                                  tag_mem_0.io.tag_write.visit <= _tag_mem_0_io_tag_write_visit_T_4 @[cache_single_port.scala 434:79]
-                                  tag_mem_0.io.tag_write.valid <= tag_mem_0.io.tag_read.valid @[cache_single_port.scala 435:79]
-                              tag_mem_1.io.tag_write.dirty <= tag_mem_1.io.tag_read.dirty @[cache_single_port.scala 423:71]
-                              tag_mem_1.io.tag_write.tag <= tag_mem_1.io.tag_read.tag @[cache_single_port.scala 424:69]
-                              when is_match[1] : @[cache_single_port.scala 425:58]
-                                tag_mem_1.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 426:76]
-                                tag_mem_1.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 427:79]
-                                tag_mem_1.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 428:79]
-                                when cpu_request_rw : @[cache_single_port.scala 429:69]
-                                  tag_mem_1.io.tag_write.dirty <= UInt<1>("h1") @[cache_single_port.scala 430:87]
+                                when tag_mem_0.io.tag_read.valid : @[cache_single_port.scala 437:81]
+                                  tag_mem_0.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 438:76]
+                                  node _tag_mem_0_io_tag_write_visit_T = not(tag_mem_0.io.tag_read.visit) @[cache_single_port.scala 439:87]
+                                  node _tag_mem_0_io_tag_write_visit_T_1 = eq(_tag_mem_0_io_tag_write_visit_T, UInt<1>("h0")) @[cache_single_port.scala 439:118]
+                                  node _tag_mem_0_io_tag_write_visit_T_2 = add(tag_mem_0.io.tag_read.visit, UInt<1>("h1")) @[cache_single_port.scala 439:186]
+                                  node _tag_mem_0_io_tag_write_visit_T_3 = tail(_tag_mem_0_io_tag_write_visit_T_2, 1) @[cache_single_port.scala 439:186]
+                                  node _tag_mem_0_io_tag_write_visit_T_4 = mux(_tag_mem_0_io_tag_write_visit_T_1, tag_mem_0.io.tag_read.visit, _tag_mem_0_io_tag_write_visit_T_3) @[cache_single_port.scala 439:85]
+                                  tag_mem_0.io.tag_write.visit <= _tag_mem_0_io_tag_write_visit_T_4 @[cache_single_port.scala 439:79]
+                                  tag_mem_0.io.tag_write.valid <= tag_mem_0.io.tag_read.valid @[cache_single_port.scala 440:79]
+                              tag_mem_1.io.tag_write.dirty <= tag_mem_1.io.tag_read.dirty @[cache_single_port.scala 428:71]
+                              tag_mem_1.io.tag_write.tag <= tag_mem_1.io.tag_read.tag @[cache_single_port.scala 429:69]
+                              when is_match[1] : @[cache_single_port.scala 430:58]
+                                tag_mem_1.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 431:76]
+                                tag_mem_1.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 432:79]
+                                tag_mem_1.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 433:79]
+                                when cpu_request_rw : @[cache_single_port.scala 434:69]
+                                  tag_mem_1.io.tag_write.dirty <= UInt<1>("h1") @[cache_single_port.scala 435:87]
                               else :
-                                when tag_mem_1.io.tag_read.valid : @[cache_single_port.scala 432:81]
-                                  tag_mem_1.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 433:76]
-                                  node _tag_mem_1_io_tag_write_visit_T = not(tag_mem_1.io.tag_read.visit) @[cache_single_port.scala 434:87]
-                                  node _tag_mem_1_io_tag_write_visit_T_1 = eq(_tag_mem_1_io_tag_write_visit_T, UInt<1>("h0")) @[cache_single_port.scala 434:118]
-                                  node _tag_mem_1_io_tag_write_visit_T_2 = add(tag_mem_1.io.tag_read.visit, UInt<1>("h1")) @[cache_single_port.scala 434:186]
-                                  node _tag_mem_1_io_tag_write_visit_T_3 = tail(_tag_mem_1_io_tag_write_visit_T_2, 1) @[cache_single_port.scala 434:186]
-                                  node _tag_mem_1_io_tag_write_visit_T_4 = mux(_tag_mem_1_io_tag_write_visit_T_1, tag_mem_1.io.tag_read.visit, _tag_mem_1_io_tag_write_visit_T_3) @[cache_single_port.scala 434:85]
-                                  tag_mem_1.io.tag_write.visit <= _tag_mem_1_io_tag_write_visit_T_4 @[cache_single_port.scala 434:79]
-                                  tag_mem_1.io.tag_write.valid <= tag_mem_1.io.tag_read.valid @[cache_single_port.scala 435:79]
-                              tag_mem_2.io.tag_write.dirty <= tag_mem_2.io.tag_read.dirty @[cache_single_port.scala 423:71]
-                              tag_mem_2.io.tag_write.tag <= tag_mem_2.io.tag_read.tag @[cache_single_port.scala 424:69]
-                              when is_match[2] : @[cache_single_port.scala 425:58]
-                                tag_mem_2.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 426:76]
-                                tag_mem_2.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 427:79]
-                                tag_mem_2.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 428:79]
-                                when cpu_request_rw : @[cache_single_port.scala 429:69]
-                                  tag_mem_2.io.tag_write.dirty <= UInt<1>("h1") @[cache_single_port.scala 430:87]
+                                when tag_mem_1.io.tag_read.valid : @[cache_single_port.scala 437:81]
+                                  tag_mem_1.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 438:76]
+                                  node _tag_mem_1_io_tag_write_visit_T = not(tag_mem_1.io.tag_read.visit) @[cache_single_port.scala 439:87]
+                                  node _tag_mem_1_io_tag_write_visit_T_1 = eq(_tag_mem_1_io_tag_write_visit_T, UInt<1>("h0")) @[cache_single_port.scala 439:118]
+                                  node _tag_mem_1_io_tag_write_visit_T_2 = add(tag_mem_1.io.tag_read.visit, UInt<1>("h1")) @[cache_single_port.scala 439:186]
+                                  node _tag_mem_1_io_tag_write_visit_T_3 = tail(_tag_mem_1_io_tag_write_visit_T_2, 1) @[cache_single_port.scala 439:186]
+                                  node _tag_mem_1_io_tag_write_visit_T_4 = mux(_tag_mem_1_io_tag_write_visit_T_1, tag_mem_1.io.tag_read.visit, _tag_mem_1_io_tag_write_visit_T_3) @[cache_single_port.scala 439:85]
+                                  tag_mem_1.io.tag_write.visit <= _tag_mem_1_io_tag_write_visit_T_4 @[cache_single_port.scala 439:79]
+                                  tag_mem_1.io.tag_write.valid <= tag_mem_1.io.tag_read.valid @[cache_single_port.scala 440:79]
+                              tag_mem_2.io.tag_write.dirty <= tag_mem_2.io.tag_read.dirty @[cache_single_port.scala 428:71]
+                              tag_mem_2.io.tag_write.tag <= tag_mem_2.io.tag_read.tag @[cache_single_port.scala 429:69]
+                              when is_match[2] : @[cache_single_port.scala 430:58]
+                                tag_mem_2.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 431:76]
+                                tag_mem_2.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 432:79]
+                                tag_mem_2.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 433:79]
+                                when cpu_request_rw : @[cache_single_port.scala 434:69]
+                                  tag_mem_2.io.tag_write.dirty <= UInt<1>("h1") @[cache_single_port.scala 435:87]
                               else :
-                                when tag_mem_2.io.tag_read.valid : @[cache_single_port.scala 432:81]
-                                  tag_mem_2.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 433:76]
-                                  node _tag_mem_2_io_tag_write_visit_T = not(tag_mem_2.io.tag_read.visit) @[cache_single_port.scala 434:87]
-                                  node _tag_mem_2_io_tag_write_visit_T_1 = eq(_tag_mem_2_io_tag_write_visit_T, UInt<1>("h0")) @[cache_single_port.scala 434:118]
-                                  node _tag_mem_2_io_tag_write_visit_T_2 = add(tag_mem_2.io.tag_read.visit, UInt<1>("h1")) @[cache_single_port.scala 434:186]
-                                  node _tag_mem_2_io_tag_write_visit_T_3 = tail(_tag_mem_2_io_tag_write_visit_T_2, 1) @[cache_single_port.scala 434:186]
-                                  node _tag_mem_2_io_tag_write_visit_T_4 = mux(_tag_mem_2_io_tag_write_visit_T_1, tag_mem_2.io.tag_read.visit, _tag_mem_2_io_tag_write_visit_T_3) @[cache_single_port.scala 434:85]
-                                  tag_mem_2.io.tag_write.visit <= _tag_mem_2_io_tag_write_visit_T_4 @[cache_single_port.scala 434:79]
-                                  tag_mem_2.io.tag_write.valid <= tag_mem_2.io.tag_read.valid @[cache_single_port.scala 435:79]
-                              tag_mem_3.io.tag_write.dirty <= tag_mem_3.io.tag_read.dirty @[cache_single_port.scala 423:71]
-                              tag_mem_3.io.tag_write.tag <= tag_mem_3.io.tag_read.tag @[cache_single_port.scala 424:69]
-                              when is_match[3] : @[cache_single_port.scala 425:58]
-                                tag_mem_3.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 426:76]
-                                tag_mem_3.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 427:79]
-                                tag_mem_3.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 428:79]
-                                when cpu_request_rw : @[cache_single_port.scala 429:69]
-                                  tag_mem_3.io.tag_write.dirty <= UInt<1>("h1") @[cache_single_port.scala 430:87]
+                                when tag_mem_2.io.tag_read.valid : @[cache_single_port.scala 437:81]
+                                  tag_mem_2.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 438:76]
+                                  node _tag_mem_2_io_tag_write_visit_T = not(tag_mem_2.io.tag_read.visit) @[cache_single_port.scala 439:87]
+                                  node _tag_mem_2_io_tag_write_visit_T_1 = eq(_tag_mem_2_io_tag_write_visit_T, UInt<1>("h0")) @[cache_single_port.scala 439:118]
+                                  node _tag_mem_2_io_tag_write_visit_T_2 = add(tag_mem_2.io.tag_read.visit, UInt<1>("h1")) @[cache_single_port.scala 439:186]
+                                  node _tag_mem_2_io_tag_write_visit_T_3 = tail(_tag_mem_2_io_tag_write_visit_T_2, 1) @[cache_single_port.scala 439:186]
+                                  node _tag_mem_2_io_tag_write_visit_T_4 = mux(_tag_mem_2_io_tag_write_visit_T_1, tag_mem_2.io.tag_read.visit, _tag_mem_2_io_tag_write_visit_T_3) @[cache_single_port.scala 439:85]
+                                  tag_mem_2.io.tag_write.visit <= _tag_mem_2_io_tag_write_visit_T_4 @[cache_single_port.scala 439:79]
+                                  tag_mem_2.io.tag_write.valid <= tag_mem_2.io.tag_read.valid @[cache_single_port.scala 440:79]
+                              tag_mem_3.io.tag_write.dirty <= tag_mem_3.io.tag_read.dirty @[cache_single_port.scala 428:71]
+                              tag_mem_3.io.tag_write.tag <= tag_mem_3.io.tag_read.tag @[cache_single_port.scala 429:69]
+                              when is_match[3] : @[cache_single_port.scala 430:58]
+                                tag_mem_3.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 431:76]
+                                tag_mem_3.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 432:79]
+                                tag_mem_3.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 433:79]
+                                when cpu_request_rw : @[cache_single_port.scala 434:69]
+                                  tag_mem_3.io.tag_write.dirty <= UInt<1>("h1") @[cache_single_port.scala 435:87]
                               else :
-                                when tag_mem_3.io.tag_read.valid : @[cache_single_port.scala 432:81]
-                                  tag_mem_3.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 433:76]
-                                  node _tag_mem_3_io_tag_write_visit_T = not(tag_mem_3.io.tag_read.visit) @[cache_single_port.scala 434:87]
-                                  node _tag_mem_3_io_tag_write_visit_T_1 = eq(_tag_mem_3_io_tag_write_visit_T, UInt<1>("h0")) @[cache_single_port.scala 434:118]
-                                  node _tag_mem_3_io_tag_write_visit_T_2 = add(tag_mem_3.io.tag_read.visit, UInt<1>("h1")) @[cache_single_port.scala 434:186]
-                                  node _tag_mem_3_io_tag_write_visit_T_3 = tail(_tag_mem_3_io_tag_write_visit_T_2, 1) @[cache_single_port.scala 434:186]
-                                  node _tag_mem_3_io_tag_write_visit_T_4 = mux(_tag_mem_3_io_tag_write_visit_T_1, tag_mem_3.io.tag_read.visit, _tag_mem_3_io_tag_write_visit_T_3) @[cache_single_port.scala 434:85]
-                                  tag_mem_3.io.tag_write.visit <= _tag_mem_3_io_tag_write_visit_T_4 @[cache_single_port.scala 434:79]
-                                  tag_mem_3.io.tag_write.valid <= tag_mem_3.io.tag_read.valid @[cache_single_port.scala 435:79]
-                              when cpu_request_rw : @[cache_single_port.scala 439:53]
-                                when is_match[0] : @[cache_single_port.scala 449:66]
-                                  data_mem_0.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 450:85]
-                                  response_data <= data_mem_0.io.data_read.data @[cache_single_port.scala 451:71]
-                                  node _part_0_T = bits(cpu_request_mask, 0, 0) @[cache_single_port.scala 453:96]
-                                  node _part_0_T_1 = bits(cpu_request_data, 7, 0) @[cache_single_port.scala 453:117]
-                                  node _part_0_T_2 = shl(_part_0_T_1, 0) @[cache_single_port.scala 453:136]
-                                  node _part_0_T_3 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_0_T_4 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_0_WIRE : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_0_WIRE[0] <= _part_0_T_3 @[cache_single_port.scala 454:93]
-                                  _part_0_WIRE[1] <= _part_0_T_4 @[cache_single_port.scala 454:93]
-                                  node _part_0_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_0_T_6 = bits(_part_0_WIRE[_part_0_T_5], 7, 0) @[cache_single_port.scala 454:208]
-                                  node _part_0_T_7 = shl(_part_0_T_6, 0) @[cache_single_port.scala 454:228]
-                                  node _part_0_T_8 = mux(_part_0_T, _part_0_T_2, _part_0_T_7) @[cache_single_port.scala 453:79]
-                                  part[0] <= _part_0_T_8 @[cache_single_port.scala 453:73]
-                                  node _part_1_T = bits(cpu_request_mask, 1, 1) @[cache_single_port.scala 453:96]
-                                  node _part_1_T_1 = bits(cpu_request_data, 15, 8) @[cache_single_port.scala 453:117]
-                                  node _part_1_T_2 = shl(_part_1_T_1, 8) @[cache_single_port.scala 453:136]
-                                  node _part_1_T_3 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_1_T_4 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_1_WIRE : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_1_WIRE[0] <= _part_1_T_3 @[cache_single_port.scala 454:93]
-                                  _part_1_WIRE[1] <= _part_1_T_4 @[cache_single_port.scala 454:93]
-                                  node _part_1_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_1_T_6 = bits(_part_1_WIRE[_part_1_T_5], 15, 8) @[cache_single_port.scala 454:208]
-                                  node _part_1_T_7 = shl(_part_1_T_6, 8) @[cache_single_port.scala 454:228]
-                                  node _part_1_T_8 = mux(_part_1_T, _part_1_T_2, _part_1_T_7) @[cache_single_port.scala 453:79]
-                                  part[1] <= _part_1_T_8 @[cache_single_port.scala 453:73]
-                                  node _part_2_T = bits(cpu_request_mask, 2, 2) @[cache_single_port.scala 453:96]
-                                  node _part_2_T_1 = bits(cpu_request_data, 23, 16) @[cache_single_port.scala 453:117]
-                                  node _part_2_T_2 = shl(_part_2_T_1, 16) @[cache_single_port.scala 453:136]
-                                  node _part_2_T_3 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_2_T_4 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_2_WIRE : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_2_WIRE[0] <= _part_2_T_3 @[cache_single_port.scala 454:93]
-                                  _part_2_WIRE[1] <= _part_2_T_4 @[cache_single_port.scala 454:93]
-                                  node _part_2_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_2_T_6 = bits(_part_2_WIRE[_part_2_T_5], 23, 16) @[cache_single_port.scala 454:208]
-                                  node _part_2_T_7 = shl(_part_2_T_6, 16) @[cache_single_port.scala 454:228]
-                                  node _part_2_T_8 = mux(_part_2_T, _part_2_T_2, _part_2_T_7) @[cache_single_port.scala 453:79]
-                                  part[2] <= _part_2_T_8 @[cache_single_port.scala 453:73]
-                                  node _part_3_T = bits(cpu_request_mask, 3, 3) @[cache_single_port.scala 453:96]
-                                  node _part_3_T_1 = bits(cpu_request_data, 31, 24) @[cache_single_port.scala 453:117]
-                                  node _part_3_T_2 = shl(_part_3_T_1, 24) @[cache_single_port.scala 453:136]
-                                  node _part_3_T_3 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_3_T_4 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_3_WIRE : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_3_WIRE[0] <= _part_3_T_3 @[cache_single_port.scala 454:93]
-                                  _part_3_WIRE[1] <= _part_3_T_4 @[cache_single_port.scala 454:93]
-                                  node _part_3_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_3_T_6 = bits(_part_3_WIRE[_part_3_T_5], 31, 24) @[cache_single_port.scala 454:208]
-                                  node _part_3_T_7 = shl(_part_3_T_6, 24) @[cache_single_port.scala 454:228]
-                                  node _part_3_T_8 = mux(_part_3_T, _part_3_T_2, _part_3_T_7) @[cache_single_port.scala 453:79]
-                                  part[3] <= _part_3_T_8 @[cache_single_port.scala 453:73]
-                                  node _part_4_T = bits(cpu_request_mask, 4, 4) @[cache_single_port.scala 453:96]
-                                  node _part_4_T_1 = bits(cpu_request_data, 39, 32) @[cache_single_port.scala 453:117]
-                                  node _part_4_T_2 = shl(_part_4_T_1, 32) @[cache_single_port.scala 453:136]
-                                  node _part_4_T_3 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_4_T_4 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_4_WIRE : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_4_WIRE[0] <= _part_4_T_3 @[cache_single_port.scala 454:93]
-                                  _part_4_WIRE[1] <= _part_4_T_4 @[cache_single_port.scala 454:93]
-                                  node _part_4_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_4_T_6 = bits(_part_4_WIRE[_part_4_T_5], 39, 32) @[cache_single_port.scala 454:208]
-                                  node _part_4_T_7 = shl(_part_4_T_6, 32) @[cache_single_port.scala 454:228]
-                                  node _part_4_T_8 = mux(_part_4_T, _part_4_T_2, _part_4_T_7) @[cache_single_port.scala 453:79]
-                                  part[4] <= _part_4_T_8 @[cache_single_port.scala 453:73]
-                                  node _part_5_T = bits(cpu_request_mask, 5, 5) @[cache_single_port.scala 453:96]
-                                  node _part_5_T_1 = bits(cpu_request_data, 47, 40) @[cache_single_port.scala 453:117]
-                                  node _part_5_T_2 = shl(_part_5_T_1, 40) @[cache_single_port.scala 453:136]
-                                  node _part_5_T_3 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_5_T_4 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_5_WIRE : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_5_WIRE[0] <= _part_5_T_3 @[cache_single_port.scala 454:93]
-                                  _part_5_WIRE[1] <= _part_5_T_4 @[cache_single_port.scala 454:93]
-                                  node _part_5_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_5_T_6 = bits(_part_5_WIRE[_part_5_T_5], 47, 40) @[cache_single_port.scala 454:208]
-                                  node _part_5_T_7 = shl(_part_5_T_6, 40) @[cache_single_port.scala 454:228]
-                                  node _part_5_T_8 = mux(_part_5_T, _part_5_T_2, _part_5_T_7) @[cache_single_port.scala 453:79]
-                                  part[5] <= _part_5_T_8 @[cache_single_port.scala 453:73]
-                                  node _part_6_T = bits(cpu_request_mask, 6, 6) @[cache_single_port.scala 453:96]
-                                  node _part_6_T_1 = bits(cpu_request_data, 55, 48) @[cache_single_port.scala 453:117]
-                                  node _part_6_T_2 = shl(_part_6_T_1, 48) @[cache_single_port.scala 453:136]
-                                  node _part_6_T_3 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_6_T_4 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_6_WIRE : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_6_WIRE[0] <= _part_6_T_3 @[cache_single_port.scala 454:93]
-                                  _part_6_WIRE[1] <= _part_6_T_4 @[cache_single_port.scala 454:93]
-                                  node _part_6_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_6_T_6 = bits(_part_6_WIRE[_part_6_T_5], 55, 48) @[cache_single_port.scala 454:208]
-                                  node _part_6_T_7 = shl(_part_6_T_6, 48) @[cache_single_port.scala 454:228]
-                                  node _part_6_T_8 = mux(_part_6_T, _part_6_T_2, _part_6_T_7) @[cache_single_port.scala 453:79]
-                                  part[6] <= _part_6_T_8 @[cache_single_port.scala 453:73]
-                                  node _part_7_T = bits(cpu_request_mask, 7, 7) @[cache_single_port.scala 453:96]
-                                  node _part_7_T_1 = bits(cpu_request_data, 63, 56) @[cache_single_port.scala 453:117]
-                                  node _part_7_T_2 = shl(_part_7_T_1, 56) @[cache_single_port.scala 453:136]
-                                  node _part_7_T_3 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_7_T_4 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_7_WIRE : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_7_WIRE[0] <= _part_7_T_3 @[cache_single_port.scala 454:93]
-                                  _part_7_WIRE[1] <= _part_7_T_4 @[cache_single_port.scala 454:93]
-                                  node _part_7_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_7_T_6 = bits(_part_7_WIRE[_part_7_T_5], 63, 56) @[cache_single_port.scala 454:208]
-                                  node _part_7_T_7 = shl(_part_7_T_6, 56) @[cache_single_port.scala 454:228]
-                                  node _part_7_T_8 = mux(_part_7_T, _part_7_T_2, _part_7_T_7) @[cache_single_port.scala 453:79]
-                                  part[7] <= _part_7_T_8 @[cache_single_port.scala 453:73]
-                                  node _result_T = or(part[0], part[1]) @[cache_single_port.scala 457:80]
-                                  node _result_T_1 = or(_result_T, part[2]) @[cache_single_port.scala 457:80]
-                                  node _result_T_2 = or(_result_T_1, part[3]) @[cache_single_port.scala 457:80]
-                                  node _result_T_3 = or(_result_T_2, part[4]) @[cache_single_port.scala 457:80]
-                                  node _result_T_4 = or(_result_T_3, part[5]) @[cache_single_port.scala 457:80]
-                                  node _result_T_5 = or(_result_T_4, part[6]) @[cache_single_port.scala 457:80]
-                                  node _result_T_6 = or(_result_T_5, part[7]) @[cache_single_port.scala 457:80]
-                                  result <= _result_T_6 @[cache_single_port.scala 457:64]
-                                  node _T_93 = bits(data_mem_0.io.data_read.data, 63, 0) @[cache_single_port.scala 458:125]
-                                  node _T_94 = bits(data_mem_0.io.data_read.data, 127, 64) @[cache_single_port.scala 458:125]
-                                  wire _WIRE_4 : UInt<64>[2] @[cache_single_port.scala 458:90]
-                                  _WIRE_4[0] <= _T_93 @[cache_single_port.scala 458:90]
-                                  _WIRE_4[1] <= _T_94 @[cache_single_port.scala 458:90]
-                                  cache_data[0] <= _WIRE_4[0] @[cache_single_port.scala 458:68]
-                                  cache_data[1] <= _WIRE_4[1] @[cache_single_port.scala 458:68]
-                                  node _T_95 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:88]
-                                  cache_data[_T_95] <= result @[cache_single_port.scala 459:131]
-                                  node _data_mem_0_io_data_write_data_T = cat(cache_data[1], cache_data[0]) @[cache_single_port.scala 460:102]
-                                  data_mem_0.io.data_write.data <= _data_mem_0_io_data_write_data_T @[cache_single_port.scala 460:88]
-                                when is_match[1] : @[cache_single_port.scala 449:66]
-                                  data_mem_1.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 450:85]
-                                  response_data <= data_mem_1.io.data_read.data @[cache_single_port.scala 451:71]
-                                  node _part_0_T_9 = bits(cpu_request_mask, 0, 0) @[cache_single_port.scala 453:96]
-                                  node _part_0_T_10 = bits(cpu_request_data, 7, 0) @[cache_single_port.scala 453:117]
-                                  node _part_0_T_11 = shl(_part_0_T_10, 0) @[cache_single_port.scala 453:136]
-                                  node _part_0_T_12 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_0_T_13 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_0_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_0_WIRE_1[0] <= _part_0_T_12 @[cache_single_port.scala 454:93]
-                                  _part_0_WIRE_1[1] <= _part_0_T_13 @[cache_single_port.scala 454:93]
-                                  node _part_0_T_14 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_0_T_15 = bits(_part_0_WIRE_1[_part_0_T_14], 7, 0) @[cache_single_port.scala 454:208]
-                                  node _part_0_T_16 = shl(_part_0_T_15, 0) @[cache_single_port.scala 454:228]
-                                  node _part_0_T_17 = mux(_part_0_T_9, _part_0_T_11, _part_0_T_16) @[cache_single_port.scala 453:79]
-                                  part[0] <= _part_0_T_17 @[cache_single_port.scala 453:73]
-                                  node _part_1_T_9 = bits(cpu_request_mask, 1, 1) @[cache_single_port.scala 453:96]
-                                  node _part_1_T_10 = bits(cpu_request_data, 15, 8) @[cache_single_port.scala 453:117]
-                                  node _part_1_T_11 = shl(_part_1_T_10, 8) @[cache_single_port.scala 453:136]
-                                  node _part_1_T_12 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_1_T_13 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_1_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_1_WIRE_1[0] <= _part_1_T_12 @[cache_single_port.scala 454:93]
-                                  _part_1_WIRE_1[1] <= _part_1_T_13 @[cache_single_port.scala 454:93]
-                                  node _part_1_T_14 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_1_T_15 = bits(_part_1_WIRE_1[_part_1_T_14], 15, 8) @[cache_single_port.scala 454:208]
-                                  node _part_1_T_16 = shl(_part_1_T_15, 8) @[cache_single_port.scala 454:228]
-                                  node _part_1_T_17 = mux(_part_1_T_9, _part_1_T_11, _part_1_T_16) @[cache_single_port.scala 453:79]
-                                  part[1] <= _part_1_T_17 @[cache_single_port.scala 453:73]
-                                  node _part_2_T_9 = bits(cpu_request_mask, 2, 2) @[cache_single_port.scala 453:96]
-                                  node _part_2_T_10 = bits(cpu_request_data, 23, 16) @[cache_single_port.scala 453:117]
-                                  node _part_2_T_11 = shl(_part_2_T_10, 16) @[cache_single_port.scala 453:136]
-                                  node _part_2_T_12 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_2_T_13 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_2_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_2_WIRE_1[0] <= _part_2_T_12 @[cache_single_port.scala 454:93]
-                                  _part_2_WIRE_1[1] <= _part_2_T_13 @[cache_single_port.scala 454:93]
-                                  node _part_2_T_14 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_2_T_15 = bits(_part_2_WIRE_1[_part_2_T_14], 23, 16) @[cache_single_port.scala 454:208]
-                                  node _part_2_T_16 = shl(_part_2_T_15, 16) @[cache_single_port.scala 454:228]
-                                  node _part_2_T_17 = mux(_part_2_T_9, _part_2_T_11, _part_2_T_16) @[cache_single_port.scala 453:79]
-                                  part[2] <= _part_2_T_17 @[cache_single_port.scala 453:73]
-                                  node _part_3_T_9 = bits(cpu_request_mask, 3, 3) @[cache_single_port.scala 453:96]
-                                  node _part_3_T_10 = bits(cpu_request_data, 31, 24) @[cache_single_port.scala 453:117]
-                                  node _part_3_T_11 = shl(_part_3_T_10, 24) @[cache_single_port.scala 453:136]
-                                  node _part_3_T_12 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_3_T_13 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_3_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_3_WIRE_1[0] <= _part_3_T_12 @[cache_single_port.scala 454:93]
-                                  _part_3_WIRE_1[1] <= _part_3_T_13 @[cache_single_port.scala 454:93]
-                                  node _part_3_T_14 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_3_T_15 = bits(_part_3_WIRE_1[_part_3_T_14], 31, 24) @[cache_single_port.scala 454:208]
-                                  node _part_3_T_16 = shl(_part_3_T_15, 24) @[cache_single_port.scala 454:228]
-                                  node _part_3_T_17 = mux(_part_3_T_9, _part_3_T_11, _part_3_T_16) @[cache_single_port.scala 453:79]
-                                  part[3] <= _part_3_T_17 @[cache_single_port.scala 453:73]
-                                  node _part_4_T_9 = bits(cpu_request_mask, 4, 4) @[cache_single_port.scala 453:96]
-                                  node _part_4_T_10 = bits(cpu_request_data, 39, 32) @[cache_single_port.scala 453:117]
-                                  node _part_4_T_11 = shl(_part_4_T_10, 32) @[cache_single_port.scala 453:136]
-                                  node _part_4_T_12 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_4_T_13 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_4_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_4_WIRE_1[0] <= _part_4_T_12 @[cache_single_port.scala 454:93]
-                                  _part_4_WIRE_1[1] <= _part_4_T_13 @[cache_single_port.scala 454:93]
-                                  node _part_4_T_14 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_4_T_15 = bits(_part_4_WIRE_1[_part_4_T_14], 39, 32) @[cache_single_port.scala 454:208]
-                                  node _part_4_T_16 = shl(_part_4_T_15, 32) @[cache_single_port.scala 454:228]
-                                  node _part_4_T_17 = mux(_part_4_T_9, _part_4_T_11, _part_4_T_16) @[cache_single_port.scala 453:79]
-                                  part[4] <= _part_4_T_17 @[cache_single_port.scala 453:73]
-                                  node _part_5_T_9 = bits(cpu_request_mask, 5, 5) @[cache_single_port.scala 453:96]
-                                  node _part_5_T_10 = bits(cpu_request_data, 47, 40) @[cache_single_port.scala 453:117]
-                                  node _part_5_T_11 = shl(_part_5_T_10, 40) @[cache_single_port.scala 453:136]
-                                  node _part_5_T_12 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_5_T_13 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_5_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_5_WIRE_1[0] <= _part_5_T_12 @[cache_single_port.scala 454:93]
-                                  _part_5_WIRE_1[1] <= _part_5_T_13 @[cache_single_port.scala 454:93]
-                                  node _part_5_T_14 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_5_T_15 = bits(_part_5_WIRE_1[_part_5_T_14], 47, 40) @[cache_single_port.scala 454:208]
-                                  node _part_5_T_16 = shl(_part_5_T_15, 40) @[cache_single_port.scala 454:228]
-                                  node _part_5_T_17 = mux(_part_5_T_9, _part_5_T_11, _part_5_T_16) @[cache_single_port.scala 453:79]
-                                  part[5] <= _part_5_T_17 @[cache_single_port.scala 453:73]
-                                  node _part_6_T_9 = bits(cpu_request_mask, 6, 6) @[cache_single_port.scala 453:96]
-                                  node _part_6_T_10 = bits(cpu_request_data, 55, 48) @[cache_single_port.scala 453:117]
-                                  node _part_6_T_11 = shl(_part_6_T_10, 48) @[cache_single_port.scala 453:136]
-                                  node _part_6_T_12 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_6_T_13 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_6_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_6_WIRE_1[0] <= _part_6_T_12 @[cache_single_port.scala 454:93]
-                                  _part_6_WIRE_1[1] <= _part_6_T_13 @[cache_single_port.scala 454:93]
-                                  node _part_6_T_14 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_6_T_15 = bits(_part_6_WIRE_1[_part_6_T_14], 55, 48) @[cache_single_port.scala 454:208]
-                                  node _part_6_T_16 = shl(_part_6_T_15, 48) @[cache_single_port.scala 454:228]
-                                  node _part_6_T_17 = mux(_part_6_T_9, _part_6_T_11, _part_6_T_16) @[cache_single_port.scala 453:79]
-                                  part[6] <= _part_6_T_17 @[cache_single_port.scala 453:73]
-                                  node _part_7_T_9 = bits(cpu_request_mask, 7, 7) @[cache_single_port.scala 453:96]
-                                  node _part_7_T_10 = bits(cpu_request_data, 63, 56) @[cache_single_port.scala 453:117]
-                                  node _part_7_T_11 = shl(_part_7_T_10, 56) @[cache_single_port.scala 453:136]
-                                  node _part_7_T_12 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_7_T_13 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_7_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_7_WIRE_1[0] <= _part_7_T_12 @[cache_single_port.scala 454:93]
-                                  _part_7_WIRE_1[1] <= _part_7_T_13 @[cache_single_port.scala 454:93]
-                                  node _part_7_T_14 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_7_T_15 = bits(_part_7_WIRE_1[_part_7_T_14], 63, 56) @[cache_single_port.scala 454:208]
-                                  node _part_7_T_16 = shl(_part_7_T_15, 56) @[cache_single_port.scala 454:228]
-                                  node _part_7_T_17 = mux(_part_7_T_9, _part_7_T_11, _part_7_T_16) @[cache_single_port.scala 453:79]
-                                  part[7] <= _part_7_T_17 @[cache_single_port.scala 453:73]
-                                  node _result_T_7 = or(part[0], part[1]) @[cache_single_port.scala 457:80]
-                                  node _result_T_8 = or(_result_T_7, part[2]) @[cache_single_port.scala 457:80]
-                                  node _result_T_9 = or(_result_T_8, part[3]) @[cache_single_port.scala 457:80]
-                                  node _result_T_10 = or(_result_T_9, part[4]) @[cache_single_port.scala 457:80]
-                                  node _result_T_11 = or(_result_T_10, part[5]) @[cache_single_port.scala 457:80]
-                                  node _result_T_12 = or(_result_T_11, part[6]) @[cache_single_port.scala 457:80]
-                                  node _result_T_13 = or(_result_T_12, part[7]) @[cache_single_port.scala 457:80]
-                                  result <= _result_T_13 @[cache_single_port.scala 457:64]
-                                  node _T_96 = bits(data_mem_1.io.data_read.data, 63, 0) @[cache_single_port.scala 458:125]
-                                  node _T_97 = bits(data_mem_1.io.data_read.data, 127, 64) @[cache_single_port.scala 458:125]
-                                  wire _WIRE_5 : UInt<64>[2] @[cache_single_port.scala 458:90]
-                                  _WIRE_5[0] <= _T_96 @[cache_single_port.scala 458:90]
-                                  _WIRE_5[1] <= _T_97 @[cache_single_port.scala 458:90]
-                                  cache_data[0] <= _WIRE_5[0] @[cache_single_port.scala 458:68]
-                                  cache_data[1] <= _WIRE_5[1] @[cache_single_port.scala 458:68]
-                                  node _T_98 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:88]
-                                  cache_data[_T_98] <= result @[cache_single_port.scala 459:131]
-                                  node _data_mem_1_io_data_write_data_T = cat(cache_data[1], cache_data[0]) @[cache_single_port.scala 460:102]
-                                  data_mem_1.io.data_write.data <= _data_mem_1_io_data_write_data_T @[cache_single_port.scala 460:88]
-                                when is_match[2] : @[cache_single_port.scala 449:66]
-                                  data_mem_2.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 450:85]
-                                  response_data <= data_mem_2.io.data_read.data @[cache_single_port.scala 451:71]
-                                  node _part_0_T_18 = bits(cpu_request_mask, 0, 0) @[cache_single_port.scala 453:96]
-                                  node _part_0_T_19 = bits(cpu_request_data, 7, 0) @[cache_single_port.scala 453:117]
-                                  node _part_0_T_20 = shl(_part_0_T_19, 0) @[cache_single_port.scala 453:136]
-                                  node _part_0_T_21 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_0_T_22 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_0_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_0_WIRE_2[0] <= _part_0_T_21 @[cache_single_port.scala 454:93]
-                                  _part_0_WIRE_2[1] <= _part_0_T_22 @[cache_single_port.scala 454:93]
-                                  node _part_0_T_23 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_0_T_24 = bits(_part_0_WIRE_2[_part_0_T_23], 7, 0) @[cache_single_port.scala 454:208]
-                                  node _part_0_T_25 = shl(_part_0_T_24, 0) @[cache_single_port.scala 454:228]
-                                  node _part_0_T_26 = mux(_part_0_T_18, _part_0_T_20, _part_0_T_25) @[cache_single_port.scala 453:79]
-                                  part[0] <= _part_0_T_26 @[cache_single_port.scala 453:73]
-                                  node _part_1_T_18 = bits(cpu_request_mask, 1, 1) @[cache_single_port.scala 453:96]
-                                  node _part_1_T_19 = bits(cpu_request_data, 15, 8) @[cache_single_port.scala 453:117]
-                                  node _part_1_T_20 = shl(_part_1_T_19, 8) @[cache_single_port.scala 453:136]
-                                  node _part_1_T_21 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_1_T_22 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_1_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_1_WIRE_2[0] <= _part_1_T_21 @[cache_single_port.scala 454:93]
-                                  _part_1_WIRE_2[1] <= _part_1_T_22 @[cache_single_port.scala 454:93]
-                                  node _part_1_T_23 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_1_T_24 = bits(_part_1_WIRE_2[_part_1_T_23], 15, 8) @[cache_single_port.scala 454:208]
-                                  node _part_1_T_25 = shl(_part_1_T_24, 8) @[cache_single_port.scala 454:228]
-                                  node _part_1_T_26 = mux(_part_1_T_18, _part_1_T_20, _part_1_T_25) @[cache_single_port.scala 453:79]
-                                  part[1] <= _part_1_T_26 @[cache_single_port.scala 453:73]
-                                  node _part_2_T_18 = bits(cpu_request_mask, 2, 2) @[cache_single_port.scala 453:96]
-                                  node _part_2_T_19 = bits(cpu_request_data, 23, 16) @[cache_single_port.scala 453:117]
-                                  node _part_2_T_20 = shl(_part_2_T_19, 16) @[cache_single_port.scala 453:136]
-                                  node _part_2_T_21 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_2_T_22 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_2_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_2_WIRE_2[0] <= _part_2_T_21 @[cache_single_port.scala 454:93]
-                                  _part_2_WIRE_2[1] <= _part_2_T_22 @[cache_single_port.scala 454:93]
-                                  node _part_2_T_23 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_2_T_24 = bits(_part_2_WIRE_2[_part_2_T_23], 23, 16) @[cache_single_port.scala 454:208]
-                                  node _part_2_T_25 = shl(_part_2_T_24, 16) @[cache_single_port.scala 454:228]
-                                  node _part_2_T_26 = mux(_part_2_T_18, _part_2_T_20, _part_2_T_25) @[cache_single_port.scala 453:79]
-                                  part[2] <= _part_2_T_26 @[cache_single_port.scala 453:73]
-                                  node _part_3_T_18 = bits(cpu_request_mask, 3, 3) @[cache_single_port.scala 453:96]
-                                  node _part_3_T_19 = bits(cpu_request_data, 31, 24) @[cache_single_port.scala 453:117]
-                                  node _part_3_T_20 = shl(_part_3_T_19, 24) @[cache_single_port.scala 453:136]
-                                  node _part_3_T_21 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_3_T_22 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_3_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_3_WIRE_2[0] <= _part_3_T_21 @[cache_single_port.scala 454:93]
-                                  _part_3_WIRE_2[1] <= _part_3_T_22 @[cache_single_port.scala 454:93]
-                                  node _part_3_T_23 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_3_T_24 = bits(_part_3_WIRE_2[_part_3_T_23], 31, 24) @[cache_single_port.scala 454:208]
-                                  node _part_3_T_25 = shl(_part_3_T_24, 24) @[cache_single_port.scala 454:228]
-                                  node _part_3_T_26 = mux(_part_3_T_18, _part_3_T_20, _part_3_T_25) @[cache_single_port.scala 453:79]
-                                  part[3] <= _part_3_T_26 @[cache_single_port.scala 453:73]
-                                  node _part_4_T_18 = bits(cpu_request_mask, 4, 4) @[cache_single_port.scala 453:96]
-                                  node _part_4_T_19 = bits(cpu_request_data, 39, 32) @[cache_single_port.scala 453:117]
-                                  node _part_4_T_20 = shl(_part_4_T_19, 32) @[cache_single_port.scala 453:136]
-                                  node _part_4_T_21 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_4_T_22 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_4_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_4_WIRE_2[0] <= _part_4_T_21 @[cache_single_port.scala 454:93]
-                                  _part_4_WIRE_2[1] <= _part_4_T_22 @[cache_single_port.scala 454:93]
-                                  node _part_4_T_23 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_4_T_24 = bits(_part_4_WIRE_2[_part_4_T_23], 39, 32) @[cache_single_port.scala 454:208]
-                                  node _part_4_T_25 = shl(_part_4_T_24, 32) @[cache_single_port.scala 454:228]
-                                  node _part_4_T_26 = mux(_part_4_T_18, _part_4_T_20, _part_4_T_25) @[cache_single_port.scala 453:79]
-                                  part[4] <= _part_4_T_26 @[cache_single_port.scala 453:73]
-                                  node _part_5_T_18 = bits(cpu_request_mask, 5, 5) @[cache_single_port.scala 453:96]
-                                  node _part_5_T_19 = bits(cpu_request_data, 47, 40) @[cache_single_port.scala 453:117]
-                                  node _part_5_T_20 = shl(_part_5_T_19, 40) @[cache_single_port.scala 453:136]
-                                  node _part_5_T_21 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_5_T_22 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_5_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_5_WIRE_2[0] <= _part_5_T_21 @[cache_single_port.scala 454:93]
-                                  _part_5_WIRE_2[1] <= _part_5_T_22 @[cache_single_port.scala 454:93]
-                                  node _part_5_T_23 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_5_T_24 = bits(_part_5_WIRE_2[_part_5_T_23], 47, 40) @[cache_single_port.scala 454:208]
-                                  node _part_5_T_25 = shl(_part_5_T_24, 40) @[cache_single_port.scala 454:228]
-                                  node _part_5_T_26 = mux(_part_5_T_18, _part_5_T_20, _part_5_T_25) @[cache_single_port.scala 453:79]
-                                  part[5] <= _part_5_T_26 @[cache_single_port.scala 453:73]
-                                  node _part_6_T_18 = bits(cpu_request_mask, 6, 6) @[cache_single_port.scala 453:96]
-                                  node _part_6_T_19 = bits(cpu_request_data, 55, 48) @[cache_single_port.scala 453:117]
-                                  node _part_6_T_20 = shl(_part_6_T_19, 48) @[cache_single_port.scala 453:136]
-                                  node _part_6_T_21 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_6_T_22 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_6_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_6_WIRE_2[0] <= _part_6_T_21 @[cache_single_port.scala 454:93]
-                                  _part_6_WIRE_2[1] <= _part_6_T_22 @[cache_single_port.scala 454:93]
-                                  node _part_6_T_23 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_6_T_24 = bits(_part_6_WIRE_2[_part_6_T_23], 55, 48) @[cache_single_port.scala 454:208]
-                                  node _part_6_T_25 = shl(_part_6_T_24, 48) @[cache_single_port.scala 454:228]
-                                  node _part_6_T_26 = mux(_part_6_T_18, _part_6_T_20, _part_6_T_25) @[cache_single_port.scala 453:79]
-                                  part[6] <= _part_6_T_26 @[cache_single_port.scala 453:73]
-                                  node _part_7_T_18 = bits(cpu_request_mask, 7, 7) @[cache_single_port.scala 453:96]
-                                  node _part_7_T_19 = bits(cpu_request_data, 63, 56) @[cache_single_port.scala 453:117]
-                                  node _part_7_T_20 = shl(_part_7_T_19, 56) @[cache_single_port.scala 453:136]
-                                  node _part_7_T_21 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_7_T_22 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_7_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_7_WIRE_2[0] <= _part_7_T_21 @[cache_single_port.scala 454:93]
-                                  _part_7_WIRE_2[1] <= _part_7_T_22 @[cache_single_port.scala 454:93]
-                                  node _part_7_T_23 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_7_T_24 = bits(_part_7_WIRE_2[_part_7_T_23], 63, 56) @[cache_single_port.scala 454:208]
-                                  node _part_7_T_25 = shl(_part_7_T_24, 56) @[cache_single_port.scala 454:228]
-                                  node _part_7_T_26 = mux(_part_7_T_18, _part_7_T_20, _part_7_T_25) @[cache_single_port.scala 453:79]
-                                  part[7] <= _part_7_T_26 @[cache_single_port.scala 453:73]
-                                  node _result_T_14 = or(part[0], part[1]) @[cache_single_port.scala 457:80]
-                                  node _result_T_15 = or(_result_T_14, part[2]) @[cache_single_port.scala 457:80]
-                                  node _result_T_16 = or(_result_T_15, part[3]) @[cache_single_port.scala 457:80]
-                                  node _result_T_17 = or(_result_T_16, part[4]) @[cache_single_port.scala 457:80]
-                                  node _result_T_18 = or(_result_T_17, part[5]) @[cache_single_port.scala 457:80]
-                                  node _result_T_19 = or(_result_T_18, part[6]) @[cache_single_port.scala 457:80]
-                                  node _result_T_20 = or(_result_T_19, part[7]) @[cache_single_port.scala 457:80]
-                                  result <= _result_T_20 @[cache_single_port.scala 457:64]
-                                  node _T_99 = bits(data_mem_2.io.data_read.data, 63, 0) @[cache_single_port.scala 458:125]
-                                  node _T_100 = bits(data_mem_2.io.data_read.data, 127, 64) @[cache_single_port.scala 458:125]
-                                  wire _WIRE_6 : UInt<64>[2] @[cache_single_port.scala 458:90]
-                                  _WIRE_6[0] <= _T_99 @[cache_single_port.scala 458:90]
-                                  _WIRE_6[1] <= _T_100 @[cache_single_port.scala 458:90]
-                                  cache_data[0] <= _WIRE_6[0] @[cache_single_port.scala 458:68]
-                                  cache_data[1] <= _WIRE_6[1] @[cache_single_port.scala 458:68]
-                                  node _T_101 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:88]
-                                  cache_data[_T_101] <= result @[cache_single_port.scala 459:131]
-                                  node _data_mem_2_io_data_write_data_T = cat(cache_data[1], cache_data[0]) @[cache_single_port.scala 460:102]
-                                  data_mem_2.io.data_write.data <= _data_mem_2_io_data_write_data_T @[cache_single_port.scala 460:88]
-                                when is_match[3] : @[cache_single_port.scala 449:66]
-                                  data_mem_3.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 450:85]
-                                  response_data <= data_mem_3.io.data_read.data @[cache_single_port.scala 451:71]
-                                  node _part_0_T_27 = bits(cpu_request_mask, 0, 0) @[cache_single_port.scala 453:96]
-                                  node _part_0_T_28 = bits(cpu_request_data, 7, 0) @[cache_single_port.scala 453:117]
-                                  node _part_0_T_29 = shl(_part_0_T_28, 0) @[cache_single_port.scala 453:136]
-                                  node _part_0_T_30 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_0_T_31 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_0_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_0_WIRE_3[0] <= _part_0_T_30 @[cache_single_port.scala 454:93]
-                                  _part_0_WIRE_3[1] <= _part_0_T_31 @[cache_single_port.scala 454:93]
-                                  node _part_0_T_32 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_0_T_33 = bits(_part_0_WIRE_3[_part_0_T_32], 7, 0) @[cache_single_port.scala 454:208]
-                                  node _part_0_T_34 = shl(_part_0_T_33, 0) @[cache_single_port.scala 454:228]
-                                  node _part_0_T_35 = mux(_part_0_T_27, _part_0_T_29, _part_0_T_34) @[cache_single_port.scala 453:79]
-                                  part[0] <= _part_0_T_35 @[cache_single_port.scala 453:73]
-                                  node _part_1_T_27 = bits(cpu_request_mask, 1, 1) @[cache_single_port.scala 453:96]
-                                  node _part_1_T_28 = bits(cpu_request_data, 15, 8) @[cache_single_port.scala 453:117]
-                                  node _part_1_T_29 = shl(_part_1_T_28, 8) @[cache_single_port.scala 453:136]
-                                  node _part_1_T_30 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_1_T_31 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_1_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_1_WIRE_3[0] <= _part_1_T_30 @[cache_single_port.scala 454:93]
-                                  _part_1_WIRE_3[1] <= _part_1_T_31 @[cache_single_port.scala 454:93]
-                                  node _part_1_T_32 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_1_T_33 = bits(_part_1_WIRE_3[_part_1_T_32], 15, 8) @[cache_single_port.scala 454:208]
-                                  node _part_1_T_34 = shl(_part_1_T_33, 8) @[cache_single_port.scala 454:228]
-                                  node _part_1_T_35 = mux(_part_1_T_27, _part_1_T_29, _part_1_T_34) @[cache_single_port.scala 453:79]
-                                  part[1] <= _part_1_T_35 @[cache_single_port.scala 453:73]
-                                  node _part_2_T_27 = bits(cpu_request_mask, 2, 2) @[cache_single_port.scala 453:96]
-                                  node _part_2_T_28 = bits(cpu_request_data, 23, 16) @[cache_single_port.scala 453:117]
-                                  node _part_2_T_29 = shl(_part_2_T_28, 16) @[cache_single_port.scala 453:136]
-                                  node _part_2_T_30 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_2_T_31 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_2_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_2_WIRE_3[0] <= _part_2_T_30 @[cache_single_port.scala 454:93]
-                                  _part_2_WIRE_3[1] <= _part_2_T_31 @[cache_single_port.scala 454:93]
-                                  node _part_2_T_32 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_2_T_33 = bits(_part_2_WIRE_3[_part_2_T_32], 23, 16) @[cache_single_port.scala 454:208]
-                                  node _part_2_T_34 = shl(_part_2_T_33, 16) @[cache_single_port.scala 454:228]
-                                  node _part_2_T_35 = mux(_part_2_T_27, _part_2_T_29, _part_2_T_34) @[cache_single_port.scala 453:79]
-                                  part[2] <= _part_2_T_35 @[cache_single_port.scala 453:73]
-                                  node _part_3_T_27 = bits(cpu_request_mask, 3, 3) @[cache_single_port.scala 453:96]
-                                  node _part_3_T_28 = bits(cpu_request_data, 31, 24) @[cache_single_port.scala 453:117]
-                                  node _part_3_T_29 = shl(_part_3_T_28, 24) @[cache_single_port.scala 453:136]
-                                  node _part_3_T_30 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_3_T_31 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_3_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_3_WIRE_3[0] <= _part_3_T_30 @[cache_single_port.scala 454:93]
-                                  _part_3_WIRE_3[1] <= _part_3_T_31 @[cache_single_port.scala 454:93]
-                                  node _part_3_T_32 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_3_T_33 = bits(_part_3_WIRE_3[_part_3_T_32], 31, 24) @[cache_single_port.scala 454:208]
-                                  node _part_3_T_34 = shl(_part_3_T_33, 24) @[cache_single_port.scala 454:228]
-                                  node _part_3_T_35 = mux(_part_3_T_27, _part_3_T_29, _part_3_T_34) @[cache_single_port.scala 453:79]
-                                  part[3] <= _part_3_T_35 @[cache_single_port.scala 453:73]
-                                  node _part_4_T_27 = bits(cpu_request_mask, 4, 4) @[cache_single_port.scala 453:96]
-                                  node _part_4_T_28 = bits(cpu_request_data, 39, 32) @[cache_single_port.scala 453:117]
-                                  node _part_4_T_29 = shl(_part_4_T_28, 32) @[cache_single_port.scala 453:136]
-                                  node _part_4_T_30 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_4_T_31 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_4_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_4_WIRE_3[0] <= _part_4_T_30 @[cache_single_port.scala 454:93]
-                                  _part_4_WIRE_3[1] <= _part_4_T_31 @[cache_single_port.scala 454:93]
-                                  node _part_4_T_32 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_4_T_33 = bits(_part_4_WIRE_3[_part_4_T_32], 39, 32) @[cache_single_port.scala 454:208]
-                                  node _part_4_T_34 = shl(_part_4_T_33, 32) @[cache_single_port.scala 454:228]
-                                  node _part_4_T_35 = mux(_part_4_T_27, _part_4_T_29, _part_4_T_34) @[cache_single_port.scala 453:79]
-                                  part[4] <= _part_4_T_35 @[cache_single_port.scala 453:73]
-                                  node _part_5_T_27 = bits(cpu_request_mask, 5, 5) @[cache_single_port.scala 453:96]
-                                  node _part_5_T_28 = bits(cpu_request_data, 47, 40) @[cache_single_port.scala 453:117]
-                                  node _part_5_T_29 = shl(_part_5_T_28, 40) @[cache_single_port.scala 453:136]
-                                  node _part_5_T_30 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_5_T_31 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_5_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_5_WIRE_3[0] <= _part_5_T_30 @[cache_single_port.scala 454:93]
-                                  _part_5_WIRE_3[1] <= _part_5_T_31 @[cache_single_port.scala 454:93]
-                                  node _part_5_T_32 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_5_T_33 = bits(_part_5_WIRE_3[_part_5_T_32], 47, 40) @[cache_single_port.scala 454:208]
-                                  node _part_5_T_34 = shl(_part_5_T_33, 40) @[cache_single_port.scala 454:228]
-                                  node _part_5_T_35 = mux(_part_5_T_27, _part_5_T_29, _part_5_T_34) @[cache_single_port.scala 453:79]
-                                  part[5] <= _part_5_T_35 @[cache_single_port.scala 453:73]
-                                  node _part_6_T_27 = bits(cpu_request_mask, 6, 6) @[cache_single_port.scala 453:96]
-                                  node _part_6_T_28 = bits(cpu_request_data, 55, 48) @[cache_single_port.scala 453:117]
-                                  node _part_6_T_29 = shl(_part_6_T_28, 48) @[cache_single_port.scala 453:136]
-                                  node _part_6_T_30 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_6_T_31 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_6_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_6_WIRE_3[0] <= _part_6_T_30 @[cache_single_port.scala 454:93]
-                                  _part_6_WIRE_3[1] <= _part_6_T_31 @[cache_single_port.scala 454:93]
-                                  node _part_6_T_32 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_6_T_33 = bits(_part_6_WIRE_3[_part_6_T_32], 55, 48) @[cache_single_port.scala 454:208]
-                                  node _part_6_T_34 = shl(_part_6_T_33, 48) @[cache_single_port.scala 454:228]
-                                  node _part_6_T_35 = mux(_part_6_T_27, _part_6_T_29, _part_6_T_34) @[cache_single_port.scala 453:79]
-                                  part[6] <= _part_6_T_35 @[cache_single_port.scala 453:73]
-                                  node _part_7_T_27 = bits(cpu_request_mask, 7, 7) @[cache_single_port.scala 453:96]
-                                  node _part_7_T_28 = bits(cpu_request_data, 63, 56) @[cache_single_port.scala 453:117]
-                                  node _part_7_T_29 = shl(_part_7_T_28, 56) @[cache_single_port.scala 453:136]
-                                  node _part_7_T_30 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_7_T_31 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_7_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_7_WIRE_3[0] <= _part_7_T_30 @[cache_single_port.scala 454:93]
-                                  _part_7_WIRE_3[1] <= _part_7_T_31 @[cache_single_port.scala 454:93]
-                                  node _part_7_T_32 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_7_T_33 = bits(_part_7_WIRE_3[_part_7_T_32], 63, 56) @[cache_single_port.scala 454:208]
-                                  node _part_7_T_34 = shl(_part_7_T_33, 56) @[cache_single_port.scala 454:228]
-                                  node _part_7_T_35 = mux(_part_7_T_27, _part_7_T_29, _part_7_T_34) @[cache_single_port.scala 453:79]
-                                  part[7] <= _part_7_T_35 @[cache_single_port.scala 453:73]
-                                  node _result_T_21 = or(part[0], part[1]) @[cache_single_port.scala 457:80]
-                                  node _result_T_22 = or(_result_T_21, part[2]) @[cache_single_port.scala 457:80]
-                                  node _result_T_23 = or(_result_T_22, part[3]) @[cache_single_port.scala 457:80]
-                                  node _result_T_24 = or(_result_T_23, part[4]) @[cache_single_port.scala 457:80]
-                                  node _result_T_25 = or(_result_T_24, part[5]) @[cache_single_port.scala 457:80]
-                                  node _result_T_26 = or(_result_T_25, part[6]) @[cache_single_port.scala 457:80]
-                                  node _result_T_27 = or(_result_T_26, part[7]) @[cache_single_port.scala 457:80]
-                                  result <= _result_T_27 @[cache_single_port.scala 457:64]
-                                  node _T_102 = bits(data_mem_3.io.data_read.data, 63, 0) @[cache_single_port.scala 458:125]
-                                  node _T_103 = bits(data_mem_3.io.data_read.data, 127, 64) @[cache_single_port.scala 458:125]
-                                  wire _WIRE_7 : UInt<64>[2] @[cache_single_port.scala 458:90]
-                                  _WIRE_7[0] <= _T_102 @[cache_single_port.scala 458:90]
-                                  _WIRE_7[1] <= _T_103 @[cache_single_port.scala 458:90]
-                                  cache_data[0] <= _WIRE_7[0] @[cache_single_port.scala 458:68]
-                                  cache_data[1] <= _WIRE_7[1] @[cache_single_port.scala 458:68]
-                                  node _T_104 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:88]
-                                  cache_data[_T_104] <= result @[cache_single_port.scala 459:131]
-                                  node _data_mem_3_io_data_write_data_T = cat(cache_data[1], cache_data[0]) @[cache_single_port.scala 460:102]
-                                  data_mem_3.io.data_write.data <= _data_mem_3_io_data_write_data_T @[cache_single_port.scala 460:88]
-                                next_state <= UInt<4>("hc") @[cache_single_port.scala 464:52]
+                                when tag_mem_3.io.tag_read.valid : @[cache_single_port.scala 437:81]
+                                  tag_mem_3.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 438:76]
+                                  node _tag_mem_3_io_tag_write_visit_T = not(tag_mem_3.io.tag_read.visit) @[cache_single_port.scala 439:87]
+                                  node _tag_mem_3_io_tag_write_visit_T_1 = eq(_tag_mem_3_io_tag_write_visit_T, UInt<1>("h0")) @[cache_single_port.scala 439:118]
+                                  node _tag_mem_3_io_tag_write_visit_T_2 = add(tag_mem_3.io.tag_read.visit, UInt<1>("h1")) @[cache_single_port.scala 439:186]
+                                  node _tag_mem_3_io_tag_write_visit_T_3 = tail(_tag_mem_3_io_tag_write_visit_T_2, 1) @[cache_single_port.scala 439:186]
+                                  node _tag_mem_3_io_tag_write_visit_T_4 = mux(_tag_mem_3_io_tag_write_visit_T_1, tag_mem_3.io.tag_read.visit, _tag_mem_3_io_tag_write_visit_T_3) @[cache_single_port.scala 439:85]
+                                  tag_mem_3.io.tag_write.visit <= _tag_mem_3_io_tag_write_visit_T_4 @[cache_single_port.scala 439:79]
+                                  tag_mem_3.io.tag_write.valid <= tag_mem_3.io.tag_read.valid @[cache_single_port.scala 440:79]
+                              when cpu_request_rw : @[cache_single_port.scala 444:53]
+                                when is_match[0] : @[cache_single_port.scala 454:66]
+                                  data_mem_0.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 455:85]
+                                  response_data <= data_mem_0.io.data_read.data @[cache_single_port.scala 456:71]
+                                  node _part_0_T = bits(cpu_request_mask, 0, 0) @[cache_single_port.scala 458:96]
+                                  node _part_0_T_1 = bits(cpu_request_data, 7, 0) @[cache_single_port.scala 458:117]
+                                  node _part_0_T_2 = shl(_part_0_T_1, 0) @[cache_single_port.scala 458:136]
+                                  node _part_0_T_3 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_0_T_4 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_0_WIRE : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_0_WIRE[0] <= _part_0_T_3 @[cache_single_port.scala 459:93]
+                                  _part_0_WIRE[1] <= _part_0_T_4 @[cache_single_port.scala 459:93]
+                                  node _part_0_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_0_T_6 = bits(_part_0_WIRE[_part_0_T_5], 7, 0) @[cache_single_port.scala 459:208]
+                                  node _part_0_T_7 = shl(_part_0_T_6, 0) @[cache_single_port.scala 459:228]
+                                  node _part_0_T_8 = mux(_part_0_T, _part_0_T_2, _part_0_T_7) @[cache_single_port.scala 458:79]
+                                  part[0] <= _part_0_T_8 @[cache_single_port.scala 458:73]
+                                  node _part_1_T = bits(cpu_request_mask, 1, 1) @[cache_single_port.scala 458:96]
+                                  node _part_1_T_1 = bits(cpu_request_data, 15, 8) @[cache_single_port.scala 458:117]
+                                  node _part_1_T_2 = shl(_part_1_T_1, 8) @[cache_single_port.scala 458:136]
+                                  node _part_1_T_3 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_1_T_4 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_1_WIRE : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_1_WIRE[0] <= _part_1_T_3 @[cache_single_port.scala 459:93]
+                                  _part_1_WIRE[1] <= _part_1_T_4 @[cache_single_port.scala 459:93]
+                                  node _part_1_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_1_T_6 = bits(_part_1_WIRE[_part_1_T_5], 15, 8) @[cache_single_port.scala 459:208]
+                                  node _part_1_T_7 = shl(_part_1_T_6, 8) @[cache_single_port.scala 459:228]
+                                  node _part_1_T_8 = mux(_part_1_T, _part_1_T_2, _part_1_T_7) @[cache_single_port.scala 458:79]
+                                  part[1] <= _part_1_T_8 @[cache_single_port.scala 458:73]
+                                  node _part_2_T = bits(cpu_request_mask, 2, 2) @[cache_single_port.scala 458:96]
+                                  node _part_2_T_1 = bits(cpu_request_data, 23, 16) @[cache_single_port.scala 458:117]
+                                  node _part_2_T_2 = shl(_part_2_T_1, 16) @[cache_single_port.scala 458:136]
+                                  node _part_2_T_3 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_2_T_4 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_2_WIRE : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_2_WIRE[0] <= _part_2_T_3 @[cache_single_port.scala 459:93]
+                                  _part_2_WIRE[1] <= _part_2_T_4 @[cache_single_port.scala 459:93]
+                                  node _part_2_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_2_T_6 = bits(_part_2_WIRE[_part_2_T_5], 23, 16) @[cache_single_port.scala 459:208]
+                                  node _part_2_T_7 = shl(_part_2_T_6, 16) @[cache_single_port.scala 459:228]
+                                  node _part_2_T_8 = mux(_part_2_T, _part_2_T_2, _part_2_T_7) @[cache_single_port.scala 458:79]
+                                  part[2] <= _part_2_T_8 @[cache_single_port.scala 458:73]
+                                  node _part_3_T = bits(cpu_request_mask, 3, 3) @[cache_single_port.scala 458:96]
+                                  node _part_3_T_1 = bits(cpu_request_data, 31, 24) @[cache_single_port.scala 458:117]
+                                  node _part_3_T_2 = shl(_part_3_T_1, 24) @[cache_single_port.scala 458:136]
+                                  node _part_3_T_3 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_3_T_4 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_3_WIRE : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_3_WIRE[0] <= _part_3_T_3 @[cache_single_port.scala 459:93]
+                                  _part_3_WIRE[1] <= _part_3_T_4 @[cache_single_port.scala 459:93]
+                                  node _part_3_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_3_T_6 = bits(_part_3_WIRE[_part_3_T_5], 31, 24) @[cache_single_port.scala 459:208]
+                                  node _part_3_T_7 = shl(_part_3_T_6, 24) @[cache_single_port.scala 459:228]
+                                  node _part_3_T_8 = mux(_part_3_T, _part_3_T_2, _part_3_T_7) @[cache_single_port.scala 458:79]
+                                  part[3] <= _part_3_T_8 @[cache_single_port.scala 458:73]
+                                  node _part_4_T = bits(cpu_request_mask, 4, 4) @[cache_single_port.scala 458:96]
+                                  node _part_4_T_1 = bits(cpu_request_data, 39, 32) @[cache_single_port.scala 458:117]
+                                  node _part_4_T_2 = shl(_part_4_T_1, 32) @[cache_single_port.scala 458:136]
+                                  node _part_4_T_3 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_4_T_4 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_4_WIRE : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_4_WIRE[0] <= _part_4_T_3 @[cache_single_port.scala 459:93]
+                                  _part_4_WIRE[1] <= _part_4_T_4 @[cache_single_port.scala 459:93]
+                                  node _part_4_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_4_T_6 = bits(_part_4_WIRE[_part_4_T_5], 39, 32) @[cache_single_port.scala 459:208]
+                                  node _part_4_T_7 = shl(_part_4_T_6, 32) @[cache_single_port.scala 459:228]
+                                  node _part_4_T_8 = mux(_part_4_T, _part_4_T_2, _part_4_T_7) @[cache_single_port.scala 458:79]
+                                  part[4] <= _part_4_T_8 @[cache_single_port.scala 458:73]
+                                  node _part_5_T = bits(cpu_request_mask, 5, 5) @[cache_single_port.scala 458:96]
+                                  node _part_5_T_1 = bits(cpu_request_data, 47, 40) @[cache_single_port.scala 458:117]
+                                  node _part_5_T_2 = shl(_part_5_T_1, 40) @[cache_single_port.scala 458:136]
+                                  node _part_5_T_3 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_5_T_4 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_5_WIRE : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_5_WIRE[0] <= _part_5_T_3 @[cache_single_port.scala 459:93]
+                                  _part_5_WIRE[1] <= _part_5_T_4 @[cache_single_port.scala 459:93]
+                                  node _part_5_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_5_T_6 = bits(_part_5_WIRE[_part_5_T_5], 47, 40) @[cache_single_port.scala 459:208]
+                                  node _part_5_T_7 = shl(_part_5_T_6, 40) @[cache_single_port.scala 459:228]
+                                  node _part_5_T_8 = mux(_part_5_T, _part_5_T_2, _part_5_T_7) @[cache_single_port.scala 458:79]
+                                  part[5] <= _part_5_T_8 @[cache_single_port.scala 458:73]
+                                  node _part_6_T = bits(cpu_request_mask, 6, 6) @[cache_single_port.scala 458:96]
+                                  node _part_6_T_1 = bits(cpu_request_data, 55, 48) @[cache_single_port.scala 458:117]
+                                  node _part_6_T_2 = shl(_part_6_T_1, 48) @[cache_single_port.scala 458:136]
+                                  node _part_6_T_3 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_6_T_4 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_6_WIRE : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_6_WIRE[0] <= _part_6_T_3 @[cache_single_port.scala 459:93]
+                                  _part_6_WIRE[1] <= _part_6_T_4 @[cache_single_port.scala 459:93]
+                                  node _part_6_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_6_T_6 = bits(_part_6_WIRE[_part_6_T_5], 55, 48) @[cache_single_port.scala 459:208]
+                                  node _part_6_T_7 = shl(_part_6_T_6, 48) @[cache_single_port.scala 459:228]
+                                  node _part_6_T_8 = mux(_part_6_T, _part_6_T_2, _part_6_T_7) @[cache_single_port.scala 458:79]
+                                  part[6] <= _part_6_T_8 @[cache_single_port.scala 458:73]
+                                  node _part_7_T = bits(cpu_request_mask, 7, 7) @[cache_single_port.scala 458:96]
+                                  node _part_7_T_1 = bits(cpu_request_data, 63, 56) @[cache_single_port.scala 458:117]
+                                  node _part_7_T_2 = shl(_part_7_T_1, 56) @[cache_single_port.scala 458:136]
+                                  node _part_7_T_3 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_7_T_4 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_7_WIRE : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_7_WIRE[0] <= _part_7_T_3 @[cache_single_port.scala 459:93]
+                                  _part_7_WIRE[1] <= _part_7_T_4 @[cache_single_port.scala 459:93]
+                                  node _part_7_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_7_T_6 = bits(_part_7_WIRE[_part_7_T_5], 63, 56) @[cache_single_port.scala 459:208]
+                                  node _part_7_T_7 = shl(_part_7_T_6, 56) @[cache_single_port.scala 459:228]
+                                  node _part_7_T_8 = mux(_part_7_T, _part_7_T_2, _part_7_T_7) @[cache_single_port.scala 458:79]
+                                  part[7] <= _part_7_T_8 @[cache_single_port.scala 458:73]
+                                  node _result_T = or(part[0], part[1]) @[cache_single_port.scala 462:80]
+                                  node _result_T_1 = or(_result_T, part[2]) @[cache_single_port.scala 462:80]
+                                  node _result_T_2 = or(_result_T_1, part[3]) @[cache_single_port.scala 462:80]
+                                  node _result_T_3 = or(_result_T_2, part[4]) @[cache_single_port.scala 462:80]
+                                  node _result_T_4 = or(_result_T_3, part[5]) @[cache_single_port.scala 462:80]
+                                  node _result_T_5 = or(_result_T_4, part[6]) @[cache_single_port.scala 462:80]
+                                  node _result_T_6 = or(_result_T_5, part[7]) @[cache_single_port.scala 462:80]
+                                  result <= _result_T_6 @[cache_single_port.scala 462:64]
+                                  node _T_93 = bits(data_mem_0.io.data_read.data, 63, 0) @[cache_single_port.scala 463:125]
+                                  node _T_94 = bits(data_mem_0.io.data_read.data, 127, 64) @[cache_single_port.scala 463:125]
+                                  wire _WIRE_4 : UInt<64>[2] @[cache_single_port.scala 463:90]
+                                  _WIRE_4[0] <= _T_93 @[cache_single_port.scala 463:90]
+                                  _WIRE_4[1] <= _T_94 @[cache_single_port.scala 463:90]
+                                  cache_data[0] <= _WIRE_4[0] @[cache_single_port.scala 463:68]
+                                  cache_data[1] <= _WIRE_4[1] @[cache_single_port.scala 463:68]
+                                  node _T_95 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 464:88]
+                                  cache_data[_T_95] <= result @[cache_single_port.scala 464:131]
+                                  node _data_mem_0_io_data_write_data_T = cat(cache_data[1], cache_data[0]) @[cache_single_port.scala 465:102]
+                                  data_mem_0.io.data_write.data <= _data_mem_0_io_data_write_data_T @[cache_single_port.scala 465:88]
+                                when is_match[1] : @[cache_single_port.scala 454:66]
+                                  data_mem_1.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 455:85]
+                                  response_data <= data_mem_1.io.data_read.data @[cache_single_port.scala 456:71]
+                                  node _part_0_T_9 = bits(cpu_request_mask, 0, 0) @[cache_single_port.scala 458:96]
+                                  node _part_0_T_10 = bits(cpu_request_data, 7, 0) @[cache_single_port.scala 458:117]
+                                  node _part_0_T_11 = shl(_part_0_T_10, 0) @[cache_single_port.scala 458:136]
+                                  node _part_0_T_12 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_0_T_13 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_0_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_0_WIRE_1[0] <= _part_0_T_12 @[cache_single_port.scala 459:93]
+                                  _part_0_WIRE_1[1] <= _part_0_T_13 @[cache_single_port.scala 459:93]
+                                  node _part_0_T_14 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_0_T_15 = bits(_part_0_WIRE_1[_part_0_T_14], 7, 0) @[cache_single_port.scala 459:208]
+                                  node _part_0_T_16 = shl(_part_0_T_15, 0) @[cache_single_port.scala 459:228]
+                                  node _part_0_T_17 = mux(_part_0_T_9, _part_0_T_11, _part_0_T_16) @[cache_single_port.scala 458:79]
+                                  part[0] <= _part_0_T_17 @[cache_single_port.scala 458:73]
+                                  node _part_1_T_9 = bits(cpu_request_mask, 1, 1) @[cache_single_port.scala 458:96]
+                                  node _part_1_T_10 = bits(cpu_request_data, 15, 8) @[cache_single_port.scala 458:117]
+                                  node _part_1_T_11 = shl(_part_1_T_10, 8) @[cache_single_port.scala 458:136]
+                                  node _part_1_T_12 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_1_T_13 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_1_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_1_WIRE_1[0] <= _part_1_T_12 @[cache_single_port.scala 459:93]
+                                  _part_1_WIRE_1[1] <= _part_1_T_13 @[cache_single_port.scala 459:93]
+                                  node _part_1_T_14 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_1_T_15 = bits(_part_1_WIRE_1[_part_1_T_14], 15, 8) @[cache_single_port.scala 459:208]
+                                  node _part_1_T_16 = shl(_part_1_T_15, 8) @[cache_single_port.scala 459:228]
+                                  node _part_1_T_17 = mux(_part_1_T_9, _part_1_T_11, _part_1_T_16) @[cache_single_port.scala 458:79]
+                                  part[1] <= _part_1_T_17 @[cache_single_port.scala 458:73]
+                                  node _part_2_T_9 = bits(cpu_request_mask, 2, 2) @[cache_single_port.scala 458:96]
+                                  node _part_2_T_10 = bits(cpu_request_data, 23, 16) @[cache_single_port.scala 458:117]
+                                  node _part_2_T_11 = shl(_part_2_T_10, 16) @[cache_single_port.scala 458:136]
+                                  node _part_2_T_12 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_2_T_13 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_2_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_2_WIRE_1[0] <= _part_2_T_12 @[cache_single_port.scala 459:93]
+                                  _part_2_WIRE_1[1] <= _part_2_T_13 @[cache_single_port.scala 459:93]
+                                  node _part_2_T_14 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_2_T_15 = bits(_part_2_WIRE_1[_part_2_T_14], 23, 16) @[cache_single_port.scala 459:208]
+                                  node _part_2_T_16 = shl(_part_2_T_15, 16) @[cache_single_port.scala 459:228]
+                                  node _part_2_T_17 = mux(_part_2_T_9, _part_2_T_11, _part_2_T_16) @[cache_single_port.scala 458:79]
+                                  part[2] <= _part_2_T_17 @[cache_single_port.scala 458:73]
+                                  node _part_3_T_9 = bits(cpu_request_mask, 3, 3) @[cache_single_port.scala 458:96]
+                                  node _part_3_T_10 = bits(cpu_request_data, 31, 24) @[cache_single_port.scala 458:117]
+                                  node _part_3_T_11 = shl(_part_3_T_10, 24) @[cache_single_port.scala 458:136]
+                                  node _part_3_T_12 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_3_T_13 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_3_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_3_WIRE_1[0] <= _part_3_T_12 @[cache_single_port.scala 459:93]
+                                  _part_3_WIRE_1[1] <= _part_3_T_13 @[cache_single_port.scala 459:93]
+                                  node _part_3_T_14 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_3_T_15 = bits(_part_3_WIRE_1[_part_3_T_14], 31, 24) @[cache_single_port.scala 459:208]
+                                  node _part_3_T_16 = shl(_part_3_T_15, 24) @[cache_single_port.scala 459:228]
+                                  node _part_3_T_17 = mux(_part_3_T_9, _part_3_T_11, _part_3_T_16) @[cache_single_port.scala 458:79]
+                                  part[3] <= _part_3_T_17 @[cache_single_port.scala 458:73]
+                                  node _part_4_T_9 = bits(cpu_request_mask, 4, 4) @[cache_single_port.scala 458:96]
+                                  node _part_4_T_10 = bits(cpu_request_data, 39, 32) @[cache_single_port.scala 458:117]
+                                  node _part_4_T_11 = shl(_part_4_T_10, 32) @[cache_single_port.scala 458:136]
+                                  node _part_4_T_12 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_4_T_13 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_4_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_4_WIRE_1[0] <= _part_4_T_12 @[cache_single_port.scala 459:93]
+                                  _part_4_WIRE_1[1] <= _part_4_T_13 @[cache_single_port.scala 459:93]
+                                  node _part_4_T_14 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_4_T_15 = bits(_part_4_WIRE_1[_part_4_T_14], 39, 32) @[cache_single_port.scala 459:208]
+                                  node _part_4_T_16 = shl(_part_4_T_15, 32) @[cache_single_port.scala 459:228]
+                                  node _part_4_T_17 = mux(_part_4_T_9, _part_4_T_11, _part_4_T_16) @[cache_single_port.scala 458:79]
+                                  part[4] <= _part_4_T_17 @[cache_single_port.scala 458:73]
+                                  node _part_5_T_9 = bits(cpu_request_mask, 5, 5) @[cache_single_port.scala 458:96]
+                                  node _part_5_T_10 = bits(cpu_request_data, 47, 40) @[cache_single_port.scala 458:117]
+                                  node _part_5_T_11 = shl(_part_5_T_10, 40) @[cache_single_port.scala 458:136]
+                                  node _part_5_T_12 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_5_T_13 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_5_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_5_WIRE_1[0] <= _part_5_T_12 @[cache_single_port.scala 459:93]
+                                  _part_5_WIRE_1[1] <= _part_5_T_13 @[cache_single_port.scala 459:93]
+                                  node _part_5_T_14 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_5_T_15 = bits(_part_5_WIRE_1[_part_5_T_14], 47, 40) @[cache_single_port.scala 459:208]
+                                  node _part_5_T_16 = shl(_part_5_T_15, 40) @[cache_single_port.scala 459:228]
+                                  node _part_5_T_17 = mux(_part_5_T_9, _part_5_T_11, _part_5_T_16) @[cache_single_port.scala 458:79]
+                                  part[5] <= _part_5_T_17 @[cache_single_port.scala 458:73]
+                                  node _part_6_T_9 = bits(cpu_request_mask, 6, 6) @[cache_single_port.scala 458:96]
+                                  node _part_6_T_10 = bits(cpu_request_data, 55, 48) @[cache_single_port.scala 458:117]
+                                  node _part_6_T_11 = shl(_part_6_T_10, 48) @[cache_single_port.scala 458:136]
+                                  node _part_6_T_12 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_6_T_13 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_6_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_6_WIRE_1[0] <= _part_6_T_12 @[cache_single_port.scala 459:93]
+                                  _part_6_WIRE_1[1] <= _part_6_T_13 @[cache_single_port.scala 459:93]
+                                  node _part_6_T_14 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_6_T_15 = bits(_part_6_WIRE_1[_part_6_T_14], 55, 48) @[cache_single_port.scala 459:208]
+                                  node _part_6_T_16 = shl(_part_6_T_15, 48) @[cache_single_port.scala 459:228]
+                                  node _part_6_T_17 = mux(_part_6_T_9, _part_6_T_11, _part_6_T_16) @[cache_single_port.scala 458:79]
+                                  part[6] <= _part_6_T_17 @[cache_single_port.scala 458:73]
+                                  node _part_7_T_9 = bits(cpu_request_mask, 7, 7) @[cache_single_port.scala 458:96]
+                                  node _part_7_T_10 = bits(cpu_request_data, 63, 56) @[cache_single_port.scala 458:117]
+                                  node _part_7_T_11 = shl(_part_7_T_10, 56) @[cache_single_port.scala 458:136]
+                                  node _part_7_T_12 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_7_T_13 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_7_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_7_WIRE_1[0] <= _part_7_T_12 @[cache_single_port.scala 459:93]
+                                  _part_7_WIRE_1[1] <= _part_7_T_13 @[cache_single_port.scala 459:93]
+                                  node _part_7_T_14 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_7_T_15 = bits(_part_7_WIRE_1[_part_7_T_14], 63, 56) @[cache_single_port.scala 459:208]
+                                  node _part_7_T_16 = shl(_part_7_T_15, 56) @[cache_single_port.scala 459:228]
+                                  node _part_7_T_17 = mux(_part_7_T_9, _part_7_T_11, _part_7_T_16) @[cache_single_port.scala 458:79]
+                                  part[7] <= _part_7_T_17 @[cache_single_port.scala 458:73]
+                                  node _result_T_7 = or(part[0], part[1]) @[cache_single_port.scala 462:80]
+                                  node _result_T_8 = or(_result_T_7, part[2]) @[cache_single_port.scala 462:80]
+                                  node _result_T_9 = or(_result_T_8, part[3]) @[cache_single_port.scala 462:80]
+                                  node _result_T_10 = or(_result_T_9, part[4]) @[cache_single_port.scala 462:80]
+                                  node _result_T_11 = or(_result_T_10, part[5]) @[cache_single_port.scala 462:80]
+                                  node _result_T_12 = or(_result_T_11, part[6]) @[cache_single_port.scala 462:80]
+                                  node _result_T_13 = or(_result_T_12, part[7]) @[cache_single_port.scala 462:80]
+                                  result <= _result_T_13 @[cache_single_port.scala 462:64]
+                                  node _T_96 = bits(data_mem_1.io.data_read.data, 63, 0) @[cache_single_port.scala 463:125]
+                                  node _T_97 = bits(data_mem_1.io.data_read.data, 127, 64) @[cache_single_port.scala 463:125]
+                                  wire _WIRE_5 : UInt<64>[2] @[cache_single_port.scala 463:90]
+                                  _WIRE_5[0] <= _T_96 @[cache_single_port.scala 463:90]
+                                  _WIRE_5[1] <= _T_97 @[cache_single_port.scala 463:90]
+                                  cache_data[0] <= _WIRE_5[0] @[cache_single_port.scala 463:68]
+                                  cache_data[1] <= _WIRE_5[1] @[cache_single_port.scala 463:68]
+                                  node _T_98 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 464:88]
+                                  cache_data[_T_98] <= result @[cache_single_port.scala 464:131]
+                                  node _data_mem_1_io_data_write_data_T = cat(cache_data[1], cache_data[0]) @[cache_single_port.scala 465:102]
+                                  data_mem_1.io.data_write.data <= _data_mem_1_io_data_write_data_T @[cache_single_port.scala 465:88]
+                                when is_match[2] : @[cache_single_port.scala 454:66]
+                                  data_mem_2.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 455:85]
+                                  response_data <= data_mem_2.io.data_read.data @[cache_single_port.scala 456:71]
+                                  node _part_0_T_18 = bits(cpu_request_mask, 0, 0) @[cache_single_port.scala 458:96]
+                                  node _part_0_T_19 = bits(cpu_request_data, 7, 0) @[cache_single_port.scala 458:117]
+                                  node _part_0_T_20 = shl(_part_0_T_19, 0) @[cache_single_port.scala 458:136]
+                                  node _part_0_T_21 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_0_T_22 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_0_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_0_WIRE_2[0] <= _part_0_T_21 @[cache_single_port.scala 459:93]
+                                  _part_0_WIRE_2[1] <= _part_0_T_22 @[cache_single_port.scala 459:93]
+                                  node _part_0_T_23 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_0_T_24 = bits(_part_0_WIRE_2[_part_0_T_23], 7, 0) @[cache_single_port.scala 459:208]
+                                  node _part_0_T_25 = shl(_part_0_T_24, 0) @[cache_single_port.scala 459:228]
+                                  node _part_0_T_26 = mux(_part_0_T_18, _part_0_T_20, _part_0_T_25) @[cache_single_port.scala 458:79]
+                                  part[0] <= _part_0_T_26 @[cache_single_port.scala 458:73]
+                                  node _part_1_T_18 = bits(cpu_request_mask, 1, 1) @[cache_single_port.scala 458:96]
+                                  node _part_1_T_19 = bits(cpu_request_data, 15, 8) @[cache_single_port.scala 458:117]
+                                  node _part_1_T_20 = shl(_part_1_T_19, 8) @[cache_single_port.scala 458:136]
+                                  node _part_1_T_21 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_1_T_22 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_1_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_1_WIRE_2[0] <= _part_1_T_21 @[cache_single_port.scala 459:93]
+                                  _part_1_WIRE_2[1] <= _part_1_T_22 @[cache_single_port.scala 459:93]
+                                  node _part_1_T_23 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_1_T_24 = bits(_part_1_WIRE_2[_part_1_T_23], 15, 8) @[cache_single_port.scala 459:208]
+                                  node _part_1_T_25 = shl(_part_1_T_24, 8) @[cache_single_port.scala 459:228]
+                                  node _part_1_T_26 = mux(_part_1_T_18, _part_1_T_20, _part_1_T_25) @[cache_single_port.scala 458:79]
+                                  part[1] <= _part_1_T_26 @[cache_single_port.scala 458:73]
+                                  node _part_2_T_18 = bits(cpu_request_mask, 2, 2) @[cache_single_port.scala 458:96]
+                                  node _part_2_T_19 = bits(cpu_request_data, 23, 16) @[cache_single_port.scala 458:117]
+                                  node _part_2_T_20 = shl(_part_2_T_19, 16) @[cache_single_port.scala 458:136]
+                                  node _part_2_T_21 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_2_T_22 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_2_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_2_WIRE_2[0] <= _part_2_T_21 @[cache_single_port.scala 459:93]
+                                  _part_2_WIRE_2[1] <= _part_2_T_22 @[cache_single_port.scala 459:93]
+                                  node _part_2_T_23 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_2_T_24 = bits(_part_2_WIRE_2[_part_2_T_23], 23, 16) @[cache_single_port.scala 459:208]
+                                  node _part_2_T_25 = shl(_part_2_T_24, 16) @[cache_single_port.scala 459:228]
+                                  node _part_2_T_26 = mux(_part_2_T_18, _part_2_T_20, _part_2_T_25) @[cache_single_port.scala 458:79]
+                                  part[2] <= _part_2_T_26 @[cache_single_port.scala 458:73]
+                                  node _part_3_T_18 = bits(cpu_request_mask, 3, 3) @[cache_single_port.scala 458:96]
+                                  node _part_3_T_19 = bits(cpu_request_data, 31, 24) @[cache_single_port.scala 458:117]
+                                  node _part_3_T_20 = shl(_part_3_T_19, 24) @[cache_single_port.scala 458:136]
+                                  node _part_3_T_21 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_3_T_22 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_3_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_3_WIRE_2[0] <= _part_3_T_21 @[cache_single_port.scala 459:93]
+                                  _part_3_WIRE_2[1] <= _part_3_T_22 @[cache_single_port.scala 459:93]
+                                  node _part_3_T_23 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_3_T_24 = bits(_part_3_WIRE_2[_part_3_T_23], 31, 24) @[cache_single_port.scala 459:208]
+                                  node _part_3_T_25 = shl(_part_3_T_24, 24) @[cache_single_port.scala 459:228]
+                                  node _part_3_T_26 = mux(_part_3_T_18, _part_3_T_20, _part_3_T_25) @[cache_single_port.scala 458:79]
+                                  part[3] <= _part_3_T_26 @[cache_single_port.scala 458:73]
+                                  node _part_4_T_18 = bits(cpu_request_mask, 4, 4) @[cache_single_port.scala 458:96]
+                                  node _part_4_T_19 = bits(cpu_request_data, 39, 32) @[cache_single_port.scala 458:117]
+                                  node _part_4_T_20 = shl(_part_4_T_19, 32) @[cache_single_port.scala 458:136]
+                                  node _part_4_T_21 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_4_T_22 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_4_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_4_WIRE_2[0] <= _part_4_T_21 @[cache_single_port.scala 459:93]
+                                  _part_4_WIRE_2[1] <= _part_4_T_22 @[cache_single_port.scala 459:93]
+                                  node _part_4_T_23 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_4_T_24 = bits(_part_4_WIRE_2[_part_4_T_23], 39, 32) @[cache_single_port.scala 459:208]
+                                  node _part_4_T_25 = shl(_part_4_T_24, 32) @[cache_single_port.scala 459:228]
+                                  node _part_4_T_26 = mux(_part_4_T_18, _part_4_T_20, _part_4_T_25) @[cache_single_port.scala 458:79]
+                                  part[4] <= _part_4_T_26 @[cache_single_port.scala 458:73]
+                                  node _part_5_T_18 = bits(cpu_request_mask, 5, 5) @[cache_single_port.scala 458:96]
+                                  node _part_5_T_19 = bits(cpu_request_data, 47, 40) @[cache_single_port.scala 458:117]
+                                  node _part_5_T_20 = shl(_part_5_T_19, 40) @[cache_single_port.scala 458:136]
+                                  node _part_5_T_21 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_5_T_22 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_5_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_5_WIRE_2[0] <= _part_5_T_21 @[cache_single_port.scala 459:93]
+                                  _part_5_WIRE_2[1] <= _part_5_T_22 @[cache_single_port.scala 459:93]
+                                  node _part_5_T_23 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_5_T_24 = bits(_part_5_WIRE_2[_part_5_T_23], 47, 40) @[cache_single_port.scala 459:208]
+                                  node _part_5_T_25 = shl(_part_5_T_24, 40) @[cache_single_port.scala 459:228]
+                                  node _part_5_T_26 = mux(_part_5_T_18, _part_5_T_20, _part_5_T_25) @[cache_single_port.scala 458:79]
+                                  part[5] <= _part_5_T_26 @[cache_single_port.scala 458:73]
+                                  node _part_6_T_18 = bits(cpu_request_mask, 6, 6) @[cache_single_port.scala 458:96]
+                                  node _part_6_T_19 = bits(cpu_request_data, 55, 48) @[cache_single_port.scala 458:117]
+                                  node _part_6_T_20 = shl(_part_6_T_19, 48) @[cache_single_port.scala 458:136]
+                                  node _part_6_T_21 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_6_T_22 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_6_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_6_WIRE_2[0] <= _part_6_T_21 @[cache_single_port.scala 459:93]
+                                  _part_6_WIRE_2[1] <= _part_6_T_22 @[cache_single_port.scala 459:93]
+                                  node _part_6_T_23 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_6_T_24 = bits(_part_6_WIRE_2[_part_6_T_23], 55, 48) @[cache_single_port.scala 459:208]
+                                  node _part_6_T_25 = shl(_part_6_T_24, 48) @[cache_single_port.scala 459:228]
+                                  node _part_6_T_26 = mux(_part_6_T_18, _part_6_T_20, _part_6_T_25) @[cache_single_port.scala 458:79]
+                                  part[6] <= _part_6_T_26 @[cache_single_port.scala 458:73]
+                                  node _part_7_T_18 = bits(cpu_request_mask, 7, 7) @[cache_single_port.scala 458:96]
+                                  node _part_7_T_19 = bits(cpu_request_data, 63, 56) @[cache_single_port.scala 458:117]
+                                  node _part_7_T_20 = shl(_part_7_T_19, 56) @[cache_single_port.scala 458:136]
+                                  node _part_7_T_21 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_7_T_22 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_7_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_7_WIRE_2[0] <= _part_7_T_21 @[cache_single_port.scala 459:93]
+                                  _part_7_WIRE_2[1] <= _part_7_T_22 @[cache_single_port.scala 459:93]
+                                  node _part_7_T_23 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_7_T_24 = bits(_part_7_WIRE_2[_part_7_T_23], 63, 56) @[cache_single_port.scala 459:208]
+                                  node _part_7_T_25 = shl(_part_7_T_24, 56) @[cache_single_port.scala 459:228]
+                                  node _part_7_T_26 = mux(_part_7_T_18, _part_7_T_20, _part_7_T_25) @[cache_single_port.scala 458:79]
+                                  part[7] <= _part_7_T_26 @[cache_single_port.scala 458:73]
+                                  node _result_T_14 = or(part[0], part[1]) @[cache_single_port.scala 462:80]
+                                  node _result_T_15 = or(_result_T_14, part[2]) @[cache_single_port.scala 462:80]
+                                  node _result_T_16 = or(_result_T_15, part[3]) @[cache_single_port.scala 462:80]
+                                  node _result_T_17 = or(_result_T_16, part[4]) @[cache_single_port.scala 462:80]
+                                  node _result_T_18 = or(_result_T_17, part[5]) @[cache_single_port.scala 462:80]
+                                  node _result_T_19 = or(_result_T_18, part[6]) @[cache_single_port.scala 462:80]
+                                  node _result_T_20 = or(_result_T_19, part[7]) @[cache_single_port.scala 462:80]
+                                  result <= _result_T_20 @[cache_single_port.scala 462:64]
+                                  node _T_99 = bits(data_mem_2.io.data_read.data, 63, 0) @[cache_single_port.scala 463:125]
+                                  node _T_100 = bits(data_mem_2.io.data_read.data, 127, 64) @[cache_single_port.scala 463:125]
+                                  wire _WIRE_6 : UInt<64>[2] @[cache_single_port.scala 463:90]
+                                  _WIRE_6[0] <= _T_99 @[cache_single_port.scala 463:90]
+                                  _WIRE_6[1] <= _T_100 @[cache_single_port.scala 463:90]
+                                  cache_data[0] <= _WIRE_6[0] @[cache_single_port.scala 463:68]
+                                  cache_data[1] <= _WIRE_6[1] @[cache_single_port.scala 463:68]
+                                  node _T_101 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 464:88]
+                                  cache_data[_T_101] <= result @[cache_single_port.scala 464:131]
+                                  node _data_mem_2_io_data_write_data_T = cat(cache_data[1], cache_data[0]) @[cache_single_port.scala 465:102]
+                                  data_mem_2.io.data_write.data <= _data_mem_2_io_data_write_data_T @[cache_single_port.scala 465:88]
+                                when is_match[3] : @[cache_single_port.scala 454:66]
+                                  data_mem_3.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 455:85]
+                                  response_data <= data_mem_3.io.data_read.data @[cache_single_port.scala 456:71]
+                                  node _part_0_T_27 = bits(cpu_request_mask, 0, 0) @[cache_single_port.scala 458:96]
+                                  node _part_0_T_28 = bits(cpu_request_data, 7, 0) @[cache_single_port.scala 458:117]
+                                  node _part_0_T_29 = shl(_part_0_T_28, 0) @[cache_single_port.scala 458:136]
+                                  node _part_0_T_30 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_0_T_31 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_0_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_0_WIRE_3[0] <= _part_0_T_30 @[cache_single_port.scala 459:93]
+                                  _part_0_WIRE_3[1] <= _part_0_T_31 @[cache_single_port.scala 459:93]
+                                  node _part_0_T_32 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_0_T_33 = bits(_part_0_WIRE_3[_part_0_T_32], 7, 0) @[cache_single_port.scala 459:208]
+                                  node _part_0_T_34 = shl(_part_0_T_33, 0) @[cache_single_port.scala 459:228]
+                                  node _part_0_T_35 = mux(_part_0_T_27, _part_0_T_29, _part_0_T_34) @[cache_single_port.scala 458:79]
+                                  part[0] <= _part_0_T_35 @[cache_single_port.scala 458:73]
+                                  node _part_1_T_27 = bits(cpu_request_mask, 1, 1) @[cache_single_port.scala 458:96]
+                                  node _part_1_T_28 = bits(cpu_request_data, 15, 8) @[cache_single_port.scala 458:117]
+                                  node _part_1_T_29 = shl(_part_1_T_28, 8) @[cache_single_port.scala 458:136]
+                                  node _part_1_T_30 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_1_T_31 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_1_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_1_WIRE_3[0] <= _part_1_T_30 @[cache_single_port.scala 459:93]
+                                  _part_1_WIRE_3[1] <= _part_1_T_31 @[cache_single_port.scala 459:93]
+                                  node _part_1_T_32 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_1_T_33 = bits(_part_1_WIRE_3[_part_1_T_32], 15, 8) @[cache_single_port.scala 459:208]
+                                  node _part_1_T_34 = shl(_part_1_T_33, 8) @[cache_single_port.scala 459:228]
+                                  node _part_1_T_35 = mux(_part_1_T_27, _part_1_T_29, _part_1_T_34) @[cache_single_port.scala 458:79]
+                                  part[1] <= _part_1_T_35 @[cache_single_port.scala 458:73]
+                                  node _part_2_T_27 = bits(cpu_request_mask, 2, 2) @[cache_single_port.scala 458:96]
+                                  node _part_2_T_28 = bits(cpu_request_data, 23, 16) @[cache_single_port.scala 458:117]
+                                  node _part_2_T_29 = shl(_part_2_T_28, 16) @[cache_single_port.scala 458:136]
+                                  node _part_2_T_30 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_2_T_31 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_2_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_2_WIRE_3[0] <= _part_2_T_30 @[cache_single_port.scala 459:93]
+                                  _part_2_WIRE_3[1] <= _part_2_T_31 @[cache_single_port.scala 459:93]
+                                  node _part_2_T_32 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_2_T_33 = bits(_part_2_WIRE_3[_part_2_T_32], 23, 16) @[cache_single_port.scala 459:208]
+                                  node _part_2_T_34 = shl(_part_2_T_33, 16) @[cache_single_port.scala 459:228]
+                                  node _part_2_T_35 = mux(_part_2_T_27, _part_2_T_29, _part_2_T_34) @[cache_single_port.scala 458:79]
+                                  part[2] <= _part_2_T_35 @[cache_single_port.scala 458:73]
+                                  node _part_3_T_27 = bits(cpu_request_mask, 3, 3) @[cache_single_port.scala 458:96]
+                                  node _part_3_T_28 = bits(cpu_request_data, 31, 24) @[cache_single_port.scala 458:117]
+                                  node _part_3_T_29 = shl(_part_3_T_28, 24) @[cache_single_port.scala 458:136]
+                                  node _part_3_T_30 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_3_T_31 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_3_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_3_WIRE_3[0] <= _part_3_T_30 @[cache_single_port.scala 459:93]
+                                  _part_3_WIRE_3[1] <= _part_3_T_31 @[cache_single_port.scala 459:93]
+                                  node _part_3_T_32 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_3_T_33 = bits(_part_3_WIRE_3[_part_3_T_32], 31, 24) @[cache_single_port.scala 459:208]
+                                  node _part_3_T_34 = shl(_part_3_T_33, 24) @[cache_single_port.scala 459:228]
+                                  node _part_3_T_35 = mux(_part_3_T_27, _part_3_T_29, _part_3_T_34) @[cache_single_port.scala 458:79]
+                                  part[3] <= _part_3_T_35 @[cache_single_port.scala 458:73]
+                                  node _part_4_T_27 = bits(cpu_request_mask, 4, 4) @[cache_single_port.scala 458:96]
+                                  node _part_4_T_28 = bits(cpu_request_data, 39, 32) @[cache_single_port.scala 458:117]
+                                  node _part_4_T_29 = shl(_part_4_T_28, 32) @[cache_single_port.scala 458:136]
+                                  node _part_4_T_30 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_4_T_31 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_4_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_4_WIRE_3[0] <= _part_4_T_30 @[cache_single_port.scala 459:93]
+                                  _part_4_WIRE_3[1] <= _part_4_T_31 @[cache_single_port.scala 459:93]
+                                  node _part_4_T_32 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_4_T_33 = bits(_part_4_WIRE_3[_part_4_T_32], 39, 32) @[cache_single_port.scala 459:208]
+                                  node _part_4_T_34 = shl(_part_4_T_33, 32) @[cache_single_port.scala 459:228]
+                                  node _part_4_T_35 = mux(_part_4_T_27, _part_4_T_29, _part_4_T_34) @[cache_single_port.scala 458:79]
+                                  part[4] <= _part_4_T_35 @[cache_single_port.scala 458:73]
+                                  node _part_5_T_27 = bits(cpu_request_mask, 5, 5) @[cache_single_port.scala 458:96]
+                                  node _part_5_T_28 = bits(cpu_request_data, 47, 40) @[cache_single_port.scala 458:117]
+                                  node _part_5_T_29 = shl(_part_5_T_28, 40) @[cache_single_port.scala 458:136]
+                                  node _part_5_T_30 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_5_T_31 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_5_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_5_WIRE_3[0] <= _part_5_T_30 @[cache_single_port.scala 459:93]
+                                  _part_5_WIRE_3[1] <= _part_5_T_31 @[cache_single_port.scala 459:93]
+                                  node _part_5_T_32 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_5_T_33 = bits(_part_5_WIRE_3[_part_5_T_32], 47, 40) @[cache_single_port.scala 459:208]
+                                  node _part_5_T_34 = shl(_part_5_T_33, 40) @[cache_single_port.scala 459:228]
+                                  node _part_5_T_35 = mux(_part_5_T_27, _part_5_T_29, _part_5_T_34) @[cache_single_port.scala 458:79]
+                                  part[5] <= _part_5_T_35 @[cache_single_port.scala 458:73]
+                                  node _part_6_T_27 = bits(cpu_request_mask, 6, 6) @[cache_single_port.scala 458:96]
+                                  node _part_6_T_28 = bits(cpu_request_data, 55, 48) @[cache_single_port.scala 458:117]
+                                  node _part_6_T_29 = shl(_part_6_T_28, 48) @[cache_single_port.scala 458:136]
+                                  node _part_6_T_30 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_6_T_31 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_6_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_6_WIRE_3[0] <= _part_6_T_30 @[cache_single_port.scala 459:93]
+                                  _part_6_WIRE_3[1] <= _part_6_T_31 @[cache_single_port.scala 459:93]
+                                  node _part_6_T_32 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_6_T_33 = bits(_part_6_WIRE_3[_part_6_T_32], 55, 48) @[cache_single_port.scala 459:208]
+                                  node _part_6_T_34 = shl(_part_6_T_33, 48) @[cache_single_port.scala 459:228]
+                                  node _part_6_T_35 = mux(_part_6_T_27, _part_6_T_29, _part_6_T_34) @[cache_single_port.scala 458:79]
+                                  part[6] <= _part_6_T_35 @[cache_single_port.scala 458:73]
+                                  node _part_7_T_27 = bits(cpu_request_mask, 7, 7) @[cache_single_port.scala 458:96]
+                                  node _part_7_T_28 = bits(cpu_request_data, 63, 56) @[cache_single_port.scala 458:117]
+                                  node _part_7_T_29 = shl(_part_7_T_28, 56) @[cache_single_port.scala 458:136]
+                                  node _part_7_T_30 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_7_T_31 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_7_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_7_WIRE_3[0] <= _part_7_T_30 @[cache_single_port.scala 459:93]
+                                  _part_7_WIRE_3[1] <= _part_7_T_31 @[cache_single_port.scala 459:93]
+                                  node _part_7_T_32 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_7_T_33 = bits(_part_7_WIRE_3[_part_7_T_32], 63, 56) @[cache_single_port.scala 459:208]
+                                  node _part_7_T_34 = shl(_part_7_T_33, 56) @[cache_single_port.scala 459:228]
+                                  node _part_7_T_35 = mux(_part_7_T_27, _part_7_T_29, _part_7_T_34) @[cache_single_port.scala 458:79]
+                                  part[7] <= _part_7_T_35 @[cache_single_port.scala 458:73]
+                                  node _result_T_21 = or(part[0], part[1]) @[cache_single_port.scala 462:80]
+                                  node _result_T_22 = or(_result_T_21, part[2]) @[cache_single_port.scala 462:80]
+                                  node _result_T_23 = or(_result_T_22, part[3]) @[cache_single_port.scala 462:80]
+                                  node _result_T_24 = or(_result_T_23, part[4]) @[cache_single_port.scala 462:80]
+                                  node _result_T_25 = or(_result_T_24, part[5]) @[cache_single_port.scala 462:80]
+                                  node _result_T_26 = or(_result_T_25, part[6]) @[cache_single_port.scala 462:80]
+                                  node _result_T_27 = or(_result_T_26, part[7]) @[cache_single_port.scala 462:80]
+                                  result <= _result_T_27 @[cache_single_port.scala 462:64]
+                                  node _T_102 = bits(data_mem_3.io.data_read.data, 63, 0) @[cache_single_port.scala 463:125]
+                                  node _T_103 = bits(data_mem_3.io.data_read.data, 127, 64) @[cache_single_port.scala 463:125]
+                                  wire _WIRE_7 : UInt<64>[2] @[cache_single_port.scala 463:90]
+                                  _WIRE_7[0] <= _T_102 @[cache_single_port.scala 463:90]
+                                  _WIRE_7[1] <= _T_103 @[cache_single_port.scala 463:90]
+                                  cache_data[0] <= _WIRE_7[0] @[cache_single_port.scala 463:68]
+                                  cache_data[1] <= _WIRE_7[1] @[cache_single_port.scala 463:68]
+                                  node _T_104 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 464:88]
+                                  cache_data[_T_104] <= result @[cache_single_port.scala 464:131]
+                                  node _data_mem_3_io_data_write_data_T = cat(cache_data[1], cache_data[0]) @[cache_single_port.scala 465:102]
+                                  data_mem_3.io.data_write.data <= _data_mem_3_io_data_write_data_T @[cache_single_port.scala 465:88]
+                                next_state <= UInt<4>("hc") @[cache_single_port.scala 469:52]
                             else :
-                              node _T_105 = and(tag_mem_0.io.tag_read.valid, tag_mem_1.io.tag_read.valid) @[cache_single_port.scala 467:88]
-                              node _T_106 = and(_T_105, tag_mem_2.io.tag_read.valid) @[cache_single_port.scala 467:88]
-                              node _T_107 = and(_T_106, tag_mem_3.io.tag_read.valid) @[cache_single_port.scala 467:88]
-                              when _T_107 : @[cache_single_port.scala 467:92]
-                                visit[0] <= tag_mem_0.io.tag_read.visit @[cache_single_port.scala 468:47]
-                                visit[1] <= tag_mem_1.io.tag_read.visit @[cache_single_port.scala 468:47]
-                                visit[2] <= tag_mem_2.io.tag_read.visit @[cache_single_port.scala 468:47]
-                                visit[3] <= tag_mem_3.io.tag_read.visit @[cache_single_port.scala 468:47]
-                                node _compare_1_0_T = gt(visit[1], visit[0]) @[cache_single_port.scala 469:65]
-                                compare_1_0 <= _compare_1_0_T @[cache_single_port.scala 469:53]
-                                node _compare_2_3_T = gt(visit[3], visit[2]) @[cache_single_port.scala 470:65]
-                                compare_2_3 <= _compare_2_3_T @[cache_single_port.scala 470:53]
-                                node _max_01_or_23_T = mux(compare_2_3, visit[3], visit[2]) @[cache_single_port.scala 471:60]
-                                node _max_01_or_23_T_1 = mux(compare_1_0, visit[1], visit[0]) @[cache_single_port.scala 471:99]
-                                node _max_01_or_23_T_2 = gt(_max_01_or_23_T, _max_01_or_23_T_1) @[cache_single_port.scala 471:94]
-                                max_01_or_23 <= _max_01_or_23_T_2 @[cache_single_port.scala 471:54]
-                                node _max_T = mux(max_01_or_23, compare_2_3, compare_1_0) @[cache_single_port.scala 472:69]
+                              node _T_105 = and(tag_mem_0.io.tag_read.valid, tag_mem_1.io.tag_read.valid) @[cache_single_port.scala 472:88]
+                              node _T_106 = and(_T_105, tag_mem_2.io.tag_read.valid) @[cache_single_port.scala 472:88]
+                              node _T_107 = and(_T_106, tag_mem_3.io.tag_read.valid) @[cache_single_port.scala 472:88]
+                              when _T_107 : @[cache_single_port.scala 472:92]
+                                visit[0] <= tag_mem_0.io.tag_read.visit @[cache_single_port.scala 473:47]
+                                visit[1] <= tag_mem_1.io.tag_read.visit @[cache_single_port.scala 473:47]
+                                visit[2] <= tag_mem_2.io.tag_read.visit @[cache_single_port.scala 473:47]
+                                visit[3] <= tag_mem_3.io.tag_read.visit @[cache_single_port.scala 473:47]
+                                node _compare_1_0_T = gt(visit[1], visit[0]) @[cache_single_port.scala 474:65]
+                                compare_1_0 <= _compare_1_0_T @[cache_single_port.scala 474:53]
+                                node _compare_2_3_T = gt(visit[3], visit[2]) @[cache_single_port.scala 475:65]
+                                compare_2_3 <= _compare_2_3_T @[cache_single_port.scala 475:53]
+                                node _max_01_or_23_T = mux(compare_2_3, visit[3], visit[2]) @[cache_single_port.scala 476:60]
+                                node _max_01_or_23_T_1 = mux(compare_1_0, visit[1], visit[0]) @[cache_single_port.scala 476:99]
+                                node _max_01_or_23_T_2 = gt(_max_01_or_23_T, _max_01_or_23_T_1) @[cache_single_port.scala 476:94]
+                                max_01_or_23 <= _max_01_or_23_T_2 @[cache_single_port.scala 476:54]
+                                node _max_T = mux(max_01_or_23, compare_2_3, compare_1_0) @[cache_single_port.scala 477:69]
                                 node _max_T_1 = cat(max_01_or_23, _max_T) @[Cat.scala 31:58]
-                                max <= _max_T_1 @[cache_single_port.scala 472:45]
-                                replace <= max @[cache_single_port.scala 473:49]
+                                max <= _max_T_1 @[cache_single_port.scala 477:45]
+                                replace <= max @[cache_single_port.scala 478:49]
                               else :
-                                node _max_T_2 = eq(tag_mem_1.io.tag_read.valid, UInt<1>("h0")) @[cache_single_port.scala 475:97]
-                                node _max_T_3 = eq(tag_mem_2.io.tag_read.valid, UInt<1>("h0")) @[cache_single_port.scala 475:144]
-                                node _max_T_4 = eq(tag_mem_3.io.tag_read.valid, UInt<1>("h0")) @[cache_single_port.scala 475:191]
+                                node _max_T_2 = eq(tag_mem_1.io.tag_read.valid, UInt<1>("h0")) @[cache_single_port.scala 480:97]
+                                node _max_T_3 = eq(tag_mem_2.io.tag_read.valid, UInt<1>("h0")) @[cache_single_port.scala 480:144]
+                                node _max_T_4 = eq(tag_mem_3.io.tag_read.valid, UInt<1>("h0")) @[cache_single_port.scala 480:191]
                                 node _max_T_5 = mux(_max_T_4, UInt<2>("h3"), UInt<1>("h0")) @[Mux.scala 101:16]
                                 node _max_T_6 = mux(_max_T_3, UInt<2>("h2"), _max_T_5) @[Mux.scala 101:16]
                                 node _max_T_7 = mux(_max_T_2, UInt<1>("h1"), _max_T_6) @[Mux.scala 101:16]
-                                max <= _max_T_7 @[cache_single_port.scala 475:45]
-                                replace <= max @[cache_single_port.scala 476:49]
-                              node _refill_addr_T = bits(cpu_request_addr_reg, 31, 4) @[cache_single_port.scala 479:72]
+                                max <= _max_T_7 @[cache_single_port.scala 480:45]
+                                replace <= max @[cache_single_port.scala 481:49]
+                              node _refill_addr_T = bits(cpu_request_addr_reg, 31, 4) @[cache_single_port.scala 484:72]
                               node _refill_addr_T_1 = cat(_refill_addr_T, UInt<4>("h0")) @[Cat.scala 31:58]
-                              refill_addr <= _refill_addr_T_1 @[cache_single_port.scala 479:45]
-                              node _T_108 = eq(UInt<1>("h0"), max) @[cache_single_port.scala 482:50]
-                              when _T_108 : @[cache_single_port.scala 482:58]
-                                tag_mem_0.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 483:76]
-                                tag_mem_0.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 484:79]
-                                tag_mem_0.io.tag_write.dirty <= cpu_request_rw @[cache_single_port.scala 485:79]
-                                tag_mem_0.io.tag_write.tag <= cpu_request_addr_tag @[cache_single_port.scala 486:77]
-                                tag_mem_0.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 487:79]
-                                node _T_109 = eq(tag_mem_0.io.tag_read.valid, UInt<1>("h0")) @[cache_single_port.scala 488:55]
-                                node _T_110 = eq(tag_mem_0.io.tag_read.dirty, UInt<1>("h0")) @[cache_single_port.scala 488:88]
-                                node _T_111 = or(_T_109, _T_110) @[cache_single_port.scala 488:85]
-                                when _T_111 : @[cache_single_port.scala 488:119]
-                                  next_state <= UInt<4>("h9") @[cache_single_port.scala 489:68]
+                              refill_addr <= _refill_addr_T_1 @[cache_single_port.scala 484:45]
+                              node _T_108 = eq(UInt<1>("h0"), max) @[cache_single_port.scala 487:50]
+                              when _T_108 : @[cache_single_port.scala 487:58]
+                                tag_mem_0.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 488:76]
+                                tag_mem_0.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 489:79]
+                                tag_mem_0.io.tag_write.dirty <= cpu_request_rw @[cache_single_port.scala 490:79]
+                                tag_mem_0.io.tag_write.tag <= cpu_request_addr_tag @[cache_single_port.scala 491:77]
+                                tag_mem_0.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 492:79]
+                                node _T_109 = eq(tag_mem_0.io.tag_read.valid, UInt<1>("h0")) @[cache_single_port.scala 493:55]
+                                node _T_110 = eq(tag_mem_0.io.tag_read.dirty, UInt<1>("h0")) @[cache_single_port.scala 493:88]
+                                node _T_111 = or(_T_109, _T_110) @[cache_single_port.scala 493:85]
+                                when _T_111 : @[cache_single_port.scala 493:119]
+                                  next_state <= UInt<4>("h9") @[cache_single_port.scala 494:68]
                                 else :
                                   node writeback_addr_hi_4 = cat(tag_mem_0.io.tag_read.tag, cpu_request_addr_index) @[Cat.scala 31:58]
                                   node _writeback_addr_T_4 = cat(writeback_addr_hi_4, UInt<4>("h0")) @[Cat.scala 31:58]
-                                  writeback_addr <= _writeback_addr_T_4 @[cache_single_port.scala 491:72]
-                                  next_state <= UInt<4>("ha") @[cache_single_port.scala 492:68]
-                              node _T_112 = eq(UInt<1>("h1"), max) @[cache_single_port.scala 482:50]
-                              when _T_112 : @[cache_single_port.scala 482:58]
-                                tag_mem_1.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 483:76]
-                                tag_mem_1.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 484:79]
-                                tag_mem_1.io.tag_write.dirty <= cpu_request_rw @[cache_single_port.scala 485:79]
-                                tag_mem_1.io.tag_write.tag <= cpu_request_addr_tag @[cache_single_port.scala 486:77]
-                                tag_mem_1.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 487:79]
-                                node _T_113 = eq(tag_mem_1.io.tag_read.valid, UInt<1>("h0")) @[cache_single_port.scala 488:55]
-                                node _T_114 = eq(tag_mem_1.io.tag_read.dirty, UInt<1>("h0")) @[cache_single_port.scala 488:88]
-                                node _T_115 = or(_T_113, _T_114) @[cache_single_port.scala 488:85]
-                                when _T_115 : @[cache_single_port.scala 488:119]
-                                  next_state <= UInt<4>("h9") @[cache_single_port.scala 489:68]
+                                  writeback_addr <= _writeback_addr_T_4 @[cache_single_port.scala 496:72]
+                                  next_state <= UInt<4>("ha") @[cache_single_port.scala 497:68]
+                              node _T_112 = eq(UInt<1>("h1"), max) @[cache_single_port.scala 487:50]
+                              when _T_112 : @[cache_single_port.scala 487:58]
+                                tag_mem_1.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 488:76]
+                                tag_mem_1.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 489:79]
+                                tag_mem_1.io.tag_write.dirty <= cpu_request_rw @[cache_single_port.scala 490:79]
+                                tag_mem_1.io.tag_write.tag <= cpu_request_addr_tag @[cache_single_port.scala 491:77]
+                                tag_mem_1.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 492:79]
+                                node _T_113 = eq(tag_mem_1.io.tag_read.valid, UInt<1>("h0")) @[cache_single_port.scala 493:55]
+                                node _T_114 = eq(tag_mem_1.io.tag_read.dirty, UInt<1>("h0")) @[cache_single_port.scala 493:88]
+                                node _T_115 = or(_T_113, _T_114) @[cache_single_port.scala 493:85]
+                                when _T_115 : @[cache_single_port.scala 493:119]
+                                  next_state <= UInt<4>("h9") @[cache_single_port.scala 494:68]
                                 else :
                                   node writeback_addr_hi_5 = cat(tag_mem_1.io.tag_read.tag, cpu_request_addr_index) @[Cat.scala 31:58]
                                   node _writeback_addr_T_5 = cat(writeback_addr_hi_5, UInt<4>("h0")) @[Cat.scala 31:58]
-                                  writeback_addr <= _writeback_addr_T_5 @[cache_single_port.scala 491:72]
-                                  next_state <= UInt<4>("ha") @[cache_single_port.scala 492:68]
-                              node _T_116 = eq(UInt<2>("h2"), max) @[cache_single_port.scala 482:50]
-                              when _T_116 : @[cache_single_port.scala 482:58]
-                                tag_mem_2.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 483:76]
-                                tag_mem_2.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 484:79]
-                                tag_mem_2.io.tag_write.dirty <= cpu_request_rw @[cache_single_port.scala 485:79]
-                                tag_mem_2.io.tag_write.tag <= cpu_request_addr_tag @[cache_single_port.scala 486:77]
-                                tag_mem_2.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 487:79]
-                                node _T_117 = eq(tag_mem_2.io.tag_read.valid, UInt<1>("h0")) @[cache_single_port.scala 488:55]
-                                node _T_118 = eq(tag_mem_2.io.tag_read.dirty, UInt<1>("h0")) @[cache_single_port.scala 488:88]
-                                node _T_119 = or(_T_117, _T_118) @[cache_single_port.scala 488:85]
-                                when _T_119 : @[cache_single_port.scala 488:119]
-                                  next_state <= UInt<4>("h9") @[cache_single_port.scala 489:68]
+                                  writeback_addr <= _writeback_addr_T_5 @[cache_single_port.scala 496:72]
+                                  next_state <= UInt<4>("ha") @[cache_single_port.scala 497:68]
+                              node _T_116 = eq(UInt<2>("h2"), max) @[cache_single_port.scala 487:50]
+                              when _T_116 : @[cache_single_port.scala 487:58]
+                                tag_mem_2.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 488:76]
+                                tag_mem_2.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 489:79]
+                                tag_mem_2.io.tag_write.dirty <= cpu_request_rw @[cache_single_port.scala 490:79]
+                                tag_mem_2.io.tag_write.tag <= cpu_request_addr_tag @[cache_single_port.scala 491:77]
+                                tag_mem_2.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 492:79]
+                                node _T_117 = eq(tag_mem_2.io.tag_read.valid, UInt<1>("h0")) @[cache_single_port.scala 493:55]
+                                node _T_118 = eq(tag_mem_2.io.tag_read.dirty, UInt<1>("h0")) @[cache_single_port.scala 493:88]
+                                node _T_119 = or(_T_117, _T_118) @[cache_single_port.scala 493:85]
+                                when _T_119 : @[cache_single_port.scala 493:119]
+                                  next_state <= UInt<4>("h9") @[cache_single_port.scala 494:68]
                                 else :
                                   node writeback_addr_hi_6 = cat(tag_mem_2.io.tag_read.tag, cpu_request_addr_index) @[Cat.scala 31:58]
                                   node _writeback_addr_T_6 = cat(writeback_addr_hi_6, UInt<4>("h0")) @[Cat.scala 31:58]
-                                  writeback_addr <= _writeback_addr_T_6 @[cache_single_port.scala 491:72]
-                                  next_state <= UInt<4>("ha") @[cache_single_port.scala 492:68]
-                              node _T_120 = eq(UInt<2>("h3"), max) @[cache_single_port.scala 482:50]
-                              when _T_120 : @[cache_single_port.scala 482:58]
-                                tag_mem_3.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 483:76]
-                                tag_mem_3.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 484:79]
-                                tag_mem_3.io.tag_write.dirty <= cpu_request_rw @[cache_single_port.scala 485:79]
-                                tag_mem_3.io.tag_write.tag <= cpu_request_addr_tag @[cache_single_port.scala 486:77]
-                                tag_mem_3.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 487:79]
-                                node _T_121 = eq(tag_mem_3.io.tag_read.valid, UInt<1>("h0")) @[cache_single_port.scala 488:55]
-                                node _T_122 = eq(tag_mem_3.io.tag_read.dirty, UInt<1>("h0")) @[cache_single_port.scala 488:88]
-                                node _T_123 = or(_T_121, _T_122) @[cache_single_port.scala 488:85]
-                                when _T_123 : @[cache_single_port.scala 488:119]
-                                  next_state <= UInt<4>("h9") @[cache_single_port.scala 489:68]
+                                  writeback_addr <= _writeback_addr_T_6 @[cache_single_port.scala 496:72]
+                                  next_state <= UInt<4>("ha") @[cache_single_port.scala 497:68]
+                              node _T_120 = eq(UInt<2>("h3"), max) @[cache_single_port.scala 487:50]
+                              when _T_120 : @[cache_single_port.scala 487:58]
+                                tag_mem_3.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 488:76]
+                                tag_mem_3.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 489:79]
+                                tag_mem_3.io.tag_write.dirty <= cpu_request_rw @[cache_single_port.scala 490:79]
+                                tag_mem_3.io.tag_write.tag <= cpu_request_addr_tag @[cache_single_port.scala 491:77]
+                                tag_mem_3.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 492:79]
+                                node _T_121 = eq(tag_mem_3.io.tag_read.valid, UInt<1>("h0")) @[cache_single_port.scala 493:55]
+                                node _T_122 = eq(tag_mem_3.io.tag_read.dirty, UInt<1>("h0")) @[cache_single_port.scala 493:88]
+                                node _T_123 = or(_T_121, _T_122) @[cache_single_port.scala 493:85]
+                                when _T_123 : @[cache_single_port.scala 493:119]
+                                  next_state <= UInt<4>("h9") @[cache_single_port.scala 494:68]
                                 else :
                                   node writeback_addr_hi_7 = cat(tag_mem_3.io.tag_read.tag, cpu_request_addr_index) @[Cat.scala 31:58]
                                   node _writeback_addr_T_7 = cat(writeback_addr_hi_7, UInt<4>("h0")) @[Cat.scala 31:58]
-                                  writeback_addr <= _writeback_addr_T_7 @[cache_single_port.scala 491:72]
-                                  next_state <= UInt<4>("ha") @[cache_single_port.scala 492:68]
-                              node _T_124 = neq(UInt<1>("h0"), max) @[cache_single_port.scala 498:51]
-                              node _T_125 = and(_T_124, tag_mem_0.io.tag_read.valid) @[cache_single_port.scala 498:60]
-                              when _T_125 : @[cache_single_port.scala 498:92]
-                                tag_mem_0.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 499:76]
-                                tag_mem_0.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 500:79]
-                                tag_mem_0.io.tag_write.dirty <= tag_mem_0.io.tag_read.dirty @[cache_single_port.scala 501:79]
-                                node _tag_mem_0_io_tag_write_visit_T_5 = not(tag_mem_0.io.tag_read.visit) @[cache_single_port.scala 502:87]
-                                node _tag_mem_0_io_tag_write_visit_T_6 = eq(_tag_mem_0_io_tag_write_visit_T_5, UInt<1>("h0")) @[cache_single_port.scala 502:118]
-                                node _tag_mem_0_io_tag_write_visit_T_7 = add(tag_mem_0.io.tag_read.visit, UInt<1>("h1")) @[cache_single_port.scala 502:186]
-                                node _tag_mem_0_io_tag_write_visit_T_8 = tail(_tag_mem_0_io_tag_write_visit_T_7, 1) @[cache_single_port.scala 502:186]
-                                node _tag_mem_0_io_tag_write_visit_T_9 = mux(_tag_mem_0_io_tag_write_visit_T_6, tag_mem_0.io.tag_read.visit, _tag_mem_0_io_tag_write_visit_T_8) @[cache_single_port.scala 502:85]
-                                tag_mem_0.io.tag_write.visit <= _tag_mem_0_io_tag_write_visit_T_9 @[cache_single_port.scala 502:79]
-                                tag_mem_0.io.tag_write.tag <= tag_mem_0.io.tag_read.tag @[cache_single_port.scala 503:77]
-                              node _T_126 = neq(UInt<1>("h1"), max) @[cache_single_port.scala 498:51]
-                              node _T_127 = and(_T_126, tag_mem_1.io.tag_read.valid) @[cache_single_port.scala 498:60]
-                              when _T_127 : @[cache_single_port.scala 498:92]
-                                tag_mem_1.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 499:76]
-                                tag_mem_1.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 500:79]
-                                tag_mem_1.io.tag_write.dirty <= tag_mem_1.io.tag_read.dirty @[cache_single_port.scala 501:79]
-                                node _tag_mem_1_io_tag_write_visit_T_5 = not(tag_mem_1.io.tag_read.visit) @[cache_single_port.scala 502:87]
-                                node _tag_mem_1_io_tag_write_visit_T_6 = eq(_tag_mem_1_io_tag_write_visit_T_5, UInt<1>("h0")) @[cache_single_port.scala 502:118]
-                                node _tag_mem_1_io_tag_write_visit_T_7 = add(tag_mem_1.io.tag_read.visit, UInt<1>("h1")) @[cache_single_port.scala 502:186]
-                                node _tag_mem_1_io_tag_write_visit_T_8 = tail(_tag_mem_1_io_tag_write_visit_T_7, 1) @[cache_single_port.scala 502:186]
-                                node _tag_mem_1_io_tag_write_visit_T_9 = mux(_tag_mem_1_io_tag_write_visit_T_6, tag_mem_1.io.tag_read.visit, _tag_mem_1_io_tag_write_visit_T_8) @[cache_single_port.scala 502:85]
-                                tag_mem_1.io.tag_write.visit <= _tag_mem_1_io_tag_write_visit_T_9 @[cache_single_port.scala 502:79]
-                                tag_mem_1.io.tag_write.tag <= tag_mem_1.io.tag_read.tag @[cache_single_port.scala 503:77]
-                              node _T_128 = neq(UInt<2>("h2"), max) @[cache_single_port.scala 498:51]
-                              node _T_129 = and(_T_128, tag_mem_2.io.tag_read.valid) @[cache_single_port.scala 498:60]
-                              when _T_129 : @[cache_single_port.scala 498:92]
-                                tag_mem_2.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 499:76]
-                                tag_mem_2.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 500:79]
-                                tag_mem_2.io.tag_write.dirty <= tag_mem_2.io.tag_read.dirty @[cache_single_port.scala 501:79]
-                                node _tag_mem_2_io_tag_write_visit_T_5 = not(tag_mem_2.io.tag_read.visit) @[cache_single_port.scala 502:87]
-                                node _tag_mem_2_io_tag_write_visit_T_6 = eq(_tag_mem_2_io_tag_write_visit_T_5, UInt<1>("h0")) @[cache_single_port.scala 502:118]
-                                node _tag_mem_2_io_tag_write_visit_T_7 = add(tag_mem_2.io.tag_read.visit, UInt<1>("h1")) @[cache_single_port.scala 502:186]
-                                node _tag_mem_2_io_tag_write_visit_T_8 = tail(_tag_mem_2_io_tag_write_visit_T_7, 1) @[cache_single_port.scala 502:186]
-                                node _tag_mem_2_io_tag_write_visit_T_9 = mux(_tag_mem_2_io_tag_write_visit_T_6, tag_mem_2.io.tag_read.visit, _tag_mem_2_io_tag_write_visit_T_8) @[cache_single_port.scala 502:85]
-                                tag_mem_2.io.tag_write.visit <= _tag_mem_2_io_tag_write_visit_T_9 @[cache_single_port.scala 502:79]
-                                tag_mem_2.io.tag_write.tag <= tag_mem_2.io.tag_read.tag @[cache_single_port.scala 503:77]
-                              node _T_130 = neq(UInt<2>("h3"), max) @[cache_single_port.scala 498:51]
-                              node _T_131 = and(_T_130, tag_mem_3.io.tag_read.valid) @[cache_single_port.scala 498:60]
-                              when _T_131 : @[cache_single_port.scala 498:92]
-                                tag_mem_3.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 499:76]
-                                tag_mem_3.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 500:79]
-                                tag_mem_3.io.tag_write.dirty <= tag_mem_3.io.tag_read.dirty @[cache_single_port.scala 501:79]
-                                node _tag_mem_3_io_tag_write_visit_T_5 = not(tag_mem_3.io.tag_read.visit) @[cache_single_port.scala 502:87]
-                                node _tag_mem_3_io_tag_write_visit_T_6 = eq(_tag_mem_3_io_tag_write_visit_T_5, UInt<1>("h0")) @[cache_single_port.scala 502:118]
-                                node _tag_mem_3_io_tag_write_visit_T_7 = add(tag_mem_3.io.tag_read.visit, UInt<1>("h1")) @[cache_single_port.scala 502:186]
-                                node _tag_mem_3_io_tag_write_visit_T_8 = tail(_tag_mem_3_io_tag_write_visit_T_7, 1) @[cache_single_port.scala 502:186]
-                                node _tag_mem_3_io_tag_write_visit_T_9 = mux(_tag_mem_3_io_tag_write_visit_T_6, tag_mem_3.io.tag_read.visit, _tag_mem_3_io_tag_write_visit_T_8) @[cache_single_port.scala 502:85]
-                                tag_mem_3.io.tag_write.visit <= _tag_mem_3_io_tag_write_visit_T_9 @[cache_single_port.scala 502:79]
-                                tag_mem_3.io.tag_write.tag <= tag_mem_3.io.tag_read.tag @[cache_single_port.scala 503:77]
+                                  writeback_addr <= _writeback_addr_T_7 @[cache_single_port.scala 496:72]
+                                  next_state <= UInt<4>("ha") @[cache_single_port.scala 497:68]
+                              node _T_124 = neq(UInt<1>("h0"), max) @[cache_single_port.scala 503:51]
+                              node _T_125 = and(_T_124, tag_mem_0.io.tag_read.valid) @[cache_single_port.scala 503:60]
+                              when _T_125 : @[cache_single_port.scala 503:92]
+                                tag_mem_0.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 504:76]
+                                tag_mem_0.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 505:79]
+                                tag_mem_0.io.tag_write.dirty <= tag_mem_0.io.tag_read.dirty @[cache_single_port.scala 506:79]
+                                node _tag_mem_0_io_tag_write_visit_T_5 = not(tag_mem_0.io.tag_read.visit) @[cache_single_port.scala 507:87]
+                                node _tag_mem_0_io_tag_write_visit_T_6 = eq(_tag_mem_0_io_tag_write_visit_T_5, UInt<1>("h0")) @[cache_single_port.scala 507:118]
+                                node _tag_mem_0_io_tag_write_visit_T_7 = add(tag_mem_0.io.tag_read.visit, UInt<1>("h1")) @[cache_single_port.scala 507:186]
+                                node _tag_mem_0_io_tag_write_visit_T_8 = tail(_tag_mem_0_io_tag_write_visit_T_7, 1) @[cache_single_port.scala 507:186]
+                                node _tag_mem_0_io_tag_write_visit_T_9 = mux(_tag_mem_0_io_tag_write_visit_T_6, tag_mem_0.io.tag_read.visit, _tag_mem_0_io_tag_write_visit_T_8) @[cache_single_port.scala 507:85]
+                                tag_mem_0.io.tag_write.visit <= _tag_mem_0_io_tag_write_visit_T_9 @[cache_single_port.scala 507:79]
+                                tag_mem_0.io.tag_write.tag <= tag_mem_0.io.tag_read.tag @[cache_single_port.scala 508:77]
+                              node _T_126 = neq(UInt<1>("h1"), max) @[cache_single_port.scala 503:51]
+                              node _T_127 = and(_T_126, tag_mem_1.io.tag_read.valid) @[cache_single_port.scala 503:60]
+                              when _T_127 : @[cache_single_port.scala 503:92]
+                                tag_mem_1.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 504:76]
+                                tag_mem_1.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 505:79]
+                                tag_mem_1.io.tag_write.dirty <= tag_mem_1.io.tag_read.dirty @[cache_single_port.scala 506:79]
+                                node _tag_mem_1_io_tag_write_visit_T_5 = not(tag_mem_1.io.tag_read.visit) @[cache_single_port.scala 507:87]
+                                node _tag_mem_1_io_tag_write_visit_T_6 = eq(_tag_mem_1_io_tag_write_visit_T_5, UInt<1>("h0")) @[cache_single_port.scala 507:118]
+                                node _tag_mem_1_io_tag_write_visit_T_7 = add(tag_mem_1.io.tag_read.visit, UInt<1>("h1")) @[cache_single_port.scala 507:186]
+                                node _tag_mem_1_io_tag_write_visit_T_8 = tail(_tag_mem_1_io_tag_write_visit_T_7, 1) @[cache_single_port.scala 507:186]
+                                node _tag_mem_1_io_tag_write_visit_T_9 = mux(_tag_mem_1_io_tag_write_visit_T_6, tag_mem_1.io.tag_read.visit, _tag_mem_1_io_tag_write_visit_T_8) @[cache_single_port.scala 507:85]
+                                tag_mem_1.io.tag_write.visit <= _tag_mem_1_io_tag_write_visit_T_9 @[cache_single_port.scala 507:79]
+                                tag_mem_1.io.tag_write.tag <= tag_mem_1.io.tag_read.tag @[cache_single_port.scala 508:77]
+                              node _T_128 = neq(UInt<2>("h2"), max) @[cache_single_port.scala 503:51]
+                              node _T_129 = and(_T_128, tag_mem_2.io.tag_read.valid) @[cache_single_port.scala 503:60]
+                              when _T_129 : @[cache_single_port.scala 503:92]
+                                tag_mem_2.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 504:76]
+                                tag_mem_2.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 505:79]
+                                tag_mem_2.io.tag_write.dirty <= tag_mem_2.io.tag_read.dirty @[cache_single_port.scala 506:79]
+                                node _tag_mem_2_io_tag_write_visit_T_5 = not(tag_mem_2.io.tag_read.visit) @[cache_single_port.scala 507:87]
+                                node _tag_mem_2_io_tag_write_visit_T_6 = eq(_tag_mem_2_io_tag_write_visit_T_5, UInt<1>("h0")) @[cache_single_port.scala 507:118]
+                                node _tag_mem_2_io_tag_write_visit_T_7 = add(tag_mem_2.io.tag_read.visit, UInt<1>("h1")) @[cache_single_port.scala 507:186]
+                                node _tag_mem_2_io_tag_write_visit_T_8 = tail(_tag_mem_2_io_tag_write_visit_T_7, 1) @[cache_single_port.scala 507:186]
+                                node _tag_mem_2_io_tag_write_visit_T_9 = mux(_tag_mem_2_io_tag_write_visit_T_6, tag_mem_2.io.tag_read.visit, _tag_mem_2_io_tag_write_visit_T_8) @[cache_single_port.scala 507:85]
+                                tag_mem_2.io.tag_write.visit <= _tag_mem_2_io_tag_write_visit_T_9 @[cache_single_port.scala 507:79]
+                                tag_mem_2.io.tag_write.tag <= tag_mem_2.io.tag_read.tag @[cache_single_port.scala 508:77]
+                              node _T_130 = neq(UInt<2>("h3"), max) @[cache_single_port.scala 503:51]
+                              node _T_131 = and(_T_130, tag_mem_3.io.tag_read.valid) @[cache_single_port.scala 503:60]
+                              when _T_131 : @[cache_single_port.scala 503:92]
+                                tag_mem_3.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 504:76]
+                                tag_mem_3.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 505:79]
+                                tag_mem_3.io.tag_write.dirty <= tag_mem_3.io.tag_read.dirty @[cache_single_port.scala 506:79]
+                                node _tag_mem_3_io_tag_write_visit_T_5 = not(tag_mem_3.io.tag_read.visit) @[cache_single_port.scala 507:87]
+                                node _tag_mem_3_io_tag_write_visit_T_6 = eq(_tag_mem_3_io_tag_write_visit_T_5, UInt<1>("h0")) @[cache_single_port.scala 507:118]
+                                node _tag_mem_3_io_tag_write_visit_T_7 = add(tag_mem_3.io.tag_read.visit, UInt<1>("h1")) @[cache_single_port.scala 507:186]
+                                node _tag_mem_3_io_tag_write_visit_T_8 = tail(_tag_mem_3_io_tag_write_visit_T_7, 1) @[cache_single_port.scala 507:186]
+                                node _tag_mem_3_io_tag_write_visit_T_9 = mux(_tag_mem_3_io_tag_write_visit_T_6, tag_mem_3.io.tag_read.visit, _tag_mem_3_io_tag_write_visit_T_8) @[cache_single_port.scala 507:85]
+                                tag_mem_3.io.tag_write.visit <= _tag_mem_3_io_tag_write_visit_T_9 @[cache_single_port.scala 507:79]
+                                tag_mem_3.io.tag_write.tag <= tag_mem_3.io.tag_read.tag @[cache_single_port.scala 508:77]
                           else :
-                            node _T_132 = asUInt(UInt<4>("hc")) @[cache_single_port.scala 200:28]
-                            node _T_133 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-                            node _T_134 = eq(_T_132, _T_133) @[cache_single_port.scala 200:28]
-                            when _T_134 : @[cache_single_port.scala 200:28]
-                              io.cpu_response.ready <= UInt<1>("h1") @[cache_single_port.scala 509:47]
-                              next_state <= UInt<1>("h0") @[cache_single_port.scala 510:36]
+                            node _T_132 = asUInt(UInt<4>("hc")) @[cache_single_port.scala 205:28]
+                            node _T_133 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+                            node _T_134 = eq(_T_132, _T_133) @[cache_single_port.scala 205:28]
+                            when _T_134 : @[cache_single_port.scala 205:28]
+                              io.cpu_response.ready <= UInt<1>("h1") @[cache_single_port.scala 514:47]
+                              next_state <= UInt<1>("h0") @[cache_single_port.scala 515:36]
                             else :
-                              node _T_135 = asUInt(UInt<4>("h9")) @[cache_single_port.scala 200:28]
-                              node _T_136 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-                              node _T_137 = eq(_T_135, _T_136) @[cache_single_port.scala 200:28]
-                              when _T_137 : @[cache_single_port.scala 200:28]
-                                io.mem_io.ar.valid <= UInt<1>("h1") @[cache_single_port.scala 513:44]
-                                io.mem_io.ar.bits.len <= UInt<1>("h1") @[cache_single_port.scala 515:47]
-                                next_state <= UInt<4>("h9") @[cache_single_port.scala 516:36]
-                                io.mem_io.ar.bits.addr <= refill_addr @[cache_single_port.scala 517:48]
-                                when io.mem_io.ar.ready : @[cache_single_port.scala 518:49]
-                                  next_state <= UInt<4>("h8") @[cache_single_port.scala 519:44]
+                              node _T_135 = asUInt(UInt<4>("h9")) @[cache_single_port.scala 205:28]
+                              node _T_136 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+                              node _T_137 = eq(_T_135, _T_136) @[cache_single_port.scala 205:28]
+                              when _T_137 : @[cache_single_port.scala 205:28]
+                                io.mem_io.ar.valid <= UInt<1>("h1") @[cache_single_port.scala 518:44]
+                                io.mem_io.ar.bits.len <= UInt<1>("h1") @[cache_single_port.scala 520:47]
+                                next_state <= UInt<4>("h9") @[cache_single_port.scala 521:36]
+                                io.mem_io.ar.bits.addr <= refill_addr @[cache_single_port.scala 522:48]
+                                when io.mem_io.ar.ready : @[cache_single_port.scala 523:49]
+                                  next_state <= UInt<4>("h8") @[cache_single_port.scala 524:44]
                               else :
-                                node _T_138 = asUInt(UInt<4>("h8")) @[cache_single_port.scala 200:28]
-                                node _T_139 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-                                node _T_140 = eq(_T_138, _T_139) @[cache_single_port.scala 200:28]
-                                when _T_140 : @[cache_single_port.scala 200:28]
-                                  io.mem_io.r.ready <= UInt<1>("h1") @[cache_single_port.scala 525:43]
-                                  next_state <= UInt<4>("h8") @[cache_single_port.scala 526:36]
-                                  when io.mem_io.r.valid : @[cache_single_port.scala 527:48]
-                                    node _T_141 = eq(UInt<1>("h0"), replace) @[cache_single_port.scala 529:50]
-                                    when _T_141 : @[cache_single_port.scala 529:62]
-                                      node _T_142 = bits(data_mem_0.io.data_read.data, 63, 0) @[cache_single_port.scala 530:117]
-                                      node _T_143 = bits(data_mem_0.io.data_read.data, 127, 64) @[cache_single_port.scala 530:117]
-                                      wire _WIRE_8 : UInt<64>[2] @[cache_single_port.scala 530:82]
-                                      _WIRE_8[0] <= _T_142 @[cache_single_port.scala 530:82]
-                                      _WIRE_8[1] <= _T_143 @[cache_single_port.scala 530:82]
-                                      cache_data[0] <= _WIRE_8[0] @[cache_single_port.scala 530:60]
-                                      cache_data[1] <= _WIRE_8[1] @[cache_single_port.scala 530:60]
-                                      cache_data[index] <= io.mem_io.r.bits.data @[cache_single_port.scala 531:67]
-                                      node _data_mem_0_io_data_write_data_T_1 = cat(cache_data[1], cache_data[0]) @[cache_single_port.scala 532:94]
-                                      data_mem_0.io.data_write.data <= _data_mem_0_io_data_write_data_T_1 @[cache_single_port.scala 532:80]
-                                      data_mem_0.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 533:77]
-                                    node _T_144 = eq(UInt<1>("h1"), replace) @[cache_single_port.scala 529:50]
-                                    when _T_144 : @[cache_single_port.scala 529:62]
-                                      node _T_145 = bits(data_mem_1.io.data_read.data, 63, 0) @[cache_single_port.scala 530:117]
-                                      node _T_146 = bits(data_mem_1.io.data_read.data, 127, 64) @[cache_single_port.scala 530:117]
-                                      wire _WIRE_9 : UInt<64>[2] @[cache_single_port.scala 530:82]
-                                      _WIRE_9[0] <= _T_145 @[cache_single_port.scala 530:82]
-                                      _WIRE_9[1] <= _T_146 @[cache_single_port.scala 530:82]
-                                      cache_data[0] <= _WIRE_9[0] @[cache_single_port.scala 530:60]
-                                      cache_data[1] <= _WIRE_9[1] @[cache_single_port.scala 530:60]
-                                      cache_data[index] <= io.mem_io.r.bits.data @[cache_single_port.scala 531:67]
-                                      node _data_mem_1_io_data_write_data_T_1 = cat(cache_data[1], cache_data[0]) @[cache_single_port.scala 532:94]
-                                      data_mem_1.io.data_write.data <= _data_mem_1_io_data_write_data_T_1 @[cache_single_port.scala 532:80]
-                                      data_mem_1.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 533:77]
-                                    node _T_147 = eq(UInt<2>("h2"), replace) @[cache_single_port.scala 529:50]
-                                    when _T_147 : @[cache_single_port.scala 529:62]
-                                      node _T_148 = bits(data_mem_2.io.data_read.data, 63, 0) @[cache_single_port.scala 530:117]
-                                      node _T_149 = bits(data_mem_2.io.data_read.data, 127, 64) @[cache_single_port.scala 530:117]
-                                      wire _WIRE_10 : UInt<64>[2] @[cache_single_port.scala 530:82]
-                                      _WIRE_10[0] <= _T_148 @[cache_single_port.scala 530:82]
-                                      _WIRE_10[1] <= _T_149 @[cache_single_port.scala 530:82]
-                                      cache_data[0] <= _WIRE_10[0] @[cache_single_port.scala 530:60]
-                                      cache_data[1] <= _WIRE_10[1] @[cache_single_port.scala 530:60]
-                                      cache_data[index] <= io.mem_io.r.bits.data @[cache_single_port.scala 531:67]
-                                      node _data_mem_2_io_data_write_data_T_1 = cat(cache_data[1], cache_data[0]) @[cache_single_port.scala 532:94]
-                                      data_mem_2.io.data_write.data <= _data_mem_2_io_data_write_data_T_1 @[cache_single_port.scala 532:80]
-                                      data_mem_2.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 533:77]
-                                    node _T_150 = eq(UInt<2>("h3"), replace) @[cache_single_port.scala 529:50]
-                                    when _T_150 : @[cache_single_port.scala 529:62]
-                                      node _T_151 = bits(data_mem_3.io.data_read.data, 63, 0) @[cache_single_port.scala 530:117]
-                                      node _T_152 = bits(data_mem_3.io.data_read.data, 127, 64) @[cache_single_port.scala 530:117]
-                                      wire _WIRE_11 : UInt<64>[2] @[cache_single_port.scala 530:82]
-                                      _WIRE_11[0] <= _T_151 @[cache_single_port.scala 530:82]
-                                      _WIRE_11[1] <= _T_152 @[cache_single_port.scala 530:82]
-                                      cache_data[0] <= _WIRE_11[0] @[cache_single_port.scala 530:60]
-                                      cache_data[1] <= _WIRE_11[1] @[cache_single_port.scala 530:60]
-                                      cache_data[index] <= io.mem_io.r.bits.data @[cache_single_port.scala 531:67]
-                                      node _data_mem_3_io_data_write_data_T_1 = cat(cache_data[1], cache_data[0]) @[cache_single_port.scala 532:94]
-                                      data_mem_3.io.data_write.data <= _data_mem_3_io_data_write_data_T_1 @[cache_single_port.scala 532:80]
-                                      data_mem_3.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 533:77]
-                                  fill_block_en <= io.mem_io.r.valid @[cache_single_port.scala 538:39]
-                                  when io.mem_io.r.bits.last : @[cache_single_port.scala 540:52]
-                                    next_state <= UInt<3>("h6") @[cache_single_port.scala 541:44]
-                                    index <= UInt<1>("h0") @[cache_single_port.scala 542:39]
+                                node _T_138 = asUInt(UInt<4>("h8")) @[cache_single_port.scala 205:28]
+                                node _T_139 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+                                node _T_140 = eq(_T_138, _T_139) @[cache_single_port.scala 205:28]
+                                when _T_140 : @[cache_single_port.scala 205:28]
+                                  io.mem_io.r.ready <= UInt<1>("h1") @[cache_single_port.scala 530:43]
+                                  next_state <= UInt<4>("h8") @[cache_single_port.scala 531:36]
+                                  when io.mem_io.r.valid : @[cache_single_port.scala 532:48]
+                                    node _T_141 = eq(UInt<1>("h0"), replace) @[cache_single_port.scala 534:50]
+                                    when _T_141 : @[cache_single_port.scala 534:62]
+                                      node _T_142 = bits(data_mem_0.io.data_read.data, 63, 0) @[cache_single_port.scala 535:117]
+                                      node _T_143 = bits(data_mem_0.io.data_read.data, 127, 64) @[cache_single_port.scala 535:117]
+                                      wire _WIRE_8 : UInt<64>[2] @[cache_single_port.scala 535:82]
+                                      _WIRE_8[0] <= _T_142 @[cache_single_port.scala 535:82]
+                                      _WIRE_8[1] <= _T_143 @[cache_single_port.scala 535:82]
+                                      cache_data[0] <= _WIRE_8[0] @[cache_single_port.scala 535:60]
+                                      cache_data[1] <= _WIRE_8[1] @[cache_single_port.scala 535:60]
+                                      cache_data[index] <= io.mem_io.r.bits.data @[cache_single_port.scala 536:67]
+                                      node _data_mem_0_io_data_write_data_T_1 = cat(cache_data[1], cache_data[0]) @[cache_single_port.scala 537:94]
+                                      data_mem_0.io.data_write.data <= _data_mem_0_io_data_write_data_T_1 @[cache_single_port.scala 537:80]
+                                      data_mem_0.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 538:77]
+                                    node _T_144 = eq(UInt<1>("h1"), replace) @[cache_single_port.scala 534:50]
+                                    when _T_144 : @[cache_single_port.scala 534:62]
+                                      node _T_145 = bits(data_mem_1.io.data_read.data, 63, 0) @[cache_single_port.scala 535:117]
+                                      node _T_146 = bits(data_mem_1.io.data_read.data, 127, 64) @[cache_single_port.scala 535:117]
+                                      wire _WIRE_9 : UInt<64>[2] @[cache_single_port.scala 535:82]
+                                      _WIRE_9[0] <= _T_145 @[cache_single_port.scala 535:82]
+                                      _WIRE_9[1] <= _T_146 @[cache_single_port.scala 535:82]
+                                      cache_data[0] <= _WIRE_9[0] @[cache_single_port.scala 535:60]
+                                      cache_data[1] <= _WIRE_9[1] @[cache_single_port.scala 535:60]
+                                      cache_data[index] <= io.mem_io.r.bits.data @[cache_single_port.scala 536:67]
+                                      node _data_mem_1_io_data_write_data_T_1 = cat(cache_data[1], cache_data[0]) @[cache_single_port.scala 537:94]
+                                      data_mem_1.io.data_write.data <= _data_mem_1_io_data_write_data_T_1 @[cache_single_port.scala 537:80]
+                                      data_mem_1.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 538:77]
+                                    node _T_147 = eq(UInt<2>("h2"), replace) @[cache_single_port.scala 534:50]
+                                    when _T_147 : @[cache_single_port.scala 534:62]
+                                      node _T_148 = bits(data_mem_2.io.data_read.data, 63, 0) @[cache_single_port.scala 535:117]
+                                      node _T_149 = bits(data_mem_2.io.data_read.data, 127, 64) @[cache_single_port.scala 535:117]
+                                      wire _WIRE_10 : UInt<64>[2] @[cache_single_port.scala 535:82]
+                                      _WIRE_10[0] <= _T_148 @[cache_single_port.scala 535:82]
+                                      _WIRE_10[1] <= _T_149 @[cache_single_port.scala 535:82]
+                                      cache_data[0] <= _WIRE_10[0] @[cache_single_port.scala 535:60]
+                                      cache_data[1] <= _WIRE_10[1] @[cache_single_port.scala 535:60]
+                                      cache_data[index] <= io.mem_io.r.bits.data @[cache_single_port.scala 536:67]
+                                      node _data_mem_2_io_data_write_data_T_1 = cat(cache_data[1], cache_data[0]) @[cache_single_port.scala 537:94]
+                                      data_mem_2.io.data_write.data <= _data_mem_2_io_data_write_data_T_1 @[cache_single_port.scala 537:80]
+                                      data_mem_2.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 538:77]
+                                    node _T_150 = eq(UInt<2>("h3"), replace) @[cache_single_port.scala 534:50]
+                                    when _T_150 : @[cache_single_port.scala 534:62]
+                                      node _T_151 = bits(data_mem_3.io.data_read.data, 63, 0) @[cache_single_port.scala 535:117]
+                                      node _T_152 = bits(data_mem_3.io.data_read.data, 127, 64) @[cache_single_port.scala 535:117]
+                                      wire _WIRE_11 : UInt<64>[2] @[cache_single_port.scala 535:82]
+                                      _WIRE_11[0] <= _T_151 @[cache_single_port.scala 535:82]
+                                      _WIRE_11[1] <= _T_152 @[cache_single_port.scala 535:82]
+                                      cache_data[0] <= _WIRE_11[0] @[cache_single_port.scala 535:60]
+                                      cache_data[1] <= _WIRE_11[1] @[cache_single_port.scala 535:60]
+                                      cache_data[index] <= io.mem_io.r.bits.data @[cache_single_port.scala 536:67]
+                                      node _data_mem_3_io_data_write_data_T_1 = cat(cache_data[1], cache_data[0]) @[cache_single_port.scala 537:94]
+                                      data_mem_3.io.data_write.data <= _data_mem_3_io_data_write_data_T_1 @[cache_single_port.scala 537:80]
+                                      data_mem_3.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 538:77]
+                                  fill_block_en <= io.mem_io.r.valid @[cache_single_port.scala 543:39]
+                                  when io.mem_io.r.bits.last : @[cache_single_port.scala 545:52]
+                                    next_state <= UInt<3>("h6") @[cache_single_port.scala 546:44]
+                                    index <= UInt<1>("h0") @[cache_single_port.scala 547:39]
                                 else :
-                                  node _T_153 = asUInt(UInt<4>("ha")) @[cache_single_port.scala 200:28]
-                                  node _T_154 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-                                  node _T_155 = eq(_T_153, _T_154) @[cache_single_port.scala 200:28]
-                                  when _T_155 : @[cache_single_port.scala 200:28]
-                                    io.mem_io.aw.valid <= UInt<1>("h1") @[cache_single_port.scala 546:44]
-                                    io.mem_io.aw.bits.len <= UInt<1>("h1") @[cache_single_port.scala 547:47]
-                                    io.mem_io.aw.bits.addr <= writeback_addr @[cache_single_port.scala 548:48]
-                                    next_state <= UInt<4>("ha") @[cache_single_port.scala 549:36]
-                                    when io.mem_io.aw.ready : @[cache_single_port.scala 550:49]
-                                      next_state <= UInt<3>("h7") @[cache_single_port.scala 551:44]
+                                  node _T_153 = asUInt(UInt<4>("ha")) @[cache_single_port.scala 205:28]
+                                  node _T_154 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+                                  node _T_155 = eq(_T_153, _T_154) @[cache_single_port.scala 205:28]
+                                  when _T_155 : @[cache_single_port.scala 205:28]
+                                    io.mem_io.aw.valid <= UInt<1>("h1") @[cache_single_port.scala 551:44]
+                                    io.mem_io.aw.bits.len <= UInt<1>("h1") @[cache_single_port.scala 552:47]
+                                    io.mem_io.aw.bits.addr <= writeback_addr @[cache_single_port.scala 553:48]
+                                    next_state <= UInt<4>("ha") @[cache_single_port.scala 554:36]
+                                    when io.mem_io.aw.ready : @[cache_single_port.scala 555:49]
+                                      next_state <= UInt<3>("h7") @[cache_single_port.scala 556:44]
                                   else :
-                                    node _T_156 = asUInt(UInt<3>("h7")) @[cache_single_port.scala 200:28]
-                                    node _T_157 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-                                    node _T_158 = eq(_T_156, _T_157) @[cache_single_port.scala 200:28]
-                                    when _T_158 : @[cache_single_port.scala 200:28]
-                                      next_state <= UInt<3>("h7") @[cache_single_port.scala 557:36]
-                                      fill_block_en <= io.mem_io.w.ready @[cache_single_port.scala 558:39]
-                                      io.mem_io.w.valid <= UInt<1>("h1") @[cache_single_port.scala 559:43]
-                                      io.mem_io.w.bits.strb <= UInt<8>("hff") @[cache_single_port.scala 560:47]
-                                      node _T_159 = eq(UInt<1>("h0"), replace) @[cache_single_port.scala 562:42]
-                                      when _T_159 : @[cache_single_port.scala 562:54]
-                                        node _T_160 = bits(data_mem_0.io.data_read.data, 63, 0) @[cache_single_port.scala 563:109]
-                                        node _T_161 = bits(data_mem_0.io.data_read.data, 127, 64) @[cache_single_port.scala 563:109]
-                                        wire _WIRE_12 : UInt<64>[2] @[cache_single_port.scala 563:74]
-                                        _WIRE_12[0] <= _T_160 @[cache_single_port.scala 563:74]
-                                        _WIRE_12[1] <= _T_161 @[cache_single_port.scala 563:74]
-                                        cache_data[0] <= _WIRE_12[0] @[cache_single_port.scala 563:52]
-                                        cache_data[1] <= _WIRE_12[1] @[cache_single_port.scala 563:52]
-                                        io.mem_io.w.bits.data <= cache_data[index] @[cache_single_port.scala 564:63]
-                                      node _T_162 = eq(UInt<1>("h1"), replace) @[cache_single_port.scala 562:42]
-                                      when _T_162 : @[cache_single_port.scala 562:54]
-                                        node _T_163 = bits(data_mem_1.io.data_read.data, 63, 0) @[cache_single_port.scala 563:109]
-                                        node _T_164 = bits(data_mem_1.io.data_read.data, 127, 64) @[cache_single_port.scala 563:109]
-                                        wire _WIRE_13 : UInt<64>[2] @[cache_single_port.scala 563:74]
-                                        _WIRE_13[0] <= _T_163 @[cache_single_port.scala 563:74]
-                                        _WIRE_13[1] <= _T_164 @[cache_single_port.scala 563:74]
-                                        cache_data[0] <= _WIRE_13[0] @[cache_single_port.scala 563:52]
-                                        cache_data[1] <= _WIRE_13[1] @[cache_single_port.scala 563:52]
-                                        io.mem_io.w.bits.data <= cache_data[index] @[cache_single_port.scala 564:63]
-                                      node _T_165 = eq(UInt<2>("h2"), replace) @[cache_single_port.scala 562:42]
-                                      when _T_165 : @[cache_single_port.scala 562:54]
-                                        node _T_166 = bits(data_mem_2.io.data_read.data, 63, 0) @[cache_single_port.scala 563:109]
-                                        node _T_167 = bits(data_mem_2.io.data_read.data, 127, 64) @[cache_single_port.scala 563:109]
-                                        wire _WIRE_14 : UInt<64>[2] @[cache_single_port.scala 563:74]
-                                        _WIRE_14[0] <= _T_166 @[cache_single_port.scala 563:74]
-                                        _WIRE_14[1] <= _T_167 @[cache_single_port.scala 563:74]
-                                        cache_data[0] <= _WIRE_14[0] @[cache_single_port.scala 563:52]
-                                        cache_data[1] <= _WIRE_14[1] @[cache_single_port.scala 563:52]
-                                        io.mem_io.w.bits.data <= cache_data[index] @[cache_single_port.scala 564:63]
-                                      node _T_168 = eq(UInt<2>("h3"), replace) @[cache_single_port.scala 562:42]
-                                      when _T_168 : @[cache_single_port.scala 562:54]
-                                        node _T_169 = bits(data_mem_3.io.data_read.data, 63, 0) @[cache_single_port.scala 563:109]
-                                        node _T_170 = bits(data_mem_3.io.data_read.data, 127, 64) @[cache_single_port.scala 563:109]
-                                        wire _WIRE_15 : UInt<64>[2] @[cache_single_port.scala 563:74]
-                                        _WIRE_15[0] <= _T_169 @[cache_single_port.scala 563:74]
-                                        _WIRE_15[1] <= _T_170 @[cache_single_port.scala 563:74]
-                                        cache_data[0] <= _WIRE_15[0] @[cache_single_port.scala 563:52]
-                                        cache_data[1] <= _WIRE_15[1] @[cache_single_port.scala 563:52]
-                                        io.mem_io.w.bits.data <= cache_data[index] @[cache_single_port.scala 564:63]
-                                      when last : @[cache_single_port.scala 567:35]
-                                        next_state <= UInt<4>("hb") @[cache_single_port.scala 568:44]
-                                        index <= UInt<1>("h0") @[cache_single_port.scala 569:39]
+                                    node _T_156 = asUInt(UInt<3>("h7")) @[cache_single_port.scala 205:28]
+                                    node _T_157 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+                                    node _T_158 = eq(_T_156, _T_157) @[cache_single_port.scala 205:28]
+                                    when _T_158 : @[cache_single_port.scala 205:28]
+                                      next_state <= UInt<3>("h7") @[cache_single_port.scala 562:36]
+                                      fill_block_en <= io.mem_io.w.ready @[cache_single_port.scala 563:39]
+                                      io.mem_io.w.valid <= UInt<1>("h1") @[cache_single_port.scala 564:43]
+                                      io.mem_io.w.bits.strb <= UInt<8>("hff") @[cache_single_port.scala 565:47]
+                                      node _T_159 = eq(UInt<1>("h0"), replace) @[cache_single_port.scala 567:42]
+                                      when _T_159 : @[cache_single_port.scala 567:54]
+                                        node _T_160 = bits(data_mem_0.io.data_read.data, 63, 0) @[cache_single_port.scala 568:109]
+                                        node _T_161 = bits(data_mem_0.io.data_read.data, 127, 64) @[cache_single_port.scala 568:109]
+                                        wire _WIRE_12 : UInt<64>[2] @[cache_single_port.scala 568:74]
+                                        _WIRE_12[0] <= _T_160 @[cache_single_port.scala 568:74]
+                                        _WIRE_12[1] <= _T_161 @[cache_single_port.scala 568:74]
+                                        cache_data[0] <= _WIRE_12[0] @[cache_single_port.scala 568:52]
+                                        cache_data[1] <= _WIRE_12[1] @[cache_single_port.scala 568:52]
+                                        io.mem_io.w.bits.data <= cache_data[index] @[cache_single_port.scala 569:63]
+                                      node _T_162 = eq(UInt<1>("h1"), replace) @[cache_single_port.scala 567:42]
+                                      when _T_162 : @[cache_single_port.scala 567:54]
+                                        node _T_163 = bits(data_mem_1.io.data_read.data, 63, 0) @[cache_single_port.scala 568:109]
+                                        node _T_164 = bits(data_mem_1.io.data_read.data, 127, 64) @[cache_single_port.scala 568:109]
+                                        wire _WIRE_13 : UInt<64>[2] @[cache_single_port.scala 568:74]
+                                        _WIRE_13[0] <= _T_163 @[cache_single_port.scala 568:74]
+                                        _WIRE_13[1] <= _T_164 @[cache_single_port.scala 568:74]
+                                        cache_data[0] <= _WIRE_13[0] @[cache_single_port.scala 568:52]
+                                        cache_data[1] <= _WIRE_13[1] @[cache_single_port.scala 568:52]
+                                        io.mem_io.w.bits.data <= cache_data[index] @[cache_single_port.scala 569:63]
+                                      node _T_165 = eq(UInt<2>("h2"), replace) @[cache_single_port.scala 567:42]
+                                      when _T_165 : @[cache_single_port.scala 567:54]
+                                        node _T_166 = bits(data_mem_2.io.data_read.data, 63, 0) @[cache_single_port.scala 568:109]
+                                        node _T_167 = bits(data_mem_2.io.data_read.data, 127, 64) @[cache_single_port.scala 568:109]
+                                        wire _WIRE_14 : UInt<64>[2] @[cache_single_port.scala 568:74]
+                                        _WIRE_14[0] <= _T_166 @[cache_single_port.scala 568:74]
+                                        _WIRE_14[1] <= _T_167 @[cache_single_port.scala 568:74]
+                                        cache_data[0] <= _WIRE_14[0] @[cache_single_port.scala 568:52]
+                                        cache_data[1] <= _WIRE_14[1] @[cache_single_port.scala 568:52]
+                                        io.mem_io.w.bits.data <= cache_data[index] @[cache_single_port.scala 569:63]
+                                      node _T_168 = eq(UInt<2>("h3"), replace) @[cache_single_port.scala 567:42]
+                                      when _T_168 : @[cache_single_port.scala 567:54]
+                                        node _T_169 = bits(data_mem_3.io.data_read.data, 63, 0) @[cache_single_port.scala 568:109]
+                                        node _T_170 = bits(data_mem_3.io.data_read.data, 127, 64) @[cache_single_port.scala 568:109]
+                                        wire _WIRE_15 : UInt<64>[2] @[cache_single_port.scala 568:74]
+                                        _WIRE_15[0] <= _T_169 @[cache_single_port.scala 568:74]
+                                        _WIRE_15[1] <= _T_170 @[cache_single_port.scala 568:74]
+                                        cache_data[0] <= _WIRE_15[0] @[cache_single_port.scala 568:52]
+                                        cache_data[1] <= _WIRE_15[1] @[cache_single_port.scala 568:52]
+                                        io.mem_io.w.bits.data <= cache_data[index] @[cache_single_port.scala 569:63]
+                                      when last : @[cache_single_port.scala 572:35]
+                                        next_state <= UInt<4>("hb") @[cache_single_port.scala 573:44]
+                                        index <= UInt<1>("h0") @[cache_single_port.scala 574:39]
                                     else :
-                                      node _T_171 = asUInt(UInt<4>("hb")) @[cache_single_port.scala 200:28]
-                                      node _T_172 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-                                      node _T_173 = eq(_T_171, _T_172) @[cache_single_port.scala 200:28]
-                                      when _T_173 : @[cache_single_port.scala 200:28]
-                                        io.mem_io.b.ready <= UInt<1>("h1") @[cache_single_port.scala 573:43]
-                                        next_state <= UInt<4>("hb") @[cache_single_port.scala 574:36]
-                                        when io.mem_io.b.valid : @[cache_single_port.scala 575:48]
-                                          next_state <= UInt<4>("h9") @[cache_single_port.scala 576:44]
+                                      node _T_171 = asUInt(UInt<4>("hb")) @[cache_single_port.scala 205:28]
+                                      node _T_172 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+                                      node _T_173 = eq(_T_171, _T_172) @[cache_single_port.scala 205:28]
+                                      when _T_173 : @[cache_single_port.scala 205:28]
+                                        io.mem_io.b.ready <= UInt<1>("h1") @[cache_single_port.scala 578:43]
+                                        next_state <= UInt<4>("hb") @[cache_single_port.scala 579:36]
+                                        when io.mem_io.b.valid : @[cache_single_port.scala 580:48]
+                                          next_state <= UInt<4>("h9") @[cache_single_port.scala 581:44]
 
   module tag_cache_4 :
     input clock : Clock
@@ -6204,29 +6204,29 @@ circuit myCPU :
     output io : { flip cpu_request : { addr : UInt<32>, data : UInt<64>, mask : UInt<8>, rw : UInt<1>, valid : UInt<1>}, cpu_response : { data : UInt<64>, ready : UInt<1>}, mem_io : { aw : { flip ready : UInt<1>, valid : UInt<1>, bits : { addr : UInt<32>, id : UInt<4>, len : UInt<8>, size : UInt<3>, burst : UInt<2>}}, w : { flip ready : UInt<1>, valid : UInt<1>, bits : { data : UInt<64>, strb : UInt<8>, last : UInt<1>}}, flip b : { flip ready : UInt<1>, valid : UInt<1>, bits : { resp : UInt<2>, id : UInt<4>}}, ar : { flip ready : UInt<1>, valid : UInt<1>, bits : { addr : UInt<32>, id : UInt<4>, len : UInt<8>, size : UInt<3>, burst : UInt<2>}}, flip r : { flip ready : UInt<1>, valid : UInt<1>, bits : { id : UInt<4>, data : UInt<64>, resp : UInt<2>, last : UInt<1>}}}, flip flush : UInt<1>, flip accessType : UInt<2>}
 
     reg cache_state : UInt<5>, clock with :
-      reset => (reset, UInt<1>("h0")) @[cache_single_port.scala 101:34]
-    inst tag_mem_0 of tag_cache_4 @[cache_single_port.scala 102:45]
+      reset => (reset, UInt<1>("h0")) @[cache_single_port.scala 106:34]
+    inst tag_mem_0 of tag_cache_4 @[cache_single_port.scala 107:45]
     tag_mem_0.clock <= clock
     tag_mem_0.reset <= reset
-    inst tag_mem_1 of tag_cache_5 @[cache_single_port.scala 102:45]
+    inst tag_mem_1 of tag_cache_5 @[cache_single_port.scala 107:45]
     tag_mem_1.clock <= clock
     tag_mem_1.reset <= reset
-    inst tag_mem_2 of tag_cache_6 @[cache_single_port.scala 102:45]
+    inst tag_mem_2 of tag_cache_6 @[cache_single_port.scala 107:45]
     tag_mem_2.clock <= clock
     tag_mem_2.reset <= reset
-    inst tag_mem_3 of tag_cache_7 @[cache_single_port.scala 102:45]
+    inst tag_mem_3 of tag_cache_7 @[cache_single_port.scala 107:45]
     tag_mem_3.clock <= clock
     tag_mem_3.reset <= reset
-    inst data_mem_0 of data_cache_4 @[cache_single_port.scala 103:46]
+    inst data_mem_0 of data_cache_4 @[cache_single_port.scala 108:46]
     data_mem_0.clock <= clock
     data_mem_0.reset <= reset
-    inst data_mem_1 of data_cache_5 @[cache_single_port.scala 103:46]
+    inst data_mem_1 of data_cache_5 @[cache_single_port.scala 108:46]
     data_mem_1.clock <= clock
     data_mem_1.reset <= reset
-    inst data_mem_2 of data_cache_6 @[cache_single_port.scala 103:46]
+    inst data_mem_2 of data_cache_6 @[cache_single_port.scala 108:46]
     data_mem_2.clock <= clock
     data_mem_2.reset <= reset
-    inst data_mem_3 of data_cache_7 @[cache_single_port.scala 103:46]
+    inst data_mem_3 of data_cache_7 @[cache_single_port.scala 108:46]
     data_mem_3.clock <= clock
     data_mem_3.reset <= reset
     wire fill_block_en : UInt<1>
@@ -6244,129 +6244,129 @@ circuit myCPU :
     wire next_state : UInt<5>
     next_state <= UInt<1>("h0")
     reg replace : UInt<2>, clock with :
-      reset => (reset, UInt<2>("h0")) @[cache_single_port.scala 109:30]
+      reset => (reset, UInt<2>("h0")) @[cache_single_port.scala 114:30]
     reg refill_addr : UInt<32>, clock with :
-      reset => (reset, UInt<32>("h0")) @[cache_single_port.scala 110:34]
+      reset => (reset, UInt<32>("h0")) @[cache_single_port.scala 115:34]
     reg writeback_addr : UInt<32>, clock with :
-      reset => (reset, UInt<32>("h0")) @[cache_single_port.scala 111:37]
-    cache_state <= next_state @[cache_single_port.scala 113:21]
+      reset => (reset, UInt<32>("h0")) @[cache_single_port.scala 116:37]
+    cache_state <= next_state @[cache_single_port.scala 118:21]
     reg cpu_request_addr_reg_origin : UInt<32>, clock with :
-      reset => (reset, UInt<32>("h0")) @[cache_single_port.scala 115:50]
+      reset => (reset, UInt<32>("h0")) @[cache_single_port.scala 120:50]
     reg cpu_request_addr_reg : UInt<32>, clock with :
-      reset => (reset, UInt<32>("h0")) @[cache_single_port.scala 116:43]
+      reset => (reset, UInt<32>("h0")) @[cache_single_port.scala 121:43]
     reg cpu_request_data : UInt<64>, clock with :
-      reset => (reset, UInt<64>("h0")) @[cache_single_port.scala 117:39]
+      reset => (reset, UInt<64>("h0")) @[cache_single_port.scala 122:39]
     reg cpu_request_mask : UInt<8>, clock with :
-      reset => (reset, UInt<8>("h0")) @[cache_single_port.scala 118:39]
+      reset => (reset, UInt<8>("h0")) @[cache_single_port.scala 123:39]
     reg cpu_request_rw : UInt<1>, clock with :
-      reset => (reset, UInt<1>("h0")) @[cache_single_port.scala 119:37]
+      reset => (reset, UInt<1>("h0")) @[cache_single_port.scala 124:37]
     reg cpu_request_valid : UInt<1>, clock with :
-      reset => (reset, UInt<1>("h0")) @[cache_single_port.scala 120:40]
+      reset => (reset, UInt<1>("h0")) @[cache_single_port.scala 125:40]
     reg cpu_request_accessType : UInt<2>, clock with :
-      reset => (reset, UInt<2>("h0")) @[cache_single_port.scala 121:45]
-    node _align_addr_T = bits(io.cpu_request.addr, 31, 3) @[cache_single_port.scala 123:49]
+      reset => (reset, UInt<2>("h0")) @[cache_single_port.scala 126:45]
+    node _align_addr_T = bits(io.cpu_request.addr, 31, 3) @[cache_single_port.scala 128:49]
     node align_addr = cat(_align_addr_T, UInt<3>("h0")) @[Cat.scala 31:58]
-    cpu_request_addr_reg <= align_addr @[cache_single_port.scala 124:30]
-    cpu_request_addr_reg_origin <= io.cpu_request.addr @[cache_single_port.scala 125:37]
-    cpu_request_data <= io.cpu_request.data @[cache_single_port.scala 126:26]
-    cpu_request_mask <= io.cpu_request.mask @[cache_single_port.scala 127:26]
-    cpu_request_rw <= io.cpu_request.rw @[cache_single_port.scala 128:24]
-    cpu_request_valid <= io.cpu_request.valid @[cache_single_port.scala 129:27]
-    cpu_request_accessType <= io.accessType @[cache_single_port.scala 130:32]
-    node cpu_request_addr_index = bits(cpu_request_addr_reg, 9, 4) @[cache_single_port.scala 132:58]
-    node cpu_request_addr_tag = bits(cpu_request_addr_reg, 31, 10) @[cache_single_port.scala 133:56]
-    wire is_match : UInt<1>[4] @[cache_single_port.scala 135:31]
-    is_match[0] <= UInt<1>("h0") @[cache_single_port.scala 135:31]
-    is_match[1] <= UInt<1>("h0") @[cache_single_port.scala 135:31]
-    is_match[2] <= UInt<1>("h0") @[cache_single_port.scala 135:31]
-    is_match[3] <= UInt<1>("h0") @[cache_single_port.scala 135:31]
-    wire part : UInt<64>[8] @[cache_single_port.scala 136:27]
-    part[0] <= UInt<64>("h0") @[cache_single_port.scala 136:27]
-    part[1] <= UInt<64>("h0") @[cache_single_port.scala 136:27]
-    part[2] <= UInt<64>("h0") @[cache_single_port.scala 136:27]
-    part[3] <= UInt<64>("h0") @[cache_single_port.scala 136:27]
-    part[4] <= UInt<64>("h0") @[cache_single_port.scala 136:27]
-    part[5] <= UInt<64>("h0") @[cache_single_port.scala 136:27]
-    part[6] <= UInt<64>("h0") @[cache_single_port.scala 136:27]
-    part[7] <= UInt<64>("h0") @[cache_single_port.scala 136:27]
+    cpu_request_addr_reg <= align_addr @[cache_single_port.scala 129:30]
+    cpu_request_addr_reg_origin <= io.cpu_request.addr @[cache_single_port.scala 130:37]
+    cpu_request_data <= io.cpu_request.data @[cache_single_port.scala 131:26]
+    cpu_request_mask <= io.cpu_request.mask @[cache_single_port.scala 132:26]
+    cpu_request_rw <= io.cpu_request.rw @[cache_single_port.scala 133:24]
+    cpu_request_valid <= io.cpu_request.valid @[cache_single_port.scala 134:27]
+    cpu_request_accessType <= io.accessType @[cache_single_port.scala 135:32]
+    node cpu_request_addr_index = bits(cpu_request_addr_reg, 9, 4) @[cache_single_port.scala 137:58]
+    node cpu_request_addr_tag = bits(cpu_request_addr_reg, 31, 10) @[cache_single_port.scala 138:56]
+    wire is_match : UInt<1>[4] @[cache_single_port.scala 140:31]
+    is_match[0] <= UInt<1>("h0") @[cache_single_port.scala 140:31]
+    is_match[1] <= UInt<1>("h0") @[cache_single_port.scala 140:31]
+    is_match[2] <= UInt<1>("h0") @[cache_single_port.scala 140:31]
+    is_match[3] <= UInt<1>("h0") @[cache_single_port.scala 140:31]
+    wire part : UInt<64>[8] @[cache_single_port.scala 141:27]
+    part[0] <= UInt<64>("h0") @[cache_single_port.scala 141:27]
+    part[1] <= UInt<64>("h0") @[cache_single_port.scala 141:27]
+    part[2] <= UInt<64>("h0") @[cache_single_port.scala 141:27]
+    part[3] <= UInt<64>("h0") @[cache_single_port.scala 141:27]
+    part[4] <= UInt<64>("h0") @[cache_single_port.scala 141:27]
+    part[5] <= UInt<64>("h0") @[cache_single_port.scala 141:27]
+    part[6] <= UInt<64>("h0") @[cache_single_port.scala 141:27]
+    part[7] <= UInt<64>("h0") @[cache_single_port.scala 141:27]
     wire result : UInt<64>
     result <= UInt<64>("h0")
-    wire cache_data : UInt<64>[2] @[cache_single_port.scala 138:33]
-    cache_data[0] <= UInt<64>("h0") @[cache_single_port.scala 138:33]
-    cache_data[1] <= UInt<64>("h0") @[cache_single_port.scala 138:33]
-    tag_mem_0.io.cache_req.index <= cpu_request_addr_index @[cache_single_port.scala 141:47]
-    node _data_mem_0_io_cache_req_index_T = bits(io.cpu_request.addr, 9, 4) @[cache_single_port.scala 142:70]
-    data_mem_0.io.cache_req.index <= _data_mem_0_io_cache_req_index_T @[cache_single_port.scala 142:48]
-    tag_mem_0.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 143:44]
-    data_mem_0.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 144:45]
-    tag_mem_0.io.tag_write.tag <= tag_mem_0.io.tag_read.tag @[cache_single_port.scala 145:41]
-    tag_mem_0.io.tag_write.visit <= tag_mem_0.io.tag_read.visit @[cache_single_port.scala 145:41]
-    tag_mem_0.io.tag_write.dirty <= tag_mem_0.io.tag_read.dirty @[cache_single_port.scala 145:41]
-    tag_mem_0.io.tag_write.valid <= tag_mem_0.io.tag_read.valid @[cache_single_port.scala 145:41]
-    data_mem_0.io.data_write.data <= data_mem_0.io.data_read.data @[cache_single_port.scala 146:43]
-    data_mem_0.io.enable <= UInt<1>("h1") @[cache_single_port.scala 147:39]
-    tag_mem_1.io.cache_req.index <= cpu_request_addr_index @[cache_single_port.scala 141:47]
-    node _data_mem_1_io_cache_req_index_T = bits(io.cpu_request.addr, 9, 4) @[cache_single_port.scala 142:70]
-    data_mem_1.io.cache_req.index <= _data_mem_1_io_cache_req_index_T @[cache_single_port.scala 142:48]
-    tag_mem_1.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 143:44]
-    data_mem_1.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 144:45]
-    tag_mem_1.io.tag_write.tag <= tag_mem_1.io.tag_read.tag @[cache_single_port.scala 145:41]
-    tag_mem_1.io.tag_write.visit <= tag_mem_1.io.tag_read.visit @[cache_single_port.scala 145:41]
-    tag_mem_1.io.tag_write.dirty <= tag_mem_1.io.tag_read.dirty @[cache_single_port.scala 145:41]
-    tag_mem_1.io.tag_write.valid <= tag_mem_1.io.tag_read.valid @[cache_single_port.scala 145:41]
-    data_mem_1.io.data_write.data <= data_mem_1.io.data_read.data @[cache_single_port.scala 146:43]
-    data_mem_1.io.enable <= UInt<1>("h1") @[cache_single_port.scala 147:39]
-    tag_mem_2.io.cache_req.index <= cpu_request_addr_index @[cache_single_port.scala 141:47]
-    node _data_mem_2_io_cache_req_index_T = bits(io.cpu_request.addr, 9, 4) @[cache_single_port.scala 142:70]
-    data_mem_2.io.cache_req.index <= _data_mem_2_io_cache_req_index_T @[cache_single_port.scala 142:48]
-    tag_mem_2.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 143:44]
-    data_mem_2.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 144:45]
-    tag_mem_2.io.tag_write.tag <= tag_mem_2.io.tag_read.tag @[cache_single_port.scala 145:41]
-    tag_mem_2.io.tag_write.visit <= tag_mem_2.io.tag_read.visit @[cache_single_port.scala 145:41]
-    tag_mem_2.io.tag_write.dirty <= tag_mem_2.io.tag_read.dirty @[cache_single_port.scala 145:41]
-    tag_mem_2.io.tag_write.valid <= tag_mem_2.io.tag_read.valid @[cache_single_port.scala 145:41]
-    data_mem_2.io.data_write.data <= data_mem_2.io.data_read.data @[cache_single_port.scala 146:43]
-    data_mem_2.io.enable <= UInt<1>("h1") @[cache_single_port.scala 147:39]
-    tag_mem_3.io.cache_req.index <= cpu_request_addr_index @[cache_single_port.scala 141:47]
-    node _data_mem_3_io_cache_req_index_T = bits(io.cpu_request.addr, 9, 4) @[cache_single_port.scala 142:70]
-    data_mem_3.io.cache_req.index <= _data_mem_3_io_cache_req_index_T @[cache_single_port.scala 142:48]
-    tag_mem_3.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 143:44]
-    data_mem_3.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 144:45]
-    tag_mem_3.io.tag_write.tag <= tag_mem_3.io.tag_read.tag @[cache_single_port.scala 145:41]
-    tag_mem_3.io.tag_write.visit <= tag_mem_3.io.tag_read.visit @[cache_single_port.scala 145:41]
-    tag_mem_3.io.tag_write.dirty <= tag_mem_3.io.tag_read.dirty @[cache_single_port.scala 145:41]
-    tag_mem_3.io.tag_write.valid <= tag_mem_3.io.tag_read.valid @[cache_single_port.scala 145:41]
-    data_mem_3.io.data_write.data <= data_mem_3.io.data_read.data @[cache_single_port.scala 146:43]
-    data_mem_3.io.enable <= UInt<1>("h1") @[cache_single_port.scala 147:39]
-    io.cpu_response.ready <= UInt<1>("h0") @[cache_single_port.scala 150:31]
-    io.cpu_response.data <= UInt<1>("h0") @[cache_single_port.scala 151:30]
-    io.mem_io.aw.valid <= UInt<1>("h0") @[cache_single_port.scala 153:28]
-    io.mem_io.aw.bits.addr <= cpu_request_addr_reg @[cache_single_port.scala 154:32]
-    io.mem_io.aw.bits.len <= UInt<1>("h1") @[cache_single_port.scala 155:31]
-    io.mem_io.aw.bits.size <= UInt<2>("h3") @[cache_single_port.scala 156:32]
-    io.mem_io.aw.bits.burst <= UInt<1>("h1") @[cache_single_port.scala 157:33]
-    io.mem_io.aw.bits.id <= UInt<1>("h0") @[cache_single_port.scala 158:30]
-    io.mem_io.ar.valid <= UInt<1>("h0") @[cache_single_port.scala 160:28]
-    io.mem_io.ar.bits.addr <= cpu_request_addr_reg @[cache_single_port.scala 161:32]
-    io.mem_io.ar.bits.len <= UInt<1>("h1") @[cache_single_port.scala 162:31]
-    io.mem_io.ar.bits.size <= UInt<2>("h3") @[cache_single_port.scala 163:32]
-    io.mem_io.ar.bits.burst <= UInt<1>("h1") @[cache_single_port.scala 164:33]
-    io.mem_io.ar.bits.id <= UInt<1>("h0") @[cache_single_port.scala 165:30]
-    io.mem_io.w.valid <= UInt<1>("h0") @[cache_single_port.scala 167:27]
-    io.mem_io.w.bits.strb <= UInt<8>("hff") @[cache_single_port.scala 168:31]
-    io.mem_io.w.bits.data <= UInt<1>("h0") @[cache_single_port.scala 169:31]
-    io.mem_io.w.bits.last <= last @[cache_single_port.scala 170:31]
-    io.mem_io.r.ready <= UInt<1>("h0") @[cache_single_port.scala 172:27]
-    io.mem_io.b.ready <= UInt<1>("h0") @[cache_single_port.scala 174:27]
+    wire cache_data : UInt<64>[2] @[cache_single_port.scala 143:33]
+    cache_data[0] <= UInt<64>("h0") @[cache_single_port.scala 143:33]
+    cache_data[1] <= UInt<64>("h0") @[cache_single_port.scala 143:33]
+    tag_mem_0.io.cache_req.index <= cpu_request_addr_index @[cache_single_port.scala 146:47]
+    node _data_mem_0_io_cache_req_index_T = bits(io.cpu_request.addr, 9, 4) @[cache_single_port.scala 147:70]
+    data_mem_0.io.cache_req.index <= _data_mem_0_io_cache_req_index_T @[cache_single_port.scala 147:48]
+    tag_mem_0.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 148:44]
+    data_mem_0.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 149:45]
+    tag_mem_0.io.tag_write.tag <= tag_mem_0.io.tag_read.tag @[cache_single_port.scala 150:41]
+    tag_mem_0.io.tag_write.visit <= tag_mem_0.io.tag_read.visit @[cache_single_port.scala 150:41]
+    tag_mem_0.io.tag_write.dirty <= tag_mem_0.io.tag_read.dirty @[cache_single_port.scala 150:41]
+    tag_mem_0.io.tag_write.valid <= tag_mem_0.io.tag_read.valid @[cache_single_port.scala 150:41]
+    data_mem_0.io.data_write.data <= data_mem_0.io.data_read.data @[cache_single_port.scala 151:43]
+    data_mem_0.io.enable <= UInt<1>("h1") @[cache_single_port.scala 152:39]
+    tag_mem_1.io.cache_req.index <= cpu_request_addr_index @[cache_single_port.scala 146:47]
+    node _data_mem_1_io_cache_req_index_T = bits(io.cpu_request.addr, 9, 4) @[cache_single_port.scala 147:70]
+    data_mem_1.io.cache_req.index <= _data_mem_1_io_cache_req_index_T @[cache_single_port.scala 147:48]
+    tag_mem_1.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 148:44]
+    data_mem_1.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 149:45]
+    tag_mem_1.io.tag_write.tag <= tag_mem_1.io.tag_read.tag @[cache_single_port.scala 150:41]
+    tag_mem_1.io.tag_write.visit <= tag_mem_1.io.tag_read.visit @[cache_single_port.scala 150:41]
+    tag_mem_1.io.tag_write.dirty <= tag_mem_1.io.tag_read.dirty @[cache_single_port.scala 150:41]
+    tag_mem_1.io.tag_write.valid <= tag_mem_1.io.tag_read.valid @[cache_single_port.scala 150:41]
+    data_mem_1.io.data_write.data <= data_mem_1.io.data_read.data @[cache_single_port.scala 151:43]
+    data_mem_1.io.enable <= UInt<1>("h1") @[cache_single_port.scala 152:39]
+    tag_mem_2.io.cache_req.index <= cpu_request_addr_index @[cache_single_port.scala 146:47]
+    node _data_mem_2_io_cache_req_index_T = bits(io.cpu_request.addr, 9, 4) @[cache_single_port.scala 147:70]
+    data_mem_2.io.cache_req.index <= _data_mem_2_io_cache_req_index_T @[cache_single_port.scala 147:48]
+    tag_mem_2.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 148:44]
+    data_mem_2.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 149:45]
+    tag_mem_2.io.tag_write.tag <= tag_mem_2.io.tag_read.tag @[cache_single_port.scala 150:41]
+    tag_mem_2.io.tag_write.visit <= tag_mem_2.io.tag_read.visit @[cache_single_port.scala 150:41]
+    tag_mem_2.io.tag_write.dirty <= tag_mem_2.io.tag_read.dirty @[cache_single_port.scala 150:41]
+    tag_mem_2.io.tag_write.valid <= tag_mem_2.io.tag_read.valid @[cache_single_port.scala 150:41]
+    data_mem_2.io.data_write.data <= data_mem_2.io.data_read.data @[cache_single_port.scala 151:43]
+    data_mem_2.io.enable <= UInt<1>("h1") @[cache_single_port.scala 152:39]
+    tag_mem_3.io.cache_req.index <= cpu_request_addr_index @[cache_single_port.scala 146:47]
+    node _data_mem_3_io_cache_req_index_T = bits(io.cpu_request.addr, 9, 4) @[cache_single_port.scala 147:70]
+    data_mem_3.io.cache_req.index <= _data_mem_3_io_cache_req_index_T @[cache_single_port.scala 147:48]
+    tag_mem_3.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 148:44]
+    data_mem_3.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 149:45]
+    tag_mem_3.io.tag_write.tag <= tag_mem_3.io.tag_read.tag @[cache_single_port.scala 150:41]
+    tag_mem_3.io.tag_write.visit <= tag_mem_3.io.tag_read.visit @[cache_single_port.scala 150:41]
+    tag_mem_3.io.tag_write.dirty <= tag_mem_3.io.tag_read.dirty @[cache_single_port.scala 150:41]
+    tag_mem_3.io.tag_write.valid <= tag_mem_3.io.tag_read.valid @[cache_single_port.scala 150:41]
+    data_mem_3.io.data_write.data <= data_mem_3.io.data_read.data @[cache_single_port.scala 151:43]
+    data_mem_3.io.enable <= UInt<1>("h1") @[cache_single_port.scala 152:39]
+    io.cpu_response.ready <= UInt<1>("h0") @[cache_single_port.scala 155:31]
+    io.cpu_response.data <= UInt<1>("h0") @[cache_single_port.scala 156:30]
+    io.mem_io.aw.valid <= UInt<1>("h0") @[cache_single_port.scala 158:28]
+    io.mem_io.aw.bits.addr <= cpu_request_addr_reg @[cache_single_port.scala 159:32]
+    io.mem_io.aw.bits.len <= UInt<1>("h1") @[cache_single_port.scala 160:31]
+    io.mem_io.aw.bits.size <= UInt<2>("h3") @[cache_single_port.scala 161:32]
+    io.mem_io.aw.bits.burst <= UInt<1>("h1") @[cache_single_port.scala 162:33]
+    io.mem_io.aw.bits.id <= UInt<1>("h0") @[cache_single_port.scala 163:30]
+    io.mem_io.ar.valid <= UInt<1>("h0") @[cache_single_port.scala 165:28]
+    io.mem_io.ar.bits.addr <= cpu_request_addr_reg @[cache_single_port.scala 166:32]
+    io.mem_io.ar.bits.len <= UInt<1>("h1") @[cache_single_port.scala 167:31]
+    io.mem_io.ar.bits.size <= UInt<2>("h3") @[cache_single_port.scala 168:32]
+    io.mem_io.ar.bits.burst <= UInt<1>("h1") @[cache_single_port.scala 169:33]
+    io.mem_io.ar.bits.id <= UInt<1>("h0") @[cache_single_port.scala 170:30]
+    io.mem_io.w.valid <= UInt<1>("h0") @[cache_single_port.scala 172:27]
+    io.mem_io.w.bits.strb <= UInt<8>("hff") @[cache_single_port.scala 173:31]
+    io.mem_io.w.bits.data <= UInt<1>("h0") @[cache_single_port.scala 174:31]
+    io.mem_io.w.bits.last <= last @[cache_single_port.scala 175:31]
+    io.mem_io.r.ready <= UInt<1>("h0") @[cache_single_port.scala 177:27]
+    io.mem_io.b.ready <= UInt<1>("h0") @[cache_single_port.scala 179:27]
     wire response_data : UInt<128>
     response_data <= UInt<128>("h0")
     wire max : UInt<2>
     max <= UInt<2>("h0")
-    wire visit : UInt<8>[4] @[cache_single_port.scala 178:28]
-    visit[0] <= UInt<8>("h0") @[cache_single_port.scala 178:28]
-    visit[1] <= UInt<8>("h0") @[cache_single_port.scala 178:28]
-    visit[2] <= UInt<8>("h0") @[cache_single_port.scala 178:28]
-    visit[3] <= UInt<8>("h0") @[cache_single_port.scala 178:28]
+    wire visit : UInt<8>[4] @[cache_single_port.scala 183:28]
+    visit[0] <= UInt<8>("h0") @[cache_single_port.scala 183:28]
+    visit[1] <= UInt<8>("h0") @[cache_single_port.scala 183:28]
+    visit[2] <= UInt<8>("h0") @[cache_single_port.scala 183:28]
+    visit[3] <= UInt<8>("h0") @[cache_single_port.scala 183:28]
     wire compare_1_0 : UInt<1>
     compare_1_0 <= UInt<1>("h0")
     wire compare_2_3 : UInt<1>
@@ -6398,1289 +6398,1289 @@ circuit myCPU :
       index_in_line <= _wrap_value_T_5 @[Counter.scala 78:15]
       line_last <= wrap_wrap_2 @[Counter.scala 120:23]
     reg flush_over : UInt<1>, clock with :
-      reset => (reset, UInt<1>("h0")) @[cache_single_port.scala 186:33]
-    flush_loop_enable <= UInt<1>("h0") @[cache_single_port.scala 188:27]
-    index_in_line_enable <= UInt<1>("h0") @[cache_single_port.scala 189:30]
-    node _T = asUInt(UInt<1>("h0")) @[cache_single_port.scala 200:28]
-    node _T_1 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-    node _T_2 = eq(_T, _T_1) @[cache_single_port.scala 200:28]
-    when _T_2 : @[cache_single_port.scala 200:28]
-      node _T_3 = and(io.flush, io.cpu_request.valid) @[cache_single_port.scala 202:39]
-      when _T_3 : @[cache_single_port.scala 202:63]
-        next_state <= UInt<4>("hd") @[cache_single_port.scala 203:44]
+      reset => (reset, UInt<1>("h0")) @[cache_single_port.scala 191:33]
+    flush_loop_enable <= UInt<1>("h0") @[cache_single_port.scala 193:27]
+    index_in_line_enable <= UInt<1>("h0") @[cache_single_port.scala 194:30]
+    node _T = asUInt(UInt<1>("h0")) @[cache_single_port.scala 205:28]
+    node _T_1 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+    node _T_2 = eq(_T, _T_1) @[cache_single_port.scala 205:28]
+    when _T_2 : @[cache_single_port.scala 205:28]
+      node _T_3 = and(io.flush, io.cpu_request.valid) @[cache_single_port.scala 207:39]
+      when _T_3 : @[cache_single_port.scala 207:63]
+        next_state <= UInt<4>("hd") @[cache_single_port.scala 208:44]
       else :
-        node _T_4 = geq(align_addr, UInt<32>("h80000000")) @[cache_single_port.scala 205:52]
-        node _T_5 = and(io.cpu_request.valid, _T_4) @[cache_single_port.scala 204:57]
-        node _T_6 = leq(align_addr, UInt<32>("h88000000")) @[cache_single_port.scala 206:52]
-        node _T_7 = and(_T_5, _T_6) @[cache_single_port.scala 205:69]
-        when _T_7 : @[cache_single_port.scala 206:69]
-          next_state <= UInt<3>("h6") @[cache_single_port.scala 208:44]
+        node _T_4 = geq(align_addr, UInt<32>("h80000000")) @[cache_single_port.scala 210:52]
+        node _T_5 = and(io.cpu_request.valid, _T_4) @[cache_single_port.scala 209:57]
+        node _T_6 = leq(align_addr, UInt<32>("h88000000")) @[cache_single_port.scala 211:52]
+        node _T_7 = and(_T_5, _T_6) @[cache_single_port.scala 210:69]
+        when _T_7 : @[cache_single_port.scala 211:69]
+          next_state <= UInt<3>("h6") @[cache_single_port.scala 213:44]
         else :
-          when io.cpu_request.valid : @[cache_single_port.scala 209:57]
-            when io.cpu_request.rw : @[cache_single_port.scala 210:56]
-              next_state <= UInt<2>("h2") @[cache_single_port.scala 211:52]
+          when io.cpu_request.valid : @[cache_single_port.scala 214:57]
+            when io.cpu_request.rw : @[cache_single_port.scala 215:56]
+              next_state <= UInt<2>("h2") @[cache_single_port.scala 216:52]
             else :
-              next_state <= UInt<1>("h1") @[cache_single_port.scala 213:52]
+              next_state <= UInt<1>("h1") @[cache_single_port.scala 218:52]
           else :
-            next_state <= UInt<1>("h0") @[cache_single_port.scala 216:44]
+            next_state <= UInt<1>("h0") @[cache_single_port.scala 221:44]
     else :
-      node _T_8 = asUInt(UInt<4>("hd")) @[cache_single_port.scala 200:28]
-      node _T_9 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-      node _T_10 = eq(_T_8, _T_9) @[cache_single_port.scala 200:28]
-      when _T_10 : @[cache_single_port.scala 200:28]
-        when flush_over : @[cache_single_port.scala 224:49]
-          next_state <= UInt<1>("h0") @[cache_single_port.scala 225:52]
-          flush_loop <= UInt<1>("h0") @[cache_single_port.scala 226:52]
-          flush_over <= UInt<1>("h0") @[cache_single_port.scala 227:52]
-          io.cpu_response.ready <= UInt<1>("h1") @[cache_single_port.scala 228:63]
+      node _T_8 = asUInt(UInt<4>("hd")) @[cache_single_port.scala 205:28]
+      node _T_9 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+      node _T_10 = eq(_T_8, _T_9) @[cache_single_port.scala 205:28]
+      when _T_10 : @[cache_single_port.scala 205:28]
+        when flush_over : @[cache_single_port.scala 229:49]
+          next_state <= UInt<1>("h0") @[cache_single_port.scala 230:52]
+          flush_loop <= UInt<1>("h0") @[cache_single_port.scala 231:52]
+          flush_over <= UInt<1>("h0") @[cache_single_port.scala 232:52]
+          io.cpu_response.ready <= UInt<1>("h1") @[cache_single_port.scala 233:63]
         else :
-          next_state <= UInt<4>("he") @[cache_single_port.scala 230:52]
+          next_state <= UInt<4>("he") @[cache_single_port.scala 235:52]
       else :
-        node _T_11 = asUInt(UInt<4>("he")) @[cache_single_port.scala 200:28]
-        node _T_12 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-        node _T_13 = eq(_T_11, _T_12) @[cache_single_port.scala 200:28]
-        when _T_13 : @[cache_single_port.scala 200:28]
-          node _T_14 = eq(UInt<1>("h0"), UInt<1>("h0")) @[cache_single_port.scala 236:30]
-          when _T_14 : @[cache_single_port.scala 236:42]
-            tag_mem_0.io.cache_req.index <= flush_loop @[cache_single_port.scala 238:71]
-            tag_mem_1.io.cache_req.index <= flush_loop @[cache_single_port.scala 238:71]
-            tag_mem_2.io.cache_req.index <= flush_loop @[cache_single_port.scala 238:71]
-            tag_mem_3.io.cache_req.index <= flush_loop @[cache_single_port.scala 238:71]
-            is_match[0] <= tag_mem_0.io.tag_read.valid @[cache_single_port.scala 241:42]
-            is_match[1] <= tag_mem_1.io.tag_read.valid @[cache_single_port.scala 241:42]
-            is_match[2] <= tag_mem_2.io.tag_read.valid @[cache_single_port.scala 241:42]
-            is_match[3] <= tag_mem_3.io.tag_read.valid @[cache_single_port.scala 241:42]
-            node _T_15 = eq(UInt<1>("h0"), index_in_line) @[cache_single_port.scala 243:50]
-            when _T_15 : @[cache_single_port.scala 243:68]
-              when is_match[0] : @[cache_single_port.scala 244:66]
-                next_state <= UInt<5>("h10") @[cache_single_port.scala 245:68]
+        node _T_11 = asUInt(UInt<4>("he")) @[cache_single_port.scala 205:28]
+        node _T_12 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+        node _T_13 = eq(_T_11, _T_12) @[cache_single_port.scala 205:28]
+        when _T_13 : @[cache_single_port.scala 205:28]
+          node _T_14 = eq(UInt<1>("h0"), UInt<1>("h0")) @[cache_single_port.scala 241:30]
+          when _T_14 : @[cache_single_port.scala 241:42]
+            tag_mem_0.io.cache_req.index <= flush_loop @[cache_single_port.scala 243:71]
+            tag_mem_1.io.cache_req.index <= flush_loop @[cache_single_port.scala 243:71]
+            tag_mem_2.io.cache_req.index <= flush_loop @[cache_single_port.scala 243:71]
+            tag_mem_3.io.cache_req.index <= flush_loop @[cache_single_port.scala 243:71]
+            is_match[0] <= tag_mem_0.io.tag_read.valid @[cache_single_port.scala 246:42]
+            is_match[1] <= tag_mem_1.io.tag_read.valid @[cache_single_port.scala 246:42]
+            is_match[2] <= tag_mem_2.io.tag_read.valid @[cache_single_port.scala 246:42]
+            is_match[3] <= tag_mem_3.io.tag_read.valid @[cache_single_port.scala 246:42]
+            node _T_15 = eq(UInt<1>("h0"), index_in_line) @[cache_single_port.scala 248:50]
+            when _T_15 : @[cache_single_port.scala 248:68]
+              when is_match[0] : @[cache_single_port.scala 249:66]
+                next_state <= UInt<5>("h10") @[cache_single_port.scala 250:68]
                 node writeback_addr_hi = cat(tag_mem_0.io.tag_read.tag, flush_loop) @[Cat.scala 31:58]
                 node _writeback_addr_T = cat(writeback_addr_hi, UInt<4>("h0")) @[Cat.scala 31:58]
-                writeback_addr <= _writeback_addr_T @[cache_single_port.scala 246:72]
+                writeback_addr <= _writeback_addr_T @[cache_single_port.scala 251:72]
               else :
-                node _T_16 = eq(index_in_line, UInt<2>("h3")) @[cache_single_port.scala 247:76]
-                node _T_17 = eq(_T_16, UInt<1>("h0")) @[cache_single_port.scala 247:60]
-                when _T_17 : @[cache_single_port.scala 247:95]
-                  next_state <= UInt<4>("he") @[cache_single_port.scala 248:68]
-                  index_in_line_enable <= UInt<1>("h1") @[cache_single_port.scala 249:78]
+                node _T_16 = eq(index_in_line, UInt<2>("h3")) @[cache_single_port.scala 252:76]
+                node _T_17 = eq(_T_16, UInt<1>("h0")) @[cache_single_port.scala 252:60]
+                when _T_17 : @[cache_single_port.scala 252:95]
+                  next_state <= UInt<4>("he") @[cache_single_port.scala 253:68]
+                  index_in_line_enable <= UInt<1>("h1") @[cache_single_port.scala 254:78]
                 else :
-                  next_state <= UInt<4>("hd") @[cache_single_port.scala 251:68]
-                  node _T_18 = eq(flush_loop, UInt<6>("h3f")) @[cache_single_port.scala 252:73]
-                  when _T_18 : @[cache_single_port.scala 252:91]
-                    flush_over <= UInt<1>("h1") @[cache_single_port.scala 253:76]
+                  next_state <= UInt<4>("hd") @[cache_single_port.scala 256:68]
+                  node _T_18 = eq(flush_loop, UInt<6>("h3f")) @[cache_single_port.scala 257:73]
+                  when _T_18 : @[cache_single_port.scala 257:91]
+                    flush_over <= UInt<1>("h1") @[cache_single_port.scala 258:76]
                   else :
-                    flush_loop_enable <= UInt<1>("h1") @[cache_single_port.scala 255:83]
-                    index_in_line <= UInt<1>("h0") @[cache_single_port.scala 256:79]
-            node _T_19 = eq(UInt<1>("h1"), index_in_line) @[cache_single_port.scala 243:50]
-            when _T_19 : @[cache_single_port.scala 243:68]
-              when is_match[1] : @[cache_single_port.scala 244:66]
-                next_state <= UInt<5>("h10") @[cache_single_port.scala 245:68]
+                    flush_loop_enable <= UInt<1>("h1") @[cache_single_port.scala 260:83]
+                    index_in_line <= UInt<1>("h0") @[cache_single_port.scala 261:79]
+            node _T_19 = eq(UInt<1>("h1"), index_in_line) @[cache_single_port.scala 248:50]
+            when _T_19 : @[cache_single_port.scala 248:68]
+              when is_match[1] : @[cache_single_port.scala 249:66]
+                next_state <= UInt<5>("h10") @[cache_single_port.scala 250:68]
                 node writeback_addr_hi_1 = cat(tag_mem_1.io.tag_read.tag, flush_loop) @[Cat.scala 31:58]
                 node _writeback_addr_T_1 = cat(writeback_addr_hi_1, UInt<4>("h0")) @[Cat.scala 31:58]
-                writeback_addr <= _writeback_addr_T_1 @[cache_single_port.scala 246:72]
+                writeback_addr <= _writeback_addr_T_1 @[cache_single_port.scala 251:72]
               else :
-                node _T_20 = eq(index_in_line, UInt<2>("h3")) @[cache_single_port.scala 247:76]
-                node _T_21 = eq(_T_20, UInt<1>("h0")) @[cache_single_port.scala 247:60]
-                when _T_21 : @[cache_single_port.scala 247:95]
-                  next_state <= UInt<4>("he") @[cache_single_port.scala 248:68]
-                  index_in_line_enable <= UInt<1>("h1") @[cache_single_port.scala 249:78]
+                node _T_20 = eq(index_in_line, UInt<2>("h3")) @[cache_single_port.scala 252:76]
+                node _T_21 = eq(_T_20, UInt<1>("h0")) @[cache_single_port.scala 252:60]
+                when _T_21 : @[cache_single_port.scala 252:95]
+                  next_state <= UInt<4>("he") @[cache_single_port.scala 253:68]
+                  index_in_line_enable <= UInt<1>("h1") @[cache_single_port.scala 254:78]
                 else :
-                  next_state <= UInt<4>("hd") @[cache_single_port.scala 251:68]
-                  node _T_22 = eq(flush_loop, UInt<6>("h3f")) @[cache_single_port.scala 252:73]
-                  when _T_22 : @[cache_single_port.scala 252:91]
-                    flush_over <= UInt<1>("h1") @[cache_single_port.scala 253:76]
+                  next_state <= UInt<4>("hd") @[cache_single_port.scala 256:68]
+                  node _T_22 = eq(flush_loop, UInt<6>("h3f")) @[cache_single_port.scala 257:73]
+                  when _T_22 : @[cache_single_port.scala 257:91]
+                    flush_over <= UInt<1>("h1") @[cache_single_port.scala 258:76]
                   else :
-                    flush_loop_enable <= UInt<1>("h1") @[cache_single_port.scala 255:83]
-                    index_in_line <= UInt<1>("h0") @[cache_single_port.scala 256:79]
-            node _T_23 = eq(UInt<2>("h2"), index_in_line) @[cache_single_port.scala 243:50]
-            when _T_23 : @[cache_single_port.scala 243:68]
-              when is_match[2] : @[cache_single_port.scala 244:66]
-                next_state <= UInt<5>("h10") @[cache_single_port.scala 245:68]
+                    flush_loop_enable <= UInt<1>("h1") @[cache_single_port.scala 260:83]
+                    index_in_line <= UInt<1>("h0") @[cache_single_port.scala 261:79]
+            node _T_23 = eq(UInt<2>("h2"), index_in_line) @[cache_single_port.scala 248:50]
+            when _T_23 : @[cache_single_port.scala 248:68]
+              when is_match[2] : @[cache_single_port.scala 249:66]
+                next_state <= UInt<5>("h10") @[cache_single_port.scala 250:68]
                 node writeback_addr_hi_2 = cat(tag_mem_2.io.tag_read.tag, flush_loop) @[Cat.scala 31:58]
                 node _writeback_addr_T_2 = cat(writeback_addr_hi_2, UInt<4>("h0")) @[Cat.scala 31:58]
-                writeback_addr <= _writeback_addr_T_2 @[cache_single_port.scala 246:72]
+                writeback_addr <= _writeback_addr_T_2 @[cache_single_port.scala 251:72]
               else :
-                node _T_24 = eq(index_in_line, UInt<2>("h3")) @[cache_single_port.scala 247:76]
-                node _T_25 = eq(_T_24, UInt<1>("h0")) @[cache_single_port.scala 247:60]
-                when _T_25 : @[cache_single_port.scala 247:95]
-                  next_state <= UInt<4>("he") @[cache_single_port.scala 248:68]
-                  index_in_line_enable <= UInt<1>("h1") @[cache_single_port.scala 249:78]
+                node _T_24 = eq(index_in_line, UInt<2>("h3")) @[cache_single_port.scala 252:76]
+                node _T_25 = eq(_T_24, UInt<1>("h0")) @[cache_single_port.scala 252:60]
+                when _T_25 : @[cache_single_port.scala 252:95]
+                  next_state <= UInt<4>("he") @[cache_single_port.scala 253:68]
+                  index_in_line_enable <= UInt<1>("h1") @[cache_single_port.scala 254:78]
                 else :
-                  next_state <= UInt<4>("hd") @[cache_single_port.scala 251:68]
-                  node _T_26 = eq(flush_loop, UInt<6>("h3f")) @[cache_single_port.scala 252:73]
-                  when _T_26 : @[cache_single_port.scala 252:91]
-                    flush_over <= UInt<1>("h1") @[cache_single_port.scala 253:76]
+                  next_state <= UInt<4>("hd") @[cache_single_port.scala 256:68]
+                  node _T_26 = eq(flush_loop, UInt<6>("h3f")) @[cache_single_port.scala 257:73]
+                  when _T_26 : @[cache_single_port.scala 257:91]
+                    flush_over <= UInt<1>("h1") @[cache_single_port.scala 258:76]
                   else :
-                    flush_loop_enable <= UInt<1>("h1") @[cache_single_port.scala 255:83]
-                    index_in_line <= UInt<1>("h0") @[cache_single_port.scala 256:79]
-            node _T_27 = eq(UInt<2>("h3"), index_in_line) @[cache_single_port.scala 243:50]
-            when _T_27 : @[cache_single_port.scala 243:68]
-              when is_match[3] : @[cache_single_port.scala 244:66]
-                next_state <= UInt<5>("h10") @[cache_single_port.scala 245:68]
+                    flush_loop_enable <= UInt<1>("h1") @[cache_single_port.scala 260:83]
+                    index_in_line <= UInt<1>("h0") @[cache_single_port.scala 261:79]
+            node _T_27 = eq(UInt<2>("h3"), index_in_line) @[cache_single_port.scala 248:50]
+            when _T_27 : @[cache_single_port.scala 248:68]
+              when is_match[3] : @[cache_single_port.scala 249:66]
+                next_state <= UInt<5>("h10") @[cache_single_port.scala 250:68]
                 node writeback_addr_hi_3 = cat(tag_mem_3.io.tag_read.tag, flush_loop) @[Cat.scala 31:58]
                 node _writeback_addr_T_3 = cat(writeback_addr_hi_3, UInt<4>("h0")) @[Cat.scala 31:58]
-                writeback_addr <= _writeback_addr_T_3 @[cache_single_port.scala 246:72]
+                writeback_addr <= _writeback_addr_T_3 @[cache_single_port.scala 251:72]
               else :
-                node _T_28 = eq(index_in_line, UInt<2>("h3")) @[cache_single_port.scala 247:76]
-                node _T_29 = eq(_T_28, UInt<1>("h0")) @[cache_single_port.scala 247:60]
-                when _T_29 : @[cache_single_port.scala 247:95]
-                  next_state <= UInt<4>("he") @[cache_single_port.scala 248:68]
-                  index_in_line_enable <= UInt<1>("h1") @[cache_single_port.scala 249:78]
+                node _T_28 = eq(index_in_line, UInt<2>("h3")) @[cache_single_port.scala 252:76]
+                node _T_29 = eq(_T_28, UInt<1>("h0")) @[cache_single_port.scala 252:60]
+                when _T_29 : @[cache_single_port.scala 252:95]
+                  next_state <= UInt<4>("he") @[cache_single_port.scala 253:68]
+                  index_in_line_enable <= UInt<1>("h1") @[cache_single_port.scala 254:78]
                 else :
-                  next_state <= UInt<4>("hd") @[cache_single_port.scala 251:68]
-                  node _T_30 = eq(flush_loop, UInt<6>("h3f")) @[cache_single_port.scala 252:73]
-                  when _T_30 : @[cache_single_port.scala 252:91]
-                    flush_over <= UInt<1>("h1") @[cache_single_port.scala 253:76]
+                  next_state <= UInt<4>("hd") @[cache_single_port.scala 256:68]
+                  node _T_30 = eq(flush_loop, UInt<6>("h3f")) @[cache_single_port.scala 257:73]
+                  when _T_30 : @[cache_single_port.scala 257:91]
+                    flush_over <= UInt<1>("h1") @[cache_single_port.scala 258:76]
                   else :
-                    flush_loop_enable <= UInt<1>("h1") @[cache_single_port.scala 255:83]
-                    index_in_line <= UInt<1>("h0") @[cache_single_port.scala 256:79]
+                    flush_loop_enable <= UInt<1>("h1") @[cache_single_port.scala 260:83]
+                    index_in_line <= UInt<1>("h0") @[cache_single_port.scala 261:79]
           else :
-            tag_mem_0.io.cache_req.index <= flush_loop @[cache_single_port.scala 263:71]
-            tag_mem_1.io.cache_req.index <= flush_loop @[cache_single_port.scala 263:71]
-            tag_mem_2.io.cache_req.index <= flush_loop @[cache_single_port.scala 263:71]
-            tag_mem_3.io.cache_req.index <= flush_loop @[cache_single_port.scala 263:71]
-            tag_mem_0.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 267:68]
-            tag_mem_0.io.tag_write.tag <= tag_mem_0.io.tag_read.tag @[cache_single_port.scala 268:69]
-            tag_mem_0.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 269:71]
-            tag_mem_0.io.tag_write.dirty <= UInt<1>("h0") @[cache_single_port.scala 270:71]
-            tag_mem_0.io.tag_write.valid <= UInt<1>("h0") @[cache_single_port.scala 271:71]
-            tag_mem_1.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 267:68]
-            tag_mem_1.io.tag_write.tag <= tag_mem_1.io.tag_read.tag @[cache_single_port.scala 268:69]
-            tag_mem_1.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 269:71]
-            tag_mem_1.io.tag_write.dirty <= UInt<1>("h0") @[cache_single_port.scala 270:71]
-            tag_mem_1.io.tag_write.valid <= UInt<1>("h0") @[cache_single_port.scala 271:71]
-            tag_mem_2.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 267:68]
-            tag_mem_2.io.tag_write.tag <= tag_mem_2.io.tag_read.tag @[cache_single_port.scala 268:69]
-            tag_mem_2.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 269:71]
-            tag_mem_2.io.tag_write.dirty <= UInt<1>("h0") @[cache_single_port.scala 270:71]
-            tag_mem_2.io.tag_write.valid <= UInt<1>("h0") @[cache_single_port.scala 271:71]
-            tag_mem_3.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 267:68]
-            tag_mem_3.io.tag_write.tag <= tag_mem_3.io.tag_read.tag @[cache_single_port.scala 268:69]
-            tag_mem_3.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 269:71]
-            tag_mem_3.io.tag_write.dirty <= UInt<1>("h0") @[cache_single_port.scala 270:71]
-            tag_mem_3.io.tag_write.valid <= UInt<1>("h0") @[cache_single_port.scala 271:71]
-            next_state <= UInt<4>("hd") @[cache_single_port.scala 274:44]
-            flush_loop_enable <= UInt<1>("h1") @[cache_single_port.scala 275:51]
-            node _T_31 = eq(flush_loop, UInt<6>("h3f")) @[cache_single_port.scala 276:49]
-            when _T_31 : @[cache_single_port.scala 276:67]
-              flush_over <= UInt<1>("h1") @[cache_single_port.scala 277:52]
+            tag_mem_0.io.cache_req.index <= flush_loop @[cache_single_port.scala 268:71]
+            tag_mem_1.io.cache_req.index <= flush_loop @[cache_single_port.scala 268:71]
+            tag_mem_2.io.cache_req.index <= flush_loop @[cache_single_port.scala 268:71]
+            tag_mem_3.io.cache_req.index <= flush_loop @[cache_single_port.scala 268:71]
+            tag_mem_0.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 272:68]
+            tag_mem_0.io.tag_write.tag <= tag_mem_0.io.tag_read.tag @[cache_single_port.scala 273:69]
+            tag_mem_0.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 274:71]
+            tag_mem_0.io.tag_write.dirty <= UInt<1>("h0") @[cache_single_port.scala 275:71]
+            tag_mem_0.io.tag_write.valid <= UInt<1>("h0") @[cache_single_port.scala 276:71]
+            tag_mem_1.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 272:68]
+            tag_mem_1.io.tag_write.tag <= tag_mem_1.io.tag_read.tag @[cache_single_port.scala 273:69]
+            tag_mem_1.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 274:71]
+            tag_mem_1.io.tag_write.dirty <= UInt<1>("h0") @[cache_single_port.scala 275:71]
+            tag_mem_1.io.tag_write.valid <= UInt<1>("h0") @[cache_single_port.scala 276:71]
+            tag_mem_2.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 272:68]
+            tag_mem_2.io.tag_write.tag <= tag_mem_2.io.tag_read.tag @[cache_single_port.scala 273:69]
+            tag_mem_2.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 274:71]
+            tag_mem_2.io.tag_write.dirty <= UInt<1>("h0") @[cache_single_port.scala 275:71]
+            tag_mem_2.io.tag_write.valid <= UInt<1>("h0") @[cache_single_port.scala 276:71]
+            tag_mem_3.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 272:68]
+            tag_mem_3.io.tag_write.tag <= tag_mem_3.io.tag_read.tag @[cache_single_port.scala 273:69]
+            tag_mem_3.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 274:71]
+            tag_mem_3.io.tag_write.dirty <= UInt<1>("h0") @[cache_single_port.scala 275:71]
+            tag_mem_3.io.tag_write.valid <= UInt<1>("h0") @[cache_single_port.scala 276:71]
+            next_state <= UInt<4>("hd") @[cache_single_port.scala 279:44]
+            flush_loop_enable <= UInt<1>("h1") @[cache_single_port.scala 280:51]
+            node _T_31 = eq(flush_loop, UInt<6>("h3f")) @[cache_single_port.scala 281:49]
+            when _T_31 : @[cache_single_port.scala 281:67]
+              flush_over <= UInt<1>("h1") @[cache_single_port.scala 282:52]
         else :
-          node _T_32 = asUInt(UInt<5>("h10")) @[cache_single_port.scala 200:28]
-          node _T_33 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-          node _T_34 = eq(_T_32, _T_33) @[cache_single_port.scala 200:28]
-          when _T_34 : @[cache_single_port.scala 200:28]
-            node _T_35 = eq(UInt<1>("h0"), index_in_line) @[cache_single_port.scala 283:42]
-            when _T_35 : @[cache_single_port.scala 283:60]
-              data_mem_0.io.cache_req.index <= flush_loop @[cache_single_port.scala 284:72]
-              data_mem_0.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 285:69]
-            node _T_36 = eq(UInt<1>("h1"), index_in_line) @[cache_single_port.scala 283:42]
-            when _T_36 : @[cache_single_port.scala 283:60]
-              data_mem_1.io.cache_req.index <= flush_loop @[cache_single_port.scala 284:72]
-              data_mem_1.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 285:69]
-            node _T_37 = eq(UInt<2>("h2"), index_in_line) @[cache_single_port.scala 283:42]
-            when _T_37 : @[cache_single_port.scala 283:60]
-              data_mem_2.io.cache_req.index <= flush_loop @[cache_single_port.scala 284:72]
-              data_mem_2.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 285:69]
-            node _T_38 = eq(UInt<2>("h3"), index_in_line) @[cache_single_port.scala 283:42]
-            when _T_38 : @[cache_single_port.scala 283:60]
-              data_mem_3.io.cache_req.index <= flush_loop @[cache_single_port.scala 284:72]
-              data_mem_3.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 285:69]
-            io.mem_io.aw.valid <= UInt<1>("h1") @[cache_single_port.scala 289:44]
-            io.mem_io.aw.bits.len <= UInt<1>("h1") @[cache_single_port.scala 290:47]
-            io.mem_io.aw.bits.addr <= writeback_addr @[cache_single_port.scala 291:48]
-            next_state <= UInt<5>("h10") @[cache_single_port.scala 292:36]
-            when io.mem_io.aw.ready : @[cache_single_port.scala 293:49]
-              next_state <= UInt<4>("hf") @[cache_single_port.scala 294:44]
+          node _T_32 = asUInt(UInt<5>("h10")) @[cache_single_port.scala 205:28]
+          node _T_33 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+          node _T_34 = eq(_T_32, _T_33) @[cache_single_port.scala 205:28]
+          when _T_34 : @[cache_single_port.scala 205:28]
+            node _T_35 = eq(UInt<1>("h0"), index_in_line) @[cache_single_port.scala 288:42]
+            when _T_35 : @[cache_single_port.scala 288:60]
+              data_mem_0.io.cache_req.index <= flush_loop @[cache_single_port.scala 289:72]
+              data_mem_0.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 290:69]
+            node _T_36 = eq(UInt<1>("h1"), index_in_line) @[cache_single_port.scala 288:42]
+            when _T_36 : @[cache_single_port.scala 288:60]
+              data_mem_1.io.cache_req.index <= flush_loop @[cache_single_port.scala 289:72]
+              data_mem_1.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 290:69]
+            node _T_37 = eq(UInt<2>("h2"), index_in_line) @[cache_single_port.scala 288:42]
+            when _T_37 : @[cache_single_port.scala 288:60]
+              data_mem_2.io.cache_req.index <= flush_loop @[cache_single_port.scala 289:72]
+              data_mem_2.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 290:69]
+            node _T_38 = eq(UInt<2>("h3"), index_in_line) @[cache_single_port.scala 288:42]
+            when _T_38 : @[cache_single_port.scala 288:60]
+              data_mem_3.io.cache_req.index <= flush_loop @[cache_single_port.scala 289:72]
+              data_mem_3.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 290:69]
+            io.mem_io.aw.valid <= UInt<1>("h1") @[cache_single_port.scala 294:44]
+            io.mem_io.aw.bits.len <= UInt<1>("h1") @[cache_single_port.scala 295:47]
+            io.mem_io.aw.bits.addr <= writeback_addr @[cache_single_port.scala 296:48]
+            next_state <= UInt<5>("h10") @[cache_single_port.scala 297:36]
+            when io.mem_io.aw.ready : @[cache_single_port.scala 298:49]
+              next_state <= UInt<4>("hf") @[cache_single_port.scala 299:44]
           else :
-            node _T_39 = asUInt(UInt<4>("hf")) @[cache_single_port.scala 200:28]
-            node _T_40 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-            node _T_41 = eq(_T_39, _T_40) @[cache_single_port.scala 200:28]
-            when _T_41 : @[cache_single_port.scala 200:28]
-              node _T_42 = eq(UInt<1>("h0"), index_in_line) @[cache_single_port.scala 299:42]
-              when _T_42 : @[cache_single_port.scala 299:60]
-                data_mem_0.io.cache_req.index <= flush_loop @[cache_single_port.scala 300:72]
-                data_mem_0.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 301:69]
-              node _T_43 = eq(UInt<1>("h1"), index_in_line) @[cache_single_port.scala 299:42]
-              when _T_43 : @[cache_single_port.scala 299:60]
-                data_mem_1.io.cache_req.index <= flush_loop @[cache_single_port.scala 300:72]
-                data_mem_1.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 301:69]
-              node _T_44 = eq(UInt<2>("h2"), index_in_line) @[cache_single_port.scala 299:42]
-              when _T_44 : @[cache_single_port.scala 299:60]
-                data_mem_2.io.cache_req.index <= flush_loop @[cache_single_port.scala 300:72]
-                data_mem_2.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 301:69]
-              node _T_45 = eq(UInt<2>("h3"), index_in_line) @[cache_single_port.scala 299:42]
-              when _T_45 : @[cache_single_port.scala 299:60]
-                data_mem_3.io.cache_req.index <= flush_loop @[cache_single_port.scala 300:72]
-                data_mem_3.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 301:69]
-              next_state <= UInt<4>("hf") @[cache_single_port.scala 305:36]
-              fill_block_en <= io.mem_io.w.ready @[cache_single_port.scala 306:39]
-              io.mem_io.w.bits.strb <= UInt<8>("hff") @[cache_single_port.scala 307:47]
-              io.mem_io.w.valid <= UInt<1>("h1") @[cache_single_port.scala 308:43]
-              node _T_46 = eq(UInt<1>("h0"), index_in_line) @[cache_single_port.scala 310:42]
-              when _T_46 : @[cache_single_port.scala 310:60]
-                node _T_47 = bits(data_mem_0.io.data_read.data, 63, 0) @[cache_single_port.scala 311:109]
-                node _T_48 = bits(data_mem_0.io.data_read.data, 127, 64) @[cache_single_port.scala 311:109]
-                wire _WIRE : UInt<64>[2] @[cache_single_port.scala 311:74]
-                _WIRE[0] <= _T_47 @[cache_single_port.scala 311:74]
-                _WIRE[1] <= _T_48 @[cache_single_port.scala 311:74]
-                cache_data[0] <= _WIRE[0] @[cache_single_port.scala 311:52]
-                cache_data[1] <= _WIRE[1] @[cache_single_port.scala 311:52]
-                io.mem_io.w.bits.data <= cache_data[index] @[cache_single_port.scala 312:63]
-              node _T_49 = eq(UInt<1>("h1"), index_in_line) @[cache_single_port.scala 310:42]
-              when _T_49 : @[cache_single_port.scala 310:60]
-                node _T_50 = bits(data_mem_1.io.data_read.data, 63, 0) @[cache_single_port.scala 311:109]
-                node _T_51 = bits(data_mem_1.io.data_read.data, 127, 64) @[cache_single_port.scala 311:109]
-                wire _WIRE_1 : UInt<64>[2] @[cache_single_port.scala 311:74]
-                _WIRE_1[0] <= _T_50 @[cache_single_port.scala 311:74]
-                _WIRE_1[1] <= _T_51 @[cache_single_port.scala 311:74]
-                cache_data[0] <= _WIRE_1[0] @[cache_single_port.scala 311:52]
-                cache_data[1] <= _WIRE_1[1] @[cache_single_port.scala 311:52]
-                io.mem_io.w.bits.data <= cache_data[index] @[cache_single_port.scala 312:63]
-              node _T_52 = eq(UInt<2>("h2"), index_in_line) @[cache_single_port.scala 310:42]
-              when _T_52 : @[cache_single_port.scala 310:60]
-                node _T_53 = bits(data_mem_2.io.data_read.data, 63, 0) @[cache_single_port.scala 311:109]
-                node _T_54 = bits(data_mem_2.io.data_read.data, 127, 64) @[cache_single_port.scala 311:109]
-                wire _WIRE_2 : UInt<64>[2] @[cache_single_port.scala 311:74]
-                _WIRE_2[0] <= _T_53 @[cache_single_port.scala 311:74]
-                _WIRE_2[1] <= _T_54 @[cache_single_port.scala 311:74]
-                cache_data[0] <= _WIRE_2[0] @[cache_single_port.scala 311:52]
-                cache_data[1] <= _WIRE_2[1] @[cache_single_port.scala 311:52]
-                io.mem_io.w.bits.data <= cache_data[index] @[cache_single_port.scala 312:63]
-              node _T_55 = eq(UInt<2>("h3"), index_in_line) @[cache_single_port.scala 310:42]
-              when _T_55 : @[cache_single_port.scala 310:60]
-                node _T_56 = bits(data_mem_3.io.data_read.data, 63, 0) @[cache_single_port.scala 311:109]
-                node _T_57 = bits(data_mem_3.io.data_read.data, 127, 64) @[cache_single_port.scala 311:109]
-                wire _WIRE_3 : UInt<64>[2] @[cache_single_port.scala 311:74]
-                _WIRE_3[0] <= _T_56 @[cache_single_port.scala 311:74]
-                _WIRE_3[1] <= _T_57 @[cache_single_port.scala 311:74]
-                cache_data[0] <= _WIRE_3[0] @[cache_single_port.scala 311:52]
-                cache_data[1] <= _WIRE_3[1] @[cache_single_port.scala 311:52]
-                io.mem_io.w.bits.data <= cache_data[index] @[cache_single_port.scala 312:63]
-              when last : @[cache_single_port.scala 316:35]
-                next_state <= UInt<5>("h11") @[cache_single_port.scala 317:44]
-                index <= UInt<1>("h0") @[cache_single_port.scala 318:39]
+            node _T_39 = asUInt(UInt<4>("hf")) @[cache_single_port.scala 205:28]
+            node _T_40 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+            node _T_41 = eq(_T_39, _T_40) @[cache_single_port.scala 205:28]
+            when _T_41 : @[cache_single_port.scala 205:28]
+              node _T_42 = eq(UInt<1>("h0"), index_in_line) @[cache_single_port.scala 304:42]
+              when _T_42 : @[cache_single_port.scala 304:60]
+                data_mem_0.io.cache_req.index <= flush_loop @[cache_single_port.scala 305:72]
+                data_mem_0.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 306:69]
+              node _T_43 = eq(UInt<1>("h1"), index_in_line) @[cache_single_port.scala 304:42]
+              when _T_43 : @[cache_single_port.scala 304:60]
+                data_mem_1.io.cache_req.index <= flush_loop @[cache_single_port.scala 305:72]
+                data_mem_1.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 306:69]
+              node _T_44 = eq(UInt<2>("h2"), index_in_line) @[cache_single_port.scala 304:42]
+              when _T_44 : @[cache_single_port.scala 304:60]
+                data_mem_2.io.cache_req.index <= flush_loop @[cache_single_port.scala 305:72]
+                data_mem_2.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 306:69]
+              node _T_45 = eq(UInt<2>("h3"), index_in_line) @[cache_single_port.scala 304:42]
+              when _T_45 : @[cache_single_port.scala 304:60]
+                data_mem_3.io.cache_req.index <= flush_loop @[cache_single_port.scala 305:72]
+                data_mem_3.io.cache_req.we <= UInt<1>("h0") @[cache_single_port.scala 306:69]
+              next_state <= UInt<4>("hf") @[cache_single_port.scala 310:36]
+              fill_block_en <= io.mem_io.w.ready @[cache_single_port.scala 311:39]
+              io.mem_io.w.bits.strb <= UInt<8>("hff") @[cache_single_port.scala 312:47]
+              io.mem_io.w.valid <= UInt<1>("h1") @[cache_single_port.scala 313:43]
+              node _T_46 = eq(UInt<1>("h0"), index_in_line) @[cache_single_port.scala 315:42]
+              when _T_46 : @[cache_single_port.scala 315:60]
+                node _T_47 = bits(data_mem_0.io.data_read.data, 63, 0) @[cache_single_port.scala 316:109]
+                node _T_48 = bits(data_mem_0.io.data_read.data, 127, 64) @[cache_single_port.scala 316:109]
+                wire _WIRE : UInt<64>[2] @[cache_single_port.scala 316:74]
+                _WIRE[0] <= _T_47 @[cache_single_port.scala 316:74]
+                _WIRE[1] <= _T_48 @[cache_single_port.scala 316:74]
+                cache_data[0] <= _WIRE[0] @[cache_single_port.scala 316:52]
+                cache_data[1] <= _WIRE[1] @[cache_single_port.scala 316:52]
+                io.mem_io.w.bits.data <= cache_data[index] @[cache_single_port.scala 317:63]
+              node _T_49 = eq(UInt<1>("h1"), index_in_line) @[cache_single_port.scala 315:42]
+              when _T_49 : @[cache_single_port.scala 315:60]
+                node _T_50 = bits(data_mem_1.io.data_read.data, 63, 0) @[cache_single_port.scala 316:109]
+                node _T_51 = bits(data_mem_1.io.data_read.data, 127, 64) @[cache_single_port.scala 316:109]
+                wire _WIRE_1 : UInt<64>[2] @[cache_single_port.scala 316:74]
+                _WIRE_1[0] <= _T_50 @[cache_single_port.scala 316:74]
+                _WIRE_1[1] <= _T_51 @[cache_single_port.scala 316:74]
+                cache_data[0] <= _WIRE_1[0] @[cache_single_port.scala 316:52]
+                cache_data[1] <= _WIRE_1[1] @[cache_single_port.scala 316:52]
+                io.mem_io.w.bits.data <= cache_data[index] @[cache_single_port.scala 317:63]
+              node _T_52 = eq(UInt<2>("h2"), index_in_line) @[cache_single_port.scala 315:42]
+              when _T_52 : @[cache_single_port.scala 315:60]
+                node _T_53 = bits(data_mem_2.io.data_read.data, 63, 0) @[cache_single_port.scala 316:109]
+                node _T_54 = bits(data_mem_2.io.data_read.data, 127, 64) @[cache_single_port.scala 316:109]
+                wire _WIRE_2 : UInt<64>[2] @[cache_single_port.scala 316:74]
+                _WIRE_2[0] <= _T_53 @[cache_single_port.scala 316:74]
+                _WIRE_2[1] <= _T_54 @[cache_single_port.scala 316:74]
+                cache_data[0] <= _WIRE_2[0] @[cache_single_port.scala 316:52]
+                cache_data[1] <= _WIRE_2[1] @[cache_single_port.scala 316:52]
+                io.mem_io.w.bits.data <= cache_data[index] @[cache_single_port.scala 317:63]
+              node _T_55 = eq(UInt<2>("h3"), index_in_line) @[cache_single_port.scala 315:42]
+              when _T_55 : @[cache_single_port.scala 315:60]
+                node _T_56 = bits(data_mem_3.io.data_read.data, 63, 0) @[cache_single_port.scala 316:109]
+                node _T_57 = bits(data_mem_3.io.data_read.data, 127, 64) @[cache_single_port.scala 316:109]
+                wire _WIRE_3 : UInt<64>[2] @[cache_single_port.scala 316:74]
+                _WIRE_3[0] <= _T_56 @[cache_single_port.scala 316:74]
+                _WIRE_3[1] <= _T_57 @[cache_single_port.scala 316:74]
+                cache_data[0] <= _WIRE_3[0] @[cache_single_port.scala 316:52]
+                cache_data[1] <= _WIRE_3[1] @[cache_single_port.scala 316:52]
+                io.mem_io.w.bits.data <= cache_data[index] @[cache_single_port.scala 317:63]
+              when last : @[cache_single_port.scala 321:35]
+                next_state <= UInt<5>("h11") @[cache_single_port.scala 322:44]
+                index <= UInt<1>("h0") @[cache_single_port.scala 323:39]
             else :
-              node _T_58 = asUInt(UInt<5>("h11")) @[cache_single_port.scala 200:28]
-              node _T_59 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-              node _T_60 = eq(_T_58, _T_59) @[cache_single_port.scala 200:28]
-              when _T_60 : @[cache_single_port.scala 200:28]
-                io.mem_io.b.ready <= UInt<1>("h1") @[cache_single_port.scala 322:43]
-                next_state <= UInt<5>("h11") @[cache_single_port.scala 323:36]
-                when io.mem_io.b.valid : @[cache_single_port.scala 324:48]
-                  node _T_61 = neq(index_in_line, UInt<2>("h3")) @[cache_single_port.scala 325:52]
-                  when _T_61 : @[cache_single_port.scala 325:70]
-                    next_state <= UInt<4>("he") @[cache_single_port.scala 326:52]
-                    index_in_line_enable <= UInt<1>("h1") @[cache_single_port.scala 327:62]
+              node _T_58 = asUInt(UInt<5>("h11")) @[cache_single_port.scala 205:28]
+              node _T_59 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+              node _T_60 = eq(_T_58, _T_59) @[cache_single_port.scala 205:28]
+              when _T_60 : @[cache_single_port.scala 205:28]
+                io.mem_io.b.ready <= UInt<1>("h1") @[cache_single_port.scala 327:43]
+                next_state <= UInt<5>("h11") @[cache_single_port.scala 328:36]
+                when io.mem_io.b.valid : @[cache_single_port.scala 329:48]
+                  node _T_61 = neq(index_in_line, UInt<2>("h3")) @[cache_single_port.scala 330:52]
+                  when _T_61 : @[cache_single_port.scala 330:70]
+                    next_state <= UInt<4>("he") @[cache_single_port.scala 331:52]
+                    index_in_line_enable <= UInt<1>("h1") @[cache_single_port.scala 332:62]
                   else :
-                    next_state <= UInt<4>("hd") @[cache_single_port.scala 329:52]
-                    index_in_line <= UInt<1>("h0") @[cache_single_port.scala 330:55]
-                    node _T_62 = eq(flush_loop, UInt<6>("h3f")) @[cache_single_port.scala 331:57]
-                    when _T_62 : @[cache_single_port.scala 331:75]
-                      flush_over <= UInt<1>("h1") @[cache_single_port.scala 332:60]
+                    next_state <= UInt<4>("hd") @[cache_single_port.scala 334:52]
+                    index_in_line <= UInt<1>("h0") @[cache_single_port.scala 335:55]
+                    node _T_62 = eq(flush_loop, UInt<6>("h3f")) @[cache_single_port.scala 336:57]
+                    when _T_62 : @[cache_single_port.scala 336:75]
+                      flush_over <= UInt<1>("h1") @[cache_single_port.scala 337:60]
                     else :
-                      flush_loop_enable <= UInt<1>("h1") @[cache_single_port.scala 334:67]
+                      flush_loop_enable <= UInt<1>("h1") @[cache_single_port.scala 339:67]
               else :
-                node _T_63 = asUInt(UInt<1>("h1")) @[cache_single_port.scala 200:28]
-                node _T_64 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-                node _T_65 = eq(_T_63, _T_64) @[cache_single_port.scala 200:28]
-                when _T_65 : @[cache_single_port.scala 200:28]
-                  io.mem_io.ar.valid <= UInt<1>("h1") @[cache_single_port.scala 340:44]
-                  io.mem_io.ar.bits.len <= UInt<1>("h0") @[cache_single_port.scala 341:47]
-                  io.mem_io.ar.bits.size <= cpu_request_accessType @[cache_single_port.scala 342:48]
-                  io.mem_io.ar.bits.addr <= cpu_request_addr_reg_origin @[cache_single_port.scala 343:48]
-                  next_state <= UInt<1>("h1") @[cache_single_port.scala 344:36]
-                  when io.mem_io.ar.ready : @[cache_single_port.scala 345:49]
-                    next_state <= UInt<2>("h3") @[cache_single_port.scala 346:44]
+                node _T_63 = asUInt(UInt<1>("h1")) @[cache_single_port.scala 205:28]
+                node _T_64 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+                node _T_65 = eq(_T_63, _T_64) @[cache_single_port.scala 205:28]
+                when _T_65 : @[cache_single_port.scala 205:28]
+                  io.mem_io.ar.valid <= UInt<1>("h1") @[cache_single_port.scala 345:44]
+                  io.mem_io.ar.bits.len <= UInt<1>("h0") @[cache_single_port.scala 346:47]
+                  io.mem_io.ar.bits.size <= cpu_request_accessType @[cache_single_port.scala 347:48]
+                  io.mem_io.ar.bits.addr <= cpu_request_addr_reg_origin @[cache_single_port.scala 348:48]
+                  next_state <= UInt<1>("h1") @[cache_single_port.scala 349:36]
+                  when io.mem_io.ar.ready : @[cache_single_port.scala 350:49]
+                    next_state <= UInt<2>("h3") @[cache_single_port.scala 351:44]
                 else :
-                  node _T_66 = asUInt(UInt<2>("h2")) @[cache_single_port.scala 200:28]
-                  node _T_67 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-                  node _T_68 = eq(_T_66, _T_67) @[cache_single_port.scala 200:28]
-                  when _T_68 : @[cache_single_port.scala 200:28]
-                    io.mem_io.aw.valid <= UInt<1>("h1") @[cache_single_port.scala 352:44]
-                    io.mem_io.aw.bits.len <= UInt<1>("h0") @[cache_single_port.scala 353:47]
-                    io.mem_io.aw.bits.size <= cpu_request_accessType @[cache_single_port.scala 354:48]
-                    io.mem_io.aw.bits.addr <= cpu_request_addr_reg_origin @[cache_single_port.scala 355:48]
-                    next_state <= UInt<2>("h2") @[cache_single_port.scala 356:36]
-                    when io.mem_io.aw.ready : @[cache_single_port.scala 357:49]
-                      next_state <= UInt<3>("h4") @[cache_single_port.scala 358:44]
+                  node _T_66 = asUInt(UInt<2>("h2")) @[cache_single_port.scala 205:28]
+                  node _T_67 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+                  node _T_68 = eq(_T_66, _T_67) @[cache_single_port.scala 205:28]
+                  when _T_68 : @[cache_single_port.scala 205:28]
+                    io.mem_io.aw.valid <= UInt<1>("h1") @[cache_single_port.scala 357:44]
+                    io.mem_io.aw.bits.len <= UInt<1>("h0") @[cache_single_port.scala 358:47]
+                    io.mem_io.aw.bits.size <= cpu_request_accessType @[cache_single_port.scala 359:48]
+                    io.mem_io.aw.bits.addr <= cpu_request_addr_reg_origin @[cache_single_port.scala 360:48]
+                    next_state <= UInt<2>("h2") @[cache_single_port.scala 361:36]
+                    when io.mem_io.aw.ready : @[cache_single_port.scala 362:49]
+                      next_state <= UInt<3>("h4") @[cache_single_port.scala 363:44]
                   else :
-                    node _T_69 = asUInt(UInt<2>("h3")) @[cache_single_port.scala 200:28]
-                    node _T_70 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-                    node _T_71 = eq(_T_69, _T_70) @[cache_single_port.scala 200:28]
-                    when _T_71 : @[cache_single_port.scala 200:28]
-                      io.cpu_response.data <= io.mem_io.r.bits.data @[cache_single_port.scala 365:46]
-                      io.mem_io.r.ready <= UInt<1>("h1") @[cache_single_port.scala 366:43]
-                      when io.mem_io.r.valid : @[cache_single_port.scala 367:48]
-                        next_state <= UInt<1>("h0") @[cache_single_port.scala 368:44]
-                        io.cpu_response.ready <= UInt<1>("h1") @[cache_single_port.scala 369:55]
+                    node _T_69 = asUInt(UInt<2>("h3")) @[cache_single_port.scala 205:28]
+                    node _T_70 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+                    node _T_71 = eq(_T_69, _T_70) @[cache_single_port.scala 205:28]
+                    when _T_71 : @[cache_single_port.scala 205:28]
+                      io.cpu_response.data <= io.mem_io.r.bits.data @[cache_single_port.scala 370:46]
+                      io.mem_io.r.ready <= UInt<1>("h1") @[cache_single_port.scala 371:43]
+                      when io.mem_io.r.valid : @[cache_single_port.scala 372:48]
+                        next_state <= UInt<1>("h0") @[cache_single_port.scala 373:44]
+                        io.cpu_response.ready <= UInt<1>("h1") @[cache_single_port.scala 374:55]
                       else :
-                        next_state <= UInt<2>("h3") @[cache_single_port.scala 371:44]
+                        next_state <= UInt<2>("h3") @[cache_single_port.scala 376:44]
                     else :
-                      node _T_72 = asUInt(UInt<3>("h4")) @[cache_single_port.scala 200:28]
-                      node _T_73 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-                      node _T_74 = eq(_T_72, _T_73) @[cache_single_port.scala 200:28]
-                      when _T_74 : @[cache_single_port.scala 200:28]
-                        io.mem_io.w.valid <= UInt<1>("h1") @[cache_single_port.scala 375:43]
-                        io.mem_io.w.bits.last <= UInt<1>("h1") @[cache_single_port.scala 376:47]
-                        io.mem_io.w.bits.data <= cpu_request_data @[cache_single_port.scala 377:47]
-                        io.mem_io.w.bits.strb <= cpu_request_mask @[cache_single_port.scala 378:47]
-                        when io.mem_io.w.ready : @[cache_single_port.scala 379:48]
-                          next_state <= UInt<3>("h5") @[cache_single_port.scala 380:44]
+                      node _T_72 = asUInt(UInt<3>("h4")) @[cache_single_port.scala 205:28]
+                      node _T_73 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+                      node _T_74 = eq(_T_72, _T_73) @[cache_single_port.scala 205:28]
+                      when _T_74 : @[cache_single_port.scala 205:28]
+                        io.mem_io.w.valid <= UInt<1>("h1") @[cache_single_port.scala 380:43]
+                        io.mem_io.w.bits.last <= UInt<1>("h1") @[cache_single_port.scala 381:47]
+                        io.mem_io.w.bits.data <= cpu_request_data @[cache_single_port.scala 382:47]
+                        io.mem_io.w.bits.strb <= cpu_request_mask @[cache_single_port.scala 383:47]
+                        when io.mem_io.w.ready : @[cache_single_port.scala 384:48]
+                          next_state <= UInt<3>("h5") @[cache_single_port.scala 385:44]
                         else :
-                          next_state <= UInt<3>("h4") @[cache_single_port.scala 382:44]
+                          next_state <= UInt<3>("h4") @[cache_single_port.scala 387:44]
                       else :
-                        node _T_75 = asUInt(UInt<3>("h5")) @[cache_single_port.scala 200:28]
-                        node _T_76 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-                        node _T_77 = eq(_T_75, _T_76) @[cache_single_port.scala 200:28]
-                        when _T_77 : @[cache_single_port.scala 200:28]
-                          io.mem_io.b.ready <= UInt<1>("h1") @[cache_single_port.scala 386:43]
-                          when io.mem_io.b.valid : @[cache_single_port.scala 387:48]
-                            io.cpu_response.ready <= UInt<1>("h1") @[cache_single_port.scala 388:55]
-                            next_state <= UInt<1>("h0") @[cache_single_port.scala 389:44]
+                        node _T_75 = asUInt(UInt<3>("h5")) @[cache_single_port.scala 205:28]
+                        node _T_76 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+                        node _T_77 = eq(_T_75, _T_76) @[cache_single_port.scala 205:28]
+                        when _T_77 : @[cache_single_port.scala 205:28]
+                          io.mem_io.b.ready <= UInt<1>("h1") @[cache_single_port.scala 391:43]
+                          when io.mem_io.b.valid : @[cache_single_port.scala 392:48]
+                            io.cpu_response.ready <= UInt<1>("h1") @[cache_single_port.scala 393:55]
+                            next_state <= UInt<1>("h0") @[cache_single_port.scala 394:44]
                           else :
-                            next_state <= UInt<3>("h5") @[cache_single_port.scala 391:44]
+                            next_state <= UInt<3>("h5") @[cache_single_port.scala 396:44]
                         else :
-                          node _T_78 = asUInt(UInt<3>("h6")) @[cache_single_port.scala 200:28]
-                          node _T_79 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-                          node _T_80 = eq(_T_78, _T_79) @[cache_single_port.scala 200:28]
-                          when _T_80 : @[cache_single_port.scala 200:28]
-                            tag_mem_0.io.cache_req.index <= cpu_request_addr_index @[cache_single_port.scala 397:63]
-                            tag_mem_1.io.cache_req.index <= cpu_request_addr_index @[cache_single_port.scala 397:63]
-                            tag_mem_2.io.cache_req.index <= cpu_request_addr_index @[cache_single_port.scala 397:63]
-                            tag_mem_3.io.cache_req.index <= cpu_request_addr_index @[cache_single_port.scala 397:63]
-                            node _T_81 = eq(tag_mem_0.io.tag_read.tag, cpu_request_addr_tag) @[cache_single_port.scala 400:73]
-                            node _T_82 = and(_T_81, tag_mem_0.io.tag_read.valid) @[cache_single_port.scala 400:99]
-                            node _T_83 = eq(tag_mem_1.io.tag_read.tag, cpu_request_addr_tag) @[cache_single_port.scala 400:73]
-                            node _T_84 = and(_T_83, tag_mem_1.io.tag_read.valid) @[cache_single_port.scala 400:99]
-                            node _T_85 = eq(tag_mem_2.io.tag_read.tag, cpu_request_addr_tag) @[cache_single_port.scala 400:73]
-                            node _T_86 = and(_T_85, tag_mem_2.io.tag_read.valid) @[cache_single_port.scala 400:99]
-                            node _T_87 = eq(tag_mem_3.io.tag_read.tag, cpu_request_addr_tag) @[cache_single_port.scala 400:73]
-                            node _T_88 = and(_T_87, tag_mem_3.io.tag_read.valid) @[cache_single_port.scala 400:99]
-                            is_match[0] <= _T_82 @[cache_single_port.scala 400:34]
-                            is_match[1] <= _T_84 @[cache_single_port.scala 400:34]
-                            is_match[2] <= _T_86 @[cache_single_port.scala 400:34]
-                            is_match[3] <= _T_88 @[cache_single_port.scala 400:34]
-                            node _T_89 = or(is_match[0], is_match[1]) @[cache_single_port.scala 402:47]
-                            node _T_90 = or(_T_89, is_match[2]) @[cache_single_port.scala 402:47]
-                            node _T_91 = or(_T_90, is_match[3]) @[cache_single_port.scala 402:47]
-                            when _T_91 : @[cache_single_port.scala 402:51]
-                              node _T_92 = eq(cpu_request_rw, UInt<1>("h0")) @[cache_single_port.scala 403:38]
-                              when _T_92 : @[cache_single_port.scala 403:54]
-                                io.cpu_response.ready <= UInt<1>("h1") @[cache_single_port.scala 411:63]
-                                node _io_cpu_response_data_T = bits(data_mem_3.io.data_read.data, 63, 0) @[cache_single_port.scala 412:127]
-                                node _io_cpu_response_data_T_1 = bits(data_mem_3.io.data_read.data, 127, 64) @[cache_single_port.scala 412:127]
-                                wire _io_cpu_response_data_WIRE : UInt<64>[2] @[cache_single_port.scala 412:92]
-                                _io_cpu_response_data_WIRE[0] <= _io_cpu_response_data_T @[cache_single_port.scala 412:92]
-                                _io_cpu_response_data_WIRE[1] <= _io_cpu_response_data_T_1 @[cache_single_port.scala 412:92]
-                                node _io_cpu_response_data_T_2 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 412:181]
-                                node _io_cpu_response_data_T_3 = bits(data_mem_0.io.data_read.data, 63, 0) @[cache_single_port.scala 414:158]
-                                node _io_cpu_response_data_T_4 = bits(data_mem_0.io.data_read.data, 127, 64) @[cache_single_port.scala 414:158]
-                                wire _io_cpu_response_data_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 414:123]
-                                _io_cpu_response_data_WIRE_1[0] <= _io_cpu_response_data_T_3 @[cache_single_port.scala 414:123]
-                                _io_cpu_response_data_WIRE_1[1] <= _io_cpu_response_data_T_4 @[cache_single_port.scala 414:123]
-                                node _io_cpu_response_data_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 414:212]
-                                node _io_cpu_response_data_T_6 = bits(data_mem_1.io.data_read.data, 63, 0) @[cache_single_port.scala 415:158]
-                                node _io_cpu_response_data_T_7 = bits(data_mem_1.io.data_read.data, 127, 64) @[cache_single_port.scala 415:158]
-                                wire _io_cpu_response_data_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 415:123]
-                                _io_cpu_response_data_WIRE_2[0] <= _io_cpu_response_data_T_6 @[cache_single_port.scala 415:123]
-                                _io_cpu_response_data_WIRE_2[1] <= _io_cpu_response_data_T_7 @[cache_single_port.scala 415:123]
-                                node _io_cpu_response_data_T_8 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 415:212]
-                                node _io_cpu_response_data_T_9 = bits(data_mem_2.io.data_read.data, 63, 0) @[cache_single_port.scala 416:158]
-                                node _io_cpu_response_data_T_10 = bits(data_mem_2.io.data_read.data, 127, 64) @[cache_single_port.scala 416:158]
-                                wire _io_cpu_response_data_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 416:123]
-                                _io_cpu_response_data_WIRE_3[0] <= _io_cpu_response_data_T_9 @[cache_single_port.scala 416:123]
-                                _io_cpu_response_data_WIRE_3[1] <= _io_cpu_response_data_T_10 @[cache_single_port.scala 416:123]
-                                node _io_cpu_response_data_T_11 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 416:212]
+                          node _T_78 = asUInt(UInt<3>("h6")) @[cache_single_port.scala 205:28]
+                          node _T_79 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+                          node _T_80 = eq(_T_78, _T_79) @[cache_single_port.scala 205:28]
+                          when _T_80 : @[cache_single_port.scala 205:28]
+                            tag_mem_0.io.cache_req.index <= cpu_request_addr_index @[cache_single_port.scala 402:63]
+                            tag_mem_1.io.cache_req.index <= cpu_request_addr_index @[cache_single_port.scala 402:63]
+                            tag_mem_2.io.cache_req.index <= cpu_request_addr_index @[cache_single_port.scala 402:63]
+                            tag_mem_3.io.cache_req.index <= cpu_request_addr_index @[cache_single_port.scala 402:63]
+                            node _T_81 = eq(tag_mem_0.io.tag_read.tag, cpu_request_addr_tag) @[cache_single_port.scala 405:73]
+                            node _T_82 = and(_T_81, tag_mem_0.io.tag_read.valid) @[cache_single_port.scala 405:99]
+                            node _T_83 = eq(tag_mem_1.io.tag_read.tag, cpu_request_addr_tag) @[cache_single_port.scala 405:73]
+                            node _T_84 = and(_T_83, tag_mem_1.io.tag_read.valid) @[cache_single_port.scala 405:99]
+                            node _T_85 = eq(tag_mem_2.io.tag_read.tag, cpu_request_addr_tag) @[cache_single_port.scala 405:73]
+                            node _T_86 = and(_T_85, tag_mem_2.io.tag_read.valid) @[cache_single_port.scala 405:99]
+                            node _T_87 = eq(tag_mem_3.io.tag_read.tag, cpu_request_addr_tag) @[cache_single_port.scala 405:73]
+                            node _T_88 = and(_T_87, tag_mem_3.io.tag_read.valid) @[cache_single_port.scala 405:99]
+                            is_match[0] <= _T_82 @[cache_single_port.scala 405:34]
+                            is_match[1] <= _T_84 @[cache_single_port.scala 405:34]
+                            is_match[2] <= _T_86 @[cache_single_port.scala 405:34]
+                            is_match[3] <= _T_88 @[cache_single_port.scala 405:34]
+                            node _T_89 = or(is_match[0], is_match[1]) @[cache_single_port.scala 407:47]
+                            node _T_90 = or(_T_89, is_match[2]) @[cache_single_port.scala 407:47]
+                            node _T_91 = or(_T_90, is_match[3]) @[cache_single_port.scala 407:47]
+                            when _T_91 : @[cache_single_port.scala 407:51]
+                              node _T_92 = eq(cpu_request_rw, UInt<1>("h0")) @[cache_single_port.scala 408:38]
+                              when _T_92 : @[cache_single_port.scala 408:54]
+                                io.cpu_response.ready <= UInt<1>("h1") @[cache_single_port.scala 416:63]
+                                node _io_cpu_response_data_T = bits(data_mem_3.io.data_read.data, 63, 0) @[cache_single_port.scala 417:127]
+                                node _io_cpu_response_data_T_1 = bits(data_mem_3.io.data_read.data, 127, 64) @[cache_single_port.scala 417:127]
+                                wire _io_cpu_response_data_WIRE : UInt<64>[2] @[cache_single_port.scala 417:92]
+                                _io_cpu_response_data_WIRE[0] <= _io_cpu_response_data_T @[cache_single_port.scala 417:92]
+                                _io_cpu_response_data_WIRE[1] <= _io_cpu_response_data_T_1 @[cache_single_port.scala 417:92]
+                                node _io_cpu_response_data_T_2 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 417:181]
+                                node _io_cpu_response_data_T_3 = bits(data_mem_0.io.data_read.data, 63, 0) @[cache_single_port.scala 419:158]
+                                node _io_cpu_response_data_T_4 = bits(data_mem_0.io.data_read.data, 127, 64) @[cache_single_port.scala 419:158]
+                                wire _io_cpu_response_data_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 419:123]
+                                _io_cpu_response_data_WIRE_1[0] <= _io_cpu_response_data_T_3 @[cache_single_port.scala 419:123]
+                                _io_cpu_response_data_WIRE_1[1] <= _io_cpu_response_data_T_4 @[cache_single_port.scala 419:123]
+                                node _io_cpu_response_data_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 419:212]
+                                node _io_cpu_response_data_T_6 = bits(data_mem_1.io.data_read.data, 63, 0) @[cache_single_port.scala 420:158]
+                                node _io_cpu_response_data_T_7 = bits(data_mem_1.io.data_read.data, 127, 64) @[cache_single_port.scala 420:158]
+                                wire _io_cpu_response_data_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 420:123]
+                                _io_cpu_response_data_WIRE_2[0] <= _io_cpu_response_data_T_6 @[cache_single_port.scala 420:123]
+                                _io_cpu_response_data_WIRE_2[1] <= _io_cpu_response_data_T_7 @[cache_single_port.scala 420:123]
+                                node _io_cpu_response_data_T_8 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 420:212]
+                                node _io_cpu_response_data_T_9 = bits(data_mem_2.io.data_read.data, 63, 0) @[cache_single_port.scala 421:158]
+                                node _io_cpu_response_data_T_10 = bits(data_mem_2.io.data_read.data, 127, 64) @[cache_single_port.scala 421:158]
+                                wire _io_cpu_response_data_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 421:123]
+                                _io_cpu_response_data_WIRE_3[0] <= _io_cpu_response_data_T_9 @[cache_single_port.scala 421:123]
+                                _io_cpu_response_data_WIRE_3[1] <= _io_cpu_response_data_T_10 @[cache_single_port.scala 421:123]
+                                node _io_cpu_response_data_T_11 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 421:212]
                                 node _io_cpu_response_data_T_12 = mux(is_match[2], _io_cpu_response_data_WIRE_3[_io_cpu_response_data_T_11], _io_cpu_response_data_WIRE[_io_cpu_response_data_T_2]) @[Mux.scala 101:16]
                                 node _io_cpu_response_data_T_13 = mux(is_match[1], _io_cpu_response_data_WIRE_2[_io_cpu_response_data_T_8], _io_cpu_response_data_T_12) @[Mux.scala 101:16]
                                 node _io_cpu_response_data_T_14 = mux(is_match[0], _io_cpu_response_data_WIRE_1[_io_cpu_response_data_T_5], _io_cpu_response_data_T_13) @[Mux.scala 101:16]
-                                io.cpu_response.data <= _io_cpu_response_data_T_14 @[cache_single_port.scala 412:62]
-                                next_state <= UInt<1>("h0") @[cache_single_port.scala 419:52]
-                              tag_mem_0.io.tag_write.dirty <= tag_mem_0.io.tag_read.dirty @[cache_single_port.scala 423:71]
-                              tag_mem_0.io.tag_write.tag <= tag_mem_0.io.tag_read.tag @[cache_single_port.scala 424:69]
-                              when is_match[0] : @[cache_single_port.scala 425:58]
-                                tag_mem_0.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 426:76]
-                                tag_mem_0.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 427:79]
-                                tag_mem_0.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 428:79]
-                                when cpu_request_rw : @[cache_single_port.scala 429:69]
-                                  tag_mem_0.io.tag_write.dirty <= UInt<1>("h1") @[cache_single_port.scala 430:87]
+                                io.cpu_response.data <= _io_cpu_response_data_T_14 @[cache_single_port.scala 417:62]
+                                next_state <= UInt<1>("h0") @[cache_single_port.scala 424:52]
+                              tag_mem_0.io.tag_write.dirty <= tag_mem_0.io.tag_read.dirty @[cache_single_port.scala 428:71]
+                              tag_mem_0.io.tag_write.tag <= tag_mem_0.io.tag_read.tag @[cache_single_port.scala 429:69]
+                              when is_match[0] : @[cache_single_port.scala 430:58]
+                                tag_mem_0.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 431:76]
+                                tag_mem_0.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 432:79]
+                                tag_mem_0.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 433:79]
+                                when cpu_request_rw : @[cache_single_port.scala 434:69]
+                                  tag_mem_0.io.tag_write.dirty <= UInt<1>("h1") @[cache_single_port.scala 435:87]
                               else :
-                                when tag_mem_0.io.tag_read.valid : @[cache_single_port.scala 432:81]
-                                  tag_mem_0.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 433:76]
-                                  node _tag_mem_0_io_tag_write_visit_T = not(tag_mem_0.io.tag_read.visit) @[cache_single_port.scala 434:87]
-                                  node _tag_mem_0_io_tag_write_visit_T_1 = eq(_tag_mem_0_io_tag_write_visit_T, UInt<1>("h0")) @[cache_single_port.scala 434:118]
-                                  node _tag_mem_0_io_tag_write_visit_T_2 = add(tag_mem_0.io.tag_read.visit, UInt<1>("h1")) @[cache_single_port.scala 434:186]
-                                  node _tag_mem_0_io_tag_write_visit_T_3 = tail(_tag_mem_0_io_tag_write_visit_T_2, 1) @[cache_single_port.scala 434:186]
-                                  node _tag_mem_0_io_tag_write_visit_T_4 = mux(_tag_mem_0_io_tag_write_visit_T_1, tag_mem_0.io.tag_read.visit, _tag_mem_0_io_tag_write_visit_T_3) @[cache_single_port.scala 434:85]
-                                  tag_mem_0.io.tag_write.visit <= _tag_mem_0_io_tag_write_visit_T_4 @[cache_single_port.scala 434:79]
-                                  tag_mem_0.io.tag_write.valid <= tag_mem_0.io.tag_read.valid @[cache_single_port.scala 435:79]
-                              tag_mem_1.io.tag_write.dirty <= tag_mem_1.io.tag_read.dirty @[cache_single_port.scala 423:71]
-                              tag_mem_1.io.tag_write.tag <= tag_mem_1.io.tag_read.tag @[cache_single_port.scala 424:69]
-                              when is_match[1] : @[cache_single_port.scala 425:58]
-                                tag_mem_1.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 426:76]
-                                tag_mem_1.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 427:79]
-                                tag_mem_1.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 428:79]
-                                when cpu_request_rw : @[cache_single_port.scala 429:69]
-                                  tag_mem_1.io.tag_write.dirty <= UInt<1>("h1") @[cache_single_port.scala 430:87]
+                                when tag_mem_0.io.tag_read.valid : @[cache_single_port.scala 437:81]
+                                  tag_mem_0.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 438:76]
+                                  node _tag_mem_0_io_tag_write_visit_T = not(tag_mem_0.io.tag_read.visit) @[cache_single_port.scala 439:87]
+                                  node _tag_mem_0_io_tag_write_visit_T_1 = eq(_tag_mem_0_io_tag_write_visit_T, UInt<1>("h0")) @[cache_single_port.scala 439:118]
+                                  node _tag_mem_0_io_tag_write_visit_T_2 = add(tag_mem_0.io.tag_read.visit, UInt<1>("h1")) @[cache_single_port.scala 439:186]
+                                  node _tag_mem_0_io_tag_write_visit_T_3 = tail(_tag_mem_0_io_tag_write_visit_T_2, 1) @[cache_single_port.scala 439:186]
+                                  node _tag_mem_0_io_tag_write_visit_T_4 = mux(_tag_mem_0_io_tag_write_visit_T_1, tag_mem_0.io.tag_read.visit, _tag_mem_0_io_tag_write_visit_T_3) @[cache_single_port.scala 439:85]
+                                  tag_mem_0.io.tag_write.visit <= _tag_mem_0_io_tag_write_visit_T_4 @[cache_single_port.scala 439:79]
+                                  tag_mem_0.io.tag_write.valid <= tag_mem_0.io.tag_read.valid @[cache_single_port.scala 440:79]
+                              tag_mem_1.io.tag_write.dirty <= tag_mem_1.io.tag_read.dirty @[cache_single_port.scala 428:71]
+                              tag_mem_1.io.tag_write.tag <= tag_mem_1.io.tag_read.tag @[cache_single_port.scala 429:69]
+                              when is_match[1] : @[cache_single_port.scala 430:58]
+                                tag_mem_1.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 431:76]
+                                tag_mem_1.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 432:79]
+                                tag_mem_1.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 433:79]
+                                when cpu_request_rw : @[cache_single_port.scala 434:69]
+                                  tag_mem_1.io.tag_write.dirty <= UInt<1>("h1") @[cache_single_port.scala 435:87]
                               else :
-                                when tag_mem_1.io.tag_read.valid : @[cache_single_port.scala 432:81]
-                                  tag_mem_1.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 433:76]
-                                  node _tag_mem_1_io_tag_write_visit_T = not(tag_mem_1.io.tag_read.visit) @[cache_single_port.scala 434:87]
-                                  node _tag_mem_1_io_tag_write_visit_T_1 = eq(_tag_mem_1_io_tag_write_visit_T, UInt<1>("h0")) @[cache_single_port.scala 434:118]
-                                  node _tag_mem_1_io_tag_write_visit_T_2 = add(tag_mem_1.io.tag_read.visit, UInt<1>("h1")) @[cache_single_port.scala 434:186]
-                                  node _tag_mem_1_io_tag_write_visit_T_3 = tail(_tag_mem_1_io_tag_write_visit_T_2, 1) @[cache_single_port.scala 434:186]
-                                  node _tag_mem_1_io_tag_write_visit_T_4 = mux(_tag_mem_1_io_tag_write_visit_T_1, tag_mem_1.io.tag_read.visit, _tag_mem_1_io_tag_write_visit_T_3) @[cache_single_port.scala 434:85]
-                                  tag_mem_1.io.tag_write.visit <= _tag_mem_1_io_tag_write_visit_T_4 @[cache_single_port.scala 434:79]
-                                  tag_mem_1.io.tag_write.valid <= tag_mem_1.io.tag_read.valid @[cache_single_port.scala 435:79]
-                              tag_mem_2.io.tag_write.dirty <= tag_mem_2.io.tag_read.dirty @[cache_single_port.scala 423:71]
-                              tag_mem_2.io.tag_write.tag <= tag_mem_2.io.tag_read.tag @[cache_single_port.scala 424:69]
-                              when is_match[2] : @[cache_single_port.scala 425:58]
-                                tag_mem_2.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 426:76]
-                                tag_mem_2.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 427:79]
-                                tag_mem_2.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 428:79]
-                                when cpu_request_rw : @[cache_single_port.scala 429:69]
-                                  tag_mem_2.io.tag_write.dirty <= UInt<1>("h1") @[cache_single_port.scala 430:87]
+                                when tag_mem_1.io.tag_read.valid : @[cache_single_port.scala 437:81]
+                                  tag_mem_1.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 438:76]
+                                  node _tag_mem_1_io_tag_write_visit_T = not(tag_mem_1.io.tag_read.visit) @[cache_single_port.scala 439:87]
+                                  node _tag_mem_1_io_tag_write_visit_T_1 = eq(_tag_mem_1_io_tag_write_visit_T, UInt<1>("h0")) @[cache_single_port.scala 439:118]
+                                  node _tag_mem_1_io_tag_write_visit_T_2 = add(tag_mem_1.io.tag_read.visit, UInt<1>("h1")) @[cache_single_port.scala 439:186]
+                                  node _tag_mem_1_io_tag_write_visit_T_3 = tail(_tag_mem_1_io_tag_write_visit_T_2, 1) @[cache_single_port.scala 439:186]
+                                  node _tag_mem_1_io_tag_write_visit_T_4 = mux(_tag_mem_1_io_tag_write_visit_T_1, tag_mem_1.io.tag_read.visit, _tag_mem_1_io_tag_write_visit_T_3) @[cache_single_port.scala 439:85]
+                                  tag_mem_1.io.tag_write.visit <= _tag_mem_1_io_tag_write_visit_T_4 @[cache_single_port.scala 439:79]
+                                  tag_mem_1.io.tag_write.valid <= tag_mem_1.io.tag_read.valid @[cache_single_port.scala 440:79]
+                              tag_mem_2.io.tag_write.dirty <= tag_mem_2.io.tag_read.dirty @[cache_single_port.scala 428:71]
+                              tag_mem_2.io.tag_write.tag <= tag_mem_2.io.tag_read.tag @[cache_single_port.scala 429:69]
+                              when is_match[2] : @[cache_single_port.scala 430:58]
+                                tag_mem_2.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 431:76]
+                                tag_mem_2.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 432:79]
+                                tag_mem_2.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 433:79]
+                                when cpu_request_rw : @[cache_single_port.scala 434:69]
+                                  tag_mem_2.io.tag_write.dirty <= UInt<1>("h1") @[cache_single_port.scala 435:87]
                               else :
-                                when tag_mem_2.io.tag_read.valid : @[cache_single_port.scala 432:81]
-                                  tag_mem_2.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 433:76]
-                                  node _tag_mem_2_io_tag_write_visit_T = not(tag_mem_2.io.tag_read.visit) @[cache_single_port.scala 434:87]
-                                  node _tag_mem_2_io_tag_write_visit_T_1 = eq(_tag_mem_2_io_tag_write_visit_T, UInt<1>("h0")) @[cache_single_port.scala 434:118]
-                                  node _tag_mem_2_io_tag_write_visit_T_2 = add(tag_mem_2.io.tag_read.visit, UInt<1>("h1")) @[cache_single_port.scala 434:186]
-                                  node _tag_mem_2_io_tag_write_visit_T_3 = tail(_tag_mem_2_io_tag_write_visit_T_2, 1) @[cache_single_port.scala 434:186]
-                                  node _tag_mem_2_io_tag_write_visit_T_4 = mux(_tag_mem_2_io_tag_write_visit_T_1, tag_mem_2.io.tag_read.visit, _tag_mem_2_io_tag_write_visit_T_3) @[cache_single_port.scala 434:85]
-                                  tag_mem_2.io.tag_write.visit <= _tag_mem_2_io_tag_write_visit_T_4 @[cache_single_port.scala 434:79]
-                                  tag_mem_2.io.tag_write.valid <= tag_mem_2.io.tag_read.valid @[cache_single_port.scala 435:79]
-                              tag_mem_3.io.tag_write.dirty <= tag_mem_3.io.tag_read.dirty @[cache_single_port.scala 423:71]
-                              tag_mem_3.io.tag_write.tag <= tag_mem_3.io.tag_read.tag @[cache_single_port.scala 424:69]
-                              when is_match[3] : @[cache_single_port.scala 425:58]
-                                tag_mem_3.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 426:76]
-                                tag_mem_3.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 427:79]
-                                tag_mem_3.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 428:79]
-                                when cpu_request_rw : @[cache_single_port.scala 429:69]
-                                  tag_mem_3.io.tag_write.dirty <= UInt<1>("h1") @[cache_single_port.scala 430:87]
+                                when tag_mem_2.io.tag_read.valid : @[cache_single_port.scala 437:81]
+                                  tag_mem_2.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 438:76]
+                                  node _tag_mem_2_io_tag_write_visit_T = not(tag_mem_2.io.tag_read.visit) @[cache_single_port.scala 439:87]
+                                  node _tag_mem_2_io_tag_write_visit_T_1 = eq(_tag_mem_2_io_tag_write_visit_T, UInt<1>("h0")) @[cache_single_port.scala 439:118]
+                                  node _tag_mem_2_io_tag_write_visit_T_2 = add(tag_mem_2.io.tag_read.visit, UInt<1>("h1")) @[cache_single_port.scala 439:186]
+                                  node _tag_mem_2_io_tag_write_visit_T_3 = tail(_tag_mem_2_io_tag_write_visit_T_2, 1) @[cache_single_port.scala 439:186]
+                                  node _tag_mem_2_io_tag_write_visit_T_4 = mux(_tag_mem_2_io_tag_write_visit_T_1, tag_mem_2.io.tag_read.visit, _tag_mem_2_io_tag_write_visit_T_3) @[cache_single_port.scala 439:85]
+                                  tag_mem_2.io.tag_write.visit <= _tag_mem_2_io_tag_write_visit_T_4 @[cache_single_port.scala 439:79]
+                                  tag_mem_2.io.tag_write.valid <= tag_mem_2.io.tag_read.valid @[cache_single_port.scala 440:79]
+                              tag_mem_3.io.tag_write.dirty <= tag_mem_3.io.tag_read.dirty @[cache_single_port.scala 428:71]
+                              tag_mem_3.io.tag_write.tag <= tag_mem_3.io.tag_read.tag @[cache_single_port.scala 429:69]
+                              when is_match[3] : @[cache_single_port.scala 430:58]
+                                tag_mem_3.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 431:76]
+                                tag_mem_3.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 432:79]
+                                tag_mem_3.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 433:79]
+                                when cpu_request_rw : @[cache_single_port.scala 434:69]
+                                  tag_mem_3.io.tag_write.dirty <= UInt<1>("h1") @[cache_single_port.scala 435:87]
                               else :
-                                when tag_mem_3.io.tag_read.valid : @[cache_single_port.scala 432:81]
-                                  tag_mem_3.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 433:76]
-                                  node _tag_mem_3_io_tag_write_visit_T = not(tag_mem_3.io.tag_read.visit) @[cache_single_port.scala 434:87]
-                                  node _tag_mem_3_io_tag_write_visit_T_1 = eq(_tag_mem_3_io_tag_write_visit_T, UInt<1>("h0")) @[cache_single_port.scala 434:118]
-                                  node _tag_mem_3_io_tag_write_visit_T_2 = add(tag_mem_3.io.tag_read.visit, UInt<1>("h1")) @[cache_single_port.scala 434:186]
-                                  node _tag_mem_3_io_tag_write_visit_T_3 = tail(_tag_mem_3_io_tag_write_visit_T_2, 1) @[cache_single_port.scala 434:186]
-                                  node _tag_mem_3_io_tag_write_visit_T_4 = mux(_tag_mem_3_io_tag_write_visit_T_1, tag_mem_3.io.tag_read.visit, _tag_mem_3_io_tag_write_visit_T_3) @[cache_single_port.scala 434:85]
-                                  tag_mem_3.io.tag_write.visit <= _tag_mem_3_io_tag_write_visit_T_4 @[cache_single_port.scala 434:79]
-                                  tag_mem_3.io.tag_write.valid <= tag_mem_3.io.tag_read.valid @[cache_single_port.scala 435:79]
-                              when cpu_request_rw : @[cache_single_port.scala 439:53]
-                                when is_match[0] : @[cache_single_port.scala 449:66]
-                                  data_mem_0.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 450:85]
-                                  response_data <= data_mem_0.io.data_read.data @[cache_single_port.scala 451:71]
-                                  node _part_0_T = bits(cpu_request_mask, 0, 0) @[cache_single_port.scala 453:96]
-                                  node _part_0_T_1 = bits(cpu_request_data, 7, 0) @[cache_single_port.scala 453:117]
-                                  node _part_0_T_2 = shl(_part_0_T_1, 0) @[cache_single_port.scala 453:136]
-                                  node _part_0_T_3 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_0_T_4 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_0_WIRE : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_0_WIRE[0] <= _part_0_T_3 @[cache_single_port.scala 454:93]
-                                  _part_0_WIRE[1] <= _part_0_T_4 @[cache_single_port.scala 454:93]
-                                  node _part_0_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_0_T_6 = bits(_part_0_WIRE[_part_0_T_5], 7, 0) @[cache_single_port.scala 454:208]
-                                  node _part_0_T_7 = shl(_part_0_T_6, 0) @[cache_single_port.scala 454:228]
-                                  node _part_0_T_8 = mux(_part_0_T, _part_0_T_2, _part_0_T_7) @[cache_single_port.scala 453:79]
-                                  part[0] <= _part_0_T_8 @[cache_single_port.scala 453:73]
-                                  node _part_1_T = bits(cpu_request_mask, 1, 1) @[cache_single_port.scala 453:96]
-                                  node _part_1_T_1 = bits(cpu_request_data, 15, 8) @[cache_single_port.scala 453:117]
-                                  node _part_1_T_2 = shl(_part_1_T_1, 8) @[cache_single_port.scala 453:136]
-                                  node _part_1_T_3 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_1_T_4 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_1_WIRE : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_1_WIRE[0] <= _part_1_T_3 @[cache_single_port.scala 454:93]
-                                  _part_1_WIRE[1] <= _part_1_T_4 @[cache_single_port.scala 454:93]
-                                  node _part_1_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_1_T_6 = bits(_part_1_WIRE[_part_1_T_5], 15, 8) @[cache_single_port.scala 454:208]
-                                  node _part_1_T_7 = shl(_part_1_T_6, 8) @[cache_single_port.scala 454:228]
-                                  node _part_1_T_8 = mux(_part_1_T, _part_1_T_2, _part_1_T_7) @[cache_single_port.scala 453:79]
-                                  part[1] <= _part_1_T_8 @[cache_single_port.scala 453:73]
-                                  node _part_2_T = bits(cpu_request_mask, 2, 2) @[cache_single_port.scala 453:96]
-                                  node _part_2_T_1 = bits(cpu_request_data, 23, 16) @[cache_single_port.scala 453:117]
-                                  node _part_2_T_2 = shl(_part_2_T_1, 16) @[cache_single_port.scala 453:136]
-                                  node _part_2_T_3 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_2_T_4 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_2_WIRE : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_2_WIRE[0] <= _part_2_T_3 @[cache_single_port.scala 454:93]
-                                  _part_2_WIRE[1] <= _part_2_T_4 @[cache_single_port.scala 454:93]
-                                  node _part_2_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_2_T_6 = bits(_part_2_WIRE[_part_2_T_5], 23, 16) @[cache_single_port.scala 454:208]
-                                  node _part_2_T_7 = shl(_part_2_T_6, 16) @[cache_single_port.scala 454:228]
-                                  node _part_2_T_8 = mux(_part_2_T, _part_2_T_2, _part_2_T_7) @[cache_single_port.scala 453:79]
-                                  part[2] <= _part_2_T_8 @[cache_single_port.scala 453:73]
-                                  node _part_3_T = bits(cpu_request_mask, 3, 3) @[cache_single_port.scala 453:96]
-                                  node _part_3_T_1 = bits(cpu_request_data, 31, 24) @[cache_single_port.scala 453:117]
-                                  node _part_3_T_2 = shl(_part_3_T_1, 24) @[cache_single_port.scala 453:136]
-                                  node _part_3_T_3 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_3_T_4 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_3_WIRE : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_3_WIRE[0] <= _part_3_T_3 @[cache_single_port.scala 454:93]
-                                  _part_3_WIRE[1] <= _part_3_T_4 @[cache_single_port.scala 454:93]
-                                  node _part_3_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_3_T_6 = bits(_part_3_WIRE[_part_3_T_5], 31, 24) @[cache_single_port.scala 454:208]
-                                  node _part_3_T_7 = shl(_part_3_T_6, 24) @[cache_single_port.scala 454:228]
-                                  node _part_3_T_8 = mux(_part_3_T, _part_3_T_2, _part_3_T_7) @[cache_single_port.scala 453:79]
-                                  part[3] <= _part_3_T_8 @[cache_single_port.scala 453:73]
-                                  node _part_4_T = bits(cpu_request_mask, 4, 4) @[cache_single_port.scala 453:96]
-                                  node _part_4_T_1 = bits(cpu_request_data, 39, 32) @[cache_single_port.scala 453:117]
-                                  node _part_4_T_2 = shl(_part_4_T_1, 32) @[cache_single_port.scala 453:136]
-                                  node _part_4_T_3 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_4_T_4 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_4_WIRE : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_4_WIRE[0] <= _part_4_T_3 @[cache_single_port.scala 454:93]
-                                  _part_4_WIRE[1] <= _part_4_T_4 @[cache_single_port.scala 454:93]
-                                  node _part_4_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_4_T_6 = bits(_part_4_WIRE[_part_4_T_5], 39, 32) @[cache_single_port.scala 454:208]
-                                  node _part_4_T_7 = shl(_part_4_T_6, 32) @[cache_single_port.scala 454:228]
-                                  node _part_4_T_8 = mux(_part_4_T, _part_4_T_2, _part_4_T_7) @[cache_single_port.scala 453:79]
-                                  part[4] <= _part_4_T_8 @[cache_single_port.scala 453:73]
-                                  node _part_5_T = bits(cpu_request_mask, 5, 5) @[cache_single_port.scala 453:96]
-                                  node _part_5_T_1 = bits(cpu_request_data, 47, 40) @[cache_single_port.scala 453:117]
-                                  node _part_5_T_2 = shl(_part_5_T_1, 40) @[cache_single_port.scala 453:136]
-                                  node _part_5_T_3 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_5_T_4 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_5_WIRE : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_5_WIRE[0] <= _part_5_T_3 @[cache_single_port.scala 454:93]
-                                  _part_5_WIRE[1] <= _part_5_T_4 @[cache_single_port.scala 454:93]
-                                  node _part_5_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_5_T_6 = bits(_part_5_WIRE[_part_5_T_5], 47, 40) @[cache_single_port.scala 454:208]
-                                  node _part_5_T_7 = shl(_part_5_T_6, 40) @[cache_single_port.scala 454:228]
-                                  node _part_5_T_8 = mux(_part_5_T, _part_5_T_2, _part_5_T_7) @[cache_single_port.scala 453:79]
-                                  part[5] <= _part_5_T_8 @[cache_single_port.scala 453:73]
-                                  node _part_6_T = bits(cpu_request_mask, 6, 6) @[cache_single_port.scala 453:96]
-                                  node _part_6_T_1 = bits(cpu_request_data, 55, 48) @[cache_single_port.scala 453:117]
-                                  node _part_6_T_2 = shl(_part_6_T_1, 48) @[cache_single_port.scala 453:136]
-                                  node _part_6_T_3 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_6_T_4 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_6_WIRE : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_6_WIRE[0] <= _part_6_T_3 @[cache_single_port.scala 454:93]
-                                  _part_6_WIRE[1] <= _part_6_T_4 @[cache_single_port.scala 454:93]
-                                  node _part_6_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_6_T_6 = bits(_part_6_WIRE[_part_6_T_5], 55, 48) @[cache_single_port.scala 454:208]
-                                  node _part_6_T_7 = shl(_part_6_T_6, 48) @[cache_single_port.scala 454:228]
-                                  node _part_6_T_8 = mux(_part_6_T, _part_6_T_2, _part_6_T_7) @[cache_single_port.scala 453:79]
-                                  part[6] <= _part_6_T_8 @[cache_single_port.scala 453:73]
-                                  node _part_7_T = bits(cpu_request_mask, 7, 7) @[cache_single_port.scala 453:96]
-                                  node _part_7_T_1 = bits(cpu_request_data, 63, 56) @[cache_single_port.scala 453:117]
-                                  node _part_7_T_2 = shl(_part_7_T_1, 56) @[cache_single_port.scala 453:136]
-                                  node _part_7_T_3 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_7_T_4 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_7_WIRE : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_7_WIRE[0] <= _part_7_T_3 @[cache_single_port.scala 454:93]
-                                  _part_7_WIRE[1] <= _part_7_T_4 @[cache_single_port.scala 454:93]
-                                  node _part_7_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_7_T_6 = bits(_part_7_WIRE[_part_7_T_5], 63, 56) @[cache_single_port.scala 454:208]
-                                  node _part_7_T_7 = shl(_part_7_T_6, 56) @[cache_single_port.scala 454:228]
-                                  node _part_7_T_8 = mux(_part_7_T, _part_7_T_2, _part_7_T_7) @[cache_single_port.scala 453:79]
-                                  part[7] <= _part_7_T_8 @[cache_single_port.scala 453:73]
-                                  node _result_T = or(part[0], part[1]) @[cache_single_port.scala 457:80]
-                                  node _result_T_1 = or(_result_T, part[2]) @[cache_single_port.scala 457:80]
-                                  node _result_T_2 = or(_result_T_1, part[3]) @[cache_single_port.scala 457:80]
-                                  node _result_T_3 = or(_result_T_2, part[4]) @[cache_single_port.scala 457:80]
-                                  node _result_T_4 = or(_result_T_3, part[5]) @[cache_single_port.scala 457:80]
-                                  node _result_T_5 = or(_result_T_4, part[6]) @[cache_single_port.scala 457:80]
-                                  node _result_T_6 = or(_result_T_5, part[7]) @[cache_single_port.scala 457:80]
-                                  result <= _result_T_6 @[cache_single_port.scala 457:64]
-                                  node _T_93 = bits(data_mem_0.io.data_read.data, 63, 0) @[cache_single_port.scala 458:125]
-                                  node _T_94 = bits(data_mem_0.io.data_read.data, 127, 64) @[cache_single_port.scala 458:125]
-                                  wire _WIRE_4 : UInt<64>[2] @[cache_single_port.scala 458:90]
-                                  _WIRE_4[0] <= _T_93 @[cache_single_port.scala 458:90]
-                                  _WIRE_4[1] <= _T_94 @[cache_single_port.scala 458:90]
-                                  cache_data[0] <= _WIRE_4[0] @[cache_single_port.scala 458:68]
-                                  cache_data[1] <= _WIRE_4[1] @[cache_single_port.scala 458:68]
-                                  node _T_95 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:88]
-                                  cache_data[_T_95] <= result @[cache_single_port.scala 459:131]
-                                  node _data_mem_0_io_data_write_data_T = cat(cache_data[1], cache_data[0]) @[cache_single_port.scala 460:102]
-                                  data_mem_0.io.data_write.data <= _data_mem_0_io_data_write_data_T @[cache_single_port.scala 460:88]
-                                when is_match[1] : @[cache_single_port.scala 449:66]
-                                  data_mem_1.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 450:85]
-                                  response_data <= data_mem_1.io.data_read.data @[cache_single_port.scala 451:71]
-                                  node _part_0_T_9 = bits(cpu_request_mask, 0, 0) @[cache_single_port.scala 453:96]
-                                  node _part_0_T_10 = bits(cpu_request_data, 7, 0) @[cache_single_port.scala 453:117]
-                                  node _part_0_T_11 = shl(_part_0_T_10, 0) @[cache_single_port.scala 453:136]
-                                  node _part_0_T_12 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_0_T_13 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_0_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_0_WIRE_1[0] <= _part_0_T_12 @[cache_single_port.scala 454:93]
-                                  _part_0_WIRE_1[1] <= _part_0_T_13 @[cache_single_port.scala 454:93]
-                                  node _part_0_T_14 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_0_T_15 = bits(_part_0_WIRE_1[_part_0_T_14], 7, 0) @[cache_single_port.scala 454:208]
-                                  node _part_0_T_16 = shl(_part_0_T_15, 0) @[cache_single_port.scala 454:228]
-                                  node _part_0_T_17 = mux(_part_0_T_9, _part_0_T_11, _part_0_T_16) @[cache_single_port.scala 453:79]
-                                  part[0] <= _part_0_T_17 @[cache_single_port.scala 453:73]
-                                  node _part_1_T_9 = bits(cpu_request_mask, 1, 1) @[cache_single_port.scala 453:96]
-                                  node _part_1_T_10 = bits(cpu_request_data, 15, 8) @[cache_single_port.scala 453:117]
-                                  node _part_1_T_11 = shl(_part_1_T_10, 8) @[cache_single_port.scala 453:136]
-                                  node _part_1_T_12 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_1_T_13 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_1_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_1_WIRE_1[0] <= _part_1_T_12 @[cache_single_port.scala 454:93]
-                                  _part_1_WIRE_1[1] <= _part_1_T_13 @[cache_single_port.scala 454:93]
-                                  node _part_1_T_14 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_1_T_15 = bits(_part_1_WIRE_1[_part_1_T_14], 15, 8) @[cache_single_port.scala 454:208]
-                                  node _part_1_T_16 = shl(_part_1_T_15, 8) @[cache_single_port.scala 454:228]
-                                  node _part_1_T_17 = mux(_part_1_T_9, _part_1_T_11, _part_1_T_16) @[cache_single_port.scala 453:79]
-                                  part[1] <= _part_1_T_17 @[cache_single_port.scala 453:73]
-                                  node _part_2_T_9 = bits(cpu_request_mask, 2, 2) @[cache_single_port.scala 453:96]
-                                  node _part_2_T_10 = bits(cpu_request_data, 23, 16) @[cache_single_port.scala 453:117]
-                                  node _part_2_T_11 = shl(_part_2_T_10, 16) @[cache_single_port.scala 453:136]
-                                  node _part_2_T_12 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_2_T_13 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_2_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_2_WIRE_1[0] <= _part_2_T_12 @[cache_single_port.scala 454:93]
-                                  _part_2_WIRE_1[1] <= _part_2_T_13 @[cache_single_port.scala 454:93]
-                                  node _part_2_T_14 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_2_T_15 = bits(_part_2_WIRE_1[_part_2_T_14], 23, 16) @[cache_single_port.scala 454:208]
-                                  node _part_2_T_16 = shl(_part_2_T_15, 16) @[cache_single_port.scala 454:228]
-                                  node _part_2_T_17 = mux(_part_2_T_9, _part_2_T_11, _part_2_T_16) @[cache_single_port.scala 453:79]
-                                  part[2] <= _part_2_T_17 @[cache_single_port.scala 453:73]
-                                  node _part_3_T_9 = bits(cpu_request_mask, 3, 3) @[cache_single_port.scala 453:96]
-                                  node _part_3_T_10 = bits(cpu_request_data, 31, 24) @[cache_single_port.scala 453:117]
-                                  node _part_3_T_11 = shl(_part_3_T_10, 24) @[cache_single_port.scala 453:136]
-                                  node _part_3_T_12 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_3_T_13 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_3_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_3_WIRE_1[0] <= _part_3_T_12 @[cache_single_port.scala 454:93]
-                                  _part_3_WIRE_1[1] <= _part_3_T_13 @[cache_single_port.scala 454:93]
-                                  node _part_3_T_14 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_3_T_15 = bits(_part_3_WIRE_1[_part_3_T_14], 31, 24) @[cache_single_port.scala 454:208]
-                                  node _part_3_T_16 = shl(_part_3_T_15, 24) @[cache_single_port.scala 454:228]
-                                  node _part_3_T_17 = mux(_part_3_T_9, _part_3_T_11, _part_3_T_16) @[cache_single_port.scala 453:79]
-                                  part[3] <= _part_3_T_17 @[cache_single_port.scala 453:73]
-                                  node _part_4_T_9 = bits(cpu_request_mask, 4, 4) @[cache_single_port.scala 453:96]
-                                  node _part_4_T_10 = bits(cpu_request_data, 39, 32) @[cache_single_port.scala 453:117]
-                                  node _part_4_T_11 = shl(_part_4_T_10, 32) @[cache_single_port.scala 453:136]
-                                  node _part_4_T_12 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_4_T_13 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_4_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_4_WIRE_1[0] <= _part_4_T_12 @[cache_single_port.scala 454:93]
-                                  _part_4_WIRE_1[1] <= _part_4_T_13 @[cache_single_port.scala 454:93]
-                                  node _part_4_T_14 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_4_T_15 = bits(_part_4_WIRE_1[_part_4_T_14], 39, 32) @[cache_single_port.scala 454:208]
-                                  node _part_4_T_16 = shl(_part_4_T_15, 32) @[cache_single_port.scala 454:228]
-                                  node _part_4_T_17 = mux(_part_4_T_9, _part_4_T_11, _part_4_T_16) @[cache_single_port.scala 453:79]
-                                  part[4] <= _part_4_T_17 @[cache_single_port.scala 453:73]
-                                  node _part_5_T_9 = bits(cpu_request_mask, 5, 5) @[cache_single_port.scala 453:96]
-                                  node _part_5_T_10 = bits(cpu_request_data, 47, 40) @[cache_single_port.scala 453:117]
-                                  node _part_5_T_11 = shl(_part_5_T_10, 40) @[cache_single_port.scala 453:136]
-                                  node _part_5_T_12 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_5_T_13 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_5_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_5_WIRE_1[0] <= _part_5_T_12 @[cache_single_port.scala 454:93]
-                                  _part_5_WIRE_1[1] <= _part_5_T_13 @[cache_single_port.scala 454:93]
-                                  node _part_5_T_14 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_5_T_15 = bits(_part_5_WIRE_1[_part_5_T_14], 47, 40) @[cache_single_port.scala 454:208]
-                                  node _part_5_T_16 = shl(_part_5_T_15, 40) @[cache_single_port.scala 454:228]
-                                  node _part_5_T_17 = mux(_part_5_T_9, _part_5_T_11, _part_5_T_16) @[cache_single_port.scala 453:79]
-                                  part[5] <= _part_5_T_17 @[cache_single_port.scala 453:73]
-                                  node _part_6_T_9 = bits(cpu_request_mask, 6, 6) @[cache_single_port.scala 453:96]
-                                  node _part_6_T_10 = bits(cpu_request_data, 55, 48) @[cache_single_port.scala 453:117]
-                                  node _part_6_T_11 = shl(_part_6_T_10, 48) @[cache_single_port.scala 453:136]
-                                  node _part_6_T_12 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_6_T_13 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_6_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_6_WIRE_1[0] <= _part_6_T_12 @[cache_single_port.scala 454:93]
-                                  _part_6_WIRE_1[1] <= _part_6_T_13 @[cache_single_port.scala 454:93]
-                                  node _part_6_T_14 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_6_T_15 = bits(_part_6_WIRE_1[_part_6_T_14], 55, 48) @[cache_single_port.scala 454:208]
-                                  node _part_6_T_16 = shl(_part_6_T_15, 48) @[cache_single_port.scala 454:228]
-                                  node _part_6_T_17 = mux(_part_6_T_9, _part_6_T_11, _part_6_T_16) @[cache_single_port.scala 453:79]
-                                  part[6] <= _part_6_T_17 @[cache_single_port.scala 453:73]
-                                  node _part_7_T_9 = bits(cpu_request_mask, 7, 7) @[cache_single_port.scala 453:96]
-                                  node _part_7_T_10 = bits(cpu_request_data, 63, 56) @[cache_single_port.scala 453:117]
-                                  node _part_7_T_11 = shl(_part_7_T_10, 56) @[cache_single_port.scala 453:136]
-                                  node _part_7_T_12 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_7_T_13 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_7_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_7_WIRE_1[0] <= _part_7_T_12 @[cache_single_port.scala 454:93]
-                                  _part_7_WIRE_1[1] <= _part_7_T_13 @[cache_single_port.scala 454:93]
-                                  node _part_7_T_14 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_7_T_15 = bits(_part_7_WIRE_1[_part_7_T_14], 63, 56) @[cache_single_port.scala 454:208]
-                                  node _part_7_T_16 = shl(_part_7_T_15, 56) @[cache_single_port.scala 454:228]
-                                  node _part_7_T_17 = mux(_part_7_T_9, _part_7_T_11, _part_7_T_16) @[cache_single_port.scala 453:79]
-                                  part[7] <= _part_7_T_17 @[cache_single_port.scala 453:73]
-                                  node _result_T_7 = or(part[0], part[1]) @[cache_single_port.scala 457:80]
-                                  node _result_T_8 = or(_result_T_7, part[2]) @[cache_single_port.scala 457:80]
-                                  node _result_T_9 = or(_result_T_8, part[3]) @[cache_single_port.scala 457:80]
-                                  node _result_T_10 = or(_result_T_9, part[4]) @[cache_single_port.scala 457:80]
-                                  node _result_T_11 = or(_result_T_10, part[5]) @[cache_single_port.scala 457:80]
-                                  node _result_T_12 = or(_result_T_11, part[6]) @[cache_single_port.scala 457:80]
-                                  node _result_T_13 = or(_result_T_12, part[7]) @[cache_single_port.scala 457:80]
-                                  result <= _result_T_13 @[cache_single_port.scala 457:64]
-                                  node _T_96 = bits(data_mem_1.io.data_read.data, 63, 0) @[cache_single_port.scala 458:125]
-                                  node _T_97 = bits(data_mem_1.io.data_read.data, 127, 64) @[cache_single_port.scala 458:125]
-                                  wire _WIRE_5 : UInt<64>[2] @[cache_single_port.scala 458:90]
-                                  _WIRE_5[0] <= _T_96 @[cache_single_port.scala 458:90]
-                                  _WIRE_5[1] <= _T_97 @[cache_single_port.scala 458:90]
-                                  cache_data[0] <= _WIRE_5[0] @[cache_single_port.scala 458:68]
-                                  cache_data[1] <= _WIRE_5[1] @[cache_single_port.scala 458:68]
-                                  node _T_98 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:88]
-                                  cache_data[_T_98] <= result @[cache_single_port.scala 459:131]
-                                  node _data_mem_1_io_data_write_data_T = cat(cache_data[1], cache_data[0]) @[cache_single_port.scala 460:102]
-                                  data_mem_1.io.data_write.data <= _data_mem_1_io_data_write_data_T @[cache_single_port.scala 460:88]
-                                when is_match[2] : @[cache_single_port.scala 449:66]
-                                  data_mem_2.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 450:85]
-                                  response_data <= data_mem_2.io.data_read.data @[cache_single_port.scala 451:71]
-                                  node _part_0_T_18 = bits(cpu_request_mask, 0, 0) @[cache_single_port.scala 453:96]
-                                  node _part_0_T_19 = bits(cpu_request_data, 7, 0) @[cache_single_port.scala 453:117]
-                                  node _part_0_T_20 = shl(_part_0_T_19, 0) @[cache_single_port.scala 453:136]
-                                  node _part_0_T_21 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_0_T_22 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_0_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_0_WIRE_2[0] <= _part_0_T_21 @[cache_single_port.scala 454:93]
-                                  _part_0_WIRE_2[1] <= _part_0_T_22 @[cache_single_port.scala 454:93]
-                                  node _part_0_T_23 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_0_T_24 = bits(_part_0_WIRE_2[_part_0_T_23], 7, 0) @[cache_single_port.scala 454:208]
-                                  node _part_0_T_25 = shl(_part_0_T_24, 0) @[cache_single_port.scala 454:228]
-                                  node _part_0_T_26 = mux(_part_0_T_18, _part_0_T_20, _part_0_T_25) @[cache_single_port.scala 453:79]
-                                  part[0] <= _part_0_T_26 @[cache_single_port.scala 453:73]
-                                  node _part_1_T_18 = bits(cpu_request_mask, 1, 1) @[cache_single_port.scala 453:96]
-                                  node _part_1_T_19 = bits(cpu_request_data, 15, 8) @[cache_single_port.scala 453:117]
-                                  node _part_1_T_20 = shl(_part_1_T_19, 8) @[cache_single_port.scala 453:136]
-                                  node _part_1_T_21 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_1_T_22 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_1_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_1_WIRE_2[0] <= _part_1_T_21 @[cache_single_port.scala 454:93]
-                                  _part_1_WIRE_2[1] <= _part_1_T_22 @[cache_single_port.scala 454:93]
-                                  node _part_1_T_23 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_1_T_24 = bits(_part_1_WIRE_2[_part_1_T_23], 15, 8) @[cache_single_port.scala 454:208]
-                                  node _part_1_T_25 = shl(_part_1_T_24, 8) @[cache_single_port.scala 454:228]
-                                  node _part_1_T_26 = mux(_part_1_T_18, _part_1_T_20, _part_1_T_25) @[cache_single_port.scala 453:79]
-                                  part[1] <= _part_1_T_26 @[cache_single_port.scala 453:73]
-                                  node _part_2_T_18 = bits(cpu_request_mask, 2, 2) @[cache_single_port.scala 453:96]
-                                  node _part_2_T_19 = bits(cpu_request_data, 23, 16) @[cache_single_port.scala 453:117]
-                                  node _part_2_T_20 = shl(_part_2_T_19, 16) @[cache_single_port.scala 453:136]
-                                  node _part_2_T_21 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_2_T_22 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_2_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_2_WIRE_2[0] <= _part_2_T_21 @[cache_single_port.scala 454:93]
-                                  _part_2_WIRE_2[1] <= _part_2_T_22 @[cache_single_port.scala 454:93]
-                                  node _part_2_T_23 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_2_T_24 = bits(_part_2_WIRE_2[_part_2_T_23], 23, 16) @[cache_single_port.scala 454:208]
-                                  node _part_2_T_25 = shl(_part_2_T_24, 16) @[cache_single_port.scala 454:228]
-                                  node _part_2_T_26 = mux(_part_2_T_18, _part_2_T_20, _part_2_T_25) @[cache_single_port.scala 453:79]
-                                  part[2] <= _part_2_T_26 @[cache_single_port.scala 453:73]
-                                  node _part_3_T_18 = bits(cpu_request_mask, 3, 3) @[cache_single_port.scala 453:96]
-                                  node _part_3_T_19 = bits(cpu_request_data, 31, 24) @[cache_single_port.scala 453:117]
-                                  node _part_3_T_20 = shl(_part_3_T_19, 24) @[cache_single_port.scala 453:136]
-                                  node _part_3_T_21 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_3_T_22 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_3_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_3_WIRE_2[0] <= _part_3_T_21 @[cache_single_port.scala 454:93]
-                                  _part_3_WIRE_2[1] <= _part_3_T_22 @[cache_single_port.scala 454:93]
-                                  node _part_3_T_23 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_3_T_24 = bits(_part_3_WIRE_2[_part_3_T_23], 31, 24) @[cache_single_port.scala 454:208]
-                                  node _part_3_T_25 = shl(_part_3_T_24, 24) @[cache_single_port.scala 454:228]
-                                  node _part_3_T_26 = mux(_part_3_T_18, _part_3_T_20, _part_3_T_25) @[cache_single_port.scala 453:79]
-                                  part[3] <= _part_3_T_26 @[cache_single_port.scala 453:73]
-                                  node _part_4_T_18 = bits(cpu_request_mask, 4, 4) @[cache_single_port.scala 453:96]
-                                  node _part_4_T_19 = bits(cpu_request_data, 39, 32) @[cache_single_port.scala 453:117]
-                                  node _part_4_T_20 = shl(_part_4_T_19, 32) @[cache_single_port.scala 453:136]
-                                  node _part_4_T_21 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_4_T_22 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_4_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_4_WIRE_2[0] <= _part_4_T_21 @[cache_single_port.scala 454:93]
-                                  _part_4_WIRE_2[1] <= _part_4_T_22 @[cache_single_port.scala 454:93]
-                                  node _part_4_T_23 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_4_T_24 = bits(_part_4_WIRE_2[_part_4_T_23], 39, 32) @[cache_single_port.scala 454:208]
-                                  node _part_4_T_25 = shl(_part_4_T_24, 32) @[cache_single_port.scala 454:228]
-                                  node _part_4_T_26 = mux(_part_4_T_18, _part_4_T_20, _part_4_T_25) @[cache_single_port.scala 453:79]
-                                  part[4] <= _part_4_T_26 @[cache_single_port.scala 453:73]
-                                  node _part_5_T_18 = bits(cpu_request_mask, 5, 5) @[cache_single_port.scala 453:96]
-                                  node _part_5_T_19 = bits(cpu_request_data, 47, 40) @[cache_single_port.scala 453:117]
-                                  node _part_5_T_20 = shl(_part_5_T_19, 40) @[cache_single_port.scala 453:136]
-                                  node _part_5_T_21 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_5_T_22 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_5_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_5_WIRE_2[0] <= _part_5_T_21 @[cache_single_port.scala 454:93]
-                                  _part_5_WIRE_2[1] <= _part_5_T_22 @[cache_single_port.scala 454:93]
-                                  node _part_5_T_23 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_5_T_24 = bits(_part_5_WIRE_2[_part_5_T_23], 47, 40) @[cache_single_port.scala 454:208]
-                                  node _part_5_T_25 = shl(_part_5_T_24, 40) @[cache_single_port.scala 454:228]
-                                  node _part_5_T_26 = mux(_part_5_T_18, _part_5_T_20, _part_5_T_25) @[cache_single_port.scala 453:79]
-                                  part[5] <= _part_5_T_26 @[cache_single_port.scala 453:73]
-                                  node _part_6_T_18 = bits(cpu_request_mask, 6, 6) @[cache_single_port.scala 453:96]
-                                  node _part_6_T_19 = bits(cpu_request_data, 55, 48) @[cache_single_port.scala 453:117]
-                                  node _part_6_T_20 = shl(_part_6_T_19, 48) @[cache_single_port.scala 453:136]
-                                  node _part_6_T_21 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_6_T_22 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_6_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_6_WIRE_2[0] <= _part_6_T_21 @[cache_single_port.scala 454:93]
-                                  _part_6_WIRE_2[1] <= _part_6_T_22 @[cache_single_port.scala 454:93]
-                                  node _part_6_T_23 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_6_T_24 = bits(_part_6_WIRE_2[_part_6_T_23], 55, 48) @[cache_single_port.scala 454:208]
-                                  node _part_6_T_25 = shl(_part_6_T_24, 48) @[cache_single_port.scala 454:228]
-                                  node _part_6_T_26 = mux(_part_6_T_18, _part_6_T_20, _part_6_T_25) @[cache_single_port.scala 453:79]
-                                  part[6] <= _part_6_T_26 @[cache_single_port.scala 453:73]
-                                  node _part_7_T_18 = bits(cpu_request_mask, 7, 7) @[cache_single_port.scala 453:96]
-                                  node _part_7_T_19 = bits(cpu_request_data, 63, 56) @[cache_single_port.scala 453:117]
-                                  node _part_7_T_20 = shl(_part_7_T_19, 56) @[cache_single_port.scala 453:136]
-                                  node _part_7_T_21 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_7_T_22 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_7_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_7_WIRE_2[0] <= _part_7_T_21 @[cache_single_port.scala 454:93]
-                                  _part_7_WIRE_2[1] <= _part_7_T_22 @[cache_single_port.scala 454:93]
-                                  node _part_7_T_23 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_7_T_24 = bits(_part_7_WIRE_2[_part_7_T_23], 63, 56) @[cache_single_port.scala 454:208]
-                                  node _part_7_T_25 = shl(_part_7_T_24, 56) @[cache_single_port.scala 454:228]
-                                  node _part_7_T_26 = mux(_part_7_T_18, _part_7_T_20, _part_7_T_25) @[cache_single_port.scala 453:79]
-                                  part[7] <= _part_7_T_26 @[cache_single_port.scala 453:73]
-                                  node _result_T_14 = or(part[0], part[1]) @[cache_single_port.scala 457:80]
-                                  node _result_T_15 = or(_result_T_14, part[2]) @[cache_single_port.scala 457:80]
-                                  node _result_T_16 = or(_result_T_15, part[3]) @[cache_single_port.scala 457:80]
-                                  node _result_T_17 = or(_result_T_16, part[4]) @[cache_single_port.scala 457:80]
-                                  node _result_T_18 = or(_result_T_17, part[5]) @[cache_single_port.scala 457:80]
-                                  node _result_T_19 = or(_result_T_18, part[6]) @[cache_single_port.scala 457:80]
-                                  node _result_T_20 = or(_result_T_19, part[7]) @[cache_single_port.scala 457:80]
-                                  result <= _result_T_20 @[cache_single_port.scala 457:64]
-                                  node _T_99 = bits(data_mem_2.io.data_read.data, 63, 0) @[cache_single_port.scala 458:125]
-                                  node _T_100 = bits(data_mem_2.io.data_read.data, 127, 64) @[cache_single_port.scala 458:125]
-                                  wire _WIRE_6 : UInt<64>[2] @[cache_single_port.scala 458:90]
-                                  _WIRE_6[0] <= _T_99 @[cache_single_port.scala 458:90]
-                                  _WIRE_6[1] <= _T_100 @[cache_single_port.scala 458:90]
-                                  cache_data[0] <= _WIRE_6[0] @[cache_single_port.scala 458:68]
-                                  cache_data[1] <= _WIRE_6[1] @[cache_single_port.scala 458:68]
-                                  node _T_101 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:88]
-                                  cache_data[_T_101] <= result @[cache_single_port.scala 459:131]
-                                  node _data_mem_2_io_data_write_data_T = cat(cache_data[1], cache_data[0]) @[cache_single_port.scala 460:102]
-                                  data_mem_2.io.data_write.data <= _data_mem_2_io_data_write_data_T @[cache_single_port.scala 460:88]
-                                when is_match[3] : @[cache_single_port.scala 449:66]
-                                  data_mem_3.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 450:85]
-                                  response_data <= data_mem_3.io.data_read.data @[cache_single_port.scala 451:71]
-                                  node _part_0_T_27 = bits(cpu_request_mask, 0, 0) @[cache_single_port.scala 453:96]
-                                  node _part_0_T_28 = bits(cpu_request_data, 7, 0) @[cache_single_port.scala 453:117]
-                                  node _part_0_T_29 = shl(_part_0_T_28, 0) @[cache_single_port.scala 453:136]
-                                  node _part_0_T_30 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_0_T_31 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_0_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_0_WIRE_3[0] <= _part_0_T_30 @[cache_single_port.scala 454:93]
-                                  _part_0_WIRE_3[1] <= _part_0_T_31 @[cache_single_port.scala 454:93]
-                                  node _part_0_T_32 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_0_T_33 = bits(_part_0_WIRE_3[_part_0_T_32], 7, 0) @[cache_single_port.scala 454:208]
-                                  node _part_0_T_34 = shl(_part_0_T_33, 0) @[cache_single_port.scala 454:228]
-                                  node _part_0_T_35 = mux(_part_0_T_27, _part_0_T_29, _part_0_T_34) @[cache_single_port.scala 453:79]
-                                  part[0] <= _part_0_T_35 @[cache_single_port.scala 453:73]
-                                  node _part_1_T_27 = bits(cpu_request_mask, 1, 1) @[cache_single_port.scala 453:96]
-                                  node _part_1_T_28 = bits(cpu_request_data, 15, 8) @[cache_single_port.scala 453:117]
-                                  node _part_1_T_29 = shl(_part_1_T_28, 8) @[cache_single_port.scala 453:136]
-                                  node _part_1_T_30 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_1_T_31 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_1_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_1_WIRE_3[0] <= _part_1_T_30 @[cache_single_port.scala 454:93]
-                                  _part_1_WIRE_3[1] <= _part_1_T_31 @[cache_single_port.scala 454:93]
-                                  node _part_1_T_32 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_1_T_33 = bits(_part_1_WIRE_3[_part_1_T_32], 15, 8) @[cache_single_port.scala 454:208]
-                                  node _part_1_T_34 = shl(_part_1_T_33, 8) @[cache_single_port.scala 454:228]
-                                  node _part_1_T_35 = mux(_part_1_T_27, _part_1_T_29, _part_1_T_34) @[cache_single_port.scala 453:79]
-                                  part[1] <= _part_1_T_35 @[cache_single_port.scala 453:73]
-                                  node _part_2_T_27 = bits(cpu_request_mask, 2, 2) @[cache_single_port.scala 453:96]
-                                  node _part_2_T_28 = bits(cpu_request_data, 23, 16) @[cache_single_port.scala 453:117]
-                                  node _part_2_T_29 = shl(_part_2_T_28, 16) @[cache_single_port.scala 453:136]
-                                  node _part_2_T_30 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_2_T_31 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_2_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_2_WIRE_3[0] <= _part_2_T_30 @[cache_single_port.scala 454:93]
-                                  _part_2_WIRE_3[1] <= _part_2_T_31 @[cache_single_port.scala 454:93]
-                                  node _part_2_T_32 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_2_T_33 = bits(_part_2_WIRE_3[_part_2_T_32], 23, 16) @[cache_single_port.scala 454:208]
-                                  node _part_2_T_34 = shl(_part_2_T_33, 16) @[cache_single_port.scala 454:228]
-                                  node _part_2_T_35 = mux(_part_2_T_27, _part_2_T_29, _part_2_T_34) @[cache_single_port.scala 453:79]
-                                  part[2] <= _part_2_T_35 @[cache_single_port.scala 453:73]
-                                  node _part_3_T_27 = bits(cpu_request_mask, 3, 3) @[cache_single_port.scala 453:96]
-                                  node _part_3_T_28 = bits(cpu_request_data, 31, 24) @[cache_single_port.scala 453:117]
-                                  node _part_3_T_29 = shl(_part_3_T_28, 24) @[cache_single_port.scala 453:136]
-                                  node _part_3_T_30 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_3_T_31 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_3_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_3_WIRE_3[0] <= _part_3_T_30 @[cache_single_port.scala 454:93]
-                                  _part_3_WIRE_3[1] <= _part_3_T_31 @[cache_single_port.scala 454:93]
-                                  node _part_3_T_32 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_3_T_33 = bits(_part_3_WIRE_3[_part_3_T_32], 31, 24) @[cache_single_port.scala 454:208]
-                                  node _part_3_T_34 = shl(_part_3_T_33, 24) @[cache_single_port.scala 454:228]
-                                  node _part_3_T_35 = mux(_part_3_T_27, _part_3_T_29, _part_3_T_34) @[cache_single_port.scala 453:79]
-                                  part[3] <= _part_3_T_35 @[cache_single_port.scala 453:73]
-                                  node _part_4_T_27 = bits(cpu_request_mask, 4, 4) @[cache_single_port.scala 453:96]
-                                  node _part_4_T_28 = bits(cpu_request_data, 39, 32) @[cache_single_port.scala 453:117]
-                                  node _part_4_T_29 = shl(_part_4_T_28, 32) @[cache_single_port.scala 453:136]
-                                  node _part_4_T_30 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_4_T_31 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_4_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_4_WIRE_3[0] <= _part_4_T_30 @[cache_single_port.scala 454:93]
-                                  _part_4_WIRE_3[1] <= _part_4_T_31 @[cache_single_port.scala 454:93]
-                                  node _part_4_T_32 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_4_T_33 = bits(_part_4_WIRE_3[_part_4_T_32], 39, 32) @[cache_single_port.scala 454:208]
-                                  node _part_4_T_34 = shl(_part_4_T_33, 32) @[cache_single_port.scala 454:228]
-                                  node _part_4_T_35 = mux(_part_4_T_27, _part_4_T_29, _part_4_T_34) @[cache_single_port.scala 453:79]
-                                  part[4] <= _part_4_T_35 @[cache_single_port.scala 453:73]
-                                  node _part_5_T_27 = bits(cpu_request_mask, 5, 5) @[cache_single_port.scala 453:96]
-                                  node _part_5_T_28 = bits(cpu_request_data, 47, 40) @[cache_single_port.scala 453:117]
-                                  node _part_5_T_29 = shl(_part_5_T_28, 40) @[cache_single_port.scala 453:136]
-                                  node _part_5_T_30 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_5_T_31 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_5_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_5_WIRE_3[0] <= _part_5_T_30 @[cache_single_port.scala 454:93]
-                                  _part_5_WIRE_3[1] <= _part_5_T_31 @[cache_single_port.scala 454:93]
-                                  node _part_5_T_32 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_5_T_33 = bits(_part_5_WIRE_3[_part_5_T_32], 47, 40) @[cache_single_port.scala 454:208]
-                                  node _part_5_T_34 = shl(_part_5_T_33, 40) @[cache_single_port.scala 454:228]
-                                  node _part_5_T_35 = mux(_part_5_T_27, _part_5_T_29, _part_5_T_34) @[cache_single_port.scala 453:79]
-                                  part[5] <= _part_5_T_35 @[cache_single_port.scala 453:73]
-                                  node _part_6_T_27 = bits(cpu_request_mask, 6, 6) @[cache_single_port.scala 453:96]
-                                  node _part_6_T_28 = bits(cpu_request_data, 55, 48) @[cache_single_port.scala 453:117]
-                                  node _part_6_T_29 = shl(_part_6_T_28, 48) @[cache_single_port.scala 453:136]
-                                  node _part_6_T_30 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_6_T_31 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_6_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_6_WIRE_3[0] <= _part_6_T_30 @[cache_single_port.scala 454:93]
-                                  _part_6_WIRE_3[1] <= _part_6_T_31 @[cache_single_port.scala 454:93]
-                                  node _part_6_T_32 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_6_T_33 = bits(_part_6_WIRE_3[_part_6_T_32], 55, 48) @[cache_single_port.scala 454:208]
-                                  node _part_6_T_34 = shl(_part_6_T_33, 48) @[cache_single_port.scala 454:228]
-                                  node _part_6_T_35 = mux(_part_6_T_27, _part_6_T_29, _part_6_T_34) @[cache_single_port.scala 453:79]
-                                  part[6] <= _part_6_T_35 @[cache_single_port.scala 453:73]
-                                  node _part_7_T_27 = bits(cpu_request_mask, 7, 7) @[cache_single_port.scala 453:96]
-                                  node _part_7_T_28 = bits(cpu_request_data, 63, 56) @[cache_single_port.scala 453:117]
-                                  node _part_7_T_29 = shl(_part_7_T_28, 56) @[cache_single_port.scala 453:136]
-                                  node _part_7_T_30 = bits(response_data, 63, 0) @[cache_single_port.scala 454:112]
-                                  node _part_7_T_31 = bits(response_data, 127, 64) @[cache_single_port.scala 454:112]
-                                  wire _part_7_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 454:93]
-                                  _part_7_WIRE_3[0] <= _part_7_T_30 @[cache_single_port.scala 454:93]
-                                  _part_7_WIRE_3[1] <= _part_7_T_31 @[cache_single_port.scala 454:93]
-                                  node _part_7_T_32 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 454:166]
-                                  node _part_7_T_33 = bits(_part_7_WIRE_3[_part_7_T_32], 63, 56) @[cache_single_port.scala 454:208]
-                                  node _part_7_T_34 = shl(_part_7_T_33, 56) @[cache_single_port.scala 454:228]
-                                  node _part_7_T_35 = mux(_part_7_T_27, _part_7_T_29, _part_7_T_34) @[cache_single_port.scala 453:79]
-                                  part[7] <= _part_7_T_35 @[cache_single_port.scala 453:73]
-                                  node _result_T_21 = or(part[0], part[1]) @[cache_single_port.scala 457:80]
-                                  node _result_T_22 = or(_result_T_21, part[2]) @[cache_single_port.scala 457:80]
-                                  node _result_T_23 = or(_result_T_22, part[3]) @[cache_single_port.scala 457:80]
-                                  node _result_T_24 = or(_result_T_23, part[4]) @[cache_single_port.scala 457:80]
-                                  node _result_T_25 = or(_result_T_24, part[5]) @[cache_single_port.scala 457:80]
-                                  node _result_T_26 = or(_result_T_25, part[6]) @[cache_single_port.scala 457:80]
-                                  node _result_T_27 = or(_result_T_26, part[7]) @[cache_single_port.scala 457:80]
-                                  result <= _result_T_27 @[cache_single_port.scala 457:64]
-                                  node _T_102 = bits(data_mem_3.io.data_read.data, 63, 0) @[cache_single_port.scala 458:125]
-                                  node _T_103 = bits(data_mem_3.io.data_read.data, 127, 64) @[cache_single_port.scala 458:125]
-                                  wire _WIRE_7 : UInt<64>[2] @[cache_single_port.scala 458:90]
-                                  _WIRE_7[0] <= _T_102 @[cache_single_port.scala 458:90]
-                                  _WIRE_7[1] <= _T_103 @[cache_single_port.scala 458:90]
-                                  cache_data[0] <= _WIRE_7[0] @[cache_single_port.scala 458:68]
-                                  cache_data[1] <= _WIRE_7[1] @[cache_single_port.scala 458:68]
-                                  node _T_104 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:88]
-                                  cache_data[_T_104] <= result @[cache_single_port.scala 459:131]
-                                  node _data_mem_3_io_data_write_data_T = cat(cache_data[1], cache_data[0]) @[cache_single_port.scala 460:102]
-                                  data_mem_3.io.data_write.data <= _data_mem_3_io_data_write_data_T @[cache_single_port.scala 460:88]
-                                next_state <= UInt<4>("hc") @[cache_single_port.scala 464:52]
+                                when tag_mem_3.io.tag_read.valid : @[cache_single_port.scala 437:81]
+                                  tag_mem_3.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 438:76]
+                                  node _tag_mem_3_io_tag_write_visit_T = not(tag_mem_3.io.tag_read.visit) @[cache_single_port.scala 439:87]
+                                  node _tag_mem_3_io_tag_write_visit_T_1 = eq(_tag_mem_3_io_tag_write_visit_T, UInt<1>("h0")) @[cache_single_port.scala 439:118]
+                                  node _tag_mem_3_io_tag_write_visit_T_2 = add(tag_mem_3.io.tag_read.visit, UInt<1>("h1")) @[cache_single_port.scala 439:186]
+                                  node _tag_mem_3_io_tag_write_visit_T_3 = tail(_tag_mem_3_io_tag_write_visit_T_2, 1) @[cache_single_port.scala 439:186]
+                                  node _tag_mem_3_io_tag_write_visit_T_4 = mux(_tag_mem_3_io_tag_write_visit_T_1, tag_mem_3.io.tag_read.visit, _tag_mem_3_io_tag_write_visit_T_3) @[cache_single_port.scala 439:85]
+                                  tag_mem_3.io.tag_write.visit <= _tag_mem_3_io_tag_write_visit_T_4 @[cache_single_port.scala 439:79]
+                                  tag_mem_3.io.tag_write.valid <= tag_mem_3.io.tag_read.valid @[cache_single_port.scala 440:79]
+                              when cpu_request_rw : @[cache_single_port.scala 444:53]
+                                when is_match[0] : @[cache_single_port.scala 454:66]
+                                  data_mem_0.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 455:85]
+                                  response_data <= data_mem_0.io.data_read.data @[cache_single_port.scala 456:71]
+                                  node _part_0_T = bits(cpu_request_mask, 0, 0) @[cache_single_port.scala 458:96]
+                                  node _part_0_T_1 = bits(cpu_request_data, 7, 0) @[cache_single_port.scala 458:117]
+                                  node _part_0_T_2 = shl(_part_0_T_1, 0) @[cache_single_port.scala 458:136]
+                                  node _part_0_T_3 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_0_T_4 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_0_WIRE : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_0_WIRE[0] <= _part_0_T_3 @[cache_single_port.scala 459:93]
+                                  _part_0_WIRE[1] <= _part_0_T_4 @[cache_single_port.scala 459:93]
+                                  node _part_0_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_0_T_6 = bits(_part_0_WIRE[_part_0_T_5], 7, 0) @[cache_single_port.scala 459:208]
+                                  node _part_0_T_7 = shl(_part_0_T_6, 0) @[cache_single_port.scala 459:228]
+                                  node _part_0_T_8 = mux(_part_0_T, _part_0_T_2, _part_0_T_7) @[cache_single_port.scala 458:79]
+                                  part[0] <= _part_0_T_8 @[cache_single_port.scala 458:73]
+                                  node _part_1_T = bits(cpu_request_mask, 1, 1) @[cache_single_port.scala 458:96]
+                                  node _part_1_T_1 = bits(cpu_request_data, 15, 8) @[cache_single_port.scala 458:117]
+                                  node _part_1_T_2 = shl(_part_1_T_1, 8) @[cache_single_port.scala 458:136]
+                                  node _part_1_T_3 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_1_T_4 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_1_WIRE : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_1_WIRE[0] <= _part_1_T_3 @[cache_single_port.scala 459:93]
+                                  _part_1_WIRE[1] <= _part_1_T_4 @[cache_single_port.scala 459:93]
+                                  node _part_1_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_1_T_6 = bits(_part_1_WIRE[_part_1_T_5], 15, 8) @[cache_single_port.scala 459:208]
+                                  node _part_1_T_7 = shl(_part_1_T_6, 8) @[cache_single_port.scala 459:228]
+                                  node _part_1_T_8 = mux(_part_1_T, _part_1_T_2, _part_1_T_7) @[cache_single_port.scala 458:79]
+                                  part[1] <= _part_1_T_8 @[cache_single_port.scala 458:73]
+                                  node _part_2_T = bits(cpu_request_mask, 2, 2) @[cache_single_port.scala 458:96]
+                                  node _part_2_T_1 = bits(cpu_request_data, 23, 16) @[cache_single_port.scala 458:117]
+                                  node _part_2_T_2 = shl(_part_2_T_1, 16) @[cache_single_port.scala 458:136]
+                                  node _part_2_T_3 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_2_T_4 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_2_WIRE : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_2_WIRE[0] <= _part_2_T_3 @[cache_single_port.scala 459:93]
+                                  _part_2_WIRE[1] <= _part_2_T_4 @[cache_single_port.scala 459:93]
+                                  node _part_2_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_2_T_6 = bits(_part_2_WIRE[_part_2_T_5], 23, 16) @[cache_single_port.scala 459:208]
+                                  node _part_2_T_7 = shl(_part_2_T_6, 16) @[cache_single_port.scala 459:228]
+                                  node _part_2_T_8 = mux(_part_2_T, _part_2_T_2, _part_2_T_7) @[cache_single_port.scala 458:79]
+                                  part[2] <= _part_2_T_8 @[cache_single_port.scala 458:73]
+                                  node _part_3_T = bits(cpu_request_mask, 3, 3) @[cache_single_port.scala 458:96]
+                                  node _part_3_T_1 = bits(cpu_request_data, 31, 24) @[cache_single_port.scala 458:117]
+                                  node _part_3_T_2 = shl(_part_3_T_1, 24) @[cache_single_port.scala 458:136]
+                                  node _part_3_T_3 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_3_T_4 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_3_WIRE : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_3_WIRE[0] <= _part_3_T_3 @[cache_single_port.scala 459:93]
+                                  _part_3_WIRE[1] <= _part_3_T_4 @[cache_single_port.scala 459:93]
+                                  node _part_3_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_3_T_6 = bits(_part_3_WIRE[_part_3_T_5], 31, 24) @[cache_single_port.scala 459:208]
+                                  node _part_3_T_7 = shl(_part_3_T_6, 24) @[cache_single_port.scala 459:228]
+                                  node _part_3_T_8 = mux(_part_3_T, _part_3_T_2, _part_3_T_7) @[cache_single_port.scala 458:79]
+                                  part[3] <= _part_3_T_8 @[cache_single_port.scala 458:73]
+                                  node _part_4_T = bits(cpu_request_mask, 4, 4) @[cache_single_port.scala 458:96]
+                                  node _part_4_T_1 = bits(cpu_request_data, 39, 32) @[cache_single_port.scala 458:117]
+                                  node _part_4_T_2 = shl(_part_4_T_1, 32) @[cache_single_port.scala 458:136]
+                                  node _part_4_T_3 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_4_T_4 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_4_WIRE : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_4_WIRE[0] <= _part_4_T_3 @[cache_single_port.scala 459:93]
+                                  _part_4_WIRE[1] <= _part_4_T_4 @[cache_single_port.scala 459:93]
+                                  node _part_4_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_4_T_6 = bits(_part_4_WIRE[_part_4_T_5], 39, 32) @[cache_single_port.scala 459:208]
+                                  node _part_4_T_7 = shl(_part_4_T_6, 32) @[cache_single_port.scala 459:228]
+                                  node _part_4_T_8 = mux(_part_4_T, _part_4_T_2, _part_4_T_7) @[cache_single_port.scala 458:79]
+                                  part[4] <= _part_4_T_8 @[cache_single_port.scala 458:73]
+                                  node _part_5_T = bits(cpu_request_mask, 5, 5) @[cache_single_port.scala 458:96]
+                                  node _part_5_T_1 = bits(cpu_request_data, 47, 40) @[cache_single_port.scala 458:117]
+                                  node _part_5_T_2 = shl(_part_5_T_1, 40) @[cache_single_port.scala 458:136]
+                                  node _part_5_T_3 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_5_T_4 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_5_WIRE : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_5_WIRE[0] <= _part_5_T_3 @[cache_single_port.scala 459:93]
+                                  _part_5_WIRE[1] <= _part_5_T_4 @[cache_single_port.scala 459:93]
+                                  node _part_5_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_5_T_6 = bits(_part_5_WIRE[_part_5_T_5], 47, 40) @[cache_single_port.scala 459:208]
+                                  node _part_5_T_7 = shl(_part_5_T_6, 40) @[cache_single_port.scala 459:228]
+                                  node _part_5_T_8 = mux(_part_5_T, _part_5_T_2, _part_5_T_7) @[cache_single_port.scala 458:79]
+                                  part[5] <= _part_5_T_8 @[cache_single_port.scala 458:73]
+                                  node _part_6_T = bits(cpu_request_mask, 6, 6) @[cache_single_port.scala 458:96]
+                                  node _part_6_T_1 = bits(cpu_request_data, 55, 48) @[cache_single_port.scala 458:117]
+                                  node _part_6_T_2 = shl(_part_6_T_1, 48) @[cache_single_port.scala 458:136]
+                                  node _part_6_T_3 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_6_T_4 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_6_WIRE : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_6_WIRE[0] <= _part_6_T_3 @[cache_single_port.scala 459:93]
+                                  _part_6_WIRE[1] <= _part_6_T_4 @[cache_single_port.scala 459:93]
+                                  node _part_6_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_6_T_6 = bits(_part_6_WIRE[_part_6_T_5], 55, 48) @[cache_single_port.scala 459:208]
+                                  node _part_6_T_7 = shl(_part_6_T_6, 48) @[cache_single_port.scala 459:228]
+                                  node _part_6_T_8 = mux(_part_6_T, _part_6_T_2, _part_6_T_7) @[cache_single_port.scala 458:79]
+                                  part[6] <= _part_6_T_8 @[cache_single_port.scala 458:73]
+                                  node _part_7_T = bits(cpu_request_mask, 7, 7) @[cache_single_port.scala 458:96]
+                                  node _part_7_T_1 = bits(cpu_request_data, 63, 56) @[cache_single_port.scala 458:117]
+                                  node _part_7_T_2 = shl(_part_7_T_1, 56) @[cache_single_port.scala 458:136]
+                                  node _part_7_T_3 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_7_T_4 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_7_WIRE : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_7_WIRE[0] <= _part_7_T_3 @[cache_single_port.scala 459:93]
+                                  _part_7_WIRE[1] <= _part_7_T_4 @[cache_single_port.scala 459:93]
+                                  node _part_7_T_5 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_7_T_6 = bits(_part_7_WIRE[_part_7_T_5], 63, 56) @[cache_single_port.scala 459:208]
+                                  node _part_7_T_7 = shl(_part_7_T_6, 56) @[cache_single_port.scala 459:228]
+                                  node _part_7_T_8 = mux(_part_7_T, _part_7_T_2, _part_7_T_7) @[cache_single_port.scala 458:79]
+                                  part[7] <= _part_7_T_8 @[cache_single_port.scala 458:73]
+                                  node _result_T = or(part[0], part[1]) @[cache_single_port.scala 462:80]
+                                  node _result_T_1 = or(_result_T, part[2]) @[cache_single_port.scala 462:80]
+                                  node _result_T_2 = or(_result_T_1, part[3]) @[cache_single_port.scala 462:80]
+                                  node _result_T_3 = or(_result_T_2, part[4]) @[cache_single_port.scala 462:80]
+                                  node _result_T_4 = or(_result_T_3, part[5]) @[cache_single_port.scala 462:80]
+                                  node _result_T_5 = or(_result_T_4, part[6]) @[cache_single_port.scala 462:80]
+                                  node _result_T_6 = or(_result_T_5, part[7]) @[cache_single_port.scala 462:80]
+                                  result <= _result_T_6 @[cache_single_port.scala 462:64]
+                                  node _T_93 = bits(data_mem_0.io.data_read.data, 63, 0) @[cache_single_port.scala 463:125]
+                                  node _T_94 = bits(data_mem_0.io.data_read.data, 127, 64) @[cache_single_port.scala 463:125]
+                                  wire _WIRE_4 : UInt<64>[2] @[cache_single_port.scala 463:90]
+                                  _WIRE_4[0] <= _T_93 @[cache_single_port.scala 463:90]
+                                  _WIRE_4[1] <= _T_94 @[cache_single_port.scala 463:90]
+                                  cache_data[0] <= _WIRE_4[0] @[cache_single_port.scala 463:68]
+                                  cache_data[1] <= _WIRE_4[1] @[cache_single_port.scala 463:68]
+                                  node _T_95 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 464:88]
+                                  cache_data[_T_95] <= result @[cache_single_port.scala 464:131]
+                                  node _data_mem_0_io_data_write_data_T = cat(cache_data[1], cache_data[0]) @[cache_single_port.scala 465:102]
+                                  data_mem_0.io.data_write.data <= _data_mem_0_io_data_write_data_T @[cache_single_port.scala 465:88]
+                                when is_match[1] : @[cache_single_port.scala 454:66]
+                                  data_mem_1.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 455:85]
+                                  response_data <= data_mem_1.io.data_read.data @[cache_single_port.scala 456:71]
+                                  node _part_0_T_9 = bits(cpu_request_mask, 0, 0) @[cache_single_port.scala 458:96]
+                                  node _part_0_T_10 = bits(cpu_request_data, 7, 0) @[cache_single_port.scala 458:117]
+                                  node _part_0_T_11 = shl(_part_0_T_10, 0) @[cache_single_port.scala 458:136]
+                                  node _part_0_T_12 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_0_T_13 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_0_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_0_WIRE_1[0] <= _part_0_T_12 @[cache_single_port.scala 459:93]
+                                  _part_0_WIRE_1[1] <= _part_0_T_13 @[cache_single_port.scala 459:93]
+                                  node _part_0_T_14 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_0_T_15 = bits(_part_0_WIRE_1[_part_0_T_14], 7, 0) @[cache_single_port.scala 459:208]
+                                  node _part_0_T_16 = shl(_part_0_T_15, 0) @[cache_single_port.scala 459:228]
+                                  node _part_0_T_17 = mux(_part_0_T_9, _part_0_T_11, _part_0_T_16) @[cache_single_port.scala 458:79]
+                                  part[0] <= _part_0_T_17 @[cache_single_port.scala 458:73]
+                                  node _part_1_T_9 = bits(cpu_request_mask, 1, 1) @[cache_single_port.scala 458:96]
+                                  node _part_1_T_10 = bits(cpu_request_data, 15, 8) @[cache_single_port.scala 458:117]
+                                  node _part_1_T_11 = shl(_part_1_T_10, 8) @[cache_single_port.scala 458:136]
+                                  node _part_1_T_12 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_1_T_13 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_1_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_1_WIRE_1[0] <= _part_1_T_12 @[cache_single_port.scala 459:93]
+                                  _part_1_WIRE_1[1] <= _part_1_T_13 @[cache_single_port.scala 459:93]
+                                  node _part_1_T_14 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_1_T_15 = bits(_part_1_WIRE_1[_part_1_T_14], 15, 8) @[cache_single_port.scala 459:208]
+                                  node _part_1_T_16 = shl(_part_1_T_15, 8) @[cache_single_port.scala 459:228]
+                                  node _part_1_T_17 = mux(_part_1_T_9, _part_1_T_11, _part_1_T_16) @[cache_single_port.scala 458:79]
+                                  part[1] <= _part_1_T_17 @[cache_single_port.scala 458:73]
+                                  node _part_2_T_9 = bits(cpu_request_mask, 2, 2) @[cache_single_port.scala 458:96]
+                                  node _part_2_T_10 = bits(cpu_request_data, 23, 16) @[cache_single_port.scala 458:117]
+                                  node _part_2_T_11 = shl(_part_2_T_10, 16) @[cache_single_port.scala 458:136]
+                                  node _part_2_T_12 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_2_T_13 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_2_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_2_WIRE_1[0] <= _part_2_T_12 @[cache_single_port.scala 459:93]
+                                  _part_2_WIRE_1[1] <= _part_2_T_13 @[cache_single_port.scala 459:93]
+                                  node _part_2_T_14 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_2_T_15 = bits(_part_2_WIRE_1[_part_2_T_14], 23, 16) @[cache_single_port.scala 459:208]
+                                  node _part_2_T_16 = shl(_part_2_T_15, 16) @[cache_single_port.scala 459:228]
+                                  node _part_2_T_17 = mux(_part_2_T_9, _part_2_T_11, _part_2_T_16) @[cache_single_port.scala 458:79]
+                                  part[2] <= _part_2_T_17 @[cache_single_port.scala 458:73]
+                                  node _part_3_T_9 = bits(cpu_request_mask, 3, 3) @[cache_single_port.scala 458:96]
+                                  node _part_3_T_10 = bits(cpu_request_data, 31, 24) @[cache_single_port.scala 458:117]
+                                  node _part_3_T_11 = shl(_part_3_T_10, 24) @[cache_single_port.scala 458:136]
+                                  node _part_3_T_12 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_3_T_13 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_3_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_3_WIRE_1[0] <= _part_3_T_12 @[cache_single_port.scala 459:93]
+                                  _part_3_WIRE_1[1] <= _part_3_T_13 @[cache_single_port.scala 459:93]
+                                  node _part_3_T_14 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_3_T_15 = bits(_part_3_WIRE_1[_part_3_T_14], 31, 24) @[cache_single_port.scala 459:208]
+                                  node _part_3_T_16 = shl(_part_3_T_15, 24) @[cache_single_port.scala 459:228]
+                                  node _part_3_T_17 = mux(_part_3_T_9, _part_3_T_11, _part_3_T_16) @[cache_single_port.scala 458:79]
+                                  part[3] <= _part_3_T_17 @[cache_single_port.scala 458:73]
+                                  node _part_4_T_9 = bits(cpu_request_mask, 4, 4) @[cache_single_port.scala 458:96]
+                                  node _part_4_T_10 = bits(cpu_request_data, 39, 32) @[cache_single_port.scala 458:117]
+                                  node _part_4_T_11 = shl(_part_4_T_10, 32) @[cache_single_port.scala 458:136]
+                                  node _part_4_T_12 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_4_T_13 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_4_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_4_WIRE_1[0] <= _part_4_T_12 @[cache_single_port.scala 459:93]
+                                  _part_4_WIRE_1[1] <= _part_4_T_13 @[cache_single_port.scala 459:93]
+                                  node _part_4_T_14 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_4_T_15 = bits(_part_4_WIRE_1[_part_4_T_14], 39, 32) @[cache_single_port.scala 459:208]
+                                  node _part_4_T_16 = shl(_part_4_T_15, 32) @[cache_single_port.scala 459:228]
+                                  node _part_4_T_17 = mux(_part_4_T_9, _part_4_T_11, _part_4_T_16) @[cache_single_port.scala 458:79]
+                                  part[4] <= _part_4_T_17 @[cache_single_port.scala 458:73]
+                                  node _part_5_T_9 = bits(cpu_request_mask, 5, 5) @[cache_single_port.scala 458:96]
+                                  node _part_5_T_10 = bits(cpu_request_data, 47, 40) @[cache_single_port.scala 458:117]
+                                  node _part_5_T_11 = shl(_part_5_T_10, 40) @[cache_single_port.scala 458:136]
+                                  node _part_5_T_12 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_5_T_13 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_5_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_5_WIRE_1[0] <= _part_5_T_12 @[cache_single_port.scala 459:93]
+                                  _part_5_WIRE_1[1] <= _part_5_T_13 @[cache_single_port.scala 459:93]
+                                  node _part_5_T_14 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_5_T_15 = bits(_part_5_WIRE_1[_part_5_T_14], 47, 40) @[cache_single_port.scala 459:208]
+                                  node _part_5_T_16 = shl(_part_5_T_15, 40) @[cache_single_port.scala 459:228]
+                                  node _part_5_T_17 = mux(_part_5_T_9, _part_5_T_11, _part_5_T_16) @[cache_single_port.scala 458:79]
+                                  part[5] <= _part_5_T_17 @[cache_single_port.scala 458:73]
+                                  node _part_6_T_9 = bits(cpu_request_mask, 6, 6) @[cache_single_port.scala 458:96]
+                                  node _part_6_T_10 = bits(cpu_request_data, 55, 48) @[cache_single_port.scala 458:117]
+                                  node _part_6_T_11 = shl(_part_6_T_10, 48) @[cache_single_port.scala 458:136]
+                                  node _part_6_T_12 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_6_T_13 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_6_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_6_WIRE_1[0] <= _part_6_T_12 @[cache_single_port.scala 459:93]
+                                  _part_6_WIRE_1[1] <= _part_6_T_13 @[cache_single_port.scala 459:93]
+                                  node _part_6_T_14 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_6_T_15 = bits(_part_6_WIRE_1[_part_6_T_14], 55, 48) @[cache_single_port.scala 459:208]
+                                  node _part_6_T_16 = shl(_part_6_T_15, 48) @[cache_single_port.scala 459:228]
+                                  node _part_6_T_17 = mux(_part_6_T_9, _part_6_T_11, _part_6_T_16) @[cache_single_port.scala 458:79]
+                                  part[6] <= _part_6_T_17 @[cache_single_port.scala 458:73]
+                                  node _part_7_T_9 = bits(cpu_request_mask, 7, 7) @[cache_single_port.scala 458:96]
+                                  node _part_7_T_10 = bits(cpu_request_data, 63, 56) @[cache_single_port.scala 458:117]
+                                  node _part_7_T_11 = shl(_part_7_T_10, 56) @[cache_single_port.scala 458:136]
+                                  node _part_7_T_12 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_7_T_13 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_7_WIRE_1 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_7_WIRE_1[0] <= _part_7_T_12 @[cache_single_port.scala 459:93]
+                                  _part_7_WIRE_1[1] <= _part_7_T_13 @[cache_single_port.scala 459:93]
+                                  node _part_7_T_14 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_7_T_15 = bits(_part_7_WIRE_1[_part_7_T_14], 63, 56) @[cache_single_port.scala 459:208]
+                                  node _part_7_T_16 = shl(_part_7_T_15, 56) @[cache_single_port.scala 459:228]
+                                  node _part_7_T_17 = mux(_part_7_T_9, _part_7_T_11, _part_7_T_16) @[cache_single_port.scala 458:79]
+                                  part[7] <= _part_7_T_17 @[cache_single_port.scala 458:73]
+                                  node _result_T_7 = or(part[0], part[1]) @[cache_single_port.scala 462:80]
+                                  node _result_T_8 = or(_result_T_7, part[2]) @[cache_single_port.scala 462:80]
+                                  node _result_T_9 = or(_result_T_8, part[3]) @[cache_single_port.scala 462:80]
+                                  node _result_T_10 = or(_result_T_9, part[4]) @[cache_single_port.scala 462:80]
+                                  node _result_T_11 = or(_result_T_10, part[5]) @[cache_single_port.scala 462:80]
+                                  node _result_T_12 = or(_result_T_11, part[6]) @[cache_single_port.scala 462:80]
+                                  node _result_T_13 = or(_result_T_12, part[7]) @[cache_single_port.scala 462:80]
+                                  result <= _result_T_13 @[cache_single_port.scala 462:64]
+                                  node _T_96 = bits(data_mem_1.io.data_read.data, 63, 0) @[cache_single_port.scala 463:125]
+                                  node _T_97 = bits(data_mem_1.io.data_read.data, 127, 64) @[cache_single_port.scala 463:125]
+                                  wire _WIRE_5 : UInt<64>[2] @[cache_single_port.scala 463:90]
+                                  _WIRE_5[0] <= _T_96 @[cache_single_port.scala 463:90]
+                                  _WIRE_5[1] <= _T_97 @[cache_single_port.scala 463:90]
+                                  cache_data[0] <= _WIRE_5[0] @[cache_single_port.scala 463:68]
+                                  cache_data[1] <= _WIRE_5[1] @[cache_single_port.scala 463:68]
+                                  node _T_98 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 464:88]
+                                  cache_data[_T_98] <= result @[cache_single_port.scala 464:131]
+                                  node _data_mem_1_io_data_write_data_T = cat(cache_data[1], cache_data[0]) @[cache_single_port.scala 465:102]
+                                  data_mem_1.io.data_write.data <= _data_mem_1_io_data_write_data_T @[cache_single_port.scala 465:88]
+                                when is_match[2] : @[cache_single_port.scala 454:66]
+                                  data_mem_2.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 455:85]
+                                  response_data <= data_mem_2.io.data_read.data @[cache_single_port.scala 456:71]
+                                  node _part_0_T_18 = bits(cpu_request_mask, 0, 0) @[cache_single_port.scala 458:96]
+                                  node _part_0_T_19 = bits(cpu_request_data, 7, 0) @[cache_single_port.scala 458:117]
+                                  node _part_0_T_20 = shl(_part_0_T_19, 0) @[cache_single_port.scala 458:136]
+                                  node _part_0_T_21 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_0_T_22 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_0_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_0_WIRE_2[0] <= _part_0_T_21 @[cache_single_port.scala 459:93]
+                                  _part_0_WIRE_2[1] <= _part_0_T_22 @[cache_single_port.scala 459:93]
+                                  node _part_0_T_23 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_0_T_24 = bits(_part_0_WIRE_2[_part_0_T_23], 7, 0) @[cache_single_port.scala 459:208]
+                                  node _part_0_T_25 = shl(_part_0_T_24, 0) @[cache_single_port.scala 459:228]
+                                  node _part_0_T_26 = mux(_part_0_T_18, _part_0_T_20, _part_0_T_25) @[cache_single_port.scala 458:79]
+                                  part[0] <= _part_0_T_26 @[cache_single_port.scala 458:73]
+                                  node _part_1_T_18 = bits(cpu_request_mask, 1, 1) @[cache_single_port.scala 458:96]
+                                  node _part_1_T_19 = bits(cpu_request_data, 15, 8) @[cache_single_port.scala 458:117]
+                                  node _part_1_T_20 = shl(_part_1_T_19, 8) @[cache_single_port.scala 458:136]
+                                  node _part_1_T_21 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_1_T_22 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_1_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_1_WIRE_2[0] <= _part_1_T_21 @[cache_single_port.scala 459:93]
+                                  _part_1_WIRE_2[1] <= _part_1_T_22 @[cache_single_port.scala 459:93]
+                                  node _part_1_T_23 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_1_T_24 = bits(_part_1_WIRE_2[_part_1_T_23], 15, 8) @[cache_single_port.scala 459:208]
+                                  node _part_1_T_25 = shl(_part_1_T_24, 8) @[cache_single_port.scala 459:228]
+                                  node _part_1_T_26 = mux(_part_1_T_18, _part_1_T_20, _part_1_T_25) @[cache_single_port.scala 458:79]
+                                  part[1] <= _part_1_T_26 @[cache_single_port.scala 458:73]
+                                  node _part_2_T_18 = bits(cpu_request_mask, 2, 2) @[cache_single_port.scala 458:96]
+                                  node _part_2_T_19 = bits(cpu_request_data, 23, 16) @[cache_single_port.scala 458:117]
+                                  node _part_2_T_20 = shl(_part_2_T_19, 16) @[cache_single_port.scala 458:136]
+                                  node _part_2_T_21 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_2_T_22 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_2_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_2_WIRE_2[0] <= _part_2_T_21 @[cache_single_port.scala 459:93]
+                                  _part_2_WIRE_2[1] <= _part_2_T_22 @[cache_single_port.scala 459:93]
+                                  node _part_2_T_23 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_2_T_24 = bits(_part_2_WIRE_2[_part_2_T_23], 23, 16) @[cache_single_port.scala 459:208]
+                                  node _part_2_T_25 = shl(_part_2_T_24, 16) @[cache_single_port.scala 459:228]
+                                  node _part_2_T_26 = mux(_part_2_T_18, _part_2_T_20, _part_2_T_25) @[cache_single_port.scala 458:79]
+                                  part[2] <= _part_2_T_26 @[cache_single_port.scala 458:73]
+                                  node _part_3_T_18 = bits(cpu_request_mask, 3, 3) @[cache_single_port.scala 458:96]
+                                  node _part_3_T_19 = bits(cpu_request_data, 31, 24) @[cache_single_port.scala 458:117]
+                                  node _part_3_T_20 = shl(_part_3_T_19, 24) @[cache_single_port.scala 458:136]
+                                  node _part_3_T_21 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_3_T_22 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_3_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_3_WIRE_2[0] <= _part_3_T_21 @[cache_single_port.scala 459:93]
+                                  _part_3_WIRE_2[1] <= _part_3_T_22 @[cache_single_port.scala 459:93]
+                                  node _part_3_T_23 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_3_T_24 = bits(_part_3_WIRE_2[_part_3_T_23], 31, 24) @[cache_single_port.scala 459:208]
+                                  node _part_3_T_25 = shl(_part_3_T_24, 24) @[cache_single_port.scala 459:228]
+                                  node _part_3_T_26 = mux(_part_3_T_18, _part_3_T_20, _part_3_T_25) @[cache_single_port.scala 458:79]
+                                  part[3] <= _part_3_T_26 @[cache_single_port.scala 458:73]
+                                  node _part_4_T_18 = bits(cpu_request_mask, 4, 4) @[cache_single_port.scala 458:96]
+                                  node _part_4_T_19 = bits(cpu_request_data, 39, 32) @[cache_single_port.scala 458:117]
+                                  node _part_4_T_20 = shl(_part_4_T_19, 32) @[cache_single_port.scala 458:136]
+                                  node _part_4_T_21 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_4_T_22 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_4_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_4_WIRE_2[0] <= _part_4_T_21 @[cache_single_port.scala 459:93]
+                                  _part_4_WIRE_2[1] <= _part_4_T_22 @[cache_single_port.scala 459:93]
+                                  node _part_4_T_23 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_4_T_24 = bits(_part_4_WIRE_2[_part_4_T_23], 39, 32) @[cache_single_port.scala 459:208]
+                                  node _part_4_T_25 = shl(_part_4_T_24, 32) @[cache_single_port.scala 459:228]
+                                  node _part_4_T_26 = mux(_part_4_T_18, _part_4_T_20, _part_4_T_25) @[cache_single_port.scala 458:79]
+                                  part[4] <= _part_4_T_26 @[cache_single_port.scala 458:73]
+                                  node _part_5_T_18 = bits(cpu_request_mask, 5, 5) @[cache_single_port.scala 458:96]
+                                  node _part_5_T_19 = bits(cpu_request_data, 47, 40) @[cache_single_port.scala 458:117]
+                                  node _part_5_T_20 = shl(_part_5_T_19, 40) @[cache_single_port.scala 458:136]
+                                  node _part_5_T_21 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_5_T_22 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_5_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_5_WIRE_2[0] <= _part_5_T_21 @[cache_single_port.scala 459:93]
+                                  _part_5_WIRE_2[1] <= _part_5_T_22 @[cache_single_port.scala 459:93]
+                                  node _part_5_T_23 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_5_T_24 = bits(_part_5_WIRE_2[_part_5_T_23], 47, 40) @[cache_single_port.scala 459:208]
+                                  node _part_5_T_25 = shl(_part_5_T_24, 40) @[cache_single_port.scala 459:228]
+                                  node _part_5_T_26 = mux(_part_5_T_18, _part_5_T_20, _part_5_T_25) @[cache_single_port.scala 458:79]
+                                  part[5] <= _part_5_T_26 @[cache_single_port.scala 458:73]
+                                  node _part_6_T_18 = bits(cpu_request_mask, 6, 6) @[cache_single_port.scala 458:96]
+                                  node _part_6_T_19 = bits(cpu_request_data, 55, 48) @[cache_single_port.scala 458:117]
+                                  node _part_6_T_20 = shl(_part_6_T_19, 48) @[cache_single_port.scala 458:136]
+                                  node _part_6_T_21 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_6_T_22 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_6_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_6_WIRE_2[0] <= _part_6_T_21 @[cache_single_port.scala 459:93]
+                                  _part_6_WIRE_2[1] <= _part_6_T_22 @[cache_single_port.scala 459:93]
+                                  node _part_6_T_23 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_6_T_24 = bits(_part_6_WIRE_2[_part_6_T_23], 55, 48) @[cache_single_port.scala 459:208]
+                                  node _part_6_T_25 = shl(_part_6_T_24, 48) @[cache_single_port.scala 459:228]
+                                  node _part_6_T_26 = mux(_part_6_T_18, _part_6_T_20, _part_6_T_25) @[cache_single_port.scala 458:79]
+                                  part[6] <= _part_6_T_26 @[cache_single_port.scala 458:73]
+                                  node _part_7_T_18 = bits(cpu_request_mask, 7, 7) @[cache_single_port.scala 458:96]
+                                  node _part_7_T_19 = bits(cpu_request_data, 63, 56) @[cache_single_port.scala 458:117]
+                                  node _part_7_T_20 = shl(_part_7_T_19, 56) @[cache_single_port.scala 458:136]
+                                  node _part_7_T_21 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_7_T_22 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_7_WIRE_2 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_7_WIRE_2[0] <= _part_7_T_21 @[cache_single_port.scala 459:93]
+                                  _part_7_WIRE_2[1] <= _part_7_T_22 @[cache_single_port.scala 459:93]
+                                  node _part_7_T_23 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_7_T_24 = bits(_part_7_WIRE_2[_part_7_T_23], 63, 56) @[cache_single_port.scala 459:208]
+                                  node _part_7_T_25 = shl(_part_7_T_24, 56) @[cache_single_port.scala 459:228]
+                                  node _part_7_T_26 = mux(_part_7_T_18, _part_7_T_20, _part_7_T_25) @[cache_single_port.scala 458:79]
+                                  part[7] <= _part_7_T_26 @[cache_single_port.scala 458:73]
+                                  node _result_T_14 = or(part[0], part[1]) @[cache_single_port.scala 462:80]
+                                  node _result_T_15 = or(_result_T_14, part[2]) @[cache_single_port.scala 462:80]
+                                  node _result_T_16 = or(_result_T_15, part[3]) @[cache_single_port.scala 462:80]
+                                  node _result_T_17 = or(_result_T_16, part[4]) @[cache_single_port.scala 462:80]
+                                  node _result_T_18 = or(_result_T_17, part[5]) @[cache_single_port.scala 462:80]
+                                  node _result_T_19 = or(_result_T_18, part[6]) @[cache_single_port.scala 462:80]
+                                  node _result_T_20 = or(_result_T_19, part[7]) @[cache_single_port.scala 462:80]
+                                  result <= _result_T_20 @[cache_single_port.scala 462:64]
+                                  node _T_99 = bits(data_mem_2.io.data_read.data, 63, 0) @[cache_single_port.scala 463:125]
+                                  node _T_100 = bits(data_mem_2.io.data_read.data, 127, 64) @[cache_single_port.scala 463:125]
+                                  wire _WIRE_6 : UInt<64>[2] @[cache_single_port.scala 463:90]
+                                  _WIRE_6[0] <= _T_99 @[cache_single_port.scala 463:90]
+                                  _WIRE_6[1] <= _T_100 @[cache_single_port.scala 463:90]
+                                  cache_data[0] <= _WIRE_6[0] @[cache_single_port.scala 463:68]
+                                  cache_data[1] <= _WIRE_6[1] @[cache_single_port.scala 463:68]
+                                  node _T_101 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 464:88]
+                                  cache_data[_T_101] <= result @[cache_single_port.scala 464:131]
+                                  node _data_mem_2_io_data_write_data_T = cat(cache_data[1], cache_data[0]) @[cache_single_port.scala 465:102]
+                                  data_mem_2.io.data_write.data <= _data_mem_2_io_data_write_data_T @[cache_single_port.scala 465:88]
+                                when is_match[3] : @[cache_single_port.scala 454:66]
+                                  data_mem_3.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 455:85]
+                                  response_data <= data_mem_3.io.data_read.data @[cache_single_port.scala 456:71]
+                                  node _part_0_T_27 = bits(cpu_request_mask, 0, 0) @[cache_single_port.scala 458:96]
+                                  node _part_0_T_28 = bits(cpu_request_data, 7, 0) @[cache_single_port.scala 458:117]
+                                  node _part_0_T_29 = shl(_part_0_T_28, 0) @[cache_single_port.scala 458:136]
+                                  node _part_0_T_30 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_0_T_31 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_0_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_0_WIRE_3[0] <= _part_0_T_30 @[cache_single_port.scala 459:93]
+                                  _part_0_WIRE_3[1] <= _part_0_T_31 @[cache_single_port.scala 459:93]
+                                  node _part_0_T_32 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_0_T_33 = bits(_part_0_WIRE_3[_part_0_T_32], 7, 0) @[cache_single_port.scala 459:208]
+                                  node _part_0_T_34 = shl(_part_0_T_33, 0) @[cache_single_port.scala 459:228]
+                                  node _part_0_T_35 = mux(_part_0_T_27, _part_0_T_29, _part_0_T_34) @[cache_single_port.scala 458:79]
+                                  part[0] <= _part_0_T_35 @[cache_single_port.scala 458:73]
+                                  node _part_1_T_27 = bits(cpu_request_mask, 1, 1) @[cache_single_port.scala 458:96]
+                                  node _part_1_T_28 = bits(cpu_request_data, 15, 8) @[cache_single_port.scala 458:117]
+                                  node _part_1_T_29 = shl(_part_1_T_28, 8) @[cache_single_port.scala 458:136]
+                                  node _part_1_T_30 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_1_T_31 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_1_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_1_WIRE_3[0] <= _part_1_T_30 @[cache_single_port.scala 459:93]
+                                  _part_1_WIRE_3[1] <= _part_1_T_31 @[cache_single_port.scala 459:93]
+                                  node _part_1_T_32 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_1_T_33 = bits(_part_1_WIRE_3[_part_1_T_32], 15, 8) @[cache_single_port.scala 459:208]
+                                  node _part_1_T_34 = shl(_part_1_T_33, 8) @[cache_single_port.scala 459:228]
+                                  node _part_1_T_35 = mux(_part_1_T_27, _part_1_T_29, _part_1_T_34) @[cache_single_port.scala 458:79]
+                                  part[1] <= _part_1_T_35 @[cache_single_port.scala 458:73]
+                                  node _part_2_T_27 = bits(cpu_request_mask, 2, 2) @[cache_single_port.scala 458:96]
+                                  node _part_2_T_28 = bits(cpu_request_data, 23, 16) @[cache_single_port.scala 458:117]
+                                  node _part_2_T_29 = shl(_part_2_T_28, 16) @[cache_single_port.scala 458:136]
+                                  node _part_2_T_30 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_2_T_31 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_2_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_2_WIRE_3[0] <= _part_2_T_30 @[cache_single_port.scala 459:93]
+                                  _part_2_WIRE_3[1] <= _part_2_T_31 @[cache_single_port.scala 459:93]
+                                  node _part_2_T_32 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_2_T_33 = bits(_part_2_WIRE_3[_part_2_T_32], 23, 16) @[cache_single_port.scala 459:208]
+                                  node _part_2_T_34 = shl(_part_2_T_33, 16) @[cache_single_port.scala 459:228]
+                                  node _part_2_T_35 = mux(_part_2_T_27, _part_2_T_29, _part_2_T_34) @[cache_single_port.scala 458:79]
+                                  part[2] <= _part_2_T_35 @[cache_single_port.scala 458:73]
+                                  node _part_3_T_27 = bits(cpu_request_mask, 3, 3) @[cache_single_port.scala 458:96]
+                                  node _part_3_T_28 = bits(cpu_request_data, 31, 24) @[cache_single_port.scala 458:117]
+                                  node _part_3_T_29 = shl(_part_3_T_28, 24) @[cache_single_port.scala 458:136]
+                                  node _part_3_T_30 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_3_T_31 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_3_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_3_WIRE_3[0] <= _part_3_T_30 @[cache_single_port.scala 459:93]
+                                  _part_3_WIRE_3[1] <= _part_3_T_31 @[cache_single_port.scala 459:93]
+                                  node _part_3_T_32 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_3_T_33 = bits(_part_3_WIRE_3[_part_3_T_32], 31, 24) @[cache_single_port.scala 459:208]
+                                  node _part_3_T_34 = shl(_part_3_T_33, 24) @[cache_single_port.scala 459:228]
+                                  node _part_3_T_35 = mux(_part_3_T_27, _part_3_T_29, _part_3_T_34) @[cache_single_port.scala 458:79]
+                                  part[3] <= _part_3_T_35 @[cache_single_port.scala 458:73]
+                                  node _part_4_T_27 = bits(cpu_request_mask, 4, 4) @[cache_single_port.scala 458:96]
+                                  node _part_4_T_28 = bits(cpu_request_data, 39, 32) @[cache_single_port.scala 458:117]
+                                  node _part_4_T_29 = shl(_part_4_T_28, 32) @[cache_single_port.scala 458:136]
+                                  node _part_4_T_30 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_4_T_31 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_4_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_4_WIRE_3[0] <= _part_4_T_30 @[cache_single_port.scala 459:93]
+                                  _part_4_WIRE_3[1] <= _part_4_T_31 @[cache_single_port.scala 459:93]
+                                  node _part_4_T_32 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_4_T_33 = bits(_part_4_WIRE_3[_part_4_T_32], 39, 32) @[cache_single_port.scala 459:208]
+                                  node _part_4_T_34 = shl(_part_4_T_33, 32) @[cache_single_port.scala 459:228]
+                                  node _part_4_T_35 = mux(_part_4_T_27, _part_4_T_29, _part_4_T_34) @[cache_single_port.scala 458:79]
+                                  part[4] <= _part_4_T_35 @[cache_single_port.scala 458:73]
+                                  node _part_5_T_27 = bits(cpu_request_mask, 5, 5) @[cache_single_port.scala 458:96]
+                                  node _part_5_T_28 = bits(cpu_request_data, 47, 40) @[cache_single_port.scala 458:117]
+                                  node _part_5_T_29 = shl(_part_5_T_28, 40) @[cache_single_port.scala 458:136]
+                                  node _part_5_T_30 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_5_T_31 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_5_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_5_WIRE_3[0] <= _part_5_T_30 @[cache_single_port.scala 459:93]
+                                  _part_5_WIRE_3[1] <= _part_5_T_31 @[cache_single_port.scala 459:93]
+                                  node _part_5_T_32 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_5_T_33 = bits(_part_5_WIRE_3[_part_5_T_32], 47, 40) @[cache_single_port.scala 459:208]
+                                  node _part_5_T_34 = shl(_part_5_T_33, 40) @[cache_single_port.scala 459:228]
+                                  node _part_5_T_35 = mux(_part_5_T_27, _part_5_T_29, _part_5_T_34) @[cache_single_port.scala 458:79]
+                                  part[5] <= _part_5_T_35 @[cache_single_port.scala 458:73]
+                                  node _part_6_T_27 = bits(cpu_request_mask, 6, 6) @[cache_single_port.scala 458:96]
+                                  node _part_6_T_28 = bits(cpu_request_data, 55, 48) @[cache_single_port.scala 458:117]
+                                  node _part_6_T_29 = shl(_part_6_T_28, 48) @[cache_single_port.scala 458:136]
+                                  node _part_6_T_30 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_6_T_31 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_6_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_6_WIRE_3[0] <= _part_6_T_30 @[cache_single_port.scala 459:93]
+                                  _part_6_WIRE_3[1] <= _part_6_T_31 @[cache_single_port.scala 459:93]
+                                  node _part_6_T_32 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_6_T_33 = bits(_part_6_WIRE_3[_part_6_T_32], 55, 48) @[cache_single_port.scala 459:208]
+                                  node _part_6_T_34 = shl(_part_6_T_33, 48) @[cache_single_port.scala 459:228]
+                                  node _part_6_T_35 = mux(_part_6_T_27, _part_6_T_29, _part_6_T_34) @[cache_single_port.scala 458:79]
+                                  part[6] <= _part_6_T_35 @[cache_single_port.scala 458:73]
+                                  node _part_7_T_27 = bits(cpu_request_mask, 7, 7) @[cache_single_port.scala 458:96]
+                                  node _part_7_T_28 = bits(cpu_request_data, 63, 56) @[cache_single_port.scala 458:117]
+                                  node _part_7_T_29 = shl(_part_7_T_28, 56) @[cache_single_port.scala 458:136]
+                                  node _part_7_T_30 = bits(response_data, 63, 0) @[cache_single_port.scala 459:112]
+                                  node _part_7_T_31 = bits(response_data, 127, 64) @[cache_single_port.scala 459:112]
+                                  wire _part_7_WIRE_3 : UInt<64>[2] @[cache_single_port.scala 459:93]
+                                  _part_7_WIRE_3[0] <= _part_7_T_30 @[cache_single_port.scala 459:93]
+                                  _part_7_WIRE_3[1] <= _part_7_T_31 @[cache_single_port.scala 459:93]
+                                  node _part_7_T_32 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 459:166]
+                                  node _part_7_T_33 = bits(_part_7_WIRE_3[_part_7_T_32], 63, 56) @[cache_single_port.scala 459:208]
+                                  node _part_7_T_34 = shl(_part_7_T_33, 56) @[cache_single_port.scala 459:228]
+                                  node _part_7_T_35 = mux(_part_7_T_27, _part_7_T_29, _part_7_T_34) @[cache_single_port.scala 458:79]
+                                  part[7] <= _part_7_T_35 @[cache_single_port.scala 458:73]
+                                  node _result_T_21 = or(part[0], part[1]) @[cache_single_port.scala 462:80]
+                                  node _result_T_22 = or(_result_T_21, part[2]) @[cache_single_port.scala 462:80]
+                                  node _result_T_23 = or(_result_T_22, part[3]) @[cache_single_port.scala 462:80]
+                                  node _result_T_24 = or(_result_T_23, part[4]) @[cache_single_port.scala 462:80]
+                                  node _result_T_25 = or(_result_T_24, part[5]) @[cache_single_port.scala 462:80]
+                                  node _result_T_26 = or(_result_T_25, part[6]) @[cache_single_port.scala 462:80]
+                                  node _result_T_27 = or(_result_T_26, part[7]) @[cache_single_port.scala 462:80]
+                                  result <= _result_T_27 @[cache_single_port.scala 462:64]
+                                  node _T_102 = bits(data_mem_3.io.data_read.data, 63, 0) @[cache_single_port.scala 463:125]
+                                  node _T_103 = bits(data_mem_3.io.data_read.data, 127, 64) @[cache_single_port.scala 463:125]
+                                  wire _WIRE_7 : UInt<64>[2] @[cache_single_port.scala 463:90]
+                                  _WIRE_7[0] <= _T_102 @[cache_single_port.scala 463:90]
+                                  _WIRE_7[1] <= _T_103 @[cache_single_port.scala 463:90]
+                                  cache_data[0] <= _WIRE_7[0] @[cache_single_port.scala 463:68]
+                                  cache_data[1] <= _WIRE_7[1] @[cache_single_port.scala 463:68]
+                                  node _T_104 = bits(cpu_request_addr_reg, 3, 3) @[cache_single_port.scala 464:88]
+                                  cache_data[_T_104] <= result @[cache_single_port.scala 464:131]
+                                  node _data_mem_3_io_data_write_data_T = cat(cache_data[1], cache_data[0]) @[cache_single_port.scala 465:102]
+                                  data_mem_3.io.data_write.data <= _data_mem_3_io_data_write_data_T @[cache_single_port.scala 465:88]
+                                next_state <= UInt<4>("hc") @[cache_single_port.scala 469:52]
                             else :
-                              node _T_105 = and(tag_mem_0.io.tag_read.valid, tag_mem_1.io.tag_read.valid) @[cache_single_port.scala 467:88]
-                              node _T_106 = and(_T_105, tag_mem_2.io.tag_read.valid) @[cache_single_port.scala 467:88]
-                              node _T_107 = and(_T_106, tag_mem_3.io.tag_read.valid) @[cache_single_port.scala 467:88]
-                              when _T_107 : @[cache_single_port.scala 467:92]
-                                visit[0] <= tag_mem_0.io.tag_read.visit @[cache_single_port.scala 468:47]
-                                visit[1] <= tag_mem_1.io.tag_read.visit @[cache_single_port.scala 468:47]
-                                visit[2] <= tag_mem_2.io.tag_read.visit @[cache_single_port.scala 468:47]
-                                visit[3] <= tag_mem_3.io.tag_read.visit @[cache_single_port.scala 468:47]
-                                node _compare_1_0_T = gt(visit[1], visit[0]) @[cache_single_port.scala 469:65]
-                                compare_1_0 <= _compare_1_0_T @[cache_single_port.scala 469:53]
-                                node _compare_2_3_T = gt(visit[3], visit[2]) @[cache_single_port.scala 470:65]
-                                compare_2_3 <= _compare_2_3_T @[cache_single_port.scala 470:53]
-                                node _max_01_or_23_T = mux(compare_2_3, visit[3], visit[2]) @[cache_single_port.scala 471:60]
-                                node _max_01_or_23_T_1 = mux(compare_1_0, visit[1], visit[0]) @[cache_single_port.scala 471:99]
-                                node _max_01_or_23_T_2 = gt(_max_01_or_23_T, _max_01_or_23_T_1) @[cache_single_port.scala 471:94]
-                                max_01_or_23 <= _max_01_or_23_T_2 @[cache_single_port.scala 471:54]
-                                node _max_T = mux(max_01_or_23, compare_2_3, compare_1_0) @[cache_single_port.scala 472:69]
+                              node _T_105 = and(tag_mem_0.io.tag_read.valid, tag_mem_1.io.tag_read.valid) @[cache_single_port.scala 472:88]
+                              node _T_106 = and(_T_105, tag_mem_2.io.tag_read.valid) @[cache_single_port.scala 472:88]
+                              node _T_107 = and(_T_106, tag_mem_3.io.tag_read.valid) @[cache_single_port.scala 472:88]
+                              when _T_107 : @[cache_single_port.scala 472:92]
+                                visit[0] <= tag_mem_0.io.tag_read.visit @[cache_single_port.scala 473:47]
+                                visit[1] <= tag_mem_1.io.tag_read.visit @[cache_single_port.scala 473:47]
+                                visit[2] <= tag_mem_2.io.tag_read.visit @[cache_single_port.scala 473:47]
+                                visit[3] <= tag_mem_3.io.tag_read.visit @[cache_single_port.scala 473:47]
+                                node _compare_1_0_T = gt(visit[1], visit[0]) @[cache_single_port.scala 474:65]
+                                compare_1_0 <= _compare_1_0_T @[cache_single_port.scala 474:53]
+                                node _compare_2_3_T = gt(visit[3], visit[2]) @[cache_single_port.scala 475:65]
+                                compare_2_3 <= _compare_2_3_T @[cache_single_port.scala 475:53]
+                                node _max_01_or_23_T = mux(compare_2_3, visit[3], visit[2]) @[cache_single_port.scala 476:60]
+                                node _max_01_or_23_T_1 = mux(compare_1_0, visit[1], visit[0]) @[cache_single_port.scala 476:99]
+                                node _max_01_or_23_T_2 = gt(_max_01_or_23_T, _max_01_or_23_T_1) @[cache_single_port.scala 476:94]
+                                max_01_or_23 <= _max_01_or_23_T_2 @[cache_single_port.scala 476:54]
+                                node _max_T = mux(max_01_or_23, compare_2_3, compare_1_0) @[cache_single_port.scala 477:69]
                                 node _max_T_1 = cat(max_01_or_23, _max_T) @[Cat.scala 31:58]
-                                max <= _max_T_1 @[cache_single_port.scala 472:45]
-                                replace <= max @[cache_single_port.scala 473:49]
+                                max <= _max_T_1 @[cache_single_port.scala 477:45]
+                                replace <= max @[cache_single_port.scala 478:49]
                               else :
-                                node _max_T_2 = eq(tag_mem_1.io.tag_read.valid, UInt<1>("h0")) @[cache_single_port.scala 475:97]
-                                node _max_T_3 = eq(tag_mem_2.io.tag_read.valid, UInt<1>("h0")) @[cache_single_port.scala 475:144]
-                                node _max_T_4 = eq(tag_mem_3.io.tag_read.valid, UInt<1>("h0")) @[cache_single_port.scala 475:191]
+                                node _max_T_2 = eq(tag_mem_1.io.tag_read.valid, UInt<1>("h0")) @[cache_single_port.scala 480:97]
+                                node _max_T_3 = eq(tag_mem_2.io.tag_read.valid, UInt<1>("h0")) @[cache_single_port.scala 480:144]
+                                node _max_T_4 = eq(tag_mem_3.io.tag_read.valid, UInt<1>("h0")) @[cache_single_port.scala 480:191]
                                 node _max_T_5 = mux(_max_T_4, UInt<2>("h3"), UInt<1>("h0")) @[Mux.scala 101:16]
                                 node _max_T_6 = mux(_max_T_3, UInt<2>("h2"), _max_T_5) @[Mux.scala 101:16]
                                 node _max_T_7 = mux(_max_T_2, UInt<1>("h1"), _max_T_6) @[Mux.scala 101:16]
-                                max <= _max_T_7 @[cache_single_port.scala 475:45]
-                                replace <= max @[cache_single_port.scala 476:49]
-                              node _refill_addr_T = bits(cpu_request_addr_reg, 31, 4) @[cache_single_port.scala 479:72]
+                                max <= _max_T_7 @[cache_single_port.scala 480:45]
+                                replace <= max @[cache_single_port.scala 481:49]
+                              node _refill_addr_T = bits(cpu_request_addr_reg, 31, 4) @[cache_single_port.scala 484:72]
                               node _refill_addr_T_1 = cat(_refill_addr_T, UInt<4>("h0")) @[Cat.scala 31:58]
-                              refill_addr <= _refill_addr_T_1 @[cache_single_port.scala 479:45]
-                              node _T_108 = eq(UInt<1>("h0"), max) @[cache_single_port.scala 482:50]
-                              when _T_108 : @[cache_single_port.scala 482:58]
-                                tag_mem_0.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 483:76]
-                                tag_mem_0.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 484:79]
-                                tag_mem_0.io.tag_write.dirty <= cpu_request_rw @[cache_single_port.scala 485:79]
-                                tag_mem_0.io.tag_write.tag <= cpu_request_addr_tag @[cache_single_port.scala 486:77]
-                                tag_mem_0.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 487:79]
-                                node _T_109 = eq(tag_mem_0.io.tag_read.valid, UInt<1>("h0")) @[cache_single_port.scala 488:55]
-                                node _T_110 = eq(tag_mem_0.io.tag_read.dirty, UInt<1>("h0")) @[cache_single_port.scala 488:88]
-                                node _T_111 = or(_T_109, _T_110) @[cache_single_port.scala 488:85]
-                                when _T_111 : @[cache_single_port.scala 488:119]
-                                  next_state <= UInt<4>("h9") @[cache_single_port.scala 489:68]
+                              refill_addr <= _refill_addr_T_1 @[cache_single_port.scala 484:45]
+                              node _T_108 = eq(UInt<1>("h0"), max) @[cache_single_port.scala 487:50]
+                              when _T_108 : @[cache_single_port.scala 487:58]
+                                tag_mem_0.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 488:76]
+                                tag_mem_0.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 489:79]
+                                tag_mem_0.io.tag_write.dirty <= cpu_request_rw @[cache_single_port.scala 490:79]
+                                tag_mem_0.io.tag_write.tag <= cpu_request_addr_tag @[cache_single_port.scala 491:77]
+                                tag_mem_0.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 492:79]
+                                node _T_109 = eq(tag_mem_0.io.tag_read.valid, UInt<1>("h0")) @[cache_single_port.scala 493:55]
+                                node _T_110 = eq(tag_mem_0.io.tag_read.dirty, UInt<1>("h0")) @[cache_single_port.scala 493:88]
+                                node _T_111 = or(_T_109, _T_110) @[cache_single_port.scala 493:85]
+                                when _T_111 : @[cache_single_port.scala 493:119]
+                                  next_state <= UInt<4>("h9") @[cache_single_port.scala 494:68]
                                 else :
                                   node writeback_addr_hi_4 = cat(tag_mem_0.io.tag_read.tag, cpu_request_addr_index) @[Cat.scala 31:58]
                                   node _writeback_addr_T_4 = cat(writeback_addr_hi_4, UInt<4>("h0")) @[Cat.scala 31:58]
-                                  writeback_addr <= _writeback_addr_T_4 @[cache_single_port.scala 491:72]
-                                  next_state <= UInt<4>("ha") @[cache_single_port.scala 492:68]
-                              node _T_112 = eq(UInt<1>("h1"), max) @[cache_single_port.scala 482:50]
-                              when _T_112 : @[cache_single_port.scala 482:58]
-                                tag_mem_1.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 483:76]
-                                tag_mem_1.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 484:79]
-                                tag_mem_1.io.tag_write.dirty <= cpu_request_rw @[cache_single_port.scala 485:79]
-                                tag_mem_1.io.tag_write.tag <= cpu_request_addr_tag @[cache_single_port.scala 486:77]
-                                tag_mem_1.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 487:79]
-                                node _T_113 = eq(tag_mem_1.io.tag_read.valid, UInt<1>("h0")) @[cache_single_port.scala 488:55]
-                                node _T_114 = eq(tag_mem_1.io.tag_read.dirty, UInt<1>("h0")) @[cache_single_port.scala 488:88]
-                                node _T_115 = or(_T_113, _T_114) @[cache_single_port.scala 488:85]
-                                when _T_115 : @[cache_single_port.scala 488:119]
-                                  next_state <= UInt<4>("h9") @[cache_single_port.scala 489:68]
+                                  writeback_addr <= _writeback_addr_T_4 @[cache_single_port.scala 496:72]
+                                  next_state <= UInt<4>("ha") @[cache_single_port.scala 497:68]
+                              node _T_112 = eq(UInt<1>("h1"), max) @[cache_single_port.scala 487:50]
+                              when _T_112 : @[cache_single_port.scala 487:58]
+                                tag_mem_1.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 488:76]
+                                tag_mem_1.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 489:79]
+                                tag_mem_1.io.tag_write.dirty <= cpu_request_rw @[cache_single_port.scala 490:79]
+                                tag_mem_1.io.tag_write.tag <= cpu_request_addr_tag @[cache_single_port.scala 491:77]
+                                tag_mem_1.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 492:79]
+                                node _T_113 = eq(tag_mem_1.io.tag_read.valid, UInt<1>("h0")) @[cache_single_port.scala 493:55]
+                                node _T_114 = eq(tag_mem_1.io.tag_read.dirty, UInt<1>("h0")) @[cache_single_port.scala 493:88]
+                                node _T_115 = or(_T_113, _T_114) @[cache_single_port.scala 493:85]
+                                when _T_115 : @[cache_single_port.scala 493:119]
+                                  next_state <= UInt<4>("h9") @[cache_single_port.scala 494:68]
                                 else :
                                   node writeback_addr_hi_5 = cat(tag_mem_1.io.tag_read.tag, cpu_request_addr_index) @[Cat.scala 31:58]
                                   node _writeback_addr_T_5 = cat(writeback_addr_hi_5, UInt<4>("h0")) @[Cat.scala 31:58]
-                                  writeback_addr <= _writeback_addr_T_5 @[cache_single_port.scala 491:72]
-                                  next_state <= UInt<4>("ha") @[cache_single_port.scala 492:68]
-                              node _T_116 = eq(UInt<2>("h2"), max) @[cache_single_port.scala 482:50]
-                              when _T_116 : @[cache_single_port.scala 482:58]
-                                tag_mem_2.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 483:76]
-                                tag_mem_2.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 484:79]
-                                tag_mem_2.io.tag_write.dirty <= cpu_request_rw @[cache_single_port.scala 485:79]
-                                tag_mem_2.io.tag_write.tag <= cpu_request_addr_tag @[cache_single_port.scala 486:77]
-                                tag_mem_2.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 487:79]
-                                node _T_117 = eq(tag_mem_2.io.tag_read.valid, UInt<1>("h0")) @[cache_single_port.scala 488:55]
-                                node _T_118 = eq(tag_mem_2.io.tag_read.dirty, UInt<1>("h0")) @[cache_single_port.scala 488:88]
-                                node _T_119 = or(_T_117, _T_118) @[cache_single_port.scala 488:85]
-                                when _T_119 : @[cache_single_port.scala 488:119]
-                                  next_state <= UInt<4>("h9") @[cache_single_port.scala 489:68]
+                                  writeback_addr <= _writeback_addr_T_5 @[cache_single_port.scala 496:72]
+                                  next_state <= UInt<4>("ha") @[cache_single_port.scala 497:68]
+                              node _T_116 = eq(UInt<2>("h2"), max) @[cache_single_port.scala 487:50]
+                              when _T_116 : @[cache_single_port.scala 487:58]
+                                tag_mem_2.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 488:76]
+                                tag_mem_2.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 489:79]
+                                tag_mem_2.io.tag_write.dirty <= cpu_request_rw @[cache_single_port.scala 490:79]
+                                tag_mem_2.io.tag_write.tag <= cpu_request_addr_tag @[cache_single_port.scala 491:77]
+                                tag_mem_2.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 492:79]
+                                node _T_117 = eq(tag_mem_2.io.tag_read.valid, UInt<1>("h0")) @[cache_single_port.scala 493:55]
+                                node _T_118 = eq(tag_mem_2.io.tag_read.dirty, UInt<1>("h0")) @[cache_single_port.scala 493:88]
+                                node _T_119 = or(_T_117, _T_118) @[cache_single_port.scala 493:85]
+                                when _T_119 : @[cache_single_port.scala 493:119]
+                                  next_state <= UInt<4>("h9") @[cache_single_port.scala 494:68]
                                 else :
                                   node writeback_addr_hi_6 = cat(tag_mem_2.io.tag_read.tag, cpu_request_addr_index) @[Cat.scala 31:58]
                                   node _writeback_addr_T_6 = cat(writeback_addr_hi_6, UInt<4>("h0")) @[Cat.scala 31:58]
-                                  writeback_addr <= _writeback_addr_T_6 @[cache_single_port.scala 491:72]
-                                  next_state <= UInt<4>("ha") @[cache_single_port.scala 492:68]
-                              node _T_120 = eq(UInt<2>("h3"), max) @[cache_single_port.scala 482:50]
-                              when _T_120 : @[cache_single_port.scala 482:58]
-                                tag_mem_3.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 483:76]
-                                tag_mem_3.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 484:79]
-                                tag_mem_3.io.tag_write.dirty <= cpu_request_rw @[cache_single_port.scala 485:79]
-                                tag_mem_3.io.tag_write.tag <= cpu_request_addr_tag @[cache_single_port.scala 486:77]
-                                tag_mem_3.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 487:79]
-                                node _T_121 = eq(tag_mem_3.io.tag_read.valid, UInt<1>("h0")) @[cache_single_port.scala 488:55]
-                                node _T_122 = eq(tag_mem_3.io.tag_read.dirty, UInt<1>("h0")) @[cache_single_port.scala 488:88]
-                                node _T_123 = or(_T_121, _T_122) @[cache_single_port.scala 488:85]
-                                when _T_123 : @[cache_single_port.scala 488:119]
-                                  next_state <= UInt<4>("h9") @[cache_single_port.scala 489:68]
+                                  writeback_addr <= _writeback_addr_T_6 @[cache_single_port.scala 496:72]
+                                  next_state <= UInt<4>("ha") @[cache_single_port.scala 497:68]
+                              node _T_120 = eq(UInt<2>("h3"), max) @[cache_single_port.scala 487:50]
+                              when _T_120 : @[cache_single_port.scala 487:58]
+                                tag_mem_3.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 488:76]
+                                tag_mem_3.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 489:79]
+                                tag_mem_3.io.tag_write.dirty <= cpu_request_rw @[cache_single_port.scala 490:79]
+                                tag_mem_3.io.tag_write.tag <= cpu_request_addr_tag @[cache_single_port.scala 491:77]
+                                tag_mem_3.io.tag_write.visit <= UInt<1>("h0") @[cache_single_port.scala 492:79]
+                                node _T_121 = eq(tag_mem_3.io.tag_read.valid, UInt<1>("h0")) @[cache_single_port.scala 493:55]
+                                node _T_122 = eq(tag_mem_3.io.tag_read.dirty, UInt<1>("h0")) @[cache_single_port.scala 493:88]
+                                node _T_123 = or(_T_121, _T_122) @[cache_single_port.scala 493:85]
+                                when _T_123 : @[cache_single_port.scala 493:119]
+                                  next_state <= UInt<4>("h9") @[cache_single_port.scala 494:68]
                                 else :
                                   node writeback_addr_hi_7 = cat(tag_mem_3.io.tag_read.tag, cpu_request_addr_index) @[Cat.scala 31:58]
                                   node _writeback_addr_T_7 = cat(writeback_addr_hi_7, UInt<4>("h0")) @[Cat.scala 31:58]
-                                  writeback_addr <= _writeback_addr_T_7 @[cache_single_port.scala 491:72]
-                                  next_state <= UInt<4>("ha") @[cache_single_port.scala 492:68]
-                              node _T_124 = neq(UInt<1>("h0"), max) @[cache_single_port.scala 498:51]
-                              node _T_125 = and(_T_124, tag_mem_0.io.tag_read.valid) @[cache_single_port.scala 498:60]
-                              when _T_125 : @[cache_single_port.scala 498:92]
-                                tag_mem_0.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 499:76]
-                                tag_mem_0.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 500:79]
-                                tag_mem_0.io.tag_write.dirty <= tag_mem_0.io.tag_read.dirty @[cache_single_port.scala 501:79]
-                                node _tag_mem_0_io_tag_write_visit_T_5 = not(tag_mem_0.io.tag_read.visit) @[cache_single_port.scala 502:87]
-                                node _tag_mem_0_io_tag_write_visit_T_6 = eq(_tag_mem_0_io_tag_write_visit_T_5, UInt<1>("h0")) @[cache_single_port.scala 502:118]
-                                node _tag_mem_0_io_tag_write_visit_T_7 = add(tag_mem_0.io.tag_read.visit, UInt<1>("h1")) @[cache_single_port.scala 502:186]
-                                node _tag_mem_0_io_tag_write_visit_T_8 = tail(_tag_mem_0_io_tag_write_visit_T_7, 1) @[cache_single_port.scala 502:186]
-                                node _tag_mem_0_io_tag_write_visit_T_9 = mux(_tag_mem_0_io_tag_write_visit_T_6, tag_mem_0.io.tag_read.visit, _tag_mem_0_io_tag_write_visit_T_8) @[cache_single_port.scala 502:85]
-                                tag_mem_0.io.tag_write.visit <= _tag_mem_0_io_tag_write_visit_T_9 @[cache_single_port.scala 502:79]
-                                tag_mem_0.io.tag_write.tag <= tag_mem_0.io.tag_read.tag @[cache_single_port.scala 503:77]
-                              node _T_126 = neq(UInt<1>("h1"), max) @[cache_single_port.scala 498:51]
-                              node _T_127 = and(_T_126, tag_mem_1.io.tag_read.valid) @[cache_single_port.scala 498:60]
-                              when _T_127 : @[cache_single_port.scala 498:92]
-                                tag_mem_1.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 499:76]
-                                tag_mem_1.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 500:79]
-                                tag_mem_1.io.tag_write.dirty <= tag_mem_1.io.tag_read.dirty @[cache_single_port.scala 501:79]
-                                node _tag_mem_1_io_tag_write_visit_T_5 = not(tag_mem_1.io.tag_read.visit) @[cache_single_port.scala 502:87]
-                                node _tag_mem_1_io_tag_write_visit_T_6 = eq(_tag_mem_1_io_tag_write_visit_T_5, UInt<1>("h0")) @[cache_single_port.scala 502:118]
-                                node _tag_mem_1_io_tag_write_visit_T_7 = add(tag_mem_1.io.tag_read.visit, UInt<1>("h1")) @[cache_single_port.scala 502:186]
-                                node _tag_mem_1_io_tag_write_visit_T_8 = tail(_tag_mem_1_io_tag_write_visit_T_7, 1) @[cache_single_port.scala 502:186]
-                                node _tag_mem_1_io_tag_write_visit_T_9 = mux(_tag_mem_1_io_tag_write_visit_T_6, tag_mem_1.io.tag_read.visit, _tag_mem_1_io_tag_write_visit_T_8) @[cache_single_port.scala 502:85]
-                                tag_mem_1.io.tag_write.visit <= _tag_mem_1_io_tag_write_visit_T_9 @[cache_single_port.scala 502:79]
-                                tag_mem_1.io.tag_write.tag <= tag_mem_1.io.tag_read.tag @[cache_single_port.scala 503:77]
-                              node _T_128 = neq(UInt<2>("h2"), max) @[cache_single_port.scala 498:51]
-                              node _T_129 = and(_T_128, tag_mem_2.io.tag_read.valid) @[cache_single_port.scala 498:60]
-                              when _T_129 : @[cache_single_port.scala 498:92]
-                                tag_mem_2.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 499:76]
-                                tag_mem_2.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 500:79]
-                                tag_mem_2.io.tag_write.dirty <= tag_mem_2.io.tag_read.dirty @[cache_single_port.scala 501:79]
-                                node _tag_mem_2_io_tag_write_visit_T_5 = not(tag_mem_2.io.tag_read.visit) @[cache_single_port.scala 502:87]
-                                node _tag_mem_2_io_tag_write_visit_T_6 = eq(_tag_mem_2_io_tag_write_visit_T_5, UInt<1>("h0")) @[cache_single_port.scala 502:118]
-                                node _tag_mem_2_io_tag_write_visit_T_7 = add(tag_mem_2.io.tag_read.visit, UInt<1>("h1")) @[cache_single_port.scala 502:186]
-                                node _tag_mem_2_io_tag_write_visit_T_8 = tail(_tag_mem_2_io_tag_write_visit_T_7, 1) @[cache_single_port.scala 502:186]
-                                node _tag_mem_2_io_tag_write_visit_T_9 = mux(_tag_mem_2_io_tag_write_visit_T_6, tag_mem_2.io.tag_read.visit, _tag_mem_2_io_tag_write_visit_T_8) @[cache_single_port.scala 502:85]
-                                tag_mem_2.io.tag_write.visit <= _tag_mem_2_io_tag_write_visit_T_9 @[cache_single_port.scala 502:79]
-                                tag_mem_2.io.tag_write.tag <= tag_mem_2.io.tag_read.tag @[cache_single_port.scala 503:77]
-                              node _T_130 = neq(UInt<2>("h3"), max) @[cache_single_port.scala 498:51]
-                              node _T_131 = and(_T_130, tag_mem_3.io.tag_read.valid) @[cache_single_port.scala 498:60]
-                              when _T_131 : @[cache_single_port.scala 498:92]
-                                tag_mem_3.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 499:76]
-                                tag_mem_3.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 500:79]
-                                tag_mem_3.io.tag_write.dirty <= tag_mem_3.io.tag_read.dirty @[cache_single_port.scala 501:79]
-                                node _tag_mem_3_io_tag_write_visit_T_5 = not(tag_mem_3.io.tag_read.visit) @[cache_single_port.scala 502:87]
-                                node _tag_mem_3_io_tag_write_visit_T_6 = eq(_tag_mem_3_io_tag_write_visit_T_5, UInt<1>("h0")) @[cache_single_port.scala 502:118]
-                                node _tag_mem_3_io_tag_write_visit_T_7 = add(tag_mem_3.io.tag_read.visit, UInt<1>("h1")) @[cache_single_port.scala 502:186]
-                                node _tag_mem_3_io_tag_write_visit_T_8 = tail(_tag_mem_3_io_tag_write_visit_T_7, 1) @[cache_single_port.scala 502:186]
-                                node _tag_mem_3_io_tag_write_visit_T_9 = mux(_tag_mem_3_io_tag_write_visit_T_6, tag_mem_3.io.tag_read.visit, _tag_mem_3_io_tag_write_visit_T_8) @[cache_single_port.scala 502:85]
-                                tag_mem_3.io.tag_write.visit <= _tag_mem_3_io_tag_write_visit_T_9 @[cache_single_port.scala 502:79]
-                                tag_mem_3.io.tag_write.tag <= tag_mem_3.io.tag_read.tag @[cache_single_port.scala 503:77]
+                                  writeback_addr <= _writeback_addr_T_7 @[cache_single_port.scala 496:72]
+                                  next_state <= UInt<4>("ha") @[cache_single_port.scala 497:68]
+                              node _T_124 = neq(UInt<1>("h0"), max) @[cache_single_port.scala 503:51]
+                              node _T_125 = and(_T_124, tag_mem_0.io.tag_read.valid) @[cache_single_port.scala 503:60]
+                              when _T_125 : @[cache_single_port.scala 503:92]
+                                tag_mem_0.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 504:76]
+                                tag_mem_0.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 505:79]
+                                tag_mem_0.io.tag_write.dirty <= tag_mem_0.io.tag_read.dirty @[cache_single_port.scala 506:79]
+                                node _tag_mem_0_io_tag_write_visit_T_5 = not(tag_mem_0.io.tag_read.visit) @[cache_single_port.scala 507:87]
+                                node _tag_mem_0_io_tag_write_visit_T_6 = eq(_tag_mem_0_io_tag_write_visit_T_5, UInt<1>("h0")) @[cache_single_port.scala 507:118]
+                                node _tag_mem_0_io_tag_write_visit_T_7 = add(tag_mem_0.io.tag_read.visit, UInt<1>("h1")) @[cache_single_port.scala 507:186]
+                                node _tag_mem_0_io_tag_write_visit_T_8 = tail(_tag_mem_0_io_tag_write_visit_T_7, 1) @[cache_single_port.scala 507:186]
+                                node _tag_mem_0_io_tag_write_visit_T_9 = mux(_tag_mem_0_io_tag_write_visit_T_6, tag_mem_0.io.tag_read.visit, _tag_mem_0_io_tag_write_visit_T_8) @[cache_single_port.scala 507:85]
+                                tag_mem_0.io.tag_write.visit <= _tag_mem_0_io_tag_write_visit_T_9 @[cache_single_port.scala 507:79]
+                                tag_mem_0.io.tag_write.tag <= tag_mem_0.io.tag_read.tag @[cache_single_port.scala 508:77]
+                              node _T_126 = neq(UInt<1>("h1"), max) @[cache_single_port.scala 503:51]
+                              node _T_127 = and(_T_126, tag_mem_1.io.tag_read.valid) @[cache_single_port.scala 503:60]
+                              when _T_127 : @[cache_single_port.scala 503:92]
+                                tag_mem_1.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 504:76]
+                                tag_mem_1.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 505:79]
+                                tag_mem_1.io.tag_write.dirty <= tag_mem_1.io.tag_read.dirty @[cache_single_port.scala 506:79]
+                                node _tag_mem_1_io_tag_write_visit_T_5 = not(tag_mem_1.io.tag_read.visit) @[cache_single_port.scala 507:87]
+                                node _tag_mem_1_io_tag_write_visit_T_6 = eq(_tag_mem_1_io_tag_write_visit_T_5, UInt<1>("h0")) @[cache_single_port.scala 507:118]
+                                node _tag_mem_1_io_tag_write_visit_T_7 = add(tag_mem_1.io.tag_read.visit, UInt<1>("h1")) @[cache_single_port.scala 507:186]
+                                node _tag_mem_1_io_tag_write_visit_T_8 = tail(_tag_mem_1_io_tag_write_visit_T_7, 1) @[cache_single_port.scala 507:186]
+                                node _tag_mem_1_io_tag_write_visit_T_9 = mux(_tag_mem_1_io_tag_write_visit_T_6, tag_mem_1.io.tag_read.visit, _tag_mem_1_io_tag_write_visit_T_8) @[cache_single_port.scala 507:85]
+                                tag_mem_1.io.tag_write.visit <= _tag_mem_1_io_tag_write_visit_T_9 @[cache_single_port.scala 507:79]
+                                tag_mem_1.io.tag_write.tag <= tag_mem_1.io.tag_read.tag @[cache_single_port.scala 508:77]
+                              node _T_128 = neq(UInt<2>("h2"), max) @[cache_single_port.scala 503:51]
+                              node _T_129 = and(_T_128, tag_mem_2.io.tag_read.valid) @[cache_single_port.scala 503:60]
+                              when _T_129 : @[cache_single_port.scala 503:92]
+                                tag_mem_2.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 504:76]
+                                tag_mem_2.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 505:79]
+                                tag_mem_2.io.tag_write.dirty <= tag_mem_2.io.tag_read.dirty @[cache_single_port.scala 506:79]
+                                node _tag_mem_2_io_tag_write_visit_T_5 = not(tag_mem_2.io.tag_read.visit) @[cache_single_port.scala 507:87]
+                                node _tag_mem_2_io_tag_write_visit_T_6 = eq(_tag_mem_2_io_tag_write_visit_T_5, UInt<1>("h0")) @[cache_single_port.scala 507:118]
+                                node _tag_mem_2_io_tag_write_visit_T_7 = add(tag_mem_2.io.tag_read.visit, UInt<1>("h1")) @[cache_single_port.scala 507:186]
+                                node _tag_mem_2_io_tag_write_visit_T_8 = tail(_tag_mem_2_io_tag_write_visit_T_7, 1) @[cache_single_port.scala 507:186]
+                                node _tag_mem_2_io_tag_write_visit_T_9 = mux(_tag_mem_2_io_tag_write_visit_T_6, tag_mem_2.io.tag_read.visit, _tag_mem_2_io_tag_write_visit_T_8) @[cache_single_port.scala 507:85]
+                                tag_mem_2.io.tag_write.visit <= _tag_mem_2_io_tag_write_visit_T_9 @[cache_single_port.scala 507:79]
+                                tag_mem_2.io.tag_write.tag <= tag_mem_2.io.tag_read.tag @[cache_single_port.scala 508:77]
+                              node _T_130 = neq(UInt<2>("h3"), max) @[cache_single_port.scala 503:51]
+                              node _T_131 = and(_T_130, tag_mem_3.io.tag_read.valid) @[cache_single_port.scala 503:60]
+                              when _T_131 : @[cache_single_port.scala 503:92]
+                                tag_mem_3.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 504:76]
+                                tag_mem_3.io.tag_write.valid <= UInt<1>("h1") @[cache_single_port.scala 505:79]
+                                tag_mem_3.io.tag_write.dirty <= tag_mem_3.io.tag_read.dirty @[cache_single_port.scala 506:79]
+                                node _tag_mem_3_io_tag_write_visit_T_5 = not(tag_mem_3.io.tag_read.visit) @[cache_single_port.scala 507:87]
+                                node _tag_mem_3_io_tag_write_visit_T_6 = eq(_tag_mem_3_io_tag_write_visit_T_5, UInt<1>("h0")) @[cache_single_port.scala 507:118]
+                                node _tag_mem_3_io_tag_write_visit_T_7 = add(tag_mem_3.io.tag_read.visit, UInt<1>("h1")) @[cache_single_port.scala 507:186]
+                                node _tag_mem_3_io_tag_write_visit_T_8 = tail(_tag_mem_3_io_tag_write_visit_T_7, 1) @[cache_single_port.scala 507:186]
+                                node _tag_mem_3_io_tag_write_visit_T_9 = mux(_tag_mem_3_io_tag_write_visit_T_6, tag_mem_3.io.tag_read.visit, _tag_mem_3_io_tag_write_visit_T_8) @[cache_single_port.scala 507:85]
+                                tag_mem_3.io.tag_write.visit <= _tag_mem_3_io_tag_write_visit_T_9 @[cache_single_port.scala 507:79]
+                                tag_mem_3.io.tag_write.tag <= tag_mem_3.io.tag_read.tag @[cache_single_port.scala 508:77]
                           else :
-                            node _T_132 = asUInt(UInt<4>("hc")) @[cache_single_port.scala 200:28]
-                            node _T_133 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-                            node _T_134 = eq(_T_132, _T_133) @[cache_single_port.scala 200:28]
-                            when _T_134 : @[cache_single_port.scala 200:28]
-                              io.cpu_response.ready <= UInt<1>("h1") @[cache_single_port.scala 509:47]
-                              next_state <= UInt<1>("h0") @[cache_single_port.scala 510:36]
+                            node _T_132 = asUInt(UInt<4>("hc")) @[cache_single_port.scala 205:28]
+                            node _T_133 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+                            node _T_134 = eq(_T_132, _T_133) @[cache_single_port.scala 205:28]
+                            when _T_134 : @[cache_single_port.scala 205:28]
+                              io.cpu_response.ready <= UInt<1>("h1") @[cache_single_port.scala 514:47]
+                              next_state <= UInt<1>("h0") @[cache_single_port.scala 515:36]
                             else :
-                              node _T_135 = asUInt(UInt<4>("h9")) @[cache_single_port.scala 200:28]
-                              node _T_136 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-                              node _T_137 = eq(_T_135, _T_136) @[cache_single_port.scala 200:28]
-                              when _T_137 : @[cache_single_port.scala 200:28]
-                                io.mem_io.ar.valid <= UInt<1>("h1") @[cache_single_port.scala 513:44]
-                                io.mem_io.ar.bits.len <= UInt<1>("h1") @[cache_single_port.scala 515:47]
-                                next_state <= UInt<4>("h9") @[cache_single_port.scala 516:36]
-                                io.mem_io.ar.bits.addr <= refill_addr @[cache_single_port.scala 517:48]
-                                when io.mem_io.ar.ready : @[cache_single_port.scala 518:49]
-                                  next_state <= UInt<4>("h8") @[cache_single_port.scala 519:44]
+                              node _T_135 = asUInt(UInt<4>("h9")) @[cache_single_port.scala 205:28]
+                              node _T_136 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+                              node _T_137 = eq(_T_135, _T_136) @[cache_single_port.scala 205:28]
+                              when _T_137 : @[cache_single_port.scala 205:28]
+                                io.mem_io.ar.valid <= UInt<1>("h1") @[cache_single_port.scala 518:44]
+                                io.mem_io.ar.bits.len <= UInt<1>("h1") @[cache_single_port.scala 520:47]
+                                next_state <= UInt<4>("h9") @[cache_single_port.scala 521:36]
+                                io.mem_io.ar.bits.addr <= refill_addr @[cache_single_port.scala 522:48]
+                                when io.mem_io.ar.ready : @[cache_single_port.scala 523:49]
+                                  next_state <= UInt<4>("h8") @[cache_single_port.scala 524:44]
                               else :
-                                node _T_138 = asUInt(UInt<4>("h8")) @[cache_single_port.scala 200:28]
-                                node _T_139 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-                                node _T_140 = eq(_T_138, _T_139) @[cache_single_port.scala 200:28]
-                                when _T_140 : @[cache_single_port.scala 200:28]
-                                  io.mem_io.r.ready <= UInt<1>("h1") @[cache_single_port.scala 525:43]
-                                  next_state <= UInt<4>("h8") @[cache_single_port.scala 526:36]
-                                  when io.mem_io.r.valid : @[cache_single_port.scala 527:48]
-                                    node _T_141 = eq(UInt<1>("h0"), replace) @[cache_single_port.scala 529:50]
-                                    when _T_141 : @[cache_single_port.scala 529:62]
-                                      node _T_142 = bits(data_mem_0.io.data_read.data, 63, 0) @[cache_single_port.scala 530:117]
-                                      node _T_143 = bits(data_mem_0.io.data_read.data, 127, 64) @[cache_single_port.scala 530:117]
-                                      wire _WIRE_8 : UInt<64>[2] @[cache_single_port.scala 530:82]
-                                      _WIRE_8[0] <= _T_142 @[cache_single_port.scala 530:82]
-                                      _WIRE_8[1] <= _T_143 @[cache_single_port.scala 530:82]
-                                      cache_data[0] <= _WIRE_8[0] @[cache_single_port.scala 530:60]
-                                      cache_data[1] <= _WIRE_8[1] @[cache_single_port.scala 530:60]
-                                      cache_data[index] <= io.mem_io.r.bits.data @[cache_single_port.scala 531:67]
-                                      node _data_mem_0_io_data_write_data_T_1 = cat(cache_data[1], cache_data[0]) @[cache_single_port.scala 532:94]
-                                      data_mem_0.io.data_write.data <= _data_mem_0_io_data_write_data_T_1 @[cache_single_port.scala 532:80]
-                                      data_mem_0.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 533:77]
-                                    node _T_144 = eq(UInt<1>("h1"), replace) @[cache_single_port.scala 529:50]
-                                    when _T_144 : @[cache_single_port.scala 529:62]
-                                      node _T_145 = bits(data_mem_1.io.data_read.data, 63, 0) @[cache_single_port.scala 530:117]
-                                      node _T_146 = bits(data_mem_1.io.data_read.data, 127, 64) @[cache_single_port.scala 530:117]
-                                      wire _WIRE_9 : UInt<64>[2] @[cache_single_port.scala 530:82]
-                                      _WIRE_9[0] <= _T_145 @[cache_single_port.scala 530:82]
-                                      _WIRE_9[1] <= _T_146 @[cache_single_port.scala 530:82]
-                                      cache_data[0] <= _WIRE_9[0] @[cache_single_port.scala 530:60]
-                                      cache_data[1] <= _WIRE_9[1] @[cache_single_port.scala 530:60]
-                                      cache_data[index] <= io.mem_io.r.bits.data @[cache_single_port.scala 531:67]
-                                      node _data_mem_1_io_data_write_data_T_1 = cat(cache_data[1], cache_data[0]) @[cache_single_port.scala 532:94]
-                                      data_mem_1.io.data_write.data <= _data_mem_1_io_data_write_data_T_1 @[cache_single_port.scala 532:80]
-                                      data_mem_1.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 533:77]
-                                    node _T_147 = eq(UInt<2>("h2"), replace) @[cache_single_port.scala 529:50]
-                                    when _T_147 : @[cache_single_port.scala 529:62]
-                                      node _T_148 = bits(data_mem_2.io.data_read.data, 63, 0) @[cache_single_port.scala 530:117]
-                                      node _T_149 = bits(data_mem_2.io.data_read.data, 127, 64) @[cache_single_port.scala 530:117]
-                                      wire _WIRE_10 : UInt<64>[2] @[cache_single_port.scala 530:82]
-                                      _WIRE_10[0] <= _T_148 @[cache_single_port.scala 530:82]
-                                      _WIRE_10[1] <= _T_149 @[cache_single_port.scala 530:82]
-                                      cache_data[0] <= _WIRE_10[0] @[cache_single_port.scala 530:60]
-                                      cache_data[1] <= _WIRE_10[1] @[cache_single_port.scala 530:60]
-                                      cache_data[index] <= io.mem_io.r.bits.data @[cache_single_port.scala 531:67]
-                                      node _data_mem_2_io_data_write_data_T_1 = cat(cache_data[1], cache_data[0]) @[cache_single_port.scala 532:94]
-                                      data_mem_2.io.data_write.data <= _data_mem_2_io_data_write_data_T_1 @[cache_single_port.scala 532:80]
-                                      data_mem_2.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 533:77]
-                                    node _T_150 = eq(UInt<2>("h3"), replace) @[cache_single_port.scala 529:50]
-                                    when _T_150 : @[cache_single_port.scala 529:62]
-                                      node _T_151 = bits(data_mem_3.io.data_read.data, 63, 0) @[cache_single_port.scala 530:117]
-                                      node _T_152 = bits(data_mem_3.io.data_read.data, 127, 64) @[cache_single_port.scala 530:117]
-                                      wire _WIRE_11 : UInt<64>[2] @[cache_single_port.scala 530:82]
-                                      _WIRE_11[0] <= _T_151 @[cache_single_port.scala 530:82]
-                                      _WIRE_11[1] <= _T_152 @[cache_single_port.scala 530:82]
-                                      cache_data[0] <= _WIRE_11[0] @[cache_single_port.scala 530:60]
-                                      cache_data[1] <= _WIRE_11[1] @[cache_single_port.scala 530:60]
-                                      cache_data[index] <= io.mem_io.r.bits.data @[cache_single_port.scala 531:67]
-                                      node _data_mem_3_io_data_write_data_T_1 = cat(cache_data[1], cache_data[0]) @[cache_single_port.scala 532:94]
-                                      data_mem_3.io.data_write.data <= _data_mem_3_io_data_write_data_T_1 @[cache_single_port.scala 532:80]
-                                      data_mem_3.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 533:77]
-                                  fill_block_en <= io.mem_io.r.valid @[cache_single_port.scala 538:39]
-                                  when io.mem_io.r.bits.last : @[cache_single_port.scala 540:52]
-                                    next_state <= UInt<3>("h6") @[cache_single_port.scala 541:44]
-                                    index <= UInt<1>("h0") @[cache_single_port.scala 542:39]
+                                node _T_138 = asUInt(UInt<4>("h8")) @[cache_single_port.scala 205:28]
+                                node _T_139 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+                                node _T_140 = eq(_T_138, _T_139) @[cache_single_port.scala 205:28]
+                                when _T_140 : @[cache_single_port.scala 205:28]
+                                  io.mem_io.r.ready <= UInt<1>("h1") @[cache_single_port.scala 530:43]
+                                  next_state <= UInt<4>("h8") @[cache_single_port.scala 531:36]
+                                  when io.mem_io.r.valid : @[cache_single_port.scala 532:48]
+                                    node _T_141 = eq(UInt<1>("h0"), replace) @[cache_single_port.scala 534:50]
+                                    when _T_141 : @[cache_single_port.scala 534:62]
+                                      node _T_142 = bits(data_mem_0.io.data_read.data, 63, 0) @[cache_single_port.scala 535:117]
+                                      node _T_143 = bits(data_mem_0.io.data_read.data, 127, 64) @[cache_single_port.scala 535:117]
+                                      wire _WIRE_8 : UInt<64>[2] @[cache_single_port.scala 535:82]
+                                      _WIRE_8[0] <= _T_142 @[cache_single_port.scala 535:82]
+                                      _WIRE_8[1] <= _T_143 @[cache_single_port.scala 535:82]
+                                      cache_data[0] <= _WIRE_8[0] @[cache_single_port.scala 535:60]
+                                      cache_data[1] <= _WIRE_8[1] @[cache_single_port.scala 535:60]
+                                      cache_data[index] <= io.mem_io.r.bits.data @[cache_single_port.scala 536:67]
+                                      node _data_mem_0_io_data_write_data_T_1 = cat(cache_data[1], cache_data[0]) @[cache_single_port.scala 537:94]
+                                      data_mem_0.io.data_write.data <= _data_mem_0_io_data_write_data_T_1 @[cache_single_port.scala 537:80]
+                                      data_mem_0.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 538:77]
+                                    node _T_144 = eq(UInt<1>("h1"), replace) @[cache_single_port.scala 534:50]
+                                    when _T_144 : @[cache_single_port.scala 534:62]
+                                      node _T_145 = bits(data_mem_1.io.data_read.data, 63, 0) @[cache_single_port.scala 535:117]
+                                      node _T_146 = bits(data_mem_1.io.data_read.data, 127, 64) @[cache_single_port.scala 535:117]
+                                      wire _WIRE_9 : UInt<64>[2] @[cache_single_port.scala 535:82]
+                                      _WIRE_9[0] <= _T_145 @[cache_single_port.scala 535:82]
+                                      _WIRE_9[1] <= _T_146 @[cache_single_port.scala 535:82]
+                                      cache_data[0] <= _WIRE_9[0] @[cache_single_port.scala 535:60]
+                                      cache_data[1] <= _WIRE_9[1] @[cache_single_port.scala 535:60]
+                                      cache_data[index] <= io.mem_io.r.bits.data @[cache_single_port.scala 536:67]
+                                      node _data_mem_1_io_data_write_data_T_1 = cat(cache_data[1], cache_data[0]) @[cache_single_port.scala 537:94]
+                                      data_mem_1.io.data_write.data <= _data_mem_1_io_data_write_data_T_1 @[cache_single_port.scala 537:80]
+                                      data_mem_1.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 538:77]
+                                    node _T_147 = eq(UInt<2>("h2"), replace) @[cache_single_port.scala 534:50]
+                                    when _T_147 : @[cache_single_port.scala 534:62]
+                                      node _T_148 = bits(data_mem_2.io.data_read.data, 63, 0) @[cache_single_port.scala 535:117]
+                                      node _T_149 = bits(data_mem_2.io.data_read.data, 127, 64) @[cache_single_port.scala 535:117]
+                                      wire _WIRE_10 : UInt<64>[2] @[cache_single_port.scala 535:82]
+                                      _WIRE_10[0] <= _T_148 @[cache_single_port.scala 535:82]
+                                      _WIRE_10[1] <= _T_149 @[cache_single_port.scala 535:82]
+                                      cache_data[0] <= _WIRE_10[0] @[cache_single_port.scala 535:60]
+                                      cache_data[1] <= _WIRE_10[1] @[cache_single_port.scala 535:60]
+                                      cache_data[index] <= io.mem_io.r.bits.data @[cache_single_port.scala 536:67]
+                                      node _data_mem_2_io_data_write_data_T_1 = cat(cache_data[1], cache_data[0]) @[cache_single_port.scala 537:94]
+                                      data_mem_2.io.data_write.data <= _data_mem_2_io_data_write_data_T_1 @[cache_single_port.scala 537:80]
+                                      data_mem_2.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 538:77]
+                                    node _T_150 = eq(UInt<2>("h3"), replace) @[cache_single_port.scala 534:50]
+                                    when _T_150 : @[cache_single_port.scala 534:62]
+                                      node _T_151 = bits(data_mem_3.io.data_read.data, 63, 0) @[cache_single_port.scala 535:117]
+                                      node _T_152 = bits(data_mem_3.io.data_read.data, 127, 64) @[cache_single_port.scala 535:117]
+                                      wire _WIRE_11 : UInt<64>[2] @[cache_single_port.scala 535:82]
+                                      _WIRE_11[0] <= _T_151 @[cache_single_port.scala 535:82]
+                                      _WIRE_11[1] <= _T_152 @[cache_single_port.scala 535:82]
+                                      cache_data[0] <= _WIRE_11[0] @[cache_single_port.scala 535:60]
+                                      cache_data[1] <= _WIRE_11[1] @[cache_single_port.scala 535:60]
+                                      cache_data[index] <= io.mem_io.r.bits.data @[cache_single_port.scala 536:67]
+                                      node _data_mem_3_io_data_write_data_T_1 = cat(cache_data[1], cache_data[0]) @[cache_single_port.scala 537:94]
+                                      data_mem_3.io.data_write.data <= _data_mem_3_io_data_write_data_T_1 @[cache_single_port.scala 537:80]
+                                      data_mem_3.io.cache_req.we <= UInt<1>("h1") @[cache_single_port.scala 538:77]
+                                  fill_block_en <= io.mem_io.r.valid @[cache_single_port.scala 543:39]
+                                  when io.mem_io.r.bits.last : @[cache_single_port.scala 545:52]
+                                    next_state <= UInt<3>("h6") @[cache_single_port.scala 546:44]
+                                    index <= UInt<1>("h0") @[cache_single_port.scala 547:39]
                                 else :
-                                  node _T_153 = asUInt(UInt<4>("ha")) @[cache_single_port.scala 200:28]
-                                  node _T_154 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-                                  node _T_155 = eq(_T_153, _T_154) @[cache_single_port.scala 200:28]
-                                  when _T_155 : @[cache_single_port.scala 200:28]
-                                    io.mem_io.aw.valid <= UInt<1>("h1") @[cache_single_port.scala 546:44]
-                                    io.mem_io.aw.bits.len <= UInt<1>("h1") @[cache_single_port.scala 547:47]
-                                    io.mem_io.aw.bits.addr <= writeback_addr @[cache_single_port.scala 548:48]
-                                    next_state <= UInt<4>("ha") @[cache_single_port.scala 549:36]
-                                    when io.mem_io.aw.ready : @[cache_single_port.scala 550:49]
-                                      next_state <= UInt<3>("h7") @[cache_single_port.scala 551:44]
+                                  node _T_153 = asUInt(UInt<4>("ha")) @[cache_single_port.scala 205:28]
+                                  node _T_154 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+                                  node _T_155 = eq(_T_153, _T_154) @[cache_single_port.scala 205:28]
+                                  when _T_155 : @[cache_single_port.scala 205:28]
+                                    io.mem_io.aw.valid <= UInt<1>("h1") @[cache_single_port.scala 551:44]
+                                    io.mem_io.aw.bits.len <= UInt<1>("h1") @[cache_single_port.scala 552:47]
+                                    io.mem_io.aw.bits.addr <= writeback_addr @[cache_single_port.scala 553:48]
+                                    next_state <= UInt<4>("ha") @[cache_single_port.scala 554:36]
+                                    when io.mem_io.aw.ready : @[cache_single_port.scala 555:49]
+                                      next_state <= UInt<3>("h7") @[cache_single_port.scala 556:44]
                                   else :
-                                    node _T_156 = asUInt(UInt<3>("h7")) @[cache_single_port.scala 200:28]
-                                    node _T_157 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-                                    node _T_158 = eq(_T_156, _T_157) @[cache_single_port.scala 200:28]
-                                    when _T_158 : @[cache_single_port.scala 200:28]
-                                      next_state <= UInt<3>("h7") @[cache_single_port.scala 557:36]
-                                      fill_block_en <= io.mem_io.w.ready @[cache_single_port.scala 558:39]
-                                      io.mem_io.w.valid <= UInt<1>("h1") @[cache_single_port.scala 559:43]
-                                      io.mem_io.w.bits.strb <= UInt<8>("hff") @[cache_single_port.scala 560:47]
-                                      node _T_159 = eq(UInt<1>("h0"), replace) @[cache_single_port.scala 562:42]
-                                      when _T_159 : @[cache_single_port.scala 562:54]
-                                        node _T_160 = bits(data_mem_0.io.data_read.data, 63, 0) @[cache_single_port.scala 563:109]
-                                        node _T_161 = bits(data_mem_0.io.data_read.data, 127, 64) @[cache_single_port.scala 563:109]
-                                        wire _WIRE_12 : UInt<64>[2] @[cache_single_port.scala 563:74]
-                                        _WIRE_12[0] <= _T_160 @[cache_single_port.scala 563:74]
-                                        _WIRE_12[1] <= _T_161 @[cache_single_port.scala 563:74]
-                                        cache_data[0] <= _WIRE_12[0] @[cache_single_port.scala 563:52]
-                                        cache_data[1] <= _WIRE_12[1] @[cache_single_port.scala 563:52]
-                                        io.mem_io.w.bits.data <= cache_data[index] @[cache_single_port.scala 564:63]
-                                      node _T_162 = eq(UInt<1>("h1"), replace) @[cache_single_port.scala 562:42]
-                                      when _T_162 : @[cache_single_port.scala 562:54]
-                                        node _T_163 = bits(data_mem_1.io.data_read.data, 63, 0) @[cache_single_port.scala 563:109]
-                                        node _T_164 = bits(data_mem_1.io.data_read.data, 127, 64) @[cache_single_port.scala 563:109]
-                                        wire _WIRE_13 : UInt<64>[2] @[cache_single_port.scala 563:74]
-                                        _WIRE_13[0] <= _T_163 @[cache_single_port.scala 563:74]
-                                        _WIRE_13[1] <= _T_164 @[cache_single_port.scala 563:74]
-                                        cache_data[0] <= _WIRE_13[0] @[cache_single_port.scala 563:52]
-                                        cache_data[1] <= _WIRE_13[1] @[cache_single_port.scala 563:52]
-                                        io.mem_io.w.bits.data <= cache_data[index] @[cache_single_port.scala 564:63]
-                                      node _T_165 = eq(UInt<2>("h2"), replace) @[cache_single_port.scala 562:42]
-                                      when _T_165 : @[cache_single_port.scala 562:54]
-                                        node _T_166 = bits(data_mem_2.io.data_read.data, 63, 0) @[cache_single_port.scala 563:109]
-                                        node _T_167 = bits(data_mem_2.io.data_read.data, 127, 64) @[cache_single_port.scala 563:109]
-                                        wire _WIRE_14 : UInt<64>[2] @[cache_single_port.scala 563:74]
-                                        _WIRE_14[0] <= _T_166 @[cache_single_port.scala 563:74]
-                                        _WIRE_14[1] <= _T_167 @[cache_single_port.scala 563:74]
-                                        cache_data[0] <= _WIRE_14[0] @[cache_single_port.scala 563:52]
-                                        cache_data[1] <= _WIRE_14[1] @[cache_single_port.scala 563:52]
-                                        io.mem_io.w.bits.data <= cache_data[index] @[cache_single_port.scala 564:63]
-                                      node _T_168 = eq(UInt<2>("h3"), replace) @[cache_single_port.scala 562:42]
-                                      when _T_168 : @[cache_single_port.scala 562:54]
-                                        node _T_169 = bits(data_mem_3.io.data_read.data, 63, 0) @[cache_single_port.scala 563:109]
-                                        node _T_170 = bits(data_mem_3.io.data_read.data, 127, 64) @[cache_single_port.scala 563:109]
-                                        wire _WIRE_15 : UInt<64>[2] @[cache_single_port.scala 563:74]
-                                        _WIRE_15[0] <= _T_169 @[cache_single_port.scala 563:74]
-                                        _WIRE_15[1] <= _T_170 @[cache_single_port.scala 563:74]
-                                        cache_data[0] <= _WIRE_15[0] @[cache_single_port.scala 563:52]
-                                        cache_data[1] <= _WIRE_15[1] @[cache_single_port.scala 563:52]
-                                        io.mem_io.w.bits.data <= cache_data[index] @[cache_single_port.scala 564:63]
-                                      when last : @[cache_single_port.scala 567:35]
-                                        next_state <= UInt<4>("hb") @[cache_single_port.scala 568:44]
-                                        index <= UInt<1>("h0") @[cache_single_port.scala 569:39]
+                                    node _T_156 = asUInt(UInt<3>("h7")) @[cache_single_port.scala 205:28]
+                                    node _T_157 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+                                    node _T_158 = eq(_T_156, _T_157) @[cache_single_port.scala 205:28]
+                                    when _T_158 : @[cache_single_port.scala 205:28]
+                                      next_state <= UInt<3>("h7") @[cache_single_port.scala 562:36]
+                                      fill_block_en <= io.mem_io.w.ready @[cache_single_port.scala 563:39]
+                                      io.mem_io.w.valid <= UInt<1>("h1") @[cache_single_port.scala 564:43]
+                                      io.mem_io.w.bits.strb <= UInt<8>("hff") @[cache_single_port.scala 565:47]
+                                      node _T_159 = eq(UInt<1>("h0"), replace) @[cache_single_port.scala 567:42]
+                                      when _T_159 : @[cache_single_port.scala 567:54]
+                                        node _T_160 = bits(data_mem_0.io.data_read.data, 63, 0) @[cache_single_port.scala 568:109]
+                                        node _T_161 = bits(data_mem_0.io.data_read.data, 127, 64) @[cache_single_port.scala 568:109]
+                                        wire _WIRE_12 : UInt<64>[2] @[cache_single_port.scala 568:74]
+                                        _WIRE_12[0] <= _T_160 @[cache_single_port.scala 568:74]
+                                        _WIRE_12[1] <= _T_161 @[cache_single_port.scala 568:74]
+                                        cache_data[0] <= _WIRE_12[0] @[cache_single_port.scala 568:52]
+                                        cache_data[1] <= _WIRE_12[1] @[cache_single_port.scala 568:52]
+                                        io.mem_io.w.bits.data <= cache_data[index] @[cache_single_port.scala 569:63]
+                                      node _T_162 = eq(UInt<1>("h1"), replace) @[cache_single_port.scala 567:42]
+                                      when _T_162 : @[cache_single_port.scala 567:54]
+                                        node _T_163 = bits(data_mem_1.io.data_read.data, 63, 0) @[cache_single_port.scala 568:109]
+                                        node _T_164 = bits(data_mem_1.io.data_read.data, 127, 64) @[cache_single_port.scala 568:109]
+                                        wire _WIRE_13 : UInt<64>[2] @[cache_single_port.scala 568:74]
+                                        _WIRE_13[0] <= _T_163 @[cache_single_port.scala 568:74]
+                                        _WIRE_13[1] <= _T_164 @[cache_single_port.scala 568:74]
+                                        cache_data[0] <= _WIRE_13[0] @[cache_single_port.scala 568:52]
+                                        cache_data[1] <= _WIRE_13[1] @[cache_single_port.scala 568:52]
+                                        io.mem_io.w.bits.data <= cache_data[index] @[cache_single_port.scala 569:63]
+                                      node _T_165 = eq(UInt<2>("h2"), replace) @[cache_single_port.scala 567:42]
+                                      when _T_165 : @[cache_single_port.scala 567:54]
+                                        node _T_166 = bits(data_mem_2.io.data_read.data, 63, 0) @[cache_single_port.scala 568:109]
+                                        node _T_167 = bits(data_mem_2.io.data_read.data, 127, 64) @[cache_single_port.scala 568:109]
+                                        wire _WIRE_14 : UInt<64>[2] @[cache_single_port.scala 568:74]
+                                        _WIRE_14[0] <= _T_166 @[cache_single_port.scala 568:74]
+                                        _WIRE_14[1] <= _T_167 @[cache_single_port.scala 568:74]
+                                        cache_data[0] <= _WIRE_14[0] @[cache_single_port.scala 568:52]
+                                        cache_data[1] <= _WIRE_14[1] @[cache_single_port.scala 568:52]
+                                        io.mem_io.w.bits.data <= cache_data[index] @[cache_single_port.scala 569:63]
+                                      node _T_168 = eq(UInt<2>("h3"), replace) @[cache_single_port.scala 567:42]
+                                      when _T_168 : @[cache_single_port.scala 567:54]
+                                        node _T_169 = bits(data_mem_3.io.data_read.data, 63, 0) @[cache_single_port.scala 568:109]
+                                        node _T_170 = bits(data_mem_3.io.data_read.data, 127, 64) @[cache_single_port.scala 568:109]
+                                        wire _WIRE_15 : UInt<64>[2] @[cache_single_port.scala 568:74]
+                                        _WIRE_15[0] <= _T_169 @[cache_single_port.scala 568:74]
+                                        _WIRE_15[1] <= _T_170 @[cache_single_port.scala 568:74]
+                                        cache_data[0] <= _WIRE_15[0] @[cache_single_port.scala 568:52]
+                                        cache_data[1] <= _WIRE_15[1] @[cache_single_port.scala 568:52]
+                                        io.mem_io.w.bits.data <= cache_data[index] @[cache_single_port.scala 569:63]
+                                      when last : @[cache_single_port.scala 572:35]
+                                        next_state <= UInt<4>("hb") @[cache_single_port.scala 573:44]
+                                        index <= UInt<1>("h0") @[cache_single_port.scala 574:39]
                                     else :
-                                      node _T_171 = asUInt(UInt<4>("hb")) @[cache_single_port.scala 200:28]
-                                      node _T_172 = asUInt(cache_state) @[cache_single_port.scala 200:28]
-                                      node _T_173 = eq(_T_171, _T_172) @[cache_single_port.scala 200:28]
-                                      when _T_173 : @[cache_single_port.scala 200:28]
-                                        io.mem_io.b.ready <= UInt<1>("h1") @[cache_single_port.scala 573:43]
-                                        next_state <= UInt<4>("hb") @[cache_single_port.scala 574:36]
-                                        when io.mem_io.b.valid : @[cache_single_port.scala 575:48]
-                                          next_state <= UInt<4>("h9") @[cache_single_port.scala 576:44]
+                                      node _T_171 = asUInt(UInt<4>("hb")) @[cache_single_port.scala 205:28]
+                                      node _T_172 = asUInt(cache_state) @[cache_single_port.scala 205:28]
+                                      node _T_173 = eq(_T_171, _T_172) @[cache_single_port.scala 205:28]
+                                      when _T_173 : @[cache_single_port.scala 205:28]
+                                        io.mem_io.b.ready <= UInt<1>("h1") @[cache_single_port.scala 578:43]
+                                        next_state <= UInt<4>("hb") @[cache_single_port.scala 579:36]
+                                        when io.mem_io.b.valid : @[cache_single_port.scala 580:48]
+                                          next_state <= UInt<4>("h9") @[cache_single_port.scala 581:44]
 
   module CacheArbiter :
     input clock : Clock
diff --git a/soc_transfer.sh b/soc_transfer.sh
index 7467cc2..1f691b4 100755
--- a/soc_transfer.sh
+++ b/soc_transfer.sh
@@ -1,6 +1,6 @@
 #!/bin/bash
 
-1> out.txt
+#1> out.txt
 echo 2 | sbt run
 mv myCPU.v ysyx_22041812.v
 sed -i "s/_myCPU//g" ysyx_22041812.v
diff --git a/src/main/scala/cache_single_port.scala b/src/main/scala/cache_single_port.scala
index b1c0416..34bf5c2 100644
--- a/src/main/scala/cache_single_port.scala
+++ b/src/main/scala/cache_single_port.scala
@@ -72,7 +72,12 @@ class data_cache extends Module{
 	io.data_read := data_mem.read(io.cache_req.index, true.B)
 	when(io.cache_req.we){
 		data_mem.write(io.cache_req.index, io.data_write)
+		//printf(p"${Hexadecimal(io.data_write.asUInt)}\n")
 	} 
+
+//	when(!io.cache_req.we){
+//		printf(p"${Hexadecimal(io.data_read.asUInt)}\n")
+//	}
 }
 
 import CacheState._ 
diff --git a/ysyx_22041812.v b/ysyx_22041812.v
index 485db7d..e16ec62 100644
--- a/ysyx_22041812.v
+++ b/ysyx_22041812.v
@@ -7200,235 +7200,235 @@ module ysyx_22041812_Cache(
   reg [31:0] _RAND_7;
   reg [31:0] _RAND_8;
 `endif // RANDOMIZE_REG_INIT
-  wire  tag_mem_0_clock; // @[cache_single_port.scala 102:45]
-  wire [5:0] tag_mem_0_io_cache_req_index; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_0_io_cache_req_we; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_0_io_tag_write_valid; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_0_io_tag_write_dirty; // @[cache_single_port.scala 102:45]
-  wire [7:0] tag_mem_0_io_tag_write_visit; // @[cache_single_port.scala 102:45]
-  wire [21:0] tag_mem_0_io_tag_write_tag; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_0_io_tag_read_valid; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_0_io_tag_read_dirty; // @[cache_single_port.scala 102:45]
-  wire [7:0] tag_mem_0_io_tag_read_visit; // @[cache_single_port.scala 102:45]
-  wire [21:0] tag_mem_0_io_tag_read_tag; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_1_clock; // @[cache_single_port.scala 102:45]
-  wire [5:0] tag_mem_1_io_cache_req_index; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_1_io_cache_req_we; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_1_io_tag_write_valid; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_1_io_tag_write_dirty; // @[cache_single_port.scala 102:45]
-  wire [7:0] tag_mem_1_io_tag_write_visit; // @[cache_single_port.scala 102:45]
-  wire [21:0] tag_mem_1_io_tag_write_tag; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_1_io_tag_read_valid; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_1_io_tag_read_dirty; // @[cache_single_port.scala 102:45]
-  wire [7:0] tag_mem_1_io_tag_read_visit; // @[cache_single_port.scala 102:45]
-  wire [21:0] tag_mem_1_io_tag_read_tag; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_2_clock; // @[cache_single_port.scala 102:45]
-  wire [5:0] tag_mem_2_io_cache_req_index; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_2_io_cache_req_we; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_2_io_tag_write_valid; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_2_io_tag_write_dirty; // @[cache_single_port.scala 102:45]
-  wire [7:0] tag_mem_2_io_tag_write_visit; // @[cache_single_port.scala 102:45]
-  wire [21:0] tag_mem_2_io_tag_write_tag; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_2_io_tag_read_valid; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_2_io_tag_read_dirty; // @[cache_single_port.scala 102:45]
-  wire [7:0] tag_mem_2_io_tag_read_visit; // @[cache_single_port.scala 102:45]
-  wire [21:0] tag_mem_2_io_tag_read_tag; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_3_clock; // @[cache_single_port.scala 102:45]
-  wire [5:0] tag_mem_3_io_cache_req_index; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_3_io_cache_req_we; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_3_io_tag_write_valid; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_3_io_tag_write_dirty; // @[cache_single_port.scala 102:45]
-  wire [7:0] tag_mem_3_io_tag_write_visit; // @[cache_single_port.scala 102:45]
-  wire [21:0] tag_mem_3_io_tag_write_tag; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_3_io_tag_read_valid; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_3_io_tag_read_dirty; // @[cache_single_port.scala 102:45]
-  wire [7:0] tag_mem_3_io_tag_read_visit; // @[cache_single_port.scala 102:45]
-  wire [21:0] tag_mem_3_io_tag_read_tag; // @[cache_single_port.scala 102:45]
-  wire  data_mem_0_clock; // @[cache_single_port.scala 103:46]
-  wire [5:0] data_mem_0_io_cache_req_index; // @[cache_single_port.scala 103:46]
-  wire  data_mem_0_io_cache_req_we; // @[cache_single_port.scala 103:46]
-  wire [127:0] data_mem_0_io_data_write_data; // @[cache_single_port.scala 103:46]
-  wire [127:0] data_mem_0_io_data_read_data; // @[cache_single_port.scala 103:46]
-  wire  data_mem_1_clock; // @[cache_single_port.scala 103:46]
-  wire [5:0] data_mem_1_io_cache_req_index; // @[cache_single_port.scala 103:46]
-  wire  data_mem_1_io_cache_req_we; // @[cache_single_port.scala 103:46]
-  wire [127:0] data_mem_1_io_data_write_data; // @[cache_single_port.scala 103:46]
-  wire [127:0] data_mem_1_io_data_read_data; // @[cache_single_port.scala 103:46]
-  wire  data_mem_2_clock; // @[cache_single_port.scala 103:46]
-  wire [5:0] data_mem_2_io_cache_req_index; // @[cache_single_port.scala 103:46]
-  wire  data_mem_2_io_cache_req_we; // @[cache_single_port.scala 103:46]
-  wire [127:0] data_mem_2_io_data_write_data; // @[cache_single_port.scala 103:46]
-  wire [127:0] data_mem_2_io_data_read_data; // @[cache_single_port.scala 103:46]
-  wire  data_mem_3_clock; // @[cache_single_port.scala 103:46]
-  wire [5:0] data_mem_3_io_cache_req_index; // @[cache_single_port.scala 103:46]
-  wire  data_mem_3_io_cache_req_we; // @[cache_single_port.scala 103:46]
-  wire [127:0] data_mem_3_io_data_write_data; // @[cache_single_port.scala 103:46]
-  wire [127:0] data_mem_3_io_data_read_data; // @[cache_single_port.scala 103:46]
-  reg [4:0] cache_state; // @[cache_single_port.scala 101:34]
+  wire  tag_mem_0_clock; // @[cache_single_port.scala 107:45]
+  wire [5:0] tag_mem_0_io_cache_req_index; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_0_io_cache_req_we; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_0_io_tag_write_valid; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_0_io_tag_write_dirty; // @[cache_single_port.scala 107:45]
+  wire [7:0] tag_mem_0_io_tag_write_visit; // @[cache_single_port.scala 107:45]
+  wire [21:0] tag_mem_0_io_tag_write_tag; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_0_io_tag_read_valid; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_0_io_tag_read_dirty; // @[cache_single_port.scala 107:45]
+  wire [7:0] tag_mem_0_io_tag_read_visit; // @[cache_single_port.scala 107:45]
+  wire [21:0] tag_mem_0_io_tag_read_tag; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_1_clock; // @[cache_single_port.scala 107:45]
+  wire [5:0] tag_mem_1_io_cache_req_index; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_1_io_cache_req_we; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_1_io_tag_write_valid; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_1_io_tag_write_dirty; // @[cache_single_port.scala 107:45]
+  wire [7:0] tag_mem_1_io_tag_write_visit; // @[cache_single_port.scala 107:45]
+  wire [21:0] tag_mem_1_io_tag_write_tag; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_1_io_tag_read_valid; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_1_io_tag_read_dirty; // @[cache_single_port.scala 107:45]
+  wire [7:0] tag_mem_1_io_tag_read_visit; // @[cache_single_port.scala 107:45]
+  wire [21:0] tag_mem_1_io_tag_read_tag; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_2_clock; // @[cache_single_port.scala 107:45]
+  wire [5:0] tag_mem_2_io_cache_req_index; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_2_io_cache_req_we; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_2_io_tag_write_valid; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_2_io_tag_write_dirty; // @[cache_single_port.scala 107:45]
+  wire [7:0] tag_mem_2_io_tag_write_visit; // @[cache_single_port.scala 107:45]
+  wire [21:0] tag_mem_2_io_tag_write_tag; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_2_io_tag_read_valid; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_2_io_tag_read_dirty; // @[cache_single_port.scala 107:45]
+  wire [7:0] tag_mem_2_io_tag_read_visit; // @[cache_single_port.scala 107:45]
+  wire [21:0] tag_mem_2_io_tag_read_tag; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_3_clock; // @[cache_single_port.scala 107:45]
+  wire [5:0] tag_mem_3_io_cache_req_index; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_3_io_cache_req_we; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_3_io_tag_write_valid; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_3_io_tag_write_dirty; // @[cache_single_port.scala 107:45]
+  wire [7:0] tag_mem_3_io_tag_write_visit; // @[cache_single_port.scala 107:45]
+  wire [21:0] tag_mem_3_io_tag_write_tag; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_3_io_tag_read_valid; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_3_io_tag_read_dirty; // @[cache_single_port.scala 107:45]
+  wire [7:0] tag_mem_3_io_tag_read_visit; // @[cache_single_port.scala 107:45]
+  wire [21:0] tag_mem_3_io_tag_read_tag; // @[cache_single_port.scala 107:45]
+  wire  data_mem_0_clock; // @[cache_single_port.scala 108:46]
+  wire [5:0] data_mem_0_io_cache_req_index; // @[cache_single_port.scala 108:46]
+  wire  data_mem_0_io_cache_req_we; // @[cache_single_port.scala 108:46]
+  wire [127:0] data_mem_0_io_data_write_data; // @[cache_single_port.scala 108:46]
+  wire [127:0] data_mem_0_io_data_read_data; // @[cache_single_port.scala 108:46]
+  wire  data_mem_1_clock; // @[cache_single_port.scala 108:46]
+  wire [5:0] data_mem_1_io_cache_req_index; // @[cache_single_port.scala 108:46]
+  wire  data_mem_1_io_cache_req_we; // @[cache_single_port.scala 108:46]
+  wire [127:0] data_mem_1_io_data_write_data; // @[cache_single_port.scala 108:46]
+  wire [127:0] data_mem_1_io_data_read_data; // @[cache_single_port.scala 108:46]
+  wire  data_mem_2_clock; // @[cache_single_port.scala 108:46]
+  wire [5:0] data_mem_2_io_cache_req_index; // @[cache_single_port.scala 108:46]
+  wire  data_mem_2_io_cache_req_we; // @[cache_single_port.scala 108:46]
+  wire [127:0] data_mem_2_io_data_write_data; // @[cache_single_port.scala 108:46]
+  wire [127:0] data_mem_2_io_data_read_data; // @[cache_single_port.scala 108:46]
+  wire  data_mem_3_clock; // @[cache_single_port.scala 108:46]
+  wire [5:0] data_mem_3_io_cache_req_index; // @[cache_single_port.scala 108:46]
+  wire  data_mem_3_io_cache_req_we; // @[cache_single_port.scala 108:46]
+  wire [127:0] data_mem_3_io_data_write_data; // @[cache_single_port.scala 108:46]
+  wire [127:0] data_mem_3_io_data_read_data; // @[cache_single_port.scala 108:46]
+  reg [4:0] cache_state; // @[cache_single_port.scala 106:34]
   reg  index; // @[Counter.scala 62:40]
-  wire  _GEN_569 = 5'h8 == cache_state & io_mem_io_r_valid; // @[cache_single_port.scala 200:28 538:39]
-  wire  _GEN_593 = 5'h9 == cache_state ? 1'h0 : _GEN_569; // @[cache_single_port.scala 200:28]
-  wire  _GEN_618 = 5'hc == cache_state ? 1'h0 : _GEN_593; // @[cache_single_port.scala 200:28]
-  wire  _GEN_690 = 5'h6 == cache_state ? 1'h0 : _GEN_618; // @[cache_single_port.scala 200:28]
-  wire  _GEN_763 = 5'h5 == cache_state ? 1'h0 : _GEN_690; // @[cache_single_port.scala 200:28]
-  wire  _GEN_839 = 5'h4 == cache_state ? 1'h0 : _GEN_763; // @[cache_single_port.scala 200:28]
-  wire  _GEN_912 = 5'h3 == cache_state ? 1'h0 : _GEN_839; // @[cache_single_port.scala 200:28]
-  wire  _GEN_989 = 5'h2 == cache_state ? 1'h0 : _GEN_912; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1064 = 5'h1 == cache_state ? 1'h0 : _GEN_989; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1143 = 5'h11 == cache_state ? 1'h0 : _GEN_1064; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1154 = 5'hf == cache_state ? 1'h0 : _GEN_1143; // @[cache_single_port.scala 200:28 306:39]
-  wire  _GEN_1240 = 5'h10 == cache_state ? 1'h0 : _GEN_1154; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1353 = 5'he == cache_state ? 1'h0 : _GEN_1240; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1438 = 5'hd == cache_state ? 1'h0 : _GEN_1353; // @[cache_single_port.scala 200:28]
-  wire  fill_block_en = 5'h0 == cache_state ? 1'h0 : _GEN_1438; // @[cache_single_port.scala 200:28]
+  wire  _GEN_569 = 5'h8 == cache_state & io_mem_io_r_valid; // @[cache_single_port.scala 205:28 543:39]
+  wire  _GEN_593 = 5'h9 == cache_state ? 1'h0 : _GEN_569; // @[cache_single_port.scala 205:28]
+  wire  _GEN_618 = 5'hc == cache_state ? 1'h0 : _GEN_593; // @[cache_single_port.scala 205:28]
+  wire  _GEN_690 = 5'h6 == cache_state ? 1'h0 : _GEN_618; // @[cache_single_port.scala 205:28]
+  wire  _GEN_763 = 5'h5 == cache_state ? 1'h0 : _GEN_690; // @[cache_single_port.scala 205:28]
+  wire  _GEN_839 = 5'h4 == cache_state ? 1'h0 : _GEN_763; // @[cache_single_port.scala 205:28]
+  wire  _GEN_912 = 5'h3 == cache_state ? 1'h0 : _GEN_839; // @[cache_single_port.scala 205:28]
+  wire  _GEN_989 = 5'h2 == cache_state ? 1'h0 : _GEN_912; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1064 = 5'h1 == cache_state ? 1'h0 : _GEN_989; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1143 = 5'h11 == cache_state ? 1'h0 : _GEN_1064; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1154 = 5'hf == cache_state ? 1'h0 : _GEN_1143; // @[cache_single_port.scala 205:28 311:39]
+  wire  _GEN_1240 = 5'h10 == cache_state ? 1'h0 : _GEN_1154; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1353 = 5'he == cache_state ? 1'h0 : _GEN_1240; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1438 = 5'hd == cache_state ? 1'h0 : _GEN_1353; // @[cache_single_port.scala 205:28]
+  wire  fill_block_en = 5'h0 == cache_state ? 1'h0 : _GEN_1438; // @[cache_single_port.scala 205:28]
   wire  _GEN_0 = fill_block_en ? index + 1'h1 : index; // @[Counter.scala 120:16 78:15 62:40]
   wire  last = fill_block_en & index; // @[Counter.scala 120:{16,23}]
-  reg [1:0] replace; // @[cache_single_port.scala 109:30]
-  reg [31:0] refill_addr; // @[cache_single_port.scala 110:34]
-  reg [31:0] cpu_request_addr_reg_origin; // @[cache_single_port.scala 115:50]
-  reg [31:0] cpu_request_addr_reg; // @[cache_single_port.scala 116:43]
-  reg [1:0] cpu_request_accessType; // @[cache_single_port.scala 121:45]
+  reg [1:0] replace; // @[cache_single_port.scala 114:30]
+  reg [31:0] refill_addr; // @[cache_single_port.scala 115:34]
+  reg [31:0] cpu_request_addr_reg_origin; // @[cache_single_port.scala 120:50]
+  reg [31:0] cpu_request_addr_reg; // @[cache_single_port.scala 121:43]
+  reg [1:0] cpu_request_accessType; // @[cache_single_port.scala 126:45]
   wire [31:0] align_addr = {io_cpu_request_addr[31:3],3'h0}; // @[Cat.scala 31:58]
-  wire [5:0] cpu_request_addr_index = cpu_request_addr_reg[9:4]; // @[cache_single_port.scala 132:58]
-  wire [21:0] cpu_request_addr_tag = cpu_request_addr_reg[31:10]; // @[cache_single_port.scala 133:56]
+  wire [5:0] cpu_request_addr_index = cpu_request_addr_reg[9:4]; // @[cache_single_port.scala 137:58]
+  wire [21:0] cpu_request_addr_tag = cpu_request_addr_reg[31:10]; // @[cache_single_port.scala 138:56]
   reg [5:0] flush_loop; // @[Counter.scala 62:40]
   wire  wrap_wrap_1 = flush_loop == 6'h3f; // @[Counter.scala 74:24]
   wire [5:0] _wrap_value_T_3 = flush_loop + 6'h1; // @[Counter.scala 78:24]
   wire  _GEN_631 = 5'h6 == cache_state & (tag_mem_3_io_tag_read_tag == cpu_request_addr_tag &
-    tag_mem_3_io_tag_read_valid); // @[cache_single_port.scala 200:28 135:31 400:34]
-  wire  _GEN_706 = 5'h5 == cache_state ? 1'h0 : _GEN_631; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_782 = 5'h4 == cache_state ? 1'h0 : _GEN_706; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_857 = 5'h3 == cache_state ? 1'h0 : _GEN_782; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_934 = 5'h2 == cache_state ? 1'h0 : _GEN_857; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1012 = 5'h1 == cache_state ? 1'h0 : _GEN_934; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1091 = 5'h11 == cache_state ? 1'h0 : _GEN_1012; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1182 = 5'hf == cache_state ? 1'h0 : _GEN_1091; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1265 = 5'h10 == cache_state ? 1'h0 : _GEN_1182; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1315 = 5'he == cache_state ? 1'h0 : _GEN_1265; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1402 = 5'hd == cache_state ? 1'h0 : _GEN_1315; // @[cache_single_port.scala 200:28 135:31]
-  wire  is_match_3 = 5'h0 == cache_state ? 1'h0 : _GEN_1402; // @[cache_single_port.scala 200:28 135:31]
+    tag_mem_3_io_tag_read_valid); // @[cache_single_port.scala 205:28 140:31 405:34]
+  wire  _GEN_706 = 5'h5 == cache_state ? 1'h0 : _GEN_631; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_782 = 5'h4 == cache_state ? 1'h0 : _GEN_706; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_857 = 5'h3 == cache_state ? 1'h0 : _GEN_782; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_934 = 5'h2 == cache_state ? 1'h0 : _GEN_857; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1012 = 5'h1 == cache_state ? 1'h0 : _GEN_934; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1091 = 5'h11 == cache_state ? 1'h0 : _GEN_1012; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1182 = 5'hf == cache_state ? 1'h0 : _GEN_1091; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1265 = 5'h10 == cache_state ? 1'h0 : _GEN_1182; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1315 = 5'he == cache_state ? 1'h0 : _GEN_1265; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1402 = 5'hd == cache_state ? 1'h0 : _GEN_1315; // @[cache_single_port.scala 205:28 140:31]
+  wire  is_match_3 = 5'h0 == cache_state ? 1'h0 : _GEN_1402; // @[cache_single_port.scala 205:28 140:31]
   wire  _GEN_630 = 5'h6 == cache_state & (tag_mem_2_io_tag_read_tag == cpu_request_addr_tag &
-    tag_mem_2_io_tag_read_valid); // @[cache_single_port.scala 200:28 135:31 400:34]
-  wire  _GEN_705 = 5'h5 == cache_state ? 1'h0 : _GEN_630; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_781 = 5'h4 == cache_state ? 1'h0 : _GEN_705; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_856 = 5'h3 == cache_state ? 1'h0 : _GEN_781; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_933 = 5'h2 == cache_state ? 1'h0 : _GEN_856; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1011 = 5'h1 == cache_state ? 1'h0 : _GEN_933; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1090 = 5'h11 == cache_state ? 1'h0 : _GEN_1011; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1181 = 5'hf == cache_state ? 1'h0 : _GEN_1090; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1264 = 5'h10 == cache_state ? 1'h0 : _GEN_1181; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1314 = 5'he == cache_state ? 1'h0 : _GEN_1264; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1401 = 5'hd == cache_state ? 1'h0 : _GEN_1314; // @[cache_single_port.scala 200:28 135:31]
-  wire  is_match_2 = 5'h0 == cache_state ? 1'h0 : _GEN_1401; // @[cache_single_port.scala 200:28 135:31]
+    tag_mem_2_io_tag_read_valid); // @[cache_single_port.scala 205:28 140:31 405:34]
+  wire  _GEN_705 = 5'h5 == cache_state ? 1'h0 : _GEN_630; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_781 = 5'h4 == cache_state ? 1'h0 : _GEN_705; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_856 = 5'h3 == cache_state ? 1'h0 : _GEN_781; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_933 = 5'h2 == cache_state ? 1'h0 : _GEN_856; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1011 = 5'h1 == cache_state ? 1'h0 : _GEN_933; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1090 = 5'h11 == cache_state ? 1'h0 : _GEN_1011; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1181 = 5'hf == cache_state ? 1'h0 : _GEN_1090; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1264 = 5'h10 == cache_state ? 1'h0 : _GEN_1181; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1314 = 5'he == cache_state ? 1'h0 : _GEN_1264; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1401 = 5'hd == cache_state ? 1'h0 : _GEN_1314; // @[cache_single_port.scala 205:28 140:31]
+  wire  is_match_2 = 5'h0 == cache_state ? 1'h0 : _GEN_1401; // @[cache_single_port.scala 205:28 140:31]
   wire  _GEN_629 = 5'h6 == cache_state & (tag_mem_1_io_tag_read_tag == cpu_request_addr_tag &
-    tag_mem_1_io_tag_read_valid); // @[cache_single_port.scala 200:28 135:31 400:34]
-  wire  _GEN_704 = 5'h5 == cache_state ? 1'h0 : _GEN_629; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_780 = 5'h4 == cache_state ? 1'h0 : _GEN_704; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_855 = 5'h3 == cache_state ? 1'h0 : _GEN_780; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_932 = 5'h2 == cache_state ? 1'h0 : _GEN_855; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1010 = 5'h1 == cache_state ? 1'h0 : _GEN_932; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1089 = 5'h11 == cache_state ? 1'h0 : _GEN_1010; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1180 = 5'hf == cache_state ? 1'h0 : _GEN_1089; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1263 = 5'h10 == cache_state ? 1'h0 : _GEN_1180; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1313 = 5'he == cache_state ? 1'h0 : _GEN_1263; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1400 = 5'hd == cache_state ? 1'h0 : _GEN_1313; // @[cache_single_port.scala 200:28 135:31]
-  wire  is_match_1 = 5'h0 == cache_state ? 1'h0 : _GEN_1400; // @[cache_single_port.scala 200:28 135:31]
+    tag_mem_1_io_tag_read_valid); // @[cache_single_port.scala 205:28 140:31 405:34]
+  wire  _GEN_704 = 5'h5 == cache_state ? 1'h0 : _GEN_629; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_780 = 5'h4 == cache_state ? 1'h0 : _GEN_704; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_855 = 5'h3 == cache_state ? 1'h0 : _GEN_780; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_932 = 5'h2 == cache_state ? 1'h0 : _GEN_855; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1010 = 5'h1 == cache_state ? 1'h0 : _GEN_932; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1089 = 5'h11 == cache_state ? 1'h0 : _GEN_1010; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1180 = 5'hf == cache_state ? 1'h0 : _GEN_1089; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1263 = 5'h10 == cache_state ? 1'h0 : _GEN_1180; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1313 = 5'he == cache_state ? 1'h0 : _GEN_1263; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1400 = 5'hd == cache_state ? 1'h0 : _GEN_1313; // @[cache_single_port.scala 205:28 140:31]
+  wire  is_match_1 = 5'h0 == cache_state ? 1'h0 : _GEN_1400; // @[cache_single_port.scala 205:28 140:31]
   wire  _GEN_628 = 5'h6 == cache_state & (tag_mem_0_io_tag_read_tag == cpu_request_addr_tag &
-    tag_mem_0_io_tag_read_valid); // @[cache_single_port.scala 200:28 135:31 400:34]
-  wire  _GEN_703 = 5'h5 == cache_state ? 1'h0 : _GEN_628; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_779 = 5'h4 == cache_state ? 1'h0 : _GEN_703; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_854 = 5'h3 == cache_state ? 1'h0 : _GEN_779; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_931 = 5'h2 == cache_state ? 1'h0 : _GEN_854; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1009 = 5'h1 == cache_state ? 1'h0 : _GEN_931; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1088 = 5'h11 == cache_state ? 1'h0 : _GEN_1009; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1179 = 5'hf == cache_state ? 1'h0 : _GEN_1088; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1262 = 5'h10 == cache_state ? 1'h0 : _GEN_1179; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1312 = 5'he == cache_state ? 1'h0 : _GEN_1262; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1399 = 5'hd == cache_state ? 1'h0 : _GEN_1312; // @[cache_single_port.scala 200:28 135:31]
-  wire  is_match_0 = 5'h0 == cache_state ? 1'h0 : _GEN_1399; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1405 = 5'hd == cache_state ? 1'h0 : 5'he == cache_state; // @[cache_single_port.scala 188:27 200:28]
-  wire  flush_loop_enable = 5'h0 == cache_state ? 1'h0 : _GEN_1405; // @[cache_single_port.scala 188:27 200:28]
+    tag_mem_0_io_tag_read_valid); // @[cache_single_port.scala 205:28 140:31 405:34]
+  wire  _GEN_703 = 5'h5 == cache_state ? 1'h0 : _GEN_628; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_779 = 5'h4 == cache_state ? 1'h0 : _GEN_703; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_854 = 5'h3 == cache_state ? 1'h0 : _GEN_779; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_931 = 5'h2 == cache_state ? 1'h0 : _GEN_854; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1009 = 5'h1 == cache_state ? 1'h0 : _GEN_931; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1088 = 5'h11 == cache_state ? 1'h0 : _GEN_1009; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1179 = 5'hf == cache_state ? 1'h0 : _GEN_1088; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1262 = 5'h10 == cache_state ? 1'h0 : _GEN_1179; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1312 = 5'he == cache_state ? 1'h0 : _GEN_1262; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1399 = 5'hd == cache_state ? 1'h0 : _GEN_1312; // @[cache_single_port.scala 205:28 140:31]
+  wire  is_match_0 = 5'h0 == cache_state ? 1'h0 : _GEN_1399; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1405 = 5'hd == cache_state ? 1'h0 : 5'he == cache_state; // @[cache_single_port.scala 193:27 205:28]
+  wire  flush_loop_enable = 5'h0 == cache_state ? 1'h0 : _GEN_1405; // @[cache_single_port.scala 193:27 205:28]
   wire [5:0] _GEN_2 = flush_loop_enable ? _wrap_value_T_3 : flush_loop; // @[Counter.scala 120:16 78:15 62:40]
-  reg  flush_over; // @[cache_single_port.scala 186:33]
-  wire  _T_6 = align_addr <= 32'h88000000; // @[cache_single_port.scala 206:52]
-  wire  _T_7 = align_addr >= 32'h80000000 & _T_6; // @[cache_single_port.scala 205:69]
-  wire [2:0] _GEN_8 = _T_7 ? 3'h6 : 3'h1; // @[cache_single_port.scala 206:69 208:44]
-  wire [3:0] _GEN_9 = io_flush ? 4'hd : {{1'd0}, _GEN_8}; // @[cache_single_port.scala 202:63 203:44]
-  wire [3:0] _GEN_10 = flush_over ? 4'h0 : 4'he; // @[cache_single_port.scala 224:49 225:52 230:52]
-  wire  _GEN_14 = wrap_wrap_1 | flush_over; // @[cache_single_port.scala 186:33 252:91 253:76]
-  wire [21:0] _GEN_107 = tag_mem_0_io_tag_read_tag; // @[cache_single_port.scala 145:41 236:42 268:69]
-  wire [21:0] _GEN_110 = tag_mem_1_io_tag_read_tag; // @[cache_single_port.scala 145:41 236:42 268:69]
-  wire [21:0] _GEN_113 = tag_mem_2_io_tag_read_tag; // @[cache_single_port.scala 145:41 236:42 268:69]
-  wire [21:0] _GEN_116 = tag_mem_3_io_tag_read_tag; // @[cache_single_port.scala 145:41 236:42 268:69]
-  wire  _T_91 = is_match_0 | is_match_1 | is_match_2 | is_match_3; // @[cache_single_port.scala 402:47]
-  wire  _T_150 = 2'h3 == replace; // @[cache_single_port.scala 529:50]
-  wire [63:0] _GEN_501 = ~index ? io_mem_io_r_bits_data : data_mem_3_io_data_read_data[63:0]; // @[cache_single_port.scala 530:60 531:{67,67}]
-  wire  _T_147 = 2'h2 == replace; // @[cache_single_port.scala 529:50]
-  wire [63:0] _GEN_495 = ~index ? io_mem_io_r_bits_data : data_mem_2_io_data_read_data[63:0]; // @[cache_single_port.scala 530:60 531:{67,67}]
-  wire  _T_144 = 2'h1 == replace; // @[cache_single_port.scala 529:50]
-  wire [63:0] _GEN_489 = ~index ? io_mem_io_r_bits_data : data_mem_1_io_data_read_data[63:0]; // @[cache_single_port.scala 530:60 531:{67,67}]
-  wire  _T_141 = 2'h0 == replace; // @[cache_single_port.scala 529:50]
-  wire [63:0] _GEN_483 = ~index ? io_mem_io_r_bits_data : data_mem_0_io_data_read_data[63:0]; // @[cache_single_port.scala 530:60 531:{67,67}]
-  wire [63:0] _GEN_485 = 2'h0 == replace ? _GEN_483 : 64'h0; // @[cache_single_port.scala 138:33 529:62]
-  wire [63:0] _GEN_491 = 2'h1 == replace ? _GEN_489 : _GEN_485; // @[cache_single_port.scala 529:62]
-  wire [63:0] _GEN_497 = 2'h2 == replace ? _GEN_495 : _GEN_491; // @[cache_single_port.scala 529:62]
-  wire [63:0] _GEN_503 = 2'h3 == replace ? _GEN_501 : _GEN_497; // @[cache_single_port.scala 529:62]
-  wire [63:0] _GEN_507 = io_mem_io_r_valid ? _GEN_503 : 64'h0; // @[cache_single_port.scala 138:33 527:48]
-  wire [63:0] _GEN_520 = _T_141 ? data_mem_0_io_data_read_data[63:0] : 64'h0; // @[cache_single_port.scala 138:33 562:54 563:52]
-  wire [63:0] _GEN_523 = _T_144 ? data_mem_1_io_data_read_data[63:0] : _GEN_520; // @[cache_single_port.scala 562:54 563:52]
-  wire [63:0] _GEN_526 = _T_147 ? data_mem_2_io_data_read_data[63:0] : _GEN_523; // @[cache_single_port.scala 562:54 563:52]
-  wire [63:0] _GEN_529 = _T_150 ? data_mem_3_io_data_read_data[63:0] : _GEN_526; // @[cache_single_port.scala 562:54 563:52]
-  wire [63:0] _GEN_540 = 5'h7 == cache_state ? _GEN_529 : 64'h0; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_552 = 5'ha == cache_state ? 64'h0 : _GEN_540; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_559 = 5'h8 == cache_state ? _GEN_507 : _GEN_552; // @[cache_single_port.scala 200:28]
-  wire [63:0] _GEN_583 = 5'h9 == cache_state ? 64'h0 : _GEN_559; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_608 = 5'hc == cache_state ? 64'h0 : _GEN_583; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_666 = 5'h6 == cache_state ? 64'h0 : _GEN_608; // @[cache_single_port.scala 200:28]
-  wire [63:0] _GEN_739 = 5'h5 == cache_state ? 64'h0 : _GEN_666; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_815 = 5'h4 == cache_state ? 64'h0 : _GEN_739; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_889 = 5'h3 == cache_state ? 64'h0 : _GEN_815; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_966 = 5'h2 == cache_state ? 64'h0 : _GEN_889; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_1044 = 5'h1 == cache_state ? 64'h0 : _GEN_966; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_1123 = 5'h11 == cache_state ? 64'h0 : _GEN_1044; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_1157 = 5'hf == cache_state ? data_mem_0_io_data_read_data[63:0] : _GEN_1123; // @[cache_single_port.scala 200:28]
-  wire [63:0] _GEN_1243 = 5'h10 == cache_state ? 64'h0 : _GEN_1157; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_1356 = 5'he == cache_state ? 64'h0 : _GEN_1243; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_1441 = 5'hd == cache_state ? 64'h0 : _GEN_1356; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] cache_data_0 = 5'h0 == cache_state ? 64'h0 : _GEN_1441; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_502 = index ? io_mem_io_r_bits_data : data_mem_3_io_data_read_data[127:64]; // @[cache_single_port.scala 530:60 531:{67,67}]
-  wire [63:0] _GEN_496 = index ? io_mem_io_r_bits_data : data_mem_2_io_data_read_data[127:64]; // @[cache_single_port.scala 530:60 531:{67,67}]
-  wire [63:0] _GEN_490 = index ? io_mem_io_r_bits_data : data_mem_1_io_data_read_data[127:64]; // @[cache_single_port.scala 530:60 531:{67,67}]
-  wire [63:0] _GEN_484 = index ? io_mem_io_r_bits_data : data_mem_0_io_data_read_data[127:64]; // @[cache_single_port.scala 530:60 531:{67,67}]
-  wire [63:0] _GEN_486 = 2'h0 == replace ? _GEN_484 : 64'h0; // @[cache_single_port.scala 138:33 529:62]
-  wire [63:0] _GEN_492 = 2'h1 == replace ? _GEN_490 : _GEN_486; // @[cache_single_port.scala 529:62]
-  wire [63:0] _GEN_498 = 2'h2 == replace ? _GEN_496 : _GEN_492; // @[cache_single_port.scala 529:62]
-  wire [63:0] _GEN_504 = 2'h3 == replace ? _GEN_502 : _GEN_498; // @[cache_single_port.scala 529:62]
-  wire [63:0] _GEN_508 = io_mem_io_r_valid ? _GEN_504 : 64'h0; // @[cache_single_port.scala 138:33 527:48]
-  wire [63:0] _GEN_521 = _T_141 ? data_mem_0_io_data_read_data[127:64] : 64'h0; // @[cache_single_port.scala 138:33 562:54 563:52]
-  wire [63:0] _GEN_524 = _T_144 ? data_mem_1_io_data_read_data[127:64] : _GEN_521; // @[cache_single_port.scala 562:54 563:52]
-  wire [63:0] _GEN_527 = _T_147 ? data_mem_2_io_data_read_data[127:64] : _GEN_524; // @[cache_single_port.scala 562:54 563:52]
-  wire [63:0] _GEN_530 = _T_150 ? data_mem_3_io_data_read_data[127:64] : _GEN_527; // @[cache_single_port.scala 562:54 563:52]
-  wire [63:0] _GEN_541 = 5'h7 == cache_state ? _GEN_530 : 64'h0; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_553 = 5'ha == cache_state ? 64'h0 : _GEN_541; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_560 = 5'h8 == cache_state ? _GEN_508 : _GEN_553; // @[cache_single_port.scala 200:28]
-  wire [63:0] _GEN_584 = 5'h9 == cache_state ? 64'h0 : _GEN_560; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_609 = 5'hc == cache_state ? 64'h0 : _GEN_584; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_667 = 5'h6 == cache_state ? 64'h0 : _GEN_609; // @[cache_single_port.scala 200:28]
-  wire [63:0] _GEN_740 = 5'h5 == cache_state ? 64'h0 : _GEN_667; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_816 = 5'h4 == cache_state ? 64'h0 : _GEN_740; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_890 = 5'h3 == cache_state ? 64'h0 : _GEN_816; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_967 = 5'h2 == cache_state ? 64'h0 : _GEN_890; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_1045 = 5'h1 == cache_state ? 64'h0 : _GEN_967; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_1124 = 5'h11 == cache_state ? 64'h0 : _GEN_1045; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_1158 = 5'hf == cache_state ? data_mem_0_io_data_read_data[127:64] : _GEN_1124; // @[cache_single_port.scala 200:28]
-  wire [63:0] _GEN_1244 = 5'h10 == cache_state ? 64'h0 : _GEN_1158; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_1357 = 5'he == cache_state ? 64'h0 : _GEN_1244; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_1442 = 5'hd == cache_state ? 64'h0 : _GEN_1357; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] cache_data_1 = 5'h0 == cache_state ? 64'h0 : _GEN_1442; // @[cache_single_port.scala 200:28 138:33]
-  wire [4:0] _GEN_150 = last ? 5'h11 : 5'hf; // @[cache_single_port.scala 316:35 305:36 317:44]
-  wire  _GEN_151 = last ? 1'h0 : _GEN_0; // @[cache_single_port.scala 316:35 318:39]
-  wire [1:0] _GEN_164 = io_mem_io_ar_ready ? 2'h3 : 2'h1; // @[cache_single_port.scala 344:36 345:49 346:44]
-  wire [1:0] _GEN_166 = io_mem_io_r_valid ? 2'h0 : 2'h3; // @[cache_single_port.scala 367:48 368:44 371:44]
+  reg  flush_over; // @[cache_single_port.scala 191:33]
+  wire  _T_6 = align_addr <= 32'h88000000; // @[cache_single_port.scala 211:52]
+  wire  _T_7 = align_addr >= 32'h80000000 & _T_6; // @[cache_single_port.scala 210:69]
+  wire [2:0] _GEN_8 = _T_7 ? 3'h6 : 3'h1; // @[cache_single_port.scala 211:69 213:44]
+  wire [3:0] _GEN_9 = io_flush ? 4'hd : {{1'd0}, _GEN_8}; // @[cache_single_port.scala 207:63 208:44]
+  wire [3:0] _GEN_10 = flush_over ? 4'h0 : 4'he; // @[cache_single_port.scala 229:49 230:52 235:52]
+  wire  _GEN_14 = wrap_wrap_1 | flush_over; // @[cache_single_port.scala 191:33 257:91 258:76]
+  wire [21:0] _GEN_107 = tag_mem_0_io_tag_read_tag; // @[cache_single_port.scala 150:41 241:42 273:69]
+  wire [21:0] _GEN_110 = tag_mem_1_io_tag_read_tag; // @[cache_single_port.scala 150:41 241:42 273:69]
+  wire [21:0] _GEN_113 = tag_mem_2_io_tag_read_tag; // @[cache_single_port.scala 150:41 241:42 273:69]
+  wire [21:0] _GEN_116 = tag_mem_3_io_tag_read_tag; // @[cache_single_port.scala 150:41 241:42 273:69]
+  wire  _T_91 = is_match_0 | is_match_1 | is_match_2 | is_match_3; // @[cache_single_port.scala 407:47]
+  wire  _T_150 = 2'h3 == replace; // @[cache_single_port.scala 534:50]
+  wire [63:0] _GEN_501 = ~index ? io_mem_io_r_bits_data : data_mem_3_io_data_read_data[63:0]; // @[cache_single_port.scala 535:60 536:{67,67}]
+  wire  _T_147 = 2'h2 == replace; // @[cache_single_port.scala 534:50]
+  wire [63:0] _GEN_495 = ~index ? io_mem_io_r_bits_data : data_mem_2_io_data_read_data[63:0]; // @[cache_single_port.scala 535:60 536:{67,67}]
+  wire  _T_144 = 2'h1 == replace; // @[cache_single_port.scala 534:50]
+  wire [63:0] _GEN_489 = ~index ? io_mem_io_r_bits_data : data_mem_1_io_data_read_data[63:0]; // @[cache_single_port.scala 535:60 536:{67,67}]
+  wire  _T_141 = 2'h0 == replace; // @[cache_single_port.scala 534:50]
+  wire [63:0] _GEN_483 = ~index ? io_mem_io_r_bits_data : data_mem_0_io_data_read_data[63:0]; // @[cache_single_port.scala 535:60 536:{67,67}]
+  wire [63:0] _GEN_485 = 2'h0 == replace ? _GEN_483 : 64'h0; // @[cache_single_port.scala 143:33 534:62]
+  wire [63:0] _GEN_491 = 2'h1 == replace ? _GEN_489 : _GEN_485; // @[cache_single_port.scala 534:62]
+  wire [63:0] _GEN_497 = 2'h2 == replace ? _GEN_495 : _GEN_491; // @[cache_single_port.scala 534:62]
+  wire [63:0] _GEN_503 = 2'h3 == replace ? _GEN_501 : _GEN_497; // @[cache_single_port.scala 534:62]
+  wire [63:0] _GEN_507 = io_mem_io_r_valid ? _GEN_503 : 64'h0; // @[cache_single_port.scala 143:33 532:48]
+  wire [63:0] _GEN_520 = _T_141 ? data_mem_0_io_data_read_data[63:0] : 64'h0; // @[cache_single_port.scala 143:33 567:54 568:52]
+  wire [63:0] _GEN_523 = _T_144 ? data_mem_1_io_data_read_data[63:0] : _GEN_520; // @[cache_single_port.scala 567:54 568:52]
+  wire [63:0] _GEN_526 = _T_147 ? data_mem_2_io_data_read_data[63:0] : _GEN_523; // @[cache_single_port.scala 567:54 568:52]
+  wire [63:0] _GEN_529 = _T_150 ? data_mem_3_io_data_read_data[63:0] : _GEN_526; // @[cache_single_port.scala 567:54 568:52]
+  wire [63:0] _GEN_540 = 5'h7 == cache_state ? _GEN_529 : 64'h0; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_552 = 5'ha == cache_state ? 64'h0 : _GEN_540; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_559 = 5'h8 == cache_state ? _GEN_507 : _GEN_552; // @[cache_single_port.scala 205:28]
+  wire [63:0] _GEN_583 = 5'h9 == cache_state ? 64'h0 : _GEN_559; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_608 = 5'hc == cache_state ? 64'h0 : _GEN_583; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_666 = 5'h6 == cache_state ? 64'h0 : _GEN_608; // @[cache_single_port.scala 205:28]
+  wire [63:0] _GEN_739 = 5'h5 == cache_state ? 64'h0 : _GEN_666; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_815 = 5'h4 == cache_state ? 64'h0 : _GEN_739; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_889 = 5'h3 == cache_state ? 64'h0 : _GEN_815; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_966 = 5'h2 == cache_state ? 64'h0 : _GEN_889; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_1044 = 5'h1 == cache_state ? 64'h0 : _GEN_966; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_1123 = 5'h11 == cache_state ? 64'h0 : _GEN_1044; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_1157 = 5'hf == cache_state ? data_mem_0_io_data_read_data[63:0] : _GEN_1123; // @[cache_single_port.scala 205:28]
+  wire [63:0] _GEN_1243 = 5'h10 == cache_state ? 64'h0 : _GEN_1157; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_1356 = 5'he == cache_state ? 64'h0 : _GEN_1243; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_1441 = 5'hd == cache_state ? 64'h0 : _GEN_1356; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] cache_data_0 = 5'h0 == cache_state ? 64'h0 : _GEN_1441; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_502 = index ? io_mem_io_r_bits_data : data_mem_3_io_data_read_data[127:64]; // @[cache_single_port.scala 535:60 536:{67,67}]
+  wire [63:0] _GEN_496 = index ? io_mem_io_r_bits_data : data_mem_2_io_data_read_data[127:64]; // @[cache_single_port.scala 535:60 536:{67,67}]
+  wire [63:0] _GEN_490 = index ? io_mem_io_r_bits_data : data_mem_1_io_data_read_data[127:64]; // @[cache_single_port.scala 535:60 536:{67,67}]
+  wire [63:0] _GEN_484 = index ? io_mem_io_r_bits_data : data_mem_0_io_data_read_data[127:64]; // @[cache_single_port.scala 535:60 536:{67,67}]
+  wire [63:0] _GEN_486 = 2'h0 == replace ? _GEN_484 : 64'h0; // @[cache_single_port.scala 143:33 534:62]
+  wire [63:0] _GEN_492 = 2'h1 == replace ? _GEN_490 : _GEN_486; // @[cache_single_port.scala 534:62]
+  wire [63:0] _GEN_498 = 2'h2 == replace ? _GEN_496 : _GEN_492; // @[cache_single_port.scala 534:62]
+  wire [63:0] _GEN_504 = 2'h3 == replace ? _GEN_502 : _GEN_498; // @[cache_single_port.scala 534:62]
+  wire [63:0] _GEN_508 = io_mem_io_r_valid ? _GEN_504 : 64'h0; // @[cache_single_port.scala 143:33 532:48]
+  wire [63:0] _GEN_521 = _T_141 ? data_mem_0_io_data_read_data[127:64] : 64'h0; // @[cache_single_port.scala 143:33 567:54 568:52]
+  wire [63:0] _GEN_524 = _T_144 ? data_mem_1_io_data_read_data[127:64] : _GEN_521; // @[cache_single_port.scala 567:54 568:52]
+  wire [63:0] _GEN_527 = _T_147 ? data_mem_2_io_data_read_data[127:64] : _GEN_524; // @[cache_single_port.scala 567:54 568:52]
+  wire [63:0] _GEN_530 = _T_150 ? data_mem_3_io_data_read_data[127:64] : _GEN_527; // @[cache_single_port.scala 567:54 568:52]
+  wire [63:0] _GEN_541 = 5'h7 == cache_state ? _GEN_530 : 64'h0; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_553 = 5'ha == cache_state ? 64'h0 : _GEN_541; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_560 = 5'h8 == cache_state ? _GEN_508 : _GEN_553; // @[cache_single_port.scala 205:28]
+  wire [63:0] _GEN_584 = 5'h9 == cache_state ? 64'h0 : _GEN_560; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_609 = 5'hc == cache_state ? 64'h0 : _GEN_584; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_667 = 5'h6 == cache_state ? 64'h0 : _GEN_609; // @[cache_single_port.scala 205:28]
+  wire [63:0] _GEN_740 = 5'h5 == cache_state ? 64'h0 : _GEN_667; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_816 = 5'h4 == cache_state ? 64'h0 : _GEN_740; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_890 = 5'h3 == cache_state ? 64'h0 : _GEN_816; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_967 = 5'h2 == cache_state ? 64'h0 : _GEN_890; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_1045 = 5'h1 == cache_state ? 64'h0 : _GEN_967; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_1124 = 5'h11 == cache_state ? 64'h0 : _GEN_1045; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_1158 = 5'hf == cache_state ? data_mem_0_io_data_read_data[127:64] : _GEN_1124; // @[cache_single_port.scala 205:28]
+  wire [63:0] _GEN_1244 = 5'h10 == cache_state ? 64'h0 : _GEN_1158; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_1357 = 5'he == cache_state ? 64'h0 : _GEN_1244; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_1442 = 5'hd == cache_state ? 64'h0 : _GEN_1357; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] cache_data_1 = 5'h0 == cache_state ? 64'h0 : _GEN_1442; // @[cache_single_port.scala 205:28 143:33]
+  wire [4:0] _GEN_150 = last ? 5'h11 : 5'hf; // @[cache_single_port.scala 321:35 310:36 322:44]
+  wire  _GEN_151 = last ? 1'h0 : _GEN_0; // @[cache_single_port.scala 321:35 323:39]
+  wire [1:0] _GEN_164 = io_mem_io_ar_ready ? 2'h3 : 2'h1; // @[cache_single_port.scala 349:36 350:49 351:44]
+  wire [1:0] _GEN_166 = io_mem_io_r_valid ? 2'h0 : 2'h3; // @[cache_single_port.scala 372:48 373:44 376:44]
   wire [63:0] _GEN_172 = cpu_request_addr_reg[3] ? data_mem_2_io_data_read_data[127:64] : data_mem_2_io_data_read_data[
     63:0]; // @[Mux.scala 101:{16,16}]
   wire [63:0] _GEN_174 = cpu_request_addr_reg[3] ? data_mem_3_io_data_read_data[127:64] : data_mem_3_io_data_read_data[
@@ -7440,715 +7440,715 @@ module ysyx_22041812_Cache(
   wire [63:0] _GEN_178 = cpu_request_addr_reg[3] ? data_mem_0_io_data_read_data[127:64] : data_mem_0_io_data_read_data[
     63:0]; // @[Mux.scala 101:{16,16}]
   wire [63:0] _io_cpu_response_data_T_14 = is_match_0 ? _GEN_178 : _io_cpu_response_data_T_13; // @[Mux.scala 101:16]
-  wire  _GEN_182 = tag_mem_0_io_tag_read_dirty; // @[cache_single_port.scala 429:69 423:71 430:87]
-  wire [7:0] _tag_mem_0_io_tag_write_visit_T = ~tag_mem_0_io_tag_read_visit; // @[cache_single_port.scala 434:87]
-  wire [7:0] _tag_mem_0_io_tag_write_visit_T_3 = tag_mem_0_io_tag_read_visit + 8'h1; // @[cache_single_port.scala 434:186]
+  wire  _GEN_182 = tag_mem_0_io_tag_read_dirty; // @[cache_single_port.scala 434:69 428:71 435:87]
+  wire [7:0] _tag_mem_0_io_tag_write_visit_T = ~tag_mem_0_io_tag_read_visit; // @[cache_single_port.scala 439:87]
+  wire [7:0] _tag_mem_0_io_tag_write_visit_T_3 = tag_mem_0_io_tag_read_visit + 8'h1; // @[cache_single_port.scala 439:186]
   wire [7:0] _tag_mem_0_io_tag_write_visit_T_4 = _tag_mem_0_io_tag_write_visit_T == 8'h0 ? tag_mem_0_io_tag_read_visit
-     : _tag_mem_0_io_tag_write_visit_T_3; // @[cache_single_port.scala 434:85]
-  wire  _GEN_183 = tag_mem_0_io_tag_read_valid; // @[cache_single_port.scala 143:44 432:81 433:76]
-  wire [7:0] _GEN_184 = tag_mem_0_io_tag_read_valid ? _tag_mem_0_io_tag_write_visit_T_4 : tag_mem_0_io_tag_read_visit; // @[cache_single_port.scala 145:41 432:81 434:79]
-  wire  _GEN_186 = is_match_0 | _GEN_183; // @[cache_single_port.scala 425:58 426:76]
-  wire [7:0] _GEN_187 = is_match_0 ? 8'h0 : _GEN_184; // @[cache_single_port.scala 425:58 427:79]
-  wire  _GEN_189 = is_match_0 ? _GEN_182 : tag_mem_0_io_tag_read_dirty; // @[cache_single_port.scala 425:58 423:71]
-  wire  _GEN_190 = tag_mem_1_io_tag_read_dirty; // @[cache_single_port.scala 429:69 423:71 430:87]
-  wire [7:0] _tag_mem_1_io_tag_write_visit_T = ~tag_mem_1_io_tag_read_visit; // @[cache_single_port.scala 434:87]
-  wire [7:0] _tag_mem_1_io_tag_write_visit_T_3 = tag_mem_1_io_tag_read_visit + 8'h1; // @[cache_single_port.scala 434:186]
+     : _tag_mem_0_io_tag_write_visit_T_3; // @[cache_single_port.scala 439:85]
+  wire  _GEN_183 = tag_mem_0_io_tag_read_valid; // @[cache_single_port.scala 148:44 437:81 438:76]
+  wire [7:0] _GEN_184 = tag_mem_0_io_tag_read_valid ? _tag_mem_0_io_tag_write_visit_T_4 : tag_mem_0_io_tag_read_visit; // @[cache_single_port.scala 150:41 437:81 439:79]
+  wire  _GEN_186 = is_match_0 | _GEN_183; // @[cache_single_port.scala 430:58 431:76]
+  wire [7:0] _GEN_187 = is_match_0 ? 8'h0 : _GEN_184; // @[cache_single_port.scala 430:58 432:79]
+  wire  _GEN_189 = is_match_0 ? _GEN_182 : tag_mem_0_io_tag_read_dirty; // @[cache_single_port.scala 430:58 428:71]
+  wire  _GEN_190 = tag_mem_1_io_tag_read_dirty; // @[cache_single_port.scala 434:69 428:71 435:87]
+  wire [7:0] _tag_mem_1_io_tag_write_visit_T = ~tag_mem_1_io_tag_read_visit; // @[cache_single_port.scala 439:87]
+  wire [7:0] _tag_mem_1_io_tag_write_visit_T_3 = tag_mem_1_io_tag_read_visit + 8'h1; // @[cache_single_port.scala 439:186]
   wire [7:0] _tag_mem_1_io_tag_write_visit_T_4 = _tag_mem_1_io_tag_write_visit_T == 8'h0 ? tag_mem_1_io_tag_read_visit
-     : _tag_mem_1_io_tag_write_visit_T_3; // @[cache_single_port.scala 434:85]
-  wire  _GEN_191 = tag_mem_1_io_tag_read_valid; // @[cache_single_port.scala 143:44 432:81 433:76]
-  wire [7:0] _GEN_192 = tag_mem_1_io_tag_read_valid ? _tag_mem_1_io_tag_write_visit_T_4 : tag_mem_1_io_tag_read_visit; // @[cache_single_port.scala 145:41 432:81 434:79]
-  wire  _GEN_194 = is_match_1 | _GEN_191; // @[cache_single_port.scala 425:58 426:76]
-  wire [7:0] _GEN_195 = is_match_1 ? 8'h0 : _GEN_192; // @[cache_single_port.scala 425:58 427:79]
-  wire  _GEN_197 = is_match_1 ? _GEN_190 : tag_mem_1_io_tag_read_dirty; // @[cache_single_port.scala 425:58 423:71]
-  wire  _GEN_198 = tag_mem_2_io_tag_read_dirty; // @[cache_single_port.scala 429:69 423:71 430:87]
-  wire [7:0] _tag_mem_2_io_tag_write_visit_T = ~tag_mem_2_io_tag_read_visit; // @[cache_single_port.scala 434:87]
-  wire [7:0] _tag_mem_2_io_tag_write_visit_T_3 = tag_mem_2_io_tag_read_visit + 8'h1; // @[cache_single_port.scala 434:186]
+     : _tag_mem_1_io_tag_write_visit_T_3; // @[cache_single_port.scala 439:85]
+  wire  _GEN_191 = tag_mem_1_io_tag_read_valid; // @[cache_single_port.scala 148:44 437:81 438:76]
+  wire [7:0] _GEN_192 = tag_mem_1_io_tag_read_valid ? _tag_mem_1_io_tag_write_visit_T_4 : tag_mem_1_io_tag_read_visit; // @[cache_single_port.scala 150:41 437:81 439:79]
+  wire  _GEN_194 = is_match_1 | _GEN_191; // @[cache_single_port.scala 430:58 431:76]
+  wire [7:0] _GEN_195 = is_match_1 ? 8'h0 : _GEN_192; // @[cache_single_port.scala 430:58 432:79]
+  wire  _GEN_197 = is_match_1 ? _GEN_190 : tag_mem_1_io_tag_read_dirty; // @[cache_single_port.scala 430:58 428:71]
+  wire  _GEN_198 = tag_mem_2_io_tag_read_dirty; // @[cache_single_port.scala 434:69 428:71 435:87]
+  wire [7:0] _tag_mem_2_io_tag_write_visit_T = ~tag_mem_2_io_tag_read_visit; // @[cache_single_port.scala 439:87]
+  wire [7:0] _tag_mem_2_io_tag_write_visit_T_3 = tag_mem_2_io_tag_read_visit + 8'h1; // @[cache_single_port.scala 439:186]
   wire [7:0] _tag_mem_2_io_tag_write_visit_T_4 = _tag_mem_2_io_tag_write_visit_T == 8'h0 ? tag_mem_2_io_tag_read_visit
-     : _tag_mem_2_io_tag_write_visit_T_3; // @[cache_single_port.scala 434:85]
-  wire  _GEN_199 = tag_mem_2_io_tag_read_valid; // @[cache_single_port.scala 143:44 432:81 433:76]
-  wire [7:0] _GEN_200 = tag_mem_2_io_tag_read_valid ? _tag_mem_2_io_tag_write_visit_T_4 : tag_mem_2_io_tag_read_visit; // @[cache_single_port.scala 145:41 432:81 434:79]
-  wire  _GEN_202 = is_match_2 | _GEN_199; // @[cache_single_port.scala 425:58 426:76]
-  wire [7:0] _GEN_203 = is_match_2 ? 8'h0 : _GEN_200; // @[cache_single_port.scala 425:58 427:79]
-  wire  _GEN_205 = is_match_2 ? _GEN_198 : tag_mem_2_io_tag_read_dirty; // @[cache_single_port.scala 425:58 423:71]
-  wire  _GEN_206 = tag_mem_3_io_tag_read_dirty; // @[cache_single_port.scala 429:69 423:71 430:87]
-  wire [7:0] _tag_mem_3_io_tag_write_visit_T = ~tag_mem_3_io_tag_read_visit; // @[cache_single_port.scala 434:87]
-  wire [7:0] _tag_mem_3_io_tag_write_visit_T_3 = tag_mem_3_io_tag_read_visit + 8'h1; // @[cache_single_port.scala 434:186]
+     : _tag_mem_2_io_tag_write_visit_T_3; // @[cache_single_port.scala 439:85]
+  wire  _GEN_199 = tag_mem_2_io_tag_read_valid; // @[cache_single_port.scala 148:44 437:81 438:76]
+  wire [7:0] _GEN_200 = tag_mem_2_io_tag_read_valid ? _tag_mem_2_io_tag_write_visit_T_4 : tag_mem_2_io_tag_read_visit; // @[cache_single_port.scala 150:41 437:81 439:79]
+  wire  _GEN_202 = is_match_2 | _GEN_199; // @[cache_single_port.scala 430:58 431:76]
+  wire [7:0] _GEN_203 = is_match_2 ? 8'h0 : _GEN_200; // @[cache_single_port.scala 430:58 432:79]
+  wire  _GEN_205 = is_match_2 ? _GEN_198 : tag_mem_2_io_tag_read_dirty; // @[cache_single_port.scala 430:58 428:71]
+  wire  _GEN_206 = tag_mem_3_io_tag_read_dirty; // @[cache_single_port.scala 434:69 428:71 435:87]
+  wire [7:0] _tag_mem_3_io_tag_write_visit_T = ~tag_mem_3_io_tag_read_visit; // @[cache_single_port.scala 439:87]
+  wire [7:0] _tag_mem_3_io_tag_write_visit_T_3 = tag_mem_3_io_tag_read_visit + 8'h1; // @[cache_single_port.scala 439:186]
   wire [7:0] _tag_mem_3_io_tag_write_visit_T_4 = _tag_mem_3_io_tag_write_visit_T == 8'h0 ? tag_mem_3_io_tag_read_visit
-     : _tag_mem_3_io_tag_write_visit_T_3; // @[cache_single_port.scala 434:85]
-  wire  _GEN_207 = tag_mem_3_io_tag_read_valid; // @[cache_single_port.scala 143:44 432:81 433:76]
-  wire [7:0] _GEN_208 = tag_mem_3_io_tag_read_valid ? _tag_mem_3_io_tag_write_visit_T_4 : tag_mem_3_io_tag_read_visit; // @[cache_single_port.scala 145:41 432:81 434:79]
-  wire  _GEN_210 = is_match_3 | _GEN_207; // @[cache_single_port.scala 425:58 426:76]
-  wire [7:0] _GEN_211 = is_match_3 ? 8'h0 : _GEN_208; // @[cache_single_port.scala 425:58 427:79]
-  wire  _GEN_213 = is_match_3 ? _GEN_206 : tag_mem_3_io_tag_read_dirty; // @[cache_single_port.scala 425:58 423:71]
-  wire [127:0] _data_mem_0_io_data_write_data_T = {cache_data_1,cache_data_0}; // @[cache_single_port.scala 460:102]
-  wire [127:0] _GEN_355 = data_mem_0_io_data_read_data; // @[cache_single_port.scala 146:43 439:53]
-  wire [127:0] _GEN_357 = data_mem_1_io_data_read_data; // @[cache_single_port.scala 146:43 439:53]
-  wire [127:0] _GEN_359 = data_mem_2_io_data_read_data; // @[cache_single_port.scala 146:43 439:53]
-  wire [127:0] _GEN_361 = data_mem_3_io_data_read_data; // @[cache_single_port.scala 146:43 439:53]
+     : _tag_mem_3_io_tag_write_visit_T_3; // @[cache_single_port.scala 439:85]
+  wire  _GEN_207 = tag_mem_3_io_tag_read_valid; // @[cache_single_port.scala 148:44 437:81 438:76]
+  wire [7:0] _GEN_208 = tag_mem_3_io_tag_read_valid ? _tag_mem_3_io_tag_write_visit_T_4 : tag_mem_3_io_tag_read_visit; // @[cache_single_port.scala 150:41 437:81 439:79]
+  wire  _GEN_210 = is_match_3 | _GEN_207; // @[cache_single_port.scala 430:58 431:76]
+  wire [7:0] _GEN_211 = is_match_3 ? 8'h0 : _GEN_208; // @[cache_single_port.scala 430:58 432:79]
+  wire  _GEN_213 = is_match_3 ? _GEN_206 : tag_mem_3_io_tag_read_dirty; // @[cache_single_port.scala 430:58 428:71]
+  wire [127:0] _data_mem_0_io_data_write_data_T = {cache_data_1,cache_data_0}; // @[cache_single_port.scala 465:102]
+  wire [127:0] _GEN_355 = data_mem_0_io_data_read_data; // @[cache_single_port.scala 151:43 444:53]
+  wire [127:0] _GEN_357 = data_mem_1_io_data_read_data; // @[cache_single_port.scala 151:43 444:53]
+  wire [127:0] _GEN_359 = data_mem_2_io_data_read_data; // @[cache_single_port.scala 151:43 444:53]
+  wire [127:0] _GEN_361 = data_mem_3_io_data_read_data; // @[cache_single_port.scala 151:43 444:53]
   wire [7:0] _GEN_364 = tag_mem_0_io_tag_read_valid & tag_mem_1_io_tag_read_valid & tag_mem_2_io_tag_read_valid &
-    tag_mem_3_io_tag_read_valid ? tag_mem_1_io_tag_read_visit : 8'h0; // @[cache_single_port.scala 178:28 467:92 468:47]
-  wire [7:0] _GEN_472 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 8'h0 : _GEN_364; // @[cache_single_port.scala 178:28 402:51]
-  wire [7:0] _GEN_676 = 5'h6 == cache_state ? _GEN_472 : 8'h0; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_749 = 5'h5 == cache_state ? 8'h0 : _GEN_676; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_825 = 5'h4 == cache_state ? 8'h0 : _GEN_749; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_899 = 5'h3 == cache_state ? 8'h0 : _GEN_825; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_976 = 5'h2 == cache_state ? 8'h0 : _GEN_899; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1054 = 5'h1 == cache_state ? 8'h0 : _GEN_976; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1133 = 5'h11 == cache_state ? 8'h0 : _GEN_1054; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1218 = 5'hf == cache_state ? 8'h0 : _GEN_1133; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1301 = 5'h10 == cache_state ? 8'h0 : _GEN_1218; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1385 = 5'he == cache_state ? 8'h0 : _GEN_1301; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1469 = 5'hd == cache_state ? 8'h0 : _GEN_1385; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] visit_1 = 5'h0 == cache_state ? 8'h0 : _GEN_1469; // @[cache_single_port.scala 178:28 200:28]
+    tag_mem_3_io_tag_read_valid ? tag_mem_1_io_tag_read_visit : 8'h0; // @[cache_single_port.scala 183:28 472:92 473:47]
+  wire [7:0] _GEN_472 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 8'h0 : _GEN_364; // @[cache_single_port.scala 183:28 407:51]
+  wire [7:0] _GEN_676 = 5'h6 == cache_state ? _GEN_472 : 8'h0; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_749 = 5'h5 == cache_state ? 8'h0 : _GEN_676; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_825 = 5'h4 == cache_state ? 8'h0 : _GEN_749; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_899 = 5'h3 == cache_state ? 8'h0 : _GEN_825; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_976 = 5'h2 == cache_state ? 8'h0 : _GEN_899; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1054 = 5'h1 == cache_state ? 8'h0 : _GEN_976; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1133 = 5'h11 == cache_state ? 8'h0 : _GEN_1054; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1218 = 5'hf == cache_state ? 8'h0 : _GEN_1133; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1301 = 5'h10 == cache_state ? 8'h0 : _GEN_1218; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1385 = 5'he == cache_state ? 8'h0 : _GEN_1301; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1469 = 5'hd == cache_state ? 8'h0 : _GEN_1385; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] visit_1 = 5'h0 == cache_state ? 8'h0 : _GEN_1469; // @[cache_single_port.scala 183:28 205:28]
   wire [7:0] _GEN_363 = tag_mem_0_io_tag_read_valid & tag_mem_1_io_tag_read_valid & tag_mem_2_io_tag_read_valid &
-    tag_mem_3_io_tag_read_valid ? tag_mem_0_io_tag_read_visit : 8'h0; // @[cache_single_port.scala 178:28 467:92 468:47]
-  wire [7:0] _GEN_471 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 8'h0 : _GEN_363; // @[cache_single_port.scala 178:28 402:51]
-  wire [7:0] _GEN_675 = 5'h6 == cache_state ? _GEN_471 : 8'h0; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_748 = 5'h5 == cache_state ? 8'h0 : _GEN_675; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_824 = 5'h4 == cache_state ? 8'h0 : _GEN_748; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_898 = 5'h3 == cache_state ? 8'h0 : _GEN_824; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_975 = 5'h2 == cache_state ? 8'h0 : _GEN_898; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1053 = 5'h1 == cache_state ? 8'h0 : _GEN_975; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1132 = 5'h11 == cache_state ? 8'h0 : _GEN_1053; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1217 = 5'hf == cache_state ? 8'h0 : _GEN_1132; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1300 = 5'h10 == cache_state ? 8'h0 : _GEN_1217; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1384 = 5'he == cache_state ? 8'h0 : _GEN_1300; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1468 = 5'hd == cache_state ? 8'h0 : _GEN_1384; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] visit_0 = 5'h0 == cache_state ? 8'h0 : _GEN_1468; // @[cache_single_port.scala 178:28 200:28]
+    tag_mem_3_io_tag_read_valid ? tag_mem_0_io_tag_read_visit : 8'h0; // @[cache_single_port.scala 183:28 472:92 473:47]
+  wire [7:0] _GEN_471 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 8'h0 : _GEN_363; // @[cache_single_port.scala 183:28 407:51]
+  wire [7:0] _GEN_675 = 5'h6 == cache_state ? _GEN_471 : 8'h0; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_748 = 5'h5 == cache_state ? 8'h0 : _GEN_675; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_824 = 5'h4 == cache_state ? 8'h0 : _GEN_748; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_898 = 5'h3 == cache_state ? 8'h0 : _GEN_824; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_975 = 5'h2 == cache_state ? 8'h0 : _GEN_898; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1053 = 5'h1 == cache_state ? 8'h0 : _GEN_975; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1132 = 5'h11 == cache_state ? 8'h0 : _GEN_1053; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1217 = 5'hf == cache_state ? 8'h0 : _GEN_1132; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1300 = 5'h10 == cache_state ? 8'h0 : _GEN_1217; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1384 = 5'he == cache_state ? 8'h0 : _GEN_1300; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1468 = 5'hd == cache_state ? 8'h0 : _GEN_1384; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] visit_0 = 5'h0 == cache_state ? 8'h0 : _GEN_1468; // @[cache_single_port.scala 183:28 205:28]
   wire [7:0] _GEN_366 = tag_mem_0_io_tag_read_valid & tag_mem_1_io_tag_read_valid & tag_mem_2_io_tag_read_valid &
-    tag_mem_3_io_tag_read_valid ? tag_mem_3_io_tag_read_visit : 8'h0; // @[cache_single_port.scala 178:28 467:92 468:47]
-  wire [7:0] _GEN_474 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 8'h0 : _GEN_366; // @[cache_single_port.scala 178:28 402:51]
-  wire [7:0] _GEN_678 = 5'h6 == cache_state ? _GEN_474 : 8'h0; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_751 = 5'h5 == cache_state ? 8'h0 : _GEN_678; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_827 = 5'h4 == cache_state ? 8'h0 : _GEN_751; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_901 = 5'h3 == cache_state ? 8'h0 : _GEN_827; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_978 = 5'h2 == cache_state ? 8'h0 : _GEN_901; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1056 = 5'h1 == cache_state ? 8'h0 : _GEN_978; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1135 = 5'h11 == cache_state ? 8'h0 : _GEN_1056; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1220 = 5'hf == cache_state ? 8'h0 : _GEN_1135; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1303 = 5'h10 == cache_state ? 8'h0 : _GEN_1220; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1387 = 5'he == cache_state ? 8'h0 : _GEN_1303; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1471 = 5'hd == cache_state ? 8'h0 : _GEN_1387; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] visit_3 = 5'h0 == cache_state ? 8'h0 : _GEN_1471; // @[cache_single_port.scala 178:28 200:28]
+    tag_mem_3_io_tag_read_valid ? tag_mem_3_io_tag_read_visit : 8'h0; // @[cache_single_port.scala 183:28 472:92 473:47]
+  wire [7:0] _GEN_474 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 8'h0 : _GEN_366; // @[cache_single_port.scala 183:28 407:51]
+  wire [7:0] _GEN_678 = 5'h6 == cache_state ? _GEN_474 : 8'h0; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_751 = 5'h5 == cache_state ? 8'h0 : _GEN_678; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_827 = 5'h4 == cache_state ? 8'h0 : _GEN_751; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_901 = 5'h3 == cache_state ? 8'h0 : _GEN_827; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_978 = 5'h2 == cache_state ? 8'h0 : _GEN_901; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1056 = 5'h1 == cache_state ? 8'h0 : _GEN_978; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1135 = 5'h11 == cache_state ? 8'h0 : _GEN_1056; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1220 = 5'hf == cache_state ? 8'h0 : _GEN_1135; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1303 = 5'h10 == cache_state ? 8'h0 : _GEN_1220; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1387 = 5'he == cache_state ? 8'h0 : _GEN_1303; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1471 = 5'hd == cache_state ? 8'h0 : _GEN_1387; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] visit_3 = 5'h0 == cache_state ? 8'h0 : _GEN_1471; // @[cache_single_port.scala 183:28 205:28]
   wire [7:0] _GEN_365 = tag_mem_0_io_tag_read_valid & tag_mem_1_io_tag_read_valid & tag_mem_2_io_tag_read_valid &
-    tag_mem_3_io_tag_read_valid ? tag_mem_2_io_tag_read_visit : 8'h0; // @[cache_single_port.scala 178:28 467:92 468:47]
-  wire [7:0] _GEN_473 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 8'h0 : _GEN_365; // @[cache_single_port.scala 178:28 402:51]
-  wire [7:0] _GEN_677 = 5'h6 == cache_state ? _GEN_473 : 8'h0; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_750 = 5'h5 == cache_state ? 8'h0 : _GEN_677; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_826 = 5'h4 == cache_state ? 8'h0 : _GEN_750; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_900 = 5'h3 == cache_state ? 8'h0 : _GEN_826; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_977 = 5'h2 == cache_state ? 8'h0 : _GEN_900; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1055 = 5'h1 == cache_state ? 8'h0 : _GEN_977; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1134 = 5'h11 == cache_state ? 8'h0 : _GEN_1055; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1219 = 5'hf == cache_state ? 8'h0 : _GEN_1134; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1302 = 5'h10 == cache_state ? 8'h0 : _GEN_1219; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1386 = 5'he == cache_state ? 8'h0 : _GEN_1302; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1470 = 5'hd == cache_state ? 8'h0 : _GEN_1386; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] visit_2 = 5'h0 == cache_state ? 8'h0 : _GEN_1470; // @[cache_single_port.scala 178:28 200:28]
+    tag_mem_3_io_tag_read_valid ? tag_mem_2_io_tag_read_visit : 8'h0; // @[cache_single_port.scala 183:28 472:92 473:47]
+  wire [7:0] _GEN_473 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 8'h0 : _GEN_365; // @[cache_single_port.scala 183:28 407:51]
+  wire [7:0] _GEN_677 = 5'h6 == cache_state ? _GEN_473 : 8'h0; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_750 = 5'h5 == cache_state ? 8'h0 : _GEN_677; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_826 = 5'h4 == cache_state ? 8'h0 : _GEN_750; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_900 = 5'h3 == cache_state ? 8'h0 : _GEN_826; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_977 = 5'h2 == cache_state ? 8'h0 : _GEN_900; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1055 = 5'h1 == cache_state ? 8'h0 : _GEN_977; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1134 = 5'h11 == cache_state ? 8'h0 : _GEN_1055; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1219 = 5'hf == cache_state ? 8'h0 : _GEN_1134; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1302 = 5'h10 == cache_state ? 8'h0 : _GEN_1219; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1386 = 5'he == cache_state ? 8'h0 : _GEN_1302; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1470 = 5'hd == cache_state ? 8'h0 : _GEN_1386; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] visit_2 = 5'h0 == cache_state ? 8'h0 : _GEN_1470; // @[cache_single_port.scala 183:28 205:28]
   wire  _GEN_368 = tag_mem_0_io_tag_read_valid & tag_mem_1_io_tag_read_valid & tag_mem_2_io_tag_read_valid &
-    tag_mem_3_io_tag_read_valid & visit_3 > visit_2; // @[cache_single_port.scala 467:92 470:53]
-  wire  _GEN_476 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 1'h0 : _GEN_368; // @[cache_single_port.scala 402:51]
-  wire  _GEN_753 = 5'h5 == cache_state ? 1'h0 : 5'h6 == cache_state & _GEN_476; // @[cache_single_port.scala 200:28]
-  wire  _GEN_829 = 5'h4 == cache_state ? 1'h0 : _GEN_753; // @[cache_single_port.scala 200:28]
-  wire  _GEN_903 = 5'h3 == cache_state ? 1'h0 : _GEN_829; // @[cache_single_port.scala 200:28]
-  wire  _GEN_980 = 5'h2 == cache_state ? 1'h0 : _GEN_903; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1058 = 5'h1 == cache_state ? 1'h0 : _GEN_980; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1137 = 5'h11 == cache_state ? 1'h0 : _GEN_1058; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1222 = 5'hf == cache_state ? 1'h0 : _GEN_1137; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1305 = 5'h10 == cache_state ? 1'h0 : _GEN_1222; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1389 = 5'he == cache_state ? 1'h0 : _GEN_1305; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1473 = 5'hd == cache_state ? 1'h0 : _GEN_1389; // @[cache_single_port.scala 200:28]
-  wire  compare_2_3 = 5'h0 == cache_state ? 1'h0 : _GEN_1473; // @[cache_single_port.scala 200:28]
-  wire [7:0] _max_01_or_23_T = compare_2_3 ? visit_3 : visit_2; // @[cache_single_port.scala 471:60]
+    tag_mem_3_io_tag_read_valid & visit_3 > visit_2; // @[cache_single_port.scala 472:92 475:53]
+  wire  _GEN_476 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 1'h0 : _GEN_368; // @[cache_single_port.scala 407:51]
+  wire  _GEN_753 = 5'h5 == cache_state ? 1'h0 : 5'h6 == cache_state & _GEN_476; // @[cache_single_port.scala 205:28]
+  wire  _GEN_829 = 5'h4 == cache_state ? 1'h0 : _GEN_753; // @[cache_single_port.scala 205:28]
+  wire  _GEN_903 = 5'h3 == cache_state ? 1'h0 : _GEN_829; // @[cache_single_port.scala 205:28]
+  wire  _GEN_980 = 5'h2 == cache_state ? 1'h0 : _GEN_903; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1058 = 5'h1 == cache_state ? 1'h0 : _GEN_980; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1137 = 5'h11 == cache_state ? 1'h0 : _GEN_1058; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1222 = 5'hf == cache_state ? 1'h0 : _GEN_1137; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1305 = 5'h10 == cache_state ? 1'h0 : _GEN_1222; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1389 = 5'he == cache_state ? 1'h0 : _GEN_1305; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1473 = 5'hd == cache_state ? 1'h0 : _GEN_1389; // @[cache_single_port.scala 205:28]
+  wire  compare_2_3 = 5'h0 == cache_state ? 1'h0 : _GEN_1473; // @[cache_single_port.scala 205:28]
+  wire [7:0] _max_01_or_23_T = compare_2_3 ? visit_3 : visit_2; // @[cache_single_port.scala 476:60]
   wire  _GEN_367 = tag_mem_0_io_tag_read_valid & tag_mem_1_io_tag_read_valid & tag_mem_2_io_tag_read_valid &
-    tag_mem_3_io_tag_read_valid & visit_1 > visit_0; // @[cache_single_port.scala 467:92 469:53]
-  wire  _GEN_475 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 1'h0 : _GEN_367; // @[cache_single_port.scala 402:51]
-  wire  _GEN_752 = 5'h5 == cache_state ? 1'h0 : 5'h6 == cache_state & _GEN_475; // @[cache_single_port.scala 200:28]
-  wire  _GEN_828 = 5'h4 == cache_state ? 1'h0 : _GEN_752; // @[cache_single_port.scala 200:28]
-  wire  _GEN_902 = 5'h3 == cache_state ? 1'h0 : _GEN_828; // @[cache_single_port.scala 200:28]
-  wire  _GEN_979 = 5'h2 == cache_state ? 1'h0 : _GEN_902; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1057 = 5'h1 == cache_state ? 1'h0 : _GEN_979; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1136 = 5'h11 == cache_state ? 1'h0 : _GEN_1057; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1221 = 5'hf == cache_state ? 1'h0 : _GEN_1136; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1304 = 5'h10 == cache_state ? 1'h0 : _GEN_1221; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1388 = 5'he == cache_state ? 1'h0 : _GEN_1304; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1472 = 5'hd == cache_state ? 1'h0 : _GEN_1388; // @[cache_single_port.scala 200:28]
-  wire  compare_1_0 = 5'h0 == cache_state ? 1'h0 : _GEN_1472; // @[cache_single_port.scala 200:28]
-  wire [7:0] _max_01_or_23_T_1 = compare_1_0 ? visit_1 : visit_0; // @[cache_single_port.scala 471:99]
+    tag_mem_3_io_tag_read_valid & visit_1 > visit_0; // @[cache_single_port.scala 472:92 474:53]
+  wire  _GEN_475 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 1'h0 : _GEN_367; // @[cache_single_port.scala 407:51]
+  wire  _GEN_752 = 5'h5 == cache_state ? 1'h0 : 5'h6 == cache_state & _GEN_475; // @[cache_single_port.scala 205:28]
+  wire  _GEN_828 = 5'h4 == cache_state ? 1'h0 : _GEN_752; // @[cache_single_port.scala 205:28]
+  wire  _GEN_902 = 5'h3 == cache_state ? 1'h0 : _GEN_828; // @[cache_single_port.scala 205:28]
+  wire  _GEN_979 = 5'h2 == cache_state ? 1'h0 : _GEN_902; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1057 = 5'h1 == cache_state ? 1'h0 : _GEN_979; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1136 = 5'h11 == cache_state ? 1'h0 : _GEN_1057; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1221 = 5'hf == cache_state ? 1'h0 : _GEN_1136; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1304 = 5'h10 == cache_state ? 1'h0 : _GEN_1221; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1388 = 5'he == cache_state ? 1'h0 : _GEN_1304; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1472 = 5'hd == cache_state ? 1'h0 : _GEN_1388; // @[cache_single_port.scala 205:28]
+  wire  compare_1_0 = 5'h0 == cache_state ? 1'h0 : _GEN_1472; // @[cache_single_port.scala 205:28]
+  wire [7:0] _max_01_or_23_T_1 = compare_1_0 ? visit_1 : visit_0; // @[cache_single_port.scala 476:99]
   wire  _GEN_369 = tag_mem_0_io_tag_read_valid & tag_mem_1_io_tag_read_valid & tag_mem_2_io_tag_read_valid &
-    tag_mem_3_io_tag_read_valid & _max_01_or_23_T > _max_01_or_23_T_1; // @[cache_single_port.scala 467:92 471:54]
-  wire  _GEN_477 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 1'h0 : _GEN_369; // @[cache_single_port.scala 402:51]
-  wire  _GEN_754 = 5'h5 == cache_state ? 1'h0 : 5'h6 == cache_state & _GEN_477; // @[cache_single_port.scala 200:28]
-  wire  _GEN_830 = 5'h4 == cache_state ? 1'h0 : _GEN_754; // @[cache_single_port.scala 200:28]
-  wire  _GEN_904 = 5'h3 == cache_state ? 1'h0 : _GEN_830; // @[cache_single_port.scala 200:28]
-  wire  _GEN_981 = 5'h2 == cache_state ? 1'h0 : _GEN_904; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1059 = 5'h1 == cache_state ? 1'h0 : _GEN_981; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1138 = 5'h11 == cache_state ? 1'h0 : _GEN_1059; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1223 = 5'hf == cache_state ? 1'h0 : _GEN_1138; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1306 = 5'h10 == cache_state ? 1'h0 : _GEN_1223; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1390 = 5'he == cache_state ? 1'h0 : _GEN_1306; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1474 = 5'hd == cache_state ? 1'h0 : _GEN_1390; // @[cache_single_port.scala 200:28]
-  wire  max_01_or_23 = 5'h0 == cache_state ? 1'h0 : _GEN_1474; // @[cache_single_port.scala 200:28]
-  wire  _max_T = max_01_or_23 ? compare_2_3 : compare_1_0; // @[cache_single_port.scala 472:69]
+    tag_mem_3_io_tag_read_valid & _max_01_or_23_T > _max_01_or_23_T_1; // @[cache_single_port.scala 472:92 476:54]
+  wire  _GEN_477 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 1'h0 : _GEN_369; // @[cache_single_port.scala 407:51]
+  wire  _GEN_754 = 5'h5 == cache_state ? 1'h0 : 5'h6 == cache_state & _GEN_477; // @[cache_single_port.scala 205:28]
+  wire  _GEN_830 = 5'h4 == cache_state ? 1'h0 : _GEN_754; // @[cache_single_port.scala 205:28]
+  wire  _GEN_904 = 5'h3 == cache_state ? 1'h0 : _GEN_830; // @[cache_single_port.scala 205:28]
+  wire  _GEN_981 = 5'h2 == cache_state ? 1'h0 : _GEN_904; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1059 = 5'h1 == cache_state ? 1'h0 : _GEN_981; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1138 = 5'h11 == cache_state ? 1'h0 : _GEN_1059; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1223 = 5'hf == cache_state ? 1'h0 : _GEN_1138; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1306 = 5'h10 == cache_state ? 1'h0 : _GEN_1223; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1390 = 5'he == cache_state ? 1'h0 : _GEN_1306; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1474 = 5'hd == cache_state ? 1'h0 : _GEN_1390; // @[cache_single_port.scala 205:28]
+  wire  max_01_or_23 = 5'h0 == cache_state ? 1'h0 : _GEN_1474; // @[cache_single_port.scala 205:28]
+  wire  _max_T = max_01_or_23 ? compare_2_3 : compare_1_0; // @[cache_single_port.scala 477:69]
   wire [1:0] _max_T_1 = {max_01_or_23,_max_T}; // @[Cat.scala 31:58]
-  wire  _max_T_2 = ~tag_mem_1_io_tag_read_valid; // @[cache_single_port.scala 475:97]
-  wire  _max_T_3 = ~tag_mem_2_io_tag_read_valid; // @[cache_single_port.scala 475:144]
-  wire  _max_T_4 = ~tag_mem_3_io_tag_read_valid; // @[cache_single_port.scala 475:191]
+  wire  _max_T_2 = ~tag_mem_1_io_tag_read_valid; // @[cache_single_port.scala 480:97]
+  wire  _max_T_3 = ~tag_mem_2_io_tag_read_valid; // @[cache_single_port.scala 480:144]
+  wire  _max_T_4 = ~tag_mem_3_io_tag_read_valid; // @[cache_single_port.scala 480:191]
   wire [1:0] _max_T_5 = _max_T_4 ? 2'h3 : 2'h0; // @[Mux.scala 101:16]
   wire [1:0] _max_T_6 = _max_T_3 ? 2'h2 : _max_T_5; // @[Mux.scala 101:16]
   wire [1:0] _max_T_7 = _max_T_2 ? 2'h1 : _max_T_6; // @[Mux.scala 101:16]
   wire [1:0] _GEN_370 = tag_mem_0_io_tag_read_valid & tag_mem_1_io_tag_read_valid & tag_mem_2_io_tag_read_valid &
-    tag_mem_3_io_tag_read_valid ? _max_T_1 : _max_T_7; // @[cache_single_port.scala 467:92 472:45 475:45]
-  wire [1:0] _GEN_478 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 2'h0 : _GEN_370; // @[cache_single_port.scala 402:51]
-  wire [1:0] _GEN_682 = 5'h6 == cache_state ? _GEN_478 : 2'h0; // @[cache_single_port.scala 200:28]
-  wire [1:0] _GEN_755 = 5'h5 == cache_state ? 2'h0 : _GEN_682; // @[cache_single_port.scala 200:28]
-  wire [1:0] _GEN_831 = 5'h4 == cache_state ? 2'h0 : _GEN_755; // @[cache_single_port.scala 200:28]
-  wire [1:0] _GEN_905 = 5'h3 == cache_state ? 2'h0 : _GEN_831; // @[cache_single_port.scala 200:28]
-  wire [1:0] _GEN_982 = 5'h2 == cache_state ? 2'h0 : _GEN_905; // @[cache_single_port.scala 200:28]
-  wire [1:0] _GEN_1060 = 5'h1 == cache_state ? 2'h0 : _GEN_982; // @[cache_single_port.scala 200:28]
-  wire [1:0] _GEN_1139 = 5'h11 == cache_state ? 2'h0 : _GEN_1060; // @[cache_single_port.scala 200:28]
-  wire [1:0] _GEN_1224 = 5'hf == cache_state ? 2'h0 : _GEN_1139; // @[cache_single_port.scala 200:28]
-  wire [1:0] _GEN_1307 = 5'h10 == cache_state ? 2'h0 : _GEN_1224; // @[cache_single_port.scala 200:28]
-  wire [1:0] _GEN_1391 = 5'he == cache_state ? 2'h0 : _GEN_1307; // @[cache_single_port.scala 200:28]
-  wire [1:0] _GEN_1475 = 5'hd == cache_state ? 2'h0 : _GEN_1391; // @[cache_single_port.scala 200:28]
-  wire [1:0] max = 5'h0 == cache_state ? 2'h0 : _GEN_1475; // @[cache_single_port.scala 200:28]
+    tag_mem_3_io_tag_read_valid ? _max_T_1 : _max_T_7; // @[cache_single_port.scala 472:92 477:45 480:45]
+  wire [1:0] _GEN_478 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 2'h0 : _GEN_370; // @[cache_single_port.scala 407:51]
+  wire [1:0] _GEN_682 = 5'h6 == cache_state ? _GEN_478 : 2'h0; // @[cache_single_port.scala 205:28]
+  wire [1:0] _GEN_755 = 5'h5 == cache_state ? 2'h0 : _GEN_682; // @[cache_single_port.scala 205:28]
+  wire [1:0] _GEN_831 = 5'h4 == cache_state ? 2'h0 : _GEN_755; // @[cache_single_port.scala 205:28]
+  wire [1:0] _GEN_905 = 5'h3 == cache_state ? 2'h0 : _GEN_831; // @[cache_single_port.scala 205:28]
+  wire [1:0] _GEN_982 = 5'h2 == cache_state ? 2'h0 : _GEN_905; // @[cache_single_port.scala 205:28]
+  wire [1:0] _GEN_1060 = 5'h1 == cache_state ? 2'h0 : _GEN_982; // @[cache_single_port.scala 205:28]
+  wire [1:0] _GEN_1139 = 5'h11 == cache_state ? 2'h0 : _GEN_1060; // @[cache_single_port.scala 205:28]
+  wire [1:0] _GEN_1224 = 5'hf == cache_state ? 2'h0 : _GEN_1139; // @[cache_single_port.scala 205:28]
+  wire [1:0] _GEN_1307 = 5'h10 == cache_state ? 2'h0 : _GEN_1224; // @[cache_single_port.scala 205:28]
+  wire [1:0] _GEN_1391 = 5'he == cache_state ? 2'h0 : _GEN_1307; // @[cache_single_port.scala 205:28]
+  wire [1:0] _GEN_1475 = 5'hd == cache_state ? 2'h0 : _GEN_1391; // @[cache_single_port.scala 205:28]
+  wire [1:0] max = 5'h0 == cache_state ? 2'h0 : _GEN_1475; // @[cache_single_port.scala 205:28]
   wire [31:0] _refill_addr_T_1 = {cpu_request_addr_reg[31:4],4'h0}; // @[Cat.scala 31:58]
-  wire  _T_108 = 2'h0 == max; // @[cache_single_port.scala 482:50]
-  wire [3:0] _GEN_372 = ~tag_mem_0_io_tag_read_valid | ~tag_mem_0_io_tag_read_dirty ? 4'h9 : 4'ha; // @[cache_single_port.scala 488:119 489:68 492:68]
-  wire  _GEN_375 = 2'h0 == max | tag_mem_0_io_tag_read_valid; // @[cache_single_port.scala 145:41 482:58 484:79]
-  wire  _GEN_376 = 2'h0 == max ? 1'h0 : tag_mem_0_io_tag_read_dirty; // @[cache_single_port.scala 145:41 482:58 485:79]
-  wire [21:0] _GEN_377 = 2'h0 == max ? cpu_request_addr_tag : tag_mem_0_io_tag_read_tag; // @[cache_single_port.scala 145:41 482:58 486:77]
-  wire [7:0] _GEN_378 = 2'h0 == max ? 8'h0 : tag_mem_0_io_tag_read_visit; // @[cache_single_port.scala 145:41 482:58 487:79]
-  wire [3:0] _GEN_379 = 2'h0 == max ? _GEN_372 : 4'h0; // @[cache_single_port.scala 482:58]
-  wire  _T_112 = 2'h1 == max; // @[cache_single_port.scala 482:50]
-  wire [3:0] _GEN_381 = _max_T_2 | ~tag_mem_1_io_tag_read_dirty ? 4'h9 : 4'ha; // @[cache_single_port.scala 488:119 489:68 492:68]
-  wire  _GEN_384 = 2'h1 == max | tag_mem_1_io_tag_read_valid; // @[cache_single_port.scala 145:41 482:58 484:79]
-  wire  _GEN_385 = 2'h1 == max ? 1'h0 : tag_mem_1_io_tag_read_dirty; // @[cache_single_port.scala 145:41 482:58 485:79]
-  wire [21:0] _GEN_386 = 2'h1 == max ? cpu_request_addr_tag : tag_mem_1_io_tag_read_tag; // @[cache_single_port.scala 145:41 482:58 486:77]
-  wire [7:0] _GEN_387 = 2'h1 == max ? 8'h0 : tag_mem_1_io_tag_read_visit; // @[cache_single_port.scala 145:41 482:58 487:79]
-  wire [3:0] _GEN_388 = 2'h1 == max ? _GEN_381 : _GEN_379; // @[cache_single_port.scala 482:58]
-  wire  _T_116 = 2'h2 == max; // @[cache_single_port.scala 482:50]
-  wire [3:0] _GEN_390 = _max_T_3 | ~tag_mem_2_io_tag_read_dirty ? 4'h9 : 4'ha; // @[cache_single_port.scala 488:119 489:68 492:68]
-  wire  _GEN_393 = 2'h2 == max | tag_mem_2_io_tag_read_valid; // @[cache_single_port.scala 145:41 482:58 484:79]
-  wire  _GEN_394 = 2'h2 == max ? 1'h0 : tag_mem_2_io_tag_read_dirty; // @[cache_single_port.scala 145:41 482:58 485:79]
-  wire [21:0] _GEN_395 = 2'h2 == max ? cpu_request_addr_tag : tag_mem_2_io_tag_read_tag; // @[cache_single_port.scala 145:41 482:58 486:77]
-  wire [7:0] _GEN_396 = 2'h2 == max ? 8'h0 : tag_mem_2_io_tag_read_visit; // @[cache_single_port.scala 145:41 482:58 487:79]
-  wire [3:0] _GEN_397 = 2'h2 == max ? _GEN_390 : _GEN_388; // @[cache_single_port.scala 482:58]
-  wire  _T_120 = 2'h3 == max; // @[cache_single_port.scala 482:50]
-  wire [3:0] _GEN_399 = _max_T_4 | ~tag_mem_3_io_tag_read_dirty ? 4'h9 : 4'ha; // @[cache_single_port.scala 488:119 489:68 492:68]
-  wire  _GEN_402 = 2'h3 == max | tag_mem_3_io_tag_read_valid; // @[cache_single_port.scala 145:41 482:58 484:79]
-  wire  _GEN_403 = 2'h3 == max ? 1'h0 : tag_mem_3_io_tag_read_dirty; // @[cache_single_port.scala 145:41 482:58 485:79]
-  wire [21:0] _GEN_404 = 2'h3 == max ? cpu_request_addr_tag : tag_mem_3_io_tag_read_tag; // @[cache_single_port.scala 145:41 482:58 486:77]
-  wire [7:0] _GEN_405 = 2'h3 == max ? 8'h0 : tag_mem_3_io_tag_read_visit; // @[cache_single_port.scala 145:41 482:58 487:79]
-  wire [3:0] _GEN_406 = 2'h3 == max ? _GEN_399 : _GEN_397; // @[cache_single_port.scala 482:58]
-  wire  _GEN_408 = 2'h0 != max & tag_mem_0_io_tag_read_valid | _T_108; // @[cache_single_port.scala 498:92 499:76]
-  wire  _GEN_409 = 2'h0 != max & tag_mem_0_io_tag_read_valid | _GEN_375; // @[cache_single_port.scala 498:92 500:79]
-  wire  _GEN_410 = 2'h0 != max & tag_mem_0_io_tag_read_valid ? tag_mem_0_io_tag_read_dirty : _GEN_376; // @[cache_single_port.scala 498:92 501:79]
-  wire [7:0] _GEN_411 = 2'h0 != max & tag_mem_0_io_tag_read_valid ? _tag_mem_0_io_tag_write_visit_T_4 : _GEN_378; // @[cache_single_port.scala 498:92 502:79]
-  wire [21:0] _GEN_412 = 2'h0 != max & tag_mem_0_io_tag_read_valid ? tag_mem_0_io_tag_read_tag : _GEN_377; // @[cache_single_port.scala 498:92 503:77]
-  wire  _GEN_413 = 2'h1 != max & tag_mem_1_io_tag_read_valid | _T_112; // @[cache_single_port.scala 498:92 499:76]
-  wire  _GEN_414 = 2'h1 != max & tag_mem_1_io_tag_read_valid | _GEN_384; // @[cache_single_port.scala 498:92 500:79]
-  wire  _GEN_415 = 2'h1 != max & tag_mem_1_io_tag_read_valid ? tag_mem_1_io_tag_read_dirty : _GEN_385; // @[cache_single_port.scala 498:92 501:79]
-  wire [7:0] _GEN_416 = 2'h1 != max & tag_mem_1_io_tag_read_valid ? _tag_mem_1_io_tag_write_visit_T_4 : _GEN_387; // @[cache_single_port.scala 498:92 502:79]
-  wire [21:0] _GEN_417 = 2'h1 != max & tag_mem_1_io_tag_read_valid ? tag_mem_1_io_tag_read_tag : _GEN_386; // @[cache_single_port.scala 498:92 503:77]
-  wire  _GEN_418 = 2'h2 != max & tag_mem_2_io_tag_read_valid | _T_116; // @[cache_single_port.scala 498:92 499:76]
-  wire  _GEN_419 = 2'h2 != max & tag_mem_2_io_tag_read_valid | _GEN_393; // @[cache_single_port.scala 498:92 500:79]
-  wire  _GEN_420 = 2'h2 != max & tag_mem_2_io_tag_read_valid ? tag_mem_2_io_tag_read_dirty : _GEN_394; // @[cache_single_port.scala 498:92 501:79]
-  wire [7:0] _GEN_421 = 2'h2 != max & tag_mem_2_io_tag_read_valid ? _tag_mem_2_io_tag_write_visit_T_4 : _GEN_396; // @[cache_single_port.scala 498:92 502:79]
-  wire [21:0] _GEN_422 = 2'h2 != max & tag_mem_2_io_tag_read_valid ? tag_mem_2_io_tag_read_tag : _GEN_395; // @[cache_single_port.scala 498:92 503:77]
-  wire  _GEN_423 = 2'h3 != max & tag_mem_3_io_tag_read_valid | _T_120; // @[cache_single_port.scala 498:92 499:76]
-  wire  _GEN_424 = 2'h3 != max & tag_mem_3_io_tag_read_valid | _GEN_402; // @[cache_single_port.scala 498:92 500:79]
-  wire  _GEN_425 = 2'h3 != max & tag_mem_3_io_tag_read_valid ? tag_mem_3_io_tag_read_dirty : _GEN_403; // @[cache_single_port.scala 498:92 501:79]
-  wire [7:0] _GEN_426 = 2'h3 != max & tag_mem_3_io_tag_read_valid ? _tag_mem_3_io_tag_write_visit_T_4 : _GEN_405; // @[cache_single_port.scala 498:92 502:79]
-  wire [21:0] _GEN_427 = 2'h3 != max & tag_mem_3_io_tag_read_valid ? tag_mem_3_io_tag_read_tag : _GEN_404; // @[cache_single_port.scala 498:92 503:77]
-  wire [63:0] _GEN_429 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _io_cpu_response_data_T_14 : 64'h0; // @[cache_single_port.scala 151:30 402:51]
-  wire [3:0] _GEN_430 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 4'h0 : _GEN_406; // @[cache_single_port.scala 402:51]
-  wire  _GEN_431 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_189 : _GEN_410; // @[cache_single_port.scala 402:51]
-  wire [21:0] _GEN_432 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? tag_mem_0_io_tag_read_tag : _GEN_412; // @[cache_single_port.scala 402:51 424:69]
-  wire  _GEN_433 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_186 : _GEN_408; // @[cache_single_port.scala 402:51]
-  wire [7:0] _GEN_434 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_187 : _GEN_411; // @[cache_single_port.scala 402:51]
-  wire  _GEN_435 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_186 : _GEN_409; // @[cache_single_port.scala 402:51]
-  wire  _GEN_436 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_197 : _GEN_415; // @[cache_single_port.scala 402:51]
-  wire [21:0] _GEN_437 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? tag_mem_1_io_tag_read_tag : _GEN_417; // @[cache_single_port.scala 402:51 424:69]
-  wire  _GEN_438 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_194 : _GEN_413; // @[cache_single_port.scala 402:51]
-  wire [7:0] _GEN_439 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_195 : _GEN_416; // @[cache_single_port.scala 402:51]
-  wire  _GEN_440 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_194 : _GEN_414; // @[cache_single_port.scala 402:51]
-  wire  _GEN_441 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_205 : _GEN_420; // @[cache_single_port.scala 402:51]
-  wire [21:0] _GEN_442 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? tag_mem_2_io_tag_read_tag : _GEN_422; // @[cache_single_port.scala 402:51 424:69]
-  wire  _GEN_443 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_202 : _GEN_418; // @[cache_single_port.scala 402:51]
-  wire [7:0] _GEN_444 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_203 : _GEN_421; // @[cache_single_port.scala 402:51]
-  wire  _GEN_445 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_202 : _GEN_419; // @[cache_single_port.scala 402:51]
-  wire  _GEN_446 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_213 : _GEN_425; // @[cache_single_port.scala 402:51]
-  wire [21:0] _GEN_447 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? tag_mem_3_io_tag_read_tag : _GEN_427; // @[cache_single_port.scala 402:51 424:69]
-  wire  _GEN_448 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_210 : _GEN_423; // @[cache_single_port.scala 402:51]
-  wire [7:0] _GEN_449 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_211 : _GEN_426; // @[cache_single_port.scala 402:51]
-  wire  _GEN_450 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_210 : _GEN_424; // @[cache_single_port.scala 402:51]
-  wire [127:0] _GEN_464 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_355 : data_mem_0_io_data_read_data; // @[cache_single_port.scala 146:43 402:51]
-  wire [127:0] _GEN_466 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_357 : data_mem_1_io_data_read_data; // @[cache_single_port.scala 146:43 402:51]
-  wire [127:0] _GEN_468 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_359 : data_mem_2_io_data_read_data; // @[cache_single_port.scala 146:43 402:51]
-  wire [127:0] _GEN_470 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_361 : data_mem_3_io_data_read_data; // @[cache_single_port.scala 146:43 402:51]
-  wire [1:0] _GEN_479 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? replace : max; // @[cache_single_port.scala 109:30 402:51]
-  wire [31:0] _GEN_480 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? refill_addr : _refill_addr_T_1; // @[cache_single_port.scala 110:34 402:51 479:45]
-  wire [3:0] _GEN_482 = io_mem_io_ar_ready ? 4'h8 : 4'h9; // @[cache_single_port.scala 516:36 518:49 519:44]
-  wire [127:0] _GEN_487 = 2'h0 == replace ? _data_mem_0_io_data_write_data_T : data_mem_0_io_data_read_data; // @[cache_single_port.scala 146:43 529:62 532:80]
-  wire [127:0] _GEN_493 = 2'h1 == replace ? _data_mem_0_io_data_write_data_T : data_mem_1_io_data_read_data; // @[cache_single_port.scala 146:43 529:62 532:80]
-  wire [127:0] _GEN_499 = 2'h2 == replace ? _data_mem_0_io_data_write_data_T : data_mem_2_io_data_read_data; // @[cache_single_port.scala 146:43 529:62 532:80]
-  wire [127:0] _GEN_505 = 2'h3 == replace ? _data_mem_0_io_data_write_data_T : data_mem_3_io_data_read_data; // @[cache_single_port.scala 146:43 529:62 532:80]
-  wire [127:0] _GEN_509 = io_mem_io_r_valid ? _GEN_487 : data_mem_0_io_data_read_data; // @[cache_single_port.scala 146:43 527:48]
-  wire  _GEN_510 = io_mem_io_r_valid & _T_141; // @[cache_single_port.scala 144:45 527:48]
-  wire [127:0] _GEN_511 = io_mem_io_r_valid ? _GEN_493 : data_mem_1_io_data_read_data; // @[cache_single_port.scala 146:43 527:48]
-  wire  _GEN_512 = io_mem_io_r_valid & _T_144; // @[cache_single_port.scala 144:45 527:48]
-  wire [127:0] _GEN_513 = io_mem_io_r_valid ? _GEN_499 : data_mem_2_io_data_read_data; // @[cache_single_port.scala 146:43 527:48]
-  wire  _GEN_514 = io_mem_io_r_valid & _T_147; // @[cache_single_port.scala 144:45 527:48]
-  wire [127:0] _GEN_515 = io_mem_io_r_valid ? _GEN_505 : data_mem_3_io_data_read_data; // @[cache_single_port.scala 146:43 527:48]
-  wire  _GEN_516 = io_mem_io_r_valid & _T_150; // @[cache_single_port.scala 144:45 527:48]
-  wire [3:0] _GEN_517 = io_mem_io_r_bits_last ? 4'h6 : 4'h8; // @[cache_single_port.scala 526:36 540:52 541:44]
-  wire  _GEN_518 = io_mem_io_r_bits_last ? 1'h0 : _GEN_0; // @[cache_single_port.scala 540:52 542:39]
-  wire [3:0] _GEN_532 = last ? 4'hb : 4'h7; // @[cache_single_port.scala 567:35 557:36 568:44]
-  wire [3:0] _GEN_535 = 5'hb == cache_state ? 4'hb : 4'h0; // @[cache_single_port.scala 200:28]
-  wire [3:0] _GEN_536 = 5'h7 == cache_state ? _GEN_532 : _GEN_535; // @[cache_single_port.scala 200:28]
-  wire  _GEN_543 = 5'h7 == cache_state ? _GEN_151 : _GEN_0; // @[cache_single_port.scala 200:28]
-  wire [3:0] _GEN_548 = 5'ha == cache_state ? 4'ha : _GEN_536; // @[cache_single_port.scala 200:28]
-  wire  _GEN_555 = 5'ha == cache_state ? _GEN_0 : _GEN_543; // @[cache_single_port.scala 200:28]
-  wire [3:0] _GEN_558 = 5'h8 == cache_state ? _GEN_517 : _GEN_548; // @[cache_single_port.scala 200:28]
-  wire [127:0] _GEN_561 = 5'h8 == cache_state ? _GEN_509 : data_mem_0_io_data_read_data; // @[cache_single_port.scala 200:28 146:43]
-  wire [127:0] _GEN_563 = 5'h8 == cache_state ? _GEN_511 : data_mem_1_io_data_read_data; // @[cache_single_port.scala 200:28 146:43]
-  wire [127:0] _GEN_565 = 5'h8 == cache_state ? _GEN_513 : data_mem_2_io_data_read_data; // @[cache_single_port.scala 200:28 146:43]
-  wire [127:0] _GEN_567 = 5'h8 == cache_state ? _GEN_515 : data_mem_3_io_data_read_data; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_570 = 5'h8 == cache_state ? _GEN_518 : _GEN_555; // @[cache_single_port.scala 200:28]
-  wire [3:0] _GEN_580 = 5'h9 == cache_state ? _GEN_482 : _GEN_558; // @[cache_single_port.scala 200:28]
-  wire [31:0] _GEN_581 = 5'h9 == cache_state ? refill_addr : cpu_request_addr_reg; // @[cache_single_port.scala 200:28 161:32 517:48]
-  wire  _GEN_582 = 5'h9 == cache_state ? 1'h0 : 5'h8 == cache_state; // @[cache_single_port.scala 172:27 200:28]
-  wire [127:0] _GEN_585 = 5'h9 == cache_state ? data_mem_0_io_data_read_data : _GEN_561; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_586 = 5'h9 == cache_state ? 1'h0 : 5'h8 == cache_state & _GEN_510; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_587 = 5'h9 == cache_state ? data_mem_1_io_data_read_data : _GEN_563; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_588 = 5'h9 == cache_state ? 1'h0 : 5'h8 == cache_state & _GEN_512; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_589 = 5'h9 == cache_state ? data_mem_2_io_data_read_data : _GEN_565; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_590 = 5'h9 == cache_state ? 1'h0 : 5'h8 == cache_state & _GEN_514; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_591 = 5'h9 == cache_state ? data_mem_3_io_data_read_data : _GEN_567; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_592 = 5'h9 == cache_state ? 1'h0 : 5'h8 == cache_state & _GEN_516; // @[cache_single_port.scala 200:28 144:45]
-  wire  _GEN_594 = 5'h9 == cache_state ? _GEN_0 : _GEN_570; // @[cache_single_port.scala 200:28]
-  wire [3:0] _GEN_603 = 5'hc == cache_state ? 4'h0 : _GEN_580; // @[cache_single_port.scala 200:28 510:36]
-  wire  _GEN_604 = 5'hc == cache_state ? 1'h0 : 5'h9 == cache_state; // @[cache_single_port.scala 160:28 200:28]
-  wire [31:0] _GEN_606 = 5'hc == cache_state ? cpu_request_addr_reg : _GEN_581; // @[cache_single_port.scala 200:28 161:32]
-  wire  _GEN_607 = 5'hc == cache_state ? 1'h0 : _GEN_582; // @[cache_single_port.scala 172:27 200:28]
-  wire [127:0] _GEN_610 = 5'hc == cache_state ? data_mem_0_io_data_read_data : _GEN_585; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_611 = 5'hc == cache_state ? 1'h0 : _GEN_586; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_612 = 5'hc == cache_state ? data_mem_1_io_data_read_data : _GEN_587; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_613 = 5'hc == cache_state ? 1'h0 : _GEN_588; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_614 = 5'hc == cache_state ? data_mem_2_io_data_read_data : _GEN_589; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_615 = 5'hc == cache_state ? 1'h0 : _GEN_590; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_616 = 5'hc == cache_state ? data_mem_3_io_data_read_data : _GEN_591; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_617 = 5'hc == cache_state ? 1'h0 : _GEN_592; // @[cache_single_port.scala 200:28 144:45]
-  wire  _GEN_619 = 5'hc == cache_state ? _GEN_0 : _GEN_594; // @[cache_single_port.scala 200:28]
-  wire  _GEN_632 = 5'h6 == cache_state ? _T_91 : 5'hc == cache_state; // @[cache_single_port.scala 200:28]
-  wire [63:0] _GEN_633 = 5'h6 == cache_state ? _GEN_429 : 64'h0; // @[cache_single_port.scala 200:28 151:30]
-  wire [3:0] _GEN_634 = 5'h6 == cache_state ? _GEN_430 : _GEN_603; // @[cache_single_port.scala 200:28]
-  wire  _GEN_635 = 5'h6 == cache_state ? _GEN_431 : tag_mem_0_io_tag_read_dirty; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_636 = 5'h6 == cache_state ? _GEN_432 : tag_mem_0_io_tag_read_tag; // @[cache_single_port.scala 200:28 145:41]
-  wire [7:0] _GEN_638 = 5'h6 == cache_state ? _GEN_434 : tag_mem_0_io_tag_read_visit; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_639 = 5'h6 == cache_state ? _GEN_435 : tag_mem_0_io_tag_read_valid; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_640 = 5'h6 == cache_state ? _GEN_436 : tag_mem_1_io_tag_read_dirty; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_641 = 5'h6 == cache_state ? _GEN_437 : tag_mem_1_io_tag_read_tag; // @[cache_single_port.scala 200:28 145:41]
-  wire [7:0] _GEN_643 = 5'h6 == cache_state ? _GEN_439 : tag_mem_1_io_tag_read_visit; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_644 = 5'h6 == cache_state ? _GEN_440 : tag_mem_1_io_tag_read_valid; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_645 = 5'h6 == cache_state ? _GEN_441 : tag_mem_2_io_tag_read_dirty; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_646 = 5'h6 == cache_state ? _GEN_442 : tag_mem_2_io_tag_read_tag; // @[cache_single_port.scala 200:28 145:41]
-  wire [7:0] _GEN_648 = 5'h6 == cache_state ? _GEN_444 : tag_mem_2_io_tag_read_visit; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_649 = 5'h6 == cache_state ? _GEN_445 : tag_mem_2_io_tag_read_valid; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_650 = 5'h6 == cache_state ? _GEN_446 : tag_mem_3_io_tag_read_dirty; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_651 = 5'h6 == cache_state ? _GEN_447 : tag_mem_3_io_tag_read_tag; // @[cache_single_port.scala 200:28 145:41]
-  wire [7:0] _GEN_653 = 5'h6 == cache_state ? _GEN_449 : tag_mem_3_io_tag_read_visit; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_654 = 5'h6 == cache_state ? _GEN_450 : tag_mem_3_io_tag_read_valid; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_655 = 5'h6 == cache_state ? 1'h0 : _GEN_611; // @[cache_single_port.scala 200:28]
-  wire [127:0] _GEN_668 = 5'h6 == cache_state ? _GEN_464 : _GEN_610; // @[cache_single_port.scala 200:28]
-  wire  _GEN_669 = 5'h6 == cache_state ? 1'h0 : _GEN_613; // @[cache_single_port.scala 200:28]
-  wire [127:0] _GEN_670 = 5'h6 == cache_state ? _GEN_466 : _GEN_612; // @[cache_single_port.scala 200:28]
-  wire  _GEN_671 = 5'h6 == cache_state ? 1'h0 : _GEN_615; // @[cache_single_port.scala 200:28]
-  wire [127:0] _GEN_672 = 5'h6 == cache_state ? _GEN_468 : _GEN_614; // @[cache_single_port.scala 200:28]
-  wire  _GEN_673 = 5'h6 == cache_state ? 1'h0 : _GEN_617; // @[cache_single_port.scala 200:28]
-  wire [127:0] _GEN_674 = 5'h6 == cache_state ? _GEN_470 : _GEN_616; // @[cache_single_port.scala 200:28]
-  wire [1:0] _GEN_683 = 5'h6 == cache_state ? _GEN_479 : replace; // @[cache_single_port.scala 200:28 109:30]
-  wire [31:0] _GEN_684 = 5'h6 == cache_state ? _GEN_480 : refill_addr; // @[cache_single_port.scala 200:28 110:34]
-  wire  _GEN_686 = 5'h6 == cache_state ? 1'h0 : _GEN_604; // @[cache_single_port.scala 160:28 200:28]
-  wire [31:0] _GEN_688 = 5'h6 == cache_state ? cpu_request_addr_reg : _GEN_606; // @[cache_single_port.scala 200:28 161:32]
-  wire  _GEN_689 = 5'h6 == cache_state ? 1'h0 : _GEN_607; // @[cache_single_port.scala 172:27 200:28]
-  wire  _GEN_691 = 5'h6 == cache_state ? _GEN_0 : _GEN_619; // @[cache_single_port.scala 200:28]
-  wire  _GEN_700 = 5'h5 == cache_state ? 1'h0 : _GEN_632; // @[cache_single_port.scala 200:28]
-  wire [3:0] _GEN_701 = 5'h5 == cache_state ? 4'h5 : _GEN_634; // @[cache_single_port.scala 200:28]
-  wire [63:0] _GEN_707 = 5'h5 == cache_state ? 64'h0 : _GEN_633; // @[cache_single_port.scala 200:28 151:30]
-  wire  _GEN_708 = 5'h5 == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_635; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_709 = 5'h5 == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_636; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_710 = 5'h5 == cache_state ? 1'h0 : 5'h6 == cache_state & _GEN_433; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_711 = 5'h5 == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_638; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_712 = 5'h5 == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_639; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_713 = 5'h5 == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_640; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_714 = 5'h5 == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_641; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_715 = 5'h5 == cache_state ? 1'h0 : 5'h6 == cache_state & _GEN_438; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_716 = 5'h5 == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_643; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_717 = 5'h5 == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_644; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_718 = 5'h5 == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_645; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_719 = 5'h5 == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_646; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_720 = 5'h5 == cache_state ? 1'h0 : 5'h6 == cache_state & _GEN_443; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_721 = 5'h5 == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_648; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_722 = 5'h5 == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_649; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_723 = 5'h5 == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_650; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_724 = 5'h5 == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_651; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_725 = 5'h5 == cache_state ? 1'h0 : 5'h6 == cache_state & _GEN_448; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_726 = 5'h5 == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_653; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_727 = 5'h5 == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_654; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_728 = 5'h5 == cache_state ? 1'h0 : _GEN_655; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_741 = 5'h5 == cache_state ? data_mem_0_io_data_read_data : _GEN_668; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_742 = 5'h5 == cache_state ? 1'h0 : _GEN_669; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_743 = 5'h5 == cache_state ? data_mem_1_io_data_read_data : _GEN_670; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_744 = 5'h5 == cache_state ? 1'h0 : _GEN_671; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_745 = 5'h5 == cache_state ? data_mem_2_io_data_read_data : _GEN_672; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_746 = 5'h5 == cache_state ? 1'h0 : _GEN_673; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_747 = 5'h5 == cache_state ? data_mem_3_io_data_read_data : _GEN_674; // @[cache_single_port.scala 200:28 146:43]
-  wire [1:0] _GEN_756 = 5'h5 == cache_state ? replace : _GEN_683; // @[cache_single_port.scala 200:28 109:30]
-  wire [31:0] _GEN_757 = 5'h5 == cache_state ? refill_addr : _GEN_684; // @[cache_single_port.scala 200:28 110:34]
-  wire  _GEN_759 = 5'h5 == cache_state ? 1'h0 : _GEN_686; // @[cache_single_port.scala 160:28 200:28]
-  wire [31:0] _GEN_761 = 5'h5 == cache_state ? cpu_request_addr_reg : _GEN_688; // @[cache_single_port.scala 200:28 161:32]
-  wire  _GEN_762 = 5'h5 == cache_state ? 1'h0 : _GEN_689; // @[cache_single_port.scala 172:27 200:28]
-  wire  _GEN_764 = 5'h5 == cache_state ? _GEN_0 : _GEN_691; // @[cache_single_port.scala 200:28]
-  wire [3:0] _GEN_775 = 5'h4 == cache_state ? 4'h4 : _GEN_701; // @[cache_single_port.scala 200:28]
-  wire  _GEN_777 = 5'h4 == cache_state ? 1'h0 : _GEN_700; // @[cache_single_port.scala 200:28 150:31]
-  wire [63:0] _GEN_783 = 5'h4 == cache_state ? 64'h0 : _GEN_707; // @[cache_single_port.scala 200:28 151:30]
-  wire  _GEN_784 = 5'h4 == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_708; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_785 = 5'h4 == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_709; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_786 = 5'h4 == cache_state ? 1'h0 : _GEN_710; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_787 = 5'h4 == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_711; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_788 = 5'h4 == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_712; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_789 = 5'h4 == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_713; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_790 = 5'h4 == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_714; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_791 = 5'h4 == cache_state ? 1'h0 : _GEN_715; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_792 = 5'h4 == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_716; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_793 = 5'h4 == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_717; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_794 = 5'h4 == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_718; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_795 = 5'h4 == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_719; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_796 = 5'h4 == cache_state ? 1'h0 : _GEN_720; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_797 = 5'h4 == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_721; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_798 = 5'h4 == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_722; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_799 = 5'h4 == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_723; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_800 = 5'h4 == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_724; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_801 = 5'h4 == cache_state ? 1'h0 : _GEN_725; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_802 = 5'h4 == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_726; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_803 = 5'h4 == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_727; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_804 = 5'h4 == cache_state ? 1'h0 : _GEN_728; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_817 = 5'h4 == cache_state ? data_mem_0_io_data_read_data : _GEN_741; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_818 = 5'h4 == cache_state ? 1'h0 : _GEN_742; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_819 = 5'h4 == cache_state ? data_mem_1_io_data_read_data : _GEN_743; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_820 = 5'h4 == cache_state ? 1'h0 : _GEN_744; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_821 = 5'h4 == cache_state ? data_mem_2_io_data_read_data : _GEN_745; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_822 = 5'h4 == cache_state ? 1'h0 : _GEN_746; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_823 = 5'h4 == cache_state ? data_mem_3_io_data_read_data : _GEN_747; // @[cache_single_port.scala 200:28 146:43]
-  wire [1:0] _GEN_832 = 5'h4 == cache_state ? replace : _GEN_756; // @[cache_single_port.scala 200:28 109:30]
-  wire [31:0] _GEN_833 = 5'h4 == cache_state ? refill_addr : _GEN_757; // @[cache_single_port.scala 200:28 110:34]
-  wire  _GEN_835 = 5'h4 == cache_state ? 1'h0 : _GEN_759; // @[cache_single_port.scala 160:28 200:28]
-  wire [31:0] _GEN_837 = 5'h4 == cache_state ? cpu_request_addr_reg : _GEN_761; // @[cache_single_port.scala 200:28 161:32]
-  wire  _GEN_838 = 5'h4 == cache_state ? 1'h0 : _GEN_762; // @[cache_single_port.scala 172:27 200:28]
-  wire  _GEN_840 = 5'h4 == cache_state ? _GEN_0 : _GEN_764; // @[cache_single_port.scala 200:28]
-  wire [63:0] _GEN_844 = 5'h3 == cache_state ? io_mem_io_r_bits_data : _GEN_783; // @[cache_single_port.scala 200:28 365:46]
-  wire  _GEN_845 = 5'h3 == cache_state | _GEN_838; // @[cache_single_port.scala 200:28 366:43]
-  wire [3:0] _GEN_846 = 5'h3 == cache_state ? {{2'd0}, _GEN_166} : _GEN_775; // @[cache_single_port.scala 200:28]
-  wire  _GEN_847 = 5'h3 == cache_state ? io_mem_io_r_valid : _GEN_777; // @[cache_single_port.scala 200:28]
-  wire  _GEN_858 = 5'h3 == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_784; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_859 = 5'h3 == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_785; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_860 = 5'h3 == cache_state ? 1'h0 : _GEN_786; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_861 = 5'h3 == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_787; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_862 = 5'h3 == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_788; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_863 = 5'h3 == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_789; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_864 = 5'h3 == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_790; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_865 = 5'h3 == cache_state ? 1'h0 : _GEN_791; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_866 = 5'h3 == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_792; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_867 = 5'h3 == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_793; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_868 = 5'h3 == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_794; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_869 = 5'h3 == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_795; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_870 = 5'h3 == cache_state ? 1'h0 : _GEN_796; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_871 = 5'h3 == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_797; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_872 = 5'h3 == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_798; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_873 = 5'h3 == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_799; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_874 = 5'h3 == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_800; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_875 = 5'h3 == cache_state ? 1'h0 : _GEN_801; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_876 = 5'h3 == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_802; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_877 = 5'h3 == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_803; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_878 = 5'h3 == cache_state ? 1'h0 : _GEN_804; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_891 = 5'h3 == cache_state ? data_mem_0_io_data_read_data : _GEN_817; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_892 = 5'h3 == cache_state ? 1'h0 : _GEN_818; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_893 = 5'h3 == cache_state ? data_mem_1_io_data_read_data : _GEN_819; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_894 = 5'h3 == cache_state ? 1'h0 : _GEN_820; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_895 = 5'h3 == cache_state ? data_mem_2_io_data_read_data : _GEN_821; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_896 = 5'h3 == cache_state ? 1'h0 : _GEN_822; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_897 = 5'h3 == cache_state ? data_mem_3_io_data_read_data : _GEN_823; // @[cache_single_port.scala 200:28 146:43]
-  wire [1:0] _GEN_906 = 5'h3 == cache_state ? replace : _GEN_832; // @[cache_single_port.scala 200:28 109:30]
-  wire [31:0] _GEN_907 = 5'h3 == cache_state ? refill_addr : _GEN_833; // @[cache_single_port.scala 200:28 110:34]
-  wire  _GEN_909 = 5'h3 == cache_state ? 1'h0 : _GEN_835; // @[cache_single_port.scala 160:28 200:28]
-  wire [31:0] _GEN_911 = 5'h3 == cache_state ? cpu_request_addr_reg : _GEN_837; // @[cache_single_port.scala 200:28 161:32]
-  wire  _GEN_913 = 5'h3 == cache_state ? _GEN_0 : _GEN_840; // @[cache_single_port.scala 200:28]
-  wire [3:0] _GEN_921 = 5'h2 == cache_state ? 4'h2 : _GEN_846; // @[cache_single_port.scala 200:28]
-  wire [63:0] _GEN_922 = 5'h2 == cache_state ? 64'h0 : _GEN_844; // @[cache_single_port.scala 200:28 151:30]
-  wire  _GEN_923 = 5'h2 == cache_state ? 1'h0 : _GEN_845; // @[cache_single_port.scala 172:27 200:28]
-  wire  _GEN_924 = 5'h2 == cache_state ? 1'h0 : _GEN_847; // @[cache_single_port.scala 200:28 150:31]
-  wire  _GEN_935 = 5'h2 == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_858; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_936 = 5'h2 == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_859; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_937 = 5'h2 == cache_state ? 1'h0 : _GEN_860; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_938 = 5'h2 == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_861; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_939 = 5'h2 == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_862; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_940 = 5'h2 == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_863; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_941 = 5'h2 == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_864; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_942 = 5'h2 == cache_state ? 1'h0 : _GEN_865; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_943 = 5'h2 == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_866; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_944 = 5'h2 == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_867; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_945 = 5'h2 == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_868; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_946 = 5'h2 == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_869; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_947 = 5'h2 == cache_state ? 1'h0 : _GEN_870; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_948 = 5'h2 == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_871; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_949 = 5'h2 == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_872; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_950 = 5'h2 == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_873; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_951 = 5'h2 == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_874; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_952 = 5'h2 == cache_state ? 1'h0 : _GEN_875; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_953 = 5'h2 == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_876; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_954 = 5'h2 == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_877; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_955 = 5'h2 == cache_state ? 1'h0 : _GEN_878; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_968 = 5'h2 == cache_state ? data_mem_0_io_data_read_data : _GEN_891; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_969 = 5'h2 == cache_state ? 1'h0 : _GEN_892; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_970 = 5'h2 == cache_state ? data_mem_1_io_data_read_data : _GEN_893; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_971 = 5'h2 == cache_state ? 1'h0 : _GEN_894; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_972 = 5'h2 == cache_state ? data_mem_2_io_data_read_data : _GEN_895; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_973 = 5'h2 == cache_state ? 1'h0 : _GEN_896; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_974 = 5'h2 == cache_state ? data_mem_3_io_data_read_data : _GEN_897; // @[cache_single_port.scala 200:28 146:43]
-  wire [1:0] _GEN_983 = 5'h2 == cache_state ? replace : _GEN_906; // @[cache_single_port.scala 200:28 109:30]
-  wire [31:0] _GEN_984 = 5'h2 == cache_state ? refill_addr : _GEN_907; // @[cache_single_port.scala 200:28 110:34]
-  wire  _GEN_986 = 5'h2 == cache_state ? 1'h0 : _GEN_909; // @[cache_single_port.scala 160:28 200:28]
-  wire [31:0] _GEN_988 = 5'h2 == cache_state ? cpu_request_addr_reg : _GEN_911; // @[cache_single_port.scala 200:28 161:32]
-  wire  _GEN_990 = 5'h2 == cache_state ? _GEN_0 : _GEN_913; // @[cache_single_port.scala 200:28]
-  wire  _GEN_991 = 5'h1 == cache_state | _GEN_986; // @[cache_single_port.scala 200:28 340:44]
-  wire  _GEN_992 = 5'h1 == cache_state ? 1'h0 : 1'h1; // @[cache_single_port.scala 200:28 341:47]
-  wire [1:0] _GEN_993 = 5'h1 == cache_state ? cpu_request_accessType : 2'h3; // @[cache_single_port.scala 200:28 163:32 342:48]
-  wire [31:0] _GEN_994 = 5'h1 == cache_state ? cpu_request_addr_reg_origin : _GEN_988; // @[cache_single_port.scala 200:28 343:48]
-  wire [3:0] _GEN_995 = 5'h1 == cache_state ? {{2'd0}, _GEN_164} : _GEN_921; // @[cache_single_port.scala 200:28]
-  wire [63:0] _GEN_1000 = 5'h1 == cache_state ? 64'h0 : _GEN_922; // @[cache_single_port.scala 200:28 151:30]
-  wire  _GEN_1001 = 5'h1 == cache_state ? 1'h0 : _GEN_923; // @[cache_single_port.scala 172:27 200:28]
-  wire  _GEN_1002 = 5'h1 == cache_state ? 1'h0 : _GEN_924; // @[cache_single_port.scala 200:28 150:31]
-  wire  _GEN_1013 = 5'h1 == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_935; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_1014 = 5'h1 == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_936; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1015 = 5'h1 == cache_state ? 1'h0 : _GEN_937; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_1016 = 5'h1 == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_938; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1017 = 5'h1 == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_939; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1018 = 5'h1 == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_940; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_1019 = 5'h1 == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_941; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1020 = 5'h1 == cache_state ? 1'h0 : _GEN_942; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_1021 = 5'h1 == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_943; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1022 = 5'h1 == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_944; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1023 = 5'h1 == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_945; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_1024 = 5'h1 == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_946; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1025 = 5'h1 == cache_state ? 1'h0 : _GEN_947; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_1026 = 5'h1 == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_948; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1027 = 5'h1 == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_949; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1028 = 5'h1 == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_950; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_1029 = 5'h1 == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_951; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1030 = 5'h1 == cache_state ? 1'h0 : _GEN_952; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_1031 = 5'h1 == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_953; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1032 = 5'h1 == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_954; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1033 = 5'h1 == cache_state ? 1'h0 : _GEN_955; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_1046 = 5'h1 == cache_state ? data_mem_0_io_data_read_data : _GEN_968; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_1047 = 5'h1 == cache_state ? 1'h0 : _GEN_969; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_1048 = 5'h1 == cache_state ? data_mem_1_io_data_read_data : _GEN_970; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_1049 = 5'h1 == cache_state ? 1'h0 : _GEN_971; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_1050 = 5'h1 == cache_state ? data_mem_2_io_data_read_data : _GEN_972; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_1051 = 5'h1 == cache_state ? 1'h0 : _GEN_973; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_1052 = 5'h1 == cache_state ? data_mem_3_io_data_read_data : _GEN_974; // @[cache_single_port.scala 200:28 146:43]
-  wire [1:0] _GEN_1061 = 5'h1 == cache_state ? replace : _GEN_983; // @[cache_single_port.scala 200:28 109:30]
-  wire [31:0] _GEN_1062 = 5'h1 == cache_state ? refill_addr : _GEN_984; // @[cache_single_port.scala 200:28 110:34]
-  wire  _GEN_1065 = 5'h1 == cache_state ? _GEN_0 : _GEN_990; // @[cache_single_port.scala 200:28]
-  wire [4:0] _GEN_1067 = 5'h11 == cache_state ? 5'h11 : {{1'd0}, _GEN_995}; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1072 = 5'h11 == cache_state ? 1'h0 : _GEN_991; // @[cache_single_port.scala 160:28 200:28]
-  wire [1:0] _GEN_1074 = 5'h11 == cache_state ? 2'h3 : _GEN_993; // @[cache_single_port.scala 200:28 163:32]
-  wire [31:0] _GEN_1075 = 5'h11 == cache_state ? cpu_request_addr_reg : _GEN_994; // @[cache_single_port.scala 200:28 161:32]
-  wire [63:0] _GEN_1080 = 5'h11 == cache_state ? 64'h0 : _GEN_1000; // @[cache_single_port.scala 200:28 151:30]
-  wire  _GEN_1081 = 5'h11 == cache_state ? 1'h0 : _GEN_1001; // @[cache_single_port.scala 172:27 200:28]
-  wire  _GEN_1082 = 5'h11 == cache_state ? 1'h0 : _GEN_1002; // @[cache_single_port.scala 200:28 150:31]
-  wire  _GEN_1092 = 5'h11 == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_1013; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_1093 = 5'h11 == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_1014; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1094 = 5'h11 == cache_state ? 1'h0 : _GEN_1015; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_1095 = 5'h11 == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_1016; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1096 = 5'h11 == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_1017; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1097 = 5'h11 == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_1018; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_1098 = 5'h11 == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_1019; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1099 = 5'h11 == cache_state ? 1'h0 : _GEN_1020; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_1100 = 5'h11 == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_1021; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1101 = 5'h11 == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_1022; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1102 = 5'h11 == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_1023; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_1103 = 5'h11 == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_1024; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1104 = 5'h11 == cache_state ? 1'h0 : _GEN_1025; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_1105 = 5'h11 == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_1026; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1106 = 5'h11 == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_1027; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1107 = 5'h11 == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_1028; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_1108 = 5'h11 == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_1029; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1109 = 5'h11 == cache_state ? 1'h0 : _GEN_1030; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_1110 = 5'h11 == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_1031; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1111 = 5'h11 == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_1032; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1112 = 5'h11 == cache_state ? 1'h0 : _GEN_1033; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_1125 = 5'h11 == cache_state ? data_mem_0_io_data_read_data : _GEN_1046; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_1126 = 5'h11 == cache_state ? 1'h0 : _GEN_1047; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_1127 = 5'h11 == cache_state ? data_mem_1_io_data_read_data : _GEN_1048; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_1128 = 5'h11 == cache_state ? 1'h0 : _GEN_1049; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_1129 = 5'h11 == cache_state ? data_mem_2_io_data_read_data : _GEN_1050; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_1130 = 5'h11 == cache_state ? 1'h0 : _GEN_1051; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_1131 = 5'h11 == cache_state ? data_mem_3_io_data_read_data : _GEN_1052; // @[cache_single_port.scala 200:28 146:43]
-  wire [1:0] _GEN_1140 = 5'h11 == cache_state ? replace : _GEN_1061; // @[cache_single_port.scala 200:28 109:30]
-  wire [31:0] _GEN_1141 = 5'h11 == cache_state ? refill_addr : _GEN_1062; // @[cache_single_port.scala 200:28 110:34]
-  wire  _GEN_1144 = 5'h11 == cache_state ? _GEN_0 : _GEN_1065; // @[cache_single_port.scala 200:28]
-  wire [5:0] _GEN_1145 = 5'hf == cache_state ? flush_loop : io_cpu_request_addr[9:4]; // @[cache_single_port.scala 200:28 142:48]
-  wire  _GEN_1146 = 5'hf == cache_state ? 1'h0 : _GEN_1112; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1148 = 5'hf == cache_state ? 1'h0 : _GEN_1126; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1150 = 5'hf == cache_state ? 1'h0 : _GEN_1128; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1152 = 5'hf == cache_state ? 1'h0 : _GEN_1130; // @[cache_single_port.scala 200:28]
-  wire [4:0] _GEN_1153 = 5'hf == cache_state ? _GEN_150 : _GEN_1067; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1160 = 5'hf == cache_state ? _GEN_151 : _GEN_1144; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1166 = 5'hf == cache_state ? 1'h0 : _GEN_1072; // @[cache_single_port.scala 160:28 200:28]
-  wire [1:0] _GEN_1168 = 5'hf == cache_state ? 2'h3 : _GEN_1074; // @[cache_single_port.scala 200:28 163:32]
-  wire [31:0] _GEN_1169 = 5'hf == cache_state ? cpu_request_addr_reg : _GEN_1075; // @[cache_single_port.scala 200:28 161:32]
-  wire [63:0] _GEN_1174 = 5'hf == cache_state ? 64'h0 : _GEN_1080; // @[cache_single_port.scala 200:28 151:30]
-  wire  _GEN_1175 = 5'hf == cache_state ? 1'h0 : _GEN_1081; // @[cache_single_port.scala 172:27 200:28]
-  wire  _GEN_1176 = 5'hf == cache_state ? 1'h0 : _GEN_1082; // @[cache_single_port.scala 200:28 150:31]
-  wire  _GEN_1183 = 5'hf == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_1092; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_1184 = 5'hf == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_1093; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1185 = 5'hf == cache_state ? 1'h0 : _GEN_1094; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_1186 = 5'hf == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_1095; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1187 = 5'hf == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_1096; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1188 = 5'hf == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_1097; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_1189 = 5'hf == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_1098; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1190 = 5'hf == cache_state ? 1'h0 : _GEN_1099; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_1191 = 5'hf == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_1100; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1192 = 5'hf == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_1101; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1193 = 5'hf == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_1102; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_1194 = 5'hf == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_1103; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1195 = 5'hf == cache_state ? 1'h0 : _GEN_1104; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_1196 = 5'hf == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_1105; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1197 = 5'hf == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_1106; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1198 = 5'hf == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_1107; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_1199 = 5'hf == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_1108; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1200 = 5'hf == cache_state ? 1'h0 : _GEN_1109; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_1201 = 5'hf == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_1110; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1202 = 5'hf == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_1111; // @[cache_single_port.scala 200:28 145:41]
-  wire [127:0] _GEN_1213 = 5'hf == cache_state ? data_mem_0_io_data_read_data : _GEN_1125; // @[cache_single_port.scala 200:28 146:43]
-  wire [127:0] _GEN_1214 = 5'hf == cache_state ? data_mem_1_io_data_read_data : _GEN_1127; // @[cache_single_port.scala 200:28 146:43]
-  wire [127:0] _GEN_1215 = 5'hf == cache_state ? data_mem_2_io_data_read_data : _GEN_1129; // @[cache_single_port.scala 200:28 146:43]
-  wire [127:0] _GEN_1216 = 5'hf == cache_state ? data_mem_3_io_data_read_data : _GEN_1131; // @[cache_single_port.scala 200:28 146:43]
-  wire [1:0] _GEN_1225 = 5'hf == cache_state ? replace : _GEN_1140; // @[cache_single_port.scala 200:28 109:30]
-  wire [31:0] _GEN_1226 = 5'hf == cache_state ? refill_addr : _GEN_1141; // @[cache_single_port.scala 200:28 110:34]
-  wire [5:0] _GEN_1228 = 5'h10 == cache_state ? flush_loop : _GEN_1145; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1229 = 5'h10 == cache_state ? 1'h0 : _GEN_1146; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1231 = 5'h10 == cache_state ? 1'h0 : _GEN_1148; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1233 = 5'h10 == cache_state ? 1'h0 : _GEN_1150; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1235 = 5'h10 == cache_state ? 1'h0 : _GEN_1152; // @[cache_single_port.scala 200:28]
-  wire [4:0] _GEN_1239 = 5'h10 == cache_state ? 5'h10 : _GEN_1153; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1246 = 5'h10 == cache_state ? _GEN_0 : _GEN_1160; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1252 = 5'h10 == cache_state ? 1'h0 : _GEN_1166; // @[cache_single_port.scala 160:28 200:28]
-  wire [1:0] _GEN_1254 = 5'h10 == cache_state ? 2'h3 : _GEN_1168; // @[cache_single_port.scala 200:28 163:32]
-  wire [31:0] _GEN_1255 = 5'h10 == cache_state ? cpu_request_addr_reg : _GEN_1169; // @[cache_single_port.scala 200:28 161:32]
-  wire [63:0] _GEN_1257 = 5'h10 == cache_state ? 64'h0 : _GEN_1174; // @[cache_single_port.scala 200:28 151:30]
-  wire  _GEN_1258 = 5'h10 == cache_state ? 1'h0 : _GEN_1175; // @[cache_single_port.scala 172:27 200:28]
-  wire  _GEN_1259 = 5'h10 == cache_state ? 1'h0 : _GEN_1176; // @[cache_single_port.scala 200:28 150:31]
-  wire  _GEN_1266 = 5'h10 == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_1183; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_1267 = 5'h10 == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_1184; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1268 = 5'h10 == cache_state ? 1'h0 : _GEN_1185; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_1269 = 5'h10 == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_1186; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1270 = 5'h10 == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_1187; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1271 = 5'h10 == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_1188; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_1272 = 5'h10 == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_1189; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1273 = 5'h10 == cache_state ? 1'h0 : _GEN_1190; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_1274 = 5'h10 == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_1191; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1275 = 5'h10 == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_1192; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1276 = 5'h10 == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_1193; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_1277 = 5'h10 == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_1194; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1278 = 5'h10 == cache_state ? 1'h0 : _GEN_1195; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_1279 = 5'h10 == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_1196; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1280 = 5'h10 == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_1197; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1281 = 5'h10 == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_1198; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_1282 = 5'h10 == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_1199; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1283 = 5'h10 == cache_state ? 1'h0 : _GEN_1200; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_1284 = 5'h10 == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_1201; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1285 = 5'h10 == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_1202; // @[cache_single_port.scala 200:28 145:41]
-  wire [127:0] _GEN_1296 = 5'h10 == cache_state ? data_mem_0_io_data_read_data : _GEN_1213; // @[cache_single_port.scala 200:28 146:43]
-  wire [127:0] _GEN_1297 = 5'h10 == cache_state ? data_mem_1_io_data_read_data : _GEN_1214; // @[cache_single_port.scala 200:28 146:43]
-  wire [127:0] _GEN_1298 = 5'h10 == cache_state ? data_mem_2_io_data_read_data : _GEN_1215; // @[cache_single_port.scala 200:28 146:43]
-  wire [127:0] _GEN_1299 = 5'h10 == cache_state ? data_mem_3_io_data_read_data : _GEN_1216; // @[cache_single_port.scala 200:28 146:43]
-  wire [1:0] _GEN_1308 = 5'h10 == cache_state ? replace : _GEN_1225; // @[cache_single_port.scala 200:28 109:30]
-  wire [31:0] _GEN_1309 = 5'h10 == cache_state ? refill_addr : _GEN_1226; // @[cache_single_port.scala 200:28 110:34]
-  wire [5:0] _GEN_1311 = 5'he == cache_state ? flush_loop : cpu_request_addr_index; // @[cache_single_port.scala 200:28]
-  wire [21:0] _GEN_1323 = 5'he == cache_state ? _GEN_107 : _GEN_1267; // @[cache_single_port.scala 200:28]
-  wire [7:0] _GEN_1324 = 5'he == cache_state ? 8'h0 : _GEN_1269; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1325 = 5'he == cache_state ? 1'h0 : _GEN_1266; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1326 = 5'he == cache_state ? 1'h0 : _GEN_1270; // @[cache_single_port.scala 200:28]
-  wire [21:0] _GEN_1328 = 5'he == cache_state ? _GEN_110 : _GEN_1272; // @[cache_single_port.scala 200:28]
-  wire [7:0] _GEN_1329 = 5'he == cache_state ? 8'h0 : _GEN_1274; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1330 = 5'he == cache_state ? 1'h0 : _GEN_1271; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1331 = 5'he == cache_state ? 1'h0 : _GEN_1275; // @[cache_single_port.scala 200:28]
-  wire [21:0] _GEN_1333 = 5'he == cache_state ? _GEN_113 : _GEN_1277; // @[cache_single_port.scala 200:28]
-  wire [7:0] _GEN_1334 = 5'he == cache_state ? 8'h0 : _GEN_1279; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1335 = 5'he == cache_state ? 1'h0 : _GEN_1276; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1336 = 5'he == cache_state ? 1'h0 : _GEN_1280; // @[cache_single_port.scala 200:28]
-  wire [21:0] _GEN_1338 = 5'he == cache_state ? _GEN_116 : _GEN_1282; // @[cache_single_port.scala 200:28]
-  wire [7:0] _GEN_1339 = 5'he == cache_state ? 8'h0 : _GEN_1284; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1340 = 5'he == cache_state ? 1'h0 : _GEN_1281; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1341 = 5'he == cache_state ? 1'h0 : _GEN_1285; // @[cache_single_port.scala 200:28]
-  wire [5:0] _GEN_1342 = 5'he == cache_state ? io_cpu_request_addr[9:4] : _GEN_1228; // @[cache_single_port.scala 200:28 142:48]
-  wire  _GEN_1343 = 5'he == cache_state ? 1'h0 : _GEN_1229; // @[cache_single_port.scala 200:28 144:45]
-  wire  _GEN_1345 = 5'he == cache_state ? 1'h0 : _GEN_1231; // @[cache_single_port.scala 200:28 144:45]
-  wire  _GEN_1347 = 5'he == cache_state ? 1'h0 : _GEN_1233; // @[cache_single_port.scala 200:28 144:45]
-  wire  _GEN_1349 = 5'he == cache_state ? 1'h0 : _GEN_1235; // @[cache_single_port.scala 200:28 144:45]
-  wire  _GEN_1361 = 5'he == cache_state ? 1'h0 : _GEN_1252; // @[cache_single_port.scala 160:28 200:28]
-  wire [1:0] _GEN_1363 = 5'he == cache_state ? 2'h3 : _GEN_1254; // @[cache_single_port.scala 200:28 163:32]
-  wire [31:0] _GEN_1364 = 5'he == cache_state ? cpu_request_addr_reg : _GEN_1255; // @[cache_single_port.scala 200:28 161:32]
-  wire [63:0] _GEN_1366 = 5'he == cache_state ? 64'h0 : _GEN_1257; // @[cache_single_port.scala 200:28 151:30]
-  wire  _GEN_1367 = 5'he == cache_state ? 1'h0 : _GEN_1258; // @[cache_single_port.scala 172:27 200:28]
-  wire  _GEN_1368 = 5'he == cache_state ? 1'h0 : _GEN_1259; // @[cache_single_port.scala 200:28 150:31]
-  wire [127:0] _GEN_1380 = 5'he == cache_state ? data_mem_0_io_data_read_data : _GEN_1296; // @[cache_single_port.scala 200:28 146:43]
-  wire [127:0] _GEN_1381 = 5'he == cache_state ? data_mem_1_io_data_read_data : _GEN_1297; // @[cache_single_port.scala 200:28 146:43]
-  wire [127:0] _GEN_1382 = 5'he == cache_state ? data_mem_2_io_data_read_data : _GEN_1298; // @[cache_single_port.scala 200:28 146:43]
-  wire [127:0] _GEN_1383 = 5'he == cache_state ? data_mem_3_io_data_read_data : _GEN_1299; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_1397 = 5'hd == cache_state ? flush_over : _GEN_1368; // @[cache_single_port.scala 200:28]
-  wire [5:0] _GEN_1398 = 5'hd == cache_state ? cpu_request_addr_index : _GEN_1311; // @[cache_single_port.scala 200:28 141:47]
-  wire  _GEN_1407 = 5'hd == cache_state ? 1'h0 : 5'he == cache_state | _GEN_1268; // @[cache_single_port.scala 200:28 143:44]
-  wire [21:0] _GEN_1408 = 5'hd == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_1323; // @[cache_single_port.scala 200:28 145:41]
-  wire [7:0] _GEN_1409 = 5'hd == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_1324; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1410 = 5'hd == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_1325; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1411 = 5'hd == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_1326; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1412 = 5'hd == cache_state ? 1'h0 : 5'he == cache_state | _GEN_1273; // @[cache_single_port.scala 200:28 143:44]
-  wire [21:0] _GEN_1413 = 5'hd == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_1328; // @[cache_single_port.scala 200:28 145:41]
-  wire [7:0] _GEN_1414 = 5'hd == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_1329; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1415 = 5'hd == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_1330; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1416 = 5'hd == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_1331; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1417 = 5'hd == cache_state ? 1'h0 : 5'he == cache_state | _GEN_1278; // @[cache_single_port.scala 200:28 143:44]
-  wire [21:0] _GEN_1418 = 5'hd == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_1333; // @[cache_single_port.scala 200:28 145:41]
-  wire [7:0] _GEN_1419 = 5'hd == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_1334; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1420 = 5'hd == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_1335; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1421 = 5'hd == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_1336; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1422 = 5'hd == cache_state ? 1'h0 : 5'he == cache_state | _GEN_1283; // @[cache_single_port.scala 200:28 143:44]
-  wire [21:0] _GEN_1423 = 5'hd == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_1338; // @[cache_single_port.scala 200:28 145:41]
-  wire [7:0] _GEN_1424 = 5'hd == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_1339; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1425 = 5'hd == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_1340; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1426 = 5'hd == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_1341; // @[cache_single_port.scala 200:28 145:41]
-  wire [5:0] _GEN_1427 = 5'hd == cache_state ? io_cpu_request_addr[9:4] : _GEN_1342; // @[cache_single_port.scala 200:28 142:48]
-  wire  _GEN_1428 = 5'hd == cache_state ? 1'h0 : _GEN_1343; // @[cache_single_port.scala 200:28 144:45]
-  wire  _GEN_1430 = 5'hd == cache_state ? 1'h0 : _GEN_1345; // @[cache_single_port.scala 200:28 144:45]
-  wire  _GEN_1432 = 5'hd == cache_state ? 1'h0 : _GEN_1347; // @[cache_single_port.scala 200:28 144:45]
-  wire  _GEN_1434 = 5'hd == cache_state ? 1'h0 : _GEN_1349; // @[cache_single_port.scala 200:28 144:45]
-  wire  _GEN_1446 = 5'hd == cache_state ? 1'h0 : _GEN_1361; // @[cache_single_port.scala 160:28 200:28]
-  wire [1:0] _GEN_1448 = 5'hd == cache_state ? 2'h3 : _GEN_1363; // @[cache_single_port.scala 200:28 163:32]
-  wire [31:0] _GEN_1449 = 5'hd == cache_state ? cpu_request_addr_reg : _GEN_1364; // @[cache_single_port.scala 200:28 161:32]
-  wire [63:0] _GEN_1451 = 5'hd == cache_state ? 64'h0 : _GEN_1366; // @[cache_single_port.scala 200:28 151:30]
-  wire  _GEN_1452 = 5'hd == cache_state ? 1'h0 : _GEN_1367; // @[cache_single_port.scala 172:27 200:28]
-  wire [127:0] _GEN_1464 = 5'hd == cache_state ? data_mem_0_io_data_read_data : _GEN_1380; // @[cache_single_port.scala 200:28 146:43]
-  wire [127:0] _GEN_1465 = 5'hd == cache_state ? data_mem_1_io_data_read_data : _GEN_1381; // @[cache_single_port.scala 200:28 146:43]
-  wire [127:0] _GEN_1466 = 5'hd == cache_state ? data_mem_2_io_data_read_data : _GEN_1382; // @[cache_single_port.scala 200:28 146:43]
-  wire [127:0] _GEN_1467 = 5'hd == cache_state ? data_mem_3_io_data_read_data : _GEN_1383; // @[cache_single_port.scala 200:28 146:43]
+  wire  _T_108 = 2'h0 == max; // @[cache_single_port.scala 487:50]
+  wire [3:0] _GEN_372 = ~tag_mem_0_io_tag_read_valid | ~tag_mem_0_io_tag_read_dirty ? 4'h9 : 4'ha; // @[cache_single_port.scala 493:119 494:68 497:68]
+  wire  _GEN_375 = 2'h0 == max | tag_mem_0_io_tag_read_valid; // @[cache_single_port.scala 150:41 487:58 489:79]
+  wire  _GEN_376 = 2'h0 == max ? 1'h0 : tag_mem_0_io_tag_read_dirty; // @[cache_single_port.scala 150:41 487:58 490:79]
+  wire [21:0] _GEN_377 = 2'h0 == max ? cpu_request_addr_tag : tag_mem_0_io_tag_read_tag; // @[cache_single_port.scala 150:41 487:58 491:77]
+  wire [7:0] _GEN_378 = 2'h0 == max ? 8'h0 : tag_mem_0_io_tag_read_visit; // @[cache_single_port.scala 150:41 487:58 492:79]
+  wire [3:0] _GEN_379 = 2'h0 == max ? _GEN_372 : 4'h0; // @[cache_single_port.scala 487:58]
+  wire  _T_112 = 2'h1 == max; // @[cache_single_port.scala 487:50]
+  wire [3:0] _GEN_381 = _max_T_2 | ~tag_mem_1_io_tag_read_dirty ? 4'h9 : 4'ha; // @[cache_single_port.scala 493:119 494:68 497:68]
+  wire  _GEN_384 = 2'h1 == max | tag_mem_1_io_tag_read_valid; // @[cache_single_port.scala 150:41 487:58 489:79]
+  wire  _GEN_385 = 2'h1 == max ? 1'h0 : tag_mem_1_io_tag_read_dirty; // @[cache_single_port.scala 150:41 487:58 490:79]
+  wire [21:0] _GEN_386 = 2'h1 == max ? cpu_request_addr_tag : tag_mem_1_io_tag_read_tag; // @[cache_single_port.scala 150:41 487:58 491:77]
+  wire [7:0] _GEN_387 = 2'h1 == max ? 8'h0 : tag_mem_1_io_tag_read_visit; // @[cache_single_port.scala 150:41 487:58 492:79]
+  wire [3:0] _GEN_388 = 2'h1 == max ? _GEN_381 : _GEN_379; // @[cache_single_port.scala 487:58]
+  wire  _T_116 = 2'h2 == max; // @[cache_single_port.scala 487:50]
+  wire [3:0] _GEN_390 = _max_T_3 | ~tag_mem_2_io_tag_read_dirty ? 4'h9 : 4'ha; // @[cache_single_port.scala 493:119 494:68 497:68]
+  wire  _GEN_393 = 2'h2 == max | tag_mem_2_io_tag_read_valid; // @[cache_single_port.scala 150:41 487:58 489:79]
+  wire  _GEN_394 = 2'h2 == max ? 1'h0 : tag_mem_2_io_tag_read_dirty; // @[cache_single_port.scala 150:41 487:58 490:79]
+  wire [21:0] _GEN_395 = 2'h2 == max ? cpu_request_addr_tag : tag_mem_2_io_tag_read_tag; // @[cache_single_port.scala 150:41 487:58 491:77]
+  wire [7:0] _GEN_396 = 2'h2 == max ? 8'h0 : tag_mem_2_io_tag_read_visit; // @[cache_single_port.scala 150:41 487:58 492:79]
+  wire [3:0] _GEN_397 = 2'h2 == max ? _GEN_390 : _GEN_388; // @[cache_single_port.scala 487:58]
+  wire  _T_120 = 2'h3 == max; // @[cache_single_port.scala 487:50]
+  wire [3:0] _GEN_399 = _max_T_4 | ~tag_mem_3_io_tag_read_dirty ? 4'h9 : 4'ha; // @[cache_single_port.scala 493:119 494:68 497:68]
+  wire  _GEN_402 = 2'h3 == max | tag_mem_3_io_tag_read_valid; // @[cache_single_port.scala 150:41 487:58 489:79]
+  wire  _GEN_403 = 2'h3 == max ? 1'h0 : tag_mem_3_io_tag_read_dirty; // @[cache_single_port.scala 150:41 487:58 490:79]
+  wire [21:0] _GEN_404 = 2'h3 == max ? cpu_request_addr_tag : tag_mem_3_io_tag_read_tag; // @[cache_single_port.scala 150:41 487:58 491:77]
+  wire [7:0] _GEN_405 = 2'h3 == max ? 8'h0 : tag_mem_3_io_tag_read_visit; // @[cache_single_port.scala 150:41 487:58 492:79]
+  wire [3:0] _GEN_406 = 2'h3 == max ? _GEN_399 : _GEN_397; // @[cache_single_port.scala 487:58]
+  wire  _GEN_408 = 2'h0 != max & tag_mem_0_io_tag_read_valid | _T_108; // @[cache_single_port.scala 503:92 504:76]
+  wire  _GEN_409 = 2'h0 != max & tag_mem_0_io_tag_read_valid | _GEN_375; // @[cache_single_port.scala 503:92 505:79]
+  wire  _GEN_410 = 2'h0 != max & tag_mem_0_io_tag_read_valid ? tag_mem_0_io_tag_read_dirty : _GEN_376; // @[cache_single_port.scala 503:92 506:79]
+  wire [7:0] _GEN_411 = 2'h0 != max & tag_mem_0_io_tag_read_valid ? _tag_mem_0_io_tag_write_visit_T_4 : _GEN_378; // @[cache_single_port.scala 503:92 507:79]
+  wire [21:0] _GEN_412 = 2'h0 != max & tag_mem_0_io_tag_read_valid ? tag_mem_0_io_tag_read_tag : _GEN_377; // @[cache_single_port.scala 503:92 508:77]
+  wire  _GEN_413 = 2'h1 != max & tag_mem_1_io_tag_read_valid | _T_112; // @[cache_single_port.scala 503:92 504:76]
+  wire  _GEN_414 = 2'h1 != max & tag_mem_1_io_tag_read_valid | _GEN_384; // @[cache_single_port.scala 503:92 505:79]
+  wire  _GEN_415 = 2'h1 != max & tag_mem_1_io_tag_read_valid ? tag_mem_1_io_tag_read_dirty : _GEN_385; // @[cache_single_port.scala 503:92 506:79]
+  wire [7:0] _GEN_416 = 2'h1 != max & tag_mem_1_io_tag_read_valid ? _tag_mem_1_io_tag_write_visit_T_4 : _GEN_387; // @[cache_single_port.scala 503:92 507:79]
+  wire [21:0] _GEN_417 = 2'h1 != max & tag_mem_1_io_tag_read_valid ? tag_mem_1_io_tag_read_tag : _GEN_386; // @[cache_single_port.scala 503:92 508:77]
+  wire  _GEN_418 = 2'h2 != max & tag_mem_2_io_tag_read_valid | _T_116; // @[cache_single_port.scala 503:92 504:76]
+  wire  _GEN_419 = 2'h2 != max & tag_mem_2_io_tag_read_valid | _GEN_393; // @[cache_single_port.scala 503:92 505:79]
+  wire  _GEN_420 = 2'h2 != max & tag_mem_2_io_tag_read_valid ? tag_mem_2_io_tag_read_dirty : _GEN_394; // @[cache_single_port.scala 503:92 506:79]
+  wire [7:0] _GEN_421 = 2'h2 != max & tag_mem_2_io_tag_read_valid ? _tag_mem_2_io_tag_write_visit_T_4 : _GEN_396; // @[cache_single_port.scala 503:92 507:79]
+  wire [21:0] _GEN_422 = 2'h2 != max & tag_mem_2_io_tag_read_valid ? tag_mem_2_io_tag_read_tag : _GEN_395; // @[cache_single_port.scala 503:92 508:77]
+  wire  _GEN_423 = 2'h3 != max & tag_mem_3_io_tag_read_valid | _T_120; // @[cache_single_port.scala 503:92 504:76]
+  wire  _GEN_424 = 2'h3 != max & tag_mem_3_io_tag_read_valid | _GEN_402; // @[cache_single_port.scala 503:92 505:79]
+  wire  _GEN_425 = 2'h3 != max & tag_mem_3_io_tag_read_valid ? tag_mem_3_io_tag_read_dirty : _GEN_403; // @[cache_single_port.scala 503:92 506:79]
+  wire [7:0] _GEN_426 = 2'h3 != max & tag_mem_3_io_tag_read_valid ? _tag_mem_3_io_tag_write_visit_T_4 : _GEN_405; // @[cache_single_port.scala 503:92 507:79]
+  wire [21:0] _GEN_427 = 2'h3 != max & tag_mem_3_io_tag_read_valid ? tag_mem_3_io_tag_read_tag : _GEN_404; // @[cache_single_port.scala 503:92 508:77]
+  wire [63:0] _GEN_429 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _io_cpu_response_data_T_14 : 64'h0; // @[cache_single_port.scala 156:30 407:51]
+  wire [3:0] _GEN_430 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 4'h0 : _GEN_406; // @[cache_single_port.scala 407:51]
+  wire  _GEN_431 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_189 : _GEN_410; // @[cache_single_port.scala 407:51]
+  wire [21:0] _GEN_432 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? tag_mem_0_io_tag_read_tag : _GEN_412; // @[cache_single_port.scala 407:51 429:69]
+  wire  _GEN_433 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_186 : _GEN_408; // @[cache_single_port.scala 407:51]
+  wire [7:0] _GEN_434 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_187 : _GEN_411; // @[cache_single_port.scala 407:51]
+  wire  _GEN_435 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_186 : _GEN_409; // @[cache_single_port.scala 407:51]
+  wire  _GEN_436 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_197 : _GEN_415; // @[cache_single_port.scala 407:51]
+  wire [21:0] _GEN_437 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? tag_mem_1_io_tag_read_tag : _GEN_417; // @[cache_single_port.scala 407:51 429:69]
+  wire  _GEN_438 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_194 : _GEN_413; // @[cache_single_port.scala 407:51]
+  wire [7:0] _GEN_439 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_195 : _GEN_416; // @[cache_single_port.scala 407:51]
+  wire  _GEN_440 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_194 : _GEN_414; // @[cache_single_port.scala 407:51]
+  wire  _GEN_441 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_205 : _GEN_420; // @[cache_single_port.scala 407:51]
+  wire [21:0] _GEN_442 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? tag_mem_2_io_tag_read_tag : _GEN_422; // @[cache_single_port.scala 407:51 429:69]
+  wire  _GEN_443 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_202 : _GEN_418; // @[cache_single_port.scala 407:51]
+  wire [7:0] _GEN_444 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_203 : _GEN_421; // @[cache_single_port.scala 407:51]
+  wire  _GEN_445 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_202 : _GEN_419; // @[cache_single_port.scala 407:51]
+  wire  _GEN_446 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_213 : _GEN_425; // @[cache_single_port.scala 407:51]
+  wire [21:0] _GEN_447 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? tag_mem_3_io_tag_read_tag : _GEN_427; // @[cache_single_port.scala 407:51 429:69]
+  wire  _GEN_448 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_210 : _GEN_423; // @[cache_single_port.scala 407:51]
+  wire [7:0] _GEN_449 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_211 : _GEN_426; // @[cache_single_port.scala 407:51]
+  wire  _GEN_450 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_210 : _GEN_424; // @[cache_single_port.scala 407:51]
+  wire [127:0] _GEN_464 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_355 : data_mem_0_io_data_read_data; // @[cache_single_port.scala 151:43 407:51]
+  wire [127:0] _GEN_466 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_357 : data_mem_1_io_data_read_data; // @[cache_single_port.scala 151:43 407:51]
+  wire [127:0] _GEN_468 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_359 : data_mem_2_io_data_read_data; // @[cache_single_port.scala 151:43 407:51]
+  wire [127:0] _GEN_470 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_361 : data_mem_3_io_data_read_data; // @[cache_single_port.scala 151:43 407:51]
+  wire [1:0] _GEN_479 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? replace : max; // @[cache_single_port.scala 114:30 407:51]
+  wire [31:0] _GEN_480 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? refill_addr : _refill_addr_T_1; // @[cache_single_port.scala 115:34 407:51 484:45]
+  wire [3:0] _GEN_482 = io_mem_io_ar_ready ? 4'h8 : 4'h9; // @[cache_single_port.scala 521:36 523:49 524:44]
+  wire [127:0] _GEN_487 = 2'h0 == replace ? _data_mem_0_io_data_write_data_T : data_mem_0_io_data_read_data; // @[cache_single_port.scala 151:43 534:62 537:80]
+  wire [127:0] _GEN_493 = 2'h1 == replace ? _data_mem_0_io_data_write_data_T : data_mem_1_io_data_read_data; // @[cache_single_port.scala 151:43 534:62 537:80]
+  wire [127:0] _GEN_499 = 2'h2 == replace ? _data_mem_0_io_data_write_data_T : data_mem_2_io_data_read_data; // @[cache_single_port.scala 151:43 534:62 537:80]
+  wire [127:0] _GEN_505 = 2'h3 == replace ? _data_mem_0_io_data_write_data_T : data_mem_3_io_data_read_data; // @[cache_single_port.scala 151:43 534:62 537:80]
+  wire [127:0] _GEN_509 = io_mem_io_r_valid ? _GEN_487 : data_mem_0_io_data_read_data; // @[cache_single_port.scala 151:43 532:48]
+  wire  _GEN_510 = io_mem_io_r_valid & _T_141; // @[cache_single_port.scala 149:45 532:48]
+  wire [127:0] _GEN_511 = io_mem_io_r_valid ? _GEN_493 : data_mem_1_io_data_read_data; // @[cache_single_port.scala 151:43 532:48]
+  wire  _GEN_512 = io_mem_io_r_valid & _T_144; // @[cache_single_port.scala 149:45 532:48]
+  wire [127:0] _GEN_513 = io_mem_io_r_valid ? _GEN_499 : data_mem_2_io_data_read_data; // @[cache_single_port.scala 151:43 532:48]
+  wire  _GEN_514 = io_mem_io_r_valid & _T_147; // @[cache_single_port.scala 149:45 532:48]
+  wire [127:0] _GEN_515 = io_mem_io_r_valid ? _GEN_505 : data_mem_3_io_data_read_data; // @[cache_single_port.scala 151:43 532:48]
+  wire  _GEN_516 = io_mem_io_r_valid & _T_150; // @[cache_single_port.scala 149:45 532:48]
+  wire [3:0] _GEN_517 = io_mem_io_r_bits_last ? 4'h6 : 4'h8; // @[cache_single_port.scala 531:36 545:52 546:44]
+  wire  _GEN_518 = io_mem_io_r_bits_last ? 1'h0 : _GEN_0; // @[cache_single_port.scala 545:52 547:39]
+  wire [3:0] _GEN_532 = last ? 4'hb : 4'h7; // @[cache_single_port.scala 572:35 562:36 573:44]
+  wire [3:0] _GEN_535 = 5'hb == cache_state ? 4'hb : 4'h0; // @[cache_single_port.scala 205:28]
+  wire [3:0] _GEN_536 = 5'h7 == cache_state ? _GEN_532 : _GEN_535; // @[cache_single_port.scala 205:28]
+  wire  _GEN_543 = 5'h7 == cache_state ? _GEN_151 : _GEN_0; // @[cache_single_port.scala 205:28]
+  wire [3:0] _GEN_548 = 5'ha == cache_state ? 4'ha : _GEN_536; // @[cache_single_port.scala 205:28]
+  wire  _GEN_555 = 5'ha == cache_state ? _GEN_0 : _GEN_543; // @[cache_single_port.scala 205:28]
+  wire [3:0] _GEN_558 = 5'h8 == cache_state ? _GEN_517 : _GEN_548; // @[cache_single_port.scala 205:28]
+  wire [127:0] _GEN_561 = 5'h8 == cache_state ? _GEN_509 : data_mem_0_io_data_read_data; // @[cache_single_port.scala 205:28 151:43]
+  wire [127:0] _GEN_563 = 5'h8 == cache_state ? _GEN_511 : data_mem_1_io_data_read_data; // @[cache_single_port.scala 205:28 151:43]
+  wire [127:0] _GEN_565 = 5'h8 == cache_state ? _GEN_513 : data_mem_2_io_data_read_data; // @[cache_single_port.scala 205:28 151:43]
+  wire [127:0] _GEN_567 = 5'h8 == cache_state ? _GEN_515 : data_mem_3_io_data_read_data; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_570 = 5'h8 == cache_state ? _GEN_518 : _GEN_555; // @[cache_single_port.scala 205:28]
+  wire [3:0] _GEN_580 = 5'h9 == cache_state ? _GEN_482 : _GEN_558; // @[cache_single_port.scala 205:28]
+  wire [31:0] _GEN_581 = 5'h9 == cache_state ? refill_addr : cpu_request_addr_reg; // @[cache_single_port.scala 205:28 166:32 522:48]
+  wire  _GEN_582 = 5'h9 == cache_state ? 1'h0 : 5'h8 == cache_state; // @[cache_single_port.scala 177:27 205:28]
+  wire [127:0] _GEN_585 = 5'h9 == cache_state ? data_mem_0_io_data_read_data : _GEN_561; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_586 = 5'h9 == cache_state ? 1'h0 : 5'h8 == cache_state & _GEN_510; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_587 = 5'h9 == cache_state ? data_mem_1_io_data_read_data : _GEN_563; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_588 = 5'h9 == cache_state ? 1'h0 : 5'h8 == cache_state & _GEN_512; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_589 = 5'h9 == cache_state ? data_mem_2_io_data_read_data : _GEN_565; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_590 = 5'h9 == cache_state ? 1'h0 : 5'h8 == cache_state & _GEN_514; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_591 = 5'h9 == cache_state ? data_mem_3_io_data_read_data : _GEN_567; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_592 = 5'h9 == cache_state ? 1'h0 : 5'h8 == cache_state & _GEN_516; // @[cache_single_port.scala 205:28 149:45]
+  wire  _GEN_594 = 5'h9 == cache_state ? _GEN_0 : _GEN_570; // @[cache_single_port.scala 205:28]
+  wire [3:0] _GEN_603 = 5'hc == cache_state ? 4'h0 : _GEN_580; // @[cache_single_port.scala 205:28 515:36]
+  wire  _GEN_604 = 5'hc == cache_state ? 1'h0 : 5'h9 == cache_state; // @[cache_single_port.scala 165:28 205:28]
+  wire [31:0] _GEN_606 = 5'hc == cache_state ? cpu_request_addr_reg : _GEN_581; // @[cache_single_port.scala 205:28 166:32]
+  wire  _GEN_607 = 5'hc == cache_state ? 1'h0 : _GEN_582; // @[cache_single_port.scala 177:27 205:28]
+  wire [127:0] _GEN_610 = 5'hc == cache_state ? data_mem_0_io_data_read_data : _GEN_585; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_611 = 5'hc == cache_state ? 1'h0 : _GEN_586; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_612 = 5'hc == cache_state ? data_mem_1_io_data_read_data : _GEN_587; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_613 = 5'hc == cache_state ? 1'h0 : _GEN_588; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_614 = 5'hc == cache_state ? data_mem_2_io_data_read_data : _GEN_589; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_615 = 5'hc == cache_state ? 1'h0 : _GEN_590; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_616 = 5'hc == cache_state ? data_mem_3_io_data_read_data : _GEN_591; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_617 = 5'hc == cache_state ? 1'h0 : _GEN_592; // @[cache_single_port.scala 205:28 149:45]
+  wire  _GEN_619 = 5'hc == cache_state ? _GEN_0 : _GEN_594; // @[cache_single_port.scala 205:28]
+  wire  _GEN_632 = 5'h6 == cache_state ? _T_91 : 5'hc == cache_state; // @[cache_single_port.scala 205:28]
+  wire [63:0] _GEN_633 = 5'h6 == cache_state ? _GEN_429 : 64'h0; // @[cache_single_port.scala 205:28 156:30]
+  wire [3:0] _GEN_634 = 5'h6 == cache_state ? _GEN_430 : _GEN_603; // @[cache_single_port.scala 205:28]
+  wire  _GEN_635 = 5'h6 == cache_state ? _GEN_431 : tag_mem_0_io_tag_read_dirty; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_636 = 5'h6 == cache_state ? _GEN_432 : tag_mem_0_io_tag_read_tag; // @[cache_single_port.scala 205:28 150:41]
+  wire [7:0] _GEN_638 = 5'h6 == cache_state ? _GEN_434 : tag_mem_0_io_tag_read_visit; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_639 = 5'h6 == cache_state ? _GEN_435 : tag_mem_0_io_tag_read_valid; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_640 = 5'h6 == cache_state ? _GEN_436 : tag_mem_1_io_tag_read_dirty; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_641 = 5'h6 == cache_state ? _GEN_437 : tag_mem_1_io_tag_read_tag; // @[cache_single_port.scala 205:28 150:41]
+  wire [7:0] _GEN_643 = 5'h6 == cache_state ? _GEN_439 : tag_mem_1_io_tag_read_visit; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_644 = 5'h6 == cache_state ? _GEN_440 : tag_mem_1_io_tag_read_valid; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_645 = 5'h6 == cache_state ? _GEN_441 : tag_mem_2_io_tag_read_dirty; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_646 = 5'h6 == cache_state ? _GEN_442 : tag_mem_2_io_tag_read_tag; // @[cache_single_port.scala 205:28 150:41]
+  wire [7:0] _GEN_648 = 5'h6 == cache_state ? _GEN_444 : tag_mem_2_io_tag_read_visit; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_649 = 5'h6 == cache_state ? _GEN_445 : tag_mem_2_io_tag_read_valid; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_650 = 5'h6 == cache_state ? _GEN_446 : tag_mem_3_io_tag_read_dirty; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_651 = 5'h6 == cache_state ? _GEN_447 : tag_mem_3_io_tag_read_tag; // @[cache_single_port.scala 205:28 150:41]
+  wire [7:0] _GEN_653 = 5'h6 == cache_state ? _GEN_449 : tag_mem_3_io_tag_read_visit; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_654 = 5'h6 == cache_state ? _GEN_450 : tag_mem_3_io_tag_read_valid; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_655 = 5'h6 == cache_state ? 1'h0 : _GEN_611; // @[cache_single_port.scala 205:28]
+  wire [127:0] _GEN_668 = 5'h6 == cache_state ? _GEN_464 : _GEN_610; // @[cache_single_port.scala 205:28]
+  wire  _GEN_669 = 5'h6 == cache_state ? 1'h0 : _GEN_613; // @[cache_single_port.scala 205:28]
+  wire [127:0] _GEN_670 = 5'h6 == cache_state ? _GEN_466 : _GEN_612; // @[cache_single_port.scala 205:28]
+  wire  _GEN_671 = 5'h6 == cache_state ? 1'h0 : _GEN_615; // @[cache_single_port.scala 205:28]
+  wire [127:0] _GEN_672 = 5'h6 == cache_state ? _GEN_468 : _GEN_614; // @[cache_single_port.scala 205:28]
+  wire  _GEN_673 = 5'h6 == cache_state ? 1'h0 : _GEN_617; // @[cache_single_port.scala 205:28]
+  wire [127:0] _GEN_674 = 5'h6 == cache_state ? _GEN_470 : _GEN_616; // @[cache_single_port.scala 205:28]
+  wire [1:0] _GEN_683 = 5'h6 == cache_state ? _GEN_479 : replace; // @[cache_single_port.scala 205:28 114:30]
+  wire [31:0] _GEN_684 = 5'h6 == cache_state ? _GEN_480 : refill_addr; // @[cache_single_port.scala 205:28 115:34]
+  wire  _GEN_686 = 5'h6 == cache_state ? 1'h0 : _GEN_604; // @[cache_single_port.scala 165:28 205:28]
+  wire [31:0] _GEN_688 = 5'h6 == cache_state ? cpu_request_addr_reg : _GEN_606; // @[cache_single_port.scala 205:28 166:32]
+  wire  _GEN_689 = 5'h6 == cache_state ? 1'h0 : _GEN_607; // @[cache_single_port.scala 177:27 205:28]
+  wire  _GEN_691 = 5'h6 == cache_state ? _GEN_0 : _GEN_619; // @[cache_single_port.scala 205:28]
+  wire  _GEN_700 = 5'h5 == cache_state ? 1'h0 : _GEN_632; // @[cache_single_port.scala 205:28]
+  wire [3:0] _GEN_701 = 5'h5 == cache_state ? 4'h5 : _GEN_634; // @[cache_single_port.scala 205:28]
+  wire [63:0] _GEN_707 = 5'h5 == cache_state ? 64'h0 : _GEN_633; // @[cache_single_port.scala 205:28 156:30]
+  wire  _GEN_708 = 5'h5 == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_635; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_709 = 5'h5 == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_636; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_710 = 5'h5 == cache_state ? 1'h0 : 5'h6 == cache_state & _GEN_433; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_711 = 5'h5 == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_638; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_712 = 5'h5 == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_639; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_713 = 5'h5 == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_640; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_714 = 5'h5 == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_641; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_715 = 5'h5 == cache_state ? 1'h0 : 5'h6 == cache_state & _GEN_438; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_716 = 5'h5 == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_643; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_717 = 5'h5 == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_644; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_718 = 5'h5 == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_645; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_719 = 5'h5 == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_646; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_720 = 5'h5 == cache_state ? 1'h0 : 5'h6 == cache_state & _GEN_443; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_721 = 5'h5 == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_648; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_722 = 5'h5 == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_649; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_723 = 5'h5 == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_650; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_724 = 5'h5 == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_651; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_725 = 5'h5 == cache_state ? 1'h0 : 5'h6 == cache_state & _GEN_448; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_726 = 5'h5 == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_653; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_727 = 5'h5 == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_654; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_728 = 5'h5 == cache_state ? 1'h0 : _GEN_655; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_741 = 5'h5 == cache_state ? data_mem_0_io_data_read_data : _GEN_668; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_742 = 5'h5 == cache_state ? 1'h0 : _GEN_669; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_743 = 5'h5 == cache_state ? data_mem_1_io_data_read_data : _GEN_670; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_744 = 5'h5 == cache_state ? 1'h0 : _GEN_671; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_745 = 5'h5 == cache_state ? data_mem_2_io_data_read_data : _GEN_672; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_746 = 5'h5 == cache_state ? 1'h0 : _GEN_673; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_747 = 5'h5 == cache_state ? data_mem_3_io_data_read_data : _GEN_674; // @[cache_single_port.scala 205:28 151:43]
+  wire [1:0] _GEN_756 = 5'h5 == cache_state ? replace : _GEN_683; // @[cache_single_port.scala 205:28 114:30]
+  wire [31:0] _GEN_757 = 5'h5 == cache_state ? refill_addr : _GEN_684; // @[cache_single_port.scala 205:28 115:34]
+  wire  _GEN_759 = 5'h5 == cache_state ? 1'h0 : _GEN_686; // @[cache_single_port.scala 165:28 205:28]
+  wire [31:0] _GEN_761 = 5'h5 == cache_state ? cpu_request_addr_reg : _GEN_688; // @[cache_single_port.scala 205:28 166:32]
+  wire  _GEN_762 = 5'h5 == cache_state ? 1'h0 : _GEN_689; // @[cache_single_port.scala 177:27 205:28]
+  wire  _GEN_764 = 5'h5 == cache_state ? _GEN_0 : _GEN_691; // @[cache_single_port.scala 205:28]
+  wire [3:0] _GEN_775 = 5'h4 == cache_state ? 4'h4 : _GEN_701; // @[cache_single_port.scala 205:28]
+  wire  _GEN_777 = 5'h4 == cache_state ? 1'h0 : _GEN_700; // @[cache_single_port.scala 205:28 155:31]
+  wire [63:0] _GEN_783 = 5'h4 == cache_state ? 64'h0 : _GEN_707; // @[cache_single_port.scala 205:28 156:30]
+  wire  _GEN_784 = 5'h4 == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_708; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_785 = 5'h4 == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_709; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_786 = 5'h4 == cache_state ? 1'h0 : _GEN_710; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_787 = 5'h4 == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_711; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_788 = 5'h4 == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_712; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_789 = 5'h4 == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_713; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_790 = 5'h4 == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_714; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_791 = 5'h4 == cache_state ? 1'h0 : _GEN_715; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_792 = 5'h4 == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_716; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_793 = 5'h4 == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_717; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_794 = 5'h4 == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_718; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_795 = 5'h4 == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_719; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_796 = 5'h4 == cache_state ? 1'h0 : _GEN_720; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_797 = 5'h4 == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_721; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_798 = 5'h4 == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_722; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_799 = 5'h4 == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_723; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_800 = 5'h4 == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_724; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_801 = 5'h4 == cache_state ? 1'h0 : _GEN_725; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_802 = 5'h4 == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_726; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_803 = 5'h4 == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_727; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_804 = 5'h4 == cache_state ? 1'h0 : _GEN_728; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_817 = 5'h4 == cache_state ? data_mem_0_io_data_read_data : _GEN_741; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_818 = 5'h4 == cache_state ? 1'h0 : _GEN_742; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_819 = 5'h4 == cache_state ? data_mem_1_io_data_read_data : _GEN_743; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_820 = 5'h4 == cache_state ? 1'h0 : _GEN_744; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_821 = 5'h4 == cache_state ? data_mem_2_io_data_read_data : _GEN_745; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_822 = 5'h4 == cache_state ? 1'h0 : _GEN_746; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_823 = 5'h4 == cache_state ? data_mem_3_io_data_read_data : _GEN_747; // @[cache_single_port.scala 205:28 151:43]
+  wire [1:0] _GEN_832 = 5'h4 == cache_state ? replace : _GEN_756; // @[cache_single_port.scala 205:28 114:30]
+  wire [31:0] _GEN_833 = 5'h4 == cache_state ? refill_addr : _GEN_757; // @[cache_single_port.scala 205:28 115:34]
+  wire  _GEN_835 = 5'h4 == cache_state ? 1'h0 : _GEN_759; // @[cache_single_port.scala 165:28 205:28]
+  wire [31:0] _GEN_837 = 5'h4 == cache_state ? cpu_request_addr_reg : _GEN_761; // @[cache_single_port.scala 205:28 166:32]
+  wire  _GEN_838 = 5'h4 == cache_state ? 1'h0 : _GEN_762; // @[cache_single_port.scala 177:27 205:28]
+  wire  _GEN_840 = 5'h4 == cache_state ? _GEN_0 : _GEN_764; // @[cache_single_port.scala 205:28]
+  wire [63:0] _GEN_844 = 5'h3 == cache_state ? io_mem_io_r_bits_data : _GEN_783; // @[cache_single_port.scala 205:28 370:46]
+  wire  _GEN_845 = 5'h3 == cache_state | _GEN_838; // @[cache_single_port.scala 205:28 371:43]
+  wire [3:0] _GEN_846 = 5'h3 == cache_state ? {{2'd0}, _GEN_166} : _GEN_775; // @[cache_single_port.scala 205:28]
+  wire  _GEN_847 = 5'h3 == cache_state ? io_mem_io_r_valid : _GEN_777; // @[cache_single_port.scala 205:28]
+  wire  _GEN_858 = 5'h3 == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_784; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_859 = 5'h3 == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_785; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_860 = 5'h3 == cache_state ? 1'h0 : _GEN_786; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_861 = 5'h3 == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_787; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_862 = 5'h3 == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_788; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_863 = 5'h3 == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_789; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_864 = 5'h3 == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_790; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_865 = 5'h3 == cache_state ? 1'h0 : _GEN_791; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_866 = 5'h3 == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_792; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_867 = 5'h3 == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_793; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_868 = 5'h3 == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_794; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_869 = 5'h3 == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_795; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_870 = 5'h3 == cache_state ? 1'h0 : _GEN_796; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_871 = 5'h3 == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_797; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_872 = 5'h3 == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_798; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_873 = 5'h3 == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_799; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_874 = 5'h3 == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_800; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_875 = 5'h3 == cache_state ? 1'h0 : _GEN_801; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_876 = 5'h3 == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_802; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_877 = 5'h3 == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_803; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_878 = 5'h3 == cache_state ? 1'h0 : _GEN_804; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_891 = 5'h3 == cache_state ? data_mem_0_io_data_read_data : _GEN_817; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_892 = 5'h3 == cache_state ? 1'h0 : _GEN_818; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_893 = 5'h3 == cache_state ? data_mem_1_io_data_read_data : _GEN_819; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_894 = 5'h3 == cache_state ? 1'h0 : _GEN_820; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_895 = 5'h3 == cache_state ? data_mem_2_io_data_read_data : _GEN_821; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_896 = 5'h3 == cache_state ? 1'h0 : _GEN_822; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_897 = 5'h3 == cache_state ? data_mem_3_io_data_read_data : _GEN_823; // @[cache_single_port.scala 205:28 151:43]
+  wire [1:0] _GEN_906 = 5'h3 == cache_state ? replace : _GEN_832; // @[cache_single_port.scala 205:28 114:30]
+  wire [31:0] _GEN_907 = 5'h3 == cache_state ? refill_addr : _GEN_833; // @[cache_single_port.scala 205:28 115:34]
+  wire  _GEN_909 = 5'h3 == cache_state ? 1'h0 : _GEN_835; // @[cache_single_port.scala 165:28 205:28]
+  wire [31:0] _GEN_911 = 5'h3 == cache_state ? cpu_request_addr_reg : _GEN_837; // @[cache_single_port.scala 205:28 166:32]
+  wire  _GEN_913 = 5'h3 == cache_state ? _GEN_0 : _GEN_840; // @[cache_single_port.scala 205:28]
+  wire [3:0] _GEN_921 = 5'h2 == cache_state ? 4'h2 : _GEN_846; // @[cache_single_port.scala 205:28]
+  wire [63:0] _GEN_922 = 5'h2 == cache_state ? 64'h0 : _GEN_844; // @[cache_single_port.scala 205:28 156:30]
+  wire  _GEN_923 = 5'h2 == cache_state ? 1'h0 : _GEN_845; // @[cache_single_port.scala 177:27 205:28]
+  wire  _GEN_924 = 5'h2 == cache_state ? 1'h0 : _GEN_847; // @[cache_single_port.scala 205:28 155:31]
+  wire  _GEN_935 = 5'h2 == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_858; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_936 = 5'h2 == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_859; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_937 = 5'h2 == cache_state ? 1'h0 : _GEN_860; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_938 = 5'h2 == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_861; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_939 = 5'h2 == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_862; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_940 = 5'h2 == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_863; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_941 = 5'h2 == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_864; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_942 = 5'h2 == cache_state ? 1'h0 : _GEN_865; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_943 = 5'h2 == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_866; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_944 = 5'h2 == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_867; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_945 = 5'h2 == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_868; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_946 = 5'h2 == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_869; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_947 = 5'h2 == cache_state ? 1'h0 : _GEN_870; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_948 = 5'h2 == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_871; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_949 = 5'h2 == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_872; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_950 = 5'h2 == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_873; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_951 = 5'h2 == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_874; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_952 = 5'h2 == cache_state ? 1'h0 : _GEN_875; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_953 = 5'h2 == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_876; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_954 = 5'h2 == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_877; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_955 = 5'h2 == cache_state ? 1'h0 : _GEN_878; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_968 = 5'h2 == cache_state ? data_mem_0_io_data_read_data : _GEN_891; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_969 = 5'h2 == cache_state ? 1'h0 : _GEN_892; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_970 = 5'h2 == cache_state ? data_mem_1_io_data_read_data : _GEN_893; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_971 = 5'h2 == cache_state ? 1'h0 : _GEN_894; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_972 = 5'h2 == cache_state ? data_mem_2_io_data_read_data : _GEN_895; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_973 = 5'h2 == cache_state ? 1'h0 : _GEN_896; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_974 = 5'h2 == cache_state ? data_mem_3_io_data_read_data : _GEN_897; // @[cache_single_port.scala 205:28 151:43]
+  wire [1:0] _GEN_983 = 5'h2 == cache_state ? replace : _GEN_906; // @[cache_single_port.scala 205:28 114:30]
+  wire [31:0] _GEN_984 = 5'h2 == cache_state ? refill_addr : _GEN_907; // @[cache_single_port.scala 205:28 115:34]
+  wire  _GEN_986 = 5'h2 == cache_state ? 1'h0 : _GEN_909; // @[cache_single_port.scala 165:28 205:28]
+  wire [31:0] _GEN_988 = 5'h2 == cache_state ? cpu_request_addr_reg : _GEN_911; // @[cache_single_port.scala 205:28 166:32]
+  wire  _GEN_990 = 5'h2 == cache_state ? _GEN_0 : _GEN_913; // @[cache_single_port.scala 205:28]
+  wire  _GEN_991 = 5'h1 == cache_state | _GEN_986; // @[cache_single_port.scala 205:28 345:44]
+  wire  _GEN_992 = 5'h1 == cache_state ? 1'h0 : 1'h1; // @[cache_single_port.scala 205:28 346:47]
+  wire [1:0] _GEN_993 = 5'h1 == cache_state ? cpu_request_accessType : 2'h3; // @[cache_single_port.scala 205:28 168:32 347:48]
+  wire [31:0] _GEN_994 = 5'h1 == cache_state ? cpu_request_addr_reg_origin : _GEN_988; // @[cache_single_port.scala 205:28 348:48]
+  wire [3:0] _GEN_995 = 5'h1 == cache_state ? {{2'd0}, _GEN_164} : _GEN_921; // @[cache_single_port.scala 205:28]
+  wire [63:0] _GEN_1000 = 5'h1 == cache_state ? 64'h0 : _GEN_922; // @[cache_single_port.scala 205:28 156:30]
+  wire  _GEN_1001 = 5'h1 == cache_state ? 1'h0 : _GEN_923; // @[cache_single_port.scala 177:27 205:28]
+  wire  _GEN_1002 = 5'h1 == cache_state ? 1'h0 : _GEN_924; // @[cache_single_port.scala 205:28 155:31]
+  wire  _GEN_1013 = 5'h1 == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_935; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_1014 = 5'h1 == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_936; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1015 = 5'h1 == cache_state ? 1'h0 : _GEN_937; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_1016 = 5'h1 == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_938; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1017 = 5'h1 == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_939; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1018 = 5'h1 == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_940; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_1019 = 5'h1 == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_941; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1020 = 5'h1 == cache_state ? 1'h0 : _GEN_942; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_1021 = 5'h1 == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_943; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1022 = 5'h1 == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_944; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1023 = 5'h1 == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_945; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_1024 = 5'h1 == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_946; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1025 = 5'h1 == cache_state ? 1'h0 : _GEN_947; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_1026 = 5'h1 == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_948; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1027 = 5'h1 == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_949; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1028 = 5'h1 == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_950; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_1029 = 5'h1 == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_951; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1030 = 5'h1 == cache_state ? 1'h0 : _GEN_952; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_1031 = 5'h1 == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_953; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1032 = 5'h1 == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_954; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1033 = 5'h1 == cache_state ? 1'h0 : _GEN_955; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_1046 = 5'h1 == cache_state ? data_mem_0_io_data_read_data : _GEN_968; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_1047 = 5'h1 == cache_state ? 1'h0 : _GEN_969; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_1048 = 5'h1 == cache_state ? data_mem_1_io_data_read_data : _GEN_970; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_1049 = 5'h1 == cache_state ? 1'h0 : _GEN_971; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_1050 = 5'h1 == cache_state ? data_mem_2_io_data_read_data : _GEN_972; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_1051 = 5'h1 == cache_state ? 1'h0 : _GEN_973; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_1052 = 5'h1 == cache_state ? data_mem_3_io_data_read_data : _GEN_974; // @[cache_single_port.scala 205:28 151:43]
+  wire [1:0] _GEN_1061 = 5'h1 == cache_state ? replace : _GEN_983; // @[cache_single_port.scala 205:28 114:30]
+  wire [31:0] _GEN_1062 = 5'h1 == cache_state ? refill_addr : _GEN_984; // @[cache_single_port.scala 205:28 115:34]
+  wire  _GEN_1065 = 5'h1 == cache_state ? _GEN_0 : _GEN_990; // @[cache_single_port.scala 205:28]
+  wire [4:0] _GEN_1067 = 5'h11 == cache_state ? 5'h11 : {{1'd0}, _GEN_995}; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1072 = 5'h11 == cache_state ? 1'h0 : _GEN_991; // @[cache_single_port.scala 165:28 205:28]
+  wire [1:0] _GEN_1074 = 5'h11 == cache_state ? 2'h3 : _GEN_993; // @[cache_single_port.scala 205:28 168:32]
+  wire [31:0] _GEN_1075 = 5'h11 == cache_state ? cpu_request_addr_reg : _GEN_994; // @[cache_single_port.scala 205:28 166:32]
+  wire [63:0] _GEN_1080 = 5'h11 == cache_state ? 64'h0 : _GEN_1000; // @[cache_single_port.scala 205:28 156:30]
+  wire  _GEN_1081 = 5'h11 == cache_state ? 1'h0 : _GEN_1001; // @[cache_single_port.scala 177:27 205:28]
+  wire  _GEN_1082 = 5'h11 == cache_state ? 1'h0 : _GEN_1002; // @[cache_single_port.scala 205:28 155:31]
+  wire  _GEN_1092 = 5'h11 == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_1013; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_1093 = 5'h11 == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_1014; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1094 = 5'h11 == cache_state ? 1'h0 : _GEN_1015; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_1095 = 5'h11 == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_1016; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1096 = 5'h11 == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_1017; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1097 = 5'h11 == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_1018; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_1098 = 5'h11 == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_1019; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1099 = 5'h11 == cache_state ? 1'h0 : _GEN_1020; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_1100 = 5'h11 == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_1021; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1101 = 5'h11 == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_1022; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1102 = 5'h11 == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_1023; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_1103 = 5'h11 == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_1024; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1104 = 5'h11 == cache_state ? 1'h0 : _GEN_1025; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_1105 = 5'h11 == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_1026; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1106 = 5'h11 == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_1027; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1107 = 5'h11 == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_1028; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_1108 = 5'h11 == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_1029; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1109 = 5'h11 == cache_state ? 1'h0 : _GEN_1030; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_1110 = 5'h11 == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_1031; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1111 = 5'h11 == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_1032; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1112 = 5'h11 == cache_state ? 1'h0 : _GEN_1033; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_1125 = 5'h11 == cache_state ? data_mem_0_io_data_read_data : _GEN_1046; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_1126 = 5'h11 == cache_state ? 1'h0 : _GEN_1047; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_1127 = 5'h11 == cache_state ? data_mem_1_io_data_read_data : _GEN_1048; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_1128 = 5'h11 == cache_state ? 1'h0 : _GEN_1049; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_1129 = 5'h11 == cache_state ? data_mem_2_io_data_read_data : _GEN_1050; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_1130 = 5'h11 == cache_state ? 1'h0 : _GEN_1051; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_1131 = 5'h11 == cache_state ? data_mem_3_io_data_read_data : _GEN_1052; // @[cache_single_port.scala 205:28 151:43]
+  wire [1:0] _GEN_1140 = 5'h11 == cache_state ? replace : _GEN_1061; // @[cache_single_port.scala 205:28 114:30]
+  wire [31:0] _GEN_1141 = 5'h11 == cache_state ? refill_addr : _GEN_1062; // @[cache_single_port.scala 205:28 115:34]
+  wire  _GEN_1144 = 5'h11 == cache_state ? _GEN_0 : _GEN_1065; // @[cache_single_port.scala 205:28]
+  wire [5:0] _GEN_1145 = 5'hf == cache_state ? flush_loop : io_cpu_request_addr[9:4]; // @[cache_single_port.scala 205:28 147:48]
+  wire  _GEN_1146 = 5'hf == cache_state ? 1'h0 : _GEN_1112; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1148 = 5'hf == cache_state ? 1'h0 : _GEN_1126; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1150 = 5'hf == cache_state ? 1'h0 : _GEN_1128; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1152 = 5'hf == cache_state ? 1'h0 : _GEN_1130; // @[cache_single_port.scala 205:28]
+  wire [4:0] _GEN_1153 = 5'hf == cache_state ? _GEN_150 : _GEN_1067; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1160 = 5'hf == cache_state ? _GEN_151 : _GEN_1144; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1166 = 5'hf == cache_state ? 1'h0 : _GEN_1072; // @[cache_single_port.scala 165:28 205:28]
+  wire [1:0] _GEN_1168 = 5'hf == cache_state ? 2'h3 : _GEN_1074; // @[cache_single_port.scala 205:28 168:32]
+  wire [31:0] _GEN_1169 = 5'hf == cache_state ? cpu_request_addr_reg : _GEN_1075; // @[cache_single_port.scala 205:28 166:32]
+  wire [63:0] _GEN_1174 = 5'hf == cache_state ? 64'h0 : _GEN_1080; // @[cache_single_port.scala 205:28 156:30]
+  wire  _GEN_1175 = 5'hf == cache_state ? 1'h0 : _GEN_1081; // @[cache_single_port.scala 177:27 205:28]
+  wire  _GEN_1176 = 5'hf == cache_state ? 1'h0 : _GEN_1082; // @[cache_single_port.scala 205:28 155:31]
+  wire  _GEN_1183 = 5'hf == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_1092; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_1184 = 5'hf == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_1093; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1185 = 5'hf == cache_state ? 1'h0 : _GEN_1094; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_1186 = 5'hf == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_1095; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1187 = 5'hf == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_1096; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1188 = 5'hf == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_1097; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_1189 = 5'hf == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_1098; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1190 = 5'hf == cache_state ? 1'h0 : _GEN_1099; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_1191 = 5'hf == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_1100; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1192 = 5'hf == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_1101; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1193 = 5'hf == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_1102; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_1194 = 5'hf == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_1103; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1195 = 5'hf == cache_state ? 1'h0 : _GEN_1104; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_1196 = 5'hf == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_1105; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1197 = 5'hf == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_1106; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1198 = 5'hf == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_1107; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_1199 = 5'hf == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_1108; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1200 = 5'hf == cache_state ? 1'h0 : _GEN_1109; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_1201 = 5'hf == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_1110; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1202 = 5'hf == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_1111; // @[cache_single_port.scala 205:28 150:41]
+  wire [127:0] _GEN_1213 = 5'hf == cache_state ? data_mem_0_io_data_read_data : _GEN_1125; // @[cache_single_port.scala 205:28 151:43]
+  wire [127:0] _GEN_1214 = 5'hf == cache_state ? data_mem_1_io_data_read_data : _GEN_1127; // @[cache_single_port.scala 205:28 151:43]
+  wire [127:0] _GEN_1215 = 5'hf == cache_state ? data_mem_2_io_data_read_data : _GEN_1129; // @[cache_single_port.scala 205:28 151:43]
+  wire [127:0] _GEN_1216 = 5'hf == cache_state ? data_mem_3_io_data_read_data : _GEN_1131; // @[cache_single_port.scala 205:28 151:43]
+  wire [1:0] _GEN_1225 = 5'hf == cache_state ? replace : _GEN_1140; // @[cache_single_port.scala 205:28 114:30]
+  wire [31:0] _GEN_1226 = 5'hf == cache_state ? refill_addr : _GEN_1141; // @[cache_single_port.scala 205:28 115:34]
+  wire [5:0] _GEN_1228 = 5'h10 == cache_state ? flush_loop : _GEN_1145; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1229 = 5'h10 == cache_state ? 1'h0 : _GEN_1146; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1231 = 5'h10 == cache_state ? 1'h0 : _GEN_1148; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1233 = 5'h10 == cache_state ? 1'h0 : _GEN_1150; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1235 = 5'h10 == cache_state ? 1'h0 : _GEN_1152; // @[cache_single_port.scala 205:28]
+  wire [4:0] _GEN_1239 = 5'h10 == cache_state ? 5'h10 : _GEN_1153; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1246 = 5'h10 == cache_state ? _GEN_0 : _GEN_1160; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1252 = 5'h10 == cache_state ? 1'h0 : _GEN_1166; // @[cache_single_port.scala 165:28 205:28]
+  wire [1:0] _GEN_1254 = 5'h10 == cache_state ? 2'h3 : _GEN_1168; // @[cache_single_port.scala 205:28 168:32]
+  wire [31:0] _GEN_1255 = 5'h10 == cache_state ? cpu_request_addr_reg : _GEN_1169; // @[cache_single_port.scala 205:28 166:32]
+  wire [63:0] _GEN_1257 = 5'h10 == cache_state ? 64'h0 : _GEN_1174; // @[cache_single_port.scala 205:28 156:30]
+  wire  _GEN_1258 = 5'h10 == cache_state ? 1'h0 : _GEN_1175; // @[cache_single_port.scala 177:27 205:28]
+  wire  _GEN_1259 = 5'h10 == cache_state ? 1'h0 : _GEN_1176; // @[cache_single_port.scala 205:28 155:31]
+  wire  _GEN_1266 = 5'h10 == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_1183; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_1267 = 5'h10 == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_1184; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1268 = 5'h10 == cache_state ? 1'h0 : _GEN_1185; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_1269 = 5'h10 == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_1186; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1270 = 5'h10 == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_1187; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1271 = 5'h10 == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_1188; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_1272 = 5'h10 == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_1189; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1273 = 5'h10 == cache_state ? 1'h0 : _GEN_1190; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_1274 = 5'h10 == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_1191; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1275 = 5'h10 == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_1192; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1276 = 5'h10 == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_1193; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_1277 = 5'h10 == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_1194; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1278 = 5'h10 == cache_state ? 1'h0 : _GEN_1195; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_1279 = 5'h10 == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_1196; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1280 = 5'h10 == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_1197; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1281 = 5'h10 == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_1198; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_1282 = 5'h10 == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_1199; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1283 = 5'h10 == cache_state ? 1'h0 : _GEN_1200; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_1284 = 5'h10 == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_1201; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1285 = 5'h10 == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_1202; // @[cache_single_port.scala 205:28 150:41]
+  wire [127:0] _GEN_1296 = 5'h10 == cache_state ? data_mem_0_io_data_read_data : _GEN_1213; // @[cache_single_port.scala 205:28 151:43]
+  wire [127:0] _GEN_1297 = 5'h10 == cache_state ? data_mem_1_io_data_read_data : _GEN_1214; // @[cache_single_port.scala 205:28 151:43]
+  wire [127:0] _GEN_1298 = 5'h10 == cache_state ? data_mem_2_io_data_read_data : _GEN_1215; // @[cache_single_port.scala 205:28 151:43]
+  wire [127:0] _GEN_1299 = 5'h10 == cache_state ? data_mem_3_io_data_read_data : _GEN_1216; // @[cache_single_port.scala 205:28 151:43]
+  wire [1:0] _GEN_1308 = 5'h10 == cache_state ? replace : _GEN_1225; // @[cache_single_port.scala 205:28 114:30]
+  wire [31:0] _GEN_1309 = 5'h10 == cache_state ? refill_addr : _GEN_1226; // @[cache_single_port.scala 205:28 115:34]
+  wire [5:0] _GEN_1311 = 5'he == cache_state ? flush_loop : cpu_request_addr_index; // @[cache_single_port.scala 205:28]
+  wire [21:0] _GEN_1323 = 5'he == cache_state ? _GEN_107 : _GEN_1267; // @[cache_single_port.scala 205:28]
+  wire [7:0] _GEN_1324 = 5'he == cache_state ? 8'h0 : _GEN_1269; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1325 = 5'he == cache_state ? 1'h0 : _GEN_1266; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1326 = 5'he == cache_state ? 1'h0 : _GEN_1270; // @[cache_single_port.scala 205:28]
+  wire [21:0] _GEN_1328 = 5'he == cache_state ? _GEN_110 : _GEN_1272; // @[cache_single_port.scala 205:28]
+  wire [7:0] _GEN_1329 = 5'he == cache_state ? 8'h0 : _GEN_1274; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1330 = 5'he == cache_state ? 1'h0 : _GEN_1271; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1331 = 5'he == cache_state ? 1'h0 : _GEN_1275; // @[cache_single_port.scala 205:28]
+  wire [21:0] _GEN_1333 = 5'he == cache_state ? _GEN_113 : _GEN_1277; // @[cache_single_port.scala 205:28]
+  wire [7:0] _GEN_1334 = 5'he == cache_state ? 8'h0 : _GEN_1279; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1335 = 5'he == cache_state ? 1'h0 : _GEN_1276; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1336 = 5'he == cache_state ? 1'h0 : _GEN_1280; // @[cache_single_port.scala 205:28]
+  wire [21:0] _GEN_1338 = 5'he == cache_state ? _GEN_116 : _GEN_1282; // @[cache_single_port.scala 205:28]
+  wire [7:0] _GEN_1339 = 5'he == cache_state ? 8'h0 : _GEN_1284; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1340 = 5'he == cache_state ? 1'h0 : _GEN_1281; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1341 = 5'he == cache_state ? 1'h0 : _GEN_1285; // @[cache_single_port.scala 205:28]
+  wire [5:0] _GEN_1342 = 5'he == cache_state ? io_cpu_request_addr[9:4] : _GEN_1228; // @[cache_single_port.scala 205:28 147:48]
+  wire  _GEN_1343 = 5'he == cache_state ? 1'h0 : _GEN_1229; // @[cache_single_port.scala 205:28 149:45]
+  wire  _GEN_1345 = 5'he == cache_state ? 1'h0 : _GEN_1231; // @[cache_single_port.scala 205:28 149:45]
+  wire  _GEN_1347 = 5'he == cache_state ? 1'h0 : _GEN_1233; // @[cache_single_port.scala 205:28 149:45]
+  wire  _GEN_1349 = 5'he == cache_state ? 1'h0 : _GEN_1235; // @[cache_single_port.scala 205:28 149:45]
+  wire  _GEN_1361 = 5'he == cache_state ? 1'h0 : _GEN_1252; // @[cache_single_port.scala 165:28 205:28]
+  wire [1:0] _GEN_1363 = 5'he == cache_state ? 2'h3 : _GEN_1254; // @[cache_single_port.scala 205:28 168:32]
+  wire [31:0] _GEN_1364 = 5'he == cache_state ? cpu_request_addr_reg : _GEN_1255; // @[cache_single_port.scala 205:28 166:32]
+  wire [63:0] _GEN_1366 = 5'he == cache_state ? 64'h0 : _GEN_1257; // @[cache_single_port.scala 205:28 156:30]
+  wire  _GEN_1367 = 5'he == cache_state ? 1'h0 : _GEN_1258; // @[cache_single_port.scala 177:27 205:28]
+  wire  _GEN_1368 = 5'he == cache_state ? 1'h0 : _GEN_1259; // @[cache_single_port.scala 205:28 155:31]
+  wire [127:0] _GEN_1380 = 5'he == cache_state ? data_mem_0_io_data_read_data : _GEN_1296; // @[cache_single_port.scala 205:28 151:43]
+  wire [127:0] _GEN_1381 = 5'he == cache_state ? data_mem_1_io_data_read_data : _GEN_1297; // @[cache_single_port.scala 205:28 151:43]
+  wire [127:0] _GEN_1382 = 5'he == cache_state ? data_mem_2_io_data_read_data : _GEN_1298; // @[cache_single_port.scala 205:28 151:43]
+  wire [127:0] _GEN_1383 = 5'he == cache_state ? data_mem_3_io_data_read_data : _GEN_1299; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_1397 = 5'hd == cache_state ? flush_over : _GEN_1368; // @[cache_single_port.scala 205:28]
+  wire [5:0] _GEN_1398 = 5'hd == cache_state ? cpu_request_addr_index : _GEN_1311; // @[cache_single_port.scala 205:28 146:47]
+  wire  _GEN_1407 = 5'hd == cache_state ? 1'h0 : 5'he == cache_state | _GEN_1268; // @[cache_single_port.scala 205:28 148:44]
+  wire [21:0] _GEN_1408 = 5'hd == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_1323; // @[cache_single_port.scala 205:28 150:41]
+  wire [7:0] _GEN_1409 = 5'hd == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_1324; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1410 = 5'hd == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_1325; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1411 = 5'hd == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_1326; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1412 = 5'hd == cache_state ? 1'h0 : 5'he == cache_state | _GEN_1273; // @[cache_single_port.scala 205:28 148:44]
+  wire [21:0] _GEN_1413 = 5'hd == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_1328; // @[cache_single_port.scala 205:28 150:41]
+  wire [7:0] _GEN_1414 = 5'hd == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_1329; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1415 = 5'hd == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_1330; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1416 = 5'hd == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_1331; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1417 = 5'hd == cache_state ? 1'h0 : 5'he == cache_state | _GEN_1278; // @[cache_single_port.scala 205:28 148:44]
+  wire [21:0] _GEN_1418 = 5'hd == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_1333; // @[cache_single_port.scala 205:28 150:41]
+  wire [7:0] _GEN_1419 = 5'hd == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_1334; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1420 = 5'hd == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_1335; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1421 = 5'hd == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_1336; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1422 = 5'hd == cache_state ? 1'h0 : 5'he == cache_state | _GEN_1283; // @[cache_single_port.scala 205:28 148:44]
+  wire [21:0] _GEN_1423 = 5'hd == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_1338; // @[cache_single_port.scala 205:28 150:41]
+  wire [7:0] _GEN_1424 = 5'hd == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_1339; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1425 = 5'hd == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_1340; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1426 = 5'hd == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_1341; // @[cache_single_port.scala 205:28 150:41]
+  wire [5:0] _GEN_1427 = 5'hd == cache_state ? io_cpu_request_addr[9:4] : _GEN_1342; // @[cache_single_port.scala 205:28 147:48]
+  wire  _GEN_1428 = 5'hd == cache_state ? 1'h0 : _GEN_1343; // @[cache_single_port.scala 205:28 149:45]
+  wire  _GEN_1430 = 5'hd == cache_state ? 1'h0 : _GEN_1345; // @[cache_single_port.scala 205:28 149:45]
+  wire  _GEN_1432 = 5'hd == cache_state ? 1'h0 : _GEN_1347; // @[cache_single_port.scala 205:28 149:45]
+  wire  _GEN_1434 = 5'hd == cache_state ? 1'h0 : _GEN_1349; // @[cache_single_port.scala 205:28 149:45]
+  wire  _GEN_1446 = 5'hd == cache_state ? 1'h0 : _GEN_1361; // @[cache_single_port.scala 165:28 205:28]
+  wire [1:0] _GEN_1448 = 5'hd == cache_state ? 2'h3 : _GEN_1363; // @[cache_single_port.scala 205:28 168:32]
+  wire [31:0] _GEN_1449 = 5'hd == cache_state ? cpu_request_addr_reg : _GEN_1364; // @[cache_single_port.scala 205:28 166:32]
+  wire [63:0] _GEN_1451 = 5'hd == cache_state ? 64'h0 : _GEN_1366; // @[cache_single_port.scala 205:28 156:30]
+  wire  _GEN_1452 = 5'hd == cache_state ? 1'h0 : _GEN_1367; // @[cache_single_port.scala 177:27 205:28]
+  wire [127:0] _GEN_1464 = 5'hd == cache_state ? data_mem_0_io_data_read_data : _GEN_1380; // @[cache_single_port.scala 205:28 151:43]
+  wire [127:0] _GEN_1465 = 5'hd == cache_state ? data_mem_1_io_data_read_data : _GEN_1381; // @[cache_single_port.scala 205:28 151:43]
+  wire [127:0] _GEN_1466 = 5'hd == cache_state ? data_mem_2_io_data_read_data : _GEN_1382; // @[cache_single_port.scala 205:28 151:43]
+  wire [127:0] _GEN_1467 = 5'hd == cache_state ? data_mem_3_io_data_read_data : _GEN_1383; // @[cache_single_port.scala 205:28 151:43]
   wire  _GEN_1531 = 5'h0 == cache_state | (5'hd == cache_state | (5'he == cache_state | (5'h10 == cache_state | (5'hf
-     == cache_state | (5'h11 == cache_state | _GEN_992))))); // @[cache_single_port.scala 200:28 162:31]
-  wire [1:0] _GEN_1532 = 5'h0 == cache_state ? 2'h3 : _GEN_1448; // @[cache_single_port.scala 200:28 163:32]
-  ysyx_22041812_tag_cache tag_mem_0 ( // @[cache_single_port.scala 102:45]
+     == cache_state | (5'h11 == cache_state | _GEN_992))))); // @[cache_single_port.scala 205:28 167:31]
+  wire [1:0] _GEN_1532 = 5'h0 == cache_state ? 2'h3 : _GEN_1448; // @[cache_single_port.scala 205:28 168:32]
+  ysyx_22041812_tag_cache tag_mem_0 ( // @[cache_single_port.scala 107:45]
     .clock(tag_mem_0_clock),
     .io_cache_req_index(tag_mem_0_io_cache_req_index),
     .io_cache_req_we(tag_mem_0_io_cache_req_we),
@@ -8161,7 +8161,7 @@ module ysyx_22041812_Cache(
     .io_tag_read_visit(tag_mem_0_io_tag_read_visit),
     .io_tag_read_tag(tag_mem_0_io_tag_read_tag)
   );
-  ysyx_22041812_tag_cache tag_mem_1 ( // @[cache_single_port.scala 102:45]
+  ysyx_22041812_tag_cache tag_mem_1 ( // @[cache_single_port.scala 107:45]
     .clock(tag_mem_1_clock),
     .io_cache_req_index(tag_mem_1_io_cache_req_index),
     .io_cache_req_we(tag_mem_1_io_cache_req_we),
@@ -8174,7 +8174,7 @@ module ysyx_22041812_Cache(
     .io_tag_read_visit(tag_mem_1_io_tag_read_visit),
     .io_tag_read_tag(tag_mem_1_io_tag_read_tag)
   );
-  ysyx_22041812_tag_cache tag_mem_2 ( // @[cache_single_port.scala 102:45]
+  ysyx_22041812_tag_cache tag_mem_2 ( // @[cache_single_port.scala 107:45]
     .clock(tag_mem_2_clock),
     .io_cache_req_index(tag_mem_2_io_cache_req_index),
     .io_cache_req_we(tag_mem_2_io_cache_req_we),
@@ -8187,7 +8187,7 @@ module ysyx_22041812_Cache(
     .io_tag_read_visit(tag_mem_2_io_tag_read_visit),
     .io_tag_read_tag(tag_mem_2_io_tag_read_tag)
   );
-  ysyx_22041812_tag_cache tag_mem_3 ( // @[cache_single_port.scala 102:45]
+  ysyx_22041812_tag_cache tag_mem_3 ( // @[cache_single_port.scala 107:45]
     .clock(tag_mem_3_clock),
     .io_cache_req_index(tag_mem_3_io_cache_req_index),
     .io_cache_req_we(tag_mem_3_io_cache_req_we),
@@ -8200,162 +8200,162 @@ module ysyx_22041812_Cache(
     .io_tag_read_visit(tag_mem_3_io_tag_read_visit),
     .io_tag_read_tag(tag_mem_3_io_tag_read_tag)
   );
-  ysyx_22041812_data_cache data_mem_0 ( // @[cache_single_port.scala 103:46]
+  ysyx_22041812_data_cache data_mem_0 ( // @[cache_single_port.scala 108:46]
     .clock(data_mem_0_clock),
     .io_cache_req_index(data_mem_0_io_cache_req_index),
     .io_cache_req_we(data_mem_0_io_cache_req_we),
     .io_data_write_data(data_mem_0_io_data_write_data),
     .io_data_read_data(data_mem_0_io_data_read_data)
   );
-  ysyx_22041812_data_cache data_mem_1 ( // @[cache_single_port.scala 103:46]
+  ysyx_22041812_data_cache data_mem_1 ( // @[cache_single_port.scala 108:46]
     .clock(data_mem_1_clock),
     .io_cache_req_index(data_mem_1_io_cache_req_index),
     .io_cache_req_we(data_mem_1_io_cache_req_we),
     .io_data_write_data(data_mem_1_io_data_write_data),
     .io_data_read_data(data_mem_1_io_data_read_data)
   );
-  ysyx_22041812_data_cache data_mem_2 ( // @[cache_single_port.scala 103:46]
+  ysyx_22041812_data_cache data_mem_2 ( // @[cache_single_port.scala 108:46]
     .clock(data_mem_2_clock),
     .io_cache_req_index(data_mem_2_io_cache_req_index),
     .io_cache_req_we(data_mem_2_io_cache_req_we),
     .io_data_write_data(data_mem_2_io_data_write_data),
     .io_data_read_data(data_mem_2_io_data_read_data)
   );
-  ysyx_22041812_data_cache data_mem_3 ( // @[cache_single_port.scala 103:46]
+  ysyx_22041812_data_cache data_mem_3 ( // @[cache_single_port.scala 108:46]
     .clock(data_mem_3_clock),
     .io_cache_req_index(data_mem_3_io_cache_req_index),
     .io_cache_req_we(data_mem_3_io_cache_req_we),
     .io_data_write_data(data_mem_3_io_data_write_data),
     .io_data_read_data(data_mem_3_io_data_read_data)
   );
-  assign io_cpu_response_data = 5'h0 == cache_state ? 64'h0 : _GEN_1451; // @[cache_single_port.scala 200:28 151:30]
-  assign io_cpu_response_ready = 5'h0 == cache_state ? 1'h0 : _GEN_1397; // @[cache_single_port.scala 200:28 150:31]
-  assign io_mem_io_ar_valid = 5'h0 == cache_state ? 1'h0 : _GEN_1446; // @[cache_single_port.scala 160:28 200:28]
-  assign io_mem_io_ar_bits_addr = 5'h0 == cache_state ? cpu_request_addr_reg : _GEN_1449; // @[cache_single_port.scala 200:28 161:32]
+  assign io_cpu_response_data = 5'h0 == cache_state ? 64'h0 : _GEN_1451; // @[cache_single_port.scala 205:28 156:30]
+  assign io_cpu_response_ready = 5'h0 == cache_state ? 1'h0 : _GEN_1397; // @[cache_single_port.scala 205:28 155:31]
+  assign io_mem_io_ar_valid = 5'h0 == cache_state ? 1'h0 : _GEN_1446; // @[cache_single_port.scala 165:28 205:28]
+  assign io_mem_io_ar_bits_addr = 5'h0 == cache_state ? cpu_request_addr_reg : _GEN_1449; // @[cache_single_port.scala 205:28 166:32]
   assign io_mem_io_ar_bits_len = {{7'd0}, _GEN_1531};
   assign io_mem_io_ar_bits_size = {{1'd0}, _GEN_1532};
-  assign io_mem_io_r_ready = 5'h0 == cache_state ? 1'h0 : _GEN_1452; // @[cache_single_port.scala 172:27 200:28]
+  assign io_mem_io_r_ready = 5'h0 == cache_state ? 1'h0 : _GEN_1452; // @[cache_single_port.scala 177:27 205:28]
   assign tag_mem_0_clock = clock;
-  assign tag_mem_0_io_cache_req_index = 5'h0 == cache_state ? cpu_request_addr_index : _GEN_1398; // @[cache_single_port.scala 200:28 141:47]
-  assign tag_mem_0_io_cache_req_we = 5'h0 == cache_state ? 1'h0 : _GEN_1407; // @[cache_single_port.scala 200:28 143:44]
-  assign tag_mem_0_io_tag_write_valid = 5'h0 == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_1411; // @[cache_single_port.scala 200:28 145:41]
-  assign tag_mem_0_io_tag_write_dirty = 5'h0 == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_1410; // @[cache_single_port.scala 200:28 145:41]
-  assign tag_mem_0_io_tag_write_visit = 5'h0 == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_1409; // @[cache_single_port.scala 200:28 145:41]
-  assign tag_mem_0_io_tag_write_tag = 5'h0 == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_1408; // @[cache_single_port.scala 200:28 145:41]
+  assign tag_mem_0_io_cache_req_index = 5'h0 == cache_state ? cpu_request_addr_index : _GEN_1398; // @[cache_single_port.scala 205:28 146:47]
+  assign tag_mem_0_io_cache_req_we = 5'h0 == cache_state ? 1'h0 : _GEN_1407; // @[cache_single_port.scala 205:28 148:44]
+  assign tag_mem_0_io_tag_write_valid = 5'h0 == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_1411; // @[cache_single_port.scala 205:28 150:41]
+  assign tag_mem_0_io_tag_write_dirty = 5'h0 == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_1410; // @[cache_single_port.scala 205:28 150:41]
+  assign tag_mem_0_io_tag_write_visit = 5'h0 == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_1409; // @[cache_single_port.scala 205:28 150:41]
+  assign tag_mem_0_io_tag_write_tag = 5'h0 == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_1408; // @[cache_single_port.scala 205:28 150:41]
   assign tag_mem_1_clock = clock;
-  assign tag_mem_1_io_cache_req_index = 5'h0 == cache_state ? cpu_request_addr_index : _GEN_1398; // @[cache_single_port.scala 200:28 141:47]
-  assign tag_mem_1_io_cache_req_we = 5'h0 == cache_state ? 1'h0 : _GEN_1412; // @[cache_single_port.scala 200:28 143:44]
-  assign tag_mem_1_io_tag_write_valid = 5'h0 == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_1416; // @[cache_single_port.scala 200:28 145:41]
-  assign tag_mem_1_io_tag_write_dirty = 5'h0 == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_1415; // @[cache_single_port.scala 200:28 145:41]
-  assign tag_mem_1_io_tag_write_visit = 5'h0 == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_1414; // @[cache_single_port.scala 200:28 145:41]
-  assign tag_mem_1_io_tag_write_tag = 5'h0 == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_1413; // @[cache_single_port.scala 200:28 145:41]
+  assign tag_mem_1_io_cache_req_index = 5'h0 == cache_state ? cpu_request_addr_index : _GEN_1398; // @[cache_single_port.scala 205:28 146:47]
+  assign tag_mem_1_io_cache_req_we = 5'h0 == cache_state ? 1'h0 : _GEN_1412; // @[cache_single_port.scala 205:28 148:44]
+  assign tag_mem_1_io_tag_write_valid = 5'h0 == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_1416; // @[cache_single_port.scala 205:28 150:41]
+  assign tag_mem_1_io_tag_write_dirty = 5'h0 == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_1415; // @[cache_single_port.scala 205:28 150:41]
+  assign tag_mem_1_io_tag_write_visit = 5'h0 == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_1414; // @[cache_single_port.scala 205:28 150:41]
+  assign tag_mem_1_io_tag_write_tag = 5'h0 == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_1413; // @[cache_single_port.scala 205:28 150:41]
   assign tag_mem_2_clock = clock;
-  assign tag_mem_2_io_cache_req_index = 5'h0 == cache_state ? cpu_request_addr_index : _GEN_1398; // @[cache_single_port.scala 200:28 141:47]
-  assign tag_mem_2_io_cache_req_we = 5'h0 == cache_state ? 1'h0 : _GEN_1417; // @[cache_single_port.scala 200:28 143:44]
-  assign tag_mem_2_io_tag_write_valid = 5'h0 == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_1421; // @[cache_single_port.scala 200:28 145:41]
-  assign tag_mem_2_io_tag_write_dirty = 5'h0 == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_1420; // @[cache_single_port.scala 200:28 145:41]
-  assign tag_mem_2_io_tag_write_visit = 5'h0 == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_1419; // @[cache_single_port.scala 200:28 145:41]
-  assign tag_mem_2_io_tag_write_tag = 5'h0 == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_1418; // @[cache_single_port.scala 200:28 145:41]
+  assign tag_mem_2_io_cache_req_index = 5'h0 == cache_state ? cpu_request_addr_index : _GEN_1398; // @[cache_single_port.scala 205:28 146:47]
+  assign tag_mem_2_io_cache_req_we = 5'h0 == cache_state ? 1'h0 : _GEN_1417; // @[cache_single_port.scala 205:28 148:44]
+  assign tag_mem_2_io_tag_write_valid = 5'h0 == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_1421; // @[cache_single_port.scala 205:28 150:41]
+  assign tag_mem_2_io_tag_write_dirty = 5'h0 == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_1420; // @[cache_single_port.scala 205:28 150:41]
+  assign tag_mem_2_io_tag_write_visit = 5'h0 == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_1419; // @[cache_single_port.scala 205:28 150:41]
+  assign tag_mem_2_io_tag_write_tag = 5'h0 == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_1418; // @[cache_single_port.scala 205:28 150:41]
   assign tag_mem_3_clock = clock;
-  assign tag_mem_3_io_cache_req_index = 5'h0 == cache_state ? cpu_request_addr_index : _GEN_1398; // @[cache_single_port.scala 200:28 141:47]
-  assign tag_mem_3_io_cache_req_we = 5'h0 == cache_state ? 1'h0 : _GEN_1422; // @[cache_single_port.scala 200:28 143:44]
-  assign tag_mem_3_io_tag_write_valid = 5'h0 == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_1426; // @[cache_single_port.scala 200:28 145:41]
-  assign tag_mem_3_io_tag_write_dirty = 5'h0 == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_1425; // @[cache_single_port.scala 200:28 145:41]
-  assign tag_mem_3_io_tag_write_visit = 5'h0 == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_1424; // @[cache_single_port.scala 200:28 145:41]
-  assign tag_mem_3_io_tag_write_tag = 5'h0 == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_1423; // @[cache_single_port.scala 200:28 145:41]
+  assign tag_mem_3_io_cache_req_index = 5'h0 == cache_state ? cpu_request_addr_index : _GEN_1398; // @[cache_single_port.scala 205:28 146:47]
+  assign tag_mem_3_io_cache_req_we = 5'h0 == cache_state ? 1'h0 : _GEN_1422; // @[cache_single_port.scala 205:28 148:44]
+  assign tag_mem_3_io_tag_write_valid = 5'h0 == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_1426; // @[cache_single_port.scala 205:28 150:41]
+  assign tag_mem_3_io_tag_write_dirty = 5'h0 == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_1425; // @[cache_single_port.scala 205:28 150:41]
+  assign tag_mem_3_io_tag_write_visit = 5'h0 == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_1424; // @[cache_single_port.scala 205:28 150:41]
+  assign tag_mem_3_io_tag_write_tag = 5'h0 == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_1423; // @[cache_single_port.scala 205:28 150:41]
   assign data_mem_0_clock = clock;
-  assign data_mem_0_io_cache_req_index = 5'h0 == cache_state ? io_cpu_request_addr[9:4] : _GEN_1427; // @[cache_single_port.scala 200:28 142:48]
-  assign data_mem_0_io_cache_req_we = 5'h0 == cache_state ? 1'h0 : _GEN_1428; // @[cache_single_port.scala 200:28 144:45]
-  assign data_mem_0_io_data_write_data = 5'h0 == cache_state ? data_mem_0_io_data_read_data : _GEN_1464; // @[cache_single_port.scala 200:28 146:43]
+  assign data_mem_0_io_cache_req_index = 5'h0 == cache_state ? io_cpu_request_addr[9:4] : _GEN_1427; // @[cache_single_port.scala 205:28 147:48]
+  assign data_mem_0_io_cache_req_we = 5'h0 == cache_state ? 1'h0 : _GEN_1428; // @[cache_single_port.scala 205:28 149:45]
+  assign data_mem_0_io_data_write_data = 5'h0 == cache_state ? data_mem_0_io_data_read_data : _GEN_1464; // @[cache_single_port.scala 205:28 151:43]
   assign data_mem_1_clock = clock;
-  assign data_mem_1_io_cache_req_index = io_cpu_request_addr[9:4]; // @[cache_single_port.scala 142:70]
-  assign data_mem_1_io_cache_req_we = 5'h0 == cache_state ? 1'h0 : _GEN_1430; // @[cache_single_port.scala 200:28 144:45]
-  assign data_mem_1_io_data_write_data = 5'h0 == cache_state ? data_mem_1_io_data_read_data : _GEN_1465; // @[cache_single_port.scala 200:28 146:43]
+  assign data_mem_1_io_cache_req_index = io_cpu_request_addr[9:4]; // @[cache_single_port.scala 147:70]
+  assign data_mem_1_io_cache_req_we = 5'h0 == cache_state ? 1'h0 : _GEN_1430; // @[cache_single_port.scala 205:28 149:45]
+  assign data_mem_1_io_data_write_data = 5'h0 == cache_state ? data_mem_1_io_data_read_data : _GEN_1465; // @[cache_single_port.scala 205:28 151:43]
   assign data_mem_2_clock = clock;
-  assign data_mem_2_io_cache_req_index = io_cpu_request_addr[9:4]; // @[cache_single_port.scala 142:70]
-  assign data_mem_2_io_cache_req_we = 5'h0 == cache_state ? 1'h0 : _GEN_1432; // @[cache_single_port.scala 200:28 144:45]
-  assign data_mem_2_io_data_write_data = 5'h0 == cache_state ? data_mem_2_io_data_read_data : _GEN_1466; // @[cache_single_port.scala 200:28 146:43]
+  assign data_mem_2_io_cache_req_index = io_cpu_request_addr[9:4]; // @[cache_single_port.scala 147:70]
+  assign data_mem_2_io_cache_req_we = 5'h0 == cache_state ? 1'h0 : _GEN_1432; // @[cache_single_port.scala 205:28 149:45]
+  assign data_mem_2_io_data_write_data = 5'h0 == cache_state ? data_mem_2_io_data_read_data : _GEN_1466; // @[cache_single_port.scala 205:28 151:43]
   assign data_mem_3_clock = clock;
-  assign data_mem_3_io_cache_req_index = io_cpu_request_addr[9:4]; // @[cache_single_port.scala 142:70]
-  assign data_mem_3_io_cache_req_we = 5'h0 == cache_state ? 1'h0 : _GEN_1434; // @[cache_single_port.scala 200:28 144:45]
-  assign data_mem_3_io_data_write_data = 5'h0 == cache_state ? data_mem_3_io_data_read_data : _GEN_1467; // @[cache_single_port.scala 200:28 146:43]
+  assign data_mem_3_io_cache_req_index = io_cpu_request_addr[9:4]; // @[cache_single_port.scala 147:70]
+  assign data_mem_3_io_cache_req_we = 5'h0 == cache_state ? 1'h0 : _GEN_1434; // @[cache_single_port.scala 205:28 149:45]
+  assign data_mem_3_io_data_write_data = 5'h0 == cache_state ? data_mem_3_io_data_read_data : _GEN_1467; // @[cache_single_port.scala 205:28 151:43]
   always @(posedge clock) begin
-    if (reset) begin // @[cache_single_port.scala 101:34]
-      cache_state <= 5'h0; // @[cache_single_port.scala 101:34]
-    end else if (5'h0 == cache_state) begin // @[cache_single_port.scala 200:28]
+    if (reset) begin // @[cache_single_port.scala 106:34]
+      cache_state <= 5'h0; // @[cache_single_port.scala 106:34]
+    end else if (5'h0 == cache_state) begin // @[cache_single_port.scala 205:28]
       cache_state <= {{1'd0}, _GEN_9};
-    end else if (5'hd == cache_state) begin // @[cache_single_port.scala 200:28]
+    end else if (5'hd == cache_state) begin // @[cache_single_port.scala 205:28]
       cache_state <= {{1'd0}, _GEN_10};
-    end else if (5'he == cache_state) begin // @[cache_single_port.scala 200:28]
+    end else if (5'he == cache_state) begin // @[cache_single_port.scala 205:28]
       cache_state <= 5'hd;
     end else begin
       cache_state <= _GEN_1239;
     end
     if (reset) begin // @[Counter.scala 62:40]
       index <= 1'h0; // @[Counter.scala 62:40]
-    end else if (5'h0 == cache_state) begin // @[cache_single_port.scala 200:28]
+    end else if (5'h0 == cache_state) begin // @[cache_single_port.scala 205:28]
       index <= _GEN_0;
-    end else if (5'hd == cache_state) begin // @[cache_single_port.scala 200:28]
+    end else if (5'hd == cache_state) begin // @[cache_single_port.scala 205:28]
       index <= _GEN_0;
-    end else if (5'he == cache_state) begin // @[cache_single_port.scala 200:28]
+    end else if (5'he == cache_state) begin // @[cache_single_port.scala 205:28]
       index <= _GEN_0;
     end else begin
       index <= _GEN_1246;
     end
-    if (reset) begin // @[cache_single_port.scala 109:30]
-      replace <= 2'h0; // @[cache_single_port.scala 109:30]
-    end else if (!(5'h0 == cache_state)) begin // @[cache_single_port.scala 200:28]
-      if (!(5'hd == cache_state)) begin // @[cache_single_port.scala 200:28]
-        if (!(5'he == cache_state)) begin // @[cache_single_port.scala 200:28]
+    if (reset) begin // @[cache_single_port.scala 114:30]
+      replace <= 2'h0; // @[cache_single_port.scala 114:30]
+    end else if (!(5'h0 == cache_state)) begin // @[cache_single_port.scala 205:28]
+      if (!(5'hd == cache_state)) begin // @[cache_single_port.scala 205:28]
+        if (!(5'he == cache_state)) begin // @[cache_single_port.scala 205:28]
           replace <= _GEN_1308;
         end
       end
     end
-    if (reset) begin // @[cache_single_port.scala 110:34]
-      refill_addr <= 32'h0; // @[cache_single_port.scala 110:34]
-    end else if (!(5'h0 == cache_state)) begin // @[cache_single_port.scala 200:28]
-      if (!(5'hd == cache_state)) begin // @[cache_single_port.scala 200:28]
-        if (!(5'he == cache_state)) begin // @[cache_single_port.scala 200:28]
+    if (reset) begin // @[cache_single_port.scala 115:34]
+      refill_addr <= 32'h0; // @[cache_single_port.scala 115:34]
+    end else if (!(5'h0 == cache_state)) begin // @[cache_single_port.scala 205:28]
+      if (!(5'hd == cache_state)) begin // @[cache_single_port.scala 205:28]
+        if (!(5'he == cache_state)) begin // @[cache_single_port.scala 205:28]
           refill_addr <= _GEN_1309;
         end
       end
     end
-    if (reset) begin // @[cache_single_port.scala 115:50]
-      cpu_request_addr_reg_origin <= 32'h0; // @[cache_single_port.scala 115:50]
+    if (reset) begin // @[cache_single_port.scala 120:50]
+      cpu_request_addr_reg_origin <= 32'h0; // @[cache_single_port.scala 120:50]
     end else begin
-      cpu_request_addr_reg_origin <= io_cpu_request_addr; // @[cache_single_port.scala 125:37]
+      cpu_request_addr_reg_origin <= io_cpu_request_addr; // @[cache_single_port.scala 130:37]
     end
-    if (reset) begin // @[cache_single_port.scala 116:43]
-      cpu_request_addr_reg <= 32'h0; // @[cache_single_port.scala 116:43]
+    if (reset) begin // @[cache_single_port.scala 121:43]
+      cpu_request_addr_reg <= 32'h0; // @[cache_single_port.scala 121:43]
     end else begin
-      cpu_request_addr_reg <= align_addr; // @[cache_single_port.scala 124:30]
+      cpu_request_addr_reg <= align_addr; // @[cache_single_port.scala 129:30]
     end
-    if (reset) begin // @[cache_single_port.scala 121:45]
-      cpu_request_accessType <= 2'h0; // @[cache_single_port.scala 121:45]
+    if (reset) begin // @[cache_single_port.scala 126:45]
+      cpu_request_accessType <= 2'h0; // @[cache_single_port.scala 126:45]
     end else begin
-      cpu_request_accessType <= 2'h2; // @[cache_single_port.scala 130:32]
+      cpu_request_accessType <= 2'h2; // @[cache_single_port.scala 135:32]
     end
     if (reset) begin // @[Counter.scala 62:40]
       flush_loop <= 6'h0; // @[Counter.scala 62:40]
-    end else if (5'h0 == cache_state) begin // @[cache_single_port.scala 200:28]
+    end else if (5'h0 == cache_state) begin // @[cache_single_port.scala 205:28]
       flush_loop <= _GEN_2;
-    end else if (5'hd == cache_state) begin // @[cache_single_port.scala 200:28]
-      if (flush_over) begin // @[cache_single_port.scala 224:49]
-        flush_loop <= 6'h0; // @[cache_single_port.scala 226:52]
+    end else if (5'hd == cache_state) begin // @[cache_single_port.scala 205:28]
+      if (flush_over) begin // @[cache_single_port.scala 229:49]
+        flush_loop <= 6'h0; // @[cache_single_port.scala 231:52]
       end else begin
         flush_loop <= _GEN_2;
       end
     end else begin
       flush_loop <= _GEN_2;
     end
-    if (reset) begin // @[cache_single_port.scala 186:33]
-      flush_over <= 1'h0; // @[cache_single_port.scala 186:33]
-    end else if (!(5'h0 == cache_state)) begin // @[cache_single_port.scala 200:28]
-      if (5'hd == cache_state) begin // @[cache_single_port.scala 200:28]
-        if (flush_over) begin // @[cache_single_port.scala 224:49]
-          flush_over <= 1'h0; // @[cache_single_port.scala 227:52]
+    if (reset) begin // @[cache_single_port.scala 191:33]
+      flush_over <= 1'h0; // @[cache_single_port.scala 191:33]
+    end else if (!(5'h0 == cache_state)) begin // @[cache_single_port.scala 205:28]
+      if (5'hd == cache_state) begin // @[cache_single_port.scala 205:28]
+        if (flush_over) begin // @[cache_single_port.scala 229:49]
+          flush_over <= 1'h0; // @[cache_single_port.scala 232:52]
         end
-      end else if (5'he == cache_state) begin // @[cache_single_port.scala 200:28]
+      end else if (5'he == cache_state) begin // @[cache_single_port.scala 205:28]
         flush_over <= _GEN_14;
       end
     end
@@ -8472,613 +8472,613 @@ module ysyx_22041812_Cache_1(
   reg [31:0] _RAND_12;
   reg [31:0] _RAND_13;
 `endif // RANDOMIZE_REG_INIT
-  wire  tag_mem_0_clock; // @[cache_single_port.scala 102:45]
-  wire [5:0] tag_mem_0_io_cache_req_index; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_0_io_cache_req_we; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_0_io_tag_write_valid; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_0_io_tag_write_dirty; // @[cache_single_port.scala 102:45]
-  wire [7:0] tag_mem_0_io_tag_write_visit; // @[cache_single_port.scala 102:45]
-  wire [21:0] tag_mem_0_io_tag_write_tag; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_0_io_tag_read_valid; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_0_io_tag_read_dirty; // @[cache_single_port.scala 102:45]
-  wire [7:0] tag_mem_0_io_tag_read_visit; // @[cache_single_port.scala 102:45]
-  wire [21:0] tag_mem_0_io_tag_read_tag; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_1_clock; // @[cache_single_port.scala 102:45]
-  wire [5:0] tag_mem_1_io_cache_req_index; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_1_io_cache_req_we; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_1_io_tag_write_valid; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_1_io_tag_write_dirty; // @[cache_single_port.scala 102:45]
-  wire [7:0] tag_mem_1_io_tag_write_visit; // @[cache_single_port.scala 102:45]
-  wire [21:0] tag_mem_1_io_tag_write_tag; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_1_io_tag_read_valid; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_1_io_tag_read_dirty; // @[cache_single_port.scala 102:45]
-  wire [7:0] tag_mem_1_io_tag_read_visit; // @[cache_single_port.scala 102:45]
-  wire [21:0] tag_mem_1_io_tag_read_tag; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_2_clock; // @[cache_single_port.scala 102:45]
-  wire [5:0] tag_mem_2_io_cache_req_index; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_2_io_cache_req_we; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_2_io_tag_write_valid; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_2_io_tag_write_dirty; // @[cache_single_port.scala 102:45]
-  wire [7:0] tag_mem_2_io_tag_write_visit; // @[cache_single_port.scala 102:45]
-  wire [21:0] tag_mem_2_io_tag_write_tag; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_2_io_tag_read_valid; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_2_io_tag_read_dirty; // @[cache_single_port.scala 102:45]
-  wire [7:0] tag_mem_2_io_tag_read_visit; // @[cache_single_port.scala 102:45]
-  wire [21:0] tag_mem_2_io_tag_read_tag; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_3_clock; // @[cache_single_port.scala 102:45]
-  wire [5:0] tag_mem_3_io_cache_req_index; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_3_io_cache_req_we; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_3_io_tag_write_valid; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_3_io_tag_write_dirty; // @[cache_single_port.scala 102:45]
-  wire [7:0] tag_mem_3_io_tag_write_visit; // @[cache_single_port.scala 102:45]
-  wire [21:0] tag_mem_3_io_tag_write_tag; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_3_io_tag_read_valid; // @[cache_single_port.scala 102:45]
-  wire  tag_mem_3_io_tag_read_dirty; // @[cache_single_port.scala 102:45]
-  wire [7:0] tag_mem_3_io_tag_read_visit; // @[cache_single_port.scala 102:45]
-  wire [21:0] tag_mem_3_io_tag_read_tag; // @[cache_single_port.scala 102:45]
-  wire  data_mem_0_clock; // @[cache_single_port.scala 103:46]
-  wire [5:0] data_mem_0_io_cache_req_index; // @[cache_single_port.scala 103:46]
-  wire  data_mem_0_io_cache_req_we; // @[cache_single_port.scala 103:46]
-  wire [127:0] data_mem_0_io_data_write_data; // @[cache_single_port.scala 103:46]
-  wire [127:0] data_mem_0_io_data_read_data; // @[cache_single_port.scala 103:46]
-  wire  data_mem_1_clock; // @[cache_single_port.scala 103:46]
-  wire [5:0] data_mem_1_io_cache_req_index; // @[cache_single_port.scala 103:46]
-  wire  data_mem_1_io_cache_req_we; // @[cache_single_port.scala 103:46]
-  wire [127:0] data_mem_1_io_data_write_data; // @[cache_single_port.scala 103:46]
-  wire [127:0] data_mem_1_io_data_read_data; // @[cache_single_port.scala 103:46]
-  wire  data_mem_2_clock; // @[cache_single_port.scala 103:46]
-  wire [5:0] data_mem_2_io_cache_req_index; // @[cache_single_port.scala 103:46]
-  wire  data_mem_2_io_cache_req_we; // @[cache_single_port.scala 103:46]
-  wire [127:0] data_mem_2_io_data_write_data; // @[cache_single_port.scala 103:46]
-  wire [127:0] data_mem_2_io_data_read_data; // @[cache_single_port.scala 103:46]
-  wire  data_mem_3_clock; // @[cache_single_port.scala 103:46]
-  wire [5:0] data_mem_3_io_cache_req_index; // @[cache_single_port.scala 103:46]
-  wire  data_mem_3_io_cache_req_we; // @[cache_single_port.scala 103:46]
-  wire [127:0] data_mem_3_io_data_write_data; // @[cache_single_port.scala 103:46]
-  wire [127:0] data_mem_3_io_data_read_data; // @[cache_single_port.scala 103:46]
-  reg [4:0] cache_state; // @[cache_single_port.scala 101:34]
+  wire  tag_mem_0_clock; // @[cache_single_port.scala 107:45]
+  wire [5:0] tag_mem_0_io_cache_req_index; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_0_io_cache_req_we; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_0_io_tag_write_valid; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_0_io_tag_write_dirty; // @[cache_single_port.scala 107:45]
+  wire [7:0] tag_mem_0_io_tag_write_visit; // @[cache_single_port.scala 107:45]
+  wire [21:0] tag_mem_0_io_tag_write_tag; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_0_io_tag_read_valid; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_0_io_tag_read_dirty; // @[cache_single_port.scala 107:45]
+  wire [7:0] tag_mem_0_io_tag_read_visit; // @[cache_single_port.scala 107:45]
+  wire [21:0] tag_mem_0_io_tag_read_tag; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_1_clock; // @[cache_single_port.scala 107:45]
+  wire [5:0] tag_mem_1_io_cache_req_index; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_1_io_cache_req_we; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_1_io_tag_write_valid; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_1_io_tag_write_dirty; // @[cache_single_port.scala 107:45]
+  wire [7:0] tag_mem_1_io_tag_write_visit; // @[cache_single_port.scala 107:45]
+  wire [21:0] tag_mem_1_io_tag_write_tag; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_1_io_tag_read_valid; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_1_io_tag_read_dirty; // @[cache_single_port.scala 107:45]
+  wire [7:0] tag_mem_1_io_tag_read_visit; // @[cache_single_port.scala 107:45]
+  wire [21:0] tag_mem_1_io_tag_read_tag; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_2_clock; // @[cache_single_port.scala 107:45]
+  wire [5:0] tag_mem_2_io_cache_req_index; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_2_io_cache_req_we; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_2_io_tag_write_valid; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_2_io_tag_write_dirty; // @[cache_single_port.scala 107:45]
+  wire [7:0] tag_mem_2_io_tag_write_visit; // @[cache_single_port.scala 107:45]
+  wire [21:0] tag_mem_2_io_tag_write_tag; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_2_io_tag_read_valid; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_2_io_tag_read_dirty; // @[cache_single_port.scala 107:45]
+  wire [7:0] tag_mem_2_io_tag_read_visit; // @[cache_single_port.scala 107:45]
+  wire [21:0] tag_mem_2_io_tag_read_tag; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_3_clock; // @[cache_single_port.scala 107:45]
+  wire [5:0] tag_mem_3_io_cache_req_index; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_3_io_cache_req_we; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_3_io_tag_write_valid; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_3_io_tag_write_dirty; // @[cache_single_port.scala 107:45]
+  wire [7:0] tag_mem_3_io_tag_write_visit; // @[cache_single_port.scala 107:45]
+  wire [21:0] tag_mem_3_io_tag_write_tag; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_3_io_tag_read_valid; // @[cache_single_port.scala 107:45]
+  wire  tag_mem_3_io_tag_read_dirty; // @[cache_single_port.scala 107:45]
+  wire [7:0] tag_mem_3_io_tag_read_visit; // @[cache_single_port.scala 107:45]
+  wire [21:0] tag_mem_3_io_tag_read_tag; // @[cache_single_port.scala 107:45]
+  wire  data_mem_0_clock; // @[cache_single_port.scala 108:46]
+  wire [5:0] data_mem_0_io_cache_req_index; // @[cache_single_port.scala 108:46]
+  wire  data_mem_0_io_cache_req_we; // @[cache_single_port.scala 108:46]
+  wire [127:0] data_mem_0_io_data_write_data; // @[cache_single_port.scala 108:46]
+  wire [127:0] data_mem_0_io_data_read_data; // @[cache_single_port.scala 108:46]
+  wire  data_mem_1_clock; // @[cache_single_port.scala 108:46]
+  wire [5:0] data_mem_1_io_cache_req_index; // @[cache_single_port.scala 108:46]
+  wire  data_mem_1_io_cache_req_we; // @[cache_single_port.scala 108:46]
+  wire [127:0] data_mem_1_io_data_write_data; // @[cache_single_port.scala 108:46]
+  wire [127:0] data_mem_1_io_data_read_data; // @[cache_single_port.scala 108:46]
+  wire  data_mem_2_clock; // @[cache_single_port.scala 108:46]
+  wire [5:0] data_mem_2_io_cache_req_index; // @[cache_single_port.scala 108:46]
+  wire  data_mem_2_io_cache_req_we; // @[cache_single_port.scala 108:46]
+  wire [127:0] data_mem_2_io_data_write_data; // @[cache_single_port.scala 108:46]
+  wire [127:0] data_mem_2_io_data_read_data; // @[cache_single_port.scala 108:46]
+  wire  data_mem_3_clock; // @[cache_single_port.scala 108:46]
+  wire [5:0] data_mem_3_io_cache_req_index; // @[cache_single_port.scala 108:46]
+  wire  data_mem_3_io_cache_req_we; // @[cache_single_port.scala 108:46]
+  wire [127:0] data_mem_3_io_data_write_data; // @[cache_single_port.scala 108:46]
+  wire [127:0] data_mem_3_io_data_read_data; // @[cache_single_port.scala 108:46]
+  reg [4:0] cache_state; // @[cache_single_port.scala 106:34]
   reg  index; // @[Counter.scala 62:40]
-  wire  _GEN_537 = 5'h7 == cache_state & io_mem_io_w_ready; // @[cache_single_port.scala 200:28 558:39]
-  wire  _GEN_549 = 5'ha == cache_state ? 1'h0 : _GEN_537; // @[cache_single_port.scala 200:28]
-  wire  _GEN_569 = 5'h8 == cache_state ? io_mem_io_r_valid : _GEN_549; // @[cache_single_port.scala 200:28 538:39]
-  wire  _GEN_593 = 5'h9 == cache_state ? 1'h0 : _GEN_569; // @[cache_single_port.scala 200:28]
-  wire  _GEN_618 = 5'hc == cache_state ? 1'h0 : _GEN_593; // @[cache_single_port.scala 200:28]
-  wire  _GEN_690 = 5'h6 == cache_state ? 1'h0 : _GEN_618; // @[cache_single_port.scala 200:28]
-  wire  _GEN_763 = 5'h5 == cache_state ? 1'h0 : _GEN_690; // @[cache_single_port.scala 200:28]
-  wire  _GEN_839 = 5'h4 == cache_state ? 1'h0 : _GEN_763; // @[cache_single_port.scala 200:28]
-  wire  _GEN_912 = 5'h3 == cache_state ? 1'h0 : _GEN_839; // @[cache_single_port.scala 200:28]
-  wire  _GEN_989 = 5'h2 == cache_state ? 1'h0 : _GEN_912; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1064 = 5'h1 == cache_state ? 1'h0 : _GEN_989; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1143 = 5'h11 == cache_state ? 1'h0 : _GEN_1064; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1154 = 5'hf == cache_state ? io_mem_io_w_ready : _GEN_1143; // @[cache_single_port.scala 200:28 306:39]
-  wire  _GEN_1240 = 5'h10 == cache_state ? 1'h0 : _GEN_1154; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1353 = 5'he == cache_state ? 1'h0 : _GEN_1240; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1438 = 5'hd == cache_state ? 1'h0 : _GEN_1353; // @[cache_single_port.scala 200:28]
-  wire  fill_block_en = 5'h0 == cache_state ? 1'h0 : _GEN_1438; // @[cache_single_port.scala 200:28]
+  wire  _GEN_537 = 5'h7 == cache_state & io_mem_io_w_ready; // @[cache_single_port.scala 205:28 563:39]
+  wire  _GEN_549 = 5'ha == cache_state ? 1'h0 : _GEN_537; // @[cache_single_port.scala 205:28]
+  wire  _GEN_569 = 5'h8 == cache_state ? io_mem_io_r_valid : _GEN_549; // @[cache_single_port.scala 205:28 543:39]
+  wire  _GEN_593 = 5'h9 == cache_state ? 1'h0 : _GEN_569; // @[cache_single_port.scala 205:28]
+  wire  _GEN_618 = 5'hc == cache_state ? 1'h0 : _GEN_593; // @[cache_single_port.scala 205:28]
+  wire  _GEN_690 = 5'h6 == cache_state ? 1'h0 : _GEN_618; // @[cache_single_port.scala 205:28]
+  wire  _GEN_763 = 5'h5 == cache_state ? 1'h0 : _GEN_690; // @[cache_single_port.scala 205:28]
+  wire  _GEN_839 = 5'h4 == cache_state ? 1'h0 : _GEN_763; // @[cache_single_port.scala 205:28]
+  wire  _GEN_912 = 5'h3 == cache_state ? 1'h0 : _GEN_839; // @[cache_single_port.scala 205:28]
+  wire  _GEN_989 = 5'h2 == cache_state ? 1'h0 : _GEN_912; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1064 = 5'h1 == cache_state ? 1'h0 : _GEN_989; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1143 = 5'h11 == cache_state ? 1'h0 : _GEN_1064; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1154 = 5'hf == cache_state ? io_mem_io_w_ready : _GEN_1143; // @[cache_single_port.scala 205:28 311:39]
+  wire  _GEN_1240 = 5'h10 == cache_state ? 1'h0 : _GEN_1154; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1353 = 5'he == cache_state ? 1'h0 : _GEN_1240; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1438 = 5'hd == cache_state ? 1'h0 : _GEN_1353; // @[cache_single_port.scala 205:28]
+  wire  fill_block_en = 5'h0 == cache_state ? 1'h0 : _GEN_1438; // @[cache_single_port.scala 205:28]
   wire  _GEN_0 = fill_block_en ? index + 1'h1 : index; // @[Counter.scala 120:16 78:15 62:40]
   wire  last = fill_block_en & index; // @[Counter.scala 120:{16,23}]
-  reg [1:0] replace; // @[cache_single_port.scala 109:30]
-  reg [31:0] refill_addr; // @[cache_single_port.scala 110:34]
-  reg [31:0] writeback_addr; // @[cache_single_port.scala 111:37]
-  reg [31:0] cpu_request_addr_reg_origin; // @[cache_single_port.scala 115:50]
-  reg [31:0] cpu_request_addr_reg; // @[cache_single_port.scala 116:43]
-  reg [63:0] cpu_request_data; // @[cache_single_port.scala 117:39]
-  reg [7:0] cpu_request_mask; // @[cache_single_port.scala 118:39]
-  reg  cpu_request_rw; // @[cache_single_port.scala 119:37]
-  reg [1:0] cpu_request_accessType; // @[cache_single_port.scala 121:45]
+  reg [1:0] replace; // @[cache_single_port.scala 114:30]
+  reg [31:0] refill_addr; // @[cache_single_port.scala 115:34]
+  reg [31:0] writeback_addr; // @[cache_single_port.scala 116:37]
+  reg [31:0] cpu_request_addr_reg_origin; // @[cache_single_port.scala 120:50]
+  reg [31:0] cpu_request_addr_reg; // @[cache_single_port.scala 121:43]
+  reg [63:0] cpu_request_data; // @[cache_single_port.scala 122:39]
+  reg [7:0] cpu_request_mask; // @[cache_single_port.scala 123:39]
+  reg  cpu_request_rw; // @[cache_single_port.scala 124:37]
+  reg [1:0] cpu_request_accessType; // @[cache_single_port.scala 126:45]
   wire [31:0] align_addr = {io_cpu_request_addr[31:3],3'h0}; // @[Cat.scala 31:58]
-  wire [5:0] cpu_request_addr_index = cpu_request_addr_reg[9:4]; // @[cache_single_port.scala 132:58]
-  wire [21:0] cpu_request_addr_tag = cpu_request_addr_reg[31:10]; // @[cache_single_port.scala 133:56]
+  wire [5:0] cpu_request_addr_index = cpu_request_addr_reg[9:4]; // @[cache_single_port.scala 137:58]
+  wire [21:0] cpu_request_addr_tag = cpu_request_addr_reg[31:10]; // @[cache_single_port.scala 138:56]
   reg [5:0] flush_loop; // @[Counter.scala 62:40]
   wire  wrap_wrap_1 = flush_loop == 6'h3f; // @[Counter.scala 74:24]
   wire [5:0] _wrap_value_T_3 = flush_loop + 6'h1; // @[Counter.scala 78:24]
   reg [1:0] index_in_line; // @[Counter.scala 62:40]
-  wire  _T_27 = 2'h3 == index_in_line; // @[cache_single_port.scala 243:50]
-  wire  _GEN_99 = tag_mem_3_io_tag_read_valid; // @[cache_single_port.scala 135:31 236:42 241:42]
+  wire  _T_27 = 2'h3 == index_in_line; // @[cache_single_port.scala 248:50]
+  wire  _GEN_99 = tag_mem_3_io_tag_read_valid; // @[cache_single_port.scala 140:31 241:42 246:42]
   wire  _GEN_631 = 5'h6 == cache_state & (tag_mem_3_io_tag_read_tag == cpu_request_addr_tag &
-    tag_mem_3_io_tag_read_valid); // @[cache_single_port.scala 200:28 135:31 400:34]
-  wire  _GEN_706 = 5'h5 == cache_state ? 1'h0 : _GEN_631; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_782 = 5'h4 == cache_state ? 1'h0 : _GEN_706; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_857 = 5'h3 == cache_state ? 1'h0 : _GEN_782; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_934 = 5'h2 == cache_state ? 1'h0 : _GEN_857; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1012 = 5'h1 == cache_state ? 1'h0 : _GEN_934; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1091 = 5'h11 == cache_state ? 1'h0 : _GEN_1012; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1182 = 5'hf == cache_state ? 1'h0 : _GEN_1091; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1265 = 5'h10 == cache_state ? 1'h0 : _GEN_1182; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1315 = 5'he == cache_state ? _GEN_99 : _GEN_1265; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1402 = 5'hd == cache_state ? 1'h0 : _GEN_1315; // @[cache_single_port.scala 200:28 135:31]
-  wire  is_match_3 = 5'h0 == cache_state ? 1'h0 : _GEN_1402; // @[cache_single_port.scala 200:28 135:31]
-  wire  _T_23 = 2'h2 == index_in_line; // @[cache_single_port.scala 243:50]
-  wire  _GEN_98 = tag_mem_2_io_tag_read_valid; // @[cache_single_port.scala 135:31 236:42 241:42]
+    tag_mem_3_io_tag_read_valid); // @[cache_single_port.scala 205:28 140:31 405:34]
+  wire  _GEN_706 = 5'h5 == cache_state ? 1'h0 : _GEN_631; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_782 = 5'h4 == cache_state ? 1'h0 : _GEN_706; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_857 = 5'h3 == cache_state ? 1'h0 : _GEN_782; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_934 = 5'h2 == cache_state ? 1'h0 : _GEN_857; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1012 = 5'h1 == cache_state ? 1'h0 : _GEN_934; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1091 = 5'h11 == cache_state ? 1'h0 : _GEN_1012; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1182 = 5'hf == cache_state ? 1'h0 : _GEN_1091; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1265 = 5'h10 == cache_state ? 1'h0 : _GEN_1182; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1315 = 5'he == cache_state ? _GEN_99 : _GEN_1265; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1402 = 5'hd == cache_state ? 1'h0 : _GEN_1315; // @[cache_single_port.scala 205:28 140:31]
+  wire  is_match_3 = 5'h0 == cache_state ? 1'h0 : _GEN_1402; // @[cache_single_port.scala 205:28 140:31]
+  wire  _T_23 = 2'h2 == index_in_line; // @[cache_single_port.scala 248:50]
+  wire  _GEN_98 = tag_mem_2_io_tag_read_valid; // @[cache_single_port.scala 140:31 241:42 246:42]
   wire  _GEN_630 = 5'h6 == cache_state & (tag_mem_2_io_tag_read_tag == cpu_request_addr_tag &
-    tag_mem_2_io_tag_read_valid); // @[cache_single_port.scala 200:28 135:31 400:34]
-  wire  _GEN_705 = 5'h5 == cache_state ? 1'h0 : _GEN_630; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_781 = 5'h4 == cache_state ? 1'h0 : _GEN_705; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_856 = 5'h3 == cache_state ? 1'h0 : _GEN_781; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_933 = 5'h2 == cache_state ? 1'h0 : _GEN_856; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1011 = 5'h1 == cache_state ? 1'h0 : _GEN_933; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1090 = 5'h11 == cache_state ? 1'h0 : _GEN_1011; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1181 = 5'hf == cache_state ? 1'h0 : _GEN_1090; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1264 = 5'h10 == cache_state ? 1'h0 : _GEN_1181; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1314 = 5'he == cache_state ? _GEN_98 : _GEN_1264; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1401 = 5'hd == cache_state ? 1'h0 : _GEN_1314; // @[cache_single_port.scala 200:28 135:31]
-  wire  is_match_2 = 5'h0 == cache_state ? 1'h0 : _GEN_1401; // @[cache_single_port.scala 200:28 135:31]
-  wire  _T_19 = 2'h1 == index_in_line; // @[cache_single_port.scala 243:50]
-  wire  _GEN_97 = tag_mem_1_io_tag_read_valid; // @[cache_single_port.scala 135:31 236:42 241:42]
+    tag_mem_2_io_tag_read_valid); // @[cache_single_port.scala 205:28 140:31 405:34]
+  wire  _GEN_705 = 5'h5 == cache_state ? 1'h0 : _GEN_630; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_781 = 5'h4 == cache_state ? 1'h0 : _GEN_705; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_856 = 5'h3 == cache_state ? 1'h0 : _GEN_781; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_933 = 5'h2 == cache_state ? 1'h0 : _GEN_856; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1011 = 5'h1 == cache_state ? 1'h0 : _GEN_933; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1090 = 5'h11 == cache_state ? 1'h0 : _GEN_1011; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1181 = 5'hf == cache_state ? 1'h0 : _GEN_1090; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1264 = 5'h10 == cache_state ? 1'h0 : _GEN_1181; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1314 = 5'he == cache_state ? _GEN_98 : _GEN_1264; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1401 = 5'hd == cache_state ? 1'h0 : _GEN_1314; // @[cache_single_port.scala 205:28 140:31]
+  wire  is_match_2 = 5'h0 == cache_state ? 1'h0 : _GEN_1401; // @[cache_single_port.scala 205:28 140:31]
+  wire  _T_19 = 2'h1 == index_in_line; // @[cache_single_port.scala 248:50]
+  wire  _GEN_97 = tag_mem_1_io_tag_read_valid; // @[cache_single_port.scala 140:31 241:42 246:42]
   wire  _GEN_629 = 5'h6 == cache_state & (tag_mem_1_io_tag_read_tag == cpu_request_addr_tag &
-    tag_mem_1_io_tag_read_valid); // @[cache_single_port.scala 200:28 135:31 400:34]
-  wire  _GEN_704 = 5'h5 == cache_state ? 1'h0 : _GEN_629; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_780 = 5'h4 == cache_state ? 1'h0 : _GEN_704; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_855 = 5'h3 == cache_state ? 1'h0 : _GEN_780; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_932 = 5'h2 == cache_state ? 1'h0 : _GEN_855; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1010 = 5'h1 == cache_state ? 1'h0 : _GEN_932; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1089 = 5'h11 == cache_state ? 1'h0 : _GEN_1010; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1180 = 5'hf == cache_state ? 1'h0 : _GEN_1089; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1263 = 5'h10 == cache_state ? 1'h0 : _GEN_1180; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1313 = 5'he == cache_state ? _GEN_97 : _GEN_1263; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1400 = 5'hd == cache_state ? 1'h0 : _GEN_1313; // @[cache_single_port.scala 200:28 135:31]
-  wire  is_match_1 = 5'h0 == cache_state ? 1'h0 : _GEN_1400; // @[cache_single_port.scala 200:28 135:31]
-  wire  _T_15 = 2'h0 == index_in_line; // @[cache_single_port.scala 243:50]
-  wire  _GEN_96 = tag_mem_0_io_tag_read_valid; // @[cache_single_port.scala 135:31 236:42 241:42]
+    tag_mem_1_io_tag_read_valid); // @[cache_single_port.scala 205:28 140:31 405:34]
+  wire  _GEN_704 = 5'h5 == cache_state ? 1'h0 : _GEN_629; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_780 = 5'h4 == cache_state ? 1'h0 : _GEN_704; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_855 = 5'h3 == cache_state ? 1'h0 : _GEN_780; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_932 = 5'h2 == cache_state ? 1'h0 : _GEN_855; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1010 = 5'h1 == cache_state ? 1'h0 : _GEN_932; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1089 = 5'h11 == cache_state ? 1'h0 : _GEN_1010; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1180 = 5'hf == cache_state ? 1'h0 : _GEN_1089; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1263 = 5'h10 == cache_state ? 1'h0 : _GEN_1180; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1313 = 5'he == cache_state ? _GEN_97 : _GEN_1263; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1400 = 5'hd == cache_state ? 1'h0 : _GEN_1313; // @[cache_single_port.scala 205:28 140:31]
+  wire  is_match_1 = 5'h0 == cache_state ? 1'h0 : _GEN_1400; // @[cache_single_port.scala 205:28 140:31]
+  wire  _T_15 = 2'h0 == index_in_line; // @[cache_single_port.scala 248:50]
+  wire  _GEN_96 = tag_mem_0_io_tag_read_valid; // @[cache_single_port.scala 140:31 241:42 246:42]
   wire  _GEN_628 = 5'h6 == cache_state & (tag_mem_0_io_tag_read_tag == cpu_request_addr_tag &
-    tag_mem_0_io_tag_read_valid); // @[cache_single_port.scala 200:28 135:31 400:34]
-  wire  _GEN_703 = 5'h5 == cache_state ? 1'h0 : _GEN_628; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_779 = 5'h4 == cache_state ? 1'h0 : _GEN_703; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_854 = 5'h3 == cache_state ? 1'h0 : _GEN_779; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_931 = 5'h2 == cache_state ? 1'h0 : _GEN_854; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1009 = 5'h1 == cache_state ? 1'h0 : _GEN_931; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1088 = 5'h11 == cache_state ? 1'h0 : _GEN_1009; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1179 = 5'hf == cache_state ? 1'h0 : _GEN_1088; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1262 = 5'h10 == cache_state ? 1'h0 : _GEN_1179; // @[cache_single_port.scala 200:28 135:31]
-  wire  _GEN_1312 = 5'he == cache_state ? _GEN_96 : _GEN_1262; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1399 = 5'hd == cache_state ? 1'h0 : _GEN_1312; // @[cache_single_port.scala 200:28 135:31]
-  wire  is_match_0 = 5'h0 == cache_state ? 1'h0 : _GEN_1399; // @[cache_single_port.scala 200:28 135:31]
-  wire  _T_17 = ~(index_in_line == 2'h3); // @[cache_single_port.scala 247:60]
-  wire  _GEN_15 = wrap_wrap_1 ? 1'h0 : 1'h1; // @[cache_single_port.scala 188:27 252:91 255:83]
-  wire  _GEN_20 = ~(index_in_line == 2'h3) ? 1'h0 : _GEN_15; // @[cache_single_port.scala 188:27 247:95]
-  wire  _GEN_26 = is_match_0 ? 1'h0 : _GEN_20; // @[cache_single_port.scala 188:27 244:66]
-  wire  _GEN_32 = 2'h0 == index_in_line & _GEN_26; // @[cache_single_port.scala 188:27 243:68]
-  wire  _GEN_35 = wrap_wrap_1 ? _GEN_32 : 1'h1; // @[cache_single_port.scala 252:91 255:83]
-  wire  _GEN_40 = ~(index_in_line == 2'h3) ? _GEN_32 : _GEN_35; // @[cache_single_port.scala 247:95]
-  wire  _GEN_46 = is_match_1 ? _GEN_32 : _GEN_40; // @[cache_single_port.scala 244:66]
-  wire  _GEN_52 = 2'h1 == index_in_line ? _GEN_46 : _GEN_32; // @[cache_single_port.scala 243:68]
-  wire  _GEN_55 = wrap_wrap_1 ? _GEN_52 : 1'h1; // @[cache_single_port.scala 252:91 255:83]
-  wire  _GEN_60 = ~(index_in_line == 2'h3) ? _GEN_52 : _GEN_55; // @[cache_single_port.scala 247:95]
-  wire  _GEN_66 = is_match_2 ? _GEN_52 : _GEN_60; // @[cache_single_port.scala 244:66]
-  wire  _GEN_72 = 2'h2 == index_in_line ? _GEN_66 : _GEN_52; // @[cache_single_port.scala 243:68]
-  wire  _GEN_75 = wrap_wrap_1 ? _GEN_72 : 1'h1; // @[cache_single_port.scala 252:91 255:83]
-  wire  _GEN_80 = ~(index_in_line == 2'h3) ? _GEN_72 : _GEN_75; // @[cache_single_port.scala 247:95]
-  wire  _GEN_86 = is_match_3 ? _GEN_72 : _GEN_80; // @[cache_single_port.scala 244:66]
-  wire  _GEN_92 = 2'h3 == index_in_line ? _GEN_86 : _GEN_72; // @[cache_single_port.scala 243:68]
-  wire  _T_61 = index_in_line != 2'h3; // @[cache_single_port.scala 325:52]
-  wire  _GEN_158 = index_in_line != 2'h3 ? 1'h0 : _GEN_15; // @[cache_single_port.scala 188:27 325:70]
-  wire  _GEN_163 = io_mem_io_b_valid & _GEN_158; // @[cache_single_port.scala 188:27 324:48]
-  wire  _GEN_1165 = 5'hf == cache_state ? 1'h0 : 5'h11 == cache_state & _GEN_163; // @[cache_single_port.scala 188:27 200:28]
-  wire  _GEN_1251 = 5'h10 == cache_state ? 1'h0 : _GEN_1165; // @[cache_single_port.scala 188:27 200:28]
-  wire  _GEN_1320 = 5'he == cache_state ? _GEN_92 : _GEN_1251; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1405 = 5'hd == cache_state ? 1'h0 : _GEN_1320; // @[cache_single_port.scala 188:27 200:28]
-  wire  flush_loop_enable = 5'h0 == cache_state ? 1'h0 : _GEN_1405; // @[cache_single_port.scala 188:27 200:28]
+    tag_mem_0_io_tag_read_valid); // @[cache_single_port.scala 205:28 140:31 405:34]
+  wire  _GEN_703 = 5'h5 == cache_state ? 1'h0 : _GEN_628; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_779 = 5'h4 == cache_state ? 1'h0 : _GEN_703; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_854 = 5'h3 == cache_state ? 1'h0 : _GEN_779; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_931 = 5'h2 == cache_state ? 1'h0 : _GEN_854; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1009 = 5'h1 == cache_state ? 1'h0 : _GEN_931; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1088 = 5'h11 == cache_state ? 1'h0 : _GEN_1009; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1179 = 5'hf == cache_state ? 1'h0 : _GEN_1088; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1262 = 5'h10 == cache_state ? 1'h0 : _GEN_1179; // @[cache_single_port.scala 205:28 140:31]
+  wire  _GEN_1312 = 5'he == cache_state ? _GEN_96 : _GEN_1262; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1399 = 5'hd == cache_state ? 1'h0 : _GEN_1312; // @[cache_single_port.scala 205:28 140:31]
+  wire  is_match_0 = 5'h0 == cache_state ? 1'h0 : _GEN_1399; // @[cache_single_port.scala 205:28 140:31]
+  wire  _T_17 = ~(index_in_line == 2'h3); // @[cache_single_port.scala 252:60]
+  wire  _GEN_15 = wrap_wrap_1 ? 1'h0 : 1'h1; // @[cache_single_port.scala 193:27 257:91 260:83]
+  wire  _GEN_20 = ~(index_in_line == 2'h3) ? 1'h0 : _GEN_15; // @[cache_single_port.scala 193:27 252:95]
+  wire  _GEN_26 = is_match_0 ? 1'h0 : _GEN_20; // @[cache_single_port.scala 193:27 249:66]
+  wire  _GEN_32 = 2'h0 == index_in_line & _GEN_26; // @[cache_single_port.scala 193:27 248:68]
+  wire  _GEN_35 = wrap_wrap_1 ? _GEN_32 : 1'h1; // @[cache_single_port.scala 257:91 260:83]
+  wire  _GEN_40 = ~(index_in_line == 2'h3) ? _GEN_32 : _GEN_35; // @[cache_single_port.scala 252:95]
+  wire  _GEN_46 = is_match_1 ? _GEN_32 : _GEN_40; // @[cache_single_port.scala 249:66]
+  wire  _GEN_52 = 2'h1 == index_in_line ? _GEN_46 : _GEN_32; // @[cache_single_port.scala 248:68]
+  wire  _GEN_55 = wrap_wrap_1 ? _GEN_52 : 1'h1; // @[cache_single_port.scala 257:91 260:83]
+  wire  _GEN_60 = ~(index_in_line == 2'h3) ? _GEN_52 : _GEN_55; // @[cache_single_port.scala 252:95]
+  wire  _GEN_66 = is_match_2 ? _GEN_52 : _GEN_60; // @[cache_single_port.scala 249:66]
+  wire  _GEN_72 = 2'h2 == index_in_line ? _GEN_66 : _GEN_52; // @[cache_single_port.scala 248:68]
+  wire  _GEN_75 = wrap_wrap_1 ? _GEN_72 : 1'h1; // @[cache_single_port.scala 257:91 260:83]
+  wire  _GEN_80 = ~(index_in_line == 2'h3) ? _GEN_72 : _GEN_75; // @[cache_single_port.scala 252:95]
+  wire  _GEN_86 = is_match_3 ? _GEN_72 : _GEN_80; // @[cache_single_port.scala 249:66]
+  wire  _GEN_92 = 2'h3 == index_in_line ? _GEN_86 : _GEN_72; // @[cache_single_port.scala 248:68]
+  wire  _T_61 = index_in_line != 2'h3; // @[cache_single_port.scala 330:52]
+  wire  _GEN_158 = index_in_line != 2'h3 ? 1'h0 : _GEN_15; // @[cache_single_port.scala 193:27 330:70]
+  wire  _GEN_163 = io_mem_io_b_valid & _GEN_158; // @[cache_single_port.scala 193:27 329:48]
+  wire  _GEN_1165 = 5'hf == cache_state ? 1'h0 : 5'h11 == cache_state & _GEN_163; // @[cache_single_port.scala 193:27 205:28]
+  wire  _GEN_1251 = 5'h10 == cache_state ? 1'h0 : _GEN_1165; // @[cache_single_port.scala 193:27 205:28]
+  wire  _GEN_1320 = 5'he == cache_state ? _GEN_92 : _GEN_1251; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1405 = 5'hd == cache_state ? 1'h0 : _GEN_1320; // @[cache_single_port.scala 193:27 205:28]
+  wire  flush_loop_enable = 5'h0 == cache_state ? 1'h0 : _GEN_1405; // @[cache_single_port.scala 193:27 205:28]
   wire [5:0] _GEN_2 = flush_loop_enable ? _wrap_value_T_3 : flush_loop; // @[Counter.scala 120:16 78:15 62:40]
   wire [1:0] _wrap_value_T_5 = index_in_line + 2'h1; // @[Counter.scala 78:24]
-  wire  _GEN_24 = is_match_0 ? 1'h0 : _T_17; // @[cache_single_port.scala 189:30 244:66]
-  wire  _GEN_30 = 2'h0 == index_in_line & _GEN_24; // @[cache_single_port.scala 189:30 243:68]
-  wire  _GEN_38 = ~(index_in_line == 2'h3) | _GEN_30; // @[cache_single_port.scala 247:95 249:78]
-  wire  _GEN_44 = is_match_1 ? _GEN_30 : _GEN_38; // @[cache_single_port.scala 244:66]
-  wire  _GEN_50 = 2'h1 == index_in_line ? _GEN_44 : _GEN_30; // @[cache_single_port.scala 243:68]
-  wire  _GEN_58 = ~(index_in_line == 2'h3) | _GEN_50; // @[cache_single_port.scala 247:95 249:78]
-  wire  _GEN_64 = is_match_2 ? _GEN_50 : _GEN_58; // @[cache_single_port.scala 244:66]
-  wire  _GEN_70 = 2'h2 == index_in_line ? _GEN_64 : _GEN_50; // @[cache_single_port.scala 243:68]
-  wire  _GEN_78 = ~(index_in_line == 2'h3) | _GEN_70; // @[cache_single_port.scala 247:95 249:78]
-  wire  _GEN_84 = is_match_3 ? _GEN_70 : _GEN_78; // @[cache_single_port.scala 244:66]
-  wire  _GEN_90 = 2'h3 == index_in_line ? _GEN_84 : _GEN_70; // @[cache_single_port.scala 243:68]
-  wire  _GEN_160 = io_mem_io_b_valid & _T_61; // @[cache_single_port.scala 189:30 324:48]
-  wire  _GEN_1162 = 5'hf == cache_state ? 1'h0 : 5'h11 == cache_state & _GEN_160; // @[cache_single_port.scala 200:28 189:30]
-  wire  _GEN_1248 = 5'h10 == cache_state ? 1'h0 : _GEN_1162; // @[cache_single_port.scala 200:28 189:30]
-  wire  _GEN_1318 = 5'he == cache_state ? _GEN_90 : _GEN_1248; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1404 = 5'hd == cache_state ? 1'h0 : _GEN_1318; // @[cache_single_port.scala 200:28 189:30]
-  wire  index_in_line_enable = 5'h0 == cache_state ? 1'h0 : _GEN_1404; // @[cache_single_port.scala 200:28 189:30]
+  wire  _GEN_24 = is_match_0 ? 1'h0 : _T_17; // @[cache_single_port.scala 194:30 249:66]
+  wire  _GEN_30 = 2'h0 == index_in_line & _GEN_24; // @[cache_single_port.scala 194:30 248:68]
+  wire  _GEN_38 = ~(index_in_line == 2'h3) | _GEN_30; // @[cache_single_port.scala 252:95 254:78]
+  wire  _GEN_44 = is_match_1 ? _GEN_30 : _GEN_38; // @[cache_single_port.scala 249:66]
+  wire  _GEN_50 = 2'h1 == index_in_line ? _GEN_44 : _GEN_30; // @[cache_single_port.scala 248:68]
+  wire  _GEN_58 = ~(index_in_line == 2'h3) | _GEN_50; // @[cache_single_port.scala 252:95 254:78]
+  wire  _GEN_64 = is_match_2 ? _GEN_50 : _GEN_58; // @[cache_single_port.scala 249:66]
+  wire  _GEN_70 = 2'h2 == index_in_line ? _GEN_64 : _GEN_50; // @[cache_single_port.scala 248:68]
+  wire  _GEN_78 = ~(index_in_line == 2'h3) | _GEN_70; // @[cache_single_port.scala 252:95 254:78]
+  wire  _GEN_84 = is_match_3 ? _GEN_70 : _GEN_78; // @[cache_single_port.scala 249:66]
+  wire  _GEN_90 = 2'h3 == index_in_line ? _GEN_84 : _GEN_70; // @[cache_single_port.scala 248:68]
+  wire  _GEN_160 = io_mem_io_b_valid & _T_61; // @[cache_single_port.scala 194:30 329:48]
+  wire  _GEN_1162 = 5'hf == cache_state ? 1'h0 : 5'h11 == cache_state & _GEN_160; // @[cache_single_port.scala 205:28 194:30]
+  wire  _GEN_1248 = 5'h10 == cache_state ? 1'h0 : _GEN_1162; // @[cache_single_port.scala 205:28 194:30]
+  wire  _GEN_1318 = 5'he == cache_state ? _GEN_90 : _GEN_1248; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1404 = 5'hd == cache_state ? 1'h0 : _GEN_1318; // @[cache_single_port.scala 205:28 194:30]
+  wire  index_in_line_enable = 5'h0 == cache_state ? 1'h0 : _GEN_1404; // @[cache_single_port.scala 205:28 194:30]
   wire [1:0] _GEN_4 = index_in_line_enable ? _wrap_value_T_5 : index_in_line; // @[Counter.scala 120:16 78:15 62:40]
-  reg  flush_over; // @[cache_single_port.scala 186:33]
-  wire  _T_4 = align_addr >= 32'h80000000; // @[cache_single_port.scala 205:52]
-  wire  _T_5 = io_cpu_request_valid & _T_4; // @[cache_single_port.scala 204:57]
-  wire  _T_6 = align_addr <= 32'h88000000; // @[cache_single_port.scala 206:52]
-  wire  _T_7 = _T_5 & _T_6; // @[cache_single_port.scala 205:69]
-  wire [1:0] _GEN_6 = io_cpu_request_rw ? 2'h2 : 2'h1; // @[cache_single_port.scala 210:56 211:52 213:52]
-  wire [1:0] _GEN_7 = io_cpu_request_valid ? _GEN_6 : 2'h0; // @[cache_single_port.scala 209:57 216:44]
-  wire [2:0] _GEN_8 = _T_7 ? 3'h6 : {{1'd0}, _GEN_7}; // @[cache_single_port.scala 206:69 208:44]
-  wire [3:0] _GEN_9 = io_flush & io_cpu_request_valid ? 4'hd : {{1'd0}, _GEN_8}; // @[cache_single_port.scala 202:63 203:44]
-  wire [3:0] _GEN_10 = flush_over ? 4'h0 : 4'he; // @[cache_single_port.scala 224:49 225:52 230:52]
+  reg  flush_over; // @[cache_single_port.scala 191:33]
+  wire  _T_4 = align_addr >= 32'h80000000; // @[cache_single_port.scala 210:52]
+  wire  _T_5 = io_cpu_request_valid & _T_4; // @[cache_single_port.scala 209:57]
+  wire  _T_6 = align_addr <= 32'h88000000; // @[cache_single_port.scala 211:52]
+  wire  _T_7 = _T_5 & _T_6; // @[cache_single_port.scala 210:69]
+  wire [1:0] _GEN_6 = io_cpu_request_rw ? 2'h2 : 2'h1; // @[cache_single_port.scala 215:56 216:52 218:52]
+  wire [1:0] _GEN_7 = io_cpu_request_valid ? _GEN_6 : 2'h0; // @[cache_single_port.scala 214:57 221:44]
+  wire [2:0] _GEN_8 = _T_7 ? 3'h6 : {{1'd0}, _GEN_7}; // @[cache_single_port.scala 211:69 213:44]
+  wire [3:0] _GEN_9 = io_flush & io_cpu_request_valid ? 4'hd : {{1'd0}, _GEN_8}; // @[cache_single_port.scala 207:63 208:44]
+  wire [3:0] _GEN_10 = flush_over ? 4'h0 : 4'he; // @[cache_single_port.scala 229:49 230:52 235:52]
   wire [31:0] _writeback_addr_T = {tag_mem_0_io_tag_read_tag,flush_loop,4'h0}; // @[Cat.scala 31:58]
-  wire  _GEN_14 = wrap_wrap_1 | flush_over; // @[cache_single_port.scala 186:33 252:91 253:76]
-  wire [1:0] _GEN_16 = wrap_wrap_1 ? _GEN_4 : 2'h0; // @[cache_single_port.scala 252:91 256:79]
-  wire [3:0] _GEN_17 = ~(index_in_line == 2'h3) ? 4'he : 4'hd; // @[cache_single_port.scala 247:95 248:68 251:68]
-  wire  _GEN_19 = ~(index_in_line == 2'h3) ? flush_over : _GEN_14; // @[cache_single_port.scala 186:33 247:95]
-  wire [1:0] _GEN_21 = ~(index_in_line == 2'h3) ? _GEN_4 : _GEN_16; // @[cache_single_port.scala 247:95]
-  wire [4:0] _GEN_22 = is_match_0 ? 5'h10 : {{1'd0}, _GEN_17}; // @[cache_single_port.scala 244:66 245:68]
-  wire [31:0] _GEN_23 = is_match_0 ? _writeback_addr_T : writeback_addr; // @[cache_single_port.scala 111:37 244:66 246:72]
-  wire  _GEN_25 = is_match_0 ? flush_over : _GEN_19; // @[cache_single_port.scala 186:33 244:66]
-  wire [1:0] _GEN_27 = is_match_0 ? _GEN_4 : _GEN_21; // @[cache_single_port.scala 244:66]
-  wire [4:0] _GEN_28 = 2'h0 == index_in_line ? _GEN_22 : 5'h0; // @[cache_single_port.scala 243:68]
-  wire [31:0] _GEN_29 = 2'h0 == index_in_line ? _GEN_23 : writeback_addr; // @[cache_single_port.scala 111:37 243:68]
-  wire  _GEN_31 = 2'h0 == index_in_line ? _GEN_25 : flush_over; // @[cache_single_port.scala 186:33 243:68]
-  wire [1:0] _GEN_33 = 2'h0 == index_in_line ? _GEN_27 : _GEN_4; // @[cache_single_port.scala 243:68]
+  wire  _GEN_14 = wrap_wrap_1 | flush_over; // @[cache_single_port.scala 191:33 257:91 258:76]
+  wire [1:0] _GEN_16 = wrap_wrap_1 ? _GEN_4 : 2'h0; // @[cache_single_port.scala 257:91 261:79]
+  wire [3:0] _GEN_17 = ~(index_in_line == 2'h3) ? 4'he : 4'hd; // @[cache_single_port.scala 252:95 253:68 256:68]
+  wire  _GEN_19 = ~(index_in_line == 2'h3) ? flush_over : _GEN_14; // @[cache_single_port.scala 191:33 252:95]
+  wire [1:0] _GEN_21 = ~(index_in_line == 2'h3) ? _GEN_4 : _GEN_16; // @[cache_single_port.scala 252:95]
+  wire [4:0] _GEN_22 = is_match_0 ? 5'h10 : {{1'd0}, _GEN_17}; // @[cache_single_port.scala 249:66 250:68]
+  wire [31:0] _GEN_23 = is_match_0 ? _writeback_addr_T : writeback_addr; // @[cache_single_port.scala 116:37 249:66 251:72]
+  wire  _GEN_25 = is_match_0 ? flush_over : _GEN_19; // @[cache_single_port.scala 191:33 249:66]
+  wire [1:0] _GEN_27 = is_match_0 ? _GEN_4 : _GEN_21; // @[cache_single_port.scala 249:66]
+  wire [4:0] _GEN_28 = 2'h0 == index_in_line ? _GEN_22 : 5'h0; // @[cache_single_port.scala 248:68]
+  wire [31:0] _GEN_29 = 2'h0 == index_in_line ? _GEN_23 : writeback_addr; // @[cache_single_port.scala 116:37 248:68]
+  wire  _GEN_31 = 2'h0 == index_in_line ? _GEN_25 : flush_over; // @[cache_single_port.scala 191:33 248:68]
+  wire [1:0] _GEN_33 = 2'h0 == index_in_line ? _GEN_27 : _GEN_4; // @[cache_single_port.scala 248:68]
   wire [31:0] _writeback_addr_T_1 = {tag_mem_1_io_tag_read_tag,flush_loop,4'h0}; // @[Cat.scala 31:58]
-  wire  _GEN_34 = wrap_wrap_1 | _GEN_31; // @[cache_single_port.scala 252:91 253:76]
-  wire [1:0] _GEN_36 = wrap_wrap_1 ? _GEN_33 : 2'h0; // @[cache_single_port.scala 252:91 256:79]
-  wire  _GEN_39 = ~(index_in_line == 2'h3) ? _GEN_31 : _GEN_34; // @[cache_single_port.scala 247:95]
-  wire [1:0] _GEN_41 = ~(index_in_line == 2'h3) ? _GEN_33 : _GEN_36; // @[cache_single_port.scala 247:95]
-  wire [4:0] _GEN_42 = is_match_1 ? 5'h10 : {{1'd0}, _GEN_17}; // @[cache_single_port.scala 244:66 245:68]
-  wire [31:0] _GEN_43 = is_match_1 ? _writeback_addr_T_1 : _GEN_29; // @[cache_single_port.scala 244:66 246:72]
-  wire  _GEN_45 = is_match_1 ? _GEN_31 : _GEN_39; // @[cache_single_port.scala 244:66]
-  wire [1:0] _GEN_47 = is_match_1 ? _GEN_33 : _GEN_41; // @[cache_single_port.scala 244:66]
-  wire [4:0] _GEN_48 = 2'h1 == index_in_line ? _GEN_42 : _GEN_28; // @[cache_single_port.scala 243:68]
-  wire [31:0] _GEN_49 = 2'h1 == index_in_line ? _GEN_43 : _GEN_29; // @[cache_single_port.scala 243:68]
-  wire  _GEN_51 = 2'h1 == index_in_line ? _GEN_45 : _GEN_31; // @[cache_single_port.scala 243:68]
-  wire [1:0] _GEN_53 = 2'h1 == index_in_line ? _GEN_47 : _GEN_33; // @[cache_single_port.scala 243:68]
+  wire  _GEN_34 = wrap_wrap_1 | _GEN_31; // @[cache_single_port.scala 257:91 258:76]
+  wire [1:0] _GEN_36 = wrap_wrap_1 ? _GEN_33 : 2'h0; // @[cache_single_port.scala 257:91 261:79]
+  wire  _GEN_39 = ~(index_in_line == 2'h3) ? _GEN_31 : _GEN_34; // @[cache_single_port.scala 252:95]
+  wire [1:0] _GEN_41 = ~(index_in_line == 2'h3) ? _GEN_33 : _GEN_36; // @[cache_single_port.scala 252:95]
+  wire [4:0] _GEN_42 = is_match_1 ? 5'h10 : {{1'd0}, _GEN_17}; // @[cache_single_port.scala 249:66 250:68]
+  wire [31:0] _GEN_43 = is_match_1 ? _writeback_addr_T_1 : _GEN_29; // @[cache_single_port.scala 249:66 251:72]
+  wire  _GEN_45 = is_match_1 ? _GEN_31 : _GEN_39; // @[cache_single_port.scala 249:66]
+  wire [1:0] _GEN_47 = is_match_1 ? _GEN_33 : _GEN_41; // @[cache_single_port.scala 249:66]
+  wire [4:0] _GEN_48 = 2'h1 == index_in_line ? _GEN_42 : _GEN_28; // @[cache_single_port.scala 248:68]
+  wire [31:0] _GEN_49 = 2'h1 == index_in_line ? _GEN_43 : _GEN_29; // @[cache_single_port.scala 248:68]
+  wire  _GEN_51 = 2'h1 == index_in_line ? _GEN_45 : _GEN_31; // @[cache_single_port.scala 248:68]
+  wire [1:0] _GEN_53 = 2'h1 == index_in_line ? _GEN_47 : _GEN_33; // @[cache_single_port.scala 248:68]
   wire [31:0] _writeback_addr_T_2 = {tag_mem_2_io_tag_read_tag,flush_loop,4'h0}; // @[Cat.scala 31:58]
-  wire  _GEN_54 = wrap_wrap_1 | _GEN_51; // @[cache_single_port.scala 252:91 253:76]
-  wire [1:0] _GEN_56 = wrap_wrap_1 ? _GEN_53 : 2'h0; // @[cache_single_port.scala 252:91 256:79]
-  wire  _GEN_59 = ~(index_in_line == 2'h3) ? _GEN_51 : _GEN_54; // @[cache_single_port.scala 247:95]
-  wire [1:0] _GEN_61 = ~(index_in_line == 2'h3) ? _GEN_53 : _GEN_56; // @[cache_single_port.scala 247:95]
-  wire [4:0] _GEN_62 = is_match_2 ? 5'h10 : {{1'd0}, _GEN_17}; // @[cache_single_port.scala 244:66 245:68]
-  wire [31:0] _GEN_63 = is_match_2 ? _writeback_addr_T_2 : _GEN_49; // @[cache_single_port.scala 244:66 246:72]
-  wire  _GEN_65 = is_match_2 ? _GEN_51 : _GEN_59; // @[cache_single_port.scala 244:66]
-  wire [1:0] _GEN_67 = is_match_2 ? _GEN_53 : _GEN_61; // @[cache_single_port.scala 244:66]
-  wire [4:0] _GEN_68 = 2'h2 == index_in_line ? _GEN_62 : _GEN_48; // @[cache_single_port.scala 243:68]
-  wire [31:0] _GEN_69 = 2'h2 == index_in_line ? _GEN_63 : _GEN_49; // @[cache_single_port.scala 243:68]
-  wire  _GEN_71 = 2'h2 == index_in_line ? _GEN_65 : _GEN_51; // @[cache_single_port.scala 243:68]
-  wire [1:0] _GEN_73 = 2'h2 == index_in_line ? _GEN_67 : _GEN_53; // @[cache_single_port.scala 243:68]
+  wire  _GEN_54 = wrap_wrap_1 | _GEN_51; // @[cache_single_port.scala 257:91 258:76]
+  wire [1:0] _GEN_56 = wrap_wrap_1 ? _GEN_53 : 2'h0; // @[cache_single_port.scala 257:91 261:79]
+  wire  _GEN_59 = ~(index_in_line == 2'h3) ? _GEN_51 : _GEN_54; // @[cache_single_port.scala 252:95]
+  wire [1:0] _GEN_61 = ~(index_in_line == 2'h3) ? _GEN_53 : _GEN_56; // @[cache_single_port.scala 252:95]
+  wire [4:0] _GEN_62 = is_match_2 ? 5'h10 : {{1'd0}, _GEN_17}; // @[cache_single_port.scala 249:66 250:68]
+  wire [31:0] _GEN_63 = is_match_2 ? _writeback_addr_T_2 : _GEN_49; // @[cache_single_port.scala 249:66 251:72]
+  wire  _GEN_65 = is_match_2 ? _GEN_51 : _GEN_59; // @[cache_single_port.scala 249:66]
+  wire [1:0] _GEN_67 = is_match_2 ? _GEN_53 : _GEN_61; // @[cache_single_port.scala 249:66]
+  wire [4:0] _GEN_68 = 2'h2 == index_in_line ? _GEN_62 : _GEN_48; // @[cache_single_port.scala 248:68]
+  wire [31:0] _GEN_69 = 2'h2 == index_in_line ? _GEN_63 : _GEN_49; // @[cache_single_port.scala 248:68]
+  wire  _GEN_71 = 2'h2 == index_in_line ? _GEN_65 : _GEN_51; // @[cache_single_port.scala 248:68]
+  wire [1:0] _GEN_73 = 2'h2 == index_in_line ? _GEN_67 : _GEN_53; // @[cache_single_port.scala 248:68]
   wire [31:0] _writeback_addr_T_3 = {tag_mem_3_io_tag_read_tag,flush_loop,4'h0}; // @[Cat.scala 31:58]
-  wire  _GEN_74 = wrap_wrap_1 | _GEN_71; // @[cache_single_port.scala 252:91 253:76]
-  wire [1:0] _GEN_76 = wrap_wrap_1 ? _GEN_73 : 2'h0; // @[cache_single_port.scala 252:91 256:79]
-  wire  _GEN_79 = ~(index_in_line == 2'h3) ? _GEN_71 : _GEN_74; // @[cache_single_port.scala 247:95]
-  wire [1:0] _GEN_81 = ~(index_in_line == 2'h3) ? _GEN_73 : _GEN_76; // @[cache_single_port.scala 247:95]
-  wire [4:0] _GEN_82 = is_match_3 ? 5'h10 : {{1'd0}, _GEN_17}; // @[cache_single_port.scala 244:66 245:68]
-  wire [31:0] _GEN_83 = is_match_3 ? _writeback_addr_T_3 : _GEN_69; // @[cache_single_port.scala 244:66 246:72]
-  wire  _GEN_85 = is_match_3 ? _GEN_71 : _GEN_79; // @[cache_single_port.scala 244:66]
-  wire [1:0] _GEN_87 = is_match_3 ? _GEN_73 : _GEN_81; // @[cache_single_port.scala 244:66]
-  wire [4:0] _GEN_88 = 2'h3 == index_in_line ? _GEN_82 : _GEN_68; // @[cache_single_port.scala 243:68]
-  wire [31:0] _GEN_89 = 2'h3 == index_in_line ? _GEN_83 : _GEN_69; // @[cache_single_port.scala 243:68]
-  wire  _GEN_91 = 2'h3 == index_in_line ? _GEN_85 : _GEN_71; // @[cache_single_port.scala 243:68]
-  wire [1:0] _GEN_93 = 2'h3 == index_in_line ? _GEN_87 : _GEN_73; // @[cache_single_port.scala 243:68]
-  wire [21:0] _GEN_107 = tag_mem_0_io_tag_read_tag; // @[cache_single_port.scala 145:41 236:42 268:69]
-  wire [7:0] _GEN_108 = tag_mem_0_io_tag_read_visit; // @[cache_single_port.scala 145:41 236:42 269:71]
-  wire  _GEN_109 = tag_mem_0_io_tag_read_dirty; // @[cache_single_port.scala 145:41 236:42 270:71]
-  wire [21:0] _GEN_110 = tag_mem_1_io_tag_read_tag; // @[cache_single_port.scala 145:41 236:42 268:69]
-  wire [7:0] _GEN_111 = tag_mem_1_io_tag_read_visit; // @[cache_single_port.scala 145:41 236:42 269:71]
-  wire  _GEN_112 = tag_mem_1_io_tag_read_dirty; // @[cache_single_port.scala 145:41 236:42 270:71]
-  wire [21:0] _GEN_113 = tag_mem_2_io_tag_read_tag; // @[cache_single_port.scala 145:41 236:42 268:69]
-  wire [7:0] _GEN_114 = tag_mem_2_io_tag_read_visit; // @[cache_single_port.scala 145:41 236:42 269:71]
-  wire  _GEN_115 = tag_mem_2_io_tag_read_dirty; // @[cache_single_port.scala 145:41 236:42 270:71]
-  wire [21:0] _GEN_116 = tag_mem_3_io_tag_read_tag; // @[cache_single_port.scala 145:41 236:42 268:69]
-  wire [7:0] _GEN_117 = tag_mem_3_io_tag_read_visit; // @[cache_single_port.scala 145:41 236:42 269:71]
-  wire  _GEN_118 = tag_mem_3_io_tag_read_dirty; // @[cache_single_port.scala 145:41 236:42 270:71]
-  wire [5:0] _GEN_119 = _T_15 ? flush_loop : io_cpu_request_addr[9:4]; // @[cache_single_port.scala 142:48 283:60 284:72]
-  wire [5:0] _GEN_121 = _T_19 ? flush_loop : io_cpu_request_addr[9:4]; // @[cache_single_port.scala 142:48 283:60 284:72]
-  wire [5:0] _GEN_123 = _T_23 ? flush_loop : io_cpu_request_addr[9:4]; // @[cache_single_port.scala 142:48 283:60 284:72]
-  wire [5:0] _GEN_125 = _T_27 ? flush_loop : io_cpu_request_addr[9:4]; // @[cache_single_port.scala 142:48 283:60 284:72]
-  wire [4:0] _GEN_127 = io_mem_io_aw_ready ? 5'hf : 5'h10; // @[cache_single_port.scala 292:36 293:49 294:44]
-  wire [63:0] _GEN_138 = _T_15 ? data_mem_0_io_data_read_data[63:0] : 64'h0; // @[cache_single_port.scala 138:33 310:60 311:52]
-  wire [63:0] _GEN_141 = _T_19 ? data_mem_1_io_data_read_data[63:0] : _GEN_138; // @[cache_single_port.scala 310:60 311:52]
-  wire [63:0] _GEN_144 = _T_23 ? data_mem_2_io_data_read_data[63:0] : _GEN_141; // @[cache_single_port.scala 310:60 311:52]
-  wire [63:0] _GEN_147 = _T_27 ? data_mem_3_io_data_read_data[63:0] : _GEN_144; // @[cache_single_port.scala 310:60 311:52]
-  wire [127:0] _GEN_233 = is_match_0 ? data_mem_0_io_data_read_data : 128'h0; // @[cache_single_port.scala 449:66 451:71]
-  wire [127:0] _GEN_265 = is_match_1 ? data_mem_1_io_data_read_data : _GEN_233; // @[cache_single_port.scala 449:66 451:71]
-  wire [127:0] _GEN_297 = is_match_2 ? data_mem_2_io_data_read_data : _GEN_265; // @[cache_single_port.scala 449:66 451:71]
-  wire [127:0] _GEN_329 = is_match_3 ? data_mem_3_io_data_read_data : _GEN_297; // @[cache_single_port.scala 449:66 451:71]
-  wire [127:0] _GEN_343 = cpu_request_rw ? _GEN_329 : 128'h0; // @[cache_single_port.scala 439:53]
-  wire [127:0] _GEN_452 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_343 : 128'h0; // @[cache_single_port.scala 402:51]
-  wire [127:0] _GEN_656 = 5'h6 == cache_state ? _GEN_452 : 128'h0; // @[cache_single_port.scala 200:28]
-  wire [127:0] _GEN_729 = 5'h5 == cache_state ? 128'h0 : _GEN_656; // @[cache_single_port.scala 200:28]
-  wire [127:0] _GEN_805 = 5'h4 == cache_state ? 128'h0 : _GEN_729; // @[cache_single_port.scala 200:28]
-  wire [127:0] _GEN_879 = 5'h3 == cache_state ? 128'h0 : _GEN_805; // @[cache_single_port.scala 200:28]
-  wire [127:0] _GEN_956 = 5'h2 == cache_state ? 128'h0 : _GEN_879; // @[cache_single_port.scala 200:28]
-  wire [127:0] _GEN_1034 = 5'h1 == cache_state ? 128'h0 : _GEN_956; // @[cache_single_port.scala 200:28]
-  wire [127:0] _GEN_1113 = 5'h11 == cache_state ? 128'h0 : _GEN_1034; // @[cache_single_port.scala 200:28]
-  wire [127:0] _GEN_1203 = 5'hf == cache_state ? 128'h0 : _GEN_1113; // @[cache_single_port.scala 200:28]
-  wire [127:0] _GEN_1286 = 5'h10 == cache_state ? 128'h0 : _GEN_1203; // @[cache_single_port.scala 200:28]
-  wire [127:0] _GEN_1370 = 5'he == cache_state ? 128'h0 : _GEN_1286; // @[cache_single_port.scala 200:28]
-  wire [127:0] _GEN_1454 = 5'hd == cache_state ? 128'h0 : _GEN_1370; // @[cache_single_port.scala 200:28]
-  wire [127:0] response_data = 5'h0 == cache_state ? 128'h0 : _GEN_1454; // @[cache_single_port.scala 200:28]
-  wire [63:0] _GEN_311 = cpu_request_addr_reg[3] ? response_data[127:64] : response_data[63:0]; // @[cache_single_port.scala 454:{208,208}]
-  wire [7:0] _part_0_T_35 = cpu_request_mask[0] ? cpu_request_data[7:0] : _GEN_311[7:0]; // @[cache_single_port.scala 453:79]
-  wire [63:0] _GEN_234 = is_match_0 ? {{56'd0}, _part_0_T_35} : 64'h0; // @[cache_single_port.scala 136:27 449:66 453:73]
-  wire [63:0] _GEN_266 = is_match_1 ? {{56'd0}, _part_0_T_35} : _GEN_234; // @[cache_single_port.scala 449:66 453:73]
-  wire [63:0] _GEN_298 = is_match_2 ? {{56'd0}, _part_0_T_35} : _GEN_266; // @[cache_single_port.scala 449:66 453:73]
-  wire [63:0] _GEN_330 = is_match_3 ? {{56'd0}, _part_0_T_35} : _GEN_298; // @[cache_single_port.scala 449:66 453:73]
-  wire [63:0] _GEN_344 = cpu_request_rw ? _GEN_330 : 64'h0; // @[cache_single_port.scala 136:27 439:53]
-  wire [63:0] _GEN_453 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_344 : 64'h0; // @[cache_single_port.scala 136:27 402:51]
-  wire [63:0] _GEN_657 = 5'h6 == cache_state ? _GEN_453 : 64'h0; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_730 = 5'h5 == cache_state ? 64'h0 : _GEN_657; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_806 = 5'h4 == cache_state ? 64'h0 : _GEN_730; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_880 = 5'h3 == cache_state ? 64'h0 : _GEN_806; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_957 = 5'h2 == cache_state ? 64'h0 : _GEN_880; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1035 = 5'h1 == cache_state ? 64'h0 : _GEN_957; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1114 = 5'h11 == cache_state ? 64'h0 : _GEN_1035; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1204 = 5'hf == cache_state ? 64'h0 : _GEN_1114; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1287 = 5'h10 == cache_state ? 64'h0 : _GEN_1204; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1371 = 5'he == cache_state ? 64'h0 : _GEN_1287; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1455 = 5'hd == cache_state ? 64'h0 : _GEN_1371; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] part_0 = 5'h0 == cache_state ? 64'h0 : _GEN_1455; // @[cache_single_port.scala 136:27 200:28]
-  wire [15:0] _part_1_T_29 = {cpu_request_data[15:8], 8'h0}; // @[cache_single_port.scala 453:136]
-  wire [15:0] _part_1_T_34 = {_GEN_311[15:8], 8'h0}; // @[cache_single_port.scala 454:228]
-  wire [15:0] _part_1_T_35 = cpu_request_mask[1] ? _part_1_T_29 : _part_1_T_34; // @[cache_single_port.scala 453:79]
-  wire [63:0] _GEN_235 = is_match_0 ? {{48'd0}, _part_1_T_35} : 64'h0; // @[cache_single_port.scala 136:27 449:66 453:73]
-  wire [63:0] _GEN_267 = is_match_1 ? {{48'd0}, _part_1_T_35} : _GEN_235; // @[cache_single_port.scala 449:66 453:73]
-  wire [63:0] _GEN_299 = is_match_2 ? {{48'd0}, _part_1_T_35} : _GEN_267; // @[cache_single_port.scala 449:66 453:73]
-  wire [63:0] _GEN_331 = is_match_3 ? {{48'd0}, _part_1_T_35} : _GEN_299; // @[cache_single_port.scala 449:66 453:73]
-  wire [63:0] _GEN_345 = cpu_request_rw ? _GEN_331 : 64'h0; // @[cache_single_port.scala 136:27 439:53]
-  wire [63:0] _GEN_454 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_345 : 64'h0; // @[cache_single_port.scala 136:27 402:51]
-  wire [63:0] _GEN_658 = 5'h6 == cache_state ? _GEN_454 : 64'h0; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_731 = 5'h5 == cache_state ? 64'h0 : _GEN_658; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_807 = 5'h4 == cache_state ? 64'h0 : _GEN_731; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_881 = 5'h3 == cache_state ? 64'h0 : _GEN_807; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_958 = 5'h2 == cache_state ? 64'h0 : _GEN_881; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1036 = 5'h1 == cache_state ? 64'h0 : _GEN_958; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1115 = 5'h11 == cache_state ? 64'h0 : _GEN_1036; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1205 = 5'hf == cache_state ? 64'h0 : _GEN_1115; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1288 = 5'h10 == cache_state ? 64'h0 : _GEN_1205; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1372 = 5'he == cache_state ? 64'h0 : _GEN_1288; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1456 = 5'hd == cache_state ? 64'h0 : _GEN_1372; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] part_1 = 5'h0 == cache_state ? 64'h0 : _GEN_1456; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _result_T_21 = part_0 | part_1; // @[cache_single_port.scala 457:80]
-  wire [23:0] _part_2_T_29 = {cpu_request_data[23:16], 16'h0}; // @[cache_single_port.scala 453:136]
-  wire [23:0] _part_2_T_34 = {_GEN_311[23:16], 16'h0}; // @[cache_single_port.scala 454:228]
-  wire [23:0] _part_2_T_35 = cpu_request_mask[2] ? _part_2_T_29 : _part_2_T_34; // @[cache_single_port.scala 453:79]
-  wire [63:0] _GEN_236 = is_match_0 ? {{40'd0}, _part_2_T_35} : 64'h0; // @[cache_single_port.scala 136:27 449:66 453:73]
-  wire [63:0] _GEN_268 = is_match_1 ? {{40'd0}, _part_2_T_35} : _GEN_236; // @[cache_single_port.scala 449:66 453:73]
-  wire [63:0] _GEN_300 = is_match_2 ? {{40'd0}, _part_2_T_35} : _GEN_268; // @[cache_single_port.scala 449:66 453:73]
-  wire [63:0] _GEN_332 = is_match_3 ? {{40'd0}, _part_2_T_35} : _GEN_300; // @[cache_single_port.scala 449:66 453:73]
-  wire [63:0] _GEN_346 = cpu_request_rw ? _GEN_332 : 64'h0; // @[cache_single_port.scala 136:27 439:53]
-  wire [63:0] _GEN_455 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_346 : 64'h0; // @[cache_single_port.scala 136:27 402:51]
-  wire [63:0] _GEN_659 = 5'h6 == cache_state ? _GEN_455 : 64'h0; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_732 = 5'h5 == cache_state ? 64'h0 : _GEN_659; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_808 = 5'h4 == cache_state ? 64'h0 : _GEN_732; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_882 = 5'h3 == cache_state ? 64'h0 : _GEN_808; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_959 = 5'h2 == cache_state ? 64'h0 : _GEN_882; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1037 = 5'h1 == cache_state ? 64'h0 : _GEN_959; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1116 = 5'h11 == cache_state ? 64'h0 : _GEN_1037; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1206 = 5'hf == cache_state ? 64'h0 : _GEN_1116; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1289 = 5'h10 == cache_state ? 64'h0 : _GEN_1206; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1373 = 5'he == cache_state ? 64'h0 : _GEN_1289; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1457 = 5'hd == cache_state ? 64'h0 : _GEN_1373; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] part_2 = 5'h0 == cache_state ? 64'h0 : _GEN_1457; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _result_T_22 = _result_T_21 | part_2; // @[cache_single_port.scala 457:80]
-  wire [31:0] _part_3_T_29 = {cpu_request_data[31:24], 24'h0}; // @[cache_single_port.scala 453:136]
-  wire [31:0] _part_3_T_34 = {_GEN_311[31:24], 24'h0}; // @[cache_single_port.scala 454:228]
-  wire [31:0] _part_3_T_35 = cpu_request_mask[3] ? _part_3_T_29 : _part_3_T_34; // @[cache_single_port.scala 453:79]
-  wire [63:0] _GEN_237 = is_match_0 ? {{32'd0}, _part_3_T_35} : 64'h0; // @[cache_single_port.scala 136:27 449:66 453:73]
-  wire [63:0] _GEN_269 = is_match_1 ? {{32'd0}, _part_3_T_35} : _GEN_237; // @[cache_single_port.scala 449:66 453:73]
-  wire [63:0] _GEN_301 = is_match_2 ? {{32'd0}, _part_3_T_35} : _GEN_269; // @[cache_single_port.scala 449:66 453:73]
-  wire [63:0] _GEN_333 = is_match_3 ? {{32'd0}, _part_3_T_35} : _GEN_301; // @[cache_single_port.scala 449:66 453:73]
-  wire [63:0] _GEN_347 = cpu_request_rw ? _GEN_333 : 64'h0; // @[cache_single_port.scala 136:27 439:53]
-  wire [63:0] _GEN_456 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_347 : 64'h0; // @[cache_single_port.scala 136:27 402:51]
-  wire [63:0] _GEN_660 = 5'h6 == cache_state ? _GEN_456 : 64'h0; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_733 = 5'h5 == cache_state ? 64'h0 : _GEN_660; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_809 = 5'h4 == cache_state ? 64'h0 : _GEN_733; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_883 = 5'h3 == cache_state ? 64'h0 : _GEN_809; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_960 = 5'h2 == cache_state ? 64'h0 : _GEN_883; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1038 = 5'h1 == cache_state ? 64'h0 : _GEN_960; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1117 = 5'h11 == cache_state ? 64'h0 : _GEN_1038; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1207 = 5'hf == cache_state ? 64'h0 : _GEN_1117; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1290 = 5'h10 == cache_state ? 64'h0 : _GEN_1207; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1374 = 5'he == cache_state ? 64'h0 : _GEN_1290; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1458 = 5'hd == cache_state ? 64'h0 : _GEN_1374; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] part_3 = 5'h0 == cache_state ? 64'h0 : _GEN_1458; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _result_T_23 = _result_T_22 | part_3; // @[cache_single_port.scala 457:80]
-  wire [39:0] _part_4_T_29 = {cpu_request_data[39:32], 32'h0}; // @[cache_single_port.scala 453:136]
-  wire [39:0] _part_4_T_34 = {_GEN_311[39:32], 32'h0}; // @[cache_single_port.scala 454:228]
-  wire [39:0] _part_4_T_35 = cpu_request_mask[4] ? _part_4_T_29 : _part_4_T_34; // @[cache_single_port.scala 453:79]
-  wire [63:0] _GEN_238 = is_match_0 ? {{24'd0}, _part_4_T_35} : 64'h0; // @[cache_single_port.scala 136:27 449:66 453:73]
-  wire [63:0] _GEN_270 = is_match_1 ? {{24'd0}, _part_4_T_35} : _GEN_238; // @[cache_single_port.scala 449:66 453:73]
-  wire [63:0] _GEN_302 = is_match_2 ? {{24'd0}, _part_4_T_35} : _GEN_270; // @[cache_single_port.scala 449:66 453:73]
-  wire [63:0] _GEN_334 = is_match_3 ? {{24'd0}, _part_4_T_35} : _GEN_302; // @[cache_single_port.scala 449:66 453:73]
-  wire [63:0] _GEN_348 = cpu_request_rw ? _GEN_334 : 64'h0; // @[cache_single_port.scala 136:27 439:53]
-  wire [63:0] _GEN_457 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_348 : 64'h0; // @[cache_single_port.scala 136:27 402:51]
-  wire [63:0] _GEN_661 = 5'h6 == cache_state ? _GEN_457 : 64'h0; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_734 = 5'h5 == cache_state ? 64'h0 : _GEN_661; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_810 = 5'h4 == cache_state ? 64'h0 : _GEN_734; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_884 = 5'h3 == cache_state ? 64'h0 : _GEN_810; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_961 = 5'h2 == cache_state ? 64'h0 : _GEN_884; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1039 = 5'h1 == cache_state ? 64'h0 : _GEN_961; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1118 = 5'h11 == cache_state ? 64'h0 : _GEN_1039; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1208 = 5'hf == cache_state ? 64'h0 : _GEN_1118; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1291 = 5'h10 == cache_state ? 64'h0 : _GEN_1208; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1375 = 5'he == cache_state ? 64'h0 : _GEN_1291; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1459 = 5'hd == cache_state ? 64'h0 : _GEN_1375; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] part_4 = 5'h0 == cache_state ? 64'h0 : _GEN_1459; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _result_T_24 = _result_T_23 | part_4; // @[cache_single_port.scala 457:80]
-  wire [47:0] _part_5_T_29 = {cpu_request_data[47:40], 40'h0}; // @[cache_single_port.scala 453:136]
-  wire [47:0] _part_5_T_34 = {_GEN_311[47:40], 40'h0}; // @[cache_single_port.scala 454:228]
-  wire [47:0] _part_5_T_35 = cpu_request_mask[5] ? _part_5_T_29 : _part_5_T_34; // @[cache_single_port.scala 453:79]
-  wire [63:0] _GEN_239 = is_match_0 ? {{16'd0}, _part_5_T_35} : 64'h0; // @[cache_single_port.scala 136:27 449:66 453:73]
-  wire [63:0] _GEN_271 = is_match_1 ? {{16'd0}, _part_5_T_35} : _GEN_239; // @[cache_single_port.scala 449:66 453:73]
-  wire [63:0] _GEN_303 = is_match_2 ? {{16'd0}, _part_5_T_35} : _GEN_271; // @[cache_single_port.scala 449:66 453:73]
-  wire [63:0] _GEN_335 = is_match_3 ? {{16'd0}, _part_5_T_35} : _GEN_303; // @[cache_single_port.scala 449:66 453:73]
-  wire [63:0] _GEN_349 = cpu_request_rw ? _GEN_335 : 64'h0; // @[cache_single_port.scala 136:27 439:53]
-  wire [63:0] _GEN_458 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_349 : 64'h0; // @[cache_single_port.scala 136:27 402:51]
-  wire [63:0] _GEN_662 = 5'h6 == cache_state ? _GEN_458 : 64'h0; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_735 = 5'h5 == cache_state ? 64'h0 : _GEN_662; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_811 = 5'h4 == cache_state ? 64'h0 : _GEN_735; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_885 = 5'h3 == cache_state ? 64'h0 : _GEN_811; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_962 = 5'h2 == cache_state ? 64'h0 : _GEN_885; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1040 = 5'h1 == cache_state ? 64'h0 : _GEN_962; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1119 = 5'h11 == cache_state ? 64'h0 : _GEN_1040; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1209 = 5'hf == cache_state ? 64'h0 : _GEN_1119; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1292 = 5'h10 == cache_state ? 64'h0 : _GEN_1209; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1376 = 5'he == cache_state ? 64'h0 : _GEN_1292; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1460 = 5'hd == cache_state ? 64'h0 : _GEN_1376; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] part_5 = 5'h0 == cache_state ? 64'h0 : _GEN_1460; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _result_T_25 = _result_T_24 | part_5; // @[cache_single_port.scala 457:80]
-  wire [55:0] _part_6_T_29 = {cpu_request_data[55:48], 48'h0}; // @[cache_single_port.scala 453:136]
-  wire [55:0] _part_6_T_34 = {_GEN_311[55:48], 48'h0}; // @[cache_single_port.scala 454:228]
-  wire [55:0] _part_6_T_35 = cpu_request_mask[6] ? _part_6_T_29 : _part_6_T_34; // @[cache_single_port.scala 453:79]
-  wire [63:0] _GEN_240 = is_match_0 ? {{8'd0}, _part_6_T_35} : 64'h0; // @[cache_single_port.scala 136:27 449:66 453:73]
-  wire [63:0] _GEN_272 = is_match_1 ? {{8'd0}, _part_6_T_35} : _GEN_240; // @[cache_single_port.scala 449:66 453:73]
-  wire [63:0] _GEN_304 = is_match_2 ? {{8'd0}, _part_6_T_35} : _GEN_272; // @[cache_single_port.scala 449:66 453:73]
-  wire [63:0] _GEN_336 = is_match_3 ? {{8'd0}, _part_6_T_35} : _GEN_304; // @[cache_single_port.scala 449:66 453:73]
-  wire [63:0] _GEN_350 = cpu_request_rw ? _GEN_336 : 64'h0; // @[cache_single_port.scala 136:27 439:53]
-  wire [63:0] _GEN_459 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_350 : 64'h0; // @[cache_single_port.scala 136:27 402:51]
-  wire [63:0] _GEN_663 = 5'h6 == cache_state ? _GEN_459 : 64'h0; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_736 = 5'h5 == cache_state ? 64'h0 : _GEN_663; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_812 = 5'h4 == cache_state ? 64'h0 : _GEN_736; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_886 = 5'h3 == cache_state ? 64'h0 : _GEN_812; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_963 = 5'h2 == cache_state ? 64'h0 : _GEN_886; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1041 = 5'h1 == cache_state ? 64'h0 : _GEN_963; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1120 = 5'h11 == cache_state ? 64'h0 : _GEN_1041; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1210 = 5'hf == cache_state ? 64'h0 : _GEN_1120; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1293 = 5'h10 == cache_state ? 64'h0 : _GEN_1210; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1377 = 5'he == cache_state ? 64'h0 : _GEN_1293; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1461 = 5'hd == cache_state ? 64'h0 : _GEN_1377; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] part_6 = 5'h0 == cache_state ? 64'h0 : _GEN_1461; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _result_T_26 = _result_T_25 | part_6; // @[cache_single_port.scala 457:80]
-  wire [63:0] _part_7_T_29 = {cpu_request_data[63:56], 56'h0}; // @[cache_single_port.scala 453:136]
-  wire [63:0] _part_7_T_34 = {_GEN_311[63:56], 56'h0}; // @[cache_single_port.scala 454:228]
-  wire [63:0] _part_7_T_35 = cpu_request_mask[7] ? _part_7_T_29 : _part_7_T_34; // @[cache_single_port.scala 453:79]
-  wire [63:0] _GEN_241 = is_match_0 ? _part_7_T_35 : 64'h0; // @[cache_single_port.scala 136:27 449:66 453:73]
-  wire [63:0] _GEN_273 = is_match_1 ? _part_7_T_35 : _GEN_241; // @[cache_single_port.scala 449:66 453:73]
-  wire [63:0] _GEN_305 = is_match_2 ? _part_7_T_35 : _GEN_273; // @[cache_single_port.scala 449:66 453:73]
-  wire [63:0] _GEN_337 = is_match_3 ? _part_7_T_35 : _GEN_305; // @[cache_single_port.scala 449:66 453:73]
-  wire [63:0] _GEN_351 = cpu_request_rw ? _GEN_337 : 64'h0; // @[cache_single_port.scala 136:27 439:53]
-  wire [63:0] _GEN_460 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_351 : 64'h0; // @[cache_single_port.scala 136:27 402:51]
-  wire [63:0] _GEN_664 = 5'h6 == cache_state ? _GEN_460 : 64'h0; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_737 = 5'h5 == cache_state ? 64'h0 : _GEN_664; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_813 = 5'h4 == cache_state ? 64'h0 : _GEN_737; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_887 = 5'h3 == cache_state ? 64'h0 : _GEN_813; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_964 = 5'h2 == cache_state ? 64'h0 : _GEN_887; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1042 = 5'h1 == cache_state ? 64'h0 : _GEN_964; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1121 = 5'h11 == cache_state ? 64'h0 : _GEN_1042; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1211 = 5'hf == cache_state ? 64'h0 : _GEN_1121; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1294 = 5'h10 == cache_state ? 64'h0 : _GEN_1211; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1378 = 5'he == cache_state ? 64'h0 : _GEN_1294; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _GEN_1462 = 5'hd == cache_state ? 64'h0 : _GEN_1378; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] part_7 = 5'h0 == cache_state ? 64'h0 : _GEN_1462; // @[cache_single_port.scala 136:27 200:28]
-  wire [63:0] _result_T_27 = _result_T_26 | part_7; // @[cache_single_port.scala 457:80]
-  wire [63:0] _GEN_242 = is_match_0 ? _result_T_27 : 64'h0; // @[cache_single_port.scala 449:66 457:64]
-  wire [63:0] _GEN_274 = is_match_1 ? _result_T_27 : _GEN_242; // @[cache_single_port.scala 449:66 457:64]
-  wire [63:0] _GEN_306 = is_match_2 ? _result_T_27 : _GEN_274; // @[cache_single_port.scala 449:66 457:64]
-  wire [63:0] _GEN_338 = is_match_3 ? _result_T_27 : _GEN_306; // @[cache_single_port.scala 449:66 457:64]
-  wire [63:0] _GEN_352 = cpu_request_rw ? _GEN_338 : 64'h0; // @[cache_single_port.scala 439:53]
-  wire [63:0] _GEN_461 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_352 : 64'h0; // @[cache_single_port.scala 402:51]
-  wire [63:0] _GEN_665 = 5'h6 == cache_state ? _GEN_461 : 64'h0; // @[cache_single_port.scala 200:28]
-  wire [63:0] _GEN_738 = 5'h5 == cache_state ? 64'h0 : _GEN_665; // @[cache_single_port.scala 200:28]
-  wire [63:0] _GEN_814 = 5'h4 == cache_state ? 64'h0 : _GEN_738; // @[cache_single_port.scala 200:28]
-  wire [63:0] _GEN_888 = 5'h3 == cache_state ? 64'h0 : _GEN_814; // @[cache_single_port.scala 200:28]
-  wire [63:0] _GEN_965 = 5'h2 == cache_state ? 64'h0 : _GEN_888; // @[cache_single_port.scala 200:28]
-  wire [63:0] _GEN_1043 = 5'h1 == cache_state ? 64'h0 : _GEN_965; // @[cache_single_port.scala 200:28]
-  wire [63:0] _GEN_1122 = 5'h11 == cache_state ? 64'h0 : _GEN_1043; // @[cache_single_port.scala 200:28]
-  wire [63:0] _GEN_1212 = 5'hf == cache_state ? 64'h0 : _GEN_1122; // @[cache_single_port.scala 200:28]
-  wire [63:0] _GEN_1295 = 5'h10 == cache_state ? 64'h0 : _GEN_1212; // @[cache_single_port.scala 200:28]
-  wire [63:0] _GEN_1379 = 5'he == cache_state ? 64'h0 : _GEN_1295; // @[cache_single_port.scala 200:28]
-  wire [63:0] _GEN_1463 = 5'hd == cache_state ? 64'h0 : _GEN_1379; // @[cache_single_port.scala 200:28]
-  wire [63:0] result = 5'h0 == cache_state ? 64'h0 : _GEN_1463; // @[cache_single_port.scala 200:28]
-  wire [63:0] _GEN_326 = ~cpu_request_addr_reg[3] ? result : data_mem_3_io_data_read_data[63:0]; // @[cache_single_port.scala 459:{131,131} 458:68]
-  wire [63:0] _GEN_294 = ~cpu_request_addr_reg[3] ? result : data_mem_2_io_data_read_data[63:0]; // @[cache_single_port.scala 459:{131,131} 458:68]
-  wire [63:0] _GEN_262 = ~cpu_request_addr_reg[3] ? result : data_mem_1_io_data_read_data[63:0]; // @[cache_single_port.scala 459:{131,131} 458:68]
-  wire [63:0] _GEN_230 = ~cpu_request_addr_reg[3] ? result : data_mem_0_io_data_read_data[63:0]; // @[cache_single_port.scala 459:{131,131} 458:68]
-  wire [63:0] _GEN_243 = is_match_0 ? _GEN_230 : 64'h0; // @[cache_single_port.scala 138:33 449:66]
-  wire [63:0] _GEN_275 = is_match_1 ? _GEN_262 : _GEN_243; // @[cache_single_port.scala 449:66]
-  wire [63:0] _GEN_307 = is_match_2 ? _GEN_294 : _GEN_275; // @[cache_single_port.scala 449:66]
-  wire [63:0] _GEN_339 = is_match_3 ? _GEN_326 : _GEN_307; // @[cache_single_port.scala 449:66]
-  wire [63:0] _GEN_353 = cpu_request_rw ? _GEN_339 : 64'h0; // @[cache_single_port.scala 138:33 439:53]
-  wire [63:0] _GEN_462 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_353 : 64'h0; // @[cache_single_port.scala 138:33 402:51]
-  wire  _T_150 = 2'h3 == replace; // @[cache_single_port.scala 529:50]
-  wire [63:0] _GEN_501 = ~index ? io_mem_io_r_bits_data : data_mem_3_io_data_read_data[63:0]; // @[cache_single_port.scala 530:60 531:{67,67}]
-  wire  _T_147 = 2'h2 == replace; // @[cache_single_port.scala 529:50]
-  wire [63:0] _GEN_495 = ~index ? io_mem_io_r_bits_data : data_mem_2_io_data_read_data[63:0]; // @[cache_single_port.scala 530:60 531:{67,67}]
-  wire  _T_144 = 2'h1 == replace; // @[cache_single_port.scala 529:50]
-  wire [63:0] _GEN_489 = ~index ? io_mem_io_r_bits_data : data_mem_1_io_data_read_data[63:0]; // @[cache_single_port.scala 530:60 531:{67,67}]
-  wire  _T_141 = 2'h0 == replace; // @[cache_single_port.scala 529:50]
-  wire [63:0] _GEN_483 = ~index ? io_mem_io_r_bits_data : data_mem_0_io_data_read_data[63:0]; // @[cache_single_port.scala 530:60 531:{67,67}]
-  wire [63:0] _GEN_485 = 2'h0 == replace ? _GEN_483 : 64'h0; // @[cache_single_port.scala 138:33 529:62]
-  wire [63:0] _GEN_491 = 2'h1 == replace ? _GEN_489 : _GEN_485; // @[cache_single_port.scala 529:62]
-  wire [63:0] _GEN_497 = 2'h2 == replace ? _GEN_495 : _GEN_491; // @[cache_single_port.scala 529:62]
-  wire [63:0] _GEN_503 = 2'h3 == replace ? _GEN_501 : _GEN_497; // @[cache_single_port.scala 529:62]
-  wire [63:0] _GEN_507 = io_mem_io_r_valid ? _GEN_503 : 64'h0; // @[cache_single_port.scala 138:33 527:48]
-  wire [63:0] _GEN_520 = _T_141 ? data_mem_0_io_data_read_data[63:0] : 64'h0; // @[cache_single_port.scala 138:33 562:54 563:52]
-  wire [63:0] _GEN_523 = _T_144 ? data_mem_1_io_data_read_data[63:0] : _GEN_520; // @[cache_single_port.scala 562:54 563:52]
-  wire [63:0] _GEN_526 = _T_147 ? data_mem_2_io_data_read_data[63:0] : _GEN_523; // @[cache_single_port.scala 562:54 563:52]
-  wire [63:0] _GEN_529 = _T_150 ? data_mem_3_io_data_read_data[63:0] : _GEN_526; // @[cache_single_port.scala 562:54 563:52]
-  wire [63:0] _GEN_540 = 5'h7 == cache_state ? _GEN_529 : 64'h0; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_552 = 5'ha == cache_state ? 64'h0 : _GEN_540; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_559 = 5'h8 == cache_state ? _GEN_507 : _GEN_552; // @[cache_single_port.scala 200:28]
-  wire [63:0] _GEN_583 = 5'h9 == cache_state ? 64'h0 : _GEN_559; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_608 = 5'hc == cache_state ? 64'h0 : _GEN_583; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_666 = 5'h6 == cache_state ? _GEN_462 : _GEN_608; // @[cache_single_port.scala 200:28]
-  wire [63:0] _GEN_739 = 5'h5 == cache_state ? 64'h0 : _GEN_666; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_815 = 5'h4 == cache_state ? 64'h0 : _GEN_739; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_889 = 5'h3 == cache_state ? 64'h0 : _GEN_815; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_966 = 5'h2 == cache_state ? 64'h0 : _GEN_889; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_1044 = 5'h1 == cache_state ? 64'h0 : _GEN_966; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_1123 = 5'h11 == cache_state ? 64'h0 : _GEN_1044; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_1157 = 5'hf == cache_state ? _GEN_147 : _GEN_1123; // @[cache_single_port.scala 200:28]
-  wire [63:0] _GEN_1243 = 5'h10 == cache_state ? 64'h0 : _GEN_1157; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_1356 = 5'he == cache_state ? 64'h0 : _GEN_1243; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_1441 = 5'hd == cache_state ? 64'h0 : _GEN_1356; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] cache_data_0 = 5'h0 == cache_state ? 64'h0 : _GEN_1441; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_139 = _T_15 ? data_mem_0_io_data_read_data[127:64] : 64'h0; // @[cache_single_port.scala 138:33 310:60 311:52]
-  wire [63:0] _GEN_142 = _T_19 ? data_mem_1_io_data_read_data[127:64] : _GEN_139; // @[cache_single_port.scala 310:60 311:52]
-  wire [63:0] _GEN_145 = _T_23 ? data_mem_2_io_data_read_data[127:64] : _GEN_142; // @[cache_single_port.scala 310:60 311:52]
-  wire [63:0] _GEN_148 = _T_27 ? data_mem_3_io_data_read_data[127:64] : _GEN_145; // @[cache_single_port.scala 310:60 311:52]
-  wire [63:0] _GEN_327 = cpu_request_addr_reg[3] ? result : data_mem_3_io_data_read_data[127:64]; // @[cache_single_port.scala 459:{131,131} 458:68]
-  wire [63:0] _GEN_295 = cpu_request_addr_reg[3] ? result : data_mem_2_io_data_read_data[127:64]; // @[cache_single_port.scala 459:{131,131} 458:68]
-  wire [63:0] _GEN_263 = cpu_request_addr_reg[3] ? result : data_mem_1_io_data_read_data[127:64]; // @[cache_single_port.scala 459:{131,131} 458:68]
-  wire [63:0] _GEN_231 = cpu_request_addr_reg[3] ? result : data_mem_0_io_data_read_data[127:64]; // @[cache_single_port.scala 459:{131,131} 458:68]
-  wire [63:0] _GEN_244 = is_match_0 ? _GEN_231 : 64'h0; // @[cache_single_port.scala 138:33 449:66]
-  wire [63:0] _GEN_276 = is_match_1 ? _GEN_263 : _GEN_244; // @[cache_single_port.scala 449:66]
-  wire [63:0] _GEN_308 = is_match_2 ? _GEN_295 : _GEN_276; // @[cache_single_port.scala 449:66]
-  wire [63:0] _GEN_340 = is_match_3 ? _GEN_327 : _GEN_308; // @[cache_single_port.scala 449:66]
-  wire [63:0] _GEN_354 = cpu_request_rw ? _GEN_340 : 64'h0; // @[cache_single_port.scala 138:33 439:53]
-  wire [63:0] _GEN_463 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_354 : 64'h0; // @[cache_single_port.scala 138:33 402:51]
-  wire [63:0] _GEN_502 = index ? io_mem_io_r_bits_data : data_mem_3_io_data_read_data[127:64]; // @[cache_single_port.scala 530:60 531:{67,67}]
-  wire [63:0] _GEN_496 = index ? io_mem_io_r_bits_data : data_mem_2_io_data_read_data[127:64]; // @[cache_single_port.scala 530:60 531:{67,67}]
-  wire [63:0] _GEN_490 = index ? io_mem_io_r_bits_data : data_mem_1_io_data_read_data[127:64]; // @[cache_single_port.scala 530:60 531:{67,67}]
-  wire [63:0] _GEN_484 = index ? io_mem_io_r_bits_data : data_mem_0_io_data_read_data[127:64]; // @[cache_single_port.scala 530:60 531:{67,67}]
-  wire [63:0] _GEN_486 = 2'h0 == replace ? _GEN_484 : 64'h0; // @[cache_single_port.scala 138:33 529:62]
-  wire [63:0] _GEN_492 = 2'h1 == replace ? _GEN_490 : _GEN_486; // @[cache_single_port.scala 529:62]
-  wire [63:0] _GEN_498 = 2'h2 == replace ? _GEN_496 : _GEN_492; // @[cache_single_port.scala 529:62]
-  wire [63:0] _GEN_504 = 2'h3 == replace ? _GEN_502 : _GEN_498; // @[cache_single_port.scala 529:62]
-  wire [63:0] _GEN_508 = io_mem_io_r_valid ? _GEN_504 : 64'h0; // @[cache_single_port.scala 138:33 527:48]
-  wire [63:0] _GEN_521 = _T_141 ? data_mem_0_io_data_read_data[127:64] : 64'h0; // @[cache_single_port.scala 138:33 562:54 563:52]
-  wire [63:0] _GEN_524 = _T_144 ? data_mem_1_io_data_read_data[127:64] : _GEN_521; // @[cache_single_port.scala 562:54 563:52]
-  wire [63:0] _GEN_527 = _T_147 ? data_mem_2_io_data_read_data[127:64] : _GEN_524; // @[cache_single_port.scala 562:54 563:52]
-  wire [63:0] _GEN_530 = _T_150 ? data_mem_3_io_data_read_data[127:64] : _GEN_527; // @[cache_single_port.scala 562:54 563:52]
-  wire [63:0] _GEN_541 = 5'h7 == cache_state ? _GEN_530 : 64'h0; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_553 = 5'ha == cache_state ? 64'h0 : _GEN_541; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_560 = 5'h8 == cache_state ? _GEN_508 : _GEN_553; // @[cache_single_port.scala 200:28]
-  wire [63:0] _GEN_584 = 5'h9 == cache_state ? 64'h0 : _GEN_560; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_609 = 5'hc == cache_state ? 64'h0 : _GEN_584; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_667 = 5'h6 == cache_state ? _GEN_463 : _GEN_609; // @[cache_single_port.scala 200:28]
-  wire [63:0] _GEN_740 = 5'h5 == cache_state ? 64'h0 : _GEN_667; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_816 = 5'h4 == cache_state ? 64'h0 : _GEN_740; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_890 = 5'h3 == cache_state ? 64'h0 : _GEN_816; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_967 = 5'h2 == cache_state ? 64'h0 : _GEN_890; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_1045 = 5'h1 == cache_state ? 64'h0 : _GEN_967; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_1124 = 5'h11 == cache_state ? 64'h0 : _GEN_1045; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_1158 = 5'hf == cache_state ? _GEN_148 : _GEN_1124; // @[cache_single_port.scala 200:28]
-  wire [63:0] _GEN_1244 = 5'h10 == cache_state ? 64'h0 : _GEN_1158; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_1357 = 5'he == cache_state ? 64'h0 : _GEN_1244; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_1442 = 5'hd == cache_state ? 64'h0 : _GEN_1357; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] cache_data_1 = 5'h0 == cache_state ? 64'h0 : _GEN_1442; // @[cache_single_port.scala 200:28 138:33]
-  wire [63:0] _GEN_137 = index ? cache_data_1 : cache_data_0; // @[cache_single_port.scala 312:{63,63}]
-  wire [63:0] _GEN_140 = _T_15 ? _GEN_137 : 64'h0; // @[cache_single_port.scala 169:31 310:60 312:63]
-  wire [63:0] _GEN_143 = _T_19 ? _GEN_137 : _GEN_140; // @[cache_single_port.scala 310:60 312:63]
-  wire [63:0] _GEN_146 = _T_23 ? _GEN_137 : _GEN_143; // @[cache_single_port.scala 310:60 312:63]
-  wire [63:0] _GEN_149 = _T_27 ? _GEN_137 : _GEN_146; // @[cache_single_port.scala 310:60 312:63]
-  wire [4:0] _GEN_150 = last ? 5'h11 : 5'hf; // @[cache_single_port.scala 316:35 305:36 317:44]
-  wire  _GEN_151 = last ? 1'h0 : _GEN_0; // @[cache_single_port.scala 316:35 318:39]
-  wire [3:0] _GEN_154 = index_in_line != 2'h3 ? 4'he : 4'hd; // @[cache_single_port.scala 325:70 326:52 329:52]
-  wire [1:0] _GEN_156 = index_in_line != 2'h3 ? _GEN_4 : 2'h0; // @[cache_single_port.scala 325:70 330:55]
-  wire  _GEN_157 = index_in_line != 2'h3 ? flush_over : _GEN_14; // @[cache_single_port.scala 186:33 325:70]
-  wire [4:0] _GEN_159 = io_mem_io_b_valid ? {{1'd0}, _GEN_154} : 5'h11; // @[cache_single_port.scala 323:36 324:48]
-  wire [1:0] _GEN_161 = io_mem_io_b_valid ? _GEN_156 : _GEN_4; // @[cache_single_port.scala 324:48]
-  wire  _GEN_162 = io_mem_io_b_valid ? _GEN_157 : flush_over; // @[cache_single_port.scala 186:33 324:48]
-  wire [1:0] _GEN_164 = io_mem_io_ar_ready ? 2'h3 : 2'h1; // @[cache_single_port.scala 344:36 345:49 346:44]
-  wire [2:0] _GEN_165 = io_mem_io_aw_ready ? 3'h4 : 3'h2; // @[cache_single_port.scala 356:36 357:49 358:44]
-  wire [1:0] _GEN_166 = io_mem_io_r_valid ? 2'h0 : 2'h3; // @[cache_single_port.scala 367:48 368:44 371:44]
-  wire [2:0] _GEN_168 = io_mem_io_w_ready ? 3'h5 : 3'h4; // @[cache_single_port.scala 379:48 380:44 382:44]
-  wire [2:0] _GEN_170 = io_mem_io_b_valid ? 3'h0 : 3'h5; // @[cache_single_port.scala 387:48 389:44 391:44]
-  wire  _T_92 = ~cpu_request_rw; // @[cache_single_port.scala 403:38]
+  wire  _GEN_74 = wrap_wrap_1 | _GEN_71; // @[cache_single_port.scala 257:91 258:76]
+  wire [1:0] _GEN_76 = wrap_wrap_1 ? _GEN_73 : 2'h0; // @[cache_single_port.scala 257:91 261:79]
+  wire  _GEN_79 = ~(index_in_line == 2'h3) ? _GEN_71 : _GEN_74; // @[cache_single_port.scala 252:95]
+  wire [1:0] _GEN_81 = ~(index_in_line == 2'h3) ? _GEN_73 : _GEN_76; // @[cache_single_port.scala 252:95]
+  wire [4:0] _GEN_82 = is_match_3 ? 5'h10 : {{1'd0}, _GEN_17}; // @[cache_single_port.scala 249:66 250:68]
+  wire [31:0] _GEN_83 = is_match_3 ? _writeback_addr_T_3 : _GEN_69; // @[cache_single_port.scala 249:66 251:72]
+  wire  _GEN_85 = is_match_3 ? _GEN_71 : _GEN_79; // @[cache_single_port.scala 249:66]
+  wire [1:0] _GEN_87 = is_match_3 ? _GEN_73 : _GEN_81; // @[cache_single_port.scala 249:66]
+  wire [4:0] _GEN_88 = 2'h3 == index_in_line ? _GEN_82 : _GEN_68; // @[cache_single_port.scala 248:68]
+  wire [31:0] _GEN_89 = 2'h3 == index_in_line ? _GEN_83 : _GEN_69; // @[cache_single_port.scala 248:68]
+  wire  _GEN_91 = 2'h3 == index_in_line ? _GEN_85 : _GEN_71; // @[cache_single_port.scala 248:68]
+  wire [1:0] _GEN_93 = 2'h3 == index_in_line ? _GEN_87 : _GEN_73; // @[cache_single_port.scala 248:68]
+  wire [21:0] _GEN_107 = tag_mem_0_io_tag_read_tag; // @[cache_single_port.scala 150:41 241:42 273:69]
+  wire [7:0] _GEN_108 = tag_mem_0_io_tag_read_visit; // @[cache_single_port.scala 150:41 241:42 274:71]
+  wire  _GEN_109 = tag_mem_0_io_tag_read_dirty; // @[cache_single_port.scala 150:41 241:42 275:71]
+  wire [21:0] _GEN_110 = tag_mem_1_io_tag_read_tag; // @[cache_single_port.scala 150:41 241:42 273:69]
+  wire [7:0] _GEN_111 = tag_mem_1_io_tag_read_visit; // @[cache_single_port.scala 150:41 241:42 274:71]
+  wire  _GEN_112 = tag_mem_1_io_tag_read_dirty; // @[cache_single_port.scala 150:41 241:42 275:71]
+  wire [21:0] _GEN_113 = tag_mem_2_io_tag_read_tag; // @[cache_single_port.scala 150:41 241:42 273:69]
+  wire [7:0] _GEN_114 = tag_mem_2_io_tag_read_visit; // @[cache_single_port.scala 150:41 241:42 274:71]
+  wire  _GEN_115 = tag_mem_2_io_tag_read_dirty; // @[cache_single_port.scala 150:41 241:42 275:71]
+  wire [21:0] _GEN_116 = tag_mem_3_io_tag_read_tag; // @[cache_single_port.scala 150:41 241:42 273:69]
+  wire [7:0] _GEN_117 = tag_mem_3_io_tag_read_visit; // @[cache_single_port.scala 150:41 241:42 274:71]
+  wire  _GEN_118 = tag_mem_3_io_tag_read_dirty; // @[cache_single_port.scala 150:41 241:42 275:71]
+  wire [5:0] _GEN_119 = _T_15 ? flush_loop : io_cpu_request_addr[9:4]; // @[cache_single_port.scala 147:48 288:60 289:72]
+  wire [5:0] _GEN_121 = _T_19 ? flush_loop : io_cpu_request_addr[9:4]; // @[cache_single_port.scala 147:48 288:60 289:72]
+  wire [5:0] _GEN_123 = _T_23 ? flush_loop : io_cpu_request_addr[9:4]; // @[cache_single_port.scala 147:48 288:60 289:72]
+  wire [5:0] _GEN_125 = _T_27 ? flush_loop : io_cpu_request_addr[9:4]; // @[cache_single_port.scala 147:48 288:60 289:72]
+  wire [4:0] _GEN_127 = io_mem_io_aw_ready ? 5'hf : 5'h10; // @[cache_single_port.scala 297:36 298:49 299:44]
+  wire [63:0] _GEN_138 = _T_15 ? data_mem_0_io_data_read_data[63:0] : 64'h0; // @[cache_single_port.scala 143:33 315:60 316:52]
+  wire [63:0] _GEN_141 = _T_19 ? data_mem_1_io_data_read_data[63:0] : _GEN_138; // @[cache_single_port.scala 315:60 316:52]
+  wire [63:0] _GEN_144 = _T_23 ? data_mem_2_io_data_read_data[63:0] : _GEN_141; // @[cache_single_port.scala 315:60 316:52]
+  wire [63:0] _GEN_147 = _T_27 ? data_mem_3_io_data_read_data[63:0] : _GEN_144; // @[cache_single_port.scala 315:60 316:52]
+  wire [127:0] _GEN_233 = is_match_0 ? data_mem_0_io_data_read_data : 128'h0; // @[cache_single_port.scala 454:66 456:71]
+  wire [127:0] _GEN_265 = is_match_1 ? data_mem_1_io_data_read_data : _GEN_233; // @[cache_single_port.scala 454:66 456:71]
+  wire [127:0] _GEN_297 = is_match_2 ? data_mem_2_io_data_read_data : _GEN_265; // @[cache_single_port.scala 454:66 456:71]
+  wire [127:0] _GEN_329 = is_match_3 ? data_mem_3_io_data_read_data : _GEN_297; // @[cache_single_port.scala 454:66 456:71]
+  wire [127:0] _GEN_343 = cpu_request_rw ? _GEN_329 : 128'h0; // @[cache_single_port.scala 444:53]
+  wire [127:0] _GEN_452 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_343 : 128'h0; // @[cache_single_port.scala 407:51]
+  wire [127:0] _GEN_656 = 5'h6 == cache_state ? _GEN_452 : 128'h0; // @[cache_single_port.scala 205:28]
+  wire [127:0] _GEN_729 = 5'h5 == cache_state ? 128'h0 : _GEN_656; // @[cache_single_port.scala 205:28]
+  wire [127:0] _GEN_805 = 5'h4 == cache_state ? 128'h0 : _GEN_729; // @[cache_single_port.scala 205:28]
+  wire [127:0] _GEN_879 = 5'h3 == cache_state ? 128'h0 : _GEN_805; // @[cache_single_port.scala 205:28]
+  wire [127:0] _GEN_956 = 5'h2 == cache_state ? 128'h0 : _GEN_879; // @[cache_single_port.scala 205:28]
+  wire [127:0] _GEN_1034 = 5'h1 == cache_state ? 128'h0 : _GEN_956; // @[cache_single_port.scala 205:28]
+  wire [127:0] _GEN_1113 = 5'h11 == cache_state ? 128'h0 : _GEN_1034; // @[cache_single_port.scala 205:28]
+  wire [127:0] _GEN_1203 = 5'hf == cache_state ? 128'h0 : _GEN_1113; // @[cache_single_port.scala 205:28]
+  wire [127:0] _GEN_1286 = 5'h10 == cache_state ? 128'h0 : _GEN_1203; // @[cache_single_port.scala 205:28]
+  wire [127:0] _GEN_1370 = 5'he == cache_state ? 128'h0 : _GEN_1286; // @[cache_single_port.scala 205:28]
+  wire [127:0] _GEN_1454 = 5'hd == cache_state ? 128'h0 : _GEN_1370; // @[cache_single_port.scala 205:28]
+  wire [127:0] response_data = 5'h0 == cache_state ? 128'h0 : _GEN_1454; // @[cache_single_port.scala 205:28]
+  wire [63:0] _GEN_311 = cpu_request_addr_reg[3] ? response_data[127:64] : response_data[63:0]; // @[cache_single_port.scala 459:{208,208}]
+  wire [7:0] _part_0_T_35 = cpu_request_mask[0] ? cpu_request_data[7:0] : _GEN_311[7:0]; // @[cache_single_port.scala 458:79]
+  wire [63:0] _GEN_234 = is_match_0 ? {{56'd0}, _part_0_T_35} : 64'h0; // @[cache_single_port.scala 141:27 454:66 458:73]
+  wire [63:0] _GEN_266 = is_match_1 ? {{56'd0}, _part_0_T_35} : _GEN_234; // @[cache_single_port.scala 454:66 458:73]
+  wire [63:0] _GEN_298 = is_match_2 ? {{56'd0}, _part_0_T_35} : _GEN_266; // @[cache_single_port.scala 454:66 458:73]
+  wire [63:0] _GEN_330 = is_match_3 ? {{56'd0}, _part_0_T_35} : _GEN_298; // @[cache_single_port.scala 454:66 458:73]
+  wire [63:0] _GEN_344 = cpu_request_rw ? _GEN_330 : 64'h0; // @[cache_single_port.scala 141:27 444:53]
+  wire [63:0] _GEN_453 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_344 : 64'h0; // @[cache_single_port.scala 141:27 407:51]
+  wire [63:0] _GEN_657 = 5'h6 == cache_state ? _GEN_453 : 64'h0; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_730 = 5'h5 == cache_state ? 64'h0 : _GEN_657; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_806 = 5'h4 == cache_state ? 64'h0 : _GEN_730; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_880 = 5'h3 == cache_state ? 64'h0 : _GEN_806; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_957 = 5'h2 == cache_state ? 64'h0 : _GEN_880; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1035 = 5'h1 == cache_state ? 64'h0 : _GEN_957; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1114 = 5'h11 == cache_state ? 64'h0 : _GEN_1035; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1204 = 5'hf == cache_state ? 64'h0 : _GEN_1114; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1287 = 5'h10 == cache_state ? 64'h0 : _GEN_1204; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1371 = 5'he == cache_state ? 64'h0 : _GEN_1287; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1455 = 5'hd == cache_state ? 64'h0 : _GEN_1371; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] part_0 = 5'h0 == cache_state ? 64'h0 : _GEN_1455; // @[cache_single_port.scala 141:27 205:28]
+  wire [15:0] _part_1_T_29 = {cpu_request_data[15:8], 8'h0}; // @[cache_single_port.scala 458:136]
+  wire [15:0] _part_1_T_34 = {_GEN_311[15:8], 8'h0}; // @[cache_single_port.scala 459:228]
+  wire [15:0] _part_1_T_35 = cpu_request_mask[1] ? _part_1_T_29 : _part_1_T_34; // @[cache_single_port.scala 458:79]
+  wire [63:0] _GEN_235 = is_match_0 ? {{48'd0}, _part_1_T_35} : 64'h0; // @[cache_single_port.scala 141:27 454:66 458:73]
+  wire [63:0] _GEN_267 = is_match_1 ? {{48'd0}, _part_1_T_35} : _GEN_235; // @[cache_single_port.scala 454:66 458:73]
+  wire [63:0] _GEN_299 = is_match_2 ? {{48'd0}, _part_1_T_35} : _GEN_267; // @[cache_single_port.scala 454:66 458:73]
+  wire [63:0] _GEN_331 = is_match_3 ? {{48'd0}, _part_1_T_35} : _GEN_299; // @[cache_single_port.scala 454:66 458:73]
+  wire [63:0] _GEN_345 = cpu_request_rw ? _GEN_331 : 64'h0; // @[cache_single_port.scala 141:27 444:53]
+  wire [63:0] _GEN_454 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_345 : 64'h0; // @[cache_single_port.scala 141:27 407:51]
+  wire [63:0] _GEN_658 = 5'h6 == cache_state ? _GEN_454 : 64'h0; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_731 = 5'h5 == cache_state ? 64'h0 : _GEN_658; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_807 = 5'h4 == cache_state ? 64'h0 : _GEN_731; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_881 = 5'h3 == cache_state ? 64'h0 : _GEN_807; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_958 = 5'h2 == cache_state ? 64'h0 : _GEN_881; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1036 = 5'h1 == cache_state ? 64'h0 : _GEN_958; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1115 = 5'h11 == cache_state ? 64'h0 : _GEN_1036; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1205 = 5'hf == cache_state ? 64'h0 : _GEN_1115; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1288 = 5'h10 == cache_state ? 64'h0 : _GEN_1205; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1372 = 5'he == cache_state ? 64'h0 : _GEN_1288; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1456 = 5'hd == cache_state ? 64'h0 : _GEN_1372; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] part_1 = 5'h0 == cache_state ? 64'h0 : _GEN_1456; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _result_T_21 = part_0 | part_1; // @[cache_single_port.scala 462:80]
+  wire [23:0] _part_2_T_29 = {cpu_request_data[23:16], 16'h0}; // @[cache_single_port.scala 458:136]
+  wire [23:0] _part_2_T_34 = {_GEN_311[23:16], 16'h0}; // @[cache_single_port.scala 459:228]
+  wire [23:0] _part_2_T_35 = cpu_request_mask[2] ? _part_2_T_29 : _part_2_T_34; // @[cache_single_port.scala 458:79]
+  wire [63:0] _GEN_236 = is_match_0 ? {{40'd0}, _part_2_T_35} : 64'h0; // @[cache_single_port.scala 141:27 454:66 458:73]
+  wire [63:0] _GEN_268 = is_match_1 ? {{40'd0}, _part_2_T_35} : _GEN_236; // @[cache_single_port.scala 454:66 458:73]
+  wire [63:0] _GEN_300 = is_match_2 ? {{40'd0}, _part_2_T_35} : _GEN_268; // @[cache_single_port.scala 454:66 458:73]
+  wire [63:0] _GEN_332 = is_match_3 ? {{40'd0}, _part_2_T_35} : _GEN_300; // @[cache_single_port.scala 454:66 458:73]
+  wire [63:0] _GEN_346 = cpu_request_rw ? _GEN_332 : 64'h0; // @[cache_single_port.scala 141:27 444:53]
+  wire [63:0] _GEN_455 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_346 : 64'h0; // @[cache_single_port.scala 141:27 407:51]
+  wire [63:0] _GEN_659 = 5'h6 == cache_state ? _GEN_455 : 64'h0; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_732 = 5'h5 == cache_state ? 64'h0 : _GEN_659; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_808 = 5'h4 == cache_state ? 64'h0 : _GEN_732; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_882 = 5'h3 == cache_state ? 64'h0 : _GEN_808; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_959 = 5'h2 == cache_state ? 64'h0 : _GEN_882; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1037 = 5'h1 == cache_state ? 64'h0 : _GEN_959; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1116 = 5'h11 == cache_state ? 64'h0 : _GEN_1037; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1206 = 5'hf == cache_state ? 64'h0 : _GEN_1116; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1289 = 5'h10 == cache_state ? 64'h0 : _GEN_1206; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1373 = 5'he == cache_state ? 64'h0 : _GEN_1289; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1457 = 5'hd == cache_state ? 64'h0 : _GEN_1373; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] part_2 = 5'h0 == cache_state ? 64'h0 : _GEN_1457; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _result_T_22 = _result_T_21 | part_2; // @[cache_single_port.scala 462:80]
+  wire [31:0] _part_3_T_29 = {cpu_request_data[31:24], 24'h0}; // @[cache_single_port.scala 458:136]
+  wire [31:0] _part_3_T_34 = {_GEN_311[31:24], 24'h0}; // @[cache_single_port.scala 459:228]
+  wire [31:0] _part_3_T_35 = cpu_request_mask[3] ? _part_3_T_29 : _part_3_T_34; // @[cache_single_port.scala 458:79]
+  wire [63:0] _GEN_237 = is_match_0 ? {{32'd0}, _part_3_T_35} : 64'h0; // @[cache_single_port.scala 141:27 454:66 458:73]
+  wire [63:0] _GEN_269 = is_match_1 ? {{32'd0}, _part_3_T_35} : _GEN_237; // @[cache_single_port.scala 454:66 458:73]
+  wire [63:0] _GEN_301 = is_match_2 ? {{32'd0}, _part_3_T_35} : _GEN_269; // @[cache_single_port.scala 454:66 458:73]
+  wire [63:0] _GEN_333 = is_match_3 ? {{32'd0}, _part_3_T_35} : _GEN_301; // @[cache_single_port.scala 454:66 458:73]
+  wire [63:0] _GEN_347 = cpu_request_rw ? _GEN_333 : 64'h0; // @[cache_single_port.scala 141:27 444:53]
+  wire [63:0] _GEN_456 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_347 : 64'h0; // @[cache_single_port.scala 141:27 407:51]
+  wire [63:0] _GEN_660 = 5'h6 == cache_state ? _GEN_456 : 64'h0; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_733 = 5'h5 == cache_state ? 64'h0 : _GEN_660; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_809 = 5'h4 == cache_state ? 64'h0 : _GEN_733; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_883 = 5'h3 == cache_state ? 64'h0 : _GEN_809; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_960 = 5'h2 == cache_state ? 64'h0 : _GEN_883; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1038 = 5'h1 == cache_state ? 64'h0 : _GEN_960; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1117 = 5'h11 == cache_state ? 64'h0 : _GEN_1038; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1207 = 5'hf == cache_state ? 64'h0 : _GEN_1117; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1290 = 5'h10 == cache_state ? 64'h0 : _GEN_1207; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1374 = 5'he == cache_state ? 64'h0 : _GEN_1290; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1458 = 5'hd == cache_state ? 64'h0 : _GEN_1374; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] part_3 = 5'h0 == cache_state ? 64'h0 : _GEN_1458; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _result_T_23 = _result_T_22 | part_3; // @[cache_single_port.scala 462:80]
+  wire [39:0] _part_4_T_29 = {cpu_request_data[39:32], 32'h0}; // @[cache_single_port.scala 458:136]
+  wire [39:0] _part_4_T_34 = {_GEN_311[39:32], 32'h0}; // @[cache_single_port.scala 459:228]
+  wire [39:0] _part_4_T_35 = cpu_request_mask[4] ? _part_4_T_29 : _part_4_T_34; // @[cache_single_port.scala 458:79]
+  wire [63:0] _GEN_238 = is_match_0 ? {{24'd0}, _part_4_T_35} : 64'h0; // @[cache_single_port.scala 141:27 454:66 458:73]
+  wire [63:0] _GEN_270 = is_match_1 ? {{24'd0}, _part_4_T_35} : _GEN_238; // @[cache_single_port.scala 454:66 458:73]
+  wire [63:0] _GEN_302 = is_match_2 ? {{24'd0}, _part_4_T_35} : _GEN_270; // @[cache_single_port.scala 454:66 458:73]
+  wire [63:0] _GEN_334 = is_match_3 ? {{24'd0}, _part_4_T_35} : _GEN_302; // @[cache_single_port.scala 454:66 458:73]
+  wire [63:0] _GEN_348 = cpu_request_rw ? _GEN_334 : 64'h0; // @[cache_single_port.scala 141:27 444:53]
+  wire [63:0] _GEN_457 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_348 : 64'h0; // @[cache_single_port.scala 141:27 407:51]
+  wire [63:0] _GEN_661 = 5'h6 == cache_state ? _GEN_457 : 64'h0; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_734 = 5'h5 == cache_state ? 64'h0 : _GEN_661; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_810 = 5'h4 == cache_state ? 64'h0 : _GEN_734; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_884 = 5'h3 == cache_state ? 64'h0 : _GEN_810; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_961 = 5'h2 == cache_state ? 64'h0 : _GEN_884; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1039 = 5'h1 == cache_state ? 64'h0 : _GEN_961; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1118 = 5'h11 == cache_state ? 64'h0 : _GEN_1039; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1208 = 5'hf == cache_state ? 64'h0 : _GEN_1118; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1291 = 5'h10 == cache_state ? 64'h0 : _GEN_1208; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1375 = 5'he == cache_state ? 64'h0 : _GEN_1291; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1459 = 5'hd == cache_state ? 64'h0 : _GEN_1375; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] part_4 = 5'h0 == cache_state ? 64'h0 : _GEN_1459; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _result_T_24 = _result_T_23 | part_4; // @[cache_single_port.scala 462:80]
+  wire [47:0] _part_5_T_29 = {cpu_request_data[47:40], 40'h0}; // @[cache_single_port.scala 458:136]
+  wire [47:0] _part_5_T_34 = {_GEN_311[47:40], 40'h0}; // @[cache_single_port.scala 459:228]
+  wire [47:0] _part_5_T_35 = cpu_request_mask[5] ? _part_5_T_29 : _part_5_T_34; // @[cache_single_port.scala 458:79]
+  wire [63:0] _GEN_239 = is_match_0 ? {{16'd0}, _part_5_T_35} : 64'h0; // @[cache_single_port.scala 141:27 454:66 458:73]
+  wire [63:0] _GEN_271 = is_match_1 ? {{16'd0}, _part_5_T_35} : _GEN_239; // @[cache_single_port.scala 454:66 458:73]
+  wire [63:0] _GEN_303 = is_match_2 ? {{16'd0}, _part_5_T_35} : _GEN_271; // @[cache_single_port.scala 454:66 458:73]
+  wire [63:0] _GEN_335 = is_match_3 ? {{16'd0}, _part_5_T_35} : _GEN_303; // @[cache_single_port.scala 454:66 458:73]
+  wire [63:0] _GEN_349 = cpu_request_rw ? _GEN_335 : 64'h0; // @[cache_single_port.scala 141:27 444:53]
+  wire [63:0] _GEN_458 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_349 : 64'h0; // @[cache_single_port.scala 141:27 407:51]
+  wire [63:0] _GEN_662 = 5'h6 == cache_state ? _GEN_458 : 64'h0; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_735 = 5'h5 == cache_state ? 64'h0 : _GEN_662; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_811 = 5'h4 == cache_state ? 64'h0 : _GEN_735; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_885 = 5'h3 == cache_state ? 64'h0 : _GEN_811; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_962 = 5'h2 == cache_state ? 64'h0 : _GEN_885; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1040 = 5'h1 == cache_state ? 64'h0 : _GEN_962; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1119 = 5'h11 == cache_state ? 64'h0 : _GEN_1040; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1209 = 5'hf == cache_state ? 64'h0 : _GEN_1119; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1292 = 5'h10 == cache_state ? 64'h0 : _GEN_1209; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1376 = 5'he == cache_state ? 64'h0 : _GEN_1292; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1460 = 5'hd == cache_state ? 64'h0 : _GEN_1376; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] part_5 = 5'h0 == cache_state ? 64'h0 : _GEN_1460; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _result_T_25 = _result_T_24 | part_5; // @[cache_single_port.scala 462:80]
+  wire [55:0] _part_6_T_29 = {cpu_request_data[55:48], 48'h0}; // @[cache_single_port.scala 458:136]
+  wire [55:0] _part_6_T_34 = {_GEN_311[55:48], 48'h0}; // @[cache_single_port.scala 459:228]
+  wire [55:0] _part_6_T_35 = cpu_request_mask[6] ? _part_6_T_29 : _part_6_T_34; // @[cache_single_port.scala 458:79]
+  wire [63:0] _GEN_240 = is_match_0 ? {{8'd0}, _part_6_T_35} : 64'h0; // @[cache_single_port.scala 141:27 454:66 458:73]
+  wire [63:0] _GEN_272 = is_match_1 ? {{8'd0}, _part_6_T_35} : _GEN_240; // @[cache_single_port.scala 454:66 458:73]
+  wire [63:0] _GEN_304 = is_match_2 ? {{8'd0}, _part_6_T_35} : _GEN_272; // @[cache_single_port.scala 454:66 458:73]
+  wire [63:0] _GEN_336 = is_match_3 ? {{8'd0}, _part_6_T_35} : _GEN_304; // @[cache_single_port.scala 454:66 458:73]
+  wire [63:0] _GEN_350 = cpu_request_rw ? _GEN_336 : 64'h0; // @[cache_single_port.scala 141:27 444:53]
+  wire [63:0] _GEN_459 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_350 : 64'h0; // @[cache_single_port.scala 141:27 407:51]
+  wire [63:0] _GEN_663 = 5'h6 == cache_state ? _GEN_459 : 64'h0; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_736 = 5'h5 == cache_state ? 64'h0 : _GEN_663; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_812 = 5'h4 == cache_state ? 64'h0 : _GEN_736; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_886 = 5'h3 == cache_state ? 64'h0 : _GEN_812; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_963 = 5'h2 == cache_state ? 64'h0 : _GEN_886; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1041 = 5'h1 == cache_state ? 64'h0 : _GEN_963; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1120 = 5'h11 == cache_state ? 64'h0 : _GEN_1041; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1210 = 5'hf == cache_state ? 64'h0 : _GEN_1120; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1293 = 5'h10 == cache_state ? 64'h0 : _GEN_1210; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1377 = 5'he == cache_state ? 64'h0 : _GEN_1293; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1461 = 5'hd == cache_state ? 64'h0 : _GEN_1377; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] part_6 = 5'h0 == cache_state ? 64'h0 : _GEN_1461; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _result_T_26 = _result_T_25 | part_6; // @[cache_single_port.scala 462:80]
+  wire [63:0] _part_7_T_29 = {cpu_request_data[63:56], 56'h0}; // @[cache_single_port.scala 458:136]
+  wire [63:0] _part_7_T_34 = {_GEN_311[63:56], 56'h0}; // @[cache_single_port.scala 459:228]
+  wire [63:0] _part_7_T_35 = cpu_request_mask[7] ? _part_7_T_29 : _part_7_T_34; // @[cache_single_port.scala 458:79]
+  wire [63:0] _GEN_241 = is_match_0 ? _part_7_T_35 : 64'h0; // @[cache_single_port.scala 141:27 454:66 458:73]
+  wire [63:0] _GEN_273 = is_match_1 ? _part_7_T_35 : _GEN_241; // @[cache_single_port.scala 454:66 458:73]
+  wire [63:0] _GEN_305 = is_match_2 ? _part_7_T_35 : _GEN_273; // @[cache_single_port.scala 454:66 458:73]
+  wire [63:0] _GEN_337 = is_match_3 ? _part_7_T_35 : _GEN_305; // @[cache_single_port.scala 454:66 458:73]
+  wire [63:0] _GEN_351 = cpu_request_rw ? _GEN_337 : 64'h0; // @[cache_single_port.scala 141:27 444:53]
+  wire [63:0] _GEN_460 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_351 : 64'h0; // @[cache_single_port.scala 141:27 407:51]
+  wire [63:0] _GEN_664 = 5'h6 == cache_state ? _GEN_460 : 64'h0; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_737 = 5'h5 == cache_state ? 64'h0 : _GEN_664; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_813 = 5'h4 == cache_state ? 64'h0 : _GEN_737; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_887 = 5'h3 == cache_state ? 64'h0 : _GEN_813; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_964 = 5'h2 == cache_state ? 64'h0 : _GEN_887; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1042 = 5'h1 == cache_state ? 64'h0 : _GEN_964; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1121 = 5'h11 == cache_state ? 64'h0 : _GEN_1042; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1211 = 5'hf == cache_state ? 64'h0 : _GEN_1121; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1294 = 5'h10 == cache_state ? 64'h0 : _GEN_1211; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1378 = 5'he == cache_state ? 64'h0 : _GEN_1294; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _GEN_1462 = 5'hd == cache_state ? 64'h0 : _GEN_1378; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] part_7 = 5'h0 == cache_state ? 64'h0 : _GEN_1462; // @[cache_single_port.scala 141:27 205:28]
+  wire [63:0] _result_T_27 = _result_T_26 | part_7; // @[cache_single_port.scala 462:80]
+  wire [63:0] _GEN_242 = is_match_0 ? _result_T_27 : 64'h0; // @[cache_single_port.scala 454:66 462:64]
+  wire [63:0] _GEN_274 = is_match_1 ? _result_T_27 : _GEN_242; // @[cache_single_port.scala 454:66 462:64]
+  wire [63:0] _GEN_306 = is_match_2 ? _result_T_27 : _GEN_274; // @[cache_single_port.scala 454:66 462:64]
+  wire [63:0] _GEN_338 = is_match_3 ? _result_T_27 : _GEN_306; // @[cache_single_port.scala 454:66 462:64]
+  wire [63:0] _GEN_352 = cpu_request_rw ? _GEN_338 : 64'h0; // @[cache_single_port.scala 444:53]
+  wire [63:0] _GEN_461 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_352 : 64'h0; // @[cache_single_port.scala 407:51]
+  wire [63:0] _GEN_665 = 5'h6 == cache_state ? _GEN_461 : 64'h0; // @[cache_single_port.scala 205:28]
+  wire [63:0] _GEN_738 = 5'h5 == cache_state ? 64'h0 : _GEN_665; // @[cache_single_port.scala 205:28]
+  wire [63:0] _GEN_814 = 5'h4 == cache_state ? 64'h0 : _GEN_738; // @[cache_single_port.scala 205:28]
+  wire [63:0] _GEN_888 = 5'h3 == cache_state ? 64'h0 : _GEN_814; // @[cache_single_port.scala 205:28]
+  wire [63:0] _GEN_965 = 5'h2 == cache_state ? 64'h0 : _GEN_888; // @[cache_single_port.scala 205:28]
+  wire [63:0] _GEN_1043 = 5'h1 == cache_state ? 64'h0 : _GEN_965; // @[cache_single_port.scala 205:28]
+  wire [63:0] _GEN_1122 = 5'h11 == cache_state ? 64'h0 : _GEN_1043; // @[cache_single_port.scala 205:28]
+  wire [63:0] _GEN_1212 = 5'hf == cache_state ? 64'h0 : _GEN_1122; // @[cache_single_port.scala 205:28]
+  wire [63:0] _GEN_1295 = 5'h10 == cache_state ? 64'h0 : _GEN_1212; // @[cache_single_port.scala 205:28]
+  wire [63:0] _GEN_1379 = 5'he == cache_state ? 64'h0 : _GEN_1295; // @[cache_single_port.scala 205:28]
+  wire [63:0] _GEN_1463 = 5'hd == cache_state ? 64'h0 : _GEN_1379; // @[cache_single_port.scala 205:28]
+  wire [63:0] result = 5'h0 == cache_state ? 64'h0 : _GEN_1463; // @[cache_single_port.scala 205:28]
+  wire [63:0] _GEN_326 = ~cpu_request_addr_reg[3] ? result : data_mem_3_io_data_read_data[63:0]; // @[cache_single_port.scala 464:{131,131} 463:68]
+  wire [63:0] _GEN_294 = ~cpu_request_addr_reg[3] ? result : data_mem_2_io_data_read_data[63:0]; // @[cache_single_port.scala 464:{131,131} 463:68]
+  wire [63:0] _GEN_262 = ~cpu_request_addr_reg[3] ? result : data_mem_1_io_data_read_data[63:0]; // @[cache_single_port.scala 464:{131,131} 463:68]
+  wire [63:0] _GEN_230 = ~cpu_request_addr_reg[3] ? result : data_mem_0_io_data_read_data[63:0]; // @[cache_single_port.scala 464:{131,131} 463:68]
+  wire [63:0] _GEN_243 = is_match_0 ? _GEN_230 : 64'h0; // @[cache_single_port.scala 143:33 454:66]
+  wire [63:0] _GEN_275 = is_match_1 ? _GEN_262 : _GEN_243; // @[cache_single_port.scala 454:66]
+  wire [63:0] _GEN_307 = is_match_2 ? _GEN_294 : _GEN_275; // @[cache_single_port.scala 454:66]
+  wire [63:0] _GEN_339 = is_match_3 ? _GEN_326 : _GEN_307; // @[cache_single_port.scala 454:66]
+  wire [63:0] _GEN_353 = cpu_request_rw ? _GEN_339 : 64'h0; // @[cache_single_port.scala 143:33 444:53]
+  wire [63:0] _GEN_462 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_353 : 64'h0; // @[cache_single_port.scala 143:33 407:51]
+  wire  _T_150 = 2'h3 == replace; // @[cache_single_port.scala 534:50]
+  wire [63:0] _GEN_501 = ~index ? io_mem_io_r_bits_data : data_mem_3_io_data_read_data[63:0]; // @[cache_single_port.scala 535:60 536:{67,67}]
+  wire  _T_147 = 2'h2 == replace; // @[cache_single_port.scala 534:50]
+  wire [63:0] _GEN_495 = ~index ? io_mem_io_r_bits_data : data_mem_2_io_data_read_data[63:0]; // @[cache_single_port.scala 535:60 536:{67,67}]
+  wire  _T_144 = 2'h1 == replace; // @[cache_single_port.scala 534:50]
+  wire [63:0] _GEN_489 = ~index ? io_mem_io_r_bits_data : data_mem_1_io_data_read_data[63:0]; // @[cache_single_port.scala 535:60 536:{67,67}]
+  wire  _T_141 = 2'h0 == replace; // @[cache_single_port.scala 534:50]
+  wire [63:0] _GEN_483 = ~index ? io_mem_io_r_bits_data : data_mem_0_io_data_read_data[63:0]; // @[cache_single_port.scala 535:60 536:{67,67}]
+  wire [63:0] _GEN_485 = 2'h0 == replace ? _GEN_483 : 64'h0; // @[cache_single_port.scala 143:33 534:62]
+  wire [63:0] _GEN_491 = 2'h1 == replace ? _GEN_489 : _GEN_485; // @[cache_single_port.scala 534:62]
+  wire [63:0] _GEN_497 = 2'h2 == replace ? _GEN_495 : _GEN_491; // @[cache_single_port.scala 534:62]
+  wire [63:0] _GEN_503 = 2'h3 == replace ? _GEN_501 : _GEN_497; // @[cache_single_port.scala 534:62]
+  wire [63:0] _GEN_507 = io_mem_io_r_valid ? _GEN_503 : 64'h0; // @[cache_single_port.scala 143:33 532:48]
+  wire [63:0] _GEN_520 = _T_141 ? data_mem_0_io_data_read_data[63:0] : 64'h0; // @[cache_single_port.scala 143:33 567:54 568:52]
+  wire [63:0] _GEN_523 = _T_144 ? data_mem_1_io_data_read_data[63:0] : _GEN_520; // @[cache_single_port.scala 567:54 568:52]
+  wire [63:0] _GEN_526 = _T_147 ? data_mem_2_io_data_read_data[63:0] : _GEN_523; // @[cache_single_port.scala 567:54 568:52]
+  wire [63:0] _GEN_529 = _T_150 ? data_mem_3_io_data_read_data[63:0] : _GEN_526; // @[cache_single_port.scala 567:54 568:52]
+  wire [63:0] _GEN_540 = 5'h7 == cache_state ? _GEN_529 : 64'h0; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_552 = 5'ha == cache_state ? 64'h0 : _GEN_540; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_559 = 5'h8 == cache_state ? _GEN_507 : _GEN_552; // @[cache_single_port.scala 205:28]
+  wire [63:0] _GEN_583 = 5'h9 == cache_state ? 64'h0 : _GEN_559; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_608 = 5'hc == cache_state ? 64'h0 : _GEN_583; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_666 = 5'h6 == cache_state ? _GEN_462 : _GEN_608; // @[cache_single_port.scala 205:28]
+  wire [63:0] _GEN_739 = 5'h5 == cache_state ? 64'h0 : _GEN_666; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_815 = 5'h4 == cache_state ? 64'h0 : _GEN_739; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_889 = 5'h3 == cache_state ? 64'h0 : _GEN_815; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_966 = 5'h2 == cache_state ? 64'h0 : _GEN_889; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_1044 = 5'h1 == cache_state ? 64'h0 : _GEN_966; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_1123 = 5'h11 == cache_state ? 64'h0 : _GEN_1044; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_1157 = 5'hf == cache_state ? _GEN_147 : _GEN_1123; // @[cache_single_port.scala 205:28]
+  wire [63:0] _GEN_1243 = 5'h10 == cache_state ? 64'h0 : _GEN_1157; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_1356 = 5'he == cache_state ? 64'h0 : _GEN_1243; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_1441 = 5'hd == cache_state ? 64'h0 : _GEN_1356; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] cache_data_0 = 5'h0 == cache_state ? 64'h0 : _GEN_1441; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_139 = _T_15 ? data_mem_0_io_data_read_data[127:64] : 64'h0; // @[cache_single_port.scala 143:33 315:60 316:52]
+  wire [63:0] _GEN_142 = _T_19 ? data_mem_1_io_data_read_data[127:64] : _GEN_139; // @[cache_single_port.scala 315:60 316:52]
+  wire [63:0] _GEN_145 = _T_23 ? data_mem_2_io_data_read_data[127:64] : _GEN_142; // @[cache_single_port.scala 315:60 316:52]
+  wire [63:0] _GEN_148 = _T_27 ? data_mem_3_io_data_read_data[127:64] : _GEN_145; // @[cache_single_port.scala 315:60 316:52]
+  wire [63:0] _GEN_327 = cpu_request_addr_reg[3] ? result : data_mem_3_io_data_read_data[127:64]; // @[cache_single_port.scala 464:{131,131} 463:68]
+  wire [63:0] _GEN_295 = cpu_request_addr_reg[3] ? result : data_mem_2_io_data_read_data[127:64]; // @[cache_single_port.scala 464:{131,131} 463:68]
+  wire [63:0] _GEN_263 = cpu_request_addr_reg[3] ? result : data_mem_1_io_data_read_data[127:64]; // @[cache_single_port.scala 464:{131,131} 463:68]
+  wire [63:0] _GEN_231 = cpu_request_addr_reg[3] ? result : data_mem_0_io_data_read_data[127:64]; // @[cache_single_port.scala 464:{131,131} 463:68]
+  wire [63:0] _GEN_244 = is_match_0 ? _GEN_231 : 64'h0; // @[cache_single_port.scala 143:33 454:66]
+  wire [63:0] _GEN_276 = is_match_1 ? _GEN_263 : _GEN_244; // @[cache_single_port.scala 454:66]
+  wire [63:0] _GEN_308 = is_match_2 ? _GEN_295 : _GEN_276; // @[cache_single_port.scala 454:66]
+  wire [63:0] _GEN_340 = is_match_3 ? _GEN_327 : _GEN_308; // @[cache_single_port.scala 454:66]
+  wire [63:0] _GEN_354 = cpu_request_rw ? _GEN_340 : 64'h0; // @[cache_single_port.scala 143:33 444:53]
+  wire [63:0] _GEN_463 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_354 : 64'h0; // @[cache_single_port.scala 143:33 407:51]
+  wire [63:0] _GEN_502 = index ? io_mem_io_r_bits_data : data_mem_3_io_data_read_data[127:64]; // @[cache_single_port.scala 535:60 536:{67,67}]
+  wire [63:0] _GEN_496 = index ? io_mem_io_r_bits_data : data_mem_2_io_data_read_data[127:64]; // @[cache_single_port.scala 535:60 536:{67,67}]
+  wire [63:0] _GEN_490 = index ? io_mem_io_r_bits_data : data_mem_1_io_data_read_data[127:64]; // @[cache_single_port.scala 535:60 536:{67,67}]
+  wire [63:0] _GEN_484 = index ? io_mem_io_r_bits_data : data_mem_0_io_data_read_data[127:64]; // @[cache_single_port.scala 535:60 536:{67,67}]
+  wire [63:0] _GEN_486 = 2'h0 == replace ? _GEN_484 : 64'h0; // @[cache_single_port.scala 143:33 534:62]
+  wire [63:0] _GEN_492 = 2'h1 == replace ? _GEN_490 : _GEN_486; // @[cache_single_port.scala 534:62]
+  wire [63:0] _GEN_498 = 2'h2 == replace ? _GEN_496 : _GEN_492; // @[cache_single_port.scala 534:62]
+  wire [63:0] _GEN_504 = 2'h3 == replace ? _GEN_502 : _GEN_498; // @[cache_single_port.scala 534:62]
+  wire [63:0] _GEN_508 = io_mem_io_r_valid ? _GEN_504 : 64'h0; // @[cache_single_port.scala 143:33 532:48]
+  wire [63:0] _GEN_521 = _T_141 ? data_mem_0_io_data_read_data[127:64] : 64'h0; // @[cache_single_port.scala 143:33 567:54 568:52]
+  wire [63:0] _GEN_524 = _T_144 ? data_mem_1_io_data_read_data[127:64] : _GEN_521; // @[cache_single_port.scala 567:54 568:52]
+  wire [63:0] _GEN_527 = _T_147 ? data_mem_2_io_data_read_data[127:64] : _GEN_524; // @[cache_single_port.scala 567:54 568:52]
+  wire [63:0] _GEN_530 = _T_150 ? data_mem_3_io_data_read_data[127:64] : _GEN_527; // @[cache_single_port.scala 567:54 568:52]
+  wire [63:0] _GEN_541 = 5'h7 == cache_state ? _GEN_530 : 64'h0; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_553 = 5'ha == cache_state ? 64'h0 : _GEN_541; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_560 = 5'h8 == cache_state ? _GEN_508 : _GEN_553; // @[cache_single_port.scala 205:28]
+  wire [63:0] _GEN_584 = 5'h9 == cache_state ? 64'h0 : _GEN_560; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_609 = 5'hc == cache_state ? 64'h0 : _GEN_584; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_667 = 5'h6 == cache_state ? _GEN_463 : _GEN_609; // @[cache_single_port.scala 205:28]
+  wire [63:0] _GEN_740 = 5'h5 == cache_state ? 64'h0 : _GEN_667; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_816 = 5'h4 == cache_state ? 64'h0 : _GEN_740; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_890 = 5'h3 == cache_state ? 64'h0 : _GEN_816; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_967 = 5'h2 == cache_state ? 64'h0 : _GEN_890; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_1045 = 5'h1 == cache_state ? 64'h0 : _GEN_967; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_1124 = 5'h11 == cache_state ? 64'h0 : _GEN_1045; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_1158 = 5'hf == cache_state ? _GEN_148 : _GEN_1124; // @[cache_single_port.scala 205:28]
+  wire [63:0] _GEN_1244 = 5'h10 == cache_state ? 64'h0 : _GEN_1158; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_1357 = 5'he == cache_state ? 64'h0 : _GEN_1244; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_1442 = 5'hd == cache_state ? 64'h0 : _GEN_1357; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] cache_data_1 = 5'h0 == cache_state ? 64'h0 : _GEN_1442; // @[cache_single_port.scala 205:28 143:33]
+  wire [63:0] _GEN_137 = index ? cache_data_1 : cache_data_0; // @[cache_single_port.scala 317:{63,63}]
+  wire [63:0] _GEN_140 = _T_15 ? _GEN_137 : 64'h0; // @[cache_single_port.scala 174:31 315:60 317:63]
+  wire [63:0] _GEN_143 = _T_19 ? _GEN_137 : _GEN_140; // @[cache_single_port.scala 315:60 317:63]
+  wire [63:0] _GEN_146 = _T_23 ? _GEN_137 : _GEN_143; // @[cache_single_port.scala 315:60 317:63]
+  wire [63:0] _GEN_149 = _T_27 ? _GEN_137 : _GEN_146; // @[cache_single_port.scala 315:60 317:63]
+  wire [4:0] _GEN_150 = last ? 5'h11 : 5'hf; // @[cache_single_port.scala 321:35 310:36 322:44]
+  wire  _GEN_151 = last ? 1'h0 : _GEN_0; // @[cache_single_port.scala 321:35 323:39]
+  wire [3:0] _GEN_154 = index_in_line != 2'h3 ? 4'he : 4'hd; // @[cache_single_port.scala 330:70 331:52 334:52]
+  wire [1:0] _GEN_156 = index_in_line != 2'h3 ? _GEN_4 : 2'h0; // @[cache_single_port.scala 330:70 335:55]
+  wire  _GEN_157 = index_in_line != 2'h3 ? flush_over : _GEN_14; // @[cache_single_port.scala 191:33 330:70]
+  wire [4:0] _GEN_159 = io_mem_io_b_valid ? {{1'd0}, _GEN_154} : 5'h11; // @[cache_single_port.scala 328:36 329:48]
+  wire [1:0] _GEN_161 = io_mem_io_b_valid ? _GEN_156 : _GEN_4; // @[cache_single_port.scala 329:48]
+  wire  _GEN_162 = io_mem_io_b_valid ? _GEN_157 : flush_over; // @[cache_single_port.scala 191:33 329:48]
+  wire [1:0] _GEN_164 = io_mem_io_ar_ready ? 2'h3 : 2'h1; // @[cache_single_port.scala 349:36 350:49 351:44]
+  wire [2:0] _GEN_165 = io_mem_io_aw_ready ? 3'h4 : 3'h2; // @[cache_single_port.scala 361:36 362:49 363:44]
+  wire [1:0] _GEN_166 = io_mem_io_r_valid ? 2'h0 : 2'h3; // @[cache_single_port.scala 372:48 373:44 376:44]
+  wire [2:0] _GEN_168 = io_mem_io_w_ready ? 3'h5 : 3'h4; // @[cache_single_port.scala 384:48 385:44 387:44]
+  wire [2:0] _GEN_170 = io_mem_io_b_valid ? 3'h0 : 3'h5; // @[cache_single_port.scala 392:48 394:44 396:44]
+  wire  _T_92 = ~cpu_request_rw; // @[cache_single_port.scala 408:38]
   wire [63:0] _GEN_172 = cpu_request_addr_reg[3] ? data_mem_2_io_data_read_data[127:64] : data_mem_2_io_data_read_data[
     63:0]; // @[Mux.scala 101:{16,16}]
   wire [63:0] _GEN_174 = cpu_request_addr_reg[3] ? data_mem_3_io_data_read_data[127:64] : data_mem_3_io_data_read_data[
@@ -9090,883 +9090,883 @@ module ysyx_22041812_Cache_1(
   wire [63:0] _GEN_178 = cpu_request_addr_reg[3] ? data_mem_0_io_data_read_data[127:64] : data_mem_0_io_data_read_data[
     63:0]; // @[Mux.scala 101:{16,16}]
   wire [63:0] _io_cpu_response_data_T_14 = is_match_0 ? _GEN_178 : _io_cpu_response_data_T_13; // @[Mux.scala 101:16]
-  wire [63:0] _GEN_180 = ~cpu_request_rw ? _io_cpu_response_data_T_14 : 64'h0; // @[cache_single_port.scala 151:30 403:54 412:62]
-  wire  _GEN_182 = cpu_request_rw | tag_mem_0_io_tag_read_dirty; // @[cache_single_port.scala 429:69 423:71 430:87]
-  wire [7:0] _tag_mem_0_io_tag_write_visit_T = ~tag_mem_0_io_tag_read_visit; // @[cache_single_port.scala 434:87]
-  wire [7:0] _tag_mem_0_io_tag_write_visit_T_3 = tag_mem_0_io_tag_read_visit + 8'h1; // @[cache_single_port.scala 434:186]
+  wire [63:0] _GEN_180 = ~cpu_request_rw ? _io_cpu_response_data_T_14 : 64'h0; // @[cache_single_port.scala 156:30 408:54 417:62]
+  wire  _GEN_182 = cpu_request_rw | tag_mem_0_io_tag_read_dirty; // @[cache_single_port.scala 434:69 428:71 435:87]
+  wire [7:0] _tag_mem_0_io_tag_write_visit_T = ~tag_mem_0_io_tag_read_visit; // @[cache_single_port.scala 439:87]
+  wire [7:0] _tag_mem_0_io_tag_write_visit_T_3 = tag_mem_0_io_tag_read_visit + 8'h1; // @[cache_single_port.scala 439:186]
   wire [7:0] _tag_mem_0_io_tag_write_visit_T_4 = _tag_mem_0_io_tag_write_visit_T == 8'h0 ? tag_mem_0_io_tag_read_visit
-     : _tag_mem_0_io_tag_write_visit_T_3; // @[cache_single_port.scala 434:85]
-  wire [7:0] _GEN_184 = tag_mem_0_io_tag_read_valid ? _tag_mem_0_io_tag_write_visit_T_4 : tag_mem_0_io_tag_read_visit; // @[cache_single_port.scala 145:41 432:81 434:79]
-  wire  _GEN_186 = is_match_0 | _GEN_96; // @[cache_single_port.scala 425:58 426:76]
-  wire [7:0] _GEN_187 = is_match_0 ? 8'h0 : _GEN_184; // @[cache_single_port.scala 425:58 427:79]
-  wire  _GEN_189 = is_match_0 ? _GEN_182 : tag_mem_0_io_tag_read_dirty; // @[cache_single_port.scala 425:58 423:71]
-  wire  _GEN_190 = cpu_request_rw | tag_mem_1_io_tag_read_dirty; // @[cache_single_port.scala 429:69 423:71 430:87]
-  wire [7:0] _tag_mem_1_io_tag_write_visit_T = ~tag_mem_1_io_tag_read_visit; // @[cache_single_port.scala 434:87]
-  wire [7:0] _tag_mem_1_io_tag_write_visit_T_3 = tag_mem_1_io_tag_read_visit + 8'h1; // @[cache_single_port.scala 434:186]
+     : _tag_mem_0_io_tag_write_visit_T_3; // @[cache_single_port.scala 439:85]
+  wire [7:0] _GEN_184 = tag_mem_0_io_tag_read_valid ? _tag_mem_0_io_tag_write_visit_T_4 : tag_mem_0_io_tag_read_visit; // @[cache_single_port.scala 150:41 437:81 439:79]
+  wire  _GEN_186 = is_match_0 | _GEN_96; // @[cache_single_port.scala 430:58 431:76]
+  wire [7:0] _GEN_187 = is_match_0 ? 8'h0 : _GEN_184; // @[cache_single_port.scala 430:58 432:79]
+  wire  _GEN_189 = is_match_0 ? _GEN_182 : tag_mem_0_io_tag_read_dirty; // @[cache_single_port.scala 430:58 428:71]
+  wire  _GEN_190 = cpu_request_rw | tag_mem_1_io_tag_read_dirty; // @[cache_single_port.scala 434:69 428:71 435:87]
+  wire [7:0] _tag_mem_1_io_tag_write_visit_T = ~tag_mem_1_io_tag_read_visit; // @[cache_single_port.scala 439:87]
+  wire [7:0] _tag_mem_1_io_tag_write_visit_T_3 = tag_mem_1_io_tag_read_visit + 8'h1; // @[cache_single_port.scala 439:186]
   wire [7:0] _tag_mem_1_io_tag_write_visit_T_4 = _tag_mem_1_io_tag_write_visit_T == 8'h0 ? tag_mem_1_io_tag_read_visit
-     : _tag_mem_1_io_tag_write_visit_T_3; // @[cache_single_port.scala 434:85]
-  wire [7:0] _GEN_192 = tag_mem_1_io_tag_read_valid ? _tag_mem_1_io_tag_write_visit_T_4 : tag_mem_1_io_tag_read_visit; // @[cache_single_port.scala 145:41 432:81 434:79]
-  wire  _GEN_194 = is_match_1 | _GEN_97; // @[cache_single_port.scala 425:58 426:76]
-  wire [7:0] _GEN_195 = is_match_1 ? 8'h0 : _GEN_192; // @[cache_single_port.scala 425:58 427:79]
-  wire  _GEN_197 = is_match_1 ? _GEN_190 : tag_mem_1_io_tag_read_dirty; // @[cache_single_port.scala 425:58 423:71]
-  wire  _GEN_198 = cpu_request_rw | tag_mem_2_io_tag_read_dirty; // @[cache_single_port.scala 429:69 423:71 430:87]
-  wire [7:0] _tag_mem_2_io_tag_write_visit_T = ~tag_mem_2_io_tag_read_visit; // @[cache_single_port.scala 434:87]
-  wire [7:0] _tag_mem_2_io_tag_write_visit_T_3 = tag_mem_2_io_tag_read_visit + 8'h1; // @[cache_single_port.scala 434:186]
+     : _tag_mem_1_io_tag_write_visit_T_3; // @[cache_single_port.scala 439:85]
+  wire [7:0] _GEN_192 = tag_mem_1_io_tag_read_valid ? _tag_mem_1_io_tag_write_visit_T_4 : tag_mem_1_io_tag_read_visit; // @[cache_single_port.scala 150:41 437:81 439:79]
+  wire  _GEN_194 = is_match_1 | _GEN_97; // @[cache_single_port.scala 430:58 431:76]
+  wire [7:0] _GEN_195 = is_match_1 ? 8'h0 : _GEN_192; // @[cache_single_port.scala 430:58 432:79]
+  wire  _GEN_197 = is_match_1 ? _GEN_190 : tag_mem_1_io_tag_read_dirty; // @[cache_single_port.scala 430:58 428:71]
+  wire  _GEN_198 = cpu_request_rw | tag_mem_2_io_tag_read_dirty; // @[cache_single_port.scala 434:69 428:71 435:87]
+  wire [7:0] _tag_mem_2_io_tag_write_visit_T = ~tag_mem_2_io_tag_read_visit; // @[cache_single_port.scala 439:87]
+  wire [7:0] _tag_mem_2_io_tag_write_visit_T_3 = tag_mem_2_io_tag_read_visit + 8'h1; // @[cache_single_port.scala 439:186]
   wire [7:0] _tag_mem_2_io_tag_write_visit_T_4 = _tag_mem_2_io_tag_write_visit_T == 8'h0 ? tag_mem_2_io_tag_read_visit
-     : _tag_mem_2_io_tag_write_visit_T_3; // @[cache_single_port.scala 434:85]
-  wire [7:0] _GEN_200 = tag_mem_2_io_tag_read_valid ? _tag_mem_2_io_tag_write_visit_T_4 : tag_mem_2_io_tag_read_visit; // @[cache_single_port.scala 145:41 432:81 434:79]
-  wire  _GEN_202 = is_match_2 | _GEN_98; // @[cache_single_port.scala 425:58 426:76]
-  wire [7:0] _GEN_203 = is_match_2 ? 8'h0 : _GEN_200; // @[cache_single_port.scala 425:58 427:79]
-  wire  _GEN_205 = is_match_2 ? _GEN_198 : tag_mem_2_io_tag_read_dirty; // @[cache_single_port.scala 425:58 423:71]
-  wire  _GEN_206 = cpu_request_rw | tag_mem_3_io_tag_read_dirty; // @[cache_single_port.scala 429:69 423:71 430:87]
-  wire [7:0] _tag_mem_3_io_tag_write_visit_T = ~tag_mem_3_io_tag_read_visit; // @[cache_single_port.scala 434:87]
-  wire [7:0] _tag_mem_3_io_tag_write_visit_T_3 = tag_mem_3_io_tag_read_visit + 8'h1; // @[cache_single_port.scala 434:186]
+     : _tag_mem_2_io_tag_write_visit_T_3; // @[cache_single_port.scala 439:85]
+  wire [7:0] _GEN_200 = tag_mem_2_io_tag_read_valid ? _tag_mem_2_io_tag_write_visit_T_4 : tag_mem_2_io_tag_read_visit; // @[cache_single_port.scala 150:41 437:81 439:79]
+  wire  _GEN_202 = is_match_2 | _GEN_98; // @[cache_single_port.scala 430:58 431:76]
+  wire [7:0] _GEN_203 = is_match_2 ? 8'h0 : _GEN_200; // @[cache_single_port.scala 430:58 432:79]
+  wire  _GEN_205 = is_match_2 ? _GEN_198 : tag_mem_2_io_tag_read_dirty; // @[cache_single_port.scala 430:58 428:71]
+  wire  _GEN_206 = cpu_request_rw | tag_mem_3_io_tag_read_dirty; // @[cache_single_port.scala 434:69 428:71 435:87]
+  wire [7:0] _tag_mem_3_io_tag_write_visit_T = ~tag_mem_3_io_tag_read_visit; // @[cache_single_port.scala 439:87]
+  wire [7:0] _tag_mem_3_io_tag_write_visit_T_3 = tag_mem_3_io_tag_read_visit + 8'h1; // @[cache_single_port.scala 439:186]
   wire [7:0] _tag_mem_3_io_tag_write_visit_T_4 = _tag_mem_3_io_tag_write_visit_T == 8'h0 ? tag_mem_3_io_tag_read_visit
-     : _tag_mem_3_io_tag_write_visit_T_3; // @[cache_single_port.scala 434:85]
-  wire [7:0] _GEN_208 = tag_mem_3_io_tag_read_valid ? _tag_mem_3_io_tag_write_visit_T_4 : tag_mem_3_io_tag_read_visit; // @[cache_single_port.scala 145:41 432:81 434:79]
-  wire  _GEN_210 = is_match_3 | _GEN_99; // @[cache_single_port.scala 425:58 426:76]
-  wire [7:0] _GEN_211 = is_match_3 ? 8'h0 : _GEN_208; // @[cache_single_port.scala 425:58 427:79]
-  wire  _GEN_213 = is_match_3 ? _GEN_206 : tag_mem_3_io_tag_read_dirty; // @[cache_single_port.scala 425:58 423:71]
-  wire [127:0] _data_mem_0_io_data_write_data_T = {cache_data_1,cache_data_0}; // @[cache_single_port.scala 460:102]
-  wire [127:0] _GEN_245 = is_match_0 ? _data_mem_0_io_data_write_data_T : data_mem_0_io_data_read_data; // @[cache_single_port.scala 146:43 449:66 460:88]
-  wire [127:0] _GEN_277 = is_match_1 ? _data_mem_0_io_data_write_data_T : data_mem_1_io_data_read_data; // @[cache_single_port.scala 146:43 449:66 460:88]
-  wire [127:0] _GEN_309 = is_match_2 ? _data_mem_0_io_data_write_data_T : data_mem_2_io_data_read_data; // @[cache_single_port.scala 146:43 449:66 460:88]
-  wire [127:0] _GEN_341 = is_match_3 ? _data_mem_0_io_data_write_data_T : data_mem_3_io_data_read_data; // @[cache_single_port.scala 146:43 449:66 460:88]
-  wire  _GEN_342 = cpu_request_rw & is_match_0; // @[cache_single_port.scala 144:45 439:53]
-  wire [127:0] _GEN_355 = cpu_request_rw ? _GEN_245 : data_mem_0_io_data_read_data; // @[cache_single_port.scala 146:43 439:53]
-  wire  _GEN_356 = cpu_request_rw & is_match_1; // @[cache_single_port.scala 144:45 439:53]
-  wire [127:0] _GEN_357 = cpu_request_rw ? _GEN_277 : data_mem_1_io_data_read_data; // @[cache_single_port.scala 146:43 439:53]
-  wire  _GEN_358 = cpu_request_rw & is_match_2; // @[cache_single_port.scala 144:45 439:53]
-  wire [127:0] _GEN_359 = cpu_request_rw ? _GEN_309 : data_mem_2_io_data_read_data; // @[cache_single_port.scala 146:43 439:53]
-  wire  _GEN_360 = cpu_request_rw & is_match_3; // @[cache_single_port.scala 144:45 439:53]
-  wire [127:0] _GEN_361 = cpu_request_rw ? _GEN_341 : data_mem_3_io_data_read_data; // @[cache_single_port.scala 146:43 439:53]
-  wire [3:0] _GEN_362 = cpu_request_rw ? 4'hc : 4'h0; // @[cache_single_port.scala 439:53 464:52]
+     : _tag_mem_3_io_tag_write_visit_T_3; // @[cache_single_port.scala 439:85]
+  wire [7:0] _GEN_208 = tag_mem_3_io_tag_read_valid ? _tag_mem_3_io_tag_write_visit_T_4 : tag_mem_3_io_tag_read_visit; // @[cache_single_port.scala 150:41 437:81 439:79]
+  wire  _GEN_210 = is_match_3 | _GEN_99; // @[cache_single_port.scala 430:58 431:76]
+  wire [7:0] _GEN_211 = is_match_3 ? 8'h0 : _GEN_208; // @[cache_single_port.scala 430:58 432:79]
+  wire  _GEN_213 = is_match_3 ? _GEN_206 : tag_mem_3_io_tag_read_dirty; // @[cache_single_port.scala 430:58 428:71]
+  wire [127:0] _data_mem_0_io_data_write_data_T = {cache_data_1,cache_data_0}; // @[cache_single_port.scala 465:102]
+  wire [127:0] _GEN_245 = is_match_0 ? _data_mem_0_io_data_write_data_T : data_mem_0_io_data_read_data; // @[cache_single_port.scala 151:43 454:66 465:88]
+  wire [127:0] _GEN_277 = is_match_1 ? _data_mem_0_io_data_write_data_T : data_mem_1_io_data_read_data; // @[cache_single_port.scala 151:43 454:66 465:88]
+  wire [127:0] _GEN_309 = is_match_2 ? _data_mem_0_io_data_write_data_T : data_mem_2_io_data_read_data; // @[cache_single_port.scala 151:43 454:66 465:88]
+  wire [127:0] _GEN_341 = is_match_3 ? _data_mem_0_io_data_write_data_T : data_mem_3_io_data_read_data; // @[cache_single_port.scala 151:43 454:66 465:88]
+  wire  _GEN_342 = cpu_request_rw & is_match_0; // @[cache_single_port.scala 149:45 444:53]
+  wire [127:0] _GEN_355 = cpu_request_rw ? _GEN_245 : data_mem_0_io_data_read_data; // @[cache_single_port.scala 151:43 444:53]
+  wire  _GEN_356 = cpu_request_rw & is_match_1; // @[cache_single_port.scala 149:45 444:53]
+  wire [127:0] _GEN_357 = cpu_request_rw ? _GEN_277 : data_mem_1_io_data_read_data; // @[cache_single_port.scala 151:43 444:53]
+  wire  _GEN_358 = cpu_request_rw & is_match_2; // @[cache_single_port.scala 149:45 444:53]
+  wire [127:0] _GEN_359 = cpu_request_rw ? _GEN_309 : data_mem_2_io_data_read_data; // @[cache_single_port.scala 151:43 444:53]
+  wire  _GEN_360 = cpu_request_rw & is_match_3; // @[cache_single_port.scala 149:45 444:53]
+  wire [127:0] _GEN_361 = cpu_request_rw ? _GEN_341 : data_mem_3_io_data_read_data; // @[cache_single_port.scala 151:43 444:53]
+  wire [3:0] _GEN_362 = cpu_request_rw ? 4'hc : 4'h0; // @[cache_single_port.scala 444:53 469:52]
   wire [7:0] _GEN_364 = tag_mem_0_io_tag_read_valid & tag_mem_1_io_tag_read_valid & tag_mem_2_io_tag_read_valid &
-    tag_mem_3_io_tag_read_valid ? tag_mem_1_io_tag_read_visit : 8'h0; // @[cache_single_port.scala 178:28 467:92 468:47]
-  wire [7:0] _GEN_472 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 8'h0 : _GEN_364; // @[cache_single_port.scala 178:28 402:51]
-  wire [7:0] _GEN_676 = 5'h6 == cache_state ? _GEN_472 : 8'h0; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_749 = 5'h5 == cache_state ? 8'h0 : _GEN_676; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_825 = 5'h4 == cache_state ? 8'h0 : _GEN_749; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_899 = 5'h3 == cache_state ? 8'h0 : _GEN_825; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_976 = 5'h2 == cache_state ? 8'h0 : _GEN_899; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1054 = 5'h1 == cache_state ? 8'h0 : _GEN_976; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1133 = 5'h11 == cache_state ? 8'h0 : _GEN_1054; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1218 = 5'hf == cache_state ? 8'h0 : _GEN_1133; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1301 = 5'h10 == cache_state ? 8'h0 : _GEN_1218; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1385 = 5'he == cache_state ? 8'h0 : _GEN_1301; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1469 = 5'hd == cache_state ? 8'h0 : _GEN_1385; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] visit_1 = 5'h0 == cache_state ? 8'h0 : _GEN_1469; // @[cache_single_port.scala 178:28 200:28]
+    tag_mem_3_io_tag_read_valid ? tag_mem_1_io_tag_read_visit : 8'h0; // @[cache_single_port.scala 183:28 472:92 473:47]
+  wire [7:0] _GEN_472 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 8'h0 : _GEN_364; // @[cache_single_port.scala 183:28 407:51]
+  wire [7:0] _GEN_676 = 5'h6 == cache_state ? _GEN_472 : 8'h0; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_749 = 5'h5 == cache_state ? 8'h0 : _GEN_676; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_825 = 5'h4 == cache_state ? 8'h0 : _GEN_749; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_899 = 5'h3 == cache_state ? 8'h0 : _GEN_825; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_976 = 5'h2 == cache_state ? 8'h0 : _GEN_899; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1054 = 5'h1 == cache_state ? 8'h0 : _GEN_976; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1133 = 5'h11 == cache_state ? 8'h0 : _GEN_1054; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1218 = 5'hf == cache_state ? 8'h0 : _GEN_1133; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1301 = 5'h10 == cache_state ? 8'h0 : _GEN_1218; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1385 = 5'he == cache_state ? 8'h0 : _GEN_1301; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1469 = 5'hd == cache_state ? 8'h0 : _GEN_1385; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] visit_1 = 5'h0 == cache_state ? 8'h0 : _GEN_1469; // @[cache_single_port.scala 183:28 205:28]
   wire [7:0] _GEN_363 = tag_mem_0_io_tag_read_valid & tag_mem_1_io_tag_read_valid & tag_mem_2_io_tag_read_valid &
-    tag_mem_3_io_tag_read_valid ? tag_mem_0_io_tag_read_visit : 8'h0; // @[cache_single_port.scala 178:28 467:92 468:47]
-  wire [7:0] _GEN_471 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 8'h0 : _GEN_363; // @[cache_single_port.scala 178:28 402:51]
-  wire [7:0] _GEN_675 = 5'h6 == cache_state ? _GEN_471 : 8'h0; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_748 = 5'h5 == cache_state ? 8'h0 : _GEN_675; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_824 = 5'h4 == cache_state ? 8'h0 : _GEN_748; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_898 = 5'h3 == cache_state ? 8'h0 : _GEN_824; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_975 = 5'h2 == cache_state ? 8'h0 : _GEN_898; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1053 = 5'h1 == cache_state ? 8'h0 : _GEN_975; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1132 = 5'h11 == cache_state ? 8'h0 : _GEN_1053; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1217 = 5'hf == cache_state ? 8'h0 : _GEN_1132; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1300 = 5'h10 == cache_state ? 8'h0 : _GEN_1217; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1384 = 5'he == cache_state ? 8'h0 : _GEN_1300; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1468 = 5'hd == cache_state ? 8'h0 : _GEN_1384; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] visit_0 = 5'h0 == cache_state ? 8'h0 : _GEN_1468; // @[cache_single_port.scala 178:28 200:28]
+    tag_mem_3_io_tag_read_valid ? tag_mem_0_io_tag_read_visit : 8'h0; // @[cache_single_port.scala 183:28 472:92 473:47]
+  wire [7:0] _GEN_471 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 8'h0 : _GEN_363; // @[cache_single_port.scala 183:28 407:51]
+  wire [7:0] _GEN_675 = 5'h6 == cache_state ? _GEN_471 : 8'h0; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_748 = 5'h5 == cache_state ? 8'h0 : _GEN_675; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_824 = 5'h4 == cache_state ? 8'h0 : _GEN_748; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_898 = 5'h3 == cache_state ? 8'h0 : _GEN_824; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_975 = 5'h2 == cache_state ? 8'h0 : _GEN_898; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1053 = 5'h1 == cache_state ? 8'h0 : _GEN_975; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1132 = 5'h11 == cache_state ? 8'h0 : _GEN_1053; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1217 = 5'hf == cache_state ? 8'h0 : _GEN_1132; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1300 = 5'h10 == cache_state ? 8'h0 : _GEN_1217; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1384 = 5'he == cache_state ? 8'h0 : _GEN_1300; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1468 = 5'hd == cache_state ? 8'h0 : _GEN_1384; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] visit_0 = 5'h0 == cache_state ? 8'h0 : _GEN_1468; // @[cache_single_port.scala 183:28 205:28]
   wire [7:0] _GEN_366 = tag_mem_0_io_tag_read_valid & tag_mem_1_io_tag_read_valid & tag_mem_2_io_tag_read_valid &
-    tag_mem_3_io_tag_read_valid ? tag_mem_3_io_tag_read_visit : 8'h0; // @[cache_single_port.scala 178:28 467:92 468:47]
-  wire [7:0] _GEN_474 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 8'h0 : _GEN_366; // @[cache_single_port.scala 178:28 402:51]
-  wire [7:0] _GEN_678 = 5'h6 == cache_state ? _GEN_474 : 8'h0; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_751 = 5'h5 == cache_state ? 8'h0 : _GEN_678; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_827 = 5'h4 == cache_state ? 8'h0 : _GEN_751; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_901 = 5'h3 == cache_state ? 8'h0 : _GEN_827; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_978 = 5'h2 == cache_state ? 8'h0 : _GEN_901; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1056 = 5'h1 == cache_state ? 8'h0 : _GEN_978; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1135 = 5'h11 == cache_state ? 8'h0 : _GEN_1056; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1220 = 5'hf == cache_state ? 8'h0 : _GEN_1135; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1303 = 5'h10 == cache_state ? 8'h0 : _GEN_1220; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1387 = 5'he == cache_state ? 8'h0 : _GEN_1303; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1471 = 5'hd == cache_state ? 8'h0 : _GEN_1387; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] visit_3 = 5'h0 == cache_state ? 8'h0 : _GEN_1471; // @[cache_single_port.scala 178:28 200:28]
+    tag_mem_3_io_tag_read_valid ? tag_mem_3_io_tag_read_visit : 8'h0; // @[cache_single_port.scala 183:28 472:92 473:47]
+  wire [7:0] _GEN_474 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 8'h0 : _GEN_366; // @[cache_single_port.scala 183:28 407:51]
+  wire [7:0] _GEN_678 = 5'h6 == cache_state ? _GEN_474 : 8'h0; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_751 = 5'h5 == cache_state ? 8'h0 : _GEN_678; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_827 = 5'h4 == cache_state ? 8'h0 : _GEN_751; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_901 = 5'h3 == cache_state ? 8'h0 : _GEN_827; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_978 = 5'h2 == cache_state ? 8'h0 : _GEN_901; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1056 = 5'h1 == cache_state ? 8'h0 : _GEN_978; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1135 = 5'h11 == cache_state ? 8'h0 : _GEN_1056; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1220 = 5'hf == cache_state ? 8'h0 : _GEN_1135; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1303 = 5'h10 == cache_state ? 8'h0 : _GEN_1220; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1387 = 5'he == cache_state ? 8'h0 : _GEN_1303; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1471 = 5'hd == cache_state ? 8'h0 : _GEN_1387; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] visit_3 = 5'h0 == cache_state ? 8'h0 : _GEN_1471; // @[cache_single_port.scala 183:28 205:28]
   wire [7:0] _GEN_365 = tag_mem_0_io_tag_read_valid & tag_mem_1_io_tag_read_valid & tag_mem_2_io_tag_read_valid &
-    tag_mem_3_io_tag_read_valid ? tag_mem_2_io_tag_read_visit : 8'h0; // @[cache_single_port.scala 178:28 467:92 468:47]
-  wire [7:0] _GEN_473 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 8'h0 : _GEN_365; // @[cache_single_port.scala 178:28 402:51]
-  wire [7:0] _GEN_677 = 5'h6 == cache_state ? _GEN_473 : 8'h0; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_750 = 5'h5 == cache_state ? 8'h0 : _GEN_677; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_826 = 5'h4 == cache_state ? 8'h0 : _GEN_750; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_900 = 5'h3 == cache_state ? 8'h0 : _GEN_826; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_977 = 5'h2 == cache_state ? 8'h0 : _GEN_900; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1055 = 5'h1 == cache_state ? 8'h0 : _GEN_977; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1134 = 5'h11 == cache_state ? 8'h0 : _GEN_1055; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1219 = 5'hf == cache_state ? 8'h0 : _GEN_1134; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1302 = 5'h10 == cache_state ? 8'h0 : _GEN_1219; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1386 = 5'he == cache_state ? 8'h0 : _GEN_1302; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] _GEN_1470 = 5'hd == cache_state ? 8'h0 : _GEN_1386; // @[cache_single_port.scala 178:28 200:28]
-  wire [7:0] visit_2 = 5'h0 == cache_state ? 8'h0 : _GEN_1470; // @[cache_single_port.scala 178:28 200:28]
+    tag_mem_3_io_tag_read_valid ? tag_mem_2_io_tag_read_visit : 8'h0; // @[cache_single_port.scala 183:28 472:92 473:47]
+  wire [7:0] _GEN_473 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 8'h0 : _GEN_365; // @[cache_single_port.scala 183:28 407:51]
+  wire [7:0] _GEN_677 = 5'h6 == cache_state ? _GEN_473 : 8'h0; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_750 = 5'h5 == cache_state ? 8'h0 : _GEN_677; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_826 = 5'h4 == cache_state ? 8'h0 : _GEN_750; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_900 = 5'h3 == cache_state ? 8'h0 : _GEN_826; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_977 = 5'h2 == cache_state ? 8'h0 : _GEN_900; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1055 = 5'h1 == cache_state ? 8'h0 : _GEN_977; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1134 = 5'h11 == cache_state ? 8'h0 : _GEN_1055; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1219 = 5'hf == cache_state ? 8'h0 : _GEN_1134; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1302 = 5'h10 == cache_state ? 8'h0 : _GEN_1219; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1386 = 5'he == cache_state ? 8'h0 : _GEN_1302; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] _GEN_1470 = 5'hd == cache_state ? 8'h0 : _GEN_1386; // @[cache_single_port.scala 183:28 205:28]
+  wire [7:0] visit_2 = 5'h0 == cache_state ? 8'h0 : _GEN_1470; // @[cache_single_port.scala 183:28 205:28]
   wire  _GEN_368 = tag_mem_0_io_tag_read_valid & tag_mem_1_io_tag_read_valid & tag_mem_2_io_tag_read_valid &
-    tag_mem_3_io_tag_read_valid & visit_3 > visit_2; // @[cache_single_port.scala 467:92 470:53]
-  wire  _GEN_476 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 1'h0 : _GEN_368; // @[cache_single_port.scala 402:51]
-  wire  _GEN_753 = 5'h5 == cache_state ? 1'h0 : 5'h6 == cache_state & _GEN_476; // @[cache_single_port.scala 200:28]
-  wire  _GEN_829 = 5'h4 == cache_state ? 1'h0 : _GEN_753; // @[cache_single_port.scala 200:28]
-  wire  _GEN_903 = 5'h3 == cache_state ? 1'h0 : _GEN_829; // @[cache_single_port.scala 200:28]
-  wire  _GEN_980 = 5'h2 == cache_state ? 1'h0 : _GEN_903; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1058 = 5'h1 == cache_state ? 1'h0 : _GEN_980; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1137 = 5'h11 == cache_state ? 1'h0 : _GEN_1058; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1222 = 5'hf == cache_state ? 1'h0 : _GEN_1137; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1305 = 5'h10 == cache_state ? 1'h0 : _GEN_1222; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1389 = 5'he == cache_state ? 1'h0 : _GEN_1305; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1473 = 5'hd == cache_state ? 1'h0 : _GEN_1389; // @[cache_single_port.scala 200:28]
-  wire  compare_2_3 = 5'h0 == cache_state ? 1'h0 : _GEN_1473; // @[cache_single_port.scala 200:28]
-  wire [7:0] _max_01_or_23_T = compare_2_3 ? visit_3 : visit_2; // @[cache_single_port.scala 471:60]
+    tag_mem_3_io_tag_read_valid & visit_3 > visit_2; // @[cache_single_port.scala 472:92 475:53]
+  wire  _GEN_476 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 1'h0 : _GEN_368; // @[cache_single_port.scala 407:51]
+  wire  _GEN_753 = 5'h5 == cache_state ? 1'h0 : 5'h6 == cache_state & _GEN_476; // @[cache_single_port.scala 205:28]
+  wire  _GEN_829 = 5'h4 == cache_state ? 1'h0 : _GEN_753; // @[cache_single_port.scala 205:28]
+  wire  _GEN_903 = 5'h3 == cache_state ? 1'h0 : _GEN_829; // @[cache_single_port.scala 205:28]
+  wire  _GEN_980 = 5'h2 == cache_state ? 1'h0 : _GEN_903; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1058 = 5'h1 == cache_state ? 1'h0 : _GEN_980; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1137 = 5'h11 == cache_state ? 1'h0 : _GEN_1058; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1222 = 5'hf == cache_state ? 1'h0 : _GEN_1137; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1305 = 5'h10 == cache_state ? 1'h0 : _GEN_1222; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1389 = 5'he == cache_state ? 1'h0 : _GEN_1305; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1473 = 5'hd == cache_state ? 1'h0 : _GEN_1389; // @[cache_single_port.scala 205:28]
+  wire  compare_2_3 = 5'h0 == cache_state ? 1'h0 : _GEN_1473; // @[cache_single_port.scala 205:28]
+  wire [7:0] _max_01_or_23_T = compare_2_3 ? visit_3 : visit_2; // @[cache_single_port.scala 476:60]
   wire  _GEN_367 = tag_mem_0_io_tag_read_valid & tag_mem_1_io_tag_read_valid & tag_mem_2_io_tag_read_valid &
-    tag_mem_3_io_tag_read_valid & visit_1 > visit_0; // @[cache_single_port.scala 467:92 469:53]
-  wire  _GEN_475 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 1'h0 : _GEN_367; // @[cache_single_port.scala 402:51]
-  wire  _GEN_752 = 5'h5 == cache_state ? 1'h0 : 5'h6 == cache_state & _GEN_475; // @[cache_single_port.scala 200:28]
-  wire  _GEN_828 = 5'h4 == cache_state ? 1'h0 : _GEN_752; // @[cache_single_port.scala 200:28]
-  wire  _GEN_902 = 5'h3 == cache_state ? 1'h0 : _GEN_828; // @[cache_single_port.scala 200:28]
-  wire  _GEN_979 = 5'h2 == cache_state ? 1'h0 : _GEN_902; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1057 = 5'h1 == cache_state ? 1'h0 : _GEN_979; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1136 = 5'h11 == cache_state ? 1'h0 : _GEN_1057; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1221 = 5'hf == cache_state ? 1'h0 : _GEN_1136; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1304 = 5'h10 == cache_state ? 1'h0 : _GEN_1221; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1388 = 5'he == cache_state ? 1'h0 : _GEN_1304; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1472 = 5'hd == cache_state ? 1'h0 : _GEN_1388; // @[cache_single_port.scala 200:28]
-  wire  compare_1_0 = 5'h0 == cache_state ? 1'h0 : _GEN_1472; // @[cache_single_port.scala 200:28]
-  wire [7:0] _max_01_or_23_T_1 = compare_1_0 ? visit_1 : visit_0; // @[cache_single_port.scala 471:99]
+    tag_mem_3_io_tag_read_valid & visit_1 > visit_0; // @[cache_single_port.scala 472:92 474:53]
+  wire  _GEN_475 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 1'h0 : _GEN_367; // @[cache_single_port.scala 407:51]
+  wire  _GEN_752 = 5'h5 == cache_state ? 1'h0 : 5'h6 == cache_state & _GEN_475; // @[cache_single_port.scala 205:28]
+  wire  _GEN_828 = 5'h4 == cache_state ? 1'h0 : _GEN_752; // @[cache_single_port.scala 205:28]
+  wire  _GEN_902 = 5'h3 == cache_state ? 1'h0 : _GEN_828; // @[cache_single_port.scala 205:28]
+  wire  _GEN_979 = 5'h2 == cache_state ? 1'h0 : _GEN_902; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1057 = 5'h1 == cache_state ? 1'h0 : _GEN_979; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1136 = 5'h11 == cache_state ? 1'h0 : _GEN_1057; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1221 = 5'hf == cache_state ? 1'h0 : _GEN_1136; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1304 = 5'h10 == cache_state ? 1'h0 : _GEN_1221; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1388 = 5'he == cache_state ? 1'h0 : _GEN_1304; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1472 = 5'hd == cache_state ? 1'h0 : _GEN_1388; // @[cache_single_port.scala 205:28]
+  wire  compare_1_0 = 5'h0 == cache_state ? 1'h0 : _GEN_1472; // @[cache_single_port.scala 205:28]
+  wire [7:0] _max_01_or_23_T_1 = compare_1_0 ? visit_1 : visit_0; // @[cache_single_port.scala 476:99]
   wire  _GEN_369 = tag_mem_0_io_tag_read_valid & tag_mem_1_io_tag_read_valid & tag_mem_2_io_tag_read_valid &
-    tag_mem_3_io_tag_read_valid & _max_01_or_23_T > _max_01_or_23_T_1; // @[cache_single_port.scala 467:92 471:54]
-  wire  _GEN_477 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 1'h0 : _GEN_369; // @[cache_single_port.scala 402:51]
-  wire  _GEN_754 = 5'h5 == cache_state ? 1'h0 : 5'h6 == cache_state & _GEN_477; // @[cache_single_port.scala 200:28]
-  wire  _GEN_830 = 5'h4 == cache_state ? 1'h0 : _GEN_754; // @[cache_single_port.scala 200:28]
-  wire  _GEN_904 = 5'h3 == cache_state ? 1'h0 : _GEN_830; // @[cache_single_port.scala 200:28]
-  wire  _GEN_981 = 5'h2 == cache_state ? 1'h0 : _GEN_904; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1059 = 5'h1 == cache_state ? 1'h0 : _GEN_981; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1138 = 5'h11 == cache_state ? 1'h0 : _GEN_1059; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1223 = 5'hf == cache_state ? 1'h0 : _GEN_1138; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1306 = 5'h10 == cache_state ? 1'h0 : _GEN_1223; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1390 = 5'he == cache_state ? 1'h0 : _GEN_1306; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1474 = 5'hd == cache_state ? 1'h0 : _GEN_1390; // @[cache_single_port.scala 200:28]
-  wire  max_01_or_23 = 5'h0 == cache_state ? 1'h0 : _GEN_1474; // @[cache_single_port.scala 200:28]
-  wire  _max_T = max_01_or_23 ? compare_2_3 : compare_1_0; // @[cache_single_port.scala 472:69]
+    tag_mem_3_io_tag_read_valid & _max_01_or_23_T > _max_01_or_23_T_1; // @[cache_single_port.scala 472:92 476:54]
+  wire  _GEN_477 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 1'h0 : _GEN_369; // @[cache_single_port.scala 407:51]
+  wire  _GEN_754 = 5'h5 == cache_state ? 1'h0 : 5'h6 == cache_state & _GEN_477; // @[cache_single_port.scala 205:28]
+  wire  _GEN_830 = 5'h4 == cache_state ? 1'h0 : _GEN_754; // @[cache_single_port.scala 205:28]
+  wire  _GEN_904 = 5'h3 == cache_state ? 1'h0 : _GEN_830; // @[cache_single_port.scala 205:28]
+  wire  _GEN_981 = 5'h2 == cache_state ? 1'h0 : _GEN_904; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1059 = 5'h1 == cache_state ? 1'h0 : _GEN_981; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1138 = 5'h11 == cache_state ? 1'h0 : _GEN_1059; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1223 = 5'hf == cache_state ? 1'h0 : _GEN_1138; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1306 = 5'h10 == cache_state ? 1'h0 : _GEN_1223; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1390 = 5'he == cache_state ? 1'h0 : _GEN_1306; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1474 = 5'hd == cache_state ? 1'h0 : _GEN_1390; // @[cache_single_port.scala 205:28]
+  wire  max_01_or_23 = 5'h0 == cache_state ? 1'h0 : _GEN_1474; // @[cache_single_port.scala 205:28]
+  wire  _max_T = max_01_or_23 ? compare_2_3 : compare_1_0; // @[cache_single_port.scala 477:69]
   wire [1:0] _max_T_1 = {max_01_or_23,_max_T}; // @[Cat.scala 31:58]
-  wire  _max_T_2 = ~tag_mem_1_io_tag_read_valid; // @[cache_single_port.scala 475:97]
-  wire  _max_T_3 = ~tag_mem_2_io_tag_read_valid; // @[cache_single_port.scala 475:144]
-  wire  _max_T_4 = ~tag_mem_3_io_tag_read_valid; // @[cache_single_port.scala 475:191]
+  wire  _max_T_2 = ~tag_mem_1_io_tag_read_valid; // @[cache_single_port.scala 480:97]
+  wire  _max_T_3 = ~tag_mem_2_io_tag_read_valid; // @[cache_single_port.scala 480:144]
+  wire  _max_T_4 = ~tag_mem_3_io_tag_read_valid; // @[cache_single_port.scala 480:191]
   wire [1:0] _max_T_5 = _max_T_4 ? 2'h3 : 2'h0; // @[Mux.scala 101:16]
   wire [1:0] _max_T_6 = _max_T_3 ? 2'h2 : _max_T_5; // @[Mux.scala 101:16]
   wire [1:0] _max_T_7 = _max_T_2 ? 2'h1 : _max_T_6; // @[Mux.scala 101:16]
   wire [1:0] _GEN_370 = tag_mem_0_io_tag_read_valid & tag_mem_1_io_tag_read_valid & tag_mem_2_io_tag_read_valid &
-    tag_mem_3_io_tag_read_valid ? _max_T_1 : _max_T_7; // @[cache_single_port.scala 467:92 472:45 475:45]
-  wire [1:0] _GEN_478 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 2'h0 : _GEN_370; // @[cache_single_port.scala 402:51]
-  wire [1:0] _GEN_682 = 5'h6 == cache_state ? _GEN_478 : 2'h0; // @[cache_single_port.scala 200:28]
-  wire [1:0] _GEN_755 = 5'h5 == cache_state ? 2'h0 : _GEN_682; // @[cache_single_port.scala 200:28]
-  wire [1:0] _GEN_831 = 5'h4 == cache_state ? 2'h0 : _GEN_755; // @[cache_single_port.scala 200:28]
-  wire [1:0] _GEN_905 = 5'h3 == cache_state ? 2'h0 : _GEN_831; // @[cache_single_port.scala 200:28]
-  wire [1:0] _GEN_982 = 5'h2 == cache_state ? 2'h0 : _GEN_905; // @[cache_single_port.scala 200:28]
-  wire [1:0] _GEN_1060 = 5'h1 == cache_state ? 2'h0 : _GEN_982; // @[cache_single_port.scala 200:28]
-  wire [1:0] _GEN_1139 = 5'h11 == cache_state ? 2'h0 : _GEN_1060; // @[cache_single_port.scala 200:28]
-  wire [1:0] _GEN_1224 = 5'hf == cache_state ? 2'h0 : _GEN_1139; // @[cache_single_port.scala 200:28]
-  wire [1:0] _GEN_1307 = 5'h10 == cache_state ? 2'h0 : _GEN_1224; // @[cache_single_port.scala 200:28]
-  wire [1:0] _GEN_1391 = 5'he == cache_state ? 2'h0 : _GEN_1307; // @[cache_single_port.scala 200:28]
-  wire [1:0] _GEN_1475 = 5'hd == cache_state ? 2'h0 : _GEN_1391; // @[cache_single_port.scala 200:28]
-  wire [1:0] max = 5'h0 == cache_state ? 2'h0 : _GEN_1475; // @[cache_single_port.scala 200:28]
+    tag_mem_3_io_tag_read_valid ? _max_T_1 : _max_T_7; // @[cache_single_port.scala 472:92 477:45 480:45]
+  wire [1:0] _GEN_478 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? 2'h0 : _GEN_370; // @[cache_single_port.scala 407:51]
+  wire [1:0] _GEN_682 = 5'h6 == cache_state ? _GEN_478 : 2'h0; // @[cache_single_port.scala 205:28]
+  wire [1:0] _GEN_755 = 5'h5 == cache_state ? 2'h0 : _GEN_682; // @[cache_single_port.scala 205:28]
+  wire [1:0] _GEN_831 = 5'h4 == cache_state ? 2'h0 : _GEN_755; // @[cache_single_port.scala 205:28]
+  wire [1:0] _GEN_905 = 5'h3 == cache_state ? 2'h0 : _GEN_831; // @[cache_single_port.scala 205:28]
+  wire [1:0] _GEN_982 = 5'h2 == cache_state ? 2'h0 : _GEN_905; // @[cache_single_port.scala 205:28]
+  wire [1:0] _GEN_1060 = 5'h1 == cache_state ? 2'h0 : _GEN_982; // @[cache_single_port.scala 205:28]
+  wire [1:0] _GEN_1139 = 5'h11 == cache_state ? 2'h0 : _GEN_1060; // @[cache_single_port.scala 205:28]
+  wire [1:0] _GEN_1224 = 5'hf == cache_state ? 2'h0 : _GEN_1139; // @[cache_single_port.scala 205:28]
+  wire [1:0] _GEN_1307 = 5'h10 == cache_state ? 2'h0 : _GEN_1224; // @[cache_single_port.scala 205:28]
+  wire [1:0] _GEN_1391 = 5'he == cache_state ? 2'h0 : _GEN_1307; // @[cache_single_port.scala 205:28]
+  wire [1:0] _GEN_1475 = 5'hd == cache_state ? 2'h0 : _GEN_1391; // @[cache_single_port.scala 205:28]
+  wire [1:0] max = 5'h0 == cache_state ? 2'h0 : _GEN_1475; // @[cache_single_port.scala 205:28]
   wire [31:0] _refill_addr_T_1 = {cpu_request_addr_reg[31:4],4'h0}; // @[Cat.scala 31:58]
-  wire  _T_108 = 2'h0 == max; // @[cache_single_port.scala 482:50]
+  wire  _T_108 = 2'h0 == max; // @[cache_single_port.scala 487:50]
   wire [31:0] _writeback_addr_T_4 = {tag_mem_0_io_tag_read_tag,cpu_request_addr_index,4'h0}; // @[Cat.scala 31:58]
-  wire [3:0] _GEN_372 = ~tag_mem_0_io_tag_read_valid | ~tag_mem_0_io_tag_read_dirty ? 4'h9 : 4'ha; // @[cache_single_port.scala 488:119 489:68 492:68]
+  wire [3:0] _GEN_372 = ~tag_mem_0_io_tag_read_valid | ~tag_mem_0_io_tag_read_dirty ? 4'h9 : 4'ha; // @[cache_single_port.scala 493:119 494:68 497:68]
   wire [31:0] _GEN_373 = ~tag_mem_0_io_tag_read_valid | ~tag_mem_0_io_tag_read_dirty ? writeback_addr :
-    _writeback_addr_T_4; // @[cache_single_port.scala 488:119 111:37 491:72]
-  wire  _GEN_375 = 2'h0 == max | tag_mem_0_io_tag_read_valid; // @[cache_single_port.scala 145:41 482:58 484:79]
-  wire  _GEN_376 = 2'h0 == max ? cpu_request_rw : tag_mem_0_io_tag_read_dirty; // @[cache_single_port.scala 145:41 482:58 485:79]
-  wire [21:0] _GEN_377 = 2'h0 == max ? cpu_request_addr_tag : tag_mem_0_io_tag_read_tag; // @[cache_single_port.scala 145:41 482:58 486:77]
-  wire [7:0] _GEN_378 = 2'h0 == max ? 8'h0 : tag_mem_0_io_tag_read_visit; // @[cache_single_port.scala 145:41 482:58 487:79]
-  wire [3:0] _GEN_379 = 2'h0 == max ? _GEN_372 : 4'h0; // @[cache_single_port.scala 482:58]
-  wire [31:0] _GEN_380 = 2'h0 == max ? _GEN_373 : writeback_addr; // @[cache_single_port.scala 111:37 482:58]
-  wire  _T_112 = 2'h1 == max; // @[cache_single_port.scala 482:50]
+    _writeback_addr_T_4; // @[cache_single_port.scala 493:119 116:37 496:72]
+  wire  _GEN_375 = 2'h0 == max | tag_mem_0_io_tag_read_valid; // @[cache_single_port.scala 150:41 487:58 489:79]
+  wire  _GEN_376 = 2'h0 == max ? cpu_request_rw : tag_mem_0_io_tag_read_dirty; // @[cache_single_port.scala 150:41 487:58 490:79]
+  wire [21:0] _GEN_377 = 2'h0 == max ? cpu_request_addr_tag : tag_mem_0_io_tag_read_tag; // @[cache_single_port.scala 150:41 487:58 491:77]
+  wire [7:0] _GEN_378 = 2'h0 == max ? 8'h0 : tag_mem_0_io_tag_read_visit; // @[cache_single_port.scala 150:41 487:58 492:79]
+  wire [3:0] _GEN_379 = 2'h0 == max ? _GEN_372 : 4'h0; // @[cache_single_port.scala 487:58]
+  wire [31:0] _GEN_380 = 2'h0 == max ? _GEN_373 : writeback_addr; // @[cache_single_port.scala 116:37 487:58]
+  wire  _T_112 = 2'h1 == max; // @[cache_single_port.scala 487:50]
   wire [31:0] _writeback_addr_T_5 = {tag_mem_1_io_tag_read_tag,cpu_request_addr_index,4'h0}; // @[Cat.scala 31:58]
-  wire [3:0] _GEN_381 = _max_T_2 | ~tag_mem_1_io_tag_read_dirty ? 4'h9 : 4'ha; // @[cache_single_port.scala 488:119 489:68 492:68]
-  wire [31:0] _GEN_382 = _max_T_2 | ~tag_mem_1_io_tag_read_dirty ? _GEN_380 : _writeback_addr_T_5; // @[cache_single_port.scala 488:119 491:72]
-  wire  _GEN_384 = 2'h1 == max | tag_mem_1_io_tag_read_valid; // @[cache_single_port.scala 145:41 482:58 484:79]
-  wire  _GEN_385 = 2'h1 == max ? cpu_request_rw : tag_mem_1_io_tag_read_dirty; // @[cache_single_port.scala 145:41 482:58 485:79]
-  wire [21:0] _GEN_386 = 2'h1 == max ? cpu_request_addr_tag : tag_mem_1_io_tag_read_tag; // @[cache_single_port.scala 145:41 482:58 486:77]
-  wire [7:0] _GEN_387 = 2'h1 == max ? 8'h0 : tag_mem_1_io_tag_read_visit; // @[cache_single_port.scala 145:41 482:58 487:79]
-  wire [3:0] _GEN_388 = 2'h1 == max ? _GEN_381 : _GEN_379; // @[cache_single_port.scala 482:58]
-  wire [31:0] _GEN_389 = 2'h1 == max ? _GEN_382 : _GEN_380; // @[cache_single_port.scala 482:58]
-  wire  _T_116 = 2'h2 == max; // @[cache_single_port.scala 482:50]
+  wire [3:0] _GEN_381 = _max_T_2 | ~tag_mem_1_io_tag_read_dirty ? 4'h9 : 4'ha; // @[cache_single_port.scala 493:119 494:68 497:68]
+  wire [31:0] _GEN_382 = _max_T_2 | ~tag_mem_1_io_tag_read_dirty ? _GEN_380 : _writeback_addr_T_5; // @[cache_single_port.scala 493:119 496:72]
+  wire  _GEN_384 = 2'h1 == max | tag_mem_1_io_tag_read_valid; // @[cache_single_port.scala 150:41 487:58 489:79]
+  wire  _GEN_385 = 2'h1 == max ? cpu_request_rw : tag_mem_1_io_tag_read_dirty; // @[cache_single_port.scala 150:41 487:58 490:79]
+  wire [21:0] _GEN_386 = 2'h1 == max ? cpu_request_addr_tag : tag_mem_1_io_tag_read_tag; // @[cache_single_port.scala 150:41 487:58 491:77]
+  wire [7:0] _GEN_387 = 2'h1 == max ? 8'h0 : tag_mem_1_io_tag_read_visit; // @[cache_single_port.scala 150:41 487:58 492:79]
+  wire [3:0] _GEN_388 = 2'h1 == max ? _GEN_381 : _GEN_379; // @[cache_single_port.scala 487:58]
+  wire [31:0] _GEN_389 = 2'h1 == max ? _GEN_382 : _GEN_380; // @[cache_single_port.scala 487:58]
+  wire  _T_116 = 2'h2 == max; // @[cache_single_port.scala 487:50]
   wire [31:0] _writeback_addr_T_6 = {tag_mem_2_io_tag_read_tag,cpu_request_addr_index,4'h0}; // @[Cat.scala 31:58]
-  wire [3:0] _GEN_390 = _max_T_3 | ~tag_mem_2_io_tag_read_dirty ? 4'h9 : 4'ha; // @[cache_single_port.scala 488:119 489:68 492:68]
-  wire [31:0] _GEN_391 = _max_T_3 | ~tag_mem_2_io_tag_read_dirty ? _GEN_389 : _writeback_addr_T_6; // @[cache_single_port.scala 488:119 491:72]
-  wire  _GEN_393 = 2'h2 == max | tag_mem_2_io_tag_read_valid; // @[cache_single_port.scala 145:41 482:58 484:79]
-  wire  _GEN_394 = 2'h2 == max ? cpu_request_rw : tag_mem_2_io_tag_read_dirty; // @[cache_single_port.scala 145:41 482:58 485:79]
-  wire [21:0] _GEN_395 = 2'h2 == max ? cpu_request_addr_tag : tag_mem_2_io_tag_read_tag; // @[cache_single_port.scala 145:41 482:58 486:77]
-  wire [7:0] _GEN_396 = 2'h2 == max ? 8'h0 : tag_mem_2_io_tag_read_visit; // @[cache_single_port.scala 145:41 482:58 487:79]
-  wire [3:0] _GEN_397 = 2'h2 == max ? _GEN_390 : _GEN_388; // @[cache_single_port.scala 482:58]
-  wire [31:0] _GEN_398 = 2'h2 == max ? _GEN_391 : _GEN_389; // @[cache_single_port.scala 482:58]
-  wire  _T_120 = 2'h3 == max; // @[cache_single_port.scala 482:50]
+  wire [3:0] _GEN_390 = _max_T_3 | ~tag_mem_2_io_tag_read_dirty ? 4'h9 : 4'ha; // @[cache_single_port.scala 493:119 494:68 497:68]
+  wire [31:0] _GEN_391 = _max_T_3 | ~tag_mem_2_io_tag_read_dirty ? _GEN_389 : _writeback_addr_T_6; // @[cache_single_port.scala 493:119 496:72]
+  wire  _GEN_393 = 2'h2 == max | tag_mem_2_io_tag_read_valid; // @[cache_single_port.scala 150:41 487:58 489:79]
+  wire  _GEN_394 = 2'h2 == max ? cpu_request_rw : tag_mem_2_io_tag_read_dirty; // @[cache_single_port.scala 150:41 487:58 490:79]
+  wire [21:0] _GEN_395 = 2'h2 == max ? cpu_request_addr_tag : tag_mem_2_io_tag_read_tag; // @[cache_single_port.scala 150:41 487:58 491:77]
+  wire [7:0] _GEN_396 = 2'h2 == max ? 8'h0 : tag_mem_2_io_tag_read_visit; // @[cache_single_port.scala 150:41 487:58 492:79]
+  wire [3:0] _GEN_397 = 2'h2 == max ? _GEN_390 : _GEN_388; // @[cache_single_port.scala 487:58]
+  wire [31:0] _GEN_398 = 2'h2 == max ? _GEN_391 : _GEN_389; // @[cache_single_port.scala 487:58]
+  wire  _T_120 = 2'h3 == max; // @[cache_single_port.scala 487:50]
   wire [31:0] _writeback_addr_T_7 = {tag_mem_3_io_tag_read_tag,cpu_request_addr_index,4'h0}; // @[Cat.scala 31:58]
-  wire [3:0] _GEN_399 = _max_T_4 | ~tag_mem_3_io_tag_read_dirty ? 4'h9 : 4'ha; // @[cache_single_port.scala 488:119 489:68 492:68]
-  wire [31:0] _GEN_400 = _max_T_4 | ~tag_mem_3_io_tag_read_dirty ? _GEN_398 : _writeback_addr_T_7; // @[cache_single_port.scala 488:119 491:72]
-  wire  _GEN_402 = 2'h3 == max | tag_mem_3_io_tag_read_valid; // @[cache_single_port.scala 145:41 482:58 484:79]
-  wire  _GEN_403 = 2'h3 == max ? cpu_request_rw : tag_mem_3_io_tag_read_dirty; // @[cache_single_port.scala 145:41 482:58 485:79]
-  wire [21:0] _GEN_404 = 2'h3 == max ? cpu_request_addr_tag : tag_mem_3_io_tag_read_tag; // @[cache_single_port.scala 145:41 482:58 486:77]
-  wire [7:0] _GEN_405 = 2'h3 == max ? 8'h0 : tag_mem_3_io_tag_read_visit; // @[cache_single_port.scala 145:41 482:58 487:79]
-  wire [3:0] _GEN_406 = 2'h3 == max ? _GEN_399 : _GEN_397; // @[cache_single_port.scala 482:58]
-  wire [31:0] _GEN_407 = 2'h3 == max ? _GEN_400 : _GEN_398; // @[cache_single_port.scala 482:58]
-  wire  _GEN_408 = 2'h0 != max & tag_mem_0_io_tag_read_valid | _T_108; // @[cache_single_port.scala 498:92 499:76]
-  wire  _GEN_409 = 2'h0 != max & tag_mem_0_io_tag_read_valid | _GEN_375; // @[cache_single_port.scala 498:92 500:79]
-  wire  _GEN_410 = 2'h0 != max & tag_mem_0_io_tag_read_valid ? tag_mem_0_io_tag_read_dirty : _GEN_376; // @[cache_single_port.scala 498:92 501:79]
-  wire [7:0] _GEN_411 = 2'h0 != max & tag_mem_0_io_tag_read_valid ? _tag_mem_0_io_tag_write_visit_T_4 : _GEN_378; // @[cache_single_port.scala 498:92 502:79]
-  wire [21:0] _GEN_412 = 2'h0 != max & tag_mem_0_io_tag_read_valid ? tag_mem_0_io_tag_read_tag : _GEN_377; // @[cache_single_port.scala 498:92 503:77]
-  wire  _GEN_413 = 2'h1 != max & tag_mem_1_io_tag_read_valid | _T_112; // @[cache_single_port.scala 498:92 499:76]
-  wire  _GEN_414 = 2'h1 != max & tag_mem_1_io_tag_read_valid | _GEN_384; // @[cache_single_port.scala 498:92 500:79]
-  wire  _GEN_415 = 2'h1 != max & tag_mem_1_io_tag_read_valid ? tag_mem_1_io_tag_read_dirty : _GEN_385; // @[cache_single_port.scala 498:92 501:79]
-  wire [7:0] _GEN_416 = 2'h1 != max & tag_mem_1_io_tag_read_valid ? _tag_mem_1_io_tag_write_visit_T_4 : _GEN_387; // @[cache_single_port.scala 498:92 502:79]
-  wire [21:0] _GEN_417 = 2'h1 != max & tag_mem_1_io_tag_read_valid ? tag_mem_1_io_tag_read_tag : _GEN_386; // @[cache_single_port.scala 498:92 503:77]
-  wire  _GEN_418 = 2'h2 != max & tag_mem_2_io_tag_read_valid | _T_116; // @[cache_single_port.scala 498:92 499:76]
-  wire  _GEN_419 = 2'h2 != max & tag_mem_2_io_tag_read_valid | _GEN_393; // @[cache_single_port.scala 498:92 500:79]
-  wire  _GEN_420 = 2'h2 != max & tag_mem_2_io_tag_read_valid ? tag_mem_2_io_tag_read_dirty : _GEN_394; // @[cache_single_port.scala 498:92 501:79]
-  wire [7:0] _GEN_421 = 2'h2 != max & tag_mem_2_io_tag_read_valid ? _tag_mem_2_io_tag_write_visit_T_4 : _GEN_396; // @[cache_single_port.scala 498:92 502:79]
-  wire [21:0] _GEN_422 = 2'h2 != max & tag_mem_2_io_tag_read_valid ? tag_mem_2_io_tag_read_tag : _GEN_395; // @[cache_single_port.scala 498:92 503:77]
-  wire  _GEN_423 = 2'h3 != max & tag_mem_3_io_tag_read_valid | _T_120; // @[cache_single_port.scala 498:92 499:76]
-  wire  _GEN_424 = 2'h3 != max & tag_mem_3_io_tag_read_valid | _GEN_402; // @[cache_single_port.scala 498:92 500:79]
-  wire  _GEN_425 = 2'h3 != max & tag_mem_3_io_tag_read_valid ? tag_mem_3_io_tag_read_dirty : _GEN_403; // @[cache_single_port.scala 498:92 501:79]
-  wire [7:0] _GEN_426 = 2'h3 != max & tag_mem_3_io_tag_read_valid ? _tag_mem_3_io_tag_write_visit_T_4 : _GEN_405; // @[cache_single_port.scala 498:92 502:79]
-  wire [21:0] _GEN_427 = 2'h3 != max & tag_mem_3_io_tag_read_valid ? tag_mem_3_io_tag_read_tag : _GEN_404; // @[cache_single_port.scala 498:92 503:77]
-  wire  _GEN_428 = (is_match_0 | is_match_1 | is_match_2 | is_match_3) & _T_92; // @[cache_single_port.scala 150:31 402:51]
-  wire [63:0] _GEN_429 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_180 : 64'h0; // @[cache_single_port.scala 151:30 402:51]
-  wire [3:0] _GEN_430 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_362 : _GEN_406; // @[cache_single_port.scala 402:51]
-  wire  _GEN_431 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_189 : _GEN_410; // @[cache_single_port.scala 402:51]
-  wire [21:0] _GEN_432 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? tag_mem_0_io_tag_read_tag : _GEN_412; // @[cache_single_port.scala 402:51 424:69]
-  wire  _GEN_433 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_186 : _GEN_408; // @[cache_single_port.scala 402:51]
-  wire [7:0] _GEN_434 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_187 : _GEN_411; // @[cache_single_port.scala 402:51]
-  wire  _GEN_435 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_186 : _GEN_409; // @[cache_single_port.scala 402:51]
-  wire  _GEN_436 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_197 : _GEN_415; // @[cache_single_port.scala 402:51]
-  wire [21:0] _GEN_437 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? tag_mem_1_io_tag_read_tag : _GEN_417; // @[cache_single_port.scala 402:51 424:69]
-  wire  _GEN_438 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_194 : _GEN_413; // @[cache_single_port.scala 402:51]
-  wire [7:0] _GEN_439 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_195 : _GEN_416; // @[cache_single_port.scala 402:51]
-  wire  _GEN_440 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_194 : _GEN_414; // @[cache_single_port.scala 402:51]
-  wire  _GEN_441 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_205 : _GEN_420; // @[cache_single_port.scala 402:51]
-  wire [21:0] _GEN_442 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? tag_mem_2_io_tag_read_tag : _GEN_422; // @[cache_single_port.scala 402:51 424:69]
-  wire  _GEN_443 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_202 : _GEN_418; // @[cache_single_port.scala 402:51]
-  wire [7:0] _GEN_444 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_203 : _GEN_421; // @[cache_single_port.scala 402:51]
-  wire  _GEN_445 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_202 : _GEN_419; // @[cache_single_port.scala 402:51]
-  wire  _GEN_446 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_213 : _GEN_425; // @[cache_single_port.scala 402:51]
-  wire [21:0] _GEN_447 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? tag_mem_3_io_tag_read_tag : _GEN_427; // @[cache_single_port.scala 402:51 424:69]
-  wire  _GEN_448 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_210 : _GEN_423; // @[cache_single_port.scala 402:51]
-  wire [7:0] _GEN_449 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_211 : _GEN_426; // @[cache_single_port.scala 402:51]
-  wire  _GEN_450 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_210 : _GEN_424; // @[cache_single_port.scala 402:51]
-  wire  _GEN_451 = (is_match_0 | is_match_1 | is_match_2 | is_match_3) & _GEN_342; // @[cache_single_port.scala 144:45 402:51]
-  wire [127:0] _GEN_464 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_355 : data_mem_0_io_data_read_data; // @[cache_single_port.scala 146:43 402:51]
-  wire  _GEN_465 = (is_match_0 | is_match_1 | is_match_2 | is_match_3) & _GEN_356; // @[cache_single_port.scala 144:45 402:51]
-  wire [127:0] _GEN_466 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_357 : data_mem_1_io_data_read_data; // @[cache_single_port.scala 146:43 402:51]
-  wire  _GEN_467 = (is_match_0 | is_match_1 | is_match_2 | is_match_3) & _GEN_358; // @[cache_single_port.scala 144:45 402:51]
-  wire [127:0] _GEN_468 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_359 : data_mem_2_io_data_read_data; // @[cache_single_port.scala 146:43 402:51]
-  wire  _GEN_469 = (is_match_0 | is_match_1 | is_match_2 | is_match_3) & _GEN_360; // @[cache_single_port.scala 144:45 402:51]
-  wire [127:0] _GEN_470 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_361 : data_mem_3_io_data_read_data; // @[cache_single_port.scala 146:43 402:51]
-  wire [1:0] _GEN_479 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? replace : max; // @[cache_single_port.scala 109:30 402:51]
-  wire [31:0] _GEN_480 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? refill_addr : _refill_addr_T_1; // @[cache_single_port.scala 110:34 402:51 479:45]
-  wire [31:0] _GEN_481 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? writeback_addr : _GEN_407; // @[cache_single_port.scala 111:37 402:51]
-  wire [3:0] _GEN_482 = io_mem_io_ar_ready ? 4'h8 : 4'h9; // @[cache_single_port.scala 516:36 518:49 519:44]
-  wire [127:0] _GEN_487 = 2'h0 == replace ? _data_mem_0_io_data_write_data_T : data_mem_0_io_data_read_data; // @[cache_single_port.scala 146:43 529:62 532:80]
-  wire [127:0] _GEN_493 = 2'h1 == replace ? _data_mem_0_io_data_write_data_T : data_mem_1_io_data_read_data; // @[cache_single_port.scala 146:43 529:62 532:80]
-  wire [127:0] _GEN_499 = 2'h2 == replace ? _data_mem_0_io_data_write_data_T : data_mem_2_io_data_read_data; // @[cache_single_port.scala 146:43 529:62 532:80]
-  wire [127:0] _GEN_505 = 2'h3 == replace ? _data_mem_0_io_data_write_data_T : data_mem_3_io_data_read_data; // @[cache_single_port.scala 146:43 529:62 532:80]
-  wire [127:0] _GEN_509 = io_mem_io_r_valid ? _GEN_487 : data_mem_0_io_data_read_data; // @[cache_single_port.scala 146:43 527:48]
-  wire  _GEN_510 = io_mem_io_r_valid & _T_141; // @[cache_single_port.scala 144:45 527:48]
-  wire [127:0] _GEN_511 = io_mem_io_r_valid ? _GEN_493 : data_mem_1_io_data_read_data; // @[cache_single_port.scala 146:43 527:48]
-  wire  _GEN_512 = io_mem_io_r_valid & _T_144; // @[cache_single_port.scala 144:45 527:48]
-  wire [127:0] _GEN_513 = io_mem_io_r_valid ? _GEN_499 : data_mem_2_io_data_read_data; // @[cache_single_port.scala 146:43 527:48]
-  wire  _GEN_514 = io_mem_io_r_valid & _T_147; // @[cache_single_port.scala 144:45 527:48]
-  wire [127:0] _GEN_515 = io_mem_io_r_valid ? _GEN_505 : data_mem_3_io_data_read_data; // @[cache_single_port.scala 146:43 527:48]
-  wire  _GEN_516 = io_mem_io_r_valid & _T_150; // @[cache_single_port.scala 144:45 527:48]
-  wire [3:0] _GEN_517 = io_mem_io_r_bits_last ? 4'h6 : 4'h8; // @[cache_single_port.scala 526:36 540:52 541:44]
-  wire  _GEN_518 = io_mem_io_r_bits_last ? 1'h0 : _GEN_0; // @[cache_single_port.scala 540:52 542:39]
-  wire [3:0] _GEN_519 = io_mem_io_aw_ready ? 4'h7 : 4'ha; // @[cache_single_port.scala 549:36 550:49 551:44]
-  wire [63:0] _GEN_522 = _T_141 ? _GEN_137 : 64'h0; // @[cache_single_port.scala 169:31 562:54 564:63]
-  wire [63:0] _GEN_525 = _T_144 ? _GEN_137 : _GEN_522; // @[cache_single_port.scala 562:54 564:63]
-  wire [63:0] _GEN_528 = _T_147 ? _GEN_137 : _GEN_525; // @[cache_single_port.scala 562:54 564:63]
-  wire [63:0] _GEN_531 = _T_150 ? _GEN_137 : _GEN_528; // @[cache_single_port.scala 562:54 564:63]
-  wire [3:0] _GEN_532 = last ? 4'hb : 4'h7; // @[cache_single_port.scala 567:35 557:36 568:44]
-  wire [3:0] _GEN_533 = io_mem_io_b_valid ? 4'h9 : 4'hb; // @[cache_single_port.scala 574:36 575:48 576:44]
-  wire [3:0] _GEN_535 = 5'hb == cache_state ? _GEN_533 : 4'h0; // @[cache_single_port.scala 200:28]
-  wire [3:0] _GEN_536 = 5'h7 == cache_state ? _GEN_532 : _GEN_535; // @[cache_single_port.scala 200:28]
-  wire [63:0] _GEN_542 = 5'h7 == cache_state ? _GEN_531 : 64'h0; // @[cache_single_port.scala 200:28 169:31]
-  wire  _GEN_543 = 5'h7 == cache_state ? _GEN_151 : _GEN_0; // @[cache_single_port.scala 200:28]
-  wire  _GEN_544 = 5'h7 == cache_state ? 1'h0 : 5'hb == cache_state; // @[cache_single_port.scala 174:27 200:28]
-  wire [31:0] _GEN_547 = 5'ha == cache_state ? writeback_addr : cpu_request_addr_reg; // @[cache_single_port.scala 200:28 154:32 548:48]
-  wire [3:0] _GEN_548 = 5'ha == cache_state ? _GEN_519 : _GEN_536; // @[cache_single_port.scala 200:28]
-  wire  _GEN_550 = 5'ha == cache_state ? 1'h0 : 5'h7 == cache_state; // @[cache_single_port.scala 167:27 200:28]
-  wire [63:0] _GEN_554 = 5'ha == cache_state ? 64'h0 : _GEN_542; // @[cache_single_port.scala 200:28 169:31]
-  wire  _GEN_555 = 5'ha == cache_state ? _GEN_0 : _GEN_543; // @[cache_single_port.scala 200:28]
-  wire  _GEN_556 = 5'ha == cache_state ? 1'h0 : _GEN_544; // @[cache_single_port.scala 174:27 200:28]
-  wire [3:0] _GEN_558 = 5'h8 == cache_state ? _GEN_517 : _GEN_548; // @[cache_single_port.scala 200:28]
-  wire [127:0] _GEN_561 = 5'h8 == cache_state ? _GEN_509 : data_mem_0_io_data_read_data; // @[cache_single_port.scala 200:28 146:43]
-  wire [127:0] _GEN_563 = 5'h8 == cache_state ? _GEN_511 : data_mem_1_io_data_read_data; // @[cache_single_port.scala 200:28 146:43]
-  wire [127:0] _GEN_565 = 5'h8 == cache_state ? _GEN_513 : data_mem_2_io_data_read_data; // @[cache_single_port.scala 200:28 146:43]
-  wire [127:0] _GEN_567 = 5'h8 == cache_state ? _GEN_515 : data_mem_3_io_data_read_data; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_570 = 5'h8 == cache_state ? _GEN_518 : _GEN_555; // @[cache_single_port.scala 200:28]
-  wire  _GEN_571 = 5'h8 == cache_state ? 1'h0 : 5'ha == cache_state; // @[cache_single_port.scala 153:28 200:28]
-  wire [31:0] _GEN_573 = 5'h8 == cache_state ? cpu_request_addr_reg : _GEN_547; // @[cache_single_port.scala 200:28 154:32]
-  wire  _GEN_574 = 5'h8 == cache_state ? 1'h0 : _GEN_550; // @[cache_single_port.scala 167:27 200:28]
-  wire [63:0] _GEN_576 = 5'h8 == cache_state ? 64'h0 : _GEN_554; // @[cache_single_port.scala 200:28 169:31]
-  wire  _GEN_577 = 5'h8 == cache_state ? 1'h0 : _GEN_556; // @[cache_single_port.scala 174:27 200:28]
-  wire [3:0] _GEN_580 = 5'h9 == cache_state ? _GEN_482 : _GEN_558; // @[cache_single_port.scala 200:28]
-  wire [31:0] _GEN_581 = 5'h9 == cache_state ? refill_addr : cpu_request_addr_reg; // @[cache_single_port.scala 200:28 161:32 517:48]
-  wire  _GEN_582 = 5'h9 == cache_state ? 1'h0 : 5'h8 == cache_state; // @[cache_single_port.scala 172:27 200:28]
-  wire [127:0] _GEN_585 = 5'h9 == cache_state ? data_mem_0_io_data_read_data : _GEN_561; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_586 = 5'h9 == cache_state ? 1'h0 : 5'h8 == cache_state & _GEN_510; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_587 = 5'h9 == cache_state ? data_mem_1_io_data_read_data : _GEN_563; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_588 = 5'h9 == cache_state ? 1'h0 : 5'h8 == cache_state & _GEN_512; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_589 = 5'h9 == cache_state ? data_mem_2_io_data_read_data : _GEN_565; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_590 = 5'h9 == cache_state ? 1'h0 : 5'h8 == cache_state & _GEN_514; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_591 = 5'h9 == cache_state ? data_mem_3_io_data_read_data : _GEN_567; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_592 = 5'h9 == cache_state ? 1'h0 : 5'h8 == cache_state & _GEN_516; // @[cache_single_port.scala 200:28 144:45]
-  wire  _GEN_594 = 5'h9 == cache_state ? _GEN_0 : _GEN_570; // @[cache_single_port.scala 200:28]
-  wire  _GEN_595 = 5'h9 == cache_state ? 1'h0 : _GEN_571; // @[cache_single_port.scala 153:28 200:28]
-  wire [31:0] _GEN_597 = 5'h9 == cache_state ? cpu_request_addr_reg : _GEN_573; // @[cache_single_port.scala 200:28 154:32]
-  wire  _GEN_598 = 5'h9 == cache_state ? 1'h0 : _GEN_574; // @[cache_single_port.scala 167:27 200:28]
-  wire [63:0] _GEN_600 = 5'h9 == cache_state ? 64'h0 : _GEN_576; // @[cache_single_port.scala 200:28 169:31]
-  wire  _GEN_601 = 5'h9 == cache_state ? 1'h0 : _GEN_577; // @[cache_single_port.scala 174:27 200:28]
-  wire [3:0] _GEN_603 = 5'hc == cache_state ? 4'h0 : _GEN_580; // @[cache_single_port.scala 200:28 510:36]
-  wire  _GEN_604 = 5'hc == cache_state ? 1'h0 : 5'h9 == cache_state; // @[cache_single_port.scala 160:28 200:28]
-  wire [31:0] _GEN_606 = 5'hc == cache_state ? cpu_request_addr_reg : _GEN_581; // @[cache_single_port.scala 200:28 161:32]
-  wire  _GEN_607 = 5'hc == cache_state ? 1'h0 : _GEN_582; // @[cache_single_port.scala 172:27 200:28]
-  wire [127:0] _GEN_610 = 5'hc == cache_state ? data_mem_0_io_data_read_data : _GEN_585; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_611 = 5'hc == cache_state ? 1'h0 : _GEN_586; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_612 = 5'hc == cache_state ? data_mem_1_io_data_read_data : _GEN_587; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_613 = 5'hc == cache_state ? 1'h0 : _GEN_588; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_614 = 5'hc == cache_state ? data_mem_2_io_data_read_data : _GEN_589; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_615 = 5'hc == cache_state ? 1'h0 : _GEN_590; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_616 = 5'hc == cache_state ? data_mem_3_io_data_read_data : _GEN_591; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_617 = 5'hc == cache_state ? 1'h0 : _GEN_592; // @[cache_single_port.scala 200:28 144:45]
-  wire  _GEN_619 = 5'hc == cache_state ? _GEN_0 : _GEN_594; // @[cache_single_port.scala 200:28]
-  wire  _GEN_620 = 5'hc == cache_state ? 1'h0 : _GEN_595; // @[cache_single_port.scala 153:28 200:28]
-  wire [31:0] _GEN_622 = 5'hc == cache_state ? cpu_request_addr_reg : _GEN_597; // @[cache_single_port.scala 200:28 154:32]
-  wire  _GEN_623 = 5'hc == cache_state ? 1'h0 : _GEN_598; // @[cache_single_port.scala 167:27 200:28]
-  wire [63:0] _GEN_625 = 5'hc == cache_state ? 64'h0 : _GEN_600; // @[cache_single_port.scala 200:28 169:31]
-  wire  _GEN_626 = 5'hc == cache_state ? 1'h0 : _GEN_601; // @[cache_single_port.scala 174:27 200:28]
-  wire  _GEN_632 = 5'h6 == cache_state ? _GEN_428 : 5'hc == cache_state; // @[cache_single_port.scala 200:28]
-  wire [63:0] _GEN_633 = 5'h6 == cache_state ? _GEN_429 : 64'h0; // @[cache_single_port.scala 200:28 151:30]
-  wire [3:0] _GEN_634 = 5'h6 == cache_state ? _GEN_430 : _GEN_603; // @[cache_single_port.scala 200:28]
-  wire  _GEN_635 = 5'h6 == cache_state ? _GEN_431 : tag_mem_0_io_tag_read_dirty; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_636 = 5'h6 == cache_state ? _GEN_432 : tag_mem_0_io_tag_read_tag; // @[cache_single_port.scala 200:28 145:41]
-  wire [7:0] _GEN_638 = 5'h6 == cache_state ? _GEN_434 : tag_mem_0_io_tag_read_visit; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_639 = 5'h6 == cache_state ? _GEN_435 : tag_mem_0_io_tag_read_valid; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_640 = 5'h6 == cache_state ? _GEN_436 : tag_mem_1_io_tag_read_dirty; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_641 = 5'h6 == cache_state ? _GEN_437 : tag_mem_1_io_tag_read_tag; // @[cache_single_port.scala 200:28 145:41]
-  wire [7:0] _GEN_643 = 5'h6 == cache_state ? _GEN_439 : tag_mem_1_io_tag_read_visit; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_644 = 5'h6 == cache_state ? _GEN_440 : tag_mem_1_io_tag_read_valid; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_645 = 5'h6 == cache_state ? _GEN_441 : tag_mem_2_io_tag_read_dirty; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_646 = 5'h6 == cache_state ? _GEN_442 : tag_mem_2_io_tag_read_tag; // @[cache_single_port.scala 200:28 145:41]
-  wire [7:0] _GEN_648 = 5'h6 == cache_state ? _GEN_444 : tag_mem_2_io_tag_read_visit; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_649 = 5'h6 == cache_state ? _GEN_445 : tag_mem_2_io_tag_read_valid; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_650 = 5'h6 == cache_state ? _GEN_446 : tag_mem_3_io_tag_read_dirty; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_651 = 5'h6 == cache_state ? _GEN_447 : tag_mem_3_io_tag_read_tag; // @[cache_single_port.scala 200:28 145:41]
-  wire [7:0] _GEN_653 = 5'h6 == cache_state ? _GEN_449 : tag_mem_3_io_tag_read_visit; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_654 = 5'h6 == cache_state ? _GEN_450 : tag_mem_3_io_tag_read_valid; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_655 = 5'h6 == cache_state ? _GEN_451 : _GEN_611; // @[cache_single_port.scala 200:28]
-  wire [127:0] _GEN_668 = 5'h6 == cache_state ? _GEN_464 : _GEN_610; // @[cache_single_port.scala 200:28]
-  wire  _GEN_669 = 5'h6 == cache_state ? _GEN_465 : _GEN_613; // @[cache_single_port.scala 200:28]
-  wire [127:0] _GEN_670 = 5'h6 == cache_state ? _GEN_466 : _GEN_612; // @[cache_single_port.scala 200:28]
-  wire  _GEN_671 = 5'h6 == cache_state ? _GEN_467 : _GEN_615; // @[cache_single_port.scala 200:28]
-  wire [127:0] _GEN_672 = 5'h6 == cache_state ? _GEN_468 : _GEN_614; // @[cache_single_port.scala 200:28]
-  wire  _GEN_673 = 5'h6 == cache_state ? _GEN_469 : _GEN_617; // @[cache_single_port.scala 200:28]
-  wire [127:0] _GEN_674 = 5'h6 == cache_state ? _GEN_470 : _GEN_616; // @[cache_single_port.scala 200:28]
-  wire [1:0] _GEN_683 = 5'h6 == cache_state ? _GEN_479 : replace; // @[cache_single_port.scala 200:28 109:30]
-  wire [31:0] _GEN_684 = 5'h6 == cache_state ? _GEN_480 : refill_addr; // @[cache_single_port.scala 200:28 110:34]
-  wire [31:0] _GEN_685 = 5'h6 == cache_state ? _GEN_481 : writeback_addr; // @[cache_single_port.scala 200:28 111:37]
-  wire  _GEN_686 = 5'h6 == cache_state ? 1'h0 : _GEN_604; // @[cache_single_port.scala 160:28 200:28]
-  wire [31:0] _GEN_688 = 5'h6 == cache_state ? cpu_request_addr_reg : _GEN_606; // @[cache_single_port.scala 200:28 161:32]
-  wire  _GEN_689 = 5'h6 == cache_state ? 1'h0 : _GEN_607; // @[cache_single_port.scala 172:27 200:28]
-  wire  _GEN_691 = 5'h6 == cache_state ? _GEN_0 : _GEN_619; // @[cache_single_port.scala 200:28]
-  wire  _GEN_692 = 5'h6 == cache_state ? 1'h0 : _GEN_620; // @[cache_single_port.scala 153:28 200:28]
-  wire [31:0] _GEN_694 = 5'h6 == cache_state ? cpu_request_addr_reg : _GEN_622; // @[cache_single_port.scala 200:28 154:32]
-  wire  _GEN_695 = 5'h6 == cache_state ? 1'h0 : _GEN_623; // @[cache_single_port.scala 167:27 200:28]
-  wire [63:0] _GEN_697 = 5'h6 == cache_state ? 64'h0 : _GEN_625; // @[cache_single_port.scala 200:28 169:31]
-  wire  _GEN_698 = 5'h6 == cache_state ? 1'h0 : _GEN_626; // @[cache_single_port.scala 174:27 200:28]
-  wire  _GEN_699 = 5'h5 == cache_state | _GEN_698; // @[cache_single_port.scala 200:28 386:43]
-  wire  _GEN_700 = 5'h5 == cache_state ? io_mem_io_b_valid : _GEN_632; // @[cache_single_port.scala 200:28]
-  wire [3:0] _GEN_701 = 5'h5 == cache_state ? {{1'd0}, _GEN_170} : _GEN_634; // @[cache_single_port.scala 200:28]
-  wire [63:0] _GEN_707 = 5'h5 == cache_state ? 64'h0 : _GEN_633; // @[cache_single_port.scala 200:28 151:30]
-  wire  _GEN_708 = 5'h5 == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_635; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_709 = 5'h5 == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_636; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_710 = 5'h5 == cache_state ? 1'h0 : 5'h6 == cache_state & _GEN_433; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_711 = 5'h5 == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_638; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_712 = 5'h5 == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_639; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_713 = 5'h5 == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_640; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_714 = 5'h5 == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_641; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_715 = 5'h5 == cache_state ? 1'h0 : 5'h6 == cache_state & _GEN_438; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_716 = 5'h5 == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_643; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_717 = 5'h5 == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_644; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_718 = 5'h5 == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_645; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_719 = 5'h5 == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_646; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_720 = 5'h5 == cache_state ? 1'h0 : 5'h6 == cache_state & _GEN_443; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_721 = 5'h5 == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_648; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_722 = 5'h5 == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_649; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_723 = 5'h5 == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_650; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_724 = 5'h5 == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_651; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_725 = 5'h5 == cache_state ? 1'h0 : 5'h6 == cache_state & _GEN_448; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_726 = 5'h5 == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_653; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_727 = 5'h5 == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_654; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_728 = 5'h5 == cache_state ? 1'h0 : _GEN_655; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_741 = 5'h5 == cache_state ? data_mem_0_io_data_read_data : _GEN_668; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_742 = 5'h5 == cache_state ? 1'h0 : _GEN_669; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_743 = 5'h5 == cache_state ? data_mem_1_io_data_read_data : _GEN_670; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_744 = 5'h5 == cache_state ? 1'h0 : _GEN_671; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_745 = 5'h5 == cache_state ? data_mem_2_io_data_read_data : _GEN_672; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_746 = 5'h5 == cache_state ? 1'h0 : _GEN_673; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_747 = 5'h5 == cache_state ? data_mem_3_io_data_read_data : _GEN_674; // @[cache_single_port.scala 200:28 146:43]
-  wire [1:0] _GEN_756 = 5'h5 == cache_state ? replace : _GEN_683; // @[cache_single_port.scala 200:28 109:30]
-  wire [31:0] _GEN_757 = 5'h5 == cache_state ? refill_addr : _GEN_684; // @[cache_single_port.scala 200:28 110:34]
-  wire [31:0] _GEN_758 = 5'h5 == cache_state ? writeback_addr : _GEN_685; // @[cache_single_port.scala 200:28 111:37]
-  wire  _GEN_759 = 5'h5 == cache_state ? 1'h0 : _GEN_686; // @[cache_single_port.scala 160:28 200:28]
-  wire [31:0] _GEN_761 = 5'h5 == cache_state ? cpu_request_addr_reg : _GEN_688; // @[cache_single_port.scala 200:28 161:32]
-  wire  _GEN_762 = 5'h5 == cache_state ? 1'h0 : _GEN_689; // @[cache_single_port.scala 172:27 200:28]
-  wire  _GEN_764 = 5'h5 == cache_state ? _GEN_0 : _GEN_691; // @[cache_single_port.scala 200:28]
-  wire  _GEN_765 = 5'h5 == cache_state ? 1'h0 : _GEN_692; // @[cache_single_port.scala 153:28 200:28]
-  wire [31:0] _GEN_767 = 5'h5 == cache_state ? cpu_request_addr_reg : _GEN_694; // @[cache_single_port.scala 200:28 154:32]
-  wire  _GEN_768 = 5'h5 == cache_state ? 1'h0 : _GEN_695; // @[cache_single_port.scala 167:27 200:28]
-  wire [63:0] _GEN_770 = 5'h5 == cache_state ? 64'h0 : _GEN_697; // @[cache_single_port.scala 200:28 169:31]
-  wire  _GEN_771 = 5'h4 == cache_state | _GEN_768; // @[cache_single_port.scala 200:28 375:43]
-  wire  _GEN_772 = 5'h4 == cache_state | last; // @[cache_single_port.scala 200:28 170:31 376:47]
-  wire [63:0] _GEN_773 = 5'h4 == cache_state ? cpu_request_data : _GEN_770; // @[cache_single_port.scala 200:28 377:47]
-  wire [7:0] _GEN_774 = 5'h4 == cache_state ? cpu_request_mask : 8'hff; // @[cache_single_port.scala 200:28 378:47]
-  wire [3:0] _GEN_775 = 5'h4 == cache_state ? {{1'd0}, _GEN_168} : _GEN_701; // @[cache_single_port.scala 200:28]
-  wire  _GEN_776 = 5'h4 == cache_state ? 1'h0 : _GEN_699; // @[cache_single_port.scala 174:27 200:28]
-  wire  _GEN_777 = 5'h4 == cache_state ? 1'h0 : _GEN_700; // @[cache_single_port.scala 200:28 150:31]
-  wire [63:0] _GEN_783 = 5'h4 == cache_state ? 64'h0 : _GEN_707; // @[cache_single_port.scala 200:28 151:30]
-  wire  _GEN_784 = 5'h4 == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_708; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_785 = 5'h4 == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_709; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_786 = 5'h4 == cache_state ? 1'h0 : _GEN_710; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_787 = 5'h4 == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_711; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_788 = 5'h4 == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_712; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_789 = 5'h4 == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_713; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_790 = 5'h4 == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_714; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_791 = 5'h4 == cache_state ? 1'h0 : _GEN_715; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_792 = 5'h4 == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_716; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_793 = 5'h4 == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_717; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_794 = 5'h4 == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_718; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_795 = 5'h4 == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_719; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_796 = 5'h4 == cache_state ? 1'h0 : _GEN_720; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_797 = 5'h4 == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_721; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_798 = 5'h4 == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_722; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_799 = 5'h4 == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_723; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_800 = 5'h4 == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_724; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_801 = 5'h4 == cache_state ? 1'h0 : _GEN_725; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_802 = 5'h4 == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_726; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_803 = 5'h4 == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_727; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_804 = 5'h4 == cache_state ? 1'h0 : _GEN_728; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_817 = 5'h4 == cache_state ? data_mem_0_io_data_read_data : _GEN_741; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_818 = 5'h4 == cache_state ? 1'h0 : _GEN_742; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_819 = 5'h4 == cache_state ? data_mem_1_io_data_read_data : _GEN_743; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_820 = 5'h4 == cache_state ? 1'h0 : _GEN_744; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_821 = 5'h4 == cache_state ? data_mem_2_io_data_read_data : _GEN_745; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_822 = 5'h4 == cache_state ? 1'h0 : _GEN_746; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_823 = 5'h4 == cache_state ? data_mem_3_io_data_read_data : _GEN_747; // @[cache_single_port.scala 200:28 146:43]
-  wire [1:0] _GEN_832 = 5'h4 == cache_state ? replace : _GEN_756; // @[cache_single_port.scala 200:28 109:30]
-  wire [31:0] _GEN_833 = 5'h4 == cache_state ? refill_addr : _GEN_757; // @[cache_single_port.scala 200:28 110:34]
-  wire [31:0] _GEN_834 = 5'h4 == cache_state ? writeback_addr : _GEN_758; // @[cache_single_port.scala 200:28 111:37]
-  wire  _GEN_835 = 5'h4 == cache_state ? 1'h0 : _GEN_759; // @[cache_single_port.scala 160:28 200:28]
-  wire [31:0] _GEN_837 = 5'h4 == cache_state ? cpu_request_addr_reg : _GEN_761; // @[cache_single_port.scala 200:28 161:32]
-  wire  _GEN_838 = 5'h4 == cache_state ? 1'h0 : _GEN_762; // @[cache_single_port.scala 172:27 200:28]
-  wire  _GEN_840 = 5'h4 == cache_state ? _GEN_0 : _GEN_764; // @[cache_single_port.scala 200:28]
-  wire  _GEN_841 = 5'h4 == cache_state ? 1'h0 : _GEN_765; // @[cache_single_port.scala 153:28 200:28]
-  wire [31:0] _GEN_843 = 5'h4 == cache_state ? cpu_request_addr_reg : _GEN_767; // @[cache_single_port.scala 200:28 154:32]
-  wire [63:0] _GEN_844 = 5'h3 == cache_state ? io_mem_io_r_bits_data : _GEN_783; // @[cache_single_port.scala 200:28 365:46]
-  wire  _GEN_845 = 5'h3 == cache_state | _GEN_838; // @[cache_single_port.scala 200:28 366:43]
-  wire [3:0] _GEN_846 = 5'h3 == cache_state ? {{2'd0}, _GEN_166} : _GEN_775; // @[cache_single_port.scala 200:28]
-  wire  _GEN_847 = 5'h3 == cache_state ? io_mem_io_r_valid : _GEN_777; // @[cache_single_port.scala 200:28]
-  wire  _GEN_848 = 5'h3 == cache_state ? 1'h0 : _GEN_771; // @[cache_single_port.scala 167:27 200:28]
-  wire  _GEN_849 = 5'h3 == cache_state ? last : _GEN_772; // @[cache_single_port.scala 200:28 170:31]
-  wire [63:0] _GEN_850 = 5'h3 == cache_state ? 64'h0 : _GEN_773; // @[cache_single_port.scala 200:28 169:31]
-  wire [7:0] _GEN_851 = 5'h3 == cache_state ? 8'hff : _GEN_774; // @[cache_single_port.scala 200:28 168:31]
-  wire  _GEN_852 = 5'h3 == cache_state ? 1'h0 : _GEN_776; // @[cache_single_port.scala 174:27 200:28]
-  wire  _GEN_858 = 5'h3 == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_784; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_859 = 5'h3 == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_785; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_860 = 5'h3 == cache_state ? 1'h0 : _GEN_786; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_861 = 5'h3 == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_787; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_862 = 5'h3 == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_788; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_863 = 5'h3 == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_789; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_864 = 5'h3 == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_790; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_865 = 5'h3 == cache_state ? 1'h0 : _GEN_791; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_866 = 5'h3 == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_792; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_867 = 5'h3 == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_793; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_868 = 5'h3 == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_794; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_869 = 5'h3 == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_795; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_870 = 5'h3 == cache_state ? 1'h0 : _GEN_796; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_871 = 5'h3 == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_797; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_872 = 5'h3 == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_798; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_873 = 5'h3 == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_799; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_874 = 5'h3 == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_800; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_875 = 5'h3 == cache_state ? 1'h0 : _GEN_801; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_876 = 5'h3 == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_802; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_877 = 5'h3 == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_803; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_878 = 5'h3 == cache_state ? 1'h0 : _GEN_804; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_891 = 5'h3 == cache_state ? data_mem_0_io_data_read_data : _GEN_817; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_892 = 5'h3 == cache_state ? 1'h0 : _GEN_818; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_893 = 5'h3 == cache_state ? data_mem_1_io_data_read_data : _GEN_819; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_894 = 5'h3 == cache_state ? 1'h0 : _GEN_820; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_895 = 5'h3 == cache_state ? data_mem_2_io_data_read_data : _GEN_821; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_896 = 5'h3 == cache_state ? 1'h0 : _GEN_822; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_897 = 5'h3 == cache_state ? data_mem_3_io_data_read_data : _GEN_823; // @[cache_single_port.scala 200:28 146:43]
-  wire [1:0] _GEN_906 = 5'h3 == cache_state ? replace : _GEN_832; // @[cache_single_port.scala 200:28 109:30]
-  wire [31:0] _GEN_907 = 5'h3 == cache_state ? refill_addr : _GEN_833; // @[cache_single_port.scala 200:28 110:34]
-  wire [31:0] _GEN_908 = 5'h3 == cache_state ? writeback_addr : _GEN_834; // @[cache_single_port.scala 200:28 111:37]
-  wire  _GEN_909 = 5'h3 == cache_state ? 1'h0 : _GEN_835; // @[cache_single_port.scala 160:28 200:28]
-  wire [31:0] _GEN_911 = 5'h3 == cache_state ? cpu_request_addr_reg : _GEN_837; // @[cache_single_port.scala 200:28 161:32]
-  wire  _GEN_913 = 5'h3 == cache_state ? _GEN_0 : _GEN_840; // @[cache_single_port.scala 200:28]
-  wire  _GEN_914 = 5'h3 == cache_state ? 1'h0 : _GEN_841; // @[cache_single_port.scala 153:28 200:28]
-  wire [31:0] _GEN_916 = 5'h3 == cache_state ? cpu_request_addr_reg : _GEN_843; // @[cache_single_port.scala 200:28 154:32]
-  wire  _GEN_917 = 5'h2 == cache_state | _GEN_914; // @[cache_single_port.scala 200:28 352:44]
-  wire  _GEN_918 = 5'h2 == cache_state ? 1'h0 : 1'h1; // @[cache_single_port.scala 200:28 353:47]
-  wire [1:0] _GEN_919 = 5'h2 == cache_state ? cpu_request_accessType : 2'h3; // @[cache_single_port.scala 200:28 156:32 354:48]
-  wire [31:0] _GEN_920 = 5'h2 == cache_state ? cpu_request_addr_reg_origin : _GEN_916; // @[cache_single_port.scala 200:28 355:48]
-  wire [3:0] _GEN_921 = 5'h2 == cache_state ? {{1'd0}, _GEN_165} : _GEN_846; // @[cache_single_port.scala 200:28]
-  wire [63:0] _GEN_922 = 5'h2 == cache_state ? 64'h0 : _GEN_844; // @[cache_single_port.scala 200:28 151:30]
-  wire  _GEN_923 = 5'h2 == cache_state ? 1'h0 : _GEN_845; // @[cache_single_port.scala 172:27 200:28]
-  wire  _GEN_924 = 5'h2 == cache_state ? 1'h0 : _GEN_847; // @[cache_single_port.scala 200:28 150:31]
-  wire  _GEN_925 = 5'h2 == cache_state ? 1'h0 : _GEN_848; // @[cache_single_port.scala 167:27 200:28]
-  wire  _GEN_926 = 5'h2 == cache_state ? last : _GEN_849; // @[cache_single_port.scala 200:28 170:31]
-  wire [63:0] _GEN_927 = 5'h2 == cache_state ? 64'h0 : _GEN_850; // @[cache_single_port.scala 200:28 169:31]
-  wire [7:0] _GEN_928 = 5'h2 == cache_state ? 8'hff : _GEN_851; // @[cache_single_port.scala 200:28 168:31]
-  wire  _GEN_929 = 5'h2 == cache_state ? 1'h0 : _GEN_852; // @[cache_single_port.scala 174:27 200:28]
-  wire  _GEN_935 = 5'h2 == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_858; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_936 = 5'h2 == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_859; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_937 = 5'h2 == cache_state ? 1'h0 : _GEN_860; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_938 = 5'h2 == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_861; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_939 = 5'h2 == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_862; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_940 = 5'h2 == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_863; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_941 = 5'h2 == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_864; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_942 = 5'h2 == cache_state ? 1'h0 : _GEN_865; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_943 = 5'h2 == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_866; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_944 = 5'h2 == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_867; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_945 = 5'h2 == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_868; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_946 = 5'h2 == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_869; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_947 = 5'h2 == cache_state ? 1'h0 : _GEN_870; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_948 = 5'h2 == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_871; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_949 = 5'h2 == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_872; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_950 = 5'h2 == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_873; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_951 = 5'h2 == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_874; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_952 = 5'h2 == cache_state ? 1'h0 : _GEN_875; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_953 = 5'h2 == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_876; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_954 = 5'h2 == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_877; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_955 = 5'h2 == cache_state ? 1'h0 : _GEN_878; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_968 = 5'h2 == cache_state ? data_mem_0_io_data_read_data : _GEN_891; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_969 = 5'h2 == cache_state ? 1'h0 : _GEN_892; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_970 = 5'h2 == cache_state ? data_mem_1_io_data_read_data : _GEN_893; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_971 = 5'h2 == cache_state ? 1'h0 : _GEN_894; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_972 = 5'h2 == cache_state ? data_mem_2_io_data_read_data : _GEN_895; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_973 = 5'h2 == cache_state ? 1'h0 : _GEN_896; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_974 = 5'h2 == cache_state ? data_mem_3_io_data_read_data : _GEN_897; // @[cache_single_port.scala 200:28 146:43]
-  wire [1:0] _GEN_983 = 5'h2 == cache_state ? replace : _GEN_906; // @[cache_single_port.scala 200:28 109:30]
-  wire [31:0] _GEN_984 = 5'h2 == cache_state ? refill_addr : _GEN_907; // @[cache_single_port.scala 200:28 110:34]
-  wire [31:0] _GEN_985 = 5'h2 == cache_state ? writeback_addr : _GEN_908; // @[cache_single_port.scala 200:28 111:37]
-  wire  _GEN_986 = 5'h2 == cache_state ? 1'h0 : _GEN_909; // @[cache_single_port.scala 160:28 200:28]
-  wire [31:0] _GEN_988 = 5'h2 == cache_state ? cpu_request_addr_reg : _GEN_911; // @[cache_single_port.scala 200:28 161:32]
-  wire  _GEN_990 = 5'h2 == cache_state ? _GEN_0 : _GEN_913; // @[cache_single_port.scala 200:28]
-  wire  _GEN_991 = 5'h1 == cache_state | _GEN_986; // @[cache_single_port.scala 200:28 340:44]
-  wire  _GEN_992 = 5'h1 == cache_state ? 1'h0 : 1'h1; // @[cache_single_port.scala 200:28 341:47]
-  wire [1:0] _GEN_993 = 5'h1 == cache_state ? cpu_request_accessType : 2'h3; // @[cache_single_port.scala 200:28 163:32 342:48]
-  wire [31:0] _GEN_994 = 5'h1 == cache_state ? cpu_request_addr_reg_origin : _GEN_988; // @[cache_single_port.scala 200:28 343:48]
-  wire [3:0] _GEN_995 = 5'h1 == cache_state ? {{2'd0}, _GEN_164} : _GEN_921; // @[cache_single_port.scala 200:28]
-  wire  _GEN_996 = 5'h1 == cache_state ? 1'h0 : _GEN_917; // @[cache_single_port.scala 153:28 200:28]
-  wire [1:0] _GEN_998 = 5'h1 == cache_state ? 2'h3 : _GEN_919; // @[cache_single_port.scala 200:28 156:32]
-  wire [31:0] _GEN_999 = 5'h1 == cache_state ? cpu_request_addr_reg : _GEN_920; // @[cache_single_port.scala 200:28 154:32]
-  wire [63:0] _GEN_1000 = 5'h1 == cache_state ? 64'h0 : _GEN_922; // @[cache_single_port.scala 200:28 151:30]
-  wire  _GEN_1001 = 5'h1 == cache_state ? 1'h0 : _GEN_923; // @[cache_single_port.scala 172:27 200:28]
-  wire  _GEN_1002 = 5'h1 == cache_state ? 1'h0 : _GEN_924; // @[cache_single_port.scala 200:28 150:31]
-  wire  _GEN_1003 = 5'h1 == cache_state ? 1'h0 : _GEN_925; // @[cache_single_port.scala 167:27 200:28]
-  wire  _GEN_1004 = 5'h1 == cache_state ? last : _GEN_926; // @[cache_single_port.scala 200:28 170:31]
-  wire [63:0] _GEN_1005 = 5'h1 == cache_state ? 64'h0 : _GEN_927; // @[cache_single_port.scala 200:28 169:31]
-  wire [7:0] _GEN_1006 = 5'h1 == cache_state ? 8'hff : _GEN_928; // @[cache_single_port.scala 200:28 168:31]
-  wire  _GEN_1007 = 5'h1 == cache_state ? 1'h0 : _GEN_929; // @[cache_single_port.scala 174:27 200:28]
-  wire  _GEN_1013 = 5'h1 == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_935; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_1014 = 5'h1 == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_936; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1015 = 5'h1 == cache_state ? 1'h0 : _GEN_937; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_1016 = 5'h1 == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_938; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1017 = 5'h1 == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_939; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1018 = 5'h1 == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_940; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_1019 = 5'h1 == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_941; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1020 = 5'h1 == cache_state ? 1'h0 : _GEN_942; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_1021 = 5'h1 == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_943; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1022 = 5'h1 == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_944; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1023 = 5'h1 == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_945; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_1024 = 5'h1 == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_946; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1025 = 5'h1 == cache_state ? 1'h0 : _GEN_947; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_1026 = 5'h1 == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_948; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1027 = 5'h1 == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_949; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1028 = 5'h1 == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_950; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_1029 = 5'h1 == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_951; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1030 = 5'h1 == cache_state ? 1'h0 : _GEN_952; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_1031 = 5'h1 == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_953; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1032 = 5'h1 == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_954; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1033 = 5'h1 == cache_state ? 1'h0 : _GEN_955; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_1046 = 5'h1 == cache_state ? data_mem_0_io_data_read_data : _GEN_968; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_1047 = 5'h1 == cache_state ? 1'h0 : _GEN_969; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_1048 = 5'h1 == cache_state ? data_mem_1_io_data_read_data : _GEN_970; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_1049 = 5'h1 == cache_state ? 1'h0 : _GEN_971; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_1050 = 5'h1 == cache_state ? data_mem_2_io_data_read_data : _GEN_972; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_1051 = 5'h1 == cache_state ? 1'h0 : _GEN_973; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_1052 = 5'h1 == cache_state ? data_mem_3_io_data_read_data : _GEN_974; // @[cache_single_port.scala 200:28 146:43]
-  wire [1:0] _GEN_1061 = 5'h1 == cache_state ? replace : _GEN_983; // @[cache_single_port.scala 200:28 109:30]
-  wire [31:0] _GEN_1062 = 5'h1 == cache_state ? refill_addr : _GEN_984; // @[cache_single_port.scala 200:28 110:34]
-  wire [31:0] _GEN_1063 = 5'h1 == cache_state ? writeback_addr : _GEN_985; // @[cache_single_port.scala 200:28 111:37]
-  wire  _GEN_1065 = 5'h1 == cache_state ? _GEN_0 : _GEN_990; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1066 = 5'h11 == cache_state | _GEN_1007; // @[cache_single_port.scala 200:28 322:43]
-  wire [4:0] _GEN_1067 = 5'h11 == cache_state ? _GEN_159 : {{1'd0}, _GEN_995}; // @[cache_single_port.scala 200:28]
-  wire [1:0] _GEN_1069 = 5'h11 == cache_state ? _GEN_161 : _GEN_4; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1070 = 5'h11 == cache_state ? _GEN_162 : flush_over; // @[cache_single_port.scala 200:28 186:33]
-  wire  _GEN_1072 = 5'h11 == cache_state ? 1'h0 : _GEN_991; // @[cache_single_port.scala 160:28 200:28]
-  wire [1:0] _GEN_1074 = 5'h11 == cache_state ? 2'h3 : _GEN_993; // @[cache_single_port.scala 200:28 163:32]
-  wire [31:0] _GEN_1075 = 5'h11 == cache_state ? cpu_request_addr_reg : _GEN_994; // @[cache_single_port.scala 200:28 161:32]
-  wire  _GEN_1076 = 5'h11 == cache_state ? 1'h0 : _GEN_996; // @[cache_single_port.scala 153:28 200:28]
-  wire [1:0] _GEN_1078 = 5'h11 == cache_state ? 2'h3 : _GEN_998; // @[cache_single_port.scala 200:28 156:32]
-  wire [31:0] _GEN_1079 = 5'h11 == cache_state ? cpu_request_addr_reg : _GEN_999; // @[cache_single_port.scala 200:28 154:32]
-  wire [63:0] _GEN_1080 = 5'h11 == cache_state ? 64'h0 : _GEN_1000; // @[cache_single_port.scala 200:28 151:30]
-  wire  _GEN_1081 = 5'h11 == cache_state ? 1'h0 : _GEN_1001; // @[cache_single_port.scala 172:27 200:28]
-  wire  _GEN_1082 = 5'h11 == cache_state ? 1'h0 : _GEN_1002; // @[cache_single_port.scala 200:28 150:31]
-  wire  _GEN_1083 = 5'h11 == cache_state ? 1'h0 : _GEN_1003; // @[cache_single_port.scala 167:27 200:28]
-  wire  _GEN_1084 = 5'h11 == cache_state ? last : _GEN_1004; // @[cache_single_port.scala 200:28 170:31]
-  wire [63:0] _GEN_1085 = 5'h11 == cache_state ? 64'h0 : _GEN_1005; // @[cache_single_port.scala 200:28 169:31]
-  wire [7:0] _GEN_1086 = 5'h11 == cache_state ? 8'hff : _GEN_1006; // @[cache_single_port.scala 200:28 168:31]
-  wire  _GEN_1092 = 5'h11 == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_1013; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_1093 = 5'h11 == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_1014; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1094 = 5'h11 == cache_state ? 1'h0 : _GEN_1015; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_1095 = 5'h11 == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_1016; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1096 = 5'h11 == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_1017; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1097 = 5'h11 == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_1018; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_1098 = 5'h11 == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_1019; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1099 = 5'h11 == cache_state ? 1'h0 : _GEN_1020; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_1100 = 5'h11 == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_1021; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1101 = 5'h11 == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_1022; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1102 = 5'h11 == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_1023; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_1103 = 5'h11 == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_1024; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1104 = 5'h11 == cache_state ? 1'h0 : _GEN_1025; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_1105 = 5'h11 == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_1026; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1106 = 5'h11 == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_1027; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1107 = 5'h11 == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_1028; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_1108 = 5'h11 == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_1029; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1109 = 5'h11 == cache_state ? 1'h0 : _GEN_1030; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_1110 = 5'h11 == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_1031; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1111 = 5'h11 == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_1032; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1112 = 5'h11 == cache_state ? 1'h0 : _GEN_1033; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_1125 = 5'h11 == cache_state ? data_mem_0_io_data_read_data : _GEN_1046; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_1126 = 5'h11 == cache_state ? 1'h0 : _GEN_1047; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_1127 = 5'h11 == cache_state ? data_mem_1_io_data_read_data : _GEN_1048; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_1128 = 5'h11 == cache_state ? 1'h0 : _GEN_1049; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_1129 = 5'h11 == cache_state ? data_mem_2_io_data_read_data : _GEN_1050; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_1130 = 5'h11 == cache_state ? 1'h0 : _GEN_1051; // @[cache_single_port.scala 200:28 144:45]
-  wire [127:0] _GEN_1131 = 5'h11 == cache_state ? data_mem_3_io_data_read_data : _GEN_1052; // @[cache_single_port.scala 200:28 146:43]
-  wire [1:0] _GEN_1140 = 5'h11 == cache_state ? replace : _GEN_1061; // @[cache_single_port.scala 200:28 109:30]
-  wire [31:0] _GEN_1141 = 5'h11 == cache_state ? refill_addr : _GEN_1062; // @[cache_single_port.scala 200:28 110:34]
-  wire [31:0] _GEN_1142 = 5'h11 == cache_state ? writeback_addr : _GEN_1063; // @[cache_single_port.scala 200:28 111:37]
-  wire  _GEN_1144 = 5'h11 == cache_state ? _GEN_0 : _GEN_1065; // @[cache_single_port.scala 200:28]
-  wire [5:0] _GEN_1145 = 5'hf == cache_state ? _GEN_119 : io_cpu_request_addr[9:4]; // @[cache_single_port.scala 200:28 142:48]
-  wire  _GEN_1146 = 5'hf == cache_state ? 1'h0 : _GEN_1112; // @[cache_single_port.scala 200:28]
-  wire [5:0] _GEN_1147 = 5'hf == cache_state ? _GEN_121 : io_cpu_request_addr[9:4]; // @[cache_single_port.scala 200:28 142:48]
-  wire  _GEN_1148 = 5'hf == cache_state ? 1'h0 : _GEN_1126; // @[cache_single_port.scala 200:28]
-  wire [5:0] _GEN_1149 = 5'hf == cache_state ? _GEN_123 : io_cpu_request_addr[9:4]; // @[cache_single_port.scala 200:28 142:48]
-  wire  _GEN_1150 = 5'hf == cache_state ? 1'h0 : _GEN_1128; // @[cache_single_port.scala 200:28]
-  wire [5:0] _GEN_1151 = 5'hf == cache_state ? _GEN_125 : io_cpu_request_addr[9:4]; // @[cache_single_port.scala 200:28 142:48]
-  wire  _GEN_1152 = 5'hf == cache_state ? 1'h0 : _GEN_1130; // @[cache_single_port.scala 200:28]
-  wire [4:0] _GEN_1153 = 5'hf == cache_state ? _GEN_150 : _GEN_1067; // @[cache_single_port.scala 200:28]
-  wire [7:0] _GEN_1155 = 5'hf == cache_state ? 8'hff : _GEN_1086; // @[cache_single_port.scala 200:28 307:47]
-  wire  _GEN_1156 = 5'hf == cache_state | _GEN_1083; // @[cache_single_port.scala 200:28 308:43]
-  wire [63:0] _GEN_1159 = 5'hf == cache_state ? _GEN_149 : _GEN_1085; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1160 = 5'hf == cache_state ? _GEN_151 : _GEN_1144; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1161 = 5'hf == cache_state ? 1'h0 : _GEN_1066; // @[cache_single_port.scala 174:27 200:28]
-  wire [1:0] _GEN_1163 = 5'hf == cache_state ? _GEN_4 : _GEN_1069; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1164 = 5'hf == cache_state ? flush_over : _GEN_1070; // @[cache_single_port.scala 200:28 186:33]
-  wire  _GEN_1166 = 5'hf == cache_state ? 1'h0 : _GEN_1072; // @[cache_single_port.scala 160:28 200:28]
-  wire [1:0] _GEN_1168 = 5'hf == cache_state ? 2'h3 : _GEN_1074; // @[cache_single_port.scala 200:28 163:32]
-  wire [31:0] _GEN_1169 = 5'hf == cache_state ? cpu_request_addr_reg : _GEN_1075; // @[cache_single_port.scala 200:28 161:32]
-  wire  _GEN_1170 = 5'hf == cache_state ? 1'h0 : _GEN_1076; // @[cache_single_port.scala 153:28 200:28]
-  wire  _GEN_1171 = 5'hf == cache_state | (5'h11 == cache_state | (5'h1 == cache_state | _GEN_918)); // @[cache_single_port.scala 200:28 155:31]
-  wire [1:0] _GEN_1172 = 5'hf == cache_state ? 2'h3 : _GEN_1078; // @[cache_single_port.scala 200:28 156:32]
-  wire [31:0] _GEN_1173 = 5'hf == cache_state ? cpu_request_addr_reg : _GEN_1079; // @[cache_single_port.scala 200:28 154:32]
-  wire [63:0] _GEN_1174 = 5'hf == cache_state ? 64'h0 : _GEN_1080; // @[cache_single_port.scala 200:28 151:30]
-  wire  _GEN_1175 = 5'hf == cache_state ? 1'h0 : _GEN_1081; // @[cache_single_port.scala 172:27 200:28]
-  wire  _GEN_1176 = 5'hf == cache_state ? 1'h0 : _GEN_1082; // @[cache_single_port.scala 200:28 150:31]
-  wire  _GEN_1177 = 5'hf == cache_state ? last : _GEN_1084; // @[cache_single_port.scala 200:28 170:31]
-  wire  _GEN_1183 = 5'hf == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_1092; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_1184 = 5'hf == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_1093; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1185 = 5'hf == cache_state ? 1'h0 : _GEN_1094; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_1186 = 5'hf == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_1095; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1187 = 5'hf == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_1096; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1188 = 5'hf == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_1097; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_1189 = 5'hf == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_1098; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1190 = 5'hf == cache_state ? 1'h0 : _GEN_1099; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_1191 = 5'hf == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_1100; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1192 = 5'hf == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_1101; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1193 = 5'hf == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_1102; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_1194 = 5'hf == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_1103; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1195 = 5'hf == cache_state ? 1'h0 : _GEN_1104; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_1196 = 5'hf == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_1105; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1197 = 5'hf == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_1106; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1198 = 5'hf == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_1107; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_1199 = 5'hf == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_1108; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1200 = 5'hf == cache_state ? 1'h0 : _GEN_1109; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_1201 = 5'hf == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_1110; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1202 = 5'hf == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_1111; // @[cache_single_port.scala 200:28 145:41]
-  wire [127:0] _GEN_1213 = 5'hf == cache_state ? data_mem_0_io_data_read_data : _GEN_1125; // @[cache_single_port.scala 200:28 146:43]
-  wire [127:0] _GEN_1214 = 5'hf == cache_state ? data_mem_1_io_data_read_data : _GEN_1127; // @[cache_single_port.scala 200:28 146:43]
-  wire [127:0] _GEN_1215 = 5'hf == cache_state ? data_mem_2_io_data_read_data : _GEN_1129; // @[cache_single_port.scala 200:28 146:43]
-  wire [127:0] _GEN_1216 = 5'hf == cache_state ? data_mem_3_io_data_read_data : _GEN_1131; // @[cache_single_port.scala 200:28 146:43]
-  wire [1:0] _GEN_1225 = 5'hf == cache_state ? replace : _GEN_1140; // @[cache_single_port.scala 200:28 109:30]
-  wire [31:0] _GEN_1226 = 5'hf == cache_state ? refill_addr : _GEN_1141; // @[cache_single_port.scala 200:28 110:34]
-  wire [31:0] _GEN_1227 = 5'hf == cache_state ? writeback_addr : _GEN_1142; // @[cache_single_port.scala 200:28 111:37]
-  wire [5:0] _GEN_1228 = 5'h10 == cache_state ? _GEN_119 : _GEN_1145; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1229 = 5'h10 == cache_state ? 1'h0 : _GEN_1146; // @[cache_single_port.scala 200:28]
-  wire [5:0] _GEN_1230 = 5'h10 == cache_state ? _GEN_121 : _GEN_1147; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1231 = 5'h10 == cache_state ? 1'h0 : _GEN_1148; // @[cache_single_port.scala 200:28]
-  wire [5:0] _GEN_1232 = 5'h10 == cache_state ? _GEN_123 : _GEN_1149; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1233 = 5'h10 == cache_state ? 1'h0 : _GEN_1150; // @[cache_single_port.scala 200:28]
-  wire [5:0] _GEN_1234 = 5'h10 == cache_state ? _GEN_125 : _GEN_1151; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1235 = 5'h10 == cache_state ? 1'h0 : _GEN_1152; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1236 = 5'h10 == cache_state | _GEN_1170; // @[cache_single_port.scala 200:28 289:44]
-  wire  _GEN_1237 = 5'h10 == cache_state | _GEN_1171; // @[cache_single_port.scala 200:28 290:47]
-  wire [31:0] _GEN_1238 = 5'h10 == cache_state ? writeback_addr : _GEN_1173; // @[cache_single_port.scala 200:28 291:48]
-  wire [4:0] _GEN_1239 = 5'h10 == cache_state ? _GEN_127 : _GEN_1153; // @[cache_single_port.scala 200:28]
-  wire [7:0] _GEN_1241 = 5'h10 == cache_state ? 8'hff : _GEN_1155; // @[cache_single_port.scala 200:28 168:31]
-  wire  _GEN_1242 = 5'h10 == cache_state ? 1'h0 : _GEN_1156; // @[cache_single_port.scala 167:27 200:28]
-  wire [63:0] _GEN_1245 = 5'h10 == cache_state ? 64'h0 : _GEN_1159; // @[cache_single_port.scala 200:28 169:31]
-  wire  _GEN_1246 = 5'h10 == cache_state ? _GEN_0 : _GEN_1160; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1247 = 5'h10 == cache_state ? 1'h0 : _GEN_1161; // @[cache_single_port.scala 174:27 200:28]
-  wire [1:0] _GEN_1249 = 5'h10 == cache_state ? _GEN_4 : _GEN_1163; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1250 = 5'h10 == cache_state ? flush_over : _GEN_1164; // @[cache_single_port.scala 200:28 186:33]
-  wire  _GEN_1252 = 5'h10 == cache_state ? 1'h0 : _GEN_1166; // @[cache_single_port.scala 160:28 200:28]
-  wire [1:0] _GEN_1254 = 5'h10 == cache_state ? 2'h3 : _GEN_1168; // @[cache_single_port.scala 200:28 163:32]
-  wire [31:0] _GEN_1255 = 5'h10 == cache_state ? cpu_request_addr_reg : _GEN_1169; // @[cache_single_port.scala 200:28 161:32]
-  wire [1:0] _GEN_1256 = 5'h10 == cache_state ? 2'h3 : _GEN_1172; // @[cache_single_port.scala 200:28 156:32]
-  wire [63:0] _GEN_1257 = 5'h10 == cache_state ? 64'h0 : _GEN_1174; // @[cache_single_port.scala 200:28 151:30]
-  wire  _GEN_1258 = 5'h10 == cache_state ? 1'h0 : _GEN_1175; // @[cache_single_port.scala 172:27 200:28]
-  wire  _GEN_1259 = 5'h10 == cache_state ? 1'h0 : _GEN_1176; // @[cache_single_port.scala 200:28 150:31]
-  wire  _GEN_1260 = 5'h10 == cache_state ? last : _GEN_1177; // @[cache_single_port.scala 200:28 170:31]
-  wire  _GEN_1266 = 5'h10 == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_1183; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_1267 = 5'h10 == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_1184; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1268 = 5'h10 == cache_state ? 1'h0 : _GEN_1185; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_1269 = 5'h10 == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_1186; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1270 = 5'h10 == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_1187; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1271 = 5'h10 == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_1188; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_1272 = 5'h10 == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_1189; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1273 = 5'h10 == cache_state ? 1'h0 : _GEN_1190; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_1274 = 5'h10 == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_1191; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1275 = 5'h10 == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_1192; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1276 = 5'h10 == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_1193; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_1277 = 5'h10 == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_1194; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1278 = 5'h10 == cache_state ? 1'h0 : _GEN_1195; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_1279 = 5'h10 == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_1196; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1280 = 5'h10 == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_1197; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1281 = 5'h10 == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_1198; // @[cache_single_port.scala 200:28 145:41]
-  wire [21:0] _GEN_1282 = 5'h10 == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_1199; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1283 = 5'h10 == cache_state ? 1'h0 : _GEN_1200; // @[cache_single_port.scala 200:28 143:44]
-  wire [7:0] _GEN_1284 = 5'h10 == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_1201; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1285 = 5'h10 == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_1202; // @[cache_single_port.scala 200:28 145:41]
-  wire [127:0] _GEN_1296 = 5'h10 == cache_state ? data_mem_0_io_data_read_data : _GEN_1213; // @[cache_single_port.scala 200:28 146:43]
-  wire [127:0] _GEN_1297 = 5'h10 == cache_state ? data_mem_1_io_data_read_data : _GEN_1214; // @[cache_single_port.scala 200:28 146:43]
-  wire [127:0] _GEN_1298 = 5'h10 == cache_state ? data_mem_2_io_data_read_data : _GEN_1215; // @[cache_single_port.scala 200:28 146:43]
-  wire [127:0] _GEN_1299 = 5'h10 == cache_state ? data_mem_3_io_data_read_data : _GEN_1216; // @[cache_single_port.scala 200:28 146:43]
-  wire [1:0] _GEN_1308 = 5'h10 == cache_state ? replace : _GEN_1225; // @[cache_single_port.scala 200:28 109:30]
-  wire [31:0] _GEN_1309 = 5'h10 == cache_state ? refill_addr : _GEN_1226; // @[cache_single_port.scala 200:28 110:34]
-  wire [31:0] _GEN_1310 = 5'h10 == cache_state ? writeback_addr : _GEN_1227; // @[cache_single_port.scala 200:28 111:37]
-  wire [5:0] _GEN_1311 = 5'he == cache_state ? flush_loop : cpu_request_addr_index; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1322 = 5'he == cache_state ? 1'h0 : _GEN_1268; // @[cache_single_port.scala 200:28]
-  wire [21:0] _GEN_1323 = 5'he == cache_state ? _GEN_107 : _GEN_1267; // @[cache_single_port.scala 200:28]
-  wire [7:0] _GEN_1324 = 5'he == cache_state ? _GEN_108 : _GEN_1269; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1325 = 5'he == cache_state ? _GEN_109 : _GEN_1266; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1326 = 5'he == cache_state ? _GEN_96 : _GEN_1270; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1327 = 5'he == cache_state ? 1'h0 : _GEN_1273; // @[cache_single_port.scala 200:28]
-  wire [21:0] _GEN_1328 = 5'he == cache_state ? _GEN_110 : _GEN_1272; // @[cache_single_port.scala 200:28]
-  wire [7:0] _GEN_1329 = 5'he == cache_state ? _GEN_111 : _GEN_1274; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1330 = 5'he == cache_state ? _GEN_112 : _GEN_1271; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1331 = 5'he == cache_state ? _GEN_97 : _GEN_1275; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1332 = 5'he == cache_state ? 1'h0 : _GEN_1278; // @[cache_single_port.scala 200:28]
-  wire [21:0] _GEN_1333 = 5'he == cache_state ? _GEN_113 : _GEN_1277; // @[cache_single_port.scala 200:28]
-  wire [7:0] _GEN_1334 = 5'he == cache_state ? _GEN_114 : _GEN_1279; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1335 = 5'he == cache_state ? _GEN_115 : _GEN_1276; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1336 = 5'he == cache_state ? _GEN_98 : _GEN_1280; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1337 = 5'he == cache_state ? 1'h0 : _GEN_1283; // @[cache_single_port.scala 200:28]
-  wire [21:0] _GEN_1338 = 5'he == cache_state ? _GEN_116 : _GEN_1282; // @[cache_single_port.scala 200:28]
-  wire [7:0] _GEN_1339 = 5'he == cache_state ? _GEN_117 : _GEN_1284; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1340 = 5'he == cache_state ? _GEN_118 : _GEN_1281; // @[cache_single_port.scala 200:28]
-  wire  _GEN_1341 = 5'he == cache_state ? _GEN_99 : _GEN_1285; // @[cache_single_port.scala 200:28]
-  wire [5:0] _GEN_1342 = 5'he == cache_state ? io_cpu_request_addr[9:4] : _GEN_1228; // @[cache_single_port.scala 200:28 142:48]
-  wire  _GEN_1343 = 5'he == cache_state ? 1'h0 : _GEN_1229; // @[cache_single_port.scala 200:28 144:45]
-  wire [5:0] _GEN_1344 = 5'he == cache_state ? io_cpu_request_addr[9:4] : _GEN_1230; // @[cache_single_port.scala 200:28 142:48]
-  wire  _GEN_1345 = 5'he == cache_state ? 1'h0 : _GEN_1231; // @[cache_single_port.scala 200:28 144:45]
-  wire [5:0] _GEN_1346 = 5'he == cache_state ? io_cpu_request_addr[9:4] : _GEN_1232; // @[cache_single_port.scala 200:28 142:48]
-  wire  _GEN_1347 = 5'he == cache_state ? 1'h0 : _GEN_1233; // @[cache_single_port.scala 200:28 144:45]
-  wire [5:0] _GEN_1348 = 5'he == cache_state ? io_cpu_request_addr[9:4] : _GEN_1234; // @[cache_single_port.scala 200:28 142:48]
-  wire  _GEN_1349 = 5'he == cache_state ? 1'h0 : _GEN_1235; // @[cache_single_port.scala 200:28 144:45]
-  wire  _GEN_1350 = 5'he == cache_state ? 1'h0 : _GEN_1236; // @[cache_single_port.scala 153:28 200:28]
-  wire [31:0] _GEN_1352 = 5'he == cache_state ? cpu_request_addr_reg : _GEN_1238; // @[cache_single_port.scala 200:28 154:32]
-  wire [7:0] _GEN_1354 = 5'he == cache_state ? 8'hff : _GEN_1241; // @[cache_single_port.scala 200:28 168:31]
-  wire  _GEN_1355 = 5'he == cache_state ? 1'h0 : _GEN_1242; // @[cache_single_port.scala 167:27 200:28]
-  wire [63:0] _GEN_1358 = 5'he == cache_state ? 64'h0 : _GEN_1245; // @[cache_single_port.scala 200:28 169:31]
-  wire  _GEN_1360 = 5'he == cache_state ? 1'h0 : _GEN_1247; // @[cache_single_port.scala 174:27 200:28]
-  wire  _GEN_1361 = 5'he == cache_state ? 1'h0 : _GEN_1252; // @[cache_single_port.scala 160:28 200:28]
-  wire [1:0] _GEN_1363 = 5'he == cache_state ? 2'h3 : _GEN_1254; // @[cache_single_port.scala 200:28 163:32]
-  wire [31:0] _GEN_1364 = 5'he == cache_state ? cpu_request_addr_reg : _GEN_1255; // @[cache_single_port.scala 200:28 161:32]
-  wire [1:0] _GEN_1365 = 5'he == cache_state ? 2'h3 : _GEN_1256; // @[cache_single_port.scala 200:28 156:32]
-  wire [63:0] _GEN_1366 = 5'he == cache_state ? 64'h0 : _GEN_1257; // @[cache_single_port.scala 200:28 151:30]
-  wire  _GEN_1367 = 5'he == cache_state ? 1'h0 : _GEN_1258; // @[cache_single_port.scala 172:27 200:28]
-  wire  _GEN_1368 = 5'he == cache_state ? 1'h0 : _GEN_1259; // @[cache_single_port.scala 200:28 150:31]
-  wire  _GEN_1369 = 5'he == cache_state ? last : _GEN_1260; // @[cache_single_port.scala 200:28 170:31]
-  wire [127:0] _GEN_1380 = 5'he == cache_state ? data_mem_0_io_data_read_data : _GEN_1296; // @[cache_single_port.scala 200:28 146:43]
-  wire [127:0] _GEN_1381 = 5'he == cache_state ? data_mem_1_io_data_read_data : _GEN_1297; // @[cache_single_port.scala 200:28 146:43]
-  wire [127:0] _GEN_1382 = 5'he == cache_state ? data_mem_2_io_data_read_data : _GEN_1298; // @[cache_single_port.scala 200:28 146:43]
-  wire [127:0] _GEN_1383 = 5'he == cache_state ? data_mem_3_io_data_read_data : _GEN_1299; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_1397 = 5'hd == cache_state ? flush_over : _GEN_1368; // @[cache_single_port.scala 200:28]
-  wire [5:0] _GEN_1398 = 5'hd == cache_state ? cpu_request_addr_index : _GEN_1311; // @[cache_single_port.scala 200:28 141:47]
-  wire  _GEN_1407 = 5'hd == cache_state ? 1'h0 : _GEN_1322; // @[cache_single_port.scala 200:28 143:44]
-  wire [21:0] _GEN_1408 = 5'hd == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_1323; // @[cache_single_port.scala 200:28 145:41]
-  wire [7:0] _GEN_1409 = 5'hd == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_1324; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1410 = 5'hd == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_1325; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1411 = 5'hd == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_1326; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1412 = 5'hd == cache_state ? 1'h0 : _GEN_1327; // @[cache_single_port.scala 200:28 143:44]
-  wire [21:0] _GEN_1413 = 5'hd == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_1328; // @[cache_single_port.scala 200:28 145:41]
-  wire [7:0] _GEN_1414 = 5'hd == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_1329; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1415 = 5'hd == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_1330; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1416 = 5'hd == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_1331; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1417 = 5'hd == cache_state ? 1'h0 : _GEN_1332; // @[cache_single_port.scala 200:28 143:44]
-  wire [21:0] _GEN_1418 = 5'hd == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_1333; // @[cache_single_port.scala 200:28 145:41]
-  wire [7:0] _GEN_1419 = 5'hd == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_1334; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1420 = 5'hd == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_1335; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1421 = 5'hd == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_1336; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1422 = 5'hd == cache_state ? 1'h0 : _GEN_1337; // @[cache_single_port.scala 200:28 143:44]
-  wire [21:0] _GEN_1423 = 5'hd == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_1338; // @[cache_single_port.scala 200:28 145:41]
-  wire [7:0] _GEN_1424 = 5'hd == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_1339; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1425 = 5'hd == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_1340; // @[cache_single_port.scala 200:28 145:41]
-  wire  _GEN_1426 = 5'hd == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_1341; // @[cache_single_port.scala 200:28 145:41]
-  wire [5:0] _GEN_1427 = 5'hd == cache_state ? io_cpu_request_addr[9:4] : _GEN_1342; // @[cache_single_port.scala 200:28 142:48]
-  wire  _GEN_1428 = 5'hd == cache_state ? 1'h0 : _GEN_1343; // @[cache_single_port.scala 200:28 144:45]
-  wire [5:0] _GEN_1429 = 5'hd == cache_state ? io_cpu_request_addr[9:4] : _GEN_1344; // @[cache_single_port.scala 200:28 142:48]
-  wire  _GEN_1430 = 5'hd == cache_state ? 1'h0 : _GEN_1345; // @[cache_single_port.scala 200:28 144:45]
-  wire [5:0] _GEN_1431 = 5'hd == cache_state ? io_cpu_request_addr[9:4] : _GEN_1346; // @[cache_single_port.scala 200:28 142:48]
-  wire  _GEN_1432 = 5'hd == cache_state ? 1'h0 : _GEN_1347; // @[cache_single_port.scala 200:28 144:45]
-  wire [5:0] _GEN_1433 = 5'hd == cache_state ? io_cpu_request_addr[9:4] : _GEN_1348; // @[cache_single_port.scala 200:28 142:48]
-  wire  _GEN_1434 = 5'hd == cache_state ? 1'h0 : _GEN_1349; // @[cache_single_port.scala 200:28 144:45]
-  wire  _GEN_1435 = 5'hd == cache_state ? 1'h0 : _GEN_1350; // @[cache_single_port.scala 153:28 200:28]
-  wire [31:0] _GEN_1437 = 5'hd == cache_state ? cpu_request_addr_reg : _GEN_1352; // @[cache_single_port.scala 200:28 154:32]
-  wire [7:0] _GEN_1439 = 5'hd == cache_state ? 8'hff : _GEN_1354; // @[cache_single_port.scala 200:28 168:31]
-  wire  _GEN_1440 = 5'hd == cache_state ? 1'h0 : _GEN_1355; // @[cache_single_port.scala 167:27 200:28]
-  wire [63:0] _GEN_1443 = 5'hd == cache_state ? 64'h0 : _GEN_1358; // @[cache_single_port.scala 200:28 169:31]
-  wire  _GEN_1445 = 5'hd == cache_state ? 1'h0 : _GEN_1360; // @[cache_single_port.scala 174:27 200:28]
-  wire  _GEN_1446 = 5'hd == cache_state ? 1'h0 : _GEN_1361; // @[cache_single_port.scala 160:28 200:28]
-  wire [1:0] _GEN_1448 = 5'hd == cache_state ? 2'h3 : _GEN_1363; // @[cache_single_port.scala 200:28 163:32]
-  wire [31:0] _GEN_1449 = 5'hd == cache_state ? cpu_request_addr_reg : _GEN_1364; // @[cache_single_port.scala 200:28 161:32]
-  wire [1:0] _GEN_1450 = 5'hd == cache_state ? 2'h3 : _GEN_1365; // @[cache_single_port.scala 200:28 156:32]
-  wire [63:0] _GEN_1451 = 5'hd == cache_state ? 64'h0 : _GEN_1366; // @[cache_single_port.scala 200:28 151:30]
-  wire  _GEN_1452 = 5'hd == cache_state ? 1'h0 : _GEN_1367; // @[cache_single_port.scala 172:27 200:28]
-  wire  _GEN_1453 = 5'hd == cache_state ? last : _GEN_1369; // @[cache_single_port.scala 200:28 170:31]
-  wire [127:0] _GEN_1464 = 5'hd == cache_state ? data_mem_0_io_data_read_data : _GEN_1380; // @[cache_single_port.scala 200:28 146:43]
-  wire [127:0] _GEN_1465 = 5'hd == cache_state ? data_mem_1_io_data_read_data : _GEN_1381; // @[cache_single_port.scala 200:28 146:43]
-  wire [127:0] _GEN_1466 = 5'hd == cache_state ? data_mem_2_io_data_read_data : _GEN_1382; // @[cache_single_port.scala 200:28 146:43]
-  wire [127:0] _GEN_1467 = 5'hd == cache_state ? data_mem_3_io_data_read_data : _GEN_1383; // @[cache_single_port.scala 200:28 146:43]
-  wire  _GEN_1520 = 5'h0 == cache_state | (5'hd == cache_state | (5'he == cache_state | _GEN_1237)); // @[cache_single_port.scala 200:28 155:31]
+  wire [3:0] _GEN_399 = _max_T_4 | ~tag_mem_3_io_tag_read_dirty ? 4'h9 : 4'ha; // @[cache_single_port.scala 493:119 494:68 497:68]
+  wire [31:0] _GEN_400 = _max_T_4 | ~tag_mem_3_io_tag_read_dirty ? _GEN_398 : _writeback_addr_T_7; // @[cache_single_port.scala 493:119 496:72]
+  wire  _GEN_402 = 2'h3 == max | tag_mem_3_io_tag_read_valid; // @[cache_single_port.scala 150:41 487:58 489:79]
+  wire  _GEN_403 = 2'h3 == max ? cpu_request_rw : tag_mem_3_io_tag_read_dirty; // @[cache_single_port.scala 150:41 487:58 490:79]
+  wire [21:0] _GEN_404 = 2'h3 == max ? cpu_request_addr_tag : tag_mem_3_io_tag_read_tag; // @[cache_single_port.scala 150:41 487:58 491:77]
+  wire [7:0] _GEN_405 = 2'h3 == max ? 8'h0 : tag_mem_3_io_tag_read_visit; // @[cache_single_port.scala 150:41 487:58 492:79]
+  wire [3:0] _GEN_406 = 2'h3 == max ? _GEN_399 : _GEN_397; // @[cache_single_port.scala 487:58]
+  wire [31:0] _GEN_407 = 2'h3 == max ? _GEN_400 : _GEN_398; // @[cache_single_port.scala 487:58]
+  wire  _GEN_408 = 2'h0 != max & tag_mem_0_io_tag_read_valid | _T_108; // @[cache_single_port.scala 503:92 504:76]
+  wire  _GEN_409 = 2'h0 != max & tag_mem_0_io_tag_read_valid | _GEN_375; // @[cache_single_port.scala 503:92 505:79]
+  wire  _GEN_410 = 2'h0 != max & tag_mem_0_io_tag_read_valid ? tag_mem_0_io_tag_read_dirty : _GEN_376; // @[cache_single_port.scala 503:92 506:79]
+  wire [7:0] _GEN_411 = 2'h0 != max & tag_mem_0_io_tag_read_valid ? _tag_mem_0_io_tag_write_visit_T_4 : _GEN_378; // @[cache_single_port.scala 503:92 507:79]
+  wire [21:0] _GEN_412 = 2'h0 != max & tag_mem_0_io_tag_read_valid ? tag_mem_0_io_tag_read_tag : _GEN_377; // @[cache_single_port.scala 503:92 508:77]
+  wire  _GEN_413 = 2'h1 != max & tag_mem_1_io_tag_read_valid | _T_112; // @[cache_single_port.scala 503:92 504:76]
+  wire  _GEN_414 = 2'h1 != max & tag_mem_1_io_tag_read_valid | _GEN_384; // @[cache_single_port.scala 503:92 505:79]
+  wire  _GEN_415 = 2'h1 != max & tag_mem_1_io_tag_read_valid ? tag_mem_1_io_tag_read_dirty : _GEN_385; // @[cache_single_port.scala 503:92 506:79]
+  wire [7:0] _GEN_416 = 2'h1 != max & tag_mem_1_io_tag_read_valid ? _tag_mem_1_io_tag_write_visit_T_4 : _GEN_387; // @[cache_single_port.scala 503:92 507:79]
+  wire [21:0] _GEN_417 = 2'h1 != max & tag_mem_1_io_tag_read_valid ? tag_mem_1_io_tag_read_tag : _GEN_386; // @[cache_single_port.scala 503:92 508:77]
+  wire  _GEN_418 = 2'h2 != max & tag_mem_2_io_tag_read_valid | _T_116; // @[cache_single_port.scala 503:92 504:76]
+  wire  _GEN_419 = 2'h2 != max & tag_mem_2_io_tag_read_valid | _GEN_393; // @[cache_single_port.scala 503:92 505:79]
+  wire  _GEN_420 = 2'h2 != max & tag_mem_2_io_tag_read_valid ? tag_mem_2_io_tag_read_dirty : _GEN_394; // @[cache_single_port.scala 503:92 506:79]
+  wire [7:0] _GEN_421 = 2'h2 != max & tag_mem_2_io_tag_read_valid ? _tag_mem_2_io_tag_write_visit_T_4 : _GEN_396; // @[cache_single_port.scala 503:92 507:79]
+  wire [21:0] _GEN_422 = 2'h2 != max & tag_mem_2_io_tag_read_valid ? tag_mem_2_io_tag_read_tag : _GEN_395; // @[cache_single_port.scala 503:92 508:77]
+  wire  _GEN_423 = 2'h3 != max & tag_mem_3_io_tag_read_valid | _T_120; // @[cache_single_port.scala 503:92 504:76]
+  wire  _GEN_424 = 2'h3 != max & tag_mem_3_io_tag_read_valid | _GEN_402; // @[cache_single_port.scala 503:92 505:79]
+  wire  _GEN_425 = 2'h3 != max & tag_mem_3_io_tag_read_valid ? tag_mem_3_io_tag_read_dirty : _GEN_403; // @[cache_single_port.scala 503:92 506:79]
+  wire [7:0] _GEN_426 = 2'h3 != max & tag_mem_3_io_tag_read_valid ? _tag_mem_3_io_tag_write_visit_T_4 : _GEN_405; // @[cache_single_port.scala 503:92 507:79]
+  wire [21:0] _GEN_427 = 2'h3 != max & tag_mem_3_io_tag_read_valid ? tag_mem_3_io_tag_read_tag : _GEN_404; // @[cache_single_port.scala 503:92 508:77]
+  wire  _GEN_428 = (is_match_0 | is_match_1 | is_match_2 | is_match_3) & _T_92; // @[cache_single_port.scala 155:31 407:51]
+  wire [63:0] _GEN_429 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_180 : 64'h0; // @[cache_single_port.scala 156:30 407:51]
+  wire [3:0] _GEN_430 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_362 : _GEN_406; // @[cache_single_port.scala 407:51]
+  wire  _GEN_431 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_189 : _GEN_410; // @[cache_single_port.scala 407:51]
+  wire [21:0] _GEN_432 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? tag_mem_0_io_tag_read_tag : _GEN_412; // @[cache_single_port.scala 407:51 429:69]
+  wire  _GEN_433 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_186 : _GEN_408; // @[cache_single_port.scala 407:51]
+  wire [7:0] _GEN_434 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_187 : _GEN_411; // @[cache_single_port.scala 407:51]
+  wire  _GEN_435 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_186 : _GEN_409; // @[cache_single_port.scala 407:51]
+  wire  _GEN_436 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_197 : _GEN_415; // @[cache_single_port.scala 407:51]
+  wire [21:0] _GEN_437 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? tag_mem_1_io_tag_read_tag : _GEN_417; // @[cache_single_port.scala 407:51 429:69]
+  wire  _GEN_438 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_194 : _GEN_413; // @[cache_single_port.scala 407:51]
+  wire [7:0] _GEN_439 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_195 : _GEN_416; // @[cache_single_port.scala 407:51]
+  wire  _GEN_440 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_194 : _GEN_414; // @[cache_single_port.scala 407:51]
+  wire  _GEN_441 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_205 : _GEN_420; // @[cache_single_port.scala 407:51]
+  wire [21:0] _GEN_442 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? tag_mem_2_io_tag_read_tag : _GEN_422; // @[cache_single_port.scala 407:51 429:69]
+  wire  _GEN_443 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_202 : _GEN_418; // @[cache_single_port.scala 407:51]
+  wire [7:0] _GEN_444 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_203 : _GEN_421; // @[cache_single_port.scala 407:51]
+  wire  _GEN_445 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_202 : _GEN_419; // @[cache_single_port.scala 407:51]
+  wire  _GEN_446 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_213 : _GEN_425; // @[cache_single_port.scala 407:51]
+  wire [21:0] _GEN_447 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? tag_mem_3_io_tag_read_tag : _GEN_427; // @[cache_single_port.scala 407:51 429:69]
+  wire  _GEN_448 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_210 : _GEN_423; // @[cache_single_port.scala 407:51]
+  wire [7:0] _GEN_449 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_211 : _GEN_426; // @[cache_single_port.scala 407:51]
+  wire  _GEN_450 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_210 : _GEN_424; // @[cache_single_port.scala 407:51]
+  wire  _GEN_451 = (is_match_0 | is_match_1 | is_match_2 | is_match_3) & _GEN_342; // @[cache_single_port.scala 149:45 407:51]
+  wire [127:0] _GEN_464 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_355 : data_mem_0_io_data_read_data; // @[cache_single_port.scala 151:43 407:51]
+  wire  _GEN_465 = (is_match_0 | is_match_1 | is_match_2 | is_match_3) & _GEN_356; // @[cache_single_port.scala 149:45 407:51]
+  wire [127:0] _GEN_466 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_357 : data_mem_1_io_data_read_data; // @[cache_single_port.scala 151:43 407:51]
+  wire  _GEN_467 = (is_match_0 | is_match_1 | is_match_2 | is_match_3) & _GEN_358; // @[cache_single_port.scala 149:45 407:51]
+  wire [127:0] _GEN_468 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_359 : data_mem_2_io_data_read_data; // @[cache_single_port.scala 151:43 407:51]
+  wire  _GEN_469 = (is_match_0 | is_match_1 | is_match_2 | is_match_3) & _GEN_360; // @[cache_single_port.scala 149:45 407:51]
+  wire [127:0] _GEN_470 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? _GEN_361 : data_mem_3_io_data_read_data; // @[cache_single_port.scala 151:43 407:51]
+  wire [1:0] _GEN_479 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? replace : max; // @[cache_single_port.scala 114:30 407:51]
+  wire [31:0] _GEN_480 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? refill_addr : _refill_addr_T_1; // @[cache_single_port.scala 115:34 407:51 484:45]
+  wire [31:0] _GEN_481 = is_match_0 | is_match_1 | is_match_2 | is_match_3 ? writeback_addr : _GEN_407; // @[cache_single_port.scala 116:37 407:51]
+  wire [3:0] _GEN_482 = io_mem_io_ar_ready ? 4'h8 : 4'h9; // @[cache_single_port.scala 521:36 523:49 524:44]
+  wire [127:0] _GEN_487 = 2'h0 == replace ? _data_mem_0_io_data_write_data_T : data_mem_0_io_data_read_data; // @[cache_single_port.scala 151:43 534:62 537:80]
+  wire [127:0] _GEN_493 = 2'h1 == replace ? _data_mem_0_io_data_write_data_T : data_mem_1_io_data_read_data; // @[cache_single_port.scala 151:43 534:62 537:80]
+  wire [127:0] _GEN_499 = 2'h2 == replace ? _data_mem_0_io_data_write_data_T : data_mem_2_io_data_read_data; // @[cache_single_port.scala 151:43 534:62 537:80]
+  wire [127:0] _GEN_505 = 2'h3 == replace ? _data_mem_0_io_data_write_data_T : data_mem_3_io_data_read_data; // @[cache_single_port.scala 151:43 534:62 537:80]
+  wire [127:0] _GEN_509 = io_mem_io_r_valid ? _GEN_487 : data_mem_0_io_data_read_data; // @[cache_single_port.scala 151:43 532:48]
+  wire  _GEN_510 = io_mem_io_r_valid & _T_141; // @[cache_single_port.scala 149:45 532:48]
+  wire [127:0] _GEN_511 = io_mem_io_r_valid ? _GEN_493 : data_mem_1_io_data_read_data; // @[cache_single_port.scala 151:43 532:48]
+  wire  _GEN_512 = io_mem_io_r_valid & _T_144; // @[cache_single_port.scala 149:45 532:48]
+  wire [127:0] _GEN_513 = io_mem_io_r_valid ? _GEN_499 : data_mem_2_io_data_read_data; // @[cache_single_port.scala 151:43 532:48]
+  wire  _GEN_514 = io_mem_io_r_valid & _T_147; // @[cache_single_port.scala 149:45 532:48]
+  wire [127:0] _GEN_515 = io_mem_io_r_valid ? _GEN_505 : data_mem_3_io_data_read_data; // @[cache_single_port.scala 151:43 532:48]
+  wire  _GEN_516 = io_mem_io_r_valid & _T_150; // @[cache_single_port.scala 149:45 532:48]
+  wire [3:0] _GEN_517 = io_mem_io_r_bits_last ? 4'h6 : 4'h8; // @[cache_single_port.scala 531:36 545:52 546:44]
+  wire  _GEN_518 = io_mem_io_r_bits_last ? 1'h0 : _GEN_0; // @[cache_single_port.scala 545:52 547:39]
+  wire [3:0] _GEN_519 = io_mem_io_aw_ready ? 4'h7 : 4'ha; // @[cache_single_port.scala 554:36 555:49 556:44]
+  wire [63:0] _GEN_522 = _T_141 ? _GEN_137 : 64'h0; // @[cache_single_port.scala 174:31 567:54 569:63]
+  wire [63:0] _GEN_525 = _T_144 ? _GEN_137 : _GEN_522; // @[cache_single_port.scala 567:54 569:63]
+  wire [63:0] _GEN_528 = _T_147 ? _GEN_137 : _GEN_525; // @[cache_single_port.scala 567:54 569:63]
+  wire [63:0] _GEN_531 = _T_150 ? _GEN_137 : _GEN_528; // @[cache_single_port.scala 567:54 569:63]
+  wire [3:0] _GEN_532 = last ? 4'hb : 4'h7; // @[cache_single_port.scala 572:35 562:36 573:44]
+  wire [3:0] _GEN_533 = io_mem_io_b_valid ? 4'h9 : 4'hb; // @[cache_single_port.scala 579:36 580:48 581:44]
+  wire [3:0] _GEN_535 = 5'hb == cache_state ? _GEN_533 : 4'h0; // @[cache_single_port.scala 205:28]
+  wire [3:0] _GEN_536 = 5'h7 == cache_state ? _GEN_532 : _GEN_535; // @[cache_single_port.scala 205:28]
+  wire [63:0] _GEN_542 = 5'h7 == cache_state ? _GEN_531 : 64'h0; // @[cache_single_port.scala 205:28 174:31]
+  wire  _GEN_543 = 5'h7 == cache_state ? _GEN_151 : _GEN_0; // @[cache_single_port.scala 205:28]
+  wire  _GEN_544 = 5'h7 == cache_state ? 1'h0 : 5'hb == cache_state; // @[cache_single_port.scala 179:27 205:28]
+  wire [31:0] _GEN_547 = 5'ha == cache_state ? writeback_addr : cpu_request_addr_reg; // @[cache_single_port.scala 205:28 159:32 553:48]
+  wire [3:0] _GEN_548 = 5'ha == cache_state ? _GEN_519 : _GEN_536; // @[cache_single_port.scala 205:28]
+  wire  _GEN_550 = 5'ha == cache_state ? 1'h0 : 5'h7 == cache_state; // @[cache_single_port.scala 172:27 205:28]
+  wire [63:0] _GEN_554 = 5'ha == cache_state ? 64'h0 : _GEN_542; // @[cache_single_port.scala 205:28 174:31]
+  wire  _GEN_555 = 5'ha == cache_state ? _GEN_0 : _GEN_543; // @[cache_single_port.scala 205:28]
+  wire  _GEN_556 = 5'ha == cache_state ? 1'h0 : _GEN_544; // @[cache_single_port.scala 179:27 205:28]
+  wire [3:0] _GEN_558 = 5'h8 == cache_state ? _GEN_517 : _GEN_548; // @[cache_single_port.scala 205:28]
+  wire [127:0] _GEN_561 = 5'h8 == cache_state ? _GEN_509 : data_mem_0_io_data_read_data; // @[cache_single_port.scala 205:28 151:43]
+  wire [127:0] _GEN_563 = 5'h8 == cache_state ? _GEN_511 : data_mem_1_io_data_read_data; // @[cache_single_port.scala 205:28 151:43]
+  wire [127:0] _GEN_565 = 5'h8 == cache_state ? _GEN_513 : data_mem_2_io_data_read_data; // @[cache_single_port.scala 205:28 151:43]
+  wire [127:0] _GEN_567 = 5'h8 == cache_state ? _GEN_515 : data_mem_3_io_data_read_data; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_570 = 5'h8 == cache_state ? _GEN_518 : _GEN_555; // @[cache_single_port.scala 205:28]
+  wire  _GEN_571 = 5'h8 == cache_state ? 1'h0 : 5'ha == cache_state; // @[cache_single_port.scala 158:28 205:28]
+  wire [31:0] _GEN_573 = 5'h8 == cache_state ? cpu_request_addr_reg : _GEN_547; // @[cache_single_port.scala 205:28 159:32]
+  wire  _GEN_574 = 5'h8 == cache_state ? 1'h0 : _GEN_550; // @[cache_single_port.scala 172:27 205:28]
+  wire [63:0] _GEN_576 = 5'h8 == cache_state ? 64'h0 : _GEN_554; // @[cache_single_port.scala 205:28 174:31]
+  wire  _GEN_577 = 5'h8 == cache_state ? 1'h0 : _GEN_556; // @[cache_single_port.scala 179:27 205:28]
+  wire [3:0] _GEN_580 = 5'h9 == cache_state ? _GEN_482 : _GEN_558; // @[cache_single_port.scala 205:28]
+  wire [31:0] _GEN_581 = 5'h9 == cache_state ? refill_addr : cpu_request_addr_reg; // @[cache_single_port.scala 205:28 166:32 522:48]
+  wire  _GEN_582 = 5'h9 == cache_state ? 1'h0 : 5'h8 == cache_state; // @[cache_single_port.scala 177:27 205:28]
+  wire [127:0] _GEN_585 = 5'h9 == cache_state ? data_mem_0_io_data_read_data : _GEN_561; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_586 = 5'h9 == cache_state ? 1'h0 : 5'h8 == cache_state & _GEN_510; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_587 = 5'h9 == cache_state ? data_mem_1_io_data_read_data : _GEN_563; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_588 = 5'h9 == cache_state ? 1'h0 : 5'h8 == cache_state & _GEN_512; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_589 = 5'h9 == cache_state ? data_mem_2_io_data_read_data : _GEN_565; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_590 = 5'h9 == cache_state ? 1'h0 : 5'h8 == cache_state & _GEN_514; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_591 = 5'h9 == cache_state ? data_mem_3_io_data_read_data : _GEN_567; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_592 = 5'h9 == cache_state ? 1'h0 : 5'h8 == cache_state & _GEN_516; // @[cache_single_port.scala 205:28 149:45]
+  wire  _GEN_594 = 5'h9 == cache_state ? _GEN_0 : _GEN_570; // @[cache_single_port.scala 205:28]
+  wire  _GEN_595 = 5'h9 == cache_state ? 1'h0 : _GEN_571; // @[cache_single_port.scala 158:28 205:28]
+  wire [31:0] _GEN_597 = 5'h9 == cache_state ? cpu_request_addr_reg : _GEN_573; // @[cache_single_port.scala 205:28 159:32]
+  wire  _GEN_598 = 5'h9 == cache_state ? 1'h0 : _GEN_574; // @[cache_single_port.scala 172:27 205:28]
+  wire [63:0] _GEN_600 = 5'h9 == cache_state ? 64'h0 : _GEN_576; // @[cache_single_port.scala 205:28 174:31]
+  wire  _GEN_601 = 5'h9 == cache_state ? 1'h0 : _GEN_577; // @[cache_single_port.scala 179:27 205:28]
+  wire [3:0] _GEN_603 = 5'hc == cache_state ? 4'h0 : _GEN_580; // @[cache_single_port.scala 205:28 515:36]
+  wire  _GEN_604 = 5'hc == cache_state ? 1'h0 : 5'h9 == cache_state; // @[cache_single_port.scala 165:28 205:28]
+  wire [31:0] _GEN_606 = 5'hc == cache_state ? cpu_request_addr_reg : _GEN_581; // @[cache_single_port.scala 205:28 166:32]
+  wire  _GEN_607 = 5'hc == cache_state ? 1'h0 : _GEN_582; // @[cache_single_port.scala 177:27 205:28]
+  wire [127:0] _GEN_610 = 5'hc == cache_state ? data_mem_0_io_data_read_data : _GEN_585; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_611 = 5'hc == cache_state ? 1'h0 : _GEN_586; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_612 = 5'hc == cache_state ? data_mem_1_io_data_read_data : _GEN_587; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_613 = 5'hc == cache_state ? 1'h0 : _GEN_588; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_614 = 5'hc == cache_state ? data_mem_2_io_data_read_data : _GEN_589; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_615 = 5'hc == cache_state ? 1'h0 : _GEN_590; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_616 = 5'hc == cache_state ? data_mem_3_io_data_read_data : _GEN_591; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_617 = 5'hc == cache_state ? 1'h0 : _GEN_592; // @[cache_single_port.scala 205:28 149:45]
+  wire  _GEN_619 = 5'hc == cache_state ? _GEN_0 : _GEN_594; // @[cache_single_port.scala 205:28]
+  wire  _GEN_620 = 5'hc == cache_state ? 1'h0 : _GEN_595; // @[cache_single_port.scala 158:28 205:28]
+  wire [31:0] _GEN_622 = 5'hc == cache_state ? cpu_request_addr_reg : _GEN_597; // @[cache_single_port.scala 205:28 159:32]
+  wire  _GEN_623 = 5'hc == cache_state ? 1'h0 : _GEN_598; // @[cache_single_port.scala 172:27 205:28]
+  wire [63:0] _GEN_625 = 5'hc == cache_state ? 64'h0 : _GEN_600; // @[cache_single_port.scala 205:28 174:31]
+  wire  _GEN_626 = 5'hc == cache_state ? 1'h0 : _GEN_601; // @[cache_single_port.scala 179:27 205:28]
+  wire  _GEN_632 = 5'h6 == cache_state ? _GEN_428 : 5'hc == cache_state; // @[cache_single_port.scala 205:28]
+  wire [63:0] _GEN_633 = 5'h6 == cache_state ? _GEN_429 : 64'h0; // @[cache_single_port.scala 205:28 156:30]
+  wire [3:0] _GEN_634 = 5'h6 == cache_state ? _GEN_430 : _GEN_603; // @[cache_single_port.scala 205:28]
+  wire  _GEN_635 = 5'h6 == cache_state ? _GEN_431 : tag_mem_0_io_tag_read_dirty; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_636 = 5'h6 == cache_state ? _GEN_432 : tag_mem_0_io_tag_read_tag; // @[cache_single_port.scala 205:28 150:41]
+  wire [7:0] _GEN_638 = 5'h6 == cache_state ? _GEN_434 : tag_mem_0_io_tag_read_visit; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_639 = 5'h6 == cache_state ? _GEN_435 : tag_mem_0_io_tag_read_valid; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_640 = 5'h6 == cache_state ? _GEN_436 : tag_mem_1_io_tag_read_dirty; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_641 = 5'h6 == cache_state ? _GEN_437 : tag_mem_1_io_tag_read_tag; // @[cache_single_port.scala 205:28 150:41]
+  wire [7:0] _GEN_643 = 5'h6 == cache_state ? _GEN_439 : tag_mem_1_io_tag_read_visit; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_644 = 5'h6 == cache_state ? _GEN_440 : tag_mem_1_io_tag_read_valid; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_645 = 5'h6 == cache_state ? _GEN_441 : tag_mem_2_io_tag_read_dirty; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_646 = 5'h6 == cache_state ? _GEN_442 : tag_mem_2_io_tag_read_tag; // @[cache_single_port.scala 205:28 150:41]
+  wire [7:0] _GEN_648 = 5'h6 == cache_state ? _GEN_444 : tag_mem_2_io_tag_read_visit; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_649 = 5'h6 == cache_state ? _GEN_445 : tag_mem_2_io_tag_read_valid; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_650 = 5'h6 == cache_state ? _GEN_446 : tag_mem_3_io_tag_read_dirty; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_651 = 5'h6 == cache_state ? _GEN_447 : tag_mem_3_io_tag_read_tag; // @[cache_single_port.scala 205:28 150:41]
+  wire [7:0] _GEN_653 = 5'h6 == cache_state ? _GEN_449 : tag_mem_3_io_tag_read_visit; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_654 = 5'h6 == cache_state ? _GEN_450 : tag_mem_3_io_tag_read_valid; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_655 = 5'h6 == cache_state ? _GEN_451 : _GEN_611; // @[cache_single_port.scala 205:28]
+  wire [127:0] _GEN_668 = 5'h6 == cache_state ? _GEN_464 : _GEN_610; // @[cache_single_port.scala 205:28]
+  wire  _GEN_669 = 5'h6 == cache_state ? _GEN_465 : _GEN_613; // @[cache_single_port.scala 205:28]
+  wire [127:0] _GEN_670 = 5'h6 == cache_state ? _GEN_466 : _GEN_612; // @[cache_single_port.scala 205:28]
+  wire  _GEN_671 = 5'h6 == cache_state ? _GEN_467 : _GEN_615; // @[cache_single_port.scala 205:28]
+  wire [127:0] _GEN_672 = 5'h6 == cache_state ? _GEN_468 : _GEN_614; // @[cache_single_port.scala 205:28]
+  wire  _GEN_673 = 5'h6 == cache_state ? _GEN_469 : _GEN_617; // @[cache_single_port.scala 205:28]
+  wire [127:0] _GEN_674 = 5'h6 == cache_state ? _GEN_470 : _GEN_616; // @[cache_single_port.scala 205:28]
+  wire [1:0] _GEN_683 = 5'h6 == cache_state ? _GEN_479 : replace; // @[cache_single_port.scala 205:28 114:30]
+  wire [31:0] _GEN_684 = 5'h6 == cache_state ? _GEN_480 : refill_addr; // @[cache_single_port.scala 205:28 115:34]
+  wire [31:0] _GEN_685 = 5'h6 == cache_state ? _GEN_481 : writeback_addr; // @[cache_single_port.scala 205:28 116:37]
+  wire  _GEN_686 = 5'h6 == cache_state ? 1'h0 : _GEN_604; // @[cache_single_port.scala 165:28 205:28]
+  wire [31:0] _GEN_688 = 5'h6 == cache_state ? cpu_request_addr_reg : _GEN_606; // @[cache_single_port.scala 205:28 166:32]
+  wire  _GEN_689 = 5'h6 == cache_state ? 1'h0 : _GEN_607; // @[cache_single_port.scala 177:27 205:28]
+  wire  _GEN_691 = 5'h6 == cache_state ? _GEN_0 : _GEN_619; // @[cache_single_port.scala 205:28]
+  wire  _GEN_692 = 5'h6 == cache_state ? 1'h0 : _GEN_620; // @[cache_single_port.scala 158:28 205:28]
+  wire [31:0] _GEN_694 = 5'h6 == cache_state ? cpu_request_addr_reg : _GEN_622; // @[cache_single_port.scala 205:28 159:32]
+  wire  _GEN_695 = 5'h6 == cache_state ? 1'h0 : _GEN_623; // @[cache_single_port.scala 172:27 205:28]
+  wire [63:0] _GEN_697 = 5'h6 == cache_state ? 64'h0 : _GEN_625; // @[cache_single_port.scala 205:28 174:31]
+  wire  _GEN_698 = 5'h6 == cache_state ? 1'h0 : _GEN_626; // @[cache_single_port.scala 179:27 205:28]
+  wire  _GEN_699 = 5'h5 == cache_state | _GEN_698; // @[cache_single_port.scala 205:28 391:43]
+  wire  _GEN_700 = 5'h5 == cache_state ? io_mem_io_b_valid : _GEN_632; // @[cache_single_port.scala 205:28]
+  wire [3:0] _GEN_701 = 5'h5 == cache_state ? {{1'd0}, _GEN_170} : _GEN_634; // @[cache_single_port.scala 205:28]
+  wire [63:0] _GEN_707 = 5'h5 == cache_state ? 64'h0 : _GEN_633; // @[cache_single_port.scala 205:28 156:30]
+  wire  _GEN_708 = 5'h5 == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_635; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_709 = 5'h5 == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_636; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_710 = 5'h5 == cache_state ? 1'h0 : 5'h6 == cache_state & _GEN_433; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_711 = 5'h5 == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_638; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_712 = 5'h5 == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_639; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_713 = 5'h5 == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_640; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_714 = 5'h5 == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_641; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_715 = 5'h5 == cache_state ? 1'h0 : 5'h6 == cache_state & _GEN_438; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_716 = 5'h5 == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_643; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_717 = 5'h5 == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_644; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_718 = 5'h5 == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_645; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_719 = 5'h5 == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_646; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_720 = 5'h5 == cache_state ? 1'h0 : 5'h6 == cache_state & _GEN_443; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_721 = 5'h5 == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_648; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_722 = 5'h5 == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_649; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_723 = 5'h5 == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_650; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_724 = 5'h5 == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_651; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_725 = 5'h5 == cache_state ? 1'h0 : 5'h6 == cache_state & _GEN_448; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_726 = 5'h5 == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_653; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_727 = 5'h5 == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_654; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_728 = 5'h5 == cache_state ? 1'h0 : _GEN_655; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_741 = 5'h5 == cache_state ? data_mem_0_io_data_read_data : _GEN_668; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_742 = 5'h5 == cache_state ? 1'h0 : _GEN_669; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_743 = 5'h5 == cache_state ? data_mem_1_io_data_read_data : _GEN_670; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_744 = 5'h5 == cache_state ? 1'h0 : _GEN_671; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_745 = 5'h5 == cache_state ? data_mem_2_io_data_read_data : _GEN_672; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_746 = 5'h5 == cache_state ? 1'h0 : _GEN_673; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_747 = 5'h5 == cache_state ? data_mem_3_io_data_read_data : _GEN_674; // @[cache_single_port.scala 205:28 151:43]
+  wire [1:0] _GEN_756 = 5'h5 == cache_state ? replace : _GEN_683; // @[cache_single_port.scala 205:28 114:30]
+  wire [31:0] _GEN_757 = 5'h5 == cache_state ? refill_addr : _GEN_684; // @[cache_single_port.scala 205:28 115:34]
+  wire [31:0] _GEN_758 = 5'h5 == cache_state ? writeback_addr : _GEN_685; // @[cache_single_port.scala 205:28 116:37]
+  wire  _GEN_759 = 5'h5 == cache_state ? 1'h0 : _GEN_686; // @[cache_single_port.scala 165:28 205:28]
+  wire [31:0] _GEN_761 = 5'h5 == cache_state ? cpu_request_addr_reg : _GEN_688; // @[cache_single_port.scala 205:28 166:32]
+  wire  _GEN_762 = 5'h5 == cache_state ? 1'h0 : _GEN_689; // @[cache_single_port.scala 177:27 205:28]
+  wire  _GEN_764 = 5'h5 == cache_state ? _GEN_0 : _GEN_691; // @[cache_single_port.scala 205:28]
+  wire  _GEN_765 = 5'h5 == cache_state ? 1'h0 : _GEN_692; // @[cache_single_port.scala 158:28 205:28]
+  wire [31:0] _GEN_767 = 5'h5 == cache_state ? cpu_request_addr_reg : _GEN_694; // @[cache_single_port.scala 205:28 159:32]
+  wire  _GEN_768 = 5'h5 == cache_state ? 1'h0 : _GEN_695; // @[cache_single_port.scala 172:27 205:28]
+  wire [63:0] _GEN_770 = 5'h5 == cache_state ? 64'h0 : _GEN_697; // @[cache_single_port.scala 205:28 174:31]
+  wire  _GEN_771 = 5'h4 == cache_state | _GEN_768; // @[cache_single_port.scala 205:28 380:43]
+  wire  _GEN_772 = 5'h4 == cache_state | last; // @[cache_single_port.scala 205:28 175:31 381:47]
+  wire [63:0] _GEN_773 = 5'h4 == cache_state ? cpu_request_data : _GEN_770; // @[cache_single_port.scala 205:28 382:47]
+  wire [7:0] _GEN_774 = 5'h4 == cache_state ? cpu_request_mask : 8'hff; // @[cache_single_port.scala 205:28 383:47]
+  wire [3:0] _GEN_775 = 5'h4 == cache_state ? {{1'd0}, _GEN_168} : _GEN_701; // @[cache_single_port.scala 205:28]
+  wire  _GEN_776 = 5'h4 == cache_state ? 1'h0 : _GEN_699; // @[cache_single_port.scala 179:27 205:28]
+  wire  _GEN_777 = 5'h4 == cache_state ? 1'h0 : _GEN_700; // @[cache_single_port.scala 205:28 155:31]
+  wire [63:0] _GEN_783 = 5'h4 == cache_state ? 64'h0 : _GEN_707; // @[cache_single_port.scala 205:28 156:30]
+  wire  _GEN_784 = 5'h4 == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_708; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_785 = 5'h4 == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_709; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_786 = 5'h4 == cache_state ? 1'h0 : _GEN_710; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_787 = 5'h4 == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_711; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_788 = 5'h4 == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_712; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_789 = 5'h4 == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_713; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_790 = 5'h4 == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_714; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_791 = 5'h4 == cache_state ? 1'h0 : _GEN_715; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_792 = 5'h4 == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_716; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_793 = 5'h4 == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_717; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_794 = 5'h4 == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_718; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_795 = 5'h4 == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_719; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_796 = 5'h4 == cache_state ? 1'h0 : _GEN_720; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_797 = 5'h4 == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_721; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_798 = 5'h4 == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_722; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_799 = 5'h4 == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_723; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_800 = 5'h4 == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_724; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_801 = 5'h4 == cache_state ? 1'h0 : _GEN_725; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_802 = 5'h4 == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_726; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_803 = 5'h4 == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_727; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_804 = 5'h4 == cache_state ? 1'h0 : _GEN_728; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_817 = 5'h4 == cache_state ? data_mem_0_io_data_read_data : _GEN_741; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_818 = 5'h4 == cache_state ? 1'h0 : _GEN_742; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_819 = 5'h4 == cache_state ? data_mem_1_io_data_read_data : _GEN_743; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_820 = 5'h4 == cache_state ? 1'h0 : _GEN_744; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_821 = 5'h4 == cache_state ? data_mem_2_io_data_read_data : _GEN_745; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_822 = 5'h4 == cache_state ? 1'h0 : _GEN_746; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_823 = 5'h4 == cache_state ? data_mem_3_io_data_read_data : _GEN_747; // @[cache_single_port.scala 205:28 151:43]
+  wire [1:0] _GEN_832 = 5'h4 == cache_state ? replace : _GEN_756; // @[cache_single_port.scala 205:28 114:30]
+  wire [31:0] _GEN_833 = 5'h4 == cache_state ? refill_addr : _GEN_757; // @[cache_single_port.scala 205:28 115:34]
+  wire [31:0] _GEN_834 = 5'h4 == cache_state ? writeback_addr : _GEN_758; // @[cache_single_port.scala 205:28 116:37]
+  wire  _GEN_835 = 5'h4 == cache_state ? 1'h0 : _GEN_759; // @[cache_single_port.scala 165:28 205:28]
+  wire [31:0] _GEN_837 = 5'h4 == cache_state ? cpu_request_addr_reg : _GEN_761; // @[cache_single_port.scala 205:28 166:32]
+  wire  _GEN_838 = 5'h4 == cache_state ? 1'h0 : _GEN_762; // @[cache_single_port.scala 177:27 205:28]
+  wire  _GEN_840 = 5'h4 == cache_state ? _GEN_0 : _GEN_764; // @[cache_single_port.scala 205:28]
+  wire  _GEN_841 = 5'h4 == cache_state ? 1'h0 : _GEN_765; // @[cache_single_port.scala 158:28 205:28]
+  wire [31:0] _GEN_843 = 5'h4 == cache_state ? cpu_request_addr_reg : _GEN_767; // @[cache_single_port.scala 205:28 159:32]
+  wire [63:0] _GEN_844 = 5'h3 == cache_state ? io_mem_io_r_bits_data : _GEN_783; // @[cache_single_port.scala 205:28 370:46]
+  wire  _GEN_845 = 5'h3 == cache_state | _GEN_838; // @[cache_single_port.scala 205:28 371:43]
+  wire [3:0] _GEN_846 = 5'h3 == cache_state ? {{2'd0}, _GEN_166} : _GEN_775; // @[cache_single_port.scala 205:28]
+  wire  _GEN_847 = 5'h3 == cache_state ? io_mem_io_r_valid : _GEN_777; // @[cache_single_port.scala 205:28]
+  wire  _GEN_848 = 5'h3 == cache_state ? 1'h0 : _GEN_771; // @[cache_single_port.scala 172:27 205:28]
+  wire  _GEN_849 = 5'h3 == cache_state ? last : _GEN_772; // @[cache_single_port.scala 205:28 175:31]
+  wire [63:0] _GEN_850 = 5'h3 == cache_state ? 64'h0 : _GEN_773; // @[cache_single_port.scala 205:28 174:31]
+  wire [7:0] _GEN_851 = 5'h3 == cache_state ? 8'hff : _GEN_774; // @[cache_single_port.scala 205:28 173:31]
+  wire  _GEN_852 = 5'h3 == cache_state ? 1'h0 : _GEN_776; // @[cache_single_port.scala 179:27 205:28]
+  wire  _GEN_858 = 5'h3 == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_784; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_859 = 5'h3 == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_785; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_860 = 5'h3 == cache_state ? 1'h0 : _GEN_786; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_861 = 5'h3 == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_787; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_862 = 5'h3 == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_788; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_863 = 5'h3 == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_789; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_864 = 5'h3 == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_790; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_865 = 5'h3 == cache_state ? 1'h0 : _GEN_791; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_866 = 5'h3 == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_792; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_867 = 5'h3 == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_793; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_868 = 5'h3 == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_794; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_869 = 5'h3 == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_795; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_870 = 5'h3 == cache_state ? 1'h0 : _GEN_796; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_871 = 5'h3 == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_797; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_872 = 5'h3 == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_798; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_873 = 5'h3 == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_799; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_874 = 5'h3 == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_800; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_875 = 5'h3 == cache_state ? 1'h0 : _GEN_801; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_876 = 5'h3 == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_802; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_877 = 5'h3 == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_803; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_878 = 5'h3 == cache_state ? 1'h0 : _GEN_804; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_891 = 5'h3 == cache_state ? data_mem_0_io_data_read_data : _GEN_817; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_892 = 5'h3 == cache_state ? 1'h0 : _GEN_818; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_893 = 5'h3 == cache_state ? data_mem_1_io_data_read_data : _GEN_819; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_894 = 5'h3 == cache_state ? 1'h0 : _GEN_820; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_895 = 5'h3 == cache_state ? data_mem_2_io_data_read_data : _GEN_821; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_896 = 5'h3 == cache_state ? 1'h0 : _GEN_822; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_897 = 5'h3 == cache_state ? data_mem_3_io_data_read_data : _GEN_823; // @[cache_single_port.scala 205:28 151:43]
+  wire [1:0] _GEN_906 = 5'h3 == cache_state ? replace : _GEN_832; // @[cache_single_port.scala 205:28 114:30]
+  wire [31:0] _GEN_907 = 5'h3 == cache_state ? refill_addr : _GEN_833; // @[cache_single_port.scala 205:28 115:34]
+  wire [31:0] _GEN_908 = 5'h3 == cache_state ? writeback_addr : _GEN_834; // @[cache_single_port.scala 205:28 116:37]
+  wire  _GEN_909 = 5'h3 == cache_state ? 1'h0 : _GEN_835; // @[cache_single_port.scala 165:28 205:28]
+  wire [31:0] _GEN_911 = 5'h3 == cache_state ? cpu_request_addr_reg : _GEN_837; // @[cache_single_port.scala 205:28 166:32]
+  wire  _GEN_913 = 5'h3 == cache_state ? _GEN_0 : _GEN_840; // @[cache_single_port.scala 205:28]
+  wire  _GEN_914 = 5'h3 == cache_state ? 1'h0 : _GEN_841; // @[cache_single_port.scala 158:28 205:28]
+  wire [31:0] _GEN_916 = 5'h3 == cache_state ? cpu_request_addr_reg : _GEN_843; // @[cache_single_port.scala 205:28 159:32]
+  wire  _GEN_917 = 5'h2 == cache_state | _GEN_914; // @[cache_single_port.scala 205:28 357:44]
+  wire  _GEN_918 = 5'h2 == cache_state ? 1'h0 : 1'h1; // @[cache_single_port.scala 205:28 358:47]
+  wire [1:0] _GEN_919 = 5'h2 == cache_state ? cpu_request_accessType : 2'h3; // @[cache_single_port.scala 205:28 161:32 359:48]
+  wire [31:0] _GEN_920 = 5'h2 == cache_state ? cpu_request_addr_reg_origin : _GEN_916; // @[cache_single_port.scala 205:28 360:48]
+  wire [3:0] _GEN_921 = 5'h2 == cache_state ? {{1'd0}, _GEN_165} : _GEN_846; // @[cache_single_port.scala 205:28]
+  wire [63:0] _GEN_922 = 5'h2 == cache_state ? 64'h0 : _GEN_844; // @[cache_single_port.scala 205:28 156:30]
+  wire  _GEN_923 = 5'h2 == cache_state ? 1'h0 : _GEN_845; // @[cache_single_port.scala 177:27 205:28]
+  wire  _GEN_924 = 5'h2 == cache_state ? 1'h0 : _GEN_847; // @[cache_single_port.scala 205:28 155:31]
+  wire  _GEN_925 = 5'h2 == cache_state ? 1'h0 : _GEN_848; // @[cache_single_port.scala 172:27 205:28]
+  wire  _GEN_926 = 5'h2 == cache_state ? last : _GEN_849; // @[cache_single_port.scala 205:28 175:31]
+  wire [63:0] _GEN_927 = 5'h2 == cache_state ? 64'h0 : _GEN_850; // @[cache_single_port.scala 205:28 174:31]
+  wire [7:0] _GEN_928 = 5'h2 == cache_state ? 8'hff : _GEN_851; // @[cache_single_port.scala 205:28 173:31]
+  wire  _GEN_929 = 5'h2 == cache_state ? 1'h0 : _GEN_852; // @[cache_single_port.scala 179:27 205:28]
+  wire  _GEN_935 = 5'h2 == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_858; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_936 = 5'h2 == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_859; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_937 = 5'h2 == cache_state ? 1'h0 : _GEN_860; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_938 = 5'h2 == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_861; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_939 = 5'h2 == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_862; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_940 = 5'h2 == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_863; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_941 = 5'h2 == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_864; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_942 = 5'h2 == cache_state ? 1'h0 : _GEN_865; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_943 = 5'h2 == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_866; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_944 = 5'h2 == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_867; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_945 = 5'h2 == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_868; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_946 = 5'h2 == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_869; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_947 = 5'h2 == cache_state ? 1'h0 : _GEN_870; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_948 = 5'h2 == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_871; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_949 = 5'h2 == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_872; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_950 = 5'h2 == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_873; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_951 = 5'h2 == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_874; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_952 = 5'h2 == cache_state ? 1'h0 : _GEN_875; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_953 = 5'h2 == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_876; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_954 = 5'h2 == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_877; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_955 = 5'h2 == cache_state ? 1'h0 : _GEN_878; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_968 = 5'h2 == cache_state ? data_mem_0_io_data_read_data : _GEN_891; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_969 = 5'h2 == cache_state ? 1'h0 : _GEN_892; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_970 = 5'h2 == cache_state ? data_mem_1_io_data_read_data : _GEN_893; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_971 = 5'h2 == cache_state ? 1'h0 : _GEN_894; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_972 = 5'h2 == cache_state ? data_mem_2_io_data_read_data : _GEN_895; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_973 = 5'h2 == cache_state ? 1'h0 : _GEN_896; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_974 = 5'h2 == cache_state ? data_mem_3_io_data_read_data : _GEN_897; // @[cache_single_port.scala 205:28 151:43]
+  wire [1:0] _GEN_983 = 5'h2 == cache_state ? replace : _GEN_906; // @[cache_single_port.scala 205:28 114:30]
+  wire [31:0] _GEN_984 = 5'h2 == cache_state ? refill_addr : _GEN_907; // @[cache_single_port.scala 205:28 115:34]
+  wire [31:0] _GEN_985 = 5'h2 == cache_state ? writeback_addr : _GEN_908; // @[cache_single_port.scala 205:28 116:37]
+  wire  _GEN_986 = 5'h2 == cache_state ? 1'h0 : _GEN_909; // @[cache_single_port.scala 165:28 205:28]
+  wire [31:0] _GEN_988 = 5'h2 == cache_state ? cpu_request_addr_reg : _GEN_911; // @[cache_single_port.scala 205:28 166:32]
+  wire  _GEN_990 = 5'h2 == cache_state ? _GEN_0 : _GEN_913; // @[cache_single_port.scala 205:28]
+  wire  _GEN_991 = 5'h1 == cache_state | _GEN_986; // @[cache_single_port.scala 205:28 345:44]
+  wire  _GEN_992 = 5'h1 == cache_state ? 1'h0 : 1'h1; // @[cache_single_port.scala 205:28 346:47]
+  wire [1:0] _GEN_993 = 5'h1 == cache_state ? cpu_request_accessType : 2'h3; // @[cache_single_port.scala 205:28 168:32 347:48]
+  wire [31:0] _GEN_994 = 5'h1 == cache_state ? cpu_request_addr_reg_origin : _GEN_988; // @[cache_single_port.scala 205:28 348:48]
+  wire [3:0] _GEN_995 = 5'h1 == cache_state ? {{2'd0}, _GEN_164} : _GEN_921; // @[cache_single_port.scala 205:28]
+  wire  _GEN_996 = 5'h1 == cache_state ? 1'h0 : _GEN_917; // @[cache_single_port.scala 158:28 205:28]
+  wire [1:0] _GEN_998 = 5'h1 == cache_state ? 2'h3 : _GEN_919; // @[cache_single_port.scala 205:28 161:32]
+  wire [31:0] _GEN_999 = 5'h1 == cache_state ? cpu_request_addr_reg : _GEN_920; // @[cache_single_port.scala 205:28 159:32]
+  wire [63:0] _GEN_1000 = 5'h1 == cache_state ? 64'h0 : _GEN_922; // @[cache_single_port.scala 205:28 156:30]
+  wire  _GEN_1001 = 5'h1 == cache_state ? 1'h0 : _GEN_923; // @[cache_single_port.scala 177:27 205:28]
+  wire  _GEN_1002 = 5'h1 == cache_state ? 1'h0 : _GEN_924; // @[cache_single_port.scala 205:28 155:31]
+  wire  _GEN_1003 = 5'h1 == cache_state ? 1'h0 : _GEN_925; // @[cache_single_port.scala 172:27 205:28]
+  wire  _GEN_1004 = 5'h1 == cache_state ? last : _GEN_926; // @[cache_single_port.scala 205:28 175:31]
+  wire [63:0] _GEN_1005 = 5'h1 == cache_state ? 64'h0 : _GEN_927; // @[cache_single_port.scala 205:28 174:31]
+  wire [7:0] _GEN_1006 = 5'h1 == cache_state ? 8'hff : _GEN_928; // @[cache_single_port.scala 205:28 173:31]
+  wire  _GEN_1007 = 5'h1 == cache_state ? 1'h0 : _GEN_929; // @[cache_single_port.scala 179:27 205:28]
+  wire  _GEN_1013 = 5'h1 == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_935; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_1014 = 5'h1 == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_936; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1015 = 5'h1 == cache_state ? 1'h0 : _GEN_937; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_1016 = 5'h1 == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_938; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1017 = 5'h1 == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_939; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1018 = 5'h1 == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_940; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_1019 = 5'h1 == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_941; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1020 = 5'h1 == cache_state ? 1'h0 : _GEN_942; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_1021 = 5'h1 == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_943; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1022 = 5'h1 == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_944; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1023 = 5'h1 == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_945; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_1024 = 5'h1 == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_946; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1025 = 5'h1 == cache_state ? 1'h0 : _GEN_947; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_1026 = 5'h1 == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_948; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1027 = 5'h1 == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_949; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1028 = 5'h1 == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_950; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_1029 = 5'h1 == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_951; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1030 = 5'h1 == cache_state ? 1'h0 : _GEN_952; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_1031 = 5'h1 == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_953; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1032 = 5'h1 == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_954; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1033 = 5'h1 == cache_state ? 1'h0 : _GEN_955; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_1046 = 5'h1 == cache_state ? data_mem_0_io_data_read_data : _GEN_968; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_1047 = 5'h1 == cache_state ? 1'h0 : _GEN_969; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_1048 = 5'h1 == cache_state ? data_mem_1_io_data_read_data : _GEN_970; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_1049 = 5'h1 == cache_state ? 1'h0 : _GEN_971; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_1050 = 5'h1 == cache_state ? data_mem_2_io_data_read_data : _GEN_972; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_1051 = 5'h1 == cache_state ? 1'h0 : _GEN_973; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_1052 = 5'h1 == cache_state ? data_mem_3_io_data_read_data : _GEN_974; // @[cache_single_port.scala 205:28 151:43]
+  wire [1:0] _GEN_1061 = 5'h1 == cache_state ? replace : _GEN_983; // @[cache_single_port.scala 205:28 114:30]
+  wire [31:0] _GEN_1062 = 5'h1 == cache_state ? refill_addr : _GEN_984; // @[cache_single_port.scala 205:28 115:34]
+  wire [31:0] _GEN_1063 = 5'h1 == cache_state ? writeback_addr : _GEN_985; // @[cache_single_port.scala 205:28 116:37]
+  wire  _GEN_1065 = 5'h1 == cache_state ? _GEN_0 : _GEN_990; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1066 = 5'h11 == cache_state | _GEN_1007; // @[cache_single_port.scala 205:28 327:43]
+  wire [4:0] _GEN_1067 = 5'h11 == cache_state ? _GEN_159 : {{1'd0}, _GEN_995}; // @[cache_single_port.scala 205:28]
+  wire [1:0] _GEN_1069 = 5'h11 == cache_state ? _GEN_161 : _GEN_4; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1070 = 5'h11 == cache_state ? _GEN_162 : flush_over; // @[cache_single_port.scala 205:28 191:33]
+  wire  _GEN_1072 = 5'h11 == cache_state ? 1'h0 : _GEN_991; // @[cache_single_port.scala 165:28 205:28]
+  wire [1:0] _GEN_1074 = 5'h11 == cache_state ? 2'h3 : _GEN_993; // @[cache_single_port.scala 205:28 168:32]
+  wire [31:0] _GEN_1075 = 5'h11 == cache_state ? cpu_request_addr_reg : _GEN_994; // @[cache_single_port.scala 205:28 166:32]
+  wire  _GEN_1076 = 5'h11 == cache_state ? 1'h0 : _GEN_996; // @[cache_single_port.scala 158:28 205:28]
+  wire [1:0] _GEN_1078 = 5'h11 == cache_state ? 2'h3 : _GEN_998; // @[cache_single_port.scala 205:28 161:32]
+  wire [31:0] _GEN_1079 = 5'h11 == cache_state ? cpu_request_addr_reg : _GEN_999; // @[cache_single_port.scala 205:28 159:32]
+  wire [63:0] _GEN_1080 = 5'h11 == cache_state ? 64'h0 : _GEN_1000; // @[cache_single_port.scala 205:28 156:30]
+  wire  _GEN_1081 = 5'h11 == cache_state ? 1'h0 : _GEN_1001; // @[cache_single_port.scala 177:27 205:28]
+  wire  _GEN_1082 = 5'h11 == cache_state ? 1'h0 : _GEN_1002; // @[cache_single_port.scala 205:28 155:31]
+  wire  _GEN_1083 = 5'h11 == cache_state ? 1'h0 : _GEN_1003; // @[cache_single_port.scala 172:27 205:28]
+  wire  _GEN_1084 = 5'h11 == cache_state ? last : _GEN_1004; // @[cache_single_port.scala 205:28 175:31]
+  wire [63:0] _GEN_1085 = 5'h11 == cache_state ? 64'h0 : _GEN_1005; // @[cache_single_port.scala 205:28 174:31]
+  wire [7:0] _GEN_1086 = 5'h11 == cache_state ? 8'hff : _GEN_1006; // @[cache_single_port.scala 205:28 173:31]
+  wire  _GEN_1092 = 5'h11 == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_1013; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_1093 = 5'h11 == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_1014; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1094 = 5'h11 == cache_state ? 1'h0 : _GEN_1015; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_1095 = 5'h11 == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_1016; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1096 = 5'h11 == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_1017; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1097 = 5'h11 == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_1018; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_1098 = 5'h11 == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_1019; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1099 = 5'h11 == cache_state ? 1'h0 : _GEN_1020; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_1100 = 5'h11 == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_1021; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1101 = 5'h11 == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_1022; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1102 = 5'h11 == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_1023; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_1103 = 5'h11 == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_1024; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1104 = 5'h11 == cache_state ? 1'h0 : _GEN_1025; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_1105 = 5'h11 == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_1026; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1106 = 5'h11 == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_1027; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1107 = 5'h11 == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_1028; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_1108 = 5'h11 == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_1029; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1109 = 5'h11 == cache_state ? 1'h0 : _GEN_1030; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_1110 = 5'h11 == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_1031; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1111 = 5'h11 == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_1032; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1112 = 5'h11 == cache_state ? 1'h0 : _GEN_1033; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_1125 = 5'h11 == cache_state ? data_mem_0_io_data_read_data : _GEN_1046; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_1126 = 5'h11 == cache_state ? 1'h0 : _GEN_1047; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_1127 = 5'h11 == cache_state ? data_mem_1_io_data_read_data : _GEN_1048; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_1128 = 5'h11 == cache_state ? 1'h0 : _GEN_1049; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_1129 = 5'h11 == cache_state ? data_mem_2_io_data_read_data : _GEN_1050; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_1130 = 5'h11 == cache_state ? 1'h0 : _GEN_1051; // @[cache_single_port.scala 205:28 149:45]
+  wire [127:0] _GEN_1131 = 5'h11 == cache_state ? data_mem_3_io_data_read_data : _GEN_1052; // @[cache_single_port.scala 205:28 151:43]
+  wire [1:0] _GEN_1140 = 5'h11 == cache_state ? replace : _GEN_1061; // @[cache_single_port.scala 205:28 114:30]
+  wire [31:0] _GEN_1141 = 5'h11 == cache_state ? refill_addr : _GEN_1062; // @[cache_single_port.scala 205:28 115:34]
+  wire [31:0] _GEN_1142 = 5'h11 == cache_state ? writeback_addr : _GEN_1063; // @[cache_single_port.scala 205:28 116:37]
+  wire  _GEN_1144 = 5'h11 == cache_state ? _GEN_0 : _GEN_1065; // @[cache_single_port.scala 205:28]
+  wire [5:0] _GEN_1145 = 5'hf == cache_state ? _GEN_119 : io_cpu_request_addr[9:4]; // @[cache_single_port.scala 205:28 147:48]
+  wire  _GEN_1146 = 5'hf == cache_state ? 1'h0 : _GEN_1112; // @[cache_single_port.scala 205:28]
+  wire [5:0] _GEN_1147 = 5'hf == cache_state ? _GEN_121 : io_cpu_request_addr[9:4]; // @[cache_single_port.scala 205:28 147:48]
+  wire  _GEN_1148 = 5'hf == cache_state ? 1'h0 : _GEN_1126; // @[cache_single_port.scala 205:28]
+  wire [5:0] _GEN_1149 = 5'hf == cache_state ? _GEN_123 : io_cpu_request_addr[9:4]; // @[cache_single_port.scala 205:28 147:48]
+  wire  _GEN_1150 = 5'hf == cache_state ? 1'h0 : _GEN_1128; // @[cache_single_port.scala 205:28]
+  wire [5:0] _GEN_1151 = 5'hf == cache_state ? _GEN_125 : io_cpu_request_addr[9:4]; // @[cache_single_port.scala 205:28 147:48]
+  wire  _GEN_1152 = 5'hf == cache_state ? 1'h0 : _GEN_1130; // @[cache_single_port.scala 205:28]
+  wire [4:0] _GEN_1153 = 5'hf == cache_state ? _GEN_150 : _GEN_1067; // @[cache_single_port.scala 205:28]
+  wire [7:0] _GEN_1155 = 5'hf == cache_state ? 8'hff : _GEN_1086; // @[cache_single_port.scala 205:28 312:47]
+  wire  _GEN_1156 = 5'hf == cache_state | _GEN_1083; // @[cache_single_port.scala 205:28 313:43]
+  wire [63:0] _GEN_1159 = 5'hf == cache_state ? _GEN_149 : _GEN_1085; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1160 = 5'hf == cache_state ? _GEN_151 : _GEN_1144; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1161 = 5'hf == cache_state ? 1'h0 : _GEN_1066; // @[cache_single_port.scala 179:27 205:28]
+  wire [1:0] _GEN_1163 = 5'hf == cache_state ? _GEN_4 : _GEN_1069; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1164 = 5'hf == cache_state ? flush_over : _GEN_1070; // @[cache_single_port.scala 205:28 191:33]
+  wire  _GEN_1166 = 5'hf == cache_state ? 1'h0 : _GEN_1072; // @[cache_single_port.scala 165:28 205:28]
+  wire [1:0] _GEN_1168 = 5'hf == cache_state ? 2'h3 : _GEN_1074; // @[cache_single_port.scala 205:28 168:32]
+  wire [31:0] _GEN_1169 = 5'hf == cache_state ? cpu_request_addr_reg : _GEN_1075; // @[cache_single_port.scala 205:28 166:32]
+  wire  _GEN_1170 = 5'hf == cache_state ? 1'h0 : _GEN_1076; // @[cache_single_port.scala 158:28 205:28]
+  wire  _GEN_1171 = 5'hf == cache_state | (5'h11 == cache_state | (5'h1 == cache_state | _GEN_918)); // @[cache_single_port.scala 205:28 160:31]
+  wire [1:0] _GEN_1172 = 5'hf == cache_state ? 2'h3 : _GEN_1078; // @[cache_single_port.scala 205:28 161:32]
+  wire [31:0] _GEN_1173 = 5'hf == cache_state ? cpu_request_addr_reg : _GEN_1079; // @[cache_single_port.scala 205:28 159:32]
+  wire [63:0] _GEN_1174 = 5'hf == cache_state ? 64'h0 : _GEN_1080; // @[cache_single_port.scala 205:28 156:30]
+  wire  _GEN_1175 = 5'hf == cache_state ? 1'h0 : _GEN_1081; // @[cache_single_port.scala 177:27 205:28]
+  wire  _GEN_1176 = 5'hf == cache_state ? 1'h0 : _GEN_1082; // @[cache_single_port.scala 205:28 155:31]
+  wire  _GEN_1177 = 5'hf == cache_state ? last : _GEN_1084; // @[cache_single_port.scala 205:28 175:31]
+  wire  _GEN_1183 = 5'hf == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_1092; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_1184 = 5'hf == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_1093; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1185 = 5'hf == cache_state ? 1'h0 : _GEN_1094; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_1186 = 5'hf == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_1095; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1187 = 5'hf == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_1096; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1188 = 5'hf == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_1097; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_1189 = 5'hf == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_1098; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1190 = 5'hf == cache_state ? 1'h0 : _GEN_1099; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_1191 = 5'hf == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_1100; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1192 = 5'hf == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_1101; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1193 = 5'hf == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_1102; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_1194 = 5'hf == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_1103; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1195 = 5'hf == cache_state ? 1'h0 : _GEN_1104; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_1196 = 5'hf == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_1105; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1197 = 5'hf == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_1106; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1198 = 5'hf == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_1107; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_1199 = 5'hf == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_1108; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1200 = 5'hf == cache_state ? 1'h0 : _GEN_1109; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_1201 = 5'hf == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_1110; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1202 = 5'hf == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_1111; // @[cache_single_port.scala 205:28 150:41]
+  wire [127:0] _GEN_1213 = 5'hf == cache_state ? data_mem_0_io_data_read_data : _GEN_1125; // @[cache_single_port.scala 205:28 151:43]
+  wire [127:0] _GEN_1214 = 5'hf == cache_state ? data_mem_1_io_data_read_data : _GEN_1127; // @[cache_single_port.scala 205:28 151:43]
+  wire [127:0] _GEN_1215 = 5'hf == cache_state ? data_mem_2_io_data_read_data : _GEN_1129; // @[cache_single_port.scala 205:28 151:43]
+  wire [127:0] _GEN_1216 = 5'hf == cache_state ? data_mem_3_io_data_read_data : _GEN_1131; // @[cache_single_port.scala 205:28 151:43]
+  wire [1:0] _GEN_1225 = 5'hf == cache_state ? replace : _GEN_1140; // @[cache_single_port.scala 205:28 114:30]
+  wire [31:0] _GEN_1226 = 5'hf == cache_state ? refill_addr : _GEN_1141; // @[cache_single_port.scala 205:28 115:34]
+  wire [31:0] _GEN_1227 = 5'hf == cache_state ? writeback_addr : _GEN_1142; // @[cache_single_port.scala 205:28 116:37]
+  wire [5:0] _GEN_1228 = 5'h10 == cache_state ? _GEN_119 : _GEN_1145; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1229 = 5'h10 == cache_state ? 1'h0 : _GEN_1146; // @[cache_single_port.scala 205:28]
+  wire [5:0] _GEN_1230 = 5'h10 == cache_state ? _GEN_121 : _GEN_1147; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1231 = 5'h10 == cache_state ? 1'h0 : _GEN_1148; // @[cache_single_port.scala 205:28]
+  wire [5:0] _GEN_1232 = 5'h10 == cache_state ? _GEN_123 : _GEN_1149; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1233 = 5'h10 == cache_state ? 1'h0 : _GEN_1150; // @[cache_single_port.scala 205:28]
+  wire [5:0] _GEN_1234 = 5'h10 == cache_state ? _GEN_125 : _GEN_1151; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1235 = 5'h10 == cache_state ? 1'h0 : _GEN_1152; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1236 = 5'h10 == cache_state | _GEN_1170; // @[cache_single_port.scala 205:28 294:44]
+  wire  _GEN_1237 = 5'h10 == cache_state | _GEN_1171; // @[cache_single_port.scala 205:28 295:47]
+  wire [31:0] _GEN_1238 = 5'h10 == cache_state ? writeback_addr : _GEN_1173; // @[cache_single_port.scala 205:28 296:48]
+  wire [4:0] _GEN_1239 = 5'h10 == cache_state ? _GEN_127 : _GEN_1153; // @[cache_single_port.scala 205:28]
+  wire [7:0] _GEN_1241 = 5'h10 == cache_state ? 8'hff : _GEN_1155; // @[cache_single_port.scala 205:28 173:31]
+  wire  _GEN_1242 = 5'h10 == cache_state ? 1'h0 : _GEN_1156; // @[cache_single_port.scala 172:27 205:28]
+  wire [63:0] _GEN_1245 = 5'h10 == cache_state ? 64'h0 : _GEN_1159; // @[cache_single_port.scala 205:28 174:31]
+  wire  _GEN_1246 = 5'h10 == cache_state ? _GEN_0 : _GEN_1160; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1247 = 5'h10 == cache_state ? 1'h0 : _GEN_1161; // @[cache_single_port.scala 179:27 205:28]
+  wire [1:0] _GEN_1249 = 5'h10 == cache_state ? _GEN_4 : _GEN_1163; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1250 = 5'h10 == cache_state ? flush_over : _GEN_1164; // @[cache_single_port.scala 205:28 191:33]
+  wire  _GEN_1252 = 5'h10 == cache_state ? 1'h0 : _GEN_1166; // @[cache_single_port.scala 165:28 205:28]
+  wire [1:0] _GEN_1254 = 5'h10 == cache_state ? 2'h3 : _GEN_1168; // @[cache_single_port.scala 205:28 168:32]
+  wire [31:0] _GEN_1255 = 5'h10 == cache_state ? cpu_request_addr_reg : _GEN_1169; // @[cache_single_port.scala 205:28 166:32]
+  wire [1:0] _GEN_1256 = 5'h10 == cache_state ? 2'h3 : _GEN_1172; // @[cache_single_port.scala 205:28 161:32]
+  wire [63:0] _GEN_1257 = 5'h10 == cache_state ? 64'h0 : _GEN_1174; // @[cache_single_port.scala 205:28 156:30]
+  wire  _GEN_1258 = 5'h10 == cache_state ? 1'h0 : _GEN_1175; // @[cache_single_port.scala 177:27 205:28]
+  wire  _GEN_1259 = 5'h10 == cache_state ? 1'h0 : _GEN_1176; // @[cache_single_port.scala 205:28 155:31]
+  wire  _GEN_1260 = 5'h10 == cache_state ? last : _GEN_1177; // @[cache_single_port.scala 205:28 175:31]
+  wire  _GEN_1266 = 5'h10 == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_1183; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_1267 = 5'h10 == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_1184; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1268 = 5'h10 == cache_state ? 1'h0 : _GEN_1185; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_1269 = 5'h10 == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_1186; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1270 = 5'h10 == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_1187; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1271 = 5'h10 == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_1188; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_1272 = 5'h10 == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_1189; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1273 = 5'h10 == cache_state ? 1'h0 : _GEN_1190; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_1274 = 5'h10 == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_1191; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1275 = 5'h10 == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_1192; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1276 = 5'h10 == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_1193; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_1277 = 5'h10 == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_1194; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1278 = 5'h10 == cache_state ? 1'h0 : _GEN_1195; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_1279 = 5'h10 == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_1196; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1280 = 5'h10 == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_1197; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1281 = 5'h10 == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_1198; // @[cache_single_port.scala 205:28 150:41]
+  wire [21:0] _GEN_1282 = 5'h10 == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_1199; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1283 = 5'h10 == cache_state ? 1'h0 : _GEN_1200; // @[cache_single_port.scala 205:28 148:44]
+  wire [7:0] _GEN_1284 = 5'h10 == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_1201; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1285 = 5'h10 == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_1202; // @[cache_single_port.scala 205:28 150:41]
+  wire [127:0] _GEN_1296 = 5'h10 == cache_state ? data_mem_0_io_data_read_data : _GEN_1213; // @[cache_single_port.scala 205:28 151:43]
+  wire [127:0] _GEN_1297 = 5'h10 == cache_state ? data_mem_1_io_data_read_data : _GEN_1214; // @[cache_single_port.scala 205:28 151:43]
+  wire [127:0] _GEN_1298 = 5'h10 == cache_state ? data_mem_2_io_data_read_data : _GEN_1215; // @[cache_single_port.scala 205:28 151:43]
+  wire [127:0] _GEN_1299 = 5'h10 == cache_state ? data_mem_3_io_data_read_data : _GEN_1216; // @[cache_single_port.scala 205:28 151:43]
+  wire [1:0] _GEN_1308 = 5'h10 == cache_state ? replace : _GEN_1225; // @[cache_single_port.scala 205:28 114:30]
+  wire [31:0] _GEN_1309 = 5'h10 == cache_state ? refill_addr : _GEN_1226; // @[cache_single_port.scala 205:28 115:34]
+  wire [31:0] _GEN_1310 = 5'h10 == cache_state ? writeback_addr : _GEN_1227; // @[cache_single_port.scala 205:28 116:37]
+  wire [5:0] _GEN_1311 = 5'he == cache_state ? flush_loop : cpu_request_addr_index; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1322 = 5'he == cache_state ? 1'h0 : _GEN_1268; // @[cache_single_port.scala 205:28]
+  wire [21:0] _GEN_1323 = 5'he == cache_state ? _GEN_107 : _GEN_1267; // @[cache_single_port.scala 205:28]
+  wire [7:0] _GEN_1324 = 5'he == cache_state ? _GEN_108 : _GEN_1269; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1325 = 5'he == cache_state ? _GEN_109 : _GEN_1266; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1326 = 5'he == cache_state ? _GEN_96 : _GEN_1270; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1327 = 5'he == cache_state ? 1'h0 : _GEN_1273; // @[cache_single_port.scala 205:28]
+  wire [21:0] _GEN_1328 = 5'he == cache_state ? _GEN_110 : _GEN_1272; // @[cache_single_port.scala 205:28]
+  wire [7:0] _GEN_1329 = 5'he == cache_state ? _GEN_111 : _GEN_1274; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1330 = 5'he == cache_state ? _GEN_112 : _GEN_1271; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1331 = 5'he == cache_state ? _GEN_97 : _GEN_1275; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1332 = 5'he == cache_state ? 1'h0 : _GEN_1278; // @[cache_single_port.scala 205:28]
+  wire [21:0] _GEN_1333 = 5'he == cache_state ? _GEN_113 : _GEN_1277; // @[cache_single_port.scala 205:28]
+  wire [7:0] _GEN_1334 = 5'he == cache_state ? _GEN_114 : _GEN_1279; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1335 = 5'he == cache_state ? _GEN_115 : _GEN_1276; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1336 = 5'he == cache_state ? _GEN_98 : _GEN_1280; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1337 = 5'he == cache_state ? 1'h0 : _GEN_1283; // @[cache_single_port.scala 205:28]
+  wire [21:0] _GEN_1338 = 5'he == cache_state ? _GEN_116 : _GEN_1282; // @[cache_single_port.scala 205:28]
+  wire [7:0] _GEN_1339 = 5'he == cache_state ? _GEN_117 : _GEN_1284; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1340 = 5'he == cache_state ? _GEN_118 : _GEN_1281; // @[cache_single_port.scala 205:28]
+  wire  _GEN_1341 = 5'he == cache_state ? _GEN_99 : _GEN_1285; // @[cache_single_port.scala 205:28]
+  wire [5:0] _GEN_1342 = 5'he == cache_state ? io_cpu_request_addr[9:4] : _GEN_1228; // @[cache_single_port.scala 205:28 147:48]
+  wire  _GEN_1343 = 5'he == cache_state ? 1'h0 : _GEN_1229; // @[cache_single_port.scala 205:28 149:45]
+  wire [5:0] _GEN_1344 = 5'he == cache_state ? io_cpu_request_addr[9:4] : _GEN_1230; // @[cache_single_port.scala 205:28 147:48]
+  wire  _GEN_1345 = 5'he == cache_state ? 1'h0 : _GEN_1231; // @[cache_single_port.scala 205:28 149:45]
+  wire [5:0] _GEN_1346 = 5'he == cache_state ? io_cpu_request_addr[9:4] : _GEN_1232; // @[cache_single_port.scala 205:28 147:48]
+  wire  _GEN_1347 = 5'he == cache_state ? 1'h0 : _GEN_1233; // @[cache_single_port.scala 205:28 149:45]
+  wire [5:0] _GEN_1348 = 5'he == cache_state ? io_cpu_request_addr[9:4] : _GEN_1234; // @[cache_single_port.scala 205:28 147:48]
+  wire  _GEN_1349 = 5'he == cache_state ? 1'h0 : _GEN_1235; // @[cache_single_port.scala 205:28 149:45]
+  wire  _GEN_1350 = 5'he == cache_state ? 1'h0 : _GEN_1236; // @[cache_single_port.scala 158:28 205:28]
+  wire [31:0] _GEN_1352 = 5'he == cache_state ? cpu_request_addr_reg : _GEN_1238; // @[cache_single_port.scala 205:28 159:32]
+  wire [7:0] _GEN_1354 = 5'he == cache_state ? 8'hff : _GEN_1241; // @[cache_single_port.scala 205:28 173:31]
+  wire  _GEN_1355 = 5'he == cache_state ? 1'h0 : _GEN_1242; // @[cache_single_port.scala 172:27 205:28]
+  wire [63:0] _GEN_1358 = 5'he == cache_state ? 64'h0 : _GEN_1245; // @[cache_single_port.scala 205:28 174:31]
+  wire  _GEN_1360 = 5'he == cache_state ? 1'h0 : _GEN_1247; // @[cache_single_port.scala 179:27 205:28]
+  wire  _GEN_1361 = 5'he == cache_state ? 1'h0 : _GEN_1252; // @[cache_single_port.scala 165:28 205:28]
+  wire [1:0] _GEN_1363 = 5'he == cache_state ? 2'h3 : _GEN_1254; // @[cache_single_port.scala 205:28 168:32]
+  wire [31:0] _GEN_1364 = 5'he == cache_state ? cpu_request_addr_reg : _GEN_1255; // @[cache_single_port.scala 205:28 166:32]
+  wire [1:0] _GEN_1365 = 5'he == cache_state ? 2'h3 : _GEN_1256; // @[cache_single_port.scala 205:28 161:32]
+  wire [63:0] _GEN_1366 = 5'he == cache_state ? 64'h0 : _GEN_1257; // @[cache_single_port.scala 205:28 156:30]
+  wire  _GEN_1367 = 5'he == cache_state ? 1'h0 : _GEN_1258; // @[cache_single_port.scala 177:27 205:28]
+  wire  _GEN_1368 = 5'he == cache_state ? 1'h0 : _GEN_1259; // @[cache_single_port.scala 205:28 155:31]
+  wire  _GEN_1369 = 5'he == cache_state ? last : _GEN_1260; // @[cache_single_port.scala 205:28 175:31]
+  wire [127:0] _GEN_1380 = 5'he == cache_state ? data_mem_0_io_data_read_data : _GEN_1296; // @[cache_single_port.scala 205:28 151:43]
+  wire [127:0] _GEN_1381 = 5'he == cache_state ? data_mem_1_io_data_read_data : _GEN_1297; // @[cache_single_port.scala 205:28 151:43]
+  wire [127:0] _GEN_1382 = 5'he == cache_state ? data_mem_2_io_data_read_data : _GEN_1298; // @[cache_single_port.scala 205:28 151:43]
+  wire [127:0] _GEN_1383 = 5'he == cache_state ? data_mem_3_io_data_read_data : _GEN_1299; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_1397 = 5'hd == cache_state ? flush_over : _GEN_1368; // @[cache_single_port.scala 205:28]
+  wire [5:0] _GEN_1398 = 5'hd == cache_state ? cpu_request_addr_index : _GEN_1311; // @[cache_single_port.scala 205:28 146:47]
+  wire  _GEN_1407 = 5'hd == cache_state ? 1'h0 : _GEN_1322; // @[cache_single_port.scala 205:28 148:44]
+  wire [21:0] _GEN_1408 = 5'hd == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_1323; // @[cache_single_port.scala 205:28 150:41]
+  wire [7:0] _GEN_1409 = 5'hd == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_1324; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1410 = 5'hd == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_1325; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1411 = 5'hd == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_1326; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1412 = 5'hd == cache_state ? 1'h0 : _GEN_1327; // @[cache_single_port.scala 205:28 148:44]
+  wire [21:0] _GEN_1413 = 5'hd == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_1328; // @[cache_single_port.scala 205:28 150:41]
+  wire [7:0] _GEN_1414 = 5'hd == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_1329; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1415 = 5'hd == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_1330; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1416 = 5'hd == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_1331; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1417 = 5'hd == cache_state ? 1'h0 : _GEN_1332; // @[cache_single_port.scala 205:28 148:44]
+  wire [21:0] _GEN_1418 = 5'hd == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_1333; // @[cache_single_port.scala 205:28 150:41]
+  wire [7:0] _GEN_1419 = 5'hd == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_1334; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1420 = 5'hd == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_1335; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1421 = 5'hd == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_1336; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1422 = 5'hd == cache_state ? 1'h0 : _GEN_1337; // @[cache_single_port.scala 205:28 148:44]
+  wire [21:0] _GEN_1423 = 5'hd == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_1338; // @[cache_single_port.scala 205:28 150:41]
+  wire [7:0] _GEN_1424 = 5'hd == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_1339; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1425 = 5'hd == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_1340; // @[cache_single_port.scala 205:28 150:41]
+  wire  _GEN_1426 = 5'hd == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_1341; // @[cache_single_port.scala 205:28 150:41]
+  wire [5:0] _GEN_1427 = 5'hd == cache_state ? io_cpu_request_addr[9:4] : _GEN_1342; // @[cache_single_port.scala 205:28 147:48]
+  wire  _GEN_1428 = 5'hd == cache_state ? 1'h0 : _GEN_1343; // @[cache_single_port.scala 205:28 149:45]
+  wire [5:0] _GEN_1429 = 5'hd == cache_state ? io_cpu_request_addr[9:4] : _GEN_1344; // @[cache_single_port.scala 205:28 147:48]
+  wire  _GEN_1430 = 5'hd == cache_state ? 1'h0 : _GEN_1345; // @[cache_single_port.scala 205:28 149:45]
+  wire [5:0] _GEN_1431 = 5'hd == cache_state ? io_cpu_request_addr[9:4] : _GEN_1346; // @[cache_single_port.scala 205:28 147:48]
+  wire  _GEN_1432 = 5'hd == cache_state ? 1'h0 : _GEN_1347; // @[cache_single_port.scala 205:28 149:45]
+  wire [5:0] _GEN_1433 = 5'hd == cache_state ? io_cpu_request_addr[9:4] : _GEN_1348; // @[cache_single_port.scala 205:28 147:48]
+  wire  _GEN_1434 = 5'hd == cache_state ? 1'h0 : _GEN_1349; // @[cache_single_port.scala 205:28 149:45]
+  wire  _GEN_1435 = 5'hd == cache_state ? 1'h0 : _GEN_1350; // @[cache_single_port.scala 158:28 205:28]
+  wire [31:0] _GEN_1437 = 5'hd == cache_state ? cpu_request_addr_reg : _GEN_1352; // @[cache_single_port.scala 205:28 159:32]
+  wire [7:0] _GEN_1439 = 5'hd == cache_state ? 8'hff : _GEN_1354; // @[cache_single_port.scala 205:28 173:31]
+  wire  _GEN_1440 = 5'hd == cache_state ? 1'h0 : _GEN_1355; // @[cache_single_port.scala 172:27 205:28]
+  wire [63:0] _GEN_1443 = 5'hd == cache_state ? 64'h0 : _GEN_1358; // @[cache_single_port.scala 205:28 174:31]
+  wire  _GEN_1445 = 5'hd == cache_state ? 1'h0 : _GEN_1360; // @[cache_single_port.scala 179:27 205:28]
+  wire  _GEN_1446 = 5'hd == cache_state ? 1'h0 : _GEN_1361; // @[cache_single_port.scala 165:28 205:28]
+  wire [1:0] _GEN_1448 = 5'hd == cache_state ? 2'h3 : _GEN_1363; // @[cache_single_port.scala 205:28 168:32]
+  wire [31:0] _GEN_1449 = 5'hd == cache_state ? cpu_request_addr_reg : _GEN_1364; // @[cache_single_port.scala 205:28 166:32]
+  wire [1:0] _GEN_1450 = 5'hd == cache_state ? 2'h3 : _GEN_1365; // @[cache_single_port.scala 205:28 161:32]
+  wire [63:0] _GEN_1451 = 5'hd == cache_state ? 64'h0 : _GEN_1366; // @[cache_single_port.scala 205:28 156:30]
+  wire  _GEN_1452 = 5'hd == cache_state ? 1'h0 : _GEN_1367; // @[cache_single_port.scala 177:27 205:28]
+  wire  _GEN_1453 = 5'hd == cache_state ? last : _GEN_1369; // @[cache_single_port.scala 205:28 175:31]
+  wire [127:0] _GEN_1464 = 5'hd == cache_state ? data_mem_0_io_data_read_data : _GEN_1380; // @[cache_single_port.scala 205:28 151:43]
+  wire [127:0] _GEN_1465 = 5'hd == cache_state ? data_mem_1_io_data_read_data : _GEN_1381; // @[cache_single_port.scala 205:28 151:43]
+  wire [127:0] _GEN_1466 = 5'hd == cache_state ? data_mem_2_io_data_read_data : _GEN_1382; // @[cache_single_port.scala 205:28 151:43]
+  wire [127:0] _GEN_1467 = 5'hd == cache_state ? data_mem_3_io_data_read_data : _GEN_1383; // @[cache_single_port.scala 205:28 151:43]
+  wire  _GEN_1520 = 5'h0 == cache_state | (5'hd == cache_state | (5'he == cache_state | _GEN_1237)); // @[cache_single_port.scala 205:28 160:31]
   wire  _GEN_1531 = 5'h0 == cache_state | (5'hd == cache_state | (5'he == cache_state | (5'h10 == cache_state | (5'hf
-     == cache_state | (5'h11 == cache_state | _GEN_992))))); // @[cache_single_port.scala 200:28 162:31]
-  wire [1:0] _GEN_1532 = 5'h0 == cache_state ? 2'h3 : _GEN_1448; // @[cache_single_port.scala 200:28 163:32]
-  wire [1:0] _GEN_1534 = 5'h0 == cache_state ? 2'h3 : _GEN_1450; // @[cache_single_port.scala 200:28 156:32]
-  ysyx_22041812_tag_cache tag_mem_0 ( // @[cache_single_port.scala 102:45]
+     == cache_state | (5'h11 == cache_state | _GEN_992))))); // @[cache_single_port.scala 205:28 167:31]
+  wire [1:0] _GEN_1532 = 5'h0 == cache_state ? 2'h3 : _GEN_1448; // @[cache_single_port.scala 205:28 168:32]
+  wire [1:0] _GEN_1534 = 5'h0 == cache_state ? 2'h3 : _GEN_1450; // @[cache_single_port.scala 205:28 161:32]
+  ysyx_22041812_tag_cache tag_mem_0 ( // @[cache_single_port.scala 107:45]
     .clock(tag_mem_0_clock),
     .io_cache_req_index(tag_mem_0_io_cache_req_index),
     .io_cache_req_we(tag_mem_0_io_cache_req_we),
@@ -9979,7 +9979,7 @@ module ysyx_22041812_Cache_1(
     .io_tag_read_visit(tag_mem_0_io_tag_read_visit),
     .io_tag_read_tag(tag_mem_0_io_tag_read_tag)
   );
-  ysyx_22041812_tag_cache tag_mem_1 ( // @[cache_single_port.scala 102:45]
+  ysyx_22041812_tag_cache tag_mem_1 ( // @[cache_single_port.scala 107:45]
     .clock(tag_mem_1_clock),
     .io_cache_req_index(tag_mem_1_io_cache_req_index),
     .io_cache_req_we(tag_mem_1_io_cache_req_we),
@@ -9992,7 +9992,7 @@ module ysyx_22041812_Cache_1(
     .io_tag_read_visit(tag_mem_1_io_tag_read_visit),
     .io_tag_read_tag(tag_mem_1_io_tag_read_tag)
   );
-  ysyx_22041812_tag_cache tag_mem_2 ( // @[cache_single_port.scala 102:45]
+  ysyx_22041812_tag_cache tag_mem_2 ( // @[cache_single_port.scala 107:45]
     .clock(tag_mem_2_clock),
     .io_cache_req_index(tag_mem_2_io_cache_req_index),
     .io_cache_req_we(tag_mem_2_io_cache_req_we),
@@ -10005,7 +10005,7 @@ module ysyx_22041812_Cache_1(
     .io_tag_read_visit(tag_mem_2_io_tag_read_visit),
     .io_tag_read_tag(tag_mem_2_io_tag_read_tag)
   );
-  ysyx_22041812_tag_cache tag_mem_3 ( // @[cache_single_port.scala 102:45]
+  ysyx_22041812_tag_cache tag_mem_3 ( // @[cache_single_port.scala 107:45]
     .clock(tag_mem_3_clock),
     .io_cache_req_index(tag_mem_3_io_cache_req_index),
     .io_cache_req_we(tag_mem_3_io_cache_req_we),
@@ -10018,183 +10018,183 @@ module ysyx_22041812_Cache_1(
     .io_tag_read_visit(tag_mem_3_io_tag_read_visit),
     .io_tag_read_tag(tag_mem_3_io_tag_read_tag)
   );
-  ysyx_22041812_data_cache data_mem_0 ( // @[cache_single_port.scala 103:46]
+  ysyx_22041812_data_cache data_mem_0 ( // @[cache_single_port.scala 108:46]
     .clock(data_mem_0_clock),
     .io_cache_req_index(data_mem_0_io_cache_req_index),
     .io_cache_req_we(data_mem_0_io_cache_req_we),
     .io_data_write_data(data_mem_0_io_data_write_data),
     .io_data_read_data(data_mem_0_io_data_read_data)
   );
-  ysyx_22041812_data_cache data_mem_1 ( // @[cache_single_port.scala 103:46]
+  ysyx_22041812_data_cache data_mem_1 ( // @[cache_single_port.scala 108:46]
     .clock(data_mem_1_clock),
     .io_cache_req_index(data_mem_1_io_cache_req_index),
     .io_cache_req_we(data_mem_1_io_cache_req_we),
     .io_data_write_data(data_mem_1_io_data_write_data),
     .io_data_read_data(data_mem_1_io_data_read_data)
   );
-  ysyx_22041812_data_cache data_mem_2 ( // @[cache_single_port.scala 103:46]
+  ysyx_22041812_data_cache data_mem_2 ( // @[cache_single_port.scala 108:46]
     .clock(data_mem_2_clock),
     .io_cache_req_index(data_mem_2_io_cache_req_index),
     .io_cache_req_we(data_mem_2_io_cache_req_we),
     .io_data_write_data(data_mem_2_io_data_write_data),
     .io_data_read_data(data_mem_2_io_data_read_data)
   );
-  ysyx_22041812_data_cache data_mem_3 ( // @[cache_single_port.scala 103:46]
+  ysyx_22041812_data_cache data_mem_3 ( // @[cache_single_port.scala 108:46]
     .clock(data_mem_3_clock),
     .io_cache_req_index(data_mem_3_io_cache_req_index),
     .io_cache_req_we(data_mem_3_io_cache_req_we),
     .io_data_write_data(data_mem_3_io_data_write_data),
     .io_data_read_data(data_mem_3_io_data_read_data)
   );
-  assign io_cpu_response_data = 5'h0 == cache_state ? 64'h0 : _GEN_1451; // @[cache_single_port.scala 200:28 151:30]
-  assign io_cpu_response_ready = 5'h0 == cache_state ? 1'h0 : _GEN_1397; // @[cache_single_port.scala 200:28 150:31]
-  assign io_mem_io_aw_valid = 5'h0 == cache_state ? 1'h0 : _GEN_1435; // @[cache_single_port.scala 153:28 200:28]
-  assign io_mem_io_aw_bits_addr = 5'h0 == cache_state ? cpu_request_addr_reg : _GEN_1437; // @[cache_single_port.scala 200:28 154:32]
+  assign io_cpu_response_data = 5'h0 == cache_state ? 64'h0 : _GEN_1451; // @[cache_single_port.scala 205:28 156:30]
+  assign io_cpu_response_ready = 5'h0 == cache_state ? 1'h0 : _GEN_1397; // @[cache_single_port.scala 205:28 155:31]
+  assign io_mem_io_aw_valid = 5'h0 == cache_state ? 1'h0 : _GEN_1435; // @[cache_single_port.scala 158:28 205:28]
+  assign io_mem_io_aw_bits_addr = 5'h0 == cache_state ? cpu_request_addr_reg : _GEN_1437; // @[cache_single_port.scala 205:28 159:32]
   assign io_mem_io_aw_bits_len = {{7'd0}, _GEN_1520};
   assign io_mem_io_aw_bits_size = {{1'd0}, _GEN_1534};
-  assign io_mem_io_w_valid = 5'h0 == cache_state ? 1'h0 : _GEN_1440; // @[cache_single_port.scala 167:27 200:28]
-  assign io_mem_io_w_bits_data = 5'h0 == cache_state ? 64'h0 : _GEN_1443; // @[cache_single_port.scala 200:28 169:31]
-  assign io_mem_io_w_bits_strb = 5'h0 == cache_state ? 8'hff : _GEN_1439; // @[cache_single_port.scala 200:28 168:31]
-  assign io_mem_io_w_bits_last = 5'h0 == cache_state ? last : _GEN_1453; // @[cache_single_port.scala 200:28 170:31]
-  assign io_mem_io_b_ready = 5'h0 == cache_state ? 1'h0 : _GEN_1445; // @[cache_single_port.scala 174:27 200:28]
-  assign io_mem_io_ar_valid = 5'h0 == cache_state ? 1'h0 : _GEN_1446; // @[cache_single_port.scala 160:28 200:28]
-  assign io_mem_io_ar_bits_addr = 5'h0 == cache_state ? cpu_request_addr_reg : _GEN_1449; // @[cache_single_port.scala 200:28 161:32]
+  assign io_mem_io_w_valid = 5'h0 == cache_state ? 1'h0 : _GEN_1440; // @[cache_single_port.scala 172:27 205:28]
+  assign io_mem_io_w_bits_data = 5'h0 == cache_state ? 64'h0 : _GEN_1443; // @[cache_single_port.scala 205:28 174:31]
+  assign io_mem_io_w_bits_strb = 5'h0 == cache_state ? 8'hff : _GEN_1439; // @[cache_single_port.scala 205:28 173:31]
+  assign io_mem_io_w_bits_last = 5'h0 == cache_state ? last : _GEN_1453; // @[cache_single_port.scala 205:28 175:31]
+  assign io_mem_io_b_ready = 5'h0 == cache_state ? 1'h0 : _GEN_1445; // @[cache_single_port.scala 179:27 205:28]
+  assign io_mem_io_ar_valid = 5'h0 == cache_state ? 1'h0 : _GEN_1446; // @[cache_single_port.scala 165:28 205:28]
+  assign io_mem_io_ar_bits_addr = 5'h0 == cache_state ? cpu_request_addr_reg : _GEN_1449; // @[cache_single_port.scala 205:28 166:32]
   assign io_mem_io_ar_bits_len = {{7'd0}, _GEN_1531};
   assign io_mem_io_ar_bits_size = {{1'd0}, _GEN_1532};
-  assign io_mem_io_r_ready = 5'h0 == cache_state ? 1'h0 : _GEN_1452; // @[cache_single_port.scala 172:27 200:28]
+  assign io_mem_io_r_ready = 5'h0 == cache_state ? 1'h0 : _GEN_1452; // @[cache_single_port.scala 177:27 205:28]
   assign tag_mem_0_clock = clock;
-  assign tag_mem_0_io_cache_req_index = 5'h0 == cache_state ? cpu_request_addr_index : _GEN_1398; // @[cache_single_port.scala 200:28 141:47]
-  assign tag_mem_0_io_cache_req_we = 5'h0 == cache_state ? 1'h0 : _GEN_1407; // @[cache_single_port.scala 200:28 143:44]
-  assign tag_mem_0_io_tag_write_valid = 5'h0 == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_1411; // @[cache_single_port.scala 200:28 145:41]
-  assign tag_mem_0_io_tag_write_dirty = 5'h0 == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_1410; // @[cache_single_port.scala 200:28 145:41]
-  assign tag_mem_0_io_tag_write_visit = 5'h0 == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_1409; // @[cache_single_port.scala 200:28 145:41]
-  assign tag_mem_0_io_tag_write_tag = 5'h0 == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_1408; // @[cache_single_port.scala 200:28 145:41]
+  assign tag_mem_0_io_cache_req_index = 5'h0 == cache_state ? cpu_request_addr_index : _GEN_1398; // @[cache_single_port.scala 205:28 146:47]
+  assign tag_mem_0_io_cache_req_we = 5'h0 == cache_state ? 1'h0 : _GEN_1407; // @[cache_single_port.scala 205:28 148:44]
+  assign tag_mem_0_io_tag_write_valid = 5'h0 == cache_state ? tag_mem_0_io_tag_read_valid : _GEN_1411; // @[cache_single_port.scala 205:28 150:41]
+  assign tag_mem_0_io_tag_write_dirty = 5'h0 == cache_state ? tag_mem_0_io_tag_read_dirty : _GEN_1410; // @[cache_single_port.scala 205:28 150:41]
+  assign tag_mem_0_io_tag_write_visit = 5'h0 == cache_state ? tag_mem_0_io_tag_read_visit : _GEN_1409; // @[cache_single_port.scala 205:28 150:41]
+  assign tag_mem_0_io_tag_write_tag = 5'h0 == cache_state ? tag_mem_0_io_tag_read_tag : _GEN_1408; // @[cache_single_port.scala 205:28 150:41]
   assign tag_mem_1_clock = clock;
-  assign tag_mem_1_io_cache_req_index = 5'h0 == cache_state ? cpu_request_addr_index : _GEN_1398; // @[cache_single_port.scala 200:28 141:47]
-  assign tag_mem_1_io_cache_req_we = 5'h0 == cache_state ? 1'h0 : _GEN_1412; // @[cache_single_port.scala 200:28 143:44]
-  assign tag_mem_1_io_tag_write_valid = 5'h0 == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_1416; // @[cache_single_port.scala 200:28 145:41]
-  assign tag_mem_1_io_tag_write_dirty = 5'h0 == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_1415; // @[cache_single_port.scala 200:28 145:41]
-  assign tag_mem_1_io_tag_write_visit = 5'h0 == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_1414; // @[cache_single_port.scala 200:28 145:41]
-  assign tag_mem_1_io_tag_write_tag = 5'h0 == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_1413; // @[cache_single_port.scala 200:28 145:41]
+  assign tag_mem_1_io_cache_req_index = 5'h0 == cache_state ? cpu_request_addr_index : _GEN_1398; // @[cache_single_port.scala 205:28 146:47]
+  assign tag_mem_1_io_cache_req_we = 5'h0 == cache_state ? 1'h0 : _GEN_1412; // @[cache_single_port.scala 205:28 148:44]
+  assign tag_mem_1_io_tag_write_valid = 5'h0 == cache_state ? tag_mem_1_io_tag_read_valid : _GEN_1416; // @[cache_single_port.scala 205:28 150:41]
+  assign tag_mem_1_io_tag_write_dirty = 5'h0 == cache_state ? tag_mem_1_io_tag_read_dirty : _GEN_1415; // @[cache_single_port.scala 205:28 150:41]
+  assign tag_mem_1_io_tag_write_visit = 5'h0 == cache_state ? tag_mem_1_io_tag_read_visit : _GEN_1414; // @[cache_single_port.scala 205:28 150:41]
+  assign tag_mem_1_io_tag_write_tag = 5'h0 == cache_state ? tag_mem_1_io_tag_read_tag : _GEN_1413; // @[cache_single_port.scala 205:28 150:41]
   assign tag_mem_2_clock = clock;
-  assign tag_mem_2_io_cache_req_index = 5'h0 == cache_state ? cpu_request_addr_index : _GEN_1398; // @[cache_single_port.scala 200:28 141:47]
-  assign tag_mem_2_io_cache_req_we = 5'h0 == cache_state ? 1'h0 : _GEN_1417; // @[cache_single_port.scala 200:28 143:44]
-  assign tag_mem_2_io_tag_write_valid = 5'h0 == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_1421; // @[cache_single_port.scala 200:28 145:41]
-  assign tag_mem_2_io_tag_write_dirty = 5'h0 == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_1420; // @[cache_single_port.scala 200:28 145:41]
-  assign tag_mem_2_io_tag_write_visit = 5'h0 == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_1419; // @[cache_single_port.scala 200:28 145:41]
-  assign tag_mem_2_io_tag_write_tag = 5'h0 == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_1418; // @[cache_single_port.scala 200:28 145:41]
+  assign tag_mem_2_io_cache_req_index = 5'h0 == cache_state ? cpu_request_addr_index : _GEN_1398; // @[cache_single_port.scala 205:28 146:47]
+  assign tag_mem_2_io_cache_req_we = 5'h0 == cache_state ? 1'h0 : _GEN_1417; // @[cache_single_port.scala 205:28 148:44]
+  assign tag_mem_2_io_tag_write_valid = 5'h0 == cache_state ? tag_mem_2_io_tag_read_valid : _GEN_1421; // @[cache_single_port.scala 205:28 150:41]
+  assign tag_mem_2_io_tag_write_dirty = 5'h0 == cache_state ? tag_mem_2_io_tag_read_dirty : _GEN_1420; // @[cache_single_port.scala 205:28 150:41]
+  assign tag_mem_2_io_tag_write_visit = 5'h0 == cache_state ? tag_mem_2_io_tag_read_visit : _GEN_1419; // @[cache_single_port.scala 205:28 150:41]
+  assign tag_mem_2_io_tag_write_tag = 5'h0 == cache_state ? tag_mem_2_io_tag_read_tag : _GEN_1418; // @[cache_single_port.scala 205:28 150:41]
   assign tag_mem_3_clock = clock;
-  assign tag_mem_3_io_cache_req_index = 5'h0 == cache_state ? cpu_request_addr_index : _GEN_1398; // @[cache_single_port.scala 200:28 141:47]
-  assign tag_mem_3_io_cache_req_we = 5'h0 == cache_state ? 1'h0 : _GEN_1422; // @[cache_single_port.scala 200:28 143:44]
-  assign tag_mem_3_io_tag_write_valid = 5'h0 == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_1426; // @[cache_single_port.scala 200:28 145:41]
-  assign tag_mem_3_io_tag_write_dirty = 5'h0 == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_1425; // @[cache_single_port.scala 200:28 145:41]
-  assign tag_mem_3_io_tag_write_visit = 5'h0 == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_1424; // @[cache_single_port.scala 200:28 145:41]
-  assign tag_mem_3_io_tag_write_tag = 5'h0 == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_1423; // @[cache_single_port.scala 200:28 145:41]
+  assign tag_mem_3_io_cache_req_index = 5'h0 == cache_state ? cpu_request_addr_index : _GEN_1398; // @[cache_single_port.scala 205:28 146:47]
+  assign tag_mem_3_io_cache_req_we = 5'h0 == cache_state ? 1'h0 : _GEN_1422; // @[cache_single_port.scala 205:28 148:44]
+  assign tag_mem_3_io_tag_write_valid = 5'h0 == cache_state ? tag_mem_3_io_tag_read_valid : _GEN_1426; // @[cache_single_port.scala 205:28 150:41]
+  assign tag_mem_3_io_tag_write_dirty = 5'h0 == cache_state ? tag_mem_3_io_tag_read_dirty : _GEN_1425; // @[cache_single_port.scala 205:28 150:41]
+  assign tag_mem_3_io_tag_write_visit = 5'h0 == cache_state ? tag_mem_3_io_tag_read_visit : _GEN_1424; // @[cache_single_port.scala 205:28 150:41]
+  assign tag_mem_3_io_tag_write_tag = 5'h0 == cache_state ? tag_mem_3_io_tag_read_tag : _GEN_1423; // @[cache_single_port.scala 205:28 150:41]
   assign data_mem_0_clock = clock;
-  assign data_mem_0_io_cache_req_index = 5'h0 == cache_state ? io_cpu_request_addr[9:4] : _GEN_1427; // @[cache_single_port.scala 200:28 142:48]
-  assign data_mem_0_io_cache_req_we = 5'h0 == cache_state ? 1'h0 : _GEN_1428; // @[cache_single_port.scala 200:28 144:45]
-  assign data_mem_0_io_data_write_data = 5'h0 == cache_state ? data_mem_0_io_data_read_data : _GEN_1464; // @[cache_single_port.scala 200:28 146:43]
+  assign data_mem_0_io_cache_req_index = 5'h0 == cache_state ? io_cpu_request_addr[9:4] : _GEN_1427; // @[cache_single_port.scala 205:28 147:48]
+  assign data_mem_0_io_cache_req_we = 5'h0 == cache_state ? 1'h0 : _GEN_1428; // @[cache_single_port.scala 205:28 149:45]
+  assign data_mem_0_io_data_write_data = 5'h0 == cache_state ? data_mem_0_io_data_read_data : _GEN_1464; // @[cache_single_port.scala 205:28 151:43]
   assign data_mem_1_clock = clock;
-  assign data_mem_1_io_cache_req_index = 5'h0 == cache_state ? io_cpu_request_addr[9:4] : _GEN_1429; // @[cache_single_port.scala 200:28 142:48]
-  assign data_mem_1_io_cache_req_we = 5'h0 == cache_state ? 1'h0 : _GEN_1430; // @[cache_single_port.scala 200:28 144:45]
-  assign data_mem_1_io_data_write_data = 5'h0 == cache_state ? data_mem_1_io_data_read_data : _GEN_1465; // @[cache_single_port.scala 200:28 146:43]
+  assign data_mem_1_io_cache_req_index = 5'h0 == cache_state ? io_cpu_request_addr[9:4] : _GEN_1429; // @[cache_single_port.scala 205:28 147:48]
+  assign data_mem_1_io_cache_req_we = 5'h0 == cache_state ? 1'h0 : _GEN_1430; // @[cache_single_port.scala 205:28 149:45]
+  assign data_mem_1_io_data_write_data = 5'h0 == cache_state ? data_mem_1_io_data_read_data : _GEN_1465; // @[cache_single_port.scala 205:28 151:43]
   assign data_mem_2_clock = clock;
-  assign data_mem_2_io_cache_req_index = 5'h0 == cache_state ? io_cpu_request_addr[9:4] : _GEN_1431; // @[cache_single_port.scala 200:28 142:48]
-  assign data_mem_2_io_cache_req_we = 5'h0 == cache_state ? 1'h0 : _GEN_1432; // @[cache_single_port.scala 200:28 144:45]
-  assign data_mem_2_io_data_write_data = 5'h0 == cache_state ? data_mem_2_io_data_read_data : _GEN_1466; // @[cache_single_port.scala 200:28 146:43]
+  assign data_mem_2_io_cache_req_index = 5'h0 == cache_state ? io_cpu_request_addr[9:4] : _GEN_1431; // @[cache_single_port.scala 205:28 147:48]
+  assign data_mem_2_io_cache_req_we = 5'h0 == cache_state ? 1'h0 : _GEN_1432; // @[cache_single_port.scala 205:28 149:45]
+  assign data_mem_2_io_data_write_data = 5'h0 == cache_state ? data_mem_2_io_data_read_data : _GEN_1466; // @[cache_single_port.scala 205:28 151:43]
   assign data_mem_3_clock = clock;
-  assign data_mem_3_io_cache_req_index = 5'h0 == cache_state ? io_cpu_request_addr[9:4] : _GEN_1433; // @[cache_single_port.scala 200:28 142:48]
-  assign data_mem_3_io_cache_req_we = 5'h0 == cache_state ? 1'h0 : _GEN_1434; // @[cache_single_port.scala 200:28 144:45]
-  assign data_mem_3_io_data_write_data = 5'h0 == cache_state ? data_mem_3_io_data_read_data : _GEN_1467; // @[cache_single_port.scala 200:28 146:43]
+  assign data_mem_3_io_cache_req_index = 5'h0 == cache_state ? io_cpu_request_addr[9:4] : _GEN_1433; // @[cache_single_port.scala 205:28 147:48]
+  assign data_mem_3_io_cache_req_we = 5'h0 == cache_state ? 1'h0 : _GEN_1434; // @[cache_single_port.scala 205:28 149:45]
+  assign data_mem_3_io_data_write_data = 5'h0 == cache_state ? data_mem_3_io_data_read_data : _GEN_1467; // @[cache_single_port.scala 205:28 151:43]
   always @(posedge clock) begin
-    if (reset) begin // @[cache_single_port.scala 101:34]
-      cache_state <= 5'h0; // @[cache_single_port.scala 101:34]
-    end else if (5'h0 == cache_state) begin // @[cache_single_port.scala 200:28]
+    if (reset) begin // @[cache_single_port.scala 106:34]
+      cache_state <= 5'h0; // @[cache_single_port.scala 106:34]
+    end else if (5'h0 == cache_state) begin // @[cache_single_port.scala 205:28]
       cache_state <= {{1'd0}, _GEN_9};
-    end else if (5'hd == cache_state) begin // @[cache_single_port.scala 200:28]
+    end else if (5'hd == cache_state) begin // @[cache_single_port.scala 205:28]
       cache_state <= {{1'd0}, _GEN_10};
-    end else if (5'he == cache_state) begin // @[cache_single_port.scala 200:28]
+    end else if (5'he == cache_state) begin // @[cache_single_port.scala 205:28]
       cache_state <= _GEN_88;
     end else begin
       cache_state <= _GEN_1239;
     end
     if (reset) begin // @[Counter.scala 62:40]
       index <= 1'h0; // @[Counter.scala 62:40]
-    end else if (5'h0 == cache_state) begin // @[cache_single_port.scala 200:28]
+    end else if (5'h0 == cache_state) begin // @[cache_single_port.scala 205:28]
       index <= _GEN_0;
-    end else if (5'hd == cache_state) begin // @[cache_single_port.scala 200:28]
+    end else if (5'hd == cache_state) begin // @[cache_single_port.scala 205:28]
       index <= _GEN_0;
-    end else if (5'he == cache_state) begin // @[cache_single_port.scala 200:28]
+    end else if (5'he == cache_state) begin // @[cache_single_port.scala 205:28]
       index <= _GEN_0;
     end else begin
       index <= _GEN_1246;
     end
-    if (reset) begin // @[cache_single_port.scala 109:30]
-      replace <= 2'h0; // @[cache_single_port.scala 109:30]
-    end else if (!(5'h0 == cache_state)) begin // @[cache_single_port.scala 200:28]
-      if (!(5'hd == cache_state)) begin // @[cache_single_port.scala 200:28]
-        if (!(5'he == cache_state)) begin // @[cache_single_port.scala 200:28]
+    if (reset) begin // @[cache_single_port.scala 114:30]
+      replace <= 2'h0; // @[cache_single_port.scala 114:30]
+    end else if (!(5'h0 == cache_state)) begin // @[cache_single_port.scala 205:28]
+      if (!(5'hd == cache_state)) begin // @[cache_single_port.scala 205:28]
+        if (!(5'he == cache_state)) begin // @[cache_single_port.scala 205:28]
           replace <= _GEN_1308;
         end
       end
     end
-    if (reset) begin // @[cache_single_port.scala 110:34]
-      refill_addr <= 32'h0; // @[cache_single_port.scala 110:34]
-    end else if (!(5'h0 == cache_state)) begin // @[cache_single_port.scala 200:28]
-      if (!(5'hd == cache_state)) begin // @[cache_single_port.scala 200:28]
-        if (!(5'he == cache_state)) begin // @[cache_single_port.scala 200:28]
+    if (reset) begin // @[cache_single_port.scala 115:34]
+      refill_addr <= 32'h0; // @[cache_single_port.scala 115:34]
+    end else if (!(5'h0 == cache_state)) begin // @[cache_single_port.scala 205:28]
+      if (!(5'hd == cache_state)) begin // @[cache_single_port.scala 205:28]
+        if (!(5'he == cache_state)) begin // @[cache_single_port.scala 205:28]
           refill_addr <= _GEN_1309;
         end
       end
     end
-    if (reset) begin // @[cache_single_port.scala 111:37]
-      writeback_addr <= 32'h0; // @[cache_single_port.scala 111:37]
-    end else if (!(5'h0 == cache_state)) begin // @[cache_single_port.scala 200:28]
-      if (!(5'hd == cache_state)) begin // @[cache_single_port.scala 200:28]
-        if (5'he == cache_state) begin // @[cache_single_port.scala 200:28]
+    if (reset) begin // @[cache_single_port.scala 116:37]
+      writeback_addr <= 32'h0; // @[cache_single_port.scala 116:37]
+    end else if (!(5'h0 == cache_state)) begin // @[cache_single_port.scala 205:28]
+      if (!(5'hd == cache_state)) begin // @[cache_single_port.scala 205:28]
+        if (5'he == cache_state) begin // @[cache_single_port.scala 205:28]
           writeback_addr <= _GEN_89;
         end else begin
           writeback_addr <= _GEN_1310;
         end
       end
     end
-    if (reset) begin // @[cache_single_port.scala 115:50]
-      cpu_request_addr_reg_origin <= 32'h0; // @[cache_single_port.scala 115:50]
+    if (reset) begin // @[cache_single_port.scala 120:50]
+      cpu_request_addr_reg_origin <= 32'h0; // @[cache_single_port.scala 120:50]
     end else begin
-      cpu_request_addr_reg_origin <= io_cpu_request_addr; // @[cache_single_port.scala 125:37]
+      cpu_request_addr_reg_origin <= io_cpu_request_addr; // @[cache_single_port.scala 130:37]
     end
-    if (reset) begin // @[cache_single_port.scala 116:43]
-      cpu_request_addr_reg <= 32'h0; // @[cache_single_port.scala 116:43]
+    if (reset) begin // @[cache_single_port.scala 121:43]
+      cpu_request_addr_reg <= 32'h0; // @[cache_single_port.scala 121:43]
     end else begin
-      cpu_request_addr_reg <= align_addr; // @[cache_single_port.scala 124:30]
+      cpu_request_addr_reg <= align_addr; // @[cache_single_port.scala 129:30]
     end
-    if (reset) begin // @[cache_single_port.scala 117:39]
-      cpu_request_data <= 64'h0; // @[cache_single_port.scala 117:39]
+    if (reset) begin // @[cache_single_port.scala 122:39]
+      cpu_request_data <= 64'h0; // @[cache_single_port.scala 122:39]
     end else begin
-      cpu_request_data <= io_cpu_request_data; // @[cache_single_port.scala 126:26]
+      cpu_request_data <= io_cpu_request_data; // @[cache_single_port.scala 131:26]
     end
-    if (reset) begin // @[cache_single_port.scala 118:39]
-      cpu_request_mask <= 8'h0; // @[cache_single_port.scala 118:39]
+    if (reset) begin // @[cache_single_port.scala 123:39]
+      cpu_request_mask <= 8'h0; // @[cache_single_port.scala 123:39]
     end else begin
-      cpu_request_mask <= io_cpu_request_mask; // @[cache_single_port.scala 127:26]
+      cpu_request_mask <= io_cpu_request_mask; // @[cache_single_port.scala 132:26]
     end
-    if (reset) begin // @[cache_single_port.scala 119:37]
-      cpu_request_rw <= 1'h0; // @[cache_single_port.scala 119:37]
+    if (reset) begin // @[cache_single_port.scala 124:37]
+      cpu_request_rw <= 1'h0; // @[cache_single_port.scala 124:37]
     end else begin
-      cpu_request_rw <= io_cpu_request_rw; // @[cache_single_port.scala 128:24]
+      cpu_request_rw <= io_cpu_request_rw; // @[cache_single_port.scala 133:24]
     end
-    if (reset) begin // @[cache_single_port.scala 121:45]
-      cpu_request_accessType <= 2'h0; // @[cache_single_port.scala 121:45]
+    if (reset) begin // @[cache_single_port.scala 126:45]
+      cpu_request_accessType <= 2'h0; // @[cache_single_port.scala 126:45]
     end else begin
-      cpu_request_accessType <= io_accessType; // @[cache_single_port.scala 130:32]
+      cpu_request_accessType <= io_accessType; // @[cache_single_port.scala 135:32]
     end
     if (reset) begin // @[Counter.scala 62:40]
       flush_loop <= 6'h0; // @[Counter.scala 62:40]
-    end else if (5'h0 == cache_state) begin // @[cache_single_port.scala 200:28]
+    end else if (5'h0 == cache_state) begin // @[cache_single_port.scala 205:28]
       flush_loop <= _GEN_2;
-    end else if (5'hd == cache_state) begin // @[cache_single_port.scala 200:28]
-      if (flush_over) begin // @[cache_single_port.scala 224:49]
-        flush_loop <= 6'h0; // @[cache_single_port.scala 226:52]
+    end else if (5'hd == cache_state) begin // @[cache_single_port.scala 205:28]
+      if (flush_over) begin // @[cache_single_port.scala 229:49]
+        flush_loop <= 6'h0; // @[cache_single_port.scala 231:52]
       end else begin
         flush_loop <= _GEN_2;
       end
@@ -10203,23 +10203,23 @@ module ysyx_22041812_Cache_1(
     end
     if (reset) begin // @[Counter.scala 62:40]
       index_in_line <= 2'h0; // @[Counter.scala 62:40]
-    end else if (5'h0 == cache_state) begin // @[cache_single_port.scala 200:28]
+    end else if (5'h0 == cache_state) begin // @[cache_single_port.scala 205:28]
       index_in_line <= _GEN_4;
-    end else if (5'hd == cache_state) begin // @[cache_single_port.scala 200:28]
+    end else if (5'hd == cache_state) begin // @[cache_single_port.scala 205:28]
       index_in_line <= _GEN_4;
-    end else if (5'he == cache_state) begin // @[cache_single_port.scala 200:28]
+    end else if (5'he == cache_state) begin // @[cache_single_port.scala 205:28]
       index_in_line <= _GEN_93;
     end else begin
       index_in_line <= _GEN_1249;
     end
-    if (reset) begin // @[cache_single_port.scala 186:33]
-      flush_over <= 1'h0; // @[cache_single_port.scala 186:33]
-    end else if (!(5'h0 == cache_state)) begin // @[cache_single_port.scala 200:28]
-      if (5'hd == cache_state) begin // @[cache_single_port.scala 200:28]
-        if (flush_over) begin // @[cache_single_port.scala 224:49]
-          flush_over <= 1'h0; // @[cache_single_port.scala 227:52]
+    if (reset) begin // @[cache_single_port.scala 191:33]
+      flush_over <= 1'h0; // @[cache_single_port.scala 191:33]
+    end else if (!(5'h0 == cache_state)) begin // @[cache_single_port.scala 205:28]
+      if (5'hd == cache_state) begin // @[cache_single_port.scala 205:28]
+        if (flush_over) begin // @[cache_single_port.scala 229:49]
+          flush_over <= 1'h0; // @[cache_single_port.scala 232:52]
         end
-      end else if (5'he == cache_state) begin // @[cache_single_port.scala 200:28]
+      end else if (5'he == cache_state) begin // @[cache_single_port.scala 205:28]
         flush_over <= _GEN_91;
       end else begin
         flush_over <= _GEN_1250;
