`timescale 1ns / 100ps

//////////////////////////////////////////////////////////////////////////////////
// Author: Ehsan Maleki
// Create Date:    16:48:40 21/10/2025 
// Design Name: Half Adder
// Module Name:    half_adder 
// Project Name: Half Adder
// Revision: 1.0 - File Created
//////////////////////////////////////////////////////////////////////////////////

module half_adder (
	input logic a , b,
	output logic s, c);
	
	xor (s, a, b);
	and (c, a, b);
	
endmodule