# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../Esercizio_11.srcs/sources_1/new/contatore.vhd" \
"../../../../Esercizio_11.srcs/sources_1/new/full_adder.vhd" \
"../../../../Esercizio_11.srcs/sources_1/new/moltiplicatore_booth.vhd" \
"../../../../Esercizio_11.srcs/sources_1/new/ripple_carry_adder.vhd" \
"../../../../Esercizio_11.srcs/sources_1/new/shift_register.vhd" \
"../../../../Esercizio_11.srcs/sources_1/new/unita_controllo.vhd" \
"../../../../Esercizio_11.srcs/sources_1/new/unita_operativa.vhd" \
"../../../../Esercizio_11.srcs/sim_1/new/moltiplicatore_booth_tb.vhd" \

# Do not sort compile order
nosort
