{
  "module_name": "initvals_phy.h",
  "hash_id": "f57d457ae8c7d27f2f84da5c108c9cf57dbcfe2a48d5919d4458558c745810cd",
  "original_prompt": "Ingested from linux-6.6.14/drivers/net/wireless/mediatek/mt7601u/initvals_phy.h",
  "human_readable_source": " \n \n\n#ifndef __MT7601U_PHY_INITVALS_H\n#define __MT7601U_PHY_INITVALS_H\n\n#define RF_REG_PAIR(bank, reg, value)\t\t\t\t\\\n\t{ MT_MCU_MEMMAP_RF | (bank) << 16 | (reg), value }\n\nstatic const struct mt76_reg_pair rf_central[] = {\n\t \n\tRF_REG_PAIR(0,\t 0, 0x02),\n\tRF_REG_PAIR(0,\t 1, 0x01),\n\tRF_REG_PAIR(0,\t 2, 0x11),\n\tRF_REG_PAIR(0,\t 3, 0xff),\n\tRF_REG_PAIR(0,\t 4, 0x0a),\n\tRF_REG_PAIR(0,\t 5, 0x20),\n\tRF_REG_PAIR(0,\t 6, 0x00),\n\t \n\tRF_REG_PAIR(0,\t 7, 0x00),\n\tRF_REG_PAIR(0,\t 8, 0x00),\n\tRF_REG_PAIR(0,\t 9, 0x00),\n\tRF_REG_PAIR(0,\t10, 0x00),\n\tRF_REG_PAIR(0,\t11, 0x21),\n\t \n\tRF_REG_PAIR(0,\t13, 0x00),\t\t \n\t \t \n\tRF_REG_PAIR(0,\t14, 0x7c),\n\tRF_REG_PAIR(0,\t15, 0x22),\n\tRF_REG_PAIR(0,\t16, 0x80),\n\t \n\tRF_REG_PAIR(0,\t17, 0x99),\n\tRF_REG_PAIR(0,\t18, 0x99),\n\tRF_REG_PAIR(0,\t19, 0x09),\n\tRF_REG_PAIR(0,\t20, 0x50),\n\tRF_REG_PAIR(0,\t21, 0xb0),\n\tRF_REG_PAIR(0,\t22, 0x00),\n\tRF_REG_PAIR(0,\t23, 0xc5),\n\tRF_REG_PAIR(0,\t24, 0xfc),\n\tRF_REG_PAIR(0,\t25, 0x40),\n\tRF_REG_PAIR(0,\t26, 0x4d),\n\tRF_REG_PAIR(0,\t27, 0x02),\n\tRF_REG_PAIR(0,\t28, 0x72),\n\tRF_REG_PAIR(0,\t29, 0x01),\n\tRF_REG_PAIR(0,\t30, 0x00),\n\tRF_REG_PAIR(0,\t31, 0x00),\n\t \n\tRF_REG_PAIR(0,\t32, 0x00),\n\tRF_REG_PAIR(0,\t33, 0x00),\n\tRF_REG_PAIR(0,\t34, 0x23),\n\tRF_REG_PAIR(0,\t35, 0x01),  \n\tRF_REG_PAIR(0,\t36, 0x00),\n\tRF_REG_PAIR(0,\t37, 0x00),\n\t \n\tRF_REG_PAIR(0,\t38, 0x00),\n\tRF_REG_PAIR(0,\t39, 0x20),\n\tRF_REG_PAIR(0,\t40, 0x00),\n\tRF_REG_PAIR(0,\t41, 0xd0),\n\tRF_REG_PAIR(0,\t42, 0x1b),\n\tRF_REG_PAIR(0,\t43, 0x02),\n\tRF_REG_PAIR(0,\t44, 0x00),\n};\n\nstatic const struct mt76_reg_pair rf_channel[] = {\n\tRF_REG_PAIR(4,\t 0, 0x01),\n\tRF_REG_PAIR(4,\t 1, 0x00),\n\tRF_REG_PAIR(4,\t 2, 0x00),\n\tRF_REG_PAIR(4,\t 3, 0x00),\n\t \n\tRF_REG_PAIR(4,\t 4, 0x00),\n\tRF_REG_PAIR(4,\t 5, 0x08),\n\tRF_REG_PAIR(4,\t 6, 0x00),\n\t \n\tRF_REG_PAIR(4,\t 7, 0x5b),\n\tRF_REG_PAIR(4,\t 8, 0x52),\n\tRF_REG_PAIR(4,\t 9, 0xb6),\n\tRF_REG_PAIR(4,\t10, 0x57),\n\tRF_REG_PAIR(4,\t11, 0x33),\n\tRF_REG_PAIR(4,\t12, 0x22),\n\tRF_REG_PAIR(4,\t13, 0x3d),\n\tRF_REG_PAIR(4,\t14, 0x3e),\n\tRF_REG_PAIR(4,\t15, 0x13),\n\tRF_REG_PAIR(4,\t16, 0x22),\n\tRF_REG_PAIR(4,\t17, 0x23),\n\tRF_REG_PAIR(4,\t18, 0x02),\n\tRF_REG_PAIR(4,\t19, 0xa4),\n\tRF_REG_PAIR(4,\t20, 0x01),\n\tRF_REG_PAIR(4,\t21, 0x12),\n\tRF_REG_PAIR(4,\t22, 0x80),\n\tRF_REG_PAIR(4,\t23, 0xb3),\n\tRF_REG_PAIR(4,\t24, 0x00),  \n\tRF_REG_PAIR(4,\t25, 0x00),  \n\tRF_REG_PAIR(4,\t26, 0x00),  \n\tRF_REG_PAIR(4,\t27, 0x00),  \n\t \n\tRF_REG_PAIR(4,\t28, 0x18),\n\tRF_REG_PAIR(4,\t29, 0xee),\n\tRF_REG_PAIR(4,\t30, 0x6b),\n\tRF_REG_PAIR(4,\t31, 0x31),\n\tRF_REG_PAIR(4,\t32, 0x5d),\n\tRF_REG_PAIR(4,\t33, 0x00),  \n\t \n\tRF_REG_PAIR(4,\t34, 0x96),\n\tRF_REG_PAIR(4,\t35, 0x55),\n\tRF_REG_PAIR(4,\t36, 0x08),\n\tRF_REG_PAIR(4,\t37, 0xbb),\n\tRF_REG_PAIR(4,\t38, 0xb3),\n\tRF_REG_PAIR(4,\t39, 0xb3),\n\tRF_REG_PAIR(4,\t40, 0x03),\n\tRF_REG_PAIR(4,\t41, 0x00),  \n\tRF_REG_PAIR(4,\t42, 0x00),  \n\tRF_REG_PAIR(4,\t43, 0xc5),\n\tRF_REG_PAIR(4,\t44, 0xc5),\n\tRF_REG_PAIR(4,\t45, 0xc5),\n\tRF_REG_PAIR(4,\t46, 0x07),\n\tRF_REG_PAIR(4,\t47, 0xa8),\n\tRF_REG_PAIR(4,\t48, 0xef),\n\tRF_REG_PAIR(4,\t49, 0x1a),\n\t \n\tRF_REG_PAIR(4,\t54, 0x07),\n\tRF_REG_PAIR(4,\t55, 0xa7),\n\tRF_REG_PAIR(4,\t56, 0xcc),\n\tRF_REG_PAIR(4,\t57, 0x14),\n\tRF_REG_PAIR(4,\t58, 0x07),\n\tRF_REG_PAIR(4,\t59, 0xa8),\n\tRF_REG_PAIR(4,\t60, 0xd7),\n\tRF_REG_PAIR(4,\t61, 0x10),\n\tRF_REG_PAIR(4,\t62, 0x1c),\n\tRF_REG_PAIR(4,\t63, 0x00),  \n};\n\nstatic const struct mt76_reg_pair rf_vga[] = {\n\tRF_REG_PAIR(5,\t 0, 0x47),\n\tRF_REG_PAIR(5,\t 1, 0x00),\n\tRF_REG_PAIR(5,\t 2, 0x00),\n\tRF_REG_PAIR(5,\t 3, 0x08),\n\tRF_REG_PAIR(5,\t 4, 0x04),\n\tRF_REG_PAIR(5,\t 5, 0x20),\n\tRF_REG_PAIR(5,\t 6, 0x3a),\n\tRF_REG_PAIR(5,\t 7, 0x3a),\n\tRF_REG_PAIR(5,\t 8, 0x00),\n\tRF_REG_PAIR(5,\t 9, 0x00),\n\tRF_REG_PAIR(5,\t10, 0x10),\n\tRF_REG_PAIR(5,\t11, 0x10),\n\tRF_REG_PAIR(5,\t12, 0x10),\n\tRF_REG_PAIR(5,\t13, 0x10),\n\tRF_REG_PAIR(5,\t14, 0x10),\n\tRF_REG_PAIR(5,\t15, 0x20),\n\tRF_REG_PAIR(5,\t16, 0x22),\n\tRF_REG_PAIR(5,\t17, 0x7c),\n\tRF_REG_PAIR(5,\t18, 0x00),\n\tRF_REG_PAIR(5,\t19, 0x00),\n\tRF_REG_PAIR(5,\t20, 0x00),\n\tRF_REG_PAIR(5,\t21, 0xf1),\n\tRF_REG_PAIR(5,\t22, 0x11),\n\tRF_REG_PAIR(5,\t23, 0x02),\n\tRF_REG_PAIR(5,\t24, 0x41),\n\tRF_REG_PAIR(5,\t25, 0x20),\n\tRF_REG_PAIR(5,\t26, 0x00),\n\tRF_REG_PAIR(5,\t27, 0xd7),\n\tRF_REG_PAIR(5,\t28, 0xa2),\n\tRF_REG_PAIR(5,\t29, 0x20),\n\tRF_REG_PAIR(5,\t30, 0x49),\n\tRF_REG_PAIR(5,\t31, 0x20),\n\tRF_REG_PAIR(5,\t32, 0x04),\n\tRF_REG_PAIR(5,\t33, 0xf1),\n\tRF_REG_PAIR(5,\t34, 0xa1),\n\tRF_REG_PAIR(5,\t35, 0x01),\n\tRF_REG_PAIR(5,\t41, 0x00),\n\tRF_REG_PAIR(5,\t42, 0x00),\n\tRF_REG_PAIR(5,\t43, 0x00),\n\tRF_REG_PAIR(5,\t44, 0x00),\n\tRF_REG_PAIR(5,\t45, 0x00),\n\tRF_REG_PAIR(5,\t46, 0x00),\n\tRF_REG_PAIR(5,\t47, 0x00),\n\tRF_REG_PAIR(5,\t48, 0x00),\n\tRF_REG_PAIR(5,\t49, 0x00),\n\tRF_REG_PAIR(5,\t50, 0x00),\n\tRF_REG_PAIR(5,\t51, 0x00),\n\tRF_REG_PAIR(5,\t52, 0x00),\n\tRF_REG_PAIR(5,\t53, 0x00),\n\tRF_REG_PAIR(5,\t54, 0x00),\n\tRF_REG_PAIR(5,\t55, 0x00),\n\tRF_REG_PAIR(5,\t56, 0x00),\n\tRF_REG_PAIR(5,\t57, 0x00),\n\tRF_REG_PAIR(5,\t58, 0x31),\n\tRF_REG_PAIR(5,\t59, 0x31),\n\tRF_REG_PAIR(5,\t60, 0x0a),\n\tRF_REG_PAIR(5,\t61, 0x02),\n\tRF_REG_PAIR(5,\t62, 0x00),\n\tRF_REG_PAIR(5,\t63, 0x00),\n};\n\n \nstatic const struct mt76_reg_pair bbp_high_temp[] = {\n\t{  75, 0x60 },\n\t{  92, 0x02 },\n\t{ 178, 0xff },  \n\t{ 195, 0x88 }, { 196, 0x60 },\n}, bbp_high_temp_bw20[] = {\n\t{  69, 0x12 },\n\t{  91, 0x07 },\n\t{ 195, 0x23 }, { 196, 0x17 },\n\t{ 195, 0x24 }, { 196, 0x06 },\n\t{ 195, 0x81 }, { 196, 0x12 },\n\t{ 195, 0x83 }, { 196, 0x17 },\n}, bbp_high_temp_bw40[] = {\n\t{  69, 0x15 },\n\t{  91, 0x04 },\n\t{ 195, 0x23 }, { 196, 0x12 },\n\t{ 195, 0x24 }, { 196, 0x08 },\n\t{ 195, 0x81 }, { 196, 0x15 },\n\t{ 195, 0x83 }, { 196, 0x16 },\n}, bbp_low_temp[] = {\n\t{ 178, 0xff },  \n}, bbp_low_temp_bw20[] = {\n\t{  69, 0x12 },\n\t{  75, 0x5e },\n\t{  91, 0x07 },\n\t{  92, 0x02 },\n\t{ 195, 0x23 }, { 196, 0x17 },\n\t{ 195, 0x24 }, { 196, 0x06 },\n\t{ 195, 0x81 }, { 196, 0x12 },\n\t{ 195, 0x83 }, { 196, 0x17 },\n\t{ 195, 0x88 }, { 196, 0x5e },\n}, bbp_low_temp_bw40[] = {\n\t{  69, 0x15 },\n\t{  75, 0x5c },\n\t{  91, 0x04 },\n\t{  92, 0x03 },\n\t{ 195, 0x23 }, { 196, 0x10 },\n\t{ 195, 0x24 }, { 196, 0x08 },\n\t{ 195, 0x81 }, { 196, 0x15 },\n\t{ 195, 0x83 }, { 196, 0x16 },\n\t{ 195, 0x88 }, { 196, 0x5b },\n}, bbp_normal_temp[] = {\n\t{  75, 0x60 },\n\t{  92, 0x02 },\n\t{ 178, 0xff },  \n\t{ 195, 0x88 }, { 196, 0x60 },\n}, bbp_normal_temp_bw20[] = {\n\t{  69, 0x12 },\n\t{  91, 0x07 },\n\t{ 195, 0x23 }, { 196, 0x17 },\n\t{ 195, 0x24 }, { 196, 0x06 },\n\t{ 195, 0x81 }, { 196, 0x12 },\n\t{ 195, 0x83 }, { 196, 0x17 },\n}, bbp_normal_temp_bw40[] = {\n\t{  69, 0x15 },\n\t{  91, 0x04 },\n\t{ 195, 0x23 }, { 196, 0x12 },\n\t{ 195, 0x24 }, { 196, 0x08 },\n\t{ 195, 0x81 }, { 196, 0x15 },\n\t{ 195, 0x83 }, { 196, 0x16 },\n};\n\n#define BBP_TABLE(arr) { arr, ARRAY_SIZE(arr), }\n\nstatic const struct reg_table {\n\tconst struct mt76_reg_pair *regs;\n\tsize_t n;\n} bbp_mode_table[3][3] = {\n\t{\n\t\tBBP_TABLE(bbp_normal_temp_bw20),\n\t\tBBP_TABLE(bbp_normal_temp_bw40),\n\t\tBBP_TABLE(bbp_normal_temp),\n\t}, {\n\t\tBBP_TABLE(bbp_high_temp_bw20),\n\t\tBBP_TABLE(bbp_high_temp_bw40),\n\t\tBBP_TABLE(bbp_high_temp),\n\t}, {\n\t\tBBP_TABLE(bbp_low_temp_bw20),\n\t\tBBP_TABLE(bbp_low_temp_bw40),\n\t\tBBP_TABLE(bbp_low_temp),\n\t}\n};\n\n#endif\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}