============================================================
  Generated by:           Genus(TM) Synthesis Solution 21.14-s082_1
  Generated on:           Jan 28 2026  12:59:30 pm
  Module:                 systolic_array
  Technology library:     slow 
  Operating conditions:   slow (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

            Instance                                 Module                      Cell Count  Cell Area  Net Area   Total Area   Wireload  
------------------------------------------------------------------------------------------------------------------------------------------
systolic_array                                                                        45212      0.000     0.000        0.000 <none> (D)  
  PE_rows[0].PE_cols[0].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1             691      0.000     0.000        0.000 <none> (D)  
  PE_rows[0].PE_cols[1].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_345         694      0.000     0.000        0.000 <none> (D)  
  PE_rows[0].PE_cols[2].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_344         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[0].PE_cols[3].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_343         694      0.000     0.000        0.000 <none> (D)  
  PE_rows[0].PE_cols[4].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_342         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[0].PE_cols[5].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_341         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[0].PE_cols[6].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_340         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[0].PE_cols[7].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_339         688      0.000     0.000        0.000 <none> (D)  
  PE_rows[1].PE_cols[0].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_338         694      0.000     0.000        0.000 <none> (D)  
  PE_rows[1].PE_cols[1].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_337         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[1].PE_cols[2].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_336         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[1].PE_cols[3].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_335         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[1].PE_cols[4].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_334         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[1].PE_cols[5].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_333         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[1].PE_cols[6].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_332         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[1].PE_cols[7].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_331         688      0.000     0.000        0.000 <none> (D)  
  PE_rows[2].PE_cols[0].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_330         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[2].PE_cols[1].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_329         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[2].PE_cols[2].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_328         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[2].PE_cols[3].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_327         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[2].PE_cols[4].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_326         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[2].PE_cols[5].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_325         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[2].PE_cols[6].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_324         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[2].PE_cols[7].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_323         688      0.000     0.000        0.000 <none> (D)  
  PE_rows[3].PE_cols[0].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_322         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[3].PE_cols[1].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_321         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[3].PE_cols[2].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_320         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[3].PE_cols[3].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_319         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[3].PE_cols[4].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_318         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[3].PE_cols[5].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_317         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[3].PE_cols[6].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_316         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[3].PE_cols[7].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_315         688      0.000     0.000        0.000 <none> (D)  
  PE_rows[4].PE_cols[0].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_314         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[4].PE_cols[1].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_313         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[4].PE_cols[2].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_312         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[4].PE_cols[3].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_311         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[4].PE_cols[4].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_310         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[4].PE_cols[5].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_309         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[4].PE_cols[6].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_308         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[4].PE_cols[7].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_307         688      0.000     0.000        0.000 <none> (D)  
  PE_rows[5].PE_cols[0].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_306         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[5].PE_cols[1].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_305         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[5].PE_cols[2].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_304         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[5].PE_cols[3].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_303         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[5].PE_cols[4].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_302         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[5].PE_cols[5].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_301         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[5].PE_cols[6].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_300         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[5].PE_cols[7].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_299         688      0.000     0.000        0.000 <none> (D)  
  PE_rows[6].PE_cols[0].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_298         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[6].PE_cols[1].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_297         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[6].PE_cols[2].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_296         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[6].PE_cols[3].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_295         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[6].PE_cols[4].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_294         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[6].PE_cols[5].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_293         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[6].PE_cols[6].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_292         691      0.000     0.000        0.000 <none> (D)  
  PE_rows[6].PE_cols[7].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_291         688      0.000     0.000        0.000 <none> (D)  
  PE_rows[7].PE_cols[0].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_290         692      0.000     0.000        0.000 <none> (D)  
  PE_rows[7].PE_cols[1].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_289         689      0.000     0.000        0.000 <none> (D)  
  PE_rows[7].PE_cols[2].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_288         689      0.000     0.000        0.000 <none> (D)  
  PE_rows[7].PE_cols[3].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_287         689      0.000     0.000        0.000 <none> (D)  
  PE_rows[7].PE_cols[4].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_286         690      0.000     0.000        0.000 <none> (D)  
  PE_rows[7].PE_cols[5].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_285         689      0.000     0.000        0.000 <none> (D)  
  PE_rows[7].PE_cols[6].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_284         689      0.000     0.000        0.000 <none> (D)  
  PE_rows[7].PE_cols[7].pe_inst mac_unit_IP_size8_OP_size32_clr_load_first1_283         686      0.000     0.000        0.000 <none> (D)  
  (D) = wireload is default in technology library
