 1
 
行政院國家科學委員會補助專題研究計畫 █成果報告   □期中進度報告 
 
使用 60GHz 之室內十億級位元傳輸率之無線基頻傳收機 
 
 
計畫類別：□個別型計畫   █整合型計畫 
計畫編號：NSC 99－2220－E－009－013－ 
執行期間： 99 年 8 月  1 日至 100 年 7 月 31 日 
 
執行機構及系所：交通大學電子工程系 
 
計畫主持人：周世傑教授 
共同主持人：黃家齊教授、陳紹基教授、劉志尉副教授、周景揚教授 
計畫參與人員：黃俊達副教授、許騰尹副教授 
 
 
 
成果報告類型(依經費核定清單規定繳交)：□精簡報告  █完整報告 
 
本計畫除繳交成果報告外，另須繳交以下出國心得報告： 
□赴國外出差或研習心得報告 
□赴大陸地區出差或研習心得報告 
□出席國際學術會議心得報告 
□國際合作研究計畫國外研究報告 
 
 
處理方式：除列管計畫及下列情形者外，得立即公開查詢 
            █涉及專利或其他智慧財產權，□一年█二年後可公開查詢 
 
中   華   民   國  99 年  10 月  27 日 
附件一 
 3
(7) SOC 整合設計與驗證流程發展。 
 
三、總計畫與子計畫之第三年工作分配如下： 
 
 總計畫 各子計畫須配合完成之項目 
Year 3 
▪ 整個系統之規格創新之方法及系
統模擬 
▪ Multi-core平台之發展及其應用
在802.15.3c支架構與驗證 
▪ 關鍵子系統之晶片驗證 
▪ 電子層級之通訊模組與合成驗證
系統 
▪ 整合之系統雛形之展示 
▪ 多核平台架構與工具建立之技術 
▪ 各軟體、硬體模組之設計完成 
▪ 各軟體、硬體模組之模型產生 
▪ Testbench，test suite之產生 
▪ 基頻傳收機之關鍵IP整合 
▪ 多核心系統平台上初步的驗證 
▪ 電子層級之合成與驗證 
▪ 各關鍵IP實作與驗證 
 
 
 
四、研究方法與成果 
 We have developed core SoC Technologies for Indoor 60GHz Multi-Gbps Wireless Baseband 
Transceiver with over Gbps data rate: 
 
(1) System design and performance evaluation of 60GHz TXRX 
(2) SOC system architecture design 
(3) Multi-core processors and evaluation  
(4) ESL design flow and IP Synthesis  
(5) Design of indoor 60GHz Gbps wireless baseband transceiver circuit: Two chips  
(6) Reconfigurable architecture design for multi-standard radio 
 5
System Design and Performance Simulation of Indoor 60GHz 
Wireless Baseband Transceivers 
子計畫一：室內60GHz無線基頻傳收機系統設計 
計畫編號：  執行期間:97年8月～100年7月 
計畫主持人:交通大學電機系 黃家齊教授e-mail: huangcc@faculty.nctu.edu.tw 
 
一、中文摘要 
高速數據通訊已成為未來無線通訊的趨勢，目前正在制定的無線個人網路(Wireless Personal Area 
Network, WPAN)標準 802.15.3c利用全球通用不需申請執照的57~64GHz頻段，使用寬頻技術提供
50Mbps至7Gbps的高速數據通訊能力，可以支援越來越普及的電腦週邊無線連結及影音多媒體短距離
高速數據傳輸要求。我們知道，當傳送端與接收端的天線數目增加時，系統的容量或是效能可以大幅
提升。近年來，由於電路設計的成本下降，藉由多輸入多輸出(Multiple-Input Multiple-output, MIMO)
的技術以提升系統容量或效能已是必然之勢。在近期已制定或正在制定中的各種新一代的無線通訊系
統(如IEEE 802.15.3c、LTE-Advanced、IEEE 802.16、...etc)中，MIMO技術已經成為不可或缺的一部分
。但要在高速無線通訊系統中運作，接收機的複雜度不能太高。本計畫將以802.15.3c標準規格為參考
，設計一低複雜度且高效能的多輸入多輸出系統。並探討此系統的穩定度，及針對802.15.3c標準規格
中的Single Carrier Mode及OFDM mode以電腦模擬的方式驗證系統效能，並與其他傳統方法做比較。 
 
關鍵詞：60GHz,無線區域網路,空間分集技術,低複雜度系統設計,最大比例傳輸,波束形成 
 
Abstract 
High speed data communication has become a trend in the next generation wireless communication. 
Recently, a wireless personal area network (WPAN) standard named IEEE 802.15.3c which utilizes the global 
unlicensed 57~64GHz band catches a lot of attentions. Using such a wide frequency band, this standard can 
provide 50Mbps to 7 Gbps high speed data communication capability which can support the need of high 
speed wireless short range links for computer peripherals and multimedia video terminals.As is well-known, 
when the number of transmitter and receiver antenna increases, the link capacity or the system performance 
can be greatly improved. Nowadays, since the cost- down of integrated circuit, improving the system capacity 
or performance by Multiple-input Multiple-output (MIMO) technique is feasible solution. In most recently 
developed wireless communications standards such like IEEE 802.15.3c,beyond 3G or LTE-Advanced, IEEE 
802.16,...etc, they all take MIMO techniques into consideration.When a system is to be operated in a high 
speed wireless communication environment, the complexity of the receiver is a bottleneck. In this project, we 
will design a low-complexity and high performance MIMO system according to the specification of the IEEE 
802.15.3c standard. Furthermore, we will study on the performance of this system and computer simulation to 
compare it with conventional receiver solutions both for the Single Carrier Mode and OFDM Mode of the 
802.15.3c standard. 
 
Keywords: 60GHz, Wireless local area network, spatial diversity techniques, low complexity system design, 
maximum ratio transmission, beamforming 
 
 7
五、參考文獻 
[1] Tidus K. Y. Lo,“ Maximum Ratio Transmission,”  IEEE trans. Commun., Vol. 47, no. 10, Oct, 1999. 
[2] Pingyi Fang, Zhigang Cao, Xiang-Gen Xia“ Improved Weighting Vector Selection Method in Maximum 
Ratio Transmission over Flat Rayleigh Fading Channels,” in ICSP'02 Proceedings. 
[3] Siavash M. Alamouti, “ A simple transmit diversity technique for wireless communications,”  IEEE J. 
 Select Areas Commun., vol. 16, no. 8, Oct. 1998. 
[4] Zhengdao Wang, Xiaoli Ma, and G. B. Giannakis, “OFDM or single-carrier block transmissions? ”, 
IEEE Trans. on Commun., Vol. 52, Issue 3, pp. 380-394, March 2004. 
[5] R. Funada, H. Harada, and others, “A design of single carrier based PHY for IEEE 802.15.3c standard”, 
IEEE 18th International Symposium on Personal Indoor and Mobile Radio Communications, PIMRC 2007, 
pp. 1-5, September 2007. 
[6] D. Falconer, S. L. Ariyavisitakul, A. Benyamin-Seeyar, and B. Eidson, “ Frequency domain 
equalization for single-carrier broadband wireless systems”, IEEE Commun. Magazine, Vol. 40, Issue 4, pp. 
58-66, April 2002. 
[7] B. Xu and G. Bi, “Channel estimation using complementary sequence pairs for UWB/OFDM systems”, 
Electronics Letters, Vol. 40, Issue 19, pp. 1196- 1197, September 2004. 
[8] Meng-Lin Ku and Chia-Chi Huang, ”A complementary codes pilot-based transmitter diversity 
technique for OFDM systems”, IEEE Trans. on Wireless Commun., Vol. 5, Issue 3, pp. 504- 508, March 
2006. 
[9] N. Benvenuto and S. Tomasin, “On the comparison between OFDM and single carrier modulation with 
a DFE using a frequency-domain feed-forward filter”, IEEE Trans. on Commun., Vol. 50, Issue 6, pp. 
947-955, June 2002. 
[10] Ming Lei, I. Lakkis, H. Harada, and S. Kato, “MMSE-FDE Based on Estimated SNR for Single-Carrier 
Block Transmission (SCBT) in Multi-Gbps WPAN (IEEE 802.15.3c)”, 2008 ICC Workshops '08. IEEE 
International Conference on Communications Workshops, pp. 52 – 56, May 2008. 
[11] B. Hassibi and H. Vikalo, “On the sphere-decoding algorithm I. Expected complexity”, IEEE Trans. on 
Signal Processing, Vol. 53, Issue 8, Part 1, pp. 2806-2818, August 2005. 
[12] E. K. P. Chong and S. H. Zak, An Introduction to Optimization, 3rd ed. New Jersey: John Wiley & Sons. 
[13] C.-Y. Ma, M.-L. Ku, and C.-C. Huang,“ Selective Maximum Ratio Transmission Techniques for MIMO 
Wireless Communications,” in Proc. IEEE ICCT2011, Sep. 2011. 
[14] G. B. Giannakis, Z. Liu, X. Ma, and S. Zhou, Space-Time Coding for Broadband Wireless 
Communications. New York: Wiley, 2006. 
 
六、圖表 
 
Fig. 1 SCBT接收機架構 
 9
 
Fig. 5  SMRT演算法 
 
Fig. 6 DF-SMRT 
 11
 
Fig. 9 傳送端硬體複雜度 
 13
三、研究方法及成果 
為了在設計初期同時探索多核心以及單指令流多資料流架構，我們建立了一套多執行緒單指令流
多資料流架構之函式庫及多核心模擬工具。利用此工具，設計者首先將原先以高階語言C/C++描述的程
式碼以函式庫作小幅的平行化改寫；透過延伸資料型態可以定義軟體的資料平行度(data-level 
parallelism)，透過多執行緒函式可以將軟體切割成多工(multi-task)程式。之後透過兩階段的多核
心模擬工具完成效能的估測；第一階段會做函式的行為模擬並紀錄記憶體存取和核心之間同步信號的
時間點並存為trace file，之後會透過事件(event)模擬分析所記錄的trace做最後的多核心校能評估
。 
多執行緒單指令流多資料流的函式庫包含了有多執行緒函式以及延伸資料型態函式。多執行緒函
式基於pthread函式，用以表示任務平行度(task-level parallelism)，以及較簡單之任務間同步及資
料傳輸。延伸資料型態函式定義了4個額外的數位訊號處理的資料型態；包含相對應的運算子以及本質
函式(intrinsic functions)。在多執行緒單指令流多資料流函式庫中，每個運算都定義了所需的執行
週期用來做效能評估。模擬過程中會先以本機(native)模擬方式模擬運算的行為以及產生多核心之間
需做同步之trace。如此可以避免多核心模擬時需要每一個模擬周期都去檢查是否有同步的訊號發生。
透過本機模擬的方式可以較連結多顆指令集模擬器的虛擬平台模擬方式快一百倍。 
透過多執行緒單指令流多資料流的函式庫，我們針對物件偵測的演算法進行多核心單指令流多資
料流架構的探索。硬體部份從單顆核心之特殊指令集架構開始到整個系統的配置，包含核心的數目、
單指令流多資料流架構的位元寬度以及共享記憶體的架構。軟體部份會考量以不同的平行化方式來使
用單指令流多資料流的運算。利用此技術，我們針對此應用發展一四核心256-bit單指令流多資料流之
數位訊號處理器，其共享記憶體為單埠16-bank架構。每一核心透過矩形定址法來做資料存取，可以提
升物件偵測核心運算的效能兩倍。軟體部分以混合式向量化方式可以使單指令流多資料流運算更為有
效率，透過像素級平行化方式將單一執行緒程式切割成多執行緒程式。透過同時探索多核心以及單指
令流多資料流的設計方式在效能目標為每秒八幅QVGA影像的情況下，可以較其他的配置設計省下約四
倍的硬體資源。 
 
四、結果與討論 
軟體硬體協同設計可以同時考量演算法特性，使得多核心以及單指令流多資料流架構設計的硬體
配置上更有效益。而透過設計初期的協同設計可以快速降低設計空間盡而加快數位訊號處理器的設計
時間。 
本研究建立了一多執行緒單指令流多資料流架構模擬函式庫以及多核心模擬工具。使用者可以將
原先以高階語言描述之程式透過函式庫作小幅的改寫將成是平行化。多核心模擬速度可以較以往透過
連結多個指令集架構模擬器的虛擬平台快一百倍。透過函式庫以及多核心模擬工具，設計者可以在設
計初期同時考量多核心以及單指令流多資料流架構快速的探索演算法以及適當的硬體配置架構。 
 
 15
六、圖表 
 
Fig1.多核心與單指令流多資料流探索 
 
Fig2.多核心單指令流多資料流架構探索流程 
 17
A generator that can automatically provide the architecture variants depending on the user-specified 
constraints is demanded for saving design costs drastically. To deal with this issue, the automatic FFT 
generator provides some parameters to customize for the design constraints, such as the FFT transform sizes, 
I/O data ordering, data bitwidth, and the various architectures. Thus, we mainly focus on the tradeoff between 
throughput and area of the FFT architectures. 
Since the multiplier is an expansive computational unit in hardware implementation and the coefficients 
are mostly constant in filter design, the multiplication can be implemented by s series of binary shifts and 
adders/subtractors, instead of a generalized multiplier. Thus, in typical FIR filter designs, multiplier-less 
MCM is widely adopted to avoid using the costly multiplication and provide a high area-efficient filter design. 
 
三、研究方法 
In order to deal with those problems, we propose three main technologies: 
 
(1) A bitwith determination algorithm using complexity information: 
In our proposed design flow, the fractional bitwith is iteratively minimized to reduce the total 
hardware cost. A uniform fraction bitwidth is determined at the first stage and a variant bitwidth is 
individually examined at the second stage. 
 
(2) A parameterizable generator for high-performance and low-cost FFT cores: 
The proposed architecture is composed of two stages – in addition to butterfly units, the front 
stage, named data reordering stage, employs FIFOs with specific size and properly-controlled 
switches to align the data in correct order; while the back stage, named data shuffling stage, 
deploys a set of precisely-organized IPMs to shuffle the data among different rows to their correct 
positions. 
 
(3) A bitwidth-aware subexpression sharing algorithm for FIR filter: 
We use a graph-based approach instead of a lookup table to record the subexpressions of each 
coefficient. The corresponding ILP modeling is also formulated to minimize the total number of 
bitwidth of MCM. 
 
四、結果與討論 
In this project, we proposed three techniques to deal with the bitwidth problem in electronic system level 
design flow.  
 
(1) An autoquantization algorithm that uses the lower bound and the upper bound to find the optimized bit 
width for the OFDM system. 
(2) An automatic MDC-based FFT generator to design a specified FFT processor 
(3) A bitwidth-aware MCM algorithm to minimize the total number of adder bits. The experimental results 
show that the proposed algorithms can produce area-efficient implementations compared to the existing 
works. 
 
 19
六、圖表 
Integer bitwidth determination
Upper bound calculation
Lower bound calculation
Increasing phase
Fraction bitwidth determination
Decreasing phase
 
Fig. 2 Flow of bitwidth determination 
It
It
I2t
It/2
It/2
It/2
It/2
I4
I4
…
…
BFI BFII BFI BFII BFI BFII
……
……
BFI BFII BFI BFII
BFII
…
…
…
……
BFI BFII
…
…
…
…
…
…
data shuffling stagedata reording stage
t
rows
1
1
t
N
16
BFIIBFI BFII BFI BFII BFI
……
…… 1
1
t
N
16
t
N
8t
N
4
t
N
8t
N
4
t
N
16
t
N
16
t
N
8t
N
4
t
N
8t
N
4
 
Fig. 3 The generic template of R22EMDC architecture 
 21
Design of Indoor 60GHz Multi-Gbps Wireless Baseband 
Transceiver Circuit and Its Reconfigurable Architecture 
Design for Multi-standard Radio Signal Processing 
子計畫四：60GHz室內無線、十億位元以上之基頻傳收機電路
及其多功可重組式無線電訊號處理器架構之研究與設計(3/3) 
計畫編號：NSC 99-2220-E-009-016 執行期限：98年8月1日至99年7月31日 
計畫主持人：交通大學電子系 陳紹基教授 e-mail: sgchen@mail.nctu.edu.tw 
 
一、中文摘要 
在60 GHz無線個人區域網路 (WPAN) 中做傳輸時，會有很嚴重的路徑損失(path loss)造成連線預
算 (link budget)不足[1]、[2]，波束成形(beamforming)[3]便是一個可以有效改善此問題的技術。我們針
對架構最簡單的符元式波束成形，並結合IEEE 802.15.3c中的波束編碼簿(beam codebook)結合來做改良
。接著，為了有效的利用估測通道，本計畫提出了應用於毫微米單載波系統之增強通道以及訊雜比估
測準確性的兩個估測方法。此外關於基頻部分中濾波器的部分，一般來說，在各種通訊標準不斷被提
出的情況下，以往只針對某個標準所設計通訊產品的概念將會使得產品的生命周期變短，因此我們提
出了一種可重組多模式和多訊號流的平行濾波器架構，這是一個可以根據不同通訊標準的傳輸率來重
組出適合其平行度的濾波器架構將可適用於軟體無線電之前端通訊平台之設計。此外本計畫針對基頻
電路中常使用的FFT模組提出了一個針對IEEE 802.15.3c高效能產出率之快速傅立葉轉換處理器。最後
在通道編碼方面，本計畫針對低密度奇偶校驗碼(LDPC)提出一個高效能且低複雜度的解碼演算法。傳
統上有可接受複雜度且高效能的LDPC解碼演算法MP(Message Passing) algorithm family 的效能相較於
其他演算法已有較佳的表現，但仍與最大相似解碼的解碼效能有段差距。因此，本報告提出一個關於
使用基因演算法的概念搭配MP演算法(GA-MP)的創新演算法，根據我們的分析，它的解碼效能在不同
的parity check matrices下都能逼近最大相似解碼。 
 
關鍵詞：無線個人區域網路(WPAN); 波束成形 (Beamforming); 波束編碼簿(Beam Codebook); 通道估
測 (Channel estimation); 軟體無線電 (SDR); 低密度奇偶校驗碼 (LDPC); 基因演算法 (GA); 最大相
似解碼 (ML decoding); 訊息傳遞 (Message passing); 快速傅立葉轉換 (FFT)。 
 
Abstract 
We discuss the beamforming techniques in order to realize high speed, and reliable transmission for 
millimeter-wave 60GHz wireless personal area networks (60GHz WPANs). Based on the beam codebook in 
IEEE 802.15.3c, we propose some techniques and their analyses for enhancing the beamforming performance. 
Besides, for efficient channel estimation, two techniques are presented to enhance the estimation accuracies of 
the channel impulse response (CIR) and SNR for mmWave single carrier (SC) systems. Software Defined 
Radio (SDR) is an effective concept to realize multiple wireless communication systems, with a single 
reconfigurable hardware platform. For multi-standard SDR platform, we also propose two multi-mode and 
multi-stream parallel filter architectures, which can be appropriately configured to meet the front-end filtering 
specifications of various communication systems. Next, this project presents a high-throughput FFT processor 
for IEEE 802.15.3c (WPANs) standard. Finally, aspect of channel coding, although MP (Message Passing) 
algorithm family have good decoding performances, they do not perform as well as maximum likelihood 
(ML) decoding. This project proposes a GA-MP algorithm based on the concept of genetic algorithm and MP 
algorithm. The decoding performance of GA-MP decoding is close to the ML decoding for various parity 
check matrices 
 23
其他任何的通道資訊。 
(2) 通道估測 (Channel estimation):為了增加估測到的通道響應以及更正訊雜比的偏差值。提出了兩個
方法來改善先前方法的不足。第一個方法主要就是利用互補格雷碼在通道估測序列欄位的特殊排
列，能夠在一組互補格雷碼中，得到兩組的互補格雷碼來進行通道估測。第二個提出改善的方法
就是利用推估出來的理論偏移植，並且去對於理論偏移植作補償(Bias Correction, BC)。 
(3) 軟體無線電  (SDR Frond End Filter Architectures):我們所設計之SDR前端濾波器可包含IEEE 
802.15.3c、IEEE 802.11ad/ac及LTE等多個標準。不同的標準可用提出之架構以不同平行度操作，
其中我們也以可重組係數之乘法器方塊讓不同標準的使用者可重組出所需的濾波器係數。由於
802.15.3c及802.11ad等標準有超過2(Gs/s)的高資料率，我們使用了八倍平行的濾波器架構滿足所需
的吞吐量。 
(4) 快速傅立葉(FFT): 關於快速傅立葉的改進方面，首先我們將一個N 點之快速傅立葉轉換公式以基
底16進行分解之後再進一步利用基底4進行分解，則可將一個基底16蝴蝶結構在4 個時脈週期內完
成運算。以此演算法為基礎，我們提出一個高吞吐量之快速傅立葉轉換處理器架構，如圖一所示
。 
(5) 通道編碼(Channel Coding):本研究利用基因演算法的概念來增強LDPC中MP演算法的效能，我們稱
此演算法為GA-MP演算法。利用基因演算法的突變與演化機制，一個世代一個世代的漸漸逼近最
佳解。 
 
四、結果與討論 
為了方便討論，我們一樣將本章分成幾個小部分，分別是波束成型、通道估測、軟體無線電、快
速傅立葉與LDPC通道編碼五個部分。 
 
(1) 波束成形 (Beamforming): 根據實際於IEEE 802.15.3c通道環境下的模擬結果，我們所提出的
DEC(Direction estimation based on codebook)方法無論在什麼環境下，隨著天線數增加效能都有可
能超越硬體較複雜的混合式波束成形；而另外一個所提出的DENC (Direction estimation based on 
codebook)方法雖然在嚴苛通道下表現較差，但在住宅LOS及NLOS都有不錯的表現，且只需要較少
的訓練序列，就可以實際應用於需要較高速且低複雜度的裝置當中。 
(2) 通道估測 (Channel estimation):由模擬可以看出，在無直射路線(non-light-of-sight, NLOS)通道環境
中，對於先前方法來說，應用所提出的第二個方法可以改善約2dB的效能。如果同時應用兩個提出
的方法的話，在無直射路線通道環境中，相對於先前方法可以大大地改善2.3dB的效能。因此可以
看出，訊雜比的估測精準度對於MMSE-FDE的影響是很大的。另外，對於直射路線(Light-of-sight, 
LOS)通道響應中，同時應用兩個提出的方法，可以比先前方法改善大約改善0.4dB左右。 
(3) 軟體無線電(SDR Front-End Filter Architectures):我們使用硬體描述語言Verilog並以UMC 90nm製程
合成出27個係數的多訊號流八倍平行濾波器架構的功率消耗和面積。與多訊號流八倍平行濾波器
架構比較，所提出的直接實現法不但有較少的功率消耗並可節省20%的面積。 
(4) 快速傅立葉( FFT):我們所提出之快速傅立葉轉換處理器以UMC 90nm製成實現，將其效能與其他處
理器比較，請見表一，可明顯看出我們所提架構具有高速，低面積，低功耗之特性。 
(5) 通道編碼(Channel Coding):將我們所提出的GA-MP與目前文獻上效能最佳的演算法[5]效能做比較
，可發現此兩種演算法在遞迴數增大情況下都能接近ML解，且我們所提出的GA-MP演算法其效能
小勝[5]所提出的演算法。不過我們與此篇paper所提的演算法的最大差異是在硬體實現上。我們所
提出的方法在額外增加的記憶體上不會隨遞迴數增加而上升，但是[5]卻是以指數形式成長，因此
不易實現。 
 
 25
Development of Wireless indoor Multi-Gbps baseband 
Transceiver and Low-power design Technology 
子計畫五：室內無線十億級傳輸率之基頻傳收機與低功率設計
技術(3/3) 
計畫編號：NSC 99-2220-E-009-017 執行期限：98年8月1日至99年7月31日 
計畫主持人：交通大學電子系周世傑教授 e-mail: jerryjou@mail.nctu.edu.tw 
 
一、摘要 
本子計畫預定實現一個應用於60GHz頻帶的基頻接收機，此基頻接收機包含單載波 (Single Carrier, 
SC) 與正交分頻多工 (Orthogonal Frequency Division Multiplexing, OFDM) 兩種操作模式。在技術研發
上有三個大目標：同步及通道估計子系統之硬體架構及實現、通道編碼之硬體架構及實現、高速及低
功率之設計技術與流程建立。 
在此子計畫執行的第一年，我們提出快速收斂的適應性頻率領域之等化器、取樣頻率飄移補償器
。第二年，我們提出了一個利用自動相關器為基礎的框訊、載波頻率飄移、取樣頻率飄移和符號邊界
偵測演算法和硬體，同時整合了上年度提出的適應性頻率領域之等化器、快速傅利葉轉換、取樣頻率
飄移補償器。 
這一年，我們針對IEEE 802.15.3c規格提出了：(1) 以自動相關器為基礎的框訊、載波頻率飄移、
取樣頻率飄移和符號邊界偵測之演算法，(2) 頻域等化演算法和時域等化演算法，(3) 頻域時域複合相
位雜訊消除演算法和兩階段相位雜訊消除演算法；並完成了一顆低密度同位元檢查碼 (Low-Density 
Parity-Check code, LDPC code) 解碼器晶片，及兩顆符合IEEE 802.15.3c規格的雙模式無線個人區域網
路 (Wireless Personal Area Network, WPAN) 晶片，這兩顆晶片的硬體架構也適用於IEEE 802.11ad規格
。 
 
關鍵詞：60GHz頻帶、IEEE 802.15.3c、IEEE 802.11ad、單載波、正交分頻多工、框訊偵測、載波頻率
飄移、取樣頻率飄移、符號邊界偵測、頻域等化、時域等化、相位雜訊、低密度同位元檢查碼。 
 
Abstract 
This project planned to design a baseband receiver for 60GHz frequency band. This receiver contains 
two operating modes, single carrier (SC) mode and orthogonal frequency division multiplexing (OFDM) 
mode. There are three targets of the technology research and development: the hardware architecture and 
implementation of synchronization and equalization sub-blocks, the hardware architecture and 
implementation of error correction code decoder and the design flow of high speed and low power design. 
In the first year, we proposed a fast convergence adaptive frequency domain equalizer (FDE) and 
sampling clock offset (SCO) compensator. In the second year, we proposed an auto-correlation based 
preamble detection (PD), carrier frequency offset (CFO) estimation, SCO estimation and boundary detection 
(BD) algorithm and architecture. We also integrate the proposed fast convergence adaptive FDE and the 
additional FFT and SCO compensator. 
This year, targeting IEEE 802.15.3c, we proposed: (1) a correlation-based preamble, SCO, CFO and 
boundary detection algorithm, (2) a frequency domain equalization algorithm and a time domain equalization 
algorithm and (3) a hybrid domain phase noise cancellation algorithm and a two-stage phase noise 
cancellation algorithm. Besides, we implemented a low-density parity-check (LDPC) code decoder and two 
wireless personal area network (WPAN) receivers by 65nm CMOS process. The two WPAN receivers achieve 
the performance requirement of IEEE 802.15.3c and IEEE 802.11ad. 
 
Keywords: the 60GHz band, IEEE 802.15.3c, IEEE 802.11ad, single carrier (SC), orthogonal frequency 
 27
。在 OFDM模式，當相位雜訊頻寬為12.5MHz、方均根值為 15度，SNR為12dB時，QPSK的系統
BER可以達到3.3×10-4；在SC模式， 當相位雜訊頻寬為12.5MHz、方均根值為8度，SNR 為12dB
時，QPSK的系統BER 可以達到8.91×10-4。 
 
(二) 晶片實作成果 
本計畫為達到IEEE 802.15.3c標準針對系統要求之高達2.64GHz的取樣頻率，進行硬體八倍平行，
將硬體所需之時脈頻率可以降至330MHz可實現之電路。在平行化及高度管線化之後，所提演算法之硬
體實現均可操作在330MHz。我們以65nm CMOS製程實作三顆晶片，分別實現：低密度同位元檢查碼
解碼器、使用頻域等化器之雙模式無線個人區域網路 (WPAN) 晶片及使用時域等化器之雙模式無線個
人區域網路 (WPAN) 晶片。 
 
(1) 低密度同位元檢查碼 (Low-Density Parity-Check code, LDPC code) 解碼器晶片：此編解碼晶片可
支援IEEE 802.15.3c標準中四種碼率低密度同位元檢查的編解碼，為本子計畫第二年之研究成果，
已發表於IEEE Asian Solid State Circuits Conference (A-SSCC)。與其他LDPC硬體架構比較，此編解
碼晶片有較好的功耗效率 (Energy Efficiency) 和硬體使用率 (Hardware Efficiency)。 
(2) 使用頻域等化器之雙模式無線個人區域網路 (WPAN) 晶片：頻域等化器的優點在於可以處理時變
通道，但在單載波模式時，回授路徑需要兩個快速傅立葉轉換模組，而快速傅立葉轉換模組硬體
面積非常大，快速傅立葉轉換模組所佔的等效邏輯閘比例為整體的64%。因為面積限制，並沒有
將LDPC解碼器一起實現於此晶片。經驗證，此晶片的位元錯誤率在使用通道邊碼之後，可以達到
IEEE 802.15.3c的要求。 
(3) 使用時域等化器之雙模式無線個人區域網路 (WPAN) 晶片：和前一顆WPAN晶片比較，這次我們
使用時域等化器，並整合了相位雜訊消除模組。時域等化器的優點在於可以有效估測出通道脈衝
響應，且在單載波模式時，不需要額外的快速傅立葉轉換模組，但其缺點為無法處理快速變動的
通道。因為面積限制，並沒有將LDPC解碼器一起實現於此晶片。經驗證，此晶片的位元錯誤率在
使用通道邊碼之後，可以達到IEEE 802.15.3c的要求。 
 
(三) 論文發表 
 
Referred Journal Articles: 
[1] L. R. Wang, M. H. Tu, S. J. Jou and C. L. Lee, ” Well-Structured Modified Booth Multiplier and Its 
Application to Reconfigurable MAC Design,” IEICE Trans. on Electronics, Vol.E94-C, No.6, June 2011, 
PP.1112-1119. (SCI, EI) 
[2] H. Y. Chen, M. L. Ku, S. J. Jou and C. C. Huang, “A Robust Channel Estimator for High-Mobility,” 
IEEE Trans. Circuits and Systems, part I, Vol.57, No.4, April 2010, pp.925-936.  (SCI, EI) 
[3] C. H. Liu, C. C. Lin, S. W. Yen, C. L Chen, H. C. Chang, C.Y. Lee, Y.S. Hsu and S. J. Jou, “Design of a 
Multimode QC-LDPC Decoder based on Shift-Routing Network (SRN),” IEEE Trans. Circuits and Systems, 
part II, Vol.56, No.9, Sept. 2009, pp.734-738.  (SCI, EI) 
 
Conference Proceedings: 
[1] Y. S Huang, W. C Liu, S. J Jou. "Design and implementation of synchronization detection for IEEE 
802.15.3c," International Symposium on VLSI Design, Automation and Test (VLSI-DAT), Apr. 2011.  
[2] F. C. Yeh, T. Y. Liu, T. C. Wei, W. C. Liu, and S. J. Jou, “A SC/OFDM dual mode frequency-domain 
equalizer for 60GHz multi-gbps wireless transmission,” International Symposium on VLSI Design, 
Automation and Test (VLSI-DAT), Apr. 2011.  
[3] S. Y. Hung, S. W. Yen, C. L. Chen, H. C. Chang, S. J. Jou, and C. Y. Lee, “A 5.7Gbps row-based layered 
scheduling LDPC decoder for IEEE 802.15.3c applications,” IEEE Asian Solid State Circuits Conference 
(A-SSCC), pp. 1-4, Nov. 2010. 
 
Under Submission” 
[1] S. W.Yen, S. Y. Hung, C. L. Chen, H. C. Chang, S. J. Jou, and C. Y. Lee, “A 5.79Gbps Energy-Efficient 
Multirate LDPC Codec Chip for IEEE 802.15.3c Applications,” IEEE Journal of Solid-State Circuits. 
 29
Transmission Mode”, NCTU, 2005 IEEE. 
[20] Martin V. Clark, “Adaptive Frequency-Domain Equalization and Diversity Combining for Broadband 
Wireless Communications”, IEEE JOURNAL ON SELECTED AREAS IN COMMUNICATIONS, VOL. 16, 
NO. 8, OCTOBER 1998. 
[21] Wahyul Amien SYAFEI, Kunitoshi NISHIJO, Yuhei NAGAO, Masayuki KUROSAKI and Hiroshi 
OCHI, “Adaptive Channel Estimation using Cyclic Prefix for Single Carrier Wireless System with FDE”, Feb. 
17-20, 2008 ICACT. 
[22] S. Haykin, “Adaptive Filter Theory”, 4th ed., 2002. 
[23] Maurice G. Bellanger, “Adaptive Digital Filters”, 2nd ed.,2001. 
[24] Paulo S. R. Diniz, “Adaptive Filtering”, 2nd ed.,2002. 
[25] http://www.ieee802.org/15/pub/TG3c.html . 
[26] M. Speth, S. Fechtel, G. Fock and H. Meyr, “Optimum Receiver Design for Wireless Broad-band 
Systems Using OFDM Part I,” IEEE Trans. Commun., vol. 47, no 11, pp.1668-1677, Nov. 1999. 
[27] M. Speth, S. Fechtel, G. Fock and H. Meyr, “Optimum Receiver Design for OFDM-Based Broadband 
Transmission Part II: A Case Study,” IEEE Trans. Commun., vol.49, no. 4, pp. 571-578, Apr. 2001. 
[28] T. Poller and M. Peeters, “Synchronization with DMT Modulation,” IEEE Trans. Communications 
Magazine, April 1999,  pp.80-86. 
[29] F. M. Gardner, “Interpolation in Digital Modems. I. Fundamentals,”, IEEE Trans. Commun., vol. 41, no. 
3, pp. 501–507, March 1993. 
[30] L. Erup, F.M. Gardner and R.A. Harris, “Interpolation in Digital Modems. II. Implementation and 
Performance,” IEEE Trans. Commun., vol. 41, no. 6, pp. 998– 1008, June 1993. 
[31] P.H. Chiang, G. Stuber, D. B. Lin and H. J. Li, “Pilot-Aided Fine Synchronization for SC-FDE Systems 
on Multipath Fading Channels,” in Proc. IEEE ICC 2007, pp. 2853–2858. 
[32] T.H. Lee, J.S. Jhuang, and T. D. Chiueh, “A High-Speed Baseband Receiver for MIMO OFDM Based 
WLAN,” in Proc. IEEE VSLI-DAT 2006, pp.1-4. 
[33] Z. Wang, Y. Xin , and M. Tomisawa, “Phase Error Suppression for Multi-Band OFDM-Based UWB 
Systems,” in Proc. IEEE VTC 2008, pp. 1072–1076. 
[34] S. Wu and Y. Bar-Ness, “A Phase Noise Suppression Algorithm for OFDM-Based WLANs,” IEEE 
Communications Letters, vol. 6, pp. 535-537, Dec. 2002. 
[35] D. D. Lin, Y. Zhao, and T. J. Lim, “OFDM Phase Noise Cancellation via Approximate Probabilistic 
Inference,” IEEE Wireless Communications and Networking Conference, vol. 1, pp. 27-32, Mar. 2005. 
[36] L. Piazzo and P. Mandarini, “Analysis of Phase Noise Effects in OFDM Modems,” IEEE Transactions on 
Communications, vol. 50, pp. 1696-1705, Oct. 2002. 
[37] M. Webster and M. Seals, ``Suggested Phase Noise Model for 802-11 HRb,'' IEEE P802.11 Task Group 
G, http://grouper.ieee.org/groups/802/11/, Sep. 2000. 
[38] C. M. Bishop, Pattern Recognition and Machine Learning. Springer. 
 
 31
 
 
圖二、使用頻域等化器之雙模式無線個人區域網路晶片 
 
表一、使用頻域等化器之雙模式無線個人區域網路晶片之規格與效能 
Process 65 nm CMOS, 1P9M 
Supporting Standard 802.15.3c WPAN 802.11ad WLAN 
Supporting Mode SCBT OFDM 
Required Chip Rate 1760MHz 2640MHz 
Required Clock Frequency 220MHz 330MHz 
Gate Count 3463K 
Core Size 8.06mm2(3.05mm×2.55mm) 
Die Size 12.96mm2 (3.6mm×3.6mm) 
Measured Operation Frequency 220MHz @1.1V 330MHz @1.1V 
Power Consumption 328.4mW @220MHz 473.1mW @330MHz 
Leakage Power 29.4mW 
Bit Error Rate (Uncoded@12dB) 8.92×10-4 1.43×10-2 
Throughput Rate (QPSK) 3.52Gbs 5.28Gbs 
 33
 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
 達成目標 
□ 未達成目標（請說明，以 100 字為限） 
□ 實驗失敗 
□ 因故實驗中斷 
□ 其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 ■撰寫中 □無 
專利：■已獲得 ■申請中 □無 
技轉：■已技轉 ■洽談中 □無 
其他：（以 100 字為限） 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
1.提出以低複雜度、可積體電路化的基頻接收機系統設計，包括同步、通道
估計、頻域等化與資料偵測。本計畫所提出的基頻演算法，可以做為 60GHz
通訊系統晶片設計的參考。 
2.提出一個低複雜度，使用空間分集的多天線系統，此方法可以在以極微小
的效能損失為代價的前提上，大幅度的降低傳收機的系統複雜度。 
3.建立高速特定用途多核心訊號處理器發展平台 
4.提出高效能、數十億元級(Gbps) 802.15.3c/多標準之 FFT 處理器 
5.多項高效能 LDPC 解碼演算法及解碼器設計技術 
6.提出頻域等化演算法和時域等化演算法 
7. 提出頻域時域複合相位雜訊消除演算法和兩階段相位雜訊消除演算法，針
對 SC 模式提出兩階段相位雜訊消除演算法，其 99.8%的硬體能與 OFDM 模式
之頻域演算法共用。 
8.兩顆分別使用頻域、時域相位雜訊消除之基頻接收器。 
 
附件二 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：周世傑 計畫編號：99-2220-E-009-013- 
計畫名稱：使用 60GHz 之室內十億級位元傳輸率之無線基頻傳收機--總計畫(3/3) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 4 4 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 2 2 100%  專利 已獲得件數 2 2 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 1 1 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 1 1 100% 
人次 
 
期刊論文 3 3 100%  
研究報告/技術報告 0 0 100%  
研討會論文 9 9 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 1 1 100%  專利 已獲得件數 2 2 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□未達成目標（請說明，以 100 字為限） 
□實驗失敗 
□因故實驗中斷 
□其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 □撰寫中 □無 
專利：■已獲得 □申請中 □無 
技轉：■已技轉 □洽談中 □無 
其他：（以 100 字為限） 
本計畫為第三年計畫，共計三年已發表國內外期刊論文等共計 39 篇, 取得專利 2件,申請
中 2件, 並促成與 IMEC、CIC 之產學研合作。 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
一、學術成就 
1.提出一個針對數位濾波器提出了一個考慮位元數的演算法，且能自動地產生對應的硬體
設計。實驗結果顯示，我們在相同的濾波器規格下，可以產生硬體面積較小的架構。 
2.提出了一個低複雜度且適用於 pi/2 BPSK 的 Golay 相關運算器，此方法可應用於時間同
步以及載波頻率偏移上面，此外，提出了一個在 LDPC 中可快速尋找 LC set 的改良電路，
進而提高約 2.5dB 的解碼效能。亦提出一個彈性的可變點數 FFT 硬體設計，其適用點數可
從 64 點而至於 8192 點 FFT。 
3.提出一數位訊號處理器軟硬體協同設計流程，藉由可重配置數位訊號處理器資料庫，能
利用軟體設計者熟習之高階語言，針對多核心數位訊號處理器，於設計初期進行設計空間
探索(Design Space Exploration)，決定重要之設計參數，加快高效能數位訊號處理器之
設計時程。 
4.利用可重配置數位訊號處理器資料庫，針對電腦視覺應用設計一多核心數位訊號處理
器。開發一四核心 256-bit 單一指令多重資料數位訊號處理器，以最有效率之硬體資源配
置達到所需之即時效能需求。 
二、技術創新 
1.提出考慮位元數的數位濾波器設計方法，相較於傳統只考慮運算單元的做法，能提供更
有效率的硬體設計。 
