\section{Budowa systemu jednoukładowego}
TODO: opis przykładowego soc - jednostka centralna, magistrale, peryferia

\subsection{Opis wybranej implementacji procesora z ISA RISC-V}
Na potrzeby tej pracy został wybrany projekt VexRiscv\cite{vexriscv:2018:Online}, który jest rdzeniem implementującym architekturę RISC-V w wariancie 32-bitowym, zoptymalizowanym pod kątem układów FPGA. Jego modularność z użyciem rozszerzeń na etapie budowania rdzenia pozwala na konfigurowanie parametrów w zależności od wymogów projektu, takich jak ilość etapów potoku wykonywania rozkazów, wspierane rozszerzenia architektury czy wielkość pamięci cache poziomu pierwszego.

TODO: dokładniejszy opis procesora: ogólny schemat budowy, jakieś dodatkowe pomysły?

\subsection{Przegląd dostępnych magistrali systemowych}
TODO: napomknięcie o axi, avalon; wstępne opisanie wishbone
