DREN_OVRD_EN_7__SHIFT 0x10
#define PB1_PIF_LANE7_OVRD__CDREN_OVRD_VAL_7_MASK 0x20000
#define PB1_PIF_LANE7_OVRD__CDREN_OVRD_VAL_7__SHIFT 0x11
#define PB1_PIF_LANE7_OVRD2__GANGMODE_7_MASK 0x7
#define PB1_PIF_LANE7_OVRD2__GANGMODE_7__SHIFT 0x0
#define PB1_PIF_LANE7_OVRD2__FREQDIV_7_MASK 0x18
#define PB1_PIF_LANE7_OVRD2__FREQDIV_7__SHIFT 0x3
#define PB1_PIF_LANE7_OVRD2__LINKSPEED_7_MASK 0x60
#define PB1_PIF_LANE7_OVRD2__LINKSPEED_7__SHIFT 0x5
#define PB1_PIF_LANE7_OVRD2__TWOSYMENABLE_7_MASK 0x80
#define PB1_PIF_LANE7_OVRD2__TWOSYMENABLE_7__SHIFT 0x7
#define PB1_PIF_LANE7_OVRD2__TXPWR_7_MASK 0x700
#define PB1_PIF_LANE7_OVRD2__TXPWR_7__SHIFT 0x8
#define PB1_PIF_LANE7_OVRD2__TXPGENABLE_7_MASK 0x1800
#define PB1_PIF_LANE7_OVRD2__TXPGENABLE_7__SHIFT 0xb
#define PB1_PIF_LANE7_OVRD2__RXPWR_7_MASK 0xe000
#define PB1_PIF_LANE7_OVRD2__RXPWR_7__SHIFT 0xd
#define PB1_PIF_LANE7_OVRD2__RXPGENABLE_7_MASK 0x30000
#define PB1_PIF_LANE7_OVRD2__RXPGENABLE_7__SHIFT 0x10
#define PB1_PIF_LANE7_OVRD2__ELECIDLEDETEN_7_MASK 0x40000
#define PB1_PIF_LANE7_OVRD2__ELECIDLEDETEN_7__SHIFT 0x12
#define PB1_PIF_LANE7_OVRD2__ENABLEFOM_7_MASK 0x80000
#define PB1_PIF_LANE7_OVRD2__ENABLEFOM_7__SHIFT 0x13
#define PB1_PIF_LANE7_OVRD2__REQUESTFOM_7_MASK 0x100000
#define PB1_PIF_LANE7_OVRD2__REQUESTFOM_7__SHIFT 0x14
#define PB1_PIF_LANE7_OVRD2__RESPONSEMODE_7_MASK 0x200000
#define PB1_PIF_LANE7_OVRD2__RESPONSEMODE_7__SHIFT 0x15
#define PB1_PIF_LANE7_OVRD2__REQUESTTRK_7_MASK 0x400000
#define PB1_PIF_LANE7_OVRD2__REQUESTTRK_7__SHIFT 0x16
#define PB1_PIF_LANE7_OVRD2__REQUESTTRN_7_MASK 0x800000
#define PB1_PIF_LANE7_OVRD2__REQUESTTRN_7__SHIFT 0x17
#define PB1_PIF_LANE7_OVRD2__COEFFICIENTID_7_MASK 0x3000000
#define PB1_PIF_LANE7_OVRD2__COEFFICIENTID_7__SHIFT 0x18
#define PB1_PIF_LANE7_OVRD2__COEFFICIENT_7_MASK 0xfc000000
#define PB1_PIF_LANE7_OVRD2__COEFFICIENT_7__SHIFT 0x1a
#define PCIEP_RESERVED__PCIEP_RESERVED_MASK 0xffffffff
#define PCIEP_RESERVED__PCIEP_RESERVED__SHIFT 0x0
#define PCIEP_SCRATCH__PCIEP_SCRATCH_MASK 0xffffffff
#define PCIEP_SCRATCH__PCIEP_SCRATCH__SHIFT 0x0
#define PCIEP_HW_DEBUG__HW_00_DEBUG_MASK 0x1
#define PCIEP_HW_DEBUG__HW_00_DEBUG__SHIFT 0x0
#define PCIEP_HW_DEBUG__HW_01_DEBUG_MASK 0x2
#define PCIEP_HW_DEBUG__HW_01_DEBUG__SHIFT 0x1
#define PCIEP_HW_DEBUG__HW_02_DEBUG_MASK 0x4
#define PCIEP_HW_DEBUG__HW_02_DEBUG__SHIFT 0x2
#define PCIEP_HW_DEBUG__HW_03_DEBUG_MASK 0x8
#define PCIEP_HW_DEBUG__HW_03_DEBUG__SHIFT 0x3
#define PCIEP_HW_DEBUG__HW_04_DEBUG_MASK 0x10
#define PCIEP_HW_DEBUG__HW_04_DEBUG__SHIFT 0x4
#define PCIEP_HW_DEBUG__HW_05_DEBUG_MASK 0x20
#define PCIEP_HW_DEBUG__HW_05_DEBUG__SHIFT 0x5
#define PCIEP_HW_DEBUG__HW_06_DEBUG_MASK 0x40
#define PCIEP_HW_DEBUG__HW_06_DEBUG__SHIFT 0x6
#define PCIEP_HW_DEBUG__HW_07_DEBUG_MASK 0x80
#define PCIEP_HW_DEBUG__HW_07_DEBUG__SHIFT 0x7
#define PCIEP_HW_DEBUG__HW_08_DEBUG_MASK 0x100
#define PCIEP_HW_DEBUG__HW_08_DEBUG__SHIFT 0x8
#define PCIEP_HW_DEBUG__HW_09_DEBUG_MASK 0x200
#define PCIEP_HW_DEBUG__HW_09_DEBUG__SHIFT 0x9
#define PCIEP_HW_DEBUG__HW_10_DEBUG_MASK 0x400
#define PCIEP_HW_DEBUG__HW_10_DEBUG__SHIFT 0xa
#define PCIEP_HW_DEBUG__HW_11_DEBUG_MASK 0x800
#define PCIEP_HW_DEBUG__HW_11_DEBUG__SHIFT 0xb
#define PCIEP_HW_DEB