module RegisterFile(clk, we, w, rw, ra, rb, a, b);
	// input:
	input clk;          // æ—¶é’Ÿ
	input we;           // å†™ä½¿èƒ?
	input [31:0]w;      // è¦å†™å…¥å¯„å­˜å™¨çš„æ•°æ?
	input [4:0]rw;      // è¦å†™å…¥çš„åœ°å€
	input [4:0]ra;      // è¦è¯»å–çš„åœ°å€
	input [4:0]rb;      // è¦è¯»å–çš„åœ°å€
	output [31:0]a;     // è¦è¯»å‡ºçš„æ•°æ®
	output [31:0]b;     // è¦è¯»å‡ºçš„æ•°æ®

	reg [31:0]data[31:0];    // å¯„å­˜å™¨ä¸­å­˜æ”¾çš„æ•°æ?
	reg [31:0]a;    // è¯»å‡ºçš„æ•°æ®a
	reg [31:0]b;    // è¯»å‡ºçš„æ•°æ®b
	
	integer i;
	
	initial 
	begin
	for (i = 0; i <= 31; i = i+1)
	begin
	   data[i] = 32'h00000000;
	end
	end

	always @(posedge clk) begin
		if (we == 1'b1 && rw != 1'b0)    // å‘å¯„å­˜å™¨å†™æ•°æ?
		begin
			data[rw] = w;
		end
//		a = data[ra];    // è¯»å‡ºæ•°æ®a
//		b = data[rb];    // è¯»å‡ºæ•°æ®b
	end
	
	always @ (*) begin
	   a = (ra == 0) ? 1'b0 : data[ra];
	   b = (rb == 0) ? 1'b0 : data[rb];
	end

endmodule