# risc-processor-vhdl
Educational RISC processor implemented in VHDL with Harvard architecture and basic instruction set

##  Descripci贸n
Dise帽o e implementaci贸n de un procesador RISC educativo en VHDL,
desarrollado como proyecto final de la materia Arquitectura de Computadoras.
El objetivo del proyecto fue comprender el funcionamiento interno de un CPU
a nivel de hardware, incluyendo control, datapath, pila y control de flujo.

##  Arquitectura
- Tipo: RISC
- Inspiraci贸n: AVR (arquitectura educativa)
- Memoria: Harvard
- Control: Cableado (no microprogramado)
- Ejecuci贸n: Monociclo
- Tama帽o de instrucci贸n: 16 bits
- Tama帽o de datos: 8 bits
- Banco de registros: 32 registros

## 锔 Componentes Principales
- Program Counter (PC)
- Memoria de instrucciones (ROM)
- Banco de registros
- Unidad Aritm茅tico-L贸gica (ALU)
- Registro de estado (SREG)
- Stack Pointer
- Memoria RAM para pila
- Unidad de control (decodificador)
- Extensi贸n de signo para saltos
- Puertos de salida PORTB y PORTD

## Ь Conjunto de Instrucciones Implementadas

### Aritm茅ticas y L贸gicas
ADD, SUB, CP, AND, OR, EOR, COM, INC, DEC

### Desplazamiento
LSL, LSR

### Transferencia de Datos
MOV, LDI

### Control de Flujo
RJMP, RCALL, RET, BREQ, BRNE

### Entrada / Salida
OUT PORTB, OUT PORTD

## З Organizaci贸n Interna
El dise帽o separa claramente el datapath y la unidad de control.
Las se帽ales de control se generan directamente a partir del opcode
mediante un decodificador cableado.

Se implementa soporte para llamadas a subrutinas utilizando
un Stack Pointer y memoria RAM.

##  Tecnolog铆as
- VHDL
- Quartus
- Simulaci贸n digital

##  Alcance
Este procesador fue dise帽ado con fines educativos.
No implementa pipeline, interrupciones ni microprogramaci贸n.

##  Estado del Proyecto
Finalizado (proyecto acad茅mico)
