# Descrição em Verilog

## Comportamental (Behavioral)

1. Utiliza blocos _*always*_, _*case*_,_*if*_ para descrever o funcionamento do circuito.
2. Mais próximo da lógica algorítima do que da estrutura física.
3. É abstrata
4. Especificação -> Síntese Lógica

### Atenção!!!
1. Circuito gerado pode ser diferete do pretendido!

### Exemplo
` always@(*) begin`

### Código

