<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üåï ü§¥ üë®‚Äç‚öïÔ∏è Prototipagem ASIC em FPGA üßëüèΩ‚Äçü§ù‚Äçüßëüèª ü§∑üèæ üíÜüèΩ</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="O desenvolvimento de chips √© complexo, caro e demorado. E o pre√ßo de qualquer erro √© extremamente alto. Depois de fazer o cristal com patches e atuali...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Prototipagem ASIC em FPGA</h1><div class="post__body post__body_full">
      <div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/387653/"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">O desenvolvimento de chips √© complexo, caro e demorado. E o pre√ßo de qualquer erro √© extremamente alto. Depois de fazer o cristal com patches e atualiza√ß√µes, nada pode ser corrigido. Portanto, a verifica√ß√£o dos esquemas projetados no est√°gio de desenvolvimento √© especialmente meticulosa. Para cada bloco funcional, os testes de bloco s√£o gravados em todos os modos de opera√ß√£o e fora de opera√ß√£o. Ap√≥s a integra√ß√£o do bloco no circuito geral, s√£o realizados testes do sistema sobre como esse bloco funciona como parte do sistema. Todos os testes est√£o girando constantemente nos testes de regress√£o. Existe at√© um sinal informal de um n√≠vel de teste menos ou menos aceit√°vel - quando a quantidade de c√≥digo de teste √© 10 vezes a quantidade de c√≥digo da unidade que est√° sendo testada. Mas todos esses testes n√£o d√£o a sensa√ß√£o de que o circuito √© vi√°vel, pois qualquer simula√ß√£o √© o comportamento do circuito por centenas de milissegundos no m√°ximo.Mas na vida, o circuito deve funcionar centenas de milhares de horas. Uma vez, procurei uma falha quando foram perdidos 1 ou 2 bytes por 1 GB de informa√ß√µes transmitidas e nenhum teste funcional encontrou esse problema. E esse erro foi manifestado apenas no prot√≥tipo FPGA do futuro chip. Sobre quais prot√≥tipos fizemos e o que est√° acontecendo no mundo, este artigo mostrar√°.</font></font><br>
<a name="habracut"></a><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Prototipar futuros chips em um FPGA √© a √∫nica maneira de testar como o circuito funciona em tarefas do mundo real em menos tempo real. </font><font style="vertical-align: inherit;">O prot√≥tipo permite depurar software, obter caracter√≠sticas iniciais de desempenho e muito mais. </font><font style="vertical-align: inherit;">Os FPGAs modernos t√™m uma quantidade suficientemente grande de recursos para essas tarefas. </font><font style="vertical-align: inherit;">Por exemplo, voc√™ mesmo pode </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">implementar um computador completo com um processador Intel 8086</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> em uma placa-m√£e com FPGA por US $ 300 </font><font style="vertical-align: inherit;">.</font></font><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Ano 2004</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Infelizmente, n√£o conseguimos encontrar o primeiro prot√≥tipo nos dep√≥sitos de nosso gabinete com esqueletos, mas era um pequeno cachecol baseado no Xilinx Spartan3-400 (XC3S400). </font><font style="vertical-align: inherit;">400 significa o n√∫mero de milhares de equivalentes de v√°lvulas que est√£o dispon√≠veis para o desenvolvedor para criar seu circuito. </font><font style="vertical-align: inherit;">O pre√ßo do len√ßo era de aproximadamente US $ 50 e permitia implementar nele um simples microcontrolador de 8 bits com toda a mem√≥ria e a uma frequ√™ncia de 40 MHz. </font><font style="vertical-align: inherit;">A prototipagem consistiu no fato de o microcontrolador desenvolvido nele piscar um LED.</font></font><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">2005 ano</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
O quadro especial para o prot√≥tipo j√° foi desenvolvido n√£o como um experimento, mas como uma etapa significativa do projeto. </font><font style="vertical-align: inherit;">J√° aplicado FPGA Xilinx Spartan3-1000. </font><font style="vertical-align: inherit;">Essa. </font><font style="vertical-align: inherit;">1 milh√£o de v√°lvulas j√° estavam dispon√≠veis para n√≥s, e o microcontrolador projetado trabalhava em sua frequ√™ncia m√°xima de 48 MHz. </font><font style="vertical-align: inherit;">E foi nessa placa que peguei os 2 bytes perdidos por gigabyte. </font><font style="vertical-align: inherit;">O pre√ßo do conselho era de aproximadamente US $ 200.</font></font><br>
<br>
<img src="https://habrastorage.org/files/ec6/804/fcc/ec6804fcc0c54152a57eadd6a1d06b1e.jpg"><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">2007 ano</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Para o novo microcontrolador de 32 bits, era √≥bvio que 1 milh√£o de v√°lvulas pode n√£o ser suficiente. </font><font style="vertical-align: inherit;">Portanto, uma nova placa-m√£e baseada no Xilinx Spartan3-5000 foi desenvolvida, gra√ßas √† qual 5 milh√µes de portas ficaram dispon√≠veis. </font><font style="vertical-align: inherit;">O pre√ßo do conselho era de aproximadamente US $ 500 e, por muito tempo, esse conselho se tornou o principal para a cria√ß√£o de prot√≥tipos de novos desenvolvimentos. </font><font style="vertical-align: inherit;">Em sua base, n√£o apenas os microcontroladores foram testados, mas tamb√©m v√°rios microcircuitos especializados. </font><font style="vertical-align: inherit;">O microcontrolador projetado em FPGA j√° estava operando a uma frequ√™ncia reduzida de 20 MHz, embora em sil√≠cio funcionasse em frequ√™ncias de 100 MHz e at√© 150 MHz. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
O prot√≥tipo do microcontrolador de 32 bits: </font></font><br>
<br>
<img src="https://habrastorage.org/files/642/c09/807/642c09807878421a99301e2e8a866d3a.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
O prot√≥tipo da placa de v√≠deo (infelizmente o projeto n√£o foi lan√ßado, mas o RTL final est√° aguardando): </font></font><br>
<br>
<img src="https://habrastorage.org/files/fcf/357/7a3/fcf3577a3a7143aba08873ae1a32f2a1.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
O prot√≥tipo do switch Ethernet de 4 vias com transceptores integrados:</font></font><br>
<br>
<img src="https://habrastorage.org/files/bf8/5bb/5c4/bf85bb5c4da4423b994d960b1f702ac7.jpg"><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Ano 2010</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Ao desenvolver um microcontrolador de n√∫cleo duplo (n√∫cleo RISC de 32 bits + n√∫cleo de DSP de 16 bits), finalmente alcan√ßamos o n√≠vel em que 5 milh√µes j√° n√£o eram suficientes. </font><font style="vertical-align: inherit;">Mas a implementa√ß√£o no FPGA de v√°rias configura√ß√µes truncadas do futuro microcircuito tornou poss√≠vel testar sua opera√ß√£o. </font><font style="vertical-align: inherit;">Por exemplo, eles venderam dois n√∫cleos (RISC + DSP) com um conjunto truncado de perif√©ricos ou um n√∫cleo (RISC), mas toda a periferia.</font></font><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">ano de 2012</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
O novo projeto exigia uma nova placa, pois a quantidade necess√°ria de mem√≥ria interna para o novo n√∫cleo DSP de 32 bits j√° excedia a capacidade dispon√≠vel no maior Spartan FPGA. Eu tive que mudar para FPGAs mais caros e complexos. O tempo do projeto foi limitado e decidiu encontrar uma solu√ß√£o pronta. A escolha recaiu sobre o INREVIUM c, o maior da √©poca FPGA Xilinx Virtex-6 XC6VLX760. </font></font><br>
<br>
<img src="https://habrastorage.org/files/323/abb/947/323abb947fab425bbab499bb8bc8dd5f.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
E, embora o n√∫mero de portas equivalentes tenha aumentado para apenas 8 milh√µes, a quantidade de mem√≥ria de bloco incorporada aumentou de 2 Mbit para 25 Mbit.</font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
A escolha tamb√©m provavelmente determinou que o custo da taxa foi preservado no site do escrit√≥rio de representa√ß√£o alem√£o no cache do Google, e sab√≠amos que custaria US $ 18 mil antes da assinatura de qualquer NDA. </font><font style="vertical-align: inherit;">E com o custo de apenas um chip FPGA de US $ 15 mil, isso removeu qualquer d√∫vida sobre o desenvolvimento de sua pr√≥pria placa. </font><font style="vertical-align: inherit;">Placas seriais para FPGAs t√£o grandes geralmente custam tanto quanto os pr√≥prios FPGAs ou s√£o um pouco mais caras. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
A compra do conselho tamb√©m trouxe muitos conhecimentos interessantes, por exemplo, nosso distribuidor local estava convencido de que esse conselho custa US $ 40 mil, incluindo frete, e, em geral, arrisca muito com pr√©-pagamento de 100% da nossa parte. </font><font style="vertical-align: inherit;">Por fim, tr√™s dessas placas foram compradas sem intermedi√°rios e agora s√£o usadas para prototipar nossos processadores DSP.</font></font><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">ano 2013</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Para o novo microcontrolador especializado de 32 bits, foi decidido tentar criar sua pr√≥pria placa. Primeiro, os desenvolvedores de m√≥dulos em FPGAs devem desenvolver e n√£o ter medo de usar microcircuitos que s√£o mais caros que seus carros pessoais e, segundo, um dos distribuidores tinha v√°rios Virtex-6 XC6VLX550T em estoque e ele os ofereceu com um grande desconto. O FPGA LX550T √© um passo menor que o LX760 (cerca de 30% menos v√°lvulas), mas o pre√ßo final das placas, levando em considera√ß√£o o desenvolvimento, foi de apenas US $ 8K. 6 placas foram montadas. N√£o planejamos distribu√≠-los aos clientes, mas organizamos para os desenvolvedores o acesso a eles via Internet. O conselho implementou muitas solu√ß√µes interessantes. Por exemplo, os arquivos de firmware foram carregados na placa, como em um dispositivo MassStorage, em um cart√£o SD especial e, em seguida, carregados a partir dele no FPGA.No total, o cart√£o pode ter at√© 10 firmwares diferentes e, por meio de um programa de gerenciamento especial, voc√™ pode escolher qual usar no momento. Tamb√©m implementou v√°rias prote√ß√µes "do tolo", para n√£o queimar acidentalmente um chip caro. Tudo isso permite que voc√™ trabalhe com esses pain√©is remotamente, com seguran√ßa e confie neles mesmo aos alunos. O MK projetado em FPGA funcionava a uma frequ√™ncia de 40 MHz.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
A pr√≥pria placa (prot√≥tipo de um microcontrolador de 32 bits de n√∫cleo duplo especializado): </font></font><br>
<br>
<img src="https://habrastorage.org/files/33d/6cd/16e/33d6cd16eb24477e99fb44003f420d68.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Prot√≥tipo de um chip especializado para sensores de convers√£o de √¢ngulo para c√≥digo: </font></font><br>
<br>
<img src="https://habrastorage.org/files/9aa/42a/293/9aa42a293255487c9e2e1f862720a81d.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Infelizmente, esta placa tem v√°rias desvantagens: conectores ruins s√£o selecionados para conectar m√≥dulos adicionais, mas √© metade do problema, esquecemos de corrigir orif√≠cios pr√≥ximos aos conectores, e os m√≥dulos s√£o realmente mantidos apenas nos conectores. </font><font style="vertical-align: inherit;">Para obter acesso a alguns controles na placa principal, voc√™ precisa descobrir os m√≥dulos de expans√£o.</font></font><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Experi√™ncia dom√©stica</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Mas e os outros desenvolvedores de chips personalizados? </font><font style="vertical-align: inherit;">Por exemplo, o MCST ao prototipar o VLSI 1891VM6Ya (R-1000, um processador de quatro n√∫cleos com arquitetura SPARC v.9 de 64 bits) usou uma placa especializada com 10 FPGAs Altera Stratix II (4 x EP2S180 + 5 x EP2S130 + 1 x EP2S90). </font><font style="vertical-align: inherit;">O volume total de portas l√≥gicas do sistema pode ser estimado em 20 milh√µes.Agora, </font></font><br>
<br>
<img src="https://habrastorage.org/files/082/b1f/1e8/082b1f1e821b4331b449ff3ef27e0f92.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
um chip EP2S180 custa cerca de US $ 8 mil. </font><font style="vertical-align: inherit;">Portanto, o custo de apenas chips FPGA no prot√≥tipo excede US $ 50 mil. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Para a prototipagem do processador Elbrus-4C +, j√° eram necess√°rios 21 microcircuitos Altera Stratix IV EP4SE820 e com um volume total de 100 milh√µes de v√°lvulas (embora o pr√≥prio MCST cite uma cifra de 750 milh√µes) e custa cerca de US $ 200 mil. </font><font style="vertical-align: inherit;">Ao mesmo tempo, a frequ√™ncia de trabalho do prot√≥tipo √© de 9 MHz.</font></font><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Experi√™ncia estrangeira</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Agora, solu√ß√µes especializadas para prototipagem FPGA s√£o oferecidas por empresas especializadas no desenvolvimento de ferramentas CAD para microeletr√¥nica, embora m√≥dulos adequados para prototipagem tamb√©m possam ser encontrados em outras empresas. Intel e IBM possuem prot√≥tipos FPGA, mas suas caracter√≠sticas n√£o s√£o anunciadas e s√≥ s√£o conhecidas por um amplo c√≠rculo quando o prot√≥tipo j√° est√° desatualizado. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
A Cadence oferece uma plataforma especial de prototipagem r√°pida, constru√≠da no FPGA da Altera Stratix-4 EP4SE820. Na configura√ß√£o m√≠nima, a plataforma consiste em duas (com um volume total de 10 milh√µes de v√°lvulas) e no m√°ximo em seis FPGAs (com um volume de at√© 30 milh√µes de v√°lvulas). O pre√ßo de um chip EP4SE820 hoje √© de ~ $ 10K.</font></font><br>
<br>
<img src="https://habrastorage.org/files/ea5/08f/307/ea508f307b224d1980a357e681d1046f.JPG"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
O novo sistema da Cadence √© chamado Protium e √© baseado no Xilinx Virtex-7 XC7V2000T e permite implementar de 25 milh√µes em dois FPGAs a 100 milh√µes de v√°lvulas em oito. O custo de um chip XC7V2000T agora √© de cerca de US $ 20 mil. Essa. Protium totalmente equipado custar√° pelo menos US $ 160 mil. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Al√©m das ferramentas de desenvolvimento, a Aldec tamb√©m oferece uma plataforma para prototipagem FPGA do HES-7. </font></font><br>
<br>
<img src="https://habrastorage.org/files/7e4/41f/b92/7e441fb923214c1e9f7e32fb8d7f13c9.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
At√© seis Xilinx Virtex-7 XC7V2000T ou UltraSacle XCVU440 est√£o localizados em uma placa. No caso da implementa√ß√£o do m√≥dulo baseado no FPGA UltraSacle XCVU440, o n√∫mero total de portas atinge 158 milh√µes.Com uma placa adicional, voc√™ pode montar 24 chips FPGA em um √∫nico m√≥dulo e obter 633 milh√µes de portas. O custo de um chip XCVU440 agora √© de US $ 49 mil. E o custo total m√°ximo de todos os FPGAs excede 1 milh√£o de d√≥lares.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
A Synopsys tem provavelmente a maior experi√™ncia no desenvolvimento de plataformas para prototipagem FPGA. Seus primeiros modelos foram baseados no FPGA Virtex-6 (HAPS-60), depois Virtex-7 (HAPS-70). Seu mais recente desenvolvimento, o HAPS-80, em um √∫nico m√≥dulo cont√©m de um a quatro FPGAs Xilinx UltraScale XCVU440. </font></font><br>
<br>
<img src="https://habrastorage.org/files/4bd/b8c/e46/4bdb8ce46c364b92b9795cf71b8e2c9a.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Os m√≥dulos prontos podem ser combinados em um √∫nico rack. E, neste caso, o volume total √© um recorde de 1,6 bilh√£o de v√°lvulas. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Ao usar um FPGA, a frequ√™ncia m√°xima √© de 300 MHz, ao usar os vizinhos em um m√≥dulo para 100 MHz, ao usar v√°rios m√≥dulos, a frequ√™ncia √© reduzida para 30 MHz. </font></font><br>
<br>
<img src="https://habrastorage.org/files/13f/327/594/13f32759472346b696b26957cc148e81.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Assim, tendo aproximadamente US $ 3,5 milh√µes para a compra de FPGAs, voc√™ pode montar uma plataforma adequada para a prototipagem do Intel Xeon E7. Bem, ou espere 20 anos, quando FPGAs desse volume cair√£o de pre√ßo para algumas centenas de d√≥lares.</font></font></div>
      
    </div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/pt387653/">https://habr.com/ru/post/pt387653/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../pt387643/index.html">Como ensinar um novo idioma para um poliglota?</a></li>
<li><a href="../pt387645/index.html">Onde uma inicializa√ß√£o de hardware come√ßa: Equipe e prot√≥tipo</a></li>
<li><a href="../pt387647/index.html">Estava chovendo em dezembro em Moscou ou √© hora de lembrar o barco FeiLun FT007</a></li>
<li><a href="../pt387649/index.html">An√°lise do cart√£o de jogo Inno3D iChill GeForce GTX 960 Ultra (C960-2SDN-E5CNX)</a></li>
<li><a href="../pt387651/index.html">Casa Inteligente: Desenvolvimento e Tend√™ncias</a></li>
<li><a href="../pt387655/index.html">Minecraft criou um smartphone funcional com uma torre de celular</a></li>
<li><a href="../pt387657/index.html">Fuma√ßa com termostato</a></li>
<li><a href="../pt387659/index.html">Geneticista americano promete resolver o problema do envelhecimento em cinco anos</a></li>
<li><a href="../pt387663/index.html">M√∫sica com uma marca de qualidade: DEXP Ixion M350 Rock avalia√ß√£o de smartphone</a></li>
<li><a href="../pt387665/index.html">New Horizons enviou as fotos mais detalhadas da superf√≠cie de Plut√£o</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>