%Cpu(s):  3,4 usuario,  3,4 sist,  0,0 adecuado, 93,1 inact,  0,0 en espera,  0,
%Cpu(s):  0,4 usuario,  1,0 sist,  0,0 adecuado, 98,6 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,1 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,2 usuario,  0,3 sist,  0,0 adecuado, 99,6 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,1 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,3 sist,  0,0 adecuado, 99,7 inact,  0,0 en espera,  0,
%Cpu(s):  0,1 usuario,  0,6 sist,  0,0 adecuado, 99,3 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  1,1 usuario,  2,1 sist,  0,0 adecuado, 96,6 inact,  0,2 en espera,  0,
%Cpu(s):  0,5 usuario,  2,4 sist,  0,0 adecuado, 97,1 inact,  0,0 en espera,  0,
%Cpu(s):  4,3 usuario, 12,2 sist,  0,1 adecuado, 76,8 inact,  6,4 en espera,  0,
%Cpu(s):  0,1 usuario,  0,2 sist,  0,0 adecuado, 99,6 inact,  0,0 en espera,  0,
%Cpu(s):  0,3 usuario,  0,4 sist,  0,0 adecuado, 99,3 inact,  0,0 en espera,  0,
%Cpu(s):  1,5 usuario,  3,9 sist,  0,0 adecuado, 94,5 inact,  0,1 en espera,  0,
%Cpu(s):  1,8 usuario,  4,6 sist,  0,0 adecuado, 93,5 inact,  0,1 en espera,  0,
%Cpu(s):  0,2 usuario,  1,0 sist,  0,0 adecuado, 98,8 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,1 usuario,  0,1 sist,  0,0 adecuado, 99,7 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,1 usuario,  0,3 sist,  0,0 adecuado, 99,6 inact,  0,0 en espera,  0,
%Cpu(s):  0,1 usuario,  0,3 sist,  0,0 adecuado, 99,6 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,1 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,1 usuario,  0,3 sist,  0,0 adecuado, 99,6 inact,  0,0 en espera,  0,
%Cpu(s):  0,3 usuario,  0,5 sist,  0,0 adecuado, 99,2 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,1 usuario,  0,2 sist,  0,0 adecuado, 99,7 inact,  0,0 en espera,  0,
%Cpu(s):  0,1 usuario,  0,1 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,1 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,1 usuario,  0,2 sist,  0,0 adecuado, 99,7 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,1 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,1 usuario,  0,2 sist,  0,0 adecuado, 99,7 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,1 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,1 usuario,  0,2 sist,  0,0 adecuado, 99,7 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,1 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,1 usuario,  0,1 sist,  0,0 adecuado, 99,8 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,2 sist,  0,0 adecuado, 99,7 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,1 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,1 usuario,  0,2 sist,  0,0 adecuado, 99,7 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,1 usuario,  0,2 sist,  0,0 adecuado, 99,7 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,3 usuario,  0,1 sist,  0,0 adecuado, 99,3 inact,  0,3 en espera,  0,
%Cpu(s):  0,1 usuario,  0,0 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,1 usuario,  0,1 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  1,7 usuario,  8,0 sist,  0,0 adecuado, 89,6 inact,  0,4 en espera,  0,
%Cpu(s):  3,3 usuario,  8,3 sist,  0,0 adecuado, 84,1 inact,  3,1 en espera,  0,
%Cpu(s):  4,5 usuario, 13,7 sist,  0,0 adecuado, 79,9 inact,  1,6 en espera,  0,
%Cpu(s):  4,3 usuario,  5,9 sist,  0,0 adecuado, 89,6 inact,  0,1 en espera,  0,
%Cpu(s):  4,0 usuario,  4,6 sist,  0,0 adecuado, 91,1 inact,  0,2 en espera,  0,
%Cpu(s):  5,5 usuario,  6,3 sist,  0,0 adecuado, 88,1 inact,  0,0 en espera,  0,
%Cpu(s):  0,2 usuario,  0,8 sist,  0,0 adecuado, 98,9 inact,  0,1 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,1 usuario,  0,1 sist,  0,0 adecuado, 99,8 inact,  0,0 en espera,  0,
%Cpu(s):  0,1 usuario,  0,1 sist,  0,0 adecuado, 99,8 inact,  0,0 en espera,  0,
%Cpu(s):  0,1 usuario,  0,1 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,1 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,1 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado,100,0 inact,  0,0 en espera,  0,
%Cpu(s):  0,0 usuario,  0,0 sist,  0,0 adecuado, 99,9 inact,  0,0 en espera,  0,
