### 9.14



#### 今日任务

1. 看b站关于chisel教程
2. 完成chisel-tutorial 的教程, 并理解sbt的运行原理, 尝试添加新的模块在自己框架中
3. 模仿nutshell框架, 添加顶层验证框架



#### chisel

1. annotation: 关于设计的一些信息

2. annotationSeq: 一系列的信息

3. Phase: 一个转换函数(有额外效应: 打印信息, 输出文件, 生成电路)f: AnnotationSeq -> AnnotationSeq

4. Stage: 一连串的Phase

   ```scala
   object main extends App{
       import stage._
       (new ChiselStage).execute(	// 新建一个stage
       Array(
       	"-X", "verilog"
       ),
           Seq(ChiselGeneratorAnnotation(() => new DecCounter))
       )
   }
   ```

#### sbt

1. `sbt new sbt/scala-seed.g8`  生成最简单的helloworld构建
2. 在一个文件夹中运行sbt, 会自动生成相关配置文件
3. 使用 compile 来编译hello.scala
4. 用 help 可以看到很多指令



#### chisel-tutorial

```scala
package hello

import chisel3._
import chisel3.iotesters.{PeekPokeTester, Driver}

class Hello extends Module {
  val io = IO(new Bundle {
    val out = Output(UInt(8.W))
  })
  io.out := 42.U
}

class HelloTests(c: Hello) extends PeekPokeTester(c) {
  step(1)
  expect(c.io.out, 42)
}

object Hello {
  def main(args: Array[String]): Unit = {
    if (!Driver(() => new Hello())(c => new HelloTests(c))) System.exit(1)
  }
}
```



1. ```bash
   ./run-examples.sh GCD --backend-name verilator 
   # 生成verilog输出, 指定后端是verilator, 并用verilator把verilog生成C++仿真
   
   #!/usr/bin/env bash
   args=$@
   sbt -v "test:runMain examples.Launcher $args"
   
   # -v 表示交互式, 可以输入参数
   # Launcher 是啥意思呢? 就是把$args 可以替换过去吧
   ```

    chisel还具有隐式全局`reset`信号，您可以在`when`块中使用。可以方便地调用reset信号，`reset`而不必声明该信号，但是为了将其视为Bool，您需要添加`toBool`强制类型转换。

   ```scala
   when(reset.toBool) {...}  // interpret reset as a Bool
   ```

2. 位提取

   ```scala
   // 位提取
   io.out := io.in(7,0)
   // 连接
   import chisel3.util.Cat   // import chisel3.util._
   val bus = Cat(A, B) // concatenate A and B 连接组合
   ```

3. 使用*asUInt强制转换*将结果Bool类型*强制*转换为UInt, 还有asSInt(), asBool

4. 使用生成器  

   1. ```scala
      val myVec = Vec(Seq.fill( <number of elements 元素个数> ) { <data type 元素类型> })
      val outs = Vec(32, UInt())
      // 32个寄存器
      val reg_vec32 = Reg(Vec(Seq.fill(32){ UInt() }))
      // 给0号reg赋值
      reg_vec32(0) := 0.U
      val reg5 = reg_vec32(5)	// 重命名
      
      // 对模块声明vec 有不同
      val FullAdders = Vec(Seq.fill(16){ Module (new FullAdder()).io})
      
      // 内置mux
      val out = Mux(select, A, B)
      ```

5.  测试

   1. ```scala
      class ByteSelectorTests(c: ByteSelector) 	// 传入测试class 
          extends Tester(c) {
        val test_in = 12345678
        for (t <- 0 until 4) {
          poke(c.io.in,     test_in)		// poke 输入数据
          poke(c.io.offset, t)
          step(1)		// 走一周期
          expect(c.io.out, (test_in >> (t * 8)) & 0xFF)	// 调用peek获取值, 比较 希望正确
        }
      }
      
      def expect (data: Bits, expected: BigInt) = 
        ok = peek(data) == expected && ok
      
      ./run-examples.sh ByteSelector --is-verbose
      // --is-verbose可以看到测试的具体输入输出信息
      ```

   2. 一般测试程序

      1. 使用poke设置输入

      2. 使用*step进行*模拟

      3. 使用*Expect*检查期望值（和/或*peek*）

      4. for循环重复直到所有适当的测试用例都通过验证

      5. ```scala
         val in0 = rnd.nextInt(256) // 返回0到255 的随机数
         ```

         这只适用于简单测试和少量仿真. 对于大型测试, 简易使用C++模拟器或者verilog测试工具

6. 条件语句

   1. when( ){ }  .elsewhen(){} .otherwise	// 类比if elseif  else

7. 只读内存

   ```scala
   val numbers = Vec(0.U, 1.U, 2.U, 3.U)
   val entry2 = numbers(2)
   
   // 可读可写内存
   val  myMem  =  Mem（< 大小 >，< 类型 >）
   val myMem = Mem(128, UInt(32.W))	// 异步读, 传地址后立刻能读出数据
   val seqMem = SyncReadMem(128, UInt(32.W))	// 同步读, 要等下一拍拿数据
   
   // 添加写端口(两个写端口咋办?)
   val myMem = Mem(128, UInt(32.W)) 
   val wen = io.writeEnable
   val writeAddr = io.waddr
   val dataIn = io.wdata
   when (wen) { 
     myMem(writeAddr) := dataIn 
   } 
   // 加两个读端口
   val raddr1 = io.raddr
   val raddr2 = io.raddr + 4.U
   val re = io.readEnable
   val read_port1 = UInt(32.W)		// 位宽必须相同
   val read_port2 = UInt(32.W)
   when (re) {
     read_port1 := myMem(raddr1)
     read_port2 := myMem(raddr2)
   }
   
   // 对于同步读, 输出要存在reg中, 下一拍才能拿到
   val myMem = SyncReadMem(128, UInt(32.W)) 
   val raddr = io.raddr
   val read_port = Reg(UInt(32.W)) 
   when (re) { 
     read_port := myMem(raddr) 
   }
   
   val stack_mem = Mem(size, UInt(32.W))
   val sp = RegInit(0.U(log2Ceil(size).W))	// 宽度取对数获得sp的位宽, 32位宽的内存, sp需要5位的地址来访问, 直接用log2Ceil 减少出错
   
   ```

8. 区别

   1. ```scala
      for (i <- 0 until n) // 不包含n, 0到n-1!
          
      for (i <- 0 to n) 	// 包含n
      
      // 多使用printf来打印一些内容
      printf("setting tbl(%d) to %d\n", cmd.addr, cmd.data)
      ```

9. 阅读Router

   1. 使用一个伴随对象object`Router`作为为项目定义一些有用的常量的地方。这里object, class 都是Router名称
   2. Bundle 一般和IO相关







