TimeQuest Timing Analyzer report for MIPS32
Sun Sep 07 01:51:26 2014
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'Clock'
 13. Slow Model Hold: 'Clock'
 14. Slow Model Minimum Pulse Width: 'Clock'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Fast Model Setup Summary
 18. Fast Model Hold Summary
 19. Fast Model Recovery Summary
 20. Fast Model Removal Summary
 21. Fast Model Minimum Pulse Width Summary
 22. Fast Model Setup: 'Clock'
 23. Fast Model Hold: 'Clock'
 24. Fast Model Minimum Pulse Width: 'Clock'
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Multicorner Timing Analysis Summary
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Setup Transfers
 31. Hold Transfers
 32. Report TCCS
 33. Report RSKM
 34. Unconstrained Paths
 35. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; MIPS32                                            ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C70F896I8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; MIPS32.sdc    ; OK     ; Sun Sep 07 01:51:25 2014 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock      ; Base ; 80.000 ; 12.5 MHz  ; 0.000 ; 40.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 46.09 MHz ; 46.09 MHz       ; Clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; 58.301 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.309 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; 36.933 ; 0.000                 ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                                                                                                                                                      ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 58.301 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.173      ; 21.826     ;
; 58.307 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.171      ; 21.818     ;
; 58.632 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.169      ; 21.491     ;
; 58.656 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.156      ; 21.454     ;
; 58.662 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.154      ; 21.446     ;
; 58.987 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.152      ; 21.119     ;
; 59.089 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.129      ; 20.994     ;
; 59.095 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.127      ; 20.986     ;
; 59.367 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.162      ; 20.749     ;
; 59.420 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.125      ; 20.659     ;
; 59.447 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.156      ; 20.663     ;
; 59.453 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.154      ; 20.655     ;
; 59.722 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.145      ; 20.377     ;
; 59.778 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.152      ; 20.328     ;
; 59.796 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.169      ; 20.327     ;
; 59.796 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.127      ; 20.285     ;
; 59.802 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.125      ; 20.277     ;
; 60.010 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.127      ; 20.071     ;
; 60.016 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.125      ; 20.063     ;
; 60.127 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.123      ; 19.950     ;
; 60.143 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.152      ; 19.963     ;
; 60.155 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.118      ; 19.917     ;
; 60.170 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.173      ; 19.957     ;
; 60.240 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[17]                                                               ; Clock        ; Clock       ; 80.000       ; 0.019      ; 19.819     ;
; 60.287 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg7 ; Clock        ; Clock       ; 80.000       ; 0.169      ; 19.836     ;
; 60.341 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.123      ; 19.736     ;
; 60.378 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; Clock        ; Clock       ; 80.000       ; 0.016      ; 19.678     ;
; 60.476 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.169      ; 19.647     ;
; 60.485 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg5  ; Clock        ; Clock       ; 80.000       ; 0.173      ; 19.642     ;
; 60.513 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.145      ; 19.586     ;
; 60.517 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.156      ; 19.593     ;
; 60.543 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.127      ; 19.538     ;
; 60.549 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.125      ; 19.530     ;
; 60.563 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.171      ; 19.562     ;
; 60.576 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.125      ; 19.503     ;
; 60.634 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg7 ; Clock        ; Clock       ; 80.000       ; 0.152      ; 19.472     ;
; 60.690 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; Clock        ; Clock       ; 80.000       ; 0.028      ; 19.378     ;
; 60.692 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.129      ; 19.391     ;
; 60.697 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.127      ; 19.384     ;
; 60.698 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.127      ; 19.383     ;
; 60.703 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.125      ; 19.376     ;
; 60.814 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.127      ; 19.267     ;
; 60.820 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.125      ; 19.259     ;
; 60.823 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.152      ; 19.283     ;
; 60.832 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[19]                                                               ; Clock        ; Clock       ; 80.000       ; 0.028      ; 19.236     ;
; 60.832 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg5  ; Clock        ; Clock       ; 80.000       ; 0.156      ; 19.278     ;
; 60.833 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                               ; Clock        ; Clock       ; 80.000       ; 0.028      ; 19.235     ;
; 60.861 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23]                                                               ; Clock        ; Clock       ; 80.000       ; 0.016      ; 19.195     ;
; 60.861 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg2  ; Clock        ; Clock       ; 80.000       ; 0.173      ; 19.266     ;
; 60.862 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.116      ; 19.208     ;
; 60.874 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.123      ; 19.203     ;
; 60.876 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg2 ; Clock        ; Clock       ; 80.000       ; 0.169      ; 19.247     ;
; 60.878 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.171      ; 19.247     ;
; 60.895 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg4  ; Clock        ; Clock       ; 80.000       ; 0.173      ; 19.232     ;
; 60.903 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg4 ; Clock        ; Clock       ; 80.000       ; 0.169      ; 19.220     ;
; 60.910 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.154      ; 19.198     ;
; 60.934 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.152      ; 19.172     ;
; 60.942 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.127      ; 19.139     ;
; 60.948 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.125      ; 19.131     ;
; 60.950 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.129      ; 19.133     ;
; 60.959 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; 0.028      ; 19.109     ;
; 60.959 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22]                                                               ; Clock        ; Clock       ; 80.000       ; 0.016      ; 19.097     ;
; 61.016 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.162      ; 19.100     ;
; 61.023 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.125      ; 19.056     ;
; 61.028 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.123      ; 19.049     ;
; 61.037 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.024      ; 19.027     ;
; 61.044 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                               ; Clock        ; Clock       ; 80.000       ; 0.028      ; 19.024     ;
; 61.059 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]                                                               ; Clock        ; Clock       ; 80.000       ; 0.016      ; 18.997     ;
; 61.067 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg7 ; Clock        ; Clock       ; 80.000       ; 0.125      ; 19.012     ;
; 61.076 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg7 ; Clock        ; Clock       ; 80.000       ; 0.171      ; 19.049     ;
; 61.076 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.116      ; 18.994     ;
; 61.084 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg7  ; Clock        ; Clock       ; 80.000       ; 0.173      ; 19.043     ;
; 61.084 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg3  ; Clock        ; Clock       ; 80.000       ; 0.173      ; 19.043     ;
; 61.085 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg3 ; Clock        ; Clock       ; 80.000       ; 0.169      ; 19.038     ;
; 61.087 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg3 ; Clock        ; Clock       ; 80.000       ; 0.171      ; 19.038     ;
; 61.136 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[20]                                                               ; Clock        ; Clock       ; 80.000       ; 0.019      ; 18.923     ;
; 61.145 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.123      ; 18.932     ;
; 61.174 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.028      ; 18.894     ;
; 61.208 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg2  ; Clock        ; Clock       ; 80.000       ; 0.156      ; 18.902     ;
; 61.209 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clock        ; Clock       ; 80.000       ; 0.028      ; 18.859     ;
; 61.223 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg2 ; Clock        ; Clock       ; 80.000       ; 0.152      ; 18.883     ;
; 61.225 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.154      ; 18.883     ;
; 61.242 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg4  ; Clock        ; Clock       ; 80.000       ; 0.156      ; 18.868     ;
; 61.250 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg4 ; Clock        ; Clock       ; 80.000       ; 0.152      ; 18.856     ;
; 61.255 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg2 ; Clock        ; Clock       ; 80.000       ; 0.171      ; 18.870     ;
; 61.256 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.125      ; 18.823     ;
; 61.265 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg5  ; Clock        ; Clock       ; 80.000       ; 0.129      ; 18.818     ;
; 61.273 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.123      ; 18.804     ;
; 61.283 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.123      ; 18.794     ;
; 61.303 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg4 ; Clock        ; Clock       ; 80.000       ; 0.171      ; 18.822     ;
; 61.308 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.156      ; 18.802     ;
; 61.319 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg6  ; Clock        ; Clock       ; 80.000       ; 0.173      ; 18.808     ;
; 61.343 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.127      ; 18.738     ;
; 61.345 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[18]                                                               ; Clock        ; Clock       ; 80.000       ; 0.019      ; 18.714     ;
; 61.357 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg6 ; Clock        ; Clock       ; 80.000       ; 0.171      ; 18.768     ;
; 61.361 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                               ; Clock        ; Clock       ; 80.000       ; 0.028      ; 18.707     ;
; 61.363 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.145      ; 18.736     ;
; 61.392 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.007      ; 18.655     ;
; 61.423 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg7 ; Clock        ; Clock       ; 80.000       ; 0.154      ; 18.685     ;
; 61.425 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg7 ; Clock        ; Clock       ; 80.000       ; 0.152      ; 18.681     ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                                                                                           ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.309 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX              ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM          ; Clock        ; Clock       ; 0.000        ; 0.613      ; 1.228      ;
; 0.499 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX              ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.734 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.040      ;
; 0.741 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[26]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[69]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.047      ;
; 0.743 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[13]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[13]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[2]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[2]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[9]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[9]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.050      ;
; 0.745 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[30]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[30]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[16]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.051      ;
; 0.746 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[21]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[2]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.052      ;
; 0.748 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[14]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[45]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[14]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.054      ;
; 0.749 ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[59]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[21]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[59]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[21]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[19]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.055      ;
; 0.751 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[0]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[17]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.057      ;
; 0.752 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[17]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[0]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.058      ;
; 0.752 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[28]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.058      ;
; 0.752 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.058      ;
; 0.753 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[20]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[57]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[17]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[43]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[13]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.059      ;
; 0.754 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[26]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.060      ;
; 0.754 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[10]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[10]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.060      ;
; 0.755 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[4]       ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[25]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.756 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[21]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[11]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[11]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.062      ;
; 0.757 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.063      ;
; 0.757 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.063      ;
; 0.757 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[24]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.063      ;
; 0.757 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[63]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[23]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.063      ;
; 0.758 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[12]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[41]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.064      ;
; 0.758 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[11]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[11]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.064      ;
; 0.762 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[24]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.068      ;
; 0.763 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[1]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[1]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.069      ;
; 0.773 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[4]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[4]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.079      ;
; 0.899 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[33]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.205      ;
; 0.900 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[21]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.206      ;
; 0.901 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[59]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.207      ;
; 0.903 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[18]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.209      ;
; 0.905 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[15]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[13]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[45]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[19]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.211      ;
; 0.906 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[27]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.212      ;
; 0.907 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[47]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.213      ;
; 0.908 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[23]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.214      ;
; 0.909 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[29]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.215      ;
; 0.910 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[6]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.216      ;
; 0.910 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[4]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.216      ;
; 0.911 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[22]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.217      ;
; 0.913 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[25]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.219      ;
; 0.913 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[49]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.219      ;
; 0.914 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[19]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[19]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.220      ;
; 0.915 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[55]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.221      ;
; 0.916 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[17]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[51]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.222      ;
; 0.918 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[27]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.224      ;
; 0.919 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[0]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.225      ;
; 0.923 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[55]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[19]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.229      ;
; 0.923 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[33]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.229      ;
; 0.923 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[26]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[69]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.229      ;
; 0.924 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[37]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[10]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.230      ;
; 0.925 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[9]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[35]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.231      ;
; 0.927 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[3]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[3]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.233      ;
; 0.927 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[19]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.233      ;
; 0.928 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[67]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.234      ;
; 0.928 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[39]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[11]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.234      ;
; 0.929 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[61]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[22]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.235      ;
; 0.929 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[61]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[22]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.235      ;
; 0.929 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[57]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[20]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.235      ;
; 0.929 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[57]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[20]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.235      ;
; 0.930 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[9]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[9]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.236      ;
; 0.931 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[39]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[11]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.237      ;
; 0.937 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX              ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]            ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.243      ;
; 0.940 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[10]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[37]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.246      ;
; 1.059 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[1]       ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[19]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.365      ;
; 1.067 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[12]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[12]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.373      ;
; 1.077 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[27]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[71]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.383      ;
; 1.083 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[47]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[15]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.389      ;
; 1.084 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[47]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[15]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.390      ;
; 1.094 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[20]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[20]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.400      ;
; 1.131 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[75]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[29]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.437      ;
; 1.138 ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[24]       ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.444      ;
; 1.141 ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[8]        ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.447      ;
; 1.159 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[65]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[24]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.465      ;
; 1.164 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[16]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[49]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.470      ;
; 1.165 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[1]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[19]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.471      ;
; 1.166 ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[23]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[63]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.472      ;
; 1.168 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[18]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[53]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.474      ;
; 1.169 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[13]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[43]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.475      ;
; 1.172 ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.478      ;
; 1.173 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[37]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[10]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.479      ;
; 1.174 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[21]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[2]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.480      ;
; 1.174 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[24]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[65]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.480      ;
; 1.175 ; IF_PC_Reg:IF_PC_Reg|PC_IF[18]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[18]                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; IF_PC_Reg:IF_PC_Reg|PC_IF[19]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[19]                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.482      ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_we_reg       ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_we_reg       ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 17.263 ; 17.263 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 17.263 ; 17.263 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 18.831 ; 18.831 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 14.142 ; 14.142 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 12.980 ; 12.980 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 14.142 ; 14.142 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 14.054 ; 14.054 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 22.879 ; 22.879 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 20.972 ; 20.972 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 22.528 ; 22.528 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 21.072 ; 21.072 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 19.809 ; 19.809 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 19.789 ; 19.789 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 22.818 ; 22.818 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 22.873 ; 22.873 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 20.458 ; 20.458 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 19.383 ; 19.383 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 20.227 ; 20.227 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 21.049 ; 21.049 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 21.268 ; 21.268 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 19.495 ; 19.495 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 20.577 ; 20.577 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 20.912 ; 20.912 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 22.879 ; 22.879 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 20.485 ; 20.485 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 19.602 ; 19.602 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 20.144 ; 20.144 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 22.787 ; 22.787 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 19.603 ; 19.603 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 20.205 ; 20.205 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 20.783 ; 20.783 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 20.321 ; 20.321 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 20.474 ; 20.474 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 20.683 ; 20.683 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 19.830 ; 19.830 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 22.094 ; 22.094 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 20.253 ; 20.253 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 21.740 ; 21.740 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 22.527 ; 22.527 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 20.879 ; 20.879 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 33.511 ; 33.511 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 29.910 ; 29.910 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 25.541 ; 25.541 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 27.865 ; 27.865 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 27.122 ; 27.122 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 27.920 ; 27.920 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 27.854 ; 27.854 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 26.776 ; 26.776 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 26.924 ; 26.924 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 28.851 ; 28.851 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 28.828 ; 28.828 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 26.843 ; 26.843 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 29.752 ; 29.752 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 29.465 ; 29.465 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 31.868 ; 31.868 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 28.641 ; 28.641 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 28.981 ; 28.981 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 30.496 ; 30.496 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 30.868 ; 30.868 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 30.917 ; 30.917 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 29.220 ; 29.220 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 29.519 ; 29.519 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 30.221 ; 30.221 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 28.686 ; 28.686 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 29.144 ; 29.144 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 33.511 ; 33.511 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 29.780 ; 29.780 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 29.360 ; 29.360 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 31.441 ; 31.441 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 33.150 ; 33.150 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 28.846 ; 28.846 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 28.528 ; 28.528 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 30.182 ; 30.182 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 13.875 ; 13.875 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 10.978 ; 10.978 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 12.602 ; 12.602 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 13.515 ; 13.515 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 10.875 ; 10.875 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 13.428 ; 13.428 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 12.660 ; 12.660 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 13.875 ; 13.875 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 11.761 ; 11.761 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 11.852 ; 11.852 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 12.180 ; 12.180 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 9.412  ; 9.412  ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 11.836 ; 11.836 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 9.963  ; 9.963  ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 13.026 ; 13.026 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 11.437 ; 11.437 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 12.806 ; 12.806 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 10.402 ; 10.402 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 10.597 ; 10.597 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 11.372 ; 11.372 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 11.665 ; 11.665 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 10.810 ; 10.810 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 12.881 ; 12.881 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 12.493 ; 12.493 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 11.679 ; 11.679 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 11.159 ; 11.159 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 12.799 ; 12.799 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 11.422 ; 11.422 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 12.193 ; 12.193 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 10.451 ; 10.451 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 10.913 ; 10.913 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 11.226 ; 11.226 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 11.280 ; 11.280 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 13.866 ; 13.866 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 11.068 ; 11.068 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 13.300 ; 13.300 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 11.155 ; 11.155 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 10.393 ; 10.393 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 11.461 ; 11.461 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 10.758 ; 10.758 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 9.727  ; 9.727  ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 11.050 ; 11.050 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 10.774 ; 10.774 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 12.032 ; 12.032 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 10.950 ; 10.950 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 12.253 ; 12.253 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 9.485  ; 9.485  ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 13.866 ; 13.866 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 11.693 ; 11.693 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 10.321 ; 10.321 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 9.633  ; 9.633  ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 10.924 ; 10.924 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 10.703 ; 10.703 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 12.416 ; 12.416 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 11.020 ; 11.020 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 12.410 ; 12.410 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 9.486  ; 9.486  ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 13.385 ; 13.385 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 11.659 ; 11.659 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 12.487 ; 12.487 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 12.796 ; 12.796 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 12.170 ; 12.170 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 11.862 ; 11.862 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 10.210 ; 10.210 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 10.077 ; 10.077 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 11.480 ; 11.480 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 19.163 ; 19.163 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 14.412 ; 14.412 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 14.932 ; 14.932 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 15.688 ; 15.688 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 15.052 ; 15.052 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 14.437 ; 14.437 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 15.308 ; 15.308 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 14.262 ; 14.262 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 14.889 ; 14.889 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 15.244 ; 15.244 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 14.714 ; 14.714 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 15.442 ; 15.442 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 14.773 ; 14.773 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 15.513 ; 15.513 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 16.163 ; 16.163 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 16.582 ; 16.582 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 15.882 ; 15.882 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 16.828 ; 16.828 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 16.104 ; 16.104 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 15.819 ; 15.819 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 16.291 ; 16.291 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 18.609 ; 18.609 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 16.797 ; 16.797 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 19.163 ; 19.163 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 17.116 ; 17.116 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 16.123 ; 16.123 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 16.709 ; 16.709 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 16.942 ; 16.942 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 16.707 ; 16.707 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 17.939 ; 17.939 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 17.638 ; 17.638 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 18.332 ; 18.332 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 18.332 ; 18.332 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 16.237 ; 16.237 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 17.362 ; 17.362 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 17.362 ; 17.362 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 16.186 ; 16.186 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 19.154 ; 19.154 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 13.172 ; 13.172 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 11.588 ; 11.588 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 10.300 ; 10.300 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 10.662 ; 10.662 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 11.553 ; 11.553 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 11.985 ; 11.985 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 12.757 ; 12.757 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 12.247 ; 12.247 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 11.964 ; 11.964 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 10.642 ; 10.642 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 13.172 ; 13.172 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 12.228 ; 12.228 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 11.578 ; 11.578 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 11.557 ; 11.557 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 12.472 ; 12.472 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 12.409 ; 12.409 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 12.452 ; 12.452 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 12.448 ; 12.448 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 20.277 ; 20.277 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 18.029 ; 18.029 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 16.121 ; 16.121 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 15.798 ; 15.798 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 20.277 ; 20.277 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 15.968 ; 15.968 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 17.068 ; 17.068 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 18.702 ; 18.702 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 17.662 ; 17.662 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 16.768 ; 16.768 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 17.088 ; 17.088 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 18.702 ; 18.702 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 18.025 ; 18.025 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 20.267 ; 20.267 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 18.433 ; 18.433 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 18.378 ; 18.378 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 18.398 ; 18.398 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 18.438 ; 18.438 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 17.786 ; 17.786 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 17.786 ; 17.786 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 19.090 ; 19.090 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 15.568 ; 15.568 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 10.934 ; 10.934 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 11.681 ; 11.681 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 12.273 ; 12.273 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 11.097 ; 11.097 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 12.627 ; 12.627 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 11.998 ; 11.998 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 17.545 ; 17.545 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 12.437 ; 12.437 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 12.033 ; 12.033 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 14.889 ; 14.889 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 13.913 ; 13.913 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 12.277 ; 12.277 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 12.779 ; 12.779 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 12.944 ; 12.944 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 12.909 ; 12.909 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 16.490 ; 16.490 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 13.518 ; 13.518 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 12.872 ; 12.872 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 14.109 ; 14.109 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 15.620 ; 15.620 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 13.172 ; 13.172 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 15.911 ; 15.911 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 16.726 ; 16.726 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 13.432 ; 13.432 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 14.529 ; 14.529 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 13.741 ; 13.741 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 13.428 ; 13.428 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 14.755 ; 14.755 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 19.090 ; 19.090 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 19.134 ; 19.134 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 19.167 ; 19.167 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 15.558 ; 15.558 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 10.934 ; 10.934 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 11.997 ; 11.997 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 12.669 ; 12.669 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 11.077 ; 11.077 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 12.620 ; 12.620 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 11.948 ; 11.948 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 17.954 ; 17.954 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 12.450 ; 12.450 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 11.985 ; 11.985 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 14.831 ; 14.831 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 14.302 ; 14.302 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 12.259 ; 12.259 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 12.787 ; 12.787 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 12.934 ; 12.934 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 12.899 ; 12.899 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 16.506 ; 16.506 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 13.528 ; 13.528 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 12.188 ; 12.188 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 14.109 ; 14.109 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 15.628 ; 15.628 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 13.185 ; 13.185 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 15.901 ; 15.901 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 17.066 ; 17.066 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 13.462 ; 13.462 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 14.529 ; 14.529 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 14.020 ; 14.020 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 13.783 ; 13.783 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 14.765 ; 14.765 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 19.167 ; 19.167 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 12.448 ; 12.448 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 11.587 ; 11.587 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 12.448 ; 12.448 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 13.132 ; 13.132 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 10.662 ; 10.662 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 13.132 ; 13.132 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 12.247 ; 12.247 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 11.949 ; 11.949 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 23.428 ; 23.428 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 20.344 ; 20.344 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 17.981 ; 17.981 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 19.609 ; 19.609 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 19.989 ; 19.989 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 20.260 ; 20.260 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 18.778 ; 18.778 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 17.787 ; 17.787 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 20.282 ; 20.282 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 18.036 ; 18.036 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 19.697 ; 19.697 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 17.627 ; 17.627 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 18.414 ; 18.414 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 20.148 ; 20.148 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 21.814 ; 21.814 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 22.334 ; 22.334 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 20.502 ; 20.502 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 21.494 ; 21.494 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 19.402 ; 19.402 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 19.279 ; 19.279 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 19.074 ; 19.074 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 17.803 ; 17.803 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 18.107 ; 18.107 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 19.487 ; 19.487 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 19.422 ; 19.422 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 20.260 ; 20.260 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 18.722 ; 18.722 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 20.515 ; 20.515 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 19.545 ; 19.545 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 20.524 ; 20.524 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 22.099 ; 22.099 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 23.428 ; 23.428 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 21.036 ; 21.036 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 22.774 ; 22.774 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 20.845 ; 20.845 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 21.082 ; 21.082 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 19.426 ; 19.426 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 21.471 ; 21.471 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 19.546 ; 19.546 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 21.609 ; 21.609 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 19.318 ; 19.318 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 19.827 ; 19.827 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 21.343 ; 21.343 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 20.126 ; 20.126 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 18.071 ; 18.071 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 20.086 ; 20.086 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 19.524 ; 19.524 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 18.515 ; 18.515 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 18.313 ; 18.313 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 18.773 ; 18.773 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 18.897 ; 18.897 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 18.853 ; 18.853 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 20.765 ; 20.765 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 21.504 ; 21.504 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 18.794 ; 18.794 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 20.808 ; 20.808 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 20.632 ; 20.632 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 20.416 ; 20.416 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 22.630 ; 22.630 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 19.029 ; 19.029 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 18.675 ; 18.675 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 20.094 ; 20.094 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 22.774 ; 22.774 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 20.253 ; 20.253 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 19.709 ; 19.709 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 18.779 ; 18.779 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 14.438 ; 14.438 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 10.244 ; 10.244 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 9.900  ; 9.900  ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 11.859 ; 11.859 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 11.575 ; 11.575 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 11.787 ; 11.787 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 10.678 ; 10.678 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 12.407 ; 12.407 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 13.424 ; 13.424 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 10.444 ; 10.444 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 13.268 ; 13.268 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 11.438 ; 11.438 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 12.116 ; 12.116 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 10.989 ; 10.989 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 10.995 ; 10.995 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 12.817 ; 12.817 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 11.784 ; 11.784 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 11.961 ; 11.961 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 11.472 ; 11.472 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 11.453 ; 11.453 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 10.060 ; 10.060 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 11.593 ; 11.593 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 14.438 ; 14.438 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 10.720 ; 10.720 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 11.700 ; 11.700 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 11.505 ; 11.505 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 9.857  ; 9.857  ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 10.358 ; 10.358 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 11.597 ; 11.597 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 12.528 ; 12.528 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 13.110 ; 13.110 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 13.706 ; 13.706 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 11.067 ; 11.067 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 17.936 ; 17.936 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 19.154 ; 19.154 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 12.757 ; 12.757 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 11.634 ; 11.634 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 10.260 ; 10.260 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 10.702 ; 10.702 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 11.525 ; 11.525 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 11.985 ; 11.985 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 12.757 ; 12.757 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 12.189 ; 12.189 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 11.588 ; 11.588 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 14.982 ; 14.982 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 13.660 ; 13.660 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 12.215 ; 12.215 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 12.506 ; 12.506 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 12.925 ; 12.925 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 9.980  ; 9.980  ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 12.485 ; 12.485 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 13.168 ; 13.168 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 13.617 ; 13.617 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 13.645 ; 13.645 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 12.209 ; 12.209 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 12.839 ; 12.839 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 11.984 ; 11.984 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 13.385 ; 13.385 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 11.930 ; 11.930 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 10.401 ; 10.401 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 11.671 ; 11.671 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 13.255 ; 13.255 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 13.669 ; 13.669 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 10.529 ; 10.529 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 12.621 ; 12.621 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 14.435 ; 14.435 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 11.467 ; 11.467 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 10.604 ; 10.604 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 12.497 ; 12.497 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 12.522 ; 12.522 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 12.103 ; 12.103 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 11.105 ; 11.105 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 14.105 ; 14.105 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 13.088 ; 13.088 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 14.982 ; 14.982 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 12.159 ; 12.159 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 11.077 ; 11.077 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 15.002 ; 15.002 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 13.660 ; 13.660 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 12.215 ; 12.215 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 11.794 ; 11.794 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 12.929 ; 12.929 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 9.960  ; 9.960  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 12.529 ; 12.529 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 13.178 ; 13.178 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 13.529 ; 13.529 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 13.645 ; 13.645 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 12.229 ; 12.229 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 12.824 ; 12.824 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 11.944 ; 11.944 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 12.986 ; 12.986 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 10.981 ; 10.981 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 10.381 ; 10.381 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 12.145 ; 12.145 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 13.305 ; 13.305 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 13.669 ; 13.669 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 10.509 ; 10.509 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 12.631 ; 12.631 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 14.435 ; 14.435 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 11.527 ; 11.527 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 10.634 ; 10.634 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 12.497 ; 12.497 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 12.164 ; 12.164 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 12.083 ; 12.083 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 11.065 ; 11.065 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 14.135 ; 14.135 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 13.078 ; 13.078 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 15.002 ; 15.002 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 12.183 ; 12.183 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 11.077 ; 11.077 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 16.519 ; 16.519 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 12.106 ; 12.106 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 12.291 ; 12.291 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 12.726 ; 12.726 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 12.990 ; 12.990 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 14.688 ; 14.688 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 14.249 ; 14.249 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 13.182 ; 13.182 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 14.224 ; 14.224 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 14.444 ; 14.444 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 13.090 ; 13.090 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 13.907 ; 13.907 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 13.005 ; 13.005 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 12.610 ; 12.610 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 13.358 ; 13.358 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 11.917 ; 11.917 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 11.654 ; 11.654 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 13.065 ; 13.065 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 14.457 ; 14.457 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 13.956 ; 13.956 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 14.863 ; 14.863 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 14.412 ; 14.412 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 15.948 ; 15.948 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 11.532 ; 11.532 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 12.440 ; 12.440 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 16.519 ; 16.519 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 14.710 ; 14.710 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 13.172 ; 13.172 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 13.642 ; 13.642 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 13.829 ; 13.829 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 13.519 ; 13.519 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 11.410 ; 11.410 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 14.967 ; 14.967 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 13.000 ; 13.000 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 13.000 ; 13.000 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 11.047 ; 11.047 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 11.646 ; 11.646 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 11.112 ; 11.112 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 12.684 ; 12.684 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 9.324  ; 9.324  ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 12.684 ; 12.684 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 11.076 ; 11.076 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 11.617 ; 11.617 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 35.042 ; 35.042 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 11.981 ; 11.981 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 11.981 ; 11.981 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 13.549 ; 13.549 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 11.876 ; 11.876 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 11.876 ; 11.876 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 12.549 ; 12.549 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 12.951 ; 12.951 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 9.316  ; 9.316  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 11.598 ; 11.598 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 11.845 ; 11.845 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 11.676 ; 11.676 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 12.058 ; 12.058 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 12.036 ; 12.036 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 13.656 ; 13.656 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 14.724 ; 14.724 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 12.851 ; 12.851 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 12.966 ; 12.966 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 13.098 ; 13.098 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 13.153 ; 13.153 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 11.665 ; 11.665 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 9.316  ; 9.316  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 10.871 ; 10.871 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 11.318 ; 11.318 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 14.098 ; 14.098 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 13.016 ; 13.016 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 12.939 ; 12.939 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 11.647 ; 11.647 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 14.857 ; 14.857 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 11.491 ; 11.491 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 12.243 ; 12.243 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 13.823 ; 13.823 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 12.865 ; 12.865 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 13.077 ; 13.077 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 13.381 ; 13.381 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 12.250 ; 12.250 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 15.067 ; 15.067 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 12.009 ; 12.009 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 14.037 ; 14.037 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 15.175 ; 15.175 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 12.430 ; 12.430 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 13.459 ; 13.459 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 14.671 ; 14.671 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 13.708 ; 13.708 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 15.387 ; 15.387 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 14.888 ; 14.888 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 16.027 ; 16.027 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 15.635 ; 15.635 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 15.440 ; 15.440 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 14.463 ; 14.463 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 16.528 ; 16.528 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 15.931 ; 15.931 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 13.771 ; 13.771 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 15.482 ; 15.482 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 15.363 ; 15.363 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 17.531 ; 17.531 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 14.973 ; 14.973 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 13.804 ; 13.804 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 15.996 ; 15.996 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 15.540 ; 15.540 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 16.362 ; 16.362 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 13.459 ; 13.459 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 14.884 ; 14.884 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 15.454 ; 15.454 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 14.072 ; 14.072 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 14.185 ; 14.185 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 18.067 ; 18.067 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 14.961 ; 14.961 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 14.393 ; 14.393 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 16.344 ; 16.344 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 18.267 ; 18.267 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 13.877 ; 13.877 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 13.775 ; 13.775 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 14.497 ; 14.497 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 9.412  ; 9.412  ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 10.978 ; 10.978 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 12.602 ; 12.602 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 13.515 ; 13.515 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 10.875 ; 10.875 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 13.428 ; 13.428 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 12.660 ; 12.660 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 13.875 ; 13.875 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 11.761 ; 11.761 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 11.852 ; 11.852 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 12.180 ; 12.180 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 9.412  ; 9.412  ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 11.836 ; 11.836 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 9.963  ; 9.963  ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 13.026 ; 13.026 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 11.437 ; 11.437 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 12.806 ; 12.806 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 10.402 ; 10.402 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 10.597 ; 10.597 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 11.372 ; 11.372 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 11.665 ; 11.665 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 10.810 ; 10.810 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 12.881 ; 12.881 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 12.493 ; 12.493 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 11.679 ; 11.679 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 11.159 ; 11.159 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 12.799 ; 12.799 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 11.422 ; 11.422 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 12.193 ; 12.193 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 10.451 ; 10.451 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 10.913 ; 10.913 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 11.226 ; 11.226 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 11.280 ; 11.280 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 9.485  ; 9.485  ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 11.068 ; 11.068 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 13.300 ; 13.300 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 11.155 ; 11.155 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 10.393 ; 10.393 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 11.461 ; 11.461 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 10.758 ; 10.758 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 9.727  ; 9.727  ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 11.050 ; 11.050 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 10.774 ; 10.774 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 12.032 ; 12.032 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 10.950 ; 10.950 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 12.253 ; 12.253 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 9.485  ; 9.485  ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 13.866 ; 13.866 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 11.693 ; 11.693 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 10.321 ; 10.321 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 9.633  ; 9.633  ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 10.924 ; 10.924 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 10.703 ; 10.703 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 12.416 ; 12.416 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 11.020 ; 11.020 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 12.410 ; 12.410 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 9.486  ; 9.486  ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 13.385 ; 13.385 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 11.659 ; 11.659 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 12.487 ; 12.487 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 12.796 ; 12.796 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 12.170 ; 12.170 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 11.862 ; 11.862 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 10.210 ; 10.210 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 10.077 ; 10.077 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 11.480 ; 11.480 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 9.695  ; 9.695  ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 10.751 ; 10.751 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 10.786 ; 10.786 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 11.516 ; 11.516 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 10.743 ; 10.743 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 10.091 ; 10.091 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 10.876 ; 10.876 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 9.695  ; 9.695  ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 10.180 ; 10.180 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 10.400 ; 10.400 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 9.833  ; 9.833  ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 10.427 ; 10.427 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 9.721  ; 9.721  ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 10.678 ; 10.678 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 10.877 ; 10.877 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 11.219 ; 11.219 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 10.325 ; 10.325 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 11.194 ; 11.194 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 10.385 ; 10.385 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 10.063 ; 10.063 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 10.401 ; 10.401 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 12.682 ; 12.682 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 10.784 ; 10.784 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 13.015 ; 13.015 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 10.826 ; 10.826 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 9.698  ; 9.698  ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 10.247 ; 10.247 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 10.346 ; 10.346 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 10.074 ; 10.074 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 11.166 ; 11.166 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 10.356 ; 10.356 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 11.269 ; 11.269 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 12.478 ; 12.478 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 11.269 ; 11.269 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 11.737 ; 11.737 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 12.014 ; 12.014 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 11.737 ; 11.737 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 13.878 ; 13.878 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 10.300 ; 10.300 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 11.588 ; 11.588 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 10.300 ; 10.300 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 10.662 ; 10.662 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 11.553 ; 11.553 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 11.985 ; 11.985 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 12.757 ; 12.757 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 12.247 ; 12.247 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 11.964 ; 11.964 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 10.642 ; 10.642 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 13.172 ; 13.172 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 12.228 ; 12.228 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 11.578 ; 11.578 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 11.557 ; 11.557 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 12.472 ; 12.472 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 12.409 ; 12.409 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 12.452 ; 12.452 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 12.448 ; 12.448 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 11.658 ; 11.658 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 13.567 ; 13.567 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 11.658 ; 11.658 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 12.093 ; 12.093 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 17.406 ; 17.406 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 12.263 ; 12.263 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 13.591 ; 13.591 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 13.592 ; 13.592 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 13.200 ; 13.200 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 13.065 ; 13.065 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 13.611 ; 13.611 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 13.592 ; 13.592 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 13.563 ; 13.563 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 17.396 ; 17.396 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 13.970 ; 13.970 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 13.915 ; 13.915 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 13.935 ; 13.935 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 13.975 ; 13.975 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 12.067 ; 12.067 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 12.067 ; 12.067 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 10.411 ; 10.411 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 15.568 ; 15.568 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 10.456 ; 10.456 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 11.166 ; 11.166 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 11.624 ; 11.624 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 10.411 ; 10.411 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 11.855 ; 11.855 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 11.091 ; 11.091 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 16.496 ; 16.496 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 11.253 ; 11.253 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 10.812 ; 10.812 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 13.534 ; 13.534 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 12.521 ; 12.521 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 10.750 ; 10.750 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 11.166 ; 11.166 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 11.245 ; 11.245 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 11.012 ; 11.012 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 14.516 ; 14.516 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 11.459 ; 11.459 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 10.776 ; 10.776 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 11.879 ; 11.879 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 13.353 ; 13.353 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 10.819 ; 10.819 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 13.423 ; 13.423 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 14.096 ; 14.096 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 10.667 ; 10.667 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 11.727 ; 11.727 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 10.805 ; 10.805 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 10.455 ; 10.455 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 11.642 ; 11.642 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 15.468 ; 15.468 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 13.858 ; 13.858 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 10.092 ; 10.092 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 15.558 ; 15.558 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 10.456 ; 10.456 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 11.482 ; 11.482 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 12.020 ; 12.020 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 10.391 ; 10.391 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 11.848 ; 11.848 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 11.041 ; 11.041 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 16.905 ; 16.905 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 11.266 ; 11.266 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 10.764 ; 10.764 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 13.476 ; 13.476 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 12.910 ; 12.910 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 10.732 ; 10.732 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 11.174 ; 11.174 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 11.235 ; 11.235 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 11.002 ; 11.002 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 14.532 ; 14.532 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 11.469 ; 11.469 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 10.092 ; 10.092 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 11.879 ; 11.879 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 13.361 ; 13.361 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 10.832 ; 10.832 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 13.413 ; 13.413 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 14.436 ; 14.436 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 10.697 ; 10.697 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 11.727 ; 11.727 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 11.084 ; 11.084 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 10.810 ; 10.810 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 11.652 ; 11.652 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 15.545 ; 15.545 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 11.587 ; 11.587 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 11.587 ; 11.587 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 12.448 ; 12.448 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 10.662 ; 10.662 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 10.662 ; 10.662 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 13.132 ; 13.132 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 12.247 ; 12.247 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 11.949 ; 11.949 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 10.260 ; 10.260 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 12.447 ; 12.447 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 11.244 ; 11.244 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 11.188 ; 11.188 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 13.984 ; 13.984 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 14.488 ; 14.488 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 13.192 ; 13.192 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 11.584 ; 11.584 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 15.110 ; 15.110 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 12.163 ; 12.163 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 13.681 ; 13.681 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 11.182 ; 11.182 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 11.782 ; 11.782 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 13.946 ; 13.946 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 13.904 ; 13.904 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 16.207 ; 16.207 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 14.119 ; 14.119 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 15.760 ; 15.760 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 13.894 ; 13.894 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 12.298 ; 12.298 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 11.683 ; 11.683 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 10.850 ; 10.850 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 10.260 ; 10.260 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 12.253 ; 12.253 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 12.302 ; 12.302 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 14.200 ; 14.200 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 12.617 ; 12.617 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 13.168 ; 13.168 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 14.077 ; 14.077 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 13.447 ; 13.447 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 14.685 ; 14.685 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 16.316 ; 16.316 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 14.727 ; 14.727 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 10.564 ; 10.564 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 13.551 ; 13.551 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 13.250 ; 13.250 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 11.491 ; 11.491 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 14.305 ; 14.305 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 13.228 ; 13.228 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 14.788 ; 14.788 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 11.435 ; 11.435 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 14.347 ; 14.347 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 13.461 ; 13.461 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 12.621 ; 12.621 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 11.240 ; 11.240 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 13.044 ; 13.044 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 11.640 ; 11.640 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 10.564 ; 10.564 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 11.704 ; 11.704 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 11.520 ; 11.520 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 12.416 ; 12.416 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 11.157 ; 11.157 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 12.843 ; 12.843 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 13.364 ; 13.364 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 11.377 ; 11.377 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 13.451 ; 13.451 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 12.768 ; 12.768 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 13.636 ; 13.636 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 14.984 ; 14.984 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 11.315 ; 11.315 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 11.075 ; 11.075 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 14.587 ; 14.587 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 15.119 ; 15.119 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 13.455 ; 13.455 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 13.096 ; 13.096 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 11.499 ; 11.499 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 9.857  ; 9.857  ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 10.244 ; 10.244 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 9.900  ; 9.900  ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 11.859 ; 11.859 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 11.575 ; 11.575 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 11.787 ; 11.787 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 10.678 ; 10.678 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 12.407 ; 12.407 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 13.424 ; 13.424 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 10.444 ; 10.444 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 13.268 ; 13.268 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 11.438 ; 11.438 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 12.116 ; 12.116 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 10.989 ; 10.989 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 10.995 ; 10.995 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 12.817 ; 12.817 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 11.784 ; 11.784 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 11.961 ; 11.961 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 11.472 ; 11.472 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 11.453 ; 11.453 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 10.060 ; 10.060 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 11.593 ; 11.593 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 14.438 ; 14.438 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 10.720 ; 10.720 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 11.700 ; 11.700 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 11.505 ; 11.505 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 9.857  ; 9.857  ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 10.358 ; 10.358 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 11.597 ; 11.597 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 12.528 ; 12.528 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 13.110 ; 13.110 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 13.706 ; 13.706 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 11.067 ; 11.067 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 12.654 ; 12.654 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 13.878 ; 13.878 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 10.260 ; 10.260 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 11.634 ; 11.634 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 10.260 ; 10.260 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 10.702 ; 10.702 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 11.525 ; 11.525 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 11.985 ; 11.985 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 12.757 ; 12.757 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 12.189 ; 12.189 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 11.588 ; 11.588 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 9.980  ; 9.980  ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 13.660 ; 13.660 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 12.215 ; 12.215 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 12.506 ; 12.506 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 12.925 ; 12.925 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 9.980  ; 9.980  ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 12.485 ; 12.485 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 13.168 ; 13.168 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 13.617 ; 13.617 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 13.645 ; 13.645 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 12.209 ; 12.209 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 12.839 ; 12.839 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 11.984 ; 11.984 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 13.385 ; 13.385 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 11.930 ; 11.930 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 10.401 ; 10.401 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 11.671 ; 11.671 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 13.255 ; 13.255 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 13.669 ; 13.669 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 10.529 ; 10.529 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 12.621 ; 12.621 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 14.435 ; 14.435 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 11.467 ; 11.467 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 10.604 ; 10.604 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 12.497 ; 12.497 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 12.522 ; 12.522 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 12.103 ; 12.103 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 11.105 ; 11.105 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 14.105 ; 14.105 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 13.088 ; 13.088 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 14.982 ; 14.982 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 12.159 ; 12.159 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 11.077 ; 11.077 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 9.960  ; 9.960  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 13.660 ; 13.660 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 12.215 ; 12.215 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 11.794 ; 11.794 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 12.929 ; 12.929 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 9.960  ; 9.960  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 12.529 ; 12.529 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 13.178 ; 13.178 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 13.529 ; 13.529 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 13.645 ; 13.645 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 12.229 ; 12.229 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 12.824 ; 12.824 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 11.944 ; 11.944 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 12.986 ; 12.986 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 10.981 ; 10.981 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 10.381 ; 10.381 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 12.145 ; 12.145 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 13.305 ; 13.305 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 13.669 ; 13.669 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 10.509 ; 10.509 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 12.631 ; 12.631 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 14.435 ; 14.435 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 11.527 ; 11.527 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 10.634 ; 10.634 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 12.497 ; 12.497 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 12.164 ; 12.164 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 12.083 ; 12.083 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 11.065 ; 11.065 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 14.135 ; 14.135 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 13.078 ; 13.078 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 15.002 ; 15.002 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 12.183 ; 12.183 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 11.077 ; 11.077 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 10.073 ; 10.073 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 10.936 ; 10.936 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 11.700 ; 11.700 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 10.857 ; 10.857 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 11.291 ; 11.291 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 13.745 ; 13.745 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 13.380 ; 13.380 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 12.388 ; 12.388 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 13.738 ; 13.738 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 13.415 ; 13.415 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 11.324 ; 11.324 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 11.723 ; 11.723 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 11.691 ; 11.691 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 10.581 ; 10.581 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 12.556 ; 12.556 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 10.347 ; 10.347 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 10.483 ; 10.483 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 11.666 ; 11.666 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 12.432 ; 12.432 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 11.996 ; 11.996 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 13.260 ; 13.260 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 12.600 ; 12.600 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 13.553 ; 13.553 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 10.857 ; 10.857 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 11.272 ; 11.272 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 14.988 ; 14.988 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 13.018 ; 13.018 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 12.018 ; 12.018 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 11.261 ; 11.261 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 12.261 ; 12.261 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 11.788 ; 11.788 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 10.073 ; 10.073 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 13.336 ; 13.336 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 11.047 ; 11.047 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 11.302 ; 11.302 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 11.047 ; 11.047 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 11.646 ; 11.646 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 11.112 ; 11.112 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 9.324  ; 9.324  ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 9.324  ; 9.324  ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 12.684 ; 12.684 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 11.076 ; 11.076 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 11.617 ; 11.617 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 16.408 ; 16.408 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; 73.457 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.203 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; 37.873 ; 0.000                 ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                                                                                                                                                      ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 73.457 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.100      ; 6.642      ;
; 73.464 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.099      ; 6.634      ;
; 73.544 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.097      ; 6.552      ;
; 73.597 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.084      ; 6.486      ;
; 73.604 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.083      ; 6.478      ;
; 73.684 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.081      ; 6.396      ;
; 73.744 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.061      ; 6.316      ;
; 73.751 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.060      ; 6.308      ;
; 73.754 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.086      ; 6.331      ;
; 73.817 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.084      ; 6.266      ;
; 73.824 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.083      ; 6.258      ;
; 73.831 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.058      ; 6.226      ;
; 73.894 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.070      ; 6.175      ;
; 73.904 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.081      ; 6.176      ;
; 73.927 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.061      ; 6.133      ;
; 73.934 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.060      ; 6.125      ;
; 74.001 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.061      ; 6.059      ;
; 74.008 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.060      ; 6.051      ;
; 74.014 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.058      ; 6.043      ;
; 74.041 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.047      ; 6.005      ;
; 74.070 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; Clock        ; Clock       ; 80.000       ; 0.015      ; 5.975      ;
; 74.072 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; Clock        ; Clock       ; 80.000       ; 0.025      ; 5.983      ;
; 74.088 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.058      ; 5.969      ;
; 74.114 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.070      ; 5.955      ;
; 74.126 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[17]                                                               ; Clock        ; Clock       ; 80.000       ; 0.017      ; 5.921      ;
; 74.140 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.061      ; 5.920      ;
; 74.147 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.060      ; 5.912      ;
; 74.171 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.097      ; 5.925      ;
; 74.174 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.061      ; 5.886      ;
; 74.181 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.060      ; 5.878      ;
; 74.184 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                               ; Clock        ; Clock       ; 80.000       ; 0.025      ; 5.871      ;
; 74.191 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; 0.025      ; 5.864      ;
; 74.195 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.061      ; 5.865      ;
; 74.202 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.060      ; 5.857      ;
; 74.207 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.061      ; 5.853      ;
; 74.214 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.060      ; 5.845      ;
; 74.219 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.021      ; 5.832      ;
; 74.221 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23]                                                               ; Clock        ; Clock       ; 80.000       ; 0.015      ; 5.824      ;
; 74.224 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.047      ; 5.822      ;
; 74.225 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                               ; Clock        ; Clock       ; 80.000       ; 0.025      ; 5.830      ;
; 74.227 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.058      ; 5.830      ;
; 74.236 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.025      ; 5.819      ;
; 74.243 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg7 ; Clock        ; Clock       ; 80.000       ; 0.097      ; 5.853      ;
; 74.254 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[19]                                                               ; Clock        ; Clock       ; 80.000       ; 0.024      ; 5.800      ;
; 74.255 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22]                                                               ; Clock        ; Clock       ; 80.000       ; 0.015      ; 5.790      ;
; 74.257 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.061      ; 5.803      ;
; 74.261 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.058      ; 5.796      ;
; 74.264 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.060      ; 5.795      ;
; 74.282 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.058      ; 5.775      ;
; 74.285 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.100      ; 5.814      ;
; 74.292 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clock        ; Clock       ; 80.000       ; 0.025      ; 5.763      ;
; 74.294 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.058      ; 5.763      ;
; 74.298 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.047      ; 5.748      ;
; 74.311 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.081      ; 5.769      ;
; 74.326 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]                                                               ; Clock        ; Clock       ; 80.000       ; 0.015      ; 5.719      ;
; 74.339 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                               ; Clock        ; Clock       ; 80.000       ; 0.025      ; 5.716      ;
; 74.344 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.058      ; 5.713      ;
; 74.355 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[20]                                                               ; Clock        ; Clock       ; 80.000       ; 0.017      ; 5.692      ;
; 74.359 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.005      ; 5.676      ;
; 74.383 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg7 ; Clock        ; Clock       ; 80.000       ; 0.081      ; 5.697      ;
; 74.395 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.099      ; 5.703      ;
; 74.401 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.097      ; 5.695      ;
; 74.408 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg5  ; Clock        ; Clock       ; 80.000       ; 0.100      ; 5.691      ;
; 74.425 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.084      ; 5.658      ;
; 74.431 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; Clock        ; Clock       ; 80.000       ; -0.024     ; 5.575      ;
; 74.433 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.061      ; 5.627      ;
; 74.433 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; Clock        ; Clock       ; 80.000       ; -0.014     ; 5.583      ;
; 74.437 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.047      ; 5.609      ;
; 74.438 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[18]                                                               ; Clock        ; Clock       ; 80.000       ; 0.017      ; 5.609      ;
; 74.440 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.060      ; 5.619      ;
; 74.458 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.058      ; 5.599      ;
; 74.471 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.047      ; 5.575      ;
; 74.479 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg2  ; Clock        ; Clock       ; 80.000       ; 0.100      ; 5.620      ;
; 74.480 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.086      ; 5.605      ;
; 74.481 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[16]                                                               ; Clock        ; Clock       ; 80.000       ; 0.022      ; 5.571      ;
; 74.482 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg7  ; Clock        ; Clock       ; 80.000       ; 0.100      ; 5.617      ;
; 74.484 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg2 ; Clock        ; Clock       ; 80.000       ; 0.097      ; 5.612      ;
; 74.487 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[17]                                                               ; Clock        ; Clock       ; 80.000       ; -0.022     ; 5.521      ;
; 74.491 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg7 ; Clock        ; Clock       ; 80.000       ; 0.099      ; 5.607      ;
; 74.492 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.047      ; 5.554      ;
; 74.496 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.061      ; 5.564      ;
; 74.503 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.060      ; 5.556      ;
; 74.504 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[15]                                                               ; Clock        ; Clock       ; 80.000       ; 0.016      ; 5.542      ;
; 74.504 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.047      ; 5.542      ;
; 74.506 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; -0.018     ; 5.506      ;
; 74.512 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg4  ; Clock        ; Clock       ; 80.000       ; 0.100      ; 5.587      ;
; 74.513 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg4 ; Clock        ; Clock       ; 80.000       ; 0.097      ; 5.583      ;
; 74.515 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.099      ; 5.583      ;
; 74.520 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.058      ; 5.537      ;
; 74.530 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg7 ; Clock        ; Clock       ; 80.000       ; 0.058      ; 5.527      ;
; 74.531 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.081      ; 5.549      ;
; 74.535 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.083      ; 5.547      ;
; 74.541 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.081      ; 5.539      ;
; 74.545 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                               ; Clock        ; Clock       ; 80.000       ; -0.014     ; 5.471      ;
; 74.548 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg5  ; Clock        ; Clock       ; 80.000       ; 0.084      ; 5.535      ;
; 74.552 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; -0.014     ; 5.464      ;
; 74.554 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.047      ; 5.492      ;
; 74.572 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.061      ; 5.488      ;
; 74.579 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.005      ; 5.456      ;
; 74.582 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23]                                                               ; Clock        ; Clock       ; 80.000       ; -0.024     ; 5.424      ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                                                                                           ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.203 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX              ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.223 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.371      ;
; 0.225 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[26]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[69]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.373      ;
; 0.226 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[13]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[13]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.374      ;
; 0.227 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[30]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[30]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.375      ;
; 0.227 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[2]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[2]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.375      ;
; 0.227 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[14]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[45]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.375      ;
; 0.227 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[14]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.375      ;
; 0.227 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[9]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[9]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.375      ;
; 0.228 ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.376      ;
; 0.228 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[21]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[2]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.376      ;
; 0.228 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[16]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.376      ;
; 0.229 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[19]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.377      ;
; 0.230 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[59]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[21]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[59]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[21]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[20]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[57]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[17]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[0]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[17]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.378      ;
; 0.231 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[28]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.379      ;
; 0.231 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[21]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.379      ;
; 0.231 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[10]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[10]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.379      ;
; 0.232 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[17]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[0]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.380      ;
; 0.232 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.380      ;
; 0.232 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[4]       ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[25]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.380      ;
; 0.232 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[26]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.380      ;
; 0.232 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[43]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[13]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.380      ;
; 0.232 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[12]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[41]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.380      ;
; 0.232 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[11]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[11]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.380      ;
; 0.233 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[24]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.381      ;
; 0.233 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[11]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[11]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.381      ;
; 0.234 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.382      ;
; 0.234 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[24]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.382      ;
; 0.234 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[63]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[23]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.382      ;
; 0.235 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[1]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[1]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.383      ;
; 0.239 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[4]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[4]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.387      ;
; 0.275 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[17]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[51]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.423      ;
; 0.276 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[37]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[10]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.424      ;
; 0.276 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[9]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[35]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.424      ;
; 0.276 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[33]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.424      ;
; 0.277 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[26]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[69]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.425      ;
; 0.278 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[19]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.426      ;
; 0.279 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[67]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.427      ;
; 0.279 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[61]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[22]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.427      ;
; 0.279 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[61]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[22]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.427      ;
; 0.279 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[57]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[20]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.427      ;
; 0.279 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[57]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[20]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.427      ;
; 0.279 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[39]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[11]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.427      ;
; 0.280 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[55]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[19]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.428      ;
; 0.281 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[39]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[11]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.429      ;
; 0.284 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX              ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]            ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.432      ;
; 0.284 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[10]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[37]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.432      ;
; 0.307 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[59]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.455      ;
; 0.308 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[33]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.456      ;
; 0.308 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[21]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.456      ;
; 0.309 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[19]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.457      ;
; 0.310 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[27]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.458      ;
; 0.310 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[15]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.458      ;
; 0.310 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[47]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.458      ;
; 0.310 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[13]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[45]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.458      ;
; 0.311 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[18]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.459      ;
; 0.311 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[1]       ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[19]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.459      ;
; 0.312 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[23]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.460      ;
; 0.313 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[55]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.461      ;
; 0.314 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[29]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.462      ;
; 0.314 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[6]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.462      ;
; 0.314 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[4]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.462      ;
; 0.314 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[25]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.462      ;
; 0.314 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[22]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.462      ;
; 0.314 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[49]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.462      ;
; 0.315 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[19]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[19]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.463      ;
; 0.316 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[27]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.464      ;
; 0.316 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[12]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[12]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.464      ;
; 0.317 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[0]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.465      ;
; 0.320 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[3]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[3]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.468      ;
; 0.321 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[27]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[71]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.469      ;
; 0.323 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[9]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[9]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.471      ;
; 0.324 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[47]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[15]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.472      ;
; 0.324 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[47]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[15]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.472      ;
; 0.326 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[20]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[20]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.474      ;
; 0.336 ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.484      ;
; 0.337 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[75]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[29]     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.485      ;
; 0.337 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[16]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[49]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.485      ;
; 0.337 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[1]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[19]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.485      ;
; 0.338 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[18]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[53]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.486      ;
; 0.339 ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.487      ;
; 0.340 ; IF_PC_Reg:IF_PC_Reg|PC_IF[18]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[18]                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.488      ;
; 0.340 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.488      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[19]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[19]                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[3]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[23]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_we_reg       ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_we_reg       ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 6.564  ; 6.564  ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 6.564  ; 6.564  ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 7.010  ; 7.010  ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 5.664  ; 5.664  ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 5.301  ; 5.301  ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 5.664  ; 5.664  ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 5.594  ; 5.594  ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 8.281  ; 8.281  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 7.472  ; 7.472  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 7.875  ; 7.875  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 7.443  ; 7.443  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 7.041  ; 7.041  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 7.262  ; 7.262  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 8.022  ; 8.022  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 8.256  ; 8.256  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 7.450  ; 7.450  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 7.022  ; 7.022  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 7.351  ; 7.351  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 7.509  ; 7.509  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 7.638  ; 7.638  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 7.036  ; 7.036  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 7.437  ; 7.437  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 7.532  ; 7.532  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 8.281  ; 8.281  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 7.427  ; 7.427  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 6.913  ; 6.913  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 7.260  ; 7.260  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 8.072  ; 8.072  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 7.117  ; 7.117  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 7.308  ; 7.308  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 7.291  ; 7.291  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 7.417  ; 7.417  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 7.288  ; 7.288  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 7.462  ; 7.462  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 6.978  ; 6.978  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 7.876  ; 7.876  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 7.315  ; 7.315  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 7.695  ; 7.695  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 8.134  ; 8.134  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 7.529  ; 7.529  ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 11.603 ; 11.603 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 10.385 ; 10.385 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 8.804  ; 8.804  ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 9.501  ; 9.501  ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 9.187  ; 9.187  ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 9.508  ; 9.508  ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 9.453  ; 9.453  ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 9.067  ; 9.067  ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 9.277  ; 9.277  ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 9.742  ; 9.742  ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 9.600  ; 9.600  ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 9.215  ; 9.215  ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 9.925  ; 9.925  ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 10.258 ; 10.258 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 10.822 ; 10.822 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 9.945  ; 9.945  ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 9.834  ; 9.834  ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 10.459 ; 10.459 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 10.416 ; 10.416 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 10.309 ; 10.309 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 10.069 ; 10.069 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 10.219 ; 10.219 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 10.397 ; 10.397 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 9.993  ; 9.993  ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 10.087 ; 10.087 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 11.460 ; 11.460 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 10.316 ; 10.316 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 10.077 ; 10.077 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 10.806 ; 10.806 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 11.603 ; 11.603 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 10.105 ; 10.105 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 10.066 ; 10.066 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 10.427 ; 10.427 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 5.554  ; 5.554  ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 4.709  ; 4.709  ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 5.103  ; 5.103  ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 5.554  ; 5.554  ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 4.627  ; 4.627  ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 5.404  ; 5.404  ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 5.232  ; 5.232  ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 5.376  ; 5.376  ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 4.743  ; 4.743  ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 4.891  ; 4.891  ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 4.979  ; 4.979  ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 4.115  ; 4.115  ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 4.819  ; 4.819  ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 4.324  ; 4.324  ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 5.177  ; 5.177  ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 4.840  ; 4.840  ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 4.985  ; 4.985  ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 4.473  ; 4.473  ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 4.402  ; 4.402  ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 4.635  ; 4.635  ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 4.707  ; 4.707  ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 4.609  ; 4.609  ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 5.087  ; 5.087  ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 5.207  ; 5.207  ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 4.784  ; 4.784  ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 4.706  ; 4.706  ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 5.352  ; 5.352  ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 4.778  ; 4.778  ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 4.989  ; 4.989  ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 4.493  ; 4.493  ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 4.485  ; 4.485  ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 4.744  ; 4.744  ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 4.758  ; 4.758  ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 5.664  ; 5.664  ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 4.588  ; 4.588  ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 5.163  ; 5.163  ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 4.700  ; 4.700  ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 4.443  ; 4.443  ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 4.769  ; 4.769  ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 4.563  ; 4.563  ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 4.282  ; 4.282  ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 4.490  ; 4.490  ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 4.546  ; 4.546  ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 4.804  ; 4.804  ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 4.569  ; 4.569  ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 5.019  ; 5.019  ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 4.154  ; 4.154  ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 5.664  ; 5.664  ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 4.731  ; 4.731  ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 4.464  ; 4.464  ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 4.148  ; 4.148  ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 4.590  ; 4.590  ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 4.685  ; 4.685  ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 4.878  ; 4.878  ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 4.694  ; 4.694  ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 4.877  ; 4.877  ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 4.227  ; 4.227  ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 5.498  ; 5.498  ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 4.969  ; 4.969  ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 5.048  ; 5.048  ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 5.184  ; 5.184  ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 4.980  ; 4.980  ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 4.979  ; 4.979  ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 4.278  ; 4.278  ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 4.452  ; 4.452  ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 4.794  ; 4.794  ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 7.512  ; 7.512  ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 5.516  ; 5.516  ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 5.672  ; 5.672  ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 6.016  ; 6.016  ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 5.793  ; 5.793  ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 5.712  ; 5.712  ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 5.834  ; 5.834  ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 5.665  ; 5.665  ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 5.849  ; 5.849  ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 5.998  ; 5.998  ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 5.853  ; 5.853  ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 6.008  ; 6.008  ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 5.890  ; 5.890  ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 6.076  ; 6.076  ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 6.205  ; 6.205  ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 6.303  ; 6.303  ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 6.245  ; 6.245  ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 6.431  ; 6.431  ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 6.268  ; 6.268  ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 6.271  ; 6.271  ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 6.348  ; 6.348  ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 7.137  ; 7.137  ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 6.434  ; 6.434  ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 7.512  ; 7.512  ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 6.582  ; 6.582  ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 6.469  ; 6.469  ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 6.677  ; 6.677  ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 6.680  ; 6.680  ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 6.646  ; 6.646  ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 6.869  ; 6.869  ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 6.796  ; 6.796  ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 6.726  ; 6.726  ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 6.726  ; 6.726  ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 6.220  ; 6.220  ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 6.466  ; 6.466  ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 6.466  ; 6.466  ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 6.177  ; 6.177  ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 7.140  ; 7.140  ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 5.440  ; 5.440  ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 5.001  ; 5.001  ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 4.563  ; 4.563  ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 4.365  ; 4.365  ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 5.012  ; 5.012  ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 5.041  ; 5.041  ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 5.319  ; 5.319  ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 5.288  ; 5.288  ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 5.087  ; 5.087  ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 4.364  ; 4.364  ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 5.440  ; 5.440  ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 5.271  ; 5.271  ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 4.991  ; 4.991  ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 5.016  ; 5.016  ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 5.200  ; 5.200  ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 5.190  ; 5.190  ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 5.180  ; 5.180  ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 5.172  ; 5.172  ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 7.405  ; 7.405  ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 6.751  ; 6.751  ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 5.977  ; 5.977  ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 6.010  ; 6.010  ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 7.405  ; 7.405  ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 6.137  ; 6.137  ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 6.370  ; 6.370  ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 6.856  ; 6.856  ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 6.651  ; 6.651  ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 6.113  ; 6.113  ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 6.390  ; 6.390  ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 6.856  ; 6.856  ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 6.745  ; 6.745  ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 7.395  ; 7.395  ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 7.025  ; 7.025  ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 6.981  ; 6.981  ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 6.996  ; 6.996  ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 7.036  ; 7.036  ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 6.696  ; 6.696  ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 6.696  ; 6.696  ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 7.100  ; 7.100  ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 5.771  ; 5.771  ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 4.465  ; 4.465  ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 4.744  ; 4.744  ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 4.824  ; 4.824  ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 4.601  ; 4.601  ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 5.248  ; 5.248  ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 4.946  ; 4.946  ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 6.679  ; 6.679  ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 4.946  ; 4.946  ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 4.945  ; 4.945  ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 6.008  ; 6.008  ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 5.626  ; 5.626  ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 5.030  ; 5.030  ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 5.269  ; 5.269  ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 5.143  ; 5.143  ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 5.346  ; 5.346  ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 6.437  ; 6.437  ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 5.468  ; 5.468  ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 5.356  ; 5.356  ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 5.714  ; 5.714  ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 6.185  ; 6.185  ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 5.415  ; 5.415  ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 6.352  ; 6.352  ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 6.596  ; 6.596  ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 5.566  ; 5.566  ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 5.782  ; 5.782  ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 5.704  ; 5.704  ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 5.566  ; 5.566  ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 5.862  ; 5.862  ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 7.100  ; 7.100  ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 7.120  ; 7.120  ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 7.111  ; 7.111  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 5.761  ; 5.761  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 4.465  ; 4.465  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 4.804  ; 4.804  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 4.935  ; 4.935  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 4.581  ; 4.581  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 5.240  ; 5.240  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 4.896  ; 4.896  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 6.803  ; 6.803  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 4.959  ; 4.959  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 4.897  ; 4.897  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 5.951  ; 5.951  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 5.734  ; 5.734  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 5.017  ; 5.017  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 5.278  ; 5.278  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 5.133  ; 5.133  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 5.336  ; 5.336  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 6.454  ; 6.454  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 5.478  ; 5.478  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 5.134  ; 5.134  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 5.714  ; 5.714  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 6.192  ; 6.192  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 5.428  ; 5.428  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 6.342  ; 6.342  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 6.661  ; 6.661  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 5.596  ; 5.596  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 5.782  ; 5.782  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 5.753  ; 5.753  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 5.670  ; 5.670  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 5.872  ; 5.872  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 7.111  ; 7.111  ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 5.172  ; 5.172  ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 5.046  ; 5.046  ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 5.172  ; 5.172  ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 5.400  ; 5.400  ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 4.384  ; 4.384  ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 5.400  ; 5.400  ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 5.288  ; 5.288  ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 5.073  ; 5.073  ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 8.502  ; 8.502  ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 7.527  ; 7.527  ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 7.009  ; 7.009  ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 7.161  ; 7.161  ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 7.421  ; 7.421  ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 7.440  ; 7.440  ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 7.006  ; 7.006  ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 7.336  ; 7.336  ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 7.447  ; 7.447  ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 7.270  ; 7.270  ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 7.311  ; 7.311  ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 6.853  ; 6.853  ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 7.116  ; 7.116  ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 7.463  ; 7.463  ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 7.714  ; 7.714  ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 8.062  ; 8.062  ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 7.815  ; 7.815  ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 7.758  ; 7.758  ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 7.455  ; 7.455  ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 6.988  ; 6.988  ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 7.087  ; 7.087  ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 6.744  ; 6.744  ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 6.801  ; 6.801  ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 7.188  ; 7.188  ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 7.431  ; 7.431  ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 7.593  ; 7.593  ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 7.250  ; 7.250  ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 7.532  ; 7.532  ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 7.226  ; 7.226  ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 7.333  ; 7.333  ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 7.827  ; 7.827  ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 8.502  ; 8.502  ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 7.737  ; 7.737  ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 8.348  ; 8.348  ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 7.699  ; 7.699  ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 7.773  ; 7.773  ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 7.097  ; 7.097  ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 7.886  ; 7.886  ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 7.335  ; 7.335  ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 7.952  ; 7.952  ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 7.341  ; 7.341  ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 7.421  ; 7.421  ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 7.940  ; 7.940  ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 7.341  ; 7.341  ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 6.967  ; 6.967  ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 7.249  ; 7.249  ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 7.500  ; 7.500  ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 7.025  ; 7.025  ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 6.909  ; 6.909  ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 7.333  ; 7.333  ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 7.120  ; 7.120  ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 7.162  ; 7.162  ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 7.785  ; 7.785  ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 7.922  ; 7.922  ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 7.170  ; 7.170  ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 7.685  ; 7.685  ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 7.643  ; 7.643  ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 7.659  ; 7.659  ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 8.348  ; 8.348  ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 7.104  ; 7.104  ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 7.040  ; 7.040  ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 7.391  ; 7.391  ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 8.130  ; 8.130  ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 7.417  ; 7.417  ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 7.304  ; 7.304  ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 6.998  ; 6.998  ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 5.781  ; 5.781  ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 4.389  ; 4.389  ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 4.299  ; 4.299  ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 4.916  ; 4.916  ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 5.029  ; 5.029  ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 4.708  ; 4.708  ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 4.540  ; 4.540  ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 4.878  ; 4.878  ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 5.268  ; 5.268  ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 4.504  ; 4.504  ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 5.129  ; 5.129  ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 4.848  ; 4.848  ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 4.931  ; 4.931  ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 4.713  ; 4.713  ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 4.601  ; 4.601  ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 5.188  ; 5.188  ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 4.991  ; 4.991  ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 5.007  ; 5.007  ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 4.774  ; 4.774  ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 4.759  ; 4.759  ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 4.368  ; 4.368  ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 4.867  ; 4.867  ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 5.781  ; 5.781  ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 4.499  ; 4.499  ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 4.948  ; 4.948  ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 4.920  ; 4.920  ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 4.263  ; 4.263  ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 4.428  ; 4.428  ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 4.863  ; 4.863  ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 4.938  ; 4.938  ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 5.317  ; 5.317  ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 5.410  ; 5.410  ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 4.662  ; 4.662  ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 6.738  ; 6.738  ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 7.140  ; 7.140  ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 5.319  ; 5.319  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 5.024  ; 5.024  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 4.523  ; 4.523  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 4.405  ; 4.405  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 4.985  ; 4.985  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 5.041  ; 5.041  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 5.319  ; 5.319  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 5.230  ; 5.230  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 5.001  ; 5.001  ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 5.983  ; 5.983  ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 5.400  ; 5.400  ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 4.998  ; 4.998  ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 5.214  ; 5.214  ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 5.395  ; 5.395  ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 4.327  ; 4.327  ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 5.114  ; 5.114  ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 5.308  ; 5.308  ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 5.340  ; 5.340  ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 5.263  ; 5.263  ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 4.992  ; 4.992  ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 5.267  ; 5.267  ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 4.946  ; 4.946  ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 5.408  ; 5.408  ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 5.031  ; 5.031  ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 4.467  ; 4.467  ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 4.942  ; 4.942  ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 5.406  ; 5.406  ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 5.498  ; 5.498  ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 4.558  ; 4.558  ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 5.179  ; 5.179  ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 5.512  ; 5.512  ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 4.744  ; 4.744  ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 4.610  ; 4.610  ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 5.157  ; 5.157  ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 5.113  ; 5.113  ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 5.049  ; 5.049  ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 4.682  ; 4.682  ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 5.594  ; 5.594  ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 5.326  ; 5.326  ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 5.983  ; 5.983  ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 4.996  ; 4.996  ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 4.600  ; 4.600  ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 6.003  ; 6.003  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 5.400  ; 5.400  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 4.998  ; 4.998  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 5.025  ; 5.025  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 5.401  ; 5.401  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 4.307  ; 4.307  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 5.157  ; 5.157  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 5.318  ; 5.318  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 5.320  ; 5.320  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 5.263  ; 5.263  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 5.012  ; 5.012  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 5.252  ; 5.252  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 4.906  ; 4.906  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 5.294  ; 5.294  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 4.740  ; 4.740  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 4.447  ; 4.447  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 5.128  ; 5.128  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 5.456  ; 5.456  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 5.498  ; 5.498  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 4.538  ; 4.538  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 5.189  ; 5.189  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 5.512  ; 5.512  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 4.804  ; 4.804  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 4.640  ; 4.640  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 5.157  ; 5.157  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 5.013  ; 5.013  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 5.029  ; 5.029  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 4.642  ; 4.642  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 5.624  ; 5.624  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 5.316  ; 5.316  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 6.003  ; 6.003  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 5.020  ; 5.020  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 4.600  ; 4.600  ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 6.385  ; 6.385  ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 4.954  ; 4.954  ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 5.029  ; 5.029  ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 5.109  ; 5.109  ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 5.140  ; 5.140  ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 5.535  ; 5.535  ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 5.635  ; 5.635  ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 5.195  ; 5.195  ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 5.561  ; 5.561  ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 5.494  ; 5.494  ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 5.273  ; 5.273  ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 5.415  ; 5.415  ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 5.214  ; 5.214  ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 5.123  ; 5.123  ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 5.366  ; 5.366  ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 4.907  ; 4.907  ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 4.817  ; 4.817  ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 5.214  ; 5.214  ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 5.464  ; 5.464  ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 5.568  ; 5.568  ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 5.540  ; 5.540  ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 5.434  ; 5.434  ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 5.990  ; 5.990  ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 4.743  ; 4.743  ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 5.061  ; 5.061  ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 6.385  ; 6.385  ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 5.777  ; 5.777  ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 5.250  ; 5.250  ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 5.422  ; 5.422  ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 5.337  ; 5.337  ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 5.376  ; 5.376  ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 4.774  ; 4.774  ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 5.789  ; 5.789  ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 5.245  ; 5.245  ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 5.245  ; 5.245  ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 4.702  ; 4.702  ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 4.779  ; 4.779  ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 4.720  ; 4.720  ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 5.266  ; 5.266  ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 4.071  ; 4.071  ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 5.266  ; 5.266  ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 4.759  ; 4.759  ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 4.858  ; 4.858  ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 11.899 ; 11.899 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 5.005 ; 5.005 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 5.005 ; 5.005 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 5.450 ; 5.450 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 4.910 ; 4.910 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 4.910 ; 4.910 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 5.169 ; 5.169 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 5.205 ; 5.205 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 4.108 ; 4.108 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 4.770 ; 4.770 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 4.855 ; 4.855 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 4.736 ; 4.736 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 4.759 ; 4.759 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 4.945 ; 4.945 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 5.446 ; 5.446 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 5.816 ; 5.816 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 5.167 ; 5.167 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 5.185 ; 5.185 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 5.194 ; 5.194 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 5.157 ; 5.157 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 4.823 ; 4.823 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 4.108 ; 4.108 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 4.609 ; 4.609 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 4.723 ; 4.723 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 5.736 ; 5.736 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 5.160 ; 5.160 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 4.996 ; 4.996 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 4.765 ; 4.765 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 5.776 ; 5.776 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 4.755 ; 4.755 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 4.900 ; 4.900 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 5.273 ; 5.273 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 5.170 ; 5.170 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 5.106 ; 5.106 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 5.285 ; 5.285 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 4.789 ; 4.789 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 5.807 ; 5.807 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 4.928 ; 4.928 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 5.436 ; 5.436 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 5.978 ; 5.978 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 5.029 ; 5.029 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 5.336 ; 5.336 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 5.823 ; 5.823 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 5.422 ; 5.422 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 5.964 ; 5.964 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 5.715 ; 5.715 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 6.096 ; 6.096 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 6.099 ; 6.099 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 5.922 ; 5.922 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 5.825 ; 5.825 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 6.322 ; 6.322 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 5.839 ; 5.839 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 5.503 ; 5.503 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 5.759 ; 5.759 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 6.148 ; 6.148 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 6.592 ; 6.592 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 5.911 ; 5.911 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 5.415 ; 5.415 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 6.279 ; 6.279 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 5.985 ; 5.985 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 5.989 ; 5.989 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 5.336 ; 5.336 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 5.804 ; 5.804 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 6.099 ; 6.099 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 5.604 ; 5.604 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 5.690 ; 5.690 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 6.839 ; 6.839 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 5.939 ; 5.939 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 5.653 ; 5.653 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 6.335 ; 6.335 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 7.177 ; 7.177 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 5.589 ; 5.589 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 5.602 ; 5.602 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 5.585 ; 5.585 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 4.115 ; 4.115 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 4.709 ; 4.709 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 5.103 ; 5.103 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 5.554 ; 5.554 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 4.627 ; 4.627 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 5.404 ; 5.404 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 5.232 ; 5.232 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 5.376 ; 5.376 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 4.743 ; 4.743 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 4.891 ; 4.891 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 4.979 ; 4.979 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 4.115 ; 4.115 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 4.819 ; 4.819 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 4.324 ; 4.324 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 5.177 ; 5.177 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 4.840 ; 4.840 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 4.985 ; 4.985 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 4.473 ; 4.473 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 4.402 ; 4.402 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 4.635 ; 4.635 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 4.707 ; 4.707 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 4.609 ; 4.609 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 5.087 ; 5.087 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 5.207 ; 5.207 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 4.784 ; 4.784 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 4.706 ; 4.706 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 5.352 ; 5.352 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 4.778 ; 4.778 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 4.989 ; 4.989 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 4.493 ; 4.493 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 4.485 ; 4.485 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 4.744 ; 4.744 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 4.758 ; 4.758 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 4.148 ; 4.148 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 4.588 ; 4.588 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 5.163 ; 5.163 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 4.700 ; 4.700 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 4.443 ; 4.443 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 4.769 ; 4.769 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 4.563 ; 4.563 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 4.282 ; 4.282 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 4.490 ; 4.490 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 4.546 ; 4.546 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 4.804 ; 4.804 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 4.569 ; 4.569 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 5.019 ; 5.019 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 4.154 ; 4.154 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 5.664 ; 5.664 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 4.731 ; 4.731 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 4.464 ; 4.464 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 4.148 ; 4.148 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 4.590 ; 4.590 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 4.685 ; 4.685 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 4.878 ; 4.878 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 4.694 ; 4.694 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 4.877 ; 4.877 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 4.227 ; 4.227 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 5.498 ; 5.498 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 4.969 ; 4.969 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 5.048 ; 5.048 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 5.184 ; 5.184 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 4.980 ; 4.980 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 4.979 ; 4.979 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 4.278 ; 4.278 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 4.452 ; 4.452 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 4.794 ; 4.794 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 4.169 ; 4.169 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 4.325 ; 4.325 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 4.346 ; 4.346 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 4.666 ; 4.666 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 4.399 ; 4.399 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 4.295 ; 4.295 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 4.383 ; 4.383 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 4.169 ; 4.169 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 4.272 ; 4.272 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 4.377 ; 4.377 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 4.208 ; 4.208 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 4.319 ; 4.319 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 4.178 ; 4.178 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 4.408 ; 4.408 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 4.412 ; 4.412 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 4.476 ; 4.476 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 4.320 ; 4.320 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 4.476 ; 4.476 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 4.280 ; 4.280 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 4.259 ; 4.259 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 4.292 ; 4.292 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 5.058 ; 5.058 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 4.321 ; 4.321 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 5.354 ; 5.354 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 4.343 ; 4.343 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 4.186 ; 4.186 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 4.370 ; 4.370 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 4.329 ; 4.329 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 4.272 ; 4.272 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 4.448 ; 4.448 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 4.230 ; 4.230 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 4.757 ; 4.757 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 4.995 ; 4.995 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 4.757 ; 4.757 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 4.914 ; 4.914 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 4.961 ; 4.961 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 4.914 ; 4.914 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 5.608 ; 5.608 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 4.364 ; 4.364 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 5.001 ; 5.001 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 4.563 ; 4.563 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 4.365 ; 4.365 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 5.012 ; 5.012 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 5.041 ; 5.041 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 5.319 ; 5.319 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 5.288 ; 5.288 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 5.087 ; 5.087 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 4.364 ; 4.364 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 5.440 ; 5.440 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 5.271 ; 5.271 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 4.991 ; 4.991 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 5.016 ; 5.016 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 5.200 ; 5.200 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 5.190 ; 5.190 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 5.180 ; 5.180 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 5.172 ; 5.172 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 4.717 ; 4.717 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 5.466 ; 5.466 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 4.717 ; 4.717 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 4.956 ; 4.956 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 6.564 ; 6.564 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 5.085 ; 5.085 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 5.358 ; 5.358 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 5.386 ; 5.386 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 5.366 ; 5.366 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 5.062 ; 5.062 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 5.378 ; 5.378 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 5.386 ; 5.386 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 5.460 ; 5.460 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 6.554 ; 6.554 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 5.738 ; 5.738 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 5.694 ; 5.694 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 5.709 ; 5.709 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 5.749 ; 5.749 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 5.057 ; 5.057 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 5.057 ; 5.057 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 4.334 ; 4.334 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 5.771 ; 5.771 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 4.334 ; 4.334 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 4.589 ; 4.589 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 4.625 ; 4.625 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 4.379 ; 4.379 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 4.992 ; 4.992 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 4.645 ; 4.645 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 6.297 ; 6.297 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 4.520 ; 4.520 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 4.495 ; 4.495 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 5.514 ; 5.514 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 5.109 ; 5.109 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 4.468 ; 4.468 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 4.674 ; 4.674 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 4.514 ; 4.514 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 4.616 ; 4.616 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 5.677 ; 5.677 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 4.675 ; 4.675 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 4.539 ; 4.539 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 4.853 ; 4.853 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 5.301 ; 5.301 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 4.497 ; 4.497 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 5.389 ; 5.389 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 5.552 ; 5.552 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 4.478 ; 4.478 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 4.670 ; 4.670 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 4.548 ; 4.548 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 4.387 ; 4.387 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 4.636 ; 4.636 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 5.729 ; 5.729 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 5.588 ; 5.588 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 4.317 ; 4.317 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 5.761 ; 5.761 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 4.334 ; 4.334 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 4.649 ; 4.649 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 4.736 ; 4.736 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 4.359 ; 4.359 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 4.984 ; 4.984 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 4.595 ; 4.595 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 6.421 ; 6.421 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 4.533 ; 4.533 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 4.447 ; 4.447 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 5.457 ; 5.457 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 5.217 ; 5.217 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 4.455 ; 4.455 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 4.683 ; 4.683 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 4.504 ; 4.504 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 4.606 ; 4.606 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 5.694 ; 5.694 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 4.685 ; 4.685 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 4.317 ; 4.317 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 4.853 ; 4.853 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 5.308 ; 5.308 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 4.510 ; 4.510 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 5.379 ; 5.379 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 5.617 ; 5.617 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 4.508 ; 4.508 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 4.670 ; 4.670 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 4.597 ; 4.597 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 4.491 ; 4.491 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 4.646 ; 4.646 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 5.740 ; 5.740 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 5.046 ; 5.046 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 5.046 ; 5.046 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 5.172 ; 5.172 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 4.384 ; 4.384 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 4.384 ; 4.384 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 5.400 ; 5.400 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 5.288 ; 5.288 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 5.073 ; 5.073 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 4.401 ; 4.401 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 5.112 ; 5.112 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 4.759 ; 4.759 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 4.583 ; 4.583 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 5.572 ; 5.572 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 5.663 ; 5.663 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 5.307 ; 5.307 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 4.945 ; 4.945 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 5.861 ; 5.861 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 4.952 ; 4.952 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 5.454 ; 5.454 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 4.594 ; 4.594 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 4.764 ; 4.764 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 5.330 ; 5.330 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 5.325 ; 5.325 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 6.142 ; 6.142 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 5.472 ; 5.472 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 5.908 ; 5.908 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 5.309 ; 5.309 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 4.807 ; 4.807 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 4.792 ; 4.792 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 4.637 ; 4.637 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 4.401 ; 4.401 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 5.006 ; 5.006 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 4.961 ; 4.961 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 5.542 ; 5.542 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 5.117 ; 5.117 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 5.240 ; 5.240 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 5.542 ; 5.542 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 5.128 ; 5.128 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 5.567 ; 5.567 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 6.358 ; 6.358 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 5.800 ; 5.800 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 4.491 ; 4.491 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 5.344 ; 5.344 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 5.279 ; 5.279 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 4.584 ; 4.584 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 5.582 ; 5.582 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 5.275 ; 5.275 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 5.741 ; 5.741 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 4.713 ; 4.713 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 5.610 ; 5.610 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 5.440 ; 5.440 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 4.939 ; 4.939 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 4.667 ; 4.667 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 5.001 ; 5.001 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 4.872 ; 4.872 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 4.491 ; 4.491 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 4.745 ; 4.745 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 4.824 ; 4.824 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 5.033 ; 5.033 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 4.691 ; 4.691 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 5.245 ; 5.245 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 5.315 ; 5.315 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 4.797 ; 4.797 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 5.191 ; 5.191 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 5.156 ; 5.156 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 5.385 ; 5.385 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 5.928 ; 5.928 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 4.682 ; 4.682 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 4.613 ; 4.613 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 5.563 ; 5.563 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 5.662 ; 5.662 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 5.216 ; 5.216 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 5.138 ; 5.138 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 4.661 ; 4.661 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 4.263 ; 4.263 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 4.389 ; 4.389 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 4.299 ; 4.299 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 4.916 ; 4.916 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 5.029 ; 5.029 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 4.708 ; 4.708 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 4.540 ; 4.540 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 4.878 ; 4.878 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 5.268 ; 5.268 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 4.504 ; 4.504 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 5.129 ; 5.129 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 4.848 ; 4.848 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 4.931 ; 4.931 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 4.713 ; 4.713 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 4.601 ; 4.601 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 5.188 ; 5.188 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 4.991 ; 4.991 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 5.007 ; 5.007 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 4.774 ; 4.774 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 4.759 ; 4.759 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 4.368 ; 4.368 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 4.867 ; 4.867 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 5.781 ; 5.781 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 4.499 ; 4.499 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 4.948 ; 4.948 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 4.920 ; 4.920 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 4.263 ; 4.263 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 4.428 ; 4.428 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 4.863 ; 4.863 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 4.938 ; 4.938 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 5.317 ; 5.317 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 5.410 ; 5.410 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 4.662 ; 4.662 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 5.179 ; 5.179 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 5.608 ; 5.608 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 4.405 ; 4.405 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 5.024 ; 5.024 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 4.523 ; 4.523 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 4.405 ; 4.405 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 4.985 ; 4.985 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 5.041 ; 5.041 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 5.319 ; 5.319 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 5.230 ; 5.230 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 5.001 ; 5.001 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 4.327 ; 4.327 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 5.400 ; 5.400 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 4.998 ; 4.998 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 5.214 ; 5.214 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 5.395 ; 5.395 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 4.327 ; 4.327 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 5.114 ; 5.114 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 5.308 ; 5.308 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 5.340 ; 5.340 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 5.263 ; 5.263 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 4.992 ; 4.992 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 5.267 ; 5.267 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 4.946 ; 4.946 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 5.408 ; 5.408 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 5.031 ; 5.031 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 4.467 ; 4.467 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 4.942 ; 4.942 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 5.406 ; 5.406 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 5.498 ; 5.498 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 4.558 ; 4.558 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 5.179 ; 5.179 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 5.512 ; 5.512 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 4.744 ; 4.744 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 4.610 ; 4.610 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 5.157 ; 5.157 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 5.113 ; 5.113 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 5.049 ; 5.049 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 4.682 ; 4.682 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 5.594 ; 5.594 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 5.326 ; 5.326 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 5.983 ; 5.983 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 4.996 ; 4.996 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 4.600 ; 4.600 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 4.307 ; 4.307 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 5.400 ; 5.400 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 4.998 ; 4.998 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 5.025 ; 5.025 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 5.401 ; 5.401 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 4.307 ; 4.307 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 5.157 ; 5.157 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 5.318 ; 5.318 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 5.320 ; 5.320 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 5.263 ; 5.263 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 5.012 ; 5.012 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 5.252 ; 5.252 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 4.906 ; 4.906 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 5.294 ; 5.294 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 4.740 ; 4.740 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 4.447 ; 4.447 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 5.128 ; 5.128 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 5.456 ; 5.456 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 5.498 ; 5.498 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 4.538 ; 4.538 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 5.189 ; 5.189 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 5.512 ; 5.512 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 4.804 ; 4.804 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 4.640 ; 4.640 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 5.157 ; 5.157 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 5.013 ; 5.013 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 5.029 ; 5.029 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 4.642 ; 4.642 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 5.624 ; 5.624 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 5.316 ; 5.316 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 6.003 ; 6.003 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 5.020 ; 5.020 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 4.600 ; 4.600 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 4.357 ; 4.357 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 4.596 ; 4.596 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 4.841 ; 4.841 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 4.468 ; 4.468 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 4.599 ; 4.599 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 5.242 ; 5.242 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 5.353 ; 5.353 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 4.938 ; 4.938 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 5.387 ; 5.387 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 5.164 ; 5.164 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 4.726 ; 4.726 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 4.732 ; 4.732 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 4.780 ; 4.780 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 4.491 ; 4.491 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 5.090 ; 5.090 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 4.443 ; 4.443 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 4.424 ; 4.424 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 4.785 ; 4.785 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 4.871 ; 4.871 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 4.971 ; 4.971 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 5.040 ; 5.040 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 4.895 ; 4.895 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 5.193 ; 5.193 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 4.539 ; 4.539 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 4.697 ; 4.697 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 5.901 ; 5.901 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 5.240 ; 5.240 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 4.904 ; 4.904 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 4.712 ; 4.712 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 4.858 ; 4.858 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 4.859 ; 4.859 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 4.357 ; 4.357 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 5.295 ; 5.295 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 4.679 ; 4.679 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 4.679 ; 4.679 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 4.702 ; 4.702 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 4.779 ; 4.779 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 4.720 ; 4.720 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 4.071 ; 4.071 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 4.071 ; 4.071 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 5.266 ; 5.266 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 4.759 ; 4.759 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 4.858 ; 4.858 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 6.218 ; 6.218 ; Rise       ; Clock           ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 58.301 ; 0.203 ; N/A      ; N/A     ; 36.933              ;
;  Clock           ; 58.301 ; 0.203 ; N/A      ; N/A     ; 36.933              ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock           ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 17.263 ; 17.263 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 17.263 ; 17.263 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 18.831 ; 18.831 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 14.142 ; 14.142 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 12.980 ; 12.980 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 14.142 ; 14.142 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 14.054 ; 14.054 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 22.879 ; 22.879 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 20.972 ; 20.972 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 22.528 ; 22.528 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 21.072 ; 21.072 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 19.809 ; 19.809 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 19.789 ; 19.789 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 22.818 ; 22.818 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 22.873 ; 22.873 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 20.458 ; 20.458 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 19.383 ; 19.383 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 20.227 ; 20.227 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 21.049 ; 21.049 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 21.268 ; 21.268 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 19.495 ; 19.495 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 20.577 ; 20.577 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 20.912 ; 20.912 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 22.879 ; 22.879 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 20.485 ; 20.485 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 19.602 ; 19.602 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 20.144 ; 20.144 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 22.787 ; 22.787 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 19.603 ; 19.603 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 20.205 ; 20.205 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 20.783 ; 20.783 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 20.321 ; 20.321 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 20.474 ; 20.474 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 20.683 ; 20.683 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 19.830 ; 19.830 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 22.094 ; 22.094 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 20.253 ; 20.253 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 21.740 ; 21.740 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 22.527 ; 22.527 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 20.879 ; 20.879 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 33.511 ; 33.511 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 29.910 ; 29.910 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 25.541 ; 25.541 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 27.865 ; 27.865 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 27.122 ; 27.122 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 27.920 ; 27.920 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 27.854 ; 27.854 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 26.776 ; 26.776 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 26.924 ; 26.924 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 28.851 ; 28.851 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 28.828 ; 28.828 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 26.843 ; 26.843 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 29.752 ; 29.752 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 29.465 ; 29.465 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 31.868 ; 31.868 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 28.641 ; 28.641 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 28.981 ; 28.981 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 30.496 ; 30.496 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 30.868 ; 30.868 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 30.917 ; 30.917 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 29.220 ; 29.220 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 29.519 ; 29.519 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 30.221 ; 30.221 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 28.686 ; 28.686 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 29.144 ; 29.144 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 33.511 ; 33.511 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 29.780 ; 29.780 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 29.360 ; 29.360 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 31.441 ; 31.441 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 33.150 ; 33.150 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 28.846 ; 28.846 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 28.528 ; 28.528 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 30.182 ; 30.182 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 13.875 ; 13.875 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 10.978 ; 10.978 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 12.602 ; 12.602 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 13.515 ; 13.515 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 10.875 ; 10.875 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 13.428 ; 13.428 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 12.660 ; 12.660 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 13.875 ; 13.875 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 11.761 ; 11.761 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 11.852 ; 11.852 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 12.180 ; 12.180 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 9.412  ; 9.412  ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 11.836 ; 11.836 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 9.963  ; 9.963  ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 13.026 ; 13.026 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 11.437 ; 11.437 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 12.806 ; 12.806 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 10.402 ; 10.402 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 10.597 ; 10.597 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 11.372 ; 11.372 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 11.665 ; 11.665 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 10.810 ; 10.810 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 12.881 ; 12.881 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 12.493 ; 12.493 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 11.679 ; 11.679 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 11.159 ; 11.159 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 12.799 ; 12.799 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 11.422 ; 11.422 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 12.193 ; 12.193 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 10.451 ; 10.451 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 10.913 ; 10.913 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 11.226 ; 11.226 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 11.280 ; 11.280 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 13.866 ; 13.866 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 11.068 ; 11.068 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 13.300 ; 13.300 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 11.155 ; 11.155 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 10.393 ; 10.393 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 11.461 ; 11.461 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 10.758 ; 10.758 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 9.727  ; 9.727  ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 11.050 ; 11.050 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 10.774 ; 10.774 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 12.032 ; 12.032 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 10.950 ; 10.950 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 12.253 ; 12.253 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 9.485  ; 9.485  ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 13.866 ; 13.866 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 11.693 ; 11.693 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 10.321 ; 10.321 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 9.633  ; 9.633  ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 10.924 ; 10.924 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 10.703 ; 10.703 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 12.416 ; 12.416 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 11.020 ; 11.020 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 12.410 ; 12.410 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 9.486  ; 9.486  ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 13.385 ; 13.385 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 11.659 ; 11.659 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 12.487 ; 12.487 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 12.796 ; 12.796 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 12.170 ; 12.170 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 11.862 ; 11.862 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 10.210 ; 10.210 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 10.077 ; 10.077 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 11.480 ; 11.480 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 19.163 ; 19.163 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 14.412 ; 14.412 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 14.932 ; 14.932 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 15.688 ; 15.688 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 15.052 ; 15.052 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 14.437 ; 14.437 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 15.308 ; 15.308 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 14.262 ; 14.262 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 14.889 ; 14.889 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 15.244 ; 15.244 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 14.714 ; 14.714 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 15.442 ; 15.442 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 14.773 ; 14.773 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 15.513 ; 15.513 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 16.163 ; 16.163 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 16.582 ; 16.582 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 15.882 ; 15.882 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 16.828 ; 16.828 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 16.104 ; 16.104 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 15.819 ; 15.819 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 16.291 ; 16.291 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 18.609 ; 18.609 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 16.797 ; 16.797 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 19.163 ; 19.163 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 17.116 ; 17.116 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 16.123 ; 16.123 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 16.709 ; 16.709 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 16.942 ; 16.942 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 16.707 ; 16.707 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 17.939 ; 17.939 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 17.638 ; 17.638 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 18.332 ; 18.332 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 18.332 ; 18.332 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 16.237 ; 16.237 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 17.362 ; 17.362 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 17.362 ; 17.362 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 16.186 ; 16.186 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 19.154 ; 19.154 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 13.172 ; 13.172 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 11.588 ; 11.588 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 10.300 ; 10.300 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 10.662 ; 10.662 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 11.553 ; 11.553 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 11.985 ; 11.985 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 12.757 ; 12.757 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 12.247 ; 12.247 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 11.964 ; 11.964 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 10.642 ; 10.642 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 13.172 ; 13.172 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 12.228 ; 12.228 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 11.578 ; 11.578 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 11.557 ; 11.557 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 12.472 ; 12.472 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 12.409 ; 12.409 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 12.452 ; 12.452 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 12.448 ; 12.448 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 20.277 ; 20.277 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 18.029 ; 18.029 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 16.121 ; 16.121 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 15.798 ; 15.798 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 20.277 ; 20.277 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 15.968 ; 15.968 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 17.068 ; 17.068 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 18.702 ; 18.702 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 17.662 ; 17.662 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 16.768 ; 16.768 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 17.088 ; 17.088 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 18.702 ; 18.702 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 18.025 ; 18.025 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 20.267 ; 20.267 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 18.433 ; 18.433 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 18.378 ; 18.378 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 18.398 ; 18.398 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 18.438 ; 18.438 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 17.786 ; 17.786 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 17.786 ; 17.786 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 19.090 ; 19.090 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 15.568 ; 15.568 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 10.934 ; 10.934 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 11.681 ; 11.681 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 12.273 ; 12.273 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 11.097 ; 11.097 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 12.627 ; 12.627 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 11.998 ; 11.998 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 17.545 ; 17.545 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 12.437 ; 12.437 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 12.033 ; 12.033 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 14.889 ; 14.889 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 13.913 ; 13.913 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 12.277 ; 12.277 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 12.779 ; 12.779 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 12.944 ; 12.944 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 12.909 ; 12.909 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 16.490 ; 16.490 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 13.518 ; 13.518 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 12.872 ; 12.872 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 14.109 ; 14.109 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 15.620 ; 15.620 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 13.172 ; 13.172 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 15.911 ; 15.911 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 16.726 ; 16.726 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 13.432 ; 13.432 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 14.529 ; 14.529 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 13.741 ; 13.741 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 13.428 ; 13.428 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 14.755 ; 14.755 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 19.090 ; 19.090 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 19.134 ; 19.134 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 19.167 ; 19.167 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 15.558 ; 15.558 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 10.934 ; 10.934 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 11.997 ; 11.997 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 12.669 ; 12.669 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 11.077 ; 11.077 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 12.620 ; 12.620 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 11.948 ; 11.948 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 17.954 ; 17.954 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 12.450 ; 12.450 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 11.985 ; 11.985 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 14.831 ; 14.831 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 14.302 ; 14.302 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 12.259 ; 12.259 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 12.787 ; 12.787 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 12.934 ; 12.934 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 12.899 ; 12.899 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 16.506 ; 16.506 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 13.528 ; 13.528 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 12.188 ; 12.188 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 14.109 ; 14.109 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 15.628 ; 15.628 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 13.185 ; 13.185 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 15.901 ; 15.901 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 17.066 ; 17.066 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 13.462 ; 13.462 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 14.529 ; 14.529 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 14.020 ; 14.020 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 13.783 ; 13.783 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 14.765 ; 14.765 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 19.167 ; 19.167 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 12.448 ; 12.448 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 11.587 ; 11.587 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 12.448 ; 12.448 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 13.132 ; 13.132 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 10.662 ; 10.662 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 13.132 ; 13.132 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 12.247 ; 12.247 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 11.949 ; 11.949 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 23.428 ; 23.428 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 20.344 ; 20.344 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 17.981 ; 17.981 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 19.609 ; 19.609 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 19.989 ; 19.989 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 20.260 ; 20.260 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 18.778 ; 18.778 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 17.787 ; 17.787 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 20.282 ; 20.282 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 18.036 ; 18.036 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 19.697 ; 19.697 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 17.627 ; 17.627 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 18.414 ; 18.414 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 20.148 ; 20.148 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 21.814 ; 21.814 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 22.334 ; 22.334 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 20.502 ; 20.502 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 21.494 ; 21.494 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 19.402 ; 19.402 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 19.279 ; 19.279 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 19.074 ; 19.074 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 17.803 ; 17.803 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 18.107 ; 18.107 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 19.487 ; 19.487 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 19.422 ; 19.422 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 20.260 ; 20.260 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 18.722 ; 18.722 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 20.515 ; 20.515 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 19.545 ; 19.545 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 20.524 ; 20.524 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 22.099 ; 22.099 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 23.428 ; 23.428 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 21.036 ; 21.036 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 22.774 ; 22.774 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 20.845 ; 20.845 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 21.082 ; 21.082 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 19.426 ; 19.426 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 21.471 ; 21.471 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 19.546 ; 19.546 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 21.609 ; 21.609 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 19.318 ; 19.318 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 19.827 ; 19.827 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 21.343 ; 21.343 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 20.126 ; 20.126 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 18.071 ; 18.071 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 20.086 ; 20.086 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 19.524 ; 19.524 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 18.515 ; 18.515 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 18.313 ; 18.313 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 18.773 ; 18.773 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 18.897 ; 18.897 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 18.853 ; 18.853 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 20.765 ; 20.765 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 21.504 ; 21.504 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 18.794 ; 18.794 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 20.808 ; 20.808 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 20.632 ; 20.632 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 20.416 ; 20.416 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 22.630 ; 22.630 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 19.029 ; 19.029 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 18.675 ; 18.675 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 20.094 ; 20.094 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 22.774 ; 22.774 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 20.253 ; 20.253 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 19.709 ; 19.709 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 18.779 ; 18.779 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 14.438 ; 14.438 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 10.244 ; 10.244 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 9.900  ; 9.900  ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 11.859 ; 11.859 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 11.575 ; 11.575 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 11.787 ; 11.787 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 10.678 ; 10.678 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 12.407 ; 12.407 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 13.424 ; 13.424 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 10.444 ; 10.444 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 13.268 ; 13.268 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 11.438 ; 11.438 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 12.116 ; 12.116 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 10.989 ; 10.989 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 10.995 ; 10.995 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 12.817 ; 12.817 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 11.784 ; 11.784 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 11.961 ; 11.961 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 11.472 ; 11.472 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 11.453 ; 11.453 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 10.060 ; 10.060 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 11.593 ; 11.593 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 14.438 ; 14.438 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 10.720 ; 10.720 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 11.700 ; 11.700 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 11.505 ; 11.505 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 9.857  ; 9.857  ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 10.358 ; 10.358 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 11.597 ; 11.597 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 12.528 ; 12.528 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 13.110 ; 13.110 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 13.706 ; 13.706 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 11.067 ; 11.067 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 17.936 ; 17.936 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 19.154 ; 19.154 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 12.757 ; 12.757 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 11.634 ; 11.634 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 10.260 ; 10.260 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 10.702 ; 10.702 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 11.525 ; 11.525 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 11.985 ; 11.985 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 12.757 ; 12.757 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 12.189 ; 12.189 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 11.588 ; 11.588 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 14.982 ; 14.982 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 13.660 ; 13.660 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 12.215 ; 12.215 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 12.506 ; 12.506 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 12.925 ; 12.925 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 9.980  ; 9.980  ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 12.485 ; 12.485 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 13.168 ; 13.168 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 13.617 ; 13.617 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 13.645 ; 13.645 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 12.209 ; 12.209 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 12.839 ; 12.839 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 11.984 ; 11.984 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 13.385 ; 13.385 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 11.930 ; 11.930 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 10.401 ; 10.401 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 11.671 ; 11.671 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 13.255 ; 13.255 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 13.669 ; 13.669 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 10.529 ; 10.529 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 12.621 ; 12.621 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 14.435 ; 14.435 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 11.467 ; 11.467 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 10.604 ; 10.604 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 12.497 ; 12.497 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 12.522 ; 12.522 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 12.103 ; 12.103 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 11.105 ; 11.105 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 14.105 ; 14.105 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 13.088 ; 13.088 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 14.982 ; 14.982 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 12.159 ; 12.159 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 11.077 ; 11.077 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 15.002 ; 15.002 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 13.660 ; 13.660 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 12.215 ; 12.215 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 11.794 ; 11.794 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 12.929 ; 12.929 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 9.960  ; 9.960  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 12.529 ; 12.529 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 13.178 ; 13.178 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 13.529 ; 13.529 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 13.645 ; 13.645 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 12.229 ; 12.229 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 12.824 ; 12.824 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 11.944 ; 11.944 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 12.986 ; 12.986 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 10.981 ; 10.981 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 10.381 ; 10.381 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 12.145 ; 12.145 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 13.305 ; 13.305 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 13.669 ; 13.669 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 10.509 ; 10.509 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 12.631 ; 12.631 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 14.435 ; 14.435 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 11.527 ; 11.527 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 10.634 ; 10.634 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 12.497 ; 12.497 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 12.164 ; 12.164 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 12.083 ; 12.083 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 11.065 ; 11.065 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 14.135 ; 14.135 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 13.078 ; 13.078 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 15.002 ; 15.002 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 12.183 ; 12.183 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 11.077 ; 11.077 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 16.519 ; 16.519 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 12.106 ; 12.106 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 12.291 ; 12.291 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 12.726 ; 12.726 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 12.990 ; 12.990 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 14.688 ; 14.688 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 14.249 ; 14.249 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 13.182 ; 13.182 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 14.224 ; 14.224 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 14.444 ; 14.444 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 13.090 ; 13.090 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 13.907 ; 13.907 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 13.005 ; 13.005 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 12.610 ; 12.610 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 13.358 ; 13.358 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 11.917 ; 11.917 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 11.654 ; 11.654 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 13.065 ; 13.065 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 14.457 ; 14.457 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 13.956 ; 13.956 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 14.863 ; 14.863 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 14.412 ; 14.412 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 15.948 ; 15.948 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 11.532 ; 11.532 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 12.440 ; 12.440 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 16.519 ; 16.519 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 14.710 ; 14.710 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 13.172 ; 13.172 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 13.642 ; 13.642 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 13.829 ; 13.829 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 13.519 ; 13.519 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 11.410 ; 11.410 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 14.967 ; 14.967 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 13.000 ; 13.000 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 13.000 ; 13.000 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 11.047 ; 11.047 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 11.646 ; 11.646 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 11.112 ; 11.112 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 12.684 ; 12.684 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 9.324  ; 9.324  ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 12.684 ; 12.684 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 11.076 ; 11.076 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 11.617 ; 11.617 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 35.042 ; 35.042 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 5.005 ; 5.005 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 5.005 ; 5.005 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 5.450 ; 5.450 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 4.910 ; 4.910 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 4.910 ; 4.910 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 5.169 ; 5.169 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 5.205 ; 5.205 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 4.108 ; 4.108 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 4.770 ; 4.770 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 4.855 ; 4.855 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 4.736 ; 4.736 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 4.759 ; 4.759 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 4.945 ; 4.945 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 5.446 ; 5.446 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 5.816 ; 5.816 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 5.167 ; 5.167 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 5.185 ; 5.185 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 5.194 ; 5.194 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 5.157 ; 5.157 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 4.823 ; 4.823 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 4.108 ; 4.108 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 4.609 ; 4.609 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 4.723 ; 4.723 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 5.736 ; 5.736 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 5.160 ; 5.160 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 4.996 ; 4.996 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 4.765 ; 4.765 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 5.776 ; 5.776 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 4.755 ; 4.755 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 4.900 ; 4.900 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 5.273 ; 5.273 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 5.170 ; 5.170 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 5.106 ; 5.106 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 5.285 ; 5.285 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 4.789 ; 4.789 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 5.807 ; 5.807 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 4.928 ; 4.928 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 5.436 ; 5.436 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 5.978 ; 5.978 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 5.029 ; 5.029 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 5.336 ; 5.336 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 5.823 ; 5.823 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 5.422 ; 5.422 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 5.964 ; 5.964 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 5.715 ; 5.715 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 6.096 ; 6.096 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 6.099 ; 6.099 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 5.922 ; 5.922 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 5.825 ; 5.825 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 6.322 ; 6.322 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 5.839 ; 5.839 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 5.503 ; 5.503 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 5.759 ; 5.759 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 6.148 ; 6.148 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 6.592 ; 6.592 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 5.911 ; 5.911 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 5.415 ; 5.415 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 6.279 ; 6.279 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 5.985 ; 5.985 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 5.989 ; 5.989 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 5.336 ; 5.336 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 5.804 ; 5.804 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 6.099 ; 6.099 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 5.604 ; 5.604 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 5.690 ; 5.690 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 6.839 ; 6.839 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 5.939 ; 5.939 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 5.653 ; 5.653 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 6.335 ; 6.335 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 7.177 ; 7.177 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 5.589 ; 5.589 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 5.602 ; 5.602 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 5.585 ; 5.585 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 4.115 ; 4.115 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 4.709 ; 4.709 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 5.103 ; 5.103 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 5.554 ; 5.554 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 4.627 ; 4.627 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 5.404 ; 5.404 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 5.232 ; 5.232 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 5.376 ; 5.376 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 4.743 ; 4.743 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 4.891 ; 4.891 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 4.979 ; 4.979 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 4.115 ; 4.115 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 4.819 ; 4.819 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 4.324 ; 4.324 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 5.177 ; 5.177 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 4.840 ; 4.840 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 4.985 ; 4.985 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 4.473 ; 4.473 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 4.402 ; 4.402 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 4.635 ; 4.635 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 4.707 ; 4.707 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 4.609 ; 4.609 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 5.087 ; 5.087 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 5.207 ; 5.207 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 4.784 ; 4.784 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 4.706 ; 4.706 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 5.352 ; 5.352 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 4.778 ; 4.778 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 4.989 ; 4.989 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 4.493 ; 4.493 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 4.485 ; 4.485 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 4.744 ; 4.744 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 4.758 ; 4.758 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 4.148 ; 4.148 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 4.588 ; 4.588 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 5.163 ; 5.163 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 4.700 ; 4.700 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 4.443 ; 4.443 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 4.769 ; 4.769 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 4.563 ; 4.563 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 4.282 ; 4.282 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 4.490 ; 4.490 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 4.546 ; 4.546 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 4.804 ; 4.804 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 4.569 ; 4.569 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 5.019 ; 5.019 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 4.154 ; 4.154 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 5.664 ; 5.664 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 4.731 ; 4.731 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 4.464 ; 4.464 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 4.148 ; 4.148 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 4.590 ; 4.590 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 4.685 ; 4.685 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 4.878 ; 4.878 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 4.694 ; 4.694 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 4.877 ; 4.877 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 4.227 ; 4.227 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 5.498 ; 5.498 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 4.969 ; 4.969 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 5.048 ; 5.048 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 5.184 ; 5.184 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 4.980 ; 4.980 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 4.979 ; 4.979 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 4.278 ; 4.278 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 4.452 ; 4.452 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 4.794 ; 4.794 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 4.169 ; 4.169 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 4.325 ; 4.325 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 4.346 ; 4.346 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 4.666 ; 4.666 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 4.399 ; 4.399 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 4.295 ; 4.295 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 4.383 ; 4.383 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 4.169 ; 4.169 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 4.272 ; 4.272 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 4.377 ; 4.377 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 4.208 ; 4.208 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 4.319 ; 4.319 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 4.178 ; 4.178 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 4.408 ; 4.408 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 4.412 ; 4.412 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 4.476 ; 4.476 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 4.320 ; 4.320 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 4.476 ; 4.476 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 4.280 ; 4.280 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 4.259 ; 4.259 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 4.292 ; 4.292 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 5.058 ; 5.058 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 4.321 ; 4.321 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 5.354 ; 5.354 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 4.343 ; 4.343 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 4.186 ; 4.186 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 4.370 ; 4.370 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 4.329 ; 4.329 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 4.272 ; 4.272 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 4.448 ; 4.448 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 4.230 ; 4.230 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 4.757 ; 4.757 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 4.995 ; 4.995 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 4.757 ; 4.757 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 4.914 ; 4.914 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 4.961 ; 4.961 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 4.914 ; 4.914 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 5.608 ; 5.608 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 4.364 ; 4.364 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 5.001 ; 5.001 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 4.563 ; 4.563 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 4.365 ; 4.365 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 5.012 ; 5.012 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 5.041 ; 5.041 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 5.319 ; 5.319 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 5.288 ; 5.288 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 5.087 ; 5.087 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 4.364 ; 4.364 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 5.440 ; 5.440 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 5.271 ; 5.271 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 4.991 ; 4.991 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 5.016 ; 5.016 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 5.200 ; 5.200 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 5.190 ; 5.190 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 5.180 ; 5.180 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 5.172 ; 5.172 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 4.717 ; 4.717 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 5.466 ; 5.466 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 4.717 ; 4.717 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 4.956 ; 4.956 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 6.564 ; 6.564 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 5.085 ; 5.085 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 5.358 ; 5.358 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 5.386 ; 5.386 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 5.366 ; 5.366 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 5.062 ; 5.062 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 5.378 ; 5.378 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 5.386 ; 5.386 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 5.460 ; 5.460 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 6.554 ; 6.554 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 5.738 ; 5.738 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 5.694 ; 5.694 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 5.709 ; 5.709 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 5.749 ; 5.749 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 5.057 ; 5.057 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 5.057 ; 5.057 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 4.334 ; 4.334 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 5.771 ; 5.771 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 4.334 ; 4.334 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 4.589 ; 4.589 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 4.625 ; 4.625 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 4.379 ; 4.379 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 4.992 ; 4.992 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 4.645 ; 4.645 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 6.297 ; 6.297 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 4.520 ; 4.520 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 4.495 ; 4.495 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 5.514 ; 5.514 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 5.109 ; 5.109 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 4.468 ; 4.468 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 4.674 ; 4.674 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 4.514 ; 4.514 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 4.616 ; 4.616 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 5.677 ; 5.677 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 4.675 ; 4.675 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 4.539 ; 4.539 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 4.853 ; 4.853 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 5.301 ; 5.301 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 4.497 ; 4.497 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 5.389 ; 5.389 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 5.552 ; 5.552 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 4.478 ; 4.478 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 4.670 ; 4.670 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 4.548 ; 4.548 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 4.387 ; 4.387 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 4.636 ; 4.636 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 5.729 ; 5.729 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 5.588 ; 5.588 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 4.317 ; 4.317 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 5.761 ; 5.761 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 4.334 ; 4.334 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 4.649 ; 4.649 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 4.736 ; 4.736 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 4.359 ; 4.359 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 4.984 ; 4.984 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 4.595 ; 4.595 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 6.421 ; 6.421 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 4.533 ; 4.533 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 4.447 ; 4.447 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 5.457 ; 5.457 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 5.217 ; 5.217 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 4.455 ; 4.455 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 4.683 ; 4.683 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 4.504 ; 4.504 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 4.606 ; 4.606 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 5.694 ; 5.694 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 4.685 ; 4.685 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 4.317 ; 4.317 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 4.853 ; 4.853 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 5.308 ; 5.308 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 4.510 ; 4.510 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 5.379 ; 5.379 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 5.617 ; 5.617 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 4.508 ; 4.508 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 4.670 ; 4.670 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 4.597 ; 4.597 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 4.491 ; 4.491 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 4.646 ; 4.646 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 5.740 ; 5.740 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 5.046 ; 5.046 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 5.046 ; 5.046 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 5.172 ; 5.172 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 4.384 ; 4.384 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 4.384 ; 4.384 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 5.400 ; 5.400 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 5.288 ; 5.288 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 5.073 ; 5.073 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 4.401 ; 4.401 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 5.112 ; 5.112 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 4.759 ; 4.759 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 4.583 ; 4.583 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 5.572 ; 5.572 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 5.663 ; 5.663 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 5.307 ; 5.307 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 4.945 ; 4.945 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 5.861 ; 5.861 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 4.952 ; 4.952 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 5.454 ; 5.454 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 4.594 ; 4.594 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 4.764 ; 4.764 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 5.330 ; 5.330 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 5.325 ; 5.325 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 6.142 ; 6.142 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 5.472 ; 5.472 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 5.908 ; 5.908 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 5.309 ; 5.309 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 4.807 ; 4.807 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 4.792 ; 4.792 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 4.637 ; 4.637 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 4.401 ; 4.401 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 5.006 ; 5.006 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 4.961 ; 4.961 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 5.542 ; 5.542 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 5.117 ; 5.117 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 5.240 ; 5.240 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 5.542 ; 5.542 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 5.128 ; 5.128 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 5.567 ; 5.567 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 6.358 ; 6.358 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 5.800 ; 5.800 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 4.491 ; 4.491 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 5.344 ; 5.344 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 5.279 ; 5.279 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 4.584 ; 4.584 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 5.582 ; 5.582 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 5.275 ; 5.275 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 5.741 ; 5.741 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 4.713 ; 4.713 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 5.610 ; 5.610 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 5.440 ; 5.440 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 4.939 ; 4.939 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 4.667 ; 4.667 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 5.001 ; 5.001 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 4.872 ; 4.872 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 4.491 ; 4.491 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 4.745 ; 4.745 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 4.824 ; 4.824 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 5.033 ; 5.033 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 4.691 ; 4.691 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 5.245 ; 5.245 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 5.315 ; 5.315 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 4.797 ; 4.797 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 5.191 ; 5.191 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 5.156 ; 5.156 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 5.385 ; 5.385 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 5.928 ; 5.928 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 4.682 ; 4.682 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 4.613 ; 4.613 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 5.563 ; 5.563 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 5.662 ; 5.662 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 5.216 ; 5.216 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 5.138 ; 5.138 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 4.661 ; 4.661 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 4.263 ; 4.263 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 4.389 ; 4.389 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 4.299 ; 4.299 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 4.916 ; 4.916 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 5.029 ; 5.029 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 4.708 ; 4.708 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 4.540 ; 4.540 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 4.878 ; 4.878 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 5.268 ; 5.268 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 4.504 ; 4.504 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 5.129 ; 5.129 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 4.848 ; 4.848 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 4.931 ; 4.931 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 4.713 ; 4.713 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 4.601 ; 4.601 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 5.188 ; 5.188 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 4.991 ; 4.991 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 5.007 ; 5.007 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 4.774 ; 4.774 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 4.759 ; 4.759 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 4.368 ; 4.368 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 4.867 ; 4.867 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 5.781 ; 5.781 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 4.499 ; 4.499 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 4.948 ; 4.948 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 4.920 ; 4.920 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 4.263 ; 4.263 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 4.428 ; 4.428 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 4.863 ; 4.863 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 4.938 ; 4.938 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 5.317 ; 5.317 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 5.410 ; 5.410 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 4.662 ; 4.662 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 5.179 ; 5.179 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 5.608 ; 5.608 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 4.405 ; 4.405 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 5.024 ; 5.024 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 4.523 ; 4.523 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 4.405 ; 4.405 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 4.985 ; 4.985 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 5.041 ; 5.041 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 5.319 ; 5.319 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 5.230 ; 5.230 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 5.001 ; 5.001 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 4.327 ; 4.327 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 5.400 ; 5.400 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 4.998 ; 4.998 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 5.214 ; 5.214 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 5.395 ; 5.395 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 4.327 ; 4.327 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 5.114 ; 5.114 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 5.308 ; 5.308 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 5.340 ; 5.340 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 5.263 ; 5.263 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 4.992 ; 4.992 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 5.267 ; 5.267 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 4.946 ; 4.946 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 5.408 ; 5.408 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 5.031 ; 5.031 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 4.467 ; 4.467 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 4.942 ; 4.942 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 5.406 ; 5.406 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 5.498 ; 5.498 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 4.558 ; 4.558 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 5.179 ; 5.179 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 5.512 ; 5.512 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 4.744 ; 4.744 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 4.610 ; 4.610 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 5.157 ; 5.157 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 5.113 ; 5.113 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 5.049 ; 5.049 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 4.682 ; 4.682 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 5.594 ; 5.594 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 5.326 ; 5.326 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 5.983 ; 5.983 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 4.996 ; 4.996 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 4.600 ; 4.600 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 4.307 ; 4.307 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 5.400 ; 5.400 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 4.998 ; 4.998 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 5.025 ; 5.025 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 5.401 ; 5.401 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 4.307 ; 4.307 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 5.157 ; 5.157 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 5.318 ; 5.318 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 5.320 ; 5.320 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 5.263 ; 5.263 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 5.012 ; 5.012 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 5.252 ; 5.252 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 4.906 ; 4.906 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 5.294 ; 5.294 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 4.740 ; 4.740 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 4.447 ; 4.447 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 5.128 ; 5.128 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 5.456 ; 5.456 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 5.498 ; 5.498 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 4.538 ; 4.538 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 5.189 ; 5.189 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 5.512 ; 5.512 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 4.804 ; 4.804 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 4.640 ; 4.640 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 5.157 ; 5.157 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 5.013 ; 5.013 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 5.029 ; 5.029 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 4.642 ; 4.642 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 5.624 ; 5.624 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 5.316 ; 5.316 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 6.003 ; 6.003 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 5.020 ; 5.020 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 4.600 ; 4.600 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 4.357 ; 4.357 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 4.596 ; 4.596 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 4.841 ; 4.841 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 4.468 ; 4.468 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 4.599 ; 4.599 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 5.242 ; 5.242 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 5.353 ; 5.353 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 4.938 ; 4.938 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 5.387 ; 5.387 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 5.164 ; 5.164 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 4.726 ; 4.726 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 4.732 ; 4.732 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 4.780 ; 4.780 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 4.491 ; 4.491 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 5.090 ; 5.090 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 4.443 ; 4.443 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 4.424 ; 4.424 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 4.785 ; 4.785 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 4.871 ; 4.871 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 4.971 ; 4.971 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 5.040 ; 5.040 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 4.895 ; 4.895 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 5.193 ; 5.193 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 4.539 ; 4.539 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 4.697 ; 4.697 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 5.901 ; 5.901 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 5.240 ; 5.240 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 4.904 ; 4.904 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 4.712 ; 4.712 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 4.858 ; 4.858 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 4.859 ; 4.859 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 4.357 ; 4.357 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 5.295 ; 5.295 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 4.679 ; 4.679 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 4.679 ; 4.679 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 4.702 ; 4.702 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 4.779 ; 4.779 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 4.720 ; 4.720 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 4.071 ; 4.071 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 4.071 ; 4.071 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 5.266 ; 5.266 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 4.759 ; 4.759 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 4.858 ; 4.858 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 6.218 ; 6.218 ; Rise       ; Clock           ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 144035   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 144035   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 514   ; 514  ;
; Unconstrained Output Port Paths ; 7887  ; 7887 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Sun Sep 07 01:51:25 2014
Info: Command: quartus_sta MIPS32 -c MIPS32
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Info (332104): Reading SDC File: 'MIPS32.sdc'
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 58.301
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    58.301         0.000 Clock 
Info (332146): Worst-case hold slack is 0.309
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.309         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 36.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    36.933         0.000 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 73.457
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    73.457         0.000 Clock 
Info (332146): Worst-case hold slack is 0.203
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.203         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 37.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    37.873         0.000 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 409 megabytes
    Info: Processing ended: Sun Sep 07 01:51:26 2014
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


