Fitter report for cpu
Mon May 09 03:46:09 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Mon May 09 03:46:09 2016           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; cpu                                             ;
; Top-level Entity Name              ; cpu                                             ;
; Family                             ; Cyclone III                                     ;
; Device                             ; EP3C16F484C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 973 / 15,408 ( 6 % )                            ;
;     Total combinational functions  ; 921 / 15,408 ( 6 % )                            ;
;     Dedicated logic registers      ; 244 / 15,408 ( 2 % )                            ;
; Total registers                    ; 244                                             ;
; Total pins                         ; 45 / 347 ( 13 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; leds3[7] ; Missing drive strength and slew rate ;
; leds3[6] ; Missing drive strength and slew rate ;
; leds3[5] ; Missing drive strength and slew rate ;
; leds3[4] ; Missing drive strength and slew rate ;
; leds3[3] ; Missing drive strength and slew rate ;
; leds3[2] ; Missing drive strength and slew rate ;
; leds3[1] ; Missing drive strength and slew rate ;
; leds2[7] ; Missing drive strength and slew rate ;
; leds2[6] ; Missing drive strength and slew rate ;
; leds2[5] ; Missing drive strength and slew rate ;
; leds2[4] ; Missing drive strength and slew rate ;
; leds2[3] ; Missing drive strength and slew rate ;
; leds2[2] ; Missing drive strength and slew rate ;
; leds2[1] ; Missing drive strength and slew rate ;
; leds1[7] ; Missing drive strength and slew rate ;
; leds1[6] ; Missing drive strength and slew rate ;
; leds1[5] ; Missing drive strength and slew rate ;
; leds1[4] ; Missing drive strength and slew rate ;
; leds1[3] ; Missing drive strength and slew rate ;
; leds1[2] ; Missing drive strength and slew rate ;
; leds1[1] ; Missing drive strength and slew rate ;
; leds0[7] ; Missing drive strength and slew rate ;
; leds0[6] ; Missing drive strength and slew rate ;
; leds0[5] ; Missing drive strength and slew rate ;
; leds0[4] ; Missing drive strength and slew rate ;
; leds0[3] ; Missing drive strength and slew rate ;
; leds0[2] ; Missing drive strength and slew rate ;
; leds0[1] ; Missing drive strength and slew rate ;
; LED4     ; Missing drive strength and slew rate ;
; LED9     ; Missing drive strength and slew rate ;
; LED0     ; Missing drive strength and slew rate ;
; LED8     ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; LED        ; PIN_J2        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1267 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1267 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1257    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Jake/Desktop/cpu-project/output_files/cpu.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 973 / 15,408 ( 6 % ) ;
;     -- Combinational with no register       ; 729                  ;
;     -- Register only                        ; 52                   ;
;     -- Combinational with a register        ; 192                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 330                  ;
;     -- 3 input functions                    ; 309                  ;
;     -- <=2 input functions                  ; 282                  ;
;     -- Register only                        ; 52                   ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 738                  ;
;     -- arithmetic mode                      ; 183                  ;
;                                             ;                      ;
; Total registers*                            ; 244 / 17,068 ( 1 % ) ;
;     -- Dedicated logic registers            ; 244 / 15,408 ( 2 % ) ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )    ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 73 / 963 ( 8 % )     ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 45 / 347 ( 13 % )    ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 2                    ;
; M9Ks                                        ; 0 / 56 ( 0 % )       ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )      ;
; PLLs                                        ; 0 / 4 ( 0 % )        ;
; Global clocks                               ; 2 / 20 ( 10 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%         ;
; Peak interconnect usage (total/H/V)         ; 7% / 8% / 8%         ;
; Maximum fan-out                             ; 221                  ;
; Highest non-global fan-out                  ; 40                   ;
; Total fan-out                               ; 3650                 ;
; Average fan-out                             ; 2.78                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 973 / 15408 ( 6 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 729                 ; 0                              ;
;     -- Register only                        ; 52                  ; 0                              ;
;     -- Combinational with a register        ; 192                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 330                 ; 0                              ;
;     -- 3 input functions                    ; 309                 ; 0                              ;
;     -- <=2 input functions                  ; 282                 ; 0                              ;
;     -- Register only                        ; 52                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 738                 ; 0                              ;
;     -- arithmetic mode                      ; 183                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 244                 ; 0                              ;
;     -- Dedicated logic registers            ; 244 / 15408 ( 2 % ) ; 0 / 15408 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 73 / 963 ( 8 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 45                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )     ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 2 / 24 ( 8 % )      ; 0 / 24 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 3645                ; 5                              ;
;     -- Registered Connections               ; 957                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 13                  ; 0                              ;
;     -- Output Ports                         ; 32                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clock         ; G21   ; 6        ; 41           ; 15           ; 0            ; 221                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; displayButton ; G3    ; 1        ; 0            ; 23           ; 14           ; 29                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; executeButton ; F1    ; 1        ; 0            ; 23           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; inputs[0]     ; J6    ; 1        ; 0            ; 24           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; inputs[1]     ; H5    ; 1        ; 0            ; 27           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; inputs[2]     ; H6    ; 1        ; 0            ; 25           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; inputs[3]     ; G4    ; 1        ; 0            ; 23           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; inputs[4]     ; G5    ; 1        ; 0            ; 27           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; inputs[5]     ; J7    ; 1        ; 0            ; 22           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; inputs[6]     ; H7    ; 1        ; 0            ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; inputs[7]     ; E3    ; 1        ; 0            ; 26           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; reset         ; E12   ; 7        ; 21           ; 29           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; setButton     ; H2    ; 1        ; 0            ; 21           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LED0     ; J1    ; 1        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED4     ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED8     ; B2    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED9     ; B1    ; 1        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds0[1] ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds0[2] ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds0[3] ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds0[4] ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds0[5] ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds0[6] ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds0[7] ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds1[1] ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds1[2] ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds1[3] ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds1[4] ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds1[5] ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds1[6] ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds1[7] ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds2[1] ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds2[2] ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds2[3] ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds2[4] ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds2[5] ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds2[6] ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds2[7] ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds3[1] ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds3[2] ; F15   ; 7        ; 39           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds3[3] ; A19   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds3[4] ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds3[5] ; C19   ; 7        ; 37           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds3[6] ; D19   ; 7        ; 37           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds3[7] ; G15   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                     ; Use as regular IO        ; leds3[1]                ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                     ; Use as regular IO        ; leds2[5]                ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                     ; Use as regular IO        ; leds2[6]                ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                     ; Use as regular IO        ; leds1[6]                ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8  ; Use as regular IO        ; leds0[7]                ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                     ; Use as regular IO        ; leds1[7]                ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                     ; Use as regular IO        ; leds1[3]                ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                     ; Use as regular IO        ; leds1[4]                ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                    ; Use as regular IO        ; leds1[5]                ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                    ; Use as regular IO        ; leds1[1]                ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; leds1[2]                ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                    ; Use as regular IO        ; leds0[1]                ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                    ; Use as regular IO        ; leds0[2]                ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 19 / 33 ( 58 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 41 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 43 ( 5 % )   ; 2.5V          ; --           ;
; 7        ; 29 / 47 ( 62 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; leds1[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 312        ; 7        ; leds1[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; leds1[7]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; leds2[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; leds2[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; leds3[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; LED9                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 1          ; 1        ; LED8                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; leds1[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; leds1[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; leds2[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; leds2[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; leds3[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 289        ; 7        ; leds3[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; leds1[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; leds3[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; leds2[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; leds3[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; inputs[7]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; leds0[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; reset                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; leds1[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 294        ; 7        ; leds2[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; executeButton                                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 15         ; 1        ; LED4                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; leds0[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; leds0[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; leds0[7]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; leds2[7]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; leds3[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; displayButton                                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 17         ; 1        ; inputs[3]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 3          ; 1        ; inputs[4]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; leds0[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; leds3[7]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; clock                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; setButton                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; inputs[1]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; inputs[2]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; inputs[6]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; leds0[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; leds0[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; LED0                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; inputs[0]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; inputs[5]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                             ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+
; |cpu                                      ; 973 (69)    ; 244 (32)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 45   ; 0            ; 729 (38)     ; 52 (22)           ; 192 (10)         ; |cpu                                                                                                                            ; work         ;
;    |alu:comb_197|                         ; 298 (298)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 217 (217)    ; 0 (0)             ; 81 (81)          ; |cpu|alu:comb_197                                                                                                               ; work         ;
;    |instructionFetcher:comb_195|          ; 39 (39)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 20 (20)           ; 17 (17)          ; |cpu|instructionFetcher:comb_195                                                                                                ; work         ;
;    |instructionMemory:comb_196|           ; 24 (24)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 9 (9)             ; 13 (13)          ; |cpu|instructionMemory:comb_196                                                                                                 ; work         ;
;    |setDisplay:stage1|                    ; 287 (85)    ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 255 (55)     ; 1 (1)             ; 31 (25)          ; |cpu|setDisplay:stage1                                                                                                          ; work         ;
;       |lpm_divide:Div0|                   ; 92 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (0)       ; 0 (0)             ; 0 (0)            ; |cpu|setDisplay:stage1|lpm_divide:Div0                                                                                          ; work         ;
;          |lpm_divide_nhm:auto_generated|  ; 92 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (0)       ; 0 (0)             ; 0 (0)            ; |cpu|setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated                                                            ; work         ;
;             |sign_div_unsign_olh:divider| ; 92 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (0)       ; 0 (0)             ; 0 (0)            ; |cpu|setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider                                ; work         ;
;                |alt_u_div_r5f:divider|    ; 92 (92)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (92)      ; 0 (0)             ; 0 (0)            ; |cpu|setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider          ; work         ;
;       |lpm_divide:Div1|                   ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 1 (0)            ; |cpu|setDisplay:stage1|lpm_divide:Div1                                                                                          ; work         ;
;          |lpm_divide_nhm:auto_generated|  ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 1 (0)            ; |cpu|setDisplay:stage1|lpm_divide:Div1|lpm_divide_nhm:auto_generated                                                            ; work         ;
;             |sign_div_unsign_olh:divider| ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 1 (0)            ; |cpu|setDisplay:stage1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider                                ; work         ;
;                |alt_u_div_r5f:divider|    ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 1 (1)            ; |cpu|setDisplay:stage1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider          ; work         ;
;       |lpm_divide:Mod0|                   ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 5 (0)            ; |cpu|setDisplay:stage1|lpm_divide:Mod0                                                                                          ; work         ;
;          |lpm_divide_d8m:auto_generated|  ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 5 (0)            ; |cpu|setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated                                                            ; work         ;
;             |sign_div_unsign_bkh:divider| ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 5 (0)            ; |cpu|setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider                                ; work         ;
;                |alt_u_div_13f:divider|    ; 59 (59)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 5 (5)            ; |cpu|setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider          ; work         ;
;       |lpm_divide:Mod1|                   ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|setDisplay:stage1|lpm_divide:Mod1                                                                                          ; work         ;
;          |lpm_divide_98m:auto_generated|  ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|setDisplay:stage1|lpm_divide:Mod1|lpm_divide_98m:auto_generated                                                            ; work         ;
;             |sign_div_unsign_7kh:divider| ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|setDisplay:stage1|lpm_divide:Mod1|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider                                ; work         ;
;                |alt_u_div_p2f:divider|    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |cpu|setDisplay:stage1|lpm_divide:Mod1|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider          ; work         ;
;       |lpm_divide:Mod2|                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|setDisplay:stage1|lpm_divide:Mod2                                                                                          ; work         ;
;          |lpm_divide_98m:auto_generated|  ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|setDisplay:stage1|lpm_divide:Mod2|lpm_divide_98m:auto_generated                                                            ; work         ;
;             |sign_div_unsign_7kh:divider| ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|setDisplay:stage1|lpm_divide:Mod2|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider                                ; work         ;
;                |alt_u_div_p2f:divider|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |cpu|setDisplay:stage1|lpm_divide:Mod2|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider          ; work         ;
;    |setImmValueDisplay:immDis1|           ; 243 (37)    ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 214 (16)     ; 0 (0)             ; 29 (21)          ; |cpu|setImmValueDisplay:immDis1                                                                                                 ; work         ;
;       |lpm_divide:Div0|                   ; 92 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (0)       ; 0 (0)             ; 0 (0)            ; |cpu|setImmValueDisplay:immDis1|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_nhm:auto_generated|  ; 92 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (0)       ; 0 (0)             ; 0 (0)            ; |cpu|setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_olh:divider| ; 92 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (0)       ; 0 (0)             ; 0 (0)            ; |cpu|setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider                       ; work         ;
;                |alt_u_div_r5f:divider|    ; 92 (92)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (92)      ; 0 (0)             ; 0 (0)            ; |cpu|setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider ; work         ;
;       |lpm_divide:Div1|                   ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 0 (0)            ; |cpu|setImmValueDisplay:immDis1|lpm_divide:Div1                                                                                 ; work         ;
;          |lpm_divide_nhm:auto_generated|  ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 0 (0)            ; |cpu|setImmValueDisplay:immDis1|lpm_divide:Div1|lpm_divide_nhm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_olh:divider| ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 0 (0)            ; |cpu|setImmValueDisplay:immDis1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider                       ; work         ;
;                |alt_u_div_r5f:divider|    ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 0 (0)            ; |cpu|setImmValueDisplay:immDis1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider ; work         ;
;       |lpm_divide:Mod0|                   ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (0)       ; 0 (0)             ; 8 (0)            ; |cpu|setImmValueDisplay:immDis1|lpm_divide:Mod0                                                                                 ; work         ;
;          |lpm_divide_d8m:auto_generated|  ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (0)       ; 0 (0)             ; 8 (0)            ; |cpu|setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_bkh:divider| ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (0)       ; 0 (0)             ; 8 (0)            ; |cpu|setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider                       ; work         ;
;                |alt_u_div_13f:divider|    ; 59 (59)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 0 (0)             ; 8 (8)            ; |cpu|setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider ; work         ;
;       |lpm_divide:Mod1|                   ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|setImmValueDisplay:immDis1|lpm_divide:Mod1                                                                                 ; work         ;
;          |lpm_divide_98m:auto_generated|  ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|setImmValueDisplay:immDis1|lpm_divide:Mod1|lpm_divide_98m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_7kh:divider| ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|setImmValueDisplay:immDis1|lpm_divide:Mod1|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider                       ; work         ;
;                |alt_u_div_p2f:divider|    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |cpu|setImmValueDisplay:immDis1|lpm_divide:Mod1|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider ; work         ;
;       |lpm_divide:Mod2|                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|setImmValueDisplay:immDis1|lpm_divide:Mod2                                                                                 ; work         ;
;          |lpm_divide_98m:auto_generated|  ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|setImmValueDisplay:immDis1|lpm_divide:Mod2|lpm_divide_98m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_7kh:divider| ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|setImmValueDisplay:immDis1|lpm_divide:Mod2|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider                       ; work         ;
;                |alt_u_div_p2f:divider|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |cpu|setImmValueDisplay:immDis1|lpm_divide:Mod2|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider ; work         ;
;    |setOpCodeDisplay:op1|                 ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |cpu|setOpCodeDisplay:op1                                                                                                       ; work         ;
;    |setRegDisplay:regDis1|                ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |cpu|setRegDisplay:regDis1                                                                                                      ; work         ;
;    |setRegDisplay:regDis2|                ; 11 (11)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |cpu|setRegDisplay:regDis2                                                                                                      ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; leds3[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds3[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds3[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds3[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds3[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds3[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds3[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds2[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds2[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds2[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds2[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds2[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds2[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds2[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds1[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds1[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds1[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds1[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds1[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds1[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds1[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds0[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds0[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds0[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds0[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds0[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds0[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds0[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED4          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED9          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED0          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED8          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; displayButton ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clock         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; setButton     ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; executeButton ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; inputs[0]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; inputs[1]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; inputs[2]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; inputs[3]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; inputs[6]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; inputs[7]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; inputs[4]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; inputs[5]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; reset         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                      ;
+-------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                   ; Pad To Core Index ; Setting ;
+-------------------------------------------------------+-------------------+---------+
; displayButton                                         ;                   ;         ;
;      - leds3[5]~reg0                                  ; 0                 ; 6       ;
;      - leds3[2]~reg0                                  ; 0                 ; 6       ;
;      - leds2[7]~reg0                                  ; 0                 ; 6       ;
;      - leds2[6]~reg0                                  ; 0                 ; 6       ;
;      - leds2[5]~reg0                                  ; 0                 ; 6       ;
;      - leds2[4]~reg0                                  ; 0                 ; 6       ;
;      - leds2[3]~reg0                                  ; 0                 ; 6       ;
;      - leds2[2]~reg0                                  ; 0                 ; 6       ;
;      - leds2[1]~reg0                                  ; 0                 ; 6       ;
;      - leds1[7]~reg0                                  ; 0                 ; 6       ;
;      - leds1[6]~reg0                                  ; 0                 ; 6       ;
;      - leds1[5]~reg0                                  ; 0                 ; 6       ;
;      - leds1[4]~reg0                                  ; 0                 ; 6       ;
;      - leds1[3]~reg0                                  ; 0                 ; 6       ;
;      - leds1[2]~reg0                                  ; 0                 ; 6       ;
;      - leds1[1]~reg0                                  ; 0                 ; 6       ;
;      - leds0[7]~reg0                                  ; 0                 ; 6       ;
;      - leds0[6]~reg0                                  ; 0                 ; 6       ;
;      - leds0[4]~reg0                                  ; 0                 ; 6       ;
;      - leds0[3]~reg0                                  ; 0                 ; 6       ;
;      - leds0[2]~reg0                                  ; 0                 ; 6       ;
;      - leds0[1]~reg0                                  ; 0                 ; 6       ;
;      - leds3~0                                        ; 0                 ; 6       ;
;      - leds3[4]~1                                     ; 0                 ; 6       ;
;      - leds3~2                                        ; 0                 ; 6       ;
;      - leds3~4                                        ; 0                 ; 6       ;
;      - leds0[5]~4                                     ; 0                 ; 6       ;
;      - leds0[5]~6                                     ; 0                 ; 6       ;
;      - instructionDone~0                              ; 0                 ; 6       ;
; clock                                                 ;                   ;         ;
; setButton                                             ;                   ;         ;
;      - currentPush                                    ; 1                 ; 0       ;
; executeButton                                         ;                   ;         ;
;      - alu:comb_197|execute~0                         ; 1                 ; 6       ;
; inputs[0]                                             ;                   ;         ;
;      - instructionFetcher:comb_195|immValue[0]~feeder ; 1                 ; 6       ;
;      - instructionFetcher:comb_195|opCode[0]~feeder   ; 1                 ; 6       ;
;      - instructionFetcher:comb_195|regID2[0]~feeder   ; 1                 ; 6       ;
;      - instructionFetcher:comb_195|regID1[0]~feeder   ; 1                 ; 6       ;
; inputs[1]                                             ;                   ;         ;
;      - instructionFetcher:comb_195|regID1[1]          ; 1                 ; 6       ;
;      - instructionFetcher:comb_195|regID2[1]          ; 1                 ; 6       ;
;      - instructionFetcher:comb_195|immValue[1]        ; 1                 ; 6       ;
;      - instructionFetcher:comb_195|opCode[1]~feeder   ; 1                 ; 6       ;
; inputs[2]                                             ;                   ;         ;
;      - instructionFetcher:comb_195|opCode[2]          ; 1                 ; 6       ;
;      - instructionFetcher:comb_195|immValue[2]        ; 1                 ; 6       ;
;      - instructionFetcher:comb_195|regID1[2]~feeder   ; 1                 ; 6       ;
;      - instructionFetcher:comb_195|regID2[2]~feeder   ; 1                 ; 6       ;
; inputs[3]                                             ;                   ;         ;
;      - instructionFetcher:comb_195|opCode[3]          ; 1                 ; 6       ;
;      - instructionFetcher:comb_195|immValue[3]        ; 1                 ; 6       ;
; inputs[6]                                             ;                   ;         ;
;      - instructionFetcher:comb_195|immValue[6]        ; 1                 ; 6       ;
; inputs[7]                                             ;                   ;         ;
;      - instructionFetcher:comb_195|immValue[7]        ; 1                 ; 6       ;
; inputs[4]                                             ;                   ;         ;
;      - instructionFetcher:comb_195|immValue[4]        ; 1                 ; 6       ;
; inputs[5]                                             ;                   ;         ;
;      - instructionFetcher:comb_195|immValue[5]        ; 0                 ; 6       ;
; reset                                                 ;                   ;         ;
;      - instructionMemory:comb_196|i~0                 ; 1                 ; 6       ;
;      - instructionMemory:comb_196|i~1                 ; 1                 ; 6       ;
;      - instructionMemory:comb_196|i~2                 ; 1                 ; 6       ;
;      - instructionMemory:comb_196|i~3                 ; 1                 ; 6       ;
+-------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                  ;
+------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                     ; Location           ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Mux0~0                                   ; LCCOMB_X19_Y22_N14 ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Mux0~1                                   ; LCCOMB_X19_Y22_N0  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Mux6~1                                   ; LCCOMB_X19_Y25_N8  ; 13      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; alu:comb_197|Decoder3~0                  ; LCCOMB_X20_Y18_N8  ; 9       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; alu:comb_197|Decoder3~3                  ; LCCOMB_X19_Y19_N0  ; 9       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; alu:comb_197|Decoder3~5                  ; LCCOMB_X20_Y18_N24 ; 12      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; alu:comb_197|Decoder3~6                  ; LCCOMB_X19_Y20_N12 ; 9       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; alu:comb_197|Decoder3~7                  ; LCCOMB_X19_Y20_N16 ; 9       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; alu:comb_197|execute                     ; FF_X20_Y20_N17     ; 13      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; alu:comb_197|reg0[0]~14                  ; LCCOMB_X19_Y18_N16 ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; alu:comb_197|reg1[0]~8                   ; LCCOMB_X19_Y20_N6  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; alu:comb_197|reg2[0]~6                   ; LCCOMB_X21_Y20_N22 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; alu:comb_197|reg3[0]~9                   ; LCCOMB_X20_Y20_N28 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; alu:comb_197|reg4[0]~9                   ; LCCOMB_X19_Y19_N10 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; alu:comb_197|reg5[0]~8                   ; LCCOMB_X20_Y19_N30 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; alu:comb_197|reg5~6                      ; LCCOMB_X20_Y19_N12 ; 6       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; alu:comb_197|reg6[0]~7                   ; LCCOMB_X21_Y20_N30 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; alu:comb_197|reg6~6                      ; LCCOMB_X21_Y18_N28 ; 6       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; alu:comb_197|reg7[7]~24                  ; LCCOMB_X20_Y19_N28 ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; clock                                    ; PIN_G21            ; 221     ; Clock                   ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; displayButton                            ; PIN_G3             ; 29      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; instructionDone                          ; FF_X26_Y25_N13     ; 22      ; Clock                   ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; instructionMemory:comb_196|Decoder0~0    ; LCCOMB_X22_Y21_N24 ; 18      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; leds3[4]~1                               ; LCCOMB_X24_Y25_N0  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; leds3~3                                  ; LCCOMB_X19_Y22_N16 ; 11      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; setButton                                ; PIN_H2             ; 1       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; setDisplay:stage1|display0[4]~0          ; LCCOMB_X20_Y25_N12 ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; setDisplay:stage1|display1[2]~2          ; LCCOMB_X24_Y24_N22 ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; setDisplay:stage1|display2[7]~2          ; LCCOMB_X21_Y25_N16 ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; setImmValueDisplay:immDis1|display0[7]~0 ; LCCOMB_X17_Y23_N12 ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; setImmValueDisplay:immDis1|display1[6]~2 ; LCCOMB_X16_Y23_N0  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; setImmValueDisplay:immDis1|display2[6]~2 ; LCCOMB_X14_Y24_N14 ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
+------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                             ;
+-----------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name            ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clock           ; PIN_G21        ; 221     ; 62                                   ; Global Clock         ; GCLK9            ; --                        ;
; instructionDone ; FF_X26_Y25_N13 ; 22      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
+-----------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                  ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Q[0]                                                                                                                                                  ; 40      ;
; instructionMemory:comb_196|instructionMem0[11]                                                                                                        ; 34      ;
; instructionMemory:comb_196|instructionMem0[9]                                                                                                         ; 32      ;
; instructionMemory:comb_196|instructionMem0[8]                                                                                                         ; 32      ;
; instructionMemory:comb_196|instructionMem0[12]                                                                                                        ; 32      ;
; leds3[4]~1                                                                                                                                            ; 30      ;
; Q[1]                                                                                                                                                  ; 30      ;
; displayButton~input                                                                                                                                   ; 29      ;
; instructionMemory:comb_196|instructionMem0[16]                                                                                                        ; 27      ;
; setDisplay:stage1|displayReg[3]~1                                                                                                                     ; 24      ;
; setDisplay:stage1|displayReg[3]~0                                                                                                                     ; 24      ;
; instructionFetcher:comb_195|opCode[3]                                                                                                                 ; 24      ;
; instructionFetcher:comb_195|opCode[2]                                                                                                                 ; 24      ;
; instructionFetcher:comb_195|opCode[1]                                                                                                                 ; 24      ;
; instructionFetcher:comb_195|opCode[0]                                                                                                                 ; 24      ;
; instructionMemory:comb_196|instructionMem0[14]                                                                                                        ; 23      ;
; instructionMemory:comb_196|instructionMem0[13]                                                                                                        ; 20      ;
; instructionMemory:comb_196|Decoder0~0                                                                                                                 ; 18      ;
; alu:comb_197|Mux7~4                                                                                                                                   ; 17      ;
; alu:comb_197|Mux6~4                                                                                                                                   ; 17      ;
; instructionMemory:comb_196|instructionMem0[10]                                                                                                        ; 16      ;
; instructionMemory:comb_196|instructionMem0[17]                                                                                                        ; 15      ;
; alu:comb_197|Mux5~4                                                                                                                                   ; 14      ;
; Mux6~1                                                                                                                                                ; 13      ;
; alu:comb_197|Mux4~4                                                                                                                                   ; 13      ;
; alu:comb_197|Mux1~4                                                                                                                                   ; 13      ;
; alu:comb_197|execute                                                                                                                                  ; 13      ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_29_result_int[5]~8          ; 13      ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_28_result_int[5]~8          ; 13      ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_29_result_int[5]~8 ; 13      ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_28_result_int[5]~8 ; 13      ;
; alu:comb_197|reg7[1]~58                                                                                                                               ; 12      ;
; alu:comb_197|Decoder3~5                                                                                                                               ; 12      ;
; alu:comb_197|Mux3~4                                                                                                                                   ; 12      ;
; alu:comb_197|Mux2~4                                                                                                                                   ; 12      ;
; alu:comb_197|Decoder1~0                                                                                                                               ; 12      ;
; setDisplay:stage1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_30_result_int[5]~8          ; 12      ;
; setDisplay:stage1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_29_result_int[5]~8          ; 12      ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_30_result_int[5]~8          ; 12      ;
; setImmValueDisplay:immDis1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_30_result_int[5]~8 ; 12      ;
; setImmValueDisplay:immDis1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_29_result_int[5]~8 ; 12      ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_30_result_int[5]~8 ; 12      ;
; alu:comb_197|Decoder3~2                                                                                                                               ; 11      ;
; alu:comb_197|Decoder3~1                                                                                                                               ; 11      ;
; alu:comb_197|Mux0~4                                                                                                                                   ; 11      ;
; leds3~3                                                                                                                                               ; 11      ;
; alu:comb_197|Decoder2~4                                                                                                                               ; 10      ;
; alu:comb_197|Mux18~2                                                                                                                                  ; 10      ;
; alu:comb_197|Decoder2~0                                                                                                                               ; 10      ;
; instructionMemory:comb_196|instructionMem0[15]                                                                                                        ; 10      ;
; setDisplay:stage1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|op_20~6                             ; 10      ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_27_result_int[5]~8          ; 10      ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_26_result_int[5]~8          ; 10      ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_25_result_int[5]~8          ; 10      ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[5]~8           ; 10      ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[5]~8           ; 10      ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[4]~6           ; 10      ;
; setImmValueDisplay:immDis1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|op_20~6                    ; 10      ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_27_result_int[5]~8 ; 10      ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_26_result_int[5]~8 ; 10      ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_25_result_int[5]~8 ; 10      ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[5]~8  ; 10      ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[5]~8  ; 10      ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[4]~6  ; 10      ;
; alu:comb_197|Decoder3~7                                                                                                                               ; 9       ;
; alu:comb_197|Decoder2~5                                                                                                                               ; 9       ;
; alu:comb_197|Decoder3~6                                                                                                                               ; 9       ;
; alu:comb_197|Decoder2~3                                                                                                                               ; 9       ;
; alu:comb_197|reg7[1]~18                                                                                                                               ; 9       ;
; alu:comb_197|Decoder3~3                                                                                                                               ; 9       ;
; alu:comb_197|Decoder2~2                                                                                                                               ; 9       ;
; alu:comb_197|Decoder3~0                                                                                                                               ; 9       ;
; alu:comb_197|Mux18~1                                                                                                                                  ; 9       ;
; alu:comb_197|Mux18~0                                                                                                                                  ; 9       ;
; instructionFetcher:comb_195|regID2[2]                                                                                                                 ; 9       ;
; instructionFetcher:comb_195|regID2[1]                                                                                                                 ; 9       ;
; instructionFetcher:comb_195|regID2[0]                                                                                                                 ; 9       ;
; instructionFetcher:comb_195|regID1[2]                                                                                                                 ; 9       ;
; instructionFetcher:comb_195|regID1[1]                                                                                                                 ; 9       ;
; instructionFetcher:comb_195|regID1[0]                                                                                                                 ; 9       ;
; setDisplay:stage1|lpm_divide:Mod1|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|StageOut[14]~1                      ; 9       ;
; setDisplay:stage1|lpm_divide:Mod1|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|StageOut[15]~0                      ; 9       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[36]~64                     ; 9       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[37]~63                     ; 9       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[38]~62                     ; 9       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod1|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|StageOut[14]~1             ; 9       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod1|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|StageOut[15]~0             ; 9       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[36]~64            ; 9       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[37]~63            ; 9       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[38]~62            ; 9       ;
; instructionFetcher:comb_195|immValue[0]                                                                                                               ; 9       ;
; alu:comb_197|reg3[0]~9                                                                                                                                ; 8       ;
; alu:comb_197|reg2[0]~6                                                                                                                                ; 8       ;
; alu:comb_197|reg4[0]~9                                                                                                                                ; 8       ;
; alu:comb_197|reg6[0]~7                                                                                                                                ; 8       ;
; alu:comb_197|reg5[0]~8                                                                                                                                ; 8       ;
; setDisplay:stage1|displayReg[3]~2                                                                                                                     ; 8       ;
; setDisplay:stage1|lpm_divide:Mod2|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|StageOut[15]~2                      ; 8       ;
; setDisplay:stage1|lpm_divide:Mod2|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|StageOut[14]~1                      ; 8       ;
; setDisplay:stage1|lpm_divide:Mod1|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|StageOut[13]~2                      ; 8       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod2|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|StageOut[15]~2             ; 8       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod2|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|StageOut[14]~1             ; 8       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod1|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|StageOut[13]~2             ; 8       ;
; setDisplay:stage1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_31_result_int[5]~8          ; 8       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|op_16~6                             ; 8       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[5]~8           ; 8       ;
; setImmValueDisplay:immDis1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_31_result_int[5]~8 ; 8       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|op_16~6                    ; 8       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[5]~8  ; 8       ;
; setDisplay:stage1|display1[2]~2                                                                                                                       ; 7       ;
; setImmValueDisplay:immDis1|display1[6]~2                                                                                                              ; 7       ;
; setDisplay:stage1|display2[7]~2                                                                                                                       ; 7       ;
; setImmValueDisplay:immDis1|display2[6]~2                                                                                                              ; 7       ;
; alu:comb_197|reg1[0]~8                                                                                                                                ; 7       ;
; alu:comb_197|reg7[7]~24                                                                                                                               ; 7       ;
; alu:comb_197|Mux8~4                                                                                                                                   ; 7       ;
; alu:comb_197|Mux10~4                                                                                                                                  ; 7       ;
; alu:comb_197|Mux12~4                                                                                                                                  ; 7       ;
; alu:comb_197|reg0[0]~14                                                                                                                               ; 7       ;
; alu:comb_197|Mux15~4                                                                                                                                  ; 7       ;
; alu:comb_197|Mux14~4                                                                                                                                  ; 7       ;
; setDisplay:stage1|display0[4]~0                                                                                                                       ; 7       ;
; setDisplay:stage1|displayReg[0]                                                                                                                       ; 7       ;
; setImmValueDisplay:immDis1|display0[7]~0                                                                                                              ; 7       ;
; instructionFetcher:comb_195|immValue[4]                                                                                                               ; 7       ;
; instructionFetcher:comb_195|immValue[3]                                                                                                               ; 7       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_31_result_int[5]~8          ; 7       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_31_result_int[5]~8 ; 7       ;
; alu:comb_197|reg7~26                                                                                                                                  ; 6       ;
; alu:comb_197|reg6~6                                                                                                                                   ; 6       ;
; alu:comb_197|reg5~6                                                                                                                                   ; 6       ;
; alu:comb_197|opReg2~7                                                                                                                                 ; 6       ;
; alu:comb_197|Mux16~3                                                                                                                                  ; 6       ;
; alu:comb_197|opReg2~6                                                                                                                                 ; 6       ;
; alu:comb_197|Mux9~4                                                                                                                                   ; 6       ;
; alu:comb_197|Mux17~2                                                                                                                                  ; 6       ;
; alu:comb_197|opReg2~5                                                                                                                                 ; 6       ;
; alu:comb_197|Mux18~5                                                                                                                                  ; 6       ;
; alu:comb_197|opReg2~4                                                                                                                                 ; 6       ;
; alu:comb_197|Mux11~4                                                                                                                                  ; 6       ;
; alu:comb_197|Mux19~2                                                                                                                                  ; 6       ;
; alu:comb_197|opReg2~3                                                                                                                                 ; 6       ;
; alu:comb_197|Mux20~2                                                                                                                                  ; 6       ;
; alu:comb_197|opReg2~2                                                                                                                                 ; 6       ;
; alu:comb_197|Mux13~4                                                                                                                                  ; 6       ;
; alu:comb_197|opReg2~1                                                                                                                                 ; 6       ;
; alu:comb_197|Mux23~6                                                                                                                                  ; 6       ;
; alu:comb_197|opReg2~0                                                                                                                                 ; 6       ;
; setDisplay:stage1|lpm_divide:Mod2|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|StageOut[13]~0                      ; 6       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod2|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|StageOut[13]~0             ; 6       ;
; instructionFetcher:comb_195|immValue[5]                                                                                                               ; 6       ;
; instructionFetcher:comb_195|immValue[6]                                                                                                               ; 6       ;
; instructionFetcher:comb_195|immValue[2]                                                                                                               ; 6       ;
; instructionFetcher:comb_195|immValue[1]                                                                                                               ; 6       ;
; setDisplay:stage1|lpm_divide:Mod2|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|add_sub_3_result_int[4]~6           ; 6       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod2|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|add_sub_3_result_int[4]~6  ; 6       ;
; alu:comb_197|Mux22~2                                                                                                                                  ; 5       ;
; instructionMemory:comb_196|i[0]                                                                                                                       ; 5       ;
; instructionMemory:comb_196|instructionMem0[7]                                                                                                         ; 5       ;
; instructionMemory:comb_196|instructionMem0[6]                                                                                                         ; 5       ;
; instructionMemory:comb_196|instructionMem0[5]                                                                                                         ; 5       ;
; instructionMemory:comb_196|instructionMem0[4]                                                                                                         ; 5       ;
; instructionMemory:comb_196|instructionMem0[3]                                                                                                         ; 5       ;
; alu:comb_197|Mux21~2                                                                                                                                  ; 5       ;
; instructionMemory:comb_196|instructionMem0[2]                                                                                                         ; 5       ;
; instructionMemory:comb_196|instructionMem0[0]                                                                                                         ; 5       ;
; instructionMemory:comb_196|instructionMem0[1]                                                                                                         ; 5       ;
; setDisplay:stage1|displayReg[3]                                                                                                                       ; 5       ;
; setDisplay:stage1|displayReg[4]                                                                                                                       ; 5       ;
; instructionFetcher:comb_195|immValue[7]                                                                                                               ; 5       ;
; alu:comb_197|reg0[1]                                                                                                                                  ; 5       ;
; setDisplay:stage1|Add1~6                                                                                                                              ; 5       ;
; setDisplay:stage1|Add0~14                                                                                                                             ; 5       ;
; setImmValueDisplay:immDis1|Add1~6                                                                                                                     ; 5       ;
; setImmValueDisplay:immDis1|Add0~14                                                                                                                    ; 5       ;
; reset~input                                                                                                                                           ; 4       ;
; inputs[2]~input                                                                                                                                       ; 4       ;
; inputs[1]~input                                                                                                                                       ; 4       ;
; inputs[0]~input                                                                                                                                       ; 4       ;
; alu:comb_197|reg6~8                                                                                                                                   ; 4       ;
; alu:comb_197|reg5~9                                                                                                                                   ; 4       ;
; instructionMemory:comb_196|i[1]                                                                                                                       ; 4       ;
; alu:comb_197|Mux21~1                                                                                                                                  ; 4       ;
; alu:comb_197|reg0~10                                                                                                                                  ; 4       ;
; alu:comb_197|Mux22~1                                                                                                                                  ; 4       ;
; alu:comb_197|reg7[0]                                                                                                                                  ; 4       ;
; alu:comb_197|reg1[2]                                                                                                                                  ; 4       ;
; setDisplay:stage1|displayReg[1]                                                                                                                       ; 4       ;
; setDisplay:stage1|displayReg[2]                                                                                                                       ; 4       ;
; setDisplay:stage1|displayReg[5]                                                                                                                       ; 4       ;
; setDisplay:stage1|displayReg[6]                                                                                                                       ; 4       ;
; Mux0~0                                                                                                                                                ; 4       ;
; currentPush                                                                                                                                           ; 4       ;
; setDisplay:stage1|Add1~4                                                                                                                              ; 4       ;
; setDisplay:stage1|lpm_divide:Mod1|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|add_sub_3_result_int[4]~6           ; 4       ;
; setDisplay:stage1|Add0~12                                                                                                                             ; 4       ;
; setDisplay:stage1|Add0~10                                                                                                                             ; 4       ;
; setDisplay:stage1|Add0~8                                                                                                                              ; 4       ;
; setDisplay:stage1|Add0~6                                                                                                                              ; 4       ;
; setDisplay:stage1|Add0~4                                                                                                                              ; 4       ;
; setImmValueDisplay:immDis1|Add1~4                                                                                                                     ; 4       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod1|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|add_sub_3_result_int[4]~6  ; 4       ;
; setImmValueDisplay:immDis1|Add0~12                                                                                                                    ; 4       ;
; setImmValueDisplay:immDis1|Add0~10                                                                                                                    ; 4       ;
; setImmValueDisplay:immDis1|Add0~8                                                                                                                     ; 4       ;
; setImmValueDisplay:immDis1|Add0~6                                                                                                                     ; 4       ;
; setImmValueDisplay:immDis1|Add0~4                                                                                                                     ; 4       ;
; alu:comb_197|reg0[7]                                                                                                                                  ; 4       ;
; alu:comb_197|reg0[6]                                                                                                                                  ; 4       ;
; alu:comb_197|reg0[5]                                                                                                                                  ; 4       ;
; alu:comb_197|reg0[4]                                                                                                                                  ; 4       ;
; alu:comb_197|reg0[3]                                                                                                                                  ; 4       ;
; alu:comb_197|reg0[2]                                                                                                                                  ; 4       ;
; alu:comb_197|reg0[0]                                                                                                                                  ; 4       ;
; alu:comb_197|Decoder3~4                                                                                                                               ; 3       ;
; alu:comb_197|Decoder2~1                                                                                                                               ; 3       ;
; instructionMemory:comb_196|i[2]                                                                                                                       ; 3       ;
; Mux0~1                                                                                                                                                ; 3       ;
; alu:comb_197|Mux16~2                                                                                                                                  ; 3       ;
; alu:comb_197|Mux17~1                                                                                                                                  ; 3       ;
; alu:comb_197|Mux18~4                                                                                                                                  ; 3       ;
; alu:comb_197|Mux19~1                                                                                                                                  ; 3       ;
; alu:comb_197|Mux20~1                                                                                                                                  ; 3       ;
; alu:comb_197|Mux23~5                                                                                                                                  ; 3       ;
; alu:comb_197|reg2[3]                                                                                                                                  ; 3       ;
; alu:comb_197|reg7[3]                                                                                                                                  ; 3       ;
; alu:comb_197|reg7[4]                                                                                                                                  ; 3       ;
; alu:comb_197|reg2[5]                                                                                                                                  ; 3       ;
; alu:comb_197|reg7[5]                                                                                                                                  ; 3       ;
; alu:comb_197|reg7[7]                                                                                                                                  ; 3       ;
; alu:comb_197|reg6[7]                                                                                                                                  ; 3       ;
; alu:comb_197|reg5[7]                                                                                                                                  ; 3       ;
; alu:comb_197|reg7[6]                                                                                                                                  ; 3       ;
; alu:comb_197|reg6[0]                                                                                                                                  ; 3       ;
; alu:comb_197|reg5[0]                                                                                                                                  ; 3       ;
; alu:comb_197|reg2[2]                                                                                                                                  ; 3       ;
; alu:comb_197|reg7[2]                                                                                                                                  ; 3       ;
; alu:comb_197|reg7[1]                                                                                                                                  ; 3       ;
; setDisplay:stage1|displayReg[7]                                                                                                                       ; 3       ;
; alu:comb_197|reg3[3]                                                                                                                                  ; 3       ;
; alu:comb_197|reg1[3]                                                                                                                                  ; 3       ;
; alu:comb_197|reg4[3]                                                                                                                                  ; 3       ;
; alu:comb_197|reg6[3]                                                                                                                                  ; 3       ;
; alu:comb_197|reg5[3]                                                                                                                                  ; 3       ;
; alu:comb_197|reg3[4]                                                                                                                                  ; 3       ;
; alu:comb_197|reg1[4]                                                                                                                                  ; 3       ;
; alu:comb_197|reg2[4]                                                                                                                                  ; 3       ;
; alu:comb_197|reg4[4]                                                                                                                                  ; 3       ;
; alu:comb_197|reg6[4]                                                                                                                                  ; 3       ;
; alu:comb_197|reg5[4]                                                                                                                                  ; 3       ;
; alu:comb_197|reg3[5]                                                                                                                                  ; 3       ;
; alu:comb_197|reg1[5]                                                                                                                                  ; 3       ;
; alu:comb_197|reg4[5]                                                                                                                                  ; 3       ;
; alu:comb_197|reg6[5]                                                                                                                                  ; 3       ;
; alu:comb_197|reg5[5]                                                                                                                                  ; 3       ;
; alu:comb_197|reg3[7]                                                                                                                                  ; 3       ;
; alu:comb_197|reg1[7]                                                                                                                                  ; 3       ;
; alu:comb_197|reg2[7]                                                                                                                                  ; 3       ;
; alu:comb_197|reg4[7]                                                                                                                                  ; 3       ;
; alu:comb_197|reg3[6]                                                                                                                                  ; 3       ;
; alu:comb_197|reg1[6]                                                                                                                                  ; 3       ;
; alu:comb_197|reg2[6]                                                                                                                                  ; 3       ;
; alu:comb_197|reg4[6]                                                                                                                                  ; 3       ;
; alu:comb_197|reg6[6]                                                                                                                                  ; 3       ;
; alu:comb_197|reg5[6]                                                                                                                                  ; 3       ;
; alu:comb_197|reg3[0]                                                                                                                                  ; 3       ;
; alu:comb_197|reg1[0]                                                                                                                                  ; 3       ;
; alu:comb_197|reg2[0]                                                                                                                                  ; 3       ;
; alu:comb_197|reg4[0]                                                                                                                                  ; 3       ;
; alu:comb_197|reg3[2]                                                                                                                                  ; 3       ;
; alu:comb_197|reg4[2]                                                                                                                                  ; 3       ;
; alu:comb_197|reg6[2]                                                                                                                                  ; 3       ;
; alu:comb_197|reg5[2]                                                                                                                                  ; 3       ;
; alu:comb_197|reg3[1]                                                                                                                                  ; 3       ;
; alu:comb_197|reg1[1]                                                                                                                                  ; 3       ;
; alu:comb_197|reg2[1]                                                                                                                                  ; 3       ;
; alu:comb_197|reg4[1]                                                                                                                                  ; 3       ;
; alu:comb_197|reg6[1]                                                                                                                                  ; 3       ;
; alu:comb_197|reg5[1]                                                                                                                                  ; 3       ;
; setDisplay:stage1|Add1~2                                                                                                                              ; 3       ;
; setDisplay:stage1|Add0~2                                                                                                                              ; 3       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[5]~8           ; 3       ;
; setImmValueDisplay:immDis1|Add1~2                                                                                                                     ; 3       ;
; setImmValueDisplay:immDis1|Add0~2                                                                                                                     ; 3       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[5]~8  ; 3       ;
; inputs[3]~input                                                                                                                                       ; 2       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[147]~101                   ; 2       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[142]~100                   ; 2       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[137]~99                    ; 2       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[132]~98                    ; 2       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~70                     ; 2       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~69                     ; 2       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~68                     ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[147]~101          ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[142]~100          ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[137]~99           ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[132]~98           ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~70            ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~69            ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~68            ; 2       ;
; alu:comb_197|reg1[5]~7                                                                                                                                ; 2       ;
; alu:comb_197|reg7[7]~23                                                                                                                               ; 2       ;
; instructionMemory:comb_196|i[3]                                                                                                                       ; 2       ;
; alu:comb_197|Mux23~10                                                                                                                                 ; 2       ;
; alu:comb_197|Mux23~9                                                                                                                                  ; 2       ;
; alu:comb_197|Mux23~8                                                                                                                                  ; 2       ;
; alu:comb_197|Mux23~7                                                                                                                                  ; 2       ;
; alu:comb_197|reg0~11                                                                                                                                  ; 2       ;
; alu:comb_197|Mux4~3                                                                                                                                   ; 2       ;
; alu:comb_197|Mux4~1                                                                                                                                   ; 2       ;
; alu:comb_197|Mux23~2                                                                                                                                  ; 2       ;
; alu:comb_197|reg0~9                                                                                                                                   ; 2       ;
; alu:comb_197|Mux2~3                                                                                                                                   ; 2       ;
; alu:comb_197|Mux2~1                                                                                                                                   ; 2       ;
; alu:comb_197|Mux0~3                                                                                                                                   ; 2       ;
; alu:comb_197|Mux0~1                                                                                                                                   ; 2       ;
; alu:comb_197|Mux23~1                                                                                                                                  ; 2       ;
; alu:comb_197|Mux23~0                                                                                                                                  ; 2       ;
; alu:comb_197|Mux6~3                                                                                                                                   ; 2       ;
; alu:comb_197|Mux6~1                                                                                                                                   ; 2       ;
; setDisplay:stage1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[147]~17                    ; 2       ;
; setDisplay:stage1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[141]~10                    ; 2       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[127]~57                    ; 2       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[121]~50                    ; 2       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~58                     ; 2       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~57                     ; 2       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~56                     ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[147]~17           ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[141]~10           ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[127]~57           ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[121]~50           ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~58            ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~57            ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~56            ; 2       ;
; setOpCodeDisplay:op1|display1[3]                                                                                                                      ; 2       ;
; lastPush                                                                                                                                              ; 2       ;
; leds0[5]~reg0                                                                                                                                         ; 2       ;
; leds3[4]~reg0                                                                                                                                         ; 2       ;
; setDisplay:stage1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_29_result_int[2]~2          ; 2       ;
; setDisplay:stage1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_29_result_int[1]~0          ; 2       ;
; setDisplay:stage1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|op_20~2                             ; 2       ;
; setDisplay:stage1|Add1~0                                                                                                                              ; 2       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_29_result_int[2]~2          ; 2       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_29_result_int[1]~0          ; 2       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_28_result_int[2]~2          ; 2       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_28_result_int[1]~0          ; 2       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_27_result_int[2]~2          ; 2       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_27_result_int[1]~0          ; 2       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_26_result_int[2]~2          ; 2       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_26_result_int[1]~0          ; 2       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_25_result_int[2]~2          ; 2       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_25_result_int[1]~0          ; 2       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|op_16~2                             ; 2       ;
; setDisplay:stage1|Add0~0                                                                                                                              ; 2       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[2]~2           ; 2       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[1]~0           ; 2       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[2]~2           ; 2       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[1]~0           ; 2       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[2]~2           ; 2       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[1]~0           ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_29_result_int[2]~2 ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_29_result_int[1]~0 ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|op_20~2                    ; 2       ;
; setImmValueDisplay:immDis1|Add1~0                                                                                                                     ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_29_result_int[2]~2 ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_29_result_int[1]~0 ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_28_result_int[2]~2 ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_28_result_int[1]~0 ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_27_result_int[2]~2 ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_27_result_int[1]~0 ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_26_result_int[2]~2 ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_26_result_int[1]~0 ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_25_result_int[2]~2 ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_25_result_int[1]~0 ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|op_16~2                    ; 2       ;
; setImmValueDisplay:immDis1|Add0~0                                                                                                                     ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[2]~2  ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[1]~0  ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[2]~2  ; 2       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[1]~0  ; 2       ;
; leds3[2]~reg0                                                                                                                                         ; 2       ;
; alu:comb_197|LED9~feeder                                                                                                                              ; 1       ;
; inputs[5]~input                                                                                                                                       ; 1       ;
; inputs[4]~input                                                                                                                                       ; 1       ;
; inputs[7]~input                                                                                                                                       ; 1       ;
; inputs[6]~input                                                                                                                                       ; 1       ;
; executeButton~input                                                                                                                                   ; 1       ;
; setButton~input                                                                                                                                       ; 1       ;
; leds3~3_wirecell                                                                                                                                      ; 1       ;
; currentPush~0                                                                                                                                         ; 1       ;
; Q[0]~0                                                                                                                                                ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[152]~102                   ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[152]~102          ; 1       ;
; setDisplay:stage1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[152]~30                    ; 1       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~67                     ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[152]~30           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~67            ; 1       ;
; alu:comb_197|reg7~61                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~60                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~59                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~57                                                                                                                                  ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[153]~97                    ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[153]~97           ; 1       ;
; setDisplay:stage1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[153]~29                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[148]~96                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[143]~95                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[138]~94                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[133]~93                    ; 1       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~66                     ; 1       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~65                     ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[153]~29           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[148]~96           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[143]~95           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[138]~94           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[133]~93           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~66            ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~65            ; 1       ;
; instructionMemory:comb_196|i~3                                                                                                                        ; 1       ;
; instructionMemory:comb_196|i~2                                                                                                                        ; 1       ;
; instructionMemory:comb_196|i~1                                                                                                                        ; 1       ;
; instructionMemory:comb_196|i~0                                                                                                                        ; 1       ;
; instructionMemory:comb_196|Add0~0                                                                                                                     ; 1       ;
; instructionDone~1                                                                                                                                     ; 1       ;
; instructionDone~0                                                                                                                                     ; 1       ;
; instructionFetcher:comb_195|instruction[7]                                                                                                            ; 1       ;
; instructionFetcher:comb_195|instruction[6]                                                                                                            ; 1       ;
; instructionFetcher:comb_195|instruction[5]                                                                                                            ; 1       ;
; instructionFetcher:comb_195|instruction[4]                                                                                                            ; 1       ;
; instructionFetcher:comb_195|instruction[3]                                                                                                            ; 1       ;
; instructionFetcher:comb_195|instruction[2]                                                                                                            ; 1       ;
; instructionFetcher:comb_195|instruction[0]                                                                                                            ; 1       ;
; alu:comb_197|reg2~12                                                                                                                                  ; 1       ;
; alu:comb_197|reg2~11                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~56                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~55                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~54                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~53                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~52                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~51                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~50                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~49                                                                                                                                  ; 1       ;
; alu:comb_197|reg2~10                                                                                                                                  ; 1       ;
; alu:comb_197|reg2~9                                                                                                                                   ; 1       ;
; alu:comb_197|reg7~48                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~47                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~46                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~45                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~44                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~43                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~42                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~41                                                                                                                                  ; 1       ;
; alu:comb_197|reg6~12                                                                                                                                  ; 1       ;
; alu:comb_197|reg6~11                                                                                                                                  ; 1       ;
; alu:comb_197|reg5~13                                                                                                                                  ; 1       ;
; alu:comb_197|reg5~12                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~40                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~39                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~38                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~37                                                                                                                                  ; 1       ;
; instructionFetcher:comb_195|instruction[1]                                                                                                            ; 1       ;
; alu:comb_197|reg7~36                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~35                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~34                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~33                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~32                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~31                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~30                                                                                                                                  ; 1       ;
; alu:comb_197|reg6~10                                                                                                                                  ; 1       ;
; alu:comb_197|reg6~9                                                                                                                                   ; 1       ;
; alu:comb_197|reg5~11                                                                                                                                  ; 1       ;
; alu:comb_197|reg5~10                                                                                                                                  ; 1       ;
; alu:comb_197|reg1~11                                                                                                                                  ; 1       ;
; alu:comb_197|reg1~10                                                                                                                                  ; 1       ;
; alu:comb_197|reg1~9                                                                                                                                   ; 1       ;
; alu:comb_197|reg2~8                                                                                                                                   ; 1       ;
; alu:comb_197|reg2~7                                                                                                                                   ; 1       ;
; alu:comb_197|reg7~29                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~28                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~27                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~25                                                                                                                                  ; 1       ;
; instructionFetcher:comb_195|instruction[14]                                                                                                           ; 1       ;
; instructionFetcher:comb_195|instruction[15]                                                                                                           ; 1       ;
; instructionFetcher:comb_195|instruction[17]                                                                                                           ; 1       ;
; instructionFetcher:comb_195|instruction[16]                                                                                                           ; 1       ;
; instructionFetcher:comb_195|instruction[10]                                                                                                           ; 1       ;
; instructionFetcher:comb_195|instruction[9]                                                                                                            ; 1       ;
; instructionFetcher:comb_195|instruction[8]                                                                                                            ; 1       ;
; instructionFetcher:comb_195|instruction[13]                                                                                                           ; 1       ;
; alu:comb_197|reg3[0]~8                                                                                                                                ; 1       ;
; alu:comb_197|reg2[0]~5                                                                                                                                ; 1       ;
; alu:comb_197|reg7~22                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~21                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~20                                                                                                                                  ; 1       ;
; alu:comb_197|reg7~19                                                                                                                                  ; 1       ;
; alu:comb_197|reg4[0]~8                                                                                                                                ; 1       ;
; alu:comb_197|reg0~15                                                                                                                                  ; 1       ;
; instructionFetcher:comb_195|instruction[12]                                                                                                           ; 1       ;
; instructionDone                                                                                                                                       ; 1       ;
; instructionFetcher:comb_195|instruction[11]                                                                                                           ; 1       ;
; alu:comb_197|reg5[0]~7                                                                                                                                ; 1       ;
; setDisplay:stage1|Mux23~4                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux23~3                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux23~2                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux23~1                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux23~0                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux22~4                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux22~3                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux22~2                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux22~1                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux22~0                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux21~4                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux21~3                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux21~2                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux21~1                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux21~0                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux20~4                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux20~3                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux20~2                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux20~1                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux20~0                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux19~4                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux19~3                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux19~2                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux19~1                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux19~0                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux18~4                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux18~3                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux18~2                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux18~1                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux18~0                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux17~4                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux17~3                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux17~2                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux17~1                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux17~0                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux16~4                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux16~3                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux16~2                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux16~1                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux16~0                                                                                                                             ; 1       ;
; alu:comb_197|execute~0                                                                                                                                ; 1       ;
; alu:comb_197|Mux8~3                                                                                                                                   ; 1       ;
; alu:comb_197|Mux8~2                                                                                                                                   ; 1       ;
; alu:comb_197|Mux8~1                                                                                                                                   ; 1       ;
; alu:comb_197|Mux8~0                                                                                                                                   ; 1       ;
; alu:comb_197|Mux16~1                                                                                                                                  ; 1       ;
; alu:comb_197|Mux16~0                                                                                                                                  ; 1       ;
; alu:comb_197|Mux9~3                                                                                                                                   ; 1       ;
; alu:comb_197|Mux9~2                                                                                                                                   ; 1       ;
; alu:comb_197|Mux9~1                                                                                                                                   ; 1       ;
; alu:comb_197|Mux9~0                                                                                                                                   ; 1       ;
; alu:comb_197|Mux17~0                                                                                                                                  ; 1       ;
; alu:comb_197|Mux23~11                                                                                                                                 ; 1       ;
; alu:comb_197|Mux10~3                                                                                                                                  ; 1       ;
; alu:comb_197|Mux10~2                                                                                                                                  ; 1       ;
; alu:comb_197|Mux10~1                                                                                                                                  ; 1       ;
; alu:comb_197|Mux10~0                                                                                                                                  ; 1       ;
; alu:comb_197|Mux18~3                                                                                                                                  ; 1       ;
; alu:comb_197|Mux11~3                                                                                                                                  ; 1       ;
; alu:comb_197|Mux11~2                                                                                                                                  ; 1       ;
; alu:comb_197|Mux11~1                                                                                                                                  ; 1       ;
; alu:comb_197|Mux11~0                                                                                                                                  ; 1       ;
; alu:comb_197|Mux19~0                                                                                                                                  ; 1       ;
; alu:comb_197|Mux12~3                                                                                                                                  ; 1       ;
; alu:comb_197|Mux12~2                                                                                                                                  ; 1       ;
; alu:comb_197|Mux12~1                                                                                                                                  ; 1       ;
; alu:comb_197|Mux12~0                                                                                                                                  ; 1       ;
; alu:comb_197|Mux20~0                                                                                                                                  ; 1       ;
; alu:comb_197|Mux13~3                                                                                                                                  ; 1       ;
; alu:comb_197|Mux13~2                                                                                                                                  ; 1       ;
; alu:comb_197|Mux13~1                                                                                                                                  ; 1       ;
; alu:comb_197|Mux13~0                                                                                                                                  ; 1       ;
; alu:comb_197|Mux21~0                                                                                                                                  ; 1       ;
; alu:comb_197|Mux15~3                                                                                                                                  ; 1       ;
; alu:comb_197|Mux15~2                                                                                                                                  ; 1       ;
; alu:comb_197|Mux15~1                                                                                                                                  ; 1       ;
; alu:comb_197|Mux15~0                                                                                                                                  ; 1       ;
; alu:comb_197|Mux23~4                                                                                                                                  ; 1       ;
; alu:comb_197|Mux23~3                                                                                                                                  ; 1       ;
; alu:comb_197|reg0~13                                                                                                                                  ; 1       ;
; alu:comb_197|reg0~12                                                                                                                                  ; 1       ;
; alu:comb_197|Mux4~2                                                                                                                                   ; 1       ;
; alu:comb_197|Mux4~0                                                                                                                                   ; 1       ;
; alu:comb_197|Mux3~3                                                                                                                                   ; 1       ;
; alu:comb_197|Mux3~2                                                                                                                                   ; 1       ;
; alu:comb_197|Mux3~1                                                                                                                                   ; 1       ;
; alu:comb_197|Mux3~0                                                                                                                                   ; 1       ;
; alu:comb_197|Mux2~2                                                                                                                                   ; 1       ;
; alu:comb_197|Mux2~0                                                                                                                                   ; 1       ;
; alu:comb_197|reg0~8                                                                                                                                   ; 1       ;
; alu:comb_197|Mux0~2                                                                                                                                   ; 1       ;
; alu:comb_197|Mux0~0                                                                                                                                   ; 1       ;
; alu:comb_197|Mux1~3                                                                                                                                   ; 1       ;
; alu:comb_197|Mux1~2                                                                                                                                   ; 1       ;
; alu:comb_197|Mux1~1                                                                                                                                   ; 1       ;
; alu:comb_197|Mux1~0                                                                                                                                   ; 1       ;
; alu:comb_197|reg0~7                                                                                                                                   ; 1       ;
; alu:comb_197|Mux22~0                                                                                                                                  ; 1       ;
; alu:comb_197|Mux7~3                                                                                                                                   ; 1       ;
; alu:comb_197|Mux7~2                                                                                                                                   ; 1       ;
; alu:comb_197|Mux7~1                                                                                                                                   ; 1       ;
; alu:comb_197|Mux7~0                                                                                                                                   ; 1       ;
; alu:comb_197|Mux5~3                                                                                                                                   ; 1       ;
; alu:comb_197|Mux5~2                                                                                                                                   ; 1       ;
; alu:comb_197|Mux5~1                                                                                                                                   ; 1       ;
; alu:comb_197|Mux5~0                                                                                                                                   ; 1       ;
; alu:comb_197|Mux14~3                                                                                                                                  ; 1       ;
; alu:comb_197|Mux14~2                                                                                                                                  ; 1       ;
; alu:comb_197|Mux14~1                                                                                                                                  ; 1       ;
; alu:comb_197|Mux14~0                                                                                                                                  ; 1       ;
; alu:comb_197|Mux6~2                                                                                                                                   ; 1       ;
; alu:comb_197|Mux6~0                                                                                                                                   ; 1       ;
; setDisplay:stage1|Mux38~0                                                                                                                             ; 1       ;
; setImmValueDisplay:immDis1|Mux14~0                                                                                                                    ; 1       ;
; setRegDisplay:regDis2|Mux0~0                                                                                                                          ; 1       ;
; setRegDisplay:regDis1|Mux0~0                                                                                                                          ; 1       ;
; setDisplay:stage1|Mux39~0                                                                                                                             ; 1       ;
; setImmValueDisplay:immDis1|Mux15~0                                                                                                                    ; 1       ;
; setOpCodeDisplay:op1|WideOr13~0                                                                                                                       ; 1       ;
; setRegDisplay:regDis2|Mux1~0                                                                                                                          ; 1       ;
; setRegDisplay:regDis1|Mux1~0                                                                                                                          ; 1       ;
; setDisplay:stage1|Mux40~0                                                                                                                             ; 1       ;
; setImmValueDisplay:immDis1|Mux16~0                                                                                                                    ; 1       ;
; setOpCodeDisplay:op1|WideOr14~0                                                                                                                       ; 1       ;
; setRegDisplay:regDis2|Mux2~0                                                                                                                          ; 1       ;
; setRegDisplay:regDis1|Mux2~0                                                                                                                          ; 1       ;
; setDisplay:stage1|Mux41~0                                                                                                                             ; 1       ;
; setImmValueDisplay:immDis1|Mux17~0                                                                                                                    ; 1       ;
; setOpCodeDisplay:op1|WideOr15~0                                                                                                                       ; 1       ;
; setRegDisplay:regDis2|Mux3~0                                                                                                                          ; 1       ;
; setRegDisplay:regDis1|Mux3~0                                                                                                                          ; 1       ;
; setRegDisplay:regDis2|Mux4~0                                                                                                                          ; 1       ;
; setRegDisplay:regDis1|Mux4~0                                                                                                                          ; 1       ;
; setImmValueDisplay:immDis1|Mux18~0                                                                                                                    ; 1       ;
; setDisplay:stage1|Mux42~0                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux43~0                                                                                                                             ; 1       ;
; setImmValueDisplay:immDis1|Mux19~0                                                                                                                    ; 1       ;
; setOpCodeDisplay:op1|WideOr16~0                                                                                                                       ; 1       ;
; setRegDisplay:regDis2|Mux5~0                                                                                                                          ; 1       ;
; setRegDisplay:regDis1|Mux5~0                                                                                                                          ; 1       ;
; setDisplay:stage1|Mux44~0                                                                                                                             ; 1       ;
; setImmValueDisplay:immDis1|Mux20~0                                                                                                                    ; 1       ;
; setOpCodeDisplay:op1|WideOr17~0                                                                                                                       ; 1       ;
; setRegDisplay:regDis2|Mux6~0                                                                                                                          ; 1       ;
; setRegDisplay:regDis1|Mux6~0                                                                                                                          ; 1       ;
; setDisplay:stage1|Mux31~0                                                                                                                             ; 1       ;
; setOpCodeDisplay:op1|WideOr8~0                                                                                                                        ; 1       ;
; setImmValueDisplay:immDis1|Mux7~0                                                                                                                     ; 1       ;
; setDisplay:stage1|Mux32~0                                                                                                                             ; 1       ;
; setOpCodeDisplay:op1|display1~1                                                                                                                       ; 1       ;
; setImmValueDisplay:immDis1|Mux8~0                                                                                                                     ; 1       ;
; setDisplay:stage1|Mux33~0                                                                                                                             ; 1       ;
; setOpCodeDisplay:op1|WideOr9~0                                                                                                                        ; 1       ;
; setImmValueDisplay:immDis1|Mux9~0                                                                                                                     ; 1       ;
; setDisplay:stage1|Mux34~0                                                                                                                             ; 1       ;
; setOpCodeDisplay:op1|WideOr10~0                                                                                                                       ; 1       ;
; setImmValueDisplay:immDis1|Mux10~0                                                                                                                    ; 1       ;
; setDisplay:stage1|Mux35~0                                                                                                                             ; 1       ;
; setOpCodeDisplay:op1|WideOr11~0                                                                                                                       ; 1       ;
; setImmValueDisplay:immDis1|Mux11~0                                                                                                                    ; 1       ;
; setDisplay:stage1|Mux36~0                                                                                                                             ; 1       ;
; setOpCodeDisplay:op1|WideOr12~0                                                                                                                       ; 1       ;
; setImmValueDisplay:immDis1|Mux12~0                                                                                                                    ; 1       ;
; setDisplay:stage1|Mux37~0                                                                                                                             ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[150]~92                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[150]~91                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[151]~90                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[151]~89                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[152]~88                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[153]~87                    ; 1       ;
; setOpCodeDisplay:op1|display1~0                                                                                                                       ; 1       ;
; setImmValueDisplay:immDis1|Mux13~0                                                                                                                    ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[150]~92           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[150]~91           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[151]~90           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[151]~89           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[152]~88           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[153]~87           ; 1       ;
; setDisplay:stage1|Mux24~0                                                                                                                             ; 1       ;
; setOpCodeDisplay:op1|WideOr1~0                                                                                                                        ; 1       ;
; setImmValueDisplay:immDis1|Mux0~0                                                                                                                     ; 1       ;
; setDisplay:stage1|Mux25~0                                                                                                                             ; 1       ;
; setOpCodeDisplay:op1|WideOr2~0                                                                                                                        ; 1       ;
; setImmValueDisplay:immDis1|Mux1~0                                                                                                                     ; 1       ;
; setDisplay:stage1|Mux26~0                                                                                                                             ; 1       ;
; setOpCodeDisplay:op1|WideOr3~0                                                                                                                        ; 1       ;
; setImmValueDisplay:immDis1|Mux2~0                                                                                                                     ; 1       ;
; setDisplay:stage1|Mux27~0                                                                                                                             ; 1       ;
; setOpCodeDisplay:op1|WideOr4~0                                                                                                                        ; 1       ;
; setImmValueDisplay:immDis1|Mux3~0                                                                                                                     ; 1       ;
; setDisplay:stage1|Mux28~1                                                                                                                             ; 1       ;
; setDisplay:stage1|Mux28~0                                                                                                                             ; 1       ;
; setOpCodeDisplay:op1|WideOr5~0                                                                                                                        ; 1       ;
; setImmValueDisplay:immDis1|Mux4~1                                                                                                                     ; 1       ;
; setImmValueDisplay:immDis1|Mux4~0                                                                                                                     ; 1       ;
; setDisplay:stage1|Mux29~0                                                                                                                             ; 1       ;
; setOpCodeDisplay:op1|WideOr6~0                                                                                                                        ; 1       ;
; setImmValueDisplay:immDis1|Mux5~0                                                                                                                     ; 1       ;
; setDisplay:stage1|Mux30~0                                                                                                                             ; 1       ;
; setDisplay:stage1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[150]~28                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[150]~27                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[151]~26                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[151]~25                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[152]~24                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[153]~23                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[145]~22                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[145]~21                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[146]~20                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[146]~19                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[147]~18                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[148]~16                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[148]~15                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[140]~14                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[140]~13                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[141]~12                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[143]~11                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[145]~86                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[145]~85                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[146]~84                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[146]~83                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[147]~82                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[148]~81                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[140]~80                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[140]~79                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[141]~78                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[141]~77                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[142]~76                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[143]~75                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[135]~74                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[135]~73                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[136]~72                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[136]~71                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[137]~70                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[138]~69                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[130]~68                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[130]~67                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[131]~66                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[131]~65                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[132]~64                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[133]~63                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[125]~62                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[125]~61                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[126]~60                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[126]~59                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[127]~58                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[128]~56                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[128]~55                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[120]~54                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[120]~53                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[121]~52                    ; 1       ;
; setDisplay:stage1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[123]~51                    ; 1       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~61                     ; 1       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~60                     ; 1       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~59                     ; 1       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~55                     ; 1       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~54                     ; 1       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~53                     ; 1       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~52                     ; 1       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~51                     ; 1       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~50                     ; 1       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~49                     ; 1       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~48                     ; 1       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~47                     ; 1       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~46                     ; 1       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~45                     ; 1       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~44                     ; 1       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~43                     ; 1       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~42                     ; 1       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~41                     ; 1       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~40                     ; 1       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~39                     ; 1       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~38                     ; 1       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~37                     ; 1       ;
; setDisplay:stage1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~36                     ; 1       ;
; setOpCodeDisplay:op1|WideOr7~0                                                                                                                        ; 1       ;
; setImmValueDisplay:immDis1|Mux6~0                                                                                                                     ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[150]~28           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[150]~27           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[151]~26           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[151]~25           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[152]~24           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[153]~23           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[145]~22           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[145]~21           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[146]~20           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[146]~19           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[147]~18           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[148]~16           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[148]~15           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[140]~14           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[140]~13           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[141]~12           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[143]~11           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[145]~86           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[145]~85           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[146]~84           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[146]~83           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[147]~82           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[148]~81           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[140]~80           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[140]~79           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[141]~78           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[141]~77           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[142]~76           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[143]~75           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[135]~74           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[135]~73           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[136]~72           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[136]~71           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[137]~70           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[138]~69           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[130]~68           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[130]~67           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[131]~66           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[131]~65           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[132]~64           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[133]~63           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[125]~62           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[125]~61           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[126]~60           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[126]~59           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[127]~58           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[128]~56           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[128]~55           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[120]~54           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[120]~53           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[121]~52           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[123]~51           ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~61            ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~60            ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~59            ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~55            ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~54            ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~53            ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~52            ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~51            ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~50            ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~49            ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~48            ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~47            ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~46            ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~45            ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~44            ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~43            ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~42            ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~41            ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~40            ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~39            ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~38            ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~37            ; 1       ;
; setImmValueDisplay:immDis1|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~36            ; 1       ;
; setOpCodeDisplay:op1|Decoder0~0                                                                                                                       ; 1       ;
; setOpCodeDisplay:op1|WideOr0~0                                                                                                                        ; 1       ;
; setOpCodeDisplay:op1|display3~1                                                                                                                       ; 1       ;
; setOpCodeDisplay:op1|display3~0                                                                                                                       ; 1       ;
; leds2~7                                                                                                                                               ; 1       ;
; instructionFetcher:comb_195|Equal0~2                                                                                                                  ; 1       ;
; instructionFetcher:comb_195|Equal0~1                                                                                                                  ; 1       ;
; instructionFetcher:comb_195|Equal0~0                                                                                                                  ; 1       ;
; Equal0~2                                                                                                                                              ; 1       ;
; Equal0~1                                                                                                                                              ; 1       ;
; Equal0~0                                                                                                                                              ; 1       ;
; setDisplay:stage1|display0[1]                                                                                                                         ; 1       ;
; leds0~15                                                                                                                                              ; 1       ;
; setImmValueDisplay:immDis1|display0[1]                                                                                                                ; 1       ;
; leds0~14                                                                                                                                              ; 1       ;
; setRegDisplay:regDis2|display0[1]                                                                                                                     ; 1       ;
; setRegDisplay:regDis1|display0[1]                                                                                                                     ; 1       ;
; setDisplay:stage1|display0[2]                                                                                                                         ; 1       ;
; leds0~13                                                                                                                                              ; 1       ;
; setImmValueDisplay:immDis1|display0[2]                                                                                                                ; 1       ;
; leds0~12                                                                                                                                              ; 1       ;
; setOpCodeDisplay:op1|display0[2]                                                                                                                      ; 1       ;
; setRegDisplay:regDis2|display0[2]                                                                                                                     ; 1       ;
; setRegDisplay:regDis1|display0[2]                                                                                                                     ; 1       ;
; setDisplay:stage1|display0[3]                                                                                                                         ; 1       ;
; leds0~11                                                                                                                                              ; 1       ;
; setImmValueDisplay:immDis1|display0[3]                                                                                                                ; 1       ;
; leds0~10                                                                                                                                              ; 1       ;
; setOpCodeDisplay:op1|display0[3]                                                                                                                      ; 1       ;
; setRegDisplay:regDis2|display0[3]                                                                                                                     ; 1       ;
; setRegDisplay:regDis1|display0[3]                                                                                                                     ; 1       ;
; setDisplay:stage1|display0[4]                                                                                                                         ; 1       ;
; leds0~9                                                                                                                                               ; 1       ;
; setImmValueDisplay:immDis1|display0[4]                                                                                                                ; 1       ;
; leds0~8                                                                                                                                               ; 1       ;
; setOpCodeDisplay:op1|display0[4]                                                                                                                      ; 1       ;
; setRegDisplay:regDis2|display0[4]                                                                                                                     ; 1       ;
; setRegDisplay:regDis1|display0[4]                                                                                                                     ; 1       ;
; leds0[5]~7                                                                                                                                            ; 1       ;
; leds0[5]~6                                                                                                                                            ; 1       ;
; setRegDisplay:regDis2|display0[5]                                                                                                                     ; 1       ;
; leds0[5]~5                                                                                                                                            ; 1       ;
; setRegDisplay:regDis1|display0[5]                                                                                                                     ; 1       ;
; setImmValueDisplay:immDis1|display0[5]                                                                                                                ; 1       ;
; leds0[5]~4                                                                                                                                            ; 1       ;
; setDisplay:stage1|display0[5]                                                                                                                         ; 1       ;
; setDisplay:stage1|display0[6]                                                                                                                         ; 1       ;
; leds0~3                                                                                                                                               ; 1       ;
; setImmValueDisplay:immDis1|display0[6]                                                                                                                ; 1       ;
; leds0~2                                                                                                                                               ; 1       ;
; setOpCodeDisplay:op1|display0[6]                                                                                                                      ; 1       ;
; setRegDisplay:regDis2|display0[6]                                                                                                                     ; 1       ;
; setRegDisplay:regDis1|display0[6]                                                                                                                     ; 1       ;
; setDisplay:stage1|display0[7]                                                                                                                         ; 1       ;
; leds0~1                                                                                                                                               ; 1       ;
; setImmValueDisplay:immDis1|display0[7]                                                                                                                ; 1       ;
; leds0~0                                                                                                                                               ; 1       ;
; setOpCodeDisplay:op1|display0[7]                                                                                                                      ; 1       ;
; setRegDisplay:regDis2|display0[7]                                                                                                                     ; 1       ;
; setRegDisplay:regDis1|display0[7]                                                                                                                     ; 1       ;
; setDisplay:stage1|display1[1]                                                                                                                         ; 1       ;
; leds1~6                                                                                                                                               ; 1       ;
; setOpCodeDisplay:op1|display1[1]                                                                                                                      ; 1       ;
; setImmValueDisplay:immDis1|display1[1]                                                                                                                ; 1       ;
; setDisplay:stage1|display1[2]                                                                                                                         ; 1       ;
; leds1~5                                                                                                                                               ; 1       ;
; setOpCodeDisplay:op1|display1[2]                                                                                                                      ; 1       ;
; setImmValueDisplay:immDis1|display1[2]                                                                                                                ; 1       ;
; setDisplay:stage1|display1[3]                                                                                                                         ; 1       ;
; leds1~4                                                                                                                                               ; 1       ;
; setImmValueDisplay:immDis1|display1[3]                                                                                                                ; 1       ;
; setDisplay:stage1|display1[4]                                                                                                                         ; 1       ;
; leds1~3                                                                                                                                               ; 1       ;
; setOpCodeDisplay:op1|display1[4]                                                                                                                      ; 1       ;
; setImmValueDisplay:immDis1|display1[4]                                                                                                                ; 1       ;
; setDisplay:stage1|display1[5]                                                                                                                         ; 1       ;
; leds1~2                                                                                                                                               ; 1       ;
; setOpCodeDisplay:op1|display1[5]                                                                                                                      ; 1       ;
; setImmValueDisplay:immDis1|display1[5]                                                                                                                ; 1       ;
; setDisplay:stage1|display1[6]                                                                                                                         ; 1       ;
; leds1~1                                                                                                                                               ; 1       ;
; setOpCodeDisplay:op1|display1[6]                                                                                                                      ; 1       ;
; setImmValueDisplay:immDis1|display1[6]                                                                                                                ; 1       ;
; setDisplay:stage1|display1[7]                                                                                                                         ; 1       ;
; leds1~0                                                                                                                                               ; 1       ;
; setOpCodeDisplay:op1|display1[7]                                                                                                                      ; 1       ;
; setImmValueDisplay:immDis1|display1[7]                                                                                                                ; 1       ;
; setDisplay:stage1|display2[1]                                                                                                                         ; 1       ;
; leds2~6                                                                                                                                               ; 1       ;
; setOpCodeDisplay:op1|display2[1]                                                                                                                      ; 1       ;
; setImmValueDisplay:immDis1|display2[1]                                                                                                                ; 1       ;
; setDisplay:stage1|display2[2]                                                                                                                         ; 1       ;
; leds2~5                                                                                                                                               ; 1       ;
; setOpCodeDisplay:op1|display2[2]                                                                                                                      ; 1       ;
; setImmValueDisplay:immDis1|display2[2]                                                                                                                ; 1       ;
; setDisplay:stage1|display2[3]                                                                                                                         ; 1       ;
; leds2~4                                                                                                                                               ; 1       ;
; setOpCodeDisplay:op1|display2[3]                                                                                                                      ; 1       ;
; setImmValueDisplay:immDis1|display2[3]                                                                                                                ; 1       ;
; setDisplay:stage1|display2[4]                                                                                                                         ; 1       ;
; leds2~3                                                                                                                                               ; 1       ;
; setOpCodeDisplay:op1|display2[4]                                                                                                                      ; 1       ;
; setImmValueDisplay:immDis1|display2[4]                                                                                                                ; 1       ;
; setDisplay:stage1|display2[5]                                                                                                                         ; 1       ;
; leds2~2                                                                                                                                               ; 1       ;
; setOpCodeDisplay:op1|display2[5]                                                                                                                      ; 1       ;
; setImmValueDisplay:immDis1|display2[5]                                                                                                                ; 1       ;
; setDisplay:stage1|display2[6]                                                                                                                         ; 1       ;
; leds2~1                                                                                                                                               ; 1       ;
; setOpCodeDisplay:op1|display2[6]                                                                                                                      ; 1       ;
; setImmValueDisplay:immDis1|display2[6]                                                                                                                ; 1       ;
; setDisplay:stage1|display2[7]                                                                                                                         ; 1       ;
; leds2~0                                                                                                                                               ; 1       ;
; setOpCodeDisplay:op1|display2[7]                                                                                                                      ; 1       ;
; setImmValueDisplay:immDis1|display2[7]                                                                                                                ; 1       ;
; leds3~4                                                                                                                                               ; 1       ;
; setOpCodeDisplay:op1|display3[1]                                                                                                                      ; 1       ;
; Mux6~0                                                                                                                                                ; 1       ;
; setOpCodeDisplay:op1|display3[5]                                                                                                                      ; 1       ;
; leds3~2                                                                                                                                               ; 1       ;
; setOpCodeDisplay:op1|display3[4]                                                                                                                      ; 1       ;
; leds3~0                                                                                                                                               ; 1       ;
; setOpCodeDisplay:op1|display3[7]                                                                                                                      ; 1       ;
; instructionFetcher:comb_195|LED0                                                                                                                      ; 1       ;
; alu:comb_197|LED9                                                                                                                                     ; 1       ;
; LED4~reg0                                                                                                                                             ; 1       ;
; leds3[1]~reg0                                                                                                                                         ; 1       ;
; leds3[7]~reg0                                                                                                                                         ; 1       ;
; alu:comb_197|reg3[3]~6                                                                                                                                ; 1       ;
; alu:comb_197|reg1[3]~6                                                                                                                                ; 1       ;
; alu:comb_197|reg4[3]~6                                                                                                                                ; 1       ;
; alu:comb_197|reg6[3]~4                                                                                                                                ; 1       ;
; alu:comb_197|reg5[3]~4                                                                                                                                ; 1       ;
; alu:comb_197|reg3[4]~5                                                                                                                                ; 1       ;
; alu:comb_197|reg1[4]~5                                                                                                                                ; 1       ;
; alu:comb_197|reg2[4]~4                                                                                                                                ; 1       ;
; alu:comb_197|reg4[4]~5                                                                                                                                ; 1       ;
; alu:comb_197|reg6[4]~3                                                                                                                                ; 1       ;
; alu:comb_197|reg5[4]~3                                                                                                                                ; 1       ;
; alu:comb_197|reg3[5]~4                                                                                                                                ; 1       ;
; alu:comb_197|reg1[5]~4                                                                                                                                ; 1       ;
; alu:comb_197|reg4[5]~4                                                                                                                                ; 1       ;
; alu:comb_197|reg6[5]~2                                                                                                                                ; 1       ;
; alu:comb_197|reg5[5]~2                                                                                                                                ; 1       ;
; alu:comb_197|reg3[7]~2                                                                                                                                ; 1       ;
; alu:comb_197|reg1[7]~2                                                                                                                                ; 1       ;
; alu:comb_197|reg2[7]~2                                                                                                                                ; 1       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,311 / 47,787 ( 3 % ) ;
; C16 interconnects           ; 3 / 1,804 ( < 1 % )    ;
; C4 interconnects            ; 640 / 31,272 ( 2 % )   ;
; Direct links                ; 273 / 47,787 ( < 1 % ) ;
; Global clocks               ; 2 / 20 ( 10 % )        ;
; Local interconnects         ; 476 / 15,408 ( 3 % )   ;
; R24 interconnects           ; 22 / 1,775 ( 1 % )     ;
; R4 interconnects            ; 752 / 41,310 ( 2 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.33) ; Number of LABs  (Total = 73) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 3                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 2                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 5                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 4                            ;
; 12                                          ; 2                            ;
; 13                                          ; 5                            ;
; 14                                          ; 4                            ;
; 15                                          ; 11                           ;
; 16                                          ; 34                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.18) ; Number of LABs  (Total = 73) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 40                           ;
; 1 Clock enable                     ; 22                           ;
; 1 Sync. clear                      ; 1                            ;
; 1 Sync. load                       ; 8                            ;
; 2 Clock enables                    ; 7                            ;
; 2 Clocks                           ; 8                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.96) ; Number of LABs  (Total = 73) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 3                            ;
; 12                                           ; 3                            ;
; 13                                           ; 4                            ;
; 14                                           ; 11                           ;
; 15                                           ; 10                           ;
; 16                                           ; 3                            ;
; 17                                           ; 3                            ;
; 18                                           ; 7                            ;
; 19                                           ; 3                            ;
; 20                                           ; 6                            ;
; 21                                           ; 3                            ;
; 22                                           ; 4                            ;
; 23                                           ; 3                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.26) ; Number of LABs  (Total = 73) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 2                            ;
; 3                                               ; 4                            ;
; 4                                               ; 2                            ;
; 5                                               ; 3                            ;
; 6                                               ; 6                            ;
; 7                                               ; 8                            ;
; 8                                               ; 10                           ;
; 9                                               ; 8                            ;
; 10                                              ; 12                           ;
; 11                                              ; 6                            ;
; 12                                              ; 4                            ;
; 13                                              ; 2                            ;
; 14                                              ; 3                            ;
; 15                                              ; 0                            ;
; 16                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 16.44) ; Number of LABs  (Total = 73) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 3                            ;
; 5                                            ; 2                            ;
; 6                                            ; 3                            ;
; 7                                            ; 0                            ;
; 8                                            ; 4                            ;
; 9                                            ; 3                            ;
; 10                                           ; 3                            ;
; 11                                           ; 5                            ;
; 12                                           ; 2                            ;
; 13                                           ; 2                            ;
; 14                                           ; 3                            ;
; 15                                           ; 1                            ;
; 16                                           ; 6                            ;
; 17                                           ; 7                            ;
; 18                                           ; 4                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 2                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 2                            ;
; 25                                           ; 2                            ;
; 26                                           ; 3                            ;
; 27                                           ; 0                            ;
; 28                                           ; 3                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 3                            ;
; 32                                           ; 1                            ;
; 33                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 44           ; 0            ; 44           ; 0            ; 0            ; 45        ; 44           ; 0            ; 45        ; 45        ; 0            ; 32           ; 0            ; 0            ; 13           ; 0            ; 32           ; 13           ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 0            ; 45        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 1            ; 45           ; 1            ; 45           ; 45           ; 0         ; 1            ; 45           ; 0         ; 0         ; 45           ; 13           ; 45           ; 45           ; 32           ; 45           ; 13           ; 32           ; 45           ; 45           ; 45           ; 13           ; 45           ; 45           ; 45           ; 45           ; 45           ; 0         ; 45           ; 45           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; leds3[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds3[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds3[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds3[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds3[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds3[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds3[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds2[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds2[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds2[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds2[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds2[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds2[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds2[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds1[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds1[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds1[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds1[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds1[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds1[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds1[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds0[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds0[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds0[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds0[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds0[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds0[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds0[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED4               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED9               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED0               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED8               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; displayButton      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; setButton          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; executeButton      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inputs[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inputs[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inputs[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inputs[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inputs[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inputs[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inputs[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inputs[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clock           ; clock                ; 2.0               ;
; clock           ; instructionDone      ; 1.5               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                     ;
+---------------------------------------------+---------------------------------+-------------------+
; Source Register                             ; Destination Register            ; Delay Added in ns ;
+---------------------------------------------+---------------------------------+-------------------+
; instructionDone                             ; instructionDone                 ; 2.031             ;
; instructionFetcher:comb_195|instruction[4]  ; alu:comb_197|reg4[4]            ; 0.257             ;
; instructionFetcher:comb_195|instruction[7]  ; alu:comb_197|reg4[7]            ; 0.257             ;
; instructionFetcher:comb_195|instruction[15] ; alu:comb_197|reg5[3]            ; 0.257             ;
; instructionFetcher:comb_195|instruction[14] ; alu:comb_197|reg5[3]            ; 0.257             ;
; instructionFetcher:comb_195|instruction[5]  ; alu:comb_197|reg4[5]            ; 0.113             ;
; instructionFetcher:comb_195|instruction[2]  ; alu:comb_197|reg4[2]            ; 0.113             ;
; instructionFetcher:comb_195|instruction[17] ; alu:comb_197|reg5[3]            ; 0.113             ;
; instructionFetcher:comb_195|instruction[16] ; alu:comb_197|reg5[3]            ; 0.087             ;
; instructionFetcher:comb_195|instruction[8]  ; setDisplay:stage1|displayReg[3] ; 0.034             ;
; instructionFetcher:comb_195|instruction[9]  ; setDisplay:stage1|displayReg[3] ; 0.034             ;
+---------------------------------------------+---------------------------------+-------------------+
Note: This table only shows the top 11 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16F484C6 for design "cpu"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 45 total pins
    Info (169086): Pin reset not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node instructionDone 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node instructionDone~1
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 2.5V VCCIO, 1 input, 0 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 2.5V VCCIO pins. 19 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 28 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "LED" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:08
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X21_Y20 to location X30_Y29
Info (170194): Fitter routing operations ending: elapsed time is 00:00:13
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.80 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/Jake/Desktop/cpu-project/output_files/cpu.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 806 megabytes
    Info: Processing ended: Mon May 09 03:46:11 2016
    Info: Elapsed time: 00:00:53
    Info: Total CPU time (on all processors): 00:00:52


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Jake/Desktop/cpu-project/output_files/cpu.fit.smsg.


