# üìúInforma√ß√µes

PONTIF√çCIA UNIVERSISADE CAT√ìLICA DE MINAS GERAIS

Instituto de Ci√™ncias Exatas e Inform√°tica ‚Äì ICEI

Autor : Vin√≠cius Miranda de Ara√∫jo

Mat√©ria : Arquitetura de Computadores I

Ano : 2024

## üìë Estrutura do Documento

- [Circuitos L√≥gicos](#circuitos-l√≥gicos)
  - [Projetos de Circuitos](#projeto-de-circuitos-l√≥gicos)
  - [Codificadores e Decodificadores](#codificadores-e-decodificadores)
    - [C√≥digo BCD](#c√≥digo-bcd)
    - [C√≥digo de Gray](#c√≥digo-de-gray)
  - [Multiplexadores](#multiplexador)
  - [Demultiplexadores](#demultiplexador)
  - [Aplica√ß√µes Aritm√©ticas](#aplica√ß√µes-aritm√©ticas)
    - [Somardor](#somadores)
    - [Subtrator](#subtratores)
  - [Marca√ß√£o de Tempo](#gera√ß√£o-e-controle-de-marca√ß√£o-de-tempo)
    - [Transi√ß√µes de N√≠vel](#transi√ß√µes-de-n√≠veis)
  - [Circuitos Combinacionais](#circuitos-combinacionais)
  - [Circuitos Sequenciais](#circuitos-sequenciais)
  - [Latches e Flip-Flops](#latches-e-flip-flops)
    - [Latches](#latches)
    - [Flip-Flops](#flip-flops)
- [Fim](#fim)

# Circuitos L√≥gicos

## Projeto de Circuitos L√≥gicos

A s√≠ntese de circuitos l√≥gicos pode ser executada em cinco n√≠veis:

| N | N√≠vel       | Atividades                                                                               |
|---|-------------|------------------------------------------------------------------------------------------|
| 1 | Sistema     | - especifica√ß√£o de requisitos - particionamento                                          |
| 2 | Algoritmo   | - especifica√ß√£o de comportamento - concorr√™ncia - complexidade - representa√ß√£o de dados  |
| 3 | Arquitetura | - representa√ß√£o de dados - sinais e controle - paralelismo e pipelining - data paths     |
| 4 | L√≥gico      | - circuitos - otimiza√ß√µes em portas e transistores - mapeamento em bibliotecas           |
| 5 | F√≠sico      | - otimiza√ß√£o l√≥gica - planejamento de layout - fabrica√ß√£o e encapsulamento               |

## Codificadores e Decodificadores

Sequ√™ncias de bits podem ser usadas para codificar valores num√©ricos. Dois c√≥digos bin√°rios t√™m aplica√ß√µes especiais: o
**BCD** (Binary-Coded Decimal) e o de **Gray**.

Decodificadores em geral s√£o circuitos l√≥gicos capazes de ativar uma sa√≠da de acordo com uma sele√ß√£o de sinais de entrada:

- Um decodificador de **n√≠vel alto** ativa uma sa√≠da quando uma das entradas estiver em n√≠vel 1 e as outras em n√≠vel 0.

- Um decodificador de **n√≠vel baixo** ativa uma sa√≠da quando uma das entradas estiver em n√≠vel 0 e as outras em n√≠vel 1

### C√≥digo BCD

O c√≥digo BCD √© basicamente uma forma de codificar valores num√©ricos na base 10 em seus equivalentes
bin√°rios.

      | Decimal | BCD  |
      |---------|------|
      |    0    | 0000 |
      |    1    | 0001 |
      |    2    | 0010 |
      |    3    | 0011 |
      |    4    | 0100 |
      |    5    | 0101 |
      |    6    | 0110 |
      |    7    | 0111 |
      |    8    | 1000 |
      |    9    | 1001 |

- Exemplo:

      Codificar o valor decimal 369 em c√≥digo BCD: 369 = (0011) (0110) (1001).

      Um circuito codificador ‚Äúdecimal-para-BCD‚Äù √© aquele capaz de mapear um conjunto de entradas (0-9) em um outro conjunto
      de  quatro  valores  bin√°rios  (s3s2s1s0),  se  apenas  uma  das  entradas  for acionada.

### C√≥digo de Gray

O c√≥digo de Gray serve para expressar sequ√™ncias bin√°rias nas quais dois valores sucessivos tenham apenas um bit de
diferen√ßa (dist√¢ncia de Hamming = 1). Esse c√≥digo tamb√©m √© conhecido com ‚Äúc√≥digo bin√°rio refletido‚Äú.

      | Decimal | Bin√°rio | Gray |
      |---------|---------|------|
      | 0       | 000     | 000  |
      | 1       | 001     | 001  |
      | 2       | 010     | 011  |
      | 3       | 011     | 010  |
      | 4       | 100     | 110  |
      | 5       | 101     | 111  |
      | 6       | 110     | 101  |
      | 7       | 111     | 100  |

## Multiplexador

Multiplexadores (ou seletores de dados) s√£o circuitos l√≥gicos capazes de atuar como chaves digitais: recebem v√°rias
entradas e selecionam uma delas, em certo instante, e realizam sua transfer√™ncia para a sa√≠da, mediante um c√≥digo de
sele√ß√£o. Podem ser usados para rotear dados, sequenciar opera√ß√µes, realizar convers√µes do tipo paralelo-s√©rie e gerar
tabelas ou formas de ondas.

Multiplexadores  podem  selecionar  mais  sinais  dependendo  do  n√∫mero  de  bits  (tamanho)  da
chave de sele√ß√£o

      if ( selector == 1 )
         output = input_b;
      else
         output = input_a;
      
               selector
                  _|_ 
      input_a ---|0  \
                 |    |--- output
      input_b ---|___/
      
               selector
                   |   ____
                   |  |    |\      ____
                   +--|  1 |-+----|    |
                   |  |____|      | &  |---+   ____ 
      input_a -----|--------------|____|   |__|    |
                   |               ____     __| >=1|--- output
                   +--------------|    |   |  |____|
                                  | &  |---+        
      input_b --------------------|____|

## Demultiplexador

Demultiplexadores  (ou  distribuidores  de  dados)  s√£o  circuitos  capazes  de  receber  um  sinal  de entrada e
distribu√≠-lo  em  uma dentre  v√°rias sa√≠das, segundo um  c√≥digo  de sele√ß√£o. Podem ser  usados para distribuir um mesmo
sinal de ativa√ß√£o ou sequenciamento (clock) para v√°rios circuitos.

      if ( selector == 1 )
         output_1 = input_a;
      else
         output_0 = input_a;

               selector
                  _|_
                 /  0|--- output_0
      nput_a ---|    | 
                 \___|--- output_1 

               selector
                   |   ____
                   |  |    |\      ____
                   +--|  1 |-+----|    |
                   |  |____|      | &  |--- output_0
      input_a --+--|--------------|____|            
                |  |               ____              
                |  +--------------|    |            
                |                 | &  |--- output_1      
                +-----------------|____|

## Aplica√ß√µes Aritm√©ticas

### Somadores

- Somador de 2 bits ( "meia-soma" ou "meio-somador" ou "half-adder" ) :

![Meia Soma](/ACs/images/half_adder.png)

      - Equa√ß√µes caracter√≠sticas :

            Forma completa (ou can√¥nica) :

            s1 = v =     a.b     (v -> "vai-um" )
            s0 = r = a'.b + a.b' (r -> resultado)

            Forma compacta (soma de produtos) :

            s1 = v = SoP (3)
            s0 = r = SoP (1,2)

      - Verilog :

            - Defini√ß√£o por express√£o :

                  module halfAdder ( output carryOut, output sum, input a, input b ); 
                      assign s0 = a ^ b; // a xor b
                      assign s1 = a & b; // a and b 
                  endmodule // halfAdder

            - Defini√ß√£o por portas l√≥gicas ( gates ):

                  module halfAdder ( output carryOut, output sum, input a, input b ); 
                      xor XOR (     sum , a, b ); 
                      and AND ( carryOut, a, b ); 
                  endmodule // halfAdder

- Somador de 3 bits ( "somador completo em cascata" ou "ripple-carry adder" ) :

![Soma Completa](/ACs/images/full_adder.png)

      - Defini√ß√£o por express√£o :

            module fullAdder ( output carryOut, output sum, input a, input b, input carry );
                assign carryOut = (a ^ b) & carry | (a & b);
                assign sum = (a ^ b) ^ carry;
            endmodule // fullAdder

      - Defini√ß√£o por portas l√≥gicas ( gates ) :

            module fullAdder ( output carryOut, output sum, input a, input b, input carry );
                wire w1, w2, w3;
                xor XOR_1 ( w1, a ,  b );
                xor XOR_2 ( sum, w1,  carry );
                and AND_1 ( w2, w1,  carry );
                and AND_2 ( w3, a ,  b );
                and OR__1 ( carryOut, w2, w3 );
            endmodule // fullAdder

            module fullAdder ( output carry, output sum, input a,  input b,  input carry ); 
                wire w1,w2,w3;
                halfAdder HA0 ( w1, w2, a, b );
                halfAdder HA1 ( w3, sum, w2, carry );
                or        OR1 ( carry, w1, w3 );
            endmodule // fullAdder

### Subtratores

- Subtrator de 2 bits ( "meia-diferen√ßa" ou "half-difference" )

![Meio Diferen√ßa](/ACs/images/half_diff.png)

- Subtrator de 3 bits ( "subtrator completo" ou "full-difference" ) :

![Diferen√ßa Completa](/ACs/images/full_diff.png)

## Gera√ß√£o e Controle de Marca√ß√£o de Tempo

### Transi√ß√µes de n√≠veis

```
   borda                borda
 de subida            de descida
 (posedge)            (negedge)
               clock
           .`._______          1 _ n√≠vel l√≥gico alto
          /  |       |`          _ 2/3
         /   |       | '         _ 1/3
   _____/    |       |  \_____ 0 _ n√≠vel l√≥gico baixo
        |    |       |  |
   lag->|    |<-   ->|  |<-lag 
 (atraso)             (atraso)
```

**1. Clock = gerador de sequ√™ncias de altern√¢ncias peri√≥dicas**
```
      __            __
   __|  |    ou    |  |__     = 1 pulso  
   ts+tm =   T    = tm+ts     = 1 per√≠odo (T) [s]
                                tm = tempo de marca√ß√£o    (1)
                                ts = tempo de espa√ßamento (0)   

   frequ√™ncia = 1 / T [Hz]     (inverso do per√≠odo)

      __    __    __ 
   __|  |__|  |__|  |__  ...  = clock (sequ√™ncia de pulsos)
```

**2. Modelo para um gerador de pulsos (Verilog)**

```
      __    __    __ 
   __|  |__|  |__|  |__  ...  = clock (sequ√™ncia de pulsos)
   12+12              =   T   = 24    (per√≠odo)
 
           ^  ^   ^                          evento
           |  |   |__ em tempo de marca√ß√£o @(clock) 
           |  |______ na borda de descida  @(negedge clock) 
           |_________ na borda de subida   @(posedge clock)  
```

**3. Sincroniza√ß√£o de sinais**

```
      ___     ___     ___ 
   __|   |___|   |___|   |__ ... = clock   (sequ√™ncia de pulsos)
      _______               
   __|       |______________ ... = pulso sincronizado com a borda de subida
                                   em Verilog: @ (posedge clock)
          _______           
   ______|       |__________ ... = pulso sincronizado com a borda de descida
                                   em Verilog: @ (negedge clock)
        _______           
   ____|       |____________ ... = pulso sincronizado com per√≠odo de marca√ß√£o
                                   em Verilog: @ (clock)
```

## Circuitos Combinacionais

Um circuito combinacional √© aquele em que a(s) sa√≠da(s) depende(m) de uma combina√ß√£o das entradas.

## Circuitos Sequenciais

Um circuito sequencial, al√©m de uma combina√ß√£o das entradas, depende de uma combina√ß√£o de outras vari√°veis que definem o
estado em que o sistema se encontrava. Isto significa que um sistema dever√° ter mem√≥ria. Para passar ao pr√≥ximo estado,
precisar√° guardar informa√ß√µes sobre o estado atual.

H√° dois tipos de circuitos sequenciais:

  - **Ass√≠ncronos** : em que os estados podem mudar a qualquer instante.
  - **S√≠ncronos**   : em que os estados mudam em instantes bem determinados

As mudan√ßas de estados que ocorrer√£o em instantes determinados ser√£o orientadas por um **sinal de temporiza√ß√£o (clock)**.

Se ocorrerem as transi√ß√µes ocorrerem durante uma **varia√ß√£o de 0 para 1 (‚Üë - borda de subida)**, o sistema ser√° dito de 
n√≠vel alto. 
Caso contr√°rio, durante uma **varia√ß√£o de 1 para 0 (‚Üì - borda de descida)**, o sistema ser√° dito de n√≠vel baixo. 

As especifica√ß√µes de tempo para circuitos sequenciais tamb√©m incluir√£o o tempo para a transi√ß√£o se estabilizar (setup time) 
e o tempo, ap√≥s a transi√ß√£o, em que o sinal deve se mantiver constante (hold time).

## Latches e Flip-Flops

Para entender Latches e Flip-Flops √© necess√°rio, primeiramente, entender como funcionam as m√°quinas de estados : 
[M√°quinas de Estados](/ACs/Resumos/Maquinas_de_Estados.md).

Com o entendimento pr√©vio, pode-se entender a din√¢mica desses componenetes que **servem para armazenar bit** (bit-trap).

### **Latches**  

Dependentes apenas dos sinais das entradas, "preset", "clear" ou composi√ß√£o das sa√≠das (ass√≠ncrono).

- **SR (Set-Reset)** :
```
       ______ 
      |      |
      | S  Q |
      |      |
      | R  Q'|
      |______| 
        Pr Cl 
```

- **D (Data)** :
```
       ______ 
      |      |
      | D  Q |
      |      |
      |    Q'|
      |______|
        Pr Cl 
```

- **T (Toggle)** :
```
       ______ 
      |      |
      | T  Q |
      |      |
      |    Q'|
      |______|
        Pr Cl 
```

- **JK (Jump-Keep)** :
```
       ______ 
      |      |
      | J  Q |
      |      |
      | K  Q'|
      |______|
        Pr Cl 
```

### **Flip-Flops** 

Dependentes do "clock" e da constru√ß√£o, as mudan√ßas ocorrem nas transi√ß√µes de bordas 
(ou de subida ou de descida) (ass√≠ncronos ou s√≠ncronos).

- **SR (Set-Reset)** :
```
Modelo de representa√ß√£o :
           ______ 
          |      |
          | S  Q |
      clk |>     |
          | R  Q'|
          |______|
            Pr Cl 

Tabela caracter√≠stica :

      S  R  Qt+1           

      0  0  Qt   - "hold"   - manter o sinal anterior (Qt+1=Qt)  
      0  1  0    - "reset"  - levar para n√≠vel baixo  ( Q = 0 )
      1  0  1    - "set"    - levar para n√≠vel alto   ( Q = 1 )
      1  1  -    - "undefined"/"unused" (EVITAR !!!)  

Mapa de Veitch-Karnaugh :

               Qt+1
      SR \ Qt  0  1
      00       0  1  
      01       0  0
      11       x  x  <- considerando x=1 para simplificar
      10       1  1

      SoP = (1,4,5,6,7)
          = G1(4,5,6,7) + G2(1,5)
          = S           + R'.Qt

Equa√ß√£o caracter√≠stica (S.R=0) :

      Q    = S + R'.Q     
       t+1           t

Diagrama de estados :

             S R           
             1 0           
            _____          
      __   |     |   __     
 S R |  \  |     v  /  | S R
 0 0 |   > 0     1 <   | 0 0
 0 1 |__/  ^     |  \__| 1 0   
           |_____|         
             0 1           
             S R           

Tabela de transi√ß√µes :  

      Q -> Q     S R
       t    t+1     

      0    0     0 X    (00="hold", 01="reset")
      0    1     1 0    (10="set"             )
      1    0     0 1    (01="reset"           )
      1    1     X 0    (00="hold", 10="set"  )
```

- **D (Data)**
```
Modelo de representa√ß√£o :
           ______ 
          |      |
          | D  Q |
      clk |>     |
          |    Q'|
          |______| 
            Pr Cl 

Tabela caracter√≠stica :

      D     Qt+1   

      0     0    - "reset"   ( Q = 0 )
      1     1    - "set"     ( Q = 1 )

Mapa de Veitch-Karnaugh :

              Qt+1
      D \ Qt  0  1
      0       0  0
      1       1  1

      SoP (2,3) = D.Qt'+D.Qt 
                = D.(Qt'+Qt) = D.1 = D

Equa√ß√£o caracter√≠stica :

      Q    = D            
       t+1  

Diagrama de estados :

              D
              1  
            _____      
      __   |     |   __ 
   D |  \  |     v  /  | D
   0 |   > 0     1 <   | 1
     |__/  ^     |  \__|
           |_____|     
              0
              D
              
Tabela de transi√ß√µes :

      Q -> Q     D
       t    t+1 

      0    0     0
      0    1     1
      1    0     0
      1    1     1
```

- **T (Toggle)**
```

Modelo de representa√ß√£o :

           ______ 
          |      |
          | T  Q |
      clk |>     |
          |    Q'|
          |______|
            Pr Cl 

Tabela caracter√≠stica :

      T     Qt+1              

      0     Qt   - "hold"    ( Qt+1 = Qt  ) 
      1     Qt'  - "toggle"  ( Qt+1 = Qt' )  

Mapa de Veitch-Karnaugh   :

               Qt+1
      T  \ Qt  0  1
      0        0  1  
      1        1  0
                             SoP (1,2) = T'.Qt + T.Qt' = T ^ Qt 

Equa√ß√£o caracter√≠stica :

      Q    = T xor Q
       t+1          t

Diagrama de estados :

              T
              1  
            _____      
      __   |     |   __ 
   T |  \  |     v  /  | T
   0 |   > 0     1 <   | 0
     |__/  ^     |  \__|
           |_____|     

              1
              T

Tabela de transi√ß√µes :

      Q -> Q     T
       t    t+1 

      0    0     0
      0    1     1
      1    0     1
      1    1     0
```

- **JK (Jump-Keep)**
```
Modelo de representa√ß√£o :

           ______ 
          |      |
          | J  Q |
      clk |>     |
          | K  Q'|
          |______|
            Pr Cl 

Tabela caracter√≠stica :

      J  K  Qt+1    

      0  0  Qt   - "hold"    ( manter ) 
      0  1  0    - "reset"   ( Q = 0  ) 
      1  0  1    - "set"     ( Q = 1  ) 
      1  1  Qt'  - "toggle"  (alternar)

Mapa de Veitch-Karnaugh :

               Qt+1
      JK \ Qt  0  1
      00       0  1
      01       0  0
      11       1  0
      10       1  1

      SoP (1,4,5,6) = G1(4,6) + G2(1,5)
                    = J.Qt'   + K'.Qt

Equa√ß√£o caracter√≠stica :

      Q    = J.Q' + K'.Q  
       t+1      t       t
       
Diagrama de estados :

             J=1           
                          
             J K           
             1 0           
             1 1           
 J=0        _____        K=0   
      __   |     |   __     
 J K |  \  |     v  /  | J K
 0 0 |   > 0     1 <   | 0 0
 0 1 |__/  ^     |  \__| 1 0
           |_____|         

             1 1           
             0 1           
             J K           
                          
             K=1           

Diagrama de estados (simplificado) :

             J=1        
            _____          
      __   |     |   __     
     |  \  |     v  /  |  
 J=0 |   > 0     1 <   | K=0
     |__/  ^     |  \__| 
           |_____|         
                     
             K=1           

Tabela de transi√ß√µes :

      Q -> Q     J K
       t    t+1 

      0    0     0 X    (00="hold" , 01="reset" )
      0    1     1 X    (10="set"  , 11="toggle")
      1    0     X 1    (01="reset", 11="toggle")
      1    1     X 0    (00="hold" , 10="set"   )
```

# Fim
