# Parqueadero Vertical Automatizado en VHDL

## Introducci√≥n

Este proyecto presenta el dise√±o e implementaci√≥n de un sistema de parqueadero vertical totalmente automatizado, controlado por una FPGA utilizando VHDL. El sistema gestiona el almacenamiento de hasta 6 veh√≠culos, optimizando el espacio y ofreciendo una interfaz de usuario simple basada en un teclado matricial. Incluye control preciso de motores, gesti√≥n individual del tiempo de estacionamiento, c√°lculo de tarifas y retroalimentaci√≥n visual mediante 4 displays de 7 segmentos.

***

## Arquitectura del Sistema üèóÔ∏è

El dise√±o se basa en una **arquitectura estrictamente modular**, dividiendo el sistema en componentes l√≥gicos con responsabilidades claras y bien definidas. Esta estructura facilita la comprensi√≥n, el mantenimiento y futuras expansiones.

* **`top_level.vhd`:** Act√∫a como la entidad principal, puramente estructural, encargada de instanciar y conectar todos los subm√≥dulos.
* **M√≥dulos Funcionales (`/src`):** Encapsulan tareas completas como la l√≥gica de control principal (`parking_fsm`), el manejo de actuadores (`stepper_control`, `servo_control`, `siren_control`), la interfaz de usuario (`keypad_manager`, `display_manager`) y la gesti√≥n del tiempo (`parking_timer`).
* **Librer√≠a B√°sica (`/src/lib_basic`):** Contiene componentes gen√©ricos y reutilizables (`tick_generator`, decodificadores 7-segmentos, `pwm_generator`, etc.), que forman los bloques de construcci√≥n fundamentales.

Esta separaci√≥n promueve la **escalabilidad**; por ejemplo, ajustar el n√∫mero de espacios o la velocidad del motor implicar√≠a modificar par√°metros o m√≥dulos espec√≠ficos sin alterar el resto del sistema.

***

## Gesti√≥n de Sensores y Actuadores ‚öôÔ∏è

La integraci√≥n y **calibraci√≥n precisa** de sensores y actuadores garantizan un funcionamiento fiable y exacto:

* **Sensor de Homing:** Se utiliza un acondicionador de se√±al (`button_conditioner`) para asegurar una detecci√≥n limpia del "Piso 0", permitiendo al `stepper_control` detenerse en la posici√≥n correcta.
* **Motor a Pasos:** El control se realiza mediante comandos claros (`enable`, `dir`) desde la FSM principal. La velocidad de operaci√≥n (`STEP_PERIOD_CYCLES`) ha sido **calibrada experimentalmente** para optimizar el balance entre rapidez y fiabilidad, asegurando el posicionamiento exacto en cada nivel.
* **Servomotor:** El `servo_control` implementa una secuencia temporizada precisa para la apertura y cierre de la barrera, utilizando un `pwm_generator` para alcanzar los √°ngulos correctos (0¬∞ y 90¬∞) de forma consistente.

***

## Documentaci√≥n üìö

El proyecto est√° **ampliamente documentado** para facilitar su comprensi√≥n y mantenimiento:

* **Comentarios en C√≥digo:** Cada entidad VHDL incluye un encabezado descriptivo. Se han a√±adido comentarios internos en puntos clave para clarificar la l√≥gica de se√±ales, variables y procesos complejos.
* **Diagrama de Bloques:** Se proporciona un diagrama visual (`/doc/diagrama_bloques.png`) que ilustra la arquitectura modular y las interconexiones entre los componentes, reflejando fielmente la estructura del c√≥digo VHDL.

***

## Calidad del C√≥digo ‚ú®

Se ha puesto √©nfasis en la **calidad, estructura y reutilizaci√≥n** del c√≥digo VHDL:

* **Estructura Clara:** La divisi√≥n en m√≥dulos funcionales y una librer√≠a b√°sica (`lib_basic`) resulta en un c√≥digo organizado y f√°cil de seguir.
* **Reutilizaci√≥n:** Componentes como `tick_generator`, los decodificadores 7-segmentos y `pwm_generator` son gen√©ricos y aplicables a otros proyectos. Los m√≥dulos funcionales tambi√©n encapsulan l√≥gicas complejas de forma reutilizable.
* **Limpieza:** Se mantiene un estilo de codificaci√≥n consistente, con nombres descriptivos y priorizando la l√≥gica s√≠ncrona, adecuada para la s√≠ntesis en FPGAs.

***

## Creatividad, Valor Agregado e Interrelaci√≥n üí°

El proyecto va m√°s all√° de los requisitos b√°sicos, incorporando **funcionalidades adicionales** y demostrando una **gesti√≥n inteligente de la interacci√≥n** entre componentes:

* **Valor Agregado:** Se implement√≥ el **c√°lculo y visualizaci√≥n autom√°tica del costo** del estacionamiento. Al solicitar el veh√≠culo, el sistema no solo pausa el tiempo, sino que calcula el monto a pagar seg√∫n una tarifa predefinida y lo muestra al usuario.
* **Interrelaci√≥n Inteligente:** La FSM principal (`parking_fsm`) coordina activamente los subsistemas. Por ejemplo, la l√≥gica implementada **evita que el usuario pueda activar la barrera (servo) o la sirena si el servo ya est√° en movimiento**, gestionando as√≠ la concurrencia y previniendo comportamientos indeseados.

***

## Identificaci√≥n de Consecuencias ü§î

Las decisiones clave de dise√±o se tomaron **analizando sus efectos t√©cnicos y pr√°cticos**:

* **Arquitectura FSM:** Se eligi√≥ una M√°quina de Estados Finitos para el control central por su robustez en la gesti√≥n de modos operativos complejos y la prevenci√≥n de estados inconsistentes.
* **Modularidad Profunda:** Facilita la depuraci√≥n individual de componentes y la escalabilidad futura, aunque implique un mayor n√∫mero de archivos.
* **Velocidad del Motor:** La calibraci√≥n del `STEP_PERIOD_CYCLES` consider√≥ el impacto t√©cnico (p√©rdida de pasos) y pr√°ctico (funcionamiento err√°tico vs. eficiencia) para encontrar un punto √≥ptimo.

***

## Colaboraci√≥n y Roles ü§ù [Asumido para el ejemplo]

El desarrollo se realiz√≥ de forma colaborativa, aprovechando la estructura modular para **definir roles claros y facilitar el trabajo en paralelo** utilizando un sistema de control de versiones (GitHub). Las contribuciones de cada miembro del equipo est√°n documentadas a trav√©s del historial de commits.

***

## Prototipado y Simulaci√≥n üíª

La **validaci√≥n funcional** se realiz√≥ mediante simulaci√≥n exhaustiva y pruebas en el prototipo f√≠sico:

* **Simulaci√≥n Detallada:** Cada m√≥dulo cuenta con un testbench individual (`/sim/tb_modules`) para verificaci√≥n aislada. Un testbench global (`/sim/tb_top_level.vhd`) valida la interacci√≥n del sistema completo.
* **Optimizaci√≥n para Hardware:** El c√≥digo est√° escrito utilizando construcciones VHDL sintetizables y sigue las mejores pr√°cticas para implementaci√≥n en FPGAs.

***

## An√°lisis de Resultados üìä

El proyecto valida la viabilidad de implementar sistemas de control embebido complejos **directamente en hardware**, aprovechando el paralelismo inherente de las FPGAs para gestionar m√∫ltiples tareas concurrentes (control de motores, temporizaci√≥n, interfaz de usuario) de manera eficiente.

**Propuestas de Mejora:** Se identifican posibles extensiones como la integraci√≥n de sensores de presencia, la adici√≥n de interfaces de comunicaci√≥n (UART) o la implementaci√≥n de t√©cnicas de control de motor m√°s avanzadas (micro-stepping).

***

## Maqueta y Montaje üõ†Ô∏è

Se construy√≥ una **maqueta f√≠sica funcional, limpia y bien ensamblada** que representa el sistema real:

* **Ensamblaje Profesional:** La estructura es estable y est√©ticamente cuidada.
* **Cableado Organizado:** Se utilizaron t√©cnicas de gesti√≥n de cables (canaletas, sujetacables, cables a medida) y etiquetado claro para facilitar la depuraci√≥n y presentar un aspecto ordenado.
* **Funcionalidad Completa:** Todos los componentes hardware (motores, sensores, teclado, displays) est√°n operativos y responden correctamente al control de la FPGA, demostrando la correcta implementaci√≥n del dise√±o VHDL.
