# Projet : Simulateur pour l'Architecture üè≥Ô∏è‚Äçüåà LGBT+ (Ternaire Base 24, 24t/16MTr)
# Fichier : SPRINT.md

**Objectif G√©n√©ral :** D√©velopper un simulateur fonctionnel en Rust pour l'architecture LGBT+ d√©finie (Phases 1-3), capable de charger et d'ex√©cuter du code machine, ainsi qu'un assembleur basique pour g√©n√©rer ce code.

**M√©thodologie :** D√©veloppement It√©ratif par Sprints, avec assistance potentielle via AIDEX (AI-Driven Engineering eXperience). Chaque sprint vise un objectif sp√©cifique et produit un r√©sultat testable.

---

## Sprint 0 : Fondations et Configuration (Termin√©)

*   **Objectif :** Mettre en place l'environnement de d√©veloppement, d√©finir les types de donn√©es fondamentaux.
*   **T√¢ches Cl√©s :**
    *   ‚úÖ Initialiser le projet Rust avec `cargo new`.
    *   ‚úÖ Mettre en place le versionnage avec `git`.
    *   ‚úÖ D√©finir les types `Trit`, `Tryte`, `Word` (24 trits), `Address` (16 trits) dans `src/core/types.rs`.
    *   ‚úÖ D√©finir les √©tats sp√©ciaux (`UNDEF`, `NULL`, `NaN`) dans `Tryte`.
    *   ‚úÖ Assurer la compilation initiale et la visibilit√© des types (`pub`).
    *   ‚úÖ Cr√©er le module `core` et configurer `src/core/mod.rs`.
    *   ‚úÖ Ajouter des tests unitaires de base pour les conversions `Trit`/`Tryte`.
*   **Definition of Done (DoD) :** Le projet compile. Les types de base sont d√©finis et accessibles. Les tests unitaires pour les types passent.
*   **Int√©gration AIDEX :** Assistance pour la syntaxe Rust, suggestions de design pour les enums/structs, g√©n√©ration de code boilerplate pour les tests.

---

## Sprint 1 : Sous-syst√®me M√©moire (Termin√©)

*   **Objectif :** Impl√©menter la m√©moire principale simul√©e (16 MTrytes) avec des acc√®s s√ªrs.
*   **T√¢ches Cl√©s :**
    *   ‚úÖ Cr√©er le module `memory` (`src/memory.rs`).
    *   ‚úÖ D√©finir `enum MemoryError { OutOfBounds, Misaligned }`.
    *   ‚úÖ Impl√©menter `struct Memory { trytes: Vec<Tryte> }`.
    *   ‚úÖ Impl√©menter `Memory::new()` et `Memory::with_size()` (initialisation √† `Tryte::Undefined`).
    *   ‚úÖ Impl√©menter `Memory::size()`.
    *   ‚úÖ Impl√©menter `read_tryte` and `write_tryte` avec v√©rification des limites (`Result`).
    *   ‚úÖ Impl√©menter `read_word` et `write_word` (pour mots 24t / 8 trytes) avec v√©rification des limites ET de l'alignement (adresses multiples de 8). G√©rer l'endianness (Little-Endian).
    *   ‚úÖ √âcrire des tests unitaires exhaustifs pour toutes les fonctions de `Memory`, couvrant les cas nominaux, les erreurs (limites, alignement) et l'endianness.
*   **Definition of Done (DoD) :** Le module `memory` compile. Toutes les fonctions d'acc√®s m√©moire sont impl√©ment√©es et passent les tests unitaires. Le `main.rs` peut cr√©er et interagir basiquement avec la m√©moire.
*   **Int√©gration AIDEX :** Aide √† l'impl√©mentation de la logique d'alignement et de gestion des limites, suggestions pour des cas de test m√©moire.

---

## Sprint 2 : √âtat du Processeur (Registres) (Termin√©)

*   **Objectif :** D√©finir et impl√©menter les structures repr√©sentant l'√©tat interne du CPU.
*   **T√¢ches Cl√©s :**
    *   ‚úÖ Cr√©er le module `cpu` (`src/cpu/mod.rs`).
    *   ‚úÖ Cr√©er `src/cpu/registers.rs`.
    *   ‚úÖ D√©finir `struct Flags { zf: bool, sf: bool, xf: bool }` (ou √©quivalent ternaire).
    *   ‚úÖ D√©finir `enum Register { R0, ..., R7 }` avec des m√©thodes de conversion vers/depuis `usize`.
    *   ‚úÖ D√©finir `enum RegisterError { InvalidIndex }`.
    *   ‚úÖ D√©finir `struct ProcessorState { gpr: [Word; 8], pc: Word, sp: Word, fr: Flags }`.
    *   ‚úÖ Impl√©menter `ProcessorState::new()` avec des valeurs d'initialisation par d√©faut (ex: PC=0, SP=MAX_ADDRESS, GPR=Undefined, Flags=0).
    *   ‚úÖ Impl√©menter les m√©thodes `read_gpr`, `write_gpr`, `read_pc`, `write_pc`, `read_sp`, `write_sp`, `read_flags`, `write_flags` sur `ProcessorState`, retournant des `Result` si applicable.
    *   ‚úÖ √âcrire des tests unitaires pour v√©rifier l'initialisation et l'acc√®s aux registres.
*   **Definition of Done (DoD) :** Le module `cpu::registers` compile. La structure `ProcessorState` peut √™tre cr√©√©e et ses composants (GPR, PC, SP, FR) peuvent √™tre lus et √©crits via les m√©thodes d√©finies. Les tests unitaires passent.
*   **Int√©gration AIDEX :** G√©n√©ration de code pour les m√©thodes d'acc√®s aux registres, suggestions pour la repr√©sentation des `Flags`.

---

## Sprint 3 : ALU - Op√©rations Logiques & Pr√©paration Arithm√©tique (Termin√©)

*   **Objectif :** Impl√©menter les op√©rations logiques de l'ALU et l'additionneur 1-trit.
*   **T√¢ches Cl√©s :**
    *   ‚úÖ Cr√©er `src/alu.rs`.
    *   ‚úÖ Impl√©menter les op√©rations logiques sur `Word` (24 trits) :
        *   ‚úÖ `trit_inv_word(a: Word) -> Word`
        *   ‚úÖ `trit_min_word(a: Word, b: Word) -> Word`
        *   ‚úÖ `trit_max_word(a: Word, b: Word) -> Word`
    *   ‚úÖ Impl√©menter l'additionneur complet 1-trit : `ternary_full_adder(a: Trit, b: Trit, cin: Trit) -> (Trit, Trit)` (sum, cout).
    *   ‚úÖ √âcrire des tests unitaires **exhaustifs** pour ces fonctions logiques et le TFA. Tester avec divers motifs de trits et √©tats sp√©ciaux (propagation).
*   **Definition of Done (DoD) :** Les fonctions logiques de l'ALU et le TFA sont impl√©ment√©s et passent tous les tests unitaires.
*   **Int√©gration AIDEX :** Aide √† l'impl√©mentation de la logique trit-√†-trit sur les mots, g√©n√©ration de cas de test pour le TFA et les op√©rations logiques.

---

## Sprint 4 : ALU - Op√©rations Arithm√©tiques (24 Trits) (Termin√©)

*   **Objectif :** Impl√©menter l'addition et la soustraction 24 trits.
*   **T√¢ches Cl√©s :**
    *   ‚úÖ Impl√©menter l'additionneur 24 trits (ex: ripple carry) en utilisant le TFA :
        *   ‚úÖ `add_24_trits(a: Word, b: Word, cin: Trit) -> (Word, Trit, Flags)` (result, cout, flags Z/S/X/O).
        *   ‚úÖ G√©rer la propagation des √©tats sp√©ciaux (`NaN`, `NULL`, `UNDEF`) selon les r√®gles d√©finies.
        *   ‚úÖ Calculer correctement les flags ZF, SF, XF, CF (cout), OF (overflow sign√©).
    *   ‚úÖ Impl√©menter la soustraction 24 trits :
        *   ‚úÖ `sub_24_trits(a: Word, b: Word, bin: Trit) -> (Word, Trit, Flags)` (result, bout, flags Z/S/X/O) en utilisant `add_24_trits` et `trit_inv_word`.
    *   ‚úÖ Impl√©menter la comparaison :
        *   ‚úÖ `compare_24_trits(a: Word, b: Word) -> Flags` (effectue une soustraction interne, retourne les flags).
    *   ‚úÖ √âcrire des tests unitaires **tr√®s intensifs** pour ADD, SUB, CMP. Couvrir les cas simples, les retenues/emprunts, les limites (max/min), l'overflow, et la gestion des √©tats sp√©ciaux. V√©rifier la correction de tous les flags.
*   **Definition of Done (DoD) :** Les fonctions ADD, SUB, CMP 24 trits sont impl√©ment√©es et passent tous les tests unitaires. La gestion des flags et des √©tats sp√©ciaux est correcte.
*   **Int√©gration AIDEX :** Suggestions pour l'impl√©mentation de l'additionneur N-trits, aide √† la logique de d√©tection d'overflow ternaire, g√©n√©ration de nombreux cas de test arithm√©tiques.

---

## Sprint 5 : ISA - Formalisation et D√©codeur (Termin√©)

*   **Objectif :** Finaliser la d√©finition de l'ISA 12 trits et impl√©menter le d√©codeur d'instructions.
*   **T√¢ches Cl√©s :**
    *   ‚úÖ Cr√©er `src/cpu/isa.rs`.
    *   ‚úÖ Documenter pr√©cis√©ment les formats d'instruction (R, I, S, B, U, J) sur 12 trits.
    *   ‚úÖ Attribuer des valeurs ternaires sp√©cifiques aux OpCodes, Funcs, Conds.
    *   ‚úÖ D√©finir les `enum` Rust `Register`, `AluOp`, `Cond`, `Instruction`.
    *   ‚úÖ Cr√©er `src/cpu/decode.rs`.
    *   ‚úÖ Impl√©menter la fonction `decode(instr_bits: [Trit; 12]) -> Result<Instruction, DecodeError>`. Utiliser des conversions pour extraire les champs et construire l'`Instruction`.
    *   ‚úÖ D√©finir `enum DecodeError { InvalidOpcode, InvalidFormat, InvalidRegister, InvalidAluOp, InvalidCondition, InvalidInstruction }`.
    *   ‚úÖ √âcrire des tests unitaires pour `decode`, en lui fournissant des s√©quences de 12 trits connues et en v√©rifiant que la bonne `Instruction` est produite. Tester les cas d'erreur.
*   **Definition of Done (DoD) :** L'ISA est document√©e. Les enums `Instruction`, etc. sont d√©finis. La fonction `decode` est impl√©ment√©e et passe les tests unitaires pour les instructions d√©finies.
*   **Int√©gration AIDEX :** Aide √† la conception des formats ternaires, g√©n√©ration du code boilerplate pour les enums et la fonction `decode` (structure de `match`), suggestions de tests pour le d√©codeur.

---

## Sprint 6 : CPU Core - Cycle Fetch & Ex√©cution (Base) (Termin√©)

*   **Objectif :** Mettre en place la boucle principale Fetch-Decode-Execute et ex√©cuter quelques instructions tr√®s simples.
*   **T√¢ches Cl√©s :**
    *   ‚úÖ Cr√©er `src/cpu/mod.rs` et `src/cpu/execute_core.rs`.
    *   ‚úÖ D√©finir `struct Cpu { state: ProcessorState, memory: Memory, halted: bool }`.
    *   ‚úÖ Impl√©menter la fonction `Cpu::fetch() -> Result<[Trit; 12], FetchError>` (lit 4 trytes √† `state.pc`, g√®re erreurs m√©moire).
    *   ‚úÖ Impl√©menter la fonction principale `Cpu::step()` :
        1.  ‚úÖ Appelle `fetch()`.
        2.  ‚úÖ Appelle `decode()` sur les trits r√©cup√©r√©s.
        3.  ‚úÖ Appelle `execute()` (voir t√¢che suivante) sur l'instruction d√©cod√©e.
        4.  ‚úÖ Met √† jour `state.pc` (typiquement `pc + 4`, sauf si modifi√© par `execute`).
    *   ‚úÖ Impl√©menter une premi√®re version de `Cpu::execute(instr: Instruction) -> Result<(), ExecuteError>` avec un `match` sur `instr` :
        *   ‚úÖ Impl√©menter **uniquement** les cas pour `Instruction::Nop` et `Instruction::Halt`.
        *   ‚úÖ Les autres branches retournent une erreur `ExecuteError::Unimplemented`.
    *   ‚úÖ Ajouter une boucle `run()` dans `main.rs` ou `Cpu` qui appelle `step()` jusqu'√† `Halt` ou erreur.
    *   ‚úÖ Pr√©parer un petit programme machine (s√©quence de trits/trytes) contenant `NOP` et `HALT` √† charger manuellement dans la m√©moire pour tester (impl√©ment√© dans `src/bin/test_cpu.rs`).
*   **Definition of Done (DoD) :** Le simulateur peut charger un code machine minimal, ex√©cuter `NOP` (sans rien faire sauf incr√©menter PC) et s'arr√™ter correctement sur `HALT`.
*   **Int√©gration AIDEX :** G√©n√©ration de la structure de la boucle `step()`, du `match` pour `execute()`.

---

## Sprint 7 : Instructions Load/Store (Termin√©)

*   **Objectif :** Impl√©menter les instructions de chargement et stockage m√©moire (Format I et S).
*   **T√¢ches Cl√©s :**
    *   ‚úÖ Impl√©menter l'ex√©cution pour `LOADW Rd, imm(Rs1)` (chargement d'un mot de 24 trits).
        *   ‚úÖ V√©rifier l'alignement de l'adresse (multiple de 8).
        *   ‚úÖ G√©rer les erreurs d'acc√®s m√©moire (OutOfBounds, Misaligned).
        *   ‚úÖ Utiliser le mode d'adressage Base+Offset : `Rd <- Mem[Rs1 + SignExtend(imm)]`.
    *   ‚úÖ Impl√©menter l'ex√©cution pour `STOREW Rs1, Src, offset` (stockage d'un mot de 24 trits).
        *   ‚úÖ V√©rifier l'alignement de l'adresse (multiple de 8).
        *   ‚úÖ G√©rer les erreurs d'acc√®s m√©moire.
        *   ‚úÖ Utiliser le mode d'adressage Base+Offset : `Mem[Rs1 + SignExtend(offset)] <- Src`.
    *   ‚úÖ Impl√©menter l'ex√©cution pour `LOADT Rd, imm(Rs1)` (chargement d'un tryte avec extension de signe).
        *   ‚úÖ Charger un seul tryte et √©tendre son signe sur 24 trits.
    *   ‚úÖ Impl√©menter l'ex√©cution pour `LOADTU Rd, imm(Rs1)` (chargement d'un tryte sans extension de signe).
        *   ‚úÖ Charger un seul tryte et √©tendre avec des z√©ros.
    *   ‚úÖ Impl√©menter l'ex√©cution pour `STORET Rs1, Src, offset` (stockage d'un tryte).
        *   ‚úÖ Stocker uniquement le tryte de poids faible du registre source.
    *   ‚úÖ Impl√©menter l'ex√©cution pour `LUI Rd, imm` (Load Upper Immediate).
        *   ‚úÖ Placer l'imm√©diat dans les trits sup√©rieurs du registre destination.
    *   ‚úÖ G√©rer correctement les interactions avec `Memory` et `ProcessorState`.
    *   ‚úÖ √âcrire des tests unitaires pour chaque instruction, couvrant les cas normaux et les cas d'erreur.
    *   ‚úÖ Cr√©er des programmes machine d√©di√©s pour tester ces instructions (impl√©ment√© dans `src/bin/test_load_store.rs`).
*   **Definition of Done (DoD) :** Les instructions de chargement et stockage sont impl√©ment√©es et passent tous les tests unitaires. Des programmes de test simples peuvent √™tre ex√©cut√©s correctement.
*   **Int√©gration AIDEX :** Aide √† l'impl√©mentation de la logique d'ex√©cution pour les instructions de chargement/stockage, g√©n√©ration de programmes de test.

---

## Sprint 8 : Instructions ALU (Termin√©)

*   **Objectif :** Impl√©menter les instructions arithm√©tiques et logiques (Formats R et I).
*   **T√¢ches Cl√©s :**
    *   ‚úÖ Impl√©menter les instructions de format R (registre-registre) :
        *   ‚úÖ `ADD Rd, Rs1, Rs2` : `Rd <- Rs1 + Rs2` (Addition 24t).
        *   ‚úÖ `SUB Rd, Rs1, Rs2` : `Rd <- Rs1 - Rs2` (Soustraction 24t).
        *   ‚úÖ `MIN Rd, Rs1, Rs2` : `Rd <- TRIT_MIN(Rs1, Rs2)` (Logique trit-√†-trit).
        *   ‚úÖ `MAX Rd, Rs1, Rs2` : `Rd <- TRIT_MAX(Rs1, Rs2)` (Logique trit-√†-trit).
        *   ‚úÖ `INV Rd, Rs1` : `Rd <- TRIT_INV(Rs1)` (Logique trit-√†-trit).
        *   ‚úÖ `SLT Rd, Rs1, Rs2` : `Rd <- (Rs1 < Rs2) ? 1 : 0` (Set if Less Than, sign√©).
        *   ‚úÖ `CMP Rs1, Rs2` : Met √† jour FR sans √©crire dans Rd.
    *   ‚úÖ Impl√©menter les instructions de format I (registre-imm√©diat) :
        *   ‚úÖ `ADDI Rd, Rs1, imm` : `Rd <- Rs1 + SignExtend(imm)`.
        *   ‚úÖ `SUBI Rd, Rs1, imm` : `Rd <- Rs1 - SignExtend(imm)`.
        *   ‚úÖ `MINI Rd, Rs1, imm` : `Rd <- TRIT_MIN(Rs1, SignExtend(imm))`.
        *   ‚úÖ `MAXI Rd, Rs1, imm` : `Rd <- TRIT_MAX(Rs1, SignExtend(imm))`.
        *   ‚úÖ `SLTI Rd, Rs1, imm` : `Rd <- (Rs1 < SignExtend(imm)) ? 1 : 0`.
    *   ‚úÖ Appeler correctement les fonctions de l'ALU (`add_24_trits`, `sub_24_trits`, etc.).
    *   ‚úÖ Mettre √† jour les flags (ZF, SF, XF) apr√®s chaque op√©ration.
    *   ‚úÖ G√©rer correctement la propagation des √©tats sp√©ciaux (`NaN`, `NULL`, `UNDEF`).
    *   ‚úÖ √âcrire des tests unitaires pour chaque instruction, couvrant les cas normaux, limites et sp√©ciaux.
    *   ‚úÖ Cr√©er des programmes machine d√©di√©s pour tester ces instructions.
*   **Definition of Done (DoD) :** Les instructions ALU sont impl√©ment√©es et passent tous les tests unitaires. Des programmes de test simples peuvent √™tre ex√©cut√©s correctement.
*   **Int√©gration AIDEX :** Aide √† l'impl√©mentation de la logique d'ex√©cution pour les instructions ALU, g√©n√©ration de programmes de test.

---

## Sprint 9 : Instructions de Contr√¥le de Flux (En cours)

*   **Objectif :** Impl√©menter les instructions de saut et de branchement (Formats J et B).
*   **T√¢ches Cl√©s :**
    *   ‚úÖ Impl√©menter les instructions de saut inconditionnel (Format J) :
        *   ‚úÖ `JAL Rd, offset` : `Rd <- PC + 4; PC <- PC + SignExtend(offset) * 4`.
            *   ‚úÖ Saut relatif au PC avec stockage de l'adresse de retour.
            *   ‚úÖ Si `Rd = R0`, le retour n'est pas stock√© (simple JMP).
    *   ‚úÖ Impl√©menter les instructions de saut indirect :
        *   ‚úÖ `JALR Rd, imm(Rs1)` : `temp <- PC + 4; PC <- (Rs1 + SignExtend(imm)) & ~1; Rd <- temp`.
            *   ‚úÖ Saut √† une adresse calcul√©e √† partir d'un registre.
            *   ‚úÖ L'adresse cible doit √™tre align√©e.
    *   ‚è≥ Impl√©menter les instructions de branchement conditionnel (Format B) :
        *   ‚úÖ `BRANCH cond, offset` : `if (condition(FR) == true) PC <- PC + SignExtend(offset) * 4`.
        *   ‚úÖ Impl√©menter les conditions bas√©es sur les flags :
            *   ‚úÖ `EQ` (ZF=1) : √âgalit√©.
            *   ‚úÖ `NE` (ZF=0) : Non-√©galit√©.
            *   ‚úÖ `LT` (SF=1) : Inf√©rieur √†.
            *   ‚úÖ `GE` (SF=0 ou ZF=1) : Sup√©rieur ou √©gal √†.
            *   ‚úÖ `XS` (XF=1) : √âtat sp√©cial.
            *   ‚úÖ `XN` (XF=0) : √âtat normal.
    *   ‚è≥ G√©rer correctement la modification du PC et les calculs d'adresse cible.
    *   ‚è≥ V√©rifier l'alignement des adresses cibles (multiple de 4 trytes).
    *   ‚è≥ √âcrire des tests unitaires pour chaque instruction et chaque condition.
    *   ‚è≥ Cr√©er des programmes machine d√©di√©s pour tester ces instructions, incluant :
        *   Sauts simples.
        *   Appels de sous-routines avec retour.
        *   Boucles conditionnelles.
        *   Structures de contr√¥le (if-then-else).
*   **Definition of Done (DoD) :** Les instructions de contr√¥le de flux sont impl√©ment√©es et passent tous les tests unitaires. Des programmes de test simples avec des boucles et des sauts peuvent √™tre ex√©cut√©s correctement.
*   **Int√©gration AIDEX :** Aide √† l'impl√©mentation de la logique d'ex√©cution pour les instructions de contr√¥le de flux, g√©n√©ration de programmes de test.

---

## Sprint 10 : Assembleur - Base (√Ä venir)

*   **Objectif :** Cr√©er un assembleur basique pour l'architecture LGBT+ capable de traduire du code assembleur en code machine ternaire.
*   **T√¢ches Cl√©s :**
    *   Cr√©er le projet `lgbt_asm` avec la structure de base :
        *   `src/main.rs` : Point d'entr√©e et gestion des arguments.
        *   `src/parser.rs` : Analyse syntaxique du code assembleur.
        *   `src/symbol.rs` : Gestion de la table des symboles.
        *   `src/encoder.rs` : Encodage des instructions en code machine ternaire.
        *   `src/error.rs` : Gestion des erreurs avec messages clairs.
    *   Impl√©menter le parsing basique du code assembleur :
        *   Tokenisation des lignes d'assembleur.
        *   Reconnaissance des mn√©moniques d'instructions.
        *   Parsing des op√©randes (registres, imm√©diats, labels).
        *   Gestion des commentaires et des lignes vides.
    *   Supporter les labels et leur r√©solution :
        *   D√©finition de labels (ex: `loop:`).
        *   R√©f√©rencement de labels dans les instructions (ex: `JAL R1, loop`).
    *   Supporter les directives d'assemblage :
        *   `.org <addr>` : D√©finit l'adresse de d√©but du code suivant.
        *   `.tryte <value>` : Ins√®re un tryte avec la valeur sp√©cifi√©e.
        *   `.word <value>` : Ins√®re un mot (24 trits) avec la valeur sp√©cifi√©e.
        *   `.align <n>` : Aligne le compteur d'emplacement sur un multiple de n.
    *   Impl√©menter la table des symboles (passe 1) :
        *   Collecter tous les labels et leur adresse.
        *   G√©rer les r√©f√©rences avant et arri√®re.
    *   Impl√©menter l'encodage pour les instructions de base :
        *   `NOP` : No Operation.
        *   `HALT` : Arr√™t du simulateur.
        *   `ADDI Rd, Rs1, imm` : Addition avec imm√©diat.
        *   `LUI Rd, imm` : Load Upper Immediate.
        *   `JAL Rd, offset` : Jump And Link.
    *   G√©n√©rer un fichier de sortie utilisable par le simulateur :
        *   Format texte lisible pour le d√©bogage (repr√©sentation des trits).
        *   Format binaire compact pour l'ex√©cution.
    *   √âcrire des tests unitaires pour chaque composant de l'assembleur.
    *   Cr√©er des programmes d'exemple simples pour tester l'assembleur.
*   **Definition of Done (DoD) :** L'assembleur peut parser du code assembleur simple, r√©soudre les labels, et g√©n√©rer un fichier binaire/texte utilisable par le simulateur. Les tests unitaires passent et les programmes d'exemple s'assemblent correctement.
*   **Int√©gration AIDEX :** Aide √† l'impl√©mentation du parsing et de la logique de l'assembleur, g√©n√©ration de code assembleur de test.

---

## Sprint 11 : Assembleur - Complet (√Ä venir)

*   **Objectif :** Compl√©ter l'assembleur pour supporter toutes les instructions et fonctionnalit√©s d√©finies dans l'ISA LGBT+ v1.0.
*   **T√¢ches Cl√©s :**
    *   Ajouter le support pour toutes les instructions des formats :
        *   Format R : `ADD`, `SUB`, `MIN`, `MAX`, `INV`, `SLT`, `CMP`.
        *   Format I : `ADDI`, `SUBI`, `MINI`, `MAXI`, `SLTI`, `LOADW`, `LOADT`, `LOADTU`, `JALR`.
        *   Format S : `STOREW`, `STORET`.
        *   Format B : `BRANCH` avec toutes les conditions (`EQ`, `NE`, `LT`, `GE`, `XS`, `XN`, etc.).
        *   Format U : `LUI`.
        *   Format J : `JAL`.
    *   Impl√©menter le calcul pr√©cis des offsets pour sauts et branches (passe 2) :
        *   Calcul des d√©placements relatifs pour `JAL` et `BRANCH`.
        *   V√©rification des limites des offsets (plage valide).
        *   Alignement des adresses cibles.
    *   Am√©liorer la gestion des erreurs :
        *   Messages d'erreur d√©taill√©s avec num√©ro de ligne et contexte.
        *   D√©tection des erreurs syntaxiques et s√©mantiques.
        *   V√©rification des types d'op√©randes et des plages de valeurs.
        *   Rapport d'erreurs multiples avant l'arr√™t.
    *   Ajouter des fonctionnalit√©s avanc√©es :
        *   Expressions constantes (ex: `ADDI R1, R0, 5+3`).
        *   Macros simples pour les s√©quences d'instructions courantes.
        *   Inclusion de fichiers (`.include "file.s"`).
        *   Sections de donn√©es et de code (`.data`, `.text`).
    *   Optimiser le format de sortie pour une meilleure int√©gration avec le simulateur :
        *   Format binaire efficace pour le chargement rapide.
        *   Informations de d√©bogage (mapping adresses/lignes source).
        *   Table des symboles export√©e pour le d√©bogage.
    *   √âcrire des tests unitaires exhaustifs pour toutes les fonctionnalit√©s.
    *   Cr√©er des programmes assembleur plus complexes pour tester l'assembleur :
        *   Algorithmes math√©matiques (factorielle, fibonacci).
        *   Manipulation de tableaux et de structures de donn√©es.
        *   Sous-routines avec conventions d'appel.
*   **Definition of Done (DoD) :** L'assembleur supporte toutes les instructions et fonctionnalit√©s d√©finies dans l'ISA. Des programmes assembleur complexes peuvent √™tre assembl√©s et ex√©cut√©s correctement sur le simulateur. La gestion des erreurs est robuste et les messages sont clairs.
*   **Int√©gration AIDEX :** Aide √† l'impl√©mentation des fonctionnalit√©s avanc√©es de l'assembleur, g√©n√©ration de programmes assembleur de test plus complexes.

---

## Sprint 12 : Int√©gration et Tests End-to-End (√Ä venir)

*   **Objectif :** Tester le syst√®me complet (Assembleur -> Simulateur) avec des programmes complexes et mettre en place un workflow de d√©veloppement fluide.
*   **T√¢ches Cl√©s :**
    *   √âcrire une suite de programmes de test significatifs en assembleur LGBT+ :
        *   **Algorithmes math√©matiques :**
            *   Calcul de factorielle (r√©cursif et it√©ratif).
            *   Suite de Fibonacci.
            *   Calcul du PGCD (algorithme d'Euclide).
        *   **Manipulation de donn√©es :**
            *   Copie de blocs m√©moire.
            *   Recherche dans un tableau.
            *   Tri de tableau (insertion, s√©lection).
        *   **Structures de contr√¥le :**
            *   Boucles imbriqu√©es.
            *   Appels de fonctions r√©cursifs.
            *   Structures conditionnelles complexes.
    *   Cr√©er un workflow de d√©veloppement complet :
        *   Script d'assemblage et de chargement automatis√©.
        *   Int√©gration de l'assembleur et du simulateur.
        *   Outils de validation des r√©sultats.
    *   Am√©liorer les capacit√©s d'inspection et de d√©bogage du simulateur :
        *   Affichage de l'√©tat des registres et des flags.
        *   Inspection de la m√©moire √† des adresses sp√©cifiques.
        *   Ex√©cution pas √† pas des instructions.
        *   Points d'arr√™t conditionnels.
        *   Tra√ßage de l'ex√©cution.
    *   Tester le syst√®me complet :
        *   Assembler les programmes avec `lgbt_asm`.
        *   Charger et ex√©cuter les programmes sur `lgbt_sim`.
        *   V√©rifier les r√©sultats en m√©moire et dans les registres.
    *   Mesurer les performances :
        *   Nombre d'instructions par seconde.
        *   Efficacit√© de l'encodage des instructions.
        *   Utilisation de la m√©moire.
    *   Corriger les bugs d√©couverts lors de l'int√©gration.
    *   Documenter le processus complet de d√©veloppement et d'ex√©cution de programmes.
*   **Definition of Done (DoD) :** Plusieurs programmes de test non triviaux s'assemblent et s'ex√©cutent correctement sur le simulateur, produisant les r√©sultats attendus. Le workflow Assembleur -> Simulateur est fonctionnel et bien document√©. Les outils de d√©bogage permettent une analyse efficace de l'ex√©cution.
*   **Int√©gration AIDEX :** Suggestions pour des programmes de test plus complexes, aide au d√©bogage des probl√®mes d'int√©gration, optimisation des performances.

---

## Sprint 13+ : Am√©liorations et Futures Extensions (√Ä venir)

*   **Objectifs :** Ajouter des fonctionnalit√©s avanc√©es ou am√©liorer les outils pour une architecture LGBT+ plus compl√®te et performante.
*   **T√¢ches Possibles :**
    *   **Extensions arithm√©tiques :**
        *   Impl√©mentation de MUL/DIV en logiciel (via routines appel√©es par OpCodes d√©di√©s).
        *   Biblioth√®que de fonctions math√©matiques (racine carr√©e, puissance, trigonom√©trie).
        *   Support pour l'arithm√©tique √† virgule fixe ou flottante.
    *   **Am√©liorations du simulateur :**
        *   Interface graphique pour le d√©bogage et la visualisation.
        *   Visualisation de l'√©tat du processeur en temps r√©el.
        *   Profiling et analyse de performance.
        *   Mode d'ex√©cution acc√©l√©r√© (JIT ou interpr√©tation optimis√©e).
    *   **Am√©liorations de l'assembleur :**
        *   Macros avanc√©es et pr√©processeur.
        *   Biblioth√®que standard de routines.
        *   Optimisations du code g√©n√©r√©.
    *   **Documentation et analyse :**
        *   Documentation d√©taill√©e de l'architecture et des outils.
        *   D√©but de la Phase 5 : Analyse et comparaison avec architectures binaires.
        *   Benchmark de performance et d'efficacit√© √©nerg√©tique th√©orique.
    *   **Extensions architecturales :**
        *   D√©finition d'une architecture d'E/S (Phase X).
        *   Support des interruptions et exceptions (Phase Y).
        *   Mod√®le de m√©moire virtuelle.
        *   Support multi-c≈ìur th√©orique.
    *   **Applications :**
        *   D√©veloppement d'un petit syst√®me d'exploitation.
        *   Impl√©mentation d'un langage de haut niveau compil√© pour LGBT+.
        *   Applications de d√©monstration (jeux simples, traitement de donn√©es).
*   **Definition of Done (DoD) :** Variable selon la t√¢che choisie, mais chaque extension doit √™tre document√©e, test√©e et int√©gr√©e harmonieusement avec le syst√®me existant.
*   **Int√©gration AIDEX :** Assistance pour la conception des extensions, g√©n√©ration de code pour les fonctionnalit√©s avanc√©es, aide √† l'optimisation et √† l'analyse comparative.

---

## Sprint 11 : Impl√©mentation des Instructions Sp√©cialis√©es LGBT+

*   **Objectif :** Impl√©menter les instructions sp√©cialis√©es identifi√©es dans le sprint 10 pour exploiter pleinement les avantages de l'architecture ternaire LGBT+.
*   **T√¢ches Cl√©s :**
    *   Mettre √† jour l'ISA pour inclure les nouvelles op√©rations sp√©cialis√©es :
        *   Logique multi-valu√©e : `COMPARE3`, `TERNARY_MUX`, `TEST_STATE`
        *   Arithm√©tique sign√©e sym√©trique : `ABS`, `SIGNUM`, `CLAMP`
        *   Traitement avec √©tats sp√©ciaux : `IS_SPECIAL_TRYTE`, `CHECKW`, `SELECT_VALID`
        *   Manipulation Base 24 : `EXTRACT_TRYTE`, `INSERT_TRYTE`, `VALIDATE_B24`
        *   Contr√¥le de flux multi-√©tats : `BRANCH3`, `JUMP_TABLE`
    *   Impl√©menter les nouvelles instructions dans les fichiers d'ex√©cution :
        *   `execute_alu.rs` pour les instructions ALU sp√©cialis√©es
        *   `execute_branch.rs` pour les instructions de branchement sp√©cialis√©es
    *   Mettre √† jour le d√©codeur pour supporter les nouveaux formats d'instructions
    *   Cr√©er des tests unitaires pour valider le fonctionnement des nouvelles instructions
    *   Documenter les nouvelles instructions dans la documentation du projet

## R√©capitulatif et Suivi d'Avancement

| Sprint | Titre | √âtat | Progression |
|--------|-------|------|------------|
| 0 | Fondations et Configuration | Termin√© | 100% |
| 1 | Sous-syst√®me M√©moire | Termin√© | 100% |
| 2 | √âtat du Processeur (Registres) | Termin√© | 100% |
| 3 | ALU - Op√©rations Logiques & Pr√©paration Arithm√©tique | Termin√© | 100% |
| 4 | ALU - Op√©rations Arithm√©tiques (24 Trits) | Termin√© | 100% |
| 5 | ISA - Formalisation et D√©codeur | Termin√© | 100% |
| 6 | CPU Core - Cycle Fetch & Ex√©cution (Base) | Termin√© | 100% |
| 7 | Instructions Load/Store | Termin√© | 100% |
| 8 | Instructions ALU | Termin√© | 100% |
| 9 | Instructions de Contr√¥le de Flux | En cours | 80% |
| 10 | Assembleur - Base | √Ä venir | 0% |
| 11 | Assembleur - Complet | √Ä venir | 0% |
| 12 | Int√©gration et Tests End-to-End | √Ä venir | 0% |
| 13+ | Am√©liorations et Futures Extensions | √Ä venir | 0% |

---

Ce plan de sprint fournit une feuille de route d√©taill√©e. Chaque sprint est une √©tape concr√®te vers la r√©alisation du simulateur complet. N'h√©site pas √† ajuster la port√©e ou l'ordre si n√©cessaire au fur et √† mesure de l'avancement !

La progression actuelle montre que les fondations sont en place, le sous-syst√®me m√©moire est termin√©, l'√©tat du processeur est impl√©ment√© et l'ALU est compl√®tement fonctionnelle avec toutes les op√©rations logiques et arithm√©tiques. L'ISA et le d√©codeur d'instructions sont enti√®rement impl√©ment√©s, et la plupart des instructions (ALU, m√©moire, sauts) sont fonctionnelles. Les instructions de branchement conditionnel sont presque termin√©es (80%). Les prochaines √©tapes se concentreront sur la finalisation des instructions de contr√¥le de flux et le d√©veloppement de l'assembleur (sprints 10 et 11).