---
layout: post
title: 컴퓨터 구조론 - 20
categories: Structure
tags: [CS, Computer Structure]
---

# 구조론 - 20

{:toc}

### Memory Technology

<img src="https://github.com/L-Hyun/L-Hyun.github.io/blob/main/assets/CS/20-1.png?raw=true" />

- SRAM은 CPU내부에 존재
- SRAM의 용량이 큰 것 처럼 사용하기 위해 상속 구조 사용

##### SRAM Technology

- height x width SRAM
- Control
  - Chip
  - Output Enable
  - Write Enable
- DOutput

##### DRAM TTechnology

- single transistor == 1비트
- 휘발성
  - Refresh 필요
  - 일정 시간마다 다시 읽고 쓰기
- 정사각형 배열로 구성
  - 한 row에 접근
- DDR
  - 올라가는 클락, 내려가는 클락 둘 다에 반응
- QDR
  - 클락이 2개 작동하는 DDR

##### Increasing Memory Bandwidth

1. bus data 비트를 늘려서 많은 데이터를 1번에 가져오기
2. 여러 memory bank에서 가져오기
   - 각 bank에 대한 연산은 동일하지만 하나가 끝나기 전에 다른 bank에 요청
   - pipelining과 비슷한 방식

- 많이 가져오는 건 좋은데 cache에 불필요한 데이터가 쌓일 가능성
- 어느 정도 제한 필요

##### DRAM Performance Factors

- Banking
- Synchronous DRAM
  - burst와 비슷
- Row Buffer

##### Flash Storage

- 수명이 있음
- Wear leveling을 통해서 데이터 분산
- RAM이나 disk를 완전히 대체하기 어려움

##### Disk

- ms단위의 엑세스 속도
- 굉장히 느림

### Cache Memory

- 메인 메모리와 프로세서 사이에 존재
- SRAM
- Locality에 걸린 애들을 캐시에 저장해서 더 빠르게 함

##### Using Cache

1. 캐시에 데이터가 있는지 확인
2. 어디에 있는 지 확인

##### Direct Mapped Cache

- 메모리의 주소와 캐시의 주소를 맵핑
  - many to one
  - low-order bit => 캐시의 주소
- 태그를 통해서 정확한 주소를 유추 가능하게 함
  - high-order bit를 태그로
- Valid bit
  - 처음 시작했을 때는 캐시가 비어 있음
  - 값이 있는 지 확인하는 비트

<img src="https://github.com/L-Hyun/L-Hyun.github.io/blob/main/assets/CS/20-2.png?raw=true" />

##### Address Subdivision

<img src="https://github.com/L-Hyun/L-Hyun.github.io/blob/main/assets/CS/20-3.png?raw=true" />

### 연습문제

<img src="https://github.com/L-Hyun/L-Hyun.github.io/blob/main/assets/CS/20-4.png?raw=true" />

- Hit, Miss, Y, 00, Mem[00011], Y, 11, Mem[11110]

### Multiword Cache

- Cache line aka Cache block
- 여러 word를 가져옴
- Spactial Locality를 고려

### Block Size Considerations

- 캐시 라인 크기를 늘리면 miss rate 감소(장점)
  - Spatial Locality 때문
- Fixed-Size인 경우, 캐시 라인 개수가 감소(단점)
  - miss rate 증가
- Larger block은 cache pollution 발생(단점)
  - 이상한 데이터를 캐시에 넣음
- Larger Block은 Larger Miss Penalty 야기(단점)
  - 틀렸을 때의 패널티가 커짐
- 단점이 더 많기 때문에 너무 키우면 miss rate 증가
  - 보통 64
