 2
進入奈米領域之後，隨著縮微（Scaled Down）
的快速發展，電晶體的操作頻率也得以順利地
提昇。臺灣的 IC 製程已進入奈米的量產時代，
65 奈米的 IC 製程已經在量產中，45 奈米也已
經接近研發完成的階段。不過由於製程技術的
進步為了維持電晶體元件的特性與提高積體電
路的可靠度，使得電晶體最大接面操作電壓和
閘極氧化層的厚度也隨之下降。也因為隨著半
導體製程的進步，電晶體的閘極氧化層變得更
為脆弱更容易遭受破壞，可是相對應的系統規
格的操作電壓與信號準位並無隨之下降，造成
了電路設計的困難與挑戰。對縮微化之電晶體
而言，靜電放電（ESD）是影響其可靠度的最
主要因素，因此必須設計出適當的靜電放電防
護電路，以避免電路元件被損壞。 
由於靜電放電可能發生在 IC 任兩銲墊間，
故靜電放電防護電路必須考慮在各種情況下，
皆能有效釋放靜電放電電流。在高頻操作下，
更需考慮靜電放電元件所帶來的雜訊干擾。隨
著內部元件越趨容易受到靜電放電損害，超高
速/超高頻積體電路之靜電放電防護設計困難度
亦日益增加。 
此外，隨著閘極氧化層厚度不停下降，先
進製程中有更嚴重的漏電流問題。而輸出/入界
面端由於需要與週邊訊號互相溝通，故維持在
較高之操作電壓。因此，低漏電電流之設計與
混合信號界完之實現方式，為先進製程中兩重
要之積體電路發展趨勢。電路上的解決方式相
較於製程上的改變方法，由於具有較低的實現
成本，為目前實際積體電路中較佳之設計解決
方案。 
本年度計畫針對適用於射頻積體電路中，
差動放大器輸入端之靜電放電防護架構，提出
創新之設計方式。在混合信號界面中，本計畫
亦開發出創新可耐受兩倍操作電壓之輸出/入界
面電路。同時考慮先進製程中元件的漏電流問
題，透過電路設計技巧，提出了可應用在混合
信號界面中，耐受兩倍正常操作電壓，但又具
有超低漏電之電源線間靜電放電防護電路設
計。 
 
 
三、研究方法及成果 
 
本計畫的研究成果已經整理且發表了 13 
篇國際期刊論文 [1]-[13]，及 12 篇國際研討會
論文 [14]-[25]。在此將針對已發表的論文內容
詳細闡述，研究的內容有：射頻電路之靜電放
電防護設計 [1]-[3], [14]-[17]、奈米 CMOS 製程
之低漏電靜電放電防護電路 [4]-[6], [18]、高壓
製程之靜電放電防護設計 [7], [8]、系統層級之
靜電放電防護設計 [9], [19], [20]、元件充電模
式之靜電放電防護設計 [21]-[23]、面板上之電
路設計 [10]-[13], [24], [25]。詳細研究成果內
容，請參閱以下章節。 
 
 
(1) 射頻電路之靜電放電防護設計  [1]-[3], 
[14]-[17] 
 
由於奈米製程技術中，電晶體閘極氧化層 
(gate oxide) 的厚度逐漸變薄，其崩潰電壓也隨
之降低，只要幾伏特的靜電電壓便會將閘極氧
化層打穿。而且電晶體的閘極通常就是射頻電
路的輸入級，而週遭環境隨時可能釋放幾百伏
特甚至幾千伏特的靜電至此輸入級，因此必須
設計出適當的靜電放電防護電路，以避免射頻
積體電路遭受靜電放電轟擊而損壞。由於靜電
放電防護電路必須置於射頻積體電路之輸入與
輸出接點，所以靜電放電防護電路之負載效應
將對射頻電路的性能造成明顯的負面影響，例
如，靜電放電防護電路產生的寄生電容，會降
低射頻電路的增益，並改變輸入輸出接點的阻
抗匹配情形。對於射頻電路而言，輸入與輸出
接點的寄生電容必須非常低，否則寄生電容造
成的負載將大幅衰減射頻電路的性能。 
在射頻電路的靜電放電防護電路設計中，
必須具備低寄生電容、固定的輸入電容、優良
的靜電放電防護能力。圖 1-1 ~ 圖 1-9 為常見
的射頻電路之靜電放電防護設計。 
 
 
圖 1-1. Conventional ESD Protection Circuit. 
 4
表 1-1. 各種射頻靜電放電防護設計的優缺點與成效比較 
ESD Protection 
Design 
Suggested 
Operating 
Frequencies 
Design 
Complexity 
Equivalent 
Parasitic 
Capacitance
Signal 
Loss 
Clamping 
Voltage at 
Internal Circuits 
HBM / CDM 
Robustness
Area 
Efficiency
1. Conventional 
ESD Protection 
Circuit 
< 5 GHz Low 
Dozens ~ 
Hundreds of 
fF 
Worst at 
High 
Frequency
1 RESD 
Better / 
Better 
Good 
2. Stacked ESD 
Protection 
Devices 
< 10 GHz Moderate 
Dozens ~ 
Hundreds of 
fF 
Worse at 
High 
Frequency
2 RESD Good / Good Good 
3. Parallel LC 
Resonator 
> 5 GHz  
(Narrow 
Band) 
High 
~ 0 at 
Designed 
Frequency 
~ 0 at 
Designed 
Frequency
1 RESD 
Better / 
Better 
Poor 
4. LC-Tank 
> 5 GHz  
(Narrow 
Band) 
High 
~ 0 at 
Designed 
Frequency 
~ 0 at 
Designed 
Frequency
1 RESD + 1 LESD Good / Poor Poor 
5. Series LC 
Resonator 
> 5 GHz High 
~ 0 at 
Designed 
Frequency 
~ 0 at 
Designed 
Frequency
1 RESD + 1 LESD Good / Poor Poor 
6. Impedance 
Matching 
> 5 GHz High 
~ 0 at 
Designed 
Frequency 
~ 0 at 
Designed 
Frequency
1 RESD 
Better / 
Better 
Poor 
7. Inductive ESD 
Protection 
> 5 GHz High 
~ 0 at 
Designed 
Frequency 
~ 0 at 
Designed 
Frequency
1 LESD Better / Poor Poor 
8. T-Coil > 5 GHz High 
~ 0 at 
Designed 
Frequency 
~ 0 at 
Designed 
Frequency
1 RESD 
Better / 
Better 
Poor 
9. Distributed ESD 
Protection 
> 5 GHz High 
~ 0 at 
Designed 
Frequency 
~ 0 at 
Designed 
Frequency
1 RESD 
Better / 
Better 
Poor 
 
 
 
(2) 奈米 CMOS 製程之低漏電靜電放電防護電
路 [4]-[6], [18] 
 
在先前發表的文獻中所提到，先進 CMOS 
製程所實現的 MOS 電容將會有嚴重閘極漏電
流 (gate-tunneling current) 的問題，若在先進奈
米 CMOS 製程中將 MOS 電容應用於傳統的
電源箝制靜電放電防護電路，將會導致非常嚴
重的漏電流。因此，我們提出了多種可抑制電
源線間靜電放電防護電路漏電流的新型設計，
如圖 2-1 ~ 圖 2-3 所示。此外，我們提出了可
以操作於兩倍工作電壓 (2xVDD) 與低漏電之
電源線間靜電放電防護電路，如圖 2-4 和圖 
2-5 所示。 
 
 
圖 2-1. Power-rail ESD clamp circuit I. 
 
 
 6
5-V/40-V 高壓功率積體電路製程中實際被製
作與驗證，相關量測結果如表 3-1 所示。 
 
 
圖 3-1. ESD protection circuits with gate-driven ESD 
detection circuit. 
 
 
圖 3-2. ESD protection circuits with substrate-triggered 
ESD detection circuit. 
 
表 3-1. 高壓製程之靜電放電防護電路的量測結果 
 
 
 
(4) 系統層級之靜電放電防護設計  [9], [19], 
[20] 
 
在積體電路中，系統層級靜電放電 
(system-level ESD) 已成為一個重要的可靠度問
題。由於日益複雜的積體電路功能，如混合式
信號  (mix-signal) 電路、多重電源供應系統 
(multiple power supplies)、射頻 (radio frequency)
電路、系統單晶片 (system on chip) 等等，使得
積體電路元件所處的環境會受到來自元件內部
或外部的雜訊干擾，因此這些雜訊會隨機地出
現在積體電路產品的電源、接地、輸入/輸出腳
位 (pin) 上，使積體電路產品較以往更容易受
到雜訊干擾的威脅。 
隨著半導體元件尺寸的微縮，過去的研究
已經證實在系統層級靜電放電測試以及快速暫
態脈衝測試  (electrical fast transient test) 之
下，暫態的干擾訊號會使寄生在 CMOS 積體電
路中的矽控整流器 (silicon-controlled rectifier) 
產生閂鎖效應。由系統層級靜電放電測試所引
起的可靠度問題來自於多功能整合型的積體電
路設計，以及嚴格的法規要求。在系統層級靜
電放電測試的規格中 (IEC 61000-4-2)，一個擁
有 積 體 電 路 的 電 子 設 備 在 接 觸 放 電 
(contact-discharge) 及空氣放電  (air-discharge) 
測試模式中如欲達到“等級四＂的標準需求，
則此待測設備必須通過高達 ±8kV (接觸放電模
式) 及 ±15kV (空氣放電模式) 的靜電放電等
級需求。 
在傳統的解決方法中，會在電子產品的印
刷電路板上增加離散元件抑制暫態雜訊的干
擾，包括利用反耦合電容、暫態突波抑制器、
限流電阻、防護板等，皆能在印刷電路板抑制
對積體電路產品所產生的暫態雜訊干擾。但是
這些額外增加的離散元件會大幅增加電子產品
的成本，因此，在積體電路上設計出相對的解
決方案，以減少離散元件的使用，將會為工業
界所急切需求。 
圖 4-1 是我們所提出的暫態偵測電路，此
偵測電路是利用反相器電路架構以及電阻電容
延遲效應來設計，利用 HSPICE 軟體所提供的
正弦波以及阻尼因子 (damping factor) 的參數
設定，可成功模擬並量化此暫態偵測電路在系
統層級靜電放電以及快速暫態脈衝測試時的工
作情形，電路操作情形如圖 4-2 所示。 
此暫態偵測電路已於  0.18-μm 1.8-V 
CMOS 製程中實作，在系統層級靜電放電或是
快速暫態脈衝發生時，已成功驗證可偵測出發
生在電源線上的暫態干擾訊號並紀錄之，使電
子產品在受到電磁干擾而故障時，可配合韌體
或軟體設定送出重新啟動訊號 (reset) 使系統
自動作回復的動作。 
 8
表 5-2. CDM ESD protection circuit II 之量測結果 
MCDM  
(PMOS)  
Width 
Positive CDM Negative CDM
2.5 µm 200 V 100 V 
10 µm 400 V 400 V 
20 µm 600 V 500 V 
 
 
 
(6) 面板上之電路設計 [10]-[13], [24], [25] 
 
系統面板之應用因為較低的製作成本和較
短的產品生成時間而一步一步的被實現中。為
了達到系統面板之應用，一些面板週邊的電
路，像是直流-直流轉換器、暫存器、驅動電路
和數位至類比轉換器等皆已被整合在玻璃基板
上。另外，一些應用於不同方向且整合在玻璃
基板上的出色研究也相繼被提出，像是中央處
理器、記憶體、帶隙參考電壓電路和射頻識別
標籤解調器等。 
雖然在低溫多晶矽製程中，利用加大多晶
晶格來增加了元件的效能，但是這也在液晶面
板上，造成了元件和元件間的隨機變異。而不
規則的晶界、閘極絕緣界面的缺限、和在通道
上的不完整離子摻雜也對低溫多晶矽的薄膜電
晶體的電性特性造成了變異。一些像是熱載子
應力、負偏壓溫度不穩定性和一些可靠度的問
題已經證實，多晶膜電晶體的不穩定性是比單
晶的矽製程金氧半場效電晶體還要更為嚴重。
此外，在低溫多晶矽製程上的元件特性變異，
相較於互補式金氧半導體製程而言也是更為嚴
重。因此在實現低溫多晶矽製程之積體電路設
計上，這些元件的變異性也是必需被考慮的。 
本計畫提出了一應用於觸碰式面板之玻璃
基板上讀出電路，如圖 6-1 所示。所提出之電
路利用了開關 -電容  (switched-capacitor) 技
巧，來加大因為觸碰式面板的電容變化而造成
的電壓差，並且也採用了相關性雙採樣 
(correlated double sampling) 之技巧來降低因為
製程變異而導致的偏移 (offset)。所提出之電路
最低可判別的電壓差為 40 mV，並且可利用 4 
位元的數位輸出來分辨觸碰到之面積，量測結
果如圖 6-2 所示。 
 
 
圖 6-1. Schematic of readout circuit with threshold voltage 
compensation and its timing chart. 
 
 
圖 6-2. The measured results of the fabricated readout 
circuit under the touched area by finger covered with (a) less 
than 1/4, (b) 1/2, (c) 3/4, and (d) full of the ITO area. 
 
 
四、結論與討論 
 
此整合型子計畫已於 100 年 7 月 31 日
執行完畢，由實際晶片驗證，並與模擬結果獲
得相互佐證。本計畫的研究成果已經整理且發
表了 13 篇國際期刊論文及 12 篇國際研討會
論文，此外還有數項創新設計已提出中華民國
及美國專利申請。更詳細的研究成果內容，敬
請參閱本研究群所發表之論文。 
最後，感謝國科會的研究計畫經費支持，
謝謝。 
 
 
 10
[21] Ming-Dou Ker, C.-Y. Lin, and T.-L. Chang, 
“Impact of shielding line on CDM ESD 
robustness of core circuits in a 65-nm CMOS 
process,” Proc. of IEEE International Reliability 
Physics Symposium, 2011, pp. 717-718. 
[22] Ming-Dou Ker, C.-Y. Lin, and T.-L. Chang, 
“Layout styles to improve CDM ESD robustness 
of integrated circuits in 65-nm CMOS process,” 
Proc. of International Symposium on VLSI Design, 
Automation and Test, 2011, pp. 374-377. 
[23] C.-Y. Lin and Ming-Dou Ker, “CDM ESD 
protection design with initial-on concept in 
nanoscale CMOS process,” Proc. of IEEE 
International Symposium on Physical and Failure 
Analysis of Integrated Circuits, 2010, pp. 
193-196. 
[24] S.-H. Chen, Ming-Dou Ker, and T.-M. Wang, 
“Design of digital time-modulation pixel memory 
circuit on glass substrate for low power 
application,” Proc. of SID International 
Symposium, Seminar, and Exhibition, 2011, pp. 
1281-1284. 
[25] T.-M. Wang and Ming-Dou Ker, “Design and 
implementation of capacitive sensor readout 
circuit on glass substrate for touch panel 
applications,” Proc. of International Symposium 
on VLSI Design, Automation and Test, 2011, pp. 
269-272. 
98 年度專題研究計畫研究成果彙整表 
計畫主持人：柯明道 計畫編號：98-2221-E-009-113-MY2 
計畫名稱：奈米級混合信號式電路技術--子計畫四：奈米級 CMOS 製程之積體電路靜電放電防護技術
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 6 6 50%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 2 2 100%  
博士生 2 2 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 13 13 60%  
研究報告/技術報告 0 0 100%  
研討會論文 12 12 60% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 6 6 50%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
