TimeQuest Timing Analyzer report for Pipeline
Wed Dec 13 02:22:12 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock'
 24. Fast Model Hold: 'clock'
 25. Fast Model Minimum Pulse Width: 'clock'
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Multicorner Timing Analysis Summary
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Progagation Delay
 34. Minimum Progagation Delay
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; Pipeline                                           ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 108.91 MHz ; 108.91 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -8.182 ; -1938.682     ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.274 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -1584.782             ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                             ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -8.182 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.173     ; 9.045      ;
; -8.182 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.173     ; 9.045      ;
; -8.182 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.173     ; 9.045      ;
; -8.182 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.173     ; 9.045      ;
; -8.182 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.173     ; 9.045      ;
; -8.182 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.173     ; 9.045      ;
; -8.182 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.173     ; 9.045      ;
; -8.182 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.173     ; 9.045      ;
; -8.182 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.173     ; 9.045      ;
; -8.182 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.173     ; 9.045      ;
; -8.117 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.175     ; 8.978      ;
; -8.117 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.175     ; 8.978      ;
; -8.117 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.175     ; 8.978      ;
; -8.117 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.175     ; 8.978      ;
; -8.117 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.175     ; 8.978      ;
; -8.117 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.175     ; 8.978      ;
; -8.117 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.175     ; 8.978      ;
; -8.117 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.175     ; 8.978      ;
; -8.117 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.175     ; 8.978      ;
; -8.117 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.175     ; 8.978      ;
; -8.003 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.204     ; 8.835      ;
; -8.003 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.204     ; 8.835      ;
; -8.003 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.204     ; 8.835      ;
; -8.003 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.204     ; 8.835      ;
; -8.003 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.204     ; 8.835      ;
; -7.981 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[14] ; clock        ; clock       ; 1.000        ; -0.174     ; 8.843      ;
; -7.981 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[14] ; clock        ; clock       ; 1.000        ; -0.174     ; 8.843      ;
; -7.981 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[14] ; clock        ; clock       ; 1.000        ; -0.174     ; 8.843      ;
; -7.981 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[14] ; clock        ; clock       ; 1.000        ; -0.174     ; 8.843      ;
; -7.981 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[14] ; clock        ; clock       ; 1.000        ; -0.174     ; 8.843      ;
; -7.979 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.174     ; 8.841      ;
; -7.979 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.174     ; 8.841      ;
; -7.979 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.174     ; 8.841      ;
; -7.979 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.174     ; 8.841      ;
; -7.979 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.174     ; 8.841      ;
; -7.938 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.206     ; 8.768      ;
; -7.938 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.206     ; 8.768      ;
; -7.938 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.206     ; 8.768      ;
; -7.938 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.206     ; 8.768      ;
; -7.938 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.206     ; 8.768      ;
; -7.916 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[14] ; clock        ; clock       ; 1.000        ; -0.176     ; 8.776      ;
; -7.916 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[14] ; clock        ; clock       ; 1.000        ; -0.176     ; 8.776      ;
; -7.916 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[14] ; clock        ; clock       ; 1.000        ; -0.176     ; 8.776      ;
; -7.916 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[14] ; clock        ; clock       ; 1.000        ; -0.176     ; 8.776      ;
; -7.916 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[14] ; clock        ; clock       ; 1.000        ; -0.176     ; 8.776      ;
; -7.914 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.176     ; 8.774      ;
; -7.914 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.176     ; 8.774      ;
; -7.914 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.176     ; 8.774      ;
; -7.914 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.176     ; 8.774      ;
; -7.914 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.176     ; 8.774      ;
; -7.910 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[4]  ; clock        ; clock       ; 1.000        ; -0.241     ; 8.705      ;
; -7.910 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[4]  ; clock        ; clock       ; 1.000        ; -0.241     ; 8.705      ;
; -7.910 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[4]  ; clock        ; clock       ; 1.000        ; -0.241     ; 8.705      ;
; -7.910 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[4]  ; clock        ; clock       ; 1.000        ; -0.241     ; 8.705      ;
; -7.910 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[4]  ; clock        ; clock       ; 1.000        ; -0.241     ; 8.705      ;
; -7.879 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[25] ; clock        ; clock       ; 1.000        ; -0.077     ; 8.838      ;
; -7.879 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[25] ; clock        ; clock       ; 1.000        ; -0.077     ; 8.838      ;
; -7.879 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[25] ; clock        ; clock       ; 1.000        ; -0.077     ; 8.838      ;
; -7.879 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[25] ; clock        ; clock       ; 1.000        ; -0.077     ; 8.838      ;
; -7.879 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[25] ; clock        ; clock       ; 1.000        ; -0.077     ; 8.838      ;
; -7.869 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[24] ; clock        ; clock       ; 1.000        ; -0.077     ; 8.828      ;
; -7.869 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[24] ; clock        ; clock       ; 1.000        ; -0.077     ; 8.828      ;
; -7.869 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[24] ; clock        ; clock       ; 1.000        ; -0.077     ; 8.828      ;
; -7.869 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[24] ; clock        ; clock       ; 1.000        ; -0.077     ; 8.828      ;
; -7.869 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[24] ; clock        ; clock       ; 1.000        ; -0.077     ; 8.828      ;
; -7.857 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.177     ; 8.716      ;
; -7.857 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.177     ; 8.716      ;
; -7.857 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.177     ; 8.716      ;
; -7.857 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.177     ; 8.716      ;
; -7.857 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.177     ; 8.716      ;
; -7.854 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[7]  ; clock        ; clock       ; 1.000        ; -0.177     ; 8.713      ;
; -7.854 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[7]  ; clock        ; clock       ; 1.000        ; -0.177     ; 8.713      ;
; -7.854 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[7]  ; clock        ; clock       ; 1.000        ; -0.177     ; 8.713      ;
; -7.854 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[7]  ; clock        ; clock       ; 1.000        ; -0.177     ; 8.713      ;
; -7.854 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[7]  ; clock        ; clock       ; 1.000        ; -0.177     ; 8.713      ;
; -7.849 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[30] ; clock        ; clock       ; 1.000        ; -0.152     ; 8.733      ;
; -7.849 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[30] ; clock        ; clock       ; 1.000        ; -0.152     ; 8.733      ;
; -7.849 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[30] ; clock        ; clock       ; 1.000        ; -0.152     ; 8.733      ;
; -7.849 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[30] ; clock        ; clock       ; 1.000        ; -0.152     ; 8.733      ;
; -7.849 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[30] ; clock        ; clock       ; 1.000        ; -0.152     ; 8.733      ;
; -7.848 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[31] ; clock        ; clock       ; 1.000        ; -0.152     ; 8.732      ;
; -7.848 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[31] ; clock        ; clock       ; 1.000        ; -0.152     ; 8.732      ;
; -7.848 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[31] ; clock        ; clock       ; 1.000        ; -0.152     ; 8.732      ;
; -7.848 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[31] ; clock        ; clock       ; 1.000        ; -0.152     ; 8.732      ;
; -7.848 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[31] ; clock        ; clock       ; 1.000        ; -0.152     ; 8.732      ;
; -7.845 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[4]  ; clock        ; clock       ; 1.000        ; -0.243     ; 8.638      ;
; -7.845 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[4]  ; clock        ; clock       ; 1.000        ; -0.243     ; 8.638      ;
; -7.845 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[4]  ; clock        ; clock       ; 1.000        ; -0.243     ; 8.638      ;
; -7.845 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[4]  ; clock        ; clock       ; 1.000        ; -0.243     ; 8.638      ;
; -7.845 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[4]  ; clock        ; clock       ; 1.000        ; -0.243     ; 8.638      ;
; -7.837 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[28] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.713      ;
; -7.837 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[28] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.713      ;
; -7.837 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[28] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.713      ;
; -7.837 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[28] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.713      ;
; -7.837 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[28] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.713      ;
; -7.836 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[29] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.712      ;
; -7.836 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[29] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.712      ;
; -7.836 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[29] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.712      ;
; -7.836 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[29] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.712      ;
; -7.836 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[29] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.712      ;
+--------+-------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                                                                                                                                        ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                      ; To Node                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.274 ; ex_mem:reg_exmem|exmem_writereg_out[4]                                                                                         ; mem_wb:reg_memwb|memwb_out_writereg[4]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.572      ; 1.112      ;
; 0.391 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0]         ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1]         ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.466 ; id_ex:reg_idex|idex_out_reg2[6]                                                                                                ; ex_mem:reg_exmem|exmem_reg2_out[6]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.248      ; 0.980      ;
; 0.513 ; id_ex:reg_idex|idex_out_rd[2]                                                                                                  ; ex_mem:reg_exmem|exmem_writereg_out[2]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.779      ;
; 0.513 ; ex_mem:reg_exmem|exmem_aluresult_out[16]                                                                                       ; mem_wb:reg_memwb|memwb_out_result_alu[16]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.779      ;
; 0.517 ; id_ex:reg_idex|idex_out_rd[0]                                                                                                  ; ex_mem:reg_exmem|exmem_writereg_out[0]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.783      ;
; 0.518 ; ex_mem:reg_exmem|exmem_writereg_out[0]                                                                                         ; mem_wb:reg_memwb|memwb_out_writereg[0]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.784      ;
; 0.518 ; ex_mem:reg_exmem|exmem_writereg_out[2]                                                                                         ; mem_wb:reg_memwb|memwb_out_writereg[2]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.784      ;
; 0.521 ; id_ex:reg_idex|idex_out_rd[4]                                                                                                  ; ex_mem:reg_exmem|exmem_writereg_out[4]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.787      ;
; 0.522 ; id_ex:reg_idex|idex_out_reg2[28]                                                                                               ; ex_mem:reg_exmem|exmem_reg2_out[28]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; ex_mem:reg_exmem|exmem_memtoreg_out[1]                                                                                         ; mem_wb:reg_memwb|memwb_out_memtoreg[1]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.788      ;
; 0.524 ; id_ex:reg_idex|idex_out_rt[1]                                                                                                  ; ex_mem:reg_exmem|exmem_writereg_out[1]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.790      ;
; 0.529 ; if_id:reg_ifid|out_instruction[13]                                                                                             ; id_ex:reg_idex|idex_out_immediate[13]                                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.795      ;
; 0.533 ; id_ex:reg_idex|idex_out_reg2[9]                                                                                                ; ex_mem:reg_exmem|exmem_reg2_out[9]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.799      ;
; 0.594 ; bregmips:breg_id|regs_rtl_0_bypass[31]                                                                                         ; id_ex:reg_idex|idex_out_reg2[10]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.438      ; 1.298      ;
; 0.619 ; ex_mem:reg_exmem|exmem_writereg_out[1]                                                                                         ; mem_wb:reg_memwb|memwb_out_writereg[1]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.885      ;
; 0.662 ; id_ex:reg_idex|idex_out_reg2[31]                                                                                               ; ex_mem:reg_exmem|exmem_reg2_out[31]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.928      ;
; 0.665 ; ex_mem:reg_exmem|exmem_aluresult_out[2]                                                                                        ; mem_wb:reg_memwb|memwb_out_result_alu[2]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.931      ;
; 0.680 ; ex_mem:reg_exmem|exmem_reg2_out[19]                                                                                            ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg1                                      ; clock        ; clock       ; 0.000        ; 0.267      ; 1.181      ;
; 0.702 ; ex_mem:reg_exmem|exmem_writereg_out[3]                                                                                         ; mem_wb:reg_memwb|memwb_out_writereg[3]                                                                                                           ; clock        ; clock       ; 0.000        ; -0.004     ; 0.964      ;
; 0.710 ; id_ex:reg_idex|idex_out_rt[3]                                                                                                  ; ex_mem:reg_exmem|exmem_writereg_out[3]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.576      ; 1.552      ;
; 0.726 ; if_id:reg_ifid|out_pc4[8]                                                                                                      ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg9  ; clock        ; clock       ; 0.000        ; 0.268      ; 1.228      ;
; 0.736 ; ex_mem:reg_exmem|exmem_reg2_out[0]                                                                                             ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg0                                       ; clock        ; clock       ; 0.000        ; 0.312      ; 1.282      ;
; 0.767 ; ex_mem:reg_exmem|exmem_aluresult_out[13]                                                                                       ; mem_wb:reg_memwb|memwb_out_result_alu[13]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.040      ; 1.073      ;
; 0.781 ; id_ex:reg_idex|idex_out_reg1[4]                                                                                                ; ex_mem:reg_exmem|exmem_aluresult_out[4]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.047      ;
; 0.785 ; if_id:reg_ifid|out_pc4[4]                                                                                                      ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg5  ; clock        ; clock       ; 0.000        ; 0.268      ; 1.287      ;
; 0.795 ; bregmips:breg_id|regs_rtl_0_bypass[33]                                                                                         ; id_ex:reg_idex|idex_out_reg2[11]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.022      ; 1.083      ;
; 0.795 ; id_ex:reg_idex|idex_out_rt[0]                                                                                                  ; ex_mem:reg_exmem|exmem_writereg_out[0]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; id_ex:reg_idex|idex_out_rt[4]                                                                                                  ; ex_mem:reg_exmem|exmem_writereg_out[4]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.803 ; id_ex:reg_idex|idex_out_rd[1]                                                                                                  ; ex_mem:reg_exmem|exmem_writereg_out[1]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.069      ;
; 0.809 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0  ; bregmips:breg_id|regs_rtl_0_bypass[59]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.154      ; 1.229      ;
; 0.810 ; ex_mem:reg_exmem|exmem_reg2_out[30]                                                                                            ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg12                                     ; clock        ; clock       ; 0.000        ; 0.139      ; 1.183      ;
; 0.812 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a25 ; bregmips:breg_id|regs_rtl_0_bypass[59]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.154      ; 1.232      ;
; 0.827 ; ex_mem:reg_exmem|exmem_aluresult_out[24]                                                                                       ; mem_wb:reg_memwb|memwb_out_result_alu[24]                                                                                                        ; clock        ; clock       ; 0.000        ; -0.005     ; 1.088      ;
; 0.838 ; bregmips:breg_id|regs_rtl_0_bypass[57]                                                                                         ; id_ex:reg_idex|idex_out_reg2[23]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.840 ; ex_mem:reg_exmem|exmem_reg2_out[8]                                                                                             ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg8                                       ; clock        ; clock       ; 0.000        ; 0.111      ; 1.185      ;
; 0.849 ; bregmips:breg_id|regs_rtl_0_bypass[4]                                                                                          ; pc:pc_reg|out_pc[24]                                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.115      ;
; 0.852 ; if_id:reg_ifid|out_instruction[14]                                                                                             ; id_ex:reg_idex|idex_out_immediate[14]                                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.118      ;
; 0.855 ; ex_mem:reg_exmem|exmem_aluresult_out[6]                                                                                        ; mem_wb:reg_memwb|memwb_out_result_alu[6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.121      ;
; 0.856 ; ex_mem:reg_exmem|exmem_aluresult_out[5]                                                                                        ; mem_wb:reg_memwb|memwb_out_result_alu[5]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.122      ;
; 0.857 ; ex_mem:reg_exmem|exmem_reg2_out[11]                                                                                            ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg11                                      ; clock        ; clock       ; 0.000        ; 0.111      ; 1.202      ;
; 0.858 ; mem_wb:reg_memwb|memwb_out_writereg[2]                                                                                         ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~porta_address_reg2                                            ; clock        ; clock       ; 0.000        ; 0.426      ; 1.518      ;
; 0.862 ; mem_wb:reg_memwb|memwb_out_writereg[2]                                                                                         ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~porta_address_reg2                                            ; clock        ; clock       ; 0.000        ; 0.428      ; 1.524      ;
; 0.862 ; if_id:reg_ifid|out_instruction[4]                                                                                              ; id_ex:reg_idex|idex_out_immediate[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.128      ;
; 0.862 ; ex_mem:reg_exmem|exmem_reg2_out[12]                                                                                            ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg12                                      ; clock        ; clock       ; 0.000        ; 0.111      ; 1.207      ;
; 0.866 ; ex_mem:reg_exmem|exmem_reg2_out[9]                                                                                             ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg9                                       ; clock        ; clock       ; 0.000        ; 0.088      ; 1.188      ;
; 0.868 ; ex_mem:reg_exmem|exmem_aluresult_out[12]                                                                                       ; mem_wb:reg_memwb|memwb_out_result_alu[12]                                                                                                        ; clock        ; clock       ; 0.000        ; -0.023     ; 1.111      ;
; 0.874 ; ex_mem:reg_exmem|exmem_reg2_out[2]                                                                                             ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg2                                       ; clock        ; clock       ; 0.000        ; 0.312      ; 1.420      ;
; 0.875 ; ex_mem:reg_exmem|exmem_reg2_out[6]                                                                                             ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg6                                       ; clock        ; clock       ; 0.000        ; 0.088      ; 1.197      ;
; 0.880 ; id_ex:reg_idex|idex_out_reg1[9]                                                                                                ; ex_mem:reg_exmem|exmem_aluresult_out[9]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.237      ; 1.383      ;
; 0.884 ; ex_mem:reg_exmem|exmem_reg2_out[4]                                                                                             ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg4                                       ; clock        ; clock       ; 0.000        ; 0.088      ; 1.206      ;
; 0.890 ; id_ex:reg_idex|idex_out_reg2[4]                                                                                                ; ex_mem:reg_exmem|exmem_reg2_out[4]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.248      ; 1.404      ;
; 0.895 ; ex_mem:reg_exmem|exmem_reg2_out[27]                                                                                            ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg9                                      ; clock        ; clock       ; 0.000        ; 0.410      ; 1.539      ;
; 0.901 ; bregmips:breg_id|regs_rtl_0_bypass[31]                                                                                         ; id_ex:reg_idex|idex_out_reg1[10]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.438      ; 1.605      ;
; 0.907 ; if_id:reg_ifid|out_instruction[31]                                                                                             ; id_ex:reg_idex|idex_mem_write_out                                                                                                                ; clock        ; clock       ; 0.000        ; -0.147     ; 1.026      ;
; 0.908 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0]         ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|dffe3a[0]                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.174      ;
; 0.912 ; bregmips:breg_id|regs_rtl_1_bypass[10]                                                                                         ; id_ex:reg_idex|idex_out_reg2[25]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.386      ; 1.564      ;
; 0.915 ; id_ex:reg_idex|idex_out_reg2[20]                                                                                               ; ex_mem:reg_exmem|exmem_reg2_out[20]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.030      ; 1.211      ;
; 0.922 ; if_id:reg_ifid|out_pc4[20]                                                                                                     ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg21 ; clock        ; clock       ; 0.000        ; 0.268      ; 1.424      ;
; 0.927 ; bregmips:breg_id|regs_rtl_0_bypass[69]                                                                                         ; pc:pc_reg|out_pc[29]                                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.193      ;
; 0.929 ; bregmips:breg_id|regs_rtl_0_bypass[69]                                                                                         ; id_ex:reg_idex|idex_out_reg1[29]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.006      ; 1.201      ;
; 0.935 ; id_ex:reg_idex|idex_out_reg2[16]                                                                                               ; ex_mem:reg_exmem|exmem_reg2_out[16]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.365      ; 1.566      ;
; 0.935 ; ex_mem:reg_exmem|exmem_reg2_out[22]                                                                                            ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg4                                      ; clock        ; clock       ; 0.000        ; 0.532      ; 1.701      ;
; 0.943 ; if_id:reg_ifid|out_instruction[0]                                                                                              ; id_ex:reg_idex|idex_out_regdest[0]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.209      ;
; 0.961 ; ex_mem:reg_exmem|exmem_aluresult_out[25]                                                                                       ; mem_wb:reg_memwb|memwb_out_result_alu[25]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.113      ; 1.340      ;
; 0.972 ; bregmips:breg_id|regs_rtl_0_bypass[33]                                                                                         ; id_ex:reg_idex|idex_out_reg1[11]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.022      ; 1.260      ;
; 0.973 ; bregmips:breg_id|regs_rtl_0_bypass[55]                                                                                         ; id_ex:reg_idex|idex_out_reg2[22]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.152      ; 1.391      ;
; 0.975 ; bregmips:breg_id|regs_rtl_0_bypass[65]                                                                                         ; id_ex:reg_idex|idex_out_reg2[27]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.006      ; 1.247      ;
; 0.976 ; bregmips:breg_id|regs_rtl_0_bypass[19]                                                                                         ; id_ex:reg_idex|idex_out_reg2[4]                                                                                                                  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.242      ;
; 0.978 ; if_id:reg_ifid|out_instruction[4]                                                                                              ; pc:pc_reg|out_pc[6]                                                                                                                              ; clock        ; clock       ; 0.000        ; 0.324      ; 1.568      ;
; 0.991 ; bregmips:breg_id|regs_rtl_0_bypass[6]                                                                                          ; pc:pc_reg|out_pc[25]                                                                                                                             ; clock        ; clock       ; 0.000        ; 0.386      ; 1.643      ;
; 0.994 ; if_id:reg_ifid|out_instruction[28]                                                                                             ; id_ex:reg_idex|idex_out_alu_op[2]                                                                                                                ; clock        ; clock       ; 0.000        ; -0.008     ; 1.252      ;
; 0.995 ; bregmips:breg_id|regs_rtl_0_bypass[63]                                                                                         ; id_ex:reg_idex|idex_out_reg1[26]                                                                                                                 ; clock        ; clock       ; 0.000        ; -0.006     ; 1.255      ;
; 1.005 ; bregmips:breg_id|regs_rtl_0_bypass[10]                                                                                         ; id_ex:reg_idex|idex_out_reg1[25]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.386      ; 1.657      ;
; 1.019 ; ex_mem:reg_exmem|exmem_aluresult_out[8]                                                                                        ; mem_wb:reg_memwb|memwb_out_result_alu[8]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.285      ;
; 1.026 ; ex_mem:reg_exmem|exmem_aluresult_out[10]                                                                                       ; mem_wb:reg_memwb|memwb_out_result_alu[10]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.040      ; 1.332      ;
; 1.035 ; ex_mem:reg_exmem|exmem_reg2_out[3]                                                                                             ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg3                                       ; clock        ; clock       ; 0.000        ; 0.412      ; 1.681      ;
; 1.035 ; bregmips:breg_id|regs_rtl_0_bypass[61]                                                                                         ; id_ex:reg_idex|idex_out_reg2[25]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.237      ; 1.538      ;
; 1.038 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1]         ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.304      ;
; 1.040 ; mem_wb:reg_memwb|memwb_out_writereg[0]                                                                                         ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~porta_address_reg0                                            ; clock        ; clock       ; 0.000        ; 0.737      ; 2.011      ;
; 1.047 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0]         ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.313      ;
; 1.052 ; if_id:reg_ifid|out_instruction[11]                                                                                             ; id_ex:reg_idex|idex_out_immediate[11]                                                                                                            ; clock        ; clock       ; 0.000        ; 0.027      ; 1.345      ;
; 1.056 ; if_id:reg_ifid|out_instruction[4]                                                                                              ; id_ex:reg_idex|idex_out_regdest[0]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.152      ; 1.474      ;
; 1.067 ; bregmips:breg_id|regs_rtl_0_bypass[59]                                                                                         ; id_ex:reg_idex|idex_out_reg1[24]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.333      ;
; 1.070 ; bregmips:breg_id|regs_rtl_0_bypass[59]                                                                                         ; id_ex:reg_idex|idex_out_reg2[24]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.336      ;
; 1.075 ; if_id:reg_ifid|out_pc4[3]                                                                                                      ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg4  ; clock        ; clock       ; 0.000        ; 0.107      ; 1.416      ;
; 1.079 ; if_id:reg_ifid|out_pc4[2]                                                                                                      ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg3  ; clock        ; clock       ; 0.000        ; 0.107      ; 1.420      ;
; 1.079 ; ex_mem:reg_exmem|exmem_reg2_out[10]                                                                                            ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg10                                      ; clock        ; clock       ; 0.000        ; 0.326      ; 1.639      ;
; 1.079 ; id_ex:reg_idex|idex_out_reg2[26]                                                                                               ; ex_mem:reg_exmem|exmem_aluresult_out[26]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.323      ; 1.668      ;
; 1.093 ; if_id:reg_ifid|out_pc4[5]                                                                                                      ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg6  ; clock        ; clock       ; 0.000        ; 0.107      ; 1.434      ;
; 1.094 ; ex_mem:reg_exmem|exmem_aluresult_out[21]                                                                                       ; mem_wb:reg_memwb|memwb_out_result_alu[21]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.049      ; 1.409      ;
; 1.098 ; if_id:reg_ifid|out_pc4[21]                                                                                                     ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg22 ; clock        ; clock       ; 0.000        ; 0.168      ; 1.500      ;
; 1.098 ; if_id:reg_ifid|out_pc4[11]                                                                                                     ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg12 ; clock        ; clock       ; 0.000        ; 0.107      ; 1.439      ;
; 1.099 ; if_id:reg_ifid|out_pc4[10]                                                                                                     ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg11 ; clock        ; clock       ; 0.000        ; 0.107      ; 1.440      ;
; 1.099 ; if_id:reg_ifid|out_pc4[7]                                                                                                      ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg8  ; clock        ; clock       ; 0.000        ; 0.107      ; 1.440      ;
; 1.101 ; if_id:reg_ifid|out_pc4[14]                                                                                                     ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg15 ; clock        ; clock       ; 0.000        ; 0.107      ; 1.442      ;
; 1.102 ; if_id:reg_ifid|out_pc4[27]                                                                                                     ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg28 ; clock        ; clock       ; 0.000        ; 0.168      ; 1.504      ;
; 1.107 ; ex_mem:reg_exmem|exmem_aluresult_out[31]                                                                                       ; mem_wb:reg_memwb|memwb_out_result_alu[31]                                                                                                        ; clock        ; clock       ; 0.000        ; -0.023     ; 1.350      ;
; 1.108 ; pc:pc_reg|out_pc[4]                                                                                                            ; minst:mi_if|altsyncram:altsyncram_component|altsyncram_6k81:auto_generated|ram_block1a0~porta_address_reg2                                       ; clock        ; clock       ; 0.000        ; 0.212      ; 1.554      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; FPGA_inst[*]          ; clock      ; 11.448 ; 11.448 ; Rise       ; clock           ;
;  FPGA_inst[0]         ; clock      ; 10.277 ; 10.277 ; Rise       ; clock           ;
;  FPGA_inst[1]         ; clock      ; 10.366 ; 10.366 ; Rise       ; clock           ;
;  FPGA_inst[2]         ; clock      ; 10.334 ; 10.334 ; Rise       ; clock           ;
;  FPGA_inst[3]         ; clock      ; 10.939 ; 10.939 ; Rise       ; clock           ;
;  FPGA_inst[4]         ; clock      ; 10.632 ; 10.632 ; Rise       ; clock           ;
;  FPGA_inst[5]         ; clock      ; 11.448 ; 11.448 ; Rise       ; clock           ;
;  FPGA_inst[6]         ; clock      ; 11.306 ; 11.306 ; Rise       ; clock           ;
;  FPGA_inst[7]         ; clock      ; 10.804 ; 10.804 ; Rise       ; clock           ;
;  FPGA_inst[8]         ; clock      ; 10.906 ; 10.906 ; Rise       ; clock           ;
;  FPGA_inst[9]         ; clock      ; 10.631 ; 10.631 ; Rise       ; clock           ;
;  FPGA_inst[10]        ; clock      ; 10.812 ; 10.812 ; Rise       ; clock           ;
;  FPGA_inst[11]        ; clock      ; 10.902 ; 10.902 ; Rise       ; clock           ;
;  FPGA_inst[12]        ; clock      ; 11.247 ; 11.247 ; Rise       ; clock           ;
;  FPGA_inst[13]        ; clock      ; 10.561 ; 10.561 ; Rise       ; clock           ;
;  FPGA_inst[14]        ; clock      ; 10.836 ; 10.836 ; Rise       ; clock           ;
;  FPGA_inst[15]        ; clock      ; 10.486 ; 10.486 ; Rise       ; clock           ;
;  FPGA_inst[16]        ; clock      ; 10.583 ; 10.583 ; Rise       ; clock           ;
;  FPGA_inst[17]        ; clock      ; 10.588 ; 10.588 ; Rise       ; clock           ;
;  FPGA_inst[18]        ; clock      ; 10.283 ; 10.283 ; Rise       ; clock           ;
;  FPGA_inst[19]        ; clock      ; 11.388 ; 11.388 ; Rise       ; clock           ;
;  FPGA_inst[20]        ; clock      ; 10.300 ; 10.300 ; Rise       ; clock           ;
;  FPGA_inst[21]        ; clock      ; 10.335 ; 10.335 ; Rise       ; clock           ;
;  FPGA_inst[22]        ; clock      ; 10.314 ; 10.314 ; Rise       ; clock           ;
;  FPGA_inst[23]        ; clock      ; 10.329 ; 10.329 ; Rise       ; clock           ;
;  FPGA_inst[24]        ; clock      ; 10.031 ; 10.031 ; Rise       ; clock           ;
;  FPGA_inst[25]        ; clock      ; 10.278 ; 10.278 ; Rise       ; clock           ;
;  FPGA_inst[26]        ; clock      ; 10.594 ; 10.594 ; Rise       ; clock           ;
;  FPGA_inst[27]        ; clock      ; 10.559 ; 10.559 ; Rise       ; clock           ;
;  FPGA_inst[28]        ; clock      ; 10.522 ; 10.522 ; Rise       ; clock           ;
;  FPGA_inst[29]        ; clock      ; 10.526 ; 10.526 ; Rise       ; clock           ;
;  FPGA_inst[30]        ; clock      ; 10.725 ; 10.725 ; Rise       ; clock           ;
;  FPGA_inst[31]        ; clock      ; 10.541 ; 10.541 ; Rise       ; clock           ;
; FPGA_mem[*]           ; clock      ; 11.548 ; 11.548 ; Rise       ; clock           ;
;  FPGA_mem[0]          ; clock      ; 10.959 ; 10.959 ; Rise       ; clock           ;
;  FPGA_mem[1]          ; clock      ; 10.527 ; 10.527 ; Rise       ; clock           ;
;  FPGA_mem[2]          ; clock      ; 10.783 ; 10.783 ; Rise       ; clock           ;
;  FPGA_mem[3]          ; clock      ; 10.615 ; 10.615 ; Rise       ; clock           ;
;  FPGA_mem[4]          ; clock      ; 10.562 ; 10.562 ; Rise       ; clock           ;
;  FPGA_mem[5]          ; clock      ; 11.548 ; 11.548 ; Rise       ; clock           ;
;  FPGA_mem[6]          ; clock      ; 11.107 ; 11.107 ; Rise       ; clock           ;
;  FPGA_mem[7]          ; clock      ; 10.935 ; 10.935 ; Rise       ; clock           ;
;  FPGA_mem[8]          ; clock      ; 10.813 ; 10.813 ; Rise       ; clock           ;
;  FPGA_mem[9]          ; clock      ; 10.536 ; 10.536 ; Rise       ; clock           ;
;  FPGA_mem[10]         ; clock      ; 10.614 ; 10.614 ; Rise       ; clock           ;
;  FPGA_mem[11]         ; clock      ; 10.895 ; 10.895 ; Rise       ; clock           ;
;  FPGA_mem[12]         ; clock      ; 10.282 ; 10.282 ; Rise       ; clock           ;
;  FPGA_mem[13]         ; clock      ; 10.449 ; 10.449 ; Rise       ; clock           ;
;  FPGA_mem[14]         ; clock      ; 10.266 ; 10.266 ; Rise       ; clock           ;
;  FPGA_mem[15]         ; clock      ; 10.568 ; 10.568 ; Rise       ; clock           ;
;  FPGA_mem[16]         ; clock      ; 11.397 ; 11.397 ; Rise       ; clock           ;
;  FPGA_mem[17]         ; clock      ; 11.200 ; 11.200 ; Rise       ; clock           ;
;  FPGA_mem[18]         ; clock      ; 10.923 ; 10.923 ; Rise       ; clock           ;
;  FPGA_mem[19]         ; clock      ; 10.951 ; 10.951 ; Rise       ; clock           ;
;  FPGA_mem[20]         ; clock      ; 10.731 ; 10.731 ; Rise       ; clock           ;
;  FPGA_mem[21]         ; clock      ; 10.535 ; 10.535 ; Rise       ; clock           ;
;  FPGA_mem[22]         ; clock      ; 10.241 ; 10.241 ; Rise       ; clock           ;
;  FPGA_mem[23]         ; clock      ; 10.869 ; 10.869 ; Rise       ; clock           ;
;  FPGA_mem[24]         ; clock      ; 10.821 ; 10.821 ; Rise       ; clock           ;
;  FPGA_mem[25]         ; clock      ; 10.619 ; 10.619 ; Rise       ; clock           ;
;  FPGA_mem[26]         ; clock      ; 10.564 ; 10.564 ; Rise       ; clock           ;
;  FPGA_mem[27]         ; clock      ; 10.535 ; 10.535 ; Rise       ; clock           ;
;  FPGA_mem[28]         ; clock      ; 10.762 ; 10.762 ; Rise       ; clock           ;
;  FPGA_mem[29]         ; clock      ; 10.991 ; 10.991 ; Rise       ; clock           ;
;  FPGA_mem[30]         ; clock      ; 10.808 ; 10.808 ; Rise       ; clock           ;
;  FPGA_mem[31]         ; clock      ; 9.975  ; 9.975  ; Rise       ; clock           ;
; FPGA_pc[*]            ; clock      ; 8.381  ; 8.381  ; Rise       ; clock           ;
;  FPGA_pc[0]           ; clock      ; 8.232  ; 8.232  ; Rise       ; clock           ;
;  FPGA_pc[1]           ; clock      ; 6.946  ; 6.946  ; Rise       ; clock           ;
;  FPGA_pc[2]           ; clock      ; 7.444  ; 7.444  ; Rise       ; clock           ;
;  FPGA_pc[3]           ; clock      ; 7.686  ; 7.686  ; Rise       ; clock           ;
;  FPGA_pc[4]           ; clock      ; 7.598  ; 7.598  ; Rise       ; clock           ;
;  FPGA_pc[5]           ; clock      ; 7.680  ; 7.680  ; Rise       ; clock           ;
;  FPGA_pc[6]           ; clock      ; 7.377  ; 7.377  ; Rise       ; clock           ;
;  FPGA_pc[7]           ; clock      ; 7.414  ; 7.414  ; Rise       ; clock           ;
;  FPGA_pc[8]           ; clock      ; 7.373  ; 7.373  ; Rise       ; clock           ;
;  FPGA_pc[9]           ; clock      ; 8.239  ; 8.239  ; Rise       ; clock           ;
;  FPGA_pc[10]          ; clock      ; 7.980  ; 7.980  ; Rise       ; clock           ;
;  FPGA_pc[11]          ; clock      ; 7.816  ; 7.816  ; Rise       ; clock           ;
;  FPGA_pc[12]          ; clock      ; 8.381  ; 8.381  ; Rise       ; clock           ;
;  FPGA_pc[13]          ; clock      ; 7.523  ; 7.523  ; Rise       ; clock           ;
;  FPGA_pc[14]          ; clock      ; 7.348  ; 7.348  ; Rise       ; clock           ;
;  FPGA_pc[15]          ; clock      ; 7.694  ; 7.694  ; Rise       ; clock           ;
;  FPGA_pc[16]          ; clock      ; 7.488  ; 7.488  ; Rise       ; clock           ;
;  FPGA_pc[17]          ; clock      ; 7.974  ; 7.974  ; Rise       ; clock           ;
;  FPGA_pc[18]          ; clock      ; 7.789  ; 7.789  ; Rise       ; clock           ;
;  FPGA_pc[19]          ; clock      ; 7.763  ; 7.763  ; Rise       ; clock           ;
;  FPGA_pc[20]          ; clock      ; 7.039  ; 7.039  ; Rise       ; clock           ;
;  FPGA_pc[21]          ; clock      ; 7.692  ; 7.692  ; Rise       ; clock           ;
;  FPGA_pc[22]          ; clock      ; 7.974  ; 7.974  ; Rise       ; clock           ;
;  FPGA_pc[23]          ; clock      ; 7.633  ; 7.633  ; Rise       ; clock           ;
;  FPGA_pc[24]          ; clock      ; 7.912  ; 7.912  ; Rise       ; clock           ;
;  FPGA_pc[25]          ; clock      ; 7.938  ; 7.938  ; Rise       ; clock           ;
;  FPGA_pc[26]          ; clock      ; 7.947  ; 7.947  ; Rise       ; clock           ;
;  FPGA_pc[27]          ; clock      ; 7.880  ; 7.880  ; Rise       ; clock           ;
;  FPGA_pc[28]          ; clock      ; 8.169  ; 8.169  ; Rise       ; clock           ;
;  FPGA_pc[29]          ; clock      ; 7.917  ; 7.917  ; Rise       ; clock           ;
;  FPGA_pc[30]          ; clock      ; 7.972  ; 7.972  ; Rise       ; clock           ;
;  FPGA_pc[31]          ; clock      ; 7.868  ; 7.868  ; Rise       ; clock           ;
; FPGA_selectmux[*]     ; clock      ; 14.577 ; 14.577 ; Rise       ; clock           ;
;  FPGA_selectmux[0]    ; clock      ; 14.577 ; 14.577 ; Rise       ; clock           ;
;  FPGA_selectmux[1]    ; clock      ; 10.937 ; 10.937 ; Rise       ; clock           ;
; FPGA_ula[*]           ; clock      ; 14.997 ; 14.997 ; Rise       ; clock           ;
;  FPGA_ula[0]          ; clock      ; 14.281 ; 14.281 ; Rise       ; clock           ;
;  FPGA_ula[1]          ; clock      ; 13.434 ; 13.434 ; Rise       ; clock           ;
;  FPGA_ula[2]          ; clock      ; 13.300 ; 13.300 ; Rise       ; clock           ;
;  FPGA_ula[3]          ; clock      ; 12.860 ; 12.860 ; Rise       ; clock           ;
;  FPGA_ula[4]          ; clock      ; 12.575 ; 12.575 ; Rise       ; clock           ;
;  FPGA_ula[5]          ; clock      ; 12.360 ; 12.360 ; Rise       ; clock           ;
;  FPGA_ula[6]          ; clock      ; 12.631 ; 12.631 ; Rise       ; clock           ;
;  FPGA_ula[7]          ; clock      ; 13.465 ; 13.465 ; Rise       ; clock           ;
;  FPGA_ula[8]          ; clock      ; 13.502 ; 13.502 ; Rise       ; clock           ;
;  FPGA_ula[9]          ; clock      ; 14.270 ; 14.270 ; Rise       ; clock           ;
;  FPGA_ula[10]         ; clock      ; 14.018 ; 14.018 ; Rise       ; clock           ;
;  FPGA_ula[11]         ; clock      ; 13.616 ; 13.616 ; Rise       ; clock           ;
;  FPGA_ula[12]         ; clock      ; 13.072 ; 13.072 ; Rise       ; clock           ;
;  FPGA_ula[13]         ; clock      ; 13.238 ; 13.238 ; Rise       ; clock           ;
;  FPGA_ula[14]         ; clock      ; 12.405 ; 12.405 ; Rise       ; clock           ;
;  FPGA_ula[15]         ; clock      ; 12.162 ; 12.162 ; Rise       ; clock           ;
;  FPGA_ula[16]         ; clock      ; 13.218 ; 13.218 ; Rise       ; clock           ;
;  FPGA_ula[17]         ; clock      ; 14.395 ; 14.395 ; Rise       ; clock           ;
;  FPGA_ula[18]         ; clock      ; 13.922 ; 13.922 ; Rise       ; clock           ;
;  FPGA_ula[19]         ; clock      ; 13.915 ; 13.915 ; Rise       ; clock           ;
;  FPGA_ula[20]         ; clock      ; 13.990 ; 13.990 ; Rise       ; clock           ;
;  FPGA_ula[21]         ; clock      ; 13.827 ; 13.827 ; Rise       ; clock           ;
;  FPGA_ula[22]         ; clock      ; 13.500 ; 13.500 ; Rise       ; clock           ;
;  FPGA_ula[23]         ; clock      ; 14.080 ; 14.080 ; Rise       ; clock           ;
;  FPGA_ula[24]         ; clock      ; 14.667 ; 14.667 ; Rise       ; clock           ;
;  FPGA_ula[25]         ; clock      ; 14.358 ; 14.358 ; Rise       ; clock           ;
;  FPGA_ula[26]         ; clock      ; 14.435 ; 14.435 ; Rise       ; clock           ;
;  FPGA_ula[27]         ; clock      ; 14.660 ; 14.660 ; Rise       ; clock           ;
;  FPGA_ula[28]         ; clock      ; 13.855 ; 13.855 ; Rise       ; clock           ;
;  FPGA_ula[29]         ; clock      ; 14.387 ; 14.387 ; Rise       ; clock           ;
;  FPGA_ula[30]         ; clock      ; 14.997 ; 14.997 ; Rise       ; clock           ;
;  FPGA_ula[31]         ; clock      ; 14.531 ; 14.531 ; Rise       ; clock           ;
; Saida_FPGA_7seg_0[*]  ; clock      ; 19.361 ; 19.361 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[0] ; clock      ; 19.361 ; 19.361 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[1] ; clock      ; 17.890 ; 17.890 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[2] ; clock      ; 18.199 ; 18.199 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[3] ; clock      ; 18.638 ; 18.638 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[4] ; clock      ; 19.184 ; 19.184 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[5] ; clock      ; 18.875 ; 18.875 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[6] ; clock      ; 17.750 ; 17.750 ; Rise       ; clock           ;
; Saida_FPGA_7seg_1[*]  ; clock      ; 17.036 ; 17.036 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[0] ; clock      ; 16.979 ; 16.979 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[1] ; clock      ; 17.036 ; 17.036 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[2] ; clock      ; 16.446 ; 16.446 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[3] ; clock      ; 15.917 ; 15.917 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[4] ; clock      ; 16.542 ; 16.542 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[5] ; clock      ; 16.425 ; 16.425 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[6] ; clock      ; 16.510 ; 16.510 ; Rise       ; clock           ;
; Saida_FPGA_7seg_2[*]  ; clock      ; 16.955 ; 16.955 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[0] ; clock      ; 16.893 ; 16.893 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[1] ; clock      ; 16.643 ; 16.643 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[2] ; clock      ; 16.926 ; 16.926 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[3] ; clock      ; 16.955 ; 16.955 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[4] ; clock      ; 16.606 ; 16.606 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[5] ; clock      ; 16.629 ; 16.629 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[6] ; clock      ; 16.613 ; 16.613 ; Rise       ; clock           ;
; Saida_FPGA_7seg_3[*]  ; clock      ; 16.026 ; 16.026 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[0] ; clock      ; 15.901 ; 15.901 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[1] ; clock      ; 15.880 ; 15.880 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[2] ; clock      ; 15.881 ; 15.881 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[3] ; clock      ; 16.026 ; 16.026 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[4] ; clock      ; 15.809 ; 15.809 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[5] ; clock      ; 15.271 ; 15.271 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[6] ; clock      ; 15.461 ; 15.461 ; Rise       ; clock           ;
; Saida_FPGA_7seg_4[*]  ; clock      ; 19.100 ; 19.100 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[0] ; clock      ; 19.100 ; 19.100 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[1] ; clock      ; 18.890 ; 18.890 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[2] ; clock      ; 17.697 ; 17.697 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[3] ; clock      ; 17.587 ; 17.587 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[4] ; clock      ; 17.471 ; 17.471 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[5] ; clock      ; 17.895 ; 17.895 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[6] ; clock      ; 18.473 ; 18.473 ; Rise       ; clock           ;
; Saida_FPGA_7seg_5[*]  ; clock      ; 19.875 ; 19.875 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[0] ; clock      ; 19.875 ; 19.875 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[1] ; clock      ; 19.015 ; 19.015 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[2] ; clock      ; 18.803 ; 18.803 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[3] ; clock      ; 18.384 ; 18.384 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[4] ; clock      ; 18.559 ; 18.559 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[5] ; clock      ; 17.984 ; 17.984 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[6] ; clock      ; 18.191 ; 18.191 ; Rise       ; clock           ;
; Saida_FPGA_7seg_6[*]  ; clock      ; 19.553 ; 19.553 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[0] ; clock      ; 19.023 ; 19.023 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[1] ; clock      ; 19.553 ; 19.553 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[2] ; clock      ; 19.072 ; 19.072 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[3] ; clock      ; 18.511 ; 18.511 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[4] ; clock      ; 18.322 ; 18.322 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[5] ; clock      ; 18.102 ; 18.102 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[6] ; clock      ; 18.105 ; 18.105 ; Rise       ; clock           ;
; Saida_FPGA_7seg_7[*]  ; clock      ; 19.135 ; 19.135 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[0] ; clock      ; 17.787 ; 17.787 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[1] ; clock      ; 19.135 ; 19.135 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[2] ; clock      ; 17.785 ; 17.785 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[3] ; clock      ; 18.899 ; 18.899 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[4] ; clock      ; 18.700 ; 18.700 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[5] ; clock      ; 18.055 ; 18.055 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[6] ; clock      ; 18.165 ; 18.165 ; Rise       ; clock           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; FPGA_inst[*]          ; clock      ; 10.031 ; 10.031 ; Rise       ; clock           ;
;  FPGA_inst[0]         ; clock      ; 10.277 ; 10.277 ; Rise       ; clock           ;
;  FPGA_inst[1]         ; clock      ; 10.366 ; 10.366 ; Rise       ; clock           ;
;  FPGA_inst[2]         ; clock      ; 10.334 ; 10.334 ; Rise       ; clock           ;
;  FPGA_inst[3]         ; clock      ; 10.939 ; 10.939 ; Rise       ; clock           ;
;  FPGA_inst[4]         ; clock      ; 10.632 ; 10.632 ; Rise       ; clock           ;
;  FPGA_inst[5]         ; clock      ; 11.448 ; 11.448 ; Rise       ; clock           ;
;  FPGA_inst[6]         ; clock      ; 11.306 ; 11.306 ; Rise       ; clock           ;
;  FPGA_inst[7]         ; clock      ; 10.804 ; 10.804 ; Rise       ; clock           ;
;  FPGA_inst[8]         ; clock      ; 10.906 ; 10.906 ; Rise       ; clock           ;
;  FPGA_inst[9]         ; clock      ; 10.631 ; 10.631 ; Rise       ; clock           ;
;  FPGA_inst[10]        ; clock      ; 10.812 ; 10.812 ; Rise       ; clock           ;
;  FPGA_inst[11]        ; clock      ; 10.902 ; 10.902 ; Rise       ; clock           ;
;  FPGA_inst[12]        ; clock      ; 11.247 ; 11.247 ; Rise       ; clock           ;
;  FPGA_inst[13]        ; clock      ; 10.561 ; 10.561 ; Rise       ; clock           ;
;  FPGA_inst[14]        ; clock      ; 10.836 ; 10.836 ; Rise       ; clock           ;
;  FPGA_inst[15]        ; clock      ; 10.486 ; 10.486 ; Rise       ; clock           ;
;  FPGA_inst[16]        ; clock      ; 10.583 ; 10.583 ; Rise       ; clock           ;
;  FPGA_inst[17]        ; clock      ; 10.588 ; 10.588 ; Rise       ; clock           ;
;  FPGA_inst[18]        ; clock      ; 10.283 ; 10.283 ; Rise       ; clock           ;
;  FPGA_inst[19]        ; clock      ; 11.388 ; 11.388 ; Rise       ; clock           ;
;  FPGA_inst[20]        ; clock      ; 10.300 ; 10.300 ; Rise       ; clock           ;
;  FPGA_inst[21]        ; clock      ; 10.335 ; 10.335 ; Rise       ; clock           ;
;  FPGA_inst[22]        ; clock      ; 10.314 ; 10.314 ; Rise       ; clock           ;
;  FPGA_inst[23]        ; clock      ; 10.329 ; 10.329 ; Rise       ; clock           ;
;  FPGA_inst[24]        ; clock      ; 10.031 ; 10.031 ; Rise       ; clock           ;
;  FPGA_inst[25]        ; clock      ; 10.278 ; 10.278 ; Rise       ; clock           ;
;  FPGA_inst[26]        ; clock      ; 10.594 ; 10.594 ; Rise       ; clock           ;
;  FPGA_inst[27]        ; clock      ; 10.559 ; 10.559 ; Rise       ; clock           ;
;  FPGA_inst[28]        ; clock      ; 10.522 ; 10.522 ; Rise       ; clock           ;
;  FPGA_inst[29]        ; clock      ; 10.526 ; 10.526 ; Rise       ; clock           ;
;  FPGA_inst[30]        ; clock      ; 10.725 ; 10.725 ; Rise       ; clock           ;
;  FPGA_inst[31]        ; clock      ; 10.541 ; 10.541 ; Rise       ; clock           ;
; FPGA_mem[*]           ; clock      ; 9.975  ; 9.975  ; Rise       ; clock           ;
;  FPGA_mem[0]          ; clock      ; 10.959 ; 10.959 ; Rise       ; clock           ;
;  FPGA_mem[1]          ; clock      ; 10.527 ; 10.527 ; Rise       ; clock           ;
;  FPGA_mem[2]          ; clock      ; 10.783 ; 10.783 ; Rise       ; clock           ;
;  FPGA_mem[3]          ; clock      ; 10.615 ; 10.615 ; Rise       ; clock           ;
;  FPGA_mem[4]          ; clock      ; 10.562 ; 10.562 ; Rise       ; clock           ;
;  FPGA_mem[5]          ; clock      ; 11.548 ; 11.548 ; Rise       ; clock           ;
;  FPGA_mem[6]          ; clock      ; 11.107 ; 11.107 ; Rise       ; clock           ;
;  FPGA_mem[7]          ; clock      ; 10.935 ; 10.935 ; Rise       ; clock           ;
;  FPGA_mem[8]          ; clock      ; 10.813 ; 10.813 ; Rise       ; clock           ;
;  FPGA_mem[9]          ; clock      ; 10.536 ; 10.536 ; Rise       ; clock           ;
;  FPGA_mem[10]         ; clock      ; 10.614 ; 10.614 ; Rise       ; clock           ;
;  FPGA_mem[11]         ; clock      ; 10.895 ; 10.895 ; Rise       ; clock           ;
;  FPGA_mem[12]         ; clock      ; 10.282 ; 10.282 ; Rise       ; clock           ;
;  FPGA_mem[13]         ; clock      ; 10.449 ; 10.449 ; Rise       ; clock           ;
;  FPGA_mem[14]         ; clock      ; 10.266 ; 10.266 ; Rise       ; clock           ;
;  FPGA_mem[15]         ; clock      ; 10.568 ; 10.568 ; Rise       ; clock           ;
;  FPGA_mem[16]         ; clock      ; 11.397 ; 11.397 ; Rise       ; clock           ;
;  FPGA_mem[17]         ; clock      ; 11.200 ; 11.200 ; Rise       ; clock           ;
;  FPGA_mem[18]         ; clock      ; 10.923 ; 10.923 ; Rise       ; clock           ;
;  FPGA_mem[19]         ; clock      ; 10.951 ; 10.951 ; Rise       ; clock           ;
;  FPGA_mem[20]         ; clock      ; 10.731 ; 10.731 ; Rise       ; clock           ;
;  FPGA_mem[21]         ; clock      ; 10.535 ; 10.535 ; Rise       ; clock           ;
;  FPGA_mem[22]         ; clock      ; 10.241 ; 10.241 ; Rise       ; clock           ;
;  FPGA_mem[23]         ; clock      ; 10.869 ; 10.869 ; Rise       ; clock           ;
;  FPGA_mem[24]         ; clock      ; 10.821 ; 10.821 ; Rise       ; clock           ;
;  FPGA_mem[25]         ; clock      ; 10.619 ; 10.619 ; Rise       ; clock           ;
;  FPGA_mem[26]         ; clock      ; 10.564 ; 10.564 ; Rise       ; clock           ;
;  FPGA_mem[27]         ; clock      ; 10.535 ; 10.535 ; Rise       ; clock           ;
;  FPGA_mem[28]         ; clock      ; 10.762 ; 10.762 ; Rise       ; clock           ;
;  FPGA_mem[29]         ; clock      ; 10.991 ; 10.991 ; Rise       ; clock           ;
;  FPGA_mem[30]         ; clock      ; 10.808 ; 10.808 ; Rise       ; clock           ;
;  FPGA_mem[31]         ; clock      ; 9.975  ; 9.975  ; Rise       ; clock           ;
; FPGA_pc[*]            ; clock      ; 6.946  ; 6.946  ; Rise       ; clock           ;
;  FPGA_pc[0]           ; clock      ; 8.232  ; 8.232  ; Rise       ; clock           ;
;  FPGA_pc[1]           ; clock      ; 6.946  ; 6.946  ; Rise       ; clock           ;
;  FPGA_pc[2]           ; clock      ; 7.444  ; 7.444  ; Rise       ; clock           ;
;  FPGA_pc[3]           ; clock      ; 7.686  ; 7.686  ; Rise       ; clock           ;
;  FPGA_pc[4]           ; clock      ; 7.598  ; 7.598  ; Rise       ; clock           ;
;  FPGA_pc[5]           ; clock      ; 7.680  ; 7.680  ; Rise       ; clock           ;
;  FPGA_pc[6]           ; clock      ; 7.377  ; 7.377  ; Rise       ; clock           ;
;  FPGA_pc[7]           ; clock      ; 7.414  ; 7.414  ; Rise       ; clock           ;
;  FPGA_pc[8]           ; clock      ; 7.373  ; 7.373  ; Rise       ; clock           ;
;  FPGA_pc[9]           ; clock      ; 8.239  ; 8.239  ; Rise       ; clock           ;
;  FPGA_pc[10]          ; clock      ; 7.980  ; 7.980  ; Rise       ; clock           ;
;  FPGA_pc[11]          ; clock      ; 7.816  ; 7.816  ; Rise       ; clock           ;
;  FPGA_pc[12]          ; clock      ; 8.381  ; 8.381  ; Rise       ; clock           ;
;  FPGA_pc[13]          ; clock      ; 7.523  ; 7.523  ; Rise       ; clock           ;
;  FPGA_pc[14]          ; clock      ; 7.348  ; 7.348  ; Rise       ; clock           ;
;  FPGA_pc[15]          ; clock      ; 7.694  ; 7.694  ; Rise       ; clock           ;
;  FPGA_pc[16]          ; clock      ; 7.488  ; 7.488  ; Rise       ; clock           ;
;  FPGA_pc[17]          ; clock      ; 7.974  ; 7.974  ; Rise       ; clock           ;
;  FPGA_pc[18]          ; clock      ; 7.789  ; 7.789  ; Rise       ; clock           ;
;  FPGA_pc[19]          ; clock      ; 7.763  ; 7.763  ; Rise       ; clock           ;
;  FPGA_pc[20]          ; clock      ; 7.039  ; 7.039  ; Rise       ; clock           ;
;  FPGA_pc[21]          ; clock      ; 7.692  ; 7.692  ; Rise       ; clock           ;
;  FPGA_pc[22]          ; clock      ; 7.974  ; 7.974  ; Rise       ; clock           ;
;  FPGA_pc[23]          ; clock      ; 7.633  ; 7.633  ; Rise       ; clock           ;
;  FPGA_pc[24]          ; clock      ; 7.912  ; 7.912  ; Rise       ; clock           ;
;  FPGA_pc[25]          ; clock      ; 7.938  ; 7.938  ; Rise       ; clock           ;
;  FPGA_pc[26]          ; clock      ; 7.947  ; 7.947  ; Rise       ; clock           ;
;  FPGA_pc[27]          ; clock      ; 7.880  ; 7.880  ; Rise       ; clock           ;
;  FPGA_pc[28]          ; clock      ; 8.169  ; 8.169  ; Rise       ; clock           ;
;  FPGA_pc[29]          ; clock      ; 7.917  ; 7.917  ; Rise       ; clock           ;
;  FPGA_pc[30]          ; clock      ; 7.972  ; 7.972  ; Rise       ; clock           ;
;  FPGA_pc[31]          ; clock      ; 7.868  ; 7.868  ; Rise       ; clock           ;
; FPGA_selectmux[*]     ; clock      ; 8.174  ; 8.174  ; Rise       ; clock           ;
;  FPGA_selectmux[0]    ; clock      ; 8.768  ; 8.768  ; Rise       ; clock           ;
;  FPGA_selectmux[1]    ; clock      ; 8.174  ; 8.174  ; Rise       ; clock           ;
; FPGA_ula[*]           ; clock      ; 7.810  ; 7.810  ; Rise       ; clock           ;
;  FPGA_ula[0]          ; clock      ; 8.977  ; 8.977  ; Rise       ; clock           ;
;  FPGA_ula[1]          ; clock      ; 9.142  ; 9.142  ; Rise       ; clock           ;
;  FPGA_ula[2]          ; clock      ; 9.613  ; 9.613  ; Rise       ; clock           ;
;  FPGA_ula[3]          ; clock      ; 9.414  ; 9.414  ; Rise       ; clock           ;
;  FPGA_ula[4]          ; clock      ; 7.810  ; 7.810  ; Rise       ; clock           ;
;  FPGA_ula[5]          ; clock      ; 8.224  ; 8.224  ; Rise       ; clock           ;
;  FPGA_ula[6]          ; clock      ; 9.491  ; 9.491  ; Rise       ; clock           ;
;  FPGA_ula[7]          ; clock      ; 8.869  ; 8.869  ; Rise       ; clock           ;
;  FPGA_ula[8]          ; clock      ; 9.850  ; 9.850  ; Rise       ; clock           ;
;  FPGA_ula[9]          ; clock      ; 8.645  ; 8.645  ; Rise       ; clock           ;
;  FPGA_ula[10]         ; clock      ; 9.563  ; 9.563  ; Rise       ; clock           ;
;  FPGA_ula[11]         ; clock      ; 9.312  ; 9.312  ; Rise       ; clock           ;
;  FPGA_ula[12]         ; clock      ; 9.769  ; 9.769  ; Rise       ; clock           ;
;  FPGA_ula[13]         ; clock      ; 9.338  ; 9.338  ; Rise       ; clock           ;
;  FPGA_ula[14]         ; clock      ; 8.422  ; 8.422  ; Rise       ; clock           ;
;  FPGA_ula[15]         ; clock      ; 7.998  ; 7.998  ; Rise       ; clock           ;
;  FPGA_ula[16]         ; clock      ; 8.210  ; 8.210  ; Rise       ; clock           ;
;  FPGA_ula[17]         ; clock      ; 9.555  ; 9.555  ; Rise       ; clock           ;
;  FPGA_ula[18]         ; clock      ; 9.109  ; 9.109  ; Rise       ; clock           ;
;  FPGA_ula[19]         ; clock      ; 9.264  ; 9.264  ; Rise       ; clock           ;
;  FPGA_ula[20]         ; clock      ; 8.856  ; 8.856  ; Rise       ; clock           ;
;  FPGA_ula[21]         ; clock      ; 8.635  ; 8.635  ; Rise       ; clock           ;
;  FPGA_ula[22]         ; clock      ; 8.559  ; 8.559  ; Rise       ; clock           ;
;  FPGA_ula[23]         ; clock      ; 8.977  ; 8.977  ; Rise       ; clock           ;
;  FPGA_ula[24]         ; clock      ; 9.449  ; 9.449  ; Rise       ; clock           ;
;  FPGA_ula[25]         ; clock      ; 9.231  ; 9.231  ; Rise       ; clock           ;
;  FPGA_ula[26]         ; clock      ; 8.470  ; 8.470  ; Rise       ; clock           ;
;  FPGA_ula[27]         ; clock      ; 9.353  ; 9.353  ; Rise       ; clock           ;
;  FPGA_ula[28]         ; clock      ; 8.294  ; 8.294  ; Rise       ; clock           ;
;  FPGA_ula[29]         ; clock      ; 8.579  ; 8.579  ; Rise       ; clock           ;
;  FPGA_ula[30]         ; clock      ; 9.148  ; 9.148  ; Rise       ; clock           ;
;  FPGA_ula[31]         ; clock      ; 9.147  ; 9.147  ; Rise       ; clock           ;
; Saida_FPGA_7seg_0[*]  ; clock      ; 11.313 ; 11.313 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[0] ; clock      ; 12.924 ; 12.924 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[1] ; clock      ; 11.453 ; 11.453 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[2] ; clock      ; 11.762 ; 11.762 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[3] ; clock      ; 12.201 ; 12.201 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[4] ; clock      ; 12.747 ; 12.747 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[5] ; clock      ; 12.438 ; 12.438 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[6] ; clock      ; 11.313 ; 11.313 ; Rise       ; clock           ;
; Saida_FPGA_7seg_1[*]  ; clock      ; 10.506 ; 10.506 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[0] ; clock      ; 11.572 ; 11.572 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[1] ; clock      ; 11.628 ; 11.628 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[2] ; clock      ; 11.037 ; 11.037 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[3] ; clock      ; 10.506 ; 10.506 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[4] ; clock      ; 11.137 ; 11.137 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[5] ; clock      ; 11.045 ; 11.045 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[6] ; clock      ; 11.103 ; 11.103 ; Rise       ; clock           ;
; Saida_FPGA_7seg_2[*]  ; clock      ; 10.981 ; 10.981 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[0] ; clock      ; 11.268 ; 11.268 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[1] ; clock      ; 11.018 ; 11.018 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[2] ; clock      ; 11.301 ; 11.301 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[3] ; clock      ; 11.330 ; 11.330 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[4] ; clock      ; 10.981 ; 10.981 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[5] ; clock      ; 11.004 ; 11.004 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[6] ; clock      ; 10.988 ; 10.988 ; Rise       ; clock           ;
; Saida_FPGA_7seg_3[*]  ; clock      ; 10.431 ; 10.431 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[0] ; clock      ; 11.088 ; 11.088 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[1] ; clock      ; 11.072 ; 11.072 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[2] ; clock      ; 11.063 ; 11.063 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[3] ; clock      ; 11.213 ; 11.213 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[4] ; clock      ; 10.996 ; 10.996 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[5] ; clock      ; 10.431 ; 10.431 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[6] ; clock      ; 10.645 ; 10.645 ; Rise       ; clock           ;
; Saida_FPGA_7seg_4[*]  ; clock      ; 11.032 ; 11.032 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[0] ; clock      ; 12.655 ; 12.655 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[1] ; clock      ; 12.441 ; 12.441 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[2] ; clock      ; 11.249 ; 11.249 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[3] ; clock      ; 11.148 ; 11.148 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[4] ; clock      ; 11.032 ; 11.032 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[5] ; clock      ; 11.483 ; 11.483 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[6] ; clock      ; 12.024 ; 12.024 ; Rise       ; clock           ;
; Saida_FPGA_7seg_5[*]  ; clock      ; 11.076 ; 11.076 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[0] ; clock      ; 12.967 ; 12.967 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[1] ; clock      ; 12.107 ; 12.107 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[2] ; clock      ; 11.895 ; 11.895 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[3] ; clock      ; 11.476 ; 11.476 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[4] ; clock      ; 11.651 ; 11.651 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[5] ; clock      ; 11.076 ; 11.076 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[6] ; clock      ; 11.283 ; 11.283 ; Rise       ; clock           ;
; Saida_FPGA_7seg_6[*]  ; clock      ; 10.574 ; 10.574 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[0] ; clock      ; 11.495 ; 11.495 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[1] ; clock      ; 12.025 ; 12.025 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[2] ; clock      ; 11.544 ; 11.544 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[3] ; clock      ; 10.983 ; 10.983 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[4] ; clock      ; 10.794 ; 10.794 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[5] ; clock      ; 10.574 ; 10.574 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[6] ; clock      ; 10.577 ; 10.577 ; Rise       ; clock           ;
; Saida_FPGA_7seg_7[*]  ; clock      ; 10.127 ; 10.127 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[0] ; clock      ; 10.127 ; 10.127 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[1] ; clock      ; 11.475 ; 11.475 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[2] ; clock      ; 10.133 ; 10.133 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[3] ; clock      ; 11.243 ; 11.243 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[4] ; clock      ; 11.047 ; 11.047 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[5] ; clock      ; 10.405 ; 10.405 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[6] ; clock      ; 10.519 ; 10.519 ; Rise       ; clock           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Propagation Delay                                                            ;
+-------------------+----------------------+--------+--------+--------+--------+
; Input Port        ; Output Port          ; RR     ; RF     ; FR     ; FF     ;
+-------------------+----------------------+--------+--------+--------+--------+
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[0] ; 11.091 ; 11.091 ; 11.091 ; 11.091 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[1] ; 9.624  ; 9.624  ; 9.624  ; 9.624  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[2] ; 9.954  ; 9.954  ; 9.954  ; 9.954  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[3] ; 10.344 ; 10.344 ; 10.344 ; 10.344 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[4] ; 10.912 ; 10.912 ; 10.912 ; 10.912 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[5] ; 10.604 ; 10.604 ; 10.604 ; 10.604 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[6] ; 9.478  ; 9.478  ; 9.478  ; 9.478  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[0] ; 10.219 ; 10.219 ; 10.219 ; 10.219 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[1] ; 10.276 ; 10.276 ; 10.276 ; 10.276 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[2] ; 9.705  ; 9.705  ; 9.705  ; 9.705  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[3] ; 9.146  ; 9.146  ; 9.146  ; 9.146  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[4] ; 9.772  ; 9.772  ; 9.772  ; 9.772  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[5] ; 9.699  ; 9.699  ; 9.699  ; 9.699  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[6] ; 9.754  ; 9.754  ; 9.754  ; 9.754  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[0] ; 9.129  ; 9.129  ; 9.129  ; 9.129  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[1] ; 8.856  ; 8.856  ; 8.856  ; 8.856  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[2] ; 9.130  ; 9.130  ; 9.130  ; 9.130  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[3] ; 9.172  ; 9.172  ; 9.172  ; 9.172  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[4] ; 8.850  ; 8.850  ; 8.850  ; 8.850  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[5] ; 8.810  ; 8.810  ; 8.810  ; 8.810  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[6] ; 8.822  ; 8.822  ; 8.822  ; 8.822  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[0] ; 8.672  ; 8.672  ; 8.672  ; 8.672  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[1] ; 8.651  ; 8.651  ; 8.651  ; 8.651  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[2] ; 8.652  ; 8.652  ; 8.652  ; 8.652  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[3] ; 8.797  ; 8.797  ; 8.797  ; 8.797  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[4] ; 8.580  ; 8.580  ; 8.580  ; 8.580  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[5] ; 8.042  ; 8.042  ; 8.042  ; 8.042  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[6] ; 8.232  ; 8.232  ; 8.232  ; 8.232  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[0] ; 10.734 ; 10.734 ; 10.734 ; 10.734 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[1] ; 10.544 ; 10.544 ; 10.544 ; 10.544 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[2] ; 9.354  ; 9.354  ; 9.354  ; 9.354  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[3] ; 9.239  ; 9.239  ; 9.239  ; 9.239  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[4] ; 9.099  ; 9.099  ; 9.099  ; 9.099  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[5] ; 9.577  ; 9.577  ; 9.577  ; 9.577  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[6] ; 10.128 ; 10.128 ; 10.128 ; 10.128 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[0] ; 11.427 ; 11.427 ; 11.427 ; 11.427 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[1] ; 10.550 ; 10.550 ; 10.550 ; 10.550 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[2] ; 10.311 ; 10.311 ; 10.311 ; 10.311 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[3] ; 9.915  ; 9.915  ; 9.915  ; 9.915  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[4] ; 10.091 ; 10.091 ; 10.091 ; 10.091 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[5] ; 9.525  ; 9.525  ; 9.525  ; 9.525  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[6] ; 9.721  ; 9.721  ; 9.721  ; 9.721  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[0] ; 10.119 ; 10.119 ; 10.119 ; 10.119 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[1] ; 10.644 ; 10.644 ; 10.644 ; 10.644 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[2] ; 10.160 ; 10.160 ; 10.160 ; 10.160 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[3] ; 9.598  ; 9.598  ; 9.598  ; 9.598  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[4] ; 9.408  ; 9.408  ; 9.408  ; 9.408  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[5] ; 9.188  ; 9.188  ; 9.188  ; 9.188  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[6] ; 9.196  ; 9.196  ; 9.196  ; 9.196  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[0] ; 8.742  ; 8.742  ; 8.742  ; 8.742  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[1] ; 10.091 ; 10.091 ; 10.091 ; 10.091 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[2] ; 8.743  ; 8.743  ; 8.743  ; 8.743  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[3] ; 9.854  ; 9.854  ; 9.854  ; 9.854  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[4] ; 9.662  ; 9.662  ; 9.662  ; 9.662  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[5] ; 9.018  ; 9.018  ; 9.018  ; 9.018  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[6] ; 9.133  ; 9.133  ; 9.133  ; 9.133  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[0] ; 10.979 ; 10.979 ; 10.979 ; 10.979 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[1] ; 9.512  ; 9.512  ; 9.512  ; 9.512  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[2] ; 9.842  ; 9.842  ; 9.842  ; 9.842  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[3] ; 10.232 ; 10.232 ; 10.232 ; 10.232 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[4] ; 10.800 ; 10.800 ; 10.800 ; 10.800 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[5] ; 10.492 ; 10.492 ; 10.492 ; 10.492 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[6] ; 9.366  ; 9.366  ; 9.366  ; 9.366  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[0] ; 9.822  ; 9.822  ; 9.822  ; 9.822  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[1] ; 9.879  ; 9.879  ; 9.879  ; 9.879  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[2] ; 9.308  ; 9.308  ; 9.308  ; 9.308  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[3] ; 8.749  ; 8.749  ; 8.749  ; 8.749  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[4] ; 9.375  ; 9.375  ; 9.375  ; 9.375  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[5] ; 9.302  ; 9.302  ; 9.302  ; 9.302  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[6] ; 9.357  ; 9.357  ; 9.357  ; 9.357  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[0] ; 8.888  ; 8.888  ; 8.888  ; 8.888  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[1] ; 8.615  ; 8.615  ; 8.615  ; 8.615  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[2] ; 8.889  ; 8.889  ; 8.889  ; 8.889  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[3] ; 8.931  ; 8.931  ; 8.931  ; 8.931  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[4] ; 8.609  ; 8.609  ; 8.609  ; 8.609  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[5] ; 8.569  ; 8.569  ; 8.569  ; 8.569  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[6] ; 8.581  ; 8.581  ; 8.581  ; 8.581  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[0] ; 8.752  ; 8.752  ; 8.752  ; 8.752  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[1] ; 8.758  ; 8.758  ; 8.758  ; 8.758  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[2] ; 8.759  ; 8.759  ; 8.759  ; 8.759  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[3] ; 8.902  ; 8.902  ; 8.902  ; 8.902  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[4] ; 8.653  ; 8.653  ; 8.653  ; 8.653  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[5] ; 8.110  ; 8.110  ; 8.110  ; 8.110  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[6] ; 8.340  ; 8.340  ; 8.340  ; 8.340  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[0] ; 10.615 ; 10.615 ; 10.615 ; 10.615 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[1] ; 10.425 ; 10.425 ; 10.425 ; 10.425 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[2] ; 9.235  ; 9.235  ; 9.235  ; 9.235  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[3] ; 9.120  ; 9.120  ; 9.120  ; 9.120  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[4] ; 8.980  ; 8.980  ; 8.980  ; 8.980  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[5] ; 9.458  ; 9.458  ; 9.458  ; 9.458  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[6] ; 10.009 ; 10.009 ; 10.009 ; 10.009 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[0] ; 12.090 ; 12.090 ; 12.090 ; 12.090 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[1] ; 11.230 ; 11.230 ; 11.230 ; 11.230 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[2] ; 11.018 ; 11.018 ; 11.018 ; 11.018 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[3] ; 10.599 ; 10.599 ; 10.599 ; 10.599 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[4] ; 10.774 ; 10.774 ; 10.774 ; 10.774 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[5] ; 10.199 ; 10.199 ; 10.199 ; 10.199 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[6] ; 10.406 ; 10.406 ; 10.406 ; 10.406 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[0] ; 10.457 ; 10.457 ; 10.457 ; 10.457 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[1] ; 10.983 ; 10.983 ; 10.983 ; 10.983 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[2] ; 10.518 ; 10.518 ; 10.518 ; 10.518 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[3] ; 9.932  ; 9.932  ; 9.932  ; 9.932  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[4] ; 9.741  ; 9.741  ; 9.741  ; 9.741  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[5] ; 9.522  ; 9.522  ; 9.522  ; 9.522  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[6] ; 9.530  ; 9.530  ; 9.530  ; 9.530  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[0] ; 8.846  ; 8.846  ; 8.846  ; 8.846  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[1] ; 10.195 ; 10.195 ; 10.195 ; 10.195 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[2] ; 8.847  ; 8.847  ; 8.847  ; 8.847  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[3] ; 9.958  ; 9.958  ; 9.958  ; 9.958  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[4] ; 9.766  ; 9.766  ; 9.766  ; 9.766  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[5] ; 9.122  ; 9.122  ; 9.122  ; 9.122  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[6] ; 9.237  ; 9.237  ; 9.237  ; 9.237  ;
+-------------------+----------------------+--------+--------+--------+--------+


+------------------------------------------------------------------------------+
; Minimum Propagation Delay                                                    ;
+-------------------+----------------------+--------+--------+--------+--------+
; Input Port        ; Output Port          ; RR     ; RF     ; FR     ; FF     ;
+-------------------+----------------------+--------+--------+--------+--------+
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[0] ; 10.076 ; 10.076 ; 10.076 ; 10.076 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[1] ; 8.610  ; 8.610  ; 8.610  ; 8.610  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[2] ; 8.941  ; 8.941  ; 8.941  ; 8.941  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[3] ; 9.359  ; 9.359  ; 9.359  ; 9.359  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[4] ; 9.901  ; 9.901  ; 9.901  ; 9.901  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[5] ; 9.592  ; 9.592  ; 9.592  ; 9.592  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[6] ; 8.464  ; 8.464  ; 8.464  ; 8.464  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[0] ; 8.528  ; 8.528  ; 8.528  ; 8.528  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[1] ; 8.584  ; 8.584  ; 8.584  ; 8.584  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[2] ; 7.993  ; 7.993  ; 7.993  ; 7.993  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[3] ; 7.462  ; 7.462  ; 7.462  ; 7.462  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[4] ; 8.093  ; 8.093  ; 8.093  ; 8.093  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[5] ; 8.001  ; 8.001  ; 8.001  ; 8.001  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[6] ; 8.059  ; 8.059  ; 8.059  ; 8.059  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[0] ; 7.121  ; 7.121  ; 7.121  ; 7.121  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[1] ; 6.837  ; 6.837  ; 6.837  ; 6.837  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[2] ; 7.124  ; 7.124  ; 7.124  ; 7.124  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[3] ; 7.153  ; 7.153  ; 7.153  ; 7.153  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[4] ; 6.832  ; 6.832  ; 6.832  ; 6.832  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[5] ; 6.830  ; 6.830  ; 6.830  ; 6.830  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[6] ; 6.811  ; 6.811  ; 6.811  ; 6.811  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[0] ; 7.473  ; 7.473  ; 7.473  ; 7.473  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[1] ; 7.453  ; 7.453  ; 7.453  ; 7.453  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[2] ; 7.451  ; 7.451  ; 7.451  ; 7.451  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[3] ; 7.598  ; 7.598  ; 7.598  ; 7.598  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[4] ; 7.381  ; 7.381  ; 7.381  ; 7.381  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[5] ; 6.843  ; 6.843  ; 6.843  ; 6.843  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[6] ; 7.031  ; 7.031  ; 7.031  ; 7.031  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[0] ; 9.786  ; 9.786  ; 9.786  ; 9.786  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[1] ; 9.572  ; 9.572  ; 9.572  ; 9.572  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[2] ; 8.380  ; 8.380  ; 8.380  ; 8.380  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[3] ; 8.279  ; 8.279  ; 8.279  ; 8.279  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[4] ; 8.163  ; 8.163  ; 8.163  ; 8.163  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[5] ; 8.614  ; 8.614  ; 8.614  ; 8.614  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[6] ; 9.155  ; 9.155  ; 9.155  ; 9.155  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[0] ; 10.546 ; 10.546 ; 10.546 ; 10.546 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[1] ; 9.662  ; 9.662  ; 9.662  ; 9.662  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[2] ; 9.449  ; 9.449  ; 9.449  ; 9.449  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[3] ; 9.031  ; 9.031  ; 9.031  ; 9.031  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[4] ; 9.204  ; 9.204  ; 9.204  ; 9.204  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[5] ; 8.631  ; 8.631  ; 8.631  ; 8.631  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[6] ; 8.832  ; 8.832  ; 8.832  ; 8.832  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[0] ; 9.150  ; 9.150  ; 9.150  ; 9.150  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[1] ; 9.675  ; 9.675  ; 9.675  ; 9.675  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[2] ; 9.191  ; 9.191  ; 9.191  ; 9.191  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[3] ; 8.629  ; 8.629  ; 8.629  ; 8.629  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[4] ; 8.439  ; 8.439  ; 8.439  ; 8.439  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[5] ; 8.219  ; 8.219  ; 8.219  ; 8.219  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[6] ; 8.227  ; 8.227  ; 8.227  ; 8.227  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[0] ; 7.919  ; 7.919  ; 7.919  ; 7.919  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[1] ; 9.265  ; 9.265  ; 9.265  ; 9.265  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[2] ; 7.887  ; 7.887  ; 7.887  ; 7.887  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[3] ; 9.031  ; 9.031  ; 9.031  ; 9.031  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[4] ; 8.833  ; 8.833  ; 8.833  ; 8.833  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[5] ; 8.186  ; 8.186  ; 8.186  ; 8.186  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[6] ; 8.300  ; 8.300  ; 8.300  ; 8.300  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[0] ; 10.146 ; 10.146 ; 10.146 ; 10.146 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[1] ; 8.676  ; 8.676  ; 8.676  ; 8.676  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[2] ; 9.006  ; 9.006  ; 9.006  ; 9.006  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[3] ; 9.429  ; 9.429  ; 9.429  ; 9.429  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[4] ; 9.971  ; 9.971  ; 9.971  ; 9.971  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[5] ; 9.657  ; 9.657  ; 9.657  ; 9.657  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[6] ; 8.530  ; 8.530  ; 8.530  ; 8.530  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[0] ; 9.051  ; 9.051  ; 9.051  ; 9.051  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[1] ; 9.108  ; 9.108  ; 9.108  ; 9.108  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[2] ; 8.537  ; 8.537  ; 8.537  ; 8.537  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[3] ; 7.978  ; 7.978  ; 7.978  ; 7.978  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[4] ; 8.604  ; 8.604  ; 8.604  ; 8.604  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[5] ; 8.522  ; 8.522  ; 8.522  ; 8.522  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[6] ; 8.586  ; 8.586  ; 8.586  ; 8.586  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[0] ; 7.074  ; 7.074  ; 7.074  ; 7.074  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[1] ; 6.799  ; 6.799  ; 6.799  ; 6.799  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[2] ; 7.076  ; 7.076  ; 7.076  ; 7.076  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[3] ; 7.116  ; 7.116  ; 7.116  ; 7.116  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[4] ; 6.794  ; 6.794  ; 6.794  ; 6.794  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[5] ; 6.782  ; 6.782  ; 6.782  ; 6.782  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[6] ; 6.762  ; 6.762  ; 6.762  ; 6.762  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[0] ; 7.852  ; 7.852  ; 7.852  ; 7.852  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[1] ; 7.831  ; 7.831  ; 7.831  ; 7.831  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[2] ; 7.832  ; 7.832  ; 7.832  ; 7.832  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[3] ; 7.977  ; 7.977  ; 7.977  ; 7.977  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[4] ; 7.760  ; 7.760  ; 7.760  ; 7.760  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[5] ; 7.222  ; 7.222  ; 7.222  ; 7.222  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[6] ; 7.412  ; 7.412  ; 7.412  ; 7.412  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[0] ; 9.805  ; 9.805  ; 9.805  ; 9.805  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[1] ; 9.591  ; 9.591  ; 9.591  ; 9.591  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[2] ; 8.399  ; 8.399  ; 8.399  ; 8.399  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[3] ; 8.287  ; 8.287  ; 8.287  ; 8.287  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[4] ; 8.171  ; 8.171  ; 8.171  ; 8.171  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[5] ; 8.622  ; 8.622  ; 8.622  ; 8.622  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[6] ; 9.170  ; 9.170  ; 9.170  ; 9.170  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[0] ; 10.998 ; 10.998 ; 10.998 ; 10.998 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[1] ; 10.114 ; 10.114 ; 10.114 ; 10.114 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[2] ; 9.901  ; 9.901  ; 9.901  ; 9.901  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[3] ; 9.483  ; 9.483  ; 9.483  ; 9.483  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[4] ; 9.656  ; 9.656  ; 9.656  ; 9.656  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[5] ; 9.078  ; 9.078  ; 9.078  ; 9.078  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[6] ; 9.289  ; 9.289  ; 9.289  ; 9.289  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[0] ; 8.896  ; 8.896  ; 8.896  ; 8.896  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[1] ; 9.421  ; 9.421  ; 9.421  ; 9.421  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[2] ; 8.963  ; 8.963  ; 8.963  ; 8.963  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[3] ; 8.377  ; 8.377  ; 8.377  ; 8.377  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[4] ; 8.187  ; 8.187  ; 8.187  ; 8.187  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[5] ; 7.967  ; 7.967  ; 7.967  ; 7.967  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[6] ; 7.973  ; 7.973  ; 7.973  ; 7.973  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[0] ; 7.775  ; 7.775  ; 7.775  ; 7.775  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[1] ; 9.123  ; 9.123  ; 9.123  ; 9.123  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[2] ; 7.781  ; 7.781  ; 7.781  ; 7.781  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[3] ; 8.891  ; 8.891  ; 8.891  ; 8.891  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[4] ; 8.695  ; 8.695  ; 8.695  ; 8.695  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[5] ; 8.053  ; 8.053  ; 8.053  ; 8.053  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[6] ; 8.167  ; 8.167  ; 8.167  ; 8.167  ;
+-------------------+----------------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -3.798 ; -809.563      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.146 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -1584.782             ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                             ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -3.798 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.127     ; 4.703      ;
; -3.798 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.127     ; 4.703      ;
; -3.798 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.127     ; 4.703      ;
; -3.798 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.127     ; 4.703      ;
; -3.798 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.127     ; 4.703      ;
; -3.798 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.127     ; 4.703      ;
; -3.798 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.127     ; 4.703      ;
; -3.798 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.127     ; 4.703      ;
; -3.798 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.127     ; 4.703      ;
; -3.798 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.127     ; 4.703      ;
; -3.792 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.130     ; 4.694      ;
; -3.792 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.130     ; 4.694      ;
; -3.792 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.130     ; 4.694      ;
; -3.792 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.130     ; 4.694      ;
; -3.792 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.130     ; 4.694      ;
; -3.792 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.130     ; 4.694      ;
; -3.792 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.130     ; 4.694      ;
; -3.792 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.130     ; 4.694      ;
; -3.792 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.130     ; 4.694      ;
; -3.792 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.130     ; 4.694      ;
; -3.621 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.151     ; 4.502      ;
; -3.621 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.151     ; 4.502      ;
; -3.621 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.151     ; 4.502      ;
; -3.621 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.151     ; 4.502      ;
; -3.621 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.151     ; 4.502      ;
; -3.615 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.154     ; 4.493      ;
; -3.615 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.154     ; 4.493      ;
; -3.615 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.154     ; 4.493      ;
; -3.615 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.154     ; 4.493      ;
; -3.615 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.154     ; 4.493      ;
; -3.602 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.132     ; 4.502      ;
; -3.602 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.132     ; 4.502      ;
; -3.602 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.132     ; 4.502      ;
; -3.602 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.132     ; 4.502      ;
; -3.602 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.132     ; 4.502      ;
; -3.600 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[14] ; clock        ; clock       ; 1.000        ; -0.132     ; 4.500      ;
; -3.600 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[14] ; clock        ; clock       ; 1.000        ; -0.132     ; 4.500      ;
; -3.600 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[14] ; clock        ; clock       ; 1.000        ; -0.132     ; 4.500      ;
; -3.600 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[14] ; clock        ; clock       ; 1.000        ; -0.132     ; 4.500      ;
; -3.600 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[14] ; clock        ; clock       ; 1.000        ; -0.132     ; 4.500      ;
; -3.596 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.135     ; 4.493      ;
; -3.596 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.135     ; 4.493      ;
; -3.596 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.135     ; 4.493      ;
; -3.596 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.135     ; 4.493      ;
; -3.596 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.135     ; 4.493      ;
; -3.594 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[14] ; clock        ; clock       ; 1.000        ; -0.135     ; 4.491      ;
; -3.594 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[14] ; clock        ; clock       ; 1.000        ; -0.135     ; 4.491      ;
; -3.594 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[14] ; clock        ; clock       ; 1.000        ; -0.135     ; 4.491      ;
; -3.594 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[14] ; clock        ; clock       ; 1.000        ; -0.135     ; 4.491      ;
; -3.594 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[14] ; clock        ; clock       ; 1.000        ; -0.135     ; 4.491      ;
; -3.585 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[4]  ; clock        ; clock       ; 1.000        ; -0.167     ; 4.450      ;
; -3.585 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[4]  ; clock        ; clock       ; 1.000        ; -0.167     ; 4.450      ;
; -3.585 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[4]  ; clock        ; clock       ; 1.000        ; -0.167     ; 4.450      ;
; -3.585 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[4]  ; clock        ; clock       ; 1.000        ; -0.167     ; 4.450      ;
; -3.585 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[4]  ; clock        ; clock       ; 1.000        ; -0.167     ; 4.450      ;
; -3.579 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[4]  ; clock        ; clock       ; 1.000        ; -0.170     ; 4.441      ;
; -3.579 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[4]  ; clock        ; clock       ; 1.000        ; -0.170     ; 4.441      ;
; -3.579 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[4]  ; clock        ; clock       ; 1.000        ; -0.170     ; 4.441      ;
; -3.579 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[4]  ; clock        ; clock       ; 1.000        ; -0.170     ; 4.441      ;
; -3.579 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[4]  ; clock        ; clock       ; 1.000        ; -0.170     ; 4.441      ;
; -3.558 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[7]  ; clock        ; clock       ; 1.000        ; -0.138     ; 4.452      ;
; -3.558 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.138     ; 4.452      ;
; -3.558 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[7]  ; clock        ; clock       ; 1.000        ; -0.138     ; 4.452      ;
; -3.558 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[7]  ; clock        ; clock       ; 1.000        ; -0.138     ; 4.452      ;
; -3.558 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[7]  ; clock        ; clock       ; 1.000        ; -0.138     ; 4.452      ;
; -3.558 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[7]  ; clock        ; clock       ; 1.000        ; -0.138     ; 4.452      ;
; -3.558 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.138     ; 4.452      ;
; -3.558 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.138     ; 4.452      ;
; -3.558 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.138     ; 4.452      ;
; -3.558 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.138     ; 4.452      ;
; -3.552 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[7]  ; clock        ; clock       ; 1.000        ; -0.141     ; 4.443      ;
; -3.552 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.141     ; 4.443      ;
; -3.552 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[7]  ; clock        ; clock       ; 1.000        ; -0.141     ; 4.443      ;
; -3.552 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[7]  ; clock        ; clock       ; 1.000        ; -0.141     ; 4.443      ;
; -3.552 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[7]  ; clock        ; clock       ; 1.000        ; -0.141     ; 4.443      ;
; -3.552 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[7]  ; clock        ; clock       ; 1.000        ; -0.141     ; 4.443      ;
; -3.552 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.141     ; 4.443      ;
; -3.552 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.141     ; 4.443      ;
; -3.552 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.141     ; 4.443      ;
; -3.552 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.141     ; 4.443      ;
; -3.544 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[30] ; clock        ; clock       ; 1.000        ; -0.110     ; 4.466      ;
; -3.544 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[30] ; clock        ; clock       ; 1.000        ; -0.110     ; 4.466      ;
; -3.544 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[30] ; clock        ; clock       ; 1.000        ; -0.110     ; 4.466      ;
; -3.544 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[30] ; clock        ; clock       ; 1.000        ; -0.110     ; 4.466      ;
; -3.544 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[30] ; clock        ; clock       ; 1.000        ; -0.110     ; 4.466      ;
; -3.543 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[31] ; clock        ; clock       ; 1.000        ; -0.110     ; 4.465      ;
; -3.543 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[31] ; clock        ; clock       ; 1.000        ; -0.110     ; 4.465      ;
; -3.543 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[31] ; clock        ; clock       ; 1.000        ; -0.110     ; 4.465      ;
; -3.543 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[31] ; clock        ; clock       ; 1.000        ; -0.110     ; 4.465      ;
; -3.543 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[31] ; clock        ; clock       ; 1.000        ; -0.110     ; 4.465      ;
; -3.541 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[8]  ; clock        ; clock       ; 1.000        ; -0.124     ; 4.449      ;
; -3.541 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[8]  ; clock        ; clock       ; 1.000        ; -0.124     ; 4.449      ;
; -3.541 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[8]  ; clock        ; clock       ; 1.000        ; -0.124     ; 4.449      ;
; -3.541 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[8]  ; clock        ; clock       ; 1.000        ; -0.124     ; 4.449      ;
; -3.541 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[8]  ; clock        ; clock       ; 1.000        ; -0.124     ; 4.449      ;
; -3.540 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[6]  ; clock        ; clock       ; 1.000        ; -0.124     ; 4.448      ;
; -3.540 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[25] ; clock        ; clock       ; 1.000        ; -0.057     ; 4.515      ;
; -3.540 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[6]  ; clock        ; clock       ; 1.000        ; -0.124     ; 4.448      ;
; -3.540 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[6]  ; clock        ; clock       ; 1.000        ; -0.124     ; 4.448      ;
; -3.540 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[6]  ; clock        ; clock       ; 1.000        ; -0.124     ; 4.448      ;
+--------+-------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                                                                                                                                                        ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                      ; To Node                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.146 ; ex_mem:reg_exmem|exmem_writereg_out[4]                                                                                         ; mem_wb:reg_memwb|memwb_out_writereg[4]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.264      ; 0.562      ;
; 0.215 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0]         ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1]         ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.224 ; id_ex:reg_idex|idex_out_reg2[6]                                                                                                ; ex_mem:reg_exmem|exmem_reg2_out[6]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.104      ; 0.480      ;
; 0.235 ; id_ex:reg_idex|idex_out_rd[2]                                                                                                  ; ex_mem:reg_exmem|exmem_writereg_out[2]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.387      ;
; 0.236 ; ex_mem:reg_exmem|exmem_aluresult_out[16]                                                                                       ; mem_wb:reg_memwb|memwb_out_result_alu[16]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.388      ;
; 0.238 ; id_ex:reg_idex|idex_out_rd[0]                                                                                                  ; ex_mem:reg_exmem|exmem_writereg_out[0]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; ex_mem:reg_exmem|exmem_writereg_out[0]                                                                                         ; mem_wb:reg_memwb|memwb_out_writereg[0]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; id_ex:reg_idex|idex_out_reg2[28]                                                                                               ; ex_mem:reg_exmem|exmem_reg2_out[28]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; ex_mem:reg_exmem|exmem_writereg_out[2]                                                                                         ; mem_wb:reg_memwb|memwb_out_writereg[2]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; id_ex:reg_idex|idex_out_rd[4]                                                                                                  ; ex_mem:reg_exmem|exmem_writereg_out[4]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; id_ex:reg_idex|idex_out_rt[1]                                                                                                  ; ex_mem:reg_exmem|exmem_writereg_out[1]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; ex_mem:reg_exmem|exmem_memtoreg_out[1]                                                                                         ; mem_wb:reg_memwb|memwb_out_memtoreg[1]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.244 ; if_id:reg_ifid|out_instruction[13]                                                                                             ; id_ex:reg_idex|idex_out_immediate[13]                                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.396      ;
; 0.248 ; id_ex:reg_idex|idex_out_reg2[9]                                                                                                ; ex_mem:reg_exmem|exmem_reg2_out[9]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.400      ;
; 0.254 ; bregmips:breg_id|regs_rtl_0_bypass[31]                                                                                         ; id_ex:reg_idex|idex_out_reg2[10]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.224      ; 0.630      ;
; 0.277 ; ex_mem:reg_exmem|exmem_reg2_out[19]                                                                                            ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg1                                      ; clock        ; clock       ; 0.000        ; 0.160      ; 0.575      ;
; 0.302 ; if_id:reg_ifid|out_pc4[8]                                                                                                      ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg9  ; clock        ; clock       ; 0.000        ; 0.161      ; 0.601      ;
; 0.303 ; id_ex:reg_idex|idex_out_rt[3]                                                                                                  ; ex_mem:reg_exmem|exmem_writereg_out[3]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.268      ; 0.723      ;
; 0.313 ; ex_mem:reg_exmem|exmem_writereg_out[1]                                                                                         ; mem_wb:reg_memwb|memwb_out_writereg[1]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.465      ;
; 0.315 ; ex_mem:reg_exmem|exmem_reg2_out[0]                                                                                             ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg0                                       ; clock        ; clock       ; 0.000        ; 0.182      ; 0.635      ;
; 0.316 ; ex_mem:reg_exmem|exmem_reg2_out[30]                                                                                            ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg12                                     ; clock        ; clock       ; 0.000        ; 0.122      ; 0.576      ;
; 0.322 ; ex_mem:reg_exmem|exmem_writereg_out[3]                                                                                         ; mem_wb:reg_memwb|memwb_out_writereg[3]                                                                                                           ; clock        ; clock       ; 0.000        ; -0.004     ; 0.470      ;
; 0.326 ; ex_mem:reg_exmem|exmem_aluresult_out[2]                                                                                        ; mem_wb:reg_memwb|memwb_out_result_alu[2]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; id_ex:reg_idex|idex_out_reg2[31]                                                                                               ; ex_mem:reg_exmem|exmem_reg2_out[31]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.479      ;
; 0.336 ; ex_mem:reg_exmem|exmem_reg2_out[8]                                                                                             ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg8                                       ; clock        ; clock       ; 0.000        ; 0.102      ; 0.576      ;
; 0.337 ; if_id:reg_ifid|out_pc4[4]                                                                                                      ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg5  ; clock        ; clock       ; 0.000        ; 0.161      ; 0.636      ;
; 0.343 ; mem_wb:reg_memwb|memwb_out_writereg[2]                                                                                         ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~porta_address_reg2                                            ; clock        ; clock       ; 0.000        ; 0.260      ; 0.741      ;
; 0.345 ; mem_wb:reg_memwb|memwb_out_writereg[2]                                                                                         ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~porta_address_reg2                                            ; clock        ; clock       ; 0.000        ; 0.263      ; 0.746      ;
; 0.346 ; ex_mem:reg_exmem|exmem_reg2_out[9]                                                                                             ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg9                                       ; clock        ; clock       ; 0.000        ; 0.094      ; 0.578      ;
; 0.347 ; ex_mem:reg_exmem|exmem_reg2_out[11]                                                                                            ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg11                                      ; clock        ; clock       ; 0.000        ; 0.102      ; 0.587      ;
; 0.349 ; ex_mem:reg_exmem|exmem_reg2_out[12]                                                                                            ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg12                                      ; clock        ; clock       ; 0.000        ; 0.102      ; 0.589      ;
; 0.352 ; ex_mem:reg_exmem|exmem_reg2_out[6]                                                                                             ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg6                                       ; clock        ; clock       ; 0.000        ; 0.094      ; 0.584      ;
; 0.357 ; ex_mem:reg_exmem|exmem_reg2_out[4]                                                                                             ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg4                                       ; clock        ; clock       ; 0.000        ; 0.094      ; 0.589      ;
; 0.361 ; id_ex:reg_idex|idex_out_rt[0]                                                                                                  ; ex_mem:reg_exmem|exmem_writereg_out[0]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; id_ex:reg_idex|idex_out_rt[4]                                                                                                  ; ex_mem:reg_exmem|exmem_writereg_out[4]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; ex_mem:reg_exmem|exmem_reg2_out[2]                                                                                             ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg2                                       ; clock        ; clock       ; 0.000        ; 0.182      ; 0.682      ;
; 0.363 ; bregmips:breg_id|regs_rtl_0_bypass[33]                                                                                         ; id_ex:reg_idex|idex_out_reg2[11]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.010      ; 0.525      ;
; 0.363 ; ex_mem:reg_exmem|exmem_reg2_out[22]                                                                                            ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg4                                      ; clock        ; clock       ; 0.000        ; 0.305      ; 0.806      ;
; 0.363 ; id_ex:reg_idex|idex_out_rd[1]                                                                                                  ; ex_mem:reg_exmem|exmem_writereg_out[1]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; bregmips:breg_id|regs_rtl_1_bypass[10]                                                                                         ; id_ex:reg_idex|idex_out_reg2[25]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.205      ; 0.722      ;
; 0.370 ; ex_mem:reg_exmem|exmem_reg2_out[27]                                                                                            ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg9                                      ; clock        ; clock       ; 0.000        ; 0.240      ; 0.748      ;
; 0.373 ; bregmips:breg_id|regs_rtl_0_bypass[57]                                                                                         ; id_ex:reg_idex|idex_out_reg2[23]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a25 ; bregmips:breg_id|regs_rtl_0_bypass[59]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.066      ; 0.592      ;
; 0.377 ; id_ex:reg_idex|idex_out_reg1[4]                                                                                                ; ex_mem:reg_exmem|exmem_aluresult_out[4]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.529      ;
; 0.379 ; ex_mem:reg_exmem|exmem_aluresult_out[13]                                                                                       ; mem_wb:reg_memwb|memwb_out_result_alu[13]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.021      ; 0.552      ;
; 0.379 ; bregmips:breg_id|regs_rtl_0_bypass[4]                                                                                          ; pc:pc_reg|out_pc[24]                                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.531      ;
; 0.382 ; bregmips:breg_id|regs_rtl_0_bypass[31]                                                                                         ; id_ex:reg_idex|idex_out_reg1[10]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.224      ; 0.758      ;
; 0.384 ; if_id:reg_ifid|out_pc4[20]                                                                                                     ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg21 ; clock        ; clock       ; 0.000        ; 0.161      ; 0.683      ;
; 0.389 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0  ; bregmips:breg_id|regs_rtl_0_bypass[59]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.066      ; 0.607      ;
; 0.396 ; id_ex:reg_idex|idex_out_reg1[9]                                                                                                ; ex_mem:reg_exmem|exmem_aluresult_out[9]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.102      ; 0.650      ;
; 0.401 ; if_id:reg_ifid|out_instruction[31]                                                                                             ; id_ex:reg_idex|idex_mem_write_out                                                                                                                ; clock        ; clock       ; 0.000        ; -0.049     ; 0.504      ;
; 0.402 ; bregmips:breg_id|regs_rtl_0_bypass[6]                                                                                          ; pc:pc_reg|out_pc[25]                                                                                                                             ; clock        ; clock       ; 0.000        ; 0.205      ; 0.759      ;
; 0.411 ; if_id:reg_ifid|out_instruction[14]                                                                                             ; id_ex:reg_idex|idex_out_immediate[14]                                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.563      ;
; 0.411 ; ex_mem:reg_exmem|exmem_aluresult_out[24]                                                                                       ; mem_wb:reg_memwb|memwb_out_result_alu[24]                                                                                                        ; clock        ; clock       ; 0.000        ; -0.002     ; 0.561      ;
; 0.412 ; id_ex:reg_idex|idex_out_reg2[16]                                                                                               ; ex_mem:reg_exmem|exmem_reg2_out[16]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.185      ; 0.749      ;
; 0.415 ; ex_mem:reg_exmem|exmem_aluresult_out[5]                                                                                        ; mem_wb:reg_memwb|memwb_out_result_alu[5]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.567      ;
; 0.416 ; ex_mem:reg_exmem|exmem_aluresult_out[6]                                                                                        ; mem_wb:reg_memwb|memwb_out_result_alu[6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.568      ;
; 0.417 ; if_id:reg_ifid|out_instruction[4]                                                                                              ; id_ex:reg_idex|idex_out_immediate[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.569      ;
; 0.420 ; if_id:reg_ifid|out_instruction[0]                                                                                              ; id_ex:reg_idex|idex_out_regdest[0]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.572      ;
; 0.424 ; id_ex:reg_idex|idex_out_reg2[20]                                                                                               ; ex_mem:reg_exmem|exmem_reg2_out[20]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.004      ; 0.580      ;
; 0.425 ; ex_mem:reg_exmem|exmem_reg2_out[3]                                                                                             ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg3                                       ; clock        ; clock       ; 0.000        ; 0.242      ; 0.805      ;
; 0.427 ; mem_wb:reg_memwb|memwb_out_writereg[0]                                                                                         ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~porta_address_reg0                                            ; clock        ; clock       ; 0.000        ; 0.402      ; 0.967      ;
; 0.431 ; ex_mem:reg_exmem|exmem_aluresult_out[25]                                                                                       ; mem_wb:reg_memwb|memwb_out_result_alu[25]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.080      ; 0.663      ;
; 0.432 ; ex_mem:reg_exmem|exmem_aluresult_out[12]                                                                                       ; mem_wb:reg_memwb|memwb_out_result_alu[12]                                                                                                        ; clock        ; clock       ; 0.000        ; -0.023     ; 0.561      ;
; 0.435 ; ex_mem:reg_exmem|exmem_reg2_out[10]                                                                                            ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg10                                      ; clock        ; clock       ; 0.000        ; 0.204      ; 0.777      ;
; 0.435 ; bregmips:breg_id|regs_rtl_0_bypass[69]                                                                                         ; pc:pc_reg|out_pc[29]                                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.587      ;
; 0.437 ; id_ex:reg_idex|idex_out_reg2[4]                                                                                                ; ex_mem:reg_exmem|exmem_reg2_out[4]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.104      ; 0.693      ;
; 0.440 ; if_id:reg_ifid|out_instruction[4]                                                                                              ; pc:pc_reg|out_pc[6]                                                                                                                              ; clock        ; clock       ; 0.000        ; 0.145      ; 0.737      ;
; 0.442 ; bregmips:breg_id|regs_rtl_0_bypass[19]                                                                                         ; id_ex:reg_idex|idex_out_reg2[4]                                                                                                                  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.594      ;
; 0.443 ; bregmips:breg_id|regs_rtl_0_bypass[69]                                                                                         ; id_ex:reg_idex|idex_out_reg1[29]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.008      ; 0.603      ;
; 0.444 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0]         ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|dffe3a[0]                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.596      ;
; 0.446 ; bregmips:breg_id|regs_rtl_0_bypass[10]                                                                                         ; id_ex:reg_idex|idex_out_reg1[25]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.205      ; 0.803      ;
; 0.450 ; bregmips:breg_id|regs_rtl_0_bypass[33]                                                                                         ; id_ex:reg_idex|idex_out_reg1[11]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.010      ; 0.612      ;
; 0.457 ; bregmips:breg_id|regs_rtl_0_bypass[65]                                                                                         ; id_ex:reg_idex|idex_out_reg2[27]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.008      ; 0.617      ;
; 0.457 ; bregmips:breg_id|regs_rtl_0_bypass[61]                                                                                         ; id_ex:reg_idex|idex_out_reg2[25]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.116      ; 0.725      ;
; 0.460 ; id_ex:reg_idex|idex_out_reg2[26]                                                                                               ; ex_mem:reg_exmem|exmem_aluresult_out[26]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.154      ; 0.766      ;
; 0.461 ; bregmips:breg_id|regs_rtl_0_bypass[63]                                                                                         ; id_ex:reg_idex|idex_out_reg1[26]                                                                                                                 ; clock        ; clock       ; 0.000        ; -0.008     ; 0.605      ;
; 0.462 ; pc:pc_reg|out_pc[4]                                                                                                            ; minst:mi_if|altsyncram:altsyncram_component|altsyncram_6k81:auto_generated|ram_block1a0~porta_address_reg2                                       ; clock        ; clock       ; 0.000        ; 0.167      ; 0.767      ;
; 0.464 ; if_id:reg_ifid|out_instruction[28]                                                                                             ; id_ex:reg_idex|idex_out_alu_op[2]                                                                                                                ; clock        ; clock       ; 0.000        ; -0.010     ; 0.606      ;
; 0.466 ; if_id:reg_ifid|out_instruction[4]                                                                                              ; id_ex:reg_idex|idex_out_regdest[0]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.093      ; 0.711      ;
; 0.467 ; bregmips:breg_id|regs_rtl_0_bypass[59]                                                                                         ; id_ex:reg_idex|idex_out_reg1[24]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.619      ;
; 0.468 ; bregmips:breg_id|regs_rtl_0_bypass[59]                                                                                         ; id_ex:reg_idex|idex_out_reg2[24]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.620      ;
; 0.469 ; pc:pc_reg|out_pc[4]                                                                                                            ; minst:mi_if|altsyncram:altsyncram_component|altsyncram_6k81:auto_generated|ram_block1a18~porta_address_reg2                                      ; clock        ; clock       ; 0.000        ; 0.146      ; 0.753      ;
; 0.470 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1]         ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.622      ;
; 0.474 ; if_id:reg_ifid|out_pc4[3]                                                                                                      ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg4  ; clock        ; clock       ; 0.000        ; 0.065      ; 0.677      ;
; 0.476 ; if_id:reg_ifid|out_pc4[21]                                                                                                     ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg22 ; clock        ; clock       ; 0.000        ; 0.104      ; 0.718      ;
; 0.478 ; if_id:reg_ifid|out_pc4[27]                                                                                                     ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg28 ; clock        ; clock       ; 0.000        ; 0.104      ; 0.720      ;
; 0.480 ; if_id:reg_ifid|out_pc4[2]                                                                                                      ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg3  ; clock        ; clock       ; 0.000        ; 0.065      ; 0.683      ;
; 0.484 ; ex_mem:reg_exmem|exmem_aluresult_out[10]                                                                                       ; mem_wb:reg_memwb|memwb_out_result_alu[10]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.021      ; 0.657      ;
; 0.485 ; if_id:reg_ifid|out_pc4[5]                                                                                                      ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg6  ; clock        ; clock       ; 0.000        ; 0.065      ; 0.688      ;
; 0.486 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0]         ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.638      ;
; 0.487 ; pc:pc_reg|out_pc[5]                                                                                                            ; minst:mi_if|altsyncram:altsyncram_component|altsyncram_6k81:auto_generated|ram_block1a0~porta_address_reg3                                       ; clock        ; clock       ; 0.000        ; 0.109      ; 0.734      ;
; 0.489 ; if_id:reg_ifid|out_pc4[11]                                                                                                     ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg12 ; clock        ; clock       ; 0.000        ; 0.065      ; 0.692      ;
; 0.489 ; if_id:reg_ifid|out_pc4[10]                                                                                                     ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg11 ; clock        ; clock       ; 0.000        ; 0.065      ; 0.692      ;
; 0.489 ; if_id:reg_ifid|out_pc4[7]                                                                                                      ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg8  ; clock        ; clock       ; 0.000        ; 0.065      ; 0.692      ;
; 0.489 ; ex_mem:reg_exmem|exmem_aluresult_out[8]                                                                                        ; mem_wb:reg_memwb|memwb_out_result_alu[8]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.641      ;
; 0.489 ; id_ex:reg_idex|idex_out_reg2[7]                                                                                                ; ex_mem:reg_exmem|exmem_reg2_out[7]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.185      ; 0.826      ;
; 0.490 ; pc:pc_reg|out_pc[7]                                                                                                            ; minst:mi_if|altsyncram:altsyncram_component|altsyncram_6k81:auto_generated|ram_block1a0~porta_address_reg5                                       ; clock        ; clock       ; 0.000        ; 0.138      ; 0.766      ;
; 0.490 ; pc:pc_reg|out_pc[6]                                                                                                            ; minst:mi_if|altsyncram:altsyncram_component|altsyncram_6k81:auto_generated|ram_block1a0~porta_address_reg4                                       ; clock        ; clock       ; 0.000        ; 0.124      ; 0.752      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; FPGA_inst[*]          ; clock      ; 6.329 ; 6.329 ; Rise       ; clock           ;
;  FPGA_inst[0]         ; clock      ; 5.764 ; 5.764 ; Rise       ; clock           ;
;  FPGA_inst[1]         ; clock      ; 5.830 ; 5.830 ; Rise       ; clock           ;
;  FPGA_inst[2]         ; clock      ; 5.808 ; 5.808 ; Rise       ; clock           ;
;  FPGA_inst[3]         ; clock      ; 6.088 ; 6.088 ; Rise       ; clock           ;
;  FPGA_inst[4]         ; clock      ; 5.950 ; 5.950 ; Rise       ; clock           ;
;  FPGA_inst[5]         ; clock      ; 6.329 ; 6.329 ; Rise       ; clock           ;
;  FPGA_inst[6]         ; clock      ; 6.285 ; 6.285 ; Rise       ; clock           ;
;  FPGA_inst[7]         ; clock      ; 6.011 ; 6.011 ; Rise       ; clock           ;
;  FPGA_inst[8]         ; clock      ; 6.080 ; 6.080 ; Rise       ; clock           ;
;  FPGA_inst[9]         ; clock      ; 5.951 ; 5.951 ; Rise       ; clock           ;
;  FPGA_inst[10]        ; clock      ; 6.070 ; 6.070 ; Rise       ; clock           ;
;  FPGA_inst[11]        ; clock      ; 6.071 ; 6.071 ; Rise       ; clock           ;
;  FPGA_inst[12]        ; clock      ; 6.245 ; 6.245 ; Rise       ; clock           ;
;  FPGA_inst[13]        ; clock      ; 5.902 ; 5.902 ; Rise       ; clock           ;
;  FPGA_inst[14]        ; clock      ; 6.029 ; 6.029 ; Rise       ; clock           ;
;  FPGA_inst[15]        ; clock      ; 5.875 ; 5.875 ; Rise       ; clock           ;
;  FPGA_inst[16]        ; clock      ; 5.909 ; 5.909 ; Rise       ; clock           ;
;  FPGA_inst[17]        ; clock      ; 5.908 ; 5.908 ; Rise       ; clock           ;
;  FPGA_inst[18]        ; clock      ; 5.851 ; 5.851 ; Rise       ; clock           ;
;  FPGA_inst[19]        ; clock      ; 6.293 ; 6.293 ; Rise       ; clock           ;
;  FPGA_inst[20]        ; clock      ; 5.854 ; 5.854 ; Rise       ; clock           ;
;  FPGA_inst[21]        ; clock      ; 5.870 ; 5.870 ; Rise       ; clock           ;
;  FPGA_inst[22]        ; clock      ; 5.865 ; 5.865 ; Rise       ; clock           ;
;  FPGA_inst[23]        ; clock      ; 5.867 ; 5.867 ; Rise       ; clock           ;
;  FPGA_inst[24]        ; clock      ; 5.723 ; 5.723 ; Rise       ; clock           ;
;  FPGA_inst[25]        ; clock      ; 5.832 ; 5.832 ; Rise       ; clock           ;
;  FPGA_inst[26]        ; clock      ; 5.995 ; 5.995 ; Rise       ; clock           ;
;  FPGA_inst[27]        ; clock      ; 5.979 ; 5.979 ; Rise       ; clock           ;
;  FPGA_inst[28]        ; clock      ; 5.947 ; 5.947 ; Rise       ; clock           ;
;  FPGA_inst[29]        ; clock      ; 5.946 ; 5.946 ; Rise       ; clock           ;
;  FPGA_inst[30]        ; clock      ; 6.046 ; 6.046 ; Rise       ; clock           ;
;  FPGA_inst[31]        ; clock      ; 5.968 ; 5.968 ; Rise       ; clock           ;
; FPGA_mem[*]           ; clock      ; 6.382 ; 6.382 ; Rise       ; clock           ;
;  FPGA_mem[0]          ; clock      ; 6.100 ; 6.100 ; Rise       ; clock           ;
;  FPGA_mem[1]          ; clock      ; 5.942 ; 5.942 ; Rise       ; clock           ;
;  FPGA_mem[2]          ; clock      ; 6.061 ; 6.061 ; Rise       ; clock           ;
;  FPGA_mem[3]          ; clock      ; 5.964 ; 5.964 ; Rise       ; clock           ;
;  FPGA_mem[4]          ; clock      ; 5.979 ; 5.979 ; Rise       ; clock           ;
;  FPGA_mem[5]          ; clock      ; 6.382 ; 6.382 ; Rise       ; clock           ;
;  FPGA_mem[6]          ; clock      ; 6.148 ; 6.148 ; Rise       ; clock           ;
;  FPGA_mem[7]          ; clock      ; 6.109 ; 6.109 ; Rise       ; clock           ;
;  FPGA_mem[8]          ; clock      ; 5.995 ; 5.995 ; Rise       ; clock           ;
;  FPGA_mem[9]          ; clock      ; 5.870 ; 5.870 ; Rise       ; clock           ;
;  FPGA_mem[10]         ; clock      ; 5.926 ; 5.926 ; Rise       ; clock           ;
;  FPGA_mem[11]         ; clock      ; 6.064 ; 6.064 ; Rise       ; clock           ;
;  FPGA_mem[12]         ; clock      ; 5.774 ; 5.774 ; Rise       ; clock           ;
;  FPGA_mem[13]         ; clock      ; 5.848 ; 5.848 ; Rise       ; clock           ;
;  FPGA_mem[14]         ; clock      ; 5.764 ; 5.764 ; Rise       ; clock           ;
;  FPGA_mem[15]         ; clock      ; 5.916 ; 5.916 ; Rise       ; clock           ;
;  FPGA_mem[16]         ; clock      ; 6.335 ; 6.335 ; Rise       ; clock           ;
;  FPGA_mem[17]         ; clock      ; 6.209 ; 6.209 ; Rise       ; clock           ;
;  FPGA_mem[18]         ; clock      ; 6.086 ; 6.086 ; Rise       ; clock           ;
;  FPGA_mem[19]         ; clock      ; 6.100 ; 6.100 ; Rise       ; clock           ;
;  FPGA_mem[20]         ; clock      ; 6.060 ; 6.060 ; Rise       ; clock           ;
;  FPGA_mem[21]         ; clock      ; 5.924 ; 5.924 ; Rise       ; clock           ;
;  FPGA_mem[22]         ; clock      ; 5.739 ; 5.739 ; Rise       ; clock           ;
;  FPGA_mem[23]         ; clock      ; 6.033 ; 6.033 ; Rise       ; clock           ;
;  FPGA_mem[24]         ; clock      ; 6.102 ; 6.102 ; Rise       ; clock           ;
;  FPGA_mem[25]         ; clock      ; 5.949 ; 5.949 ; Rise       ; clock           ;
;  FPGA_mem[26]         ; clock      ; 5.894 ; 5.894 ; Rise       ; clock           ;
;  FPGA_mem[27]         ; clock      ; 5.955 ; 5.955 ; Rise       ; clock           ;
;  FPGA_mem[28]         ; clock      ; 6.056 ; 6.056 ; Rise       ; clock           ;
;  FPGA_mem[29]         ; clock      ; 6.168 ; 6.168 ; Rise       ; clock           ;
;  FPGA_mem[30]         ; clock      ; 6.092 ; 6.092 ; Rise       ; clock           ;
;  FPGA_mem[31]         ; clock      ; 5.649 ; 5.649 ; Rise       ; clock           ;
; FPGA_pc[*]            ; clock      ; 4.366 ; 4.366 ; Rise       ; clock           ;
;  FPGA_pc[0]           ; clock      ; 4.270 ; 4.270 ; Rise       ; clock           ;
;  FPGA_pc[1]           ; clock      ; 3.667 ; 3.667 ; Rise       ; clock           ;
;  FPGA_pc[2]           ; clock      ; 3.951 ; 3.951 ; Rise       ; clock           ;
;  FPGA_pc[3]           ; clock      ; 4.021 ; 4.021 ; Rise       ; clock           ;
;  FPGA_pc[4]           ; clock      ; 3.966 ; 3.966 ; Rise       ; clock           ;
;  FPGA_pc[5]           ; clock      ; 4.008 ; 4.008 ; Rise       ; clock           ;
;  FPGA_pc[6]           ; clock      ; 3.845 ; 3.845 ; Rise       ; clock           ;
;  FPGA_pc[7]           ; clock      ; 3.880 ; 3.880 ; Rise       ; clock           ;
;  FPGA_pc[8]           ; clock      ; 3.848 ; 3.848 ; Rise       ; clock           ;
;  FPGA_pc[9]           ; clock      ; 4.274 ; 4.274 ; Rise       ; clock           ;
;  FPGA_pc[10]          ; clock      ; 4.211 ; 4.211 ; Rise       ; clock           ;
;  FPGA_pc[11]          ; clock      ; 4.134 ; 4.134 ; Rise       ; clock           ;
;  FPGA_pc[12]          ; clock      ; 4.366 ; 4.366 ; Rise       ; clock           ;
;  FPGA_pc[13]          ; clock      ; 3.952 ; 3.952 ; Rise       ; clock           ;
;  FPGA_pc[14]          ; clock      ; 3.835 ; 3.835 ; Rise       ; clock           ;
;  FPGA_pc[15]          ; clock      ; 4.019 ; 4.019 ; Rise       ; clock           ;
;  FPGA_pc[16]          ; clock      ; 3.914 ; 3.914 ; Rise       ; clock           ;
;  FPGA_pc[17]          ; clock      ; 4.149 ; 4.149 ; Rise       ; clock           ;
;  FPGA_pc[18]          ; clock      ; 4.060 ; 4.060 ; Rise       ; clock           ;
;  FPGA_pc[19]          ; clock      ; 4.045 ; 4.045 ; Rise       ; clock           ;
;  FPGA_pc[20]          ; clock      ; 3.761 ; 3.761 ; Rise       ; clock           ;
;  FPGA_pc[21]          ; clock      ; 4.013 ; 4.013 ; Rise       ; clock           ;
;  FPGA_pc[22]          ; clock      ; 4.218 ; 4.218 ; Rise       ; clock           ;
;  FPGA_pc[23]          ; clock      ; 4.048 ; 4.048 ; Rise       ; clock           ;
;  FPGA_pc[24]          ; clock      ; 4.197 ; 4.197 ; Rise       ; clock           ;
;  FPGA_pc[25]          ; clock      ; 4.205 ; 4.205 ; Rise       ; clock           ;
;  FPGA_pc[26]          ; clock      ; 4.189 ; 4.189 ; Rise       ; clock           ;
;  FPGA_pc[27]          ; clock      ; 4.174 ; 4.174 ; Rise       ; clock           ;
;  FPGA_pc[28]          ; clock      ; 4.341 ; 4.341 ; Rise       ; clock           ;
;  FPGA_pc[29]          ; clock      ; 4.189 ; 4.189 ; Rise       ; clock           ;
;  FPGA_pc[30]          ; clock      ; 4.212 ; 4.212 ; Rise       ; clock           ;
;  FPGA_pc[31]          ; clock      ; 4.080 ; 4.080 ; Rise       ; clock           ;
; FPGA_selectmux[*]     ; clock      ; 7.647 ; 7.647 ; Rise       ; clock           ;
;  FPGA_selectmux[0]    ; clock      ; 7.647 ; 7.647 ; Rise       ; clock           ;
;  FPGA_selectmux[1]    ; clock      ; 5.456 ; 5.456 ; Rise       ; clock           ;
; FPGA_ula[*]           ; clock      ; 7.394 ; 7.394 ; Rise       ; clock           ;
;  FPGA_ula[0]          ; clock      ; 7.048 ; 7.048 ; Rise       ; clock           ;
;  FPGA_ula[1]          ; clock      ; 6.567 ; 6.567 ; Rise       ; clock           ;
;  FPGA_ula[2]          ; clock      ; 6.520 ; 6.520 ; Rise       ; clock           ;
;  FPGA_ula[3]          ; clock      ; 6.252 ; 6.252 ; Rise       ; clock           ;
;  FPGA_ula[4]          ; clock      ; 6.147 ; 6.147 ; Rise       ; clock           ;
;  FPGA_ula[5]          ; clock      ; 6.060 ; 6.060 ; Rise       ; clock           ;
;  FPGA_ula[6]          ; clock      ; 6.170 ; 6.170 ; Rise       ; clock           ;
;  FPGA_ula[7]          ; clock      ; 6.566 ; 6.566 ; Rise       ; clock           ;
;  FPGA_ula[8]          ; clock      ; 6.586 ; 6.586 ; Rise       ; clock           ;
;  FPGA_ula[9]          ; clock      ; 6.870 ; 6.870 ; Rise       ; clock           ;
;  FPGA_ula[10]         ; clock      ; 6.793 ; 6.793 ; Rise       ; clock           ;
;  FPGA_ula[11]         ; clock      ; 6.631 ; 6.631 ; Rise       ; clock           ;
;  FPGA_ula[12]         ; clock      ; 6.401 ; 6.401 ; Rise       ; clock           ;
;  FPGA_ula[13]         ; clock      ; 6.451 ; 6.451 ; Rise       ; clock           ;
;  FPGA_ula[14]         ; clock      ; 6.093 ; 6.093 ; Rise       ; clock           ;
;  FPGA_ula[15]         ; clock      ; 5.952 ; 5.952 ; Rise       ; clock           ;
;  FPGA_ula[16]         ; clock      ; 6.472 ; 6.472 ; Rise       ; clock           ;
;  FPGA_ula[17]         ; clock      ; 7.001 ; 7.001 ; Rise       ; clock           ;
;  FPGA_ula[18]         ; clock      ; 6.785 ; 6.785 ; Rise       ; clock           ;
;  FPGA_ula[19]         ; clock      ; 6.790 ; 6.790 ; Rise       ; clock           ;
;  FPGA_ula[20]         ; clock      ; 6.882 ; 6.882 ; Rise       ; clock           ;
;  FPGA_ula[21]         ; clock      ; 6.749 ; 6.749 ; Rise       ; clock           ;
;  FPGA_ula[22]         ; clock      ; 6.676 ; 6.676 ; Rise       ; clock           ;
;  FPGA_ula[23]         ; clock      ; 6.964 ; 6.964 ; Rise       ; clock           ;
;  FPGA_ula[24]         ; clock      ; 7.234 ; 7.234 ; Rise       ; clock           ;
;  FPGA_ula[25]         ; clock      ; 7.076 ; 7.076 ; Rise       ; clock           ;
;  FPGA_ula[26]         ; clock      ; 7.118 ; 7.118 ; Rise       ; clock           ;
;  FPGA_ula[27]         ; clock      ; 7.161 ; 7.161 ; Rise       ; clock           ;
;  FPGA_ula[28]         ; clock      ; 6.776 ; 6.776 ; Rise       ; clock           ;
;  FPGA_ula[29]         ; clock      ; 7.119 ; 7.119 ; Rise       ; clock           ;
;  FPGA_ula[30]         ; clock      ; 7.394 ; 7.394 ; Rise       ; clock           ;
;  FPGA_ula[31]         ; clock      ; 7.193 ; 7.193 ; Rise       ; clock           ;
; Saida_FPGA_7seg_0[*]  ; clock      ; 9.524 ; 9.524 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[0] ; clock      ; 9.524 ; 9.524 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[1] ; clock      ; 8.756 ; 8.756 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[2] ; clock      ; 8.897 ; 8.897 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[3] ; clock      ; 9.094 ; 9.094 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[4] ; clock      ; 9.384 ; 9.384 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[5] ; clock      ; 9.159 ; 9.159 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[6] ; clock      ; 8.731 ; 8.731 ; Rise       ; clock           ;
; Saida_FPGA_7seg_1[*]  ; clock      ; 8.201 ; 8.201 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[0] ; clock      ; 8.176 ; 8.176 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[1] ; clock      ; 8.201 ; 8.201 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[2] ; clock      ; 7.884 ; 7.884 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[3] ; clock      ; 7.659 ; 7.659 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[4] ; clock      ; 7.927 ; 7.927 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[5] ; clock      ; 7.886 ; 7.886 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[6] ; clock      ; 7.926 ; 7.926 ; Rise       ; clock           ;
; Saida_FPGA_7seg_2[*]  ; clock      ; 8.098 ; 8.098 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[0] ; clock      ; 8.075 ; 8.075 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[1] ; clock      ; 7.964 ; 7.964 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[2] ; clock      ; 8.086 ; 8.086 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[3] ; clock      ; 8.098 ; 8.098 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[4] ; clock      ; 7.941 ; 7.941 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[5] ; clock      ; 7.939 ; 7.939 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[6] ; clock      ; 7.924 ; 7.924 ; Rise       ; clock           ;
; Saida_FPGA_7seg_3[*]  ; clock      ; 7.908 ; 7.908 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[0] ; clock      ; 7.848 ; 7.848 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[1] ; clock      ; 7.851 ; 7.851 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[2] ; clock      ; 7.851 ; 7.851 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[3] ; clock      ; 7.908 ; 7.908 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[4] ; clock      ; 7.815 ; 7.815 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[5] ; clock      ; 7.585 ; 7.585 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[6] ; clock      ; 7.658 ; 7.658 ; Rise       ; clock           ;
; Saida_FPGA_7seg_4[*]  ; clock      ; 9.171 ; 9.171 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[0] ; clock      ; 9.108 ; 9.108 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[1] ; clock      ; 9.171 ; 9.171 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[2] ; clock      ; 8.556 ; 8.556 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[3] ; clock      ; 8.537 ; 8.537 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[4] ; clock      ; 8.461 ; 8.461 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[5] ; clock      ; 8.671 ; 8.671 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[6] ; clock      ; 9.008 ; 9.008 ; Rise       ; clock           ;
; Saida_FPGA_7seg_5[*]  ; clock      ; 9.713 ; 9.713 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[0] ; clock      ; 9.713 ; 9.713 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[1] ; clock      ; 9.176 ; 9.176 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[2] ; clock      ; 9.089 ; 9.089 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[3] ; clock      ; 8.948 ; 8.948 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[4] ; clock      ; 9.030 ; 9.030 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[5] ; clock      ; 8.748 ; 8.748 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[6] ; clock      ; 8.835 ; 8.835 ; Rise       ; clock           ;
; Saida_FPGA_7seg_6[*]  ; clock      ; 9.484 ; 9.484 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[0] ; clock      ; 9.210 ; 9.210 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[1] ; clock      ; 9.484 ; 9.484 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[2] ; clock      ; 9.304 ; 9.304 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[3] ; clock      ; 8.970 ; 8.970 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[4] ; clock      ; 8.902 ; 8.902 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[5] ; clock      ; 8.801 ; 8.801 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[6] ; clock      ; 8.795 ; 8.795 ; Rise       ; clock           ;
; Saida_FPGA_7seg_7[*]  ; clock      ; 9.248 ; 9.248 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[0] ; clock      ; 8.696 ; 8.696 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[1] ; clock      ; 9.248 ; 9.248 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[2] ; clock      ; 8.682 ; 8.682 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[3] ; clock      ; 9.134 ; 9.134 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[4] ; clock      ; 9.056 ; 9.056 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[5] ; clock      ; 8.812 ; 8.812 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[6] ; clock      ; 8.850 ; 8.850 ; Rise       ; clock           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; FPGA_inst[*]          ; clock      ; 5.723 ; 5.723 ; Rise       ; clock           ;
;  FPGA_inst[0]         ; clock      ; 5.764 ; 5.764 ; Rise       ; clock           ;
;  FPGA_inst[1]         ; clock      ; 5.830 ; 5.830 ; Rise       ; clock           ;
;  FPGA_inst[2]         ; clock      ; 5.808 ; 5.808 ; Rise       ; clock           ;
;  FPGA_inst[3]         ; clock      ; 6.088 ; 6.088 ; Rise       ; clock           ;
;  FPGA_inst[4]         ; clock      ; 5.950 ; 5.950 ; Rise       ; clock           ;
;  FPGA_inst[5]         ; clock      ; 6.329 ; 6.329 ; Rise       ; clock           ;
;  FPGA_inst[6]         ; clock      ; 6.285 ; 6.285 ; Rise       ; clock           ;
;  FPGA_inst[7]         ; clock      ; 6.011 ; 6.011 ; Rise       ; clock           ;
;  FPGA_inst[8]         ; clock      ; 6.080 ; 6.080 ; Rise       ; clock           ;
;  FPGA_inst[9]         ; clock      ; 5.951 ; 5.951 ; Rise       ; clock           ;
;  FPGA_inst[10]        ; clock      ; 6.070 ; 6.070 ; Rise       ; clock           ;
;  FPGA_inst[11]        ; clock      ; 6.071 ; 6.071 ; Rise       ; clock           ;
;  FPGA_inst[12]        ; clock      ; 6.245 ; 6.245 ; Rise       ; clock           ;
;  FPGA_inst[13]        ; clock      ; 5.902 ; 5.902 ; Rise       ; clock           ;
;  FPGA_inst[14]        ; clock      ; 6.029 ; 6.029 ; Rise       ; clock           ;
;  FPGA_inst[15]        ; clock      ; 5.875 ; 5.875 ; Rise       ; clock           ;
;  FPGA_inst[16]        ; clock      ; 5.909 ; 5.909 ; Rise       ; clock           ;
;  FPGA_inst[17]        ; clock      ; 5.908 ; 5.908 ; Rise       ; clock           ;
;  FPGA_inst[18]        ; clock      ; 5.851 ; 5.851 ; Rise       ; clock           ;
;  FPGA_inst[19]        ; clock      ; 6.293 ; 6.293 ; Rise       ; clock           ;
;  FPGA_inst[20]        ; clock      ; 5.854 ; 5.854 ; Rise       ; clock           ;
;  FPGA_inst[21]        ; clock      ; 5.870 ; 5.870 ; Rise       ; clock           ;
;  FPGA_inst[22]        ; clock      ; 5.865 ; 5.865 ; Rise       ; clock           ;
;  FPGA_inst[23]        ; clock      ; 5.867 ; 5.867 ; Rise       ; clock           ;
;  FPGA_inst[24]        ; clock      ; 5.723 ; 5.723 ; Rise       ; clock           ;
;  FPGA_inst[25]        ; clock      ; 5.832 ; 5.832 ; Rise       ; clock           ;
;  FPGA_inst[26]        ; clock      ; 5.995 ; 5.995 ; Rise       ; clock           ;
;  FPGA_inst[27]        ; clock      ; 5.979 ; 5.979 ; Rise       ; clock           ;
;  FPGA_inst[28]        ; clock      ; 5.947 ; 5.947 ; Rise       ; clock           ;
;  FPGA_inst[29]        ; clock      ; 5.946 ; 5.946 ; Rise       ; clock           ;
;  FPGA_inst[30]        ; clock      ; 6.046 ; 6.046 ; Rise       ; clock           ;
;  FPGA_inst[31]        ; clock      ; 5.968 ; 5.968 ; Rise       ; clock           ;
; FPGA_mem[*]           ; clock      ; 5.649 ; 5.649 ; Rise       ; clock           ;
;  FPGA_mem[0]          ; clock      ; 6.100 ; 6.100 ; Rise       ; clock           ;
;  FPGA_mem[1]          ; clock      ; 5.942 ; 5.942 ; Rise       ; clock           ;
;  FPGA_mem[2]          ; clock      ; 6.061 ; 6.061 ; Rise       ; clock           ;
;  FPGA_mem[3]          ; clock      ; 5.964 ; 5.964 ; Rise       ; clock           ;
;  FPGA_mem[4]          ; clock      ; 5.979 ; 5.979 ; Rise       ; clock           ;
;  FPGA_mem[5]          ; clock      ; 6.382 ; 6.382 ; Rise       ; clock           ;
;  FPGA_mem[6]          ; clock      ; 6.148 ; 6.148 ; Rise       ; clock           ;
;  FPGA_mem[7]          ; clock      ; 6.109 ; 6.109 ; Rise       ; clock           ;
;  FPGA_mem[8]          ; clock      ; 5.995 ; 5.995 ; Rise       ; clock           ;
;  FPGA_mem[9]          ; clock      ; 5.870 ; 5.870 ; Rise       ; clock           ;
;  FPGA_mem[10]         ; clock      ; 5.926 ; 5.926 ; Rise       ; clock           ;
;  FPGA_mem[11]         ; clock      ; 6.064 ; 6.064 ; Rise       ; clock           ;
;  FPGA_mem[12]         ; clock      ; 5.774 ; 5.774 ; Rise       ; clock           ;
;  FPGA_mem[13]         ; clock      ; 5.848 ; 5.848 ; Rise       ; clock           ;
;  FPGA_mem[14]         ; clock      ; 5.764 ; 5.764 ; Rise       ; clock           ;
;  FPGA_mem[15]         ; clock      ; 5.916 ; 5.916 ; Rise       ; clock           ;
;  FPGA_mem[16]         ; clock      ; 6.335 ; 6.335 ; Rise       ; clock           ;
;  FPGA_mem[17]         ; clock      ; 6.209 ; 6.209 ; Rise       ; clock           ;
;  FPGA_mem[18]         ; clock      ; 6.086 ; 6.086 ; Rise       ; clock           ;
;  FPGA_mem[19]         ; clock      ; 6.100 ; 6.100 ; Rise       ; clock           ;
;  FPGA_mem[20]         ; clock      ; 6.060 ; 6.060 ; Rise       ; clock           ;
;  FPGA_mem[21]         ; clock      ; 5.924 ; 5.924 ; Rise       ; clock           ;
;  FPGA_mem[22]         ; clock      ; 5.739 ; 5.739 ; Rise       ; clock           ;
;  FPGA_mem[23]         ; clock      ; 6.033 ; 6.033 ; Rise       ; clock           ;
;  FPGA_mem[24]         ; clock      ; 6.102 ; 6.102 ; Rise       ; clock           ;
;  FPGA_mem[25]         ; clock      ; 5.949 ; 5.949 ; Rise       ; clock           ;
;  FPGA_mem[26]         ; clock      ; 5.894 ; 5.894 ; Rise       ; clock           ;
;  FPGA_mem[27]         ; clock      ; 5.955 ; 5.955 ; Rise       ; clock           ;
;  FPGA_mem[28]         ; clock      ; 6.056 ; 6.056 ; Rise       ; clock           ;
;  FPGA_mem[29]         ; clock      ; 6.168 ; 6.168 ; Rise       ; clock           ;
;  FPGA_mem[30]         ; clock      ; 6.092 ; 6.092 ; Rise       ; clock           ;
;  FPGA_mem[31]         ; clock      ; 5.649 ; 5.649 ; Rise       ; clock           ;
; FPGA_pc[*]            ; clock      ; 3.667 ; 3.667 ; Rise       ; clock           ;
;  FPGA_pc[0]           ; clock      ; 4.270 ; 4.270 ; Rise       ; clock           ;
;  FPGA_pc[1]           ; clock      ; 3.667 ; 3.667 ; Rise       ; clock           ;
;  FPGA_pc[2]           ; clock      ; 3.951 ; 3.951 ; Rise       ; clock           ;
;  FPGA_pc[3]           ; clock      ; 4.021 ; 4.021 ; Rise       ; clock           ;
;  FPGA_pc[4]           ; clock      ; 3.966 ; 3.966 ; Rise       ; clock           ;
;  FPGA_pc[5]           ; clock      ; 4.008 ; 4.008 ; Rise       ; clock           ;
;  FPGA_pc[6]           ; clock      ; 3.845 ; 3.845 ; Rise       ; clock           ;
;  FPGA_pc[7]           ; clock      ; 3.880 ; 3.880 ; Rise       ; clock           ;
;  FPGA_pc[8]           ; clock      ; 3.848 ; 3.848 ; Rise       ; clock           ;
;  FPGA_pc[9]           ; clock      ; 4.274 ; 4.274 ; Rise       ; clock           ;
;  FPGA_pc[10]          ; clock      ; 4.211 ; 4.211 ; Rise       ; clock           ;
;  FPGA_pc[11]          ; clock      ; 4.134 ; 4.134 ; Rise       ; clock           ;
;  FPGA_pc[12]          ; clock      ; 4.366 ; 4.366 ; Rise       ; clock           ;
;  FPGA_pc[13]          ; clock      ; 3.952 ; 3.952 ; Rise       ; clock           ;
;  FPGA_pc[14]          ; clock      ; 3.835 ; 3.835 ; Rise       ; clock           ;
;  FPGA_pc[15]          ; clock      ; 4.019 ; 4.019 ; Rise       ; clock           ;
;  FPGA_pc[16]          ; clock      ; 3.914 ; 3.914 ; Rise       ; clock           ;
;  FPGA_pc[17]          ; clock      ; 4.149 ; 4.149 ; Rise       ; clock           ;
;  FPGA_pc[18]          ; clock      ; 4.060 ; 4.060 ; Rise       ; clock           ;
;  FPGA_pc[19]          ; clock      ; 4.045 ; 4.045 ; Rise       ; clock           ;
;  FPGA_pc[20]          ; clock      ; 3.761 ; 3.761 ; Rise       ; clock           ;
;  FPGA_pc[21]          ; clock      ; 4.013 ; 4.013 ; Rise       ; clock           ;
;  FPGA_pc[22]          ; clock      ; 4.218 ; 4.218 ; Rise       ; clock           ;
;  FPGA_pc[23]          ; clock      ; 4.048 ; 4.048 ; Rise       ; clock           ;
;  FPGA_pc[24]          ; clock      ; 4.197 ; 4.197 ; Rise       ; clock           ;
;  FPGA_pc[25]          ; clock      ; 4.205 ; 4.205 ; Rise       ; clock           ;
;  FPGA_pc[26]          ; clock      ; 4.189 ; 4.189 ; Rise       ; clock           ;
;  FPGA_pc[27]          ; clock      ; 4.174 ; 4.174 ; Rise       ; clock           ;
;  FPGA_pc[28]          ; clock      ; 4.341 ; 4.341 ; Rise       ; clock           ;
;  FPGA_pc[29]          ; clock      ; 4.189 ; 4.189 ; Rise       ; clock           ;
;  FPGA_pc[30]          ; clock      ; 4.212 ; 4.212 ; Rise       ; clock           ;
;  FPGA_pc[31]          ; clock      ; 4.080 ; 4.080 ; Rise       ; clock           ;
; FPGA_selectmux[*]     ; clock      ; 4.229 ; 4.229 ; Rise       ; clock           ;
;  FPGA_selectmux[0]    ; clock      ; 4.493 ; 4.493 ; Rise       ; clock           ;
;  FPGA_selectmux[1]    ; clock      ; 4.229 ; 4.229 ; Rise       ; clock           ;
; FPGA_ula[*]           ; clock      ; 4.062 ; 4.062 ; Rise       ; clock           ;
;  FPGA_ula[0]          ; clock      ; 4.576 ; 4.576 ; Rise       ; clock           ;
;  FPGA_ula[1]          ; clock      ; 4.632 ; 4.632 ; Rise       ; clock           ;
;  FPGA_ula[2]          ; clock      ; 4.884 ; 4.884 ; Rise       ; clock           ;
;  FPGA_ula[3]          ; clock      ; 4.720 ; 4.720 ; Rise       ; clock           ;
;  FPGA_ula[4]          ; clock      ; 4.062 ; 4.062 ; Rise       ; clock           ;
;  FPGA_ula[5]          ; clock      ; 4.218 ; 4.218 ; Rise       ; clock           ;
;  FPGA_ula[6]          ; clock      ; 4.820 ; 4.820 ; Rise       ; clock           ;
;  FPGA_ula[7]          ; clock      ; 4.567 ; 4.567 ; Rise       ; clock           ;
;  FPGA_ula[8]          ; clock      ; 4.966 ; 4.966 ; Rise       ; clock           ;
;  FPGA_ula[9]          ; clock      ; 4.410 ; 4.410 ; Rise       ; clock           ;
;  FPGA_ula[10]         ; clock      ; 4.858 ; 4.858 ; Rise       ; clock           ;
;  FPGA_ula[11]         ; clock      ; 4.749 ; 4.749 ; Rise       ; clock           ;
;  FPGA_ula[12]         ; clock      ; 4.987 ; 4.987 ; Rise       ; clock           ;
;  FPGA_ula[13]         ; clock      ; 4.697 ; 4.697 ; Rise       ; clock           ;
;  FPGA_ula[14]         ; clock      ; 4.337 ; 4.337 ; Rise       ; clock           ;
;  FPGA_ula[15]         ; clock      ; 4.082 ; 4.082 ; Rise       ; clock           ;
;  FPGA_ula[16]         ; clock      ; 4.197 ; 4.197 ; Rise       ; clock           ;
;  FPGA_ula[17]         ; clock      ; 4.826 ; 4.826 ; Rise       ; clock           ;
;  FPGA_ula[18]         ; clock      ; 4.623 ; 4.623 ; Rise       ; clock           ;
;  FPGA_ula[19]         ; clock      ; 4.704 ; 4.704 ; Rise       ; clock           ;
;  FPGA_ula[20]         ; clock      ; 4.567 ; 4.567 ; Rise       ; clock           ;
;  FPGA_ula[21]         ; clock      ; 4.390 ; 4.390 ; Rise       ; clock           ;
;  FPGA_ula[22]         ; clock      ; 4.438 ; 4.438 ; Rise       ; clock           ;
;  FPGA_ula[23]         ; clock      ; 4.610 ; 4.610 ; Rise       ; clock           ;
;  FPGA_ula[24]         ; clock      ; 4.841 ; 4.841 ; Rise       ; clock           ;
;  FPGA_ula[25]         ; clock      ; 4.722 ; 4.722 ; Rise       ; clock           ;
;  FPGA_ula[26]         ; clock      ; 4.387 ; 4.387 ; Rise       ; clock           ;
;  FPGA_ula[27]         ; clock      ; 4.740 ; 4.740 ; Rise       ; clock           ;
;  FPGA_ula[28]         ; clock      ; 4.221 ; 4.221 ; Rise       ; clock           ;
;  FPGA_ula[29]         ; clock      ; 4.441 ; 4.441 ; Rise       ; clock           ;
;  FPGA_ula[30]         ; clock      ; 4.712 ; 4.712 ; Rise       ; clock           ;
;  FPGA_ula[31]         ; clock      ; 4.719 ; 4.719 ; Rise       ; clock           ;
; Saida_FPGA_7seg_0[*]  ; clock      ; 5.783 ; 5.783 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[0] ; clock      ; 6.576 ; 6.576 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[1] ; clock      ; 5.808 ; 5.808 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[2] ; clock      ; 5.949 ; 5.949 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[3] ; clock      ; 6.146 ; 6.146 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[4] ; clock      ; 6.436 ; 6.436 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[5] ; clock      ; 6.211 ; 6.211 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[6] ; clock      ; 5.783 ; 5.783 ; Rise       ; clock           ;
; Saida_FPGA_7seg_1[*]  ; clock      ; 5.277 ; 5.277 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[0] ; clock      ; 5.787 ; 5.787 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[1] ; clock      ; 5.810 ; 5.810 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[2] ; clock      ; 5.502 ; 5.502 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[3] ; clock      ; 5.277 ; 5.277 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[4] ; clock      ; 5.545 ; 5.545 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[5] ; clock      ; 5.498 ; 5.498 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[6] ; clock      ; 5.531 ; 5.531 ; Rise       ; clock           ;
; Saida_FPGA_7seg_2[*]  ; clock      ; 5.464 ; 5.464 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[0] ; clock      ; 5.615 ; 5.615 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[1] ; clock      ; 5.504 ; 5.504 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[2] ; clock      ; 5.626 ; 5.626 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[3] ; clock      ; 5.638 ; 5.638 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[4] ; clock      ; 5.481 ; 5.481 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[5] ; clock      ; 5.479 ; 5.479 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[6] ; clock      ; 5.464 ; 5.464 ; Rise       ; clock           ;
; Saida_FPGA_7seg_3[*]  ; clock      ; 5.250 ; 5.250 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[0] ; clock      ; 5.513 ; 5.513 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[1] ; clock      ; 5.516 ; 5.516 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[2] ; clock      ; 5.516 ; 5.516 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[3] ; clock      ; 5.573 ; 5.573 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[4] ; clock      ; 5.480 ; 5.480 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[5] ; clock      ; 5.250 ; 5.250 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[6] ; clock      ; 5.323 ; 5.323 ; Rise       ; clock           ;
; Saida_FPGA_7seg_4[*]  ; clock      ; 5.581 ; 5.581 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[0] ; clock      ; 6.232 ; 6.232 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[1] ; clock      ; 6.292 ; 6.292 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[2] ; clock      ; 5.674 ; 5.674 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[3] ; clock      ; 5.657 ; 5.657 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[4] ; clock      ; 5.581 ; 5.581 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[5] ; clock      ; 5.791 ; 5.791 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[6] ; clock      ; 6.132 ; 6.132 ; Rise       ; clock           ;
; Saida_FPGA_7seg_5[*]  ; clock      ; 5.592 ; 5.592 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[0] ; clock      ; 6.557 ; 6.557 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[1] ; clock      ; 6.020 ; 6.020 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[2] ; clock      ; 5.933 ; 5.933 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[3] ; clock      ; 5.792 ; 5.792 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[4] ; clock      ; 5.874 ; 5.874 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[5] ; clock      ; 5.592 ; 5.592 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[6] ; clock      ; 5.679 ; 5.679 ; Rise       ; clock           ;
; Saida_FPGA_7seg_6[*]  ; clock      ; 5.354 ; 5.354 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[0] ; clock      ; 5.769 ; 5.769 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[1] ; clock      ; 6.043 ; 6.043 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[2] ; clock      ; 5.863 ; 5.863 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[3] ; clock      ; 5.529 ; 5.529 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[4] ; clock      ; 5.461 ; 5.461 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[5] ; clock      ; 5.360 ; 5.360 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[6] ; clock      ; 5.354 ; 5.354 ; Rise       ; clock           ;
; Saida_FPGA_7seg_7[*]  ; clock      ; 5.141 ; 5.141 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[0] ; clock      ; 5.145 ; 5.145 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[1] ; clock      ; 5.700 ; 5.700 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[2] ; clock      ; 5.141 ; 5.141 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[3] ; clock      ; 5.590 ; 5.590 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[4] ; clock      ; 5.515 ; 5.515 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[5] ; clock      ; 5.272 ; 5.272 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[6] ; clock      ; 5.310 ; 5.310 ; Rise       ; clock           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Propagation Delay                                                        ;
+-------------------+----------------------+-------+-------+-------+-------+
; Input Port        ; Output Port          ; RR    ; RF    ; FR    ; FF    ;
+-------------------+----------------------+-------+-------+-------+-------+
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[0] ; 5.611 ; 5.611 ; 5.611 ; 5.611 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[1] ; 4.841 ; 4.841 ; 4.841 ; 4.841 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[2] ; 4.982 ; 4.982 ; 4.982 ; 4.982 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[3] ; 5.176 ; 5.176 ; 5.176 ; 5.176 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[4] ; 5.464 ; 5.464 ; 5.464 ; 5.464 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[5] ; 5.244 ; 5.244 ; 5.244 ; 5.244 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[6] ; 4.816 ; 4.816 ; 4.816 ; 4.816 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[0] ; 5.033 ; 5.033 ; 5.033 ; 5.033 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[1] ; 5.058 ; 5.058 ; 5.058 ; 5.058 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[2] ; 4.741 ; 4.741 ; 4.741 ; 4.741 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[3] ; 4.516 ; 4.516 ; 4.516 ; 4.516 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[4] ; 4.784 ; 4.784 ; 4.784 ; 4.784 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[5] ; 4.743 ; 4.743 ; 4.743 ; 4.743 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[6] ; 4.783 ; 4.783 ; 4.783 ; 4.783 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[0] ; 4.515 ; 4.515 ; 4.515 ; 4.515 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[1] ; 4.407 ; 4.407 ; 4.407 ; 4.407 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[2] ; 4.524 ; 4.524 ; 4.524 ; 4.524 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[3] ; 4.543 ; 4.543 ; 4.543 ; 4.543 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[4] ; 4.387 ; 4.387 ; 4.387 ; 4.387 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[5] ; 4.374 ; 4.374 ; 4.374 ; 4.374 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[6] ; 4.366 ; 4.366 ; 4.366 ; 4.366 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[0] ; 4.283 ; 4.283 ; 4.283 ; 4.283 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[1] ; 4.282 ; 4.282 ; 4.282 ; 4.282 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[2] ; 4.292 ; 4.292 ; 4.292 ; 4.292 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[3] ; 4.343 ; 4.343 ; 4.343 ; 4.343 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[4] ; 4.250 ; 4.250 ; 4.250 ; 4.250 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[5] ; 4.020 ; 4.020 ; 4.020 ; 4.020 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[6] ; 4.098 ; 4.098 ; 4.098 ; 4.098 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[0] ; 5.222 ; 5.222 ; 5.222 ; 5.222 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[1] ; 5.282 ; 5.282 ; 5.282 ; 5.282 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[2] ; 4.672 ; 4.672 ; 4.672 ; 4.672 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[3] ; 4.642 ; 4.642 ; 4.642 ; 4.642 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[4] ; 4.572 ; 4.572 ; 4.572 ; 4.572 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[5] ; 4.779 ; 4.779 ; 4.779 ; 4.779 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[6] ; 5.122 ; 5.122 ; 5.122 ; 5.122 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[0] ; 5.794 ; 5.794 ; 5.794 ; 5.794 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[1] ; 5.259 ; 5.259 ; 5.259 ; 5.259 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[2] ; 5.172 ; 5.172 ; 5.172 ; 5.172 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[3] ; 5.022 ; 5.022 ; 5.022 ; 5.022 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[4] ; 5.110 ; 5.110 ; 5.110 ; 5.110 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[5] ; 4.844 ; 4.844 ; 4.844 ; 4.844 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[6] ; 4.915 ; 4.915 ; 4.915 ; 4.915 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[0] ; 5.024 ; 5.024 ; 5.024 ; 5.024 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[1] ; 5.299 ; 5.299 ; 5.299 ; 5.299 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[2] ; 5.120 ; 5.120 ; 5.120 ; 5.120 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[3] ; 4.782 ; 4.782 ; 4.782 ; 4.782 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[4] ; 4.710 ; 4.710 ; 4.710 ; 4.710 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[5] ; 4.615 ; 4.615 ; 4.615 ; 4.615 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[6] ; 4.613 ; 4.613 ; 4.613 ; 4.613 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[0] ; 4.422 ; 4.422 ; 4.422 ; 4.422 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[1] ; 4.970 ; 4.970 ; 4.970 ; 4.970 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[2] ; 4.405 ; 4.405 ; 4.405 ; 4.405 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[3] ; 4.856 ; 4.856 ; 4.856 ; 4.856 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[4] ; 4.785 ; 4.785 ; 4.785 ; 4.785 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[5] ; 4.536 ; 4.536 ; 4.536 ; 4.536 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[6] ; 4.574 ; 4.574 ; 4.574 ; 4.574 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[0] ; 5.555 ; 5.555 ; 5.555 ; 5.555 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[1] ; 4.785 ; 4.785 ; 4.785 ; 4.785 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[2] ; 4.926 ; 4.926 ; 4.926 ; 4.926 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[3] ; 5.120 ; 5.120 ; 5.120 ; 5.120 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[4] ; 5.408 ; 5.408 ; 5.408 ; 5.408 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[5] ; 5.188 ; 5.188 ; 5.188 ; 5.188 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[6] ; 4.760 ; 4.760 ; 4.760 ; 4.760 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[0] ; 4.856 ; 4.856 ; 4.856 ; 4.856 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[1] ; 4.881 ; 4.881 ; 4.881 ; 4.881 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[2] ; 4.564 ; 4.564 ; 4.564 ; 4.564 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[3] ; 4.340 ; 4.340 ; 4.340 ; 4.340 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[4] ; 4.608 ; 4.608 ; 4.608 ; 4.608 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[5] ; 4.566 ; 4.566 ; 4.566 ; 4.566 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[6] ; 4.606 ; 4.606 ; 4.606 ; 4.606 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[0] ; 4.398 ; 4.398 ; 4.398 ; 4.398 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[1] ; 4.290 ; 4.290 ; 4.290 ; 4.290 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[2] ; 4.407 ; 4.407 ; 4.407 ; 4.407 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[3] ; 4.426 ; 4.426 ; 4.426 ; 4.426 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[4] ; 4.270 ; 4.270 ; 4.270 ; 4.270 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[5] ; 4.257 ; 4.257 ; 4.257 ; 4.257 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[6] ; 4.249 ; 4.249 ; 4.249 ; 4.249 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[0] ; 4.319 ; 4.319 ; 4.319 ; 4.319 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[1] ; 4.322 ; 4.322 ; 4.322 ; 4.322 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[2] ; 4.335 ; 4.335 ; 4.335 ; 4.335 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[3] ; 4.379 ; 4.379 ; 4.379 ; 4.379 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[4] ; 4.283 ; 4.283 ; 4.283 ; 4.283 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[5] ; 4.052 ; 4.052 ; 4.052 ; 4.052 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[6] ; 4.137 ; 4.137 ; 4.137 ; 4.137 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[0] ; 5.171 ; 5.171 ; 5.171 ; 5.171 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[1] ; 5.231 ; 5.231 ; 5.231 ; 5.231 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[2] ; 4.621 ; 4.621 ; 4.621 ; 4.621 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[3] ; 4.591 ; 4.591 ; 4.591 ; 4.591 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[4] ; 4.521 ; 4.521 ; 4.521 ; 4.521 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[5] ; 4.728 ; 4.728 ; 4.728 ; 4.728 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[6] ; 5.071 ; 5.071 ; 5.071 ; 5.071 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[0] ; 6.090 ; 6.090 ; 6.090 ; 6.090 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[1] ; 5.553 ; 5.553 ; 5.553 ; 5.553 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[2] ; 5.466 ; 5.466 ; 5.466 ; 5.466 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[3] ; 5.325 ; 5.325 ; 5.325 ; 5.325 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[4] ; 5.407 ; 5.407 ; 5.407 ; 5.407 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[5] ; 5.125 ; 5.125 ; 5.125 ; 5.125 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[6] ; 5.212 ; 5.212 ; 5.212 ; 5.212 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[0] ; 5.250 ; 5.250 ; 5.250 ; 5.250 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[1] ; 5.526 ; 5.526 ; 5.526 ; 5.526 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[2] ; 5.336 ; 5.336 ; 5.336 ; 5.336 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[3] ; 5.011 ; 5.011 ; 5.011 ; 5.011 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[4] ; 4.932 ; 4.932 ; 4.932 ; 4.932 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[5] ; 4.830 ; 4.830 ; 4.830 ; 4.830 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[6] ; 4.840 ; 4.840 ; 4.840 ; 4.840 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[0] ; 4.486 ; 4.486 ; 4.486 ; 4.486 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[1] ; 5.041 ; 5.041 ; 5.041 ; 5.041 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[2] ; 4.479 ; 4.479 ; 4.479 ; 4.479 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[3] ; 4.928 ; 4.928 ; 4.928 ; 4.928 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[4] ; 4.856 ; 4.856 ; 4.856 ; 4.856 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[5] ; 4.610 ; 4.610 ; 4.610 ; 4.610 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[6] ; 4.648 ; 4.648 ; 4.648 ; 4.648 ;
+-------------------+----------------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------+
; Minimum Propagation Delay                                                ;
+-------------------+----------------------+-------+-------+-------+-------+
; Input Port        ; Output Port          ; RR    ; RF    ; FR    ; FF    ;
+-------------------+----------------------+-------+-------+-------+-------+
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[0] ; 5.165 ; 5.165 ; 5.165 ; 5.165 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[1] ; 4.403 ; 4.403 ; 4.403 ; 4.403 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[2] ; 4.544 ; 4.544 ; 4.544 ; 4.544 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[3] ; 4.740 ; 4.740 ; 4.740 ; 4.740 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[4] ; 5.028 ; 5.028 ; 5.028 ; 5.028 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[5] ; 4.806 ; 4.806 ; 4.806 ; 4.806 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[6] ; 4.378 ; 4.378 ; 4.378 ; 4.378 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[0] ; 4.266 ; 4.266 ; 4.266 ; 4.266 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[1] ; 4.289 ; 4.289 ; 4.289 ; 4.289 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[2] ; 3.981 ; 3.981 ; 3.981 ; 3.981 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[3] ; 3.756 ; 3.756 ; 3.756 ; 3.756 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[4] ; 4.024 ; 4.024 ; 4.024 ; 4.024 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[5] ; 3.977 ; 3.977 ; 3.977 ; 3.977 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[6] ; 4.010 ; 4.010 ; 4.010 ; 4.010 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[0] ; 3.609 ; 3.609 ; 3.609 ; 3.609 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[1] ; 3.492 ; 3.492 ; 3.492 ; 3.492 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[2] ; 3.615 ; 3.615 ; 3.615 ; 3.615 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[3] ; 3.629 ; 3.629 ; 3.629 ; 3.629 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[4] ; 3.472 ; 3.472 ; 3.472 ; 3.472 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[5] ; 3.473 ; 3.473 ; 3.473 ; 3.473 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[6] ; 3.458 ; 3.458 ; 3.458 ; 3.458 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[0] ; 3.767 ; 3.767 ; 3.767 ; 3.767 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[1] ; 3.766 ; 3.766 ; 3.766 ; 3.766 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[2] ; 3.770 ; 3.770 ; 3.770 ; 3.770 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[3] ; 3.827 ; 3.827 ; 3.827 ; 3.827 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[4] ; 3.734 ; 3.734 ; 3.734 ; 3.734 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[5] ; 3.504 ; 3.504 ; 3.504 ; 3.504 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[6] ; 3.579 ; 3.579 ; 3.579 ; 3.579 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[0] ; 4.808 ; 4.808 ; 4.808 ; 4.808 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[1] ; 4.868 ; 4.868 ; 4.868 ; 4.868 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[2] ; 4.250 ; 4.250 ; 4.250 ; 4.250 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[3] ; 4.242 ; 4.242 ; 4.242 ; 4.242 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[4] ; 4.166 ; 4.166 ; 4.166 ; 4.166 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[5] ; 4.376 ; 4.376 ; 4.376 ; 4.376 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[6] ; 4.708 ; 4.708 ; 4.708 ; 4.708 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[0] ; 5.414 ; 5.414 ; 5.414 ; 5.414 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[1] ; 4.874 ; 4.874 ; 4.874 ; 4.874 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[2] ; 4.788 ; 4.788 ; 4.788 ; 4.788 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[3] ; 4.639 ; 4.639 ; 4.639 ; 4.639 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[4] ; 4.731 ; 4.731 ; 4.731 ; 4.731 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[5] ; 4.453 ; 4.453 ; 4.453 ; 4.453 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[6] ; 4.534 ; 4.534 ; 4.534 ; 4.534 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[0] ; 4.612 ; 4.612 ; 4.612 ; 4.612 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[1] ; 4.887 ; 4.887 ; 4.887 ; 4.887 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[2] ; 4.708 ; 4.708 ; 4.708 ; 4.708 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[3] ; 4.370 ; 4.370 ; 4.370 ; 4.370 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[4] ; 4.298 ; 4.298 ; 4.298 ; 4.298 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[5] ; 4.203 ; 4.203 ; 4.203 ; 4.203 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[6] ; 4.201 ; 4.201 ; 4.201 ; 4.201 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[0] ; 4.069 ; 4.069 ; 4.069 ; 4.069 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[1] ; 4.617 ; 4.617 ; 4.617 ; 4.617 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[2] ; 4.048 ; 4.048 ; 4.048 ; 4.048 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[3] ; 4.503 ; 4.503 ; 4.503 ; 4.503 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[4] ; 4.432 ; 4.432 ; 4.432 ; 4.432 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[5] ; 4.178 ; 4.178 ; 4.178 ; 4.178 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[6] ; 4.216 ; 4.216 ; 4.216 ; 4.216 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[0] ; 5.208 ; 5.208 ; 5.208 ; 5.208 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[1] ; 4.442 ; 4.442 ; 4.442 ; 4.442 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[2] ; 4.583 ; 4.583 ; 4.583 ; 4.583 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[3] ; 4.783 ; 4.783 ; 4.783 ; 4.783 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[4] ; 5.071 ; 5.071 ; 5.071 ; 5.071 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[5] ; 4.845 ; 4.845 ; 4.845 ; 4.845 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[6] ; 4.417 ; 4.417 ; 4.417 ; 4.417 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[0] ; 4.505 ; 4.505 ; 4.505 ; 4.505 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[1] ; 4.530 ; 4.530 ; 4.530 ; 4.530 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[2] ; 4.213 ; 4.213 ; 4.213 ; 4.213 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[3] ; 3.988 ; 3.988 ; 3.988 ; 3.988 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[4] ; 4.256 ; 4.256 ; 4.256 ; 4.256 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[5] ; 4.215 ; 4.215 ; 4.215 ; 4.215 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[6] ; 4.255 ; 4.255 ; 4.255 ; 4.255 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[0] ; 3.579 ; 3.579 ; 3.579 ; 3.579 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[1] ; 3.472 ; 3.472 ; 3.472 ; 3.472 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[2] ; 3.588 ; 3.588 ; 3.588 ; 3.588 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[3] ; 3.609 ; 3.609 ; 3.609 ; 3.609 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[4] ; 3.452 ; 3.452 ; 3.452 ; 3.452 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[5] ; 3.443 ; 3.443 ; 3.443 ; 3.443 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[6] ; 3.431 ; 3.431 ; 3.431 ; 3.431 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[0] ; 3.945 ; 3.945 ; 3.945 ; 3.945 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[1] ; 3.944 ; 3.944 ; 3.944 ; 3.944 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[2] ; 3.954 ; 3.954 ; 3.954 ; 3.954 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[3] ; 4.005 ; 4.005 ; 4.005 ; 4.005 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[4] ; 3.912 ; 3.912 ; 3.912 ; 3.912 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[5] ; 3.682 ; 3.682 ; 3.682 ; 3.682 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[6] ; 3.760 ; 3.760 ; 3.760 ; 3.760 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[0] ; 4.818 ; 4.818 ; 4.818 ; 4.818 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[1] ; 4.878 ; 4.878 ; 4.878 ; 4.878 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[2] ; 4.264 ; 4.264 ; 4.264 ; 4.264 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[3] ; 4.243 ; 4.243 ; 4.243 ; 4.243 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[4] ; 4.167 ; 4.167 ; 4.167 ; 4.167 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[5] ; 4.377 ; 4.377 ; 4.377 ; 4.377 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[6] ; 4.718 ; 4.718 ; 4.718 ; 4.718 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[0] ; 5.604 ; 5.604 ; 5.604 ; 5.604 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[1] ; 5.065 ; 5.065 ; 5.065 ; 5.065 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[2] ; 4.979 ; 4.979 ; 4.979 ; 4.979 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[3] ; 4.832 ; 4.832 ; 4.832 ; 4.832 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[4] ; 4.919 ; 4.919 ; 4.919 ; 4.919 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[5] ; 4.636 ; 4.636 ; 4.636 ; 4.636 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[6] ; 4.726 ; 4.726 ; 4.726 ; 4.726 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[0] ; 4.495 ; 4.495 ; 4.495 ; 4.495 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[1] ; 4.771 ; 4.771 ; 4.771 ; 4.771 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[2] ; 4.588 ; 4.588 ; 4.588 ; 4.588 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[3] ; 4.256 ; 4.256 ; 4.256 ; 4.256 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[4] ; 4.184 ; 4.184 ; 4.184 ; 4.184 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[5] ; 4.083 ; 4.083 ; 4.083 ; 4.083 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[6] ; 4.085 ; 4.085 ; 4.085 ; 4.085 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[0] ; 4.036 ; 4.036 ; 4.036 ; 4.036 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[1] ; 4.591 ; 4.591 ; 4.591 ; 4.591 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[2] ; 4.032 ; 4.032 ; 4.032 ; 4.032 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[3] ; 4.481 ; 4.481 ; 4.481 ; 4.481 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[4] ; 4.406 ; 4.406 ; 4.406 ; 4.406 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[5] ; 4.163 ; 4.163 ; 4.163 ; 4.163 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[6] ; 4.201 ; 4.201 ; 4.201 ; 4.201 ;
+-------------------+----------------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -8.182    ; 0.146 ; N/A      ; N/A     ; -2.000              ;
;  clock           ; -8.182    ; 0.146 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -1938.682 ; 0.0   ; 0.0      ; 0.0     ; -1584.782           ;
;  clock           ; -1938.682 ; 0.000 ; N/A      ; N/A     ; -1584.782           ;
+------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; FPGA_inst[*]          ; clock      ; 11.448 ; 11.448 ; Rise       ; clock           ;
;  FPGA_inst[0]         ; clock      ; 10.277 ; 10.277 ; Rise       ; clock           ;
;  FPGA_inst[1]         ; clock      ; 10.366 ; 10.366 ; Rise       ; clock           ;
;  FPGA_inst[2]         ; clock      ; 10.334 ; 10.334 ; Rise       ; clock           ;
;  FPGA_inst[3]         ; clock      ; 10.939 ; 10.939 ; Rise       ; clock           ;
;  FPGA_inst[4]         ; clock      ; 10.632 ; 10.632 ; Rise       ; clock           ;
;  FPGA_inst[5]         ; clock      ; 11.448 ; 11.448 ; Rise       ; clock           ;
;  FPGA_inst[6]         ; clock      ; 11.306 ; 11.306 ; Rise       ; clock           ;
;  FPGA_inst[7]         ; clock      ; 10.804 ; 10.804 ; Rise       ; clock           ;
;  FPGA_inst[8]         ; clock      ; 10.906 ; 10.906 ; Rise       ; clock           ;
;  FPGA_inst[9]         ; clock      ; 10.631 ; 10.631 ; Rise       ; clock           ;
;  FPGA_inst[10]        ; clock      ; 10.812 ; 10.812 ; Rise       ; clock           ;
;  FPGA_inst[11]        ; clock      ; 10.902 ; 10.902 ; Rise       ; clock           ;
;  FPGA_inst[12]        ; clock      ; 11.247 ; 11.247 ; Rise       ; clock           ;
;  FPGA_inst[13]        ; clock      ; 10.561 ; 10.561 ; Rise       ; clock           ;
;  FPGA_inst[14]        ; clock      ; 10.836 ; 10.836 ; Rise       ; clock           ;
;  FPGA_inst[15]        ; clock      ; 10.486 ; 10.486 ; Rise       ; clock           ;
;  FPGA_inst[16]        ; clock      ; 10.583 ; 10.583 ; Rise       ; clock           ;
;  FPGA_inst[17]        ; clock      ; 10.588 ; 10.588 ; Rise       ; clock           ;
;  FPGA_inst[18]        ; clock      ; 10.283 ; 10.283 ; Rise       ; clock           ;
;  FPGA_inst[19]        ; clock      ; 11.388 ; 11.388 ; Rise       ; clock           ;
;  FPGA_inst[20]        ; clock      ; 10.300 ; 10.300 ; Rise       ; clock           ;
;  FPGA_inst[21]        ; clock      ; 10.335 ; 10.335 ; Rise       ; clock           ;
;  FPGA_inst[22]        ; clock      ; 10.314 ; 10.314 ; Rise       ; clock           ;
;  FPGA_inst[23]        ; clock      ; 10.329 ; 10.329 ; Rise       ; clock           ;
;  FPGA_inst[24]        ; clock      ; 10.031 ; 10.031 ; Rise       ; clock           ;
;  FPGA_inst[25]        ; clock      ; 10.278 ; 10.278 ; Rise       ; clock           ;
;  FPGA_inst[26]        ; clock      ; 10.594 ; 10.594 ; Rise       ; clock           ;
;  FPGA_inst[27]        ; clock      ; 10.559 ; 10.559 ; Rise       ; clock           ;
;  FPGA_inst[28]        ; clock      ; 10.522 ; 10.522 ; Rise       ; clock           ;
;  FPGA_inst[29]        ; clock      ; 10.526 ; 10.526 ; Rise       ; clock           ;
;  FPGA_inst[30]        ; clock      ; 10.725 ; 10.725 ; Rise       ; clock           ;
;  FPGA_inst[31]        ; clock      ; 10.541 ; 10.541 ; Rise       ; clock           ;
; FPGA_mem[*]           ; clock      ; 11.548 ; 11.548 ; Rise       ; clock           ;
;  FPGA_mem[0]          ; clock      ; 10.959 ; 10.959 ; Rise       ; clock           ;
;  FPGA_mem[1]          ; clock      ; 10.527 ; 10.527 ; Rise       ; clock           ;
;  FPGA_mem[2]          ; clock      ; 10.783 ; 10.783 ; Rise       ; clock           ;
;  FPGA_mem[3]          ; clock      ; 10.615 ; 10.615 ; Rise       ; clock           ;
;  FPGA_mem[4]          ; clock      ; 10.562 ; 10.562 ; Rise       ; clock           ;
;  FPGA_mem[5]          ; clock      ; 11.548 ; 11.548 ; Rise       ; clock           ;
;  FPGA_mem[6]          ; clock      ; 11.107 ; 11.107 ; Rise       ; clock           ;
;  FPGA_mem[7]          ; clock      ; 10.935 ; 10.935 ; Rise       ; clock           ;
;  FPGA_mem[8]          ; clock      ; 10.813 ; 10.813 ; Rise       ; clock           ;
;  FPGA_mem[9]          ; clock      ; 10.536 ; 10.536 ; Rise       ; clock           ;
;  FPGA_mem[10]         ; clock      ; 10.614 ; 10.614 ; Rise       ; clock           ;
;  FPGA_mem[11]         ; clock      ; 10.895 ; 10.895 ; Rise       ; clock           ;
;  FPGA_mem[12]         ; clock      ; 10.282 ; 10.282 ; Rise       ; clock           ;
;  FPGA_mem[13]         ; clock      ; 10.449 ; 10.449 ; Rise       ; clock           ;
;  FPGA_mem[14]         ; clock      ; 10.266 ; 10.266 ; Rise       ; clock           ;
;  FPGA_mem[15]         ; clock      ; 10.568 ; 10.568 ; Rise       ; clock           ;
;  FPGA_mem[16]         ; clock      ; 11.397 ; 11.397 ; Rise       ; clock           ;
;  FPGA_mem[17]         ; clock      ; 11.200 ; 11.200 ; Rise       ; clock           ;
;  FPGA_mem[18]         ; clock      ; 10.923 ; 10.923 ; Rise       ; clock           ;
;  FPGA_mem[19]         ; clock      ; 10.951 ; 10.951 ; Rise       ; clock           ;
;  FPGA_mem[20]         ; clock      ; 10.731 ; 10.731 ; Rise       ; clock           ;
;  FPGA_mem[21]         ; clock      ; 10.535 ; 10.535 ; Rise       ; clock           ;
;  FPGA_mem[22]         ; clock      ; 10.241 ; 10.241 ; Rise       ; clock           ;
;  FPGA_mem[23]         ; clock      ; 10.869 ; 10.869 ; Rise       ; clock           ;
;  FPGA_mem[24]         ; clock      ; 10.821 ; 10.821 ; Rise       ; clock           ;
;  FPGA_mem[25]         ; clock      ; 10.619 ; 10.619 ; Rise       ; clock           ;
;  FPGA_mem[26]         ; clock      ; 10.564 ; 10.564 ; Rise       ; clock           ;
;  FPGA_mem[27]         ; clock      ; 10.535 ; 10.535 ; Rise       ; clock           ;
;  FPGA_mem[28]         ; clock      ; 10.762 ; 10.762 ; Rise       ; clock           ;
;  FPGA_mem[29]         ; clock      ; 10.991 ; 10.991 ; Rise       ; clock           ;
;  FPGA_mem[30]         ; clock      ; 10.808 ; 10.808 ; Rise       ; clock           ;
;  FPGA_mem[31]         ; clock      ; 9.975  ; 9.975  ; Rise       ; clock           ;
; FPGA_pc[*]            ; clock      ; 8.381  ; 8.381  ; Rise       ; clock           ;
;  FPGA_pc[0]           ; clock      ; 8.232  ; 8.232  ; Rise       ; clock           ;
;  FPGA_pc[1]           ; clock      ; 6.946  ; 6.946  ; Rise       ; clock           ;
;  FPGA_pc[2]           ; clock      ; 7.444  ; 7.444  ; Rise       ; clock           ;
;  FPGA_pc[3]           ; clock      ; 7.686  ; 7.686  ; Rise       ; clock           ;
;  FPGA_pc[4]           ; clock      ; 7.598  ; 7.598  ; Rise       ; clock           ;
;  FPGA_pc[5]           ; clock      ; 7.680  ; 7.680  ; Rise       ; clock           ;
;  FPGA_pc[6]           ; clock      ; 7.377  ; 7.377  ; Rise       ; clock           ;
;  FPGA_pc[7]           ; clock      ; 7.414  ; 7.414  ; Rise       ; clock           ;
;  FPGA_pc[8]           ; clock      ; 7.373  ; 7.373  ; Rise       ; clock           ;
;  FPGA_pc[9]           ; clock      ; 8.239  ; 8.239  ; Rise       ; clock           ;
;  FPGA_pc[10]          ; clock      ; 7.980  ; 7.980  ; Rise       ; clock           ;
;  FPGA_pc[11]          ; clock      ; 7.816  ; 7.816  ; Rise       ; clock           ;
;  FPGA_pc[12]          ; clock      ; 8.381  ; 8.381  ; Rise       ; clock           ;
;  FPGA_pc[13]          ; clock      ; 7.523  ; 7.523  ; Rise       ; clock           ;
;  FPGA_pc[14]          ; clock      ; 7.348  ; 7.348  ; Rise       ; clock           ;
;  FPGA_pc[15]          ; clock      ; 7.694  ; 7.694  ; Rise       ; clock           ;
;  FPGA_pc[16]          ; clock      ; 7.488  ; 7.488  ; Rise       ; clock           ;
;  FPGA_pc[17]          ; clock      ; 7.974  ; 7.974  ; Rise       ; clock           ;
;  FPGA_pc[18]          ; clock      ; 7.789  ; 7.789  ; Rise       ; clock           ;
;  FPGA_pc[19]          ; clock      ; 7.763  ; 7.763  ; Rise       ; clock           ;
;  FPGA_pc[20]          ; clock      ; 7.039  ; 7.039  ; Rise       ; clock           ;
;  FPGA_pc[21]          ; clock      ; 7.692  ; 7.692  ; Rise       ; clock           ;
;  FPGA_pc[22]          ; clock      ; 7.974  ; 7.974  ; Rise       ; clock           ;
;  FPGA_pc[23]          ; clock      ; 7.633  ; 7.633  ; Rise       ; clock           ;
;  FPGA_pc[24]          ; clock      ; 7.912  ; 7.912  ; Rise       ; clock           ;
;  FPGA_pc[25]          ; clock      ; 7.938  ; 7.938  ; Rise       ; clock           ;
;  FPGA_pc[26]          ; clock      ; 7.947  ; 7.947  ; Rise       ; clock           ;
;  FPGA_pc[27]          ; clock      ; 7.880  ; 7.880  ; Rise       ; clock           ;
;  FPGA_pc[28]          ; clock      ; 8.169  ; 8.169  ; Rise       ; clock           ;
;  FPGA_pc[29]          ; clock      ; 7.917  ; 7.917  ; Rise       ; clock           ;
;  FPGA_pc[30]          ; clock      ; 7.972  ; 7.972  ; Rise       ; clock           ;
;  FPGA_pc[31]          ; clock      ; 7.868  ; 7.868  ; Rise       ; clock           ;
; FPGA_selectmux[*]     ; clock      ; 14.577 ; 14.577 ; Rise       ; clock           ;
;  FPGA_selectmux[0]    ; clock      ; 14.577 ; 14.577 ; Rise       ; clock           ;
;  FPGA_selectmux[1]    ; clock      ; 10.937 ; 10.937 ; Rise       ; clock           ;
; FPGA_ula[*]           ; clock      ; 14.997 ; 14.997 ; Rise       ; clock           ;
;  FPGA_ula[0]          ; clock      ; 14.281 ; 14.281 ; Rise       ; clock           ;
;  FPGA_ula[1]          ; clock      ; 13.434 ; 13.434 ; Rise       ; clock           ;
;  FPGA_ula[2]          ; clock      ; 13.300 ; 13.300 ; Rise       ; clock           ;
;  FPGA_ula[3]          ; clock      ; 12.860 ; 12.860 ; Rise       ; clock           ;
;  FPGA_ula[4]          ; clock      ; 12.575 ; 12.575 ; Rise       ; clock           ;
;  FPGA_ula[5]          ; clock      ; 12.360 ; 12.360 ; Rise       ; clock           ;
;  FPGA_ula[6]          ; clock      ; 12.631 ; 12.631 ; Rise       ; clock           ;
;  FPGA_ula[7]          ; clock      ; 13.465 ; 13.465 ; Rise       ; clock           ;
;  FPGA_ula[8]          ; clock      ; 13.502 ; 13.502 ; Rise       ; clock           ;
;  FPGA_ula[9]          ; clock      ; 14.270 ; 14.270 ; Rise       ; clock           ;
;  FPGA_ula[10]         ; clock      ; 14.018 ; 14.018 ; Rise       ; clock           ;
;  FPGA_ula[11]         ; clock      ; 13.616 ; 13.616 ; Rise       ; clock           ;
;  FPGA_ula[12]         ; clock      ; 13.072 ; 13.072 ; Rise       ; clock           ;
;  FPGA_ula[13]         ; clock      ; 13.238 ; 13.238 ; Rise       ; clock           ;
;  FPGA_ula[14]         ; clock      ; 12.405 ; 12.405 ; Rise       ; clock           ;
;  FPGA_ula[15]         ; clock      ; 12.162 ; 12.162 ; Rise       ; clock           ;
;  FPGA_ula[16]         ; clock      ; 13.218 ; 13.218 ; Rise       ; clock           ;
;  FPGA_ula[17]         ; clock      ; 14.395 ; 14.395 ; Rise       ; clock           ;
;  FPGA_ula[18]         ; clock      ; 13.922 ; 13.922 ; Rise       ; clock           ;
;  FPGA_ula[19]         ; clock      ; 13.915 ; 13.915 ; Rise       ; clock           ;
;  FPGA_ula[20]         ; clock      ; 13.990 ; 13.990 ; Rise       ; clock           ;
;  FPGA_ula[21]         ; clock      ; 13.827 ; 13.827 ; Rise       ; clock           ;
;  FPGA_ula[22]         ; clock      ; 13.500 ; 13.500 ; Rise       ; clock           ;
;  FPGA_ula[23]         ; clock      ; 14.080 ; 14.080 ; Rise       ; clock           ;
;  FPGA_ula[24]         ; clock      ; 14.667 ; 14.667 ; Rise       ; clock           ;
;  FPGA_ula[25]         ; clock      ; 14.358 ; 14.358 ; Rise       ; clock           ;
;  FPGA_ula[26]         ; clock      ; 14.435 ; 14.435 ; Rise       ; clock           ;
;  FPGA_ula[27]         ; clock      ; 14.660 ; 14.660 ; Rise       ; clock           ;
;  FPGA_ula[28]         ; clock      ; 13.855 ; 13.855 ; Rise       ; clock           ;
;  FPGA_ula[29]         ; clock      ; 14.387 ; 14.387 ; Rise       ; clock           ;
;  FPGA_ula[30]         ; clock      ; 14.997 ; 14.997 ; Rise       ; clock           ;
;  FPGA_ula[31]         ; clock      ; 14.531 ; 14.531 ; Rise       ; clock           ;
; Saida_FPGA_7seg_0[*]  ; clock      ; 19.361 ; 19.361 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[0] ; clock      ; 19.361 ; 19.361 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[1] ; clock      ; 17.890 ; 17.890 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[2] ; clock      ; 18.199 ; 18.199 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[3] ; clock      ; 18.638 ; 18.638 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[4] ; clock      ; 19.184 ; 19.184 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[5] ; clock      ; 18.875 ; 18.875 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[6] ; clock      ; 17.750 ; 17.750 ; Rise       ; clock           ;
; Saida_FPGA_7seg_1[*]  ; clock      ; 17.036 ; 17.036 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[0] ; clock      ; 16.979 ; 16.979 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[1] ; clock      ; 17.036 ; 17.036 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[2] ; clock      ; 16.446 ; 16.446 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[3] ; clock      ; 15.917 ; 15.917 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[4] ; clock      ; 16.542 ; 16.542 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[5] ; clock      ; 16.425 ; 16.425 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[6] ; clock      ; 16.510 ; 16.510 ; Rise       ; clock           ;
; Saida_FPGA_7seg_2[*]  ; clock      ; 16.955 ; 16.955 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[0] ; clock      ; 16.893 ; 16.893 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[1] ; clock      ; 16.643 ; 16.643 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[2] ; clock      ; 16.926 ; 16.926 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[3] ; clock      ; 16.955 ; 16.955 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[4] ; clock      ; 16.606 ; 16.606 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[5] ; clock      ; 16.629 ; 16.629 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[6] ; clock      ; 16.613 ; 16.613 ; Rise       ; clock           ;
; Saida_FPGA_7seg_3[*]  ; clock      ; 16.026 ; 16.026 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[0] ; clock      ; 15.901 ; 15.901 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[1] ; clock      ; 15.880 ; 15.880 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[2] ; clock      ; 15.881 ; 15.881 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[3] ; clock      ; 16.026 ; 16.026 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[4] ; clock      ; 15.809 ; 15.809 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[5] ; clock      ; 15.271 ; 15.271 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[6] ; clock      ; 15.461 ; 15.461 ; Rise       ; clock           ;
; Saida_FPGA_7seg_4[*]  ; clock      ; 19.100 ; 19.100 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[0] ; clock      ; 19.100 ; 19.100 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[1] ; clock      ; 18.890 ; 18.890 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[2] ; clock      ; 17.697 ; 17.697 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[3] ; clock      ; 17.587 ; 17.587 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[4] ; clock      ; 17.471 ; 17.471 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[5] ; clock      ; 17.895 ; 17.895 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[6] ; clock      ; 18.473 ; 18.473 ; Rise       ; clock           ;
; Saida_FPGA_7seg_5[*]  ; clock      ; 19.875 ; 19.875 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[0] ; clock      ; 19.875 ; 19.875 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[1] ; clock      ; 19.015 ; 19.015 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[2] ; clock      ; 18.803 ; 18.803 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[3] ; clock      ; 18.384 ; 18.384 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[4] ; clock      ; 18.559 ; 18.559 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[5] ; clock      ; 17.984 ; 17.984 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[6] ; clock      ; 18.191 ; 18.191 ; Rise       ; clock           ;
; Saida_FPGA_7seg_6[*]  ; clock      ; 19.553 ; 19.553 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[0] ; clock      ; 19.023 ; 19.023 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[1] ; clock      ; 19.553 ; 19.553 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[2] ; clock      ; 19.072 ; 19.072 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[3] ; clock      ; 18.511 ; 18.511 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[4] ; clock      ; 18.322 ; 18.322 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[5] ; clock      ; 18.102 ; 18.102 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[6] ; clock      ; 18.105 ; 18.105 ; Rise       ; clock           ;
; Saida_FPGA_7seg_7[*]  ; clock      ; 19.135 ; 19.135 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[0] ; clock      ; 17.787 ; 17.787 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[1] ; clock      ; 19.135 ; 19.135 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[2] ; clock      ; 17.785 ; 17.785 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[3] ; clock      ; 18.899 ; 18.899 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[4] ; clock      ; 18.700 ; 18.700 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[5] ; clock      ; 18.055 ; 18.055 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[6] ; clock      ; 18.165 ; 18.165 ; Rise       ; clock           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; FPGA_inst[*]          ; clock      ; 5.723 ; 5.723 ; Rise       ; clock           ;
;  FPGA_inst[0]         ; clock      ; 5.764 ; 5.764 ; Rise       ; clock           ;
;  FPGA_inst[1]         ; clock      ; 5.830 ; 5.830 ; Rise       ; clock           ;
;  FPGA_inst[2]         ; clock      ; 5.808 ; 5.808 ; Rise       ; clock           ;
;  FPGA_inst[3]         ; clock      ; 6.088 ; 6.088 ; Rise       ; clock           ;
;  FPGA_inst[4]         ; clock      ; 5.950 ; 5.950 ; Rise       ; clock           ;
;  FPGA_inst[5]         ; clock      ; 6.329 ; 6.329 ; Rise       ; clock           ;
;  FPGA_inst[6]         ; clock      ; 6.285 ; 6.285 ; Rise       ; clock           ;
;  FPGA_inst[7]         ; clock      ; 6.011 ; 6.011 ; Rise       ; clock           ;
;  FPGA_inst[8]         ; clock      ; 6.080 ; 6.080 ; Rise       ; clock           ;
;  FPGA_inst[9]         ; clock      ; 5.951 ; 5.951 ; Rise       ; clock           ;
;  FPGA_inst[10]        ; clock      ; 6.070 ; 6.070 ; Rise       ; clock           ;
;  FPGA_inst[11]        ; clock      ; 6.071 ; 6.071 ; Rise       ; clock           ;
;  FPGA_inst[12]        ; clock      ; 6.245 ; 6.245 ; Rise       ; clock           ;
;  FPGA_inst[13]        ; clock      ; 5.902 ; 5.902 ; Rise       ; clock           ;
;  FPGA_inst[14]        ; clock      ; 6.029 ; 6.029 ; Rise       ; clock           ;
;  FPGA_inst[15]        ; clock      ; 5.875 ; 5.875 ; Rise       ; clock           ;
;  FPGA_inst[16]        ; clock      ; 5.909 ; 5.909 ; Rise       ; clock           ;
;  FPGA_inst[17]        ; clock      ; 5.908 ; 5.908 ; Rise       ; clock           ;
;  FPGA_inst[18]        ; clock      ; 5.851 ; 5.851 ; Rise       ; clock           ;
;  FPGA_inst[19]        ; clock      ; 6.293 ; 6.293 ; Rise       ; clock           ;
;  FPGA_inst[20]        ; clock      ; 5.854 ; 5.854 ; Rise       ; clock           ;
;  FPGA_inst[21]        ; clock      ; 5.870 ; 5.870 ; Rise       ; clock           ;
;  FPGA_inst[22]        ; clock      ; 5.865 ; 5.865 ; Rise       ; clock           ;
;  FPGA_inst[23]        ; clock      ; 5.867 ; 5.867 ; Rise       ; clock           ;
;  FPGA_inst[24]        ; clock      ; 5.723 ; 5.723 ; Rise       ; clock           ;
;  FPGA_inst[25]        ; clock      ; 5.832 ; 5.832 ; Rise       ; clock           ;
;  FPGA_inst[26]        ; clock      ; 5.995 ; 5.995 ; Rise       ; clock           ;
;  FPGA_inst[27]        ; clock      ; 5.979 ; 5.979 ; Rise       ; clock           ;
;  FPGA_inst[28]        ; clock      ; 5.947 ; 5.947 ; Rise       ; clock           ;
;  FPGA_inst[29]        ; clock      ; 5.946 ; 5.946 ; Rise       ; clock           ;
;  FPGA_inst[30]        ; clock      ; 6.046 ; 6.046 ; Rise       ; clock           ;
;  FPGA_inst[31]        ; clock      ; 5.968 ; 5.968 ; Rise       ; clock           ;
; FPGA_mem[*]           ; clock      ; 5.649 ; 5.649 ; Rise       ; clock           ;
;  FPGA_mem[0]          ; clock      ; 6.100 ; 6.100 ; Rise       ; clock           ;
;  FPGA_mem[1]          ; clock      ; 5.942 ; 5.942 ; Rise       ; clock           ;
;  FPGA_mem[2]          ; clock      ; 6.061 ; 6.061 ; Rise       ; clock           ;
;  FPGA_mem[3]          ; clock      ; 5.964 ; 5.964 ; Rise       ; clock           ;
;  FPGA_mem[4]          ; clock      ; 5.979 ; 5.979 ; Rise       ; clock           ;
;  FPGA_mem[5]          ; clock      ; 6.382 ; 6.382 ; Rise       ; clock           ;
;  FPGA_mem[6]          ; clock      ; 6.148 ; 6.148 ; Rise       ; clock           ;
;  FPGA_mem[7]          ; clock      ; 6.109 ; 6.109 ; Rise       ; clock           ;
;  FPGA_mem[8]          ; clock      ; 5.995 ; 5.995 ; Rise       ; clock           ;
;  FPGA_mem[9]          ; clock      ; 5.870 ; 5.870 ; Rise       ; clock           ;
;  FPGA_mem[10]         ; clock      ; 5.926 ; 5.926 ; Rise       ; clock           ;
;  FPGA_mem[11]         ; clock      ; 6.064 ; 6.064 ; Rise       ; clock           ;
;  FPGA_mem[12]         ; clock      ; 5.774 ; 5.774 ; Rise       ; clock           ;
;  FPGA_mem[13]         ; clock      ; 5.848 ; 5.848 ; Rise       ; clock           ;
;  FPGA_mem[14]         ; clock      ; 5.764 ; 5.764 ; Rise       ; clock           ;
;  FPGA_mem[15]         ; clock      ; 5.916 ; 5.916 ; Rise       ; clock           ;
;  FPGA_mem[16]         ; clock      ; 6.335 ; 6.335 ; Rise       ; clock           ;
;  FPGA_mem[17]         ; clock      ; 6.209 ; 6.209 ; Rise       ; clock           ;
;  FPGA_mem[18]         ; clock      ; 6.086 ; 6.086 ; Rise       ; clock           ;
;  FPGA_mem[19]         ; clock      ; 6.100 ; 6.100 ; Rise       ; clock           ;
;  FPGA_mem[20]         ; clock      ; 6.060 ; 6.060 ; Rise       ; clock           ;
;  FPGA_mem[21]         ; clock      ; 5.924 ; 5.924 ; Rise       ; clock           ;
;  FPGA_mem[22]         ; clock      ; 5.739 ; 5.739 ; Rise       ; clock           ;
;  FPGA_mem[23]         ; clock      ; 6.033 ; 6.033 ; Rise       ; clock           ;
;  FPGA_mem[24]         ; clock      ; 6.102 ; 6.102 ; Rise       ; clock           ;
;  FPGA_mem[25]         ; clock      ; 5.949 ; 5.949 ; Rise       ; clock           ;
;  FPGA_mem[26]         ; clock      ; 5.894 ; 5.894 ; Rise       ; clock           ;
;  FPGA_mem[27]         ; clock      ; 5.955 ; 5.955 ; Rise       ; clock           ;
;  FPGA_mem[28]         ; clock      ; 6.056 ; 6.056 ; Rise       ; clock           ;
;  FPGA_mem[29]         ; clock      ; 6.168 ; 6.168 ; Rise       ; clock           ;
;  FPGA_mem[30]         ; clock      ; 6.092 ; 6.092 ; Rise       ; clock           ;
;  FPGA_mem[31]         ; clock      ; 5.649 ; 5.649 ; Rise       ; clock           ;
; FPGA_pc[*]            ; clock      ; 3.667 ; 3.667 ; Rise       ; clock           ;
;  FPGA_pc[0]           ; clock      ; 4.270 ; 4.270 ; Rise       ; clock           ;
;  FPGA_pc[1]           ; clock      ; 3.667 ; 3.667 ; Rise       ; clock           ;
;  FPGA_pc[2]           ; clock      ; 3.951 ; 3.951 ; Rise       ; clock           ;
;  FPGA_pc[3]           ; clock      ; 4.021 ; 4.021 ; Rise       ; clock           ;
;  FPGA_pc[4]           ; clock      ; 3.966 ; 3.966 ; Rise       ; clock           ;
;  FPGA_pc[5]           ; clock      ; 4.008 ; 4.008 ; Rise       ; clock           ;
;  FPGA_pc[6]           ; clock      ; 3.845 ; 3.845 ; Rise       ; clock           ;
;  FPGA_pc[7]           ; clock      ; 3.880 ; 3.880 ; Rise       ; clock           ;
;  FPGA_pc[8]           ; clock      ; 3.848 ; 3.848 ; Rise       ; clock           ;
;  FPGA_pc[9]           ; clock      ; 4.274 ; 4.274 ; Rise       ; clock           ;
;  FPGA_pc[10]          ; clock      ; 4.211 ; 4.211 ; Rise       ; clock           ;
;  FPGA_pc[11]          ; clock      ; 4.134 ; 4.134 ; Rise       ; clock           ;
;  FPGA_pc[12]          ; clock      ; 4.366 ; 4.366 ; Rise       ; clock           ;
;  FPGA_pc[13]          ; clock      ; 3.952 ; 3.952 ; Rise       ; clock           ;
;  FPGA_pc[14]          ; clock      ; 3.835 ; 3.835 ; Rise       ; clock           ;
;  FPGA_pc[15]          ; clock      ; 4.019 ; 4.019 ; Rise       ; clock           ;
;  FPGA_pc[16]          ; clock      ; 3.914 ; 3.914 ; Rise       ; clock           ;
;  FPGA_pc[17]          ; clock      ; 4.149 ; 4.149 ; Rise       ; clock           ;
;  FPGA_pc[18]          ; clock      ; 4.060 ; 4.060 ; Rise       ; clock           ;
;  FPGA_pc[19]          ; clock      ; 4.045 ; 4.045 ; Rise       ; clock           ;
;  FPGA_pc[20]          ; clock      ; 3.761 ; 3.761 ; Rise       ; clock           ;
;  FPGA_pc[21]          ; clock      ; 4.013 ; 4.013 ; Rise       ; clock           ;
;  FPGA_pc[22]          ; clock      ; 4.218 ; 4.218 ; Rise       ; clock           ;
;  FPGA_pc[23]          ; clock      ; 4.048 ; 4.048 ; Rise       ; clock           ;
;  FPGA_pc[24]          ; clock      ; 4.197 ; 4.197 ; Rise       ; clock           ;
;  FPGA_pc[25]          ; clock      ; 4.205 ; 4.205 ; Rise       ; clock           ;
;  FPGA_pc[26]          ; clock      ; 4.189 ; 4.189 ; Rise       ; clock           ;
;  FPGA_pc[27]          ; clock      ; 4.174 ; 4.174 ; Rise       ; clock           ;
;  FPGA_pc[28]          ; clock      ; 4.341 ; 4.341 ; Rise       ; clock           ;
;  FPGA_pc[29]          ; clock      ; 4.189 ; 4.189 ; Rise       ; clock           ;
;  FPGA_pc[30]          ; clock      ; 4.212 ; 4.212 ; Rise       ; clock           ;
;  FPGA_pc[31]          ; clock      ; 4.080 ; 4.080 ; Rise       ; clock           ;
; FPGA_selectmux[*]     ; clock      ; 4.229 ; 4.229 ; Rise       ; clock           ;
;  FPGA_selectmux[0]    ; clock      ; 4.493 ; 4.493 ; Rise       ; clock           ;
;  FPGA_selectmux[1]    ; clock      ; 4.229 ; 4.229 ; Rise       ; clock           ;
; FPGA_ula[*]           ; clock      ; 4.062 ; 4.062 ; Rise       ; clock           ;
;  FPGA_ula[0]          ; clock      ; 4.576 ; 4.576 ; Rise       ; clock           ;
;  FPGA_ula[1]          ; clock      ; 4.632 ; 4.632 ; Rise       ; clock           ;
;  FPGA_ula[2]          ; clock      ; 4.884 ; 4.884 ; Rise       ; clock           ;
;  FPGA_ula[3]          ; clock      ; 4.720 ; 4.720 ; Rise       ; clock           ;
;  FPGA_ula[4]          ; clock      ; 4.062 ; 4.062 ; Rise       ; clock           ;
;  FPGA_ula[5]          ; clock      ; 4.218 ; 4.218 ; Rise       ; clock           ;
;  FPGA_ula[6]          ; clock      ; 4.820 ; 4.820 ; Rise       ; clock           ;
;  FPGA_ula[7]          ; clock      ; 4.567 ; 4.567 ; Rise       ; clock           ;
;  FPGA_ula[8]          ; clock      ; 4.966 ; 4.966 ; Rise       ; clock           ;
;  FPGA_ula[9]          ; clock      ; 4.410 ; 4.410 ; Rise       ; clock           ;
;  FPGA_ula[10]         ; clock      ; 4.858 ; 4.858 ; Rise       ; clock           ;
;  FPGA_ula[11]         ; clock      ; 4.749 ; 4.749 ; Rise       ; clock           ;
;  FPGA_ula[12]         ; clock      ; 4.987 ; 4.987 ; Rise       ; clock           ;
;  FPGA_ula[13]         ; clock      ; 4.697 ; 4.697 ; Rise       ; clock           ;
;  FPGA_ula[14]         ; clock      ; 4.337 ; 4.337 ; Rise       ; clock           ;
;  FPGA_ula[15]         ; clock      ; 4.082 ; 4.082 ; Rise       ; clock           ;
;  FPGA_ula[16]         ; clock      ; 4.197 ; 4.197 ; Rise       ; clock           ;
;  FPGA_ula[17]         ; clock      ; 4.826 ; 4.826 ; Rise       ; clock           ;
;  FPGA_ula[18]         ; clock      ; 4.623 ; 4.623 ; Rise       ; clock           ;
;  FPGA_ula[19]         ; clock      ; 4.704 ; 4.704 ; Rise       ; clock           ;
;  FPGA_ula[20]         ; clock      ; 4.567 ; 4.567 ; Rise       ; clock           ;
;  FPGA_ula[21]         ; clock      ; 4.390 ; 4.390 ; Rise       ; clock           ;
;  FPGA_ula[22]         ; clock      ; 4.438 ; 4.438 ; Rise       ; clock           ;
;  FPGA_ula[23]         ; clock      ; 4.610 ; 4.610 ; Rise       ; clock           ;
;  FPGA_ula[24]         ; clock      ; 4.841 ; 4.841 ; Rise       ; clock           ;
;  FPGA_ula[25]         ; clock      ; 4.722 ; 4.722 ; Rise       ; clock           ;
;  FPGA_ula[26]         ; clock      ; 4.387 ; 4.387 ; Rise       ; clock           ;
;  FPGA_ula[27]         ; clock      ; 4.740 ; 4.740 ; Rise       ; clock           ;
;  FPGA_ula[28]         ; clock      ; 4.221 ; 4.221 ; Rise       ; clock           ;
;  FPGA_ula[29]         ; clock      ; 4.441 ; 4.441 ; Rise       ; clock           ;
;  FPGA_ula[30]         ; clock      ; 4.712 ; 4.712 ; Rise       ; clock           ;
;  FPGA_ula[31]         ; clock      ; 4.719 ; 4.719 ; Rise       ; clock           ;
; Saida_FPGA_7seg_0[*]  ; clock      ; 5.783 ; 5.783 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[0] ; clock      ; 6.576 ; 6.576 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[1] ; clock      ; 5.808 ; 5.808 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[2] ; clock      ; 5.949 ; 5.949 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[3] ; clock      ; 6.146 ; 6.146 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[4] ; clock      ; 6.436 ; 6.436 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[5] ; clock      ; 6.211 ; 6.211 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[6] ; clock      ; 5.783 ; 5.783 ; Rise       ; clock           ;
; Saida_FPGA_7seg_1[*]  ; clock      ; 5.277 ; 5.277 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[0] ; clock      ; 5.787 ; 5.787 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[1] ; clock      ; 5.810 ; 5.810 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[2] ; clock      ; 5.502 ; 5.502 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[3] ; clock      ; 5.277 ; 5.277 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[4] ; clock      ; 5.545 ; 5.545 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[5] ; clock      ; 5.498 ; 5.498 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[6] ; clock      ; 5.531 ; 5.531 ; Rise       ; clock           ;
; Saida_FPGA_7seg_2[*]  ; clock      ; 5.464 ; 5.464 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[0] ; clock      ; 5.615 ; 5.615 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[1] ; clock      ; 5.504 ; 5.504 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[2] ; clock      ; 5.626 ; 5.626 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[3] ; clock      ; 5.638 ; 5.638 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[4] ; clock      ; 5.481 ; 5.481 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[5] ; clock      ; 5.479 ; 5.479 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[6] ; clock      ; 5.464 ; 5.464 ; Rise       ; clock           ;
; Saida_FPGA_7seg_3[*]  ; clock      ; 5.250 ; 5.250 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[0] ; clock      ; 5.513 ; 5.513 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[1] ; clock      ; 5.516 ; 5.516 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[2] ; clock      ; 5.516 ; 5.516 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[3] ; clock      ; 5.573 ; 5.573 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[4] ; clock      ; 5.480 ; 5.480 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[5] ; clock      ; 5.250 ; 5.250 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[6] ; clock      ; 5.323 ; 5.323 ; Rise       ; clock           ;
; Saida_FPGA_7seg_4[*]  ; clock      ; 5.581 ; 5.581 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[0] ; clock      ; 6.232 ; 6.232 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[1] ; clock      ; 6.292 ; 6.292 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[2] ; clock      ; 5.674 ; 5.674 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[3] ; clock      ; 5.657 ; 5.657 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[4] ; clock      ; 5.581 ; 5.581 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[5] ; clock      ; 5.791 ; 5.791 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[6] ; clock      ; 6.132 ; 6.132 ; Rise       ; clock           ;
; Saida_FPGA_7seg_5[*]  ; clock      ; 5.592 ; 5.592 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[0] ; clock      ; 6.557 ; 6.557 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[1] ; clock      ; 6.020 ; 6.020 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[2] ; clock      ; 5.933 ; 5.933 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[3] ; clock      ; 5.792 ; 5.792 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[4] ; clock      ; 5.874 ; 5.874 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[5] ; clock      ; 5.592 ; 5.592 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[6] ; clock      ; 5.679 ; 5.679 ; Rise       ; clock           ;
; Saida_FPGA_7seg_6[*]  ; clock      ; 5.354 ; 5.354 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[0] ; clock      ; 5.769 ; 5.769 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[1] ; clock      ; 6.043 ; 6.043 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[2] ; clock      ; 5.863 ; 5.863 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[3] ; clock      ; 5.529 ; 5.529 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[4] ; clock      ; 5.461 ; 5.461 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[5] ; clock      ; 5.360 ; 5.360 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[6] ; clock      ; 5.354 ; 5.354 ; Rise       ; clock           ;
; Saida_FPGA_7seg_7[*]  ; clock      ; 5.141 ; 5.141 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[0] ; clock      ; 5.145 ; 5.145 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[1] ; clock      ; 5.700 ; 5.700 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[2] ; clock      ; 5.141 ; 5.141 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[3] ; clock      ; 5.590 ; 5.590 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[4] ; clock      ; 5.515 ; 5.515 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[5] ; clock      ; 5.272 ; 5.272 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[6] ; clock      ; 5.310 ; 5.310 ; Rise       ; clock           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Progagation Delay                                                            ;
+-------------------+----------------------+--------+--------+--------+--------+
; Input Port        ; Output Port          ; RR     ; RF     ; FR     ; FF     ;
+-------------------+----------------------+--------+--------+--------+--------+
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[0] ; 11.091 ; 11.091 ; 11.091 ; 11.091 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[1] ; 9.624  ; 9.624  ; 9.624  ; 9.624  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[2] ; 9.954  ; 9.954  ; 9.954  ; 9.954  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[3] ; 10.344 ; 10.344 ; 10.344 ; 10.344 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[4] ; 10.912 ; 10.912 ; 10.912 ; 10.912 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[5] ; 10.604 ; 10.604 ; 10.604 ; 10.604 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[6] ; 9.478  ; 9.478  ; 9.478  ; 9.478  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[0] ; 10.219 ; 10.219 ; 10.219 ; 10.219 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[1] ; 10.276 ; 10.276 ; 10.276 ; 10.276 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[2] ; 9.705  ; 9.705  ; 9.705  ; 9.705  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[3] ; 9.146  ; 9.146  ; 9.146  ; 9.146  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[4] ; 9.772  ; 9.772  ; 9.772  ; 9.772  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[5] ; 9.699  ; 9.699  ; 9.699  ; 9.699  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[6] ; 9.754  ; 9.754  ; 9.754  ; 9.754  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[0] ; 9.129  ; 9.129  ; 9.129  ; 9.129  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[1] ; 8.856  ; 8.856  ; 8.856  ; 8.856  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[2] ; 9.130  ; 9.130  ; 9.130  ; 9.130  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[3] ; 9.172  ; 9.172  ; 9.172  ; 9.172  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[4] ; 8.850  ; 8.850  ; 8.850  ; 8.850  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[5] ; 8.810  ; 8.810  ; 8.810  ; 8.810  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[6] ; 8.822  ; 8.822  ; 8.822  ; 8.822  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[0] ; 8.672  ; 8.672  ; 8.672  ; 8.672  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[1] ; 8.651  ; 8.651  ; 8.651  ; 8.651  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[2] ; 8.652  ; 8.652  ; 8.652  ; 8.652  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[3] ; 8.797  ; 8.797  ; 8.797  ; 8.797  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[4] ; 8.580  ; 8.580  ; 8.580  ; 8.580  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[5] ; 8.042  ; 8.042  ; 8.042  ; 8.042  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[6] ; 8.232  ; 8.232  ; 8.232  ; 8.232  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[0] ; 10.734 ; 10.734 ; 10.734 ; 10.734 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[1] ; 10.544 ; 10.544 ; 10.544 ; 10.544 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[2] ; 9.354  ; 9.354  ; 9.354  ; 9.354  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[3] ; 9.239  ; 9.239  ; 9.239  ; 9.239  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[4] ; 9.099  ; 9.099  ; 9.099  ; 9.099  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[5] ; 9.577  ; 9.577  ; 9.577  ; 9.577  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[6] ; 10.128 ; 10.128 ; 10.128 ; 10.128 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[0] ; 11.427 ; 11.427 ; 11.427 ; 11.427 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[1] ; 10.550 ; 10.550 ; 10.550 ; 10.550 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[2] ; 10.311 ; 10.311 ; 10.311 ; 10.311 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[3] ; 9.915  ; 9.915  ; 9.915  ; 9.915  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[4] ; 10.091 ; 10.091 ; 10.091 ; 10.091 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[5] ; 9.525  ; 9.525  ; 9.525  ; 9.525  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[6] ; 9.721  ; 9.721  ; 9.721  ; 9.721  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[0] ; 10.119 ; 10.119 ; 10.119 ; 10.119 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[1] ; 10.644 ; 10.644 ; 10.644 ; 10.644 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[2] ; 10.160 ; 10.160 ; 10.160 ; 10.160 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[3] ; 9.598  ; 9.598  ; 9.598  ; 9.598  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[4] ; 9.408  ; 9.408  ; 9.408  ; 9.408  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[5] ; 9.188  ; 9.188  ; 9.188  ; 9.188  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[6] ; 9.196  ; 9.196  ; 9.196  ; 9.196  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[0] ; 8.742  ; 8.742  ; 8.742  ; 8.742  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[1] ; 10.091 ; 10.091 ; 10.091 ; 10.091 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[2] ; 8.743  ; 8.743  ; 8.743  ; 8.743  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[3] ; 9.854  ; 9.854  ; 9.854  ; 9.854  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[4] ; 9.662  ; 9.662  ; 9.662  ; 9.662  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[5] ; 9.018  ; 9.018  ; 9.018  ; 9.018  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[6] ; 9.133  ; 9.133  ; 9.133  ; 9.133  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[0] ; 10.979 ; 10.979 ; 10.979 ; 10.979 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[1] ; 9.512  ; 9.512  ; 9.512  ; 9.512  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[2] ; 9.842  ; 9.842  ; 9.842  ; 9.842  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[3] ; 10.232 ; 10.232 ; 10.232 ; 10.232 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[4] ; 10.800 ; 10.800 ; 10.800 ; 10.800 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[5] ; 10.492 ; 10.492 ; 10.492 ; 10.492 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[6] ; 9.366  ; 9.366  ; 9.366  ; 9.366  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[0] ; 9.822  ; 9.822  ; 9.822  ; 9.822  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[1] ; 9.879  ; 9.879  ; 9.879  ; 9.879  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[2] ; 9.308  ; 9.308  ; 9.308  ; 9.308  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[3] ; 8.749  ; 8.749  ; 8.749  ; 8.749  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[4] ; 9.375  ; 9.375  ; 9.375  ; 9.375  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[5] ; 9.302  ; 9.302  ; 9.302  ; 9.302  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[6] ; 9.357  ; 9.357  ; 9.357  ; 9.357  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[0] ; 8.888  ; 8.888  ; 8.888  ; 8.888  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[1] ; 8.615  ; 8.615  ; 8.615  ; 8.615  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[2] ; 8.889  ; 8.889  ; 8.889  ; 8.889  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[3] ; 8.931  ; 8.931  ; 8.931  ; 8.931  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[4] ; 8.609  ; 8.609  ; 8.609  ; 8.609  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[5] ; 8.569  ; 8.569  ; 8.569  ; 8.569  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[6] ; 8.581  ; 8.581  ; 8.581  ; 8.581  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[0] ; 8.752  ; 8.752  ; 8.752  ; 8.752  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[1] ; 8.758  ; 8.758  ; 8.758  ; 8.758  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[2] ; 8.759  ; 8.759  ; 8.759  ; 8.759  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[3] ; 8.902  ; 8.902  ; 8.902  ; 8.902  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[4] ; 8.653  ; 8.653  ; 8.653  ; 8.653  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[5] ; 8.110  ; 8.110  ; 8.110  ; 8.110  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[6] ; 8.340  ; 8.340  ; 8.340  ; 8.340  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[0] ; 10.615 ; 10.615 ; 10.615 ; 10.615 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[1] ; 10.425 ; 10.425 ; 10.425 ; 10.425 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[2] ; 9.235  ; 9.235  ; 9.235  ; 9.235  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[3] ; 9.120  ; 9.120  ; 9.120  ; 9.120  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[4] ; 8.980  ; 8.980  ; 8.980  ; 8.980  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[5] ; 9.458  ; 9.458  ; 9.458  ; 9.458  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[6] ; 10.009 ; 10.009 ; 10.009 ; 10.009 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[0] ; 12.090 ; 12.090 ; 12.090 ; 12.090 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[1] ; 11.230 ; 11.230 ; 11.230 ; 11.230 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[2] ; 11.018 ; 11.018 ; 11.018 ; 11.018 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[3] ; 10.599 ; 10.599 ; 10.599 ; 10.599 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[4] ; 10.774 ; 10.774 ; 10.774 ; 10.774 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[5] ; 10.199 ; 10.199 ; 10.199 ; 10.199 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[6] ; 10.406 ; 10.406 ; 10.406 ; 10.406 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[0] ; 10.457 ; 10.457 ; 10.457 ; 10.457 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[1] ; 10.983 ; 10.983 ; 10.983 ; 10.983 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[2] ; 10.518 ; 10.518 ; 10.518 ; 10.518 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[3] ; 9.932  ; 9.932  ; 9.932  ; 9.932  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[4] ; 9.741  ; 9.741  ; 9.741  ; 9.741  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[5] ; 9.522  ; 9.522  ; 9.522  ; 9.522  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[6] ; 9.530  ; 9.530  ; 9.530  ; 9.530  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[0] ; 8.846  ; 8.846  ; 8.846  ; 8.846  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[1] ; 10.195 ; 10.195 ; 10.195 ; 10.195 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[2] ; 8.847  ; 8.847  ; 8.847  ; 8.847  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[3] ; 9.958  ; 9.958  ; 9.958  ; 9.958  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[4] ; 9.766  ; 9.766  ; 9.766  ; 9.766  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[5] ; 9.122  ; 9.122  ; 9.122  ; 9.122  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[6] ; 9.237  ; 9.237  ; 9.237  ; 9.237  ;
+-------------------+----------------------+--------+--------+--------+--------+


+--------------------------------------------------------------------------+
; Minimum Progagation Delay                                                ;
+-------------------+----------------------+-------+-------+-------+-------+
; Input Port        ; Output Port          ; RR    ; RF    ; FR    ; FF    ;
+-------------------+----------------------+-------+-------+-------+-------+
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[0] ; 5.165 ; 5.165 ; 5.165 ; 5.165 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[1] ; 4.403 ; 4.403 ; 4.403 ; 4.403 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[2] ; 4.544 ; 4.544 ; 4.544 ; 4.544 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[3] ; 4.740 ; 4.740 ; 4.740 ; 4.740 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[4] ; 5.028 ; 5.028 ; 5.028 ; 5.028 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[5] ; 4.806 ; 4.806 ; 4.806 ; 4.806 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[6] ; 4.378 ; 4.378 ; 4.378 ; 4.378 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[0] ; 4.266 ; 4.266 ; 4.266 ; 4.266 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[1] ; 4.289 ; 4.289 ; 4.289 ; 4.289 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[2] ; 3.981 ; 3.981 ; 3.981 ; 3.981 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[3] ; 3.756 ; 3.756 ; 3.756 ; 3.756 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[4] ; 4.024 ; 4.024 ; 4.024 ; 4.024 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[5] ; 3.977 ; 3.977 ; 3.977 ; 3.977 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[6] ; 4.010 ; 4.010 ; 4.010 ; 4.010 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[0] ; 3.609 ; 3.609 ; 3.609 ; 3.609 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[1] ; 3.492 ; 3.492 ; 3.492 ; 3.492 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[2] ; 3.615 ; 3.615 ; 3.615 ; 3.615 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[3] ; 3.629 ; 3.629 ; 3.629 ; 3.629 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[4] ; 3.472 ; 3.472 ; 3.472 ; 3.472 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[5] ; 3.473 ; 3.473 ; 3.473 ; 3.473 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[6] ; 3.458 ; 3.458 ; 3.458 ; 3.458 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[0] ; 3.767 ; 3.767 ; 3.767 ; 3.767 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[1] ; 3.766 ; 3.766 ; 3.766 ; 3.766 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[2] ; 3.770 ; 3.770 ; 3.770 ; 3.770 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[3] ; 3.827 ; 3.827 ; 3.827 ; 3.827 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[4] ; 3.734 ; 3.734 ; 3.734 ; 3.734 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[5] ; 3.504 ; 3.504 ; 3.504 ; 3.504 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[6] ; 3.579 ; 3.579 ; 3.579 ; 3.579 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[0] ; 4.808 ; 4.808 ; 4.808 ; 4.808 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[1] ; 4.868 ; 4.868 ; 4.868 ; 4.868 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[2] ; 4.250 ; 4.250 ; 4.250 ; 4.250 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[3] ; 4.242 ; 4.242 ; 4.242 ; 4.242 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[4] ; 4.166 ; 4.166 ; 4.166 ; 4.166 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[5] ; 4.376 ; 4.376 ; 4.376 ; 4.376 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[6] ; 4.708 ; 4.708 ; 4.708 ; 4.708 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[0] ; 5.414 ; 5.414 ; 5.414 ; 5.414 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[1] ; 4.874 ; 4.874 ; 4.874 ; 4.874 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[2] ; 4.788 ; 4.788 ; 4.788 ; 4.788 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[3] ; 4.639 ; 4.639 ; 4.639 ; 4.639 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[4] ; 4.731 ; 4.731 ; 4.731 ; 4.731 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[5] ; 4.453 ; 4.453 ; 4.453 ; 4.453 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[6] ; 4.534 ; 4.534 ; 4.534 ; 4.534 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[0] ; 4.612 ; 4.612 ; 4.612 ; 4.612 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[1] ; 4.887 ; 4.887 ; 4.887 ; 4.887 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[2] ; 4.708 ; 4.708 ; 4.708 ; 4.708 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[3] ; 4.370 ; 4.370 ; 4.370 ; 4.370 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[4] ; 4.298 ; 4.298 ; 4.298 ; 4.298 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[5] ; 4.203 ; 4.203 ; 4.203 ; 4.203 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[6] ; 4.201 ; 4.201 ; 4.201 ; 4.201 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[0] ; 4.069 ; 4.069 ; 4.069 ; 4.069 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[1] ; 4.617 ; 4.617 ; 4.617 ; 4.617 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[2] ; 4.048 ; 4.048 ; 4.048 ; 4.048 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[3] ; 4.503 ; 4.503 ; 4.503 ; 4.503 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[4] ; 4.432 ; 4.432 ; 4.432 ; 4.432 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[5] ; 4.178 ; 4.178 ; 4.178 ; 4.178 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[6] ; 4.216 ; 4.216 ; 4.216 ; 4.216 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[0] ; 5.208 ; 5.208 ; 5.208 ; 5.208 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[1] ; 4.442 ; 4.442 ; 4.442 ; 4.442 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[2] ; 4.583 ; 4.583 ; 4.583 ; 4.583 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[3] ; 4.783 ; 4.783 ; 4.783 ; 4.783 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[4] ; 5.071 ; 5.071 ; 5.071 ; 5.071 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[5] ; 4.845 ; 4.845 ; 4.845 ; 4.845 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[6] ; 4.417 ; 4.417 ; 4.417 ; 4.417 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[0] ; 4.505 ; 4.505 ; 4.505 ; 4.505 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[1] ; 4.530 ; 4.530 ; 4.530 ; 4.530 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[2] ; 4.213 ; 4.213 ; 4.213 ; 4.213 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[3] ; 3.988 ; 3.988 ; 3.988 ; 3.988 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[4] ; 4.256 ; 4.256 ; 4.256 ; 4.256 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[5] ; 4.215 ; 4.215 ; 4.215 ; 4.215 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[6] ; 4.255 ; 4.255 ; 4.255 ; 4.255 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[0] ; 3.579 ; 3.579 ; 3.579 ; 3.579 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[1] ; 3.472 ; 3.472 ; 3.472 ; 3.472 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[2] ; 3.588 ; 3.588 ; 3.588 ; 3.588 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[3] ; 3.609 ; 3.609 ; 3.609 ; 3.609 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[4] ; 3.452 ; 3.452 ; 3.452 ; 3.452 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[5] ; 3.443 ; 3.443 ; 3.443 ; 3.443 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[6] ; 3.431 ; 3.431 ; 3.431 ; 3.431 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[0] ; 3.945 ; 3.945 ; 3.945 ; 3.945 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[1] ; 3.944 ; 3.944 ; 3.944 ; 3.944 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[2] ; 3.954 ; 3.954 ; 3.954 ; 3.954 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[3] ; 4.005 ; 4.005 ; 4.005 ; 4.005 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[4] ; 3.912 ; 3.912 ; 3.912 ; 3.912 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[5] ; 3.682 ; 3.682 ; 3.682 ; 3.682 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[6] ; 3.760 ; 3.760 ; 3.760 ; 3.760 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[0] ; 4.818 ; 4.818 ; 4.818 ; 4.818 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[1] ; 4.878 ; 4.878 ; 4.878 ; 4.878 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[2] ; 4.264 ; 4.264 ; 4.264 ; 4.264 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[3] ; 4.243 ; 4.243 ; 4.243 ; 4.243 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[4] ; 4.167 ; 4.167 ; 4.167 ; 4.167 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[5] ; 4.377 ; 4.377 ; 4.377 ; 4.377 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[6] ; 4.718 ; 4.718 ; 4.718 ; 4.718 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[0] ; 5.604 ; 5.604 ; 5.604 ; 5.604 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[1] ; 5.065 ; 5.065 ; 5.065 ; 5.065 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[2] ; 4.979 ; 4.979 ; 4.979 ; 4.979 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[3] ; 4.832 ; 4.832 ; 4.832 ; 4.832 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[4] ; 4.919 ; 4.919 ; 4.919 ; 4.919 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[5] ; 4.636 ; 4.636 ; 4.636 ; 4.636 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[6] ; 4.726 ; 4.726 ; 4.726 ; 4.726 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[0] ; 4.495 ; 4.495 ; 4.495 ; 4.495 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[1] ; 4.771 ; 4.771 ; 4.771 ; 4.771 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[2] ; 4.588 ; 4.588 ; 4.588 ; 4.588 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[3] ; 4.256 ; 4.256 ; 4.256 ; 4.256 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[4] ; 4.184 ; 4.184 ; 4.184 ; 4.184 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[5] ; 4.083 ; 4.083 ; 4.083 ; 4.083 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[6] ; 4.085 ; 4.085 ; 4.085 ; 4.085 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[0] ; 4.036 ; 4.036 ; 4.036 ; 4.036 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[1] ; 4.591 ; 4.591 ; 4.591 ; 4.591 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[2] ; 4.032 ; 4.032 ; 4.032 ; 4.032 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[3] ; 4.481 ; 4.481 ; 4.481 ; 4.481 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[4] ; 4.406 ; 4.406 ; 4.406 ; 4.406 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[5] ; 4.163 ; 4.163 ; 4.163 ; 4.163 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[6] ; 4.201 ; 4.201 ; 4.201 ; 4.201 ;
+-------------------+----------------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 89539    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 89539    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 112   ; 112  ;
; Unconstrained Output Ports      ; 186   ; 186  ;
; Unconstrained Output Port Paths ; 7172  ; 7172 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Wed Dec 13 02:22:09 2017
Info: Command: quartus_sta pipeline -c Pipeline
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Pipeline.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.182
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.182     -1938.682 clock 
Info (332146): Worst-case hold slack is 0.274
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.274         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1584.782 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.798
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.798      -809.563 clock 
Info (332146): Worst-case hold slack is 0.146
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.146         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1584.782 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 458 megabytes
    Info: Processing ended: Wed Dec 13 02:22:12 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


