Fitter report for Control
Wed Mar 29 18:27:19 2023
Quartus Prime Version 21.1.1 Build 850 06/23/2022 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Wed Mar 29 18:27:19 2023       ;
; Quartus Prime Version           ; 21.1.1 Build 850 06/23/2022 SJ Lite Edition ;
; Revision Name                   ; Control                                     ;
; Top-level Entity Name           ; Control_Module                              ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 1,647 / 32,070 ( 5 % )                      ;
; Total registers                 ; 3844                                        ;
; Total pins                      ; 5 / 457 ( 1 % )                             ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 12,880 / 4,065,280 ( < 1 % )                ;
; Total RAM Blocks                ; 15 / 397 ( 4 % )                            ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 6 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.15        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.9%      ;
;     Processor 3            ;   1.6%      ;
;     Processor 4            ;   1.6%      ;
;     Processor 5            ;   1.5%      ;
;     Processor 6            ;   1.4%      ;
;     Processor 7            ;   1.3%      ;
;     Processor 8            ;   1.3%      ;
;     Processor 9            ;   1.2%      ;
;     Processor 10           ;   1.1%      ;
;     Processor 11           ;   1.1%      ;
;     Processor 12           ;   1.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                       ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                        ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0                                                           ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                         ;                  ;                       ;
; FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|r_left[0]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_8|altsyncram:imem_rtl_0|altsyncram_msp1:auto_generated|ram_block1a0      ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|r_left[1]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_8|altsyncram:imem_rtl_0|altsyncram_msp1:auto_generated|ram_block1a1      ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|r_left[2]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_8|altsyncram:imem_rtl_0|altsyncram_msp1:auto_generated|ram_block1a2      ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|r_left[3]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_8|altsyncram:imem_rtl_0|altsyncram_msp1:auto_generated|ram_block1a3      ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|r_left[4]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_8|altsyncram:imem_rtl_0|altsyncram_msp1:auto_generated|ram_block1a4      ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|r_left[5]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_8|altsyncram:imem_rtl_0|altsyncram_msp1:auto_generated|ram_block1a5      ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|r_left[6]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_8|altsyncram:imem_rtl_0|altsyncram_msp1:auto_generated|ram_block1a6      ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|r_left[7]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_8|altsyncram:imem_rtl_0|altsyncram_msp1:auto_generated|ram_block1a7      ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|r_left[8]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_8|altsyncram:imem_rtl_0|altsyncram_msp1:auto_generated|ram_block1a8      ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|r_left[9]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_8|altsyncram:imem_rtl_0|altsyncram_msp1:auto_generated|ram_block1a9      ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|r_left[10]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_8|altsyncram:imem_rtl_0|altsyncram_msp1:auto_generated|ram_block1a10     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|r_left[11]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_8|altsyncram:imem_rtl_0|altsyncram_msp1:auto_generated|ram_block1a11     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|r_left[12]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_8|altsyncram:imem_rtl_0|altsyncram_msp1:auto_generated|ram_block1a12     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|r_left[13]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_8|altsyncram:imem_rtl_0|altsyncram_msp1:auto_generated|ram_block1a13     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|r_left[14]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_8|altsyncram:imem_rtl_0|altsyncram_msp1:auto_generated|ram_block1a14     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|r_left[15]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_8|altsyncram:imem_rtl_0|altsyncram_msp1:auto_generated|ram_block1a15     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|r_left[0]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_16|altsyncram:imem_rtl_0|altsyncram_0tp1:auto_generated|ram_block1a0     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|r_left[1]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_16|altsyncram:imem_rtl_0|altsyncram_0tp1:auto_generated|ram_block1a1     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|r_left[2]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_16|altsyncram:imem_rtl_0|altsyncram_0tp1:auto_generated|ram_block1a2     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|r_left[3]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_16|altsyncram:imem_rtl_0|altsyncram_0tp1:auto_generated|ram_block1a3     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|r_left[4]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_16|altsyncram:imem_rtl_0|altsyncram_0tp1:auto_generated|ram_block1a4     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|r_left[5]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_16|altsyncram:imem_rtl_0|altsyncram_0tp1:auto_generated|ram_block1a5     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|r_left[6]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_16|altsyncram:imem_rtl_0|altsyncram_0tp1:auto_generated|ram_block1a6     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|r_left[7]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_16|altsyncram:imem_rtl_0|altsyncram_0tp1:auto_generated|ram_block1a7     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|r_left[8]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_16|altsyncram:imem_rtl_0|altsyncram_0tp1:auto_generated|ram_block1a8     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|r_left[9]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_16|altsyncram:imem_rtl_0|altsyncram_0tp1:auto_generated|ram_block1a9     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|r_left[10]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_16|altsyncram:imem_rtl_0|altsyncram_0tp1:auto_generated|ram_block1a10    ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|r_left[11]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_16|altsyncram:imem_rtl_0|altsyncram_0tp1:auto_generated|ram_block1a11    ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|r_left[12]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_16|altsyncram:imem_rtl_0|altsyncram_0tp1:auto_generated|ram_block1a12    ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|r_left[13]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_16|altsyncram:imem_rtl_0|altsyncram_0tp1:auto_generated|ram_block1a13    ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|r_left[14]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_16|altsyncram:imem_rtl_0|altsyncram_0tp1:auto_generated|ram_block1a14    ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|r_left[15]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_16|altsyncram:imem_rtl_0|altsyncram_0tp1:auto_generated|ram_block1a15    ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|r_left[0]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_32|altsyncram:imem_rtl_0|altsyncram_00q1:auto_generated|ram_block1a0     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|r_left[1]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_32|altsyncram:imem_rtl_0|altsyncram_00q1:auto_generated|ram_block1a1     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|r_left[2]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_32|altsyncram:imem_rtl_0|altsyncram_00q1:auto_generated|ram_block1a2     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|r_left[3]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_32|altsyncram:imem_rtl_0|altsyncram_00q1:auto_generated|ram_block1a3     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|r_left[4]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_32|altsyncram:imem_rtl_0|altsyncram_00q1:auto_generated|ram_block1a4     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|r_left[5]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_32|altsyncram:imem_rtl_0|altsyncram_00q1:auto_generated|ram_block1a5     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|r_left[6]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_32|altsyncram:imem_rtl_0|altsyncram_00q1:auto_generated|ram_block1a6     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|r_left[7]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_32|altsyncram:imem_rtl_0|altsyncram_00q1:auto_generated|ram_block1a7     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|r_left[8]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_32|altsyncram:imem_rtl_0|altsyncram_00q1:auto_generated|ram_block1a8     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|r_left[9]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_32|altsyncram:imem_rtl_0|altsyncram_00q1:auto_generated|ram_block1a9     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|r_left[10]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_32|altsyncram:imem_rtl_0|altsyncram_00q1:auto_generated|ram_block1a10    ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|r_left[11]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_32|altsyncram:imem_rtl_0|altsyncram_00q1:auto_generated|ram_block1a11    ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|r_left[12]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_32|altsyncram:imem_rtl_0|altsyncram_00q1:auto_generated|ram_block1a12    ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|r_left[13]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_32|altsyncram:imem_rtl_0|altsyncram_00q1:auto_generated|ram_block1a13    ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|r_left[14]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_32|altsyncram:imem_rtl_0|altsyncram_00q1:auto_generated|ram_block1a14    ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|r_left[15]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_32|altsyncram:imem_rtl_0|altsyncram_00q1:auto_generated|ram_block1a15    ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|r_left[0]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_64|altsyncram:imem_rtl_0|altsyncram_uvp1:auto_generated|ram_block1a0     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|r_left[1]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_64|altsyncram:imem_rtl_0|altsyncram_uvp1:auto_generated|ram_block1a1     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|r_left[2]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_64|altsyncram:imem_rtl_0|altsyncram_uvp1:auto_generated|ram_block1a2     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|r_left[3]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_64|altsyncram:imem_rtl_0|altsyncram_uvp1:auto_generated|ram_block1a3     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|r_left[4]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_64|altsyncram:imem_rtl_0|altsyncram_uvp1:auto_generated|ram_block1a4     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|r_left[5]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_64|altsyncram:imem_rtl_0|altsyncram_uvp1:auto_generated|ram_block1a5     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|r_left[6]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_64|altsyncram:imem_rtl_0|altsyncram_uvp1:auto_generated|ram_block1a6     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|r_left[7]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_64|altsyncram:imem_rtl_0|altsyncram_uvp1:auto_generated|ram_block1a7     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|r_left[8]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_64|altsyncram:imem_rtl_0|altsyncram_uvp1:auto_generated|ram_block1a8     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|r_left[9]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_64|altsyncram:imem_rtl_0|altsyncram_uvp1:auto_generated|ram_block1a9     ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|r_left[10]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_64|altsyncram:imem_rtl_0|altsyncram_uvp1:auto_generated|ram_block1a10    ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|r_left[11]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_64|altsyncram:imem_rtl_0|altsyncram_uvp1:auto_generated|ram_block1a11    ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|r_left[12]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_64|altsyncram:imem_rtl_0|altsyncram_uvp1:auto_generated|ram_block1a12    ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|r_left[13]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_64|altsyncram:imem_rtl_0|altsyncram_uvp1:auto_generated|ram_block1a13    ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|r_left[14]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_64|altsyncram:imem_rtl_0|altsyncram_uvp1:auto_generated|ram_block1a14    ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|r_left[15]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_64|altsyncram:imem_rtl_0|altsyncram_uvp1:auto_generated|ram_block1a15    ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|r_left[0]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_128|altsyncram:imem_rtl_0|altsyncram_a0q1:auto_generated|ram_block1a0    ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|r_left[1]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_128|altsyncram:imem_rtl_0|altsyncram_a0q1:auto_generated|ram_block1a1    ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|r_left[2]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_128|altsyncram:imem_rtl_0|altsyncram_a0q1:auto_generated|ram_block1a2    ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|r_left[3]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_128|altsyncram:imem_rtl_0|altsyncram_a0q1:auto_generated|ram_block1a3    ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|r_left[4]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_128|altsyncram:imem_rtl_0|altsyncram_a0q1:auto_generated|ram_block1a4    ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|r_left[5]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_128|altsyncram:imem_rtl_0|altsyncram_a0q1:auto_generated|ram_block1a5    ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|r_left[6]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_128|altsyncram:imem_rtl_0|altsyncram_a0q1:auto_generated|ram_block1a6    ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|r_left[7]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_128|altsyncram:imem_rtl_0|altsyncram_a0q1:auto_generated|ram_block1a7    ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|r_left[8]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_128|altsyncram:imem_rtl_0|altsyncram_a0q1:auto_generated|ram_block1a8    ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|r_left[9]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_128|altsyncram:imem_rtl_0|altsyncram_a0q1:auto_generated|ram_block1a9    ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|r_left[10]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_128|altsyncram:imem_rtl_0|altsyncram_a0q1:auto_generated|ram_block1a10   ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|r_left[11]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_128|altsyncram:imem_rtl_0|altsyncram_a0q1:auto_generated|ram_block1a11   ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|r_left[12]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_128|altsyncram:imem_rtl_0|altsyncram_a0q1:auto_generated|ram_block1a12   ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|r_left[13]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_128|altsyncram:imem_rtl_0|altsyncram_a0q1:auto_generated|ram_block1a13   ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|r_left[14]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_128|altsyncram:imem_rtl_0|altsyncram_a0q1:auto_generated|ram_block1a14   ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|r_left[15]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|fftstage:stage_128|altsyncram:imem_rtl_0|altsyncram_a0q1:auto_generated|ram_block1a15   ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|o_result[0]                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|bitreverse:revstage|altsyncram:brmem_rtl_0|altsyncram_k3q1:auto_generated|ram_block1a0  ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|o_result[1]                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|bitreverse:revstage|altsyncram:brmem_rtl_0|altsyncram_k3q1:auto_generated|ram_block1a1  ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|o_result[2]                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|bitreverse:revstage|altsyncram:brmem_rtl_0|altsyncram_k3q1:auto_generated|ram_block1a2  ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|o_result[3]                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|bitreverse:revstage|altsyncram:brmem_rtl_0|altsyncram_k3q1:auto_generated|ram_block1a3  ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|o_result[4]                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|bitreverse:revstage|altsyncram:brmem_rtl_0|altsyncram_k3q1:auto_generated|ram_block1a4  ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|o_result[5]                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|bitreverse:revstage|altsyncram:brmem_rtl_0|altsyncram_k3q1:auto_generated|ram_block1a5  ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|o_result[6]                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|bitreverse:revstage|altsyncram:brmem_rtl_0|altsyncram_k3q1:auto_generated|ram_block1a6  ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|o_result[7]                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|bitreverse:revstage|altsyncram:brmem_rtl_0|altsyncram_k3q1:auto_generated|ram_block1a7  ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|o_result[8]                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|bitreverse:revstage|altsyncram:brmem_rtl_0|altsyncram_k3q1:auto_generated|ram_block1a8  ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|o_result[9]                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|bitreverse:revstage|altsyncram:brmem_rtl_0|altsyncram_k3q1:auto_generated|ram_block1a9  ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|o_result[10]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|bitreverse:revstage|altsyncram:brmem_rtl_0|altsyncram_k3q1:auto_generated|ram_block1a10 ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|o_result[11]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|bitreverse:revstage|altsyncram:brmem_rtl_0|altsyncram_k3q1:auto_generated|ram_block1a11 ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|o_result[12]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|bitreverse:revstage|altsyncram:brmem_rtl_0|altsyncram_k3q1:auto_generated|ram_block1a12 ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|o_result[13]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|bitreverse:revstage|altsyncram:brmem_rtl_0|altsyncram_k3q1:auto_generated|ram_block1a13 ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|o_result[14]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|bitreverse:revstage|altsyncram:brmem_rtl_0|altsyncram_k3q1:auto_generated|ram_block1a14 ; PORTBDATAOUT     ;                       ;
; FFT_Module:uFFT|o_result[15]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FFT_Module:uFFT|bitreverse:revstage|altsyncram:brmem_rtl_0|altsyncram_k3q1:auto_generated|ram_block1a15 ; PORTBDATAOUT     ;                       ;
; I2C_Module:uI2C|registerInterface:u_registerInterface|myRegMCUStatusmsb[0] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Module:uI2C|registerInterface:u_registerInterface|myRegMCUStatusmsb[0]~DUPLICATE                    ;                  ;                       ;
; I2C_Module:uI2C|registerInterface:u_registerInterface|myRegMCUStatusmsb[1] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Module:uI2C|registerInterface:u_registerInterface|myRegMCUStatusmsb[1]~DUPLICATE                    ;                  ;                       ;
; I2C_Module:uI2C|registerInterface:u_registerInterface|myRegMCUStatusmsb[3] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Module:uI2C|registerInterface:u_registerInterface|myRegMCUStatusmsb[3]~DUPLICATE                    ;                  ;                       ;
; I2C_Module:uI2C|registerInterface:u_registerInterface|myRegMCUStatusmsb[4] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Module:uI2C|registerInterface:u_registerInterface|myRegMCUStatusmsb[4]~DUPLICATE                    ;                  ;                       ;
; I2C_Module:uI2C|registerInterface:u_registerInterface|myRegMCUStatusmsb[6] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Module:uI2C|registerInterface:u_registerInterface|myRegMCUStatusmsb[6]~DUPLICATE                    ;                  ;                       ;
; I2C_Module:uI2C|registerInterface:u_registerInterface|myRegSampleInlsb[3]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Module:uI2C|registerInterface:u_registerInterface|myRegSampleInlsb[3]~DUPLICATE                     ;                  ;                       ;
; I2C_Module:uI2C|registerInterface:u_registerInterface|myRegSampleInmsb[2]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Module:uI2C|registerInterface:u_registerInterface|myRegSampleInmsb[2]~DUPLICATE                     ;                  ;                       ;
; I2C_Module:uI2C|sclDelayed[9]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Module:uI2C|sclDelayed[9]~DUPLICATE                                                                 ;                  ;                       ;
; I2C_Module:uI2C|sclPipe[2]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Module:uI2C|sclPipe[2]~DUPLICATE                                                                    ;                  ;                       ;
; I2C_Module:uI2C|sclPipe[3]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Module:uI2C|sclPipe[3]~DUPLICATE                                                                    ;                  ;                       ;
; I2C_Module:uI2C|sdaDelayed[2]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Module:uI2C|sdaDelayed[2]~DUPLICATE                                                                 ;                  ;                       ;
; I2C_Module:uI2C|sdaPipe[6]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Module:uI2C|sdaPipe[6]~DUPLICATE                                                                    ;                  ;                       ;
; I2C_Module:uI2C|serialInterface:u_serialInterface|CurrState_SISt.0000      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Module:uI2C|serialInterface:u_serialInterface|CurrState_SISt.0000~DUPLICATE                         ;                  ;                       ;
; I2C_Module:uI2C|serialInterface:u_serialInterface|CurrState_SISt.0010      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Module:uI2C|serialInterface:u_serialInterface|CurrState_SISt.0010~DUPLICATE                         ;                  ;                       ;
; I2C_Module:uI2C|serialInterface:u_serialInterface|CurrState_SISt.1000      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Module:uI2C|serialInterface:u_serialInterface|CurrState_SISt.1000~DUPLICATE                         ;                  ;                       ;
; I2C_Module:uI2C|serialInterface:u_serialInterface|bitCnt[0]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Module:uI2C|serialInterface:u_serialInterface|bitCnt[0]~DUPLICATE                                   ;                  ;                       ;
; I2C_Module:uI2C|serialInterface:u_serialInterface|dataOut[1]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Module:uI2C|serialInterface:u_serialInterface|dataOut[1]~DUPLICATE                                  ;                  ;                       ;
; I2C_Module:uI2C|serialInterface:u_serialInterface|dataOut[2]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Module:uI2C|serialInterface:u_serialInterface|dataOut[2]~DUPLICATE                                  ;                  ;                       ;
; I2C_Module:uI2C|serialInterface:u_serialInterface|dataOut[3]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Module:uI2C|serialInterface:u_serialInterface|dataOut[3]~DUPLICATE                                  ;                  ;                       ;
; I2C_Module:uI2C|serialInterface:u_serialInterface|dataOut[5]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Module:uI2C|serialInterface:u_serialInterface|dataOut[5]~DUPLICATE                                  ;                  ;                       ;
; I2C_Module:uI2C|serialInterface:u_serialInterface|regAddr[0]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Module:uI2C|serialInterface:u_serialInterface|regAddr[0]~DUPLICATE                                  ;                  ;                       ;
; I2C_Module:uI2C|serialInterface:u_serialInterface|regAddr[2]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Module:uI2C|serialInterface:u_serialInterface|regAddr[2]~DUPLICATE                                  ;                  ;                       ;
; I2C_Module:uI2C|serialInterface:u_serialInterface|regAddr[3]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Module:uI2C|serialInterface:u_serialInterface|regAddr[3]~DUPLICATE                                  ;                  ;                       ;
; I2C_Module:uI2C|serialInterface:u_serialInterface|rxData[0]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Module:uI2C|serialInterface:u_serialInterface|rxData[0]~DUPLICATE                                   ;                  ;                       ;
; I2C_Module:uI2C|serialInterface:u_serialInterface|rxData[4]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Module:uI2C|serialInterface:u_serialInterface|rxData[4]~DUPLICATE                                   ;                  ;                       ;
; I2C_Module:uI2C|serialInterface:u_serialInterface|rxData[5]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Module:uI2C|serialInterface:u_serialInterface|rxData[5]~DUPLICATE                                   ;                  ;                       ;
; I2C_Module:uI2C|serialInterface:u_serialInterface|rxData[6]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Module:uI2C|serialInterface:u_serialInterface|rxData[6]~DUPLICATE                                   ;                  ;                       ;
; I2C_Module:uI2C|serialInterface:u_serialInterface|streamSt.00              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Module:uI2C|serialInterface:u_serialInterface|streamSt.00~DUPLICATE                                 ;                  ;                       ;
; I2C_Module:uI2C|startStopDetState[1]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Module:uI2C|startStopDetState[1]~DUPLICATE                                                          ;                  ;                       ;
; TDenable                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TDenable~DUPLICATE                                                                                      ;                  ;                       ;
; myRegASICStatusmsb[2]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; myRegASICStatusmsb[2]~DUPLICATE                                                                         ;                  ;                       ;
; myRegASICStatusmsb[4]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; myRegASICStatusmsb[4]~DUPLICATE                                                                         ;                  ;                       ;
+----------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 6783 ) ; 0.00 % ( 0 / 6783 )        ; 0.00 % ( 0 / 6783 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 6783 ) ; 0.00 % ( 0 / 6783 )        ; 0.00 % ( 0 / 6783 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 6783 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/nfe19/Downloads/senior_design_2022_2023-master/senior_design_2022_2023-master/I2CTest/output_files/Control.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,647 / 32,070        ; 5 %   ;
; ALMs needed [=A-B+C]                                        ; 1,647                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2,111 / 32,070        ; 7 %   ;
;         [a] ALMs used for LUT logic and registers           ; 1,071                 ;       ;
;         [b] ALMs used for LUT logic                         ; 258                   ;       ;
;         [c] ALMs used for registers                         ; 782                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 471 / 32,070          ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 7 / 32,070            ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ;       ;
;         [c] Due to LAB input limits                         ; 6                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 266 / 3,207           ; 8 %   ;
;     -- Logic LABs                                           ; 266                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 2,585                 ;       ;
;     -- 7 input functions                                    ; 6                     ;       ;
;     -- 6 input functions                                    ; 104                   ;       ;
;     -- 5 input functions                                    ; 380                   ;       ;
;     -- 4 input functions                                    ; 223                   ;       ;
;     -- <=3 input functions                                  ; 1,872                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 889                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 3,844                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 3,705 / 64,140        ; 6 %   ;
;         -- Secondary logic registers                        ; 139 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 3,812                 ;       ;
;         -- Routing optimization registers                   ; 32                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 5 / 457               ; 1 %   ;
;     -- Clock pins                                           ; 2 / 8                 ; 25 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 15 / 397              ; 4 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 12,880 / 4,065,280    ; < 1 % ;
; Total block memory implementation bits                      ; 153,600 / 4,065,280   ; 4 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 87                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 1.6% / 1.7% / 1.2%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 28.3% / 30.5% / 21.6% ;       ;
; Maximum fan-out                                             ; 3792                  ;       ;
; Highest non-global fan-out                                  ; 1749                  ;       ;
; Total fan-out                                               ; 22627                 ;       ;
; Average fan-out                                             ; 3.08                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1647 / 32070 ( 5 % )  ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1647                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2111 / 32070 ( 7 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1071                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 258                   ; 0                              ;
;         [c] ALMs used for registers                         ; 782                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 471 / 32070 ( 1 % )   ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 7 / 32070 ( < 1 % )   ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 6                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 266 / 3207 ( 8 % )    ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 266                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 2585                  ; 0                              ;
;     -- 7 input functions                                    ; 6                     ; 0                              ;
;     -- 6 input functions                                    ; 104                   ; 0                              ;
;     -- 5 input functions                                    ; 380                   ; 0                              ;
;     -- 4 input functions                                    ; 223                   ; 0                              ;
;     -- <=3 input functions                                  ; 1872                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 889                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 3705 / 64140 ( 6 % )  ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 139 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 3812                  ; 0                              ;
;         -- Routing optimization registers                   ; 32                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 5                     ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 12880                 ; 0                              ;
; Total block memory implementation bits                      ; 153600                ; 0                              ;
; M10K block                                                  ; 15 / 397 ( 3 % )      ; 0 / 397 ( 0 % )                ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 1                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 1                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 23081                 ; 0                              ;
;     -- Registered Connections                               ; 10594                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 3                     ; 0                              ;
;     -- Output Ports                                         ; 1                     ; 0                              ;
;     -- Bidir Ports                                          ; 1                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                             ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk     ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 3793                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; reset_n ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 66                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; scl     ; AB17  ; 4A       ; 56           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; writeEnOut ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                 ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------------------+
; sda  ; AA21  ; 4A       ; 88           ; 0            ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; I2C_Module:uI2C|serialInterface:u_serialInterface|sdaOut (inverted) ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; I/O Bank Usage                                                           ;
+----------+----------------+---------------+--------------+---------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+----------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )   ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )   ; --            ; --           ; --            ;
; 3A       ; 1 / 32 ( 3 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 1 / 48 ( 2 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 2 / 80 ( 3 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 1 / 32 ( 3 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+----------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; sda                             ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; scl                             ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; reset_n                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; clk                             ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 194        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; writeEnOut                      ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+------------+-------------------------------+
; Pin Name   ; Reason                        ;
+------------+-------------------------------+
; writeEnOut ; Incomplete set of assignments ;
; sda        ; Incomplete set of assignments ;
; clk        ; Incomplete set of assignments ;
; scl        ; Incomplete set of assignments ;
; reset_n    ; Incomplete set of assignments ;
+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                      ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                ; Entity Name         ; Library Name ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |Control_Module                                 ; 1646.5 (106.3)       ; 2110.0 (113.1)                   ; 470.5 (6.8)                                       ; 7.0 (0.0)                        ; 0.0 (0.0)            ; 2585 (194)          ; 3844 (114)                ; 0 (0)         ; 12880             ; 15    ; 0          ; 5    ; 0            ; |Control_Module                                                                                                                    ; Control_Module      ; work         ;
;    |FFT_Module:uFFT|                            ; 1396.3 (1.8)         ; 1819.3 (2.0)                     ; 429.5 (0.2)                                       ; 6.5 (0.0)                        ; 0.0 (0.0)            ; 2169 (3)            ; 3491 (2)                  ; 0 (0)         ; 8784              ; 14    ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT                                                                                                    ; FFT_Module          ; work         ;
;       |bitreverse:revstage|                     ; 9.2 (9.2)            ; 9.6 (9.6)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 16 (16)             ; 10 (10)                   ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|bitreverse:revstage                                                                                ; bitreverse          ; work         ;
;          |altsyncram:brmem_rtl_0|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|bitreverse:revstage|altsyncram:brmem_rtl_0                                                         ; altsyncram          ; work         ;
;             |altsyncram_k3q1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|bitreverse:revstage|altsyncram:brmem_rtl_0|altsyncram_k3q1:auto_generated                          ; altsyncram_k3q1     ; work         ;
;       |fftstage:stage_128|                      ; 282.5 (40.2)         ; 360.4 (46.4)                     ; 80.2 (6.4)                                        ; 2.3 (0.2)                        ; 0.0 (0.0)            ; 426 (49)            ; 684 (78)                  ; 0 (0)         ; 2192              ; 3     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_128                                                                                 ; fftstage            ; work         ;
;          |altsyncram:imem_rtl_0|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_128|altsyncram:imem_rtl_0                                                           ; altsyncram          ; work         ;
;             |altsyncram_a0q1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_128|altsyncram:imem_rtl_0|altsyncram_a0q1:auto_generated                            ; altsyncram_a0q1     ; work         ;
;          |altsyncram:omem_rtl_0|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_128|altsyncram:omem_rtl_0                                                           ; altsyncram          ; work         ;
;             |altsyncram_a0q1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_128|altsyncram:omem_rtl_0|altsyncram_a0q1:auto_generated                            ; altsyncram_a0q1     ; work         ;
;          |butterfly:FWBFLY.bfly|                ; 242.3 (114.4)        ; 313.9 (163.1)                    ; 73.8 (49.3)                                       ; 2.1 (0.6)                        ; 0.0 (0.0)            ; 377 (125)           ; 606 (333)                 ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly                                                           ; butterfly           ; work         ;
;             |altsyncram:fifo_left_rtl_0|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|altsyncram:fifo_left_rtl_0                                ; altsyncram          ; work         ;
;                |altsyncram_4tp1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|altsyncram:fifo_left_rtl_0|altsyncram_4tp1:auto_generated ; altsyncram_4tp1     ; work         ;
;             |convround:do_rnd_left_i|           ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|convround:do_rnd_left_i                                   ; convround           ; work         ;
;             |convround:do_rnd_left_r|           ; 4.7 (4.7)            ; 4.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|convround:do_rnd_left_r                                   ; convround           ; work         ;
;             |convround:do_rnd_right_i|          ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|convround:do_rnd_right_i                                  ; convround           ; work         ;
;             |convround:do_rnd_right_r|          ; 6.2 (6.2)            ; 6.7 (6.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|convround:do_rnd_right_r                                  ; convround           ; work         ;
;             |longbimpy:CKPCE_THREE.mpy|         ; 106.3 (54.9)         ; 129.0 (79.1)                     ; 24.2 (24.2)                                       ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 210 (100)           ; 241 (172)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|longbimpy:CKPCE_THREE.mpy                                 ; longbimpy           ; work         ;
;                |bimpy:GENSTAGES[0].genmpy|      ; 10.8 (10.8)          ; 11.5 (11.5)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|longbimpy:CKPCE_THREE.mpy|bimpy:GENSTAGES[0].genmpy       ; bimpy               ; work         ;
;                |bimpy:GENSTAGES[1].genmpy|      ; 9.6 (9.6)            ; 9.8 (9.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|longbimpy:CKPCE_THREE.mpy|bimpy:GENSTAGES[1].genmpy       ; bimpy               ; work         ;
;                |bimpy:GENSTAGES[2].genmpy|      ; 7.8 (7.8)            ; 7.8 (7.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|longbimpy:CKPCE_THREE.mpy|bimpy:GENSTAGES[2].genmpy       ; bimpy               ; work         ;
;                |bimpy:lmpy_0|                   ; 14.5 (14.5)          ; 13.0 (13.0)                      ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 26 (26)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|longbimpy:CKPCE_THREE.mpy|bimpy:lmpy_0                    ; bimpy               ; work         ;
;                |bimpy:lmpy_1|                   ; 7.8 (7.8)            ; 7.8 (7.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|longbimpy:CKPCE_THREE.mpy|bimpy:lmpy_1                    ; bimpy               ; work         ;
;       |fftstage:stage_16|                       ; 248.9 (31.9)         ; 328.0 (34.7)                     ; 79.1 (2.8)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 387 (35)            ; 628 (64)                  ; 0 (0)         ; 400               ; 2     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_16                                                                                  ; fftstage            ; work         ;
;          |altsyncram:imem_rtl_0|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_16|altsyncram:imem_rtl_0                                                            ; altsyncram          ; work         ;
;             |altsyncram_0tp1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_16|altsyncram:imem_rtl_0|altsyncram_0tp1:auto_generated                             ; altsyncram_0tp1     ; work         ;
;          |altsyncram:omem_rtl_0|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_16|altsyncram:omem_rtl_0                                                            ; altsyncram          ; work         ;
;             |altsyncram_0tp1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_16|altsyncram:omem_rtl_0|altsyncram_0tp1:auto_generated                             ; altsyncram_0tp1     ; work         ;
;          |butterfly:FWBFLY.bfly|                ; 217.0 (99.7)         ; 293.3 (149.9)                    ; 76.3 (50.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 352 (118)           ; 564 (305)                 ; 0 (0)         ; 144               ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly                                                            ; butterfly           ; work         ;
;             |altsyncram:fifo_left_rtl_0|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|altsyncram:fifo_left_rtl_0                                 ; altsyncram          ; work         ;
;                |altsyncram_4tp1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|altsyncram:fifo_left_rtl_0|altsyncram_4tp1:auto_generated  ; altsyncram_4tp1     ; work         ;
;             |convround:do_rnd_left_i|           ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|convround:do_rnd_left_i                                    ; convround           ; work         ;
;             |convround:do_rnd_left_r|           ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|convround:do_rnd_left_r                                    ; convround           ; work         ;
;             |convround:do_rnd_right_i|          ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|convround:do_rnd_right_i                                   ; convround           ; work         ;
;             |convround:do_rnd_right_r|          ; 5.8 (5.8)            ; 5.8 (5.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|convround:do_rnd_right_r                                   ; convround           ; work         ;
;             |longbimpy:CKPCE_THREE.mpy|         ; 96.0 (51.0)          ; 122.7 (77.2)                     ; 26.7 (26.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 192 (94)            ; 227 (163)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|longbimpy:CKPCE_THREE.mpy                                  ; longbimpy           ; work         ;
;                |bimpy:GENSTAGES[0].genmpy|      ; 10.0 (10.0)          ; 10.2 (10.2)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|longbimpy:CKPCE_THREE.mpy|bimpy:GENSTAGES[0].genmpy        ; bimpy               ; work         ;
;                |bimpy:GENSTAGES[1].genmpy|      ; 8.8 (8.8)            ; 9.1 (9.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|longbimpy:CKPCE_THREE.mpy|bimpy:GENSTAGES[1].genmpy        ; bimpy               ; work         ;
;                |bimpy:GENSTAGES[2].genmpy|      ; 6.6 (6.6)            ; 6.8 (6.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|longbimpy:CKPCE_THREE.mpy|bimpy:GENSTAGES[2].genmpy        ; bimpy               ; work         ;
;                |bimpy:lmpy_0|                   ; 12.2 (12.2)          ; 12.2 (12.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|longbimpy:CKPCE_THREE.mpy|bimpy:lmpy_0                     ; bimpy               ; work         ;
;                |bimpy:lmpy_1|                   ; 7.3 (7.3)            ; 7.3 (7.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|longbimpy:CKPCE_THREE.mpy|bimpy:lmpy_1                     ; bimpy               ; work         ;
;       |fftstage:stage_32|                       ; 266.1 (30.3)         ; 346.0 (38.8)                     ; 81.4 (8.5)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 412 (43)            ; 667 (71)                  ; 0 (0)         ; 656               ; 3     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_32                                                                                  ; fftstage            ; work         ;
;          |altsyncram:imem_rtl_0|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_32|altsyncram:imem_rtl_0                                                            ; altsyncram          ; work         ;
;             |altsyncram_00q1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_32|altsyncram:imem_rtl_0|altsyncram_00q1:auto_generated                             ; altsyncram_00q1     ; work         ;
;          |altsyncram:omem_rtl_0|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_32|altsyncram:omem_rtl_0                                                            ; altsyncram          ; work         ;
;             |altsyncram_00q1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_32|altsyncram:omem_rtl_0|altsyncram_00q1:auto_generated                             ; altsyncram_00q1     ; work         ;
;          |butterfly:FWBFLY.bfly|                ; 235.7 (108.1)        ; 307.1 (156.6)                    ; 72.9 (48.5)                                       ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 369 (117)           ; 596 (323)                 ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly                                                            ; butterfly           ; work         ;
;             |altsyncram:fifo_left_rtl_0|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|altsyncram:fifo_left_rtl_0                                 ; altsyncram          ; work         ;
;                |altsyncram_4tp1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|altsyncram:fifo_left_rtl_0|altsyncram_4tp1:auto_generated  ; altsyncram_4tp1     ; work         ;
;             |convround:do_rnd_left_i|           ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|convround:do_rnd_left_i                                    ; convround           ; work         ;
;             |convround:do_rnd_left_r|           ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|convround:do_rnd_left_r                                    ; convround           ; work         ;
;             |convround:do_rnd_right_i|          ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|convround:do_rnd_right_i                                   ; convround           ; work         ;
;             |convround:do_rnd_right_r|          ; 6.0 (6.0)            ; 6.2 (6.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|convround:do_rnd_right_r                                   ; convround           ; work         ;
;             |longbimpy:CKPCE_THREE.mpy|         ; 106.3 (55.9)         ; 129.3 (79.7)                     ; 24.5 (23.8)                                       ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 210 (100)           ; 241 (172)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|longbimpy:CKPCE_THREE.mpy                                  ; longbimpy           ; work         ;
;                |bimpy:GENSTAGES[0].genmpy|      ; 10.5 (10.5)          ; 11.1 (11.1)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|longbimpy:CKPCE_THREE.mpy|bimpy:GENSTAGES[0].genmpy        ; bimpy               ; work         ;
;                |bimpy:GENSTAGES[1].genmpy|      ; 9.3 (9.3)            ; 9.7 (9.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|longbimpy:CKPCE_THREE.mpy|bimpy:GENSTAGES[1].genmpy        ; bimpy               ; work         ;
;                |bimpy:GENSTAGES[2].genmpy|      ; 7.9 (7.9)            ; 7.9 (7.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|longbimpy:CKPCE_THREE.mpy|bimpy:GENSTAGES[2].genmpy        ; bimpy               ; work         ;
;                |bimpy:lmpy_0|                   ; 14.3 (14.3)          ; 12.8 (12.8)                      ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 26 (26)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|longbimpy:CKPCE_THREE.mpy|bimpy:lmpy_0                     ; bimpy               ; work         ;
;                |bimpy:lmpy_1|                   ; 8.0 (8.0)            ; 8.1 (8.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|longbimpy:CKPCE_THREE.mpy|bimpy:lmpy_1                     ; bimpy               ; work         ;
;       |fftstage:stage_64|                       ; 264.5 (35.5)         ; 348.4 (43.0)                     ; 85.6 (7.8)                                        ; 1.7 (0.2)                        ; 0.0 (0.0)            ; 417 (48)            ; 676 (76)                  ; 0 (0)         ; 1168              ; 2     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_64                                                                                  ; fftstage            ; work         ;
;          |altsyncram:imem_rtl_0|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_64|altsyncram:imem_rtl_0                                                            ; altsyncram          ; work         ;
;             |altsyncram_uvp1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_64|altsyncram:imem_rtl_0|altsyncram_uvp1:auto_generated                             ; altsyncram_uvp1     ; work         ;
;          |altsyncram:omem_rtl_0|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_64|altsyncram:omem_rtl_0                                                            ; altsyncram          ; work         ;
;             |altsyncram_uvp1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_64|altsyncram:omem_rtl_0|altsyncram_uvp1:auto_generated                             ; altsyncram_uvp1     ; work         ;
;          |butterfly:FWBFLY.bfly|                ; 229.1 (101.7)        ; 305.4 (155.4)                    ; 77.8 (53.7)                                       ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 369 (117)           ; 600 (327)                 ; 0 (0)         ; 144               ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly                                                            ; butterfly           ; work         ;
;             |altsyncram:fifo_left_rtl_0|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|altsyncram:fifo_left_rtl_0                                 ; altsyncram          ; work         ;
;                |altsyncram_4tp1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|altsyncram:fifo_left_rtl_0|altsyncram_4tp1:auto_generated  ; altsyncram_4tp1     ; work         ;
;             |convround:do_rnd_left_i|           ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|convround:do_rnd_left_i                                    ; convround           ; work         ;
;             |convround:do_rnd_left_r|           ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|convround:do_rnd_left_r                                    ; convround           ; work         ;
;             |convround:do_rnd_right_i|          ; 5.8 (5.8)            ; 6.1 (6.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|convround:do_rnd_right_i                                   ; convround           ; work         ;
;             |convround:do_rnd_right_r|          ; 5.8 (5.8)            ; 5.9 (5.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|convround:do_rnd_right_r                                   ; convround           ; work         ;
;             |longbimpy:CKPCE_THREE.mpy|         ; 106.3 (55.6)         ; 129.0 (79.0)                     ; 24.2 (23.4)                                       ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 210 (100)           ; 241 (172)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|longbimpy:CKPCE_THREE.mpy                                  ; longbimpy           ; work         ;
;                |bimpy:GENSTAGES[0].genmpy|      ; 10.5 (10.5)          ; 10.7 (10.7)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|longbimpy:CKPCE_THREE.mpy|bimpy:GENSTAGES[0].genmpy        ; bimpy               ; work         ;
;                |bimpy:GENSTAGES[1].genmpy|      ; 9.6 (9.6)            ; 9.7 (9.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|longbimpy:CKPCE_THREE.mpy|bimpy:GENSTAGES[1].genmpy        ; bimpy               ; work         ;
;                |bimpy:GENSTAGES[2].genmpy|      ; 8.0 (8.0)            ; 8.3 (8.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|longbimpy:CKPCE_THREE.mpy|bimpy:GENSTAGES[2].genmpy        ; bimpy               ; work         ;
;                |bimpy:lmpy_0|                   ; 14.5 (14.5)          ; 13.0 (13.0)                      ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 26 (26)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|longbimpy:CKPCE_THREE.mpy|bimpy:lmpy_0                     ; bimpy               ; work         ;
;                |bimpy:lmpy_1|                   ; 8.0 (8.0)            ; 8.3 (8.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|longbimpy:CKPCE_THREE.mpy|bimpy:lmpy_1                     ; bimpy               ; work         ;
;       |fftstage:stage_8|                        ; 228.3 (19.6)         ; 293.5 (25.4)                     ; 65.2 (5.8)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 363 (20)            ; 563 (49)                  ; 0 (0)         ; 272               ; 3     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_8                                                                                   ; fftstage            ; work         ;
;          |altsyncram:imem_rtl_0|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_8|altsyncram:imem_rtl_0                                                             ; altsyncram          ; work         ;
;             |altsyncram_msp1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_8|altsyncram:imem_rtl_0|altsyncram_msp1:auto_generated                              ; altsyncram_msp1     ; work         ;
;          |altsyncram:omem_rtl_0|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_8|altsyncram:omem_rtl_0                                                             ; altsyncram          ; work         ;
;             |altsyncram_msp1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_8|altsyncram:omem_rtl_0|altsyncram_msp1:auto_generated                              ; altsyncram_msp1     ; work         ;
;          |butterfly:FWBFLY.bfly|                ; 208.8 (95.1)         ; 268.1 (130.8)                    ; 59.3 (35.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 343 (117)           ; 514 (269)                 ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly                                                             ; butterfly           ; work         ;
;             |altsyncram:fifo_left_rtl_0|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|altsyncram:fifo_left_rtl_0                                  ; altsyncram          ; work         ;
;                |altsyncram_4tp1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|altsyncram:fifo_left_rtl_0|altsyncram_4tp1:auto_generated   ; altsyncram_4tp1     ; work         ;
;             |convround:do_rnd_left_i|           ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|convround:do_rnd_left_i                                     ; convround           ; work         ;
;             |convround:do_rnd_left_r|           ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|convround:do_rnd_left_r                                     ; convround           ; work         ;
;             |convround:do_rnd_right_i|          ; 5.3 (5.3)            ; 5.3 (5.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|convround:do_rnd_right_i                                    ; convround           ; work         ;
;             |convround:do_rnd_right_r|          ; 5.9 (5.9)            ; 5.9 (5.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|convround:do_rnd_right_r                                    ; convround           ; work         ;
;             |longbimpy:CKPCE_THREE.mpy|         ; 92.5 (48.7)          ; 117.0 (72.2)                     ; 24.5 (23.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 185 (88)            ; 213 (154)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|longbimpy:CKPCE_THREE.mpy                                   ; longbimpy           ; work         ;
;                |bimpy:GENSTAGES[0].genmpy|      ; 9.6 (9.6)            ; 9.6 (9.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|longbimpy:CKPCE_THREE.mpy|bimpy:GENSTAGES[0].genmpy         ; bimpy               ; work         ;
;                |bimpy:GENSTAGES[1].genmpy|      ; 8.4 (8.4)            ; 8.4 (8.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|longbimpy:CKPCE_THREE.mpy|bimpy:GENSTAGES[1].genmpy         ; bimpy               ; work         ;
;                |bimpy:GENSTAGES[2].genmpy|      ; 6.5 (6.5)            ; 7.3 (7.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|longbimpy:CKPCE_THREE.mpy|bimpy:GENSTAGES[2].genmpy         ; bimpy               ; work         ;
;                |bimpy:lmpy_0|                   ; 11.7 (11.7)          ; 11.7 (11.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|longbimpy:CKPCE_THREE.mpy|bimpy:lmpy_0                      ; bimpy               ; work         ;
;                |bimpy:lmpy_1|                   ; 7.2 (7.2)            ; 7.8 (7.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|longbimpy:CKPCE_THREE.mpy|bimpy:lmpy_1                      ; bimpy               ; work         ;
;       |laststage:stage_2|                       ; 34.5 (25.0)          ; 36.7 (27.8)                      ; 3.1 (3.6)                                         ; 0.9 (0.8)                        ; 0.0 (0.0)            ; 58 (40)             ; 73 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|laststage:stage_2                                                                                  ; laststage           ; work         ;
;          |convround:do_rnd_i|                   ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|laststage:stage_2|convround:do_rnd_i                                                               ; convround           ; work         ;
;          |convround:do_rnd_r|                   ; 4.5 (4.5)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|laststage:stage_2|convround:do_rnd_r                                                               ; convround           ; work         ;
;       |qtrstage:stage_4|                        ; 60.6 (41.8)          ; 94.8 (76.3)                      ; 34.3 (34.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 87 (51)             ; 188 (156)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|qtrstage:stage_4                                                                                   ; qtrstage            ; work         ;
;          |convround:do_rnd_diff_i|              ; 4.7 (4.7)            ; 4.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|qtrstage:stage_4|convround:do_rnd_diff_i                                                           ; convround           ; work         ;
;          |convround:do_rnd_diff_r|              ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|qtrstage:stage_4|convround:do_rnd_diff_r                                                           ; convround           ; work         ;
;          |convround:do_rnd_sum_i|               ; 4.7 (4.7)            ; 4.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|qtrstage:stage_4|convround:do_rnd_sum_i                                                            ; convround           ; work         ;
;          |convround:do_rnd_sum_r|               ; 4.7 (4.7)            ; 4.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|FFT_Module:uFFT|qtrstage:stage_4|convround:do_rnd_sum_r                                                            ; convround           ; work         ;
;    |I2C_Module:uI2C|                            ; 89.9 (10.3)          ; 113.4 (20.2)                     ; 23.5 (10.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 139 (10)            ; 174 (45)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|I2C_Module:uI2C                                                                                                    ; I2C_Module          ; work         ;
;       |registerInterface:u_registerInterface|   ; 33.4 (33.4)          ; 40.9 (40.9)                      ; 7.4 (7.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 55 (55)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|I2C_Module:uI2C|registerInterface:u_registerInterface                                                              ; registerInterface   ; work         ;
;       |serialInterface:u_serialInterface|       ; 46.3 (46.3)          ; 52.4 (52.4)                      ; 6.1 (6.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 83 (83)             ; 74 (74)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|I2C_Module:uI2C|serialInterface:u_serialInterface                                                                  ; serialInterface     ; work         ;
;    |ToneDetector_Module:uTD|                    ; 54.0 (41.3)          ; 64.2 (47.8)                      ; 10.7 (6.8)                                        ; 0.5 (0.3)                        ; 0.0 (0.0)            ; 83 (50)             ; 65 (59)                   ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |Control_Module|ToneDetector_Module:uTD                                                                                            ; ToneDetector_Module ; work         ;
;       |Magnitude:u0|                            ; 4.2 (4.2)            ; 6.7 (6.7)                        ; 2.7 (2.7)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |Control_Module|ToneDetector_Module:uTD|Magnitude:u0                                                                               ; Magnitude           ; work         ;
;          |altsyncram:rom_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |Control_Module|ToneDetector_Module:uTD|Magnitude:u0|altsyncram:rom_rtl_0                                                          ; altsyncram          ; work         ;
;             |altsyncram_9o22:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |Control_Module|ToneDetector_Module:uTD|Magnitude:u0|altsyncram:rom_rtl_0|altsyncram_9o22:auto_generated                           ; altsyncram_9o22     ; work         ;
;       |ToneLUT:u1|                              ; 8.5 (8.5)            ; 9.7 (9.7)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Control_Module|ToneDetector_Module:uTD|ToneLUT:u1                                                                                 ; ToneLUT             ; work         ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                       ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name       ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; writeEnOut ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sda        ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk        ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; scl        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset_n    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                         ;
+------------------------------------------+-------------------+---------+
; Source Pin / Fanout                      ; Pad To Core Index ; Setting ;
+------------------------------------------+-------------------+---------+
; sda                                      ;                   ;         ;
;      - I2C_Module:uI2C|sdaPipe[0]~feeder ; 1                 ; 0       ;
; clk                                      ;                   ;         ;
;      - i_ce                              ; 1                 ; 0       ;
; scl                                      ;                   ;         ;
;      - I2C_Module:uI2C|sclPipe[0]        ; 0                 ; 0       ;
; reset_n                                  ;                   ;         ;
;      - myRegASICStatuslsb[5]             ; 1                 ; 0       ;
;      - myRegASICStatusmsb[5]             ; 1                 ; 0       ;
;      - myRegASICStatusmsb[6]             ; 1                 ; 0       ;
;      - pState.SFFTWait                   ; 1                 ; 0       ;
;      - pState.SInitial                   ; 1                 ; 0       ;
;      - myRegASICStatusmsb[4]             ; 1                 ; 0       ;
;      - myRegASICStatuslsb[4]             ; 1                 ; 0       ;
;      - myRegResultslsb[4]                ; 1                 ; 0       ;
;      - pState.SEnable                    ; 1                 ; 0       ;
;      - pState.SFFTIn                     ; 1                 ; 0       ;
;      - pState.SStart                     ; 1                 ; 0       ;
;      - myRegASICStatusmsb[2]             ; 1                 ; 0       ;
;      - myRegASICStatusmsb[1]             ; 1                 ; 0       ;
;      - myRegASICStatusmsb[0]             ; 1                 ; 0       ;
;      - myRegASICStatusmsb[3]             ; 1                 ; 0       ;
;      - pState.SFFTOut                    ; 1                 ; 0       ;
;      - nextsample[31]                    ; 1                 ; 0       ;
;      - nextsample[12]                    ; 1                 ; 0       ;
;      - nextsample[11]                    ; 1                 ; 0       ;
;      - nextsample[10]                    ; 1                 ; 0       ;
;      - nextsample[9]                     ; 1                 ; 0       ;
;      - nextsample[8]                     ; 1                 ; 0       ;
;      - nextsample[18]                    ; 1                 ; 0       ;
;      - nextsample[17]                    ; 1                 ; 0       ;
;      - nextsample[16]                    ; 1                 ; 0       ;
;      - nextsample[15]                    ; 1                 ; 0       ;
;      - nextsample[14]                    ; 1                 ; 0       ;
;      - nextsample[13]                    ; 1                 ; 0       ;
;      - nextsample[30]                    ; 1                 ; 0       ;
;      - nextsample[29]                    ; 1                 ; 0       ;
;      - nextsample[28]                    ; 1                 ; 0       ;
;      - nextsample[27]                    ; 1                 ; 0       ;
;      - nextsample[26]                    ; 1                 ; 0       ;
;      - nextsample[25]                    ; 1                 ; 0       ;
;      - nextsample[24]                    ; 1                 ; 0       ;
;      - nextsample[23]                    ; 1                 ; 0       ;
;      - nextsample[22]                    ; 1                 ; 0       ;
;      - nextsample[21]                    ; 1                 ; 0       ;
;      - nextsample[20]                    ; 1                 ; 0       ;
;      - nextsample[19]                    ; 1                 ; 0       ;
;      - nextsample[4]                     ; 1                 ; 0       ;
;      - nextsample[6]                     ; 1                 ; 0       ;
;      - nextsample[5]                     ; 1                 ; 0       ;
;      - nextsample[1]                     ; 1                 ; 0       ;
;      - nextsample[0]                     ; 1                 ; 0       ;
;      - nextsample[7]                     ; 1                 ; 0       ;
;      - nextsample[3]                     ; 1                 ; 0       ;
;      - nextsample[2]                     ; 1                 ; 0       ;
;      - pState.SDone                      ; 1                 ; 0       ;
;      - pState.SError                     ; 1                 ; 0       ;
;      - clkcount[3]~3                     ; 1                 ; 0       ;
;      - myRegASICStatuslsb[3]             ; 1                 ; 0       ;
;      - myRegResultslsb[3]                ; 1                 ; 0       ;
;      - TD_rst                            ; 1                 ; 0       ;
;      - TDenable                          ; 1                 ; 0       ;
;      - myRegResultslsb[2]                ; 1                 ; 0       ;
;      - myRegASICStatuslsb[2]             ; 1                 ; 0       ;
;      - CEflag                            ; 1                 ; 0       ;
;      - myRegResultslsb[1]                ; 1                 ; 0       ;
;      - myRegASICStatuslsb[1]             ; 1                 ; 0       ;
;      - FFT_rst                           ; 1                 ; 0       ;
;      - myRegResultslsb[0]                ; 1                 ; 0       ;
;      - myRegASICStatuslsb[0]             ; 1                 ; 0       ;
;      - myRegASICStatusmsb[4]~DUPLICATE   ; 1                 ; 0       ;
;      - myRegASICStatusmsb[2]~DUPLICATE   ; 1                 ; 0       ;
;      - TDenable~DUPLICATE                ; 1                 ; 0       ;
+------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------+---------------------+---------+------------------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                      ; Location            ; Fan-Out ; Usage                                                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------+---------------------+---------+------------------------------------------------------------+--------+----------------------+------------------+---------------------------+
; FFT_Module:uFFT|bitreverse:revstage|brmem~0                                               ; LABCELL_X57_Y3_N3   ; 1       ; Write enable                                               ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|bitreverse:revstage|wraddr[0]~0                                           ; LABCELL_X57_Y3_N15  ; 8       ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|comb~0                                                                    ; LABCELL_X57_Y3_N18  ; 1       ; Read enable                                                ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_128|always1~0                                              ; LABCELL_X64_Y5_N24  ; 1       ; Write enable                                               ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_128|always7~0                                              ; LABCELL_X79_Y4_N21  ; 1       ; Write enable                                               ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|CKPCE_THREE.mpy_pipe_c[38]       ; FF_X68_Y8_N29       ; 15      ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|CKPCE_THREE.mpy_pipe_d[29]       ; FF_X67_Y5_N41       ; 12      ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|CKPCE_THREE.rp_two[3]~0          ; LABCELL_X60_Y4_N24  ; 92      ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|convround:do_rnd_left_i|o_val~1  ; LABCELL_X50_Y7_N24  ; 7       ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|convround:do_rnd_left_r|o_val~1  ; LABCELL_X70_Y6_N45  ; 7       ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|convround:do_rnd_right_i|o_val~2 ; LABCELL_X74_Y5_N27  ; 8       ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|convround:do_rnd_right_r|o_val~2 ; LABCELL_X71_Y4_N57  ; 8       ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_128|iaddr[5]                                               ; FF_X64_Y5_N17       ; 25      ; Sync. clear                                                ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_128|oaddr[4]~0                                             ; MLABCELL_X65_Y6_N9  ; 7       ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_128|oaddr[6]                                               ; FF_X68_Y4_N20       ; 20      ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_16|always1~0                                               ; LABCELL_X57_Y9_N24  ; 1       ; Write enable                                               ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_16|always7~0                                               ; LABCELL_X50_Y7_N57  ; 1       ; Write enable                                               ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|CKPCE_THREE.mpy_pipe_c[38]        ; FF_X64_Y8_N17       ; 14      ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|CKPCE_THREE.mpy_pipe_d[29]        ; FF_X57_Y5_N2        ; 12      ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|aux_pipeline[4]~0                 ; MLABCELL_X59_Y3_N3  ; 60      ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|convround:do_rnd_left_i|o_val~1   ; LABCELL_X50_Y5_N24  ; 7       ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|convround:do_rnd_left_r|o_val~1   ; LABCELL_X48_Y4_N18  ; 7       ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|convround:do_rnd_right_i|o_val~2  ; LABCELL_X53_Y9_N3   ; 8       ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|convround:do_rnd_right_r|o_val~2  ; LABCELL_X51_Y9_N27  ; 8       ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_16|iaddr[1]~0                                              ; LABCELL_X64_Y7_N24  ; 4       ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_16|oaddr[0]~0                                              ; MLABCELL_X59_Y6_N39 ; 4       ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_16|oaddr[3]                                                ; FF_X59_Y6_N50       ; 20      ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_32|always1~0                                               ; LABCELL_X56_Y6_N57  ; 1       ; Write enable                                               ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_32|always7~0                                               ; MLABCELL_X65_Y7_N54 ; 1       ; Write enable                                               ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|CKPCE_THREE.mpy_pipe_c[38]        ; FF_X61_Y10_N29      ; 15      ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|CKPCE_THREE.mpy_pipe_d[29]        ; FF_X62_Y10_N53      ; 12      ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|convround:do_rnd_left_i|o_val~1   ; LABCELL_X68_Y6_N45  ; 7       ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|convround:do_rnd_left_r|o_val~1   ; LABCELL_X50_Y6_N54  ; 7       ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|convround:do_rnd_right_i|o_val~2  ; MLABCELL_X72_Y9_N15 ; 8       ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|convround:do_rnd_right_r|o_val~2  ; LABCELL_X66_Y9_N57  ; 8       ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_32|iaddr[0]                                                ; FF_X64_Y6_N44       ; 27      ; Sync. clear                                                ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_32|iaddr[4]~0                                              ; LABCELL_X64_Y6_N24  ; 5       ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_32|oaddr[3]~0                                              ; MLABCELL_X59_Y6_N33 ; 5       ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_32|oaddr[4]                                                ; FF_X64_Y7_N2        ; 20      ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_64|always1~0                                               ; LABCELL_X77_Y4_N57  ; 1       ; Write enable                                               ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_64|always7~0                                               ; LABCELL_X62_Y5_N57  ; 1       ; Write enable                                               ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|CKPCE_THREE.mpy_pipe_c[38]        ; FF_X77_Y4_N17       ; 15      ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|CKPCE_THREE.mpy_pipe_d[29]        ; FF_X79_Y6_N53       ; 12      ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|convround:do_rnd_left_i|o_val~1   ; LABCELL_X68_Y6_N54  ; 7       ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|convround:do_rnd_left_r|o_val~1   ; LABCELL_X70_Y6_N51  ; 7       ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|convround:do_rnd_right_i|o_val~2  ; MLABCELL_X72_Y3_N57 ; 8       ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|convround:do_rnd_right_r|o_val~2  ; LABCELL_X70_Y3_N57  ; 8       ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_64|iaddr[1]~0                                              ; MLABCELL_X59_Y3_N18 ; 6       ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_64|iaddr[4]                                                ; FF_X72_Y4_N56       ; 26      ; Sync. clear                                                ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_64|oaddr[5]                                                ; FF_X61_Y5_N32       ; 20      ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_64|oaddr[5]~0                                              ; LABCELL_X61_Y5_N39  ; 6       ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_8|always1~0                                                ; LABCELL_X55_Y6_N21  ; 1       ; Write enable                                               ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_8|always7~0                                                ; LABCELL_X48_Y3_N42  ; 1       ; Write enable                                               ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|CKPCE_THREE.mpy_pipe_c[38]         ; FF_X55_Y12_N17      ; 13      ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|CKPCE_THREE.mpy_pipe_d[29]         ; FF_X52_Y8_N41       ; 12      ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|CKPCE_THREE.mpy_pipe_v             ; LABCELL_X61_Y7_N51  ; 1497    ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|CKPCE_THREE.rp_three[2]~0          ; LABCELL_X60_Y4_N21  ; 92      ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|Equal1~0                           ; LABCELL_X60_Y4_N45  ; 335     ; Sync. clear, Sync. load                                    ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|convround:do_rnd_left_i|o_val~1    ; LABCELL_X48_Y5_N21  ; 7       ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|convround:do_rnd_left_r|o_val~1    ; LABCELL_X48_Y5_N24  ; 7       ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|convround:do_rnd_right_i|o_val~1   ; LABCELL_X51_Y7_N24  ; 8       ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|convround:do_rnd_right_r|o_val~2   ; LABCELL_X51_Y7_N54  ; 8       ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_8|iaddr[2]~0                                               ; MLABCELL_X59_Y6_N3  ; 3       ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_8|oaddr[0]~0                                               ; LABCELL_X56_Y6_N3   ; 3       ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|fftstage:stage_8|oaddr[2]                                                 ; FF_X55_Y6_N38       ; 20      ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|laststage:stage_2|convround:do_rnd_i|o_val~1                              ; LABCELL_X55_Y3_N54  ; 7       ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|laststage:stage_2|convround:do_rnd_r|o_val~1                              ; LABCELL_X56_Y2_N18  ; 7       ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|laststage:stage_2|m_r[1]~0                                                ; MLABCELL_X52_Y2_N48 ; 16      ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|laststage:stage_2|stage                                                   ; FF_X56_Y3_N50       ; 22      ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|laststage:stage_2|sto_r[3]~0                                              ; LABCELL_X53_Y2_N54  ; 18      ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|qtrstage:stage_4|always3~0                                                ; LABCELL_X53_Y3_N3   ; 36      ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|qtrstage:stage_4|convround:do_rnd_diff_i|o_val~1                          ; LABCELL_X51_Y3_N24  ; 7       ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|qtrstage:stage_4|convround:do_rnd_diff_r|o_val~1                          ; MLABCELL_X52_Y4_N54 ; 7       ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|qtrstage:stage_4|convround:do_rnd_sum_i|o_val~1                           ; MLABCELL_X52_Y3_N57 ; 7       ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|qtrstage:stage_4|convround:do_rnd_sum_r|o_val~1                           ; LABCELL_X51_Y4_N54  ; 7       ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|qtrstage:stage_4|iaddr[0]                                                 ; FF_X56_Y6_N32       ; 18      ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|qtrstage:stage_4|iaddr[4]~0                                               ; LABCELL_X51_Y5_N27  ; 3       ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; FFT_Module:uFFT|qtrstage:stage_4|pipeline[2]                                              ; FF_X57_Y3_N31       ; 16      ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; FFT_rst                                                                                   ; FF_X59_Y3_N2        ; 153     ; Sync. clear                                                ; no     ; --                   ; --               ; --                        ;
; I2C_Module:uI2C|registerInterface:u_registerInterface|Decoder0~1                          ; LABCELL_X63_Y4_N30  ; 9       ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; I2C_Module:uI2C|registerInterface:u_registerInterface|Decoder0~2                          ; LABCELL_X63_Y4_N54  ; 9       ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; I2C_Module:uI2C|registerInterface:u_registerInterface|Decoder0~4                          ; LABCELL_X63_Y4_N51  ; 8       ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; I2C_Module:uI2C|registerInterface:u_registerInterface|Decoder0~6                          ; LABCELL_X64_Y3_N54  ; 13      ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; I2C_Module:uI2C|registerInterface:u_registerInterface|dummyReg[7]~0                       ; LABCELL_X64_Y3_N6   ; 8       ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; I2C_Module:uI2C|serialInterface:u_serialInterface|CurrState_SISt.1001                     ; FF_X66_Y4_N53       ; 21      ; Sync. load                                                 ; no     ; --                   ; --               ; --                        ;
; I2C_Module:uI2C|serialInterface:u_serialInterface|regAddr[7]~1                            ; MLABCELL_X65_Y3_N33 ; 11      ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; I2C_Module:uI2C|serialInterface:u_serialInterface|rxData[1]~0                             ; MLABCELL_X65_Y3_N54 ; 12      ; Sync. clear                                                ; no     ; --                   ; --               ; --                        ;
; I2C_Module:uI2C|serialInterface:u_serialInterface|rxData[1]~2                             ; LABCELL_X67_Y4_N30  ; 12      ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; I2C_Module:uI2C|serialInterface:u_serialInterface|txData[5]~3                             ; LABCELL_X66_Y4_N54  ; 7       ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; I2C_Module:uI2C|startEdgeDet                                                              ; FF_X67_Y4_N17       ; 46      ; Sync. clear, Sync. load                                    ; no     ; --                   ; --               ; --                        ;
; I2C_Module:uI2C|startStopDetState[1]~1                                                    ; LABCELL_X67_Y4_N12  ; 3       ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; Selector13~1                                                                              ; LABCELL_X61_Y3_N9   ; 5       ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; Selector26~0                                                                              ; MLABCELL_X59_Y3_N0  ; 2       ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; Selector3~1                                                                               ; LABCELL_X64_Y1_N21  ; 9       ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; Selector49~11                                                                             ; LABCELL_X64_Y2_N0   ; 20      ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; Selector53~1                                                                              ; LABCELL_X63_Y3_N48  ; 2       ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; TD_rst                                                                                    ; FF_X59_Y3_N53       ; 50      ; Async. clear                                               ; no     ; --                   ; --               ; --                        ;
; TDenable~DUPLICATE                                                                        ; FF_X59_Y3_N16       ; 10      ; Read enable                                                ; no     ; --                   ; --               ; --                        ;
; ToneDetector_Module:uTD|ToneLUT:u1|done~0                                                 ; LABCELL_X60_Y2_N51  ; 6       ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; ToneDetector_Module:uTD|highReady~0                                                       ; LABCELL_X60_Y2_N45  ; 11      ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; ToneDetector_Module:uTD|tempHighBin[5]~1                                                  ; LABCELL_X60_Y1_N12  ; 21      ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; ToneDetector_Module:uTD|tempLowBin[5]~3                                                   ; LABCELL_X60_Y3_N6   ; 21      ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; clk                                                                                       ; PIN_AF14            ; 2       ; Clock                                                      ; no     ; --                   ; --               ; --                        ;
; clk                                                                                       ; PIN_AF14            ; 3792    ; Clock                                                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; clkcount[3]~0                                                                             ; LABCELL_X64_Y2_N18  ; 32      ; Sync. clear                                                ; no     ; --                   ; --               ; --                        ;
; clkcount[3]~3                                                                             ; LABCELL_X64_Y2_N42  ; 32      ; Clock enable                                               ; no     ; --                   ; --               ; --                        ;
; i_ce                                                                                      ; FF_X60_Y4_N29       ; 1741    ; Clock, Clock enable, Read enable, Sync. load, Write enable ; no     ; --                   ; --               ; --                        ;
; reset_n                                                                                   ; PIN_AE12            ; 66      ; Async. clear, Clock enable                                 ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------+---------------------+---------+------------------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_AF14 ; 3792    ; Global Clock         ; GCLK6            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                         ;
+-------------------------------------------------------------------------------+---------+
; Name                                                                          ; Fan-Out ;
+-------------------------------------------------------------------------------+---------+
; i_ce                                                                          ; 1749    ;
; FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|CKPCE_THREE.mpy_pipe_v ; 1497    ;
+-------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------------------------+--------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                          ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                        ; Location                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+-------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------------------------+--------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; FFT_Module:uFFT|bitreverse:revstage|altsyncram:brmem_rtl_0|altsyncram_k3q1:auto_generated|ALTSYNCRAM                          ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 4096 ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1           ; 0     ; None                                       ; M10K_X58_Y3_N0                 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; FFT_Module:uFFT|fftstage:stage_128|altsyncram:imem_rtl_0|altsyncram_a0q1:auto_generated|ALTSYNCRAM                            ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 1024 ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; None                                       ; M10K_X58_Y5_N0                 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; FFT_Module:uFFT|fftstage:stage_128|altsyncram:omem_rtl_0|altsyncram_a0q1:auto_generated|ALTSYNCRAM                            ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; None                                       ; M10K_X76_Y4_N0                 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|altsyncram:fifo_left_rtl_0|altsyncram_4tp1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 18           ; 8            ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 144  ; 8                           ; 18                          ; 8                           ; 18                          ; 144                 ; 2           ; 0     ; None                                       ; M10K_X69_Y6_N0, M10K_X49_Y7_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; FFT_Module:uFFT|fftstage:stage_16|altsyncram:imem_rtl_0|altsyncram_0tp1:auto_generated|ALTSYNCRAM                             ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 16           ; 8            ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 128  ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1           ; 0     ; None                                       ; M10K_X58_Y7_N0                 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; FFT_Module:uFFT|fftstage:stage_16|altsyncram:omem_rtl_0|altsyncram_0tp1:auto_generated|ALTSYNCRAM                             ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 16           ; 8            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 128  ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1           ; 0     ; None                                       ; M10K_X49_Y9_N0                 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|altsyncram:fifo_left_rtl_0|altsyncram_4tp1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 18           ; 8            ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 144  ; 8                           ; 18                          ; 8                           ; 18                          ; 144                 ; 1           ; 0     ; None                                       ; M10K_X49_Y5_N0                 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; FFT_Module:uFFT|fftstage:stage_32|altsyncram:imem_rtl_0|altsyncram_00q1:auto_generated|ALTSYNCRAM                             ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 256  ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 1           ; 0     ; None                                       ; M10K_X58_Y6_N0                 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; FFT_Module:uFFT|fftstage:stage_32|altsyncram:omem_rtl_0|altsyncram_00q1:auto_generated|ALTSYNCRAM                             ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 1           ; 0     ; None                                       ; M10K_X69_Y7_N0                 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; FFT_Module:uFFT|fftstage:stage_32|butterfly:FWBFLY.bfly|altsyncram:fifo_left_rtl_0|altsyncram_4tp1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 18           ; 8            ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 144  ; 8                           ; 18                          ; 8                           ; 18                          ; 144                 ; 2           ; 0     ; None                                       ; M10K_X49_Y5_N0, M10K_X69_Y6_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; FFT_Module:uFFT|fftstage:stage_64|altsyncram:imem_rtl_0|altsyncram_uvp1:auto_generated|ALTSYNCRAM                             ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 16           ; 32           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 512  ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1           ; 0     ; None                                       ; M10K_X76_Y6_N0                 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; FFT_Module:uFFT|fftstage:stage_64|altsyncram:omem_rtl_0|altsyncram_uvp1:auto_generated|ALTSYNCRAM                             ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 16           ; 32           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1           ; 0     ; None                                       ; M10K_X69_Y5_N0                 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|altsyncram:fifo_left_rtl_0|altsyncram_4tp1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 18           ; 8            ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 144  ; 8                           ; 18                          ; 8                           ; 18                          ; 144                 ; 1           ; 0     ; None                                       ; M10K_X69_Y6_N0                 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; FFT_Module:uFFT|fftstage:stage_8|altsyncram:imem_rtl_0|altsyncram_msp1:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 16           ; 4            ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 64   ; 4                           ; 16                          ; 4                           ; 16                          ; 64                  ; 1           ; 0     ; None                                       ; M10K_X49_Y8_N0                 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; FFT_Module:uFFT|fftstage:stage_8|altsyncram:omem_rtl_0|altsyncram_msp1:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 16           ; 4            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 64   ; 4                           ; 16                          ; 4                           ; 16                          ; 64                  ; 1           ; 0     ; None                                       ; M10K_X49_Y3_N0                 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|altsyncram:fifo_left_rtl_0|altsyncram_4tp1:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 18           ; 8            ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 144  ; 8                           ; 18                          ; 8                           ; 18                          ; 144                 ; 1           ; 0     ; None                                       ; M10K_X49_Y5_N0                 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; ToneDetector_Module:uTD|Magnitude:u0|altsyncram:rom_rtl_0|altsyncram_9o22:auto_generated|ALTSYNCRAM                           ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 4096 ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1           ; 0     ; db/Control.ram0_Magnitude_4e04d15e.hdl.mif ; M10K_X58_Y1_N0                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode                       ;
+-------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------------------------+--------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------+
; Routing Usage Summary                                                 ;
+---------------------------------------------+-------------------------+
; Routing Resource Type                       ; Usage                   ;
+---------------------------------------------+-------------------------+
; Block interconnects                         ; 5,755 / 289,320 ( 2 % ) ;
; C12 interconnects                           ; 59 / 13,420 ( < 1 % )   ;
; C2 interconnects                            ; 1,626 / 119,108 ( 1 % ) ;
; C4 interconnects                            ; 784 / 56,300 ( 1 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )          ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )          ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )          ;
; Direct links                                ; 824 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 1 / 16 ( 6 % )          ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )           ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )          ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )          ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )         ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )          ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )         ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )          ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )          ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )         ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )         ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )          ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )          ;
; Local interconnects                         ; 1,261 / 84,580 ( 1 % )  ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )          ;
; R14 interconnects                           ; 303 / 12,676 ( 2 % )    ;
; R14/C12 interconnect drivers                ; 315 / 20,720 ( 2 % )    ;
; R3 interconnects                            ; 2,395 / 130,992 ( 2 % ) ;
; R6 interconnects                            ; 3,241 / 266,960 ( 1 % ) ;
; Spine clocks                                ; 2 / 360 ( < 1 % )       ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )      ;
+---------------------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 5         ; 0            ; 5         ; 0            ; 0            ; 5         ; 5         ; 0            ; 5         ; 5         ; 0            ; 2            ; 0            ; 0            ; 0            ; 0            ; 2            ; 0            ; 0            ; 0            ; 1            ; 2            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 5            ; 0         ; 5            ; 5            ; 0         ; 0         ; 5            ; 0         ; 0         ; 5            ; 3            ; 5            ; 5            ; 5            ; 5            ; 3            ; 5            ; 5            ; 5            ; 4            ; 3            ; 5            ; 5            ; 5            ; 5            ; 5            ; 5            ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; writeEnOut         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sda                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; scl                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset_n            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 1719.0            ;
; i_ce            ; clk                  ; 39.1              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                              ;
+----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                  ; Destination Register                                                                                                ; Delay Added in ns ;
+----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+-------------------+
; i_ce                                                                             ; FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|CKPCE_THREE.ce_phase[0]                                    ; 5.163             ;
; ToneDetector_Module:uTD|ToneLUT:u1|Tone[0]                                       ; myRegResultslsb[0]                                                                                                  ; 3.847             ;
; ToneDetector_Module:uTD|ToneLUT:u1|Tone[1]                                       ; myRegResultslsb[1]                                                                                                  ; 3.847             ;
; ToneDetector_Module:uTD|ToneLUT:u1|Tone[4]                                       ; myRegResultslsb[4]                                                                                                  ; 3.847             ;
; ToneDetector_Module:uTD|ToneLUT:u1|Tone[2]                                       ; myRegResultslsb[2]                                                                                                  ; 3.833             ;
; ToneDetector_Module:uTD|ToneLUT:u1|Tone[3]                                       ; myRegResultslsb[3]                                                                                                  ; 3.833             ;
; ToneDetector_Module:uTD|ToneLUT:u1|done                                          ; pState.SFFTWait                                                                                                     ; 3.470             ;
; FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|CKPCE_THREE.ce_phase[1] ; FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|longbimpy:CKPCE_THREE.mpy|acc[2][2]                         ; 2.559             ;
; FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|CKPCE_THREE.ce_phase[2] ; FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|longbimpy:CKPCE_THREE.mpy|acc[2][2]                         ; 2.559             ;
; FFT_Module:uFFT|fftstage:stage_128|butterfly:FWBFLY.bfly|CKPCE_THREE.ce_phase[0] ; FFT_Module:uFFT|fftstage:stage_8|butterfly:FWBFLY.bfly|CKPCE_THREE.rp_three[7]                                      ; 2.305             ;
; clkcount[31]                                                                     ; pState.SStart                                                                                                       ; 2.303             ;
; clkcount[30]                                                                     ; pState.SStart                                                                                                       ; 2.303             ;
; clkcount[29]                                                                     ; pState.SStart                                                                                                       ; 2.303             ;
; clkcount[28]                                                                     ; pState.SStart                                                                                                       ; 2.303             ;
; clkcount[27]                                                                     ; pState.SStart                                                                                                       ; 2.303             ;
; clkcount[25]                                                                     ; pState.SStart                                                                                                       ; 2.303             ;
; clkcount[26]                                                                     ; pState.SStart                                                                                                       ; 2.303             ;
; clkcount[23]                                                                     ; pState.SStart                                                                                                       ; 2.303             ;
; clkcount[22]                                                                     ; pState.SStart                                                                                                       ; 2.303             ;
; clkcount[24]                                                                     ; pState.SStart                                                                                                       ; 2.303             ;
; clkcount[21]                                                                     ; pState.SStart                                                                                                       ; 2.303             ;
; clkcount[20]                                                                     ; pState.SStart                                                                                                       ; 2.303             ;
; clkcount[18]                                                                     ; pState.SStart                                                                                                       ; 2.303             ;
; clkcount[17]                                                                     ; pState.SStart                                                                                                       ; 2.303             ;
; clkcount[16]                                                                     ; pState.SStart                                                                                                       ; 2.303             ;
; clkcount[15]                                                                     ; pState.SStart                                                                                                       ; 2.303             ;
; clkcount[14]                                                                     ; pState.SStart                                                                                                       ; 2.303             ;
; clkcount[12]                                                                     ; pState.SStart                                                                                                       ; 2.303             ;
; clkcount[11]                                                                     ; pState.SStart                                                                                                       ; 2.303             ;
; clkcount[10]                                                                     ; pState.SStart                                                                                                       ; 2.303             ;
; clkcount[9]                                                                      ; pState.SStart                                                                                                       ; 2.303             ;
; clkcount[8]                                                                      ; pState.SStart                                                                                                       ; 2.303             ;
; clkcount[7]                                                                      ; pState.SStart                                                                                                       ; 2.303             ;
; clkcount[6]                                                                      ; pState.SStart                                                                                                       ; 2.303             ;
; clkcount[5]                                                                      ; pState.SStart                                                                                                       ; 2.303             ;
; clkcount[4]                                                                      ; pState.SStart                                                                                                       ; 2.303             ;
; clkcount[3]                                                                      ; pState.SStart                                                                                                       ; 2.303             ;
; clkcount[2]                                                                      ; pState.SStart                                                                                                       ; 2.303             ;
; clkcount[19]                                                                     ; pState.SStart                                                                                                       ; 2.303             ;
; clkcount[13]                                                                     ; pState.SStart                                                                                                       ; 2.303             ;
; pState.SFFTWait                                                                  ; pState.SStart                                                                                                       ; 2.303             ;
; pState.SFFTIn                                                                    ; pState.SStart                                                                                                       ; 2.303             ;
; nextsample[31]                                                                   ; pState.SStart                                                                                                       ; 2.303             ;
; nextsample[12]                                                                   ; pState.SStart                                                                                                       ; 2.303             ;
; nextsample[11]                                                                   ; pState.SStart                                                                                                       ; 2.303             ;
; nextsample[10]                                                                   ; pState.SStart                                                                                                       ; 2.303             ;
; nextsample[9]                                                                    ; pState.SStart                                                                                                       ; 2.303             ;
; nextsample[8]                                                                    ; pState.SStart                                                                                                       ; 2.303             ;
; nextsample[18]                                                                   ; pState.SStart                                                                                                       ; 2.303             ;
; nextsample[17]                                                                   ; pState.SStart                                                                                                       ; 2.303             ;
; nextsample[16]                                                                   ; pState.SStart                                                                                                       ; 2.303             ;
; nextsample[15]                                                                   ; pState.SStart                                                                                                       ; 2.303             ;
; nextsample[14]                                                                   ; pState.SStart                                                                                                       ; 2.303             ;
; nextsample[13]                                                                   ; pState.SStart                                                                                                       ; 2.303             ;
; nextsample[30]                                                                   ; pState.SStart                                                                                                       ; 2.303             ;
; nextsample[29]                                                                   ; pState.SStart                                                                                                       ; 2.303             ;
; nextsample[28]                                                                   ; pState.SStart                                                                                                       ; 2.303             ;
; nextsample[27]                                                                   ; pState.SStart                                                                                                       ; 2.303             ;
; nextsample[26]                                                                   ; pState.SStart                                                                                                       ; 2.303             ;
; nextsample[24]                                                                   ; pState.SStart                                                                                                       ; 2.303             ;
; nextsample[23]                                                                   ; pState.SStart                                                                                                       ; 2.303             ;
; nextsample[22]                                                                   ; pState.SStart                                                                                                       ; 2.303             ;
; nextsample[21]                                                                   ; pState.SStart                                                                                                       ; 2.303             ;
; nextsample[20]                                                                   ; pState.SStart                                                                                                       ; 2.303             ;
; nextsample[25]                                                                   ; pState.SStart                                                                                                       ; 2.303             ;
; nextsample[4]                                                                    ; pState.SStart                                                                                                       ; 2.303             ;
; I2C_Module:uI2C|registerInterface:u_registerInterface|myRegMCUStatusmsb[4]       ; pState.SStart                                                                                                       ; 2.303             ;
; I2C_Module:uI2C|registerInterface:u_registerInterface|myRegMCUStatusmsb[0]       ; pState.SStart                                                                                                       ; 2.303             ;
; nextsample[3]                                                                    ; pState.SStart                                                                                                       ; 2.303             ;
; nextsample[2]                                                                    ; pState.SStart                                                                                                       ; 2.303             ;
; I2C_Module:uI2C|registerInterface:u_registerInterface|myRegMCUStatusmsb[2]       ; pState.SStart                                                                                                       ; 2.303             ;
; I2C_Module:uI2C|registerInterface:u_registerInterface|myRegMCUStatusmsb[3]       ; pState.SStart                                                                                                       ; 2.303             ;
; I2C_Module:uI2C|registerInterface:u_registerInterface|myRegMCUStatusmsb[5]       ; pState.SStart                                                                                                       ; 2.303             ;
; nextsample[6]                                                                    ; pState.SStart                                                                                                       ; 2.303             ;
; nextsample[5]                                                                    ; pState.SStart                                                                                                       ; 2.303             ;
; nextsample[1]                                                                    ; pState.SStart                                                                                                       ; 2.303             ;
; I2C_Module:uI2C|registerInterface:u_registerInterface|myRegMCUStatusmsb[1]       ; pState.SStart                                                                                                       ; 2.303             ;
; nextsample[0]                                                                    ; pState.SStart                                                                                                       ; 2.303             ;
; nextsample[19]                                                                   ; pState.SStart                                                                                                       ; 2.303             ;
; nextsample[7]                                                                    ; pState.SStart                                                                                                       ; 2.303             ;
; pState.SFFTOut                                                                   ; pState.SStart                                                                                                       ; 2.303             ;
; I2C_Module:uI2C|registerInterface:u_registerInterface|myRegMCUStatusmsb[6]       ; pState.SStart                                                                                                       ; 2.303             ;
; FFT_Module:uFFT|bitreverse:revstage|wraddr[1]                                    ; FFT_Module:uFFT|bitreverse:revstage|in_reset                                                                        ; 2.243             ;
; FFT_Module:uFFT|bitreverse:revstage|wraddr[0]                                    ; FFT_Module:uFFT|bitreverse:revstage|in_reset                                                                        ; 2.243             ;
; FFT_Module:uFFT|laststage:stage_2|o_sync                                         ; FFT_Module:uFFT|bitreverse:revstage|in_reset                                                                        ; 2.243             ;
; FFT_Module:uFFT|r_br_started                                                     ; FFT_Module:uFFT|bitreverse:revstage|in_reset                                                                        ; 2.243             ;
; FFT_rst                                                                          ; FFT_Module:uFFT|bitreverse:revstage|altsyncram:brmem_rtl_0|altsyncram_k3q1:auto_generated|ram_block1a7~porta_we_reg ; 2.197             ;
; FFT_Module:uFFT|fftstage:stage_64|oaddr[5]                                       ; FFT_Module:uFFT|fftstage:stage_64|altsyncram:omem_rtl_0|altsyncram_uvp1:auto_generated|ram_block1a0~porta_we_reg    ; 2.102             ;
; FFT_Module:uFFT|fftstage:stage_64|b_started                                      ; FFT_Module:uFFT|fftstage:stage_64|oaddr[5]                                                                          ; 2.099             ;
; FFT_Module:uFFT|fftstage:stage_64|butterfly:FWBFLY.bfly|o_aux                    ; FFT_Module:uFFT|fftstage:stage_64|oaddr[5]                                                                          ; 2.099             ;
; FFT_Module:uFFT|fftstage:stage_16|butterfly:FWBFLY.bfly|o_aux                    ; FFT_Module:uFFT|fftstage:stage_16|oaddr[3]                                                                          ; 2.097             ;
; FFT_Module:uFFT|fftstage:stage_16|b_started                                      ; FFT_Module:uFFT|fftstage:stage_16|oaddr[3]                                                                          ; 2.097             ;
; FFT_Module:uFFT|fftstage:stage_32|iaddr[4]                                       ; FFT_Module:uFFT|fftstage:stage_32|altsyncram:imem_rtl_0|altsyncram_00q1:auto_generated|ram_block1a0~porta_we_reg    ; 2.091             ;
; FFT_Module:uFFT|fftstage:stage_32|wait_for_sync                                  ; FFT_Module:uFFT|fftstage:stage_32|iaddr[3]                                                                          ; 2.070             ;
; FFT_Module:uFFT|fftstage:stage_64|o_sync                                         ; FFT_Module:uFFT|fftstage:stage_32|iaddr[3]                                                                          ; 2.070             ;
; FFT_Module:uFFT|laststage:stage_2|stage                                          ; FFT_Module:uFFT|laststage:stage_2|m_i[7]                                                                            ; 2.069             ;
; FFT_Module:uFFT|qtrstage:stage_4|iaddr[1]                                        ; FFT_Module:uFFT|qtrstage:stage_4|sum_i[1]                                                                           ; 2.047             ;
; FFT_Module:uFFT|fftstage:stage_32|oaddr[4]                                       ; FFT_Module:uFFT|fftstage:stage_32|altsyncram:omem_rtl_0|altsyncram_00q1:auto_generated|ram_block1a0~porta_we_reg    ; 2.036             ;
; FFT_Module:uFFT|fftstage:stage_16|wait_for_sync                                  ; FFT_Module:uFFT|fftstage:stage_16|iaddr[2]                                                                          ; 2.033             ;
; FFT_Module:uFFT|fftstage:stage_32|o_sync                                         ; FFT_Module:uFFT|fftstage:stage_16|iaddr[2]                                                                          ; 2.033             ;
+----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "Control"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (18550): Found RAM instances implemented as ROM because the write logic is disabled. One instance is listed below as an example.
    Info (119043): Atom "ToneDetector_Module:uTD|Magnitude:u0|altsyncram:rom_rtl_0|altsyncram_9o22:auto_generated|ram_block1a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clk~inputCLKENA0 with 4108 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Control.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176218): Packed 96 registers into blocks of type Block RAM
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:07
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:27
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 24% of the available device resources in the region that extends from location X56_Y0 to location X66_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (11888): Total time spent on timing analysis during the Fitter is 4.55 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:05
Info (144001): Generated suppressed messages file C:/Users/nfe19/Downloads/senior_design_2022_2023-master/senior_design_2022_2023-master/I2CTest/output_files/Control.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 7461 megabytes
    Info: Processing ended: Wed Mar 29 18:27:20 2023
    Info: Elapsed time: 00:01:31
    Info: Total CPU time (on all processors): 00:07:14


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/nfe19/Downloads/senior_design_2022_2023-master/senior_design_2022_2023-master/I2CTest/output_files/Control.fit.smsg.


