# 快时钟到慢时钟

也可以叫做慢时钟采样快时钟

## 设计步骤

以clk1(fast) to clk2(slow)为例

### 1.展宽

在快时钟域中将信号通过两个reg延迟两拍，再将原信号和延迟的两个时钟求或，输入到一个reg中（防止毛刺）

### 2.打两拍

打两拍输入clk2， 采用上升沿作为输出，避免多个信号
