TimeQuest Timing Analyzer report for lab2
Wed Feb 18 03:33:35 2015
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk'
 44. Fast 1200mV 0C Model Hold: 'clk'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; lab2                                               ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 1228.5 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.186 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.405 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -117.365                         ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                              ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; general_registers[5][0] ; general_registers[5][0] ; clk          ; clk         ; 1.000        ; -0.078     ; 0.734      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                               ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.405 ; general_registers[5][0] ; general_registers[5][0] ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[0][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[0][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[0][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[0][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[0][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[0][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[0][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[0][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[1][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[1][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[1][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[1][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[1][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[1][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[1][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[1][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[2][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[2][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[2][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[2][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[2][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[2][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[2][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[2][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[3][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[3][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[3][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[3][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[3][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[3][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[3][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[3][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[4][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[4][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[4][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[4][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[4][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[4][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[4][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[4][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[5][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~0       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~1       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~10      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~11      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~12      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~13      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~14      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~15      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~16      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~17      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~18      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~19      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~2       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~20      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~21      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~22      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~23      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~24      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~25      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~26      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~27      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~28      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~29      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~3       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~30      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~31      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~32      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~33      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~34      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~35      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~36      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~37      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~38      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~39      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~4       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~40      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~41      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~42      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~43      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~44      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~45      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~46      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~47      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~5       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~6       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~7       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~8       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~9       ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; general_registers[2][1] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; general_registers[2][3] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; general_registers[2][5] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; general_registers[3][1] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; general_registers[3][3] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; general_registers[3][5] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; general_registers[4][0] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; general_registers[4][1] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; general_registers[4][2] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; general_registers[4][3] ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; condition_bit  ; clk        ; 1.592 ; 1.954 ; Rise       ; clk             ;
; label_write    ; clk        ; 3.406 ; 3.786 ; Rise       ; clk             ;
; rd[*]          ; clk        ; 3.696 ; 4.073 ; Rise       ; clk             ;
;  rd[0]         ; clk        ; 3.696 ; 4.073 ; Rise       ; clk             ;
;  rd[1]         ; clk        ; 2.912 ; 3.286 ; Rise       ; clk             ;
;  rd[2]         ; clk        ; 3.341 ; 3.719 ; Rise       ; clk             ;
; reg_write      ; clk        ; 3.475 ; 3.766 ; Rise       ; clk             ;
; write_data[*]  ; clk        ; 1.960 ; 2.274 ; Rise       ; clk             ;
;  write_data[0] ; clk        ; 1.470 ; 1.799 ; Rise       ; clk             ;
;  write_data[1] ; clk        ; 1.682 ; 2.007 ; Rise       ; clk             ;
;  write_data[2] ; clk        ; 1.538 ; 1.866 ; Rise       ; clk             ;
;  write_data[3] ; clk        ; 1.960 ; 2.274 ; Rise       ; clk             ;
;  write_data[4] ; clk        ; 1.553 ; 1.894 ; Rise       ; clk             ;
;  write_data[5] ; clk        ; 1.501 ; 1.832 ; Rise       ; clk             ;
;  write_data[6] ; clk        ; 1.671 ; 1.998 ; Rise       ; clk             ;
;  write_data[7] ; clk        ; 1.509 ; 1.848 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; condition_bit  ; clk        ; -1.121 ; -1.447 ; Rise       ; clk             ;
; label_write    ; clk        ; -2.130 ; -2.469 ; Rise       ; clk             ;
; rd[*]          ; clk        ; -1.511 ; -1.880 ; Rise       ; clk             ;
;  rd[0]         ; clk        ; -2.277 ; -2.672 ; Rise       ; clk             ;
;  rd[1]         ; clk        ; -1.511 ; -1.880 ; Rise       ; clk             ;
;  rd[2]         ; clk        ; -2.019 ; -2.353 ; Rise       ; clk             ;
; reg_write      ; clk        ; -0.986 ; -1.329 ; Rise       ; clk             ;
; write_data[*]  ; clk        ; -0.477 ; -0.829 ; Rise       ; clk             ;
;  write_data[0] ; clk        ; -0.710 ; -1.040 ; Rise       ; clk             ;
;  write_data[1] ; clk        ; -0.860 ; -1.171 ; Rise       ; clk             ;
;  write_data[2] ; clk        ; -0.529 ; -0.879 ; Rise       ; clk             ;
;  write_data[3] ; clk        ; -0.853 ; -1.148 ; Rise       ; clk             ;
;  write_data[4] ; clk        ; -0.647 ; -0.973 ; Rise       ; clk             ;
;  write_data[5] ; clk        ; -0.511 ; -0.859 ; Rise       ; clk             ;
;  write_data[6] ; clk        ; -0.477 ; -0.829 ; Rise       ; clk             ;
;  write_data[7] ; clk        ; -1.043 ; -1.362 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; regA_o[*]  ; clk        ; 11.326 ; 11.289 ; Rise       ; clk             ;
;  regA_o[0] ; clk        ; 10.914 ; 10.850 ; Rise       ; clk             ;
;  regA_o[1] ; clk        ; 10.908 ; 10.815 ; Rise       ; clk             ;
;  regA_o[2] ; clk        ; 10.222 ; 10.187 ; Rise       ; clk             ;
;  regA_o[3] ; clk        ; 10.428 ; 10.416 ; Rise       ; clk             ;
;  regA_o[4] ; clk        ; 10.204 ; 10.203 ; Rise       ; clk             ;
;  regA_o[5] ; clk        ; 10.542 ; 10.429 ; Rise       ; clk             ;
;  regA_o[6] ; clk        ; 11.326 ; 11.289 ; Rise       ; clk             ;
;  regA_o[7] ; clk        ; 10.891 ; 10.870 ; Rise       ; clk             ;
; regB_o[*]  ; clk        ; 11.427 ; 11.421 ; Rise       ; clk             ;
;  regB_o[0] ; clk        ; 10.042 ; 10.014 ; Rise       ; clk             ;
;  regB_o[1] ; clk        ; 11.154 ; 11.086 ; Rise       ; clk             ;
;  regB_o[2] ; clk        ; 10.865 ; 10.798 ; Rise       ; clk             ;
;  regB_o[3] ; clk        ; 9.941  ; 9.827  ; Rise       ; clk             ;
;  regB_o[4] ; clk        ; 10.549 ; 10.530 ; Rise       ; clk             ;
;  regB_o[5] ; clk        ; 11.077 ; 10.927 ; Rise       ; clk             ;
;  regB_o[6] ; clk        ; 11.427 ; 11.421 ; Rise       ; clk             ;
;  regB_o[7] ; clk        ; 10.269 ; 10.192 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; regA_o[*]  ; clk        ; 7.532 ; 7.468 ; Rise       ; clk             ;
;  regA_o[0] ; clk        ; 7.882 ; 7.786 ; Rise       ; clk             ;
;  regA_o[1] ; clk        ; 8.152 ; 8.034 ; Rise       ; clk             ;
;  regA_o[2] ; clk        ; 7.653 ; 7.642 ; Rise       ; clk             ;
;  regA_o[3] ; clk        ; 8.263 ; 8.219 ; Rise       ; clk             ;
;  regA_o[4] ; clk        ; 7.532 ; 7.468 ; Rise       ; clk             ;
;  regA_o[5] ; clk        ; 7.951 ; 7.897 ; Rise       ; clk             ;
;  regA_o[6] ; clk        ; 7.891 ; 7.882 ; Rise       ; clk             ;
;  regA_o[7] ; clk        ; 7.781 ; 7.746 ; Rise       ; clk             ;
; regB_o[*]  ; clk        ; 7.051 ; 6.992 ; Rise       ; clk             ;
;  regB_o[0] ; clk        ; 7.051 ; 6.992 ; Rise       ; clk             ;
;  regB_o[1] ; clk        ; 7.815 ; 7.742 ; Rise       ; clk             ;
;  regB_o[2] ; clk        ; 7.959 ; 7.884 ; Rise       ; clk             ;
;  regB_o[3] ; clk        ; 7.664 ; 7.586 ; Rise       ; clk             ;
;  regB_o[4] ; clk        ; 7.658 ; 7.597 ; Rise       ; clk             ;
;  regB_o[5] ; clk        ; 8.153 ; 8.057 ; Rise       ; clk             ;
;  regB_o[6] ; clk        ; 7.781 ; 7.670 ; Rise       ; clk             ;
;  regB_o[7] ; clk        ; 7.462 ; 7.417 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; label_read  ; regA_o[0]   ; 11.182 ; 11.204 ; 11.712 ; 11.459 ;
; label_read  ; regA_o[1]   ; 11.274 ; 10.027 ; 10.477 ; 11.573 ;
; label_read  ; regA_o[2]   ; 10.755 ; 9.592  ; 10.071 ; 11.082 ;
; label_read  ; regA_o[3]   ; 11.075 ; 9.995  ; 10.426 ; 11.312 ;
; label_read  ; regA_o[4]   ; 10.570 ; 9.526  ; 10.032 ; 10.909 ;
; label_read  ; regA_o[5]   ; 11.186 ; 10.193 ; 10.635 ; 11.492 ;
; label_read  ; regA_o[6]   ; 10.594 ; 9.859  ; 10.279 ; 10.821 ;
; label_read  ; regA_o[7]   ; 11.339 ; 9.987  ; 10.502 ; 11.683 ;
; label_read  ; regB_o[0]   ; 10.310 ; 10.498 ; 10.988 ; 10.623 ;
; label_read  ; regB_o[1]   ; 11.520 ; 10.435 ; 10.879 ; 11.844 ;
; label_read  ; regB_o[2]   ; 11.398 ; 10.911 ; 11.398 ; 11.693 ;
; label_read  ; regB_o[3]   ; 10.588 ; 10.013 ; 10.450 ; 10.838 ;
; label_read  ; regB_o[4]   ; 10.915 ; 9.726  ; 10.230 ; 11.236 ;
; label_read  ; regB_o[5]   ; 11.721 ; 10.762 ; 11.231 ; 11.990 ;
; label_read  ; regB_o[6]   ; 10.695 ; 10.319 ; 10.786 ; 10.953 ;
; label_read  ; regB_o[7]   ; 10.717 ; 10.440 ; 10.904 ; 11.005 ;
; label_rs[0] ; regA_o[0]   ; 11.532 ; 11.443 ; 11.911 ; 11.848 ;
; label_rs[0] ; regA_o[1]   ; 11.112 ; 10.954 ; 11.465 ; 11.299 ;
; label_rs[0] ; regA_o[2]   ; 10.866 ; 10.815 ; 11.256 ; 11.221 ;
; label_rs[0] ; regA_o[3]   ; 11.239 ; 11.081 ; 11.613 ; 11.486 ;
; label_rs[0] ; regA_o[4]   ; 10.849 ; 10.831 ; 11.238 ; 11.237 ;
; label_rs[0] ; regA_o[5]   ; 11.330 ; 11.226 ; 11.732 ; 11.619 ;
; label_rs[0] ; regA_o[6]   ; 11.415 ; 11.338 ; 11.769 ; 11.683 ;
; label_rs[0] ; regA_o[7]   ; 11.710 ; 11.650 ; 12.081 ; 12.055 ;
; label_rs[0] ; regB_o[0]   ; 10.660 ; 10.607 ; 11.039 ; 11.012 ;
; label_rs[0] ; regB_o[1]   ; 11.358 ; 11.225 ; 11.711 ; 11.570 ;
; label_rs[0] ; regB_o[2]   ; 11.509 ; 11.426 ; 11.899 ; 11.832 ;
; label_rs[0] ; regB_o[3]   ; 10.752 ; 10.607 ; 11.126 ; 11.012 ;
; label_rs[0] ; regB_o[4]   ; 11.194 ; 11.158 ; 11.583 ; 11.564 ;
; label_rs[0] ; regB_o[5]   ; 11.865 ; 11.724 ; 12.267 ; 12.117 ;
; label_rs[0] ; regB_o[6]   ; 11.516 ; 11.470 ; 11.870 ; 11.815 ;
; label_rs[0] ; regB_o[7]   ; 11.088 ; 10.972 ; 11.459 ; 11.377 ;
; label_rs[1] ; regA_o[0]   ; 11.842 ; 11.761 ; 12.192 ; 12.129 ;
; label_rs[1] ; regA_o[1]   ; 11.699 ; 11.697 ; 12.048 ; 11.932 ;
; label_rs[1] ; regA_o[2]   ; 11.178 ; 11.206 ; 11.539 ; 11.504 ;
; label_rs[1] ; regA_o[3]   ; 11.550 ; 11.436 ; 11.895 ; 11.768 ;
; label_rs[1] ; regA_o[4]   ; 11.162 ; 11.152 ; 11.523 ; 11.522 ;
; label_rs[1] ; regA_o[5]   ; 11.647 ; 11.616 ; 12.015 ; 11.902 ;
; label_rs[1] ; regA_o[6]   ; 11.999 ; 11.976 ; 12.379 ; 12.263 ;
; label_rs[1] ; regA_o[7]   ; 12.019 ; 11.967 ; 12.361 ; 12.335 ;
; label_rs[1] ; regB_o[0]   ; 10.970 ; 10.925 ; 11.320 ; 11.293 ;
; label_rs[1] ; regB_o[1]   ; 11.945 ; 11.968 ; 12.294 ; 12.203 ;
; label_rs[1] ; regB_o[2]   ; 11.821 ; 11.817 ; 12.182 ; 12.115 ;
; label_rs[1] ; regB_o[3]   ; 11.063 ; 10.962 ; 11.408 ; 11.294 ;
; label_rs[1] ; regB_o[4]   ; 11.507 ; 11.479 ; 11.868 ; 11.849 ;
; label_rs[1] ; regB_o[5]   ; 12.182 ; 12.114 ; 12.550 ; 12.400 ;
; label_rs[1] ; regB_o[6]   ; 12.100 ; 12.108 ; 12.480 ; 12.395 ;
; label_rs[1] ; regB_o[7]   ; 11.397 ; 11.289 ; 11.739 ; 11.657 ;
; label_rs[2] ; regA_o[0]   ; 10.648 ; 9.082  ; 9.530  ; 10.934 ;
; label_rs[2] ; regA_o[1]   ; 10.740 ; 8.903  ; 9.355  ; 11.048 ;
; label_rs[2] ; regA_o[2]   ; 10.221 ; 8.721  ; 9.117  ; 10.557 ;
; label_rs[2] ; regA_o[3]   ; 10.541 ; 8.946  ; 9.433  ; 10.787 ;
; label_rs[2] ; regA_o[4]   ; 10.036 ; 8.697  ; 9.093  ; 10.384 ;
; label_rs[2] ; regA_o[5]   ; 10.652 ; 9.151  ; 9.583  ; 10.967 ;
; label_rs[2] ; regA_o[6]   ; 10.060 ; 8.802  ; 9.266  ; 10.296 ;
; label_rs[2] ; regA_o[7]   ; 10.805 ; 9.472  ; 9.865  ; 11.158 ;
; label_rs[2] ; regB_o[0]   ; 9.776  ; 8.246  ; 8.658  ; 10.098 ;
; label_rs[2] ; regB_o[1]   ; 10.986 ; 9.174  ; 9.601  ; 11.319 ;
; label_rs[2] ; regB_o[2]   ; 10.864 ; 9.332  ; 9.760  ; 11.168 ;
; label_rs[2] ; regB_o[3]   ; 10.054 ; 8.472  ; 8.946  ; 10.313 ;
; label_rs[2] ; regB_o[4]   ; 10.381 ; 9.024  ; 9.438  ; 10.711 ;
; label_rs[2] ; regB_o[5]   ; 11.187 ; 9.649  ; 10.118 ; 11.465 ;
; label_rs[2] ; regB_o[6]   ; 10.161 ; 8.934  ; 9.367  ; 10.428 ;
; label_rs[2] ; regB_o[7]   ; 10.183 ; 8.794  ; 9.243  ; 10.480 ;
; rs1[0]      ; regA_o[0]   ; 9.761  ; 9.638  ; 10.104 ; 9.972  ;
; rs1[0]      ; regA_o[1]   ; 10.162 ; 10.067 ; 10.519 ; 10.424 ;
; rs1[0]      ; regA_o[2]   ; 9.776  ; 9.652  ; 10.166 ; 10.051 ;
; rs1[0]      ; regA_o[3]   ; 10.455 ; 10.421 ; 10.811 ; 10.768 ;
; rs1[0]      ; regA_o[4]   ; 8.982  ; 8.928  ; 9.354  ; 9.291  ;
; rs1[0]      ; regA_o[5]   ; 9.637  ; 9.581  ; 9.993  ; 9.937  ;
; rs1[0]      ; regA_o[6]   ; 9.934  ; 9.915  ; 10.307 ; 10.288 ;
; rs1[0]      ; regA_o[7]   ; 10.422 ; 10.336 ; 10.779 ; 10.693 ;
; rs1[1]      ; regA_o[0]   ; 10.105 ; 11.519 ; 11.943 ; 10.325 ;
; rs1[1]      ; regA_o[1]   ; 10.755 ; 10.641 ; 11.079 ; 10.984 ;
; rs1[1]      ; regA_o[2]   ; 10.223 ; 10.108 ; 10.540 ; 10.425 ;
; rs1[1]      ; regA_o[3]   ; 10.982 ; 11.027 ; 11.383 ; 11.290 ;
; rs1[1]      ; regA_o[4]   ; 10.042 ; 10.045 ; 10.402 ; 10.291 ;
; rs1[1]      ; regA_o[5]   ; 10.222 ; 10.508 ; 10.866 ; 10.505 ;
; rs1[1]      ; regA_o[6]   ; 11.040 ; 11.002 ; 11.346 ; 11.327 ;
; rs1[1]      ; regA_o[7]   ; 11.192 ; 11.195 ; 11.573 ; 11.487 ;
; rs1[2]      ; regA_o[0]   ; 11.028 ; 9.618  ; 10.076 ; 11.260 ;
; rs1[2]      ; regA_o[1]   ; 9.793  ; 9.363  ; 9.849  ; 10.083 ;
; rs1[2]      ; regA_o[2]   ; 9.387  ; 8.950  ; 9.353  ; 9.648  ;
; rs1[2]      ; regA_o[3]   ; 9.742  ; 9.321  ; 9.677  ; 10.051 ;
; rs1[2]      ; regA_o[4]   ; 9.348  ; 8.791  ; 9.194  ; 9.582  ;
; rs1[2]      ; regA_o[5]   ; 9.951  ; 9.302  ; 9.750  ; 10.249 ;
; rs1[2]      ; regA_o[6]   ; 9.595  ; 9.189  ; 9.532  ; 9.915  ;
; rs1[2]      ; regA_o[7]   ; 9.818  ; 9.404  ; 9.814  ; 10.043 ;
; rs2[0]      ; regB_o[0]   ; 9.600  ; 9.613  ; 10.039 ; 9.903  ;
; rs2[0]      ; regB_o[1]   ; 10.153 ; 10.106 ; 10.512 ; 10.491 ;
; rs2[0]      ; regB_o[2]   ; 10.650 ; 10.551 ; 11.007 ; 10.934 ;
; rs2[0]      ; regB_o[3]   ; 10.454 ; 10.403 ; 10.825 ; 10.789 ;
; rs2[0]      ; regB_o[4]   ; 9.651  ; 9.650  ; 10.045 ; 9.951  ;
; rs2[0]      ; regB_o[5]   ; 10.439 ; 10.358 ; 10.810 ; 10.741 ;
; rs2[0]      ; regB_o[6]   ; 10.067 ; 10.004 ; 10.459 ; 10.320 ;
; rs2[0]      ; regB_o[7]   ; 9.444  ; 9.541  ; 9.938  ; 9.791  ;
; rs2[1]      ; regB_o[0]   ; 9.158  ; 10.421 ; 10.844 ; 9.507  ;
; rs2[1]      ; regB_o[1]   ; 9.828  ; 10.358 ; 10.735 ; 10.105 ;
; rs2[1]      ; regB_o[2]   ; 10.606 ; 10.834 ; 11.254 ; 10.907 ;
; rs2[1]      ; regB_o[3]   ; 10.405 ; 10.346 ; 10.790 ; 10.754 ;
; rs2[1]      ; regB_o[4]   ; 9.329  ; 9.649  ; 10.086 ; 9.623  ;
; rs2[1]      ; regB_o[5]   ; 10.396 ; 10.685 ; 11.087 ; 10.715 ;
; rs2[1]      ; regB_o[6]   ; 9.742  ; 10.242 ; 10.642 ; 9.976  ;
; rs2[1]      ; regB_o[7]   ; 9.399  ; 10.363 ; 10.760 ; 9.763  ;
; rs2[2]      ; regB_o[0]   ; 10.643 ; 8.890  ; 9.263  ; 10.880 ;
; rs2[2]      ; regB_o[1]   ; 10.534 ; 9.605  ; 9.976  ; 10.817 ;
; rs2[2]      ; regB_o[2]   ; 11.053 ; 9.771  ; 10.144 ; 11.293 ;
; rs2[2]      ; regB_o[3]   ; 10.105 ; 9.026  ; 9.395  ; 10.395 ;
; rs2[2]      ; regB_o[4]   ; 9.885  ; 9.137  ; 9.508  ; 10.108 ;
; rs2[2]      ; regB_o[5]   ; 10.886 ; 9.943  ; 10.336 ; 11.144 ;
; rs2[2]      ; regB_o[6]   ; 10.441 ; 9.182  ; 9.543  ; 10.701 ;
; rs2[2]      ; regB_o[7]   ; 10.559 ; 9.209  ; 9.606  ; 10.822 ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; label_read  ; regA_o[0]   ; 9.365  ; 9.559  ; 10.063 ; 9.634  ;
; label_read  ; regA_o[1]   ; 9.445  ; 9.308  ; 9.840  ; 9.717  ;
; label_read  ; regA_o[2]   ; 8.956  ; 8.917  ; 9.369  ; 9.241  ;
; label_read  ; regA_o[3]   ; 9.524  ; 9.274  ; 9.679  ; 9.760  ;
; label_read  ; regA_o[4]   ; 8.812  ; 8.765  ; 9.216  ; 9.081  ;
; label_read  ; regA_o[5]   ; 9.358  ; 9.254  ; 9.749  ; 9.626  ;
; label_read  ; regA_o[6]   ; 9.400  ; 9.141  ; 9.534  ; 9.716  ;
; label_read  ; regA_o[7]   ; 9.556  ; 9.352  ; 9.810  ; 9.830  ;
; label_read  ; regB_o[0]   ; 8.527  ; 8.539  ; 8.975  ; 8.830  ;
; label_read  ; regB_o[1]   ; 9.629  ; 9.225  ; 9.658  ; 9.913  ;
; label_read  ; regB_o[2]   ; 9.529  ; 9.379  ; 9.815  ; 9.805  ;
; label_read  ; regB_o[3]   ; 9.049  ; 8.663  ; 9.095  ; 9.297  ;
; label_read  ; regB_o[4]   ; 9.144  ; 8.777  ; 9.213  ; 9.395  ;
; label_read  ; regB_o[5]   ; 9.870  ; 9.549  ; 10.004 ; 10.104 ;
; label_read  ; regB_o[6]   ; 9.447  ; 8.819  ; 9.244  ; 9.778  ;
; label_read  ; regB_o[7]   ; 8.974  ; 8.845  ; 9.302  ; 9.235  ;
; label_rs[0] ; regA_o[0]   ; 9.817  ; 9.744  ; 10.224 ; 10.141 ;
; label_rs[0] ; regA_o[1]   ; 9.423  ; 9.306  ; 9.794  ; 9.669  ;
; label_rs[0] ; regA_o[2]   ; 9.390  ; 9.324  ; 9.797  ; 9.721  ;
; label_rs[0] ; regA_o[3]   ; 9.711  ; 9.593  ; 10.117 ; 9.989  ;
; label_rs[0] ; regA_o[4]   ; 9.200  ; 9.155  ; 9.605  ; 9.550  ;
; label_rs[0] ; regA_o[5]   ; 9.758  ; 9.692  ; 10.164 ; 10.088 ;
; label_rs[0] ; regA_o[6]   ; 9.317  ; 9.216  ; 9.724  ; 9.613  ;
; label_rs[0] ; regA_o[7]   ; 9.938  ; 9.896  ; 10.344 ; 10.292 ;
; label_rs[0] ; regB_o[0]   ; 8.979  ; 8.940  ; 9.386  ; 9.337  ;
; label_rs[0] ; regB_o[1]   ; 9.607  ; 9.502  ; 9.978  ; 9.865  ;
; label_rs[0] ; regB_o[2]   ; 9.963  ; 9.888  ; 10.370 ; 10.285 ;
; label_rs[0] ; regB_o[3]   ; 9.236  ; 9.130  ; 9.642  ; 9.526  ;
; label_rs[0] ; regB_o[4]   ; 9.532  ; 9.469  ; 9.937  ; 9.864  ;
; label_rs[0] ; regB_o[5]   ; 10.270 ; 10.170 ; 10.676 ; 10.566 ;
; label_rs[0] ; regB_o[6]   ; 9.364  ; 9.278  ; 9.771  ; 9.675  ;
; label_rs[0] ; regB_o[7]   ; 9.356  ; 9.301  ; 9.762  ; 9.697  ;
; label_rs[1] ; regA_o[0]   ; 10.310 ; 10.199 ; 10.624 ; 10.505 ;
; label_rs[1] ; regA_o[1]   ; 11.158 ; 11.056 ; 11.457 ; 11.324 ;
; label_rs[1] ; regA_o[2]   ; 9.890  ; 9.821  ; 10.244 ; 10.110 ;
; label_rs[1] ; regA_o[3]   ; 11.021 ; 10.886 ; 11.330 ; 11.178 ;
; label_rs[1] ; regA_o[4]   ; 9.647  ; 9.555  ; 9.963  ; 9.863  ;
; label_rs[1] ; regA_o[5]   ; 11.110 ; 10.995 ; 11.380 ; 11.314 ;
; label_rs[1] ; regA_o[6]   ; 10.418 ; 10.334 ; 10.734 ; 10.642 ;
; label_rs[1] ; regA_o[7]   ; 11.456 ; 11.208 ; 11.562 ; 11.668 ;
; label_rs[1] ; regB_o[0]   ; 9.472  ; 9.395  ; 9.786  ; 9.701  ;
; label_rs[1] ; regB_o[1]   ; 11.342 ; 11.252 ; 11.641 ; 11.520 ;
; label_rs[1] ; regB_o[2]   ; 10.463 ; 10.385 ; 10.817 ; 10.674 ;
; label_rs[1] ; regB_o[3]   ; 10.546 ; 10.423 ; 10.855 ; 10.715 ;
; label_rs[1] ; regB_o[4]   ; 9.979  ; 9.869  ; 10.295 ; 10.177 ;
; label_rs[1] ; regB_o[5]   ; 11.622 ; 11.473 ; 11.892 ; 11.792 ;
; label_rs[1] ; regB_o[6]   ; 10.465 ; 10.396 ; 10.781 ; 10.704 ;
; label_rs[1] ; regB_o[7]   ; 10.874 ; 10.613 ; 10.980 ; 11.073 ;
; label_rs[2] ; regA_o[0]   ; 10.195 ; 8.767  ; 9.197  ; 10.450 ;
; label_rs[2] ; regA_o[1]   ; 10.225 ; 8.589  ; 9.024  ; 10.510 ;
; label_rs[2] ; regA_o[2]   ; 9.772  ; 8.368  ; 8.783  ; 10.034 ;
; label_rs[2] ; regA_o[3]   ; 10.098 ; 8.637  ; 9.106  ; 10.308 ;
; label_rs[2] ; regA_o[4]   ; 9.593  ; 8.344  ; 8.765  ; 9.876  ;
; label_rs[2] ; regA_o[5]   ; 10.148 ; 8.763  ; 9.193  ; 10.410 ;
; label_rs[2] ; regA_o[6]   ; 9.701  ; 8.493  ; 8.939  ; 9.928  ;
; label_rs[2] ; regA_o[7]   ; 10.330 ; 9.085  ; 9.503  ; 10.615 ;
; label_rs[2] ; regB_o[0]   ; 9.357  ; 7.963  ; 8.359  ; 9.646  ;
; label_rs[2] ; regB_o[1]   ; 10.409 ; 8.785  ; 9.208  ; 10.706 ;
; label_rs[2] ; regB_o[2]   ; 10.345 ; 8.932  ; 9.356  ; 10.598 ;
; label_rs[2] ; regB_o[3]   ; 9.623  ; 8.174  ; 8.631  ; 9.845  ;
; label_rs[2] ; regB_o[4]   ; 9.925  ; 8.658  ; 9.097  ; 10.190 ;
; label_rs[2] ; regB_o[5]   ; 10.660 ; 9.241  ; 9.705  ; 10.888 ;
; label_rs[2] ; regB_o[6]   ; 9.748  ; 8.555  ; 8.986  ; 9.990  ;
; label_rs[2] ; regB_o[7]   ; 9.748  ; 8.490  ; 8.921  ; 10.020 ;
; rs1[0]      ; regA_o[0]   ; 8.422  ; 8.324  ; 8.765  ; 8.659  ;
; rs1[0]      ; regA_o[1]   ; 9.725  ; 8.633  ; 9.029  ; 9.943  ;
; rs1[0]      ; regA_o[2]   ; 8.602  ; 7.883  ; 8.296  ; 8.848  ;
; rs1[0]      ; regA_o[3]   ; 10.010 ; 8.365  ; 8.751  ; 10.321 ;
; rs1[0]      ; regA_o[4]   ; 8.070  ; 7.880  ; 8.345  ; 8.339  ;
; rs1[0]      ; regA_o[5]   ; 9.284  ; 8.593  ; 8.964  ; 9.554  ;
; rs1[0]      ; regA_o[6]   ; 8.769  ; 8.230  ; 8.605  ; 9.065  ;
; rs1[0]      ; regA_o[7]   ; 9.910  ; 8.540  ; 8.968  ; 10.228 ;
; rs1[1]      ; regA_o[0]   ; 9.674  ; 9.598  ; 9.971  ; 9.895  ;
; rs1[1]      ; regA_o[1]   ; 9.190  ; 9.156  ; 9.571  ; 9.372  ;
; rs1[1]      ; regA_o[2]   ; 9.842  ; 9.490  ; 9.870  ; 10.020 ;
; rs1[1]      ; regA_o[3]   ; 9.272  ; 9.229  ; 9.588  ; 9.537  ;
; rs1[1]      ; regA_o[4]   ; 9.555  ; 9.464  ; 9.865  ; 9.819  ;
; rs1[1]      ; regA_o[5]   ; 9.015  ; 8.949  ; 9.299  ; 9.277  ;
; rs1[1]      ; regA_o[6]   ; 10.456 ; 9.784  ; 10.104 ; 10.720 ;
; rs1[1]      ; regA_o[7]   ; 8.817  ; 8.780  ; 9.122  ; 9.077  ;
; rs1[2]      ; regA_o[0]   ; 10.521 ; 9.282  ; 9.723  ; 10.727 ;
; rs1[2]      ; regA_o[1]   ; 9.388  ; 9.031  ; 9.500  ; 9.633  ;
; rs1[2]      ; regA_o[2]   ; 9.021  ; 8.640  ; 9.029  ; 9.267  ;
; rs1[2]      ; regA_o[3]   ; 9.402  ; 8.997  ; 9.339  ; 9.697  ;
; rs1[2]      ; regA_o[4]   ; 9.022  ; 8.488  ; 8.876  ; 9.241  ;
; rs1[2]      ; regA_o[5]   ; 9.543  ; 8.977  ; 9.409  ; 9.810  ;
; rs1[2]      ; regA_o[6]   ; 9.255  ; 8.864  ; 9.194  ; 9.561  ;
; rs1[2]      ; regA_o[7]   ; 9.471  ; 9.075  ; 9.470  ; 9.682  ;
; rs2[0]      ; regB_o[0]   ; 7.316  ; 7.255  ; 7.663  ; 7.594  ;
; rs2[0]      ; regB_o[1]   ; 9.681  ; 9.091  ; 9.478  ; 9.927  ;
; rs2[0]      ; regB_o[2]   ; 8.463  ; 8.386  ; 8.789  ; 8.704  ;
; rs2[0]      ; regB_o[3]   ; 9.965  ; 8.697  ; 9.103  ; 10.216 ;
; rs2[0]      ; regB_o[4]   ; 7.924  ; 7.835  ; 8.267  ; 8.200  ;
; rs2[0]      ; regB_o[5]   ; 9.955  ; 9.415  ; 9.825  ; 10.193 ;
; rs2[0]      ; regB_o[6]   ; 8.286  ; 8.173  ; 8.612  ; 8.491  ;
; rs2[0]      ; regB_o[7]   ; 9.000  ; 8.983  ; 9.363  ; 9.281  ;
; rs2[1]      ; regB_o[0]   ; 8.730  ; 8.685  ; 9.097  ; 8.989  ;
; rs2[1]      ; regB_o[1]   ; 8.265  ; 8.190  ; 8.583  ; 8.500  ;
; rs2[1]      ; regB_o[2]   ; 10.114 ; 10.024 ; 10.451 ; 10.327 ;
; rs2[1]      ; regB_o[3]   ; 8.643  ; 8.547  ; 8.962  ; 8.858  ;
; rs2[1]      ; regB_o[4]   ; 8.951  ; 8.859  ; 9.292  ; 9.194  ;
; rs2[1]      ; regB_o[5]   ; 8.829  ; 8.761  ; 9.186  ; 9.053  ;
; rs2[1]      ; regB_o[6]   ; 9.348  ; 9.194  ; 9.689  ; 9.529  ;
; rs2[1]      ; regB_o[7]   ; 7.996  ; 7.983  ; 8.365  ; 8.271  ;
; rs2[2]      ; regB_o[0]   ; 10.149 ; 8.582  ; 8.941  ; 10.361 ;
; rs2[2]      ; regB_o[1]   ; 10.065 ; 9.268  ; 9.624  ; 10.318 ;
; rs2[2]      ; regB_o[2]   ; 10.559 ; 9.422  ; 9.781  ; 10.771 ;
; rs2[2]      ; regB_o[3]   ; 9.688  ; 8.706  ; 9.061  ; 9.924  ;
; rs2[2]      ; regB_o[4]   ; 9.539  ; 8.820  ; 9.179  ; 9.745  ;
; rs2[2]      ; regB_o[5]   ; 10.402 ; 9.592  ; 9.970  ; 10.633 ;
; rs2[2]      ; regB_o[6]   ; 9.976  ; 8.862  ; 9.210  ; 10.207 ;
; rs2[2]      ; regB_o[7]   ; 10.125 ; 8.888  ; 9.268  ; 10.340 ;
+-------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 1369.86 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.270 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.356 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -117.365                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                               ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.270 ; general_registers[5][0] ; general_registers[5][0] ; clk          ; clk         ; 1.000        ; -0.070     ; 0.659      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.356 ; general_registers[5][0] ; general_registers[5][0] ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                         ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[0][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[0][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[0][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[0][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[0][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[0][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[0][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[0][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[1][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[1][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[1][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[1][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[1][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[1][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[1][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[1][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[2][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[2][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[2][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[2][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[2][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[2][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[2][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[2][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[3][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[3][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[3][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[3][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[3][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[3][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[3][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[3][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[4][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[4][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[4][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[4][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[4][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[4][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[4][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[4][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers[5][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~0       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~1       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~10      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~11      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~12      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~13      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~14      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~15      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~16      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~17      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~18      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~19      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~2       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~20      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~21      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~22      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~23      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~24      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~25      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~26      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~27      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~28      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~29      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~3       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~30      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~31      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~32      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~33      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~34      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~35      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~36      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~37      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~38      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~39      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~4       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~40      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~41      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~42      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~43      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~44      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~45      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~46      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~47      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~5       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~6       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~7       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~8       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~9       ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; general_registers[2][0] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; general_registers[2][2] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; general_registers[2][4] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; general_registers[2][6] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; general_registers[2][7] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; general_registers[3][0] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; general_registers[3][4] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; general_registers[3][7] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; general_registers[0][0] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; general_registers[0][1] ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; condition_bit  ; clk        ; 1.389 ; 1.617 ; Rise       ; clk             ;
; label_write    ; clk        ; 3.076 ; 3.280 ; Rise       ; clk             ;
; rd[*]          ; clk        ; 3.278 ; 3.586 ; Rise       ; clk             ;
;  rd[0]         ; clk        ; 3.278 ; 3.586 ; Rise       ; clk             ;
;  rd[1]         ; clk        ; 2.552 ; 2.901 ; Rise       ; clk             ;
;  rd[2]         ; clk        ; 2.961 ; 3.278 ; Rise       ; clk             ;
; reg_write      ; clk        ; 3.149 ; 3.330 ; Rise       ; clk             ;
; write_data[*]  ; clk        ; 1.731 ; 1.913 ; Rise       ; clk             ;
;  write_data[0] ; clk        ; 1.271 ; 1.495 ; Rise       ; clk             ;
;  write_data[1] ; clk        ; 1.477 ; 1.680 ; Rise       ; clk             ;
;  write_data[2] ; clk        ; 1.334 ; 1.560 ; Rise       ; clk             ;
;  write_data[3] ; clk        ; 1.731 ; 1.913 ; Rise       ; clk             ;
;  write_data[4] ; clk        ; 1.346 ; 1.578 ; Rise       ; clk             ;
;  write_data[5] ; clk        ; 1.293 ; 1.518 ; Rise       ; clk             ;
;  write_data[6] ; clk        ; 1.465 ; 1.668 ; Rise       ; clk             ;
;  write_data[7] ; clk        ; 1.312 ; 1.540 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; condition_bit  ; clk        ; -0.965 ; -1.169 ; Rise       ; clk             ;
; label_write    ; clk        ; -1.900 ; -2.112 ; Rise       ; clk             ;
; rd[*]          ; clk        ; -1.311 ; -1.595 ; Rise       ; clk             ;
;  rd[0]         ; clk        ; -2.017 ; -2.292 ; Rise       ; clk             ;
;  rd[1]         ; clk        ; -1.311 ; -1.595 ; Rise       ; clk             ;
;  rd[2]         ; clk        ; -1.795 ; -2.012 ; Rise       ; clk             ;
; reg_write      ; clk        ; -0.836 ; -1.070 ; Rise       ; clk             ;
; write_data[*]  ; clk        ; -0.358 ; -0.623 ; Rise       ; clk             ;
;  write_data[0] ; clk        ; -0.587 ; -0.818 ; Rise       ; clk             ;
;  write_data[1] ; clk        ; -0.735 ; -0.923 ; Rise       ; clk             ;
;  write_data[2] ; clk        ; -0.409 ; -0.673 ; Rise       ; clk             ;
;  write_data[3] ; clk        ; -0.724 ; -0.902 ; Rise       ; clk             ;
;  write_data[4] ; clk        ; -0.524 ; -0.750 ; Rise       ; clk             ;
;  write_data[5] ; clk        ; -0.392 ; -0.653 ; Rise       ; clk             ;
;  write_data[6] ; clk        ; -0.358 ; -0.623 ; Rise       ; clk             ;
;  write_data[7] ; clk        ; -0.892 ; -1.106 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; regA_o[*]  ; clk        ; 10.339 ; 10.110 ; Rise       ; clk             ;
;  regA_o[0] ; clk        ; 9.988  ; 9.716  ; Rise       ; clk             ;
;  regA_o[1] ; clk        ; 9.884  ; 9.689  ; Rise       ; clk             ;
;  regA_o[2] ; clk        ; 9.323  ; 9.120  ; Rise       ; clk             ;
;  regA_o[3] ; clk        ; 9.518  ; 9.335  ; Rise       ; clk             ;
;  regA_o[4] ; clk        ; 9.313  ; 9.140  ; Rise       ; clk             ;
;  regA_o[5] ; clk        ; 9.581  ; 9.345  ; Rise       ; clk             ;
;  regA_o[6] ; clk        ; 10.339 ; 10.110 ; Rise       ; clk             ;
;  regA_o[7] ; clk        ; 9.942  ; 9.747  ; Rise       ; clk             ;
; regB_o[*]  ; clk        ; 10.450 ; 10.228 ; Rise       ; clk             ;
;  regB_o[0] ; clk        ; 9.162  ; 8.963  ; Rise       ; clk             ;
;  regB_o[1] ; clk        ; 10.126 ; 9.922  ; Rise       ; clk             ;
;  regB_o[2] ; clk        ; 9.893  ; 9.676  ; Rise       ; clk             ;
;  regB_o[3] ; clk        ; 9.037  ; 8.799  ; Rise       ; clk             ;
;  regB_o[4] ; clk        ; 9.636  ; 9.434  ; Rise       ; clk             ;
;  regB_o[5] ; clk        ; 10.100 ; 9.794  ; Rise       ; clk             ;
;  regB_o[6] ; clk        ; 10.450 ; 10.228 ; Rise       ; clk             ;
;  regB_o[7] ; clk        ; 9.366  ; 9.140  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; regA_o[*]  ; clk        ; 6.810 ; 6.685 ; Rise       ; clk             ;
;  regA_o[0] ; clk        ; 7.136 ; 6.974 ; Rise       ; clk             ;
;  regA_o[1] ; clk        ; 7.367 ; 7.188 ; Rise       ; clk             ;
;  regA_o[2] ; clk        ; 6.928 ; 6.847 ; Rise       ; clk             ;
;  regA_o[3] ; clk        ; 7.496 ; 7.361 ; Rise       ; clk             ;
;  regA_o[4] ; clk        ; 6.810 ; 6.685 ; Rise       ; clk             ;
;  regA_o[5] ; clk        ; 7.177 ; 7.065 ; Rise       ; clk             ;
;  regA_o[6] ; clk        ; 7.123 ; 7.061 ; Rise       ; clk             ;
;  regA_o[7] ; clk        ; 7.029 ; 6.938 ; Rise       ; clk             ;
; regB_o[*]  ; clk        ; 6.351 ; 6.259 ; Rise       ; clk             ;
;  regB_o[0] ; clk        ; 6.351 ; 6.259 ; Rise       ; clk             ;
;  regB_o[1] ; clk        ; 7.069 ; 6.927 ; Rise       ; clk             ;
;  regB_o[2] ; clk        ; 7.173 ; 7.069 ; Rise       ; clk             ;
;  regB_o[3] ; clk        ; 6.898 ; 6.788 ; Rise       ; clk             ;
;  regB_o[4] ; clk        ; 6.915 ; 6.804 ; Rise       ; clk             ;
;  regB_o[5] ; clk        ; 7.382 ; 7.214 ; Rise       ; clk             ;
;  regB_o[6] ; clk        ; 7.047 ; 6.864 ; Rise       ; clk             ;
;  regB_o[7] ; clk        ; 6.728 ; 6.642 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; label_read  ; regA_o[0]   ; 10.160 ; 10.002 ; 10.539 ; 10.130 ;
; label_read  ; regA_o[1]   ; 10.218 ; 8.955  ; 9.354  ; 10.229 ;
; label_read  ; regA_o[2]   ; 9.750  ; 8.572  ; 8.992  ; 9.790  ;
; label_read  ; regA_o[3]   ; 10.061 ; 8.938  ; 9.326  ; 9.994  ;
; label_read  ; regA_o[4]   ; 9.582  ; 8.502  ; 8.970  ; 9.636  ;
; label_read  ; regA_o[5]   ; 10.140 ; 9.101  ; 9.496  ; 10.156 ;
; label_read  ; regA_o[6]   ; 9.590  ; 8.817  ; 9.161  ; 9.558  ;
; label_read  ; regA_o[7]   ; 10.292 ; 8.917  ; 9.407  ; 10.335 ;
; label_read  ; regB_o[0]   ; 9.334  ; 9.363  ; 9.853  ; 9.377  ;
; label_read  ; regB_o[1]   ; 10.460 ; 9.314  ; 9.735  ; 10.462 ;
; label_read  ; regB_o[2]   ; 10.320 ; 9.748  ; 10.200 ; 10.346 ;
; label_read  ; regB_o[3]   ; 9.580  ; 8.934  ; 9.315  ; 9.563  ;
; label_read  ; regB_o[4]   ; 9.905  ; 8.685  ; 9.140  ; 9.930  ;
; label_read  ; regB_o[5]   ; 10.659 ; 9.612  ; 10.061 ; 10.605 ;
; label_read  ; regB_o[6]   ; 9.701  ; 9.210  ; 9.658  ; 9.676  ;
; label_read  ; regB_o[7]   ; 9.716  ; 9.321  ; 9.762  ; 9.728  ;
; label_rs[0] ; regA_o[0]   ; 10.472 ; 10.218 ; 10.720 ; 10.487 ;
; label_rs[0] ; regA_o[1]   ; 10.070 ; 9.802  ; 10.305 ; 10.037 ;
; label_rs[0] ; regA_o[2]   ; 9.838  ; 9.653  ; 10.087 ; 9.923  ;
; label_rs[0] ; regA_o[3]   ; 10.200 ; 9.892  ; 10.449 ; 10.162 ;
; label_rs[0] ; regA_o[4]   ; 9.828  ; 9.672  ; 10.078 ; 9.943  ;
; label_rs[0] ; regA_o[5]   ; 10.265 ; 10.032 ; 10.517 ; 10.281 ;
; label_rs[0] ; regA_o[6]   ; 10.340 ; 10.111 ; 10.576 ; 10.347 ;
; label_rs[0] ; regA_o[7]   ; 10.624 ; 10.409 ; 10.872 ; 10.678 ;
; label_rs[0] ; regB_o[0]   ; 9.646  ; 9.465  ; 9.894  ; 9.734  ;
; label_rs[0] ; regB_o[1]   ; 10.312 ; 10.035 ; 10.547 ; 10.270 ;
; label_rs[0] ; regB_o[2]   ; 10.408 ; 10.209 ; 10.657 ; 10.479 ;
; label_rs[0] ; regB_o[3]   ; 9.719  ; 9.461  ; 9.968  ; 9.731  ;
; label_rs[0] ; regB_o[4]   ; 10.151 ; 9.966  ; 10.401 ; 10.237 ;
; label_rs[0] ; regB_o[5]   ; 10.784 ; 10.481 ; 11.036 ; 10.730 ;
; label_rs[0] ; regB_o[6]   ; 10.451 ; 10.229 ; 10.687 ; 10.465 ;
; label_rs[0] ; regB_o[7]   ; 10.048 ; 9.802  ; 10.296 ; 10.071 ;
; label_rs[1] ; regA_o[0]   ; 10.759 ; 10.509 ; 10.968 ; 10.735 ;
; label_rs[1] ; regA_o[1]   ; 10.606 ; 10.453 ; 10.815 ; 10.559 ;
; label_rs[1] ; regA_o[2]   ; 10.127 ; 10.014 ; 10.342 ; 10.173 ;
; label_rs[1] ; regA_o[3]   ; 10.489 ; 10.218 ; 10.699 ; 10.412 ;
; label_rs[1] ; regA_o[4]   ; 10.120 ; 9.968  ; 10.330 ; 10.195 ;
; label_rs[1] ; regA_o[5]   ; 10.555 ; 10.380 ; 10.768 ; 10.532 ;
; label_rs[1] ; regA_o[6]   ; 10.845 ; 10.699 ; 11.116 ; 10.887 ;
; label_rs[1] ; regA_o[7]   ; 10.911 ; 10.700 ; 11.120 ; 10.926 ;
; label_rs[1] ; regB_o[0]   ; 9.933  ; 9.756  ; 10.142 ; 9.982  ;
; label_rs[1] ; regB_o[1]   ; 10.848 ; 10.686 ; 11.057 ; 10.792 ;
; label_rs[1] ; regB_o[2]   ; 10.697 ; 10.570 ; 10.912 ; 10.729 ;
; label_rs[1] ; regB_o[3]   ; 10.008 ; 9.787  ; 10.218 ; 9.981  ;
; label_rs[1] ; regB_o[4]   ; 10.443 ; 10.262 ; 10.653 ; 10.489 ;
; label_rs[1] ; regB_o[5]   ; 11.074 ; 10.829 ; 11.287 ; 10.981 ;
; label_rs[1] ; regB_o[6]   ; 10.956 ; 10.817 ; 11.227 ; 11.005 ;
; label_rs[1] ; regB_o[7]   ; 10.335 ; 10.093 ; 10.544 ; 10.319 ;
; label_rs[2] ; regA_o[0]   ; 9.656  ; 8.088  ; 8.527  ; 9.667  ;
; label_rs[2] ; regA_o[1]   ; 9.714  ; 7.926  ; 8.342  ; 9.766  ;
; label_rs[2] ; regA_o[2]   ; 9.246  ; 7.764  ; 8.130  ; 9.327  ;
; label_rs[2] ; regA_o[3]   ; 9.557  ; 7.962  ; 8.438  ; 9.531  ;
; label_rs[2] ; regA_o[4]   ; 9.078  ; 7.745  ; 8.102  ; 9.173  ;
; label_rs[2] ; regA_o[5]   ; 9.636  ; 8.144  ; 8.554  ; 9.693  ;
; label_rs[2] ; regA_o[6]   ; 9.086  ; 7.837  ; 8.255  ; 9.095  ;
; label_rs[2] ; regA_o[7]   ; 9.788  ; 8.445  ; 8.814  ; 9.872  ;
; label_rs[2] ; regB_o[0]   ; 8.830  ; 7.335  ; 7.701  ; 8.914  ;
; label_rs[2] ; regB_o[1]   ; 9.956  ; 8.159  ; 8.584  ; 9.999  ;
; label_rs[2] ; regB_o[2]   ; 9.816  ; 8.320  ; 8.700  ; 9.883  ;
; label_rs[2] ; regB_o[3]   ; 9.076  ; 7.531  ; 7.957  ; 9.100  ;
; label_rs[2] ; regB_o[4]   ; 9.401  ; 8.039  ; 8.425  ; 9.467  ;
; label_rs[2] ; regB_o[5]   ; 10.155 ; 8.593  ; 9.073  ; 10.142 ;
; label_rs[2] ; regB_o[6]   ; 9.197  ; 7.955  ; 8.366  ; 9.213  ;
; label_rs[2] ; regB_o[7]   ; 9.212  ; 7.838  ; 8.238  ; 9.265  ;
; rs1[0]      ; regA_o[0]   ; 8.836  ; 8.593  ; 9.059  ; 8.811  ;
; rs1[0]      ; regA_o[1]   ; 9.184  ; 9.024  ; 9.418  ; 9.258  ;
; rs1[0]      ; regA_o[2]   ; 8.801  ; 8.600  ; 9.119  ; 8.923  ;
; rs1[0]      ; regA_o[3]   ; 9.468  ; 9.300  ; 9.700  ; 9.528  ;
; rs1[0]      ; regA_o[4]   ; 8.106  ; 7.947  ; 8.372  ; 8.208  ;
; rs1[0]      ; regA_o[5]   ; 8.704  ; 8.587  ; 8.937  ; 8.820  ;
; rs1[0]      ; regA_o[6]   ; 8.960  ; 8.875  ; 9.227  ; 9.142  ;
; rs1[0]      ; regA_o[7]   ; 9.455  ; 9.323  ; 9.688  ; 9.556  ;
; rs1[1]      ; regA_o[0]   ; 9.153  ; 10.292 ; 10.752 ; 9.131  ;
; rs1[1]      ; regA_o[1]   ; 9.682  ; 9.504  ; 9.918  ; 9.758  ;
; rs1[1]      ; regA_o[2]   ; 9.273  ; 9.077  ; 9.449  ; 9.253  ;
; rs1[1]      ; regA_o[3]   ; 9.939  ; 9.857  ; 10.212 ; 10.040 ;
; rs1[1]      ; regA_o[4]   ; 9.097  ; 8.987  ; 9.297  ; 9.129  ;
; rs1[1]      ; regA_o[5]   ; 9.196  ; 9.391  ; 9.709  ; 9.328  ;
; rs1[1]      ; regA_o[6]   ; 9.944  ; 9.859  ; 10.143 ; 10.058 ;
; rs1[1]      ; regA_o[7]   ; 10.171 ; 10.039 ; 10.391 ; 10.259 ;
; rs1[2]      ; regA_o[0]   ; 10.015 ; 8.572  ; 9.036  ; 9.960  ;
; rs1[2]      ; regA_o[1]   ; 8.830  ; 8.342  ; 8.810  ; 8.913  ;
; rs1[2]      ; regA_o[2]   ; 8.468  ; 7.978  ; 8.358  ; 8.530  ;
; rs1[2]      ; regA_o[3]   ; 8.802  ; 8.313  ; 8.647  ; 8.896  ;
; rs1[2]      ; regA_o[4]   ; 8.446  ; 7.837  ; 8.205  ; 8.460  ;
; rs1[2]      ; regA_o[5]   ; 8.972  ; 8.284  ; 8.713  ; 9.059  ;
; rs1[2]      ; regA_o[6]   ; 8.637  ; 8.193  ; 8.485  ; 8.775  ;
; rs1[2]      ; regA_o[7]   ; 8.883  ; 8.386  ; 8.784  ; 8.875  ;
; rs2[0]      ; regB_o[0]   ; 8.677  ; 8.587  ; 8.970  ; 8.742  ;
; rs2[0]      ; regB_o[1]   ; 9.171  ; 9.015  ; 9.409  ; 9.270  ;
; rs2[0]      ; regB_o[2]   ; 9.608  ; 9.479  ; 9.844  ; 9.715  ;
; rs2[0]      ; regB_o[3]   ; 9.431  ; 9.278  ; 9.669  ; 9.533  ;
; rs2[0]      ; regB_o[4]   ; 8.669  ; 8.611  ; 8.966  ; 8.823  ;
; rs2[0]      ; regB_o[5]   ; 9.430  ; 9.245  ; 9.666  ; 9.498  ;
; rs2[0]      ; regB_o[6]   ; 9.066  ; 8.924  ; 9.363  ; 9.153  ;
; rs2[0]      ; regB_o[7]   ; 8.502  ; 8.530  ; 8.863  ; 8.647  ;
; rs2[1]      ; regB_o[0]   ; 8.257  ; 9.292  ; 9.733  ; 8.395  ;
; rs2[1]      ; regB_o[1]   ; 8.891  ; 9.243  ; 9.615  ; 8.953  ;
; rs2[1]      ; regB_o[2]   ; 9.581  ; 9.677  ; 10.080 ; 9.699  ;
; rs2[1]      ; regB_o[3]   ; 9.397  ; 9.240  ; 9.645  ; 9.509  ;
; rs2[1]      ; regB_o[4]   ; 8.421  ; 8.614  ; 9.020  ; 8.513  ;
; rs2[1]      ; regB_o[5]   ; 9.403  ; 9.541  ; 9.941  ; 9.482  ;
; rs2[1]      ; regB_o[6]   ; 8.818  ; 9.139  ; 9.538  ; 8.842  ;
; rs2[1]      ; regB_o[7]   ; 8.473  ; 9.250  ; 9.642  ; 8.629  ;
; rs2[2]      ; regB_o[0]   ; 9.649  ; 7.939  ; 8.249  ; 9.613  ;
; rs2[2]      ; regB_o[1]   ; 9.531  ; 8.579  ; 8.926  ; 9.564  ;
; rs2[2]      ; regB_o[2]   ; 9.996  ; 8.744  ; 9.046  ; 9.998  ;
; rs2[2]      ; regB_o[3]   ; 9.111  ; 8.063  ; 8.352  ; 9.184  ;
; rs2[2]      ; regB_o[4]   ; 8.936  ; 8.169  ; 8.483  ; 8.935  ;
; rs2[2]      ; regB_o[5]   ; 9.857  ; 8.887  ; 9.261  ; 9.862  ;
; rs2[2]      ; regB_o[6]   ; 9.454  ; 8.207  ; 8.514  ; 9.460  ;
; rs2[2]      ; regB_o[7]   ; 9.558  ; 8.228  ; 8.568  ; 9.571  ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; label_read  ; regA_o[0]   ; 8.460  ; 8.524  ; 8.999  ; 8.496  ;
; label_read  ; regA_o[1]   ; 8.509  ; 8.296  ; 8.776  ; 8.567  ;
; label_read  ; regA_o[2]   ; 8.064  ; 7.950  ; 8.348  ; 8.145  ;
; label_read  ; regA_o[3]   ; 8.607  ; 8.272  ; 8.624  ; 8.600  ;
; label_read  ; regA_o[4]   ; 7.936  ; 7.817  ; 8.201  ; 7.997  ;
; label_read  ; regA_o[5]   ; 8.431  ; 8.242  ; 8.686  ; 8.478  ;
; label_read  ; regA_o[6]   ; 8.459  ; 8.153  ; 8.463  ; 8.567  ;
; label_read  ; regA_o[7]   ; 8.623  ; 8.342  ; 8.755  ; 8.676  ;
; label_read  ; regB_o[0]   ; 7.666  ; 7.611  ; 7.969  ; 7.772  ;
; label_read  ; regB_o[1]   ; 8.699  ; 8.224  ; 8.618  ; 8.731  ;
; label_read  ; regB_o[2]   ; 8.577  ; 8.379  ; 8.728  ; 8.656  ;
; label_read  ; regB_o[3]   ; 8.139  ; 7.725  ; 8.060  ; 8.182  ;
; label_read  ; regB_o[4]   ; 8.247  ; 7.833  ; 8.195  ; 8.281  ;
; label_read  ; regB_o[5]   ; 8.931  ; 8.520  ; 8.938  ; 8.912  ;
; label_read  ; regB_o[6]   ; 8.522  ; 7.868  ; 8.224  ; 8.621  ;
; label_read  ; regB_o[7]   ; 8.088  ; 7.887  ; 8.272  ; 8.139  ;
; label_rs[0] ; regA_o[0]   ; 8.870  ; 8.674  ; 9.168  ; 8.957  ;
; label_rs[0] ; regA_o[1]   ; 8.489  ; 8.273  ; 8.758  ; 8.537  ;
; label_rs[0] ; regA_o[2]   ; 8.459  ; 8.297  ; 8.756  ; 8.579  ;
; label_rs[0] ; regA_o[3]   ; 8.774  ; 8.533  ; 9.070  ; 8.814  ;
; label_rs[0] ; regA_o[4]   ; 8.285  ; 8.142  ; 8.581  ; 8.423  ;
; label_rs[0] ; regA_o[5]   ; 8.792  ; 8.619  ; 9.088  ; 8.900  ;
; label_rs[0] ; regA_o[6]   ; 8.385  ; 8.199  ; 8.682  ; 8.481  ;
; label_rs[0] ; regA_o[7]   ; 8.967  ; 8.814  ; 9.262  ; 9.094  ;
; label_rs[0] ; regB_o[0]   ; 8.076  ; 7.950  ; 8.374  ; 8.233  ;
; label_rs[0] ; regB_o[1]   ; 8.679  ; 8.437  ; 8.948  ; 8.701  ;
; label_rs[0] ; regB_o[2]   ; 8.972  ; 8.808  ; 9.269  ; 9.090  ;
; label_rs[0] ; regB_o[3]   ; 8.306  ; 8.115  ; 8.602  ; 8.396  ;
; label_rs[0] ; regB_o[4]   ; 8.596  ; 8.426  ; 8.892  ; 8.707  ;
; label_rs[0] ; regB_o[5]   ; 9.292  ; 9.053  ; 9.588  ; 9.334  ;
; label_rs[0] ; regB_o[6]   ; 8.448  ; 8.253  ; 8.745  ; 8.535  ;
; label_rs[0] ; regB_o[7]   ; 8.432  ; 8.277  ; 8.727  ; 8.557  ;
; label_rs[1] ; regA_o[0]   ; 9.343  ; 9.096  ; 9.533  ; 9.281  ;
; label_rs[1] ; regA_o[1]   ; 10.103 ; 9.874  ; 10.255 ; 10.002 ;
; label_rs[1] ; regA_o[2]   ; 8.932  ; 8.754  ; 9.149  ; 8.919  ;
; label_rs[1] ; regA_o[3]   ; 10.001 ; 9.731  ; 10.171 ; 9.870  ;
; label_rs[1] ; regA_o[4]   ; 8.717  ; 8.522  ; 8.907  ; 8.707  ;
; label_rs[1] ; regA_o[5]   ; 10.060 ; 9.820  ; 10.191 ; 9.988  ;
; label_rs[1] ; regA_o[6]   ; 9.410  ; 9.215  ; 9.601  ; 9.401  ;
; label_rs[1] ; regA_o[7]   ; 10.385 ; 10.017 ; 10.368 ; 10.317 ;
; label_rs[1] ; regB_o[0]   ; 8.549  ; 8.372  ; 8.739  ; 8.557  ;
; label_rs[1] ; regB_o[1]   ; 10.293 ; 10.038 ; 10.445 ; 10.166 ;
; label_rs[1] ; regB_o[2]   ; 9.445  ; 9.265  ; 9.662  ; 9.430  ;
; label_rs[1] ; regB_o[3]   ; 9.533  ; 9.313  ; 9.703  ; 9.452  ;
; label_rs[1] ; regB_o[4]   ; 9.028  ; 8.806  ; 9.218  ; 8.991  ;
; label_rs[1] ; regB_o[5]   ; 10.560 ; 10.254 ; 10.691 ; 10.422 ;
; label_rs[1] ; regB_o[6]   ; 9.473  ; 9.269  ; 9.664  ; 9.455  ;
; label_rs[1] ; regB_o[7]   ; 9.850  ; 9.480  ; 9.833  ; 9.780  ;
; label_rs[2] ; regA_o[0]   ; 9.229  ; 7.797  ; 8.215  ; 9.223  ;
; label_rs[2] ; regA_o[1]   ; 9.227  ; 7.635  ; 8.030  ; 9.273  ;
; label_rs[2] ; regA_o[2]   ; 8.823  ; 7.439  ; 7.815  ; 8.850  ;
; label_rs[2] ; regA_o[3]   ; 9.143  ; 7.674  ; 8.132  ; 9.091  ;
; label_rs[2] ; regA_o[4]   ; 8.661  ; 7.420  ; 7.792  ; 8.707  ;
; label_rs[2] ; regA_o[5]   ; 9.163  ; 7.782  ; 8.189  ; 9.180  ;
; label_rs[2] ; regA_o[6]   ; 8.750  ; 7.549  ; 7.950  ; 8.754  ;
; label_rs[2] ; regA_o[7]   ; 9.340  ; 8.090  ; 8.473  ; 9.377  ;
; label_rs[2] ; regB_o[0]   ; 8.435  ; 7.073  ; 7.421  ; 8.499  ;
; label_rs[2] ; regB_o[1]   ; 9.417  ; 7.799  ; 8.220  ; 9.437  ;
; label_rs[2] ; regB_o[2]   ; 9.336  ; 7.950  ; 8.328  ; 9.361  ;
; label_rs[2] ; regB_o[3]   ; 8.675  ; 7.256  ; 7.664  ; 8.673  ;
; label_rs[2] ; regB_o[4]   ; 8.972  ; 7.704  ; 8.103  ; 8.991  ;
; label_rs[2] ; regB_o[5]   ; 9.663  ; 8.216  ; 8.689  ; 9.614  ;
; label_rs[2] ; regB_o[6]   ; 8.813  ; 7.603  ; 8.013  ; 8.808  ;
; label_rs[2] ; regB_o[7]   ; 8.805  ; 7.553  ; 7.938  ; 8.840  ;
; rs1[0]      ; regA_o[0]   ; 7.583  ; 7.420  ; 7.804  ; 7.636  ;
; rs1[0]      ; regA_o[1]   ; 8.773  ; 7.701  ; 8.011  ; 8.773  ;
; rs1[0]      ; regA_o[2]   ; 7.736  ; 7.012  ; 7.353  ; 7.798  ;
; rs1[0]      ; regA_o[3]   ; 9.008  ; 7.452  ; 7.775  ; 9.114  ;
; rs1[0]      ; regA_o[4]   ; 7.255  ; 6.998  ; 7.419  ; 7.345  ;
; rs1[0]      ; regA_o[5]   ; 8.327  ; 7.654  ; 7.945  ; 8.425  ;
; rs1[0]      ; regA_o[6]   ; 7.867  ; 7.330  ; 7.614  ; 7.990  ;
; rs1[0]      ; regA_o[7]   ; 8.879  ; 7.611  ; 7.982  ; 9.024  ;
; rs1[1]      ; regA_o[0]   ; 8.710  ; 8.569  ; 8.872  ; 8.731  ;
; rs1[1]      ; regA_o[1]   ; 8.273  ; 8.174  ; 8.510  ; 8.263  ;
; rs1[1]      ; regA_o[2]   ; 8.876  ; 8.477  ; 8.806  ; 8.841  ;
; rs1[1]      ; regA_o[3]   ; 8.360  ; 8.229  ; 8.552  ; 8.416  ;
; rs1[1]      ; regA_o[4]   ; 8.635  ; 8.448  ; 8.764  ; 8.659  ;
; rs1[1]      ; regA_o[5]   ; 8.102  ; 7.989  ; 8.255  ; 8.179  ;
; rs1[1]      ; regA_o[6]   ; 9.443  ; 8.748  ; 8.998  ; 9.463  ;
; rs1[1]      ; regA_o[7]   ; 7.938  ; 7.846  ; 8.104  ; 8.007  ;
; rs1[2]      ; regA_o[0]   ; 9.539  ; 8.263  ; 8.706  ; 9.473  ;
; rs1[2]      ; regA_o[1]   ; 8.453  ; 8.035  ; 8.483  ; 8.500  ;
; rs1[2]      ; regA_o[2]   ; 8.125  ; 7.689  ; 8.055  ; 8.176  ;
; rs1[2]      ; regA_o[3]   ; 8.479  ; 8.011  ; 8.331  ; 8.570  ;
; rs1[2]      ; regA_o[4]   ; 8.139  ; 7.556  ; 7.908  ; 8.147  ;
; rs1[2]      ; regA_o[5]   ; 8.588  ; 7.981  ; 8.393  ; 8.654  ;
; rs1[2]      ; regA_o[6]   ; 8.317  ; 7.892  ; 8.170  ; 8.447  ;
; rs1[2]      ; regA_o[7]   ; 8.555  ; 8.081  ; 8.462  ; 8.543  ;
; rs2[0]      ; regB_o[0]   ; 6.535  ; 6.442  ; 6.780  ; 6.682  ;
; rs2[0]      ; regB_o[1]   ; 8.738  ; 8.109  ; 8.433  ; 8.754  ;
; rs2[0]      ; regB_o[2]   ; 7.580  ; 7.475  ; 7.793  ; 7.683  ;
; rs2[0]      ; regB_o[3]   ; 8.978  ; 7.759  ; 8.059  ; 9.009  ;
; rs2[0]      ; regB_o[4]   ; 7.100  ; 6.965  ; 7.332  ; 7.228  ;
; rs2[0]      ; regB_o[5]   ; 8.984  ; 8.404  ; 8.755  ; 8.995  ;
; rs2[0]      ; regB_o[6]   ; 7.455  ; 7.271  ; 7.668  ; 7.479  ;
; rs2[0]      ; regB_o[7]   ; 8.090  ; 8.019  ; 8.292  ; 8.178  ;
; rs2[1]      ; regB_o[0]   ; 7.862  ; 7.745  ; 8.048  ; 7.920  ;
; rs2[1]      ; regB_o[1]   ; 7.433  ; 7.290  ; 7.635  ; 7.487  ;
; rs2[1]      ; regB_o[2]   ; 9.093  ; 8.953  ; 9.269  ; 9.129  ;
; rs2[1]      ; regB_o[3]   ; 7.762  ; 7.608  ; 7.965  ; 7.806  ;
; rs2[1]      ; regB_o[4]   ; 8.035  ; 7.896  ; 8.254  ; 8.115  ;
; rs2[1]      ; regB_o[5]   ; 7.950  ; 7.806  ; 8.180  ; 7.984  ;
; rs2[1]      ; regB_o[6]   ; 8.412  ; 8.193  ; 8.631  ; 8.412  ;
; rs2[1]      ; regB_o[7]   ; 7.155  ; 7.098  ; 7.409  ; 7.287  ;
; rs2[2]      ; regB_o[0]   ; 9.187  ; 7.652  ; 7.949  ; 9.135  ;
; rs2[2]      ; regB_o[1]   ; 9.094  ; 8.265  ; 8.598  ; 9.104  ;
; rs2[2]      ; regB_o[2]   ; 9.535  ; 8.420  ; 8.708  ; 9.516  ;
; rs2[2]      ; regB_o[3]   ; 8.718  ; 7.766  ; 8.040  ; 8.753  ;
; rs2[2]      ; regB_o[4]   ; 8.611  ; 7.874  ; 8.175  ; 8.602  ;
; rs2[2]      ; regB_o[5]   ; 9.406  ; 8.561  ; 8.918  ; 9.390  ;
; rs2[2]      ; regB_o[6]   ; 9.020  ; 7.909  ; 8.204  ; 9.005  ;
; rs2[2]      ; regB_o[7]   ; 9.147  ; 7.928  ; 8.252  ; 9.128  ;
+-------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.598 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.184 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -97.415                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                               ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.598 ; general_registers[5][0] ; general_registers[5][0] ; clk          ; clk         ; 1.000        ; -0.039     ; 0.350      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.184 ; general_registers[5][0] ; general_registers[5][0] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                         ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[0][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[0][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[0][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[0][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[0][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[0][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[0][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[0][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[1][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[1][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[1][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[1][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[1][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[1][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[1][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[1][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[2][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[2][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[2][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[2][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[2][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[2][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[2][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[2][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[3][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[3][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[3][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[3][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[3][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[3][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[3][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[3][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[4][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[4][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[4][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[4][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[4][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[4][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[4][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[4][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers[5][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~10      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~11      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~12      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~13      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~14      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~15      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~16      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~17      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~18      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~19      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~20      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~21      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~22      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~23      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~24      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~25      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~26      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~27      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~28      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~29      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~3       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~30      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~31      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~32      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~33      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~34      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~35      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~36      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~37      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~38      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~39      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~4       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~40      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~41      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~42      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~43      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~44      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~45      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~46      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~47      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~5       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~6       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~7       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~8       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~9       ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; general_registers[2][0] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; general_registers[2][2] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; general_registers[2][3] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; general_registers[2][4] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; general_registers[2][6] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; general_registers[2][7] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; general_registers[3][0] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; general_registers[3][3] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; general_registers[3][4] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; general_registers[3][7] ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; condition_bit  ; clk        ; 0.727 ; 1.341 ; Rise       ; clk             ;
; label_write    ; clk        ; 1.573 ; 2.246 ; Rise       ; clk             ;
; rd[*]          ; clk        ; 1.794 ; 2.348 ; Rise       ; clk             ;
;  rd[0]         ; clk        ; 1.794 ; 2.348 ; Rise       ; clk             ;
;  rd[1]         ; clk        ; 1.429 ; 1.910 ; Rise       ; clk             ;
;  rd[2]         ; clk        ; 1.619 ; 2.164 ; Rise       ; clk             ;
; reg_write      ; clk        ; 1.647 ; 2.275 ; Rise       ; clk             ;
; write_data[*]  ; clk        ; 0.885 ; 1.493 ; Rise       ; clk             ;
;  write_data[0] ; clk        ; 0.662 ; 1.241 ; Rise       ; clk             ;
;  write_data[1] ; clk        ; 0.761 ; 1.352 ; Rise       ; clk             ;
;  write_data[2] ; clk        ; 0.715 ; 1.295 ; Rise       ; clk             ;
;  write_data[3] ; clk        ; 0.885 ; 1.493 ; Rise       ; clk             ;
;  write_data[4] ; clk        ; 0.703 ; 1.298 ; Rise       ; clk             ;
;  write_data[5] ; clk        ; 0.667 ; 1.252 ; Rise       ; clk             ;
;  write_data[6] ; clk        ; 0.757 ; 1.346 ; Rise       ; clk             ;
;  write_data[7] ; clk        ; 0.691 ; 1.277 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; condition_bit  ; clk        ; -0.496 ; -1.081 ; Rise       ; clk             ;
; label_write    ; clk        ; -0.967 ; -1.581 ; Rise       ; clk             ;
; rd[*]          ; clk        ; -0.713 ; -1.253 ; Rise       ; clk             ;
;  rd[0]         ; clk        ; -1.078 ; -1.687 ; Rise       ; clk             ;
;  rd[1]         ; clk        ; -0.713 ; -1.253 ; Rise       ; clk             ;
;  rd[2]         ; clk        ; -0.931 ; -1.539 ; Rise       ; clk             ;
; reg_write      ; clk        ; -0.449 ; -1.048 ; Rise       ; clk             ;
; write_data[*]  ; clk        ; -0.162 ; -0.708 ; Rise       ; clk             ;
;  write_data[0] ; clk        ; -0.294 ; -0.842 ; Rise       ; clk             ;
;  write_data[1] ; clk        ; -0.375 ; -0.951 ; Rise       ; clk             ;
;  write_data[2] ; clk        ; -0.212 ; -0.758 ; Rise       ; clk             ;
;  write_data[3] ; clk        ; -0.360 ; -0.933 ; Rise       ; clk             ;
;  write_data[4] ; clk        ; -0.278 ; -0.846 ; Rise       ; clk             ;
;  write_data[5] ; clk        ; -0.195 ; -0.739 ; Rise       ; clk             ;
;  write_data[6] ; clk        ; -0.162 ; -0.708 ; Rise       ; clk             ;
;  write_data[7] ; clk        ; -0.458 ; -1.029 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; regA_o[*]  ; clk        ; 5.746 ; 5.988 ; Rise       ; clk             ;
;  regA_o[0] ; clk        ; 5.574 ; 5.789 ; Rise       ; clk             ;
;  regA_o[1] ; clk        ; 5.534 ; 5.715 ; Rise       ; clk             ;
;  regA_o[2] ; clk        ; 5.235 ; 5.403 ; Rise       ; clk             ;
;  regA_o[3] ; clk        ; 5.381 ; 5.569 ; Rise       ; clk             ;
;  regA_o[4] ; clk        ; 5.225 ; 5.411 ; Rise       ; clk             ;
;  regA_o[5] ; clk        ; 5.349 ; 5.531 ; Rise       ; clk             ;
;  regA_o[6] ; clk        ; 5.746 ; 5.988 ; Rise       ; clk             ;
;  regA_o[7] ; clk        ; 5.552 ; 5.793 ; Rise       ; clk             ;
; regB_o[*]  ; clk        ; 5.819 ; 6.070 ; Rise       ; clk             ;
;  regB_o[0] ; clk        ; 5.141 ; 5.311 ; Rise       ; clk             ;
;  regB_o[1] ; clk        ; 5.673 ; 5.884 ; Rise       ; clk             ;
;  regB_o[2] ; clk        ; 5.536 ; 5.727 ; Rise       ; clk             ;
;  regB_o[3] ; clk        ; 5.041 ; 5.202 ; Rise       ; clk             ;
;  regB_o[4] ; clk        ; 5.408 ; 5.609 ; Rise       ; clk             ;
;  regB_o[5] ; clk        ; 5.613 ; 5.835 ; Rise       ; clk             ;
;  regB_o[6] ; clk        ; 5.819 ; 6.070 ; Rise       ; clk             ;
;  regB_o[7] ; clk        ; 5.248 ; 5.431 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; regA_o[*]  ; clk        ; 3.932 ; 4.017 ; Rise       ; clk             ;
;  regA_o[0] ; clk        ; 4.126 ; 4.228 ; Rise       ; clk             ;
;  regA_o[1] ; clk        ; 4.204 ; 4.302 ; Rise       ; clk             ;
;  regA_o[2] ; clk        ; 3.994 ; 4.118 ; Rise       ; clk             ;
;  regA_o[3] ; clk        ; 4.285 ; 4.440 ; Rise       ; clk             ;
;  regA_o[4] ; clk        ; 3.932 ; 4.017 ; Rise       ; clk             ;
;  regA_o[5] ; clk        ; 4.122 ; 4.228 ; Rise       ; clk             ;
;  regA_o[6] ; clk        ; 4.091 ; 4.222 ; Rise       ; clk             ;
;  regA_o[7] ; clk        ; 4.060 ; 4.173 ; Rise       ; clk             ;
; regB_o[*]  ; clk        ; 3.712 ; 3.772 ; Rise       ; clk             ;
;  regB_o[0] ; clk        ; 3.712 ; 3.772 ; Rise       ; clk             ;
;  regB_o[1] ; clk        ; 4.078 ; 4.188 ; Rise       ; clk             ;
;  regB_o[2] ; clk        ; 4.149 ; 4.259 ; Rise       ; clk             ;
;  regB_o[3] ; clk        ; 3.974 ; 4.046 ; Rise       ; clk             ;
;  regB_o[4] ; clk        ; 4.026 ; 4.106 ; Rise       ; clk             ;
;  regB_o[5] ; clk        ; 4.243 ; 4.367 ; Rise       ; clk             ;
;  regB_o[6] ; clk        ; 4.057 ; 4.157 ; Rise       ; clk             ;
;  regB_o[7] ; clk        ; 3.899 ; 3.985 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; label_read  ; regA_o[0]   ; 5.621 ; 5.951 ; 6.345 ; 6.475 ;
; label_read  ; regA_o[1]   ; 5.635 ; 5.276 ; 5.743 ; 6.482 ;
; label_read  ; regA_o[2]   ; 5.417 ; 5.076 ; 5.577 ; 6.255 ;
; label_read  ; regA_o[3]   ; 5.561 ; 5.298 ; 5.758 ; 6.407 ;
; label_read  ; regA_o[4]   ; 5.327 ; 5.026 ; 5.534 ; 6.153 ;
; label_read  ; regA_o[5]   ; 5.607 ; 5.357 ; 5.836 ; 6.450 ;
; label_read  ; regA_o[6]   ; 5.319 ; 5.187 ; 5.659 ; 6.127 ;
; label_read  ; regA_o[7]   ; 5.706 ; 5.286 ; 5.759 ; 6.595 ;
; label_read  ; regB_o[0]   ; 5.188 ; 5.530 ; 5.987 ; 5.997 ;
; label_read  ; regB_o[1]   ; 5.774 ; 5.506 ; 5.961 ; 6.651 ;
; label_read  ; regB_o[2]   ; 5.718 ; 5.755 ; 6.195 ; 6.579 ;
; label_read  ; regB_o[3]   ; 5.285 ; 5.240 ; 5.723 ; 6.095 ;
; label_read  ; regB_o[4]   ; 5.510 ; 5.157 ; 5.660 ; 6.351 ;
; label_read  ; regB_o[5]   ; 5.871 ; 5.691 ; 6.132 ; 6.754 ;
; label_read  ; regB_o[6]   ; 5.392 ; 5.448 ; 5.916 ; 6.209 ;
; label_read  ; regB_o[7]   ; 5.402 ; 5.504 ; 5.955 ; 6.233 ;
; label_rs[0] ; regA_o[0]   ; 5.822 ; 6.037 ; 6.446 ; 6.661 ;
; label_rs[0] ; regA_o[1]   ; 5.584 ; 5.765 ; 6.173 ; 6.354 ;
; label_rs[0] ; regA_o[2]   ; 5.504 ; 5.672 ; 6.128 ; 6.296 ;
; label_rs[0] ; regA_o[3]   ; 5.667 ; 5.864 ; 6.291 ; 6.488 ;
; label_rs[0] ; regA_o[4]   ; 5.495 ; 5.681 ; 6.120 ; 6.306 ;
; label_rs[0] ; regA_o[5]   ; 5.702 ; 5.884 ; 6.327 ; 6.509 ;
; label_rs[0] ; regA_o[6]   ; 5.743 ; 5.985 ; 6.332 ; 6.574 ;
; label_rs[0] ; regA_o[7]   ; 5.901 ; 6.142 ; 6.525 ; 6.766 ;
; label_rs[0] ; regB_o[0]   ; 5.389 ; 5.559 ; 6.013 ; 6.183 ;
; label_rs[0] ; regB_o[1]   ; 5.723 ; 5.934 ; 6.312 ; 6.523 ;
; label_rs[0] ; regB_o[2]   ; 5.805 ; 5.996 ; 6.429 ; 6.620 ;
; label_rs[0] ; regB_o[3]   ; 5.391 ; 5.552 ; 6.015 ; 6.176 ;
; label_rs[0] ; regB_o[4]   ; 5.678 ; 5.879 ; 6.303 ; 6.504 ;
; label_rs[0] ; regB_o[5]   ; 5.966 ; 6.188 ; 6.591 ; 6.813 ;
; label_rs[0] ; regB_o[6]   ; 5.816 ; 6.067 ; 6.405 ; 6.656 ;
; label_rs[0] ; regB_o[7]   ; 5.597 ; 5.780 ; 6.221 ; 6.404 ;
; label_rs[1] ; regA_o[0]   ; 5.975 ; 6.190 ; 6.608 ; 6.823 ;
; label_rs[1] ; regA_o[1]   ; 5.870 ; 6.075 ; 6.503 ; 6.684 ;
; label_rs[1] ; regA_o[2]   ; 5.658 ; 5.848 ; 6.292 ; 6.460 ;
; label_rs[1] ; regA_o[3]   ; 5.820 ; 6.017 ; 6.454 ; 6.651 ;
; label_rs[1] ; regA_o[4]   ; 5.651 ; 5.837 ; 6.285 ; 6.471 ;
; label_rs[1] ; regA_o[5]   ; 5.857 ; 6.043 ; 6.491 ; 6.673 ;
; label_rs[1] ; regA_o[6]   ; 6.049 ; 6.291 ; 6.642 ; 6.859 ;
; label_rs[1] ; regA_o[7]   ; 6.053 ; 6.294 ; 6.686 ; 6.927 ;
; label_rs[1] ; regB_o[0]   ; 5.542 ; 5.712 ; 6.175 ; 6.345 ;
; label_rs[1] ; regB_o[1]   ; 6.009 ; 6.244 ; 6.642 ; 6.853 ;
; label_rs[1] ; regB_o[2]   ; 5.959 ; 6.172 ; 6.593 ; 6.784 ;
; label_rs[1] ; regB_o[3]   ; 5.544 ; 5.705 ; 6.178 ; 6.339 ;
; label_rs[1] ; regB_o[4]   ; 5.834 ; 6.035 ; 6.468 ; 6.669 ;
; label_rs[1] ; regB_o[5]   ; 6.121 ; 6.347 ; 6.755 ; 6.977 ;
; label_rs[1] ; regB_o[6]   ; 6.122 ; 6.373 ; 6.715 ; 6.941 ;
; label_rs[1] ; regB_o[7]   ; 5.749 ; 5.932 ; 6.382 ; 6.565 ;
; label_rs[2] ; regA_o[0]   ; 5.372 ; 4.866 ; 5.283 ; 6.179 ;
; label_rs[2] ; regA_o[1]   ; 5.386 ; 4.727 ; 5.170 ; 6.186 ;
; label_rs[2] ; regA_o[2]   ; 5.168 ; 4.654 ; 5.086 ; 5.959 ;
; label_rs[2] ; regA_o[3]   ; 5.312 ; 4.802 ; 5.228 ; 6.111 ;
; label_rs[2] ; regA_o[4]   ; 5.078 ; 4.619 ; 5.077 ; 5.857 ;
; label_rs[2] ; regA_o[5]   ; 5.358 ; 4.855 ; 5.285 ; 6.154 ;
; label_rs[2] ; regA_o[6]   ; 5.070 ; 4.694 ; 5.136 ; 5.831 ;
; label_rs[2] ; regA_o[7]   ; 5.457 ; 5.063 ; 5.458 ; 6.299 ;
; label_rs[2] ; regB_o[0]   ; 4.939 ; 4.388 ; 4.850 ; 5.701 ;
; label_rs[2] ; regB_o[1]   ; 5.525 ; 4.896 ; 5.309 ; 6.355 ;
; label_rs[2] ; regB_o[2]   ; 5.469 ; 4.978 ; 5.387 ; 6.283 ;
; label_rs[2] ; regB_o[3]   ; 5.036 ; 4.490 ; 4.952 ; 5.799 ;
; label_rs[2] ; regB_o[4]   ; 5.261 ; 4.817 ; 5.260 ; 6.055 ;
; label_rs[2] ; regB_o[5]   ; 5.622 ; 5.159 ; 5.549 ; 6.458 ;
; label_rs[2] ; regB_o[6]   ; 5.143 ; 4.776 ; 5.209 ; 5.913 ;
; label_rs[2] ; regB_o[7]   ; 5.153 ; 4.701 ; 5.154 ; 5.937 ;
; rs1[0]      ; regA_o[0]   ; 4.998 ; 5.163 ; 5.586 ; 5.744 ;
; rs1[0]      ; regA_o[1]   ; 5.223 ; 5.310 ; 5.809 ; 5.896 ;
; rs1[0]      ; regA_o[2]   ; 5.055 ; 5.142 ; 5.609 ; 5.696 ;
; rs1[0]      ; regA_o[3]   ; 5.373 ; 5.561 ; 5.958 ; 6.146 ;
; rs1[0]      ; regA_o[4]   ; 4.627 ; 4.743 ; 5.199 ; 5.315 ;
; rs1[0]      ; regA_o[5]   ; 4.968 ; 5.066 ; 5.553 ; 5.651 ;
; rs1[0]      ; regA_o[6]   ; 5.132 ; 5.253 ; 5.705 ; 5.826 ;
; rs1[0]      ; regA_o[7]   ; 5.339 ; 5.486 ; 5.925 ; 6.072 ;
; rs1[1]      ; regA_o[0]   ; 5.158 ; 6.094 ; 6.474 ; 5.908 ;
; rs1[1]      ; regA_o[1]   ; 5.485 ; 5.572 ; 6.064 ; 6.151 ;
; rs1[1]      ; regA_o[2]   ; 5.229 ; 5.316 ; 5.841 ; 5.928 ;
; rs1[1]      ; regA_o[3]   ; 5.645 ; 5.833 ; 6.229 ; 6.412 ;
; rs1[1]      ; regA_o[4]   ; 5.125 ; 5.241 ; 5.738 ; 5.829 ;
; rs1[1]      ; regA_o[5]   ; 5.237 ; 5.500 ; 5.965 ; 5.914 ;
; rs1[1]      ; regA_o[6]   ; 5.623 ; 5.744 ; 6.211 ; 6.332 ;
; rs1[1]      ; regA_o[7]   ; 5.710 ; 5.857 ; 6.294 ; 6.441 ;
; rs1[2]      ; regA_o[0]   ; 5.568 ; 5.135 ; 5.553 ; 6.389 ;
; rs1[2]      ; regA_o[1]   ; 4.966 ; 4.966 ; 5.405 ; 5.714 ;
; rs1[2]      ; regA_o[2]   ; 4.800 ; 4.759 ; 5.201 ; 5.514 ;
; rs1[2]      ; regA_o[3]   ; 4.981 ; 4.977 ; 5.386 ; 5.736 ;
; rs1[2]      ; regA_o[4]   ; 4.757 ; 4.663 ; 5.124 ; 5.464 ;
; rs1[2]      ; regA_o[5]   ; 5.059 ; 4.937 ; 5.375 ; 5.795 ;
; rs1[2]      ; regA_o[6]   ; 4.882 ; 4.870 ; 5.291 ; 5.625 ;
; rs1[2]      ; regA_o[7]   ; 4.982 ; 5.001 ; 5.416 ; 5.724 ;
; rs2[0]      ; regB_o[0]   ; 4.904 ; 5.069 ; 5.581 ; 5.669 ;
; rs2[0]      ; regB_o[1]   ; 5.226 ; 5.353 ; 5.843 ; 5.970 ;
; rs2[0]      ; regB_o[2]   ; 5.454 ; 5.580 ; 6.070 ; 6.196 ;
; rs2[0]      ; regB_o[3]   ; 5.339 ; 5.467 ; 5.957 ; 6.085 ;
; rs2[0]      ; regB_o[4]   ; 5.006 ; 5.105 ; 5.581 ; 5.656 ;
; rs2[0]      ; regB_o[5]   ; 5.368 ; 5.493 ; 5.985 ; 6.110 ;
; rs2[0]      ; regB_o[6]   ; 5.199 ; 5.313 ; 5.752 ; 5.865 ;
; rs2[0]      ; regB_o[7]   ; 4.851 ; 5.030 ; 5.533 ; 5.559 ;
; rs2[1]      ; regB_o[0]   ; 4.732 ; 5.506 ; 5.915 ; 5.419 ;
; rs2[1]      ; regB_o[1]   ; 5.070 ; 5.482 ; 5.889 ; 5.778 ;
; rs2[1]      ; regB_o[2]   ; 5.437 ; 5.731 ; 6.123 ; 6.178 ;
; rs2[1]      ; regB_o[3]   ; 5.315 ; 5.443 ; 5.931 ; 6.059 ;
; rs2[1]      ; regB_o[4]   ; 4.832 ; 5.133 ; 5.588 ; 5.512 ;
; rs2[1]      ; regB_o[5]   ; 5.352 ; 5.667 ; 6.060 ; 6.093 ;
; rs2[1]      ; regB_o[6]   ; 5.025 ; 5.424 ; 5.844 ; 5.720 ;
; rs2[1]      ; regB_o[7]   ; 4.833 ; 5.480 ; 5.883 ; 5.539 ;
; rs2[2]      ; regB_o[0]   ; 5.362 ; 4.686 ; 5.184 ; 6.146 ;
; rs2[2]      ; regB_o[1]   ; 5.336 ; 5.084 ; 5.520 ; 6.122 ;
; rs2[2]      ; regB_o[2]   ; 5.570 ; 5.175 ; 5.608 ; 6.371 ;
; rs2[2]      ; regB_o[3]   ; 5.098 ; 4.733 ; 5.220 ; 5.856 ;
; rs2[2]      ; regB_o[4]   ; 5.035 ; 4.844 ; 5.323 ; 5.773 ;
; rs2[2]      ; regB_o[5]   ; 5.507 ; 5.280 ; 5.700 ; 6.307 ;
; rs2[2]      ; regB_o[6]   ; 5.291 ; 4.868 ; 5.333 ; 6.064 ;
; rs2[2]      ; regB_o[7]   ; 5.330 ; 4.855 ; 5.340 ; 6.120 ;
+-------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; label_read  ; regA_o[0]   ; 4.794 ; 5.094 ; 5.569 ; 5.557 ;
; label_read  ; regA_o[1]   ; 4.805 ; 4.927 ; 5.422 ; 5.549 ;
; label_read  ; regA_o[2]   ; 4.604 ; 4.733 ; 5.230 ; 5.335 ;
; label_read  ; regA_o[3]   ; 4.860 ; 4.941 ; 5.408 ; 5.620 ;
; label_read  ; regA_o[4]   ; 4.521 ; 4.640 ; 5.157 ; 5.230 ;
; label_read  ; regA_o[5]   ; 4.760 ; 4.897 ; 5.391 ; 5.501 ;
; label_read  ; regA_o[6]   ; 4.796 ; 4.832 ; 5.314 ; 5.563 ;
; label_read  ; regA_o[7]   ; 4.890 ; 4.962 ; 5.435 ; 5.662 ;
; label_read  ; regB_o[0]   ; 4.378 ; 4.522 ; 5.048 ; 5.097 ;
; label_read  ; regB_o[1]   ; 4.913 ; 4.903 ; 5.371 ; 5.683 ;
; label_read  ; regB_o[2]   ; 4.868 ; 4.987 ; 5.453 ; 5.633 ;
; label_read  ; regB_o[3]   ; 4.591 ; 4.562 ; 5.079 ; 5.315 ;
; label_read  ; regB_o[4]   ; 4.699 ; 4.675 ; 5.184 ; 5.421 ;
; label_read  ; regB_o[5]   ; 5.017 ; 5.091 ; 5.543 ; 5.800 ;
; label_read  ; regB_o[6]   ; 4.842 ; 4.697 ; 5.193 ; 5.613 ;
; label_read  ; regB_o[7]   ; 4.605 ; 4.683 ; 5.198 ; 5.345 ;
; label_rs[0] ; regA_o[0]   ; 5.003 ; 5.192 ; 5.609 ; 5.794 ;
; label_rs[0] ; regA_o[1]   ; 4.779 ; 4.930 ; 5.364 ; 5.508 ;
; label_rs[0] ; regA_o[2]   ; 4.797 ; 4.948 ; 5.403 ; 5.550 ;
; label_rs[0] ; regA_o[3]   ; 4.935 ; 5.111 ; 5.541 ; 5.713 ;
; label_rs[0] ; regA_o[4]   ; 4.696 ; 4.837 ; 5.301 ; 5.438 ;
; label_rs[0] ; regA_o[5]   ; 4.945 ; 5.110 ; 5.550 ; 5.711 ;
; label_rs[0] ; regA_o[6]   ; 4.738 ; 4.891 ; 5.343 ; 5.492 ;
; label_rs[0] ; regA_o[7]   ; 5.059 ; 5.262 ; 5.664 ; 5.863 ;
; label_rs[0] ; regB_o[0]   ; 4.587 ; 4.732 ; 5.193 ; 5.334 ;
; label_rs[0] ; regB_o[1]   ; 4.887 ; 5.064 ; 5.472 ; 5.642 ;
; label_rs[0] ; regB_o[2]   ; 5.061 ; 5.246 ; 5.667 ; 5.848 ;
; label_rs[0] ; regB_o[3]   ; 4.666 ; 4.806 ; 5.272 ; 5.408 ;
; label_rs[0] ; regB_o[4]   ; 4.874 ; 5.028 ; 5.479 ; 5.629 ;
; label_rs[0] ; regB_o[5]   ; 5.202 ; 5.409 ; 5.807 ; 6.010 ;
; label_rs[0] ; regB_o[6]   ; 4.784 ; 4.941 ; 5.389 ; 5.542 ;
; label_rs[0] ; regB_o[7]   ; 4.774 ; 4.945 ; 5.379 ; 5.546 ;
; label_rs[1] ; regA_o[0]   ; 5.227 ; 5.421 ; 5.823 ; 6.010 ;
; label_rs[1] ; regA_o[1]   ; 5.573 ; 5.750 ; 6.189 ; 6.377 ;
; label_rs[1] ; regA_o[2]   ; 5.023 ; 5.177 ; 5.648 ; 5.765 ;
; label_rs[1] ; regA_o[3]   ; 5.536 ; 5.728 ; 6.148 ; 6.353 ;
; label_rs[1] ; regA_o[4]   ; 4.904 ; 5.047 ; 5.500 ; 5.636 ;
; label_rs[1] ; regA_o[5]   ; 5.565 ; 5.729 ; 6.159 ; 6.368 ;
; label_rs[1] ; regA_o[6]   ; 5.263 ; 5.476 ; 5.859 ; 6.065 ;
; label_rs[1] ; regA_o[7]   ; 5.751 ; 5.884 ; 6.276 ; 6.586 ;
; label_rs[1] ; regB_o[0]   ; 4.811 ; 4.961 ; 5.407 ; 5.550 ;
; label_rs[1] ; regB_o[1]   ; 5.681 ; 5.884 ; 6.297 ; 6.511 ;
; label_rs[1] ; regB_o[2]   ; 5.287 ; 5.475 ; 5.912 ; 6.063 ;
; label_rs[1] ; regB_o[3]   ; 5.267 ; 5.423 ; 5.879 ; 6.048 ;
; label_rs[1] ; regB_o[4]   ; 5.082 ; 5.238 ; 5.678 ; 5.827 ;
; label_rs[1] ; regB_o[5]   ; 5.822 ; 6.028 ; 6.416 ; 6.667 ;
; label_rs[1] ; regB_o[6]   ; 5.309 ; 5.526 ; 5.905 ; 6.115 ;
; label_rs[1] ; regB_o[7]   ; 5.466 ; 5.567 ; 5.991 ; 6.269 ;
; label_rs[2] ; regA_o[0]   ; 5.155 ; 4.705 ; 5.119 ; 5.939 ;
; label_rs[2] ; regA_o[1]   ; 5.138 ; 4.565 ; 5.007 ; 5.916 ;
; label_rs[2] ; regA_o[2]   ; 4.953 ; 4.477 ; 4.924 ; 5.699 ;
; label_rs[2] ; regA_o[3]   ; 5.097 ; 4.642 ; 5.065 ; 5.868 ;
; label_rs[2] ; regA_o[4]   ; 4.864 ; 4.438 ; 4.914 ; 5.600 ;
; label_rs[2] ; regA_o[5]   ; 5.108 ; 4.653 ; 5.088 ; 5.869 ;
; label_rs[2] ; regA_o[6]   ; 4.896 ; 4.534 ; 4.975 ; 5.644 ;
; label_rs[2] ; regA_o[7]   ; 5.225 ; 4.862 ; 5.277 ; 6.024 ;
; label_rs[2] ; regB_o[0]   ; 4.739 ; 4.245 ; 4.703 ; 5.479 ;
; label_rs[2] ; regB_o[1]   ; 5.246 ; 4.699 ; 5.115 ; 6.050 ;
; label_rs[2] ; regB_o[2]   ; 5.217 ; 4.775 ; 5.188 ; 5.997 ;
; label_rs[2] ; regB_o[3]   ; 4.828 ; 4.337 ; 4.796 ; 5.563 ;
; label_rs[2] ; regB_o[4]   ; 5.042 ; 4.629 ; 5.092 ; 5.791 ;
; label_rs[2] ; regB_o[5]   ; 5.365 ; 4.952 ; 5.345 ; 6.168 ;
; label_rs[2] ; regB_o[6]   ; 4.942 ; 4.584 ; 5.021 ; 5.694 ;
; label_rs[2] ; regB_o[7]   ; 4.940 ; 4.545 ; 4.992 ; 5.707 ;
; rs1[0]      ; regA_o[0]   ; 4.388 ; 4.486 ; 4.974 ; 5.065 ;
; rs1[0]      ; regA_o[1]   ; 4.935 ; 4.558 ; 5.058 ; 5.659 ;
; rs1[0]      ; regA_o[2]   ; 4.445 ; 4.223 ; 4.734 ; 5.113 ;
; rs1[0]      ; regA_o[3]   ; 5.122 ; 4.481 ; 4.956 ; 5.862 ;
; rs1[0]      ; regA_o[4]   ; 4.192 ; 4.219 ; 4.740 ; 4.852 ;
; rs1[0]      ; regA_o[5]   ; 4.744 ; 4.538 ; 5.043 ; 5.432 ;
; rs1[0]      ; regA_o[6]   ; 4.515 ; 4.371 ; 4.860 ; 5.207 ;
; rs1[0]      ; regA_o[7]   ; 5.068 ; 4.561 ; 5.055 ; 5.769 ;
; rs1[1]      ; regA_o[0]   ; 4.937 ; 5.043 ; 5.548 ; 5.654 ;
; rs1[1]      ; regA_o[1]   ; 4.674 ; 4.804 ; 5.318 ; 5.361 ;
; rs1[1]      ; regA_o[2]   ; 4.997 ; 5.006 ; 5.484 ; 5.702 ;
; rs1[1]      ; regA_o[3]   ; 4.770 ; 4.919 ; 5.376 ; 5.518 ;
; rs1[1]      ; regA_o[4]   ; 4.853 ; 4.940 ; 5.466 ; 5.596 ;
; rs1[1]      ; regA_o[5]   ; 4.606 ; 4.695 ; 5.195 ; 5.307 ;
; rs1[1]      ; regA_o[6]   ; 5.277 ; 5.129 ; 5.583 ; 6.067 ;
; rs1[1]      ; regA_o[7]   ; 4.535 ; 4.644 ; 5.147 ; 5.249 ;
; rs1[2]      ; regA_o[0]   ; 5.322 ; 4.962 ; 5.379 ; 6.121 ;
; rs1[2]      ; regA_o[1]   ; 4.767 ; 4.795 ; 5.232 ; 5.487 ;
; rs1[2]      ; regA_o[2]   ; 4.616 ; 4.601 ; 5.040 ; 5.322 ;
; rs1[2]      ; regA_o[3]   ; 4.812 ; 4.809 ; 5.218 ; 5.556 ;
; rs1[2]      ; regA_o[4]   ; 4.598 ; 4.508 ; 4.967 ; 5.293 ;
; rs1[2]      ; regA_o[5]   ; 4.853 ; 4.765 ; 5.201 ; 5.571 ;
; rs1[2]      ; regA_o[6]   ; 4.715 ; 4.700 ; 5.124 ; 5.445 ;
; rs1[2]      ; regA_o[7]   ; 4.810 ; 4.830 ; 5.245 ; 5.540 ;
; rs2[0]      ; regB_o[0]   ; 3.842 ; 3.898 ; 4.409 ; 4.458 ;
; rs2[0]      ; regB_o[1]   ; 4.938 ; 4.810 ; 5.322 ; 5.675 ;
; rs2[0]      ; regB_o[2]   ; 4.375 ; 4.481 ; 4.954 ; 5.053 ;
; rs2[0]      ; regB_o[3]   ; 5.050 ; 4.556 ; 5.112 ; 5.784 ;
; rs2[0]      ; regB_o[4]   ; 4.157 ; 4.214 ; 4.724 ; 4.793 ;
; rs2[0]      ; regB_o[5]   ; 5.073 ; 4.997 ; 5.495 ; 5.824 ;
; rs2[0]      ; regB_o[6]   ; 4.283 ; 4.379 ; 4.863 ; 4.952 ;
; rs2[0]      ; regB_o[7]   ; 4.606 ; 4.698 ; 5.227 ; 5.305 ;
; rs2[1]      ; regB_o[0]   ; 4.487 ; 4.553 ; 5.109 ; 5.161 ;
; rs2[1]      ; regB_o[1]   ; 4.281 ; 4.387 ; 4.849 ; 4.948 ;
; rs2[1]      ; regB_o[2]   ; 5.133 ; 5.249 ; 5.754 ; 5.870 ;
; rs2[1]      ; regB_o[3]   ; 4.431 ; 4.535 ; 5.001 ; 5.098 ;
; rs2[1]      ; regB_o[4]   ; 4.619 ; 4.704 ; 5.200 ; 5.285 ;
; rs2[1]      ; regB_o[5]   ; 4.552 ; 4.682 ; 5.148 ; 5.241 ;
; rs2[1]      ; regB_o[6]   ; 4.779 ; 4.885 ; 5.361 ; 5.467 ;
; rs2[1]      ; regB_o[7]   ; 4.143 ; 4.236 ; 4.740 ; 4.788 ;
; rs2[2]      ; regB_o[0]   ; 5.122 ; 4.530 ; 5.022 ; 5.885 ;
; rs2[2]      ; regB_o[1]   ; 5.105 ; 4.911 ; 5.345 ; 5.871 ;
; rs2[2]      ; regB_o[2]   ; 5.327 ; 4.995 ; 5.427 ; 6.108 ;
; rs2[2]      ; regB_o[3]   ; 4.893 ; 4.570 ; 5.053 ; 5.615 ;
; rs2[2]      ; regB_o[4]   ; 4.866 ; 4.683 ; 5.158 ; 5.590 ;
; rs2[2]      ; regB_o[5]   ; 5.268 ; 5.099 ; 5.517 ; 6.049 ;
; rs2[2]      ; regB_o[6]   ; 5.063 ; 4.705 ; 5.167 ; 5.817 ;
; rs2[2]      ; regB_o[7]   ; 5.120 ; 4.691 ; 5.172 ; 5.878 ;
+-------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.186 ; 0.184 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; 0.186 ; 0.184 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; -117.365            ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; -117.365            ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; condition_bit  ; clk        ; 1.592 ; 1.954 ; Rise       ; clk             ;
; label_write    ; clk        ; 3.406 ; 3.786 ; Rise       ; clk             ;
; rd[*]          ; clk        ; 3.696 ; 4.073 ; Rise       ; clk             ;
;  rd[0]         ; clk        ; 3.696 ; 4.073 ; Rise       ; clk             ;
;  rd[1]         ; clk        ; 2.912 ; 3.286 ; Rise       ; clk             ;
;  rd[2]         ; clk        ; 3.341 ; 3.719 ; Rise       ; clk             ;
; reg_write      ; clk        ; 3.475 ; 3.766 ; Rise       ; clk             ;
; write_data[*]  ; clk        ; 1.960 ; 2.274 ; Rise       ; clk             ;
;  write_data[0] ; clk        ; 1.470 ; 1.799 ; Rise       ; clk             ;
;  write_data[1] ; clk        ; 1.682 ; 2.007 ; Rise       ; clk             ;
;  write_data[2] ; clk        ; 1.538 ; 1.866 ; Rise       ; clk             ;
;  write_data[3] ; clk        ; 1.960 ; 2.274 ; Rise       ; clk             ;
;  write_data[4] ; clk        ; 1.553 ; 1.894 ; Rise       ; clk             ;
;  write_data[5] ; clk        ; 1.501 ; 1.832 ; Rise       ; clk             ;
;  write_data[6] ; clk        ; 1.671 ; 1.998 ; Rise       ; clk             ;
;  write_data[7] ; clk        ; 1.509 ; 1.848 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; condition_bit  ; clk        ; -0.496 ; -1.081 ; Rise       ; clk             ;
; label_write    ; clk        ; -0.967 ; -1.581 ; Rise       ; clk             ;
; rd[*]          ; clk        ; -0.713 ; -1.253 ; Rise       ; clk             ;
;  rd[0]         ; clk        ; -1.078 ; -1.687 ; Rise       ; clk             ;
;  rd[1]         ; clk        ; -0.713 ; -1.253 ; Rise       ; clk             ;
;  rd[2]         ; clk        ; -0.931 ; -1.539 ; Rise       ; clk             ;
; reg_write      ; clk        ; -0.449 ; -1.048 ; Rise       ; clk             ;
; write_data[*]  ; clk        ; -0.162 ; -0.623 ; Rise       ; clk             ;
;  write_data[0] ; clk        ; -0.294 ; -0.818 ; Rise       ; clk             ;
;  write_data[1] ; clk        ; -0.375 ; -0.923 ; Rise       ; clk             ;
;  write_data[2] ; clk        ; -0.212 ; -0.673 ; Rise       ; clk             ;
;  write_data[3] ; clk        ; -0.360 ; -0.902 ; Rise       ; clk             ;
;  write_data[4] ; clk        ; -0.278 ; -0.750 ; Rise       ; clk             ;
;  write_data[5] ; clk        ; -0.195 ; -0.653 ; Rise       ; clk             ;
;  write_data[6] ; clk        ; -0.162 ; -0.623 ; Rise       ; clk             ;
;  write_data[7] ; clk        ; -0.458 ; -1.029 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; regA_o[*]  ; clk        ; 11.326 ; 11.289 ; Rise       ; clk             ;
;  regA_o[0] ; clk        ; 10.914 ; 10.850 ; Rise       ; clk             ;
;  regA_o[1] ; clk        ; 10.908 ; 10.815 ; Rise       ; clk             ;
;  regA_o[2] ; clk        ; 10.222 ; 10.187 ; Rise       ; clk             ;
;  regA_o[3] ; clk        ; 10.428 ; 10.416 ; Rise       ; clk             ;
;  regA_o[4] ; clk        ; 10.204 ; 10.203 ; Rise       ; clk             ;
;  regA_o[5] ; clk        ; 10.542 ; 10.429 ; Rise       ; clk             ;
;  regA_o[6] ; clk        ; 11.326 ; 11.289 ; Rise       ; clk             ;
;  regA_o[7] ; clk        ; 10.891 ; 10.870 ; Rise       ; clk             ;
; regB_o[*]  ; clk        ; 11.427 ; 11.421 ; Rise       ; clk             ;
;  regB_o[0] ; clk        ; 10.042 ; 10.014 ; Rise       ; clk             ;
;  regB_o[1] ; clk        ; 11.154 ; 11.086 ; Rise       ; clk             ;
;  regB_o[2] ; clk        ; 10.865 ; 10.798 ; Rise       ; clk             ;
;  regB_o[3] ; clk        ; 9.941  ; 9.827  ; Rise       ; clk             ;
;  regB_o[4] ; clk        ; 10.549 ; 10.530 ; Rise       ; clk             ;
;  regB_o[5] ; clk        ; 11.077 ; 10.927 ; Rise       ; clk             ;
;  regB_o[6] ; clk        ; 11.427 ; 11.421 ; Rise       ; clk             ;
;  regB_o[7] ; clk        ; 10.269 ; 10.192 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; regA_o[*]  ; clk        ; 3.932 ; 4.017 ; Rise       ; clk             ;
;  regA_o[0] ; clk        ; 4.126 ; 4.228 ; Rise       ; clk             ;
;  regA_o[1] ; clk        ; 4.204 ; 4.302 ; Rise       ; clk             ;
;  regA_o[2] ; clk        ; 3.994 ; 4.118 ; Rise       ; clk             ;
;  regA_o[3] ; clk        ; 4.285 ; 4.440 ; Rise       ; clk             ;
;  regA_o[4] ; clk        ; 3.932 ; 4.017 ; Rise       ; clk             ;
;  regA_o[5] ; clk        ; 4.122 ; 4.228 ; Rise       ; clk             ;
;  regA_o[6] ; clk        ; 4.091 ; 4.222 ; Rise       ; clk             ;
;  regA_o[7] ; clk        ; 4.060 ; 4.173 ; Rise       ; clk             ;
; regB_o[*]  ; clk        ; 3.712 ; 3.772 ; Rise       ; clk             ;
;  regB_o[0] ; clk        ; 3.712 ; 3.772 ; Rise       ; clk             ;
;  regB_o[1] ; clk        ; 4.078 ; 4.188 ; Rise       ; clk             ;
;  regB_o[2] ; clk        ; 4.149 ; 4.259 ; Rise       ; clk             ;
;  regB_o[3] ; clk        ; 3.974 ; 4.046 ; Rise       ; clk             ;
;  regB_o[4] ; clk        ; 4.026 ; 4.106 ; Rise       ; clk             ;
;  regB_o[5] ; clk        ; 4.243 ; 4.367 ; Rise       ; clk             ;
;  regB_o[6] ; clk        ; 4.057 ; 4.157 ; Rise       ; clk             ;
;  regB_o[7] ; clk        ; 3.899 ; 3.985 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; label_read  ; regA_o[0]   ; 11.182 ; 11.204 ; 11.712 ; 11.459 ;
; label_read  ; regA_o[1]   ; 11.274 ; 10.027 ; 10.477 ; 11.573 ;
; label_read  ; regA_o[2]   ; 10.755 ; 9.592  ; 10.071 ; 11.082 ;
; label_read  ; regA_o[3]   ; 11.075 ; 9.995  ; 10.426 ; 11.312 ;
; label_read  ; regA_o[4]   ; 10.570 ; 9.526  ; 10.032 ; 10.909 ;
; label_read  ; regA_o[5]   ; 11.186 ; 10.193 ; 10.635 ; 11.492 ;
; label_read  ; regA_o[6]   ; 10.594 ; 9.859  ; 10.279 ; 10.821 ;
; label_read  ; regA_o[7]   ; 11.339 ; 9.987  ; 10.502 ; 11.683 ;
; label_read  ; regB_o[0]   ; 10.310 ; 10.498 ; 10.988 ; 10.623 ;
; label_read  ; regB_o[1]   ; 11.520 ; 10.435 ; 10.879 ; 11.844 ;
; label_read  ; regB_o[2]   ; 11.398 ; 10.911 ; 11.398 ; 11.693 ;
; label_read  ; regB_o[3]   ; 10.588 ; 10.013 ; 10.450 ; 10.838 ;
; label_read  ; regB_o[4]   ; 10.915 ; 9.726  ; 10.230 ; 11.236 ;
; label_read  ; regB_o[5]   ; 11.721 ; 10.762 ; 11.231 ; 11.990 ;
; label_read  ; regB_o[6]   ; 10.695 ; 10.319 ; 10.786 ; 10.953 ;
; label_read  ; regB_o[7]   ; 10.717 ; 10.440 ; 10.904 ; 11.005 ;
; label_rs[0] ; regA_o[0]   ; 11.532 ; 11.443 ; 11.911 ; 11.848 ;
; label_rs[0] ; regA_o[1]   ; 11.112 ; 10.954 ; 11.465 ; 11.299 ;
; label_rs[0] ; regA_o[2]   ; 10.866 ; 10.815 ; 11.256 ; 11.221 ;
; label_rs[0] ; regA_o[3]   ; 11.239 ; 11.081 ; 11.613 ; 11.486 ;
; label_rs[0] ; regA_o[4]   ; 10.849 ; 10.831 ; 11.238 ; 11.237 ;
; label_rs[0] ; regA_o[5]   ; 11.330 ; 11.226 ; 11.732 ; 11.619 ;
; label_rs[0] ; regA_o[6]   ; 11.415 ; 11.338 ; 11.769 ; 11.683 ;
; label_rs[0] ; regA_o[7]   ; 11.710 ; 11.650 ; 12.081 ; 12.055 ;
; label_rs[0] ; regB_o[0]   ; 10.660 ; 10.607 ; 11.039 ; 11.012 ;
; label_rs[0] ; regB_o[1]   ; 11.358 ; 11.225 ; 11.711 ; 11.570 ;
; label_rs[0] ; regB_o[2]   ; 11.509 ; 11.426 ; 11.899 ; 11.832 ;
; label_rs[0] ; regB_o[3]   ; 10.752 ; 10.607 ; 11.126 ; 11.012 ;
; label_rs[0] ; regB_o[4]   ; 11.194 ; 11.158 ; 11.583 ; 11.564 ;
; label_rs[0] ; regB_o[5]   ; 11.865 ; 11.724 ; 12.267 ; 12.117 ;
; label_rs[0] ; regB_o[6]   ; 11.516 ; 11.470 ; 11.870 ; 11.815 ;
; label_rs[0] ; regB_o[7]   ; 11.088 ; 10.972 ; 11.459 ; 11.377 ;
; label_rs[1] ; regA_o[0]   ; 11.842 ; 11.761 ; 12.192 ; 12.129 ;
; label_rs[1] ; regA_o[1]   ; 11.699 ; 11.697 ; 12.048 ; 11.932 ;
; label_rs[1] ; regA_o[2]   ; 11.178 ; 11.206 ; 11.539 ; 11.504 ;
; label_rs[1] ; regA_o[3]   ; 11.550 ; 11.436 ; 11.895 ; 11.768 ;
; label_rs[1] ; regA_o[4]   ; 11.162 ; 11.152 ; 11.523 ; 11.522 ;
; label_rs[1] ; regA_o[5]   ; 11.647 ; 11.616 ; 12.015 ; 11.902 ;
; label_rs[1] ; regA_o[6]   ; 11.999 ; 11.976 ; 12.379 ; 12.263 ;
; label_rs[1] ; regA_o[7]   ; 12.019 ; 11.967 ; 12.361 ; 12.335 ;
; label_rs[1] ; regB_o[0]   ; 10.970 ; 10.925 ; 11.320 ; 11.293 ;
; label_rs[1] ; regB_o[1]   ; 11.945 ; 11.968 ; 12.294 ; 12.203 ;
; label_rs[1] ; regB_o[2]   ; 11.821 ; 11.817 ; 12.182 ; 12.115 ;
; label_rs[1] ; regB_o[3]   ; 11.063 ; 10.962 ; 11.408 ; 11.294 ;
; label_rs[1] ; regB_o[4]   ; 11.507 ; 11.479 ; 11.868 ; 11.849 ;
; label_rs[1] ; regB_o[5]   ; 12.182 ; 12.114 ; 12.550 ; 12.400 ;
; label_rs[1] ; regB_o[6]   ; 12.100 ; 12.108 ; 12.480 ; 12.395 ;
; label_rs[1] ; regB_o[7]   ; 11.397 ; 11.289 ; 11.739 ; 11.657 ;
; label_rs[2] ; regA_o[0]   ; 10.648 ; 9.082  ; 9.530  ; 10.934 ;
; label_rs[2] ; regA_o[1]   ; 10.740 ; 8.903  ; 9.355  ; 11.048 ;
; label_rs[2] ; regA_o[2]   ; 10.221 ; 8.721  ; 9.117  ; 10.557 ;
; label_rs[2] ; regA_o[3]   ; 10.541 ; 8.946  ; 9.433  ; 10.787 ;
; label_rs[2] ; regA_o[4]   ; 10.036 ; 8.697  ; 9.093  ; 10.384 ;
; label_rs[2] ; regA_o[5]   ; 10.652 ; 9.151  ; 9.583  ; 10.967 ;
; label_rs[2] ; regA_o[6]   ; 10.060 ; 8.802  ; 9.266  ; 10.296 ;
; label_rs[2] ; regA_o[7]   ; 10.805 ; 9.472  ; 9.865  ; 11.158 ;
; label_rs[2] ; regB_o[0]   ; 9.776  ; 8.246  ; 8.658  ; 10.098 ;
; label_rs[2] ; regB_o[1]   ; 10.986 ; 9.174  ; 9.601  ; 11.319 ;
; label_rs[2] ; regB_o[2]   ; 10.864 ; 9.332  ; 9.760  ; 11.168 ;
; label_rs[2] ; regB_o[3]   ; 10.054 ; 8.472  ; 8.946  ; 10.313 ;
; label_rs[2] ; regB_o[4]   ; 10.381 ; 9.024  ; 9.438  ; 10.711 ;
; label_rs[2] ; regB_o[5]   ; 11.187 ; 9.649  ; 10.118 ; 11.465 ;
; label_rs[2] ; regB_o[6]   ; 10.161 ; 8.934  ; 9.367  ; 10.428 ;
; label_rs[2] ; regB_o[7]   ; 10.183 ; 8.794  ; 9.243  ; 10.480 ;
; rs1[0]      ; regA_o[0]   ; 9.761  ; 9.638  ; 10.104 ; 9.972  ;
; rs1[0]      ; regA_o[1]   ; 10.162 ; 10.067 ; 10.519 ; 10.424 ;
; rs1[0]      ; regA_o[2]   ; 9.776  ; 9.652  ; 10.166 ; 10.051 ;
; rs1[0]      ; regA_o[3]   ; 10.455 ; 10.421 ; 10.811 ; 10.768 ;
; rs1[0]      ; regA_o[4]   ; 8.982  ; 8.928  ; 9.354  ; 9.291  ;
; rs1[0]      ; regA_o[5]   ; 9.637  ; 9.581  ; 9.993  ; 9.937  ;
; rs1[0]      ; regA_o[6]   ; 9.934  ; 9.915  ; 10.307 ; 10.288 ;
; rs1[0]      ; regA_o[7]   ; 10.422 ; 10.336 ; 10.779 ; 10.693 ;
; rs1[1]      ; regA_o[0]   ; 10.105 ; 11.519 ; 11.943 ; 10.325 ;
; rs1[1]      ; regA_o[1]   ; 10.755 ; 10.641 ; 11.079 ; 10.984 ;
; rs1[1]      ; regA_o[2]   ; 10.223 ; 10.108 ; 10.540 ; 10.425 ;
; rs1[1]      ; regA_o[3]   ; 10.982 ; 11.027 ; 11.383 ; 11.290 ;
; rs1[1]      ; regA_o[4]   ; 10.042 ; 10.045 ; 10.402 ; 10.291 ;
; rs1[1]      ; regA_o[5]   ; 10.222 ; 10.508 ; 10.866 ; 10.505 ;
; rs1[1]      ; regA_o[6]   ; 11.040 ; 11.002 ; 11.346 ; 11.327 ;
; rs1[1]      ; regA_o[7]   ; 11.192 ; 11.195 ; 11.573 ; 11.487 ;
; rs1[2]      ; regA_o[0]   ; 11.028 ; 9.618  ; 10.076 ; 11.260 ;
; rs1[2]      ; regA_o[1]   ; 9.793  ; 9.363  ; 9.849  ; 10.083 ;
; rs1[2]      ; regA_o[2]   ; 9.387  ; 8.950  ; 9.353  ; 9.648  ;
; rs1[2]      ; regA_o[3]   ; 9.742  ; 9.321  ; 9.677  ; 10.051 ;
; rs1[2]      ; regA_o[4]   ; 9.348  ; 8.791  ; 9.194  ; 9.582  ;
; rs1[2]      ; regA_o[5]   ; 9.951  ; 9.302  ; 9.750  ; 10.249 ;
; rs1[2]      ; regA_o[6]   ; 9.595  ; 9.189  ; 9.532  ; 9.915  ;
; rs1[2]      ; regA_o[7]   ; 9.818  ; 9.404  ; 9.814  ; 10.043 ;
; rs2[0]      ; regB_o[0]   ; 9.600  ; 9.613  ; 10.039 ; 9.903  ;
; rs2[0]      ; regB_o[1]   ; 10.153 ; 10.106 ; 10.512 ; 10.491 ;
; rs2[0]      ; regB_o[2]   ; 10.650 ; 10.551 ; 11.007 ; 10.934 ;
; rs2[0]      ; regB_o[3]   ; 10.454 ; 10.403 ; 10.825 ; 10.789 ;
; rs2[0]      ; regB_o[4]   ; 9.651  ; 9.650  ; 10.045 ; 9.951  ;
; rs2[0]      ; regB_o[5]   ; 10.439 ; 10.358 ; 10.810 ; 10.741 ;
; rs2[0]      ; regB_o[6]   ; 10.067 ; 10.004 ; 10.459 ; 10.320 ;
; rs2[0]      ; regB_o[7]   ; 9.444  ; 9.541  ; 9.938  ; 9.791  ;
; rs2[1]      ; regB_o[0]   ; 9.158  ; 10.421 ; 10.844 ; 9.507  ;
; rs2[1]      ; regB_o[1]   ; 9.828  ; 10.358 ; 10.735 ; 10.105 ;
; rs2[1]      ; regB_o[2]   ; 10.606 ; 10.834 ; 11.254 ; 10.907 ;
; rs2[1]      ; regB_o[3]   ; 10.405 ; 10.346 ; 10.790 ; 10.754 ;
; rs2[1]      ; regB_o[4]   ; 9.329  ; 9.649  ; 10.086 ; 9.623  ;
; rs2[1]      ; regB_o[5]   ; 10.396 ; 10.685 ; 11.087 ; 10.715 ;
; rs2[1]      ; regB_o[6]   ; 9.742  ; 10.242 ; 10.642 ; 9.976  ;
; rs2[1]      ; regB_o[7]   ; 9.399  ; 10.363 ; 10.760 ; 9.763  ;
; rs2[2]      ; regB_o[0]   ; 10.643 ; 8.890  ; 9.263  ; 10.880 ;
; rs2[2]      ; regB_o[1]   ; 10.534 ; 9.605  ; 9.976  ; 10.817 ;
; rs2[2]      ; regB_o[2]   ; 11.053 ; 9.771  ; 10.144 ; 11.293 ;
; rs2[2]      ; regB_o[3]   ; 10.105 ; 9.026  ; 9.395  ; 10.395 ;
; rs2[2]      ; regB_o[4]   ; 9.885  ; 9.137  ; 9.508  ; 10.108 ;
; rs2[2]      ; regB_o[5]   ; 10.886 ; 9.943  ; 10.336 ; 11.144 ;
; rs2[2]      ; regB_o[6]   ; 10.441 ; 9.182  ; 9.543  ; 10.701 ;
; rs2[2]      ; regB_o[7]   ; 10.559 ; 9.209  ; 9.606  ; 10.822 ;
+-------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; label_read  ; regA_o[0]   ; 4.794 ; 5.094 ; 5.569 ; 5.557 ;
; label_read  ; regA_o[1]   ; 4.805 ; 4.927 ; 5.422 ; 5.549 ;
; label_read  ; regA_o[2]   ; 4.604 ; 4.733 ; 5.230 ; 5.335 ;
; label_read  ; regA_o[3]   ; 4.860 ; 4.941 ; 5.408 ; 5.620 ;
; label_read  ; regA_o[4]   ; 4.521 ; 4.640 ; 5.157 ; 5.230 ;
; label_read  ; regA_o[5]   ; 4.760 ; 4.897 ; 5.391 ; 5.501 ;
; label_read  ; regA_o[6]   ; 4.796 ; 4.832 ; 5.314 ; 5.563 ;
; label_read  ; regA_o[7]   ; 4.890 ; 4.962 ; 5.435 ; 5.662 ;
; label_read  ; regB_o[0]   ; 4.378 ; 4.522 ; 5.048 ; 5.097 ;
; label_read  ; regB_o[1]   ; 4.913 ; 4.903 ; 5.371 ; 5.683 ;
; label_read  ; regB_o[2]   ; 4.868 ; 4.987 ; 5.453 ; 5.633 ;
; label_read  ; regB_o[3]   ; 4.591 ; 4.562 ; 5.079 ; 5.315 ;
; label_read  ; regB_o[4]   ; 4.699 ; 4.675 ; 5.184 ; 5.421 ;
; label_read  ; regB_o[5]   ; 5.017 ; 5.091 ; 5.543 ; 5.800 ;
; label_read  ; regB_o[6]   ; 4.842 ; 4.697 ; 5.193 ; 5.613 ;
; label_read  ; regB_o[7]   ; 4.605 ; 4.683 ; 5.198 ; 5.345 ;
; label_rs[0] ; regA_o[0]   ; 5.003 ; 5.192 ; 5.609 ; 5.794 ;
; label_rs[0] ; regA_o[1]   ; 4.779 ; 4.930 ; 5.364 ; 5.508 ;
; label_rs[0] ; regA_o[2]   ; 4.797 ; 4.948 ; 5.403 ; 5.550 ;
; label_rs[0] ; regA_o[3]   ; 4.935 ; 5.111 ; 5.541 ; 5.713 ;
; label_rs[0] ; regA_o[4]   ; 4.696 ; 4.837 ; 5.301 ; 5.438 ;
; label_rs[0] ; regA_o[5]   ; 4.945 ; 5.110 ; 5.550 ; 5.711 ;
; label_rs[0] ; regA_o[6]   ; 4.738 ; 4.891 ; 5.343 ; 5.492 ;
; label_rs[0] ; regA_o[7]   ; 5.059 ; 5.262 ; 5.664 ; 5.863 ;
; label_rs[0] ; regB_o[0]   ; 4.587 ; 4.732 ; 5.193 ; 5.334 ;
; label_rs[0] ; regB_o[1]   ; 4.887 ; 5.064 ; 5.472 ; 5.642 ;
; label_rs[0] ; regB_o[2]   ; 5.061 ; 5.246 ; 5.667 ; 5.848 ;
; label_rs[0] ; regB_o[3]   ; 4.666 ; 4.806 ; 5.272 ; 5.408 ;
; label_rs[0] ; regB_o[4]   ; 4.874 ; 5.028 ; 5.479 ; 5.629 ;
; label_rs[0] ; regB_o[5]   ; 5.202 ; 5.409 ; 5.807 ; 6.010 ;
; label_rs[0] ; regB_o[6]   ; 4.784 ; 4.941 ; 5.389 ; 5.542 ;
; label_rs[0] ; regB_o[7]   ; 4.774 ; 4.945 ; 5.379 ; 5.546 ;
; label_rs[1] ; regA_o[0]   ; 5.227 ; 5.421 ; 5.823 ; 6.010 ;
; label_rs[1] ; regA_o[1]   ; 5.573 ; 5.750 ; 6.189 ; 6.377 ;
; label_rs[1] ; regA_o[2]   ; 5.023 ; 5.177 ; 5.648 ; 5.765 ;
; label_rs[1] ; regA_o[3]   ; 5.536 ; 5.728 ; 6.148 ; 6.353 ;
; label_rs[1] ; regA_o[4]   ; 4.904 ; 5.047 ; 5.500 ; 5.636 ;
; label_rs[1] ; regA_o[5]   ; 5.565 ; 5.729 ; 6.159 ; 6.368 ;
; label_rs[1] ; regA_o[6]   ; 5.263 ; 5.476 ; 5.859 ; 6.065 ;
; label_rs[1] ; regA_o[7]   ; 5.751 ; 5.884 ; 6.276 ; 6.586 ;
; label_rs[1] ; regB_o[0]   ; 4.811 ; 4.961 ; 5.407 ; 5.550 ;
; label_rs[1] ; regB_o[1]   ; 5.681 ; 5.884 ; 6.297 ; 6.511 ;
; label_rs[1] ; regB_o[2]   ; 5.287 ; 5.475 ; 5.912 ; 6.063 ;
; label_rs[1] ; regB_o[3]   ; 5.267 ; 5.423 ; 5.879 ; 6.048 ;
; label_rs[1] ; regB_o[4]   ; 5.082 ; 5.238 ; 5.678 ; 5.827 ;
; label_rs[1] ; regB_o[5]   ; 5.822 ; 6.028 ; 6.416 ; 6.667 ;
; label_rs[1] ; regB_o[6]   ; 5.309 ; 5.526 ; 5.905 ; 6.115 ;
; label_rs[1] ; regB_o[7]   ; 5.466 ; 5.567 ; 5.991 ; 6.269 ;
; label_rs[2] ; regA_o[0]   ; 5.155 ; 4.705 ; 5.119 ; 5.939 ;
; label_rs[2] ; regA_o[1]   ; 5.138 ; 4.565 ; 5.007 ; 5.916 ;
; label_rs[2] ; regA_o[2]   ; 4.953 ; 4.477 ; 4.924 ; 5.699 ;
; label_rs[2] ; regA_o[3]   ; 5.097 ; 4.642 ; 5.065 ; 5.868 ;
; label_rs[2] ; regA_o[4]   ; 4.864 ; 4.438 ; 4.914 ; 5.600 ;
; label_rs[2] ; regA_o[5]   ; 5.108 ; 4.653 ; 5.088 ; 5.869 ;
; label_rs[2] ; regA_o[6]   ; 4.896 ; 4.534 ; 4.975 ; 5.644 ;
; label_rs[2] ; regA_o[7]   ; 5.225 ; 4.862 ; 5.277 ; 6.024 ;
; label_rs[2] ; regB_o[0]   ; 4.739 ; 4.245 ; 4.703 ; 5.479 ;
; label_rs[2] ; regB_o[1]   ; 5.246 ; 4.699 ; 5.115 ; 6.050 ;
; label_rs[2] ; regB_o[2]   ; 5.217 ; 4.775 ; 5.188 ; 5.997 ;
; label_rs[2] ; regB_o[3]   ; 4.828 ; 4.337 ; 4.796 ; 5.563 ;
; label_rs[2] ; regB_o[4]   ; 5.042 ; 4.629 ; 5.092 ; 5.791 ;
; label_rs[2] ; regB_o[5]   ; 5.365 ; 4.952 ; 5.345 ; 6.168 ;
; label_rs[2] ; regB_o[6]   ; 4.942 ; 4.584 ; 5.021 ; 5.694 ;
; label_rs[2] ; regB_o[7]   ; 4.940 ; 4.545 ; 4.992 ; 5.707 ;
; rs1[0]      ; regA_o[0]   ; 4.388 ; 4.486 ; 4.974 ; 5.065 ;
; rs1[0]      ; regA_o[1]   ; 4.935 ; 4.558 ; 5.058 ; 5.659 ;
; rs1[0]      ; regA_o[2]   ; 4.445 ; 4.223 ; 4.734 ; 5.113 ;
; rs1[0]      ; regA_o[3]   ; 5.122 ; 4.481 ; 4.956 ; 5.862 ;
; rs1[0]      ; regA_o[4]   ; 4.192 ; 4.219 ; 4.740 ; 4.852 ;
; rs1[0]      ; regA_o[5]   ; 4.744 ; 4.538 ; 5.043 ; 5.432 ;
; rs1[0]      ; regA_o[6]   ; 4.515 ; 4.371 ; 4.860 ; 5.207 ;
; rs1[0]      ; regA_o[7]   ; 5.068 ; 4.561 ; 5.055 ; 5.769 ;
; rs1[1]      ; regA_o[0]   ; 4.937 ; 5.043 ; 5.548 ; 5.654 ;
; rs1[1]      ; regA_o[1]   ; 4.674 ; 4.804 ; 5.318 ; 5.361 ;
; rs1[1]      ; regA_o[2]   ; 4.997 ; 5.006 ; 5.484 ; 5.702 ;
; rs1[1]      ; regA_o[3]   ; 4.770 ; 4.919 ; 5.376 ; 5.518 ;
; rs1[1]      ; regA_o[4]   ; 4.853 ; 4.940 ; 5.466 ; 5.596 ;
; rs1[1]      ; regA_o[5]   ; 4.606 ; 4.695 ; 5.195 ; 5.307 ;
; rs1[1]      ; regA_o[6]   ; 5.277 ; 5.129 ; 5.583 ; 6.067 ;
; rs1[1]      ; regA_o[7]   ; 4.535 ; 4.644 ; 5.147 ; 5.249 ;
; rs1[2]      ; regA_o[0]   ; 5.322 ; 4.962 ; 5.379 ; 6.121 ;
; rs1[2]      ; regA_o[1]   ; 4.767 ; 4.795 ; 5.232 ; 5.487 ;
; rs1[2]      ; regA_o[2]   ; 4.616 ; 4.601 ; 5.040 ; 5.322 ;
; rs1[2]      ; regA_o[3]   ; 4.812 ; 4.809 ; 5.218 ; 5.556 ;
; rs1[2]      ; regA_o[4]   ; 4.598 ; 4.508 ; 4.967 ; 5.293 ;
; rs1[2]      ; regA_o[5]   ; 4.853 ; 4.765 ; 5.201 ; 5.571 ;
; rs1[2]      ; regA_o[6]   ; 4.715 ; 4.700 ; 5.124 ; 5.445 ;
; rs1[2]      ; regA_o[7]   ; 4.810 ; 4.830 ; 5.245 ; 5.540 ;
; rs2[0]      ; regB_o[0]   ; 3.842 ; 3.898 ; 4.409 ; 4.458 ;
; rs2[0]      ; regB_o[1]   ; 4.938 ; 4.810 ; 5.322 ; 5.675 ;
; rs2[0]      ; regB_o[2]   ; 4.375 ; 4.481 ; 4.954 ; 5.053 ;
; rs2[0]      ; regB_o[3]   ; 5.050 ; 4.556 ; 5.112 ; 5.784 ;
; rs2[0]      ; regB_o[4]   ; 4.157 ; 4.214 ; 4.724 ; 4.793 ;
; rs2[0]      ; regB_o[5]   ; 5.073 ; 4.997 ; 5.495 ; 5.824 ;
; rs2[0]      ; regB_o[6]   ; 4.283 ; 4.379 ; 4.863 ; 4.952 ;
; rs2[0]      ; regB_o[7]   ; 4.606 ; 4.698 ; 5.227 ; 5.305 ;
; rs2[1]      ; regB_o[0]   ; 4.487 ; 4.553 ; 5.109 ; 5.161 ;
; rs2[1]      ; regB_o[1]   ; 4.281 ; 4.387 ; 4.849 ; 4.948 ;
; rs2[1]      ; regB_o[2]   ; 5.133 ; 5.249 ; 5.754 ; 5.870 ;
; rs2[1]      ; regB_o[3]   ; 4.431 ; 4.535 ; 5.001 ; 5.098 ;
; rs2[1]      ; regB_o[4]   ; 4.619 ; 4.704 ; 5.200 ; 5.285 ;
; rs2[1]      ; regB_o[5]   ; 4.552 ; 4.682 ; 5.148 ; 5.241 ;
; rs2[1]      ; regB_o[6]   ; 4.779 ; 4.885 ; 5.361 ; 5.467 ;
; rs2[1]      ; regB_o[7]   ; 4.143 ; 4.236 ; 4.740 ; 4.788 ;
; rs2[2]      ; regB_o[0]   ; 5.122 ; 4.530 ; 5.022 ; 5.885 ;
; rs2[2]      ; regB_o[1]   ; 5.105 ; 4.911 ; 5.345 ; 5.871 ;
; rs2[2]      ; regB_o[2]   ; 5.327 ; 4.995 ; 5.427 ; 6.108 ;
; rs2[2]      ; regB_o[3]   ; 4.893 ; 4.570 ; 5.053 ; 5.615 ;
; rs2[2]      ; regB_o[4]   ; 4.866 ; 4.683 ; 5.158 ; 5.590 ;
; rs2[2]      ; regB_o[5]   ; 5.268 ; 5.099 ; 5.517 ; 6.049 ;
; rs2[2]      ; regB_o[6]   ; 5.063 ; 4.705 ; 5.167 ; 5.817 ;
; rs2[2]      ; regB_o[7]   ; 5.120 ; 4.691 ; 5.172 ; 5.878 ;
+-------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; regA_o[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA_o[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA_o[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA_o[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA_o[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA_o[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA_o[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA_o[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB_o[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB_o[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB_o[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB_o[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB_o[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB_o[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB_o[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB_o[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; label_rs[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs1[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs1[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; label_read              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs1[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; label_rs[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; label_rs[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; label_rs[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; condition_bit           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reg_write               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rd[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rd[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rd[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; label_write             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; regA_o[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; regA_o[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; regA_o[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; regA_o[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; regA_o[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; regA_o[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; regA_o[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; regA_o[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; regB_o[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; regB_o[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; regB_o[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; regB_o[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; regB_o[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; regB_o[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 24    ; 24   ;
; Unconstrained Input Port Paths  ; 602   ; 602  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 290   ; 290  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Wed Feb 18 03:33:33 2015
Info: Command: quartus_sta lab2 -c lab2
Info: qsta_default_script.tcl version: #3
Info (293032): Detected changes in source files.
    Info (293027): Source file: C:/Users/johnn_000/Dropbox/Lab2/powerloop/141lab2/register_file.sv has changed.
    Info (293027): Source file: C:/Users/johnn_000/Dropbox/Lab2/powerloop/141lab2/lab2.bdf has changed.
    Info (293027): Source file: C:/Users/johnn_000/Dropbox/Lab2/powerloop/141lab2/alu.sv has changed.
    Info (293027): Source file: C:/Users/johnn_000/Dropbox/Lab2/powerloop/141lab2/fetch_unit.sv has changed.
    Info (293027): Source file: C:/Users/johnn_000/Dropbox/Lab2/powerloop/141lab2/rom.sv has changed.
    Info (293027): Source file: C:/Users/johnn_000/Dropbox/Lab2/powerloop/141lab2/fetch_unit_testbench.sv has changed.
    Info (293027): Source file: C:/Users/johnn_000/Dropbox/Lab2/powerloop/141lab2/decoder.sv has changed.
    Info (293027): Source file: C:/Users/johnn_000/Dropbox/Lab2/powerloop/141lab2/mux.sv has changed.
    Info (293033): A new file was added to the project: C:/Users/johnn_000/Dropbox/Lab2/powerloop/141lab2/totalTestBench.sv.
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332146): Worst-case hold slack is 0.405
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.405               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -117.365 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.270
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.270               0.000 clk 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.356               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -117.365 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.598
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.598               0.000 clk 
Info (332146): Worst-case hold slack is 0.184
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.184               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -97.415 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 667 megabytes
    Info: Processing ended: Wed Feb 18 03:33:35 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


