Глава 8. Знакомство с семейством Mega 
Продолжение таблицы 2.5 
Обозначение 
РА5 (AD5) 
PA6(AD6) 
РА7 (AD7) 
Номер вывода 
DIP 
34 
33 
32 
TQFP 
32 
31 
30 
Тип 
вывода 
I/O 
I/O 
I/O 
Описание 
А5 (Мультиплексированная ША/ШД 
для внешнего ОЗУ) 
А6 (Мультиплексированная ША/ШД 
для внешнего ОЗУ) 
А7 (Мультиплексированная ША/ШД 
для внешнего ОЗУ) 
Порт В. 8-разрядный двунаправленный порт ввода/вывода с внутренними подтягивающими резисторами 
РВ0(ОС0/Т0) 
РВ1 (ОС2/Т1) 
PB2(RXD1/AINO) 
PB3(TXD1/AIN1) 
РВ4E5) 
РВ5 (MOSI) 
PB6(MISO) 
РВ7 (SCK) 
1 
2 
3 
4 
5 
6 
7 
8 
40 
41 
42 
43 
44 
1 
2 
3 
I/O 
I/O 
I/O 
I/O 
I/O 
I/O 
I/O 
I/O 
ВО (Выход таймера/счетчика ТО 
(режимы Compare, Р\?М)/Вход 
внешнего тактового сигнала 
таймера/счетчика ТО) 
В1 (Выход таймера/счетчика Т2 
(режимы Compare, Р\?М)/Вход 
внешнего тактового сигнала 
таймера/счетчика Т1) 
В2 (Вход 2-го UART/Положительный 
вход компаратора) 
ВЗ (Выход 2-го UART/Отрицательный 
вход компаратора) 
В4 (Выбор Slave-устройства на шине SPI) 
В5 (Выход (Master) или вход (Slave) данных 
модуля SPI) 
В6 (Вход (Master) или выход (Slave) 
данных модуля SPI) 
В7 (Выход (Master) или вход (Slave) 
тактового сигнала модуля SPI) 
Порт С. 8-разрядный двунаправленный порт ввода/вывода с внутренними подтягивающими резисторами 
РС0(А8) 
PCI (A9) 
РС2(А10) 
РСЗ(АИ) 
РС4(А12) 
21 
22 
23 
24 
25 
18 
19 
20 
21 
22 
I/O 
I/O 
I/O 
I/O 
I/O 
СО (ШАдля внешнего ОЗУ) 
С1 (ШАдля внешнего ОЗУ) 
С2 (ШАдля внешнего ОЗУ) 
СЗ (ШАдля внешнего ОЗУ) 
С4 (ША для внешнего ОЗУ) 
-129- 
