---
title: 06_Memory (de)
date: 2022-03-20
category:
link: 
description: 
type: text
menu:
  docs:
    parent: "digital_logic"
    weight: 30
---

== Speicherorganisation
In diesem Blogbeitrag stellt der Autor die verschiedenen
Arten von Halbleiterspeichern vor. Dies ist ein weites Feld,
daher besteht das Ziel hier darin, sich auf die wichtigsten zu konzentrieren und die Unterschiede zwischen den verschiedenen Arten herauszuarbeiten.

=== Die Speicherhierarchie

Da es bei der Datenverarbeitung immer um Leistung geht, werfen wir zunächst einen Blick auf die Speicherhierarchie. Wie Sie in der untenstehenden Pyramide sehen können, ist der Speicher
in Schichten angeordnet. Die langsamsten Elemente – auch die mit der höchsten
Latenz – befinden sich am unteren Ende dieser Pyramide, während die schnellsten
an der Spitze dargestellt werden.
Stellen Sie sich vor, Ihr Schreibtisch ist die eigentliche CPU, mit einem aufgeschlagenen Buch vor Ihren
Augen. Dies ist das Register. Nun lesen Sie in diesem Buch einen Verweis auf ein anderes Buch
in Ihrem Bücherregal. Ihr Bücherregal ist hier der Cache. Der Cache selbst ist wiederum in Schichten unterteilt.
Nehmen wir an, L1-Cache ist das Bücherregal in Ihrem Zimmer, L2-Cache das Bücherregal in einem anderen Zimmer
und L3-Cache Bücher, die in einer Kiste im selben Zimmer aufbewahrt werden. Wenn Sie nun eine Referenz
in Ihrem aktuellen Buch (dem auf Ihrem Schreibtisch) haben, die auf ein Buch verweist, das Sie nicht besitzen, müssen Sie
in die öffentliche Bibliothek gehen. Die öffentliche Bibliothek ist Ihr RAM. Die Zugriffszeiten sind sehr hoch.
Und nehmen wir an, das Buch, das Sie benötigen, ist auch dort nicht verfügbar und muss aus einer Bibliothek
in einer anderen Stadt bestellt werden. Dann kommen Sie auf die unterste Ebene, die Festplattenspeichereinheit.

image:../images/how_does_cpu/memhierarchy.svg[width=„100%“]

Ganz unten befindet sich auch der günstigste Speicher (pro Byte).
Je höher man in der Hierarchie steigt, desto teurer wird der Speicher.
In diesem Artikel werden wir unser Wissen über den RAM erweitern.
Caches sind komplexer und werden eventuell in einem zukünftigen Artikel behandelt
.

=== RAM und ROM
Das folgende Bild zeigt die Gesamtorganisation einer RAM-Schaltung.
RAM steht für Random Access Memory, also einen Speicher mit beliebigem
Zugriff. Einfach ausgedrückt: Sie geben eine Adresse ein und erhalten die Daten, die
unter der angegebenen Adresse gespeichert sind. Das hier gezeigte Schema gilt auch für den
Nur-Lese-Speicher (ROM). Im Gegensatz zum ROM, das persistent ist, ist der RAM
flüchtig. Er benötigt also eine kontinuierliche Stromversorgung, da er sonst seine gespeicherten Daten verliert.

image:../images/how_does_cpu/ram_schematic.svg[width=„90%“]

Wie zu sehen ist, sind die Hauptbestandteile neben dem Speicher selbst
der Spalten- und Zeilendecoder sowie der Lese-/Schreibverstärker.
Der Adressdecoder besteht lediglich aus bekannter kombinatorischer Logik,
während die Verstärker etwas komplexer sind.
Die blauen Punkte an den Schnittpunkten von Zeilen und Spalten markieren die
Positionen der Speicherzellen, die je nach Speichertyp
unterschiedlich sind und im nächsten Abschnitt erläutert werden.

==== Die verschiedenen Speicherzellen


[cols=„a,a“ width=„100%“]
|===
| statischer RAM (SRAM) | dynamischer RAM (DRAM)
| image:../images/how_does_cpu/sram_nmos.svg[width=„100%“]
| image:../images/how_does_cpu/dram.svg[width=„100%“]
| Transistor Nr. 4 | Transistor Nr. 1
| Bild:../images/how_does_cpu/sram_cmos.svg[width=„100%“] |
| Transistor Nr. 6 |
|===

=== SRAM vs. DRAM

Die statische RAM-Zelle (SRAM) hat den Vorteil, dass der gespeicherte Wert erhalten bleibt,
 solange die Stromversorgung nicht unterbrochen wird. Ihr klarer Nachteil
ist der Schaltungsaufwand von mindestens 4 Transistoren (für ein nmos-Design), aber in der Regel 6
für ein cmos-Design. Das macht sie ideal für kleine Speicherbereiche wie Register
und Cache, die sich in der Nähe der CPU befinden.
Ergänzend dazu benötigt die dynamische RAM-Zelle (DRAM) nur einen Transistor und einen Kondensator,
 um den gespeicherten Wert zu halten, muss aber regelmäßig aufgefrischt werden.


=== Die Registerdatei

image:../images/how_does_cpu/register_file.svg[width=„60%“]

An dieser Stelle möchte der Autor die sogenannte Registerdatei vorstellen.
 Dabei handelt es sich um einen Speichertyp, der über mehrere Leseports verfügen kann.
Dies ist nützlich als Eingabe für die ALU, die wir im letzten Blogbeitrag vorgestellt haben.
 Während die Anzahl der Leseports theoretisch unbegrenzt ist,
beträgt die Anzahl der Schreibports in der Regel eins. Der Grund dafür ist, wie sich der aufmerksame
Leser vorstellen kann, die Minderung von Gefahren, die bei mehreren
Schreibports schwer zu handhaben sind.

image:../images/how_does_cpu/register_file_read_ports.svg[width=„100%“]

image:../images/how_does_cpu/register_file_write_port.svg[width=„100%“]

////
==== Der Buszyklus
Die Buszyklen sind je nach gewählter CPU und/oder Implementierung sehr spezifisch,
daher können wir hier nur das Wesentliche zeigen.
Für dieses Beispiel, das die Grundlagen des Lese- und Schreibzyklus zeigen soll,
 hat der Autor den Zilog (R) Z80-Prozessor gewählt. Wir werden uns hier nur
die Oberfläche ansehen und nicht auf Dinge wie den direkten Speicherzugriff (DMA) eingehen.
Der Z80 ist ein recht einfacher Prozessor, der 1976 entwickelt wurde.

*Speicher-Pins*
[cols=„a,a,a“,autowidth,options=„header“]
|===
| Pin(s) | Beschreibung | Kommentar
| A0 - An | Adressleitungen / Bus |
| D0 - Dn | Datenleitungen / Bus |
| /CE | Chip Enable (low-aktiv) | Chip aktivieren; auch bekannt als Chip Select (/CS)
| /OE | Output Enable (low-active) | Aktiviert den Datenausgang
| /WE | Write Enable (low-active) | Aktiviert den Schreibzyklus
|===

*Zilog Z80 - Übersicht über die speicherrelevanten Pins*
[cols=„a,a,a“ autowidth options=„header“]
|===
| Pin(s) | Beschreibung | Kommentar
| Clk | Taktgeber |
| /MREQ | Speicheranforderung (low-aktiv) |
| A0 - A7 | Adressleitungen / Bus |
| D0 - D7 | Datenleitungen / Bus |
| /M1 | Maschinenzyklus 1 (low-aktiv) | Befehlsabrufzyklus
| /RD | Lesen (low-aktiv) | Lesevorgang
| /WR | Write (low-active) | Schreibvorgang
| /RFSH | Refresh (low-active) | Refresh für DRAM
| /WAIT | Wait (low-active) | Wartezyklen verwenden
|===


Bild:../images/how_does_cpu/m1_cycle.svg[width=„80%“]
Bild:../images/how_does_cpu/m2m3_cycle.svg[width=„80%“]
////

(translation: 2024-12-29)