{
  "verilog.linting.linter": "",
  "verilog.formatting.verilogHDL.formatter": ""
}
