# ucore for riscv

> A 32-bit teaching Operating System on RISC-V.

## What is it

[ucore](https://github.com/chyyuu/ucore_os_lab/tree/riscv32-priv-1.10)是清华大学计算机系本科操作系统课程的教学操作系统[ucore_os_lab](https://github.com/chyyuu/ucore_os_lab)在RISC-V架构上的移植。

在2017年初由陈渝老师指导南开大学学生白卫华初步实现 ucore for riscv32(priv spec 1.7)。在2017年春季的OS课上由清华大学学生张蔚，雷凯翔完成了 ucore for riscv32(priv spec 1.9.1)+ FPGA实现riscv 32(priv spec 1.9.1)的大实验。在2017年秋季学期期末，陈渝和张蔚进一步完成了ucore for riscv32(priv spec 1.10)。

## References

* [RISC-V User-Level ISA Specification v2.2](https://riscv.org/specifications/)
* [RISC-V Draft Privileged ISA Specification v1.10](https://riscv.org/specifications/privileged-isa)
* [Berkeley Boot Loader](https://github.com/riscv/riscv-pk)
* [riscv-linux](https://github.com/riscv/riscv-linux)
