# 2024-05-23 - Timerkretsar i VHDL (del II)

Implementering av timerkretsar för toggling av lysdioder.
VHDL-konstruktionen kommer slutföras nästa lektion.

## Gridnät
Filen *led_toggle_timer.png* utgör grindnätet för konstruktionen med en lysdiod och en tryckknapp, implementerat i CircuitVerse.  

Filen *led_toggle_timer.cv* kan importeras i CircuitVerse för att simulera konstruktionen (klicka *Project -> Import File* och välj denna fil).

## Syntesbar kod i VHDL
Läggs upp i samband med nästa lektion, då den ej är slutförd.

## Syntesbar kod i SystemVerilog
Katalogen *systemverilog* innehåller konstruktionen skriven i SystemVerilog.  
Ladda ned och öppna .qar-filen i denna katalog för att direkt öppna projektet med pins konfigurerade.  

Efter att ha öppnat projektet, klicka på *Restore project* i den ruta som kommer upp.  
Kompilera sedan koden, anslut ett FPGA-kort och flasha till denna.  

