TimeQuest Timing Analyzer report for FProject
Sat Jan 30 13:50:58 2016
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'main_clk'
 12. Slow Model Hold: 'main_clk'
 13. Slow Model Minimum Pulse Width: 'main_clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'main_clk'
 26. Fast Model Hold: 'main_clk'
 27. Fast Model Minimum Pulse Width: 'main_clk'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; FProject                                                         ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C35F672C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; main_clk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { main_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 489.48 MHz ; 450.05 MHz      ; main_clk   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; main_clk ; -1.043 ; -17.859       ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; main_clk ; 0.391 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; main_clk ; -1.222 ; -31.222            ;
+----------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'main_clk'                                                                                                                 ;
+--------+----------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.043 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst4|inst13 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 2.080      ;
; -1.043 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst4|inst14 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 2.080      ;
; -1.043 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst4|inst12 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 2.080      ;
; -1.043 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst4|inst11 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 2.080      ;
; -1.005 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst9|inst13 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 2.042      ;
; -1.005 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst9|inst14 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 2.042      ;
; -1.005 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst9|inst12 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 2.042      ;
; -1.005 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst9|inst11 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 2.042      ;
; -0.994 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst3|inst13 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 2.031      ;
; -0.994 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst3|inst14 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 2.031      ;
; -0.994 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst3|inst12 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 2.031      ;
; -0.994 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst3|inst11 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 2.031      ;
; -0.947 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst4|inst13 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 1.984      ;
; -0.947 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst4|inst14 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 1.984      ;
; -0.947 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst4|inst12 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 1.984      ;
; -0.947 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst4|inst11 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 1.984      ;
; -0.934 ; piso:inst52|inst32         ; FProject:inst2|inst48            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 1.970      ;
; -0.875 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst2|inst13 ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 1.911      ;
; -0.875 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst2|inst14 ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 1.911      ;
; -0.875 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst2|inst12 ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 1.911      ;
; -0.875 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst2|inst11 ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 1.911      ;
; -0.763 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst3|inst13 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 1.800      ;
; -0.763 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst3|inst14 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 1.800      ;
; -0.763 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst3|inst12 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 1.800      ;
; -0.763 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst3|inst11 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 1.800      ;
; -0.762 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst9|inst13 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 1.799      ;
; -0.762 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst9|inst14 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 1.799      ;
; -0.762 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst9|inst12 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 1.799      ;
; -0.762 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst9|inst11 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 1.799      ;
; -0.717 ; FProject:inst2|inst47      ; FProject:inst2|inst48            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 1.753      ;
; -0.625 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst2|inst13 ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 1.661      ;
; -0.625 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst2|inst14 ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 1.661      ;
; -0.625 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst2|inst12 ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 1.661      ;
; -0.625 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst2|inst11 ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 1.661      ;
; -0.588 ; FProject:inst2|inst48      ; FProject:inst2|inst48            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 1.624      ;
; -0.479 ; FProject:inst2|inst49      ; FProject:inst2|inst48            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 1.515      ;
; -0.477 ; FProject:inst2|inst49      ; FProject:inst2|inst46            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 1.513      ;
; -0.456 ; piso:inst52|inst32         ; FProject:inst2|inst46            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 1.492      ;
; -0.443 ; FProject:inst2|inst46      ; FProject:inst2|inst48            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 1.479      ;
; -0.397 ; piso:inst52|inst31         ; piso:inst52|inst30               ; main_clk     ; main_clk    ; 1.000        ; 0.013      ; 1.446      ;
; -0.329 ; FProject:inst2|inst49      ; Register:inst|Rfile:inst9|inst13 ; main_clk     ; main_clk    ; 1.000        ; 0.002      ; 1.367      ;
; -0.326 ; FProject:inst2|inst49      ; Register:inst|Rfile:inst3|inst13 ; main_clk     ; main_clk    ; 1.000        ; 0.002      ; 1.364      ;
; -0.318 ; FProject:inst2|inst46      ; Register:inst|Rfile:inst9|inst11 ; main_clk     ; main_clk    ; 1.000        ; 0.002      ; 1.356      ;
; -0.317 ; FProject:inst2|inst46      ; Register:inst|Rfile:inst3|inst11 ; main_clk     ; main_clk    ; 1.000        ; 0.002      ; 1.355      ;
; -0.315 ; FProject:inst2|inst49      ; Register:inst|Rfile:inst2|inst13 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 1.352      ;
; -0.315 ; FProject:inst2|inst47      ; Register:inst|Rfile:inst3|inst12 ; main_clk     ; main_clk    ; 1.000        ; 0.002      ; 1.353      ;
; -0.311 ; FProject:inst2|inst47      ; Register:inst|Rfile:inst9|inst12 ; main_clk     ; main_clk    ; 1.000        ; 0.002      ; 1.349      ;
; -0.309 ; FProject:inst2|inst47      ; Register:inst|Rfile:inst4|inst12 ; main_clk     ; main_clk    ; 1.000        ; 0.002      ; 1.347      ;
; -0.309 ; FProject:inst2|inst48      ; FProject:inst2|inst46            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 1.345      ;
; -0.307 ; FProject:inst2|inst47      ; Register:inst|Rfile:inst2|inst12 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 1.344      ;
; -0.306 ; FProject:inst2|inst48      ; FProject:inst2|inst47            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 1.342      ;
; -0.305 ; FProject:inst2|inst46      ; Register:inst|Rfile:inst2|inst11 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 1.342      ;
; -0.302 ; FProject:inst2|inst46      ; Register:inst|Rfile:inst4|inst11 ; main_clk     ; main_clk    ; 1.000        ; 0.002      ; 1.340      ;
; -0.180 ; FProject:inst2|inst48      ; Register:inst|Rfile:inst3|inst14 ; main_clk     ; main_clk    ; 1.000        ; 0.002      ; 1.218      ;
; -0.180 ; FProject:inst2|inst48      ; Register:inst|Rfile:inst9|inst14 ; main_clk     ; main_clk    ; 1.000        ; 0.002      ; 1.218      ;
; -0.179 ; piso:inst52|inst32         ; FProject:inst2|inst47            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 1.215      ;
; -0.169 ; FProject:inst2|inst48      ; Register:inst|Rfile:inst4|inst14 ; main_clk     ; main_clk    ; 1.000        ; 0.002      ; 1.207      ;
; -0.165 ; FProject:inst2|inst48      ; Register:inst|Rfile:inst2|inst14 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 1.202      ;
; -0.163 ; FProject:inst2|inst47      ; FProject:inst2|inst46            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 1.199      ;
; -0.158 ; FProject:inst2|inst49      ; Register:inst|Rfile:inst4|inst13 ; main_clk     ; main_clk    ; 1.000        ; 0.002      ; 1.196      ;
; -0.081 ; FProject:inst2|inst49      ; FProject:inst2|inst47            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 1.117      ;
; -0.077 ; twobitcounter:inst1|inst50 ; twobitcounter:inst1|inst51       ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 1.113      ;
; -0.046 ; FProject:inst2|inst46      ; FProject:inst2|inst47            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 1.082      ;
; 0.215  ; piso:inst52|inst32         ; FProject:inst2|inst49            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.821      ;
; 0.238  ; piso:inst52|inst30         ; piso:inst52|inst33               ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.798      ;
; 0.239  ; piso:inst52|inst33         ; piso:inst52|inst32               ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.797      ;
; 0.250  ; piso:inst52|inst25         ; piso:inst52|inst26               ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.786      ;
; 0.251  ; piso:inst52|inst26         ; piso:inst52|inst31               ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.785      ;
; 0.254  ; piso:inst52|inst24         ; piso:inst52|inst25               ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.782      ;
; 0.257  ; piso:inst52|inst16         ; piso:inst52|inst24               ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.779      ;
; 0.379  ; twobitcounter:inst1|inst50 ; twobitcounter:inst1|inst50       ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; FProject:inst2|inst46      ; FProject:inst2|inst46            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; FProject:inst2|inst47      ; FProject:inst2|inst47            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; twobitcounter:inst1|inst51 ; twobitcounter:inst1|inst51       ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; FProject:inst2|inst49      ; FProject:inst2|inst49            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.657      ;
+--------+----------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'main_clk'                                                                                                                 ;
+-------+----------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; twobitcounter:inst1|inst50 ; twobitcounter:inst1|inst50       ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; twobitcounter:inst1|inst51 ; twobitcounter:inst1|inst51       ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FProject:inst2|inst49      ; FProject:inst2|inst49            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FProject:inst2|inst47      ; FProject:inst2|inst47            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FProject:inst2|inst46      ; FProject:inst2|inst46            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FProject:inst2|inst48      ; FProject:inst2|inst48            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.657      ;
; 0.513 ; piso:inst52|inst16         ; piso:inst52|inst24               ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.779      ;
; 0.516 ; piso:inst52|inst24         ; piso:inst52|inst25               ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.782      ;
; 0.519 ; piso:inst52|inst26         ; piso:inst52|inst31               ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.785      ;
; 0.520 ; piso:inst52|inst25         ; piso:inst52|inst26               ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.786      ;
; 0.531 ; piso:inst52|inst33         ; piso:inst52|inst32               ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; piso:inst52|inst30         ; piso:inst52|inst33               ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.798      ;
; 0.538 ; FProject:inst2|inst46      ; FProject:inst2|inst48            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.804      ;
; 0.555 ; piso:inst52|inst32         ; FProject:inst2|inst49            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.821      ;
; 0.798 ; FProject:inst2|inst48      ; FProject:inst2|inst46            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 1.064      ;
; 0.816 ; FProject:inst2|inst46      ; FProject:inst2|inst47            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 1.082      ;
; 0.847 ; twobitcounter:inst1|inst50 ; twobitcounter:inst1|inst51       ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 1.113      ;
; 0.851 ; FProject:inst2|inst49      ; FProject:inst2|inst47            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 1.117      ;
; 0.928 ; FProject:inst2|inst49      ; Register:inst|Rfile:inst4|inst13 ; main_clk     ; main_clk    ; 0.000        ; 0.002      ; 1.196      ;
; 0.933 ; FProject:inst2|inst47      ; FProject:inst2|inst46            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 1.199      ;
; 0.935 ; FProject:inst2|inst48      ; Register:inst|Rfile:inst2|inst14 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 1.202      ;
; 0.939 ; FProject:inst2|inst48      ; Register:inst|Rfile:inst4|inst14 ; main_clk     ; main_clk    ; 0.000        ; 0.002      ; 1.207      ;
; 0.949 ; piso:inst52|inst32         ; FProject:inst2|inst47            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 1.215      ;
; 0.950 ; FProject:inst2|inst48      ; Register:inst|Rfile:inst3|inst14 ; main_clk     ; main_clk    ; 0.000        ; 0.002      ; 1.218      ;
; 0.950 ; FProject:inst2|inst48      ; Register:inst|Rfile:inst9|inst14 ; main_clk     ; main_clk    ; 0.000        ; 0.002      ; 1.218      ;
; 1.072 ; FProject:inst2|inst46      ; Register:inst|Rfile:inst4|inst11 ; main_clk     ; main_clk    ; 0.000        ; 0.002      ; 1.340      ;
; 1.075 ; FProject:inst2|inst46      ; Register:inst|Rfile:inst2|inst11 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 1.342      ;
; 1.076 ; FProject:inst2|inst48      ; FProject:inst2|inst47            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 1.342      ;
; 1.077 ; FProject:inst2|inst47      ; Register:inst|Rfile:inst2|inst12 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 1.344      ;
; 1.079 ; FProject:inst2|inst47      ; Register:inst|Rfile:inst4|inst12 ; main_clk     ; main_clk    ; 0.000        ; 0.002      ; 1.347      ;
; 1.081 ; FProject:inst2|inst47      ; Register:inst|Rfile:inst9|inst12 ; main_clk     ; main_clk    ; 0.000        ; 0.002      ; 1.349      ;
; 1.085 ; FProject:inst2|inst49      ; Register:inst|Rfile:inst2|inst13 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 1.352      ;
; 1.085 ; FProject:inst2|inst47      ; Register:inst|Rfile:inst3|inst12 ; main_clk     ; main_clk    ; 0.000        ; 0.002      ; 1.353      ;
; 1.087 ; FProject:inst2|inst46      ; Register:inst|Rfile:inst3|inst11 ; main_clk     ; main_clk    ; 0.000        ; 0.002      ; 1.355      ;
; 1.088 ; FProject:inst2|inst46      ; Register:inst|Rfile:inst9|inst11 ; main_clk     ; main_clk    ; 0.000        ; 0.002      ; 1.356      ;
; 1.096 ; FProject:inst2|inst49      ; Register:inst|Rfile:inst3|inst13 ; main_clk     ; main_clk    ; 0.000        ; 0.002      ; 1.364      ;
; 1.099 ; FProject:inst2|inst49      ; Register:inst|Rfile:inst9|inst13 ; main_clk     ; main_clk    ; 0.000        ; 0.002      ; 1.367      ;
; 1.167 ; piso:inst52|inst31         ; piso:inst52|inst30               ; main_clk     ; main_clk    ; 0.000        ; 0.013      ; 1.446      ;
; 1.226 ; piso:inst52|inst32         ; FProject:inst2|inst46            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 1.492      ;
; 1.247 ; FProject:inst2|inst49      ; FProject:inst2|inst46            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 1.513      ;
; 1.249 ; FProject:inst2|inst49      ; FProject:inst2|inst48            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 1.515      ;
; 1.395 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst2|inst13 ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 1.661      ;
; 1.395 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst2|inst14 ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 1.661      ;
; 1.395 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst2|inst12 ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 1.661      ;
; 1.395 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst2|inst11 ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 1.661      ;
; 1.487 ; FProject:inst2|inst47      ; FProject:inst2|inst48            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 1.753      ;
; 1.532 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst9|inst13 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 1.799      ;
; 1.532 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst9|inst14 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 1.799      ;
; 1.532 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst9|inst12 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 1.799      ;
; 1.532 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst9|inst11 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 1.799      ;
; 1.533 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst3|inst13 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 1.800      ;
; 1.533 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst3|inst14 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 1.800      ;
; 1.533 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst3|inst12 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 1.800      ;
; 1.533 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst3|inst11 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 1.800      ;
; 1.645 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst2|inst13 ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 1.911      ;
; 1.645 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst2|inst14 ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 1.911      ;
; 1.645 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst2|inst12 ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 1.911      ;
; 1.645 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst2|inst11 ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 1.911      ;
; 1.704 ; piso:inst52|inst32         ; FProject:inst2|inst48            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 1.970      ;
; 1.717 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst4|inst13 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 1.984      ;
; 1.717 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst4|inst14 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 1.984      ;
; 1.717 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst4|inst12 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 1.984      ;
; 1.717 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst4|inst11 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 1.984      ;
; 1.764 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst3|inst13 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 2.031      ;
; 1.764 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst3|inst14 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 2.031      ;
; 1.764 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst3|inst12 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 2.031      ;
; 1.764 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst3|inst11 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 2.031      ;
; 1.775 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst9|inst13 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 2.042      ;
; 1.775 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst9|inst14 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 2.042      ;
; 1.775 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst9|inst12 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 2.042      ;
; 1.775 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst9|inst11 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 2.042      ;
; 1.813 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst4|inst13 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 2.080      ;
; 1.813 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst4|inst14 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 2.080      ;
; 1.813 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst4|inst12 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 2.080      ;
; 1.813 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst4|inst11 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 2.080      ;
+-------+----------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'main_clk'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; main_clk ; Rise       ; main_clk                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; FProject:inst2|inst46            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; FProject:inst2|inst46            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; FProject:inst2|inst47            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; FProject:inst2|inst47            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; FProject:inst2|inst48            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; FProject:inst2|inst48            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; FProject:inst2|inst49            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; FProject:inst2|inst49            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; Register:inst|Rfile:inst2|inst11 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; Register:inst|Rfile:inst2|inst11 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; Register:inst|Rfile:inst2|inst12 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; Register:inst|Rfile:inst2|inst12 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; Register:inst|Rfile:inst2|inst13 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; Register:inst|Rfile:inst2|inst13 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; Register:inst|Rfile:inst2|inst14 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; Register:inst|Rfile:inst2|inst14 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; Register:inst|Rfile:inst3|inst11 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; Register:inst|Rfile:inst3|inst11 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; Register:inst|Rfile:inst3|inst12 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; Register:inst|Rfile:inst3|inst12 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; Register:inst|Rfile:inst3|inst13 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; Register:inst|Rfile:inst3|inst13 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; Register:inst|Rfile:inst3|inst14 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; Register:inst|Rfile:inst3|inst14 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; Register:inst|Rfile:inst4|inst11 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; Register:inst|Rfile:inst4|inst11 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; Register:inst|Rfile:inst4|inst12 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; Register:inst|Rfile:inst4|inst12 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; Register:inst|Rfile:inst4|inst13 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; Register:inst|Rfile:inst4|inst13 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; Register:inst|Rfile:inst4|inst14 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; Register:inst|Rfile:inst4|inst14 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; Register:inst|Rfile:inst9|inst11 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; Register:inst|Rfile:inst9|inst11 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; Register:inst|Rfile:inst9|inst12 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; Register:inst|Rfile:inst9|inst12 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; Register:inst|Rfile:inst9|inst13 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; Register:inst|Rfile:inst9|inst13 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; Register:inst|Rfile:inst9|inst14 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; Register:inst|Rfile:inst9|inst14 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; piso:inst52|inst16               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; piso:inst52|inst16               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; piso:inst52|inst24               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; piso:inst52|inst24               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; piso:inst52|inst25               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; piso:inst52|inst25               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; piso:inst52|inst26               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; piso:inst52|inst26               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; piso:inst52|inst30               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; piso:inst52|inst30               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; piso:inst52|inst31               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; piso:inst52|inst31               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; piso:inst52|inst32               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; piso:inst52|inst32               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; piso:inst52|inst33               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; piso:inst52|inst33               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; twobitcounter:inst1|inst50       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; twobitcounter:inst1|inst50       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; twobitcounter:inst1|inst51       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; twobitcounter:inst1|inst51       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst1|inst50|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst1|inst50|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst1|inst51|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst1|inst51|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst2|inst46|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst2|inst46|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst2|inst47|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst2|inst47|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst2|inst48|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst2|inst48|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst2|inst49|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst2|inst49|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst52|inst16|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst52|inst16|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst52|inst24|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst52|inst24|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst52|inst25|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst52|inst25|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst52|inst26|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst52|inst26|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst52|inst30|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst52|inst30|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst52|inst31|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst52|inst31|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst52|inst32|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst52|inst32|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst52|inst33|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst52|inst33|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst|inst2|inst11|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst|inst2|inst11|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst|inst2|inst12|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst|inst2|inst12|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst|inst2|inst13|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst|inst2|inst13|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst|inst2|inst14|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst|inst2|inst14|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst|inst3|inst11|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst|inst3|inst11|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst|inst3|inst12|clk            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; counter_enable ; main_clk   ; 4.833 ; 4.833 ; Rise       ; main_clk        ;
; load_line      ; main_clk   ; 1.115 ; 1.115 ; Rise       ; main_clk        ;
; p1             ; main_clk   ; 4.830 ; 4.830 ; Rise       ; main_clk        ;
; p2             ; main_clk   ; 4.967 ; 4.967 ; Rise       ; main_clk        ;
; p3             ; main_clk   ; 4.987 ; 4.987 ; Rise       ; main_clk        ;
; p4             ; main_clk   ; 4.459 ; 4.459 ; Rise       ; main_clk        ;
; p5             ; main_clk   ; 0.897 ; 0.897 ; Rise       ; main_clk        ;
; p6             ; main_clk   ; 1.010 ; 1.010 ; Rise       ; main_clk        ;
; p7             ; main_clk   ; 1.031 ; 1.031 ; Rise       ; main_clk        ;
; p8             ; main_clk   ; 1.020 ; 1.020 ; Rise       ; main_clk        ;
; write_en       ; main_clk   ; 2.010 ; 2.010 ; Rise       ; main_clk        ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; counter_enable ; main_clk   ; -4.602 ; -4.602 ; Rise       ; main_clk        ;
; load_line      ; main_clk   ; -0.640 ; -0.640 ; Rise       ; main_clk        ;
; p1             ; main_clk   ; -4.600 ; -4.600 ; Rise       ; main_clk        ;
; p2             ; main_clk   ; -4.737 ; -4.737 ; Rise       ; main_clk        ;
; p3             ; main_clk   ; -4.757 ; -4.757 ; Rise       ; main_clk        ;
; p4             ; main_clk   ; -4.229 ; -4.229 ; Rise       ; main_clk        ;
; p5             ; main_clk   ; -0.667 ; -0.667 ; Rise       ; main_clk        ;
; p6             ; main_clk   ; -0.780 ; -0.780 ; Rise       ; main_clk        ;
; p7             ; main_clk   ; -0.801 ; -0.801 ; Rise       ; main_clk        ;
; p8             ; main_clk   ; -0.790 ; -0.790 ; Rise       ; main_clk        ;
; write_en       ; main_clk   ; -1.562 ; -1.562 ; Rise       ; main_clk        ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A         ; main_clk   ; 9.604 ; 9.604 ; Rise       ; main_clk        ;
; A1        ; main_clk   ; 7.955 ; 7.955 ; Rise       ; main_clk        ;
; A2        ; main_clk   ; 7.467 ; 7.467 ; Rise       ; main_clk        ;
; A3        ; main_clk   ; 7.205 ; 7.205 ; Rise       ; main_clk        ;
; B         ; main_clk   ; 8.899 ; 8.899 ; Rise       ; main_clk        ;
; B1        ; main_clk   ; 7.917 ; 7.917 ; Rise       ; main_clk        ;
; B2        ; main_clk   ; 7.438 ; 7.438 ; Rise       ; main_clk        ;
; B3        ; main_clk   ; 7.486 ; 7.486 ; Rise       ; main_clk        ;
; C         ; main_clk   ; 9.646 ; 9.646 ; Rise       ; main_clk        ;
; C1        ; main_clk   ; 7.513 ; 7.513 ; Rise       ; main_clk        ;
; C2        ; main_clk   ; 7.415 ; 7.415 ; Rise       ; main_clk        ;
; C3        ; main_clk   ; 7.532 ; 7.532 ; Rise       ; main_clk        ;
; D         ; main_clk   ; 9.357 ; 9.357 ; Rise       ; main_clk        ;
; E         ; main_clk   ; 9.385 ; 9.385 ; Rise       ; main_clk        ;
; E1        ; main_clk   ; 7.488 ; 7.488 ; Rise       ; main_clk        ;
; E2        ; main_clk   ; 7.170 ; 7.170 ; Rise       ; main_clk        ;
; E3        ; main_clk   ; 7.488 ; 7.488 ; Rise       ; main_clk        ;
; F         ; main_clk   ; 9.891 ; 9.891 ; Rise       ; main_clk        ;
; F1        ; main_clk   ; 7.735 ; 7.735 ; Rise       ; main_clk        ;
; F2        ; main_clk   ; 7.245 ; 7.245 ; Rise       ; main_clk        ;
; F3        ; main_clk   ; 7.461 ; 7.461 ; Rise       ; main_clk        ;
; G         ; main_clk   ; 8.643 ; 8.643 ; Rise       ; main_clk        ;
; G1        ; main_clk   ; 7.767 ; 7.767 ; Rise       ; main_clk        ;
; G2        ; main_clk   ; 7.188 ; 7.188 ; Rise       ; main_clk        ;
; G3        ; main_clk   ; 7.522 ; 7.522 ; Rise       ; main_clk        ;
; H         ; main_clk   ; 7.502 ; 7.502 ; Rise       ; main_clk        ;
; H1        ; main_clk   ; 7.541 ; 7.541 ; Rise       ; main_clk        ;
; H3        ; main_clk   ; 7.480 ; 7.480 ; Rise       ; main_clk        ;
; SIgnal    ; main_clk   ; 7.145 ; 7.145 ; Rise       ; main_clk        ;
; Test2out  ; main_clk   ; 7.617 ; 7.617 ; Rise       ; main_clk        ;
; q_out1    ; main_clk   ; 7.118 ; 7.118 ; Rise       ; main_clk        ;
; q_out2    ; main_clk   ; 6.974 ; 6.974 ; Rise       ; main_clk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A         ; main_clk   ; 9.265 ; 9.265 ; Rise       ; main_clk        ;
; A1        ; main_clk   ; 7.628 ; 7.628 ; Rise       ; main_clk        ;
; A2        ; main_clk   ; 7.215 ; 7.215 ; Rise       ; main_clk        ;
; A3        ; main_clk   ; 6.902 ; 6.902 ; Rise       ; main_clk        ;
; B         ; main_clk   ; 8.560 ; 8.560 ; Rise       ; main_clk        ;
; B1        ; main_clk   ; 7.590 ; 7.590 ; Rise       ; main_clk        ;
; B2        ; main_clk   ; 7.159 ; 7.159 ; Rise       ; main_clk        ;
; B3        ; main_clk   ; 7.156 ; 7.156 ; Rise       ; main_clk        ;
; C         ; main_clk   ; 9.317 ; 9.317 ; Rise       ; main_clk        ;
; C1        ; main_clk   ; 7.185 ; 7.185 ; Rise       ; main_clk        ;
; C2        ; main_clk   ; 7.136 ; 7.136 ; Rise       ; main_clk        ;
; C3        ; main_clk   ; 7.207 ; 7.207 ; Rise       ; main_clk        ;
; D         ; main_clk   ; 9.018 ; 9.018 ; Rise       ; main_clk        ;
; E         ; main_clk   ; 9.047 ; 9.047 ; Rise       ; main_clk        ;
; E1        ; main_clk   ; 7.160 ; 7.160 ; Rise       ; main_clk        ;
; E2        ; main_clk   ; 6.921 ; 6.921 ; Rise       ; main_clk        ;
; E3        ; main_clk   ; 7.162 ; 7.162 ; Rise       ; main_clk        ;
; F         ; main_clk   ; 9.563 ; 9.563 ; Rise       ; main_clk        ;
; F1        ; main_clk   ; 7.433 ; 7.433 ; Rise       ; main_clk        ;
; F2        ; main_clk   ; 6.965 ; 6.965 ; Rise       ; main_clk        ;
; F3        ; main_clk   ; 7.140 ; 7.140 ; Rise       ; main_clk        ;
; G         ; main_clk   ; 8.304 ; 8.304 ; Rise       ; main_clk        ;
; G1        ; main_clk   ; 7.448 ; 7.448 ; Rise       ; main_clk        ;
; G2        ; main_clk   ; 6.911 ; 6.911 ; Rise       ; main_clk        ;
; G3        ; main_clk   ; 7.194 ; 7.194 ; Rise       ; main_clk        ;
; H         ; main_clk   ; 7.183 ; 7.183 ; Rise       ; main_clk        ;
; H1        ; main_clk   ; 7.265 ; 7.265 ; Rise       ; main_clk        ;
; H3        ; main_clk   ; 7.158 ; 7.158 ; Rise       ; main_clk        ;
; SIgnal    ; main_clk   ; 7.145 ; 7.145 ; Rise       ; main_clk        ;
; Test2out  ; main_clk   ; 7.367 ; 7.367 ; Rise       ; main_clk        ;
; q_out1    ; main_clk   ; 7.118 ; 7.118 ; Rise       ; main_clk        ;
; q_out2    ; main_clk   ; 6.974 ; 6.974 ; Rise       ; main_clk        ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; write_en   ; Test2out    ; 7.578 ;    ;    ; 7.578 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; write_en   ; Test2out    ; 7.578 ;    ;    ; 7.578 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; main_clk ; -0.034 ; -0.212        ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; main_clk ; 0.215 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; main_clk ; -1.222 ; -31.222            ;
+----------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'main_clk'                                                                                                                 ;
+--------+----------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.034 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst4|inst13 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 1.067      ;
; -0.034 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst4|inst14 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 1.067      ;
; -0.034 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst4|inst12 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 1.067      ;
; -0.034 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst4|inst11 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 1.067      ;
; -0.013 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst9|inst13 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 1.046      ;
; -0.013 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst9|inst14 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 1.046      ;
; -0.013 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst9|inst12 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 1.046      ;
; -0.013 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst9|inst11 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 1.046      ;
; -0.006 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst3|inst13 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 1.039      ;
; -0.006 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst3|inst14 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 1.039      ;
; -0.006 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst3|inst12 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 1.039      ;
; -0.006 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst3|inst11 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 1.039      ;
; 0.035  ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst4|inst13 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 0.998      ;
; 0.035  ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst4|inst14 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 0.998      ;
; 0.035  ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst4|inst12 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 0.998      ;
; 0.035  ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst4|inst11 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 0.998      ;
; 0.046  ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst2|inst13 ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.986      ;
; 0.046  ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst2|inst14 ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.986      ;
; 0.046  ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst2|inst12 ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.986      ;
; 0.046  ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst2|inst11 ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.986      ;
; 0.114  ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst3|inst13 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 0.919      ;
; 0.114  ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst3|inst14 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 0.919      ;
; 0.114  ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst3|inst12 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 0.919      ;
; 0.114  ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst3|inst11 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 0.919      ;
; 0.115  ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst9|inst13 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 0.918      ;
; 0.115  ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst9|inst14 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 0.918      ;
; 0.115  ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst9|inst12 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 0.918      ;
; 0.115  ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst9|inst11 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 0.918      ;
; 0.132  ; piso:inst52|inst32         ; FProject:inst2|inst48            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.900      ;
; 0.171  ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst2|inst13 ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.861      ;
; 0.171  ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst2|inst14 ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.861      ;
; 0.171  ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst2|inst12 ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.861      ;
; 0.171  ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst2|inst11 ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.861      ;
; 0.222  ; FProject:inst2|inst47      ; FProject:inst2|inst48            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.810      ;
; 0.284  ; FProject:inst2|inst48      ; FProject:inst2|inst48            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.748      ;
; 0.329  ; FProject:inst2|inst49      ; FProject:inst2|inst48            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.703      ;
; 0.337  ; FProject:inst2|inst49      ; FProject:inst2|inst46            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.695      ;
; 0.340  ; piso:inst52|inst32         ; FProject:inst2|inst46            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.692      ;
; 0.343  ; FProject:inst2|inst46      ; FProject:inst2|inst48            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.689      ;
; 0.357  ; piso:inst52|inst31         ; piso:inst52|inst30               ; main_clk     ; main_clk    ; 1.000        ; 0.015      ; 0.690      ;
; 0.357  ; FProject:inst2|inst49      ; Register:inst|Rfile:inst9|inst13 ; main_clk     ; main_clk    ; 1.000        ; 0.002      ; 0.677      ;
; 0.360  ; FProject:inst2|inst49      ; Register:inst|Rfile:inst3|inst13 ; main_clk     ; main_clk    ; 1.000        ; 0.002      ; 0.674      ;
; 0.362  ; FProject:inst2|inst46      ; Register:inst|Rfile:inst9|inst11 ; main_clk     ; main_clk    ; 1.000        ; 0.002      ; 0.672      ;
; 0.363  ; FProject:inst2|inst47      ; Register:inst|Rfile:inst3|inst12 ; main_clk     ; main_clk    ; 1.000        ; 0.002      ; 0.671      ;
; 0.365  ; FProject:inst2|inst46      ; Register:inst|Rfile:inst3|inst11 ; main_clk     ; main_clk    ; 1.000        ; 0.002      ; 0.669      ;
; 0.367  ; FProject:inst2|inst49      ; Register:inst|Rfile:inst2|inst13 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 0.666      ;
; 0.367  ; FProject:inst2|inst47      ; Register:inst|Rfile:inst9|inst12 ; main_clk     ; main_clk    ; 1.000        ; 0.002      ; 0.667      ;
; 0.369  ; FProject:inst2|inst47      ; Register:inst|Rfile:inst4|inst12 ; main_clk     ; main_clk    ; 1.000        ; 0.002      ; 0.665      ;
; 0.370  ; FProject:inst2|inst47      ; Register:inst|Rfile:inst2|inst12 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 0.663      ;
; 0.371  ; FProject:inst2|inst46      ; Register:inst|Rfile:inst2|inst11 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 0.662      ;
; 0.372  ; FProject:inst2|inst46      ; Register:inst|Rfile:inst4|inst11 ; main_clk     ; main_clk    ; 1.000        ; 0.002      ; 0.662      ;
; 0.405  ; FProject:inst2|inst48      ; FProject:inst2|inst47            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.627      ;
; 0.406  ; FProject:inst2|inst48      ; FProject:inst2|inst46            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.626      ;
; 0.448  ; FProject:inst2|inst48      ; Register:inst|Rfile:inst9|inst14 ; main_clk     ; main_clk    ; 1.000        ; 0.002      ; 0.586      ;
; 0.449  ; FProject:inst2|inst49      ; Register:inst|Rfile:inst4|inst13 ; main_clk     ; main_clk    ; 1.000        ; 0.002      ; 0.585      ;
; 0.450  ; FProject:inst2|inst48      ; Register:inst|Rfile:inst3|inst14 ; main_clk     ; main_clk    ; 1.000        ; 0.002      ; 0.584      ;
; 0.455  ; FProject:inst2|inst48      ; Register:inst|Rfile:inst4|inst14 ; main_clk     ; main_clk    ; 1.000        ; 0.002      ; 0.579      ;
; 0.458  ; FProject:inst2|inst48      ; Register:inst|Rfile:inst2|inst14 ; main_clk     ; main_clk    ; 1.000        ; 0.001      ; 0.575      ;
; 0.461  ; piso:inst52|inst32         ; FProject:inst2|inst47            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.571      ;
; 0.467  ; FProject:inst2|inst47      ; FProject:inst2|inst46            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.565      ;
; 0.501  ; FProject:inst2|inst49      ; FProject:inst2|inst47            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.531      ;
; 0.505  ; twobitcounter:inst1|inst50 ; twobitcounter:inst1|inst51       ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.527      ;
; 0.508  ; FProject:inst2|inst46      ; FProject:inst2|inst47            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.524      ;
; 0.623  ; piso:inst52|inst32         ; FProject:inst2|inst49            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.409      ;
; 0.634  ; piso:inst52|inst30         ; piso:inst52|inst33               ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.398      ;
; 0.635  ; piso:inst52|inst33         ; piso:inst52|inst32               ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.397      ;
; 0.641  ; piso:inst52|inst25         ; piso:inst52|inst26               ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.391      ;
; 0.641  ; piso:inst52|inst26         ; piso:inst52|inst31               ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.391      ;
; 0.643  ; piso:inst52|inst24         ; piso:inst52|inst25               ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.389      ;
; 0.645  ; piso:inst52|inst16         ; piso:inst52|inst24               ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.387      ;
; 0.665  ; twobitcounter:inst1|inst50 ; twobitcounter:inst1|inst50       ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; FProject:inst2|inst46      ; FProject:inst2|inst46            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; FProject:inst2|inst47      ; FProject:inst2|inst47            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; twobitcounter:inst1|inst51 ; twobitcounter:inst1|inst51       ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; FProject:inst2|inst49      ; FProject:inst2|inst49            ; main_clk     ; main_clk    ; 1.000        ; 0.000      ; 0.367      ;
+--------+----------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'main_clk'                                                                                                                 ;
+-------+----------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; twobitcounter:inst1|inst50 ; twobitcounter:inst1|inst50       ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; twobitcounter:inst1|inst51 ; twobitcounter:inst1|inst51       ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FProject:inst2|inst49      ; FProject:inst2|inst49            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FProject:inst2|inst47      ; FProject:inst2|inst47            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FProject:inst2|inst46      ; FProject:inst2|inst46            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FProject:inst2|inst48      ; FProject:inst2|inst48            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.235 ; piso:inst52|inst16         ; piso:inst52|inst24               ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.387      ;
; 0.237 ; piso:inst52|inst24         ; piso:inst52|inst25               ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.389      ;
; 0.239 ; piso:inst52|inst25         ; piso:inst52|inst26               ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; piso:inst52|inst26         ; piso:inst52|inst31               ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.245 ; piso:inst52|inst33         ; piso:inst52|inst32               ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; piso:inst52|inst30         ; piso:inst52|inst33               ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.398      ;
; 0.248 ; FProject:inst2|inst46      ; FProject:inst2|inst48            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.400      ;
; 0.257 ; piso:inst52|inst32         ; FProject:inst2|inst49            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.409      ;
; 0.372 ; FProject:inst2|inst46      ; FProject:inst2|inst47            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; FProject:inst2|inst48      ; FProject:inst2|inst46            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; twobitcounter:inst1|inst50 ; twobitcounter:inst1|inst51       ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.527      ;
; 0.379 ; FProject:inst2|inst49      ; FProject:inst2|inst47            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.531      ;
; 0.413 ; FProject:inst2|inst47      ; FProject:inst2|inst46            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.565      ;
; 0.419 ; piso:inst52|inst32         ; FProject:inst2|inst47            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.571      ;
; 0.422 ; FProject:inst2|inst48      ; Register:inst|Rfile:inst2|inst14 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 0.575      ;
; 0.425 ; FProject:inst2|inst48      ; Register:inst|Rfile:inst4|inst14 ; main_clk     ; main_clk    ; 0.000        ; 0.002      ; 0.579      ;
; 0.430 ; FProject:inst2|inst48      ; Register:inst|Rfile:inst3|inst14 ; main_clk     ; main_clk    ; 0.000        ; 0.002      ; 0.584      ;
; 0.431 ; FProject:inst2|inst49      ; Register:inst|Rfile:inst4|inst13 ; main_clk     ; main_clk    ; 0.000        ; 0.002      ; 0.585      ;
; 0.432 ; FProject:inst2|inst48      ; Register:inst|Rfile:inst9|inst14 ; main_clk     ; main_clk    ; 0.000        ; 0.002      ; 0.586      ;
; 0.475 ; FProject:inst2|inst48      ; FProject:inst2|inst47            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.627      ;
; 0.508 ; FProject:inst2|inst46      ; Register:inst|Rfile:inst4|inst11 ; main_clk     ; main_clk    ; 0.000        ; 0.002      ; 0.662      ;
; 0.509 ; FProject:inst2|inst46      ; Register:inst|Rfile:inst2|inst11 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 0.662      ;
; 0.510 ; FProject:inst2|inst47      ; Register:inst|Rfile:inst2|inst12 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 0.663      ;
; 0.511 ; FProject:inst2|inst47      ; Register:inst|Rfile:inst4|inst12 ; main_clk     ; main_clk    ; 0.000        ; 0.002      ; 0.665      ;
; 0.513 ; FProject:inst2|inst49      ; Register:inst|Rfile:inst2|inst13 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 0.666      ;
; 0.513 ; FProject:inst2|inst47      ; Register:inst|Rfile:inst9|inst12 ; main_clk     ; main_clk    ; 0.000        ; 0.002      ; 0.667      ;
; 0.515 ; FProject:inst2|inst46      ; Register:inst|Rfile:inst3|inst11 ; main_clk     ; main_clk    ; 0.000        ; 0.002      ; 0.669      ;
; 0.517 ; FProject:inst2|inst47      ; Register:inst|Rfile:inst3|inst12 ; main_clk     ; main_clk    ; 0.000        ; 0.002      ; 0.671      ;
; 0.518 ; FProject:inst2|inst46      ; Register:inst|Rfile:inst9|inst11 ; main_clk     ; main_clk    ; 0.000        ; 0.002      ; 0.672      ;
; 0.520 ; FProject:inst2|inst49      ; Register:inst|Rfile:inst3|inst13 ; main_clk     ; main_clk    ; 0.000        ; 0.002      ; 0.674      ;
; 0.523 ; piso:inst52|inst31         ; piso:inst52|inst30               ; main_clk     ; main_clk    ; 0.000        ; 0.015      ; 0.690      ;
; 0.523 ; FProject:inst2|inst49      ; Register:inst|Rfile:inst9|inst13 ; main_clk     ; main_clk    ; 0.000        ; 0.002      ; 0.677      ;
; 0.540 ; piso:inst52|inst32         ; FProject:inst2|inst46            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.692      ;
; 0.543 ; FProject:inst2|inst49      ; FProject:inst2|inst46            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.695      ;
; 0.551 ; FProject:inst2|inst49      ; FProject:inst2|inst48            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.703      ;
; 0.658 ; FProject:inst2|inst47      ; FProject:inst2|inst48            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.810      ;
; 0.709 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst2|inst13 ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.861      ;
; 0.709 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst2|inst14 ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.861      ;
; 0.709 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst2|inst12 ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.861      ;
; 0.709 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst2|inst11 ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.861      ;
; 0.748 ; piso:inst52|inst32         ; FProject:inst2|inst48            ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.900      ;
; 0.765 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst9|inst13 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 0.918      ;
; 0.765 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst9|inst14 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 0.918      ;
; 0.765 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst9|inst12 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 0.918      ;
; 0.765 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst9|inst11 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 0.918      ;
; 0.766 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst3|inst13 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 0.919      ;
; 0.766 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst3|inst14 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 0.919      ;
; 0.766 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst3|inst12 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 0.919      ;
; 0.766 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst3|inst11 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 0.919      ;
; 0.834 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst2|inst13 ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.986      ;
; 0.834 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst2|inst14 ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.986      ;
; 0.834 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst2|inst12 ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.986      ;
; 0.834 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst2|inst11 ; main_clk     ; main_clk    ; 0.000        ; 0.000      ; 0.986      ;
; 0.845 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst4|inst13 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 0.998      ;
; 0.845 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst4|inst14 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 0.998      ;
; 0.845 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst4|inst12 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 0.998      ;
; 0.845 ; twobitcounter:inst1|inst50 ; Register:inst|Rfile:inst4|inst11 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 0.998      ;
; 0.886 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst3|inst13 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 1.039      ;
; 0.886 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst3|inst14 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 1.039      ;
; 0.886 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst3|inst12 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 1.039      ;
; 0.886 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst3|inst11 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 1.039      ;
; 0.893 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst9|inst13 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 1.046      ;
; 0.893 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst9|inst14 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 1.046      ;
; 0.893 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst9|inst12 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 1.046      ;
; 0.893 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst9|inst11 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 1.046      ;
; 0.914 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst4|inst13 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 1.067      ;
; 0.914 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst4|inst14 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 1.067      ;
; 0.914 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst4|inst12 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 1.067      ;
; 0.914 ; twobitcounter:inst1|inst51 ; Register:inst|Rfile:inst4|inst11 ; main_clk     ; main_clk    ; 0.000        ; 0.001      ; 1.067      ;
+-------+----------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'main_clk'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; main_clk ; Rise       ; main_clk                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; FProject:inst2|inst46            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; FProject:inst2|inst46            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; FProject:inst2|inst47            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; FProject:inst2|inst47            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; FProject:inst2|inst48            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; FProject:inst2|inst48            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; FProject:inst2|inst49            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; FProject:inst2|inst49            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; Register:inst|Rfile:inst2|inst11 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; Register:inst|Rfile:inst2|inst11 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; Register:inst|Rfile:inst2|inst12 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; Register:inst|Rfile:inst2|inst12 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; Register:inst|Rfile:inst2|inst13 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; Register:inst|Rfile:inst2|inst13 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; Register:inst|Rfile:inst2|inst14 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; Register:inst|Rfile:inst2|inst14 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; Register:inst|Rfile:inst3|inst11 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; Register:inst|Rfile:inst3|inst11 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; Register:inst|Rfile:inst3|inst12 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; Register:inst|Rfile:inst3|inst12 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; Register:inst|Rfile:inst3|inst13 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; Register:inst|Rfile:inst3|inst13 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; Register:inst|Rfile:inst3|inst14 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; Register:inst|Rfile:inst3|inst14 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; Register:inst|Rfile:inst4|inst11 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; Register:inst|Rfile:inst4|inst11 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; Register:inst|Rfile:inst4|inst12 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; Register:inst|Rfile:inst4|inst12 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; Register:inst|Rfile:inst4|inst13 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; Register:inst|Rfile:inst4|inst13 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; Register:inst|Rfile:inst4|inst14 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; Register:inst|Rfile:inst4|inst14 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; Register:inst|Rfile:inst9|inst11 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; Register:inst|Rfile:inst9|inst11 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; Register:inst|Rfile:inst9|inst12 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; Register:inst|Rfile:inst9|inst12 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; Register:inst|Rfile:inst9|inst13 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; Register:inst|Rfile:inst9|inst13 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; Register:inst|Rfile:inst9|inst14 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; Register:inst|Rfile:inst9|inst14 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; piso:inst52|inst16               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; piso:inst52|inst16               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; piso:inst52|inst24               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; piso:inst52|inst24               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; piso:inst52|inst25               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; piso:inst52|inst25               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; piso:inst52|inst26               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; piso:inst52|inst26               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; piso:inst52|inst30               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; piso:inst52|inst30               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; piso:inst52|inst31               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; piso:inst52|inst31               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; piso:inst52|inst32               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; piso:inst52|inst32               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; piso:inst52|inst33               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; piso:inst52|inst33               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; twobitcounter:inst1|inst50       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; twobitcounter:inst1|inst50       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_clk ; Rise       ; twobitcounter:inst1|inst51       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_clk ; Rise       ; twobitcounter:inst1|inst51       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst1|inst50|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst1|inst50|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst1|inst51|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst1|inst51|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst2|inst46|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst2|inst46|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst2|inst47|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst2|inst47|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst2|inst48|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst2|inst48|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst2|inst49|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst2|inst49|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst52|inst16|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst52|inst16|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst52|inst24|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst52|inst24|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst52|inst25|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst52|inst25|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst52|inst26|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst52|inst26|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst52|inst30|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst52|inst30|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst52|inst31|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst52|inst31|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst52|inst32|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst52|inst32|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst52|inst33|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst52|inst33|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst|inst2|inst11|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst|inst2|inst11|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst|inst2|inst12|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst|inst2|inst12|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst|inst2|inst13|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst|inst2|inst13|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst|inst2|inst14|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst|inst2|inst14|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst|inst3|inst11|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; main_clk ; Rise       ; inst|inst3|inst11|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; main_clk ; Rise       ; inst|inst3|inst12|clk            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; counter_enable ; main_clk   ; 2.643 ; 2.643 ; Rise       ; main_clk        ;
; load_line      ; main_clk   ; 0.385 ; 0.385 ; Rise       ; main_clk        ;
; p1             ; main_clk   ; 2.652 ; 2.652 ; Rise       ; main_clk        ;
; p2             ; main_clk   ; 2.723 ; 2.723 ; Rise       ; main_clk        ;
; p3             ; main_clk   ; 2.710 ; 2.710 ; Rise       ; main_clk        ;
; p4             ; main_clk   ; 2.437 ; 2.437 ; Rise       ; main_clk        ;
; p5             ; main_clk   ; 0.211 ; 0.211 ; Rise       ; main_clk        ;
; p6             ; main_clk   ; 0.275 ; 0.275 ; Rise       ; main_clk        ;
; p7             ; main_clk   ; 0.286 ; 0.286 ; Rise       ; main_clk        ;
; p8             ; main_clk   ; 0.293 ; 0.293 ; Rise       ; main_clk        ;
; write_en       ; main_clk   ; 0.860 ; 0.860 ; Rise       ; main_clk        ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; counter_enable ; main_clk   ; -2.522 ; -2.522 ; Rise       ; main_clk        ;
; load_line      ; main_clk   ; -0.147 ; -0.147 ; Rise       ; main_clk        ;
; p1             ; main_clk   ; -2.532 ; -2.532 ; Rise       ; main_clk        ;
; p2             ; main_clk   ; -2.603 ; -2.603 ; Rise       ; main_clk        ;
; p3             ; main_clk   ; -2.590 ; -2.590 ; Rise       ; main_clk        ;
; p4             ; main_clk   ; -2.317 ; -2.317 ; Rise       ; main_clk        ;
; p5             ; main_clk   ; -0.091 ; -0.091 ; Rise       ; main_clk        ;
; p6             ; main_clk   ; -0.155 ; -0.155 ; Rise       ; main_clk        ;
; p7             ; main_clk   ; -0.166 ; -0.166 ; Rise       ; main_clk        ;
; p8             ; main_clk   ; -0.173 ; -0.173 ; Rise       ; main_clk        ;
; write_en       ; main_clk   ; -0.657 ; -0.657 ; Rise       ; main_clk        ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A         ; main_clk   ; 5.100 ; 5.100 ; Rise       ; main_clk        ;
; A1        ; main_clk   ; 4.322 ; 4.322 ; Rise       ; main_clk        ;
; A2        ; main_clk   ; 4.070 ; 4.070 ; Rise       ; main_clk        ;
; A3        ; main_clk   ; 3.957 ; 3.957 ; Rise       ; main_clk        ;
; B         ; main_clk   ; 4.809 ; 4.809 ; Rise       ; main_clk        ;
; B1        ; main_clk   ; 4.301 ; 4.301 ; Rise       ; main_clk        ;
; B2        ; main_clk   ; 4.018 ; 4.018 ; Rise       ; main_clk        ;
; B3        ; main_clk   ; 4.076 ; 4.076 ; Rise       ; main_clk        ;
; C         ; main_clk   ; 5.121 ; 5.121 ; Rise       ; main_clk        ;
; C1        ; main_clk   ; 4.077 ; 4.077 ; Rise       ; main_clk        ;
; C2        ; main_clk   ; 4.039 ; 4.039 ; Rise       ; main_clk        ;
; C3        ; main_clk   ; 4.102 ; 4.102 ; Rise       ; main_clk        ;
; D         ; main_clk   ; 4.982 ; 4.982 ; Rise       ; main_clk        ;
; E         ; main_clk   ; 5.002 ; 5.002 ; Rise       ; main_clk        ;
; E1        ; main_clk   ; 4.062 ; 4.062 ; Rise       ; main_clk        ;
; E2        ; main_clk   ; 3.933 ; 3.933 ; Rise       ; main_clk        ;
; E3        ; main_clk   ; 4.075 ; 4.075 ; Rise       ; main_clk        ;
; F         ; main_clk   ; 5.377 ; 5.377 ; Rise       ; main_clk        ;
; F1        ; main_clk   ; 4.180 ; 4.180 ; Rise       ; main_clk        ;
; F2        ; main_clk   ; 3.954 ; 3.954 ; Rise       ; main_clk        ;
; F3        ; main_clk   ; 4.050 ; 4.050 ; Rise       ; main_clk        ;
; G         ; main_clk   ; 4.690 ; 4.690 ; Rise       ; main_clk        ;
; G1        ; main_clk   ; 4.190 ; 4.190 ; Rise       ; main_clk        ;
; G2        ; main_clk   ; 3.922 ; 3.922 ; Rise       ; main_clk        ;
; G3        ; main_clk   ; 4.085 ; 4.085 ; Rise       ; main_clk        ;
; H         ; main_clk   ; 4.060 ; 4.060 ; Rise       ; main_clk        ;
; H1        ; main_clk   ; 4.102 ; 4.102 ; Rise       ; main_clk        ;
; H3        ; main_clk   ; 4.073 ; 4.073 ; Rise       ; main_clk        ;
; SIgnal    ; main_clk   ; 3.989 ; 3.989 ; Rise       ; main_clk        ;
; Test2out  ; main_clk   ; 4.206 ; 4.206 ; Rise       ; main_clk        ;
; q_out1    ; main_clk   ; 3.966 ; 3.966 ; Rise       ; main_clk        ;
; q_out2    ; main_clk   ; 3.921 ; 3.921 ; Rise       ; main_clk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A         ; main_clk   ; 4.950 ; 4.950 ; Rise       ; main_clk        ;
; A1        ; main_clk   ; 4.200 ; 4.200 ; Rise       ; main_clk        ;
; A2        ; main_clk   ; 3.963 ; 3.963 ; Rise       ; main_clk        ;
; A3        ; main_clk   ; 3.805 ; 3.805 ; Rise       ; main_clk        ;
; B         ; main_clk   ; 4.658 ; 4.658 ; Rise       ; main_clk        ;
; B1        ; main_clk   ; 4.180 ; 4.180 ; Rise       ; main_clk        ;
; B2        ; main_clk   ; 3.910 ; 3.910 ; Rise       ; main_clk        ;
; B3        ; main_clk   ; 3.925 ; 3.925 ; Rise       ; main_clk        ;
; C         ; main_clk   ; 4.977 ; 4.977 ; Rise       ; main_clk        ;
; C1        ; main_clk   ; 3.948 ; 3.948 ; Rise       ; main_clk        ;
; C2        ; main_clk   ; 3.925 ; 3.925 ; Rise       ; main_clk        ;
; C3        ; main_clk   ; 3.952 ; 3.952 ; Rise       ; main_clk        ;
; D         ; main_clk   ; 4.831 ; 4.831 ; Rise       ; main_clk        ;
; E         ; main_clk   ; 4.851 ; 4.851 ; Rise       ; main_clk        ;
; E1        ; main_clk   ; 3.941 ; 3.941 ; Rise       ; main_clk        ;
; E2        ; main_clk   ; 3.824 ; 3.824 ; Rise       ; main_clk        ;
; E3        ; main_clk   ; 3.925 ; 3.925 ; Rise       ; main_clk        ;
; F         ; main_clk   ; 5.236 ; 5.236 ; Rise       ; main_clk        ;
; F1        ; main_clk   ; 4.059 ; 4.059 ; Rise       ; main_clk        ;
; F2        ; main_clk   ; 3.846 ; 3.846 ; Rise       ; main_clk        ;
; F3        ; main_clk   ; 3.904 ; 3.904 ; Rise       ; main_clk        ;
; G         ; main_clk   ; 4.539 ; 4.539 ; Rise       ; main_clk        ;
; G1        ; main_clk   ; 4.076 ; 4.076 ; Rise       ; main_clk        ;
; G2        ; main_clk   ; 3.814 ; 3.814 ; Rise       ; main_clk        ;
; G3        ; main_clk   ; 3.939 ; 3.939 ; Rise       ; main_clk        ;
; H         ; main_clk   ; 3.946 ; 3.946 ; Rise       ; main_clk        ;
; H1        ; main_clk   ; 3.994 ; 3.994 ; Rise       ; main_clk        ;
; H3        ; main_clk   ; 3.923 ; 3.923 ; Rise       ; main_clk        ;
; SIgnal    ; main_clk   ; 3.989 ; 3.989 ; Rise       ; main_clk        ;
; Test2out  ; main_clk   ; 4.081 ; 4.081 ; Rise       ; main_clk        ;
; q_out1    ; main_clk   ; 3.966 ; 3.966 ; Rise       ; main_clk        ;
; q_out2    ; main_clk   ; 3.921 ; 3.921 ; Rise       ; main_clk        ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; write_en   ; Test2out    ; 4.039 ;    ;    ; 4.039 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; write_en   ; Test2out    ; 4.039 ;    ;    ; 4.039 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.043  ; 0.215 ; N/A      ; N/A     ; -1.222              ;
;  main_clk        ; -1.043  ; 0.215 ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -17.859 ; 0.0   ; 0.0      ; 0.0     ; -31.222             ;
;  main_clk        ; -17.859 ; 0.000 ; N/A      ; N/A     ; -31.222             ;
+------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; counter_enable ; main_clk   ; 4.833 ; 4.833 ; Rise       ; main_clk        ;
; load_line      ; main_clk   ; 1.115 ; 1.115 ; Rise       ; main_clk        ;
; p1             ; main_clk   ; 4.830 ; 4.830 ; Rise       ; main_clk        ;
; p2             ; main_clk   ; 4.967 ; 4.967 ; Rise       ; main_clk        ;
; p3             ; main_clk   ; 4.987 ; 4.987 ; Rise       ; main_clk        ;
; p4             ; main_clk   ; 4.459 ; 4.459 ; Rise       ; main_clk        ;
; p5             ; main_clk   ; 0.897 ; 0.897 ; Rise       ; main_clk        ;
; p6             ; main_clk   ; 1.010 ; 1.010 ; Rise       ; main_clk        ;
; p7             ; main_clk   ; 1.031 ; 1.031 ; Rise       ; main_clk        ;
; p8             ; main_clk   ; 1.020 ; 1.020 ; Rise       ; main_clk        ;
; write_en       ; main_clk   ; 2.010 ; 2.010 ; Rise       ; main_clk        ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; counter_enable ; main_clk   ; -2.522 ; -2.522 ; Rise       ; main_clk        ;
; load_line      ; main_clk   ; -0.147 ; -0.147 ; Rise       ; main_clk        ;
; p1             ; main_clk   ; -2.532 ; -2.532 ; Rise       ; main_clk        ;
; p2             ; main_clk   ; -2.603 ; -2.603 ; Rise       ; main_clk        ;
; p3             ; main_clk   ; -2.590 ; -2.590 ; Rise       ; main_clk        ;
; p4             ; main_clk   ; -2.317 ; -2.317 ; Rise       ; main_clk        ;
; p5             ; main_clk   ; -0.091 ; -0.091 ; Rise       ; main_clk        ;
; p6             ; main_clk   ; -0.155 ; -0.155 ; Rise       ; main_clk        ;
; p7             ; main_clk   ; -0.166 ; -0.166 ; Rise       ; main_clk        ;
; p8             ; main_clk   ; -0.173 ; -0.173 ; Rise       ; main_clk        ;
; write_en       ; main_clk   ; -0.657 ; -0.657 ; Rise       ; main_clk        ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A         ; main_clk   ; 9.604 ; 9.604 ; Rise       ; main_clk        ;
; A1        ; main_clk   ; 7.955 ; 7.955 ; Rise       ; main_clk        ;
; A2        ; main_clk   ; 7.467 ; 7.467 ; Rise       ; main_clk        ;
; A3        ; main_clk   ; 7.205 ; 7.205 ; Rise       ; main_clk        ;
; B         ; main_clk   ; 8.899 ; 8.899 ; Rise       ; main_clk        ;
; B1        ; main_clk   ; 7.917 ; 7.917 ; Rise       ; main_clk        ;
; B2        ; main_clk   ; 7.438 ; 7.438 ; Rise       ; main_clk        ;
; B3        ; main_clk   ; 7.486 ; 7.486 ; Rise       ; main_clk        ;
; C         ; main_clk   ; 9.646 ; 9.646 ; Rise       ; main_clk        ;
; C1        ; main_clk   ; 7.513 ; 7.513 ; Rise       ; main_clk        ;
; C2        ; main_clk   ; 7.415 ; 7.415 ; Rise       ; main_clk        ;
; C3        ; main_clk   ; 7.532 ; 7.532 ; Rise       ; main_clk        ;
; D         ; main_clk   ; 9.357 ; 9.357 ; Rise       ; main_clk        ;
; E         ; main_clk   ; 9.385 ; 9.385 ; Rise       ; main_clk        ;
; E1        ; main_clk   ; 7.488 ; 7.488 ; Rise       ; main_clk        ;
; E2        ; main_clk   ; 7.170 ; 7.170 ; Rise       ; main_clk        ;
; E3        ; main_clk   ; 7.488 ; 7.488 ; Rise       ; main_clk        ;
; F         ; main_clk   ; 9.891 ; 9.891 ; Rise       ; main_clk        ;
; F1        ; main_clk   ; 7.735 ; 7.735 ; Rise       ; main_clk        ;
; F2        ; main_clk   ; 7.245 ; 7.245 ; Rise       ; main_clk        ;
; F3        ; main_clk   ; 7.461 ; 7.461 ; Rise       ; main_clk        ;
; G         ; main_clk   ; 8.643 ; 8.643 ; Rise       ; main_clk        ;
; G1        ; main_clk   ; 7.767 ; 7.767 ; Rise       ; main_clk        ;
; G2        ; main_clk   ; 7.188 ; 7.188 ; Rise       ; main_clk        ;
; G3        ; main_clk   ; 7.522 ; 7.522 ; Rise       ; main_clk        ;
; H         ; main_clk   ; 7.502 ; 7.502 ; Rise       ; main_clk        ;
; H1        ; main_clk   ; 7.541 ; 7.541 ; Rise       ; main_clk        ;
; H3        ; main_clk   ; 7.480 ; 7.480 ; Rise       ; main_clk        ;
; SIgnal    ; main_clk   ; 7.145 ; 7.145 ; Rise       ; main_clk        ;
; Test2out  ; main_clk   ; 7.617 ; 7.617 ; Rise       ; main_clk        ;
; q_out1    ; main_clk   ; 7.118 ; 7.118 ; Rise       ; main_clk        ;
; q_out2    ; main_clk   ; 6.974 ; 6.974 ; Rise       ; main_clk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A         ; main_clk   ; 4.950 ; 4.950 ; Rise       ; main_clk        ;
; A1        ; main_clk   ; 4.200 ; 4.200 ; Rise       ; main_clk        ;
; A2        ; main_clk   ; 3.963 ; 3.963 ; Rise       ; main_clk        ;
; A3        ; main_clk   ; 3.805 ; 3.805 ; Rise       ; main_clk        ;
; B         ; main_clk   ; 4.658 ; 4.658 ; Rise       ; main_clk        ;
; B1        ; main_clk   ; 4.180 ; 4.180 ; Rise       ; main_clk        ;
; B2        ; main_clk   ; 3.910 ; 3.910 ; Rise       ; main_clk        ;
; B3        ; main_clk   ; 3.925 ; 3.925 ; Rise       ; main_clk        ;
; C         ; main_clk   ; 4.977 ; 4.977 ; Rise       ; main_clk        ;
; C1        ; main_clk   ; 3.948 ; 3.948 ; Rise       ; main_clk        ;
; C2        ; main_clk   ; 3.925 ; 3.925 ; Rise       ; main_clk        ;
; C3        ; main_clk   ; 3.952 ; 3.952 ; Rise       ; main_clk        ;
; D         ; main_clk   ; 4.831 ; 4.831 ; Rise       ; main_clk        ;
; E         ; main_clk   ; 4.851 ; 4.851 ; Rise       ; main_clk        ;
; E1        ; main_clk   ; 3.941 ; 3.941 ; Rise       ; main_clk        ;
; E2        ; main_clk   ; 3.824 ; 3.824 ; Rise       ; main_clk        ;
; E3        ; main_clk   ; 3.925 ; 3.925 ; Rise       ; main_clk        ;
; F         ; main_clk   ; 5.236 ; 5.236 ; Rise       ; main_clk        ;
; F1        ; main_clk   ; 4.059 ; 4.059 ; Rise       ; main_clk        ;
; F2        ; main_clk   ; 3.846 ; 3.846 ; Rise       ; main_clk        ;
; F3        ; main_clk   ; 3.904 ; 3.904 ; Rise       ; main_clk        ;
; G         ; main_clk   ; 4.539 ; 4.539 ; Rise       ; main_clk        ;
; G1        ; main_clk   ; 4.076 ; 4.076 ; Rise       ; main_clk        ;
; G2        ; main_clk   ; 3.814 ; 3.814 ; Rise       ; main_clk        ;
; G3        ; main_clk   ; 3.939 ; 3.939 ; Rise       ; main_clk        ;
; H         ; main_clk   ; 3.946 ; 3.946 ; Rise       ; main_clk        ;
; H1        ; main_clk   ; 3.994 ; 3.994 ; Rise       ; main_clk        ;
; H3        ; main_clk   ; 3.923 ; 3.923 ; Rise       ; main_clk        ;
; SIgnal    ; main_clk   ; 3.989 ; 3.989 ; Rise       ; main_clk        ;
; Test2out  ; main_clk   ; 4.081 ; 4.081 ; Rise       ; main_clk        ;
; q_out1    ; main_clk   ; 3.966 ; 3.966 ; Rise       ; main_clk        ;
; q_out2    ; main_clk   ; 3.921 ; 3.921 ; Rise       ; main_clk        ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; write_en   ; Test2out    ; 7.578 ;    ;    ; 7.578 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; write_en   ; Test2out    ; 4.039 ;    ;    ; 4.039 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; main_clk   ; main_clk ; 78       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; main_clk   ; main_clk ; 78       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 35    ; 35   ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 118   ; 118  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Sat Jan 30 13:50:56 2016
Info: Command: quartus_sta FProject -c FProject
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FProject.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name main_clk main_clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.043
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.043       -17.859 main_clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 main_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -31.222 main_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.034
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.034        -0.212 main_clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 main_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -31.222 main_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 601 megabytes
    Info: Processing ended: Sat Jan 30 13:50:58 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


