but also the effect of functional unit bitwidth. Our contributions are 
as follows: 
1. A bitwidth optimization case study of pipeline based FFT 
processor 
The proposed algorithm uses the lower bound and the upper bound 
to iteratively find the optimal results. We apply the proposed 
algorithm to the OFDM system. The experimental results show that 
the proposed algorithm reduces almost 30% simulation time than 
complexity-and-distortion measure and sequential search method. 
2. An expandable MDC-based FFT generator 
We propose approaches which can make appropriate design tradeoff 
between throughput and area of pipeline FFT architectures, and 
automatically generate the corresponding hardware design. The 
experimental results show that the proposed methodology can 
generate area-efficient architectures under throughput constraints. 
3. A optimal bitwidth-aware algorithm for FIR designs 
While designing FIR filters, we use adders to replace the constant 
multipliers and minimize the total bitwidth of the adders 
simultaneously. The experimental results show that the proposed 
algorithm can minimize the total number of adder bits, which 
3 
reduces about 7% hardware resource than existing algorithms 
In summary, the proposed algorithms can deal with the bitwidth 
problem in the electronic system level design flow. 
 
 2
後次微米時代新興電子設計自動化技術之研究(3/3) 
Emerging EDA Technologies beyond DSM Era (3/3) 
計畫編號: NSC 99-2220-E-009-007 
執行期間: 97 年 8 月1 日至 100 年 7 月31 日 
主持人：周景揚交通大學電子工程系教授 
一、中文摘要 
 
半導體元件尺寸隨著製程的持續進步而逐年縮小，可整合於單一晶片上的電晶體數量也因此增
加，讓當今的電子產品得已提供更多、更複雜的功能。然而，在進入深次微米時代後，製程上的變異
及物理效應對於晶片的影響也愈來愈顯著，使得晶片設計面臨許多新的挑戰，在設計的各個環節上更
需重視先進製程可能發生的問題，方能提昇晶片的品質及可製造性。 
本計畫針對設計深次微米時代所需的技術，以分項方式個別研發新興電子設計自動化軟體，總計
畫則以協調各子計畫的相關成果，整合為一由上而下之完整解決方案。所涵蓋之五項子計畫如下：符
合次世代晶片上通訊思維之具備幾何考量的系統架構合成技術(子計畫一)、整合性低耗電管理之技術開
發(子計畫二)、角落錯誤之矽除錯(子計畫三)、應用計算智慧推理處理後深次微米時代電路設計上的可
靠度挑戰(子計畫四)、考慮可製造化、可靠度與良率的繞線系統(子計畫五)。這些完整而深入的技術開
發，預期可以適切地解決這些深次微米時代所衍生的問題，同時提高國內半導體相關產業之競爭力。 
 
關鍵詞：深次微米、電子設計自動化、多時脈週期通訊、高階合成、耗電管理、節能設計、矽晶片除
錯、除錯化設計、軟性錯誤、計算智能、可製造性設計、多餘貫穿點 
 
英文摘要 
As semiconductor devices shrink with the advancing process technology, more and more transistors can 
be integrated in a single chip. It makes modern electronic products provide much more functionalities, and 
increases the complexity to design a chip as well. In addition, the impact of process variation during 
manufacturing and other physical effects become more and more significant and non-negligible in the era of 
deep submicron (DSM). New challenges and new design issues arise along with the DSM. Therefore 
designers must resolve these issues by considering all design stages simultaneously to increase the quality and 
manufacturability of chips.  
Because the DSM issues and targets of different design levels are quite diverse, this project considers the 
overall design flow and divides it into five major topics for advanced research： (1) Geometry-Aware 
Architecture Synthesis for Next-Generation On-Chip Communication Paradigm, (2) Integrated Low Power 
Management Technologies, (3) Silicon Debug for Hard-Corner Design Errors, (4) Coping with Reliability 
Challenges to Circuit Designs beyond Deep Sub-Micron Era by Computational Intelligence Reasoning, (5) 
Manufacturability, Reliability, and Yield-Aware Routing System. The ultimate goal of this project is to 
integrate these emerging EDA technologies as a complete top-down solution. The techniques developed by 
 4
(software-based testing)，用以自動分析電路中的軟性錯誤敏感度，進而提供容錯設計的建議來抑制軟性
錯誤的發生；子計畫五將建立以良率為導向的繞線系統(考慮化學機械磨光、隨機缺陷及電子遷移效
應…等變因)，用來處理製程上的物理效應。 
 
圖一：針對深次微米時代的設計問題所提出的解決方案 
 
在子計畫一「符合次世代晶片上通訊思維之具備幾何考量的系統架構合成技術」針對多時脈週期
通訊，提出可以進一步整合系統的架構：全域資源分享之規則化暫存器架構，如圖二。同時將其合成
方法轉置成為資料轉移和排程問題，進而最佳達到系統繞線資源使用率。同時利用現存解線性規劃的
程式(ILP solver)來得到最佳解，即使用最少連線資源的傳輸路徑排程。此外，針對同一問題所提出的
探索式(heuristic)的解法，提供更快速的求解方式，使此連線模型能使用在大規模的應用程式上。接著，
傳統設計流程為了簡化問題的規模而將擺放視為後段(back-end)的項目，並主要是以減少線長
(wirelength)或是增進可繞性(routability)為目標所進行的擺放。然而當多時脈週期通訊為晶片設計趨勢
時，以往的考量不再符合設計者的需求。即使擁有相同的資料流程圖、相對排程結果(relatively scheduling 
results)及運算單元配置，甚至是同樣的線長，不同的擺放結果由於多時脈週期通訊的影響而有不同的
絕對排程結果(absolutely scheduling results)，造成不同的系統效能，如圖三所示。因此，在本子計畫中
提出了在分散式暫存器架構下進行效能驅動(performance-driven)的擺放和佈局方式，考量電路中迴圈的
影響以達到較佳的使用效率。最後，子計畫一發展了三套合成系統，分別對應三種使用不同連接信號
延遲模型之分散式暫存器架構。 
 針對「無考量群集島信號延遲的分散式暫存器架構」，提出以通訊資源為小化為目的之合成系
統，在連線資源和系統效能都比先前的技術有更佳的合成結果。 
 針對使用單位信號延遲模型之分散式暫存器架構，子計畫一提出「考量群集島信號延遲之分
散式暫存器架構」，如圖四。在這樣的信號延遲模型之下，雖然比起之前「無考量群集島信號
延遲的分散式暫存器架構」較為接近現實狀況，但由於系統的合成問題將變得比較複雜，故
我們也同時發展了針對「考量群集島信號延遲之分散式暫存器架構」之以系統效能為導向之
合成系統。其流程方法如圖五所示。 
 針對使用幾何考量信號延遲模型之分散式暫存器架構(如圖六)，我們使用規則化分散式暫存器
 6
LCC F
SM
REG
LCC F
S
MREG
LCC F
SM
REG
LCC F
SM
REG
LCC F
SM
REG
LCC F
SM
REG
island (1, 2)
island (3, 1)  
圖六：規則化分散式暫存器架構 
Behavioral description
CDFG generation
RTL VHDL files
Resource allocation
FU binding
Scheduling-driven placement
Post-layout scheduling 
with re-binding
Backend processing
Floorplan and
multicycle path constraints
CDFG
Interconnected component graph
RDR architecture spec.
 
圖七：規則化分散式暫存器架構之合成系統 
 
子計畫二「整合性低耗電管理之技術開發」則是著重於近年來逐漸受到正視的耗電量問題。低耗
電管理的技術的發展，時至今日已有一段時間，就系統層級(system-level)而言，動態電壓與頻率調節
(dynamic voltage and frequency scaling, DVFS)與動態電源管理(dynamic power management, DPM)為兩
種最為廣泛應用的技術。動態電壓與頻率調節技術為多重供應電壓的延伸，在空間軸(block domain)甚
至是時間軸上(time domain)都可以應用。在 critical 的時候／區域使用高電壓、高頻時脈；在 non-critical
的時候／區域使用低電壓、低頻時脈；而動態電源管理技術會根據時間軸上目前的工作多寡來調整晶
片的工作能力。當工作多時，晶片會處在高計算能力╱高功耗狀態；工作量少時，晶片會處在低計算
能力╱低功耗狀態；而當無工作時，晶片將會進入閒置狀態，以此種動態調整來降低處理完一定工作
量之功耗。 
近來因對系統的效能要求，多核心處理器(multicore processor)日漸受到重視，藉由將數個相同的核
心整合，能在不大幅增加功耗的情況下，達到一定水準的效能。在多核心處理器構下，將動態電壓與
頻率調節與動態電源管理來做結合，如圖八所示：每個核心擁有自己的電壓島(voltage island)及頻率島
(frequency island)，因此在同一時間點，每個核心能處在不同的電壓╱頻率；由每個核心的電壓╱頻率，
可以得到目前處理器的功率狀態(power state)。動態電源管理將視當下的工作量來決定處理器的功率狀
態，而動態電壓與頻率調節會依目前處理器的功率狀態，來配置每個核心的工作電壓及頻率。 
動態電源管理的研究雖已行之有年，但實際上，工作的行為特徵並無法在事前預知，因此，動態
電源管理技術的彈性及其對不同工作行為特徵的適應能力為管理技術是否有效的一大重點。在子計畫
 8
並使用 X 模擬技術以及位元翻轉技術藉以迅速的縮小包括了所有錯誤的區域。與其他區域基礎的方法
不同，此架構並不需要對於錯誤區域做出半徑假設，因此是更具有彈性的。在錯誤候選邏輯閘排序中，
辨認以及排序這些錯誤候選邏輯閘根據之前錯誤區域辨認時所蒐集之資訊。實驗數據說明了我們提出
的診斷架構，在即使 SLAT 測試向量的數目以及錯誤向量所佔的百分比率都很低的情況之下，仍然可
以有效率並迅速地縮小錯誤區域並且從錯誤區域中找出真實的錯誤位置。這部分對於傳統的以 SLAT
為基礎或是區域基礎的方法仍然是非常困難的部分。 
子計畫三的另一部分是要定一設計在矽除錯時的可偵錯度，並利用可見度計畫來選取在矽除錯中
可被觀察之訊號，以最大化此設計之可偵錯度。在錯誤分析這領域，給定錯誤模型之下，一種被稱為
錯誤診斷的技術被使用於找出可能的錯誤候選邏輯閘。藉由這些回報出的錯誤候選邏輯閘，晶片設計
師可以較容易藉由聚焦離子束(focused-ion-beam, FIB)技術找到可能錯誤的實際位置。然而由於製程的
演進，在偵錯的過程中，僅有非常少的訊號能夠藉由 FIB 技術被觀察到。因此我們提出一個偵錯導向
的設計架構，對於完成擺放及繞線的版圖進行調整(如圖十二、圖十三所示)，使得在偵錯階段有更多的
訊號能夠被 FIB 技術觀察甚至修正。在 90 奈米的製程下，實驗證明我們提出的方法能夠有效地提升訊
號被 FIB 技術觀測及修正的比率。此外，整體電路的面積及速度幾乎不受影響。 
 
圖十：The regions of forward and backward implications 
without and with intersection. 
 
圖十一：Illustration of the ranking order. 
 10
 
圖十五：軟性電子錯誤率計算流程 
 
 
(a)          (b) 
圖十六：(a)空間相關性對統計性軟性錯誤率估計之分析  
(b)軟性錯誤率 vs.電量之變化 
 12
四、 結論 
本計畫針對單晶片系統之各設計層次所面對的驗證問題，提出了許多重要的核心驗證技術，這些
技術可以有效的整合入當前的晶片設計流程，提供業界解決當前晶片驗證所遇到的難題，讓整個晶片
製造可以得到更好的效率及品質。 
所開發之主要技術摘要如下： 
 全域資源分享之規則化暫存器架構 
 以允許迴圈存在的資料流程圖為輸入，進行產能驅動的擺放 
 同步資料轉移繞線及排程 
 考量群集島信號延遲之分散式暫存器架構及其適用之合成系統 
 多時脈週期通訊系統合成 
 在多核心處理器上整合了動態電源管理與動態電壓與頻率調節 
 運用增強式學習法的彈性及適應能力來做動態電源管理 
 將多核心處理器功率狀態減化並優化功耗，降低動態電源管理的複雜度 
 高效率錯誤分析 
 錯誤區域辨識 
 錯誤候選邏輯閘排序 
 偵錯導向設計 
 針對聚焦離子束訊號觀測之繞線調整 
 考慮可測性及擾亂成本之動態候選排序演算法 
 軟性錯誤率之自動化估計環境 
 機器學習為基礎之模型建構法 
 以查表法為基礎建構模型並以準蒙地卡羅為加速估算軟性錯誤率 
 空間相關性對於軟性錯誤率之分析 
 自動電量篩選演算法 
 隨機瑕疵考量的層配置法與非點格式的軌道繞線 
 創新衝突圖去考量雙圖樣微影技術的非點格式細部繞線方法 
 
五、 成果自評 
本計畫集結了不同研究群之力量，透過頻繁的技術交流與討論，將不同層次的驗證問題使用更全
盤有效的演算法來解決。同時此計畫也訓練出熟稔驗證流程與技術的碩、博士生，在此計畫的培育下，
已有數十位學生投身業界，其中大多從事晶片設計與設計自動化軟體開發，均有不錯的表現。 
此外，本計畫共發表 15 篇一流國際期刊論文、43 篇國際研討會論文，對於臺灣在設計自動化及
晶片驗證的國際學術地位上，亦有相當大的貢獻。 
 
年度 期刊論文(篇) 會議論文(篇)
ACI(篇) SCI(篇) EI(篇) 國內 國外 國內 國外
97 0 2 6 15 0 0 0 0 0 0
98 0 4 2 12 0 0 0 3 0 3
99 0 9 6 16 0 0 0 3 0 3
合計 0 15 14 43 0 0 0 6 0 6
 14
analysis considering the statistical impact due to variation. Quasirandom sequences are also 
incorporated for fast convergence of SER accuracy and time efficiency. Experiments show that the 
proposed framework yields more accurate SERs compared to static analysis.) 
 Yen-Hung Lin and Yih-Lang Li, “Double Patterning Lithography Aware Gridless Detailed Routing 
with Innovative Conflict Graph”, in Proceedings of ACM/IEEE Design Automation Conference 
(DAC-2010), Anaheim, CA, June 2010. (In this paper, we develop the first DPL-aware gridless 
detailed routing with ICG to generate a highly decomposable routing outcome with low yield loss.) 
 
年度 專利申請數 已獲專利數 專利應用 
國內 國外 國內 國外 國內 國外 
97 - - - - - - 
98 1 - - 1 - - 
99 1 1 2 1 - - 
合計 2 1 2 2 0 0 
 
 
 
 
 
 
 
 
 
 
六、 本計畫執行成果之論文發表(僅列出國際論文部份) 
國際期刊論文 
001 Ya-Shih Huang, Yu-Ju Hong, and Juinn-Dar Huang, “Communication Synthesis for Interconnect 
Minimization in Multicycle Communication Architecture,” IEICE Trans. on Fundamentals. vol. E92-A, no. 
12, pp. 3143–3150, Dec. 2009. 
002 Juinn-Dar Huang, Ya-Shih Huang, Liya Wang, and Geeng-Wei Lee, “Throughput-Aware Floorplanning via 
Dynamic Optimization on Performance-Critical Loops,” International Journal of Electrical Engineering 
(IJEE), vol. 17, no.1, pp. 33–42, Feb. 2010. 
003 Chia-I Chen, and Juinn-Dar Huang, “A Hierarchical Criticality-Aware Architectural Synthesis Framework 
for Multicycle Communication,” IEICE Trans. on Fundamentals, vol. E93-A, no. 7, pp. 1300–1308, Jul. 
2010. 
004 Juinn-Dar Huang, Chia-I Chen, Yen-Ting Lin, and Wan-Lin Hsu, “Communication synthesis for 
interconnect minimization targeting distributed register-file microarchitecture,” IEICE Trans. on 
Fundamentals, vol. E94-A, no. 4, pp. 1151–1155, Apr. 2011. 
005 Juinn-Dar Huang, Chia-I Chen, Wan-Ling Hsu, Yen-Ting Lin, and Jing-Yang Jou, “Performance-driven 
architectural synthesis for distributed register-file microarchitecture with inter-island delay,” accepted by 
IEICE Trans. on Fundamentals. 
年度 技術授權
(件) 
產學合作
(件) 
學術活動
(場) 
97 - 0 - 
98 - 0 - 
99 - 2 - 
合計 0 2 0 
 16
006 Juinn-Dar Huang, Chia-I Chen, Wan-Ling Hsu, Yen-Ting Lin, and Jing-Yang Jou, “Inter-Island Delay 
Aware Communication Synthesis for Island-Based Distributed Register Architecture,” Proc. of the 16th 
Workshop on Synthesis and System Integration of Mixed Information Technologies (SASIMI 2010), pp. 
58–63, Oct. 2010. 
007 Ya-Shih Huang, Yang-Hsiang Liu, and Juinn-Dar Huang, “Iterative 3D Partitioning for Through-Silicon Via 
Minimization,” Proc. of the 16th Workshop on Synthesis and System Integration of Mixed Information 
Technologies (SASIMI 2010), pp. 154–159, Oct. 2010. 
008 Juinn-Dar Huang, Yi-Hang Chen, and Ya-Chien Ho, “Quantitative Graph-Based Minimal Queue Sizing for 
Throughput Optimization in Latency-Insensitive Designs,” Proc. of the 16th Workshop on Synthesis and 
System Integration of Mixed Information Technologies (SASIMI 2010), pp. 430–435, Oct. 2010. 
009 Juinn-Dar Huang, Yi-Hang Chen, and Ya-Chien Ho, “Throughput Optimization for Latency-Insensitive 
System with Minimal Queue Insertion,” Proc. of IEEE Asia and South Pacific Design Automation 
Conference (ASP-DAC 2011), pp.585–590, Jan. 2011. 
010 I. H.-R. Jiang, S.-W. Lin and Y.-T. Yu, “Unification of obstacle-avoiding rectilinear Steiner tree 
construction,” 21st IEEE International SOC Conference (SOCC 2008), Sep. 2008. 
011 I. H.-R. Jiang and Y.-T. Yu, “Configurable rectilinear Steiner tree construction for SoC and nano 
technologies,” 26th IEEE International Conference on Computer Design (ICCD 2008), Oct. 2008, pp. 
34–39.  
012 I. H.-R. Jiang and M.-H. Wu, “Power-state-aware buffered tree construction,” 26th IEEE International 
Conference on Computer Design (ICCD 2008), Oct. 2008, pp. 21–26. 
013 W.-Y. Lee and I. H.-R. Jiang, “Variability characterization and tolerance on throughput and power for 
chip-multiprocessors,” 15th Workshop on Synthesis and System Integration of Mixed Information 
technologies (SASIMI 2009), Mar. 2009. 
014 I. H.-R. Jiang and M.-H. Wu, “POSA: power-state-aware buffered tree construction,” demonstrated at IEEE 
International Symposium on Circuits and Systems (ISCAS 2009), May 2009. 
015 W.-Y. Lee and I. H.-R. Jiang, “VIFI-CMP: variability-tolerant chip-multiprocessors for throughput and 
power,” 19th ACM Great Lakes Symposium on VLSI (GLSVLSI 2009), May 2009.   
016 I. H.-R. Jiang, H.-Y. Chang, L.-G. Chang, and H.-B. Hung, “Matching-based minimum-cost spare cell 
selection for design changes,” 46th ACM/IEEE Design Automation Conference (DAC 2009), Jul. 2009, pp. 
408–411. 
017 W.-Y. Lee and I. H.-R. Jiang, “Variability tolerance on throughput and power for 3D chip-multiprocessors,” 
18th International Workshop on Logic & Synthesis (IWLS 2009), Jul. 2009. 
018 I. H.-R. Jiang, “Generic integer linear programming formulation for 3D IC partitioning,” 22nd IEEE 
International SOC Conference (SOCC 2009), Sep. 2009. 
019 I. H.-R. Jiang, H.-Y. Chang, and C.-L. Chang, “Optimal wiring topology for electromigration avoidance 
considering multiple layers and obstacles,” 19th ACM International Symposium on Physical Design (ISPD 
2010), Mar. 2010. 
020 Y.-M. Yang and I. H.-R. Jiang, “Analog placement and global routing considering wiring symmetry,” 11th 
IEEE International Symposium on Quality Electronic Design (ISQED 2010), Mar. 2010. 
021 I. H.-R. Jiang and H.-Y. Chang, “ECOS: A metal-only ECO synthesizer,” demonstrated at IEEE 
International Symposium on Circuits and Systems (ISCAS 2010), May 2010. 
022 H.-Y. Lee, I. H.-R. Jiang and H.-M. Chen, “Simultaneous voltage island generation and floorplanning,” 
23rd IEEE International SOC Conference (SOCC 2010), Sep. 2010. 
 18
040 Chih-Ta Lin, Yen-Hung Lin, Guan-Chan Su, Yih-Lang Li, “Dead Via Minimization by Simultaneous 
Routing and Redundant Via Insertion”, Proc. Asia and South Pacific Design Automation Conference 
(ASP-DAC 2010), Jan. 2010. 
041 Wen-Hao Liu, Yih-Lang Li, Hui-chi Chen, “Minimizing Clock Latency Range in Robust Clock Tree 
Synthesis”, Proc. Asia and South Pacific Design Automation Conference (ASP-DAC 2010), Jan. 2010. 
042 Yen-Hung Lin, Shu-Hsin Chang, and Yih-Lang Li, “Critical-Trunk based Obstacle-Avoiding Rectilinear 
Steiner Tree Routings for Delay and Slack Optimization”, in ACM International Symposium on Physical 
Design (ISPD 2009), Mar. 2009. 
043 Ke-Ren Dai, Wen-Hao Liu, and Yih-Lang Li, “Efficient Simulated Evolution Based Rerouting and 
Congestion-Relaxed Layer Assignment on 3-D Global Routing”, Proc. Asia and South Pacific Design 
Automation Conference (ASP-DAC 2009), Jan. 2009 (**Best paper nominee**). 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/10/28
國科會補助計畫
計畫名稱: 總計畫(3/3)
計畫主持人: 周景揚
計畫編號: 99-2220-E-009-007- 學門領域: 晶片科技計畫--整合型學術研究
計畫
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
本計畫產生兩件產學合作案 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
