Timing Analyzer report for i2c_master_byte_ctrl
Mon Apr 29 00:10:07 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk100MHz'
 14. Slow 1200mV 85C Model Hold: 'clk100MHz'
 15. Slow 1200mV 85C Model Recovery: 'clk100MHz'
 16. Slow 1200mV 85C Model Removal: 'clk100MHz'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'clk100MHz'
 25. Slow 1200mV 0C Model Hold: 'clk100MHz'
 26. Slow 1200mV 0C Model Recovery: 'clk100MHz'
 27. Slow 1200mV 0C Model Removal: 'clk100MHz'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'clk100MHz'
 35. Fast 1200mV 0C Model Hold: 'clk100MHz'
 36. Fast 1200mV 0C Model Recovery: 'clk100MHz'
 37. Fast 1200mV 0C Model Removal: 'clk100MHz'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths Summary
 52. Clock Status Summary
 53. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; i2c_master_byte_ctrl                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.2%      ;
;     Processor 3            ;   0.4%      ;
;     Processor 4            ;   0.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------+
; SDC File List                                                       ;
+---------------------------------+--------+--------------------------+
; SDC File Path                   ; Status ; Read at                  ;
+---------------------------------+--------+--------------------------+
; ../sdc/i2c_master_byte_ctrl.sdc ; OK     ; Mon Apr 29 00:10:06 2024 ;
+---------------------------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk100MHz  ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 117.97 MHz ; 117.97 MHz      ; clk100MHz  ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-----------+-------+-----------------+
; Clock     ; Slack ; End Point TNS   ;
+-----------+-------+-----------------+
; clk100MHz ; 1.523 ; 0.000           ;
+-----------+-------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-----------+-------+----------------+
; Clock     ; Slack ; End Point TNS  ;
+-----------+-------+----------------+
; clk100MHz ; 0.358 ; 0.000          ;
+-----------+-------+----------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-----------+-------+--------------------+
; Clock     ; Slack ; End Point TNS      ;
+-----------+-------+--------------------+
; clk100MHz ; 5.384 ; 0.000              ;
+-----------+-------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-----------+-------+-------------------+
; Clock     ; Slack ; End Point TNS     ;
+-----------+-------+-------------------+
; clk100MHz ; 3.261 ; 0.000             ;
+-----------+-------+-------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-----------+-------+-------------------------------+
; Clock     ; Slack ; End Point TNS                 ;
+-----------+-------+-------------------------------+
; clk100MHz ; 4.680 ; 0.000                         ;
+-----------+-------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk100MHz'                                                                                                                        ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.523 ; Bit_ack                                 ; SR_shift                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 4.477      ;
; 2.028 ; SR_load~reg0                            ; SR_load                                 ; clk100MHz    ; clk100MHz   ; 10.000       ; -2.205     ; 3.767      ;
; 2.193 ; Bit_cmd[0]~reg0                         ; Bit_cmd[0]                              ; clk100MHz    ; clk100MHz   ; 10.000       ; -2.204     ; 3.603      ;
; 2.293 ; SR_shift_en                             ; SR_shift                                ; clk100MHz    ; clk100MHz   ; 10.000       ; -2.205     ; 3.502      ;
; 2.359 ; Rx_ack~reg0                             ; Rx_ack                                  ; clk100MHz    ; clk100MHz   ; 10.000       ; -2.205     ; 3.436      ;
; 2.364 ; I2C_done~reg0                           ; I2C_done                                ; clk100MHz    ; clk100MHz   ; 10.000       ; -2.205     ; 3.431      ;
; 2.462 ; Bit_txd~reg0                            ; Bit_txd                                 ; clk100MHz    ; clk100MHz   ; 10.000       ; -2.202     ; 3.336      ;
; 2.600 ; Bit_cmd[1]~reg0                         ; Bit_cmd[1]                              ; clk100MHz    ; clk100MHz   ; 10.000       ; -2.205     ; 3.195      ;
; 2.609 ; Bit_cmd[2]~reg0                         ; Bit_cmd[2]                              ; clk100MHz    ; clk100MHz   ; 10.000       ; -2.205     ; 3.186      ;
; 2.624 ; Bit_cmd[3]~reg0                         ; Bit_cmd[3]                              ; clk100MHz    ; clk100MHz   ; 10.000       ; -2.201     ; 3.175      ;
; 3.505 ; Write                                   ; state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 6.630      ;
; 3.536 ; Stop                                    ; state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 6.599      ;
; 3.806 ; Start                                   ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.117      ; 6.326      ;
; 3.964 ; Start                                   ; state[0]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 6.171      ;
; 3.974 ; Write                                   ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.117      ; 6.158      ;
; 4.053 ; Start                                   ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 6.082      ;
; 4.059 ; Start                                   ; state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 6.076      ;
; 4.129 ; Write                                   ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 6.006      ;
; 4.148 ; SR_sout                                 ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.117      ; 5.984      ;
; 4.166 ; Stop                                    ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 5.969      ;
; 4.216 ; I2C_al                                  ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 5.919      ;
; 4.374 ; I2C_al                                  ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.117      ; 5.758      ;
; 4.465 ; Write                                   ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 5.670      ;
; 4.502 ; Write                                   ; state[0]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 5.633      ;
; 4.545 ; Start                                   ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 5.590      ;
; 4.649 ; I2C_al                                  ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 5.486      ;
; 4.674 ; Write                                   ; state[2]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 5.461      ;
; 4.730 ; Write                                   ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 5.405      ;
; 4.989 ; Write                                   ; SR_load~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 5.146      ;
; 5.022 ; Start                                   ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 5.113      ;
; 5.052 ; Start                                   ; state[2]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 5.083      ;
; 5.310 ; Tx_ack                                  ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.117      ; 4.822      ;
; 5.333 ; Start                                   ; SR_load~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 4.802      ;
; 5.551 ; I2C_al                                  ; SR_load~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 4.584      ;
; 5.551 ; I2C_al                                  ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 4.584      ;
; 5.565 ; Bit_ack                                 ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.117      ; 4.567      ;
; 5.611 ; I2C_al                                  ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 4.524      ;
; 5.611 ; I2C_al                                  ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 4.524      ;
; 5.611 ; I2C_al                                  ; loadCounter                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 4.524      ;
; 5.611 ; I2C_al                                  ; en_ack                                  ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 4.524      ;
; 5.750 ; I2C_al                                  ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.117      ; 4.382      ;
; 5.804 ; Bit_ack                                 ; state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 4.331      ;
; 5.892 ; I2C_al                                  ; I2C_done~reg0                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 4.243      ;
; 5.896 ; Bit_rxd                                 ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 4.239      ;
; 5.952 ; Read                                    ; state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 4.183      ;
; 5.988 ; state[0]                                ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.061     ; 3.966      ;
; 6.027 ; i2c_byte_state_timer:state_timer|Cnt[1] ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.065     ; 3.923      ;
; 6.029 ; i2c_byte_state_timer:state_timer|Cnt[2] ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.065     ; 3.921      ;
; 6.088 ; Read                                    ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.117      ; 4.044      ;
; 6.188 ; state[0]                                ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.064     ; 3.763      ;
; 6.189 ; state[1]                                ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.061     ; 3.765      ;
; 6.263 ; i2c_byte_state_timer:state_timer|Cnt[0] ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.065     ; 3.687      ;
; 6.317 ; Bit_ack                                 ; state[0]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 3.818      ;
; 6.333 ; Read                                    ; state[0]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 3.802      ;
; 6.389 ; state[1]                                ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.064     ; 3.562      ;
; 6.397 ; i2c_byte_state_timer:state_timer|Cnt[1] ; state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.062     ; 3.556      ;
; 6.399 ; i2c_byte_state_timer:state_timer|Cnt[2] ; state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.062     ; 3.554      ;
; 6.449 ; state[0]                                ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.061     ; 3.505      ;
; 6.485 ; state[2]                                ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.062     ; 3.468      ;
; 6.609 ; state[2]                                ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.065     ; 3.341      ;
; 6.633 ; i2c_byte_state_timer:state_timer|Cnt[0] ; state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.062     ; 3.320      ;
; 6.650 ; state[1]                                ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.061     ; 3.304      ;
; 6.687 ; Read                                    ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.117      ; 3.445      ;
; 6.700 ; Read                                    ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 3.435      ;
; 6.756 ; state[2]                                ; state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.062     ; 3.197      ;
; 6.760 ; Bit_ack                                 ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 3.375      ;
; 6.912 ; i2c_byte_state_timer:state_timer|Cnt[1] ; state[0]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.062     ; 3.041      ;
; 6.914 ; Read                                    ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 3.221      ;
; 6.927 ; i2c_byte_state_timer:state_timer|Cnt[2] ; state[0]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.062     ; 3.026      ;
; 6.937 ; Bit_ack                                 ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.117      ; 3.195      ;
; 6.946 ; state[2]                                ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.062     ; 3.007      ;
; 7.159 ; i2c_byte_state_timer:state_timer|Cnt[0] ; state[0]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.062     ; 2.794      ;
; 7.172 ; Read                                    ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 2.963      ;
; 7.196 ; state[2]                                ; state[0]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.062     ; 2.757      ;
; 7.215 ; Bit_ack                                 ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 2.920      ;
; 7.223 ; Read                                    ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 2.912      ;
; 7.329 ; state[0]                                ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.061     ; 2.625      ;
; 7.336 ; state[1]                                ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.064     ; 2.615      ;
; 7.348 ; state[0]                                ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.064     ; 2.603      ;
; 7.355 ; i2c_byte_state_timer:state_timer|Cnt[1] ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.062     ; 2.598      ;
; 7.370 ; i2c_byte_state_timer:state_timer|Cnt[2] ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.062     ; 2.583      ;
; 7.416 ; state[0]                                ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.061     ; 2.538      ;
; 7.419 ; Read                                    ; state[2]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 2.716      ;
; 7.422 ; Bit_ack                                 ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 2.713      ;
; 7.447 ; state[2]                                ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.065     ; 2.503      ;
; 7.448 ; Bit_ack                                 ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 2.687      ;
; 7.530 ; state[1]                                ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.061     ; 2.424      ;
; 7.594 ; Bit_ack                                 ; i2c_byte_state_timer:state_timer|Cnt[0] ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 2.541      ;
; 7.594 ; Bit_ack                                 ; i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 2.541      ;
; 7.594 ; Bit_ack                                 ; i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 2.541      ;
; 7.602 ; i2c_byte_state_timer:state_timer|Cnt[0] ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.062     ; 2.351      ;
; 7.617 ; state[1]                                ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.061     ; 2.337      ;
; 7.660 ; state[1]                                ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.061     ; 2.294      ;
; 7.696 ; state[0]                                ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.061     ; 2.258      ;
; 7.711 ; state[0]                                ; I2C_done~reg0                           ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.061     ; 2.243      ;
; 7.732 ; Read                                    ; SR_load~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 2.403      ;
; 7.772 ; Bit_ack                                 ; I2C_done~reg0                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 2.363      ;
; 7.779 ; state[0]                                ; state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.061     ; 2.175      ;
; 7.826 ; state[2]                                ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.062     ; 2.127      ;
; 7.913 ; state[2]                                ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.062     ; 2.040      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk100MHz'                                                                                                                         ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; I2C_done~reg0                           ; I2C_done~reg0                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; Bit_txd~reg0                            ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; Rx_ack~reg0                             ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; en_ack                                  ; en_ack                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; state[2]                                ; state[2]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; i2c_byte_state_timer:state_timer|Cnt[2] ; i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; i2c_byte_state_timer:state_timer|Cnt[1] ; i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; i2c_byte_state_timer:state_timer|Cnt[0] ; i2c_byte_state_timer:state_timer|Cnt[0] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.580      ;
; 0.378 ; i2c_byte_state_timer:state_timer|Cnt[1] ; i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.597      ;
; 0.416 ; state[0]                                ; state[1]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.061      ; 0.634      ;
; 0.422 ; state[1]                                ; state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.061      ; 0.640      ;
; 0.576 ; state[2]                                ; SR_load~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.795      ;
; 0.578 ; loadCounter                             ; i2c_byte_state_timer:state_timer|Cnt[0] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.797      ;
; 0.580 ; loadCounter                             ; i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.799      ;
; 0.581 ; loadCounter                             ; i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.800      ;
; 0.583 ; i2c_byte_state_timer:state_timer|Cnt[0] ; i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.802      ;
; 0.619 ; i2c_byte_state_timer:state_timer|Cnt[0] ; i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.838      ;
; 0.716 ; i2c_byte_state_timer:state_timer|Cnt[0] ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.935      ;
; 0.723 ; state[2]                                ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.942      ;
; 0.723 ; state[2]                                ; loadCounter                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.942      ;
; 0.734 ; state[2]                                ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.953      ;
; 0.827 ; state[2]                                ; en_ack                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.046      ;
; 0.852 ; SR_shift_en                             ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.071      ;
; 0.867 ; Bit_cmd[1]~reg0                         ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.086      ;
; 0.874 ; state[0]                                ; SR_load~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.093      ;
; 0.904 ; state[1]                                ; state[1]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.061      ; 1.122      ;
; 0.913 ; state[1]                                ; state[2]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.132      ;
; 0.939 ; i2c_byte_state_timer:state_timer|Cnt[2] ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.158      ;
; 0.953 ; i2c_byte_state_timer:state_timer|Cnt[1] ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.172      ;
; 0.990 ; state[0]                                ; en_ack                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.209      ;
; 1.000 ; state[1]                                ; SR_load~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.219      ;
; 1.044 ; state[1]                                ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.263      ;
; 1.061 ; state[2]                                ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.280      ;
; 1.062 ; state[1]                                ; loadCounter                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.281      ;
; 1.083 ; state[0]                                ; state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.061      ; 1.301      ;
; 1.122 ; state[1]                                ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.061      ; 1.340      ;
; 1.158 ; state[0]                                ; state[2]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.377      ;
; 1.186 ; Bit_ack                                 ; state[2]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.205      ; 1.548      ;
; 1.199 ; SR_load~reg0                            ; SR_load~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.418      ;
; 1.226 ; state[0]                                ; loadCounter                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.445      ;
; 1.239 ; state[2]                                ; I2C_done~reg0                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.458      ;
; 1.256 ; state[0]                                ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.475      ;
; 1.268 ; state[1]                                ; en_ack                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.487      ;
; 1.271 ; Bit_ack                                 ; state[1]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.204      ; 1.632      ;
; 1.274 ; Bit_ack                                 ; state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.204      ; 1.635      ;
; 1.286 ; state[0]                                ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.505      ;
; 1.297 ; state[0]                                ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.516      ;
; 1.318 ; state[1]                                ; I2C_done~reg0                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.537      ;
; 1.330 ; state[0]                                ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.059      ; 1.546      ;
; 1.347 ; state[2]                                ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.061      ; 1.565      ;
; 1.402 ; Bit_ack                                 ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.205      ; 1.764      ;
; 1.409 ; i2c_byte_state_timer:state_timer|Cnt[0] ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.628      ;
; 1.417 ; Bit_ack                                 ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.205      ; 1.779      ;
; 1.440 ; state[2]                                ; state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.061      ; 1.658      ;
; 1.454 ; state[2]                                ; state[1]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.061      ; 1.672      ;
; 1.522 ; state[1]                                ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.059      ; 1.738      ;
; 1.547 ; en_ack                                  ; i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.766      ;
; 1.547 ; en_ack                                  ; i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.766      ;
; 1.547 ; en_ack                                  ; i2c_byte_state_timer:state_timer|Cnt[0] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.766      ;
; 1.581 ; state[0]                                ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.058      ; 1.796      ;
; 1.632 ; i2c_byte_state_timer:state_timer|Cnt[2] ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.851      ;
; 1.643 ; state[2]                                ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.058      ; 1.858      ;
; 1.646 ; i2c_byte_state_timer:state_timer|Cnt[1] ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.865      ;
; 1.658 ; state[2]                                ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.877      ;
; 1.681 ; state[1]                                ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.900      ;
; 1.708 ; state[0]                                ; I2C_done~reg0                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.927      ;
; 1.719 ; i2c_byte_state_timer:state_timer|Cnt[0] ; state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.061      ; 1.937      ;
; 1.737 ; Read                                    ; state[1]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.204      ; 2.098      ;
; 1.759 ; state[1]                                ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.058      ; 1.974      ;
; 1.774 ; state[1]                                ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.993      ;
; 1.787 ; state[0]                                ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.061      ; 2.005      ;
; 1.796 ; Bit_ack                                 ; I2C_done~reg0                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.205      ; 2.158      ;
; 1.816 ; Read                                    ; SR_load~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.205      ; 2.178      ;
; 1.833 ; Read                                    ; state[2]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.205      ; 2.195      ;
; 1.866 ; state[2]                                ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.059      ; 2.082      ;
; 1.942 ; i2c_byte_state_timer:state_timer|Cnt[2] ; state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.061      ; 2.160      ;
; 1.956 ; i2c_byte_state_timer:state_timer|Cnt[1] ; state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.061      ; 2.174      ;
; 1.987 ; Bit_ack                                 ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.205      ; 2.349      ;
; 1.992 ; state[1]                                ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 2.211      ;
; 2.064 ; Bit_ack                                 ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.205      ; 2.426      ;
; 2.088 ; Bit_ack                                 ; i2c_byte_state_timer:state_timer|Cnt[0] ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.205      ; 2.450      ;
; 2.088 ; Bit_ack                                 ; i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.205      ; 2.450      ;
; 2.088 ; Bit_ack                                 ; i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.205      ; 2.450      ;
; 2.131 ; state[0]                                ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 2.350      ;
; 2.215 ; Read                                    ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.205      ; 2.577      ;
; 2.239 ; Bit_ack                                 ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.201      ; 2.597      ;
; 2.282 ; i2c_byte_state_timer:state_timer|Cnt[0] ; state[1]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.061      ; 2.500      ;
; 2.295 ; Read                                    ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.205      ; 2.657      ;
; 2.310 ; Bit_ack                                 ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.204      ; 2.671      ;
; 2.377 ; Read                                    ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.204      ; 2.738      ;
; 2.502 ; Bit_ack                                 ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.202      ; 2.861      ;
; 2.506 ; i2c_byte_state_timer:state_timer|Cnt[2] ; state[1]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.061      ; 2.724      ;
; 2.507 ; i2c_byte_state_timer:state_timer|Cnt[1] ; state[1]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.061      ; 2.725      ;
; 2.770 ; Read                                    ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.202      ; 3.129      ;
; 2.834 ; Read                                    ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.201      ; 3.192      ;
; 2.835 ; Read                                    ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.205      ; 3.197      ;
; 3.014 ; Read                                    ; state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.204      ; 3.375      ;
; 3.103 ; i2c_byte_state_timer:state_timer|Cnt[0] ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.058      ; 3.318      ;
; 3.222 ; I2C_al                                  ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.201      ; 3.580      ;
; 3.262 ; Bit_rxd                                 ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.205      ; 3.624      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk100MHz'                                                                                       ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 5.384 ; Rst_n     ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 4.751      ;
; 5.450 ; Rst_n     ; state[0]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 4.685      ;
; 5.450 ; Rst_n     ; state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 4.685      ;
; 5.454 ; Rst_n     ; state[2]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 4.681      ;
; 5.454 ; Rst_n     ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 4.681      ;
; 5.454 ; Rst_n     ; SR_load~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 4.681      ;
; 5.454 ; Rst_n     ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 4.681      ;
; 5.455 ; Rst_n     ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 4.680      ;
; 5.455 ; Rst_n     ; i2c_byte_state_timer:state_timer|Cnt[0] ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 4.680      ;
; 5.455 ; Rst_n     ; i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 4.680      ;
; 5.455 ; Rst_n     ; i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 4.680      ;
; 5.455 ; Rst_n     ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 4.680      ;
; 5.455 ; Rst_n     ; I2C_done~reg0                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 4.680      ;
; 5.455 ; Rst_n     ; loadCounter                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 4.680      ;
; 5.455 ; Rst_n     ; en_ack                                  ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.120      ; 4.680      ;
; 5.504 ; Rst_n     ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.117      ; 4.628      ;
; 5.913 ; Rst_n     ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.117      ; 4.219      ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk100MHz'                                                                                        ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.261 ; Rst_n     ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.201      ; 3.619      ;
; 3.674 ; Rst_n     ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.202      ; 4.033      ;
; 3.698 ; Rst_n     ; state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.204      ; 4.059      ;
; 3.698 ; Rst_n     ; state[1]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.204      ; 4.059      ;
; 3.706 ; Rst_n     ; state[2]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.205      ; 4.068      ;
; 3.706 ; Rst_n     ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.205      ; 4.068      ;
; 3.706 ; Rst_n     ; SR_load~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.205      ; 4.068      ;
; 3.706 ; Rst_n     ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.205      ; 4.068      ;
; 3.714 ; Rst_n     ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.205      ; 4.076      ;
; 3.714 ; Rst_n     ; i2c_byte_state_timer:state_timer|Cnt[0] ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.205      ; 4.076      ;
; 3.714 ; Rst_n     ; i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.205      ; 4.076      ;
; 3.714 ; Rst_n     ; i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.205      ; 4.076      ;
; 3.714 ; Rst_n     ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.205      ; 4.076      ;
; 3.714 ; Rst_n     ; I2C_done~reg0                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.205      ; 4.076      ;
; 3.714 ; Rst_n     ; loadCounter                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.205      ; 4.076      ;
; 3.714 ; Rst_n     ; en_ack                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.205      ; 4.076      ;
; 3.766 ; Rst_n     ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.204      ; 4.127      ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 124.55 MHz ; 124.55 MHz      ; clk100MHz  ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-----------+-------+----------------+
; Clock     ; Slack ; End Point TNS  ;
+-----------+-------+----------------+
; clk100MHz ; 1.971 ; 0.000          ;
+-----------+-------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; clk100MHz ; 0.312 ; 0.000         ;
+-----------+-------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-----------+-------+-------------------+
; Clock     ; Slack ; End Point TNS     ;
+-----------+-------+-------------------+
; clk100MHz ; 5.779 ; 0.000             ;
+-----------+-------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-----------+-------+------------------+
; Clock     ; Slack ; End Point TNS    ;
+-----------+-------+------------------+
; clk100MHz ; 3.057 ; 0.000            ;
+-----------+-------+------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+-------+------------------------------+
; Clock     ; Slack ; End Point TNS                ;
+-----------+-------+------------------------------+
; clk100MHz ; 4.701 ; 0.000                        ;
+-----------+-------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk100MHz'                                                                                                                         ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.971 ; Bit_ack                                 ; SR_shift                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 4.029      ;
; 2.659 ; SR_load~reg0                            ; SR_load                                 ; clk100MHz    ; clk100MHz   ; 10.000       ; -1.993     ; 3.348      ;
; 2.793 ; Bit_cmd[0]~reg0                         ; Bit_cmd[0]                              ; clk100MHz    ; clk100MHz   ; 10.000       ; -1.994     ; 3.213      ;
; 2.903 ; SR_shift_en                             ; SR_shift                                ; clk100MHz    ; clk100MHz   ; 10.000       ; -1.994     ; 3.103      ;
; 2.944 ; Rx_ack~reg0                             ; Rx_ack                                  ; clk100MHz    ; clk100MHz   ; 10.000       ; -1.993     ; 3.063      ;
; 2.950 ; I2C_done~reg0                           ; I2C_done                                ; clk100MHz    ; clk100MHz   ; 10.000       ; -1.994     ; 3.056      ;
; 3.029 ; Bit_txd~reg0                            ; Bit_txd                                 ; clk100MHz    ; clk100MHz   ; 10.000       ; -1.991     ; 2.980      ;
; 3.174 ; Bit_cmd[1]~reg0                         ; Bit_cmd[1]                              ; clk100MHz    ; clk100MHz   ; 10.000       ; -1.994     ; 2.832      ;
; 3.184 ; Bit_cmd[2]~reg0                         ; Bit_cmd[2]                              ; clk100MHz    ; clk100MHz   ; 10.000       ; -1.993     ; 2.823      ;
; 3.194 ; Bit_cmd[3]~reg0                         ; Bit_cmd[3]                              ; clk100MHz    ; clk100MHz   ; 10.000       ; -1.990     ; 2.816      ;
; 4.091 ; Write                                   ; state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.918      ; 5.842      ;
; 4.120 ; Stop                                    ; state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.918      ; 5.813      ;
; 4.302 ; Start                                   ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.916      ; 5.629      ;
; 4.521 ; Start                                   ; state[0]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.918      ; 5.412      ;
; 4.531 ; Write                                   ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.917      ; 5.401      ;
; 4.542 ; Start                                   ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.919      ; 5.392      ;
; 4.582 ; Start                                   ; state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.918      ; 5.351      ;
; 4.617 ; Write                                   ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.919      ; 5.317      ;
; 4.669 ; SR_sout                                 ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.917      ; 5.263      ;
; 4.696 ; Stop                                    ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.919      ; 5.238      ;
; 4.725 ; I2C_al                                  ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.919      ; 5.209      ;
; 4.872 ; I2C_al                                  ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.916      ; 5.059      ;
; 4.968 ; Write                                   ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.918      ; 4.965      ;
; 4.993 ; Write                                   ; state[0]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.918      ; 4.940      ;
; 5.020 ; Start                                   ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.918      ; 4.913      ;
; 5.117 ; I2C_al                                  ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.918      ; 4.816      ;
; 5.145 ; Write                                   ; state[2]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.918      ; 4.788      ;
; 5.160 ; Write                                   ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.919      ; 4.774      ;
; 5.434 ; Write                                   ; SR_load~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.918      ; 4.499      ;
; 5.462 ; Start                                   ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.919      ; 4.472      ;
; 5.486 ; Start                                   ; state[2]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.918      ; 4.447      ;
; 5.695 ; Tx_ack                                  ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.917      ; 4.237      ;
; 5.753 ; Bit_ack                                 ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.916      ; 4.178      ;
; 5.754 ; Start                                   ; SR_load~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.918      ; 4.179      ;
; 5.912 ; I2C_al                                  ; SR_load~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.918      ; 4.021      ;
; 5.912 ; I2C_al                                  ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.918      ; 4.021      ;
; 5.981 ; I2C_al                                  ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.919      ; 3.953      ;
; 5.981 ; I2C_al                                  ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.919      ; 3.953      ;
; 5.981 ; I2C_al                                  ; loadCounter                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.919      ; 3.953      ;
; 5.981 ; I2C_al                                  ; en_ack                                  ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.919      ; 3.953      ;
; 6.009 ; Bit_ack                                 ; state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.918      ; 3.924      ;
; 6.100 ; I2C_al                                  ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.917      ; 3.832      ;
; 6.125 ; Read                                    ; state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.918      ; 3.808      ;
; 6.244 ; I2C_al                                  ; I2C_done~reg0                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.919      ; 3.690      ;
; 6.249 ; Read                                    ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.916      ; 3.682      ;
; 6.253 ; Bit_rxd                                 ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.918      ; 3.680      ;
; 6.391 ; state[0]                                ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.053     ; 3.571      ;
; 6.424 ; i2c_byte_state_timer:state_timer|Cnt[1] ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.058     ; 3.533      ;
; 6.427 ; i2c_byte_state_timer:state_timer|Cnt[2] ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.058     ; 3.530      ;
; 6.476 ; Bit_ack                                 ; state[0]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.918      ; 3.457      ;
; 6.498 ; Read                                    ; state[0]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.918      ; 3.435      ;
; 6.568 ; state[0]                                ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.056     ; 3.391      ;
; 6.570 ; state[1]                                ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.053     ; 3.392      ;
; 6.631 ; i2c_byte_state_timer:state_timer|Cnt[0] ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.058     ; 3.326      ;
; 6.747 ; state[1]                                ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.056     ; 3.212      ;
; 6.759 ; i2c_byte_state_timer:state_timer|Cnt[1] ; state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.056     ; 3.200      ;
; 6.762 ; Read                                    ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.919      ; 3.172      ;
; 6.762 ; i2c_byte_state_timer:state_timer|Cnt[2] ; state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.056     ; 3.197      ;
; 6.774 ; Read                                    ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.917      ; 3.158      ;
; 6.812 ; state[0]                                ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.054     ; 3.149      ;
; 6.837 ; state[2]                                ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.054     ; 3.124      ;
; 6.875 ; Bit_ack                                 ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.918      ; 3.058      ;
; 6.966 ; i2c_byte_state_timer:state_timer|Cnt[0] ; state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.056     ; 2.993      ;
; 6.971 ; state[2]                                ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.057     ; 2.987      ;
; 6.991 ; state[1]                                ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.054     ; 2.970      ;
; 6.997 ; Read                                    ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.918      ; 2.936      ;
; 7.030 ; Bit_ack                                 ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.917      ; 2.902      ;
; 7.108 ; state[2]                                ; state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.055     ; 2.852      ;
; 7.197 ; i2c_byte_state_timer:state_timer|Cnt[1] ; state[0]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.056     ; 2.762      ;
; 7.200 ; i2c_byte_state_timer:state_timer|Cnt[2] ; state[0]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.056     ; 2.759      ;
; 7.215 ; Read                                    ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.919      ; 2.719      ;
; 7.237 ; Bit_ack                                 ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.919      ; 2.697      ;
; 7.258 ; state[2]                                ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.055     ; 2.702      ;
; 7.275 ; Read                                    ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.918      ; 2.658      ;
; 7.404 ; i2c_byte_state_timer:state_timer|Cnt[0] ; state[0]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.056     ; 2.555      ;
; 7.452 ; Bit_ack                                 ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.919      ; 2.482      ;
; 7.458 ; Bit_ack                                 ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.918      ; 2.475      ;
; 7.461 ; Read                                    ; state[2]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.918      ; 2.472      ;
; 7.499 ; state[2]                                ; state[0]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.055     ; 2.461      ;
; 7.601 ; Bit_ack                                 ; i2c_byte_state_timer:state_timer|Cnt[0] ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.919      ; 2.333      ;
; 7.601 ; Bit_ack                                 ; i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.919      ; 2.333      ;
; 7.601 ; Bit_ack                                 ; i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.919      ; 2.333      ;
; 7.610 ; i2c_byte_state_timer:state_timer|Cnt[1] ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.056     ; 2.349      ;
; 7.613 ; i2c_byte_state_timer:state_timer|Cnt[2] ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.056     ; 2.346      ;
; 7.627 ; state[1]                                ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.055     ; 2.333      ;
; 7.627 ; state[0]                                ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.054     ; 2.334      ;
; 7.634 ; state[0]                                ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.055     ; 2.326      ;
; 7.704 ; state[0]                                ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.053     ; 2.258      ;
; 7.724 ; state[2]                                ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.056     ; 2.235      ;
; 7.741 ; Read                                    ; SR_load~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.918      ; 2.192      ;
; 7.772 ; Bit_ack                                 ; I2C_done~reg0                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.919      ; 2.162      ;
; 7.806 ; state[1]                                ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.054     ; 2.155      ;
; 7.817 ; i2c_byte_state_timer:state_timer|Cnt[0] ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.056     ; 2.142      ;
; 7.883 ; state[1]                                ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.053     ; 2.079      ;
; 7.925 ; state[1]                                ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.053     ; 2.037      ;
; 7.938 ; Bit_ack                                 ; state[2]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.918      ; 1.995      ;
; 7.953 ; state[0]                                ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.053     ; 2.009      ;
; 7.966 ; state[0]                                ; I2C_done~reg0                           ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.053     ; 1.996      ;
; 8.026 ; state[0]                                ; state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.054     ; 1.935      ;
; 8.073 ; state[2]                                ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.055     ; 1.887      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk100MHz'                                                                                                                          ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; I2C_done~reg0                           ; I2C_done~reg0                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; Rx_ack~reg0                             ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; en_ack                                  ; en_ack                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; state[2]                                ; state[2]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; i2c_byte_state_timer:state_timer|Cnt[2] ; i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; i2c_byte_state_timer:state_timer|Cnt[1] ; i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; Bit_txd~reg0                            ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.054      ; 0.511      ;
; 0.320 ; i2c_byte_state_timer:state_timer|Cnt[0] ; i2c_byte_state_timer:state_timer|Cnt[0] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.519      ;
; 0.335 ; i2c_byte_state_timer:state_timer|Cnt[1] ; i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.534      ;
; 0.369 ; state[0]                                ; state[1]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.054      ; 0.567      ;
; 0.376 ; state[1]                                ; state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.054      ; 0.574      ;
; 0.514 ; state[2]                                ; SR_load~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.713      ;
; 0.518 ; loadCounter                             ; i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.717      ;
; 0.518 ; loadCounter                             ; i2c_byte_state_timer:state_timer|Cnt[0] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.717      ;
; 0.519 ; loadCounter                             ; i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.718      ;
; 0.526 ; i2c_byte_state_timer:state_timer|Cnt[0] ; i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.725      ;
; 0.559 ; i2c_byte_state_timer:state_timer|Cnt[0] ; i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.758      ;
; 0.639 ; state[2]                                ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.056      ; 0.839      ;
; 0.640 ; state[2]                                ; loadCounter                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.056      ; 0.840      ;
; 0.644 ; i2c_byte_state_timer:state_timer|Cnt[0] ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.843      ;
; 0.656 ; state[2]                                ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.056      ; 0.856      ;
; 0.741 ; state[2]                                ; en_ack                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.056      ; 0.941      ;
; 0.771 ; SR_shift_en                             ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.970      ;
; 0.785 ; Bit_cmd[1]~reg0                         ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.984      ;
; 0.803 ; state[0]                                ; SR_load~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 1.002      ;
; 0.817 ; state[1]                                ; state[1]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.054      ; 1.015      ;
; 0.836 ; state[1]                                ; state[2]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 1.035      ;
; 0.847 ; i2c_byte_state_timer:state_timer|Cnt[2] ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 1.046      ;
; 0.859 ; i2c_byte_state_timer:state_timer|Cnt[1] ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 1.058      ;
; 0.903 ; state[0]                                ; en_ack                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.056      ; 1.103      ;
; 0.916 ; state[1]                                ; SR_load~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 1.115      ;
; 0.955 ; state[1]                                ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 1.154      ;
; 0.962 ; state[2]                                ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 1.161      ;
; 0.968 ; state[1]                                ; loadCounter                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.056      ; 1.168      ;
; 0.976 ; state[0]                                ; state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.054      ; 1.174      ;
; 1.025 ; state[1]                                ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.056      ; 1.225      ;
; 1.053 ; state[0]                                ; state[2]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 1.252      ;
; 1.091 ; SR_load~reg0                            ; SR_load~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 1.290      ;
; 1.111 ; state[2]                                ; I2C_done~reg0                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.056      ; 1.311      ;
; 1.120 ; state[0]                                ; loadCounter                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.056      ; 1.320      ;
; 1.151 ; state[0]                                ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.056      ; 1.351      ;
; 1.153 ; state[1]                                ; en_ack                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.056      ; 1.353      ;
; 1.165 ; state[0]                                ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 1.364      ;
; 1.181 ; state[0]                                ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.056      ; 1.381      ;
; 1.202 ; state[1]                                ; I2C_done~reg0                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.056      ; 1.402      ;
; 1.204 ; state[0]                                ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.053      ; 1.401      ;
; 1.227 ; state[2]                                ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.056      ; 1.427      ;
; 1.268 ; i2c_byte_state_timer:state_timer|Cnt[0] ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.054      ; 1.466      ;
; 1.280 ; Bit_ack                                 ; state[2]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.993      ; 1.417      ;
; 1.300 ; state[2]                                ; state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.054      ; 1.498      ;
; 1.320 ; state[2]                                ; state[1]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.054      ; 1.518      ;
; 1.351 ; Bit_ack                                 ; state[1]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.992      ; 1.487      ;
; 1.354 ; Bit_ack                                 ; state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.992      ; 1.490      ;
; 1.377 ; state[1]                                ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.053      ; 1.574      ;
; 1.406 ; en_ack                                  ; i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 1.605      ;
; 1.406 ; en_ack                                  ; i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 1.605      ;
; 1.406 ; en_ack                                  ; i2c_byte_state_timer:state_timer|Cnt[0] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 1.605      ;
; 1.447 ; state[0]                                ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.052      ; 1.643      ;
; 1.464 ; Bit_ack                                 ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.994      ; 1.602      ;
; 1.471 ; i2c_byte_state_timer:state_timer|Cnt[2] ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.054      ; 1.669      ;
; 1.480 ; state[2]                                ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.052      ; 1.676      ;
; 1.483 ; Bit_ack                                 ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.994      ; 1.621      ;
; 1.483 ; i2c_byte_state_timer:state_timer|Cnt[1] ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.054      ; 1.681      ;
; 1.494 ; state[2]                                ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 1.693      ;
; 1.510 ; state[1]                                ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.056      ; 1.710      ;
; 1.531 ; i2c_byte_state_timer:state_timer|Cnt[0] ; state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.053      ; 1.728      ;
; 1.559 ; state[0]                                ; I2C_done~reg0                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.056      ; 1.759      ;
; 1.607 ; state[0]                                ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.056      ; 1.807      ;
; 1.607 ; state[1]                                ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.052      ; 1.803      ;
; 1.614 ; state[1]                                ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.056      ; 1.814      ;
; 1.689 ; state[2]                                ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.053      ; 1.886      ;
; 1.734 ; i2c_byte_state_timer:state_timer|Cnt[2] ; state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.053      ; 1.931      ;
; 1.746 ; i2c_byte_state_timer:state_timer|Cnt[1] ; state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.053      ; 1.943      ;
; 1.778 ; Read                                    ; state[1]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.992      ; 1.914      ;
; 1.814 ; Bit_ack                                 ; I2C_done~reg0                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.994      ; 1.952      ;
; 1.817 ; state[1]                                ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 2.016      ;
; 1.856 ; Read                                    ; SR_load~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.993      ; 1.993      ;
; 1.870 ; Read                                    ; state[2]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.993      ; 2.007      ;
; 1.943 ; state[0]                                ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 2.142      ;
; 2.020 ; Bit_ack                                 ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.993      ; 2.157      ;
; 2.053 ; i2c_byte_state_timer:state_timer|Cnt[0] ; state[1]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.053      ; 2.250      ;
; 2.084 ; Bit_ack                                 ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.993      ; 2.221      ;
; 2.101 ; Bit_ack                                 ; i2c_byte_state_timer:state_timer|Cnt[0] ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.994      ; 2.239      ;
; 2.101 ; Bit_ack                                 ; i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.994      ; 2.239      ;
; 2.101 ; Bit_ack                                 ; i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.994      ; 2.239      ;
; 2.212 ; Read                                    ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.993      ; 2.349      ;
; 2.256 ; i2c_byte_state_timer:state_timer|Cnt[2] ; state[1]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.053      ; 2.453      ;
; 2.257 ; Bit_ack                                 ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.990      ; 2.391      ;
; 2.268 ; i2c_byte_state_timer:state_timer|Cnt[1] ; state[1]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.053      ; 2.465      ;
; 2.269 ; Bit_ack                                 ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.994      ; 2.407      ;
; 2.277 ; Read                                    ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.993      ; 2.414      ;
; 2.345 ; Read                                    ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.994      ; 2.483      ;
; 2.496 ; Bit_ack                                 ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.991      ; 2.631      ;
; 2.693 ; Read                                    ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.991      ; 2.828      ;
; 2.743 ; Read                                    ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.994      ; 2.881      ;
; 2.778 ; i2c_byte_state_timer:state_timer|Cnt[0] ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.051      ; 2.973      ;
; 2.781 ; Read                                    ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.990      ; 2.915      ;
; 2.969 ; Read                                    ; state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.992      ; 3.105      ;
; 2.981 ; i2c_byte_state_timer:state_timer|Cnt[2] ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.051      ; 3.176      ;
; 2.993 ; i2c_byte_state_timer:state_timer|Cnt[1] ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.051      ; 3.188      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk100MHz'                                                                                        ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 5.779 ; Rst_n     ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.919      ; 4.155      ;
; 5.839 ; Rst_n     ; state[2]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.918      ; 4.094      ;
; 5.839 ; Rst_n     ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.918      ; 4.094      ;
; 5.839 ; Rst_n     ; SR_load~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.918      ; 4.094      ;
; 5.839 ; Rst_n     ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.918      ; 4.094      ;
; 5.845 ; Rst_n     ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.919      ; 4.089      ;
; 5.845 ; Rst_n     ; i2c_byte_state_timer:state_timer|Cnt[0] ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.919      ; 4.089      ;
; 5.845 ; Rst_n     ; i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.919      ; 4.089      ;
; 5.845 ; Rst_n     ; i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.919      ; 4.089      ;
; 5.845 ; Rst_n     ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.919      ; 4.089      ;
; 5.845 ; Rst_n     ; I2C_done~reg0                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.919      ; 4.089      ;
; 5.845 ; Rst_n     ; loadCounter                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.919      ; 4.089      ;
; 5.845 ; Rst_n     ; en_ack                                  ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.919      ; 4.089      ;
; 5.866 ; Rst_n     ; state[0]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.918      ; 4.067      ;
; 5.866 ; Rst_n     ; state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.918      ; 4.067      ;
; 5.914 ; Rst_n     ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.917      ; 4.018      ;
; 6.267 ; Rst_n     ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.916      ; 3.664      ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk100MHz'                                                                                         ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.057 ; Rst_n     ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.990      ; 3.191      ;
; 3.438 ; Rst_n     ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.991      ; 3.573      ;
; 3.456 ; Rst_n     ; state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.992      ; 3.592      ;
; 3.456 ; Rst_n     ; state[1]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.992      ; 3.592      ;
; 3.468 ; Rst_n     ; state[2]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.993      ; 3.605      ;
; 3.468 ; Rst_n     ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.993      ; 3.605      ;
; 3.468 ; Rst_n     ; SR_load~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.993      ; 3.605      ;
; 3.468 ; Rst_n     ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.993      ; 3.605      ;
; 3.477 ; Rst_n     ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.994      ; 3.615      ;
; 3.477 ; Rst_n     ; i2c_byte_state_timer:state_timer|Cnt[0] ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.994      ; 3.615      ;
; 3.477 ; Rst_n     ; i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.994      ; 3.615      ;
; 3.477 ; Rst_n     ; i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.994      ; 3.615      ;
; 3.477 ; Rst_n     ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.994      ; 3.615      ;
; 3.477 ; Rst_n     ; I2C_done~reg0                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.994      ; 3.615      ;
; 3.477 ; Rst_n     ; loadCounter                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.994      ; 3.615      ;
; 3.477 ; Rst_n     ; en_ack                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.994      ; 3.615      ;
; 3.522 ; Rst_n     ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.994      ; 3.660      ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-----------+-------+----------------+
; Clock     ; Slack ; End Point TNS  ;
+-----------+-------+----------------+
; clk100MHz ; 3.073 ; 0.000          ;
+-----------+-------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; clk100MHz ; 0.187 ; 0.000         ;
+-----------+-------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-----------+-------+-------------------+
; Clock     ; Slack ; End Point TNS     ;
+-----------+-------+-------------------+
; clk100MHz ; 6.173 ; 0.000             ;
+-----------+-------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-----------+-------+------------------+
; Clock     ; Slack ; End Point TNS    ;
+-----------+-------+------------------+
; clk100MHz ; 2.692 ; 0.000            ;
+-----------+-------+------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+-------+------------------------------+
; Clock     ; Slack ; End Point TNS                ;
+-----------+-------+------------------------------+
; clk100MHz ; 4.444 ; 0.000                        ;
+-----------+-------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk100MHz'                                                                                                                         ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.073 ; Bit_ack                                 ; SR_shift                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 2.927      ;
; 4.428 ; SR_load~reg0                            ; SR_load                                 ; clk100MHz    ; clk100MHz   ; 10.000       ; -1.250     ; 2.322      ;
; 4.539 ; Bit_cmd[0]~reg0                         ; Bit_cmd[0]                              ; clk100MHz    ; clk100MHz   ; 10.000       ; -1.250     ; 2.211      ;
; 4.623 ; SR_shift_en                             ; SR_shift                                ; clk100MHz    ; clk100MHz   ; 10.000       ; -1.250     ; 2.127      ;
; 4.632 ; Rx_ack~reg0                             ; Rx_ack                                  ; clk100MHz    ; clk100MHz   ; 10.000       ; -1.250     ; 2.118      ;
; 4.634 ; I2C_done~reg0                           ; I2C_done                                ; clk100MHz    ; clk100MHz   ; 10.000       ; -1.250     ; 2.116      ;
; 4.709 ; Bit_txd~reg0                            ; Bit_txd                                 ; clk100MHz    ; clk100MHz   ; 10.000       ; -1.248     ; 2.043      ;
; 4.793 ; Bit_cmd[1]~reg0                         ; Bit_cmd[1]                              ; clk100MHz    ; clk100MHz   ; 10.000       ; -1.250     ; 1.957      ;
; 4.797 ; Bit_cmd[2]~reg0                         ; Bit_cmd[2]                              ; clk100MHz    ; clk100MHz   ; 10.000       ; -1.250     ; 1.953      ;
; 4.806 ; Bit_cmd[3]~reg0                         ; Bit_cmd[3]                              ; clk100MHz    ; clk100MHz   ; 10.000       ; -1.247     ; 1.947      ;
; 5.143 ; Stop                                    ; state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 4.063      ;
; 5.148 ; Write                                   ; state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 4.058      ;
; 5.334 ; Start                                   ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.196      ; 3.869      ;
; 5.347 ; Write                                   ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.197      ; 3.857      ;
; 5.390 ; Start                                   ; state[0]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 3.816      ;
; 5.437 ; Start                                   ; state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 3.769      ;
; 5.450 ; Stop                                    ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 3.756      ;
; 5.453 ; Start                                   ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 3.753      ;
; 5.467 ; SR_sout                                 ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.197      ; 3.737      ;
; 5.474 ; I2C_al                                  ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 3.732      ;
; 5.511 ; Write                                   ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 3.695      ;
; 5.575 ; I2C_al                                  ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.196      ; 3.628      ;
; 5.661 ; Write                                   ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 3.545      ;
; 5.667 ; Write                                   ; state[0]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 3.539      ;
; 5.748 ; Start                                   ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 3.458      ;
; 5.750 ; I2C_al                                  ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 3.456      ;
; 5.787 ; Write                                   ; state[2]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 3.419      ;
; 5.830 ; Write                                   ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 3.376      ;
; 5.960 ; Write                                   ; SR_load~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 3.246      ;
; 5.972 ; Start                                   ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 3.234      ;
; 6.014 ; Start                                   ; state[2]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 3.192      ;
; 6.131 ; Tx_ack                                  ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.197      ; 3.073      ;
; 6.156 ; Start                                   ; SR_load~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 3.050      ;
; 6.281 ; I2C_al                                  ; SR_load~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 2.925      ;
; 6.281 ; I2C_al                                  ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 2.925      ;
; 6.327 ; I2C_al                                  ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 2.879      ;
; 6.327 ; I2C_al                                  ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 2.879      ;
; 6.327 ; I2C_al                                  ; loadCounter                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 2.879      ;
; 6.327 ; I2C_al                                  ; en_ack                                  ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 2.879      ;
; 6.360 ; Bit_ack                                 ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.196      ; 2.843      ;
; 6.417 ; I2C_al                                  ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.197      ; 2.787      ;
; 6.464 ; I2C_al                                  ; I2C_done~reg0                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 2.742      ;
; 6.475 ; Bit_rxd                                 ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 2.731      ;
; 6.533 ; Bit_ack                                 ; state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 2.673      ;
; 6.650 ; Read                                    ; state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 2.556      ;
; 6.679 ; Read                                    ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.196      ; 2.524      ;
; 6.810 ; Bit_ack                                 ; state[0]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 2.396      ;
; 6.840 ; Read                                    ; state[0]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 2.366      ;
; 7.069 ; Read                                    ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.197      ; 2.135      ;
; 7.073 ; Bit_ack                                 ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 2.133      ;
; 7.088 ; Read                                    ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 2.118      ;
; 7.129 ; Bit_ack                                 ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.197      ; 2.075      ;
; 7.198 ; Read                                    ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 2.008      ;
; 7.325 ; Bit_ack                                 ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 1.881      ;
; 7.329 ; Read                                    ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 1.877      ;
; 7.329 ; Read                                    ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 1.877      ;
; 7.448 ; Bit_ack                                 ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 1.758      ;
; 7.462 ; Read                                    ; state[2]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 1.744      ;
; 7.499 ; Bit_ack                                 ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 1.707      ;
; 7.539 ; Bit_ack                                 ; i2c_byte_state_timer:state_timer|Cnt[0] ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 1.667      ;
; 7.539 ; Bit_ack                                 ; i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 1.667      ;
; 7.539 ; Bit_ack                                 ; i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 1.667      ;
; 7.633 ; Read                                    ; SR_load~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 1.573      ;
; 7.649 ; Bit_ack                                 ; I2C_done~reg0                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 1.557      ;
; 7.727 ; state[0]                                ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.036     ; 2.244      ;
; 7.749 ; Bit_ack                                 ; state[2]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 1.457      ;
; 7.771 ; i2c_byte_state_timer:state_timer|Cnt[2] ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.039     ; 2.197      ;
; 7.772 ; i2c_byte_state_timer:state_timer|Cnt[1] ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.039     ; 2.196      ;
; 7.816 ; state[0]                                ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.039     ; 2.152      ;
; 7.838 ; state[1]                                ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.036     ; 2.133      ;
; 7.849 ; Bit_ack                                 ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 1.357      ;
; 7.909 ; i2c_byte_state_timer:state_timer|Cnt[0] ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.039     ; 2.059      ;
; 7.927 ; state[1]                                ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.039     ; 2.041      ;
; 7.973 ; state[0]                                ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.036     ; 1.998      ;
; 7.994 ; i2c_byte_state_timer:state_timer|Cnt[1] ; state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.036     ; 1.977      ;
; 8.000 ; i2c_byte_state_timer:state_timer|Cnt[2] ; state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.036     ; 1.971      ;
; 8.034 ; state[2]                                ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.036     ; 1.937      ;
; 8.061 ; state[2]                                ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.039     ; 1.907      ;
; 8.084 ; state[1]                                ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.036     ; 1.887      ;
; 8.126 ; i2c_byte_state_timer:state_timer|Cnt[0] ; state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.036     ; 1.845      ;
; 8.181 ; state[2]                                ; state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.036     ; 1.790      ;
; 8.271 ; i2c_byte_state_timer:state_timer|Cnt[1] ; state[0]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.036     ; 1.700      ;
; 8.277 ; i2c_byte_state_timer:state_timer|Cnt[2] ; state[0]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.036     ; 1.694      ;
; 8.280 ; state[2]                                ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.036     ; 1.691      ;
; 8.403 ; i2c_byte_state_timer:state_timer|Cnt[0] ; state[0]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.036     ; 1.568      ;
; 8.444 ; state[1]                                ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.038     ; 1.525      ;
; 8.446 ; state[0]                                ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.036     ; 1.525      ;
; 8.448 ; state[0]                                ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.038     ; 1.521      ;
; 8.464 ; state[2]                                ; state[0]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.036     ; 1.507      ;
; 8.509 ; state[2]                                ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.038     ; 1.460      ;
; 8.526 ; state[0]                                ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.036     ; 1.445      ;
; 8.534 ; i2c_byte_state_timer:state_timer|Cnt[1] ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.036     ; 1.437      ;
; 8.540 ; i2c_byte_state_timer:state_timer|Cnt[2] ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.036     ; 1.431      ;
; 8.557 ; state[1]                                ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.036     ; 1.414      ;
; 8.637 ; state[1]                                ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.036     ; 1.334      ;
; 8.658 ; state[1]                                ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.036     ; 1.313      ;
; 8.666 ; i2c_byte_state_timer:state_timer|Cnt[0] ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.036     ; 1.305      ;
; 8.680 ; state[0]                                ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.036     ; 1.291      ;
; 8.689 ; state[0]                                ; I2C_done~reg0                           ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.036     ; 1.282      ;
; 8.753 ; state[2]                                ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 10.000       ; -0.036     ; 1.218      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk100MHz'                                                                                                                          ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; I2C_done~reg0                           ; I2C_done~reg0                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; Bit_txd~reg0                            ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; Rx_ack~reg0                             ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; en_ack                                  ; en_ack                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state[2]                                ; state[2]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_byte_state_timer:state_timer|Cnt[2] ; i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_byte_state_timer:state_timer|Cnt[1] ; i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; i2c_byte_state_timer:state_timer|Cnt[0] ; i2c_byte_state_timer:state_timer|Cnt[0] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.314      ;
; 0.198 ; i2c_byte_state_timer:state_timer|Cnt[1] ; i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.318      ;
; 0.221 ; state[0]                                ; state[1]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.341      ;
; 0.226 ; state[1]                                ; state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.346      ;
; 0.308 ; state[2]                                ; SR_load~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.428      ;
; 0.310 ; loadCounter                             ; i2c_byte_state_timer:state_timer|Cnt[0] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.430      ;
; 0.312 ; i2c_byte_state_timer:state_timer|Cnt[0] ; i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; loadCounter                             ; i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.432      ;
; 0.314 ; loadCounter                             ; i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.434      ;
; 0.335 ; i2c_byte_state_timer:state_timer|Cnt[0] ; i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.455      ;
; 0.383 ; state[2]                                ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.503      ;
; 0.383 ; state[2]                                ; loadCounter                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.503      ;
; 0.388 ; i2c_byte_state_timer:state_timer|Cnt[0] ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.508      ;
; 0.389 ; state[2]                                ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.509      ;
; 0.442 ; state[2]                                ; en_ack                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.562      ;
; 0.452 ; SR_shift_en                             ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.572      ;
; 0.461 ; Bit_cmd[1]~reg0                         ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.581      ;
; 0.462 ; state[0]                                ; SR_load~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.582      ;
; 0.483 ; state[1]                                ; state[2]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.603      ;
; 0.486 ; state[1]                                ; state[1]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.606      ;
; 0.509 ; i2c_byte_state_timer:state_timer|Cnt[2] ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.629      ;
; 0.515 ; i2c_byte_state_timer:state_timer|Cnt[1] ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.635      ;
; 0.523 ; state[0]                                ; en_ack                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.643      ;
; 0.525 ; state[1]                                ; SR_load~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.645      ;
; 0.539 ; state[1]                                ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.659      ;
; 0.564 ; state[2]                                ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.684      ;
; 0.566 ; state[1]                                ; loadCounter                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.686      ;
; 0.583 ; state[0]                                ; state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.703      ;
; 0.595 ; state[1]                                ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.715      ;
; 0.613 ; state[0]                                ; state[2]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.733      ;
; 0.637 ; SR_load~reg0                            ; SR_load~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.757      ;
; 0.659 ; state[0]                                ; loadCounter                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.779      ;
; 0.666 ; state[2]                                ; I2C_done~reg0                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.786      ;
; 0.676 ; state[1]                                ; en_ack                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.796      ;
; 0.676 ; state[0]                                ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.796      ;
; 0.695 ; state[0]                                ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.815      ;
; 0.698 ; state[0]                                ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.818      ;
; 0.701 ; state[1]                                ; I2C_done~reg0                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.821      ;
; 0.709 ; state[2]                                ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.829      ;
; 0.716 ; state[0]                                ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.034      ; 0.834      ;
; 0.753 ; state[2]                                ; state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.873      ;
; 0.768 ; state[2]                                ; state[1]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.888      ;
; 0.771 ; i2c_byte_state_timer:state_timer|Cnt[0] ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.891      ;
; 0.827 ; state[1]                                ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.034      ; 0.945      ;
; 0.829 ; en_ack                                  ; i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.949      ;
; 0.829 ; en_ack                                  ; i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.949      ;
; 0.829 ; en_ack                                  ; i2c_byte_state_timer:state_timer|Cnt[0] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.949      ;
; 0.847 ; state[0]                                ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.033      ; 0.964      ;
; 0.890 ; state[2]                                ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 1.010      ;
; 0.892 ; i2c_byte_state_timer:state_timer|Cnt[2] ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 1.012      ;
; 0.898 ; i2c_byte_state_timer:state_timer|Cnt[1] ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 1.018      ;
; 0.910 ; state[1]                                ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 1.030      ;
; 0.920 ; state[0]                                ; I2C_done~reg0                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 1.040      ;
; 0.920 ; state[2]                                ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.033      ; 1.037      ;
; 0.938 ; state[1]                                ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.033      ; 1.055      ;
; 0.946 ; state[1]                                ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 1.066      ;
; 0.949 ; i2c_byte_state_timer:state_timer|Cnt[0] ; state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 1.069      ;
; 0.963 ; state[0]                                ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 1.083      ;
; 0.990 ; state[2]                                ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.034      ; 1.108      ;
; 1.063 ; state[1]                                ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 1.183      ;
; 1.081 ; i2c_byte_state_timer:state_timer|Cnt[1] ; state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 1.201      ;
; 1.082 ; i2c_byte_state_timer:state_timer|Cnt[2] ; state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 1.202      ;
; 1.150 ; state[0]                                ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 1.270      ;
; 1.230 ; i2c_byte_state_timer:state_timer|Cnt[0] ; state[1]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 1.350      ;
; 1.362 ; i2c_byte_state_timer:state_timer|Cnt[1] ; state[1]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 1.482      ;
; 1.363 ; i2c_byte_state_timer:state_timer|Cnt[2] ; state[1]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 1.483      ;
; 1.517 ; Bit_ack                                 ; state[2]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 0.851      ;
; 1.565 ; Bit_ack                                 ; state[1]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 0.899      ;
; 1.568 ; Bit_ack                                 ; state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 0.902      ;
; 1.624 ; Bit_ack                                 ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 0.958      ;
; 1.638 ; Bit_ack                                 ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 0.972      ;
; 1.671 ; i2c_byte_state_timer:state_timer|Cnt[0] ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.033      ; 1.788      ;
; 1.803 ; i2c_byte_state_timer:state_timer|Cnt[1] ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.033      ; 1.920      ;
; 1.804 ; i2c_byte_state_timer:state_timer|Cnt[2] ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.033      ; 1.921      ;
; 1.824 ; Read                                    ; state[1]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 1.158      ;
; 1.863 ; Bit_ack                                 ; I2C_done~reg0                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 1.197      ;
; 1.875 ; Read                                    ; SR_load~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 1.209      ;
; 1.891 ; Read                                    ; state[2]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 1.225      ;
; 1.940 ; Bit_ack                                 ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 1.274      ;
; 1.984 ; Bit_ack                                 ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 1.318      ;
; 1.996 ; Bit_ack                                 ; i2c_byte_state_timer:state_timer|Cnt[0] ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 1.330      ;
; 1.996 ; Bit_ack                                 ; i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 1.330      ;
; 1.996 ; Bit_ack                                 ; i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 1.330      ;
; 2.079 ; Read                                    ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 1.413      ;
; 2.090 ; Bit_ack                                 ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.247      ; 1.421      ;
; 2.146 ; Read                                    ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 1.480      ;
; 2.171 ; Bit_ack                                 ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 1.505      ;
; 2.212 ; Bit_ack                                 ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.248      ; 1.544      ;
; 2.222 ; Read                                    ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 1.556      ;
; 2.409 ; Read                                    ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.247      ; 1.740      ;
; 2.458 ; Read                                    ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.248      ; 1.790      ;
; 2.480 ; Read                                    ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 1.814      ;
; 2.517 ; Read                                    ; state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 1.851      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk100MHz'                                                                                        ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 6.173 ; Rst_n     ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 3.033      ;
; 6.213 ; Rst_n     ; state[2]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 2.993      ;
; 6.213 ; Rst_n     ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 2.993      ;
; 6.213 ; Rst_n     ; SR_load~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 2.993      ;
; 6.213 ; Rst_n     ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 2.993      ;
; 6.213 ; Rst_n     ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 2.993      ;
; 6.213 ; Rst_n     ; i2c_byte_state_timer:state_timer|Cnt[0] ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 2.993      ;
; 6.213 ; Rst_n     ; i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 2.993      ;
; 6.213 ; Rst_n     ; i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 2.993      ;
; 6.213 ; Rst_n     ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 2.993      ;
; 6.213 ; Rst_n     ; I2C_done~reg0                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 2.993      ;
; 6.213 ; Rst_n     ; loadCounter                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 2.993      ;
; 6.213 ; Rst_n     ; en_ack                                  ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 2.993      ;
; 6.216 ; Rst_n     ; state[0]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 2.990      ;
; 6.216 ; Rst_n     ; state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.199      ; 2.990      ;
; 6.247 ; Rst_n     ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.197      ; 2.957      ;
; 6.507 ; Rst_n     ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.196      ; 2.696      ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk100MHz'                                                                                         ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.692 ; Rst_n     ; Bit_cmd[3]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.247      ; 2.023      ;
; 2.923 ; Rst_n     ; Bit_txd~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.248      ; 2.255      ;
; 2.941 ; Rst_n     ; state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 2.275      ;
; 2.941 ; Rst_n     ; state[1]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 2.275      ;
; 2.945 ; Rst_n     ; state[2]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 2.279      ;
; 2.945 ; Rst_n     ; Bit_cmd[2]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 2.279      ;
; 2.945 ; Rst_n     ; SR_load~reg0                            ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 2.279      ;
; 2.945 ; Rst_n     ; Rx_ack~reg0                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 2.279      ;
; 2.947 ; Rst_n     ; Bit_cmd[1]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 2.281      ;
; 2.947 ; Rst_n     ; i2c_byte_state_timer:state_timer|Cnt[0] ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 2.281      ;
; 2.947 ; Rst_n     ; i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 2.281      ;
; 2.947 ; Rst_n     ; i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 2.281      ;
; 2.947 ; Rst_n     ; SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 2.281      ;
; 2.947 ; Rst_n     ; I2C_done~reg0                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 2.281      ;
; 2.947 ; Rst_n     ; loadCounter                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 2.281      ;
; 2.947 ; Rst_n     ; en_ack                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 2.281      ;
; 2.968 ; Rst_n     ; Bit_cmd[0]~reg0                         ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.250      ; 2.302      ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 1.523 ; 0.187 ; 5.384    ; 2.692   ; 4.444               ;
;  clk100MHz       ; 1.523 ; 0.187 ; 5.384    ; 2.692   ; 4.444               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk100MHz       ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Rx_ack        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I2C_done      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SR_load       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SR_shift      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bit_cmd[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bit_cmd[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bit_cmd[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bit_cmd[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bit_txd       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Bit_ack                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Read                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Bit_rxd                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I2C_al                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Write                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Stop                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Tx_ack                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SR_sout                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Rx_ack        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; I2C_done      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; SR_load       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; SR_shift      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Bit_cmd[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Bit_cmd[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Bit_cmd[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Bit_cmd[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Bit_txd       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Rx_ack        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; I2C_done      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; SR_load       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; SR_shift      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Bit_cmd[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Bit_cmd[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Bit_cmd[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Bit_cmd[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Bit_txd       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Rx_ack        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; I2C_done      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SR_load       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SR_shift      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Bit_cmd[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Bit_cmd[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Bit_cmd[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Bit_cmd[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Bit_txd       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk100MHz  ; clk100MHz ; 229      ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk100MHz  ; clk100MHz ; 229      ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Recovery Transfers                                                 ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk100MHz  ; clk100MHz ; 17       ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Removal Transfers                                                  ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk100MHz  ; clk100MHz ; 17       ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+-----------------------------------------+
; Clock Status Summary                    ;
+--------+-----------+------+-------------+
; Target ; Clock     ; Type ; Status      ;
+--------+-----------+------+-------------+
; Clk    ; clk100MHz ; Base ; Constrained ;
+--------+-----------+------+-------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Mon Apr 29 00:10:06 2024
Info: Command: quartus_sta i2c_master_byte_ctrl -c i2c_master_byte_ctrl
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: '../sdc/i2c_master_byte_ctrl.sdc'
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk100MHz (Rise) to clk100MHz (Rise) (setup and hold)
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 1.523
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.523               0.000 clk100MHz 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 clk100MHz 
Info (332146): Worst-case recovery slack is 5.384
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.384               0.000 clk100MHz 
Info (332146): Worst-case removal slack is 3.261
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.261               0.000 clk100MHz 
Info (332146): Worst-case minimum pulse width slack is 4.680
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.680               0.000 clk100MHz 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk100MHz (Rise) to clk100MHz (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 1.971
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.971               0.000 clk100MHz 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 clk100MHz 
Info (332146): Worst-case recovery slack is 5.779
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.779               0.000 clk100MHz 
Info (332146): Worst-case removal slack is 3.057
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.057               0.000 clk100MHz 
Info (332146): Worst-case minimum pulse width slack is 4.701
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.701               0.000 clk100MHz 
Info: Analyzing Fast 1200mV 0C Model
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk100MHz (Rise) to clk100MHz (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 3.073
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.073               0.000 clk100MHz 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk100MHz 
Info (332146): Worst-case recovery slack is 6.173
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     6.173               0.000 clk100MHz 
Info (332146): Worst-case removal slack is 2.692
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.692               0.000 clk100MHz 
Info (332146): Worst-case minimum pulse width slack is 4.444
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.444               0.000 clk100MHz 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 469 megabytes
    Info: Processing ended: Mon Apr 29 00:10:07 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


