## Exercise 2 -- 由一位全加器组合得到四位全加器

### Description

通过实例化ex1中的adder模块，搭建一个四位全加器。

A, B为两个**四位**的加数，Cin是低位的进位，S是**四位**的和，Cout是向高位的进位。

### Points

1. 学习Verilog模块实例化的方法。
2. 学习指定变量位宽的方法。
3. 学习模块内部变量（中间变量）的定义方法。
4. 学习Verilog模块位运算的方法（位选择、位拼接）。

### Hints

[1]. 子模块必须与顶层模块在一个工程内，才能编译通过。

[2]. 模块实例化的结构如下：

模块名 实例名称(参数列表);

注意参数列表传入和传出参数的类型！！！

[3]. 位运算的方法：

位选择： 变量名[MSB:LSB]

位拼接： {变量1，变量2}

