---
layout: post
category: [hardware, ltspice]
title: "LDO 설계 및 테스트벤치 프로젝트"
date: 2023-05-18
author: jsh
excerpt: "LTspice를 활용한 LDO 설계와 성능 검증 및 보상"
---

# LDO 설계 및 테스트벤치 프로젝트

<div style="text-align: center;">
<a href="/assets/img/posts/ldo_main.png" data-lity>
  <img src="/assets/img/posts/ldo_main.png" style="width: auto; max-height: 500px;" />
</a>
</div>

본 프로젝트는 LDO(Low Dropout Regulator)의 설계와 성능 검증을 목표로 진행되었습니다. LTspice를 활용하여 다양한 테스트벤치를 구성하고, 안정성과 성능을 개선하기 위한 보상 기법을 적용하였습니다.

---

## 주요 설계

### 1. **LDO 회로 설계**
- 증폭기: 5개의 트랜지스터 Op-AMP 구조로 설계.
  - 트랜지스터 파라미터:
  
    | Transistor | Type | Length | Width |
    |------------|------|--------|-------|
    | M1         | NMOS | 1 µm   | 30 µm |
    | M2         | NMOS | 1 µm   | 30 µm |
    | M3         | PMOS | 1 µm   | 20 µm |
    | M4         | PMOS | 1 µm   | 20 µm |
    | M5         | NMOS | 1 µm   | 10 µm |
 
 <div style="text-align: center;">
<a href="/assets/img/posts/ldo1.jpg" data-lity>
  <img src="/assets/img/posts/ldo1.jpg" style="width: auto; max-height: 500px;" />
</a>
</div>

- 출력전압(VOUT) 계산:

  - VOUT = (1 + R1/R2) × VREF
  - VREF = 1.2 V,  R1 = 1.25 MΩ, R2 = 5 MΩ을 통해 VOUT = 1.5 V로 설정.

---

## 테스트벤치 및 결과

### 1. **안정성 테스트 (Stability Testbench)**
- AC 시뮬레이션으로 Gain, Bandwidth, Phase Margin 분석.
  - 초기 Phase Margin: -19°, 발진 발생 예상.
- 보상이 필요하다는 결론 도출.

### 2. **드롭아웃 전압 테스트 (Dropout Voltage Testbench)**
- DC Sweep으로 Dropout Voltage 계산:
  - VDDA - VOUT = 0.0218 V (약 22 mV).
- 낮은 전압 손실 확인.

### 3. **Quiescent Current 테스트**
- Ground로 흐르는 전류 계산:
  - 약 30 µA의 소모 확인.

### 4. **라인 레귤레이션 테스트 (Line Regulation)**
- 입력전압(VDDA) 변화에 따른 VOUT 유지 능력 분석:
  - 차이: 15 µV → 우수한 Line Regulation 성능.

### 5. **로드 레귤레이션 테스트 (Load Regulation)**
- Load 전류 변화에 따른 VOUT 변동 분석:
  - 최대 변동: 6.61 mV → 우수한 Load Regulation 성능.

### 6. **로드 과도 응답 (Load Transient Response)**
- Load 전류의 순간 변화(0~100 µA)에 따른 응답 분석:
<div style="text-align: center;">
<a href="/assets/img/posts/ldo2.jpg" data-lity>
  <img src="/assets/img/posts/ldo2.jpg" style="width: auto; max-height: 700px;" />
</a>
</div>
  - 발진 발생 확인.

### 7. **PSRR 테스트 (Power Supply Rejection Ratio)**
- 저주파에서 -101 dB로 높은 노이즈 감쇠 성능.
- 고주파수(8.24 kHz)에서 -5.7 dB로 노이즈 감쇠 효과 감소.

---

## 보상 및 개선

### 1. **Feed-Forward Capacitor 적용**
<div style="text-align: center;">
<a href="/assets/img/posts/ldo3.jpg" data-lity>
  <img src="/assets/img/posts/ldo3.jpg" style="width: auto; max-height: 500px;" />
</a>
</div>
- VOUT과 피드백 노드 사이에 50 pF 커패시터 추가.
- 개선된 Phase Margin: 6.7°.
- 발진은 제거되었으나 Ringing 발생.

### 2. **Equivalent Series Resistance (ESR) 적용**
<div style="text-align: center;">
<a href="/assets/img/posts/ldo4.jpg" data-lity>
  <img src="/assets/img/posts/ldo4.jpg" style="width: auto; max-height: 500px;" />
</a>
</div>
- Load Capacitor에 10 Ω 저항 추가.
- Phase Margin: 41°로 개선.
- Ringing 감소: 2~3회로 현저히 감소.

---

## 결론

본 프로젝트를 통해 설계한 LDO는 다음과 같은 성능을 보였습니다:
1. 낮은 Dropout Voltage와 우수한 Line/Load Regulation 성능.
2. 안정성 향상을 위한 Feed-Forward Capacitor와 ESR의 효과적 적용.
3. Ringing 및 발진 문제의 성공적 해결.

추후 설계에서는 효율성과 안정성 간의 균형을 고려하여 최적의 보상 설계를 지속적으로 연구할 필요가 있습니다.

---

## GitHub 저장소

<div class='sx-button'>
  <a href='https://github.com/radon99/radon99.github.io/tree/main/projects/LowDropoutRegulator' target="_blank">
    <img src='/assets/img/icons/github.png' style="width: auto; max-height: 50px;" />
  </a>
</div>



