--- counter_from_uhdm.il	2025-07-24 22:03:19.970678781 -0700
+++ counter_from_verilog.il	2025-07-24 22:03:20.002678319 -0700
@@ -1,47 +1,69 @@
 # Generated by Yosys 0.55+46 (git sha1 aa1daa702, g++ 11.4.0-1ubuntu1~22.04 -fPIC -O3)
-autoidx 12
+autoidx 15
+attribute \dynports 1
 attribute \top 1
 attribute \src "dut.sv:2.1-27.10"
 module \counter
   parameter \WIDTH 8
-  wire $auto$rtlil.cc:3011:Eq$4
+  attribute \src "dut.sv:24.21-24.43"
+  wire $eq$dut.sv:24$5_Y
   attribute \src "dut.sv:5.18-5.21"
   wire input 1 \clk
   attribute \src "dut.sv:8.30-8.35"
   wire width 8 output 4 \count
+  attribute \src "dut.sv:12.23-12.33"
+  wire width 8 \count_next
   attribute \src "dut.sv:7.18-7.24"
   wire input 3 \enable
   attribute \src "dut.sv:9.18-9.26"
   wire output 5 \overflow
   attribute \src "dut.sv:6.18-6.23"
   wire input 2 \rst_n
-  cell $and $auto$expression.cpp:213:import_operation$5
+  attribute \src "dut.sv:23.22-23.34"
+  cell $add $add$dut.sv:23$4
     parameter \A_SIGNED 0
-    parameter \A_WIDTH 1
+    parameter \A_WIDTH 8
     parameter \B_SIGNED 0
     parameter \B_WIDTH 1
-    parameter \Y_WIDTH 1
-    connect \A $auto$rtlil.cc:3011:Eq$4
-    connect \B \enable
-    connect \Y \overflow
-  end
-  cell $logic_not $auto$expression.cpp:249:import_operation$3
-    parameter \A_SIGNED 0
-    parameter \A_WIDTH 8
-    parameter \Y_WIDTH 1
+    parameter \Y_WIDTH 8
     connect \A \count
-    connect \Y $auto$rtlil.cc:3011:Eq$4
+    connect \B 1'1
+    connect \Y \count_next
   end
   attribute \always_ff 1
   attribute \src "dut.sv:14.5-20.8"
-  cell $adff $procdff$11
+  cell $adffe $auto$ff.cc:266:slice$14
     parameter \ARST_POLARITY 0
-    parameter \ARST_VALUE 1'0
-    parameter \CLK_POLARITY 1'1
-    parameter \WIDTH 1
+    parameter \ARST_VALUE 8'00000000
+    parameter \CLK_POLARITY 1
+    parameter \EN_POLARITY 1
+    parameter \WIDTH 8
     connect \ARST \rst_n
     connect \CLK \clk
-    connect \D \enable
-    connect \Q \overflow
+    connect \D \count_next
+    connect \EN \enable
+    connect \Q \count
+  end
+  attribute \src "dut.sv:24.21-24.43"
+  cell $eq $eq$dut.sv:24$5
+    parameter \A_SIGNED 0
+    parameter \A_WIDTH 8
+    parameter \B_SIGNED 0
+    parameter \B_WIDTH 8
+    parameter \Y_WIDTH 1
+    connect \A \count
+    connect \B 8'11111111
+    connect \Y $eq$dut.sv:24$5_Y
+  end
+  attribute \src "dut.sv:24.20-24.54"
+  cell $logic_and $logic_and$dut.sv:24$6
+    parameter \A_SIGNED 0
+    parameter \A_WIDTH 1
+    parameter \B_SIGNED 0
+    parameter \B_WIDTH 1
+    parameter \Y_WIDTH 1
+    connect \A $eq$dut.sv:24$5_Y
+    connect \B \enable
+    connect \Y \overflow
   end
 end
