|TOP
clk10 => clk10.IN1
sync => register[52][0].CLK
sync => register[52][1].CLK
sync => register[52][2].CLK
sync => register[52][3].CLK
sync => register[51][0].CLK
sync => register[51][1].CLK
sync => register[51][2].CLK
sync => register[51][3].CLK
sync => register[50][0].CLK
sync => register[50][1].CLK
sync => register[50][2].CLK
sync => register[50][3].CLK
sync => register[49][0].CLK
sync => register[49][1].CLK
sync => register[49][2].CLK
sync => register[49][3].CLK
sync => register[48][0].CLK
sync => register[48][1].CLK
sync => register[48][2].CLK
sync => register[48][3].CLK
sync => register[47][0].CLK
sync => register[47][1].CLK
sync => register[47][2].CLK
sync => register[47][3].CLK
sync => register[46][0].CLK
sync => register[46][1].CLK
sync => register[46][2].CLK
sync => register[46][3].CLK
sync => register[45][0].CLK
sync => register[45][1].CLK
sync => register[45][2].CLK
sync => register[45][3].CLK
sync => register[44][0].CLK
sync => register[44][1].CLK
sync => register[44][2].CLK
sync => register[44][3].CLK
sync => register[43][0].CLK
sync => register[43][1].CLK
sync => register[43][2].CLK
sync => register[43][3].CLK
sync => register[42][0].CLK
sync => register[42][1].CLK
sync => register[42][2].CLK
sync => register[42][3].CLK
sync => register[41][0].CLK
sync => register[41][1].CLK
sync => register[41][2].CLK
sync => register[41][3].CLK
sync => register[40][0].CLK
sync => register[40][1].CLK
sync => register[40][2].CLK
sync => register[40][3].CLK
sync => register[39][0].CLK
sync => register[39][1].CLK
sync => register[39][2].CLK
sync => register[39][3].CLK
sync => register[38][0].CLK
sync => register[38][1].CLK
sync => register[38][2].CLK
sync => register[38][3].CLK
sync => register[37][0].CLK
sync => register[37][1].CLK
sync => register[37][2].CLK
sync => register[37][3].CLK
sync => register[36][0].CLK
sync => register[36][1].CLK
sync => register[36][2].CLK
sync => register[36][3].CLK
sync => register[35][0].CLK
sync => register[35][1].CLK
sync => register[35][2].CLK
sync => register[35][3].CLK
sync => register[34][0].CLK
sync => register[34][1].CLK
sync => register[34][2].CLK
sync => register[34][3].CLK
sync => register[33][0].CLK
sync => register[33][1].CLK
sync => register[33][2].CLK
sync => register[33][3].CLK
sync => register[32][0].CLK
sync => register[32][1].CLK
sync => register[32][2].CLK
sync => register[32][3].CLK
sync => register[31][0].CLK
sync => register[31][1].CLK
sync => register[31][2].CLK
sync => register[31][3].CLK
sync => register[30][0].CLK
sync => register[30][1].CLK
sync => register[30][2].CLK
sync => register[30][3].CLK
sync => register[29][0].CLK
sync => register[29][1].CLK
sync => register[29][2].CLK
sync => register[29][3].CLK
sync => register[28][0].CLK
sync => register[28][1].CLK
sync => register[28][2].CLK
sync => register[28][3].CLK
sync => register[27][0].CLK
sync => register[27][1].CLK
sync => register[27][2].CLK
sync => register[27][3].CLK
sync => register[26][0].CLK
sync => register[26][1].CLK
sync => register[26][2].CLK
sync => register[26][3].CLK
sync => register[25][0].CLK
sync => register[25][1].CLK
sync => register[25][2].CLK
sync => register[25][3].CLK
sync => register[24][0].CLK
sync => register[24][1].CLK
sync => register[24][2].CLK
sync => register[24][3].CLK
sync => register[23][0].CLK
sync => register[23][1].CLK
sync => register[23][2].CLK
sync => register[23][3].CLK
sync => register[22][0].CLK
sync => register[22][1].CLK
sync => register[22][2].CLK
sync => register[22][3].CLK
sync => register[21][0].CLK
sync => register[21][1].CLK
sync => register[21][2].CLK
sync => register[21][3].CLK
sync => register[20][0].CLK
sync => register[20][1].CLK
sync => register[20][2].CLK
sync => register[20][3].CLK
sync => register[19][0].CLK
sync => register[19][1].CLK
sync => register[19][2].CLK
sync => register[19][3].CLK
sync => register[18][0].CLK
sync => register[18][1].CLK
sync => register[18][2].CLK
sync => register[18][3].CLK
sync => register[17][0].CLK
sync => register[17][1].CLK
sync => register[17][2].CLK
sync => register[17][3].CLK
sync => register[16][0].CLK
sync => register[16][1].CLK
sync => register[16][2].CLK
sync => register[16][3].CLK
sync => register[2][0].CLK
sync => register[2][1].CLK
sync => register[2][2].CLK
sync => register[2][3].CLK
sync => register[1][0].CLK
sync => addressBuf[0].CLK
sync => addressBuf[1].CLK
sync => addressBuf[2].CLK
sync => addressBuf[3].CLK
sync => addressBuf[4].CLK
sync => addressBuf[5].CLK
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register.OUTPUTSELECT
address => register[2][0].ENA
address => register[2][1].ENA
address => register[2][2].ENA
address => register[2][3].ENA
address => register[1][0].ENA
address => addressBuf[0].ENA
address => addressBuf[1].ENA
address => addressBuf[2].ENA
address => addressBuf[3].ENA
address => addressBuf[4].ENA
address => addressBuf[5].ENA
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => register.DATAB
data[0] => addressBuf[0].DATAIN
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => register.DATAB
data[1] => addressBuf[1].DATAIN
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => register.DATAB
data[2] => addressBuf[2].DATAIN
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => register.DATAB
data[3] => addressBuf[3].DATAIN
data[4] => addressBuf[4].DATAIN
data[5] => addressBuf[5].DATAIN
speakers[0] <= PhaseShifter:GeneratedPhaseShifters[0].ps.out
speakers[1] <= PhaseShifter:GeneratedPhaseShifters[1].ps.out
speakers[2] <= PhaseShifter:GeneratedPhaseShifters[2].ps.out
speakers[3] <= PhaseShifter:GeneratedPhaseShifters[3].ps.out
speakers[4] <= PhaseShifter:GeneratedPhaseShifters[4].ps.out
speakers[5] <= PhaseShifter:GeneratedPhaseShifters[5].ps.out
speakers[6] <= PhaseShifter:GeneratedPhaseShifters[6].ps.out
speakers[7] <= PhaseShifter:GeneratedPhaseShifters[7].ps.out
speakers[8] <= PhaseShifter:GeneratedPhaseShifters[8].ps.out
speakers[9] <= PhaseShifter:GeneratedPhaseShifters[9].ps.out
speakers[10] <= PhaseShifter:GeneratedPhaseShifters[10].ps.out
speakers[11] <= PhaseShifter:GeneratedPhaseShifters[11].ps.out
speakers[12] <= PhaseShifter:GeneratedPhaseShifters[12].ps.out
speakers[13] <= PhaseShifter:GeneratedPhaseShifters[13].ps.out
speakers[14] <= PhaseShifter:GeneratedPhaseShifters[14].ps.out
speakers[15] <= PhaseShifter:GeneratedPhaseShifters[15].ps.out
speakers[16] <= PhaseShifter:GeneratedPhaseShifters[16].ps.out
speakers[17] <= PhaseShifter:GeneratedPhaseShifters[17].ps.out
speakers[18] <= PhaseShifter:GeneratedPhaseShifters[18].ps.out
speakers[19] <= PhaseShifter:GeneratedPhaseShifters[19].ps.out
speakers[20] <= PhaseShifter:GeneratedPhaseShifters[20].ps.out
speakers[21] <= PhaseShifter:GeneratedPhaseShifters[21].ps.out
speakers[22] <= PhaseShifter:GeneratedPhaseShifters[22].ps.out
speakers[23] <= PhaseShifter:GeneratedPhaseShifters[23].ps.out
speakers[24] <= PhaseShifter:GeneratedPhaseShifters[24].ps.out
speakers[25] <= PhaseShifter:GeneratedPhaseShifters[25].ps.out
speakers[26] <= PhaseShifter:GeneratedPhaseShifters[26].ps.out
speakers[27] <= PhaseShifter:GeneratedPhaseShifters[27].ps.out
speakers[28] <= PhaseShifter:GeneratedPhaseShifters[28].ps.out
speakers[29] <= PhaseShifter:GeneratedPhaseShifters[29].ps.out
speakers[30] <= PhaseShifter:GeneratedPhaseShifters[30].ps.out
speakers[31] <= PhaseShifter:GeneratedPhaseShifters[31].ps.out
speakers[32] <= PhaseShifter:GeneratedPhaseShifters[32].ps.out
speakers[33] <= PhaseShifter:GeneratedPhaseShifters[33].ps.out
speakers[34] <= PhaseShifter:GeneratedPhaseShifters[34].ps.out
speakers[35] <= PhaseShifter:GeneratedPhaseShifters[35].ps.out
speakers[36] <= PhaseShifter:GeneratedPhaseShifters[36].ps.out


|TOP|PLL:pll
inclk0 => sub_wire1[0].IN1
c0 <= altpll:altpll_component.clk


|TOP|PLL:pll|altpll:altpll_component
inclk[0] => PLL_altpll:auto_generated.inclk[0]
inclk[1] => PLL_altpll:auto_generated.inclk[1]
fbin => ~NO_FANOUT~
pllena => ~NO_FANOUT~
clkswitch => ~NO_FANOUT~
areset => ~NO_FANOUT~
pfdena => ~NO_FANOUT~
clkena[0] => ~NO_FANOUT~
clkena[1] => ~NO_FANOUT~
clkena[2] => ~NO_FANOUT~
clkena[3] => ~NO_FANOUT~
clkena[4] => ~NO_FANOUT~
clkena[5] => ~NO_FANOUT~
extclkena[0] => ~NO_FANOUT~
extclkena[1] => ~NO_FANOUT~
extclkena[2] => ~NO_FANOUT~
extclkena[3] => ~NO_FANOUT~
scanclk => ~NO_FANOUT~
scanclkena => ~NO_FANOUT~
scanaclr => ~NO_FANOUT~
scanread => ~NO_FANOUT~
scanwrite => ~NO_FANOUT~
scandata => ~NO_FANOUT~
phasecounterselect[0] => ~NO_FANOUT~
phasecounterselect[1] => ~NO_FANOUT~
phasecounterselect[2] => ~NO_FANOUT~
phasecounterselect[3] => ~NO_FANOUT~
phaseupdown => ~NO_FANOUT~
phasestep => ~NO_FANOUT~
configupdate => ~NO_FANOUT~
fbmimicbidir <> <GND>
clk[0] <= clk[0].DB_MAX_OUTPUT_PORT_TYPE
clk[1] <= clk[1].DB_MAX_OUTPUT_PORT_TYPE
clk[2] <= clk[2].DB_MAX_OUTPUT_PORT_TYPE
clk[3] <= clk[3].DB_MAX_OUTPUT_PORT_TYPE
clk[4] <= clk[4].DB_MAX_OUTPUT_PORT_TYPE
extclk[0] <= <GND>
extclk[1] <= <GND>
extclk[2] <= <GND>
extclk[3] <= <GND>
clkbad[0] <= <GND>
clkbad[1] <= <GND>
enable1 <= <GND>
enable0 <= <GND>
activeclock <= <GND>
clkloss <= <GND>
locked <= <GND>
scandataout <= <GND>
scandone <= <GND>
sclkout0 <= <GND>
sclkout1 <= <GND>
phasedone <= <GND>
vcooverrange <= <GND>
vcounderrange <= <GND>
fbout <= <GND>
fref <= <GND>
icdrclk <= <GND>


|TOP|PLL:pll|altpll:altpll_component|PLL_altpll:auto_generated
clk[0] <= pll1.CLK
clk[1] <= pll1.CLK1
clk[2] <= pll1.CLK2
clk[3] <= pll1.CLK3
clk[4] <= pll1.CLK4
inclk[0] => pll1.CLK
inclk[1] => pll1.CLK1


|TOP|PhaseShifter:GeneratedPhaseShifters[0].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[1].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[2].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[3].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[4].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[5].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[6].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[7].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[8].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[9].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[10].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[11].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[12].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[13].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[14].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[15].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[16].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[17].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[18].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[19].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[20].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[21].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[22].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[23].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[24].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[25].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[26].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[27].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[28].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[29].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[30].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[31].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[32].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[33].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[34].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[35].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|TOP|PhaseShifter:GeneratedPhaseShifters[36].ps
clk => Q[0].CLK
clk => Q[1].CLK
clk => Q[2].CLK
clk => Q[3].CLK
clk => Q[4].CLK
clk => Q[5].CLK
clk => Q[6].CLK
clk => Q[7].CLK
clk => Q[8].CLK
clk => Q[9].CLK
clk => Q[10].CLK
clk => Q[11].CLK
clk => Q[12].CLK
clk => Q[13].CLK
clk => Q[14].CLK
clk => Q[15].CLK
shift[0] => Mux0.IN3
shift[1] => Mux0.IN2
shift[2] => Mux0.IN1
shift[3] => Mux0.IN0
in => Q[0].DATAIN
out <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


