//[TIP]
//====

//====


== Projekt 1: Úloha 1 - Sčítačka/odčítačka celých čísel v přímém kódu




=== Implementační platforma

Digilent Basys 3.





=== Popis chování

Sčítačka na vstupu přijme 2 osmibitové operandy.

Nejprve je třeba navolit první 8-bitový operand ( 7-bitové číslo + znaménko ) pomocí přepínačů (W13-V17). Volbu je poté nutné potvrdit levým tlačítkem (W19).

Stejným postupem se načte i druhý operand.

Zvolené operandy je možné zkontrolovat pomocí dolního tlačítka (U17).

Pro sečtení obou operandů stiskněte pravé tlačítko (T17), pro jejich odečtení stiskněte horní tlačítko (T18).

Výsledek se následně zobrazí na displeji a je možné celý proces opakovat.
V případě že dojde k přeplnění, rozsvítí se v pravém dolním rohu zelená LEDioda (U16).

V případě potřeby je možné sčítačku kdykoliv zresetovat pomocí prostředního tlačítka (U18).



=== Blokové schéma datové cesty


image::/datapath.jpg[width="800"]


=== Graf přechodů a výstupů řadiče

image::/controller.jpg[width="800"]



=== Archiv se soubory

link:/sem_1/semestralka.zip[semestralka_1.zip]

=== Popis souborů


[options="autowidth"]
|====
^h|  Soubor                                                                ^h|  Popis
| link:/sem_/sources_1/new/datapath.vhd[datapath.vhd]                           | datová cesta
| link:/sem_1/sources_1/new/controller.vhd[controller.vhd]                        | řídící jednotka
| link:/sem_1/sources_1/new/ADDER_SUBTRACTOR.vhd[ADDER_SUBTRACTOR.vhd]                        | jádro sčítačky
| link:/sem_1/sources_1/new/TOP_LEVEL.vhd[TOP_LEVEL.vhd]        | top-level entita 
| link:/sem_1/sources_1/new/TOP_LEVEL_SW_MODEL.vhd[TOP_LEVEL_SW_MODEL.vhd]        | top-level softwareová entita (pro verifikaci)
| link:/sem_1/sources_1/new/TOP_LEVEL_IO.vhd[TOP_LEVEL_IO.vhd]                            | top-level entita pro implementaci do přípravku 
| link:/sem_1/sim_1/new/TB_ADDER.vhd[TB_ADDER.vhd]              | testbench - kontrola funkčnosti sčítačky jako standalone komponenty
| link:/sem_1/sim_1/new/TB_ADDER_SUBTRACTOR.vhd[TB_ADDER_SUBTRACTOR.vhd]            | testbench - kontrola oproti zlatému standardu

| link:{srcdir1}/sem_1/sources_1/new/HEX2SEG.vhd[HEX2SEG.vhd]                            | převodník na sedmisegmentovky

|====






== Projekt 2: Úloha 10 - VGA a Ambient Ligth Sensor


=== Rozdělení rolí



[options="autowidth"]
|====
| 1. tým   | Jakub Zahradník
| 2. tým   | Dominik Igerský
|====



=== Implementační platforma

Digilent Basys 3.





=== Popis chování

Přípravek periodicky vyčítá informaci o okolním osvětlení z ALS modulu za použití SPI rozhraní 
a tuto 8-bitovou hodnotu poté používá jako Y-ovou souřadnici bílého čtverce (20x20), 
který následně zobrazí na monitoru pomocí standardu VGA.

Pokud na ALS nedopadá žádné (nebo zanedbatelné) světlo, čtverec se nachází uprostřed obrazovky.
Čím více světla dopadá na modul, tím výš se čtverec nachází.

Pro implementační část bez ALS modulu slouží k posunu čtverce po svislé ose
kombinace osmi přepínačů na přípravku počínaje SW0 (LSB) konče SW7 (MSB).
Tyto přepínače simulují 8-bitovou hodnotu vyčtenou z ALS modulu.
POZOR: V tomto režimu se čtverec posouvá odzhora dolu! 
Čím vyšší je hodnota vyčtená z přepínačů, tím níž se bude čtverec nacházet.


=== Archiv se soubory

link:/sem2_3/semestralka2.zip[semestralka_2.zip]


[options="autowidth"]
|====
^h|  Soubor                                                                ^h|  Popis
| link:/sem2_3/sources_1/new/AMBIENT.vhd[AMBIENT.vhd]                           | Mobul pro komunikaci s PModem (Autor: Zahradník Jakub)
| link:/sem2_3/sources_1/new/CLK_DIVIDER.vhd[CLK_DIVIDER.vhd]                        | Hodinová dělička pro korektní VGA časování
| link:/sem2_3/sources_1/new/TOP_LEVEL.vhd[TOP_LEVEL.vhd]                        | Top Level entita spojující ALS a VGA 
| link:/sem2_3/sources_1/new/VGA.vhd[VGA.vhd]        | VGA kontroler 
| link:/sem2_3/sim_1/new/TB_AMBIENT.vhd[TB_AMBIENT.vhd]              | Testbench pro komunikaci s ALS modulem
| link:/sem2_3/sim_1/new/TB_VGA.vhd[TB_VGA.vhd]            | Testbench VGA kontroleru (Autor: Zahradník Jakub)

| link:/sem2_3/constrs_1/new/ambient_vga.xdc[ambient_vga.xdc]                            | mapování na IO Basys 3

|====


=== Použité zdroje
[TIP]
====
    
    https://reference.digilentinc.com/learn/programmable-logic/tutorials/vga-display-congroller/start
    http://tinyvga.com/vga-timing/640x480@60Hz
    
====