TimeQuest Timing Analyzer report for control_unit
Tue Mar 30 14:42:47 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Clock'
 12. Slow Model Setup: 'CCR_Result[2]'
 13. Slow Model Hold: 'CCR_Result[2]'
 14. Slow Model Hold: 'Clock'
 15. Slow Model Minimum Pulse Width: 'Clock'
 16. Slow Model Minimum Pulse Width: 'CCR_Result[2]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'Clock'
 27. Fast Model Setup: 'CCR_Result[2]'
 28. Fast Model Hold: 'CCR_Result[2]'
 29. Fast Model Hold: 'Clock'
 30. Fast Model Minimum Pulse Width: 'Clock'
 31. Fast Model Minimum Pulse Width: 'CCR_Result[2]'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; control_unit                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5AF256A7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                       ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; Clock Name    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets           ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; CCR_Result[2] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CCR_Result[2] } ;
; Clock         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock }         ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+


+------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                ;
+------------+-----------------+---------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name    ; Note                    ;
+------------+-----------------+---------------+-------------------------+
; 261.99 MHz ; 261.99 MHz      ; Clock         ;                         ;
; 1552.8 MHz ; 169.09 MHz      ; CCR_Result[2] ; limit due to hold check ;
+------------+-----------------+---------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------+
; Slow Model Setup Summary               ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; Clock         ; -2.817 ; -29.857       ;
; CCR_Result[2] ; -0.344 ; -1.050        ;
+---------------+--------+---------------+


+----------------------------------------+
; Slow Model Hold Summary                ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; CCR_Result[2] ; -2.957 ; -20.703       ;
; Clock         ; 0.275  ; 0.000         ;
+---------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; Clock         ; -1.631 ; -43.179       ;
; CCR_Result[2] ; -1.469 ; -1.469        ;
+---------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                             ;
+--------+---------------------------+---------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+---------------+-------------+--------------+------------+------------+
; -2.817 ; current_state.S_STB_DIR_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.001      ; 3.857      ;
; -2.798 ; current_state.S_LDA_IMM_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.001      ; 3.838      ;
; -2.797 ; current_state.S_LDA_IMM_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.001      ; 3.837      ;
; -2.768 ; current_state.S_LDA_DIR_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.001      ; 3.808      ;
; -2.745 ; current_state.S_LDB_DIR_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.001      ; 3.785      ;
; -2.656 ; current_state.S_STA_DIR_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.001      ; 3.696      ;
; -2.649 ; current_state.S_LDB_DIR_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.001      ; 3.689      ;
; -2.499 ; current_state.S_LDB_IMM_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.001      ; 3.539      ;
; -2.481 ; current_state.S_LDB_IMM_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.001      ; 3.521      ;
; -2.383 ; current_state.S_LDA_DIR_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.001      ; 3.423      ;
; -2.379 ; current_state.S_LDA_DIR_6 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.001      ; 3.419      ;
; -2.348 ; current_state.S_LDB_DIR_6 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.001      ; 3.388      ;
; -2.305 ; current_state.S_BRA_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.000      ; 3.344      ;
; -2.222 ; current_state.S_STA_DIR_6 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.001      ; 3.262      ;
; -2.166 ; current_state.S_FETCH_2   ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.001      ; 3.206      ;
; -2.089 ; current_state.S_FETCH_2   ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 1.000        ; 0.001      ; 3.129      ;
; -2.085 ; current_state.S_FETCH_2   ; current_state.S_BEQ_5     ; Clock         ; Clock       ; 1.000        ; 0.001      ; 3.125      ;
; -2.073 ; current_state.S_LDB_DIR_7 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.001      ; 3.113      ;
; -2.061 ; current_state.S_STB_DIR_6 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.001      ; 3.101      ;
; -2.046 ; current_state.S_BEQ_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.004      ; 3.089      ;
; -2.003 ; current_state.S_BEQ_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.000      ; 3.042      ;
; -1.912 ; current_state.S_BRA_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.000      ; 2.951      ;
; -1.859 ; current_state.S_DECODE_3  ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.368     ; 2.530      ;
; -1.854 ; current_state.S_STA_DIR_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.000      ; 2.893      ;
; -1.719 ; current_state.S_DECODE_3  ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 1.000        ; -0.368     ; 2.390      ;
; -1.715 ; current_state.S_DECODE_3  ; current_state.S_BEQ_5     ; Clock         ; Clock       ; 1.000        ; -0.368     ; 2.386      ;
; -1.606 ; current_state.S_STB_DIR_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.000      ; 2.645      ;
; -1.580 ; current_state.S_DECODE_3  ; current_state.S_STB_DIR_4 ; Clock         ; Clock       ; 1.000        ; -0.368     ; 2.251      ;
; -1.579 ; current_state.S_DECODE_3  ; current_state.S_STA_DIR_4 ; Clock         ; Clock       ; 1.000        ; -0.368     ; 2.250      ;
; -1.574 ; current_state.S_FETCH_2   ; current_state.S_BRA_6     ; Clock         ; Clock       ; 1.000        ; 0.001      ; 2.614      ;
; -1.573 ; current_state.S_FETCH_2   ; current_state.S_BRA_5     ; Clock         ; Clock       ; 1.000        ; 0.001      ; 2.613      ;
; -1.552 ; current_state.S_DECODE_3  ; current_state.S_LDA_IMM_4 ; Clock         ; Clock       ; 1.000        ; -0.369     ; 2.222      ;
; -1.550 ; current_state.S_DECODE_3  ; current_state.S_LDB_DIR_4 ; Clock         ; Clock       ; 1.000        ; -0.369     ; 2.220      ;
; -1.549 ; current_state.S_DECODE_3  ; current_state.S_LDA_DIR_4 ; Clock         ; Clock       ; 1.000        ; -0.369     ; 2.219      ;
; -1.549 ; current_state.S_DECODE_3  ; current_state.S_LDB_IMM_4 ; Clock         ; Clock       ; 1.000        ; -0.369     ; 2.219      ;
; -1.462 ; current_state.S_DECODE_3  ; current_state.S_BRA_6     ; Clock         ; Clock       ; 1.000        ; -0.368     ; 2.133      ;
; -1.458 ; current_state.S_FETCH_1   ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 1.000        ; 0.000      ; 2.497      ;
; -1.454 ; current_state.S_FETCH_1   ; current_state.S_BEQ_5     ; Clock         ; Clock       ; 1.000        ; 0.000      ; 2.493      ;
; -1.444 ; current_state.S_FETCH_1   ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.000      ; 2.483      ;
; -1.443 ; current_state.S_DECODE_3  ; current_state.S_BEQ_4     ; Clock         ; Clock       ; 1.000        ; -0.372     ; 2.110      ;
; -1.382 ; current_state.S_LDA_DIR_7 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.001      ; 2.422      ;
; -1.363 ; current_state.S_DECODE_3  ; current_state.S_BRA_4     ; Clock         ; Clock       ; 1.000        ; -0.368     ; 2.034      ;
; -1.314 ; current_state.S_FETCH_0   ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 1.000        ; 0.000      ; 2.353      ;
; -1.310 ; current_state.S_FETCH_0   ; current_state.S_BEQ_5     ; Clock         ; Clock       ; 1.000        ; 0.000      ; 2.349      ;
; -1.300 ; current_state.S_FETCH_0   ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.000      ; 2.339      ;
; -1.092 ; current_state.S_LDA_IMM_4 ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 1.000        ; 0.001      ; 2.132      ;
; -1.088 ; current_state.S_LDA_IMM_4 ; current_state.S_BEQ_5     ; Clock         ; Clock       ; 1.000        ; 0.001      ; 2.128      ;
; -1.017 ; current_state.S_FETCH_2   ; current_state.S_DECODE_3  ; Clock         ; Clock       ; 1.000        ; 0.369      ; 2.425      ;
; -0.883 ; current_state.S_FETCH_0   ; current_state.S_STB_DIR_7 ; Clock         ; Clock       ; 1.000        ; -0.001     ; 1.921      ;
; -0.827 ; current_state.S_BEQ_4     ; current_state.S_BEQ_5     ; Clock         ; Clock       ; 1.000        ; 0.004      ; 1.870      ;
; -0.645 ; current_state.S_LDB_IMM_5 ; current_state.S_LDB_IMM_6 ; Clock         ; Clock       ; 1.000        ; 0.000      ; 1.684      ;
; -0.617 ; current_state.S_LDB_DIR_5 ; current_state.S_LDB_DIR_6 ; Clock         ; Clock       ; 1.000        ; 0.000      ; 1.656      ;
; -0.599 ; current_state.S_FETCH_1   ; current_state.S_STB_DIR_7 ; Clock         ; Clock       ; 1.000        ; -0.001     ; 1.637      ;
; -0.597 ; current_state.S_STB_DIR_5 ; current_state.S_STB_DIR_6 ; Clock         ; Clock       ; 1.000        ; 0.000      ; 1.636      ;
; -0.596 ; current_state.S_LDA_DIR_7 ; current_state.S_LDA_DIR_8 ; Clock         ; Clock       ; 1.000        ; 0.000      ; 1.635      ;
; -0.594 ; current_state.S_FETCH_1   ; current_state.S_FETCH_2   ; Clock         ; Clock       ; 1.000        ; -0.001     ; 1.632      ;
; -0.594 ; current_state.S_FETCH_1   ; current_state.S_BRA_6     ; Clock         ; Clock       ; 1.000        ; 0.000      ; 1.633      ;
; -0.593 ; current_state.S_LDA_IMM_5 ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 1.000        ; 0.001      ; 1.633      ;
; -0.584 ; current_state.S_LDA_IMM_5 ; current_state.S_LDA_IMM_6 ; Clock         ; Clock       ; 1.000        ; 0.000      ; 1.623      ;
; -0.583 ; current_state.S_STA_DIR_5 ; current_state.S_STA_DIR_6 ; Clock         ; Clock       ; 1.000        ; 0.000      ; 1.622      ;
; -0.522 ; current_state.S_FETCH_0   ; current_state.S_STB_DIR_6 ; Clock         ; Clock       ; 1.000        ; -0.001     ; 1.560      ;
; -0.459 ; current_state.S_FETCH_0   ; current_state.S_BRA_5     ; Clock         ; Clock       ; 1.000        ; 0.000      ; 1.498      ;
; -0.450 ; current_state.S_FETCH_0   ; current_state.S_BRA_6     ; Clock         ; Clock       ; 1.000        ; 0.000      ; 1.489      ;
; -0.436 ; current_state.S_LDA_DIR_5 ; current_state.S_LDA_DIR_6 ; Clock         ; Clock       ; 1.000        ; 0.000      ; 1.475      ;
; -0.309 ; current_state.S_STB_DIR_4 ; current_state.S_STB_DIR_5 ; Clock         ; Clock       ; 1.000        ; -0.001     ; 1.347      ;
; -0.300 ; current_state.S_LDB_DIR_7 ; current_state.S_LDB_DIR_8 ; Clock         ; Clock       ; 1.000        ; 0.000      ; 1.339      ;
; -0.236 ; current_state.S_BEQ_5     ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 1.000        ; 0.000      ; 1.275      ;
; -0.140 ; current_state.S_STA_DIR_4 ; current_state.S_STA_DIR_5 ; Clock         ; Clock       ; 1.000        ; -0.001     ; 1.178      ;
; -0.080 ; current_state.S_FETCH_1   ; current_state.S_BRA_5     ; Clock         ; Clock       ; 1.000        ; 0.000      ; 1.119      ;
; -0.076 ; current_state.S_BRA_5     ; current_state.S_BRA_6     ; Clock         ; Clock       ; 1.000        ; 0.000      ; 1.115      ;
; -0.064 ; current_state.S_LDB_IMM_4 ; current_state.S_LDB_IMM_5 ; Clock         ; Clock       ; 1.000        ; 0.000      ; 1.103      ;
; -0.064 ; current_state.S_LDA_IMM_4 ; current_state.S_LDA_IMM_5 ; Clock         ; Clock       ; 1.000        ; 0.000      ; 1.103      ;
; -0.063 ; current_state.S_LDA_DIR_6 ; current_state.S_LDA_DIR_7 ; Clock         ; Clock       ; 1.000        ; 0.000      ; 1.102      ;
; -0.062 ; current_state.S_STA_DIR_6 ; current_state.S_STA_DIR_7 ; Clock         ; Clock       ; 1.000        ; 0.000      ; 1.101      ;
; -0.032 ; CCR_Result[2]             ; current_state.S_BEQ_4     ; CCR_Result[2] ; Clock       ; 0.500        ; 2.605      ; 3.176      ;
; 0.065  ; current_state.S_FETCH_0   ; current_state.S_FETCH_1   ; Clock         ; Clock       ; 1.000        ; 0.000      ; 0.974      ;
; 0.081  ; current_state.S_BRA_4     ; current_state.S_BRA_5     ; Clock         ; Clock       ; 1.000        ; 0.000      ; 0.958      ;
; 0.088  ; current_state.S_LDB_DIR_6 ; current_state.S_LDB_DIR_7 ; Clock         ; Clock       ; 1.000        ; 0.000      ; 0.951      ;
; 0.092  ; current_state.S_LDB_DIR_4 ; current_state.S_LDB_DIR_5 ; Clock         ; Clock       ; 1.000        ; 0.000      ; 0.947      ;
; 0.093  ; current_state.S_LDA_DIR_4 ; current_state.S_LDA_DIR_5 ; Clock         ; Clock       ; 1.000        ; 0.000      ; 0.946      ;
; 0.095  ; current_state.S_STB_DIR_6 ; current_state.S_STB_DIR_7 ; Clock         ; Clock       ; 1.000        ; 0.000      ; 0.944      ;
; 0.468  ; CCR_Result[2]             ; current_state.S_BEQ_4     ; CCR_Result[2] ; Clock       ; 1.000        ; 2.605      ; 3.176      ;
+--------+---------------------------+---------------------------+---------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CCR_Result[2]'                                                                                               ;
+--------+---------------------------+-------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node           ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------+---------------+---------------+--------------+------------+------------+
; -0.344 ; current_state.S_DECODE_3  ; A_Load$latch      ; Clock         ; CCR_Result[2] ; 1.000        ; 3.377      ; 3.544      ;
; -0.275 ; current_state.S_DECODE_3  ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; 1.000        ; 3.221      ; 3.214      ;
; -0.247 ; current_state.S_STA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 3.916      ; 3.751      ;
; -0.210 ; current_state.S_DECODE_3  ; A_Load$latch      ; Clock         ; CCR_Result[2] ; 0.500        ; 4.011      ; 3.544      ;
; -0.184 ; current_state.S_DECODE_3  ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 3.214      ; 3.367      ;
; -0.141 ; current_state.S_DECODE_3  ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; 0.500        ; 3.855      ; 3.214      ;
; -0.113 ; current_state.S_STA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 4.550      ; 3.751      ;
; -0.050 ; current_state.S_DECODE_3  ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 3.848      ; 3.367      ;
; 0.007  ; current_state.S_STA_DIR_7 ; write$latch       ; Clock         ; CCR_Result[2] ; 1.000        ; 3.605      ; 3.559      ;
; 0.064  ; current_state.S_LDA_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; 1.000        ; 3.590      ; 3.244      ;
; 0.095  ; current_state.S_LDB_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; 1.000        ; 3.590      ; 3.213      ;
; 0.140  ; current_state.S_LDA_IMM_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 1.000        ; 3.747      ; 3.421      ;
; 0.141  ; current_state.S_STA_DIR_7 ; write$latch       ; Clock         ; CCR_Result[2] ; 0.500        ; 4.239      ; 3.559      ;
; 0.153  ; current_state.S_STB_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 3.743      ; 3.413      ;
; 0.169  ; current_state.S_LDA_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 1.000        ; 3.747      ; 3.392      ;
; 0.173  ; current_state.S_LDA_IMM_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 3.743      ; 3.393      ;
; 0.178  ; CCR_Result[2]             ; MAR_Load$latch    ; CCR_Result[2] ; CCR_Result[2] ; 0.500        ; 6.198      ; 5.238      ;
; 0.192  ; current_state.S_DECODE_3  ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 1.000        ; 3.378      ; 3.000      ;
; 0.198  ; current_state.S_LDA_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; 0.500        ; 4.224      ; 3.244      ;
; 0.202  ; current_state.S_LDA_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 3.743      ; 3.364      ;
; 0.207  ; CCR_Result[2]             ; A_Load$latch      ; CCR_Result[2] ; CCR_Result[2] ; 0.500        ; 6.354      ; 5.470      ;
; 0.221  ; current_state.S_STA_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; 1.000        ; 3.590      ; 3.087      ;
; 0.229  ; current_state.S_LDB_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; 0.500        ; 4.224      ; 3.213      ;
; 0.235  ; current_state.S_DECODE_3  ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 3.374      ; 2.962      ;
; 0.274  ; current_state.S_LDA_IMM_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 0.500        ; 4.381      ; 3.421      ;
; 0.287  ; current_state.S_STB_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 4.377      ; 3.413      ;
; 0.288  ; current_state.S_LDB_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 1.000        ; 3.747      ; 3.273      ;
; 0.303  ; current_state.S_LDA_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 0.500        ; 4.381      ; 3.392      ;
; 0.307  ; current_state.S_LDA_IMM_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 4.377      ; 3.393      ;
; 0.314  ; current_state.S_STA_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 3.743      ; 3.252      ;
; 0.321  ; current_state.S_LDB_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 3.743      ; 3.245      ;
; 0.326  ; current_state.S_DECODE_3  ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 0.500        ; 4.012      ; 3.000      ;
; 0.336  ; current_state.S_LDA_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 4.377      ; 3.364      ;
; 0.355  ; current_state.S_STA_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; 0.500        ; 4.224      ; 3.087      ;
; 0.367  ; CCR_Result[2]             ; Bus1_Sel[0]$latch ; CCR_Result[2] ; CCR_Result[2] ; 0.500        ; 6.191      ; 5.293      ;
; 0.369  ; current_state.S_DECODE_3  ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 4.008      ; 2.962      ;
; 0.382  ; current_state.S_STB_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; 1.000        ; 3.590      ; 2.926      ;
; 0.422  ; current_state.S_LDB_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 0.500        ; 4.381      ; 3.273      ;
; 0.448  ; current_state.S_STA_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 4.377      ; 3.252      ;
; 0.455  ; current_state.S_LDB_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 4.377      ; 3.245      ;
; 0.456  ; current_state.S_LDB_IMM_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 1.000        ; 3.747      ; 3.105      ;
; 0.489  ; current_state.S_LDB_IMM_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 3.743      ; 3.077      ;
; 0.516  ; current_state.S_STB_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; 0.500        ; 4.224      ; 2.926      ;
; 0.524  ; current_state.S_STB_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 1.000        ; 3.747      ; 3.037      ;
; 0.563  ; CCR_Result[2]             ; PC_Inc$latch      ; CCR_Result[2] ; CCR_Result[2] ; 0.500        ; 6.355      ; 5.106      ;
; 0.565  ; CCR_Result[2]             ; Bus2_Sel[0]$latch ; CCR_Result[2] ; CCR_Result[2] ; 0.500        ; 6.351      ; 5.109      ;
; 0.577  ; current_state.S_STB_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 3.916      ; 2.927      ;
; 0.590  ; current_state.S_LDB_IMM_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 0.500        ; 4.381      ; 3.105      ;
; 0.605  ; current_state.S_LDA_DIR_8 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 3.916      ; 2.899      ;
; 0.623  ; current_state.S_LDB_IMM_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 4.377      ; 3.077      ;
; 0.631  ; current_state.S_FETCH_1   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 3.742      ; 2.934      ;
; 0.658  ; current_state.S_STB_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 0.500        ; 4.381      ; 3.037      ;
; 0.662  ; current_state.S_FETCH_0   ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; 1.000        ; 3.589      ; 2.645      ;
; 0.665  ; current_state.S_BRA_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 3.742      ; 2.900      ;
; 0.678  ; CCR_Result[2]             ; MAR_Load$latch    ; CCR_Result[2] ; CCR_Result[2] ; 1.000        ; 6.198      ; 5.238      ;
; 0.685  ; current_state.S_STA_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 1.000        ; 3.747      ; 2.876      ;
; 0.706  ; current_state.S_LDA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 3.916      ; 2.798      ;
; 0.707  ; CCR_Result[2]             ; A_Load$latch      ; CCR_Result[2] ; CCR_Result[2] ; 1.000        ; 6.354      ; 5.470      ;
; 0.711  ; current_state.S_STB_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 4.550      ; 2.927      ;
; 0.737  ; current_state.S_LDB_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 3.916      ; 2.767      ;
; 0.739  ; current_state.S_LDA_DIR_8 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 4.550      ; 2.899      ;
; 0.765  ; current_state.S_FETCH_1   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 4.376      ; 2.934      ;
; 0.775  ; current_state.S_FETCH_0   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 3.742      ; 2.790      ;
; 0.777  ; current_state.S_LDB_DIR_8 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 3.916      ; 2.727      ;
; 0.796  ; current_state.S_FETCH_0   ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; 0.500        ; 4.223      ; 2.645      ;
; 0.799  ; current_state.S_BRA_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 4.376      ; 2.900      ;
; 0.812  ; CCR_Result[2]             ; MAR_Load$latch    ; CCR_Result[2] ; CCR_Result[2] ; 0.500        ; 6.832      ; 5.238      ;
; 0.819  ; current_state.S_STA_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 0.500        ; 4.381      ; 2.876      ;
; 0.831  ; current_state.S_STB_DIR_7 ; write$latch       ; Clock         ; CCR_Result[2] ; 1.000        ; 3.605      ; 2.735      ;
; 0.836  ; current_state.S_BEQ_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 3.915      ; 2.667      ;
; 0.840  ; current_state.S_LDA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 4.550      ; 2.798      ;
; 0.841  ; CCR_Result[2]             ; A_Load$latch      ; CCR_Result[2] ; CCR_Result[2] ; 0.500        ; 6.988      ; 5.470      ;
; 0.848  ; current_state.S_STA_DIR_7 ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 3.583      ; 2.704      ;
; 0.863  ; current_state.S_STA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 3.916      ; 2.641      ;
; 0.867  ; CCR_Result[2]             ; Bus1_Sel[0]$latch ; CCR_Result[2] ; CCR_Result[2] ; 1.000        ; 6.191      ; 5.293      ;
; 0.871  ; current_state.S_LDB_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 4.550      ; 2.767      ;
; 0.909  ; current_state.S_FETCH_0   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 4.376      ; 2.790      ;
; 0.911  ; current_state.S_LDB_DIR_8 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 4.550      ; 2.727      ;
; 0.961  ; current_state.S_LDB_IMM_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 3.916      ; 2.543      ;
; 0.965  ; current_state.S_STB_DIR_7 ; write$latch       ; Clock         ; CCR_Result[2] ; 0.500        ; 4.239      ; 2.735      ;
; 0.967  ; current_state.S_BEQ_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 3.742      ; 2.598      ;
; 0.970  ; current_state.S_BEQ_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 4.549      ; 2.667      ;
; 0.980  ; current_state.S_FETCH_1   ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 1.000        ; 3.746      ; 2.580      ;
; 0.982  ; current_state.S_STA_DIR_7 ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 4.217      ; 2.704      ;
; 0.988  ; current_state.S_LDA_IMM_6 ; A_Load$latch      ; Clock         ; CCR_Result[2] ; 1.000        ; 3.746      ; 2.581      ;
; 0.993  ; current_state.S_BRA_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 3.915      ; 2.510      ;
; 0.997  ; current_state.S_STA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 4.550      ; 2.641      ;
; 1.001  ; CCR_Result[2]             ; Bus1_Sel[0]$latch ; CCR_Result[2] ; CCR_Result[2] ; 0.500        ; 6.825      ; 5.293      ;
; 1.012  ; current_state.S_LDB_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 3.916      ; 2.492      ;
; 1.024  ; current_state.S_STB_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 3.916      ; 2.480      ;
; 1.026  ; current_state.S_LDA_IMM_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 3.916      ; 2.478      ;
; 1.063  ; CCR_Result[2]             ; PC_Inc$latch      ; CCR_Result[2] ; CCR_Result[2] ; 1.000        ; 6.355      ; 5.106      ;
; 1.065  ; CCR_Result[2]             ; Bus2_Sel[0]$latch ; CCR_Result[2] ; CCR_Result[2] ; 1.000        ; 6.351      ; 5.109      ;
; 1.095  ; current_state.S_LDB_IMM_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 4.550      ; 2.543      ;
; 1.101  ; current_state.S_BEQ_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 4.376      ; 2.598      ;
; 1.114  ; current_state.S_FETCH_1   ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 0.500        ; 4.380      ; 2.580      ;
; 1.122  ; current_state.S_LDA_IMM_6 ; A_Load$latch      ; Clock         ; CCR_Result[2] ; 0.500        ; 4.380      ; 2.581      ;
; 1.127  ; current_state.S_BRA_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 4.549      ; 2.510      ;
; 1.136  ; current_state.S_LDA_DIR_8 ; A_Load$latch      ; Clock         ; CCR_Result[2] ; 1.000        ; 3.746      ; 2.433      ;
; 1.146  ; current_state.S_LDB_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 4.550      ; 2.492      ;
+--------+---------------------------+-------------------+---------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CCR_Result[2]'                                                                                                ;
+--------+---------------------------+-------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node           ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------+---------------+---------------+--------------+------------+------------+
; -2.957 ; CCR_Result[2]             ; Bus2_Sel[0]$latch ; CCR_Result[2] ; CCR_Result[2] ; 0.000        ; 6.985      ; 4.028      ;
; -2.923 ; CCR_Result[2]             ; PC_Inc$latch      ; CCR_Result[2] ; CCR_Result[2] ; 0.000        ; 6.989      ; 4.066      ;
; -2.457 ; CCR_Result[2]             ; Bus2_Sel[0]$latch ; CCR_Result[2] ; CCR_Result[2] ; -0.500       ; 6.985      ; 4.028      ;
; -2.423 ; CCR_Result[2]             ; PC_Inc$latch      ; CCR_Result[2] ; CCR_Result[2] ; -0.500       ; 6.989      ; 4.066      ;
; -2.323 ; CCR_Result[2]             ; Bus2_Sel[0]$latch ; CCR_Result[2] ; CCR_Result[2] ; 0.000        ; 6.351      ; 4.028      ;
; -2.289 ; CCR_Result[2]             ; PC_Inc$latch      ; CCR_Result[2] ; CCR_Result[2] ; 0.000        ; 6.355      ; 4.066      ;
; -2.249 ; current_state.S_LDA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 4.550      ; 1.801      ;
; -2.185 ; current_state.S_LDB_IMM_6 ; B_Load$latch      ; Clock         ; CCR_Result[2] ; -0.500       ; 4.238      ; 1.553      ;
; -2.115 ; current_state.S_LDA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 3.916      ; 1.801      ;
; -2.105 ; current_state.S_FETCH_2   ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 4.550      ; 1.945      ;
; -2.051 ; current_state.S_LDB_IMM_6 ; B_Load$latch      ; Clock         ; CCR_Result[2] ; 0.000        ; 3.604      ; 1.553      ;
; -2.043 ; CCR_Result[2]             ; MAR_Load$latch    ; CCR_Result[2] ; CCR_Result[2] ; 0.000        ; 6.832      ; 4.789      ;
; -2.001 ; current_state.S_LDB_DIR_8 ; B_Load$latch      ; Clock         ; CCR_Result[2] ; -0.500       ; 4.238      ; 1.737      ;
; -1.971 ; current_state.S_FETCH_2   ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 3.916      ; 1.945      ;
; -1.960 ; current_state.S_BRA_6     ; PC_Load$latch     ; Clock         ; CCR_Result[2] ; -0.500       ; 4.215      ; 1.755      ;
; -1.883 ; CCR_Result[2]             ; Bus1_Sel[0]$latch ; CCR_Result[2] ; CCR_Result[2] ; 0.000        ; 6.825      ; 4.942      ;
; -1.869 ; CCR_Result[2]             ; A_Load$latch      ; CCR_Result[2] ; CCR_Result[2] ; 0.000        ; 6.988      ; 5.119      ;
; -1.867 ; current_state.S_LDB_DIR_8 ; B_Load$latch      ; Clock         ; CCR_Result[2] ; 0.000        ; 3.604      ; 1.737      ;
; -1.826 ; current_state.S_BRA_6     ; PC_Load$latch     ; Clock         ; CCR_Result[2] ; 0.000        ; 3.581      ; 1.755      ;
; -1.823 ; CCR_Result[2]             ; Bus2_Sel[0]$latch ; CCR_Result[2] ; CCR_Result[2] ; -0.500       ; 6.351      ; 4.028      ;
; -1.803 ; current_state.S_BEQ_6     ; PC_Load$latch     ; Clock         ; CCR_Result[2] ; -0.500       ; 4.215      ; 1.912      ;
; -1.789 ; CCR_Result[2]             ; PC_Inc$latch      ; CCR_Result[2] ; CCR_Result[2] ; -0.500       ; 6.355      ; 4.066      ;
; -1.669 ; current_state.S_BEQ_6     ; PC_Load$latch     ; Clock         ; CCR_Result[2] ; 0.000        ; 3.581      ; 1.912      ;
; -1.630 ; current_state.S_FETCH_2   ; IR_Load$latch     ; Clock         ; CCR_Result[2] ; -0.500       ; 4.217      ; 2.087      ;
; -1.572 ; current_state.S_LDA_IMM_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 4.550      ; 2.478      ;
; -1.570 ; current_state.S_STB_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 4.550      ; 2.480      ;
; -1.558 ; current_state.S_LDB_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 4.550      ; 2.492      ;
; -1.543 ; CCR_Result[2]             ; MAR_Load$latch    ; CCR_Result[2] ; CCR_Result[2] ; -0.500       ; 6.832      ; 4.789      ;
; -1.539 ; current_state.S_BRA_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 4.549      ; 2.510      ;
; -1.507 ; current_state.S_LDB_IMM_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 4.550      ; 2.543      ;
; -1.496 ; current_state.S_FETCH_2   ; IR_Load$latch     ; Clock         ; CCR_Result[2] ; 0.000        ; 3.583      ; 2.087      ;
; -1.447 ; current_state.S_LDA_DIR_8 ; A_Load$latch      ; Clock         ; CCR_Result[2] ; -0.500       ; 4.380      ; 2.433      ;
; -1.438 ; current_state.S_LDA_IMM_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 3.916      ; 2.478      ;
; -1.436 ; current_state.S_STB_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 3.916      ; 2.480      ;
; -1.424 ; current_state.S_LDB_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 3.916      ; 2.492      ;
; -1.409 ; CCR_Result[2]             ; MAR_Load$latch    ; CCR_Result[2] ; CCR_Result[2] ; 0.000        ; 6.198      ; 4.789      ;
; -1.409 ; current_state.S_STA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 4.550      ; 2.641      ;
; -1.405 ; current_state.S_BRA_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 3.915      ; 2.510      ;
; -1.383 ; CCR_Result[2]             ; Bus1_Sel[0]$latch ; CCR_Result[2] ; CCR_Result[2] ; -0.500       ; 6.825      ; 4.942      ;
; -1.382 ; current_state.S_BEQ_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 4.549      ; 2.667      ;
; -1.373 ; current_state.S_LDB_IMM_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 3.916      ; 2.543      ;
; -1.369 ; CCR_Result[2]             ; A_Load$latch      ; CCR_Result[2] ; CCR_Result[2] ; -0.500       ; 6.988      ; 5.119      ;
; -1.361 ; current_state.S_STB_DIR_7 ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 4.217      ; 2.356      ;
; -1.323 ; current_state.S_LDB_DIR_8 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 4.550      ; 2.727      ;
; -1.313 ; current_state.S_LDA_DIR_8 ; A_Load$latch      ; Clock         ; CCR_Result[2] ; 0.000        ; 3.746      ; 2.433      ;
; -1.300 ; current_state.S_FETCH_1   ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; -0.500       ; 4.380      ; 2.580      ;
; -1.299 ; current_state.S_LDA_IMM_6 ; A_Load$latch      ; Clock         ; CCR_Result[2] ; -0.500       ; 4.380      ; 2.581      ;
; -1.283 ; current_state.S_LDB_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 4.550      ; 2.767      ;
; -1.278 ; current_state.S_BEQ_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 4.376      ; 2.598      ;
; -1.275 ; current_state.S_STA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 3.916      ; 2.641      ;
; -1.252 ; current_state.S_LDA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 4.550      ; 2.798      ;
; -1.249 ; CCR_Result[2]             ; Bus1_Sel[0]$latch ; CCR_Result[2] ; CCR_Result[2] ; 0.000        ; 6.191      ; 4.942      ;
; -1.248 ; current_state.S_BEQ_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 3.915      ; 2.667      ;
; -1.235 ; CCR_Result[2]             ; A_Load$latch      ; CCR_Result[2] ; CCR_Result[2] ; 0.000        ; 6.354      ; 5.119      ;
; -1.227 ; current_state.S_STB_DIR_7 ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 3.583      ; 2.356      ;
; -1.189 ; current_state.S_LDB_DIR_8 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 3.916      ; 2.727      ;
; -1.166 ; current_state.S_FETCH_1   ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 0.000        ; 3.746      ; 2.580      ;
; -1.165 ; current_state.S_LDA_IMM_6 ; A_Load$latch      ; Clock         ; CCR_Result[2] ; 0.000        ; 3.746      ; 2.581      ;
; -1.151 ; current_state.S_LDA_DIR_8 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 4.550      ; 2.899      ;
; -1.149 ; current_state.S_LDB_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 3.916      ; 2.767      ;
; -1.144 ; current_state.S_BEQ_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 3.742      ; 2.598      ;
; -1.123 ; current_state.S_STB_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 4.550      ; 2.927      ;
; -1.118 ; current_state.S_LDA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 3.916      ; 2.798      ;
; -1.086 ; current_state.S_FETCH_0   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 4.376      ; 2.790      ;
; -1.078 ; current_state.S_FETCH_0   ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; -0.500       ; 4.223      ; 2.645      ;
; -1.017 ; current_state.S_LDA_DIR_8 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 3.916      ; 2.899      ;
; -1.013 ; current_state.S_STA_DIR_7 ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 4.217      ; 2.704      ;
; -1.005 ; current_state.S_STA_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; -0.500       ; 4.381      ; 2.876      ;
; -1.004 ; current_state.S_STB_DIR_7 ; write$latch       ; Clock         ; CCR_Result[2] ; -0.500       ; 4.239      ; 2.735      ;
; -0.989 ; current_state.S_STB_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 3.916      ; 2.927      ;
; -0.976 ; current_state.S_BRA_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 4.376      ; 2.900      ;
; -0.952 ; current_state.S_FETCH_0   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 3.742      ; 2.790      ;
; -0.944 ; current_state.S_FETCH_0   ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; 0.000        ; 3.589      ; 2.645      ;
; -0.942 ; current_state.S_FETCH_1   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 4.376      ; 2.934      ;
; -0.909 ; CCR_Result[2]             ; MAR_Load$latch    ; CCR_Result[2] ; CCR_Result[2] ; -0.500       ; 6.198      ; 4.789      ;
; -0.879 ; current_state.S_STA_DIR_7 ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 3.583      ; 2.704      ;
; -0.871 ; current_state.S_STA_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 0.000        ; 3.747      ; 2.876      ;
; -0.870 ; current_state.S_STB_DIR_7 ; write$latch       ; Clock         ; CCR_Result[2] ; 0.000        ; 3.605      ; 2.735      ;
; -0.844 ; current_state.S_STB_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; -0.500       ; 4.381      ; 3.037      ;
; -0.842 ; current_state.S_BRA_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 3.742      ; 2.900      ;
; -0.808 ; current_state.S_FETCH_1   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 3.742      ; 2.934      ;
; -0.800 ; current_state.S_LDB_IMM_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 4.377      ; 3.077      ;
; -0.798 ; current_state.S_STB_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; -0.500       ; 4.224      ; 2.926      ;
; -0.776 ; current_state.S_LDB_IMM_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; -0.500       ; 4.381      ; 3.105      ;
; -0.749 ; CCR_Result[2]             ; Bus1_Sel[0]$latch ; CCR_Result[2] ; CCR_Result[2] ; -0.500       ; 6.191      ; 4.942      ;
; -0.746 ; current_state.S_DECODE_3  ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 4.008      ; 2.762      ;
; -0.735 ; CCR_Result[2]             ; A_Load$latch      ; CCR_Result[2] ; CCR_Result[2] ; -0.500       ; 6.354      ; 5.119      ;
; -0.710 ; current_state.S_STB_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 0.000        ; 3.747      ; 3.037      ;
; -0.666 ; current_state.S_LDB_IMM_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 3.743      ; 3.077      ;
; -0.664 ; current_state.S_STB_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; 0.000        ; 3.590      ; 2.926      ;
; -0.642 ; current_state.S_LDB_IMM_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 0.000        ; 3.747      ; 3.105      ;
; -0.637 ; current_state.S_STA_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; -0.500       ; 4.224      ; 3.087      ;
; -0.632 ; current_state.S_LDB_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 4.377      ; 3.245      ;
; -0.625 ; current_state.S_STA_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 4.377      ; 3.252      ;
; -0.612 ; current_state.S_DECODE_3  ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 3.374      ; 2.762      ;
; -0.608 ; current_state.S_LDB_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; -0.500       ; 4.381      ; 3.273      ;
; -0.513 ; current_state.S_LDA_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 4.377      ; 3.364      ;
; -0.512 ; current_state.S_DECODE_3  ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; -0.500       ; 4.012      ; 3.000      ;
; -0.511 ; current_state.S_LDB_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; -0.500       ; 4.224      ; 3.213      ;
; -0.503 ; current_state.S_STA_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; 0.000        ; 3.590      ; 3.087      ;
+--------+---------------------------+-------------------+---------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                             ;
+-------+---------------------------+---------------------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------+-------------+--------------+------------+------------+
; 0.275 ; CCR_Result[2]             ; current_state.S_BEQ_4     ; CCR_Result[2] ; Clock       ; 0.000        ; 2.605      ; 3.176      ;
; 0.648 ; current_state.S_STB_DIR_6 ; current_state.S_STB_DIR_7 ; Clock         ; Clock       ; 0.000        ; 0.000      ; 0.944      ;
; 0.650 ; current_state.S_LDA_DIR_4 ; current_state.S_LDA_DIR_5 ; Clock         ; Clock       ; 0.000        ; 0.000      ; 0.946      ;
; 0.651 ; current_state.S_LDB_DIR_4 ; current_state.S_LDB_DIR_5 ; Clock         ; Clock       ; 0.000        ; 0.000      ; 0.947      ;
; 0.655 ; current_state.S_LDB_DIR_6 ; current_state.S_LDB_DIR_7 ; Clock         ; Clock       ; 0.000        ; 0.000      ; 0.951      ;
; 0.662 ; current_state.S_BRA_4     ; current_state.S_BRA_5     ; Clock         ; Clock       ; 0.000        ; 0.000      ; 0.958      ;
; 0.678 ; current_state.S_FETCH_0   ; current_state.S_FETCH_1   ; Clock         ; Clock       ; 0.000        ; 0.000      ; 0.974      ;
; 0.775 ; CCR_Result[2]             ; current_state.S_BEQ_4     ; CCR_Result[2] ; Clock       ; -0.500       ; 2.605      ; 3.176      ;
; 0.805 ; current_state.S_STA_DIR_6 ; current_state.S_STA_DIR_7 ; Clock         ; Clock       ; 0.000        ; 0.000      ; 1.101      ;
; 0.806 ; current_state.S_LDA_DIR_6 ; current_state.S_LDA_DIR_7 ; Clock         ; Clock       ; 0.000        ; 0.000      ; 1.102      ;
; 0.807 ; current_state.S_LDB_IMM_4 ; current_state.S_LDB_IMM_5 ; Clock         ; Clock       ; 0.000        ; 0.000      ; 1.103      ;
; 0.807 ; current_state.S_LDA_IMM_4 ; current_state.S_LDA_IMM_5 ; Clock         ; Clock       ; 0.000        ; 0.000      ; 1.103      ;
; 0.819 ; current_state.S_BRA_5     ; current_state.S_BRA_6     ; Clock         ; Clock       ; 0.000        ; 0.000      ; 1.115      ;
; 0.823 ; current_state.S_FETCH_1   ; current_state.S_BRA_5     ; Clock         ; Clock       ; 0.000        ; 0.000      ; 1.119      ;
; 0.883 ; current_state.S_STA_DIR_4 ; current_state.S_STA_DIR_5 ; Clock         ; Clock       ; 0.000        ; -0.001     ; 1.178      ;
; 0.979 ; current_state.S_BEQ_5     ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 0.000        ; 0.000      ; 1.275      ;
; 1.043 ; current_state.S_LDB_DIR_7 ; current_state.S_LDB_DIR_8 ; Clock         ; Clock       ; 0.000        ; 0.000      ; 1.339      ;
; 1.052 ; current_state.S_STB_DIR_4 ; current_state.S_STB_DIR_5 ; Clock         ; Clock       ; 0.000        ; -0.001     ; 1.347      ;
; 1.179 ; current_state.S_LDA_DIR_5 ; current_state.S_LDA_DIR_6 ; Clock         ; Clock       ; 0.000        ; 0.000      ; 1.475      ;
; 1.193 ; current_state.S_FETCH_0   ; current_state.S_BRA_6     ; Clock         ; Clock       ; 0.000        ; 0.000      ; 1.489      ;
; 1.202 ; current_state.S_FETCH_0   ; current_state.S_BRA_5     ; Clock         ; Clock       ; 0.000        ; 0.000      ; 1.498      ;
; 1.265 ; current_state.S_FETCH_0   ; current_state.S_STB_DIR_6 ; Clock         ; Clock       ; 0.000        ; -0.001     ; 1.560      ;
; 1.326 ; current_state.S_STA_DIR_5 ; current_state.S_STA_DIR_6 ; Clock         ; Clock       ; 0.000        ; 0.000      ; 1.622      ;
; 1.327 ; current_state.S_LDA_IMM_5 ; current_state.S_LDA_IMM_6 ; Clock         ; Clock       ; 0.000        ; 0.000      ; 1.623      ;
; 1.336 ; current_state.S_LDA_IMM_5 ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 0.000        ; 0.001      ; 1.633      ;
; 1.337 ; current_state.S_FETCH_1   ; current_state.S_FETCH_2   ; Clock         ; Clock       ; 0.000        ; -0.001     ; 1.632      ;
; 1.337 ; current_state.S_FETCH_1   ; current_state.S_BRA_6     ; Clock         ; Clock       ; 0.000        ; 0.000      ; 1.633      ;
; 1.339 ; current_state.S_LDA_DIR_7 ; current_state.S_LDA_DIR_8 ; Clock         ; Clock       ; 0.000        ; 0.000      ; 1.635      ;
; 1.340 ; current_state.S_STB_DIR_5 ; current_state.S_STB_DIR_6 ; Clock         ; Clock       ; 0.000        ; 0.000      ; 1.636      ;
; 1.342 ; current_state.S_FETCH_1   ; current_state.S_STB_DIR_7 ; Clock         ; Clock       ; 0.000        ; -0.001     ; 1.637      ;
; 1.360 ; current_state.S_LDB_DIR_5 ; current_state.S_LDB_DIR_6 ; Clock         ; Clock       ; 0.000        ; 0.000      ; 1.656      ;
; 1.388 ; current_state.S_LDB_IMM_5 ; current_state.S_LDB_IMM_6 ; Clock         ; Clock       ; 0.000        ; 0.000      ; 1.684      ;
; 1.570 ; current_state.S_BEQ_4     ; current_state.S_BEQ_5     ; Clock         ; Clock       ; 0.000        ; 0.004      ; 1.870      ;
; 1.626 ; current_state.S_FETCH_0   ; current_state.S_STB_DIR_7 ; Clock         ; Clock       ; 0.000        ; -0.001     ; 1.921      ;
; 1.760 ; current_state.S_FETCH_2   ; current_state.S_DECODE_3  ; Clock         ; Clock       ; 0.000        ; 0.369      ; 2.425      ;
; 1.831 ; current_state.S_LDA_IMM_4 ; current_state.S_BEQ_5     ; Clock         ; Clock       ; 0.000        ; 0.001      ; 2.128      ;
; 1.835 ; current_state.S_LDA_IMM_4 ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 0.000        ; 0.001      ; 2.132      ;
; 2.043 ; current_state.S_FETCH_0   ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.000      ; 2.339      ;
; 2.053 ; current_state.S_FETCH_0   ; current_state.S_BEQ_5     ; Clock         ; Clock       ; 0.000        ; 0.000      ; 2.349      ;
; 2.057 ; current_state.S_FETCH_0   ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 0.000        ; 0.000      ; 2.353      ;
; 2.106 ; current_state.S_DECODE_3  ; current_state.S_BRA_4     ; Clock         ; Clock       ; 0.000        ; -0.368     ; 2.034      ;
; 2.125 ; current_state.S_LDA_DIR_7 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.001      ; 2.422      ;
; 2.186 ; current_state.S_DECODE_3  ; current_state.S_BEQ_4     ; Clock         ; Clock       ; 0.000        ; -0.372     ; 2.110      ;
; 2.187 ; current_state.S_FETCH_1   ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.000      ; 2.483      ;
; 2.197 ; current_state.S_FETCH_1   ; current_state.S_BEQ_5     ; Clock         ; Clock       ; 0.000        ; 0.000      ; 2.493      ;
; 2.201 ; current_state.S_FETCH_1   ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 0.000        ; 0.000      ; 2.497      ;
; 2.205 ; current_state.S_DECODE_3  ; current_state.S_BRA_6     ; Clock         ; Clock       ; 0.000        ; -0.368     ; 2.133      ;
; 2.292 ; current_state.S_DECODE_3  ; current_state.S_LDA_DIR_4 ; Clock         ; Clock       ; 0.000        ; -0.369     ; 2.219      ;
; 2.292 ; current_state.S_DECODE_3  ; current_state.S_LDB_IMM_4 ; Clock         ; Clock       ; 0.000        ; -0.369     ; 2.219      ;
; 2.293 ; current_state.S_DECODE_3  ; current_state.S_LDB_DIR_4 ; Clock         ; Clock       ; 0.000        ; -0.369     ; 2.220      ;
; 2.295 ; current_state.S_DECODE_3  ; current_state.S_LDA_IMM_4 ; Clock         ; Clock       ; 0.000        ; -0.369     ; 2.222      ;
; 2.311 ; current_state.S_DECODE_3  ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; -0.368     ; 2.239      ;
; 2.316 ; current_state.S_FETCH_2   ; current_state.S_BRA_5     ; Clock         ; Clock       ; 0.000        ; 0.001      ; 2.613      ;
; 2.317 ; current_state.S_FETCH_2   ; current_state.S_BRA_6     ; Clock         ; Clock       ; 0.000        ; 0.001      ; 2.614      ;
; 2.322 ; current_state.S_DECODE_3  ; current_state.S_STA_DIR_4 ; Clock         ; Clock       ; 0.000        ; -0.368     ; 2.250      ;
; 2.323 ; current_state.S_DECODE_3  ; current_state.S_STB_DIR_4 ; Clock         ; Clock       ; 0.000        ; -0.368     ; 2.251      ;
; 2.349 ; current_state.S_STB_DIR_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.000      ; 2.645      ;
; 2.458 ; current_state.S_DECODE_3  ; current_state.S_BEQ_5     ; Clock         ; Clock       ; 0.000        ; -0.368     ; 2.386      ;
; 2.462 ; current_state.S_DECODE_3  ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 0.000        ; -0.368     ; 2.390      ;
; 2.597 ; current_state.S_STA_DIR_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.000      ; 2.893      ;
; 2.655 ; current_state.S_BRA_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.000      ; 2.951      ;
; 2.746 ; current_state.S_BEQ_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.000      ; 3.042      ;
; 2.789 ; current_state.S_BEQ_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.004      ; 3.089      ;
; 2.804 ; current_state.S_STB_DIR_6 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.001      ; 3.101      ;
; 2.816 ; current_state.S_LDB_DIR_7 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.001      ; 3.113      ;
; 2.828 ; current_state.S_FETCH_2   ; current_state.S_BEQ_5     ; Clock         ; Clock       ; 0.000        ; 0.001      ; 3.125      ;
; 2.832 ; current_state.S_FETCH_2   ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 0.000        ; 0.001      ; 3.129      ;
; 2.909 ; current_state.S_FETCH_2   ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.001      ; 3.206      ;
; 2.965 ; current_state.S_STA_DIR_6 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.001      ; 3.262      ;
; 3.048 ; current_state.S_BRA_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.000      ; 3.344      ;
; 3.091 ; current_state.S_LDB_DIR_6 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.001      ; 3.388      ;
; 3.122 ; current_state.S_LDA_DIR_6 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.001      ; 3.419      ;
; 3.126 ; current_state.S_LDA_DIR_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.001      ; 3.423      ;
; 3.224 ; current_state.S_LDB_IMM_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.001      ; 3.521      ;
; 3.242 ; current_state.S_LDB_IMM_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.001      ; 3.539      ;
; 3.392 ; current_state.S_LDB_DIR_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.001      ; 3.689      ;
; 3.399 ; current_state.S_STA_DIR_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.001      ; 3.696      ;
; 3.488 ; current_state.S_LDB_DIR_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.001      ; 3.785      ;
; 3.511 ; current_state.S_LDA_DIR_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.001      ; 3.808      ;
; 3.540 ; current_state.S_LDA_IMM_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.001      ; 3.837      ;
; 3.541 ; current_state.S_LDA_IMM_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.001      ; 3.838      ;
; 3.560 ; current_state.S_STB_DIR_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.001      ; 3.857      ;
+-------+---------------------------+---------------------------+---------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; Clock ; Rise       ; Clock                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_BEQ_4         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BEQ_4         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_BEQ_5         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BEQ_5         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_BEQ_6         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BEQ_6         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_BRA_4         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BRA_4         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_BRA_5         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BRA_5         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_BRA_6         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BRA_6         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_DECODE_3      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_DECODE_3      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_FETCH_0       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_FETCH_0       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_FETCH_1       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_FETCH_1       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_FETCH_2       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_FETCH_2       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_4     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_4     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_5     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_5     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_6     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_6     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_7     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_7     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_8     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_8     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDA_IMM_4     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_IMM_4     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDA_IMM_5     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_IMM_5     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDA_IMM_6     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_IMM_6     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_4     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDB_DIR_4     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_5     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDB_DIR_5     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_6     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDB_DIR_6     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_7     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDB_DIR_7     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_8     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDB_DIR_8     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDB_IMM_4     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDB_IMM_4     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDB_IMM_5     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDB_IMM_5     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDB_IMM_6     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDB_IMM_6     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_STA_DIR_4     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STA_DIR_4     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_STA_DIR_5     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STA_DIR_5     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_STA_DIR_6     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STA_DIR_6     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_STA_DIR_7     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STA_DIR_7     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_STB_DIR_4     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STB_DIR_4     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_STB_DIR_5     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STB_DIR_5     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_STB_DIR_6     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STB_DIR_6     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; current_state.S_STB_DIR_7     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STB_DIR_7     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_BEQ_4|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BEQ_4|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_BEQ_5|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BEQ_5|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_BEQ_6|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BEQ_6|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_BRA_4|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BRA_4|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_BRA_5|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BRA_5|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_BRA_6|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BRA_6|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_DECODE_3|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_DECODE_3|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_FETCH_0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_FETCH_0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_FETCH_1|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_FETCH_1|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_FETCH_2|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_FETCH_2|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_4|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_4|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_5|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_5|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_6|clk ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CCR_Result[2]'                                                                       ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; CCR_Result[2] ; Rise       ; CCR_Result[2]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; A_Load$latch                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; A_Load$latch                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; A_Load$latch                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; A_Load$latch                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; A_Load$latch|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; A_Load$latch|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; A_Load$latch|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; A_Load$latch|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; B_Load$latch                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; B_Load$latch                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; B_Load$latch                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; B_Load$latch                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; B_Load$latch|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; B_Load$latch|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; B_Load$latch|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; B_Load$latch|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; Bus1_Sel[0]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; Bus1_Sel[0]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; Bus1_Sel[0]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; Bus1_Sel[0]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; Bus1_Sel[0]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; Bus1_Sel[0]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; Bus1_Sel[0]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; Bus1_Sel[0]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; Bus2_Sel[0]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; Bus2_Sel[0]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; Bus2_Sel[0]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; Bus2_Sel[0]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; Bus2_Sel[0]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; Bus2_Sel[0]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; Bus2_Sel[0]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; Bus2_Sel[0]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; Bus2_Sel[1]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; Bus2_Sel[1]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; Bus2_Sel[1]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; Bus2_Sel[1]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; Bus2_Sel[1]$latch|datab      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; Bus2_Sel[1]$latch|datab      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; Bus2_Sel[1]$latch|datab      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; Bus2_Sel[1]$latch|datab      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; CCR_Result[2]|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; CCR_Result[2]|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; IR_Load$latch                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; IR_Load$latch                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; IR_Load$latch                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; IR_Load$latch                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; IR_Load$latch|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; IR_Load$latch|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; IR_Load$latch|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; IR_Load$latch|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; MAR_Load$latch               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; MAR_Load$latch               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; MAR_Load$latch               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; MAR_Load$latch               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; MAR_Load$latch|datad         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; MAR_Load$latch|datad         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; MAR_Load$latch|datad         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; MAR_Load$latch|datad         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; OUTPUT_LOGIC~1|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; OUTPUT_LOGIC~1|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; OUTPUT_LOGIC~1|datad         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; OUTPUT_LOGIC~1|datad         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; PC_Inc$latch                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; PC_Inc$latch                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; PC_Inc$latch                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; PC_Inc$latch                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; PC_Inc$latch|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; PC_Inc$latch|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; PC_Inc$latch|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; PC_Inc$latch|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; PC_Load$latch                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; PC_Load$latch                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; PC_Load$latch                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; PC_Load$latch                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; PC_Load$latch|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; PC_Load$latch|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; PC_Load$latch|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; PC_Load$latch|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; Selector15~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; Selector15~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; Selector15~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; Selector15~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; Selector15~1|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; Selector15~1|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; Selector15~1|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; Selector15~1|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; Selector18~1clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; Selector18~1clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; Selector18~1clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; Selector18~1clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; Selector18~1clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; Selector18~1clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; Selector18~1clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; Selector18~1clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; Selector18~1|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; Selector18~1|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; Selector18~1|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; Selector18~1|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; Selector18~1|datac           ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+----------------+---------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+---------------+--------+--------+------------+-----------------+
; CCR_Result[*]  ; CCR_Result[2] ; 0.322  ; 0.322  ; Rise       ; CCR_Result[2]   ;
;  CCR_Result[2] ; CCR_Result[2] ; 0.322  ; 0.322  ; Rise       ; CCR_Result[2]   ;
; IR[*]          ; CCR_Result[2] ; 7.305  ; 7.305  ; Rise       ; CCR_Result[2]   ;
;  IR[0]         ; CCR_Result[2] ; 7.285  ; 7.285  ; Rise       ; CCR_Result[2]   ;
;  IR[1]         ; CCR_Result[2] ; 7.305  ; 7.305  ; Rise       ; CCR_Result[2]   ;
;  IR[2]         ; CCR_Result[2] ; 7.220  ; 7.220  ; Rise       ; CCR_Result[2]   ;
;  IR[3]         ; CCR_Result[2] ; 6.928  ; 6.928  ; Rise       ; CCR_Result[2]   ;
;  IR[4]         ; CCR_Result[2] ; 7.213  ; 7.213  ; Rise       ; CCR_Result[2]   ;
;  IR[5]         ; CCR_Result[2] ; 6.733  ; 6.733  ; Rise       ; CCR_Result[2]   ;
;  IR[6]         ; CCR_Result[2] ; 6.697  ; 6.697  ; Rise       ; CCR_Result[2]   ;
;  IR[7]         ; CCR_Result[2] ; 7.051  ; 7.051  ; Rise       ; CCR_Result[2]   ;
; CCR_Result[*]  ; CCR_Result[2] ; -0.312 ; -0.312 ; Fall       ; CCR_Result[2]   ;
;  CCR_Result[2] ; CCR_Result[2] ; -0.312 ; -0.312 ; Fall       ; CCR_Result[2]   ;
; IR[*]          ; CCR_Result[2] ; 6.671  ; 6.671  ; Fall       ; CCR_Result[2]   ;
;  IR[0]         ; CCR_Result[2] ; 6.651  ; 6.651  ; Fall       ; CCR_Result[2]   ;
;  IR[1]         ; CCR_Result[2] ; 6.671  ; 6.671  ; Fall       ; CCR_Result[2]   ;
;  IR[2]         ; CCR_Result[2] ; 6.586  ; 6.586  ; Fall       ; CCR_Result[2]   ;
;  IR[3]         ; CCR_Result[2] ; 6.294  ; 6.294  ; Fall       ; CCR_Result[2]   ;
;  IR[4]         ; CCR_Result[2] ; 6.579  ; 6.579  ; Fall       ; CCR_Result[2]   ;
;  IR[5]         ; CCR_Result[2] ; 6.099  ; 6.099  ; Fall       ; CCR_Result[2]   ;
;  IR[6]         ; CCR_Result[2] ; 6.063  ; 6.063  ; Fall       ; CCR_Result[2]   ;
;  IR[7]         ; CCR_Result[2] ; 6.417  ; 6.417  ; Fall       ; CCR_Result[2]   ;
; CCR_Result[*]  ; Clock         ; 0.532  ; 0.532  ; Rise       ; Clock           ;
;  CCR_Result[2] ; Clock         ; 0.532  ; 0.532  ; Rise       ; Clock           ;
; IR[*]          ; Clock         ; 8.515  ; 8.515  ; Rise       ; Clock           ;
;  IR[0]         ; Clock         ; 6.539  ; 6.539  ; Rise       ; Clock           ;
;  IR[1]         ; Clock         ; 7.740  ; 7.740  ; Rise       ; Clock           ;
;  IR[2]         ; Clock         ; 8.515  ; 8.515  ; Rise       ; Clock           ;
;  IR[3]         ; Clock         ; 8.223  ; 8.223  ; Rise       ; Clock           ;
;  IR[4]         ; Clock         ; 8.508  ; 8.508  ; Rise       ; Clock           ;
;  IR[5]         ; Clock         ; 8.028  ; 8.028  ; Rise       ; Clock           ;
;  IR[6]         ; Clock         ; 7.992  ; 7.992  ; Rise       ; Clock           ;
;  IR[7]         ; Clock         ; 8.346  ; 8.346  ; Rise       ; Clock           ;
+----------------+---------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+----------------+---------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+---------------+--------+--------+------------+-----------------+
; CCR_Result[*]  ; CCR_Result[2] ; 2.323  ; 2.323  ; Rise       ; CCR_Result[2]   ;
;  CCR_Result[2] ; CCR_Result[2] ; 2.323  ; 2.323  ; Rise       ; CCR_Result[2]   ;
; IR[*]          ; CCR_Result[2] ; -2.484 ; -2.484 ; Rise       ; CCR_Result[2]   ;
;  IR[0]         ; CCR_Result[2] ; -2.717 ; -2.717 ; Rise       ; CCR_Result[2]   ;
;  IR[1]         ; CCR_Result[2] ; -2.881 ; -2.881 ; Rise       ; CCR_Result[2]   ;
;  IR[2]         ; CCR_Result[2] ; -2.484 ; -2.484 ; Rise       ; CCR_Result[2]   ;
;  IR[3]         ; CCR_Result[2] ; -2.574 ; -2.574 ; Rise       ; CCR_Result[2]   ;
;  IR[4]         ; CCR_Result[2] ; -3.638 ; -3.638 ; Rise       ; CCR_Result[2]   ;
;  IR[5]         ; CCR_Result[2] ; -3.164 ; -3.164 ; Rise       ; CCR_Result[2]   ;
;  IR[6]         ; CCR_Result[2] ; -3.103 ; -3.103 ; Rise       ; CCR_Result[2]   ;
;  IR[7]         ; CCR_Result[2] ; -3.272 ; -3.272 ; Rise       ; CCR_Result[2]   ;
; CCR_Result[*]  ; CCR_Result[2] ; 2.957  ; 2.957  ; Fall       ; CCR_Result[2]   ;
;  CCR_Result[2] ; CCR_Result[2] ; 2.957  ; 2.957  ; Fall       ; CCR_Result[2]   ;
; IR[*]          ; CCR_Result[2] ; -1.850 ; -1.850 ; Fall       ; CCR_Result[2]   ;
;  IR[0]         ; CCR_Result[2] ; -2.083 ; -2.083 ; Fall       ; CCR_Result[2]   ;
;  IR[1]         ; CCR_Result[2] ; -2.247 ; -2.247 ; Fall       ; CCR_Result[2]   ;
;  IR[2]         ; CCR_Result[2] ; -1.850 ; -1.850 ; Fall       ; CCR_Result[2]   ;
;  IR[3]         ; CCR_Result[2] ; -1.940 ; -1.940 ; Fall       ; CCR_Result[2]   ;
;  IR[4]         ; CCR_Result[2] ; -3.004 ; -3.004 ; Fall       ; CCR_Result[2]   ;
;  IR[5]         ; CCR_Result[2] ; -2.530 ; -2.530 ; Fall       ; CCR_Result[2]   ;
;  IR[6]         ; CCR_Result[2] ; -2.469 ; -2.469 ; Fall       ; CCR_Result[2]   ;
;  IR[7]         ; CCR_Result[2] ; -2.638 ; -2.638 ; Fall       ; CCR_Result[2]   ;
; CCR_Result[*]  ; Clock         ; -0.275 ; -0.275 ; Rise       ; Clock           ;
;  CCR_Result[2] ; Clock         ; -0.275 ; -0.275 ; Rise       ; Clock           ;
; IR[*]          ; Clock         ; -4.303 ; -4.303 ; Rise       ; Clock           ;
;  IR[0]         ; Clock         ; -4.303 ; -4.303 ; Rise       ; Clock           ;
;  IR[1]         ; Clock         ; -4.323 ; -4.323 ; Rise       ; Clock           ;
;  IR[2]         ; Clock         ; -5.452 ; -5.452 ; Rise       ; Clock           ;
;  IR[3]         ; Clock         ; -5.311 ; -5.311 ; Rise       ; Clock           ;
;  IR[4]         ; Clock         ; -4.370 ; -4.370 ; Rise       ; Clock           ;
;  IR[5]         ; Clock         ; -5.482 ; -5.482 ; Rise       ; Clock           ;
;  IR[6]         ; Clock         ; -5.734 ; -5.734 ; Rise       ; Clock           ;
;  IR[7]         ; Clock         ; -6.209 ; -6.209 ; Rise       ; Clock           ;
+----------------+---------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+--------------+---------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+---------------+--------+--------+------------+-----------------+
; A_Load       ; CCR_Result[2] ; 10.653 ; 10.653 ; Rise       ; CCR_Result[2]   ;
; B_Load       ; CCR_Result[2] ; 10.503 ; 10.503 ; Rise       ; CCR_Result[2]   ;
; Bus1_Sel[*]  ; CCR_Result[2] ; 10.355 ; 10.355 ; Rise       ; CCR_Result[2]   ;
;  Bus1_Sel[0] ; CCR_Result[2] ; 10.355 ; 10.355 ; Rise       ; CCR_Result[2]   ;
; Bus2_Sel[*]  ; CCR_Result[2] ; 10.694 ; 10.694 ; Rise       ; CCR_Result[2]   ;
;  Bus2_Sel[0] ; CCR_Result[2] ; 10.269 ; 10.269 ; Rise       ; CCR_Result[2]   ;
;  Bus2_Sel[1] ; CCR_Result[2] ; 10.694 ; 10.694 ; Rise       ; CCR_Result[2]   ;
; IR_Load      ; CCR_Result[2] ; 10.401 ; 10.401 ; Rise       ; CCR_Result[2]   ;
; MAR_Load     ; CCR_Result[2] ; 10.123 ; 10.123 ; Rise       ; CCR_Result[2]   ;
; PC_Inc       ; CCR_Result[2] ; 10.562 ; 10.562 ; Rise       ; CCR_Result[2]   ;
; PC_Load      ; CCR_Result[2] ; 10.204 ; 10.204 ; Rise       ; CCR_Result[2]   ;
; write        ; CCR_Result[2] ; 10.534 ; 10.534 ; Rise       ; CCR_Result[2]   ;
; A_Load       ; CCR_Result[2] ; 11.287 ; 11.287 ; Fall       ; CCR_Result[2]   ;
; B_Load       ; CCR_Result[2] ; 11.137 ; 11.137 ; Fall       ; CCR_Result[2]   ;
; Bus1_Sel[*]  ; CCR_Result[2] ; 10.989 ; 10.989 ; Fall       ; CCR_Result[2]   ;
;  Bus1_Sel[0] ; CCR_Result[2] ; 10.989 ; 10.989 ; Fall       ; CCR_Result[2]   ;
; Bus2_Sel[*]  ; CCR_Result[2] ; 11.328 ; 11.328 ; Fall       ; CCR_Result[2]   ;
;  Bus2_Sel[0] ; CCR_Result[2] ; 10.903 ; 10.903 ; Fall       ; CCR_Result[2]   ;
;  Bus2_Sel[1] ; CCR_Result[2] ; 11.328 ; 11.328 ; Fall       ; CCR_Result[2]   ;
; IR_Load      ; CCR_Result[2] ; 11.035 ; 11.035 ; Fall       ; CCR_Result[2]   ;
; MAR_Load     ; CCR_Result[2] ; 10.757 ; 10.757 ; Fall       ; CCR_Result[2]   ;
; PC_Inc       ; CCR_Result[2] ; 11.196 ; 11.196 ; Fall       ; CCR_Result[2]   ;
; PC_Load      ; CCR_Result[2] ; 10.838 ; 10.838 ; Fall       ; CCR_Result[2]   ;
; write        ; CCR_Result[2] ; 11.168 ; 11.168 ; Fall       ; CCR_Result[2]   ;
+--------------+---------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+--------------+---------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+---------------+--------+--------+------------+-----------------+
; A_Load       ; CCR_Result[2] ; 10.653 ; 10.653 ; Rise       ; CCR_Result[2]   ;
; B_Load       ; CCR_Result[2] ; 10.503 ; 10.503 ; Rise       ; CCR_Result[2]   ;
; Bus1_Sel[*]  ; CCR_Result[2] ; 10.355 ; 10.355 ; Rise       ; CCR_Result[2]   ;
;  Bus1_Sel[0] ; CCR_Result[2] ; 10.355 ; 10.355 ; Rise       ; CCR_Result[2]   ;
; Bus2_Sel[*]  ; CCR_Result[2] ; 10.269 ; 10.269 ; Rise       ; CCR_Result[2]   ;
;  Bus2_Sel[0] ; CCR_Result[2] ; 10.269 ; 10.269 ; Rise       ; CCR_Result[2]   ;
;  Bus2_Sel[1] ; CCR_Result[2] ; 10.694 ; 10.694 ; Rise       ; CCR_Result[2]   ;
; IR_Load      ; CCR_Result[2] ; 10.401 ; 10.401 ; Rise       ; CCR_Result[2]   ;
; MAR_Load     ; CCR_Result[2] ; 10.123 ; 10.123 ; Rise       ; CCR_Result[2]   ;
; PC_Inc       ; CCR_Result[2] ; 10.562 ; 10.562 ; Rise       ; CCR_Result[2]   ;
; PC_Load      ; CCR_Result[2] ; 10.204 ; 10.204 ; Rise       ; CCR_Result[2]   ;
; write        ; CCR_Result[2] ; 10.534 ; 10.534 ; Rise       ; CCR_Result[2]   ;
; A_Load       ; CCR_Result[2] ; 11.287 ; 11.287 ; Fall       ; CCR_Result[2]   ;
; B_Load       ; CCR_Result[2] ; 11.137 ; 11.137 ; Fall       ; CCR_Result[2]   ;
; Bus1_Sel[*]  ; CCR_Result[2] ; 10.989 ; 10.989 ; Fall       ; CCR_Result[2]   ;
;  Bus1_Sel[0] ; CCR_Result[2] ; 10.989 ; 10.989 ; Fall       ; CCR_Result[2]   ;
; Bus2_Sel[*]  ; CCR_Result[2] ; 10.903 ; 10.903 ; Fall       ; CCR_Result[2]   ;
;  Bus2_Sel[0] ; CCR_Result[2] ; 10.903 ; 10.903 ; Fall       ; CCR_Result[2]   ;
;  Bus2_Sel[1] ; CCR_Result[2] ; 11.328 ; 11.328 ; Fall       ; CCR_Result[2]   ;
; IR_Load      ; CCR_Result[2] ; 11.035 ; 11.035 ; Fall       ; CCR_Result[2]   ;
; MAR_Load     ; CCR_Result[2] ; 10.757 ; 10.757 ; Fall       ; CCR_Result[2]   ;
; PC_Inc       ; CCR_Result[2] ; 11.196 ; 11.196 ; Fall       ; CCR_Result[2]   ;
; PC_Load      ; CCR_Result[2] ; 10.838 ; 10.838 ; Fall       ; CCR_Result[2]   ;
; write        ; CCR_Result[2] ; 11.168 ; 11.168 ; Fall       ; CCR_Result[2]   ;
+--------------+---------------+--------+--------+------------+-----------------+


+----------------------------------------+
; Fast Model Setup Summary               ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; Clock         ; -0.316 ; -0.627        ;
; CCR_Result[2] ; 0.301  ; 0.000         ;
+---------------+--------+---------------+


+----------------------------------------+
; Fast Model Hold Summary                ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; CCR_Result[2] ; -1.264 ; -7.884        ;
; Clock         ; -0.169 ; -0.169        ;
+---------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; Clock         ; -1.380 ; -35.380       ;
; CCR_Result[2] ; -1.222 ; -1.222        ;
+---------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                             ;
+--------+---------------------------+---------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+---------------+-------------+--------------+------------+------------+
; -0.316 ; current_state.S_STB_DIR_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.001     ; 1.345      ;
; -0.311 ; current_state.S_LDA_IMM_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.001     ; 1.340      ;
; -0.297 ; current_state.S_LDA_DIR_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.001     ; 1.326      ;
; -0.291 ; current_state.S_LDA_IMM_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.001     ; 1.320      ;
; -0.277 ; current_state.S_LDB_DIR_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.001     ; 1.306      ;
; -0.264 ; current_state.S_STA_DIR_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.001     ; 1.293      ;
; -0.235 ; current_state.S_LDB_DIR_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.001     ; 1.264      ;
; -0.214 ; current_state.S_LDB_IMM_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.001     ; 1.243      ;
; -0.207 ; current_state.S_LDA_DIR_6 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.001      ; 1.238      ;
; -0.189 ; current_state.S_LDB_DIR_6 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.001      ; 1.220      ;
; -0.180 ; current_state.S_LDB_IMM_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.001     ; 1.209      ;
; -0.163 ; current_state.S_LDA_DIR_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.001     ; 1.192      ;
; -0.157 ; current_state.S_FETCH_2   ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 1.000        ; 0.001      ; 1.188      ;
; -0.154 ; current_state.S_FETCH_2   ; current_state.S_BEQ_5     ; Clock         ; Clock       ; 1.000        ; 0.001      ; 1.185      ;
; -0.148 ; current_state.S_BRA_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.000      ; 1.178      ;
; -0.139 ; current_state.S_FETCH_2   ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.001      ; 1.170      ;
; -0.126 ; current_state.S_STA_DIR_6 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.001      ; 1.157      ;
; -0.108 ; current_state.S_LDB_DIR_7 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.001      ; 1.139      ;
; -0.074 ; current_state.S_STB_DIR_6 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.001      ; 1.105      ;
; -0.063 ; current_state.S_BEQ_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.004      ; 1.097      ;
; -0.055 ; current_state.S_BEQ_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.000      ; 1.085      ;
; -0.004 ; current_state.S_BRA_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.000      ; 1.034      ;
; 0.016  ; current_state.S_STA_DIR_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.000      ; 1.014      ;
; 0.018  ; current_state.S_FETCH_2   ; current_state.S_BRA_5     ; Clock         ; Clock       ; 1.000        ; 0.001      ; 1.013      ;
; 0.018  ; current_state.S_FETCH_2   ; current_state.S_BRA_6     ; Clock         ; Clock       ; 1.000        ; 0.001      ; 1.013      ;
; 0.063  ; current_state.S_FETCH_2   ; current_state.S_DECODE_3  ; Clock         ; Clock       ; 1.000        ; -0.017     ; 0.950      ;
; 0.080  ; current_state.S_STB_DIR_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.000      ; 0.950      ;
; 0.112  ; current_state.S_LDA_DIR_7 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.001      ; 0.919      ;
; 0.134  ; current_state.S_DECODE_3  ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.018      ; 0.914      ;
; 0.143  ; current_state.S_FETCH_1   ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 1.000        ; 0.000      ; 0.887      ;
; 0.146  ; current_state.S_FETCH_1   ; current_state.S_BEQ_5     ; Clock         ; Clock       ; 1.000        ; 0.000      ; 0.884      ;
; 0.158  ; current_state.S_FETCH_1   ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.000      ; 0.872      ;
; 0.177  ; current_state.S_DECODE_3  ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 1.000        ; 0.018      ; 0.871      ;
; 0.180  ; current_state.S_DECODE_3  ; current_state.S_BEQ_5     ; Clock         ; Clock       ; 1.000        ; 0.018      ; 0.868      ;
; 0.186  ; current_state.S_FETCH_0   ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 1.000        ; 0.000      ; 0.844      ;
; 0.189  ; current_state.S_FETCH_0   ; current_state.S_BEQ_5     ; Clock         ; Clock       ; 1.000        ; 0.000      ; 0.841      ;
; 0.201  ; current_state.S_FETCH_0   ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; 0.000      ; 0.829      ;
; 0.214  ; current_state.S_DECODE_3  ; current_state.S_STB_DIR_4 ; Clock         ; Clock       ; 1.000        ; 0.018      ; 0.834      ;
; 0.214  ; current_state.S_DECODE_3  ; current_state.S_STA_DIR_4 ; Clock         ; Clock       ; 1.000        ; 0.018      ; 0.834      ;
; 0.220  ; current_state.S_DECODE_3  ; current_state.S_LDB_DIR_4 ; Clock         ; Clock       ; 1.000        ; 0.019      ; 0.829      ;
; 0.221  ; current_state.S_DECODE_3  ; current_state.S_LDA_IMM_4 ; Clock         ; Clock       ; 1.000        ; 0.019      ; 0.828      ;
; 0.222  ; current_state.S_DECODE_3  ; current_state.S_LDB_IMM_4 ; Clock         ; Clock       ; 1.000        ; 0.019      ; 0.827      ;
; 0.223  ; current_state.S_DECODE_3  ; current_state.S_LDA_DIR_4 ; Clock         ; Clock       ; 1.000        ; 0.019      ; 0.826      ;
; 0.231  ; current_state.S_DECODE_3  ; current_state.S_BRA_6     ; Clock         ; Clock       ; 1.000        ; 0.018      ; 0.817      ;
; 0.253  ; current_state.S_DECODE_3  ; current_state.S_BEQ_4     ; Clock         ; Clock       ; 1.000        ; 0.014      ; 0.791      ;
; 0.263  ; current_state.S_LDA_IMM_4 ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 1.000        ; -0.001     ; 0.766      ;
; 0.266  ; current_state.S_LDA_IMM_4 ; current_state.S_BEQ_5     ; Clock         ; Clock       ; 1.000        ; -0.001     ; 0.763      ;
; 0.272  ; current_state.S_DECODE_3  ; current_state.S_BRA_4     ; Clock         ; Clock       ; 1.000        ; 0.018      ; 0.776      ;
; 0.308  ; current_state.S_FETCH_0   ; current_state.S_STB_DIR_7 ; Clock         ; Clock       ; 1.000        ; -0.001     ; 0.721      ;
; 0.336  ; current_state.S_BEQ_4     ; current_state.S_BEQ_5     ; Clock         ; Clock       ; 1.000        ; 0.004      ; 0.698      ;
; 0.361  ; current_state.S_LDB_IMM_5 ; current_state.S_LDB_IMM_6 ; Clock         ; Clock       ; 1.000        ; -0.002     ; 0.667      ;
; 0.377  ; current_state.S_LDB_DIR_5 ; current_state.S_LDB_DIR_6 ; Clock         ; Clock       ; 1.000        ; -0.002     ; 0.651      ;
; 0.388  ; current_state.S_FETCH_1   ; current_state.S_FETCH_2   ; Clock         ; Clock       ; 1.000        ; -0.001     ; 0.641      ;
; 0.390  ; current_state.S_LDA_DIR_7 ; current_state.S_LDA_DIR_8 ; Clock         ; Clock       ; 1.000        ; 0.000      ; 0.640      ;
; 0.391  ; current_state.S_LDA_IMM_5 ; current_state.S_LDA_IMM_6 ; Clock         ; Clock       ; 1.000        ; -0.002     ; 0.637      ;
; 0.392  ; current_state.S_STA_DIR_5 ; current_state.S_STA_DIR_6 ; Clock         ; Clock       ; 1.000        ; -0.002     ; 0.636      ;
; 0.397  ; current_state.S_STB_DIR_5 ; current_state.S_STB_DIR_6 ; Clock         ; Clock       ; 1.000        ; -0.002     ; 0.631      ;
; 0.424  ; current_state.S_FETCH_1   ; current_state.S_STB_DIR_7 ; Clock         ; Clock       ; 1.000        ; -0.001     ; 0.605      ;
; 0.426  ; current_state.S_LDA_IMM_5 ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 1.000        ; -0.001     ; 0.603      ;
; 0.428  ; current_state.S_FETCH_1   ; current_state.S_BRA_6     ; Clock         ; Clock       ; 1.000        ; 0.000      ; 0.602      ;
; 0.437  ; current_state.S_FETCH_0   ; current_state.S_STB_DIR_6 ; Clock         ; Clock       ; 1.000        ; -0.001     ; 0.592      ;
; 0.461  ; current_state.S_FETCH_0   ; current_state.S_BRA_5     ; Clock         ; Clock       ; 1.000        ; 0.000      ; 0.569      ;
; 0.471  ; current_state.S_FETCH_0   ; current_state.S_BRA_6     ; Clock         ; Clock       ; 1.000        ; 0.000      ; 0.559      ;
; 0.475  ; current_state.S_LDA_DIR_5 ; current_state.S_LDA_DIR_6 ; Clock         ; Clock       ; 1.000        ; -0.002     ; 0.553      ;
; 0.487  ; current_state.S_STB_DIR_4 ; current_state.S_STB_DIR_5 ; Clock         ; Clock       ; 1.000        ; 0.001      ; 0.544      ;
; 0.489  ; current_state.S_LDB_DIR_7 ; current_state.S_LDB_DIR_8 ; Clock         ; Clock       ; 1.000        ; 0.000      ; 0.541      ;
; 0.529  ; current_state.S_BEQ_5     ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 1.000        ; 0.000      ; 0.501      ;
; 0.551  ; CCR_Result[2]             ; current_state.S_BEQ_4     ; CCR_Result[2] ; Clock       ; 0.500        ; 1.355      ; 1.334      ;
; 0.565  ; current_state.S_LDB_IMM_4 ; current_state.S_LDB_IMM_5 ; Clock         ; Clock       ; 1.000        ; 0.000      ; 0.465      ;
; 0.566  ; current_state.S_STA_DIR_6 ; current_state.S_STA_DIR_7 ; Clock         ; Clock       ; 1.000        ; 0.000      ; 0.464      ;
; 0.567  ; current_state.S_LDA_DIR_6 ; current_state.S_LDA_DIR_7 ; Clock         ; Clock       ; 1.000        ; 0.000      ; 0.463      ;
; 0.570  ; current_state.S_LDA_IMM_4 ; current_state.S_LDA_IMM_5 ; Clock         ; Clock       ; 1.000        ; 0.000      ; 0.460      ;
; 0.576  ; current_state.S_BRA_5     ; current_state.S_BRA_6     ; Clock         ; Clock       ; 1.000        ; 0.000      ; 0.454      ;
; 0.580  ; current_state.S_STA_DIR_4 ; current_state.S_STA_DIR_5 ; Clock         ; Clock       ; 1.000        ; 0.001      ; 0.451      ;
; 0.599  ; current_state.S_FETCH_1   ; current_state.S_BRA_5     ; Clock         ; Clock       ; 1.000        ; 0.000      ; 0.431      ;
; 0.622  ; current_state.S_FETCH_0   ; current_state.S_FETCH_1   ; Clock         ; Clock       ; 1.000        ; 0.000      ; 0.408      ;
; 0.647  ; current_state.S_BRA_4     ; current_state.S_BRA_5     ; Clock         ; Clock       ; 1.000        ; 0.000      ; 0.383      ;
; 0.649  ; current_state.S_LDB_DIR_6 ; current_state.S_LDB_DIR_7 ; Clock         ; Clock       ; 1.000        ; 0.000      ; 0.381      ;
; 0.651  ; current_state.S_LDB_DIR_4 ; current_state.S_LDB_DIR_5 ; Clock         ; Clock       ; 1.000        ; 0.000      ; 0.379      ;
; 0.651  ; current_state.S_LDA_DIR_4 ; current_state.S_LDA_DIR_5 ; Clock         ; Clock       ; 1.000        ; 0.000      ; 0.379      ;
; 0.653  ; current_state.S_STB_DIR_6 ; current_state.S_STB_DIR_7 ; Clock         ; Clock       ; 1.000        ; 0.000      ; 0.377      ;
; 1.051  ; CCR_Result[2]             ; current_state.S_BEQ_4     ; CCR_Result[2] ; Clock       ; 1.000        ; 1.355      ; 1.334      ;
+--------+---------------------------+---------------------------+---------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CCR_Result[2]'                                                                                              ;
+-------+---------------------------+-------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node           ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+-------------------+---------------+---------------+--------------+------------+------------+
; 0.301 ; current_state.S_STA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 1.554      ; 1.300      ;
; 0.345 ; current_state.S_STA_DIR_7 ; write$latch       ; Clock         ; CCR_Result[2] ; 0.500        ; 1.447      ; 1.274      ;
; 0.378 ; current_state.S_LDA_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; 0.500        ; 1.441      ; 1.151      ;
; 0.396 ; current_state.S_LDB_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; 0.500        ; 1.441      ; 1.133      ;
; 0.403 ; current_state.S_DECODE_3  ; A_Load$latch      ; Clock         ; CCR_Result[2] ; 0.500        ; 1.506      ; 1.234      ;
; 0.404 ; current_state.S_STB_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 1.488      ; 1.215      ;
; 0.409 ; current_state.S_LDA_IMM_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 1.488      ; 1.210      ;
; 0.410 ; current_state.S_LDA_IMM_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 0.500        ; 1.488      ; 1.205      ;
; 0.423 ; current_state.S_LDA_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 1.488      ; 1.196      ;
; 0.424 ; current_state.S_LDA_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 0.500        ; 1.488      ; 1.191      ;
; 0.438 ; current_state.S_DECODE_3  ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 1.454      ; 1.192      ;
; 0.443 ; current_state.S_DECODE_3  ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; 0.500        ; 1.458      ; 1.103      ;
; 0.456 ; current_state.S_STA_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 1.488      ; 1.163      ;
; 0.459 ; current_state.S_STA_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; 0.500        ; 1.441      ; 1.070      ;
; 0.485 ; current_state.S_LDB_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 1.488      ; 1.134      ;
; 0.486 ; current_state.S_LDB_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 0.500        ; 1.488      ; 1.129      ;
; 0.511 ; current_state.S_STB_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; 0.500        ; 1.441      ; 1.018      ;
; 0.540 ; current_state.S_LDB_IMM_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 1.488      ; 1.079      ;
; 0.541 ; current_state.S_LDB_IMM_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 0.500        ; 1.488      ; 1.074      ;
; 0.555 ; current_state.S_STB_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 0.500        ; 1.488      ; 1.060      ;
; 0.572 ; current_state.S_BRA_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 1.489      ; 1.048      ;
; 0.573 ; current_state.S_FETCH_0   ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; 0.500        ; 1.440      ; 0.955      ;
; 0.575 ; current_state.S_DECODE_3  ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 0.500        ; 1.507      ; 1.059      ;
; 0.583 ; current_state.S_STA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 1.336      ; 1.300      ;
; 0.592 ; current_state.S_LDA_DIR_8 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 1.554      ; 1.009      ;
; 0.597 ; current_state.S_DECODE_3  ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 1.507      ; 1.041      ;
; 0.598 ; current_state.S_STB_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 1.554      ; 1.003      ;
; 0.605 ; current_state.S_LDA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 1.554      ; 0.996      ;
; 0.607 ; current_state.S_STA_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 0.500        ; 1.488      ; 1.008      ;
; 0.608 ; current_state.S_FETCH_1   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 1.489      ; 1.012      ;
; 0.623 ; current_state.S_LDB_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 1.554      ; 0.978      ;
; 0.627 ; current_state.S_STA_DIR_7 ; write$latch       ; Clock         ; CCR_Result[2] ; 1.000        ; 1.229      ; 1.274      ;
; 0.642 ; current_state.S_STB_DIR_7 ; write$latch       ; Clock         ; CCR_Result[2] ; 0.500        ; 1.447      ; 0.977      ;
; 0.645 ; current_state.S_BEQ_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 1.553      ; 0.955      ;
; 0.651 ; current_state.S_FETCH_0   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 1.489      ; 0.969      ;
; 0.660 ; current_state.S_LDA_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; 1.000        ; 1.223      ; 1.151      ;
; 0.663 ; current_state.S_LDB_DIR_8 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 1.554      ; 0.938      ;
; 0.665 ; current_state.S_BEQ_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 1.489      ; 0.955      ;
; 0.668 ; current_state.S_STA_DIR_7 ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 1.437      ; 0.945      ;
; 0.678 ; current_state.S_LDB_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; 1.000        ; 1.223      ; 1.133      ;
; 0.685 ; current_state.S_DECODE_3  ; A_Load$latch      ; Clock         ; CCR_Result[2] ; 1.000        ; 1.288      ; 1.234      ;
; 0.686 ; current_state.S_STB_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 1.270      ; 1.215      ;
; 0.686 ; current_state.S_STA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 1.554      ; 0.915      ;
; 0.688 ; current_state.S_LDA_IMM_6 ; A_Load$latch      ; Clock         ; CCR_Result[2] ; 0.500        ; 1.489      ; 0.932      ;
; 0.688 ; current_state.S_LDB_IMM_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 1.554      ; 0.913      ;
; 0.691 ; current_state.S_LDA_IMM_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 1.270      ; 1.210      ;
; 0.692 ; current_state.S_LDA_IMM_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 1.000        ; 1.270      ; 1.205      ;
; 0.694 ; current_state.S_LDA_IMM_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 1.554      ; 0.907      ;
; 0.695 ; current_state.S_BRA_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 1.553      ; 0.905      ;
; 0.701 ; CCR_Result[2]             ; A_Load$latch      ; CCR_Result[2] ; CCR_Result[2] ; 0.500        ; 2.629      ; 2.059      ;
; 0.704 ; current_state.S_LDB_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 1.554      ; 0.897      ;
; 0.705 ; current_state.S_LDA_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 1.270      ; 1.196      ;
; 0.706 ; current_state.S_LDA_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 1.000        ; 1.270      ; 1.191      ;
; 0.710 ; current_state.S_FETCH_1   ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 0.500        ; 1.489      ; 0.906      ;
; 0.720 ; current_state.S_DECODE_3  ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 1.236      ; 1.192      ;
; 0.725 ; current_state.S_DECODE_3  ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; 1.000        ; 1.240      ; 1.103      ;
; 0.734 ; CCR_Result[2]             ; MAR_Load$latch    ; CCR_Result[2] ; CCR_Result[2] ; 0.500        ; 2.581      ; 1.935      ;
; 0.736 ; CCR_Result[2]             ; Bus1_Sel[0]$latch ; CCR_Result[2] ; CCR_Result[2] ; 0.500        ; 2.577      ; 2.017      ;
; 0.738 ; current_state.S_STA_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 1.270      ; 1.163      ;
; 0.738 ; current_state.S_LDA_DIR_8 ; A_Load$latch      ; Clock         ; CCR_Result[2] ; 0.500        ; 1.489      ; 0.882      ;
; 0.738 ; current_state.S_STB_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 1.554      ; 0.863      ;
; 0.741 ; current_state.S_STA_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; 1.000        ; 1.223      ; 1.070      ;
; 0.754 ; current_state.S_STB_DIR_7 ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 1.437      ; 0.859      ;
; 0.767 ; current_state.S_LDB_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 1.270      ; 1.134      ;
; 0.768 ; current_state.S_LDB_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 1.000        ; 1.270      ; 1.129      ;
; 0.783 ; CCR_Result[2]             ; PC_Inc$latch      ; CCR_Result[2] ; CCR_Result[2] ; 0.500        ; 2.630      ; 1.974      ;
; 0.793 ; current_state.S_STB_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; 1.000        ; 1.223      ; 1.018      ;
; 0.822 ; current_state.S_LDB_IMM_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 1.270      ; 1.079      ;
; 0.823 ; current_state.S_LDB_IMM_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 1.000        ; 1.270      ; 1.074      ;
; 0.837 ; current_state.S_STB_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 1.000        ; 1.270      ; 1.060      ;
; 0.854 ; current_state.S_BRA_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 1.271      ; 1.048      ;
; 0.855 ; current_state.S_FETCH_0   ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; 1.000        ; 1.222      ; 0.955      ;
; 0.857 ; current_state.S_DECODE_3  ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 1.000        ; 1.289      ; 1.059      ;
; 0.864 ; CCR_Result[2]             ; Bus2_Sel[0]$latch ; CCR_Result[2] ; CCR_Result[2] ; 0.500        ; 2.630      ; 1.897      ;
; 0.874 ; current_state.S_LDA_DIR_8 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 1.336      ; 1.009      ;
; 0.879 ; current_state.S_DECODE_3  ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 1.289      ; 1.041      ;
; 0.880 ; current_state.S_STB_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 1.336      ; 1.003      ;
; 0.887 ; current_state.S_LDA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 1.336      ; 0.996      ;
; 0.889 ; current_state.S_STA_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 1.000        ; 1.270      ; 1.008      ;
; 0.890 ; current_state.S_FETCH_1   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 1.271      ; 1.012      ;
; 0.905 ; current_state.S_LDB_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 1.336      ; 0.978      ;
; 0.910 ; current_state.S_FETCH_2   ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 1.554      ; 0.691      ;
; 0.919 ; CCR_Result[2]             ; A_Load$latch      ; CCR_Result[2] ; CCR_Result[2] ; 0.500        ; 2.847      ; 2.059      ;
; 0.924 ; current_state.S_STB_DIR_7 ; write$latch       ; Clock         ; CCR_Result[2] ; 1.000        ; 1.229      ; 0.977      ;
; 0.924 ; current_state.S_FETCH_2   ; IR_Load$latch     ; Clock         ; CCR_Result[2] ; 0.500        ; 1.437      ; 0.754      ;
; 0.924 ; current_state.S_LDA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.500        ; 1.554      ; 0.677      ;
; 0.926 ; current_state.S_BEQ_6     ; PC_Load$latch     ; Clock         ; CCR_Result[2] ; 0.500        ; 1.436      ; 0.683      ;
; 0.927 ; current_state.S_BEQ_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 1.335      ; 0.955      ;
; 0.933 ; current_state.S_FETCH_0   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 1.271      ; 0.969      ;
; 0.945 ; current_state.S_LDB_DIR_8 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 1.336      ; 0.938      ;
; 0.947 ; current_state.S_BEQ_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 1.271      ; 0.955      ;
; 0.950 ; current_state.S_STA_DIR_7 ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 1.219      ; 0.945      ;
; 0.952 ; CCR_Result[2]             ; MAR_Load$latch    ; CCR_Result[2] ; CCR_Result[2] ; 0.500        ; 2.799      ; 1.935      ;
; 0.954 ; CCR_Result[2]             ; Bus1_Sel[0]$latch ; CCR_Result[2] ; CCR_Result[2] ; 0.500        ; 2.795      ; 2.017      ;
; 0.968 ; current_state.S_STA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 1.336      ; 0.915      ;
; 0.970 ; current_state.S_LDA_IMM_6 ; A_Load$latch      ; Clock         ; CCR_Result[2] ; 1.000        ; 1.271      ; 0.932      ;
; 0.970 ; current_state.S_LDB_IMM_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 1.336      ; 0.913      ;
; 0.976 ; current_state.S_LDA_IMM_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 1.336      ; 0.907      ;
; 0.976 ; current_state.S_BRA_6     ; PC_Load$latch     ; Clock         ; CCR_Result[2] ; 0.500        ; 1.436      ; 0.633      ;
; 0.977 ; current_state.S_BRA_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 1.000        ; 1.335      ; 0.905      ;
+-------+---------------------------+-------------------+---------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CCR_Result[2]'                                                                                                ;
+--------+---------------------------+-------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node           ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------+---------------+---------------+--------------+------------+------------+
; -1.264 ; CCR_Result[2]             ; Bus2_Sel[0]$latch ; CCR_Result[2] ; CCR_Result[2] ; 0.000        ; 2.848      ; 1.584      ;
; -1.246 ; CCR_Result[2]             ; PC_Inc$latch      ; CCR_Result[2] ; CCR_Result[2] ; 0.000        ; 2.848      ; 1.602      ;
; -1.046 ; CCR_Result[2]             ; Bus2_Sel[0]$latch ; CCR_Result[2] ; CCR_Result[2] ; 0.000        ; 2.630      ; 1.584      ;
; -1.028 ; CCR_Result[2]             ; PC_Inc$latch      ; CCR_Result[2] ; CCR_Result[2] ; 0.000        ; 2.630      ; 1.602      ;
; -0.984 ; CCR_Result[2]             ; MAR_Load$latch    ; CCR_Result[2] ; CCR_Result[2] ; 0.000        ; 2.799      ; 1.815      ;
; -0.901 ; CCR_Result[2]             ; A_Load$latch      ; CCR_Result[2] ; CCR_Result[2] ; 0.000        ; 2.847      ; 1.946      ;
; -0.891 ; CCR_Result[2]             ; Bus1_Sel[0]$latch ; CCR_Result[2] ; CCR_Result[2] ; 0.000        ; 2.795      ; 1.904      ;
; -0.766 ; CCR_Result[2]             ; MAR_Load$latch    ; CCR_Result[2] ; CCR_Result[2] ; 0.000        ; 2.581      ; 1.815      ;
; -0.764 ; CCR_Result[2]             ; Bus2_Sel[0]$latch ; CCR_Result[2] ; CCR_Result[2] ; -0.500       ; 2.848      ; 1.584      ;
; -0.746 ; CCR_Result[2]             ; PC_Inc$latch      ; CCR_Result[2] ; CCR_Result[2] ; -0.500       ; 2.848      ; 1.602      ;
; -0.683 ; CCR_Result[2]             ; A_Load$latch      ; CCR_Result[2] ; CCR_Result[2] ; 0.000        ; 2.629      ; 1.946      ;
; -0.673 ; CCR_Result[2]             ; Bus1_Sel[0]$latch ; CCR_Result[2] ; CCR_Result[2] ; 0.000        ; 2.577      ; 1.904      ;
; -0.659 ; current_state.S_LDA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 1.336      ; 0.677      ;
; -0.645 ; current_state.S_FETCH_2   ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 1.336      ; 0.691      ;
; -0.637 ; current_state.S_LDB_IMM_6 ; B_Load$latch      ; Clock         ; CCR_Result[2] ; 0.000        ; 1.229      ; 0.592      ;
; -0.612 ; current_state.S_LDB_DIR_8 ; B_Load$latch      ; Clock         ; CCR_Result[2] ; 0.000        ; 1.229      ; 0.617      ;
; -0.585 ; current_state.S_BRA_6     ; PC_Load$latch     ; Clock         ; CCR_Result[2] ; 0.000        ; 1.218      ; 0.633      ;
; -0.546 ; CCR_Result[2]             ; Bus2_Sel[0]$latch ; CCR_Result[2] ; CCR_Result[2] ; -0.500       ; 2.630      ; 1.584      ;
; -0.535 ; current_state.S_BEQ_6     ; PC_Load$latch     ; Clock         ; CCR_Result[2] ; 0.000        ; 1.218      ; 0.683      ;
; -0.528 ; CCR_Result[2]             ; PC_Inc$latch      ; CCR_Result[2] ; CCR_Result[2] ; -0.500       ; 2.630      ; 1.602      ;
; -0.484 ; CCR_Result[2]             ; MAR_Load$latch    ; CCR_Result[2] ; CCR_Result[2] ; -0.500       ; 2.799      ; 1.815      ;
; -0.473 ; current_state.S_STB_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 1.336      ; 0.863      ;
; -0.465 ; current_state.S_FETCH_2   ; IR_Load$latch     ; Clock         ; CCR_Result[2] ; 0.000        ; 1.219      ; 0.754      ;
; -0.439 ; current_state.S_LDB_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 1.336      ; 0.897      ;
; -0.430 ; current_state.S_BRA_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 1.335      ; 0.905      ;
; -0.429 ; current_state.S_LDA_IMM_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 1.336      ; 0.907      ;
; -0.423 ; current_state.S_LDB_IMM_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 1.336      ; 0.913      ;
; -0.421 ; current_state.S_STA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 1.336      ; 0.915      ;
; -0.401 ; CCR_Result[2]             ; A_Load$latch      ; CCR_Result[2] ; CCR_Result[2] ; -0.500       ; 2.847      ; 1.946      ;
; -0.398 ; current_state.S_LDB_DIR_8 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 1.336      ; 0.938      ;
; -0.391 ; CCR_Result[2]             ; Bus1_Sel[0]$latch ; CCR_Result[2] ; CCR_Result[2] ; -0.500       ; 2.795      ; 1.904      ;
; -0.389 ; current_state.S_LDA_DIR_8 ; A_Load$latch      ; Clock         ; CCR_Result[2] ; 0.000        ; 1.271      ; 0.882      ;
; -0.380 ; current_state.S_BEQ_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 1.335      ; 0.955      ;
; -0.377 ; current_state.S_LDA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 1.554      ; 0.677      ;
; -0.365 ; current_state.S_FETCH_1   ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 0.000        ; 1.271      ; 0.906      ;
; -0.363 ; current_state.S_FETCH_2   ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 1.554      ; 0.691      ;
; -0.360 ; current_state.S_STB_DIR_7 ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 1.219      ; 0.859      ;
; -0.358 ; current_state.S_LDB_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 1.336      ; 0.978      ;
; -0.355 ; current_state.S_LDB_IMM_6 ; B_Load$latch      ; Clock         ; CCR_Result[2] ; -0.500       ; 1.447      ; 0.592      ;
; -0.340 ; current_state.S_LDA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 1.336      ; 0.996      ;
; -0.339 ; current_state.S_LDA_IMM_6 ; A_Load$latch      ; Clock         ; CCR_Result[2] ; 0.000        ; 1.271      ; 0.932      ;
; -0.338 ; current_state.S_DECODE_3  ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 1.289      ; 0.951      ;
; -0.333 ; current_state.S_STB_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 1.336      ; 1.003      ;
; -0.330 ; current_state.S_LDB_DIR_8 ; B_Load$latch      ; Clock         ; CCR_Result[2] ; -0.500       ; 1.447      ; 0.617      ;
; -0.327 ; current_state.S_LDA_DIR_8 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 1.336      ; 1.009      ;
; -0.316 ; current_state.S_BEQ_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 1.271      ; 0.955      ;
; -0.303 ; current_state.S_BRA_6     ; PC_Load$latch     ; Clock         ; CCR_Result[2] ; -0.500       ; 1.436      ; 0.633      ;
; -0.302 ; current_state.S_FETCH_0   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 1.271      ; 0.969      ;
; -0.274 ; current_state.S_STA_DIR_7 ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 1.219      ; 0.945      ;
; -0.267 ; current_state.S_FETCH_0   ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; 0.000        ; 1.222      ; 0.955      ;
; -0.266 ; CCR_Result[2]             ; MAR_Load$latch    ; CCR_Result[2] ; CCR_Result[2] ; -0.500       ; 2.581      ; 1.815      ;
; -0.262 ; current_state.S_STA_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 0.000        ; 1.270      ; 1.008      ;
; -0.259 ; current_state.S_FETCH_1   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 1.271      ; 1.012      ;
; -0.253 ; current_state.S_BEQ_6     ; PC_Load$latch     ; Clock         ; CCR_Result[2] ; -0.500       ; 1.436      ; 0.683      ;
; -0.252 ; current_state.S_STB_DIR_7 ; write$latch       ; Clock         ; CCR_Result[2] ; 0.000        ; 1.229      ; 0.977      ;
; -0.251 ; current_state.S_DECODE_3  ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; 0.000        ; 1.240      ; 0.989      ;
; -0.230 ; current_state.S_DECODE_3  ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 0.000        ; 1.289      ; 1.059      ;
; -0.223 ; current_state.S_BRA_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 1.271      ; 1.048      ;
; -0.210 ; current_state.S_STB_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 0.000        ; 1.270      ; 1.060      ;
; -0.205 ; current_state.S_STB_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; 0.000        ; 1.223      ; 1.018      ;
; -0.196 ; current_state.S_LDB_IMM_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 0.000        ; 1.270      ; 1.074      ;
; -0.191 ; current_state.S_LDB_IMM_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 1.270      ; 1.079      ;
; -0.191 ; current_state.S_STB_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 1.554      ; 0.863      ;
; -0.183 ; CCR_Result[2]             ; A_Load$latch      ; CCR_Result[2] ; CCR_Result[2] ; -0.500       ; 2.629      ; 1.946      ;
; -0.183 ; current_state.S_FETCH_2   ; IR_Load$latch     ; Clock         ; CCR_Result[2] ; -0.500       ; 1.437      ; 0.754      ;
; -0.173 ; CCR_Result[2]             ; Bus1_Sel[0]$latch ; CCR_Result[2] ; CCR_Result[2] ; -0.500       ; 2.577      ; 1.904      ;
; -0.157 ; current_state.S_LDB_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 1.554      ; 0.897      ;
; -0.153 ; current_state.S_STA_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; 0.000        ; 1.223      ; 1.070      ;
; -0.148 ; current_state.S_BRA_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 1.553      ; 0.905      ;
; -0.147 ; current_state.S_LDA_IMM_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 1.554      ; 0.907      ;
; -0.141 ; current_state.S_LDB_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 0.000        ; 1.270      ; 1.129      ;
; -0.141 ; current_state.S_LDB_IMM_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 1.554      ; 0.913      ;
; -0.139 ; current_state.S_STA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 1.554      ; 0.915      ;
; -0.136 ; current_state.S_LDB_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 1.270      ; 1.134      ;
; -0.116 ; current_state.S_LDB_DIR_8 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 1.554      ; 0.938      ;
; -0.107 ; current_state.S_STA_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 1.270      ; 1.163      ;
; -0.107 ; current_state.S_LDA_DIR_8 ; A_Load$latch      ; Clock         ; CCR_Result[2] ; -0.500       ; 1.489      ; 0.882      ;
; -0.098 ; current_state.S_BEQ_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 1.553      ; 0.955      ;
; -0.090 ; current_state.S_LDB_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; 0.000        ; 1.223      ; 1.133      ;
; -0.083 ; current_state.S_FETCH_1   ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; -0.500       ; 1.489      ; 0.906      ;
; -0.079 ; current_state.S_LDA_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 0.000        ; 1.270      ; 1.191      ;
; -0.078 ; current_state.S_STB_DIR_7 ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 1.437      ; 0.859      ;
; -0.076 ; current_state.S_LDB_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 1.554      ; 0.978      ;
; -0.074 ; current_state.S_LDA_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 1.270      ; 1.196      ;
; -0.072 ; current_state.S_LDA_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; 0.000        ; 1.223      ; 1.151      ;
; -0.065 ; current_state.S_LDA_IMM_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[2] ; 0.000        ; 1.270      ; 1.205      ;
; -0.060 ; current_state.S_LDA_IMM_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 1.270      ; 1.210      ;
; -0.058 ; current_state.S_LDA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 1.554      ; 0.996      ;
; -0.057 ; current_state.S_LDA_IMM_6 ; A_Load$latch      ; Clock         ; CCR_Result[2] ; -0.500       ; 1.489      ; 0.932      ;
; -0.056 ; current_state.S_DECODE_3  ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 1.507      ; 0.951      ;
; -0.055 ; current_state.S_STB_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 1.270      ; 1.215      ;
; -0.054 ; current_state.S_DECODE_3  ; A_Load$latch      ; Clock         ; CCR_Result[2] ; 0.000        ; 1.288      ; 1.234      ;
; -0.051 ; current_state.S_STB_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 1.554      ; 1.003      ;
; -0.045 ; current_state.S_LDA_DIR_8 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 1.554      ; 1.009      ;
; -0.044 ; current_state.S_DECODE_3  ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 1.236      ; 1.192      ;
; -0.036 ; current_state.S_STA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[2] ; 0.000        ; 1.336      ; 1.300      ;
; -0.034 ; current_state.S_BEQ_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 1.489      ; 0.955      ;
; -0.020 ; current_state.S_FETCH_0   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 1.489      ; 0.969      ;
; 0.008  ; current_state.S_STA_DIR_7 ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[2] ; -0.500       ; 1.437      ; 0.945      ;
; 0.015  ; current_state.S_FETCH_0   ; MAR_Load$latch    ; Clock         ; CCR_Result[2] ; -0.500       ; 1.440      ; 0.955      ;
+--------+---------------------------+-------------------+---------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                              ;
+--------+---------------------------+---------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+---------------+-------------+--------------+------------+------------+
; -0.169 ; CCR_Result[2]             ; current_state.S_BEQ_4     ; CCR_Result[2] ; Clock       ; 0.000        ; 1.355      ; 1.334      ;
; 0.229  ; current_state.S_STB_DIR_6 ; current_state.S_STB_DIR_7 ; Clock         ; Clock       ; 0.000        ; 0.000      ; 0.377      ;
; 0.231  ; current_state.S_LDB_DIR_4 ; current_state.S_LDB_DIR_5 ; Clock         ; Clock       ; 0.000        ; 0.000      ; 0.379      ;
; 0.231  ; current_state.S_LDA_DIR_4 ; current_state.S_LDA_DIR_5 ; Clock         ; Clock       ; 0.000        ; 0.000      ; 0.379      ;
; 0.233  ; current_state.S_LDB_DIR_6 ; current_state.S_LDB_DIR_7 ; Clock         ; Clock       ; 0.000        ; 0.000      ; 0.381      ;
; 0.235  ; current_state.S_BRA_4     ; current_state.S_BRA_5     ; Clock         ; Clock       ; 0.000        ; 0.000      ; 0.383      ;
; 0.260  ; current_state.S_FETCH_0   ; current_state.S_FETCH_1   ; Clock         ; Clock       ; 0.000        ; 0.000      ; 0.408      ;
; 0.283  ; current_state.S_FETCH_1   ; current_state.S_BRA_5     ; Clock         ; Clock       ; 0.000        ; 0.000      ; 0.431      ;
; 0.302  ; current_state.S_STA_DIR_4 ; current_state.S_STA_DIR_5 ; Clock         ; Clock       ; 0.000        ; 0.001      ; 0.451      ;
; 0.306  ; current_state.S_BRA_5     ; current_state.S_BRA_6     ; Clock         ; Clock       ; 0.000        ; 0.000      ; 0.454      ;
; 0.312  ; current_state.S_LDA_IMM_4 ; current_state.S_LDA_IMM_5 ; Clock         ; Clock       ; 0.000        ; 0.000      ; 0.460      ;
; 0.315  ; current_state.S_LDA_DIR_6 ; current_state.S_LDA_DIR_7 ; Clock         ; Clock       ; 0.000        ; 0.000      ; 0.463      ;
; 0.316  ; current_state.S_STA_DIR_6 ; current_state.S_STA_DIR_7 ; Clock         ; Clock       ; 0.000        ; 0.000      ; 0.464      ;
; 0.317  ; current_state.S_LDB_IMM_4 ; current_state.S_LDB_IMM_5 ; Clock         ; Clock       ; 0.000        ; 0.000      ; 0.465      ;
; 0.331  ; CCR_Result[2]             ; current_state.S_BEQ_4     ; CCR_Result[2] ; Clock       ; -0.500       ; 1.355      ; 1.334      ;
; 0.353  ; current_state.S_BEQ_5     ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 0.000        ; 0.000      ; 0.501      ;
; 0.393  ; current_state.S_LDB_DIR_7 ; current_state.S_LDB_DIR_8 ; Clock         ; Clock       ; 0.000        ; 0.000      ; 0.541      ;
; 0.395  ; current_state.S_STB_DIR_4 ; current_state.S_STB_DIR_5 ; Clock         ; Clock       ; 0.000        ; 0.001      ; 0.544      ;
; 0.407  ; current_state.S_LDA_DIR_5 ; current_state.S_LDA_DIR_6 ; Clock         ; Clock       ; 0.000        ; -0.002     ; 0.553      ;
; 0.411  ; current_state.S_FETCH_0   ; current_state.S_BRA_6     ; Clock         ; Clock       ; 0.000        ; 0.000      ; 0.559      ;
; 0.421  ; current_state.S_FETCH_0   ; current_state.S_BRA_5     ; Clock         ; Clock       ; 0.000        ; 0.000      ; 0.569      ;
; 0.445  ; current_state.S_FETCH_0   ; current_state.S_STB_DIR_6 ; Clock         ; Clock       ; 0.000        ; -0.001     ; 0.592      ;
; 0.454  ; current_state.S_FETCH_1   ; current_state.S_BRA_6     ; Clock         ; Clock       ; 0.000        ; 0.000      ; 0.602      ;
; 0.456  ; current_state.S_LDA_IMM_5 ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 0.000        ; -0.001     ; 0.603      ;
; 0.458  ; current_state.S_FETCH_1   ; current_state.S_STB_DIR_7 ; Clock         ; Clock       ; 0.000        ; -0.001     ; 0.605      ;
; 0.485  ; current_state.S_STB_DIR_5 ; current_state.S_STB_DIR_6 ; Clock         ; Clock       ; 0.000        ; -0.002     ; 0.631      ;
; 0.490  ; current_state.S_STA_DIR_5 ; current_state.S_STA_DIR_6 ; Clock         ; Clock       ; 0.000        ; -0.002     ; 0.636      ;
; 0.491  ; current_state.S_LDA_IMM_5 ; current_state.S_LDA_IMM_6 ; Clock         ; Clock       ; 0.000        ; -0.002     ; 0.637      ;
; 0.492  ; current_state.S_LDA_DIR_7 ; current_state.S_LDA_DIR_8 ; Clock         ; Clock       ; 0.000        ; 0.000      ; 0.640      ;
; 0.494  ; current_state.S_FETCH_1   ; current_state.S_FETCH_2   ; Clock         ; Clock       ; 0.000        ; -0.001     ; 0.641      ;
; 0.505  ; current_state.S_LDB_DIR_5 ; current_state.S_LDB_DIR_6 ; Clock         ; Clock       ; 0.000        ; -0.002     ; 0.651      ;
; 0.521  ; current_state.S_LDB_IMM_5 ; current_state.S_LDB_IMM_6 ; Clock         ; Clock       ; 0.000        ; -0.002     ; 0.667      ;
; 0.546  ; current_state.S_BEQ_4     ; current_state.S_BEQ_5     ; Clock         ; Clock       ; 0.000        ; 0.004      ; 0.698      ;
; 0.574  ; current_state.S_FETCH_0   ; current_state.S_STB_DIR_7 ; Clock         ; Clock       ; 0.000        ; -0.001     ; 0.721      ;
; 0.610  ; current_state.S_DECODE_3  ; current_state.S_BRA_4     ; Clock         ; Clock       ; 0.000        ; 0.018      ; 0.776      ;
; 0.616  ; current_state.S_LDA_IMM_4 ; current_state.S_BEQ_5     ; Clock         ; Clock       ; 0.000        ; -0.001     ; 0.763      ;
; 0.619  ; current_state.S_LDA_IMM_4 ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 0.000        ; -0.001     ; 0.766      ;
; 0.629  ; current_state.S_DECODE_3  ; current_state.S_BEQ_4     ; Clock         ; Clock       ; 0.000        ; 0.014      ; 0.791      ;
; 0.651  ; current_state.S_DECODE_3  ; current_state.S_BRA_6     ; Clock         ; Clock       ; 0.000        ; 0.018      ; 0.817      ;
; 0.652  ; current_state.S_DECODE_3  ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.018      ; 0.818      ;
; 0.659  ; current_state.S_DECODE_3  ; current_state.S_LDA_DIR_4 ; Clock         ; Clock       ; 0.000        ; 0.019      ; 0.826      ;
; 0.660  ; current_state.S_DECODE_3  ; current_state.S_LDB_IMM_4 ; Clock         ; Clock       ; 0.000        ; 0.019      ; 0.827      ;
; 0.661  ; current_state.S_DECODE_3  ; current_state.S_LDA_IMM_4 ; Clock         ; Clock       ; 0.000        ; 0.019      ; 0.828      ;
; 0.662  ; current_state.S_DECODE_3  ; current_state.S_LDB_DIR_4 ; Clock         ; Clock       ; 0.000        ; 0.019      ; 0.829      ;
; 0.668  ; current_state.S_DECODE_3  ; current_state.S_STB_DIR_4 ; Clock         ; Clock       ; 0.000        ; 0.018      ; 0.834      ;
; 0.668  ; current_state.S_DECODE_3  ; current_state.S_STA_DIR_4 ; Clock         ; Clock       ; 0.000        ; 0.018      ; 0.834      ;
; 0.681  ; current_state.S_FETCH_0   ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.000      ; 0.829      ;
; 0.693  ; current_state.S_FETCH_0   ; current_state.S_BEQ_5     ; Clock         ; Clock       ; 0.000        ; 0.000      ; 0.841      ;
; 0.696  ; current_state.S_FETCH_0   ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 0.000        ; 0.000      ; 0.844      ;
; 0.702  ; current_state.S_DECODE_3  ; current_state.S_BEQ_5     ; Clock         ; Clock       ; 0.000        ; 0.018      ; 0.868      ;
; 0.705  ; current_state.S_DECODE_3  ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 0.000        ; 0.018      ; 0.871      ;
; 0.724  ; current_state.S_FETCH_1   ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.000      ; 0.872      ;
; 0.736  ; current_state.S_FETCH_1   ; current_state.S_BEQ_5     ; Clock         ; Clock       ; 0.000        ; 0.000      ; 0.884      ;
; 0.739  ; current_state.S_FETCH_1   ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 0.000        ; 0.000      ; 0.887      ;
; 0.770  ; current_state.S_LDA_DIR_7 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.001      ; 0.919      ;
; 0.802  ; current_state.S_STB_DIR_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.000      ; 0.950      ;
; 0.819  ; current_state.S_FETCH_2   ; current_state.S_DECODE_3  ; Clock         ; Clock       ; 0.000        ; -0.017     ; 0.950      ;
; 0.864  ; current_state.S_FETCH_2   ; current_state.S_BRA_5     ; Clock         ; Clock       ; 0.000        ; 0.001      ; 1.013      ;
; 0.864  ; current_state.S_FETCH_2   ; current_state.S_BRA_6     ; Clock         ; Clock       ; 0.000        ; 0.001      ; 1.013      ;
; 0.866  ; current_state.S_STA_DIR_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.000      ; 1.014      ;
; 0.886  ; current_state.S_BRA_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.000      ; 1.034      ;
; 0.937  ; current_state.S_BEQ_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.000      ; 1.085      ;
; 0.945  ; current_state.S_BEQ_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.004      ; 1.097      ;
; 0.956  ; current_state.S_STB_DIR_6 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.001      ; 1.105      ;
; 0.990  ; current_state.S_LDB_DIR_7 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.001      ; 1.139      ;
; 1.008  ; current_state.S_STA_DIR_6 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.001      ; 1.157      ;
; 1.021  ; current_state.S_FETCH_2   ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.001      ; 1.170      ;
; 1.030  ; current_state.S_BRA_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.000      ; 1.178      ;
; 1.036  ; current_state.S_FETCH_2   ; current_state.S_BEQ_5     ; Clock         ; Clock       ; 0.000        ; 0.001      ; 1.185      ;
; 1.039  ; current_state.S_FETCH_2   ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 0.000        ; 0.001      ; 1.188      ;
; 1.045  ; current_state.S_LDA_DIR_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; -0.001     ; 1.192      ;
; 1.062  ; current_state.S_LDB_IMM_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; -0.001     ; 1.209      ;
; 1.071  ; current_state.S_LDB_DIR_6 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.001      ; 1.220      ;
; 1.089  ; current_state.S_LDA_DIR_6 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.001      ; 1.238      ;
; 1.096  ; current_state.S_LDB_IMM_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; -0.001     ; 1.243      ;
; 1.117  ; current_state.S_LDB_DIR_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; -0.001     ; 1.264      ;
; 1.146  ; current_state.S_STA_DIR_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; -0.001     ; 1.293      ;
; 1.159  ; current_state.S_LDB_DIR_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; -0.001     ; 1.306      ;
; 1.173  ; current_state.S_LDA_IMM_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; -0.001     ; 1.320      ;
; 1.179  ; current_state.S_LDA_DIR_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; -0.001     ; 1.326      ;
; 1.193  ; current_state.S_LDA_IMM_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; -0.001     ; 1.340      ;
; 1.198  ; current_state.S_STB_DIR_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; -0.001     ; 1.345      ;
+--------+---------------------------+---------------------------+---------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_BEQ_4         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BEQ_4         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_BEQ_5         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BEQ_5         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_BEQ_6         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BEQ_6         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_BRA_4         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BRA_4         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_BRA_5         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BRA_5         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_BRA_6         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BRA_6         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_DECODE_3      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_DECODE_3      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_FETCH_0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_FETCH_0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_FETCH_1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_FETCH_1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_FETCH_2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_FETCH_2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_4     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_4     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_5     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_5     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_6     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_6     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_7     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_7     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_8     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_8     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDA_IMM_4     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_IMM_4     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDA_IMM_5     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_IMM_5     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDA_IMM_6     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_IMM_6     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_4     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDB_DIR_4     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_5     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDB_DIR_5     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_6     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDB_DIR_6     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_7     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDB_DIR_7     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_8     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDB_DIR_8     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDB_IMM_4     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDB_IMM_4     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDB_IMM_5     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDB_IMM_5     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDB_IMM_6     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDB_IMM_6     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_STA_DIR_4     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STA_DIR_4     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_STA_DIR_5     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STA_DIR_5     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_STA_DIR_6     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STA_DIR_6     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_STA_DIR_7     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STA_DIR_7     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_STB_DIR_4     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STB_DIR_4     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_STB_DIR_5     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STB_DIR_5     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_STB_DIR_6     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STB_DIR_6     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_STB_DIR_7     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STB_DIR_7     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_BEQ_4|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BEQ_4|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_BEQ_5|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BEQ_5|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_BEQ_6|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BEQ_6|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_BRA_4|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BRA_4|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_BRA_5|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BRA_5|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_BRA_6|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BRA_6|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_DECODE_3|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_DECODE_3|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_FETCH_0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_FETCH_0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_FETCH_1|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_FETCH_1|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_FETCH_2|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_FETCH_2|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_4|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_4|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_5|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_5|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_6|clk ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CCR_Result[2]'                                                                       ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; CCR_Result[2] ; Rise       ; CCR_Result[2]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; A_Load$latch                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; A_Load$latch                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; A_Load$latch                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; A_Load$latch                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; A_Load$latch|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; A_Load$latch|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; A_Load$latch|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; A_Load$latch|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; B_Load$latch                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; B_Load$latch                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; B_Load$latch                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; B_Load$latch                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; B_Load$latch|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; B_Load$latch|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; B_Load$latch|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; B_Load$latch|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; Bus1_Sel[0]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; Bus1_Sel[0]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; Bus1_Sel[0]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; Bus1_Sel[0]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; Bus1_Sel[0]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; Bus1_Sel[0]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; Bus1_Sel[0]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; Bus1_Sel[0]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; Bus2_Sel[0]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; Bus2_Sel[0]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; Bus2_Sel[0]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; Bus2_Sel[0]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; Bus2_Sel[0]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; Bus2_Sel[0]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; Bus2_Sel[0]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; Bus2_Sel[0]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; Bus2_Sel[1]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; Bus2_Sel[1]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; Bus2_Sel[1]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; Bus2_Sel[1]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; Bus2_Sel[1]$latch|datab      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; Bus2_Sel[1]$latch|datab      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; Bus2_Sel[1]$latch|datab      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; Bus2_Sel[1]$latch|datab      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; CCR_Result[2]|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; CCR_Result[2]|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; IR_Load$latch                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; IR_Load$latch                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; IR_Load$latch                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; IR_Load$latch                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; IR_Load$latch|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; IR_Load$latch|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; IR_Load$latch|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; IR_Load$latch|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; MAR_Load$latch               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; MAR_Load$latch               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; MAR_Load$latch               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; MAR_Load$latch               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; MAR_Load$latch|datad         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; MAR_Load$latch|datad         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; MAR_Load$latch|datad         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; MAR_Load$latch|datad         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; OUTPUT_LOGIC~1|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; OUTPUT_LOGIC~1|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; OUTPUT_LOGIC~1|datad         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; OUTPUT_LOGIC~1|datad         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; PC_Inc$latch                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; PC_Inc$latch                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; PC_Inc$latch                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; PC_Inc$latch                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; PC_Inc$latch|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; PC_Inc$latch|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; PC_Inc$latch|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; PC_Inc$latch|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; PC_Load$latch                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; PC_Load$latch                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; PC_Load$latch                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; PC_Load$latch                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; PC_Load$latch|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; PC_Load$latch|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; PC_Load$latch|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; PC_Load$latch|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; Selector15~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; Selector15~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; Selector15~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; Selector15~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; Selector15~1|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; Selector15~1|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; Selector15~1|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; Selector15~1|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; Selector18~1clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; Selector18~1clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; Selector18~1clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; Selector18~1clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; Selector18~1clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; Selector18~1clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; Selector18~1clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; Selector18~1clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Rise       ; Selector18~1|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; Selector18~1|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Rise       ; Selector18~1|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[2] ; Fall       ; Selector18~1|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[2] ; Fall       ; Selector18~1|datac           ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+----------------+---------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+---------------+--------+--------+------------+-----------------+
; CCR_Result[*]  ; CCR_Result[2] ; -0.201 ; -0.201 ; Rise       ; CCR_Result[2]   ;
;  CCR_Result[2] ; CCR_Result[2] ; -0.201 ; -0.201 ; Rise       ; CCR_Result[2]   ;
; IR[*]          ; CCR_Result[2] ; 2.963  ; 2.963  ; Rise       ; CCR_Result[2]   ;
;  IR[0]         ; CCR_Result[2] ; 2.961  ; 2.961  ; Rise       ; CCR_Result[2]   ;
;  IR[1]         ; CCR_Result[2] ; 2.963  ; 2.963  ; Rise       ; CCR_Result[2]   ;
;  IR[2]         ; CCR_Result[2] ; 2.941  ; 2.941  ; Rise       ; CCR_Result[2]   ;
;  IR[3]         ; CCR_Result[2] ; 2.848  ; 2.848  ; Rise       ; CCR_Result[2]   ;
;  IR[4]         ; CCR_Result[2] ; 2.927  ; 2.927  ; Rise       ; CCR_Result[2]   ;
;  IR[5]         ; CCR_Result[2] ; 2.787  ; 2.787  ; Rise       ; CCR_Result[2]   ;
;  IR[6]         ; CCR_Result[2] ; 2.754  ; 2.754  ; Rise       ; CCR_Result[2]   ;
;  IR[7]         ; CCR_Result[2] ; 2.854  ; 2.854  ; Rise       ; CCR_Result[2]   ;
; CCR_Result[*]  ; CCR_Result[2] ; -0.419 ; -0.419 ; Fall       ; CCR_Result[2]   ;
;  CCR_Result[2] ; CCR_Result[2] ; -0.419 ; -0.419 ; Fall       ; CCR_Result[2]   ;
; IR[*]          ; CCR_Result[2] ; 2.745  ; 2.745  ; Fall       ; CCR_Result[2]   ;
;  IR[0]         ; CCR_Result[2] ; 2.743  ; 2.743  ; Fall       ; CCR_Result[2]   ;
;  IR[1]         ; CCR_Result[2] ; 2.745  ; 2.745  ; Fall       ; CCR_Result[2]   ;
;  IR[2]         ; CCR_Result[2] ; 2.723  ; 2.723  ; Fall       ; CCR_Result[2]   ;
;  IR[3]         ; CCR_Result[2] ; 2.630  ; 2.630  ; Fall       ; CCR_Result[2]   ;
;  IR[4]         ; CCR_Result[2] ; 2.709  ; 2.709  ; Fall       ; CCR_Result[2]   ;
;  IR[5]         ; CCR_Result[2] ; 2.569  ; 2.569  ; Fall       ; CCR_Result[2]   ;
;  IR[6]         ; CCR_Result[2] ; 2.536  ; 2.536  ; Fall       ; CCR_Result[2]   ;
;  IR[7]         ; CCR_Result[2] ; 2.636  ; 2.636  ; Fall       ; CCR_Result[2]   ;
; CCR_Result[*]  ; Clock         ; -0.051 ; -0.051 ; Rise       ; Clock           ;
;  CCR_Result[2] ; Clock         ; -0.051 ; -0.051 ; Rise       ; Clock           ;
; IR[*]          ; Clock         ; 3.409  ; 3.409  ; Rise       ; Clock           ;
;  IR[0]         ; Clock         ; 2.745  ; 2.745  ; Rise       ; Clock           ;
;  IR[1]         ; Clock         ; 3.124  ; 3.124  ; Rise       ; Clock           ;
;  IR[2]         ; Clock         ; 3.409  ; 3.409  ; Rise       ; Clock           ;
;  IR[3]         ; Clock         ; 3.316  ; 3.316  ; Rise       ; Clock           ;
;  IR[4]         ; Clock         ; 3.395  ; 3.395  ; Rise       ; Clock           ;
;  IR[5]         ; Clock         ; 3.255  ; 3.255  ; Rise       ; Clock           ;
;  IR[6]         ; Clock         ; 3.222  ; 3.222  ; Rise       ; Clock           ;
;  IR[7]         ; Clock         ; 3.322  ; 3.322  ; Rise       ; Clock           ;
+----------------+---------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+----------------+---------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+---------------+--------+--------+------------+-----------------+
; CCR_Result[*]  ; CCR_Result[2] ; 1.046  ; 1.046  ; Rise       ; CCR_Result[2]   ;
;  CCR_Result[2] ; CCR_Result[2] ; 1.046  ; 1.046  ; Rise       ; CCR_Result[2]   ;
; IR[*]          ; CCR_Result[2] ; -1.376 ; -1.376 ; Rise       ; CCR_Result[2]   ;
;  IR[0]         ; CCR_Result[2] ; -1.449 ; -1.449 ; Rise       ; CCR_Result[2]   ;
;  IR[1]         ; CCR_Result[2] ; -1.479 ; -1.479 ; Rise       ; CCR_Result[2]   ;
;  IR[2]         ; CCR_Result[2] ; -1.376 ; -1.376 ; Rise       ; CCR_Result[2]   ;
;  IR[3]         ; CCR_Result[2] ; -1.387 ; -1.387 ; Rise       ; CCR_Result[2]   ;
;  IR[4]         ; CCR_Result[2] ; -1.768 ; -1.768 ; Rise       ; CCR_Result[2]   ;
;  IR[5]         ; CCR_Result[2] ; -1.605 ; -1.605 ; Rise       ; CCR_Result[2]   ;
;  IR[6]         ; CCR_Result[2] ; -1.575 ; -1.575 ; Rise       ; CCR_Result[2]   ;
;  IR[7]         ; CCR_Result[2] ; -1.626 ; -1.626 ; Rise       ; CCR_Result[2]   ;
; CCR_Result[*]  ; CCR_Result[2] ; 1.264  ; 1.264  ; Fall       ; CCR_Result[2]   ;
;  CCR_Result[2] ; CCR_Result[2] ; 1.264  ; 1.264  ; Fall       ; CCR_Result[2]   ;
; IR[*]          ; CCR_Result[2] ; -1.158 ; -1.158 ; Fall       ; CCR_Result[2]   ;
;  IR[0]         ; CCR_Result[2] ; -1.231 ; -1.231 ; Fall       ; CCR_Result[2]   ;
;  IR[1]         ; CCR_Result[2] ; -1.261 ; -1.261 ; Fall       ; CCR_Result[2]   ;
;  IR[2]         ; CCR_Result[2] ; -1.158 ; -1.158 ; Fall       ; CCR_Result[2]   ;
;  IR[3]         ; CCR_Result[2] ; -1.169 ; -1.169 ; Fall       ; CCR_Result[2]   ;
;  IR[4]         ; CCR_Result[2] ; -1.550 ; -1.550 ; Fall       ; CCR_Result[2]   ;
;  IR[5]         ; CCR_Result[2] ; -1.387 ; -1.387 ; Fall       ; CCR_Result[2]   ;
;  IR[6]         ; CCR_Result[2] ; -1.357 ; -1.357 ; Fall       ; CCR_Result[2]   ;
;  IR[7]         ; CCR_Result[2] ; -1.408 ; -1.408 ; Fall       ; CCR_Result[2]   ;
; CCR_Result[*]  ; Clock         ; 0.169  ; 0.169  ; Rise       ; Clock           ;
;  CCR_Result[2] ; Clock         ; 0.169  ; 0.169  ; Rise       ; Clock           ;
; IR[*]          ; Clock         ; -1.973 ; -1.973 ; Rise       ; Clock           ;
;  IR[0]         ; Clock         ; -1.973 ; -1.973 ; Rise       ; Clock           ;
;  IR[1]         ; Clock         ; -1.992 ; -1.992 ; Rise       ; Clock           ;
;  IR[2]         ; Clock         ; -2.358 ; -2.358 ; Rise       ; Clock           ;
;  IR[3]         ; Clock         ; -2.327 ; -2.327 ; Rise       ; Clock           ;
;  IR[4]         ; Clock         ; -1.984 ; -1.984 ; Rise       ; Clock           ;
;  IR[5]         ; Clock         ; -2.366 ; -2.366 ; Rise       ; Clock           ;
;  IR[6]         ; Clock         ; -2.460 ; -2.460 ; Rise       ; Clock           ;
;  IR[7]         ; Clock         ; -2.593 ; -2.593 ; Rise       ; Clock           ;
+----------------+---------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+--------------+---------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+---------------+-------+-------+------------+-----------------+
; A_Load       ; CCR_Result[2] ; 4.535 ; 4.535 ; Rise       ; CCR_Result[2]   ;
; B_Load       ; CCR_Result[2] ; 4.401 ; 4.401 ; Rise       ; CCR_Result[2]   ;
; Bus1_Sel[*]  ; CCR_Result[2] ; 4.478 ; 4.478 ; Rise       ; CCR_Result[2]   ;
;  Bus1_Sel[0] ; CCR_Result[2] ; 4.478 ; 4.478 ; Rise       ; CCR_Result[2]   ;
; Bus2_Sel[*]  ; CCR_Result[2] ; 4.525 ; 4.525 ; Rise       ; CCR_Result[2]   ;
;  Bus2_Sel[0] ; CCR_Result[2] ; 4.393 ; 4.393 ; Rise       ; CCR_Result[2]   ;
;  Bus2_Sel[1] ; CCR_Result[2] ; 4.525 ; 4.525 ; Rise       ; CCR_Result[2]   ;
; IR_Load      ; CCR_Result[2] ; 4.494 ; 4.494 ; Rise       ; CCR_Result[2]   ;
; MAR_Load     ; CCR_Result[2] ; 4.361 ; 4.361 ; Rise       ; CCR_Result[2]   ;
; PC_Inc       ; CCR_Result[2] ; 4.492 ; 4.492 ; Rise       ; CCR_Result[2]   ;
; PC_Load      ; CCR_Result[2] ; 4.298 ; 4.298 ; Rise       ; CCR_Result[2]   ;
; write        ; CCR_Result[2] ; 4.414 ; 4.414 ; Rise       ; CCR_Result[2]   ;
; A_Load       ; CCR_Result[2] ; 4.753 ; 4.753 ; Fall       ; CCR_Result[2]   ;
; B_Load       ; CCR_Result[2] ; 4.619 ; 4.619 ; Fall       ; CCR_Result[2]   ;
; Bus1_Sel[*]  ; CCR_Result[2] ; 4.696 ; 4.696 ; Fall       ; CCR_Result[2]   ;
;  Bus1_Sel[0] ; CCR_Result[2] ; 4.696 ; 4.696 ; Fall       ; CCR_Result[2]   ;
; Bus2_Sel[*]  ; CCR_Result[2] ; 4.743 ; 4.743 ; Fall       ; CCR_Result[2]   ;
;  Bus2_Sel[0] ; CCR_Result[2] ; 4.611 ; 4.611 ; Fall       ; CCR_Result[2]   ;
;  Bus2_Sel[1] ; CCR_Result[2] ; 4.743 ; 4.743 ; Fall       ; CCR_Result[2]   ;
; IR_Load      ; CCR_Result[2] ; 4.712 ; 4.712 ; Fall       ; CCR_Result[2]   ;
; MAR_Load     ; CCR_Result[2] ; 4.579 ; 4.579 ; Fall       ; CCR_Result[2]   ;
; PC_Inc       ; CCR_Result[2] ; 4.710 ; 4.710 ; Fall       ; CCR_Result[2]   ;
; PC_Load      ; CCR_Result[2] ; 4.516 ; 4.516 ; Fall       ; CCR_Result[2]   ;
; write        ; CCR_Result[2] ; 4.632 ; 4.632 ; Fall       ; CCR_Result[2]   ;
+--------------+---------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+--------------+---------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+---------------+-------+-------+------------+-----------------+
; A_Load       ; CCR_Result[2] ; 4.535 ; 4.535 ; Rise       ; CCR_Result[2]   ;
; B_Load       ; CCR_Result[2] ; 4.401 ; 4.401 ; Rise       ; CCR_Result[2]   ;
; Bus1_Sel[*]  ; CCR_Result[2] ; 4.478 ; 4.478 ; Rise       ; CCR_Result[2]   ;
;  Bus1_Sel[0] ; CCR_Result[2] ; 4.478 ; 4.478 ; Rise       ; CCR_Result[2]   ;
; Bus2_Sel[*]  ; CCR_Result[2] ; 4.393 ; 4.393 ; Rise       ; CCR_Result[2]   ;
;  Bus2_Sel[0] ; CCR_Result[2] ; 4.393 ; 4.393 ; Rise       ; CCR_Result[2]   ;
;  Bus2_Sel[1] ; CCR_Result[2] ; 4.525 ; 4.525 ; Rise       ; CCR_Result[2]   ;
; IR_Load      ; CCR_Result[2] ; 4.494 ; 4.494 ; Rise       ; CCR_Result[2]   ;
; MAR_Load     ; CCR_Result[2] ; 4.361 ; 4.361 ; Rise       ; CCR_Result[2]   ;
; PC_Inc       ; CCR_Result[2] ; 4.492 ; 4.492 ; Rise       ; CCR_Result[2]   ;
; PC_Load      ; CCR_Result[2] ; 4.298 ; 4.298 ; Rise       ; CCR_Result[2]   ;
; write        ; CCR_Result[2] ; 4.414 ; 4.414 ; Rise       ; CCR_Result[2]   ;
; A_Load       ; CCR_Result[2] ; 4.753 ; 4.753 ; Fall       ; CCR_Result[2]   ;
; B_Load       ; CCR_Result[2] ; 4.619 ; 4.619 ; Fall       ; CCR_Result[2]   ;
; Bus1_Sel[*]  ; CCR_Result[2] ; 4.696 ; 4.696 ; Fall       ; CCR_Result[2]   ;
;  Bus1_Sel[0] ; CCR_Result[2] ; 4.696 ; 4.696 ; Fall       ; CCR_Result[2]   ;
; Bus2_Sel[*]  ; CCR_Result[2] ; 4.611 ; 4.611 ; Fall       ; CCR_Result[2]   ;
;  Bus2_Sel[0] ; CCR_Result[2] ; 4.611 ; 4.611 ; Fall       ; CCR_Result[2]   ;
;  Bus2_Sel[1] ; CCR_Result[2] ; 4.743 ; 4.743 ; Fall       ; CCR_Result[2]   ;
; IR_Load      ; CCR_Result[2] ; 4.712 ; 4.712 ; Fall       ; CCR_Result[2]   ;
; MAR_Load     ; CCR_Result[2] ; 4.579 ; 4.579 ; Fall       ; CCR_Result[2]   ;
; PC_Inc       ; CCR_Result[2] ; 4.710 ; 4.710 ; Fall       ; CCR_Result[2]   ;
; PC_Load      ; CCR_Result[2] ; 4.516 ; 4.516 ; Fall       ; CCR_Result[2]   ;
; write        ; CCR_Result[2] ; 4.632 ; 4.632 ; Fall       ; CCR_Result[2]   ;
+--------------+---------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+---------+---------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack ; -2.817  ; -2.957  ; N/A      ; N/A     ; -1.631              ;
;  CCR_Result[2]   ; -0.344  ; -2.957  ; N/A      ; N/A     ; -1.469              ;
;  Clock           ; -2.817  ; -0.169  ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -30.907 ; -20.703 ; 0.0      ; 0.0     ; -44.648             ;
;  CCR_Result[2]   ; -1.050  ; -20.703 ; N/A      ; N/A     ; -1.469              ;
;  Clock           ; -29.857 ; -0.169  ; N/A      ; N/A     ; -43.179             ;
+------------------+---------+---------+----------+---------+---------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+----------------+---------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+---------------+--------+--------+------------+-----------------+
; CCR_Result[*]  ; CCR_Result[2] ; 0.322  ; 0.322  ; Rise       ; CCR_Result[2]   ;
;  CCR_Result[2] ; CCR_Result[2] ; 0.322  ; 0.322  ; Rise       ; CCR_Result[2]   ;
; IR[*]          ; CCR_Result[2] ; 7.305  ; 7.305  ; Rise       ; CCR_Result[2]   ;
;  IR[0]         ; CCR_Result[2] ; 7.285  ; 7.285  ; Rise       ; CCR_Result[2]   ;
;  IR[1]         ; CCR_Result[2] ; 7.305  ; 7.305  ; Rise       ; CCR_Result[2]   ;
;  IR[2]         ; CCR_Result[2] ; 7.220  ; 7.220  ; Rise       ; CCR_Result[2]   ;
;  IR[3]         ; CCR_Result[2] ; 6.928  ; 6.928  ; Rise       ; CCR_Result[2]   ;
;  IR[4]         ; CCR_Result[2] ; 7.213  ; 7.213  ; Rise       ; CCR_Result[2]   ;
;  IR[5]         ; CCR_Result[2] ; 6.733  ; 6.733  ; Rise       ; CCR_Result[2]   ;
;  IR[6]         ; CCR_Result[2] ; 6.697  ; 6.697  ; Rise       ; CCR_Result[2]   ;
;  IR[7]         ; CCR_Result[2] ; 7.051  ; 7.051  ; Rise       ; CCR_Result[2]   ;
; CCR_Result[*]  ; CCR_Result[2] ; -0.312 ; -0.312 ; Fall       ; CCR_Result[2]   ;
;  CCR_Result[2] ; CCR_Result[2] ; -0.312 ; -0.312 ; Fall       ; CCR_Result[2]   ;
; IR[*]          ; CCR_Result[2] ; 6.671  ; 6.671  ; Fall       ; CCR_Result[2]   ;
;  IR[0]         ; CCR_Result[2] ; 6.651  ; 6.651  ; Fall       ; CCR_Result[2]   ;
;  IR[1]         ; CCR_Result[2] ; 6.671  ; 6.671  ; Fall       ; CCR_Result[2]   ;
;  IR[2]         ; CCR_Result[2] ; 6.586  ; 6.586  ; Fall       ; CCR_Result[2]   ;
;  IR[3]         ; CCR_Result[2] ; 6.294  ; 6.294  ; Fall       ; CCR_Result[2]   ;
;  IR[4]         ; CCR_Result[2] ; 6.579  ; 6.579  ; Fall       ; CCR_Result[2]   ;
;  IR[5]         ; CCR_Result[2] ; 6.099  ; 6.099  ; Fall       ; CCR_Result[2]   ;
;  IR[6]         ; CCR_Result[2] ; 6.063  ; 6.063  ; Fall       ; CCR_Result[2]   ;
;  IR[7]         ; CCR_Result[2] ; 6.417  ; 6.417  ; Fall       ; CCR_Result[2]   ;
; CCR_Result[*]  ; Clock         ; 0.532  ; 0.532  ; Rise       ; Clock           ;
;  CCR_Result[2] ; Clock         ; 0.532  ; 0.532  ; Rise       ; Clock           ;
; IR[*]          ; Clock         ; 8.515  ; 8.515  ; Rise       ; Clock           ;
;  IR[0]         ; Clock         ; 6.539  ; 6.539  ; Rise       ; Clock           ;
;  IR[1]         ; Clock         ; 7.740  ; 7.740  ; Rise       ; Clock           ;
;  IR[2]         ; Clock         ; 8.515  ; 8.515  ; Rise       ; Clock           ;
;  IR[3]         ; Clock         ; 8.223  ; 8.223  ; Rise       ; Clock           ;
;  IR[4]         ; Clock         ; 8.508  ; 8.508  ; Rise       ; Clock           ;
;  IR[5]         ; Clock         ; 8.028  ; 8.028  ; Rise       ; Clock           ;
;  IR[6]         ; Clock         ; 7.992  ; 7.992  ; Rise       ; Clock           ;
;  IR[7]         ; Clock         ; 8.346  ; 8.346  ; Rise       ; Clock           ;
+----------------+---------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+----------------+---------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+---------------+--------+--------+------------+-----------------+
; CCR_Result[*]  ; CCR_Result[2] ; 2.323  ; 2.323  ; Rise       ; CCR_Result[2]   ;
;  CCR_Result[2] ; CCR_Result[2] ; 2.323  ; 2.323  ; Rise       ; CCR_Result[2]   ;
; IR[*]          ; CCR_Result[2] ; -1.376 ; -1.376 ; Rise       ; CCR_Result[2]   ;
;  IR[0]         ; CCR_Result[2] ; -1.449 ; -1.449 ; Rise       ; CCR_Result[2]   ;
;  IR[1]         ; CCR_Result[2] ; -1.479 ; -1.479 ; Rise       ; CCR_Result[2]   ;
;  IR[2]         ; CCR_Result[2] ; -1.376 ; -1.376 ; Rise       ; CCR_Result[2]   ;
;  IR[3]         ; CCR_Result[2] ; -1.387 ; -1.387 ; Rise       ; CCR_Result[2]   ;
;  IR[4]         ; CCR_Result[2] ; -1.768 ; -1.768 ; Rise       ; CCR_Result[2]   ;
;  IR[5]         ; CCR_Result[2] ; -1.605 ; -1.605 ; Rise       ; CCR_Result[2]   ;
;  IR[6]         ; CCR_Result[2] ; -1.575 ; -1.575 ; Rise       ; CCR_Result[2]   ;
;  IR[7]         ; CCR_Result[2] ; -1.626 ; -1.626 ; Rise       ; CCR_Result[2]   ;
; CCR_Result[*]  ; CCR_Result[2] ; 2.957  ; 2.957  ; Fall       ; CCR_Result[2]   ;
;  CCR_Result[2] ; CCR_Result[2] ; 2.957  ; 2.957  ; Fall       ; CCR_Result[2]   ;
; IR[*]          ; CCR_Result[2] ; -1.158 ; -1.158 ; Fall       ; CCR_Result[2]   ;
;  IR[0]         ; CCR_Result[2] ; -1.231 ; -1.231 ; Fall       ; CCR_Result[2]   ;
;  IR[1]         ; CCR_Result[2] ; -1.261 ; -1.261 ; Fall       ; CCR_Result[2]   ;
;  IR[2]         ; CCR_Result[2] ; -1.158 ; -1.158 ; Fall       ; CCR_Result[2]   ;
;  IR[3]         ; CCR_Result[2] ; -1.169 ; -1.169 ; Fall       ; CCR_Result[2]   ;
;  IR[4]         ; CCR_Result[2] ; -1.550 ; -1.550 ; Fall       ; CCR_Result[2]   ;
;  IR[5]         ; CCR_Result[2] ; -1.387 ; -1.387 ; Fall       ; CCR_Result[2]   ;
;  IR[6]         ; CCR_Result[2] ; -1.357 ; -1.357 ; Fall       ; CCR_Result[2]   ;
;  IR[7]         ; CCR_Result[2] ; -1.408 ; -1.408 ; Fall       ; CCR_Result[2]   ;
; CCR_Result[*]  ; Clock         ; 0.169  ; 0.169  ; Rise       ; Clock           ;
;  CCR_Result[2] ; Clock         ; 0.169  ; 0.169  ; Rise       ; Clock           ;
; IR[*]          ; Clock         ; -1.973 ; -1.973 ; Rise       ; Clock           ;
;  IR[0]         ; Clock         ; -1.973 ; -1.973 ; Rise       ; Clock           ;
;  IR[1]         ; Clock         ; -1.992 ; -1.992 ; Rise       ; Clock           ;
;  IR[2]         ; Clock         ; -2.358 ; -2.358 ; Rise       ; Clock           ;
;  IR[3]         ; Clock         ; -2.327 ; -2.327 ; Rise       ; Clock           ;
;  IR[4]         ; Clock         ; -1.984 ; -1.984 ; Rise       ; Clock           ;
;  IR[5]         ; Clock         ; -2.366 ; -2.366 ; Rise       ; Clock           ;
;  IR[6]         ; Clock         ; -2.460 ; -2.460 ; Rise       ; Clock           ;
;  IR[7]         ; Clock         ; -2.593 ; -2.593 ; Rise       ; Clock           ;
+----------------+---------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+--------------+---------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+---------------+--------+--------+------------+-----------------+
; A_Load       ; CCR_Result[2] ; 10.653 ; 10.653 ; Rise       ; CCR_Result[2]   ;
; B_Load       ; CCR_Result[2] ; 10.503 ; 10.503 ; Rise       ; CCR_Result[2]   ;
; Bus1_Sel[*]  ; CCR_Result[2] ; 10.355 ; 10.355 ; Rise       ; CCR_Result[2]   ;
;  Bus1_Sel[0] ; CCR_Result[2] ; 10.355 ; 10.355 ; Rise       ; CCR_Result[2]   ;
; Bus2_Sel[*]  ; CCR_Result[2] ; 10.694 ; 10.694 ; Rise       ; CCR_Result[2]   ;
;  Bus2_Sel[0] ; CCR_Result[2] ; 10.269 ; 10.269 ; Rise       ; CCR_Result[2]   ;
;  Bus2_Sel[1] ; CCR_Result[2] ; 10.694 ; 10.694 ; Rise       ; CCR_Result[2]   ;
; IR_Load      ; CCR_Result[2] ; 10.401 ; 10.401 ; Rise       ; CCR_Result[2]   ;
; MAR_Load     ; CCR_Result[2] ; 10.123 ; 10.123 ; Rise       ; CCR_Result[2]   ;
; PC_Inc       ; CCR_Result[2] ; 10.562 ; 10.562 ; Rise       ; CCR_Result[2]   ;
; PC_Load      ; CCR_Result[2] ; 10.204 ; 10.204 ; Rise       ; CCR_Result[2]   ;
; write        ; CCR_Result[2] ; 10.534 ; 10.534 ; Rise       ; CCR_Result[2]   ;
; A_Load       ; CCR_Result[2] ; 11.287 ; 11.287 ; Fall       ; CCR_Result[2]   ;
; B_Load       ; CCR_Result[2] ; 11.137 ; 11.137 ; Fall       ; CCR_Result[2]   ;
; Bus1_Sel[*]  ; CCR_Result[2] ; 10.989 ; 10.989 ; Fall       ; CCR_Result[2]   ;
;  Bus1_Sel[0] ; CCR_Result[2] ; 10.989 ; 10.989 ; Fall       ; CCR_Result[2]   ;
; Bus2_Sel[*]  ; CCR_Result[2] ; 11.328 ; 11.328 ; Fall       ; CCR_Result[2]   ;
;  Bus2_Sel[0] ; CCR_Result[2] ; 10.903 ; 10.903 ; Fall       ; CCR_Result[2]   ;
;  Bus2_Sel[1] ; CCR_Result[2] ; 11.328 ; 11.328 ; Fall       ; CCR_Result[2]   ;
; IR_Load      ; CCR_Result[2] ; 11.035 ; 11.035 ; Fall       ; CCR_Result[2]   ;
; MAR_Load     ; CCR_Result[2] ; 10.757 ; 10.757 ; Fall       ; CCR_Result[2]   ;
; PC_Inc       ; CCR_Result[2] ; 11.196 ; 11.196 ; Fall       ; CCR_Result[2]   ;
; PC_Load      ; CCR_Result[2] ; 10.838 ; 10.838 ; Fall       ; CCR_Result[2]   ;
; write        ; CCR_Result[2] ; 11.168 ; 11.168 ; Fall       ; CCR_Result[2]   ;
+--------------+---------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+--------------+---------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+---------------+-------+-------+------------+-----------------+
; A_Load       ; CCR_Result[2] ; 4.535 ; 4.535 ; Rise       ; CCR_Result[2]   ;
; B_Load       ; CCR_Result[2] ; 4.401 ; 4.401 ; Rise       ; CCR_Result[2]   ;
; Bus1_Sel[*]  ; CCR_Result[2] ; 4.478 ; 4.478 ; Rise       ; CCR_Result[2]   ;
;  Bus1_Sel[0] ; CCR_Result[2] ; 4.478 ; 4.478 ; Rise       ; CCR_Result[2]   ;
; Bus2_Sel[*]  ; CCR_Result[2] ; 4.393 ; 4.393 ; Rise       ; CCR_Result[2]   ;
;  Bus2_Sel[0] ; CCR_Result[2] ; 4.393 ; 4.393 ; Rise       ; CCR_Result[2]   ;
;  Bus2_Sel[1] ; CCR_Result[2] ; 4.525 ; 4.525 ; Rise       ; CCR_Result[2]   ;
; IR_Load      ; CCR_Result[2] ; 4.494 ; 4.494 ; Rise       ; CCR_Result[2]   ;
; MAR_Load     ; CCR_Result[2] ; 4.361 ; 4.361 ; Rise       ; CCR_Result[2]   ;
; PC_Inc       ; CCR_Result[2] ; 4.492 ; 4.492 ; Rise       ; CCR_Result[2]   ;
; PC_Load      ; CCR_Result[2] ; 4.298 ; 4.298 ; Rise       ; CCR_Result[2]   ;
; write        ; CCR_Result[2] ; 4.414 ; 4.414 ; Rise       ; CCR_Result[2]   ;
; A_Load       ; CCR_Result[2] ; 4.753 ; 4.753 ; Fall       ; CCR_Result[2]   ;
; B_Load       ; CCR_Result[2] ; 4.619 ; 4.619 ; Fall       ; CCR_Result[2]   ;
; Bus1_Sel[*]  ; CCR_Result[2] ; 4.696 ; 4.696 ; Fall       ; CCR_Result[2]   ;
;  Bus1_Sel[0] ; CCR_Result[2] ; 4.696 ; 4.696 ; Fall       ; CCR_Result[2]   ;
; Bus2_Sel[*]  ; CCR_Result[2] ; 4.611 ; 4.611 ; Fall       ; CCR_Result[2]   ;
;  Bus2_Sel[0] ; CCR_Result[2] ; 4.611 ; 4.611 ; Fall       ; CCR_Result[2]   ;
;  Bus2_Sel[1] ; CCR_Result[2] ; 4.743 ; 4.743 ; Fall       ; CCR_Result[2]   ;
; IR_Load      ; CCR_Result[2] ; 4.712 ; 4.712 ; Fall       ; CCR_Result[2]   ;
; MAR_Load     ; CCR_Result[2] ; 4.579 ; 4.579 ; Fall       ; CCR_Result[2]   ;
; PC_Inc       ; CCR_Result[2] ; 4.710 ; 4.710 ; Fall       ; CCR_Result[2]   ;
; PC_Load      ; CCR_Result[2] ; 4.516 ; 4.516 ; Fall       ; CCR_Result[2]   ;
; write        ; CCR_Result[2] ; 4.632 ; 4.632 ; Fall       ; CCR_Result[2]   ;
+--------------+---------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Setup Transfers                                                           ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; CCR_Result[2] ; CCR_Result[2] ; 20       ; 20       ; 20       ; 20       ;
; Clock         ; CCR_Result[2] ; 110      ; 0        ; 110      ; 0        ;
; CCR_Result[2] ; Clock         ; 1        ; 1        ; 0        ; 0        ;
; Clock         ; Clock         ; 81       ; 0        ; 0        ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------+
; Hold Transfers                                                            ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; CCR_Result[2] ; CCR_Result[2] ; 20       ; 20       ; 20       ; 20       ;
; Clock         ; CCR_Result[2] ; 110      ; 0        ; 110      ; 0        ;
; CCR_Result[2] ; Clock         ; 1        ; 1        ; 0        ; 0        ;
; Clock         ; Clock         ; 81       ; 0        ; 0        ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 154   ; 154  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Mar 30 14:42:42 2021
Info: Command: quartus_sta control_unit -c control_unit
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 11 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'control_unit.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
    Info (332105): create_clock -period 1.000 -name CCR_Result[2] CCR_Result[2]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.817
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.817       -29.857 Clock 
    Info (332119):    -0.344        -1.050 CCR_Result[2] 
Info (332146): Worst-case hold slack is -2.957
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.957       -20.703 CCR_Result[2] 
    Info (332119):     0.275         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -43.179 Clock 
    Info (332119):    -1.469        -1.469 CCR_Result[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.316
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.316        -0.627 Clock 
    Info (332119):     0.301         0.000 CCR_Result[2] 
Info (332146): Worst-case hold slack is -1.264
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.264        -7.884 CCR_Result[2] 
    Info (332119):    -0.169        -0.169 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -35.380 Clock 
    Info (332119):    -1.222        -1.222 CCR_Result[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4554 megabytes
    Info: Processing ended: Tue Mar 30 14:42:47 2021
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


