TimeQuest Timing Analyzer report for Question1
Fri May 20 18:30:23 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Recovery: 'clk'
 14. Slow Model Removal: 'clk'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clk'
 26. Fast Model Hold: 'clk'
 27. Fast Model Recovery: 'clk'
 28. Fast Model Removal: 'clk'
 29. Fast Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Setup Transfers
 40. Hold Transfers
 41. Recovery Transfers
 42. Removal Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Question1                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 180.7 MHz ; 180.7 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -4.534 ; -118.509      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.716 ; -11.719       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.038 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.000 ; -136.380              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                            ;
+--------+-------------------------------------------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                         ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -4.534 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[13]             ; clk          ; clk         ; 1.000        ; 0.000      ; 5.570      ;
; -4.534 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[14]             ; clk          ; clk         ; 1.000        ; 0.000      ; 5.570      ;
; -4.312 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[13]             ; clk          ; clk         ; 1.000        ; 0.000      ; 5.348      ;
; -4.312 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[14]             ; clk          ; clk         ; 1.000        ; 0.000      ; 5.348      ;
; -4.209 ; Reg:b2v_inst2|F[0]                                                                                                ; Reg:b2v_inst2|F[13]             ; clk          ; clk         ; 1.000        ; 0.000      ; 5.245      ;
; -4.209 ; Reg:b2v_inst2|F[0]                                                                                                ; Reg:b2v_inst2|F[14]             ; clk          ; clk         ; 1.000        ; 0.000      ; 5.245      ;
; -4.169 ; Reg:b2v_inst2|F[1]                                                                                                ; Reg:b2v_inst2|F[13]             ; clk          ; clk         ; 1.000        ; 0.000      ; 5.205      ;
; -4.169 ; Reg:b2v_inst2|F[1]                                                                                                ; Reg:b2v_inst2|F[14]             ; clk          ; clk         ; 1.000        ; 0.000      ; 5.205      ;
; -4.136 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[10]             ; clk          ; clk         ; 1.000        ; 0.000      ; 5.172      ;
; -4.136 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[12]             ; clk          ; clk         ; 1.000        ; 0.000      ; 5.172      ;
; -4.134 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[11]             ; clk          ; clk         ; 1.000        ; 0.000      ; 5.170      ;
; -4.129 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[15]             ; clk          ; clk         ; 1.000        ; 0.000      ; 5.165      ;
; -3.914 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[10]             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.950      ;
; -3.914 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[12]             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.950      ;
; -3.912 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[11]             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.948      ;
; -3.907 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[15]             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.943      ;
; -3.811 ; Reg:b2v_inst2|F[0]                                                                                                ; Reg:b2v_inst2|F[10]             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.847      ;
; -3.811 ; Reg:b2v_inst2|F[0]                                                                                                ; Reg:b2v_inst2|F[12]             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.847      ;
; -3.809 ; Reg:b2v_inst2|F[0]                                                                                                ; Reg:b2v_inst2|F[11]             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.845      ;
; -3.804 ; Reg:b2v_inst2|F[0]                                                                                                ; Reg:b2v_inst2|F[15]             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.840      ;
; -3.774 ; Reg:b2v_inst2|F[2]                                                                                                ; Reg:b2v_inst2|F[13]             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.810      ;
; -3.774 ; Reg:b2v_inst2|F[2]                                                                                                ; Reg:b2v_inst2|F[14]             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.810      ;
; -3.771 ; Reg:b2v_inst2|F[1]                                                                                                ; Reg:b2v_inst2|F[10]             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.807      ;
; -3.771 ; Reg:b2v_inst2|F[1]                                                                                                ; Reg:b2v_inst2|F[12]             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.807      ;
; -3.769 ; Reg:b2v_inst2|F[1]                                                                                                ; Reg:b2v_inst2|F[11]             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.805      ;
; -3.764 ; Reg:b2v_inst2|F[1]                                                                                                ; Reg:b2v_inst2|F[15]             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.800      ;
; -3.719 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[8]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.755      ;
; -3.718 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[9]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.754      ;
; -3.661 ; Reg:b2v_inst2|F[3]                                                                                                ; Reg:b2v_inst2|F[13]             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.697      ;
; -3.661 ; Reg:b2v_inst2|F[3]                                                                                                ; Reg:b2v_inst2|F[14]             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.697      ;
; -3.497 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[8]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.533      ;
; -3.496 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[9]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.532      ;
; -3.469 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[6]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.505      ;
; -3.394 ; Reg:b2v_inst2|F[0]                                                                                                ; Reg:b2v_inst2|F[8]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.430      ;
; -3.393 ; Reg:b2v_inst2|F[0]                                                                                                ; Reg:b2v_inst2|F[9]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.429      ;
; -3.376 ; Reg:b2v_inst2|F[2]                                                                                                ; Reg:b2v_inst2|F[10]             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.412      ;
; -3.376 ; Reg:b2v_inst2|F[2]                                                                                                ; Reg:b2v_inst2|F[12]             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.412      ;
; -3.374 ; Reg:b2v_inst2|F[2]                                                                                                ; Reg:b2v_inst2|F[11]             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.410      ;
; -3.369 ; Reg:b2v_inst2|F[2]                                                                                                ; Reg:b2v_inst2|F[15]             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.405      ;
; -3.354 ; Reg:b2v_inst2|F[1]                                                                                                ; Reg:b2v_inst2|F[8]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.390      ;
; -3.353 ; Reg:b2v_inst2|F[1]                                                                                                ; Reg:b2v_inst2|F[9]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.389      ;
; -3.263 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.243      ;
; -3.263 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.243      ;
; -3.263 ; Reg:b2v_inst2|F[3]                                                                                                ; Reg:b2v_inst2|F[10]             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.299      ;
; -3.263 ; Reg:b2v_inst2|F[3]                                                                                                ; Reg:b2v_inst2|F[12]             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.299      ;
; -3.263 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.243      ;
; -3.263 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.243      ;
; -3.263 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.243      ;
; -3.263 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.243      ;
; -3.263 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.243      ;
; -3.263 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.243      ;
; -3.263 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.243      ;
; -3.263 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.243      ;
; -3.263 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.243      ;
; -3.263 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.243      ;
; -3.263 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.243      ;
; -3.263 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.243      ;
; -3.263 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.243      ;
; -3.263 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.243      ;
; -3.261 ; Reg:b2v_inst2|F[3]                                                                                                ; Reg:b2v_inst2|F[11]             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.297      ;
; -3.256 ; Reg:b2v_inst2|F[3]                                                                                                ; Reg:b2v_inst2|F[15]             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.292      ;
; -3.247 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[6]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.283      ;
; -3.212 ; Multiplier:b2v_inst4|Reg:R_L|F[2]                                                                                 ; Reg:b2v_inst2|F[13]             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.248      ;
; -3.212 ; Multiplier:b2v_inst4|Reg:R_L|F[2]                                                                                 ; Reg:b2v_inst2|F[14]             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.248      ;
; -3.153 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.133      ;
; -3.153 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.133      ;
; -3.153 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.133      ;
; -3.153 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.133      ;
; -3.153 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.133      ;
; -3.153 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.133      ;
; -3.153 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.133      ;
; -3.153 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.133      ;
; -3.152 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.132      ;
; -3.152 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.132      ;
; -3.152 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.132      ;
; -3.152 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.132      ;
; -3.152 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.132      ;
; -3.152 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.132      ;
; -3.152 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.132      ;
; -3.152 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.132      ;
; -3.144 ; Reg:b2v_inst2|F[0]                                                                                                ; Reg:b2v_inst2|F[6]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.180      ;
; -3.129 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.109      ;
; -3.129 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.109      ;
; -3.129 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.109      ;
; -3.129 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.109      ;
; -3.129 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.109      ;
; -3.129 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.109      ;
; -3.129 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.109      ;
; -3.129 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.109      ;
; -3.126 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.106      ;
; -3.126 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.106      ;
; -3.126 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.106      ;
; -3.126 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.106      ;
; -3.126 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.106      ;
; -3.126 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.106      ;
; -3.126 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.106      ;
; -3.126 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.106      ;
; -3.126 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.106      ;
; -3.126 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.106      ;
; -3.126 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.106      ;
+--------+-------------------------------------------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                             ;
+-------+--------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; MainControlUnit:b2v_inst|count_addr[0]           ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MainControlUnit:b2v_inst|state.FINISH            ; MainControlUnit:b2v_inst|state.FINISH                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MainControlUnit:b2v_inst|Mult_Reset              ; MainControlUnit:b2v_inst|Mult_Reset                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MainControlUnit:b2v_inst|count_addr[7]           ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MainControlUnit:b2v_inst|Fin_flag                ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MainControlUnit:b2v_inst|EN_Reg                  ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reg:b2v_inst2|F[0]                               ; Reg:b2v_inst2|F[0]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reg:b2v_inst2|F[1]                               ; Reg:b2v_inst2|F[1]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reg:b2v_inst2|F[2]                               ; Reg:b2v_inst2|F[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reg:b2v_inst2|F[4]                               ; Reg:b2v_inst2|F[4]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reg:b2v_inst2|F[5]                               ; Reg:b2v_inst2|F[5]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reg:b2v_inst2|F[6]                               ; Reg:b2v_inst2|F[6]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reg:b2v_inst2|F[7]                               ; Reg:b2v_inst2|F[7]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reg:b2v_inst2|F[8]                               ; Reg:b2v_inst2|F[8]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reg:b2v_inst2|F[9]                               ; Reg:b2v_inst2|F[9]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reg:b2v_inst2|F[10]                              ; Reg:b2v_inst2|F[10]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reg:b2v_inst2|F[11]                              ; Reg:b2v_inst2|F[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reg:b2v_inst2|F[12]                              ; Reg:b2v_inst2|F[12]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reg:b2v_inst2|F[13]                              ; Reg:b2v_inst2|F[13]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reg:b2v_inst2|F[14]                              ; Reg:b2v_inst2|F[14]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reg:b2v_inst2|F[15]                              ; Reg:b2v_inst2|F[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.517 ; Multiplier:b2v_inst4|Reg:R_B|F[2]                ; Multiplier:b2v_inst4|Reg:R_B|F[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; Multiplier:b2v_inst4|Reg:R_B|F[1]                ; Multiplier:b2v_inst4|Reg:R_B|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.783      ;
; 0.519 ; MainControlUnit:b2v_inst|state.WAITING           ; MainControlUnit:b2v_inst|state.LD_B                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.785      ;
; 0.520 ; Multiplier:b2v_inst4|Reg:R_B|F[3]                ; Multiplier:b2v_inst4|Reg:R_B|F[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.523 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.542 ; Multiplier:b2v_inst4|Reg:R_H|F[3]                ; Multiplier:b2v_inst4|Reg:R_H|F[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.808      ;
; 0.545 ; Multiplier:b2v_inst4|Reg:R_H|F[2]                ; Multiplier:b2v_inst4|Reg:R_H|F[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.811      ;
; 0.664 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.930      ;
; 0.671 ; Multiplier:b2v_inst4|Reg:R_A|F[0]                ; Multiplier:b2v_inst4|Reg:R_B|F[3]                                                                                 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.936      ;
; 0.678 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.944      ;
; 0.680 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD   ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.946      ;
; 0.685 ; MainControlUnit:b2v_inst|count_addr[7]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.976      ;
; 0.685 ; MainControlUnit:b2v_inst|count_addr[6]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.976      ;
; 0.685 ; MainControlUnit:b2v_inst|count_addr[5]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.976      ;
; 0.686 ; MainControlUnit:b2v_inst|count_addr[4]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.977      ;
; 0.695 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|count[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.961      ;
; 0.695 ; MainControlUnit:b2v_inst|count_addr[2]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.986      ;
; 0.695 ; MainControlUnit:b2v_inst|count_addr[1]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.986      ;
; 0.696 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|state.ADD                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.962      ;
; 0.696 ; MainControlUnit:b2v_inst|count_addr[3]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.987      ;
; 0.701 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|count[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.967      ;
; 0.771 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.LOAD  ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.037      ;
; 0.797 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.803 ; MainControlUnit:b2v_inst|count_addr[2]           ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.804 ; MainControlUnit:b2v_inst|count_addr[1]           ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.070      ;
; 0.810 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; Reg:b2v_inst2|F[8]                               ; Reg:b2v_inst2|F[9]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.816 ; MainControlUnit:b2v_inst|count_addr[3]           ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.082      ;
; 0.816 ; Multiplier:b2v_inst4|Reg:R_H|F[1]                ; Multiplier:b2v_inst4|Reg:R_H|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.082      ;
; 0.817 ; MainControlUnit:b2v_inst|count_addr[5]           ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.083      ;
; 0.821 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                ; Reg:b2v_inst2|F[1]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.087      ;
; 0.830 ; MainControlUnit:b2v_inst|state.LD_B              ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.096      ;
; 0.834 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.100      ;
; 0.834 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.100      ;
; 0.840 ; MainControlUnit:b2v_inst|state.ADD               ; MainControlUnit:b2v_inst|state.LD_A                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.106      ;
; 0.842 ; MainControlUnit:b2v_inst|state.ADD               ; MainControlUnit:b2v_inst|state.FINISH                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.108      ;
; 0.848 ; MainControlUnit:b2v_inst|count_addr[4]           ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.114      ;
; 0.849 ; MainControlUnit:b2v_inst|count_addr[6]           ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.115      ;
; 0.849 ; Reg:b2v_inst2|F[13]                              ; Reg:b2v_inst2|F[14]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.115      ;
; 0.852 ; MainControlUnit:b2v_inst|count_addr[0]           ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.118      ;
; 0.854 ; Reg:b2v_inst2|F[10]                              ; Reg:b2v_inst2|F[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.120      ;
; 0.855 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|state.ADD                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.121      ;
; 0.856 ; MainControlUnit:b2v_inst|count[2]                ; MainControlUnit:b2v_inst|count[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.122      ;
; 0.857 ; MainControlUnit:b2v_inst|count[4]                ; MainControlUnit:b2v_inst|count[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.123      ;
; 0.864 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|count[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.130      ;
; 0.865 ; MainControlUnit:b2v_inst|state.ADD               ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.131      ;
; 0.872 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.138      ;
; 0.898 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|Reg:R_B|F[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.164      ;
; 0.902 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|Reg:R_B|F[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.168      ;
; 0.904 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|Reg:R_B|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.170      ;
; 0.904 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|Reg:R_B|F[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.170      ;
; 0.927 ; MainControlUnit:b2v_inst|count_addr[0]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.218      ;
; 0.938 ; MainControlUnit:b2v_inst|EN_Reg                  ; Reg:b2v_inst2|F[0]                                                                                                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.206      ;
; 0.945 ; MainControlUnit:b2v_inst|count[3]                ; MainControlUnit:b2v_inst|count[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.211      ;
; 0.949 ; MainControlUnit:b2v_inst|count[3]                ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.215      ;
; 0.957 ; MainControlUnit:b2v_inst|state.LD_B              ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.223      ;
; 0.957 ; MainControlUnit:b2v_inst|state.LD_B              ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.223      ;
; 0.957 ; MainControlUnit:b2v_inst|state.LD_B              ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.223      ;
; 0.957 ; MainControlUnit:b2v_inst|state.LD_B              ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.223      ;
; 0.957 ; MainControlUnit:b2v_inst|state.LD_B              ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.223      ;
; 0.957 ; MainControlUnit:b2v_inst|state.LD_B              ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.223      ;
; 0.957 ; MainControlUnit:b2v_inst|state.LD_B              ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.223      ;
; 0.957 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|count[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.223      ;
; 0.957 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|count[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.223      ;
; 0.957 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|count[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.223      ;
; 0.957 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|count[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.223      ;
; 0.957 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|count[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.223      ;
; 0.959 ; MainControlUnit:b2v_inst|state.ADD               ; MainControlUnit:b2v_inst|state.ADD                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.225      ;
; 0.976 ; MainControlUnit:b2v_inst|S_B[0]                  ; Multiplier:b2v_inst4|Reg:R_B|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.244      ;
; 0.985 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                ; Reg:b2v_inst2|F[1]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.251      ;
; 0.985 ; Multiplier:b2v_inst4|Reg:R_L|F[3]                ; Reg:b2v_inst2|F[4]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.251      ;
; 0.994 ; MainControlUnit:b2v_inst|state.ADD               ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.259      ;
; 1.022 ; MainControlUnit:b2v_inst|state.LD_A              ; MainControlUnit:b2v_inst|state.WAITING                                                                            ; clk          ; clk         ; 0.000        ; -0.004     ; 1.284      ;
; 1.027 ; Reg:b2v_inst2|F[10]                              ; Reg:b2v_inst2|F[12]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.293      ;
; 1.030 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                ; Reg:b2v_inst2|F[0]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.296      ;
; 1.035 ; Reg:b2v_inst2|F[11]                              ; Reg:b2v_inst2|F[12]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.301      ;
+-------+--------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                                            ;
+--------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.716 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[3]                ; clk          ; clk         ; 1.000        ; 0.002      ; 1.754      ;
; -0.716 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[2]                ; clk          ; clk         ; 1.000        ; 0.002      ; 1.754      ;
; -0.716 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[1]                ; clk          ; clk         ; 1.000        ; 0.002      ; 1.754      ;
; -0.716 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[0]                ; clk          ; clk         ; 1.000        ; 0.002      ; 1.754      ;
; -0.461 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[0]                ; clk          ; clk         ; 1.000        ; 0.001      ; 1.498      ;
; -0.461 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[1]                ; clk          ; clk         ; 1.000        ; 0.001      ; 1.498      ;
; -0.461 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[2]                ; clk          ; clk         ; 1.000        ; 0.001      ; 1.498      ;
; -0.461 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[3]                ; clk          ; clk         ; 1.000        ; 0.001      ; 1.498      ;
; -0.461 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[3]                ; clk          ; clk         ; 1.000        ; 0.001      ; 1.498      ;
; -0.461 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[2]                ; clk          ; clk         ; 1.000        ; 0.001      ; 1.498      ;
; -0.461 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[1]                ; clk          ; clk         ; 1.000        ; 0.001      ; 1.498      ;
; -0.461 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[0]                ; clk          ; clk         ; 1.000        ; 0.001      ; 1.498      ;
; -0.455 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.LOAD  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.491      ;
; -0.455 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.491      ;
; -0.455 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.491      ;
; -0.455 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.491      ;
; -0.455 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.491      ;
; -0.455 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.491      ;
; -0.455 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.491      ;
; -0.455 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; clk          ; clk         ; 1.000        ; 0.000      ; 1.491      ;
; -0.455 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_C|F[0]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.491      ;
; -0.268 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[3]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.304      ;
; -0.268 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[2]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.304      ;
; -0.268 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[1]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.304      ;
; -0.268 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[0]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.304      ;
+--------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                                            ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.038 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[3]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.304      ;
; 1.038 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[2]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.304      ;
; 1.038 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[1]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.304      ;
; 1.038 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[0]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.304      ;
; 1.225 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.LOAD  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_C|F[0]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.231 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[0]                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.498      ;
; 1.231 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[1]                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.498      ;
; 1.231 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[2]                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.498      ;
; 1.231 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[3]                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.498      ;
; 1.231 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[3]                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.498      ;
; 1.231 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[2]                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.498      ;
; 1.231 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[1]                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.498      ;
; 1.231 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[0]                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.498      ;
; 1.486 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[3]                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.754      ;
; 1.486 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[2]                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.754      ;
; 1.486 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[1]                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.754      ;
; 1.486 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[0]                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.754      ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|Mult_Reset                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|Mult_Reset                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[3]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[3]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[0]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[0]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[1]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[1]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[2]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[2]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[3]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[3]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[0]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[0]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[1]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[1]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[2]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[2]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[3]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[3]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[4]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[4]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.ADD                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.ADD                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.FINISH                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.FINISH                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.LD_A                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.LD_A                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.LD_B                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.LD_B                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.WAITING                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.WAITING                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 1.615 ; 1.615 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.615 ; -0.615 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; COUT      ; clk        ; 11.621 ; 11.621 ; Rise       ; clk             ;
; FF        ; clk        ; 6.585  ; 6.585  ; Rise       ; clk             ;
; dout[*]   ; clk        ; 6.847  ; 6.847  ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 6.623  ; 6.623  ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 6.378  ; 6.378  ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 6.847  ; 6.847  ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 6.603  ; 6.603  ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 6.379  ; 6.379  ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 6.602  ; 6.602  ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 6.383  ; 6.383  ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 6.741  ; 6.741  ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 6.621  ; 6.621  ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 6.846  ; 6.846  ; Rise       ; clk             ;
;  dout[10] ; clk        ; 6.357  ; 6.357  ; Rise       ; clk             ;
;  dout[11] ; clk        ; 6.408  ; 6.408  ; Rise       ; clk             ;
;  dout[12] ; clk        ; 6.397  ; 6.397  ; Rise       ; clk             ;
;  dout[13] ; clk        ; 6.339  ; 6.339  ; Rise       ; clk             ;
;  dout[14] ; clk        ; 6.610  ; 6.610  ; Rise       ; clk             ;
;  dout[15] ; clk        ; 6.621  ; 6.621  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; COUT      ; clk        ; 7.180 ; 7.180 ; Rise       ; clk             ;
; FF        ; clk        ; 6.585 ; 6.585 ; Rise       ; clk             ;
; dout[*]   ; clk        ; 6.339 ; 6.339 ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 6.623 ; 6.623 ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 6.378 ; 6.378 ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 6.847 ; 6.847 ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 6.603 ; 6.603 ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 6.379 ; 6.379 ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 6.602 ; 6.602 ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 6.383 ; 6.383 ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 6.741 ; 6.741 ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 6.621 ; 6.621 ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 6.846 ; 6.846 ; Rise       ; clk             ;
;  dout[10] ; clk        ; 6.357 ; 6.357 ; Rise       ; clk             ;
;  dout[11] ; clk        ; 6.408 ; 6.408 ; Rise       ; clk             ;
;  dout[12] ; clk        ; 6.397 ; 6.397 ; Rise       ; clk             ;
;  dout[13] ; clk        ; 6.339 ; 6.339 ; Rise       ; clk             ;
;  dout[14] ; clk        ; 6.610 ; 6.610 ; Rise       ; clk             ;
;  dout[15] ; clk        ; 6.621 ; 6.621 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.567 ; -32.680       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.099 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.583 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.000 ; -136.380              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                                                             ;
+--------+-------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                         ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.567 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.538      ;
; -1.567 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.538      ;
; -1.567 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.538      ;
; -1.567 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.538      ;
; -1.567 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.538      ;
; -1.567 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.538      ;
; -1.567 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.538      ;
; -1.567 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.538      ;
; -1.566 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.537      ;
; -1.566 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.537      ;
; -1.566 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.537      ;
; -1.566 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.537      ;
; -1.566 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.537      ;
; -1.566 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.537      ;
; -1.566 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.537      ;
; -1.566 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.537      ;
; -1.497 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.468      ;
; -1.497 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.468      ;
; -1.497 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.468      ;
; -1.497 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.468      ;
; -1.497 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.468      ;
; -1.497 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.468      ;
; -1.497 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.468      ;
; -1.497 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.468      ;
; -1.496 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.467      ;
; -1.496 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.467      ;
; -1.496 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.467      ;
; -1.496 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.467      ;
; -1.496 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.467      ;
; -1.496 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.467      ;
; -1.496 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.467      ;
; -1.496 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.467      ;
; -1.481 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.452      ;
; -1.481 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.452      ;
; -1.481 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.452      ;
; -1.481 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.452      ;
; -1.481 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.452      ;
; -1.481 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.452      ;
; -1.481 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.452      ;
; -1.481 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.452      ;
; -1.480 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.451      ;
; -1.480 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.451      ;
; -1.480 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.451      ;
; -1.480 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.451      ;
; -1.480 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.451      ;
; -1.480 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.451      ;
; -1.480 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.451      ;
; -1.480 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.451      ;
; -1.479 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.450      ;
; -1.479 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.450      ;
; -1.479 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.450      ;
; -1.479 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.450      ;
; -1.479 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.450      ;
; -1.479 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.450      ;
; -1.479 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.450      ;
; -1.479 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.450      ;
; -1.477 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.448      ;
; -1.477 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.448      ;
; -1.477 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.448      ;
; -1.477 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.448      ;
; -1.477 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.448      ;
; -1.477 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.448      ;
; -1.477 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.448      ;
; -1.477 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.448      ;
; -1.460 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg1  ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg2  ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg3  ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.389 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[13]                                                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.421      ;
; -1.389 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[14]                                                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.421      ;
; -1.298 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[13]                                                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.330      ;
; -1.298 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[14]                                                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.330      ;
; -1.251 ; Reg:b2v_inst2|F[0]                                                                                                ; Reg:b2v_inst2|F[13]                                                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.283      ;
; -1.251 ; Reg:b2v_inst2|F[0]                                                                                                ; Reg:b2v_inst2|F[14]                                                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.283      ;
; -1.226 ; Reg:b2v_inst2|F[1]                                                                                                ; Reg:b2v_inst2|F[13]                                                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.258      ;
; -1.226 ; Reg:b2v_inst2|F[1]                                                                                                ; Reg:b2v_inst2|F[14]                                                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.258      ;
; -1.221 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[10]                                                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.253      ;
; -1.221 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[12]                                                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.253      ;
; -1.219 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[11]                                                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.251      ;
; -1.217 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[15]                                                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.249      ;
; -1.130 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[10]                                                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.162      ;
; -1.130 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[12]                                                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.162      ;
; -1.128 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[11]                                                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.160      ;
; -1.126 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[15]                                                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.158      ;
; -1.091 ; Reg:b2v_inst2|F[2]                                                                                                ; Reg:b2v_inst2|F[13]                                                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.123      ;
; -1.091 ; Reg:b2v_inst2|F[2]                                                                                                ; Reg:b2v_inst2|F[14]                                                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.123      ;
; -1.083 ; Reg:b2v_inst2|F[0]                                                                                                ; Reg:b2v_inst2|F[10]                                                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.115      ;
; -1.083 ; Reg:b2v_inst2|F[0]                                                                                                ; Reg:b2v_inst2|F[12]                                                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.115      ;
; -1.081 ; Reg:b2v_inst2|F[0]                                                                                                ; Reg:b2v_inst2|F[11]                                                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.113      ;
; -1.079 ; Reg:b2v_inst2|F[0]                                                                                                ; Reg:b2v_inst2|F[15]                                                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.111      ;
; -1.058 ; Reg:b2v_inst2|F[1]                                                                                                ; Reg:b2v_inst2|F[10]                                                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.090      ;
; -1.058 ; Reg:b2v_inst2|F[1]                                                                                                ; Reg:b2v_inst2|F[12]                                                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.090      ;
; -1.056 ; Reg:b2v_inst2|F[1]                                                                                                ; Reg:b2v_inst2|F[11]                                                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.088      ;
; -1.054 ; Reg:b2v_inst2|F[1]                                                                                                ; Reg:b2v_inst2|F[15]                                                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.086      ;
; -1.043 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[8]                                                                                               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.075      ;
; -1.043 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[9]                                                                                               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.075      ;
; -1.029 ; Reg:b2v_inst2|F[3]                                                                                                ; Reg:b2v_inst2|F[13]                                                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.061      ;
; -1.029 ; Reg:b2v_inst2|F[3]                                                                                                ; Reg:b2v_inst2|F[14]                                                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.061      ;
; -0.952 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[8]                                                                                               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.984      ;
; -0.952 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[9]                                                                                               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.984      ;
+--------+-------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                             ;
+-------+--------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; MainControlUnit:b2v_inst|count_addr[0]           ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MainControlUnit:b2v_inst|state.FINISH            ; MainControlUnit:b2v_inst|state.FINISH                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MainControlUnit:b2v_inst|Mult_Reset              ; MainControlUnit:b2v_inst|Mult_Reset                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MainControlUnit:b2v_inst|count_addr[7]           ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MainControlUnit:b2v_inst|Fin_flag                ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MainControlUnit:b2v_inst|EN_Reg                  ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reg:b2v_inst2|F[0]                               ; Reg:b2v_inst2|F[0]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reg:b2v_inst2|F[1]                               ; Reg:b2v_inst2|F[1]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reg:b2v_inst2|F[2]                               ; Reg:b2v_inst2|F[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reg:b2v_inst2|F[4]                               ; Reg:b2v_inst2|F[4]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reg:b2v_inst2|F[5]                               ; Reg:b2v_inst2|F[5]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reg:b2v_inst2|F[6]                               ; Reg:b2v_inst2|F[6]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reg:b2v_inst2|F[7]                               ; Reg:b2v_inst2|F[7]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reg:b2v_inst2|F[8]                               ; Reg:b2v_inst2|F[8]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reg:b2v_inst2|F[9]                               ; Reg:b2v_inst2|F[9]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reg:b2v_inst2|F[10]                              ; Reg:b2v_inst2|F[10]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reg:b2v_inst2|F[11]                              ; Reg:b2v_inst2|F[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reg:b2v_inst2|F[12]                              ; Reg:b2v_inst2|F[12]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reg:b2v_inst2|F[13]                              ; Reg:b2v_inst2|F[13]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reg:b2v_inst2|F[14]                              ; Reg:b2v_inst2|F[14]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reg:b2v_inst2|F[15]                              ; Reg:b2v_inst2|F[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; Multiplier:b2v_inst4|Reg:R_B|F[2]                ; Multiplier:b2v_inst4|Reg:R_B|F[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Multiplier:b2v_inst4|Reg:R_B|F[1]                ; Multiplier:b2v_inst4|Reg:R_B|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; MainControlUnit:b2v_inst|state.WAITING           ; MainControlUnit:b2v_inst|state.LD_B                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Multiplier:b2v_inst4|Reg:R_B|F[3]                ; Multiplier:b2v_inst4|Reg:R_B|F[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.249 ; Multiplier:b2v_inst4|Reg:R_H|F[3]                ; Multiplier:b2v_inst4|Reg:R_H|F[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.252 ; Multiplier:b2v_inst4|Reg:R_H|F[2]                ; Multiplier:b2v_inst4|Reg:R_H|F[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.404      ;
; 0.286 ; MainControlUnit:b2v_inst|count_addr[7]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.486      ;
; 0.286 ; MainControlUnit:b2v_inst|count_addr[6]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.486      ;
; 0.286 ; MainControlUnit:b2v_inst|count_addr[5]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.486      ;
; 0.287 ; MainControlUnit:b2v_inst|count_addr[4]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.487      ;
; 0.292 ; MainControlUnit:b2v_inst|count_addr[3]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.492      ;
; 0.292 ; MainControlUnit:b2v_inst|count_addr[2]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.492      ;
; 0.292 ; MainControlUnit:b2v_inst|count_addr[1]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.492      ;
; 0.298 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.450      ;
; 0.313 ; Multiplier:b2v_inst4|Reg:R_A|F[0]                ; Multiplier:b2v_inst4|Reg:R_B|F[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.465      ;
; 0.315 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|count[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.467      ;
; 0.321 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|state.ADD                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.473      ;
; 0.322 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|count[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.474      ;
; 0.334 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.486      ;
; 0.335 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD   ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.487      ;
; 0.357 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.LOAD  ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.359 ; MainControlUnit:b2v_inst|count_addr[2]           ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; MainControlUnit:b2v_inst|count_addr[1]           ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.365 ; Reg:b2v_inst2|F[8]                               ; Reg:b2v_inst2|F[9]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; MainControlUnit:b2v_inst|count_addr[3]           ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; MainControlUnit:b2v_inst|count_addr[5]           ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Multiplier:b2v_inst4|Reg:R_H|F[1]                ; Multiplier:b2v_inst4|Reg:R_H|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                ; Reg:b2v_inst2|F[1]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.374 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.377 ; MainControlUnit:b2v_inst|count_addr[4]           ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; MainControlUnit:b2v_inst|count_addr[6]           ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; Reg:b2v_inst2|F[13]                              ; Reg:b2v_inst2|F[14]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.382 ; MainControlUnit:b2v_inst|state.LD_B              ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; MainControlUnit:b2v_inst|count_addr[0]           ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; Reg:b2v_inst2|F[10]                              ; Reg:b2v_inst2|F[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; MainControlUnit:b2v_inst|count[2]                ; MainControlUnit:b2v_inst|count[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.384 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|state.ADD                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; MainControlUnit:b2v_inst|count[4]                ; MainControlUnit:b2v_inst|count[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.537      ;
; 0.387 ; MainControlUnit:b2v_inst|state.ADD               ; MainControlUnit:b2v_inst|state.LD_A                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; MainControlUnit:b2v_inst|state.ADD               ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.539      ;
; 0.388 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|count[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.540      ;
; 0.388 ; MainControlUnit:b2v_inst|state.ADD               ; MainControlUnit:b2v_inst|state.FINISH                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.540      ;
; 0.399 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.551      ;
; 0.400 ; MainControlUnit:b2v_inst|count_addr[0]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.600      ;
; 0.410 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|Reg:R_B|F[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.563      ;
; 0.414 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|Reg:R_B|F[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.567      ;
; 0.416 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|Reg:R_B|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.569      ;
; 0.416 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|Reg:R_B|F[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.569      ;
; 0.421 ; MainControlUnit:b2v_inst|count[3]                ; MainControlUnit:b2v_inst|count[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.573      ;
; 0.425 ; MainControlUnit:b2v_inst|count[3]                ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.577      ;
; 0.425 ; MainControlUnit:b2v_inst|EN_Reg                  ; Reg:b2v_inst2|F[0]                                                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.578      ;
; 0.429 ; MainControlUnit:b2v_inst|state.ADD               ; MainControlUnit:b2v_inst|state.ADD                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.581      ;
; 0.436 ; MainControlUnit:b2v_inst|S_B[0]                  ; Multiplier:b2v_inst4|Reg:R_B|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.590      ;
; 0.449 ; MainControlUnit:b2v_inst|state.ADD               ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.601      ;
; 0.454 ; MainControlUnit:b2v_inst|state.FINISH            ; MainControlUnit:b2v_inst|state.ADD                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.606      ;
; 0.457 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                ; Reg:b2v_inst2|F[0]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.609      ;
; 0.462 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                ; Reg:b2v_inst2|F[1]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.614      ;
; 0.463 ; Reg:b2v_inst2|F[11]                              ; Reg:b2v_inst2|F[12]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.615      ;
; 0.463 ; Reg:b2v_inst2|F[10]                              ; Reg:b2v_inst2|F[12]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.615      ;
; 0.466 ; Multiplier:b2v_inst4|Reg:R_L|F[3]                ; Reg:b2v_inst2|F[4]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.618      ;
; 0.488 ; MainControlUnit:b2v_inst|count[4]                ; MainControlUnit:b2v_inst|count[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.640      ;
; 0.492 ; MainControlUnit:b2v_inst|state.LD_A              ; MainControlUnit:b2v_inst|state.WAITING                                                                            ; clk          ; clk         ; 0.000        ; -0.003     ; 0.641      ;
; 0.492 ; MainControlUnit:b2v_inst|count[4]                ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.644      ;
; 0.495 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.647      ;
; 0.496 ; MainControlUnit:b2v_inst|count_addr[1]           ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; MainControlUnit:b2v_inst|count_addr[2]           ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|Reg:R_H|F[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.651      ;
; 0.498 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|Reg:R_H|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.651      ;
; 0.498 ; MainControlUnit:b2v_inst|count[3]                ; MainControlUnit:b2v_inst|count[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.500 ; MainControlUnit:b2v_inst|count[1]                ; MainControlUnit:b2v_inst|count[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.652      ;
; 0.502 ; Reg:b2v_inst2|F[8]                               ; Reg:b2v_inst2|F[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.504 ; Reg:b2v_inst2|F[8]                               ; Reg:b2v_inst2|F[10]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.656      ;
+-------+--------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                                           ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.099 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[3]                ; clk          ; clk         ; 1.000        ; 0.001      ; 0.934      ;
; 0.099 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[2]                ; clk          ; clk         ; 1.000        ; 0.001      ; 0.934      ;
; 0.099 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[1]                ; clk          ; clk         ; 1.000        ; 0.001      ; 0.934      ;
; 0.099 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[0]                ; clk          ; clk         ; 1.000        ; 0.001      ; 0.934      ;
; 0.207 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[0]                ; clk          ; clk         ; 1.000        ; 0.000      ; 0.825      ;
; 0.207 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[1]                ; clk          ; clk         ; 1.000        ; 0.000      ; 0.825      ;
; 0.207 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[2]                ; clk          ; clk         ; 1.000        ; 0.000      ; 0.825      ;
; 0.207 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[3]                ; clk          ; clk         ; 1.000        ; 0.000      ; 0.825      ;
; 0.207 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[3]                ; clk          ; clk         ; 1.000        ; 0.000      ; 0.825      ;
; 0.207 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[2]                ; clk          ; clk         ; 1.000        ; 0.000      ; 0.825      ;
; 0.207 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[1]                ; clk          ; clk         ; 1.000        ; 0.000      ; 0.825      ;
; 0.207 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[0]                ; clk          ; clk         ; 1.000        ; 0.000      ; 0.825      ;
; 0.211 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.LOAD  ; clk          ; clk         ; 1.000        ; -0.001     ; 0.820      ;
; 0.211 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.820      ;
; 0.211 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.820      ;
; 0.211 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.820      ;
; 0.211 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.820      ;
; 0.211 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.820      ;
; 0.211 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD   ; clk          ; clk         ; 1.000        ; -0.001     ; 0.820      ;
; 0.211 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; clk          ; clk         ; 1.000        ; -0.001     ; 0.820      ;
; 0.211 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_C|F[0]                ; clk          ; clk         ; 1.000        ; -0.001     ; 0.820      ;
; 0.297 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[3]                ; clk          ; clk         ; 1.000        ; 0.000      ; 0.735      ;
; 0.297 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[2]                ; clk          ; clk         ; 1.000        ; 0.000      ; 0.735      ;
; 0.297 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[1]                ; clk          ; clk         ; 1.000        ; 0.000      ; 0.735      ;
; 0.297 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[0]                ; clk          ; clk         ; 1.000        ; 0.000      ; 0.735      ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                                            ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.583 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[3]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.735      ;
; 0.583 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[2]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.735      ;
; 0.583 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[1]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.735      ;
; 0.583 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[0]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.735      ;
; 0.669 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.LOAD  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.820      ;
; 0.669 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.820      ;
; 0.669 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.820      ;
; 0.669 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.820      ;
; 0.669 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.820      ;
; 0.669 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.820      ;
; 0.669 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.820      ;
; 0.669 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; clk          ; clk         ; 0.000        ; -0.001     ; 0.820      ;
; 0.669 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_C|F[0]                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.820      ;
; 0.673 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[0]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.825      ;
; 0.673 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[1]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.825      ;
; 0.673 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[2]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.825      ;
; 0.673 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[3]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.825      ;
; 0.673 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[3]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.825      ;
; 0.673 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[2]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.825      ;
; 0.673 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[1]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.825      ;
; 0.673 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[0]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.825      ;
; 0.781 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[3]                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.934      ;
; 0.781 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[2]                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.934      ;
; 0.781 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[1]                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.934      ;
; 0.781 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[0]                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.934      ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|Mult_Reset                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|Mult_Reset                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[3]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[3]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[0]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[0]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[1]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[1]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[2]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[2]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[3]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[3]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[0]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[0]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[1]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[1]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[2]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[2]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[3]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[3]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[4]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[4]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.ADD                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.ADD                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.FINISH                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.FINISH                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.LD_A                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.LD_A                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.LD_B                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.LD_B                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.WAITING                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.WAITING                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.562 ; 0.562 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.110 ; -0.110 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; COUT      ; clk        ; 5.898 ; 5.898 ; Rise       ; clk             ;
; FF        ; clk        ; 3.737 ; 3.737 ; Rise       ; clk             ;
; dout[*]   ; clk        ; 3.875 ; 3.875 ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 3.772 ; 3.772 ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 3.658 ; 3.658 ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 3.874 ; 3.874 ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 3.756 ; 3.756 ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 3.658 ; 3.658 ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 3.752 ; 3.752 ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 3.658 ; 3.658 ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 3.848 ; 3.848 ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 3.769 ; 3.769 ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 3.875 ; 3.875 ; Rise       ; clk             ;
;  dout[10] ; clk        ; 3.633 ; 3.633 ; Rise       ; clk             ;
;  dout[11] ; clk        ; 3.690 ; 3.690 ; Rise       ; clk             ;
;  dout[12] ; clk        ; 3.677 ; 3.677 ; Rise       ; clk             ;
;  dout[13] ; clk        ; 3.619 ; 3.619 ; Rise       ; clk             ;
;  dout[14] ; clk        ; 3.760 ; 3.760 ; Rise       ; clk             ;
;  dout[15] ; clk        ; 3.771 ; 3.771 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; COUT      ; clk        ; 4.001 ; 4.001 ; Rise       ; clk             ;
; FF        ; clk        ; 3.737 ; 3.737 ; Rise       ; clk             ;
; dout[*]   ; clk        ; 3.619 ; 3.619 ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 3.772 ; 3.772 ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 3.658 ; 3.658 ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 3.874 ; 3.874 ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 3.756 ; 3.756 ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 3.658 ; 3.658 ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 3.752 ; 3.752 ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 3.658 ; 3.658 ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 3.848 ; 3.848 ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 3.769 ; 3.769 ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 3.875 ; 3.875 ; Rise       ; clk             ;
;  dout[10] ; clk        ; 3.633 ; 3.633 ; Rise       ; clk             ;
;  dout[11] ; clk        ; 3.690 ; 3.690 ; Rise       ; clk             ;
;  dout[12] ; clk        ; 3.677 ; 3.677 ; Rise       ; clk             ;
;  dout[13] ; clk        ; 3.619 ; 3.619 ; Rise       ; clk             ;
;  dout[14] ; clk        ; 3.760 ; 3.760 ; Rise       ; clk             ;
;  dout[15] ; clk        ; 3.771 ; 3.771 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.534   ; 0.215 ; -0.716   ; 0.583   ; -2.000              ;
;  clk             ; -4.534   ; 0.215 ; -0.716   ; 0.583   ; -2.000              ;
; Design-wide TNS  ; -118.509 ; 0.0   ; -11.719  ; 0.0     ; -136.38             ;
;  clk             ; -118.509 ; 0.000 ; -11.719  ; 0.000   ; -136.380            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 1.615 ; 1.615 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.110 ; -0.110 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; COUT      ; clk        ; 11.621 ; 11.621 ; Rise       ; clk             ;
; FF        ; clk        ; 6.585  ; 6.585  ; Rise       ; clk             ;
; dout[*]   ; clk        ; 6.847  ; 6.847  ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 6.623  ; 6.623  ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 6.378  ; 6.378  ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 6.847  ; 6.847  ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 6.603  ; 6.603  ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 6.379  ; 6.379  ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 6.602  ; 6.602  ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 6.383  ; 6.383  ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 6.741  ; 6.741  ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 6.621  ; 6.621  ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 6.846  ; 6.846  ; Rise       ; clk             ;
;  dout[10] ; clk        ; 6.357  ; 6.357  ; Rise       ; clk             ;
;  dout[11] ; clk        ; 6.408  ; 6.408  ; Rise       ; clk             ;
;  dout[12] ; clk        ; 6.397  ; 6.397  ; Rise       ; clk             ;
;  dout[13] ; clk        ; 6.339  ; 6.339  ; Rise       ; clk             ;
;  dout[14] ; clk        ; 6.610  ; 6.610  ; Rise       ; clk             ;
;  dout[15] ; clk        ; 6.621  ; 6.621  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; COUT      ; clk        ; 4.001 ; 4.001 ; Rise       ; clk             ;
; FF        ; clk        ; 3.737 ; 3.737 ; Rise       ; clk             ;
; dout[*]   ; clk        ; 3.619 ; 3.619 ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 3.772 ; 3.772 ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 3.658 ; 3.658 ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 3.874 ; 3.874 ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 3.756 ; 3.756 ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 3.658 ; 3.658 ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 3.752 ; 3.752 ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 3.658 ; 3.658 ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 3.848 ; 3.848 ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 3.769 ; 3.769 ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 3.875 ; 3.875 ; Rise       ; clk             ;
;  dout[10] ; clk        ; 3.633 ; 3.633 ; Rise       ; clk             ;
;  dout[11] ; clk        ; 3.690 ; 3.690 ; Rise       ; clk             ;
;  dout[12] ; clk        ; 3.677 ; 3.677 ; Rise       ; clk             ;
;  dout[13] ; clk        ; 3.619 ; 3.619 ; Rise       ; clk             ;
;  dout[14] ; clk        ; 3.760 ; 3.760 ; Rise       ; clk             ;
;  dout[15] ; clk        ; 3.771 ; 3.771 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 962      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 962      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 25       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 25       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 46    ; 46   ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 41    ; 41   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri May 20 18:30:21 2022
Info: Command: quartus_sta Question1 -c Question1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Question1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.534
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.534      -118.509 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332146): Worst-case recovery slack is -0.716
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.716       -11.719 clk 
Info (332146): Worst-case removal slack is 1.038
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.038         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -136.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.567       -32.680 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332146): Worst-case recovery slack is 0.099
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.099         0.000 clk 
Info (332146): Worst-case removal slack is 0.583
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.583         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -136.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4553 megabytes
    Info: Processing ended: Fri May 20 18:30:23 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


