<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:06:43.643</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.11.29</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0162790</applicationNumber><claimCount>26</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>변환기 워크로드용 인메모리 컴퓨팅 칩렛 디바이스를 사용하는 생성적 AI 가속기 장치</inventionTitle><inventionTitleEng>GENERATIVE AI ACCELERATOR APPARATUS USING IN-MEMORY  COMPUTE CHIPLET DEVICES FOR TRANSFORMER WORKLOADS</inventionTitleEng><openDate>2023.06.08</openDate><openNumber>10-2023-0081975</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.10.13</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 15/78</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 15/78</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 15/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 15/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2024.01.01)</ipcDate><ipcNumber>G06F 9/38</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2017.01.01)</ipcDate><ipcNumber>G06F 7/544</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/08</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/063</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 13/42</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 7/14</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 메모리 내 컴퓨팅 칩렛 디바이스를 사용하는 AI 가속 장치가 제안됨. 상기 장치는 각각이 복수의 타일을 포함하는 하나 이상의 칩렛을 포함한다. 각 타일은 복수의 슬라이스, 중앙 처리 장치(CPU) 및 하드웨어 디스패치 장치를 포함한다. 각 슬라이스에는 높은 쓰루풋 계산을 수행하도록 구성된 DIMC(Digital In-Memory Compute) 디바이스가 포함될 수 있다. 특히, 상기 DIMC 디바이스는 생성적 AI를 포함한 기계 학습 응용 프로그램에 적용되는 변환기 기반 모델(일명 변환기)에 대한 어텐션 함수의 계산을 가속화하도록 구성할 수 있다. DIMC 출력을 추가로 처리하고 어텐션 함수를 위한 소프트맥스 기능을 계산하도록 구성된 SIMD(Single Input Multiple Data) 디바이스가 제안된다. 상기 칩렛은 D2D(die-to-die) 인터커넥트, PCIe(peripheral component interconnect express) 버스, DRAM(dynamic random access memory) 인터페이스, 및 칩렛, 메모리 및 서버 또는 호스트 시스템 간의 통신을 용이하게 하는 글로벌 CPU 인터페이스를 포함할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 인-메모리(in-memory) 컴퓨트(compute)로 구성된 AI 가속기(accelerator) 장치에 있어서,-하나 또는 한 개보다 큰 정수인 N개의 칩렛(chiplet), 여기서 상기 칩렛의 각각은 복수의 타일(tile)을 포함하고, 상기 타일의 각각은: 복수의 슬라이스(slice), 상기 복수의 슬라이스에 결합(couple)된 CPU (central processing unit), 및 상기 CPU에 결합(couple)된 하드웨어 디스패치 디바이스(hardware dispatch device)를 포함하고;-대략 0.5GHz 내지 4GHz의 클럭 신호를 출력(output)하는 제1 클럭;-상기 타일의 각각에서 상기 CPU의 각각에 결합(couple)되는 복수의 D2D(die-to-die) 인터커넥트(interconnects);-상기 타일의 각각에서 상기 CPU에 결합(couple)되는 PCIe(Peripheral Component Interconnect Express) 버스;-상기 타일의 각각에서 상기 CPU에 결합(couple)되는 DRAM(Dynamic Random Access Memory) 인터페이스;-상기 타일의 각각에서 상기 CPU의 각각에 결합(couple)되는 글로벌 RISC(reduced instruction set computer) 인터페이스, 여기서 상기 슬라이스의 각각은 제2 클록에 결합(couple)되고, DIMC(digital in memory compute) 디바이스에서 제공되는 하나 이상의 매트릭스 계산(matrix computation)의 높은 쓰루풋(throughput)을 허용하도록 구성되는 DIMC(digital in memory compute) 다이바이스를 포함하되, 상기 높은 쓰루풋은 클록 싸이클(clock cycle) 당 512 곱셈 누산(multiply accumulate)을 특징으로 하고;상기 DIMC 디바이스는 생성적(generative) AI 애플리케이션을 위한 하나 이상의 매트릭스 계산(matrix computation)을 가속화하도록 구성되고;상기 DIMC 디바이스는 상기 제1 클록의 레이트의 대략 절반의 출력 레이트(output rate)로 구성되는 제2 클록에 결합되고; 그리고기계적 지지(mechanical support)를 제공하도록 구성되고 표면 영역(surface region) 및 인터포저(interposer)를 가지되, 상기 표면 영역은 상기 하나 또는 N개의 칩렛을 지지하도록 결합되고, 상기 하나 또는 N개의 칩렛은 상기 인터포저를 사용하여 서로 결합되는 기판 부재(substrate member)를 포함하는장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 하나 이상의 DDR(double data rate) DRAM 디바이스를 더 포함하되, 상기 하나 이상의 DDR DRAM 디바이스는 상기 DRAM 인터페이스를 사용하여 상기 하나 이상의 칩렛에 결합되는 장치.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 메인 버스 디바이스를 더 포함하되, 상기 메인 버스 디바이스는 마스터 칩렛 디바이스를 사용하여 각각의 칩렛 내의 각각의 PCIe 버스에 결합되고, 상기 마스터 칩렛 디바이스는 적어도 상기 복수의 D2D 인터커넥트를 사용하여 각각의 다른 칩렛 디바이스에 결합되는장치. </claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 서버 장치를 더 포함하고, 상기 장치는 상기 메인 버스 디바이스를 사용하여 상기 서버 장치에 대해 구성되고 동작가능한 장치.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상기 서버 장치는 데이터 센터 내의 서버 팜(server farm)을 위해 구성된 복수의 서버 장치 중 하나인 장치.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서, 상기 장치에 결합된 전원(power source)을 더 포함하는 장치.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 변환기 디바이스의 집합체를 더 포함하고, 상기 변환기 다바이스는 각각 3개 내지 M(여기서 M은 128까지의 정수임)의 범위에 있는 레이어 별로 적층(stack)된 복수의 변환기를 포함하는 장치.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 복수의 변환기 각각은 하나 이상의 DIMC 디바이스 내에 구성되어, 상기 변환기 각각이 변환기의 어텐션 레이어(attention layer)에 대해 구성된 쿼리 키 값(QKV; query key value) 매트릭스와 이를 뒤따르는 3개의 FC(Fully Connected) 매트릭스를 포함하는 복수의 매트릭스 곱셈기를 포함하는장치.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 상기 DIMC 디바이스는 상기 변환기를 가속하도록 구성되고 QKT 에 이은 소프트맥스(QKT /square root (dk)) V 의 내적(dot product)을 더 포함하는 장치.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서, 상기 슬라이스의 각각은 상기 소프트맥스의 컴퓨팅 프로세스를 가속화하도록 구성된 SIMD(single input multiple data) 디바이스를 포함하는 장치.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서, 상기 칩렛의 각각은 서로 대칭적으로(symmetrical) 배열된 4개의 타일을 포함하고, 상기 타일의 각각은 4개의 슬라이스를 포함하는 장치.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서, 상기 DIMC 디바이스는 공유 지수(shared exponent)를 사용하여 하나 이상의 블록 부동 소수점 데이터 타입(block floating point data type)을 지원하도록 구성되는 장치.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서, 상기 DIMC 디바이스는 블록 구조 희소성(block structured sparsity)을 지원하도록 구성되는 장치.</claim></claimInfo><claimInfo><claim>14. 제1항에 있어서, 멀티캐스트 프로세스를 위해 구성되고 상기 복수의 슬라이스 각각에 결합되는 NoC(network on chip) 디바이스를 더 포함하는 장치.</claim></claimInfo><claimInfo><claim>15. 제1항에 있어서, 상기 하나 또는 N개의 칩렛은 변환기의 워크로드(workload)를 처리하도록 구성되고;상기 변환기는 복수의 변환기 레이어(transformer layers)를 포함하고, 상기 변환기의 각각은 워크로드의 일부와 관련된 어텐션 레이어(attention layer)를 가지고; 그리고각 어텐션 레이어는 상기 어텐션 레이어와과 관련된 상기 워크로드의 일부를 처리하기 위해 상기 슬라이스의 타일과 관련된 CPU와 통신하기 위해 상기 글로벌 RISC 인터페이스를 사용하여 상기 복수의 슬라이스 중 하나에 매핑되는장치. </claim></claimInfo><claimInfo><claim>16. 칩렛(chiplet) 디바이스에 있어서, -복수의 타일(tile), 여기서 상기 타일의 각각은:복수의 슬라이스(slice), 상기 복수의 슬라이스에 결합(couple)된 CPU (central processing unit), 및 상기 CPU에 결합(couple)된 하드웨어 디스패치 디바이스(hardware dispatch device)를 포함하고;-대략 0.5GHz 내지 4GHz의 클럭 신호를 출력(output)하는 제1 클럭;-상기 타일의 각각에서 상기 CPU의 각각에 결합(couple)되는 복수의 D2D(die-to-die) 인터커넥트(interconnects);-상기 타일의 각각에서 상기 CPU에 결합(couple)되는 PCIe(Peripheral Component Interconnect Express) 버스;-상기 타일의 각각에서 상기 CPU에 결합(couple)되는 DRAM(Dynamic Random Access Memory) 인터페이스;-상기 타일의 각각에서 상기 CPU의 각각에 결합(couple)되는 글로벌 RISC(reduced instruction set computer) 인터페이스, 여기서 상기 슬라이스의 각각은 DIMC(digital in memory compute) 디바이스에서 제공되는 하나 이상의 매트릭스 계산(matrix computation)의 높은 쓰루풋(throughput)을 허용하도록 구성되는 DIMC(digital in memory compute) 다이바이스를 포함하되, 상기 높은 쓰루풋은 클록 싸이클(clock cycle) 당 512 곱셈 누산(multiply accumulate)을 특징으로 하고;상기 DIMC 디바이스는 생성적(generative) AI 애플리케이션을 위한 하나 이상의 매트릭스 계산(matrix computation)을 가속화하도록 구성되고;각각의 DIMC는 상기 제1 클록의 레이트의 대략 절반의 출력 레이트(output rate)로 구성되는 제2 클록에 결합되고; 그리고-기계적 지지(mechanical support)를 제공하도록 구성되고 표면 영역(surface region) 및 인터포저(interposer)를 가지되, 상기 표면 영역은 상기 칩렛을 지지하도록 결합되고, 상기 하나 또는 N개의 칩렛은 상기 인터포저를 사용하여 서로 결합되는 기판 부재(substrate member)를 포함하는디바이스.</claim></claimInfo><claimInfo><claim>17. 제16에 있어서, 변환기 디바이스의 집합체를 더 포함하고, 상기 변환기 다바이스는 각각 3개 내지 N(여기서 N은 128까지의 정수임)의 범위에 있는 레이어 별로 적층(stack)된 복수의 변환기를 포함하는 디바이스.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 복수의 변환기 각각은 하나 이상의 DIMC 디바이스 내에 구성되어, 상기 변환기 각각이 변환기의 어텐션 레이어(attention layer)에 대해 구성된 쿼리 키 값(QKV; query key value) 매트릭스와 이를 뒤따르는 3개의 FC(Fully Connected) 매트릭스를 포함하는 복수의 매트릭스 곱셈기를 포함하는디바이스.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서, 상기 DIMC 디바이스는 상기 변환기를 가속하도록 구성되고 QKT 에 이은 소프트맥스(QKT /square root (dk)) V 의 내적(dot product)을 더 포함하는 디바이스.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서, 상기 소프트맥스의 컴퓨팅 프로세스를 가속화하도록 구성된 SIMD(single input multiple data) 디바이스를 포함하는 디바이스.</claim></claimInfo><claimInfo><claim>21. 제16항에 있어서, 상기 칩렛의 각각은 서로 대칭적으로(symmetrical) 배열된 4개의 타일을 포함하고, 상기 타일의 각각은 4개의 슬라이스를 포함하는 디바이스.</claim></claimInfo><claimInfo><claim>22. 제16항에 있어서, 상기 DIMC 디바이스는 공유 지수(shared exponent)를 사용하여 하나 이상의 블록 부동 소수점 데이터 타입(block floating point data type)을 지원하도록 구성되는 디바이스.</claim></claimInfo><claimInfo><claim>23. 제16항에 있어서, 상기 DIMC 디바이스는 블록 구조 희소성(block structured sparsity)을 지원하도록 구성되는 디바이스.</claim></claimInfo><claimInfo><claim>24. 제16항에 있어서, 멀티캐스트 프로세스를 위해 구성되고 상기 복수의 슬라이스 각각에 결합되는 NoC(network on chip) 디바이스를 더 포함하는 디바이스.</claim></claimInfo><claimInfo><claim>25. 제16항에 있어서, 상기 디바이스는 변환기의 워크로드(workload)를 처리하도록 구성되고;상기 변환기는 복수의 변환기 레이어(transformer layers)를 포함하고, 상기 변환기의 각각은 워크로드의 일부와 관련된 어텐션 레이어(attention layer)를 가지고; 그리고각 어텐션 레이어는 상기 어텐션 레이어와과 관련된 상기 워크로드의 일부를 처리하기 위해 상기 슬라이스에 관련된 상기 타일의 상기 CPU와 통신하기 위해 상기 글로벌 RISC 인터페이스를 사용하여 상기 복수의 슬라이스 중 하나에 매핑되는디바이스. </claim></claimInfo><claimInfo><claim>26. 칩렛(chiplet) 디바이스에 있어서, -복수의 타일(tile), 여기서 상기 타일의 각각은:복수의 슬라이스(slice), 상기 복수의 슬라이스 및 디스패치 엔진에 결합되는 RISC(reduced instruction set computer) CPU (central processing unit), 및 상기 RISC CPU에 결합된 하드웨어 디스패치 디바이스(hardware dispatch device)를 포함하고;-대략 0.5GHz 내지 4GHz의 클럭 신호를 출력(output)하는 제1 클럭;-상기 타일의 각각에서 상기 RISC CPU의 각각에 결합(couple)되는 복수의 D2D(die-to-die) 인터커넥트(interconnects), 여기서 상기 복수의 D2D 인터커넥트는 단일 종단 시그널링(single-ended signaling)으로 구성됨;-상기 타일의 각각에서 상기 RISC CPU의 각각에 결합(couple)되는 PCIe(Peripheral Component Interconnect Express) 버스;-상기 타일의 각각에서 상기 RISC CPU의 각각에 결합(couple)되는 DRAM(Dynamic Random Access Memory) 인터페이스; 그리고-상기 타일의 각각에서 상기 RISC CPU의 각각에 결합(couple)되는 글로벌 RISC(reduced instruction set computer)를 포함하되, 상기 슬라이스의 각각은 DIMC(digital in memory compute) 디바이스에서 제공되는 하나 이상의 매트릭스 계산(matrix computation)의 높은 쓰루풋(throughput)을 허용하도록 구성되는 DIMC(digital in memory compute) 다이바이스를 포함하되, 높은 쓰루풋은 클록 싸이클(clock cycle) 당 512 곱셈 누산(multiply accumulate)을 달성하고;상기 DIMC 디바이스는 생성적(generative) AI 애플리케이션을 위한 하나 이상의 매트릭스 계산(matrix computation)을 가속화하도록 구성되고;각각의 DIMC 디바이스는 상기 제1 클록의 레이트의 대략 절반의 출력 레이트(output rate)로 구성되는 제2 클록에 결합되고; 상기 슬라이스의 각각은 상기 DIMC 디바이스의 출력(output)에 결합되고 벡터 프로세스(vector process)에서 하나 이상의 비선형 연산 및 하나 이상의 선형 연산을 처리하도록 구성된 SIMD(Single Input Multiple Data) 프로세서를 포함하고; 그리고상기  슬라이스의 각각은 상기 DIMC 디바이스 및 상기 SIMD 프로세서에 결합되고 전치 프로세스(transpose process) 및 기타 데이터 레이아웃 변경으로 작동 가능하도록 구성되는 DRE(data reshape engine) 디바이스를 포함하는 디바이스.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 ***** 캘리포니아 산타클라라 #*** 그레이트 아메리카 파크웨이 ****</address><code>520220836761</code><country>미국</country><engName>d-MATRIX CORPORATION</engName><name>디-매트릭스 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 캘리포니아 ***** 쿠퍼...</address><code> </code><country> </country><engName>BHOJA, Sudeep</engName><name>보자, 수딥</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ***** 쿠퍼...</address><code> </code><country> </country><engName>SHETH, Siddharth</engName><name>세스, 시다스</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 송파구  올림픽로  *** ,*층 (신천동, 대한제당)</address><code>920131000018</code><country>대한민국</country><engName>Envision Patent &amp; Law Firm</engName><name>인비전특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.11.30</priorityApplicationDate><priorityApplicationNumber>17/538,923</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.11.29</receiptDate><receiptNumber>1-1-2022-1278921-08</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName> </documentEngName><documentName>우선권주장 증명서류 제출기한 안내문</documentName><receiptDate>2022.12.05</receiptDate><receiptNumber>1-5-2022-0183249-98</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Certificate of Priority] Submission of Document</documentEngName><documentName>[우선권증명서류]서류제출서</documentName><receiptDate>2022.12.08</receiptDate><receiptNumber>1-1-2022-1323883-06</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Certificate of Priority] Submission of Document</documentEngName><documentName>[우선권증명서류]서류제출서</documentName><receiptDate>2023.03.06</receiptDate><receiptNumber>1-1-2023-0255085-60</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.10.13</receiptDate><receiptNumber>1-1-2025-1142955-53</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220162790.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9390aaa2d85c33244bbb51fb3e455c95656a0b0c51bfa7bf4ebf01c57311ed29d339f1cb547b24b6afdd1680be1acab1cd9bb0d7d2c1c40de2</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cff75e38f7437aca66796259b2044a4c11074ff6c5ec028f3cbad02a48d6d1f097318c22302725890e504103c19bf24d8618d6370d9e5abe6b</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>