TimeQuest Timing Analyzer report for pong
Wed Apr 04 16:46:32 2012
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'iCLK_50'
 12. Slow Model Setup: 'ball_clock:BCLOCK|clk'
 13. Slow Model Setup: 'vga_sync:VGA|mod2_reg'
 14. Slow Model Setup: 'paddle_clock:PCLOCK|clk'
 15. Slow Model Setup: 'vga_sync:VGA|hcount_reg[9]'
 16. Slow Model Hold: 'vga_sync:VGA|mod2_reg'
 17. Slow Model Hold: 'iCLK_50'
 18. Slow Model Hold: 'vga_sync:VGA|hcount_reg[9]'
 19. Slow Model Hold: 'ball_clock:BCLOCK|clk'
 20. Slow Model Hold: 'paddle_clock:PCLOCK|clk'
 21. Slow Model Minimum Pulse Width: 'iCLK_50'
 22. Slow Model Minimum Pulse Width: 'ball_clock:BCLOCK|clk'
 23. Slow Model Minimum Pulse Width: 'vga_sync:VGA|mod2_reg'
 24. Slow Model Minimum Pulse Width: 'paddle_clock:PCLOCK|clk'
 25. Slow Model Minimum Pulse Width: 'vga_sync:VGA|hcount_reg[9]'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Propagation Delay
 31. Minimum Propagation Delay
 32. Fast Model Setup Summary
 33. Fast Model Hold Summary
 34. Fast Model Recovery Summary
 35. Fast Model Removal Summary
 36. Fast Model Minimum Pulse Width Summary
 37. Fast Model Setup: 'iCLK_50'
 38. Fast Model Setup: 'ball_clock:BCLOCK|clk'
 39. Fast Model Setup: 'vga_sync:VGA|mod2_reg'
 40. Fast Model Setup: 'paddle_clock:PCLOCK|clk'
 41. Fast Model Setup: 'vga_sync:VGA|hcount_reg[9]'
 42. Fast Model Hold: 'vga_sync:VGA|mod2_reg'
 43. Fast Model Hold: 'iCLK_50'
 44. Fast Model Hold: 'vga_sync:VGA|hcount_reg[9]'
 45. Fast Model Hold: 'ball_clock:BCLOCK|clk'
 46. Fast Model Hold: 'paddle_clock:PCLOCK|clk'
 47. Fast Model Minimum Pulse Width: 'iCLK_50'
 48. Fast Model Minimum Pulse Width: 'ball_clock:BCLOCK|clk'
 49. Fast Model Minimum Pulse Width: 'vga_sync:VGA|mod2_reg'
 50. Fast Model Minimum Pulse Width: 'paddle_clock:PCLOCK|clk'
 51. Fast Model Minimum Pulse Width: 'vga_sync:VGA|hcount_reg[9]'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Propagation Delay
 57. Minimum Propagation Delay
 58. Multicorner Timing Analysis Summary
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Progagation Delay
 64. Minimum Progagation Delay
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version ;
; Revision Name      ; pong                                                             ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C70F896C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; ball_clock:BCLOCK|clk      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ball_clock:BCLOCK|clk }      ;
; iCLK_50                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { iCLK_50 }                    ;
; paddle_clock:PCLOCK|clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { paddle_clock:PCLOCK|clk }    ;
; vga_sync:VGA|hcount_reg[9] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { vga_sync:VGA|hcount_reg[9] } ;
; vga_sync:VGA|mod2_reg      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { vga_sync:VGA|mod2_reg }      ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+----------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                          ;
+------------+-----------------+-------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note                    ;
+------------+-----------------+-------------------------+-------------------------+
; 126.47 MHz ; 126.47 MHz      ; iCLK_50                 ;                         ;
; 128.8 MHz  ; 128.8 MHz       ; ball_clock:BCLOCK|clk   ;                         ;
; 177.59 MHz ; 176.68 MHz      ; vga_sync:VGA|mod2_reg   ; limit due to hold check ;
; 191.2 MHz  ; 191.2 MHz       ; paddle_clock:PCLOCK|clk ;                         ;
+------------+-----------------+-------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow Model Setup Summary                             ;
+----------------------------+---------+---------------+
; Clock                      ; Slack   ; End Point TNS ;
+----------------------------+---------+---------------+
; iCLK_50                    ; -10.336 ; -608.289      ;
; ball_clock:BCLOCK|clk      ; -6.764  ; -208.320      ;
; vga_sync:VGA|mod2_reg      ; -4.631  ; -51.834       ;
; paddle_clock:PCLOCK|clk    ; -4.230  ; -39.873       ;
; vga_sync:VGA|hcount_reg[9] ; -2.793  ; -15.435       ;
+----------------------------+---------+---------------+


+-----------------------------------------------------+
; Slow Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; vga_sync:VGA|mod2_reg      ; -2.854 ; -41.609       ;
; iCLK_50                    ; -2.691 ; -8.050        ;
; vga_sync:VGA|hcount_reg[9] ; -0.112 ; -0.219        ;
; ball_clock:BCLOCK|clk      ; 0.391  ; 0.000         ;
; paddle_clock:PCLOCK|clk    ; 0.935  ; 0.000         ;
+----------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; iCLK_50                    ; -1.380 ; -75.380       ;
; ball_clock:BCLOCK|clk      ; -0.500 ; -36.000       ;
; vga_sync:VGA|mod2_reg      ; -0.500 ; -22.000       ;
; paddle_clock:PCLOCK|clk    ; -0.500 ; -10.000       ;
; vga_sync:VGA|hcount_reg[9] ; 0.500  ; 0.000         ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'iCLK_50'                                                                                                        ;
+---------+---------------+---------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack   ; From Node     ; To Node                   ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------+---------------------------+-----------------------+-------------+--------------+------------+------------+
; -10.336 ; ball_speed[0] ; ball_clock:BCLOCK|lim[18] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.645      ;
; -10.336 ; ball_speed[0] ; ball_clock:BCLOCK|lim[28] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.645      ;
; -10.336 ; ball_speed[0] ; ball_clock:BCLOCK|lim[29] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.645      ;
; -10.336 ; ball_speed[0] ; ball_clock:BCLOCK|lim[19] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.645      ;
; -10.336 ; ball_speed[0] ; ball_clock:BCLOCK|lim[27] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.645      ;
; -10.336 ; ball_speed[0] ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.645      ;
; -10.336 ; ball_speed[0] ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.645      ;
; -10.336 ; ball_speed[0] ; ball_clock:BCLOCK|lim[24] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.645      ;
; -10.336 ; ball_speed[0] ; ball_clock:BCLOCK|lim[21] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.645      ;
; -10.336 ; ball_speed[0] ; ball_clock:BCLOCK|lim[23] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.645      ;
; -10.336 ; ball_speed[0] ; ball_clock:BCLOCK|lim[22] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.645      ;
; -10.336 ; ball_speed[0] ; ball_clock:BCLOCK|lim[20] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.645      ;
; -10.336 ; ball_speed[0] ; ball_clock:BCLOCK|lim[17] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.645      ;
; -10.336 ; ball_speed[0] ; ball_clock:BCLOCK|lim[15] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.645      ;
; -10.336 ; ball_speed[0] ; ball_clock:BCLOCK|lim[16] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.645      ;
; -10.257 ; ball_speed[1] ; ball_clock:BCLOCK|lim[18] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.566      ;
; -10.257 ; ball_speed[1] ; ball_clock:BCLOCK|lim[28] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.566      ;
; -10.257 ; ball_speed[1] ; ball_clock:BCLOCK|lim[29] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.566      ;
; -10.257 ; ball_speed[1] ; ball_clock:BCLOCK|lim[19] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.566      ;
; -10.257 ; ball_speed[1] ; ball_clock:BCLOCK|lim[27] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.566      ;
; -10.257 ; ball_speed[1] ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.566      ;
; -10.257 ; ball_speed[1] ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.566      ;
; -10.257 ; ball_speed[1] ; ball_clock:BCLOCK|lim[24] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.566      ;
; -10.257 ; ball_speed[1] ; ball_clock:BCLOCK|lim[21] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.566      ;
; -10.257 ; ball_speed[1] ; ball_clock:BCLOCK|lim[23] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.566      ;
; -10.257 ; ball_speed[1] ; ball_clock:BCLOCK|lim[22] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.566      ;
; -10.257 ; ball_speed[1] ; ball_clock:BCLOCK|lim[20] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.566      ;
; -10.257 ; ball_speed[1] ; ball_clock:BCLOCK|lim[17] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.566      ;
; -10.257 ; ball_speed[1] ; ball_clock:BCLOCK|lim[15] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.566      ;
; -10.257 ; ball_speed[1] ; ball_clock:BCLOCK|lim[16] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.566      ;
; -10.095 ; ball_speed[0] ; ball_clock:BCLOCK|lim[14] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.414      ;
; -10.095 ; ball_speed[0] ; ball_clock:BCLOCK|lim[13] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.414      ;
; -10.095 ; ball_speed[0] ; ball_clock:BCLOCK|lim[12] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.414      ;
; -10.095 ; ball_speed[0] ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.414      ;
; -10.095 ; ball_speed[0] ; ball_clock:BCLOCK|lim[10] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.414      ;
; -10.095 ; ball_speed[0] ; ball_clock:BCLOCK|lim[9]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.414      ;
; -10.095 ; ball_speed[0] ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.414      ;
; -10.095 ; ball_speed[0] ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.414      ;
; -10.095 ; ball_speed[0] ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.414      ;
; -10.095 ; ball_speed[0] ; ball_clock:BCLOCK|lim[5]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.414      ;
; -10.095 ; ball_speed[0] ; ball_clock:BCLOCK|lim[4]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.414      ;
; -10.095 ; ball_speed[0] ; ball_clock:BCLOCK|lim[3]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.414      ;
; -10.095 ; ball_speed[0] ; ball_clock:BCLOCK|lim[2]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.414      ;
; -10.095 ; ball_speed[0] ; ball_clock:BCLOCK|lim[1]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.414      ;
; -10.095 ; ball_speed[0] ; ball_clock:BCLOCK|lim[0]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.414      ;
; -10.087 ; ball_speed[2] ; ball_clock:BCLOCK|lim[18] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.396      ;
; -10.087 ; ball_speed[2] ; ball_clock:BCLOCK|lim[28] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.396      ;
; -10.087 ; ball_speed[2] ; ball_clock:BCLOCK|lim[29] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.396      ;
; -10.087 ; ball_speed[2] ; ball_clock:BCLOCK|lim[19] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.396      ;
; -10.087 ; ball_speed[2] ; ball_clock:BCLOCK|lim[27] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.396      ;
; -10.087 ; ball_speed[2] ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.396      ;
; -10.087 ; ball_speed[2] ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.396      ;
; -10.087 ; ball_speed[2] ; ball_clock:BCLOCK|lim[24] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.396      ;
; -10.087 ; ball_speed[2] ; ball_clock:BCLOCK|lim[21] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.396      ;
; -10.087 ; ball_speed[2] ; ball_clock:BCLOCK|lim[23] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.396      ;
; -10.087 ; ball_speed[2] ; ball_clock:BCLOCK|lim[22] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.396      ;
; -10.087 ; ball_speed[2] ; ball_clock:BCLOCK|lim[20] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.396      ;
; -10.087 ; ball_speed[2] ; ball_clock:BCLOCK|lim[17] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.396      ;
; -10.087 ; ball_speed[2] ; ball_clock:BCLOCK|lim[15] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.396      ;
; -10.087 ; ball_speed[2] ; ball_clock:BCLOCK|lim[16] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.396      ;
; -10.016 ; ball_speed[1] ; ball_clock:BCLOCK|lim[14] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.335      ;
; -10.016 ; ball_speed[1] ; ball_clock:BCLOCK|lim[13] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.335      ;
; -10.016 ; ball_speed[1] ; ball_clock:BCLOCK|lim[12] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.335      ;
; -10.016 ; ball_speed[1] ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.335      ;
; -10.016 ; ball_speed[1] ; ball_clock:BCLOCK|lim[10] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.335      ;
; -10.016 ; ball_speed[1] ; ball_clock:BCLOCK|lim[9]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.335      ;
; -10.016 ; ball_speed[1] ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.335      ;
; -10.016 ; ball_speed[1] ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.335      ;
; -10.016 ; ball_speed[1] ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.335      ;
; -10.016 ; ball_speed[1] ; ball_clock:BCLOCK|lim[5]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.335      ;
; -10.016 ; ball_speed[1] ; ball_clock:BCLOCK|lim[4]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.335      ;
; -10.016 ; ball_speed[1] ; ball_clock:BCLOCK|lim[3]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.335      ;
; -10.016 ; ball_speed[1] ; ball_clock:BCLOCK|lim[2]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.335      ;
; -10.016 ; ball_speed[1] ; ball_clock:BCLOCK|lim[1]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.335      ;
; -10.016 ; ball_speed[1] ; ball_clock:BCLOCK|lim[0]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.335      ;
; -9.846  ; ball_speed[2] ; ball_clock:BCLOCK|lim[14] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.165      ;
; -9.846  ; ball_speed[2] ; ball_clock:BCLOCK|lim[13] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.165      ;
; -9.846  ; ball_speed[2] ; ball_clock:BCLOCK|lim[12] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.165      ;
; -9.846  ; ball_speed[2] ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.165      ;
; -9.846  ; ball_speed[2] ; ball_clock:BCLOCK|lim[10] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.165      ;
; -9.846  ; ball_speed[2] ; ball_clock:BCLOCK|lim[9]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.165      ;
; -9.846  ; ball_speed[2] ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.165      ;
; -9.846  ; ball_speed[2] ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.165      ;
; -9.846  ; ball_speed[2] ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.165      ;
; -9.846  ; ball_speed[2] ; ball_clock:BCLOCK|lim[5]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.165      ;
; -9.846  ; ball_speed[2] ; ball_clock:BCLOCK|lim[4]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.165      ;
; -9.846  ; ball_speed[2] ; ball_clock:BCLOCK|lim[3]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.165      ;
; -9.846  ; ball_speed[2] ; ball_clock:BCLOCK|lim[2]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.165      ;
; -9.846  ; ball_speed[2] ; ball_clock:BCLOCK|lim[1]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.165      ;
; -9.846  ; ball_speed[2] ; ball_clock:BCLOCK|lim[0]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.165      ;
; -9.840  ; ball_speed[0] ; ball_clock:BCLOCK|clk     ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.159      ;
; -9.761  ; ball_speed[1] ; ball_clock:BCLOCK|clk     ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.217     ; 9.080      ;
; -9.732  ; ball_speed[3] ; ball_clock:BCLOCK|lim[18] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.041      ;
; -9.732  ; ball_speed[3] ; ball_clock:BCLOCK|lim[28] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.041      ;
; -9.732  ; ball_speed[3] ; ball_clock:BCLOCK|lim[29] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.041      ;
; -9.732  ; ball_speed[3] ; ball_clock:BCLOCK|lim[19] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.041      ;
; -9.732  ; ball_speed[3] ; ball_clock:BCLOCK|lim[27] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.041      ;
; -9.732  ; ball_speed[3] ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.041      ;
; -9.732  ; ball_speed[3] ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.041      ;
; -9.732  ; ball_speed[3] ; ball_clock:BCLOCK|lim[24] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -1.227     ; 9.041      ;
+---------+---------------+---------------------------+-----------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ball_clock:BCLOCK|clk'                                                                                       ;
+--------+-------------+---------------+-------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node       ; Launch Clock            ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------------+-------------------------+-----------------------+--------------+------------+------------+
; -6.764 ; ball_y[0]   ; ball_speed[2] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.778      ;
; -6.764 ; ball_y[0]   ; ball_speed[1] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.778      ;
; -6.764 ; ball_y[0]   ; ball_speed[0] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.778      ;
; -6.764 ; ball_y[0]   ; ball_speed[3] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.778      ;
; -6.757 ; ball_y[0]   ; dig2_u[0]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.771      ;
; -6.757 ; ball_y[0]   ; dig2_u[2]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.771      ;
; -6.712 ; ball_y[1]   ; ball_speed[2] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.726      ;
; -6.712 ; ball_y[1]   ; ball_speed[1] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.726      ;
; -6.712 ; ball_y[1]   ; ball_speed[0] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.726      ;
; -6.712 ; ball_y[1]   ; ball_speed[3] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.726      ;
; -6.705 ; ball_y[1]   ; dig2_u[0]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.719      ;
; -6.705 ; ball_y[1]   ; dig2_u[2]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.719      ;
; -6.650 ; ball_y[0]   ; ball_y[7]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 7.686      ;
; -6.620 ; ball_y[0]   ; ball_y[6]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 7.656      ;
; -6.598 ; ball_y[1]   ; ball_y[7]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 7.634      ;
; -6.568 ; ball_y[1]   ; ball_y[6]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 7.604      ;
; -6.532 ; ball_y[0]   ; ball_y[3]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 7.568      ;
; -6.513 ; ball_y[2]   ; ball_speed[2] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.527      ;
; -6.513 ; ball_y[2]   ; ball_speed[1] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.527      ;
; -6.513 ; ball_y[2]   ; ball_speed[0] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.527      ;
; -6.513 ; ball_y[2]   ; ball_speed[3] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.527      ;
; -6.506 ; ball_y[2]   ; dig2_u[0]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.520      ;
; -6.506 ; ball_y[2]   ; dig2_u[2]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.520      ;
; -6.480 ; ball_y[1]   ; ball_y[3]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 7.516      ;
; -6.440 ; ball_y[0]   ; dig2_u[1]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.008     ; 7.468      ;
; -6.440 ; ball_y[0]   ; dig2_u[3]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.008     ; 7.468      ;
; -6.399 ; ball_y[2]   ; ball_y[7]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 7.435      ;
; -6.388 ; ball_y[1]   ; dig2_u[1]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.008     ; 7.416      ;
; -6.388 ; ball_y[1]   ; dig2_u[3]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.008     ; 7.416      ;
; -6.369 ; ball_y[2]   ; ball_y[6]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 7.405      ;
; -6.343 ; ball_y[0]   ; ball_y[9]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 7.379      ;
; -6.313 ; ball_y[4]   ; ball_speed[2] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.327      ;
; -6.313 ; ball_y[4]   ; ball_speed[1] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.327      ;
; -6.313 ; ball_y[4]   ; ball_speed[0] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.327      ;
; -6.313 ; ball_y[4]   ; ball_speed[3] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.327      ;
; -6.306 ; ball_y[4]   ; dig2_u[0]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.320      ;
; -6.306 ; ball_y[4]   ; dig2_u[2]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.320      ;
; -6.291 ; ball_y[1]   ; ball_y[9]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 7.327      ;
; -6.281 ; ball_y[2]   ; ball_y[3]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 7.317      ;
; -6.272 ; ball_y[0]   ; ball_y[8]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 7.308      ;
; -6.263 ; ball_y[0]   ; dig1_u[3]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.007     ; 7.292      ;
; -6.263 ; ball_y[0]   ; dig1_u[0]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.007     ; 7.292      ;
; -6.263 ; ball_y[0]   ; dig1_u[1]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.007     ; 7.292      ;
; -6.263 ; ball_y[0]   ; dig1_u[2]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.007     ; 7.292      ;
; -6.256 ; ball_y[3]   ; ball_speed[2] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.270      ;
; -6.256 ; ball_y[3]   ; ball_speed[1] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.270      ;
; -6.256 ; ball_y[3]   ; ball_speed[0] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.270      ;
; -6.256 ; ball_y[3]   ; ball_speed[3] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.270      ;
; -6.249 ; ball_y[3]   ; dig2_u[0]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.263      ;
; -6.249 ; ball_y[3]   ; dig2_u[2]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.263      ;
; -6.242 ; ball_y[5]   ; ball_speed[2] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.256      ;
; -6.242 ; ball_y[5]   ; ball_speed[1] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.256      ;
; -6.242 ; ball_y[5]   ; ball_speed[0] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.256      ;
; -6.242 ; ball_y[5]   ; ball_speed[3] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.256      ;
; -6.235 ; ball_y[5]   ; dig2_u[0]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.249      ;
; -6.235 ; ball_y[5]   ; dig2_u[2]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.022     ; 7.249      ;
; -6.220 ; ball_y[1]   ; ball_y[8]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 7.256      ;
; -6.211 ; ball_y[1]   ; dig1_u[3]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.007     ; 7.240      ;
; -6.211 ; ball_y[1]   ; dig1_u[0]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.007     ; 7.240      ;
; -6.211 ; ball_y[1]   ; dig1_u[1]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.007     ; 7.240      ;
; -6.211 ; ball_y[1]   ; dig1_u[2]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.007     ; 7.240      ;
; -6.199 ; ball_y[4]   ; ball_y[7]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 7.235      ;
; -6.189 ; ball_y[2]   ; dig2_u[1]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.008     ; 7.217      ;
; -6.189 ; ball_y[2]   ; dig2_u[3]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.008     ; 7.217      ;
; -6.169 ; ball_y[4]   ; ball_y[6]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 7.205      ;
; -6.142 ; ball_y[3]   ; ball_y[7]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 7.178      ;
; -6.132 ; ball_x[0]   ; ball_speed[2] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.019     ; 7.149      ;
; -6.132 ; ball_x[0]   ; ball_speed[1] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.019     ; 7.149      ;
; -6.132 ; ball_x[0]   ; ball_speed[0] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.019     ; 7.149      ;
; -6.132 ; ball_x[0]   ; ball_speed[3] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.019     ; 7.149      ;
; -6.128 ; ball_y[5]   ; ball_y[7]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 7.164      ;
; -6.125 ; ball_x[0]   ; dig2_u[0]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.019     ; 7.142      ;
; -6.125 ; ball_x[0]   ; dig2_u[2]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.019     ; 7.142      ;
; -6.112 ; ball_y[3]   ; ball_y[6]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 7.148      ;
; -6.098 ; ball_y[5]   ; ball_y[6]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 7.134      ;
; -6.092 ; ball_y[2]   ; ball_y[9]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 7.128      ;
; -6.092 ; ball_x[1]   ; ball_speed[2] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.019     ; 7.109      ;
; -6.092 ; ball_x[1]   ; ball_speed[1] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.019     ; 7.109      ;
; -6.092 ; ball_x[1]   ; ball_speed[0] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.019     ; 7.109      ;
; -6.092 ; ball_x[1]   ; ball_speed[3] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.019     ; 7.109      ;
; -6.085 ; ball_x[1]   ; dig2_u[0]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.019     ; 7.102      ;
; -6.085 ; ball_x[1]   ; dig2_u[2]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.019     ; 7.102      ;
; -6.081 ; ball_y[4]   ; ball_y[3]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 7.117      ;
; -6.064 ; paddle_y[2] ; ball_speed[2] ; paddle_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.205      ; 7.305      ;
; -6.064 ; paddle_y[2] ; ball_speed[1] ; paddle_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.205      ; 7.305      ;
; -6.064 ; paddle_y[2] ; ball_speed[0] ; paddle_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.205      ; 7.305      ;
; -6.064 ; paddle_y[2] ; ball_speed[3] ; paddle_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.205      ; 7.305      ;
; -6.057 ; paddle_y[2] ; dig2_u[0]     ; paddle_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.205      ; 7.298      ;
; -6.057 ; paddle_y[2] ; dig2_u[2]     ; paddle_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.205      ; 7.298      ;
; -6.024 ; ball_y[3]   ; ball_y[3]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 7.060      ;
; -6.021 ; ball_y[2]   ; ball_y[8]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 7.057      ;
; -6.018 ; ball_x[0]   ; ball_y[7]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.003      ; 7.057      ;
; -6.012 ; ball_y[2]   ; dig1_u[3]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.007     ; 7.041      ;
; -6.012 ; ball_y[2]   ; dig1_u[0]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.007     ; 7.041      ;
; -6.012 ; ball_y[2]   ; dig1_u[1]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.007     ; 7.041      ;
; -6.012 ; ball_y[2]   ; dig1_u[2]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.007     ; 7.041      ;
; -6.010 ; ball_y[5]   ; ball_y[3]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 7.046      ;
; -5.992 ; paddle_y[3] ; ball_speed[2] ; paddle_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.205      ; 7.233      ;
; -5.992 ; paddle_y[3] ; ball_speed[1] ; paddle_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.205      ; 7.233      ;
; -5.992 ; paddle_y[3] ; ball_speed[0] ; paddle_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.205      ; 7.233      ;
+--------+-------------+---------------+-------------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'vga_sync:VGA|mod2_reg'                                                                                                                 ;
+--------+----------------------------+----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -4.631 ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.923     ; 2.744      ;
; -4.631 ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.923     ; 2.744      ;
; -4.631 ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.923     ; 2.744      ;
; -4.550 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.921     ; 2.665      ;
; -4.550 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.921     ; 2.665      ;
; -4.550 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.921     ; 2.665      ;
; -4.538 ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.923     ; 2.651      ;
; -4.538 ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.923     ; 2.651      ;
; -4.538 ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.923     ; 2.651      ;
; -4.515 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.921     ; 2.630      ;
; -4.515 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.921     ; 2.630      ;
; -4.515 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.921     ; 2.630      ;
; -4.465 ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.923     ; 2.578      ;
; -4.465 ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.923     ; 2.578      ;
; -4.465 ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.923     ; 2.578      ;
; -4.364 ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.919     ; 2.481      ;
; -4.364 ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.919     ; 2.481      ;
; -4.364 ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.919     ; 2.481      ;
; -4.346 ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.919     ; 2.463      ;
; -4.346 ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.919     ; 2.463      ;
; -4.346 ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.919     ; 2.463      ;
; -4.345 ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.921     ; 2.460      ;
; -4.345 ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.921     ; 2.460      ;
; -4.345 ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.921     ; 2.460      ;
; -4.344 ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.682     ; 2.698      ;
; -4.287 ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.923     ; 2.400      ;
; -4.287 ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.923     ; 2.400      ;
; -4.287 ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.923     ; 2.400      ;
; -4.258 ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.682     ; 2.612      ;
; -4.252 ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.685     ; 2.603      ;
; -4.252 ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.685     ; 2.603      ;
; -4.228 ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.682     ; 2.582      ;
; -4.197 ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.682     ; 2.551      ;
; -4.180 ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.682     ; 2.534      ;
; -4.178 ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.682     ; 2.532      ;
; -4.171 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.683     ; 2.524      ;
; -4.171 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.683     ; 2.524      ;
; -4.159 ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.685     ; 2.510      ;
; -4.159 ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.685     ; 2.510      ;
; -4.136 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.683     ; 2.489      ;
; -4.136 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.683     ; 2.489      ;
; -4.095 ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.682     ; 2.449      ;
; -4.086 ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.685     ; 2.437      ;
; -4.086 ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.685     ; 2.437      ;
; -3.985 ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.681     ; 2.340      ;
; -3.985 ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.681     ; 2.340      ;
; -3.967 ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.681     ; 2.322      ;
; -3.967 ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.681     ; 2.322      ;
; -3.966 ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.682     ; 2.320      ;
; -3.966 ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.683     ; 2.319      ;
; -3.966 ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.683     ; 2.319      ;
; -3.932 ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.920     ; 2.048      ;
; -3.908 ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.685     ; 2.259      ;
; -3.908 ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.685     ; 2.259      ;
; -3.861 ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.920     ; 1.977      ;
; -3.859 ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.682     ; 2.213      ;
; -3.846 ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.920     ; 1.962      ;
; -3.790 ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.920     ; 1.906      ;
; -3.786 ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.682     ; 2.140      ;
; -3.785 ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.920     ; 1.901      ;
; -3.775 ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.920     ; 1.891      ;
; -3.768 ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.920     ; 1.884      ;
; -3.714 ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.920     ; 1.830      ;
; -3.704 ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.920     ; 1.820      ;
; -3.697 ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.920     ; 1.813      ;
; -3.683 ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.920     ; 1.799      ;
; -3.643 ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.920     ; 1.759      ;
; -3.626 ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.920     ; 1.742      ;
; -3.612 ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.920     ; 1.728      ;
; -3.541 ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -2.920     ; 1.657      ;
; -2.785 ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.238      ; 4.059      ;
; -2.783 ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.238      ; 4.057      ;
; -2.498 ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.238      ; 3.772      ;
; -2.496 ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.238      ; 3.770      ;
; -2.418 ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.238      ; 3.692      ;
; -2.416 ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.238      ; 3.690      ;
; -2.337 ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.000      ; 3.373      ;
; -2.335 ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.000      ; 3.371      ;
; -2.229 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.000      ; 3.265      ;
; -2.226 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|hsync_reg     ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.003     ; 3.259      ;
; -2.215 ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.002      ; 3.253      ;
; -2.093 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.002      ; 3.131      ;
; -2.079 ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.004      ; 3.119      ;
; -1.988 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.000      ; 3.024      ;
; -1.974 ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.002      ; 3.012      ;
; -1.963 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.002     ; 2.997      ;
; -1.953 ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.003     ; 2.986      ;
; -1.953 ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.003     ; 2.986      ;
; -1.953 ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.003     ; 2.986      ;
; -1.953 ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.003     ; 2.986      ;
; -1.953 ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.003     ; 2.986      ;
; -1.949 ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.000      ; 2.985      ;
; -1.934 ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.002      ; 2.972      ;
; -1.918 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.000      ; 2.954      ;
; -1.904 ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.002      ; 2.942      ;
; -1.875 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.002     ; 2.909      ;
; -1.872 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.001     ; 2.907      ;
; -1.872 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.001     ; 2.907      ;
; -1.872 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.001     ; 2.907      ;
; -1.872 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.001     ; 2.907      ;
+--------+----------------------------+----------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'paddle_clock:PCLOCK|clk'                                                                                     ;
+--------+-------------+-------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+-------------------------+-------------------------+--------------+------------+------------+
; -4.230 ; paddle_y[2] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 5.267      ;
; -4.180 ; paddle_y[2] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 5.217      ;
; -4.158 ; paddle_y[3] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 5.195      ;
; -4.151 ; paddle_y[2] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.187      ;
; -4.137 ; paddle_y[2] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.173      ;
; -4.119 ; paddle_y[4] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 5.156      ;
; -4.108 ; paddle_y[3] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 5.145      ;
; -4.082 ; paddle_y[2] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.118      ;
; -4.079 ; paddle_y[3] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.115      ;
; -4.069 ; paddle_y[4] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 5.106      ;
; -4.065 ; paddle_y[3] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.101      ;
; -4.056 ; paddle_y[5] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 5.093      ;
; -4.052 ; paddle_y[7] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.088      ;
; -4.040 ; paddle_y[4] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.076      ;
; -4.032 ; paddle_y[2] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 5.069      ;
; -4.026 ; paddle_y[4] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.062      ;
; -4.010 ; paddle_y[3] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.046      ;
; -4.006 ; paddle_y[5] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 5.043      ;
; -4.002 ; paddle_y[7] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.038      ;
; -3.977 ; paddle_y[5] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.013      ;
; -3.973 ; paddle_y[7] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 5.008      ;
; -3.971 ; paddle_y[4] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.007      ;
; -3.963 ; paddle_y[5] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.999      ;
; -3.960 ; paddle_y[3] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 4.997      ;
; -3.959 ; paddle_y[7] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 4.994      ;
; -3.952 ; paddle_y[2] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.988      ;
; -3.950 ; paddle_y[6] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 4.987      ;
; -3.921 ; paddle_y[4] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 4.958      ;
; -3.909 ; paddle_y[2] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.945      ;
; -3.908 ; paddle_y[5] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.944      ;
; -3.904 ; paddle_y[7] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 4.939      ;
; -3.900 ; paddle_y[6] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 4.937      ;
; -3.880 ; paddle_y[3] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.916      ;
; -3.871 ; paddle_y[6] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.907      ;
; -3.858 ; paddle_y[5] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 4.895      ;
; -3.857 ; paddle_y[6] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.893      ;
; -3.854 ; paddle_y[7] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.890      ;
; -3.841 ; paddle_y[4] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.877      ;
; -3.837 ; paddle_y[3] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.873      ;
; -3.830 ; paddle_y[8] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.866      ;
; -3.802 ; paddle_y[6] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.838      ;
; -3.798 ; paddle_y[4] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.834      ;
; -3.780 ; paddle_y[8] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.816      ;
; -3.778 ; paddle_y[5] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.814      ;
; -3.774 ; paddle_y[7] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 4.809      ;
; -3.752 ; paddle_y[6] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 4.789      ;
; -3.751 ; paddle_y[8] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 4.786      ;
; -3.737 ; paddle_y[8] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 4.772      ;
; -3.735 ; paddle_y[5] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.771      ;
; -3.731 ; paddle_y[7] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 4.766      ;
; -3.682 ; paddle_y[8] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 4.717      ;
; -3.672 ; paddle_y[6] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.708      ;
; -3.632 ; paddle_y[8] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.668      ;
; -3.629 ; paddle_y[6] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.665      ;
; -3.600 ; paddle_y[4] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 4.637      ;
; -3.600 ; paddle_y[4] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 4.637      ;
; -3.552 ; paddle_y[8] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 4.587      ;
; -3.528 ; paddle_y[6] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 4.565      ;
; -3.528 ; paddle_y[6] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 4.565      ;
; -3.518 ; paddle_y[2] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 4.555      ;
; -3.509 ; paddle_y[8] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 4.544      ;
; -3.446 ; paddle_y[3] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 4.483      ;
; -3.407 ; paddle_y[8] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.443      ;
; -3.407 ; paddle_y[8] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.443      ;
; -3.371 ; paddle_y[9] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.407      ;
; -3.344 ; paddle_y[5] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 4.381      ;
; -3.340 ; paddle_y[7] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.376      ;
; -3.330 ; paddle_y[7] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.366      ;
; -3.321 ; paddle_y[9] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.357      ;
; -3.292 ; paddle_y[9] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 4.327      ;
; -3.290 ; paddle_y[5] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 4.327      ;
; -3.278 ; paddle_y[9] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 4.313      ;
; -3.233 ; paddle_y[2] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 4.270      ;
; -3.223 ; paddle_y[9] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 4.258      ;
; -3.173 ; paddle_y[9] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.209      ;
; -3.161 ; paddle_y[3] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 4.198      ;
; -3.103 ; paddle_y[1] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.139      ;
; -3.093 ; paddle_y[9] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 4.128      ;
; -3.072 ; paddle_y[9] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 4.107      ;
; -3.060 ; paddle_y[9] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.096      ;
; -3.060 ; paddle_y[9] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.096      ;
; -3.053 ; paddle_y[1] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.089      ;
; -3.024 ; paddle_y[1] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 4.059      ;
; -3.023 ; paddle_y[0] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.059      ;
; -3.010 ; paddle_y[1] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 4.045      ;
; -2.996 ; paddle_y[0] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 4.031      ;
; -2.977 ; paddle_y[0] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.013      ;
; -2.977 ; paddle_y[0] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 4.012      ;
; -2.977 ; paddle_y[0] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 4.012      ;
; -2.977 ; paddle_y[0] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 4.012      ;
; -2.977 ; paddle_y[0] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 4.012      ;
; -2.965 ; paddle_y[0] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.001      ;
; -2.965 ; paddle_y[0] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.001      ;
; -2.965 ; paddle_y[0] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.001      ;
; -2.955 ; paddle_y[1] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 3.990      ;
; -2.905 ; paddle_y[1] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 3.941      ;
; -2.825 ; paddle_y[1] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 3.860      ;
; -2.782 ; paddle_y[1] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 3.817      ;
; -2.706 ; paddle_y[1] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 3.742      ;
; -2.706 ; paddle_y[1] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 3.742      ;
+--------+-------------+-------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'vga_sync:VGA|hcount_reg[9]'                                                                                                   ;
+--------+----------------------------+--------------+-----------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node      ; Launch Clock          ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------+-----------------------+----------------------------+--------------+------------+------------+
; -2.793 ; dig1_u[0]                  ; char_addr[0] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; 0.500        ; 0.691      ; 3.006      ;
; -2.763 ; dig2_u[0]                  ; char_addr[0] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; 0.500        ; 0.706      ; 2.991      ;
; -2.726 ; vga_sync:VGA|hcount_reg[5] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.796      ; 3.544      ;
; -2.666 ; vga_sync:VGA|hcount_reg[8] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.794      ; 3.482      ;
; -2.511 ; vga_sync:VGA|hcount_reg[4] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.796      ; 3.329      ;
; -2.435 ; vga_sync:VGA|hcount_reg[7] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.794      ; 3.251      ;
; -2.121 ; vga_sync:VGA|hcount_reg[7] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.704      ; 2.933      ;
; -2.049 ; vga_sync:VGA|hcount_reg[8] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.704      ; 2.861      ;
; -2.030 ; vga_sync:VGA|hcount_reg[5] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.819      ; 2.874      ;
; -2.005 ; vga_sync:VGA|hcount_reg[4] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.819      ; 2.849      ;
; -1.938 ; dig2_u[1]                  ; char_addr[1] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; 0.500        ; 0.716      ; 2.208      ;
; -1.893 ; vga_sync:VGA|hcount_reg[4] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.706      ; 2.707      ;
; -1.860 ; vga_sync:VGA|hcount_reg[5] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.820      ; 2.734      ;
; -1.854 ; vga_sync:VGA|hcount_reg[6] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.817      ; 2.696      ;
; -1.852 ; vga_sync:VGA|hcount_reg[7] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.827      ; 2.684      ;
; -1.829 ; vga_sync:VGA|hcount_reg[6] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.827      ; 2.661      ;
; -1.824 ; dig2_u[3]                  ; char_addr[3] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; 0.500        ; 0.715      ; 2.064      ;
; -1.815 ; dig1_u[1]                  ; char_addr[1] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; 0.500        ; 0.715      ; 2.084      ;
; -1.802 ; vga_sync:VGA|hcount_reg[5] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.706      ; 2.616      ;
; -1.793 ; dig2_u[2]                  ; char_addr[2] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; 0.500        ; 0.739      ; 2.037      ;
; -1.786 ; vga_sync:VGA|hcount_reg[8] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.827      ; 2.618      ;
; -1.757 ; vga_sync:VGA|hcount_reg[5] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.829      ; 2.591      ;
; -1.705 ; dig1_u[3]                  ; char_addr[3] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; 0.500        ; 0.714      ; 1.944      ;
; -1.695 ; vga_sync:VGA|hcount_reg[4] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.820      ; 2.569      ;
; -1.604 ; dig1_u[2]                  ; char_addr[2] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; 0.500        ; 0.724      ; 1.833      ;
; -1.600 ; vga_sync:VGA|hcount_reg[8] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.818      ; 2.472      ;
; -1.593 ; vga_sync:VGA|hcount_reg[6] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.794      ; 2.409      ;
; -1.572 ; vga_sync:VGA|hcount_reg[6] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.704      ; 2.384      ;
; -1.559 ; vga_sync:VGA|hcount_reg[4] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.746      ; 2.626      ;
; -1.533 ; vga_sync:VGA|hcount_reg[4] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.829      ; 2.367      ;
; -1.532 ; vga_sync:VGA|hcount_reg[5] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.695      ; 2.416      ;
; -1.531 ; vga_sync:VGA|hcount_reg[7] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.817      ; 2.373      ;
; -1.504 ; vga_sync:VGA|hcount_reg[7] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.818      ; 2.376      ;
; -1.502 ; vga_sync:VGA|hcount_reg[7] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.693      ; 2.384      ;
; -1.472 ; vga_sync:VGA|hcount_reg[5] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.746      ; 2.539      ;
; -1.430 ; vga_sync:VGA|hcount_reg[6] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.818      ; 2.302      ;
; -1.387 ; vga_sync:VGA|hcount_reg[4] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.695      ; 2.271      ;
; -1.352 ; vga_sync:VGA|hcount_reg[6] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.693      ; 2.234      ;
; -1.267 ; vga_sync:VGA|hcount_reg[6] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.744      ; 2.332      ;
; -0.970 ; vga_sync:VGA|hcount_reg[7] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.744      ; 2.035      ;
; -0.930 ; vga_sync:VGA|hcount_reg[8] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.817      ; 1.772      ;
; -0.820 ; vga_sync:VGA|hcount_reg[8] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.744      ; 1.885      ;
; -0.760 ; vga_sync:VGA|hcount_reg[8] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.693      ; 1.642      ;
; -0.358 ; vga_sync:VGA|vcount_reg[4] ; row_addr[3]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.813      ; 1.196      ;
; -0.353 ; vga_sync:VGA|hcount_reg[1] ; bit_addr[0]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.803      ; 1.180      ;
; -0.348 ; vga_sync:VGA|vcount_reg[1] ; row_addr[0]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.799      ; 1.209      ;
; -0.335 ; vga_sync:VGA|vcount_reg[3] ; row_addr[2]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.827      ; 1.220      ;
; -0.216 ; vga_sync:VGA|vcount_reg[2] ; row_addr[1]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.852      ; 1.130      ;
; 0.155  ; vga_sync:VGA|hcount_reg[3] ; bit_addr[2]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.846      ; 0.734      ;
; 0.158  ; vga_sync:VGA|hcount_reg[2] ; bit_addr[1]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.844      ; 0.737      ;
+--------+----------------------------+--------------+-----------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'vga_sync:VGA|mod2_reg'                                                                                                                       ;
+--------+----------------------------+----------------------------+----------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+-----------------------+--------------+------------+------------+
; -2.854 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.937      ; 1.599      ;
; -2.830 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.935      ; 1.621      ;
; -2.830 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.935      ; 1.621      ;
; -2.827 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.939      ; 1.628      ;
; -2.827 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.939      ; 1.628      ;
; -2.827 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.939      ; 1.628      ;
; -2.827 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.939      ; 1.628      ;
; -2.826 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.937      ; 1.627      ;
; -2.826 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.937      ; 1.627      ;
; -2.826 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.937      ; 1.627      ;
; -2.826 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.937      ; 1.627      ;
; -2.674 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.937      ; 1.779      ;
; -2.673 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.937      ; 1.780      ;
; -2.448 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.937      ; 2.005      ;
; -2.424 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hsync_reg     ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.934      ; 2.026      ;
; -2.354 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.937      ; 1.599      ;
; -2.330 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.935      ; 1.621      ;
; -2.330 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.935      ; 1.621      ;
; -2.327 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.939      ; 1.628      ;
; -2.327 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.939      ; 1.628      ;
; -2.327 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.939      ; 1.628      ;
; -2.327 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.939      ; 1.628      ;
; -2.326 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.937      ; 1.627      ;
; -2.326 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.937      ; 1.627      ;
; -2.326 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.937      ; 1.627      ;
; -2.326 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.937      ; 1.627      ;
; -2.241 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.939      ; 2.214      ;
; -2.174 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.937      ; 1.779      ;
; -2.173 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.937      ; 1.780      ;
; -2.098 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.935      ; 2.353      ;
; -2.098 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.935      ; 2.353      ;
; -1.948 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.937      ; 2.005      ;
; -1.924 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hsync_reg     ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.934      ; 2.026      ;
; -1.882 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.936      ; 2.570      ;
; -1.882 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.936      ; 2.570      ;
; -1.882 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.936      ; 2.570      ;
; -1.882 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.936      ; 2.570      ;
; -1.882 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.936      ; 2.570      ;
; -1.741 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.939      ; 2.214      ;
; -1.598 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.935      ; 2.353      ;
; -1.598 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.935      ; 2.353      ;
; -1.475 ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|vsync_reg     ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.680      ; 1.471      ;
; -1.382 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.936      ; 2.570      ;
; -1.382 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.936      ; 2.570      ;
; -1.382 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.936      ; 2.570      ;
; -1.382 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.936      ; 2.570      ;
; -1.382 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.936      ; 2.570      ;
; -1.258 ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.682      ; 1.690      ;
; -1.038 ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.682      ; 1.910      ;
; -1.037 ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.682      ; 1.911      ;
; 0.266  ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|vsync_reg     ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.680      ; 3.212      ;
; 0.347  ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|vsync_reg     ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.918      ; 3.531      ;
; 0.417  ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.254      ; 2.187      ;
; 0.417  ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.254      ; 2.187      ;
; 0.427  ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vsync_reg     ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.918      ; 3.611      ;
; 0.484  ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.682      ; 3.432      ;
; 0.565  ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.920      ; 3.751      ;
; 0.645  ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.920      ; 3.831      ;
; 0.704  ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.682      ; 3.652      ;
; 0.705  ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.682      ; 3.653      ;
; 0.714  ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|vsync_reg     ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.918      ; 3.898      ;
; 0.785  ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.920      ; 3.971      ;
; 0.786  ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.920      ; 3.972      ;
; 0.796  ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.016      ; 2.328      ;
; 0.796  ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.016      ; 2.328      ;
; 0.796  ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.016      ; 2.328      ;
; 0.803  ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.069      ;
; 0.809  ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.075      ;
; 0.809  ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.075      ;
; 0.813  ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.079      ;
; 0.845  ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.112      ;
; 0.848  ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.114      ;
; 0.853  ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.119      ;
; 0.865  ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.920      ; 4.051      ;
; 0.866  ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.920      ; 4.052      ;
; 0.917  ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 1.254      ; 2.187      ;
; 0.917  ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 1.254      ; 2.187      ;
; 0.932  ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.920      ; 4.118      ;
; 1.136  ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vsync_reg     ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; -0.002     ; 1.400      ;
; 1.152  ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.920      ; 4.338      ;
; 1.153  ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.920      ; 4.339      ;
; 1.182  ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.448      ;
; 1.192  ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.458      ;
; 1.198  ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.464      ;
; 1.231  ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.497      ;
; 1.239  ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.505      ;
; 1.246  ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.512      ;
; 1.259  ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.525      ;
; 1.263  ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.529      ;
; 1.268  ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.534      ;
; 1.296  ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 1.016      ; 2.328      ;
; 1.296  ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 1.016      ; 2.328      ;
; 1.296  ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 1.016      ; 2.328      ;
; 1.302  ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.568      ;
; 1.316  ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.582      ;
; 1.324  ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.590      ;
; 1.340  ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.606      ;
; 1.345  ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.611      ;
; 1.363  ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.629      ;
+--------+----------------------------+----------------------------+----------------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'iCLK_50'                                                                                                                          ;
+--------+-----------------------------+-----------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+-------------------------+-------------+--------------+------------+------------+
; -2.691 ; vga_sync:VGA|mod2_reg       ; vga_sync:VGA|mod2_reg       ; vga_sync:VGA|mod2_reg   ; iCLK_50     ; 0.000        ; 2.832      ; 0.657      ;
; -2.690 ; paddle_clock:PCLOCK|clk     ; paddle_clock:PCLOCK|clk     ; paddle_clock:PCLOCK|clk ; iCLK_50     ; 0.000        ; 2.831      ; 0.657      ;
; -2.669 ; ball_clock:BCLOCK|clk       ; ball_clock:BCLOCK|clk       ; ball_clock:BCLOCK|clk   ; iCLK_50     ; 0.000        ; 2.810      ; 0.657      ;
; -2.191 ; vga_sync:VGA|mod2_reg       ; vga_sync:VGA|mod2_reg       ; vga_sync:VGA|mod2_reg   ; iCLK_50     ; -0.500       ; 2.832      ; 0.657      ;
; -2.190 ; paddle_clock:PCLOCK|clk     ; paddle_clock:PCLOCK|clk     ; paddle_clock:PCLOCK|clk ; iCLK_50     ; -0.500       ; 2.831      ; 0.657      ;
; -2.169 ; ball_clock:BCLOCK|clk       ; ball_clock:BCLOCK|clk       ; ball_clock:BCLOCK|clk   ; iCLK_50     ; -0.500       ; 2.810      ; 0.657      ;
; 0.527  ; ball_clock:BCLOCK|lim[29]   ; ball_clock:BCLOCK|lim[29]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.793      ;
; 0.527  ; paddle_clock:PCLOCK|lim[29] ; paddle_clock:PCLOCK|lim[29] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.793      ;
; 0.795  ; ball_clock:BCLOCK|lim[15]   ; ball_clock:BCLOCK|lim[15]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; paddle_clock:PCLOCK|lim[15] ; paddle_clock:PCLOCK|lim[15] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.061      ;
; 0.798  ; ball_clock:BCLOCK|lim[0]    ; ball_clock:BCLOCK|lim[0]    ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.064      ;
; 0.798  ; paddle_clock:PCLOCK|lim[0]  ; paddle_clock:PCLOCK|lim[0]  ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.064      ;
; 0.799  ; ball_clock:BCLOCK|lim[1]    ; ball_clock:BCLOCK|lim[1]    ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; paddle_clock:PCLOCK|lim[1]  ; paddle_clock:PCLOCK|lim[1]  ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.065      ;
; 0.802  ; ball_clock:BCLOCK|lim[28]   ; ball_clock:BCLOCK|lim[28]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; paddle_clock:PCLOCK|lim[28] ; paddle_clock:PCLOCK|lim[28] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.068      ;
; 0.805  ; paddle_clock:PCLOCK|lim[24] ; paddle_clock:PCLOCK|lim[24] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; ball_clock:BCLOCK|lim[19]   ; ball_clock:BCLOCK|lim[19]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ball_clock:BCLOCK|lim[22]   ; ball_clock:BCLOCK|lim[22]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ball_clock:BCLOCK|lim[17]   ; ball_clock:BCLOCK|lim[17]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ball_clock:BCLOCK|lim[14]   ; ball_clock:BCLOCK|lim[14]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ball_clock:BCLOCK|lim[13]   ; ball_clock:BCLOCK|lim[13]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ball_clock:BCLOCK|lim[12]   ; ball_clock:BCLOCK|lim[12]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ball_clock:BCLOCK|lim[10]   ; ball_clock:BCLOCK|lim[10]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ball_clock:BCLOCK|lim[8]    ; ball_clock:BCLOCK|lim[8]    ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ball_clock:BCLOCK|lim[6]    ; ball_clock:BCLOCK|lim[6]    ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; paddle_clock:PCLOCK|lim[10] ; paddle_clock:PCLOCK|lim[10] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ball_clock:BCLOCK|lim[3]    ; ball_clock:BCLOCK|lim[3]    ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; paddle_clock:PCLOCK|lim[8]  ; paddle_clock:PCLOCK|lim[8]  ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; paddle_clock:PCLOCK|lim[6]  ; paddle_clock:PCLOCK|lim[6]  ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; paddle_clock:PCLOCK|lim[3]  ; paddle_clock:PCLOCK|lim[3]  ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.807  ; paddle_clock:PCLOCK|lim[22] ; paddle_clock:PCLOCK|lim[22] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.073      ;
; 0.808  ; paddle_clock:PCLOCK|lim[16] ; paddle_clock:PCLOCK|lim[16] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.074      ;
; 0.809  ; ball_clock:BCLOCK|lim[24]   ; ball_clock:BCLOCK|lim[24]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.075      ;
; 0.810  ; ball_clock:BCLOCK|lim[26]   ; ball_clock:BCLOCK|lim[26]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; paddle_clock:PCLOCK|lim[17] ; paddle_clock:PCLOCK|lim[17] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; paddle_clock:PCLOCK|lim[19] ; paddle_clock:PCLOCK|lim[19] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; paddle_clock:PCLOCK|lim[26] ; paddle_clock:PCLOCK|lim[26] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; paddle_clock:PCLOCK|lim[14] ; paddle_clock:PCLOCK|lim[14] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; paddle_clock:PCLOCK|lim[13] ; paddle_clock:PCLOCK|lim[13] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.076      ;
; 0.812  ; ball_clock:BCLOCK|lim[16]   ; ball_clock:BCLOCK|lim[16]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.078      ;
; 0.813  ; paddle_clock:PCLOCK|lim[12] ; paddle_clock:PCLOCK|lim[12] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.079      ;
; 0.831  ; ball_clock:BCLOCK|lim[2]    ; ball_clock:BCLOCK|lim[2]    ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; paddle_clock:PCLOCK|lim[2]  ; paddle_clock:PCLOCK|lim[2]  ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.097      ;
; 0.838  ; ball_clock:BCLOCK|lim[18]   ; ball_clock:BCLOCK|lim[18]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; ball_clock:BCLOCK|lim[11]   ; ball_clock:BCLOCK|lim[11]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; ball_clock:BCLOCK|lim[9]    ; ball_clock:BCLOCK|lim[9]    ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; paddle_clock:PCLOCK|lim[18] ; paddle_clock:PCLOCK|lim[18] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; ball_clock:BCLOCK|lim[7]    ; ball_clock:BCLOCK|lim[7]    ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; ball_clock:BCLOCK|lim[21]   ; ball_clock:BCLOCK|lim[21]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; ball_clock:BCLOCK|lim[20]   ; ball_clock:BCLOCK|lim[20]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; paddle_clock:PCLOCK|lim[21] ; paddle_clock:PCLOCK|lim[21] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; paddle_clock:PCLOCK|lim[20] ; paddle_clock:PCLOCK|lim[20] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; ball_clock:BCLOCK|lim[5]    ; ball_clock:BCLOCK|lim[5]    ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; paddle_clock:PCLOCK|lim[5]  ; paddle_clock:PCLOCK|lim[5]  ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; paddle_clock:PCLOCK|lim[4]  ; paddle_clock:PCLOCK|lim[4]  ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.841  ; paddle_clock:PCLOCK|lim[23] ; paddle_clock:PCLOCK|lim[23] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.107      ;
; 0.841  ; paddle_clock:PCLOCK|lim[7]  ; paddle_clock:PCLOCK|lim[7]  ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.107      ;
; 0.842  ; ball_clock:BCLOCK|lim[27]   ; ball_clock:BCLOCK|lim[27]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.108      ;
; 0.842  ; ball_clock:BCLOCK|lim[25]   ; ball_clock:BCLOCK|lim[25]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.108      ;
; 0.842  ; paddle_clock:PCLOCK|lim[25] ; paddle_clock:PCLOCK|lim[25] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.108      ;
; 0.842  ; paddle_clock:PCLOCK|lim[9]  ; paddle_clock:PCLOCK|lim[9]  ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.108      ;
; 0.845  ; ball_clock:BCLOCK|lim[23]   ; ball_clock:BCLOCK|lim[23]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.111      ;
; 0.845  ; paddle_clock:PCLOCK|lim[11] ; paddle_clock:PCLOCK|lim[11] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; paddle_clock:PCLOCK|lim[27] ; paddle_clock:PCLOCK|lim[27] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.112      ;
; 0.976  ; ball_clock:BCLOCK|lim[4]    ; ball_clock:BCLOCK|lim[4]    ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.242      ;
; 1.178  ; paddle_clock:PCLOCK|lim[15] ; paddle_clock:PCLOCK|lim[16] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.444      ;
; 1.178  ; ball_clock:BCLOCK|lim[15]   ; ball_clock:BCLOCK|lim[16]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.444      ;
; 1.181  ; ball_clock:BCLOCK|lim[0]    ; ball_clock:BCLOCK|lim[1]    ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.447      ;
; 1.181  ; paddle_clock:PCLOCK|lim[0]  ; paddle_clock:PCLOCK|lim[1]  ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.447      ;
; 1.182  ; ball_clock:BCLOCK|lim[1]    ; ball_clock:BCLOCK|lim[2]    ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; paddle_clock:PCLOCK|lim[1]  ; paddle_clock:PCLOCK|lim[2]  ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.448      ;
; 1.185  ; ball_clock:BCLOCK|lim[28]   ; ball_clock:BCLOCK|lim[29]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.451      ;
; 1.185  ; paddle_clock:PCLOCK|lim[28] ; paddle_clock:PCLOCK|lim[29] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.451      ;
; 1.188  ; paddle_clock:PCLOCK|lim[24] ; paddle_clock:PCLOCK|lim[25] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.454      ;
; 1.189  ; ball_clock:BCLOCK|lim[13]   ; ball_clock:BCLOCK|lim[14]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; ball_clock:BCLOCK|lim[12]   ; ball_clock:BCLOCK|lim[13]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; ball_clock:BCLOCK|lim[17]   ; ball_clock:BCLOCK|lim[18]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; ball_clock:BCLOCK|lim[10]   ; ball_clock:BCLOCK|lim[11]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; ball_clock:BCLOCK|lim[8]    ; ball_clock:BCLOCK|lim[9]    ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; ball_clock:BCLOCK|lim[19]   ; ball_clock:BCLOCK|lim[20]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; paddle_clock:PCLOCK|lim[3]  ; paddle_clock:PCLOCK|lim[4]  ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; paddle_clock:PCLOCK|lim[8]  ; paddle_clock:PCLOCK|lim[9]  ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; paddle_clock:PCLOCK|lim[10] ; paddle_clock:PCLOCK|lim[11] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; ball_clock:BCLOCK|lim[3]    ; ball_clock:BCLOCK|lim[4]    ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.191  ; paddle_clock:PCLOCK|lim[16] ; paddle_clock:PCLOCK|lim[17] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.457      ;
; 1.192  ; ball_clock:BCLOCK|lim[24]   ; ball_clock:BCLOCK|lim[25]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.458      ;
; 1.193  ; paddle_clock:PCLOCK|lim[13] ; paddle_clock:PCLOCK|lim[14] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.459      ;
; 1.193  ; paddle_clock:PCLOCK|lim[17] ; paddle_clock:PCLOCK|lim[18] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.459      ;
; 1.193  ; paddle_clock:PCLOCK|lim[19] ; paddle_clock:PCLOCK|lim[20] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.459      ;
; 1.193  ; ball_clock:BCLOCK|lim[26]   ; ball_clock:BCLOCK|lim[27]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.459      ;
; 1.193  ; paddle_clock:PCLOCK|lim[26] ; paddle_clock:PCLOCK|lim[27] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.459      ;
; 1.195  ; ball_clock:BCLOCK|lim[16]   ; ball_clock:BCLOCK|lim[17]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.461      ;
; 1.196  ; paddle_clock:PCLOCK|lim[12] ; paddle_clock:PCLOCK|lim[13] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.462      ;
; 1.217  ; ball_clock:BCLOCK|lim[2]    ; ball_clock:BCLOCK|lim[3]    ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; paddle_clock:PCLOCK|lim[2]  ; paddle_clock:PCLOCK|lim[3]  ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.483      ;
; 1.224  ; ball_clock:BCLOCK|lim[18]   ; ball_clock:BCLOCK|lim[19]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; ball_clock:BCLOCK|lim[11]   ; ball_clock:BCLOCK|lim[12]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; ball_clock:BCLOCK|lim[9]    ; ball_clock:BCLOCK|lim[10]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; ball_clock:BCLOCK|lim[7]    ; ball_clock:BCLOCK|lim[8]    ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.490      ;
+--------+-----------------------------+-----------------------------+-------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'vga_sync:VGA|hcount_reg[9]'                                                                                                    ;
+--------+----------------------------+--------------+-----------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node      ; Launch Clock          ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------+-----------------------+----------------------------+--------------+------------+------------+
; -0.112 ; vga_sync:VGA|hcount_reg[3] ; bit_addr[2]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.846      ; 0.734      ;
; -0.107 ; vga_sync:VGA|hcount_reg[2] ; bit_addr[1]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.844      ; 0.737      ;
; 0.278  ; vga_sync:VGA|vcount_reg[2] ; row_addr[1]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.852      ; 1.130      ;
; 0.377  ; vga_sync:VGA|hcount_reg[1] ; bit_addr[0]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.803      ; 1.180      ;
; 0.383  ; vga_sync:VGA|vcount_reg[4] ; row_addr[3]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.813      ; 1.196      ;
; 0.393  ; vga_sync:VGA|vcount_reg[3] ; row_addr[2]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.827      ; 1.220      ;
; 0.410  ; vga_sync:VGA|vcount_reg[1] ; row_addr[0]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.799      ; 1.209      ;
; 0.949  ; vga_sync:VGA|hcount_reg[8] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.693      ; 1.642      ;
; 0.955  ; vga_sync:VGA|hcount_reg[8] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.817      ; 1.772      ;
; 1.058  ; vga_sync:VGA|hcount_reg[6] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.818      ; 1.876      ;
; 1.124  ; vga_sync:VGA|hcount_reg[8] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.818      ; 1.942      ;
; 1.141  ; vga_sync:VGA|hcount_reg[8] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.744      ; 1.885      ;
; 1.158  ; vga_sync:VGA|hcount_reg[7] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.817      ; 1.975      ;
; 1.173  ; vga_sync:VGA|hcount_reg[7] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.744      ; 1.917      ;
; 1.179  ; vga_sync:VGA|hcount_reg[8] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.704      ; 1.883      ;
; 1.250  ; vga_sync:VGA|hcount_reg[6] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.794      ; 2.044      ;
; 1.285  ; vga_sync:VGA|hcount_reg[5] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.796      ; 2.081      ;
; 1.308  ; vga_sync:VGA|hcount_reg[4] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.829      ; 2.137      ;
; 1.354  ; vga_sync:VGA|hcount_reg[4] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.820      ; 2.174      ;
; 1.389  ; vga_sync:VGA|hcount_reg[7] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.818      ; 2.207      ;
; 1.410  ; vga_sync:VGA|hcount_reg[6] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.693      ; 2.103      ;
; 1.447  ; vga_sync:VGA|hcount_reg[4] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.695      ; 2.142      ;
; 1.480  ; vga_sync:VGA|hcount_reg[7] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.704      ; 2.184      ;
; 1.482  ; vga_sync:VGA|hcount_reg[5] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.820      ; 2.302      ;
; 1.508  ; vga_sync:VGA|hcount_reg[5] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.829      ; 2.337      ;
; 1.559  ; vga_sync:VGA|hcount_reg[7] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.693      ; 2.252      ;
; 1.588  ; vga_sync:VGA|hcount_reg[6] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.744      ; 2.332      ;
; 1.595  ; vga_sync:VGA|hcount_reg[5] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.695      ; 2.290      ;
; 1.603  ; vga_sync:VGA|hcount_reg[6] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.827      ; 2.430      ;
; 1.608  ; vga_sync:VGA|hcount_reg[4] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.746      ; 2.354      ;
; 1.609  ; dig1_u[2]                  ; char_addr[2] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; -0.500       ; 0.724      ; 1.833      ;
; 1.612  ; vga_sync:VGA|hcount_reg[5] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.819      ; 2.431      ;
; 1.677  ; vga_sync:VGA|hcount_reg[7] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.794      ; 2.471      ;
; 1.680  ; vga_sync:VGA|hcount_reg[6] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.704      ; 2.384      ;
; 1.699  ; vga_sync:VGA|hcount_reg[4] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.819      ; 2.518      ;
; 1.710  ; vga_sync:VGA|hcount_reg[8] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.827      ; 2.537      ;
; 1.730  ; dig1_u[3]                  ; char_addr[3] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; -0.500       ; 0.714      ; 1.944      ;
; 1.734  ; dig2_u[3]                  ; char_addr[3] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; -0.500       ; 0.715      ; 1.949      ;
; 1.761  ; vga_sync:VGA|hcount_reg[6] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.817      ; 2.578      ;
; 1.789  ; vga_sync:VGA|hcount_reg[5] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.746      ; 2.535      ;
; 1.797  ; vga_sync:VGA|hcount_reg[7] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.827      ; 2.624      ;
; 1.798  ; dig2_u[2]                  ; char_addr[2] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; -0.500       ; 0.739      ; 2.037      ;
; 1.869  ; dig1_u[1]                  ; char_addr[1] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; -0.500       ; 0.715      ; 2.084      ;
; 1.891  ; vga_sync:VGA|hcount_reg[4] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.796      ; 2.687      ;
; 1.910  ; vga_sync:VGA|hcount_reg[5] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.706      ; 2.616      ;
; 1.945  ; vga_sync:VGA|hcount_reg[8] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.794      ; 2.739      ;
; 1.992  ; dig2_u[1]                  ; char_addr[1] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; -0.500       ; 0.716      ; 2.208      ;
; 2.001  ; vga_sync:VGA|hcount_reg[4] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.706      ; 2.707      ;
; 2.785  ; dig2_u[0]                  ; char_addr[0] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; -0.500       ; 0.706      ; 2.991      ;
; 2.815  ; dig1_u[0]                  ; char_addr[0] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; -0.500       ; 0.691      ; 3.006      ;
+--------+----------------------------+--------------+-----------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ball_clock:BCLOCK|clk'                                                                                       ;
+-------+---------------+---------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.391 ; forward       ; forward       ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ball_speed[2] ; ball_speed[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ball_speed[0] ; ball_speed[0] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ball_speed[3] ; ball_speed[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; downward      ; downward      ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dig2_u[0]     ; dig2_u[0]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dig2_u[1]     ; dig2_u[1]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lives[1]      ; lives[1]      ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lives[0]      ; lives[0]      ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dig1_u[0]     ; dig1_u[0]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dig1_u[1]     ; dig1_u[1]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.535 ; lives[0]      ; lives[1]      ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.801      ;
; 0.808 ; ball_y[0]     ; ball_y[0]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.074      ;
; 0.819 ; ball_y[9]     ; ball_y[9]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.085      ;
; 0.835 ; dig1_u[0]     ; dig1_u[1]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.101      ;
; 0.845 ; ball_y[8]     ; ball_y[8]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; ball_y[5]     ; ball_y[5]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.111      ;
; 1.046 ; ball_y[4]     ; ball_y[4]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.312      ;
; 1.076 ; dig1_u[2]     ; dig1_u[2]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.342      ;
; 1.079 ; dig1_u[2]     ; dig1_u[3]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.345      ;
; 1.174 ; ball_x[1]     ; ball_x[1]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.440      ;
; 1.190 ; ball_speed[3] ; ball_speed[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.456      ;
; 1.191 ; ball_y[0]     ; ball_y[1]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.457      ;
; 1.191 ; ball_speed[3] ; ball_speed[0] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.457      ;
; 1.197 ; ball_speed[3] ; ball_speed[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.463      ;
; 1.204 ; ball_x[0]     ; ball_x[0]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.470      ;
; 1.205 ; ball_x[8]     ; ball_x[8]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.471      ;
; 1.206 ; dig1_u[2]     ; dig1_u[0]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.472      ;
; 1.206 ; dig1_u[2]     ; dig1_u[1]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.472      ;
; 1.212 ; ball_speed[2] ; ball_speed[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.478      ;
; 1.228 ; dig1_u[1]     ; dig1_u[2]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.494      ;
; 1.228 ; dig1_u[1]     ; dig1_u[3]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.494      ;
; 1.231 ; ball_y[8]     ; ball_y[9]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.497      ;
; 1.261 ; ball_y[1]     ; ball_y[1]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.527      ;
; 1.262 ; ball_y[0]     ; ball_y[2]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.528      ;
; 1.264 ; ball_y[2]     ; ball_y[2]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.530      ;
; 1.289 ; dig2_u[3]     ; dig2_u[1]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.555      ;
; 1.298 ; ball_speed[0] ; ball_speed[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.564      ;
; 1.304 ; forward       ; ball_x[7]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.003     ; 1.567      ;
; 1.305 ; ball_speed[0] ; ball_speed[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.571      ;
; 1.309 ; forward       ; ball_x[2]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.003     ; 1.572      ;
; 1.309 ; forward       ; ball_x[5]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.003     ; 1.572      ;
; 1.309 ; forward       ; ball_x[4]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.003     ; 1.572      ;
; 1.315 ; dig1_u[1]     ; dig1_u[0]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.581      ;
; 1.342 ; ball_x[3]     ; ball_x[3]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.608      ;
; 1.347 ; dig1_u[3]     ; dig1_u[3]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.613      ;
; 1.353 ; dig2_u[1]     ; dig2_u[3]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.619      ;
; 1.396 ; ball_speed[1] ; ball_speed[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.662      ;
; 1.399 ; dig2_u[3]     ; dig2_u[3]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.665      ;
; 1.404 ; ball_speed[1] ; ball_speed[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.670      ;
; 1.404 ; ball_y[0]     ; ball_y[4]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.670      ;
; 1.408 ; dig1_u[0]     ; dig1_u[3]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.674      ;
; 1.409 ; dig1_u[0]     ; dig1_u[2]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.675      ;
; 1.431 ; ball_y[3]     ; ball_y[4]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.697      ;
; 1.432 ; ball_y[4]     ; ball_y[5]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.698      ;
; 1.435 ; forward       ; ball_x[1]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.003     ; 1.698      ;
; 1.436 ; forward       ; ball_x[8]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.003     ; 1.699      ;
; 1.439 ; forward       ; ball_x[0]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.003     ; 1.702      ;
; 1.440 ; forward       ; ball_x[6]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.003     ; 1.703      ;
; 1.441 ; forward       ; ball_x[9]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.003     ; 1.704      ;
; 1.461 ; ball_y[5]     ; ball_y[8]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.727      ;
; 1.467 ; dig2_u[2]     ; dig2_u[1]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.014      ; 1.747      ;
; 1.472 ; ball_speed[1] ; ball_speed[0] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.738      ;
; 1.472 ; ball_x[6]     ; ball_x[6]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.738      ;
; 1.473 ; dig1_u[3]     ; dig1_u[0]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.739      ;
; 1.473 ; dig1_u[3]     ; dig1_u[1]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.739      ;
; 1.473 ; ball_x[2]     ; ball_x[2]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.739      ;
; 1.475 ; ball_y[0]     ; ball_y[5]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.741      ;
; 1.477 ; ball_x[9]     ; ball_x[9]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.743      ;
; 1.478 ; ball_speed[1] ; ball_speed[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.744      ;
; 1.481 ; dig1_u[3]     ; dig1_u[2]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.747      ;
; 1.487 ; ball_y[7]     ; ball_y[8]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.753      ;
; 1.499 ; ball_speed[2] ; ball_speed[0] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.765      ;
; 1.502 ; ball_y[3]     ; ball_y[5]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.768      ;
; 1.505 ; ball_speed[2] ; ball_speed[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.771      ;
; 1.506 ; ball_x[5]     ; ball_x[5]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.772      ;
; 1.529 ; ball_x[7]     ; ball_x[7]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.795      ;
; 1.532 ; ball_y[5]     ; ball_y[9]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.798      ;
; 1.536 ; ball_speed[0] ; ball_speed[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.802      ;
; 1.549 ; ball_y[7]     ; ball_y[7]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.815      ;
; 1.552 ; ball_x[4]     ; ball_x[4]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.818      ;
; 1.558 ; dig2_u[0]     ; dig2_u[1]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.014      ; 1.838      ;
; 1.558 ; ball_y[7]     ; ball_y[9]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.824      ;
; 1.580 ; dig2_u[2]     ; dig2_u[3]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.014      ; 1.860      ;
; 1.581 ; forward       ; ball_x[3]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.003     ; 1.844      ;
; 1.587 ; ball_x[0]     ; ball_x[1]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.853      ;
; 1.593 ; dig2_u[1]     ; dig2_u[2]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.014     ; 1.845      ;
; 1.647 ; ball_y[1]     ; ball_y[2]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.913      ;
; 1.659 ; ball_x[6]     ; ball_x[8]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.925      ;
; 1.689 ; ball_x[7]     ; forward       ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.003      ; 1.958      ;
; 1.714 ; downward      ; ball_y[9]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.004     ; 1.976      ;
; 1.721 ; ball_y[2]     ; ball_y[4]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.987      ;
; 1.733 ; ball_y[4]     ; ball_y[8]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.999      ;
; 1.748 ; ball_y[3]     ; ball_y[3]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.014      ;
; 1.776 ; ball_y[0]     ; ball_y[8]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.042      ;
; 1.789 ; ball_y[1]     ; ball_y[4]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.055      ;
; 1.792 ; ball_y[2]     ; ball_y[5]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.058      ;
; 1.803 ; ball_y[3]     ; ball_y[8]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.069      ;
; 1.804 ; ball_y[4]     ; ball_y[9]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.070      ;
; 1.809 ; ball_y[5]     ; ball_y[6]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.075      ;
+-------+---------------+---------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'paddle_clock:PCLOCK|clk'                                                                                     ;
+-------+-------------+-------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.935 ; paddle_y[9] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.201      ;
; 1.202 ; paddle_y[7] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.468      ;
; 1.236 ; paddle_y[1] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.502      ;
; 1.333 ; paddle_y[8] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.599      ;
; 1.516 ; paddle_y[0] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.782      ;
; 1.595 ; paddle_y[8] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.861      ;
; 1.598 ; paddle_y[6] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.864      ;
; 1.618 ; paddle_y[5] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.884      ;
; 1.662 ; paddle_y[7] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.928      ;
; 1.712 ; paddle_y[7] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.978      ;
; 1.714 ; paddle_y[2] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.980      ;
; 1.743 ; paddle_y[3] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.009      ;
; 1.798 ; paddle_y[0] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.064      ;
; 1.824 ; paddle_y[6] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 2.091      ;
; 1.883 ; paddle_y[5] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 2.150      ;
; 1.942 ; paddle_y[1] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 2.207      ;
; 1.972 ; paddle_y[6] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 2.239      ;
; 1.985 ; paddle_y[1] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 2.250      ;
; 2.002 ; paddle_y[5] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.268      ;
; 2.022 ; paddle_y[6] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 2.289      ;
; 2.031 ; paddle_y[5] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 2.298      ;
; 2.065 ; paddle_y[1] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.331      ;
; 2.081 ; paddle_y[5] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 2.348      ;
; 2.102 ; paddle_y[2] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.368      ;
; 2.115 ; paddle_y[1] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 2.380      ;
; 2.140 ; paddle_y[3] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 2.407      ;
; 2.170 ; paddle_y[1] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 2.435      ;
; 2.182 ; paddle_y[2] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 2.449      ;
; 2.183 ; paddle_y[4] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.449      ;
; 2.184 ; paddle_y[1] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 2.449      ;
; 2.189 ; paddle_y[0] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 2.454      ;
; 2.190 ; paddle_y[3] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.456      ;
; 2.213 ; paddle_y[1] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.479      ;
; 2.232 ; paddle_y[0] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 2.497      ;
; 2.232 ; paddle_y[2] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.498      ;
; 2.245 ; paddle_y[3] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.511      ;
; 2.259 ; paddle_y[3] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.525      ;
; 2.263 ; paddle_y[1] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.529      ;
; 2.287 ; paddle_y[2] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.553      ;
; 2.288 ; paddle_y[3] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 2.555      ;
; 2.301 ; paddle_y[2] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.567      ;
; 2.312 ; paddle_y[0] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.578      ;
; 2.330 ; paddle_y[2] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 2.597      ;
; 2.338 ; paddle_y[3] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 2.605      ;
; 2.362 ; paddle_y[0] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 2.627      ;
; 2.380 ; paddle_y[2] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 2.647      ;
; 2.417 ; paddle_y[0] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 2.682      ;
; 2.422 ; paddle_y[4] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 2.689      ;
; 2.431 ; paddle_y[0] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 2.696      ;
; 2.460 ; paddle_y[0] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.726      ;
; 2.472 ; paddle_y[4] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.738      ;
; 2.510 ; paddle_y[0] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.776      ;
; 2.541 ; paddle_y[4] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.807      ;
; 2.570 ; paddle_y[4] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 2.837      ;
; 2.620 ; paddle_y[4] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 2.887      ;
; 2.838 ; paddle_y[6] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 3.105      ;
; 2.845 ; paddle_y[5] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 3.112      ;
; 2.876 ; paddle_y[1] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.142      ;
; 3.123 ; paddle_y[6] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 3.390      ;
; 3.130 ; paddle_y[5] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 3.397      ;
; 3.144 ; paddle_y[9] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.410      ;
; 3.248 ; paddle_y[4] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 3.515      ;
; 3.284 ; paddle_y[3] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 3.551      ;
; 3.284 ; paddle_y[3] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 3.551      ;
; 3.291 ; paddle_y[7] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.557      ;
; 3.296 ; paddle_y[3] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.562      ;
; 3.303 ; paddle_y[9] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.569      ;
; 3.303 ; paddle_y[9] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.569      ;
; 3.303 ; paddle_y[9] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.569      ;
; 3.315 ; paddle_y[9] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 3.580      ;
; 3.315 ; paddle_y[9] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 3.580      ;
; 3.315 ; paddle_y[9] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 3.580      ;
; 3.315 ; paddle_y[9] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 3.580      ;
; 3.315 ; paddle_y[9] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 3.580      ;
; 3.359 ; paddle_y[2] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 3.626      ;
; 3.473 ; paddle_y[2] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 3.740      ;
; 3.500 ; paddle_y[8] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.766      ;
; 3.514 ; paddle_y[6] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.780      ;
; 3.521 ; paddle_y[5] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.787      ;
; 3.533 ; paddle_y[4] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 3.800      ;
; 3.545 ; paddle_y[5] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.811      ;
; 3.545 ; paddle_y[5] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.811      ;
; 3.557 ; paddle_y[6] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.823      ;
; 3.573 ; paddle_y[7] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.839      ;
; 3.585 ; paddle_y[7] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 3.850      ;
; 3.585 ; paddle_y[7] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 3.850      ;
; 3.585 ; paddle_y[7] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 3.850      ;
; 3.585 ; paddle_y[7] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 3.850      ;
; 3.585 ; paddle_y[7] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 3.850      ;
; 3.650 ; paddle_y[8] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.916      ;
; 3.650 ; paddle_y[8] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.916      ;
; 3.662 ; paddle_y[8] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 3.927      ;
; 3.662 ; paddle_y[8] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 3.927      ;
; 3.662 ; paddle_y[8] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 3.927      ;
; 3.662 ; paddle_y[8] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 3.927      ;
; 3.662 ; paddle_y[8] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 3.927      ;
; 3.687 ; paddle_y[6] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.953      ;
; 3.742 ; paddle_y[6] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 4.008      ;
; 3.855 ; paddle_y[4] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 4.121      ;
; 3.855 ; paddle_y[4] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 4.121      ;
+-------+-------------+-------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iCLK_50'                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; iCLK_50 ; Rise       ; iCLK_50                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|clk           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|clk           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[16]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[16]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[17]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[17]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[18]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[18]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[19]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[19]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[20]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[20]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[21]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[21]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[22]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[22]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[23]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[23]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[24]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[24]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[25]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[25]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[26]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[26]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[27]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[27]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[28]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[28]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[29]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[29]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; paddle_clock:PCLOCK|clk         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; paddle_clock:PCLOCK|clk         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; paddle_clock:PCLOCK|lim[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; paddle_clock:PCLOCK|lim[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; paddle_clock:PCLOCK|lim[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; paddle_clock:PCLOCK|lim[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; paddle_clock:PCLOCK|lim[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; paddle_clock:PCLOCK|lim[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; paddle_clock:PCLOCK|lim[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; paddle_clock:PCLOCK|lim[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; paddle_clock:PCLOCK|lim[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; paddle_clock:PCLOCK|lim[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; paddle_clock:PCLOCK|lim[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; paddle_clock:PCLOCK|lim[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; paddle_clock:PCLOCK|lim[15]     ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ball_clock:BCLOCK|clk'                                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_speed[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_speed[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_speed[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_speed[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_speed[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_speed[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_speed[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_speed[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[9]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[9]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[9]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[9]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; dig1_u[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; dig1_u[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; dig1_u[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; dig1_u[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; dig1_u[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; dig1_u[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; dig1_u[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; dig1_u[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; dig2_u[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; dig2_u[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; dig2_u[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; dig2_u[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; dig2_u[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; dig2_u[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; dig2_u[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; dig2_u[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; downward                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; downward                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; forward                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; forward                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; lives[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; lives[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; lives[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; lives[1]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; BCLOCK|clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; BCLOCK|clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; BCLOCK|clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; BCLOCK|clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; BCLOCK|clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; BCLOCK|clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_speed[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_speed[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_speed[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_speed[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_speed[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_speed[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_speed[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_speed[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[6]|clk               ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'vga_sync:VGA|mod2_reg'                                                                        ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hsync_reg        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hsync_reg        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vsync_reg        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vsync_reg        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[8]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[8]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[9]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[9]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hsync_reg|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hsync_reg|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|mod2_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|mod2_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|mod2_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|mod2_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|mod2_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|mod2_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[8]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[8]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[9]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[9]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vsync_reg|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vsync_reg|clk             ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'paddle_clock:PCLOCK|clk'                                                                      ;
+--------+--------------+----------------+------------------+-------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------------------------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[9]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Rise       ; PCLOCK|clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Rise       ; PCLOCK|clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Rise       ; PCLOCK|clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Rise       ; PCLOCK|clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Rise       ; PCLOCK|clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Rise       ; PCLOCK|clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[8]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[8]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[9]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[9]|clk             ;
+--------+--------------+----------------+------------------+-------------------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'vga_sync:VGA|hcount_reg[9]'                                                                    ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; VGA|hcount_reg[9]|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; VGA|hcount_reg[9]|regout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; bit_addr[0]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; bit_addr[0]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[1]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[1]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; bit_addr[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; bit_addr[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[2]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[2]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; bit_addr[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; bit_addr[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; char_addr[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; char_addr[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[1]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[1]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; char_addr[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; char_addr[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[2]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[2]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; char_addr[2]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; char_addr[2]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[3]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[3]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; char_addr[3]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; char_addr[3]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[4]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[4]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; char_addr[4]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; char_addr[4]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[5]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[5]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; char_addr[5]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; char_addr[5]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[6]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[6]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; char_addr[6]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; char_addr[6]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; row_addr[0]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; row_addr[0]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[1]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[1]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; row_addr[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; row_addr[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[2]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[2]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; row_addr[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; row_addr[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[3]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[3]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; row_addr[3]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; row_addr[3]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; score_on~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; score_on~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; score_on~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; score_on~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; score_on~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; score_on~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; score_on~1|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; score_on~1|datac           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; iSW[*]    ; ball_clock:BCLOCK|clk   ; 5.977 ; 5.977 ; Fall       ; ball_clock:BCLOCK|clk   ;
;  iSW[17]  ; ball_clock:BCLOCK|clk   ; 5.977 ; 5.977 ; Fall       ; ball_clock:BCLOCK|clk   ;
; iKEY[*]   ; paddle_clock:PCLOCK|clk ; 4.573 ; 4.573 ; Fall       ; paddle_clock:PCLOCK|clk ;
;  iKEY[2]  ; paddle_clock:PCLOCK|clk ; 4.338 ; 4.338 ; Fall       ; paddle_clock:PCLOCK|clk ;
;  iKEY[3]  ; paddle_clock:PCLOCK|clk ; 4.573 ; 4.573 ; Fall       ; paddle_clock:PCLOCK|clk ;
; iSW[*]    ; paddle_clock:PCLOCK|clk ; 5.768 ; 5.768 ; Fall       ; paddle_clock:PCLOCK|clk ;
;  iSW[0]   ; paddle_clock:PCLOCK|clk ; 5.350 ; 5.350 ; Fall       ; paddle_clock:PCLOCK|clk ;
;  iSW[1]   ; paddle_clock:PCLOCK|clk ; 5.316 ; 5.316 ; Fall       ; paddle_clock:PCLOCK|clk ;
;  iSW[17]  ; paddle_clock:PCLOCK|clk ; 5.768 ; 5.768 ; Fall       ; paddle_clock:PCLOCK|clk ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; iSW[*]    ; ball_clock:BCLOCK|clk   ; -3.857 ; -3.857 ; Fall       ; ball_clock:BCLOCK|clk   ;
;  iSW[17]  ; ball_clock:BCLOCK|clk   ; -3.857 ; -3.857 ; Fall       ; ball_clock:BCLOCK|clk   ;
; iKEY[*]   ; paddle_clock:PCLOCK|clk ; -2.740 ; -2.740 ; Fall       ; paddle_clock:PCLOCK|clk ;
;  iKEY[2]  ; paddle_clock:PCLOCK|clk ; -2.740 ; -2.740 ; Fall       ; paddle_clock:PCLOCK|clk ;
;  iKEY[3]  ; paddle_clock:PCLOCK|clk ; -4.331 ; -4.331 ; Fall       ; paddle_clock:PCLOCK|clk ;
; iSW[*]    ; paddle_clock:PCLOCK|clk ; -3.418 ; -3.418 ; Fall       ; paddle_clock:PCLOCK|clk ;
;  iSW[0]   ; paddle_clock:PCLOCK|clk ; -3.418 ; -3.418 ; Fall       ; paddle_clock:PCLOCK|clk ;
;  iSW[1]   ; paddle_clock:PCLOCK|clk ; -5.074 ; -5.074 ; Fall       ; paddle_clock:PCLOCK|clk ;
;  iSW[17]  ; paddle_clock:PCLOCK|clk ; -5.526 ; -5.526 ; Fall       ; paddle_clock:PCLOCK|clk ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+--------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port    ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+--------------+----------------------------+--------+--------+------------+----------------------------+
; oLEDR[*]     ; ball_clock:BCLOCK|clk      ; 11.768 ; 11.768 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oLEDR[14]   ; ball_clock:BCLOCK|clk      ; 10.236 ; 10.236 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oLEDR[15]   ; ball_clock:BCLOCK|clk      ; 9.808  ; 9.808  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oLEDR[16]   ; ball_clock:BCLOCK|clk      ; 10.985 ; 10.985 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oLEDR[17]   ; ball_clock:BCLOCK|clk      ; 11.768 ; 11.768 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_B[*]    ; ball_clock:BCLOCK|clk      ; 27.861 ; 27.861 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[0]   ; ball_clock:BCLOCK|clk      ; 27.861 ; 27.861 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[1]   ; ball_clock:BCLOCK|clk      ; 27.625 ; 27.625 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[2]   ; ball_clock:BCLOCK|clk      ; 27.327 ; 27.327 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[3]   ; ball_clock:BCLOCK|clk      ; 27.327 ; 27.327 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[4]   ; ball_clock:BCLOCK|clk      ; 27.473 ; 27.473 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[5]   ; ball_clock:BCLOCK|clk      ; 27.483 ; 27.483 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[6]   ; ball_clock:BCLOCK|clk      ; 27.289 ; 27.289 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[7]   ; ball_clock:BCLOCK|clk      ; 27.289 ; 27.289 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[8]   ; ball_clock:BCLOCK|clk      ; 27.139 ; 27.139 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[9]   ; ball_clock:BCLOCK|clk      ; 27.139 ; 27.139 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_G[*]    ; ball_clock:BCLOCK|clk      ; 29.511 ; 29.511 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[0]   ; ball_clock:BCLOCK|clk      ; 29.340 ; 29.340 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[1]   ; ball_clock:BCLOCK|clk      ; 29.076 ; 29.076 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[2]   ; ball_clock:BCLOCK|clk      ; 29.511 ; 29.511 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[3]   ; ball_clock:BCLOCK|clk      ; 28.929 ; 28.929 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[4]   ; ball_clock:BCLOCK|clk      ; 28.545 ; 28.545 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[5]   ; ball_clock:BCLOCK|clk      ; 28.702 ; 28.702 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[6]   ; ball_clock:BCLOCK|clk      ; 28.599 ; 28.599 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[7]   ; ball_clock:BCLOCK|clk      ; 28.362 ; 28.362 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[8]   ; ball_clock:BCLOCK|clk      ; 28.813 ; 28.813 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[9]   ; ball_clock:BCLOCK|clk      ; 28.309 ; 28.309 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_R[*]    ; ball_clock:BCLOCK|clk      ; 28.769 ; 28.769 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[0]   ; ball_clock:BCLOCK|clk      ; 27.539 ; 27.539 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[1]   ; ball_clock:BCLOCK|clk      ; 27.554 ; 27.554 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[2]   ; ball_clock:BCLOCK|clk      ; 28.769 ; 28.769 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[3]   ; ball_clock:BCLOCK|clk      ; 28.548 ; 28.548 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[4]   ; ball_clock:BCLOCK|clk      ; 27.761 ; 27.761 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[5]   ; ball_clock:BCLOCK|clk      ; 27.774 ; 27.774 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[6]   ; ball_clock:BCLOCK|clk      ; 27.499 ; 27.499 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[7]   ; ball_clock:BCLOCK|clk      ; 28.078 ; 28.078 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[8]   ; ball_clock:BCLOCK|clk      ; 27.822 ; 27.822 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[9]   ; ball_clock:BCLOCK|clk      ; 27.278 ; 27.278 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_B[*]    ; iCLK_50                    ; 22.910 ; 22.910 ; Rise       ; iCLK_50                    ;
;  oVGA_B[0]   ; iCLK_50                    ; 21.869 ; 21.869 ; Rise       ; iCLK_50                    ;
;  oVGA_B[1]   ; iCLK_50                    ; 21.633 ; 21.633 ; Rise       ; iCLK_50                    ;
;  oVGA_B[2]   ; iCLK_50                    ; 22.910 ; 22.910 ; Rise       ; iCLK_50                    ;
;  oVGA_B[3]   ; iCLK_50                    ; 22.910 ; 22.910 ; Rise       ; iCLK_50                    ;
;  oVGA_B[4]   ; iCLK_50                    ; 21.717 ; 21.717 ; Rise       ; iCLK_50                    ;
;  oVGA_B[5]   ; iCLK_50                    ; 21.727 ; 21.727 ; Rise       ; iCLK_50                    ;
;  oVGA_B[6]   ; iCLK_50                    ; 21.533 ; 21.533 ; Rise       ; iCLK_50                    ;
;  oVGA_B[7]   ; iCLK_50                    ; 21.533 ; 21.533 ; Rise       ; iCLK_50                    ;
;  oVGA_B[8]   ; iCLK_50                    ; 22.722 ; 22.722 ; Rise       ; iCLK_50                    ;
;  oVGA_B[9]   ; iCLK_50                    ; 22.722 ; 22.722 ; Rise       ; iCLK_50                    ;
; oVGA_G[*]    ; iCLK_50                    ; 24.309 ; 24.309 ; Rise       ; iCLK_50                    ;
;  oVGA_G[0]   ; iCLK_50                    ; 24.135 ; 24.135 ; Rise       ; iCLK_50                    ;
;  oVGA_G[1]   ; iCLK_50                    ; 23.871 ; 23.871 ; Rise       ; iCLK_50                    ;
;  oVGA_G[2]   ; iCLK_50                    ; 23.025 ; 23.025 ; Rise       ; iCLK_50                    ;
;  oVGA_G[3]   ; iCLK_50                    ; 24.309 ; 24.309 ; Rise       ; iCLK_50                    ;
;  oVGA_G[4]   ; iCLK_50                    ; 23.340 ; 23.340 ; Rise       ; iCLK_50                    ;
;  oVGA_G[5]   ; iCLK_50                    ; 24.082 ; 24.082 ; Rise       ; iCLK_50                    ;
;  oVGA_G[6]   ; iCLK_50                    ; 22.843 ; 22.843 ; Rise       ; iCLK_50                    ;
;  oVGA_G[7]   ; iCLK_50                    ; 23.742 ; 23.742 ; Rise       ; iCLK_50                    ;
;  oVGA_G[8]   ; iCLK_50                    ; 22.327 ; 22.327 ; Rise       ; iCLK_50                    ;
;  oVGA_G[9]   ; iCLK_50                    ; 22.039 ; 22.039 ; Rise       ; iCLK_50                    ;
; oVGA_R[*]    ; iCLK_50                    ; 22.778 ; 22.778 ; Rise       ; iCLK_50                    ;
;  oVGA_R[0]   ; iCLK_50                    ; 22.495 ; 22.495 ; Rise       ; iCLK_50                    ;
;  oVGA_R[1]   ; iCLK_50                    ; 22.510 ; 22.510 ; Rise       ; iCLK_50                    ;
;  oVGA_R[2]   ; iCLK_50                    ; 22.315 ; 22.315 ; Rise       ; iCLK_50                    ;
;  oVGA_R[3]   ; iCLK_50                    ; 22.094 ; 22.094 ; Rise       ; iCLK_50                    ;
;  oVGA_R[4]   ; iCLK_50                    ; 22.717 ; 22.717 ; Rise       ; iCLK_50                    ;
;  oVGA_R[5]   ; iCLK_50                    ; 22.730 ; 22.730 ; Rise       ; iCLK_50                    ;
;  oVGA_R[6]   ; iCLK_50                    ; 22.455 ; 22.455 ; Rise       ; iCLK_50                    ;
;  oVGA_R[7]   ; iCLK_50                    ; 21.624 ; 21.624 ; Rise       ; iCLK_50                    ;
;  oVGA_R[8]   ; iCLK_50                    ; 22.778 ; 22.778 ; Rise       ; iCLK_50                    ;
;  oVGA_R[9]   ; iCLK_50                    ; 22.234 ; 22.234 ; Rise       ; iCLK_50                    ;
; oVGA_B[*]    ; paddle_clock:PCLOCK|clk    ; 17.907 ; 17.907 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[0]   ; paddle_clock:PCLOCK|clk    ; 17.562 ; 17.562 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[1]   ; paddle_clock:PCLOCK|clk    ; 17.326 ; 17.326 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[2]   ; paddle_clock:PCLOCK|clk    ; 17.751 ; 17.751 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[3]   ; paddle_clock:PCLOCK|clk    ; 17.751 ; 17.751 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[4]   ; paddle_clock:PCLOCK|clk    ; 17.897 ; 17.897 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[5]   ; paddle_clock:PCLOCK|clk    ; 17.907 ; 17.907 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[6]   ; paddle_clock:PCLOCK|clk    ; 17.713 ; 17.713 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[7]   ; paddle_clock:PCLOCK|clk    ; 17.713 ; 17.713 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[8]   ; paddle_clock:PCLOCK|clk    ; 17.563 ; 17.563 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[9]   ; paddle_clock:PCLOCK|clk    ; 17.563 ; 17.563 ; Fall       ; paddle_clock:PCLOCK|clk    ;
; oVGA_G[*]    ; paddle_clock:PCLOCK|clk    ; 19.820 ; 19.820 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[0]   ; paddle_clock:PCLOCK|clk    ; 19.649 ; 19.649 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[1]   ; paddle_clock:PCLOCK|clk    ; 19.385 ; 19.385 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[2]   ; paddle_clock:PCLOCK|clk    ; 19.820 ; 19.820 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[3]   ; paddle_clock:PCLOCK|clk    ; 19.353 ; 19.353 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[4]   ; paddle_clock:PCLOCK|clk    ; 18.854 ; 18.854 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[5]   ; paddle_clock:PCLOCK|clk    ; 19.126 ; 19.126 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[6]   ; paddle_clock:PCLOCK|clk    ; 19.023 ; 19.023 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[7]   ; paddle_clock:PCLOCK|clk    ; 18.786 ; 18.786 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[8]   ; paddle_clock:PCLOCK|clk    ; 19.122 ; 19.122 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[9]   ; paddle_clock:PCLOCK|clk    ; 17.616 ; 17.616 ; Fall       ; paddle_clock:PCLOCK|clk    ;
; oVGA_R[*]    ; paddle_clock:PCLOCK|clk    ; 19.193 ; 19.193 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[0]   ; paddle_clock:PCLOCK|clk    ; 17.963 ; 17.963 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[1]   ; paddle_clock:PCLOCK|clk    ; 17.978 ; 17.978 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[2]   ; paddle_clock:PCLOCK|clk    ; 19.193 ; 19.193 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[3]   ; paddle_clock:PCLOCK|clk    ; 18.972 ; 18.972 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[4]   ; paddle_clock:PCLOCK|clk    ; 18.185 ; 18.185 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[5]   ; paddle_clock:PCLOCK|clk    ; 18.198 ; 18.198 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[6]   ; paddle_clock:PCLOCK|clk    ; 17.923 ; 17.923 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[7]   ; paddle_clock:PCLOCK|clk    ; 18.502 ; 18.502 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[8]   ; paddle_clock:PCLOCK|clk    ; 18.246 ; 18.246 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[9]   ; paddle_clock:PCLOCK|clk    ; 17.702 ; 17.702 ; Fall       ; paddle_clock:PCLOCK|clk    ;
; oVGA_B[*]    ; vga_sync:VGA|hcount_reg[9] ; 24.444 ; 24.444 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[0]   ; vga_sync:VGA|hcount_reg[9] ; 23.403 ; 23.403 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[1]   ; vga_sync:VGA|hcount_reg[9] ; 23.167 ; 23.167 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[2]   ; vga_sync:VGA|hcount_reg[9] ; 24.444 ; 24.444 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[3]   ; vga_sync:VGA|hcount_reg[9] ; 24.444 ; 24.444 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[4]   ; vga_sync:VGA|hcount_reg[9] ; 23.251 ; 23.251 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[5]   ; vga_sync:VGA|hcount_reg[9] ; 23.261 ; 23.261 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[6]   ; vga_sync:VGA|hcount_reg[9] ; 23.067 ; 23.067 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[7]   ; vga_sync:VGA|hcount_reg[9] ; 23.067 ; 23.067 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[8]   ; vga_sync:VGA|hcount_reg[9] ; 24.256 ; 24.256 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[9]   ; vga_sync:VGA|hcount_reg[9] ; 24.256 ; 24.256 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_BLANK_N ; vga_sync:VGA|hcount_reg[9] ;        ; 6.712  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_G[*]    ; vga_sync:VGA|hcount_reg[9] ; 25.843 ; 25.843 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[0]   ; vga_sync:VGA|hcount_reg[9] ; 25.669 ; 25.669 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[1]   ; vga_sync:VGA|hcount_reg[9] ; 25.405 ; 25.405 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[2]   ; vga_sync:VGA|hcount_reg[9] ; 24.559 ; 24.559 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[3]   ; vga_sync:VGA|hcount_reg[9] ; 25.843 ; 25.843 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[4]   ; vga_sync:VGA|hcount_reg[9] ; 24.874 ; 24.874 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[5]   ; vga_sync:VGA|hcount_reg[9] ; 25.616 ; 25.616 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[6]   ; vga_sync:VGA|hcount_reg[9] ; 24.377 ; 24.377 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[7]   ; vga_sync:VGA|hcount_reg[9] ; 25.276 ; 25.276 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[8]   ; vga_sync:VGA|hcount_reg[9] ; 23.861 ; 23.861 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[9]   ; vga_sync:VGA|hcount_reg[9] ; 23.573 ; 23.573 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_R[*]    ; vga_sync:VGA|hcount_reg[9] ; 24.312 ; 24.312 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[0]   ; vga_sync:VGA|hcount_reg[9] ; 24.029 ; 24.029 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[1]   ; vga_sync:VGA|hcount_reg[9] ; 24.044 ; 24.044 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[2]   ; vga_sync:VGA|hcount_reg[9] ; 23.849 ; 23.849 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[3]   ; vga_sync:VGA|hcount_reg[9] ; 23.628 ; 23.628 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[4]   ; vga_sync:VGA|hcount_reg[9] ; 24.251 ; 24.251 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[5]   ; vga_sync:VGA|hcount_reg[9] ; 24.264 ; 24.264 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[6]   ; vga_sync:VGA|hcount_reg[9] ; 23.989 ; 23.989 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[7]   ; vga_sync:VGA|hcount_reg[9] ; 23.158 ; 23.158 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[8]   ; vga_sync:VGA|hcount_reg[9] ; 24.312 ; 24.312 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[9]   ; vga_sync:VGA|hcount_reg[9] ; 23.768 ; 23.768 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_B[*]    ; vga_sync:VGA|hcount_reg[9] ; 21.349 ; 21.349 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[0]   ; vga_sync:VGA|hcount_reg[9] ; 21.349 ; 21.349 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[1]   ; vga_sync:VGA|hcount_reg[9] ; 21.113 ; 21.113 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[2]   ; vga_sync:VGA|hcount_reg[9] ; 20.819 ; 20.819 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[3]   ; vga_sync:VGA|hcount_reg[9] ; 20.819 ; 20.819 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[4]   ; vga_sync:VGA|hcount_reg[9] ; 20.965 ; 20.965 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[5]   ; vga_sync:VGA|hcount_reg[9] ; 20.975 ; 20.975 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[6]   ; vga_sync:VGA|hcount_reg[9] ; 20.781 ; 20.781 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[7]   ; vga_sync:VGA|hcount_reg[9] ; 20.781 ; 20.781 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[8]   ; vga_sync:VGA|hcount_reg[9] ; 20.631 ; 20.631 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[9]   ; vga_sync:VGA|hcount_reg[9] ; 20.631 ; 20.631 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_BLANK_N ; vga_sync:VGA|hcount_reg[9] ; 6.712  ;        ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_G[*]    ; vga_sync:VGA|hcount_reg[9] ; 22.999 ; 22.999 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[0]   ; vga_sync:VGA|hcount_reg[9] ; 22.828 ; 22.828 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[1]   ; vga_sync:VGA|hcount_reg[9] ; 22.564 ; 22.564 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[2]   ; vga_sync:VGA|hcount_reg[9] ; 22.999 ; 22.999 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[3]   ; vga_sync:VGA|hcount_reg[9] ; 22.421 ; 22.421 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[4]   ; vga_sync:VGA|hcount_reg[9] ; 22.033 ; 22.033 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[5]   ; vga_sync:VGA|hcount_reg[9] ; 22.194 ; 22.194 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[6]   ; vga_sync:VGA|hcount_reg[9] ; 22.091 ; 22.091 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[7]   ; vga_sync:VGA|hcount_reg[9] ; 21.854 ; 21.854 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[8]   ; vga_sync:VGA|hcount_reg[9] ; 22.301 ; 22.301 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[9]   ; vga_sync:VGA|hcount_reg[9] ; 21.797 ; 21.797 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_R[*]    ; vga_sync:VGA|hcount_reg[9] ; 22.261 ; 22.261 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[0]   ; vga_sync:VGA|hcount_reg[9] ; 21.031 ; 21.031 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[1]   ; vga_sync:VGA|hcount_reg[9] ; 21.046 ; 21.046 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[2]   ; vga_sync:VGA|hcount_reg[9] ; 22.261 ; 22.261 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[3]   ; vga_sync:VGA|hcount_reg[9] ; 22.040 ; 22.040 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[4]   ; vga_sync:VGA|hcount_reg[9] ; 21.253 ; 21.253 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[5]   ; vga_sync:VGA|hcount_reg[9] ; 21.266 ; 21.266 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[6]   ; vga_sync:VGA|hcount_reg[9] ; 20.991 ; 20.991 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[7]   ; vga_sync:VGA|hcount_reg[9] ; 21.570 ; 21.570 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[8]   ; vga_sync:VGA|hcount_reg[9] ; 21.314 ; 21.314 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[9]   ; vga_sync:VGA|hcount_reg[9] ; 20.770 ; 20.770 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_B[*]    ; vga_sync:VGA|mod2_reg      ; 27.826 ; 27.826 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[0]   ; vga_sync:VGA|mod2_reg      ; 27.826 ; 27.826 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[1]   ; vga_sync:VGA|mod2_reg      ; 27.590 ; 27.590 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[2]   ; vga_sync:VGA|mod2_reg      ; 27.296 ; 27.296 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[3]   ; vga_sync:VGA|mod2_reg      ; 27.296 ; 27.296 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[4]   ; vga_sync:VGA|mod2_reg      ; 27.442 ; 27.442 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[5]   ; vga_sync:VGA|mod2_reg      ; 27.452 ; 27.452 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[6]   ; vga_sync:VGA|mod2_reg      ; 27.258 ; 27.258 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[7]   ; vga_sync:VGA|mod2_reg      ; 27.258 ; 27.258 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[8]   ; vga_sync:VGA|mod2_reg      ; 27.108 ; 27.108 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[9]   ; vga_sync:VGA|mod2_reg      ; 27.108 ; 27.108 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_BLANK_N ; vga_sync:VGA|mod2_reg      ; 12.742 ; 12.742 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_CLOCK   ; vga_sync:VGA|mod2_reg      ; 6.559  ;        ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_G[*]    ; vga_sync:VGA|mod2_reg      ; 29.476 ; 29.476 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[0]   ; vga_sync:VGA|mod2_reg      ; 29.305 ; 29.305 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[1]   ; vga_sync:VGA|mod2_reg      ; 29.041 ; 29.041 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[2]   ; vga_sync:VGA|mod2_reg      ; 29.476 ; 29.476 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[3]   ; vga_sync:VGA|mod2_reg      ; 28.898 ; 28.898 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[4]   ; vga_sync:VGA|mod2_reg      ; 28.510 ; 28.510 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[5]   ; vga_sync:VGA|mod2_reg      ; 28.671 ; 28.671 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[6]   ; vga_sync:VGA|mod2_reg      ; 28.568 ; 28.568 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[7]   ; vga_sync:VGA|mod2_reg      ; 28.331 ; 28.331 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[8]   ; vga_sync:VGA|mod2_reg      ; 28.778 ; 28.778 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[9]   ; vga_sync:VGA|mod2_reg      ; 28.274 ; 28.274 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_HS      ; vga_sync:VGA|mod2_reg      ; 9.764  ; 9.764  ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_R[*]    ; vga_sync:VGA|mod2_reg      ; 28.738 ; 28.738 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[0]   ; vga_sync:VGA|mod2_reg      ; 27.508 ; 27.508 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[1]   ; vga_sync:VGA|mod2_reg      ; 27.523 ; 27.523 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[2]   ; vga_sync:VGA|mod2_reg      ; 28.738 ; 28.738 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[3]   ; vga_sync:VGA|mod2_reg      ; 28.517 ; 28.517 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[4]   ; vga_sync:VGA|mod2_reg      ; 27.730 ; 27.730 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[5]   ; vga_sync:VGA|mod2_reg      ; 27.743 ; 27.743 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[6]   ; vga_sync:VGA|mod2_reg      ; 27.468 ; 27.468 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[7]   ; vga_sync:VGA|mod2_reg      ; 28.047 ; 28.047 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[8]   ; vga_sync:VGA|mod2_reg      ; 27.791 ; 27.791 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[9]   ; vga_sync:VGA|mod2_reg      ; 27.247 ; 27.247 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_VS      ; vga_sync:VGA|mod2_reg      ; 10.650 ; 10.650 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_CLOCK   ; vga_sync:VGA|mod2_reg      ;        ; 6.559  ; Fall       ; vga_sync:VGA|mod2_reg      ;
+--------------+----------------------------+--------+--------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                         ;
+--------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port    ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+--------------+----------------------------+--------+--------+------------+----------------------------+
; oLEDR[*]     ; ball_clock:BCLOCK|clk      ; 9.808  ; 9.808  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oLEDR[14]   ; ball_clock:BCLOCK|clk      ; 10.236 ; 10.236 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oLEDR[15]   ; ball_clock:BCLOCK|clk      ; 9.808  ; 9.808  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oLEDR[16]   ; ball_clock:BCLOCK|clk      ; 10.985 ; 10.985 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oLEDR[17]   ; ball_clock:BCLOCK|clk      ; 11.768 ; 11.768 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_B[*]    ; ball_clock:BCLOCK|clk      ; 12.054 ; 12.054 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[0]   ; ball_clock:BCLOCK|clk      ; 13.835 ; 13.835 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[1]   ; ball_clock:BCLOCK|clk      ; 13.599 ; 13.599 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[2]   ; ball_clock:BCLOCK|clk      ; 13.599 ; 13.599 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[3]   ; ball_clock:BCLOCK|clk      ; 13.599 ; 13.599 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[4]   ; ball_clock:BCLOCK|clk      ; 12.238 ; 12.238 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[5]   ; ball_clock:BCLOCK|clk      ; 12.248 ; 12.248 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[6]   ; ball_clock:BCLOCK|clk      ; 12.054 ; 12.054 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[7]   ; ball_clock:BCLOCK|clk      ; 12.054 ; 12.054 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[8]   ; ball_clock:BCLOCK|clk      ; 13.411 ; 13.411 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[9]   ; ball_clock:BCLOCK|clk      ; 13.411 ; 13.411 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_G[*]    ; ball_clock:BCLOCK|clk      ; 13.015 ; 13.015 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[0]   ; ball_clock:BCLOCK|clk      ; 14.380 ; 14.380 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[1]   ; ball_clock:BCLOCK|clk      ; 14.116 ; 14.116 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[2]   ; ball_clock:BCLOCK|clk      ; 13.713 ; 13.713 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[3]   ; ball_clock:BCLOCK|clk      ; 14.998 ; 14.998 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[4]   ; ball_clock:BCLOCK|clk      ; 13.585 ; 13.585 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[5]   ; ball_clock:BCLOCK|clk      ; 14.771 ; 14.771 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[6]   ; ball_clock:BCLOCK|clk      ; 13.362 ; 13.362 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[7]   ; ball_clock:BCLOCK|clk      ; 14.431 ; 14.431 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[8]   ; ball_clock:BCLOCK|clk      ; 13.015 ; 13.015 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[9]   ; ball_clock:BCLOCK|clk      ; 14.005 ; 14.005 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_R[*]    ; ball_clock:BCLOCK|clk      ; 13.751 ; 13.751 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[0]   ; ball_clock:BCLOCK|clk      ; 14.012 ; 14.012 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[1]   ; ball_clock:BCLOCK|clk      ; 14.027 ; 14.027 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[2]   ; ball_clock:BCLOCK|clk      ; 14.778 ; 14.778 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[3]   ; ball_clock:BCLOCK|clk      ; 14.557 ; 14.557 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[4]   ; ball_clock:BCLOCK|clk      ; 14.234 ; 14.234 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[5]   ; ball_clock:BCLOCK|clk      ; 14.247 ; 14.247 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[6]   ; ball_clock:BCLOCK|clk      ; 13.972 ; 13.972 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[7]   ; ball_clock:BCLOCK|clk      ; 14.087 ; 14.087 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[8]   ; ball_clock:BCLOCK|clk      ; 14.295 ; 14.295 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[9]   ; ball_clock:BCLOCK|clk      ; 13.751 ; 13.751 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_B[*]    ; iCLK_50                    ; 10.549 ; 10.549 ; Rise       ; iCLK_50                    ;
;  oVGA_B[0]   ; iCLK_50                    ; 10.880 ; 10.880 ; Rise       ; iCLK_50                    ;
;  oVGA_B[1]   ; iCLK_50                    ; 10.644 ; 10.644 ; Rise       ; iCLK_50                    ;
;  oVGA_B[2]   ; iCLK_50                    ; 11.921 ; 11.921 ; Rise       ; iCLK_50                    ;
;  oVGA_B[3]   ; iCLK_50                    ; 11.921 ; 11.921 ; Rise       ; iCLK_50                    ;
;  oVGA_B[4]   ; iCLK_50                    ; 10.733 ; 10.733 ; Rise       ; iCLK_50                    ;
;  oVGA_B[5]   ; iCLK_50                    ; 10.743 ; 10.743 ; Rise       ; iCLK_50                    ;
;  oVGA_B[6]   ; iCLK_50                    ; 10.549 ; 10.549 ; Rise       ; iCLK_50                    ;
;  oVGA_B[7]   ; iCLK_50                    ; 10.549 ; 10.549 ; Rise       ; iCLK_50                    ;
;  oVGA_B[8]   ; iCLK_50                    ; 11.733 ; 11.733 ; Rise       ; iCLK_50                    ;
;  oVGA_B[9]   ; iCLK_50                    ; 11.733 ; 11.733 ; Rise       ; iCLK_50                    ;
; oVGA_G[*]    ; iCLK_50                    ; 11.050 ; 11.050 ; Rise       ; iCLK_50                    ;
;  oVGA_G[0]   ; iCLK_50                    ; 13.151 ; 13.151 ; Rise       ; iCLK_50                    ;
;  oVGA_G[1]   ; iCLK_50                    ; 12.887 ; 12.887 ; Rise       ; iCLK_50                    ;
;  oVGA_G[2]   ; iCLK_50                    ; 12.036 ; 12.036 ; Rise       ; iCLK_50                    ;
;  oVGA_G[3]   ; iCLK_50                    ; 13.320 ; 13.320 ; Rise       ; iCLK_50                    ;
;  oVGA_G[4]   ; iCLK_50                    ; 12.356 ; 12.356 ; Rise       ; iCLK_50                    ;
;  oVGA_G[5]   ; iCLK_50                    ; 13.093 ; 13.093 ; Rise       ; iCLK_50                    ;
;  oVGA_G[6]   ; iCLK_50                    ; 11.859 ; 11.859 ; Rise       ; iCLK_50                    ;
;  oVGA_G[7]   ; iCLK_50                    ; 12.753 ; 12.753 ; Rise       ; iCLK_50                    ;
;  oVGA_G[8]   ; iCLK_50                    ; 11.338 ; 11.338 ; Rise       ; iCLK_50                    ;
;  oVGA_G[9]   ; iCLK_50                    ; 11.050 ; 11.050 ; Rise       ; iCLK_50                    ;
; oVGA_R[*]    ; iCLK_50                    ; 10.635 ; 10.635 ; Rise       ; iCLK_50                    ;
;  oVGA_R[0]   ; iCLK_50                    ; 11.511 ; 11.511 ; Rise       ; iCLK_50                    ;
;  oVGA_R[1]   ; iCLK_50                    ; 11.526 ; 11.526 ; Rise       ; iCLK_50                    ;
;  oVGA_R[2]   ; iCLK_50                    ; 11.326 ; 11.326 ; Rise       ; iCLK_50                    ;
;  oVGA_R[3]   ; iCLK_50                    ; 11.105 ; 11.105 ; Rise       ; iCLK_50                    ;
;  oVGA_R[4]   ; iCLK_50                    ; 11.733 ; 11.733 ; Rise       ; iCLK_50                    ;
;  oVGA_R[5]   ; iCLK_50                    ; 11.746 ; 11.746 ; Rise       ; iCLK_50                    ;
;  oVGA_R[6]   ; iCLK_50                    ; 11.471 ; 11.471 ; Rise       ; iCLK_50                    ;
;  oVGA_R[7]   ; iCLK_50                    ; 10.635 ; 10.635 ; Rise       ; iCLK_50                    ;
;  oVGA_R[8]   ; iCLK_50                    ; 11.794 ; 11.794 ; Rise       ; iCLK_50                    ;
;  oVGA_R[9]   ; iCLK_50                    ; 11.250 ; 11.250 ; Rise       ; iCLK_50                    ;
; oVGA_B[*]    ; paddle_clock:PCLOCK|clk    ; 15.833 ; 15.833 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[0]   ; paddle_clock:PCLOCK|clk    ; 16.069 ; 16.069 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[1]   ; paddle_clock:PCLOCK|clk    ; 15.833 ; 15.833 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[2]   ; paddle_clock:PCLOCK|clk    ; 16.258 ; 16.258 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[3]   ; paddle_clock:PCLOCK|clk    ; 16.258 ; 16.258 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[4]   ; paddle_clock:PCLOCK|clk    ; 16.404 ; 16.404 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[5]   ; paddle_clock:PCLOCK|clk    ; 16.414 ; 16.414 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[6]   ; paddle_clock:PCLOCK|clk    ; 16.220 ; 16.220 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[7]   ; paddle_clock:PCLOCK|clk    ; 16.220 ; 16.220 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[8]   ; paddle_clock:PCLOCK|clk    ; 16.070 ; 16.070 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[9]   ; paddle_clock:PCLOCK|clk    ; 16.070 ; 16.070 ; Fall       ; paddle_clock:PCLOCK|clk    ;
; oVGA_G[*]    ; paddle_clock:PCLOCK|clk    ; 16.123 ; 16.123 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[0]   ; paddle_clock:PCLOCK|clk    ; 18.156 ; 18.156 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[1]   ; paddle_clock:PCLOCK|clk    ; 17.892 ; 17.892 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[2]   ; paddle_clock:PCLOCK|clk    ; 18.327 ; 18.327 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[3]   ; paddle_clock:PCLOCK|clk    ; 17.860 ; 17.860 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[4]   ; paddle_clock:PCLOCK|clk    ; 17.361 ; 17.361 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[5]   ; paddle_clock:PCLOCK|clk    ; 17.633 ; 17.633 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[6]   ; paddle_clock:PCLOCK|clk    ; 17.530 ; 17.530 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[7]   ; paddle_clock:PCLOCK|clk    ; 17.293 ; 17.293 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[8]   ; paddle_clock:PCLOCK|clk    ; 17.629 ; 17.629 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[9]   ; paddle_clock:PCLOCK|clk    ; 16.123 ; 16.123 ; Fall       ; paddle_clock:PCLOCK|clk    ;
; oVGA_R[*]    ; paddle_clock:PCLOCK|clk    ; 16.209 ; 16.209 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[0]   ; paddle_clock:PCLOCK|clk    ; 16.470 ; 16.470 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[1]   ; paddle_clock:PCLOCK|clk    ; 16.485 ; 16.485 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[2]   ; paddle_clock:PCLOCK|clk    ; 17.700 ; 17.700 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[3]   ; paddle_clock:PCLOCK|clk    ; 17.479 ; 17.479 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[4]   ; paddle_clock:PCLOCK|clk    ; 16.692 ; 16.692 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[5]   ; paddle_clock:PCLOCK|clk    ; 16.705 ; 16.705 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[6]   ; paddle_clock:PCLOCK|clk    ; 16.430 ; 16.430 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[7]   ; paddle_clock:PCLOCK|clk    ; 17.009 ; 17.009 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[8]   ; paddle_clock:PCLOCK|clk    ; 16.753 ; 16.753 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[9]   ; paddle_clock:PCLOCK|clk    ; 16.209 ; 16.209 ; Fall       ; paddle_clock:PCLOCK|clk    ;
; oVGA_B[*]    ; vga_sync:VGA|hcount_reg[9] ; 7.409  ; 6.996  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[0]   ; vga_sync:VGA|hcount_reg[9] ; 8.675  ; 8.573  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[1]   ; vga_sync:VGA|hcount_reg[9] ; 8.439  ; 8.337  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[2]   ; vga_sync:VGA|hcount_reg[9] ; 8.284  ; 8.532  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[3]   ; vga_sync:VGA|hcount_reg[9] ; 8.284  ; 8.532  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[4]   ; vga_sync:VGA|hcount_reg[9] ; 7.593  ; 7.180  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[5]   ; vga_sync:VGA|hcount_reg[9] ; 7.603  ; 7.190  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[6]   ; vga_sync:VGA|hcount_reg[9] ; 7.409  ; 6.996  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[7]   ; vga_sync:VGA|hcount_reg[9] ; 7.409  ; 6.996  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[8]   ; vga_sync:VGA|hcount_reg[9] ; 8.096  ; 8.344  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[9]   ; vga_sync:VGA|hcount_reg[9] ; 8.096  ; 8.344  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_BLANK_N ; vga_sync:VGA|hcount_reg[9] ;        ; 6.712  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_G[*]    ; vga_sync:VGA|hcount_reg[9] ; 8.526  ; 8.222  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[0]   ; vga_sync:VGA|hcount_reg[9] ; 9.321  ; 9.321  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[1]   ; vga_sync:VGA|hcount_reg[9] ; 9.057  ; 9.057  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[2]   ; vga_sync:VGA|hcount_reg[9] ; 9.389  ; 8.920  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[3]   ; vga_sync:VGA|hcount_reg[9] ; 10.174 ; 9.931  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[4]   ; vga_sync:VGA|hcount_reg[9] ; 8.526  ; 8.526  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[5]   ; vga_sync:VGA|hcount_reg[9] ; 9.947  ; 9.704  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[6]   ; vga_sync:VGA|hcount_reg[9] ; 8.719  ; 8.302  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[7]   ; vga_sync:VGA|hcount_reg[9] ; 9.607  ; 9.364  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[8]   ; vga_sync:VGA|hcount_reg[9] ; 8.691  ; 8.222  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[9]   ; vga_sync:VGA|hcount_reg[9] ; 8.845  ; 8.743  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_R[*]    ; vga_sync:VGA|hcount_reg[9] ; 7.742  ; 7.781  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[0]   ; vga_sync:VGA|hcount_reg[9] ; 8.003  ; 9.087  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[1]   ; vga_sync:VGA|hcount_reg[9] ; 8.018  ; 9.102  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[2]   ; vga_sync:VGA|hcount_reg[9] ; 10.032 ; 8.472  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[3]   ; vga_sync:VGA|hcount_reg[9] ; 9.811  ; 8.251  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[4]   ; vga_sync:VGA|hcount_reg[9] ; 8.225  ; 9.309  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[5]   ; vga_sync:VGA|hcount_reg[9] ; 8.238  ; 9.322  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[6]   ; vga_sync:VGA|hcount_reg[9] ; 7.963  ; 9.047  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[7]   ; vga_sync:VGA|hcount_reg[9] ; 9.341  ; 7.781  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[8]   ; vga_sync:VGA|hcount_reg[9] ; 8.286  ; 9.370  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[9]   ; vga_sync:VGA|hcount_reg[9] ; 7.742  ; 8.826  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_B[*]    ; vga_sync:VGA|hcount_reg[9] ; 6.996  ; 7.409  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[0]   ; vga_sync:VGA|hcount_reg[9] ; 8.573  ; 8.675  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[1]   ; vga_sync:VGA|hcount_reg[9] ; 8.337  ; 8.439  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[2]   ; vga_sync:VGA|hcount_reg[9] ; 8.532  ; 8.284  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[3]   ; vga_sync:VGA|hcount_reg[9] ; 8.532  ; 8.284  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[4]   ; vga_sync:VGA|hcount_reg[9] ; 7.180  ; 7.593  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[5]   ; vga_sync:VGA|hcount_reg[9] ; 7.190  ; 7.603  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[6]   ; vga_sync:VGA|hcount_reg[9] ; 6.996  ; 7.409  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[7]   ; vga_sync:VGA|hcount_reg[9] ; 6.996  ; 7.409  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[8]   ; vga_sync:VGA|hcount_reg[9] ; 8.344  ; 8.096  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[9]   ; vga_sync:VGA|hcount_reg[9] ; 8.344  ; 8.096  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_BLANK_N ; vga_sync:VGA|hcount_reg[9] ; 6.712  ;        ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_G[*]    ; vga_sync:VGA|hcount_reg[9] ; 8.222  ; 8.526  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[0]   ; vga_sync:VGA|hcount_reg[9] ; 9.321  ; 9.321  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[1]   ; vga_sync:VGA|hcount_reg[9] ; 9.057  ; 9.057  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[2]   ; vga_sync:VGA|hcount_reg[9] ; 8.920  ; 9.389  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[3]   ; vga_sync:VGA|hcount_reg[9] ; 9.931  ; 10.174 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[4]   ; vga_sync:VGA|hcount_reg[9] ; 8.526  ; 8.526  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[5]   ; vga_sync:VGA|hcount_reg[9] ; 9.704  ; 9.947  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[6]   ; vga_sync:VGA|hcount_reg[9] ; 8.302  ; 8.719  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[7]   ; vga_sync:VGA|hcount_reg[9] ; 9.364  ; 9.607  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[8]   ; vga_sync:VGA|hcount_reg[9] ; 8.222  ; 8.691  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[9]   ; vga_sync:VGA|hcount_reg[9] ; 8.743  ; 8.845  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_R[*]    ; vga_sync:VGA|hcount_reg[9] ; 7.781  ; 7.742  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[0]   ; vga_sync:VGA|hcount_reg[9] ; 9.087  ; 8.003  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[1]   ; vga_sync:VGA|hcount_reg[9] ; 9.102  ; 8.018  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[2]   ; vga_sync:VGA|hcount_reg[9] ; 8.472  ; 10.032 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[3]   ; vga_sync:VGA|hcount_reg[9] ; 8.251  ; 9.811  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[4]   ; vga_sync:VGA|hcount_reg[9] ; 9.309  ; 8.225  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[5]   ; vga_sync:VGA|hcount_reg[9] ; 9.322  ; 8.238  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[6]   ; vga_sync:VGA|hcount_reg[9] ; 9.047  ; 7.963  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[7]   ; vga_sync:VGA|hcount_reg[9] ; 7.781  ; 9.341  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[8]   ; vga_sync:VGA|hcount_reg[9] ; 9.370  ; 8.286  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[9]   ; vga_sync:VGA|hcount_reg[9] ; 8.826  ; 7.742  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_B[*]    ; vga_sync:VGA|mod2_reg      ; 8.304  ; 8.304  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[0]   ; vga_sync:VGA|mod2_reg      ; 9.841  ; 9.841  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[1]   ; vga_sync:VGA|mod2_reg      ; 9.605  ; 9.605  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[2]   ; vga_sync:VGA|mod2_reg      ; 9.547  ; 9.547  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[3]   ; vga_sync:VGA|mod2_reg      ; 9.547  ; 9.547  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[4]   ; vga_sync:VGA|mod2_reg      ; 8.488  ; 8.488  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[5]   ; vga_sync:VGA|mod2_reg      ; 8.498  ; 8.498  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[6]   ; vga_sync:VGA|mod2_reg      ; 8.304  ; 8.304  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[7]   ; vga_sync:VGA|mod2_reg      ; 8.304  ; 8.304  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[8]   ; vga_sync:VGA|mod2_reg      ; 9.359  ; 9.359  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[9]   ; vga_sync:VGA|mod2_reg      ; 9.359  ; 9.359  ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_BLANK_N ; vga_sync:VGA|mod2_reg      ; 7.987  ; 7.987  ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_CLOCK   ; vga_sync:VGA|mod2_reg      ; 6.559  ;        ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_G[*]    ; vga_sync:VGA|mod2_reg      ; 9.530  ; 9.530  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[0]   ; vga_sync:VGA|mod2_reg      ; 10.629 ; 10.629 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[1]   ; vga_sync:VGA|mod2_reg      ; 10.365 ; 10.365 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[2]   ; vga_sync:VGA|mod2_reg      ; 10.228 ; 10.228 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[3]   ; vga_sync:VGA|mod2_reg      ; 11.239 ; 11.239 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[4]   ; vga_sync:VGA|mod2_reg      ; 9.834  ; 9.834  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[5]   ; vga_sync:VGA|mod2_reg      ; 11.012 ; 11.012 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[6]   ; vga_sync:VGA|mod2_reg      ; 9.610  ; 9.610  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[7]   ; vga_sync:VGA|mod2_reg      ; 10.672 ; 10.672 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[8]   ; vga_sync:VGA|mod2_reg      ; 9.530  ; 9.530  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[9]   ; vga_sync:VGA|mod2_reg      ; 10.011 ; 10.011 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_HS      ; vga_sync:VGA|mod2_reg      ; 9.764  ; 9.764  ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_R[*]    ; vga_sync:VGA|mod2_reg      ; 9.050  ; 9.050  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[0]   ; vga_sync:VGA|mod2_reg      ; 9.311  ; 9.311  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[1]   ; vga_sync:VGA|mod2_reg      ; 9.326  ; 9.326  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[2]   ; vga_sync:VGA|mod2_reg      ; 9.780  ; 9.780  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[3]   ; vga_sync:VGA|mod2_reg      ; 9.559  ; 9.559  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[4]   ; vga_sync:VGA|mod2_reg      ; 9.533  ; 9.533  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[5]   ; vga_sync:VGA|mod2_reg      ; 9.546  ; 9.546  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[6]   ; vga_sync:VGA|mod2_reg      ; 9.271  ; 9.271  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[7]   ; vga_sync:VGA|mod2_reg      ; 9.089  ; 9.089  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[8]   ; vga_sync:VGA|mod2_reg      ; 9.594  ; 9.594  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[9]   ; vga_sync:VGA|mod2_reg      ; 9.050  ; 9.050  ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_VS      ; vga_sync:VGA|mod2_reg      ; 10.650 ; 10.650 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_CLOCK   ; vga_sync:VGA|mod2_reg      ;        ; 6.559  ; Fall       ; vga_sync:VGA|mod2_reg      ;
+--------------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; iSW[3]     ; oVGA_B[0]   ; 14.160 ;        ;        ; 14.160 ;
; iSW[3]     ; oVGA_B[1]   ; 13.924 ;        ;        ; 13.924 ;
; iSW[3]     ; oVGA_B[2]   ; 12.884 ;        ;        ; 12.884 ;
; iSW[3]     ; oVGA_B[3]   ; 12.884 ;        ;        ; 12.884 ;
; iSW[3]     ; oVGA_B[4]   ; 13.470 ;        ;        ; 13.470 ;
; iSW[3]     ; oVGA_B[5]   ; 13.480 ;        ;        ; 13.480 ;
; iSW[3]     ; oVGA_B[6]   ; 13.286 ;        ;        ; 13.286 ;
; iSW[3]     ; oVGA_B[7]   ; 13.286 ;        ;        ; 13.286 ;
; iSW[3]     ; oVGA_B[8]   ; 12.696 ;        ;        ; 12.696 ;
; iSW[3]     ; oVGA_B[9]   ; 12.696 ;        ;        ; 12.696 ;
; iSW[4]     ; oVGA_G[0]   ; 15.613 ;        ;        ; 15.613 ;
; iSW[4]     ; oVGA_G[1]   ; 15.349 ;        ;        ; 15.349 ;
; iSW[4]     ; oVGA_G[2]   ; 15.784 ;        ;        ; 15.784 ;
; iSW[4]     ; oVGA_G[3]   ; 14.696 ;        ;        ; 14.696 ;
; iSW[4]     ; oVGA_G[4]   ; 14.818 ;        ;        ; 14.818 ;
; iSW[4]     ; oVGA_G[5]   ; 14.469 ;        ;        ; 14.469 ;
; iSW[4]     ; oVGA_G[6]   ; 14.872 ;        ;        ; 14.872 ;
; iSW[4]     ; oVGA_G[7]   ; 14.129 ;        ;        ; 14.129 ;
; iSW[4]     ; oVGA_G[8]   ; 15.086 ;        ;        ; 15.086 ;
; iSW[4]     ; oVGA_G[9]   ; 14.536 ;        ;        ; 14.536 ;
; iSW[5]     ; oVGA_R[0]   ; 14.558 ;        ;        ; 14.558 ;
; iSW[5]     ; oVGA_R[1]   ; 14.573 ;        ;        ; 14.573 ;
; iSW[5]     ; oVGA_R[2]   ; 14.618 ;        ;        ; 14.618 ;
; iSW[5]     ; oVGA_R[3]   ; 14.397 ;        ;        ; 14.397 ;
; iSW[5]     ; oVGA_R[4]   ; 14.780 ;        ;        ; 14.780 ;
; iSW[5]     ; oVGA_R[5]   ; 14.793 ;        ;        ; 14.793 ;
; iSW[5]     ; oVGA_R[6]   ; 14.518 ;        ;        ; 14.518 ;
; iSW[5]     ; oVGA_R[7]   ; 13.927 ;        ;        ; 13.927 ;
; iSW[5]     ; oVGA_R[8]   ; 14.841 ;        ;        ; 14.841 ;
; iSW[5]     ; oVGA_R[9]   ; 14.297 ;        ;        ; 14.297 ;
; iSW[17]    ; oVGA_B[0]   ;        ; 16.467 ; 16.467 ;        ;
; iSW[17]    ; oVGA_B[1]   ;        ; 16.231 ; 16.231 ;        ;
; iSW[17]    ; oVGA_B[2]   ;        ; 16.231 ; 16.231 ;        ;
; iSW[17]    ; oVGA_B[3]   ;        ; 16.231 ; 16.231 ;        ;
; iSW[17]    ; oVGA_B[4]   ;        ; 14.870 ; 14.870 ;        ;
; iSW[17]    ; oVGA_B[5]   ;        ; 14.880 ; 14.880 ;        ;
; iSW[17]    ; oVGA_B[6]   ;        ; 14.686 ; 14.686 ;        ;
; iSW[17]    ; oVGA_B[7]   ;        ; 14.686 ; 14.686 ;        ;
; iSW[17]    ; oVGA_B[8]   ;        ; 16.043 ; 16.043 ;        ;
; iSW[17]    ; oVGA_B[9]   ;        ; 16.043 ; 16.043 ;        ;
; iSW[17]    ; oVGA_G[0]   ;        ; 17.012 ; 17.012 ;        ;
; iSW[17]    ; oVGA_G[1]   ;        ; 16.748 ; 16.748 ;        ;
; iSW[17]    ; oVGA_G[2]   ;        ; 16.345 ; 16.345 ;        ;
; iSW[17]    ; oVGA_G[3]   ;        ; 17.630 ; 17.630 ;        ;
; iSW[17]    ; oVGA_G[4]   ;        ; 16.217 ; 16.217 ;        ;
; iSW[17]    ; oVGA_G[5]   ;        ; 17.403 ; 17.403 ;        ;
; iSW[17]    ; oVGA_G[6]   ;        ; 15.994 ; 15.994 ;        ;
; iSW[17]    ; oVGA_G[7]   ;        ; 17.063 ; 17.063 ;        ;
; iSW[17]    ; oVGA_G[8]   ;        ; 15.647 ; 15.647 ;        ;
; iSW[17]    ; oVGA_G[9]   ;        ; 16.637 ; 16.637 ;        ;
; iSW[17]    ; oVGA_R[0]   ;        ; 15.080 ; 15.080 ;        ;
; iSW[17]    ; oVGA_R[1]   ;        ; 15.095 ; 15.095 ;        ;
; iSW[17]    ; oVGA_R[2]   ;        ; 15.954 ; 15.954 ;        ;
; iSW[17]    ; oVGA_R[3]   ;        ; 15.733 ; 15.733 ;        ;
; iSW[17]    ; oVGA_R[4]   ;        ; 15.302 ; 15.302 ;        ;
; iSW[17]    ; oVGA_R[5]   ;        ; 15.315 ; 15.315 ;        ;
; iSW[17]    ; oVGA_R[6]   ;        ; 15.040 ; 15.040 ;        ;
; iSW[17]    ; oVGA_R[7]   ;        ; 15.263 ; 15.263 ;        ;
; iSW[17]    ; oVGA_R[8]   ;        ; 15.363 ; 15.363 ;        ;
; iSW[17]    ; oVGA_R[9]   ;        ; 14.819 ; 14.819 ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; iSW[3]     ; oVGA_B[0]   ; 14.160 ;        ;        ; 14.160 ;
; iSW[3]     ; oVGA_B[1]   ; 13.924 ;        ;        ; 13.924 ;
; iSW[3]     ; oVGA_B[2]   ; 12.884 ;        ;        ; 12.884 ;
; iSW[3]     ; oVGA_B[3]   ; 12.884 ;        ;        ; 12.884 ;
; iSW[3]     ; oVGA_B[4]   ; 13.470 ;        ;        ; 13.470 ;
; iSW[3]     ; oVGA_B[5]   ; 13.480 ;        ;        ; 13.480 ;
; iSW[3]     ; oVGA_B[6]   ; 13.286 ;        ;        ; 13.286 ;
; iSW[3]     ; oVGA_B[7]   ; 13.286 ;        ;        ; 13.286 ;
; iSW[3]     ; oVGA_B[8]   ; 12.696 ;        ;        ; 12.696 ;
; iSW[3]     ; oVGA_B[9]   ; 12.696 ;        ;        ; 12.696 ;
; iSW[4]     ; oVGA_G[0]   ; 15.613 ;        ;        ; 15.613 ;
; iSW[4]     ; oVGA_G[1]   ; 15.349 ;        ;        ; 15.349 ;
; iSW[4]     ; oVGA_G[2]   ; 15.784 ;        ;        ; 15.784 ;
; iSW[4]     ; oVGA_G[3]   ; 14.696 ;        ;        ; 14.696 ;
; iSW[4]     ; oVGA_G[4]   ; 14.818 ;        ;        ; 14.818 ;
; iSW[4]     ; oVGA_G[5]   ; 14.469 ;        ;        ; 14.469 ;
; iSW[4]     ; oVGA_G[6]   ; 14.872 ;        ;        ; 14.872 ;
; iSW[4]     ; oVGA_G[7]   ; 14.129 ;        ;        ; 14.129 ;
; iSW[4]     ; oVGA_G[8]   ; 15.086 ;        ;        ; 15.086 ;
; iSW[4]     ; oVGA_G[9]   ; 14.536 ;        ;        ; 14.536 ;
; iSW[5]     ; oVGA_R[0]   ; 14.558 ;        ;        ; 14.558 ;
; iSW[5]     ; oVGA_R[1]   ; 14.573 ;        ;        ; 14.573 ;
; iSW[5]     ; oVGA_R[2]   ; 14.618 ;        ;        ; 14.618 ;
; iSW[5]     ; oVGA_R[3]   ; 14.397 ;        ;        ; 14.397 ;
; iSW[5]     ; oVGA_R[4]   ; 14.780 ;        ;        ; 14.780 ;
; iSW[5]     ; oVGA_R[5]   ; 14.793 ;        ;        ; 14.793 ;
; iSW[5]     ; oVGA_R[6]   ; 14.518 ;        ;        ; 14.518 ;
; iSW[5]     ; oVGA_R[7]   ; 13.927 ;        ;        ; 13.927 ;
; iSW[5]     ; oVGA_R[8]   ; 14.841 ;        ;        ; 14.841 ;
; iSW[5]     ; oVGA_R[9]   ; 14.297 ;        ;        ; 14.297 ;
; iSW[17]    ; oVGA_B[0]   ;        ; 16.467 ; 16.467 ;        ;
; iSW[17]    ; oVGA_B[1]   ;        ; 16.231 ; 16.231 ;        ;
; iSW[17]    ; oVGA_B[2]   ;        ; 16.231 ; 16.231 ;        ;
; iSW[17]    ; oVGA_B[3]   ;        ; 16.231 ; 16.231 ;        ;
; iSW[17]    ; oVGA_B[4]   ;        ; 14.870 ; 14.870 ;        ;
; iSW[17]    ; oVGA_B[5]   ;        ; 14.880 ; 14.880 ;        ;
; iSW[17]    ; oVGA_B[6]   ;        ; 14.686 ; 14.686 ;        ;
; iSW[17]    ; oVGA_B[7]   ;        ; 14.686 ; 14.686 ;        ;
; iSW[17]    ; oVGA_B[8]   ;        ; 16.043 ; 16.043 ;        ;
; iSW[17]    ; oVGA_B[9]   ;        ; 16.043 ; 16.043 ;        ;
; iSW[17]    ; oVGA_G[0]   ;        ; 17.012 ; 17.012 ;        ;
; iSW[17]    ; oVGA_G[1]   ;        ; 16.748 ; 16.748 ;        ;
; iSW[17]    ; oVGA_G[2]   ;        ; 16.345 ; 16.345 ;        ;
; iSW[17]    ; oVGA_G[3]   ;        ; 17.630 ; 17.630 ;        ;
; iSW[17]    ; oVGA_G[4]   ;        ; 16.217 ; 16.217 ;        ;
; iSW[17]    ; oVGA_G[5]   ;        ; 17.403 ; 17.403 ;        ;
; iSW[17]    ; oVGA_G[6]   ;        ; 15.994 ; 15.994 ;        ;
; iSW[17]    ; oVGA_G[7]   ;        ; 17.063 ; 17.063 ;        ;
; iSW[17]    ; oVGA_G[8]   ;        ; 15.647 ; 15.647 ;        ;
; iSW[17]    ; oVGA_G[9]   ;        ; 16.637 ; 16.637 ;        ;
; iSW[17]    ; oVGA_R[0]   ;        ; 15.080 ; 15.080 ;        ;
; iSW[17]    ; oVGA_R[1]   ;        ; 15.095 ; 15.095 ;        ;
; iSW[17]    ; oVGA_R[2]   ;        ; 15.954 ; 15.954 ;        ;
; iSW[17]    ; oVGA_R[3]   ;        ; 15.733 ; 15.733 ;        ;
; iSW[17]    ; oVGA_R[4]   ;        ; 15.302 ; 15.302 ;        ;
; iSW[17]    ; oVGA_R[5]   ;        ; 15.315 ; 15.315 ;        ;
; iSW[17]    ; oVGA_R[6]   ;        ; 15.040 ; 15.040 ;        ;
; iSW[17]    ; oVGA_R[7]   ;        ; 15.263 ; 15.263 ;        ;
; iSW[17]    ; oVGA_R[8]   ;        ; 15.363 ; 15.363 ;        ;
; iSW[17]    ; oVGA_R[9]   ;        ; 14.819 ; 14.819 ;        ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------+
; Fast Model Setup Summary                            ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; iCLK_50                    ; -4.324 ; -249.229      ;
; ball_clock:BCLOCK|clk      ; -2.542 ; -73.696       ;
; vga_sync:VGA|mod2_reg      ; -2.068 ; -15.013       ;
; paddle_clock:PCLOCK|clk    ; -1.289 ; -12.085       ;
; vga_sync:VGA|hcount_reg[9] ; -1.093 ; -4.078        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; vga_sync:VGA|mod2_reg      ; -1.824 ; -26.445       ;
; iCLK_50                    ; -1.680 ; -5.018        ;
; vga_sync:VGA|hcount_reg[9] ; 0.102  ; 0.000         ;
; ball_clock:BCLOCK|clk      ; 0.215  ; 0.000         ;
; paddle_clock:PCLOCK|clk    ; 0.416  ; 0.000         ;
+----------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; iCLK_50                    ; -1.380 ; -75.380       ;
; ball_clock:BCLOCK|clk      ; -0.500 ; -36.000       ;
; vga_sync:VGA|mod2_reg      ; -0.500 ; -22.000       ;
; paddle_clock:PCLOCK|clk    ; -0.500 ; -10.000       ;
; vga_sync:VGA|hcount_reg[9] ; 0.500  ; 0.000         ;
+----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'iCLK_50'                                                                                                       ;
+--------+---------------+---------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                   ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------------------+-----------------------+-------------+--------------+------------+------------+
; -4.324 ; ball_speed[0] ; ball_clock:BCLOCK|lim[18] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.236      ;
; -4.324 ; ball_speed[0] ; ball_clock:BCLOCK|lim[28] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.236      ;
; -4.324 ; ball_speed[0] ; ball_clock:BCLOCK|lim[29] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.236      ;
; -4.324 ; ball_speed[0] ; ball_clock:BCLOCK|lim[19] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.236      ;
; -4.324 ; ball_speed[0] ; ball_clock:BCLOCK|lim[27] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.236      ;
; -4.324 ; ball_speed[0] ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.236      ;
; -4.324 ; ball_speed[0] ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.236      ;
; -4.324 ; ball_speed[0] ; ball_clock:BCLOCK|lim[24] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.236      ;
; -4.324 ; ball_speed[0] ; ball_clock:BCLOCK|lim[21] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.236      ;
; -4.324 ; ball_speed[0] ; ball_clock:BCLOCK|lim[23] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.236      ;
; -4.324 ; ball_speed[0] ; ball_clock:BCLOCK|lim[22] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.236      ;
; -4.324 ; ball_speed[0] ; ball_clock:BCLOCK|lim[20] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.236      ;
; -4.324 ; ball_speed[0] ; ball_clock:BCLOCK|lim[17] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.236      ;
; -4.324 ; ball_speed[0] ; ball_clock:BCLOCK|lim[15] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.236      ;
; -4.324 ; ball_speed[0] ; ball_clock:BCLOCK|lim[16] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.236      ;
; -4.300 ; ball_speed[1] ; ball_clock:BCLOCK|lim[18] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.212      ;
; -4.300 ; ball_speed[1] ; ball_clock:BCLOCK|lim[28] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.212      ;
; -4.300 ; ball_speed[1] ; ball_clock:BCLOCK|lim[29] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.212      ;
; -4.300 ; ball_speed[1] ; ball_clock:BCLOCK|lim[19] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.212      ;
; -4.300 ; ball_speed[1] ; ball_clock:BCLOCK|lim[27] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.212      ;
; -4.300 ; ball_speed[1] ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.212      ;
; -4.300 ; ball_speed[1] ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.212      ;
; -4.300 ; ball_speed[1] ; ball_clock:BCLOCK|lim[24] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.212      ;
; -4.300 ; ball_speed[1] ; ball_clock:BCLOCK|lim[21] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.212      ;
; -4.300 ; ball_speed[1] ; ball_clock:BCLOCK|lim[23] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.212      ;
; -4.300 ; ball_speed[1] ; ball_clock:BCLOCK|lim[22] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.212      ;
; -4.300 ; ball_speed[1] ; ball_clock:BCLOCK|lim[20] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.212      ;
; -4.300 ; ball_speed[1] ; ball_clock:BCLOCK|lim[17] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.212      ;
; -4.300 ; ball_speed[1] ; ball_clock:BCLOCK|lim[15] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.212      ;
; -4.300 ; ball_speed[1] ; ball_clock:BCLOCK|lim[16] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.212      ;
; -4.237 ; ball_speed[2] ; ball_clock:BCLOCK|lim[18] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.149      ;
; -4.237 ; ball_speed[2] ; ball_clock:BCLOCK|lim[28] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.149      ;
; -4.237 ; ball_speed[2] ; ball_clock:BCLOCK|lim[29] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.149      ;
; -4.237 ; ball_speed[2] ; ball_clock:BCLOCK|lim[19] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.149      ;
; -4.237 ; ball_speed[2] ; ball_clock:BCLOCK|lim[27] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.149      ;
; -4.237 ; ball_speed[2] ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.149      ;
; -4.237 ; ball_speed[2] ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.149      ;
; -4.237 ; ball_speed[2] ; ball_clock:BCLOCK|lim[24] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.149      ;
; -4.237 ; ball_speed[2] ; ball_clock:BCLOCK|lim[21] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.149      ;
; -4.237 ; ball_speed[2] ; ball_clock:BCLOCK|lim[23] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.149      ;
; -4.237 ; ball_speed[2] ; ball_clock:BCLOCK|lim[22] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.149      ;
; -4.237 ; ball_speed[2] ; ball_clock:BCLOCK|lim[20] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.149      ;
; -4.237 ; ball_speed[2] ; ball_clock:BCLOCK|lim[17] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.149      ;
; -4.237 ; ball_speed[2] ; ball_clock:BCLOCK|lim[15] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.149      ;
; -4.237 ; ball_speed[2] ; ball_clock:BCLOCK|lim[16] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.149      ;
; -4.213 ; ball_speed[0] ; ball_clock:BCLOCK|lim[14] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.134      ;
; -4.213 ; ball_speed[0] ; ball_clock:BCLOCK|lim[13] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.134      ;
; -4.213 ; ball_speed[0] ; ball_clock:BCLOCK|lim[12] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.134      ;
; -4.213 ; ball_speed[0] ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.134      ;
; -4.213 ; ball_speed[0] ; ball_clock:BCLOCK|lim[10] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.134      ;
; -4.213 ; ball_speed[0] ; ball_clock:BCLOCK|lim[9]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.134      ;
; -4.213 ; ball_speed[0] ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.134      ;
; -4.213 ; ball_speed[0] ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.134      ;
; -4.213 ; ball_speed[0] ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.134      ;
; -4.213 ; ball_speed[0] ; ball_clock:BCLOCK|lim[5]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.134      ;
; -4.213 ; ball_speed[0] ; ball_clock:BCLOCK|lim[4]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.134      ;
; -4.213 ; ball_speed[0] ; ball_clock:BCLOCK|lim[3]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.134      ;
; -4.213 ; ball_speed[0] ; ball_clock:BCLOCK|lim[2]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.134      ;
; -4.213 ; ball_speed[0] ; ball_clock:BCLOCK|lim[1]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.134      ;
; -4.213 ; ball_speed[0] ; ball_clock:BCLOCK|lim[0]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.134      ;
; -4.189 ; ball_speed[1] ; ball_clock:BCLOCK|lim[14] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.110      ;
; -4.189 ; ball_speed[1] ; ball_clock:BCLOCK|lim[13] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.110      ;
; -4.189 ; ball_speed[1] ; ball_clock:BCLOCK|lim[12] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.110      ;
; -4.189 ; ball_speed[1] ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.110      ;
; -4.189 ; ball_speed[1] ; ball_clock:BCLOCK|lim[10] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.110      ;
; -4.189 ; ball_speed[1] ; ball_clock:BCLOCK|lim[9]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.110      ;
; -4.189 ; ball_speed[1] ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.110      ;
; -4.189 ; ball_speed[1] ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.110      ;
; -4.189 ; ball_speed[1] ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.110      ;
; -4.189 ; ball_speed[1] ; ball_clock:BCLOCK|lim[5]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.110      ;
; -4.189 ; ball_speed[1] ; ball_clock:BCLOCK|lim[4]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.110      ;
; -4.189 ; ball_speed[1] ; ball_clock:BCLOCK|lim[3]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.110      ;
; -4.189 ; ball_speed[1] ; ball_clock:BCLOCK|lim[2]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.110      ;
; -4.189 ; ball_speed[1] ; ball_clock:BCLOCK|lim[1]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.110      ;
; -4.189 ; ball_speed[1] ; ball_clock:BCLOCK|lim[0]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.110      ;
; -4.126 ; ball_speed[2] ; ball_clock:BCLOCK|lim[14] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.047      ;
; -4.126 ; ball_speed[2] ; ball_clock:BCLOCK|lim[13] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.047      ;
; -4.126 ; ball_speed[2] ; ball_clock:BCLOCK|lim[12] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.047      ;
; -4.126 ; ball_speed[2] ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.047      ;
; -4.126 ; ball_speed[2] ; ball_clock:BCLOCK|lim[10] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.047      ;
; -4.126 ; ball_speed[2] ; ball_clock:BCLOCK|lim[9]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.047      ;
; -4.126 ; ball_speed[2] ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.047      ;
; -4.126 ; ball_speed[2] ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.047      ;
; -4.126 ; ball_speed[2] ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.047      ;
; -4.126 ; ball_speed[2] ; ball_clock:BCLOCK|lim[5]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.047      ;
; -4.126 ; ball_speed[2] ; ball_clock:BCLOCK|lim[4]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.047      ;
; -4.126 ; ball_speed[2] ; ball_clock:BCLOCK|lim[3]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.047      ;
; -4.126 ; ball_speed[2] ; ball_clock:BCLOCK|lim[2]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.047      ;
; -4.126 ; ball_speed[2] ; ball_clock:BCLOCK|lim[1]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.047      ;
; -4.126 ; ball_speed[2] ; ball_clock:BCLOCK|lim[0]  ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.611     ; 4.047      ;
; -4.095 ; ball_speed[3] ; ball_clock:BCLOCK|lim[18] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.007      ;
; -4.095 ; ball_speed[3] ; ball_clock:BCLOCK|lim[28] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.007      ;
; -4.095 ; ball_speed[3] ; ball_clock:BCLOCK|lim[29] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.007      ;
; -4.095 ; ball_speed[3] ; ball_clock:BCLOCK|lim[19] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.007      ;
; -4.095 ; ball_speed[3] ; ball_clock:BCLOCK|lim[27] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.007      ;
; -4.095 ; ball_speed[3] ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.007      ;
; -4.095 ; ball_speed[3] ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.007      ;
; -4.095 ; ball_speed[3] ; ball_clock:BCLOCK|lim[24] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.007      ;
; -4.095 ; ball_speed[3] ; ball_clock:BCLOCK|lim[21] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.007      ;
; -4.095 ; ball_speed[3] ; ball_clock:BCLOCK|lim[23] ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.500        ; -0.620     ; 4.007      ;
+--------+---------------+---------------------------+-----------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ball_clock:BCLOCK|clk'                                                                                       ;
+--------+-------------+---------------+-------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node       ; Launch Clock            ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------------+-------------------------+-----------------------+--------------+------------+------------+
; -2.542 ; ball_y[0]   ; ball_speed[2] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.018     ; 3.556      ;
; -2.542 ; ball_y[0]   ; ball_speed[1] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.018     ; 3.556      ;
; -2.542 ; ball_y[0]   ; ball_speed[0] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.018     ; 3.556      ;
; -2.542 ; ball_y[0]   ; ball_speed[3] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.018     ; 3.556      ;
; -2.535 ; ball_y[0]   ; dig2_u[0]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.018     ; 3.549      ;
; -2.535 ; ball_y[0]   ; dig2_u[2]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.018     ; 3.549      ;
; -2.516 ; ball_y[1]   ; ball_speed[2] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.018     ; 3.530      ;
; -2.516 ; ball_y[1]   ; ball_speed[1] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.018     ; 3.530      ;
; -2.516 ; ball_y[1]   ; ball_speed[0] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.018     ; 3.530      ;
; -2.516 ; ball_y[1]   ; ball_speed[3] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.018     ; 3.530      ;
; -2.509 ; ball_y[1]   ; dig2_u[0]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.018     ; 3.523      ;
; -2.509 ; ball_y[1]   ; dig2_u[2]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.018     ; 3.523      ;
; -2.411 ; ball_y[2]   ; ball_speed[2] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.018     ; 3.425      ;
; -2.411 ; ball_y[2]   ; ball_speed[1] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.018     ; 3.425      ;
; -2.411 ; ball_y[2]   ; ball_speed[0] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.018     ; 3.425      ;
; -2.411 ; ball_y[2]   ; ball_speed[3] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.018     ; 3.425      ;
; -2.404 ; ball_y[2]   ; dig2_u[0]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.018     ; 3.418      ;
; -2.404 ; ball_y[2]   ; dig2_u[2]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.018     ; 3.418      ;
; -2.378 ; ball_y[0]   ; dig2_u[1]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.006     ; 3.404      ;
; -2.378 ; ball_y[0]   ; dig2_u[3]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.006     ; 3.404      ;
; -2.367 ; ball_y[0]   ; ball_y[7]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.001      ; 3.400      ;
; -2.352 ; ball_y[1]   ; dig2_u[1]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.006     ; 3.378      ;
; -2.352 ; ball_y[1]   ; dig2_u[3]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.006     ; 3.378      ;
; -2.343 ; ball_y[0]   ; ball_y[6]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.001      ; 3.376      ;
; -2.341 ; ball_y[1]   ; ball_y[7]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.001      ; 3.374      ;
; -2.327 ; ball_x[0]   ; ball_speed[2] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.016     ; 3.343      ;
; -2.327 ; ball_x[0]   ; ball_speed[1] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.016     ; 3.343      ;
; -2.327 ; ball_x[0]   ; ball_speed[0] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.016     ; 3.343      ;
; -2.327 ; ball_x[0]   ; ball_speed[3] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.016     ; 3.343      ;
; -2.320 ; ball_x[0]   ; dig2_u[0]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.016     ; 3.336      ;
; -2.320 ; ball_x[0]   ; dig2_u[2]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.016     ; 3.336      ;
; -2.317 ; ball_y[1]   ; ball_y[6]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.001      ; 3.350      ;
; -2.303 ; ball_y[0]   ; dig1_u[3]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.005     ; 3.330      ;
; -2.303 ; ball_y[0]   ; dig1_u[0]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.005     ; 3.330      ;
; -2.303 ; ball_y[0]   ; dig1_u[1]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.005     ; 3.330      ;
; -2.303 ; ball_y[0]   ; dig1_u[2]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.005     ; 3.330      ;
; -2.303 ; ball_x[1]   ; ball_speed[2] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.016     ; 3.319      ;
; -2.303 ; ball_x[1]   ; ball_speed[1] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.016     ; 3.319      ;
; -2.303 ; ball_x[1]   ; ball_speed[0] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.016     ; 3.319      ;
; -2.303 ; ball_x[1]   ; ball_speed[3] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.016     ; 3.319      ;
; -2.296 ; ball_y[4]   ; ball_speed[2] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.018     ; 3.310      ;
; -2.296 ; ball_y[4]   ; ball_speed[1] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.018     ; 3.310      ;
; -2.296 ; ball_y[4]   ; ball_speed[0] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.018     ; 3.310      ;
; -2.296 ; ball_y[4]   ; ball_speed[3] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.018     ; 3.310      ;
; -2.296 ; ball_x[1]   ; dig2_u[0]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.016     ; 3.312      ;
; -2.296 ; ball_x[1]   ; dig2_u[2]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.016     ; 3.312      ;
; -2.294 ; ball_y[3]   ; ball_speed[2] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.019     ; 3.307      ;
; -2.294 ; ball_y[3]   ; ball_speed[1] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.019     ; 3.307      ;
; -2.294 ; ball_y[3]   ; ball_speed[0] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.019     ; 3.307      ;
; -2.294 ; ball_y[3]   ; ball_speed[3] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.019     ; 3.307      ;
; -2.289 ; ball_y[4]   ; dig2_u[0]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.018     ; 3.303      ;
; -2.289 ; ball_y[4]   ; dig2_u[2]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.018     ; 3.303      ;
; -2.287 ; ball_y[3]   ; dig2_u[0]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.019     ; 3.300      ;
; -2.287 ; ball_y[3]   ; dig2_u[2]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.019     ; 3.300      ;
; -2.277 ; ball_y[1]   ; dig1_u[3]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.005     ; 3.304      ;
; -2.277 ; ball_y[1]   ; dig1_u[0]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.005     ; 3.304      ;
; -2.277 ; ball_y[1]   ; dig1_u[1]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.005     ; 3.304      ;
; -2.277 ; ball_y[1]   ; dig1_u[2]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.005     ; 3.304      ;
; -2.263 ; ball_y[0]   ; ball_y[3]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.001      ; 3.296      ;
; -2.260 ; ball_y[5]   ; ball_speed[2] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.018     ; 3.274      ;
; -2.260 ; ball_y[5]   ; ball_speed[1] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.018     ; 3.274      ;
; -2.260 ; ball_y[5]   ; ball_speed[0] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.018     ; 3.274      ;
; -2.260 ; ball_y[5]   ; ball_speed[3] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.018     ; 3.274      ;
; -2.253 ; ball_y[5]   ; dig2_u[0]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.018     ; 3.267      ;
; -2.253 ; ball_y[5]   ; dig2_u[2]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.018     ; 3.267      ;
; -2.247 ; ball_y[2]   ; dig2_u[1]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.006     ; 3.273      ;
; -2.247 ; ball_y[2]   ; dig2_u[3]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.006     ; 3.273      ;
; -2.243 ; ball_y[0]   ; ball_y[9]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 3.275      ;
; -2.237 ; ball_y[1]   ; ball_y[3]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.001      ; 3.270      ;
; -2.236 ; ball_y[2]   ; ball_y[7]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.001      ; 3.269      ;
; -2.217 ; ball_y[1]   ; ball_y[9]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 3.249      ;
; -2.212 ; ball_y[2]   ; ball_y[6]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.001      ; 3.245      ;
; -2.208 ; ball_y[0]   ; ball_y[8]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 3.240      ;
; -2.202 ; ball_x[2]   ; ball_speed[2] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.016     ; 3.218      ;
; -2.202 ; ball_x[2]   ; ball_speed[1] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.016     ; 3.218      ;
; -2.202 ; ball_x[2]   ; ball_speed[0] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.016     ; 3.218      ;
; -2.202 ; ball_x[2]   ; ball_speed[3] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.016     ; 3.218      ;
; -2.195 ; ball_x[2]   ; dig2_u[0]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.016     ; 3.211      ;
; -2.195 ; ball_x[2]   ; dig2_u[2]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.016     ; 3.211      ;
; -2.183 ; ball_x[3]   ; ball_speed[2] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.016     ; 3.199      ;
; -2.183 ; ball_x[3]   ; ball_speed[1] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.016     ; 3.199      ;
; -2.183 ; ball_x[3]   ; ball_speed[0] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.016     ; 3.199      ;
; -2.183 ; ball_x[3]   ; ball_speed[3] ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.016     ; 3.199      ;
; -2.182 ; ball_y[1]   ; ball_y[8]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 3.214      ;
; -2.176 ; ball_x[3]   ; dig2_u[0]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.016     ; 3.192      ;
; -2.176 ; ball_x[3]   ; dig2_u[2]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.016     ; 3.192      ;
; -2.172 ; ball_y[2]   ; dig1_u[3]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.005     ; 3.199      ;
; -2.172 ; ball_y[2]   ; dig1_u[0]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.005     ; 3.199      ;
; -2.172 ; ball_y[2]   ; dig1_u[1]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.005     ; 3.199      ;
; -2.172 ; ball_y[2]   ; dig1_u[2]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.005     ; 3.199      ;
; -2.163 ; ball_x[0]   ; dig2_u[1]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.004     ; 3.191      ;
; -2.163 ; ball_x[0]   ; dig2_u[3]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.004     ; 3.191      ;
; -2.152 ; ball_x[0]   ; ball_y[7]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; 0.003      ; 3.187      ;
; -2.151 ; paddle_y[2] ; ball_speed[2] ; paddle_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.111      ; 3.294      ;
; -2.151 ; paddle_y[2] ; ball_speed[1] ; paddle_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.111      ; 3.294      ;
; -2.151 ; paddle_y[2] ; ball_speed[0] ; paddle_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.111      ; 3.294      ;
; -2.151 ; paddle_y[2] ; ball_speed[3] ; paddle_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.111      ; 3.294      ;
; -2.144 ; paddle_y[2] ; dig2_u[0]     ; paddle_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.111      ; 3.287      ;
; -2.144 ; paddle_y[2] ; dig2_u[2]     ; paddle_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.111      ; 3.287      ;
; -2.139 ; ball_x[1]   ; dig2_u[1]     ; ball_clock:BCLOCK|clk   ; ball_clock:BCLOCK|clk ; 1.000        ; -0.004     ; 3.167      ;
+--------+-------------+---------------+-------------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'vga_sync:VGA|mod2_reg'                                                                                                                 ;
+--------+----------------------------+----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -2.068 ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.721     ; 1.379      ;
; -2.068 ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.721     ; 1.379      ;
; -2.068 ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.721     ; 1.379      ;
; -2.013 ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.721     ; 1.324      ;
; -2.013 ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.721     ; 1.324      ;
; -2.013 ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.721     ; 1.324      ;
; -1.998 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.720     ; 1.310      ;
; -1.998 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.720     ; 1.310      ;
; -1.998 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.720     ; 1.310      ;
; -1.997 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.720     ; 1.309      ;
; -1.997 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.720     ; 1.309      ;
; -1.997 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.720     ; 1.309      ;
; -1.946 ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.721     ; 1.257      ;
; -1.946 ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.721     ; 1.257      ;
; -1.946 ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.721     ; 1.257      ;
; -1.918 ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.716     ; 1.234      ;
; -1.918 ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.716     ; 1.234      ;
; -1.918 ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.716     ; 1.234      ;
; -1.912 ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.716     ; 1.228      ;
; -1.912 ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.716     ; 1.228      ;
; -1.912 ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.716     ; 1.228      ;
; -1.912 ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.720     ; 1.224      ;
; -1.912 ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.720     ; 1.224      ;
; -1.912 ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.720     ; 1.224      ;
; -1.897 ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.615     ; 1.314      ;
; -1.897 ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.615     ; 1.314      ;
; -1.868 ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.721     ; 1.179      ;
; -1.868 ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.721     ; 1.179      ;
; -1.868 ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.721     ; 1.179      ;
; -1.842 ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.615     ; 1.259      ;
; -1.842 ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.615     ; 1.259      ;
; -1.827 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.614     ; 1.245      ;
; -1.827 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.614     ; 1.245      ;
; -1.826 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.614     ; 1.244      ;
; -1.826 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.614     ; 1.244      ;
; -1.817 ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.612     ; 1.237      ;
; -1.787 ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.612     ; 1.207      ;
; -1.785 ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.612     ; 1.205      ;
; -1.784 ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.612     ; 1.204      ;
; -1.775 ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.615     ; 1.192      ;
; -1.775 ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.615     ; 1.192      ;
; -1.747 ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.610     ; 1.169      ;
; -1.747 ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.610     ; 1.169      ;
; -1.745 ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.612     ; 1.165      ;
; -1.741 ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.610     ; 1.163      ;
; -1.741 ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.610     ; 1.163      ;
; -1.741 ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.614     ; 1.159      ;
; -1.741 ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.614     ; 1.159      ;
; -1.736 ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.612     ; 1.156      ;
; -1.697 ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.615     ; 1.114      ;
; -1.697 ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.615     ; 1.114      ;
; -1.690 ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.612     ; 1.110      ;
; -1.645 ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.612     ; 1.065      ;
; -1.643 ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.718     ; 0.957      ;
; -1.608 ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.718     ; 0.922      ;
; -1.603 ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.718     ; 0.917      ;
; -1.595 ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.612     ; 1.015      ;
; -1.573 ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.718     ; 0.887      ;
; -1.571 ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.718     ; 0.885      ;
; -1.568 ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.718     ; 0.882      ;
; -1.562 ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.718     ; 0.876      ;
; -1.536 ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.718     ; 0.850      ;
; -1.536 ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.612     ; 0.956      ;
; -1.533 ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.718     ; 0.847      ;
; -1.527 ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.718     ; 0.841      ;
; -1.516 ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.718     ; 0.830      ;
; -1.501 ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.718     ; 0.815      ;
; -1.492 ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.718     ; 0.806      ;
; -1.481 ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.718     ; 0.795      ;
; -1.446 ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.718     ; 0.760      ;
; -0.684 ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.106      ; 1.822      ;
; -0.681 ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.106      ; 1.819      ;
; -0.563 ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.106      ; 1.701      ;
; -0.560 ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.106      ; 1.698      ;
; -0.503 ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.106      ; 1.641      ;
; -0.500 ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.106      ; 1.638      ;
; -0.477 ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.000      ; 1.509      ;
; -0.474 ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.000      ; 1.506      ;
; -0.453 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.000      ; 1.485      ;
; -0.452 ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.003     ; 1.481      ;
; -0.452 ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.003     ; 1.481      ;
; -0.452 ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.003     ; 1.481      ;
; -0.452 ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.003     ; 1.481      ;
; -0.452 ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.003     ; 1.481      ;
; -0.448 ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.004      ; 1.484      ;
; -0.438 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|hsync_reg     ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.005     ; 1.465      ;
; -0.406 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.001      ; 1.439      ;
; -0.401 ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.005      ; 1.438      ;
; -0.397 ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.003     ; 1.426      ;
; -0.397 ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.003     ; 1.426      ;
; -0.397 ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.003     ; 1.426      ;
; -0.397 ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.003     ; 1.426      ;
; -0.397 ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.003     ; 1.426      ;
; -0.382 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.002     ; 1.412      ;
; -0.382 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.002     ; 1.412      ;
; -0.382 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.002     ; 1.412      ;
; -0.382 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.002     ; 1.412      ;
; -0.382 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.002     ; 1.412      ;
; -0.381 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.002     ; 1.411      ;
; -0.381 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.002     ; 1.411      ;
+--------+----------------------------+----------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'paddle_clock:PCLOCK|clk'                                                                                     ;
+--------+-------------+-------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.289 ; paddle_y[2] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.321      ;
; -1.278 ; paddle_y[2] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.310      ;
; -1.254 ; paddle_y[2] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.286      ;
; -1.253 ; paddle_y[3] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.285      ;
; -1.242 ; paddle_y[3] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.274      ;
; -1.231 ; paddle_y[2] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.263      ;
; -1.228 ; paddle_y[4] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.260      ;
; -1.219 ; paddle_y[2] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.251      ;
; -1.218 ; paddle_y[3] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.250      ;
; -1.217 ; paddle_y[4] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.249      ;
; -1.204 ; paddle_y[2] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.236      ;
; -1.196 ; paddle_y[5] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.228      ;
; -1.195 ; paddle_y[3] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.227      ;
; -1.193 ; paddle_y[4] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.225      ;
; -1.191 ; paddle_y[7] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.223      ;
; -1.185 ; paddle_y[5] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.217      ;
; -1.183 ; paddle_y[3] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.215      ;
; -1.180 ; paddle_y[7] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.212      ;
; -1.170 ; paddle_y[4] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.202      ;
; -1.168 ; paddle_y[3] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.200      ;
; -1.161 ; paddle_y[5] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.193      ;
; -1.158 ; paddle_y[4] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.190      ;
; -1.156 ; paddle_y[7] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.188      ;
; -1.155 ; paddle_y[4] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.187      ;
; -1.155 ; paddle_y[4] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.187      ;
; -1.150 ; paddle_y[4] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.182      ;
; -1.150 ; paddle_y[4] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.182      ;
; -1.150 ; paddle_y[4] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.182      ;
; -1.149 ; paddle_y[6] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.181      ;
; -1.138 ; paddle_y[6] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.170      ;
; -1.138 ; paddle_y[5] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.170      ;
; -1.133 ; paddle_y[2] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.165      ;
; -1.133 ; paddle_y[7] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.165      ;
; -1.126 ; paddle_y[5] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.158      ;
; -1.121 ; paddle_y[7] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.153      ;
; -1.114 ; paddle_y[6] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.146      ;
; -1.112 ; paddle_y[6] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.144      ;
; -1.112 ; paddle_y[6] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.144      ;
; -1.112 ; paddle_y[6] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.144      ;
; -1.112 ; paddle_y[6] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.144      ;
; -1.111 ; paddle_y[5] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.143      ;
; -1.107 ; paddle_y[6] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.139      ;
; -1.107 ; paddle_y[6] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.139      ;
; -1.107 ; paddle_y[6] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.139      ;
; -1.106 ; paddle_y[7] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.138      ;
; -1.102 ; paddle_y[2] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.134      ;
; -1.097 ; paddle_y[3] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.129      ;
; -1.091 ; paddle_y[8] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.123      ;
; -1.080 ; paddle_y[8] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.112      ;
; -1.066 ; paddle_y[3] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.098      ;
; -1.056 ; paddle_y[8] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.088      ;
; -1.040 ; paddle_y[5] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.072      ;
; -1.038 ; paddle_y[8] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.070      ;
; -1.038 ; paddle_y[8] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.070      ;
; -1.038 ; paddle_y[8] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.070      ;
; -1.038 ; paddle_y[8] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.070      ;
; -1.035 ; paddle_y[7] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.067      ;
; -1.033 ; paddle_y[8] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.065      ;
; -1.033 ; paddle_y[8] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.065      ;
; -1.033 ; paddle_y[8] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.065      ;
; -1.021 ; paddle_y[5] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.053      ;
; -1.016 ; paddle_y[5] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.048      ;
; -1.016 ; paddle_y[5] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.048      ;
; -1.007 ; paddle_y[7] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.039      ;
; -1.002 ; paddle_y[7] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.034      ;
; -1.002 ; paddle_y[7] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.034      ;
; -0.990 ; paddle_y[2] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.022      ;
; -0.990 ; paddle_y[2] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.022      ;
; -0.926 ; paddle_y[9] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.958      ;
; -0.915 ; paddle_y[9] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.947      ;
; -0.899 ; paddle_y[3] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.931      ;
; -0.891 ; paddle_y[9] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.923      ;
; -0.891 ; paddle_y[3] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.923      ;
; -0.886 ; paddle_y[9] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.918      ;
; -0.886 ; paddle_y[9] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.918      ;
; -0.886 ; paddle_y[9] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.918      ;
; -0.886 ; paddle_y[9] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.918      ;
; -0.881 ; paddle_y[9] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.913      ;
; -0.881 ; paddle_y[9] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.913      ;
; -0.881 ; paddle_y[9] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.913      ;
; -0.862 ; paddle_y[0] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.894      ;
; -0.862 ; paddle_y[0] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.894      ;
; -0.862 ; paddle_y[0] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.894      ;
; -0.862 ; paddle_y[0] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.894      ;
; -0.862 ; paddle_y[0] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.894      ;
; -0.857 ; paddle_y[0] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.889      ;
; -0.857 ; paddle_y[0] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.889      ;
; -0.857 ; paddle_y[0] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.889      ;
; -0.857 ; paddle_y[0] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.889      ;
; -0.857 ; paddle_y[0] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.889      ;
; -0.813 ; paddle_y[1] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.845      ;
; -0.802 ; paddle_y[1] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.834      ;
; -0.778 ; paddle_y[1] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.810      ;
; -0.759 ; paddle_y[1] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.791      ;
; -0.759 ; paddle_y[1] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.791      ;
; -0.759 ; paddle_y[1] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.791      ;
; -0.759 ; paddle_y[1] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.791      ;
; -0.754 ; paddle_y[1] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.786      ;
; -0.754 ; paddle_y[1] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.786      ;
; -0.754 ; paddle_y[1] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.786      ;
+--------+-------------+-------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'vga_sync:VGA|hcount_reg[9]'                                                                                                   ;
+--------+----------------------------+--------------+-----------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node      ; Launch Clock          ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------+-----------------------+----------------------------+--------------+------------+------------+
; -1.093 ; dig1_u[0]                  ; char_addr[0] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; 0.500        ; 0.151      ; 1.336      ;
; -1.089 ; dig2_u[0]                  ; char_addr[0] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; 0.500        ; 0.164      ; 1.345      ;
; -0.755 ; vga_sync:VGA|hcount_reg[5] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.235      ; 1.582      ;
; -0.729 ; vga_sync:VGA|hcount_reg[8] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.234      ; 1.555      ;
; -0.716 ; dig2_u[1]                  ; char_addr[1] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; 0.500        ; 0.168      ; 0.992      ;
; -0.665 ; dig2_u[2]                  ; char_addr[2] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; 0.500        ; 0.185      ; 0.938      ;
; -0.656 ; vga_sync:VGA|hcount_reg[4] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.235      ; 1.483      ;
; -0.655 ; dig1_u[1]                  ; char_addr[1] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; 0.500        ; 0.167      ; 0.930      ;
; -0.651 ; dig2_u[3]                  ; char_addr[3] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; 0.500        ; 0.168      ; 0.918      ;
; -0.634 ; vga_sync:VGA|hcount_reg[7] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.234      ; 1.460      ;
; -0.620 ; dig1_u[3]                  ; char_addr[3] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; 0.500        ; 0.167      ; 0.886      ;
; -0.567 ; dig1_u[2]                  ; char_addr[2] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; 0.500        ; 0.172      ; 0.827      ;
; -0.494 ; vga_sync:VGA|hcount_reg[7] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.206      ; 1.328      ;
; -0.460 ; vga_sync:VGA|hcount_reg[8] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.206      ; 1.294      ;
; -0.423 ; vga_sync:VGA|hcount_reg[4] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.251      ; 1.273      ;
; -0.422 ; vga_sync:VGA|hcount_reg[5] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.251      ; 1.272      ;
; -0.387 ; vga_sync:VGA|hcount_reg[4] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.207      ; 1.222      ;
; -0.364 ; vga_sync:VGA|hcount_reg[5] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.251      ; 1.223      ;
; -0.362 ; vga_sync:VGA|hcount_reg[7] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.255      ; 1.205      ;
; -0.357 ; vga_sync:VGA|hcount_reg[5] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.207      ; 1.192      ;
; -0.344 ; vga_sync:VGA|hcount_reg[6] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.255      ; 1.187      ;
; -0.342 ; vga_sync:VGA|hcount_reg[6] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.250      ; 1.191      ;
; -0.329 ; vga_sync:VGA|hcount_reg[8] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.255      ; 1.172      ;
; -0.320 ; vga_sync:VGA|hcount_reg[5] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.256      ; 1.164      ;
; -0.283 ; vga_sync:VGA|hcount_reg[6] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.234      ; 1.109      ;
; -0.283 ; vga_sync:VGA|hcount_reg[4] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.251      ; 1.142      ;
; -0.255 ; vga_sync:VGA|hcount_reg[6] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.206      ; 1.089      ;
; -0.251 ; vga_sync:VGA|hcount_reg[8] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.250      ; 1.109      ;
; -0.241 ; vga_sync:VGA|hcount_reg[4] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.225      ; 1.192      ;
; -0.229 ; vga_sync:VGA|hcount_reg[4] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.256      ; 1.073      ;
; -0.225 ; vga_sync:VGA|hcount_reg[7] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.250      ; 1.074      ;
; -0.218 ; vga_sync:VGA|hcount_reg[5] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.201      ; 1.082      ;
; -0.217 ; vga_sync:VGA|hcount_reg[7] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.250      ; 1.075      ;
; -0.209 ; vga_sync:VGA|hcount_reg[7] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.200      ; 1.072      ;
; -0.194 ; vga_sync:VGA|hcount_reg[5] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.225      ; 1.145      ;
; -0.183 ; vga_sync:VGA|hcount_reg[6] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.250      ; 1.041      ;
; -0.150 ; vga_sync:VGA|hcount_reg[4] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.201      ; 1.014      ;
; -0.130 ; vga_sync:VGA|hcount_reg[6] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.200      ; 0.993      ;
; -0.103 ; vga_sync:VGA|hcount_reg[6] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.224      ; 1.053      ;
; 0.021  ; vga_sync:VGA|hcount_reg[7] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.224      ; 0.929      ;
; 0.036  ; vga_sync:VGA|hcount_reg[8] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.250      ; 0.813      ;
; 0.085  ; vga_sync:VGA|hcount_reg[8] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.224      ; 0.865      ;
; 0.099  ; vga_sync:VGA|hcount_reg[8] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.200      ; 0.764      ;
; 0.269  ; vga_sync:VGA|hcount_reg[1] ; bit_addr[0]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.241      ; 0.566      ;
; 0.274  ; vga_sync:VGA|vcount_reg[1] ; row_addr[0]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.238      ; 0.578      ;
; 0.274  ; vga_sync:VGA|vcount_reg[3] ; row_addr[2]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.255      ; 0.592      ;
; 0.278  ; vga_sync:VGA|vcount_reg[4] ; row_addr[3]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.247      ; 0.569      ;
; 0.343  ; vga_sync:VGA|vcount_reg[2] ; row_addr[1]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.269      ; 0.539      ;
; 0.503  ; vga_sync:VGA|hcount_reg[3] ; bit_addr[2]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.264      ; 0.366      ;
; 0.504  ; vga_sync:VGA|hcount_reg[2] ; bit_addr[1]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.262      ; 0.367      ;
+--------+----------------------------+--------------+-----------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'vga_sync:VGA|mod2_reg'                                                                                                                       ;
+--------+----------------------------+----------------------------+----------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+-----------------------+--------------+------------+------------+
; -1.824 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.273      ; 0.742      ;
; -1.735 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.273      ; 0.831      ;
; -1.735 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.273      ; 0.831      ;
; -1.715 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.273      ; 0.851      ;
; -1.715 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.273      ; 0.851      ;
; -1.715 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.273      ; 0.851      ;
; -1.715 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.273      ; 0.851      ;
; -1.714 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.274      ; 0.853      ;
; -1.714 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.269      ; 0.848      ;
; -1.714 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.269      ; 0.848      ;
; -1.714 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.274      ; 0.853      ;
; -1.714 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.274      ; 0.853      ;
; -1.714 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.274      ; 0.853      ;
; -1.617 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.273      ; 0.949      ;
; -1.611 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hsync_reg     ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.268      ; 0.950      ;
; -1.537 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.274      ; 1.030      ;
; -1.469 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.269      ; 1.093      ;
; -1.469 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.269      ; 1.093      ;
; -1.324 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.273      ; 0.742      ;
; -1.300 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.271      ; 1.264      ;
; -1.300 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.271      ; 1.264      ;
; -1.300 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.271      ; 1.264      ;
; -1.300 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.271      ; 1.264      ;
; -1.300 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.271      ; 1.264      ;
; -1.235 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.273      ; 0.831      ;
; -1.235 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.273      ; 0.831      ;
; -1.215 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.273      ; 0.851      ;
; -1.215 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.273      ; 0.851      ;
; -1.215 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.273      ; 0.851      ;
; -1.215 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.273      ; 0.851      ;
; -1.214 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.274      ; 0.853      ;
; -1.214 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.269      ; 0.848      ;
; -1.214 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.269      ; 0.848      ;
; -1.214 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.274      ; 0.853      ;
; -1.214 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.274      ; 0.853      ;
; -1.214 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.274      ; 0.853      ;
; -1.117 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.273      ; 0.949      ;
; -1.111 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hsync_reg     ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.268      ; 0.950      ;
; -1.041 ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|vsync_reg     ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.609      ; 0.720      ;
; -1.037 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.274      ; 1.030      ;
; -0.971 ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.612      ; 0.793      ;
; -0.969 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.269      ; 1.093      ;
; -0.969 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.269      ; 1.093      ;
; -0.857 ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.612      ; 0.907      ;
; -0.856 ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.612      ; 0.908      ;
; -0.800 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.271      ; 1.264      ;
; -0.800 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.271      ; 1.264      ;
; -0.800 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.271      ; 1.264      ;
; -0.800 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.271      ; 1.264      ;
; -0.800 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.271      ; 1.264      ;
; -0.297 ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|vsync_reg     ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.609      ; 1.464      ;
; -0.271 ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|vsync_reg     ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.715      ; 1.596      ;
; -0.223 ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.612      ; 1.541      ;
; -0.211 ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vsync_reg     ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.715      ; 1.656      ;
; -0.197 ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.718      ; 1.673      ;
; -0.137 ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.718      ; 1.733      ;
; -0.109 ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.612      ; 1.655      ;
; -0.108 ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.612      ; 1.656      ;
; -0.090 ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|vsync_reg     ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.715      ; 1.777      ;
; -0.083 ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.718      ; 1.787      ;
; -0.082 ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.718      ; 1.788      ;
; -0.023 ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.718      ; 1.847      ;
; -0.022 ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.718      ; 1.848      ;
; -0.016 ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.718      ; 1.854      ;
; 0.098  ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.718      ; 1.968      ;
; 0.099  ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.718      ; 1.969      ;
; 0.145  ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.659      ; 1.097      ;
; 0.145  ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.659      ; 1.097      ;
; 0.316  ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.553      ; 1.162      ;
; 0.316  ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.553      ; 1.162      ;
; 0.316  ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.553      ; 1.162      ;
; 0.358  ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.510      ;
; 0.361  ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.514      ;
; 0.364  ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.516      ;
; 0.374  ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.527      ;
; 0.378  ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.530      ;
; 0.496  ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.648      ;
; 0.500  ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.652      ;
; 0.513  ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vsync_reg     ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; -0.003     ; 0.662      ;
; 0.515  ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.667      ;
; 0.518  ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.670      ;
; 0.525  ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.677      ;
; 0.525  ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.677      ;
; 0.534  ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.686      ;
; 0.536  ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.688      ;
; 0.550  ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.702      ;
; 0.552  ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.704      ;
; 0.566  ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.718      ;
; 0.582  ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.734      ;
; 0.603  ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.755      ;
; 0.606  ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.758      ;
; 0.606  ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.758      ;
; 0.606  ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.758      ;
; 0.608  ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.001      ; 0.761      ;
; 0.609  ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.761      ;
; 0.638  ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.001      ; 0.791      ;
; 0.643  ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.001      ; 0.796      ;
+--------+----------------------------+----------------------------+----------------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'iCLK_50'                                                                                                                          ;
+--------+-----------------------------+-----------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+-------------------------+-------------+--------------+------------+------------+
; -1.680 ; paddle_clock:PCLOCK|clk     ; paddle_clock:PCLOCK|clk     ; paddle_clock:PCLOCK|clk ; iCLK_50     ; 0.000        ; 1.754      ; 0.367      ;
; -1.679 ; vga_sync:VGA|mod2_reg       ; vga_sync:VGA|mod2_reg       ; vga_sync:VGA|mod2_reg   ; iCLK_50     ; 0.000        ; 1.753      ; 0.367      ;
; -1.659 ; ball_clock:BCLOCK|clk       ; ball_clock:BCLOCK|clk       ; ball_clock:BCLOCK|clk   ; iCLK_50     ; 0.000        ; 1.733      ; 0.367      ;
; -1.180 ; paddle_clock:PCLOCK|clk     ; paddle_clock:PCLOCK|clk     ; paddle_clock:PCLOCK|clk ; iCLK_50     ; -0.500       ; 1.754      ; 0.367      ;
; -1.179 ; vga_sync:VGA|mod2_reg       ; vga_sync:VGA|mod2_reg       ; vga_sync:VGA|mod2_reg   ; iCLK_50     ; -0.500       ; 1.753      ; 0.367      ;
; -1.159 ; ball_clock:BCLOCK|clk       ; ball_clock:BCLOCK|clk       ; ball_clock:BCLOCK|clk   ; iCLK_50     ; -0.500       ; 1.733      ; 0.367      ;
; 0.241  ; ball_clock:BCLOCK|lim[29]   ; ball_clock:BCLOCK|lim[29]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; paddle_clock:PCLOCK|lim[29] ; paddle_clock:PCLOCK|lim[29] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.393      ;
; 0.355  ; ball_clock:BCLOCK|lim[15]   ; ball_clock:BCLOCK|lim[15]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.507      ;
; 0.355  ; paddle_clock:PCLOCK|lim[15] ; paddle_clock:PCLOCK|lim[15] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.507      ;
; 0.357  ; ball_clock:BCLOCK|lim[0]    ; ball_clock:BCLOCK|lim[0]    ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; paddle_clock:PCLOCK|lim[0]  ; paddle_clock:PCLOCK|lim[0]  ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; ball_clock:BCLOCK|lim[28]   ; ball_clock:BCLOCK|lim[28]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; paddle_clock:PCLOCK|lim[28] ; paddle_clock:PCLOCK|lim[28] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; ball_clock:BCLOCK|lim[1]    ; ball_clock:BCLOCK|lim[1]    ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; paddle_clock:PCLOCK|lim[1]  ; paddle_clock:PCLOCK|lim[1]  ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.510      ;
; 0.360  ; ball_clock:BCLOCK|lim[17]   ; ball_clock:BCLOCK|lim[17]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; ball_clock:BCLOCK|lim[10]   ; ball_clock:BCLOCK|lim[10]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; ball_clock:BCLOCK|lim[8]    ; ball_clock:BCLOCK|lim[8]    ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; paddle_clock:PCLOCK|lim[10] ; paddle_clock:PCLOCK|lim[10] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; paddle_clock:PCLOCK|lim[8]  ; paddle_clock:PCLOCK|lim[8]  ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; ball_clock:BCLOCK|lim[19]   ; ball_clock:BCLOCK|lim[19]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ball_clock:BCLOCK|lim[22]   ; ball_clock:BCLOCK|lim[22]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ball_clock:BCLOCK|lim[14]   ; ball_clock:BCLOCK|lim[14]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ball_clock:BCLOCK|lim[13]   ; ball_clock:BCLOCK|lim[13]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ball_clock:BCLOCK|lim[12]   ; ball_clock:BCLOCK|lim[12]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; paddle_clock:PCLOCK|lim[16] ; paddle_clock:PCLOCK|lim[16] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ball_clock:BCLOCK|lim[6]    ; ball_clock:BCLOCK|lim[6]    ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ball_clock:BCLOCK|lim[3]    ; ball_clock:BCLOCK|lim[3]    ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; paddle_clock:PCLOCK|lim[6]  ; paddle_clock:PCLOCK|lim[6]  ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; paddle_clock:PCLOCK|lim[3]  ; paddle_clock:PCLOCK|lim[3]  ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; paddle_clock:PCLOCK|lim[24] ; paddle_clock:PCLOCK|lim[24] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; ball_clock:BCLOCK|lim[16]   ; ball_clock:BCLOCK|lim[16]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; paddle_clock:PCLOCK|lim[17] ; paddle_clock:PCLOCK|lim[17] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; paddle_clock:PCLOCK|lim[22] ; paddle_clock:PCLOCK|lim[22] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; paddle_clock:PCLOCK|lim[19] ; paddle_clock:PCLOCK|lim[19] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; paddle_clock:PCLOCK|lim[26] ; paddle_clock:PCLOCK|lim[26] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; paddle_clock:PCLOCK|lim[14] ; paddle_clock:PCLOCK|lim[14] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; paddle_clock:PCLOCK|lim[13] ; paddle_clock:PCLOCK|lim[13] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; ball_clock:BCLOCK|lim[24]   ; ball_clock:BCLOCK|lim[24]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; ball_clock:BCLOCK|lim[26]   ; ball_clock:BCLOCK|lim[26]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; paddle_clock:PCLOCK|lim[12] ; paddle_clock:PCLOCK|lim[12] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.369  ; ball_clock:BCLOCK|lim[2]    ; ball_clock:BCLOCK|lim[2]    ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; paddle_clock:PCLOCK|lim[2]  ; paddle_clock:PCLOCK|lim[2]  ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.521      ;
; 0.371  ; ball_clock:BCLOCK|lim[18]   ; ball_clock:BCLOCK|lim[18]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; ball_clock:BCLOCK|lim[9]    ; ball_clock:BCLOCK|lim[9]    ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; paddle_clock:PCLOCK|lim[18] ; paddle_clock:PCLOCK|lim[18] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; ball_clock:BCLOCK|lim[7]    ; ball_clock:BCLOCK|lim[7]    ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; ball_clock:BCLOCK|lim[21]   ; ball_clock:BCLOCK|lim[21]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; ball_clock:BCLOCK|lim[20]   ; ball_clock:BCLOCK|lim[20]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; ball_clock:BCLOCK|lim[11]   ; ball_clock:BCLOCK|lim[11]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; paddle_clock:PCLOCK|lim[21] ; paddle_clock:PCLOCK|lim[21] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; paddle_clock:PCLOCK|lim[20] ; paddle_clock:PCLOCK|lim[20] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; ball_clock:BCLOCK|lim[5]    ; ball_clock:BCLOCK|lim[5]    ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; paddle_clock:PCLOCK|lim[5]  ; paddle_clock:PCLOCK|lim[5]  ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; paddle_clock:PCLOCK|lim[4]  ; paddle_clock:PCLOCK|lim[4]  ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; paddle_clock:PCLOCK|lim[7]  ; paddle_clock:PCLOCK|lim[7]  ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; paddle_clock:PCLOCK|lim[9]  ; paddle_clock:PCLOCK|lim[9]  ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; ball_clock:BCLOCK|lim[23]   ; ball_clock:BCLOCK|lim[23]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.527      ;
; 0.375  ; paddle_clock:PCLOCK|lim[23] ; paddle_clock:PCLOCK|lim[23] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; ball_clock:BCLOCK|lim[27]   ; ball_clock:BCLOCK|lim[27]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; ball_clock:BCLOCK|lim[25]   ; ball_clock:BCLOCK|lim[25]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; paddle_clock:PCLOCK|lim[25] ; paddle_clock:PCLOCK|lim[25] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; paddle_clock:PCLOCK|lim[27] ; paddle_clock:PCLOCK|lim[27] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; paddle_clock:PCLOCK|lim[11] ; paddle_clock:PCLOCK|lim[11] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.528      ;
; 0.437  ; ball_clock:BCLOCK|lim[4]    ; ball_clock:BCLOCK|lim[4]    ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.589      ;
; 0.493  ; paddle_clock:PCLOCK|lim[15] ; paddle_clock:PCLOCK|lim[16] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.645      ;
; 0.493  ; ball_clock:BCLOCK|lim[15]   ; ball_clock:BCLOCK|lim[16]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.645      ;
; 0.495  ; ball_clock:BCLOCK|lim[0]    ; ball_clock:BCLOCK|lim[1]    ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.647      ;
; 0.495  ; paddle_clock:PCLOCK|lim[0]  ; paddle_clock:PCLOCK|lim[1]  ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; ball_clock:BCLOCK|lim[28]   ; ball_clock:BCLOCK|lim[29]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; paddle_clock:PCLOCK|lim[28] ; paddle_clock:PCLOCK|lim[29] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; ball_clock:BCLOCK|lim[1]    ; ball_clock:BCLOCK|lim[2]    ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; paddle_clock:PCLOCK|lim[1]  ; paddle_clock:PCLOCK|lim[2]  ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.648      ;
; 0.498  ; ball_clock:BCLOCK|lim[17]   ; ball_clock:BCLOCK|lim[18]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; ball_clock:BCLOCK|lim[8]    ; ball_clock:BCLOCK|lim[9]    ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; ball_clock:BCLOCK|lim[10]   ; ball_clock:BCLOCK|lim[11]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; paddle_clock:PCLOCK|lim[8]  ; paddle_clock:PCLOCK|lim[9]  ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; paddle_clock:PCLOCK|lim[10] ; paddle_clock:PCLOCK|lim[11] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; ball_clock:BCLOCK|lim[13]   ; ball_clock:BCLOCK|lim[14]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; ball_clock:BCLOCK|lim[12]   ; ball_clock:BCLOCK|lim[13]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; paddle_clock:PCLOCK|lim[16] ; paddle_clock:PCLOCK|lim[17] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; ball_clock:BCLOCK|lim[19]   ; ball_clock:BCLOCK|lim[20]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; paddle_clock:PCLOCK|lim[3]  ; paddle_clock:PCLOCK|lim[4]  ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; ball_clock:BCLOCK|lim[3]    ; ball_clock:BCLOCK|lim[4]    ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.651      ;
; 0.500  ; paddle_clock:PCLOCK|lim[24] ; paddle_clock:PCLOCK|lim[25] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.652      ;
; 0.501  ; ball_clock:BCLOCK|lim[16]   ; ball_clock:BCLOCK|lim[17]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; paddle_clock:PCLOCK|lim[13] ; paddle_clock:PCLOCK|lim[14] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; paddle_clock:PCLOCK|lim[17] ; paddle_clock:PCLOCK|lim[18] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; paddle_clock:PCLOCK|lim[19] ; paddle_clock:PCLOCK|lim[20] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; paddle_clock:PCLOCK|lim[26] ; paddle_clock:PCLOCK|lim[27] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.653      ;
; 0.502  ; ball_clock:BCLOCK|lim[24]   ; ball_clock:BCLOCK|lim[25]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.654      ;
; 0.503  ; paddle_clock:PCLOCK|lim[12] ; paddle_clock:PCLOCK|lim[13] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.655      ;
; 0.503  ; ball_clock:BCLOCK|lim[26]   ; ball_clock:BCLOCK|lim[27]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.655      ;
; 0.509  ; ball_clock:BCLOCK|lim[2]    ; ball_clock:BCLOCK|lim[3]    ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; paddle_clock:PCLOCK|lim[2]  ; paddle_clock:PCLOCK|lim[3]  ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.661      ;
; 0.511  ; ball_clock:BCLOCK|lim[9]    ; ball_clock:BCLOCK|lim[10]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; ball_clock:BCLOCK|lim[7]    ; ball_clock:BCLOCK|lim[8]    ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; ball_clock:BCLOCK|lim[18]   ; ball_clock:BCLOCK|lim[19]   ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; paddle_clock:PCLOCK|lim[18] ; paddle_clock:PCLOCK|lim[19] ; iCLK_50                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.663      ;
+--------+-----------------------------+-----------------------------+-------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'vga_sync:VGA|hcount_reg[9]'                                                                                                   ;
+-------+----------------------------+--------------+-----------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node      ; Launch Clock          ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------+-----------------------+----------------------------+--------------+------------+------------+
; 0.102 ; vga_sync:VGA|hcount_reg[3] ; bit_addr[2]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.264      ; 0.366      ;
; 0.105 ; vga_sync:VGA|hcount_reg[2] ; bit_addr[1]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.262      ; 0.367      ;
; 0.270 ; vga_sync:VGA|vcount_reg[2] ; row_addr[1]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.269      ; 0.539      ;
; 0.322 ; vga_sync:VGA|vcount_reg[4] ; row_addr[3]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.247      ; 0.569      ;
; 0.325 ; vga_sync:VGA|hcount_reg[1] ; bit_addr[0]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.241      ; 0.566      ;
; 0.337 ; vga_sync:VGA|vcount_reg[3] ; row_addr[2]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.255      ; 0.592      ;
; 0.340 ; vga_sync:VGA|vcount_reg[1] ; row_addr[0]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.238      ; 0.578      ;
; 0.563 ; vga_sync:VGA|hcount_reg[8] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.250      ; 0.813      ;
; 0.564 ; vga_sync:VGA|hcount_reg[8] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.200      ; 0.764      ;
; 0.627 ; vga_sync:VGA|hcount_reg[6] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.250      ; 0.877      ;
; 0.638 ; vga_sync:VGA|hcount_reg[8] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.250      ; 0.888      ;
; 0.641 ; vga_sync:VGA|hcount_reg[8] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.224      ; 0.865      ;
; 0.657 ; vga_sync:VGA|hcount_reg[7] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.250      ; 0.907      ;
; 0.659 ; vga_sync:VGA|hcount_reg[8] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.206      ; 0.865      ;
; 0.666 ; vga_sync:VGA|hcount_reg[7] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.224      ; 0.890      ;
; 0.706 ; vga_sync:VGA|hcount_reg[6] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.234      ; 0.940      ;
; 0.708 ; vga_sync:VGA|hcount_reg[4] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.256      ; 0.964      ;
; 0.729 ; vga_sync:VGA|hcount_reg[5] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.235      ; 0.964      ;
; 0.730 ; vga_sync:VGA|hcount_reg[4] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.251      ; 0.981      ;
; 0.744 ; vga_sync:VGA|hcount_reg[6] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.200      ; 0.944      ;
; 0.748 ; vga_sync:VGA|hcount_reg[7] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.250      ; 0.998      ;
; 0.763 ; vga_sync:VGA|hcount_reg[4] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.201      ; 0.964      ;
; 0.778 ; vga_sync:VGA|hcount_reg[5] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.251      ; 1.029      ;
; 0.785 ; vga_sync:VGA|hcount_reg[7] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.206      ; 0.991      ;
; 0.810 ; vga_sync:VGA|hcount_reg[5] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.256      ; 1.066      ;
; 0.823 ; vga_sync:VGA|hcount_reg[7] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.200      ; 1.023      ;
; 0.829 ; vga_sync:VGA|hcount_reg[6] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.224      ; 1.053      ;
; 0.831 ; vga_sync:VGA|hcount_reg[4] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.225      ; 1.056      ;
; 0.834 ; vga_sync:VGA|hcount_reg[5] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.251      ; 1.085      ;
; 0.834 ; vga_sync:VGA|hcount_reg[5] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.201      ; 1.035      ;
; 0.837 ; vga_sync:VGA|hcount_reg[6] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.255      ; 1.092      ;
; 0.883 ; vga_sync:VGA|hcount_reg[6] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.206      ; 1.089      ;
; 0.892 ; vga_sync:VGA|hcount_reg[4] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.251      ; 1.143      ;
; 0.901 ; vga_sync:VGA|hcount_reg[6] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.250      ; 1.151      ;
; 0.909 ; vga_sync:VGA|hcount_reg[5] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.225      ; 1.134      ;
; 0.909 ; vga_sync:VGA|hcount_reg[7] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.234      ; 1.143      ;
; 0.914 ; vga_sync:VGA|hcount_reg[8] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.255      ; 1.169      ;
; 0.943 ; vga_sync:VGA|hcount_reg[7] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.255      ; 1.198      ;
; 0.984 ; vga_sync:VGA|hcount_reg[4] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.235      ; 1.219      ;
; 0.985 ; vga_sync:VGA|hcount_reg[5] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.207      ; 1.192      ;
; 1.015 ; vga_sync:VGA|hcount_reg[4] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.207      ; 1.222      ;
; 1.031 ; vga_sync:VGA|hcount_reg[8] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.234      ; 1.265      ;
; 1.155 ; dig1_u[2]                  ; char_addr[2] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; -0.500       ; 0.172      ; 0.827      ;
; 1.210 ; dig2_u[3]                  ; char_addr[3] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; -0.500       ; 0.168      ; 0.878      ;
; 1.219 ; dig1_u[3]                  ; char_addr[3] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; -0.500       ; 0.167      ; 0.886      ;
; 1.253 ; dig2_u[2]                  ; char_addr[2] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; -0.500       ; 0.185      ; 0.938      ;
; 1.263 ; dig1_u[1]                  ; char_addr[1] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; -0.500       ; 0.167      ; 0.930      ;
; 1.324 ; dig2_u[1]                  ; char_addr[1] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; -0.500       ; 0.168      ; 0.992      ;
; 1.681 ; dig2_u[0]                  ; char_addr[0] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; -0.500       ; 0.164      ; 1.345      ;
; 1.685 ; dig1_u[0]                  ; char_addr[0] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; -0.500       ; 0.151      ; 1.336      ;
+-------+----------------------------+--------------+-----------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ball_clock:BCLOCK|clk'                                                                                       ;
+-------+---------------+---------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.215 ; forward       ; forward       ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ball_speed[2] ; ball_speed[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ball_speed[0] ; ball_speed[0] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ball_speed[3] ; ball_speed[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; downward      ; downward      ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dig2_u[0]     ; dig2_u[0]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dig2_u[1]     ; dig2_u[1]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lives[1]      ; lives[1]      ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lives[0]      ; lives[0]      ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dig1_u[0]     ; dig1_u[0]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dig1_u[1]     ; dig1_u[1]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.249 ; lives[0]      ; lives[1]      ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.401      ;
; 0.360 ; ball_y[0]     ; ball_y[0]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.512      ;
; 0.367 ; ball_y[9]     ; ball_y[9]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.519      ;
; 0.373 ; ball_y[8]     ; ball_y[8]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; ball_y[5]     ; ball_y[5]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.526      ;
; 0.388 ; dig1_u[0]     ; dig1_u[1]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.540      ;
; 0.465 ; ball_y[4]     ; ball_y[4]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.617      ;
; 0.495 ; dig1_u[2]     ; dig1_u[2]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.647      ;
; 0.498 ; ball_y[0]     ; ball_y[1]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; dig1_u[2]     ; dig1_u[3]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.650      ;
; 0.513 ; ball_y[8]     ; ball_y[9]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.665      ;
; 0.526 ; ball_x[1]     ; ball_x[1]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.678      ;
; 0.528 ; ball_x[0]     ; ball_x[0]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.680      ;
; 0.529 ; ball_x[8]     ; ball_x[8]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.681      ;
; 0.533 ; ball_y[0]     ; ball_y[2]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.685      ;
; 0.555 ; ball_speed[2] ; ball_speed[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.707      ;
; 0.555 ; dig1_u[2]     ; dig1_u[1]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.707      ;
; 0.556 ; dig1_u[2]     ; dig1_u[0]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; ball_speed[3] ; ball_speed[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.709      ;
; 0.557 ; dig1_u[1]     ; dig1_u[2]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.709      ;
; 0.559 ; ball_y[1]     ; ball_y[1]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.711      ;
; 0.559 ; dig1_u[1]     ; dig1_u[3]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.711      ;
; 0.559 ; ball_y[2]     ; ball_y[2]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.711      ;
; 0.560 ; ball_speed[3] ; ball_speed[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.712      ;
; 0.560 ; ball_speed[3] ; ball_speed[0] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.712      ;
; 0.572 ; dig2_u[3]     ; dig2_u[1]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.724      ;
; 0.591 ; ball_x[3]     ; ball_x[3]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; ball_speed[0] ; ball_speed[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.743      ;
; 0.594 ; ball_speed[0] ; ball_speed[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.746      ;
; 0.603 ; ball_y[0]     ; ball_y[4]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.755      ;
; 0.605 ; ball_y[4]     ; ball_y[5]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.757      ;
; 0.606 ; dig1_u[1]     ; dig1_u[0]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.758      ;
; 0.606 ; ball_y[3]     ; ball_y[4]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.001     ; 0.757      ;
; 0.612 ; dig1_u[3]     ; dig1_u[3]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.764      ;
; 0.614 ; forward       ; ball_x[7]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.002     ; 0.764      ;
; 0.615 ; dig2_u[1]     ; dig2_u[3]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.767      ;
; 0.620 ; forward       ; ball_x[2]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.002     ; 0.770      ;
; 0.620 ; forward       ; ball_x[5]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.002     ; 0.770      ;
; 0.620 ; forward       ; ball_x[4]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.002     ; 0.770      ;
; 0.623 ; ball_speed[1] ; ball_speed[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.775      ;
; 0.623 ; ball_speed[1] ; ball_speed[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.775      ;
; 0.632 ; dig2_u[3]     ; dig2_u[3]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.784      ;
; 0.638 ; dig1_u[0]     ; dig1_u[2]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.790      ;
; 0.638 ; ball_y[0]     ; ball_y[5]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.790      ;
; 0.639 ; dig1_u[0]     ; dig1_u[3]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.791      ;
; 0.641 ; ball_y[3]     ; ball_y[5]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.001     ; 0.792      ;
; 0.643 ; ball_y[5]     ; ball_y[8]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.795      ;
; 0.644 ; ball_x[6]     ; ball_x[6]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.796      ;
; 0.649 ; ball_y[7]     ; ball_y[8]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.001     ; 0.800      ;
; 0.650 ; ball_x[9]     ; ball_x[9]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.802      ;
; 0.654 ; ball_x[2]     ; ball_x[2]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.806      ;
; 0.654 ; ball_x[5]     ; ball_x[5]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.806      ;
; 0.662 ; dig2_u[2]     ; dig2_u[1]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.012      ; 0.826      ;
; 0.662 ; ball_speed[1] ; ball_speed[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.814      ;
; 0.662 ; ball_speed[1] ; ball_speed[0] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.814      ;
; 0.664 ; dig1_u[3]     ; dig1_u[1]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.816      ;
; 0.665 ; dig1_u[3]     ; dig1_u[0]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.817      ;
; 0.666 ; ball_x[0]     ; ball_x[1]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.818      ;
; 0.668 ; forward       ; ball_x[1]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.002     ; 0.818      ;
; 0.668 ; forward       ; ball_x[8]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.002     ; 0.818      ;
; 0.668 ; ball_x[7]     ; ball_x[7]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.820      ;
; 0.669 ; ball_speed[2] ; ball_speed[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.821      ;
; 0.669 ; ball_speed[2] ; ball_speed[0] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.821      ;
; 0.669 ; dig1_u[3]     ; dig1_u[2]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.821      ;
; 0.670 ; ball_x[4]     ; ball_x[4]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.822      ;
; 0.671 ; forward       ; ball_x[6]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.002     ; 0.821      ;
; 0.673 ; ball_speed[0] ; ball_speed[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.825      ;
; 0.674 ; forward       ; ball_x[0]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.002     ; 0.824      ;
; 0.675 ; forward       ; ball_x[9]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.002     ; 0.825      ;
; 0.678 ; ball_y[5]     ; ball_y[9]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.830      ;
; 0.684 ; ball_y[7]     ; ball_y[9]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.001     ; 0.835      ;
; 0.699 ; ball_y[1]     ; ball_y[2]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.851      ;
; 0.702 ; ball_x[6]     ; ball_x[8]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.854      ;
; 0.709 ; ball_y[7]     ; ball_y[7]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.861      ;
; 0.718 ; dig2_u[0]     ; dig2_u[1]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.012      ; 0.882      ;
; 0.727 ; dig2_u[2]     ; dig2_u[3]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.012      ; 0.891      ;
; 0.734 ; ball_y[2]     ; ball_y[4]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.886      ;
; 0.744 ; dig2_u[1]     ; dig2_u[2]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.012     ; 0.884      ;
; 0.745 ; forward       ; ball_x[3]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.002     ; 0.895      ;
; 0.755 ; ball_y[3]     ; ball_y[3]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.907      ;
; 0.757 ; ball_x[7]     ; forward       ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.002      ; 0.911      ;
; 0.764 ; ball_x[7]     ; ball_x[8]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.916      ;
; 0.769 ; ball_y[1]     ; ball_y[4]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.921      ;
; 0.769 ; ball_y[2]     ; ball_y[5]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.921      ;
; 0.769 ; ball_y[4]     ; ball_y[8]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.921      ;
; 0.773 ; downward      ; ball_y[9]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.004     ; 0.921      ;
; 0.778 ; ball_y[5]     ; ball_y[6]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.001      ; 0.931      ;
; 0.787 ; ball_x[1]     ; ball_x[2]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.939      ;
; 0.789 ; ball_x[8]     ; ball_x[9]     ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.941      ;
+-------+---------------+---------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'paddle_clock:PCLOCK|clk'                                                                                     ;
+-------+-------------+-------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.416 ; paddle_y[9] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 0.568      ;
; 0.526 ; paddle_y[7] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 0.678      ;
; 0.536 ; paddle_y[1] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 0.688      ;
; 0.577 ; paddle_y[8] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 0.729      ;
; 0.662 ; paddle_y[0] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 0.814      ;
; 0.669 ; paddle_y[8] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 0.821      ;
; 0.703 ; paddle_y[7] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 0.855      ;
; 0.707 ; paddle_y[5] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 0.859      ;
; 0.714 ; paddle_y[7] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 0.866      ;
; 0.715 ; paddle_y[6] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 0.867      ;
; 0.755 ; paddle_y[2] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 0.907      ;
; 0.755 ; paddle_y[0] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 0.907      ;
; 0.766 ; paddle_y[3] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 0.918      ;
; 0.770 ; paddle_y[6] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 0.922      ;
; 0.797 ; paddle_y[5] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 0.949      ;
; 0.808 ; paddle_y[1] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 0.960      ;
; 0.839 ; paddle_y[1] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 0.991      ;
; 0.844 ; paddle_y[6] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 0.996      ;
; 0.847 ; paddle_y[5] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 0.999      ;
; 0.855 ; paddle_y[6] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.007      ;
; 0.871 ; paddle_y[5] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.023      ;
; 0.882 ; paddle_y[5] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.034      ;
; 0.891 ; paddle_y[2] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.043      ;
; 0.910 ; paddle_y[1] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.062      ;
; 0.922 ; paddle_y[0] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.074      ;
; 0.925 ; paddle_y[1] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.077      ;
; 0.937 ; paddle_y[1] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.089      ;
; 0.937 ; paddle_y[3] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.089      ;
; 0.952 ; paddle_y[3] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.104      ;
; 0.953 ; paddle_y[0] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.105      ;
; 0.960 ; paddle_y[1] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.112      ;
; 0.962 ; paddle_y[2] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.114      ;
; 0.964 ; paddle_y[3] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.116      ;
; 0.971 ; paddle_y[4] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.123      ;
; 0.977 ; paddle_y[2] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.129      ;
; 0.984 ; paddle_y[1] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.136      ;
; 0.987 ; paddle_y[3] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.139      ;
; 0.989 ; paddle_y[2] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.141      ;
; 0.995 ; paddle_y[1] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.147      ;
; 1.011 ; paddle_y[3] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.163      ;
; 1.012 ; paddle_y[2] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.164      ;
; 1.022 ; paddle_y[3] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.174      ;
; 1.024 ; paddle_y[0] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.176      ;
; 1.036 ; paddle_y[2] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.188      ;
; 1.039 ; paddle_y[0] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.191      ;
; 1.047 ; paddle_y[4] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.199      ;
; 1.047 ; paddle_y[2] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.199      ;
; 1.051 ; paddle_y[0] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.203      ;
; 1.062 ; paddle_y[4] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.214      ;
; 1.074 ; paddle_y[0] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.226      ;
; 1.097 ; paddle_y[4] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.249      ;
; 1.098 ; paddle_y[0] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.250      ;
; 1.109 ; paddle_y[0] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.261      ;
; 1.121 ; paddle_y[4] ; paddle_y[9] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.273      ;
; 1.132 ; paddle_y[4] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.284      ;
; 1.251 ; paddle_y[1] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.403      ;
; 1.257 ; paddle_y[5] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.409      ;
; 1.260 ; paddle_y[6] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.412      ;
; 1.345 ; paddle_y[5] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.497      ;
; 1.348 ; paddle_y[6] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.500      ;
; 1.364 ; paddle_y[9] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.516      ;
; 1.394 ; paddle_y[4] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.546      ;
; 1.419 ; paddle_y[3] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.571      ;
; 1.440 ; paddle_y[7] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.592      ;
; 1.452 ; paddle_y[9] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.604      ;
; 1.455 ; paddle_y[2] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.607      ;
; 1.482 ; paddle_y[4] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.634      ;
; 1.507 ; paddle_y[3] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.659      ;
; 1.512 ; paddle_y[5] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.664      ;
; 1.515 ; paddle_y[8] ; paddle_y[0] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.667      ;
; 1.515 ; paddle_y[6] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.667      ;
; 1.528 ; paddle_y[7] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.680      ;
; 1.543 ; paddle_y[5] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.695      ;
; 1.543 ; paddle_y[2] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.695      ;
; 1.546 ; paddle_y[6] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.698      ;
; 1.547 ; paddle_y[9] ; paddle_y[8] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.699      ;
; 1.547 ; paddle_y[9] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.699      ;
; 1.552 ; paddle_y[9] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.704      ;
; 1.552 ; paddle_y[9] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.704      ;
; 1.552 ; paddle_y[9] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.704      ;
; 1.552 ; paddle_y[9] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.704      ;
; 1.552 ; paddle_y[9] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.704      ;
; 1.562 ; paddle_y[3] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.714      ;
; 1.603 ; paddle_y[8] ; paddle_y[1] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.755      ;
; 1.632 ; paddle_y[6] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.784      ;
; 1.641 ; paddle_y[5] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.793      ;
; 1.644 ; paddle_y[6] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.796      ;
; 1.649 ; paddle_y[4] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.801      ;
; 1.673 ; paddle_y[7] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.825      ;
; 1.673 ; paddle_y[7] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.825      ;
; 1.673 ; paddle_y[7] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.825      ;
; 1.673 ; paddle_y[7] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.825      ;
; 1.673 ; paddle_y[7] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.825      ;
; 1.680 ; paddle_y[4] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.832      ;
; 1.699 ; paddle_y[8] ; paddle_y[7] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.851      ;
; 1.704 ; paddle_y[8] ; paddle_y[6] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.856      ;
; 1.704 ; paddle_y[8] ; paddle_y[5] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.856      ;
; 1.704 ; paddle_y[8] ; paddle_y[2] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.856      ;
; 1.704 ; paddle_y[8] ; paddle_y[4] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.856      ;
; 1.704 ; paddle_y[8] ; paddle_y[3] ; paddle_clock:PCLOCK|clk ; paddle_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.856      ;
+-------+-------------+-------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iCLK_50'                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; iCLK_50 ; Rise       ; iCLK_50                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|clk           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|clk           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[16]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[16]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[17]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[17]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[18]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[18]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[19]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[19]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[20]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[20]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[21]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[21]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[22]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[22]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[23]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[23]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[24]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[24]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[25]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[25]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[26]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[26]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[27]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[27]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[28]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[28]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[29]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[29]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; paddle_clock:PCLOCK|clk         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; paddle_clock:PCLOCK|clk         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; paddle_clock:PCLOCK|lim[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; paddle_clock:PCLOCK|lim[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; paddle_clock:PCLOCK|lim[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; paddle_clock:PCLOCK|lim[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; paddle_clock:PCLOCK|lim[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; paddle_clock:PCLOCK|lim[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; paddle_clock:PCLOCK|lim[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; paddle_clock:PCLOCK|lim[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; paddle_clock:PCLOCK|lim[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; paddle_clock:PCLOCK|lim[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; paddle_clock:PCLOCK|lim[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; paddle_clock:PCLOCK|lim[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; paddle_clock:PCLOCK|lim[15]     ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ball_clock:BCLOCK|clk'                                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_speed[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_speed[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_speed[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_speed[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_speed[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_speed[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_speed[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_speed[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[9]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[9]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[9]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[9]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; dig1_u[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; dig1_u[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; dig1_u[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; dig1_u[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; dig1_u[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; dig1_u[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; dig1_u[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; dig1_u[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; dig2_u[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; dig2_u[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; dig2_u[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; dig2_u[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; dig2_u[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; dig2_u[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; dig2_u[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; dig2_u[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; downward                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; downward                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; forward                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; forward                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; lives[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; lives[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; lives[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; lives[1]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; BCLOCK|clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; BCLOCK|clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; BCLOCK|clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; BCLOCK|clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; BCLOCK|clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; BCLOCK|clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_speed[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_speed[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_speed[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_speed[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_speed[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_speed[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_speed[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_speed[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[6]|clk               ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'vga_sync:VGA|mod2_reg'                                                                        ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hsync_reg        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hsync_reg        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vsync_reg        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vsync_reg        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[8]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[8]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[9]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[9]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hsync_reg|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hsync_reg|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|mod2_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|mod2_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|mod2_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|mod2_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|mod2_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|mod2_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[8]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[8]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[9]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[9]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vsync_reg|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vsync_reg|clk             ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'paddle_clock:PCLOCK|clk'                                                                      ;
+--------+--------------+----------------+------------------+-------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------------------------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Fall       ; paddle_y[9]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Rise       ; PCLOCK|clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Rise       ; PCLOCK|clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Rise       ; PCLOCK|clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Rise       ; PCLOCK|clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Rise       ; PCLOCK|clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Rise       ; PCLOCK|clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[8]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[8]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[9]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; paddle_clock:PCLOCK|clk ; Rise       ; paddle_y[9]|clk             ;
+--------+--------------+----------------+------------------+-------------------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'vga_sync:VGA|hcount_reg[9]'                                                                    ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; VGA|hcount_reg[9]|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; VGA|hcount_reg[9]|regout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; bit_addr[0]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; bit_addr[0]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[1]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[1]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; bit_addr[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; bit_addr[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[2]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[2]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; bit_addr[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; bit_addr[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; char_addr[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; char_addr[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[1]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[1]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; char_addr[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; char_addr[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[2]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[2]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; char_addr[2]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; char_addr[2]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[3]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[3]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; char_addr[3]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; char_addr[3]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[4]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[4]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; char_addr[4]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; char_addr[4]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[5]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[5]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; char_addr[5]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; char_addr[5]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[6]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[6]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; char_addr[6]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; char_addr[6]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; row_addr[0]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; row_addr[0]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[1]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[1]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; row_addr[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; row_addr[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[2]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[2]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; row_addr[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; row_addr[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[3]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[3]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; row_addr[3]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; row_addr[3]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; score_on~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; score_on~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; score_on~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; score_on~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Fall       ; score_on~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Fall       ; score_on~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; score_on~1|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; score_on~1|datac           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; iSW[*]    ; ball_clock:BCLOCK|clk   ; 3.183 ; 3.183 ; Fall       ; ball_clock:BCLOCK|clk   ;
;  iSW[17]  ; ball_clock:BCLOCK|clk   ; 3.183 ; 3.183 ; Fall       ; ball_clock:BCLOCK|clk   ;
; iKEY[*]   ; paddle_clock:PCLOCK|clk ; 2.391 ; 2.391 ; Fall       ; paddle_clock:PCLOCK|clk ;
;  iKEY[2]  ; paddle_clock:PCLOCK|clk ; 2.329 ; 2.329 ; Fall       ; paddle_clock:PCLOCK|clk ;
;  iKEY[3]  ; paddle_clock:PCLOCK|clk ; 2.391 ; 2.391 ; Fall       ; paddle_clock:PCLOCK|clk ;
; iSW[*]    ; paddle_clock:PCLOCK|clk ; 3.108 ; 3.108 ; Fall       ; paddle_clock:PCLOCK|clk ;
;  iSW[0]   ; paddle_clock:PCLOCK|clk ; 2.807 ; 2.807 ; Fall       ; paddle_clock:PCLOCK|clk ;
;  iSW[1]   ; paddle_clock:PCLOCK|clk ; 2.796 ; 2.796 ; Fall       ; paddle_clock:PCLOCK|clk ;
;  iSW[17]  ; paddle_clock:PCLOCK|clk ; 3.108 ; 3.108 ; Fall       ; paddle_clock:PCLOCK|clk ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; iSW[*]    ; ball_clock:BCLOCK|clk   ; -2.202 ; -2.202 ; Fall       ; ball_clock:BCLOCK|clk   ;
;  iSW[17]  ; ball_clock:BCLOCK|clk   ; -2.202 ; -2.202 ; Fall       ; ball_clock:BCLOCK|clk   ;
; iKEY[*]   ; paddle_clock:PCLOCK|clk ; -1.519 ; -1.519 ; Fall       ; paddle_clock:PCLOCK|clk ;
;  iKEY[2]  ; paddle_clock:PCLOCK|clk ; -1.519 ; -1.519 ; Fall       ; paddle_clock:PCLOCK|clk ;
;  iKEY[3]  ; paddle_clock:PCLOCK|clk ; -2.266 ; -2.266 ; Fall       ; paddle_clock:PCLOCK|clk ;
; iSW[*]    ; paddle_clock:PCLOCK|clk ; -1.866 ; -1.866 ; Fall       ; paddle_clock:PCLOCK|clk ;
;  iSW[0]   ; paddle_clock:PCLOCK|clk ; -1.866 ; -1.866 ; Fall       ; paddle_clock:PCLOCK|clk ;
;  iSW[1]   ; paddle_clock:PCLOCK|clk ; -2.671 ; -2.671 ; Fall       ; paddle_clock:PCLOCK|clk ;
;  iSW[17]  ; paddle_clock:PCLOCK|clk ; -2.983 ; -2.983 ; Fall       ; paddle_clock:PCLOCK|clk ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+--------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port    ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+--------------+----------------------------+--------+--------+------------+----------------------------+
; oLEDR[*]     ; ball_clock:BCLOCK|clk      ; 6.253  ; 6.253  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oLEDR[14]   ; ball_clock:BCLOCK|clk      ; 5.579  ; 5.579  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oLEDR[15]   ; ball_clock:BCLOCK|clk      ; 5.409  ; 5.409  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oLEDR[16]   ; ball_clock:BCLOCK|clk      ; 5.949  ; 5.949  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oLEDR[17]   ; ball_clock:BCLOCK|clk      ; 6.253  ; 6.253  ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_B[*]    ; ball_clock:BCLOCK|clk      ; 12.645 ; 12.645 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[0]   ; ball_clock:BCLOCK|clk      ; 12.645 ; 12.645 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[1]   ; ball_clock:BCLOCK|clk      ; 12.540 ; 12.540 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[2]   ; ball_clock:BCLOCK|clk      ; 12.409 ; 12.409 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[3]   ; ball_clock:BCLOCK|clk      ; 12.409 ; 12.409 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[4]   ; ball_clock:BCLOCK|clk      ; 12.472 ; 12.472 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[5]   ; ball_clock:BCLOCK|clk      ; 12.482 ; 12.482 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[6]   ; ball_clock:BCLOCK|clk      ; 12.395 ; 12.395 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[7]   ; ball_clock:BCLOCK|clk      ; 12.395 ; 12.395 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[8]   ; ball_clock:BCLOCK|clk      ; 12.325 ; 12.325 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[9]   ; ball_clock:BCLOCK|clk      ; 12.325 ; 12.325 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_G[*]    ; ball_clock:BCLOCK|clk      ; 13.413 ; 13.413 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[0]   ; ball_clock:BCLOCK|clk      ; 13.353 ; 13.353 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[1]   ; ball_clock:BCLOCK|clk      ; 13.223 ; 13.223 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[2]   ; ball_clock:BCLOCK|clk      ; 13.413 ; 13.413 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[3]   ; ball_clock:BCLOCK|clk      ; 13.169 ; 13.169 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[4]   ; ball_clock:BCLOCK|clk      ; 12.973 ; 12.973 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[5]   ; ball_clock:BCLOCK|clk      ; 13.072 ; 13.072 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[6]   ; ball_clock:BCLOCK|clk      ; 13.018 ; 13.018 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[7]   ; ball_clock:BCLOCK|clk      ; 12.892 ; 12.892 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[8]   ; ball_clock:BCLOCK|clk      ; 13.060 ; 13.060 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[9]   ; ball_clock:BCLOCK|clk      ; 12.846 ; 12.846 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_R[*]    ; ball_clock:BCLOCK|clk      ; 13.034 ; 13.034 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[0]   ; ball_clock:BCLOCK|clk      ; 12.542 ; 12.542 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[1]   ; ball_clock:BCLOCK|clk      ; 12.545 ; 12.545 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[2]   ; ball_clock:BCLOCK|clk      ; 13.034 ; 13.034 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[3]   ; ball_clock:BCLOCK|clk      ; 12.939 ; 12.939 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[4]   ; ball_clock:BCLOCK|clk      ; 12.624 ; 12.624 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[5]   ; ball_clock:BCLOCK|clk      ; 12.637 ; 12.637 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[6]   ; ball_clock:BCLOCK|clk      ; 12.502 ; 12.502 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[7]   ; ball_clock:BCLOCK|clk      ; 12.723 ; 12.723 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[8]   ; ball_clock:BCLOCK|clk      ; 12.710 ; 12.710 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[9]   ; ball_clock:BCLOCK|clk      ; 12.405 ; 12.405 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_B[*]    ; iCLK_50                    ; 10.991 ; 10.991 ; Rise       ; iCLK_50                    ;
;  oVGA_B[0]   ; iCLK_50                    ; 10.551 ; 10.551 ; Rise       ; iCLK_50                    ;
;  oVGA_B[1]   ; iCLK_50                    ; 10.446 ; 10.446 ; Rise       ; iCLK_50                    ;
;  oVGA_B[2]   ; iCLK_50                    ; 10.991 ; 10.991 ; Rise       ; iCLK_50                    ;
;  oVGA_B[3]   ; iCLK_50                    ; 10.991 ; 10.991 ; Rise       ; iCLK_50                    ;
;  oVGA_B[4]   ; iCLK_50                    ; 10.471 ; 10.471 ; Rise       ; iCLK_50                    ;
;  oVGA_B[5]   ; iCLK_50                    ; 10.481 ; 10.481 ; Rise       ; iCLK_50                    ;
;  oVGA_B[6]   ; iCLK_50                    ; 10.394 ; 10.394 ; Rise       ; iCLK_50                    ;
;  oVGA_B[7]   ; iCLK_50                    ; 10.394 ; 10.394 ; Rise       ; iCLK_50                    ;
;  oVGA_B[8]   ; iCLK_50                    ; 10.907 ; 10.907 ; Rise       ; iCLK_50                    ;
;  oVGA_B[9]   ; iCLK_50                    ; 10.907 ; 10.907 ; Rise       ; iCLK_50                    ;
; oVGA_G[*]    ; iCLK_50                    ; 11.675 ; 11.675 ; Rise       ; iCLK_50                    ;
;  oVGA_G[0]   ; iCLK_50                    ; 11.601 ; 11.601 ; Rise       ; iCLK_50                    ;
;  oVGA_G[1]   ; iCLK_50                    ; 11.471 ; 11.471 ; Rise       ; iCLK_50                    ;
;  oVGA_G[2]   ; iCLK_50                    ; 11.122 ; 11.122 ; Rise       ; iCLK_50                    ;
;  oVGA_G[3]   ; iCLK_50                    ; 11.675 ; 11.675 ; Rise       ; iCLK_50                    ;
;  oVGA_G[4]   ; iCLK_50                    ; 11.221 ; 11.221 ; Rise       ; iCLK_50                    ;
;  oVGA_G[5]   ; iCLK_50                    ; 11.578 ; 11.578 ; Rise       ; iCLK_50                    ;
;  oVGA_G[6]   ; iCLK_50                    ; 11.019 ; 11.019 ; Rise       ; iCLK_50                    ;
;  oVGA_G[7]   ; iCLK_50                    ; 11.398 ; 11.398 ; Rise       ; iCLK_50                    ;
;  oVGA_G[8]   ; iCLK_50                    ; 10.769 ; 10.769 ; Rise       ; iCLK_50                    ;
;  oVGA_G[9]   ; iCLK_50                    ; 10.626 ; 10.626 ; Rise       ; iCLK_50                    ;
; oVGA_R[*]    ; iCLK_50                    ; 11.027 ; 11.027 ; Rise       ; iCLK_50                    ;
;  oVGA_R[0]   ; iCLK_50                    ; 10.859 ; 10.859 ; Rise       ; iCLK_50                    ;
;  oVGA_R[1]   ; iCLK_50                    ; 10.862 ; 10.862 ; Rise       ; iCLK_50                    ;
;  oVGA_R[2]   ; iCLK_50                    ; 10.729 ; 10.729 ; Rise       ; iCLK_50                    ;
;  oVGA_R[3]   ; iCLK_50                    ; 10.634 ; 10.634 ; Rise       ; iCLK_50                    ;
;  oVGA_R[4]   ; iCLK_50                    ; 10.941 ; 10.941 ; Rise       ; iCLK_50                    ;
;  oVGA_R[5]   ; iCLK_50                    ; 10.954 ; 10.954 ; Rise       ; iCLK_50                    ;
;  oVGA_R[6]   ; iCLK_50                    ; 10.819 ; 10.819 ; Rise       ; iCLK_50                    ;
;  oVGA_R[7]   ; iCLK_50                    ; 10.418 ; 10.418 ; Rise       ; iCLK_50                    ;
;  oVGA_R[8]   ; iCLK_50                    ; 11.027 ; 11.027 ; Rise       ; iCLK_50                    ;
;  oVGA_R[9]   ; iCLK_50                    ; 10.722 ; 10.722 ; Rise       ; iCLK_50                    ;
; oVGA_B[*]    ; paddle_clock:PCLOCK|clk    ; 8.845  ; 8.845  ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[0]   ; paddle_clock:PCLOCK|clk    ; 8.713  ; 8.713  ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[1]   ; paddle_clock:PCLOCK|clk    ; 8.608  ; 8.608  ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[2]   ; paddle_clock:PCLOCK|clk    ; 8.772  ; 8.772  ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[3]   ; paddle_clock:PCLOCK|clk    ; 8.772  ; 8.772  ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[4]   ; paddle_clock:PCLOCK|clk    ; 8.835  ; 8.835  ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[5]   ; paddle_clock:PCLOCK|clk    ; 8.845  ; 8.845  ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[6]   ; paddle_clock:PCLOCK|clk    ; 8.758  ; 8.758  ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[7]   ; paddle_clock:PCLOCK|clk    ; 8.758  ; 8.758  ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[8]   ; paddle_clock:PCLOCK|clk    ; 8.688  ; 8.688  ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[9]   ; paddle_clock:PCLOCK|clk    ; 8.688  ; 8.688  ; Fall       ; paddle_clock:PCLOCK|clk    ;
; oVGA_G[*]    ; paddle_clock:PCLOCK|clk    ; 9.724  ; 9.724  ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[0]   ; paddle_clock:PCLOCK|clk    ; 9.664  ; 9.664  ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[1]   ; paddle_clock:PCLOCK|clk    ; 9.534  ; 9.534  ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[2]   ; paddle_clock:PCLOCK|clk    ; 9.724  ; 9.724  ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[3]   ; paddle_clock:PCLOCK|clk    ; 9.532  ; 9.532  ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[4]   ; paddle_clock:PCLOCK|clk    ; 9.284  ; 9.284  ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[5]   ; paddle_clock:PCLOCK|clk    ; 9.435  ; 9.435  ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[6]   ; paddle_clock:PCLOCK|clk    ; 9.381  ; 9.381  ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[7]   ; paddle_clock:PCLOCK|clk    ; 9.255  ; 9.255  ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[8]   ; paddle_clock:PCLOCK|clk    ; 9.371  ; 9.371  ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[9]   ; paddle_clock:PCLOCK|clk    ; 8.714  ; 8.714  ; Fall       ; paddle_clock:PCLOCK|clk    ;
; oVGA_R[*]    ; paddle_clock:PCLOCK|clk    ; 9.397  ; 9.397  ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[0]   ; paddle_clock:PCLOCK|clk    ; 8.905  ; 8.905  ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[1]   ; paddle_clock:PCLOCK|clk    ; 8.908  ; 8.908  ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[2]   ; paddle_clock:PCLOCK|clk    ; 9.397  ; 9.397  ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[3]   ; paddle_clock:PCLOCK|clk    ; 9.302  ; 9.302  ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[4]   ; paddle_clock:PCLOCK|clk    ; 8.987  ; 8.987  ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[5]   ; paddle_clock:PCLOCK|clk    ; 9.000  ; 9.000  ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[6]   ; paddle_clock:PCLOCK|clk    ; 8.865  ; 8.865  ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[7]   ; paddle_clock:PCLOCK|clk    ; 9.086  ; 9.086  ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[8]   ; paddle_clock:PCLOCK|clk    ; 9.073  ; 9.073  ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[9]   ; paddle_clock:PCLOCK|clk    ; 8.768  ; 8.768  ; Fall       ; paddle_clock:PCLOCK|clk    ;
; oVGA_B[*]    ; vga_sync:VGA|hcount_reg[9] ; 11.524 ; 11.524 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[0]   ; vga_sync:VGA|hcount_reg[9] ; 11.084 ; 11.084 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[1]   ; vga_sync:VGA|hcount_reg[9] ; 10.979 ; 10.979 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[2]   ; vga_sync:VGA|hcount_reg[9] ; 11.524 ; 11.524 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[3]   ; vga_sync:VGA|hcount_reg[9] ; 11.524 ; 11.524 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[4]   ; vga_sync:VGA|hcount_reg[9] ; 11.004 ; 11.004 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[5]   ; vga_sync:VGA|hcount_reg[9] ; 11.014 ; 11.014 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[6]   ; vga_sync:VGA|hcount_reg[9] ; 10.927 ; 10.927 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[7]   ; vga_sync:VGA|hcount_reg[9] ; 10.927 ; 10.927 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[8]   ; vga_sync:VGA|hcount_reg[9] ; 11.440 ; 11.440 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[9]   ; vga_sync:VGA|hcount_reg[9] ; 11.440 ; 11.440 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_BLANK_N ; vga_sync:VGA|hcount_reg[9] ;        ; 3.437  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_G[*]    ; vga_sync:VGA|hcount_reg[9] ; 12.208 ; 12.208 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[0]   ; vga_sync:VGA|hcount_reg[9] ; 12.134 ; 12.134 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[1]   ; vga_sync:VGA|hcount_reg[9] ; 12.004 ; 12.004 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[2]   ; vga_sync:VGA|hcount_reg[9] ; 11.655 ; 11.655 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[3]   ; vga_sync:VGA|hcount_reg[9] ; 12.208 ; 12.208 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[4]   ; vga_sync:VGA|hcount_reg[9] ; 11.754 ; 11.754 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[5]   ; vga_sync:VGA|hcount_reg[9] ; 12.111 ; 12.111 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[6]   ; vga_sync:VGA|hcount_reg[9] ; 11.552 ; 11.552 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[7]   ; vga_sync:VGA|hcount_reg[9] ; 11.931 ; 11.931 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[8]   ; vga_sync:VGA|hcount_reg[9] ; 11.302 ; 11.302 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[9]   ; vga_sync:VGA|hcount_reg[9] ; 11.159 ; 11.159 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_R[*]    ; vga_sync:VGA|hcount_reg[9] ; 11.560 ; 11.560 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[0]   ; vga_sync:VGA|hcount_reg[9] ; 11.392 ; 11.392 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[1]   ; vga_sync:VGA|hcount_reg[9] ; 11.395 ; 11.395 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[2]   ; vga_sync:VGA|hcount_reg[9] ; 11.262 ; 11.262 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[3]   ; vga_sync:VGA|hcount_reg[9] ; 11.167 ; 11.167 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[4]   ; vga_sync:VGA|hcount_reg[9] ; 11.474 ; 11.474 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[5]   ; vga_sync:VGA|hcount_reg[9] ; 11.487 ; 11.487 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[6]   ; vga_sync:VGA|hcount_reg[9] ; 11.352 ; 11.352 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[7]   ; vga_sync:VGA|hcount_reg[9] ; 10.951 ; 10.951 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[8]   ; vga_sync:VGA|hcount_reg[9] ; 11.560 ; 11.560 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[9]   ; vga_sync:VGA|hcount_reg[9] ; 11.255 ; 11.255 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_B[*]    ; vga_sync:VGA|hcount_reg[9] ; 9.131  ; 9.131  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[0]   ; vga_sync:VGA|hcount_reg[9] ; 9.131  ; 9.131  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[1]   ; vga_sync:VGA|hcount_reg[9] ; 9.026  ; 9.026  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[2]   ; vga_sync:VGA|hcount_reg[9] ; 8.892  ; 8.892  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[3]   ; vga_sync:VGA|hcount_reg[9] ; 8.892  ; 8.892  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[4]   ; vga_sync:VGA|hcount_reg[9] ; 8.955  ; 8.955  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[5]   ; vga_sync:VGA|hcount_reg[9] ; 8.965  ; 8.965  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[6]   ; vga_sync:VGA|hcount_reg[9] ; 8.878  ; 8.878  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[7]   ; vga_sync:VGA|hcount_reg[9] ; 8.878  ; 8.878  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[8]   ; vga_sync:VGA|hcount_reg[9] ; 8.808  ; 8.808  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[9]   ; vga_sync:VGA|hcount_reg[9] ; 8.808  ; 8.808  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_BLANK_N ; vga_sync:VGA|hcount_reg[9] ; 3.437  ;        ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_G[*]    ; vga_sync:VGA|hcount_reg[9] ; 9.899  ; 9.899  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[0]   ; vga_sync:VGA|hcount_reg[9] ; 9.839  ; 9.839  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[1]   ; vga_sync:VGA|hcount_reg[9] ; 9.709  ; 9.709  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[2]   ; vga_sync:VGA|hcount_reg[9] ; 9.899  ; 9.899  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[3]   ; vga_sync:VGA|hcount_reg[9] ; 9.652  ; 9.652  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[4]   ; vga_sync:VGA|hcount_reg[9] ; 9.459  ; 9.459  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[5]   ; vga_sync:VGA|hcount_reg[9] ; 9.555  ; 9.555  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[6]   ; vga_sync:VGA|hcount_reg[9] ; 9.501  ; 9.501  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[7]   ; vga_sync:VGA|hcount_reg[9] ; 9.375  ; 9.375  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[8]   ; vga_sync:VGA|hcount_reg[9] ; 9.546  ; 9.546  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[9]   ; vga_sync:VGA|hcount_reg[9] ; 9.332  ; 9.332  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_R[*]    ; vga_sync:VGA|hcount_reg[9] ; 9.517  ; 9.517  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[0]   ; vga_sync:VGA|hcount_reg[9] ; 9.025  ; 9.025  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[1]   ; vga_sync:VGA|hcount_reg[9] ; 9.028  ; 9.028  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[2]   ; vga_sync:VGA|hcount_reg[9] ; 9.517  ; 9.517  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[3]   ; vga_sync:VGA|hcount_reg[9] ; 9.422  ; 9.422  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[4]   ; vga_sync:VGA|hcount_reg[9] ; 9.107  ; 9.107  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[5]   ; vga_sync:VGA|hcount_reg[9] ; 9.120  ; 9.120  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[6]   ; vga_sync:VGA|hcount_reg[9] ; 8.985  ; 8.985  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[7]   ; vga_sync:VGA|hcount_reg[9] ; 9.206  ; 9.206  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[8]   ; vga_sync:VGA|hcount_reg[9] ; 9.193  ; 9.193  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[9]   ; vga_sync:VGA|hcount_reg[9] ; 8.888  ; 8.888  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_B[*]    ; vga_sync:VGA|mod2_reg      ; 12.502 ; 12.502 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[0]   ; vga_sync:VGA|mod2_reg      ; 12.502 ; 12.502 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[1]   ; vga_sync:VGA|mod2_reg      ; 12.397 ; 12.397 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[2]   ; vga_sync:VGA|mod2_reg      ; 12.263 ; 12.263 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[3]   ; vga_sync:VGA|mod2_reg      ; 12.263 ; 12.263 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[4]   ; vga_sync:VGA|mod2_reg      ; 12.326 ; 12.326 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[5]   ; vga_sync:VGA|mod2_reg      ; 12.336 ; 12.336 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[6]   ; vga_sync:VGA|mod2_reg      ; 12.249 ; 12.249 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[7]   ; vga_sync:VGA|mod2_reg      ; 12.249 ; 12.249 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[8]   ; vga_sync:VGA|mod2_reg      ; 12.179 ; 12.179 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[9]   ; vga_sync:VGA|mod2_reg      ; 12.179 ; 12.179 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_BLANK_N ; vga_sync:VGA|mod2_reg      ; 6.639  ; 6.639  ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_CLOCK   ; vga_sync:VGA|mod2_reg      ; 3.372  ;        ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_G[*]    ; vga_sync:VGA|mod2_reg      ; 13.270 ; 13.270 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[0]   ; vga_sync:VGA|mod2_reg      ; 13.210 ; 13.210 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[1]   ; vga_sync:VGA|mod2_reg      ; 13.080 ; 13.080 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[2]   ; vga_sync:VGA|mod2_reg      ; 13.270 ; 13.270 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[3]   ; vga_sync:VGA|mod2_reg      ; 13.023 ; 13.023 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[4]   ; vga_sync:VGA|mod2_reg      ; 12.830 ; 12.830 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[5]   ; vga_sync:VGA|mod2_reg      ; 12.926 ; 12.926 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[6]   ; vga_sync:VGA|mod2_reg      ; 12.872 ; 12.872 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[7]   ; vga_sync:VGA|mod2_reg      ; 12.746 ; 12.746 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[8]   ; vga_sync:VGA|mod2_reg      ; 12.917 ; 12.917 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[9]   ; vga_sync:VGA|mod2_reg      ; 12.703 ; 12.703 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_HS      ; vga_sync:VGA|mod2_reg      ; 5.359  ; 5.359  ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_R[*]    ; vga_sync:VGA|mod2_reg      ; 12.888 ; 12.888 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[0]   ; vga_sync:VGA|mod2_reg      ; 12.396 ; 12.396 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[1]   ; vga_sync:VGA|mod2_reg      ; 12.399 ; 12.399 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[2]   ; vga_sync:VGA|mod2_reg      ; 12.888 ; 12.888 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[3]   ; vga_sync:VGA|mod2_reg      ; 12.793 ; 12.793 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[4]   ; vga_sync:VGA|mod2_reg      ; 12.478 ; 12.478 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[5]   ; vga_sync:VGA|mod2_reg      ; 12.491 ; 12.491 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[6]   ; vga_sync:VGA|mod2_reg      ; 12.356 ; 12.356 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[7]   ; vga_sync:VGA|mod2_reg      ; 12.577 ; 12.577 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[8]   ; vga_sync:VGA|mod2_reg      ; 12.564 ; 12.564 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[9]   ; vga_sync:VGA|mod2_reg      ; 12.259 ; 12.259 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_VS      ; vga_sync:VGA|mod2_reg      ; 5.680  ; 5.680  ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_CLOCK   ; vga_sync:VGA|mod2_reg      ;        ; 3.372  ; Fall       ; vga_sync:VGA|mod2_reg      ;
+--------------+----------------------------+--------+--------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                       ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port    ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; oLEDR[*]     ; ball_clock:BCLOCK|clk      ; 5.409 ; 5.409 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oLEDR[14]   ; ball_clock:BCLOCK|clk      ; 5.579 ; 5.579 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oLEDR[15]   ; ball_clock:BCLOCK|clk      ; 5.409 ; 5.409 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oLEDR[16]   ; ball_clock:BCLOCK|clk      ; 5.949 ; 5.949 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oLEDR[17]   ; ball_clock:BCLOCK|clk      ; 6.253 ; 6.253 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_B[*]    ; ball_clock:BCLOCK|clk      ; 6.317 ; 6.317 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[0]   ; ball_clock:BCLOCK|clk      ; 7.125 ; 7.125 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[1]   ; ball_clock:BCLOCK|clk      ; 7.020 ; 7.020 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[2]   ; ball_clock:BCLOCK|clk      ; 6.985 ; 6.985 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[3]   ; ball_clock:BCLOCK|clk      ; 6.985 ; 6.985 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[4]   ; ball_clock:BCLOCK|clk      ; 6.394 ; 6.394 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[5]   ; ball_clock:BCLOCK|clk      ; 6.404 ; 6.404 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[6]   ; ball_clock:BCLOCK|clk      ; 6.317 ; 6.317 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[7]   ; ball_clock:BCLOCK|clk      ; 6.317 ; 6.317 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[8]   ; ball_clock:BCLOCK|clk      ; 6.901 ; 6.901 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[9]   ; ball_clock:BCLOCK|clk      ; 6.901 ; 6.901 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_G[*]    ; ball_clock:BCLOCK|clk      ; 6.762 ; 6.762 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[0]   ; ball_clock:BCLOCK|clk      ; 7.422 ; 7.422 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[1]   ; ball_clock:BCLOCK|clk      ; 7.292 ; 7.292 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[2]   ; ball_clock:BCLOCK|clk      ; 7.115 ; 7.115 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[3]   ; ball_clock:BCLOCK|clk      ; 7.669 ; 7.669 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[4]   ; ball_clock:BCLOCK|clk      ; 7.042 ; 7.042 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[5]   ; ball_clock:BCLOCK|clk      ; 7.572 ; 7.572 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[6]   ; ball_clock:BCLOCK|clk      ; 6.938 ; 6.938 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[7]   ; ball_clock:BCLOCK|clk      ; 7.392 ; 7.392 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[8]   ; ball_clock:BCLOCK|clk      ; 6.762 ; 6.762 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[9]   ; ball_clock:BCLOCK|clk      ; 7.199 ; 7.199 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_R[*]    ; ball_clock:BCLOCK|clk      ; 7.101 ; 7.101 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[0]   ; ball_clock:BCLOCK|clk      ; 7.238 ; 7.238 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[1]   ; ball_clock:BCLOCK|clk      ; 7.241 ; 7.241 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[2]   ; ball_clock:BCLOCK|clk      ; 7.519 ; 7.519 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[3]   ; ball_clock:BCLOCK|clk      ; 7.424 ; 7.424 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[4]   ; ball_clock:BCLOCK|clk      ; 7.320 ; 7.320 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[5]   ; ball_clock:BCLOCK|clk      ; 7.333 ; 7.333 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[6]   ; ball_clock:BCLOCK|clk      ; 7.198 ; 7.198 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[7]   ; ball_clock:BCLOCK|clk      ; 7.208 ; 7.208 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[8]   ; ball_clock:BCLOCK|clk      ; 7.406 ; 7.406 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[9]   ; ball_clock:BCLOCK|clk      ; 7.101 ; 7.101 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_B[*]    ; iCLK_50                    ; 5.614 ; 5.614 ; Rise       ; iCLK_50                    ;
;  oVGA_B[0]   ; iCLK_50                    ; 5.766 ; 5.766 ; Rise       ; iCLK_50                    ;
;  oVGA_B[1]   ; iCLK_50                    ; 5.661 ; 5.661 ; Rise       ; iCLK_50                    ;
;  oVGA_B[2]   ; iCLK_50                    ; 6.206 ; 6.206 ; Rise       ; iCLK_50                    ;
;  oVGA_B[3]   ; iCLK_50                    ; 6.206 ; 6.206 ; Rise       ; iCLK_50                    ;
;  oVGA_B[4]   ; iCLK_50                    ; 5.691 ; 5.691 ; Rise       ; iCLK_50                    ;
;  oVGA_B[5]   ; iCLK_50                    ; 5.701 ; 5.701 ; Rise       ; iCLK_50                    ;
;  oVGA_B[6]   ; iCLK_50                    ; 5.614 ; 5.614 ; Rise       ; iCLK_50                    ;
;  oVGA_B[7]   ; iCLK_50                    ; 5.614 ; 5.614 ; Rise       ; iCLK_50                    ;
;  oVGA_B[8]   ; iCLK_50                    ; 6.122 ; 6.122 ; Rise       ; iCLK_50                    ;
;  oVGA_B[9]   ; iCLK_50                    ; 6.122 ; 6.122 ; Rise       ; iCLK_50                    ;
; oVGA_G[*]    ; iCLK_50                    ; 5.841 ; 5.841 ; Rise       ; iCLK_50                    ;
;  oVGA_G[0]   ; iCLK_50                    ; 6.821 ; 6.821 ; Rise       ; iCLK_50                    ;
;  oVGA_G[1]   ; iCLK_50                    ; 6.691 ; 6.691 ; Rise       ; iCLK_50                    ;
;  oVGA_G[2]   ; iCLK_50                    ; 6.337 ; 6.337 ; Rise       ; iCLK_50                    ;
;  oVGA_G[3]   ; iCLK_50                    ; 6.890 ; 6.890 ; Rise       ; iCLK_50                    ;
;  oVGA_G[4]   ; iCLK_50                    ; 6.441 ; 6.441 ; Rise       ; iCLK_50                    ;
;  oVGA_G[5]   ; iCLK_50                    ; 6.793 ; 6.793 ; Rise       ; iCLK_50                    ;
;  oVGA_G[6]   ; iCLK_50                    ; 6.239 ; 6.239 ; Rise       ; iCLK_50                    ;
;  oVGA_G[7]   ; iCLK_50                    ; 6.613 ; 6.613 ; Rise       ; iCLK_50                    ;
;  oVGA_G[8]   ; iCLK_50                    ; 5.984 ; 5.984 ; Rise       ; iCLK_50                    ;
;  oVGA_G[9]   ; iCLK_50                    ; 5.841 ; 5.841 ; Rise       ; iCLK_50                    ;
; oVGA_R[*]    ; iCLK_50                    ; 5.633 ; 5.633 ; Rise       ; iCLK_50                    ;
;  oVGA_R[0]   ; iCLK_50                    ; 6.079 ; 6.079 ; Rise       ; iCLK_50                    ;
;  oVGA_R[1]   ; iCLK_50                    ; 6.082 ; 6.082 ; Rise       ; iCLK_50                    ;
;  oVGA_R[2]   ; iCLK_50                    ; 5.944 ; 5.944 ; Rise       ; iCLK_50                    ;
;  oVGA_R[3]   ; iCLK_50                    ; 5.849 ; 5.849 ; Rise       ; iCLK_50                    ;
;  oVGA_R[4]   ; iCLK_50                    ; 6.161 ; 6.161 ; Rise       ; iCLK_50                    ;
;  oVGA_R[5]   ; iCLK_50                    ; 6.174 ; 6.174 ; Rise       ; iCLK_50                    ;
;  oVGA_R[6]   ; iCLK_50                    ; 6.039 ; 6.039 ; Rise       ; iCLK_50                    ;
;  oVGA_R[7]   ; iCLK_50                    ; 5.633 ; 5.633 ; Rise       ; iCLK_50                    ;
;  oVGA_R[8]   ; iCLK_50                    ; 6.247 ; 6.247 ; Rise       ; iCLK_50                    ;
;  oVGA_R[9]   ; iCLK_50                    ; 5.942 ; 5.942 ; Rise       ; iCLK_50                    ;
; oVGA_B[*]    ; paddle_clock:PCLOCK|clk    ; 7.980 ; 7.980 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[0]   ; paddle_clock:PCLOCK|clk    ; 8.085 ; 8.085 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[1]   ; paddle_clock:PCLOCK|clk    ; 7.980 ; 7.980 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[2]   ; paddle_clock:PCLOCK|clk    ; 8.144 ; 8.144 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[3]   ; paddle_clock:PCLOCK|clk    ; 8.144 ; 8.144 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[4]   ; paddle_clock:PCLOCK|clk    ; 8.207 ; 8.207 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[5]   ; paddle_clock:PCLOCK|clk    ; 8.217 ; 8.217 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[6]   ; paddle_clock:PCLOCK|clk    ; 8.130 ; 8.130 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[7]   ; paddle_clock:PCLOCK|clk    ; 8.130 ; 8.130 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[8]   ; paddle_clock:PCLOCK|clk    ; 8.060 ; 8.060 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[9]   ; paddle_clock:PCLOCK|clk    ; 8.060 ; 8.060 ; Fall       ; paddle_clock:PCLOCK|clk    ;
; oVGA_G[*]    ; paddle_clock:PCLOCK|clk    ; 8.086 ; 8.086 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[0]   ; paddle_clock:PCLOCK|clk    ; 9.036 ; 9.036 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[1]   ; paddle_clock:PCLOCK|clk    ; 8.906 ; 8.906 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[2]   ; paddle_clock:PCLOCK|clk    ; 9.096 ; 9.096 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[3]   ; paddle_clock:PCLOCK|clk    ; 8.904 ; 8.904 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[4]   ; paddle_clock:PCLOCK|clk    ; 8.656 ; 8.656 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[5]   ; paddle_clock:PCLOCK|clk    ; 8.807 ; 8.807 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[6]   ; paddle_clock:PCLOCK|clk    ; 8.753 ; 8.753 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[7]   ; paddle_clock:PCLOCK|clk    ; 8.627 ; 8.627 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[8]   ; paddle_clock:PCLOCK|clk    ; 8.743 ; 8.743 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[9]   ; paddle_clock:PCLOCK|clk    ; 8.086 ; 8.086 ; Fall       ; paddle_clock:PCLOCK|clk    ;
; oVGA_R[*]    ; paddle_clock:PCLOCK|clk    ; 8.140 ; 8.140 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[0]   ; paddle_clock:PCLOCK|clk    ; 8.277 ; 8.277 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[1]   ; paddle_clock:PCLOCK|clk    ; 8.280 ; 8.280 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[2]   ; paddle_clock:PCLOCK|clk    ; 8.769 ; 8.769 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[3]   ; paddle_clock:PCLOCK|clk    ; 8.674 ; 8.674 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[4]   ; paddle_clock:PCLOCK|clk    ; 8.359 ; 8.359 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[5]   ; paddle_clock:PCLOCK|clk    ; 8.372 ; 8.372 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[6]   ; paddle_clock:PCLOCK|clk    ; 8.237 ; 8.237 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[7]   ; paddle_clock:PCLOCK|clk    ; 8.458 ; 8.458 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[8]   ; paddle_clock:PCLOCK|clk    ; 8.445 ; 8.445 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[9]   ; paddle_clock:PCLOCK|clk    ; 8.140 ; 8.140 ; Fall       ; paddle_clock:PCLOCK|clk    ;
; oVGA_B[*]    ; vga_sync:VGA|hcount_reg[9] ; 3.687 ; 3.495 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[0]   ; vga_sync:VGA|hcount_reg[9] ; 4.247 ; 4.220 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[1]   ; vga_sync:VGA|hcount_reg[9] ; 4.142 ; 4.115 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[2]   ; vga_sync:VGA|hcount_reg[9] ; 4.059 ; 4.182 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[3]   ; vga_sync:VGA|hcount_reg[9] ; 4.059 ; 4.182 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[4]   ; vga_sync:VGA|hcount_reg[9] ; 3.764 ; 3.572 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[5]   ; vga_sync:VGA|hcount_reg[9] ; 3.774 ; 3.582 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[6]   ; vga_sync:VGA|hcount_reg[9] ; 3.687 ; 3.495 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[7]   ; vga_sync:VGA|hcount_reg[9] ; 3.687 ; 3.495 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[8]   ; vga_sync:VGA|hcount_reg[9] ; 3.975 ; 4.098 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[9]   ; vga_sync:VGA|hcount_reg[9] ; 3.975 ; 4.098 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_BLANK_N ; vga_sync:VGA|hcount_reg[9] ;       ; 3.437 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_G[*]    ; vga_sync:VGA|hcount_reg[9] ; 4.219 ; 4.048 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[0]   ; vga_sync:VGA|hcount_reg[9] ; 4.599 ; 4.599 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[1]   ; vga_sync:VGA|hcount_reg[9] ; 4.469 ; 4.469 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[2]   ; vga_sync:VGA|hcount_reg[9] ; 4.643 ; 4.401 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[3]   ; vga_sync:VGA|hcount_reg[9] ; 4.951 ; 4.866 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[4]   ; vga_sync:VGA|hcount_reg[9] ; 4.219 ; 4.219 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[5]   ; vga_sync:VGA|hcount_reg[9] ; 4.854 ; 4.769 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[6]   ; vga_sync:VGA|hcount_reg[9] ; 4.312 ; 4.115 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[7]   ; vga_sync:VGA|hcount_reg[9] ; 4.674 ; 4.589 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[8]   ; vga_sync:VGA|hcount_reg[9] ; 4.290 ; 4.048 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[9]   ; vga_sync:VGA|hcount_reg[9] ; 4.321 ; 4.294 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_R[*]    ; vga_sync:VGA|hcount_reg[9] ; 3.875 ; 3.849 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[0]   ; vga_sync:VGA|hcount_reg[9] ; 4.012 ; 4.450 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[1]   ; vga_sync:VGA|hcount_reg[9] ; 4.015 ; 4.453 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[2]   ; vga_sync:VGA|hcount_reg[9] ; 4.821 ; 4.160 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[3]   ; vga_sync:VGA|hcount_reg[9] ; 4.726 ; 4.065 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[4]   ; vga_sync:VGA|hcount_reg[9] ; 4.094 ; 4.532 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[5]   ; vga_sync:VGA|hcount_reg[9] ; 4.107 ; 4.545 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[6]   ; vga_sync:VGA|hcount_reg[9] ; 3.972 ; 4.410 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[7]   ; vga_sync:VGA|hcount_reg[9] ; 4.510 ; 3.849 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[8]   ; vga_sync:VGA|hcount_reg[9] ; 4.180 ; 4.618 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[9]   ; vga_sync:VGA|hcount_reg[9] ; 3.875 ; 4.313 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_B[*]    ; vga_sync:VGA|hcount_reg[9] ; 3.495 ; 3.687 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[0]   ; vga_sync:VGA|hcount_reg[9] ; 4.220 ; 4.247 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[1]   ; vga_sync:VGA|hcount_reg[9] ; 4.115 ; 4.142 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[2]   ; vga_sync:VGA|hcount_reg[9] ; 4.182 ; 4.059 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[3]   ; vga_sync:VGA|hcount_reg[9] ; 4.182 ; 4.059 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[4]   ; vga_sync:VGA|hcount_reg[9] ; 3.572 ; 3.764 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[5]   ; vga_sync:VGA|hcount_reg[9] ; 3.582 ; 3.774 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[6]   ; vga_sync:VGA|hcount_reg[9] ; 3.495 ; 3.687 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[7]   ; vga_sync:VGA|hcount_reg[9] ; 3.495 ; 3.687 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[8]   ; vga_sync:VGA|hcount_reg[9] ; 4.098 ; 3.975 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[9]   ; vga_sync:VGA|hcount_reg[9] ; 4.098 ; 3.975 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_BLANK_N ; vga_sync:VGA|hcount_reg[9] ; 3.437 ;       ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_G[*]    ; vga_sync:VGA|hcount_reg[9] ; 4.048 ; 4.219 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[0]   ; vga_sync:VGA|hcount_reg[9] ; 4.599 ; 4.599 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[1]   ; vga_sync:VGA|hcount_reg[9] ; 4.469 ; 4.469 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[2]   ; vga_sync:VGA|hcount_reg[9] ; 4.401 ; 4.643 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[3]   ; vga_sync:VGA|hcount_reg[9] ; 4.866 ; 4.951 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[4]   ; vga_sync:VGA|hcount_reg[9] ; 4.219 ; 4.219 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[5]   ; vga_sync:VGA|hcount_reg[9] ; 4.769 ; 4.854 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[6]   ; vga_sync:VGA|hcount_reg[9] ; 4.115 ; 4.312 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[7]   ; vga_sync:VGA|hcount_reg[9] ; 4.589 ; 4.674 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[8]   ; vga_sync:VGA|hcount_reg[9] ; 4.048 ; 4.290 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[9]   ; vga_sync:VGA|hcount_reg[9] ; 4.294 ; 4.321 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_R[*]    ; vga_sync:VGA|hcount_reg[9] ; 3.849 ; 3.875 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[0]   ; vga_sync:VGA|hcount_reg[9] ; 4.450 ; 4.012 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[1]   ; vga_sync:VGA|hcount_reg[9] ; 4.453 ; 4.015 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[2]   ; vga_sync:VGA|hcount_reg[9] ; 4.160 ; 4.821 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[3]   ; vga_sync:VGA|hcount_reg[9] ; 4.065 ; 4.726 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[4]   ; vga_sync:VGA|hcount_reg[9] ; 4.532 ; 4.094 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[5]   ; vga_sync:VGA|hcount_reg[9] ; 4.545 ; 4.107 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[6]   ; vga_sync:VGA|hcount_reg[9] ; 4.410 ; 3.972 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[7]   ; vga_sync:VGA|hcount_reg[9] ; 3.849 ; 4.510 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[8]   ; vga_sync:VGA|hcount_reg[9] ; 4.618 ; 4.180 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[9]   ; vga_sync:VGA|hcount_reg[9] ; 4.313 ; 3.875 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_B[*]    ; vga_sync:VGA|mod2_reg      ; 4.209 ; 4.209 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[0]   ; vga_sync:VGA|mod2_reg      ; 4.913 ; 4.913 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[1]   ; vga_sync:VGA|mod2_reg      ; 4.808 ; 4.808 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[2]   ; vga_sync:VGA|mod2_reg      ; 4.757 ; 4.757 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[3]   ; vga_sync:VGA|mod2_reg      ; 4.757 ; 4.757 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[4]   ; vga_sync:VGA|mod2_reg      ; 4.286 ; 4.286 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[5]   ; vga_sync:VGA|mod2_reg      ; 4.296 ; 4.296 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[6]   ; vga_sync:VGA|mod2_reg      ; 4.209 ; 4.209 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[7]   ; vga_sync:VGA|mod2_reg      ; 4.209 ; 4.209 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[8]   ; vga_sync:VGA|mod2_reg      ; 4.673 ; 4.673 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[9]   ; vga_sync:VGA|mod2_reg      ; 4.673 ; 4.673 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_BLANK_N ; vga_sync:VGA|mod2_reg      ; 4.115 ; 4.115 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_CLOCK   ; vga_sync:VGA|mod2_reg      ; 3.372 ;       ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_G[*]    ; vga_sync:VGA|mod2_reg      ; 4.762 ; 4.762 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[0]   ; vga_sync:VGA|mod2_reg      ; 5.313 ; 5.313 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[1]   ; vga_sync:VGA|mod2_reg      ; 5.183 ; 5.183 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[2]   ; vga_sync:VGA|mod2_reg      ; 5.115 ; 5.115 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[3]   ; vga_sync:VGA|mod2_reg      ; 5.580 ; 5.580 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[4]   ; vga_sync:VGA|mod2_reg      ; 4.933 ; 4.933 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[5]   ; vga_sync:VGA|mod2_reg      ; 5.483 ; 5.483 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[6]   ; vga_sync:VGA|mod2_reg      ; 4.829 ; 4.829 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[7]   ; vga_sync:VGA|mod2_reg      ; 5.303 ; 5.303 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[8]   ; vga_sync:VGA|mod2_reg      ; 4.762 ; 4.762 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[9]   ; vga_sync:VGA|mod2_reg      ; 4.987 ; 4.987 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_HS      ; vga_sync:VGA|mod2_reg      ; 5.359 ; 5.359 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_R[*]    ; vga_sync:VGA|mod2_reg      ; 4.563 ; 4.563 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[0]   ; vga_sync:VGA|mod2_reg      ; 4.726 ; 4.726 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[1]   ; vga_sync:VGA|mod2_reg      ; 4.729 ; 4.729 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[2]   ; vga_sync:VGA|mod2_reg      ; 4.874 ; 4.874 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[3]   ; vga_sync:VGA|mod2_reg      ; 4.779 ; 4.779 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[4]   ; vga_sync:VGA|mod2_reg      ; 4.808 ; 4.808 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[5]   ; vga_sync:VGA|mod2_reg      ; 4.821 ; 4.821 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[6]   ; vga_sync:VGA|mod2_reg      ; 4.686 ; 4.686 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[7]   ; vga_sync:VGA|mod2_reg      ; 4.563 ; 4.563 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[8]   ; vga_sync:VGA|mod2_reg      ; 4.894 ; 4.894 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[9]   ; vga_sync:VGA|mod2_reg      ; 4.589 ; 4.589 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_VS      ; vga_sync:VGA|mod2_reg      ; 5.680 ; 5.680 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_CLOCK   ; vga_sync:VGA|mod2_reg      ;       ; 3.372 ; Fall       ; vga_sync:VGA|mod2_reg      ;
+--------------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; iSW[3]     ; oVGA_B[0]   ; 7.609 ;       ;       ; 7.609 ;
; iSW[3]     ; oVGA_B[1]   ; 7.504 ;       ;       ; 7.504 ;
; iSW[3]     ; oVGA_B[2]   ; 7.042 ;       ;       ; 7.042 ;
; iSW[3]     ; oVGA_B[3]   ; 7.042 ;       ;       ; 7.042 ;
; iSW[3]     ; oVGA_B[4]   ; 7.309 ;       ;       ; 7.309 ;
; iSW[3]     ; oVGA_B[5]   ; 7.319 ;       ;       ; 7.319 ;
; iSW[3]     ; oVGA_B[6]   ; 7.232 ;       ;       ; 7.232 ;
; iSW[3]     ; oVGA_B[7]   ; 7.232 ;       ;       ; 7.232 ;
; iSW[3]     ; oVGA_B[8]   ; 6.958 ;       ;       ; 6.958 ;
; iSW[3]     ; oVGA_B[9]   ; 6.958 ;       ;       ; 6.958 ;
; iSW[4]     ; oVGA_G[0]   ; 8.320 ;       ;       ; 8.320 ;
; iSW[4]     ; oVGA_G[1]   ; 8.190 ;       ;       ; 8.190 ;
; iSW[4]     ; oVGA_G[2]   ; 8.380 ;       ;       ; 8.380 ;
; iSW[4]     ; oVGA_G[3]   ; 7.902 ;       ;       ; 7.902 ;
; iSW[4]     ; oVGA_G[4]   ; 7.940 ;       ;       ; 7.940 ;
; iSW[4]     ; oVGA_G[5]   ; 7.805 ;       ;       ; 7.805 ;
; iSW[4]     ; oVGA_G[6]   ; 7.959 ;       ;       ; 7.959 ;
; iSW[4]     ; oVGA_G[7]   ; 7.625 ;       ;       ; 7.625 ;
; iSW[4]     ; oVGA_G[8]   ; 8.027 ;       ;       ; 8.027 ;
; iSW[4]     ; oVGA_G[9]   ; 7.778 ;       ;       ; 7.778 ;
; iSW[5]     ; oVGA_R[0]   ; 7.829 ;       ;       ; 7.829 ;
; iSW[5]     ; oVGA_R[1]   ; 7.832 ;       ;       ; 7.832 ;
; iSW[5]     ; oVGA_R[2]   ; 7.788 ;       ;       ; 7.788 ;
; iSW[5]     ; oVGA_R[3]   ; 7.693 ;       ;       ; 7.693 ;
; iSW[5]     ; oVGA_R[4]   ; 7.911 ;       ;       ; 7.911 ;
; iSW[5]     ; oVGA_R[5]   ; 7.924 ;       ;       ; 7.924 ;
; iSW[5]     ; oVGA_R[6]   ; 7.789 ;       ;       ; 7.789 ;
; iSW[5]     ; oVGA_R[7]   ; 7.477 ;       ;       ; 7.477 ;
; iSW[5]     ; oVGA_R[8]   ; 7.997 ;       ;       ; 7.997 ;
; iSW[5]     ; oVGA_R[9]   ; 7.692 ;       ;       ; 7.692 ;
; iSW[17]    ; oVGA_B[0]   ;       ; 8.722 ; 8.722 ;       ;
; iSW[17]    ; oVGA_B[1]   ;       ; 8.617 ; 8.617 ;       ;
; iSW[17]    ; oVGA_B[2]   ;       ; 8.582 ; 8.582 ;       ;
; iSW[17]    ; oVGA_B[3]   ;       ; 8.582 ; 8.582 ;       ;
; iSW[17]    ; oVGA_B[4]   ;       ; 7.991 ; 7.991 ;       ;
; iSW[17]    ; oVGA_B[5]   ;       ; 8.001 ; 8.001 ;       ;
; iSW[17]    ; oVGA_B[6]   ;       ; 7.914 ; 7.914 ;       ;
; iSW[17]    ; oVGA_B[7]   ;       ; 7.914 ; 7.914 ;       ;
; iSW[17]    ; oVGA_B[8]   ;       ; 8.498 ; 8.498 ;       ;
; iSW[17]    ; oVGA_B[9]   ;       ; 8.498 ; 8.498 ;       ;
; iSW[17]    ; oVGA_G[0]   ;       ; 9.019 ; 9.019 ;       ;
; iSW[17]    ; oVGA_G[1]   ;       ; 8.889 ; 8.889 ;       ;
; iSW[17]    ; oVGA_G[2]   ;       ; 8.712 ; 8.712 ;       ;
; iSW[17]    ; oVGA_G[3]   ;       ; 9.266 ; 9.266 ;       ;
; iSW[17]    ; oVGA_G[4]   ;       ; 8.639 ; 8.639 ;       ;
; iSW[17]    ; oVGA_G[5]   ;       ; 9.169 ; 9.169 ;       ;
; iSW[17]    ; oVGA_G[6]   ;       ; 8.535 ; 8.535 ;       ;
; iSW[17]    ; oVGA_G[7]   ;       ; 8.989 ; 8.989 ;       ;
; iSW[17]    ; oVGA_G[8]   ;       ; 8.359 ; 8.359 ;       ;
; iSW[17]    ; oVGA_G[9]   ;       ; 8.796 ; 8.796 ;       ;
; iSW[17]    ; oVGA_R[0]   ;       ; 8.153 ; 8.153 ;       ;
; iSW[17]    ; oVGA_R[1]   ;       ; 8.156 ; 8.156 ;       ;
; iSW[17]    ; oVGA_R[2]   ;       ; 8.456 ; 8.456 ;       ;
; iSW[17]    ; oVGA_R[3]   ;       ; 8.361 ; 8.361 ;       ;
; iSW[17]    ; oVGA_R[4]   ;       ; 8.235 ; 8.235 ;       ;
; iSW[17]    ; oVGA_R[5]   ;       ; 8.248 ; 8.248 ;       ;
; iSW[17]    ; oVGA_R[6]   ;       ; 8.113 ; 8.113 ;       ;
; iSW[17]    ; oVGA_R[7]   ;       ; 8.145 ; 8.145 ;       ;
; iSW[17]    ; oVGA_R[8]   ;       ; 8.321 ; 8.321 ;       ;
; iSW[17]    ; oVGA_R[9]   ;       ; 8.016 ; 8.016 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; iSW[3]     ; oVGA_B[0]   ; 7.609 ;       ;       ; 7.609 ;
; iSW[3]     ; oVGA_B[1]   ; 7.504 ;       ;       ; 7.504 ;
; iSW[3]     ; oVGA_B[2]   ; 7.042 ;       ;       ; 7.042 ;
; iSW[3]     ; oVGA_B[3]   ; 7.042 ;       ;       ; 7.042 ;
; iSW[3]     ; oVGA_B[4]   ; 7.309 ;       ;       ; 7.309 ;
; iSW[3]     ; oVGA_B[5]   ; 7.319 ;       ;       ; 7.319 ;
; iSW[3]     ; oVGA_B[6]   ; 7.232 ;       ;       ; 7.232 ;
; iSW[3]     ; oVGA_B[7]   ; 7.232 ;       ;       ; 7.232 ;
; iSW[3]     ; oVGA_B[8]   ; 6.958 ;       ;       ; 6.958 ;
; iSW[3]     ; oVGA_B[9]   ; 6.958 ;       ;       ; 6.958 ;
; iSW[4]     ; oVGA_G[0]   ; 8.320 ;       ;       ; 8.320 ;
; iSW[4]     ; oVGA_G[1]   ; 8.190 ;       ;       ; 8.190 ;
; iSW[4]     ; oVGA_G[2]   ; 8.380 ;       ;       ; 8.380 ;
; iSW[4]     ; oVGA_G[3]   ; 7.902 ;       ;       ; 7.902 ;
; iSW[4]     ; oVGA_G[4]   ; 7.940 ;       ;       ; 7.940 ;
; iSW[4]     ; oVGA_G[5]   ; 7.805 ;       ;       ; 7.805 ;
; iSW[4]     ; oVGA_G[6]   ; 7.959 ;       ;       ; 7.959 ;
; iSW[4]     ; oVGA_G[7]   ; 7.625 ;       ;       ; 7.625 ;
; iSW[4]     ; oVGA_G[8]   ; 8.027 ;       ;       ; 8.027 ;
; iSW[4]     ; oVGA_G[9]   ; 7.778 ;       ;       ; 7.778 ;
; iSW[5]     ; oVGA_R[0]   ; 7.829 ;       ;       ; 7.829 ;
; iSW[5]     ; oVGA_R[1]   ; 7.832 ;       ;       ; 7.832 ;
; iSW[5]     ; oVGA_R[2]   ; 7.788 ;       ;       ; 7.788 ;
; iSW[5]     ; oVGA_R[3]   ; 7.693 ;       ;       ; 7.693 ;
; iSW[5]     ; oVGA_R[4]   ; 7.911 ;       ;       ; 7.911 ;
; iSW[5]     ; oVGA_R[5]   ; 7.924 ;       ;       ; 7.924 ;
; iSW[5]     ; oVGA_R[6]   ; 7.789 ;       ;       ; 7.789 ;
; iSW[5]     ; oVGA_R[7]   ; 7.477 ;       ;       ; 7.477 ;
; iSW[5]     ; oVGA_R[8]   ; 7.997 ;       ;       ; 7.997 ;
; iSW[5]     ; oVGA_R[9]   ; 7.692 ;       ;       ; 7.692 ;
; iSW[17]    ; oVGA_B[0]   ;       ; 8.722 ; 8.722 ;       ;
; iSW[17]    ; oVGA_B[1]   ;       ; 8.617 ; 8.617 ;       ;
; iSW[17]    ; oVGA_B[2]   ;       ; 8.582 ; 8.582 ;       ;
; iSW[17]    ; oVGA_B[3]   ;       ; 8.582 ; 8.582 ;       ;
; iSW[17]    ; oVGA_B[4]   ;       ; 7.991 ; 7.991 ;       ;
; iSW[17]    ; oVGA_B[5]   ;       ; 8.001 ; 8.001 ;       ;
; iSW[17]    ; oVGA_B[6]   ;       ; 7.914 ; 7.914 ;       ;
; iSW[17]    ; oVGA_B[7]   ;       ; 7.914 ; 7.914 ;       ;
; iSW[17]    ; oVGA_B[8]   ;       ; 8.498 ; 8.498 ;       ;
; iSW[17]    ; oVGA_B[9]   ;       ; 8.498 ; 8.498 ;       ;
; iSW[17]    ; oVGA_G[0]   ;       ; 9.019 ; 9.019 ;       ;
; iSW[17]    ; oVGA_G[1]   ;       ; 8.889 ; 8.889 ;       ;
; iSW[17]    ; oVGA_G[2]   ;       ; 8.712 ; 8.712 ;       ;
; iSW[17]    ; oVGA_G[3]   ;       ; 9.266 ; 9.266 ;       ;
; iSW[17]    ; oVGA_G[4]   ;       ; 8.639 ; 8.639 ;       ;
; iSW[17]    ; oVGA_G[5]   ;       ; 9.169 ; 9.169 ;       ;
; iSW[17]    ; oVGA_G[6]   ;       ; 8.535 ; 8.535 ;       ;
; iSW[17]    ; oVGA_G[7]   ;       ; 8.989 ; 8.989 ;       ;
; iSW[17]    ; oVGA_G[8]   ;       ; 8.359 ; 8.359 ;       ;
; iSW[17]    ; oVGA_G[9]   ;       ; 8.796 ; 8.796 ;       ;
; iSW[17]    ; oVGA_R[0]   ;       ; 8.153 ; 8.153 ;       ;
; iSW[17]    ; oVGA_R[1]   ;       ; 8.156 ; 8.156 ;       ;
; iSW[17]    ; oVGA_R[2]   ;       ; 8.456 ; 8.456 ;       ;
; iSW[17]    ; oVGA_R[3]   ;       ; 8.361 ; 8.361 ;       ;
; iSW[17]    ; oVGA_R[4]   ;       ; 8.235 ; 8.235 ;       ;
; iSW[17]    ; oVGA_R[5]   ;       ; 8.248 ; 8.248 ;       ;
; iSW[17]    ; oVGA_R[6]   ;       ; 8.113 ; 8.113 ;       ;
; iSW[17]    ; oVGA_R[7]   ;       ; 8.145 ; 8.145 ;       ;
; iSW[17]    ; oVGA_R[8]   ;       ; 8.321 ; 8.321 ;       ;
; iSW[17]    ; oVGA_R[9]   ;       ; 8.016 ; 8.016 ;       ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+-----------------------------+----------+---------+----------+---------+---------------------+
; Clock                       ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack            ; -10.336  ; -2.854  ; N/A      ; N/A     ; -1.380              ;
;  ball_clock:BCLOCK|clk      ; -6.764   ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  iCLK_50                    ; -10.336  ; -2.691  ; N/A      ; N/A     ; -1.380              ;
;  paddle_clock:PCLOCK|clk    ; -4.230   ; 0.416   ; N/A      ; N/A     ; -0.500              ;
;  vga_sync:VGA|hcount_reg[9] ; -2.793   ; -0.112  ; N/A      ; N/A     ; 0.500               ;
;  vga_sync:VGA|mod2_reg      ; -4.631   ; -2.854  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS             ; -923.751 ; -49.878 ; 0.0      ; 0.0     ; -143.38             ;
;  ball_clock:BCLOCK|clk      ; -208.320 ; 0.000   ; N/A      ; N/A     ; -36.000             ;
;  iCLK_50                    ; -608.289 ; -8.050  ; N/A      ; N/A     ; -75.380             ;
;  paddle_clock:PCLOCK|clk    ; -39.873  ; 0.000   ; N/A      ; N/A     ; -10.000             ;
;  vga_sync:VGA|hcount_reg[9] ; -15.435  ; -0.219  ; N/A      ; N/A     ; 0.000               ;
;  vga_sync:VGA|mod2_reg      ; -51.834  ; -41.609 ; N/A      ; N/A     ; -22.000             ;
+-----------------------------+----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; iSW[*]    ; ball_clock:BCLOCK|clk   ; 5.977 ; 5.977 ; Fall       ; ball_clock:BCLOCK|clk   ;
;  iSW[17]  ; ball_clock:BCLOCK|clk   ; 5.977 ; 5.977 ; Fall       ; ball_clock:BCLOCK|clk   ;
; iKEY[*]   ; paddle_clock:PCLOCK|clk ; 4.573 ; 4.573 ; Fall       ; paddle_clock:PCLOCK|clk ;
;  iKEY[2]  ; paddle_clock:PCLOCK|clk ; 4.338 ; 4.338 ; Fall       ; paddle_clock:PCLOCK|clk ;
;  iKEY[3]  ; paddle_clock:PCLOCK|clk ; 4.573 ; 4.573 ; Fall       ; paddle_clock:PCLOCK|clk ;
; iSW[*]    ; paddle_clock:PCLOCK|clk ; 5.768 ; 5.768 ; Fall       ; paddle_clock:PCLOCK|clk ;
;  iSW[0]   ; paddle_clock:PCLOCK|clk ; 5.350 ; 5.350 ; Fall       ; paddle_clock:PCLOCK|clk ;
;  iSW[1]   ; paddle_clock:PCLOCK|clk ; 5.316 ; 5.316 ; Fall       ; paddle_clock:PCLOCK|clk ;
;  iSW[17]  ; paddle_clock:PCLOCK|clk ; 5.768 ; 5.768 ; Fall       ; paddle_clock:PCLOCK|clk ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; iSW[*]    ; ball_clock:BCLOCK|clk   ; -2.202 ; -2.202 ; Fall       ; ball_clock:BCLOCK|clk   ;
;  iSW[17]  ; ball_clock:BCLOCK|clk   ; -2.202 ; -2.202 ; Fall       ; ball_clock:BCLOCK|clk   ;
; iKEY[*]   ; paddle_clock:PCLOCK|clk ; -1.519 ; -1.519 ; Fall       ; paddle_clock:PCLOCK|clk ;
;  iKEY[2]  ; paddle_clock:PCLOCK|clk ; -1.519 ; -1.519 ; Fall       ; paddle_clock:PCLOCK|clk ;
;  iKEY[3]  ; paddle_clock:PCLOCK|clk ; -2.266 ; -2.266 ; Fall       ; paddle_clock:PCLOCK|clk ;
; iSW[*]    ; paddle_clock:PCLOCK|clk ; -1.866 ; -1.866 ; Fall       ; paddle_clock:PCLOCK|clk ;
;  iSW[0]   ; paddle_clock:PCLOCK|clk ; -1.866 ; -1.866 ; Fall       ; paddle_clock:PCLOCK|clk ;
;  iSW[1]   ; paddle_clock:PCLOCK|clk ; -2.671 ; -2.671 ; Fall       ; paddle_clock:PCLOCK|clk ;
;  iSW[17]  ; paddle_clock:PCLOCK|clk ; -2.983 ; -2.983 ; Fall       ; paddle_clock:PCLOCK|clk ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+--------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port    ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+--------------+----------------------------+--------+--------+------------+----------------------------+
; oLEDR[*]     ; ball_clock:BCLOCK|clk      ; 11.768 ; 11.768 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oLEDR[14]   ; ball_clock:BCLOCK|clk      ; 10.236 ; 10.236 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oLEDR[15]   ; ball_clock:BCLOCK|clk      ; 9.808  ; 9.808  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oLEDR[16]   ; ball_clock:BCLOCK|clk      ; 10.985 ; 10.985 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oLEDR[17]   ; ball_clock:BCLOCK|clk      ; 11.768 ; 11.768 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_B[*]    ; ball_clock:BCLOCK|clk      ; 27.861 ; 27.861 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[0]   ; ball_clock:BCLOCK|clk      ; 27.861 ; 27.861 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[1]   ; ball_clock:BCLOCK|clk      ; 27.625 ; 27.625 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[2]   ; ball_clock:BCLOCK|clk      ; 27.327 ; 27.327 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[3]   ; ball_clock:BCLOCK|clk      ; 27.327 ; 27.327 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[4]   ; ball_clock:BCLOCK|clk      ; 27.473 ; 27.473 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[5]   ; ball_clock:BCLOCK|clk      ; 27.483 ; 27.483 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[6]   ; ball_clock:BCLOCK|clk      ; 27.289 ; 27.289 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[7]   ; ball_clock:BCLOCK|clk      ; 27.289 ; 27.289 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[8]   ; ball_clock:BCLOCK|clk      ; 27.139 ; 27.139 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[9]   ; ball_clock:BCLOCK|clk      ; 27.139 ; 27.139 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_G[*]    ; ball_clock:BCLOCK|clk      ; 29.511 ; 29.511 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[0]   ; ball_clock:BCLOCK|clk      ; 29.340 ; 29.340 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[1]   ; ball_clock:BCLOCK|clk      ; 29.076 ; 29.076 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[2]   ; ball_clock:BCLOCK|clk      ; 29.511 ; 29.511 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[3]   ; ball_clock:BCLOCK|clk      ; 28.929 ; 28.929 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[4]   ; ball_clock:BCLOCK|clk      ; 28.545 ; 28.545 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[5]   ; ball_clock:BCLOCK|clk      ; 28.702 ; 28.702 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[6]   ; ball_clock:BCLOCK|clk      ; 28.599 ; 28.599 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[7]   ; ball_clock:BCLOCK|clk      ; 28.362 ; 28.362 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[8]   ; ball_clock:BCLOCK|clk      ; 28.813 ; 28.813 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[9]   ; ball_clock:BCLOCK|clk      ; 28.309 ; 28.309 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_R[*]    ; ball_clock:BCLOCK|clk      ; 28.769 ; 28.769 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[0]   ; ball_clock:BCLOCK|clk      ; 27.539 ; 27.539 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[1]   ; ball_clock:BCLOCK|clk      ; 27.554 ; 27.554 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[2]   ; ball_clock:BCLOCK|clk      ; 28.769 ; 28.769 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[3]   ; ball_clock:BCLOCK|clk      ; 28.548 ; 28.548 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[4]   ; ball_clock:BCLOCK|clk      ; 27.761 ; 27.761 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[5]   ; ball_clock:BCLOCK|clk      ; 27.774 ; 27.774 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[6]   ; ball_clock:BCLOCK|clk      ; 27.499 ; 27.499 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[7]   ; ball_clock:BCLOCK|clk      ; 28.078 ; 28.078 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[8]   ; ball_clock:BCLOCK|clk      ; 27.822 ; 27.822 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[9]   ; ball_clock:BCLOCK|clk      ; 27.278 ; 27.278 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_B[*]    ; iCLK_50                    ; 22.910 ; 22.910 ; Rise       ; iCLK_50                    ;
;  oVGA_B[0]   ; iCLK_50                    ; 21.869 ; 21.869 ; Rise       ; iCLK_50                    ;
;  oVGA_B[1]   ; iCLK_50                    ; 21.633 ; 21.633 ; Rise       ; iCLK_50                    ;
;  oVGA_B[2]   ; iCLK_50                    ; 22.910 ; 22.910 ; Rise       ; iCLK_50                    ;
;  oVGA_B[3]   ; iCLK_50                    ; 22.910 ; 22.910 ; Rise       ; iCLK_50                    ;
;  oVGA_B[4]   ; iCLK_50                    ; 21.717 ; 21.717 ; Rise       ; iCLK_50                    ;
;  oVGA_B[5]   ; iCLK_50                    ; 21.727 ; 21.727 ; Rise       ; iCLK_50                    ;
;  oVGA_B[6]   ; iCLK_50                    ; 21.533 ; 21.533 ; Rise       ; iCLK_50                    ;
;  oVGA_B[7]   ; iCLK_50                    ; 21.533 ; 21.533 ; Rise       ; iCLK_50                    ;
;  oVGA_B[8]   ; iCLK_50                    ; 22.722 ; 22.722 ; Rise       ; iCLK_50                    ;
;  oVGA_B[9]   ; iCLK_50                    ; 22.722 ; 22.722 ; Rise       ; iCLK_50                    ;
; oVGA_G[*]    ; iCLK_50                    ; 24.309 ; 24.309 ; Rise       ; iCLK_50                    ;
;  oVGA_G[0]   ; iCLK_50                    ; 24.135 ; 24.135 ; Rise       ; iCLK_50                    ;
;  oVGA_G[1]   ; iCLK_50                    ; 23.871 ; 23.871 ; Rise       ; iCLK_50                    ;
;  oVGA_G[2]   ; iCLK_50                    ; 23.025 ; 23.025 ; Rise       ; iCLK_50                    ;
;  oVGA_G[3]   ; iCLK_50                    ; 24.309 ; 24.309 ; Rise       ; iCLK_50                    ;
;  oVGA_G[4]   ; iCLK_50                    ; 23.340 ; 23.340 ; Rise       ; iCLK_50                    ;
;  oVGA_G[5]   ; iCLK_50                    ; 24.082 ; 24.082 ; Rise       ; iCLK_50                    ;
;  oVGA_G[6]   ; iCLK_50                    ; 22.843 ; 22.843 ; Rise       ; iCLK_50                    ;
;  oVGA_G[7]   ; iCLK_50                    ; 23.742 ; 23.742 ; Rise       ; iCLK_50                    ;
;  oVGA_G[8]   ; iCLK_50                    ; 22.327 ; 22.327 ; Rise       ; iCLK_50                    ;
;  oVGA_G[9]   ; iCLK_50                    ; 22.039 ; 22.039 ; Rise       ; iCLK_50                    ;
; oVGA_R[*]    ; iCLK_50                    ; 22.778 ; 22.778 ; Rise       ; iCLK_50                    ;
;  oVGA_R[0]   ; iCLK_50                    ; 22.495 ; 22.495 ; Rise       ; iCLK_50                    ;
;  oVGA_R[1]   ; iCLK_50                    ; 22.510 ; 22.510 ; Rise       ; iCLK_50                    ;
;  oVGA_R[2]   ; iCLK_50                    ; 22.315 ; 22.315 ; Rise       ; iCLK_50                    ;
;  oVGA_R[3]   ; iCLK_50                    ; 22.094 ; 22.094 ; Rise       ; iCLK_50                    ;
;  oVGA_R[4]   ; iCLK_50                    ; 22.717 ; 22.717 ; Rise       ; iCLK_50                    ;
;  oVGA_R[5]   ; iCLK_50                    ; 22.730 ; 22.730 ; Rise       ; iCLK_50                    ;
;  oVGA_R[6]   ; iCLK_50                    ; 22.455 ; 22.455 ; Rise       ; iCLK_50                    ;
;  oVGA_R[7]   ; iCLK_50                    ; 21.624 ; 21.624 ; Rise       ; iCLK_50                    ;
;  oVGA_R[8]   ; iCLK_50                    ; 22.778 ; 22.778 ; Rise       ; iCLK_50                    ;
;  oVGA_R[9]   ; iCLK_50                    ; 22.234 ; 22.234 ; Rise       ; iCLK_50                    ;
; oVGA_B[*]    ; paddle_clock:PCLOCK|clk    ; 17.907 ; 17.907 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[0]   ; paddle_clock:PCLOCK|clk    ; 17.562 ; 17.562 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[1]   ; paddle_clock:PCLOCK|clk    ; 17.326 ; 17.326 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[2]   ; paddle_clock:PCLOCK|clk    ; 17.751 ; 17.751 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[3]   ; paddle_clock:PCLOCK|clk    ; 17.751 ; 17.751 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[4]   ; paddle_clock:PCLOCK|clk    ; 17.897 ; 17.897 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[5]   ; paddle_clock:PCLOCK|clk    ; 17.907 ; 17.907 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[6]   ; paddle_clock:PCLOCK|clk    ; 17.713 ; 17.713 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[7]   ; paddle_clock:PCLOCK|clk    ; 17.713 ; 17.713 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[8]   ; paddle_clock:PCLOCK|clk    ; 17.563 ; 17.563 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[9]   ; paddle_clock:PCLOCK|clk    ; 17.563 ; 17.563 ; Fall       ; paddle_clock:PCLOCK|clk    ;
; oVGA_G[*]    ; paddle_clock:PCLOCK|clk    ; 19.820 ; 19.820 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[0]   ; paddle_clock:PCLOCK|clk    ; 19.649 ; 19.649 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[1]   ; paddle_clock:PCLOCK|clk    ; 19.385 ; 19.385 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[2]   ; paddle_clock:PCLOCK|clk    ; 19.820 ; 19.820 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[3]   ; paddle_clock:PCLOCK|clk    ; 19.353 ; 19.353 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[4]   ; paddle_clock:PCLOCK|clk    ; 18.854 ; 18.854 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[5]   ; paddle_clock:PCLOCK|clk    ; 19.126 ; 19.126 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[6]   ; paddle_clock:PCLOCK|clk    ; 19.023 ; 19.023 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[7]   ; paddle_clock:PCLOCK|clk    ; 18.786 ; 18.786 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[8]   ; paddle_clock:PCLOCK|clk    ; 19.122 ; 19.122 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[9]   ; paddle_clock:PCLOCK|clk    ; 17.616 ; 17.616 ; Fall       ; paddle_clock:PCLOCK|clk    ;
; oVGA_R[*]    ; paddle_clock:PCLOCK|clk    ; 19.193 ; 19.193 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[0]   ; paddle_clock:PCLOCK|clk    ; 17.963 ; 17.963 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[1]   ; paddle_clock:PCLOCK|clk    ; 17.978 ; 17.978 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[2]   ; paddle_clock:PCLOCK|clk    ; 19.193 ; 19.193 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[3]   ; paddle_clock:PCLOCK|clk    ; 18.972 ; 18.972 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[4]   ; paddle_clock:PCLOCK|clk    ; 18.185 ; 18.185 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[5]   ; paddle_clock:PCLOCK|clk    ; 18.198 ; 18.198 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[6]   ; paddle_clock:PCLOCK|clk    ; 17.923 ; 17.923 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[7]   ; paddle_clock:PCLOCK|clk    ; 18.502 ; 18.502 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[8]   ; paddle_clock:PCLOCK|clk    ; 18.246 ; 18.246 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[9]   ; paddle_clock:PCLOCK|clk    ; 17.702 ; 17.702 ; Fall       ; paddle_clock:PCLOCK|clk    ;
; oVGA_B[*]    ; vga_sync:VGA|hcount_reg[9] ; 24.444 ; 24.444 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[0]   ; vga_sync:VGA|hcount_reg[9] ; 23.403 ; 23.403 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[1]   ; vga_sync:VGA|hcount_reg[9] ; 23.167 ; 23.167 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[2]   ; vga_sync:VGA|hcount_reg[9] ; 24.444 ; 24.444 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[3]   ; vga_sync:VGA|hcount_reg[9] ; 24.444 ; 24.444 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[4]   ; vga_sync:VGA|hcount_reg[9] ; 23.251 ; 23.251 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[5]   ; vga_sync:VGA|hcount_reg[9] ; 23.261 ; 23.261 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[6]   ; vga_sync:VGA|hcount_reg[9] ; 23.067 ; 23.067 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[7]   ; vga_sync:VGA|hcount_reg[9] ; 23.067 ; 23.067 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[8]   ; vga_sync:VGA|hcount_reg[9] ; 24.256 ; 24.256 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[9]   ; vga_sync:VGA|hcount_reg[9] ; 24.256 ; 24.256 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_BLANK_N ; vga_sync:VGA|hcount_reg[9] ;        ; 6.712  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_G[*]    ; vga_sync:VGA|hcount_reg[9] ; 25.843 ; 25.843 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[0]   ; vga_sync:VGA|hcount_reg[9] ; 25.669 ; 25.669 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[1]   ; vga_sync:VGA|hcount_reg[9] ; 25.405 ; 25.405 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[2]   ; vga_sync:VGA|hcount_reg[9] ; 24.559 ; 24.559 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[3]   ; vga_sync:VGA|hcount_reg[9] ; 25.843 ; 25.843 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[4]   ; vga_sync:VGA|hcount_reg[9] ; 24.874 ; 24.874 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[5]   ; vga_sync:VGA|hcount_reg[9] ; 25.616 ; 25.616 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[6]   ; vga_sync:VGA|hcount_reg[9] ; 24.377 ; 24.377 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[7]   ; vga_sync:VGA|hcount_reg[9] ; 25.276 ; 25.276 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[8]   ; vga_sync:VGA|hcount_reg[9] ; 23.861 ; 23.861 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[9]   ; vga_sync:VGA|hcount_reg[9] ; 23.573 ; 23.573 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_R[*]    ; vga_sync:VGA|hcount_reg[9] ; 24.312 ; 24.312 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[0]   ; vga_sync:VGA|hcount_reg[9] ; 24.029 ; 24.029 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[1]   ; vga_sync:VGA|hcount_reg[9] ; 24.044 ; 24.044 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[2]   ; vga_sync:VGA|hcount_reg[9] ; 23.849 ; 23.849 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[3]   ; vga_sync:VGA|hcount_reg[9] ; 23.628 ; 23.628 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[4]   ; vga_sync:VGA|hcount_reg[9] ; 24.251 ; 24.251 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[5]   ; vga_sync:VGA|hcount_reg[9] ; 24.264 ; 24.264 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[6]   ; vga_sync:VGA|hcount_reg[9] ; 23.989 ; 23.989 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[7]   ; vga_sync:VGA|hcount_reg[9] ; 23.158 ; 23.158 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[8]   ; vga_sync:VGA|hcount_reg[9] ; 24.312 ; 24.312 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[9]   ; vga_sync:VGA|hcount_reg[9] ; 23.768 ; 23.768 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_B[*]    ; vga_sync:VGA|hcount_reg[9] ; 21.349 ; 21.349 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[0]   ; vga_sync:VGA|hcount_reg[9] ; 21.349 ; 21.349 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[1]   ; vga_sync:VGA|hcount_reg[9] ; 21.113 ; 21.113 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[2]   ; vga_sync:VGA|hcount_reg[9] ; 20.819 ; 20.819 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[3]   ; vga_sync:VGA|hcount_reg[9] ; 20.819 ; 20.819 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[4]   ; vga_sync:VGA|hcount_reg[9] ; 20.965 ; 20.965 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[5]   ; vga_sync:VGA|hcount_reg[9] ; 20.975 ; 20.975 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[6]   ; vga_sync:VGA|hcount_reg[9] ; 20.781 ; 20.781 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[7]   ; vga_sync:VGA|hcount_reg[9] ; 20.781 ; 20.781 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[8]   ; vga_sync:VGA|hcount_reg[9] ; 20.631 ; 20.631 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[9]   ; vga_sync:VGA|hcount_reg[9] ; 20.631 ; 20.631 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_BLANK_N ; vga_sync:VGA|hcount_reg[9] ; 6.712  ;        ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_G[*]    ; vga_sync:VGA|hcount_reg[9] ; 22.999 ; 22.999 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[0]   ; vga_sync:VGA|hcount_reg[9] ; 22.828 ; 22.828 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[1]   ; vga_sync:VGA|hcount_reg[9] ; 22.564 ; 22.564 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[2]   ; vga_sync:VGA|hcount_reg[9] ; 22.999 ; 22.999 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[3]   ; vga_sync:VGA|hcount_reg[9] ; 22.421 ; 22.421 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[4]   ; vga_sync:VGA|hcount_reg[9] ; 22.033 ; 22.033 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[5]   ; vga_sync:VGA|hcount_reg[9] ; 22.194 ; 22.194 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[6]   ; vga_sync:VGA|hcount_reg[9] ; 22.091 ; 22.091 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[7]   ; vga_sync:VGA|hcount_reg[9] ; 21.854 ; 21.854 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[8]   ; vga_sync:VGA|hcount_reg[9] ; 22.301 ; 22.301 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[9]   ; vga_sync:VGA|hcount_reg[9] ; 21.797 ; 21.797 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_R[*]    ; vga_sync:VGA|hcount_reg[9] ; 22.261 ; 22.261 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[0]   ; vga_sync:VGA|hcount_reg[9] ; 21.031 ; 21.031 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[1]   ; vga_sync:VGA|hcount_reg[9] ; 21.046 ; 21.046 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[2]   ; vga_sync:VGA|hcount_reg[9] ; 22.261 ; 22.261 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[3]   ; vga_sync:VGA|hcount_reg[9] ; 22.040 ; 22.040 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[4]   ; vga_sync:VGA|hcount_reg[9] ; 21.253 ; 21.253 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[5]   ; vga_sync:VGA|hcount_reg[9] ; 21.266 ; 21.266 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[6]   ; vga_sync:VGA|hcount_reg[9] ; 20.991 ; 20.991 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[7]   ; vga_sync:VGA|hcount_reg[9] ; 21.570 ; 21.570 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[8]   ; vga_sync:VGA|hcount_reg[9] ; 21.314 ; 21.314 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[9]   ; vga_sync:VGA|hcount_reg[9] ; 20.770 ; 20.770 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_B[*]    ; vga_sync:VGA|mod2_reg      ; 27.826 ; 27.826 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[0]   ; vga_sync:VGA|mod2_reg      ; 27.826 ; 27.826 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[1]   ; vga_sync:VGA|mod2_reg      ; 27.590 ; 27.590 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[2]   ; vga_sync:VGA|mod2_reg      ; 27.296 ; 27.296 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[3]   ; vga_sync:VGA|mod2_reg      ; 27.296 ; 27.296 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[4]   ; vga_sync:VGA|mod2_reg      ; 27.442 ; 27.442 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[5]   ; vga_sync:VGA|mod2_reg      ; 27.452 ; 27.452 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[6]   ; vga_sync:VGA|mod2_reg      ; 27.258 ; 27.258 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[7]   ; vga_sync:VGA|mod2_reg      ; 27.258 ; 27.258 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[8]   ; vga_sync:VGA|mod2_reg      ; 27.108 ; 27.108 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[9]   ; vga_sync:VGA|mod2_reg      ; 27.108 ; 27.108 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_BLANK_N ; vga_sync:VGA|mod2_reg      ; 12.742 ; 12.742 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_CLOCK   ; vga_sync:VGA|mod2_reg      ; 6.559  ;        ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_G[*]    ; vga_sync:VGA|mod2_reg      ; 29.476 ; 29.476 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[0]   ; vga_sync:VGA|mod2_reg      ; 29.305 ; 29.305 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[1]   ; vga_sync:VGA|mod2_reg      ; 29.041 ; 29.041 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[2]   ; vga_sync:VGA|mod2_reg      ; 29.476 ; 29.476 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[3]   ; vga_sync:VGA|mod2_reg      ; 28.898 ; 28.898 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[4]   ; vga_sync:VGA|mod2_reg      ; 28.510 ; 28.510 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[5]   ; vga_sync:VGA|mod2_reg      ; 28.671 ; 28.671 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[6]   ; vga_sync:VGA|mod2_reg      ; 28.568 ; 28.568 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[7]   ; vga_sync:VGA|mod2_reg      ; 28.331 ; 28.331 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[8]   ; vga_sync:VGA|mod2_reg      ; 28.778 ; 28.778 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[9]   ; vga_sync:VGA|mod2_reg      ; 28.274 ; 28.274 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_HS      ; vga_sync:VGA|mod2_reg      ; 9.764  ; 9.764  ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_R[*]    ; vga_sync:VGA|mod2_reg      ; 28.738 ; 28.738 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[0]   ; vga_sync:VGA|mod2_reg      ; 27.508 ; 27.508 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[1]   ; vga_sync:VGA|mod2_reg      ; 27.523 ; 27.523 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[2]   ; vga_sync:VGA|mod2_reg      ; 28.738 ; 28.738 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[3]   ; vga_sync:VGA|mod2_reg      ; 28.517 ; 28.517 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[4]   ; vga_sync:VGA|mod2_reg      ; 27.730 ; 27.730 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[5]   ; vga_sync:VGA|mod2_reg      ; 27.743 ; 27.743 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[6]   ; vga_sync:VGA|mod2_reg      ; 27.468 ; 27.468 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[7]   ; vga_sync:VGA|mod2_reg      ; 28.047 ; 28.047 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[8]   ; vga_sync:VGA|mod2_reg      ; 27.791 ; 27.791 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[9]   ; vga_sync:VGA|mod2_reg      ; 27.247 ; 27.247 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_VS      ; vga_sync:VGA|mod2_reg      ; 10.650 ; 10.650 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_CLOCK   ; vga_sync:VGA|mod2_reg      ;        ; 6.559  ; Fall       ; vga_sync:VGA|mod2_reg      ;
+--------------+----------------------------+--------+--------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                       ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port    ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; oLEDR[*]     ; ball_clock:BCLOCK|clk      ; 5.409 ; 5.409 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oLEDR[14]   ; ball_clock:BCLOCK|clk      ; 5.579 ; 5.579 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oLEDR[15]   ; ball_clock:BCLOCK|clk      ; 5.409 ; 5.409 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oLEDR[16]   ; ball_clock:BCLOCK|clk      ; 5.949 ; 5.949 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oLEDR[17]   ; ball_clock:BCLOCK|clk      ; 6.253 ; 6.253 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_B[*]    ; ball_clock:BCLOCK|clk      ; 6.317 ; 6.317 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[0]   ; ball_clock:BCLOCK|clk      ; 7.125 ; 7.125 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[1]   ; ball_clock:BCLOCK|clk      ; 7.020 ; 7.020 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[2]   ; ball_clock:BCLOCK|clk      ; 6.985 ; 6.985 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[3]   ; ball_clock:BCLOCK|clk      ; 6.985 ; 6.985 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[4]   ; ball_clock:BCLOCK|clk      ; 6.394 ; 6.394 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[5]   ; ball_clock:BCLOCK|clk      ; 6.404 ; 6.404 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[6]   ; ball_clock:BCLOCK|clk      ; 6.317 ; 6.317 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[7]   ; ball_clock:BCLOCK|clk      ; 6.317 ; 6.317 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[8]   ; ball_clock:BCLOCK|clk      ; 6.901 ; 6.901 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[9]   ; ball_clock:BCLOCK|clk      ; 6.901 ; 6.901 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_G[*]    ; ball_clock:BCLOCK|clk      ; 6.762 ; 6.762 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[0]   ; ball_clock:BCLOCK|clk      ; 7.422 ; 7.422 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[1]   ; ball_clock:BCLOCK|clk      ; 7.292 ; 7.292 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[2]   ; ball_clock:BCLOCK|clk      ; 7.115 ; 7.115 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[3]   ; ball_clock:BCLOCK|clk      ; 7.669 ; 7.669 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[4]   ; ball_clock:BCLOCK|clk      ; 7.042 ; 7.042 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[5]   ; ball_clock:BCLOCK|clk      ; 7.572 ; 7.572 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[6]   ; ball_clock:BCLOCK|clk      ; 6.938 ; 6.938 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[7]   ; ball_clock:BCLOCK|clk      ; 7.392 ; 7.392 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[8]   ; ball_clock:BCLOCK|clk      ; 6.762 ; 6.762 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[9]   ; ball_clock:BCLOCK|clk      ; 7.199 ; 7.199 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_R[*]    ; ball_clock:BCLOCK|clk      ; 7.101 ; 7.101 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[0]   ; ball_clock:BCLOCK|clk      ; 7.238 ; 7.238 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[1]   ; ball_clock:BCLOCK|clk      ; 7.241 ; 7.241 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[2]   ; ball_clock:BCLOCK|clk      ; 7.519 ; 7.519 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[3]   ; ball_clock:BCLOCK|clk      ; 7.424 ; 7.424 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[4]   ; ball_clock:BCLOCK|clk      ; 7.320 ; 7.320 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[5]   ; ball_clock:BCLOCK|clk      ; 7.333 ; 7.333 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[6]   ; ball_clock:BCLOCK|clk      ; 7.198 ; 7.198 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[7]   ; ball_clock:BCLOCK|clk      ; 7.208 ; 7.208 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[8]   ; ball_clock:BCLOCK|clk      ; 7.406 ; 7.406 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[9]   ; ball_clock:BCLOCK|clk      ; 7.101 ; 7.101 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_B[*]    ; iCLK_50                    ; 5.614 ; 5.614 ; Rise       ; iCLK_50                    ;
;  oVGA_B[0]   ; iCLK_50                    ; 5.766 ; 5.766 ; Rise       ; iCLK_50                    ;
;  oVGA_B[1]   ; iCLK_50                    ; 5.661 ; 5.661 ; Rise       ; iCLK_50                    ;
;  oVGA_B[2]   ; iCLK_50                    ; 6.206 ; 6.206 ; Rise       ; iCLK_50                    ;
;  oVGA_B[3]   ; iCLK_50                    ; 6.206 ; 6.206 ; Rise       ; iCLK_50                    ;
;  oVGA_B[4]   ; iCLK_50                    ; 5.691 ; 5.691 ; Rise       ; iCLK_50                    ;
;  oVGA_B[5]   ; iCLK_50                    ; 5.701 ; 5.701 ; Rise       ; iCLK_50                    ;
;  oVGA_B[6]   ; iCLK_50                    ; 5.614 ; 5.614 ; Rise       ; iCLK_50                    ;
;  oVGA_B[7]   ; iCLK_50                    ; 5.614 ; 5.614 ; Rise       ; iCLK_50                    ;
;  oVGA_B[8]   ; iCLK_50                    ; 6.122 ; 6.122 ; Rise       ; iCLK_50                    ;
;  oVGA_B[9]   ; iCLK_50                    ; 6.122 ; 6.122 ; Rise       ; iCLK_50                    ;
; oVGA_G[*]    ; iCLK_50                    ; 5.841 ; 5.841 ; Rise       ; iCLK_50                    ;
;  oVGA_G[0]   ; iCLK_50                    ; 6.821 ; 6.821 ; Rise       ; iCLK_50                    ;
;  oVGA_G[1]   ; iCLK_50                    ; 6.691 ; 6.691 ; Rise       ; iCLK_50                    ;
;  oVGA_G[2]   ; iCLK_50                    ; 6.337 ; 6.337 ; Rise       ; iCLK_50                    ;
;  oVGA_G[3]   ; iCLK_50                    ; 6.890 ; 6.890 ; Rise       ; iCLK_50                    ;
;  oVGA_G[4]   ; iCLK_50                    ; 6.441 ; 6.441 ; Rise       ; iCLK_50                    ;
;  oVGA_G[5]   ; iCLK_50                    ; 6.793 ; 6.793 ; Rise       ; iCLK_50                    ;
;  oVGA_G[6]   ; iCLK_50                    ; 6.239 ; 6.239 ; Rise       ; iCLK_50                    ;
;  oVGA_G[7]   ; iCLK_50                    ; 6.613 ; 6.613 ; Rise       ; iCLK_50                    ;
;  oVGA_G[8]   ; iCLK_50                    ; 5.984 ; 5.984 ; Rise       ; iCLK_50                    ;
;  oVGA_G[9]   ; iCLK_50                    ; 5.841 ; 5.841 ; Rise       ; iCLK_50                    ;
; oVGA_R[*]    ; iCLK_50                    ; 5.633 ; 5.633 ; Rise       ; iCLK_50                    ;
;  oVGA_R[0]   ; iCLK_50                    ; 6.079 ; 6.079 ; Rise       ; iCLK_50                    ;
;  oVGA_R[1]   ; iCLK_50                    ; 6.082 ; 6.082 ; Rise       ; iCLK_50                    ;
;  oVGA_R[2]   ; iCLK_50                    ; 5.944 ; 5.944 ; Rise       ; iCLK_50                    ;
;  oVGA_R[3]   ; iCLK_50                    ; 5.849 ; 5.849 ; Rise       ; iCLK_50                    ;
;  oVGA_R[4]   ; iCLK_50                    ; 6.161 ; 6.161 ; Rise       ; iCLK_50                    ;
;  oVGA_R[5]   ; iCLK_50                    ; 6.174 ; 6.174 ; Rise       ; iCLK_50                    ;
;  oVGA_R[6]   ; iCLK_50                    ; 6.039 ; 6.039 ; Rise       ; iCLK_50                    ;
;  oVGA_R[7]   ; iCLK_50                    ; 5.633 ; 5.633 ; Rise       ; iCLK_50                    ;
;  oVGA_R[8]   ; iCLK_50                    ; 6.247 ; 6.247 ; Rise       ; iCLK_50                    ;
;  oVGA_R[9]   ; iCLK_50                    ; 5.942 ; 5.942 ; Rise       ; iCLK_50                    ;
; oVGA_B[*]    ; paddle_clock:PCLOCK|clk    ; 7.980 ; 7.980 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[0]   ; paddle_clock:PCLOCK|clk    ; 8.085 ; 8.085 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[1]   ; paddle_clock:PCLOCK|clk    ; 7.980 ; 7.980 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[2]   ; paddle_clock:PCLOCK|clk    ; 8.144 ; 8.144 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[3]   ; paddle_clock:PCLOCK|clk    ; 8.144 ; 8.144 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[4]   ; paddle_clock:PCLOCK|clk    ; 8.207 ; 8.207 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[5]   ; paddle_clock:PCLOCK|clk    ; 8.217 ; 8.217 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[6]   ; paddle_clock:PCLOCK|clk    ; 8.130 ; 8.130 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[7]   ; paddle_clock:PCLOCK|clk    ; 8.130 ; 8.130 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[8]   ; paddle_clock:PCLOCK|clk    ; 8.060 ; 8.060 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_B[9]   ; paddle_clock:PCLOCK|clk    ; 8.060 ; 8.060 ; Fall       ; paddle_clock:PCLOCK|clk    ;
; oVGA_G[*]    ; paddle_clock:PCLOCK|clk    ; 8.086 ; 8.086 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[0]   ; paddle_clock:PCLOCK|clk    ; 9.036 ; 9.036 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[1]   ; paddle_clock:PCLOCK|clk    ; 8.906 ; 8.906 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[2]   ; paddle_clock:PCLOCK|clk    ; 9.096 ; 9.096 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[3]   ; paddle_clock:PCLOCK|clk    ; 8.904 ; 8.904 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[4]   ; paddle_clock:PCLOCK|clk    ; 8.656 ; 8.656 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[5]   ; paddle_clock:PCLOCK|clk    ; 8.807 ; 8.807 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[6]   ; paddle_clock:PCLOCK|clk    ; 8.753 ; 8.753 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[7]   ; paddle_clock:PCLOCK|clk    ; 8.627 ; 8.627 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[8]   ; paddle_clock:PCLOCK|clk    ; 8.743 ; 8.743 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_G[9]   ; paddle_clock:PCLOCK|clk    ; 8.086 ; 8.086 ; Fall       ; paddle_clock:PCLOCK|clk    ;
; oVGA_R[*]    ; paddle_clock:PCLOCK|clk    ; 8.140 ; 8.140 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[0]   ; paddle_clock:PCLOCK|clk    ; 8.277 ; 8.277 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[1]   ; paddle_clock:PCLOCK|clk    ; 8.280 ; 8.280 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[2]   ; paddle_clock:PCLOCK|clk    ; 8.769 ; 8.769 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[3]   ; paddle_clock:PCLOCK|clk    ; 8.674 ; 8.674 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[4]   ; paddle_clock:PCLOCK|clk    ; 8.359 ; 8.359 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[5]   ; paddle_clock:PCLOCK|clk    ; 8.372 ; 8.372 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[6]   ; paddle_clock:PCLOCK|clk    ; 8.237 ; 8.237 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[7]   ; paddle_clock:PCLOCK|clk    ; 8.458 ; 8.458 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[8]   ; paddle_clock:PCLOCK|clk    ; 8.445 ; 8.445 ; Fall       ; paddle_clock:PCLOCK|clk    ;
;  oVGA_R[9]   ; paddle_clock:PCLOCK|clk    ; 8.140 ; 8.140 ; Fall       ; paddle_clock:PCLOCK|clk    ;
; oVGA_B[*]    ; vga_sync:VGA|hcount_reg[9] ; 3.687 ; 3.495 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[0]   ; vga_sync:VGA|hcount_reg[9] ; 4.247 ; 4.220 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[1]   ; vga_sync:VGA|hcount_reg[9] ; 4.142 ; 4.115 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[2]   ; vga_sync:VGA|hcount_reg[9] ; 4.059 ; 4.182 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[3]   ; vga_sync:VGA|hcount_reg[9] ; 4.059 ; 4.182 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[4]   ; vga_sync:VGA|hcount_reg[9] ; 3.764 ; 3.572 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[5]   ; vga_sync:VGA|hcount_reg[9] ; 3.774 ; 3.582 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[6]   ; vga_sync:VGA|hcount_reg[9] ; 3.687 ; 3.495 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[7]   ; vga_sync:VGA|hcount_reg[9] ; 3.687 ; 3.495 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[8]   ; vga_sync:VGA|hcount_reg[9] ; 3.975 ; 4.098 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[9]   ; vga_sync:VGA|hcount_reg[9] ; 3.975 ; 4.098 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_BLANK_N ; vga_sync:VGA|hcount_reg[9] ;       ; 3.437 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_G[*]    ; vga_sync:VGA|hcount_reg[9] ; 4.219 ; 4.048 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[0]   ; vga_sync:VGA|hcount_reg[9] ; 4.599 ; 4.599 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[1]   ; vga_sync:VGA|hcount_reg[9] ; 4.469 ; 4.469 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[2]   ; vga_sync:VGA|hcount_reg[9] ; 4.643 ; 4.401 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[3]   ; vga_sync:VGA|hcount_reg[9] ; 4.951 ; 4.866 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[4]   ; vga_sync:VGA|hcount_reg[9] ; 4.219 ; 4.219 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[5]   ; vga_sync:VGA|hcount_reg[9] ; 4.854 ; 4.769 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[6]   ; vga_sync:VGA|hcount_reg[9] ; 4.312 ; 4.115 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[7]   ; vga_sync:VGA|hcount_reg[9] ; 4.674 ; 4.589 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[8]   ; vga_sync:VGA|hcount_reg[9] ; 4.290 ; 4.048 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[9]   ; vga_sync:VGA|hcount_reg[9] ; 4.321 ; 4.294 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_R[*]    ; vga_sync:VGA|hcount_reg[9] ; 3.875 ; 3.849 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[0]   ; vga_sync:VGA|hcount_reg[9] ; 4.012 ; 4.450 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[1]   ; vga_sync:VGA|hcount_reg[9] ; 4.015 ; 4.453 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[2]   ; vga_sync:VGA|hcount_reg[9] ; 4.821 ; 4.160 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[3]   ; vga_sync:VGA|hcount_reg[9] ; 4.726 ; 4.065 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[4]   ; vga_sync:VGA|hcount_reg[9] ; 4.094 ; 4.532 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[5]   ; vga_sync:VGA|hcount_reg[9] ; 4.107 ; 4.545 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[6]   ; vga_sync:VGA|hcount_reg[9] ; 3.972 ; 4.410 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[7]   ; vga_sync:VGA|hcount_reg[9] ; 4.510 ; 3.849 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[8]   ; vga_sync:VGA|hcount_reg[9] ; 4.180 ; 4.618 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[9]   ; vga_sync:VGA|hcount_reg[9] ; 3.875 ; 4.313 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_B[*]    ; vga_sync:VGA|hcount_reg[9] ; 3.495 ; 3.687 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[0]   ; vga_sync:VGA|hcount_reg[9] ; 4.220 ; 4.247 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[1]   ; vga_sync:VGA|hcount_reg[9] ; 4.115 ; 4.142 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[2]   ; vga_sync:VGA|hcount_reg[9] ; 4.182 ; 4.059 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[3]   ; vga_sync:VGA|hcount_reg[9] ; 4.182 ; 4.059 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[4]   ; vga_sync:VGA|hcount_reg[9] ; 3.572 ; 3.764 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[5]   ; vga_sync:VGA|hcount_reg[9] ; 3.582 ; 3.774 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[6]   ; vga_sync:VGA|hcount_reg[9] ; 3.495 ; 3.687 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[7]   ; vga_sync:VGA|hcount_reg[9] ; 3.495 ; 3.687 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[8]   ; vga_sync:VGA|hcount_reg[9] ; 4.098 ; 3.975 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[9]   ; vga_sync:VGA|hcount_reg[9] ; 4.098 ; 3.975 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_BLANK_N ; vga_sync:VGA|hcount_reg[9] ; 3.437 ;       ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_G[*]    ; vga_sync:VGA|hcount_reg[9] ; 4.048 ; 4.219 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[0]   ; vga_sync:VGA|hcount_reg[9] ; 4.599 ; 4.599 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[1]   ; vga_sync:VGA|hcount_reg[9] ; 4.469 ; 4.469 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[2]   ; vga_sync:VGA|hcount_reg[9] ; 4.401 ; 4.643 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[3]   ; vga_sync:VGA|hcount_reg[9] ; 4.866 ; 4.951 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[4]   ; vga_sync:VGA|hcount_reg[9] ; 4.219 ; 4.219 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[5]   ; vga_sync:VGA|hcount_reg[9] ; 4.769 ; 4.854 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[6]   ; vga_sync:VGA|hcount_reg[9] ; 4.115 ; 4.312 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[7]   ; vga_sync:VGA|hcount_reg[9] ; 4.589 ; 4.674 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[8]   ; vga_sync:VGA|hcount_reg[9] ; 4.048 ; 4.290 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[9]   ; vga_sync:VGA|hcount_reg[9] ; 4.294 ; 4.321 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_R[*]    ; vga_sync:VGA|hcount_reg[9] ; 3.849 ; 3.875 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[0]   ; vga_sync:VGA|hcount_reg[9] ; 4.450 ; 4.012 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[1]   ; vga_sync:VGA|hcount_reg[9] ; 4.453 ; 4.015 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[2]   ; vga_sync:VGA|hcount_reg[9] ; 4.160 ; 4.821 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[3]   ; vga_sync:VGA|hcount_reg[9] ; 4.065 ; 4.726 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[4]   ; vga_sync:VGA|hcount_reg[9] ; 4.532 ; 4.094 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[5]   ; vga_sync:VGA|hcount_reg[9] ; 4.545 ; 4.107 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[6]   ; vga_sync:VGA|hcount_reg[9] ; 4.410 ; 3.972 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[7]   ; vga_sync:VGA|hcount_reg[9] ; 3.849 ; 4.510 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[8]   ; vga_sync:VGA|hcount_reg[9] ; 4.618 ; 4.180 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[9]   ; vga_sync:VGA|hcount_reg[9] ; 4.313 ; 3.875 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_B[*]    ; vga_sync:VGA|mod2_reg      ; 4.209 ; 4.209 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[0]   ; vga_sync:VGA|mod2_reg      ; 4.913 ; 4.913 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[1]   ; vga_sync:VGA|mod2_reg      ; 4.808 ; 4.808 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[2]   ; vga_sync:VGA|mod2_reg      ; 4.757 ; 4.757 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[3]   ; vga_sync:VGA|mod2_reg      ; 4.757 ; 4.757 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[4]   ; vga_sync:VGA|mod2_reg      ; 4.286 ; 4.286 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[5]   ; vga_sync:VGA|mod2_reg      ; 4.296 ; 4.296 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[6]   ; vga_sync:VGA|mod2_reg      ; 4.209 ; 4.209 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[7]   ; vga_sync:VGA|mod2_reg      ; 4.209 ; 4.209 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[8]   ; vga_sync:VGA|mod2_reg      ; 4.673 ; 4.673 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[9]   ; vga_sync:VGA|mod2_reg      ; 4.673 ; 4.673 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_BLANK_N ; vga_sync:VGA|mod2_reg      ; 4.115 ; 4.115 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_CLOCK   ; vga_sync:VGA|mod2_reg      ; 3.372 ;       ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_G[*]    ; vga_sync:VGA|mod2_reg      ; 4.762 ; 4.762 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[0]   ; vga_sync:VGA|mod2_reg      ; 5.313 ; 5.313 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[1]   ; vga_sync:VGA|mod2_reg      ; 5.183 ; 5.183 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[2]   ; vga_sync:VGA|mod2_reg      ; 5.115 ; 5.115 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[3]   ; vga_sync:VGA|mod2_reg      ; 5.580 ; 5.580 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[4]   ; vga_sync:VGA|mod2_reg      ; 4.933 ; 4.933 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[5]   ; vga_sync:VGA|mod2_reg      ; 5.483 ; 5.483 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[6]   ; vga_sync:VGA|mod2_reg      ; 4.829 ; 4.829 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[7]   ; vga_sync:VGA|mod2_reg      ; 5.303 ; 5.303 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[8]   ; vga_sync:VGA|mod2_reg      ; 4.762 ; 4.762 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[9]   ; vga_sync:VGA|mod2_reg      ; 4.987 ; 4.987 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_HS      ; vga_sync:VGA|mod2_reg      ; 5.359 ; 5.359 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_R[*]    ; vga_sync:VGA|mod2_reg      ; 4.563 ; 4.563 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[0]   ; vga_sync:VGA|mod2_reg      ; 4.726 ; 4.726 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[1]   ; vga_sync:VGA|mod2_reg      ; 4.729 ; 4.729 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[2]   ; vga_sync:VGA|mod2_reg      ; 4.874 ; 4.874 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[3]   ; vga_sync:VGA|mod2_reg      ; 4.779 ; 4.779 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[4]   ; vga_sync:VGA|mod2_reg      ; 4.808 ; 4.808 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[5]   ; vga_sync:VGA|mod2_reg      ; 4.821 ; 4.821 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[6]   ; vga_sync:VGA|mod2_reg      ; 4.686 ; 4.686 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[7]   ; vga_sync:VGA|mod2_reg      ; 4.563 ; 4.563 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[8]   ; vga_sync:VGA|mod2_reg      ; 4.894 ; 4.894 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[9]   ; vga_sync:VGA|mod2_reg      ; 4.589 ; 4.589 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_VS      ; vga_sync:VGA|mod2_reg      ; 5.680 ; 5.680 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_CLOCK   ; vga_sync:VGA|mod2_reg      ;       ; 3.372 ; Fall       ; vga_sync:VGA|mod2_reg      ;
+--------------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; iSW[3]     ; oVGA_B[0]   ; 14.160 ;        ;        ; 14.160 ;
; iSW[3]     ; oVGA_B[1]   ; 13.924 ;        ;        ; 13.924 ;
; iSW[3]     ; oVGA_B[2]   ; 12.884 ;        ;        ; 12.884 ;
; iSW[3]     ; oVGA_B[3]   ; 12.884 ;        ;        ; 12.884 ;
; iSW[3]     ; oVGA_B[4]   ; 13.470 ;        ;        ; 13.470 ;
; iSW[3]     ; oVGA_B[5]   ; 13.480 ;        ;        ; 13.480 ;
; iSW[3]     ; oVGA_B[6]   ; 13.286 ;        ;        ; 13.286 ;
; iSW[3]     ; oVGA_B[7]   ; 13.286 ;        ;        ; 13.286 ;
; iSW[3]     ; oVGA_B[8]   ; 12.696 ;        ;        ; 12.696 ;
; iSW[3]     ; oVGA_B[9]   ; 12.696 ;        ;        ; 12.696 ;
; iSW[4]     ; oVGA_G[0]   ; 15.613 ;        ;        ; 15.613 ;
; iSW[4]     ; oVGA_G[1]   ; 15.349 ;        ;        ; 15.349 ;
; iSW[4]     ; oVGA_G[2]   ; 15.784 ;        ;        ; 15.784 ;
; iSW[4]     ; oVGA_G[3]   ; 14.696 ;        ;        ; 14.696 ;
; iSW[4]     ; oVGA_G[4]   ; 14.818 ;        ;        ; 14.818 ;
; iSW[4]     ; oVGA_G[5]   ; 14.469 ;        ;        ; 14.469 ;
; iSW[4]     ; oVGA_G[6]   ; 14.872 ;        ;        ; 14.872 ;
; iSW[4]     ; oVGA_G[7]   ; 14.129 ;        ;        ; 14.129 ;
; iSW[4]     ; oVGA_G[8]   ; 15.086 ;        ;        ; 15.086 ;
; iSW[4]     ; oVGA_G[9]   ; 14.536 ;        ;        ; 14.536 ;
; iSW[5]     ; oVGA_R[0]   ; 14.558 ;        ;        ; 14.558 ;
; iSW[5]     ; oVGA_R[1]   ; 14.573 ;        ;        ; 14.573 ;
; iSW[5]     ; oVGA_R[2]   ; 14.618 ;        ;        ; 14.618 ;
; iSW[5]     ; oVGA_R[3]   ; 14.397 ;        ;        ; 14.397 ;
; iSW[5]     ; oVGA_R[4]   ; 14.780 ;        ;        ; 14.780 ;
; iSW[5]     ; oVGA_R[5]   ; 14.793 ;        ;        ; 14.793 ;
; iSW[5]     ; oVGA_R[6]   ; 14.518 ;        ;        ; 14.518 ;
; iSW[5]     ; oVGA_R[7]   ; 13.927 ;        ;        ; 13.927 ;
; iSW[5]     ; oVGA_R[8]   ; 14.841 ;        ;        ; 14.841 ;
; iSW[5]     ; oVGA_R[9]   ; 14.297 ;        ;        ; 14.297 ;
; iSW[17]    ; oVGA_B[0]   ;        ; 16.467 ; 16.467 ;        ;
; iSW[17]    ; oVGA_B[1]   ;        ; 16.231 ; 16.231 ;        ;
; iSW[17]    ; oVGA_B[2]   ;        ; 16.231 ; 16.231 ;        ;
; iSW[17]    ; oVGA_B[3]   ;        ; 16.231 ; 16.231 ;        ;
; iSW[17]    ; oVGA_B[4]   ;        ; 14.870 ; 14.870 ;        ;
; iSW[17]    ; oVGA_B[5]   ;        ; 14.880 ; 14.880 ;        ;
; iSW[17]    ; oVGA_B[6]   ;        ; 14.686 ; 14.686 ;        ;
; iSW[17]    ; oVGA_B[7]   ;        ; 14.686 ; 14.686 ;        ;
; iSW[17]    ; oVGA_B[8]   ;        ; 16.043 ; 16.043 ;        ;
; iSW[17]    ; oVGA_B[9]   ;        ; 16.043 ; 16.043 ;        ;
; iSW[17]    ; oVGA_G[0]   ;        ; 17.012 ; 17.012 ;        ;
; iSW[17]    ; oVGA_G[1]   ;        ; 16.748 ; 16.748 ;        ;
; iSW[17]    ; oVGA_G[2]   ;        ; 16.345 ; 16.345 ;        ;
; iSW[17]    ; oVGA_G[3]   ;        ; 17.630 ; 17.630 ;        ;
; iSW[17]    ; oVGA_G[4]   ;        ; 16.217 ; 16.217 ;        ;
; iSW[17]    ; oVGA_G[5]   ;        ; 17.403 ; 17.403 ;        ;
; iSW[17]    ; oVGA_G[6]   ;        ; 15.994 ; 15.994 ;        ;
; iSW[17]    ; oVGA_G[7]   ;        ; 17.063 ; 17.063 ;        ;
; iSW[17]    ; oVGA_G[8]   ;        ; 15.647 ; 15.647 ;        ;
; iSW[17]    ; oVGA_G[9]   ;        ; 16.637 ; 16.637 ;        ;
; iSW[17]    ; oVGA_R[0]   ;        ; 15.080 ; 15.080 ;        ;
; iSW[17]    ; oVGA_R[1]   ;        ; 15.095 ; 15.095 ;        ;
; iSW[17]    ; oVGA_R[2]   ;        ; 15.954 ; 15.954 ;        ;
; iSW[17]    ; oVGA_R[3]   ;        ; 15.733 ; 15.733 ;        ;
; iSW[17]    ; oVGA_R[4]   ;        ; 15.302 ; 15.302 ;        ;
; iSW[17]    ; oVGA_R[5]   ;        ; 15.315 ; 15.315 ;        ;
; iSW[17]    ; oVGA_R[6]   ;        ; 15.040 ; 15.040 ;        ;
; iSW[17]    ; oVGA_R[7]   ;        ; 15.263 ; 15.263 ;        ;
; iSW[17]    ; oVGA_R[8]   ;        ; 15.363 ; 15.363 ;        ;
; iSW[17]    ; oVGA_R[9]   ;        ; 14.819 ; 14.819 ;        ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; iSW[3]     ; oVGA_B[0]   ; 7.609 ;       ;       ; 7.609 ;
; iSW[3]     ; oVGA_B[1]   ; 7.504 ;       ;       ; 7.504 ;
; iSW[3]     ; oVGA_B[2]   ; 7.042 ;       ;       ; 7.042 ;
; iSW[3]     ; oVGA_B[3]   ; 7.042 ;       ;       ; 7.042 ;
; iSW[3]     ; oVGA_B[4]   ; 7.309 ;       ;       ; 7.309 ;
; iSW[3]     ; oVGA_B[5]   ; 7.319 ;       ;       ; 7.319 ;
; iSW[3]     ; oVGA_B[6]   ; 7.232 ;       ;       ; 7.232 ;
; iSW[3]     ; oVGA_B[7]   ; 7.232 ;       ;       ; 7.232 ;
; iSW[3]     ; oVGA_B[8]   ; 6.958 ;       ;       ; 6.958 ;
; iSW[3]     ; oVGA_B[9]   ; 6.958 ;       ;       ; 6.958 ;
; iSW[4]     ; oVGA_G[0]   ; 8.320 ;       ;       ; 8.320 ;
; iSW[4]     ; oVGA_G[1]   ; 8.190 ;       ;       ; 8.190 ;
; iSW[4]     ; oVGA_G[2]   ; 8.380 ;       ;       ; 8.380 ;
; iSW[4]     ; oVGA_G[3]   ; 7.902 ;       ;       ; 7.902 ;
; iSW[4]     ; oVGA_G[4]   ; 7.940 ;       ;       ; 7.940 ;
; iSW[4]     ; oVGA_G[5]   ; 7.805 ;       ;       ; 7.805 ;
; iSW[4]     ; oVGA_G[6]   ; 7.959 ;       ;       ; 7.959 ;
; iSW[4]     ; oVGA_G[7]   ; 7.625 ;       ;       ; 7.625 ;
; iSW[4]     ; oVGA_G[8]   ; 8.027 ;       ;       ; 8.027 ;
; iSW[4]     ; oVGA_G[9]   ; 7.778 ;       ;       ; 7.778 ;
; iSW[5]     ; oVGA_R[0]   ; 7.829 ;       ;       ; 7.829 ;
; iSW[5]     ; oVGA_R[1]   ; 7.832 ;       ;       ; 7.832 ;
; iSW[5]     ; oVGA_R[2]   ; 7.788 ;       ;       ; 7.788 ;
; iSW[5]     ; oVGA_R[3]   ; 7.693 ;       ;       ; 7.693 ;
; iSW[5]     ; oVGA_R[4]   ; 7.911 ;       ;       ; 7.911 ;
; iSW[5]     ; oVGA_R[5]   ; 7.924 ;       ;       ; 7.924 ;
; iSW[5]     ; oVGA_R[6]   ; 7.789 ;       ;       ; 7.789 ;
; iSW[5]     ; oVGA_R[7]   ; 7.477 ;       ;       ; 7.477 ;
; iSW[5]     ; oVGA_R[8]   ; 7.997 ;       ;       ; 7.997 ;
; iSW[5]     ; oVGA_R[9]   ; 7.692 ;       ;       ; 7.692 ;
; iSW[17]    ; oVGA_B[0]   ;       ; 8.722 ; 8.722 ;       ;
; iSW[17]    ; oVGA_B[1]   ;       ; 8.617 ; 8.617 ;       ;
; iSW[17]    ; oVGA_B[2]   ;       ; 8.582 ; 8.582 ;       ;
; iSW[17]    ; oVGA_B[3]   ;       ; 8.582 ; 8.582 ;       ;
; iSW[17]    ; oVGA_B[4]   ;       ; 7.991 ; 7.991 ;       ;
; iSW[17]    ; oVGA_B[5]   ;       ; 8.001 ; 8.001 ;       ;
; iSW[17]    ; oVGA_B[6]   ;       ; 7.914 ; 7.914 ;       ;
; iSW[17]    ; oVGA_B[7]   ;       ; 7.914 ; 7.914 ;       ;
; iSW[17]    ; oVGA_B[8]   ;       ; 8.498 ; 8.498 ;       ;
; iSW[17]    ; oVGA_B[9]   ;       ; 8.498 ; 8.498 ;       ;
; iSW[17]    ; oVGA_G[0]   ;       ; 9.019 ; 9.019 ;       ;
; iSW[17]    ; oVGA_G[1]   ;       ; 8.889 ; 8.889 ;       ;
; iSW[17]    ; oVGA_G[2]   ;       ; 8.712 ; 8.712 ;       ;
; iSW[17]    ; oVGA_G[3]   ;       ; 9.266 ; 9.266 ;       ;
; iSW[17]    ; oVGA_G[4]   ;       ; 8.639 ; 8.639 ;       ;
; iSW[17]    ; oVGA_G[5]   ;       ; 9.169 ; 9.169 ;       ;
; iSW[17]    ; oVGA_G[6]   ;       ; 8.535 ; 8.535 ;       ;
; iSW[17]    ; oVGA_G[7]   ;       ; 8.989 ; 8.989 ;       ;
; iSW[17]    ; oVGA_G[8]   ;       ; 8.359 ; 8.359 ;       ;
; iSW[17]    ; oVGA_G[9]   ;       ; 8.796 ; 8.796 ;       ;
; iSW[17]    ; oVGA_R[0]   ;       ; 8.153 ; 8.153 ;       ;
; iSW[17]    ; oVGA_R[1]   ;       ; 8.156 ; 8.156 ;       ;
; iSW[17]    ; oVGA_R[2]   ;       ; 8.456 ; 8.456 ;       ;
; iSW[17]    ; oVGA_R[3]   ;       ; 8.361 ; 8.361 ;       ;
; iSW[17]    ; oVGA_R[4]   ;       ; 8.235 ; 8.235 ;       ;
; iSW[17]    ; oVGA_R[5]   ;       ; 8.248 ; 8.248 ;       ;
; iSW[17]    ; oVGA_R[6]   ;       ; 8.113 ; 8.113 ;       ;
; iSW[17]    ; oVGA_R[7]   ;       ; 8.145 ; 8.145 ;       ;
; iSW[17]    ; oVGA_R[8]   ;       ; 8.321 ; 8.321 ;       ;
; iSW[17]    ; oVGA_R[9]   ;       ; 8.016 ; 8.016 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; ball_clock:BCLOCK|clk      ; ball_clock:BCLOCK|clk      ; 0        ; 0        ; 0        ; 18716    ;
; paddle_clock:PCLOCK|clk    ; ball_clock:BCLOCK|clk      ; 0        ; 0        ; 0        ; 7776     ;
; ball_clock:BCLOCK|clk      ; iCLK_50                    ; 1        ; 29823    ; 0        ; 0        ;
; iCLK_50                    ; iCLK_50                    ; 2759     ; 0        ; 0        ; 0        ;
; paddle_clock:PCLOCK|clk    ; iCLK_50                    ; 1        ; 1        ; 0        ; 0        ;
; vga_sync:VGA|hcount_reg[9] ; iCLK_50                    ; 11       ; 0        ; 0        ; 0        ;
; vga_sync:VGA|mod2_reg      ; iCLK_50                    ; 1        ; 1        ; 0        ; 0        ;
; paddle_clock:PCLOCK|clk    ; paddle_clock:PCLOCK|clk    ; 0        ; 0        ; 0        ; 690      ;
; ball_clock:BCLOCK|clk      ; vga_sync:VGA|hcount_reg[9] ; 0        ; 9        ; 0        ; 0        ;
; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[9] ; 78       ; 0        ; 0        ; 0        ;
; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg      ; 19       ; 19       ; 0        ; 0        ;
; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg      ; 347      ; 10       ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; ball_clock:BCLOCK|clk      ; ball_clock:BCLOCK|clk      ; 0        ; 0        ; 0        ; 18716    ;
; paddle_clock:PCLOCK|clk    ; ball_clock:BCLOCK|clk      ; 0        ; 0        ; 0        ; 7776     ;
; ball_clock:BCLOCK|clk      ; iCLK_50                    ; 1        ; 29823    ; 0        ; 0        ;
; iCLK_50                    ; iCLK_50                    ; 2759     ; 0        ; 0        ; 0        ;
; paddle_clock:PCLOCK|clk    ; iCLK_50                    ; 1        ; 1        ; 0        ; 0        ;
; vga_sync:VGA|hcount_reg[9] ; iCLK_50                    ; 11       ; 0        ; 0        ; 0        ;
; vga_sync:VGA|mod2_reg      ; iCLK_50                    ; 1        ; 1        ; 0        ; 0        ;
; paddle_clock:PCLOCK|clk    ; paddle_clock:PCLOCK|clk    ; 0        ; 0        ; 0        ; 690      ;
; ball_clock:BCLOCK|clk      ; vga_sync:VGA|hcount_reg[9] ; 0        ; 9        ; 0        ; 0        ;
; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[9] ; 78       ; 0        ; 0        ; 0        ;
; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg      ; 19       ; 19       ; 0        ; 0        ;
; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg      ; 347      ; 10       ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 168   ; 168  ;
; Unconstrained Output Ports      ; 38    ; 38   ;
; Unconstrained Output Port Paths ; 2045  ; 2045 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Wed Apr 04 16:45:59 2012
Info: Command: quartus_sta pong -c pong
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): Timing Analysis is analyzing one or more combinational loops as latches
    Warning (335094): Node "row_addr[1]|combout" is a latch
    Warning (335094): Node "char_addr[3]|combout" is a latch
    Warning (335094): Node "char_addr[0]|combout" is a latch
    Warning (335094): Node "char_addr[1]|combout" is a latch
    Warning (335094): Node "bit_addr[0]|combout" is a latch
    Warning (335094): Node "char_addr[4]|combout" is a latch
    Warning (335094): Node "char_addr[2]|combout" is a latch
    Warning (335094): Node "char_addr[6]|combout" is a latch
    Warning (335094): Node "row_addr[0]|combout" is a latch
    Warning (335094): Node "row_addr[3]|combout" is a latch
    Warning (335094): Node "bit_addr[2]|combout" is a latch
    Warning (335094): Node "row_addr[2]|combout" is a latch
    Warning (335094): Node "bit_addr[1]|combout" is a latch
    Warning (335094): Node "char_addr[5]|combout" is a latch
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pong.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name vga_sync:VGA|mod2_reg vga_sync:VGA|mod2_reg
    Info (332105): create_clock -period 1.000 -name ball_clock:BCLOCK|clk ball_clock:BCLOCK|clk
    Info (332105): create_clock -period 1.000 -name iCLK_50 iCLK_50
    Info (332105): create_clock -period 1.000 -name paddle_clock:PCLOCK|clk paddle_clock:PCLOCK|clk
    Info (332105): create_clock -period 1.000 -name vga_sync:VGA|hcount_reg[9] vga_sync:VGA|hcount_reg[9]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.336
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.336      -608.289 iCLK_50 
    Info (332119):    -6.764      -208.320 ball_clock:BCLOCK|clk 
    Info (332119):    -4.631       -51.834 vga_sync:VGA|mod2_reg 
    Info (332119):    -4.230       -39.873 paddle_clock:PCLOCK|clk 
    Info (332119):    -2.793       -15.435 vga_sync:VGA|hcount_reg[9] 
Info (332146): Worst-case hold slack is -2.854
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.854       -41.609 vga_sync:VGA|mod2_reg 
    Info (332119):    -2.691        -8.050 iCLK_50 
    Info (332119):    -0.112        -0.219 vga_sync:VGA|hcount_reg[9] 
    Info (332119):     0.391         0.000 ball_clock:BCLOCK|clk 
    Info (332119):     0.935         0.000 paddle_clock:PCLOCK|clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -75.380 iCLK_50 
    Info (332119):    -0.500       -36.000 ball_clock:BCLOCK|clk 
    Info (332119):    -0.500       -22.000 vga_sync:VGA|mod2_reg 
    Info (332119):    -0.500       -10.000 paddle_clock:PCLOCK|clk 
    Info (332119):     0.500         0.000 vga_sync:VGA|hcount_reg[9] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 39 output pins without output pin load capacitance assignment
    Info (306007): Pin "oLEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_CLOCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_SYNC_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_BLANK_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.324
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.324      -249.229 iCLK_50 
    Info (332119):    -2.542       -73.696 ball_clock:BCLOCK|clk 
    Info (332119):    -2.068       -15.013 vga_sync:VGA|mod2_reg 
    Info (332119):    -1.289       -12.085 paddle_clock:PCLOCK|clk 
    Info (332119):    -1.093        -4.078 vga_sync:VGA|hcount_reg[9] 
Info (332146): Worst-case hold slack is -1.824
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.824       -26.445 vga_sync:VGA|mod2_reg 
    Info (332119):    -1.680        -5.018 iCLK_50 
    Info (332119):     0.102         0.000 vga_sync:VGA|hcount_reg[9] 
    Info (332119):     0.215         0.000 ball_clock:BCLOCK|clk 
    Info (332119):     0.416         0.000 paddle_clock:PCLOCK|clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -75.380 iCLK_50 
    Info (332119):    -0.500       -36.000 ball_clock:BCLOCK|clk 
    Info (332119):    -0.500       -22.000 vga_sync:VGA|mod2_reg 
    Info (332119):    -0.500       -10.000 paddle_clock:PCLOCK|clk 
    Info (332119):     0.500         0.000 vga_sync:VGA|hcount_reg[9] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 19 warnings
    Info: Peak virtual memory: 343 megabytes
    Info: Processing ended: Wed Apr 04 16:46:32 2012
    Info: Elapsed time: 00:00:33
    Info: Total CPU time (on all processors): 00:00:04


