---
layout: post
title:  "Ampere世代のGPUはFP32->TF32の丸め回路を持つか？"
date:   2023-01-09 01:08:41 +0900
categories: cuda
---

{% include header.markdown %}

<a href="https://adventar.org/calendars/10896">消えたCUDA関連の旧ブログ記事を復元するひとり Advent Calendar 2024</a>の記事です。

<h2 id='a'>なんの話か？</h2>
<p>
<span class='code-range'>cvt.rna.tf32.f32</span>PTX命令によりRNA (Round to Nearest; ties to Away)を用いFP32からTF32への丸め付き変換が行える訳ですが、FP16変換などではRN (Round to Nearest; ties to even)が使える中、何故TF32はRNAなのか？という話。<br>
タイトルの答えとしては、Noです。
</p>

<h2 id='b'>cvt.rna.tf32.f32はAmpereのSASSとして何になるか？</h2>
<p>
適当にFP32->TF32の変換だけを行うカーネルを書き、sm_86用にコンパイルし、<span class='code-range'>cuobjdump</span>で見てみと以下のようなビット演算（抜粋）に落とされていました。
<pre>
        /*0050*/                   MOV R5, 0x1000 ;                              /* 0x0000100000057802 */
                                                                                 /* 0x000fe40000000f00 */
        /*0060*/                   FSETP.GEU.AND P0, PT, |R0|, +INF , PT ;       /* 0x7f8000000000780b */
                                                                                 /* 0x004fda0003f0e200 */
        /*0070*/              @!P0 IMAD.IADD.U32 R0, R0, 0x1, R5 ;               /* 0x0000000100008824 */
                                                                                 /* 0x000fca00078e0005 */
        /*0080*/                   LOP3.LUT R5, R0, 0xffffe000, RZ, 0xc0, !PT ;  /* 0xffffe00000057812 */
                                                                                 /* 0x000fca00078ec0ff */
</pre>

入力はR0です。
2命令目でINF判定をし、INFでなければ次の繰り上げ処理を行います。
3命令目はIMADによるADDのエミュレートです。<br>
FP32入力<span class='code-range'>R0</span>レジスタに<span class='code-range'>0x1000</span>が整数加算されます。<br>
これはちょうどLSBから13 bit目であり、切り捨てられる仮数部の最上位ビット（＝RNAで繰り上がりを判定するビット）となります。<br>
この加算により繰り上がりが完成します。<br>
浮動小数点数は仮数部指数部が別れているにも拘らず、仮数部への単純な整数加算によって指数部の繰り上がりまで勝手になされるというのは便利な性質です。
</p>
<p>
4命令目の<span class='code-range'>LOP3.LUT</span>というのは、3入力の任意の論理演算を行う命令で、LUTからどの組み合わせの演算を行うかを取り出し実行します <a href='#ref1'>[1]</a>。<br>
3入力中1入力はRZなので、今回は実質的に2入力の論理演算です。<br>
ドキュメントはないので妄想ですが、<span class='code-range'>0xffffe000</span>という上位19bitが1のマスクを見るに、<span class='code-range'>R0</span>とANDが取られているのでしょう。<br>
これにより上位19 bitが取り出され、RNAの完成です。
</p>

<h2 id='c'>おわりに</h2>
<p>
というわけで、FP32->TF32変換のPTX命令はSASSの時点でビット演算となっていました。<br>
RNの場合はtie時の偶数方向繰り上げ判定がビット演算では複雑になるため、RNAを採用したのですかね、きっと。<br>
それにしては零レジスタ（RZ）とRound toward Zero（RZ）は被っていて紛らわしい。
</p>

<h3>関連</h3>
<ul>
  <li><a href='https://enp1s0.github.io/blog/cuda/2020/12/01/ampere-tensor-cores.html'>AmpereのTensorコアの話 - 天炉48町</a></li>
</ul>

<h3>参考</h3>
<ul>
  <li id='ref1'> [1] <a href='https://forums.developer.nvidia.com/t/what-does-lop3-lut-mean-how-is-it-executed/227472/2'>What does LOP3.LUT mean? How is it executed? </a></li>
</ul> 
