Fitter report for CourseWork
Mon May 13 06:19:54 2019
Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Interconnect Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing
 36. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; Fitter Summary                                                          ;
+-------------------------------+-----------------------------------------+
; Fitter Status                 ; Successful - Mon May 13 06:19:53 2019   ;
; Quartus II Version            ; 9.1 Build 222 10/21/2009 SJ Web Edition ;
; Revision Name                 ; CourseWork                              ;
; Top-level Entity Name         ; TestingBlock                            ;
; Family                        ; Stratix II                              ;
; Device                        ; EP2S15F484C3                            ;
; Timing Models                 ; Final                                   ;
; Logic utilization             ; 9 %                                     ;
;     Combinational ALUTs       ; 658 / 12,480 ( 5 % )                    ;
;     Dedicated logic registers ; 611 / 12,480 ( 5 % )                    ;
; Total registers               ; 611                                     ;
; Total pins                    ; 123 / 343 ( 36 % )                      ;
; Total virtual pins            ; 0                                       ;
; Total block memory bits       ; 221,184 / 419,328 ( 53 % )              ;
; DSP block 9-bit elements      ; 0 / 96 ( 0 % )                          ;
; Total PLLs                    ; 0 / 6 ( 0 % )                           ;
; Total DLLs                    ; 0 / 2 ( 0 % )                           ;
+-------------------------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; AUTO                           ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; On                             ; On                             ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                          ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
; Use Best Effort Settings for Compilation                                   ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+--------------------+-------------------------------+
; Pin Name           ; Reason                        ;
+--------------------+-------------------------------+
; CommandAddress[13] ; Incomplete set of assignments ;
; CommandAddress[12] ; Incomplete set of assignments ;
; CommandAddress[11] ; Incomplete set of assignments ;
; CommandAddress[10] ; Incomplete set of assignments ;
; CommandAddress[9]  ; Incomplete set of assignments ;
; CommandAddress[8]  ; Incomplete set of assignments ;
; CommandAddress[7]  ; Incomplete set of assignments ;
; CommandAddress[6]  ; Incomplete set of assignments ;
; CommandAddress[5]  ; Incomplete set of assignments ;
; CommandAddress[4]  ; Incomplete set of assignments ;
; CommandAddress[3]  ; Incomplete set of assignments ;
; CommandAddress[2]  ; Incomplete set of assignments ;
; CommandAddress[1]  ; Incomplete set of assignments ;
; CommandAddress[0]  ; Incomplete set of assignments ;
; CPUData[8]         ; Incomplete set of assignments ;
; CPUData[7]         ; Incomplete set of assignments ;
; CPUData[6]         ; Incomplete set of assignments ;
; CPUData[5]         ; Incomplete set of assignments ;
; CPUData[4]         ; Incomplete set of assignments ;
; CPUData[3]         ; Incomplete set of assignments ;
; CPUData[2]         ; Incomplete set of assignments ;
; CPUData[1]         ; Incomplete set of assignments ;
; CPUData[0]         ; Incomplete set of assignments ;
; Data[8]            ; Incomplete set of assignments ;
; Data[7]            ; Incomplete set of assignments ;
; Data[6]            ; Incomplete set of assignments ;
; Data[5]            ; Incomplete set of assignments ;
; Data[4]            ; Incomplete set of assignments ;
; Data[3]            ; Incomplete set of assignments ;
; Data[2]            ; Incomplete set of assignments ;
; Data[1]            ; Incomplete set of assignments ;
; Data[0]            ; Incomplete set of assignments ;
; MemoryAddress[13]  ; Incomplete set of assignments ;
; MemoryAddress[12]  ; Incomplete set of assignments ;
; MemoryAddress[11]  ; Incomplete set of assignments ;
; MemoryAddress[10]  ; Incomplete set of assignments ;
; MemoryAddress[9]   ; Incomplete set of assignments ;
; MemoryAddress[8]   ; Incomplete set of assignments ;
; MemoryAddress[7]   ; Incomplete set of assignments ;
; MemoryAddress[6]   ; Incomplete set of assignments ;
; MemoryAddress[5]   ; Incomplete set of assignments ;
; MemoryAddress[4]   ; Incomplete set of assignments ;
; MemoryAddress[3]   ; Incomplete set of assignments ;
; MemoryAddress[2]   ; Incomplete set of assignments ;
; MemoryAddress[1]   ; Incomplete set of assignments ;
; MemoryAddress[0]   ; Incomplete set of assignments ;
; RegisteAddress[2]  ; Incomplete set of assignments ;
; RegisteAddress[1]  ; Incomplete set of assignments ;
; RegisteAddress[0]  ; Incomplete set of assignments ;
; ReadCache          ; Incomplete set of assignments ;
; CacheClock         ; Incomplete set of assignments ;
; Enable             ; Incomplete set of assignments ;
; WriteResultCPU     ; Incomplete set of assignments ;
; Hit                ; Incomplete set of assignments ;
; WriteCache         ; Incomplete set of assignments ;
; Command[15]        ; Incomplete set of assignments ;
; Command[14]        ; Incomplete set of assignments ;
; Command[13]        ; Incomplete set of assignments ;
; Command[12]        ; Incomplete set of assignments ;
; Command[11]        ; Incomplete set of assignments ;
; Command[10]        ; Incomplete set of assignments ;
; Command[9]         ; Incomplete set of assignments ;
; Command[8]         ; Incomplete set of assignments ;
; Command[7]         ; Incomplete set of assignments ;
; Command[6]         ; Incomplete set of assignments ;
; Command[5]         ; Incomplete set of assignments ;
; Command[4]         ; Incomplete set of assignments ;
; Command[3]         ; Incomplete set of assignments ;
; Command[2]         ; Incomplete set of assignments ;
; Command[1]         ; Incomplete set of assignments ;
; Command[0]         ; Incomplete set of assignments ;
; Control[2]         ; Incomplete set of assignments ;
; Control[1]         ; Incomplete set of assignments ;
; Control[0]         ; Incomplete set of assignments ;
; count[3]           ; Incomplete set of assignments ;
; count[2]           ; Incomplete set of assignments ;
; count[1]           ; Incomplete set of assignments ;
; count[0]           ; Incomplete set of assignments ;
; IP[13]             ; Incomplete set of assignments ;
; IP[12]             ; Incomplete set of assignments ;
; IP[11]             ; Incomplete set of assignments ;
; IP[10]             ; Incomplete set of assignments ;
; IP[9]              ; Incomplete set of assignments ;
; IP[8]              ; Incomplete set of assignments ;
; IP[7]              ; Incomplete set of assignments ;
; IP[6]              ; Incomplete set of assignments ;
; IP[5]              ; Incomplete set of assignments ;
; IP[4]              ; Incomplete set of assignments ;
; IP[3]              ; Incomplete set of assignments ;
; IP[2]              ; Incomplete set of assignments ;
; IP[1]              ; Incomplete set of assignments ;
; IP[0]              ; Incomplete set of assignments ;
; IR[26]             ; Incomplete set of assignments ;
; IR[25]             ; Incomplete set of assignments ;
; IR[24]             ; Incomplete set of assignments ;
; IR[23]             ; Incomplete set of assignments ;
; IR[22]             ; Incomplete set of assignments ;
; IR[21]             ; Incomplete set of assignments ;
; IR[20]             ; Incomplete set of assignments ;
; IR[19]             ; Incomplete set of assignments ;
; IR[18]             ; Incomplete set of assignments ;
; IR[17]             ; Incomplete set of assignments ;
; IR[16]             ; Incomplete set of assignments ;
; IR[15]             ; Incomplete set of assignments ;
; IR[14]             ; Incomplete set of assignments ;
; IR[13]             ; Incomplete set of assignments ;
; IR[12]             ; Incomplete set of assignments ;
; IR[11]             ; Incomplete set of assignments ;
; IR[10]             ; Incomplete set of assignments ;
; IR[9]              ; Incomplete set of assignments ;
; IR[8]              ; Incomplete set of assignments ;
; IR[7]              ; Incomplete set of assignments ;
; IR[6]              ; Incomplete set of assignments ;
; IR[5]              ; Incomplete set of assignments ;
; IR[4]              ; Incomplete set of assignments ;
; IR[3]              ; Incomplete set of assignments ;
; IR[2]              ; Incomplete set of assignments ;
; IR[1]              ; Incomplete set of assignments ;
; IR[0]              ; Incomplete set of assignments ;
; RegisterControl[2] ; Incomplete set of assignments ;
; RegisterControl[1] ; Incomplete set of assignments ;
; RegisterControl[0] ; Incomplete set of assignments ;
; Clock              ; Incomplete set of assignments ;
+--------------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                      ; Action     ; Operation                                         ; Reason                   ; Node Port ; Node Port Name ; Destination Node                                                                                                   ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; CacheBlock:inst10|lpm_bustri0:inst10|lpm_bustri:lpm_bustri_component|dout[13]~14                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CacheBlock:inst10|lpm_bustri0:inst10|lpm_bustri:lpm_bustri_component|dout[13]~14DUPLICATE                          ;                  ;                       ;
; POHBlock:inst6|lpm_bustri1:inst1|lpm_bustri:lpm_bustri_component|dout[3]~37                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; POHBlock:inst6|lpm_bustri1:inst1|lpm_bustri:lpm_bustri_component|dout[3]~37DUPLICATE                               ;                  ;                       ;
; POHBlock:inst6|lpm_bustri1:inst1|lpm_bustri:lpm_bustri_component|dout[6]~49                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; POHBlock:inst6|lpm_bustri1:inst1|lpm_bustri:lpm_bustri_component|dout[6]~49DUPLICATE                               ;                  ;                       ;
; POHBlock:inst6|lpm_bustri1:inst1|lpm_bustri:lpm_bustri_component|dout[6]~50                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; POHBlock:inst6|lpm_bustri1:inst1|lpm_bustri:lpm_bustri_component|dout[6]~50DUPLICATE                               ;                  ;                       ;
; POHBlock:inst6|lpm_bustri1:inst1|lpm_bustri:lpm_bustri_component|dout[8]~45                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; POHBlock:inst6|lpm_bustri1:inst1|lpm_bustri:lpm_bustri_component|dout[8]~45DUPLICATE                               ;                  ;                       ;
; POHBlock:inst6|lpm_bustri1:inst1|lpm_bustri:lpm_bustri_component|dout[8]~46                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; POHBlock:inst6|lpm_bustri1:inst1|lpm_bustri:lpm_bustri_component|dout[8]~46DUPLICATE                               ;                  ;                       ;
; POHBlock:inst6|lpm_decode0:inst|lpm_decode:lpm_decode_component|decode_u7f:auto_generated|w_anode52w[3]~0 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; POHBlock:inst6|lpm_decode0:inst|lpm_decode:lpm_decode_component|decode_u7f:auto_generated|w_anode52w[3]~0DUPLICATE ;                  ;                       ;
; POHBlock:inst6|lpm_dff0:inst4|lpm_ff:lpm_ff_component|dffs[8]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; POHBlock:inst6|lpm_dff0:inst4|lpm_ff:lpm_ff_component|dffs[8]~DUPLICATE                                            ;                  ;                       ;
; POHBlock:inst6|lpm_dff0:inst7|lpm_ff:lpm_ff_component|dffs[3]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; POHBlock:inst6|lpm_dff0:inst7|lpm_ff:lpm_ff_component|dffs[3]~DUPLICATE                                            ;                  ;                       ;
; POHBlock:inst6|lpm_dff0:inst7|lpm_ff:lpm_ff_component|dffs[6]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; POHBlock:inst6|lpm_dff0:inst7|lpm_ff:lpm_ff_component|dffs[6]~DUPLICATE                                            ;                  ;                       ;
; POHBlock:inst6|lpm_dff0:inst9|lpm_ff:lpm_ff_component|dffs[6]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; POHBlock:inst6|lpm_dff0:inst9|lpm_ff:lpm_ff_component|dffs[6]~DUPLICATE                                            ;                  ;                       ;
; POHBlock:inst6|lpm_dff0:inst9|lpm_ff:lpm_ff_component|dffs[8]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; POHBlock:inst6|lpm_dff0:inst9|lpm_ff:lpm_ff_component|dffs[8]~DUPLICATE                                            ;                  ;                       ;
+-----------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Placement               ;                     ;
;     -- Requested        ; 0 / 1452 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 1452 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 1452    ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/serge/SAFOECT-Project/CourseWork/CourseWork.pin.


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                        ;
+-----------------------------------------------------------------------------------+------------------------------------------------------------------+
; Resource                                                                          ; Usage                                                            ;
+-----------------------------------------------------------------------------------+------------------------------------------------------------------+
; Combinational ALUTs                                                               ; 658 / 12,480 ( 5 % )                                             ;
; Dedicated logic registers                                                         ; 611 / 12,480 ( 5 % )                                             ;
;                                                                                   ;                                                                  ;
; Combinational ALUT usage by number of inputs                                      ;                                                                  ;
;     -- 7 input functions                                                          ; 0                                                                ;
;     -- 6 input functions                                                          ; 255                                                              ;
;     -- 5 input functions                                                          ; 134                                                              ;
;     -- 4 input functions                                                          ; 92                                                               ;
;     -- <=3 input functions                                                        ; 177                                                              ;
;                                                                                   ;                                                                  ;
; Combinational ALUTs by mode                                                       ;                                                                  ;
;     -- normal mode                                                                ; 582                                                              ;
;     -- extended LUT mode                                                          ; 0                                                                ;
;     -- arithmetic mode                                                            ; 76                                                               ;
;     -- shared arithmetic mode                                                     ; 0                                                                ;
;                                                                                   ;                                                                  ;
; Logic utilization                                                                 ; 1,140 / 12,480 ( 9 % )                                           ;
;     -- Difficulty Clustering Design                                               ; Low                                                              ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 1048                                                             ;
;         -- Combinational with no register                                         ; 437                                                              ;
;         -- Register only                                                          ; 390                                                              ;
;         -- Combinational with a register                                          ; 221                                                              ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -132                                                             ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 224                                                              ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 0                                                                ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 139                                                              ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 17                                                               ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 68                                                               ;
;         -- Unavailable due to LAB input limits                                    ; 0                                                                ;
;                                                                                   ;                                                                  ;
; Total registers*                                                                  ; 611 / 14,410 ( 4 % )                                             ;
;     -- Dedicated logic registers                                                  ; 611 / 12,480 ( 5 % )                                             ;
;     -- I/O registers                                                              ; 0 / 1,930 ( 0 % )                                                ;
;                                                                                   ;                                                                  ;
; ALMs:  partially or completely used                                               ; 651 / 6,240 ( 10 % )                                             ;
;                                                                                   ;                                                                  ;
; Total LABs:  partially or completely used                                         ; 98 / 780 ( 13 % )                                                ;
;                                                                                   ;                                                                  ;
; User inserted logic elements                                                      ; 0                                                                ;
; Virtual pins                                                                      ; 0                                                                ;
; I/O pins                                                                          ; 123 / 343 ( 36 % )                                               ;
;     -- Clock pins                                                                 ; 13 / 16 ( 81 % )                                                 ;
; Global signals                                                                    ; 16                                                               ;
; M512s                                                                             ; 0 / 104 ( 0 % )                                                  ;
; M4Ks                                                                              ; 54 / 78 ( 69 % )                                                 ;
; Total block memory bits                                                           ; 221,184 / 419,328 ( 53 % )                                       ;
; Total block memory implementation bits                                            ; 248,832 / 419,328 ( 59 % )                                       ;
; DSP block 9-bit elements                                                          ; 0 / 96 ( 0 % )                                                   ;
; PLLs                                                                              ; 0 / 6 ( 0 % )                                                    ;
; Global clocks                                                                     ; 16 / 16 ( 100 % )                                                ;
; Regional clocks                                                                   ; 0 / 32 ( 0 % )                                                   ;
; SERDES transmitters                                                               ; 0 / 38 ( 0 % )                                                   ;
; SERDES receivers                                                                  ; 0 / 42 ( 0 % )                                                   ;
; JTAGs                                                                             ; 0 / 1 ( 0 % )                                                    ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )                                                    ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )                                                    ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )                                                    ;
; Average interconnect usage (total/H/V)                                            ; 5% / 5% / 5%                                                     ;
; Peak interconnect usage (total/H/V)                                               ; 13% / 14% / 13%                                                  ;
; Maximum fan-out node                                                              ; ControlUnitBlock:inst|inst52~clkctrl                             ;
; Maximum fan-out                                                                   ; 402                                                              ;
; Highest non-global fan-out signal                                                 ; CacheBlock:inst10|lpm_dff2:inst1|lpm_ff:lpm_ff_component|dffs[1] ;
; Highest non-global fan-out                                                        ; 107                                                              ;
; Total fan-out                                                                     ; 6618                                                             ;
; Average fan-out                                                                   ; 3.75                                                             ;
+-----------------------------------------------------------------------------------+------------------------------------------------------------------+
*  Register count does not include registers inside block RAM or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Clock ; N20   ; 1        ; 0            ; 10           ; 1           ; 12                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                      ;
+--------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; CPUData[0]         ; C11   ; 4        ; 22           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; CPUData[1]         ; H20   ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; CPUData[2]         ; B8    ; 4        ; 26           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; CPUData[3]         ; R22   ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; CPUData[4]         ; E16   ; 3        ; 2            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; CPUData[5]         ; B13   ; 3        ; 18           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; CPUData[6]         ; AB18  ; 8        ; 11           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; CPUData[7]         ; AA11  ; 7        ; 22           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; CPUData[8]         ; Y9    ; 10       ; 25           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; CacheClock         ; C12   ; 4        ; 22           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; CommandAddress[0]  ; B18   ; 3        ; 10           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; CommandAddress[10] ; D12   ; 3        ; 17           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; CommandAddress[11] ; B12   ; 4        ; 22           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; CommandAddress[12] ; D11   ; 3        ; 15           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; CommandAddress[13] ; T19   ; 1        ; 0            ; 5            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; CommandAddress[1]  ; P19   ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; CommandAddress[2]  ; D14   ; 3        ; 10           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; CommandAddress[3]  ; W12   ; 8        ; 17           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; CommandAddress[4]  ; A6    ; 4        ; 30           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; CommandAddress[5]  ; H16   ; 3        ; 5            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; CommandAddress[6]  ; AA7   ; 7        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; CommandAddress[7]  ; P17   ; 1        ; 0            ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; CommandAddress[8]  ; N7    ; 6        ; 40           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; CommandAddress[9]  ; P2    ; 6        ; 40           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Command[0]         ; H12   ; 3        ; 15           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Command[10]        ; R21   ; 1        ; 0            ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Command[11]        ; D13   ; 3        ; 18           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Command[12]        ; K3    ; 5        ; 40           ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Command[13]        ; H21   ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Command[14]        ; A15   ; 3        ; 14           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Command[15]        ; F13   ; 3        ; 13           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Command[1]         ; Y16   ; 8        ; 13           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Command[2]         ; A16   ; 3        ; 13           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Command[3]         ; J2    ; 5        ; 40           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Command[4]         ; J17   ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Command[5]         ; K18   ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Command[6]         ; G13   ; 3        ; 13           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Command[7]         ; C15   ; 3        ; 14           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Command[8]         ; AA16  ; 8        ; 13           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Command[9]         ; C16   ; 3        ; 14           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Control[0]         ; A17   ; 3        ; 11           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Control[1]         ; L21   ; 2        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Control[2]         ; C10   ; 9        ; 25           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Data[0]            ; AA8   ; 7        ; 26           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Data[1]            ; K7    ; 5        ; 40           ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Data[2]            ; L7    ; 5        ; 40           ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Data[3]            ; AA9   ; 10       ; 25           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Data[4]            ; V9    ; 10       ; 26           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Data[5]            ; K4    ; 5        ; 40           ; 18           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Data[6]            ; W11   ; 8        ; 17           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Data[7]            ; L8    ; 5        ; 40           ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Data[8]            ; U10   ; 7        ; 30           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Enable             ; K20   ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Hit                ; AB13  ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IP[0]              ; J20   ; 2        ; 0            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IP[10]             ; L3    ; 5        ; 40           ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IP[11]             ; F16   ; 3        ; 6            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IP[12]             ; Y15   ; 8        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IP[13]             ; Y13   ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IP[1]              ; K1    ; 5        ; 40           ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IP[2]              ; N2    ; 6        ; 40           ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IP[3]              ; L20   ; 2        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IP[4]              ; N1    ; 6        ; 40           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IP[5]              ; K15   ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IP[6]              ; Y10   ; 7        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IP[7]              ; B16   ; 3        ; 13           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IP[8]              ; C18   ; 3        ; 10           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IP[9]              ; AB15  ; 8        ; 14           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IR[0]              ; R19   ; 1        ; 0            ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IR[10]             ; G19   ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IR[11]             ; K21   ; 2        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IR[12]             ; A13   ; 3        ; 18           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IR[13]             ; N15   ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IR[14]             ; R18   ; 1        ; 0            ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IR[15]             ; W13   ; 8        ; 15           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IR[16]             ; E11   ; 3        ; 17           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IR[17]             ; AB16  ; 8        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IR[18]             ; K22   ; 2        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IR[19]             ; G12   ; 3        ; 17           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IR[1]              ; K19   ; 2        ; 0            ; 18           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IR[20]             ; P5    ; 6        ; 40           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IR[21]             ; P21   ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IR[22]             ; N16   ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IR[23]             ; H11   ; 3        ; 17           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IR[24]             ; E12   ; 3        ; 15           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IR[25]             ; W10   ; 7        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IR[26]             ; B17   ; 3        ; 11           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IR[2]              ; K2    ; 5        ; 40           ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IR[3]              ; K16   ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IR[4]              ; V11   ; 8        ; 17           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IR[5]              ; U12   ; 8        ; 15           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IR[6]              ; B7    ; 4        ; 29           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IR[7]              ; H22   ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IR[8]              ; A18   ; 3        ; 11           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IR[9]              ; N22   ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemoryAddress[0]   ; P16   ; 1        ; 0            ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemoryAddress[10]  ; U13   ; 8        ; 10           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemoryAddress[11]  ; K17   ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemoryAddress[12]  ; T21   ; 1        ; 0            ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemoryAddress[13]  ; G22   ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemoryAddress[1]   ; T22   ; 1        ; 0            ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemoryAddress[2]   ; AB17  ; 8        ; 11           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemoryAddress[3]   ; U19   ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemoryAddress[4]   ; L16   ; 2        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemoryAddress[5]   ; T14   ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemoryAddress[6]   ; AA17  ; 8        ; 11           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemoryAddress[7]   ; T15   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemoryAddress[8]   ; P20   ; 1        ; 0            ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemoryAddress[9]   ; AA15  ; 8        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadCache          ; B15   ; 3        ; 14           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RegisteAddress[0]  ; AA12  ; 8        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RegisteAddress[1]  ; Y12   ; 8        ; 18           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RegisteAddress[2]  ; V12   ; 8        ; 17           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RegisterControl[0] ; K8    ; 5        ; 40           ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RegisterControl[1] ; L2    ; 5        ; 40           ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RegisterControl[2] ; N21   ; 1        ; 0            ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; WriteCache         ; L15   ; 2        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; WriteResultCPU     ; Y18   ; 8        ; 10           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; count[0]           ; K6    ; 5        ; 40           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; count[1]           ; T13   ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; count[2]           ; J21   ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; count[3]           ; C13   ; 3        ; 18           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+--------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 18 / 40 ( 45 % ) ; 3.3V          ; --           ;
; 2        ; 20 / 44 ( 45 % ) ; 3.3V          ; --           ;
; 3        ; 29 / 50 ( 58 % ) ; 3.3V          ; --           ;
; 4        ; 6 / 35 ( 17 % )  ; 3.3V          ; --           ;
; 5        ; 12 / 44 ( 27 % ) ; 3.3V          ; --           ;
; 6        ; 5 / 40 ( 13 % )  ; 3.3V          ; --           ;
; 7        ; 6 / 34 ( 18 % )  ; 3.3V          ; --           ;
; 8        ; 24 / 43 ( 56 % ) ; 3.3V          ; --           ;
; 9        ; 1 / 6 ( 17 % )   ; 3.3V          ; --           ;
; 10       ; 3 / 6 ( 50 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                       ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; TEMPDIODEp               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 277        ; 4        ; ^MSEL3                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A5       ; 307        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 311        ; 4        ; CommandAddress[4]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 315        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 318        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A10      ; 323        ; 9        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A13      ; 329        ; 3        ; IR[12]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A15      ; 343        ; 3        ; Command[14]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 347        ; 3        ; Command[2]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 351        ; 3        ; Control[0]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 350        ; 3        ; IR[8]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A19      ; 375        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A21      ; 383        ; 3        ; ^nCE                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 191        ; 7        ; ^nCEO                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA4      ; 181        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 163        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 159        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 155        ; 7        ; CommandAddress[6]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA8      ; 151        ; 7        ; Data[0]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA9      ; 144        ; 10       ; Data[3]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA10     ; 147        ; 10       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 141        ; 7        ; CPUData[7]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA12     ; 138        ; 8        ; RegisteAddress[0]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 137        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ;            ; 8        ; VREFB8                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AA15     ; 127        ; 8        ; MemoryAddress[9]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 123        ; 8        ; Command[8]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA17     ; 119        ; 8        ; MemoryAddress[6]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA18     ; 115        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 85         ; 8        ; #TCK                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ; 86         ; 8        ; #TMS                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 190        ; 7        ; ^nIO_PULLUP              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB3      ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB5      ; 161        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 157        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 153        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 150        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB10     ; 145        ; 10       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB12     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB13     ; 139        ; 8        ; Hit                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB14     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB15     ; 125        ; 8        ; IP[9]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ; 124        ; 8        ; IR[17]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB17     ; 117        ; 8        ; MemoryAddress[2]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB18     ; 118        ; 8        ; CPUData[6]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB19     ; 87         ; 8        ; #TRST                    ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB21     ; 84         ; 8        ; #TDI                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 276        ; 4        ; #TDO                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ; 279        ; 4        ; ^MSEL2                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B5       ; 305        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 309        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 313        ; 4        ; IR[6]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 317        ; 4        ; CPUData[2]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 320        ; 9        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 321        ; 9        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 327        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 328        ; 4        ; CommandAddress[11]       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 331        ; 3        ; CPUData[5]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ;            ; 3        ; VREFB3                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 341        ; 3        ; ReadCache                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 345        ; 3        ; IP[7]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 349        ; 3        ; IR[26]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 353        ; 3        ; CommandAddress[0]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 377        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 381        ; 3        ; ^nSTATUS                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 275        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 273        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ;            ;          ; TEMPDIODEn               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C4       ; 285        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 306        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 308        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 316        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 314        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 319        ; 9        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 324        ; 9        ; Control[2]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 325        ; 4        ; CPUData[0]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 326        ; 4        ; CacheClock               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 330        ; 3        ; count[3]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 354        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 342        ; 3        ; Command[7]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 344        ; 3        ; Command[9]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 352        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 355        ; 3        ; IP[8]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C19      ; 369        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ; 384        ; 3        ; ^CONF_DONE               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C21      ; 2          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 0          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 271        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 269        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 287        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D4       ; 278        ; 4        ; ^MSEL1                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 283        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 293        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ;            ; 4        ; VREFB4                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 297        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ;            ; 4        ; VREFB4                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D10      ; 322        ; 9        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 337        ; 3        ; CommandAddress[12]       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 333        ; 3        ; CommandAddress[10]       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 332        ; 3        ; Command[11]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 356        ; 3        ; CommandAddress[2]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 361        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ;            ; 3        ; VREFB3                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D17      ; 373        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 379        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 382        ; 3        ; ^DCLK                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D20      ; 371        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 6          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 4          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 267        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 265        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 274        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 272        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 280        ; 4        ; ^MSEL0                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 281        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 289        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 298        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 312        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 335        ; 3        ; IR[16]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 339        ; 3        ; IR[24]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 338        ; 3        ; ~DATA0~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 357        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 365        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ; 374        ; 3        ; CPUData[4]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E17      ; 376        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E18      ; 380        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ; 3          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 1          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 10         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 8          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 263        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 261        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ;            ; 5        ; VREFB5                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ; 270        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ; 268        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ; 288        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F7       ; 296        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 294        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 300        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ;            ;          ; GNDA_PLL5                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; GNDA_PLL5                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F12      ;            ;          ; VCCA_PLL5                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F13      ; 346        ; 3        ; Command[15]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 358        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 367        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 362        ; 3        ; IP[11]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F17      ; 378        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ;            ; 2        ; VREFB2                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ; 11         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F20      ; 9          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 14         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 12         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 255        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 253        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 262        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 260        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 266        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 264        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 286        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 291        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ; 302        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ;            ; 9        ; VCC_PLL5_OUT             ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; VCCD_PLL5                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G12      ; 336        ; 3        ; IR[19]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 348        ; 3        ; Command[6]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 359        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 366        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 370        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 7          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 5          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ; 19         ; 2        ; IR[10]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G20      ; 17         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 22         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 20         ; 2        ; MemoryAddress[13]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 251        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 249        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 259        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 257        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 254        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 252        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 284        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H9       ; 304        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ;            ; 4        ; VCCPD4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H11      ; 334        ; 3        ; IR[23]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 340        ; 3        ; Command[0]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ;            ; 3        ; VCCPD3                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H14      ; 360        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ; 368        ; 3        ; CommandAddress[5]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H17      ; 15         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 13         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 18         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ; 16         ; 2        ; CPUData[1]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H21      ; 26         ; 2        ; Command[13]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H22      ; 24         ; 2        ; IR[7]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 247        ; 5        ; Command[3]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 245        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ;            ; 5        ; VREFB5                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 250        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 248        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 258        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 256        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ; 364        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J16      ; 23         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J17      ; 21         ; 2        ; Command[4]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J18      ; 27         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 25         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 30         ; 2        ; IP[0]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J21      ; 28         ; 2        ; count[2]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J22      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K1       ; 239        ; 5        ; IP[1]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 237        ; 5        ; IR[2]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ; 243        ; 5        ; Command[12]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K4       ; 241        ; 5        ; Data[5]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 246        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 244        ; 5        ; count[0]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K7       ; 242        ; 5        ; Data[1]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K8       ; 240        ; 5        ; RegisterControl[0]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K9       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 2        ; VCCPD2                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 35         ; 2        ; IP[5]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 33         ; 2        ; IR[3]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K17      ; 31         ; 2        ; MemoryAddress[11]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K18      ; 29         ; 2        ; Command[5]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K19      ; 34         ; 2        ; IR[1]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K20      ; 32         ; 2        ; Enable                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K21      ; 38         ; 2        ; IR[11]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K22      ; 36         ; 2        ; IR[18]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 233        ; 5        ; RegisterControl[1]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 235        ; 5        ; IP[10]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ;            ;          ; GNDA_PLL4                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GNDA_PLL4                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCD_PLL4                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 238        ; 5        ; Data[2]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L8       ; 236        ; 5        ; Data[7]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L9       ;            ; 5        ; VCCPD5                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ; 39         ; 2        ; WriteCache               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 37         ; 2        ; MemoryAddress[4]         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L17      ;            ;          ; GNDA_PLL1                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GNDA_PLL1                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 2        ; VREFB2                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ; 40         ; 2        ; IP[3]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L21      ; 42         ; 2        ; Control[1]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L22      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M2       ; 232        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 234        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M4       ;            ;          ; VCCA_PLL3                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; VCCD_PLL3                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; VCCA_PLL4                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCD_PLL1                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCA_PLL1                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; VCCD_PLL2                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCA_PLL2                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ; 41         ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M21      ; 43         ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N1       ; 231        ; 6        ; IP[4]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 229        ; 6        ; IP[2]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 230        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N4       ; 228        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N5       ;            ;          ; GNDA_PLL3                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GNDA_PLL3                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 226        ; 6        ; CommandAddress[8]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N8       ; 224        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N9       ;            ; 6        ; VCCPD6                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ; 51         ; 1        ; IR[13]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 49         ; 1        ; IR[22]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N17      ;            ;          ; GNDA_PLL2                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GNDA_PLL2                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ; 47         ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N20      ; 45         ; 1        ; Clock                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N21      ; 46         ; 1        ; RegisterControl[2]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N22      ; 44         ; 1        ; IR[9]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ; 227        ; 6        ; CommandAddress[9]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 225        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ;            ; 6        ; VREFB6                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 222        ; 6        ; IR[20]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P6       ; 220        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 218        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ; 216        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ; 7        ; VCCPD7                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ;            ; 1        ; VCCPD1                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P16      ; 59         ; 1        ; MemoryAddress[0]         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P17      ; 57         ; 1        ; CommandAddress[7]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P18      ; 55         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ; 53         ; 1        ; CommandAddress[1]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P20      ; 50         ; 1        ; MemoryAddress[8]         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P21      ; 48         ; 1        ; IR[21]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P22      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 223        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 221        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 215        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 213        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 214        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 212        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 202        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 200        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 168        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R11      ;            ; 10       ; VCC_PLL6_OUT             ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCA_PLL6                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ; 8        ; VCCPD8                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R14      ; 106        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 89         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 83         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R17      ; 81         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 63         ; 1        ; IR[14]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R19      ; 61         ; 1        ; IR[0]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R20      ;            ; 1        ; VREFB1                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R21      ; 54         ; 1        ; Command[10]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R22      ; 52         ; 1        ; CPUData[3]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ; 219        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 217        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 207        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 205        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ; 210        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 208        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 186        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 172        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 170        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 156        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ;            ;          ; GNDA_PLL6                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GNDA_PLL6                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ; 120        ; 8        ; count[1]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T14      ; 108        ; 8        ; MemoryAddress[5]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T15      ; 98         ; 8        ; MemoryAddress[7]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T16      ; 92         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ; 67         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 65         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 66         ; 1        ; CommandAddress[13]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T20      ; 64         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 58         ; 1        ; MemoryAddress[12]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T22      ; 56         ; 1        ; MemoryAddress[1]         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U1       ; 211        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 209        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ;            ; 6        ; VREFB6                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ; 206        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 204        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 179        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U7       ; 180        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U8       ; 173        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 171        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 158        ; 7        ; Data[8]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U11      ;            ;          ; VCCD_PLL6                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 130        ; 8        ; IR[5]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ; 112        ; 8        ; MemoryAddress[10]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U14      ; 103        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 99         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ; 94         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U17      ; 71         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U18      ; 69         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 70         ; 1        ; MemoryAddress[3]         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U20      ; 68         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 62         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 60         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 203        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 201        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 198        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 196        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 188        ; 7        ; ^PORSEL                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ; 185        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V7       ; 175        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V8       ; 166        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 149        ; 10       ; Data[4]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 165        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 132        ; 8        ; IR[4]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 134        ; 8        ; RegisteAddress[2]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V13      ; 114        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 105        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 97         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ; 93         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V17      ; 90         ; 8        ; ^VCCSEL                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ; 75         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V19      ; 73         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ;            ; 1        ; VREFB1                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 74         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 72         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 199        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 197        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 194        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 192        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 182        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W6       ;            ; 7        ; VREFB7                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 177        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ;            ; 7        ; VREFB7                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W9       ; 148        ; 10       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ; 142        ; 7        ; IR[25]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W11      ; 133        ; 8        ; Data[6]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W12      ; 135        ; 8        ; CommandAddress[3]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W13      ; 128        ; 8        ; IR[15]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W14      ; 109        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 102        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 101        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 95         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ; 88         ; 8        ; ^nCONFIG                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ; 79         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W20      ; 77         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W21      ; 78         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 76         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 195        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 193        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 184        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y4       ; 189        ; 7        ; PLL_ENA                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y5       ; 162        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 160        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 154        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ; 152        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y9       ; 146        ; 10       ; CPUData[8]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y10      ; 140        ; 7        ; IP[6]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ; 143        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 136        ; 8        ; RegisteAddress[1]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y13      ; 131        ; 8        ; IP[13]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ; 110        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 126        ; 8        ; IP[12]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y16      ; 121        ; 8        ; Command[1]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y17      ; 116        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 113        ; 8        ; WriteResultCPU           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y19      ;            ; 8        ; VREFB8                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ; 91         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y21      ; 82         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 80         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; HyperTransport                   ; 0 pF  ; 100 Ohm (Differential)             ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.2-V HSTL                       ; 0 pF  ; Not Available                      ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; Differential 1.2-V HSTL          ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------+---------------------+----------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                       ; Combinational ALUTs ; ALMs     ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M512s ; M4Ks ; M-RAMs ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                                                                                           ; Library Name ;
;                                                  ;                     ;          ;                           ;               ;                   ;       ;      ;        ;              ;         ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                                                                                               ;              ;
+--------------------------------------------------+---------------------+----------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |TestingBlock                                    ; 658 (0)             ; 651 (0)  ; 611 (0)                   ; 0 (0)         ; 221184            ; 0     ; 54   ; 0      ; 0            ; 0       ; 0         ; 0         ; 123  ; 0            ; 437 (0)                        ; 390 (0)            ; 221 (0)                       ; |TestingBlock                                                                                                                                 ; work         ;
;    |CacheBlock:inst10|                           ; 371 (21)            ; 477 (13) ; 447 (3)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 277 (19)                       ; 340 (0)            ; 108 (2)                       ; |TestingBlock|CacheBlock:inst10                                                                                                               ; work         ;
;       |BankBlock:inst18|                         ; 68 (0)              ; 158 (0)  ; 144 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 68 (0)                         ; 139 (0)            ; 5 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18                                                                                              ; work         ;
;          |RowBlock:inst1|                        ; 17 (8)              ; 39 (3)   ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (8)                         ; 36 (0)             ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst1                                                                               ; work         ;
;             |lpm_dff1:inst4|                     ; 0 (0)               ; 7 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst1|lpm_dff1:inst4                                                                ; work         ;
;                |lpm_ff:lpm_ff_component|         ; 0 (0)               ; 7 (7)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst1|lpm_dff1:inst4|lpm_ff:lpm_ff_component                                        ; work         ;
;             |lpm_dff1:inst5|                     ; 0 (0)               ; 6 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst1|lpm_dff1:inst5                                                                ; work         ;
;                |lpm_ff:lpm_ff_component|         ; 0 (0)               ; 6 (6)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst1|lpm_dff1:inst5|lpm_ff:lpm_ff_component                                        ; work         ;
;             |lpm_dff1:inst6|                     ; 0 (0)               ; 7 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst1|lpm_dff1:inst6                                                                ; work         ;
;                |lpm_ff:lpm_ff_component|         ; 0 (0)               ; 7 (7)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst1|lpm_dff1:inst6|lpm_ff:lpm_ff_component                                        ; work         ;
;             |lpm_dff1:inst7|                     ; 0 (0)               ; 7 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst1|lpm_dff1:inst7                                                                ; work         ;
;                |lpm_ff:lpm_ff_component|         ; 0 (0)               ; 7 (7)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst1|lpm_dff1:inst7|lpm_ff:lpm_ff_component                                        ; work         ;
;             |lpm_mux1:inst|                      ; 9 (0)               ; 9 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst1|lpm_mux1:inst                                                                 ; work         ;
;                |lpm_mux:lpm_mux_component|       ; 9 (0)               ; 9 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst1|lpm_mux1:inst|lpm_mux:lpm_mux_component                                       ; work         ;
;                   |mux_d4e:auto_generated|       ; 9 (9)               ; 9 (9)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst1|lpm_mux1:inst|lpm_mux:lpm_mux_component|mux_d4e:auto_generated                ; work         ;
;          |RowBlock:inst2|                        ; 17 (8)              ; 41 (3)   ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (8)                         ; 33 (0)             ; 3 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst2                                                                               ; work         ;
;             |lpm_dff1:inst4|                     ; 0 (0)               ; 6 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst2|lpm_dff1:inst4                                                                ; work         ;
;                |lpm_ff:lpm_ff_component|         ; 0 (0)               ; 6 (6)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst2|lpm_dff1:inst4|lpm_ff:lpm_ff_component                                        ; work         ;
;             |lpm_dff1:inst5|                     ; 0 (0)               ; 6 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst2|lpm_dff1:inst5                                                                ; work         ;
;                |lpm_ff:lpm_ff_component|         ; 0 (0)               ; 6 (6)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component                                        ; work         ;
;             |lpm_dff1:inst6|                     ; 0 (0)               ; 8 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst2|lpm_dff1:inst6                                                                ; work         ;
;                |lpm_ff:lpm_ff_component|         ; 0 (0)               ; 8 (8)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst2|lpm_dff1:inst6|lpm_ff:lpm_ff_component                                        ; work         ;
;             |lpm_dff1:inst7|                     ; 0 (0)               ; 9 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (0)              ; 3 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst2|lpm_dff1:inst7                                                                ; work         ;
;                |lpm_ff:lpm_ff_component|         ; 0 (0)               ; 9 (9)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 3 (3)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst2|lpm_dff1:inst7|lpm_ff:lpm_ff_component                                        ; work         ;
;             |lpm_mux1:inst|                      ; 9 (0)               ; 9 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst2|lpm_mux1:inst                                                                 ; work         ;
;                |lpm_mux:lpm_mux_component|       ; 9 (0)               ; 9 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst2|lpm_mux1:inst|lpm_mux:lpm_mux_component                                       ; work         ;
;                   |mux_d4e:auto_generated|       ; 9 (9)               ; 9 (9)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst2|lpm_mux1:inst|lpm_mux:lpm_mux_component|mux_d4e:auto_generated                ; work         ;
;          |RowBlock:inst3|                        ; 17 (8)              ; 39 (2)   ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (8)                         ; 34 (0)             ; 2 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst3                                                                               ; work         ;
;             |lpm_dff1:inst4|                     ; 0 (0)               ; 7 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst3|lpm_dff1:inst4                                                                ; work         ;
;                |lpm_ff:lpm_ff_component|         ; 0 (0)               ; 7 (7)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst3|lpm_dff1:inst4|lpm_ff:lpm_ff_component                                        ; work         ;
;             |lpm_dff1:inst5|                     ; 0 (0)               ; 8 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (0)              ; 2 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst3|lpm_dff1:inst5                                                                ; work         ;
;                |lpm_ff:lpm_ff_component|         ; 0 (0)               ; 8 (8)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (7)              ; 2 (2)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst3|lpm_dff1:inst5|lpm_ff:lpm_ff_component                                        ; work         ;
;             |lpm_dff1:inst6|                     ; 0 (0)               ; 6 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst3|lpm_dff1:inst6                                                                ; work         ;
;                |lpm_ff:lpm_ff_component|         ; 0 (0)               ; 6 (6)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst3|lpm_dff1:inst6|lpm_ff:lpm_ff_component                                        ; work         ;
;             |lpm_dff1:inst7|                     ; 0 (0)               ; 7 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst3|lpm_dff1:inst7                                                                ; work         ;
;                |lpm_ff:lpm_ff_component|         ; 0 (0)               ; 7 (7)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst3|lpm_dff1:inst7|lpm_ff:lpm_ff_component                                        ; work         ;
;             |lpm_mux1:inst|                      ; 9 (0)               ; 9 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst3|lpm_mux1:inst                                                                 ; work         ;
;                |lpm_mux:lpm_mux_component|       ; 9 (0)               ; 9 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst3|lpm_mux1:inst|lpm_mux:lpm_mux_component                                       ; work         ;
;                   |mux_d4e:auto_generated|       ; 9 (9)               ; 9 (9)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst3|lpm_mux1:inst|lpm_mux:lpm_mux_component|mux_d4e:auto_generated                ; work         ;
;          |RowBlock:inst|                         ; 17 (8)              ; 39 (2)   ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (8)                         ; 36 (0)             ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst                                                                                ; work         ;
;             |lpm_dff1:inst4|                     ; 0 (0)               ; 6 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst|lpm_dff1:inst4                                                                 ; work         ;
;                |lpm_ff:lpm_ff_component|         ; 0 (0)               ; 6 (6)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst|lpm_dff1:inst4|lpm_ff:lpm_ff_component                                         ; work         ;
;             |lpm_dff1:inst5|                     ; 0 (0)               ; 8 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst|lpm_dff1:inst5                                                                 ; work         ;
;                |lpm_ff:lpm_ff_component|         ; 0 (0)               ; 8 (8)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst|lpm_dff1:inst5|lpm_ff:lpm_ff_component                                         ; work         ;
;             |lpm_dff1:inst6|                     ; 0 (0)               ; 6 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst|lpm_dff1:inst6                                                                 ; work         ;
;                |lpm_ff:lpm_ff_component|         ; 0 (0)               ; 6 (6)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst|lpm_dff1:inst6|lpm_ff:lpm_ff_component                                         ; work         ;
;             |lpm_dff1:inst7|                     ; 0 (0)               ; 8 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst|lpm_dff1:inst7                                                                 ; work         ;
;                |lpm_ff:lpm_ff_component|         ; 0 (0)               ; 8 (8)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst|lpm_dff1:inst7|lpm_ff:lpm_ff_component                                         ; work         ;
;             |lpm_mux1:inst|                      ; 9 (0)               ; 9 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst|lpm_mux1:inst                                                                  ; work         ;
;                |lpm_mux:lpm_mux_component|       ; 9 (0)               ; 9 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst|lpm_mux1:inst|lpm_mux:lpm_mux_component                                        ; work         ;
;                   |mux_d4e:auto_generated|       ; 9 (9)               ; 9 (9)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst18|RowBlock:inst|lpm_mux1:inst|lpm_mux:lpm_mux_component|mux_d4e:auto_generated                 ; work         ;
;       |BankBlock:inst|                           ; 114 (0)             ; 177 (0)  ; 144 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 114 (0)                        ; 140 (0)            ; 4 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst                                                                                                ; work         ;
;          |RowBlock:inst1|                        ; 63 (9)              ; 80 (4)   ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 63 (9)                         ; 35 (0)             ; 1 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst1                                                                                 ; work         ;
;             |lpm_bustri2:inst1|                  ; 45 (0)              ; 43 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 45 (0)                         ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst1|lpm_bustri2:inst1                                                               ; work         ;
;                |lpm_bustri:lpm_bustri_component| ; 45 (45)             ; 43 (43)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 45 (45)                        ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst1|lpm_bustri2:inst1|lpm_bustri:lpm_bustri_component                               ; work         ;
;             |lpm_dff1:inst4|                     ; 0 (0)               ; 5 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (0)              ; 1 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst1|lpm_dff1:inst4                                                                  ; work         ;
;                |lpm_ff:lpm_ff_component|         ; 0 (0)               ; 5 (5)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (8)              ; 1 (1)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst1|lpm_dff1:inst4|lpm_ff:lpm_ff_component                                          ; work         ;
;             |lpm_dff1:inst5|                     ; 0 (0)               ; 6 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst1|lpm_dff1:inst5                                                                  ; work         ;
;                |lpm_ff:lpm_ff_component|         ; 0 (0)               ; 6 (6)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst1|lpm_dff1:inst5|lpm_ff:lpm_ff_component                                          ; work         ;
;             |lpm_dff1:inst6|                     ; 0 (0)               ; 5 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst1|lpm_dff1:inst6                                                                  ; work         ;
;                |lpm_ff:lpm_ff_component|         ; 0 (0)               ; 5 (5)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst1|lpm_dff1:inst6|lpm_ff:lpm_ff_component                                          ; work         ;
;             |lpm_dff1:inst7|                     ; 0 (0)               ; 8 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst1|lpm_dff1:inst7                                                                  ; work         ;
;                |lpm_ff:lpm_ff_component|         ; 0 (0)               ; 8 (8)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst1|lpm_dff1:inst7|lpm_ff:lpm_ff_component                                          ; work         ;
;             |lpm_mux1:inst|                      ; 9 (0)               ; 9 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst1|lpm_mux1:inst                                                                   ; work         ;
;                |lpm_mux:lpm_mux_component|       ; 9 (0)               ; 9 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst1|lpm_mux1:inst|lpm_mux:lpm_mux_component                                         ; work         ;
;                   |mux_d4e:auto_generated|       ; 9 (9)               ; 9 (9)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst1|lpm_mux1:inst|lpm_mux:lpm_mux_component|mux_d4e:auto_generated                  ; work         ;
;          |RowBlock:inst2|                        ; 17 (8)              ; 36 (2)   ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (8)                         ; 36 (0)             ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst2                                                                                 ; work         ;
;             |lpm_dff1:inst4|                     ; 0 (0)               ; 7 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst2|lpm_dff1:inst4                                                                  ; work         ;
;                |lpm_ff:lpm_ff_component|         ; 0 (0)               ; 7 (7)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst2|lpm_dff1:inst4|lpm_ff:lpm_ff_component                                          ; work         ;
;             |lpm_dff1:inst5|                     ; 0 (0)               ; 6 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst2|lpm_dff1:inst5                                                                  ; work         ;
;                |lpm_ff:lpm_ff_component|         ; 0 (0)               ; 6 (6)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst2|lpm_dff1:inst5|lpm_ff:lpm_ff_component                                          ; work         ;
;             |lpm_dff1:inst6|                     ; 0 (0)               ; 7 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst2|lpm_dff1:inst6                                                                  ; work         ;
;                |lpm_ff:lpm_ff_component|         ; 0 (0)               ; 7 (7)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst2|lpm_dff1:inst6|lpm_ff:lpm_ff_component                                          ; work         ;
;             |lpm_dff1:inst7|                     ; 0 (0)               ; 5 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst2|lpm_dff1:inst7                                                                  ; work         ;
;                |lpm_ff:lpm_ff_component|         ; 0 (0)               ; 5 (5)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst2|lpm_dff1:inst7|lpm_ff:lpm_ff_component                                          ; work         ;
;             |lpm_mux1:inst|                      ; 9 (0)               ; 9 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst2|lpm_mux1:inst                                                                   ; work         ;
;                |lpm_mux:lpm_mux_component|       ; 9 (0)               ; 9 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst2|lpm_mux1:inst|lpm_mux:lpm_mux_component                                         ; work         ;
;                   |mux_d4e:auto_generated|       ; 9 (9)               ; 9 (9)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst2|lpm_mux1:inst|lpm_mux:lpm_mux_component|mux_d4e:auto_generated                  ; work         ;
;          |RowBlock:inst3|                        ; 17 (8)              ; 35 (3)   ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (8)                         ; 36 (0)             ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst3                                                                                 ; work         ;
;             |lpm_dff1:inst4|                     ; 0 (0)               ; 6 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst3|lpm_dff1:inst4                                                                  ; work         ;
;                |lpm_ff:lpm_ff_component|         ; 0 (0)               ; 6 (6)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst3|lpm_dff1:inst4|lpm_ff:lpm_ff_component                                          ; work         ;
;             |lpm_dff1:inst5|                     ; 0 (0)               ; 5 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst3|lpm_dff1:inst5                                                                  ; work         ;
;                |lpm_ff:lpm_ff_component|         ; 0 (0)               ; 5 (5)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst3|lpm_dff1:inst5|lpm_ff:lpm_ff_component                                          ; work         ;
;             |lpm_dff1:inst6|                     ; 0 (0)               ; 7 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst3|lpm_dff1:inst6                                                                  ; work         ;
;                |lpm_ff:lpm_ff_component|         ; 0 (0)               ; 7 (7)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst3|lpm_dff1:inst6|lpm_ff:lpm_ff_component                                          ; work         ;
;             |lpm_dff1:inst7|                     ; 0 (0)               ; 5 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst3|lpm_dff1:inst7                                                                  ; work         ;
;                |lpm_ff:lpm_ff_component|         ; 0 (0)               ; 5 (5)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst3|lpm_dff1:inst7|lpm_ff:lpm_ff_component                                          ; work         ;
;             |lpm_mux1:inst|                      ; 9 (0)               ; 9 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst3|lpm_mux1:inst                                                                   ; work         ;
;                |lpm_mux:lpm_mux_component|       ; 9 (0)               ; 9 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst3|lpm_mux1:inst|lpm_mux:lpm_mux_component                                         ; work         ;
;                   |mux_d4e:auto_generated|       ; 9 (9)               ; 9 (9)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst3|lpm_mux1:inst|lpm_mux:lpm_mux_component|mux_d4e:auto_generated                  ; work         ;
;          |RowBlock:inst|                         ; 17 (8)              ; 42 (2)   ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (8)                         ; 33 (0)             ; 3 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst                                                                                  ; work         ;
;             |lpm_dff1:inst4|                     ; 0 (0)               ; 8 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (0)              ; 2 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst|lpm_dff1:inst4                                                                   ; work         ;
;                |lpm_ff:lpm_ff_component|         ; 0 (0)               ; 8 (8)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (7)              ; 2 (2)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst|lpm_dff1:inst4|lpm_ff:lpm_ff_component                                           ; work         ;
;             |lpm_dff1:inst5|                     ; 0 (0)               ; 7 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst|lpm_dff1:inst5                                                                   ; work         ;
;                |lpm_ff:lpm_ff_component|         ; 0 (0)               ; 7 (7)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst|lpm_dff1:inst5|lpm_ff:lpm_ff_component                                           ; work         ;
;             |lpm_dff1:inst6|                     ; 0 (0)               ; 8 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst|lpm_dff1:inst6                                                                   ; work         ;
;                |lpm_ff:lpm_ff_component|         ; 0 (0)               ; 8 (8)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst|lpm_dff1:inst6|lpm_ff:lpm_ff_component                                           ; work         ;
;             |lpm_dff1:inst7|                     ; 0 (0)               ; 8 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (0)              ; 1 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst|lpm_dff1:inst7                                                                   ; work         ;
;                |lpm_ff:lpm_ff_component|         ; 0 (0)               ; 8 (8)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (8)              ; 1 (1)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst|lpm_dff1:inst7|lpm_ff:lpm_ff_component                                           ; work         ;
;             |lpm_mux1:inst|                      ; 9 (0)               ; 9 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst|lpm_mux1:inst                                                                    ; work         ;
;                |lpm_mux:lpm_mux_component|       ; 9 (0)               ; 9 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst|lpm_mux1:inst|lpm_mux:lpm_mux_component                                          ; work         ;
;                   |mux_d4e:auto_generated|       ; 9 (9)               ; 9 (9)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|BankBlock:inst|RowBlock:inst|lpm_mux1:inst|lpm_mux:lpm_mux_component|mux_d4e:auto_generated                   ; work         ;
;       |LFUBlock:inst33|                          ; 31 (13)             ; 32 (15)  ; 34 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (11)                        ; 16 (4)             ; 18 (2)                        ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst33                                                                                               ; work         ;
;          |lpm_compare2:inst3|                    ; 3 (0)               ; 3 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst33|lpm_compare2:inst3                                                                            ; work         ;
;             |lpm_compare:lpm_compare_component|  ; 3 (0)               ; 3 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst33|lpm_compare2:inst3|lpm_compare:lpm_compare_component                                          ; work         ;
;                |cmpr_ojg:auto_generated|         ; 3 (3)               ; 3 (3)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst33|lpm_compare2:inst3|lpm_compare:lpm_compare_component|cmpr_ojg:auto_generated                  ; work         ;
;          |lpm_compare2:inst4|                    ; 3 (0)               ; 3 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst33|lpm_compare2:inst4                                                                            ; work         ;
;             |lpm_compare:lpm_compare_component|  ; 3 (0)               ; 3 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst33|lpm_compare2:inst4|lpm_compare:lpm_compare_component                                          ; work         ;
;                |cmpr_ojg:auto_generated|         ; 3 (3)               ; 3 (3)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst33|lpm_compare2:inst4|lpm_compare:lpm_compare_component|cmpr_ojg:auto_generated                  ; work         ;
;          |lpm_compare3:inst7|                    ; 2 (0)               ; 2 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst33|lpm_compare3:inst7                                                                            ; work         ;
;             |lpm_compare:lpm_compare_component|  ; 2 (0)               ; 2 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst33|lpm_compare3:inst7|lpm_compare:lpm_compare_component                                          ; work         ;
;                |cmpr_20h:auto_generated|         ; 2 (2)               ; 2 (2)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst33|lpm_compare3:inst7|lpm_compare:lpm_compare_component|cmpr_20h:auto_generated                  ; work         ;
;          |lpm_counter2:inst5|                    ; 5 (0)               ; 3 (0)    ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst33|lpm_counter2:inst5                                                                            ; work         ;
;             |lpm_counter:lpm_counter_component|  ; 5 (0)               ; 3 (0)    ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst33|lpm_counter2:inst5|lpm_counter:lpm_counter_component                                          ; work         ;
;                |cntr_t3i:auto_generated|         ; 5 (5)               ; 3 (3)    ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst33|lpm_counter2:inst5|lpm_counter:lpm_counter_component|cntr_t3i:auto_generated                  ; work         ;
;          |lpm_counter2:inst6|                    ; 5 (0)               ; 3 (0)    ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst33|lpm_counter2:inst6                                                                            ; work         ;
;             |lpm_counter:lpm_counter_component|  ; 5 (0)               ; 3 (0)    ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst33|lpm_counter2:inst6|lpm_counter:lpm_counter_component                                          ; work         ;
;                |cntr_t3i:auto_generated|         ; 5 (5)               ; 3 (3)    ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst33|lpm_counter2:inst6|lpm_counter:lpm_counter_component|cntr_t3i:auto_generated                  ; work         ;
;          |lpm_dff3:inst1|                        ; 0 (0)               ; 5 (0)    ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (0)              ; 4 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst33|lpm_dff3:inst1                                                                                ; work         ;
;             |lpm_ff:lpm_ff_component|            ; 0 (0)               ; 5 (5)    ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 4 (4)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst33|lpm_dff3:inst1|lpm_ff:lpm_ff_component                                                        ; work         ;
;          |lpm_dff3:inst2|                        ; 0 (0)               ; 5 (0)    ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (0)              ; 4 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst33|lpm_dff3:inst2                                                                                ; work         ;
;             |lpm_ff:lpm_ff_component|            ; 0 (0)               ; 5 (5)    ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 4 (4)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst33|lpm_dff3:inst2|lpm_ff:lpm_ff_component                                                        ; work         ;
;       |LFUBlock:inst34|                          ; 31 (13)             ; 30 (12)  ; 34 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (10)                        ; 15 (3)             ; 19 (3)                        ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst34                                                                                               ; work         ;
;          |lpm_compare2:inst3|                    ; 3 (0)               ; 3 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst34|lpm_compare2:inst3                                                                            ; work         ;
;             |lpm_compare:lpm_compare_component|  ; 3 (0)               ; 3 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst34|lpm_compare2:inst3|lpm_compare:lpm_compare_component                                          ; work         ;
;                |cmpr_ojg:auto_generated|         ; 3 (3)               ; 3 (3)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst34|lpm_compare2:inst3|lpm_compare:lpm_compare_component|cmpr_ojg:auto_generated                  ; work         ;
;          |lpm_compare2:inst4|                    ; 3 (0)               ; 3 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst34|lpm_compare2:inst4                                                                            ; work         ;
;             |lpm_compare:lpm_compare_component|  ; 3 (0)               ; 3 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst34|lpm_compare2:inst4|lpm_compare:lpm_compare_component                                          ; work         ;
;                |cmpr_ojg:auto_generated|         ; 3 (3)               ; 3 (3)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst34|lpm_compare2:inst4|lpm_compare:lpm_compare_component|cmpr_ojg:auto_generated                  ; work         ;
;          |lpm_compare3:inst7|                    ; 2 (0)               ; 2 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst34|lpm_compare3:inst7                                                                            ; work         ;
;             |lpm_compare:lpm_compare_component|  ; 2 (0)               ; 2 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst34|lpm_compare3:inst7|lpm_compare:lpm_compare_component                                          ; work         ;
;                |cmpr_20h:auto_generated|         ; 2 (2)               ; 2 (2)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst34|lpm_compare3:inst7|lpm_compare:lpm_compare_component|cmpr_20h:auto_generated                  ; work         ;
;          |lpm_counter2:inst5|                    ; 5 (0)               ; 3 (0)    ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst34|lpm_counter2:inst5                                                                            ; work         ;
;             |lpm_counter:lpm_counter_component|  ; 5 (0)               ; 3 (0)    ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst34|lpm_counter2:inst5|lpm_counter:lpm_counter_component                                          ; work         ;
;                |cntr_t3i:auto_generated|         ; 5 (5)               ; 3 (3)    ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst34|lpm_counter2:inst5|lpm_counter:lpm_counter_component|cntr_t3i:auto_generated                  ; work         ;
;          |lpm_counter2:inst6|                    ; 5 (0)               ; 3 (0)    ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst34|lpm_counter2:inst6                                                                            ; work         ;
;             |lpm_counter:lpm_counter_component|  ; 5 (0)               ; 3 (0)    ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst34|lpm_counter2:inst6|lpm_counter:lpm_counter_component                                          ; work         ;
;                |cntr_t3i:auto_generated|         ; 5 (5)               ; 3 (3)    ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst34|lpm_counter2:inst6|lpm_counter:lpm_counter_component|cntr_t3i:auto_generated                  ; work         ;
;          |lpm_dff3:inst1|                        ; 0 (0)               ; 5 (0)    ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (0)              ; 4 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst34|lpm_dff3:inst1                                                                                ; work         ;
;             |lpm_ff:lpm_ff_component|            ; 0 (0)               ; 5 (5)    ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 4 (4)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst34|lpm_dff3:inst1|lpm_ff:lpm_ff_component                                                        ; work         ;
;          |lpm_dff3:inst2|                        ; 0 (0)               ; 6 (0)    ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (0)              ; 4 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst34|lpm_dff3:inst2                                                                                ; work         ;
;             |lpm_ff:lpm_ff_component|            ; 0 (0)               ; 6 (6)    ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 4 (4)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst34|lpm_dff3:inst2|lpm_ff:lpm_ff_component                                                        ; work         ;
;       |LFUBlock:inst35|                          ; 30 (12)             ; 29 (8)   ; 34 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (9)                         ; 15 (3)             ; 19 (3)                        ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst35                                                                                               ; work         ;
;          |lpm_compare2:inst3|                    ; 3 (0)               ; 3 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst35|lpm_compare2:inst3                                                                            ; work         ;
;             |lpm_compare:lpm_compare_component|  ; 3 (0)               ; 3 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst35|lpm_compare2:inst3|lpm_compare:lpm_compare_component                                          ; work         ;
;                |cmpr_ojg:auto_generated|         ; 3 (3)               ; 3 (3)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst35|lpm_compare2:inst3|lpm_compare:lpm_compare_component|cmpr_ojg:auto_generated                  ; work         ;
;          |lpm_compare2:inst4|                    ; 3 (0)               ; 3 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst35|lpm_compare2:inst4                                                                            ; work         ;
;             |lpm_compare:lpm_compare_component|  ; 3 (0)               ; 3 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst35|lpm_compare2:inst4|lpm_compare:lpm_compare_component                                          ; work         ;
;                |cmpr_ojg:auto_generated|         ; 3 (3)               ; 3 (3)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst35|lpm_compare2:inst4|lpm_compare:lpm_compare_component|cmpr_ojg:auto_generated                  ; work         ;
;          |lpm_compare3:inst7|                    ; 2 (0)               ; 2 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst35|lpm_compare3:inst7                                                                            ; work         ;
;             |lpm_compare:lpm_compare_component|  ; 2 (0)               ; 2 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst35|lpm_compare3:inst7|lpm_compare:lpm_compare_component                                          ; work         ;
;                |cmpr_20h:auto_generated|         ; 2 (2)               ; 2 (2)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst35|lpm_compare3:inst7|lpm_compare:lpm_compare_component|cmpr_20h:auto_generated                  ; work         ;
;          |lpm_counter2:inst5|                    ; 5 (0)               ; 3 (0)    ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst35|lpm_counter2:inst5                                                                            ; work         ;
;             |lpm_counter:lpm_counter_component|  ; 5 (0)               ; 3 (0)    ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst35|lpm_counter2:inst5|lpm_counter:lpm_counter_component                                          ; work         ;
;                |cntr_t3i:auto_generated|         ; 5 (5)               ; 3 (3)    ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst35|lpm_counter2:inst5|lpm_counter:lpm_counter_component|cntr_t3i:auto_generated                  ; work         ;
;          |lpm_counter2:inst6|                    ; 5 (0)               ; 3 (0)    ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst35|lpm_counter2:inst6                                                                            ; work         ;
;             |lpm_counter:lpm_counter_component|  ; 5 (0)               ; 3 (0)    ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst35|lpm_counter2:inst6|lpm_counter:lpm_counter_component                                          ; work         ;
;                |cntr_t3i:auto_generated|         ; 5 (5)               ; 3 (3)    ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst35|lpm_counter2:inst6|lpm_counter:lpm_counter_component|cntr_t3i:auto_generated                  ; work         ;
;          |lpm_dff3:inst1|                        ; 0 (0)               ; 5 (0)    ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (0)              ; 4 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst35|lpm_dff3:inst1                                                                                ; work         ;
;             |lpm_ff:lpm_ff_component|            ; 0 (0)               ; 5 (5)    ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 4 (4)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst35|lpm_dff3:inst1|lpm_ff:lpm_ff_component                                                        ; work         ;
;          |lpm_dff3:inst2|                        ; 0 (0)               ; 8 (0)    ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (0)              ; 4 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst35|lpm_dff3:inst2                                                                                ; work         ;
;             |lpm_ff:lpm_ff_component|            ; 0 (0)               ; 8 (8)    ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 4 (4)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst35|lpm_dff3:inst2|lpm_ff:lpm_ff_component                                                        ; work         ;
;       |LFUBlock:inst36|                          ; 31 (13)             ; 30 (9)   ; 34 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (10)                        ; 15 (3)             ; 19 (3)                        ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst36                                                                                               ; work         ;
;          |lpm_compare2:inst3|                    ; 3 (0)               ; 3 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst36|lpm_compare2:inst3                                                                            ; work         ;
;             |lpm_compare:lpm_compare_component|  ; 3 (0)               ; 3 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst36|lpm_compare2:inst3|lpm_compare:lpm_compare_component                                          ; work         ;
;                |cmpr_ojg:auto_generated|         ; 3 (3)               ; 3 (3)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst36|lpm_compare2:inst3|lpm_compare:lpm_compare_component|cmpr_ojg:auto_generated                  ; work         ;
;          |lpm_compare2:inst4|                    ; 3 (0)               ; 3 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst36|lpm_compare2:inst4                                                                            ; work         ;
;             |lpm_compare:lpm_compare_component|  ; 3 (0)               ; 3 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst36|lpm_compare2:inst4|lpm_compare:lpm_compare_component                                          ; work         ;
;                |cmpr_ojg:auto_generated|         ; 3 (3)               ; 3 (3)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst36|lpm_compare2:inst4|lpm_compare:lpm_compare_component|cmpr_ojg:auto_generated                  ; work         ;
;          |lpm_compare3:inst7|                    ; 2 (0)               ; 2 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst36|lpm_compare3:inst7                                                                            ; work         ;
;             |lpm_compare:lpm_compare_component|  ; 2 (0)               ; 2 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst36|lpm_compare3:inst7|lpm_compare:lpm_compare_component                                          ; work         ;
;                |cmpr_20h:auto_generated|         ; 2 (2)               ; 2 (2)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst36|lpm_compare3:inst7|lpm_compare:lpm_compare_component|cmpr_20h:auto_generated                  ; work         ;
;          |lpm_counter2:inst5|                    ; 5 (0)               ; 3 (0)    ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst36|lpm_counter2:inst5                                                                            ; work         ;
;             |lpm_counter:lpm_counter_component|  ; 5 (0)               ; 3 (0)    ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst36|lpm_counter2:inst5|lpm_counter:lpm_counter_component                                          ; work         ;
;                |cntr_t3i:auto_generated|         ; 5 (5)               ; 3 (3)    ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst36|lpm_counter2:inst5|lpm_counter:lpm_counter_component|cntr_t3i:auto_generated                  ; work         ;
;          |lpm_counter2:inst6|                    ; 5 (0)               ; 3 (0)    ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst36|lpm_counter2:inst6                                                                            ; work         ;
;             |lpm_counter:lpm_counter_component|  ; 5 (0)               ; 3 (0)    ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst36|lpm_counter2:inst6|lpm_counter:lpm_counter_component                                          ; work         ;
;                |cntr_t3i:auto_generated|         ; 5 (5)               ; 3 (3)    ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst36|lpm_counter2:inst6|lpm_counter:lpm_counter_component|cntr_t3i:auto_generated                  ; work         ;
;          |lpm_dff3:inst1|                        ; 0 (0)               ; 5 (0)    ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (0)              ; 4 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst36|lpm_dff3:inst1                                                                                ; work         ;
;             |lpm_ff:lpm_ff_component|            ; 0 (0)               ; 5 (5)    ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 4 (4)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst36|lpm_dff3:inst1|lpm_ff:lpm_ff_component                                                        ; work         ;
;          |lpm_dff3:inst2|                        ; 0 (0)               ; 8 (0)    ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (0)              ; 4 (0)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst36|lpm_dff3:inst2                                                                                ; work         ;
;             |lpm_ff:lpm_ff_component|            ; 0 (0)               ; 8 (8)    ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 4 (4)                         ; |TestingBlock|CacheBlock:inst10|LFUBlock:inst36|lpm_dff3:inst2|lpm_ff:lpm_ff_component                                                        ; work         ;
;       |lpm_bustri0:inst10|                       ; 16 (0)              ; 14 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (0)                         ; 0 (0)              ; 2 (0)                         ; |TestingBlock|CacheBlock:inst10|lpm_bustri0:inst10                                                                                            ; work         ;
;          |lpm_bustri:lpm_bustri_component|       ; 16 (16)             ; 14 (14)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)                        ; 0 (0)              ; 2 (2)                         ; |TestingBlock|CacheBlock:inst10|lpm_bustri0:inst10|lpm_bustri:lpm_bustri_component                                                            ; work         ;
;       |lpm_bustri2:inst11|                       ; 1 (0)               ; 1 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|lpm_bustri2:inst11                                                                                            ; work         ;
;          |lpm_bustri:lpm_bustri_component|       ; 1 (1)               ; 1 (1)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|lpm_bustri2:inst11|lpm_bustri:lpm_bustri_component                                                            ; work         ;
;       |lpm_bustri2:inst5|                        ; 18 (0)              ; 18 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 9 (0)                         ; |TestingBlock|CacheBlock:inst10|lpm_bustri2:inst5                                                                                             ; work         ;
;          |lpm_bustri:lpm_bustri_component|       ; 18 (18)             ; 18 (18)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 9 (9)                         ; |TestingBlock|CacheBlock:inst10|lpm_bustri2:inst5|lpm_bustri:lpm_bustri_component                                                             ; work         ;
;       |lpm_counter1:inst2|                       ; 4 (0)               ; 2 (0)    ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (0)                         ; |TestingBlock|CacheBlock:inst10|lpm_counter1:inst2                                                                                            ; work         ;
;          |lpm_counter:lpm_counter_component|     ; 4 (0)               ; 2 (0)    ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (0)                         ; |TestingBlock|CacheBlock:inst10|lpm_counter1:inst2|lpm_counter:lpm_counter_component                                                          ; work         ;
;             |cntr_s3i:auto_generated|            ; 4 (4)               ; 2 (2)    ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (4)                         ; |TestingBlock|CacheBlock:inst10|lpm_counter1:inst2|lpm_counter:lpm_counter_component|cntr_s3i:auto_generated                                  ; work         ;
;       |lpm_counter3:inst47|                      ; 2 (0)               ; 1 (0)    ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (0)                         ; |TestingBlock|CacheBlock:inst10|lpm_counter3:inst47                                                                                           ; work         ;
;          |lpm_counter:lpm_counter_component|     ; 2 (0)               ; 1 (0)    ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (0)                         ; |TestingBlock|CacheBlock:inst10|lpm_counter3:inst47|lpm_counter:lpm_counter_component                                                         ; work         ;
;             |cntr_6oi:auto_generated|            ; 2 (2)               ; 1 (1)    ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |TestingBlock|CacheBlock:inst10|lpm_counter3:inst47|lpm_counter:lpm_counter_component|cntr_6oi:auto_generated                                 ; work         ;
;       |lpm_decode3:inst4|                        ; 4 (0)               ; 3 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|lpm_decode3:inst4                                                                                             ; work         ;
;          |lpm_decode:lpm_decode_component|       ; 4 (0)               ; 3 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|lpm_decode3:inst4|lpm_decode:lpm_decode_component                                                             ; work         ;
;             |decode_e9f:auto_generated|          ; 4 (4)               ; 3 (3)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|CacheBlock:inst10|lpm_decode3:inst4|lpm_decode:lpm_decode_component|decode_e9f:auto_generated                                   ; work         ;
;       |lpm_dff2:inst1|                           ; 0 (0)               ; 9 (0)    ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 14 (0)                        ; |TestingBlock|CacheBlock:inst10|lpm_dff2:inst1                                                                                                ; work         ;
;          |lpm_ff:lpm_ff_component|               ; 0 (0)               ; 9 (9)    ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 14 (14)                       ; |TestingBlock|CacheBlock:inst10|lpm_dff2:inst1|lpm_ff:lpm_ff_component                                                                        ; work         ;
;    |ControlUnitBlock:inst|                       ; 141 (28)            ; 91 (21)  ; 81 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 63 (26)                        ; 9 (5)              ; 87 (2)                        ; |TestingBlock|ControlUnitBlock:inst                                                                                                           ;              ;
;       |MoveAddressRegister:inst60|               ; 6 (0)               ; 3 (0)    ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 4 (0)                         ; |TestingBlock|ControlUnitBlock:inst|MoveAddressRegister:inst60                                                                                ; work         ;
;          |lpm_counter1:inst1|                    ; 4 (0)               ; 2 (0)    ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (0)                         ; |TestingBlock|ControlUnitBlock:inst|MoveAddressRegister:inst60|lpm_counter1:inst1                                                             ; work         ;
;             |lpm_counter:lpm_counter_component|  ; 4 (0)               ; 2 (0)    ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (0)                         ; |TestingBlock|ControlUnitBlock:inst|MoveAddressRegister:inst60|lpm_counter1:inst1|lpm_counter:lpm_counter_component                           ;              ;
;                |cntr_s3i:auto_generated|         ; 4 (4)               ; 2 (2)    ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (4)                         ; |TestingBlock|ControlUnitBlock:inst|MoveAddressRegister:inst60|lpm_counter1:inst1|lpm_counter:lpm_counter_component|cntr_s3i:auto_generated   ; work         ;
;          |lpm_decode8:inst2|                     ; 2 (0)               ; 1 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|ControlUnitBlock:inst|MoveAddressRegister:inst60|lpm_decode8:inst2                                                              ; work         ;
;             |lpm_decode:lpm_decode_component|    ; 2 (0)               ; 1 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|ControlUnitBlock:inst|MoveAddressRegister:inst60|lpm_decode8:inst2|lpm_decode:lpm_decode_component                              ; work         ;
;                |decode_e9f:auto_generated|       ; 2 (2)               ; 1 (1)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|ControlUnitBlock:inst|MoveAddressRegister:inst60|lpm_decode8:inst2|lpm_decode:lpm_decode_component|decode_e9f:auto_generated    ;              ;
;       |MoveRegisterAddress:inst48|               ; 16 (1)              ; 10 (1)   ; 5 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (1)                          ; 0 (0)              ; 8 (0)                         ; |TestingBlock|ControlUnitBlock:inst|MoveRegisterAddress:inst48                                                                                ; work         ;
;          |lpm_bustri3:inst3|                     ; 8 (0)               ; 6 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)                          ; 0 (0)              ; 3 (0)                         ; |TestingBlock|ControlUnitBlock:inst|MoveRegisterAddress:inst48|lpm_bustri3:inst3                                                              ; work         ;
;             |lpm_bustri:lpm_bustri_component|    ; 8 (8)               ; 6 (6)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 3 (3)                         ; |TestingBlock|ControlUnitBlock:inst|MoveRegisterAddress:inst48|lpm_bustri3:inst3|lpm_bustri:lpm_bustri_component                              ; work         ;
;          |lpm_counter5:inst1|                    ; 4 (0)               ; 2 (0)    ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (0)                         ; |TestingBlock|ControlUnitBlock:inst|MoveRegisterAddress:inst48|lpm_counter5:inst1                                                             ; work         ;
;             |lpm_counter:lpm_counter_component|  ; 4 (0)               ; 2 (0)    ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (0)                         ; |TestingBlock|ControlUnitBlock:inst|MoveRegisterAddress:inst48|lpm_counter5:inst1|lpm_counter:lpm_counter_component                           ; work         ;
;                |cntr_s3i:auto_generated|         ; 4 (4)               ; 2 (2)    ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (4)                         ; |TestingBlock|ControlUnitBlock:inst|MoveRegisterAddress:inst48|lpm_counter5:inst1|lpm_counter:lpm_counter_component|cntr_s3i:auto_generated   ; work         ;
;          |lpm_decode7:inst2|                     ; 3 (0)               ; 2 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 1 (0)                         ; |TestingBlock|ControlUnitBlock:inst|MoveRegisterAddress:inst48|lpm_decode7:inst2                                                              ; work         ;
;             |lpm_decode:lpm_decode_component|    ; 3 (0)               ; 2 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 1 (0)                         ; |TestingBlock|ControlUnitBlock:inst|MoveRegisterAddress:inst48|lpm_decode7:inst2|lpm_decode:lpm_decode_component                              ; work         ;
;                |decode_e9f:auto_generated|       ; 3 (3)               ; 2 (2)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 1 (1)                         ; |TestingBlock|ControlUnitBlock:inst|MoveRegisterAddress:inst48|lpm_decode7:inst2|lpm_decode:lpm_decode_component|decode_e9f:auto_generated    ; work         ;
;       |MoveRegisterRegister:inst73|              ; 10 (2)              ; 15 (3)   ; 19 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (2)                          ; 0 (0)              ; 19 (1)                        ; |TestingBlock|ControlUnitBlock:inst|MoveRegisterRegister:inst73                                                                               ; work         ;
;          |lpm_counter5:inst20|                   ; 4 (0)               ; 2 (0)    ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (0)                         ; |TestingBlock|ControlUnitBlock:inst|MoveRegisterRegister:inst73|lpm_counter5:inst20                                                           ; work         ;
;             |lpm_counter:lpm_counter_component|  ; 4 (0)               ; 2 (0)    ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (0)                         ; |TestingBlock|ControlUnitBlock:inst|MoveRegisterRegister:inst73|lpm_counter5:inst20|lpm_counter:lpm_counter_component                         ; work         ;
;                |cntr_s3i:auto_generated|         ; 4 (4)               ; 2 (2)    ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (4)                         ; |TestingBlock|ControlUnitBlock:inst|MoveRegisterRegister:inst73|lpm_counter5:inst20|lpm_counter:lpm_counter_component|cntr_s3i:auto_generated ; work         ;
;          |lpm_decode9:inst|                      ; 4 (0)               ; 3 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|ControlUnitBlock:inst|MoveRegisterRegister:inst73|lpm_decode9:inst                                                              ; work         ;
;             |lpm_decode:lpm_decode_component|    ; 4 (0)               ; 3 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|ControlUnitBlock:inst|MoveRegisterRegister:inst73|lpm_decode9:inst|lpm_decode:lpm_decode_component                              ; work         ;
;                |decode_e9f:auto_generated|       ; 4 (4)               ; 3 (3)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|ControlUnitBlock:inst|MoveRegisterRegister:inst73|lpm_decode9:inst|lpm_decode:lpm_decode_component|decode_e9f:auto_generated    ; work         ;
;          |lpm_dff0:inst4|                        ; 0 (0)               ; 5 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 9 (0)                         ; |TestingBlock|ControlUnitBlock:inst|MoveRegisterRegister:inst73|lpm_dff0:inst4                                                                ; work         ;
;             |lpm_ff:lpm_ff_component|            ; 0 (0)               ; 5 (5)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 9 (9)                         ; |TestingBlock|ControlUnitBlock:inst|MoveRegisterRegister:inst73|lpm_dff0:inst4|lpm_ff:lpm_ff_component                                        ; work         ;
;          |lpm_dff0:inst5|                        ; 0 (0)               ; 3 (0)    ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (0)                         ; |TestingBlock|ControlUnitBlock:inst|MoveRegisterRegister:inst73|lpm_dff0:inst5                                                                ; work         ;
;             |lpm_ff:lpm_ff_component|            ; 0 (0)               ; 3 (3)    ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |TestingBlock|ControlUnitBlock:inst|MoveRegisterRegister:inst73|lpm_dff0:inst5|lpm_ff:lpm_ff_component                                        ; work         ;
;       |lpm_bustri0:inst11|                       ; 44 (0)              ; 29 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (0)                          ; 0 (0)              ; 38 (0)                        ; |TestingBlock|ControlUnitBlock:inst|lpm_bustri0:inst11                                                                                        ; work         ;
;          |lpm_bustri:lpm_bustri_component|       ; 44 (44)             ; 29 (29)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 38 (38)                       ; |TestingBlock|ControlUnitBlock:inst|lpm_bustri0:inst11|lpm_bustri:lpm_bustri_component                                                        ; work         ;
;       |lpm_counter4:inst5|                       ; 14 (0)              ; 7 (0)    ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 14 (0)                        ; |TestingBlock|ControlUnitBlock:inst|lpm_counter4:inst5                                                                                        ; work         ;
;          |lpm_counter:lpm_counter_component|     ; 14 (0)              ; 7 (0)    ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 14 (0)                        ; |TestingBlock|ControlUnitBlock:inst|lpm_counter4:inst5|lpm_counter:lpm_counter_component                                                      ; work         ;
;             |cntr_4bj:auto_generated|            ; 14 (14)             ; 7 (7)    ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 14 (14)                       ; |TestingBlock|ControlUnitBlock:inst|lpm_counter4:inst5|lpm_counter:lpm_counter_component|cntr_4bj:auto_generated                              ; work         ;
;       |lpm_counter5:inst8|                       ; 4 (0)               ; 3 (0)    ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 1 (0)              ; 3 (0)                         ; |TestingBlock|ControlUnitBlock:inst|lpm_counter5:inst8                                                                                        ; work         ;
;          |lpm_counter:lpm_counter_component|     ; 4 (0)               ; 3 (0)    ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 1 (0)              ; 3 (0)                         ; |TestingBlock|ControlUnitBlock:inst|lpm_counter5:inst8|lpm_counter:lpm_counter_component                                                      ; work         ;
;             |cntr_s3i:auto_generated|            ; 4 (4)               ; 3 (3)    ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 1 (1)              ; 3 (3)                         ; |TestingBlock|ControlUnitBlock:inst|lpm_counter5:inst8|lpm_counter:lpm_counter_component|cntr_s3i:auto_generated                              ; work         ;
;       |lpm_decode5:inst10|                       ; 1 (0)               ; 1 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|ControlUnitBlock:inst|lpm_decode5:inst10                                                                                        ; work         ;
;          |lpm_decode:lpm_decode_component|       ; 1 (0)               ; 1 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|ControlUnitBlock:inst|lpm_decode5:inst10|lpm_decode:lpm_decode_component                                                        ; work         ;
;             |decode_e9f:auto_generated|          ; 1 (1)               ; 1 (1)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|ControlUnitBlock:inst|lpm_decode5:inst10|lpm_decode:lpm_decode_component|decode_e9f:auto_generated                              ; work         ;
;       |lpm_decode6:inst|                         ; 18 (0)              ; 11 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)                         ; 0 (0)              ; 5 (0)                         ; |TestingBlock|ControlUnitBlock:inst|lpm_decode6:inst                                                                                          ; work         ;
;          |lpm_decode:lpm_decode_component|       ; 18 (0)              ; 11 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)                         ; 0 (0)              ; 5 (0)                         ; |TestingBlock|ControlUnitBlock:inst|lpm_decode6:inst|lpm_decode:lpm_decode_component                                                          ; work         ;
;             |decode_e9f:auto_generated|          ; 18 (18)             ; 11 (11)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)                        ; 0 (0)              ; 5 (5)                         ; |TestingBlock|ControlUnitBlock:inst|lpm_decode6:inst|lpm_decode:lpm_decode_component|decode_e9f:auto_generated                                ; work         ;
;       |lpm_dff0:inst23|                          ; 0 (0)               ; 8 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 9 (0)                         ; |TestingBlock|ControlUnitBlock:inst|lpm_dff0:inst23                                                                                           ; work         ;
;          |lpm_ff:lpm_ff_component|               ; 0 (0)               ; 8 (8)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 9 (9)                         ; |TestingBlock|ControlUnitBlock:inst|lpm_dff0:inst23|lpm_ff:lpm_ff_component                                                                   ; work         ;
;       |lpm_dff0:inst24|                          ; 0 (0)               ; 9 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 9 (0)                         ; |TestingBlock|ControlUnitBlock:inst|lpm_dff0:inst24                                                                                           ; work         ;
;          |lpm_ff:lpm_ff_component|               ; 0 (0)               ; 9 (9)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 9 (9)                         ; |TestingBlock|ControlUnitBlock:inst|lpm_dff0:inst24|lpm_ff:lpm_ff_component                                                                   ; work         ;
;       |lpm_dff0:inst41|                          ; 0 (0)               ; 9 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (0)              ; 6 (0)                         ; |TestingBlock|ControlUnitBlock:inst|lpm_dff0:inst41                                                                                           ; work         ;
;          |lpm_ff:lpm_ff_component|               ; 0 (0)               ; 9 (9)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (3)              ; 6 (6)                         ; |TestingBlock|ControlUnitBlock:inst|lpm_dff0:inst41|lpm_ff:lpm_ff_component                                                                   ; work         ;
;    |MemoryBlock:inst11|                          ; 75 (0)              ; 62 (0)   ; 6 (0)                     ; 0 (0)         ; 221184            ; 0     ; 54   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 69 (0)                         ; 0 (0)              ; 7 (0)                         ; |TestingBlock|MemoryBlock:inst11                                                                                                              ; work         ;
;       |lpm_bustri0:inst4|                        ; 13 (0)              ; 13 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)                         ; 0 (0)              ; 1 (0)                         ; |TestingBlock|MemoryBlock:inst11|lpm_bustri0:inst4                                                                                            ;              ;
;          |lpm_bustri:lpm_bustri_component|       ; 13 (13)             ; 13 (13)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)                        ; 0 (0)              ; 1 (1)                         ; |TestingBlock|MemoryBlock:inst11|lpm_bustri0:inst4|lpm_bustri:lpm_bustri_component                                                            ;              ;
;       |lpm_bustri0:inst6|                        ; 12 (0)              ; 12 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)                         ; 0 (0)              ; 0 (0)                         ; |TestingBlock|MemoryBlock:inst11|lpm_bustri0:inst6                                                                                            ; work         ;
;          |lpm_bustri:lpm_bustri_component|       ; 12 (12)             ; 12 (12)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)                        ; 0 (0)              ; 0 (0)                         ; |TestingBlock|MemoryBlock:inst11|lpm_bustri0:inst6|lpm_bustri:lpm_bustri_component                                                            ; work         ;
;       |lpm_bustri1:inst13|                       ; 37 (0)              ; 33 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 35 (0)                         ; 0 (0)              ; 2 (0)                         ; |TestingBlock|MemoryBlock:inst11|lpm_bustri1:inst13                                                                                           ; work         ;
;          |lpm_bustri:lpm_bustri_component|       ; 37 (37)             ; 33 (33)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 35 (35)                        ; 0 (0)              ; 2 (2)                         ; |TestingBlock|MemoryBlock:inst11|lpm_bustri1:inst13|lpm_bustri:lpm_bustri_component                                                           ; work         ;
;       |lpm_ram_dq0:inst|                         ; 2 (0)               ; 4 (0)    ; 2 (0)                     ; 0 (0)         ; 73728             ; 0     ; 18   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 2 (0)                         ; |TestingBlock|MemoryBlock:inst11|lpm_ram_dq0:inst                                                                                             ; work         ;
;          |altsyncram:altsyncram_component|       ; 2 (0)               ; 4 (0)    ; 2 (0)                     ; 0 (0)         ; 73728             ; 0     ; 18   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 2 (0)                         ; |TestingBlock|MemoryBlock:inst11|lpm_ram_dq0:inst|altsyncram:altsyncram_component                                                             ; work         ;
;             |altsyncram_g3b1:auto_generated|     ; 2 (0)               ; 4 (2)    ; 2 (2)                     ; 0 (0)         ; 73728             ; 0     ; 18   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 2 (2)                         ; |TestingBlock|MemoryBlock:inst11|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_g3b1:auto_generated                              ; work         ;
;                |decode_6pa:decode3|              ; 2 (2)               ; 2 (2)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |TestingBlock|MemoryBlock:inst11|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_g3b1:auto_generated|decode_6pa:decode3           ; work         ;
;       |lpm_rom0:inst1|                           ; 11 (0)              ; 12 (0)   ; 4 (0)                     ; 0 (0)         ; 147456            ; 0     ; 36   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)                          ; 0 (0)              ; 4 (0)                         ; |TestingBlock|MemoryBlock:inst11|lpm_rom0:inst1                                                                                               ; work         ;
;          |altsyncram:altsyncram_component|       ; 11 (0)              ; 12 (0)   ; 4 (0)                     ; 0 (0)         ; 147456            ; 0     ; 36   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)                          ; 0 (0)              ; 4 (0)                         ; |TestingBlock|MemoryBlock:inst11|lpm_rom0:inst1|altsyncram:altsyncram_component                                                               ; work         ;
;             |altsyncram_d061:auto_generated|     ; 11 (0)              ; 12 (3)   ; 4 (4)                     ; 0 (0)         ; 147456            ; 0     ; 36   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)                          ; 0 (0)              ; 4 (1)                         ; |TestingBlock|MemoryBlock:inst11|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_d061:auto_generated                                ; work         ;
;                |decode_6pa:deep_decode|          ; 2 (2)               ; 2 (2)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |TestingBlock|MemoryBlock:inst11|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_d061:auto_generated|decode_6pa:deep_decode         ; work         ;
;                |mux_njb:mux2|                    ; 9 (9)               ; 9 (9)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 2 (2)                         ; |TestingBlock|MemoryBlock:inst11|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_d061:auto_generated|mux_njb:mux2                   ; work         ;
;    |POHBlock:inst6|                              ; 71 (1)              ; 88 (1)   ; 77 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (1)                         ; 41 (0)             ; 45 (0)                        ; |TestingBlock|POHBlock:inst6                                                                                                                  ; work         ;
;       |lpm_bustri1:inst1|                        ; 60 (0)              ; 53 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (0)                         ; 0 (0)              ; 40 (0)                        ; |TestingBlock|POHBlock:inst6|lpm_bustri1:inst1                                                                                                ; work         ;
;          |lpm_bustri:lpm_bustri_component|       ; 60 (60)             ; 53 (53)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (20)                        ; 0 (0)              ; 40 (40)                       ; |TestingBlock|POHBlock:inst6|lpm_bustri1:inst1|lpm_bustri:lpm_bustri_component                                                                ; work         ;
;       |lpm_decode0:inst|                         ; 10 (0)              ; 8 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)                          ; 0 (0)              ; 3 (0)                         ; |TestingBlock|POHBlock:inst6|lpm_decode0:inst                                                                                                 ; work         ;
;          |lpm_decode:lpm_decode_component|       ; 10 (0)              ; 8 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)                          ; 0 (0)              ; 3 (0)                         ; |TestingBlock|POHBlock:inst6|lpm_decode0:inst|lpm_decode:lpm_decode_component                                                                 ; work         ;
;             |decode_u7f:auto_generated|          ; 10 (10)             ; 8 (8)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 3 (3)                         ; |TestingBlock|POHBlock:inst6|lpm_decode0:inst|lpm_decode:lpm_decode_component|decode_u7f:auto_generated                                       ; work         ;
;       |lpm_dff0:inst2|                           ; 0 (0)               ; 7 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (0)              ; 7 (0)                         ; |TestingBlock|POHBlock:inst6|lpm_dff0:inst2                                                                                                   ; work         ;
;          |lpm_ff:lpm_ff_component|               ; 0 (0)               ; 7 (7)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 7 (7)                         ; |TestingBlock|POHBlock:inst6|lpm_dff0:inst2|lpm_ff:lpm_ff_component                                                                           ; work         ;
;       |lpm_dff0:inst3|                           ; 0 (0)               ; 9 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (0)              ; 3 (0)                         ; |TestingBlock|POHBlock:inst6|lpm_dff0:inst3                                                                                                   ; work         ;
;          |lpm_ff:lpm_ff_component|               ; 0 (0)               ; 9 (9)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 3 (3)                         ; |TestingBlock|POHBlock:inst6|lpm_dff0:inst3|lpm_ff:lpm_ff_component                                                                           ; work         ;
;       |lpm_dff0:inst4|                           ; 0 (0)               ; 8 (0)    ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (0)              ; 7 (0)                         ; |TestingBlock|POHBlock:inst6|lpm_dff0:inst4                                                                                                   ; work         ;
;          |lpm_ff:lpm_ff_component|               ; 0 (0)               ; 8 (8)    ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (3)              ; 7 (7)                         ; |TestingBlock|POHBlock:inst6|lpm_dff0:inst4|lpm_ff:lpm_ff_component                                                                           ; work         ;
;       |lpm_dff0:inst5|                           ; 0 (0)               ; 8 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (0)              ; 2 (0)                         ; |TestingBlock|POHBlock:inst6|lpm_dff0:inst5                                                                                                   ; work         ;
;          |lpm_ff:lpm_ff_component|               ; 0 (0)               ; 8 (8)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (7)              ; 2 (2)                         ; |TestingBlock|POHBlock:inst6|lpm_dff0:inst5|lpm_ff:lpm_ff_component                                                                           ; work         ;
;       |lpm_dff0:inst6|                           ; 0 (0)               ; 9 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (0)              ; 1 (0)                         ; |TestingBlock|POHBlock:inst6|lpm_dff0:inst6                                                                                                   ; work         ;
;          |lpm_ff:lpm_ff_component|               ; 0 (0)               ; 9 (9)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (8)              ; 1 (1)                         ; |TestingBlock|POHBlock:inst6|lpm_dff0:inst6|lpm_ff:lpm_ff_component                                                                           ; work         ;
;       |lpm_dff0:inst7|                           ; 0 (0)               ; 9 (0)    ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (0)              ; 8 (0)                         ; |TestingBlock|POHBlock:inst6|lpm_dff0:inst7                                                                                                   ; work         ;
;          |lpm_ff:lpm_ff_component|               ; 0 (0)               ; 9 (9)    ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (3)              ; 8 (8)                         ; |TestingBlock|POHBlock:inst6|lpm_dff0:inst7|lpm_ff:lpm_ff_component                                                                           ; work         ;
;       |lpm_dff0:inst8|                           ; 0 (0)               ; 9 (0)    ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 0 (0)                         ; |TestingBlock|POHBlock:inst6|lpm_dff0:inst8                                                                                                   ; work         ;
;          |lpm_ff:lpm_ff_component|               ; 0 (0)               ; 9 (9)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 0 (0)                         ; |TestingBlock|POHBlock:inst6|lpm_dff0:inst8|lpm_ff:lpm_ff_component                                                                           ; work         ;
;       |lpm_dff0:inst9|                           ; 0 (0)               ; 9 (0)    ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (0)              ; 8 (0)                         ; |TestingBlock|POHBlock:inst6|lpm_dff0:inst9                                                                                                   ; work         ;
;          |lpm_ff:lpm_ff_component|               ; 0 (0)               ; 9 (9)    ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (3)              ; 8 (8)                         ; |TestingBlock|POHBlock:inst6|lpm_dff0:inst9|lpm_ff:lpm_ff_component                                                                           ; work         ;
+--------------------------------------------------+---------------------+----------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                       ;
+--------------------+----------+---------------+---------------+-----------------------+-----+-----------+---------+----------+------------+
; Name               ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE      ; DQS bus ; NDQS bus ; DQS output ;
+--------------------+----------+---------------+---------------+-----------------------+-----+-----------+---------+----------+------------+
; CommandAddress[13] ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; CommandAddress[12] ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; CommandAddress[11] ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; CommandAddress[10] ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; CommandAddress[9]  ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; CommandAddress[8]  ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; CommandAddress[7]  ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; CommandAddress[6]  ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; CommandAddress[5]  ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; CommandAddress[4]  ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; CommandAddress[3]  ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; CommandAddress[2]  ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; CommandAddress[1]  ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; CommandAddress[0]  ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; CPUData[8]         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; CPUData[7]         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; CPUData[6]         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; CPUData[5]         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; CPUData[4]         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; CPUData[3]         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; CPUData[2]         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; CPUData[1]         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; CPUData[0]         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; Data[8]            ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; Data[7]            ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; Data[6]            ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; Data[5]            ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; Data[4]            ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; Data[3]            ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; Data[2]            ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; Data[1]            ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; Data[0]            ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; MemoryAddress[13]  ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; MemoryAddress[12]  ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; MemoryAddress[11]  ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; MemoryAddress[10]  ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; MemoryAddress[9]   ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; MemoryAddress[8]   ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; MemoryAddress[7]   ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; MemoryAddress[6]   ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; MemoryAddress[5]   ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; MemoryAddress[4]   ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; MemoryAddress[3]   ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; MemoryAddress[2]   ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; MemoryAddress[1]   ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; MemoryAddress[0]   ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; RegisteAddress[2]  ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; RegisteAddress[1]  ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; RegisteAddress[0]  ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; ReadCache          ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; CacheClock         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; Enable             ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; WriteResultCPU     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; Hit                ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; WriteCache         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; Command[15]        ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; Command[14]        ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; Command[13]        ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; Command[12]        ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; Command[11]        ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; Command[10]        ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; Command[9]         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; Command[8]         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; Command[7]         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; Command[6]         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; Command[5]         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; Command[4]         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; Command[3]         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; Command[2]         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; Command[1]         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; Command[0]         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; Control[2]         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; Control[1]         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; Control[0]         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; count[3]           ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; count[2]           ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; count[1]           ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; count[0]           ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IP[13]             ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IP[12]             ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IP[11]             ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IP[10]             ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IP[9]              ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IP[8]              ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IP[7]              ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IP[6]              ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IP[5]              ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IP[4]              ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IP[3]              ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IP[2]              ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IP[1]              ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IP[0]              ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IR[26]             ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IR[25]             ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IR[24]             ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IR[23]             ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IR[22]             ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IR[21]             ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IR[20]             ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IR[19]             ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IR[18]             ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IR[17]             ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IR[16]             ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IR[15]             ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IR[14]             ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IR[13]             ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IR[12]             ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IR[11]             ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IR[10]             ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IR[9]              ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IR[8]              ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IR[7]              ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IR[6]              ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IR[5]              ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IR[4]              ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IR[3]              ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IR[2]              ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IR[1]              ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; IR[0]              ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; RegisterControl[2] ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; RegisterControl[1] ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; RegisterControl[0] ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; Clock              ; Input    ; (0) 206 ps    ; (0) 206 ps    ; --                    ; --  ; --        ; --      ; --       ; --         ;
+--------------------+----------+---------------+---------------+-----------------------+-----+-----------+---------+----------+------------+


+------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                             ;
+------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                          ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------+-------------------+---------+
; Clock                                                                        ;                   ;         ;
;      - ControlUnitBlock:inst|lpm_dff0:inst23|lpm_ff:lpm_ff_component|dffs[3] ; 0                 ; 0       ;
;      - ControlUnitBlock:inst|lpm_dff0:inst23|lpm_ff:lpm_ff_component|dffs[2] ; 0                 ; 0       ;
;      - ControlUnitBlock:inst|lpm_dff0:inst23|lpm_ff:lpm_ff_component|dffs[1] ; 0                 ; 0       ;
;      - ControlUnitBlock:inst|lpm_dff0:inst23|lpm_ff:lpm_ff_component|dffs[0] ; 0                 ; 0       ;
;      - ControlUnitBlock:inst|inst65                                          ; 1                 ; 0       ;
;      - ControlUnitBlock:inst|inst52~1                                        ; 0                 ; 0       ;
;      - ControlUnitBlock:inst|inst50~0                                        ; 1                 ; 0       ;
;      - ControlUnitBlock:inst|inst35                                          ; 1                 ; 0       ;
;      - ControlUnitBlock:inst|inst36                                          ; 1                 ; 0       ;
;      - ControlUnitBlock:inst|inst37                                          ; 0                 ; 0       ;
;      - ControlUnitBlock:inst|inst53                                          ; 1                 ; 0       ;
+------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                        ; Location           ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst1|inst12                                                                                    ; LCCOMB_X19_Y11_N10 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst1|inst13                                                                                    ; LCCOMB_X19_Y11_N16 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst1|inst14                                                                                    ; LCCOMB_X19_Y11_N30 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst1|inst15                                                                                    ; LCCOMB_X19_Y11_N26 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst1|inst16~0                                                                                  ; LCCOMB_X11_Y11_N0  ; 9       ; Async. load   ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst1|inst17                                                                                    ; LCCOMB_X11_Y11_N6  ; 9       ; Async. load   ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst1|inst18                                                                                    ; LCCOMB_X11_Y11_N4  ; 9       ; Async. load   ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst1|inst19                                                                                    ; LCCOMB_X11_Y11_N24 ; 9       ; Async. load   ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst2|inst12                                                                                    ; LCCOMB_X23_Y15_N8  ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst2|inst13                                                                                    ; LCCOMB_X23_Y15_N6  ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst2|inst14                                                                                    ; LCCOMB_X23_Y15_N14 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst2|inst15                                                                                    ; LCCOMB_X23_Y16_N20 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst2|inst16~0                                                                                  ; LCCOMB_X17_Y15_N4  ; 9       ; Async. load   ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst2|inst17                                                                                    ; LCCOMB_X23_Y15_N28 ; 9       ; Async. load   ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst2|inst18                                                                                    ; LCCOMB_X23_Y15_N30 ; 9       ; Async. load   ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst2|inst19                                                                                    ; LCCOMB_X23_Y13_N28 ; 9       ; Async. load   ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst3|inst12                                                                                    ; LCCOMB_X18_Y14_N18 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst3|inst13                                                                                    ; LCCOMB_X18_Y14_N2  ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst3|inst14                                                                                    ; LCCOMB_X18_Y14_N22 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst3|inst15                                                                                    ; LCCOMB_X18_Y14_N24 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst3|inst16~0                                                                                  ; LCCOMB_X18_Y13_N2  ; 9       ; Async. load   ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst3|inst17                                                                                    ; LCCOMB_X18_Y13_N12 ; 9       ; Async. load   ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst3|inst18                                                                                    ; LCCOMB_X18_Y13_N14 ; 9       ; Async. load   ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst3|inst19                                                                                    ; LCCOMB_X18_Y13_N26 ; 9       ; Async. load   ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst|inst12                                                                                     ; LCCOMB_X23_Y17_N16 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst|inst13                                                                                     ; LCCOMB_X23_Y17_N12 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst|inst14                                                                                     ; LCCOMB_X23_Y17_N22 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst|inst15                                                                                     ; LCCOMB_X22_Y17_N2  ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst|inst16~0                                                                                   ; LCCOMB_X22_Y17_N30 ; 9       ; Async. load   ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst|inst17                                                                                     ; LCCOMB_X23_Y17_N24 ; 9       ; Async. load   ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst|inst18                                                                                     ; LCCOMB_X23_Y17_N26 ; 9       ; Async. load   ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst|inst19                                                                                     ; LCCOMB_X23_Y17_N28 ; 9       ; Async. load   ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst|RowBlock:inst1|inst12                                                                                      ; LCCOMB_X25_Y15_N18 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst|RowBlock:inst1|inst13                                                                                      ; LCCOMB_X23_Y12_N8  ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst|RowBlock:inst1|inst14                                                                                      ; LCCOMB_X25_Y15_N30 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst|RowBlock:inst1|inst15                                                                                      ; LCCOMB_X22_Y14_N22 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst|RowBlock:inst1|inst16~1                                                                                    ; LCCOMB_X25_Y15_N4  ; 9       ; Async. load   ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst|RowBlock:inst1|inst17                                                                                      ; LCCOMB_X23_Y12_N30 ; 9       ; Async. load   ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst|RowBlock:inst1|inst18                                                                                      ; LCCOMB_X23_Y12_N28 ; 9       ; Async. load   ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst|RowBlock:inst1|inst19                                                                                      ; LCCOMB_X25_Y15_N12 ; 9       ; Async. load   ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst|RowBlock:inst2|inst12                                                                                      ; LCCOMB_X21_Y13_N12 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst|RowBlock:inst2|inst13                                                                                      ; LCCOMB_X21_Y13_N22 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst|RowBlock:inst2|inst14                                                                                      ; LCCOMB_X21_Y13_N0  ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst|RowBlock:inst2|inst15                                                                                      ; LCCOMB_X21_Y13_N24 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst|RowBlock:inst2|inst16~0                                                                                    ; LCCOMB_X17_Y15_N10 ; 9       ; Async. load   ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst|RowBlock:inst2|inst17                                                                                      ; LCCOMB_X17_Y15_N12 ; 9       ; Async. load   ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst|RowBlock:inst2|inst18                                                                                      ; LCCOMB_X17_Y15_N14 ; 9       ; Async. load   ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst|RowBlock:inst2|inst19                                                                                      ; LCCOMB_X23_Y13_N30 ; 9       ; Async. load   ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst|RowBlock:inst3|inst12                                                                                      ; LCCOMB_X21_Y14_N28 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst|RowBlock:inst3|inst13                                                                                      ; LCCOMB_X19_Y14_N12 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst|RowBlock:inst3|inst14                                                                                      ; LCCOMB_X21_Y16_N30 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst|RowBlock:inst3|inst15                                                                                      ; LCCOMB_X19_Y14_N2  ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst|RowBlock:inst3|inst16~0                                                                                    ; LCCOMB_X19_Y14_N6  ; 9       ; Async. load   ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst|RowBlock:inst3|inst17                                                                                      ; LCCOMB_X22_Y16_N12 ; 9       ; Async. load   ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst|RowBlock:inst3|inst18                                                                                      ; LCCOMB_X22_Y16_N14 ; 9       ; Async. load   ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst|RowBlock:inst3|inst19                                                                                      ; LCCOMB_X18_Y13_N24 ; 9       ; Async. load   ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst|RowBlock:inst|inst12                                                                                       ; LCCOMB_X21_Y17_N0  ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst|RowBlock:inst|inst13                                                                                       ; LCCOMB_X21_Y17_N4  ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst|RowBlock:inst|inst14                                                                                       ; LCCOMB_X21_Y17_N12 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst|RowBlock:inst|inst15                                                                                       ; LCCOMB_X21_Y17_N24 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst|RowBlock:inst|inst16~0                                                                                     ; LCCOMB_X19_Y17_N18 ; 9       ; Async. load   ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst|RowBlock:inst|inst17                                                                                       ; LCCOMB_X19_Y17_N30 ; 9       ; Async. load   ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst|RowBlock:inst|inst18                                                                                       ; LCCOMB_X19_Y17_N28 ; 9       ; Async. load   ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|BankBlock:inst|RowBlock:inst|inst19                                                                                       ; LCCOMB_X19_Y17_N0  ; 9       ; Async. load   ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst33|inst                                                                                                      ; LCCOMB_X15_Y13_N14 ; 5       ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst33|inst12                                                                                                    ; LCCOMB_X15_Y13_N30 ; 5       ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst33|inst13                                                                                                    ; LCCOMB_X14_Y15_N16 ; 21      ; Clock         ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst33|inst14                                                                                                    ; LCCOMB_X13_Y15_N0  ; 21      ; Clock         ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst33|inst28                                                                                                    ; LCFF_X14_Y13_N29   ; 12      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst33|inst29                                                                                                    ; LCCOMB_X13_Y14_N6  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst33|inst35                                                                                                    ; LCFF_X13_Y13_N21   ; 12      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst33|inst36                                                                                                    ; LCCOMB_X13_Y13_N18 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst33|inst39                                                                                                    ; LCCOMB_X21_Y17_N22 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst33|inst40                                                                                                    ; LCCOMB_X13_Y13_N10 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst34|inst                                                                                                      ; LCCOMB_X19_Y16_N28 ; 5       ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst34|inst12                                                                                                    ; LCCOMB_X19_Y16_N6  ; 5       ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst34|inst13                                                                                                    ; LCCOMB_X14_Y16_N18 ; 21      ; Clock         ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst34|inst14                                                                                                    ; LCCOMB_X14_Y15_N26 ; 21      ; Clock         ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst34|inst28                                                                                                    ; LCFF_X17_Y16_N29   ; 12      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst34|inst29                                                                                                    ; LCCOMB_X18_Y16_N26 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst34|inst35                                                                                                    ; LCFF_X18_Y16_N13   ; 12      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst34|inst36                                                                                                    ; LCCOMB_X18_Y16_N12 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst34|inst39                                                                                                    ; LCCOMB_X14_Y16_N26 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst34|inst40                                                                                                    ; LCCOMB_X19_Y11_N22 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst35|inst                                                                                                      ; LCCOMB_X10_Y15_N18 ; 5       ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst35|inst12                                                                                                    ; LCCOMB_X11_Y16_N14 ; 5       ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst35|inst13                                                                                                    ; LCCOMB_X10_Y15_N12 ; 21      ; Clock         ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst35|inst14                                                                                                    ; LCCOMB_X11_Y15_N20 ; 21      ; Clock         ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst35|inst28                                                                                                    ; LCFF_X11_Y15_N9    ; 12      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst35|inst29                                                                                                    ; LCCOMB_X10_Y15_N4  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst35|inst35                                                                                                    ; LCFF_X10_Y15_N11   ; 12      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst35|inst36                                                                                                    ; LCCOMB_X10_Y15_N10 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst35|inst39                                                                                                    ; LCCOMB_X21_Y13_N8  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst35|inst40                                                                                                    ; LCCOMB_X11_Y16_N22 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst36|inst                                                                                                      ; LCCOMB_X14_Y11_N8  ; 5       ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst36|inst12                                                                                                    ; LCCOMB_X15_Y11_N14 ; 5       ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst36|inst13                                                                                                    ; LCCOMB_X14_Y11_N24 ; 21      ; Clock         ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst36|inst14                                                                                                    ; LCCOMB_X13_Y11_N4  ; 21      ; Clock         ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst36|inst28                                                                                                    ; LCFF_X13_Y11_N23   ; 12      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst36|inst29                                                                                                    ; LCCOMB_X14_Y11_N2  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst36|inst35                                                                                                    ; LCFF_X14_Y11_N17   ; 12      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst36|inst36                                                                                                    ; LCCOMB_X14_Y11_N16 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst36|inst39                                                                                                    ; LCCOMB_X15_Y11_N10 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|LFUBlock:inst36|inst40                                                                                                    ; LCCOMB_X18_Y14_N12 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|inst138                                                                                                                   ; LCCOMB_X11_Y14_N10 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|inst27                                                                                                                    ; LCCOMB_X13_Y14_N4  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|inst28                                                                                                                    ; LCFF_X13_Y14_N25   ; 25      ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|inst40                                                                                                                    ; LCCOMB_X13_Y14_N8  ; 2       ; Clock         ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; CacheBlock:inst10|inst41                                                                                                                    ; LCFF_X14_Y14_N21   ; 5       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|inst43                                                                                                                    ; LCCOMB_X14_Y14_N16 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|inst53~2                                                                                                                  ; LCCOMB_X14_Y14_N20 ; 9       ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|inst9                                                                                                                     ; LCCOMB_X14_Y14_N30 ; 13      ; Clock         ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|inst9                                                                                                                     ; LCCOMB_X14_Y14_N30 ; 2       ; Clock         ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; CacheBlock:inst10|lpm_bustri0:inst10|lpm_bustri:lpm_bustri_component|dout[13]~14DUPLICATE                                                   ; LCCOMB_X14_Y14_N10 ; 58      ; Output enable ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|lpm_bustri0:inst10|lpm_bustri:lpm_bustri_component|dout[13]~15                                                            ; LCCOMB_X11_Y13_N16 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CacheBlock:inst10|lpm_decode3:inst4|lpm_decode:lpm_decode_component|decode_e9f:auto_generated|w_anode102w[3]                                ; LCCOMB_X13_Y14_N2  ; 16      ; Async. clear  ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; CacheBlock:inst10|lpm_decode3:inst4|lpm_decode:lpm_decode_component|decode_e9f:auto_generated|w_anode41w[3]                                 ; LCCOMB_X13_Y14_N0  ; 80      ; Clock         ; no     ; --                   ; --               ; --                        ;
; Clock                                                                                                                                       ; PIN_N20            ; 37      ; Clock         ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; Clock                                                                                                                                       ; PIN_N20            ; 12      ; Clock         ; no     ; --                   ; --               ; --                        ;
; ControlUnitBlock:inst|MoveAddressRegister:inst60|lpm_decode8:inst2|lpm_decode:lpm_decode_component|decode_e9f:auto_generated|w_anode112w[3] ; LCCOMB_X14_Y17_N6  ; 1       ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; ControlUnitBlock:inst|MoveAddressRegister:inst60|lpm_decode8:inst2|lpm_decode:lpm_decode_component|decode_e9f:auto_generated|w_anode122w[3] ; LCCOMB_X14_Y17_N4  ; 5       ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; ControlUnitBlock:inst|MoveRegisterAddress:inst48|inst34                                                                                     ; LCCOMB_X14_Y17_N14 ; 4       ; Clock         ; no     ; --                   ; --               ; --                        ;
; ControlUnitBlock:inst|MoveRegisterAddress:inst48|lpm_bustri3:inst3|lpm_bustri:lpm_bustri_component|dout[2]~8                                ; LCCOMB_X18_Y12_N6  ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ControlUnitBlock:inst|MoveRegisterAddress:inst48|lpm_decode7:inst2|lpm_decode:lpm_decode_component|decode_e9f:auto_generated|w_anode51w[3]  ; LCCOMB_X14_Y17_N12 ; 1       ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; ControlUnitBlock:inst|MoveRegisterAddress:inst48|lpm_decode7:inst2|lpm_decode:lpm_decode_component|decode_e9f:auto_generated|w_anode61w[3]  ; LCCOMB_X14_Y17_N28 ; 4       ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; ControlUnitBlock:inst|MoveRegisterRegister:inst73|inst34                                                                                    ; LCCOMB_X14_Y18_N16 ; 4       ; Clock         ; no     ; --                   ; --               ; --                        ;
; ControlUnitBlock:inst|MoveRegisterRegister:inst73|inst35                                                                                    ; LCCOMB_X17_Y18_N24 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; ControlUnitBlock:inst|MoveRegisterRegister:inst73|lpm_decode9:inst|lpm_decode:lpm_decode_component|decode_e9f:auto_generated|w_anode21w[3]  ; LCCOMB_X17_Y18_N16 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ControlUnitBlock:inst|MoveRegisterRegister:inst73|lpm_decode9:inst|lpm_decode:lpm_decode_component|decode_e9f:auto_generated|w_anode31w[3]  ; LCCOMB_X17_Y18_N20 ; 5       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ControlUnitBlock:inst|MoveRegisterRegister:inst73|lpm_decode9:inst|lpm_decode:lpm_decode_component|decode_e9f:auto_generated|w_anode71w[3]  ; LCCOMB_X17_Y18_N12 ; 1       ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; ControlUnitBlock:inst|MoveRegisterRegister:inst73|lpm_decode9:inst|lpm_decode:lpm_decode_component|decode_e9f:auto_generated|w_anode81w[3]  ; LCCOMB_X17_Y18_N22 ; 4       ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; ControlUnitBlock:inst|inst18~0                                                                                                              ; LCCOMB_X21_Y12_N8  ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ControlUnitBlock:inst|inst20                                                                                                                ; LCCOMB_X13_Y19_N20 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; ControlUnitBlock:inst|inst21                                                                                                                ; LCCOMB_X21_Y12_N16 ; 14      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ControlUnitBlock:inst|inst22                                                                                                                ; LCCOMB_X13_Y18_N12 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; ControlUnitBlock:inst|inst35                                                                                                                ; LCCOMB_X14_Y18_N8  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; ControlUnitBlock:inst|inst36                                                                                                                ; LCCOMB_X14_Y18_N6  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; ControlUnitBlock:inst|inst37                                                                                                                ; LCCOMB_X13_Y17_N22 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; ControlUnitBlock:inst|inst3~0                                                                                                               ; LCCOMB_X21_Y12_N10 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ControlUnitBlock:inst|inst44                                                                                                                ; LCCOMB_X13_Y18_N26 ; 14      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; ControlUnitBlock:inst|inst46                                                                                                                ; LCCOMB_X15_Y18_N16 ; 8       ; Clock         ; no     ; --                   ; --               ; --                        ;
; ControlUnitBlock:inst|inst50                                                                                                                ; LCCOMB_X14_Y17_N10 ; 3       ; Clock         ; no     ; --                   ; --               ; --                        ;
; ControlUnitBlock:inst|inst52                                                                                                                ; LCCOMB_X14_Y17_N26 ; 348     ; Clock         ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; ControlUnitBlock:inst|inst52                                                                                                                ; LCCOMB_X14_Y17_N26 ; 45      ; Clock         ; no     ; --                   ; --               ; --                        ;
; ControlUnitBlock:inst|inst53                                                                                                                ; LCCOMB_X14_Y18_N26 ; 3       ; Clock         ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; ControlUnitBlock:inst|inst53                                                                                                                ; LCCOMB_X14_Y18_N26 ; 2       ; Clock         ; no     ; --                   ; --               ; --                        ;
; ControlUnitBlock:inst|inst57                                                                                                                ; LCCOMB_X13_Y17_N4  ; 33      ; Clock         ; no     ; --                   ; --               ; --                        ;
; ControlUnitBlock:inst|inst63                                                                                                                ; LCCOMB_X14_Y17_N24 ; 5       ; Clock         ; no     ; --                   ; --               ; --                        ;
; ControlUnitBlock:inst|inst67                                                                                                                ; LCCOMB_X15_Y18_N22 ; 10      ; Clock         ; no     ; --                   ; --               ; --                        ;
; ControlUnitBlock:inst|inst6~0                                                                                                               ; LCCOMB_X21_Y12_N12 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ControlUnitBlock:inst|inst72                                                                                                                ; LCCOMB_X14_Y18_N14 ; 14      ; Clock         ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; ControlUnitBlock:inst|lpm_bustri0:inst11|lpm_bustri:lpm_bustri_component|dout[13]~17                                                        ; LCCOMB_X17_Y18_N18 ; 14      ; Output enable ; no     ; --                   ; --               ; --                        ;
; ControlUnitBlock:inst|lpm_decode5:inst10|lpm_decode:lpm_decode_component|decode_e9f:auto_generated|w_anode132w[3]~0                         ; LCCOMB_X21_Y12_N18 ; 6       ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; MemoryBlock:inst11|lpm_bustri0:inst4|lpm_bustri:lpm_bustri_component|dout[12]~0                                                             ; LCCOMB_X11_Y13_N28 ; 19      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; MemoryBlock:inst11|lpm_bustri1:inst13|lpm_bustri:lpm_bustri_component|dout[8]~12                                                            ; LCCOMB_X17_Y14_N24 ; 9       ; Output enable ; no     ; --                   ; --               ; --                        ;
; MemoryBlock:inst11|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_g3b1:auto_generated|decode_6pa:decode3|w_anode267w[2]        ; LCCOMB_X17_Y14_N2  ; 9       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; MemoryBlock:inst11|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_g3b1:auto_generated|decode_6pa:decode3|w_anode275w[2]        ; LCCOMB_X11_Y14_N24 ; 9       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; MemoryBlock:inst11|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_d061:auto_generated|decode_6pa:deep_decode|w_anode246w[2]      ; LCCOMB_X11_Y13_N26 ; 10      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; MemoryBlock:inst11|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_d061:auto_generated|decode_6pa:deep_decode|w_anode259w[2]~0    ; LCCOMB_X11_Y14_N8  ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; POHBlock:inst6|inst39                                                                                                                       ; LCCOMB_X11_Y18_N16 ; 77      ; Clock         ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; POHBlock:inst6|lpm_bustri1:inst1|lpm_bustri:lpm_bustri_component|dout[8]~9                                                                  ; LCCOMB_X19_Y15_N18 ; 54      ; Output enable ; no     ; --                   ; --               ; --                        ;
; POHBlock:inst6|lpm_decode0:inst|lpm_decode:lpm_decode_component|decode_u7f:auto_generated|w_anode19w[3]~0                                   ; LCCOMB_X25_Y12_N18 ; 10      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; POHBlock:inst6|lpm_decode0:inst|lpm_decode:lpm_decode_component|decode_u7f:auto_generated|w_anode1w[3]                                      ; LCCOMB_X25_Y12_N8  ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; POHBlock:inst6|lpm_decode0:inst|lpm_decode:lpm_decode_component|decode_u7f:auto_generated|w_anode30w[3]~0                                   ; LCCOMB_X17_Y12_N12 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; POHBlock:inst6|lpm_decode0:inst|lpm_decode:lpm_decode_component|decode_u7f:auto_generated|w_anode41w[3]~0                                   ; LCCOMB_X17_Y12_N18 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; POHBlock:inst6|lpm_decode0:inst|lpm_decode:lpm_decode_component|decode_u7f:auto_generated|w_anode52w[3]~1                                   ; LCCOMB_X17_Y12_N2  ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; POHBlock:inst6|lpm_decode0:inst|lpm_decode:lpm_decode_component|decode_u7f:auto_generated|w_anode63w[3]~0                                   ; LCCOMB_X25_Y12_N10 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; POHBlock:inst6|lpm_decode0:inst|lpm_decode:lpm_decode_component|decode_u7f:auto_generated|w_anode74w[3]~0                                   ; LCCOMB_X17_Y12_N24 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; POHBlock:inst6|lpm_decode0:inst|lpm_decode:lpm_decode_component|decode_u7f:auto_generated|w_anode85w[3]~0                                   ; LCCOMB_X17_Y12_N8  ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                         ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst1|inst16~0                                                   ; LCCOMB_X11_Y11_N0  ; 9       ; Global Clock         ; GCLK2            ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst1|inst17                                                     ; LCCOMB_X11_Y11_N6  ; 9       ; Global Clock         ; GCLK7            ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst1|inst18                                                     ; LCCOMB_X11_Y11_N4  ; 9       ; Global Clock         ; GCLK6            ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst1|inst19                                                     ; LCCOMB_X11_Y11_N24 ; 9       ; Global Clock         ; GCLK9            ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst2|inst16~0                                                   ; LCCOMB_X17_Y15_N4  ; 9       ; Global Clock         ; GCLK14           ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst2|inst17                                                     ; LCCOMB_X23_Y15_N28 ; 9       ; Global Clock         ; GCLK10           ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst2|inst18                                                     ; LCCOMB_X23_Y15_N30 ; 9       ; Global Clock         ; GCLK11           ; --                        ;
; CacheBlock:inst10|BankBlock:inst18|RowBlock:inst2|inst19                                                     ; LCCOMB_X23_Y13_N28 ; 9       ; Global Clock         ; GCLK8            ; --                        ;
; CacheBlock:inst10|inst40                                                                                     ; LCCOMB_X13_Y14_N8  ; 2       ; Global Clock         ; GCLK5            ; --                        ;
; CacheBlock:inst10|inst9                                                                                      ; LCCOMB_X14_Y14_N30 ; 2       ; Global Clock         ; GCLK0            ; --                        ;
; CacheBlock:inst10|lpm_decode3:inst4|lpm_decode:lpm_decode_component|decode_e9f:auto_generated|w_anode102w[3] ; LCCOMB_X13_Y14_N2  ; 16      ; Global Clock         ; GCLK4            ; --                        ;
; Clock                                                                                                        ; PIN_N20            ; 37      ; Global Clock         ; GCLK3            ; --                        ;
; ControlUnitBlock:inst|inst52                                                                                 ; LCCOMB_X14_Y17_N26 ; 348     ; Global Clock         ; GCLK15           ; --                        ;
; ControlUnitBlock:inst|inst53                                                                                 ; LCCOMB_X14_Y18_N26 ; 3       ; Global Clock         ; GCLK13           ; --                        ;
; ControlUnitBlock:inst|inst72                                                                                 ; LCCOMB_X14_Y18_N14 ; 14      ; Global Clock         ; GCLK12           ; --                        ;
; POHBlock:inst6|inst39                                                                                        ; LCCOMB_X11_Y18_N16 ; 77      ; Global Clock         ; GCLK1            ; --                        ;
+--------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                         ;
+---------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                          ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------+---------+
; CacheBlock:inst10|lpm_dff2:inst1|lpm_ff:lpm_ff_component|dffs[0]                                              ; 107     ;
; CacheBlock:inst10|lpm_dff2:inst1|lpm_ff:lpm_ff_component|dffs[1]                                              ; 107     ;
; CacheBlock:inst10|lpm_decode3:inst4|lpm_decode:lpm_decode_component|decode_e9f:auto_generated|w_anode41w[3]   ; 80      ;
; CacheBlock:inst10|lpm_bustri2:inst5|lpm_bustri:lpm_bustri_component|dout[4]~8                                 ; 64      ;
; CacheBlock:inst10|lpm_bustri2:inst5|lpm_bustri:lpm_bustri_component|dout[5]~7                                 ; 64      ;
; CacheBlock:inst10|lpm_bustri2:inst5|lpm_bustri:lpm_bustri_component|dout[6]~6                                 ; 64      ;
; CacheBlock:inst10|lpm_bustri2:inst5|lpm_bustri:lpm_bustri_component|dout[7]~5                                 ; 64      ;
; CacheBlock:inst10|lpm_bustri2:inst5|lpm_bustri:lpm_bustri_component|dout[8]~4                                 ; 64      ;
; CacheBlock:inst10|lpm_bustri2:inst5|lpm_bustri:lpm_bustri_component|dout[0]~3                                 ; 64      ;
; CacheBlock:inst10|lpm_bustri2:inst5|lpm_bustri:lpm_bustri_component|dout[1]~2                                 ; 64      ;
; CacheBlock:inst10|lpm_bustri2:inst5|lpm_bustri:lpm_bustri_component|dout[2]~1                                 ; 64      ;
; CacheBlock:inst10|lpm_bustri2:inst5|lpm_bustri:lpm_bustri_component|dout[3]~0                                 ; 64      ;
; CacheBlock:inst10|lpm_bustri0:inst10|lpm_bustri:lpm_bustri_component|dout[13]~14DUPLICATE                     ; 58      ;
; CacheBlock:inst10|lpm_dff2:inst1|lpm_ff:lpm_ff_component|dffs[13]                                             ; 55      ;
; CacheBlock:inst10|lpm_bustri2:inst11|lpm_bustri:lpm_bustri_component|dout[8]~0                                ; 54      ;
; POHBlock:inst6|lpm_bustri1:inst1|lpm_bustri:lpm_bustri_component|dout[8]~9                                    ; 54      ;
; CacheBlock:inst10|lpm_counter1:inst2|lpm_counter:lpm_counter_component|cntr_s3i:auto_generated|safe_q[1]      ; 52      ;
; CacheBlock:inst10|lpm_counter1:inst2|lpm_counter:lpm_counter_component|cntr_s3i:auto_generated|safe_q[2]      ; 52      ;
; CacheBlock:inst10|lpm_counter1:inst2|lpm_counter:lpm_counter_component|cntr_s3i:auto_generated|safe_q[3]      ; 52      ;
; CacheBlock:inst10|lpm_counter1:inst2|lpm_counter:lpm_counter_component|cntr_s3i:auto_generated|safe_q[0]      ; 52      ;
; ControlUnitBlock:inst|inst52                                                                                  ; 44      ;
; CacheBlock:inst10|BankBlock:inst|RowBlock:inst1|inst16~0                                                      ; 39      ;
; MemoryBlock:inst11|lpm_bustri0:inst6|lpm_bustri:lpm_bustri_component|dout[11]~11                              ; 36      ;
; MemoryBlock:inst11|lpm_bustri0:inst6|lpm_bustri:lpm_bustri_component|dout[10]~10                              ; 36      ;
; MemoryBlock:inst11|lpm_bustri0:inst6|lpm_bustri:lpm_bustri_component|dout[9]~9                                ; 36      ;
; MemoryBlock:inst11|lpm_bustri0:inst6|lpm_bustri:lpm_bustri_component|dout[8]~8                                ; 36      ;
; MemoryBlock:inst11|lpm_bustri0:inst6|lpm_bustri:lpm_bustri_component|dout[7]~7                                ; 36      ;
; MemoryBlock:inst11|lpm_bustri0:inst6|lpm_bustri:lpm_bustri_component|dout[6]~6                                ; 36      ;
; MemoryBlock:inst11|lpm_bustri0:inst6|lpm_bustri:lpm_bustri_component|dout[5]~5                                ; 36      ;
; MemoryBlock:inst11|lpm_bustri0:inst6|lpm_bustri:lpm_bustri_component|dout[4]~4                                ; 36      ;
; MemoryBlock:inst11|lpm_bustri0:inst6|lpm_bustri:lpm_bustri_component|dout[3]~3                                ; 36      ;
; MemoryBlock:inst11|lpm_bustri0:inst6|lpm_bustri:lpm_bustri_component|dout[2]~2                                ; 36      ;
; MemoryBlock:inst11|lpm_bustri0:inst6|lpm_bustri:lpm_bustri_component|dout[1]~1                                ; 36      ;
; MemoryBlock:inst11|lpm_bustri0:inst6|lpm_bustri:lpm_bustri_component|dout[0]~0                                ; 36      ;
; ControlUnitBlock:inst|inst57                                                                                  ; 34      ;
; CacheBlock:inst10|inst68                                                                                      ; 33      ;
; ControlUnitBlock:inst|MoveRegisterAddress:inst48|inst26                                                       ; 33      ;
; CacheBlock:inst10|lpm_decode3:inst4|lpm_decode:lpm_decode_component|decode_e9f:auto_generated|w_anode21w[3]~0 ; 31      ;
; ControlUnitBlock:inst|MoveRegisterAddress:inst48|lpm_bustri3:inst3|lpm_bustri:lpm_bustri_component|dout[0]~5  ; 31      ;
; ControlUnitBlock:inst|MoveRegisterAddress:inst48|lpm_bustri3:inst3|lpm_bustri:lpm_bustri_component|dout[2]~4  ; 31      ;
; ControlUnitBlock:inst|MoveRegisterRegister:inst73|inst26                                                      ; 30      ;
; CacheBlock:inst10|inst28                                                                                      ; 25      ;
; CacheBlock:inst10|lpm_dff2:inst1|lpm_ff:lpm_ff_component|dffs[12]                                             ; 22      ;
; CacheBlock:inst10|LFUBlock:inst35|inst14                                                                      ; 21      ;
; CacheBlock:inst10|LFUBlock:inst35|inst13                                                                      ; 21      ;
; CacheBlock:inst10|LFUBlock:inst36|inst13                                                                      ; 21      ;
; CacheBlock:inst10|LFUBlock:inst36|inst14                                                                      ; 21      ;
; CacheBlock:inst10|LFUBlock:inst33|inst14                                                                      ; 21      ;
; CacheBlock:inst10|LFUBlock:inst33|inst13                                                                      ; 21      ;
; CacheBlock:inst10|LFUBlock:inst34|inst13                                                                      ; 21      ;
+---------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------+------+-------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+---------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                          ; Type ; Mode        ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M512s ; M4Ks ; M-RAMs ; MIF           ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------+------+-------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+---------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; MemoryBlock:inst11|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_g3b1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Dual Clocks ; 16384        ; 9            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 147456 ; 8192                        ; 9                           ; --                          ; --                          ; 73728               ; 0     ; 18   ; 0      ; HexMemory.hex ; M4K_X32_Y7, M4K_X32_Y12, M4K_X20_Y8, M4K_X20_Y10, M4K_X20_Y7, M4K_X20_Y9, M4K_X20_Y6, M4K_X8_Y8, M4K_X8_Y7, M4K_X8_Y9, M4K_X20_Y11, M4K_X20_Y12, M4K_X32_Y8, M4K_X32_Y11, M4K_X8_Y11, M4K_X8_Y10, M4K_X32_Y9, M4K_X32_Y10                                                                                                                                                                                                                                             ;
; MemoryBlock:inst11|lpm_rom0:inst1|altsyncram:altsyncram_component|altsyncram_d061:auto_generated|ALTSYNCRAM   ; AUTO ; ROM         ; Dual Clocks ; 16384        ; 9            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 147456 ; 16384                       ; 9                           ; --                          ; --                          ; 147456              ; 0     ; 36   ; 0      ; HexMemory.hex ; M4K_X8_Y23, M4K_X8_Y14, M4K_X8_Y20, M4K_X8_Y19, M4K_X8_Y24, M4K_X20_Y14, M4K_X8_Y21, M4K_X20_Y13, M4K_X32_Y19, M4K_X32_Y23, M4K_X20_Y22, M4K_X32_Y17, M4K_X20_Y17, M4K_X8_Y12, M4K_X8_Y22, M4K_X8_Y18, M4K_X20_Y19, M4K_X20_Y23, M4K_X20_Y21, M4K_X20_Y15, M4K_X8_Y13, M4K_X8_Y17, M4K_X8_Y16, M4K_X8_Y15, M4K_X32_Y22, M4K_X32_Y18, M4K_X20_Y16, M4K_X32_Y21, M4K_X32_Y14, M4K_X20_Y24, M4K_X20_Y18, M4K_X32_Y20, M4K_X32_Y16, M4K_X32_Y13, M4K_X20_Y20, M4K_X32_Y15 ;
+---------------------------------------------------------------------------------------------------------------+------+-------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+---------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------------------+
; Interconnect Usage Summary                                         ;
+-------------------------------------------+------------------------+
; Interconnect Resource Type                ; Usage                  ;
+-------------------------------------------+------------------------+
; Block interconnects                       ; 3,236 / 51,960 ( 6 % ) ;
; C16 interconnects                         ; 32 / 1,680 ( 2 % )     ;
; C4 interconnects                          ; 1,933 / 38,400 ( 5 % ) ;
; DPA clocks                                ; 0 / 4 ( 0 % )          ;
; DQS bus muxes                             ; 0 / 18 ( 0 % )         ;
; DQS-18 I/O buses                          ; 0 / 4 ( 0 % )          ;
; DQS-4 I/O buses                           ; 0 / 18 ( 0 % )         ;
; DQS-9 I/O buses                           ; 0 / 8 ( 0 % )          ;
; Differential I/O clocks                   ; 0 / 32 ( 0 % )         ;
; Direct links                              ; 159 / 51,960 ( < 1 % ) ;
; Global clocks                             ; 16 / 16 ( 100 % )      ;
; Local interconnects                       ; 408 / 12,480 ( 3 % )   ;
; NDQS bus muxes                            ; 0 / 18 ( 0 % )         ;
; NDQS-18 I/O buses                         ; 0 / 4 ( 0 % )          ;
; NDQS-4 I/O buses                          ; 0 / 18 ( 0 % )         ;
; NDQS-9 I/O buses                          ; 0 / 8 ( 0 % )          ;
; PLL transmitter or receiver load enables  ; 0 / 8 ( 0 % )          ;
; PLL transmitter or receiver synch. clocks ; 0 / 8 ( 0 % )          ;
; R24 interconnects                         ; 49 / 1,664 ( 3 % )     ;
; R24/C16 interconnect drivers              ; 74 / 4,160 ( 2 % )     ;
; R4 interconnects                          ; 3,334 / 59,488 ( 6 % ) ;
; Regional clocks                           ; 0 / 32 ( 0 % )         ;
+-------------------------------------------+------------------------+


+-----------------------------------------------------------------+
; LAB Logic Elements                                              ;
+----------------------------------+------------------------------+
; Number of ALMs  (Average = 6.64) ; Number of LABs  (Total = 98) ;
+----------------------------------+------------------------------+
; 1                                ; 6                            ;
; 2                                ; 6                            ;
; 3                                ; 5                            ;
; 4                                ; 4                            ;
; 5                                ; 3                            ;
; 6                                ; 2                            ;
; 7                                ; 1                            ;
; 8                                ; 71                           ;
+----------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.16) ; Number of LABs  (Total = 98) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 24                           ;
; 1 Async. load                      ; 42                           ;
; 1 Clock                            ; 64                           ;
; 1 Clock enable                     ; 39                           ;
; 1 Sync. load                       ; 1                            ;
; 2 Async. clears                    ; 4                            ;
; 2 Clock enables                    ; 13                           ;
; 2 Clocks                           ; 20                           ;
; 3 Clock enables                    ; 5                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.23) ; Number of LABs  (Total = 98) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 4                            ;
; 3                                            ; 1                            ;
; 4                                            ; 7                            ;
; 5                                            ; 4                            ;
; 6                                            ; 2                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 2                            ;
; 11                                           ; 4                            ;
; 12                                           ; 3                            ;
; 13                                           ; 2                            ;
; 14                                           ; 1                            ;
; 15                                           ; 5                            ;
; 16                                           ; 8                            ;
; 17                                           ; 5                            ;
; 18                                           ; 12                           ;
; 19                                           ; 3                            ;
; 20                                           ; 4                            ;
; 21                                           ; 2                            ;
; 22                                           ; 6                            ;
; 23                                           ; 8                            ;
; 24                                           ; 4                            ;
; 25                                           ; 3                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.17) ; Number of LABs  (Total = 98) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 5                            ;
; 2                                               ; 10                           ;
; 3                                               ; 3                            ;
; 4                                               ; 8                            ;
; 5                                               ; 10                           ;
; 6                                               ; 6                            ;
; 7                                               ; 9                            ;
; 8                                               ; 4                            ;
; 9                                               ; 9                            ;
; 10                                              ; 6                            ;
; 11                                              ; 2                            ;
; 12                                              ; 1                            ;
; 13                                              ; 10                           ;
; 14                                              ; 3                            ;
; 15                                              ; 5                            ;
; 16                                              ; 2                            ;
; 17                                              ; 1                            ;
; 18                                              ; 0                            ;
; 19                                              ; 3                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 0                            ;
; 24                                              ; 0                            ;
; 25                                              ; 0                            ;
; 26                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 19.13) ; Number of LABs  (Total = 98) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 4                            ;
; 3                                            ; 3                            ;
; 4                                            ; 3                            ;
; 5                                            ; 5                            ;
; 6                                            ; 1                            ;
; 7                                            ; 3                            ;
; 8                                            ; 6                            ;
; 9                                            ; 2                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 6                            ;
; 13                                           ; 3                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 1                            ;
; 17                                           ; 4                            ;
; 18                                           ; 3                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 2                            ;
; 22                                           ; 7                            ;
; 23                                           ; 3                            ;
; 24                                           ; 0                            ;
; 25                                           ; 4                            ;
; 26                                           ; 2                            ;
; 27                                           ; 6                            ;
; 28                                           ; 4                            ;
; 29                                           ; 4                            ;
; 30                                           ; 2                            ;
; 31                                           ; 1                            ;
; 32                                           ; 0                            ;
; 33                                           ; 2                            ;
; 34                                           ; 1                            ;
; 35                                           ; 6                            ;
; 36                                           ; 5                            ;
; 37                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 31    ;
; Number of I/O Rules Passed       ; 4     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 27    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                                ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                         ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                         ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                         ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks            ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks            ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks            ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks                   ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks                   ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O       ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O       ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O       ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O       ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O       ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O       ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O       ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; No PCI I/O assignments found.                                            ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; No PCI I/O assignments found.                                            ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O       ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O       ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O       ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O       ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000032 ; I/O Properties Checks for Multiple I/Os ; I/O registers and SERDES should not be used at the same XY location.                                 ; Critical ; No I/O Registers or Differential I/O Standard assignments found.         ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks                 ; Current density for consecutive I/Os should not exceed 250mA for row I/Os and 250mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks              ; Single-ended outputs should be 1 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000037 ; SI Related Distance Checks              ; Single-ended I/O and differential I/O should not coexist in a PLL output I/O bank.                   ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000038 ; SI Related SSO Limit Checks             ; Single-ended outputs and High-speed LVDS should not coexist in an I/O bank.                          ; High     ; No High-speed LVDS found.                                                ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks             ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Inapplicable ; IO_000040 ; SI Related SSO Limit Checks             ; The total drive strength of single ended outputs in a DPA bank should not exceed 120mA.              ; High     ; No DPA found.                                                            ; I/O  ;                   ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000032    ; IO_000033 ; IO_000034    ; IO_000037    ; IO_000038    ; IO_000042    ; IO_000040    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 123       ; 0            ; 0            ; 123       ; 123       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 123       ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 123          ; 123          ; 123          ; 123          ; 123          ; 0         ; 123          ; 123          ; 0         ; 0         ; 123          ; 123          ; 123          ; 123          ; 123          ; 123          ; 123          ; 123          ; 123          ; 123          ; 123          ; 123          ; 123          ; 123          ; 123          ; 0         ; 123          ; 123          ; 123          ; 123          ; 123          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ;
; CommandAddress[13] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CommandAddress[12] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CommandAddress[11] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CommandAddress[10] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CommandAddress[9]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CommandAddress[8]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CommandAddress[7]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CommandAddress[6]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CommandAddress[5]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CommandAddress[4]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CommandAddress[3]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CommandAddress[2]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CommandAddress[1]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CommandAddress[0]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CPUData[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CPUData[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CPUData[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CPUData[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CPUData[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CPUData[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CPUData[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CPUData[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CPUData[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Data[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Data[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Data[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Data[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Data[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Data[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Data[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Data[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Data[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MemoryAddress[13]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MemoryAddress[12]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MemoryAddress[11]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MemoryAddress[10]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MemoryAddress[9]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MemoryAddress[8]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MemoryAddress[7]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MemoryAddress[6]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MemoryAddress[5]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MemoryAddress[4]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MemoryAddress[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MemoryAddress[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MemoryAddress[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MemoryAddress[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RegisteAddress[2]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RegisteAddress[1]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RegisteAddress[0]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ReadCache          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CacheClock         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Enable             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteResultCPU     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Hit                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteCache         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Command[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Command[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Command[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Command[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Command[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Command[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Command[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Command[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Command[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Command[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Command[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Command[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Command[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Command[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Command[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Command[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Control[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Control[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Control[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; count[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; count[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; count[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; count[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IP[13]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IP[12]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IP[11]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IP[10]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IP[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IP[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IP[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IP[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IP[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IP[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IP[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IP[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IP[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IP[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IR[26]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IR[25]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IR[24]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IR[23]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IR[22]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IR[21]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IR[20]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IR[19]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IR[18]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IR[17]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IR[16]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IR[15]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IR[14]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IR[13]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IR[12]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IR[11]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IR[10]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IR[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IR[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IR[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IR[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IR[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IR[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IR[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IR[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IR[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IR[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RegisterControl[2] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RegisterControl[1] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RegisterControl[0] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Clock              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Error detection CRC                          ; Off                      ;
; Configuration Voltage Level                  ; Auto                     ;
; Force Configuration Voltage Level            ; Off                      ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Data[0]                                      ; As input tri-stated      ;
; ASDO,nCSO                                    ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.1 Build 222 10/21/2009 SJ Web Edition
    Info: Processing started: Mon May 13 06:19:40 2019
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off CourseWork -c CourseWork
Info: Automatically selected device EP2S15F484C3 for design CourseWork
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. Please purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info: Fitter converted 1 user pins into dedicated programming pins
    Info: Pin ~DATA0~ is reserved at location E13
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning: No exact pin location assignment(s) for 123 pins of 123 total pins
    Info: Pin CommandAddress[13] not assigned to an exact location on the device
    Info: Pin CommandAddress[12] not assigned to an exact location on the device
    Info: Pin CommandAddress[11] not assigned to an exact location on the device
    Info: Pin CommandAddress[10] not assigned to an exact location on the device
    Info: Pin CommandAddress[9] not assigned to an exact location on the device
    Info: Pin CommandAddress[8] not assigned to an exact location on the device
    Info: Pin CommandAddress[7] not assigned to an exact location on the device
    Info: Pin CommandAddress[6] not assigned to an exact location on the device
    Info: Pin CommandAddress[5] not assigned to an exact location on the device
    Info: Pin CommandAddress[4] not assigned to an exact location on the device
    Info: Pin CommandAddress[3] not assigned to an exact location on the device
    Info: Pin CommandAddress[2] not assigned to an exact location on the device
    Info: Pin CommandAddress[1] not assigned to an exact location on the device
    Info: Pin CommandAddress[0] not assigned to an exact location on the device
    Info: Pin CPUData[8] not assigned to an exact location on the device
    Info: Pin CPUData[7] not assigned to an exact location on the device
    Info: Pin CPUData[6] not assigned to an exact location on the device
    Info: Pin CPUData[5] not assigned to an exact location on the device
    Info: Pin CPUData[4] not assigned to an exact location on the device
    Info: Pin CPUData[3] not assigned to an exact location on the device
    Info: Pin CPUData[2] not assigned to an exact location on the device
    Info: Pin CPUData[1] not assigned to an exact location on the device
    Info: Pin CPUData[0] not assigned to an exact location on the device
    Info: Pin Data[8] not assigned to an exact location on the device
    Info: Pin Data[7] not assigned to an exact location on the device
    Info: Pin Data[6] not assigned to an exact location on the device
    Info: Pin Data[5] not assigned to an exact location on the device
    Info: Pin Data[4] not assigned to an exact location on the device
    Info: Pin Data[3] not assigned to an exact location on the device
    Info: Pin Data[2] not assigned to an exact location on the device
    Info: Pin Data[1] not assigned to an exact location on the device
    Info: Pin Data[0] not assigned to an exact location on the device
    Info: Pin MemoryAddress[13] not assigned to an exact location on the device
    Info: Pin MemoryAddress[12] not assigned to an exact location on the device
    Info: Pin MemoryAddress[11] not assigned to an exact location on the device
    Info: Pin MemoryAddress[10] not assigned to an exact location on the device
    Info: Pin MemoryAddress[9] not assigned to an exact location on the device
    Info: Pin MemoryAddress[8] not assigned to an exact location on the device
    Info: Pin MemoryAddress[7] not assigned to an exact location on the device
    Info: Pin MemoryAddress[6] not assigned to an exact location on the device
    Info: Pin MemoryAddress[5] not assigned to an exact location on the device
    Info: Pin MemoryAddress[4] not assigned to an exact location on the device
    Info: Pin MemoryAddress[3] not assigned to an exact location on the device
    Info: Pin MemoryAddress[2] not assigned to an exact location on the device
    Info: Pin MemoryAddress[1] not assigned to an exact location on the device
    Info: Pin MemoryAddress[0] not assigned to an exact location on the device
    Info: Pin RegisteAddress[2] not assigned to an exact location on the device
    Info: Pin RegisteAddress[1] not assigned to an exact location on the device
    Info: Pin RegisteAddress[0] not assigned to an exact location on the device
    Info: Pin ReadCache not assigned to an exact location on the device
    Info: Pin CacheClock not assigned to an exact location on the device
    Info: Pin Enable not assigned to an exact location on the device
    Info: Pin WriteResultCPU not assigned to an exact location on the device
    Info: Pin Hit not assigned to an exact location on the device
    Info: Pin WriteCache not assigned to an exact location on the device
    Info: Pin Command[15] not assigned to an exact location on the device
    Info: Pin Command[14] not assigned to an exact location on the device
    Info: Pin Command[13] not assigned to an exact location on the device
    Info: Pin Command[12] not assigned to an exact location on the device
    Info: Pin Command[11] not assigned to an exact location on the device
    Info: Pin Command[10] not assigned to an exact location on the device
    Info: Pin Command[9] not assigned to an exact location on the device
    Info: Pin Command[8] not assigned to an exact location on the device
    Info: Pin Command[7] not assigned to an exact location on the device
    Info: Pin Command[6] not assigned to an exact location on the device
    Info: Pin Command[5] not assigned to an exact location on the device
    Info: Pin Command[4] not assigned to an exact location on the device
    Info: Pin Command[3] not assigned to an exact location on the device
    Info: Pin Command[2] not assigned to an exact location on the device
    Info: Pin Command[1] not assigned to an exact location on the device
    Info: Pin Command[0] not assigned to an exact location on the device
    Info: Pin Control[2] not assigned to an exact location on the device
    Info: Pin Control[1] not assigned to an exact location on the device
    Info: Pin Control[0] not assigned to an exact location on the device
    Info: Pin count[3] not assigned to an exact location on the device
    Info: Pin count[2] not assigned to an exact location on the device
    Info: Pin count[1] not assigned to an exact location on the device
    Info: Pin count[0] not assigned to an exact location on the device
    Info: Pin IP[13] not assigned to an exact location on the device
    Info: Pin IP[12] not assigned to an exact location on the device
    Info: Pin IP[11] not assigned to an exact location on the device
    Info: Pin IP[10] not assigned to an exact location on the device
    Info: Pin IP[9] not assigned to an exact location on the device
    Info: Pin IP[8] not assigned to an exact location on the device
    Info: Pin IP[7] not assigned to an exact location on the device
    Info: Pin IP[6] not assigned to an exact location on the device
    Info: Pin IP[5] not assigned to an exact location on the device
    Info: Pin IP[4] not assigned to an exact location on the device
    Info: Pin IP[3] not assigned to an exact location on the device
    Info: Pin IP[2] not assigned to an exact location on the device
    Info: Pin IP[1] not assigned to an exact location on the device
    Info: Pin IP[0] not assigned to an exact location on the device
    Info: Pin IR[26] not assigned to an exact location on the device
    Info: Pin IR[25] not assigned to an exact location on the device
    Info: Pin IR[24] not assigned to an exact location on the device
    Info: Pin IR[23] not assigned to an exact location on the device
    Info: Pin IR[22] not assigned to an exact location on the device
    Info: Pin IR[21] not assigned to an exact location on the device
    Info: Pin IR[20] not assigned to an exact location on the device
    Info: Pin IR[19] not assigned to an exact location on the device
    Info: Pin IR[18] not assigned to an exact location on the device
    Info: Pin IR[17] not assigned to an exact location on the device
    Info: Pin IR[16] not assigned to an exact location on the device
    Info: Pin IR[15] not assigned to an exact location on the device
    Info: Pin IR[14] not assigned to an exact location on the device
    Info: Pin IR[13] not assigned to an exact location on the device
    Info: Pin IR[12] not assigned to an exact location on the device
    Info: Pin IR[11] not assigned to an exact location on the device
    Info: Pin IR[10] not assigned to an exact location on the device
    Info: Pin IR[9] not assigned to an exact location on the device
    Info: Pin IR[8] not assigned to an exact location on the device
    Info: Pin IR[7] not assigned to an exact location on the device
    Info: Pin IR[6] not assigned to an exact location on the device
    Info: Pin IR[5] not assigned to an exact location on the device
    Info: Pin IR[4] not assigned to an exact location on the device
    Info: Pin IR[3] not assigned to an exact location on the device
    Info: Pin IR[2] not assigned to an exact location on the device
    Info: Pin IR[1] not assigned to an exact location on the device
    Info: Pin IR[0] not assigned to an exact location on the device
    Info: Pin RegisterControl[2] not assigned to an exact location on the device
    Info: Pin RegisterControl[1] not assigned to an exact location on the device
    Info: Pin RegisterControl[0] not assigned to an exact location on the device
    Info: Pin Clock not assigned to an exact location on the device
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Timing-driven compilation is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Automatically promoted node Clock (placed in PIN N20 (CLK3p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node ControlUnitBlock:inst|lpm_dff0:inst23|lpm_ff:lpm_ff_component|dffs[3]
        Info: Destination node ControlUnitBlock:inst|lpm_dff0:inst23|lpm_ff:lpm_ff_component|dffs[2]
        Info: Destination node ControlUnitBlock:inst|lpm_dff0:inst23|lpm_ff:lpm_ff_component|dffs[1]
        Info: Destination node ControlUnitBlock:inst|lpm_dff0:inst23|lpm_ff:lpm_ff_component|dffs[0]
        Info: Destination node ControlUnitBlock:inst|inst65
        Info: Destination node ControlUnitBlock:inst|inst52~1
        Info: Destination node ControlUnitBlock:inst|inst50~0
        Info: Destination node ControlUnitBlock:inst|inst35
        Info: Destination node ControlUnitBlock:inst|inst36
        Info: Destination node ControlUnitBlock:inst|inst37
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node ControlUnitBlock:inst|inst52 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node CacheBlock:inst10|lpm_counter1:inst2|lpm_counter:lpm_counter_component|cntr_s3i:auto_generated|counter_reg_bit1a[3]
        Info: Destination node CacheBlock:inst10|lpm_counter1:inst2|lpm_counter:lpm_counter_component|cntr_s3i:auto_generated|counter_reg_bit1a[2]
        Info: Destination node CacheBlock:inst10|lpm_counter1:inst2|lpm_counter:lpm_counter_component|cntr_s3i:auto_generated|counter_reg_bit1a[1]
        Info: Destination node CacheBlock:inst10|lpm_counter1:inst2|lpm_counter:lpm_counter_component|cntr_s3i:auto_generated|counter_reg_bit1a[0]
        Info: Destination node CacheBlock:inst10|BankBlock:inst|RowBlock:inst|inst16~0
        Info: Destination node CacheBlock:inst10|BankBlock:inst|RowBlock:inst|inst18
        Info: Destination node CacheBlock:inst10|BankBlock:inst|RowBlock:inst|inst17
        Info: Destination node CacheBlock:inst10|BankBlock:inst|RowBlock:inst|inst19
        Info: Destination node CacheBlock:inst10|BankBlock:inst18|RowBlock:inst|inst16~0
        Info: Destination node CacheBlock:inst10|BankBlock:inst18|RowBlock:inst|inst18
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node POHBlock:inst6|inst39 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node ControlUnitBlock:inst|inst72 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node ControlUnitBlock:inst|MoveRegisterRegister:inst73|inst34
Info: Automatically promoted node ControlUnitBlock:inst|inst53 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node ControlUnitBlock:inst|lpm_counter5:inst8|lpm_counter:lpm_counter_component|cntr_s3i:auto_generated|counter_reg_bit1a[0]
Info: Automatically promoted node CacheBlock:inst10|inst40 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node CacheBlock:inst10|inst9 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node CacheBlock:inst10|lpm_dff2:inst1|lpm_ff:lpm_ff_component|dffs[13]
        Info: Destination node CacheBlock:inst10|lpm_dff2:inst1|lpm_ff:lpm_ff_component|dffs[12]
        Info: Destination node CacheBlock:inst10|lpm_dff2:inst1|lpm_ff:lpm_ff_component|dffs[11]
        Info: Destination node CacheBlock:inst10|lpm_dff2:inst1|lpm_ff:lpm_ff_component|dffs[10]
        Info: Destination node CacheBlock:inst10|lpm_dff2:inst1|lpm_ff:lpm_ff_component|dffs[9]
        Info: Destination node CacheBlock:inst10|lpm_dff2:inst1|lpm_ff:lpm_ff_component|dffs[8]
        Info: Destination node CacheBlock:inst10|lpm_dff2:inst1|lpm_ff:lpm_ff_component|dffs[7]
        Info: Destination node CacheBlock:inst10|lpm_dff2:inst1|lpm_ff:lpm_ff_component|dffs[6]
        Info: Destination node CacheBlock:inst10|lpm_dff2:inst1|lpm_ff:lpm_ff_component|dffs[5]
        Info: Destination node CacheBlock:inst10|lpm_dff2:inst1|lpm_ff:lpm_ff_component|dffs[4]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node CacheBlock:inst10|lpm_decode3:inst4|lpm_decode:lpm_decode_component|decode_e9f:auto_generated|w_anode102w[3] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node CacheBlock:inst10|BankBlock:inst18|RowBlock:inst1|inst16~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node CacheBlock:inst10|BankBlock:inst18|RowBlock:inst1|inst17 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node CacheBlock:inst10|BankBlock:inst18|RowBlock:inst1|inst18 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node CacheBlock:inst10|BankBlock:inst18|RowBlock:inst1|inst19 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node CacheBlock:inst10|BankBlock:inst18|RowBlock:inst2|inst16~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node CacheBlock:inst10|BankBlock:inst18|RowBlock:inst2|inst17 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node CacheBlock:inst10|BankBlock:inst18|RowBlock:inst2|inst18 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node CacheBlock:inst10|BankBlock:inst18|RowBlock:inst2|inst19 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, DSP blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, DSP blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 122 (unused VREF, 3.3V VCCIO, 0 input, 122 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  39 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  44 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  49 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  35 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  44 pins available
        Info: I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info: I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  34 pins available
        Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info: I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  6 pins available
        Info: I/O bank number 10 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  6 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:02
Info: Estimated most critical path is register to register delay of 4.120 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X25_Y12; Fanout = 1; REG Node = 'POHBlock:inst6|lpm_dff0:inst7|lpm_ff:lpm_ff_component|dffs[8]'
    Info: 2: + IC(0.677 ns) + CELL(0.272 ns) = 0.949 ns; Loc. = LAB_X18_Y12; Fanout = 2; COMB Node = 'POHBlock:inst6|lpm_bustri1:inst1|lpm_bustri:lpm_bustri_component|dout[8]~45'
    Info: 3: + IC(0.758 ns) + CELL(0.272 ns) = 1.979 ns; Loc. = LAB_X23_Y14; Fanout = 5; COMB Node = 'POHBlock:inst6|lpm_bustri1:inst1|lpm_bustri:lpm_bustri_component|dout[8]~18'
    Info: 4: + IC(0.952 ns) + CELL(0.272 ns) = 3.203 ns; Loc. = LAB_X15_Y15; Fanout = 4; COMB Node = 'POHBlock:inst6|lpm_bustri1:inst1|lpm_bustri:lpm_bustri_component|dout[8]~32'
    Info: 5: + IC(0.762 ns) + CELL(0.155 ns) = 4.120 ns; Loc. = LAB_X15_Y12; Fanout = 4; REG Node = 'ControlUnitBlock:inst|lpm_dff0:inst23|lpm_ff:lpm_ff_component|dffs[8]'
    Info: Total cell delay = 0.971 ns ( 23.57 % )
    Info: Total interconnect delay = 3.149 ns ( 76.43 % )
Info: Fitter routing operations beginning
Info: 1 (of 4852) connections in the design require a large routing delay to satisfy hold requirements. Refer to the Fitter report for a summary of the relevant clock transfers. Also, check the circuit's timing constraints and clocking methodology, especially multicycles and gated clocks.
Info: Average interconnect usage is 4% of the available device resources
    Info: Peak interconnect usage is 10% of the available device resources in the region that extends from location X13_Y14 to location X26_Y27
Info: Fitter routing operations ending: elapsed time is 00:00:04
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 122 output pins without output pin load capacitance assignment
    Info: Pin "CommandAddress[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CommandAddress[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CommandAddress[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CommandAddress[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CommandAddress[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CommandAddress[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CommandAddress[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CommandAddress[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CommandAddress[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CommandAddress[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CommandAddress[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CommandAddress[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CommandAddress[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CommandAddress[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CPUData[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CPUData[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CPUData[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CPUData[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CPUData[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CPUData[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CPUData[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CPUData[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CPUData[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Data[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MemoryAddress[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MemoryAddress[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MemoryAddress[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MemoryAddress[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MemoryAddress[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MemoryAddress[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MemoryAddress[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MemoryAddress[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MemoryAddress[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MemoryAddress[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MemoryAddress[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MemoryAddress[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MemoryAddress[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MemoryAddress[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RegisteAddress[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RegisteAddress[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RegisteAddress[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ReadCache" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CacheClock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Enable" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "WriteResultCPU" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Hit" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "WriteCache" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Command[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Command[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Command[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Command[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Command[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Command[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Command[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Command[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Command[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Command[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Command[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Command[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Command[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Command[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Command[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Command[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Control[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Control[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Control[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "count[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "count[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "count[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "count[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IP[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IP[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IP[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IP[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IP[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IP[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IP[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IP[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IP[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IP[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IP[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IP[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IP[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IP[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RegisterControl[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RegisterControl[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RegisterControl[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 285 megabytes
    Info: Processing ended: Mon May 13 06:19:54 2019
    Info: Elapsed time: 00:00:14
    Info: Total CPU time (on all processors): 00:00:15


