/**
 *
 * @file DMA_RegisterDefines_USEBURSTCLR.h
 * @copyright
 * @verbatim InDeviceMex 2020 @endverbatim
 *
 * @par Responsibility
 * @verbatim InDeviceMex Developers @endverbatim
 *
 * @version
 * @verbatim 1.0 @endverbatim
 *
 * @date
 * @verbatim 28 jul. 2020 @endverbatim
 *
 * @author
 * @verbatim vyldram @endverbatim
 *
 * @par Change History
 * @verbatim
 * Date           Author     Version     Description
 * 28 jul. 2020     vyldram    1.0         initial Version@endverbatim
 */

#ifndef XDRIVER_MCU_DRIVER_HEADER_DMA_DMA_PERIPHERAL_DMA_REGISTER_DMA_REGISTERDEFINES_DMA_REGISTERDEFINES_USEBURSTCLR_H_
#define XDRIVER_MCU_DRIVER_HEADER_DMA_DMA_PERIPHERAL_DMA_REGISTER_DMA_REGISTERDEFINES_DMA_REGISTERDEFINES_USEBURSTCLR_H_

#include <xDriver_MCU/DMA/Peripheral/xHeader/DMA_Enum.h>

/**************************************************************************************
************************************* 11 USEBURSTCLR *************************************
****************************************************************************************/

/*--------*/
#define DMA_CH_USEBURSTCLR_R_CLR0_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_USEBURSTCLR_R_CLR0_BIT    ((UBase_t) 0UL)
#define DMA_CH_USEBURSTCLR_R_CLR0_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR0_CLR    ((UBase_t) 0x00000001UL)

#define DMA_CH_USEBURSTCLR_CLR0_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_USEBURSTCLR_CLR0_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_CLR0_CLR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_USEBURSTCLR_R_CLR1_MASK    ((UBase_t) 0x00000002UL)
#define DMA_CH_USEBURSTCLR_R_CLR1_BIT    ((UBase_t) 1UL)
#define DMA_CH_USEBURSTCLR_R_CLR1_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR1_CLR    ((UBase_t) 0x00000002UL)

#define DMA_CH_USEBURSTCLR_CLR1_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_USEBURSTCLR_CLR1_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_CLR1_CLR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_USEBURSTCLR_R_CLR2_MASK    ((UBase_t) 0x00000004UL)
#define DMA_CH_USEBURSTCLR_R_CLR2_BIT    ((UBase_t) 2UL)
#define DMA_CH_USEBURSTCLR_R_CLR2_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR2_CLR    ((UBase_t) 0x00000004UL)

#define DMA_CH_USEBURSTCLR_CLR2_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_USEBURSTCLR_CLR2_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_CLR2_CLR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_USEBURSTCLR_R_CLR3_MASK    ((UBase_t) 0x00000008UL)
#define DMA_CH_USEBURSTCLR_R_CLR3_BIT    ((UBase_t) 3UL)
#define DMA_CH_USEBURSTCLR_R_CLR3_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR3_CLR    ((UBase_t) 0x00000008UL)

#define DMA_CH_USEBURSTCLR_CLR3_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_USEBURSTCLR_CLR3_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_CLR3_CLR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_USEBURSTCLR_R_CLR4_MASK    ((UBase_t) 0x00000010UL)
#define DMA_CH_USEBURSTCLR_R_CLR4_BIT    ((UBase_t) 4UL)
#define DMA_CH_USEBURSTCLR_R_CLR4_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR4_CLR    ((UBase_t) 0x00000010UL)

#define DMA_CH_USEBURSTCLR_CLR4_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_USEBURSTCLR_CLR4_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_CLR4_CLR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_USEBURSTCLR_R_CLR5_MASK    ((UBase_t) 0x00000020UL)
#define DMA_CH_USEBURSTCLR_R_CLR5_BIT    ((UBase_t) 5UL)
#define DMA_CH_USEBURSTCLR_R_CLR5_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR5_CLR    ((UBase_t) 0x00000020UL)

#define DMA_CH_USEBURSTCLR_CLR5_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_USEBURSTCLR_CLR5_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_CLR5_CLR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_USEBURSTCLR_R_CLR6_MASK    ((UBase_t) 0x00000040UL)
#define DMA_CH_USEBURSTCLR_R_CLR6_BIT    ((UBase_t) 6UL)
#define DMA_CH_USEBURSTCLR_R_CLR6_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR6_CLR    ((UBase_t) 0x00000040UL)

#define DMA_CH_USEBURSTCLR_CLR6_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_USEBURSTCLR_CLR6_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_CLR6_CLR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_USEBURSTCLR_R_CLR7_MASK    ((UBase_t) 0x00000080UL)
#define DMA_CH_USEBURSTCLR_R_CLR7_BIT    ((UBase_t) 7UL)
#define DMA_CH_USEBURSTCLR_R_CLR7_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR7_CLR    ((UBase_t) 0x00000080UL)

#define DMA_CH_USEBURSTCLR_CLR7_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_USEBURSTCLR_CLR7_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_CLR7_CLR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_USEBURSTCLR_R_CLR8_MASK    ((UBase_t) 0x00000100UL)
#define DMA_CH_USEBURSTCLR_R_CLR8_BIT    ((UBase_t) 8UL)
#define DMA_CH_USEBURSTCLR_R_CLR8_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR8_CLR    ((UBase_t) 0x00000100UL)

#define DMA_CH_USEBURSTCLR_CLR8_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_USEBURSTCLR_CLR8_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_CLR8_CLR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_USEBURSTCLR_R_CLR9_MASK    ((UBase_t) 0x00000200UL)
#define DMA_CH_USEBURSTCLR_R_CLR9_BIT    ((UBase_t) 9UL)
#define DMA_CH_USEBURSTCLR_R_CLR9_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR9_CLR    ((UBase_t) 0x00000200UL)

#define DMA_CH_USEBURSTCLR_CLR9_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_USEBURSTCLR_CLR9_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_CLR9_CLR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_USEBURSTCLR_R_CLR10_MASK    ((UBase_t) 0x00000400UL)
#define DMA_CH_USEBURSTCLR_R_CLR10_BIT    ((UBase_t) 10UL)
#define DMA_CH_USEBURSTCLR_R_CLR10_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR10_CLR    ((UBase_t) 0x00000400UL)

#define DMA_CH_USEBURSTCLR_CLR10_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_USEBURSTCLR_CLR10_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_CLR10_CLR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_USEBURSTCLR_R_CLR11_MASK    ((UBase_t) 0x00000800UL)
#define DMA_CH_USEBURSTCLR_R_CLR11_BIT    ((UBase_t) 11UL)
#define DMA_CH_USEBURSTCLR_R_CLR11_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR11_CLR    ((UBase_t) 0x00000800UL)

#define DMA_CH_USEBURSTCLR_CLR11_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_USEBURSTCLR_CLR11_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_CLR11_CLR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_USEBURSTCLR_R_CLR12_MASK    ((UBase_t) 0x00001000UL)
#define DMA_CH_USEBURSTCLR_R_CLR12_BIT    ((UBase_t) 12UL)
#define DMA_CH_USEBURSTCLR_R_CLR12_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR12_CLR    ((UBase_t) 0x00001000UL)

#define DMA_CH_USEBURSTCLR_CLR12_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_USEBURSTCLR_CLR12_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_CLR12_CLR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_USEBURSTCLR_R_CLR13_MASK    ((UBase_t) 0x00002000UL)
#define DMA_CH_USEBURSTCLR_R_CLR13_BIT    ((UBase_t) 13UL)
#define DMA_CH_USEBURSTCLR_R_CLR13_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR13_CLR    ((UBase_t) 0x00002000UL)

#define DMA_CH_USEBURSTCLR_CLR13_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_USEBURSTCLR_CLR13_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_CLR13_CLR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_USEBURSTCLR_R_CLR14_MASK    ((UBase_t) 0x00004000UL)
#define DMA_CH_USEBURSTCLR_R_CLR14_BIT    ((UBase_t) 14UL)
#define DMA_CH_USEBURSTCLR_R_CLR14_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR14_CLR    ((UBase_t) 0x00004000UL)

#define DMA_CH_USEBURSTCLR_CLR14_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_USEBURSTCLR_CLR14_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_CLR14_CLR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_USEBURSTCLR_R_CLR15_MASK    ((UBase_t) 0x00008000UL)
#define DMA_CH_USEBURSTCLR_R_CLR15_BIT    ((UBase_t) 15UL)
#define DMA_CH_USEBURSTCLR_R_CLR15_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR15_CLR    ((UBase_t) 0x00008000UL)

#define DMA_CH_USEBURSTCLR_CLR15_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_USEBURSTCLR_CLR15_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_CLR15_CLR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_USEBURSTCLR_R_CLR16_MASK    ((UBase_t) 0x00010000UL)
#define DMA_CH_USEBURSTCLR_R_CLR16_BIT    ((UBase_t) 16UL)
#define DMA_CH_USEBURSTCLR_R_CLR16_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR16_CLR    ((UBase_t) 0x00010000UL)

#define DMA_CH_USEBURSTCLR_CLR16_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_USEBURSTCLR_CLR16_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_CLR16_CLR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_USEBURSTCLR_R_CLR17_MASK    ((UBase_t) 0x00020000UL)
#define DMA_CH_USEBURSTCLR_R_CLR17_BIT    ((UBase_t) 17UL)
#define DMA_CH_USEBURSTCLR_R_CLR17_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR17_CLR    ((UBase_t) 0x00020000UL)

#define DMA_CH_USEBURSTCLR_CLR17_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_USEBURSTCLR_CLR17_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_CLR17_CLR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_USEBURSTCLR_R_CLR18_MASK    ((UBase_t) 0x00040000UL)
#define DMA_CH_USEBURSTCLR_R_CLR18_BIT    ((UBase_t) 18UL)
#define DMA_CH_USEBURSTCLR_R_CLR18_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR18_CLR    ((UBase_t) 0x00040000UL)

#define DMA_CH_USEBURSTCLR_CLR18_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_USEBURSTCLR_CLR18_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_CLR18_CLR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_USEBURSTCLR_R_CLR19_MASK    ((UBase_t) 0x00080000UL)
#define DMA_CH_USEBURSTCLR_R_CLR19_BIT    ((UBase_t) 19UL)
#define DMA_CH_USEBURSTCLR_R_CLR19_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR19_CLR    ((UBase_t) 0x00080000UL)

#define DMA_CH_USEBURSTCLR_CLR19_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_USEBURSTCLR_CLR19_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_CLR19_CLR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_USEBURSTCLR_R_CLR20_MASK    ((UBase_t) 0x00100000UL)
#define DMA_CH_USEBURSTCLR_R_CLR20_BIT    ((UBase_t) 20UL)
#define DMA_CH_USEBURSTCLR_R_CLR20_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR20_CLR    ((UBase_t) 0x00100000UL)

#define DMA_CH_USEBURSTCLR_CLR20_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_USEBURSTCLR_CLR20_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_CLR20_CLR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_USEBURSTCLR_R_CLR21_MASK    ((UBase_t) 0x00200000UL)
#define DMA_CH_USEBURSTCLR_R_CLR21_BIT    ((UBase_t) 21UL)
#define DMA_CH_USEBURSTCLR_R_CLR21_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR21_CLR    ((UBase_t) 0x00200000UL)

#define DMA_CH_USEBURSTCLR_CLR21_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_USEBURSTCLR_CLR21_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_CLR21_CLR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_USEBURSTCLR_R_CLR22_MASK    ((UBase_t) 0x00400000UL)
#define DMA_CH_USEBURSTCLR_R_CLR22_BIT    ((UBase_t) 22UL)
#define DMA_CH_USEBURSTCLR_R_CLR22_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR22_CLR    ((UBase_t) 0x00400000UL)

#define DMA_CH_USEBURSTCLR_CLR22_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_USEBURSTCLR_CLR22_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_CLR22_CLR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_USEBURSTCLR_R_CLR23_MASK    ((UBase_t) 0x00800000UL)
#define DMA_CH_USEBURSTCLR_R_CLR23_BIT    ((UBase_t) 23UL)
#define DMA_CH_USEBURSTCLR_R_CLR23_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR23_CLR    ((UBase_t) 0x00800000UL)

#define DMA_CH_USEBURSTCLR_CLR23_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_USEBURSTCLR_CLR23_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_CLR23_CLR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_USEBURSTCLR_R_CLR24_MASK    ((UBase_t) 0x01000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR24_BIT    ((UBase_t) 24UL)
#define DMA_CH_USEBURSTCLR_R_CLR24_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR24_CLR    ((UBase_t) 0x01000000UL)

#define DMA_CH_USEBURSTCLR_CLR24_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_USEBURSTCLR_CLR24_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_CLR24_CLR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_USEBURSTCLR_R_CLR25_MASK    ((UBase_t) 0x02000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR25_BIT    ((UBase_t) 25UL)
#define DMA_CH_USEBURSTCLR_R_CLR25_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR25_CLR    ((UBase_t) 0x02000000UL)

#define DMA_CH_USEBURSTCLR_CLR25_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_USEBURSTCLR_CLR25_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_CLR25_CLR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_USEBURSTCLR_R_CLR26_MASK    ((UBase_t) 0x04000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR26_BIT    ((UBase_t) 26UL)
#define DMA_CH_USEBURSTCLR_R_CLR26_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR26_CLR    ((UBase_t) 0x04000000UL)

#define DMA_CH_USEBURSTCLR_CLR26_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_USEBURSTCLR_CLR26_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_CLR26_CLR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_USEBURSTCLR_R_CLR27_MASK    ((UBase_t) 0x08000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR27_BIT    ((UBase_t) 27UL)
#define DMA_CH_USEBURSTCLR_R_CLR27_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR27_CLR    ((UBase_t) 0x08000000UL)

#define DMA_CH_USEBURSTCLR_CLR27_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_USEBURSTCLR_CLR27_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_CLR27_CLR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_USEBURSTCLR_R_CLR28_MASK    ((UBase_t) 0x10000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR28_BIT    ((UBase_t) 28UL)
#define DMA_CH_USEBURSTCLR_R_CLR28_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR28_CLR    ((UBase_t) 0x10000000UL)

#define DMA_CH_USEBURSTCLR_CLR28_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_USEBURSTCLR_CLR28_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_CLR28_CLR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_USEBURSTCLR_R_CLR29_MASK    ((UBase_t) 0x20000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR29_BIT    ((UBase_t) 29UL)
#define DMA_CH_USEBURSTCLR_R_CLR29_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR29_CLR    ((UBase_t) 0x20000000UL)

#define DMA_CH_USEBURSTCLR_CLR29_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_USEBURSTCLR_CLR29_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_CLR29_CLR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_USEBURSTCLR_R_CLR30_MASK    ((UBase_t) 0x40000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR30_BIT    ((UBase_t) 30UL)
#define DMA_CH_USEBURSTCLR_R_CLR30_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR30_CLR    ((UBase_t) 0x40000000UL)

#define DMA_CH_USEBURSTCLR_CLR30_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_USEBURSTCLR_CLR30_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_CLR30_CLR    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_USEBURSTCLR_R_CLR31_MASK    ((UBase_t) 0x80000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR31_BIT    ((UBase_t) 31UL)
#define DMA_CH_USEBURSTCLR_R_CLR31_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_R_CLR31_CLR    ((UBase_t) 0x80000000UL)

#define DMA_CH_USEBURSTCLR_CLR31_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_USEBURSTCLR_CLR31_NA    ((UBase_t) 0x00000000UL)
#define DMA_CH_USEBURSTCLR_CLR31_CLR    ((UBase_t) 0x00000001UL)
/*--------*/

#endif /* XDRIVER_MCU_DRIVER_HEADER_DMA_DMA_PERIPHERAL_DMA_REGISTER_DMA_REGISTERDEFINES_DMA_REGISTERDEFINES_USEBURSTCLR_H_ */
