<!DOCTYPE html><html lang="zh-CN" data-theme="light"><head><meta charset="UTF-8"><meta http-equiv="X-UA-Compatible" content="IE=edge"><meta name="viewport" content="width=device-width, initial-scale=1.0,viewport-fit=cover"><title>IC设计基础知识 | planckgh</title><meta name="author" content="planckgh,planckgh@gmail.com"><meta name="copyright" content="planckgh"><meta name="format-detection" content="telephone=no"><meta name="theme-color" content="#ffffff"><meta name="description" content="IC设计基础知识 参考资料：知心有道公众号  竞争和冒险概念 在组合逻辑电路中，某个输入信号变化通过两条或两条以上途径传输到同一点门级电路时，由于延迟时间不同导致到达输出节点的时间上有先有后，这种先后所形成的时间差的现象称为竞争（Competition）。 由于竞争的存在，组合逻辑的输出有着先后变化，需要经过一段时间才能达到期望状态，在这个过渡时间中可能会产生瞬时错误输出，出现一些不正确的尖峰（毛">
<meta property="og:type" content="article">
<meta property="og:title" content="IC设计基础知识">
<meta property="og:url" content="https://planckzgh.github.io/2023/12/19/IC%E8%AE%BE%E8%AE%A1%E5%9F%BA%E7%A1%80%E7%9F%A5%E8%AF%86/index.html">
<meta property="og:site_name" content="planckgh">
<meta property="og:description" content="IC设计基础知识 参考资料：知心有道公众号  竞争和冒险概念 在组合逻辑电路中，某个输入信号变化通过两条或两条以上途径传输到同一点门级电路时，由于延迟时间不同导致到达输出节点的时间上有先有后，这种先后所形成的时间差的现象称为竞争（Competition）。 由于竞争的存在，组合逻辑的输出有着先后变化，需要经过一段时间才能达到期望状态，在这个过渡时间中可能会产生瞬时错误输出，出现一些不正确的尖峰（毛">
<meta property="og:locale" content="zh_CN">
<meta property="og:image" content="https://www.bing.com/images/search?view=detailV2&ccid=hUhaAuz%2b&id=769EFBB47DE7DC71772C2FAC9B7E74DF6E446756&thid=OIP.hUhaAuz-AZoLbwRMDzl0QAHaE8&mediaurl=https%3a%2f%2fx0.ifengimg.com%2fres%2f2020%2f996B0A51F1DE8C4EC0D536094C2E305EFBECACE5_size316_w1613_h1076.jpeg&cdnurl=https%3a%2f%2fth.bing.com%2fth%2fid%2fR.85485a02ecfe019a0b6f044c0f397440%3frik%3dVmdEbt90fpusLw%26pid%3dImgRaw%26r%3d0&exph=1076&expw=1613&q=IC%e8%ae%be%e8%ae%a1&simid=608005535371829773&FORM=IRPRST&ck=021D7D9E688C487ED84C0C0D3D7E3F4B&selectedIndex=0&itb=0">
<meta property="article:published_time" content="2023-12-19T08:25:18.000Z">
<meta property="article:modified_time" content="2023-12-19T08:32:26.546Z">
<meta property="article:author" content="planckgh">
<meta property="article:tag" content="总结">
<meta name="twitter:card" content="summary">
<meta name="twitter:image" content="https://www.bing.com/images/search?view=detailV2&ccid=hUhaAuz%2b&id=769EFBB47DE7DC71772C2FAC9B7E74DF6E446756&thid=OIP.hUhaAuz-AZoLbwRMDzl0QAHaE8&mediaurl=https%3a%2f%2fx0.ifengimg.com%2fres%2f2020%2f996B0A51F1DE8C4EC0D536094C2E305EFBECACE5_size316_w1613_h1076.jpeg&cdnurl=https%3a%2f%2fth.bing.com%2fth%2fid%2fR.85485a02ecfe019a0b6f044c0f397440%3frik%3dVmdEbt90fpusLw%26pid%3dImgRaw%26r%3d0&exph=1076&expw=1613&q=IC%e8%ae%be%e8%ae%a1&simid=608005535371829773&FORM=IRPRST&ck=021D7D9E688C487ED84C0C0D3D7E3F4B&selectedIndex=0&itb=0"><link rel="shortcut icon" href="/img/Planck.jpeg"><link rel="canonical" href="https://planckzgh.github.io/2023/12/19/IC%E8%AE%BE%E8%AE%A1%E5%9F%BA%E7%A1%80%E7%9F%A5%E8%AF%86/index.html"><link rel="preconnect" href="//cdn.jsdelivr.net"/><link rel="preconnect" href="//busuanzi.ibruce.info"/><link rel="stylesheet" href="/css/index.css"><link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/@fortawesome/fontawesome-free/css/all.min.css"><link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/node-snackbar/dist/snackbar.min.css" media="print" onload="this.media='all'"><link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/@fancyapps/ui/dist/fancybox/fancybox.min.css" media="print" onload="this.media='all'"><script>const GLOBAL_CONFIG = {
  root: '/',
  algolia: undefined,
  localSearch: undefined,
  translate: undefined,
  noticeOutdate: undefined,
  highlight: {"plugin":"highlight.js","highlightCopy":true,"highlightLang":true,"highlightHeightLimit":200},
  copy: {
    success: '复制成功',
    error: '复制错误',
    noSupport: '浏览器不支持'
  },
  relativeDate: {
    homepage: false,
    post: false
  },
  runtime: '天',
  dateSuffix: {
    just: '刚刚',
    min: '分钟前',
    hour: '小时前',
    day: '天前',
    month: '个月前'
  },
  copyright: {"limitCount":500,"languages":{"author":"作者: planckgh","link":"链接: ","source":"来源: planckgh","info":"著作权归作者所有。商业转载请联系作者获得授权，非商业转载请注明出处。"}},
  lightbox: 'fancybox',
  Snackbar: {"chs_to_cht":"你已切换为繁体中文","cht_to_chs":"你已切换为简体中文","day_to_night":"你已切换为深色模式","night_to_day":"你已切换为浅色模式","bgLight":"#49b1f5","bgDark":"#1f1f1f","position":"bottom-left"},
  infinitegrid: {
    js: 'https://cdn.jsdelivr.net/npm/@egjs/infinitegrid/dist/infinitegrid.min.js',
    buttonText: '加载更多'
  },
  isPhotoFigcaption: false,
  islazyload: false,
  isAnchor: false,
  percent: {
    toc: true,
    rightside: true,
  },
  autoDarkmode: false
}</script><script id="config-diff">var GLOBAL_CONFIG_SITE = {
  title: 'IC设计基础知识',
  isPost: true,
  isHome: false,
  isHighlightShrink: false,
  isToc: true,
  postUpdate: '2023-12-19 16:32:26'
}</script><script>(win=>{
      win.saveToLocal = {
        set: (key, value, ttl) => {
          if (ttl === 0) return
          const now = Date.now()
          const expiry = now + ttl * 86400000
          const item = {
            value,
            expiry
          }
          localStorage.setItem(key, JSON.stringify(item))
        },
      
        get: key => {
          const itemStr = localStorage.getItem(key)
      
          if (!itemStr) {
            return undefined
          }
          const item = JSON.parse(itemStr)
          const now = Date.now()
      
          if (now > item.expiry) {
            localStorage.removeItem(key)
            return undefined
          }
          return item.value
        }
      }
    
      win.getScript = (url, attr = {}) => new Promise((resolve, reject) => {
        const script = document.createElement('script')
        script.src = url
        script.async = true
        script.onerror = reject
        script.onload = script.onreadystatechange = function() {
          const loadState = this.readyState
          if (loadState && loadState !== 'loaded' && loadState !== 'complete') return
          script.onload = script.onreadystatechange = null
          resolve()
        }

        Object.keys(attr).forEach(key => {
          script.setAttribute(key, attr[key])
        })

        document.head.appendChild(script)
      })
    
      win.getCSS = (url, id = false) => new Promise((resolve, reject) => {
        const link = document.createElement('link')
        link.rel = 'stylesheet'
        link.href = url
        if (id) link.id = id
        link.onerror = reject
        link.onload = link.onreadystatechange = function() {
          const loadState = this.readyState
          if (loadState && loadState !== 'loaded' && loadState !== 'complete') return
          link.onload = link.onreadystatechange = null
          resolve()
        }
        document.head.appendChild(link)
      })
    
      win.activateDarkMode = () => {
        document.documentElement.setAttribute('data-theme', 'dark')
        if (document.querySelector('meta[name="theme-color"]') !== null) {
          document.querySelector('meta[name="theme-color"]').setAttribute('content', '#0d0d0d')
        }
      }
      win.activateLightMode = () => {
        document.documentElement.setAttribute('data-theme', 'light')
        if (document.querySelector('meta[name="theme-color"]') !== null) {
          document.querySelector('meta[name="theme-color"]').setAttribute('content', '#ffffff')
        }
      }
      const t = saveToLocal.get('theme')
    
        if (t === 'dark') activateDarkMode()
        else if (t === 'light') activateLightMode()
      
      const asideStatus = saveToLocal.get('aside-status')
      if (asideStatus !== undefined) {
        if (asideStatus === 'hide') {
          document.documentElement.classList.add('hide-aside')
        } else {
          document.documentElement.classList.remove('hide-aside')
        }
      }
    
      const detectApple = () => {
        if(/iPad|iPhone|iPod|Macintosh/.test(navigator.userAgent)){
          document.documentElement.classList.add('apple')
        }
      }
      detectApple()
    })(window)</script><meta name="generator" content="Hexo 7.0.0"><link rel="alternate" href="/atom.xml" title="planckgh" type="application/atom+xml">
</head><body><div id="loading-box"><div class="loading-left-bg"></div><div class="loading-right-bg"></div><div class="spinner-box"><div class="configure-border-1"><div class="configure-core"></div></div><div class="configure-border-2"><div class="configure-core"></div></div><div class="loading-word">加载中...</div></div></div><script>(()=>{
  const $loadingBox = document.getElementById('loading-box')
  const $body = document.body
  const preloader = {
    endLoading: () => {
      $body.style.overflow = ''
      $loadingBox.classList.add('loaded')
    },
    initLoading: () => {
      $body.style.overflow = 'hidden'
      $loadingBox.classList.remove('loaded')
    }
  }

  preloader.initLoading()
  window.addEventListener('load',() => { preloader.endLoading() })

  if (false) {
    document.addEventListener('pjax:send', () => { preloader.initLoading() })
    document.addEventListener('pjax:complete', () => { preloader.endLoading() })
  }
})()</script><div id="sidebar"><div id="menu-mask"></div><div id="sidebar-menus"><div class="avatar-img is-center"><img src="/img/Planck.jpeg" onerror="onerror=null;src='/img/friend_404.gif'" alt="avatar"/></div><div class="sidebar-site-data site-data is-center"><a href="/archives/"><div class="headline">文章</div><div class="length-num">11</div></a><a href="/tags/"><div class="headline">标签</div><div class="length-num">4</div></a><a href="/categories/"><div class="headline">分类</div><div class="length-num">0</div></a></div><hr class="custom-hr"/><div class="menus_items"><div class="menus_item"><a class="site-page" href="/"><i class="fa-fw fas fa-home"></i><span> Home</span></a></div><div class="menus_item"><a class="site-page" href="/archives/"><i class="fa-fw fas fa-archive"></i><span> Archives</span></a></div><div class="menus_item"><a class="site-page" href="/tags/"><i class="fa-fw fas fa-tags"></i><span> Tags</span></a></div><div class="menus_item"><a class="site-page" href="/categories/"><i class="fa-fw fas fa-folder-open"></i><span> Categories</span></a></div><div class="menus_item"><a class="site-page group" href="javascript:void(0);"><i class="fa-fw fas fa-list"></i><span> List</span><i class="fas fa-chevron-down"></i></a><ul class="menus_item_child"><li><a class="site-page child" href="/music/"><i class="fa-fw fas fa-music"></i><span> Music</span></a></li><li><a class="site-page child" href="/Gallery/"><i class="fa-fw fas fa-images"></i><span> Gallery</span></a></li></ul></div><div class="menus_item"><a class="site-page" href="/link/"><i class="fa-fw fas fa-link"></i><span> Link</span></a></div><div class="menus_item"><a class="site-page" href="/about/"><i class="fa-fw fas fa-heart"></i><span> About</span></a></div></div></div></div><div class="post" id="body-wrap"><header class="post-bg" id="page-header" style="background-image: url('https://www.bing.com/images/search?view=detailV2&amp;ccid=hUhaAuz%2b&amp;id=769EFBB47DE7DC71772C2FAC9B7E74DF6E446756&amp;thid=OIP.hUhaAuz-AZoLbwRMDzl0QAHaE8&amp;mediaurl=https%3a%2f%2fx0.ifengimg.com%2fres%2f2020%2f996B0A51F1DE8C4EC0D536094C2E305EFBECACE5_size316_w1613_h1076.jpeg&amp;cdnurl=https%3a%2f%2fth.bing.com%2fth%2fid%2fR.85485a02ecfe019a0b6f044c0f397440%3frik%3dVmdEbt90fpusLw%26pid%3dImgRaw%26r%3d0&amp;exph=1076&amp;expw=1613&amp;q=IC%e8%ae%be%e8%ae%a1&amp;simid=608005535371829773&amp;FORM=IRPRST&amp;ck=021D7D9E688C487ED84C0C0D3D7E3F4B&amp;selectedIndex=0&amp;itb=0')"><nav id="nav"><span id="blog-info"><a href="/" title="planckgh"><img class="site-icon" src="/img/Planck.jpeg"/><span class="site-name">planckgh</span></a></span><div id="menus"><div class="menus_items"><div class="menus_item"><a class="site-page" href="/"><i class="fa-fw fas fa-home"></i><span> Home</span></a></div><div class="menus_item"><a class="site-page" href="/archives/"><i class="fa-fw fas fa-archive"></i><span> Archives</span></a></div><div class="menus_item"><a class="site-page" href="/tags/"><i class="fa-fw fas fa-tags"></i><span> Tags</span></a></div><div class="menus_item"><a class="site-page" href="/categories/"><i class="fa-fw fas fa-folder-open"></i><span> Categories</span></a></div><div class="menus_item"><a class="site-page group" href="javascript:void(0);"><i class="fa-fw fas fa-list"></i><span> List</span><i class="fas fa-chevron-down"></i></a><ul class="menus_item_child"><li><a class="site-page child" href="/music/"><i class="fa-fw fas fa-music"></i><span> Music</span></a></li><li><a class="site-page child" href="/Gallery/"><i class="fa-fw fas fa-images"></i><span> Gallery</span></a></li></ul></div><div class="menus_item"><a class="site-page" href="/link/"><i class="fa-fw fas fa-link"></i><span> Link</span></a></div><div class="menus_item"><a class="site-page" href="/about/"><i class="fa-fw fas fa-heart"></i><span> About</span></a></div></div><div id="toggle-menu"><a class="site-page" href="javascript:void(0);"><i class="fas fa-bars fa-fw"></i></a></div></div></nav><div id="post-info"><h1 class="post-title">IC设计基础知识<a class="post-edit-link" href="https://github.com/planckzgh/planckzgh.github.io/tree/main_posts/IC设计基础知识.md" title="编辑" target="_blank"><i class="fas fa-pencil-alt"></i></a></h1><div id="post-meta"><div class="meta-firstline"><span class="post-meta-date"><i class="far fa-calendar-alt fa-fw post-meta-icon"></i><span class="post-meta-label">发表于</span><time class="post-meta-date-created" datetime="2023-12-19T08:25:18.000Z" title="发表于 2023-12-19 16:25:18">2023-12-19</time><span class="post-meta-separator">|</span><i class="fas fa-history fa-fw post-meta-icon"></i><span class="post-meta-label">更新于</span><time class="post-meta-date-updated" datetime="2023-12-19T08:32:26.546Z" title="更新于 2023-12-19 16:32:26">2023-12-19</time></span></div><div class="meta-secondline"><span class="post-meta-separator">|</span><span class="post-meta-wordcount"><i class="far fa-file-word fa-fw post-meta-icon"></i><span class="post-meta-label">字数总计:</span><span class="word-count">9.5k</span><span class="post-meta-separator">|</span><i class="far fa-clock fa-fw post-meta-icon"></i><span class="post-meta-label">阅读时长:</span><span>29分钟</span></span><span class="post-meta-separator">|</span><span class="post-meta-pv-cv" id="" data-flag-title="IC设计基础知识"><i class="far fa-eye fa-fw post-meta-icon"></i><span class="post-meta-label">阅读量:</span><span id="busuanzi_value_page_pv"><i class="fa-solid fa-spinner fa-spin"></i></span></span></div></div></div></header><main class="layout" id="content-inner"><div id="post"><article class="post-content" id="article-container"><h1 id="IC设计基础知识"><a href="#IC设计基础知识" class="headerlink" title="IC设计基础知识"></a>IC设计基础知识</h1><blockquote>
<p>参考资料：<a target="_blank" rel="noopener" href="http://mp.weixin.qq.com/mp/homepage?__biz=Mzg2NzczODYzOA==&hid=3&sn=0d56f57d4fd75206e08183bf3a823857&scene=18#wechat_redirect">知心有道</a>公众号</p>
</blockquote>
<h2 id="竞争和冒险"><a href="#竞争和冒险" class="headerlink" title="竞争和冒险"></a>竞争和冒险</h2><h3 id="概念"><a href="#概念" class="headerlink" title="概念"></a>概念</h3><ol>
<li>在组合逻辑电路中，某个输入信号变化通过两条或两条以上途径传输到同一点门级电路时，由于<strong>延迟时间不同</strong>导致到达输出节点的时间上有先有后，这种<strong>先后所形成的时间差</strong>的现象称为<strong>竞争（Competition）</strong>。</li>
<li>由于竞争的存在，组合逻辑的输出有着先后变化，需要<strong>经过一段时间才能达到期望状态</strong>，在这个过渡时间中可能会产生<strong>瞬时错误</strong>输出，出现一些<strong>不正确的尖峰（毛刺）信号</strong>，。这种现象被称为<strong>冒险（Hazard）</strong>。</li>
<li>竞争不一定会导致冒险，但冒险一定会有竞争。</li>
<li>由<strong>同一个输入信号</strong>经过多个路线与速度到达输入端产生竞争引起的冒险称为<strong>逻辑冒险</strong>；由<strong>多个输入信号</strong>经过不同硬件工艺和延迟电路产生竞争引起的冒险称为<strong>功能冒险</strong>。</li>
</ol>
<h3 id="危害"><a href="#危害" class="headerlink" title="危害"></a>危害</h3><p>如果组合逻辑是同步电路中的组合成分，那么其输入是直接由寄存器驱动的，只需要通过时序分析，就可以有效遏制险象对后续电路的危害。</p>
<p>对于异步电路来说，即使每次只改变单个输入的值，也会可能导致输出不稳定的现象产生。而如果输出是用于产生其他逻辑的时钟或异步复位信号等控制信号，则必然会影响到后续电路的工作。</p>
<h3 id="处理方法"><a href="#处理方法" class="headerlink" title="处理方法"></a>处理方法</h3><ul>
<li><strong>增加冗余项</strong></li>
<li><strong>使用时钟同步电路，利用触发器进行打拍延迟</strong></li>
<li><strong>输出端并联电容器（滤波电容）</strong></li>
<li><strong>添加选通脉冲</strong></li>
<li><strong>采用格雷码计数器</strong><br>在递加的计数中，有时会发生多bits的跳变，例如从11计数到12时，对应二进制数字为4’b1011至4’b1100，后三个bit都需要发生变化，此时各个数据位的转变可能导致延时,举个例子，上述情况下多bit的转变过程可能为   4’b1011-&gt;4’b1111-&gt;4’b1110-&gt;4’b1100。此时则可能会出现尖峰脉冲，从而导致竞争与冒险发生。</li>
</ul>
<p>而格雷码计数器在计数时相邻数之间只有一个bit会发生变化，因此可以有效避免竞争与冒险。</p>
<h2 id="亚稳态"><a href="#亚稳态" class="headerlink" title="亚稳态"></a>亚稳态</h2><h3 id="亚稳态的概念与原理"><a href="#亚稳态的概念与原理" class="headerlink" title="亚稳态的概念与原理"></a>亚稳态的概念与原理</h3><p><strong>在数字电路中</strong>，本质<strong>0&#x2F;1</strong>逻辑，但实际电路中，<strong>逻辑电平0表示的不一定是就是电压0V，逻辑电平1表示的不一定是就是电压1V</strong>，根据不同的器件特性，逻辑电平0和逻辑电平1代表的电压值可能是不一样的，并且实际电路中，0到1的变化，1到0的变化，都不可能是突变的，比如对于一个如下所示：<br><img src="/:/c98f5620ccd14030a77c8d526f7b3100" alt="实际CMOS反相器的电平传输特性"></p>
<p>&#x3D;&#x3D;数字信号跳变时，如果输入信号刚好在寄存器不能判断的区间（VL~VH），那么，输出就不能判断是0还是1，也就是亚稳态。&#x3D;&#x3D;</p>
<p><img src="/:/e7553bee4695477d9297294ba5b89c16"></p>
<ul>
<li><strong>建立时间Tsu</strong>：是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被稳定的打入触发器，Tsu就是指这个最小的稳定时间。</li>
<li><strong>保持时间Th</strong>：是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间，如果保持时间不够，数据同样不能被稳定的打入触发器，Th就是指这个最小的保持时间。</li>
<li><strong>输出时间Tco</strong>：是触发器在clk时钟上升沿到来之后需多长的时间才能稳定输出的的时间。</li>
<li><strong>稳定时间Tmet</strong>：亚稳态输出恢复到稳定状态所需的超出Tco的额外时间称为稳定时间，也叫决断时间，这段时间寄存器输出Q端是不稳定的，但经过这段时间，亚稳态变成稳态了（<strong>但并不一定是正确状态</strong>）。<ul>
<li>亚稳态震荡时间Tmet关系到后级寄存器的采集稳定问题，Tmet影响因素包括：器件的生产工艺、温度、环境以及寄存器采集到亚稳态离稳定态的时刻等。甚至某些特定条件，如干扰、辐射等都会造成Tmet增长。</li>
<li>如果亚稳态持续时间过长（超过一个或者两个时钟周期），就有可能被下一级的触发器捕获，导致下一级触发器也处于亚稳态，这就是<strong>亚稳态的传播现象</strong>，这是很严重的。</li>
</ul>
</li>
</ul>
<h3 id="亚稳态出现场景"><a href="#亚稳态出现场景" class="headerlink" title="亚稳态出现场景"></a>亚稳态出现场景</h3><p>在实际电路设计中，出现亚稳态传播的主要场景是<strong>异步信号采样</strong>以及<strong>跨时钟域信号传输</strong>。同步复位也会存在亚稳态的问题，只是概率没有异步复位高。</p>
<ol>
<li>同步电路会通过STA检查，确保同步电路的寄存器通路上会保证setup&#x2F;hold时间，不会出现时序违例，因此我们才说同步电路寄存器的输出不会出现亚稳态。</li>
<li>异步电路由于两级触发器采样的时钟不同，因此不能保证每个触发器的D端都可以满足setup&#x2F;hold时间，会出现亚稳态传播现象。<strong>STA是不会对异步电路进行时序检查</strong>。</li>
</ol>
<h4 id="异步信号采样"><a href="#异步信号采样" class="headerlink" title="异步信号采样"></a>异步信号采样</h4><p>异步信号采样，主要是指异步复位信号，在verilog中，同步复位和异步复位写法如下：</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br><span class="line">6</span><br><span class="line">7</span><br><span class="line">8</span><br><span class="line">9</span><br><span class="line">10</span><br></pre></td><td class="code"><pre><span class="line"><span class="comment">// 异步复位</span></span><br><span class="line"><span class="keyword">always</span>@(<span class="keyword">posedge</span> clk <span class="keyword">or</span> <span class="keyword">negedge</span> rst_n) <span class="keyword">begin</span></span><br><span class="line">	<span class="keyword">if</span>(!rst_n) dout &lt;= <span class="number">0</span>;</span><br><span class="line">	<span class="keyword">else</span> dout &lt;= <span class="number">0</span>;</span><br><span class="line"><span class="keyword">end</span></span><br><span class="line"><span class="comment">// 同步复位</span></span><br><span class="line"><span class="keyword">always</span>@(<span class="keyword">posedge</span> clk) <span class="keyword">begin</span></span><br><span class="line">	<span class="keyword">if</span>(!rst_n) dout &lt;= <span class="number">0</span>;</span><br><span class="line">	<span class="keyword">else</span> dout &lt;= <span class="number">0</span>;</span><br><span class="line"><span class="keyword">end</span></span><br></pre></td></tr></table></figure>
<p><code>rst_n</code>信号是异步信号，它撤销的时间点可能会造成亚稳态传播。如下所示：<br><img src="/:/c9af965791b145a284d8c695744048a8"></p>
<ul>
<li><strong>Trecovery是rst_n信号的恢复时间</strong>，<strong>下一个时钟沿到来之前变成无效的最小时间</strong>。如果rst_n拉高到下一个时钟沿到来之间间隔太短，小于Trecovery，那么下个时钟沿可能会失效，采样不到这个信号，类似setup时间。</li>
<li><strong>Tremoval是rst_n信号的去除时间，在采样时钟到来之后，到rst_n无效之间的最小时间，类似hold时间</strong>。如果采样时钟上升沿到rst_n撤销之间的间隔时间太短，小于Tremoval时间，就不能有效的屏蔽当前这个采样时钟沿，有可能会采样到rst_n撤销掉。</li>
</ul>
<p>换句话来说，如果你想让某个时钟沿<strong>起作用</strong>，那么你就应该<strong>在“恢复时间”之前使异步控制信号变无效</strong>，如果你想让某个时钟沿<strong>不起作用</strong>，那么你就应该<strong>在“去除时间”过后使控制信号变无效</strong>。如果你的控制信号在这两种情况之间，那么就没法确定时钟沿是否起作用或不起作用了，也就是说可能会造成寄存器处于不确定的状态。而这些情况是应该避免的。</p>
<h4 id="跨时钟域信号传输"><a href="#跨时钟域信号传输" class="headerlink" title="跨时钟域信号传输"></a>跨时钟域信号传输</h4><p>在跨时钟传输中，由于时钟之间存在<strong>相移</strong>，因此当源寄存器发出数据之后，<strong>无法确定在什么时间段到达目的寄存器</strong>，因此也不能保证满足目的寄存器的setup time 和hold time要求。</p>
<h3 id="亚稳态出现概率"><a href="#亚稳态出现概率" class="headerlink" title="亚稳态出现概率"></a>亚稳态出现概率</h3><p>亚稳态发生的都是由于clk的Tsu和Th不满足，又或者是复位信号的去除和恢复时间不满足。亚稳态产生的概率大概为：&#x3D;&#x3D;概率 &#x3D; （建立时间 + 保持时间）&#x2F; 采集时钟周期&#x3D;&#x3D;</p>
<h3 id="降低亚稳态出现概率的办法"><a href="#降低亚稳态出现概率的办法" class="headerlink" title="降低亚稳态出现概率的办法"></a>降低亚稳态出现概率的办法</h3><ul>
<li>使用同步器；</li>
<li>在满足要求的情况下，降低时钟频率；</li>
<li>采用工艺更好的器件，也就是Tsu和Th时间较小的器件（采用反应更快的触发器）；</li>
<li>减少使用或者避免使用那种信号翻转时间很长的输入信号。</li>
</ul>
<p>根据上面提供的方法，只有同步器是实际设计过程中可以有发挥的空间。下面介绍几种常见的同步器设计方法。</p>
<h4 id="异步复位同步释放"><a href="#异步复位同步释放" class="headerlink" title="异步复位同步释放"></a>异步复位同步释放</h4><p>外部给过来的异步复位信号，我们一般不会直接用在内部寄存器上，而是会先经过处理之后再在内部使用，这个过程就是异步复位同步撤离，常见的方式就是打拍，如下代码所示：</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br><span class="line">6</span><br><span class="line">7</span><br><span class="line">8</span><br><span class="line">9</span><br><span class="line">10</span><br><span class="line">11</span><br><span class="line">12</span><br><span class="line">13</span><br><span class="line">14</span><br><span class="line">15</span><br><span class="line">16</span><br><span class="line">17</span><br><span class="line">18</span><br><span class="line">19</span><br><span class="line">20</span><br></pre></td><td class="code"><pre><span class="line"><span class="keyword">module</span> asyrst(</span><br><span class="line">	<span class="keyword">input</span>	clk,</span><br><span class="line">	<span class="keyword">input</span>	asyrst_n,</span><br><span class="line">	<span class="keyword">output</span>	syrst_n</span><br><span class="line">);</span><br><span class="line">	<span class="keyword">reg</span> rst1;</span><br><span class="line">	<span class="keyword">reg</span> rst2;</span><br><span class="line">	</span><br><span class="line">	<span class="keyword">always</span>@(<span class="keyword">posedge</span> clk <span class="keyword">or</span> <span class="keyword">negedge</span> asyrst_n) <span class="keyword">begin</span></span><br><span class="line">		<span class="keyword">if</span>(!asyrst_n) <span class="keyword">begin</span></span><br><span class="line">			rst1 &lt;= <span class="number">1&#x27;b0</span>;</span><br><span class="line">			rst2 &lt;= <span class="number">1&#x27;b0</span>;</span><br><span class="line">		<span class="keyword">end</span></span><br><span class="line">		<span class="keyword">else</span> <span class="keyword">begin</span></span><br><span class="line">			rst1 &lt;= <span class="number">1&#x27;b1</span>;</span><br><span class="line">			rst2 &lt;= rst1;</span><br><span class="line">		<span class="keyword">end</span></span><br><span class="line">	<span class="keyword">end</span></span><br><span class="line">	<span class="keyword">assign</span> syrst_n = rst2;</span><br><span class="line"><span class="keyword">endmodule</span></span><br></pre></td></tr></table></figure>

<ul>
<li><strong>异步复位</strong>：显而易见，<strong>asyrst_n异步复位后，syrst_n将拉低</strong>，即实现异步复位。</li>
<li><strong>同步释放：</strong>这个是关键，看如何实现同步释放，<strong>即当复位信号asyrst_n撤除时，由于双缓冲电路（双寄存器）的作用，asyrst_n复位信号不会随着asyrst_n的撤除而撤除</strong>。<br>假设第一级D触发器clk上升沿时asyrst_n正好撤除，则D触发器第一级有可能发生亚稳态，此时第二级触发器也会将输出更新为第一级触发器前一个周期的输出值，即低电平，所以亚稳态被阻隔或者是被缓冲。直到下一个clk来之后，第二级触发器才会更新最终的复位输出信号asyrst_n，但这个时候亚稳态多半已经恢复稳定了，即便恢复错了成了低电平其实也没关系，最多再等一个周期高电平就来了啊，关键是这个时候亚稳态已经没了，这就是同步释放。<br><img src="/:/5f7aa23658104c96ae26d286c2841015" alt="f589dd86320af061bfc43200db98c7dc.png"></li>
</ul>
<h4 id="单bit异步信号慢时钟域到快时钟域"><a href="#单bit异步信号慢时钟域到快时钟域" class="headerlink" title="单bit异步信号慢时钟域到快时钟域"></a>单bit异步信号慢时钟域到快时钟域</h4><p>单比特慢时钟域信号到快时钟域信号，因为慢时钟域的脉冲信号能被快时钟域采样到，一般情况下只需要通过<strong>两级触发器（打两拍）进行同步</strong>，更多级的寄存器对性能提升并不明显。</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br><span class="line">6</span><br><span class="line">7</span><br><span class="line">8</span><br><span class="line">9</span><br><span class="line">10</span><br><span class="line">11</span><br><span class="line">12</span><br><span class="line">13</span><br><span class="line">14</span><br><span class="line">15</span><br><span class="line">16</span><br><span class="line">17</span><br></pre></td><td class="code"><pre><span class="line"><span class="keyword">module</span> slow2fast(</span><br><span class="line">	<span class="keyword">input</span>	clk,</span><br><span class="line">	<span class="keyword">input</span>	rst_n,</span><br><span class="line">	<span class="keyword">input</span>	sin,</span><br><span class="line">	<span class="keyword">output</span>	sout</span><br><span class="line">);</span><br><span class="line">	<span class="keyword">reg</span> [<span class="number">1</span>:<span class="number">0</span>] signal;</span><br><span class="line">	<span class="keyword">always</span>@(<span class="keyword">posedge</span> clk <span class="keyword">or</span> <span class="keyword">negedge</span> rst_n) <span class="keyword">begin</span></span><br><span class="line">		<span class="keyword">if</span>(!rst_n) <span class="keyword">begin</span></span><br><span class="line">			signal &lt;= <span class="number">2&#x27;b00</span>;</span><br><span class="line">		<span class="keyword">end</span></span><br><span class="line">		<span class="keyword">else</span> <span class="keyword">begin</span></span><br><span class="line">			signal &lt;= &#123;signal[<span class="number">0</span>], sin&#125;;</span><br><span class="line">		<span class="keyword">end</span></span><br><span class="line">	<span class="keyword">end</span></span><br><span class="line">	<span class="keyword">assign</span> sout = signal[<span class="number">1</span>];</span><br><span class="line"><span class="keyword">endmodule</span></span><br></pre></td></tr></table></figure>

<h4 id="脉冲信号快时钟域到慢时钟域"><a href="#脉冲信号快时钟域到慢时钟域" class="headerlink" title="脉冲信号快时钟域到慢时钟域"></a>脉冲信号快时钟域到慢时钟域</h4><p>在不同时钟域信号中，快时钟域的信号脉宽小于慢时钟周期的信号脉宽。如果慢时钟直接去采集信号则有可能会漏掉数据。在这个情况下通过<strong>握手协议对窄脉冲信号进行脉宽扩展+慢时钟域延迟打拍的方法进行同步，最后再对展宽的信号进行拉低处理：</strong></p>
<figure class="highlight plaintext"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br><span class="line">6</span><br><span class="line">7</span><br><span class="line">8</span><br><span class="line">9</span><br><span class="line">10</span><br><span class="line">11</span><br><span class="line">12</span><br><span class="line">13</span><br><span class="line">14</span><br><span class="line">15</span><br><span class="line">16</span><br><span class="line">17</span><br><span class="line">18</span><br><span class="line">19</span><br><span class="line">20</span><br><span class="line">21</span><br></pre></td><td class="code"><pre><span class="line">//慢时钟域下同步signala</span><br><span class="line">always@(posedge clk or negedge rst_n) begin</span><br><span class="line">	if(!rst_n) signalb &lt;= 1&#x27;b0;</span><br><span class="line">	else signalb &lt;= signala;</span><br><span class="line">end</span><br><span class="line">// 生成pulse与signal信号</span><br><span class="line">always@(posedge clk or negedge rst_n) begin</span><br><span class="line">	if(!rst_n) signalb_r &lt;= 2&#x27;b00;</span><br><span class="line">	else signalb_r &lt;= &#123;signalb_r[0], signalb&#125;;</span><br><span class="line">end</span><br><span class="line">assign pulseout &lt;= ~signalb_r[1] &amp;&amp; signalb_r[0];</span><br><span class="line">assign sout &lt;= signalb_r[1];</span><br><span class="line">//对展宽信号进行拉低处理</span><br><span class="line">always@(posedge clk or negedge rst_n) begin</span><br><span class="line">	if(!rst_n) begin</span><br><span class="line">		signala_r &lt;= 2&#x27;b00;</span><br><span class="line">	end</span><br><span class="line">	else begin</span><br><span class="line">		signala_r &lt;= &#123;signala_r[0], signalb_r[1]&#125;;</span><br><span class="line">	end</span><br><span class="line">end</span><br></pre></td></tr></table></figure>
<h4 id="多bit异步信号同步器"><a href="#多bit异步信号同步器" class="headerlink" title="多bit异步信号同步器"></a>多bit异步信号同步器</h4><p>当多位宽数据进行同步时，如果数据变化速率过快，用异步时钟进行打拍采样，可能会采集到因路径延迟不同而导致的错误数据。解决此类异步问题的常用方法包括：</p>
<ul>
<li><strong>格雷码编码</strong><br>通过格雷码编码将多位信号转化为每次只有一位变化的信号，将“多比特”的跨时钟域变换成“单比特”进行处理。</li>
<li><strong>握手处理</strong><br>通过通信双方使用专用控制信号进行数据收发的状态指示的方法，使控制信号<strong>双向联系</strong>（可以发送域传给接收域的，也可以接收域给发送域），有别于单向控制信号检测方式。</li>
<li><strong>MUX</strong>同步器<br>带数据有效标志信号的多比特数据做跨时钟域。</li>
<li><strong>异步FIFO</strong><br>什么情况下都可以使用，尤其在<strong>有大量的数据需要进行跨时钟域传输</strong>， 并且对数据传输速度要求比较高的场合。和格雷码+异步双口RAM方法是一样的。</li>
</ul>
<h2 id="有限状态机（FSM）"><a href="#有限状态机（FSM）" class="headerlink" title="&#x3D;&#x3D;有限状态机（FSM）&#x3D;&#x3D;"></a>&#x3D;&#x3D;有限状态机（FSM）&#x3D;&#x3D;</h2><p>状态机的本质是对具有<strong>逻辑顺序</strong>或<strong>时序规律</strong>事件的一种描述方法。</p>
<ul>
<li>Moore型状态机：<strong>输出只与当前状态有关</strong>，与当前输入无关。<br>输出会在一个完整的时钟周期内保持稳定，即使此时输入信号有变化，输出也不会变化。<strong>输入对输出的影响要到下一个时钟周期才能反映</strong>出来。所以moore型状态机的<strong>输入与输出是隔离</strong>开来的。</li>
<li>Mealy型状态机：输出不仅与当前状态有关，还取决于当前的输入信号。<br>Mealy 型状态机的输出是在输入信号变化以后<strong>立刻发生变化</strong>，且输入变化可能出现在任何状态的时钟周期内。所以在同一种情况下Mealy 型状态机输出对输入的响应会比 Moore 型状态机<strong>早一个时钟</strong>周期。</li>
<li>状态机的编码：<strong>二进制，格雷码，独热码</strong></li>
<li>一段式状态机：既描述状态转移，又描述状态的输入输出</li>
<li>二段式状态机：将状态分为当前状态和此状态；第一个always块利用同步时序逻辑描述状态转移，第二个always块利用组合逻辑描述状态转移条件以及输出。由于两段式状态机的<strong>输出一般使用组合逻辑描述，而组合逻辑易产生毛刺等不稳定因素</strong>，有时候会影响系统执行速率和结果。</li>
<li>三段式状态机：一个always块利用同步时序逻辑描述状态转移，即<strong>次态与现态的转换</strong>；一个always块利用组合逻辑描述<strong>状态转移条件</strong>；一个always块利用<strong>同步时序逻辑描述输出</strong>，即现态在输入情况下转换为次态的组合逻辑。三段式状态机避免了前两种描述方式的弊端，但是三段式状态机分割了两部分组合逻辑（状态转移条件组合逻辑和输出组合逻辑），因此这条路径的<strong>时序相对紧张</strong>。</li>
</ul>
<h2 id="锁存器（Latch）"><a href="#锁存器（Latch）" class="headerlink" title="锁存器（Latch）"></a>锁存器（Latch）</h2><ol>
<li>电平触发的存储单元；数据存储动作由使能信号的电平决定；</li>
<li>区别于触发器（Flip-Flop：边沿触发的存储单元）；</li>
<li>当输入信号不稳定时，锁存器的输出信号就会出现毛刺；但是触发器只要没有亚稳态，输出就不会出现毛刺；</li>
<li>缺点：电平触发，易产生毛刺，对后端设计的时序收敛不友好；</li>
<li>优点：面积小，速度快。</li>
</ol>
<h2 id="存储器"><a href="#存储器" class="headerlink" title="存储器"></a>存储器</h2><p><img src="/:/1ddbdf3405464532ba44b86ac7b80ac6" alt="ada83fac67434bf407634b91825016e5.png"></p>
<ul>
<li>单元阵列</li>
<li>行列解码器</li>
<li>读出放大器</li>
</ul>
<h3 id="SRAM"><a href="#SRAM" class="headerlink" title="SRAM"></a>SRAM</h3><p><img src="/:/521390d4eabf40cbb1b5108537aa2fee" alt="单比特SRAM.png"><br>上面是能保存SRAM的一个bit，保存一个bit需要6个晶体管，所以贵，造价高。因此SRAM一般只有几个MB而已，再多了就不划算，因为贵！从电路图可以看出，基本都是一些晶体管运算，速度很快，所以SRAM一般用来做高速缓存存储器，既可以放在cpu芯片上，也可以放在片下。SRAM中的S是static的意思。</p>
<ol>
<li>读操作<br>读操作是指将单元内部存储节点上的信息读取到输出端口。读“0”时，在初始状态下，BL和BLB会先预充电为高电平，存储节点Q为“0”，QB为“1”，然后字线WL接高电压以 打开。传输晶体管N1和N2导通，从而建立存储节点和位线之间的连接。BL通过存储节点Q放电，电压下降。BLB与存储节点QB电位相同，无放电通路，保持高电平电压。BL和BLB之间的电压差逐渐增大一定量后，通过灵敏放大器的输出完成读操作。注意此时存储节点上的数据没有变化。</li>
<li>写操作<br>写操作是指将外部数据写入cell中的存储节点。以写“1”为例。在初始状态下，cell内部节点Q中的数据为“0”，QB中的数据为“1”。首先将要写入的“1”加载到BL上，同时将BLB置“0”，然后字线WL导通，传输晶体管N1和N2导通，所以 位线和存储节点导通；之后，存储节点QB通过N2放电为低电平，即写入数据“0”。同时，当QB下降到左反相器的阈值电压时，晶体管P1导通，存储节点Q充电为高电平。最后，字线WL被移除，存储节点中的数据发生变化。</li>
</ol>
<h3 id="DRAM"><a href="#DRAM" class="headerlink" title="DRAM"></a>DRAM</h3><p><img src="/:/cec885e35843451595d19d0b54b5682e" alt="77655df4fde4231d255a0f4b47c47a17.png"><br>可以看到，存储一个bit的DRAM只需要一个电容和一个晶体管。DRAM的数据实际上是存在于电容里面的，电容会有电的泄露，损失状态，故需要对电容状态进行保持和刷新处理，以维持持久状态，而这是需要时间的，所以就慢了。这个刷新加动态刷新，而DRAM中的D就是dynamic的意思。</p>
<ol>
<li>读操作</li>
<li>写操作</li>
</ol>
<h3 id="非易失性存储器"><a href="#非易失性存储器" class="headerlink" title="非易失性存储器"></a>非易失性存储器</h3><ol>
<li><strong>EPROM</strong>(Easerable Programable ROM)是一种具有<strong>可擦除</strong>功能，擦除后即可进行再编程的ROM内存，写入前必须先把里面的内容用紫外线照射IC上的透明视窗的方式来清除掉。这一类芯片比较容易识别，其封装中包含有“石英玻璃窗”，一个编程后的EPROM芯片的“玻璃窗”一般使用黑色不干胶纸盖住， 以防止遭到紫外线照射。EPROM存储器就可以多次擦除然后多次写入了。但是要在特定环境<strong>紫外线下擦除</strong>，所以这种存储器也不方便写入。</li>
<li><strong>EEPROM</strong>(Eelectrically Easerable Programable ROM)，<strong>电可擦除</strong>ROM，现在使用的比较多，因为只要有电就可擦除数据，再重新写入数据，在使用的时候可频繁地反复编程。</li>
<li><strong>FLASH</strong>（FLASH EEPROM）又称闪存，快闪。它是EEPROM的一种。它结合了ROM和RAM的长处。不仅具备电子可擦除可编辑（EEPROM）的性能，还不会断电丢失数据同时可以<strong>快速读取</strong>数据。它于EEPROM的最大区别是，FLASH<strong>按扇区</strong>（block）操作，而EEPROM按照字节操作。FLASH的电路结构较简单，同样容量占芯片面积较小，成本自然比EEPROM低，因此适合用于做程序存储器。</li>
</ol>
<h2 id="静态时序分析（STA）"><a href="#静态时序分析（STA）" class="headerlink" title="静态时序分析（STA）"></a>静态时序分析（STA）</h2><p>静态时序分析，是把电路拆分成一条条的时序路径，然后检查每条时序路径是否满足setup&#x2F;hold时序要求。路径主要分为以下四种：</p>
<ol>
<li>触发器-触发器（register to register）</li>
<li>触发器-输出端（register to output）</li>
<li>输入端-触发器（input to register）</li>
<li>输入端-输出端（input to output）</li>
</ol>
<h3 id="对比"><a href="#对比" class="headerlink" title="对比"></a>对比</h3><table>
<thead>
<tr>
<th>静态时序分析</th>
<th>动态时序分析</th>
</tr>
</thead>
<tbody><tr>
<td>计算所有的可能性，不需要<strong>测试向量</strong></td>
<td>门级仿真无法测试所有的场景，因为它依赖于输入的测试向量</td>
</tr>
<tr>
<td>比仿真快得多</td>
<td>进行精确时序的<strong>仿真速度很慢</strong>，而且需要大量的服务器内存</td>
</tr>
<tr>
<td>无法验证跨时钟域之间的接口</td>
<td>适合检查不同时钟域之间的异步接口</td>
</tr>
<tr>
<td>STA基于工程师指定的约束，约束有多准确，时序分析的结果就有多准确</td>
<td>需要大量的计算资源</td>
</tr>
<tr>
<td>只有时序仿真可以验证复位的问题，而STA无法进行检查</td>
<td>能够可以帮助验证综合过程中设置的时序约束，如false paths,   multi-cycle paths等</td>
</tr>
<tr>
<td>STA只能识别0-1-上升沿-下降沿这几种信号，而没办法检查不定态</td>
<td>适合检查复位时序</td>
</tr>
<tr>
<td>STA无法合适的载入或者设置PLL</td>
<td>所有异步接口都应该在tapeout前进行时序反标动态时序验证，因为在STA中异步路径都被设置为false path，只能够在动态时序仿真中进行确认保证</td>
</tr>
</tbody></table>
<h3 id="解决静态时序问题的方法"><a href="#解决静态时序问题的方法" class="headerlink" title="解决静态时序问题的方法"></a>解决静态时序问题的方法</h3><ol>
<li>解决建立时间不满足的方法有如下<ul>
<li>加强约束，重新进行综合，对违规的路径进行进一步的优化，但是一般效果可能不是很明显降低时钟的频率，但是这个一般是在项目最初的时候决定的，这个时候很难再改变</li>
<li>拆分组合逻辑，插入寄存器，增加流水线，这个是常用的方法</li>
<li>优化布局布线，减小传输的延时</li>
</ul>
</li>
<li>保持时间裕量违例可以通过如下方式解决：<ul>
<li>在组合逻辑中插入延时buffer，或者链路拉长，使得Tlogic变大。</li>
<li>可以在后端调整时钟SKEW，使得违例寄存器的时钟SKEW变得更小（相对于正SKEW）</li>
</ul>
</li>
</ol>
<p><strong>保持时间裕量与建立时间裕量是一对互斥的关系</strong>，上述可以用于优化建立时间裕量的方法，都不能用于优化保持时间裕量。</p>
<h2 id="低功耗设计方法"><a href="#低功耗设计方法" class="headerlink" title="低功耗设计方法"></a>低功耗设计方法</h2><ol>
<li>动态功耗 &#x3D; 翻转功耗 + 短路功耗<ul>
<li>翻转功耗：下面推导翻转功耗的表达式。当电容Cload通过PMOS 管充电时它的电压从0升至VDD，此时从电源上吸取了一定的能量。该能量的一部分消耗在 PMOS 器件上，而其余的则存放在负载电容上。在由高至低的翻转期间，这一电容被放电，于是存放的能量被消耗在NMOS 管中</li>
<li>短路功耗：在实际的电路设计中，假设输入波形的上升和下降时间为0是不正确的。输入信号变化的斜率造成了开关过程中 VDD和VSS之间在短期内出现了一条直流通路，此时NMOS管和PMOS管同时导通，产生短路电流。</li>
</ul>
</li>
</ol>
<h2 id="可测性设计（DFT）"><a href="#可测性设计（DFT）" class="headerlink" title="可测性设计（DFT）"></a>可测性设计（DFT）</h2><p>DFT主要是通过在芯片中加入可测性逻辑，等芯片制造出来，在ATE设备上通过可测性逻辑对芯片进行测试，挑出有制造缺陷的芯片并淘汰掉，留下没有<strong>制造缺陷</strong>的好芯片（对于逻辑缺陷无能为力）。</p>
<ol>
<li>DFT的工作包括：<ul>
<li>在项目初期规划DFT架构；</li>
<li>在RTL级别设计测试电路；</li>
<li>在验证阶段验证测试电路；</li>
<li>在synthesis阶段实现测试逻辑的插入；</li>
<li>在测试阶段提供测试向量</li>
</ul>
</li>
<li>DFT需要处理基本上芯片所有逻辑的测试。他们包含：<ul>
<li>片上存储器</li>
<li>模拟模块 （如锁相环，LDO，IDV等）</li>
<li>系统控制模块</li>
<li>时钟控制模块</li>
<li>电源管理模块</li>
<li>寄存器</li>
</ul>
</li>
<li>在整个芯片开发流程中，除了流片和封装这两步以外，其他每一个阶段DFT都有其不同的工作。简单说就是：<ul>
<li>在架构阶段定义好DFT的架构</li>
<li>在设计阶段实现DFT的逻辑和验证</li>
<li>在后芯片阶段做好silicon bringup的辅助</li>
</ul>
</li>
<li>DFT常用方法：<ul>
<li>扫描插入(扫描链)</li>
<li>逻辑&#x2F;存储器BIST插入</li>
<li>边界扫描插入(JTAG)</li>
<li>ATPG</li>
</ul>
</li>
<li>DFT的代价<ul>
<li>测试逻辑占用芯片面积。(例如基带芯片中&gt;10%)</li>
<li>扫描覆盖率越高，测试向量越多</li>
<li>并行测试由于电源的限制不能无限增多</li>
<li>管脚数目的限制导致测试和测试逻辑复杂度增加</li>
<li>优秀的DFT架构和实现才能带来高质量的测试</li>
</ul>
</li>
</ol>
<h2 id="AMBA总线"><a href="#AMBA总线" class="headerlink" title="AMBA总线"></a>AMBA总线</h2><h3 id="AHB"><a href="#AHB" class="headerlink" title="AHB"></a>AHB</h3><p>AHB实现了高性能，高时钟频率系统的以下特征要求：突发传输；分块处理；单周期总线主机移交；单时钟沿操作；非三态执行；</p>
<h4 id="典型的-AHB-系统"><a href="#典型的-AHB-系统" class="headerlink" title="典型的 AHB 系统"></a>典型的 AHB 系统</h4><p>&#x3D;&#x3D;一个总线仲裁器确保一个主机有效；一个中央译码器进行地址译码和从机选择&#x3D;&#x3D;</p>
<ol>
<li><strong>AHB 主机</strong>：总线主机能够通过提供地址和控制信息发起读写操作。任何时候只允许一个总线主机处于有效状态并能使用总线。</li>
<li><strong>AHB 从机</strong>：总线从机在给定的地址空间范围内响应读写操作。总线从机将成功、失败或者等待数据传输的信号返回给有效的主机。</li>
<li><strong>AHB 仲裁器</strong>：总线仲裁器确保每次只有一个总线主机被允许发起数据传输。即使仲裁协议已经固定，任何一种<strong>仲裁算法</strong>，比如最高优先级或者公平访问都能够根据应用要求而得到执行。AHB 必须只包含一个伸裁器，尽管在单总线主机系统中这显得并不重要。</li>
<li><strong>AHB 译码器</strong>： AHB 译码器用来对每次传输进行<strong>地址译码</strong>并且在传输中包含一个<strong>从机选择</strong>信号。所有 AHB 执行都必须仅要求有一个中央译码器。</li>
</ol>
<p><img src="/:/60d143784a534ebcb6610db1a9825ac5" alt="8779d13ac0c376dedc76dc2291f3fc2c.png"></p>
<h4 id="基本传输时序"><a href="#基本传输时序" class="headerlink" title="基本传输时序"></a>基本传输时序</h4><ol>
<li>无等待single transfer<ul>
<li>第一个周期的上升沿，主机将地址信息和控制信息发送到总线上；</li>
<li>第二个周期的上升沿，从机采样地址和控制信号，并将HREADY拉高；如果是写操作，主机会在第二个周期的上升沿过后传输要写入的数据；如果是读操作，从机会在HREADY信号拉高后将读取的数据写入总线；</li>
<li>第三个周期的上升沿，如果是写操作，主机获取HREADY高信号，表明从机已成功接收数据，操作成功；如果是读操作，主机获取HREADY高信号，表明此时的读数据有效并且接收下来，操作成功。需要注意，HREADY信号在数据有效期间必须为高，并且延续到第三个周期的上升沿之后，确保主机的正确采样。<br><img src="/:/846c9f5375944fab9ed49d3a147b8ee5" alt="c399acb3a5076204602a6d9b6d7022ae.png"></li>
</ul>
</li>
<li>slave等待single transfer<br>从机可以及时处理主机请求，但也可能存在从机太慢不能立即处理的情况。这时需要让主机稍微等一等，需要从机插入一些等待的状态。如下图所示，HREADY信号在第二和第三周期拉低，意在告诉主机，从机不能立即处理，需要主机等待2个周期。在这里需要注意2点：<ul>
<li>如果是写操作，主机要在等待期间保持写数据不变，直到本次传输完成；</li>
<li>如果是读操作，从机不需要一开始就给出数据，仅当HREADY拉高后才给出有效数据。<br><img src="/:/6f58c0e83fe244308178d3d9f2e814ef" alt="159f1a915b7ce80814f499a4db9c1ed1.png"></li>
</ul>
</li>
<li>多个single transfer的pipeline操作<br>扩展数据周期的一个负效应是必需延长相应的下一笔传输的地址周期。A和C为零等待传输，B加入了一个等待周期，因此相应的C地址周期要进行扩展。<ul>
<li>第一个周期，主机发起一个操作A，并驱动地址和控制信号；</li>
<li>第二个周期，从机收到了来自总线的请求，将HREADY信号拉高；</li>
<li>第二个周期上升沿后，主机发现有操作B需要执行，并且检查到上一周期的HREADY为高，则发起第二个操作B；</li>
<li>第三个周期，主机获取HREADY信号为高，表示操作A已经完成；</li>
<li>第三个周期上升沿后，主机发现有操作C需要执行，并且检查到上一周期的HREADY为高，则发起第三个操作C；</li>
<li>第三个周期上升沿后，从机由于繁忙插入了一个等待状态，将HREADY拉低；</li>
<li>第四个周期，主机获取HREADY信号为低，知道从机希望等待，于是主机保持和上一拍一样的信号；</li>
<li>第四个周期，从机处理完了事务，将HREADY信号拉高，表示可以继续处理；</li>
<li>第五个周期，主机获取HREADY信号为高，知道从机已经可以处理B操作；</li>
<li>第五个周期上升沿后，B操作完成；</li>
<li>第六个周期上升沿后，C操作完成。<br><img src="/:/e91bf43b3a9d4c6683abf75d20f4e41c" alt="18ccf3b3070e67d53909c747e2249ecc.png"><br><strong>注意</strong>：HREADY在一定程度上表示了从机的pipeline能力，在AHB中是2个pipe，也就是总线上最多存在2个未处理完的transfer。只有当总线上未完成的transfer少于2个时，主机才能发起操作。</li>
</ul>
</li>
</ol>
<h4 id="AHB-传输类型"><a href="#AHB-传输类型" class="headerlink" title="AHB 传输类型"></a>AHB 传输类型</h4><table>
<thead>
<tr>
<th>HTRANS[1:0]</th>
<th>传输类型</th>
<th>描述</th>
</tr>
</thead>
<tbody><tr>
<td>00</td>
<td>IDLE</td>
<td>主机占用总线，在两次突发传输中间可发IDLE。若从机被使能，不会从主机获取任何数据，若从机被选中，需要在每个IDLE周期向主机返回OKAY</td>
</tr>
<tr>
<td>01</td>
<td>BUSY</td>
<td>主机占用总线，在突发传输过程中没有准备好进行下一次传输。主机需要给出下一拍的地址和控制信号，尽管从机不会采样，从机等待并返回OKAY响应</td>
</tr>
<tr>
<td>10</td>
<td>NONSEQ</td>
<td>单次传输或突发传输的首位数据和控制信号</td>
</tr>
<tr>
<td>11</td>
<td>SEQ</td>
<td>突发传输中剩下的连续传输，需要与前一次传输有关，控制信息与前一次传输相同，地址等于前一次传输的地址加上传输字节大小</td>
</tr>
<tr>
<td><img src="/:/634fdce077c94458bae4ff842809b2eb" alt="f1eda73233826972542186551d4ef9d6.png"></td>
<td></td>
<td></td>
</tr>
</tbody></table>
<h4 id="增量突发和回环突发"><a href="#增量突发和回环突发" class="headerlink" title="增量突发和回环突发"></a>增量突发和回环突发</h4><p>增量突发访问连续地址并且突发中的每次传输地址仅是前一次地址的一个增量；对于回环突发，如果传输的起始地址并未和突发（x 拍）中字节总数对齐那么突发传输地址将在达到边界处回环。例如，一个四拍回环突发的字（4 字节）访问将在16 字节边界回环。因此，如果传输的起始地址是 0x34，那么它将包含四个到地址<br>0x34、 0x38、 0x3C 和 0x30；<br>突发信息通过使用 HBURST[2:0]并且 8 种可能的类型在中定义如下：<br><img src="/:/f35204bf4fa2444eb29387d8527a0b2a" alt="a1a64d74703afbb28c8c6311c12c06d6.png"></p>
<ul>
<li>&#x3D;&#x3D;突发禁止超过 1KB 的地址边界&#x3D;&#x3D;</li>
<li>突发大小表示突发的节拍数量，并不是一次突发传输的实际字节数量</li>
<li>所有突发传输必须将地址边界和传输大小对齐</li>
</ul>
<h4 id="仲裁机制"><a href="#仲裁机制" class="headerlink" title="仲裁机制"></a>仲裁机制</h4><p>仲裁机制被用来确保任意时刻只有一个主机能够访问总线。仲裁器的功能是检测许多不同的使用总线的请求和决定当前请求总线的主机中哪—个的<strong>优先级</strong>最高。仲裁器也接收来自从机需要完成 SPIIT 传输的请求。<br><strong>仲裁信号的简短描述</strong>：</p>
<ul>
<li>HBUSREQx 被总线主机用来请求访问总线的总线请求信号。每个总线主机都有自己的连接到仲裁器的 HBUSREQx 信号并且任何一个系统中都可以有高达16个独立的总线主机。</li>
<li>HLOCKx 由主机在请求总线的同时时断言的锁定信号。这提示仲裁器主机正在执行一系列不可分割的传输并且一旦锁定传输的第一个传输，己经开始仲裁器不能授子任何其他主机访问总线。HLOCKx必须在涉及到的地址被寻址到之前至少断言一个周期，以防止仲裁器改变授子信号。</li>
<li>HGRANTx 授子信号由仲裁器产生并且表示相关主机是当前请求总线的主机中优先级最高的主机，（优先）考虑锁定传输和 SPLIT 传输。主机在 HGRANTx 为高时获取地址总线的所有权并且在HCLK 的上升沿 HREADY 为高电平。</li>
<li>HIVIASTER[3:0]  仲裁器使用 HMASTER[3:0]信号表示哪一个主机当前被授子总线并且该信号可被用来控制中央地址和控制多路选择器。有SFLIT 传输能力的从机也可以请求主机的序号以便它们能够提示仲裁器哪个主机能够完成一个SFLIT 传输。</li>
<li>HMASTLOCK仲裁器通过断言 HVASTLOCK 信号指示当前传输是一个锁定序列的一部分，该信号和地址以及控制信号有相同的时序。</li>
<li>HSPLIT [15: 0] 这16位有完整分块能力的总线被有分块(SFLIT）能力的从机用来指示哪个总线主机能够完成一个 SPLIT 传输。仲裁器需要这些信息以便于授子主机访问总线完成传输。</li>
</ul>
<h3 id="AXI"><a href="#AXI" class="headerlink" title="AXI"></a>AXI</h3><h4 id="定位"><a href="#定位" class="headerlink" title="定位"></a>定位</h4><ul>
<li>高带宽、低时延</li>
<li>不需要复杂的<strong>桥</strong>就可以满足高频时钟要求</li>
<li>满足大多数模块的接口需求</li>
<li>适用于初始延迟较高的存储器控制</li>
<li>总线互联架构上提供更大的灵活性</li>
<li>后向兼容AHB和APB接口<blockquote>
<p>“桥”<br>总线协议互换、跨时钟域、数据宽度匹配、仲裁和调度</p>
</blockquote>
</li>
</ul>
<h4 id="特征"><a href="#特征" class="headerlink" title="特征"></a>特征</h4><ul>
<li>地质&#x2F;控制操作与数据操作分离</li>
<li>使用byte strobes（字节选通）信号实现非对齐数据传输</li>
<li>使用burst传输时只需要发送首地址，便可以发送一段数据</li>
<li>读数据和写数据通道独立，从而支持DMA</li>
<li>支持outstanding功能，可以发送多个地址进行读写</li>
</ul>
<h4 id="读架构"><a href="#读架构" class="headerlink" title="读架构"></a>读架构</h4><p><img src="/:/52b46566954440f5b52140769756d12a" alt="d886eb7c507359b2b1ff4a8a6739f5c1.png"></p>
<ol>
<li>地址通道携带控制消息，用于描述被传输的数据属性；</li>
<li>数据传输使用<strong>写通道</strong>来实现master到slave的传输，slave使用<strong>写响应通道</strong>来完成一次写传输；</li>
<li>读通道用来实现数据从slave到master的传输。</li>
</ol>
<h4 id="写架构"><a href="#写架构" class="headerlink" title="写架构"></a>写架构</h4><p>AXI使用基于<strong>VALID&#x2F;READY的握手机制</strong>数据传输协议，传输源端使用VALID表明地址&#x2F;控制信号、数据是有效的，目的端使用READY表明自己能够接受信息。<br><img src="/:/ed13090337e14a5e94de71bae070abfb" alt="a114c2e75ebb5d12d7864581b1e65e3c.png"></p>
<ul>
<li><strong>读&#x2F;写地址通道</strong>：读、写传输每个都有自己的地址通道，对应的地址通道承载着对应传输的地址控制信息。</li>
<li>读数据通道：读数据通道承载着读数据和读响应信号包括数据总线（8&#x2F;16&#x2F;32&#x2F;64&#x2F;128&#x2F;256&#x2F;512&#x2F;1024 bit）和指示读传输完成的读响应信号。</li>
<li><strong>写数据通道</strong>：写数据通道的数据信息被认为是缓冲（buffered）了的，master无需等待slave对上次写传输的确认即可发起一次新的写传输。写通道包括数据总线（8&#x2F;16…1024 bit）和字节线（用于指示8 bit 数据信号的有效性）。</li>
<li><strong>写响应通道</strong>：slave使用写响应通道对写传输进行响应。所有的写传输需要写响应通道的完成信号。</li>
</ul>
<h4 id="读写传输"><a href="#读写传输" class="headerlink" title="读写传输"></a>读写传输</h4><h5 id="握手过程"><a href="#握手过程" class="headerlink" title="握手过程"></a>握手过程</h5><p>5个传输通道均使用VALID&#x2F;READY信号对传输过程的<strong>地址、数据、控制信号进行握手</strong>。使用<strong>双向握手机制，传输仅仅发生在VALID、READY同时有效的时候</strong>。</p>
<ul>
<li>VALID信号表示地址&#x2F;数据&#x2F;应答信号总线上的信号是有效的，由传输发起方控制</li>
<li>READY信号表示传输接收方已经准备好接收，由接收方控制。</li>
</ul>
<p>VALID和READY的先后关系具有三种情况：<br><img src="/:/71fe948dccf24465985ff1cf0e24c7bf" alt="720f710ee6c9f1bb46c06605e4fdbdfb.png"></p>
<ol>
<li>VALID先有效，等待READY有效后完成传输（VALID一旦有效后在传输完成前不可取消）。</li>
<li>READY先有效，等待VALID有效后完成传输（READY可以在VALID有效前撤销）。</li>
<li>VALID和READY同时有效，立刻完成传输。</li>
</ol>
<p>AXI总线的<strong>设计原则</strong>是在VALID信号拉高时，接收方应该尽快将READY信号拉高，以确保数据传输的正常进行，避免潜在的死锁问题。</p>
<blockquote>
<p>简单来说，如果发送方的VALID信号一直拉高，没有等到READY信号拉高，就会导致数据传输的阻塞。</p>
</blockquote>
<h5 id="读写操作顺序"><a href="#读写操作顺序" class="headerlink" title="读写操作顺序"></a>读写操作顺序</h5><p><img src="/:/9402a411e2704ce5b0d2351794e45a7c" alt="读操作顺序.png"><br><img src="/:/b5c25c369f9b41d1801a9ff34bad92de" alt="写操作顺序.png"></p>
<h5 id="Burst读写"><a href="#Burst读写" class="headerlink" title="Burst读写"></a>Burst读写</h5><p><img src="/:/4ccd39470fc74ec98b3408222b2beab9" alt="416759c82ab6aa0f490a9f86e6889bf3.png"><br>这一过程的开始时，主机发送地址和控制信息到写地址通道中，然后主机发送每一个写数据到写数据通道中。当主机发送最后一个数据时， WLAST 信号就变为高。当设备接收完所有数据之后他将一个写响应发送回主机来表明写事务完成。</p>
<ul>
<li><strong>突发长度</strong>为每次突发传输的传输次数，范围限制1<del>16（AXI4增量模1</del>256）且不能跨越4kb的地址空间，每次突发传输不允许提前终止（可以通过关闭所有数据字段的方式使一段传输数据无效，但传输行为必须完成）。每次传输的突发长度为Ax(R&#x2F;W)LEN[3:0] + 1（AXI增量模式AxLEN[7:0] + 1.</li>
<li><strong>突发尺寸</strong>为每次传输的byte数量，与突发传输的地址预测相关性很强。每次的突发尺寸不能超过数据通道的宽度；<strong>若突发尺寸小于数据通道宽度，需要指定哪些位数是有效的</strong>。突发尺寸为2^AxSIZE[2:0]。</li>
<li><strong>突发类型</strong>：<ul>
<li>FIXED（AxBURST[1:0]&#x3D;0b00）：<strong>固定突发</strong>模式，每次突发传输的地址相同</li>
<li>INCR（AxBURST[1:0]&#x3D;0b01）：<strong>增量突发</strong>模式，突发传输地址递增，递增量与突发尺寸相关</li>
<li>WRAP（AxBURST[1:0]&#x3D;0b10）：<strong>回卷突发</strong>模式，突发传输地址可溢出性递增，突发长度仅支持2,4,8,16。地址空间被划分为长度[突发尺寸 * 突发长度]的块，传输地址不会超出起始地址所在的块，一旦递增超出，则回到该块的起始地址</li>
</ul>
</li>
</ul>
</article><div class="post-copyright"><div class="post-copyright__author"><span class="post-copyright-meta"><i class="fas fa-circle-user fa-fw"></i>文章作者: </span><span class="post-copyright-info"><a href="https://planckzgh.github.io">planckgh</a></span></div><div class="post-copyright__type"><span class="post-copyright-meta"><i class="fas fa-square-arrow-up-right fa-fw"></i>文章链接: </span><span class="post-copyright-info"><a href="https://planckzgh.github.io/2023/12/19/IC%E8%AE%BE%E8%AE%A1%E5%9F%BA%E7%A1%80%E7%9F%A5%E8%AF%86/">https://planckzgh.github.io/2023/12/19/IC%E8%AE%BE%E8%AE%A1%E5%9F%BA%E7%A1%80%E7%9F%A5%E8%AF%86/</a></span></div><div class="post-copyright__notice"><span class="post-copyright-meta"><i class="fas fa-circle-exclamation fa-fw"></i>版权声明: </span><span class="post-copyright-info">本博客所有文章除特别声明外，均采用 <a href="https://creativecommons.org/licenses/by-nc-sa/4.0/" target="_blank">CC BY-NC-SA 4.0</a> 许可协议。转载请注明来自 <a href="https://planckzgh.github.io" target="_blank">planckgh</a>！</span></div></div><div class="tag_share"><div class="post-meta__tag-list"><a class="post-meta__tags" href="/tags/%E6%80%BB%E7%BB%93/">总结</a></div><div class="post_share"><div class="social-share" data-image="https://www.bing.com/images/search?view=detailV2&amp;ccid=hUhaAuz%2b&amp;id=769EFBB47DE7DC71772C2FAC9B7E74DF6E446756&amp;thid=OIP.hUhaAuz-AZoLbwRMDzl0QAHaE8&amp;mediaurl=https%3a%2f%2fx0.ifengimg.com%2fres%2f2020%2f996B0A51F1DE8C4EC0D536094C2E305EFBECACE5_size316_w1613_h1076.jpeg&amp;cdnurl=https%3a%2f%2fth.bing.com%2fth%2fid%2fR.85485a02ecfe019a0b6f044c0f397440%3frik%3dVmdEbt90fpusLw%26pid%3dImgRaw%26r%3d0&amp;exph=1076&amp;expw=1613&amp;q=IC%e8%ae%be%e8%ae%a1&amp;simid=608005535371829773&amp;FORM=IRPRST&amp;ck=021D7D9E688C487ED84C0C0D3D7E3F4B&amp;selectedIndex=0&amp;itb=0" data-sites="facebook,twitter,wechat,weibo,qq"></div><link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/butterfly-extsrc/sharejs/dist/css/share.min.css" media="print" onload="this.media='all'"><script src="https://cdn.jsdelivr.net/npm/butterfly-extsrc/sharejs/dist/js/social-share.min.js" defer></script></div></div><nav class="pagination-post" id="pagination"><div class="next-post pull-full"><a href="/2023/12/19/win11%E4%B8%8Bwsl2%E6%90%AD%E5%BB%BAvcs2016-verdi%E5%BC%80%E5%8F%91%E7%8E%AF%E5%A2%83%E6%95%99%E7%A8%8B/" title="win11下wsl2搭建vcs2016+verdi开发环境教程"><img class="cover" src="https://th.bing.com/th/id/OIP.ADYbRwl9LPfobH6X-lf0qwHaFY?w=241&amp;h=180&amp;c=7&amp;r=0&amp;o=5&amp;pid=1.7" onerror="onerror=null;src='/img/404.jpg'" alt="cover of next post"><div class="pagination-info"><div class="label">下一篇</div><div class="next_info">win11下wsl2搭建vcs2016+verdi开发环境教程</div></div></a></div></nav><div class="relatedPosts"><div class="headline"><i class="fas fa-thumbs-up fa-fw"></i><span>相关推荐</span></div><div class="relatedPosts-list"><div><a href="/2023/11/01/YSYX-PA0%E5%AD%A6%E4%B9%A0%E8%AE%B0%E5%BD%95/" title="YSYX-PA0学习记录"><img class="cover" src="https://ysyx.oscc.cc/res/images/logo/ysyx.png" alt="cover"><div class="content is-center"><div class="date"><i class="far fa-calendar-alt fa-fw"></i> 2023-11-01</div><div class="title">YSYX-PA0学习记录</div></div></a></div><div><a href="/2023/11/05/YSYX-PA1%E5%AD%A6%E4%B9%A0%E8%AE%B0%E5%BD%95/" title="YSYX-PA1学习记录"><img class="cover" src="https://ysyx.oscc.cc/res/images/logo/ysyx.png" alt="cover"><div class="content is-center"><div class="date"><i class="far fa-calendar-alt fa-fw"></i> 2023-11-05</div><div class="title">YSYX-PA1学习记录</div></div></a></div></div></div></div><div class="aside-content" id="aside-content"><div class="card-widget card-info"><div class="is-center"><div class="avatar-img"><img src="/img/Planck.jpeg" onerror="this.onerror=null;this.src='/img/friend_404.gif'" alt="avatar"/></div><div class="author-info__name">planckgh</div><div class="author-info__description">学习记录与分享</div></div><div class="card-info-data site-data is-center"><a href="/archives/"><div class="headline">文章</div><div class="length-num">11</div></a><a href="/tags/"><div class="headline">标签</div><div class="length-num">4</div></a><a href="/categories/"><div class="headline">分类</div><div class="length-num">0</div></a></div><a id="card-info-btn" target="_blank" rel="noopener" href="https://github.com/planckzgh"><i class="fab fa-github"></i><span>Follow Me</span></a><div class="card-info-social-icons is-center"><a class="social-icon" href="https://github.com/planckzgh" target="_blank" title="Github"><i class="fab fa-github" style="color: #24292e;"></i></a><a class="social-icon" href="mailto:planckgh@gmail.com" target="_blank" title="Email"><i class="fas fa-envelope" style="color: #4a7dbe;"></i></a></div></div><div class="card-widget card-announcement"><div class="item-headline"><i class="fas fa-bullhorn fa-shake"></i><span>公告</span></div><div class="announcement_content">This is my Blog</div></div><div class="sticky_layout"><div class="card-widget" id="card-toc"><div class="item-headline"><i class="fas fa-stream"></i><span>目录</span><span class="toc-percentage"></span></div><div class="toc-content"><ol class="toc"><li class="toc-item toc-level-1"><a class="toc-link" href="#IC%E8%AE%BE%E8%AE%A1%E5%9F%BA%E7%A1%80%E7%9F%A5%E8%AF%86"><span class="toc-text">IC设计基础知识</span></a><ol class="toc-child"><li class="toc-item toc-level-2"><a class="toc-link" href="#%E7%AB%9E%E4%BA%89%E5%92%8C%E5%86%92%E9%99%A9"><span class="toc-text">竞争和冒险</span></a><ol class="toc-child"><li class="toc-item toc-level-3"><a class="toc-link" href="#%E6%A6%82%E5%BF%B5"><span class="toc-text">概念</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#%E5%8D%B1%E5%AE%B3"><span class="toc-text">危害</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#%E5%A4%84%E7%90%86%E6%96%B9%E6%B3%95"><span class="toc-text">处理方法</span></a></li></ol></li><li class="toc-item toc-level-2"><a class="toc-link" href="#%E4%BA%9A%E7%A8%B3%E6%80%81"><span class="toc-text">亚稳态</span></a><ol class="toc-child"><li class="toc-item toc-level-3"><a class="toc-link" href="#%E4%BA%9A%E7%A8%B3%E6%80%81%E7%9A%84%E6%A6%82%E5%BF%B5%E4%B8%8E%E5%8E%9F%E7%90%86"><span class="toc-text">亚稳态的概念与原理</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#%E4%BA%9A%E7%A8%B3%E6%80%81%E5%87%BA%E7%8E%B0%E5%9C%BA%E6%99%AF"><span class="toc-text">亚稳态出现场景</span></a><ol class="toc-child"><li class="toc-item toc-level-4"><a class="toc-link" href="#%E5%BC%82%E6%AD%A5%E4%BF%A1%E5%8F%B7%E9%87%87%E6%A0%B7"><span class="toc-text">异步信号采样</span></a></li><li class="toc-item toc-level-4"><a class="toc-link" href="#%E8%B7%A8%E6%97%B6%E9%92%9F%E5%9F%9F%E4%BF%A1%E5%8F%B7%E4%BC%A0%E8%BE%93"><span class="toc-text">跨时钟域信号传输</span></a></li></ol></li><li class="toc-item toc-level-3"><a class="toc-link" href="#%E4%BA%9A%E7%A8%B3%E6%80%81%E5%87%BA%E7%8E%B0%E6%A6%82%E7%8E%87"><span class="toc-text">亚稳态出现概率</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#%E9%99%8D%E4%BD%8E%E4%BA%9A%E7%A8%B3%E6%80%81%E5%87%BA%E7%8E%B0%E6%A6%82%E7%8E%87%E7%9A%84%E5%8A%9E%E6%B3%95"><span class="toc-text">降低亚稳态出现概率的办法</span></a><ol class="toc-child"><li class="toc-item toc-level-4"><a class="toc-link" href="#%E5%BC%82%E6%AD%A5%E5%A4%8D%E4%BD%8D%E5%90%8C%E6%AD%A5%E9%87%8A%E6%94%BE"><span class="toc-text">异步复位同步释放</span></a></li><li class="toc-item toc-level-4"><a class="toc-link" href="#%E5%8D%95bit%E5%BC%82%E6%AD%A5%E4%BF%A1%E5%8F%B7%E6%85%A2%E6%97%B6%E9%92%9F%E5%9F%9F%E5%88%B0%E5%BF%AB%E6%97%B6%E9%92%9F%E5%9F%9F"><span class="toc-text">单bit异步信号慢时钟域到快时钟域</span></a></li><li class="toc-item toc-level-4"><a class="toc-link" href="#%E8%84%89%E5%86%B2%E4%BF%A1%E5%8F%B7%E5%BF%AB%E6%97%B6%E9%92%9F%E5%9F%9F%E5%88%B0%E6%85%A2%E6%97%B6%E9%92%9F%E5%9F%9F"><span class="toc-text">脉冲信号快时钟域到慢时钟域</span></a></li><li class="toc-item toc-level-4"><a class="toc-link" href="#%E5%A4%9Abit%E5%BC%82%E6%AD%A5%E4%BF%A1%E5%8F%B7%E5%90%8C%E6%AD%A5%E5%99%A8"><span class="toc-text">多bit异步信号同步器</span></a></li></ol></li></ol></li><li class="toc-item toc-level-2"><a class="toc-link" href="#%E6%9C%89%E9%99%90%E7%8A%B6%E6%80%81%E6%9C%BA%EF%BC%88FSM%EF%BC%89"><span class="toc-text">&#x3D;&#x3D;有限状态机（FSM）&#x3D;&#x3D;</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#%E9%94%81%E5%AD%98%E5%99%A8%EF%BC%88Latch%EF%BC%89"><span class="toc-text">锁存器（Latch）</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#%E5%AD%98%E5%82%A8%E5%99%A8"><span class="toc-text">存储器</span></a><ol class="toc-child"><li class="toc-item toc-level-3"><a class="toc-link" href="#SRAM"><span class="toc-text">SRAM</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#DRAM"><span class="toc-text">DRAM</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#%E9%9D%9E%E6%98%93%E5%A4%B1%E6%80%A7%E5%AD%98%E5%82%A8%E5%99%A8"><span class="toc-text">非易失性存储器</span></a></li></ol></li><li class="toc-item toc-level-2"><a class="toc-link" href="#%E9%9D%99%E6%80%81%E6%97%B6%E5%BA%8F%E5%88%86%E6%9E%90%EF%BC%88STA%EF%BC%89"><span class="toc-text">静态时序分析（STA）</span></a><ol class="toc-child"><li class="toc-item toc-level-3"><a class="toc-link" href="#%E5%AF%B9%E6%AF%94"><span class="toc-text">对比</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#%E8%A7%A3%E5%86%B3%E9%9D%99%E6%80%81%E6%97%B6%E5%BA%8F%E9%97%AE%E9%A2%98%E7%9A%84%E6%96%B9%E6%B3%95"><span class="toc-text">解决静态时序问题的方法</span></a></li></ol></li><li class="toc-item toc-level-2"><a class="toc-link" href="#%E4%BD%8E%E5%8A%9F%E8%80%97%E8%AE%BE%E8%AE%A1%E6%96%B9%E6%B3%95"><span class="toc-text">低功耗设计方法</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#%E5%8F%AF%E6%B5%8B%E6%80%A7%E8%AE%BE%E8%AE%A1%EF%BC%88DFT%EF%BC%89"><span class="toc-text">可测性设计（DFT）</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#AMBA%E6%80%BB%E7%BA%BF"><span class="toc-text">AMBA总线</span></a><ol class="toc-child"><li class="toc-item toc-level-3"><a class="toc-link" href="#AHB"><span class="toc-text">AHB</span></a><ol class="toc-child"><li class="toc-item toc-level-4"><a class="toc-link" href="#%E5%85%B8%E5%9E%8B%E7%9A%84-AHB-%E7%B3%BB%E7%BB%9F"><span class="toc-text">典型的 AHB 系统</span></a></li><li class="toc-item toc-level-4"><a class="toc-link" href="#%E5%9F%BA%E6%9C%AC%E4%BC%A0%E8%BE%93%E6%97%B6%E5%BA%8F"><span class="toc-text">基本传输时序</span></a></li><li class="toc-item toc-level-4"><a class="toc-link" href="#AHB-%E4%BC%A0%E8%BE%93%E7%B1%BB%E5%9E%8B"><span class="toc-text">AHB 传输类型</span></a></li><li class="toc-item toc-level-4"><a class="toc-link" href="#%E5%A2%9E%E9%87%8F%E7%AA%81%E5%8F%91%E5%92%8C%E5%9B%9E%E7%8E%AF%E7%AA%81%E5%8F%91"><span class="toc-text">增量突发和回环突发</span></a></li><li class="toc-item toc-level-4"><a class="toc-link" href="#%E4%BB%B2%E8%A3%81%E6%9C%BA%E5%88%B6"><span class="toc-text">仲裁机制</span></a></li></ol></li><li class="toc-item toc-level-3"><a class="toc-link" href="#AXI"><span class="toc-text">AXI</span></a><ol class="toc-child"><li class="toc-item toc-level-4"><a class="toc-link" href="#%E5%AE%9A%E4%BD%8D"><span class="toc-text">定位</span></a></li><li class="toc-item toc-level-4"><a class="toc-link" href="#%E7%89%B9%E5%BE%81"><span class="toc-text">特征</span></a></li><li class="toc-item toc-level-4"><a class="toc-link" href="#%E8%AF%BB%E6%9E%B6%E6%9E%84"><span class="toc-text">读架构</span></a></li><li class="toc-item toc-level-4"><a class="toc-link" href="#%E5%86%99%E6%9E%B6%E6%9E%84"><span class="toc-text">写架构</span></a></li><li class="toc-item toc-level-4"><a class="toc-link" href="#%E8%AF%BB%E5%86%99%E4%BC%A0%E8%BE%93"><span class="toc-text">读写传输</span></a><ol class="toc-child"><li class="toc-item toc-level-5"><a class="toc-link" href="#%E6%8F%A1%E6%89%8B%E8%BF%87%E7%A8%8B"><span class="toc-text">握手过程</span></a></li><li class="toc-item toc-level-5"><a class="toc-link" href="#%E8%AF%BB%E5%86%99%E6%93%8D%E4%BD%9C%E9%A1%BA%E5%BA%8F"><span class="toc-text">读写操作顺序</span></a></li><li class="toc-item toc-level-5"><a class="toc-link" href="#Burst%E8%AF%BB%E5%86%99"><span class="toc-text">Burst读写</span></a></li></ol></li></ol></li></ol></li></ol></li></ol></div></div><div class="card-widget card-recent-post"><div class="item-headline"><i class="fas fa-history"></i><span>最新文章</span></div><div class="aside-list"><div class="aside-list-item"><a class="thumbnail" href="/2023/12/19/IC%E8%AE%BE%E8%AE%A1%E5%9F%BA%E7%A1%80%E7%9F%A5%E8%AF%86/" title="IC设计基础知识"><img src="https://www.bing.com/images/search?view=detailV2&amp;ccid=hUhaAuz%2b&amp;id=769EFBB47DE7DC71772C2FAC9B7E74DF6E446756&amp;thid=OIP.hUhaAuz-AZoLbwRMDzl0QAHaE8&amp;mediaurl=https%3a%2f%2fx0.ifengimg.com%2fres%2f2020%2f996B0A51F1DE8C4EC0D536094C2E305EFBECACE5_size316_w1613_h1076.jpeg&amp;cdnurl=https%3a%2f%2fth.bing.com%2fth%2fid%2fR.85485a02ecfe019a0b6f044c0f397440%3frik%3dVmdEbt90fpusLw%26pid%3dImgRaw%26r%3d0&amp;exph=1076&amp;expw=1613&amp;q=IC%e8%ae%be%e8%ae%a1&amp;simid=608005535371829773&amp;FORM=IRPRST&amp;ck=021D7D9E688C487ED84C0C0D3D7E3F4B&amp;selectedIndex=0&amp;itb=0" onerror="this.onerror=null;this.src='/img/404.jpg'" alt="IC设计基础知识"/></a><div class="content"><a class="title" href="/2023/12/19/IC%E8%AE%BE%E8%AE%A1%E5%9F%BA%E7%A1%80%E7%9F%A5%E8%AF%86/" title="IC设计基础知识">IC设计基础知识</a><time datetime="2023-12-19T08:25:18.000Z" title="发表于 2023-12-19 16:25:18">2023-12-19</time></div></div><div class="aside-list-item"><a class="thumbnail" href="/2023/12/19/win11%E4%B8%8Bwsl2%E6%90%AD%E5%BB%BAvcs2016-verdi%E5%BC%80%E5%8F%91%E7%8E%AF%E5%A2%83%E6%95%99%E7%A8%8B/" title="win11下wsl2搭建vcs2016+verdi开发环境教程"><img src="https://th.bing.com/th/id/OIP.ADYbRwl9LPfobH6X-lf0qwHaFY?w=241&amp;h=180&amp;c=7&amp;r=0&amp;o=5&amp;pid=1.7" onerror="this.onerror=null;this.src='/img/404.jpg'" alt="win11下wsl2搭建vcs2016+verdi开发环境教程"/></a><div class="content"><a class="title" href="/2023/12/19/win11%E4%B8%8Bwsl2%E6%90%AD%E5%BB%BAvcs2016-verdi%E5%BC%80%E5%8F%91%E7%8E%AF%E5%A2%83%E6%95%99%E7%A8%8B/" title="win11下wsl2搭建vcs2016+verdi开发环境教程">win11下wsl2搭建vcs2016+verdi开发环境教程</a><time datetime="2023-12-19T07:15:52.000Z" title="发表于 2023-12-19 15:15:52">2023-12-19</time></div></div><div class="aside-list-item"><a class="thumbnail" href="/2023/12/03/%E4%BB%8EUbuntu%E7%B3%BB%E7%BB%9F%E5%88%B0WSL2/" title="从Ubuntu真机到WSL2"><img src="https://assets.ubuntu.com/v1/411e1474-releases-lockup.svg" onerror="this.onerror=null;this.src='/img/404.jpg'" alt="从Ubuntu真机到WSL2"/></a><div class="content"><a class="title" href="/2023/12/03/%E4%BB%8EUbuntu%E7%B3%BB%E7%BB%9F%E5%88%B0WSL2/" title="从Ubuntu真机到WSL2">从Ubuntu真机到WSL2</a><time datetime="2023-12-03T07:41:51.000Z" title="发表于 2023-12-03 15:41:51">2023-12-03</time></div></div><div class="aside-list-item"><a class="thumbnail" href="/2023/12/03/hello-world/" title="Hello World"><img src="https://th.bing.com/th/id/OIP.6lSlWkB4J6arLCEnMrsSRAHaBw?w=321&amp;h=82&amp;c=7&amp;r=0&amp;o=5&amp;pid=1.7" onerror="this.onerror=null;this.src='/img/404.jpg'" alt="Hello World"/></a><div class="content"><a class="title" href="/2023/12/03/hello-world/" title="Hello World">Hello World</a><time datetime="2023-12-03T06:21:17.855Z" title="发表于 2023-12-03 14:21:17">2023-12-03</time></div></div><div class="aside-list-item"><a class="thumbnail" href="/2023/11/19/Mermaid%E7%AE%80%E6%98%8E%E6%95%99%E7%A8%8B/" title="Mermaid简明教程"><img src="https://th.bing.com/th/id/OIP.ADYbRwl9LPfobH6X-lf0qwHaFY?w=241&amp;h=180&amp;c=7&amp;r=0&amp;o=5&amp;pid=1.7" onerror="this.onerror=null;this.src='/img/404.jpg'" alt="Mermaid简明教程"/></a><div class="content"><a class="title" href="/2023/11/19/Mermaid%E7%AE%80%E6%98%8E%E6%95%99%E7%A8%8B/" title="Mermaid简明教程">Mermaid简明教程</a><time datetime="2023-11-19T14:20:33.000Z" title="发表于 2023-11-19 22:20:33">2023-11-19</time></div></div></div></div></div></div></main><footer id="footer"><div id="footer-wrap"><div class="copyright">&copy;2023 By planckgh</div><div class="framework-info"><span>框架 </span><a target="_blank" rel="noopener" href="https://hexo.io">Hexo</a><span class="footer-separator">|</span><span>主题 </span><a target="_blank" rel="noopener" href="https://github.com/jerryc127/hexo-theme-butterfly">Butterfly</a></div></div></footer></div><div id="rightside"><div id="rightside-config-hide"><button id="readmode" type="button" title="阅读模式"><i class="fas fa-book-open"></i></button><button id="darkmode" type="button" title="浅色和深色模式转换"><i class="fas fa-adjust"></i></button><button id="hide-aside-btn" type="button" title="单栏和双栏切换"><i class="fas fa-arrows-alt-h"></i></button></div><div id="rightside-config-show"><button id="rightside-config" type="button" title="设置"><i class="fas fa-cog fa-spin"></i></button><button class="close" id="mobile-toc-button" type="button" title="目录"><i class="fas fa-list-ul"></i></button><button id="go-up" type="button" title="回到顶部"><span class="scroll-percent"></span><i class="fas fa-arrow-up"></i></button></div></div><div><script src="/js/utils.js"></script><script src="/js/main.js"></script><script src="https://cdn.jsdelivr.net/npm/@fancyapps/ui/dist/fancybox/fancybox.umd.min.js"></script><script src="https://cdn.jsdelivr.net/npm/instant.page/instantpage.min.js" type="module"></script><script src="https://cdn.jsdelivr.net/npm/node-snackbar/dist/snackbar.min.js"></script><script>function panguFn () {
  if (typeof pangu === 'object') pangu.autoSpacingPage()
  else {
    getScript('https://cdn.jsdelivr.net/npm/pangu/dist/browser/pangu.min.js')
      .then(() => {
        pangu.autoSpacingPage()
      })
  }
}

function panguInit () {
  if (true){
    GLOBAL_CONFIG_SITE.isPost && panguFn()
  } else {
    panguFn()
  }
}

document.addEventListener('DOMContentLoaded', panguInit)</script><div class="js-pjax"></div><script id="canvas_nest" defer="defer" color="0,0,255" opacity="0.7" zIndex="-1" count="99" mobile="false" src="https://cdn.jsdelivr.net/npm/butterfly-extsrc/dist/canvas-nest.min.js"></script><script async data-pjax src="//busuanzi.ibruce.info/busuanzi/2.3/busuanzi.pure.mini.js"></script></div></body></html>