<!--
    Author: Hyun woo Chung
    Last Updated : 2018. 04. 29
    email: resion09@gmail.com
-->

<!---
순서 정의
제목
정의

	인터페이스
	인스턴스 모듈
		모듈 설명

--->

prestep_module
===============

<!-- 본론-->
CSA에서 값을 사용하기 위해 데이터를 다듬는 모듈

# Interface of module

| Variable type | Variable name |        Bitwidth       |           Discription           |
|:-------------:|--------------:|:---------------------:|:-------------------------------:|
|   Parameter   |          BITS |           -           |    Input and output bitwidth    |
|   Parameter   |          CGES |           -           |     Number of target IP CGES    |
|   Parameter   |           MAX |           -           |     Max data bits of result     |
|     Input     |           clk |         1 bit         |            Main clock           |
|     Input     |       reset_n |         1 bit         |            Main reset           |
|     Input     |           wen |         1 bit         |   Register write enable signal  |
|     Input     |          addr | log<sub>2</sub>(CGES) |          addr for coeff         |
|     Input     |          cges |          CGES         |       cges from target IP       |
|     Input     |         value |          BITS         | GL simulation coeffeciant value |
|     Output    |         coeff |       BITS * MAX      |        Multi-data for CSA       |


# Instant module

모듈에서 instant 된 모듈은 아래와 같다.

1. decode_en
2. sign_extend
3. mutli_andgate
4. register_module

## File location

* prestep_module: "../src/presetp/prestap_module.sv"
* File location: "../src/presetp/prestap_module.sv"

<!--설명추가-->


# 1. decode_en

MLR (다중 회귀 식)을 이용하기 위해서 coefficient값을 순서에 맞게 정렬해 주기 위해 사용되는 모듈이다.
<!--설명보충-->

## Interface of module


# 2. Sign extend

## Interface of module

| Variable type | Variable name | Bitwidth |        Discription        |
|---------------|--------------:|:--------:|:-------------------------:|
| Parameter     |          BITS |     -    | Input and output bitwidth |
| Parameter     |           MAX |     -    |  Max data bits of result  |
| Input         |            in |   BITS   |      Input for extend     |
| Output        |        extend |    MAX   |           Result          |













# 3. multi_andgate 
# 2. register_module

## Interface of module

| Variable type | Variable name |        Bitwidth       |           Discription           |
|:-------------:|--------------:|:---------------------:|:-------------------------------:|
|   Parameter   |          BITS |           -           |    Input and output bitwidth    |
|   Parameter   |          CGES |           -           |     Number of target IP CGES    |
|   Parameter   |           MAX |           -           |     Max data bits of result     |
|     Input     |           clk |         1 bit         |            Main clock           |
|     Input     |       reset_n |         1 bit         |            Main reset           |
|     Input     |           wen |         1 bit         |   Register write enable signal  |
|     Input     |          addr | log<sub>2</sub>(CGES) |          addr for coeff         |
|     Input     |          cges |          CGES         |       cges from target IP       |
|     Input     |         value |          BITS         | GL simulation coeffeciant value |
|     Output    |         coeff |       BITS * MAX      |        Multi-data for CSA       |


Write enable signal을 가진 reg_en_BITS 모듈을 반복해 NUM의 개수만큼 생성하는 모듈이다.

* File location: "../src/register_module.sv"


## Interface of module
| Variable type | Variable name |  Bitwidth  |        Discription        |
|:-------------:|--------------:|:----------:|:-------------------------:|
|   Parameter   |          BITS |      -     | Input and output bitwidth |
|   Parameter   |           NUM |      -     |     Number of register    |
|     Input     |            en |     NUM    |    write enable signal    |
|     Input     |             d | BITS * NUM |        Input value        |
|     Output    |             q | BITS * NUM |        Output value       |

### instant module

* reg_en_BITS code

```verilog
module reg_en_BITS #(parameter BITS = 'd4) (
  input clk, reset_n, en
  input [BITS-'d1:0] d,
  output [BITS-'d1:0] q
);
  always @(posedge clk) begin
    if(reset_n == 1)
      q <= {(BITS){1'b0}};
    else if(en == 1)
      q <= d;
  end
endmodule
```