# バースト転送最適化テスト結果

## テスト環境

- FPGA: Xilinx Alveo U250
- PCIe: 3.0 x16（理論的な最大帯域幅: 約16GB/s）
- XRT: 2.18.179
- Vitis: 2024.2

## テスト結果

| ビット幅 | バースト長 | スループット (M Ops/sec) | 帯域幅 (MB/s) | 理論値比 (%) |
|---------|-----------|------------------------|--------------|------------|
| 32      | 64        | TBD                    | TBD          | TBD        |
| 32      | 128       | TBD                    | TBD          | TBD        |
| 32      | 256       | TBD                    | TBD          | TBD        |
| 64      | 64        | TBD                    | TBD          | TBD        |
| 64      | 128       | TBD                    | TBD          | TBD        |
| 64      | 256       | TBD                    | TBD          | TBD        |
| 128     | 64        | TBD                    | TBD          | TBD        |
| 128     | 128       | TBD                    | TBD          | TBD        |
| 128     | 256       | TBD                    | TBD          | TBD        |
| 256     | 64        | TBD                    | TBD          | TBD        |
| 256     | 128       | TBD                    | TBD          | TBD        |
| 256     | 256       | TBD                    | TBD          | TBD        |
| 512     | 64        | TBD                    | TBD          | TBD        |
| 512     | 128       | TBD                    | TBD          | TBD        |
| 512     | 256       | TBD                    | TBD          | TBD        |
| 1024    | 64        | TBD                    | TBD          | TBD        |
| 1024    | 128       | TBD                    | TBD          | TBD        |
| 1024    | 256       | TBD                    | TBD          | TBD        |

## 考察

### ビット幅の影響

ビット幅が大きくなるにつれて、単位時間あたりに処理できるデータ量が増加します。これにより、理論的には帯域幅の利用効率が向上します。

### バースト長の影響

バースト長が長くなるほど、データ転送のオーバーヘッドが減少し、連続的なデータ転送が可能になります。これにより、全体的なスループットが向上します。

### 最適な組み合わせ

テスト結果から、最も効率的なビット幅とバースト長の組み合わせは以下のようになりました：

- 最高スループット: TBD M Ops/sec（TBD ビット幅、バースト長 TBD）
- 最高帯域幅: TBD MB/s（TBD ビット幅、バースト長 TBD）
- PCIe 3.0 x16理論値（16GB/s）に対する最高効率: TBD%

## 結論

TBD
