<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üí† üë∫ ü§±üèæ Interrupts von externen Ger√§ten in einem x86-System. Teil 2. Startoptionen f√ºr den Linux-Kernel üë®üèæ‚Äçüî¨ ü§üüèø üë©üèº</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Im vorherigen Teil haben wir die Entwicklung der Interrupt-√úbermittlung von Ger√§ten in x86-Systemen (PIC ‚Üí APIC ‚Üí MSI), eine allgemeine Theorie und al...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Interrupts von externen Ger√§ten in einem x86-System. Teil 2. Startoptionen f√ºr den Linux-Kernel</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/431372/">  Im <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">vorherigen Teil haben</a> wir die Entwicklung der Interrupt-√úbermittlung von Ger√§ten in x86-Systemen (PIC ‚Üí APIC ‚Üí MSI), eine allgemeine Theorie und alle erforderlichen Begriffe untersucht. <br><br>  In diesem praktischen Teil werden wir uns ansehen, wie Sie auf √§ltere Linux-Interrupt-√úbermittlungsmethoden zur√ºckgreifen k√∂nnen, indem Sie die Kernel-Boot-Optionen ber√ºcksichtigen: <br><br><ul><li>  pci = nomsi </li><li>  noapic </li><li>  nolapic </li></ul><br>  Wir werden uns auch die Reihenfolge ansehen, in der das Betriebssystem die Interrupt-Routing-Tabellen (ACPI / MPtable / $ PIR) betrachtet und welche Auswirkungen dies auf das Hinzuf√ºgen von Startoptionen hat: <br><br><ul><li>  pci = noacpi </li><li>  acpi = noirq </li><li>  acpi = aus </li></ul><br>  Vielleicht haben Sie Kombinationen all dieser Optionen ausprobiert, als ein Ger√§t aufgrund eines Interrupt-Problems nicht funktionierte.  Lassen Sie uns sehen, was genau sie tun und wie sie die Ausgabe von / proc / interrupts √§ndern. <br><a name="habracut"></a><br><h3>  Download ohne zus√§tzliche Optionen </h3><br>  Wir werden Unterbrechungen in diesem Artikel auf einem benutzerdefinierten Board mit Intel Haswell i7 mit dem lynxPoint-LP-Chipsatz beobachten, auf dem <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Coreboot ausgef√ºhrt</a> wird. <br><br>  Wir werden Informationen √ºber Interrupts √ºber den Befehl ausgeben <br><br><pre><code class="bash hljs">cat /proc/interrupts</code> </pre> <br>  Ausgabe beim Booten ohne zus√§tzliche Optionen: <br><br><pre> <code class="bash hljs">CPU0 CPU1 CPU2 CPU3 0: 15 0 0 0 IO-APIC-edge timer 1: 0 1 0 1 IO-APIC-edge i8042 8: 0 0 0 1 IO-APIC-edge rtc0 9: 0 0 0 0 IO-APIC-fasteoi acpi 12: 0 0 0 1 IO-APIC-edge 23: 16 247 7 10 IO-APIC-fasteoi ehci_hcd:usb1 56: 0 0 0 0 PCI-MSI-edge aerdrv,PCIe PME 57: 0 0 0 0 PCI-MSI-edge aerdrv,PCIe PME 58: 0 0 0 0 PCI-MSI-edge aerdrv,PCIe PME 59: 0 0 0 0 PCI-MSI-edge aerdrv,PCIe PME 60: 0 0 0 0 PCI-MSI-edge aerdrv,PCIe PME 61: 0 0 0 0 PCI-MSI-edge aerdrv,PCIe PME 62: 3118 1984 972 3454 PCI-MSI-edge ahci 63: 1 0 0 0 PCI-MSI-edge eth59 64: 2095 57 4 832 PCI-MSI-edge eth59-rx-0 65: 6 18 1 1309 PCI-MSI-edge eth59-rx-1 66: 13 512 2 1 PCI-MSI-edge eth59-rx-2 67: 10 61 232 2 PCI-MSI-edge eth59-rx-3 68: 169 0 0 0 PCI-MSI-edge eth59-tx-0 69: 14 14 4 205 PCI-MSI-edge eth59-tx-1 70: 11 491 3 0 PCI-MSI-edge eth59-tx-2 71: 20 19 134 50 PCI-MSI-edge eth59-tx-3 72: 0 0 0 0 PCI-MSI-edge eth58 73: 2 1 0 152 PCI-MSI-edge eth58-rx-0 74: 3 150 2 0 PCI-MSI-edge eth58-rx-1 75: 2 34 117 2 PCI-MSI-edge eth58-rx-2 76: 153 0 2 0 PCI-MSI-edge eth58-rx-3 77: 4 0 2 149 PCI-MSI-edge eth58-tx-0 78: 4 149 2 0 PCI-MSI-edge eth58-tx-1 79: 4 0 117 34 PCI-MSI-edge eth58-tx-2 80: 153 0 2 0 PCI-MSI-edge eth58-tx-3 81: 66 106 2 101 PCI-MSI-edge snd_hda_intel 82: 928 5657 262 224 PCI-MSI-edge i915 83: 545 56 32 15 PCI-MSI-edge snd_hda_intel NMI: 0 0 0 0 Non-maskable interrupts LOC: 4193 3644 3326 3499 Local timer interrupts SPU: 0 0 0 0 Spurious interrupts PMI: 0 0 0 0 Performance monitoring interrupts IWI: 290 233 590 111 IRQ work interrupts RTR: 3 0 0 0 APIC ICR <span class="hljs-built_in"><span class="hljs-built_in">read</span></span> retries RES: 1339 2163 2404 1946 Rescheduling interrupts CAL: 607 537 475 559 Function call interrupts TLB: 163 202 164 251 TLB shootdowns TRM: 48 48 48 48 Thermal event interrupts THR: 0 0 0 0 Threshold APIC interrupts MCE: 0 0 0 0 Machine check exceptions MCP: 3 3 3 3 Machine check polls ERR: 0 MIS: 0</code> </pre><br>  Die Datei / proc / interrupts enth√§lt eine Tabelle zur Anzahl der Interrupts auf jedem Prozessor in der folgenden Form: <br><br><ul><li>  Erste Spalte: Interruptnummer </li><li>  CPUx-Lautsprecher: Interrupt-Z√§hler auf jedem Prozessor </li><li>  N√§chste Spalte: Art des Interrupts: <br><ul><li>  IO-APIC-Flanke - Flankenunterbrechung zum E / A-APIC-Controller </li><li>  IO-APIC-fasteoi - Pegelinterrupt pro E / A-APIC-Controller </li><li>  PCI-MSI-Edge - MSI-Interrupt </li><li>  XT-PIC-XT-PIC - Interrupt am PIC-Controller (siehe sp√§ter) </li></ul></li><li>  Letzte Spalte: Ger√§t, das diesem Interrupt zugeordnet ist </li></ul><br>  So wie es in einem modernen System sein sollte, werden sie f√ºr Ger√§te und Treiber verwendet, die MSI / MSI-X-Interrupts unterst√ºtzen.  Die verbleibenden Interrupts werden √ºber den E / A-APIC geleitet. <br><br>  So kann ein vereinfachtes Interrupt-Routing-Schema gezeichnet werden (aktive Pfade rot markiert, nicht verwendete Pfade schwarz markiert). <br><br><img src="https://habrastorage.org/webt/pb/ej/7c/pbej7cfkiyscux6fzyttfbi99my.png"><br><br>  Die Unterst√ºtzung f√ºr ein MSI / MSI-X-Ger√§t muss in seinem PCI-Konfigurationsbereich als entsprechende Funktion angegeben werden. <br><br>  Zur Best√§tigung geben wir ein kleines Fragment der lspci-Ausgabe f√ºr Ger√§te an, f√ºr die angegeben wird, dass sie MSI / MSI-X verwenden.  In unserem Fall handelt es sich um einen SATA-Controller (Interrupt ahci), 2 Ethernet-Controller (Interrupts eth58 * und eth59 *), einen Grafik-Controller (i915) und 2 HD-Audio-Controller (snd_hda_intel). <br><br><pre> <code class="bash hljs">lspci -v</code> </pre> <br><pre> <code class="bash hljs">00:02.0 VGA compatible controller: Intel Corporation Haswell-ULT Integrated Graphics Controller (rev 09) (prog-if 00 [VGA controller]) ... Capabilities: [90] MSI: Enable+ Count=1/1 Maskable- 64bit- Capabilities: [d0] Power Management version 2 Capabilities: [a4] PCI Advanced Features Kernel driver <span class="hljs-keyword"><span class="hljs-keyword">in</span></span> use: i915 00:03.0 Audio device: Intel Corporation Haswell-ULT HD Audio Controller (rev 09 ... Capabilities: [60] MSI: Enable+ Count=1/1 Maskable- 64bit- Capabilities: [70] Express Root Complex Integrated Endpoint, MSI 00 Kernel driver <span class="hljs-keyword"><span class="hljs-keyword">in</span></span> use: snd_hda_intel 00:1b.0 Audio device: Intel Corporation 8 Series HD Audio Controller (rev 04) ... Capabilities: [60] MSI: Enable+ Count=1/1 Maskable- 64bit+ Capabilities: [70] Express Root Complex Integrated Endpoint, MSI 00 Capabilities: [100] Virtual Channel Kernel driver <span class="hljs-keyword"><span class="hljs-keyword">in</span></span> use: snd_hda_intel 00:1f.2 SATA controller: Intel Corporation 8 Series SATA Controller 1 [AHCI mode] (rev 04) (prog-if 01 [AHCI 1.0]) ... Capabilities: [80] MSI: Enable+ Count=1/1 Maskable- 64bit- Capabilities: [70] Power Management version 3 Capabilities: [a8] SATA HBA v1.0 Kernel driver <span class="hljs-keyword"><span class="hljs-keyword">in</span></span> use: ahci 05:00.0 Ethernet controller: Intel Corporation I350 Gigabit Network Connection (rev 01) ... Capabilities: [50] MSI: Enable- Count=1/1 Maskable+ 64bit+ Capabilities: [70] MSI-X: Enable+ Count=10 Masked- Capabilities: [a0] Express Endpoint, MSI 00 Kernel driver <span class="hljs-keyword"><span class="hljs-keyword">in</span></span> use: igb 05:00.1 Ethernet controller: Intel Corporation I350 Gigabit Network Connection (rev 01) ... Capabilities: [50] MSI: Enable- Count=1/1 Maskable+ 64bit+ Capabilities: [70] MSI-X: Enable+ Count=10 Masked- Capabilities: [a0] Express Endpoint, MSI 00 Kernel driver <span class="hljs-keyword"><span class="hljs-keyword">in</span></span> use: igb</code> </pre> <br>  Wie wir sehen k√∂nnen, haben diese Ger√§te die Zeile "MSI: Enable +" oder "MSI-X: Enable +". <br><br>  Beginnen wir damit, das System zu verschlechtern.  Booten Sie zun√§chst mit der Option pci = nomsi. <br><br><h3>  pci = nomsi </h3><br>  Mit dieser Option werden MSI-Interrupts je nach verwendetem Interrupt-Controller zu IO-APIC / XT-PIC. <br><br>  In diesem Fall haben wir immer noch den Priorit√§ts-APIC-Interrupt-Controller. Das Bild sieht also folgenderma√üen aus: <br><br><img src="https://habrastorage.org/webt/er/ft/jy/erftjybrd7rm61bmmmhcs3qfzni.png"><br><br>  Die Ausgabe von / proc / interrupts: <br><br><pre> <code class="bash hljs"> CPU0 CPU1 CPU2 CPU3 0: 15 0 0 0 IO-APIC-edge timer 1: 0 1 0 1 IO-APIC-edge i8042 8: 0 0 1 0 IO-APIC-edge rtc0 9: 0 0 0 0 IO-APIC-fasteoi acpi 12: 0 0 0 1 IO-APIC-edge 16: 1314 5625 342 555 IO-APIC-fasteoi i915, snd_hda_intel, eth59 17: 5 0 1 34 IO-APIC-fasteoi eth58 21: 2882 2558 963 2088 IO-APIC-fasteoi ahci 22: 26 81 2 170 IO-APIC-fasteoi snd_hda_intel 23: 23 369 8 8 IO-APIC-fasteoi ehci_hcd:usb1 NMI: 0 0 0 0 Non-maskable interrupts LOC: 3011 3331 2435 2617 Local timer interrupts SPU: 0 0 0 0 Spurious interrupts PMI: 0 0 0 0 Performance monitoring interrupts IWI: 197 228 544 85 IRQ work interrupts RTR: 3 0 0 0 APIC ICR <span class="hljs-built_in"><span class="hljs-built_in">read</span></span> retries RES: 1708 2349 1821 1569 Rescheduling interrupts CAL: 520 554 509 555 Function call interrupts TLB: 187 181 205 179 TLB shootdowns TRM: 102 102 102 102 Thermal event interrupts THR: 0 0 0 0 Threshold APIC interrupts MCE: 0 0 0 0 Machine check exceptions MCP: 2 2 2 2 Machine check polls ERR: 0 MIS: 0</code> </pre> <br>  Es wird erwartet, dass alle MSI / MSI-X-Interrupts verschwinden.  Stattdessen verwenden Ger√§te jetzt IO-APIC-fasteoi-Interrupts. <br><br>  Beachten Sie, dass eth58 und eth59 vor der Aufnahme dieser Option jeweils 9 Interrupts hatten!  Und jetzt nur noch einer nach dem anderen.  Wie wir uns erinnern, ist ohne MSI eine PCI-Funktion nur ein Interrupt verf√ºgbar! <br><br>  Einige Informationen von dmesg zur Initialisierung von Ethernet-Controllern: <br><br>  - Download ohne pci = nomsi Option: <br><br><pre> <code class="bash hljs">igb: Intel(R) Gigabit Ethernet Network Driver - version 5.0.5-k igb: Copyright (c) 2007-2013 Intel Corporation. acpi:acpi_pci_irq_enable: igb 0000:05:00.0: PCI INT A -&gt; GSI 16 (level, low) -&gt; IRQ 16 igb 0000:05:00.0: irq 63 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 64 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 65 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 66 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 67 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 68 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 69 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 70 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 71 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 63 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 64 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 65 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 66 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 67 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 68 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 69 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 70 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 71 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: added PHC on eth0 igb 0000:05:00.0: Intel(R) Gigabit Ethernet Network Connection igb 0000:05:00.0: eth0: (PCIe:5.0Gb/s:Width x1) 00:15:d5:03:00:2a igb 0000:05:00.0: eth0: PBA No: 106300-000 igb 0000:05:00.0: Using MSI-X interrupts. 4 rx queue(s), 4 tx queue(s) acpi:acpi_pci_irq_enable: igb 0000:05:00.1: PCI INT B -&gt; GSI 17 (level, low) -&gt; IRQ 17 igb 0000:05:00.1: irq 72 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 73 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 74 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 75 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 76 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 77 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 78 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 79 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 80 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 72 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 73 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 74 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 75 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 76 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 77 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 78 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 79 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 80 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: added PHC on eth1 igb 0000:05:00.1: Intel(R) Gigabit Ethernet Network Connection igb 0000:05:00.1: eth1: (PCIe:5.0Gb/s:Width x1) 00:15:d5:03:00:2b igb 0000:05:00.1: eth1: PBA No: 106300-000 igb 0000:05:00.1: Using MSI-X interrupts. 4 rx queue(s), 4 tx queue(s)</code> </pre> <br>  - Booten Sie mit der Option pci = nomsi <br><br><pre> <code class="bash hljs">igb: Intel(R) Gigabit Ethernet Network Driver - version 5.0.5-k igb: Copyright (c) 2007-2013 Intel Corporation. acpi:acpi_pci_irq_enable: igb 0000:05:00.0: PCI INT A -&gt; GSI 16 (level, low) -&gt; IRQ 16 igb 0000:05:00.0: added PHC on eth0 igb 0000:05:00.0: Intel(R) Gigabit Ethernet Network Connection igb 0000:05:00.0: eth0: (PCIe:5.0Gb/s:Width x1) 00:15:d5:03:00:2a igb 0000:05:00.0: eth0: PBA No: 106300-000 igb 0000:05:00.0: Using legacy interrupts. 1 rx queue(s), 1 tx queue(s) acpi:acpi_pci_irq_enable: igb 0000:05:00.1: PCI INT B -&gt; GSI 17 (level, low) -&gt; IRQ 17 igb 0000:05:00.1: added PHC on eth1 igb 0000:05:00.1: Intel(R) Gigabit Ethernet Network Connection igb 0000:05:00.1: eth1: (PCIe:5.0Gb/s:Width x1) 00:15:d5:03:00:2b igb 0000:05:00.1: eth1: PBA No: 106300-000 igb 0000:05:00.1: Using legacy interrupts. 1 rx queue(s), 1 tx queue(s)</code> </pre> <br>  Aufgrund der Verringerung der Anzahl der Interrupts pro Ger√§t kann die Aktivierung dieser Option die <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Treiberleistung</a> erheblich einschr√§nken (dies ber√ºcksichtigt nicht die Tatsache, dass Interrupts √ºber MSI laut Intel zur <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Reduzierung der Interrupt-Latenz durch die Verwendung von Message Signaled Interrupts</a> dreimal schneller sind als √ºber IO -APIC und 5 mal schneller als durch PIC). <br><br><h3>  noapic </h3><br>  Diese Option deaktiviert den E / A-APIC.  MSI-Interrupts k√∂nnen weiterhin an alle CPUs gesendet werden, Interrupts von Ger√§ten k√∂nnen jedoch nur an CPU0 gesendet werden, da der PIC nur an CPU0 angeschlossen ist.  Aber LAPIC funktioniert und andere CPUs k√∂nnen Interrupts verarbeiten. <br><br><img src="https://habrastorage.org/webt/uw/tf/rt/uwtfrt5lgbpfenyjwb3u_fc4yvq.png"><br><br><pre> <code class="bash hljs"> CPU0 CPU1 CPU2 CPU3 0: 5 0 0 0 XT-PIC-XT-PIC timer 1: 2 0 0 0 XT-PIC-XT-PIC i8042 2: 0 0 0 0 XT-PIC-XT-PIC cascade 8: 1 0 0 0 XT-PIC-XT-PIC rtc0 9: 0 0 0 0 XT-PIC-XT-PIC acpi 12: 172 0 0 0 XT-PIC-XT-PIC ehci_hcd:usb1 56: 0 0 0 0 PCI-MSI-edge aerdrv, PCIe PME 57: 0 0 0 0 PCI-MSI-edge aerdrv, PCIe PME 58: 0 0 0 0 PCI-MSI-edge aerdrv, PCIe PME 59: 0 0 0 0 PCI-MSI-edge aerdrv, PCIe PME 60: 0 0 0 0 PCI-MSI-edge aerdrv, PCIe PME 61: 0 0 0 0 PCI-MSI-edge aerdrv, PCIe PME 62: 2833 2989 1021 811 PCI-MSI-edge ahci 63: 0 1 0 0 PCI-MSI-edge eth59 64: 301 52 9 3 PCI-MSI-edge eth59-rx-0 65: 12 24 3 178 PCI-MSI-edge eth59-rx-1 66: 14 85 6 2 PCI-MSI-edge eth59-rx-2 67: 17 24 307 1 PCI-MSI-edge eth59-rx-3 68: 70 18 8 10 PCI-MSI-edge eth59-tx-0 69: 7 0 0 23 PCI-MSI-edge eth59-tx-1 70: 15 227 2 2 PCI-MSI-edge eth59-tx-2 71: 18 6 27 2 PCI-MSI-edge eth59-tx-3 72: 0 0 0 0 PCI-MSI-edge eth58 73: 1 0 0 27 PCI-MSI-edge eth58-rx-0 74: 1 22 0 5 PCI-MSI-edge eth58-rx-1 75: 1 0 22 5 PCI-MSI-edge eth58-rx-2 76: 23 0 0 5 PCI-MSI-edge eth58-rx-3 77: 1 0 0 27 PCI-MSI-edge eth58-tx-0 78: 1 22 0 5 PCI-MSI-edge eth58-tx-1 79: 1 0 22 5 PCI-MSI-edge eth58-tx-2 80: 23 0 0 5 PCI-MSI-edge eth58-tx-3 81: 187 17 70 7 PCI-MSI-edge snd_hda_intel 82: 698 1647 247 129 PCI-MSI-edge i915 83: 438 135 16 59 PCI-MSI-edge snd_hda_intel NMI: 0 0 0 0 Non-maskable interrupts LOC: 1975 2499 2245 1474 Local timer interrupts SPU: 0 0 0 0 Spurious interrupts PMI: 0 0 0 0 Performance monitoring interrupts IWI: 132 67 429 91 IRQ work interrupts RTR: 3 0 0 0 APIC ICR <span class="hljs-built_in"><span class="hljs-built_in">read</span></span> retries RES: 1697 2178 1903 1541 Rescheduling interrupts CAL: 561 496 534 567 Function call interrupts TLB: 229 254 170 137 TLB shootdowns TRM: 78 78 78 78 Thermal event interrupts THR: 0 0 0 0 Threshold APIC interrupts MCE: 0 0 0 0 Machine check exceptions MCP: 2 2 2 2 Machine check polls ERR: 0 MIS: 0</code> </pre> <br>  Wie Sie sehen k√∂nnen, werden alle IO-APIC- * Interrupts zu XT-PIC-XT-PIC, und diese Interrupts werden nur auf CPU0 geroutet.  MSI-Interrupts bleiben unver√§ndert und gehen an alle CPU0-3. <br><br><h3>  nolapic </h3><br>  Deaktiviert LAPIC.  MSI-Interrupts k√∂nnen ohne LAPIC nicht funktionieren, E / A-APIC kann ohne LAPIC nicht funktionieren.  Daher werden alle Interrupts von Ger√§ten an den PIC gesendet und funktionieren nur mit CPU0.  Und ohne LAPIC funktionieren andere CPUs nicht einmal im System. <br><br><img src="https://habrastorage.org/webt/rm/jd/4t/rmjd4tr9wxvkghj5hzb5wu7fswi.png"><br><br>  Die Ausgabe von / proc / interrupts: <br><br><pre> <code class="bash hljs"> CPU0 0: 6416 XT-PIC-XT-PIC timer 1: 2 XT-PIC-XT-PIC i8042 2: 0 XT-PIC-XT-PIC cascade 3: 5067 XT-PIC-XT-PIC aerdrv, aerdrv, PCIe PME, PCIe PME, i915, snd_hda_intel, eth59 4: 32 XT-PIC-XT-PIC aerdrv, aerdrv, PCIe PME, PCIe PME, eth58 5: 0 XT-PIC-XT-PIC aerdrv, PCIe PME 6: 0 XT-PIC-XT-PIC aerdrv, PCIe PME 8: 1 XT-PIC-XT-PIC rtc0 9: 0 XT-PIC-XT-PIC acpi 11: 274 XT-PIC-XT-PIC snd_hda_intel 12: 202 XT-PIC-XT-PIC ehci_hcd:usb1 15: 7903 XT-PIC-XT-PIC ahci NMI: 0 Non-maskable interrupts LOC: 0 Local timer interrupts SPU: 0 Spurious interrupts PMI: 0 Performance monitoring interrupts IWI: 0 IRQ work interrupts RTR: 0 APIC ICR <span class="hljs-built_in"><span class="hljs-built_in">read</span></span> retries RES: 0 Rescheduling interrupts CAL: 0 Function call interrupts TLB: 0 TLB shootdowns TRM: 0 Thermal event interrupts THR: 0 Threshold APIC interrupts MCE: 0 Machine check exceptions MCP: 1 Machine check polls ERR: 0 MIS: 0</code> </pre><br><h3>  Kombinationen: </h3><br>  Tats√§chlich nur eine f√ºr die neue Version: "noapic pci = nomsi".  Alle Interrupts von Ger√§ten k√∂nnen nur √ºber den PIC an CPU0 gesendet werden.  Aber LAPIC funktioniert und andere CPUs k√∂nnen Interrupts verarbeiten. <br><br>  Zum einen, weil man mit "nolapic" nichts kombinieren kann, weil  Diese Option macht E / A-APIC und MSI nicht verf√ºgbar.  Wenn Sie also einmal die Startoptionen "noapic nolapic" (oder die h√§ufigste Option "acpi = off noapic nolapic") vorgeschrieben haben, haben Sie anscheinend zus√§tzliche Buchstaben eingegeben. <br><br>  Was passiert also mit den Optionen "noapic pci = nomsi": <br><br><img src="https://habrastorage.org/webt/jx/bu/is/jxbuissu4c453b_5g-4pcs6_d-w.png"><br><br>  Die Ausgabe von / proc / interrupts: <br><br><pre> <code class="bash hljs"> CPU0 CPU1 CPU2 CPU3 0: 5 0 0 0 XT-PIC-XT-PIC timer 1: 2 0 0 0 XT-PIC-XT-PIC i8042 2: 0 0 0 0 XT-PIC-XT-PIC cascade 3: 5072 0 0 0 XT-PIC-XT-PIC i915, snd_hda_intel, eth59 4: 32 0 0 0 XT-PIC-XT-PIC eth58 8: 1 0 0 0 XT-PIC-XT-PIC rtc0 9: 0 0 0 0 XT-PIC-XT-PIC acpi 11: 281 0 0 0 XT-PIC-XT-PIC snd_hda_intel 12: 200 0 0 0 XT-PIC-XT-PIC ehci_hcd:usb1 15: 7930 0 0 0 XT-PIC-XT-PIC ahci NMI: 0 0 0 0 Non-maskable interrupts LOC: 2595 2387 2129 1697 Local timer interrupts SPU: 0 0 0 0 Spurious interrupts PMI: 0 0 0 0 Performance monitoring interrupts IWI: 159 90 482 135 IRQ work interrupts RTR: 3 0 0 0 APIC ICR <span class="hljs-built_in"><span class="hljs-built_in">read</span></span> retries RES: 1568 1666 1810 1833 Rescheduling interrupts CAL: 431 556 549 558 Function call interrupts TLB: 124 184 156 274 TLB shootdowns TRM: 116 116 116 116 Thermal event interrupts THR: 0 0 0 0 Threshold APIC interrupts MCE: 0 0 0 0 Machine check exceptions MCP: 2 2 2 2 Machine check polls ERR: 0 MIS: 0</code> </pre> <br><h3>  Unterbrechen Sie die Routing-Tabellen und -Optionen "acpi = noirq", "pci = noacpi", "acpi = off". </h3><br>  Wie empf√§ngt das Betriebssystem Interrupt-Routing-Informationen von Ger√§ten?  Das BIOS bereitet Informationen f√ºr das Betriebssystem in Form von: <br><br><ul><li>  ACPI-Tabellen (_PIC / _PRT-Methoden) </li><li>  _MP_ Tabellen (MPtable) </li><li>  $ PIR-Tabellen </li><li>  Registriert den 0x3C / 0x3D PCI-Ger√§tekonfigurationsbereich </li></ul><br>  Es ist zu beachten, dass das BIOS keine zus√§tzlichen Ma√ünahmen ergreifen muss, um Unterbrechungen des MSI anzuzeigen. Alle oben genannten Informationen werden nur f√ºr APIC / PIC-Interrupt-Leitungen ben√∂tigt. <br><br>  Die Tabellen in der obigen Liste sind in der Reihenfolge ihrer Priorit√§t angegeben.  Betrachten wir es genauer. <br><br>  Angenommen, das BIOS hat alle diese Daten bereitgestellt und wir starten ohne zus√§tzliche Optionen: <br><br><ul><li>  Das Betriebssystem findet ACPI-Tabellen </li><li>  Das Betriebssystem f√ºhrt die ACPI-Methode "_PIC" aus und √ºbergibt ihr das Argument, dass sie im APIC-Modus geladen werden muss.  Hier speichert der Methodencode normalerweise den ausgew√§hlten Modus in einer Variablen (z. B. PICM = 1). </li><li>  Um Daten √ºber Interrupts zu erhalten, ruft das Betriebssystem die ACPI-Methode "_PRT" auf.  Es √ºberpr√ºft die PICM-Variable intern und gibt das Routing f√ºr den APIC-Fall zur√ºck </li></ul><br>  Falls wir mit der <b>Noapic-</b> Option <b>booten</b> : <br><br><ul><li>  Das Betriebssystem findet ACPI-Tabellen </li><li>  Das Betriebssystem f√ºhrt die ACPI-Methode "_PIC" aus und √ºbergibt ihm das Argument, dass im PIC-Modus gestartet werden muss.  Hier speichert der Methodencode normalerweise den ausgew√§hlten Modus in einer Variablen (z. B. PICM = 0). </li><li>  Um Daten √ºber Interrupts zu erhalten, ruft das Betriebssystem die ACPI-Methode "_PRT" auf.  Es √ºberpr√ºft die PICM-Variable intern und gibt das Routing f√ºr den PIC-Fall zur√ºck </li></ul><br>  Wenn die ACPI-Tabelle fehlt oder die Interrupt-Routing-Funktionalit√§t √ºber ACPI mithilfe der <b>Optionen acpi = noirq</b> oder <b>pci = noacpi deaktiviert ist</b> (oder die ACPI mithilfe von <b>acpi = off</b> vollst√§ndig <b>deaktiviert ist</b> ), sucht das Betriebssystem nach der Tabelle MPtable (_MP_) f√ºr Routing-Interrupts: <br><br><ul><li>  Das Betriebssystem findet keine ACPI-Tabellen </li><li>  Betriebssystem findet MPtable (_MP_) </li></ul><br>  Wenn die ACPI-Tabelle fehlt oder die Interrupt-Routing-Funktionalit√§t √ºber ACPI mit den <b>Optionen acpi = noirq</b> oder <b>pci = noacpi deaktiviert ist</b> (oder die ACPI mit <b>acpi = off</b> vollst√§ndig <b>deaktiviert ist</b> ) und wenn die Tabelle MPtable (_MP_) fehlt (oder die Option <b>noapic</b> oder <b>nolapic</b> boot <b>√ºbergeben wurde</b> ): <br><br><ul><li>  Das Betriebssystem findet / sieht keine ACPI-Tabelle </li><li>  Betriebssystem findet / sieht Tabelle MPtable (_MP_) nicht </li><li>  Das Betriebssystem findet die Tabelle $ PIR </li></ul><br>  Wenn keine $ PIR-Tabelle vorhanden ist oder diese nicht vollst√§ndig ist, √ºberpr√ºft das Betriebssystem, um Unterbrechungen zu erraten, die Werte der Register 0x3C / 0x3D im Konfigurationsbereich von PCI-Ger√§ten. <br><br>  Wir fassen alle oben genannten Punkte mit folgendem Bild zusammen: <br><br><img src="https://habrastorage.org/webt/rj/9s/mk/rj9smkhk7c_ou_fzskxasgeriw8.png"><br><br>  Es ist zu beachten, dass nicht jedes BIOS alle drei Tabellen (ACPI / MPtable / $ PIR) bereitstellt. Wenn Sie also die Option an den Loader √ºbergeben haben, die Verwendung von ACPI oder ACPI und MPtable f√ºr das Weiterleiten von Interrupts abzulehnen, ist dies weit davon entfernt, dass Ihr System gestartet wird. <br><br>  <b>Hinweis 1</b> : Wenn wir versuchen, im APIC-Modus mit der Option acpi = noirq und ohne MPtable zu booten, ist das Bild der Unterbrechungen das gleiche wie beim normalen Booten mit der einzigen noapic-Option.  Das Betriebssystem selbst wechselt in den PIC-Interrupt-Modus. <br>  Wenn wir versuchen, √ºberhaupt ohne ACPI-Tabellen (acpi = off) und ohne MPtable zu booten, sieht das Bild folgenderma√üen aus: <br><pre> <code class="bash hljs"> CPU0 0: 6 XT-PIC-XT-PIC timer 1: 2 XT-PIC-XT-PIC i8042 2: 0 XT-PIC-XT-PIC cascade 8: 0 XT-PIC-XT-PIC rtc0 12: 373 XT-PIC-XT-PIC ehci_hcd:usb1 16: 0 PCI-MSI-edge PCIe PME 17: 0 PCI-MSI-edge PCIe PME 18: 0 PCI-MSI-edge PCIe PME 19: 0 PCI-MSI-edge PCIe PME 20: 0 PCI-MSI-edge PCIe PME 21: 0 PCI-MSI-edge PCIe PME 22: 8728 PCI-MSI-edge ahci 23: 1 PCI-MSI-edge eth59 24: 1301 PCI-MSI-edge eth59-rx-0 25: 113 PCI-MSI-edge eth59-tx-0 26: 0 PCI-MSI-edge eth58 27: 45 PCI-MSI-edge eth58-rx-0 28: 45 PCI-MSI-edge eth58-tx-0 29: 1280 PCI-MSI-edge snd_hda_intel NMI: 2 Non-maskable interrupts LOC: 24076 Local timer interrupts SPU: 0 Spurious interrupts PMI: 2 Performance monitoring interrupts IWI: 2856 IRQ work interrupts RTR: 0 APIC ICR <span class="hljs-built_in"><span class="hljs-built_in">read</span></span> retries RES: 0 Rescheduling interrupts CAL: 0 Function call interrupts TLB: 0 TLB shootdowns TRM: 34 Thermal event interrupts THR: 0 Threshold APIC interrupts MCE: 0 Machine check exceptions MCP: 2 Machine check polls ERR: 0 MIS: 0</code> </pre><br>  Dies liegt daran, dass das Betriebssystem ohne die ACPI der MADT-Tabelle ( <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Multiple APIC Description Table</a> ) und die erforderlichen Informationen aus MPtable die APIC-Kennungen (APIC IDs) f√ºr andere Prozessoren nicht kennt und nicht mit ihnen arbeiten kann, die LAPIC des Hauptprozessors jedoch funktioniert. da wir dies nicht verboten haben und MSI-Interrupts dazu kommen k√∂nnen.  Das hei√üt, es wird so sein: <br><br><img src="https://habrastorage.org/webt/b-/pz/hx/b-pzhxxyugr5iv203wysxfs7-mo.png"><br><br>  <b>Hinweis 2</b> : Im Allgemeinen entspricht das Interrupt-Routing bei Verwendung von ACPI bei APIC dem Interrupt-Routing √ºber MPtable.  Das ACPI-Interrupt-Routing bei PIC entspricht dem Interrupt-Routing √ºber $ PIR.  Die Schlussfolgerungen von / proc / interrupts sollten sich also nicht unterscheiden.  W√§hrend des Forschungsprozesses bemerkte ich jedoch eine Seltsamkeit.  Beim Routing √ºber MPtable enth√§lt der Ausgang aus irgendeinem Grund einen kaskadierenden Interrupt ‚ÄûXT-PIC-XT-PIC-Kaskade‚Äú. <br><br><pre> <code class="bash hljs"> CPU0 CPU1 CPU2 CPU3 0: 15 0 0 0 IO-APIC-edge timer 1: 2 0 0 0 IO-APIC-edge i8042 2: 0 0 0 0 XT-PIC-XT-PIC cascade 8: 0 1 0 0 IO-APIC-edge rtc0 9: 0 0 0 0 IO-APIC-edge acpi ...</code> </pre><br>  Es ist etwas seltsam, dass dies passiert, aber die <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Kerneldokumentation</a> scheint zu sagen, dass dies normal ist. <br><br><h3>  Fazit: </h3><br>  Abschlie√üend bezeichnen wir noch einmal die analysierten Optionen. <br><br>  Auswahloptionen f√ºr Interrupt-Controller: <br><br><ul><li>  <b>pci = nomsi</b> - MSI-Interrupts werden abh√§ngig vom verwendeten Interrupt-Controller zu IO-APIC / XT-PIC </li><li>  <b>noapic</b> - Deaktiviert den E / A-APIC.  MSI-Interrupts k√∂nnen weiterhin an alle CPUs gesendet werden, andere Interrupts von Ger√§ten k√∂nnen nur an PIC gesendet werden und funktionieren nur mit CPU0.  Aber LAPIC funktioniert und andere CPUs k√∂nnen Interrupts verarbeiten </li><li>  <b>noapic pci = nomsi</b> - Alle Interrupts von Ger√§ten k√∂nnen nur an den PIC gesendet werden und funktionieren nur mit CPU0.  Aber LAPIC funktioniert und andere CPUs k√∂nnen Interrupts verarbeiten </li><li>  <b>nolapic</b> - Deaktiviert LAPIC.  MSI-Interrupts k√∂nnen ohne LAPIC nicht funktionieren, E / A-APIC kann ohne LAPIC nicht funktionieren.  Alle Interrupts von Ger√§ten werden an den PIC gesendet und funktionieren nur mit CPU0.  Und ohne LAPIC funktioniert der Rest der CPU nicht. </li></ul><br>  Optionen zur Auswahl der Priorit√§tstabelle f√ºr das Interrupt-Routing: <br><br><ul><li>  <b>Keine Optionen</b> - Routing durch APIC mithilfe von ACPI-Tabellen </li><li>  <b>noapic</b> - Routing durch PIC unter Verwendung von ACPI-Tabellen </li><li>  <b>acpi = noirq</b> ( <b>pci = noacpi</b> / <b>acpi = off</b> ) - Routing durch APIC unter Verwendung der MPtable </li><li>  <b>acpi = noirq</b> ( <b>pci = noacpi</b> / <b>acpi = off</b> ) <b>noapic</b> ( <b>nolapic</b> ) - Routing √ºber PIC unter Verwendung der $ PIR-Tabelle </li></ul><br>  Im n√§chsten Teil werden wir sehen, wie Coreboot den Chipsatz f√ºr das Routing von Interrupts konfiguriert. </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/de431372/">https://habr.com/ru/post/de431372/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../de431350/index.html">Entwicklungspl√§ne f√ºr Baikal-Elektronikprozessoren</a></li>
<li><a href="../de431354/index.html">Der erste Video-Codec f√ºr maschinelles Lernen √ºbertraf alle vorhandenen Codecs, einschlie√ülich H.265 und VP9, ‚Äã‚Äãerheblich</a></li>
<li><a href="../de431360/index.html">Erkl√§ren Sie die Hintert√ºr im Event-Stream</a></li>
<li><a href="../de431362/index.html">Wie kann ein Designer die Routine loswerden und das Interesse an seinem Job behalten?</a></li>
<li><a href="../de431370/index.html">Die schnellsten Berichte im wilden Westen. Und noch eine Handvoll Bugs ...</a></li>
<li><a href="../de431374/index.html">Letztes Urteil: Analyse der Finanzindikatoren des Spiels beim fr√ºhen Zugriff</a></li>
<li><a href="../de431376/index.html">Datenmigration im blutigen Unternehmen: Was zu analysieren ist, um das Projekt nicht zu √ºberfordern</a></li>
<li><a href="../de431378/index.html">Die ganze Wahrheit √ºber RTOS. Artikel 23. Warteschlangen: Einf√ºhrung und Grundversorgung</a></li>
<li><a href="../de431380/index.html">Mitap Netologiya und Skyeng √ºber Soft Skills ‚ÄûWas ein Entwickler au√üer Code wissen muss‚Äú</a></li>
<li><a href="../de431382/index.html">Ergebnisse der JVM-√ñkosystemumfrage</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>