TimeQuest Timing Analyzer report for project
Sat Nov 02 17:17:54 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_div:inst2|clock_1MHz'
 13. Slow 1200mV 85C Model Setup: 'GClock'
 14. Slow 1200mV 85C Model Hold: 'clk_div:inst2|clock_1MHz'
 15. Slow 1200mV 85C Model Hold: 'GClock'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'GClock'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:inst2|clock_1MHz'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk_div:inst2|clock_1MHz'
 30. Slow 1200mV 0C Model Setup: 'GClock'
 31. Slow 1200mV 0C Model Hold: 'clk_div:inst2|clock_1MHz'
 32. Slow 1200mV 0C Model Hold: 'GClock'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'GClock'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst2|clock_1MHz'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk_div:inst2|clock_1MHz'
 46. Fast 1200mV 0C Model Setup: 'GClock'
 47. Fast 1200mV 0C Model Hold: 'clk_div:inst2|clock_1MHz'
 48. Fast 1200mV 0C Model Hold: 'GClock'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'GClock'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst2|clock_1MHz'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; project                                                           ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; clk_div:inst2|clock_1MHz ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:inst2|clock_1MHz } ;
; GClock                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { GClock }                   ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                      ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; 334.11 MHz ; 334.11 MHz      ; clk_div:inst2|clock_1MHz ;                                                               ;
; 514.14 MHz ; 250.0 MHz       ; GClock                   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary               ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk_div:inst2|clock_1MHz ; -1.993 ; -18.192       ;
; GClock                   ; -0.945 ; -4.880        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary               ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; clk_div:inst2|clock_1MHz ; 0.403 ; 0.000         ;
; GClock                   ; 0.435 ; 0.000         ;
+--------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; GClock                   ; -3.000 ; -11.995       ;
; clk_div:inst2|clock_1MHz ; -1.285 ; -15.420       ;
+--------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div:inst2|clock_1MHz'                                                                                                                                                                                 ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                        ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -1.993 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.082     ; 2.909      ;
; -1.974 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.082     ; 2.890      ;
; -1.934 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.082     ; 2.850      ;
; -1.880 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.798      ;
; -1.880 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.798      ;
; -1.879 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.797      ;
; -1.878 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.796      ;
; -1.877 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.082     ; 2.793      ;
; -1.866 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.784      ;
; -1.866 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.784      ;
; -1.866 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.784      ;
; -1.865 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.783      ;
; -1.840 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.758      ;
; -1.840 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.758      ;
; -1.839 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.757      ;
; -1.838 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.756      ;
; -1.801 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.079     ; 2.720      ;
; -1.797 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.082     ; 2.713      ;
; -1.750 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.668      ;
; -1.750 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.668      ;
; -1.750 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.668      ;
; -1.749 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.667      ;
; -1.737 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.077     ; 2.658      ;
; -1.737 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.077     ; 2.658      ;
; -1.736 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.077     ; 2.657      ;
; -1.735 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.077     ; 2.656      ;
; -1.729 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.079     ; 2.648      ;
; -1.690 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.608      ;
; -1.690 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.608      ;
; -1.689 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.607      ;
; -1.688 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.606      ;
; -1.684 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.079     ; 2.603      ;
; -1.681 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.082     ; 2.597      ;
; -1.679 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.082     ; 2.595      ;
; -1.678 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.082     ; 2.594      ;
; -1.678 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.082     ; 2.594      ;
; -1.674 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.082     ; 2.590      ;
; -1.672 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.082     ; 2.588      ;
; -1.671 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.082     ; 2.587      ;
; -1.670 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.082     ; 2.586      ;
; -1.634 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.079     ; 2.553      ;
; -1.634 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.082     ; 2.550      ;
; -1.631 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.082     ; 2.547      ;
; -1.630 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.082     ; 2.546      ;
; -1.584 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.502      ;
; -1.584 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.502      ;
; -1.583 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.501      ;
; -1.582 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.500      ;
; -1.578 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.496      ;
; -1.578 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.496      ;
; -1.577 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.495      ;
; -1.576 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.494      ;
; -1.575 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.077     ; 2.496      ;
; -1.575 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.077     ; 2.496      ;
; -1.574 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.077     ; 2.495      ;
; -1.573 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.077     ; 2.494      ;
; -1.565 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.082     ; 2.481      ;
; -1.563 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.082     ; 2.479      ;
; -1.562 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.082     ; 2.478      ;
; -1.537 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.082     ; 2.453      ;
; -1.520 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.077     ; 2.441      ;
; -1.520 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.077     ; 2.441      ;
; -1.519 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.077     ; 2.440      ;
; -1.518 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.077     ; 2.439      ;
; -1.494 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.412      ;
; -1.494 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.412      ;
; -1.485 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.082     ; 2.401      ;
; -1.484 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.402      ;
; -1.483 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.082     ; 2.399      ;
; -1.483 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.401      ;
; -1.482 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.082     ; 2.398      ;
; -1.454 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.372      ;
; -1.454 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.372      ;
; -1.410 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.328      ;
; -1.410 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.328      ;
; -1.410 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.328      ;
; -1.409 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.327      ;
; -1.380 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.077     ; 2.301      ;
; -1.380 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.077     ; 2.301      ;
; -1.379 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.077     ; 2.300      ;
; -1.378 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.082     ; 2.294      ;
; -1.378 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.077     ; 2.299      ;
; -1.375 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.082     ; 2.291      ;
; -1.374 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.082     ; 2.290      ;
; -1.372 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.082     ; 2.288      ;
; -1.369 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.082     ; 2.285      ;
; -1.368 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.082     ; 2.284      ;
; -1.368 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.286      ;
; -1.367 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.285      ;
; -1.351 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.077     ; 2.272      ;
; -1.351 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.077     ; 2.272      ;
; -1.304 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.222      ;
; -1.304 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.222      ;
; -1.225 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.082     ; 2.141      ;
; -1.223 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.082     ; 2.139      ;
; -1.222 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.082     ; 2.138      ;
; -1.198 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.116      ;
; -1.198 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.116      ;
; -1.192 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.110      ;
; -1.192 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.080     ; 2.110      ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'GClock'                                                                                                      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.945 ; clk_div:inst2|count_1Mhz[1]  ; clk_div:inst2|count_1Mhz[4]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.862      ;
; -0.885 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|count_1Mhz[0]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.802      ;
; -0.885 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|count_1Mhz[1]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.802      ;
; -0.885 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|count_1Mhz[3]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.802      ;
; -0.885 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|count_1Mhz[4]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.802      ;
; -0.885 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|count_1Mhz[2]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.802      ;
; -0.863 ; clk_div:inst2|count_1Mhz[0]  ; clk_div:inst2|count_1Mhz[4]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.780      ;
; -0.824 ; clk_div:inst2|count_1Mhz[0]  ; clk_div:inst2|count_1Mhz[3]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.741      ;
; -0.813 ; clk_div:inst2|count_1Mhz[1]  ; clk_div:inst2|count_1Mhz[2]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.730      ;
; -0.794 ; clk_div:inst2|count_1Mhz[1]  ; clk_div:inst2|count_1Mhz[3]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.711      ;
; -0.739 ; clk_div:inst2|count_1Mhz[2]  ; clk_div:inst2|count_1Mhz[4]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.656      ;
; -0.731 ; clk_div:inst2|count_1Mhz[0]  ; clk_div:inst2|count_1Mhz[2]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.648      ;
; -0.705 ; clk_div:inst2|count_1Mhz[2]  ; clk_div:inst2|count_1Mhz[3]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.622      ;
; -0.692 ; clk_div:inst2|count_1Mhz[0]  ; clk_div:inst2|count_1Mhz[1]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.609      ;
; -0.596 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|count_1Mhz[0]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.513      ;
; -0.596 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|count_1Mhz[1]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.513      ;
; -0.596 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|count_1Mhz[3]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.513      ;
; -0.596 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|count_1Mhz[4]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.513      ;
; -0.596 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|count_1Mhz[2]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.513      ;
; -0.361 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|clock_1Mhz_int ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.278      ;
; -0.226 ; clk_div:inst2|count_1Mhz[2]  ; clk_div:inst2|count_1Mhz[2]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.143      ;
; -0.220 ; clk_div:inst2|count_1Mhz[0]  ; clk_div:inst2|count_1Mhz[0]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.137      ;
; -0.191 ; clk_div:inst2|count_1Mhz[1]  ; clk_div:inst2|count_1Mhz[1]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.108      ;
; -0.047 ; clk_div:inst2|count_1Mhz[2]  ; clk_div:inst2|clock_1Mhz_int ; GClock       ; GClock      ; 1.000        ; -0.081     ; 0.964      ;
; -0.034 ; clk_div:inst2|clock_1Mhz_int ; clk_div:inst2|clock_1MHz     ; GClock       ; GClock      ; 1.000        ; -0.081     ; 0.951      ;
; 0.107  ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|clock_1Mhz_int ; GClock       ; GClock      ; 1.000        ; -0.081     ; 0.810      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div:inst2|clock_1MHz'                                                                                                                                                                                 ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                        ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.403 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.079      ; 0.669      ;
; 0.408 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 0.674      ;
; 0.757 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 1.023      ;
; 0.775 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 1.041      ;
; 0.777 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 1.043      ;
; 0.832 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 1.098      ;
; 0.852 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 1.118      ;
; 0.862 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 1.128      ;
; 0.883 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.079      ; 1.148      ;
; 0.893 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.079      ; 1.158      ;
; 0.938 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 1.204      ;
; 0.960 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.077      ; 1.223      ;
; 0.961 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.077      ; 1.224      ;
; 1.084 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 1.350      ;
; 1.105 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.079      ; 1.370      ;
; 1.200 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 1.466      ;
; 1.304 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 1.570      ;
; 1.310 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.077      ; 1.573      ;
; 1.314 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.079      ; 1.579      ;
; 1.315 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.079      ; 1.580      ;
; 1.348 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 1.614      ;
; 1.349 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 1.615      ;
; 1.416 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.079      ; 1.681      ;
; 1.417 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.079      ; 1.682      ;
; 1.419 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.079      ; 1.684      ;
; 1.445 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.079      ; 1.710      ;
; 1.448 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 1.714      ;
; 1.449 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 1.715      ;
; 1.450 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 1.716      ;
; 1.456 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.079      ; 1.721      ;
; 1.458 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.079      ; 1.723      ;
; 1.492 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.082      ; 1.760      ;
; 1.492 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.082      ; 1.760      ;
; 1.499 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 1.765      ;
; 1.499 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 1.765      ;
; 1.510 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 1.776      ;
; 1.510 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 1.776      ;
; 1.581 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.079      ; 1.846      ;
; 1.590 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 1.856      ;
; 1.590 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 1.856      ;
; 1.593 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 1.859      ;
; 1.593 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.082      ; 1.861      ;
; 1.593 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.082      ; 1.861      ;
; 1.594 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 1.860      ;
; 1.654 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 1.920      ;
; 1.654 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 1.920      ;
; 1.658 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.082      ; 1.926      ;
; 1.658 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.082      ; 1.926      ;
; 1.696 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 1.962      ;
; 1.697 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.077      ; 1.960      ;
; 1.698 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.077      ; 1.961      ;
; 1.699 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.077      ; 1.962      ;
; 1.700 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.077      ; 1.963      ;
; 1.757 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 2.023      ;
; 1.757 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 2.023      ;
; 1.781 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.082      ; 2.049      ;
; 1.781 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.082      ; 2.049      ;
; 1.841 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.077      ; 2.104      ;
; 1.842 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.077      ; 2.105      ;
; 1.843 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.077      ; 2.106      ;
; 1.844 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.077      ; 2.107      ;
; 1.852 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.077      ; 2.115      ;
; 1.853 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.077      ; 2.116      ;
; 1.854 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.077      ; 2.117      ;
; 1.855 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.077      ; 2.118      ;
; 1.858 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.082      ; 2.126      ;
; 1.859 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.082      ; 2.127      ;
; 1.860 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.082      ; 2.128      ;
; 1.860 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.082      ; 2.128      ;
; 1.865 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 2.131      ;
; 1.865 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 2.131      ;
; 1.926 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 2.192      ;
; 1.944 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.077      ; 2.207      ;
; 1.945 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.077      ; 2.208      ;
; 1.946 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.077      ; 2.209      ;
; 1.947 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.077      ; 2.210      ;
; 1.960 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.082      ; 2.228      ;
; 1.961 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.082      ; 2.229      ;
; 1.962 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.082      ; 2.230      ;
; 1.962 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.082      ; 2.230      ;
; 1.983 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 2.249      ;
; 1.985 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.077      ; 2.248      ;
; 2.024 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.082      ; 2.292      ;
; 2.025 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.082      ; 2.293      ;
; 2.026 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.082      ; 2.294      ;
; 2.026 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.082      ; 2.294      ;
; 2.031 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 2.297      ;
; 2.032 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 2.298      ;
; 2.033 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 2.299      ;
; 2.033 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.080      ; 2.299      ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'GClock'                                                                                                      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.435 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|count_1Mhz[4]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.702      ;
; 0.443 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|clock_1Mhz_int ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.710      ;
; 0.552 ; clk_div:inst2|clock_1Mhz_int ; clk_div:inst2|clock_1MHz     ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.819      ;
; 0.563 ; clk_div:inst2|count_1Mhz[2]  ; clk_div:inst2|clock_1Mhz_int ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.830      ;
; 0.634 ; clk_div:inst2|count_1Mhz[1]  ; clk_div:inst2|count_1Mhz[1]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.901      ;
; 0.648 ; clk_div:inst2|count_1Mhz[2]  ; clk_div:inst2|count_1Mhz[2]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.915      ;
; 0.655 ; clk_div:inst2|count_1Mhz[0]  ; clk_div:inst2|count_1Mhz[0]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.922      ;
; 0.667 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|count_1Mhz[3]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.934      ;
; 0.867 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|clock_1Mhz_int ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.134      ;
; 0.952 ; clk_div:inst2|count_1Mhz[1]  ; clk_div:inst2|count_1Mhz[2]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.219      ;
; 0.963 ; clk_div:inst2|count_1Mhz[0]  ; clk_div:inst2|count_1Mhz[1]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.230      ;
; 0.968 ; clk_div:inst2|count_1Mhz[0]  ; clk_div:inst2|count_1Mhz[2]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.235      ;
; 0.975 ; clk_div:inst2|count_1Mhz[2]  ; clk_div:inst2|count_1Mhz[3]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.242      ;
; 0.980 ; clk_div:inst2|count_1Mhz[2]  ; clk_div:inst2|count_1Mhz[4]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.247      ;
; 0.984 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|count_1Mhz[4]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.251      ;
; 1.073 ; clk_div:inst2|count_1Mhz[1]  ; clk_div:inst2|count_1Mhz[3]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.340      ;
; 1.078 ; clk_div:inst2|count_1Mhz[1]  ; clk_div:inst2|count_1Mhz[4]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.345      ;
; 1.089 ; clk_div:inst2|count_1Mhz[0]  ; clk_div:inst2|count_1Mhz[3]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.356      ;
; 1.094 ; clk_div:inst2|count_1Mhz[0]  ; clk_div:inst2|count_1Mhz[4]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.361      ;
; 1.150 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|count_1Mhz[0]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.417      ;
; 1.150 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|count_1Mhz[1]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.417      ;
; 1.150 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|count_1Mhz[3]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.417      ;
; 1.150 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|count_1Mhz[2]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.417      ;
; 1.374 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|count_1Mhz[0]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.641      ;
; 1.374 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|count_1Mhz[1]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.641      ;
; 1.374 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|count_1Mhz[2]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.641      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'GClock'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; GClock ; Rise       ; GClock                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div:inst2|clock_1MHz     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div:inst2|clock_1Mhz_int ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[4]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:inst2|clock_1MHz     ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:inst2|clock_1Mhz_int ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[0]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[1]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[2]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[3]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[4]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; clk_div:inst2|clock_1MHz     ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; clk_div:inst2|clock_1Mhz_int ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[0]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[1]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[2]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[3]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[4]  ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|o               ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|inclk[0] ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|outclk   ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst2|clock_1MHz|clk         ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst2|clock_1Mhz_int|clk     ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst2|count_1Mhz[0]|clk      ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst2|count_1Mhz[1]|clk      ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst2|count_1Mhz[2]|clk      ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst2|count_1Mhz[3]|clk      ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst2|count_1Mhz[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|i               ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst2|clock_1MHz|clk         ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst2|clock_1Mhz_int|clk     ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst2|count_1Mhz[0]|clk      ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst2|count_1Mhz[1]|clk      ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst2|count_1Mhz[2]|clk      ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst2|count_1Mhz[3]|clk      ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst2|count_1Mhz[4]|clk      ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~inputclkctrl|inclk[0] ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~inputclkctrl|outclk   ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~input|o               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:inst2|clock_1MHz'                                                                                              ;
+--------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ;
; 0.337  ; 0.525        ; 0.188          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ;
; 0.337  ; 0.525        ; 0.188          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ;
; 0.337  ; 0.525        ; 0.188          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ;
; 0.337  ; 0.525        ; 0.188          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst2|clock_1MHz~clkctrl|inclk[0]                              ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst2|clock_1MHz~clkctrl|outclk                                ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst|jk0|dFlipFlop|int_q|clk                              ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst|jk1|dFlipFlop|int_q|clk                              ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst|jk2|dFlipFlop|int_q|clk                              ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst|jk3|dFlipFlop|int_q|clk                              ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|cleanSSCS|first|int_q|clk                                 ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|cleanSSCS|second|int_q|clk                                ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst1|jk0|dFlipFlop|int_q|clk                             ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst1|jk1|dFlipFlop|int_q|clk                             ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst1|jk2|dFlipFlop|int_q|clk                             ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst1|jk3|dFlipFlop|int_q|clk                             ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst89|ffy0|int_q|clk                                     ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst89|ffy1|int_q|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst2|clock_1MHz|q                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst2|clock_1MHz|q                                             ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|cleanSSCS|first|int_q|clk                                 ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|cleanSSCS|second|int_q|clk                                ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst1|jk0|dFlipFlop|int_q|clk                             ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst1|jk1|dFlipFlop|int_q|clk                             ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst1|jk2|dFlipFlop|int_q|clk                             ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst1|jk3|dFlipFlop|int_q|clk                             ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst89|ffy0|int_q|clk                                     ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst89|ffy1|int_q|clk                                     ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst|jk0|dFlipFlop|int_q|clk                              ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst|jk1|dFlipFlop|int_q|clk                              ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst|jk2|dFlipFlop|int_q|clk                              ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst|jk3|dFlipFlop|int_q|clk                              ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst2|clock_1MHz~clkctrl|inclk[0]                              ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst2|clock_1MHz~clkctrl|outclk                                ;
+--------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; SSCS      ; clk_div:inst2|clock_1MHz ; 1.106 ; 1.456 ; Rise       ; clk_div:inst2|clock_1MHz ;
; SW1[*]    ; clk_div:inst2|clock_1MHz ; 3.552 ; 3.870 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW1[0]   ; clk_div:inst2|clock_1MHz ; 3.552 ; 3.870 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW1[1]   ; clk_div:inst2|clock_1MHz ; 3.301 ; 3.651 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW1[2]   ; clk_div:inst2|clock_1MHz ; 3.034 ; 3.387 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW1[3]   ; clk_div:inst2|clock_1MHz ; 3.225 ; 3.575 ; Rise       ; clk_div:inst2|clock_1MHz ;
; SW2[*]    ; clk_div:inst2|clock_1MHz ; 3.371 ; 3.727 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW2[0]   ; clk_div:inst2|clock_1MHz ; 3.184 ; 3.549 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW2[1]   ; clk_div:inst2|clock_1MHz ; 3.313 ; 3.693 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW2[2]   ; clk_div:inst2|clock_1MHz ; 3.348 ; 3.705 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW2[3]   ; clk_div:inst2|clock_1MHz ; 3.371 ; 3.727 ; Rise       ; clk_div:inst2|clock_1MHz ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; SSCS      ; clk_div:inst2|clock_1MHz ; -0.644 ; -0.977 ; Rise       ; clk_div:inst2|clock_1MHz ;
; SW1[*]    ; clk_div:inst2|clock_1MHz ; -1.856 ; -2.245 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW1[0]   ; clk_div:inst2|clock_1MHz ; -2.210 ; -2.575 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW1[1]   ; clk_div:inst2|clock_1MHz ; -1.971 ; -2.383 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW1[2]   ; clk_div:inst2|clock_1MHz ; -1.856 ; -2.245 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW1[3]   ; clk_div:inst2|clock_1MHz ; -2.036 ; -2.401 ; Rise       ; clk_div:inst2|clock_1MHz ;
; SW2[*]    ; clk_div:inst2|clock_1MHz ; -1.876 ; -2.271 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW2[0]   ; clk_div:inst2|clock_1MHz ; -1.876 ; -2.271 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW2[1]   ; clk_div:inst2|clock_1MHz ; -2.005 ; -2.397 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW2[2]   ; clk_div:inst2|clock_1MHz ; -1.932 ; -2.319 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW2[3]   ; clk_div:inst2|clock_1MHz ; -1.956 ; -2.338 ; Rise       ; clk_div:inst2|clock_1MHz ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; MSTL[*]   ; clk_div:inst2|clock_1MHz ; 7.665 ; 7.599 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  MSTL[0]  ; clk_div:inst2|clock_1MHz ; 7.334 ; 7.371 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  MSTL[1]  ; clk_div:inst2|clock_1MHz ; 7.665 ; 7.599 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  MSTL[2]  ; clk_div:inst2|clock_1MHz ; 7.007 ; 6.940 ; Rise       ; clk_div:inst2|clock_1MHz ;
; SSTL[*]   ; clk_div:inst2|clock_1MHz ; 7.696 ; 7.540 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SSTL[0]  ; clk_div:inst2|clock_1MHz ; 7.333 ; 7.295 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SSTL[1]  ; clk_div:inst2|clock_1MHz ; 7.696 ; 7.540 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SSTL[2]  ; clk_div:inst2|clock_1MHz ; 6.980 ; 7.047 ; Rise       ; clk_div:inst2|clock_1MHz ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; MSTL[*]   ; clk_div:inst2|clock_1MHz ; 6.743 ; 6.677 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  MSTL[0]  ; clk_div:inst2|clock_1MHz ; 6.944 ; 6.999 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  MSTL[1]  ; clk_div:inst2|clock_1MHz ; 7.330 ; 7.155 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  MSTL[2]  ; clk_div:inst2|clock_1MHz ; 6.743 ; 6.677 ; Rise       ; clk_div:inst2|clock_1MHz ;
; SSTL[*]   ; clk_div:inst2|clock_1MHz ; 6.717 ; 6.783 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SSTL[0]  ; clk_div:inst2|clock_1MHz ; 6.963 ; 6.903 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SSTL[1]  ; clk_div:inst2|clock_1MHz ; 7.288 ; 7.204 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SSTL[2]  ; clk_div:inst2|clock_1MHz ; 6.717 ; 6.783 ; Rise       ; clk_div:inst2|clock_1MHz ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                       ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; 368.05 MHz ; 368.05 MHz      ; clk_div:inst2|clock_1MHz ;                                                               ;
; 574.71 MHz ; 250.0 MHz       ; GClock                   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk_div:inst2|clock_1MHz ; -1.717 ; -15.384       ;
; GClock                   ; -0.740 ; -3.812        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; clk_div:inst2|clock_1MHz ; 0.355 ; 0.000         ;
; GClock                   ; 0.394 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; GClock                   ; -3.000 ; -11.995       ;
; clk_div:inst2|clock_1MHz ; -1.285 ; -15.420       ;
+--------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div:inst2|clock_1MHz'                                                                                                                                                                                  ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                        ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -1.717 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.073     ; 2.643      ;
; -1.683 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.073     ; 2.609      ;
; -1.647 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.073     ; 2.573      ;
; -1.616 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.073     ; 2.542      ;
; -1.609 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.537      ;
; -1.608 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.536      ;
; -1.608 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.536      ;
; -1.607 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.535      ;
; -1.599 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.527      ;
; -1.599 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.527      ;
; -1.599 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.527      ;
; -1.598 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.526      ;
; -1.560 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.488      ;
; -1.560 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.488      ;
; -1.560 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.488      ;
; -1.559 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.487      ;
; -1.548 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.073     ; 2.474      ;
; -1.543 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.471      ;
; -1.508 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.436      ;
; -1.507 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.435      ;
; -1.507 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.435      ;
; -1.506 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.434      ;
; -1.480 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.408      ;
; -1.463 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.069     ; 2.393      ;
; -1.463 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.069     ; 2.393      ;
; -1.463 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.069     ; 2.393      ;
; -1.462 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.069     ; 2.392      ;
; -1.446 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.073     ; 2.372      ;
; -1.445 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.073     ; 2.371      ;
; -1.443 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.073     ; 2.369      ;
; -1.441 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.073     ; 2.367      ;
; -1.440 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.368      ;
; -1.439 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.367      ;
; -1.439 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.367      ;
; -1.438 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.366      ;
; -1.433 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.361      ;
; -1.412 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.073     ; 2.338      ;
; -1.406 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.073     ; 2.332      ;
; -1.404 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.073     ; 2.330      ;
; -1.403 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.073     ; 2.329      ;
; -1.376 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.304      ;
; -1.376 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.073     ; 2.302      ;
; -1.375 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.073     ; 2.301      ;
; -1.373 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.073     ; 2.299      ;
; -1.345 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.073     ; 2.271      ;
; -1.344 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.073     ; 2.270      ;
; -1.342 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.073     ; 2.268      ;
; -1.335 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.069     ; 2.265      ;
; -1.334 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.262      ;
; -1.334 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.262      ;
; -1.334 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.262      ;
; -1.334 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.069     ; 2.264      ;
; -1.334 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.069     ; 2.264      ;
; -1.333 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.261      ;
; -1.333 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.069     ; 2.263      ;
; -1.328 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.256      ;
; -1.328 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.256      ;
; -1.328 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.256      ;
; -1.327 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.255      ;
; -1.310 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.073     ; 2.236      ;
; -1.277 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.073     ; 2.203      ;
; -1.276 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.073     ; 2.202      ;
; -1.274 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.073     ; 2.200      ;
; -1.272 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.069     ; 2.202      ;
; -1.271 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.069     ; 2.201      ;
; -1.271 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.069     ; 2.201      ;
; -1.270 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.069     ; 2.200      ;
; -1.264 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.192      ;
; -1.264 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.192      ;
; -1.253 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.181      ;
; -1.253 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.181      ;
; -1.214 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.142      ;
; -1.214 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.142      ;
; -1.202 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.130      ;
; -1.201 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.129      ;
; -1.201 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.129      ;
; -1.200 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.128      ;
; -1.182 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.069     ; 2.112      ;
; -1.181 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.069     ; 2.111      ;
; -1.181 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.069     ; 2.111      ;
; -1.180 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.069     ; 2.110      ;
; -1.170 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.073     ; 2.096      ;
; -1.169 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.073     ; 2.095      ;
; -1.167 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.073     ; 2.093      ;
; -1.163 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.091      ;
; -1.163 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.091      ;
; -1.135 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.073     ; 2.061      ;
; -1.133 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.073     ; 2.059      ;
; -1.132 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.073     ; 2.058      ;
; -1.117 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.069     ; 2.047      ;
; -1.117 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.069     ; 2.047      ;
; -1.095 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.023      ;
; -1.095 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 2.023      ;
; -1.039 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.073     ; 1.965      ;
; -1.038 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.073     ; 1.964      ;
; -1.036 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.073     ; 1.962      ;
; -0.990 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.069     ; 1.920      ;
; -0.990 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.069     ; 1.920      ;
; -0.988 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 1.916      ;
; -0.988 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.071     ; 1.916      ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'GClock'                                                                                                       ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.740 ; clk_div:inst2|count_1Mhz[1]  ; clk_div:inst2|count_1Mhz[4]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.667      ;
; -0.714 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|count_1Mhz[0]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.641      ;
; -0.714 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|count_1Mhz[1]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.641      ;
; -0.714 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|count_1Mhz[3]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.641      ;
; -0.714 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|count_1Mhz[4]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.641      ;
; -0.714 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|count_1Mhz[2]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.641      ;
; -0.670 ; clk_div:inst2|count_1Mhz[0]  ; clk_div:inst2|count_1Mhz[4]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.597      ;
; -0.643 ; clk_div:inst2|count_1Mhz[0]  ; clk_div:inst2|count_1Mhz[3]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.570      ;
; -0.624 ; clk_div:inst2|count_1Mhz[1]  ; clk_div:inst2|count_1Mhz[2]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.551      ;
; -0.595 ; clk_div:inst2|count_1Mhz[1]  ; clk_div:inst2|count_1Mhz[3]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.522      ;
; -0.559 ; clk_div:inst2|count_1Mhz[2]  ; clk_div:inst2|count_1Mhz[4]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.486      ;
; -0.554 ; clk_div:inst2|count_1Mhz[0]  ; clk_div:inst2|count_1Mhz[2]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.481      ;
; -0.539 ; clk_div:inst2|count_1Mhz[2]  ; clk_div:inst2|count_1Mhz[3]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.466      ;
; -0.527 ; clk_div:inst2|count_1Mhz[0]  ; clk_div:inst2|count_1Mhz[1]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.454      ;
; -0.458 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|count_1Mhz[0]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.385      ;
; -0.458 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|count_1Mhz[1]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.385      ;
; -0.458 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|count_1Mhz[3]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.385      ;
; -0.458 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|count_1Mhz[4]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.385      ;
; -0.458 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|count_1Mhz[2]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.385      ;
; -0.216 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|clock_1Mhz_int ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.143      ;
; -0.098 ; clk_div:inst2|count_1Mhz[2]  ; clk_div:inst2|count_1Mhz[2]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.025      ;
; -0.093 ; clk_div:inst2|count_1Mhz[0]  ; clk_div:inst2|count_1Mhz[0]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.020      ;
; -0.075 ; clk_div:inst2|count_1Mhz[1]  ; clk_div:inst2|count_1Mhz[1]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.002      ;
; 0.058  ; clk_div:inst2|count_1Mhz[2]  ; clk_div:inst2|clock_1Mhz_int ; GClock       ; GClock      ; 1.000        ; -0.072     ; 0.869      ;
; 0.069  ; clk_div:inst2|clock_1Mhz_int ; clk_div:inst2|clock_1MHz     ; GClock       ; GClock      ; 1.000        ; -0.072     ; 0.858      ;
; 0.199  ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|clock_1Mhz_int ; GClock       ; GClock      ; 1.000        ; -0.072     ; 0.728      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div:inst2|clock_1MHz'                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                        ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.355 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 0.597      ;
; 0.366 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 0.608      ;
; 0.689 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 0.931      ;
; 0.704 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 0.946      ;
; 0.706 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 0.948      ;
; 0.770 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.012      ;
; 0.789 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.031      ;
; 0.799 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.041      ;
; 0.816 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.058      ;
; 0.825 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.067      ;
; 0.869 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.111      ;
; 0.884 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.069      ; 1.124      ;
; 0.885 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.069      ; 1.125      ;
; 1.007 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.249      ;
; 1.024 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.266      ;
; 1.090 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.332      ;
; 1.203 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.445      ;
; 1.204 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.446      ;
; 1.207 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.449      ;
; 1.210 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.069      ; 1.450      ;
; 1.245 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.487      ;
; 1.246 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.488      ;
; 1.294 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.536      ;
; 1.295 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.537      ;
; 1.297 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.539      ;
; 1.321 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.563      ;
; 1.322 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.564      ;
; 1.323 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.565      ;
; 1.328 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.570      ;
; 1.330 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.572      ;
; 1.330 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.572      ;
; 1.338 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.073      ; 1.582      ;
; 1.338 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.073      ; 1.582      ;
; 1.362 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.604      ;
; 1.362 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.604      ;
; 1.366 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.608      ;
; 1.366 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.608      ;
; 1.430 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.073      ; 1.674      ;
; 1.430 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.073      ; 1.674      ;
; 1.440 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.682      ;
; 1.452 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.694      ;
; 1.453 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.695      ;
; 1.459 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.701      ;
; 1.459 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.701      ;
; 1.493 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.735      ;
; 1.493 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.735      ;
; 1.506 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.073      ; 1.750      ;
; 1.506 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.073      ; 1.750      ;
; 1.528 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.069      ; 1.768      ;
; 1.530 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.069      ; 1.770      ;
; 1.531 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.069      ; 1.771      ;
; 1.532 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.069      ; 1.772      ;
; 1.554 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.796      ;
; 1.589 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.831      ;
; 1.589 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.831      ;
; 1.617 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.073      ; 1.861      ;
; 1.617 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.073      ; 1.861      ;
; 1.659 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.069      ; 1.899      ;
; 1.661 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.069      ; 1.901      ;
; 1.662 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.069      ; 1.902      ;
; 1.663 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.069      ; 1.903      ;
; 1.686 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.928      ;
; 1.686 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 1.928      ;
; 1.688 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.073      ; 1.932      ;
; 1.689 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.073      ; 1.933      ;
; 1.690 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.073      ; 1.934      ;
; 1.690 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.073      ; 1.934      ;
; 1.708 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.069      ; 1.948      ;
; 1.709 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.069      ; 1.949      ;
; 1.710 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.069      ; 1.950      ;
; 1.711 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.069      ; 1.951      ;
; 1.755 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.069      ; 1.995      ;
; 1.757 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.069      ; 1.997      ;
; 1.758 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.069      ; 1.998      ;
; 1.759 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.069      ; 1.999      ;
; 1.766 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 2.008      ;
; 1.780 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.073      ; 2.024      ;
; 1.781 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.073      ; 2.025      ;
; 1.782 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.073      ; 2.026      ;
; 1.782 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.073      ; 2.026      ;
; 1.792 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.071      ; 2.034      ;
; 1.824 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.069      ; 2.064      ;
; 1.852 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.069      ; 2.092      ;
; 1.854 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.069      ; 2.094      ;
; 1.855 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.069      ; 2.095      ;
; 1.856 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.073      ; 2.100      ;
; 1.856 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.069      ; 2.096      ;
; 1.857 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.073      ; 2.101      ;
; 1.858 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.073      ; 2.102      ;
; 1.858 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.073      ; 2.102      ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'GClock'                                                                                                       ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.394 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|count_1Mhz[4]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.637      ;
; 0.409 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|clock_1Mhz_int ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.652      ;
; 0.507 ; clk_div:inst2|clock_1Mhz_int ; clk_div:inst2|clock_1MHz     ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.750      ;
; 0.516 ; clk_div:inst2|count_1Mhz[2]  ; clk_div:inst2|clock_1Mhz_int ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.759      ;
; 0.580 ; clk_div:inst2|count_1Mhz[1]  ; clk_div:inst2|count_1Mhz[1]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.823      ;
; 0.593 ; clk_div:inst2|count_1Mhz[2]  ; clk_div:inst2|count_1Mhz[2]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.836      ;
; 0.600 ; clk_div:inst2|count_1Mhz[0]  ; clk_div:inst2|count_1Mhz[0]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.843      ;
; 0.611 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|count_1Mhz[3]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.854      ;
; 0.804 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|clock_1Mhz_int ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.047      ;
; 0.866 ; clk_div:inst2|count_1Mhz[1]  ; clk_div:inst2|count_1Mhz[2]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.109      ;
; 0.869 ; clk_div:inst2|count_1Mhz[0]  ; clk_div:inst2|count_1Mhz[1]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.112      ;
; 0.880 ; clk_div:inst2|count_1Mhz[0]  ; clk_div:inst2|count_1Mhz[2]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.123      ;
; 0.881 ; clk_div:inst2|count_1Mhz[2]  ; clk_div:inst2|count_1Mhz[3]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.124      ;
; 0.892 ; clk_div:inst2|count_1Mhz[2]  ; clk_div:inst2|count_1Mhz[4]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.135      ;
; 0.898 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|count_1Mhz[4]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.141      ;
; 0.965 ; clk_div:inst2|count_1Mhz[1]  ; clk_div:inst2|count_1Mhz[3]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.208      ;
; 0.976 ; clk_div:inst2|count_1Mhz[1]  ; clk_div:inst2|count_1Mhz[4]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.219      ;
; 0.979 ; clk_div:inst2|count_1Mhz[0]  ; clk_div:inst2|count_1Mhz[3]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.222      ;
; 0.990 ; clk_div:inst2|count_1Mhz[0]  ; clk_div:inst2|count_1Mhz[4]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.233      ;
; 1.063 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|count_1Mhz[0]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.306      ;
; 1.063 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|count_1Mhz[1]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.306      ;
; 1.063 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|count_1Mhz[3]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.306      ;
; 1.063 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|count_1Mhz[2]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.306      ;
; 1.265 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|count_1Mhz[0]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.508      ;
; 1.265 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|count_1Mhz[1]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.508      ;
; 1.265 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|count_1Mhz[2]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.508      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'GClock'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; GClock ; Rise       ; GClock                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div:inst2|clock_1MHz     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div:inst2|clock_1Mhz_int ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[4]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:inst2|clock_1MHz     ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:inst2|clock_1Mhz_int ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[0]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[1]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[2]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[3]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[4]  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; clk_div:inst2|clock_1MHz     ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; clk_div:inst2|clock_1Mhz_int ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[0]  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[1]  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[2]  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[3]  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[4]  ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|o               ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|inclk[0] ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|outclk   ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst2|clock_1MHz|clk         ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst2|clock_1Mhz_int|clk     ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst2|count_1Mhz[0]|clk      ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst2|count_1Mhz[1]|clk      ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst2|count_1Mhz[2]|clk      ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst2|count_1Mhz[3]|clk      ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst2|count_1Mhz[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|i               ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst2|clock_1MHz|clk         ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst2|clock_1Mhz_int|clk     ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst2|count_1Mhz[0]|clk      ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst2|count_1Mhz[1]|clk      ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst2|count_1Mhz[2]|clk      ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst2|count_1Mhz[3]|clk      ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst2|count_1Mhz[4]|clk      ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~inputclkctrl|inclk[0] ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~inputclkctrl|outclk   ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~input|o               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst2|clock_1MHz'                                                                                               ;
+--------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|cleanSSCS|first|int_q|clk                                 ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|cleanSSCS|second|int_q|clk                                ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst1|jk0|dFlipFlop|int_q|clk                             ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst1|jk1|dFlipFlop|int_q|clk                             ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst1|jk2|dFlipFlop|int_q|clk                             ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst1|jk3|dFlipFlop|int_q|clk                             ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst89|ffy0|int_q|clk                                     ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst89|ffy1|int_q|clk                                     ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst|jk0|dFlipFlop|int_q|clk                              ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst|jk1|dFlipFlop|int_q|clk                              ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst|jk2|dFlipFlop|int_q|clk                              ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst|jk3|dFlipFlop|int_q|clk                              ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst2|clock_1MHz~clkctrl|inclk[0]                              ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst2|clock_1MHz~clkctrl|outclk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst2|clock_1MHz|q                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst2|clock_1MHz|q                                             ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst2|clock_1MHz~clkctrl|inclk[0]                              ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst2|clock_1MHz~clkctrl|outclk                                ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|cleanSSCS|first|int_q|clk                                 ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|cleanSSCS|second|int_q|clk                                ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst1|jk0|dFlipFlop|int_q|clk                             ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst1|jk1|dFlipFlop|int_q|clk                             ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst1|jk2|dFlipFlop|int_q|clk                             ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst1|jk3|dFlipFlop|int_q|clk                             ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst89|ffy0|int_q|clk                                     ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst89|ffy1|int_q|clk                                     ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst|jk0|dFlipFlop|int_q|clk                              ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst|jk1|dFlipFlop|int_q|clk                              ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst|jk2|dFlipFlop|int_q|clk                              ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst|jk3|dFlipFlop|int_q|clk                              ;
+--------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; SSCS      ; clk_div:inst2|clock_1MHz ; 0.948 ; 1.194 ; Rise       ; clk_div:inst2|clock_1MHz ;
; SW1[*]    ; clk_div:inst2|clock_1MHz ; 3.153 ; 3.389 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW1[0]   ; clk_div:inst2|clock_1MHz ; 3.153 ; 3.389 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW1[1]   ; clk_div:inst2|clock_1MHz ; 2.928 ; 3.198 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW1[2]   ; clk_div:inst2|clock_1MHz ; 2.702 ; 2.954 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW1[3]   ; clk_div:inst2|clock_1MHz ; 2.865 ; 3.126 ; Rise       ; clk_div:inst2|clock_1MHz ;
; SW2[*]    ; clk_div:inst2|clock_1MHz ; 3.029 ; 3.239 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW2[0]   ; clk_div:inst2|clock_1MHz ; 2.834 ; 3.087 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW2[1]   ; clk_div:inst2|clock_1MHz ; 2.963 ; 3.215 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW2[2]   ; clk_div:inst2|clock_1MHz ; 2.994 ; 3.217 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW2[3]   ; clk_div:inst2|clock_1MHz ; 3.029 ; 3.239 ; Rise       ; clk_div:inst2|clock_1MHz ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; SSCS      ; clk_div:inst2|clock_1MHz ; -0.538 ; -0.768 ; Rise       ; clk_div:inst2|clock_1MHz ;
; SW1[*]    ; clk_div:inst2|clock_1MHz ; -1.655 ; -1.904 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW1[0]   ; clk_div:inst2|clock_1MHz ; -1.977 ; -2.197 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW1[1]   ; clk_div:inst2|clock_1MHz ; -1.759 ; -2.051 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW1[2]   ; clk_div:inst2|clock_1MHz ; -1.655 ; -1.904 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW1[3]   ; clk_div:inst2|clock_1MHz ; -1.818 ; -2.044 ; Rise       ; clk_div:inst2|clock_1MHz ;
; SW2[*]    ; clk_div:inst2|clock_1MHz ; -1.652 ; -1.934 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW2[0]   ; clk_div:inst2|clock_1MHz ; -1.652 ; -1.934 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW2[1]   ; clk_div:inst2|clock_1MHz ; -1.777 ; -2.037 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW2[2]   ; clk_div:inst2|clock_1MHz ; -1.710 ; -1.974 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW2[3]   ; clk_div:inst2|clock_1MHz ; -1.743 ; -2.004 ; Rise       ; clk_div:inst2|clock_1MHz ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; MSTL[*]   ; clk_div:inst2|clock_1MHz ; 6.910 ; 6.793 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  MSTL[0]  ; clk_div:inst2|clock_1MHz ; 6.557 ; 6.627 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  MSTL[1]  ; clk_div:inst2|clock_1MHz ; 6.910 ; 6.793 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  MSTL[2]  ; clk_div:inst2|clock_1MHz ; 6.296 ; 6.205 ; Rise       ; clk_div:inst2|clock_1MHz ;
; SSTL[*]   ; clk_div:inst2|clock_1MHz ; 6.912 ; 6.769 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SSTL[0]  ; clk_div:inst2|clock_1MHz ; 6.590 ; 6.519 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SSTL[1]  ; clk_div:inst2|clock_1MHz ; 6.912 ; 6.769 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SSTL[2]  ; clk_div:inst2|clock_1MHz ; 6.245 ; 6.336 ; Rise       ; clk_div:inst2|clock_1MHz ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; MSTL[*]   ; clk_div:inst2|clock_1MHz ; 6.041 ; 5.953 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  MSTL[0]  ; clk_div:inst2|clock_1MHz ; 6.191 ; 6.276 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  MSTL[1]  ; clk_div:inst2|clock_1MHz ; 6.568 ; 6.400 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  MSTL[2]  ; clk_div:inst2|clock_1MHz ; 6.041 ; 5.953 ; Rise       ; clk_div:inst2|clock_1MHz ;
; SSTL[*]   ; clk_div:inst2|clock_1MHz ; 5.993 ; 6.081 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SSTL[0]  ; clk_div:inst2|clock_1MHz ; 6.241 ; 6.152 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SSTL[1]  ; clk_div:inst2|clock_1MHz ; 6.551 ; 6.430 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SSTL[2]  ; clk_div:inst2|clock_1MHz ; 5.993 ; 6.081 ; Rise       ; clk_div:inst2|clock_1MHz ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk_div:inst2|clock_1MHz ; -0.431 ; -3.311        ;
; GClock                   ; 0.057  ; 0.000         ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; clk_div:inst2|clock_1MHz ; 0.182 ; 0.000         ;
; GClock                   ; 0.195 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; GClock                   ; -3.000 ; -10.434       ;
; clk_div:inst2|clock_1MHz ; -1.000 ; -12.000       ;
+--------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div:inst2|clock_1MHz'                                                                                                                                                                                  ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                        ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.431 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.043     ; 1.375      ;
; -0.430 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.043     ; 1.374      ;
; -0.421 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.043     ; 1.365      ;
; -0.393 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.339      ;
; -0.393 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.339      ;
; -0.392 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.338      ;
; -0.392 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.338      ;
; -0.384 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.330      ;
; -0.384 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.330      ;
; -0.383 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.329      ;
; -0.383 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.329      ;
; -0.363 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.309      ;
; -0.363 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.309      ;
; -0.362 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.308      ;
; -0.362 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.308      ;
; -0.361 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.043     ; 1.305      ;
; -0.355 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.043     ; 1.299      ;
; -0.333 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.039     ; 1.281      ;
; -0.333 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.039     ; 1.281      ;
; -0.332 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.039     ; 1.280      ;
; -0.332 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.039     ; 1.280      ;
; -0.331 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.277      ;
; -0.318 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.264      ;
; -0.318 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.264      ;
; -0.317 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.263      ;
; -0.317 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.263      ;
; -0.305 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.251      ;
; -0.301 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.247      ;
; -0.301 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.247      ;
; -0.300 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.246      ;
; -0.300 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.246      ;
; -0.299 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.043     ; 1.243      ;
; -0.297 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.043     ; 1.241      ;
; -0.296 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.043     ; 1.240      ;
; -0.292 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.043     ; 1.236      ;
; -0.290 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.043     ; 1.234      ;
; -0.288 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.043     ; 1.232      ;
; -0.287 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.043     ; 1.231      ;
; -0.287 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.043     ; 1.231      ;
; -0.281 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.227      ;
; -0.269 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.043     ; 1.213      ;
; -0.267 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.043     ; 1.211      ;
; -0.266 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.212      ;
; -0.266 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.043     ; 1.210      ;
; -0.261 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.039     ; 1.209      ;
; -0.261 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.039     ; 1.209      ;
; -0.260 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.039     ; 1.208      ;
; -0.260 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.039     ; 1.208      ;
; -0.255 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.201      ;
; -0.255 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.201      ;
; -0.254 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.200      ;
; -0.254 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.200      ;
; -0.250 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.196      ;
; -0.250 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.196      ;
; -0.249 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.195      ;
; -0.249 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.195      ;
; -0.224 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.043     ; 1.168      ;
; -0.222 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.039     ; 1.170      ;
; -0.222 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.039     ; 1.170      ;
; -0.222 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.043     ; 1.166      ;
; -0.221 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.039     ; 1.169      ;
; -0.221 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.039     ; 1.169      ;
; -0.221 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.043     ; 1.165      ;
; -0.209 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.155      ;
; -0.209 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.155      ;
; -0.207 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.043     ; 1.151      ;
; -0.207 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.043     ; 1.151      ;
; -0.205 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.043     ; 1.149      ;
; -0.204 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.043     ; 1.148      ;
; -0.200 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.146      ;
; -0.200 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.146      ;
; -0.180 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.126      ;
; -0.180 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.126      ;
; -0.170 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.116      ;
; -0.170 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.116      ;
; -0.169 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.115      ;
; -0.169 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.115      ;
; -0.161 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.043     ; 1.105      ;
; -0.161 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.039     ; 1.109      ;
; -0.161 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.039     ; 1.109      ;
; -0.160 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.039     ; 1.108      ;
; -0.160 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.039     ; 1.108      ;
; -0.159 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.043     ; 1.103      ;
; -0.158 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.043     ; 1.102      ;
; -0.156 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.043     ; 1.100      ;
; -0.154 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.043     ; 1.098      ;
; -0.153 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.043     ; 1.097      ;
; -0.149 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.039     ; 1.097      ;
; -0.149 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.039     ; 1.097      ;
; -0.134 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.080      ;
; -0.134 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.080      ;
; -0.117 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.063      ;
; -0.117 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.063      ;
; -0.077 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.039     ; 1.025      ;
; -0.077 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.039     ; 1.025      ;
; -0.076 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.043     ; 1.020      ;
; -0.074 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.043     ; 1.018      ;
; -0.073 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.043     ; 1.017      ;
; -0.071 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.017      ;
; -0.071 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 1.000        ; -0.041     ; 1.017      ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'GClock'                                                                                                      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.057 ; clk_div:inst2|count_1Mhz[1]  ; clk_div:inst2|count_1Mhz[4]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.888      ;
; 0.101 ; clk_div:inst2|count_1Mhz[0]  ; clk_div:inst2|count_1Mhz[4]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.844      ;
; 0.102 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|count_1Mhz[4]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.843      ;
; 0.107 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|count_1Mhz[0]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.838      ;
; 0.107 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|count_1Mhz[1]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.838      ;
; 0.107 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|count_1Mhz[3]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.838      ;
; 0.107 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|count_1Mhz[2]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.838      ;
; 0.121 ; clk_div:inst2|count_1Mhz[1]  ; clk_div:inst2|count_1Mhz[3]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.824      ;
; 0.125 ; clk_div:inst2|count_1Mhz[1]  ; clk_div:inst2|count_1Mhz[2]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.820      ;
; 0.131 ; clk_div:inst2|count_1Mhz[0]  ; clk_div:inst2|count_1Mhz[3]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.814      ;
; 0.162 ; clk_div:inst2|count_1Mhz[2]  ; clk_div:inst2|count_1Mhz[4]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.783      ;
; 0.169 ; clk_div:inst2|count_1Mhz[0]  ; clk_div:inst2|count_1Mhz[2]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.776      ;
; 0.194 ; clk_div:inst2|count_1Mhz[2]  ; clk_div:inst2|count_1Mhz[3]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.751      ;
; 0.199 ; clk_div:inst2|count_1Mhz[0]  ; clk_div:inst2|count_1Mhz[1]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.746      ;
; 0.252 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|count_1Mhz[0]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.693      ;
; 0.252 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|count_1Mhz[1]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.693      ;
; 0.252 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|count_1Mhz[3]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.693      ;
; 0.252 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|count_1Mhz[4]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.693      ;
; 0.252 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|count_1Mhz[2]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.693      ;
; 0.328 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|clock_1Mhz_int ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.617      ;
; 0.398 ; clk_div:inst2|count_1Mhz[2]  ; clk_div:inst2|count_1Mhz[2]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.547      ;
; 0.404 ; clk_div:inst2|count_1Mhz[0]  ; clk_div:inst2|count_1Mhz[0]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.541      ;
; 0.417 ; clk_div:inst2|count_1Mhz[1]  ; clk_div:inst2|count_1Mhz[1]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.528      ;
; 0.492 ; clk_div:inst2|count_1Mhz[2]  ; clk_div:inst2|clock_1Mhz_int ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.453      ;
; 0.499 ; clk_div:inst2|clock_1Mhz_int ; clk_div:inst2|clock_1MHz     ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.446      ;
; 0.562 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|clock_1Mhz_int ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.383      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div:inst2|clock_1MHz'                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                        ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.182 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.307      ;
; 0.189 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.314      ;
; 0.354 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.479      ;
; 0.362 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.487      ;
; 0.364 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.489      ;
; 0.374 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.499      ;
; 0.381 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.506      ;
; 0.386 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.511      ;
; 0.397 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.522      ;
; 0.404 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.529      ;
; 0.419 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.544      ;
; 0.443 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.039      ; 0.566      ;
; 0.444 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.039      ; 0.567      ;
; 0.487 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.612      ;
; 0.501 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.626      ;
; 0.562 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.687      ;
; 0.586 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.711      ;
; 0.597 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.039      ; 0.720      ;
; 0.599 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.724      ;
; 0.600 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.725      ;
; 0.610 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.735      ;
; 0.610 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.735      ;
; 0.647 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.772      ;
; 0.648 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.773      ;
; 0.650 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.775      ;
; 0.651 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.776      ;
; 0.651 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.776      ;
; 0.653 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.778      ;
; 0.655 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.780      ;
; 0.665 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.043      ; 0.792      ;
; 0.665 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.043      ; 0.792      ;
; 0.667 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.792      ;
; 0.669 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.794      ;
; 0.684 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.809      ;
; 0.684 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.809      ;
; 0.695 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.820      ;
; 0.696 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.821      ;
; 0.713 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.043      ; 0.840      ;
; 0.713 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.043      ; 0.840      ;
; 0.721 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.846      ;
; 0.721 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.846      ;
; 0.724 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.849      ;
; 0.725 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.850      ;
; 0.727 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.852      ;
; 0.747 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.043      ; 0.874      ;
; 0.747 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.043      ; 0.874      ;
; 0.754 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.879      ;
; 0.754 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.879      ;
; 0.765 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.039      ; 0.888      ;
; 0.766 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.039      ; 0.889      ;
; 0.767 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.039      ; 0.890      ;
; 0.768 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.039      ; 0.891      ;
; 0.773 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.898      ;
; 0.799 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.924      ;
; 0.799 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.924      ;
; 0.805 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.043      ; 0.932      ;
; 0.805 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.043      ; 0.932      ;
; 0.831 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.043      ; 0.958      ;
; 0.831 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.043      ; 0.958      ;
; 0.831 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.039      ; 0.954      ;
; 0.832 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.043      ; 0.959      ;
; 0.832 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.039      ; 0.955      ;
; 0.833 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.043      ; 0.960      ;
; 0.833 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.039      ; 0.956      ;
; 0.834 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.039      ; 0.957      ;
; 0.835 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.039      ; 0.958      ;
; 0.836 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.039      ; 0.959      ;
; 0.837 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.039      ; 0.960      ;
; 0.838 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.039      ; 0.961      ;
; 0.849 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.974      ;
; 0.849 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 0.974      ;
; 0.876 ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 1.001      ;
; 0.879 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.043      ; 1.006      ;
; 0.879 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.043      ; 1.006      ;
; 0.880 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.039      ; 1.003      ;
; 0.880 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.043      ; 1.007      ;
; 0.881 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.039      ; 1.004      ;
; 0.881 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.043      ; 1.008      ;
; 0.882 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.039      ; 1.005      ;
; 0.883 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.039      ; 1.006      ;
; 0.906 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.039      ; 1.029      ;
; 0.913 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.043      ; 1.040      ;
; 0.913 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.043      ; 1.040      ;
; 0.914 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.043      ; 1.041      ;
; 0.915 ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.043      ; 1.042      ;
; 0.916 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 1.041      ;
; 0.916 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 1.041      ;
; 0.917 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 1.042      ;
; 0.918 ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.041      ; 1.043      ;
; 0.930 ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 0.000        ; 0.039      ; 1.053      ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'GClock'                                                                                                       ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.195 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|count_1Mhz[4]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.321      ;
; 0.195 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|clock_1Mhz_int ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.321      ;
; 0.247 ; clk_div:inst2|clock_1Mhz_int ; clk_div:inst2|clock_1MHz     ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.373      ;
; 0.252 ; clk_div:inst2|count_1Mhz[2]  ; clk_div:inst2|clock_1Mhz_int ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.378      ;
; 0.288 ; clk_div:inst2|count_1Mhz[1]  ; clk_div:inst2|count_1Mhz[1]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.414      ;
; 0.295 ; clk_div:inst2|count_1Mhz[2]  ; clk_div:inst2|count_1Mhz[2]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.421      ;
; 0.298 ; clk_div:inst2|count_1Mhz[0]  ; clk_div:inst2|count_1Mhz[0]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.424      ;
; 0.305 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|count_1Mhz[3]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.431      ;
; 0.389 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|clock_1Mhz_int ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.515      ;
; 0.437 ; clk_div:inst2|count_1Mhz[1]  ; clk_div:inst2|count_1Mhz[2]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.563      ;
; 0.447 ; clk_div:inst2|count_1Mhz[0]  ; clk_div:inst2|count_1Mhz[1]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.573      ;
; 0.450 ; clk_div:inst2|count_1Mhz[0]  ; clk_div:inst2|count_1Mhz[2]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.576      ;
; 0.453 ; clk_div:inst2|count_1Mhz[2]  ; clk_div:inst2|count_1Mhz[3]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.579      ;
; 0.454 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|count_1Mhz[4]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.580      ;
; 0.456 ; clk_div:inst2|count_1Mhz[2]  ; clk_div:inst2|count_1Mhz[4]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.582      ;
; 0.500 ; clk_div:inst2|count_1Mhz[1]  ; clk_div:inst2|count_1Mhz[3]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.626      ;
; 0.503 ; clk_div:inst2|count_1Mhz[1]  ; clk_div:inst2|count_1Mhz[4]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.629      ;
; 0.509 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|count_1Mhz[0]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.635      ;
; 0.509 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|count_1Mhz[1]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.635      ;
; 0.509 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|count_1Mhz[3]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.635      ;
; 0.509 ; clk_div:inst2|count_1Mhz[4]  ; clk_div:inst2|count_1Mhz[2]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.635      ;
; 0.513 ; clk_div:inst2|count_1Mhz[0]  ; clk_div:inst2|count_1Mhz[3]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.639      ;
; 0.516 ; clk_div:inst2|count_1Mhz[0]  ; clk_div:inst2|count_1Mhz[4]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.642      ;
; 0.619 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|count_1Mhz[0]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.745      ;
; 0.619 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|count_1Mhz[1]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.745      ;
; 0.619 ; clk_div:inst2|count_1Mhz[3]  ; clk_div:inst2|count_1Mhz[2]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.745      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'GClock'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; GClock ; Rise       ; GClock                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; clk_div:inst2|clock_1MHz     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; clk_div:inst2|clock_1Mhz_int ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[4]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:inst2|clock_1MHz     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:inst2|clock_1Mhz_int ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[0]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[1]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[2]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[3]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[4]  ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst2|clock_1MHz|clk         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst2|clock_1Mhz_int|clk     ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst2|count_1Mhz[0]|clk      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst2|count_1Mhz[1]|clk      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst2|count_1Mhz[2]|clk      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst2|count_1Mhz[3]|clk      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst2|count_1Mhz[4]|clk      ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|o               ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|inclk[0] ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|i               ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; clk_div:inst2|clock_1MHz     ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; clk_div:inst2|clock_1Mhz_int ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[0]  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[1]  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[2]  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[3]  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; clk_div:inst2|count_1Mhz[4]  ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~inputclkctrl|inclk[0] ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~inputclkctrl|outclk   ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~input|o               ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst2|clock_1MHz|clk         ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst2|clock_1Mhz_int|clk     ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst2|count_1Mhz[0]|clk      ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst2|count_1Mhz[1]|clk      ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst2|count_1Mhz[2]|clk      ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst2|count_1Mhz[3]|clk      ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst2|count_1Mhz[4]|clk      ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst2|clock_1MHz'                                                                                               ;
+--------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|fsmController:inst89|enARdFF_2:ffy0|int_q            ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; lab3:inst|fsmController:inst89|enARdFF_2:ffy1|int_q            ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|cleanSSCS|first|int_q|clk                                 ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|cleanSSCS|second|int_q|clk                                ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst1|jk0|dFlipFlop|int_q|clk                             ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst1|jk1|dFlipFlop|int_q|clk                             ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst1|jk2|dFlipFlop|int_q|clk                             ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst1|jk3|dFlipFlop|int_q|clk                             ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst89|ffy0|int_q|clk                                     ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst89|ffy1|int_q|clk                                     ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst|jk0|dFlipFlop|int_q|clk                              ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst|jk1|dFlipFlop|int_q|clk                              ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst|jk2|dFlipFlop|int_q|clk                              ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst|jk3|dFlipFlop|int_q|clk                              ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst2|clock_1MHz~clkctrl|inclk[0]                              ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst2|clock_1MHz~clkctrl|outclk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst2|clock_1MHz|q                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1MHz ; Rise       ; inst2|clock_1MHz|q                                             ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst2|clock_1MHz~clkctrl|inclk[0]                              ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst2|clock_1MHz~clkctrl|outclk                                ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|cleanSSCS|first|int_q|clk                                 ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|cleanSSCS|second|int_q|clk                                ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst1|jk0|dFlipFlop|int_q|clk                             ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst1|jk1|dFlipFlop|int_q|clk                             ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst1|jk2|dFlipFlop|int_q|clk                             ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst1|jk3|dFlipFlop|int_q|clk                             ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst89|ffy0|int_q|clk                                     ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst89|ffy1|int_q|clk                                     ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst|jk0|dFlipFlop|int_q|clk                              ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst|jk1|dFlipFlop|int_q|clk                              ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst|jk2|dFlipFlop|int_q|clk                              ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1MHz ; Rise       ; inst|inst|jk3|dFlipFlop|int_q|clk                              ;
+--------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; SSCS      ; clk_div:inst2|clock_1MHz ; 0.540 ; 1.110 ; Rise       ; clk_div:inst2|clock_1MHz ;
; SW1[*]    ; clk_div:inst2|clock_1MHz ; 1.709 ; 2.253 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW1[0]   ; clk_div:inst2|clock_1MHz ; 1.709 ; 2.253 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW1[1]   ; clk_div:inst2|clock_1MHz ; 1.611 ; 2.165 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW1[2]   ; clk_div:inst2|clock_1MHz ; 1.464 ; 2.010 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW1[3]   ; clk_div:inst2|clock_1MHz ; 1.550 ; 2.110 ; Rise       ; clk_div:inst2|clock_1MHz ;
; SW2[*]    ; clk_div:inst2|clock_1MHz ; 1.634 ; 2.227 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW2[0]   ; clk_div:inst2|clock_1MHz ; 1.505 ; 2.086 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW2[1]   ; clk_div:inst2|clock_1MHz ; 1.578 ; 2.168 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW2[2]   ; clk_div:inst2|clock_1MHz ; 1.576 ; 2.198 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW2[3]   ; clk_div:inst2|clock_1MHz ; 1.634 ; 2.227 ; Rise       ; clk_div:inst2|clock_1MHz ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; SSCS      ; clk_div:inst2|clock_1MHz ; -0.316 ; -0.871 ; Rise       ; clk_div:inst2|clock_1MHz ;
; SW1[*]    ; clk_div:inst2|clock_1MHz ; -0.868 ; -1.454 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW1[0]   ; clk_div:inst2|clock_1MHz ; -1.025 ; -1.626 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW1[1]   ; clk_div:inst2|clock_1MHz ; -0.940 ; -1.529 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW1[2]   ; clk_div:inst2|clock_1MHz ; -0.868 ; -1.454 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW1[3]   ; clk_div:inst2|clock_1MHz ; -0.942 ; -1.546 ; Rise       ; clk_div:inst2|clock_1MHz ;
; SW2[*]    ; clk_div:inst2|clock_1MHz ; -0.870 ; -1.465 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW2[0]   ; clk_div:inst2|clock_1MHz ; -0.870 ; -1.465 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW2[1]   ; clk_div:inst2|clock_1MHz ; -0.934 ; -1.540 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW2[2]   ; clk_div:inst2|clock_1MHz ; -0.903 ; -1.508 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW2[3]   ; clk_div:inst2|clock_1MHz ; -0.941 ; -1.541 ; Rise       ; clk_div:inst2|clock_1MHz ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; MSTL[*]   ; clk_div:inst2|clock_1MHz ; 3.947 ; 4.027 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  MSTL[0]  ; clk_div:inst2|clock_1MHz ; 3.884 ; 3.808 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  MSTL[1]  ; clk_div:inst2|clock_1MHz ; 3.947 ; 4.027 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  MSTL[2]  ; clk_div:inst2|clock_1MHz ; 3.653 ; 3.710 ; Rise       ; clk_div:inst2|clock_1MHz ;
; SSTL[*]   ; clk_div:inst2|clock_1MHz ; 4.010 ; 4.008 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SSTL[0]  ; clk_div:inst2|clock_1MHz ; 3.777 ; 3.852 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SSTL[1]  ; clk_div:inst2|clock_1MHz ; 4.010 ; 4.008 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SSTL[2]  ; clk_div:inst2|clock_1MHz ; 3.750 ; 3.693 ; Rise       ; clk_div:inst2|clock_1MHz ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; MSTL[*]   ; clk_div:inst2|clock_1MHz ; 3.520 ; 3.575 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  MSTL[0]  ; clk_div:inst2|clock_1MHz ; 3.696 ; 3.629 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  MSTL[1]  ; clk_div:inst2|clock_1MHz ; 3.789 ; 3.785 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  MSTL[2]  ; clk_div:inst2|clock_1MHz ; 3.520 ; 3.575 ; Rise       ; clk_div:inst2|clock_1MHz ;
; SSTL[*]   ; clk_div:inst2|clock_1MHz ; 3.597 ; 3.560 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SSTL[0]  ; clk_div:inst2|clock_1MHz ; 3.597 ; 3.663 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SSTL[1]  ; clk_div:inst2|clock_1MHz ; 3.787 ; 3.853 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SSTL[2]  ; clk_div:inst2|clock_1MHz ; 3.615 ; 3.560 ; Rise       ; clk_div:inst2|clock_1MHz ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Clock                     ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack          ; -1.993  ; 0.182 ; N/A      ; N/A     ; -3.000              ;
;  GClock                   ; -0.945  ; 0.195 ; N/A      ; N/A     ; -3.000              ;
;  clk_div:inst2|clock_1MHz ; -1.993  ; 0.182 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS           ; -23.072 ; 0.0   ; 0.0      ; 0.0     ; -27.415             ;
;  GClock                   ; -4.880  ; 0.000 ; N/A      ; N/A     ; -11.995             ;
;  clk_div:inst2|clock_1MHz ; -18.192 ; 0.000 ; N/A      ; N/A     ; -15.420             ;
+---------------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; SSCS      ; clk_div:inst2|clock_1MHz ; 1.106 ; 1.456 ; Rise       ; clk_div:inst2|clock_1MHz ;
; SW1[*]    ; clk_div:inst2|clock_1MHz ; 3.552 ; 3.870 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW1[0]   ; clk_div:inst2|clock_1MHz ; 3.552 ; 3.870 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW1[1]   ; clk_div:inst2|clock_1MHz ; 3.301 ; 3.651 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW1[2]   ; clk_div:inst2|clock_1MHz ; 3.034 ; 3.387 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW1[3]   ; clk_div:inst2|clock_1MHz ; 3.225 ; 3.575 ; Rise       ; clk_div:inst2|clock_1MHz ;
; SW2[*]    ; clk_div:inst2|clock_1MHz ; 3.371 ; 3.727 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW2[0]   ; clk_div:inst2|clock_1MHz ; 3.184 ; 3.549 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW2[1]   ; clk_div:inst2|clock_1MHz ; 3.313 ; 3.693 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW2[2]   ; clk_div:inst2|clock_1MHz ; 3.348 ; 3.705 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW2[3]   ; clk_div:inst2|clock_1MHz ; 3.371 ; 3.727 ; Rise       ; clk_div:inst2|clock_1MHz ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; SSCS      ; clk_div:inst2|clock_1MHz ; -0.316 ; -0.768 ; Rise       ; clk_div:inst2|clock_1MHz ;
; SW1[*]    ; clk_div:inst2|clock_1MHz ; -0.868 ; -1.454 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW1[0]   ; clk_div:inst2|clock_1MHz ; -1.025 ; -1.626 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW1[1]   ; clk_div:inst2|clock_1MHz ; -0.940 ; -1.529 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW1[2]   ; clk_div:inst2|clock_1MHz ; -0.868 ; -1.454 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW1[3]   ; clk_div:inst2|clock_1MHz ; -0.942 ; -1.546 ; Rise       ; clk_div:inst2|clock_1MHz ;
; SW2[*]    ; clk_div:inst2|clock_1MHz ; -0.870 ; -1.465 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW2[0]   ; clk_div:inst2|clock_1MHz ; -0.870 ; -1.465 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW2[1]   ; clk_div:inst2|clock_1MHz ; -0.934 ; -1.540 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW2[2]   ; clk_div:inst2|clock_1MHz ; -0.903 ; -1.508 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SW2[3]   ; clk_div:inst2|clock_1MHz ; -0.941 ; -1.541 ; Rise       ; clk_div:inst2|clock_1MHz ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; MSTL[*]   ; clk_div:inst2|clock_1MHz ; 7.665 ; 7.599 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  MSTL[0]  ; clk_div:inst2|clock_1MHz ; 7.334 ; 7.371 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  MSTL[1]  ; clk_div:inst2|clock_1MHz ; 7.665 ; 7.599 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  MSTL[2]  ; clk_div:inst2|clock_1MHz ; 7.007 ; 6.940 ; Rise       ; clk_div:inst2|clock_1MHz ;
; SSTL[*]   ; clk_div:inst2|clock_1MHz ; 7.696 ; 7.540 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SSTL[0]  ; clk_div:inst2|clock_1MHz ; 7.333 ; 7.295 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SSTL[1]  ; clk_div:inst2|clock_1MHz ; 7.696 ; 7.540 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SSTL[2]  ; clk_div:inst2|clock_1MHz ; 6.980 ; 7.047 ; Rise       ; clk_div:inst2|clock_1MHz ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; MSTL[*]   ; clk_div:inst2|clock_1MHz ; 3.520 ; 3.575 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  MSTL[0]  ; clk_div:inst2|clock_1MHz ; 3.696 ; 3.629 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  MSTL[1]  ; clk_div:inst2|clock_1MHz ; 3.789 ; 3.785 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  MSTL[2]  ; clk_div:inst2|clock_1MHz ; 3.520 ; 3.575 ; Rise       ; clk_div:inst2|clock_1MHz ;
; SSTL[*]   ; clk_div:inst2|clock_1MHz ; 3.597 ; 3.560 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SSTL[0]  ; clk_div:inst2|clock_1MHz ; 3.597 ; 3.663 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SSTL[1]  ; clk_div:inst2|clock_1MHz ; 3.787 ; 3.853 ; Rise       ; clk_div:inst2|clock_1MHz ;
;  SSTL[2]  ; clk_div:inst2|clock_1MHz ; 3.615 ; 3.560 ; Rise       ; clk_div:inst2|clock_1MHz ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; TxD           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BCD1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BCD1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BCD1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BCD1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BCD2[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BCD2[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BCD2[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BCD2[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MSTL[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MSTL[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MSTL[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSTL[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSTL[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSTL[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; RxD                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW1[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW1[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW1[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW1[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW2[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW2[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW2[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW2[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; GReset                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SSCS                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; GClock                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TxD           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BCD1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BCD1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BCD1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BCD1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BCD2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BCD2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BCD2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BCD2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MSTL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MSTL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MSTL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SSTL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SSTL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SSTL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TxD           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BCD1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BCD1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BCD1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BCD1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BCD2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BCD2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BCD2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BCD2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MSTL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MSTL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MSTL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SSTL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SSTL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SSTL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TxD           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BCD1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BCD1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BCD1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BCD1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BCD2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BCD2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BCD2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BCD2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MSTL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MSTL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MSTL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SSTL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SSTL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SSTL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 193      ; 0        ; 0        ; 0        ;
; GClock                   ; GClock                   ; 29       ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; clk_div:inst2|clock_1MHz ; clk_div:inst2|clock_1MHz ; 193      ; 0        ; 0        ; 0        ;
; GClock                   ; GClock                   ; 29       ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 86    ; 86   ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Nov 02 17:17:52 2024
Info: Command: quartus_sta project -c project
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name GClock GClock
    Info (332105): create_clock -period 1.000 -name clk_div:inst2|clock_1MHz clk_div:inst2|clock_1MHz
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.993
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.993       -18.192 clk_div:inst2|clock_1MHz 
    Info (332119):    -0.945        -4.880 GClock 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.403         0.000 clk_div:inst2|clock_1MHz 
    Info (332119):     0.435         0.000 GClock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -11.995 GClock 
    Info (332119):    -1.285       -15.420 clk_div:inst2|clock_1MHz 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.717
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.717       -15.384 clk_div:inst2|clock_1MHz 
    Info (332119):    -0.740        -3.812 GClock 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.355         0.000 clk_div:inst2|clock_1MHz 
    Info (332119):     0.394         0.000 GClock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -11.995 GClock 
    Info (332119):    -1.285       -15.420 clk_div:inst2|clock_1MHz 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.431
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.431        -3.311 clk_div:inst2|clock_1MHz 
    Info (332119):     0.057         0.000 GClock 
Info (332146): Worst-case hold slack is 0.182
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.182         0.000 clk_div:inst2|clock_1MHz 
    Info (332119):     0.195         0.000 GClock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -10.434 GClock 
    Info (332119):    -1.000       -12.000 clk_div:inst2|clock_1MHz 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4776 megabytes
    Info: Processing ended: Sat Nov 02 17:17:54 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


