/* SPDX-License-Identifier: BSD-2-Clause */
//[File]            : wf_ple_top.h
//[Revision time]   : Mon Oct 30 23:00:30 2023
//[Description]     : This file is auto generated by CODA
//[Copyright]       : Copyright (C) 2023 Mediatek Incorportion. All rights reserved.
// remove HW description see https://wiki.mediatek.inc/display/WTKB/CODA+HW+description+separation


#ifndef __WF_PLE_TOP_REGS_H__
#define __WF_PLE_TOP_REGS_H__

#include "hal_common.h"

#ifdef __cplusplus
extern "C" {
#endif








#define WF_PLE_TOP_BASE                                        0x820c0000u

#define WF_PLE_TOP_GC_ADDR                                     (WF_PLE_TOP_BASE + 0x00u) 
#define WF_PLE_TOP_PBUF_CTRL_ADDR                              (WF_PLE_TOP_BASE + 0x04u) 
#define WF_PLE_TOP_FREEPG_START_END_ADDR                       (WF_PLE_TOP_BASE + 0x08u) 
#define WF_PLE_TOP_PG_HIF_GROUP_ADDR                           (WF_PLE_TOP_BASE + 0x0cu) 
#define WF_PLE_TOP_PG_HIF_WMTXD_GROUP_ADDR                     (WF_PLE_TOP_BASE + 0x10u) 
#define WF_PLE_TOP_PG_HIF_TXCMD_GROUP_ADDR                     (WF_PLE_TOP_BASE + 0x14u) 
#define WF_PLE_TOP_PG_CPU_GROUP_ADDR                           (WF_PLE_TOP_BASE + 0x18u) 
#define WF_PLE_TOP_SRAM_MBIST_DELSEL1_ADDR                     (WF_PLE_TOP_BASE + 0x20u) 
#define WF_PLE_TOP_SRAM_MBIST_DELSEL2_ADDR                     (WF_PLE_TOP_BASE + 0x24u) 
#define WF_PLE_TOP_SRAM_MBIST_DELSEL3_ADDR                     (WF_PLE_TOP_BASE + 0x28u) 
#define WF_PLE_TOP_SRAM_MBIST_DELSEL4_ADDR                     (WF_PLE_TOP_BASE + 0x2cu) 
#define WF_PLE_TOP_SRAM_MBIST_DELSEL5_ADDR                     (WF_PLE_TOP_BASE + 0x30u) 
#define WF_PLE_TOP_SRAM_MBIST_DELSEL6_ADDR                     (WF_PLE_TOP_BASE + 0x34u) 
#define WF_PLE_TOP_SRAM_MBIST_DELSEL7_ADDR                     (WF_PLE_TOP_BASE + 0x38u) 
#define WF_PLE_TOP_SRAM_MBIST_DELSEL8_ADDR                     (WF_PLE_TOP_BASE + 0x3cu) 
#define WF_PLE_TOP_SRAM_MBIST_DELSEL9_ADDR                     (WF_PLE_TOP_BASE + 0x40u) 
#define WF_PLE_TOP_SRAM_MBIST_DELSEL10_ADDR                    (WF_PLE_TOP_BASE + 0x44u) 
#define WF_PLE_TOP_SRAM_MBIST_CTRL_ADDR                        (WF_PLE_TOP_BASE + 0x48u) 
#define WF_PLE_TOP_TWT_TX_CTRL0_ADDR                           (WF_PLE_TOP_BASE + 0x04cu) 
#define WF_PLE_TOP_TIMEOUT_CTRL_ADDR                           (WF_PLE_TOP_BASE + 0x05cu) 
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_ADDR                        (WF_PLE_TOP_BASE + 0x060u) 
#define WF_PLE_TOP_PLE_FUNC_CTRL_1_ADDR                        (WF_PLE_TOP_BASE + 0x064u) 
#define WF_PLE_TOP_PORT_SER_CTRL_ADDR                          (WF_PLE_TOP_BASE + 0x06cu) 
#define WF_PLE_TOP_MACTX_SER_CTRL_ADDR                         (WF_PLE_TOP_BASE + 0x070u) 
#define WF_PLE_TOP_INT_N9_EN_MASK_ADDR                         (WF_PLE_TOP_BASE + 0x80u) 
#define WF_PLE_TOP_INT_N9_ERR_MASK_ADDR                        (WF_PLE_TOP_BASE + 0x84u) 
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_ADDR                      (WF_PLE_TOP_BASE + 0x88u) 
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_ADDR                     (WF_PLE_TOP_BASE + 0x8cu) 
#define WF_PLE_TOP_HOST_REPORT0_ADDR                           (WF_PLE_TOP_BASE + 0x90u) 
#define WF_PLE_TOP_HOST_REPORT1_ADDR                           (WF_PLE_TOP_BASE + 0x94u) 
#define WF_PLE_TOP_HOST_REPORT2_ADDR                           (WF_PLE_TOP_BASE + 0x98u) 
#define WF_PLE_TOP_RELEASE_CTRL_0_ADDR                         (WF_PLE_TOP_BASE + 0x9cu) 
#define WF_PLE_TOP_RELEASE_CTRL_1_ADDR                         (WF_PLE_TOP_BASE + 0xA0u) 
#define WF_PLE_TOP_RELEASE_CTRL_3_ADDR                         (WF_PLE_TOP_BASE + 0xa8u) 
#define WF_PLE_TOP_BLK_MODE_RATE_LMT_ADDR                      (WF_PLE_TOP_BASE + 0xacu) 
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_ADDR                     (WF_PLE_TOP_BASE + 0xb0u) 
#define WF_PLE_TOP_PLE_DELAY_TX_CTRL_ADDR                      (WF_PLE_TOP_BASE + 0xb4u) 
#define WF_PLE_TOP_PLE_STATION_REDIR_CTRL_ADDR                 (WF_PLE_TOP_BASE + 0xb8u) 
#define WF_PLE_TOP_MACTX_LENGTH_LIMIT_ADDR                     (WF_PLE_TOP_BASE + 0xBCu) 
#define WF_PLE_TOP_TXS_BUF_PAUSE_ADDR                          (WF_PLE_TOP_BASE + 0xc0u) 
#define WF_PLE_TOP_FSM_IDLE_WD_CTRL_ADDR                       (WF_PLE_TOP_BASE + 0xd8u) 
#define WF_PLE_TOP_FSM_IDLE_WD_EN_ADDR                         (WF_PLE_TOP_BASE + 0xdcu) 
#define WF_PLE_TOP_FSM_IDLE_WD_CTRL_1_ADDR                     (WF_PLE_TOP_BASE + 0xe0u) 
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_ADDR                       (WF_PLE_TOP_BASE + 0xe4u) 
#define WF_PLE_TOP_ERLY_TRM_CTRL0_ADDR                         (WF_PLE_TOP_BASE + 0xe8u) 
#define WF_PLE_TOP_ERLY_TRM_CTRL1_ADDR                         (WF_PLE_TOP_BASE + 0xecu) 
#define WF_PLE_TOP_FW_MSDU_RPT0_ADDR                           (WF_PLE_TOP_BASE + 0xf0u) 
#define WF_PLE_TOP_FW_MSDU_RPT1_ADDR                           (WF_PLE_TOP_BASE + 0xf4u) 
#define WF_PLE_TOP_FW_MSDU_RPT2_ADDR                           (WF_PLE_TOP_BASE + 0xf8u) 
#define WF_PLE_TOP_FW_MSDU_RPT3_ADDR                           (WF_PLE_TOP_BASE + 0xfCu) 
#define WF_PLE_TOP_MLO_Q_EMPTY_ADJ_ADDR                        (WF_PLE_TOP_BASE + 0x100u) 
#define WF_PLE_TOP_INT_N9_ERR_MASK_2_ADDR                      (WF_PLE_TOP_BASE + 0x110u) 
#define WF_PLE_TOP_INT_N9_ERR_MASK_3_ADDR                      (WF_PLE_TOP_BASE + 0x114u) 
#define WF_PLE_TOP_INT_N9_ERR_MASK_4_ADDR                      (WF_PLE_TOP_BASE + 0x118u) 
#define WF_PLE_TOP_PLE_FUNC_CTRL_2_ADDR                        (WF_PLE_TOP_BASE + 0x120u) 
#define WF_PLE_TOP_PLE_FUNC_CTRL_3_ADDR                        (WF_PLE_TOP_BASE + 0x124u) 
#define WF_PLE_TOP_PLE_FUNC_CTRL_4_ADDR                        (WF_PLE_TOP_BASE + 0x128u) 
#define WF_PLE_TOP_PLE_FUNC_CTRL_5_ADDR                        (WF_PLE_TOP_BASE + 0x12Cu) 
#define WF_PLE_TOP_HOST_REPORT3_ADDR                           (WF_PLE_TOP_BASE + 0x130u) 
#define WF_PLE_TOP_PAGE_SEC_CTRL_1_ADDR                        (WF_PLE_TOP_BASE + 0x144u) 
#define WF_PLE_TOP_INT_N9_STS_ADDR                             (WF_PLE_TOP_BASE + 0x300u) 
#define WF_PLE_TOP_INT_N9_ERR_STS_ADDR                         (WF_PLE_TOP_BASE + 0x304u) 
#define WF_PLE_TOP_INT_N9_ERR_STS_1_ADDR                       (WF_PLE_TOP_BASE + 0x308u) 
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_ADDR                      (WF_PLE_TOP_BASE + 0x30cu) 
#define WF_PLE_TOP_C_GET_FID_0_ADDR                            (WF_PLE_TOP_BASE + 0x310u) 
#define WF_PLE_TOP_C_GET_FID_1_ADDR                            (WF_PLE_TOP_BASE + 0x314u) 
#define WF_PLE_TOP_TO_N9_INT_ADDR                              (WF_PLE_TOP_BASE + 0x318u) 
#define WF_PLE_TOP_C_EN_QUEUE_0_ADDR                           (WF_PLE_TOP_BASE + 0x320u) 
#define WF_PLE_TOP_C_EN_QUEUE_1_ADDR                           (WF_PLE_TOP_BASE + 0x324u) 
#define WF_PLE_TOP_C_EN_QUEUE_2_ADDR                           (WF_PLE_TOP_BASE + 0x328u) 
#define WF_PLE_TOP_C_DE_QUEUE_0_ADDR                           (WF_PLE_TOP_BASE + 0x330u) 
#define WF_PLE_TOP_C_DE_QUEUE_1_ADDR                           (WF_PLE_TOP_BASE + 0x334u) 
#define WF_PLE_TOP_C_DE_QUEUE_2_ADDR                           (WF_PLE_TOP_BASE + 0x338u) 
#define WF_PLE_TOP_C_DE_QUEUE_3_ADDR                           (WF_PLE_TOP_BASE + 0x33cu) 
#define WF_PLE_TOP_C_DE_QUEUE_4_ADDR                           (WF_PLE_TOP_BASE + 0x340u) 
#define WF_PLE_TOP_ALLOCATE_0_ADDR                             (WF_PLE_TOP_BASE + 0x350u) 
#define WF_PLE_TOP_ALLOCATE_1_ADDR                             (WF_PLE_TOP_BASE + 0x354u) 
#define WF_PLE_TOP_ALLOCATE_2_ADDR                             (WF_PLE_TOP_BASE + 0x358u) 
#define WF_PLE_TOP_QUEUE_EMPTY_ADDR                            (WF_PLE_TOP_BASE + 0x360u) 
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_ADDR                        (WF_PLE_TOP_BASE + 0x370u) 
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_ADDR                 (WF_PLE_TOP_BASE + 0x374u) 
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_ADDR                    (WF_PLE_TOP_BASE + 0x380u) 
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_ADDR             (WF_PLE_TOP_BASE + 0x384u) 
#define WF_PLE_TOP_FREEPG_CNT_ADDR                             (WF_PLE_TOP_BASE + 0x3a0u) 
#define WF_PLE_TOP_FREEPG_HEAD_TAIL_ADDR                       (WF_PLE_TOP_BASE + 0x3a4u) 
#define WF_PLE_TOP_HIF_PG_INFO_ADDR                            (WF_PLE_TOP_BASE + 0x3a8u) 
#define WF_PLE_TOP_HIF_WMTXD_PG_INFO_ADDR                      (WF_PLE_TOP_BASE + 0x3acu) 
#define WF_PLE_TOP_HIF_TXCMD_PG_INFO_ADDR                      (WF_PLE_TOP_BASE + 0x3b0u) 
#define WF_PLE_TOP_CPU_PG_INFO_ADDR                            (WF_PLE_TOP_BASE + 0x3b4u) 
#define WF_PLE_TOP_PLE_LOG_0_ADDR                              (WF_PLE_TOP_BASE + 0x3b8u) 
#define WF_PLE_TOP_PLE_LOG_1_ADDR                              (WF_PLE_TOP_BASE + 0x3bcu) 
#define WF_PLE_TOP_PLE_LOG_2_ADDR                              (WF_PLE_TOP_BASE + 0x3c0u) 
#define WF_PLE_TOP_PLE_LOG_3_ADDR                              (WF_PLE_TOP_BASE + 0x3c4u) 
#define WF_PLE_TOP_RL_BUF_CTRL_0_ADDR                          (WF_PLE_TOP_BASE + 0x3d0u) 
#define WF_PLE_TOP_RL_BUF_CTRL_1_ADDR                          (WF_PLE_TOP_BASE + 0x3d4u) 
#define WF_PLE_TOP_RL_BUF_CTRL_2_ADDR                          (WF_PLE_TOP_BASE + 0x3d8u) 
#define WF_PLE_TOP_RL_BUF_CTRL_3_ADDR                          (WF_PLE_TOP_BASE + 0x3dcu) 
#define WF_PLE_TOP_FL_QUE_CTRL_0_ADDR                          (WF_PLE_TOP_BASE + 0x3e0u) 
#define WF_PLE_TOP_FL_QUE_CTRL_1_ADDR                          (WF_PLE_TOP_BASE + 0x3e4u) 
#define WF_PLE_TOP_FL_QUE_CTRL_2_ADDR                          (WF_PLE_TOP_BASE + 0x3e8u) 
#define WF_PLE_TOP_FL_QUE_CTRL_3_ADDR                          (WF_PLE_TOP_BASE + 0x3ecu) 
#define WF_PLE_TOP_FL_QUE_CTRL_4_ADDR                          (WF_PLE_TOP_BASE + 0x3f0u) 
#define WF_PLE_TOP_PL_QUE_CTRL_0_ADDR                          (WF_PLE_TOP_BASE + 0x3f4u) 
#define WF_PLE_TOP_HIF_ENQ_PKT_NUM_ADDR                        (WF_PLE_TOP_BASE + 0x400u) 
#define WF_PLE_TOP_CPU_ENQ_PKT_NUM_ADDR                        (WF_PLE_TOP_BASE + 0x404u) 
#define WF_PLE_TOP_RLS_MSDU_PKT_NUM_ADDR                       (WF_PLE_TOP_BASE + 0x408u) 
#define WF_PLE_TOP_HOST_REPORT_NUM_ADDR                        (WF_PLE_TOP_BASE + 0x40cu) 
#define WF_PLE_TOP_FUNC_ACT_CNT_1_ADDR                         (WF_PLE_TOP_BASE + 0x424u) 
#define WF_PLE_TOP_SRAM_MBIST_REP_CTRL_ADDR                    (WF_PLE_TOP_BASE + 0x444u) 
#define WF_PLE_TOP_BN0_AC_PGCNT_0_ADDR                         (WF_PLE_TOP_BASE + 0x470u) 
#define WF_PLE_TOP_BN0_AC_PGCNT_1_ADDR                         (WF_PLE_TOP_BASE + 0x474u) 
#define WF_PLE_TOP_BN1_AC_PGCNT_0_ADDR                         (WF_PLE_TOP_BASE + 0x478u) 
#define WF_PLE_TOP_BN1_AC_PGCNT_1_ADDR                         (WF_PLE_TOP_BASE + 0x47Cu) 
#define WF_PLE_TOP_BN2_AC_PGCNT_0_ADDR                         (WF_PLE_TOP_BASE + 0x480u) 
#define WF_PLE_TOP_BN2_AC_PGCNT_1_ADDR                         (WF_PLE_TOP_BASE + 0x484u) 
#define WF_PLE_TOP_TKID_SRC_CNT_0_ADDR                         (WF_PLE_TOP_BASE + 0x490u) 
#define WF_PLE_TOP_TKID_SRC_CNT_1_ADDR                         (WF_PLE_TOP_BASE + 0x494u) 
#define WF_PLE_TOP_TXP_CTRL_CNT_0_ADDR                         (WF_PLE_TOP_BASE + 0x4C0u) 
#define WF_PLE_TOP_TXP_CTRL_CNT_2_ADDR                         (WF_PLE_TOP_BASE + 0x4C8u) 
#define WF_PLE_TOP_TXP_CTRL_CNT_3_ADDR                         (WF_PLE_TOP_BASE + 0x4CCu) 
#define WF_PLE_TOP_AC0_QUEUE_EMPTY0_ADDR                       (WF_PLE_TOP_BASE + 0x600u) 
#define WF_PLE_TOP_AC1_QUEUE_EMPTY0_ADDR                       (WF_PLE_TOP_BASE + 0x700u) 
#define WF_PLE_TOP_AC2_QUEUE_EMPTY0_ADDR                       (WF_PLE_TOP_BASE + 0x800u) 
#define WF_PLE_TOP_AC3_QUEUE_EMPTY0_ADDR                       (WF_PLE_TOP_BASE + 0x900u) 
#define WF_PLE_TOP_PEEK_CR_00_ADDR                             (WF_PLE_TOP_BASE + 0xa00u) 
#define WF_PLE_TOP_PEEK_CR_01_ADDR                             (WF_PLE_TOP_BASE + 0xa04u) 
#define WF_PLE_TOP_PEEK_CR_02_ADDR                             (WF_PLE_TOP_BASE + 0xa08u) 
#define WF_PLE_TOP_PEEK_CR_03_ADDR                             (WF_PLE_TOP_BASE + 0xa0cu) 
#define WF_PLE_TOP_PEEK_CR_04_ADDR                             (WF_PLE_TOP_BASE + 0xa10u) 
#define WF_PLE_TOP_PEEK_CR_05_ADDR                             (WF_PLE_TOP_BASE + 0xa14u) 
#define WF_PLE_TOP_PEEK_CR_06_ADDR                             (WF_PLE_TOP_BASE + 0xa18u) 
#define WF_PLE_TOP_PEEK_CR_07_ADDR                             (WF_PLE_TOP_BASE + 0xa1cu) 
#define WF_PLE_TOP_PEEK_CR_08_ADDR                             (WF_PLE_TOP_BASE + 0xa20u) 
#define WF_PLE_TOP_PEEK_CR_09_ADDR                             (WF_PLE_TOP_BASE + 0xa24u) 
#define WF_PLE_TOP_PEEK_CR_10_ADDR                             (WF_PLE_TOP_BASE + 0xa28u) 
#define WF_PLE_TOP_PEEK_CR_11_ADDR                             (WF_PLE_TOP_BASE + 0xa2cu) 
#define WF_PLE_TOP_MACTX0_DBG0_ADDR                            (WF_PLE_TOP_BASE + 0xa60u) 
#define WF_PLE_TOP_MACTX0_DBG1_ADDR                            (WF_PLE_TOP_BASE + 0xa64u) 
#define WF_PLE_TOP_MACTX1_DBG0_ADDR                            (WF_PLE_TOP_BASE + 0xa68u) 
#define WF_PLE_TOP_MACTX1_DBG1_ADDR                            (WF_PLE_TOP_BASE + 0xa6Cu) 
#define WF_PLE_TOP_MACTX2_DBG0_ADDR                            (WF_PLE_TOP_BASE + 0xa70u) 
#define WF_PLE_TOP_MACTX2_DBG1_ADDR                            (WF_PLE_TOP_BASE + 0xa74u) 
#define WF_PLE_TOP_MACTX_PCIE_DBG0_ADDR                        (WF_PLE_TOP_BASE + 0xa78u) 
#define WF_PLE_TOP_AMSDU_GC_ADDR                               (WF_PLE_TOP_BASE + 0x1000u) 
#define WF_PLE_TOP_AMSDU_TXD_COMP_MAP_0_ADDR                   (WF_PLE_TOP_BASE + 0x1004u) 
#define WF_PLE_TOP_AMSDU_TXD_COMP_MAP_1_ADDR                   (WF_PLE_TOP_BASE + 0x1008u) 
#define WF_PLE_TOP_AMSDU_INT_N9_ERR_MASK_ADDR                  (WF_PLE_TOP_BASE + 0x100cu) 
#define WF_PLE_TOP_AMSDU_INT_N9_ERR_STS_ADDR                   (WF_PLE_TOP_BASE + 0x1010u) 
#define WF_PLE_TOP_AMSDU_PEEK_CR_00_ADDR                       (WF_PLE_TOP_BASE + 0x10d0u) 
#define WF_PLE_TOP_AMSDU_PEEK_CR_01_ADDR                       (WF_PLE_TOP_BASE + 0x10d4u) 
#define WF_PLE_TOP_AMSDU_PACK_1_MSDU_CNT_ADDR                  (WF_PLE_TOP_BASE + 0x10e0u) 
#define WF_PLE_TOP_AMSDU_PACK_2_MSDU_CNT_ADDR                  (WF_PLE_TOP_BASE + 0x10e4u) 
#define WF_PLE_TOP_AMSDU_PACK_3_MSDU_CNT_ADDR                  (WF_PLE_TOP_BASE + 0x10e8u) 
#define WF_PLE_TOP_AMSDU_PACK_4_MSDU_CNT_ADDR                  (WF_PLE_TOP_BASE + 0x10ecu) 
#define WF_PLE_TOP_AMSDU_PACK_5_MSDU_CNT_ADDR                  (WF_PLE_TOP_BASE + 0x10f0u) 
#define WF_PLE_TOP_AMSDU_PACK_6_MSDU_CNT_ADDR                  (WF_PLE_TOP_BASE + 0x10f4u) 
#define WF_PLE_TOP_AMSDU_PACK_7_MSDU_CNT_ADDR                  (WF_PLE_TOP_BASE + 0x10f8u) 
#define WF_PLE_TOP_AMSDU_PACK_8_MSDU_CNT_ADDR                  (WF_PLE_TOP_BASE + 0x10fcu) 
#define WF_PLE_TOP_AMSDU_AC0_QUEUE_EMPTY0_ADDR                 (WF_PLE_TOP_BASE + 0x1100u) 
#define WF_PLE_TOP_AMSDU_AC1_QUEUE_EMPTY0_ADDR                 (WF_PLE_TOP_BASE + 0x1200u) 
#define WF_PLE_TOP_AMSDU_AC2_QUEUE_EMPTY0_ADDR                 (WF_PLE_TOP_BASE + 0x1300u) 
#define WF_PLE_TOP_AMSDU_AC3_QUEUE_EMPTY0_ADDR                 (WF_PLE_TOP_BASE + 0x1400u) 





#define WF_PLE_TOP_GC_DIS_PLE_DYN_CKG_ADDR                     WF_PLE_TOP_GC_ADDR
#define WF_PLE_TOP_GC_DIS_PLE_DYN_CKG_MASK                     0x00040000u                
#define WF_PLE_TOP_GC_DIS_PLE_DYN_CKG_SHFT                     18u
#define WF_PLE_TOP_GC_SRAM_MBIST_G2_RESET_ADDR                 WF_PLE_TOP_GC_ADDR
#define WF_PLE_TOP_GC_SRAM_MBIST_G2_RESET_MASK                 0x00020000u                
#define WF_PLE_TOP_GC_SRAM_MBIST_G2_RESET_SHFT                 17u
#define WF_PLE_TOP_GC_SRAM_MBIST_G1_RESET_ADDR                 WF_PLE_TOP_GC_ADDR
#define WF_PLE_TOP_GC_SRAM_MBIST_G1_RESET_MASK                 0x00010000u                
#define WF_PLE_TOP_GC_SRAM_MBIST_G1_RESET_SHFT                 16u
#define WF_PLE_TOP_GC_INIT_DRR_ADDR                            WF_PLE_TOP_GC_ADDR
#define WF_PLE_TOP_GC_INIT_DRR_MASK                            0x00000020u                
#define WF_PLE_TOP_GC_INIT_DRR_SHFT                            5u
#define WF_PLE_TOP_GC_LOGIC_PART_RESET_ADDR                    WF_PLE_TOP_GC_ADDR
#define WF_PLE_TOP_GC_LOGIC_PART_RESET_MASK                    0x00000010u                
#define WF_PLE_TOP_GC_LOGIC_PART_RESET_SHFT                    4u
#define WF_PLE_TOP_GC_INIT_DONE_ADDR                           WF_PLE_TOP_GC_ADDR
#define WF_PLE_TOP_GC_INIT_DONE_MASK                           0x00000004u                
#define WF_PLE_TOP_GC_INIT_DONE_SHFT                           2u
#define WF_PLE_TOP_GC_LOGIC_RESET_ADDR                         WF_PLE_TOP_GC_ADDR
#define WF_PLE_TOP_GC_LOGIC_RESET_MASK                         0x00000002u                
#define WF_PLE_TOP_GC_LOGIC_RESET_SHFT                         1u
#define WF_PLE_TOP_GC_ALL_RESET_ADDR                           WF_PLE_TOP_GC_ADDR
#define WF_PLE_TOP_GC_ALL_RESET_MASK                           0x00000001u                
#define WF_PLE_TOP_GC_ALL_RESET_SHFT                           0u


#define WF_PLE_TOP_PBUF_CTRL_PAGE_SIZE_CFG_ADDR                WF_PLE_TOP_PBUF_CTRL_ADDR
#define WF_PLE_TOP_PBUF_CTRL_PAGE_SIZE_CFG_MASK                0x80000000u                
#define WF_PLE_TOP_PBUF_CTRL_PAGE_SIZE_CFG_SHFT                31u
#define WF_PLE_TOP_PBUF_CTRL_PBUF_PTC_SEL_ADDR                 WF_PLE_TOP_PBUF_CTRL_ADDR
#define WF_PLE_TOP_PBUF_CTRL_PBUF_PTC_SEL_MASK                 0x20000000u                
#define WF_PLE_TOP_PBUF_CTRL_PBUF_PTC_SEL_SHFT                 29u
#define WF_PLE_TOP_PBUF_CTRL_PBUF_PTC_EN_ADDR                  WF_PLE_TOP_PBUF_CTRL_ADDR
#define WF_PLE_TOP_PBUF_CTRL_PBUF_PTC_EN_MASK                  0x10000000u                
#define WF_PLE_TOP_PBUF_CTRL_PBUF_PTC_EN_SHFT                  28u
#define WF_PLE_TOP_PBUF_CTRL_PBUF_OFFSET_ADDR                  WF_PLE_TOP_PBUF_CTRL_ADDR
#define WF_PLE_TOP_PBUF_CTRL_PBUF_OFFSET_MASK                  0x07FE0000u                
#define WF_PLE_TOP_PBUF_CTRL_PBUF_OFFSET_SHFT                  17u
#define WF_PLE_TOP_PBUF_CTRL_TOTAL_PAGE_NUM_ADDR               WF_PLE_TOP_PBUF_CTRL_ADDR
#define WF_PLE_TOP_PBUF_CTRL_TOTAL_PAGE_NUM_MASK               0x00001FFFu                
#define WF_PLE_TOP_PBUF_CTRL_TOTAL_PAGE_NUM_SHFT               0u


#define WF_PLE_TOP_FREEPG_START_END_FREEPG_END_ADDR            WF_PLE_TOP_FREEPG_START_END_ADDR
#define WF_PLE_TOP_FREEPG_START_END_FREEPG_END_MASK            0x1FFF0000u                
#define WF_PLE_TOP_FREEPG_START_END_FREEPG_END_SHFT            16u
#define WF_PLE_TOP_FREEPG_START_END_FREEPG_START_ADDR          WF_PLE_TOP_FREEPG_START_END_ADDR
#define WF_PLE_TOP_FREEPG_START_END_FREEPG_START_MASK          0x00001FFFu                
#define WF_PLE_TOP_FREEPG_START_END_FREEPG_START_SHFT          0u


#define WF_PLE_TOP_PG_HIF_GROUP_HIF_MAX_QUOTA_ADDR             WF_PLE_TOP_PG_HIF_GROUP_ADDR
#define WF_PLE_TOP_PG_HIF_GROUP_HIF_MAX_QUOTA_MASK             0x1FFF0000u                
#define WF_PLE_TOP_PG_HIF_GROUP_HIF_MAX_QUOTA_SHFT             16u
#define WF_PLE_TOP_PG_HIF_GROUP_HIF_MIN_QUOTA_ADDR             WF_PLE_TOP_PG_HIF_GROUP_ADDR
#define WF_PLE_TOP_PG_HIF_GROUP_HIF_MIN_QUOTA_MASK             0x00001FFFu                
#define WF_PLE_TOP_PG_HIF_GROUP_HIF_MIN_QUOTA_SHFT             0u


#define WF_PLE_TOP_PG_HIF_WMTXD_GROUP_HIF_WMTXD_MAX_QUOTA_ADDR WF_PLE_TOP_PG_HIF_WMTXD_GROUP_ADDR
#define WF_PLE_TOP_PG_HIF_WMTXD_GROUP_HIF_WMTXD_MAX_QUOTA_MASK 0x1FFF0000u                
#define WF_PLE_TOP_PG_HIF_WMTXD_GROUP_HIF_WMTXD_MAX_QUOTA_SHFT 16u
#define WF_PLE_TOP_PG_HIF_WMTXD_GROUP_HIF_WMTXD_MIN_QUOTA_ADDR WF_PLE_TOP_PG_HIF_WMTXD_GROUP_ADDR
#define WF_PLE_TOP_PG_HIF_WMTXD_GROUP_HIF_WMTXD_MIN_QUOTA_MASK 0x00001FFFu                
#define WF_PLE_TOP_PG_HIF_WMTXD_GROUP_HIF_WMTXD_MIN_QUOTA_SHFT 0u


#define WF_PLE_TOP_PG_HIF_TXCMD_GROUP_HIF_TXCMD_MAX_QUOTA_ADDR WF_PLE_TOP_PG_HIF_TXCMD_GROUP_ADDR
#define WF_PLE_TOP_PG_HIF_TXCMD_GROUP_HIF_TXCMD_MAX_QUOTA_MASK 0x1FFF0000u                
#define WF_PLE_TOP_PG_HIF_TXCMD_GROUP_HIF_TXCMD_MAX_QUOTA_SHFT 16u
#define WF_PLE_TOP_PG_HIF_TXCMD_GROUP_HIF_TXCMD_MIN_QUOTA_ADDR WF_PLE_TOP_PG_HIF_TXCMD_GROUP_ADDR
#define WF_PLE_TOP_PG_HIF_TXCMD_GROUP_HIF_TXCMD_MIN_QUOTA_MASK 0x00001FFFu                
#define WF_PLE_TOP_PG_HIF_TXCMD_GROUP_HIF_TXCMD_MIN_QUOTA_SHFT 0u


#define WF_PLE_TOP_PG_CPU_GROUP_CPU_MAX_QUOTA_ADDR             WF_PLE_TOP_PG_CPU_GROUP_ADDR
#define WF_PLE_TOP_PG_CPU_GROUP_CPU_MAX_QUOTA_MASK             0x1FFF0000u                
#define WF_PLE_TOP_PG_CPU_GROUP_CPU_MAX_QUOTA_SHFT             16u
#define WF_PLE_TOP_PG_CPU_GROUP_CPU_MIN_QUOTA_ADDR             WF_PLE_TOP_PG_CPU_GROUP_ADDR
#define WF_PLE_TOP_PG_CPU_GROUP_CPU_MIN_QUOTA_MASK             0x00001FFFu                
#define WF_PLE_TOP_PG_CPU_GROUP_CPU_MIN_QUOTA_SHFT             0u


#define WF_PLE_TOP_SRAM_MBIST_DELSEL1_SRAM1_MBIST_DELSEL_ADDR  WF_PLE_TOP_SRAM_MBIST_DELSEL1_ADDR
#define WF_PLE_TOP_SRAM_MBIST_DELSEL1_SRAM1_MBIST_DELSEL_MASK  0xFFFFFFFFu                
#define WF_PLE_TOP_SRAM_MBIST_DELSEL1_SRAM1_MBIST_DELSEL_SHFT  0u


#define WF_PLE_TOP_SRAM_MBIST_DELSEL2_SRAM2_MBIST_DELSEL_ADDR  WF_PLE_TOP_SRAM_MBIST_DELSEL2_ADDR
#define WF_PLE_TOP_SRAM_MBIST_DELSEL2_SRAM2_MBIST_DELSEL_MASK  0xFFFFFFFFu                
#define WF_PLE_TOP_SRAM_MBIST_DELSEL2_SRAM2_MBIST_DELSEL_SHFT  0u


#define WF_PLE_TOP_SRAM_MBIST_DELSEL3_SRAM3_MBIST_DELSEL_ADDR  WF_PLE_TOP_SRAM_MBIST_DELSEL3_ADDR
#define WF_PLE_TOP_SRAM_MBIST_DELSEL3_SRAM3_MBIST_DELSEL_MASK  0xFFFFFFFFu                
#define WF_PLE_TOP_SRAM_MBIST_DELSEL3_SRAM3_MBIST_DELSEL_SHFT  0u


#define WF_PLE_TOP_SRAM_MBIST_DELSEL4_SRAM4_MBIST_DELSEL_ADDR  WF_PLE_TOP_SRAM_MBIST_DELSEL4_ADDR
#define WF_PLE_TOP_SRAM_MBIST_DELSEL4_SRAM4_MBIST_DELSEL_MASK  0xFFFFFFFFu                
#define WF_PLE_TOP_SRAM_MBIST_DELSEL4_SRAM4_MBIST_DELSEL_SHFT  0u


#define WF_PLE_TOP_SRAM_MBIST_DELSEL5_SRAM5_MBIST_DELSEL_ADDR  WF_PLE_TOP_SRAM_MBIST_DELSEL5_ADDR
#define WF_PLE_TOP_SRAM_MBIST_DELSEL5_SRAM5_MBIST_DELSEL_MASK  0xFFFFFFFFu                
#define WF_PLE_TOP_SRAM_MBIST_DELSEL5_SRAM5_MBIST_DELSEL_SHFT  0u


#define WF_PLE_TOP_SRAM_MBIST_DELSEL6_SRAM6_MBIST_DELSEL_ADDR  WF_PLE_TOP_SRAM_MBIST_DELSEL6_ADDR
#define WF_PLE_TOP_SRAM_MBIST_DELSEL6_SRAM6_MBIST_DELSEL_MASK  0xFFFFFFFFu                
#define WF_PLE_TOP_SRAM_MBIST_DELSEL6_SRAM6_MBIST_DELSEL_SHFT  0u


#define WF_PLE_TOP_SRAM_MBIST_DELSEL7_SRAM7_MBIST_DELSEL_ADDR  WF_PLE_TOP_SRAM_MBIST_DELSEL7_ADDR
#define WF_PLE_TOP_SRAM_MBIST_DELSEL7_SRAM7_MBIST_DELSEL_MASK  0xFFFFFFFFu                
#define WF_PLE_TOP_SRAM_MBIST_DELSEL7_SRAM7_MBIST_DELSEL_SHFT  0u


#define WF_PLE_TOP_SRAM_MBIST_DELSEL8_SRAM8_MBIST_DELSEL_ADDR  WF_PLE_TOP_SRAM_MBIST_DELSEL8_ADDR
#define WF_PLE_TOP_SRAM_MBIST_DELSEL8_SRAM8_MBIST_DELSEL_MASK  0xFFFFFFFFu                
#define WF_PLE_TOP_SRAM_MBIST_DELSEL8_SRAM8_MBIST_DELSEL_SHFT  0u


#define WF_PLE_TOP_SRAM_MBIST_DELSEL9_SRAM9_MBIST_DELSEL_ADDR  WF_PLE_TOP_SRAM_MBIST_DELSEL9_ADDR
#define WF_PLE_TOP_SRAM_MBIST_DELSEL9_SRAM9_MBIST_DELSEL_MASK  0xFFFFFFFFu                
#define WF_PLE_TOP_SRAM_MBIST_DELSEL9_SRAM9_MBIST_DELSEL_SHFT  0u


#define WF_PLE_TOP_SRAM_MBIST_DELSEL10_SRAM10_MBIST_DELSEL_ADDR WF_PLE_TOP_SRAM_MBIST_DELSEL10_ADDR
#define WF_PLE_TOP_SRAM_MBIST_DELSEL10_SRAM10_MBIST_DELSEL_MASK 0xFFFFFFFFu                
#define WF_PLE_TOP_SRAM_MBIST_DELSEL10_SRAM10_MBIST_DELSEL_SHFT 0u


#define WF_PLE_TOP_SRAM_MBIST_CTRL_G2_MBIST_USE_DEFAULT_DELSEL_ADDR WF_PLE_TOP_SRAM_MBIST_CTRL_ADDR
#define WF_PLE_TOP_SRAM_MBIST_CTRL_G2_MBIST_USE_DEFAULT_DELSEL_MASK 0x00000800u                
#define WF_PLE_TOP_SRAM_MBIST_CTRL_G2_MBIST_USE_DEFAULT_DELSEL_SHFT 11u
#define WF_PLE_TOP_SRAM_MBIST_CTRL_G1_MBIST_USE_DEFAULT_DELSEL_ADDR WF_PLE_TOP_SRAM_MBIST_CTRL_ADDR
#define WF_PLE_TOP_SRAM_MBIST_CTRL_G1_MBIST_USE_DEFAULT_DELSEL_MASK 0x00000400u                
#define WF_PLE_TOP_SRAM_MBIST_CTRL_G1_MBIST_USE_DEFAULT_DELSEL_SHFT 10u


#define WF_PLE_TOP_TWT_TX_CTRL0_en_twt_stop_tx_ctrl_3_ADDR     WF_PLE_TOP_TWT_TX_CTRL0_ADDR
#define WF_PLE_TOP_TWT_TX_CTRL0_en_twt_stop_tx_ctrl_3_MASK     0x00000008u                
#define WF_PLE_TOP_TWT_TX_CTRL0_en_twt_stop_tx_ctrl_3_SHFT     3u
#define WF_PLE_TOP_TWT_TX_CTRL0_en_twt_stop_tx_ctrl_2_ADDR     WF_PLE_TOP_TWT_TX_CTRL0_ADDR
#define WF_PLE_TOP_TWT_TX_CTRL0_en_twt_stop_tx_ctrl_2_MASK     0x00000004u                
#define WF_PLE_TOP_TWT_TX_CTRL0_en_twt_stop_tx_ctrl_2_SHFT     2u
#define WF_PLE_TOP_TWT_TX_CTRL0_en_twt_stop_tx_ctrl_1_ADDR     WF_PLE_TOP_TWT_TX_CTRL0_ADDR
#define WF_PLE_TOP_TWT_TX_CTRL0_en_twt_stop_tx_ctrl_1_MASK     0x00000002u                
#define WF_PLE_TOP_TWT_TX_CTRL0_en_twt_stop_tx_ctrl_1_SHFT     1u
#define WF_PLE_TOP_TWT_TX_CTRL0_en_twt_stop_tx_ctrl_0_ADDR     WF_PLE_TOP_TWT_TX_CTRL0_ADDR
#define WF_PLE_TOP_TWT_TX_CTRL0_en_twt_stop_tx_ctrl_0_MASK     0x00000001u                
#define WF_PLE_TOP_TWT_TX_CTRL0_en_twt_stop_tx_ctrl_0_SHFT     0u


#define WF_PLE_TOP_TIMEOUT_CTRL_APB_WD_TO_CTRL_ADDR            WF_PLE_TOP_TIMEOUT_CTRL_ADDR
#define WF_PLE_TOP_TIMEOUT_CTRL_APB_WD_TO_CTRL_MASK            0x00FF0000u                
#define WF_PLE_TOP_TIMEOUT_CTRL_APB_WD_TO_CTRL_SHFT            16u
#define WF_PLE_TOP_TIMEOUT_CTRL_HOST_REPORT_TO_CTRL_ADDR       WF_PLE_TOP_TIMEOUT_CTRL_ADDR
#define WF_PLE_TOP_TIMEOUT_CTRL_HOST_REPORT_TO_CTRL_MASK       0x0000FF00u                
#define WF_PLE_TOP_TIMEOUT_CTRL_HOST_REPORT_TO_CTRL_SHFT       8u


#define WF_PLE_TOP_PLE_FUNC_CTRL_0_TXP_REQ_HSPEED_CUT_US_ADDR  WF_PLE_TOP_PLE_FUNC_CTRL_0_ADDR
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_TXP_REQ_HSPEED_CUT_US_MASK  0xC0000000u                
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_TXP_REQ_HSPEED_CUT_US_SHFT  30u
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_TXP_REQ_HSPEED_DL_NUM_ADDR  WF_PLE_TOP_PLE_FUNC_CTRL_0_ADDR
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_TXP_REQ_HSPEED_DL_NUM_MASK  0x30000000u                
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_TXP_REQ_HSPEED_DL_NUM_SHFT  28u
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_TXP_REQ_CNTDOWN_TH_ADDR     WF_PLE_TOP_PLE_FUNC_CTRL_0_ADDR
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_TXP_REQ_CNTDOWN_TH_MASK     0x0F000000u                
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_TXP_REQ_CNTDOWN_TH_SHFT     24u
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_LATER_PKT_PRE_CUT_1US_ADDR  WF_PLE_TOP_PLE_FUNC_CTRL_0_ADDR
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_LATER_PKT_PRE_CUT_1US_MASK  0x00800000u                
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_LATER_PKT_PRE_CUT_1US_SHFT  23u
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_DIS_AUTORATE_TXP_REQ_ADDR   WF_PLE_TOP_PLE_FUNC_CTRL_0_ADDR
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_DIS_AUTORATE_TXP_REQ_MASK   0x00400000u                
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_DIS_AUTORATE_TXP_REQ_SHFT   22u
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_DIS_SKIP_REM_MPDU_ADDR      WF_PLE_TOP_PLE_FUNC_CTRL_0_ADDR
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_DIS_SKIP_REM_MPDU_MASK      0x00040000u                
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_DIS_SKIP_REM_MPDU_SHFT      18u
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_MACTX_ABORT_ASSERT_ADDR     WF_PLE_TOP_PLE_FUNC_CTRL_0_ADDR
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_MACTX_ABORT_ASSERT_MASK     0x00000200u                
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_MACTX_ABORT_ASSERT_SHFT     9u
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_MACTX_REQ_ASSERT_ADDR       WF_PLE_TOP_PLE_FUNC_CTRL_0_ADDR
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_MACTX_REQ_ASSERT_MASK       0x00000100u                
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_MACTX_REQ_ASSERT_SHFT       8u
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_DIS_STA_RLS_TO_1F_ADDR      WF_PLE_TOP_PLE_FUNC_CTRL_0_ADDR
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_DIS_STA_RLS_TO_1F_MASK      0x00000040u                
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_DIS_STA_RLS_TO_1F_SHFT      6u
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_ACK_LMAC_NO_FID_ADD_ADDR    WF_PLE_TOP_PLE_FUNC_CTRL_0_ADDR
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_ACK_LMAC_NO_FID_ADD_MASK    0x00000010u                
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_ACK_LMAC_NO_FID_ADD_SHFT    4u
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_MPDU_DONE_CNT_IN_NO_ADD_ADDR WF_PLE_TOP_PLE_FUNC_CTRL_0_ADDR
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_MPDU_DONE_CNT_IN_NO_ADD_MASK 0x00000008u                
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_MPDU_DONE_CNT_IN_NO_ADD_SHFT 3u
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_MPDU_DONE_CNT_IN_NO_TX_REQ_ADDR WF_PLE_TOP_PLE_FUNC_CTRL_0_ADDR
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_MPDU_DONE_CNT_IN_NO_TX_REQ_MASK 0x00000004u                
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_MPDU_DONE_CNT_IN_NO_TX_REQ_SHFT 2u
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_MACTX_ABORT_DEASSERT_ADDR   WF_PLE_TOP_PLE_FUNC_CTRL_0_ADDR
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_MACTX_ABORT_DEASSERT_MASK   0x00000002u                
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_MACTX_ABORT_DEASSERT_SHFT   1u
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_MACTX_REQ_DEASSERT_ADDR     WF_PLE_TOP_PLE_FUNC_CTRL_0_ADDR
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_MACTX_REQ_DEASSERT_MASK     0x00000001u                
#define WF_PLE_TOP_PLE_FUNC_CTRL_0_MACTX_REQ_DEASSERT_SHFT     0u


#define WF_PLE_TOP_PLE_FUNC_CTRL_1_DIS_CPU_MACTX_FL_HIT_AVOID_ADDR WF_PLE_TOP_PLE_FUNC_CTRL_1_ADDR
#define WF_PLE_TOP_PLE_FUNC_CTRL_1_DIS_CPU_MACTX_FL_HIT_AVOID_MASK 0x40000000u                
#define WF_PLE_TOP_PLE_FUNC_CTRL_1_DIS_CPU_MACTX_FL_HIT_AVOID_SHFT 30u
#define WF_PLE_TOP_PLE_FUNC_CTRL_1_PREDL_REQ_NORMAL_PRI_ADDR   WF_PLE_TOP_PLE_FUNC_CTRL_1_ADDR
#define WF_PLE_TOP_PLE_FUNC_CTRL_1_PREDL_REQ_NORMAL_PRI_MASK   0x00400000u                
#define WF_PLE_TOP_PLE_FUNC_CTRL_1_PREDL_REQ_NORMAL_PRI_SHFT   22u
#define WF_PLE_TOP_PLE_FUNC_CTRL_1_IGNR_DOUBLE_RLS_REQ_ADDR    WF_PLE_TOP_PLE_FUNC_CTRL_1_ADDR
#define WF_PLE_TOP_PLE_FUNC_CTRL_1_IGNR_DOUBLE_RLS_REQ_MASK    0x00000200u                
#define WF_PLE_TOP_PLE_FUNC_CTRL_1_IGNR_DOUBLE_RLS_REQ_SHFT    9u


#define WF_PLE_TOP_PORT_SER_CTRL_EN_WF_PORT_Q_OPR_BLOCKING_ADDR WF_PLE_TOP_PORT_SER_CTRL_ADDR
#define WF_PLE_TOP_PORT_SER_CTRL_EN_WF_PORT_Q_OPR_BLOCKING_MASK 0x00040000u                
#define WF_PLE_TOP_PORT_SER_CTRL_EN_WF_PORT_Q_OPR_BLOCKING_SHFT 18u
#define WF_PLE_TOP_PORT_SER_CTRL_EN_CPU_PORT_Q_OPR_BLOCKING_ADDR WF_PLE_TOP_PORT_SER_CTRL_ADDR
#define WF_PLE_TOP_PORT_SER_CTRL_EN_CPU_PORT_Q_OPR_BLOCKING_MASK 0x00020000u                
#define WF_PLE_TOP_PORT_SER_CTRL_EN_CPU_PORT_Q_OPR_BLOCKING_SHFT 17u
#define WF_PLE_TOP_PORT_SER_CTRL_EN_HIF_PORT_Q_OPR_BLOCKING_ADDR WF_PLE_TOP_PORT_SER_CTRL_ADDR
#define WF_PLE_TOP_PORT_SER_CTRL_EN_HIF_PORT_Q_OPR_BLOCKING_MASK 0x00010000u                
#define WF_PLE_TOP_PORT_SER_CTRL_EN_HIF_PORT_Q_OPR_BLOCKING_SHFT 16u
#define WF_PLE_TOP_PORT_SER_CTRL_EN_WF_PORT_D_OPR_BLOCKING_ADDR WF_PLE_TOP_PORT_SER_CTRL_ADDR
#define WF_PLE_TOP_PORT_SER_CTRL_EN_WF_PORT_D_OPR_BLOCKING_MASK 0x00000400u                
#define WF_PLE_TOP_PORT_SER_CTRL_EN_WF_PORT_D_OPR_BLOCKING_SHFT 10u
#define WF_PLE_TOP_PORT_SER_CTRL_EN_CPU_PORT_D_OPR_BLOCKING_ADDR WF_PLE_TOP_PORT_SER_CTRL_ADDR
#define WF_PLE_TOP_PORT_SER_CTRL_EN_CPU_PORT_D_OPR_BLOCKING_MASK 0x00000200u                
#define WF_PLE_TOP_PORT_SER_CTRL_EN_CPU_PORT_D_OPR_BLOCKING_SHFT 9u
#define WF_PLE_TOP_PORT_SER_CTRL_EN_HIF_PORT_D_OPR_BLOCKING_ADDR WF_PLE_TOP_PORT_SER_CTRL_ADDR
#define WF_PLE_TOP_PORT_SER_CTRL_EN_HIF_PORT_D_OPR_BLOCKING_MASK 0x00000100u                
#define WF_PLE_TOP_PORT_SER_CTRL_EN_HIF_PORT_D_OPR_BLOCKING_SHFT 8u
#define WF_PLE_TOP_PORT_SER_CTRL_EN_WF_PORT_ALLOC_BLOCKING_ADDR WF_PLE_TOP_PORT_SER_CTRL_ADDR
#define WF_PLE_TOP_PORT_SER_CTRL_EN_WF_PORT_ALLOC_BLOCKING_MASK 0x00000004u                
#define WF_PLE_TOP_PORT_SER_CTRL_EN_WF_PORT_ALLOC_BLOCKING_SHFT 2u
#define WF_PLE_TOP_PORT_SER_CTRL_EN_CPU_PORT_ALLOC_BLOCKING_ADDR WF_PLE_TOP_PORT_SER_CTRL_ADDR
#define WF_PLE_TOP_PORT_SER_CTRL_EN_CPU_PORT_ALLOC_BLOCKING_MASK 0x00000002u                
#define WF_PLE_TOP_PORT_SER_CTRL_EN_CPU_PORT_ALLOC_BLOCKING_SHFT 1u
#define WF_PLE_TOP_PORT_SER_CTRL_EN_HIF_PORT_ALLOC_BLOCKING_ADDR WF_PLE_TOP_PORT_SER_CTRL_ADDR
#define WF_PLE_TOP_PORT_SER_CTRL_EN_HIF_PORT_ALLOC_BLOCKING_MASK 0x00000001u                
#define WF_PLE_TOP_PORT_SER_CTRL_EN_HIF_PORT_ALLOC_BLOCKING_SHFT 0u


#define WF_PLE_TOP_MACTX_SER_CTRL_EN_MACTX_G3_BLOCKING_ADDR    WF_PLE_TOP_MACTX_SER_CTRL_ADDR
#define WF_PLE_TOP_MACTX_SER_CTRL_EN_MACTX_G3_BLOCKING_MASK    0x01000000u                
#define WF_PLE_TOP_MACTX_SER_CTRL_EN_MACTX_G3_BLOCKING_SHFT    24u
#define WF_PLE_TOP_MACTX_SER_CTRL_EN_MACTX_G2_BLOCKING_ADDR    WF_PLE_TOP_MACTX_SER_CTRL_ADDR
#define WF_PLE_TOP_MACTX_SER_CTRL_EN_MACTX_G2_BLOCKING_MASK    0x00010000u                
#define WF_PLE_TOP_MACTX_SER_CTRL_EN_MACTX_G2_BLOCKING_SHFT    16u
#define WF_PLE_TOP_MACTX_SER_CTRL_EN_MACTX_G1_BLOCKING_ADDR    WF_PLE_TOP_MACTX_SER_CTRL_ADDR
#define WF_PLE_TOP_MACTX_SER_CTRL_EN_MACTX_G1_BLOCKING_MASK    0x00000100u                
#define WF_PLE_TOP_MACTX_SER_CTRL_EN_MACTX_G1_BLOCKING_SHFT    8u
#define WF_PLE_TOP_MACTX_SER_CTRL_EN_MACTX_G0_BLOCKING_ADDR    WF_PLE_TOP_MACTX_SER_CTRL_ADDR
#define WF_PLE_TOP_MACTX_SER_CTRL_EN_MACTX_G0_BLOCKING_MASK    0x00000001u                
#define WF_PLE_TOP_MACTX_SER_CTRL_EN_MACTX_G0_BLOCKING_SHFT    0u


#define WF_PLE_TOP_INT_N9_EN_MASK_EN_DBDC1_ENQ_LMAC_INT_ADDR   WF_PLE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_DBDC1_ENQ_LMAC_INT_MASK   0x40000000u                
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_DBDC1_ENQ_LMAC_INT_SHFT   30u
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_DBDC1_EMPTY_INT_ADDR      WF_PLE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_DBDC1_EMPTY_INT_MASK      0x20000000u                
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_DBDC1_EMPTY_INT_SHFT      29u
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_DBDC1_NONEMPTY_INT_ADDR   WF_PLE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_DBDC1_NONEMPTY_INT_MASK   0x10000000u                
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_DBDC1_NONEMPTY_INT_SHFT   28u
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_DBDC0_ENQ_LMAC_INT_ADDR   WF_PLE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_DBDC0_ENQ_LMAC_INT_MASK   0x04000000u                
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_DBDC0_ENQ_LMAC_INT_SHFT   26u
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_DBDC0_EMPTY_INT_ADDR      WF_PLE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_DBDC0_EMPTY_INT_MASK      0x02000000u                
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_DBDC0_EMPTY_INT_SHFT      25u
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_DBDC0_NONEMPTY_INT_ADDR   WF_PLE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_DBDC0_NONEMPTY_INT_MASK   0x01000000u                
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_DBDC0_NONEMPTY_INT_SHFT   24u
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_AC_ENQ_LMAC_INT_ADDR      WF_PLE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_AC_ENQ_LMAC_INT_MASK      0x00400000u                
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_AC_ENQ_LMAC_INT_SHFT      22u
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_AC_EMPTY_INT_ADDR         WF_PLE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_AC_EMPTY_INT_MASK         0x00200000u                
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_AC_EMPTY_INT_SHFT         21u
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_AC_NONEMPTY_INT_ADDR      WF_PLE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_AC_NONEMPTY_INT_MASK      0x00100000u                
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_AC_NONEMPTY_INT_SHFT      20u
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_UMAC_SYSRAM_OUTRAN_ERROR_INT_ADDR WF_PLE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_UMAC_SYSRAM_OUTRAN_ERROR_INT_MASK 0x00040000u                
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_UMAC_SYSRAM_OUTRAN_ERROR_INT_SHFT 18u
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_TOGGLE_INT_ADDR           WF_PLE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_TOGGLE_INT_MASK           0x00010000u                
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_TOGGLE_INT_SHFT           16u
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_CPU_Q3_NE_ADDR            WF_PLE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_CPU_Q3_NE_MASK            0x00000008u                
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_CPU_Q3_NE_SHFT            3u
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_CPU_Q2_NE_ADDR            WF_PLE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_CPU_Q2_NE_MASK            0x00000004u                
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_CPU_Q2_NE_SHFT            2u
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_CPU_Q1_NE_ADDR            WF_PLE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_CPU_Q1_NE_MASK            0x00000002u                
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_CPU_Q1_NE_SHFT            1u
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_CPU_Q0_NE_ADDR            WF_PLE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_CPU_Q0_NE_MASK            0x00000001u                
#define WF_PLE_TOP_INT_N9_EN_MASK_EN_CPU_Q0_NE_SHFT            0u


#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DRR_STA_WMMID_ERR_ADDR   WF_PLE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DRR_STA_WMMID_ERR_MASK   0x80000000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DRR_STA_WMMID_ERR_SHFT   31u
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DRR_STA_WLANID_ERR_ADDR  WF_PLE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DRR_STA_WLANID_ERR_MASK  0x40000000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DRR_STA_WLANID_ERR_SHFT  30u
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DRR_CHRG_STA_ERR_ADDR    WF_PLE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DRR_CHRG_STA_ERR_MASK    0x20000000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DRR_CHRG_STA_ERR_SHFT    29u
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DRR_RL_ERR_ADDR          WF_PLE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DRR_RL_ERR_MASK          0x10000000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DRR_RL_ERR_SHFT          28u
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DRR_BL_ERR_ADDR          WF_PLE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DRR_BL_ERR_MASK          0x08000000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DRR_BL_ERR_SHFT          27u
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DRR_FL_ERR_ADDR          WF_PLE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DRR_FL_ERR_MASK          0x04000000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DRR_FL_ERR_SHFT          26u
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DRR_SRCH_DBDC1_ERR_ADDR  WF_PLE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DRR_SRCH_DBDC1_ERR_MASK  0x02000000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DRR_SRCH_DBDC1_ERR_SHFT  25u
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DRR_SRCH_DBDC0_ERR_ADDR  WF_PLE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DRR_SRCH_DBDC0_ERR_MASK  0x01000000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DRR_SRCH_DBDC0_ERR_SHFT  24u
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_BN1_TXCMD_HANG_ERR_ADDR  WF_PLE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_BN1_TXCMD_HANG_ERR_MASK  0x00800000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_BN1_TXCMD_HANG_ERR_SHFT  23u
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_BN0_TXCMD_HANG_ERR_ADDR  WF_PLE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_BN0_TXCMD_HANG_ERR_MASK  0x00400000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_BN0_TXCMD_HANG_ERR_SHFT  22u
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_BN1_MACTX_HANG_ERR_ADDR  WF_PLE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_BN1_MACTX_HANG_ERR_MASK  0x00200000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_BN1_MACTX_HANG_ERR_SHFT  21u
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_BN0_MACTX_HANG_ERR_ADDR  WF_PLE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_BN0_MACTX_HANG_ERR_MASK  0x00100000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_BN0_MACTX_HANG_ERR_SHFT  20u
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_QSTRUCT_ERR_ADDR         WF_PLE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_QSTRUCT_ERR_MASK         0x00080000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_QSTRUCT_ERR_SHFT         19u
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_FREE_HEAD_TAIL_ERR_ADDR  WF_PLE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_FREE_HEAD_TAIL_ERR_MASK  0x00040000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_FREE_HEAD_TAIL_ERR_SHFT  18u
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_LMAC_HANG_ERR_ADDR       WF_PLE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_LMAC_HANG_ERR_MASK       0x00020000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_LMAC_HANG_ERR_SHFT       17u
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_CPU_HANG_ERR_ADDR        WF_PLE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_CPU_HANG_ERR_MASK        0x00010000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_CPU_HANG_ERR_SHFT        16u
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_HIF_HANG_ERR_ADDR        WF_PLE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_HIF_HANG_ERR_MASK        0x00008000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_HIF_HANG_ERR_SHFT        15u
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_PL_HANG_ERR_ADDR         WF_PLE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_PL_HANG_ERR_MASK         0x00004000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_PL_HANG_ERR_SHFT         14u
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_FL_HANG_ERR_ADDR         WF_PLE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_FL_HANG_ERR_MASK         0x00002000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_FL_HANG_ERR_SHFT         13u
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P2_ADDR    WF_PLE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P2_MASK    0x00001000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P2_SHFT    12u
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P1_ADDR    WF_PLE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P1_MASK    0x00000800u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P1_SHFT    11u
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P0_ADDR    WF_PLE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P0_MASK    0x00000400u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P0_SHFT    10u
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_MDP_HANG_ERR_ADDR        WF_PLE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_MDP_HANG_ERR_MASK        0x00000100u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_MDP_HANG_ERR_SHFT        8u
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_MDP_D_OPER_ERR_ADDR      WF_PLE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_MDP_D_OPER_ERR_MASK      0x00000080u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_MDP_D_OPER_ERR_SHFT      7u
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DOUBLE_RLS_ERR_ADDR      WF_PLE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DOUBLE_RLS_ERR_MASK      0x00000040u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_DOUBLE_RLS_ERR_SHFT      6u
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P2_ADDR         WF_PLE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P2_MASK         0x00000020u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P2_SHFT         5u
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P1_ADDR         WF_PLE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P1_MASK         0x00000010u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P1_SHFT         4u
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P0_ADDR         WF_PLE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P0_MASK         0x00000008u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P0_SHFT         3u
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P2_ADDR        WF_PLE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P2_MASK        0x00000004u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P2_SHFT        2u
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P1_ADDR        WF_PLE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P1_MASK        0x00000002u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P1_SHFT        1u
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P0_ADDR        WF_PLE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P0_MASK        0x00000001u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P0_SHFT        0u


#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_TXCMD_D_OPER_ERR_ADDR  WF_PLE_TOP_INT_N9_ERR_MASK_1_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_TXCMD_D_OPER_ERR_MASK  0x80000000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_TXCMD_D_OPER_ERR_SHFT  31u
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_SPL_D_OPER_ERR_ADDR    WF_PLE_TOP_INT_N9_ERR_MASK_1_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_SPL_D_OPER_ERR_MASK    0x40000000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_SPL_D_OPER_ERR_SHFT    30u
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_MACTX_D_OPER_ERR_ADDR  WF_PLE_TOP_INT_N9_ERR_MASK_1_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_MACTX_D_OPER_ERR_MASK  0x20000000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_MACTX_D_OPER_ERR_SHFT  29u
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_RLS_D_OPER_ERR_ADDR    WF_PLE_TOP_INT_N9_ERR_MASK_1_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_RLS_D_OPER_ERR_MASK    0x10000000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_RLS_D_OPER_ERR_SHFT    28u
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_MDP_RDPIOC_HANG_ERR_ADDR WF_PLE_TOP_INT_N9_ERR_MASK_1_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_MDP_RDPIOC_HANG_ERR_MASK 0x00020000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_MDP_RDPIOC_HANG_ERR_SHFT 17u
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_MDP_TDPIOC_HANG_ERR_ADDR WF_PLE_TOP_INT_N9_ERR_MASK_1_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_MDP_TDPIOC_HANG_ERR_MASK 0x00010000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_MDP_TDPIOC_HANG_ERR_SHFT 16u
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_UWTBL_HANG_ERR_ADDR    WF_PLE_TOP_INT_N9_ERR_MASK_1_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_UWTBL_HANG_ERR_MASK    0x00000800u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_UWTBL_HANG_ERR_SHFT    11u
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_MDP_RDP_WB_HANG_ERR_ADDR WF_PLE_TOP_INT_N9_ERR_MASK_1_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_MDP_RDP_WB_HANG_ERR_MASK 0x00000400u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_MDP_RDP_WB_HANG_ERR_SHFT 10u
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_SEC1_HANG_ERR_ADDR     WF_PLE_TOP_INT_N9_ERR_MASK_1_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_SEC1_HANG_ERR_MASK     0x00000040u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_SEC1_HANG_ERR_SHFT     6u
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_SEC0_HANG_ERR_ADDR     WF_PLE_TOP_INT_N9_ERR_MASK_1_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_SEC0_HANG_ERR_MASK     0x00000020u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_SEC0_HANG_ERR_SHFT     5u
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_PF_HANG_ERR_ADDR       WF_PLE_TOP_INT_N9_ERR_MASK_1_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_PF_HANG_ERR_MASK       0x00000010u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_PF_HANG_ERR_SHFT       4u
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_MDP_RIOC_HANG_ERR_ADDR WF_PLE_TOP_INT_N9_ERR_MASK_1_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_MDP_RIOC_HANG_ERR_MASK 0x00000008u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_MDP_RIOC_HANG_ERR_SHFT 3u
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_MDP_TIOC_HANG_ERR_ADDR WF_PLE_TOP_INT_N9_ERR_MASK_1_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_MDP_TIOC_HANG_ERR_MASK 0x00000004u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_MDP_TIOC_HANG_ERR_SHFT 2u
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_MDP_RDP_HANG_ERR_ADDR  WF_PLE_TOP_INT_N9_ERR_MASK_1_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_MDP_RDP_HANG_ERR_MASK  0x00000002u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_MDP_RDP_HANG_ERR_SHFT  1u
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_BN0_MDP_TDP_HANG_ERR_ADDR WF_PLE_TOP_INT_N9_ERR_MASK_1_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_BN0_MDP_TDP_HANG_ERR_MASK 0x00000001u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_1_EN_BN0_MDP_TDP_HANG_ERR_SHFT 0u


#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID3_ENQ_LMAC_INT_ADDR WF_PLE_TOP_N9_BSS_PS_INT_MASK_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID3_ENQ_LMAC_INT_MASK 0x00080000u                
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID3_ENQ_LMAC_INT_SHFT 19u
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID2_ENQ_LMAC_INT_ADDR WF_PLE_TOP_N9_BSS_PS_INT_MASK_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID2_ENQ_LMAC_INT_MASK 0x00040000u                
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID2_ENQ_LMAC_INT_SHFT 18u
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID1_ENQ_LMAC_INT_ADDR WF_PLE_TOP_N9_BSS_PS_INT_MASK_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID1_ENQ_LMAC_INT_MASK 0x00020000u                
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID1_ENQ_LMAC_INT_SHFT 17u
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID0_ENQ_LMAC_INT_ADDR WF_PLE_TOP_N9_BSS_PS_INT_MASK_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID0_ENQ_LMAC_INT_MASK 0x00010000u                
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID0_ENQ_LMAC_INT_SHFT 16u
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BN1_BSSID3_EMPTY_INT_ADDR WF_PLE_TOP_N9_BSS_PS_INT_MASK_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BN1_BSSID3_EMPTY_INT_MASK 0x00008000u                
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BN1_BSSID3_EMPTY_INT_SHFT 15u
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BN1_BSSID2_EMPTY_INT_ADDR WF_PLE_TOP_N9_BSS_PS_INT_MASK_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BN1_BSSID2_EMPTY_INT_MASK 0x00004000u                
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BN1_BSSID2_EMPTY_INT_SHFT 14u
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BN1_BSSID1_EMPTY_INT_ADDR WF_PLE_TOP_N9_BSS_PS_INT_MASK_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BN1_BSSID1_EMPTY_INT_MASK 0x00002000u                
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BN1_BSSID1_EMPTY_INT_SHFT 13u
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BN1_BSSID0_EMPTY_INT_ADDR WF_PLE_TOP_N9_BSS_PS_INT_MASK_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BN1_BSSID0_EMPTY_INT_MASK 0x00001000u                
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BN1_BSSID0_EMPTY_INT_SHFT 12u
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID3_EMPTY_INT_ADDR WF_PLE_TOP_N9_BSS_PS_INT_MASK_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID3_EMPTY_INT_MASK 0x00000800u                
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID3_EMPTY_INT_SHFT 11u
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID2_EMPTY_INT_ADDR WF_PLE_TOP_N9_BSS_PS_INT_MASK_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID2_EMPTY_INT_MASK 0x00000400u                
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID2_EMPTY_INT_SHFT 10u
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID1_EMPTY_INT_ADDR WF_PLE_TOP_N9_BSS_PS_INT_MASK_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID1_EMPTY_INT_MASK 0x00000200u                
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID1_EMPTY_INT_SHFT 9u
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID0_EMPTY_INT_ADDR WF_PLE_TOP_N9_BSS_PS_INT_MASK_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID0_EMPTY_INT_MASK 0x00000100u                
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID0_EMPTY_INT_SHFT 8u
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BN1_BSSID3_NONEMPTY_INT_ADDR WF_PLE_TOP_N9_BSS_PS_INT_MASK_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BN1_BSSID3_NONEMPTY_INT_MASK 0x00000080u                
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BN1_BSSID3_NONEMPTY_INT_SHFT 7u
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BN1_BSSID2_NONEMPTY_INT_ADDR WF_PLE_TOP_N9_BSS_PS_INT_MASK_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BN1_BSSID2_NONEMPTY_INT_MASK 0x00000040u                
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BN1_BSSID2_NONEMPTY_INT_SHFT 6u
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BN1_BSSID1_NONEMPTY_INT_ADDR WF_PLE_TOP_N9_BSS_PS_INT_MASK_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BN1_BSSID1_NONEMPTY_INT_MASK 0x00000020u                
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BN1_BSSID1_NONEMPTY_INT_SHFT 5u
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BN1_BSSID0_NONEMPTY_INT_ADDR WF_PLE_TOP_N9_BSS_PS_INT_MASK_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BN1_BSSID0_NONEMPTY_INT_MASK 0x00000010u                
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BN1_BSSID0_NONEMPTY_INT_SHFT 4u
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID3_NONEMPTY_INT_ADDR WF_PLE_TOP_N9_BSS_PS_INT_MASK_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID3_NONEMPTY_INT_MASK 0x00000008u                
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID3_NONEMPTY_INT_SHFT 3u
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID2_NONEMPTY_INT_ADDR WF_PLE_TOP_N9_BSS_PS_INT_MASK_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID2_NONEMPTY_INT_MASK 0x00000004u                
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID2_NONEMPTY_INT_SHFT 2u
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID1_NONEMPTY_INT_ADDR WF_PLE_TOP_N9_BSS_PS_INT_MASK_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID1_NONEMPTY_INT_MASK 0x00000002u                
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID1_NONEMPTY_INT_SHFT 1u
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID0_NONEMPTY_INT_ADDR WF_PLE_TOP_N9_BSS_PS_INT_MASK_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID0_NONEMPTY_INT_MASK 0x00000001u                
#define WF_PLE_TOP_N9_BSS_PS_INT_MASK_EN_BSSID0_NONEMPTY_INT_SHFT 0u


#define WF_PLE_TOP_HOST_REPORT0_WMCPU_RPT_PID_ADDR             WF_PLE_TOP_HOST_REPORT0_ADDR
#define WF_PLE_TOP_HOST_REPORT0_WMCPU_RPT_PID_MASK             0x80000000u                
#define WF_PLE_TOP_HOST_REPORT0_WMCPU_RPT_PID_SHFT             31u
#define WF_PLE_TOP_HOST_REPORT0_WMCPU_RPT_QID_ADDR             WF_PLE_TOP_HOST_REPORT0_ADDR
#define WF_PLE_TOP_HOST_REPORT0_WMCPU_RPT_QID_MASK             0x7F000000u                
#define WF_PLE_TOP_HOST_REPORT0_WMCPU_RPT_QID_SHFT             24u
#define WF_PLE_TOP_HOST_REPORT0_SRC0_RPT_PID_ADDR              WF_PLE_TOP_HOST_REPORT0_ADDR
#define WF_PLE_TOP_HOST_REPORT0_SRC0_RPT_PID_MASK              0x00800000u                
#define WF_PLE_TOP_HOST_REPORT0_SRC0_RPT_PID_SHFT              23u
#define WF_PLE_TOP_HOST_REPORT0_SRC0_RPT_QID_ADDR              WF_PLE_TOP_HOST_REPORT0_ADDR
#define WF_PLE_TOP_HOST_REPORT0_SRC0_RPT_QID_MASK              0x007F0000u                
#define WF_PLE_TOP_HOST_REPORT0_SRC0_RPT_QID_SHFT              16u
#define WF_PLE_TOP_HOST_REPORT0_HOST_RPT_PACK_TH_ADDR          WF_PLE_TOP_HOST_REPORT0_ADDR
#define WF_PLE_TOP_HOST_REPORT0_HOST_RPT_PACK_TH_MASK          0x0000FF00u                
#define WF_PLE_TOP_HOST_REPORT0_HOST_RPT_PACK_TH_SHFT          8u
#define WF_PLE_TOP_HOST_REPORT0_AIR_DELAY_HOST_REPORT_EN_ADDR  WF_PLE_TOP_HOST_REPORT0_ADDR
#define WF_PLE_TOP_HOST_REPORT0_AIR_DELAY_HOST_REPORT_EN_MASK  0x00000080u                
#define WF_PLE_TOP_HOST_REPORT0_AIR_DELAY_HOST_REPORT_EN_SHFT  7u
#define WF_PLE_TOP_HOST_REPORT0_DIS_BN0_HIF_RPT_AGG_ADDR       WF_PLE_TOP_HOST_REPORT0_ADDR
#define WF_PLE_TOP_HOST_REPORT0_DIS_BN0_HIF_RPT_AGG_MASK       0x00000040u                
#define WF_PLE_TOP_HOST_REPORT0_DIS_BN0_HIF_RPT_AGG_SHFT       6u
#define WF_PLE_TOP_HOST_REPORT0_WMCPU_MSDU_ID_NUM_ADDR         WF_PLE_TOP_HOST_REPORT0_ADDR
#define WF_PLE_TOP_HOST_REPORT0_WMCPU_MSDU_ID_NUM_MASK         0x00000030u                
#define WF_PLE_TOP_HOST_REPORT0_WMCPU_MSDU_ID_NUM_SHFT         4u
#define WF_PLE_TOP_HOST_REPORT0_HOST_RPT_TX_LATENCY_ADDR       WF_PLE_TOP_HOST_REPORT0_ADDR
#define WF_PLE_TOP_HOST_REPORT0_HOST_RPT_TX_LATENCY_MASK       0x00000008u                
#define WF_PLE_TOP_HOST_REPORT0_HOST_RPT_TX_LATENCY_SHFT       3u
#define WF_PLE_TOP_HOST_REPORT0_HOST_RPT_VER0_EN_ADDR          WF_PLE_TOP_HOST_REPORT0_ADDR
#define WF_PLE_TOP_HOST_REPORT0_HOST_RPT_VER0_EN_MASK          0x00000004u                
#define WF_PLE_TOP_HOST_REPORT0_HOST_RPT_VER0_EN_SHFT          2u
#define WF_PLE_TOP_HOST_REPORT0_DIS_HOST_RPT_ADDR              WF_PLE_TOP_HOST_REPORT0_ADDR
#define WF_PLE_TOP_HOST_REPORT0_DIS_HOST_RPT_MASK              0x00000002u                
#define WF_PLE_TOP_HOST_REPORT0_DIS_HOST_RPT_SHFT              1u


#define WF_PLE_TOP_HOST_REPORT1_RLS4_RPT_PID_ADDR              WF_PLE_TOP_HOST_REPORT1_ADDR
#define WF_PLE_TOP_HOST_REPORT1_RLS4_RPT_PID_MASK              0x80000000u                
#define WF_PLE_TOP_HOST_REPORT1_RLS4_RPT_PID_SHFT              31u
#define WF_PLE_TOP_HOST_REPORT1_RLS4_RPT_QID_ADDR              WF_PLE_TOP_HOST_REPORT1_ADDR
#define WF_PLE_TOP_HOST_REPORT1_RLS4_RPT_QID_MASK              0x7F000000u                
#define WF_PLE_TOP_HOST_REPORT1_RLS4_RPT_QID_SHFT              24u
#define WF_PLE_TOP_HOST_REPORT1_DIS_RLS4_RPT_AGG_ADDR          WF_PLE_TOP_HOST_REPORT1_ADDR
#define WF_PLE_TOP_HOST_REPORT1_DIS_RLS4_RPT_AGG_MASK          0x00800000u                
#define WF_PLE_TOP_HOST_REPORT1_DIS_RLS4_RPT_AGG_SHFT          23u
#define WF_PLE_TOP_HOST_REPORT1_DIS_BN1_HIF_RPT_AGG_ADDR       WF_PLE_TOP_HOST_REPORT1_ADDR
#define WF_PLE_TOP_HOST_REPORT1_DIS_BN1_HIF_RPT_AGG_MASK       0x00400000u                
#define WF_PLE_TOP_HOST_REPORT1_DIS_BN1_HIF_RPT_AGG_SHFT       22u
#define WF_PLE_TOP_HOST_REPORT1_DIS_MD_HIF_RPT_AGG_ADDR        WF_PLE_TOP_HOST_REPORT1_ADDR
#define WF_PLE_TOP_HOST_REPORT1_DIS_MD_HIF_RPT_AGG_MASK        0x00200000u                
#define WF_PLE_TOP_HOST_REPORT1_DIS_MD_HIF_RPT_AGG_SHFT        21u
#define WF_PLE_TOP_HOST_REPORT1_DIS_WMCPU_RPT_AGG_ADDR         WF_PLE_TOP_HOST_REPORT1_ADDR
#define WF_PLE_TOP_HOST_REPORT1_DIS_WMCPU_RPT_AGG_MASK         0x00100000u                
#define WF_PLE_TOP_HOST_REPORT1_DIS_WMCPU_RPT_AGG_SHFT         20u
#define WF_PLE_TOP_HOST_REPORT1_HOST_RPT_PG_SIZE_ADDR          WF_PLE_TOP_HOST_REPORT1_ADDR
#define WF_PLE_TOP_HOST_REPORT1_HOST_RPT_PG_SIZE_MASK          0x000F0000u                
#define WF_PLE_TOP_HOST_REPORT1_HOST_RPT_PG_SIZE_SHFT          16u
#define WF_PLE_TOP_HOST_REPORT1_SRC1_RPT_PID_ADDR              WF_PLE_TOP_HOST_REPORT1_ADDR
#define WF_PLE_TOP_HOST_REPORT1_SRC1_RPT_PID_MASK              0x00008000u                
#define WF_PLE_TOP_HOST_REPORT1_SRC1_RPT_PID_SHFT              15u
#define WF_PLE_TOP_HOST_REPORT1_SRC1_RPT_QID_ADDR              WF_PLE_TOP_HOST_REPORT1_ADDR
#define WF_PLE_TOP_HOST_REPORT1_SRC1_RPT_QID_MASK              0x00007F00u                
#define WF_PLE_TOP_HOST_REPORT1_SRC1_RPT_QID_SHFT              8u


#define WF_PLE_TOP_HOST_REPORT2_QHEAD_TIME_SEL_ADDR            WF_PLE_TOP_HOST_REPORT2_ADDR
#define WF_PLE_TOP_HOST_REPORT2_QHEAD_TIME_SEL_MASK            0x00800000u                
#define WF_PLE_TOP_HOST_REPORT2_QHEAD_TIME_SEL_SHFT            23u
#define WF_PLE_TOP_HOST_REPORT2_TRANSMIT_DELAY_SEL_ADDR        WF_PLE_TOP_HOST_REPORT2_ADDR
#define WF_PLE_TOP_HOST_REPORT2_TRANSMIT_DELAY_SEL_MASK        0x00400000u                
#define WF_PLE_TOP_HOST_REPORT2_TRANSMIT_DELAY_SEL_SHFT        22u
#define WF_PLE_TOP_HOST_REPORT2_AIR_TIME_HOST_REPORT_MODE_ADDR WF_PLE_TOP_HOST_REPORT2_ADDR
#define WF_PLE_TOP_HOST_REPORT2_AIR_TIME_HOST_REPORT_MODE_MASK 0x00200000u                
#define WF_PLE_TOP_HOST_REPORT2_AIR_TIME_HOST_REPORT_MODE_SHFT 21u
#define WF_PLE_TOP_HOST_REPORT2_AIR_TIME_HOST_REPORT_EN_ADDR   WF_PLE_TOP_HOST_REPORT2_ADDR
#define WF_PLE_TOP_HOST_REPORT2_AIR_TIME_HOST_REPORT_EN_MASK   0x00100000u                
#define WF_PLE_TOP_HOST_REPORT2_AIR_TIME_HOST_REPORT_EN_SHFT   20u
#define WF_PLE_TOP_HOST_REPORT2_RPT_VER_ADDR                   WF_PLE_TOP_HOST_REPORT2_ADDR
#define WF_PLE_TOP_HOST_REPORT2_RPT_VER_MASK                   0x000F0000u                
#define WF_PLE_TOP_HOST_REPORT2_RPT_VER_SHFT                   16u
#define WF_PLE_TOP_HOST_REPORT2_SRC3_RPT_PID_ADDR              WF_PLE_TOP_HOST_REPORT2_ADDR
#define WF_PLE_TOP_HOST_REPORT2_SRC3_RPT_PID_MASK              0x00008000u                
#define WF_PLE_TOP_HOST_REPORT2_SRC3_RPT_PID_SHFT              15u
#define WF_PLE_TOP_HOST_REPORT2_SRC3_RPT_QID_ADDR              WF_PLE_TOP_HOST_REPORT2_ADDR
#define WF_PLE_TOP_HOST_REPORT2_SRC3_RPT_QID_MASK              0x00007F00u                
#define WF_PLE_TOP_HOST_REPORT2_SRC3_RPT_QID_SHFT              8u
#define WF_PLE_TOP_HOST_REPORT2_SRC2_RPT_PID_ADDR              WF_PLE_TOP_HOST_REPORT2_ADDR
#define WF_PLE_TOP_HOST_REPORT2_SRC2_RPT_PID_MASK              0x00000080u                
#define WF_PLE_TOP_HOST_REPORT2_SRC2_RPT_PID_SHFT              7u
#define WF_PLE_TOP_HOST_REPORT2_SRC2_RPT_QID_ADDR              WF_PLE_TOP_HOST_REPORT2_ADDR
#define WF_PLE_TOP_HOST_REPORT2_SRC2_RPT_QID_MASK              0x0000007Fu                
#define WF_PLE_TOP_HOST_REPORT2_SRC2_RPT_QID_SHFT              0u


#define WF_PLE_TOP_RELEASE_CTRL_0_DROP_RLS_PID_ADDR            WF_PLE_TOP_RELEASE_CTRL_0_ADDR
#define WF_PLE_TOP_RELEASE_CTRL_0_DROP_RLS_PID_MASK            0x03000000u                
#define WF_PLE_TOP_RELEASE_CTRL_0_DROP_RLS_PID_SHFT            24u
#define WF_PLE_TOP_RELEASE_CTRL_0_DROP_RLS_QID_ADDR            WF_PLE_TOP_RELEASE_CTRL_0_ADDR
#define WF_PLE_TOP_RELEASE_CTRL_0_DROP_RLS_QID_MASK            0x007F0000u                
#define WF_PLE_TOP_RELEASE_CTRL_0_DROP_RLS_QID_SHFT            16u
#define WF_PLE_TOP_RELEASE_CTRL_0_NOR_RLS_PID_ADDR             WF_PLE_TOP_RELEASE_CTRL_0_ADDR
#define WF_PLE_TOP_RELEASE_CTRL_0_NOR_RLS_PID_MASK             0x00000300u                
#define WF_PLE_TOP_RELEASE_CTRL_0_NOR_RLS_PID_SHFT             8u
#define WF_PLE_TOP_RELEASE_CTRL_0_NOR_RLS_QID_ADDR             WF_PLE_TOP_RELEASE_CTRL_0_ADDR
#define WF_PLE_TOP_RELEASE_CTRL_0_NOR_RLS_QID_MASK             0x0000007Fu                
#define WF_PLE_TOP_RELEASE_CTRL_0_NOR_RLS_QID_SHFT             0u


#define WF_PLE_TOP_RELEASE_CTRL_1_BCN1_RLS_PID_ADDR            WF_PLE_TOP_RELEASE_CTRL_1_ADDR
#define WF_PLE_TOP_RELEASE_CTRL_1_BCN1_RLS_PID_MASK            0x03000000u                
#define WF_PLE_TOP_RELEASE_CTRL_1_BCN1_RLS_PID_SHFT            24u
#define WF_PLE_TOP_RELEASE_CTRL_1_BCN1_RLS_QID_ADDR            WF_PLE_TOP_RELEASE_CTRL_1_ADDR
#define WF_PLE_TOP_RELEASE_CTRL_1_BCN1_RLS_QID_MASK            0x007F0000u                
#define WF_PLE_TOP_RELEASE_CTRL_1_BCN1_RLS_QID_SHFT            16u
#define WF_PLE_TOP_RELEASE_CTRL_1_BCN0_RLS_PID_ADDR            WF_PLE_TOP_RELEASE_CTRL_1_ADDR
#define WF_PLE_TOP_RELEASE_CTRL_1_BCN0_RLS_PID_MASK            0x00000300u                
#define WF_PLE_TOP_RELEASE_CTRL_1_BCN0_RLS_PID_SHFT            8u
#define WF_PLE_TOP_RELEASE_CTRL_1_BCN0_RLS_QID_ADDR            WF_PLE_TOP_RELEASE_CTRL_1_ADDR
#define WF_PLE_TOP_RELEASE_CTRL_1_BCN0_RLS_QID_MASK            0x0000007Fu                
#define WF_PLE_TOP_RELEASE_CTRL_1_BCN0_RLS_QID_SHFT            0u


#define WF_PLE_TOP_RELEASE_CTRL_3_NOR_BN1_RLS_PID_ADDR         WF_PLE_TOP_RELEASE_CTRL_3_ADDR
#define WF_PLE_TOP_RELEASE_CTRL_3_NOR_BN1_RLS_PID_MASK         0x03000000u                
#define WF_PLE_TOP_RELEASE_CTRL_3_NOR_BN1_RLS_PID_SHFT         24u
#define WF_PLE_TOP_RELEASE_CTRL_3_NOR_BN1_RLS_QID_ADDR         WF_PLE_TOP_RELEASE_CTRL_3_ADDR
#define WF_PLE_TOP_RELEASE_CTRL_3_NOR_BN1_RLS_QID_MASK         0x007F0000u                
#define WF_PLE_TOP_RELEASE_CTRL_3_NOR_BN1_RLS_QID_SHFT         16u
#define WF_PLE_TOP_RELEASE_CTRL_3_MIB_TYPE_EN_ADDR             WF_PLE_TOP_RELEASE_CTRL_3_ADDR
#define WF_PLE_TOP_RELEASE_CTRL_3_MIB_TYPE_EN_MASK             0x00007000u                
#define WF_PLE_TOP_RELEASE_CTRL_3_MIB_TYPE_EN_SHFT             12u
#define WF_PLE_TOP_RELEASE_CTRL_3_RLS_FREE_DONE_PG_SIZE_ADDR   WF_PLE_TOP_RELEASE_CTRL_3_ADDR
#define WF_PLE_TOP_RELEASE_CTRL_3_RLS_FREE_DONE_PG_SIZE_MASK   0x0000000Fu                
#define WF_PLE_TOP_RELEASE_CTRL_3_RLS_FREE_DONE_PG_SIZE_SHFT   0u


#define WF_PLE_TOP_BLK_MODE_RATE_LMT_BN1_MACTX_BLK_RATE_LMT_ADDR WF_PLE_TOP_BLK_MODE_RATE_LMT_ADDR
#define WF_PLE_TOP_BLK_MODE_RATE_LMT_BN1_MACTX_BLK_RATE_LMT_MASK 0xFFFF0000u                
#define WF_PLE_TOP_BLK_MODE_RATE_LMT_BN1_MACTX_BLK_RATE_LMT_SHFT 16u
#define WF_PLE_TOP_BLK_MODE_RATE_LMT_BN0_MACTX_BLK_RATE_LMT_ADDR WF_PLE_TOP_BLK_MODE_RATE_LMT_ADDR
#define WF_PLE_TOP_BLK_MODE_RATE_LMT_BN0_MACTX_BLK_RATE_LMT_MASK 0x0000FFFFu                
#define WF_PLE_TOP_BLK_MODE_RATE_LMT_BN0_MACTX_BLK_RATE_LMT_SHFT 0u


#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_MDP_PORT_DYN_CKG_ADDR WF_PLE_TOP_PLE_MODULE_CKG_DIS_ADDR
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_MDP_PORT_DYN_CKG_MASK 0x00400000u                
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_MDP_PORT_DYN_CKG_SHFT 22u
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_PLE_AGGINFO_DYN_CKG_ADDR WF_PLE_TOP_PLE_MODULE_CKG_DIS_ADDR
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_PLE_AGGINFO_DYN_CKG_MASK 0x00200000u                
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_PLE_AGGINFO_DYN_CKG_SHFT 21u
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_AMSDU_PORT_DYN_CKG_ADDR WF_PLE_TOP_PLE_MODULE_CKG_DIS_ADDR
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_AMSDU_PORT_DYN_CKG_MASK 0x00001000u                
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_AMSDU_PORT_DYN_CKG_SHFT 12u
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_DBG_DYN_CKG_ADDR     WF_PLE_TOP_PLE_MODULE_CKG_DIS_ADDR
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_DBG_DYN_CKG_MASK     0x00000800u                
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_DBG_DYN_CKG_SHFT     11u
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_CPU_WRAP_DYN_CKG_ADDR WF_PLE_TOP_PLE_MODULE_CKG_DIS_ADDR
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_CPU_WRAP_DYN_CKG_MASK 0x00000400u                
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_CPU_WRAP_DYN_CKG_SHFT 10u
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_CSR_DYN_CKG_ADDR     WF_PLE_TOP_PLE_MODULE_CKG_DIS_ADDR
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_CSR_DYN_CKG_MASK     0x00000200u                
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_CSR_DYN_CKG_SHFT     9u
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_PSEPORT_DYN_CKG_ADDR WF_PLE_TOP_PLE_MODULE_CKG_DIS_ADDR
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_PSEPORT_DYN_CKG_MASK 0x00000100u                
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_PSEPORT_DYN_CKG_SHFT 8u
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_MACTX_DYN_CKG_ADDR   WF_PLE_TOP_PLE_MODULE_CKG_DIS_ADDR
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_MACTX_DYN_CKG_MASK   0x00000080u                
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_MACTX_DYN_CKG_SHFT   7u
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_RL_DYN_CKG_ADDR      WF_PLE_TOP_PLE_MODULE_CKG_DIS_ADDR
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_RL_DYN_CKG_MASK      0x00000040u                
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_RL_DYN_CKG_SHFT      6u
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_RLS_DYN_CKG_ADDR     WF_PLE_TOP_PLE_MODULE_CKG_DIS_ADDR
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_RLS_DYN_CKG_MASK     0x00000020u                
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_RLS_DYN_CKG_SHFT     5u
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_WF_PORT_DYN_CKG_ADDR WF_PLE_TOP_PLE_MODULE_CKG_DIS_ADDR
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_WF_PORT_DYN_CKG_MASK 0x00000010u                
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_WF_PORT_DYN_CKG_SHFT 4u
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_HIF_PORT_DYN_CKG_ADDR WF_PLE_TOP_PLE_MODULE_CKG_DIS_ADDR
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_HIF_PORT_DYN_CKG_MASK 0x00000008u                
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_HIF_PORT_DYN_CKG_SHFT 3u
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_CPU_PORT_DYN_CKG_ADDR WF_PLE_TOP_PLE_MODULE_CKG_DIS_ADDR
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_CPU_PORT_DYN_CKG_MASK 0x00000004u                
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_CPU_PORT_DYN_CKG_SHFT 2u
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_PL_DYN_CKG_ADDR      WF_PLE_TOP_PLE_MODULE_CKG_DIS_ADDR
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_PL_DYN_CKG_MASK      0x00000002u                
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_PL_DYN_CKG_SHFT      1u
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_FL_DYN_CKG_ADDR      WF_PLE_TOP_PLE_MODULE_CKG_DIS_ADDR
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_FL_DYN_CKG_MASK      0x00000001u                
#define WF_PLE_TOP_PLE_MODULE_CKG_DIS_DIS_FL_DYN_CKG_SHFT      0u


#define WF_PLE_TOP_PLE_DELAY_TX_CTRL_DELAY_TX_TIMEOUT_TH_ADDR  WF_PLE_TOP_PLE_DELAY_TX_CTRL_ADDR
#define WF_PLE_TOP_PLE_DELAY_TX_CTRL_DELAY_TX_TIMEOUT_TH_MASK  0xFFFF0000u                
#define WF_PLE_TOP_PLE_DELAY_TX_CTRL_DELAY_TX_TIMEOUT_TH_SHFT  16u
#define WF_PLE_TOP_PLE_DELAY_TX_CTRL_DELAY_TX_PAGE_TH_ADDR     WF_PLE_TOP_PLE_DELAY_TX_CTRL_ADDR
#define WF_PLE_TOP_PLE_DELAY_TX_CTRL_DELAY_TX_PAGE_TH_MASK     0x00001FFFu                
#define WF_PLE_TOP_PLE_DELAY_TX_CTRL_DELAY_TX_PAGE_TH_SHFT     0u


#define WF_PLE_TOP_PLE_STATION_REDIR_CTRL_STA_REDIR_QID_ADDR   WF_PLE_TOP_PLE_STATION_REDIR_CTRL_ADDR
#define WF_PLE_TOP_PLE_STATION_REDIR_CTRL_STA_REDIR_QID_MASK   0x007F0000u                
#define WF_PLE_TOP_PLE_STATION_REDIR_CTRL_STA_REDIR_QID_SHFT   16u
#define WF_PLE_TOP_PLE_STATION_REDIR_CTRL_STA_REDIR_PASUE_TXD_ADDR WF_PLE_TOP_PLE_STATION_REDIR_CTRL_ADDR
#define WF_PLE_TOP_PLE_STATION_REDIR_CTRL_STA_REDIR_PASUE_TXD_MASK 0x00000100u                
#define WF_PLE_TOP_PLE_STATION_REDIR_CTRL_STA_REDIR_PASUE_TXD_SHFT 8u
#define WF_PLE_TOP_PLE_STATION_REDIR_CTRL_STA_REDIR_PID_ADDR   WF_PLE_TOP_PLE_STATION_REDIR_CTRL_ADDR
#define WF_PLE_TOP_PLE_STATION_REDIR_CTRL_STA_REDIR_PID_MASK   0x000000C0u                
#define WF_PLE_TOP_PLE_STATION_REDIR_CTRL_STA_REDIR_PID_SHFT   6u


#define WF_PLE_TOP_MACTX_LENGTH_LIMIT_MACTX_LENGTH_LIMIT_BAND1_ADDR WF_PLE_TOP_MACTX_LENGTH_LIMIT_ADDR
#define WF_PLE_TOP_MACTX_LENGTH_LIMIT_MACTX_LENGTH_LIMIT_BAND1_MASK 0xFFFF0000u                
#define WF_PLE_TOP_MACTX_LENGTH_LIMIT_MACTX_LENGTH_LIMIT_BAND1_SHFT 16u
#define WF_PLE_TOP_MACTX_LENGTH_LIMIT_MACTX_LENGTH_LIMIT_BAND0_ADDR WF_PLE_TOP_MACTX_LENGTH_LIMIT_ADDR
#define WF_PLE_TOP_MACTX_LENGTH_LIMIT_MACTX_LENGTH_LIMIT_BAND0_MASK 0x0000FFFFu                
#define WF_PLE_TOP_MACTX_LENGTH_LIMIT_MACTX_LENGTH_LIMIT_BAND0_SHFT 0u


#define WF_PLE_TOP_TXS_BUF_PAUSE_PSE_TXS_BUF_VALID_ADDR        WF_PLE_TOP_TXS_BUF_PAUSE_ADDR
#define WF_PLE_TOP_TXS_BUF_PAUSE_PSE_TXS_BUF_VALID_MASK        0x80000000u                
#define WF_PLE_TOP_TXS_BUF_PAUSE_PSE_TXS_BUF_VALID_SHFT        31u
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_NBCN_QUEUE_ADDR      WF_PLE_TOP_TXS_BUF_PAUSE_ADDR
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_NBCN_QUEUE_MASK      0x00200000u                
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_NBCN_QUEUE_SHFT      21u
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_NAF_QUEUE_ADDR       WF_PLE_TOP_TXS_BUF_PAUSE_ADDR
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_NAF_QUEUE_MASK       0x00100000u                
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_NAF_QUEUE_SHFT       20u
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_PSMP_QUEUE_ADDR      WF_PLE_TOP_TXS_BUF_PAUSE_ADDR
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_PSMP_QUEUE_MASK      0x00080000u                
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_PSMP_QUEUE_SHFT      19u
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_BCN_QUEUE_ADDR       WF_PLE_TOP_TXS_BUF_PAUSE_ADDR
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_BCN_QUEUE_MASK       0x00040000u                
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_BCN_QUEUE_SHFT       18u
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_BMC_QUEUE_ADDR       WF_PLE_TOP_TXS_BUF_PAUSE_ADDR
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_BMC_QUEUE_MASK       0x00020000u                
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_BMC_QUEUE_SHFT       17u
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_ALTX_QUEUE_ADDR      WF_PLE_TOP_TXS_BUF_PAUSE_ADDR
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_ALTX_QUEUE_MASK      0x00010000u                
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_ALTX_QUEUE_SHFT      16u
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC33_QUEUE_ADDR      WF_PLE_TOP_TXS_BUF_PAUSE_ADDR
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC33_QUEUE_MASK      0x00008000u                
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC33_QUEUE_SHFT      15u
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC32_QUEUE_ADDR      WF_PLE_TOP_TXS_BUF_PAUSE_ADDR
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC32_QUEUE_MASK      0x00004000u                
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC32_QUEUE_SHFT      14u
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC31_QUEUE_ADDR      WF_PLE_TOP_TXS_BUF_PAUSE_ADDR
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC31_QUEUE_MASK      0x00002000u                
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC31_QUEUE_SHFT      13u
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC30_QUEUE_ADDR      WF_PLE_TOP_TXS_BUF_PAUSE_ADDR
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC30_QUEUE_MASK      0x00001000u                
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC30_QUEUE_SHFT      12u
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC23_QUEUE_ADDR      WF_PLE_TOP_TXS_BUF_PAUSE_ADDR
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC23_QUEUE_MASK      0x00000800u                
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC23_QUEUE_SHFT      11u
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC22_QUEUE_ADDR      WF_PLE_TOP_TXS_BUF_PAUSE_ADDR
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC22_QUEUE_MASK      0x00000400u                
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC22_QUEUE_SHFT      10u
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC21_QUEUE_ADDR      WF_PLE_TOP_TXS_BUF_PAUSE_ADDR
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC21_QUEUE_MASK      0x00000200u                
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC21_QUEUE_SHFT      9u
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC20_QUEUE_ADDR      WF_PLE_TOP_TXS_BUF_PAUSE_ADDR
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC20_QUEUE_MASK      0x00000100u                
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC20_QUEUE_SHFT      8u
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC13_QUEUE_ADDR      WF_PLE_TOP_TXS_BUF_PAUSE_ADDR
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC13_QUEUE_MASK      0x00000080u                
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC13_QUEUE_SHFT      7u
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC12_QUEUE_ADDR      WF_PLE_TOP_TXS_BUF_PAUSE_ADDR
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC12_QUEUE_MASK      0x00000040u                
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC12_QUEUE_SHFT      6u
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC11_QUEUE_ADDR      WF_PLE_TOP_TXS_BUF_PAUSE_ADDR
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC11_QUEUE_MASK      0x00000020u                
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC11_QUEUE_SHFT      5u
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC10_QUEUE_ADDR      WF_PLE_TOP_TXS_BUF_PAUSE_ADDR
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC10_QUEUE_MASK      0x00000010u                
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC10_QUEUE_SHFT      4u
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC03_QUEUE_ADDR      WF_PLE_TOP_TXS_BUF_PAUSE_ADDR
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC03_QUEUE_MASK      0x00000008u                
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC03_QUEUE_SHFT      3u
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC02_QUEUE_ADDR      WF_PLE_TOP_TXS_BUF_PAUSE_ADDR
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC02_QUEUE_MASK      0x00000004u                
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC02_QUEUE_SHFT      2u
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC01_QUEUE_ADDR      WF_PLE_TOP_TXS_BUF_PAUSE_ADDR
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC01_QUEUE_MASK      0x00000002u                
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC01_QUEUE_SHFT      1u
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC00_QUEUE_ADDR      WF_PLE_TOP_TXS_BUF_PAUSE_ADDR
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC00_QUEUE_MASK      0x00000001u                
#define WF_PLE_TOP_TXS_BUF_PAUSE_EN_PAUSE_AC00_QUEUE_SHFT      0u


#define WF_PLE_TOP_FSM_IDLE_WD_CTRL_MACTX_IDLE_WD_TO_TH_ADDR   WF_PLE_TOP_FSM_IDLE_WD_CTRL_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_CTRL_MACTX_IDLE_WD_TO_TH_MASK   0xFF000000u                
#define WF_PLE_TOP_FSM_IDLE_WD_CTRL_MACTX_IDLE_WD_TO_TH_SHFT   24u
#define WF_PLE_TOP_FSM_IDLE_WD_CTRL_PORT_IDLE_WD_TO_TH_ADDR    WF_PLE_TOP_FSM_IDLE_WD_CTRL_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_CTRL_PORT_IDLE_WD_TO_TH_MASK    0x00FF0000u                
#define WF_PLE_TOP_FSM_IDLE_WD_CTRL_PORT_IDLE_WD_TO_TH_SHFT    16u
#define WF_PLE_TOP_FSM_IDLE_WD_CTRL_PL_IDLE_WD_TO_TH_ADDR      WF_PLE_TOP_FSM_IDLE_WD_CTRL_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_CTRL_PL_IDLE_WD_TO_TH_MASK      0x0000FF00u                
#define WF_PLE_TOP_FSM_IDLE_WD_CTRL_PL_IDLE_WD_TO_TH_SHFT      8u
#define WF_PLE_TOP_FSM_IDLE_WD_CTRL_FL_IDLE_WD_TO_TH_ADDR      WF_PLE_TOP_FSM_IDLE_WD_CTRL_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_CTRL_FL_IDLE_WD_TO_TH_MASK      0x000000FFu                
#define WF_PLE_TOP_FSM_IDLE_WD_CTRL_FL_IDLE_WD_TO_TH_SHFT      0u


#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_MACTX5_IDLE_WD_TO_ADDR    WF_PLE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_MACTX5_IDLE_WD_TO_MASK    0x00020000u                
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_MACTX5_IDLE_WD_TO_SHFT    17u
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_MACTX4_IDLE_WD_TO_ADDR    WF_PLE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_MACTX4_IDLE_WD_TO_MASK    0x00010000u                
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_MACTX4_IDLE_WD_TO_SHFT    16u
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_PREDL_TXCMD_IDLE_WD_TO_ADDR WF_PLE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_PREDL_TXCMD_IDLE_WD_TO_MASK 0x00004000u                
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_PREDL_TXCMD_IDLE_WD_TO_SHFT 14u
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_PREDL_ARB_IDLE_WD_TO_ADDR WF_PLE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_PREDL_ARB_IDLE_WD_TO_MASK 0x00002000u                
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_PREDL_ARB_IDLE_WD_TO_SHFT 13u
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_MDP_IDLE_WD_TO_ADDR       WF_PLE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_MDP_IDLE_WD_TO_MASK       0x00001000u                
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_MDP_IDLE_WD_TO_SHFT       12u
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_MACTX3_IDLE_WD_TO_ADDR    WF_PLE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_MACTX3_IDLE_WD_TO_MASK    0x00000800u                
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_MACTX3_IDLE_WD_TO_SHFT    11u
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_MACTX2_IDLE_WD_TO_ADDR    WF_PLE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_MACTX2_IDLE_WD_TO_MASK    0x00000400u                
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_MACTX2_IDLE_WD_TO_SHFT    10u
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_MACTX1_IDLE_WD_TO_ADDR    WF_PLE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_MACTX1_IDLE_WD_TO_MASK    0x00000200u                
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_MACTX1_IDLE_WD_TO_SHFT    9u
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_MACTX0_IDLE_WD_TO_ADDR    WF_PLE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_MACTX0_IDLE_WD_TO_MASK    0x00000100u                
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_MACTX0_IDLE_WD_TO_SHFT    8u
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_HW_AMSDU_IDLE_WD_TO_ADDR  WF_PLE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_HW_AMSDU_IDLE_WD_TO_MASK  0x00000040u                
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_HW_AMSDU_IDLE_WD_TO_SHFT  6u
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_AMSDU_PORT_IDLE_WD_TO_ADDR WF_PLE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_AMSDU_PORT_IDLE_WD_TO_MASK 0x00000020u                
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_AMSDU_PORT_IDLE_WD_TO_SHFT 5u
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_LMAC_PORT_IDLE_WD_TO_ADDR WF_PLE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_LMAC_PORT_IDLE_WD_TO_MASK 0x00000010u                
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_LMAC_PORT_IDLE_WD_TO_SHFT 4u
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_HIF_PORT_IDLE_WD_TO_ADDR  WF_PLE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_HIF_PORT_IDLE_WD_TO_MASK  0x00000008u                
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_HIF_PORT_IDLE_WD_TO_SHFT  3u
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_CPU_PORT_IDLE_WD_TO_ADDR  WF_PLE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_CPU_PORT_IDLE_WD_TO_MASK  0x00000004u                
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_CPU_PORT_IDLE_WD_TO_SHFT  2u
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_PL_IDLE_WD_TO_ADDR        WF_PLE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_PL_IDLE_WD_TO_MASK        0x00000002u                
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_PL_IDLE_WD_TO_SHFT        1u
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_FL_IDLE_WD_TO_ADDR        WF_PLE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_FL_IDLE_WD_TO_MASK        0x00000001u                
#define WF_PLE_TOP_FSM_IDLE_WD_EN_EN_FL_IDLE_WD_TO_SHFT        0u


#define WF_PLE_TOP_FSM_IDLE_WD_CTRL_1_MDP_RDP_WB_IDLE_WD_TO_TH_ADDR WF_PLE_TOP_FSM_IDLE_WD_CTRL_1_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_CTRL_1_MDP_RDP_WB_IDLE_WD_TO_TH_MASK 0xFF000000u                
#define WF_PLE_TOP_FSM_IDLE_WD_CTRL_1_MDP_RDP_WB_IDLE_WD_TO_TH_SHFT 24u
#define WF_PLE_TOP_FSM_IDLE_WD_CTRL_1_SEC_IDLE_WD_TO_TH_ADDR   WF_PLE_TOP_FSM_IDLE_WD_CTRL_1_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_CTRL_1_SEC_IDLE_WD_TO_TH_MASK   0x00FF0000u                
#define WF_PLE_TOP_FSM_IDLE_WD_CTRL_1_SEC_IDLE_WD_TO_TH_SHFT   16u
#define WF_PLE_TOP_FSM_IDLE_WD_CTRL_1_PF_IDLE_WD_TO_TH_ADDR    WF_PLE_TOP_FSM_IDLE_WD_CTRL_1_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_CTRL_1_PF_IDLE_WD_TO_TH_MASK    0x0000FF00u                
#define WF_PLE_TOP_FSM_IDLE_WD_CTRL_1_PF_IDLE_WD_TO_TH_SHFT    8u
#define WF_PLE_TOP_FSM_IDLE_WD_CTRL_1_MDP_IDLE_WD_TO_TH_ADDR   WF_PLE_TOP_FSM_IDLE_WD_CTRL_1_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_CTRL_1_MDP_IDLE_WD_TO_TH_MASK   0x000000FFu                
#define WF_PLE_TOP_FSM_IDLE_WD_CTRL_1_MDP_IDLE_WD_TO_TH_SHFT   0u


#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_UWTBL_IDLE_WD_TO_TH_ADDR   WF_PLE_TOP_FSM_IDLE_WD_EN_1_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_UWTBL_IDLE_WD_TO_TH_MASK   0x00FF0000u                
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_UWTBL_IDLE_WD_TO_TH_SHFT   16u
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_UWTBL_IDLE_WD_TO_ADDR   WF_PLE_TOP_FSM_IDLE_WD_EN_1_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_UWTBL_IDLE_WD_TO_MASK   0x00000800u                
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_UWTBL_IDLE_WD_TO_SHFT   11u
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_MDP_RDP_WB_IDLE_WD_TO_ADDR WF_PLE_TOP_FSM_IDLE_WD_EN_1_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_MDP_RDP_WB_IDLE_WD_TO_MASK 0x00000400u                
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_MDP_RDP_WB_IDLE_WD_TO_SHFT 10u
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_BN1_MDP_RIOC_IDLE_WD_TO_ADDR WF_PLE_TOP_FSM_IDLE_WD_EN_1_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_BN1_MDP_RIOC_IDLE_WD_TO_MASK 0x00000200u                
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_BN1_MDP_RIOC_IDLE_WD_TO_SHFT 9u
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_BN1_MDP_TIOC_IDLE_WD_TO_ADDR WF_PLE_TOP_FSM_IDLE_WD_EN_1_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_BN1_MDP_TIOC_IDLE_WD_TO_MASK 0x00000100u                
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_BN1_MDP_TIOC_IDLE_WD_TO_SHFT 8u
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_BN1_MDP_TDP_IDLE_WD_TO_ADDR WF_PLE_TOP_FSM_IDLE_WD_EN_1_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_BN1_MDP_TDP_IDLE_WD_TO_MASK 0x00000080u                
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_BN1_MDP_TDP_IDLE_WD_TO_SHFT 7u
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_SEC1_IDLE_WD_TO_ADDR    WF_PLE_TOP_FSM_IDLE_WD_EN_1_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_SEC1_IDLE_WD_TO_MASK    0x00000040u                
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_SEC1_IDLE_WD_TO_SHFT    6u
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_SEC0_IDLE_WD_TO_ADDR    WF_PLE_TOP_FSM_IDLE_WD_EN_1_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_SEC0_IDLE_WD_TO_MASK    0x00000020u                
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_SEC0_IDLE_WD_TO_SHFT    5u
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_PF_IDLE_WD_TO_ADDR      WF_PLE_TOP_FSM_IDLE_WD_EN_1_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_PF_IDLE_WD_TO_MASK      0x00000010u                
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_PF_IDLE_WD_TO_SHFT      4u
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_BN0_MDP_RIOC_IDLE_WD_TO_ADDR WF_PLE_TOP_FSM_IDLE_WD_EN_1_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_BN0_MDP_RIOC_IDLE_WD_TO_MASK 0x00000008u                
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_BN0_MDP_RIOC_IDLE_WD_TO_SHFT 3u
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_BN0_MDP_TIOC_IDLE_WD_TO_ADDR WF_PLE_TOP_FSM_IDLE_WD_EN_1_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_BN0_MDP_TIOC_IDLE_WD_TO_MASK 0x00000004u                
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_BN0_MDP_TIOC_IDLE_WD_TO_SHFT 2u
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_MDP_RDP_IDLE_WD_TO_ADDR WF_PLE_TOP_FSM_IDLE_WD_EN_1_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_MDP_RDP_IDLE_WD_TO_MASK 0x00000002u                
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_MDP_RDP_IDLE_WD_TO_SHFT 1u
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_BN0_MDP_TDP_IDLE_WD_TO_ADDR WF_PLE_TOP_FSM_IDLE_WD_EN_1_ADDR
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_BN0_MDP_TDP_IDLE_WD_TO_MASK 0x00000001u                
#define WF_PLE_TOP_FSM_IDLE_WD_EN_1_EN_BN0_MDP_TDP_IDLE_WD_TO_SHFT 0u


#define WF_PLE_TOP_ERLY_TRM_CTRL0_ERLY_TRM_MPDU_TH_2_ADDR      WF_PLE_TOP_ERLY_TRM_CTRL0_ADDR
#define WF_PLE_TOP_ERLY_TRM_CTRL0_ERLY_TRM_MPDU_TH_2_MASK      0xFF000000u                
#define WF_PLE_TOP_ERLY_TRM_CTRL0_ERLY_TRM_MPDU_TH_2_SHFT      24u
#define WF_PLE_TOP_ERLY_TRM_CTRL0_ERLY_TRM_MPDU_TH_1_ADDR      WF_PLE_TOP_ERLY_TRM_CTRL0_ADDR
#define WF_PLE_TOP_ERLY_TRM_CTRL0_ERLY_TRM_MPDU_TH_1_MASK      0x00FF0000u                
#define WF_PLE_TOP_ERLY_TRM_CTRL0_ERLY_TRM_MPDU_TH_1_SHFT      16u
#define WF_PLE_TOP_ERLY_TRM_CTRL0_ERLY_TRM_MPDU_TH_0_ADDR      WF_PLE_TOP_ERLY_TRM_CTRL0_ADDR
#define WF_PLE_TOP_ERLY_TRM_CTRL0_ERLY_TRM_MPDU_TH_0_MASK      0x0000FF00u                
#define WF_PLE_TOP_ERLY_TRM_CTRL0_ERLY_TRM_MPDU_TH_0_SHFT      8u
#define WF_PLE_TOP_ERLY_TRM_CTRL0_ERLY_TRM_EN_ADDR             WF_PLE_TOP_ERLY_TRM_CTRL0_ADDR
#define WF_PLE_TOP_ERLY_TRM_CTRL0_ERLY_TRM_EN_MASK             0x00000001u                
#define WF_PLE_TOP_ERLY_TRM_CTRL0_ERLY_TRM_EN_SHFT             0u


#define WF_PLE_TOP_ERLY_TRM_CTRL1_ERLY_TRM_MPDU_TH_6_ADDR      WF_PLE_TOP_ERLY_TRM_CTRL1_ADDR
#define WF_PLE_TOP_ERLY_TRM_CTRL1_ERLY_TRM_MPDU_TH_6_MASK      0xFF000000u                
#define WF_PLE_TOP_ERLY_TRM_CTRL1_ERLY_TRM_MPDU_TH_6_SHFT      24u
#define WF_PLE_TOP_ERLY_TRM_CTRL1_ERLY_TRM_MPDU_TH_5_ADDR      WF_PLE_TOP_ERLY_TRM_CTRL1_ADDR
#define WF_PLE_TOP_ERLY_TRM_CTRL1_ERLY_TRM_MPDU_TH_5_MASK      0x00FF0000u                
#define WF_PLE_TOP_ERLY_TRM_CTRL1_ERLY_TRM_MPDU_TH_5_SHFT      16u
#define WF_PLE_TOP_ERLY_TRM_CTRL1_ERLY_TRM_MPDU_TH_4_ADDR      WF_PLE_TOP_ERLY_TRM_CTRL1_ADDR
#define WF_PLE_TOP_ERLY_TRM_CTRL1_ERLY_TRM_MPDU_TH_4_MASK      0x0000FF00u                
#define WF_PLE_TOP_ERLY_TRM_CTRL1_ERLY_TRM_MPDU_TH_4_SHFT      8u
#define WF_PLE_TOP_ERLY_TRM_CTRL1_ERLY_TRM_MPDU_TH_3_ADDR      WF_PLE_TOP_ERLY_TRM_CTRL1_ADDR
#define WF_PLE_TOP_ERLY_TRM_CTRL1_ERLY_TRM_MPDU_TH_3_MASK      0x000000FFu                
#define WF_PLE_TOP_ERLY_TRM_CTRL1_ERLY_TRM_MPDU_TH_3_SHFT      0u


#define WF_PLE_TOP_FW_MSDU_RPT0_Update_Mode_ADDR               WF_PLE_TOP_FW_MSDU_RPT0_ADDR
#define WF_PLE_TOP_FW_MSDU_RPT0_Update_Mode_MASK               0x80000000u                
#define WF_PLE_TOP_FW_MSDU_RPT0_Update_Mode_SHFT               31u
#define WF_PLE_TOP_FW_MSDU_RPT0_MLDID_flag_ADDR                WF_PLE_TOP_FW_MSDU_RPT0_ADDR
#define WF_PLE_TOP_FW_MSDU_RPT0_MLDID_flag_MASK                0x40000000u                
#define WF_PLE_TOP_FW_MSDU_RPT0_MLDID_flag_SHFT                30u
#define WF_PLE_TOP_FW_MSDU_RPT0_PID_flag_ADDR                  WF_PLE_TOP_FW_MSDU_RPT0_ADDR
#define WF_PLE_TOP_FW_MSDU_RPT0_PID_flag_MASK                  0x20000000u                
#define WF_PLE_TOP_FW_MSDU_RPT0_PID_flag_SHFT                  29u
#define WF_PLE_TOP_FW_MSDU_RPT0_QID_flag_ADDR                  WF_PLE_TOP_FW_MSDU_RPT0_ADDR
#define WF_PLE_TOP_FW_MSDU_RPT0_QID_flag_MASK                  0x10000000u                
#define WF_PLE_TOP_FW_MSDU_RPT0_QID_flag_SHFT                  28u
#define WF_PLE_TOP_FW_MSDU_RPT0_Type_flag_ADDR                 WF_PLE_TOP_FW_MSDU_RPT0_ADDR
#define WF_PLE_TOP_FW_MSDU_RPT0_Type_flag_MASK                 0x08000000u                
#define WF_PLE_TOP_FW_MSDU_RPT0_Type_flag_SHFT                 27u
#define WF_PLE_TOP_FW_MSDU_RPT0_Subtype_flag_ADDR              WF_PLE_TOP_FW_MSDU_RPT0_ADDR
#define WF_PLE_TOP_FW_MSDU_RPT0_Subtype_flag_MASK              0x04000000u                
#define WF_PLE_TOP_FW_MSDU_RPT0_Subtype_flag_SHFT              26u
#define WF_PLE_TOP_FW_MSDU_RPT0_PKT_fmt_flag_ADDR              WF_PLE_TOP_FW_MSDU_RPT0_ADDR
#define WF_PLE_TOP_FW_MSDU_RPT0_PKT_fmt_flag_MASK              0x02000000u                
#define WF_PLE_TOP_FW_MSDU_RPT0_PKT_fmt_flag_SHFT              25u
#define WF_PLE_TOP_FW_MSDU_RPT0_TXS2M_flag_ADDR                WF_PLE_TOP_FW_MSDU_RPT0_ADDR
#define WF_PLE_TOP_FW_MSDU_RPT0_TXS2M_flag_MASK                0x01000000u                
#define WF_PLE_TOP_FW_MSDU_RPT0_TXS2M_flag_SHFT                24u
#define WF_PLE_TOP_FW_MSDU_RPT0_SW_TX_Time_flag_ADDR           WF_PLE_TOP_FW_MSDU_RPT0_ADDR
#define WF_PLE_TOP_FW_MSDU_RPT0_SW_TX_Time_flag_MASK           0x00800000u                
#define WF_PLE_TOP_FW_MSDU_RPT0_SW_TX_Time_flag_SHFT           23u
#define WF_PLE_TOP_FW_MSDU_RPT0_TGID_flag_ADDR                 WF_PLE_TOP_FW_MSDU_RPT0_ADDR
#define WF_PLE_TOP_FW_MSDU_RPT0_TGID_flag_MASK                 0x00400000u                
#define WF_PLE_TOP_FW_MSDU_RPT0_TGID_flag_SHFT                 22u
#define WF_PLE_TOP_FW_MSDU_RPT0_Subtype_ADDR                   WF_PLE_TOP_FW_MSDU_RPT0_ADDR
#define WF_PLE_TOP_FW_MSDU_RPT0_Subtype_MASK                   0x003C0000u                
#define WF_PLE_TOP_FW_MSDU_RPT0_Subtype_SHFT                   18u
#define WF_PLE_TOP_FW_MSDU_RPT0_Type_ADDR                      WF_PLE_TOP_FW_MSDU_RPT0_ADDR
#define WF_PLE_TOP_FW_MSDU_RPT0_Type_MASK                      0x00030000u                
#define WF_PLE_TOP_FW_MSDU_RPT0_Type_SHFT                      16u
#define WF_PLE_TOP_FW_MSDU_RPT0_PKT_FT_ADDR                    WF_PLE_TOP_FW_MSDU_RPT0_ADDR
#define WF_PLE_TOP_FW_MSDU_RPT0_PKT_FT_MASK                    0x0000C000u                
#define WF_PLE_TOP_FW_MSDU_RPT0_PKT_FT_SHFT                    14u
#define WF_PLE_TOP_FW_MSDU_RPT0_TXS2M_ADDR                     WF_PLE_TOP_FW_MSDU_RPT0_ADDR
#define WF_PLE_TOP_FW_MSDU_RPT0_TXS2M_MASK                     0x00001000u                
#define WF_PLE_TOP_FW_MSDU_RPT0_TXS2M_SHFT                     12u
#define WF_PLE_TOP_FW_MSDU_RPT0_SW_TX_Time_ADDR                WF_PLE_TOP_FW_MSDU_RPT0_ADDR
#define WF_PLE_TOP_FW_MSDU_RPT0_SW_TX_Time_MASK                0x00000FFFu                
#define WF_PLE_TOP_FW_MSDU_RPT0_SW_TX_Time_SHFT                0u


#define WF_PLE_TOP_FW_MSDU_RPT1_QID_ADDR                       WF_PLE_TOP_FW_MSDU_RPT1_ADDR
#define WF_PLE_TOP_FW_MSDU_RPT1_QID_MASK                       0x7F000000u                
#define WF_PLE_TOP_FW_MSDU_RPT1_QID_SHFT                       24u
#define WF_PLE_TOP_FW_MSDU_RPT1_PID_ADDR                       WF_PLE_TOP_FW_MSDU_RPT1_ADDR
#define WF_PLE_TOP_FW_MSDU_RPT1_PID_MASK                       0x00FF0000u                
#define WF_PLE_TOP_FW_MSDU_RPT1_PID_SHFT                       16u
#define WF_PLE_TOP_FW_MSDU_RPT1_TGID_ADDR                      WF_PLE_TOP_FW_MSDU_RPT1_ADDR
#define WF_PLE_TOP_FW_MSDU_RPT1_TGID_MASK                      0x0000C000u                
#define WF_PLE_TOP_FW_MSDU_RPT1_TGID_SHFT                      14u
#define WF_PLE_TOP_FW_MSDU_RPT1_MLDID_ADDR                     WF_PLE_TOP_FW_MSDU_RPT1_ADDR
#define WF_PLE_TOP_FW_MSDU_RPT1_MLDID_MASK                     0x00000FFFu                
#define WF_PLE_TOP_FW_MSDU_RPT1_MLDID_SHFT                     0u


#define WF_PLE_TOP_FW_MSDU_RPT2_ReadyBit_ADDR                  WF_PLE_TOP_FW_MSDU_RPT2_ADDR
#define WF_PLE_TOP_FW_MSDU_RPT2_ReadyBit_MASK                  0x80000000u                
#define WF_PLE_TOP_FW_MSDU_RPT2_ReadyBit_SHFT                  31u
#define WF_PLE_TOP_FW_MSDU_RPT2_STAT_ADDR                      WF_PLE_TOP_FW_MSDU_RPT2_ADDR
#define WF_PLE_TOP_FW_MSDU_RPT2_STAT_MASK                      0x30000000u                
#define WF_PLE_TOP_FW_MSDU_RPT2_STAT_SHFT                      28u
#define WF_PLE_TOP_FW_MSDU_RPT2_AIR_DELAY_ADDR                 WF_PLE_TOP_FW_MSDU_RPT2_ADDR
#define WF_PLE_TOP_FW_MSDU_RPT2_AIR_DELAY_MASK                 0x0FFF0000u                
#define WF_PLE_TOP_FW_MSDU_RPT2_AIR_DELAY_SHFT                 16u
#define WF_PLE_TOP_FW_MSDU_RPT2_TX_COUNT_ADDR                  WF_PLE_TOP_FW_MSDU_RPT2_ADDR
#define WF_PLE_TOP_FW_MSDU_RPT2_TX_COUNT_MASK                  0x0000F000u                
#define WF_PLE_TOP_FW_MSDU_RPT2_TX_COUNT_SHFT                  12u
#define WF_PLE_TOP_FW_MSDU_RPT2_TX_Latency_ADDR                WF_PLE_TOP_FW_MSDU_RPT2_ADDR
#define WF_PLE_TOP_FW_MSDU_RPT2_TX_Latency_MASK                0x00000FFFu                
#define WF_PLE_TOP_FW_MSDU_RPT2_TX_Latency_SHFT                0u


#define WF_PLE_TOP_FW_MSDU_RPT3_Host_Report_Cnt_ADDR           WF_PLE_TOP_FW_MSDU_RPT3_ADDR
#define WF_PLE_TOP_FW_MSDU_RPT3_Host_Report_Cnt_MASK           0x000000FFu                
#define WF_PLE_TOP_FW_MSDU_RPT3_Host_Report_Cnt_SHFT           0u


#define WF_PLE_TOP_MLO_Q_EMPTY_ADJ_BN1_Q_EMPTY_MLO_WAIT_TIME_ADDR WF_PLE_TOP_MLO_Q_EMPTY_ADJ_ADDR
#define WF_PLE_TOP_MLO_Q_EMPTY_ADJ_BN1_Q_EMPTY_MLO_WAIT_TIME_MASK 0x000000F0u                
#define WF_PLE_TOP_MLO_Q_EMPTY_ADJ_BN1_Q_EMPTY_MLO_WAIT_TIME_SHFT 4u
#define WF_PLE_TOP_MLO_Q_EMPTY_ADJ_BN0_Q_EMPTY_MLO_WAIT_TIME_ADDR WF_PLE_TOP_MLO_Q_EMPTY_ADJ_ADDR
#define WF_PLE_TOP_MLO_Q_EMPTY_ADJ_BN0_Q_EMPTY_MLO_WAIT_TIME_MASK 0x0000000Fu                
#define WF_PLE_TOP_MLO_Q_EMPTY_ADJ_BN0_Q_EMPTY_MLO_WAIT_TIME_SHFT 0u


#define WF_PLE_TOP_INT_N9_ERR_MASK_2_RSV3_ADDR                 WF_PLE_TOP_INT_N9_ERR_MASK_2_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_2_RSV3_MASK                 0xE0000000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_2_RSV3_SHFT                 29u
#define WF_PLE_TOP_INT_N9_ERR_MASK_2_EN_DATA_OPER_ERR_TYPE_P3_ADDR WF_PLE_TOP_INT_N9_ERR_MASK_2_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_2_EN_DATA_OPER_ERR_TYPE_P3_MASK 0x1F000000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_2_EN_DATA_OPER_ERR_TYPE_P3_SHFT 24u
#define WF_PLE_TOP_INT_N9_ERR_MASK_2_RSV2_ADDR                 WF_PLE_TOP_INT_N9_ERR_MASK_2_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_2_RSV2_MASK                 0x00E00000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_2_RSV2_SHFT                 21u
#define WF_PLE_TOP_INT_N9_ERR_MASK_2_EN_DATA_OPER_ERR_TYPE_P2_ADDR WF_PLE_TOP_INT_N9_ERR_MASK_2_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_2_EN_DATA_OPER_ERR_TYPE_P2_MASK 0x001F0000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_2_EN_DATA_OPER_ERR_TYPE_P2_SHFT 16u
#define WF_PLE_TOP_INT_N9_ERR_MASK_2_RSV1_ADDR                 WF_PLE_TOP_INT_N9_ERR_MASK_2_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_2_RSV1_MASK                 0x0000E000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_2_RSV1_SHFT                 13u
#define WF_PLE_TOP_INT_N9_ERR_MASK_2_EN_DATA_OPER_ERR_TYPE_P1_ADDR WF_PLE_TOP_INT_N9_ERR_MASK_2_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_2_EN_DATA_OPER_ERR_TYPE_P1_MASK 0x00001F00u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_2_EN_DATA_OPER_ERR_TYPE_P1_SHFT 8u
#define WF_PLE_TOP_INT_N9_ERR_MASK_2_RSV0_ADDR                 WF_PLE_TOP_INT_N9_ERR_MASK_2_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_2_RSV0_MASK                 0x000000E0u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_2_RSV0_SHFT                 5u
#define WF_PLE_TOP_INT_N9_ERR_MASK_2_EN_DATA_OPER_ERR_TYPE_P0_ADDR WF_PLE_TOP_INT_N9_ERR_MASK_2_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_2_EN_DATA_OPER_ERR_TYPE_P0_MASK 0x0000001Fu                
#define WF_PLE_TOP_INT_N9_ERR_MASK_2_EN_DATA_OPER_ERR_TYPE_P0_SHFT 0u


#define WF_PLE_TOP_INT_N9_ERR_MASK_3_RSV3_ADDR                 WF_PLE_TOP_INT_N9_ERR_MASK_3_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_3_RSV3_MASK                 0xE0000000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_3_RSV3_SHFT                 29u
#define WF_PLE_TOP_INT_N9_ERR_MASK_3_EN_DATA_OPER_ERR_TYPE_P7_ADDR WF_PLE_TOP_INT_N9_ERR_MASK_3_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_3_EN_DATA_OPER_ERR_TYPE_P7_MASK 0x1F000000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_3_EN_DATA_OPER_ERR_TYPE_P7_SHFT 24u
#define WF_PLE_TOP_INT_N9_ERR_MASK_3_RSV2_ADDR                 WF_PLE_TOP_INT_N9_ERR_MASK_3_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_3_RSV2_MASK                 0x00E00000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_3_RSV2_SHFT                 21u
#define WF_PLE_TOP_INT_N9_ERR_MASK_3_EN_DATA_OPER_ERR_TYPE_P6_ADDR WF_PLE_TOP_INT_N9_ERR_MASK_3_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_3_EN_DATA_OPER_ERR_TYPE_P6_MASK 0x001F0000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_3_EN_DATA_OPER_ERR_TYPE_P6_SHFT 16u
#define WF_PLE_TOP_INT_N9_ERR_MASK_3_RSV1_ADDR                 WF_PLE_TOP_INT_N9_ERR_MASK_3_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_3_RSV1_MASK                 0x0000E000u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_3_RSV1_SHFT                 13u
#define WF_PLE_TOP_INT_N9_ERR_MASK_3_EN_DATA_OPER_ERR_TYPE_P5_ADDR WF_PLE_TOP_INT_N9_ERR_MASK_3_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_3_EN_DATA_OPER_ERR_TYPE_P5_MASK 0x00001F00u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_3_EN_DATA_OPER_ERR_TYPE_P5_SHFT 8u
#define WF_PLE_TOP_INT_N9_ERR_MASK_3_RSV0_ADDR                 WF_PLE_TOP_INT_N9_ERR_MASK_3_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_3_RSV0_MASK                 0x000000E0u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_3_RSV0_SHFT                 5u
#define WF_PLE_TOP_INT_N9_ERR_MASK_3_EN_DATA_OPER_ERR_TYPE_P4_ADDR WF_PLE_TOP_INT_N9_ERR_MASK_3_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_3_EN_DATA_OPER_ERR_TYPE_P4_MASK 0x0000001Fu                
#define WF_PLE_TOP_INT_N9_ERR_MASK_3_EN_DATA_OPER_ERR_TYPE_P4_SHFT 0u


#define WF_PLE_TOP_INT_N9_ERR_MASK_4_RSV0_ADDR                 WF_PLE_TOP_INT_N9_ERR_MASK_4_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_4_RSV0_MASK                 0xFFFFFFE0u                
#define WF_PLE_TOP_INT_N9_ERR_MASK_4_RSV0_SHFT                 5u
#define WF_PLE_TOP_INT_N9_ERR_MASK_4_EN_DATA_OPER_ERR_TYPE_P8_ADDR WF_PLE_TOP_INT_N9_ERR_MASK_4_ADDR
#define WF_PLE_TOP_INT_N9_ERR_MASK_4_EN_DATA_OPER_ERR_TYPE_P8_MASK 0x0000001Fu                
#define WF_PLE_TOP_INT_N9_ERR_MASK_4_EN_DATA_OPER_ERR_TYPE_P8_SHFT 0u


#define WF_PLE_TOP_PLE_FUNC_CTRL_2_BN1_TXP_CTRL_BUF_TH_ADDR    WF_PLE_TOP_PLE_FUNC_CTRL_2_ADDR
#define WF_PLE_TOP_PLE_FUNC_CTRL_2_BN1_TXP_CTRL_BUF_TH_MASK    0x00001F00u                
#define WF_PLE_TOP_PLE_FUNC_CTRL_2_BN1_TXP_CTRL_BUF_TH_SHFT    8u
#define WF_PLE_TOP_PLE_FUNC_CTRL_2_BN0_TXP_CTRL_BUF_TH_ADDR    WF_PLE_TOP_PLE_FUNC_CTRL_2_ADDR
#define WF_PLE_TOP_PLE_FUNC_CTRL_2_BN0_TXP_CTRL_BUF_TH_MASK    0x0000001Fu                
#define WF_PLE_TOP_PLE_FUNC_CTRL_2_BN0_TXP_CTRL_BUF_TH_SHFT    0u


#define WF_PLE_TOP_PLE_FUNC_CTRL_3_BN1_TXP_CTRL_BUF_MAX_TH_ADDR WF_PLE_TOP_PLE_FUNC_CTRL_3_ADDR
#define WF_PLE_TOP_PLE_FUNC_CTRL_3_BN1_TXP_CTRL_BUF_MAX_TH_MASK 0x0000FF00u                
#define WF_PLE_TOP_PLE_FUNC_CTRL_3_BN1_TXP_CTRL_BUF_MAX_TH_SHFT 8u
#define WF_PLE_TOP_PLE_FUNC_CTRL_3_BN0_TXP_CTRL_BUF_MAX_TH_ADDR WF_PLE_TOP_PLE_FUNC_CTRL_3_ADDR
#define WF_PLE_TOP_PLE_FUNC_CTRL_3_BN0_TXP_CTRL_BUF_MAX_TH_MASK 0x000000FFu                
#define WF_PLE_TOP_PLE_FUNC_CTRL_3_BN0_TXP_CTRL_BUF_MAX_TH_SHFT 0u


#define WF_PLE_TOP_PLE_FUNC_CTRL_4_BN1_TXP_CTRL_TIME_TH_ADDR   WF_PLE_TOP_PLE_FUNC_CTRL_4_ADDR
#define WF_PLE_TOP_PLE_FUNC_CTRL_4_BN1_TXP_CTRL_TIME_TH_MASK   0x0000FF00u                
#define WF_PLE_TOP_PLE_FUNC_CTRL_4_BN1_TXP_CTRL_TIME_TH_SHFT   8u
#define WF_PLE_TOP_PLE_FUNC_CTRL_4_BN0_TXP_CTRL_TIME_TH_ADDR   WF_PLE_TOP_PLE_FUNC_CTRL_4_ADDR
#define WF_PLE_TOP_PLE_FUNC_CTRL_4_BN0_TXP_CTRL_TIME_TH_MASK   0x000000FFu                
#define WF_PLE_TOP_PLE_FUNC_CTRL_4_BN0_TXP_CTRL_TIME_TH_SHFT   0u


#define WF_PLE_TOP_PLE_FUNC_CTRL_5_PLE_PCIE_TXD_QUEUE_VLD_ADDR WF_PLE_TOP_PLE_FUNC_CTRL_5_ADDR
#define WF_PLE_TOP_PLE_FUNC_CTRL_5_PLE_PCIE_TXD_QUEUE_VLD_MASK 0x003FFFFFu                
#define WF_PLE_TOP_PLE_FUNC_CTRL_5_PLE_PCIE_TXD_QUEUE_VLD_SHFT 0u


#define WF_PLE_TOP_HOST_REPORT3_SAF_EN_ADDR                    WF_PLE_TOP_HOST_REPORT3_ADDR
#define WF_PLE_TOP_HOST_REPORT3_SAF_EN_MASK                    0x80000000u                
#define WF_PLE_TOP_HOST_REPORT3_SAF_EN_SHFT                    31u
#define WF_PLE_TOP_HOST_REPORT3_SAF_TH_ADDR                    WF_PLE_TOP_HOST_REPORT3_ADDR
#define WF_PLE_TOP_HOST_REPORT3_SAF_TH_MASK                    0x1FFF0000u                
#define WF_PLE_TOP_HOST_REPORT3_SAF_TH_SHFT                    16u
#define WF_PLE_TOP_HOST_REPORT3_SAF_DROP_CNT_ADDR              WF_PLE_TOP_HOST_REPORT3_ADDR
#define WF_PLE_TOP_HOST_REPORT3_SAF_DROP_CNT_MASK              0x0000FFFFu                
#define WF_PLE_TOP_HOST_REPORT3_SAF_DROP_CNT_SHFT              0u


#define WF_PLE_TOP_PAGE_SEC_CTRL_1_CPU_PLE_AHB_CHECK_EN_ADDR   WF_PLE_TOP_PAGE_SEC_CTRL_1_ADDR
#define WF_PLE_TOP_PAGE_SEC_CTRL_1_CPU_PLE_AHB_CHECK_EN_MASK   0x00000001u                
#define WF_PLE_TOP_PAGE_SEC_CTRL_1_CPU_PLE_AHB_CHECK_EN_SHFT   0u


#define WF_PLE_TOP_INT_N9_STS_DBDC1_ENQ_LMAC_INT_ADDR          WF_PLE_TOP_INT_N9_STS_ADDR
#define WF_PLE_TOP_INT_N9_STS_DBDC1_ENQ_LMAC_INT_MASK          0x40000000u                
#define WF_PLE_TOP_INT_N9_STS_DBDC1_ENQ_LMAC_INT_SHFT          30u
#define WF_PLE_TOP_INT_N9_STS_DBDC1_EMPTY_INT_ADDR             WF_PLE_TOP_INT_N9_STS_ADDR
#define WF_PLE_TOP_INT_N9_STS_DBDC1_EMPTY_INT_MASK             0x20000000u                
#define WF_PLE_TOP_INT_N9_STS_DBDC1_EMPTY_INT_SHFT             29u
#define WF_PLE_TOP_INT_N9_STS_DBDC1_NONEMPTY_INT_ADDR          WF_PLE_TOP_INT_N9_STS_ADDR
#define WF_PLE_TOP_INT_N9_STS_DBDC1_NONEMPTY_INT_MASK          0x10000000u                
#define WF_PLE_TOP_INT_N9_STS_DBDC1_NONEMPTY_INT_SHFT          28u
#define WF_PLE_TOP_INT_N9_STS_DBDC0_ENQ_LMAC_INT_ADDR          WF_PLE_TOP_INT_N9_STS_ADDR
#define WF_PLE_TOP_INT_N9_STS_DBDC0_ENQ_LMAC_INT_MASK          0x04000000u                
#define WF_PLE_TOP_INT_N9_STS_DBDC0_ENQ_LMAC_INT_SHFT          26u
#define WF_PLE_TOP_INT_N9_STS_DBDC0_EMPTY_INT_ADDR             WF_PLE_TOP_INT_N9_STS_ADDR
#define WF_PLE_TOP_INT_N9_STS_DBDC0_EMPTY_INT_MASK             0x02000000u                
#define WF_PLE_TOP_INT_N9_STS_DBDC0_EMPTY_INT_SHFT             25u
#define WF_PLE_TOP_INT_N9_STS_DBDC0_NONEMPTY_INT_ADDR          WF_PLE_TOP_INT_N9_STS_ADDR
#define WF_PLE_TOP_INT_N9_STS_DBDC0_NONEMPTY_INT_MASK          0x01000000u                
#define WF_PLE_TOP_INT_N9_STS_DBDC0_NONEMPTY_INT_SHFT          24u
#define WF_PLE_TOP_INT_N9_STS_AC_ENQ_LMAC_INT_ADDR             WF_PLE_TOP_INT_N9_STS_ADDR
#define WF_PLE_TOP_INT_N9_STS_AC_ENQ_LMAC_INT_MASK             0x00400000u                
#define WF_PLE_TOP_INT_N9_STS_AC_ENQ_LMAC_INT_SHFT             22u
#define WF_PLE_TOP_INT_N9_STS_AC_EMPTY_INT_ADDR                WF_PLE_TOP_INT_N9_STS_ADDR
#define WF_PLE_TOP_INT_N9_STS_AC_EMPTY_INT_MASK                0x00200000u                
#define WF_PLE_TOP_INT_N9_STS_AC_EMPTY_INT_SHFT                21u
#define WF_PLE_TOP_INT_N9_STS_AC_NONEMPTY_INT_ADDR             WF_PLE_TOP_INT_N9_STS_ADDR
#define WF_PLE_TOP_INT_N9_STS_AC_NONEMPTY_INT_MASK             0x00100000u                
#define WF_PLE_TOP_INT_N9_STS_AC_NONEMPTY_INT_SHFT             20u
#define WF_PLE_TOP_INT_N9_STS_UMAC_SYSRAM_OUTRAN_ERROR_INT_ADDR WF_PLE_TOP_INT_N9_STS_ADDR
#define WF_PLE_TOP_INT_N9_STS_UMAC_SYSRAM_OUTRAN_ERROR_INT_MASK 0x00040000u                
#define WF_PLE_TOP_INT_N9_STS_UMAC_SYSRAM_OUTRAN_ERROR_INT_SHFT 18u
#define WF_PLE_TOP_INT_N9_STS_DATA_TOGGLE_ADDR                 WF_PLE_TOP_INT_N9_STS_ADDR
#define WF_PLE_TOP_INT_N9_STS_DATA_TOGGLE_MASK                 0x00010000u                
#define WF_PLE_TOP_INT_N9_STS_DATA_TOGGLE_SHFT                 16u
#define WF_PLE_TOP_INT_N9_STS_AMSDU_ERROR_INT_ADDR             WF_PLE_TOP_INT_N9_STS_ADDR
#define WF_PLE_TOP_INT_N9_STS_AMSDU_ERROR_INT_MASK             0x00008000u                
#define WF_PLE_TOP_INT_N9_STS_AMSDU_ERROR_INT_SHFT             15u
#define WF_PLE_TOP_INT_N9_STS_ERROR_INT_1_ADDR                 WF_PLE_TOP_INT_N9_STS_ADDR
#define WF_PLE_TOP_INT_N9_STS_ERROR_INT_1_MASK                 0x00004000u                
#define WF_PLE_TOP_INT_N9_STS_ERROR_INT_1_SHFT                 14u
#define WF_PLE_TOP_INT_N9_STS_ERROR_INT_ADDR                   WF_PLE_TOP_INT_N9_STS_ADDR
#define WF_PLE_TOP_INT_N9_STS_ERROR_INT_MASK                   0x00002000u                
#define WF_PLE_TOP_INT_N9_STS_ERROR_INT_SHFT                   13u
#define WF_PLE_TOP_INT_N9_STS_CPU_Q3_NE_ADDR                   WF_PLE_TOP_INT_N9_STS_ADDR
#define WF_PLE_TOP_INT_N9_STS_CPU_Q3_NE_MASK                   0x00000008u                
#define WF_PLE_TOP_INT_N9_STS_CPU_Q3_NE_SHFT                   3u
#define WF_PLE_TOP_INT_N9_STS_CPU_Q2_NE_ADDR                   WF_PLE_TOP_INT_N9_STS_ADDR
#define WF_PLE_TOP_INT_N9_STS_CPU_Q2_NE_MASK                   0x00000004u                
#define WF_PLE_TOP_INT_N9_STS_CPU_Q2_NE_SHFT                   2u
#define WF_PLE_TOP_INT_N9_STS_CPU_Q1_NE_ADDR                   WF_PLE_TOP_INT_N9_STS_ADDR
#define WF_PLE_TOP_INT_N9_STS_CPU_Q1_NE_MASK                   0x00000002u                
#define WF_PLE_TOP_INT_N9_STS_CPU_Q1_NE_SHFT                   1u
#define WF_PLE_TOP_INT_N9_STS_CPU_Q0_NE_ADDR                   WF_PLE_TOP_INT_N9_STS_ADDR
#define WF_PLE_TOP_INT_N9_STS_CPU_Q0_NE_MASK                   0x00000001u                
#define WF_PLE_TOP_INT_N9_STS_CPU_Q0_NE_SHFT                   0u


#define WF_PLE_TOP_INT_N9_ERR_STS_DRR_STA_WMMID_ERR_ADDR       WF_PLE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_DRR_STA_WMMID_ERR_MASK       0x80000000u                
#define WF_PLE_TOP_INT_N9_ERR_STS_DRR_STA_WMMID_ERR_SHFT       31u
#define WF_PLE_TOP_INT_N9_ERR_STS_DRR_STA_WLANID_ERR_ADDR      WF_PLE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_DRR_STA_WLANID_ERR_MASK      0x40000000u                
#define WF_PLE_TOP_INT_N9_ERR_STS_DRR_STA_WLANID_ERR_SHFT      30u
#define WF_PLE_TOP_INT_N9_ERR_STS_DRR_CHRG_STA_ERR_ADDR        WF_PLE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_DRR_CHRG_STA_ERR_MASK        0x20000000u                
#define WF_PLE_TOP_INT_N9_ERR_STS_DRR_CHRG_STA_ERR_SHFT        29u
#define WF_PLE_TOP_INT_N9_ERR_STS_DRR_RL_ERR_ADDR              WF_PLE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_DRR_RL_ERR_MASK              0x10000000u                
#define WF_PLE_TOP_INT_N9_ERR_STS_DRR_RL_ERR_SHFT              28u
#define WF_PLE_TOP_INT_N9_ERR_STS_DRR_BL_ERR_ADDR              WF_PLE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_DRR_BL_ERR_MASK              0x08000000u                
#define WF_PLE_TOP_INT_N9_ERR_STS_DRR_BL_ERR_SHFT              27u
#define WF_PLE_TOP_INT_N9_ERR_STS_DRR_FL_ERR_ADDR              WF_PLE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_DRR_FL_ERR_MASK              0x04000000u                
#define WF_PLE_TOP_INT_N9_ERR_STS_DRR_FL_ERR_SHFT              26u
#define WF_PLE_TOP_INT_N9_ERR_STS_DRR_SRCH_DBDC1_ERR_ADDR      WF_PLE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_DRR_SRCH_DBDC1_ERR_MASK      0x02000000u                
#define WF_PLE_TOP_INT_N9_ERR_STS_DRR_SRCH_DBDC1_ERR_SHFT      25u
#define WF_PLE_TOP_INT_N9_ERR_STS_DRR_SRCH_DBDC0_ERR_ADDR      WF_PLE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_DRR_SRCH_DBDC0_ERR_MASK      0x01000000u                
#define WF_PLE_TOP_INT_N9_ERR_STS_DRR_SRCH_DBDC0_ERR_SHFT      24u
#define WF_PLE_TOP_INT_N9_ERR_STS_BN1_TXCMD_HANG_ERR_ADDR      WF_PLE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_BN1_TXCMD_HANG_ERR_MASK      0x00800000u                
#define WF_PLE_TOP_INT_N9_ERR_STS_BN1_TXCMD_HANG_ERR_SHFT      23u
#define WF_PLE_TOP_INT_N9_ERR_STS_BN0_TXCMD_HANG_ERR_ADDR      WF_PLE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_BN0_TXCMD_HANG_ERR_MASK      0x00400000u                
#define WF_PLE_TOP_INT_N9_ERR_STS_BN0_TXCMD_HANG_ERR_SHFT      22u
#define WF_PLE_TOP_INT_N9_ERR_STS_BN1_MACTX_HANG_ERR_ADDR      WF_PLE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_BN1_MACTX_HANG_ERR_MASK      0x00200000u                
#define WF_PLE_TOP_INT_N9_ERR_STS_BN1_MACTX_HANG_ERR_SHFT      21u
#define WF_PLE_TOP_INT_N9_ERR_STS_BN0_MACTX_HANG_ERR_ADDR      WF_PLE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_BN0_MACTX_HANG_ERR_MASK      0x00100000u                
#define WF_PLE_TOP_INT_N9_ERR_STS_BN0_MACTX_HANG_ERR_SHFT      20u
#define WF_PLE_TOP_INT_N9_ERR_STS_QSTRUCT_ERR_ADDR             WF_PLE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_QSTRUCT_ERR_MASK             0x00080000u                
#define WF_PLE_TOP_INT_N9_ERR_STS_QSTRUCT_ERR_SHFT             19u
#define WF_PLE_TOP_INT_N9_ERR_STS_FREE_HEAD_TAIL_ERR_ADDR      WF_PLE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_FREE_HEAD_TAIL_ERR_MASK      0x00040000u                
#define WF_PLE_TOP_INT_N9_ERR_STS_FREE_HEAD_TAIL_ERR_SHFT      18u
#define WF_PLE_TOP_INT_N9_ERR_STS_LMAC_HANG_ERR_ADDR           WF_PLE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_LMAC_HANG_ERR_MASK           0x00020000u                
#define WF_PLE_TOP_INT_N9_ERR_STS_LMAC_HANG_ERR_SHFT           17u
#define WF_PLE_TOP_INT_N9_ERR_STS_CPU_HANG_ERR_ADDR            WF_PLE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_CPU_HANG_ERR_MASK            0x00010000u                
#define WF_PLE_TOP_INT_N9_ERR_STS_CPU_HANG_ERR_SHFT            16u
#define WF_PLE_TOP_INT_N9_ERR_STS_HIF_HANG_ERR_ADDR            WF_PLE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_HIF_HANG_ERR_MASK            0x00008000u                
#define WF_PLE_TOP_INT_N9_ERR_STS_HIF_HANG_ERR_SHFT            15u
#define WF_PLE_TOP_INT_N9_ERR_STS_PL_HANG_ERR_ADDR             WF_PLE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_PL_HANG_ERR_MASK             0x00004000u                
#define WF_PLE_TOP_INT_N9_ERR_STS_PL_HANG_ERR_SHFT             14u
#define WF_PLE_TOP_INT_N9_ERR_STS_FL_HANG_ERR_ADDR             WF_PLE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_FL_HANG_ERR_MASK             0x00002000u                
#define WF_PLE_TOP_INT_N9_ERR_STS_FL_HANG_ERR_SHFT             13u
#define WF_PLE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P2_ADDR        WF_PLE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P2_MASK        0x00001000u                
#define WF_PLE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P2_SHFT        12u
#define WF_PLE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P1_ADDR        WF_PLE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P1_MASK        0x00000800u                
#define WF_PLE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P1_SHFT        11u
#define WF_PLE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P0_ADDR        WF_PLE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P0_MASK        0x00000400u                
#define WF_PLE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P0_SHFT        10u
#define WF_PLE_TOP_INT_N9_ERR_STS_MDP_HANG_ERR_ADDR            WF_PLE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_MDP_HANG_ERR_MASK            0x00000100u                
#define WF_PLE_TOP_INT_N9_ERR_STS_MDP_HANG_ERR_SHFT            8u
#define WF_PLE_TOP_INT_N9_ERR_STS_MDP_D_OPER_ERR_ADDR          WF_PLE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_MDP_D_OPER_ERR_MASK          0x00000080u                
#define WF_PLE_TOP_INT_N9_ERR_STS_MDP_D_OPER_ERR_SHFT          7u
#define WF_PLE_TOP_INT_N9_ERR_STS_DOUBLE_RLS_ERR_ADDR          WF_PLE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_DOUBLE_RLS_ERR_MASK          0x00000040u                
#define WF_PLE_TOP_INT_N9_ERR_STS_DOUBLE_RLS_ERR_SHFT          6u
#define WF_PLE_TOP_INT_N9_ERR_STS_PAGE_UDF_P2_ADDR             WF_PLE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_PAGE_UDF_P2_MASK             0x00000020u                
#define WF_PLE_TOP_INT_N9_ERR_STS_PAGE_UDF_P2_SHFT             5u
#define WF_PLE_TOP_INT_N9_ERR_STS_PAGE_UDF_P1_ADDR             WF_PLE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_PAGE_UDF_P1_MASK             0x00000010u                
#define WF_PLE_TOP_INT_N9_ERR_STS_PAGE_UDF_P1_SHFT             4u
#define WF_PLE_TOP_INT_N9_ERR_STS_PAGE_UDF_P0_ADDR             WF_PLE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_PAGE_UDF_P0_MASK             0x00000008u                
#define WF_PLE_TOP_INT_N9_ERR_STS_PAGE_UDF_P0_SHFT             3u
#define WF_PLE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P2_ADDR            WF_PLE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P2_MASK            0x00000004u                
#define WF_PLE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P2_SHFT            2u
#define WF_PLE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P1_ADDR            WF_PLE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P1_MASK            0x00000002u                
#define WF_PLE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P1_SHFT            1u
#define WF_PLE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P0_ADDR            WF_PLE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P0_MASK            0x00000001u                
#define WF_PLE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P0_SHFT            0u


#define WF_PLE_TOP_INT_N9_ERR_STS_1_TXCMD_D_OPER_ERR_ADDR      WF_PLE_TOP_INT_N9_ERR_STS_1_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_1_TXCMD_D_OPER_ERR_MASK      0x80000000u                
#define WF_PLE_TOP_INT_N9_ERR_STS_1_TXCMD_D_OPER_ERR_SHFT      31u
#define WF_PLE_TOP_INT_N9_ERR_STS_1_SPL_D_OPER_ERR_ADDR        WF_PLE_TOP_INT_N9_ERR_STS_1_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_1_SPL_D_OPER_ERR_MASK        0x40000000u                
#define WF_PLE_TOP_INT_N9_ERR_STS_1_SPL_D_OPER_ERR_SHFT        30u
#define WF_PLE_TOP_INT_N9_ERR_STS_1_MACTX_D_OPER_ERR_ADDR      WF_PLE_TOP_INT_N9_ERR_STS_1_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_1_MACTX_D_OPER_ERR_MASK      0x20000000u                
#define WF_PLE_TOP_INT_N9_ERR_STS_1_MACTX_D_OPER_ERR_SHFT      29u
#define WF_PLE_TOP_INT_N9_ERR_STS_1_RLS_D_OPER_ERR_ADDR        WF_PLE_TOP_INT_N9_ERR_STS_1_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_1_RLS_D_OPER_ERR_MASK        0x10000000u                
#define WF_PLE_TOP_INT_N9_ERR_STS_1_RLS_D_OPER_ERR_SHFT        28u
#define WF_PLE_TOP_INT_N9_ERR_STS_1_MDP_RDPIOC_HANG_ERR_ADDR   WF_PLE_TOP_INT_N9_ERR_STS_1_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_1_MDP_RDPIOC_HANG_ERR_MASK   0x00020000u                
#define WF_PLE_TOP_INT_N9_ERR_STS_1_MDP_RDPIOC_HANG_ERR_SHFT   17u
#define WF_PLE_TOP_INT_N9_ERR_STS_1_MDP_TDPIOC_HANG_ERR_ADDR   WF_PLE_TOP_INT_N9_ERR_STS_1_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_1_MDP_TDPIOC_HANG_ERR_MASK   0x00010000u                
#define WF_PLE_TOP_INT_N9_ERR_STS_1_MDP_TDPIOC_HANG_ERR_SHFT   16u
#define WF_PLE_TOP_INT_N9_ERR_STS_1_UWTBL_HANG_ERR_ADDR        WF_PLE_TOP_INT_N9_ERR_STS_1_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_1_UWTBL_HANG_ERR_MASK        0x00000800u                
#define WF_PLE_TOP_INT_N9_ERR_STS_1_UWTBL_HANG_ERR_SHFT        11u
#define WF_PLE_TOP_INT_N9_ERR_STS_1_MDP_RDP_WB_HANG_ERR_ADDR   WF_PLE_TOP_INT_N9_ERR_STS_1_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_1_MDP_RDP_WB_HANG_ERR_MASK   0x00000400u                
#define WF_PLE_TOP_INT_N9_ERR_STS_1_MDP_RDP_WB_HANG_ERR_SHFT   10u
#define WF_PLE_TOP_INT_N9_ERR_STS_1_SEC1_HANG_ERR_ADDR         WF_PLE_TOP_INT_N9_ERR_STS_1_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_1_SEC1_HANG_ERR_MASK         0x00000040u                
#define WF_PLE_TOP_INT_N9_ERR_STS_1_SEC1_HANG_ERR_SHFT         6u
#define WF_PLE_TOP_INT_N9_ERR_STS_1_SEC0_HANG_ERR_ADDR         WF_PLE_TOP_INT_N9_ERR_STS_1_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_1_SEC0_HANG_ERR_MASK         0x00000020u                
#define WF_PLE_TOP_INT_N9_ERR_STS_1_SEC0_HANG_ERR_SHFT         5u
#define WF_PLE_TOP_INT_N9_ERR_STS_1_PF_HANG_ERR_ADDR           WF_PLE_TOP_INT_N9_ERR_STS_1_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_1_PF_HANG_ERR_MASK           0x00000010u                
#define WF_PLE_TOP_INT_N9_ERR_STS_1_PF_HANG_ERR_SHFT           4u
#define WF_PLE_TOP_INT_N9_ERR_STS_1_MDP_RIOC_HANG_ERR_ADDR     WF_PLE_TOP_INT_N9_ERR_STS_1_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_1_MDP_RIOC_HANG_ERR_MASK     0x00000008u                
#define WF_PLE_TOP_INT_N9_ERR_STS_1_MDP_RIOC_HANG_ERR_SHFT     3u
#define WF_PLE_TOP_INT_N9_ERR_STS_1_MDP_TIOC_HANG_ERR_ADDR     WF_PLE_TOP_INT_N9_ERR_STS_1_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_1_MDP_TIOC_HANG_ERR_MASK     0x00000004u                
#define WF_PLE_TOP_INT_N9_ERR_STS_1_MDP_TIOC_HANG_ERR_SHFT     2u
#define WF_PLE_TOP_INT_N9_ERR_STS_1_MDP_RDP_HANG_ERR_ADDR      WF_PLE_TOP_INT_N9_ERR_STS_1_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_1_MDP_RDP_HANG_ERR_MASK      0x00000002u                
#define WF_PLE_TOP_INT_N9_ERR_STS_1_MDP_RDP_HANG_ERR_SHFT      1u
#define WF_PLE_TOP_INT_N9_ERR_STS_1_BN0_MDP_TDP_HANG_ERR_ADDR  WF_PLE_TOP_INT_N9_ERR_STS_1_ADDR
#define WF_PLE_TOP_INT_N9_ERR_STS_1_BN0_MDP_TDP_HANG_ERR_MASK  0x00000001u                
#define WF_PLE_TOP_INT_N9_ERR_STS_1_BN0_MDP_TDP_HANG_ERR_SHFT  0u


#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID3_ENQ_LMAC_INT_ADDR  WF_PLE_TOP_N9_BSS_PS_INT_STS_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID3_ENQ_LMAC_INT_MASK  0x00080000u                
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID3_ENQ_LMAC_INT_SHFT  19u
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID2_ENQ_LMAC_INT_ADDR  WF_PLE_TOP_N9_BSS_PS_INT_STS_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID2_ENQ_LMAC_INT_MASK  0x00040000u                
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID2_ENQ_LMAC_INT_SHFT  18u
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID1_ENQ_LMAC_INT_ADDR  WF_PLE_TOP_N9_BSS_PS_INT_STS_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID1_ENQ_LMAC_INT_MASK  0x00020000u                
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID1_ENQ_LMAC_INT_SHFT  17u
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID0_ENQ_LMAC_INT_ADDR  WF_PLE_TOP_N9_BSS_PS_INT_STS_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID0_ENQ_LMAC_INT_MASK  0x00010000u                
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID0_ENQ_LMAC_INT_SHFT  16u
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BN1_BSSID3_EMPTY_INT_ADDR WF_PLE_TOP_N9_BSS_PS_INT_STS_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BN1_BSSID3_EMPTY_INT_MASK 0x00008000u                
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BN1_BSSID3_EMPTY_INT_SHFT 15u
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BN1_BSSID2_EMPTY_INT_ADDR WF_PLE_TOP_N9_BSS_PS_INT_STS_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BN1_BSSID2_EMPTY_INT_MASK 0x00004000u                
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BN1_BSSID2_EMPTY_INT_SHFT 14u
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BN1_BSSID1_EMPTY_INT_ADDR WF_PLE_TOP_N9_BSS_PS_INT_STS_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BN1_BSSID1_EMPTY_INT_MASK 0x00002000u                
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BN1_BSSID1_EMPTY_INT_SHFT 13u
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BN1_BSSID0_EMPTY_INT_ADDR WF_PLE_TOP_N9_BSS_PS_INT_STS_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BN1_BSSID0_EMPTY_INT_MASK 0x00001000u                
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BN1_BSSID0_EMPTY_INT_SHFT 12u
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID3_EMPTY_INT_ADDR     WF_PLE_TOP_N9_BSS_PS_INT_STS_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID3_EMPTY_INT_MASK     0x00000800u                
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID3_EMPTY_INT_SHFT     11u
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID2_EMPTY_INT_ADDR     WF_PLE_TOP_N9_BSS_PS_INT_STS_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID2_EMPTY_INT_MASK     0x00000400u                
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID2_EMPTY_INT_SHFT     10u
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID1_EMPTY_INT_ADDR     WF_PLE_TOP_N9_BSS_PS_INT_STS_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID1_EMPTY_INT_MASK     0x00000200u                
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID1_EMPTY_INT_SHFT     9u
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID0_EMPTY_INT_ADDR     WF_PLE_TOP_N9_BSS_PS_INT_STS_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID0_EMPTY_INT_MASK     0x00000100u                
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID0_EMPTY_INT_SHFT     8u
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BN1_BSSID3_NONEMPTY_INT_ADDR WF_PLE_TOP_N9_BSS_PS_INT_STS_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BN1_BSSID3_NONEMPTY_INT_MASK 0x00000080u                
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BN1_BSSID3_NONEMPTY_INT_SHFT 7u
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BN1_BSSID2_NONEMPTY_INT_ADDR WF_PLE_TOP_N9_BSS_PS_INT_STS_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BN1_BSSID2_NONEMPTY_INT_MASK 0x00000040u                
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BN1_BSSID2_NONEMPTY_INT_SHFT 6u
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BN1_BSSID1_NONEMPTY_INT_ADDR WF_PLE_TOP_N9_BSS_PS_INT_STS_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BN1_BSSID1_NONEMPTY_INT_MASK 0x00000020u                
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BN1_BSSID1_NONEMPTY_INT_SHFT 5u
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BN1_BSSID0_NONEMPTY_INT_ADDR WF_PLE_TOP_N9_BSS_PS_INT_STS_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BN1_BSSID0_NONEMPTY_INT_MASK 0x00000010u                
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BN1_BSSID0_NONEMPTY_INT_SHFT 4u
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID3_NONEMPTY_INT_ADDR  WF_PLE_TOP_N9_BSS_PS_INT_STS_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID3_NONEMPTY_INT_MASK  0x00000008u                
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID3_NONEMPTY_INT_SHFT  3u
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID2_NONEMPTY_INT_ADDR  WF_PLE_TOP_N9_BSS_PS_INT_STS_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID2_NONEMPTY_INT_MASK  0x00000004u                
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID2_NONEMPTY_INT_SHFT  2u
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID1_NONEMPTY_INT_ADDR  WF_PLE_TOP_N9_BSS_PS_INT_STS_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID1_NONEMPTY_INT_MASK  0x00000002u                
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID1_NONEMPTY_INT_SHFT  1u
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID0_NONEMPTY_INT_ADDR  WF_PLE_TOP_N9_BSS_PS_INT_STS_ADDR
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID0_NONEMPTY_INT_MASK  0x00000001u                
#define WF_PLE_TOP_N9_BSS_PS_INT_STS_BSSID0_NONEMPTY_INT_SHFT  0u


#define WF_PLE_TOP_C_GET_FID_0_EXECUTE_ADDR                    WF_PLE_TOP_C_GET_FID_0_ADDR
#define WF_PLE_TOP_C_GET_FID_0_EXECUTE_MASK                    0x80000000u                
#define WF_PLE_TOP_C_GET_FID_0_EXECUTE_SHFT                    31u
#define WF_PLE_TOP_C_GET_FID_0_GET_SRC_QID_ADDR                WF_PLE_TOP_C_GET_FID_0_ADDR
#define WF_PLE_TOP_C_GET_FID_0_GET_SRC_QID_MASK                0x7F000000u                
#define WF_PLE_TOP_C_GET_FID_0_GET_SRC_QID_SHFT                24u
#define WF_PLE_TOP_C_GET_FID_0_GET_SRC_TGID_ADDR               WF_PLE_TOP_C_GET_FID_0_ADDR
#define WF_PLE_TOP_C_GET_FID_0_GET_SRC_TGID_MASK               0x00300000u                
#define WF_PLE_TOP_C_GET_FID_0_GET_SRC_TGID_SHFT               20u
#define WF_PLE_TOP_C_GET_FID_0_GET_FRAME_TYPE_ADDR             WF_PLE_TOP_C_GET_FID_0_ADDR
#define WF_PLE_TOP_C_GET_FID_0_GET_FRAME_TYPE_MASK             0x000F0000u                
#define WF_PLE_TOP_C_GET_FID_0_GET_FRAME_TYPE_SHFT             16u
#define WF_PLE_TOP_C_GET_FID_0_GET_SRC_PID_ADDR                WF_PLE_TOP_C_GET_FID_0_ADDR
#define WF_PLE_TOP_C_GET_FID_0_GET_SRC_PID_MASK                0x0000C000u                
#define WF_PLE_TOP_C_GET_FID_0_GET_SRC_PID_SHFT                14u
#define WF_PLE_TOP_C_GET_FID_0_GET_SRC_WLANID_ADDR             WF_PLE_TOP_C_GET_FID_0_ADDR
#define WF_PLE_TOP_C_GET_FID_0_GET_SRC_WLANID_MASK             0x00000FFFu                
#define WF_PLE_TOP_C_GET_FID_0_GET_SRC_WLANID_SHFT             0u


#define WF_PLE_TOP_C_GET_FID_1_END_ADDR                        WF_PLE_TOP_C_GET_FID_1_ADDR
#define WF_PLE_TOP_C_GET_FID_1_END_MASK                        0x00008000u                
#define WF_PLE_TOP_C_GET_FID_1_END_SHFT                        15u
#define WF_PLE_TOP_C_GET_FID_1_GET_RETURN_FID_ADDR             WF_PLE_TOP_C_GET_FID_1_ADDR
#define WF_PLE_TOP_C_GET_FID_1_GET_RETURN_FID_MASK             0x00001FFFu                
#define WF_PLE_TOP_C_GET_FID_1_GET_RETURN_FID_SHFT             0u


#define WF_PLE_TOP_TO_N9_INT_TOGGLE_ADDR                       WF_PLE_TOP_TO_N9_INT_ADDR
#define WF_PLE_TOP_TO_N9_INT_TOGGLE_MASK                       0x80000000u                
#define WF_PLE_TOP_TO_N9_INT_TOGGLE_SHFT                       31u
#define WF_PLE_TOP_TO_N9_INT_CR4_CMD_ADDR                      WF_PLE_TOP_TO_N9_INT_ADDR
#define WF_PLE_TOP_TO_N9_INT_CR4_CMD_MASK                      0x7FFFFFFFu                
#define WF_PLE_TOP_TO_N9_INT_CR4_CMD_SHFT                      0u


#define WF_PLE_TOP_C_EN_QUEUE_0_EXECUTE_ADDR                   WF_PLE_TOP_C_EN_QUEUE_0_ADDR
#define WF_PLE_TOP_C_EN_QUEUE_0_EXECUTE_MASK                   0x80000000u                
#define WF_PLE_TOP_C_EN_QUEUE_0_EXECUTE_SHFT                   31u
#define WF_PLE_TOP_C_EN_QUEUE_0_ENQ_DST_QID_ADDR               WF_PLE_TOP_C_EN_QUEUE_0_ADDR
#define WF_PLE_TOP_C_EN_QUEUE_0_ENQ_DST_QID_MASK               0x7F000000u                
#define WF_PLE_TOP_C_EN_QUEUE_0_ENQ_DST_QID_SHFT               24u
#define WF_PLE_TOP_C_EN_QUEUE_0_DELAY_ENQ_ADDR                 WF_PLE_TOP_C_EN_QUEUE_0_ADDR
#define WF_PLE_TOP_C_EN_QUEUE_0_DELAY_ENQ_MASK                 0x00800000u                
#define WF_PLE_TOP_C_EN_QUEUE_0_DELAY_ENQ_SHFT                 23u
#define WF_PLE_TOP_C_EN_QUEUE_0_SUB_TYPE_ADDR                  WF_PLE_TOP_C_EN_QUEUE_0_ADDR
#define WF_PLE_TOP_C_EN_QUEUE_0_SUB_TYPE_MASK                  0x000F0000u                
#define WF_PLE_TOP_C_EN_QUEUE_0_SUB_TYPE_SHFT                  16u
#define WF_PLE_TOP_C_EN_QUEUE_0_DST_PID_ADDR                   WF_PLE_TOP_C_EN_QUEUE_0_ADDR
#define WF_PLE_TOP_C_EN_QUEUE_0_DST_PID_MASK                   0x0000C000u                
#define WF_PLE_TOP_C_EN_QUEUE_0_DST_PID_SHFT                   14u
#define WF_PLE_TOP_C_EN_QUEUE_0_DST_TGID_ADDR                  WF_PLE_TOP_C_EN_QUEUE_0_ADDR
#define WF_PLE_TOP_C_EN_QUEUE_0_DST_TGID_MASK                  0x00003000u                
#define WF_PLE_TOP_C_EN_QUEUE_0_DST_TGID_SHFT                  12u
#define WF_PLE_TOP_C_EN_QUEUE_0_DST_WLANID_ADDR                WF_PLE_TOP_C_EN_QUEUE_0_ADDR
#define WF_PLE_TOP_C_EN_QUEUE_0_DST_WLANID_MASK                0x00000FFFu                
#define WF_PLE_TOP_C_EN_QUEUE_0_DST_WLANID_SHFT                0u


#define WF_PLE_TOP_C_EN_QUEUE_1_CUR_LIST_FID_END_ADDR          WF_PLE_TOP_C_EN_QUEUE_1_ADDR
#define WF_PLE_TOP_C_EN_QUEUE_1_CUR_LIST_FID_END_MASK          0x1FFF0000u                
#define WF_PLE_TOP_C_EN_QUEUE_1_CUR_LIST_FID_END_SHFT          16u
#define WF_PLE_TOP_C_EN_QUEUE_1_CUR_LIST_FID_START_ADDR        WF_PLE_TOP_C_EN_QUEUE_1_ADDR
#define WF_PLE_TOP_C_EN_QUEUE_1_CUR_LIST_FID_START_MASK        0x00001FFFu                
#define WF_PLE_TOP_C_EN_QUEUE_1_CUR_LIST_FID_START_SHFT        0u


#define WF_PLE_TOP_C_EN_QUEUE_2_TARGET_FID_ADDR                WF_PLE_TOP_C_EN_QUEUE_2_ADDR
#define WF_PLE_TOP_C_EN_QUEUE_2_TARGET_FID_MASK                0x00001FFFu                
#define WF_PLE_TOP_C_EN_QUEUE_2_TARGET_FID_SHFT                0u


#define WF_PLE_TOP_C_DE_QUEUE_0_EXECUTE_ADDR                   WF_PLE_TOP_C_DE_QUEUE_0_ADDR
#define WF_PLE_TOP_C_DE_QUEUE_0_EXECUTE_MASK                   0x80000000u                
#define WF_PLE_TOP_C_DE_QUEUE_0_EXECUTE_SHFT                   31u
#define WF_PLE_TOP_C_DE_QUEUE_0_SRC_QID_ADDR                   WF_PLE_TOP_C_DE_QUEUE_0_ADDR
#define WF_PLE_TOP_C_DE_QUEUE_0_SRC_QID_MASK                   0x7F000000u                
#define WF_PLE_TOP_C_DE_QUEUE_0_SRC_QID_SHFT                   24u
#define WF_PLE_TOP_C_DE_QUEUE_0_ENQ_VLD_ADDR                   WF_PLE_TOP_C_DE_QUEUE_0_ADDR
#define WF_PLE_TOP_C_DE_QUEUE_0_ENQ_VLD_MASK                   0x00800000u                
#define WF_PLE_TOP_C_DE_QUEUE_0_ENQ_VLD_SHFT                   23u
#define WF_PLE_TOP_C_DE_QUEUE_0_ENQ_SUB_TYPE_ADDR              WF_PLE_TOP_C_DE_QUEUE_0_ADDR
#define WF_PLE_TOP_C_DE_QUEUE_0_ENQ_SUB_TYPE_MASK              0x00700000u                
#define WF_PLE_TOP_C_DE_QUEUE_0_ENQ_SUB_TYPE_SHFT              20u
#define WF_PLE_TOP_C_DE_QUEUE_0_DEQ_SUB_TYPE_ADDR              WF_PLE_TOP_C_DE_QUEUE_0_ADDR
#define WF_PLE_TOP_C_DE_QUEUE_0_DEQ_SUB_TYPE_MASK              0x000F0000u                
#define WF_PLE_TOP_C_DE_QUEUE_0_DEQ_SUB_TYPE_SHFT              16u
#define WF_PLE_TOP_C_DE_QUEUE_0_SRC_PID_ADDR                   WF_PLE_TOP_C_DE_QUEUE_0_ADDR
#define WF_PLE_TOP_C_DE_QUEUE_0_SRC_PID_MASK                   0x0000C000u                
#define WF_PLE_TOP_C_DE_QUEUE_0_SRC_PID_SHFT                   14u
#define WF_PLE_TOP_C_DE_QUEUE_0_SRC_TGID_ADDR                  WF_PLE_TOP_C_DE_QUEUE_0_ADDR
#define WF_PLE_TOP_C_DE_QUEUE_0_SRC_TGID_MASK                  0x00003000u                
#define WF_PLE_TOP_C_DE_QUEUE_0_SRC_TGID_SHFT                  12u
#define WF_PLE_TOP_C_DE_QUEUE_0_SRC_WLANID_ADDR                WF_PLE_TOP_C_DE_QUEUE_0_ADDR
#define WF_PLE_TOP_C_DE_QUEUE_0_SRC_WLANID_MASK                0x00000FFFu                
#define WF_PLE_TOP_C_DE_QUEUE_0_SRC_WLANID_SHFT                0u


#define WF_PLE_TOP_C_DE_QUEUE_1_CUR_LIST_FID_END_ADDR          WF_PLE_TOP_C_DE_QUEUE_1_ADDR
#define WF_PLE_TOP_C_DE_QUEUE_1_CUR_LIST_FID_END_MASK          0x1FFF0000u                
#define WF_PLE_TOP_C_DE_QUEUE_1_CUR_LIST_FID_END_SHFT          16u
#define WF_PLE_TOP_C_DE_QUEUE_1_CUR_LIST_FID_START_ADDR        WF_PLE_TOP_C_DE_QUEUE_1_ADDR
#define WF_PLE_TOP_C_DE_QUEUE_1_CUR_LIST_FID_START_MASK        0x00001FFFu                
#define WF_PLE_TOP_C_DE_QUEUE_1_CUR_LIST_FID_START_SHFT        0u


#define WF_PLE_TOP_C_DE_QUEUE_2_DEQ_ENQ_DST_QID_ADDR           WF_PLE_TOP_C_DE_QUEUE_2_ADDR
#define WF_PLE_TOP_C_DE_QUEUE_2_DEQ_ENQ_DST_QID_MASK           0x7F000000u                
#define WF_PLE_TOP_C_DE_QUEUE_2_DEQ_ENQ_DST_QID_SHFT           24u
#define WF_PLE_TOP_C_DE_QUEUE_2_DEQ_ENQ_DST_PID_ADDR           WF_PLE_TOP_C_DE_QUEUE_2_ADDR
#define WF_PLE_TOP_C_DE_QUEUE_2_DEQ_ENQ_DST_PID_MASK           0x0000C000u                
#define WF_PLE_TOP_C_DE_QUEUE_2_DEQ_ENQ_DST_PID_SHFT           14u
#define WF_PLE_TOP_C_DE_QUEUE_2_DEQ_ENQ_DST_TGID_ADDR          WF_PLE_TOP_C_DE_QUEUE_2_ADDR
#define WF_PLE_TOP_C_DE_QUEUE_2_DEQ_ENQ_DST_TGID_MASK          0x00003000u                
#define WF_PLE_TOP_C_DE_QUEUE_2_DEQ_ENQ_DST_TGID_SHFT          12u
#define WF_PLE_TOP_C_DE_QUEUE_2_DEQ_ENQ_DST_WLANID_ADDR        WF_PLE_TOP_C_DE_QUEUE_2_ADDR
#define WF_PLE_TOP_C_DE_QUEUE_2_DEQ_ENQ_DST_WLANID_MASK        0x00000FFFu                
#define WF_PLE_TOP_C_DE_QUEUE_2_DEQ_ENQ_DST_WLANID_SHFT        0u


#define WF_PLE_TOP_C_DE_QUEUE_3_BUSY_ADDR                      WF_PLE_TOP_C_DE_QUEUE_3_ADDR
#define WF_PLE_TOP_C_DE_QUEUE_3_BUSY_MASK                      0x80000000u                
#define WF_PLE_TOP_C_DE_QUEUE_3_BUSY_SHFT                      31u
#define WF_PLE_TOP_C_DE_QUEUE_3_DEQUEUE_ERROR_ADDR             WF_PLE_TOP_C_DE_QUEUE_3_ADDR
#define WF_PLE_TOP_C_DE_QUEUE_3_DEQUEUE_ERROR_MASK             0x40000000u                
#define WF_PLE_TOP_C_DE_QUEUE_3_DEQUEUE_ERROR_SHFT             30u
#define WF_PLE_TOP_C_DE_QUEUE_3_DEQ_TAIL_FID_ADDR              WF_PLE_TOP_C_DE_QUEUE_3_ADDR
#define WF_PLE_TOP_C_DE_QUEUE_3_DEQ_TAIL_FID_MASK              0x1FFF0000u                
#define WF_PLE_TOP_C_DE_QUEUE_3_DEQ_TAIL_FID_SHFT              16u
#define WF_PLE_TOP_C_DE_QUEUE_3_DEQ_EMPTY_ADDR                 WF_PLE_TOP_C_DE_QUEUE_3_ADDR
#define WF_PLE_TOP_C_DE_QUEUE_3_DEQ_EMPTY_MASK                 0x00008000u                
#define WF_PLE_TOP_C_DE_QUEUE_3_DEQ_EMPTY_SHFT                 15u
#define WF_PLE_TOP_C_DE_QUEUE_3_DEQ_HEAD_FID_ADDR              WF_PLE_TOP_C_DE_QUEUE_3_ADDR
#define WF_PLE_TOP_C_DE_QUEUE_3_DEQ_HEAD_FID_MASK              0x00001FFFu                
#define WF_PLE_TOP_C_DE_QUEUE_3_DEQ_HEAD_FID_SHFT              0u


#define WF_PLE_TOP_C_DE_QUEUE_4_DEQ_ENQ_REF_FID_ADDR           WF_PLE_TOP_C_DE_QUEUE_4_ADDR
#define WF_PLE_TOP_C_DE_QUEUE_4_DEQ_ENQ_REF_FID_MASK           0x00001FFFu                
#define WF_PLE_TOP_C_DE_QUEUE_4_DEQ_ENQ_REF_FID_SHFT           0u


#define WF_PLE_TOP_ALLOCATE_0_EXECUTE_ADDR                     WF_PLE_TOP_ALLOCATE_0_ADDR
#define WF_PLE_TOP_ALLOCATE_0_EXECUTE_MASK                     0x80000000u                
#define WF_PLE_TOP_ALLOCATE_0_EXECUTE_SHFT                     31u
#define WF_PLE_TOP_ALLOCATE_0_CPU_TXD_SAF_RPT_EN_ADDR          WF_PLE_TOP_ALLOCATE_0_ADDR
#define WF_PLE_TOP_ALLOCATE_0_CPU_TXD_SAF_RPT_EN_MASK          0x40000000u                
#define WF_PLE_TOP_ALLOCATE_0_CPU_TXD_SAF_RPT_EN_SHFT          30u
#define WF_PLE_TOP_ALLOCATE_0_CPU_TXD_TGID_ADDR                WF_PLE_TOP_ALLOCATE_0_ADDR
#define WF_PLE_TOP_ALLOCATE_0_CPU_TXD_TGID_MASK                0x30000000u                
#define WF_PLE_TOP_ALLOCATE_0_CPU_TXD_TGID_SHFT                28u
#define WF_PLE_TOP_ALLOCATE_0_CPU_TXD_TID_ADDR                 WF_PLE_TOP_ALLOCATE_0_ADDR
#define WF_PLE_TOP_ALLOCATE_0_CPU_TXD_TID_MASK                 0x0F000000u                
#define WF_PLE_TOP_ALLOCATE_0_CPU_TXD_TID_SHFT                 24u
#define WF_PLE_TOP_ALLOCATE_0_CPU_TXD_SRC_ADDR                 WF_PLE_TOP_ALLOCATE_0_ADDR
#define WF_PLE_TOP_ALLOCATE_0_CPU_TXD_SRC_MASK                 0x00C00000u                
#define WF_PLE_TOP_ALLOCATE_0_CPU_TXD_SRC_SHFT                 22u
#define WF_PLE_TOP_ALLOCATE_0_ALLOCATE_QID_ADDR                WF_PLE_TOP_ALLOCATE_0_ADDR
#define WF_PLE_TOP_ALLOCATE_0_ALLOCATE_QID_MASK                0x001F0000u                
#define WF_PLE_TOP_ALLOCATE_0_ALLOCATE_QID_SHFT                16u
#define WF_PLE_TOP_ALLOCATE_0_ALLOCATE_FRAME_LENGTH_ADDR       WF_PLE_TOP_ALLOCATE_0_ADDR
#define WF_PLE_TOP_ALLOCATE_0_ALLOCATE_FRAME_LENGTH_MASK       0x00003FFFu                
#define WF_PLE_TOP_ALLOCATE_0_ALLOCATE_FRAME_LENGTH_SHFT       0u


#define WF_PLE_TOP_ALLOCATE_1_EXECUTE_ADDR                     WF_PLE_TOP_ALLOCATE_1_ADDR
#define WF_PLE_TOP_ALLOCATE_1_EXECUTE_MASK                     0x80000000u                
#define WF_PLE_TOP_ALLOCATE_1_EXECUTE_SHFT                     31u
#define WF_PLE_TOP_ALLOCATE_1_ALLOCATE_FID_ADDR                WF_PLE_TOP_ALLOCATE_1_ADDR
#define WF_PLE_TOP_ALLOCATE_1_ALLOCATE_FID_MASK                0x00001FFFu                
#define WF_PLE_TOP_ALLOCATE_1_ALLOCATE_FID_SHFT                0u


#define WF_PLE_TOP_ALLOCATE_2_CPU_TXD_AGG_EN_ADDR              WF_PLE_TOP_ALLOCATE_2_ADDR
#define WF_PLE_TOP_ALLOCATE_2_CPU_TXD_AGG_EN_MASK              0x80000000u                
#define WF_PLE_TOP_ALLOCATE_2_CPU_TXD_AGG_EN_SHFT              31u
#define WF_PLE_TOP_ALLOCATE_2_CPU_TXD_TXCNT_ADDR               WF_PLE_TOP_ALLOCATE_2_ADDR
#define WF_PLE_TOP_ALLOCATE_2_CPU_TXD_TXCNT_MASK               0x7C000000u                
#define WF_PLE_TOP_ALLOCATE_2_CPU_TXD_TXCNT_SHFT               26u
#define WF_PLE_TOP_ALLOCATE_2_CPU_PKT_FT_ADDR                  WF_PLE_TOP_ALLOCATE_2_ADDR
#define WF_PLE_TOP_ALLOCATE_2_CPU_PKT_FT_MASK                  0x03000000u                
#define WF_PLE_TOP_ALLOCATE_2_CPU_PKT_FT_SHFT                  24u
#define WF_PLE_TOP_ALLOCATE_2_CPU_MSDU_ID0_bit15_8_ADDR        WF_PLE_TOP_ALLOCATE_2_ADDR
#define WF_PLE_TOP_ALLOCATE_2_CPU_MSDU_ID0_bit15_8_MASK        0x00FF0000u                
#define WF_PLE_TOP_ALLOCATE_2_CPU_MSDU_ID0_bit15_8_SHFT        16u
#define WF_PLE_TOP_ALLOCATE_2_CPU_TXBYTE_COUNT_ADDR            WF_PLE_TOP_ALLOCATE_2_ADDR
#define WF_PLE_TOP_ALLOCATE_2_CPU_TXBYTE_COUNT_MASK            0x0000FFFFu                
#define WF_PLE_TOP_ALLOCATE_2_CPU_TXBYTE_COUNT_SHFT            0u


#define WF_PLE_TOP_QUEUE_EMPTY_RLS_Q_EMTPY_ADDR                WF_PLE_TOP_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_QUEUE_EMPTY_RLS_Q_EMTPY_MASK                0x80000000u                
#define WF_PLE_TOP_QUEUE_EMPTY_RLS_Q_EMTPY_SHFT                31u
#define WF_PLE_TOP_QUEUE_EMPTY_RLS2_Q_EMTPY_ADDR               WF_PLE_TOP_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_QUEUE_EMPTY_RLS2_Q_EMTPY_MASK               0x40000000u                
#define WF_PLE_TOP_QUEUE_EMPTY_RLS2_Q_EMTPY_SHFT               30u
#define WF_PLE_TOP_QUEUE_EMPTY_RLS3_Q_EMTPY_ADDR               WF_PLE_TOP_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_QUEUE_EMPTY_RLS3_Q_EMTPY_MASK               0x20000000u                
#define WF_PLE_TOP_QUEUE_EMPTY_RLS3_Q_EMTPY_SHFT               29u
#define WF_PLE_TOP_QUEUE_EMPTY_RLS4_Q_EMTPY_ADDR               WF_PLE_TOP_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_QUEUE_EMPTY_RLS4_Q_EMTPY_MASK               0x10000000u                
#define WF_PLE_TOP_QUEUE_EMPTY_RLS4_Q_EMTPY_SHFT               28u
#define WF_PLE_TOP_QUEUE_EMPTY_ALL_AC_EMPTY_ADDR               WF_PLE_TOP_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_QUEUE_EMPTY_ALL_AC_EMPTY_MASK               0x01000000u                
#define WF_PLE_TOP_QUEUE_EMPTY_ALL_AC_EMPTY_SHFT               24u
#define WF_PLE_TOP_QUEUE_EMPTY_AMSDU_PNSN_EMPTY_ADDR           WF_PLE_TOP_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_QUEUE_EMPTY_AMSDU_PNSN_EMPTY_MASK           0x00200000u                
#define WF_PLE_TOP_QUEUE_EMPTY_AMSDU_PNSN_EMPTY_SHFT           21u
#define WF_PLE_TOP_QUEUE_EMPTY_FIX_FID_EMPTY_ADDR              WF_PLE_TOP_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_QUEUE_EMPTY_FIX_FID_EMPTY_MASK              0x00100000u                
#define WF_PLE_TOP_QUEUE_EMPTY_FIX_FID_EMPTY_SHFT              20u
#define WF_PLE_TOP_QUEUE_EMPTY_NBCN_EMPTY_ADDR                 WF_PLE_TOP_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_QUEUE_EMPTY_NBCN_EMPTY_MASK                 0x00020000u                
#define WF_PLE_TOP_QUEUE_EMPTY_NBCN_EMPTY_SHFT                 17u
#define WF_PLE_TOP_QUEUE_EMPTY_NAF_EMPTY_ADDR                  WF_PLE_TOP_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_QUEUE_EMPTY_NAF_EMPTY_MASK                  0x00010000u                
#define WF_PLE_TOP_QUEUE_EMPTY_NAF_EMPTY_SHFT                  16u
#define WF_PLE_TOP_QUEUE_EMPTY_PSMP_1_EMPTY_ADDR               WF_PLE_TOP_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_QUEUE_EMPTY_PSMP_1_EMPTY_MASK               0x00000800u                
#define WF_PLE_TOP_QUEUE_EMPTY_PSMP_1_EMPTY_SHFT               11u
#define WF_PLE_TOP_QUEUE_EMPTY_BCN_1_EMPTY_ADDR                WF_PLE_TOP_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_QUEUE_EMPTY_BCN_1_EMPTY_MASK                0x00000400u                
#define WF_PLE_TOP_QUEUE_EMPTY_BCN_1_EMPTY_SHFT                10u
#define WF_PLE_TOP_QUEUE_EMPTY_BMC_1_EMPTY_ADDR                WF_PLE_TOP_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_QUEUE_EMPTY_BMC_1_EMPTY_MASK                0x00000200u                
#define WF_PLE_TOP_QUEUE_EMPTY_BMC_1_EMPTY_SHFT                9u
#define WF_PLE_TOP_QUEUE_EMPTY_ALTX_1_EMPTY_ADDR               WF_PLE_TOP_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_QUEUE_EMPTY_ALTX_1_EMPTY_MASK               0x00000100u                
#define WF_PLE_TOP_QUEUE_EMPTY_ALTX_1_EMPTY_SHFT               8u
#define WF_PLE_TOP_QUEUE_EMPTY_PSMP_0_EMPTY_ADDR               WF_PLE_TOP_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_QUEUE_EMPTY_PSMP_0_EMPTY_MASK               0x00000080u                
#define WF_PLE_TOP_QUEUE_EMPTY_PSMP_0_EMPTY_SHFT               7u
#define WF_PLE_TOP_QUEUE_EMPTY_BCN_0_EMPTY_ADDR                WF_PLE_TOP_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_QUEUE_EMPTY_BCN_0_EMPTY_MASK                0x00000040u                
#define WF_PLE_TOP_QUEUE_EMPTY_BCN_0_EMPTY_SHFT                6u
#define WF_PLE_TOP_QUEUE_EMPTY_BMC_0_EMPTY_ADDR                WF_PLE_TOP_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_QUEUE_EMPTY_BMC_0_EMPTY_MASK                0x00000020u                
#define WF_PLE_TOP_QUEUE_EMPTY_BMC_0_EMPTY_SHFT                5u
#define WF_PLE_TOP_QUEUE_EMPTY_ALTX_0_EMPTY_ADDR               WF_PLE_TOP_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_QUEUE_EMPTY_ALTX_0_EMPTY_MASK               0x00000010u                
#define WF_PLE_TOP_QUEUE_EMPTY_ALTX_0_EMPTY_SHFT               4u
#define WF_PLE_TOP_QUEUE_EMPTY_CPU_Q3_EMPTY_ADDR               WF_PLE_TOP_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_QUEUE_EMPTY_CPU_Q3_EMPTY_MASK               0x00000008u                
#define WF_PLE_TOP_QUEUE_EMPTY_CPU_Q3_EMPTY_SHFT               3u
#define WF_PLE_TOP_QUEUE_EMPTY_CPU_Q2_EMPTY_ADDR               WF_PLE_TOP_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_QUEUE_EMPTY_CPU_Q2_EMPTY_MASK               0x00000004u                
#define WF_PLE_TOP_QUEUE_EMPTY_CPU_Q2_EMPTY_SHFT               2u
#define WF_PLE_TOP_QUEUE_EMPTY_CPU_Q1_EMPTY_ADDR               WF_PLE_TOP_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_QUEUE_EMPTY_CPU_Q1_EMPTY_MASK               0x00000002u                
#define WF_PLE_TOP_QUEUE_EMPTY_CPU_Q1_EMPTY_SHFT               1u
#define WF_PLE_TOP_QUEUE_EMPTY_CPU_Q0_EMPTY_ADDR               WF_PLE_TOP_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_QUEUE_EMPTY_CPU_Q0_EMPTY_MASK               0x00000001u                
#define WF_PLE_TOP_QUEUE_EMPTY_CPU_Q0_EMPTY_SHFT               0u


#define WF_PLE_TOP_TXD_QUEUE_EMPTY_NBCN_EMPTY_ADDR             WF_PLE_TOP_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_NBCN_EMPTY_MASK             0x00200000u                
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_NBCN_EMPTY_SHFT             21u
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_NAF_EMPTY_ADDR              WF_PLE_TOP_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_NAF_EMPTY_MASK              0x00100000u                
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_NAF_EMPTY_SHFT              20u
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_PSMP_EMPTY_ADDR             WF_PLE_TOP_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_PSMP_EMPTY_MASK             0x00080000u                
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_PSMP_EMPTY_SHFT             19u
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_BCN_EMPTY_ADDR              WF_PLE_TOP_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_BCN_EMPTY_MASK              0x00040000u                
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_BCN_EMPTY_SHFT              18u
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_BMC_EMPTY_ADDR              WF_PLE_TOP_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_BMC_EMPTY_MASK              0x00020000u                
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_BMC_EMPTY_SHFT              17u
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_ALTX_EMPTY_ADDR             WF_PLE_TOP_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_ALTX_EMPTY_MASK             0x00010000u                
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_ALTX_EMPTY_SHFT             16u
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC33_EMPTY_ADDR             WF_PLE_TOP_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC33_EMPTY_MASK             0x00008000u                
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC33_EMPTY_SHFT             15u
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC32_EMPTY_ADDR             WF_PLE_TOP_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC32_EMPTY_MASK             0x00004000u                
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC32_EMPTY_SHFT             14u
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC31_EMPTY_ADDR             WF_PLE_TOP_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC31_EMPTY_MASK             0x00002000u                
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC31_EMPTY_SHFT             13u
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC30_EMPTY_ADDR             WF_PLE_TOP_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC30_EMPTY_MASK             0x00001000u                
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC30_EMPTY_SHFT             12u
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC23_EMPTY_ADDR             WF_PLE_TOP_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC23_EMPTY_MASK             0x00000800u                
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC23_EMPTY_SHFT             11u
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC22_EMPTY_ADDR             WF_PLE_TOP_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC22_EMPTY_MASK             0x00000400u                
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC22_EMPTY_SHFT             10u
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC21_EMPTY_ADDR             WF_PLE_TOP_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC21_EMPTY_MASK             0x00000200u                
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC21_EMPTY_SHFT             9u
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC20_EMPTY_ADDR             WF_PLE_TOP_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC20_EMPTY_MASK             0x00000100u                
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC20_EMPTY_SHFT             8u
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC13_EMPTY_ADDR             WF_PLE_TOP_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC13_EMPTY_MASK             0x00000080u                
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC13_EMPTY_SHFT             7u
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC12_EMPTY_ADDR             WF_PLE_TOP_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC12_EMPTY_MASK             0x00000040u                
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC12_EMPTY_SHFT             6u
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC11_EMPTY_ADDR             WF_PLE_TOP_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC11_EMPTY_MASK             0x00000020u                
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC11_EMPTY_SHFT             5u
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC10_EMPTY_ADDR             WF_PLE_TOP_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC10_EMPTY_MASK             0x00000010u                
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC10_EMPTY_SHFT             4u
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC03_EMPTY_ADDR             WF_PLE_TOP_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC03_EMPTY_MASK             0x00000008u                
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC03_EMPTY_SHFT             3u
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC02_EMPTY_ADDR             WF_PLE_TOP_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC02_EMPTY_MASK             0x00000004u                
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC02_EMPTY_SHFT             2u
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC01_EMPTY_ADDR             WF_PLE_TOP_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC01_EMPTY_MASK             0x00000002u                
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC01_EMPTY_SHFT             1u
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC00_EMPTY_ADDR             WF_PLE_TOP_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC00_EMPTY_MASK             0x00000001u                
#define WF_PLE_TOP_TXD_QUEUE_EMPTY_AC00_EMPTY_SHFT             0u


#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_NBCN_EMPTY_ADDR      WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_NBCN_EMPTY_MASK      0x00200000u                
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_NBCN_EMPTY_SHFT      21u
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_NAF_EMPTY_ADDR       WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_NAF_EMPTY_MASK       0x00100000u                
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_NAF_EMPTY_SHFT       20u
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_PSMP_EMPTY_ADDR      WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_PSMP_EMPTY_MASK      0x00080000u                
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_PSMP_EMPTY_SHFT      19u
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_BCN_EMPTY_ADDR       WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_BCN_EMPTY_MASK       0x00040000u                
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_BCN_EMPTY_SHFT       18u
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_BMC_EMPTY_ADDR       WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_BMC_EMPTY_MASK       0x00020000u                
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_BMC_EMPTY_SHFT       17u
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_ALTX_EMPTY_ADDR      WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_ALTX_EMPTY_MASK      0x00010000u                
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_ALTX_EMPTY_SHFT      16u
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC33_EMPTY_ADDR      WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC33_EMPTY_MASK      0x00008000u                
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC33_EMPTY_SHFT      15u
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC32_EMPTY_ADDR      WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC32_EMPTY_MASK      0x00004000u                
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC32_EMPTY_SHFT      14u
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC31_EMPTY_ADDR      WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC31_EMPTY_MASK      0x00002000u                
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC31_EMPTY_SHFT      13u
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC30_EMPTY_ADDR      WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC30_EMPTY_MASK      0x00001000u                
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC30_EMPTY_SHFT      12u
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC23_EMPTY_ADDR      WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC23_EMPTY_MASK      0x00000800u                
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC23_EMPTY_SHFT      11u
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC22_EMPTY_ADDR      WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC22_EMPTY_MASK      0x00000400u                
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC22_EMPTY_SHFT      10u
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC21_EMPTY_ADDR      WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC21_EMPTY_MASK      0x00000200u                
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC21_EMPTY_SHFT      9u
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC20_EMPTY_ADDR      WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC20_EMPTY_MASK      0x00000100u                
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC20_EMPTY_SHFT      8u
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC13_EMPTY_ADDR      WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC13_EMPTY_MASK      0x00000080u                
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC13_EMPTY_SHFT      7u
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC12_EMPTY_ADDR      WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC12_EMPTY_MASK      0x00000040u                
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC12_EMPTY_SHFT      6u
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC11_EMPTY_ADDR      WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC11_EMPTY_MASK      0x00000020u                
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC11_EMPTY_SHFT      5u
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC10_EMPTY_ADDR      WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC10_EMPTY_MASK      0x00000010u                
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC10_EMPTY_SHFT      4u
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC03_EMPTY_ADDR      WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC03_EMPTY_MASK      0x00000008u                
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC03_EMPTY_SHFT      3u
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC02_EMPTY_ADDR      WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC02_EMPTY_MASK      0x00000004u                
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC02_EMPTY_SHFT      2u
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC01_EMPTY_ADDR      WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC01_EMPTY_MASK      0x00000002u                
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC01_EMPTY_SHFT      1u
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC00_EMPTY_ADDR      WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC00_EMPTY_MASK      0x00000001u                
#define WF_PLE_TOP_NATIVE_TXD_QUEUE_EMPTY_AC00_EMPTY_SHFT      0u


#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_NBCN_EMPTY_ADDR         WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_NBCN_EMPTY_MASK         0x00200000u                
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_NBCN_EMPTY_SHFT         21u
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_NAF_EMPTY_ADDR          WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_NAF_EMPTY_MASK          0x00100000u                
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_NAF_EMPTY_SHFT          20u
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_PSMP_EMPTY_ADDR         WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_PSMP_EMPTY_MASK         0x00080000u                
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_PSMP_EMPTY_SHFT         19u
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_BCN_EMPTY_ADDR          WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_BCN_EMPTY_MASK          0x00040000u                
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_BCN_EMPTY_SHFT          18u
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_BMC_EMPTY_ADDR          WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_BMC_EMPTY_MASK          0x00020000u                
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_BMC_EMPTY_SHFT          17u
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_ALTX_EMPTY_ADDR         WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_ALTX_EMPTY_MASK         0x00010000u                
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_ALTX_EMPTY_SHFT         16u
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC33_EMPTY_ADDR         WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC33_EMPTY_MASK         0x00008000u                
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC33_EMPTY_SHFT         15u
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC32_EMPTY_ADDR         WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC32_EMPTY_MASK         0x00004000u                
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC32_EMPTY_SHFT         14u
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC31_EMPTY_ADDR         WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC31_EMPTY_MASK         0x00002000u                
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC31_EMPTY_SHFT         13u
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC30_EMPTY_ADDR         WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC30_EMPTY_MASK         0x00001000u                
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC30_EMPTY_SHFT         12u
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC23_EMPTY_ADDR         WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC23_EMPTY_MASK         0x00000800u                
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC23_EMPTY_SHFT         11u
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC22_EMPTY_ADDR         WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC22_EMPTY_MASK         0x00000400u                
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC22_EMPTY_SHFT         10u
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC21_EMPTY_ADDR         WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC21_EMPTY_MASK         0x00000200u                
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC21_EMPTY_SHFT         9u
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC20_EMPTY_ADDR         WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC20_EMPTY_MASK         0x00000100u                
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC20_EMPTY_SHFT         8u
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC13_EMPTY_ADDR         WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC13_EMPTY_MASK         0x00000080u                
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC13_EMPTY_SHFT         7u
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC12_EMPTY_ADDR         WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC12_EMPTY_MASK         0x00000040u                
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC12_EMPTY_SHFT         6u
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC11_EMPTY_ADDR         WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC11_EMPTY_MASK         0x00000020u                
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC11_EMPTY_SHFT         5u
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC10_EMPTY_ADDR         WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC10_EMPTY_MASK         0x00000010u                
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC10_EMPTY_SHFT         4u
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC03_EMPTY_ADDR         WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC03_EMPTY_MASK         0x00000008u                
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC03_EMPTY_SHFT         3u
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC02_EMPTY_ADDR         WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC02_EMPTY_MASK         0x00000004u                
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC02_EMPTY_SHFT         2u
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC01_EMPTY_ADDR         WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC01_EMPTY_MASK         0x00000002u                
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC01_EMPTY_SHFT         1u
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC00_EMPTY_ADDR         WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC00_EMPTY_MASK         0x00000001u                
#define WF_PLE_TOP_BN1_TXD_QUEUE_EMPTY_AC00_EMPTY_SHFT         0u


#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_NBCN_EMPTY_ADDR  WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_NBCN_EMPTY_MASK  0x00200000u                
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_NBCN_EMPTY_SHFT  21u
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_NAF_EMPTY_ADDR   WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_NAF_EMPTY_MASK   0x00100000u                
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_NAF_EMPTY_SHFT   20u
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_PSMP_EMPTY_ADDR  WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_PSMP_EMPTY_MASK  0x00080000u                
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_PSMP_EMPTY_SHFT  19u
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_BCN_EMPTY_ADDR   WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_BCN_EMPTY_MASK   0x00040000u                
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_BCN_EMPTY_SHFT   18u
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_BMC_EMPTY_ADDR   WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_BMC_EMPTY_MASK   0x00020000u                
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_BMC_EMPTY_SHFT   17u
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_ALTX_EMPTY_ADDR  WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_ALTX_EMPTY_MASK  0x00010000u                
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_ALTX_EMPTY_SHFT  16u
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC33_EMPTY_ADDR  WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC33_EMPTY_MASK  0x00008000u                
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC33_EMPTY_SHFT  15u
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC32_EMPTY_ADDR  WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC32_EMPTY_MASK  0x00004000u                
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC32_EMPTY_SHFT  14u
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC31_EMPTY_ADDR  WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC31_EMPTY_MASK  0x00002000u                
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC31_EMPTY_SHFT  13u
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC30_EMPTY_ADDR  WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC30_EMPTY_MASK  0x00001000u                
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC30_EMPTY_SHFT  12u
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC23_EMPTY_ADDR  WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC23_EMPTY_MASK  0x00000800u                
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC23_EMPTY_SHFT  11u
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC22_EMPTY_ADDR  WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC22_EMPTY_MASK  0x00000400u                
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC22_EMPTY_SHFT  10u
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC21_EMPTY_ADDR  WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC21_EMPTY_MASK  0x00000200u                
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC21_EMPTY_SHFT  9u
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC20_EMPTY_ADDR  WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC20_EMPTY_MASK  0x00000100u                
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC20_EMPTY_SHFT  8u
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC13_EMPTY_ADDR  WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC13_EMPTY_MASK  0x00000080u                
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC13_EMPTY_SHFT  7u
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC12_EMPTY_ADDR  WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC12_EMPTY_MASK  0x00000040u                
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC12_EMPTY_SHFT  6u
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC11_EMPTY_ADDR  WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC11_EMPTY_MASK  0x00000020u                
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC11_EMPTY_SHFT  5u
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC10_EMPTY_ADDR  WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC10_EMPTY_MASK  0x00000010u                
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC10_EMPTY_SHFT  4u
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC03_EMPTY_ADDR  WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC03_EMPTY_MASK  0x00000008u                
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC03_EMPTY_SHFT  3u
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC02_EMPTY_ADDR  WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC02_EMPTY_MASK  0x00000004u                
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC02_EMPTY_SHFT  2u
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC01_EMPTY_ADDR  WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC01_EMPTY_MASK  0x00000002u                
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC01_EMPTY_SHFT  1u
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC00_EMPTY_ADDR  WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_ADDR
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC00_EMPTY_MASK  0x00000001u                
#define WF_PLE_TOP_BN1_NATIVE_TXD_QUEUE_EMPTY_AC00_EMPTY_SHFT  0u


#define WF_PLE_TOP_FREEPG_CNT_FFA_CNT_ADDR                     WF_PLE_TOP_FREEPG_CNT_ADDR
#define WF_PLE_TOP_FREEPG_CNT_FFA_CNT_MASK                     0x1FFF0000u                
#define WF_PLE_TOP_FREEPG_CNT_FFA_CNT_SHFT                     16u
#define WF_PLE_TOP_FREEPG_CNT_FREEPG_CNT_ADDR                  WF_PLE_TOP_FREEPG_CNT_ADDR
#define WF_PLE_TOP_FREEPG_CNT_FREEPG_CNT_MASK                  0x00001FFFu                
#define WF_PLE_TOP_FREEPG_CNT_FREEPG_CNT_SHFT                  0u


#define WF_PLE_TOP_FREEPG_HEAD_TAIL_FREEPG_TAIL_ADDR           WF_PLE_TOP_FREEPG_HEAD_TAIL_ADDR
#define WF_PLE_TOP_FREEPG_HEAD_TAIL_FREEPG_TAIL_MASK           0x1FFF0000u                
#define WF_PLE_TOP_FREEPG_HEAD_TAIL_FREEPG_TAIL_SHFT           16u
#define WF_PLE_TOP_FREEPG_HEAD_TAIL_FREEPG_HEAD_ADDR           WF_PLE_TOP_FREEPG_HEAD_TAIL_ADDR
#define WF_PLE_TOP_FREEPG_HEAD_TAIL_FREEPG_HEAD_MASK           0x00001FFFu                
#define WF_PLE_TOP_FREEPG_HEAD_TAIL_FREEPG_HEAD_SHFT           0u


#define WF_PLE_TOP_HIF_PG_INFO_HIF_SRC_CNT_ADDR                WF_PLE_TOP_HIF_PG_INFO_ADDR
#define WF_PLE_TOP_HIF_PG_INFO_HIF_SRC_CNT_MASK                0x1FFF0000u                
#define WF_PLE_TOP_HIF_PG_INFO_HIF_SRC_CNT_SHFT                16u
#define WF_PLE_TOP_HIF_PG_INFO_HIF_RSV_CNT_ADDR                WF_PLE_TOP_HIF_PG_INFO_ADDR
#define WF_PLE_TOP_HIF_PG_INFO_HIF_RSV_CNT_MASK                0x00001FFFu                
#define WF_PLE_TOP_HIF_PG_INFO_HIF_RSV_CNT_SHFT                0u


#define WF_PLE_TOP_HIF_WMTXD_PG_INFO_HIF_WMTXD_SRC_CNT_ADDR    WF_PLE_TOP_HIF_WMTXD_PG_INFO_ADDR
#define WF_PLE_TOP_HIF_WMTXD_PG_INFO_HIF_WMTXD_SRC_CNT_MASK    0x1FFF0000u                
#define WF_PLE_TOP_HIF_WMTXD_PG_INFO_HIF_WMTXD_SRC_CNT_SHFT    16u
#define WF_PLE_TOP_HIF_WMTXD_PG_INFO_HIF_WMTXD_RSV_CNT_ADDR    WF_PLE_TOP_HIF_WMTXD_PG_INFO_ADDR
#define WF_PLE_TOP_HIF_WMTXD_PG_INFO_HIF_WMTXD_RSV_CNT_MASK    0x00001FFFu                
#define WF_PLE_TOP_HIF_WMTXD_PG_INFO_HIF_WMTXD_RSV_CNT_SHFT    0u


#define WF_PLE_TOP_HIF_TXCMD_PG_INFO_HIF_TXCMD_SRC_CNT_ADDR    WF_PLE_TOP_HIF_TXCMD_PG_INFO_ADDR
#define WF_PLE_TOP_HIF_TXCMD_PG_INFO_HIF_TXCMD_SRC_CNT_MASK    0x1FFF0000u                
#define WF_PLE_TOP_HIF_TXCMD_PG_INFO_HIF_TXCMD_SRC_CNT_SHFT    16u
#define WF_PLE_TOP_HIF_TXCMD_PG_INFO_HIF_TXCMD_RSV_CNT_ADDR    WF_PLE_TOP_HIF_TXCMD_PG_INFO_ADDR
#define WF_PLE_TOP_HIF_TXCMD_PG_INFO_HIF_TXCMD_RSV_CNT_MASK    0x00001FFFu                
#define WF_PLE_TOP_HIF_TXCMD_PG_INFO_HIF_TXCMD_RSV_CNT_SHFT    0u


#define WF_PLE_TOP_CPU_PG_INFO_CPU_SRC_CNT_ADDR                WF_PLE_TOP_CPU_PG_INFO_ADDR
#define WF_PLE_TOP_CPU_PG_INFO_CPU_SRC_CNT_MASK                0x1FFF0000u                
#define WF_PLE_TOP_CPU_PG_INFO_CPU_SRC_CNT_SHFT                16u
#define WF_PLE_TOP_CPU_PG_INFO_CPU_RSV_CNT_ADDR                WF_PLE_TOP_CPU_PG_INFO_ADDR
#define WF_PLE_TOP_CPU_PG_INFO_CPU_RSV_CNT_MASK                0x00001FFFu                
#define WF_PLE_TOP_CPU_PG_INFO_CPU_RSV_CNT_SHFT                0u


#define WF_PLE_TOP_PLE_LOG_0_PLE_LOG_0_ADDR                    WF_PLE_TOP_PLE_LOG_0_ADDR
#define WF_PLE_TOP_PLE_LOG_0_PLE_LOG_0_MASK                    0xFFFFFFFFu                
#define WF_PLE_TOP_PLE_LOG_0_PLE_LOG_0_SHFT                    0u


#define WF_PLE_TOP_PLE_LOG_1_PLE_LOG_1_ADDR                    WF_PLE_TOP_PLE_LOG_1_ADDR
#define WF_PLE_TOP_PLE_LOG_1_PLE_LOG_1_MASK                    0xFFFFFFFFu                
#define WF_PLE_TOP_PLE_LOG_1_PLE_LOG_1_SHFT                    0u


#define WF_PLE_TOP_PLE_LOG_2_PLE_LOG_2_ADDR                    WF_PLE_TOP_PLE_LOG_2_ADDR
#define WF_PLE_TOP_PLE_LOG_2_PLE_LOG_2_MASK                    0xFFFFFFFFu                
#define WF_PLE_TOP_PLE_LOG_2_PLE_LOG_2_SHFT                    0u


#define WF_PLE_TOP_PLE_LOG_3_PLE_LOG_3_ADDR                    WF_PLE_TOP_PLE_LOG_3_ADDR
#define WF_PLE_TOP_PLE_LOG_3_PLE_LOG_3_MASK                    0xFFFFFFFFu                
#define WF_PLE_TOP_PLE_LOG_3_PLE_LOG_3_SHFT                    0u


#define WF_PLE_TOP_RL_BUF_CTRL_0_EXECUTE_ADDR                  WF_PLE_TOP_RL_BUF_CTRL_0_ADDR
#define WF_PLE_TOP_RL_BUF_CTRL_0_EXECUTE_MASK                  0x80000000u                
#define WF_PLE_TOP_RL_BUF_CTRL_0_EXECUTE_SHFT                  31u
#define WF_PLE_TOP_RL_BUF_CTRL_0_RELAY_BUF_ADDR_ADDR           WF_PLE_TOP_RL_BUF_CTRL_0_ADDR
#define WF_PLE_TOP_RL_BUF_CTRL_0_RELAY_BUF_ADDR_MASK           0x00001FFFu                
#define WF_PLE_TOP_RL_BUF_CTRL_0_RELAY_BUF_ADDR_SHFT           0u


#define WF_PLE_TOP_RL_BUF_CTRL_1_TXD_AGG_EN_ADDR               WF_PLE_TOP_RL_BUF_CTRL_1_ADDR
#define WF_PLE_TOP_RL_BUF_CTRL_1_TXD_AGG_EN_MASK               0x80000000u                
#define WF_PLE_TOP_RL_BUF_CTRL_1_TXD_AGG_EN_SHFT               31u
#define WF_PLE_TOP_RL_BUF_CTRL_1_TXD_TXBYCNT_ADDR              WF_PLE_TOP_RL_BUF_CTRL_1_ADDR
#define WF_PLE_TOP_RL_BUF_CTRL_1_TXD_TXBYCNT_MASK              0x7FFE0000u                
#define WF_PLE_TOP_RL_BUF_CTRL_1_TXD_TXBYCNT_SHFT              17u
#define WF_PLE_TOP_RL_BUF_CTRL_1_TAIL_PAGE_ADDR                WF_PLE_TOP_RL_BUF_CTRL_1_ADDR
#define WF_PLE_TOP_RL_BUF_CTRL_1_TAIL_PAGE_MASK                0x0001FFF0u                
#define WF_PLE_TOP_RL_BUF_CTRL_1_TAIL_PAGE_SHFT                4u
#define WF_PLE_TOP_RL_BUF_CTRL_1_PAGE_NUM_ADDR                 WF_PLE_TOP_RL_BUF_CTRL_1_ADDR
#define WF_PLE_TOP_RL_BUF_CTRL_1_PAGE_NUM_MASK                 0x0000000Fu                
#define WF_PLE_TOP_RL_BUF_CTRL_1_PAGE_NUM_SHFT                 0u


#define WF_PLE_TOP_RL_BUF_CTRL_2_TXD_QID_ADDR                  WF_PLE_TOP_RL_BUF_CTRL_2_ADDR
#define WF_PLE_TOP_RL_BUF_CTRL_2_TXD_QID_MASK                  0xFE000000u                
#define WF_PLE_TOP_RL_BUF_CTRL_2_TXD_QID_SHFT                  25u
#define WF_PLE_TOP_RL_BUF_CTRL_2_TXD_SRC_ADDR                  WF_PLE_TOP_RL_BUF_CTRL_2_ADDR
#define WF_PLE_TOP_RL_BUF_CTRL_2_TXD_SRC_MASK                  0x01800000u                
#define WF_PLE_TOP_RL_BUF_CTRL_2_TXD_SRC_SHFT                  23u
#define WF_PLE_TOP_RL_BUF_CTRL_2_TXD_SFD_ADDR                  WF_PLE_TOP_RL_BUF_CTRL_2_ADDR
#define WF_PLE_TOP_RL_BUF_CTRL_2_TXD_SFD_MASK                  0x00400000u                
#define WF_PLE_TOP_RL_BUF_CTRL_2_TXD_SFD_SHFT                  22u
#define WF_PLE_TOP_RL_BUF_CTRL_2_PAGE_GID_ADDR                 WF_PLE_TOP_RL_BUF_CTRL_2_ADDR
#define WF_PLE_TOP_RL_BUF_CTRL_2_PAGE_GID_MASK                 0x00300000u                
#define WF_PLE_TOP_RL_BUF_CTRL_2_PAGE_GID_SHFT                 20u
#define WF_PLE_TOP_RL_BUF_CTRL_2_TXD_SN_ADDR                   WF_PLE_TOP_RL_BUF_CTRL_2_ADDR
#define WF_PLE_TOP_RL_BUF_CTRL_2_TXD_SN_MASK                   0x000FFF00u                
#define WF_PLE_TOP_RL_BUF_CTRL_2_TXD_SN_SHFT                   8u
#define WF_PLE_TOP_RL_BUF_CTRL_2_TXD_TID_ADDR                  WF_PLE_TOP_RL_BUF_CTRL_2_ADDR
#define WF_PLE_TOP_RL_BUF_CTRL_2_TXD_TID_MASK                  0x000000E0u                
#define WF_PLE_TOP_RL_BUF_CTRL_2_TXD_TID_SHFT                  5u
#define WF_PLE_TOP_RL_BUF_CTRL_2_TXD_TXCNT_ADDR                WF_PLE_TOP_RL_BUF_CTRL_2_ADDR
#define WF_PLE_TOP_RL_BUF_CTRL_2_TXD_TXCNT_MASK                0x0000001Fu                
#define WF_PLE_TOP_RL_BUF_CTRL_2_TXD_TXCNT_SHFT                0u


#define WF_PLE_TOP_RL_BUF_CTRL_3_TGID_ADDR                     WF_PLE_TOP_RL_BUF_CTRL_3_ADDR
#define WF_PLE_TOP_RL_BUF_CTRL_3_TGID_MASK                     0x00000003u                
#define WF_PLE_TOP_RL_BUF_CTRL_3_TGID_SHFT                     0u


#define WF_PLE_TOP_FL_QUE_CTRL_0_EXECUTE_ADDR                  WF_PLE_TOP_FL_QUE_CTRL_0_ADDR
#define WF_PLE_TOP_FL_QUE_CTRL_0_EXECUTE_MASK                  0x80000000u                
#define WF_PLE_TOP_FL_QUE_CTRL_0_EXECUTE_SHFT                  31u
#define WF_PLE_TOP_FL_QUE_CTRL_0_Q_BUF_QID_ADDR                WF_PLE_TOP_FL_QUE_CTRL_0_ADDR
#define WF_PLE_TOP_FL_QUE_CTRL_0_Q_BUF_QID_MASK                0x7F000000u                
#define WF_PLE_TOP_FL_QUE_CTRL_0_Q_BUF_QID_SHFT                24u
#define WF_PLE_TOP_FL_QUE_CTRL_0_Q_BUF_TGID_ADDR               WF_PLE_TOP_FL_QUE_CTRL_0_ADDR
#define WF_PLE_TOP_FL_QUE_CTRL_0_Q_BUF_TGID_MASK               0x00300000u                
#define WF_PLE_TOP_FL_QUE_CTRL_0_Q_BUF_TGID_SHFT               20u
#define WF_PLE_TOP_FL_QUE_CTRL_0_Q_BUF_PID_ADDR                WF_PLE_TOP_FL_QUE_CTRL_0_ADDR
#define WF_PLE_TOP_FL_QUE_CTRL_0_Q_BUF_PID_MASK                0x00030000u                
#define WF_PLE_TOP_FL_QUE_CTRL_0_Q_BUF_PID_SHFT                16u
#define WF_PLE_TOP_FL_QUE_CTRL_0_Q_BUF_WLANID_ADDR             WF_PLE_TOP_FL_QUE_CTRL_0_ADDR
#define WF_PLE_TOP_FL_QUE_CTRL_0_Q_BUF_WLANID_MASK             0x00000FFFu                
#define WF_PLE_TOP_FL_QUE_CTRL_0_Q_BUF_WLANID_SHFT             0u


#define WF_PLE_TOP_FL_QUE_CTRL_1_PREV_FID_ADDR                 WF_PLE_TOP_FL_QUE_CTRL_1_ADDR
#define WF_PLE_TOP_FL_QUE_CTRL_1_PREV_FID_MASK                 0x1FFF0000u                
#define WF_PLE_TOP_FL_QUE_CTRL_1_PREV_FID_SHFT                 16u
#define WF_PLE_TOP_FL_QUE_CTRL_1_NEXT_FID_ADDR                 WF_PLE_TOP_FL_QUE_CTRL_1_ADDR
#define WF_PLE_TOP_FL_QUE_CTRL_1_NEXT_FID_MASK                 0x00001FFFu                
#define WF_PLE_TOP_FL_QUE_CTRL_1_NEXT_FID_SHFT                 0u


#define WF_PLE_TOP_FL_QUE_CTRL_2_QUEUE_TAIL_FID_ADDR           WF_PLE_TOP_FL_QUE_CTRL_2_ADDR
#define WF_PLE_TOP_FL_QUE_CTRL_2_QUEUE_TAIL_FID_MASK           0x1FFF0000u                
#define WF_PLE_TOP_FL_QUE_CTRL_2_QUEUE_TAIL_FID_SHFT           16u
#define WF_PLE_TOP_FL_QUE_CTRL_2_QUEUE_HEAD_FID_ADDR           WF_PLE_TOP_FL_QUE_CTRL_2_ADDR
#define WF_PLE_TOP_FL_QUE_CTRL_2_QUEUE_HEAD_FID_MASK           0x00001FFFu                
#define WF_PLE_TOP_FL_QUE_CTRL_2_QUEUE_HEAD_FID_SHFT           0u


#define WF_PLE_TOP_FL_QUE_CTRL_3_QUEUE_PKT_NUM_ADDR            WF_PLE_TOP_FL_QUE_CTRL_3_ADDR
#define WF_PLE_TOP_FL_QUE_CTRL_3_QUEUE_PKT_NUM_MASK            0x00001FFFu                
#define WF_PLE_TOP_FL_QUE_CTRL_3_QUEUE_PKT_NUM_SHFT            0u


#define WF_PLE_TOP_FL_QUE_CTRL_4_FL_BUFFER_ADDR_ADDR           WF_PLE_TOP_FL_QUE_CTRL_4_ADDR
#define WF_PLE_TOP_FL_QUE_CTRL_4_FL_BUFFER_ADDR_MASK           0x00001FFFu                
#define WF_PLE_TOP_FL_QUE_CTRL_4_FL_BUFFER_ADDR_SHFT           0u


#define WF_PLE_TOP_PL_QUE_CTRL_0_EXECUTE_ADDR                  WF_PLE_TOP_PL_QUE_CTRL_0_ADDR
#define WF_PLE_TOP_PL_QUE_CTRL_0_EXECUTE_MASK                  0x80000000u                
#define WF_PLE_TOP_PL_QUE_CTRL_0_EXECUTE_SHFT                  31u
#define WF_PLE_TOP_PL_QUE_CTRL_0_PL_BUFFER_ADDR_ADDR           WF_PLE_TOP_PL_QUE_CTRL_0_ADDR
#define WF_PLE_TOP_PL_QUE_CTRL_0_PL_BUFFER_ADDR_MASK           0x1FFF0000u                
#define WF_PLE_TOP_PL_QUE_CTRL_0_PL_BUFFER_ADDR_SHFT           16u
#define WF_PLE_TOP_PL_QUE_CTRL_0_NEXT_PAGE_ADDR                WF_PLE_TOP_PL_QUE_CTRL_0_ADDR
#define WF_PLE_TOP_PL_QUE_CTRL_0_NEXT_PAGE_MASK                0x00001FFFu                
#define WF_PLE_TOP_PL_QUE_CTRL_0_NEXT_PAGE_SHFT                0u


#define WF_PLE_TOP_HIF_ENQ_PKT_NUM_HIF_ENQ_LMAC_PKT_NUM_ADDR   WF_PLE_TOP_HIF_ENQ_PKT_NUM_ADDR
#define WF_PLE_TOP_HIF_ENQ_PKT_NUM_HIF_ENQ_LMAC_PKT_NUM_MASK   0xFFFF0000u                
#define WF_PLE_TOP_HIF_ENQ_PKT_NUM_HIF_ENQ_LMAC_PKT_NUM_SHFT   16u
#define WF_PLE_TOP_HIF_ENQ_PKT_NUM_HIF_ENQ_CPU_PKT_NUM_ADDR    WF_PLE_TOP_HIF_ENQ_PKT_NUM_ADDR
#define WF_PLE_TOP_HIF_ENQ_PKT_NUM_HIF_ENQ_CPU_PKT_NUM_MASK    0x0000FFFFu                
#define WF_PLE_TOP_HIF_ENQ_PKT_NUM_HIF_ENQ_CPU_PKT_NUM_SHFT    0u


#define WF_PLE_TOP_CPU_ENQ_PKT_NUM_RESV_ADDR                   WF_PLE_TOP_CPU_ENQ_PKT_NUM_ADDR
#define WF_PLE_TOP_CPU_ENQ_PKT_NUM_RESV_MASK                   0xFFFF0000u                
#define WF_PLE_TOP_CPU_ENQ_PKT_NUM_RESV_SHFT                   16u
#define WF_PLE_TOP_CPU_ENQ_PKT_NUM_CPU_ENQ_LMAC_PKT_NUM_ADDR   WF_PLE_TOP_CPU_ENQ_PKT_NUM_ADDR
#define WF_PLE_TOP_CPU_ENQ_PKT_NUM_CPU_ENQ_LMAC_PKT_NUM_MASK   0x0000FFFFu                
#define WF_PLE_TOP_CPU_ENQ_PKT_NUM_CPU_ENQ_LMAC_PKT_NUM_SHFT   0u


#define WF_PLE_TOP_RLS_MSDU_PKT_NUM_RSL_MSDUID_NUM_ADDR        WF_PLE_TOP_RLS_MSDU_PKT_NUM_ADDR
#define WF_PLE_TOP_RLS_MSDU_PKT_NUM_RSL_MSDUID_NUM_MASK        0xFFFF0000u                
#define WF_PLE_TOP_RLS_MSDU_PKT_NUM_RSL_MSDUID_NUM_SHFT        16u
#define WF_PLE_TOP_RLS_MSDU_PKT_NUM_RSL_RPT_TXD_NUM_ADDR       WF_PLE_TOP_RLS_MSDU_PKT_NUM_ADDR
#define WF_PLE_TOP_RLS_MSDU_PKT_NUM_RSL_RPT_TXD_NUM_MASK       0x0000FFFFu                
#define WF_PLE_TOP_RLS_MSDU_PKT_NUM_RSL_RPT_TXD_NUM_SHFT       0u


#define WF_PLE_TOP_HOST_REPORT_NUM_HOST_REPORT_NUM_ADDR        WF_PLE_TOP_HOST_REPORT_NUM_ADDR
#define WF_PLE_TOP_HOST_REPORT_NUM_HOST_REPORT_NUM_MASK        0xFFFF0000u                
#define WF_PLE_TOP_HOST_REPORT_NUM_HOST_REPORT_NUM_SHFT        16u
#define WF_PLE_TOP_HOST_REPORT_NUM_RSL_TXD_NUM_ADDR            WF_PLE_TOP_HOST_REPORT_NUM_ADDR
#define WF_PLE_TOP_HOST_REPORT_NUM_RSL_TXD_NUM_MASK            0x0000FFFFu                
#define WF_PLE_TOP_HOST_REPORT_NUM_RSL_TXD_NUM_SHFT            0u


#define WF_PLE_TOP_FUNC_ACT_CNT_1_TXCMD0_ABORT_CNT_ADDR        WF_PLE_TOP_FUNC_ACT_CNT_1_ADDR
#define WF_PLE_TOP_FUNC_ACT_CNT_1_TXCMD0_ABORT_CNT_MASK        0x0F000000u                
#define WF_PLE_TOP_FUNC_ACT_CNT_1_TXCMD0_ABORT_CNT_SHFT        24u
#define WF_PLE_TOP_FUNC_ACT_CNT_1_TXCMD0_NOR_END_CNT_ADDR      WF_PLE_TOP_FUNC_ACT_CNT_1_ADDR
#define WF_PLE_TOP_FUNC_ACT_CNT_1_TXCMD0_NOR_END_CNT_MASK      0x00F00000u                
#define WF_PLE_TOP_FUNC_ACT_CNT_1_TXCMD0_NOR_END_CNT_SHFT      20u
#define WF_PLE_TOP_FUNC_ACT_CNT_1_TXCMD0_ADD_FID_CNT_ADDR      WF_PLE_TOP_FUNC_ACT_CNT_1_ADDR
#define WF_PLE_TOP_FUNC_ACT_CNT_1_TXCMD0_ADD_FID_CNT_MASK      0x000F0000u                
#define WF_PLE_TOP_FUNC_ACT_CNT_1_TXCMD0_ADD_FID_CNT_SHFT      16u
#define WF_PLE_TOP_FUNC_ACT_CNT_1_MACTX0_ABORT_CNT_ADDR        WF_PLE_TOP_FUNC_ACT_CNT_1_ADDR
#define WF_PLE_TOP_FUNC_ACT_CNT_1_MACTX0_ABORT_CNT_MASK        0x00000F00u                
#define WF_PLE_TOP_FUNC_ACT_CNT_1_MACTX0_ABORT_CNT_SHFT        8u
#define WF_PLE_TOP_FUNC_ACT_CNT_1_MACTX0_NOR_END_CNT_ADDR      WF_PLE_TOP_FUNC_ACT_CNT_1_ADDR
#define WF_PLE_TOP_FUNC_ACT_CNT_1_MACTX0_NOR_END_CNT_MASK      0x000000F0u                
#define WF_PLE_TOP_FUNC_ACT_CNT_1_MACTX0_NOR_END_CNT_SHFT      4u
#define WF_PLE_TOP_FUNC_ACT_CNT_1_MACTX0_ACT_CNT_ADDR          WF_PLE_TOP_FUNC_ACT_CNT_1_ADDR
#define WF_PLE_TOP_FUNC_ACT_CNT_1_MACTX0_ACT_CNT_MASK          0x0000000Fu                
#define WF_PLE_TOP_FUNC_ACT_CNT_1_MACTX0_ACT_CNT_SHFT          0u


#define WF_PLE_TOP_SRAM_MBIST_REP_CTRL_MBIST_FUSE_ADDR         WF_PLE_TOP_SRAM_MBIST_REP_CTRL_ADDR
#define WF_PLE_TOP_SRAM_MBIST_REP_CTRL_MBIST_FUSE_MASK         0xFF000000u                
#define WF_PLE_TOP_SRAM_MBIST_REP_CTRL_MBIST_FUSE_SHFT         24u
#define WF_PLE_TOP_SRAM_MBIST_REP_CTRL_MBIST_FUSE_SEL_ADDR     WF_PLE_TOP_SRAM_MBIST_REP_CTRL_ADDR
#define WF_PLE_TOP_SRAM_MBIST_REP_CTRL_MBIST_FUSE_SEL_MASK     0x00008000u                
#define WF_PLE_TOP_SRAM_MBIST_REP_CTRL_MBIST_FUSE_SEL_SHFT     15u
#define WF_PLE_TOP_SRAM_MBIST_REP_CTRL_MBIST_REPAIR_RESET_B_ADDR WF_PLE_TOP_SRAM_MBIST_REP_CTRL_ADDR
#define WF_PLE_TOP_SRAM_MBIST_REP_CTRL_MBIST_REPAIR_RESET_B_MASK 0x00000001u                
#define WF_PLE_TOP_SRAM_MBIST_REP_CTRL_MBIST_REPAIR_RESET_B_SHFT 0u


#define WF_PLE_TOP_BN0_AC_PGCNT_0_BN0_AC1_PGCNT_ADDR           WF_PLE_TOP_BN0_AC_PGCNT_0_ADDR
#define WF_PLE_TOP_BN0_AC_PGCNT_0_BN0_AC1_PGCNT_MASK           0x1FFF0000u                
#define WF_PLE_TOP_BN0_AC_PGCNT_0_BN0_AC1_PGCNT_SHFT           16u
#define WF_PLE_TOP_BN0_AC_PGCNT_0_BN0_AC0_PGCNT_ADDR           WF_PLE_TOP_BN0_AC_PGCNT_0_ADDR
#define WF_PLE_TOP_BN0_AC_PGCNT_0_BN0_AC0_PGCNT_MASK           0x00001FFFu                
#define WF_PLE_TOP_BN0_AC_PGCNT_0_BN0_AC0_PGCNT_SHFT           0u


#define WF_PLE_TOP_BN0_AC_PGCNT_1_BN0_AC3_PGCNT_ADDR           WF_PLE_TOP_BN0_AC_PGCNT_1_ADDR
#define WF_PLE_TOP_BN0_AC_PGCNT_1_BN0_AC3_PGCNT_MASK           0x1FFF0000u                
#define WF_PLE_TOP_BN0_AC_PGCNT_1_BN0_AC3_PGCNT_SHFT           16u
#define WF_PLE_TOP_BN0_AC_PGCNT_1_BN0_AC2_PGCNT_ADDR           WF_PLE_TOP_BN0_AC_PGCNT_1_ADDR
#define WF_PLE_TOP_BN0_AC_PGCNT_1_BN0_AC2_PGCNT_MASK           0x00001FFFu                
#define WF_PLE_TOP_BN0_AC_PGCNT_1_BN0_AC2_PGCNT_SHFT           0u


#define WF_PLE_TOP_BN1_AC_PGCNT_0_BN1_AC1_PGCNT_ADDR           WF_PLE_TOP_BN1_AC_PGCNT_0_ADDR
#define WF_PLE_TOP_BN1_AC_PGCNT_0_BN1_AC1_PGCNT_MASK           0x1FFF0000u                
#define WF_PLE_TOP_BN1_AC_PGCNT_0_BN1_AC1_PGCNT_SHFT           16u
#define WF_PLE_TOP_BN1_AC_PGCNT_0_BN1_AC0_PGCNT_ADDR           WF_PLE_TOP_BN1_AC_PGCNT_0_ADDR
#define WF_PLE_TOP_BN1_AC_PGCNT_0_BN1_AC0_PGCNT_MASK           0x00001FFFu                
#define WF_PLE_TOP_BN1_AC_PGCNT_0_BN1_AC0_PGCNT_SHFT           0u


#define WF_PLE_TOP_BN1_AC_PGCNT_1_BN1_AC3_PGCNT_ADDR           WF_PLE_TOP_BN1_AC_PGCNT_1_ADDR
#define WF_PLE_TOP_BN1_AC_PGCNT_1_BN1_AC3_PGCNT_MASK           0x1FFF0000u                
#define WF_PLE_TOP_BN1_AC_PGCNT_1_BN1_AC3_PGCNT_SHFT           16u
#define WF_PLE_TOP_BN1_AC_PGCNT_1_BN1_AC2_PGCNT_ADDR           WF_PLE_TOP_BN1_AC_PGCNT_1_ADDR
#define WF_PLE_TOP_BN1_AC_PGCNT_1_BN1_AC2_PGCNT_MASK           0x00001FFFu                
#define WF_PLE_TOP_BN1_AC_PGCNT_1_BN1_AC2_PGCNT_SHFT           0u


#define WF_PLE_TOP_BN2_AC_PGCNT_0_BN2_AC1_PGCNT_ADDR           WF_PLE_TOP_BN2_AC_PGCNT_0_ADDR
#define WF_PLE_TOP_BN2_AC_PGCNT_0_BN2_AC1_PGCNT_MASK           0x1FFF0000u                
#define WF_PLE_TOP_BN2_AC_PGCNT_0_BN2_AC1_PGCNT_SHFT           16u
#define WF_PLE_TOP_BN2_AC_PGCNT_0_BN2_AC0_PGCNT_ADDR           WF_PLE_TOP_BN2_AC_PGCNT_0_ADDR
#define WF_PLE_TOP_BN2_AC_PGCNT_0_BN2_AC0_PGCNT_MASK           0x00001FFFu                
#define WF_PLE_TOP_BN2_AC_PGCNT_0_BN2_AC0_PGCNT_SHFT           0u


#define WF_PLE_TOP_BN2_AC_PGCNT_1_BN2_AC3_PGCNT_ADDR           WF_PLE_TOP_BN2_AC_PGCNT_1_ADDR
#define WF_PLE_TOP_BN2_AC_PGCNT_1_BN2_AC3_PGCNT_MASK           0x1FFF0000u                
#define WF_PLE_TOP_BN2_AC_PGCNT_1_BN2_AC3_PGCNT_SHFT           16u
#define WF_PLE_TOP_BN2_AC_PGCNT_1_BN2_AC2_PGCNT_ADDR           WF_PLE_TOP_BN2_AC_PGCNT_1_ADDR
#define WF_PLE_TOP_BN2_AC_PGCNT_1_BN2_AC2_PGCNT_MASK           0x00001FFFu                
#define WF_PLE_TOP_BN2_AC_PGCNT_1_BN2_AC2_PGCNT_SHFT           0u


#define WF_PLE_TOP_TKID_SRC_CNT_0_TOKEN_ID_CNT_SRC1_ADDR       WF_PLE_TOP_TKID_SRC_CNT_0_ADDR
#define WF_PLE_TOP_TKID_SRC_CNT_0_TOKEN_ID_CNT_SRC1_MASK       0x7FFF0000u                
#define WF_PLE_TOP_TKID_SRC_CNT_0_TOKEN_ID_CNT_SRC1_SHFT       16u
#define WF_PLE_TOP_TKID_SRC_CNT_0_TOKEN_ID_CNT_SRC0_ADDR       WF_PLE_TOP_TKID_SRC_CNT_0_ADDR
#define WF_PLE_TOP_TKID_SRC_CNT_0_TOKEN_ID_CNT_SRC0_MASK       0x00007FFFu                
#define WF_PLE_TOP_TKID_SRC_CNT_0_TOKEN_ID_CNT_SRC0_SHFT       0u


#define WF_PLE_TOP_TKID_SRC_CNT_1_TOKEN_ID_CNT_SRC3_ADDR       WF_PLE_TOP_TKID_SRC_CNT_1_ADDR
#define WF_PLE_TOP_TKID_SRC_CNT_1_TOKEN_ID_CNT_SRC3_MASK       0x7FFF0000u                
#define WF_PLE_TOP_TKID_SRC_CNT_1_TOKEN_ID_CNT_SRC3_SHFT       16u
#define WF_PLE_TOP_TKID_SRC_CNT_1_TOKEN_ID_CNT_SRC2_ADDR       WF_PLE_TOP_TKID_SRC_CNT_1_ADDR
#define WF_PLE_TOP_TKID_SRC_CNT_1_TOKEN_ID_CNT_SRC2_MASK       0x00007FFFu                
#define WF_PLE_TOP_TKID_SRC_CNT_1_TOKEN_ID_CNT_SRC2_SHFT       0u


#define WF_PLE_TOP_TXP_CTRL_CNT_0_BN1_TXP_ENOUGH_TIME_CNT_ADDR WF_PLE_TOP_TXP_CTRL_CNT_0_ADDR
#define WF_PLE_TOP_TXP_CTRL_CNT_0_BN1_TXP_ENOUGH_TIME_CNT_MASK 0x03FF0000u                
#define WF_PLE_TOP_TXP_CTRL_CNT_0_BN1_TXP_ENOUGH_TIME_CNT_SHFT 16u
#define WF_PLE_TOP_TXP_CTRL_CNT_0_BN0_TXP_ENOUGH_TIME_CNT_ADDR WF_PLE_TOP_TXP_CTRL_CNT_0_ADDR
#define WF_PLE_TOP_TXP_CTRL_CNT_0_BN0_TXP_ENOUGH_TIME_CNT_MASK 0x000003FFu                
#define WF_PLE_TOP_TXP_CTRL_CNT_0_BN0_TXP_ENOUGH_TIME_CNT_SHFT 0u


#define WF_PLE_TOP_TXP_CTRL_CNT_2_MACTX1_TOTAL_LEN_CNT_ADDR    WF_PLE_TOP_TXP_CTRL_CNT_2_ADDR
#define WF_PLE_TOP_TXP_CTRL_CNT_2_MACTX1_TOTAL_LEN_CNT_MASK    0x1FFF0000u                
#define WF_PLE_TOP_TXP_CTRL_CNT_2_MACTX1_TOTAL_LEN_CNT_SHFT    16u
#define WF_PLE_TOP_TXP_CTRL_CNT_2_MACTX0_TOTAL_LEN_CNT_ADDR    WF_PLE_TOP_TXP_CTRL_CNT_2_ADDR
#define WF_PLE_TOP_TXP_CTRL_CNT_2_MACTX0_TOTAL_LEN_CNT_MASK    0x00001FFFu                
#define WF_PLE_TOP_TXP_CTRL_CNT_2_MACTX0_TOTAL_LEN_CNT_SHFT    0u


#define WF_PLE_TOP_TXP_CTRL_CNT_3_MACTX1_TXP_REQ_LEN_CNT_DOWN_ADDR WF_PLE_TOP_TXP_CTRL_CNT_3_ADDR
#define WF_PLE_TOP_TXP_CTRL_CNT_3_MACTX1_TXP_REQ_LEN_CNT_DOWN_MASK 0x03FF0000u                
#define WF_PLE_TOP_TXP_CTRL_CNT_3_MACTX1_TXP_REQ_LEN_CNT_DOWN_SHFT 16u
#define WF_PLE_TOP_TXP_CTRL_CNT_3_MACTX0_TXP_REQ_LEN_CNT_DOWN_ADDR WF_PLE_TOP_TXP_CTRL_CNT_3_ADDR
#define WF_PLE_TOP_TXP_CTRL_CNT_3_MACTX0_TXP_REQ_LEN_CNT_DOWN_MASK 0x000003FFu                
#define WF_PLE_TOP_TXP_CTRL_CNT_3_MACTX0_TXP_REQ_LEN_CNT_DOWN_SHFT 0u


#define WF_PLE_TOP_AC0_QUEUE_EMPTY0_AC0_QUEUE_EMPTY_0_2_ADDR   WF_PLE_TOP_AC0_QUEUE_EMPTY0_ADDR
#define WF_PLE_TOP_AC0_QUEUE_EMPTY0_AC0_QUEUE_EMPTY_0_2_MASK   0xFFFF0000u                
#define WF_PLE_TOP_AC0_QUEUE_EMPTY0_AC0_QUEUE_EMPTY_0_2_SHFT   16u
#define WF_PLE_TOP_AC0_QUEUE_EMPTY0_AC0_QUEUE_EMPTY_0_1_ADDR   WF_PLE_TOP_AC0_QUEUE_EMPTY0_ADDR
#define WF_PLE_TOP_AC0_QUEUE_EMPTY0_AC0_QUEUE_EMPTY_0_1_MASK   0x0000FF00u                
#define WF_PLE_TOP_AC0_QUEUE_EMPTY0_AC0_QUEUE_EMPTY_0_1_SHFT   8u
#define WF_PLE_TOP_AC0_QUEUE_EMPTY0_AC0_QUEUE_EMPTY_0_ADDR     WF_PLE_TOP_AC0_QUEUE_EMPTY0_ADDR
#define WF_PLE_TOP_AC0_QUEUE_EMPTY0_AC0_QUEUE_EMPTY_0_MASK     0x000000FFu                
#define WF_PLE_TOP_AC0_QUEUE_EMPTY0_AC0_QUEUE_EMPTY_0_SHFT     0u


#define WF_PLE_TOP_AC1_QUEUE_EMPTY0_AC1_QUEUE_EMPTY_0_2_ADDR   WF_PLE_TOP_AC1_QUEUE_EMPTY0_ADDR
#define WF_PLE_TOP_AC1_QUEUE_EMPTY0_AC1_QUEUE_EMPTY_0_2_MASK   0xFFFF0000u                
#define WF_PLE_TOP_AC1_QUEUE_EMPTY0_AC1_QUEUE_EMPTY_0_2_SHFT   16u
#define WF_PLE_TOP_AC1_QUEUE_EMPTY0_AC1_QUEUE_EMPTY_0_1_ADDR   WF_PLE_TOP_AC1_QUEUE_EMPTY0_ADDR
#define WF_PLE_TOP_AC1_QUEUE_EMPTY0_AC1_QUEUE_EMPTY_0_1_MASK   0x0000FF00u                
#define WF_PLE_TOP_AC1_QUEUE_EMPTY0_AC1_QUEUE_EMPTY_0_1_SHFT   8u
#define WF_PLE_TOP_AC1_QUEUE_EMPTY0_AC1_QUEUE_EMPTY_0_ADDR     WF_PLE_TOP_AC1_QUEUE_EMPTY0_ADDR
#define WF_PLE_TOP_AC1_QUEUE_EMPTY0_AC1_QUEUE_EMPTY_0_MASK     0x000000FFu                
#define WF_PLE_TOP_AC1_QUEUE_EMPTY0_AC1_QUEUE_EMPTY_0_SHFT     0u


#define WF_PLE_TOP_AC2_QUEUE_EMPTY0_AC2_QUEUE_EMPTY_0_2_ADDR   WF_PLE_TOP_AC2_QUEUE_EMPTY0_ADDR
#define WF_PLE_TOP_AC2_QUEUE_EMPTY0_AC2_QUEUE_EMPTY_0_2_MASK   0xFFFF0000u                
#define WF_PLE_TOP_AC2_QUEUE_EMPTY0_AC2_QUEUE_EMPTY_0_2_SHFT   16u
#define WF_PLE_TOP_AC2_QUEUE_EMPTY0_AC2_QUEUE_EMPTY_0_1_ADDR   WF_PLE_TOP_AC2_QUEUE_EMPTY0_ADDR
#define WF_PLE_TOP_AC2_QUEUE_EMPTY0_AC2_QUEUE_EMPTY_0_1_MASK   0x0000FF00u                
#define WF_PLE_TOP_AC2_QUEUE_EMPTY0_AC2_QUEUE_EMPTY_0_1_SHFT   8u
#define WF_PLE_TOP_AC2_QUEUE_EMPTY0_AC2_QUEUE_EMPTY_0_ADDR     WF_PLE_TOP_AC2_QUEUE_EMPTY0_ADDR
#define WF_PLE_TOP_AC2_QUEUE_EMPTY0_AC2_QUEUE_EMPTY_0_MASK     0x000000FFu                
#define WF_PLE_TOP_AC2_QUEUE_EMPTY0_AC2_QUEUE_EMPTY_0_SHFT     0u


#define WF_PLE_TOP_AC3_QUEUE_EMPTY0_AC3_QUEUE_EMPTY_0_2_ADDR   WF_PLE_TOP_AC3_QUEUE_EMPTY0_ADDR
#define WF_PLE_TOP_AC3_QUEUE_EMPTY0_AC3_QUEUE_EMPTY_0_2_MASK   0xFFFF0000u                
#define WF_PLE_TOP_AC3_QUEUE_EMPTY0_AC3_QUEUE_EMPTY_0_2_SHFT   16u
#define WF_PLE_TOP_AC3_QUEUE_EMPTY0_AC3_QUEUE_EMPTY_0_1_ADDR   WF_PLE_TOP_AC3_QUEUE_EMPTY0_ADDR
#define WF_PLE_TOP_AC3_QUEUE_EMPTY0_AC3_QUEUE_EMPTY_0_1_MASK   0x0000FF00u                
#define WF_PLE_TOP_AC3_QUEUE_EMPTY0_AC3_QUEUE_EMPTY_0_1_SHFT   8u
#define WF_PLE_TOP_AC3_QUEUE_EMPTY0_AC3_QUEUE_EMPTY_0_ADDR     WF_PLE_TOP_AC3_QUEUE_EMPTY0_ADDR
#define WF_PLE_TOP_AC3_QUEUE_EMPTY0_AC3_QUEUE_EMPTY_0_MASK     0x000000FFu                
#define WF_PLE_TOP_AC3_QUEUE_EMPTY0_AC3_QUEUE_EMPTY_0_SHFT     0u


#define WF_PLE_TOP_PEEK_CR_00_PEEK_CR_00_ADDR                  WF_PLE_TOP_PEEK_CR_00_ADDR
#define WF_PLE_TOP_PEEK_CR_00_PEEK_CR_00_MASK                  0xFFFFFFFFu                
#define WF_PLE_TOP_PEEK_CR_00_PEEK_CR_00_SHFT                  0u


#define WF_PLE_TOP_PEEK_CR_01_PEEK_CR_01_ADDR                  WF_PLE_TOP_PEEK_CR_01_ADDR
#define WF_PLE_TOP_PEEK_CR_01_PEEK_CR_01_MASK                  0xFFFFFFFFu                
#define WF_PLE_TOP_PEEK_CR_01_PEEK_CR_01_SHFT                  0u


#define WF_PLE_TOP_PEEK_CR_02_PEEK_CR_02_ADDR                  WF_PLE_TOP_PEEK_CR_02_ADDR
#define WF_PLE_TOP_PEEK_CR_02_PEEK_CR_02_MASK                  0xFFFFFFFFu                
#define WF_PLE_TOP_PEEK_CR_02_PEEK_CR_02_SHFT                  0u


#define WF_PLE_TOP_PEEK_CR_03_PEEK_CR_03_ADDR                  WF_PLE_TOP_PEEK_CR_03_ADDR
#define WF_PLE_TOP_PEEK_CR_03_PEEK_CR_03_MASK                  0xFFFFFFFFu                
#define WF_PLE_TOP_PEEK_CR_03_PEEK_CR_03_SHFT                  0u


#define WF_PLE_TOP_PEEK_CR_04_PEEK_CR_04_ADDR                  WF_PLE_TOP_PEEK_CR_04_ADDR
#define WF_PLE_TOP_PEEK_CR_04_PEEK_CR_04_MASK                  0xFFFFFFFFu                
#define WF_PLE_TOP_PEEK_CR_04_PEEK_CR_04_SHFT                  0u


#define WF_PLE_TOP_PEEK_CR_05_PORT_SEL_ADDR                    WF_PLE_TOP_PEEK_CR_05_ADDR
#define WF_PLE_TOP_PEEK_CR_05_PORT_SEL_MASK                    0xF0000000u                
#define WF_PLE_TOP_PEEK_CR_05_PORT_SEL_SHFT                    28u
#define WF_PLE_TOP_PEEK_CR_05_PORT_DATA_OPER_ERROR_TYPE_ADDR   WF_PLE_TOP_PEEK_CR_05_ADDR
#define WF_PLE_TOP_PEEK_CR_05_PORT_DATA_OPER_ERROR_TYPE_MASK   0x07000000u                
#define WF_PLE_TOP_PEEK_CR_05_PORT_DATA_OPER_ERROR_TYPE_SHFT   24u
#define WF_PLE_TOP_PEEK_CR_05_PORT_DATA_OPER_ERROR_PXE_ADDR    WF_PLE_TOP_PEEK_CR_05_ADDR
#define WF_PLE_TOP_PEEK_CR_05_PORT_DATA_OPER_ERROR_PXE_MASK    0x00008000u                
#define WF_PLE_TOP_PEEK_CR_05_PORT_DATA_OPER_ERROR_PXE_SHFT    15u
#define WF_PLE_TOP_PEEK_CR_05_PORT_DATA_OPER_ERROR_FID_ADDR    WF_PLE_TOP_PEEK_CR_05_ADDR
#define WF_PLE_TOP_PEEK_CR_05_PORT_DATA_OPER_ERROR_FID_MASK    0x00001FFFu                
#define WF_PLE_TOP_PEEK_CR_05_PORT_DATA_OPER_ERROR_FID_SHFT    0u


#define WF_PLE_TOP_PEEK_CR_06_PEEK_CR_06_ADDR                  WF_PLE_TOP_PEEK_CR_06_ADDR
#define WF_PLE_TOP_PEEK_CR_06_PEEK_CR_06_MASK                  0xFFFFFFFFu                
#define WF_PLE_TOP_PEEK_CR_06_PEEK_CR_06_SHFT                  0u


#define WF_PLE_TOP_PEEK_CR_07_PEEK_CR_07_ADDR                  WF_PLE_TOP_PEEK_CR_07_ADDR
#define WF_PLE_TOP_PEEK_CR_07_PEEK_CR_07_MASK                  0xFFFFFFFFu                
#define WF_PLE_TOP_PEEK_CR_07_PEEK_CR_07_SHFT                  0u


#define WF_PLE_TOP_PEEK_CR_08_PEEK_CR_08_ADDR                  WF_PLE_TOP_PEEK_CR_08_ADDR
#define WF_PLE_TOP_PEEK_CR_08_PEEK_CR_08_MASK                  0xFFFFFFFFu                
#define WF_PLE_TOP_PEEK_CR_08_PEEK_CR_08_SHFT                  0u


#define WF_PLE_TOP_PEEK_CR_09_PEEK_CR_09_ADDR                  WF_PLE_TOP_PEEK_CR_09_ADDR
#define WF_PLE_TOP_PEEK_CR_09_PEEK_CR_09_MASK                  0xFFFFFFFFu                
#define WF_PLE_TOP_PEEK_CR_09_PEEK_CR_09_SHFT                  0u


#define WF_PLE_TOP_PEEK_CR_10_PEEK_CR_10_ADDR                  WF_PLE_TOP_PEEK_CR_10_ADDR
#define WF_PLE_TOP_PEEK_CR_10_PEEK_CR_10_MASK                  0xFFFFFFFFu                
#define WF_PLE_TOP_PEEK_CR_10_PEEK_CR_10_SHFT                  0u


#define WF_PLE_TOP_PEEK_CR_11_PEEK_CR_11_ADDR                  WF_PLE_TOP_PEEK_CR_11_ADDR
#define WF_PLE_TOP_PEEK_CR_11_PEEK_CR_11_MASK                  0xFFFFFFFFu                
#define WF_PLE_TOP_PEEK_CR_11_PEEK_CR_11_SHFT                  0u


#define WF_PLE_TOP_MACTX0_DBG0_MACTX0_DBG0_ADDR                WF_PLE_TOP_MACTX0_DBG0_ADDR
#define WF_PLE_TOP_MACTX0_DBG0_MACTX0_DBG0_MASK                0xFFFFFFFFu                
#define WF_PLE_TOP_MACTX0_DBG0_MACTX0_DBG0_SHFT                0u


#define WF_PLE_TOP_MACTX0_DBG1_MACTX0_DBG1_ADDR                WF_PLE_TOP_MACTX0_DBG1_ADDR
#define WF_PLE_TOP_MACTX0_DBG1_MACTX0_DBG1_MASK                0xFFFFFFFFu                
#define WF_PLE_TOP_MACTX0_DBG1_MACTX0_DBG1_SHFT                0u


#define WF_PLE_TOP_MACTX1_DBG0_MACTX1_DBG0_ADDR                WF_PLE_TOP_MACTX1_DBG0_ADDR
#define WF_PLE_TOP_MACTX1_DBG0_MACTX1_DBG0_MASK                0xFFFFFFFFu                
#define WF_PLE_TOP_MACTX1_DBG0_MACTX1_DBG0_SHFT                0u


#define WF_PLE_TOP_MACTX1_DBG1_MACTX1_DBG1_ADDR                WF_PLE_TOP_MACTX1_DBG1_ADDR
#define WF_PLE_TOP_MACTX1_DBG1_MACTX1_DBG1_MASK                0xFFFFFFFFu                
#define WF_PLE_TOP_MACTX1_DBG1_MACTX1_DBG1_SHFT                0u


#define WF_PLE_TOP_MACTX2_DBG0_MACTX2_DBG0_ADDR                WF_PLE_TOP_MACTX2_DBG0_ADDR
#define WF_PLE_TOP_MACTX2_DBG0_MACTX2_DBG0_MASK                0xFFFFFFFFu                
#define WF_PLE_TOP_MACTX2_DBG0_MACTX2_DBG0_SHFT                0u


#define WF_PLE_TOP_MACTX2_DBG1_MACTX2_DBG1_ADDR                WF_PLE_TOP_MACTX2_DBG1_ADDR
#define WF_PLE_TOP_MACTX2_DBG1_MACTX2_DBG1_MASK                0xFFFFFFFFu                
#define WF_PLE_TOP_MACTX2_DBG1_MACTX2_DBG1_SHFT                0u


#define WF_PLE_TOP_MACTX_PCIE_DBG0_MACTX_PCIE_DBG0_ADDR        WF_PLE_TOP_MACTX_PCIE_DBG0_ADDR
#define WF_PLE_TOP_MACTX_PCIE_DBG0_MACTX_PCIE_DBG0_MASK        0xFFFFFFFFu                
#define WF_PLE_TOP_MACTX_PCIE_DBG0_MACTX_PCIE_DBG0_SHFT        0u


#define WF_PLE_TOP_AMSDU_GC_DIS_SFD_KEEP_SAME_PAGE_ADDR        WF_PLE_TOP_AMSDU_GC_ADDR
#define WF_PLE_TOP_AMSDU_GC_DIS_SFD_KEEP_SAME_PAGE_MASK        0x00000400u                
#define WF_PLE_TOP_AMSDU_GC_DIS_SFD_KEEP_SAME_PAGE_SHFT        10u
#define WF_PLE_TOP_AMSDU_GC_DIS_LMAC_TX_NO_FULL_FLUSH_ADDR     WF_PLE_TOP_AMSDU_GC_ADDR
#define WF_PLE_TOP_AMSDU_GC_DIS_LMAC_TX_NO_FULL_FLUSH_MASK     0x00000200u                
#define WF_PLE_TOP_AMSDU_GC_DIS_LMAC_TX_NO_FULL_FLUSH_SHFT     9u
#define WF_PLE_TOP_AMSDU_GC_DIS_AMSDU_Q_EMPTY_FLUSH_ADDR       WF_PLE_TOP_AMSDU_GC_ADDR
#define WF_PLE_TOP_AMSDU_GC_DIS_AMSDU_Q_EMPTY_FLUSH_MASK       0x00000100u                
#define WF_PLE_TOP_AMSDU_GC_DIS_AMSDU_Q_EMPTY_FLUSH_SHFT       8u
#define WF_PLE_TOP_AMSDU_GC_EN_AMSDU_PNSN_QUEUE_MASK_ADDR      WF_PLE_TOP_AMSDU_GC_ADDR
#define WF_PLE_TOP_AMSDU_GC_EN_AMSDU_PNSN_QUEUE_MASK_MASK      0x00000004u                
#define WF_PLE_TOP_AMSDU_GC_EN_AMSDU_PNSN_QUEUE_MASK_SHFT      2u
#define WF_PLE_TOP_AMSDU_GC_EN_AMSDU_PASTE_COMM_SN_ADDR        WF_PLE_TOP_AMSDU_GC_ADDR
#define WF_PLE_TOP_AMSDU_GC_EN_AMSDU_PASTE_COMM_SN_MASK        0x00000002u                
#define WF_PLE_TOP_AMSDU_GC_EN_AMSDU_PASTE_COMM_SN_SHFT        1u
#define WF_PLE_TOP_AMSDU_GC_EN_HW_AMSDU_ADDR                   WF_PLE_TOP_AMSDU_GC_ADDR
#define WF_PLE_TOP_AMSDU_GC_EN_HW_AMSDU_MASK                   0x00000001u                
#define WF_PLE_TOP_AMSDU_GC_EN_HW_AMSDU_SHFT                   0u


#define WF_PLE_TOP_AMSDU_TXD_COMP_MAP_0_TXD_COMPARE_NEED_MAP_ADDR WF_PLE_TOP_AMSDU_TXD_COMP_MAP_0_ADDR
#define WF_PLE_TOP_AMSDU_TXD_COMP_MAP_0_TXD_COMPARE_NEED_MAP_MASK 0xFFFF0000u                
#define WF_PLE_TOP_AMSDU_TXD_COMP_MAP_0_TXD_COMPARE_NEED_MAP_SHFT 16u
#define WF_PLE_TOP_AMSDU_TXD_COMP_MAP_0_TXDIN_TRIGGER_TH_ADDR  WF_PLE_TOP_AMSDU_TXD_COMP_MAP_0_ADDR
#define WF_PLE_TOP_AMSDU_TXD_COMP_MAP_0_TXDIN_TRIGGER_TH_MASK  0x00000FFFu                
#define WF_PLE_TOP_AMSDU_TXD_COMP_MAP_0_TXDIN_TRIGGER_TH_SHFT  0u


#define WF_PLE_TOP_AMSDU_TXD_COMP_MAP_1_TXD_COMPARE_NEED_MAP_ADDR WF_PLE_TOP_AMSDU_TXD_COMP_MAP_1_ADDR
#define WF_PLE_TOP_AMSDU_TXD_COMP_MAP_1_TXD_COMPARE_NEED_MAP_MASK 0xFFFFFFFFu                
#define WF_PLE_TOP_AMSDU_TXD_COMP_MAP_1_TXD_COMPARE_NEED_MAP_SHFT 0u


#define WF_PLE_TOP_AMSDU_INT_N9_ERR_MASK_EN_AMSDU_CTRL_HANG_ERR_ADDR WF_PLE_TOP_AMSDU_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_AMSDU_INT_N9_ERR_MASK_EN_AMSDU_CTRL_HANG_ERR_MASK 0x00020000u                
#define WF_PLE_TOP_AMSDU_INT_N9_ERR_MASK_EN_AMSDU_CTRL_HANG_ERR_SHFT 17u
#define WF_PLE_TOP_AMSDU_INT_N9_ERR_MASK_EN_AMSDU_PORT_HANG_ERR_ADDR WF_PLE_TOP_AMSDU_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_AMSDU_INT_N9_ERR_MASK_EN_AMSDU_PORT_HANG_ERR_MASK 0x00010000u                
#define WF_PLE_TOP_AMSDU_INT_N9_ERR_MASK_EN_AMSDU_PORT_HANG_ERR_SHFT 16u
#define WF_PLE_TOP_AMSDU_INT_N9_ERR_MASK_EN_AMSDU_DATA_OPER_ERR_ADDR WF_PLE_TOP_AMSDU_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_AMSDU_INT_N9_ERR_MASK_EN_AMSDU_DATA_OPER_ERR_MASK 0x00001000u                
#define WF_PLE_TOP_AMSDU_INT_N9_ERR_MASK_EN_AMSDU_DATA_OPER_ERR_SHFT 12u
#define WF_PLE_TOP_AMSDU_INT_N9_ERR_MASK_EN_AMSDU_PAGE_UDF_ADDR WF_PLE_TOP_AMSDU_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_AMSDU_INT_N9_ERR_MASK_EN_AMSDU_PAGE_UDF_MASK 0x00000010u                
#define WF_PLE_TOP_AMSDU_INT_N9_ERR_MASK_EN_AMSDU_PAGE_UDF_SHFT 4u
#define WF_PLE_TOP_AMSDU_INT_N9_ERR_MASK_EN_AMSDU_Q_CMD_ERR_ADDR WF_PLE_TOP_AMSDU_INT_N9_ERR_MASK_ADDR
#define WF_PLE_TOP_AMSDU_INT_N9_ERR_MASK_EN_AMSDU_Q_CMD_ERR_MASK 0x00000001u                
#define WF_PLE_TOP_AMSDU_INT_N9_ERR_MASK_EN_AMSDU_Q_CMD_ERR_SHFT 0u


#define WF_PLE_TOP_AMSDU_INT_N9_ERR_STS_AMSDU_CTRL_HANG_ERR_ADDR WF_PLE_TOP_AMSDU_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_AMSDU_INT_N9_ERR_STS_AMSDU_CTRL_HANG_ERR_MASK 0x00020000u                
#define WF_PLE_TOP_AMSDU_INT_N9_ERR_STS_AMSDU_CTRL_HANG_ERR_SHFT 17u
#define WF_PLE_TOP_AMSDU_INT_N9_ERR_STS_AMSDU_PORT_HANG_ERR_ADDR WF_PLE_TOP_AMSDU_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_AMSDU_INT_N9_ERR_STS_AMSDU_PORT_HANG_ERR_MASK 0x00010000u                
#define WF_PLE_TOP_AMSDU_INT_N9_ERR_STS_AMSDU_PORT_HANG_ERR_SHFT 16u
#define WF_PLE_TOP_AMSDU_INT_N9_ERR_STS_AMSDU_DATA_OPER_ERR_ADDR WF_PLE_TOP_AMSDU_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_AMSDU_INT_N9_ERR_STS_AMSDU_DATA_OPER_ERR_MASK 0x00001000u                
#define WF_PLE_TOP_AMSDU_INT_N9_ERR_STS_AMSDU_DATA_OPER_ERR_SHFT 12u
#define WF_PLE_TOP_AMSDU_INT_N9_ERR_STS_AMSDU_PAGE_UDF_ADDR    WF_PLE_TOP_AMSDU_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_AMSDU_INT_N9_ERR_STS_AMSDU_PAGE_UDF_MASK    0x00000010u                
#define WF_PLE_TOP_AMSDU_INT_N9_ERR_STS_AMSDU_PAGE_UDF_SHFT    4u
#define WF_PLE_TOP_AMSDU_INT_N9_ERR_STS_AMSDU_Q_CMD_ERR_ADDR   WF_PLE_TOP_AMSDU_INT_N9_ERR_STS_ADDR
#define WF_PLE_TOP_AMSDU_INT_N9_ERR_STS_AMSDU_Q_CMD_ERR_MASK   0x00000001u                
#define WF_PLE_TOP_AMSDU_INT_N9_ERR_STS_AMSDU_Q_CMD_ERR_SHFT   0u


#define WF_PLE_TOP_AMSDU_PEEK_CR_00_AMSDU_ARB_CS_ADDR          WF_PLE_TOP_AMSDU_PEEK_CR_00_ADDR
#define WF_PLE_TOP_AMSDU_PEEK_CR_00_AMSDU_ARB_CS_MASK          0x07000000u                
#define WF_PLE_TOP_AMSDU_PEEK_CR_00_AMSDU_ARB_CS_SHFT          24u
#define WF_PLE_TOP_AMSDU_PEEK_CR_00_AMSDU_Q_EMPTY_CS_ADDR      WF_PLE_TOP_AMSDU_PEEK_CR_00_ADDR
#define WF_PLE_TOP_AMSDU_PEEK_CR_00_AMSDU_Q_EMPTY_CS_MASK      0x00030000u                
#define WF_PLE_TOP_AMSDU_PEEK_CR_00_AMSDU_Q_EMPTY_CS_SHFT      16u
#define WF_PLE_TOP_AMSDU_PEEK_CR_00_AMSDU_CS_ADDR              WF_PLE_TOP_AMSDU_PEEK_CR_00_ADDR
#define WF_PLE_TOP_AMSDU_PEEK_CR_00_AMSDU_CS_MASK              0x00001F00u                
#define WF_PLE_TOP_AMSDU_PEEK_CR_00_AMSDU_CS_SHFT              8u
#define WF_PLE_TOP_AMSDU_PEEK_CR_00_AMSDU_DOP_CS_ADDR          WF_PLE_TOP_AMSDU_PEEK_CR_00_ADDR
#define WF_PLE_TOP_AMSDU_PEEK_CR_00_AMSDU_DOP_CS_MASK          0x0000000Fu                
#define WF_PLE_TOP_AMSDU_PEEK_CR_00_AMSDU_DOP_CS_SHFT          0u


#define WF_PLE_TOP_AMSDU_PEEK_CR_01_AMSDU_QOP_ALLOCATE_CS_ADDR WF_PLE_TOP_AMSDU_PEEK_CR_01_ADDR
#define WF_PLE_TOP_AMSDU_PEEK_CR_01_AMSDU_QOP_ALLOCATE_CS_MASK 0x00700000u                
#define WF_PLE_TOP_AMSDU_PEEK_CR_01_AMSDU_QOP_ALLOCATE_CS_SHFT 20u
#define WF_PLE_TOP_AMSDU_PEEK_CR_01_AMSDU_QOP_PL_OCP_CS_ADDR   WF_PLE_TOP_AMSDU_PEEK_CR_01_ADDR
#define WF_PLE_TOP_AMSDU_PEEK_CR_01_AMSDU_QOP_PL_OCP_CS_MASK   0x00030000u                
#define WF_PLE_TOP_AMSDU_PEEK_CR_01_AMSDU_QOP_PL_OCP_CS_SHFT   16u
#define WF_PLE_TOP_AMSDU_PEEK_CR_01_AMSDU_QOP_RL_OCP_CS_ADDR   WF_PLE_TOP_AMSDU_PEEK_CR_01_ADDR
#define WF_PLE_TOP_AMSDU_PEEK_CR_01_AMSDU_QOP_RL_OCP_CS_MASK   0x00003000u                
#define WF_PLE_TOP_AMSDU_PEEK_CR_01_AMSDU_QOP_RL_OCP_CS_SHFT   12u
#define WF_PLE_TOP_AMSDU_PEEK_CR_01_AMSDU_QOP_Q_OPER_CS_ADDR   WF_PLE_TOP_AMSDU_PEEK_CR_01_ADDR
#define WF_PLE_TOP_AMSDU_PEEK_CR_01_AMSDU_QOP_Q_OPER_CS_MASK   0x00000F00u                
#define WF_PLE_TOP_AMSDU_PEEK_CR_01_AMSDU_QOP_Q_OPER_CS_SHFT   8u
#define WF_PLE_TOP_AMSDU_PEEK_CR_01_AMSDU_DOP_CACHE_CS_ADDR    WF_PLE_TOP_AMSDU_PEEK_CR_01_ADDR
#define WF_PLE_TOP_AMSDU_PEEK_CR_01_AMSDU_DOP_CACHE_CS_MASK    0x00000030u                
#define WF_PLE_TOP_AMSDU_PEEK_CR_01_AMSDU_DOP_CACHE_CS_SHFT    4u
#define WF_PLE_TOP_AMSDU_PEEK_CR_01_AMSDU_DOP_PBUF_CS_ADDR     WF_PLE_TOP_AMSDU_PEEK_CR_01_ADDR
#define WF_PLE_TOP_AMSDU_PEEK_CR_01_AMSDU_DOP_PBUF_CS_MASK     0x00000007u                
#define WF_PLE_TOP_AMSDU_PEEK_CR_01_AMSDU_DOP_PBUF_CS_SHFT     0u


#define WF_PLE_TOP_AMSDU_PACK_1_MSDU_CNT_pack_1_msdu_cnt_ADDR  WF_PLE_TOP_AMSDU_PACK_1_MSDU_CNT_ADDR
#define WF_PLE_TOP_AMSDU_PACK_1_MSDU_CNT_pack_1_msdu_cnt_MASK  0x0000FFFFu                
#define WF_PLE_TOP_AMSDU_PACK_1_MSDU_CNT_pack_1_msdu_cnt_SHFT  0u


#define WF_PLE_TOP_AMSDU_PACK_2_MSDU_CNT_pack_2_msdu_cnt_ADDR  WF_PLE_TOP_AMSDU_PACK_2_MSDU_CNT_ADDR
#define WF_PLE_TOP_AMSDU_PACK_2_MSDU_CNT_pack_2_msdu_cnt_MASK  0x0000FFFFu                
#define WF_PLE_TOP_AMSDU_PACK_2_MSDU_CNT_pack_2_msdu_cnt_SHFT  0u


#define WF_PLE_TOP_AMSDU_PACK_3_MSDU_CNT_pack_3_msdu_cnt_ADDR  WF_PLE_TOP_AMSDU_PACK_3_MSDU_CNT_ADDR
#define WF_PLE_TOP_AMSDU_PACK_3_MSDU_CNT_pack_3_msdu_cnt_MASK  0x0000FFFFu                
#define WF_PLE_TOP_AMSDU_PACK_3_MSDU_CNT_pack_3_msdu_cnt_SHFT  0u


#define WF_PLE_TOP_AMSDU_PACK_4_MSDU_CNT_pack_4_msdu_cnt_ADDR  WF_PLE_TOP_AMSDU_PACK_4_MSDU_CNT_ADDR
#define WF_PLE_TOP_AMSDU_PACK_4_MSDU_CNT_pack_4_msdu_cnt_MASK  0x0000FFFFu                
#define WF_PLE_TOP_AMSDU_PACK_4_MSDU_CNT_pack_4_msdu_cnt_SHFT  0u


#define WF_PLE_TOP_AMSDU_PACK_5_MSDU_CNT_pack_5_msdu_cnt_ADDR  WF_PLE_TOP_AMSDU_PACK_5_MSDU_CNT_ADDR
#define WF_PLE_TOP_AMSDU_PACK_5_MSDU_CNT_pack_5_msdu_cnt_MASK  0x0000FFFFu                
#define WF_PLE_TOP_AMSDU_PACK_5_MSDU_CNT_pack_5_msdu_cnt_SHFT  0u


#define WF_PLE_TOP_AMSDU_PACK_6_MSDU_CNT_pack_6_msdu_cnt_ADDR  WF_PLE_TOP_AMSDU_PACK_6_MSDU_CNT_ADDR
#define WF_PLE_TOP_AMSDU_PACK_6_MSDU_CNT_pack_6_msdu_cnt_MASK  0x0000FFFFu                
#define WF_PLE_TOP_AMSDU_PACK_6_MSDU_CNT_pack_6_msdu_cnt_SHFT  0u


#define WF_PLE_TOP_AMSDU_PACK_7_MSDU_CNT_pack_7_msdu_cnt_ADDR  WF_PLE_TOP_AMSDU_PACK_7_MSDU_CNT_ADDR
#define WF_PLE_TOP_AMSDU_PACK_7_MSDU_CNT_pack_7_msdu_cnt_MASK  0x0000FFFFu                
#define WF_PLE_TOP_AMSDU_PACK_7_MSDU_CNT_pack_7_msdu_cnt_SHFT  0u


#define WF_PLE_TOP_AMSDU_PACK_8_MSDU_CNT_pack_8_msdu_cnt_ADDR  WF_PLE_TOP_AMSDU_PACK_8_MSDU_CNT_ADDR
#define WF_PLE_TOP_AMSDU_PACK_8_MSDU_CNT_pack_8_msdu_cnt_MASK  0x0000FFFFu                
#define WF_PLE_TOP_AMSDU_PACK_8_MSDU_CNT_pack_8_msdu_cnt_SHFT  0u


#define WF_PLE_TOP_AMSDU_AC0_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_31_16_ADDR WF_PLE_TOP_AMSDU_AC0_QUEUE_EMPTY0_ADDR
#define WF_PLE_TOP_AMSDU_AC0_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_31_16_MASK 0xFFFF0000u                
#define WF_PLE_TOP_AMSDU_AC0_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_31_16_SHFT 16u
#define WF_PLE_TOP_AMSDU_AC0_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_15_8_ADDR WF_PLE_TOP_AMSDU_AC0_QUEUE_EMPTY0_ADDR
#define WF_PLE_TOP_AMSDU_AC0_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_15_8_MASK 0x0000FF00u                
#define WF_PLE_TOP_AMSDU_AC0_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_15_8_SHFT 8u
#define WF_PLE_TOP_AMSDU_AC0_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_7_0_ADDR WF_PLE_TOP_AMSDU_AC0_QUEUE_EMPTY0_ADDR
#define WF_PLE_TOP_AMSDU_AC0_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_7_0_MASK 0x000000FFu                
#define WF_PLE_TOP_AMSDU_AC0_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_7_0_SHFT 0u


#define WF_PLE_TOP_AMSDU_AC1_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_31_16_ADDR WF_PLE_TOP_AMSDU_AC1_QUEUE_EMPTY0_ADDR
#define WF_PLE_TOP_AMSDU_AC1_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_31_16_MASK 0xFFFF0000u                
#define WF_PLE_TOP_AMSDU_AC1_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_31_16_SHFT 16u
#define WF_PLE_TOP_AMSDU_AC1_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_15_8_ADDR WF_PLE_TOP_AMSDU_AC1_QUEUE_EMPTY0_ADDR
#define WF_PLE_TOP_AMSDU_AC1_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_15_8_MASK 0x0000FF00u                
#define WF_PLE_TOP_AMSDU_AC1_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_15_8_SHFT 8u
#define WF_PLE_TOP_AMSDU_AC1_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_7_0_ADDR WF_PLE_TOP_AMSDU_AC1_QUEUE_EMPTY0_ADDR
#define WF_PLE_TOP_AMSDU_AC1_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_7_0_MASK 0x000000FFu                
#define WF_PLE_TOP_AMSDU_AC1_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_7_0_SHFT 0u


#define WF_PLE_TOP_AMSDU_AC2_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_31_16_ADDR WF_PLE_TOP_AMSDU_AC2_QUEUE_EMPTY0_ADDR
#define WF_PLE_TOP_AMSDU_AC2_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_31_16_MASK 0xFFFF0000u                
#define WF_PLE_TOP_AMSDU_AC2_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_31_16_SHFT 16u
#define WF_PLE_TOP_AMSDU_AC2_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_15_8_ADDR WF_PLE_TOP_AMSDU_AC2_QUEUE_EMPTY0_ADDR
#define WF_PLE_TOP_AMSDU_AC2_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_15_8_MASK 0x0000FF00u                
#define WF_PLE_TOP_AMSDU_AC2_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_15_8_SHFT 8u
#define WF_PLE_TOP_AMSDU_AC2_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_7_0_ADDR WF_PLE_TOP_AMSDU_AC2_QUEUE_EMPTY0_ADDR
#define WF_PLE_TOP_AMSDU_AC2_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_7_0_MASK 0x000000FFu                
#define WF_PLE_TOP_AMSDU_AC2_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_7_0_SHFT 0u


#define WF_PLE_TOP_AMSDU_AC3_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_31_16_ADDR WF_PLE_TOP_AMSDU_AC3_QUEUE_EMPTY0_ADDR
#define WF_PLE_TOP_AMSDU_AC3_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_31_16_MASK 0xFFFF0000u                
#define WF_PLE_TOP_AMSDU_AC3_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_31_16_SHFT 16u
#define WF_PLE_TOP_AMSDU_AC3_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_15_8_ADDR WF_PLE_TOP_AMSDU_AC3_QUEUE_EMPTY0_ADDR
#define WF_PLE_TOP_AMSDU_AC3_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_15_8_MASK 0x0000FF00u                
#define WF_PLE_TOP_AMSDU_AC3_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_15_8_SHFT 8u
#define WF_PLE_TOP_AMSDU_AC3_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_7_0_ADDR WF_PLE_TOP_AMSDU_AC3_QUEUE_EMPTY0_ADDR
#define WF_PLE_TOP_AMSDU_AC3_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_7_0_MASK 0x000000FFu                
#define WF_PLE_TOP_AMSDU_AC3_QUEUE_EMPTY0_AMSDU_QUEUE_EMPTY_FLAG_7_0_SHFT 0u

#ifdef __cplusplus
}
#endif

#endif // __WF_PLE_TOP_REGS_H__
