# Project Reti Logiche Testbench Generator
It's just a simple testbench generator to test the VHDL implementation of the project [051228-Prova finale (progetto di reti logiche)][1] held at Politecnico di Milano.

[1]: https://www4.ceda.polimi.it/manifesti/manifesti/controller/ManifestoPublic.do?EVN_DETTAGLIO_RIGA_MANIFESTO=evento&aa=2018&k_cf=225&k_corso_la=358&k_indir=II3&codDescr=051228&lang=IT&semestre=1&anno_corso=3&idItemOfferta=137349&idRiga=229505
