Time Series,Metric,K,alpha,DC,init,IMFs
TS1,R2,10,2500,False,2,2 + 3
TS1,R2_Adj,10,2500,False,2,2 + 3
TS1,AIC,10,2500,False,2,2 + 3
TS1,BIC,10,2500,False,2,2 + 3
TS2,R2,10,7500,False,1,2 + 5
TS2,R2_Adj,10,7500,False,1,2 + 5
TS2,AIC,10,7500,False,1,2 + 5
TS2,BIC,10,7500,False,1,2 + 5
TS3,R2,10,35000,False,2,2 + 3
TS3,R2_Adj,10,35000,False,2,2 + 3
TS3,AIC,10,35000,False,2,2 + 3
TS3,BIC,10,35000,False,2,2 + 3
TS4,R2,10,25000,False,2,2 + 4
TS4,R2_Adj,10,25000,False,2,2 + 4
TS4,AIC,10,25000,False,2,2 + 4
TS4,BIC,10,25000,False,2,2 + 4
TS5,R2,10,40000,False,2,2 + 6
TS5,R2_Adj,10,40000,False,2,2 + 6
TS5,AIC,10,40000,False,2,2 + 6
TS5,BIC,10,40000,False,2,2 + 6
TS6,R2,10,15000,False,2,2 + 6
TS6,R2_Adj,10,15000,False,2,2 + 6
TS6,AIC,10,15000,False,2,2 + 6
TS6,BIC,10,15000,False,2,2 + 6
TS7,R2,10,25000,False,2,2 + 5
TS7,R2_Adj,10,25000,False,2,2 + 5
TS7,AIC,10,25000,False,2,2 + 5
TS7,BIC,10,25000,False,2,2 + 5
TS8,R2,10,20000,False,0,2 + 3
TS8,R2_Adj,10,20000,False,0,2 + 3
TS8,AIC,10,20000,False,0,2 + 3
TS8,BIC,10,20000,False,0,2 + 3
TS9,R2,10,20000,False,2,2 + 0
TS9,R2_Adj,10,20000,False,2,2 + 0
TS9,AIC,10,20000,False,2,2 + 0
TS9,BIC,10,20000,False,2,2 + 0
TS10,R2,10,2500,True,0,2 + 0
TS10,R2_Adj,10,2500,True,0,2 + 0
TS10,AIC,10,2500,True,0,2 + 0
TS10,BIC,10,2500,True,0,2 + 0
TS11,R2,10,25000,False,2,2 + 0
TS11,R2_Adj,10,25000,False,2,2 + 0
TS11,AIC,10,25000,False,2,2 + 0
TS11,BIC,10,25000,False,2,2 + 0
TS12,R2,10,20000,False,2,2 + 6
TS12,R2_Adj,10,20000,False,2,2 + 6
TS12,AIC,10,20000,False,2,2 + 6
TS12,BIC,10,20000,False,2,2 + 6
TS13,R2,10,25000,False,2,2 + 3
TS13,R2_Adj,10,25000,False,2,2 + 3
TS13,AIC,10,25000,False,2,2 + 3
TS13,BIC,10,25000,False,2,2 + 3
TS14,R2,10,30000,False,2,2 + 3
TS14,R2_Adj,10,30000,False,2,2 + 3
TS14,AIC,10,30000,False,2,2 + 3
TS14,BIC,10,30000,False,2,2 + 3
TS15,R2,10,45000,False,2,2 + 2
TS15,R2_Adj,10,45000,False,2,2 + 2
TS15,AIC,10,45000,False,2,2 + 2
TS15,BIC,10,45000,False,2,2 + 2
TS16,R2,10,15000,False,1,2 + 0
TS16,R2_Adj,10,15000,False,1,2 + 0
TS16,AIC,10,15000,False,1,2 + 0
TS16,BIC,10,15000,False,1,2 + 0
TS17,R2,10,45000,False,2,2 + 0
TS17,R2_Adj,10,45000,False,2,2 + 0
TS17,AIC,10,45000,False,2,2 + 0
TS17,BIC,10,45000,False,2,2 + 0
TS18,R2,10,20000,False,0,2 + 4
TS18,R2_Adj,10,20000,False,0,2 + 4
TS18,AIC,10,20000,False,0,2 + 4
TS18,BIC,10,20000,False,0,2 + 4
TS19,R2,10,40000,True,2,2 + 2
TS19,R2_Adj,10,40000,True,2,2 + 2
TS19,AIC,10,40000,True,2,2 + 2
TS19,BIC,10,40000,True,2,2 + 2
TS20,R2,10,2500,False,0,2 + 0
TS20,R2_Adj,10,2500,False,0,2 + 0
TS20,AIC,10,2500,False,0,2 + 0
TS20,BIC,10,2500,False,0,2 + 0
TS21,R2,10,15000,False,2,2 + 0
TS21,R2_Adj,10,15000,False,2,2 + 0
TS21,AIC,10,15000,False,2,2 + 0
TS21,BIC,10,15000,False,2,2 + 0
