# Sum√°rio
  Instalando o Vivado

  Placa Basys3 Digilent

  Criando o primeiro projeto

  Simulando o projeto criado

  Implementando o projeto

  Gravando o projeto na Placa

  Exemplos de Projetos


# üê±‚ÄçüèçInstalando o Vivado 2018.2

1¬∞ Antes de tudo voc√™ precisar√° ter uma conta no site da Xilinx atrav√©s do endere√ßo:
https://login.xilinx.com/app/xilinxinc_f5awsprod_1/exknv8ms950lm0Ldh0x7/sso/saml

![](/images/login_create_account_xilinx.jpg)

2¬∞ Ap√≥s ter criado a conta e seguido todos os passos o qual o site manda ... acesse a sua conta.

![](/images/login_xilinx.jpg)

3¬∞ Ap√≥s ter logado voc√™ dever√° ir para em "Products" > "Hardware Development Tools" > "Vivado ML"

![](/images/xilins_products.jpg)

![](/images/xilins_products_hardware.jpg)

![](/images/xilins_products_hardware_Vivado.jpg)

4¬∞ Ao Acessar a pagina do Vivado voc√™ dever√° ir em "Editions" > "Standart Edition Free" > "Download from Download Center"

![](/images/vivado_editions.jpg)

![](/images/vivado_editions_free.jpg)

![](/images/vivado_editions_free_download_center.jpg)

5¬∞ Na pagina do download center ir me "Vivado Archive" > "2018" > "2018.2"

![](/images/vivado_editions_free_download_center_Archives.jpg)

![](/images/vivado_editions_free_download_center_Archives_Select_Version.jpg)

6¬∞ Selecione para baixar o arquivo "Web-Pack"
![](/images/vivado_editions_free_download_center_Archives_Select_Version_WebPack.jpg)

7¬∞ Preenchas as informa√ß√µes e clique em download.
![](/images/forms.jpg)

8¬∞ Abra o executavel como administrador ir√° aparecer um aviso de baixar a ultima vers√£o mais recente .. cliquem em Continue e "Next"

![](/images/open_file.jpg)

![](/images/continue.jpg)

![](/images/steup_1.jpg)

9¬∞ Ir√° pedir que voc√™ loge na conta da Xilins a mesma que voc√™ usou para baixar o executavel, preenche seu login e sua senha, selecione me "Download and Install Now" e por fim "Next"

![](/images/steup_1.jpg)

![](/images/steup_2.jpg)

10¬∞ Aguarde a instala√ß√£o termina e reinicie o computador.

# üëãCriando o primeiro projeto

Em breve ...

# Exemplos de Projetos

## Somadores

### Efetuando Soma em bin√°rio
![](/images/soma.png)

A opera√ß√£o da imagem acima trata-se de uma opera√ß√£o soma de 29(11101) + 13(01101) em bin√°rio, tendo o mesmo racioc√≠nio da soma que fazemos para decimal, 1+ 1 em bin√°rio teremos 10 (2 em decimal) , o qual o primeiro algarismo menos significativo(LSB) permanece o e mais significativo(LSB) ‚Äúsobe‚Äù o qual chamamos de bit de transporte ou de Carry, marcados em vermelho e segue efetuando a soma para as demais posi√ß√µes.

![](/images/soma1.jpg)![](/images/soma2.jpg)

### Meio Somador (Half-Adder)

Possui a capacidade de adicionar dois d√≠gitos bin√°rios √∫nicos e fornece uma sa√≠da, ou seja temos dois bits de entrada (A e B) e dois de sa√≠da (Soma ou S e Carry_Out ou C).

![](/images/somador_meio.jpg)

![](/images/meio_somador.png)

Este tipo de circuito ele possui uma desvantagem, o qual √© de apesar de mostrar e sinalizar o Carry(Vout) ele n√£o leva isso para a pr√≥xima opera√ß√£o de soma ... como mostra as imagens abaixo:

![](/images/soma3.jpg)
![](/images/soma4.jpg)

### Somador completo (full-adder)

Diferente do meio somador(Half-adder), o somador completo (full-adder) propriamente dito , leva em considera√ß√£o o bit de transporte (Carry) da opera√ß√£o anterior , pois ele possui uma entrada o qual armazena este valor da opera√ß√£o anterior ao efetuar uma nova o qual chamamos de Carry_In , ou seja temos 3 bits de entrada A, B e o Carry_In, e na sa√≠da temos S de soma e o C de Carry_out.

![](/images/somador_completo.jpg)
![](/images/somador_completo_table.jpg.png)


## Display de 7 segmentos

A placa Basys3 possui um display de 7 segmentos do tipo anodo comum energizado com 3.3V(n√≠vel l√≥gico 1) por meio de um transistor(atuando como chave eletr√¥nica) TBJ PNP acionados pelos pinos (W4, V4, U4, U2).

![](/images/7seg.jpg)

Sua l√≥gica √© inversa, ou seja para acionar os segmentos precisarei colocar 0V (jogar para nivel l√≥gico 0) os pinos (W7, W6, U8, V8, U5, V5, U7 e V7).

Sendo assim representado da seguinte maneira:

![](/images/7seg2.jpg)

![](/images/7seg3.jpg)

