TimeQuest Timing Analyzer report for clock
Thu Mar 02 15:11:16 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'inst17|video_PLL_inst|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'clk_div:inst2|clock_1Hz'
 13. Slow Model Setup: 'clk_div:inst2|clock_100hz_int'
 14. Slow Model Setup: 'clk_div:inst2|clock_10Khz_int'
 15. Slow Model Setup: 'clk_div:inst2|clock_1Khz_int'
 16. Slow Model Setup: 'clk_div:inst2|clock_100Khz_int'
 17. Slow Model Setup: 'clk_div:inst2|clock_10Hz_int'
 18. Slow Model Setup: 'clk_div:inst2|clock_1Mhz_int'
 19. Slow Model Setup: 'clock_50'
 20. Slow Model Hold: 'clk_div:inst2|clock_10Khz_int'
 21. Slow Model Hold: 'clk_div:inst2|clock_100hz_int'
 22. Slow Model Hold: 'clk_div:inst2|clock_1Khz_int'
 23. Slow Model Hold: 'clk_div:inst2|clock_1Mhz_int'
 24. Slow Model Hold: 'clk_div:inst2|clock_100Khz_int'
 25. Slow Model Hold: 'clk_div:inst2|clock_10Hz_int'
 26. Slow Model Hold: 'clk_div:inst2|clock_1Hz'
 27. Slow Model Hold: 'inst17|video_PLL_inst|altpll_component|pll|clk[0]'
 28. Slow Model Hold: 'clock_50'
 29. Slow Model Minimum Pulse Width: 'clk_div:inst2|clock_1Hz'
 30. Slow Model Minimum Pulse Width: 'clk_div:inst2|clock_100Khz_int'
 31. Slow Model Minimum Pulse Width: 'clk_div:inst2|clock_100hz_int'
 32. Slow Model Minimum Pulse Width: 'clk_div:inst2|clock_10Hz_int'
 33. Slow Model Minimum Pulse Width: 'clk_div:inst2|clock_10Khz_int'
 34. Slow Model Minimum Pulse Width: 'clk_div:inst2|clock_1Khz_int'
 35. Slow Model Minimum Pulse Width: 'clk_div:inst2|clock_1Mhz_int'
 36. Slow Model Minimum Pulse Width: 'clock_50'
 37. Slow Model Minimum Pulse Width: 'inst17|video_PLL_inst|altpll_component|pll|clk[0]'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Fast Model Setup Summary
 43. Fast Model Hold Summary
 44. Fast Model Recovery Summary
 45. Fast Model Removal Summary
 46. Fast Model Minimum Pulse Width Summary
 47. Fast Model Setup: 'inst17|video_PLL_inst|altpll_component|pll|clk[0]'
 48. Fast Model Setup: 'clk_div:inst2|clock_1Hz'
 49. Fast Model Setup: 'clk_div:inst2|clock_1Khz_int'
 50. Fast Model Setup: 'clk_div:inst2|clock_10Khz_int'
 51. Fast Model Setup: 'clk_div:inst2|clock_100hz_int'
 52. Fast Model Setup: 'clk_div:inst2|clock_100Khz_int'
 53. Fast Model Setup: 'clk_div:inst2|clock_10Hz_int'
 54. Fast Model Setup: 'clk_div:inst2|clock_1Mhz_int'
 55. Fast Model Setup: 'clock_50'
 56. Fast Model Hold: 'clk_div:inst2|clock_10Khz_int'
 57. Fast Model Hold: 'clk_div:inst2|clock_100hz_int'
 58. Fast Model Hold: 'clk_div:inst2|clock_1Khz_int'
 59. Fast Model Hold: 'clk_div:inst2|clock_1Mhz_int'
 60. Fast Model Hold: 'clk_div:inst2|clock_100Khz_int'
 61. Fast Model Hold: 'clock_50'
 62. Fast Model Hold: 'clk_div:inst2|clock_10Hz_int'
 63. Fast Model Hold: 'clk_div:inst2|clock_1Hz'
 64. Fast Model Hold: 'inst17|video_PLL_inst|altpll_component|pll|clk[0]'
 65. Fast Model Minimum Pulse Width: 'clk_div:inst2|clock_1Hz'
 66. Fast Model Minimum Pulse Width: 'clk_div:inst2|clock_100Khz_int'
 67. Fast Model Minimum Pulse Width: 'clk_div:inst2|clock_100hz_int'
 68. Fast Model Minimum Pulse Width: 'clk_div:inst2|clock_10Hz_int'
 69. Fast Model Minimum Pulse Width: 'clk_div:inst2|clock_10Khz_int'
 70. Fast Model Minimum Pulse Width: 'clk_div:inst2|clock_1Khz_int'
 71. Fast Model Minimum Pulse Width: 'clk_div:inst2|clock_1Mhz_int'
 72. Fast Model Minimum Pulse Width: 'clock_50'
 73. Fast Model Minimum Pulse Width: 'inst17|video_PLL_inst|altpll_component|pll|clk[0]'
 74. Setup Times
 75. Hold Times
 76. Clock to Output Times
 77. Minimum Clock to Output Times
 78. Multicorner Timing Analysis Summary
 79. Setup Times
 80. Hold Times
 81. Clock to Output Times
 82. Minimum Clock to Output Times
 83. Setup Transfers
 84. Hold Transfers
 85. Report TCCS
 86. Report RSKM
 87. Unconstrained Paths
 88. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; clock                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                        ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                              ; Targets                                               ;
+---------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; clk_div:inst2|clock_1Hz                           ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                     ; { clk_div:inst2|clock_1Hz }                           ;
; clk_div:inst2|clock_1Khz_int                      ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                     ; { clk_div:inst2|clock_1Khz_int }                      ;
; clk_div:inst2|clock_1Mhz_int                      ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                     ; { clk_div:inst2|clock_1Mhz_int }                      ;
; clk_div:inst2|clock_10Hz_int                      ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                     ; { clk_div:inst2|clock_10Hz_int }                      ;
; clk_div:inst2|clock_10Khz_int                     ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                     ; { clk_div:inst2|clock_10Khz_int }                     ;
; clk_div:inst2|clock_100hz_int                     ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                     ; { clk_div:inst2|clock_100hz_int }                     ;
; clk_div:inst2|clock_100Khz_int                    ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                     ; { clk_div:inst2|clock_100Khz_int }                    ;
; clock_50                                          ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                     ; { clock_50 }                                          ;
; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Generated ; 40.000 ; 25.0 MHz   ; 0.000 ; 20.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; clock_50 ; inst17|video_PLL_inst|altpll_component|pll|inclk[0] ; { inst17|video_PLL_inst|altpll_component|pll|clk[0] } ;
+---------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                          ;
+------------+-----------------+---------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note                                                          ;
+------------+-----------------+---------------------------------------------------+---------------------------------------------------------------+
; 91.32 MHz  ; 91.32 MHz       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;                                                               ;
; 377.22 MHz ; 377.22 MHz      ; clk_div:inst2|clock_1Hz                           ;                                                               ;
; 526.32 MHz ; 420.17 MHz      ; clock_50                                          ; limit due to minimum period restriction (max I/O toggle rate) ;
; 934.58 MHz ; 500.0 MHz       ; clk_div:inst2|clock_100hz_int                     ; limit due to high minimum pulse width violation (tch)         ;
; 934.58 MHz ; 500.0 MHz       ; clk_div:inst2|clock_10Khz_int                     ; limit due to high minimum pulse width violation (tch)         ;
; 934.58 MHz ; 500.0 MHz       ; clk_div:inst2|clock_1Khz_int                      ; limit due to high minimum pulse width violation (tch)         ;
; 935.45 MHz ; 500.0 MHz       ; clk_div:inst2|clock_100Khz_int                    ; limit due to high minimum pulse width violation (tch)         ;
; 935.45 MHz ; 500.0 MHz       ; clk_div:inst2|clock_10Hz_int                      ; limit due to high minimum pulse width violation (tch)         ;
; 935.45 MHz ; 500.0 MHz       ; clk_div:inst2|clock_1Mhz_int                      ; limit due to high minimum pulse width violation (tch)         ;
+------------+-----------------+---------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------+
; Slow Model Setup Summary                                                    ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; -11.199 ; -11.199       ;
; clk_div:inst2|clock_1Hz                           ; -1.651  ; -10.447       ;
; clk_div:inst2|clock_100hz_int                     ; -0.070  ; -0.147        ;
; clk_div:inst2|clock_10Khz_int                     ; -0.070  ; -0.147        ;
; clk_div:inst2|clock_1Khz_int                      ; -0.070  ; -0.107        ;
; clk_div:inst2|clock_100Khz_int                    ; -0.069  ; -0.145        ;
; clk_div:inst2|clock_10Hz_int                      ; -0.069  ; -0.145        ;
; clk_div:inst2|clock_1Mhz_int                      ; -0.069  ; -0.145        ;
; clock_50                                          ; 0.322   ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------+
; Slow Model Hold Summary                                                    ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; clk_div:inst2|clock_10Khz_int                     ; -2.405 ; -2.405        ;
; clk_div:inst2|clock_100hz_int                     ; -2.185 ; -2.185        ;
; clk_div:inst2|clock_1Khz_int                      ; -2.167 ; -2.167        ;
; clk_div:inst2|clock_1Mhz_int                      ; -2.156 ; -2.156        ;
; clk_div:inst2|clock_100Khz_int                    ; -2.074 ; -2.074        ;
; clk_div:inst2|clock_10Hz_int                      ; 0.391  ; 0.000         ;
; clk_div:inst2|clock_1Hz                           ; 0.391  ; 0.000         ;
; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.391  ; 0.000         ;
; clock_50                                          ; 0.448  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                     ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; clk_div:inst2|clock_1Hz                           ; -0.500 ; -8.000        ;
; clk_div:inst2|clock_100Khz_int                    ; -0.500 ; -4.000        ;
; clk_div:inst2|clock_100hz_int                     ; -0.500 ; -4.000        ;
; clk_div:inst2|clock_10Hz_int                      ; -0.500 ; -4.000        ;
; clk_div:inst2|clock_10Khz_int                     ; -0.500 ; -4.000        ;
; clk_div:inst2|clock_1Khz_int                      ; -0.500 ; -4.000        ;
; clk_div:inst2|clock_1Mhz_int                      ; -0.500 ; -4.000        ;
; clock_50                                          ; 9.000  ; 0.000         ;
; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 19.000 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst17|video_PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                ;
+---------+------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                    ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -11.199 ; myCounter15:inst6|tempQ[1]   ; VGA_SYNC:inst17|green_out  ; clk_div:inst2|clock_1Hz                           ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 1.000        ; -2.020     ; 10.215     ;
; -11.019 ; myCounter15:inst6|tempQ[3]   ; VGA_SYNC:inst17|green_out  ; clk_div:inst2|clock_1Hz                           ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 1.000        ; -2.020     ; 10.035     ;
; -10.929 ; myCounter15:inst6|tempQ[2]   ; VGA_SYNC:inst17|green_out  ; clk_div:inst2|clock_1Hz                           ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 1.000        ; -2.020     ; 9.945      ;
; -10.739 ; myCounter15:inst6|tempQ[0]   ; VGA_SYNC:inst17|green_out  ; clk_div:inst2|clock_1Hz                           ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 1.000        ; -2.021     ; 9.754      ;
; -5.137  ; myCounterMod4:inst9|tempQ[1] ; VGA_SYNC:inst17|green_out  ; clk_div:inst2|clock_1Hz                           ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 1.000        ; -2.021     ; 4.152      ;
; -5.069  ; myCounterMod4:inst9|tempQ[0] ; VGA_SYNC:inst17|green_out  ; clk_div:inst2|clock_1Hz                           ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 1.000        ; -2.021     ; 4.084      ;
; 29.050  ; VGA_SYNC:inst17|pixel_row[8] ; VGA_SYNC:inst17|green_out  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.001     ; 10.985     ;
; 29.068  ; VGA_SYNC:inst17|pixel_row[1] ; VGA_SYNC:inst17|green_out  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.001     ; 10.967     ;
; 29.213  ; VGA_SYNC:inst17|pixel_row[7] ; VGA_SYNC:inst17|green_out  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.001     ; 10.822     ;
; 29.271  ; VGA_SYNC:inst17|pixel_row[4] ; VGA_SYNC:inst17|green_out  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.001     ; 10.764     ;
; 29.353  ; VGA_SYNC:inst17|pixel_row[6] ; VGA_SYNC:inst17|green_out  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.001     ; 10.682     ;
; 29.500  ; VGA_SYNC:inst17|pixel_row[0] ; VGA_SYNC:inst17|green_out  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.001     ; 10.535     ;
; 29.515  ; VGA_SYNC:inst17|pixel_row[2] ; VGA_SYNC:inst17|green_out  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.001     ; 10.520     ;
; 29.851  ; VGA_SYNC:inst17|pixel_row[5] ; VGA_SYNC:inst17|green_out  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.001     ; 10.184     ;
; 29.870  ; VGA_SYNC:inst17|pixel_row[3] ; VGA_SYNC:inst17|green_out  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.001     ; 10.165     ;
; 35.355  ; VGA_SYNC:inst17|h_count[3]   ; VGA_SYNC:inst17|v_count[9] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 4.687      ;
; 35.621  ; VGA_SYNC:inst17|h_count[3]   ; VGA_SYNC:inst17|v_count[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 4.421      ;
; 35.621  ; VGA_SYNC:inst17|h_count[3]   ; VGA_SYNC:inst17|v_count[1] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 4.421      ;
; 35.626  ; VGA_SYNC:inst17|v_count[9]   ; VGA_SYNC:inst17|v_count[9] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.410      ;
; 35.680  ; VGA_SYNC:inst17|h_count[6]   ; VGA_SYNC:inst17|v_count[9] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 4.362      ;
; 35.751  ; VGA_SYNC:inst17|h_count[3]   ; VGA_SYNC:inst17|v_count[6] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 4.291      ;
; 35.754  ; VGA_SYNC:inst17|h_count[3]   ; VGA_SYNC:inst17|v_count[7] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 4.288      ;
; 35.781  ; VGA_SYNC:inst17|h_count[3]   ; VGA_SYNC:inst17|v_count[2] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 4.261      ;
; 35.781  ; VGA_SYNC:inst17|h_count[3]   ; VGA_SYNC:inst17|v_count[8] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 4.261      ;
; 35.786  ; VGA_SYNC:inst17|h_count[3]   ; VGA_SYNC:inst17|v_count[4] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 4.256      ;
; 35.793  ; VGA_SYNC:inst17|h_count[3]   ; VGA_SYNC:inst17|v_count[3] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 4.249      ;
; 35.793  ; VGA_SYNC:inst17|h_count[3]   ; VGA_SYNC:inst17|v_count[5] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 4.249      ;
; 35.892  ; VGA_SYNC:inst17|v_count[9]   ; VGA_SYNC:inst17|v_count[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.144      ;
; 35.892  ; VGA_SYNC:inst17|v_count[9]   ; VGA_SYNC:inst17|v_count[1] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.144      ;
; 35.895  ; VGA_SYNC:inst17|h_count[5]   ; VGA_SYNC:inst17|v_count[9] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 4.147      ;
; 35.946  ; VGA_SYNC:inst17|h_count[6]   ; VGA_SYNC:inst17|v_count[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 4.096      ;
; 35.946  ; VGA_SYNC:inst17|h_count[6]   ; VGA_SYNC:inst17|v_count[1] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 4.096      ;
; 36.015  ; VGA_SYNC:inst17|h_count[4]   ; VGA_SYNC:inst17|v_count[9] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 4.027      ;
; 36.022  ; VGA_SYNC:inst17|v_count[9]   ; VGA_SYNC:inst17|v_count[6] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.014      ;
; 36.025  ; VGA_SYNC:inst17|v_count[9]   ; VGA_SYNC:inst17|v_count[7] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.011      ;
; 36.052  ; VGA_SYNC:inst17|v_count[9]   ; VGA_SYNC:inst17|v_count[2] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.984      ;
; 36.052  ; VGA_SYNC:inst17|v_count[9]   ; VGA_SYNC:inst17|v_count[8] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.984      ;
; 36.057  ; VGA_SYNC:inst17|v_count[9]   ; VGA_SYNC:inst17|v_count[4] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.979      ;
; 36.064  ; VGA_SYNC:inst17|v_count[9]   ; VGA_SYNC:inst17|v_count[3] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.972      ;
; 36.064  ; VGA_SYNC:inst17|v_count[9]   ; VGA_SYNC:inst17|v_count[5] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.972      ;
; 36.076  ; VGA_SYNC:inst17|h_count[6]   ; VGA_SYNC:inst17|v_count[6] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.966      ;
; 36.079  ; VGA_SYNC:inst17|h_count[6]   ; VGA_SYNC:inst17|v_count[7] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.963      ;
; 36.106  ; VGA_SYNC:inst17|h_count[6]   ; VGA_SYNC:inst17|v_count[2] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.936      ;
; 36.106  ; VGA_SYNC:inst17|h_count[6]   ; VGA_SYNC:inst17|v_count[8] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.936      ;
; 36.111  ; VGA_SYNC:inst17|h_count[6]   ; VGA_SYNC:inst17|v_count[4] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.931      ;
; 36.118  ; VGA_SYNC:inst17|h_count[6]   ; VGA_SYNC:inst17|v_count[3] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.924      ;
; 36.118  ; VGA_SYNC:inst17|h_count[6]   ; VGA_SYNC:inst17|v_count[5] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.924      ;
; 36.129  ; VGA_SYNC:inst17|h_count[2]   ; VGA_SYNC:inst17|v_count[9] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.913      ;
; 36.161  ; VGA_SYNC:inst17|h_count[5]   ; VGA_SYNC:inst17|v_count[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.881      ;
; 36.161  ; VGA_SYNC:inst17|h_count[5]   ; VGA_SYNC:inst17|v_count[1] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.881      ;
; 36.202  ; VGA_SYNC:inst17|h_count[9]   ; VGA_SYNC:inst17|v_count[9] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.840      ;
; 36.226  ; VGA_SYNC:inst17|video_on_h   ; VGA_SYNC:inst17|green_out  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.810      ;
; 36.275  ; VGA_SYNC:inst17|h_count[1]   ; VGA_SYNC:inst17|v_count[9] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.767      ;
; 36.281  ; VGA_SYNC:inst17|h_count[4]   ; VGA_SYNC:inst17|v_count[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.761      ;
; 36.281  ; VGA_SYNC:inst17|h_count[4]   ; VGA_SYNC:inst17|v_count[1] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.761      ;
; 36.291  ; VGA_SYNC:inst17|h_count[5]   ; VGA_SYNC:inst17|v_count[6] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.751      ;
; 36.294  ; VGA_SYNC:inst17|h_count[5]   ; VGA_SYNC:inst17|v_count[7] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.748      ;
; 36.321  ; VGA_SYNC:inst17|h_count[5]   ; VGA_SYNC:inst17|v_count[2] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.721      ;
; 36.321  ; VGA_SYNC:inst17|h_count[5]   ; VGA_SYNC:inst17|v_count[8] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.721      ;
; 36.325  ; VGA_SYNC:inst17|video_on_v   ; VGA_SYNC:inst17|green_out  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.711      ;
; 36.326  ; VGA_SYNC:inst17|h_count[5]   ; VGA_SYNC:inst17|v_count[4] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.716      ;
; 36.333  ; VGA_SYNC:inst17|h_count[5]   ; VGA_SYNC:inst17|v_count[3] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.709      ;
; 36.333  ; VGA_SYNC:inst17|h_count[5]   ; VGA_SYNC:inst17|v_count[5] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.709      ;
; 36.355  ; VGA_SYNC:inst17|h_count[8]   ; VGA_SYNC:inst17|v_count[9] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.687      ;
; 36.397  ; VGA_SYNC:inst17|h_count[2]   ; VGA_SYNC:inst17|v_count[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.645      ;
; 36.397  ; VGA_SYNC:inst17|h_count[2]   ; VGA_SYNC:inst17|v_count[1] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.645      ;
; 36.411  ; VGA_SYNC:inst17|h_count[4]   ; VGA_SYNC:inst17|v_count[6] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.631      ;
; 36.414  ; VGA_SYNC:inst17|h_count[4]   ; VGA_SYNC:inst17|v_count[7] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.628      ;
; 36.441  ; VGA_SYNC:inst17|h_count[4]   ; VGA_SYNC:inst17|v_count[2] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.601      ;
; 36.441  ; VGA_SYNC:inst17|h_count[4]   ; VGA_SYNC:inst17|v_count[8] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.601      ;
; 36.446  ; VGA_SYNC:inst17|h_count[4]   ; VGA_SYNC:inst17|v_count[4] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.596      ;
; 36.453  ; VGA_SYNC:inst17|h_count[4]   ; VGA_SYNC:inst17|v_count[3] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.589      ;
; 36.453  ; VGA_SYNC:inst17|h_count[4]   ; VGA_SYNC:inst17|v_count[5] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.589      ;
; 36.468  ; VGA_SYNC:inst17|h_count[9]   ; VGA_SYNC:inst17|v_count[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.574      ;
; 36.468  ; VGA_SYNC:inst17|h_count[9]   ; VGA_SYNC:inst17|v_count[1] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.574      ;
; 36.525  ; VGA_SYNC:inst17|h_count[2]   ; VGA_SYNC:inst17|v_count[6] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.517      ;
; 36.528  ; VGA_SYNC:inst17|h_count[2]   ; VGA_SYNC:inst17|v_count[7] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.514      ;
; 36.543  ; VGA_SYNC:inst17|h_count[0]   ; VGA_SYNC:inst17|v_count[9] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.499      ;
; 36.543  ; VGA_SYNC:inst17|h_count[1]   ; VGA_SYNC:inst17|v_count[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.499      ;
; 36.543  ; VGA_SYNC:inst17|h_count[1]   ; VGA_SYNC:inst17|v_count[1] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.499      ;
; 36.557  ; VGA_SYNC:inst17|h_count[2]   ; VGA_SYNC:inst17|v_count[2] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.485      ;
; 36.557  ; VGA_SYNC:inst17|h_count[2]   ; VGA_SYNC:inst17|v_count[8] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.485      ;
; 36.562  ; VGA_SYNC:inst17|h_count[2]   ; VGA_SYNC:inst17|v_count[4] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.480      ;
; 36.569  ; VGA_SYNC:inst17|h_count[2]   ; VGA_SYNC:inst17|v_count[3] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.473      ;
; 36.569  ; VGA_SYNC:inst17|h_count[2]   ; VGA_SYNC:inst17|v_count[5] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.473      ;
; 36.592  ; VGA_SYNC:inst17|h_count[7]   ; VGA_SYNC:inst17|v_count[9] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.450      ;
; 36.598  ; VGA_SYNC:inst17|h_count[9]   ; VGA_SYNC:inst17|v_count[6] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.444      ;
; 36.601  ; VGA_SYNC:inst17|h_count[9]   ; VGA_SYNC:inst17|v_count[7] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.441      ;
; 36.608  ; VGA_SYNC:inst17|v_count[3]   ; VGA_SYNC:inst17|v_count[9] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.428      ;
; 36.621  ; VGA_SYNC:inst17|h_count[8]   ; VGA_SYNC:inst17|v_count[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.421      ;
; 36.621  ; VGA_SYNC:inst17|h_count[8]   ; VGA_SYNC:inst17|v_count[1] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.421      ;
; 36.628  ; VGA_SYNC:inst17|h_count[9]   ; VGA_SYNC:inst17|v_count[2] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.414      ;
; 36.628  ; VGA_SYNC:inst17|h_count[9]   ; VGA_SYNC:inst17|v_count[8] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.414      ;
; 36.633  ; VGA_SYNC:inst17|h_count[9]   ; VGA_SYNC:inst17|v_count[4] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.409      ;
; 36.636  ; VGA_SYNC:inst17|v_count[1]   ; VGA_SYNC:inst17|v_count[9] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.400      ;
; 36.640  ; VGA_SYNC:inst17|h_count[9]   ; VGA_SYNC:inst17|v_count[3] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.402      ;
; 36.640  ; VGA_SYNC:inst17|h_count[9]   ; VGA_SYNC:inst17|v_count[5] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.402      ;
; 36.670  ; VGA_SYNC:inst17|v_count[6]   ; VGA_SYNC:inst17|v_count[9] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.366      ;
; 36.671  ; VGA_SYNC:inst17|h_count[1]   ; VGA_SYNC:inst17|v_count[6] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.371      ;
; 36.674  ; VGA_SYNC:inst17|h_count[1]   ; VGA_SYNC:inst17|v_count[7] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 3.368      ;
+---------+------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:inst2|clock_1Hz'                                                                                                                       ;
+--------+------------------------------+------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.651 ; myCounter15:inst6|tempQ[2]   ; myCounterMod4:inst9|tempQ[0] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.001      ; 2.688      ;
; -1.651 ; myCounter15:inst6|tempQ[2]   ; myCounterMod4:inst9|tempQ[1] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.001      ; 2.688      ;
; -1.651 ; myCounter15:inst6|tempQ[2]   ; myCounterMod4:inst9|tempQ[2] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.001      ; 2.688      ;
; -1.651 ; myCounter15:inst6|tempQ[2]   ; myCounterMod4:inst9|tempQ[3] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.001      ; 2.688      ;
; -1.509 ; myCounter15:inst6|tempQ[3]   ; myCounterMod4:inst9|tempQ[0] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.001      ; 2.546      ;
; -1.509 ; myCounter15:inst6|tempQ[3]   ; myCounterMod4:inst9|tempQ[1] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.001      ; 2.546      ;
; -1.509 ; myCounter15:inst6|tempQ[3]   ; myCounterMod4:inst9|tempQ[2] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.001      ; 2.546      ;
; -1.509 ; myCounter15:inst6|tempQ[3]   ; myCounterMod4:inst9|tempQ[3] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.001      ; 2.546      ;
; -1.452 ; myCounter15:inst6|tempQ[0]   ; myCounterMod4:inst9|tempQ[0] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 2.488      ;
; -1.452 ; myCounter15:inst6|tempQ[0]   ; myCounterMod4:inst9|tempQ[1] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 2.488      ;
; -1.452 ; myCounter15:inst6|tempQ[0]   ; myCounterMod4:inst9|tempQ[2] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 2.488      ;
; -1.452 ; myCounter15:inst6|tempQ[0]   ; myCounterMod4:inst9|tempQ[3] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 2.488      ;
; -1.423 ; myCounter15:inst6|tempQ[1]   ; myCounterMod4:inst9|tempQ[0] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.001      ; 2.460      ;
; -1.423 ; myCounter15:inst6|tempQ[1]   ; myCounterMod4:inst9|tempQ[1] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.001      ; 2.460      ;
; -1.423 ; myCounter15:inst6|tempQ[1]   ; myCounterMod4:inst9|tempQ[2] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.001      ; 2.460      ;
; -1.423 ; myCounter15:inst6|tempQ[1]   ; myCounterMod4:inst9|tempQ[3] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.001      ; 2.460      ;
; -1.289 ; myCounter15:inst6|tempQ[3]   ; myCounter15:inst6|tempQ[2]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 2.325      ;
; -1.278 ; myCounter15:inst6|tempQ[3]   ; myCounter15:inst6|tempQ[3]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 2.314      ;
; -1.276 ; myCounter15:inst6|tempQ[3]   ; myCounter15:inst6|tempQ[1]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 2.312      ;
; -1.255 ; myCounter15:inst6|tempQ[2]   ; myCounter15:inst6|tempQ[2]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 2.291      ;
; -1.244 ; myCounter15:inst6|tempQ[2]   ; myCounter15:inst6|tempQ[3]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 2.280      ;
; -1.244 ; myCounter15:inst6|tempQ[2]   ; myCounter15:inst6|tempQ[1]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 2.280      ;
; -1.176 ; myCounter15:inst6|tempQ[0]   ; myCounter15:inst6|tempQ[2]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; -0.001     ; 2.211      ;
; -1.170 ; myCounter15:inst6|tempQ[0]   ; myCounter15:inst6|tempQ[1]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; -0.001     ; 2.205      ;
; -1.160 ; myCounter15:inst6|tempQ[0]   ; myCounter15:inst6|tempQ[3]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; -0.001     ; 2.195      ;
; -1.120 ; myCounter15:inst6|tempQ[1]   ; myCounter15:inst6|tempQ[2]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 2.156      ;
; -1.115 ; myCounter15:inst6|tempQ[1]   ; myCounter15:inst6|tempQ[1]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 2.151      ;
; -1.107 ; myCounter15:inst6|tempQ[1]   ; myCounter15:inst6|tempQ[3]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 2.143      ;
; -0.067 ; myCounterMod4:inst9|tempQ[3] ; myCounterMod4:inst9|tempQ[2] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 1.103      ;
; -0.067 ; myCounterMod4:inst9|tempQ[2] ; myCounterMod4:inst9|tempQ[3] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 1.103      ;
; -0.062 ; myCounterMod4:inst9|tempQ[1] ; myCounterMod4:inst9|tempQ[2] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 1.098      ;
; -0.057 ; myCounterMod4:inst9|tempQ[1] ; myCounterMod4:inst9|tempQ[3] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 1.093      ;
; 0.054  ; myCounterMod4:inst9|tempQ[0] ; myCounterMod4:inst9|tempQ[2] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 0.982      ;
; 0.055  ; myCounterMod4:inst9|tempQ[0] ; myCounterMod4:inst9|tempQ[1] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 0.981      ;
; 0.056  ; myCounterMod4:inst9|tempQ[0] ; myCounterMod4:inst9|tempQ[3] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 0.980      ;
; 0.379  ; myCounter15:inst6|tempQ[0]   ; myCounter15:inst6|tempQ[0]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; myCounterMod4:inst9|tempQ[0] ; myCounterMod4:inst9|tempQ[0] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; myCounterMod4:inst9|tempQ[2] ; myCounterMod4:inst9|tempQ[2] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; myCounterMod4:inst9|tempQ[3] ; myCounterMod4:inst9|tempQ[3] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; myCounterMod4:inst9|tempQ[1] ; myCounterMod4:inst9|tempQ[1] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 0.657      ;
+--------+------------------------------+------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:inst2|clock_100hz_int'                                                                                                                             ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.070 ; clk_div:inst2|count_10hz[1]  ; clk_div:inst2|count_10hz[2]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 1.000        ; 0.000      ; 1.106      ;
; -0.069 ; clk_div:inst2|count_10hz[1]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 1.000        ; 0.000      ; 1.105      ;
; -0.039 ; clk_div:inst2|count_10hz[2]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 1.000        ; 0.000      ; 1.075      ;
; -0.008 ; clk_div:inst2|count_10hz[2]  ; clk_div:inst2|count_10hz[0]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 1.000        ; 0.000      ; 1.044      ;
; 0.066  ; clk_div:inst2|count_10hz[1]  ; clk_div:inst2|count_10hz[0]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 1.000        ; 0.000      ; 0.970      ;
; 0.231  ; clk_div:inst2|count_10hz[0]  ; clk_div:inst2|count_10hz[1]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 1.000        ; 0.000      ; 0.805      ;
; 0.231  ; clk_div:inst2|count_10hz[0]  ; clk_div:inst2|count_10hz[2]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 1.000        ; 0.000      ; 0.805      ;
; 0.232  ; clk_div:inst2|count_10hz[0]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 1.000        ; 0.000      ; 0.804      ;
; 0.379  ; clk_div:inst2|count_10hz[2]  ; clk_div:inst2|count_10hz[2]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:inst2|count_10hz[0]  ; clk_div:inst2|count_10hz[0]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:inst2|count_10hz[1]  ; clk_div:inst2|count_10hz[1]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 1.000        ; 0.000      ; 0.657      ;
; 2.455  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int  ; clk_div:inst2|clock_100hz_int ; 0.500        ; 2.326      ; 0.657      ;
; 2.955  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int  ; clk_div:inst2|clock_100hz_int ; 1.000        ; 2.326      ; 0.657      ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:inst2|clock_10Khz_int'                                                                                                                             ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.070 ; clk_div:inst2|count_1Khz[1]  ; clk_div:inst2|clock_1Khz_int ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 1.000        ; 0.000      ; 1.106      ;
; -0.069 ; clk_div:inst2|count_1Khz[1]  ; clk_div:inst2|count_1Khz[2]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 1.000        ; 0.000      ; 1.105      ;
; -0.043 ; clk_div:inst2|count_1Khz[0]  ; clk_div:inst2|clock_1Khz_int ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 1.000        ; 0.000      ; 1.079      ;
; -0.008 ; clk_div:inst2|count_1Khz[2]  ; clk_div:inst2|count_1Khz[0]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 1.000        ; 0.000      ; 1.044      ;
; 0.231  ; clk_div:inst2|count_1Khz[0]  ; clk_div:inst2|count_1Khz[2]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 1.000        ; 0.000      ; 0.805      ;
; 0.232  ; clk_div:inst2|count_1Khz[0]  ; clk_div:inst2|count_1Khz[1]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 1.000        ; 0.000      ; 0.804      ;
; 0.235  ; clk_div:inst2|count_1Khz[2]  ; clk_div:inst2|clock_1Khz_int ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 1.000        ; 0.000      ; 0.801      ;
; 0.239  ; clk_div:inst2|count_1Khz[1]  ; clk_div:inst2|count_1Khz[0]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 1.000        ; 0.000      ; 0.797      ;
; 0.379  ; clk_div:inst2|count_1Khz[2]  ; clk_div:inst2|count_1Khz[2]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:inst2|count_1Khz[0]  ; clk_div:inst2|count_1Khz[0]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:inst2|count_1Khz[1]  ; clk_div:inst2|count_1Khz[1]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 1.000        ; 0.000      ; 0.657      ;
; 2.675  ; clk_div:inst2|clock_1Khz_int ; clk_div:inst2|clock_1Khz_int ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_10Khz_int ; 0.500        ; 2.546      ; 0.657      ;
; 3.175  ; clk_div:inst2|clock_1Khz_int ; clk_div:inst2|clock_1Khz_int ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_10Khz_int ; 1.000        ; 2.546      ; 0.657      ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:inst2|clock_1Khz_int'                                                                                                                               ;
+--------+-------------------------------+-------------------------------+-------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------+------------------------------+--------------+------------+------------+
; -0.070 ; clk_div:inst2|count_100hz[1]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 1.000        ; 0.000      ; 1.106      ;
; -0.037 ; clk_div:inst2|count_100hz[0]  ; clk_div:inst2|count_100hz[2]  ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 1.000        ; 0.000      ; 1.073      ;
; -0.031 ; clk_div:inst2|count_100hz[2]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 1.000        ; 0.000      ; 1.067      ;
; 0.001  ; clk_div:inst2|count_100hz[2]  ; clk_div:inst2|count_100hz[0]  ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 1.000        ; 0.000      ; 1.035      ;
; 0.237  ; clk_div:inst2|count_100hz[0]  ; clk_div:inst2|count_100hz[1]  ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 1.000        ; 0.000      ; 0.799      ;
; 0.238  ; clk_div:inst2|count_100hz[1]  ; clk_div:inst2|count_100hz[0]  ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 1.000        ; 0.000      ; 0.798      ;
; 0.241  ; clk_div:inst2|count_100hz[1]  ; clk_div:inst2|count_100hz[2]  ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 1.000        ; 0.000      ; 0.795      ;
; 0.242  ; clk_div:inst2|count_100hz[0]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 1.000        ; 0.000      ; 0.794      ;
; 0.379  ; clk_div:inst2|count_100hz[2]  ; clk_div:inst2|count_100hz[2]  ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:inst2|count_100hz[0]  ; clk_div:inst2|count_100hz[0]  ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:inst2|count_100hz[1]  ; clk_div:inst2|count_100hz[1]  ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 1.000        ; 0.000      ; 0.657      ;
; 2.437  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_1Khz_int ; 0.500        ; 2.308      ; 0.657      ;
; 2.937  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_1Khz_int ; 1.000        ; 2.308      ; 0.657      ;
+--------+-------------------------------+-------------------------------+-------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:inst2|clock_100Khz_int'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.069 ; clk_div:inst2|count_10Khz[0]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 1.000        ; 0.000      ; 1.105      ;
; -0.068 ; clk_div:inst2|count_10Khz[0]  ; clk_div:inst2|count_10Khz[2]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 1.000        ; 0.000      ; 1.104      ;
; -0.043 ; clk_div:inst2|count_10Khz[1]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 1.000        ; 0.000      ; 1.079      ;
; -0.008 ; clk_div:inst2|count_10Khz[2]  ; clk_div:inst2|count_10Khz[0]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 1.000        ; 0.000      ; 1.044      ;
; 0.066  ; clk_div:inst2|count_10Khz[0]  ; clk_div:inst2|count_10Khz[1]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 1.000        ; 0.000      ; 0.970      ;
; 0.231  ; clk_div:inst2|count_10Khz[1]  ; clk_div:inst2|count_10Khz[0]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 1.000        ; 0.000      ; 0.805      ;
; 0.232  ; clk_div:inst2|count_10Khz[1]  ; clk_div:inst2|count_10Khz[2]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 1.000        ; 0.000      ; 0.804      ;
; 0.235  ; clk_div:inst2|count_10Khz[2]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 1.000        ; 0.000      ; 0.801      ;
; 0.379  ; clk_div:inst2|count_10Khz[2]  ; clk_div:inst2|count_10Khz[2]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:inst2|count_10Khz[0]  ; clk_div:inst2|count_10Khz[0]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:inst2|count_10Khz[1]  ; clk_div:inst2|count_10Khz[1]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 1.000        ; 0.000      ; 0.657      ;
; 2.344  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int  ; clk_div:inst2|clock_100Khz_int ; 0.500        ; 2.215      ; 0.657      ;
; 2.844  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int  ; clk_div:inst2|clock_100Khz_int ; 1.000        ; 2.215      ; 0.657      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:inst2|clock_10Hz_int'                                                                                                                          ;
+--------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.069 ; clk_div:inst2|count_1hz[0]  ; clk_div:inst2|clock_1Hz_int ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 1.000        ; 0.000      ; 1.105      ;
; -0.068 ; clk_div:inst2|count_1hz[0]  ; clk_div:inst2|count_1hz[2]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 1.000        ; 0.000      ; 1.104      ;
; -0.043 ; clk_div:inst2|count_1hz[1]  ; clk_div:inst2|clock_1Hz_int ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 1.000        ; 0.000      ; 1.079      ;
; -0.008 ; clk_div:inst2|count_1hz[2]  ; clk_div:inst2|count_1hz[0]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 1.000        ; 0.000      ; 1.044      ;
; 0.060  ; clk_div:inst2|count_1hz[0]  ; clk_div:inst2|count_1hz[1]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 1.000        ; 0.000      ; 0.976      ;
; 0.231  ; clk_div:inst2|count_1hz[1]  ; clk_div:inst2|count_1hz[0]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 1.000        ; 0.000      ; 0.805      ;
; 0.232  ; clk_div:inst2|count_1hz[1]  ; clk_div:inst2|count_1hz[2]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 1.000        ; 0.000      ; 0.804      ;
; 0.235  ; clk_div:inst2|count_1hz[2]  ; clk_div:inst2|clock_1Hz_int ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 1.000        ; 0.000      ; 0.801      ;
; 0.379  ; clk_div:inst2|clock_1Hz_int ; clk_div:inst2|clock_1Hz_int ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:inst2|count_1hz[2]  ; clk_div:inst2|count_1hz[2]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:inst2|count_1hz[0]  ; clk_div:inst2|count_1hz[0]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:inst2|count_1hz[1]  ; clk_div:inst2|count_1hz[1]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 1.000        ; 0.000      ; 0.657      ;
+--------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:inst2|clock_1Mhz_int'                                                                                                                                  ;
+--------+--------------------------------+--------------------------------+--------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+------------------------------+--------------+------------+------------+
; -0.069 ; clk_div:inst2|count_100Khz[1]  ; clk_div:inst2|count_100Khz[2]  ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 1.000        ; 0.000      ; 1.105      ;
; -0.068 ; clk_div:inst2|count_100Khz[1]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 1.000        ; 0.000      ; 1.104      ;
; -0.042 ; clk_div:inst2|count_100Khz[0]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 1.000        ; 0.000      ; 1.078      ;
; -0.008 ; clk_div:inst2|count_100Khz[2]  ; clk_div:inst2|count_100Khz[0]  ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 1.000        ; 0.000      ; 1.044      ;
; 0.066  ; clk_div:inst2|count_100Khz[1]  ; clk_div:inst2|count_100Khz[0]  ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.970      ;
; 0.231  ; clk_div:inst2|count_100Khz[0]  ; clk_div:inst2|count_100Khz[1]  ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.805      ;
; 0.231  ; clk_div:inst2|count_100Khz[0]  ; clk_div:inst2|count_100Khz[2]  ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.805      ;
; 0.234  ; clk_div:inst2|count_100Khz[2]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.802      ;
; 0.379  ; clk_div:inst2|count_100Khz[2]  ; clk_div:inst2|count_100Khz[2]  ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:inst2|count_100Khz[0]  ; clk_div:inst2|count_100Khz[0]  ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:inst2|count_100Khz[1]  ; clk_div:inst2|count_100Khz[1]  ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.657      ;
; 2.426  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_1Mhz_int ; 0.500        ; 2.297      ; 0.657      ;
; 2.926  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_1Mhz_int ; 1.000        ; 2.297      ; 0.657      ;
+--------+--------------------------------+--------------------------------+--------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_50'                                                                                                                              ;
+--------+-----------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                      ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; 0.322  ; clk_div:inst2|clock_1Hz_int ; clk_div:inst2|clock_1Hz      ; clk_div:inst2|clock_10Hz_int ; clock_50    ; 1.000        ; 0.356      ; 1.070      ;
; 18.100 ; clk_div:inst2|count_1Mhz[2] ; clk_div:inst2|clock_1Mhz_int ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 1.936      ;
; 18.310 ; clk_div:inst2|count_1Mhz[4] ; clk_div:inst2|clock_1Mhz_int ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 1.726      ;
; 18.329 ; clk_div:inst2|count_1Mhz[0] ; clk_div:inst2|count_1Mhz[4]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 1.707      ;
; 18.400 ; clk_div:inst2|count_1Mhz[0] ; clk_div:inst2|count_1Mhz[3]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 1.636      ;
; 18.404 ; clk_div:inst2|count_1Mhz[3] ; clk_div:inst2|clock_1Mhz_int ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 1.632      ;
; 18.443 ; clk_div:inst2|count_1Mhz[1] ; clk_div:inst2|count_1Mhz[4]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 1.593      ;
; 18.454 ; clk_div:inst2|count_1Mhz[4] ; clk_div:inst2|count_1Mhz[0]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 1.582      ;
; 18.454 ; clk_div:inst2|count_1Mhz[4] ; clk_div:inst2|count_1Mhz[1]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 1.582      ;
; 18.454 ; clk_div:inst2|count_1Mhz[4] ; clk_div:inst2|count_1Mhz[2]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 1.582      ;
; 18.454 ; clk_div:inst2|count_1Mhz[4] ; clk_div:inst2|count_1Mhz[4]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 1.582      ;
; 18.454 ; clk_div:inst2|count_1Mhz[4] ; clk_div:inst2|count_1Mhz[3]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 1.582      ;
; 18.467 ; clk_div:inst2|count_1Mhz[2] ; clk_div:inst2|count_1Mhz[4]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 1.569      ;
; 18.471 ; clk_div:inst2|count_1Mhz[0] ; clk_div:inst2|count_1Mhz[2]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 1.565      ;
; 18.514 ; clk_div:inst2|count_1Mhz[1] ; clk_div:inst2|count_1Mhz[3]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 1.522      ;
; 18.535 ; clk_div:inst2|count_1Mhz[3] ; clk_div:inst2|count_1Mhz[4]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 1.501      ;
; 18.538 ; clk_div:inst2|count_1Mhz[2] ; clk_div:inst2|count_1Mhz[3]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 1.498      ;
; 18.542 ; clk_div:inst2|count_1Mhz[0] ; clk_div:inst2|count_1Mhz[1]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 1.494      ;
; 18.575 ; clk_div:inst2|count_1Mhz[3] ; clk_div:inst2|count_1Mhz[0]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 1.461      ;
; 18.575 ; clk_div:inst2|count_1Mhz[3] ; clk_div:inst2|count_1Mhz[1]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 1.461      ;
; 18.575 ; clk_div:inst2|count_1Mhz[3] ; clk_div:inst2|count_1Mhz[2]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 1.461      ;
; 18.575 ; clk_div:inst2|count_1Mhz[3] ; clk_div:inst2|count_1Mhz[3]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 1.461      ;
; 18.585 ; clk_div:inst2|count_1Mhz[1] ; clk_div:inst2|count_1Mhz[2]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 1.451      ;
; 18.924 ; clk_div:inst2|count_1Mhz[2] ; clk_div:inst2|count_1Mhz[2]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 1.112      ;
; 18.928 ; clk_div:inst2|count_1Mhz[0] ; clk_div:inst2|count_1Mhz[0]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 1.108      ;
; 18.968 ; clk_div:inst2|count_1Mhz[1] ; clk_div:inst2|count_1Mhz[1]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 1.068      ;
+--------+-----------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:inst2|clock_10Khz_int'                                                                                                                              ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -2.405 ; clk_div:inst2|clock_1Khz_int ; clk_div:inst2|clock_1Khz_int ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_10Khz_int ; 0.000        ; 2.546      ; 0.657      ;
; -1.905 ; clk_div:inst2|clock_1Khz_int ; clk_div:inst2|clock_1Khz_int ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_10Khz_int ; -0.500       ; 2.546      ; 0.657      ;
; 0.391  ; clk_div:inst2|count_1Khz[1]  ; clk_div:inst2|count_1Khz[1]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clk_div:inst2|count_1Khz[0]  ; clk_div:inst2|count_1Khz[0]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clk_div:inst2|count_1Khz[2]  ; clk_div:inst2|count_1Khz[2]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.531  ; clk_div:inst2|count_1Khz[1]  ; clk_div:inst2|count_1Khz[0]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 0.000        ; 0.000      ; 0.797      ;
; 0.535  ; clk_div:inst2|count_1Khz[2]  ; clk_div:inst2|clock_1Khz_int ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 0.000        ; 0.000      ; 0.801      ;
; 0.538  ; clk_div:inst2|count_1Khz[0]  ; clk_div:inst2|count_1Khz[1]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 0.000        ; 0.000      ; 0.804      ;
; 0.539  ; clk_div:inst2|count_1Khz[0]  ; clk_div:inst2|count_1Khz[2]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 0.000        ; 0.000      ; 0.805      ;
; 0.778  ; clk_div:inst2|count_1Khz[2]  ; clk_div:inst2|count_1Khz[0]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 0.000        ; 0.000      ; 1.044      ;
; 0.813  ; clk_div:inst2|count_1Khz[0]  ; clk_div:inst2|clock_1Khz_int ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 0.000        ; 0.000      ; 1.079      ;
; 0.839  ; clk_div:inst2|count_1Khz[1]  ; clk_div:inst2|count_1Khz[2]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 0.000        ; 0.000      ; 1.105      ;
; 0.840  ; clk_div:inst2|count_1Khz[1]  ; clk_div:inst2|clock_1Khz_int ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 0.000        ; 0.000      ; 1.106      ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:inst2|clock_100hz_int'                                                                                                                              ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -2.185 ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int  ; clk_div:inst2|clock_100hz_int ; 0.000        ; 2.326      ; 0.657      ;
; -1.685 ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int  ; clk_div:inst2|clock_100hz_int ; -0.500       ; 2.326      ; 0.657      ;
; 0.391  ; clk_div:inst2|count_10hz[1]  ; clk_div:inst2|count_10hz[1]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clk_div:inst2|count_10hz[2]  ; clk_div:inst2|count_10hz[2]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clk_div:inst2|count_10hz[0]  ; clk_div:inst2|count_10hz[0]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.538  ; clk_div:inst2|count_10hz[0]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 0.000        ; 0.000      ; 0.804      ;
; 0.539  ; clk_div:inst2|count_10hz[0]  ; clk_div:inst2|count_10hz[1]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 0.000        ; 0.000      ; 0.805      ;
; 0.539  ; clk_div:inst2|count_10hz[0]  ; clk_div:inst2|count_10hz[2]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 0.000        ; 0.000      ; 0.805      ;
; 0.704  ; clk_div:inst2|count_10hz[1]  ; clk_div:inst2|count_10hz[0]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 0.000        ; 0.000      ; 0.970      ;
; 0.778  ; clk_div:inst2|count_10hz[2]  ; clk_div:inst2|count_10hz[0]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 0.000        ; 0.000      ; 1.044      ;
; 0.809  ; clk_div:inst2|count_10hz[2]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 0.000        ; 0.000      ; 1.075      ;
; 0.839  ; clk_div:inst2|count_10hz[1]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 0.000        ; 0.000      ; 1.105      ;
; 0.840  ; clk_div:inst2|count_10hz[1]  ; clk_div:inst2|count_10hz[2]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 0.000        ; 0.000      ; 1.106      ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:inst2|clock_1Khz_int'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+-------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------+------------------------------+--------------+------------+------------+
; -2.167 ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_1Khz_int ; 0.000        ; 2.308      ; 0.657      ;
; -1.667 ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_1Khz_int ; -0.500       ; 2.308      ; 0.657      ;
; 0.391  ; clk_div:inst2|count_100hz[1]  ; clk_div:inst2|count_100hz[1]  ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clk_div:inst2|count_100hz[2]  ; clk_div:inst2|count_100hz[2]  ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clk_div:inst2|count_100hz[0]  ; clk_div:inst2|count_100hz[0]  ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.528  ; clk_div:inst2|count_100hz[0]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 0.000        ; 0.000      ; 0.794      ;
; 0.529  ; clk_div:inst2|count_100hz[1]  ; clk_div:inst2|count_100hz[2]  ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 0.000        ; 0.000      ; 0.795      ;
; 0.532  ; clk_div:inst2|count_100hz[1]  ; clk_div:inst2|count_100hz[0]  ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 0.000        ; 0.000      ; 0.798      ;
; 0.533  ; clk_div:inst2|count_100hz[0]  ; clk_div:inst2|count_100hz[1]  ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 0.000        ; 0.000      ; 0.799      ;
; 0.769  ; clk_div:inst2|count_100hz[2]  ; clk_div:inst2|count_100hz[0]  ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 0.000        ; 0.000      ; 1.035      ;
; 0.801  ; clk_div:inst2|count_100hz[2]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 0.000        ; 0.000      ; 1.067      ;
; 0.807  ; clk_div:inst2|count_100hz[0]  ; clk_div:inst2|count_100hz[2]  ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 0.000        ; 0.000      ; 1.073      ;
; 0.840  ; clk_div:inst2|count_100hz[1]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 0.000        ; 0.000      ; 1.106      ;
+--------+-------------------------------+-------------------------------+-------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:inst2|clock_1Mhz_int'                                                                                                                                   ;
+--------+--------------------------------+--------------------------------+--------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+------------------------------+--------------+------------+------------+
; -2.156 ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_1Mhz_int ; 0.000        ; 2.297      ; 0.657      ;
; -1.656 ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_1Mhz_int ; -0.500       ; 2.297      ; 0.657      ;
; 0.391  ; clk_div:inst2|count_100Khz[1]  ; clk_div:inst2|count_100Khz[1]  ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clk_div:inst2|count_100Khz[0]  ; clk_div:inst2|count_100Khz[0]  ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clk_div:inst2|count_100Khz[2]  ; clk_div:inst2|count_100Khz[2]  ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.536  ; clk_div:inst2|count_100Khz[2]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.802      ;
; 0.539  ; clk_div:inst2|count_100Khz[0]  ; clk_div:inst2|count_100Khz[1]  ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.805      ;
; 0.539  ; clk_div:inst2|count_100Khz[0]  ; clk_div:inst2|count_100Khz[2]  ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.805      ;
; 0.704  ; clk_div:inst2|count_100Khz[1]  ; clk_div:inst2|count_100Khz[0]  ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.970      ;
; 0.778  ; clk_div:inst2|count_100Khz[2]  ; clk_div:inst2|count_100Khz[0]  ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 0.000        ; 0.000      ; 1.044      ;
; 0.812  ; clk_div:inst2|count_100Khz[0]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 0.000        ; 0.000      ; 1.078      ;
; 0.838  ; clk_div:inst2|count_100Khz[1]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; clk_div:inst2|count_100Khz[1]  ; clk_div:inst2|count_100Khz[2]  ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 0.000        ; 0.000      ; 1.105      ;
+--------+--------------------------------+--------------------------------+--------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:inst2|clock_100Khz_int'                                                                                                                                 ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.074 ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int  ; clk_div:inst2|clock_100Khz_int ; 0.000        ; 2.215      ; 0.657      ;
; -1.574 ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int  ; clk_div:inst2|clock_100Khz_int ; -0.500       ; 2.215      ; 0.657      ;
; 0.391  ; clk_div:inst2|count_10Khz[0]  ; clk_div:inst2|count_10Khz[0]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clk_div:inst2|count_10Khz[1]  ; clk_div:inst2|count_10Khz[1]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clk_div:inst2|count_10Khz[2]  ; clk_div:inst2|count_10Khz[2]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.535  ; clk_div:inst2|count_10Khz[2]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 0.000        ; 0.000      ; 0.801      ;
; 0.538  ; clk_div:inst2|count_10Khz[1]  ; clk_div:inst2|count_10Khz[2]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 0.000        ; 0.000      ; 0.804      ;
; 0.539  ; clk_div:inst2|count_10Khz[1]  ; clk_div:inst2|count_10Khz[0]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 0.000        ; 0.000      ; 0.805      ;
; 0.704  ; clk_div:inst2|count_10Khz[0]  ; clk_div:inst2|count_10Khz[1]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 0.000        ; 0.000      ; 0.970      ;
; 0.778  ; clk_div:inst2|count_10Khz[2]  ; clk_div:inst2|count_10Khz[0]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 0.000        ; 0.000      ; 1.044      ;
; 0.813  ; clk_div:inst2|count_10Khz[1]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 0.000        ; 0.000      ; 1.079      ;
; 0.838  ; clk_div:inst2|count_10Khz[0]  ; clk_div:inst2|count_10Khz[2]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; clk_div:inst2|count_10Khz[0]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 0.000        ; 0.000      ; 1.105      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:inst2|clock_10Hz_int'                                                                                                                          ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:inst2|count_1hz[0]  ; clk_div:inst2|count_1hz[0]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:inst2|count_1hz[1]  ; clk_div:inst2|count_1hz[1]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:inst2|count_1hz[2]  ; clk_div:inst2|count_1hz[2]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:inst2|clock_1Hz_int ; clk_div:inst2|clock_1Hz_int ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.535 ; clk_div:inst2|count_1hz[2]  ; clk_div:inst2|clock_1Hz_int ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 0.000        ; 0.000      ; 0.801      ;
; 0.538 ; clk_div:inst2|count_1hz[1]  ; clk_div:inst2|count_1hz[2]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 0.000        ; 0.000      ; 0.804      ;
; 0.539 ; clk_div:inst2|count_1hz[1]  ; clk_div:inst2|count_1hz[0]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 0.000        ; 0.000      ; 0.805      ;
; 0.710 ; clk_div:inst2|count_1hz[0]  ; clk_div:inst2|count_1hz[1]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 0.000        ; 0.000      ; 0.976      ;
; 0.778 ; clk_div:inst2|count_1hz[2]  ; clk_div:inst2|count_1hz[0]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 0.000        ; 0.000      ; 1.044      ;
; 0.813 ; clk_div:inst2|count_1hz[1]  ; clk_div:inst2|clock_1Hz_int ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 0.000        ; 0.000      ; 1.079      ;
; 0.838 ; clk_div:inst2|count_1hz[0]  ; clk_div:inst2|count_1hz[2]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; clk_div:inst2|count_1hz[0]  ; clk_div:inst2|clock_1Hz_int ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 0.000        ; 0.000      ; 1.105      ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:inst2|clock_1Hz'                                                                                                                       ;
+-------+------------------------------+------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.391 ; myCounter15:inst6|tempQ[0]   ; myCounter15:inst6|tempQ[0]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; myCounterMod4:inst9|tempQ[0] ; myCounterMod4:inst9|tempQ[0] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; myCounterMod4:inst9|tempQ[1] ; myCounterMod4:inst9|tempQ[1] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; myCounterMod4:inst9|tempQ[2] ; myCounterMod4:inst9|tempQ[2] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; myCounterMod4:inst9|tempQ[3] ; myCounterMod4:inst9|tempQ[3] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 0.657      ;
; 0.714 ; myCounterMod4:inst9|tempQ[0] ; myCounterMod4:inst9|tempQ[3] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 0.980      ;
; 0.715 ; myCounterMod4:inst9|tempQ[0] ; myCounterMod4:inst9|tempQ[1] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 0.981      ;
; 0.716 ; myCounterMod4:inst9|tempQ[0] ; myCounterMod4:inst9|tempQ[2] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 0.982      ;
; 0.827 ; myCounterMod4:inst9|tempQ[1] ; myCounterMod4:inst9|tempQ[3] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 1.093      ;
; 0.832 ; myCounterMod4:inst9|tempQ[1] ; myCounterMod4:inst9|tempQ[2] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 1.098      ;
; 0.837 ; myCounterMod4:inst9|tempQ[3] ; myCounterMod4:inst9|tempQ[2] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 1.103      ;
; 0.837 ; myCounterMod4:inst9|tempQ[2] ; myCounterMod4:inst9|tempQ[3] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 1.103      ;
; 1.877 ; myCounter15:inst6|tempQ[1]   ; myCounter15:inst6|tempQ[3]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 2.143      ;
; 1.885 ; myCounter15:inst6|tempQ[1]   ; myCounter15:inst6|tempQ[1]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 2.151      ;
; 1.890 ; myCounter15:inst6|tempQ[1]   ; myCounter15:inst6|tempQ[2]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 2.156      ;
; 1.930 ; myCounter15:inst6|tempQ[0]   ; myCounter15:inst6|tempQ[3]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; -0.001     ; 2.195      ;
; 1.940 ; myCounter15:inst6|tempQ[0]   ; myCounter15:inst6|tempQ[1]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; -0.001     ; 2.205      ;
; 1.946 ; myCounter15:inst6|tempQ[0]   ; myCounter15:inst6|tempQ[2]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; -0.001     ; 2.211      ;
; 2.014 ; myCounter15:inst6|tempQ[2]   ; myCounter15:inst6|tempQ[3]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 2.280      ;
; 2.014 ; myCounter15:inst6|tempQ[2]   ; myCounter15:inst6|tempQ[1]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 2.280      ;
; 2.025 ; myCounter15:inst6|tempQ[2]   ; myCounter15:inst6|tempQ[2]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 2.291      ;
; 2.046 ; myCounter15:inst6|tempQ[3]   ; myCounter15:inst6|tempQ[1]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 2.312      ;
; 2.048 ; myCounter15:inst6|tempQ[3]   ; myCounter15:inst6|tempQ[3]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 2.314      ;
; 2.059 ; myCounter15:inst6|tempQ[3]   ; myCounter15:inst6|tempQ[2]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 2.325      ;
; 2.193 ; myCounter15:inst6|tempQ[1]   ; myCounterMod4:inst9|tempQ[0] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.001      ; 2.460      ;
; 2.193 ; myCounter15:inst6|tempQ[1]   ; myCounterMod4:inst9|tempQ[1] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.001      ; 2.460      ;
; 2.193 ; myCounter15:inst6|tempQ[1]   ; myCounterMod4:inst9|tempQ[2] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.001      ; 2.460      ;
; 2.193 ; myCounter15:inst6|tempQ[1]   ; myCounterMod4:inst9|tempQ[3] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.001      ; 2.460      ;
; 2.222 ; myCounter15:inst6|tempQ[0]   ; myCounterMod4:inst9|tempQ[0] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 2.488      ;
; 2.222 ; myCounter15:inst6|tempQ[0]   ; myCounterMod4:inst9|tempQ[1] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 2.488      ;
; 2.222 ; myCounter15:inst6|tempQ[0]   ; myCounterMod4:inst9|tempQ[2] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 2.488      ;
; 2.222 ; myCounter15:inst6|tempQ[0]   ; myCounterMod4:inst9|tempQ[3] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 2.488      ;
; 2.279 ; myCounter15:inst6|tempQ[3]   ; myCounterMod4:inst9|tempQ[0] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.001      ; 2.546      ;
; 2.279 ; myCounter15:inst6|tempQ[3]   ; myCounterMod4:inst9|tempQ[1] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.001      ; 2.546      ;
; 2.279 ; myCounter15:inst6|tempQ[3]   ; myCounterMod4:inst9|tempQ[2] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.001      ; 2.546      ;
; 2.279 ; myCounter15:inst6|tempQ[3]   ; myCounterMod4:inst9|tempQ[3] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.001      ; 2.546      ;
; 2.421 ; myCounter15:inst6|tempQ[2]   ; myCounterMod4:inst9|tempQ[0] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.001      ; 2.688      ;
; 2.421 ; myCounter15:inst6|tempQ[2]   ; myCounterMod4:inst9|tempQ[1] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.001      ; 2.688      ;
; 2.421 ; myCounter15:inst6|tempQ[2]   ; myCounterMod4:inst9|tempQ[2] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.001      ; 2.688      ;
; 2.421 ; myCounter15:inst6|tempQ[2]   ; myCounterMod4:inst9|tempQ[3] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.001      ; 2.688      ;
+-------+------------------------------+------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst17|video_PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                       ;
+-------+---------------------------------+---------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.391 ; VGA_SYNC:inst17|v_count[2]      ; VGA_SYNC:inst17|v_count[2]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SYNC:inst17|v_count[3]      ; VGA_SYNC:inst17|v_count[3]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SYNC:inst17|v_count[5]      ; VGA_SYNC:inst17|v_count[5]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SYNC:inst17|v_count[6]      ; VGA_SYNC:inst17|v_count[6]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SYNC:inst17|v_count[7]      ; VGA_SYNC:inst17|v_count[7]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SYNC:inst17|v_count[9]      ; VGA_SYNC:inst17|v_count[9]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SYNC:inst17|v_count[8]      ; VGA_SYNC:inst17|v_count[8]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SYNC:inst17|v_count[4]      ; VGA_SYNC:inst17|v_count[4]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.550 ; VGA_SYNC:inst17|h_count[9]      ; VGA_SYNC:inst17|pixel_column[9] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.816      ;
; 0.761 ; VGA_SYNC:inst17|h_count[7]      ; VGA_SYNC:inst17|pixel_column[7] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.027      ;
; 0.789 ; VGA_SYNC:inst17|pixel_column[6] ; VGA_SYNC:inst17|green_out       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.055      ;
; 0.806 ; VGA_SYNC:inst17|h_count[3]      ; VGA_SYNC:inst17|h_count[3]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.810 ; VGA_SYNC:inst17|h_count[7]      ; VGA_SYNC:inst17|h_count[7]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.076      ;
; 0.841 ; VGA_SYNC:inst17|h_count[4]      ; VGA_SYNC:inst17|h_count[4]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.107      ;
; 0.845 ; VGA_SYNC:inst17|h_count[6]      ; VGA_SYNC:inst17|h_count[6]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; VGA_SYNC:inst17|h_count[1]      ; VGA_SYNC:inst17|h_count[1]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.111      ;
; 0.847 ; VGA_SYNC:inst17|v_count[0]      ; VGA_SYNC:inst17|pixel_row[0]    ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.113      ;
; 0.866 ; VGA_SYNC:inst17|v_count[9]      ; VGA_SYNC:inst17|vert_sync       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.132      ;
; 0.869 ; VGA_SYNC:inst17|h_count[1]      ; VGA_SYNC:inst17|pixel_column[1] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.135      ;
; 0.883 ; VGA_SYNC:inst17|v_count[8]      ; VGA_SYNC:inst17|pixel_row[8]    ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.149      ;
; 0.886 ; VGA_SYNC:inst17|v_count[7]      ; VGA_SYNC:inst17|pixel_row[7]    ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.152      ;
; 0.901 ; VGA_SYNC:inst17|v_count[6]      ; VGA_SYNC:inst17|pixel_row[6]    ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.167      ;
; 0.906 ; VGA_SYNC:inst17|v_count[5]      ; VGA_SYNC:inst17|pixel_row[5]    ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.172      ;
; 0.913 ; VGA_SYNC:inst17|pixel_column[4] ; VGA_SYNC:inst17|green_out       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.179      ;
; 0.920 ; VGA_SYNC:inst17|vert_sync       ; VGA_SYNC:inst17|vert_sync_out   ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.184      ;
; 0.926 ; VGA_SYNC:inst17|horiz_sync      ; VGA_SYNC:inst17|horiz_sync_out  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.190      ;
; 0.991 ; VGA_SYNC:inst17|h_count[5]      ; VGA_SYNC:inst17|pixel_column[5] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.257      ;
; 1.001 ; VGA_SYNC:inst17|h_count[2]      ; VGA_SYNC:inst17|h_count[2]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.267      ;
; 1.009 ; VGA_SYNC:inst17|v_count[8]      ; VGA_SYNC:inst17|v_count[0]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.275      ;
; 1.010 ; VGA_SYNC:inst17|v_count[8]      ; VGA_SYNC:inst17|v_count[1]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.276      ;
; 1.063 ; VGA_SYNC:inst17|pixel_column[0] ; VGA_SYNC:inst17|green_out       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.329      ;
; 1.070 ; VGA_SYNC:inst17|v_count[2]      ; VGA_SYNC:inst17|pixel_row[2]    ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.336      ;
; 1.073 ; VGA_SYNC:inst17|v_count[4]      ; VGA_SYNC:inst17|pixel_row[4]    ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.339      ;
; 1.079 ; VGA_SYNC:inst17|v_count[1]      ; VGA_SYNC:inst17|pixel_row[1]    ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.345      ;
; 1.080 ; VGA_SYNC:inst17|h_count[0]      ; VGA_SYNC:inst17|horiz_sync      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.346      ;
; 1.114 ; VGA_SYNC:inst17|h_count[8]      ; VGA_SYNC:inst17|pixel_column[8] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.380      ;
; 1.144 ; VGA_SYNC:inst17|v_count[1]      ; VGA_SYNC:inst17|vert_sync       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.410      ;
; 1.186 ; VGA_SYNC:inst17|pixel_column[2] ; VGA_SYNC:inst17|green_out       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.452      ;
; 1.195 ; VGA_SYNC:inst17|h_count[0]      ; VGA_SYNC:inst17|h_count[1]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.461      ;
; 1.201 ; VGA_SYNC:inst17|h_count[5]      ; VGA_SYNC:inst17|h_count[6]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.467      ;
; 1.223 ; VGA_SYNC:inst17|h_count[5]      ; VGA_SYNC:inst17|h_count[5]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.489      ;
; 1.230 ; VGA_SYNC:inst17|v_count[0]      ; VGA_SYNC:inst17|vert_sync       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.496      ;
; 1.231 ; VGA_SYNC:inst17|h_count[6]      ; VGA_SYNC:inst17|h_count[7]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.497      ;
; 1.231 ; VGA_SYNC:inst17|h_count[1]      ; VGA_SYNC:inst17|h_count[2]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.497      ;
; 1.242 ; VGA_SYNC:inst17|v_count[4]      ; VGA_SYNC:inst17|vert_sync       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.508      ;
; 1.248 ; VGA_SYNC:inst17|h_count[6]      ; VGA_SYNC:inst17|horiz_sync      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.514      ;
; 1.266 ; VGA_SYNC:inst17|h_count[0]      ; VGA_SYNC:inst17|h_count[2]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.532      ;
; 1.272 ; VGA_SYNC:inst17|h_count[5]      ; VGA_SYNC:inst17|h_count[7]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.538      ;
; 1.281 ; VGA_SYNC:inst17|h_count[3]      ; VGA_SYNC:inst17|h_count[4]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.547      ;
; 1.288 ; VGA_SYNC:inst17|v_count[3]      ; VGA_SYNC:inst17|pixel_row[3]    ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.554      ;
; 1.298 ; VGA_SYNC:inst17|h_count[4]      ; VGA_SYNC:inst17|h_count[6]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.564      ;
; 1.302 ; VGA_SYNC:inst17|h_count[1]      ; VGA_SYNC:inst17|h_count[3]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.568      ;
; 1.337 ; VGA_SYNC:inst17|h_count[0]      ; VGA_SYNC:inst17|h_count[3]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.603      ;
; 1.342 ; VGA_SYNC:inst17|h_count[0]      ; VGA_SYNC:inst17|h_count[0]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.608      ;
; 1.345 ; VGA_SYNC:inst17|h_count[8]      ; VGA_SYNC:inst17|h_count[8]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.611      ;
; 1.356 ; VGA_SYNC:inst17|h_count[0]      ; VGA_SYNC:inst17|pixel_column[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 1.627      ;
; 1.356 ; VGA_SYNC:inst17|h_count[5]      ; VGA_SYNC:inst17|horiz_sync      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.622      ;
; 1.364 ; VGA_SYNC:inst17|h_count[2]      ; VGA_SYNC:inst17|pixel_column[2] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 1.635      ;
; 1.366 ; VGA_SYNC:inst17|h_count[4]      ; VGA_SYNC:inst17|pixel_column[4] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 1.637      ;
; 1.368 ; VGA_SYNC:inst17|h_count[6]      ; VGA_SYNC:inst17|pixel_column[6] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 1.639      ;
; 1.369 ; VGA_SYNC:inst17|h_count[4]      ; VGA_SYNC:inst17|h_count[7]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.635      ;
; 1.384 ; VGA_SYNC:inst17|h_count[2]      ; VGA_SYNC:inst17|h_count[3]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.650      ;
; 1.386 ; VGA_SYNC:inst17|h_count[1]      ; VGA_SYNC:inst17|horiz_sync      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.652      ;
; 1.394 ; VGA_SYNC:inst17|h_count[9]      ; VGA_SYNC:inst17|h_count[0]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.660      ;
; 1.394 ; VGA_SYNC:inst17|h_count[9]      ; VGA_SYNC:inst17|h_count[8]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.660      ;
; 1.400 ; VGA_SYNC:inst17|h_count[2]      ; VGA_SYNC:inst17|horiz_sync      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.666      ;
; 1.401 ; VGA_SYNC:inst17|v_count[3]      ; VGA_SYNC:inst17|vert_sync       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.667      ;
; 1.417 ; VGA_SYNC:inst17|h_count[4]      ; VGA_SYNC:inst17|horiz_sync      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.683      ;
; 1.423 ; VGA_SYNC:inst17|h_count[3]      ; VGA_SYNC:inst17|h_count[6]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.689      ;
; 1.428 ; VGA_SYNC:inst17|h_count[7]      ; VGA_SYNC:inst17|horiz_sync      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.694      ;
; 1.431 ; VGA_SYNC:inst17|pixel_column[3] ; VGA_SYNC:inst17|green_out       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.697      ;
; 1.450 ; VGA_SYNC:inst17|v_count[2]      ; VGA_SYNC:inst17|vert_sync       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.716      ;
; 1.456 ; VGA_SYNC:inst17|v_count[8]      ; VGA_SYNC:inst17|v_count[2]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.722      ;
; 1.458 ; VGA_SYNC:inst17|v_count[8]      ; VGA_SYNC:inst17|v_count[4]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.724      ;
; 1.460 ; VGA_SYNC:inst17|v_count[4]      ; VGA_SYNC:inst17|video_on_v      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.725      ;
; 1.460 ; VGA_SYNC:inst17|v_count[8]      ; VGA_SYNC:inst17|v_count[3]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.726      ;
; 1.460 ; VGA_SYNC:inst17|v_count[8]      ; VGA_SYNC:inst17|v_count[5]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.726      ;
; 1.461 ; VGA_SYNC:inst17|h_count[1]      ; VGA_SYNC:inst17|h_count[4]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.727      ;
; 1.471 ; VGA_SYNC:inst17|v_count[8]      ; VGA_SYNC:inst17|v_count[6]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.737      ;
; 1.472 ; VGA_SYNC:inst17|h_count[3]      ; VGA_SYNC:inst17|pixel_column[3] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 1.743      ;
; 1.475 ; VGA_SYNC:inst17|h_count[9]      ; VGA_SYNC:inst17|h_count[9]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.741      ;
; 1.477 ; VGA_SYNC:inst17|v_count[8]      ; VGA_SYNC:inst17|v_count[7]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.743      ;
; 1.477 ; VGA_SYNC:inst17|video_on_h      ; VGA_SYNC:inst17|green_out       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.743      ;
; 1.494 ; VGA_SYNC:inst17|h_count[3]      ; VGA_SYNC:inst17|h_count[7]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.760      ;
; 1.496 ; VGA_SYNC:inst17|h_count[0]      ; VGA_SYNC:inst17|h_count[4]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.762      ;
; 1.505 ; VGA_SYNC:inst17|v_count[4]      ; VGA_SYNC:inst17|v_count[0]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.771      ;
; 1.506 ; VGA_SYNC:inst17|v_count[4]      ; VGA_SYNC:inst17|v_count[1]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.772      ;
; 1.530 ; VGA_SYNC:inst17|h_count[9]      ; VGA_SYNC:inst17|horiz_sync      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.796      ;
; 1.532 ; VGA_SYNC:inst17|v_count[4]      ; VGA_SYNC:inst17|pixel_row[1]    ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.798      ;
; 1.532 ; VGA_SYNC:inst17|v_count[4]      ; VGA_SYNC:inst17|pixel_row[0]    ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.798      ;
; 1.532 ; VGA_SYNC:inst17|v_count[4]      ; VGA_SYNC:inst17|pixel_row[2]    ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.798      ;
; 1.532 ; VGA_SYNC:inst17|v_count[4]      ; VGA_SYNC:inst17|pixel_row[3]    ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.798      ;
; 1.532 ; VGA_SYNC:inst17|v_count[4]      ; VGA_SYNC:inst17|pixel_row[5]    ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.798      ;
; 1.532 ; VGA_SYNC:inst17|v_count[4]      ; VGA_SYNC:inst17|pixel_row[6]    ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.798      ;
; 1.532 ; VGA_SYNC:inst17|v_count[4]      ; VGA_SYNC:inst17|pixel_row[7]    ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.798      ;
; 1.532 ; VGA_SYNC:inst17|v_count[4]      ; VGA_SYNC:inst17|pixel_row[8]    ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.798      ;
; 1.543 ; VGA_SYNC:inst17|h_count[2]      ; VGA_SYNC:inst17|h_count[4]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.809      ;
; 1.577 ; VGA_SYNC:inst17|v_count[6]      ; VGA_SYNC:inst17|vert_sync       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.843      ;
; 1.583 ; VGA_SYNC:inst17|h_count[8]      ; VGA_SYNC:inst17|pixel_column[1] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.849      ;
; 1.583 ; VGA_SYNC:inst17|h_count[8]      ; VGA_SYNC:inst17|pixel_column[7] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.849      ;
+-------+---------------------------------+---------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_50'                                                                                                                              ;
+-------+-----------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                      ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; 0.448 ; clk_div:inst2|clock_1Hz_int ; clk_div:inst2|clock_1Hz      ; clk_div:inst2|clock_10Hz_int ; clock_50    ; 0.000        ; 0.356      ; 1.070      ;
; 0.802 ; clk_div:inst2|count_1Mhz[1] ; clk_div:inst2|count_1Mhz[1]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.808 ; clk_div:inst2|count_1Mhz[4] ; clk_div:inst2|count_1Mhz[4]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 1.074      ;
; 0.842 ; clk_div:inst2|count_1Mhz[0] ; clk_div:inst2|count_1Mhz[0]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.846 ; clk_div:inst2|count_1Mhz[2] ; clk_div:inst2|count_1Mhz[2]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.849 ; clk_div:inst2|count_1Mhz[3] ; clk_div:inst2|count_1Mhz[3]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 1.115      ;
; 1.185 ; clk_div:inst2|count_1Mhz[1] ; clk_div:inst2|count_1Mhz[2]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 1.451      ;
; 1.195 ; clk_div:inst2|count_1Mhz[3] ; clk_div:inst2|count_1Mhz[0]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 1.461      ;
; 1.195 ; clk_div:inst2|count_1Mhz[3] ; clk_div:inst2|count_1Mhz[1]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 1.461      ;
; 1.195 ; clk_div:inst2|count_1Mhz[3] ; clk_div:inst2|count_1Mhz[2]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 1.461      ;
; 1.195 ; clk_div:inst2|count_1Mhz[3] ; clk_div:inst2|count_1Mhz[4]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 1.461      ;
; 1.228 ; clk_div:inst2|count_1Mhz[0] ; clk_div:inst2|count_1Mhz[1]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 1.494      ;
; 1.232 ; clk_div:inst2|count_1Mhz[2] ; clk_div:inst2|count_1Mhz[3]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.256 ; clk_div:inst2|count_1Mhz[1] ; clk_div:inst2|count_1Mhz[3]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 1.522      ;
; 1.299 ; clk_div:inst2|count_1Mhz[0] ; clk_div:inst2|count_1Mhz[2]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 1.565      ;
; 1.303 ; clk_div:inst2|count_1Mhz[2] ; clk_div:inst2|count_1Mhz[4]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 1.569      ;
; 1.316 ; clk_div:inst2|count_1Mhz[4] ; clk_div:inst2|count_1Mhz[0]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 1.582      ;
; 1.316 ; clk_div:inst2|count_1Mhz[4] ; clk_div:inst2|count_1Mhz[1]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 1.582      ;
; 1.316 ; clk_div:inst2|count_1Mhz[4] ; clk_div:inst2|count_1Mhz[2]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 1.582      ;
; 1.316 ; clk_div:inst2|count_1Mhz[4] ; clk_div:inst2|count_1Mhz[3]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 1.582      ;
; 1.327 ; clk_div:inst2|count_1Mhz[1] ; clk_div:inst2|count_1Mhz[4]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 1.593      ;
; 1.366 ; clk_div:inst2|count_1Mhz[3] ; clk_div:inst2|clock_1Mhz_int ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 1.632      ;
; 1.370 ; clk_div:inst2|count_1Mhz[0] ; clk_div:inst2|count_1Mhz[3]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 1.636      ;
; 1.441 ; clk_div:inst2|count_1Mhz[0] ; clk_div:inst2|count_1Mhz[4]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 1.707      ;
; 1.460 ; clk_div:inst2|count_1Mhz[4] ; clk_div:inst2|clock_1Mhz_int ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 1.726      ;
; 1.670 ; clk_div:inst2|count_1Mhz[2] ; clk_div:inst2|clock_1Mhz_int ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 1.936      ;
+-------+-----------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:inst2|clock_1Hz'                                                                           ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; myCounter15:inst6|tempQ[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; myCounter15:inst6|tempQ[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; myCounter15:inst6|tempQ[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; myCounter15:inst6|tempQ[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; myCounter15:inst6|tempQ[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; myCounter15:inst6|tempQ[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; myCounter15:inst6|tempQ[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; myCounter15:inst6|tempQ[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; myCounterMod4:inst9|tempQ[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; myCounterMod4:inst9|tempQ[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; myCounterMod4:inst9|tempQ[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; myCounterMod4:inst9|tempQ[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; myCounterMod4:inst9|tempQ[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; myCounterMod4:inst9|tempQ[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; myCounterMod4:inst9|tempQ[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; myCounterMod4:inst9|tempQ[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; inst2|clock_1Hz|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; inst2|clock_1Hz|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; inst2|clock_1Hz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; inst2|clock_1Hz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; inst2|clock_1Hz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; inst2|clock_1Hz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; inst6|tempQ[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; inst6|tempQ[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; inst6|tempQ[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; inst6|tempQ[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; inst6|tempQ[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; inst6|tempQ[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; inst6|tempQ[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; inst6|tempQ[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; inst9|tempQ[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; inst9|tempQ[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; inst9|tempQ[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; inst9|tempQ[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; inst9|tempQ[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; inst9|tempQ[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; inst9|tempQ[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; inst9|tempQ[3]|clk               ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:inst2|clock_100Khz_int'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_100Khz_int ; Rise       ; clk_div:inst2|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_100Khz_int ; Rise       ; clk_div:inst2|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_100Khz_int ; Rise       ; clk_div:inst2|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_100Khz_int ; Rise       ; clk_div:inst2|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_100Khz_int ; Rise       ; clk_div:inst2|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_100Khz_int ; Rise       ; clk_div:inst2|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_100Khz_int ; Rise       ; clk_div:inst2|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_100Khz_int ; Rise       ; clk_div:inst2|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_100Khz_int ; Rise       ; inst2|clock_100Khz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_100Khz_int ; Rise       ; inst2|clock_100Khz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_100Khz_int ; Rise       ; inst2|clock_100Khz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_100Khz_int ; Rise       ; inst2|clock_100Khz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_100Khz_int ; Rise       ; inst2|clock_100Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_100Khz_int ; Rise       ; inst2|clock_100Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_100Khz_int ; Rise       ; inst2|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_100Khz_int ; Rise       ; inst2|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_100Khz_int ; Rise       ; inst2|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_100Khz_int ; Rise       ; inst2|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_100Khz_int ; Rise       ; inst2|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_100Khz_int ; Rise       ; inst2|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_100Khz_int ; Rise       ; inst2|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_100Khz_int ; Rise       ; inst2|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:inst2|clock_100hz_int'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_100hz_int ; Rise       ; clk_div:inst2|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_100hz_int ; Rise       ; clk_div:inst2|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_100hz_int ; Rise       ; clk_div:inst2|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_100hz_int ; Rise       ; clk_div:inst2|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_100hz_int ; Rise       ; clk_div:inst2|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_100hz_int ; Rise       ; clk_div:inst2|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_100hz_int ; Rise       ; clk_div:inst2|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_100hz_int ; Rise       ; clk_div:inst2|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_100hz_int ; Rise       ; inst2|clock_100hz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_100hz_int ; Rise       ; inst2|clock_100hz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_100hz_int ; Rise       ; inst2|clock_100hz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_100hz_int ; Rise       ; inst2|clock_100hz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_100hz_int ; Rise       ; inst2|clock_100hz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_100hz_int ; Rise       ; inst2|clock_100hz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_100hz_int ; Rise       ; inst2|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_100hz_int ; Rise       ; inst2|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_100hz_int ; Rise       ; inst2|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_100hz_int ; Rise       ; inst2|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_100hz_int ; Rise       ; inst2|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_100hz_int ; Rise       ; inst2|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_100hz_int ; Rise       ; inst2|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_100hz_int ; Rise       ; inst2|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:inst2|clock_10Hz_int'                                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_10Hz_int ; Rise       ; clk_div:inst2|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Hz_int ; Rise       ; clk_div:inst2|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_10Hz_int ; Rise       ; clk_div:inst2|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Hz_int ; Rise       ; clk_div:inst2|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_10Hz_int ; Rise       ; clk_div:inst2|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Hz_int ; Rise       ; clk_div:inst2|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_10Hz_int ; Rise       ; clk_div:inst2|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Hz_int ; Rise       ; clk_div:inst2|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_10Hz_int ; Rise       ; inst2|clock_10Hz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Hz_int ; Rise       ; inst2|clock_10Hz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_10Hz_int ; Rise       ; inst2|clock_10Hz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Hz_int ; Rise       ; inst2|clock_10Hz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_10Hz_int ; Rise       ; inst2|clock_10Hz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Hz_int ; Rise       ; inst2|clock_10Hz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_10Hz_int ; Rise       ; inst2|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Hz_int ; Rise       ; inst2|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_10Hz_int ; Rise       ; inst2|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Hz_int ; Rise       ; inst2|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_10Hz_int ; Rise       ; inst2|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Hz_int ; Rise       ; inst2|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_10Hz_int ; Rise       ; inst2|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Hz_int ; Rise       ; inst2|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:inst2|clock_10Khz_int'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_10Khz_int ; Rise       ; clk_div:inst2|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Khz_int ; Rise       ; clk_div:inst2|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_10Khz_int ; Rise       ; clk_div:inst2|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Khz_int ; Rise       ; clk_div:inst2|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_10Khz_int ; Rise       ; clk_div:inst2|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Khz_int ; Rise       ; clk_div:inst2|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_10Khz_int ; Rise       ; clk_div:inst2|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Khz_int ; Rise       ; clk_div:inst2|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_10Khz_int ; Rise       ; inst2|clock_10Khz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Khz_int ; Rise       ; inst2|clock_10Khz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_10Khz_int ; Rise       ; inst2|clock_10Khz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Khz_int ; Rise       ; inst2|clock_10Khz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_10Khz_int ; Rise       ; inst2|clock_10Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Khz_int ; Rise       ; inst2|clock_10Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_10Khz_int ; Rise       ; inst2|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Khz_int ; Rise       ; inst2|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_10Khz_int ; Rise       ; inst2|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Khz_int ; Rise       ; inst2|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_10Khz_int ; Rise       ; inst2|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Khz_int ; Rise       ; inst2|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_10Khz_int ; Rise       ; inst2|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Khz_int ; Rise       ; inst2|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:inst2|clock_1Khz_int'                                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_1Khz_int ; Rise       ; clk_div:inst2|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Khz_int ; Rise       ; clk_div:inst2|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_1Khz_int ; Rise       ; clk_div:inst2|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Khz_int ; Rise       ; clk_div:inst2|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_1Khz_int ; Rise       ; clk_div:inst2|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Khz_int ; Rise       ; clk_div:inst2|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_1Khz_int ; Rise       ; clk_div:inst2|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Khz_int ; Rise       ; clk_div:inst2|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Khz_int ; Rise       ; inst2|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Khz_int ; Rise       ; inst2|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Khz_int ; Rise       ; inst2|clock_1Khz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Khz_int ; Rise       ; inst2|clock_1Khz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Khz_int ; Rise       ; inst2|clock_1Khz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Khz_int ; Rise       ; inst2|clock_1Khz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Khz_int ; Rise       ; inst2|clock_1Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Khz_int ; Rise       ; inst2|clock_1Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Khz_int ; Rise       ; inst2|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Khz_int ; Rise       ; inst2|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Khz_int ; Rise       ; inst2|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Khz_int ; Rise       ; inst2|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Khz_int ; Rise       ; inst2|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Khz_int ; Rise       ; inst2|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:inst2|clock_1Mhz_int'                                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_1Mhz_int ; Rise       ; clk_div:inst2|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Mhz_int ; Rise       ; clk_div:inst2|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_1Mhz_int ; Rise       ; clk_div:inst2|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Mhz_int ; Rise       ; clk_div:inst2|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_1Mhz_int ; Rise       ; clk_div:inst2|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Mhz_int ; Rise       ; clk_div:inst2|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_1Mhz_int ; Rise       ; clk_div:inst2|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Mhz_int ; Rise       ; clk_div:inst2|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Mhz_int ; Rise       ; inst2|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Mhz_int ; Rise       ; inst2|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Mhz_int ; Rise       ; inst2|clock_1Mhz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Mhz_int ; Rise       ; inst2|clock_1Mhz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Mhz_int ; Rise       ; inst2|clock_1Mhz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Mhz_int ; Rise       ; inst2|clock_1Mhz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Mhz_int ; Rise       ; inst2|clock_1Mhz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Mhz_int ; Rise       ; inst2|clock_1Mhz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Mhz_int ; Rise       ; inst2|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Mhz_int ; Rise       ; inst2|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Mhz_int ; Rise       ; inst2|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Mhz_int ; Rise       ; inst2|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Mhz_int ; Rise       ; inst2|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Mhz_int ; Rise       ; inst2|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_50'                                                                                              ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_div:inst2|clock_1Hz                             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_div:inst2|clock_1Hz                             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_div:inst2|clock_1Mhz_int                        ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_div:inst2|clock_1Mhz_int                        ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_div:inst2|count_1Mhz[0]                         ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_div:inst2|count_1Mhz[0]                         ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_div:inst2|count_1Mhz[1]                         ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_div:inst2|count_1Mhz[1]                         ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_div:inst2|count_1Mhz[2]                         ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_div:inst2|count_1Mhz[2]                         ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_div:inst2|count_1Mhz[3]                         ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_div:inst2|count_1Mhz[3]                         ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_div:inst2|count_1Mhz[4]                         ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_div:inst2|count_1Mhz[4]                         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clock_50|combout                                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clock_50|combout                                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clock_50~clkctrl|inclk[0]                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clock_50~clkctrl|inclk[0]                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clock_50~clkctrl|outclk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clock_50~clkctrl|outclk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; inst2|clock_1Hz|clk                                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; inst2|clock_1Hz|clk                                 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; inst2|clock_1Mhz_int|clk                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; inst2|clock_1Mhz_int|clk                            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; inst2|count_1Mhz[0]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; inst2|count_1Mhz[0]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; inst2|count_1Mhz[1]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; inst2|count_1Mhz[1]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; inst2|count_1Mhz[2]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; inst2|count_1Mhz[2]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; inst2|count_1Mhz[3]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; inst2|count_1Mhz[3]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; inst2|count_1Mhz[4]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; inst2|count_1Mhz[4]|clk                             ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; clock_50 ; Rise       ; clock_50                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst17|video_PLL_inst|altpll_component|pll|clk[0]'                                                                          ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+---------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|green_out       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|green_out       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[0]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[0]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[1]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[1]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[2]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[2]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[3]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[3]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[4]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[4]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[5]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[5]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[6]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[6]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[7]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[7]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[8]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[8]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[9]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[9]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|horiz_sync      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|horiz_sync      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|horiz_sync_out  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|horiz_sync_out  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[2] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[3] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[3] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[4] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[4] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[5] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[5] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[6] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[6] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[7] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[7] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[8] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[8] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[9] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[9] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[0]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[0]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[1]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[1]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[2]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[2]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[3]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[3]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[4]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[4]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[5]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[5]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[6]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[6]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[7]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[7]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[8]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[8]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[0]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[0]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[1]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[1]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[2]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[2]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[3]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[3]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[4]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[4]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[5]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[5]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[6]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[6]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[7]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[7]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[8]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[8]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[9]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[9]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|vert_sync       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|vert_sync       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|vert_sync_out   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|vert_sync_out   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|video_on_h      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|video_on_h      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|video_on_v      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|video_on_v      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst17|green_out|clk            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst17|green_out|clk            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst17|h_count[0]|clk           ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst17|h_count[0]|clk           ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst17|h_count[1]|clk           ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst17|h_count[1]|clk           ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst17|h_count[2]|clk           ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst17|h_count[2]|clk           ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; SW[*]     ; clk_div:inst2|clock_1Hz ; 0.925 ; 0.925 ; Rise       ; clk_div:inst2|clock_1Hz ;
;  SW[1]    ; clk_div:inst2|clock_1Hz ; 0.925 ; 0.925 ; Rise       ; clk_div:inst2|clock_1Hz ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; SW[*]     ; clk_div:inst2|clock_1Hz ; -0.169 ; -0.169 ; Rise       ; clk_div:inst2|clock_1Hz ;
;  SW[1]    ; clk_div:inst2|clock_1Hz ; -0.169 ; -0.169 ; Rise       ; clk_div:inst2|clock_1Hz ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-----------+-------------------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+-------------------------+-------+-------+------------+---------------------------------------------------+
; HEX0[*]   ; clk_div:inst2|clock_1Hz ; 9.456 ; 9.456 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[0]  ; clk_div:inst2|clock_1Hz ; 9.456 ; 9.456 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[1]  ; clk_div:inst2|clock_1Hz ; 9.408 ; 9.408 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[2]  ; clk_div:inst2|clock_1Hz ; 9.388 ; 9.388 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[3]  ; clk_div:inst2|clock_1Hz ; 9.227 ; 9.227 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[4]  ; clk_div:inst2|clock_1Hz ; 9.185 ; 9.185 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[5]  ; clk_div:inst2|clock_1Hz ; 9.171 ; 9.171 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[6]  ; clk_div:inst2|clock_1Hz ; 9.224 ; 9.224 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
; HEX1[*]   ; clk_div:inst2|clock_1Hz ; 9.494 ; 9.494 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[0]  ; clk_div:inst2|clock_1Hz ; 9.494 ; 9.494 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[1]  ; clk_div:inst2|clock_1Hz ; 9.494 ; 9.494 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[2]  ; clk_div:inst2|clock_1Hz ; 9.090 ; 9.090 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[3]  ; clk_div:inst2|clock_1Hz ; 9.053 ; 9.053 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[4]  ; clk_div:inst2|clock_1Hz ; 9.122 ; 9.122 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[5]  ; clk_div:inst2|clock_1Hz ; 9.345 ; 9.345 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[6]  ; clk_div:inst2|clock_1Hz ; 9.304 ; 9.304 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
; VGA_Blank ; clock_50                ; 8.844 ; 8.844 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_CLK   ; clock_50                ; 2.937 ;       ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; clock_50                ; 6.000 ; 6.000 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; clock_50                ; 6.000 ; 6.000 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_HS    ; clock_50                ; 7.207 ; 7.207 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_VS    ; clock_50                ; 6.247 ; 6.247 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_CLK   ; clock_50                ;       ; 2.937 ; Fall       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
+-----------+-------------------------+-------+-------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+-----------+-------------------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+-------------------------+-------+-------+------------+---------------------------------------------------+
; HEX0[*]   ; clk_div:inst2|clock_1Hz ; 8.730 ; 8.730 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[0]  ; clk_div:inst2|clock_1Hz ; 9.016 ; 9.016 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[1]  ; clk_div:inst2|clock_1Hz ; 8.973 ; 8.973 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[2]  ; clk_div:inst2|clock_1Hz ; 8.980 ; 8.980 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[3]  ; clk_div:inst2|clock_1Hz ; 8.787 ; 8.787 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[4]  ; clk_div:inst2|clock_1Hz ; 8.739 ; 8.739 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[5]  ; clk_div:inst2|clock_1Hz ; 8.730 ; 8.730 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[6]  ; clk_div:inst2|clock_1Hz ; 8.778 ; 8.778 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
; HEX1[*]   ; clk_div:inst2|clock_1Hz ; 7.783 ; 7.783 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[0]  ; clk_div:inst2|clock_1Hz ; 8.229 ; 8.229 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[1]  ; clk_div:inst2|clock_1Hz ; 8.228 ; 8.228 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[2]  ; clk_div:inst2|clock_1Hz ; 7.827 ; 7.827 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[3]  ; clk_div:inst2|clock_1Hz ; 7.783 ; 7.783 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[4]  ; clk_div:inst2|clock_1Hz ; 7.845 ; 7.845 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[5]  ; clk_div:inst2|clock_1Hz ; 8.065 ; 8.065 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[6]  ; clk_div:inst2|clock_1Hz ; 8.024 ; 8.024 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
; VGA_Blank ; clock_50                ; 8.745 ; 8.745 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_CLK   ; clock_50                ; 2.937 ;       ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; clock_50                ; 6.000 ; 6.000 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; clock_50                ; 6.000 ; 6.000 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_HS    ; clock_50                ; 7.207 ; 7.207 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_VS    ; clock_50                ; 6.247 ; 6.247 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_CLK   ; clock_50                ;       ; 2.937 ; Fall       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
+-----------+-------------------------+-------+-------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------+
; Fast Model Setup Summary                                                   ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; -4.825 ; -4.825        ;
; clk_div:inst2|clock_1Hz                           ; -0.268 ; -1.241        ;
; clk_div:inst2|clock_1Khz_int                      ; 0.504  ; 0.000         ;
; clk_div:inst2|clock_10Khz_int                     ; 0.505  ; 0.000         ;
; clk_div:inst2|clock_100hz_int                     ; 0.507  ; 0.000         ;
; clk_div:inst2|clock_100Khz_int                    ; 0.508  ; 0.000         ;
; clk_div:inst2|clock_10Hz_int                      ; 0.508  ; 0.000         ;
; clk_div:inst2|clock_1Mhz_int                      ; 0.508  ; 0.000         ;
; clock_50                                          ; 0.736  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Fast Model Hold Summary                                                    ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; clk_div:inst2|clock_10Khz_int                     ; -1.440 ; -1.440        ;
; clk_div:inst2|clock_100hz_int                     ; -1.342 ; -1.342        ;
; clk_div:inst2|clock_1Khz_int                      ; -1.331 ; -1.331        ;
; clk_div:inst2|clock_1Mhz_int                      ; -1.321 ; -1.321        ;
; clk_div:inst2|clock_100Khz_int                    ; -1.312 ; -1.312        ;
; clock_50                                          ; 0.144  ; 0.000         ;
; clk_div:inst2|clock_10Hz_int                      ; 0.215  ; 0.000         ;
; clk_div:inst2|clock_1Hz                           ; 0.215  ; 0.000         ;
; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.215  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                     ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; clk_div:inst2|clock_1Hz                           ; -0.500 ; -8.000        ;
; clk_div:inst2|clock_100Khz_int                    ; -0.500 ; -4.000        ;
; clk_div:inst2|clock_100hz_int                     ; -0.500 ; -4.000        ;
; clk_div:inst2|clock_10Hz_int                      ; -0.500 ; -4.000        ;
; clk_div:inst2|clock_10Khz_int                     ; -0.500 ; -4.000        ;
; clk_div:inst2|clock_1Khz_int                      ; -0.500 ; -4.000        ;
; clk_div:inst2|clock_1Mhz_int                      ; -0.500 ; -4.000        ;
; clock_50                                          ; 9.000  ; 0.000         ;
; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 19.000 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst17|video_PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                               ;
+--------+------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -4.825 ; myCounter15:inst6|tempQ[1]   ; VGA_SYNC:inst17|green_out  ; clk_div:inst2|clock_1Hz                           ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 1.000        ; -1.359     ; 4.498      ;
; -4.738 ; myCounter15:inst6|tempQ[3]   ; VGA_SYNC:inst17|green_out  ; clk_div:inst2|clock_1Hz                           ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 1.000        ; -1.359     ; 4.411      ;
; -4.710 ; myCounter15:inst6|tempQ[2]   ; VGA_SYNC:inst17|green_out  ; clk_div:inst2|clock_1Hz                           ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 1.000        ; -1.359     ; 4.383      ;
; -4.631 ; myCounter15:inst6|tempQ[0]   ; VGA_SYNC:inst17|green_out  ; clk_div:inst2|clock_1Hz                           ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 1.000        ; -1.361     ; 4.302      ;
; -2.236 ; myCounterMod4:inst9|tempQ[1] ; VGA_SYNC:inst17|green_out  ; clk_div:inst2|clock_1Hz                           ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 1.000        ; -1.361     ; 1.907      ;
; -2.217 ; myCounterMod4:inst9|tempQ[0] ; VGA_SYNC:inst17|green_out  ; clk_div:inst2|clock_1Hz                           ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 1.000        ; -1.361     ; 1.888      ;
; 35.157 ; VGA_SYNC:inst17|pixel_row[1] ; VGA_SYNC:inst17|green_out  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.001     ; 4.874      ;
; 35.251 ; VGA_SYNC:inst17|pixel_row[8] ; VGA_SYNC:inst17|green_out  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.001     ; 4.780      ;
; 35.289 ; VGA_SYNC:inst17|pixel_row[4] ; VGA_SYNC:inst17|green_out  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.001     ; 4.742      ;
; 35.335 ; VGA_SYNC:inst17|pixel_row[7] ; VGA_SYNC:inst17|green_out  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.001     ; 4.696      ;
; 35.364 ; VGA_SYNC:inst17|pixel_row[0] ; VGA_SYNC:inst17|green_out  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.001     ; 4.667      ;
; 35.390 ; VGA_SYNC:inst17|pixel_row[6] ; VGA_SYNC:inst17|green_out  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.001     ; 4.641      ;
; 35.392 ; VGA_SYNC:inst17|pixel_row[2] ; VGA_SYNC:inst17|green_out  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.001     ; 4.639      ;
; 35.547 ; VGA_SYNC:inst17|pixel_row[3] ; VGA_SYNC:inst17|green_out  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.001     ; 4.484      ;
; 35.548 ; VGA_SYNC:inst17|pixel_row[5] ; VGA_SYNC:inst17|green_out  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.001     ; 4.483      ;
; 37.929 ; VGA_SYNC:inst17|h_count[3]   ; VGA_SYNC:inst17|v_count[9] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 2.109      ;
; 37.964 ; VGA_SYNC:inst17|h_count[3]   ; VGA_SYNC:inst17|v_count[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 2.074      ;
; 37.964 ; VGA_SYNC:inst17|h_count[3]   ; VGA_SYNC:inst17|v_count[1] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 2.074      ;
; 38.067 ; VGA_SYNC:inst17|v_count[9]   ; VGA_SYNC:inst17|v_count[9] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.965      ;
; 38.076 ; VGA_SYNC:inst17|h_count[6]   ; VGA_SYNC:inst17|v_count[9] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.962      ;
; 38.102 ; VGA_SYNC:inst17|v_count[9]   ; VGA_SYNC:inst17|v_count[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.930      ;
; 38.102 ; VGA_SYNC:inst17|v_count[9]   ; VGA_SYNC:inst17|v_count[1] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.930      ;
; 38.110 ; VGA_SYNC:inst17|h_count[3]   ; VGA_SYNC:inst17|v_count[2] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.928      ;
; 38.111 ; VGA_SYNC:inst17|h_count[3]   ; VGA_SYNC:inst17|v_count[8] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.927      ;
; 38.111 ; VGA_SYNC:inst17|h_count[6]   ; VGA_SYNC:inst17|v_count[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.927      ;
; 38.111 ; VGA_SYNC:inst17|h_count[6]   ; VGA_SYNC:inst17|v_count[1] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.927      ;
; 38.112 ; VGA_SYNC:inst17|h_count[3]   ; VGA_SYNC:inst17|v_count[6] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.926      ;
; 38.114 ; VGA_SYNC:inst17|h_count[3]   ; VGA_SYNC:inst17|v_count[7] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.924      ;
; 38.116 ; VGA_SYNC:inst17|h_count[3]   ; VGA_SYNC:inst17|v_count[4] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.922      ;
; 38.121 ; VGA_SYNC:inst17|h_count[3]   ; VGA_SYNC:inst17|v_count[3] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.917      ;
; 38.121 ; VGA_SYNC:inst17|h_count[3]   ; VGA_SYNC:inst17|v_count[5] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.917      ;
; 38.179 ; VGA_SYNC:inst17|h_count[5]   ; VGA_SYNC:inst17|v_count[9] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.859      ;
; 38.214 ; VGA_SYNC:inst17|h_count[5]   ; VGA_SYNC:inst17|v_count[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.824      ;
; 38.214 ; VGA_SYNC:inst17|h_count[5]   ; VGA_SYNC:inst17|v_count[1] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.824      ;
; 38.242 ; VGA_SYNC:inst17|h_count[4]   ; VGA_SYNC:inst17|v_count[9] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.796      ;
; 38.248 ; VGA_SYNC:inst17|v_count[9]   ; VGA_SYNC:inst17|v_count[2] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.784      ;
; 38.249 ; VGA_SYNC:inst17|v_count[9]   ; VGA_SYNC:inst17|v_count[8] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.783      ;
; 38.250 ; VGA_SYNC:inst17|v_count[9]   ; VGA_SYNC:inst17|v_count[6] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.782      ;
; 38.252 ; VGA_SYNC:inst17|v_count[9]   ; VGA_SYNC:inst17|v_count[7] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.780      ;
; 38.253 ; VGA_SYNC:inst17|h_count[2]   ; VGA_SYNC:inst17|v_count[9] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.785      ;
; 38.254 ; VGA_SYNC:inst17|v_count[9]   ; VGA_SYNC:inst17|v_count[4] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.778      ;
; 38.257 ; VGA_SYNC:inst17|h_count[6]   ; VGA_SYNC:inst17|v_count[2] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.781      ;
; 38.258 ; VGA_SYNC:inst17|h_count[6]   ; VGA_SYNC:inst17|v_count[8] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.780      ;
; 38.259 ; VGA_SYNC:inst17|h_count[6]   ; VGA_SYNC:inst17|v_count[6] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.779      ;
; 38.259 ; VGA_SYNC:inst17|v_count[9]   ; VGA_SYNC:inst17|v_count[3] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.773      ;
; 38.259 ; VGA_SYNC:inst17|v_count[9]   ; VGA_SYNC:inst17|v_count[5] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.773      ;
; 38.261 ; VGA_SYNC:inst17|h_count[6]   ; VGA_SYNC:inst17|v_count[7] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.777      ;
; 38.263 ; VGA_SYNC:inst17|h_count[6]   ; VGA_SYNC:inst17|v_count[4] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.775      ;
; 38.268 ; VGA_SYNC:inst17|h_count[6]   ; VGA_SYNC:inst17|v_count[3] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.770      ;
; 38.268 ; VGA_SYNC:inst17|h_count[6]   ; VGA_SYNC:inst17|v_count[5] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.770      ;
; 38.277 ; VGA_SYNC:inst17|h_count[4]   ; VGA_SYNC:inst17|v_count[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.761      ;
; 38.277 ; VGA_SYNC:inst17|h_count[4]   ; VGA_SYNC:inst17|v_count[1] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.761      ;
; 38.287 ; VGA_SYNC:inst17|video_on_h   ; VGA_SYNC:inst17|green_out  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.745      ;
; 38.292 ; VGA_SYNC:inst17|h_count[2]   ; VGA_SYNC:inst17|v_count[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.746      ;
; 38.292 ; VGA_SYNC:inst17|h_count[2]   ; VGA_SYNC:inst17|v_count[1] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.746      ;
; 38.296 ; VGA_SYNC:inst17|h_count[9]   ; VGA_SYNC:inst17|v_count[9] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.742      ;
; 38.307 ; VGA_SYNC:inst17|video_on_v   ; VGA_SYNC:inst17|green_out  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.725      ;
; 38.326 ; VGA_SYNC:inst17|h_count[1]   ; VGA_SYNC:inst17|v_count[9] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.712      ;
; 38.331 ; VGA_SYNC:inst17|h_count[9]   ; VGA_SYNC:inst17|v_count[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.707      ;
; 38.331 ; VGA_SYNC:inst17|h_count[9]   ; VGA_SYNC:inst17|v_count[1] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.707      ;
; 38.360 ; VGA_SYNC:inst17|h_count[5]   ; VGA_SYNC:inst17|v_count[2] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.678      ;
; 38.361 ; VGA_SYNC:inst17|h_count[5]   ; VGA_SYNC:inst17|v_count[8] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.677      ;
; 38.362 ; VGA_SYNC:inst17|h_count[5]   ; VGA_SYNC:inst17|v_count[6] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.676      ;
; 38.364 ; VGA_SYNC:inst17|h_count[5]   ; VGA_SYNC:inst17|v_count[7] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.674      ;
; 38.365 ; VGA_SYNC:inst17|h_count[1]   ; VGA_SYNC:inst17|v_count[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.673      ;
; 38.365 ; VGA_SYNC:inst17|h_count[1]   ; VGA_SYNC:inst17|v_count[1] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.673      ;
; 38.366 ; VGA_SYNC:inst17|h_count[5]   ; VGA_SYNC:inst17|v_count[4] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.672      ;
; 38.371 ; VGA_SYNC:inst17|h_count[5]   ; VGA_SYNC:inst17|v_count[3] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.667      ;
; 38.371 ; VGA_SYNC:inst17|h_count[5]   ; VGA_SYNC:inst17|v_count[5] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.667      ;
; 38.372 ; VGA_SYNC:inst17|h_count[8]   ; VGA_SYNC:inst17|v_count[9] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.666      ;
; 38.407 ; VGA_SYNC:inst17|h_count[8]   ; VGA_SYNC:inst17|v_count[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.631      ;
; 38.407 ; VGA_SYNC:inst17|h_count[8]   ; VGA_SYNC:inst17|v_count[1] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.631      ;
; 38.423 ; VGA_SYNC:inst17|h_count[4]   ; VGA_SYNC:inst17|v_count[2] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.615      ;
; 38.424 ; VGA_SYNC:inst17|h_count[4]   ; VGA_SYNC:inst17|v_count[8] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.614      ;
; 38.425 ; VGA_SYNC:inst17|h_count[4]   ; VGA_SYNC:inst17|v_count[6] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.613      ;
; 38.427 ; VGA_SYNC:inst17|h_count[4]   ; VGA_SYNC:inst17|v_count[7] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.611      ;
; 38.429 ; VGA_SYNC:inst17|h_count[4]   ; VGA_SYNC:inst17|v_count[4] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.609      ;
; 38.434 ; VGA_SYNC:inst17|h_count[4]   ; VGA_SYNC:inst17|v_count[3] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.604      ;
; 38.434 ; VGA_SYNC:inst17|h_count[4]   ; VGA_SYNC:inst17|v_count[5] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.604      ;
; 38.436 ; VGA_SYNC:inst17|h_count[2]   ; VGA_SYNC:inst17|v_count[6] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.602      ;
; 38.438 ; VGA_SYNC:inst17|h_count[2]   ; VGA_SYNC:inst17|v_count[2] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.600      ;
; 38.438 ; VGA_SYNC:inst17|h_count[2]   ; VGA_SYNC:inst17|v_count[7] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.600      ;
; 38.439 ; VGA_SYNC:inst17|h_count[2]   ; VGA_SYNC:inst17|v_count[8] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.599      ;
; 38.444 ; VGA_SYNC:inst17|h_count[2]   ; VGA_SYNC:inst17|v_count[4] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.594      ;
; 38.449 ; VGA_SYNC:inst17|h_count[2]   ; VGA_SYNC:inst17|v_count[3] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.589      ;
; 38.449 ; VGA_SYNC:inst17|h_count[2]   ; VGA_SYNC:inst17|v_count[5] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.589      ;
; 38.460 ; VGA_SYNC:inst17|h_count[0]   ; VGA_SYNC:inst17|v_count[9] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.578      ;
; 38.471 ; VGA_SYNC:inst17|v_count[6]   ; VGA_SYNC:inst17|v_count[9] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.561      ;
; 38.476 ; VGA_SYNC:inst17|h_count[7]   ; VGA_SYNC:inst17|v_count[9] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.562      ;
; 38.477 ; VGA_SYNC:inst17|h_count[9]   ; VGA_SYNC:inst17|v_count[2] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.561      ;
; 38.477 ; VGA_SYNC:inst17|v_count[3]   ; VGA_SYNC:inst17|v_count[9] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.555      ;
; 38.478 ; VGA_SYNC:inst17|h_count[9]   ; VGA_SYNC:inst17|v_count[8] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.560      ;
; 38.479 ; VGA_SYNC:inst17|h_count[9]   ; VGA_SYNC:inst17|v_count[6] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.559      ;
; 38.481 ; VGA_SYNC:inst17|h_count[9]   ; VGA_SYNC:inst17|v_count[7] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.557      ;
; 38.483 ; VGA_SYNC:inst17|h_count[9]   ; VGA_SYNC:inst17|v_count[4] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.555      ;
; 38.488 ; VGA_SYNC:inst17|h_count[9]   ; VGA_SYNC:inst17|v_count[3] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.550      ;
; 38.488 ; VGA_SYNC:inst17|h_count[9]   ; VGA_SYNC:inst17|v_count[5] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.550      ;
; 38.488 ; VGA_SYNC:inst17|v_count[1]   ; VGA_SYNC:inst17|v_count[9] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.544      ;
; 38.499 ; VGA_SYNC:inst17|h_count[0]   ; VGA_SYNC:inst17|v_count[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.539      ;
; 38.499 ; VGA_SYNC:inst17|h_count[0]   ; VGA_SYNC:inst17|v_count[1] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 1.539      ;
+--------+------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:inst2|clock_1Hz'                                                                                                                       ;
+--------+------------------------------+------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.268 ; myCounter15:inst6|tempQ[2]   ; myCounterMod4:inst9|tempQ[0] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.002      ; 1.302      ;
; -0.268 ; myCounter15:inst6|tempQ[2]   ; myCounterMod4:inst9|tempQ[1] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.002      ; 1.302      ;
; -0.268 ; myCounter15:inst6|tempQ[2]   ; myCounterMod4:inst9|tempQ[2] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.002      ; 1.302      ;
; -0.268 ; myCounter15:inst6|tempQ[2]   ; myCounterMod4:inst9|tempQ[3] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.002      ; 1.302      ;
; -0.223 ; myCounter15:inst6|tempQ[3]   ; myCounterMod4:inst9|tempQ[0] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.002      ; 1.257      ;
; -0.223 ; myCounter15:inst6|tempQ[3]   ; myCounterMod4:inst9|tempQ[1] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.002      ; 1.257      ;
; -0.223 ; myCounter15:inst6|tempQ[3]   ; myCounterMod4:inst9|tempQ[2] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.002      ; 1.257      ;
; -0.223 ; myCounter15:inst6|tempQ[3]   ; myCounterMod4:inst9|tempQ[3] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.002      ; 1.257      ;
; -0.177 ; myCounter15:inst6|tempQ[0]   ; myCounterMod4:inst9|tempQ[0] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 1.209      ;
; -0.177 ; myCounter15:inst6|tempQ[0]   ; myCounterMod4:inst9|tempQ[1] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 1.209      ;
; -0.177 ; myCounter15:inst6|tempQ[0]   ; myCounterMod4:inst9|tempQ[2] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 1.209      ;
; -0.177 ; myCounter15:inst6|tempQ[0]   ; myCounterMod4:inst9|tempQ[3] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 1.209      ;
; -0.174 ; myCounter15:inst6|tempQ[1]   ; myCounterMod4:inst9|tempQ[0] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.002      ; 1.208      ;
; -0.174 ; myCounter15:inst6|tempQ[1]   ; myCounterMod4:inst9|tempQ[1] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.002      ; 1.208      ;
; -0.174 ; myCounter15:inst6|tempQ[1]   ; myCounterMod4:inst9|tempQ[2] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.002      ; 1.208      ;
; -0.174 ; myCounter15:inst6|tempQ[1]   ; myCounterMod4:inst9|tempQ[3] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.002      ; 1.208      ;
; -0.061 ; myCounter15:inst6|tempQ[3]   ; myCounter15:inst6|tempQ[2]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 1.093      ;
; -0.057 ; myCounter15:inst6|tempQ[3]   ; myCounter15:inst6|tempQ[3]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 1.089      ;
; -0.051 ; myCounter15:inst6|tempQ[3]   ; myCounter15:inst6|tempQ[1]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 1.083      ;
; -0.044 ; myCounter15:inst6|tempQ[2]   ; myCounter15:inst6|tempQ[2]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 1.076      ;
; -0.043 ; myCounter15:inst6|tempQ[2]   ; myCounter15:inst6|tempQ[3]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 1.075      ;
; -0.038 ; myCounter15:inst6|tempQ[2]   ; myCounter15:inst6|tempQ[1]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 1.070      ;
; -0.024 ; myCounter15:inst6|tempQ[0]   ; myCounter15:inst6|tempQ[2]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; -0.002     ; 1.054      ;
; -0.022 ; myCounter15:inst6|tempQ[0]   ; myCounter15:inst6|tempQ[1]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; -0.002     ; 1.052      ;
; -0.016 ; myCounter15:inst6|tempQ[0]   ; myCounter15:inst6|tempQ[3]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; -0.002     ; 1.046      ;
; 0.001  ; myCounter15:inst6|tempQ[1]   ; myCounter15:inst6|tempQ[2]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 1.031      ;
; 0.003  ; myCounter15:inst6|tempQ[1]   ; myCounter15:inst6|tempQ[1]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 1.029      ;
; 0.007  ; myCounter15:inst6|tempQ[1]   ; myCounter15:inst6|tempQ[3]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 1.025      ;
; 0.501  ; myCounterMod4:inst9|tempQ[1] ; myCounterMod4:inst9|tempQ[2] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 0.531      ;
; 0.506  ; myCounterMod4:inst9|tempQ[1] ; myCounterMod4:inst9|tempQ[3] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 0.526      ;
; 0.508  ; myCounterMod4:inst9|tempQ[2] ; myCounterMod4:inst9|tempQ[3] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 0.524      ;
; 0.509  ; myCounterMod4:inst9|tempQ[3] ; myCounterMod4:inst9|tempQ[2] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 0.523      ;
; 0.539  ; myCounterMod4:inst9|tempQ[0] ; myCounterMod4:inst9|tempQ[1] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 0.493      ;
; 0.539  ; myCounterMod4:inst9|tempQ[0] ; myCounterMod4:inst9|tempQ[2] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 0.493      ;
; 0.540  ; myCounterMod4:inst9|tempQ[0] ; myCounterMod4:inst9|tempQ[3] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 0.492      ;
; 0.665  ; myCounter15:inst6|tempQ[0]   ; myCounter15:inst6|tempQ[0]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; myCounterMod4:inst9|tempQ[0] ; myCounterMod4:inst9|tempQ[0] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; myCounterMod4:inst9|tempQ[2] ; myCounterMod4:inst9|tempQ[2] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; myCounterMod4:inst9|tempQ[3] ; myCounterMod4:inst9|tempQ[3] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; myCounterMod4:inst9|tempQ[1] ; myCounterMod4:inst9|tempQ[1] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 1.000        ; 0.000      ; 0.367      ;
+--------+------------------------------+------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:inst2|clock_1Khz_int'                                                                                                                              ;
+-------+-------------------------------+-------------------------------+-------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-------------------------------+------------------------------+--------------+------------+------------+
; 0.504 ; clk_div:inst2|count_100hz[1]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 1.000        ; 0.000      ; 0.528      ;
; 0.514 ; clk_div:inst2|count_100hz[0]  ; clk_div:inst2|count_100hz[2]  ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 1.000        ; 0.000      ; 0.518      ;
; 0.519 ; clk_div:inst2|count_100hz[2]  ; clk_div:inst2|count_100hz[0]  ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 1.000        ; 0.000      ; 0.513      ;
; 0.519 ; clk_div:inst2|count_100hz[2]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 1.000        ; 0.000      ; 0.513      ;
; 0.633 ; clk_div:inst2|count_100hz[0]  ; clk_div:inst2|count_100hz[1]  ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 1.000        ; 0.000      ; 0.399      ;
; 0.633 ; clk_div:inst2|count_100hz[1]  ; clk_div:inst2|count_100hz[0]  ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 1.000        ; 0.000      ; 0.399      ;
; 0.636 ; clk_div:inst2|count_100hz[1]  ; clk_div:inst2|count_100hz[2]  ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 1.000        ; 0.000      ; 0.396      ;
; 0.637 ; clk_div:inst2|count_100hz[0]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 1.000        ; 0.000      ; 0.395      ;
; 0.665 ; clk_div:inst2|count_100hz[2]  ; clk_div:inst2|count_100hz[2]  ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:inst2|count_100hz[0]  ; clk_div:inst2|count_100hz[0]  ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:inst2|count_100hz[1]  ; clk_div:inst2|count_100hz[1]  ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 1.000        ; 0.000      ; 0.367      ;
; 1.711 ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_1Khz_int ; 0.500        ; 1.405      ; 0.367      ;
; 2.211 ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_1Khz_int ; 1.000        ; 1.405      ; 0.367      ;
+-------+-------------------------------+-------------------------------+-------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:inst2|clock_10Khz_int'                                                                                                                            ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.505 ; clk_div:inst2|count_1Khz[1]  ; clk_div:inst2|count_1Khz[2]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 1.000        ; 0.000      ; 0.527      ;
; 0.505 ; clk_div:inst2|count_1Khz[1]  ; clk_div:inst2|clock_1Khz_int ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 1.000        ; 0.000      ; 0.527      ;
; 0.511 ; clk_div:inst2|count_1Khz[0]  ; clk_div:inst2|clock_1Khz_int ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 1.000        ; 0.000      ; 0.521      ;
; 0.514 ; clk_div:inst2|count_1Khz[2]  ; clk_div:inst2|count_1Khz[0]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 1.000        ; 0.000      ; 0.518      ;
; 0.630 ; clk_div:inst2|count_1Khz[0]  ; clk_div:inst2|count_1Khz[1]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 1.000        ; 0.000      ; 0.402      ;
; 0.630 ; clk_div:inst2|count_1Khz[0]  ; clk_div:inst2|count_1Khz[2]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 1.000        ; 0.000      ; 0.402      ;
; 0.632 ; clk_div:inst2|count_1Khz[2]  ; clk_div:inst2|clock_1Khz_int ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 1.000        ; 0.000      ; 0.400      ;
; 0.635 ; clk_div:inst2|count_1Khz[1]  ; clk_div:inst2|count_1Khz[0]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 1.000        ; 0.000      ; 0.397      ;
; 0.665 ; clk_div:inst2|count_1Khz[2]  ; clk_div:inst2|count_1Khz[2]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:inst2|count_1Khz[0]  ; clk_div:inst2|count_1Khz[0]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:inst2|count_1Khz[1]  ; clk_div:inst2|count_1Khz[1]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 1.000        ; 0.000      ; 0.367      ;
; 1.820 ; clk_div:inst2|clock_1Khz_int ; clk_div:inst2|clock_1Khz_int ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_10Khz_int ; 0.500        ; 1.514      ; 0.367      ;
; 2.320 ; clk_div:inst2|clock_1Khz_int ; clk_div:inst2|clock_1Khz_int ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_10Khz_int ; 1.000        ; 1.514      ; 0.367      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:inst2|clock_100hz_int'                                                                                                                            ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.507 ; clk_div:inst2|count_10hz[1]  ; clk_div:inst2|count_10hz[2]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 1.000        ; 0.000      ; 0.525      ;
; 0.508 ; clk_div:inst2|count_10hz[1]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 1.000        ; 0.000      ; 0.524      ;
; 0.514 ; clk_div:inst2|count_10hz[2]  ; clk_div:inst2|count_10hz[0]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 1.000        ; 0.000      ; 0.518      ;
; 0.514 ; clk_div:inst2|count_10hz[2]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 1.000        ; 0.000      ; 0.518      ;
; 0.560 ; clk_div:inst2|count_10hz[1]  ; clk_div:inst2|count_10hz[0]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 1.000        ; 0.000      ; 0.472      ;
; 0.629 ; clk_div:inst2|count_10hz[0]  ; clk_div:inst2|count_10hz[1]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 1.000        ; 0.000      ; 0.403      ;
; 0.630 ; clk_div:inst2|count_10hz[0]  ; clk_div:inst2|count_10hz[2]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 1.000        ; 0.000      ; 0.402      ;
; 0.630 ; clk_div:inst2|count_10hz[0]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 1.000        ; 0.000      ; 0.402      ;
; 0.665 ; clk_div:inst2|count_10hz[2]  ; clk_div:inst2|count_10hz[2]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:inst2|count_10hz[0]  ; clk_div:inst2|count_10hz[0]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:inst2|count_10hz[1]  ; clk_div:inst2|count_10hz[1]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 1.000        ; 0.000      ; 0.367      ;
; 1.722 ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int  ; clk_div:inst2|clock_100hz_int ; 0.500        ; 1.416      ; 0.367      ;
; 2.222 ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int  ; clk_div:inst2|clock_100hz_int ; 1.000        ; 1.416      ; 0.367      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:inst2|clock_100Khz_int'                                                                                                                               ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.508 ; clk_div:inst2|count_10Khz[0]  ; clk_div:inst2|count_10Khz[2]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 1.000        ; 0.000      ; 0.524      ;
; 0.508 ; clk_div:inst2|count_10Khz[0]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 1.000        ; 0.000      ; 0.524      ;
; 0.512 ; clk_div:inst2|count_10Khz[1]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 1.000        ; 0.000      ; 0.520      ;
; 0.514 ; clk_div:inst2|count_10Khz[2]  ; clk_div:inst2|count_10Khz[0]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 1.000        ; 0.000      ; 0.518      ;
; 0.561 ; clk_div:inst2|count_10Khz[0]  ; clk_div:inst2|count_10Khz[1]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 1.000        ; 0.000      ; 0.471      ;
; 0.630 ; clk_div:inst2|count_10Khz[1]  ; clk_div:inst2|count_10Khz[0]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 1.000        ; 0.000      ; 0.402      ;
; 0.631 ; clk_div:inst2|count_10Khz[1]  ; clk_div:inst2|count_10Khz[2]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 1.000        ; 0.000      ; 0.401      ;
; 0.632 ; clk_div:inst2|count_10Khz[2]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 1.000        ; 0.000      ; 0.400      ;
; 0.665 ; clk_div:inst2|count_10Khz[2]  ; clk_div:inst2|count_10Khz[2]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:inst2|count_10Khz[0]  ; clk_div:inst2|count_10Khz[0]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:inst2|count_10Khz[1]  ; clk_div:inst2|count_10Khz[1]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 1.000        ; 0.000      ; 0.367      ;
; 1.692 ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int  ; clk_div:inst2|clock_100Khz_int ; 0.500        ; 1.386      ; 0.367      ;
; 2.192 ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int  ; clk_div:inst2|clock_100Khz_int ; 1.000        ; 1.386      ; 0.367      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:inst2|clock_10Hz_int'                                                                                                                         ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.508 ; clk_div:inst2|count_1hz[0]  ; clk_div:inst2|count_1hz[2]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 1.000        ; 0.000      ; 0.524      ;
; 0.508 ; clk_div:inst2|count_1hz[0]  ; clk_div:inst2|clock_1Hz_int ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 1.000        ; 0.000      ; 0.524      ;
; 0.512 ; clk_div:inst2|count_1hz[1]  ; clk_div:inst2|clock_1Hz_int ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 1.000        ; 0.000      ; 0.520      ;
; 0.514 ; clk_div:inst2|count_1hz[2]  ; clk_div:inst2|count_1hz[0]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 1.000        ; 0.000      ; 0.518      ;
; 0.557 ; clk_div:inst2|count_1hz[0]  ; clk_div:inst2|count_1hz[1]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 1.000        ; 0.000      ; 0.475      ;
; 0.630 ; clk_div:inst2|count_1hz[1]  ; clk_div:inst2|count_1hz[0]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 1.000        ; 0.000      ; 0.402      ;
; 0.631 ; clk_div:inst2|count_1hz[1]  ; clk_div:inst2|count_1hz[2]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 1.000        ; 0.000      ; 0.401      ;
; 0.632 ; clk_div:inst2|count_1hz[2]  ; clk_div:inst2|clock_1Hz_int ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 1.000        ; 0.000      ; 0.400      ;
; 0.665 ; clk_div:inst2|count_1hz[2]  ; clk_div:inst2|count_1hz[2]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:inst2|clock_1Hz_int ; clk_div:inst2|clock_1Hz_int ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:inst2|count_1hz[0]  ; clk_div:inst2|count_1hz[0]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:inst2|count_1hz[1]  ; clk_div:inst2|count_1hz[1]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 1.000        ; 0.000      ; 0.367      ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:inst2|clock_1Mhz_int'                                                                                                                                 ;
+-------+--------------------------------+--------------------------------+--------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+------------------------------+--------------+------------+------------+
; 0.508 ; clk_div:inst2|count_100Khz[1]  ; clk_div:inst2|count_100Khz[2]  ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.524      ;
; 0.508 ; clk_div:inst2|count_100Khz[1]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.524      ;
; 0.513 ; clk_div:inst2|count_100Khz[0]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.519      ;
; 0.514 ; clk_div:inst2|count_100Khz[2]  ; clk_div:inst2|count_100Khz[0]  ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.518      ;
; 0.561 ; clk_div:inst2|count_100Khz[1]  ; clk_div:inst2|count_100Khz[0]  ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.471      ;
; 0.630 ; clk_div:inst2|count_100Khz[0]  ; clk_div:inst2|count_100Khz[1]  ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.402      ;
; 0.630 ; clk_div:inst2|count_100Khz[0]  ; clk_div:inst2|count_100Khz[2]  ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.402      ;
; 0.632 ; clk_div:inst2|count_100Khz[2]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.400      ;
; 0.665 ; clk_div:inst2|count_100Khz[2]  ; clk_div:inst2|count_100Khz[2]  ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:inst2|count_100Khz[0]  ; clk_div:inst2|count_100Khz[0]  ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:inst2|count_100Khz[1]  ; clk_div:inst2|count_100Khz[1]  ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.367      ;
; 1.701 ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_1Mhz_int ; 0.500        ; 1.395      ; 0.367      ;
; 2.201 ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_1Mhz_int ; 1.000        ; 1.395      ; 0.367      ;
+-------+--------------------------------+--------------------------------+--------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_50'                                                                                                                              ;
+--------+-----------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                      ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; 0.736  ; clk_div:inst2|clock_1Hz_int ; clk_div:inst2|clock_1Hz      ; clk_div:inst2|clock_10Hz_int ; clock_50    ; 1.000        ; 0.252      ; 0.548      ;
; 19.145 ; clk_div:inst2|count_1Mhz[2] ; clk_div:inst2|clock_1Mhz_int ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 0.887      ;
; 19.211 ; clk_div:inst2|count_1Mhz[4] ; clk_div:inst2|count_1Mhz[0]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 0.821      ;
; 19.211 ; clk_div:inst2|count_1Mhz[4] ; clk_div:inst2|count_1Mhz[1]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 0.821      ;
; 19.211 ; clk_div:inst2|count_1Mhz[4] ; clk_div:inst2|count_1Mhz[2]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 0.821      ;
; 19.211 ; clk_div:inst2|count_1Mhz[4] ; clk_div:inst2|count_1Mhz[4]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 0.821      ;
; 19.211 ; clk_div:inst2|count_1Mhz[4] ; clk_div:inst2|count_1Mhz[3]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 0.821      ;
; 19.227 ; clk_div:inst2|count_1Mhz[4] ; clk_div:inst2|clock_1Mhz_int ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 0.805      ;
; 19.260 ; clk_div:inst2|count_1Mhz[0] ; clk_div:inst2|count_1Mhz[4]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 0.772      ;
; 19.273 ; clk_div:inst2|count_1Mhz[3] ; clk_div:inst2|clock_1Mhz_int ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 0.759      ;
; 19.282 ; clk_div:inst2|count_1Mhz[3] ; clk_div:inst2|count_1Mhz[0]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 0.750      ;
; 19.282 ; clk_div:inst2|count_1Mhz[3] ; clk_div:inst2|count_1Mhz[1]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 0.750      ;
; 19.282 ; clk_div:inst2|count_1Mhz[3] ; clk_div:inst2|count_1Mhz[2]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 0.750      ;
; 19.282 ; clk_div:inst2|count_1Mhz[3] ; clk_div:inst2|count_1Mhz[4]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 0.750      ;
; 19.282 ; clk_div:inst2|count_1Mhz[3] ; clk_div:inst2|count_1Mhz[3]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 0.750      ;
; 19.295 ; clk_div:inst2|count_1Mhz[0] ; clk_div:inst2|count_1Mhz[3]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 0.737      ;
; 19.311 ; clk_div:inst2|count_1Mhz[1] ; clk_div:inst2|count_1Mhz[4]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 0.721      ;
; 19.327 ; clk_div:inst2|count_1Mhz[2] ; clk_div:inst2|count_1Mhz[4]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 0.705      ;
; 19.330 ; clk_div:inst2|count_1Mhz[0] ; clk_div:inst2|count_1Mhz[2]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 0.702      ;
; 19.346 ; clk_div:inst2|count_1Mhz[1] ; clk_div:inst2|count_1Mhz[3]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 0.686      ;
; 19.362 ; clk_div:inst2|count_1Mhz[2] ; clk_div:inst2|count_1Mhz[3]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 0.670      ;
; 19.365 ; clk_div:inst2|count_1Mhz[0] ; clk_div:inst2|count_1Mhz[1]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 0.667      ;
; 19.381 ; clk_div:inst2|count_1Mhz[1] ; clk_div:inst2|count_1Mhz[2]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 0.651      ;
; 19.502 ; clk_div:inst2|count_1Mhz[2] ; clk_div:inst2|count_1Mhz[2]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 0.530      ;
; 19.505 ; clk_div:inst2|count_1Mhz[0] ; clk_div:inst2|count_1Mhz[0]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 0.527      ;
; 19.519 ; clk_div:inst2|count_1Mhz[1] ; clk_div:inst2|count_1Mhz[1]  ; clock_50                     ; clock_50    ; 20.000       ; 0.000      ; 0.513      ;
+--------+-----------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:inst2|clock_10Khz_int'                                                                                                                              ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -1.440 ; clk_div:inst2|clock_1Khz_int ; clk_div:inst2|clock_1Khz_int ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_10Khz_int ; 0.000        ; 1.514      ; 0.367      ;
; -0.940 ; clk_div:inst2|clock_1Khz_int ; clk_div:inst2|clock_1Khz_int ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_10Khz_int ; -0.500       ; 1.514      ; 0.367      ;
; 0.215  ; clk_div:inst2|count_1Khz[1]  ; clk_div:inst2|count_1Khz[1]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clk_div:inst2|count_1Khz[0]  ; clk_div:inst2|count_1Khz[0]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clk_div:inst2|count_1Khz[2]  ; clk_div:inst2|count_1Khz[2]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.245  ; clk_div:inst2|count_1Khz[1]  ; clk_div:inst2|count_1Khz[0]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 0.000        ; 0.000      ; 0.397      ;
; 0.248  ; clk_div:inst2|count_1Khz[2]  ; clk_div:inst2|clock_1Khz_int ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 0.000        ; 0.000      ; 0.400      ;
; 0.250  ; clk_div:inst2|count_1Khz[0]  ; clk_div:inst2|count_1Khz[1]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 0.000        ; 0.000      ; 0.402      ;
; 0.250  ; clk_div:inst2|count_1Khz[0]  ; clk_div:inst2|count_1Khz[2]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 0.000        ; 0.000      ; 0.402      ;
; 0.366  ; clk_div:inst2|count_1Khz[2]  ; clk_div:inst2|count_1Khz[0]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 0.000        ; 0.000      ; 0.518      ;
; 0.369  ; clk_div:inst2|count_1Khz[0]  ; clk_div:inst2|clock_1Khz_int ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 0.000        ; 0.000      ; 0.521      ;
; 0.375  ; clk_div:inst2|count_1Khz[1]  ; clk_div:inst2|count_1Khz[2]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 0.000        ; 0.000      ; 0.527      ;
; 0.375  ; clk_div:inst2|count_1Khz[1]  ; clk_div:inst2|clock_1Khz_int ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; 0.000        ; 0.000      ; 0.527      ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:inst2|clock_100hz_int'                                                                                                                              ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -1.342 ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int  ; clk_div:inst2|clock_100hz_int ; 0.000        ; 1.416      ; 0.367      ;
; -0.842 ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int  ; clk_div:inst2|clock_100hz_int ; -0.500       ; 1.416      ; 0.367      ;
; 0.215  ; clk_div:inst2|count_10hz[1]  ; clk_div:inst2|count_10hz[1]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clk_div:inst2|count_10hz[2]  ; clk_div:inst2|count_10hz[2]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clk_div:inst2|count_10hz[0]  ; clk_div:inst2|count_10hz[0]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.250  ; clk_div:inst2|count_10hz[0]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 0.000        ; 0.000      ; 0.402      ;
; 0.250  ; clk_div:inst2|count_10hz[0]  ; clk_div:inst2|count_10hz[2]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 0.000        ; 0.000      ; 0.402      ;
; 0.251  ; clk_div:inst2|count_10hz[0]  ; clk_div:inst2|count_10hz[1]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 0.000        ; 0.000      ; 0.403      ;
; 0.320  ; clk_div:inst2|count_10hz[1]  ; clk_div:inst2|count_10hz[0]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 0.000        ; 0.000      ; 0.472      ;
; 0.366  ; clk_div:inst2|count_10hz[2]  ; clk_div:inst2|count_10hz[0]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; clk_div:inst2|count_10hz[2]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 0.000        ; 0.000      ; 0.518      ;
; 0.372  ; clk_div:inst2|count_10hz[1]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; clk_div:inst2|count_10hz[1]  ; clk_div:inst2|count_10hz[2]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; 0.000        ; 0.000      ; 0.525      ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:inst2|clock_1Khz_int'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+-------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------+------------------------------+--------------+------------+------------+
; -1.331 ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_1Khz_int ; 0.000        ; 1.405      ; 0.367      ;
; -0.831 ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_1Khz_int ; -0.500       ; 1.405      ; 0.367      ;
; 0.215  ; clk_div:inst2|count_100hz[1]  ; clk_div:inst2|count_100hz[1]  ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clk_div:inst2|count_100hz[2]  ; clk_div:inst2|count_100hz[2]  ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clk_div:inst2|count_100hz[0]  ; clk_div:inst2|count_100hz[0]  ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.243  ; clk_div:inst2|count_100hz[0]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; clk_div:inst2|count_100hz[1]  ; clk_div:inst2|count_100hz[2]  ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 0.000        ; 0.000      ; 0.396      ;
; 0.247  ; clk_div:inst2|count_100hz[0]  ; clk_div:inst2|count_100hz[1]  ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; clk_div:inst2|count_100hz[1]  ; clk_div:inst2|count_100hz[0]  ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 0.000        ; 0.000      ; 0.399      ;
; 0.361  ; clk_div:inst2|count_100hz[2]  ; clk_div:inst2|count_100hz[0]  ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clk_div:inst2|count_100hz[2]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 0.000        ; 0.000      ; 0.513      ;
; 0.366  ; clk_div:inst2|count_100hz[0]  ; clk_div:inst2|count_100hz[2]  ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 0.000        ; 0.000      ; 0.518      ;
; 0.376  ; clk_div:inst2|count_100hz[1]  ; clk_div:inst2|clock_100hz_int ; clk_div:inst2|clock_1Khz_int  ; clk_div:inst2|clock_1Khz_int ; 0.000        ; 0.000      ; 0.528      ;
+--------+-------------------------------+-------------------------------+-------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:inst2|clock_1Mhz_int'                                                                                                                                   ;
+--------+--------------------------------+--------------------------------+--------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+------------------------------+--------------+------------+------------+
; -1.321 ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_1Mhz_int ; 0.000        ; 1.395      ; 0.367      ;
; -0.821 ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_1Mhz_int ; -0.500       ; 1.395      ; 0.367      ;
; 0.215  ; clk_div:inst2|count_100Khz[1]  ; clk_div:inst2|count_100Khz[1]  ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clk_div:inst2|count_100Khz[0]  ; clk_div:inst2|count_100Khz[0]  ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clk_div:inst2|count_100Khz[2]  ; clk_div:inst2|count_100Khz[2]  ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.248  ; clk_div:inst2|count_100Khz[2]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.400      ;
; 0.250  ; clk_div:inst2|count_100Khz[0]  ; clk_div:inst2|count_100Khz[1]  ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.402      ;
; 0.250  ; clk_div:inst2|count_100Khz[0]  ; clk_div:inst2|count_100Khz[2]  ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.402      ;
; 0.319  ; clk_div:inst2|count_100Khz[1]  ; clk_div:inst2|count_100Khz[0]  ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.471      ;
; 0.366  ; clk_div:inst2|count_100Khz[2]  ; clk_div:inst2|count_100Khz[0]  ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; clk_div:inst2|count_100Khz[0]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.519      ;
; 0.372  ; clk_div:inst2|count_100Khz[1]  ; clk_div:inst2|count_100Khz[2]  ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clk_div:inst2|count_100Khz[1]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_1Mhz_int   ; clk_div:inst2|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.524      ;
+--------+--------------------------------+--------------------------------+--------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:inst2|clock_100Khz_int'                                                                                                                                 ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -1.312 ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int  ; clk_div:inst2|clock_100Khz_int ; 0.000        ; 1.386      ; 0.367      ;
; -0.812 ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_10Khz_int  ; clk_div:inst2|clock_100Khz_int ; -0.500       ; 1.386      ; 0.367      ;
; 0.215  ; clk_div:inst2|count_10Khz[0]  ; clk_div:inst2|count_10Khz[0]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clk_div:inst2|count_10Khz[1]  ; clk_div:inst2|count_10Khz[1]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clk_div:inst2|count_10Khz[2]  ; clk_div:inst2|count_10Khz[2]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.248  ; clk_div:inst2|count_10Khz[2]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 0.000        ; 0.000      ; 0.400      ;
; 0.249  ; clk_div:inst2|count_10Khz[1]  ; clk_div:inst2|count_10Khz[2]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 0.000        ; 0.000      ; 0.401      ;
; 0.250  ; clk_div:inst2|count_10Khz[1]  ; clk_div:inst2|count_10Khz[0]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 0.000        ; 0.000      ; 0.402      ;
; 0.319  ; clk_div:inst2|count_10Khz[0]  ; clk_div:inst2|count_10Khz[1]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 0.000        ; 0.000      ; 0.471      ;
; 0.366  ; clk_div:inst2|count_10Khz[2]  ; clk_div:inst2|count_10Khz[0]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 0.000        ; 0.000      ; 0.518      ;
; 0.368  ; clk_div:inst2|count_10Khz[1]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 0.000        ; 0.000      ; 0.520      ;
; 0.372  ; clk_div:inst2|count_10Khz[0]  ; clk_div:inst2|count_10Khz[2]  ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clk_div:inst2|count_10Khz[0]  ; clk_div:inst2|clock_10Khz_int ; clk_div:inst2|clock_100Khz_int ; clk_div:inst2|clock_100Khz_int ; 0.000        ; 0.000      ; 0.524      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_50'                                                                                                                              ;
+-------+-----------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                      ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; 0.144 ; clk_div:inst2|clock_1Hz_int ; clk_div:inst2|clock_1Hz      ; clk_div:inst2|clock_10Hz_int ; clock_50    ; 0.000        ; 0.252      ; 0.548      ;
; 0.361 ; clk_div:inst2|count_1Mhz[1] ; clk_div:inst2|count_1Mhz[1]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.366 ; clk_div:inst2|count_1Mhz[4] ; clk_div:inst2|count_1Mhz[4]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.375 ; clk_div:inst2|count_1Mhz[0] ; clk_div:inst2|count_1Mhz[0]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.378 ; clk_div:inst2|count_1Mhz[2] ; clk_div:inst2|count_1Mhz[2]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; clk_div:inst2|count_1Mhz[3] ; clk_div:inst2|count_1Mhz[3]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 0.532      ;
; 0.499 ; clk_div:inst2|count_1Mhz[1] ; clk_div:inst2|count_1Mhz[2]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.515 ; clk_div:inst2|count_1Mhz[0] ; clk_div:inst2|count_1Mhz[1]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 0.667      ;
; 0.518 ; clk_div:inst2|count_1Mhz[2] ; clk_div:inst2|count_1Mhz[3]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.520 ; clk_div:inst2|count_1Mhz[3] ; clk_div:inst2|count_1Mhz[4]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 0.672      ;
; 0.534 ; clk_div:inst2|count_1Mhz[1] ; clk_div:inst2|count_1Mhz[3]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.550 ; clk_div:inst2|count_1Mhz[0] ; clk_div:inst2|count_1Mhz[2]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 0.702      ;
; 0.553 ; clk_div:inst2|count_1Mhz[2] ; clk_div:inst2|count_1Mhz[4]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 0.705      ;
; 0.569 ; clk_div:inst2|count_1Mhz[1] ; clk_div:inst2|count_1Mhz[4]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 0.721      ;
; 0.585 ; clk_div:inst2|count_1Mhz[0] ; clk_div:inst2|count_1Mhz[3]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 0.737      ;
; 0.598 ; clk_div:inst2|count_1Mhz[3] ; clk_div:inst2|count_1Mhz[0]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 0.750      ;
; 0.598 ; clk_div:inst2|count_1Mhz[3] ; clk_div:inst2|count_1Mhz[1]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 0.750      ;
; 0.598 ; clk_div:inst2|count_1Mhz[3] ; clk_div:inst2|count_1Mhz[2]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 0.750      ;
; 0.607 ; clk_div:inst2|count_1Mhz[3] ; clk_div:inst2|clock_1Mhz_int ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 0.759      ;
; 0.620 ; clk_div:inst2|count_1Mhz[0] ; clk_div:inst2|count_1Mhz[4]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 0.772      ;
; 0.653 ; clk_div:inst2|count_1Mhz[4] ; clk_div:inst2|clock_1Mhz_int ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.669 ; clk_div:inst2|count_1Mhz[4] ; clk_div:inst2|count_1Mhz[0]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 0.821      ;
; 0.669 ; clk_div:inst2|count_1Mhz[4] ; clk_div:inst2|count_1Mhz[1]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 0.821      ;
; 0.669 ; clk_div:inst2|count_1Mhz[4] ; clk_div:inst2|count_1Mhz[2]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 0.821      ;
; 0.669 ; clk_div:inst2|count_1Mhz[4] ; clk_div:inst2|count_1Mhz[3]  ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 0.821      ;
; 0.735 ; clk_div:inst2|count_1Mhz[2] ; clk_div:inst2|clock_1Mhz_int ; clock_50                     ; clock_50    ; 0.000        ; 0.000      ; 0.887      ;
+-------+-----------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:inst2|clock_10Hz_int'                                                                                                                          ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:inst2|count_1hz[0]  ; clk_div:inst2|count_1hz[0]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:inst2|count_1hz[1]  ; clk_div:inst2|count_1hz[1]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:inst2|count_1hz[2]  ; clk_div:inst2|count_1hz[2]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:inst2|clock_1Hz_int ; clk_div:inst2|clock_1Hz_int ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.248 ; clk_div:inst2|count_1hz[2]  ; clk_div:inst2|clock_1Hz_int ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; clk_div:inst2|count_1hz[1]  ; clk_div:inst2|count_1hz[2]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; clk_div:inst2|count_1hz[1]  ; clk_div:inst2|count_1hz[0]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 0.000        ; 0.000      ; 0.402      ;
; 0.323 ; clk_div:inst2|count_1hz[0]  ; clk_div:inst2|count_1hz[1]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 0.000        ; 0.000      ; 0.475      ;
; 0.366 ; clk_div:inst2|count_1hz[2]  ; clk_div:inst2|count_1hz[0]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 0.000        ; 0.000      ; 0.518      ;
; 0.368 ; clk_div:inst2|count_1hz[1]  ; clk_div:inst2|clock_1Hz_int ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 0.000        ; 0.000      ; 0.520      ;
; 0.372 ; clk_div:inst2|count_1hz[0]  ; clk_div:inst2|count_1hz[2]  ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; clk_div:inst2|count_1hz[0]  ; clk_div:inst2|clock_1Hz_int ; clk_div:inst2|clock_10Hz_int ; clk_div:inst2|clock_10Hz_int ; 0.000        ; 0.000      ; 0.524      ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:inst2|clock_1Hz'                                                                                                                       ;
+-------+------------------------------+------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.215 ; myCounter15:inst6|tempQ[0]   ; myCounter15:inst6|tempQ[0]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; myCounterMod4:inst9|tempQ[0] ; myCounterMod4:inst9|tempQ[0] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; myCounterMod4:inst9|tempQ[1] ; myCounterMod4:inst9|tempQ[1] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; myCounterMod4:inst9|tempQ[2] ; myCounterMod4:inst9|tempQ[2] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; myCounterMod4:inst9|tempQ[3] ; myCounterMod4:inst9|tempQ[3] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 0.367      ;
; 0.340 ; myCounterMod4:inst9|tempQ[0] ; myCounterMod4:inst9|tempQ[3] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 0.492      ;
; 0.341 ; myCounterMod4:inst9|tempQ[0] ; myCounterMod4:inst9|tempQ[1] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 0.493      ;
; 0.341 ; myCounterMod4:inst9|tempQ[0] ; myCounterMod4:inst9|tempQ[2] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 0.493      ;
; 0.371 ; myCounterMod4:inst9|tempQ[3] ; myCounterMod4:inst9|tempQ[2] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; myCounterMod4:inst9|tempQ[2] ; myCounterMod4:inst9|tempQ[3] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; myCounterMod4:inst9|tempQ[1] ; myCounterMod4:inst9|tempQ[3] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 0.526      ;
; 0.379 ; myCounterMod4:inst9|tempQ[1] ; myCounterMod4:inst9|tempQ[2] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 0.531      ;
; 0.873 ; myCounter15:inst6|tempQ[1]   ; myCounter15:inst6|tempQ[3]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 1.025      ;
; 0.877 ; myCounter15:inst6|tempQ[1]   ; myCounter15:inst6|tempQ[1]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 1.029      ;
; 0.879 ; myCounter15:inst6|tempQ[1]   ; myCounter15:inst6|tempQ[2]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 1.031      ;
; 0.896 ; myCounter15:inst6|tempQ[0]   ; myCounter15:inst6|tempQ[3]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; -0.002     ; 1.046      ;
; 0.902 ; myCounter15:inst6|tempQ[0]   ; myCounter15:inst6|tempQ[1]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; -0.002     ; 1.052      ;
; 0.904 ; myCounter15:inst6|tempQ[0]   ; myCounter15:inst6|tempQ[2]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; -0.002     ; 1.054      ;
; 0.918 ; myCounter15:inst6|tempQ[2]   ; myCounter15:inst6|tempQ[1]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 1.070      ;
; 0.923 ; myCounter15:inst6|tempQ[2]   ; myCounter15:inst6|tempQ[3]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 1.075      ;
; 0.924 ; myCounter15:inst6|tempQ[2]   ; myCounter15:inst6|tempQ[2]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 1.076      ;
; 0.931 ; myCounter15:inst6|tempQ[3]   ; myCounter15:inst6|tempQ[1]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 1.083      ;
; 0.937 ; myCounter15:inst6|tempQ[3]   ; myCounter15:inst6|tempQ[3]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 1.089      ;
; 0.941 ; myCounter15:inst6|tempQ[3]   ; myCounter15:inst6|tempQ[2]   ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 1.093      ;
; 1.054 ; myCounter15:inst6|tempQ[1]   ; myCounterMod4:inst9|tempQ[0] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.002      ; 1.208      ;
; 1.054 ; myCounter15:inst6|tempQ[1]   ; myCounterMod4:inst9|tempQ[1] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.002      ; 1.208      ;
; 1.054 ; myCounter15:inst6|tempQ[1]   ; myCounterMod4:inst9|tempQ[2] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.002      ; 1.208      ;
; 1.054 ; myCounter15:inst6|tempQ[1]   ; myCounterMod4:inst9|tempQ[3] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.002      ; 1.208      ;
; 1.057 ; myCounter15:inst6|tempQ[0]   ; myCounterMod4:inst9|tempQ[0] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 1.209      ;
; 1.057 ; myCounter15:inst6|tempQ[0]   ; myCounterMod4:inst9|tempQ[1] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 1.209      ;
; 1.057 ; myCounter15:inst6|tempQ[0]   ; myCounterMod4:inst9|tempQ[2] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 1.209      ;
; 1.057 ; myCounter15:inst6|tempQ[0]   ; myCounterMod4:inst9|tempQ[3] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.000      ; 1.209      ;
; 1.103 ; myCounter15:inst6|tempQ[3]   ; myCounterMod4:inst9|tempQ[0] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.002      ; 1.257      ;
; 1.103 ; myCounter15:inst6|tempQ[3]   ; myCounterMod4:inst9|tempQ[1] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.002      ; 1.257      ;
; 1.103 ; myCounter15:inst6|tempQ[3]   ; myCounterMod4:inst9|tempQ[2] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.002      ; 1.257      ;
; 1.103 ; myCounter15:inst6|tempQ[3]   ; myCounterMod4:inst9|tempQ[3] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.002      ; 1.257      ;
; 1.148 ; myCounter15:inst6|tempQ[2]   ; myCounterMod4:inst9|tempQ[0] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.002      ; 1.302      ;
; 1.148 ; myCounter15:inst6|tempQ[2]   ; myCounterMod4:inst9|tempQ[1] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.002      ; 1.302      ;
; 1.148 ; myCounter15:inst6|tempQ[2]   ; myCounterMod4:inst9|tempQ[2] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.002      ; 1.302      ;
; 1.148 ; myCounter15:inst6|tempQ[2]   ; myCounterMod4:inst9|tempQ[3] ; clk_div:inst2|clock_1Hz ; clk_div:inst2|clock_1Hz ; 0.000        ; 0.002      ; 1.302      ;
+-------+------------------------------+------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst17|video_PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                       ;
+-------+---------------------------------+---------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.215 ; VGA_SYNC:inst17|v_count[2]      ; VGA_SYNC:inst17|v_count[2]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SYNC:inst17|v_count[3]      ; VGA_SYNC:inst17|v_count[3]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SYNC:inst17|v_count[5]      ; VGA_SYNC:inst17|v_count[5]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SYNC:inst17|v_count[6]      ; VGA_SYNC:inst17|v_count[6]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SYNC:inst17|v_count[7]      ; VGA_SYNC:inst17|v_count[7]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SYNC:inst17|v_count[9]      ; VGA_SYNC:inst17|v_count[9]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SYNC:inst17|v_count[8]      ; VGA_SYNC:inst17|v_count[8]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SYNC:inst17|v_count[4]      ; VGA_SYNC:inst17|v_count[4]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.255 ; VGA_SYNC:inst17|h_count[9]      ; VGA_SYNC:inst17|pixel_column[9] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.407      ;
; 0.352 ; VGA_SYNC:inst17|h_count[7]      ; VGA_SYNC:inst17|pixel_column[7] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.504      ;
; 0.361 ; VGA_SYNC:inst17|h_count[3]      ; VGA_SYNC:inst17|h_count[3]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; VGA_SYNC:inst17|h_count[7]      ; VGA_SYNC:inst17|h_count[7]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.373 ; VGA_SYNC:inst17|h_count[4]      ; VGA_SYNC:inst17|h_count[4]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.525      ;
; 0.375 ; VGA_SYNC:inst17|h_count[1]      ; VGA_SYNC:inst17|h_count[1]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; VGA_SYNC:inst17|h_count[6]      ; VGA_SYNC:inst17|h_count[6]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.381 ; VGA_SYNC:inst17|pixel_column[6] ; VGA_SYNC:inst17|green_out       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.533      ;
; 0.410 ; VGA_SYNC:inst17|v_count[9]      ; VGA_SYNC:inst17|vert_sync       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.562      ;
; 0.418 ; VGA_SYNC:inst17|vert_sync       ; VGA_SYNC:inst17|vert_sync_out   ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 0.567      ;
; 0.419 ; VGA_SYNC:inst17|h_count[1]      ; VGA_SYNC:inst17|pixel_column[1] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.571      ;
; 0.422 ; VGA_SYNC:inst17|v_count[0]      ; VGA_SYNC:inst17|pixel_row[0]    ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.574      ;
; 0.422 ; VGA_SYNC:inst17|horiz_sync      ; VGA_SYNC:inst17|horiz_sync_out  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 0.571      ;
; 0.426 ; VGA_SYNC:inst17|pixel_column[4] ; VGA_SYNC:inst17|green_out       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.578      ;
; 0.427 ; VGA_SYNC:inst17|v_count[8]      ; VGA_SYNC:inst17|pixel_row[8]    ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.579      ;
; 0.429 ; VGA_SYNC:inst17|v_count[7]      ; VGA_SYNC:inst17|pixel_row[7]    ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.581      ;
; 0.444 ; VGA_SYNC:inst17|v_count[5]      ; VGA_SYNC:inst17|pixel_row[5]    ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.596      ;
; 0.444 ; VGA_SYNC:inst17|v_count[6]      ; VGA_SYNC:inst17|pixel_row[6]    ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.596      ;
; 0.453 ; VGA_SYNC:inst17|h_count[2]      ; VGA_SYNC:inst17|h_count[2]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.605      ;
; 0.457 ; VGA_SYNC:inst17|h_count[5]      ; VGA_SYNC:inst17|pixel_column[5] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.609      ;
; 0.458 ; VGA_SYNC:inst17|v_count[8]      ; VGA_SYNC:inst17|v_count[0]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.610      ;
; 0.459 ; VGA_SYNC:inst17|v_count[8]      ; VGA_SYNC:inst17|v_count[1]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.611      ;
; 0.484 ; VGA_SYNC:inst17|h_count[0]      ; VGA_SYNC:inst17|horiz_sync      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.636      ;
; 0.501 ; VGA_SYNC:inst17|pixel_column[0] ; VGA_SYNC:inst17|green_out       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.653      ;
; 0.503 ; VGA_SYNC:inst17|h_count[0]      ; VGA_SYNC:inst17|h_count[1]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.655      ;
; 0.505 ; VGA_SYNC:inst17|v_count[2]      ; VGA_SYNC:inst17|pixel_row[2]    ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.506 ; VGA_SYNC:inst17|v_count[4]      ; VGA_SYNC:inst17|pixel_row[4]    ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.658      ;
; 0.508 ; VGA_SYNC:inst17|h_count[5]      ; VGA_SYNC:inst17|h_count[6]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.660      ;
; 0.510 ; VGA_SYNC:inst17|v_count[1]      ; VGA_SYNC:inst17|pixel_row[1]    ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.511 ; VGA_SYNC:inst17|v_count[1]      ; VGA_SYNC:inst17|vert_sync       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.515 ; VGA_SYNC:inst17|h_count[1]      ; VGA_SYNC:inst17|h_count[2]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; VGA_SYNC:inst17|h_count[6]      ; VGA_SYNC:inst17|h_count[7]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.668      ;
; 0.530 ; VGA_SYNC:inst17|h_count[8]      ; VGA_SYNC:inst17|pixel_column[8] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.682      ;
; 0.538 ; VGA_SYNC:inst17|h_count[0]      ; VGA_SYNC:inst17|h_count[2]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.690      ;
; 0.542 ; VGA_SYNC:inst17|h_count[5]      ; VGA_SYNC:inst17|h_count[5]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.694      ;
; 0.543 ; VGA_SYNC:inst17|h_count[5]      ; VGA_SYNC:inst17|h_count[7]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.695      ;
; 0.546 ; VGA_SYNC:inst17|pixel_column[2] ; VGA_SYNC:inst17|green_out       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.548 ; VGA_SYNC:inst17|h_count[4]      ; VGA_SYNC:inst17|h_count[6]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.700      ;
; 0.548 ; VGA_SYNC:inst17|v_count[0]      ; VGA_SYNC:inst17|vert_sync       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.700      ;
; 0.550 ; VGA_SYNC:inst17|h_count[1]      ; VGA_SYNC:inst17|h_count[3]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; VGA_SYNC:inst17|v_count[4]      ; VGA_SYNC:inst17|vert_sync       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.703      ;
; 0.554 ; VGA_SYNC:inst17|h_count[3]      ; VGA_SYNC:inst17|h_count[4]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.706      ;
; 0.554 ; VGA_SYNC:inst17|h_count[6]      ; VGA_SYNC:inst17|horiz_sync      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.706      ;
; 0.573 ; VGA_SYNC:inst17|h_count[0]      ; VGA_SYNC:inst17|h_count[3]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.725      ;
; 0.583 ; VGA_SYNC:inst17|h_count[4]      ; VGA_SYNC:inst17|h_count[7]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.735      ;
; 0.591 ; VGA_SYNC:inst17|h_count[2]      ; VGA_SYNC:inst17|h_count[3]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.743      ;
; 0.599 ; VGA_SYNC:inst17|v_count[3]      ; VGA_SYNC:inst17|pixel_row[3]    ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.751      ;
; 0.608 ; VGA_SYNC:inst17|h_count[0]      ; VGA_SYNC:inst17|h_count[0]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.760      ;
; 0.608 ; VGA_SYNC:inst17|h_count[5]      ; VGA_SYNC:inst17|horiz_sync      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.760      ;
; 0.612 ; VGA_SYNC:inst17|h_count[8]      ; VGA_SYNC:inst17|h_count[8]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.764      ;
; 0.612 ; VGA_SYNC:inst17|h_count[1]      ; VGA_SYNC:inst17|horiz_sync      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.764      ;
; 0.619 ; VGA_SYNC:inst17|h_count[2]      ; VGA_SYNC:inst17|horiz_sync      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.771      ;
; 0.621 ; VGA_SYNC:inst17|v_count[3]      ; VGA_SYNC:inst17|vert_sync       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.773      ;
; 0.624 ; VGA_SYNC:inst17|h_count[3]      ; VGA_SYNC:inst17|h_count[6]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.776      ;
; 0.634 ; VGA_SYNC:inst17|h_count[0]      ; VGA_SYNC:inst17|pixel_column[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 0.791      ;
; 0.638 ; VGA_SYNC:inst17|h_count[4]      ; VGA_SYNC:inst17|pixel_column[4] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 0.795      ;
; 0.638 ; VGA_SYNC:inst17|h_count[9]      ; VGA_SYNC:inst17|h_count[0]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.638 ; VGA_SYNC:inst17|h_count[9]      ; VGA_SYNC:inst17|h_count[8]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.640 ; VGA_SYNC:inst17|h_count[2]      ; VGA_SYNC:inst17|pixel_column[2] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 0.797      ;
; 0.640 ; VGA_SYNC:inst17|h_count[6]      ; VGA_SYNC:inst17|pixel_column[6] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 0.797      ;
; 0.640 ; VGA_SYNC:inst17|v_count[2]      ; VGA_SYNC:inst17|vert_sync       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.792      ;
; 0.644 ; VGA_SYNC:inst17|h_count[4]      ; VGA_SYNC:inst17|horiz_sync      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.796      ;
; 0.644 ; VGA_SYNC:inst17|h_count[1]      ; VGA_SYNC:inst17|h_count[4]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.796      ;
; 0.650 ; VGA_SYNC:inst17|v_count[8]      ; VGA_SYNC:inst17|v_count[2]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.802      ;
; 0.652 ; VGA_SYNC:inst17|v_count[8]      ; VGA_SYNC:inst17|v_count[4]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.804      ;
; 0.652 ; VGA_SYNC:inst17|video_on_h      ; VGA_SYNC:inst17|green_out       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.804      ;
; 0.654 ; VGA_SYNC:inst17|v_count[8]      ; VGA_SYNC:inst17|v_count[3]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.806      ;
; 0.654 ; VGA_SYNC:inst17|v_count[8]      ; VGA_SYNC:inst17|v_count[5]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.806      ;
; 0.655 ; VGA_SYNC:inst17|h_count[7]      ; VGA_SYNC:inst17|horiz_sync      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.807      ;
; 0.658 ; VGA_SYNC:inst17|v_count[8]      ; VGA_SYNC:inst17|v_count[6]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.810      ;
; 0.659 ; VGA_SYNC:inst17|h_count[3]      ; VGA_SYNC:inst17|h_count[7]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.811      ;
; 0.662 ; VGA_SYNC:inst17|v_count[8]      ; VGA_SYNC:inst17|v_count[7]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.814      ;
; 0.667 ; VGA_SYNC:inst17|pixel_column[3] ; VGA_SYNC:inst17|green_out       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.819      ;
; 0.667 ; VGA_SYNC:inst17|h_count[0]      ; VGA_SYNC:inst17|h_count[4]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.819      ;
; 0.671 ; VGA_SYNC:inst17|v_count[4]      ; VGA_SYNC:inst17|video_on_v      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.822      ;
; 0.671 ; VGA_SYNC:inst17|h_count[9]      ; VGA_SYNC:inst17|horiz_sync      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.823      ;
; 0.679 ; VGA_SYNC:inst17|v_count[4]      ; VGA_SYNC:inst17|v_count[0]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.831      ;
; 0.680 ; VGA_SYNC:inst17|v_count[4]      ; VGA_SYNC:inst17|v_count[1]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.832      ;
; 0.681 ; VGA_SYNC:inst17|h_count[9]      ; VGA_SYNC:inst17|h_count[9]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.833      ;
; 0.685 ; VGA_SYNC:inst17|h_count[4]      ; VGA_SYNC:inst17|h_count[5]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.837      ;
; 0.685 ; VGA_SYNC:inst17|h_count[2]      ; VGA_SYNC:inst17|h_count[4]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.837      ;
; 0.705 ; VGA_SYNC:inst17|h_count[3]      ; VGA_SYNC:inst17|pixel_column[3] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 0.862      ;
; 0.712 ; VGA_SYNC:inst17|v_count[8]      ; VGA_SYNC:inst17|v_count[9]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.864      ;
; 0.712 ; VGA_SYNC:inst17|v_count[8]      ; VGA_SYNC:inst17|vert_sync       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.864      ;
; 0.714 ; VGA_SYNC:inst17|h_count[1]      ; VGA_SYNC:inst17|h_count[6]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.866      ;
; 0.724 ; VGA_SYNC:inst17|v_count[6]      ; VGA_SYNC:inst17|vert_sync       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.876      ;
; 0.737 ; VGA_SYNC:inst17|v_count[5]      ; VGA_SYNC:inst17|v_count[0]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.889      ;
; 0.737 ; VGA_SYNC:inst17|h_count[0]      ; VGA_SYNC:inst17|h_count[6]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.889      ;
; 0.738 ; VGA_SYNC:inst17|v_count[5]      ; VGA_SYNC:inst17|v_count[1]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.890      ;
; 0.749 ; VGA_SYNC:inst17|h_count[7]      ; VGA_SYNC:inst17|h_count[8]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.901      ;
; 0.749 ; VGA_SYNC:inst17|h_count[1]      ; VGA_SYNC:inst17|h_count[7]      ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.901      ;
; 0.752 ; VGA_SYNC:inst17|v_count[7]      ; VGA_SYNC:inst17|vert_sync       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.904      ;
+-------+---------------------------------+---------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:inst2|clock_1Hz'                                                                           ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; myCounter15:inst6|tempQ[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; myCounter15:inst6|tempQ[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; myCounter15:inst6|tempQ[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; myCounter15:inst6|tempQ[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; myCounter15:inst6|tempQ[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; myCounter15:inst6|tempQ[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; myCounter15:inst6|tempQ[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; myCounter15:inst6|tempQ[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; myCounterMod4:inst9|tempQ[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; myCounterMod4:inst9|tempQ[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; myCounterMod4:inst9|tempQ[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; myCounterMod4:inst9|tempQ[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; myCounterMod4:inst9|tempQ[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; myCounterMod4:inst9|tempQ[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; myCounterMod4:inst9|tempQ[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; myCounterMod4:inst9|tempQ[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; inst2|clock_1Hz|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; inst2|clock_1Hz|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; inst2|clock_1Hz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; inst2|clock_1Hz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; inst2|clock_1Hz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; inst2|clock_1Hz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; inst6|tempQ[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; inst6|tempQ[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; inst6|tempQ[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; inst6|tempQ[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; inst6|tempQ[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; inst6|tempQ[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; inst6|tempQ[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; inst6|tempQ[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; inst9|tempQ[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; inst9|tempQ[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; inst9|tempQ[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; inst9|tempQ[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; inst9|tempQ[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; inst9|tempQ[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Hz ; Rise       ; inst9|tempQ[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Hz ; Rise       ; inst9|tempQ[3]|clk               ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:inst2|clock_100Khz_int'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_100Khz_int ; Rise       ; clk_div:inst2|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_100Khz_int ; Rise       ; clk_div:inst2|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_100Khz_int ; Rise       ; clk_div:inst2|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_100Khz_int ; Rise       ; clk_div:inst2|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_100Khz_int ; Rise       ; clk_div:inst2|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_100Khz_int ; Rise       ; clk_div:inst2|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_100Khz_int ; Rise       ; clk_div:inst2|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_100Khz_int ; Rise       ; clk_div:inst2|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_100Khz_int ; Rise       ; inst2|clock_100Khz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_100Khz_int ; Rise       ; inst2|clock_100Khz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_100Khz_int ; Rise       ; inst2|clock_100Khz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_100Khz_int ; Rise       ; inst2|clock_100Khz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_100Khz_int ; Rise       ; inst2|clock_100Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_100Khz_int ; Rise       ; inst2|clock_100Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_100Khz_int ; Rise       ; inst2|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_100Khz_int ; Rise       ; inst2|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_100Khz_int ; Rise       ; inst2|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_100Khz_int ; Rise       ; inst2|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_100Khz_int ; Rise       ; inst2|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_100Khz_int ; Rise       ; inst2|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_100Khz_int ; Rise       ; inst2|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_100Khz_int ; Rise       ; inst2|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:inst2|clock_100hz_int'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_100hz_int ; Rise       ; clk_div:inst2|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_100hz_int ; Rise       ; clk_div:inst2|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_100hz_int ; Rise       ; clk_div:inst2|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_100hz_int ; Rise       ; clk_div:inst2|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_100hz_int ; Rise       ; clk_div:inst2|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_100hz_int ; Rise       ; clk_div:inst2|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_100hz_int ; Rise       ; clk_div:inst2|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_100hz_int ; Rise       ; clk_div:inst2|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_100hz_int ; Rise       ; inst2|clock_100hz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_100hz_int ; Rise       ; inst2|clock_100hz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_100hz_int ; Rise       ; inst2|clock_100hz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_100hz_int ; Rise       ; inst2|clock_100hz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_100hz_int ; Rise       ; inst2|clock_100hz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_100hz_int ; Rise       ; inst2|clock_100hz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_100hz_int ; Rise       ; inst2|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_100hz_int ; Rise       ; inst2|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_100hz_int ; Rise       ; inst2|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_100hz_int ; Rise       ; inst2|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_100hz_int ; Rise       ; inst2|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_100hz_int ; Rise       ; inst2|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_100hz_int ; Rise       ; inst2|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_100hz_int ; Rise       ; inst2|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:inst2|clock_10Hz_int'                                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_10Hz_int ; Rise       ; clk_div:inst2|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Hz_int ; Rise       ; clk_div:inst2|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_10Hz_int ; Rise       ; clk_div:inst2|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Hz_int ; Rise       ; clk_div:inst2|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_10Hz_int ; Rise       ; clk_div:inst2|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Hz_int ; Rise       ; clk_div:inst2|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_10Hz_int ; Rise       ; clk_div:inst2|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Hz_int ; Rise       ; clk_div:inst2|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_10Hz_int ; Rise       ; inst2|clock_10Hz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Hz_int ; Rise       ; inst2|clock_10Hz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_10Hz_int ; Rise       ; inst2|clock_10Hz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Hz_int ; Rise       ; inst2|clock_10Hz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_10Hz_int ; Rise       ; inst2|clock_10Hz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Hz_int ; Rise       ; inst2|clock_10Hz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_10Hz_int ; Rise       ; inst2|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Hz_int ; Rise       ; inst2|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_10Hz_int ; Rise       ; inst2|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Hz_int ; Rise       ; inst2|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_10Hz_int ; Rise       ; inst2|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Hz_int ; Rise       ; inst2|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_10Hz_int ; Rise       ; inst2|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Hz_int ; Rise       ; inst2|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:inst2|clock_10Khz_int'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_10Khz_int ; Rise       ; clk_div:inst2|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Khz_int ; Rise       ; clk_div:inst2|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_10Khz_int ; Rise       ; clk_div:inst2|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Khz_int ; Rise       ; clk_div:inst2|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_10Khz_int ; Rise       ; clk_div:inst2|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Khz_int ; Rise       ; clk_div:inst2|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_10Khz_int ; Rise       ; clk_div:inst2|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Khz_int ; Rise       ; clk_div:inst2|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_10Khz_int ; Rise       ; inst2|clock_10Khz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Khz_int ; Rise       ; inst2|clock_10Khz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_10Khz_int ; Rise       ; inst2|clock_10Khz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Khz_int ; Rise       ; inst2|clock_10Khz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_10Khz_int ; Rise       ; inst2|clock_10Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Khz_int ; Rise       ; inst2|clock_10Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_10Khz_int ; Rise       ; inst2|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Khz_int ; Rise       ; inst2|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_10Khz_int ; Rise       ; inst2|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Khz_int ; Rise       ; inst2|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_10Khz_int ; Rise       ; inst2|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Khz_int ; Rise       ; inst2|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_10Khz_int ; Rise       ; inst2|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_10Khz_int ; Rise       ; inst2|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:inst2|clock_1Khz_int'                                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_1Khz_int ; Rise       ; clk_div:inst2|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Khz_int ; Rise       ; clk_div:inst2|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_1Khz_int ; Rise       ; clk_div:inst2|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Khz_int ; Rise       ; clk_div:inst2|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_1Khz_int ; Rise       ; clk_div:inst2|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Khz_int ; Rise       ; clk_div:inst2|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_1Khz_int ; Rise       ; clk_div:inst2|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Khz_int ; Rise       ; clk_div:inst2|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Khz_int ; Rise       ; inst2|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Khz_int ; Rise       ; inst2|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Khz_int ; Rise       ; inst2|clock_1Khz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Khz_int ; Rise       ; inst2|clock_1Khz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Khz_int ; Rise       ; inst2|clock_1Khz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Khz_int ; Rise       ; inst2|clock_1Khz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Khz_int ; Rise       ; inst2|clock_1Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Khz_int ; Rise       ; inst2|clock_1Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Khz_int ; Rise       ; inst2|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Khz_int ; Rise       ; inst2|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Khz_int ; Rise       ; inst2|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Khz_int ; Rise       ; inst2|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Khz_int ; Rise       ; inst2|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Khz_int ; Rise       ; inst2|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:inst2|clock_1Mhz_int'                                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_1Mhz_int ; Rise       ; clk_div:inst2|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Mhz_int ; Rise       ; clk_div:inst2|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_1Mhz_int ; Rise       ; clk_div:inst2|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Mhz_int ; Rise       ; clk_div:inst2|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_1Mhz_int ; Rise       ; clk_div:inst2|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Mhz_int ; Rise       ; clk_div:inst2|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst2|clock_1Mhz_int ; Rise       ; clk_div:inst2|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Mhz_int ; Rise       ; clk_div:inst2|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Mhz_int ; Rise       ; inst2|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Mhz_int ; Rise       ; inst2|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Mhz_int ; Rise       ; inst2|clock_1Mhz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Mhz_int ; Rise       ; inst2|clock_1Mhz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Mhz_int ; Rise       ; inst2|clock_1Mhz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Mhz_int ; Rise       ; inst2|clock_1Mhz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Mhz_int ; Rise       ; inst2|clock_1Mhz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Mhz_int ; Rise       ; inst2|clock_1Mhz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Mhz_int ; Rise       ; inst2|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Mhz_int ; Rise       ; inst2|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Mhz_int ; Rise       ; inst2|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Mhz_int ; Rise       ; inst2|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst2|clock_1Mhz_int ; Rise       ; inst2|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst2|clock_1Mhz_int ; Rise       ; inst2|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_50'                                                                                              ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_div:inst2|clock_1Hz                             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_div:inst2|clock_1Hz                             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_div:inst2|clock_1Mhz_int                        ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_div:inst2|clock_1Mhz_int                        ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_div:inst2|count_1Mhz[0]                         ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_div:inst2|count_1Mhz[0]                         ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_div:inst2|count_1Mhz[1]                         ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_div:inst2|count_1Mhz[1]                         ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_div:inst2|count_1Mhz[2]                         ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_div:inst2|count_1Mhz[2]                         ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_div:inst2|count_1Mhz[3]                         ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_div:inst2|count_1Mhz[3]                         ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_div:inst2|count_1Mhz[4]                         ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_div:inst2|count_1Mhz[4]                         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clock_50|combout                                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clock_50|combout                                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clock_50~clkctrl|inclk[0]                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clock_50~clkctrl|inclk[0]                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clock_50~clkctrl|outclk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clock_50~clkctrl|outclk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; inst2|clock_1Hz|clk                                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; inst2|clock_1Hz|clk                                 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; inst2|clock_1Mhz_int|clk                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; inst2|clock_1Mhz_int|clk                            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; inst2|count_1Mhz[0]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; inst2|count_1Mhz[0]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; inst2|count_1Mhz[1]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; inst2|count_1Mhz[1]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; inst2|count_1Mhz[2]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; inst2|count_1Mhz[2]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; inst2|count_1Mhz[3]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; inst2|count_1Mhz[3]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; inst2|count_1Mhz[4]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; inst2|count_1Mhz[4]|clk                             ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; clock_50 ; Rise       ; clock_50                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst17|video_PLL_inst|altpll_component|pll|clk[0]'                                                                          ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+---------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|green_out       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|green_out       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[0]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[0]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[1]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[1]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[2]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[2]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[3]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[3]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[4]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[4]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[5]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[5]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[6]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[6]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[7]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[7]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[8]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[8]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[9]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|h_count[9]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|horiz_sync      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|horiz_sync      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|horiz_sync_out  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|horiz_sync_out  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[2] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[3] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[3] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[4] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[4] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[5] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[5] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[6] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[6] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[7] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[7] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[8] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[8] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[9] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_column[9] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[0]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[0]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[1]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[1]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[2]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[2]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[3]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[3]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[4]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[4]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[5]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[5]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[6]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[6]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[7]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[7]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[8]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|pixel_row[8]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[0]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[0]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[1]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[1]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[2]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[2]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[3]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[3]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[4]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[4]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[5]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[5]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[6]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[6]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[7]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[7]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[8]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[8]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[9]      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|v_count[9]      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|vert_sync       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|vert_sync       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|vert_sync_out   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|vert_sync_out   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|video_on_h      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|video_on_h      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|video_on_v      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst17|video_on_v      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst17|green_out|clk            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst17|green_out|clk            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst17|h_count[0]|clk           ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst17|h_count[0]|clk           ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst17|h_count[1]|clk           ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst17|h_count[1]|clk           ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst17|h_count[2]|clk           ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst17|h_count[2]|clk           ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; SW[*]     ; clk_div:inst2|clock_1Hz ; 0.293 ; 0.293 ; Rise       ; clk_div:inst2|clock_1Hz ;
;  SW[1]    ; clk_div:inst2|clock_1Hz ; 0.293 ; 0.293 ; Rise       ; clk_div:inst2|clock_1Hz ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; SW[*]     ; clk_div:inst2|clock_1Hz ; 0.069 ; 0.069 ; Rise       ; clk_div:inst2|clock_1Hz ;
;  SW[1]    ; clk_div:inst2|clock_1Hz ; 0.069 ; 0.069 ; Rise       ; clk_div:inst2|clock_1Hz ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-----------+-------------------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+-------------------------+-------+-------+------------+---------------------------------------------------+
; HEX0[*]   ; clk_div:inst2|clock_1Hz ; 5.043 ; 5.043 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[0]  ; clk_div:inst2|clock_1Hz ; 5.043 ; 5.043 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[1]  ; clk_div:inst2|clock_1Hz ; 4.993 ; 4.993 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[2]  ; clk_div:inst2|clock_1Hz ; 4.999 ; 4.999 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[3]  ; clk_div:inst2|clock_1Hz ; 4.928 ; 4.928 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[4]  ; clk_div:inst2|clock_1Hz ; 4.912 ; 4.912 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[5]  ; clk_div:inst2|clock_1Hz ; 4.894 ; 4.894 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[6]  ; clk_div:inst2|clock_1Hz ; 4.920 ; 4.920 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
; HEX1[*]   ; clk_div:inst2|clock_1Hz ; 5.081 ; 5.081 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[0]  ; clk_div:inst2|clock_1Hz ; 5.081 ; 5.081 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[1]  ; clk_div:inst2|clock_1Hz ; 5.080 ; 5.080 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[2]  ; clk_div:inst2|clock_1Hz ; 4.850 ; 4.850 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[3]  ; clk_div:inst2|clock_1Hz ; 4.830 ; 4.830 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[4]  ; clk_div:inst2|clock_1Hz ; 4.875 ; 4.875 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[5]  ; clk_div:inst2|clock_1Hz ; 4.968 ; 4.968 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[6]  ; clk_div:inst2|clock_1Hz ; 4.961 ; 4.961 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
; VGA_Blank ; clock_50                ; 4.286 ; 4.286 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_CLK   ; clock_50                ; 1.473 ;       ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; clock_50                ; 3.061 ; 3.061 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; clock_50                ; 3.061 ; 3.061 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_HS    ; clock_50                ; 3.597 ; 3.597 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_VS    ; clock_50                ; 3.178 ; 3.178 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_CLK   ; clock_50                ;       ; 1.473 ; Fall       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
+-----------+-------------------------+-------+-------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+-----------+-------------------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+-------------------------+-------+-------+------------+---------------------------------------------------+
; HEX0[*]   ; clk_div:inst2|clock_1Hz ; 4.661 ; 4.661 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[0]  ; clk_div:inst2|clock_1Hz ; 4.808 ; 4.808 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[1]  ; clk_div:inst2|clock_1Hz ; 4.767 ; 4.767 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[2]  ; clk_div:inst2|clock_1Hz ; 4.775 ; 4.775 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[3]  ; clk_div:inst2|clock_1Hz ; 4.699 ; 4.699 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[4]  ; clk_div:inst2|clock_1Hz ; 4.670 ; 4.670 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[5]  ; clk_div:inst2|clock_1Hz ; 4.661 ; 4.661 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[6]  ; clk_div:inst2|clock_1Hz ; 4.686 ; 4.686 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
; HEX1[*]   ; clk_div:inst2|clock_1Hz ; 4.193 ; 4.193 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[0]  ; clk_div:inst2|clock_1Hz ; 4.449 ; 4.449 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[1]  ; clk_div:inst2|clock_1Hz ; 4.449 ; 4.449 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[2]  ; clk_div:inst2|clock_1Hz ; 4.223 ; 4.223 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[3]  ; clk_div:inst2|clock_1Hz ; 4.193 ; 4.193 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[4]  ; clk_div:inst2|clock_1Hz ; 4.237 ; 4.237 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[5]  ; clk_div:inst2|clock_1Hz ; 4.322 ; 4.322 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[6]  ; clk_div:inst2|clock_1Hz ; 4.317 ; 4.317 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
; VGA_Blank ; clock_50                ; 4.266 ; 4.266 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_CLK   ; clock_50                ; 1.473 ;       ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; clock_50                ; 3.061 ; 3.061 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; clock_50                ; 3.061 ; 3.061 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_HS    ; clock_50                ; 3.597 ; 3.597 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_VS    ; clock_50                ; 3.178 ; 3.178 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_CLK   ; clock_50                ;       ; 1.473 ; Fall       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
+-----------+-------------------------+-------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                               ;
+----------------------------------------------------+---------+---------+----------+---------+---------------------+
; Clock                                              ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack                                   ; -11.199 ; -2.405  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:inst2|clock_100Khz_int                    ; -0.069  ; -2.074  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:inst2|clock_100hz_int                     ; -0.070  ; -2.185  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:inst2|clock_10Hz_int                      ; -0.069  ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  clk_div:inst2|clock_10Khz_int                     ; -0.070  ; -2.405  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:inst2|clock_1Hz                           ; -1.651  ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  clk_div:inst2|clock_1Khz_int                      ; -0.070  ; -2.167  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:inst2|clock_1Mhz_int                      ; -0.069  ; -2.156  ; N/A      ; N/A     ; -0.500              ;
;  clock_50                                          ; 0.322   ; 0.144   ; N/A      ; N/A     ; 9.000               ;
;  inst17|video_PLL_inst|altpll_component|pll|clk[0] ; -11.199 ; 0.215   ; N/A      ; N/A     ; 19.000              ;
; Design-wide TNS                                    ; -22.482 ; -10.987 ; 0.0      ; 0.0     ; -32.0               ;
;  clk_div:inst2|clock_100Khz_int                    ; -0.145  ; -2.074  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:inst2|clock_100hz_int                     ; -0.147  ; -2.185  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:inst2|clock_10Hz_int                      ; -0.145  ; 0.000   ; N/A      ; N/A     ; -4.000              ;
;  clk_div:inst2|clock_10Khz_int                     ; -0.147  ; -2.405  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:inst2|clock_1Hz                           ; -10.447 ; 0.000   ; N/A      ; N/A     ; -8.000              ;
;  clk_div:inst2|clock_1Khz_int                      ; -0.107  ; -2.167  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:inst2|clock_1Mhz_int                      ; -0.145  ; -2.156  ; N/A      ; N/A     ; -4.000              ;
;  clock_50                                          ; 0.000   ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  inst17|video_PLL_inst|altpll_component|pll|clk[0] ; -11.199 ; 0.000   ; N/A      ; N/A     ; 0.000               ;
+----------------------------------------------------+---------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; SW[*]     ; clk_div:inst2|clock_1Hz ; 0.925 ; 0.925 ; Rise       ; clk_div:inst2|clock_1Hz ;
;  SW[1]    ; clk_div:inst2|clock_1Hz ; 0.925 ; 0.925 ; Rise       ; clk_div:inst2|clock_1Hz ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; SW[*]     ; clk_div:inst2|clock_1Hz ; 0.069 ; 0.069 ; Rise       ; clk_div:inst2|clock_1Hz ;
;  SW[1]    ; clk_div:inst2|clock_1Hz ; 0.069 ; 0.069 ; Rise       ; clk_div:inst2|clock_1Hz ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-----------+-------------------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+-------------------------+-------+-------+------------+---------------------------------------------------+
; HEX0[*]   ; clk_div:inst2|clock_1Hz ; 9.456 ; 9.456 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[0]  ; clk_div:inst2|clock_1Hz ; 9.456 ; 9.456 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[1]  ; clk_div:inst2|clock_1Hz ; 9.408 ; 9.408 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[2]  ; clk_div:inst2|clock_1Hz ; 9.388 ; 9.388 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[3]  ; clk_div:inst2|clock_1Hz ; 9.227 ; 9.227 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[4]  ; clk_div:inst2|clock_1Hz ; 9.185 ; 9.185 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[5]  ; clk_div:inst2|clock_1Hz ; 9.171 ; 9.171 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[6]  ; clk_div:inst2|clock_1Hz ; 9.224 ; 9.224 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
; HEX1[*]   ; clk_div:inst2|clock_1Hz ; 9.494 ; 9.494 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[0]  ; clk_div:inst2|clock_1Hz ; 9.494 ; 9.494 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[1]  ; clk_div:inst2|clock_1Hz ; 9.494 ; 9.494 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[2]  ; clk_div:inst2|clock_1Hz ; 9.090 ; 9.090 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[3]  ; clk_div:inst2|clock_1Hz ; 9.053 ; 9.053 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[4]  ; clk_div:inst2|clock_1Hz ; 9.122 ; 9.122 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[5]  ; clk_div:inst2|clock_1Hz ; 9.345 ; 9.345 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[6]  ; clk_div:inst2|clock_1Hz ; 9.304 ; 9.304 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
; VGA_Blank ; clock_50                ; 8.844 ; 8.844 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_CLK   ; clock_50                ; 2.937 ;       ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; clock_50                ; 6.000 ; 6.000 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; clock_50                ; 6.000 ; 6.000 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_HS    ; clock_50                ; 7.207 ; 7.207 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_VS    ; clock_50                ; 6.247 ; 6.247 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_CLK   ; clock_50                ;       ; 2.937 ; Fall       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
+-----------+-------------------------+-------+-------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+-----------+-------------------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+-------------------------+-------+-------+------------+---------------------------------------------------+
; HEX0[*]   ; clk_div:inst2|clock_1Hz ; 4.661 ; 4.661 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[0]  ; clk_div:inst2|clock_1Hz ; 4.808 ; 4.808 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[1]  ; clk_div:inst2|clock_1Hz ; 4.767 ; 4.767 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[2]  ; clk_div:inst2|clock_1Hz ; 4.775 ; 4.775 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[3]  ; clk_div:inst2|clock_1Hz ; 4.699 ; 4.699 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[4]  ; clk_div:inst2|clock_1Hz ; 4.670 ; 4.670 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[5]  ; clk_div:inst2|clock_1Hz ; 4.661 ; 4.661 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX0[6]  ; clk_div:inst2|clock_1Hz ; 4.686 ; 4.686 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
; HEX1[*]   ; clk_div:inst2|clock_1Hz ; 4.193 ; 4.193 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[0]  ; clk_div:inst2|clock_1Hz ; 4.449 ; 4.449 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[1]  ; clk_div:inst2|clock_1Hz ; 4.449 ; 4.449 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[2]  ; clk_div:inst2|clock_1Hz ; 4.223 ; 4.223 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[3]  ; clk_div:inst2|clock_1Hz ; 4.193 ; 4.193 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[4]  ; clk_div:inst2|clock_1Hz ; 4.237 ; 4.237 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[5]  ; clk_div:inst2|clock_1Hz ; 4.322 ; 4.322 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
;  HEX1[6]  ; clk_div:inst2|clock_1Hz ; 4.317 ; 4.317 ; Rise       ; clk_div:inst2|clock_1Hz                           ;
; VGA_Blank ; clock_50                ; 4.266 ; 4.266 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_CLK   ; clock_50                ; 1.473 ;       ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; clock_50                ; 3.061 ; 3.061 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; clock_50                ; 3.061 ; 3.061 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_HS    ; clock_50                ; 3.597 ; 3.597 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_VS    ; clock_50                ; 3.178 ; 3.178 ; Rise       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_CLK   ; clock_50                ;       ; 1.473 ; Fall       ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ;
+-----------+-------------------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                   ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; clk_div:inst2|clock_1Hz                           ; clk_div:inst2|clock_1Hz                           ; 40       ; 0        ; 0        ; 0        ;
; clk_div:inst2|clock_1Khz_int                      ; clk_div:inst2|clock_1Khz_int                      ; 11       ; 0        ; 0        ; 0        ;
; clk_div:inst2|clock_100hz_int                     ; clk_div:inst2|clock_1Khz_int                      ; 1        ; 1        ; 0        ; 0        ;
; clk_div:inst2|clock_1Mhz_int                      ; clk_div:inst2|clock_1Mhz_int                      ; 11       ; 0        ; 0        ; 0        ;
; clk_div:inst2|clock_100Khz_int                    ; clk_div:inst2|clock_1Mhz_int                      ; 1        ; 1        ; 0        ; 0        ;
; clk_div:inst2|clock_10Hz_int                      ; clk_div:inst2|clock_10Hz_int                      ; 12       ; 0        ; 0        ; 0        ;
; clk_div:inst2|clock_1Khz_int                      ; clk_div:inst2|clock_10Khz_int                     ; 1        ; 1        ; 0        ; 0        ;
; clk_div:inst2|clock_10Khz_int                     ; clk_div:inst2|clock_10Khz_int                     ; 11       ; 0        ; 0        ; 0        ;
; clk_div:inst2|clock_10Hz_int                      ; clk_div:inst2|clock_100hz_int                     ; 1        ; 1        ; 0        ; 0        ;
; clk_div:inst2|clock_100hz_int                     ; clk_div:inst2|clock_100hz_int                     ; 11       ; 0        ; 0        ; 0        ;
; clk_div:inst2|clock_10Khz_int                     ; clk_div:inst2|clock_100Khz_int                    ; 1        ; 1        ; 0        ; 0        ;
; clk_div:inst2|clock_100Khz_int                    ; clk_div:inst2|clock_100Khz_int                    ; 11       ; 0        ; 0        ; 0        ;
; clk_div:inst2|clock_10Hz_int                      ; clock_50                                          ; 1        ; 0        ; 0        ; 0        ;
; clock_50                                          ; clock_50                                          ; 28       ; 0        ; 0        ; 0        ;
; clk_div:inst2|clock_1Hz                           ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 405333   ; 0        ; 0        ; 0        ;
; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 216978   ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                    ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; clk_div:inst2|clock_1Hz                           ; clk_div:inst2|clock_1Hz                           ; 40       ; 0        ; 0        ; 0        ;
; clk_div:inst2|clock_1Khz_int                      ; clk_div:inst2|clock_1Khz_int                      ; 11       ; 0        ; 0        ; 0        ;
; clk_div:inst2|clock_100hz_int                     ; clk_div:inst2|clock_1Khz_int                      ; 1        ; 1        ; 0        ; 0        ;
; clk_div:inst2|clock_1Mhz_int                      ; clk_div:inst2|clock_1Mhz_int                      ; 11       ; 0        ; 0        ; 0        ;
; clk_div:inst2|clock_100Khz_int                    ; clk_div:inst2|clock_1Mhz_int                      ; 1        ; 1        ; 0        ; 0        ;
; clk_div:inst2|clock_10Hz_int                      ; clk_div:inst2|clock_10Hz_int                      ; 12       ; 0        ; 0        ; 0        ;
; clk_div:inst2|clock_1Khz_int                      ; clk_div:inst2|clock_10Khz_int                     ; 1        ; 1        ; 0        ; 0        ;
; clk_div:inst2|clock_10Khz_int                     ; clk_div:inst2|clock_10Khz_int                     ; 11       ; 0        ; 0        ; 0        ;
; clk_div:inst2|clock_10Hz_int                      ; clk_div:inst2|clock_100hz_int                     ; 1        ; 1        ; 0        ; 0        ;
; clk_div:inst2|clock_100hz_int                     ; clk_div:inst2|clock_100hz_int                     ; 11       ; 0        ; 0        ; 0        ;
; clk_div:inst2|clock_10Khz_int                     ; clk_div:inst2|clock_100Khz_int                    ; 1        ; 1        ; 0        ; 0        ;
; clk_div:inst2|clock_100Khz_int                    ; clk_div:inst2|clock_100Khz_int                    ; 11       ; 0        ; 0        ; 0        ;
; clk_div:inst2|clock_10Hz_int                      ; clock_50                                          ; 1        ; 0        ; 0        ; 0        ;
; clock_50                                          ; clock_50                                          ; 28       ; 0        ; 0        ; 0        ;
; clk_div:inst2|clock_1Hz                           ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 405333   ; 0        ; 0        ; 0        ;
; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; inst17|video_PLL_inst|altpll_component|pll|clk[0] ; 216978   ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 8     ; 8    ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 62    ; 62   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Mar 02 15:11:13 2023
Info: Command: quartus_sta clock -c clock
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'clock.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clock_50 clock_50
    Info (332110): create_generated_clock -source {inst17|video_PLL_inst|altpll_component|pll|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {inst17|video_PLL_inst|altpll_component|pll|clk[0]} {inst17|video_PLL_inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_div:inst2|clock_1Hz clk_div:inst2|clock_1Hz
    Info (332105): create_clock -period 1.000 -name clk_div:inst2|clock_10Hz_int clk_div:inst2|clock_10Hz_int
    Info (332105): create_clock -period 1.000 -name clk_div:inst2|clock_100hz_int clk_div:inst2|clock_100hz_int
    Info (332105): create_clock -period 1.000 -name clk_div:inst2|clock_1Khz_int clk_div:inst2|clock_1Khz_int
    Info (332105): create_clock -period 1.000 -name clk_div:inst2|clock_10Khz_int clk_div:inst2|clock_10Khz_int
    Info (332105): create_clock -period 1.000 -name clk_div:inst2|clock_100Khz_int clk_div:inst2|clock_100Khz_int
    Info (332105): create_clock -period 1.000 -name clk_div:inst2|clock_1Mhz_int clk_div:inst2|clock_1Mhz_int
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.199
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.199       -11.199 inst17|video_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    -1.651       -10.447 clk_div:inst2|clock_1Hz 
    Info (332119):    -0.070        -0.147 clk_div:inst2|clock_100hz_int 
    Info (332119):    -0.070        -0.147 clk_div:inst2|clock_10Khz_int 
    Info (332119):    -0.070        -0.107 clk_div:inst2|clock_1Khz_int 
    Info (332119):    -0.069        -0.145 clk_div:inst2|clock_100Khz_int 
    Info (332119):    -0.069        -0.145 clk_div:inst2|clock_10Hz_int 
    Info (332119):    -0.069        -0.145 clk_div:inst2|clock_1Mhz_int 
    Info (332119):     0.322         0.000 clock_50 
Info (332146): Worst-case hold slack is -2.405
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.405        -2.405 clk_div:inst2|clock_10Khz_int 
    Info (332119):    -2.185        -2.185 clk_div:inst2|clock_100hz_int 
    Info (332119):    -2.167        -2.167 clk_div:inst2|clock_1Khz_int 
    Info (332119):    -2.156        -2.156 clk_div:inst2|clock_1Mhz_int 
    Info (332119):    -2.074        -2.074 clk_div:inst2|clock_100Khz_int 
    Info (332119):     0.391         0.000 clk_div:inst2|clock_10Hz_int 
    Info (332119):     0.391         0.000 clk_div:inst2|clock_1Hz 
    Info (332119):     0.391         0.000 inst17|video_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.448         0.000 clock_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -0.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.500        -8.000 clk_div:inst2|clock_1Hz 
    Info (332119):    -0.500        -4.000 clk_div:inst2|clock_100Khz_int 
    Info (332119):    -0.500        -4.000 clk_div:inst2|clock_100hz_int 
    Info (332119):    -0.500        -4.000 clk_div:inst2|clock_10Hz_int 
    Info (332119):    -0.500        -4.000 clk_div:inst2|clock_10Khz_int 
    Info (332119):    -0.500        -4.000 clk_div:inst2|clock_1Khz_int 
    Info (332119):    -0.500        -4.000 clk_div:inst2|clock_1Mhz_int 
    Info (332119):     9.000         0.000 clock_50 
    Info (332119):    19.000         0.000 inst17|video_PLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.825
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.825        -4.825 inst17|video_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    -0.268        -1.241 clk_div:inst2|clock_1Hz 
    Info (332119):     0.504         0.000 clk_div:inst2|clock_1Khz_int 
    Info (332119):     0.505         0.000 clk_div:inst2|clock_10Khz_int 
    Info (332119):     0.507         0.000 clk_div:inst2|clock_100hz_int 
    Info (332119):     0.508         0.000 clk_div:inst2|clock_100Khz_int 
    Info (332119):     0.508         0.000 clk_div:inst2|clock_10Hz_int 
    Info (332119):     0.508         0.000 clk_div:inst2|clock_1Mhz_int 
    Info (332119):     0.736         0.000 clock_50 
Info (332146): Worst-case hold slack is -1.440
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.440        -1.440 clk_div:inst2|clock_10Khz_int 
    Info (332119):    -1.342        -1.342 clk_div:inst2|clock_100hz_int 
    Info (332119):    -1.331        -1.331 clk_div:inst2|clock_1Khz_int 
    Info (332119):    -1.321        -1.321 clk_div:inst2|clock_1Mhz_int 
    Info (332119):    -1.312        -1.312 clk_div:inst2|clock_100Khz_int 
    Info (332119):     0.144         0.000 clock_50 
    Info (332119):     0.215         0.000 clk_div:inst2|clock_10Hz_int 
    Info (332119):     0.215         0.000 clk_div:inst2|clock_1Hz 
    Info (332119):     0.215         0.000 inst17|video_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -0.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.500        -8.000 clk_div:inst2|clock_1Hz 
    Info (332119):    -0.500        -4.000 clk_div:inst2|clock_100Khz_int 
    Info (332119):    -0.500        -4.000 clk_div:inst2|clock_100hz_int 
    Info (332119):    -0.500        -4.000 clk_div:inst2|clock_10Hz_int 
    Info (332119):    -0.500        -4.000 clk_div:inst2|clock_10Khz_int 
    Info (332119):    -0.500        -4.000 clk_div:inst2|clock_1Khz_int 
    Info (332119):    -0.500        -4.000 clk_div:inst2|clock_1Mhz_int 
    Info (332119):     9.000         0.000 clock_50 
    Info (332119):    19.000         0.000 inst17|video_PLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4544 megabytes
    Info: Processing ended: Thu Mar 02 15:11:16 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


