---
{"dg-publish":true,"permalink":"/200-Study/Computer Organization/第 4 章 存储器/","noteIcon":""}
---


# 第 4 章 存储器

# 4.1 概述

## 4.1.1 存储器分类

1. 按存储介质分类
    1. 半导体存储器（易失性）：TTL、MOS
    2. 磁表面存储器（非易失性）：磁头、磁载体
    3. 磁芯存储器（非易失性）：硬磁材料、环状元件
    4. 光盘存储器（非易失性）：激光、磁光材料
2. 按存取方式分类
    1. 存取时间与物理地址无关（随机访问）
        1. RAM 随机存储器：在程序的执行过程中可读可写
        2. ROM 只读存储器：在程序的执行过程中只读
    2. 存取时间与物理地址有关（串行访问）
        1. 顺序存取存储器：磁带
        2. 直接存取存储器：磁盘
3. 按在计算机中的作用分类
    1. 主存储器
        1. RAM：静态 RAM、动态 RAM
        2. ROM：MROM 掩模型只读存储器、PROM 可编程只读存储器、EPROM 可擦除可编程只读存储器、EEPROM 用电可擦除可编程只读存储器
    2. Flash Memory 闪速存储器：如 U 盘
    3. Cache 高速缓冲存储器
    4. 辅助存储器：磁盘、磁带、光盘

## 4.1.2 存储器的层次结构

1. 存储器三个主要特性的关系

    ![CO_4_01](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_01.png)

2. 缓存 - 主存层次和主存 - 辅存层次

    ![CO_4_02](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_02.png)

# 4.2 主存储器

## 4.2.1 概述

- 主存的基本组成：存储体、驱动器、译码器、读写电路、控制电路、MAR、MDR

    ![CO_4_03](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_03.png)

- 主存与 CPU 之间的联系

    ![CO_4_04](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_04.png)

- 主存中存储单元地址的分配

    ![CO_4_05](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_05.png)

- 主存的技术指标
    1. 存储容量：主存存放二进制代码的总位数，即存储容量 = 存储单元个数 X 存储字长，或用字节总数表示即存储容量 = 存储单元个数 X 存储字长 / 8
    2. 存储速度：存取时间 < 存取周期
        1. 存取时间：存储器的访问时间（读出时间或写入时间）
        2. 存取周期：连续两次独立的存储器操作（读或写）所需的最小间隔时间
    3. 存储器带宽：单位时间内存储器存取的信息量，单位可用字 / 秒或位 / 秒表示

## 4.2.2 半导体存储芯片简介

- 半导体存储芯片的基本结构

    ![CO_4_06](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_06.png)

    控制线有片选线和读写控制线两种。

    读写控制线决定芯片进行读/写操作，片选线选择存储芯片

    ![CO_4_07](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_07.png)

    ![CO_4_08](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_08.png)

- 半导体存储芯片的译码驱动方式
    1. 线选法，图中地址译码器用 4 个输入控制 16 个输出

        缺点：不适用于大容量存储芯片

        ![CO_4_09](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_09.png)

    2. 重合法

        ![CO_4_10](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_10.png)

## 4.2.3 随机存取存储器（RAM）

### 静态 RAM（SRAM）

- 静态 RAM 基本单元电路：由 MOS 管组成的触发器基本电路

    ![CO_4_11](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_11.png)

- 静态 RAM 基本电路的读操作

    ![CO_4_12](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_12.png)

- 静态 RAM 基本电路的写操作

    ![CO_4_13](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_13.png)

- 静态 RAM 芯片举例

    ![CO_4_14](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_14.png)

    ![CO_4_15](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_15.png)

    ![CO_4_16](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_16.png)

### 动态 RAM（DRAM）

- 动态 RAM 基本单元电路：有三管式和单管式，它们的共同特点都是靠电容存储电荷的原理来寄存信息

    ![CO_4_17](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_17.png)

- 动态 RAM 芯片举例

    ![CO_4_18](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_18.png)

    ![CO_4_19](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_19.png)

    ![CO_4_20](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_20.png)

    ![CO_4_21](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_21.png)

    ![CO_4_22](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_22.png)

- 动态 RAM 刷新

    刷新与行地址有关，刷新方法有三种

    - 集中刷新：在规定的一个刷新周期内，对全部存储单元集中一段时间进行刷新，此刻必须停止读/写操作。

        （存取周期为 0.5 us，刷新周期为 2ms，即 4000 个存取周期）以 128 X 128 矩阵为例

        ![CO_4_23](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_23.png)

        死区 ：0.5 us X 128 =64 us；死时间率：128 / 4000 X 100% = 3.2%

    - 分散刷新：指对每行存储单元的刷新分散到每个存取周期内完成。

        （存取周期为 1 us）

        ![CO_4_24](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_24.png)

    - 异步刷新：分散刷新与集中刷新相结合

        对于 128 X 128 的存储芯片（存取周期为 0.5 us）

        ![CO_4_25](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_25.png)

### 静态 RAM 和动态 RAM 的比较

|  | SRAM | DRAM |
| --- | --- | --- |
| 存储原理 | 触发器 | 电容 |
| 集成度 | 低 | 高 |
| 芯片引脚 | 多 | 少 |
| 功耗 | 大 | 小 |
| 价格 | 高 | 低 |
| 速度 | 快 | 慢 |
| 刷新 | 无 | 有 |
| 用途 | 高速缓存 Cache | 主存 |

## 4.2.4 只读存储器（ROM）

对半导体 ROM 而言，基本器件为两种：MOS 型和 TTL 型

- 掩模 ROM（MROM）

    行列选择线交叉处有 MOS 管为“1”
    行列选择线交叉处无 MOS 管为“0”

- PROM（一次性编程）

    ![CO_4_26](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_26.png)

- EPROM（多次性编程）：价格便宜，集成度高

    ![CO_4_27](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_27.png)

- EEPROM（多次性编程、可擦写）：电可擦写、局部擦写、全部擦写
- Flash Memory（闪速型存储器）：具备前者优点且具备 RAM 功能

## 4.2.5 存储器与 CPU 的连接

- 存储器容量的扩展
    1. 位扩展（增加存储字长）

        用 2 片 1K X 4 位存储芯片组成 1K X 8 位 的存储器（10 根地址线，8 根数据线）

        两个片选器连接在一起，使两个芯片同时工作输出 8 位数据

        ![CO_4_28](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_28.png)

    2. 字扩展（增加存储字的数量）

        用 2 片 1K X 8 位存储芯片组成 2K X 8 位 的存储器（11 根地址线，8 根数据线）

        用 A10 作为两块芯片的片选线，控制选择哪块芯片作为输出

        ![CO_4_29](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_29.png)

    3. 字、位同时扩展

        用 8 片 1K X 4 位存储芯片组成 4K X 8 位 的存储器（12 根地址线，8 根数据线）

        8 根地址线直接与芯片相连，剩余两根作为片选线

        ![CO_4_30](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_30.png)

- 存储器与 CPU 的连接
    1. 地址线的连接：低位作为地址选择信号，高位作为片选信号
    2. 数据线的连接：CPU 数据线数量比存储器数据线数量多时，进行位扩展
    3. 读/写命令线的连接：将 CPU 读写命令线直接与各存储芯片读写控制端直接响亮，ROM 除外（只能读，不能写）
    4. 片选线的连接：片选有效信号与 CPU 的访存控制信号 $\overline{MREQ}$ （低电平有效）和地址有关。CPU 对存储器的访问信号一定要在存储器片选信号中进行体现；每一个内存芯片都有自己的地址范围，这个地址范围必须满足 CPU 的要求
    5. 合理选择存储芯片：存储芯片类型 ROM（存放系统程序、标准子程序和各类常数） 或 RAM（为用户编程而设置） 和数量的选择。
    6. 其他：时序、负载
    7. 举例：P94，例 4.1 4.2 4.3

## 4.2.6 存储器的校验

- 编码的最小距离：任意两组合法代码之间二进制位数的最少差异，编码的纠错、捡错能力与编码的最小距离有关；

    $$
    L - 1 = D + C (D \geq C) \\ L —— 编码的最小距离 \\ D —— 检测错误的位数 \\ C —— 纠正错误的位数
    $$

    汉明码是具有一位纠错能力的编码

- 汉明码：奇偶校验、分组校验，汉明码的分组是一种非划分方式，编码最小距离是 3
    - 偶校验：增加一位校验位，使整个校验码中 1 的个数为偶数
    - 奇校验：增加一位校验位，使整个校验码中 1 的个数为奇数
- 汉明码的组成
    - 添加 k 个检测位：$2^{k}\ge n+ k + 1$
    - 检测位的位置：$2^{i}\space(i=0,1,2,3,…)$
    - 检测位的取值：检测位的取值与该位所在的检测小组中承担的奇偶校验任务有关

        ![CO_4_31](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_31.png)

        ![CO_4_32](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_32.png)

        ![CO_4_33](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_33.png)

        配偶原则即偶校验原则

- 汉明码的纠错过程

    ![CO_4_34](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_34.png)

    ![CO_4_35](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_35.png)

    ![CO_4_36](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_36.png)

## 4.2.7 提高访存速度的措施

- 采用高速器件
- 采用层次结构 Cache - 主存
- 调整主存结构
    1. 单体多字系统

        如 16 位 CPU，64 位的主存存储字长，CPU 一次取出 64 位数据放入寄存器，可以增加存储器的带宽

        向存储器写数据时，CPU 提供 16 位数据，但是最终写入内存的数据是 64 位，导致有 48 位数据被修改，因此需要增加硬件实现主存写入功能

        在从内存取数据时，若取出数据的第一个字是跳转指令，且该指令跳转范围超出所取数据范围，这将导致取出的数据只有第一个字有效，其他三个字为无效数据

        ![CO_4_37](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_37.png)

    2. 多体并行系统
        1. 高位交叉，顺序编制，主要应用于存储器容量扩展

            易造成某一个存储体非常繁忙，而其他存储体空闲

            ![CO_4_38](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_38.png)

            ![CO_4_39](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_39.png)

        2. 低位交叉，各个体轮流编制，主要应用于存储器提高带宽（访问速度）

            ![CO_4_40](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_40.png)

            ![CO_4_41](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_41.png)

            特点：在不改变存取周期的前提下，增加存储器的带宽

            ![CO_4_42](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_42.png)

            ![CO_4_43](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_43.png)

    3. 高性能存储芯片
        1. SDRAM（同步 DRAM）：在系统时钟的控制下进行读写，CPU 无需等待
        2. RDRAM：由 Rambus 开发，主要解决存储器带宽问题
        3. CDRAM（带 Cache 的 DRAM）：在 DRAM 的芯片内集成一个由 SRAM 组成的 Cache，有利于猝发式读取

# 4.3 高速缓冲存储器

## 4.3.1 概述

- 问题的提出：避免 CPU 空等现象，CPU 和主存（DRAM）的速度差异

    程序访问的局部性原理：由于指令和数据在主存内都是连续存放的，并且有些指令和数据往往会被多次调用，即指令和数据在主存的地址分布不是随机的，而是相对簇聚，使得 CPU 在执行程序时，访存具有相对的局部性

- Cache 的工作原理
    1. 主存和缓存的编址

        主存和缓存按块存储，块的大小相同，交换数据也是以块为单位

        ![CO_4_44](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_44.png)

    2. 命中与未命中

        缓存共有 C 块，主存共有 M 块，$M \gg C$

        命中：主存块调入缓存，主存块与缓存块建立了对应关系，用标记记录与某缓存块建立了对应关系的主存块号

        未命中：主存块未调入缓存，主存块与缓存块未建立对应关系

    3. Cache 的命中率

        CPU 欲访问的信息在 Cache 中的比率，命中率 与 Cache 的容量与块长有关，一般每块可取 4 ~ 8 个字，块长取一个存取周期内从主存调出的信息长度

    4. Cache - 主存系统的效率

        效率 $e$ 与命中率有关

        $$
        e = \frac{访问 \ Cache \ 的时间}{平均访问时间} \times 100 \%
        $$

        设 Cache 命中率为 $h$，访问 Cache 的时间为 $t_c$，访问主存的时间为 $t_m$

        $$
        则 \ e=\frac {t_c} {h \times t_c + (1 - h) \times t_m} \times 100 \% \in [\frac {t_c} {t_m}, \ 1]
        $$

- Cache 的基本结构

    ![CO_4_45](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_45.png)

    1. Cache 存储体：以块为单位与主存交换信息。
    2. 地址映射变换机构：将 CPU 送来的主存地址转换为 Cache 地址，主要是主存的块号（高位地址）与 Cache 块号间的转换。用于判断是否命中、是否满。
    3. 替换机构：当 Cache 内容已满，无法接受来自主存块的信息时，就由 Cache 内的替换机构按一定的替换算法把新的主存块调入 Cache。

        <aside>
        💡 Cache 对用户是透明的，即用户编程时所用到的地址是主存地址，用户根本不知道主存块是否已调入 Cache 内。因为，将主存块调入 Cache 的任务全部由机器硬件自动完成。

        </aside>

- Cache 的读写操作
    1. 读操作

        ![CO_4_46](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_46.png)

    2. 写操作

        对 Cache 块内写入的信息，必须与被映射的主存块内的信息完全一致。主要有两种方法：

        1. 写直达法 Write - through（存直达法 Store - through）

            写操作时数据既写入 Cache 又写入主存，写操作时间就是访问主存的时间，Cache 块退出时，不需要对主存执行写操作，更新策略比较容易实现。

        2. 写回法 Write - back

            写操作时只把数据写入 Cache 而不写入主存，当 Cache 数据被替换出去时才写回主存，写操作时间就是访问 Cache 的时间，Cache 块退出时，被替换的块需写回主存，增加了 Cache 的复杂性。

- Cache 的改进
    1. 增加 Cache 的级数：片载（片内） Cache、片外 Cache（主存和片内缓存之间）
    2. 统一缓存和分立缓存

        这里讨论的两个缓存是指令缓存和数据缓存。统一还是分立缓存需考虑两个因素：主存结构有（缓存方式应与主存存储方案一致）、机器对指令的控制方式（采用超前控制或流水控制方式时，一般采用分立缓存）

## 4.3.2 Cache - 主存的地址映射

### 直接映射

![CO_4_47](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_47.png)

每个主存块只与一个缓存块相对应，映射关系为 $i = j \ mod \ C \ 或 \ i = j \ mod \ 2^C$，其中 i 为缓存块号，j 为主存块号，C 为缓存块数。

优点：实现简单，只需利用主存地址的某些位直接判断，即可确定所需字块是否在缓存中。

缺点：不够灵活，因为每主存块只能固定地对某个缓存块，即使还有许多空缓存块，使缓存得不到充分利用。

### 全相联映射

![CO_4_48](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_48.png)

允许主存中每一个字块映射到 Cache 中任何一块位置上。

优点：利用率高。

缺点：逻辑电路甚多，成本较高，而且还需要采用各种措施来减少地址的比较次数。

### 组相联映射

![CO_4_49](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_49.png)

对直接映射和全相联映射的一种折中，组间直接映射，组内全相联映射，。它把 Cache 分为 Q 组，每组有 R 块，并有以下关系：

$$
i=j \ mod \ Q
$$

其中，i 为缓存的组号，j 为主存的块号。

<aside>
💡 靠近 CPU 的 Cache 用直接映射或者组内块数较少的组相联映射；中间层次的 Cache 用组相联；距离 CPU 较远的 Cache 用全相联。

</aside>

## 4.3.3 替换算法

1. 先进先出（First - In - First - Out，FIFO）算法
2. 近期最少使用（Least Recently Used，LRU）算法
3. 随机法

# 4.4 辅助存储器

## 4.4.1 概述

1. 特点：不直接与 CPU 交换信息
2. 磁表面存储器的技术指标
    1. 记录密度：单位长度内所存储的二进制信息量。磁盘存储器用道密度和位密度表示；磁带存储器用位密度表示。

        道密度 $D_t$：磁盘沿半径方向单位长度的磁道数，单位 tpi（Track Per Inch，道每英寸）或 bpm（位每毫米）。$D_t = {1 \over P}$，P 为道距。

        位密度或线密度 $D_b$：单位长度磁道能记录二进制信息的位数，单位 bpi（Bits Per Inch，道每英寸）或 bpm（位每毫米）。$D_t = {{f_t} \over {\pi d_{min}}}$，$f_t$ 为每道总位数，$d_{min}$ 为同心圆中的最小直径（磁盘最内圈）。

    2. 存储容量：外存所能存储的二进制信息总数量。$C = n \times k \times s$，其中， C 为存储总容量，n 为存放信息的盘面数，k 为每个盘面的磁道数，s 为每条磁道上记录的二进制代码数。
    3. 平均寻址时间：寻道时间 + 等待时间
    4. 数据传输率：单位时间内磁表面存储器向主机传送数据的位数或字节数。$D_r = D_b \times V$，$D_r$ 为数据传输率， $D_b$ 记录密度，V 记录介质的运动速度。
    5. 误码率：出错信息位数与读出信息的总位数之比

## 4.4.2 磁记录原理

1. 磁记录原理

## 4.4.3 硬磁盘存储器

1. 硬磁盘存储器的类型
    1. 固定磁头和移动磁头
    2. 可换盘和固定盘
2. 硬磁盘存储器结构

    ![CO_4_50](https://image-1256466424.cos.accelerate.myqcloud.com/CO_4_50.png)

    1. 磁盘控制器
        - 接收主机发来的命令，转换成磁盘驱动器的控制命令
        - 实现主机和驱动器之间的数据格式转换
        - 控制磁盘驱动器读写
        - 磁盘控制器时主机与磁盘驱动器之间的接口

## 4.4.4 软磁盘存储器

|  | 硬盘 | 软盘 |
| --- | --- | --- |
| 速度 | 高 | 低 |
| 磁头 | 固定、活动 | 活动 |
| 读写方式 | 浮动磁头读写 | 接触盘片读写 |
| 盘片 | 固定盘、盘组、大部分不可换 | 可换盘片 |
| 价格 | 高 | 低 |
| 环境 | 苛刻 | 不苛刻 |

## 4.4.5 光盘存储器

采用光存储技术，利用激光写入和读出

| 第一代光存储技术 | 采用非磁性介质 | 不可擦写 | 热作用原理 |
| --- | --- | --- | --- |
| 第二代光存储技术 | 采用磁性介质 | 可擦写 | 热磁效应 |
