=== Predecode Output ===
Instruction count: 1
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0x4
modrm            : 0x0
sib              : 0x0
disp             : 0x0
disp_size_mux    : 0
imm              : 0x10
imm_size_mux     : 0
eip              : 0x0
eip_new          : 0x2
reg0_mux         : 0
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 2
prefix_mux       : [0, 1, 0]
ext_opcode       : 0
opcode           : 0x5
modrm            : 0x0
sib              : 0x0
disp             : 0x0
disp_size_mux    : 0
imm              : 0x1001
imm_size_mux     : 1
eip              : 0x2
eip_new          : 0x6
reg0_mux         : 0
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 3
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0x83
modrm            : 0xc0
sib              : 0x0
disp             : 0x0
disp_size_mux    : 0
imm              : 0x1
imm_size_mux     : 0
eip              : 0x6
eip_new          : 0x9
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 4
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0x80
modrm            : 0x5
sib              : 0x0
disp             : 0x1000
disp_size_mux    : 0
imm              : 0x5
imm_size_mux     : 0
eip              : 0x9
eip_new          : 0x10
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 5
prefix_mux       : [0, 1, 0]
ext_opcode       : 0
opcode           : 0x81
modrm            : 0x5
sib              : 0x0
disp             : 0x2000
disp_size_mux    : 0
imm              : 0x101
imm_size_mux     : 1
eip              : 0x10
eip_new          : 0x19
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 6
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0x83
modrm            : 0x5
sib              : 0x0
disp             : 0x2000
disp_size_mux    : 0
imm              : 0x1
imm_size_mux     : 0
eip              : 0x19
eip_new          : 0x20
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 7
prefix_mux       : [0, 1, 0]
ext_opcode       : 0
opcode           : 0x83
modrm            : 0x5
sib              : 0x0
disp             : 0x3000
disp_size_mux    : 0
imm              : 0xfe
imm_size_mux     : 0
eip              : 0x20
eip_new          : 0x28
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 8
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0x83
modrm            : 0x5
sib              : 0x0
disp             : 0x4000
disp_size_mux    : 0
imm              : 0x1
imm_size_mux     : 0
eip              : 0x28
eip_new          : 0x2f
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 9
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0x0
modrm            : 0x5
sib              : 0x0
disp             : 0x5000
disp_size_mux    : 0
imm              : 0x0
imm_size_mux     : 0
eip              : 0x2f
eip_new          : 0x35
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 10
prefix_mux       : [0, 1, 0]
ext_opcode       : 0
opcode           : 0x1
modrm            : 0x5
sib              : 0x0
disp             : 0x6000
disp_size_mux    : 0
imm              : 0x0
imm_size_mux     : 0
eip              : 0x35
eip_new          : 0x3c
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 11
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0x1
modrm            : 0x5
sib              : 0x0
disp             : 0x7000
disp_size_mux    : 0
imm              : 0x0
imm_size_mux     : 0
eip              : 0x3c
eip_new          : 0x42
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 12
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0x2
modrm            : 0x5
sib              : 0x0
disp             : 0x8000
disp_size_mux    : 0
imm              : 0x0
imm_size_mux     : 0
eip              : 0x42
eip_new          : 0x48
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 13
prefix_mux       : [0, 1, 0]
ext_opcode       : 0
opcode           : 0x3
modrm            : 0x5
sib              : 0x0
disp             : 0x9000
disp_size_mux    : 0
imm              : 0x0
imm_size_mux     : 0
eip              : 0x48
eip_new          : 0x4f
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 14
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0x3
modrm            : 0x5
sib              : 0x0
disp             : 0xa000
disp_size_mux    : 0
imm              : 0x0
imm_size_mux     : 0
eip              : 0x4f
eip_new          : 0x55
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 15
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0x1
modrm            : 0x5
sib              : 0x0
disp             : 0xb004
disp_size_mux    : 0
imm              : 0x0
imm_size_mux     : 0
eip              : 0x55
eip_new          : 0x5b
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 16
prefix_mux       : [0, 0, 0]
ext_opcode       : 1
opcode           : 0x6f
modrm            : 0x5
sib              : 0x0
disp             : 0xb000
disp_size_mux    : 0
imm              : 0x0
imm_size_mux     : 0
eip              : 0x5b
eip_new          : 0x62
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 17
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0x8e
modrm            : 0x1d
sib              : 0x0
disp             : 0xb004
disp_size_mux    : 0
imm              : 0x0
imm_size_mux     : 0
eip              : 0x62
eip_new          : 0x68
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 18
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0x86
modrm            : 0x5
sib              : 0x0
disp             : 0xd000
disp_size_mux    : 0
imm              : 0x0
imm_size_mux     : 0
eip              : 0x68
eip_new          : 0x6e
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 19
prefix_mux       : [0, 1, 0]
ext_opcode       : 1
opcode           : 0xb1
modrm            : 0x1d
sib              : 0x0
disp             : 0xe000
disp_size_mux    : 0
imm              : 0x0
imm_size_mux     : 0
eip              : 0x6e
eip_new          : 0x76
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 20
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0xf4
modrm            : 0x0
sib              : 0x0
disp             : 0x0
disp_size_mux    : 0
imm              : 0x0
imm_size_mux     : 0
eip              : 0x76
eip_new          : 0x77
reg0_mux         : 0
imm_type         : 00
========================
