# Implenetação MIPS Monociclo

Implementação de um sistema VHDL que simule uma CPU com arquitetura MIPS.

O sistema consiste de 32 registradores de 32 bits cada, estruturados em um Banco de Registradores. As memórias de programa e de dados possuem uma capacidade de 256 bytes.

A palavra de processamento do sistema é de 32 bits.

O conjunto de instruções suportado é: LW, SW, AND, SUB, ADD, SLT, BEQ, J,ADDI, SLTI, BNE, JAL e JR.