# Tang Mega 60K HDMI TX constraints (PLACEHOLDERS — replace PIN_XX/YY with real pads)

# --- TMDS clock pair (Dock HDMI0) ---
IO_LOC  "O_tmds_clk_p"          G15;        # HDMI0 CLK_P
IO_LOC  "O_tmds_clk_n"          G16;        # HDMI0 CLK_N
IO_PORT "O_tmds_clk_p" PULL_MODE=NONE;
IO_PORT "O_tmds_clk_n" PULL_MODE=NONE;

# --- TMDS data pairs (2:1:0 = R:G:B) ---
IO_LOC  "O_tmds_data_p[2]"      K17;        # HDMI0 D2_P (Red)
IO_LOC  "O_tmds_data_n[2]"      J17;        # HDMI0 D2_N
IO_PORT "O_tmds_data_p[2]" PULL_MODE=NONE;
IO_PORT "O_tmds_data_n[2]" PULL_MODE=NONE;

IO_LOC  "O_tmds_data_p[1]"      J15;        # HDMI0 D1_P (Green)
IO_LOC  "O_tmds_data_n[1]"      H15;        # HDMI0 D1_N
IO_PORT "O_tmds_data_p[1]" PULL_MODE=NONE;
IO_PORT "O_tmds_data_n[1]" PULL_MODE=NONE;

IO_LOC  "O_tmds_data_p[0]"      J14;        # HDMI0 D0_P (Blue)
IO_LOC  "O_tmds_data_n[0]"      H14;        # HDMI0 D0_N
IO_PORT "O_tmds_data_p[0]" PULL_MODE=NONE;
IO_PORT "O_tmds_data_n[0]" PULL_MODE=NONE;

# --- 27 MHz reference clock (single-ended) ---
# --- 27 MHz reference clock (single-ended)
IO_LOC  "clk_27m"               V22;        # board XO → PLL
IO_PORT "clk_27m" IO_TYPE=LVCMOS33 PULL_MODE=NONE BANK_VCCIO=3.3;

# --- Reset (active-low, adjust pin/pull as needed) ---
# --- Reset (active-low, in 1.5 V bank)
IO_LOC  "rst_n"                 AA13;       # user button or header
IO_PORT "rst_n" IO_TYPE=LVCMOS15 PULL_MODE=UP BANK_VCCIO=1.5;
