# FPGA中的锁存器

为什么要避免产生锁存器？

关于这个问题，我在网上看到很多资料说是因为锁存器对毛刺敏感。但其实不是这个原因，因为在组合电路中，即便语句完整了，也会对毛刺敏感。而如果你加一个时钟变为时序电路的话，即便你的语句不完整，产生了锁存器（其实在时序电路中，即便语句不完整，也不会产生锁存器），那么也不会对毛刺敏感。

真正的原因在于FPGA中根本没有锁存器这种东西，也就是说，如果你产生了锁存器的话，将耗费更多的资源来构成它。