TimeQuest Timing Analyzer report for add_isa
Sun Apr 07 19:55:30 2019
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clock'
 22. Slow 1200mV 0C Model Hold: 'clock'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clock'
 30. Fast 1200mV 0C Model Hold: 'clock'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; add_isa                                             ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.6%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 189.39 MHz ; 189.39 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -4.280 ; -157.393           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.445 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -118.650                         ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                             ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -4.280 ; regN:EX_MEM_RD18|Q[0]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.183      ; 5.481      ;
; -4.226 ; regN:ID_EX_RS34|Q[1]            ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.183      ; 5.427      ;
; -4.226 ; regN:MEM_WB_RD31|Q[1]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.183      ; 5.427      ;
; -4.067 ; regN:EX_MEM_RD18|Q[3]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.183      ; 5.268      ;
; -4.065 ; regN:EX_MEM_RD18|Q[1]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.183      ; 5.266      ;
; -3.926 ; regN:EX_MEM_RD18|Q[2]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.183      ; 5.127      ;
; -3.920 ; regN:EX_MEM_RD18|Q[0]           ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.183      ; 5.121      ;
; -3.902 ; reg1:EX_MEM_REGWRITE16|Q        ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.183      ; 5.103      ;
; -3.877 ; regN:EX_MEM_RD18|Q[0]           ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.101     ; 4.794      ;
; -3.873 ; regN:MEM_WB_RD31|Q[1]           ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.183      ; 5.074      ;
; -3.871 ; regN:ID_EX_RS34|Q[1]            ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.183      ; 5.072      ;
; -3.837 ; regN:MEM_WB_RD31|Q[3]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.183      ; 5.038      ;
; -3.826 ; reg1:MEM_WB_REGWRITE27|Q        ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.183      ; 5.027      ;
; -3.823 ; regN:ID_EX_RS34|Q[1]            ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.101     ; 4.740      ;
; -3.803 ; regN:ID_EX_RD9|Q[1]             ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.183      ; 5.004      ;
; -3.782 ; regN:MEM_WB_RD31|Q[1]           ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.101     ; 4.699      ;
; -3.707 ; regN:EX_MEM_RD18|Q[3]           ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.183      ; 4.908      ;
; -3.705 ; regN:EX_MEM_RD18|Q[1]           ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.183      ; 4.906      ;
; -3.664 ; regN:EX_MEM_RD18|Q[3]           ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.101     ; 4.581      ;
; -3.662 ; regN:EX_MEM_RD18|Q[1]           ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.101     ; 4.579      ;
; -3.655 ; regN:MEM_WB_RD31|Q[2]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.215      ; 4.888      ;
; -3.578 ; regN:MEM_WB_RD31|Q[0]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.183      ; 4.779      ;
; -3.576 ; regN:ID_EX_RT33|Q[2]            ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.183      ; 4.777      ;
; -3.566 ; regN:EX_MEM_RD18|Q[2]           ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.183      ; 4.767      ;
; -3.542 ; reg1:EX_MEM_REGWRITE16|Q        ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.183      ; 4.743      ;
; -3.523 ; regN:EX_MEM_RD18|Q[2]           ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.101     ; 4.440      ;
; -3.499 ; reg1:EX_MEM_REGWRITE16|Q        ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.101     ; 4.416      ;
; -3.484 ; regN:MEM_WB_RD31|Q[3]           ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.183      ; 4.685      ;
; -3.466 ; reg1:MEM_WB_REGWRITE27|Q        ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.183      ; 4.667      ;
; -3.447 ; regN:ID_EX_RD9|Q[1]             ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.183      ; 4.648      ;
; -3.429 ; regN:MEM_WB_RD31|Q[3]           ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.101     ; 4.346      ;
; -3.423 ; reg1:MEM_WB_REGWRITE27|Q        ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.101     ; 4.340      ;
; -3.400 ; regN:ID_EX_RD9|Q[1]             ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.101     ; 4.317      ;
; -3.344 ; regN:EX_MEM_RD18|Q[0]           ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.101     ; 4.261      ;
; -3.302 ; regN:MEM_WB_RD31|Q[2]           ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.215      ; 4.535      ;
; -3.290 ; regN:ID_EX_RS34|Q[1]            ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.101     ; 4.207      ;
; -3.269 ; regN:MEM_WB_RD31|Q[1]           ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.101     ; 4.186      ;
; -3.230 ; regN:MEM_WB_RD31|Q[2]           ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.047     ; 4.201      ;
; -3.225 ; regN:MEM_WB_RD31|Q[0]           ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.183      ; 4.426      ;
; -3.223 ; regN:ID_EX_RT33|Q[2]            ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.183      ; 4.424      ;
; -3.161 ; regN:MEM_WB_RD31|Q[0]           ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.101     ; 4.078      ;
; -3.131 ; regN:EX_MEM_RD18|Q[3]           ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.101     ; 4.048      ;
; -3.129 ; regN:EX_MEM_RD18|Q[1]           ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.101     ; 4.046      ;
; -3.123 ; regN:ID_EX_RT33|Q[2]            ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.101     ; 4.040      ;
; -3.110 ; regN:ID_EX_RS34|Q[0]            ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.183      ; 4.311      ;
; -2.990 ; regN:EX_MEM_RD18|Q[2]           ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.101     ; 3.907      ;
; -2.966 ; reg1:EX_MEM_REGWRITE16|Q        ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.101     ; 3.883      ;
; -2.896 ; regN:MEM_WB_RD31|Q[3]           ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.101     ; 3.813      ;
; -2.890 ; reg1:MEM_WB_REGWRITE27|Q        ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.101     ; 3.807      ;
; -2.878 ; regN:ID_EX_RS34|Q[0]            ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.101     ; 3.795      ;
; -2.867 ; regN:ID_EX_RD9|Q[1]             ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.101     ; 3.784      ;
; -2.750 ; regN:ID_EX_RS34|Q[0]            ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.183      ; 3.951      ;
; -2.697 ; regN:MEM_WB_RD31|Q[2]           ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.047     ; 3.668      ;
; -2.696 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r15|Q[0] ; clock        ; clock       ; 1.000        ; 0.179      ; 3.893      ;
; -2.628 ; regN:MEM_WB_RD31|Q[0]           ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.101     ; 3.545      ;
; -2.619 ; regN:ID_EX_RT33|Q[2]            ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.101     ; 3.536      ;
; -2.602 ; reg1:MEM_WB_REGWRITE27|Q        ; register_file:rf1|regN:r13|Q[3] ; clock        ; clock       ; 1.000        ; 0.122      ; 3.742      ;
; -2.583 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r13|Q[3] ; clock        ; clock       ; 1.000        ; 0.122      ; 3.723      ;
; -2.533 ; regN:IF_ID_INSTR1|Q[13]         ; regN:ID_EX_SRC14|Q[0]           ; clock        ; clock       ; 1.000        ; -0.055     ; 3.496      ;
; -2.509 ; regN:MEM_WB_RD31|Q[0]           ; register_file:rf1|regN:r15|Q[0] ; clock        ; clock       ; 1.000        ; 0.179      ; 3.706      ;
; -2.488 ; register_file:rf1|regN:r1|Q[2]  ; regN:ID_EX_SRC14|Q[2]           ; clock        ; clock       ; 1.000        ; -0.388     ; 3.118      ;
; -2.460 ; regN:IF_ID_INSTR1|Q[0]          ; regN:ID_EX_SRC25|Q[2]           ; clock        ; clock       ; 1.000        ; -0.055     ; 3.423      ;
; -2.422 ; reg1:MEM_WB_REGWRITE27|Q        ; register_file:rf1|regN:r12|Q[0] ; clock        ; clock       ; 1.000        ; 0.219      ; 3.659      ;
; -2.422 ; reg1:MEM_WB_REGWRITE27|Q        ; register_file:rf1|regN:r12|Q[2] ; clock        ; clock       ; 1.000        ; 0.219      ; 3.659      ;
; -2.414 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r15|Q[1] ; clock        ; clock       ; 1.000        ; 0.165      ; 3.597      ;
; -2.414 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r15|Q[2] ; clock        ; clock       ; 1.000        ; 0.165      ; 3.597      ;
; -2.414 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r15|Q[3] ; clock        ; clock       ; 1.000        ; 0.165      ; 3.597      ;
; -2.410 ; regN:EX_MEM_SUM19|Q[0]          ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.215      ; 3.643      ;
; -2.406 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r12|Q[0] ; clock        ; clock       ; 1.000        ; 0.219      ; 3.643      ;
; -2.406 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r12|Q[2] ; clock        ; clock       ; 1.000        ; 0.219      ; 3.643      ;
; -2.383 ; reg1:MEM_WB_REGWRITE27|Q        ; register_file:rf1|regN:r12|Q[1] ; clock        ; clock       ; 1.000        ; 0.275      ; 3.676      ;
; -2.383 ; reg1:MEM_WB_REGWRITE27|Q        ; register_file:rf1|regN:r12|Q[3] ; clock        ; clock       ; 1.000        ; 0.275      ; 3.676      ;
; -2.370 ; regN:IF_ID_INSTR1|Q[13]         ; regN:ID_EX_SRC14|Q[2]           ; clock        ; clock       ; 1.000        ; -0.055     ; 3.333      ;
; -2.367 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r12|Q[1] ; clock        ; clock       ; 1.000        ; 0.275      ; 3.660      ;
; -2.367 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r12|Q[3] ; clock        ; clock       ; 1.000        ; 0.275      ; 3.660      ;
; -2.348 ; regN:MEM_WB_SUM30|Q[3]          ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.215      ; 3.581      ;
; -2.338 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r7|Q[0]  ; clock        ; clock       ; 1.000        ; -0.027     ; 3.329      ;
; -2.338 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r7|Q[1]  ; clock        ; clock       ; 1.000        ; -0.027     ; 3.329      ;
; -2.338 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r7|Q[2]  ; clock        ; clock       ; 1.000        ; -0.027     ; 3.329      ;
; -2.338 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r7|Q[3]  ; clock        ; clock       ; 1.000        ; -0.027     ; 3.329      ;
; -2.327 ; regN:IF_ID_INSTR1|Q[0]          ; regN:ID_EX_SRC25|Q[0]           ; clock        ; clock       ; 1.000        ; -0.055     ; 3.290      ;
; -2.327 ; regN:ID_EX_SRC14|Q[1]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; -0.101     ; 3.244      ;
; -2.320 ; regN:MEM_WB_SUM30|Q[1]          ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.215      ; 3.553      ;
; -2.314 ; regN:IF_ID_INSTR1|Q[0]          ; regN:ID_EX_SRC25|Q[3]           ; clock        ; clock       ; 1.000        ; -0.055     ; 3.277      ;
; -2.313 ; reg1:MEM_WB_REGWRITE27|Q        ; register_file:rf1|regN:r15|Q[0] ; clock        ; clock       ; 1.000        ; 0.179      ; 3.510      ;
; -2.297 ; register_file:rf1|regN:r14|Q[2] ; regN:ID_EX_SRC14|Q[2]           ; clock        ; clock       ; 1.000        ; -0.374     ; 2.941      ;
; -2.270 ; regN:ID_EX_SRC25|Q[0]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.199      ; 3.487      ;
; -2.268 ; regN:MEM_WB_RD31|Q[3]           ; register_file:rf1|regN:r13|Q[3] ; clock        ; clock       ; 1.000        ; 0.122      ; 3.408      ;
; -2.261 ; regN:IF_ID_INSTR1|Q[0]          ; regN:ID_EX_SRC14|Q[2]           ; clock        ; clock       ; 1.000        ; -0.055     ; 3.224      ;
; -2.260 ; regN:MEM_WB_RD31|Q[2]           ; register_file:rf1|regN:r13|Q[3] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.432      ;
; -2.251 ; reg1:MEM_WB_REGWRITE27|Q        ; register_file:rf1|regN:r0|Q[1]  ; clock        ; clock       ; 1.000        ; 0.241      ; 3.510      ;
; -2.251 ; reg1:MEM_WB_REGWRITE27|Q        ; register_file:rf1|regN:r0|Q[3]  ; clock        ; clock       ; 1.000        ; 0.241      ; 3.510      ;
; -2.248 ; regN:ID_EX_RS34|Q[0]            ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.101     ; 3.165      ;
; -2.239 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r0|Q[1]  ; clock        ; clock       ; 1.000        ; 0.241      ; 3.498      ;
; -2.239 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r0|Q[3]  ; clock        ; clock       ; 1.000        ; 0.241      ; 3.498      ;
; -2.227 ; regN:MEM_WB_RD31|Q[0]           ; register_file:rf1|regN:r15|Q[1] ; clock        ; clock       ; 1.000        ; 0.165      ; 3.410      ;
; -2.227 ; regN:MEM_WB_RD31|Q[0]           ; register_file:rf1|regN:r15|Q[2] ; clock        ; clock       ; 1.000        ; 0.165      ; 3.410      ;
; -2.227 ; regN:MEM_WB_RD31|Q[0]           ; register_file:rf1|regN:r15|Q[3] ; clock        ; clock       ; 1.000        ; 0.165      ; 3.410      ;
; -2.219 ; regN:MEM_WB_RD31|Q[3]           ; register_file:rf1|regN:r2|Q[0]  ; clock        ; clock       ; 1.000        ; -0.138     ; 3.099      ;
; -2.219 ; regN:MEM_WB_RD31|Q[3]           ; register_file:rf1|regN:r2|Q[1]  ; clock        ; clock       ; 1.000        ; -0.138     ; 3.099      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                             ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; regN:pc1|Q[0]                   ; regN:pc1|Q[0]                   ; clock        ; clock       ; 0.000        ; 0.043      ; 0.674      ;
; 0.460 ; regN:ID_EX_RD9|Q[0]             ; regN:EX_MEM_RD18|Q[0]           ; clock        ; clock       ; 0.000        ; 0.048      ; 0.694      ;
; 0.469 ; regN:ID_EX_RT33|Q[2]            ; regN:EX_MEM_RD18|Q[2]           ; clock        ; clock       ; 0.000        ; 0.048      ; 0.703      ;
; 0.615 ; regN:ID_EX_RD9|Q[1]             ; regN:EX_MEM_RD18|Q[1]           ; clock        ; clock       ; 0.000        ; 0.048      ; 0.849      ;
; 0.659 ; regN:EX_MEM_RD18|Q[0]           ; regN:MEM_WB_RD31|Q[0]           ; clock        ; clock       ; 0.000        ; 0.048      ; 0.893      ;
; 0.660 ; regN:ID_EX_RD9|Q[1]             ; regN:EX_MEM_RD18|Q[3]           ; clock        ; clock       ; 0.000        ; 0.048      ; 0.894      ;
; 0.661 ; regN:EX_MEM_SUM19|Q[0]          ; regN:MEM_WB_SUM30|Q[0]          ; clock        ; clock       ; 0.000        ; 0.047      ; 0.894      ;
; 0.662 ; regN:EX_MEM_SUM19|Q[1]          ; regN:MEM_WB_SUM30|Q[1]          ; clock        ; clock       ; 0.000        ; 0.047      ; 0.895      ;
; 0.662 ; regN:EX_MEM_RD18|Q[1]           ; regN:MEM_WB_RD31|Q[1]           ; clock        ; clock       ; 0.000        ; 0.048      ; 0.896      ;
; 0.715 ; regN:IF_ID_INSTR1|Q[18]         ; regN:ID_EX_SRC25|Q[0]           ; clock        ; clock       ; 0.000        ; 0.050      ; 0.951      ;
; 0.716 ; regN:ID_EX_RS34|Q[1]            ; regN:EX_MEM_RD18|Q[0]           ; clock        ; clock       ; 0.000        ; 0.048      ; 0.950      ;
; 0.720 ; reg1:ID_EX_REGDST37|Q           ; regN:EX_MEM_RD18|Q[0]           ; clock        ; clock       ; 0.000        ; 0.087      ; 0.993      ;
; 0.722 ; regN:pc1|Q[0]                   ; regN:IF_ID_INSTR1|Q[11]         ; clock        ; clock       ; 0.000        ; 0.339      ; 1.247      ;
; 0.724 ; regN:pc1|Q[1]                   ; regN:IF_ID_INSTR1|Q[11]         ; clock        ; clock       ; 0.000        ; 0.025      ; 0.935      ;
; 0.744 ; regN:IF_ID_INSTR1|Q[18]         ; regN:ID_EX_SRC25|Q[1]           ; clock        ; clock       ; 0.000        ; 0.050      ; 0.980      ;
; 0.745 ; regN:IF_ID_INSTR1|Q[18]         ; regN:ID_EX_SRC25|Q[2]           ; clock        ; clock       ; 0.000        ; 0.050      ; 0.981      ;
; 0.746 ; regN:IF_ID_INSTR1|Q[18]         ; regN:ID_EX_SRC25|Q[3]           ; clock        ; clock       ; 0.000        ; 0.050      ; 0.982      ;
; 0.771 ; regN:IF_ID_INSTR1|Q[16]         ; regN:ID_EX_SRC25|Q[0]           ; clock        ; clock       ; 0.000        ; 0.050      ; 1.007      ;
; 0.841 ; regN:MEM_WB_SUM30|Q[2]          ; register_file:rf1|regN:r6|Q[2]  ; clock        ; clock       ; 0.000        ; 0.350      ; 1.377      ;
; 0.844 ; reg1:ID_EX_REGDST37|Q           ; regN:EX_MEM_RD18|Q[1]           ; clock        ; clock       ; 0.000        ; 0.087      ; 1.117      ;
; 0.844 ; reg1:ID_EX_REGDST37|Q           ; regN:EX_MEM_RD18|Q[2]           ; clock        ; clock       ; 0.000        ; 0.087      ; 1.117      ;
; 0.866 ; regN:MEM_WB_SUM30|Q[3]          ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 0.000        ; 0.396      ; 1.448      ;
; 0.911 ; regN:IF_ID_INSTR1|Q[16]         ; regN:ID_EX_SRC14|Q[3]           ; clock        ; clock       ; 0.000        ; 0.371      ; 1.468      ;
; 0.911 ; regN:IF_ID_INSTR1|Q[16]         ; regN:ID_EX_SRC14|Q[1]           ; clock        ; clock       ; 0.000        ; 0.371      ; 1.468      ;
; 0.928 ; regN:pc1|Q[3]                   ; regN:IF_ID_INSTR1|Q[11]         ; clock        ; clock       ; 0.000        ; 0.025      ; 1.139      ;
; 0.973 ; register_file:rf1|regN:r15|Q[1] ; regN:ID_EX_SRC14|Q[1]           ; clock        ; clock       ; 0.000        ; 0.098      ; 1.257      ;
; 0.976 ; register_file:rf1|regN:r15|Q[3] ; regN:ID_EX_SRC14|Q[3]           ; clock        ; clock       ; 0.000        ; 0.098      ; 1.260      ;
; 0.980 ; regN:pc1|Q[2]                   ; regN:IF_ID_INSTR1|Q[11]         ; clock        ; clock       ; 0.000        ; 0.025      ; 1.191      ;
; 1.015 ; regN:IF_ID_INSTR1|Q[18]         ; regN:ID_EX_RT33|Q[2]            ; clock        ; clock       ; 0.000        ; 0.087      ; 1.288      ;
; 1.034 ; regN:EX_MEM_RD18|Q[3]           ; regN:MEM_WB_RD31|Q[3]           ; clock        ; clock       ; 0.000        ; 0.048      ; 1.268      ;
; 1.040 ; register_file:rf1|regN:r11|Q[2] ; regN:ID_EX_SRC25|Q[2]           ; clock        ; clock       ; 0.000        ; -0.068     ; 1.158      ;
; 1.041 ; regN:IF_ID_INSTR1|Q[0]          ; regN:ID_EX_RD9|Q[1]             ; clock        ; clock       ; 0.000        ; 0.101      ; 1.328      ;
; 1.082 ; regN:MEM_WB_SUM30|Q[2]          ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 0.000        ; 0.396      ; 1.664      ;
; 1.101 ; regN:EX_MEM_SUM19|Q[2]          ; regN:MEM_WB_SUM30|Q[2]          ; clock        ; clock       ; 0.000        ; -0.215     ; 1.072      ;
; 1.106 ; reg1:ID_EX_REGWRITE12|Q         ; reg1:EX_MEM_REGWRITE16|Q        ; clock        ; clock       ; 0.000        ; 0.087      ; 1.379      ;
; 1.156 ; regN:MEM_WB_SUM30|Q[1]          ; register_file:rf1|regN:r11|Q[1] ; clock        ; clock       ; 0.000        ; 0.259      ; 1.601      ;
; 1.177 ; regN:IF_ID_INSTR1|Q[16]         ; regN:ID_EX_RS34|Q[1]            ; clock        ; clock       ; 0.000        ; 0.087      ; 1.450      ;
; 1.179 ; regN:MEM_WB_SUM30|Q[0]          ; register_file:rf1|regN:r1|Q[0]  ; clock        ; clock       ; 0.000        ; 0.436      ; 1.801      ;
; 1.193 ; regN:MEM_WB_SUM30|Q[0]          ; register_file:rf1|regN:r13|Q[0] ; clock        ; clock       ; 0.000        ; 0.401      ; 1.780      ;
; 1.206 ; regN:IF_ID_INSTR1|Q[11]         ; regN:ID_EX_RD9|Q[0]             ; clock        ; clock       ; 0.000        ; -0.129     ; 1.263      ;
; 1.240 ; register_file:rf1|regN:r15|Q[0] ; regN:ID_EX_SRC25|Q[0]           ; clock        ; clock       ; 0.000        ; -0.195     ; 1.231      ;
; 1.249 ; regN:MEM_WB_SUM30|Q[1]          ; register_file:rf1|regN:r3|Q[1]  ; clock        ; clock       ; 0.000        ; 0.293      ; 1.728      ;
; 1.254 ; register_file:rf1|regN:r3|Q[0]  ; regN:ID_EX_SRC25|Q[0]           ; clock        ; clock       ; 0.000        ; -0.101     ; 1.339      ;
; 1.269 ; register_file:rf1|regN:r2|Q[0]  ; regN:ID_EX_SRC14|Q[0]           ; clock        ; clock       ; 0.000        ; 0.155      ; 1.610      ;
; 1.302 ; register_file:rf1|regN:r11|Q[3] ; regN:ID_EX_SRC25|Q[3]           ; clock        ; clock       ; 0.000        ; -0.068     ; 1.420      ;
; 1.314 ; regN:MEM_WB_SUM30|Q[1]          ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 0.000        ; 0.396      ; 1.896      ;
; 1.316 ; regN:EX_MEM_SUM19|Q[3]          ; regN:MEM_WB_SUM30|Q[3]          ; clock        ; clock       ; 0.000        ; -0.215     ; 1.287      ;
; 1.333 ; regN:pc1|Q[0]                   ; regN:pc1|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.396      ; 1.915      ;
; 1.348 ; regN:MEM_WB_SUM30|Q[2]          ; register_file:rf1|regN:r1|Q[2]  ; clock        ; clock       ; 0.000        ; 0.436      ; 1.970      ;
; 1.354 ; register_file:rf1|regN:r3|Q[2]  ; regN:ID_EX_SRC14|Q[2]           ; clock        ; clock       ; 0.000        ; -0.101     ; 1.439      ;
; 1.364 ; register_file:rf1|regN:r15|Q[0] ; regN:ID_EX_SRC14|Q[0]           ; clock        ; clock       ; 0.000        ; -0.195     ; 1.355      ;
; 1.364 ; regN:MEM_WB_SUM30|Q[1]          ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 0.000        ; 0.047      ; 1.597      ;
; 1.365 ; reg1:EX_MEM_REGWRITE16|Q        ; reg1:MEM_WB_REGWRITE27|Q        ; clock        ; clock       ; 0.000        ; 0.048      ; 1.599      ;
; 1.369 ; register_file:rf1|regN:r3|Q[1]  ; regN:ID_EX_SRC25|Q[1]           ; clock        ; clock       ; 0.000        ; -0.101     ; 1.454      ;
; 1.374 ; register_file:rf1|regN:r3|Q[2]  ; regN:ID_EX_SRC25|Q[2]           ; clock        ; clock       ; 0.000        ; -0.101     ; 1.459      ;
; 1.374 ; register_file:rf1|regN:r3|Q[1]  ; regN:ID_EX_SRC14|Q[1]           ; clock        ; clock       ; 0.000        ; 0.199      ; 1.759      ;
; 1.375 ; regN:pc1|Q[1]                   ; regN:pc1|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.048      ; 1.609      ;
; 1.381 ; regN:pc1|Q[1]                   ; regN:pc1|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.043      ; 1.610      ;
; 1.383 ; regN:MEM_WB_SUM30|Q[2]          ; register_file:rf1|regN:r13|Q[2] ; clock        ; clock       ; 0.000        ; 0.401      ; 1.970      ;
; 1.412 ; regN:ID_EX_RT33|Q[2]            ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 0.000        ; 0.365      ; 1.963      ;
; 1.417 ; regN:EX_MEM_SUM19|Q[2]          ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 0.000        ; 0.048      ; 1.651      ;
; 1.435 ; register_file:rf1|regN:r14|Q[1] ; regN:ID_EX_SRC14|Q[1]           ; clock        ; clock       ; 0.000        ; 0.079      ; 1.700      ;
; 1.436 ; regN:pc1|Q[0]                   ; regN:pc1|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.396      ; 2.018      ;
; 1.447 ; regN:MEM_WB_SUM30|Q[2]          ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 0.000        ; 0.396      ; 2.029      ;
; 1.450 ; register_file:rf1|regN:r11|Q[0] ; regN:ID_EX_SRC25|Q[0]           ; clock        ; clock       ; 0.000        ; -0.068     ; 1.568      ;
; 1.468 ; regN:IF_ID_INSTR1|Q[16]         ; regN:ID_EX_SRC25|Q[3]           ; clock        ; clock       ; 0.000        ; 0.050      ; 1.704      ;
; 1.474 ; regN:MEM_WB_SUM30|Q[0]          ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 0.000        ; 0.047      ; 1.707      ;
; 1.482 ; register_file:rf1|regN:r3|Q[3]  ; regN:ID_EX_SRC14|Q[3]           ; clock        ; clock       ; 0.000        ; 0.199      ; 1.867      ;
; 1.500 ; regN:MEM_WB_SUM30|Q[2]          ; register_file:rf1|regN:r14|Q[2] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.071      ;
; 1.513 ; regN:pc1|Q[2]                   ; regN:pc1|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.043      ; 1.742      ;
; 1.526 ; register_file:rf1|regN:r11|Q[1] ; regN:ID_EX_SRC25|Q[1]           ; clock        ; clock       ; 0.000        ; -0.068     ; 1.644      ;
; 1.544 ; register_file:rf1|regN:r2|Q[1]  ; regN:ID_EX_SRC14|Q[1]           ; clock        ; clock       ; 0.000        ; 0.422      ; 2.152      ;
; 1.569 ; regN:IF_ID_INSTR1|Q[13]         ; regN:ID_EX_SRC14|Q[1]           ; clock        ; clock       ; 0.000        ; 0.385      ; 2.140      ;
; 1.569 ; register_file:rf1|regN:r2|Q[3]  ; regN:ID_EX_SRC14|Q[3]           ; clock        ; clock       ; 0.000        ; 0.422      ; 2.177      ;
; 1.574 ; regN:MEM_WB_SUM30|Q[2]          ; register_file:rf1|regN:r3|Q[2]  ; clock        ; clock       ; 0.000        ; 0.293      ; 2.053      ;
; 1.575 ; regN:MEM_WB_SUM30|Q[3]          ; register_file:rf1|regN:r3|Q[3]  ; clock        ; clock       ; 0.000        ; 0.293      ; 2.054      ;
; 1.579 ; register_file:rf1|regN:r14|Q[3] ; regN:ID_EX_SRC14|Q[3]           ; clock        ; clock       ; 0.000        ; 0.079      ; 1.844      ;
; 1.581 ; regN:MEM_WB_SUM30|Q[3]          ; register_file:rf1|regN:r12|Q[3] ; clock        ; clock       ; 0.000        ; 0.491      ; 2.258      ;
; 1.582 ; regN:ID_EX_RS34|Q[0]            ; regN:EX_MEM_RD18|Q[2]           ; clock        ; clock       ; 0.000        ; 0.048      ; 1.816      ;
; 1.585 ; regN:MEM_WB_RD31|Q[1]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 0.000        ; 0.365      ; 2.136      ;
; 1.588 ; regN:IF_ID_INSTR1|Q[13]         ; regN:ID_EX_RS34|Q[0]            ; clock        ; clock       ; 0.000        ; 0.101      ; 1.875      ;
; 1.600 ; regN:EX_MEM_SUM19|Q[1]          ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 0.000        ; 0.396      ; 2.182      ;
; 1.606 ; regN:MEM_WB_SUM30|Q[1]          ; register_file:rf1|regN:r15|Q[1] ; clock        ; clock       ; 0.000        ; 0.343      ; 2.135      ;
; 1.607 ; regN:MEM_WB_SUM30|Q[3]          ; register_file:rf1|regN:r11|Q[3] ; clock        ; clock       ; 0.000        ; 0.259      ; 2.052      ;
; 1.607 ; regN:MEM_WB_SUM30|Q[2]          ; register_file:rf1|regN:r11|Q[2] ; clock        ; clock       ; 0.000        ; 0.259      ; 2.052      ;
; 1.607 ; regN:MEM_WB_SUM30|Q[1]          ; register_file:rf1|regN:r10|Q[1] ; clock        ; clock       ; 0.000        ; 0.318      ; 2.111      ;
; 1.609 ; register_file:rf1|regN:r2|Q[2]  ; regN:ID_EX_SRC14|Q[2]           ; clock        ; clock       ; 0.000        ; 0.155      ; 1.950      ;
; 1.614 ; register_file:rf1|regN:r1|Q[1]  ; regN:ID_EX_SRC14|Q[1]           ; clock        ; clock       ; 0.000        ; 0.062      ; 1.862      ;
; 1.618 ; regN:EX_MEM_SUM19|Q[1]          ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 0.000        ; 0.047      ; 1.851      ;
; 1.619 ; register_file:rf1|regN:r2|Q[3]  ; regN:ID_EX_SRC25|Q[3]           ; clock        ; clock       ; 0.000        ; 0.155      ; 1.960      ;
; 1.625 ; regN:MEM_WB_SUM30|Q[3]          ; register_file:rf1|regN:r1|Q[3]  ; clock        ; clock       ; 0.000        ; 0.436      ; 2.247      ;
; 1.636 ; regN:MEM_WB_SUM30|Q[1]          ; register_file:rf1|regN:r6|Q[1]  ; clock        ; clock       ; 0.000        ; 0.350      ; 2.172      ;
; 1.636 ; register_file:rf1|regN:r7|Q[2]  ; regN:ID_EX_SRC25|Q[2]           ; clock        ; clock       ; 0.000        ; 0.011      ; 1.833      ;
; 1.652 ; regN:MEM_WB_SUM30|Q[1]          ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 0.000        ; 0.396      ; 2.234      ;
; 1.663 ; regN:MEM_WB_SUM30|Q[0]          ; register_file:rf1|regN:r10|Q[0] ; clock        ; clock       ; 0.000        ; 0.318      ; 2.167      ;
; 1.663 ; regN:IF_ID_INSTR1|Q[0]          ; reg1:ID_EX_REGWRITE12|Q         ; clock        ; clock       ; 0.000        ; 0.115      ; 1.964      ;
; 1.664 ; regN:MEM_WB_SUM30|Q[3]          ; register_file:rf1|regN:r0|Q[3]  ; clock        ; clock       ; 0.000        ; 0.456      ; 2.306      ;
; 1.667 ; regN:IF_ID_INSTR1|Q[16]         ; regN:ID_EX_SRC25|Q[1]           ; clock        ; clock       ; 0.000        ; 0.050      ; 1.903      ;
; 1.668 ; register_file:rf1|regN:r13|Q[1] ; regN:ID_EX_SRC14|Q[1]           ; clock        ; clock       ; 0.000        ; 0.096      ; 1.950      ;
; 1.673 ; regN:EX_MEM_RD18|Q[2]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 0.000        ; 0.365      ; 2.224      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 209.07 MHz ; 209.07 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -3.783 ; -138.954          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.398 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -118.650                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                              ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -3.783 ; regN:EX_MEM_RD18|Q[0]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.159      ; 4.961      ;
; -3.781 ; regN:MEM_WB_RD31|Q[1]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.159      ; 4.959      ;
; -3.773 ; regN:ID_EX_RS34|Q[1]            ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.159      ; 4.951      ;
; -3.632 ; regN:EX_MEM_RD18|Q[3]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.159      ; 4.810      ;
; -3.586 ; regN:EX_MEM_RD18|Q[1]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.159      ; 4.764      ;
; -3.475 ; regN:EX_MEM_RD18|Q[2]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.159      ; 4.653      ;
; -3.463 ; regN:MEM_WB_RD31|Q[1]           ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.159      ; 4.641      ;
; -3.455 ; regN:ID_EX_RS34|Q[1]            ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.159      ; 4.633      ;
; -3.450 ; regN:EX_MEM_RD18|Q[0]           ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.159      ; 4.628      ;
; -3.444 ; reg1:EX_MEM_REGWRITE16|Q        ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.159      ; 4.622      ;
; -3.420 ; regN:EX_MEM_RD18|Q[0]           ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.100     ; 4.339      ;
; -3.401 ; regN:MEM_WB_RD31|Q[3]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.159      ; 4.579      ;
; -3.399 ; regN:MEM_WB_RD31|Q[1]           ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.100     ; 4.318      ;
; -3.394 ; regN:ID_EX_RD9|Q[1]             ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.159      ; 4.572      ;
; -3.391 ; regN:ID_EX_RS34|Q[1]            ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.100     ; 4.310      ;
; -3.381 ; reg1:MEM_WB_REGWRITE27|Q        ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.159      ; 4.559      ;
; -3.314 ; regN:EX_MEM_RD18|Q[3]           ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.159      ; 4.492      ;
; -3.253 ; regN:EX_MEM_RD18|Q[1]           ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.159      ; 4.431      ;
; -3.250 ; regN:EX_MEM_RD18|Q[3]           ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.100     ; 4.169      ;
; -3.234 ; regN:MEM_WB_RD31|Q[2]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.196      ; 4.449      ;
; -3.223 ; regN:EX_MEM_RD18|Q[1]           ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.100     ; 4.142      ;
; -3.170 ; regN:MEM_WB_RD31|Q[0]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.159      ; 4.348      ;
; -3.165 ; regN:ID_EX_RT33|Q[2]            ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.159      ; 4.343      ;
; -3.157 ; regN:EX_MEM_RD18|Q[2]           ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.159      ; 4.335      ;
; -3.111 ; reg1:EX_MEM_REGWRITE16|Q        ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.159      ; 4.289      ;
; -3.104 ; regN:EX_MEM_RD18|Q[2]           ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.100     ; 4.023      ;
; -3.083 ; regN:MEM_WB_RD31|Q[3]           ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.159      ; 4.261      ;
; -3.081 ; reg1:EX_MEM_REGWRITE16|Q        ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.100     ; 4.000      ;
; -3.076 ; regN:ID_EX_RD9|Q[1]             ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.159      ; 4.254      ;
; -3.048 ; reg1:MEM_WB_REGWRITE27|Q        ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.159      ; 4.226      ;
; -3.037 ; regN:MEM_WB_RD31|Q[3]           ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.100     ; 3.956      ;
; -3.018 ; reg1:MEM_WB_REGWRITE27|Q        ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.100     ; 3.937      ;
; -3.012 ; regN:ID_EX_RD9|Q[1]             ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.100     ; 3.931      ;
; -2.917 ; regN:MEM_WB_RD31|Q[1]           ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.100     ; 3.836      ;
; -2.916 ; regN:MEM_WB_RD31|Q[2]           ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.196      ; 4.131      ;
; -2.909 ; regN:ID_EX_RS34|Q[1]            ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.100     ; 3.828      ;
; -2.899 ; regN:EX_MEM_RD18|Q[0]           ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.100     ; 3.818      ;
; -2.852 ; regN:MEM_WB_RD31|Q[0]           ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.159      ; 4.030      ;
; -2.847 ; regN:MEM_WB_RD31|Q[2]           ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.042     ; 3.824      ;
; -2.847 ; regN:ID_EX_RT33|Q[2]            ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.159      ; 4.025      ;
; -2.788 ; regN:MEM_WB_RD31|Q[0]           ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.100     ; 3.707      ;
; -2.783 ; regN:ID_EX_RT33|Q[2]            ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.100     ; 3.702      ;
; -2.768 ; regN:EX_MEM_RD18|Q[3]           ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.100     ; 3.687      ;
; -2.711 ; regN:ID_EX_RS34|Q[0]            ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.159      ; 3.889      ;
; -2.702 ; regN:EX_MEM_RD18|Q[1]           ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.100     ; 3.621      ;
; -2.611 ; regN:EX_MEM_RD18|Q[2]           ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.100     ; 3.530      ;
; -2.560 ; reg1:EX_MEM_REGWRITE16|Q        ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.100     ; 3.479      ;
; -2.537 ; regN:MEM_WB_RD31|Q[3]           ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.100     ; 3.456      ;
; -2.530 ; regN:ID_EX_RD9|Q[1]             ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.100     ; 3.449      ;
; -2.497 ; reg1:MEM_WB_REGWRITE27|Q        ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.100     ; 3.416      ;
; -2.491 ; regN:ID_EX_RS34|Q[0]            ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.100     ; 3.410      ;
; -2.466 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r15|Q[0] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.638      ;
; -2.388 ; regN:ID_EX_RS34|Q[0]            ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.159      ; 3.566      ;
; -2.350 ; reg1:MEM_WB_REGWRITE27|Q        ; register_file:rf1|regN:r13|Q[3] ; clock        ; clock       ; 1.000        ; 0.107      ; 3.476      ;
; -2.349 ; regN:MEM_WB_RD31|Q[2]           ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.042     ; 3.326      ;
; -2.306 ; regN:MEM_WB_RD31|Q[0]           ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.100     ; 3.225      ;
; -2.301 ; regN:ID_EX_RT33|Q[2]            ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.100     ; 3.220      ;
; -2.274 ; regN:MEM_WB_RD31|Q[0]           ; register_file:rf1|regN:r15|Q[0] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.446      ;
; -2.269 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r13|Q[3] ; clock        ; clock       ; 1.000        ; 0.107      ; 3.395      ;
; -2.240 ; register_file:rf1|regN:r1|Q[2]  ; regN:ID_EX_SRC14|Q[2]           ; clock        ; clock       ; 1.000        ; -0.358     ; 2.901      ;
; -2.221 ; regN:IF_ID_INSTR1|Q[0]          ; regN:ID_EX_SRC25|Q[2]           ; clock        ; clock       ; 1.000        ; -0.049     ; 3.191      ;
; -2.220 ; regN:IF_ID_INSTR1|Q[13]         ; regN:ID_EX_SRC14|Q[0]           ; clock        ; clock       ; 1.000        ; -0.049     ; 3.190      ;
; -2.207 ; reg1:MEM_WB_REGWRITE27|Q        ; register_file:rf1|regN:r12|Q[0] ; clock        ; clock       ; 1.000        ; 0.199      ; 3.425      ;
; -2.207 ; reg1:MEM_WB_REGWRITE27|Q        ; register_file:rf1|regN:r12|Q[2] ; clock        ; clock       ; 1.000        ; 0.199      ; 3.425      ;
; -2.201 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r15|Q[1] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.368      ;
; -2.201 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r15|Q[2] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.368      ;
; -2.201 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r15|Q[3] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.368      ;
; -2.182 ; reg1:MEM_WB_REGWRITE27|Q        ; register_file:rf1|regN:r12|Q[1] ; clock        ; clock       ; 1.000        ; 0.241      ; 3.442      ;
; -2.182 ; reg1:MEM_WB_REGWRITE27|Q        ; register_file:rf1|regN:r12|Q[3] ; clock        ; clock       ; 1.000        ; 0.241      ; 3.442      ;
; -2.128 ; regN:EX_MEM_SUM19|Q[0]          ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.196      ; 3.343      ;
; -2.127 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r7|Q[0]  ; clock        ; clock       ; 1.000        ; -0.039     ; 3.107      ;
; -2.127 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r7|Q[1]  ; clock        ; clock       ; 1.000        ; -0.039     ; 3.107      ;
; -2.127 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r7|Q[2]  ; clock        ; clock       ; 1.000        ; -0.039     ; 3.107      ;
; -2.127 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r7|Q[3]  ; clock        ; clock       ; 1.000        ; -0.039     ; 3.107      ;
; -2.121 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r12|Q[0] ; clock        ; clock       ; 1.000        ; 0.199      ; 3.339      ;
; -2.121 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r12|Q[2] ; clock        ; clock       ; 1.000        ; 0.199      ; 3.339      ;
; -2.114 ; regN:IF_ID_INSTR1|Q[13]         ; regN:ID_EX_SRC14|Q[2]           ; clock        ; clock       ; 1.000        ; -0.049     ; 3.084      ;
; -2.096 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r12|Q[1] ; clock        ; clock       ; 1.000        ; 0.241      ; 3.356      ;
; -2.096 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r12|Q[3] ; clock        ; clock       ; 1.000        ; 0.241      ; 3.356      ;
; -2.084 ; regN:IF_ID_INSTR1|Q[0]          ; regN:ID_EX_SRC25|Q[3]           ; clock        ; clock       ; 1.000        ; -0.049     ; 3.054      ;
; -2.076 ; regN:MEM_WB_SUM30|Q[1]          ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.196      ; 3.291      ;
; -2.074 ; regN:ID_EX_SRC14|Q[1]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; -0.102     ; 2.991      ;
; -2.068 ; reg1:MEM_WB_REGWRITE27|Q        ; register_file:rf1|regN:r15|Q[0] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.240      ;
; -2.063 ; regN:IF_ID_INSTR1|Q[0]          ; regN:ID_EX_SRC25|Q[0]           ; clock        ; clock       ; 1.000        ; -0.049     ; 3.033      ;
; -2.055 ; reg1:MEM_WB_REGWRITE27|Q        ; register_file:rf1|regN:r0|Q[1]  ; clock        ; clock       ; 1.000        ; 0.207      ; 3.281      ;
; -2.055 ; reg1:MEM_WB_REGWRITE27|Q        ; register_file:rf1|regN:r0|Q[3]  ; clock        ; clock       ; 1.000        ; 0.207      ; 3.281      ;
; -2.038 ; register_file:rf1|regN:r14|Q[2] ; regN:ID_EX_SRC14|Q[2]           ; clock        ; clock       ; 1.000        ; -0.348     ; 2.709      ;
; -2.025 ; regN:MEM_WB_RD31|Q[3]           ; register_file:rf1|regN:r13|Q[3] ; clock        ; clock       ; 1.000        ; 0.107      ; 3.151      ;
; -2.018 ; regN:MEM_WB_SUM30|Q[3]          ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.196      ; 3.233      ;
; -2.009 ; regN:MEM_WB_RD31|Q[0]           ; register_file:rf1|regN:r15|Q[1] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.176      ;
; -2.009 ; regN:MEM_WB_RD31|Q[0]           ; register_file:rf1|regN:r15|Q[2] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.176      ;
; -2.009 ; regN:MEM_WB_RD31|Q[0]           ; register_file:rf1|regN:r15|Q[3] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.176      ;
; -1.995 ; reg1:MEM_WB_REGWRITE27|Q        ; register_file:rf1|regN:r13|Q[0] ; clock        ; clock       ; 1.000        ; 0.165      ; 3.179      ;
; -1.995 ; reg1:MEM_WB_REGWRITE27|Q        ; register_file:rf1|regN:r13|Q[1] ; clock        ; clock       ; 1.000        ; 0.165      ; 3.179      ;
; -1.995 ; reg1:MEM_WB_REGWRITE27|Q        ; register_file:rf1|regN:r13|Q[2] ; clock        ; clock       ; 1.000        ; 0.165      ; 3.179      ;
; -1.989 ; regN:ID_EX_SRC25|Q[0]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.180      ; 3.188      ;
; -1.982 ; regN:IF_ID_INSTR1|Q[0]          ; regN:ID_EX_SRC14|Q[2]           ; clock        ; clock       ; 1.000        ; -0.049     ; 2.952      ;
; -1.973 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r0|Q[1]  ; clock        ; clock       ; 1.000        ; 0.207      ; 3.199      ;
; -1.973 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r0|Q[3]  ; clock        ; clock       ; 1.000        ; 0.207      ; 3.199      ;
; -1.972 ; regN:IF_ID_INSTR1|Q[0]          ; regN:ID_EX_SRC25|Q[1]           ; clock        ; clock       ; 1.000        ; -0.049     ; 2.942      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                              ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.398 ; regN:pc1|Q[0]                   ; regN:pc1|Q[0]                   ; clock        ; clock       ; 0.000        ; 0.039      ; 0.608      ;
; 0.422 ; regN:ID_EX_RD9|Q[0]             ; regN:EX_MEM_RD18|Q[0]           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.638      ;
; 0.431 ; regN:ID_EX_RT33|Q[2]            ; regN:EX_MEM_RD18|Q[2]           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.647      ;
; 0.561 ; regN:ID_EX_RD9|Q[1]             ; regN:EX_MEM_RD18|Q[1]           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.777      ;
; 0.600 ; regN:ID_EX_RD9|Q[1]             ; regN:EX_MEM_RD18|Q[3]           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.816      ;
; 0.602 ; regN:EX_MEM_RD18|Q[1]           ; regN:MEM_WB_RD31|Q[1]           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.818      ;
; 0.603 ; regN:EX_MEM_RD18|Q[0]           ; regN:MEM_WB_RD31|Q[0]           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.819      ;
; 0.604 ; regN:EX_MEM_SUM19|Q[0]          ; regN:MEM_WB_SUM30|Q[0]          ; clock        ; clock       ; 0.000        ; 0.042      ; 0.817      ;
; 0.605 ; regN:EX_MEM_SUM19|Q[1]          ; regN:MEM_WB_SUM30|Q[1]          ; clock        ; clock       ; 0.000        ; 0.042      ; 0.818      ;
; 0.651 ; regN:IF_ID_INSTR1|Q[18]         ; regN:ID_EX_SRC25|Q[0]           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.868      ;
; 0.651 ; regN:ID_EX_RS34|Q[1]            ; regN:EX_MEM_RD18|Q[0]           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.867      ;
; 0.654 ; regN:pc1|Q[1]                   ; regN:IF_ID_INSTR1|Q[11]         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.862      ;
; 0.660 ; reg1:ID_EX_REGDST37|Q           ; regN:EX_MEM_RD18|Q[0]           ; clock        ; clock       ; 0.000        ; 0.086      ; 0.917      ;
; 0.668 ; regN:pc1|Q[0]                   ; regN:IF_ID_INSTR1|Q[11]         ; clock        ; clock       ; 0.000        ; 0.322      ; 1.161      ;
; 0.674 ; regN:IF_ID_INSTR1|Q[18]         ; regN:ID_EX_SRC25|Q[1]           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.891      ;
; 0.675 ; regN:IF_ID_INSTR1|Q[18]         ; regN:ID_EX_SRC25|Q[2]           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.892      ;
; 0.676 ; regN:IF_ID_INSTR1|Q[18]         ; regN:ID_EX_SRC25|Q[3]           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.893      ;
; 0.683 ; regN:IF_ID_INSTR1|Q[16]         ; regN:ID_EX_SRC25|Q[0]           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.900      ;
; 0.775 ; reg1:ID_EX_REGDST37|Q           ; regN:EX_MEM_RD18|Q[1]           ; clock        ; clock       ; 0.000        ; 0.086      ; 1.032      ;
; 0.775 ; reg1:ID_EX_REGDST37|Q           ; regN:EX_MEM_RD18|Q[2]           ; clock        ; clock       ; 0.000        ; 0.086      ; 1.032      ;
; 0.776 ; regN:MEM_WB_SUM30|Q[2]          ; register_file:rf1|regN:r6|Q[2]  ; clock        ; clock       ; 0.000        ; 0.325      ; 1.272      ;
; 0.806 ; regN:MEM_WB_SUM30|Q[3]          ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 0.000        ; 0.360      ; 1.337      ;
; 0.835 ; regN:IF_ID_INSTR1|Q[16]         ; regN:ID_EX_SRC14|Q[3]           ; clock        ; clock       ; 0.000        ; 0.347      ; 1.353      ;
; 0.835 ; regN:IF_ID_INSTR1|Q[16]         ; regN:ID_EX_SRC14|Q[1]           ; clock        ; clock       ; 0.000        ; 0.347      ; 1.353      ;
; 0.843 ; regN:pc1|Q[3]                   ; regN:IF_ID_INSTR1|Q[11]         ; clock        ; clock       ; 0.000        ; 0.037      ; 1.051      ;
; 0.890 ; register_file:rf1|regN:r15|Q[1] ; regN:ID_EX_SRC14|Q[1]           ; clock        ; clock       ; 0.000        ; 0.092      ; 1.153      ;
; 0.893 ; register_file:rf1|regN:r15|Q[3] ; regN:ID_EX_SRC14|Q[3]           ; clock        ; clock       ; 0.000        ; 0.092      ; 1.156      ;
; 0.895 ; regN:pc1|Q[2]                   ; regN:IF_ID_INSTR1|Q[11]         ; clock        ; clock       ; 0.000        ; 0.037      ; 1.103      ;
; 0.922 ; regN:IF_ID_INSTR1|Q[18]         ; regN:ID_EX_RT33|Q[2]            ; clock        ; clock       ; 0.000        ; 0.086      ; 1.179      ;
; 0.927 ; register_file:rf1|regN:r11|Q[2] ; regN:ID_EX_SRC25|Q[2]           ; clock        ; clock       ; 0.000        ; -0.066     ; 1.032      ;
; 0.951 ; regN:EX_MEM_RD18|Q[3]           ; regN:MEM_WB_RD31|Q[3]           ; clock        ; clock       ; 0.000        ; 0.045      ; 1.167      ;
; 0.957 ; regN:IF_ID_INSTR1|Q[0]          ; regN:ID_EX_RD9|Q[1]             ; clock        ; clock       ; 0.000        ; 0.100      ; 1.228      ;
; 0.962 ; regN:MEM_WB_SUM30|Q[2]          ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 0.000        ; 0.360      ; 1.493      ;
; 1.017 ; regN:EX_MEM_SUM19|Q[2]          ; regN:MEM_WB_SUM30|Q[2]          ; clock        ; clock       ; 0.000        ; -0.196     ; 0.992      ;
; 1.020 ; reg1:ID_EX_REGWRITE12|Q         ; reg1:EX_MEM_REGWRITE16|Q        ; clock        ; clock       ; 0.000        ; 0.086      ; 1.277      ;
; 1.046 ; regN:MEM_WB_SUM30|Q[1]          ; register_file:rf1|regN:r11|Q[1] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.458      ;
; 1.058 ; regN:IF_ID_INSTR1|Q[16]         ; regN:ID_EX_RS34|Q[1]            ; clock        ; clock       ; 0.000        ; 0.086      ; 1.315      ;
; 1.076 ; regN:MEM_WB_SUM30|Q[0]          ; register_file:rf1|regN:r13|Q[0] ; clock        ; clock       ; 0.000        ; 0.366      ; 1.613      ;
; 1.094 ; regN:MEM_WB_SUM30|Q[0]          ; register_file:rf1|regN:r1|Q[0]  ; clock        ; clock       ; 0.000        ; 0.401      ; 1.666      ;
; 1.112 ; regN:IF_ID_INSTR1|Q[11]         ; regN:ID_EX_RD9|Q[0]             ; clock        ; clock       ; 0.000        ; -0.122     ; 1.161      ;
; 1.121 ; register_file:rf1|regN:r15|Q[0] ; regN:ID_EX_SRC25|Q[0]           ; clock        ; clock       ; 0.000        ; -0.174     ; 1.118      ;
; 1.121 ; register_file:rf1|regN:r3|Q[0]  ; regN:ID_EX_SRC25|Q[0]           ; clock        ; clock       ; 0.000        ; -0.098     ; 1.194      ;
; 1.150 ; register_file:rf1|regN:r2|Q[0]  ; regN:ID_EX_SRC14|Q[0]           ; clock        ; clock       ; 0.000        ; 0.141      ; 1.462      ;
; 1.155 ; regN:MEM_WB_SUM30|Q[1]          ; register_file:rf1|regN:r3|Q[1]  ; clock        ; clock       ; 0.000        ; 0.274      ; 1.600      ;
; 1.159 ; regN:MEM_WB_SUM30|Q[1]          ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 0.000        ; 0.360      ; 1.690      ;
; 1.181 ; regN:MEM_WB_SUM30|Q[2]          ; register_file:rf1|regN:r1|Q[2]  ; clock        ; clock       ; 0.000        ; 0.401      ; 1.753      ;
; 1.204 ; regN:EX_MEM_SUM19|Q[3]          ; regN:MEM_WB_SUM30|Q[3]          ; clock        ; clock       ; 0.000        ; -0.196     ; 1.179      ;
; 1.207 ; register_file:rf1|regN:r11|Q[3] ; regN:ID_EX_SRC25|Q[3]           ; clock        ; clock       ; 0.000        ; -0.066     ; 1.312      ;
; 1.217 ; regN:MEM_WB_SUM30|Q[2]          ; register_file:rf1|regN:r13|Q[2] ; clock        ; clock       ; 0.000        ; 0.366      ; 1.754      ;
; 1.220 ; regN:MEM_WB_SUM30|Q[1]          ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 0.000        ; 0.042      ; 1.433      ;
; 1.220 ; register_file:rf1|regN:r3|Q[2]  ; regN:ID_EX_SRC14|Q[2]           ; clock        ; clock       ; 0.000        ; -0.098     ; 1.293      ;
; 1.229 ; register_file:rf1|regN:r3|Q[1]  ; regN:ID_EX_SRC25|Q[1]           ; clock        ; clock       ; 0.000        ; -0.098     ; 1.302      ;
; 1.236 ; regN:pc1|Q[0]                   ; regN:pc1|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.360      ; 1.767      ;
; 1.236 ; reg1:EX_MEM_REGWRITE16|Q        ; reg1:MEM_WB_REGWRITE27|Q        ; clock        ; clock       ; 0.000        ; 0.045      ; 1.452      ;
; 1.257 ; register_file:rf1|regN:r15|Q[0] ; regN:ID_EX_SRC14|Q[0]           ; clock        ; clock       ; 0.000        ; -0.174     ; 1.254      ;
; 1.259 ; register_file:rf1|regN:r3|Q[1]  ; regN:ID_EX_SRC14|Q[1]           ; clock        ; clock       ; 0.000        ; 0.184      ; 1.614      ;
; 1.262 ; regN:pc1|Q[1]                   ; regN:pc1|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.045      ; 1.478      ;
; 1.268 ; regN:pc1|Q[1]                   ; regN:pc1|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.039      ; 1.478      ;
; 1.276 ; register_file:rf1|regN:r3|Q[2]  ; regN:ID_EX_SRC25|Q[2]           ; clock        ; clock       ; 0.000        ; -0.098     ; 1.349      ;
; 1.284 ; regN:MEM_WB_SUM30|Q[2]          ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 0.000        ; 0.360      ; 1.815      ;
; 1.285 ; regN:ID_EX_RT33|Q[2]            ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 0.000        ; 0.326      ; 1.782      ;
; 1.306 ; regN:EX_MEM_SUM19|Q[2]          ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 0.000        ; 0.045      ; 1.522      ;
; 1.310 ; register_file:rf1|regN:r14|Q[1] ; regN:ID_EX_SRC14|Q[1]           ; clock        ; clock       ; 0.000        ; 0.075      ; 1.556      ;
; 1.319 ; regN:pc1|Q[0]                   ; regN:pc1|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.360      ; 1.850      ;
; 1.325 ; regN:MEM_WB_SUM30|Q[2]          ; register_file:rf1|regN:r14|Q[2] ; clock        ; clock       ; 0.000        ; 0.359      ; 1.855      ;
; 1.332 ; regN:MEM_WB_SUM30|Q[0]          ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 0.000        ; 0.042      ; 1.545      ;
; 1.337 ; register_file:rf1|regN:r3|Q[3]  ; regN:ID_EX_SRC14|Q[3]           ; clock        ; clock       ; 0.000        ; 0.184      ; 1.692      ;
; 1.339 ; regN:IF_ID_INSTR1|Q[16]         ; regN:ID_EX_SRC25|Q[3]           ; clock        ; clock       ; 0.000        ; 0.046      ; 1.556      ;
; 1.345 ; register_file:rf1|regN:r11|Q[0] ; regN:ID_EX_SRC25|Q[0]           ; clock        ; clock       ; 0.000        ; -0.066     ; 1.450      ;
; 1.377 ; regN:IF_ID_INSTR1|Q[13]         ; regN:ID_EX_SRC14|Q[1]           ; clock        ; clock       ; 0.000        ; 0.361      ; 1.909      ;
; 1.388 ; regN:pc1|Q[2]                   ; regN:pc1|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.039      ; 1.598      ;
; 1.395 ; regN:MEM_WB_SUM30|Q[3]          ; register_file:rf1|regN:r3|Q[3]  ; clock        ; clock       ; 0.000        ; 0.274      ; 1.840      ;
; 1.396 ; regN:MEM_WB_SUM30|Q[2]          ; register_file:rf1|regN:r3|Q[2]  ; clock        ; clock       ; 0.000        ; 0.274      ; 1.841      ;
; 1.402 ; register_file:rf1|regN:r11|Q[1] ; regN:ID_EX_SRC25|Q[1]           ; clock        ; clock       ; 0.000        ; -0.066     ; 1.507      ;
; 1.410 ; register_file:rf1|regN:r2|Q[1]  ; regN:ID_EX_SRC14|Q[1]           ; clock        ; clock       ; 0.000        ; 0.394      ; 1.975      ;
; 1.423 ; regN:MEM_WB_SUM30|Q[1]          ; register_file:rf1|regN:r10|Q[1] ; clock        ; clock       ; 0.000        ; 0.297      ; 1.891      ;
; 1.426 ; regN:MEM_WB_SUM30|Q[1]          ; register_file:rf1|regN:r15|Q[1] ; clock        ; clock       ; 0.000        ; 0.319      ; 1.916      ;
; 1.427 ; regN:MEM_WB_SUM30|Q[3]          ; register_file:rf1|regN:r11|Q[3] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.839      ;
; 1.427 ; register_file:rf1|regN:r2|Q[2]  ; regN:ID_EX_SRC14|Q[2]           ; clock        ; clock       ; 0.000        ; 0.141      ; 1.739      ;
; 1.429 ; regN:MEM_WB_SUM30|Q[3]          ; register_file:rf1|regN:r12|Q[3] ; clock        ; clock       ; 0.000        ; 0.445      ; 2.045      ;
; 1.429 ; regN:MEM_WB_SUM30|Q[2]          ; register_file:rf1|regN:r11|Q[2] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.841      ;
; 1.431 ; regN:IF_ID_INSTR1|Q[13]         ; regN:ID_EX_RS34|Q[0]            ; clock        ; clock       ; 0.000        ; 0.100      ; 1.702      ;
; 1.433 ; register_file:rf1|regN:r2|Q[3]  ; regN:ID_EX_SRC14|Q[3]           ; clock        ; clock       ; 0.000        ; 0.394      ; 1.998      ;
; 1.433 ; regN:MEM_WB_RD31|Q[1]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 0.000        ; 0.326      ; 1.930      ;
; 1.444 ; register_file:rf1|regN:r14|Q[3] ; regN:ID_EX_SRC14|Q[3]           ; clock        ; clock       ; 0.000        ; 0.075      ; 1.690      ;
; 1.450 ; regN:ID_EX_RS34|Q[0]            ; regN:EX_MEM_RD18|Q[2]           ; clock        ; clock       ; 0.000        ; 0.045      ; 1.666      ;
; 1.457 ; register_file:rf1|regN:r1|Q[1]  ; regN:ID_EX_SRC14|Q[1]           ; clock        ; clock       ; 0.000        ; 0.063      ; 1.691      ;
; 1.464 ; regN:MEM_WB_SUM30|Q[1]          ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 0.000        ; 0.360      ; 1.995      ;
; 1.468 ; regN:MEM_WB_SUM30|Q[1]          ; register_file:rf1|regN:r6|Q[1]  ; clock        ; clock       ; 0.000        ; 0.325      ; 1.964      ;
; 1.468 ; regN:MEM_WB_SUM30|Q[0]          ; register_file:rf1|regN:r10|Q[0] ; clock        ; clock       ; 0.000        ; 0.297      ; 1.936      ;
; 1.471 ; register_file:rf1|regN:r7|Q[2]  ; regN:ID_EX_SRC25|Q[2]           ; clock        ; clock       ; 0.000        ; 0.018      ; 1.660      ;
; 1.471 ; register_file:rf1|regN:r2|Q[3]  ; regN:ID_EX_SRC25|Q[3]           ; clock        ; clock       ; 0.000        ; 0.141      ; 1.783      ;
; 1.472 ; regN:MEM_WB_SUM30|Q[3]          ; register_file:rf1|regN:r1|Q[3]  ; clock        ; clock       ; 0.000        ; 0.401      ; 2.044      ;
; 1.476 ; regN:EX_MEM_SUM19|Q[1]          ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 0.000        ; 0.360      ; 2.007      ;
; 1.482 ; regN:EX_MEM_SUM19|Q[1]          ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 0.000        ; 0.042      ; 1.695      ;
; 1.483 ; regN:MEM_WB_SUM30|Q[2]          ; register_file:rf1|regN:r10|Q[2] ; clock        ; clock       ; 0.000        ; 0.297      ; 1.951      ;
; 1.500 ; regN:IF_ID_INSTR1|Q[0]          ; reg1:ID_EX_REGWRITE12|Q         ; clock        ; clock       ; 0.000        ; 0.105      ; 1.776      ;
; 1.508 ; register_file:rf1|regN:r13|Q[1] ; regN:ID_EX_SRC14|Q[1]           ; clock        ; clock       ; 0.000        ; 0.096      ; 1.775      ;
; 1.509 ; regN:MEM_WB_SUM30|Q[3]          ; register_file:rf1|regN:r14|Q[3] ; clock        ; clock       ; 0.000        ; 0.359      ; 2.039      ;
; 1.510 ; regN:MEM_WB_SUM30|Q[3]          ; register_file:rf1|regN:r0|Q[3]  ; clock        ; clock       ; 0.000        ; 0.410      ; 2.091      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -1.582 ; -38.705           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.204 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -102.683                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                              ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.582 ; regN:EX_MEM_RD18|Q[0]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.085      ; 2.674      ;
; -1.553 ; regN:ID_EX_RS34|Q[1]            ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.085      ; 2.645      ;
; -1.519 ; regN:MEM_WB_RD31|Q[1]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.085      ; 2.611      ;
; -1.485 ; regN:EX_MEM_RD18|Q[3]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.085      ; 2.577      ;
; -1.482 ; regN:EX_MEM_RD18|Q[1]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.085      ; 2.574      ;
; -1.410 ; regN:EX_MEM_RD18|Q[0]           ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.085      ; 2.502      ;
; -1.407 ; regN:EX_MEM_RD18|Q[2]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.085      ; 2.499      ;
; -1.396 ; reg1:EX_MEM_REGWRITE16|Q        ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.085      ; 2.488      ;
; -1.381 ; regN:ID_EX_RS34|Q[1]            ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.085      ; 2.473      ;
; -1.364 ; regN:EX_MEM_RD18|Q[0]           ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.043     ; 2.328      ;
; -1.347 ; regN:MEM_WB_RD31|Q[1]           ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.085      ; 2.439      ;
; -1.344 ; reg1:MEM_WB_REGWRITE27|Q        ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.085      ; 2.436      ;
; -1.343 ; regN:ID_EX_RD9|Q[1]             ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.085      ; 2.435      ;
; -1.335 ; regN:ID_EX_RS34|Q[1]            ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.043     ; 2.299      ;
; -1.329 ; regN:MEM_WB_RD31|Q[3]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.085      ; 2.421      ;
; -1.313 ; regN:EX_MEM_RD18|Q[3]           ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.085      ; 2.405      ;
; -1.310 ; regN:EX_MEM_RD18|Q[1]           ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.085      ; 2.402      ;
; -1.301 ; regN:MEM_WB_RD31|Q[1]           ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.043     ; 2.265      ;
; -1.267 ; regN:EX_MEM_RD18|Q[3]           ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.043     ; 2.231      ;
; -1.264 ; regN:EX_MEM_RD18|Q[1]           ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.043     ; 2.228      ;
; -1.255 ; regN:MEM_WB_RD31|Q[2]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.094      ; 2.356      ;
; -1.235 ; regN:EX_MEM_RD18|Q[2]           ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.085      ; 2.327      ;
; -1.224 ; reg1:EX_MEM_REGWRITE16|Q        ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.085      ; 2.316      ;
; -1.216 ; regN:MEM_WB_RD31|Q[0]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.085      ; 2.308      ;
; -1.189 ; regN:EX_MEM_RD18|Q[2]           ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.043     ; 2.153      ;
; -1.178 ; reg1:EX_MEM_REGWRITE16|Q        ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.043     ; 2.142      ;
; -1.175 ; regN:ID_EX_RT33|Q[2]            ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.085      ; 2.267      ;
; -1.172 ; reg1:MEM_WB_REGWRITE27|Q        ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.085      ; 2.264      ;
; -1.171 ; regN:ID_EX_RD9|Q[1]             ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.085      ; 2.263      ;
; -1.157 ; regN:MEM_WB_RD31|Q[3]           ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.085      ; 2.249      ;
; -1.126 ; reg1:MEM_WB_REGWRITE27|Q        ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.043     ; 2.090      ;
; -1.125 ; regN:EX_MEM_RD18|Q[0]           ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.043     ; 2.089      ;
; -1.125 ; regN:ID_EX_RD9|Q[1]             ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.043     ; 2.089      ;
; -1.111 ; regN:MEM_WB_RD31|Q[3]           ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.043     ; 2.075      ;
; -1.096 ; regN:ID_EX_RS34|Q[1]            ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.043     ; 2.060      ;
; -1.083 ; regN:MEM_WB_RD31|Q[2]           ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.094      ; 2.184      ;
; -1.062 ; regN:MEM_WB_RD31|Q[1]           ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.043     ; 2.026      ;
; -1.044 ; regN:MEM_WB_RD31|Q[0]           ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.085      ; 2.136      ;
; -1.028 ; regN:EX_MEM_RD18|Q[3]           ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.043     ; 1.992      ;
; -1.027 ; regN:MEM_WB_RD31|Q[2]           ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.024     ; 2.010      ;
; -1.025 ; regN:EX_MEM_RD18|Q[1]           ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.043     ; 1.989      ;
; -1.003 ; regN:ID_EX_RT33|Q[2]            ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.085      ; 2.095      ;
; -0.998 ; regN:MEM_WB_RD31|Q[0]           ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.043     ; 1.962      ;
; -0.975 ; regN:ID_EX_RS34|Q[0]            ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.085      ; 2.067      ;
; -0.957 ; regN:ID_EX_RT33|Q[2]            ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.043     ; 1.921      ;
; -0.950 ; regN:EX_MEM_RD18|Q[2]           ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.043     ; 1.914      ;
; -0.939 ; reg1:EX_MEM_REGWRITE16|Q        ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.043     ; 1.903      ;
; -0.887 ; reg1:MEM_WB_REGWRITE27|Q        ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.043     ; 1.851      ;
; -0.886 ; regN:ID_EX_RD9|Q[1]             ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.043     ; 1.850      ;
; -0.872 ; regN:MEM_WB_RD31|Q[3]           ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.043     ; 1.836      ;
; -0.872 ; regN:ID_EX_RS34|Q[0]            ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 1.000        ; -0.043     ; 1.836      ;
; -0.837 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r15|Q[0] ; clock        ; clock       ; 1.000        ; 0.089      ; 1.933      ;
; -0.817 ; reg1:MEM_WB_REGWRITE27|Q        ; register_file:rf1|regN:r13|Q[3] ; clock        ; clock       ; 1.000        ; 0.055      ; 1.879      ;
; -0.816 ; regN:ID_EX_RS34|Q[0]            ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 1.000        ; 0.085      ; 1.908      ;
; -0.805 ; register_file:rf1|regN:r1|Q[2]  ; regN:ID_EX_SRC14|Q[2]           ; clock        ; clock       ; 1.000        ; -0.188     ; 1.624      ;
; -0.802 ; regN:IF_ID_INSTR1|Q[13]         ; regN:ID_EX_SRC14|Q[0]           ; clock        ; clock       ; 1.000        ; -0.027     ; 1.782      ;
; -0.788 ; regN:MEM_WB_RD31|Q[2]           ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.024     ; 1.771      ;
; -0.766 ; regN:MEM_WB_RD31|Q[0]           ; register_file:rf1|regN:r15|Q[0] ; clock        ; clock       ; 1.000        ; 0.089      ; 1.862      ;
; -0.759 ; regN:MEM_WB_RD31|Q[0]           ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.043     ; 1.723      ;
; -0.751 ; regN:IF_ID_INSTR1|Q[0]          ; regN:ID_EX_SRC25|Q[2]           ; clock        ; clock       ; 1.000        ; -0.027     ; 1.731      ;
; -0.741 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r13|Q[3] ; clock        ; clock       ; 1.000        ; 0.055      ; 1.803      ;
; -0.718 ; regN:ID_EX_RT33|Q[2]            ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 1.000        ; -0.043     ; 1.682      ;
; -0.716 ; regN:EX_MEM_SUM19|Q[0]          ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.094      ; 1.817      ;
; -0.710 ; regN:MEM_WB_SUM30|Q[3]          ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.094      ; 1.811      ;
; -0.697 ; regN:IF_ID_INSTR1|Q[13]         ; regN:ID_EX_SRC14|Q[2]           ; clock        ; clock       ; 1.000        ; -0.027     ; 1.677      ;
; -0.691 ; regN:MEM_WB_SUM30|Q[1]          ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.094      ; 1.792      ;
; -0.685 ; regN:IF_ID_INSTR1|Q[0]          ; regN:ID_EX_SRC25|Q[0]           ; clock        ; clock       ; 1.000        ; -0.027     ; 1.665      ;
; -0.674 ; reg1:MEM_WB_REGWRITE27|Q        ; register_file:rf1|regN:r15|Q[0] ; clock        ; clock       ; 1.000        ; 0.089      ; 1.770      ;
; -0.673 ; regN:IF_ID_INSTR1|Q[0]          ; regN:ID_EX_SRC25|Q[3]           ; clock        ; clock       ; 1.000        ; -0.027     ; 1.653      ;
; -0.673 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r15|Q[1] ; clock        ; clock       ; 1.000        ; 0.088      ; 1.768      ;
; -0.673 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r15|Q[2] ; clock        ; clock       ; 1.000        ; 0.088      ; 1.768      ;
; -0.673 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r15|Q[3] ; clock        ; clock       ; 1.000        ; 0.088      ; 1.768      ;
; -0.672 ; reg1:MEM_WB_REGWRITE27|Q        ; register_file:rf1|regN:r12|Q[0] ; clock        ; clock       ; 1.000        ; 0.114      ; 1.793      ;
; -0.672 ; reg1:MEM_WB_REGWRITE27|Q        ; register_file:rf1|regN:r12|Q[2] ; clock        ; clock       ; 1.000        ; 0.114      ; 1.793      ;
; -0.662 ; reg1:MEM_WB_REGWRITE27|Q        ; register_file:rf1|regN:r12|Q[1] ; clock        ; clock       ; 1.000        ; 0.136      ; 1.805      ;
; -0.662 ; reg1:MEM_WB_REGWRITE27|Q        ; register_file:rf1|regN:r12|Q[3] ; clock        ; clock       ; 1.000        ; 0.136      ; 1.805      ;
; -0.658 ; regN:ID_EX_SRC14|Q[1]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; -0.060     ; 1.605      ;
; -0.653 ; regN:MEM_WB_RD31|Q[3]           ; register_file:rf1|regN:r13|Q[3] ; clock        ; clock       ; 1.000        ; 0.055      ; 1.715      ;
; -0.645 ; regN:MEM_WB_RD31|Q[2]           ; register_file:rf1|regN:r13|Q[3] ; clock        ; clock       ; 1.000        ; 0.064      ; 1.716      ;
; -0.642 ; regN:IF_ID_INSTR1|Q[0]          ; regN:ID_EX_SRC14|Q[2]           ; clock        ; clock       ; 1.000        ; -0.027     ; 1.622      ;
; -0.641 ; register_file:rf1|regN:r14|Q[2] ; regN:ID_EX_SRC14|Q[2]           ; clock        ; clock       ; 1.000        ; -0.182     ; 1.466      ;
; -0.628 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r12|Q[0] ; clock        ; clock       ; 1.000        ; 0.114      ; 1.749      ;
; -0.628 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r12|Q[2] ; clock        ; clock       ; 1.000        ; 0.114      ; 1.749      ;
; -0.623 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r7|Q[0]  ; clock        ; clock       ; 1.000        ; 0.002      ; 1.632      ;
; -0.623 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r7|Q[1]  ; clock        ; clock       ; 1.000        ; 0.002      ; 1.632      ;
; -0.623 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r7|Q[2]  ; clock        ; clock       ; 1.000        ; 0.002      ; 1.632      ;
; -0.623 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r7|Q[3]  ; clock        ; clock       ; 1.000        ; 0.002      ; 1.632      ;
; -0.614 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r12|Q[1] ; clock        ; clock       ; 1.000        ; 0.136      ; 1.757      ;
; -0.614 ; regN:MEM_WB_RD31|Q[1]           ; register_file:rf1|regN:r12|Q[3] ; clock        ; clock       ; 1.000        ; 0.136      ; 1.757      ;
; -0.613 ; regN:MEM_WB_RD31|Q[3]           ; register_file:rf1|regN:r2|Q[0]  ; clock        ; clock       ; 1.000        ; -0.060     ; 1.560      ;
; -0.613 ; regN:MEM_WB_RD31|Q[3]           ; register_file:rf1|regN:r2|Q[1]  ; clock        ; clock       ; 1.000        ; -0.060     ; 1.560      ;
; -0.613 ; regN:MEM_WB_RD31|Q[3]           ; register_file:rf1|regN:r2|Q[2]  ; clock        ; clock       ; 1.000        ; -0.060     ; 1.560      ;
; -0.613 ; regN:MEM_WB_RD31|Q[3]           ; register_file:rf1|regN:r2|Q[3]  ; clock        ; clock       ; 1.000        ; -0.060     ; 1.560      ;
; -0.608 ; reg1:MEM_WB_REGWRITE27|Q        ; register_file:rf1|regN:r0|Q[1]  ; clock        ; clock       ; 1.000        ; 0.121      ; 1.736      ;
; -0.608 ; reg1:MEM_WB_REGWRITE27|Q        ; register_file:rf1|regN:r0|Q[3]  ; clock        ; clock       ; 1.000        ; 0.121      ; 1.736      ;
; -0.603 ; regN:ID_EX_SRC25|Q[0]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 1.000        ; 0.087      ; 1.697      ;
; -0.602 ; regN:IF_ID_INSTR1|Q[0]          ; regN:ID_EX_SRC14|Q[0]           ; clock        ; clock       ; 1.000        ; -0.027     ; 1.582      ;
; -0.602 ; regN:MEM_WB_RD31|Q[0]           ; register_file:rf1|regN:r15|Q[1] ; clock        ; clock       ; 1.000        ; 0.088      ; 1.697      ;
; -0.602 ; regN:MEM_WB_RD31|Q[0]           ; register_file:rf1|regN:r15|Q[2] ; clock        ; clock       ; 1.000        ; 0.088      ; 1.697      ;
; -0.602 ; regN:MEM_WB_RD31|Q[0]           ; register_file:rf1|regN:r15|Q[3] ; clock        ; clock       ; 1.000        ; 0.088      ; 1.697      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                              ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.204 ; regN:ID_EX_RD9|Q[0]             ; regN:EX_MEM_RD18|Q[0]           ; clock        ; clock       ; 0.000        ; 0.025      ; 0.313      ;
; 0.208 ; regN:pc1|Q[0]                   ; regN:pc1|Q[0]                   ; clock        ; clock       ; 0.000        ; 0.022      ; 0.314      ;
; 0.210 ; regN:ID_EX_RT33|Q[2]            ; regN:EX_MEM_RD18|Q[2]           ; clock        ; clock       ; 0.000        ; 0.025      ; 0.319      ;
; 0.281 ; regN:ID_EX_RD9|Q[1]             ; regN:EX_MEM_RD18|Q[1]           ; clock        ; clock       ; 0.000        ; 0.025      ; 0.390      ;
; 0.293 ; regN:ID_EX_RD9|Q[1]             ; regN:EX_MEM_RD18|Q[3]           ; clock        ; clock       ; 0.000        ; 0.025      ; 0.402      ;
; 0.294 ; regN:EX_MEM_SUM19|Q[0]          ; regN:MEM_WB_SUM30|Q[0]          ; clock        ; clock       ; 0.000        ; 0.024      ; 0.402      ;
; 0.294 ; regN:EX_MEM_RD18|Q[1]           ; regN:MEM_WB_RD31|Q[1]           ; clock        ; clock       ; 0.000        ; 0.025      ; 0.403      ;
; 0.295 ; regN:EX_MEM_SUM19|Q[1]          ; regN:MEM_WB_SUM30|Q[1]          ; clock        ; clock       ; 0.000        ; 0.024      ; 0.403      ;
; 0.297 ; regN:EX_MEM_RD18|Q[0]           ; regN:MEM_WB_RD31|Q[0]           ; clock        ; clock       ; 0.000        ; 0.025      ; 0.406      ;
; 0.320 ; regN:pc1|Q[0]                   ; regN:IF_ID_INSTR1|Q[11]         ; clock        ; clock       ; 0.000        ; 0.161      ; 0.565      ;
; 0.331 ; regN:pc1|Q[1]                   ; regN:IF_ID_INSTR1|Q[11]         ; clock        ; clock       ; 0.000        ; 0.015      ; 0.430      ;
; 0.331 ; regN:ID_EX_RS34|Q[1]            ; regN:EX_MEM_RD18|Q[0]           ; clock        ; clock       ; 0.000        ; 0.025      ; 0.440      ;
; 0.332 ; reg1:ID_EX_REGDST37|Q           ; regN:EX_MEM_RD18|Q[0]           ; clock        ; clock       ; 0.000        ; 0.036      ; 0.452      ;
; 0.333 ; regN:IF_ID_INSTR1|Q[18]         ; regN:ID_EX_SRC25|Q[0]           ; clock        ; clock       ; 0.000        ; 0.024      ; 0.441      ;
; 0.345 ; regN:IF_ID_INSTR1|Q[18]         ; regN:ID_EX_SRC25|Q[1]           ; clock        ; clock       ; 0.000        ; 0.024      ; 0.453      ;
; 0.346 ; regN:IF_ID_INSTR1|Q[18]         ; regN:ID_EX_SRC25|Q[3]           ; clock        ; clock       ; 0.000        ; 0.024      ; 0.454      ;
; 0.346 ; regN:IF_ID_INSTR1|Q[18]         ; regN:ID_EX_SRC25|Q[2]           ; clock        ; clock       ; 0.000        ; 0.024      ; 0.454      ;
; 0.350 ; regN:IF_ID_INSTR1|Q[16]         ; regN:ID_EX_SRC25|Q[0]           ; clock        ; clock       ; 0.000        ; 0.024      ; 0.458      ;
; 0.380 ; regN:MEM_WB_SUM30|Q[2]          ; register_file:rf1|regN:r6|Q[2]  ; clock        ; clock       ; 0.000        ; 0.172      ; 0.636      ;
; 0.386 ; regN:MEM_WB_SUM30|Q[3]          ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 0.000        ; 0.185      ; 0.655      ;
; 0.387 ; reg1:ID_EX_REGDST37|Q           ; regN:EX_MEM_RD18|Q[2]           ; clock        ; clock       ; 0.000        ; 0.036      ; 0.507      ;
; 0.388 ; reg1:ID_EX_REGDST37|Q           ; regN:EX_MEM_RD18|Q[1]           ; clock        ; clock       ; 0.000        ; 0.036      ; 0.508      ;
; 0.416 ; regN:IF_ID_INSTR1|Q[16]         ; regN:ID_EX_SRC14|Q[1]           ; clock        ; clock       ; 0.000        ; 0.181      ; 0.681      ;
; 0.417 ; regN:IF_ID_INSTR1|Q[16]         ; regN:ID_EX_SRC14|Q[3]           ; clock        ; clock       ; 0.000        ; 0.181      ; 0.682      ;
; 0.421 ; regN:pc1|Q[3]                   ; regN:IF_ID_INSTR1|Q[11]         ; clock        ; clock       ; 0.000        ; 0.015      ; 0.520      ;
; 0.439 ; regN:pc1|Q[2]                   ; regN:IF_ID_INSTR1|Q[11]         ; clock        ; clock       ; 0.000        ; 0.015      ; 0.538      ;
; 0.441 ; register_file:rf1|regN:r15|Q[1] ; regN:ID_EX_SRC14|Q[1]           ; clock        ; clock       ; 0.000        ; 0.047      ; 0.572      ;
; 0.444 ; register_file:rf1|regN:r15|Q[3] ; regN:ID_EX_SRC14|Q[3]           ; clock        ; clock       ; 0.000        ; 0.047      ; 0.575      ;
; 0.448 ; regN:IF_ID_INSTR1|Q[18]         ; regN:ID_EX_RT33|Q[2]            ; clock        ; clock       ; 0.000        ; 0.036      ; 0.568      ;
; 0.456 ; regN:EX_MEM_RD18|Q[3]           ; regN:MEM_WB_RD31|Q[3]           ; clock        ; clock       ; 0.000        ; 0.025      ; 0.565      ;
; 0.466 ; regN:IF_ID_INSTR1|Q[0]          ; regN:ID_EX_RD9|Q[1]             ; clock        ; clock       ; 0.000        ; 0.043      ; 0.593      ;
; 0.469 ; register_file:rf1|regN:r11|Q[2] ; regN:ID_EX_SRC25|Q[2]           ; clock        ; clock       ; 0.000        ; -0.024     ; 0.529      ;
; 0.481 ; regN:EX_MEM_SUM19|Q[2]          ; regN:MEM_WB_SUM30|Q[2]          ; clock        ; clock       ; 0.000        ; -0.094     ; 0.471      ;
; 0.487 ; regN:MEM_WB_SUM30|Q[2]          ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 0.000        ; 0.185      ; 0.756      ;
; 0.491 ; reg1:ID_EX_REGWRITE12|Q         ; reg1:EX_MEM_REGWRITE16|Q        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.611      ;
; 0.521 ; regN:MEM_WB_SUM30|Q[1]          ; register_file:rf1|regN:r11|Q[1] ; clock        ; clock       ; 0.000        ; 0.119      ; 0.724      ;
; 0.526 ; regN:IF_ID_INSTR1|Q[16]         ; regN:ID_EX_RS34|Q[1]            ; clock        ; clock       ; 0.000        ; 0.036      ; 0.646      ;
; 0.530 ; regN:MEM_WB_SUM30|Q[0]          ; register_file:rf1|regN:r1|Q[0]  ; clock        ; clock       ; 0.000        ; 0.215      ; 0.829      ;
; 0.533 ; regN:MEM_WB_SUM30|Q[0]          ; register_file:rf1|regN:r13|Q[0] ; clock        ; clock       ; 0.000        ; 0.200      ; 0.817      ;
; 0.536 ; regN:IF_ID_INSTR1|Q[11]         ; regN:ID_EX_RD9|Q[0]             ; clock        ; clock       ; 0.000        ; -0.061     ; 0.559      ;
; 0.552 ; register_file:rf1|regN:r15|Q[0] ; regN:ID_EX_SRC25|Q[0]           ; clock        ; clock       ; 0.000        ; -0.091     ; 0.545      ;
; 0.553 ; register_file:rf1|regN:r3|Q[0]  ; regN:ID_EX_SRC25|Q[0]           ; clock        ; clock       ; 0.000        ; -0.038     ; 0.599      ;
; 0.567 ; regN:MEM_WB_SUM30|Q[1]          ; register_file:rf1|regN:r3|Q[1]  ; clock        ; clock       ; 0.000        ; 0.135      ; 0.786      ;
; 0.572 ; register_file:rf1|regN:r2|Q[0]  ; regN:ID_EX_SRC14|Q[0]           ; clock        ; clock       ; 0.000        ; 0.077      ; 0.733      ;
; 0.581 ; register_file:rf1|regN:r11|Q[3] ; regN:ID_EX_SRC25|Q[3]           ; clock        ; clock       ; 0.000        ; -0.024     ; 0.641      ;
; 0.582 ; regN:EX_MEM_SUM19|Q[3]          ; regN:MEM_WB_SUM30|Q[3]          ; clock        ; clock       ; 0.000        ; -0.094     ; 0.572      ;
; 0.589 ; regN:MEM_WB_SUM30|Q[2]          ; register_file:rf1|regN:r1|Q[2]  ; clock        ; clock       ; 0.000        ; 0.215      ; 0.888      ;
; 0.592 ; reg1:EX_MEM_REGWRITE16|Q        ; reg1:MEM_WB_REGWRITE27|Q        ; clock        ; clock       ; 0.000        ; 0.025      ; 0.701      ;
; 0.593 ; regN:MEM_WB_SUM30|Q[1]          ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 0.000        ; 0.185      ; 0.862      ;
; 0.594 ; regN:pc1|Q[0]                   ; regN:pc1|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.185      ; 0.863      ;
; 0.600 ; register_file:rf1|regN:r3|Q[2]  ; regN:ID_EX_SRC14|Q[2]           ; clock        ; clock       ; 0.000        ; -0.038     ; 0.646      ;
; 0.603 ; register_file:rf1|regN:r3|Q[1]  ; regN:ID_EX_SRC25|Q[1]           ; clock        ; clock       ; 0.000        ; -0.038     ; 0.649      ;
; 0.605 ; regN:MEM_WB_SUM30|Q[2]          ; register_file:rf1|regN:r13|Q[2] ; clock        ; clock       ; 0.000        ; 0.200      ; 0.889      ;
; 0.606 ; register_file:rf1|regN:r3|Q[1]  ; regN:ID_EX_SRC14|Q[1]           ; clock        ; clock       ; 0.000        ; 0.109      ; 0.799      ;
; 0.612 ; register_file:rf1|regN:r3|Q[2]  ; regN:ID_EX_SRC25|Q[2]           ; clock        ; clock       ; 0.000        ; -0.038     ; 0.658      ;
; 0.613 ; register_file:rf1|regN:r15|Q[0] ; regN:ID_EX_SRC14|Q[0]           ; clock        ; clock       ; 0.000        ; -0.091     ; 0.606      ;
; 0.616 ; regN:MEM_WB_SUM30|Q[1]          ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 0.000        ; 0.024      ; 0.724      ;
; 0.618 ; regN:pc1|Q[1]                   ; regN:pc1|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.025      ; 0.727      ;
; 0.619 ; regN:pc1|Q[1]                   ; regN:pc1|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.022      ; 0.725      ;
; 0.639 ; register_file:rf1|regN:r14|Q[1] ; regN:ID_EX_SRC14|Q[1]           ; clock        ; clock       ; 0.000        ; 0.039      ; 0.762      ;
; 0.640 ; regN:pc1|Q[0]                   ; regN:pc1|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.185      ; 0.909      ;
; 0.640 ; regN:EX_MEM_SUM19|Q[2]          ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 0.000        ; 0.025      ; 0.749      ;
; 0.641 ; regN:MEM_WB_SUM30|Q[2]          ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 0.000        ; 0.185      ; 0.910      ;
; 0.646 ; register_file:rf1|regN:r11|Q[0] ; regN:ID_EX_SRC25|Q[0]           ; clock        ; clock       ; 0.000        ; -0.024     ; 0.706      ;
; 0.649 ; regN:ID_EX_RT33|Q[2]            ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 0.000        ; 0.176      ; 0.909      ;
; 0.654 ; register_file:rf1|regN:r3|Q[3]  ; regN:ID_EX_SRC14|Q[3]           ; clock        ; clock       ; 0.000        ; 0.109      ; 0.847      ;
; 0.658 ; regN:MEM_WB_SUM30|Q[0]          ; regN:EX_MEM_SUM19|Q[0]          ; clock        ; clock       ; 0.000        ; 0.024      ; 0.766      ;
; 0.660 ; regN:MEM_WB_SUM30|Q[2]          ; register_file:rf1|regN:r14|Q[2] ; clock        ; clock       ; 0.000        ; 0.188      ; 0.932      ;
; 0.667 ; regN:IF_ID_INSTR1|Q[16]         ; regN:ID_EX_SRC25|Q[3]           ; clock        ; clock       ; 0.000        ; 0.024      ; 0.775      ;
; 0.677 ; regN:pc1|Q[2]                   ; regN:pc1|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.022      ; 0.783      ;
; 0.677 ; register_file:rf1|regN:r11|Q[1] ; regN:ID_EX_SRC25|Q[1]           ; clock        ; clock       ; 0.000        ; -0.024     ; 0.737      ;
; 0.686 ; register_file:rf1|regN:r2|Q[1]  ; regN:ID_EX_SRC14|Q[1]           ; clock        ; clock       ; 0.000        ; 0.205      ; 0.975      ;
; 0.691 ; regN:MEM_WB_SUM30|Q[2]          ; register_file:rf1|regN:r3|Q[2]  ; clock        ; clock       ; 0.000        ; 0.135      ; 0.910      ;
; 0.704 ; register_file:rf1|regN:r2|Q[3]  ; regN:ID_EX_SRC14|Q[3]           ; clock        ; clock       ; 0.000        ; 0.205      ; 0.993      ;
; 0.707 ; regN:MEM_WB_SUM30|Q[2]          ; register_file:rf1|regN:r11|Q[2] ; clock        ; clock       ; 0.000        ; 0.119      ; 0.910      ;
; 0.710 ; regN:IF_ID_INSTR1|Q[13]         ; regN:ID_EX_SRC14|Q[1]           ; clock        ; clock       ; 0.000        ; 0.188      ; 0.982      ;
; 0.712 ; register_file:rf1|regN:r14|Q[3] ; regN:ID_EX_SRC14|Q[3]           ; clock        ; clock       ; 0.000        ; 0.039      ; 0.835      ;
; 0.713 ; register_file:rf1|regN:r2|Q[2]  ; regN:ID_EX_SRC14|Q[2]           ; clock        ; clock       ; 0.000        ; 0.077      ; 0.874      ;
; 0.715 ; regN:MEM_WB_SUM30|Q[1]          ; register_file:rf1|regN:r15|Q[1] ; clock        ; clock       ; 0.000        ; 0.169      ; 0.968      ;
; 0.715 ; regN:EX_MEM_SUM19|Q[1]          ; regN:EX_MEM_SUM19|Q[2]          ; clock        ; clock       ; 0.000        ; 0.185      ; 0.984      ;
; 0.716 ; regN:MEM_WB_SUM30|Q[1]          ; register_file:rf1|regN:r6|Q[1]  ; clock        ; clock       ; 0.000        ; 0.172      ; 0.972      ;
; 0.718 ; regN:MEM_WB_SUM30|Q[1]          ; register_file:rf1|regN:r10|Q[1] ; clock        ; clock       ; 0.000        ; 0.157      ; 0.959      ;
; 0.718 ; register_file:rf1|regN:r1|Q[1]  ; regN:ID_EX_SRC14|Q[1]           ; clock        ; clock       ; 0.000        ; 0.031      ; 0.833      ;
; 0.724 ; register_file:rf1|regN:r2|Q[3]  ; regN:ID_EX_SRC25|Q[3]           ; clock        ; clock       ; 0.000        ; 0.077      ; 0.885      ;
; 0.727 ; regN:MEM_WB_SUM30|Q[3]          ; register_file:rf1|regN:r12|Q[3] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.049      ;
; 0.729 ; regN:IF_ID_INSTR1|Q[13]         ; regN:ID_EX_RS34|Q[0]            ; clock        ; clock       ; 0.000        ; 0.043      ; 0.856      ;
; 0.732 ; regN:MEM_WB_SUM30|Q[3]          ; register_file:rf1|regN:r3|Q[3]  ; clock        ; clock       ; 0.000        ; 0.135      ; 0.951      ;
; 0.733 ; regN:MEM_WB_RD31|Q[1]           ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 0.000        ; 0.176      ; 0.993      ;
; 0.738 ; regN:EX_MEM_SUM19|Q[1]          ; regN:EX_MEM_SUM19|Q[1]          ; clock        ; clock       ; 0.000        ; 0.024      ; 0.846      ;
; 0.742 ; regN:MEM_WB_SUM30|Q[3]          ; register_file:rf1|regN:r1|Q[3]  ; clock        ; clock       ; 0.000        ; 0.215      ; 1.041      ;
; 0.742 ; register_file:rf1|regN:r7|Q[2]  ; regN:ID_EX_SRC25|Q[2]           ; clock        ; clock       ; 0.000        ; -0.004     ; 0.822      ;
; 0.742 ; regN:ID_EX_RS34|Q[0]            ; regN:EX_MEM_RD18|Q[2]           ; clock        ; clock       ; 0.000        ; 0.025      ; 0.851      ;
; 0.745 ; regN:MEM_WB_SUM30|Q[1]          ; regN:EX_MEM_SUM19|Q[3]          ; clock        ; clock       ; 0.000        ; 0.185      ; 1.014      ;
; 0.746 ; register_file:rf1|regN:r13|Q[1] ; regN:ID_EX_SRC14|Q[1]           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.876      ;
; 0.747 ; regN:MEM_WB_SUM30|Q[3]          ; register_file:rf1|regN:r11|Q[3] ; clock        ; clock       ; 0.000        ; 0.119      ; 0.950      ;
; 0.755 ; regN:MEM_WB_SUM30|Q[3]          ; register_file:rf1|regN:r0|Q[3]  ; clock        ; clock       ; 0.000        ; 0.223      ; 1.062      ;
; 0.755 ; regN:MEM_WB_SUM30|Q[0]          ; register_file:rf1|regN:r10|Q[0] ; clock        ; clock       ; 0.000        ; 0.157      ; 0.996      ;
; 0.757 ; register_file:rf1|regN:r3|Q[3]  ; regN:ID_EX_SRC25|Q[3]           ; clock        ; clock       ; 0.000        ; -0.038     ; 0.803      ;
; 0.758 ; regN:MEM_WB_SUM30|Q[2]          ; register_file:rf1|regN:r10|Q[2] ; clock        ; clock       ; 0.000        ; 0.157      ; 0.999      ;
; 0.767 ; regN:MEM_WB_SUM30|Q[3]          ; register_file:rf1|regN:r14|Q[3] ; clock        ; clock       ; 0.000        ; 0.188      ; 1.039      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.280   ; 0.204 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -4.280   ; 0.204 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -157.393 ; 0.0   ; 0.0      ; 0.0     ; -118.65             ;
;  clock           ; -157.393 ; 0.000 ; N/A      ; N/A     ; -118.650            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; current_pc[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; current_pc[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; current_pc[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; current_pc[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; current_pc[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; current_pc[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; current_pc[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; current_pc[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; current_pc[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; current_pc[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; current_pc[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; current_pc[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; current_pc[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; current_pc[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; current_pc[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; current_pc[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1867     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1867     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 56    ; 56   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clock  ; clock ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; current_pc[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; current_pc[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; current_pc[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; current_pc[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; current_pc[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; current_pc[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; current_pc[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; current_pc[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Sun Apr 07 19:55:24 2019
Info: Command: quartus_sta add_isa -c add_isa
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'add_isa.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.280
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.280            -157.393 clock 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.445               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -118.650 clock 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.783
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.783            -138.954 clock 
Info (332146): Worst-case hold slack is 0.398
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.398               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -118.650 clock 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Fast 1200mV 0C Model
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.582
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.582             -38.705 clock 
Info (332146): Worst-case hold slack is 0.204
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.204               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -102.683 clock 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 4839 megabytes
    Info: Processing ended: Sun Apr 07 19:55:30 2019
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:03


