# 3. AITLアーキテクチャ

## A. 三層統合制御構造

本研究で提案する **AITL（Adaptive Intelligent Triple-Layer）アーキテクチャ** は、制御・状態遷移・設計再構成を三層に分離することで、宇宙用SoCにおける**ロバスト性・適応性・再構成性**を同時に実現する。

1. **内層：PID制御ループ**
   - FPGAまたはSoC内蔵DSPで実装
   - 高速かつ安定したリアルタイム制御を保証
   - 例：推進系スラスタや電源制御ループ

2. **中層：FSMによるモード遷移**
   - 状態遷移表に基づくモード管理
   - 通常運用・安全モード・リカバリーモードの制御
   - 例：センサ異常検出時のフェイルセーフ遷移

3. **外層：ロバスト制御（H∞・適応制御）**
   - 宇宙環境特有の不確実性（放射線・温度変動・機械的振動）に対応
   - 多次元制御を導入し、推進・姿勢・電源の協調制御を実現
   - 故障検知・再構成アルゴリズムを組み込み

---

## B. 半導体実装基盤：22nm FDSOIプロセス

AITLのコアSoCは **22nm Fully Depleted SOI (FDSOI)** を採用し、以下の特性を確保する：

- **低リーク電流**による宇宙機長寿命ミッションへの対応  
- **ボディバイアス制御**による動的性能調整（低消費電力動作と高性能動作を両立）  
- **放射線耐性向上**：浮遊容量の低減とチャネル分離により、SEU感受性を低下  
- **チップレット統合適性**：小型・低電力のため、異種チップ統合が容易  

これにより、AITLの中核制御コアは**ロバストかつ適応的に宇宙環境で動作可能**となる。  

---

## C. 記憶階層とNVM統合

AITLアーキテクチャでは、従来のSRAM中心の構成から進化し、以下のメモリ技術を組み合わせた三層構成を採用する：

- **SRAM**：キャッシュ・レジスタ用途（ECC/TMRで保護）  
- **MRAM**：動作ログ・主要プログラムストア（放射線耐性・不揮発性）  
- **FRAM**：制御ログ・センサデータ保存（低消費電力・高速書換）  

この構成により、**高速応答・長期保持・低消費電力**を同時に実現できる。  

---

## D. SystemDKによる統合設計検証

AITLアーキテクチャの設計・検証には **System Design Kit (SystemDK)** を用いる。  

- **チップレット設計対応**：SoCコア、NVM、アナログ電源管理、通信IFを統合  
- **マルチドメインシミュレーション**：制御アルゴリズム（PID/H∞）とハードウェア動作を同一フレームで検証  
- **宇宙環境シナリオ検証**：放射線イベント注入、温度変動、電源ドロップをモデル化し、制御安定性を確認  

SystemDKを中核に据えることで、**制御・ハードウェア・実装・検証を一体化した設計フロー**を確立する。  

---

## E. 宇宙機適用における意義

- **制御面**：PID・FSM・H∞の三層により、通常運用から異常時対応までを包括  
- **ハード面**：22nm FDSOIプロセスで小型・低消費電力・放射線耐性を両立  
- **実装面**：SRAM/MRAM/FRAMのハイブリッドで信頼性を強化  
- **設計面**：SystemDKによるチップレット設計と宇宙環境シナリオ検証  

以上により、AITLは「**制御・半導体実装・システム設計を横断的に統合する宇宙用SoCアーキテクチャ**」として新規性を持つ。  
