# Verilog 入门2  HDLbits 教程

## 入门

+ Module 的定义

## 基础

1. Wire 类型： **默认类型** 如`output o1`默认指的就是wire类型
   + 有向性：在`continious assignment`中默认将右面的信息转递给左面
   + 使用`Assign`语句来用某个常数、变量、Wire**持久驱动**Wire 类型**（实时传递）**

2. 逻辑门： 
   - `~` 按位非， `!`逻辑非
