<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:29.2429</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.01.09</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0002642</applicationNumber><claimCount>34</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>인쇄회로기판 및 그 제조방법</inventionTitle><inventionTitleEng>PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD FOR  THE SAME</inventionTitleEng><openDate>2024.05.23</openDate><openNumber>10-2024-0071966</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/46</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/18</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시는 제1 절연층; 상기 제1 절연층 상에 각각 배치된 복수의 제1 회로패턴; 상기 제1 절연층 상에 배치되며, 상기 복수의 제1 회로패턴 각각의 측면의 일부를 덮는 제2 절연층; 및 상기 복수의 제1 회로패턴 중 인접한 적어도 한 쌍의 제1 회로패턴들 사이에 배치되며, 상기 제1 절연층과 일체화된 절연부; 를 포함하는, 인쇄회로기판과 그 제조방법에 관한 것이다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 절연층;상기 제1 절연층 상에 각각 배치된 복수의 제1 회로패턴;상기 제1 절연층 상에 배치되며, 상기 복수의 제1 회로패턴 각각의 측면의 일부를 덮는 제2 절연층; 및상기 복수의 제1 회로패턴 중 인접한 적어도 한 쌍의 제1 회로패턴들 사이에 배치되며, 상기 제1 절연층과 일체화된 절연부; 를 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 절연부는 상기 제1 절연층의 일부가 상기 인접한 적어도 한 쌍의 제1 회로패턴들 사이로 연장되어 배치된 것인,인쇄회로기판.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 제1 절연층 및 상기 제2 절연층 사이에는 경계가 존재하며,상기 제1 절연층 및 상기 절연부 사이에는 경계가 존재하지 않는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서,상기 절연부는 상기 인접한 적어도 한 쌍의 제1 회로패턴들 각각의 서로 마주보는 일 측면 사이에 배치되며, 상기 제2 절연층은 상기 인접한 적어도 한 쌍의 제1 회로패턴들 각각의 상기 일 측면의 반대측인 타 측면을 덮는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>5. 제 4 항에 있어서,상기 인접한 적어도 한 쌍의 제1 회로패턴들 각각의 일 측면과 상기 절연부 사이에 시드 금속층이 배치되는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>6. 제 5 항에 있어서,상기 인접한 적어도 한 쌍의 제1 회로패턴들 각각의 타 측면과 상면과 하면에는 상기 시드 금속층이 배치되지 않는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>7. 제 6 항에 있어서,상기 복수의 제1 회로패턴 각각의 상면과, 상기 제2 절연층의 상면과, 상기 절연부의 상면은, 서로 실질적으로 코플래너하며,상기 복수의 제1 회로패턴 각각의 하면과, 상기 제2 절연층의 하면은, 서로 실질적으로 코플래너한,인쇄회로기판.</claim></claimInfo><claimInfo><claim>8. 제 4 항에 있어서,단면 상에서, 상기 인접한 적어도 한 쌍의 제1 회로패턴들 중 하나, 상기 절연부, 상기 인접한 적어도 한 쌍의 제1 회로패턴들 중 다른 하나, 및 상기 제2 절연층은, 이 순서로 반복적으로 배치되는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>9. 제 8 항에 있어서,단면 상에서의 상기 반복적인 배치에 있어서, 상기 인접한 적어도 한 쌍의 제1 회로패턴들 중 하나와 다른 하나의 선폭을 각각 W1, 상기 절연부의 폭을 W2, 상기 제2 절연층의 폭을 W3이라 할 때, 선폭 또는 폭이 W1, W2, W1, W3의 순서로 반복되는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>10. 제 1 항에 있어서,상기 제1 및 제2 절연층은 서로 상이한 절연재를 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>11. 제 1 항에 있어서,상기 제1 및 제2 절연층은 서로 실질적으로 동일한 절연재를 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>12. 제 4 항에 있어서,상기 제1 절연층 상에 배치되며, 단면 상에서 상기 복수의 제1 회로패턴 각각보다 선폭이 더 넓은 제2 회로패턴; 을 더 포함하며,상기 절연부는 상기 제2 회로패턴의 양 측면과 이격되어 배치되며, 상기 제2 절연층은 상기 제2 회로패턴의 양 측면을 덮는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>13. 제 12 항에 있어서,상기 제1 절연층 상에 배치되는 패드패턴; 을 더 포함하며,상기 절연부는 상기 패드패턴의 양 측면과 이격되어 배치되며, 상기 제2 절연층은 상기 패드패턴의 양 측면을 덮는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>14. 제 13 항에 있어서,상기 인쇄회로기판은 복수의 빌드업 절연층과 복수의 빌드업 배선층과 복수의 빌드업 비아층을 포함하며,상기 복수의 빌드업 절연층 중 적어도 하나의 빌드업 절연층은 상기 제1 및 제2 절연층과 상기 절연부를 포함하며,상기 복수의 빌드업 배선층 중 적어도 하나의 빌드업 배선층은 상기 복수의 제1 회로패턴과 상기 제2 회로패턴과 상기 패드패턴을 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>15. 제 14 항에 있어서,상기 복수의 제1 회로패턴과 상기 제2 회로패턴과 상기 패드패턴을 포함하는 빌드업 배선층은 상기 복수의 제1 회로패턴 각각의 일 측면에 시드 금속층이 배치되되 상기 복수의 제1 회로패턴과 상기 제2 회로패턴과 상기 패드패턴 각각의 상면 및 하면에는 시드 금속층이 배치되지 않으며,상기 복수의 빌드업 배선층 중 상기 복수의 제1 회로패턴과 상기 제2 회로패턴과 상기 패드패턴을 포함하는 빌드업 배선층을 제외한 나머지 빌드업 배선층은 회로패턴 각각의 상면 또는 하면에 시드 금속층이 배치되는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>16. 제 14 항에 있어서,상기 제1 및 제2 절연층과 상기 절연부를 포함하는 빌드업 절연층은 상기 복수의 빌드업 절연층 중 최외층에 배치되며,상기 복수의 제1 회로패턴과 상기 제2 회로패턴과 상기 패드패턴을 포함하는 빌드업 배선층은 상기 복수의 배선층 중 최외층에 배치되는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>17. 제 16 항에 있어서,상기 인쇄회로기판은 상기 복수의 빌드업 절연층 중 최외층에 배치된 빌드업 절연층 상에 배치된 레지스트층을 더 포함하며,상기 레지스트층은 상기 제2 절연층 및 상기 절연부와 각각 접하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>18. 제 14 항에 있어서,상기 제1 및 제2 절연층과 상기 절연부를 포함하는 빌드업 절연층은 상기 복수의 빌드업 절연층 중 내층에 배치되며,상기 복수의 제1 회로패턴과 상기 제2 회로패턴과 상기 패드패턴을 포함하는 빌드업 배선층은 상기 복수의 배선층 중 내층에 배치되는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>19. 제 13 항에 있어서,상기 인쇄회로기판은 코어 타입의 제1 기판부, 및 상기 제1 기판부 상에 배치되며 복수의 빌드업 절연층과 복수의 빌드업 배선층과 복수의 빌드업 비아층을 포함하는 코어리스 타입의 제2 기판부를 포함하며,상기 복수의 빌드업 절연층 중 적어도 하나의 빌드업 절연층은 상기 제1 및 제2 절연층과 상기 절연부를 포함하며,상기 복수의 빌드업 배선층 중 적어도 하나의 빌드업 배선층은 상기 복수의 제1 회로패턴과 상기 제2 회로패턴과 상기 패드패턴을 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>20. 제 19 항에 있어서,상기 복수의 빌드업 절연층은 전 층이 상기 제1 및 제2 절연층과 상기 절연부를 포함하며,상기 복수의 빌드업 배선층은 전 층이 상기 복수의 제1 회로패턴과 상기 제2 회로패턴과 상기 패드패턴을 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>21. 절연재; 및상기 절연재에 각각 매립된 복수의 제1 회로패턴; 을 포함하며,상기 복수의 제1 회로패턴 중 인접한 적어도 한 쌍의 제1 회로패턴들 각각의 서로 마주보는 일 측면 상에는 시드 금속층이 배치되되, 상기 일 측면의 반대측인 타 측면 상에는 상기 시드 금속층이 배치되지 않는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>22. 제 21 항에 있어서,상기 인접한 적어도 한 쌍의 제1 회로패턴들 각각의 상면 및 하면 상에는 상기 시드 금속층이 배치되지 않는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>23. 제 22 항에 있어서,상기 절연재에 매립된 제2 회로패턴; 및상기 절연재에 매립된 패드패턴; 을 더 포함하며,상기 제2 회로패턴 및 상기 패드패턴 각각의 양 측면과 하면 상에는 상기 시드 금속층이 배치되지 않는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>24. 디테치 기판 상에 제1 드라이 필름을 형성하는 단계;상기 제1 드라이 필름을 패터닝하여 상기 디테치 기판 상에서 서로 이격되어 배치되는 복수의 드라이 필름 패턴을 형성하는 단계;상기 디테치 기판 상에 상기 복수의 드라이 필름 패턴 각각을 덮는 시드 금속층을 형성하는 단계;상기 시드 금속층 상에 상기 디테치 기판과 상기 복수의 드라이 필름 패턴을 따라서 제1 도금층을 형성하는 단계;상기 제1 도금층 상에 상기 제1 도금층을 덮으며 상기 제1 도금층 사이의 공간을 채우는 제2 절연층을 형성하는 단계;상기 제2 절연층과 상기 제1 도금층과 상기 시드 금속층 각각의 적어도 일부를 연마하는 단계;상기 시드 금속층 사이에 잔존하는 상기 복수의 드라이 필름 패턴을 제거하는 단계;상기 디테치 기판 상에 상기 제2 절연층 및 상기 제1 도금층을 덮으며 상기 시드 금속층 사이의 공간을 채우는 제1 절연층을 형성하는 단계;상기 디테치 기판을 제거하는 단계; 및상기 시드 금속층과 상기 제1 도금층과 상기 제1 절연층 각각의 적어도 일부를 연마하는 단계; 를 포함하는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>25. 제 24 항에 있어서,상기 복수의 드라이 필름 패턴을 형성하는 단계에서, 상기 복수의 드라이 필름 패턴 각각의 단면 상에서의 폭을 n이라 할 때, 단면 상에서의 상기 복수의 드라이 필름 패턴 사이의 이격 거리는 실질적으로 3n을 만족하는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>26. 제 25 항에 있어서,상기 제1 도금층을 형성하는 단계에서, 상기 제1 도금층의 단면 상에서의 두께 또는 폭은 실질적으로 n을 만족하는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>27. 제 24 항에 있어서,상기 제2 절연층과 상기 제1 도금층과 상기 시드 금속층 각각의 연마는 상기 디테치 기판이 배치된 측의 반대측에서 적어도 상기 복수의 드라이 필름 패턴이 노출될 때까지 수행하며,상기 시드 금속층과 상기 제1 도금층과 상기 제1 절연층 각각의 연마는 상기 디테치 기판이 제거된 측에서 적어도 상기 제2 절연층이 노출될 때까지 수행하는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>28. 제 24 항에 있어서,상기 제1 도금층을 형성하는 단계 이후에,상기 제1 도금층 및 상기 제1 시드 금속층 중 평면 상에서 상기 복수의 드라이 필름 패턴 각각의 양 단부에 배치된 부분을 제거하는 단계; 를 더 포함하는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>29. 제 24 항에 있어서,상기 제1 도금층을 형성하는 단계 이후에,상기 제1 도금층 상에 제2 드라이 필름을 형성하는 단계;상기 제2 드라이 필름을 패터닝하여 상기 제1 도금층을 노출시키는 복수의 개구 패턴을 형성하는 단계;상기 복수의 개구 패턴 내에 제2 도금층을 형성하는 단계; 및상기 제2 드라이 필름을 제거하는 단계; 를 더 포함하는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>30. 제 29 항에 있어서,상기 제2 절연층을 형성하는 단계에서, 상기 제2 절연층은 상기 제2 도금층을 더 덮으며 상기 제2 도금층 사이의 공간과 상기 제1 및 제2 도금층 사이의 공간을 더 채우며,상기 제2 절연층과 상기 제1 도금층과 상기 시드 금속층 각각의 적어도 일부를 연마하는 단계에서, 상기 제2 도금층의 적어도 일부를 더 연마하며,상기 제1 절연층을 형성하는 단계에서, 상기 제1 절연층은 상기 제2 도금층을 더 덮는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>31. 제 30 항에 있어서,상기 제1 절연층을 형성하는 단계 이후에,복수의 제1 빌드업 절연층과 복수의 제1 빌드업 배선층과 복수의 제1 빌드업 비아층을 형성하는 단계; 를 더 포함하는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>32. 제 31 항에 있어서,상기 시드 금속층과 상기 제1 도금층과 상기 제1 절연층 각각의 적어도 일부를 연마하는 단계 이후에,상기 복수의 제1 빌드업 절연층과 복수의 제1 빌드업 배선층과 복수의 제1 빌드업 비아층이 형성된 측의 반대측에 복수의 제2 빌드업 절연층과 복수의 제2 빌드업 배선층과 복수의 제2 빌드업 비아층을 형성하는 단계; 를 더 포함하는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>33. 제 30 항에 있어서,상기 제1 절연층을 형성하는 단계 이후에,상기 제1 절연층에 상기 제2 도금층을 노출시키는 개구를 형성하는 단계;상기 개구 내에 금속범프를 형성하는 단계; 및상기 금속범프 상에 저융점 금속을 형성하는 단계; 를 더 포함하는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>34. 제 33 항에 있어서,상기 인쇄회로기판의 제조방법은 코어 타입의 제1 기판부와 코어리스 타입의 제2 기판부를 준비한 후 상기 제1 및 제2 기판부를 일괄 적층하는 것을 포함하며,상기 제2 기판부는 상기 단계들을 통하여 형성된 기판을 복수개 포함하는,인쇄회로기판의 제조방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119980018064</code><country>대한민국</country><engName>SAMSUNG ELECTRO-MECHANICS CO., LTD.</engName><name>삼성전기주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>LEE, Jae Heun</engName><name>이재흔</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>PARK, Jong Eun</engName><name>박종은</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>PARK, Chan Jin</engName><name>박찬진</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>YANG, Hyun Seok</engName><name>양현석</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>YOO, Tae Hee</engName><name>유태희</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, 대림아크로텔 *층(도곡동)</address><code>920031000651</code><country>대한민국</country><engName>C&amp;amp;S Patent and Law Office</engName><name>특허법인씨엔에스(유)</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>대한민국</priorityApplicationCountry><priorityApplicationDate>2022.11.16</priorityApplicationDate><priorityApplicationNumber>1020220153872</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.01.09</receiptDate><receiptNumber>1-1-2023-0026690-68</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230002642.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93787864106243e43d2ce2daa43eee056fc89623372945dcb03544fa21004055d524c99db7ed550bf8abdf7758bded4dc842cdf456eaf64024</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfbf0164881e823c26bdd94a7daf727b3d0b378366324d2cc668198284307f996be78d8af56566739d99c73bb52e4597e6a3997b162648d421</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>