---
aliases:
tags:
  - 计算机组成原理
date created: 2023-10-09 一 09:04:00
date modified: 2023-10-13 五 07:56:49
---

# Link

---

Previous: [指令系统](指令系统.md)

Next: [总线](总线.md)

# 中央处理器

---

## 基本结构

中央处理器（CPU）包含运算器和控制器两大模块，模块中又分为多个小模块。

### 运算器

- 算术逻辑单元
- 累加寄存器
- 通用寄存器组
- 程序状态字寄存器
- 移位器
- 计数器

### 控制器

- 程序计数器
  - PC 对程序员可见
  - PC 指向内存中下一条指令字存放的地址，$PC位数=\frac{内存大小}{字长}$
- 指令寄存器
- 指令译码器
- 存储器地址寄存器
  - MAR 用于存放主存单元的地址，$MAR位数=\frac{内存大小}{该编址方式下一个地址表示的位数}$
- 存储器数据寄存器
  - MDR 位数通常与数据总线宽度一致。
- 时序系统
- 微操作信号发生器

## 指令周期

CPU 根据不同的指令周期来识别取出的内容是指令还是数据。

一条指令周期至少占用 1 CPU 时钟。

### 取指

目的是从 PC 中取出指令并存入 IR。

### 间址

目的是取出操作数的有效地址。

### 执行

目的是根据间址的有效地址取得操作数。

### 中断

处理中断请求。

## 指令执行方案

### 单指令周期

- 指令之间串行执行
- 时钟周期取决于最长的指令的执行时间。

### 多指令周期

- 指令之间串行执行。
- 每条指令的时钟周期取决于该指令所需时间。

### 流水线方案

- 指令之间可以并行执行。

## 数据通路

数据通路指数据在各功能部件之间传输的路径，包括其流经的部件：ALU、GPRs、PSW、Cache、MMU、浮点运算逻辑、异常中断处理逻辑。

数据通路由控制部件控制，控制部件根据每条指令生成不同的控制信号控制数据通路。

### 基本结构

#### CPU 内部基本单总线方式

#### CPU 内部多总线方式

#### 专用数据通路方式

## 控制器

[控制器](控制器.md)

### 中断与异常

[中断与异常](中断与异常.md)

### 指令流水线

[指令流水线](指令流水线.md)

## 多处理器

[多处理器](多处理器.md)

# Relative

---

[组成原理思维导图](组成原理思维导图.md)

# Reference

---
