vendor_name = ModelSim
source_file = 1, C:/Users/aluno/Desktop/primeiro_projeto_quartus/primeiro_projeto.vhd
source_file = 1, C:/Users/aluno/Desktop/primeiro_projeto_quartus/Waveform.vwf
source_file = 1, C:/Users/aluno/Desktop/primeiro_projeto_quartus/Waveform1.vwf
source_file = 1, c:/intelfpga_lite/18.1/quartus/libraries/vhdl/ieee/prmtvs_b.vhd
source_file = 1, c:/intelfpga_lite/18.1/quartus/libraries/vhdl/ieee/prmtvs_p.vhd
source_file = 1, c:/intelfpga_lite/18.1/quartus/libraries/vhdl/ieee/timing_b.vhd
source_file = 1, c:/intelfpga_lite/18.1/quartus/libraries/vhdl/ieee/timing_p.vhd
source_file = 1, C:/Users/aluno/Desktop/primeiro_projeto_quartus/db/primeiro_projeto.cbx.xml
design_name = primeiro_projeto
instance = comp, \D0~output\, D0~output, primeiro_projeto, 1
instance = comp, \D1~output\, D1~output, primeiro_projeto, 1
instance = comp, \D2~output\, D2~output, primeiro_projeto, 1
instance = comp, \D3~output\, D3~output, primeiro_projeto, 1
instance = comp, \A0~input\, A0~input, primeiro_projeto, 1
instance = comp, \A1~input\, A1~input, primeiro_projeto, 1
instance = comp, \D0~0\, D0~0, primeiro_projeto, 1
instance = comp, \D2~0\, D2~0, primeiro_projeto, 1
instance = comp, \D2~1\, D2~1, primeiro_projeto, 1
instance = comp, \D2~2\, D2~2, primeiro_projeto, 1
