Fitter report for cpu_top
Mon Nov  5 15:41:52 2012
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Interconnect Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; Fitter Summary                                                        ;
+-----------------------+-----------------------------------------------+
; Fitter Status         ; Successful - Mon Nov  5 15:41:52 2012         ;
; Quartus II Version    ; 11.0 Build 208 07/03/2011 SP 1 SJ Web Edition ;
; Revision Name         ; cpu_top                                       ;
; Top-level Entity Name ; top_module                                    ;
; Family                ; Cyclone                                       ;
; Device                ; EP1C6Q240C8                                   ;
; Timing Models         ; Final                                         ;
; Total logic elements  ; 247 / 5,980 ( 4 % )                           ;
; Total pins            ; 74 / 185 ( 40 % )                             ;
; Total virtual pins    ; 0                                             ;
; Total memory bits     ; 0 / 92,160 ( 0 % )                            ;
; Total PLLs            ; 0 / 2 ( 0 % )                                 ;
+-----------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP1C6Q240C8                    ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 324 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 324 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 322     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 2       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/denjo/mygit/experiment/cpu/cpu/cpu_top.pin.


+-------------------------------------------------------------------+
; Fitter Resource Usage Summary                                     ;
+---------------------------------------------+---------------------+
; Resource                                    ; Usage               ;
+---------------------------------------------+---------------------+
; Total logic elements                        ; 247 / 5,980 ( 4 % ) ;
;     -- Combinational with no register       ; 102                 ;
;     -- Register only                        ; 35                  ;
;     -- Combinational with a register        ; 110                 ;
;                                             ;                     ;
; Logic element usage by number of LUT inputs ;                     ;
;     -- 4 input functions                    ; 83                  ;
;     -- 3 input functions                    ; 86                  ;
;     -- 2 input functions                    ; 43                  ;
;     -- 1 input functions                    ; 0                   ;
;     -- 0 input functions                    ; 0                   ;
;                                             ;                     ;
; Logic elements by mode                      ;                     ;
;     -- normal mode                          ; 216                 ;
;     -- arithmetic mode                      ; 31                  ;
;     -- qfbk mode                            ; 39                  ;
;     -- register cascade mode                ; 0                   ;
;     -- synchronous clear/load mode          ; 58                  ;
;     -- asynchronous clear/load mode         ; 142                 ;
;                                             ;                     ;
; Total registers                             ; 145 / 6,523 ( 2 % ) ;
; Total LABs                                  ; 27 / 598 ( 5 % )    ;
; Logic elements in carry chains              ; 32                  ;
; User inserted logic elements                ; 0                   ;
; Virtual pins                                ; 0                   ;
; I/O pins                                    ; 74 / 185 ( 40 % )   ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )      ;
; Global signals                              ; 2                   ;
; M4Ks                                        ; 0 / 20 ( 0 % )      ;
; Total memory bits                           ; 0 / 92,160 ( 0 % )  ;
; Total RAM block bits                        ; 0 / 92,160 ( 0 % )  ;
; PLLs                                        ; 0 / 2 ( 0 % )       ;
; Global clocks                               ; 2 / 8 ( 25 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )       ;
; ASMI Blocks                                 ; 0 / 1 ( 0 % )       ;
; CRC blocks                                  ; 0 / 1 ( 0 % )       ;
; Average interconnect usage (total/H/V)      ; 2% / 3% / 1%        ;
; Peak interconnect usage (total/H/V)         ; 7% / 9% / 5%        ;
; Maximum fan-out node                        ; CLK                 ;
; Maximum fan-out                             ; 145                 ;
; Highest non-global fan-out signal           ; Decoder0~2          ;
; Highest non-global fan-out                  ; 64                  ;
; Total fan-out                               ; 1209                ;
; Average fan-out                             ; 3.74                ;
+---------------------------------------------+---------------------+


+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 247                ; 0                              ;
;     -- Combinational with no register       ; 102                ; 0                              ;
;     -- Register only                        ; 35                 ; 0                              ;
;     -- Combinational with a register        ; 110                ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 0                  ; 0                              ;
;     -- 3 input functions                    ; 0                  ; 0                              ;
;     -- 2 input functions                    ; 0                  ; 0                              ;
;     -- 1 input functions                    ; 0                  ; 0                              ;
;     -- 0 input functions                    ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 0                  ; 0                              ;
;     -- arithmetic mode                      ; 0                  ; 0                              ;
;     -- qfbk mode                            ; 0                  ; 0                              ;
;     -- register cascade mode                ; 0                  ; 0                              ;
;     -- synchronous clear/load mode          ; 0                  ; 0                              ;
;     -- asynchronous clear/load mode         ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 145 / 2990 ( 4 % ) ; 0 / 2990 ( 0 % )               ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 74                 ; 0                              ;
; DSP block 9-bit elements                    ; 0                  ; 0                              ;
; Total memory bits                           ; 0                  ; 0                              ;
; Total RAM block bits                        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 0                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 0                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 1238               ; 0                              ;
;     -- Registered Connections               ; 518                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 2                  ; 0                              ;
;     -- Output Ports                         ; 72                 ; 0                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLK   ; 28    ; 1        ; 0            ; 12           ; 2           ; 145                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; N_RST ; 240   ; 2        ; 2            ; 21           ; 2           ; 143                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; SEG_OUT[0]  ; 57    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[10] ; 67    ; 4        ; 6            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[11] ; 68    ; 4        ; 6            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[12] ; 73    ; 4        ; 6            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[13] ; 74    ; 4        ; 8            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[14] ; 75    ; 4        ; 8            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[15] ; 76    ; 4        ; 8            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[16] ; 77    ; 4        ; 10           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[17] ; 78    ; 4        ; 10           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[18] ; 79    ; 4        ; 10           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[19] ; 82    ; 4        ; 12           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[1]  ; 58    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[20] ; 83    ; 4        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[21] ; 84    ; 4        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[22] ; 85    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[23] ; 86    ; 4        ; 16           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[24] ; 87    ; 4        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[25] ; 88    ; 4        ; 16           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[26] ; 93    ; 4        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[27] ; 94    ; 4        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[28] ; 95    ; 4        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[29] ; 98    ; 4        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[2]  ; 59    ; 1        ; 0            ; 1            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[30] ; 99    ; 4        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[31] ; 100   ; 4        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[32] ; 101   ; 4        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[33] ; 104   ; 4        ; 26           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[34] ; 105   ; 4        ; 28           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[35] ; 106   ; 4        ; 28           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[36] ; 107   ; 4        ; 28           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[37] ; 108   ; 4        ; 30           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[38] ; 113   ; 4        ; 30           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[39] ; 114   ; 4        ; 30           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[3]  ; 60    ; 1        ; 0            ; 1            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[40] ; 115   ; 4        ; 32           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[41] ; 116   ; 4        ; 32           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[42] ; 117   ; 4        ; 32           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[43] ; 118   ; 4        ; 34           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[44] ; 119   ; 4        ; 34           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[45] ; 120   ; 4        ; 34           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[46] ; 121   ; 3        ; 35           ; 1            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[47] ; 122   ; 3        ; 35           ; 1            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[48] ; 123   ; 3        ; 35           ; 2            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[49] ; 124   ; 3        ; 35           ; 2            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[4]  ; 61    ; 4        ; 2            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[50] ; 125   ; 3        ; 35           ; 2            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[51] ; 126   ; 3        ; 35           ; 3            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[52] ; 127   ; 3        ; 35           ; 3            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[53] ; 128   ; 3        ; 35           ; 3            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[54] ; 131   ; 3        ; 35           ; 4            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[55] ; 132   ; 3        ; 35           ; 4            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[56] ; 133   ; 3        ; 35           ; 4            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[57] ; 134   ; 3        ; 35           ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[58] ; 135   ; 3        ; 35           ; 5            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[59] ; 136   ; 3        ; 35           ; 6            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[5]  ; 62    ; 4        ; 2            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[60] ; 137   ; 3        ; 35           ; 6            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[61] ; 138   ; 3        ; 35           ; 7            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[62] ; 139   ; 3        ; 35           ; 7            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[63] ; 140   ; 3        ; 35           ; 8            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[6]  ; 63    ; 4        ; 2            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[7]  ; 64    ; 4        ; 4            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[8]  ; 65    ; 4        ; 4            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_OUT[9]  ; 66    ; 4        ; 4            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_SEL[0]  ; 47    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_SEL[1]  ; 48    ; 1        ; 0            ; 4            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_SEL[2]  ; 49    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_SEL[3]  ; 50    ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_SEL[4]  ; 53    ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_SEL[5]  ; 54    ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_SEL[6]  ; 55    ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SEG_SEL[7]  ; 56    ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 15 / 44 ( 34 % ) ; 3.3V          ; --           ;
; 2        ; 1 / 48 ( 2 % )   ; 3.3V          ; --           ;
; 3        ; 18 / 45 ( 40 % ) ; 3.3V          ; --           ;
; 4        ; 42 / 48 ( 88 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 9          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 13         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 17       ; 14         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 18       ; 15         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 19       ; 16         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 20       ; 17         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 21       ; 18         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 22       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 23       ; 19         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 24       ; 20         ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 21         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 28       ; 23         ; 1        ; CLK                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 30       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ;            ;          ; GNDG_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 32       ; 25         ; 1        ; ^nCEO                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 33       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ; 27         ; 1        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ; 28         ; 1        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 36       ; 29         ; 1        ; ^DCLK                                    ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 30         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 38       ; 31         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 39       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 41       ; 33         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 42       ; 34         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 43       ; 35         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 36         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 37         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 46       ; 38         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 39         ; 1        ; SEG_SEL[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 48       ; 40         ; 1        ; SEG_SEL[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 49       ; 41         ; 1        ; SEG_SEL[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 50       ; 42         ; 1        ; SEG_SEL[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 51       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ; 43         ; 1        ; SEG_SEL[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 54       ; 44         ; 1        ; SEG_SEL[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 55       ; 45         ; 1        ; SEG_SEL[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 56       ; 46         ; 1        ; SEG_SEL[7]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 57       ; 47         ; 1        ; SEG_OUT[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 58       ; 48         ; 1        ; SEG_OUT[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 59       ; 49         ; 1        ; SEG_OUT[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 60       ; 50         ; 1        ; SEG_OUT[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 61       ; 51         ; 4        ; SEG_OUT[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 62       ; 52         ; 4        ; SEG_OUT[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 63       ; 53         ; 4        ; SEG_OUT[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 54         ; 4        ; SEG_OUT[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 55         ; 4        ; SEG_OUT[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ; 56         ; 4        ; SEG_OUT[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 57         ; 4        ; SEG_OUT[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 58         ; 4        ; SEG_OUT[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 70       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 71       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 72       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 73       ; 59         ; 4        ; SEG_OUT[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 74       ; 60         ; 4        ; SEG_OUT[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 75       ; 61         ; 4        ; SEG_OUT[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 76       ; 62         ; 4        ; SEG_OUT[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 77       ; 63         ; 4        ; SEG_OUT[16]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 78       ; 64         ; 4        ; SEG_OUT[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 79       ; 65         ; 4        ; SEG_OUT[18]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 80       ; 66         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 81       ; 67         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 82       ; 68         ; 4        ; SEG_OUT[19]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 83       ; 69         ; 4        ; SEG_OUT[20]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 84       ; 70         ; 4        ; SEG_OUT[21]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 85       ; 71         ; 4        ; SEG_OUT[22]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 86       ; 72         ; 4        ; SEG_OUT[23]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 87       ; 73         ; 4        ; SEG_OUT[24]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 74         ; 4        ; SEG_OUT[25]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 89       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 90       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 91       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 92       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 93       ; 75         ; 4        ; SEG_OUT[26]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 94       ; 76         ; 4        ; SEG_OUT[27]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 95       ; 77         ; 4        ; SEG_OUT[28]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 96       ; 78         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 98       ; 80         ; 4        ; SEG_OUT[29]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 99       ; 81         ; 4        ; SEG_OUT[30]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 100      ; 82         ; 4        ; SEG_OUT[31]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 101      ; 83         ; 4        ; SEG_OUT[32]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 102      ; 84         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 103      ; 85         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 86         ; 4        ; SEG_OUT[33]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 105      ; 87         ; 4        ; SEG_OUT[34]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 106      ; 88         ; 4        ; SEG_OUT[35]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 107      ; 89         ; 4        ; SEG_OUT[36]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 108      ; 90         ; 4        ; SEG_OUT[37]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 109      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 113      ; 91         ; 4        ; SEG_OUT[38]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 92         ; 4        ; SEG_OUT[39]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 93         ; 4        ; SEG_OUT[40]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ; 94         ; 4        ; SEG_OUT[41]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 117      ; 95         ; 4        ; SEG_OUT[42]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 118      ; 96         ; 4        ; SEG_OUT[43]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 97         ; 4        ; SEG_OUT[44]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 98         ; 4        ; SEG_OUT[45]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 99         ; 3        ; SEG_OUT[46]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 122      ; 100        ; 3        ; SEG_OUT[47]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 123      ; 101        ; 3        ; SEG_OUT[48]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 124      ; 102        ; 3        ; SEG_OUT[49]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 125      ; 103        ; 3        ; SEG_OUT[50]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 126      ; 104        ; 3        ; SEG_OUT[51]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 127      ; 105        ; 3        ; SEG_OUT[52]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 128      ; 106        ; 3        ; SEG_OUT[53]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 129      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 130      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ; 107        ; 3        ; SEG_OUT[54]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 132      ; 108        ; 3        ; SEG_OUT[55]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 133      ; 109        ; 3        ; SEG_OUT[56]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 134      ; 110        ; 3        ; SEG_OUT[57]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 135      ; 111        ; 3        ; SEG_OUT[58]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 136      ; 112        ; 3        ; SEG_OUT[59]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 137      ; 113        ; 3        ; SEG_OUT[60]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 138      ; 114        ; 3        ; SEG_OUT[61]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 139      ; 115        ; 3        ; SEG_OUT[62]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 140      ; 116        ; 3        ; SEG_OUT[63]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 141      ; 117        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 142      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 143      ; 118        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 144      ; 119        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 145      ; 120        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 146      ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 147      ; 122        ; 3        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 148      ; 123        ; 3        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 149      ; 124        ; 3        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 150      ;            ;          ; GNDG_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 151      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 152      ; 125        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 126        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 154      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 127        ; 3        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ; 128        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 157      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 158      ; 129        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 159      ; 130        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 160      ; 131        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 161      ; 132        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 162      ; 133        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 163      ; 134        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 164      ; 135        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 165      ; 136        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 166      ; 137        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 167      ; 138        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 168      ; 139        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 169      ; 140        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 170      ; 141        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 171      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 172      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 142        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 174      ; 143        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 175      ; 144        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 176      ; 145        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 177      ; 146        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 178      ; 147        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 179      ; 148        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 180      ; 149        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 181      ; 150        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 182      ; 151        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 183      ; 152        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 184      ; 153        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 185      ; 154        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 187      ; 156        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 188      ; 157        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 190      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 192      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 193      ; 158        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ; 159        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 195      ; 160        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ; 161        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 197      ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 198      ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 199      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 200      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 201      ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 202      ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 203      ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 204      ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 205      ; 170        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 206      ; 171        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 207      ; 172        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 208      ; 173        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 209      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 210      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 211      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 212      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 213      ; 174        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 214      ; 175        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 215      ; 176        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 216      ; 177        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 217      ; 178        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 218      ; 179        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 219      ; 180        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 220      ; 181        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 221      ; 182        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 222      ; 183        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 223      ; 184        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 224      ; 185        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 225      ; 186        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 226      ; 187        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 227      ; 188        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 228      ; 189        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 229      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 230      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 231      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 232      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 233      ; 190        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 234      ; 191        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 235      ; 192        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 236      ; 193        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 237      ; 194        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 238      ; 195        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 239      ; 196        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 240      ; 197        ; 2        ; N_RST                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                        ;
+-----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------+--------------+
; Compilation Hierarchy Node  ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                ; Library Name ;
+-----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------+--------------+
; |top_module                 ; 247 (207)   ; 145          ; 0           ; 0    ; 74   ; 0            ; 102 (102)    ; 35 (32)           ; 110 (73)         ; 32 (32)         ; 39 (39)    ; |top_module                        ;              ;
;    |phase_gen:pg|           ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |top_module|phase_gen:pg           ;              ;
;    |register_file:register| ; 32 (32)     ; 32           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |top_module|register_file:register ;              ;
+-----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; SEG_OUT[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[10] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[11] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[12] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[13] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[14] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[15] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[16] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[17] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[18] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[19] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[20] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[21] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[22] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[23] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[24] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[25] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[26] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[27] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[28] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[29] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[30] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[31] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[32] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[33] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[34] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[35] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[36] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[37] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[38] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[39] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[40] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[41] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[42] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[43] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[44] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[45] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[46] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[47] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[48] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[49] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[50] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[51] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[52] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[53] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[54] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[55] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[56] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[57] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[58] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[59] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[60] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[61] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[62] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_OUT[63] ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_SEL[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_SEL[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_SEL[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_SEL[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_SEL[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_SEL[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_SEL[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; SEG_SEL[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; CLK         ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; N_RST       ; Input    ; OFF           ; ON            ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                        ;
+-----------------------------------------+-------------------+---------+
; Source Pin / Fanout                     ; Pad To Core Index ; Setting ;
+-----------------------------------------+-------------------+---------+
; CLK                                     ;                   ;         ;
; N_RST                                   ;                   ;         ;
;      - r_controller[0]                  ; 0                 ; OFF     ;
;      - dr[0]                            ; 0                 ; OFF     ;
;      - dr[1]                            ; 0                 ; OFF     ;
;      - dr[2]                            ; 0                 ; OFF     ;
;      - dr[3]                            ; 0                 ; OFF     ;
;      - dr[4]                            ; 0                 ; OFF     ;
;      - dr[5]                            ; 0                 ; OFF     ;
;      - dr[6]                            ; 0                 ; OFF     ;
;      - dr[7]                            ; 0                 ; OFF     ;
;      - dr[8]                            ; 0                 ; OFF     ;
;      - dr[9]                            ; 0                 ; OFF     ;
;      - dr[10]                           ; 0                 ; OFF     ;
;      - dr[11]                           ; 0                 ; OFF     ;
;      - dr[12]                           ; 0                 ; OFF     ;
;      - dr[13]                           ; 0                 ; OFF     ;
;      - dr[14]                           ; 0                 ; OFF     ;
;      - dr[15]                           ; 0                 ; OFF     ;
;      - dr[16]                           ; 0                 ; OFF     ;
;      - dr[17]                           ; 0                 ; OFF     ;
;      - dr[18]                           ; 0                 ; OFF     ;
;      - dr[19]                           ; 0                 ; OFF     ;
;      - dr[20]                           ; 0                 ; OFF     ;
;      - dr[21]                           ; 0                 ; OFF     ;
;      - dr[22]                           ; 0                 ; OFF     ;
;      - dr[23]                           ; 0                 ; OFF     ;
;      - dr[24]                           ; 0                 ; OFF     ;
;      - dr[25]                           ; 0                 ; OFF     ;
;      - dr[26]                           ; 0                 ; OFF     ;
;      - dr[27]                           ; 0                 ; OFF     ;
;      - dr[28]                           ; 0                 ; OFF     ;
;      - dr[29]                           ; 0                 ; OFF     ;
;      - dr[30]                           ; 0                 ; OFF     ;
;      - dr[31]                           ; 0                 ; OFF     ;
;      - phase_gen:pg|phase[4]            ; 0                 ; OFF     ;
;      - sr[0]                            ; 0                 ; OFF     ;
;      - tr[0]                            ; 0                 ; OFF     ;
;      - phase_gen:pg|phase[1]            ; 0                 ; OFF     ;
;      - phase_gen:pg|phase[3]            ; 0                 ; OFF     ;
;      - phase_gen:pg|phase[2]            ; 0                 ; OFF     ;
;      - phase_gen:pg|phase[0]            ; 0                 ; OFF     ;
;      - sr[1]                            ; 0                 ; OFF     ;
;      - tr[1]                            ; 0                 ; OFF     ;
;      - sr[2]                            ; 0                 ; OFF     ;
;      - tr[2]                            ; 0                 ; OFF     ;
;      - sr[3]                            ; 0                 ; OFF     ;
;      - tr[3]                            ; 0                 ; OFF     ;
;      - sr[7]                            ; 0                 ; OFF     ;
;      - tr[7]                            ; 0                 ; OFF     ;
;      - sr[6]                            ; 0                 ; OFF     ;
;      - tr[6]                            ; 0                 ; OFF     ;
;      - sr[5]                            ; 0                 ; OFF     ;
;      - tr[5]                            ; 0                 ; OFF     ;
;      - sr[4]                            ; 0                 ; OFF     ;
;      - tr[4]                            ; 0                 ; OFF     ;
;      - sr[11]                           ; 0                 ; OFF     ;
;      - tr[11]                           ; 0                 ; OFF     ;
;      - sr[10]                           ; 0                 ; OFF     ;
;      - tr[10]                           ; 0                 ; OFF     ;
;      - sr[9]                            ; 0                 ; OFF     ;
;      - tr[9]                            ; 0                 ; OFF     ;
;      - sr[8]                            ; 0                 ; OFF     ;
;      - tr[8]                            ; 0                 ; OFF     ;
;      - sr[15]                           ; 0                 ; OFF     ;
;      - tr[15]                           ; 0                 ; OFF     ;
;      - sr[14]                           ; 0                 ; OFF     ;
;      - tr[14]                           ; 0                 ; OFF     ;
;      - sr[13]                           ; 0                 ; OFF     ;
;      - tr[13]                           ; 0                 ; OFF     ;
;      - sr[12]                           ; 0                 ; OFF     ;
;      - tr[12]                           ; 0                 ; OFF     ;
;      - sr[19]                           ; 0                 ; OFF     ;
;      - tr[19]                           ; 0                 ; OFF     ;
;      - sr[18]                           ; 0                 ; OFF     ;
;      - tr[18]                           ; 0                 ; OFF     ;
;      - sr[17]                           ; 0                 ; OFF     ;
;      - tr[17]                           ; 0                 ; OFF     ;
;      - sr[16]                           ; 0                 ; OFF     ;
;      - tr[16]                           ; 0                 ; OFF     ;
;      - sr[23]                           ; 0                 ; OFF     ;
;      - tr[23]                           ; 0                 ; OFF     ;
;      - sr[22]                           ; 0                 ; OFF     ;
;      - tr[22]                           ; 0                 ; OFF     ;
;      - sr[21]                           ; 0                 ; OFF     ;
;      - tr[21]                           ; 0                 ; OFF     ;
;      - sr[20]                           ; 0                 ; OFF     ;
;      - tr[20]                           ; 0                 ; OFF     ;
;      - sr[27]                           ; 0                 ; OFF     ;
;      - tr[27]                           ; 0                 ; OFF     ;
;      - sr[26]                           ; 0                 ; OFF     ;
;      - tr[26]                           ; 0                 ; OFF     ;
;      - sr[25]                           ; 0                 ; OFF     ;
;      - tr[25]                           ; 0                 ; OFF     ;
;      - sr[24]                           ; 0                 ; OFF     ;
;      - tr[24]                           ; 0                 ; OFF     ;
;      - sr[31]                           ; 0                 ; OFF     ;
;      - tr[31]                           ; 0                 ; OFF     ;
;      - sr[30]                           ; 0                 ; OFF     ;
;      - tr[30]                           ; 0                 ; OFF     ;
;      - sr[29]                           ; 0                 ; OFF     ;
;      - tr[29]                           ; 0                 ; OFF     ;
;      - sr[28]                           ; 0                 ; OFF     ;
;      - tr[28]                           ; 0                 ; OFF     ;
;      - ir[16]                           ; 0                 ; OFF     ;
;      - phase_gen:pg|n_rst_d[0]          ; 1                 ; ON      ;
;      - r_controller[4]                  ; 0                 ; OFF     ;
;      - r_controller[5]                  ; 0                 ; OFF     ;
;      - register_file:register|rf[0][0]  ; 0                 ; OFF     ;
;      - register_file:register|rf[0][1]  ; 0                 ; OFF     ;
;      - register_file:register|rf[0][2]  ; 0                 ; OFF     ;
;      - register_file:register|rf[0][3]  ; 0                 ; OFF     ;
;      - r_controller[2]                  ; 0                 ; OFF     ;
;      - r_controller[3]                  ; 0                 ; OFF     ;
;      - r_controller[1]                  ; 0                 ; OFF     ;
;      - r_controller[6]                  ; 0                 ; OFF     ;
;      - r_controller[7]                  ; 0                 ; OFF     ;
;      - register_file:register|rf[0][7]  ; 0                 ; OFF     ;
;      - register_file:register|rf[0][6]  ; 0                 ; OFF     ;
;      - register_file:register|rf[0][5]  ; 0                 ; OFF     ;
;      - register_file:register|rf[0][4]  ; 0                 ; OFF     ;
;      - register_file:register|rf[0][11] ; 0                 ; OFF     ;
;      - register_file:register|rf[0][10] ; 0                 ; OFF     ;
;      - register_file:register|rf[0][9]  ; 0                 ; OFF     ;
;      - register_file:register|rf[0][8]  ; 0                 ; OFF     ;
;      - register_file:register|rf[0][15] ; 0                 ; OFF     ;
;      - register_file:register|rf[0][14] ; 0                 ; OFF     ;
;      - register_file:register|rf[0][13] ; 0                 ; OFF     ;
;      - register_file:register|rf[0][12] ; 0                 ; OFF     ;
;      - register_file:register|rf[0][19] ; 0                 ; OFF     ;
;      - register_file:register|rf[0][18] ; 0                 ; OFF     ;
;      - register_file:register|rf[0][17] ; 0                 ; OFF     ;
;      - register_file:register|rf[0][16] ; 0                 ; OFF     ;
;      - register_file:register|rf[0][23] ; 0                 ; OFF     ;
;      - register_file:register|rf[0][22] ; 0                 ; OFF     ;
;      - register_file:register|rf[0][21] ; 0                 ; OFF     ;
;      - register_file:register|rf[0][20] ; 0                 ; OFF     ;
;      - register_file:register|rf[0][27] ; 0                 ; OFF     ;
;      - register_file:register|rf[0][26] ; 0                 ; OFF     ;
;      - register_file:register|rf[0][25] ; 0                 ; OFF     ;
;      - register_file:register|rf[0][24] ; 0                 ; OFF     ;
;      - register_file:register|rf[0][31] ; 0                 ; OFF     ;
;      - register_file:register|rf[0][30] ; 0                 ; OFF     ;
;      - register_file:register|rf[0][29] ; 0                 ; OFF     ;
;      - register_file:register|rf[0][28] ; 0                 ; OFF     ;
+-----------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                  ;
+-----------------------+--------------+---------+--------------+--------+----------------------+------------------+
; Name                  ; Location     ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+-----------------------+--------------+---------+--------------+--------+----------------------+------------------+
; CLK                   ; PIN_28       ; 145     ; Clock        ; yes    ; Global Clock         ; GCLK2            ;
; Decoder0~1            ; LC_X14_Y2_N8 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; Decoder0~2            ; LC_X14_Y2_N6 ; 64      ; Clock enable ; no     ; --                   ; --               ;
; N_RST                 ; PIN_240      ; 143     ; Async. clear ; yes    ; Global Clock         ; GCLK3            ;
; phase_gen:pg|phase[4] ; LC_X14_Y2_N0 ; 34      ; Clock enable ; no     ; --                   ; --               ;
+-----------------------+--------------+---------+--------------+--------+----------------------+------------------+


+----------------------------------------------------------------------+
; Global & Other Fast Signals                                          ;
+-------+----------+---------+----------------------+------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------+----------+---------+----------------------+------------------+
; CLK   ; PIN_28   ; 145     ; Global Clock         ; GCLK2            ;
; N_RST ; PIN_240  ; 143     ; Global Clock         ; GCLK3            ;
+-------+----------+---------+----------------------+------------------+


+--------------------------------------------+
; Non-Global High Fan-Out Signals            ;
+----------------------------------+---------+
; Name                             ; Fan-Out ;
+----------------------------------+---------+
; Decoder0~2                       ; 64      ;
; Decoder65~2                      ; 58      ;
; Selector47~3                     ; 42      ;
; phase_gen:pg|phase[4]            ; 34      ;
; ir[16]                           ; 33      ;
; Decoder0~1                       ; 32      ;
; r_controller[6]                  ; 13      ;
; r_controller[7]                  ; 11      ;
; r_controller[5]                  ; 11      ;
; r_controller[2]                  ; 9       ;
; r_controller[0]                  ; 9       ;
; register_file:register|rf[0][28] ; 8       ;
; register_file:register|rf[0][29] ; 8       ;
; register_file:register|rf[0][30] ; 8       ;
; register_file:register|rf[0][31] ; 8       ;
; register_file:register|rf[0][24] ; 8       ;
; register_file:register|rf[0][25] ; 8       ;
; register_file:register|rf[0][26] ; 8       ;
; register_file:register|rf[0][27] ; 8       ;
; register_file:register|rf[0][20] ; 8       ;
; register_file:register|rf[0][21] ; 8       ;
; register_file:register|rf[0][22] ; 8       ;
; register_file:register|rf[0][23] ; 8       ;
; register_file:register|rf[0][16] ; 8       ;
; register_file:register|rf[0][17] ; 8       ;
; register_file:register|rf[0][18] ; 8       ;
; register_file:register|rf[0][19] ; 8       ;
; register_file:register|rf[0][12] ; 8       ;
; register_file:register|rf[0][13] ; 8       ;
; register_file:register|rf[0][14] ; 8       ;
; register_file:register|rf[0][15] ; 8       ;
; register_file:register|rf[0][8]  ; 8       ;
; register_file:register|rf[0][9]  ; 8       ;
; register_file:register|rf[0][10] ; 8       ;
; register_file:register|rf[0][11] ; 8       ;
; register_file:register|rf[0][4]  ; 8       ;
; register_file:register|rf[0][5]  ; 8       ;
; register_file:register|rf[0][6]  ; 8       ;
; register_file:register|rf[0][7]  ; 8       ;
; register_file:register|rf[0][3]  ; 8       ;
; register_file:register|rf[0][2]  ; 8       ;
; register_file:register|rf[0][1]  ; 8       ;
; r_controller[4]                  ; 8       ;
; register_file:register|rf[0][0]  ; 8       ;
; r_controller[1]                  ; 7       ;
; r_controller[3]                  ; 7       ;
; phase_gen:pg|n_rst_d[1]          ; 6       ;
; Selector55~3                     ; 6       ;
; phase_gen:pg|n_rst_d[2]          ; 5       ;
; dr[25]~53                        ; 5       ;
; dr[20]~47                        ; 5       ;
; dr[15]~25                        ; 5       ;
; dr[10]~19                        ; 5       ;
; dr[5]~13                         ; 5       ;
; dr[0]~1                          ; 5       ;
; phase_gen:pg|phase[0]            ; 4       ;
; phase_gen:pg|phase[1]            ; 4       ;
; Decoder65~0                      ; 4       ;
; Decoder0~0                       ; 3       ;
; Selector55~4                     ; 3       ;
; Selector55~1                     ; 3       ;
; r_controller~3                   ; 2       ;
; phase_gen:pg|phase[2]            ; 2       ;
; phase_gen:pg|phase[3]            ; 2       ;
; Selector47~1                     ; 2       ;
; Selector50~1                     ; 2       ;
; Selector52~0                     ; 2       ;
; Selector54~0                     ; 2       ;
; Selector55~0                     ; 2       ;
; Selector51~6                     ; 1       ;
; Selector51~5                     ; 1       ;
; phase_gen:pg|n_rst_d[0]          ; 1       ;
; tr[28]                           ; 1       ;
; sr[28]                           ; 1       ;
; tr[29]                           ; 1       ;
; sr[29]                           ; 1       ;
; tr[30]                           ; 1       ;
; sr[30]                           ; 1       ;
; tr[31]                           ; 1       ;
; sr[31]                           ; 1       ;
; tr[24]                           ; 1       ;
; sr[24]                           ; 1       ;
; tr[25]                           ; 1       ;
; sr[25]                           ; 1       ;
; tr[26]                           ; 1       ;
; sr[26]                           ; 1       ;
; tr[27]                           ; 1       ;
; sr[27]                           ; 1       ;
; tr[20]                           ; 1       ;
; sr[20]                           ; 1       ;
; tr[21]                           ; 1       ;
; sr[21]                           ; 1       ;
; tr[22]                           ; 1       ;
; sr[22]                           ; 1       ;
; tr[23]                           ; 1       ;
; sr[23]                           ; 1       ;
; tr[16]                           ; 1       ;
; sr[16]                           ; 1       ;
; tr[17]                           ; 1       ;
; sr[17]                           ; 1       ;
; tr[18]                           ; 1       ;
; sr[18]                           ; 1       ;
; tr[19]                           ; 1       ;
; sr[19]                           ; 1       ;
; tr[12]                           ; 1       ;
; sr[12]                           ; 1       ;
; tr[13]                           ; 1       ;
; sr[13]                           ; 1       ;
; tr[14]                           ; 1       ;
; sr[14]                           ; 1       ;
; tr[15]                           ; 1       ;
; sr[15]                           ; 1       ;
; tr[8]                            ; 1       ;
; sr[8]                            ; 1       ;
; tr[9]                            ; 1       ;
; sr[9]                            ; 1       ;
; tr[10]                           ; 1       ;
; sr[10]                           ; 1       ;
; tr[11]                           ; 1       ;
; sr[11]                           ; 1       ;
; tr[4]                            ; 1       ;
; sr[4]                            ; 1       ;
; tr[5]                            ; 1       ;
; sr[5]                            ; 1       ;
; tr[6]                            ; 1       ;
; sr[6]                            ; 1       ;
; tr[7]                            ; 1       ;
; sr[7]                            ; 1       ;
; tr[3]                            ; 1       ;
; sr[3]                            ; 1       ;
; tr[2]                            ; 1       ;
; sr[2]                            ; 1       ;
; tr[1]                            ; 1       ;
; sr[1]                            ; 1       ;
; tr[0]                            ; 1       ;
; sr[0]                            ; 1       ;
; Selector0~0                      ; 1       ;
; WideOr0~0                        ; 1       ;
; Selector1~0                      ; 1       ;
; WideOr1~0                        ; 1       ;
; Selector2~0                      ; 1       ;
; WideOr2~0                        ; 1       ;
; Selector3~0                      ; 1       ;
; WideOr3~0                        ; 1       ;
; Selector4~0                      ; 1       ;
; WideOr4~0                        ; 1       ;
; Selector5~0                      ; 1       ;
; WideOr5~0                        ; 1       ;
; Selector6~1                      ; 1       ;
; Selector6~0                      ; 1       ;
; Selector7~0                      ; 1       ;
; WideOr7~0                        ; 1       ;
; Selector8~0                      ; 1       ;
; WideOr8~0                        ; 1       ;
; Selector9~0                      ; 1       ;
; WideOr9~0                        ; 1       ;
; Selector10~0                     ; 1       ;
; WideOr10~0                       ; 1       ;
; Selector11~0                     ; 1       ;
; WideOr11~0                       ; 1       ;
; Selector12~0                     ; 1       ;
; WideOr12~0                       ; 1       ;
; Selector13~1                     ; 1       ;
; Selector13~0                     ; 1       ;
; Selector14~0                     ; 1       ;
; WideOr14~0                       ; 1       ;
; Selector15~0                     ; 1       ;
; WideOr15~0                       ; 1       ;
; Selector16~0                     ; 1       ;
; WideOr16~0                       ; 1       ;
; Selector17~0                     ; 1       ;
; WideOr17~0                       ; 1       ;
; Selector18~0                     ; 1       ;
; WideOr18~0                       ; 1       ;
; Selector19~0                     ; 1       ;
; WideOr19~0                       ; 1       ;
; Selector20~1                     ; 1       ;
; Selector20~0                     ; 1       ;
; Selector21~0                     ; 1       ;
; WideOr21~0                       ; 1       ;
; Selector22~0                     ; 1       ;
; WideOr22~0                       ; 1       ;
; Selector23~0                     ; 1       ;
; WideOr23~0                       ; 1       ;
; Selector24~0                     ; 1       ;
; WideOr24~0                       ; 1       ;
; Selector25~0                     ; 1       ;
; WideOr25~0                       ; 1       ;
; Selector26~0                     ; 1       ;
; WideOr26~0                       ; 1       ;
; Selector27~1                     ; 1       ;
; Selector27~0                     ; 1       ;
; Selector28~0                     ; 1       ;
; WideOr28~0                       ; 1       ;
; Selector29~0                     ; 1       ;
; WideOr29~0                       ; 1       ;
; Selector30~0                     ; 1       ;
; WideOr30~0                       ; 1       ;
; Selector31~0                     ; 1       ;
; WideOr31~0                       ; 1       ;
; Selector32~0                     ; 1       ;
; WideOr32~0                       ; 1       ;
; Selector33~0                     ; 1       ;
; WideOr33~0                       ; 1       ;
; Selector34~1                     ; 1       ;
; Selector34~0                     ; 1       ;
; Selector35~0                     ; 1       ;
; WideOr35~0                       ; 1       ;
; Selector36~0                     ; 1       ;
; WideOr36~0                       ; 1       ;
; Selector37~0                     ; 1       ;
; WideOr37~0                       ; 1       ;
; Selector38~0                     ; 1       ;
; WideOr38~0                       ; 1       ;
; Selector39~0                     ; 1       ;
; WideOr39~0                       ; 1       ;
; Selector40~0                     ; 1       ;
; WideOr40~0                       ; 1       ;
; Selector41~1                     ; 1       ;
; Selector41~0                     ; 1       ;
; Selector42~0                     ; 1       ;
; WideOr42~0                       ; 1       ;
; Selector43~0                     ; 1       ;
; WideOr43~0                       ; 1       ;
; Selector44~0                     ; 1       ;
; WideOr44~0                       ; 1       ;
; Selector45~0                     ; 1       ;
; WideOr45~0                       ; 1       ;
; Selector46~0                     ; 1       ;
; WideOr46~0                       ; 1       ;
; Selector47~4                     ; 1       ;
; Selector47~2                     ; 1       ;
; Selector47~0                     ; 1       ;
; WideOr47~0                       ; 1       ;
; Selector48~1                     ; 1       ;
; Selector48~0                     ; 1       ;
; Selector49~2                     ; 1       ;
; WideOr49~0                       ; 1       ;
; Selector49~1                     ; 1       ;
; Selector49~0                     ; 1       ;
; Selector50~3                     ; 1       ;
; WideOr50~0                       ; 1       ;
; Selector50~2                     ; 1       ;
; Selector50~0                     ; 1       ;
; WideOr51~0                       ; 1       ;
; Selector51~4                     ; 1       ;
; Selector51~3                     ; 1       ;
; Selector51~2                     ; 1       ;
; Selector52~2                     ; 1       ;
; WideOr52~0                       ; 1       ;
; Selector52~1                     ; 1       ;
; Selector53~0                     ; 1       ;
; WideOr53~0                       ; 1       ;
; Selector55~6                     ; 1       ;
; Selector54~1                     ; 1       ;
; WideOr54~0                       ; 1       ;
; Selector55~5                     ; 1       ;
; Decoder65~1                      ; 1       ;
; Selector55~2                     ; 1       ;
; WideOr55~0                       ; 1       ;
; dr[28]~63COUT1_134               ; 1       ;
; dr[28]~63                        ; 1       ;
; dr[28]                           ; 1       ;
; dr[29]~61COUT1_136               ; 1       ;
; dr[29]~61                        ; 1       ;
; dr[29]                           ; 1       ;
; dr[30]~59                        ; 1       ;
; dr[30]                           ; 1       ;
; dr[31]                           ; 1       ;
; dr[24]~55COUT1_128               ; 1       ;
; dr[24]~55                        ; 1       ;
; dr[24]                           ; 1       ;
; dr[25]                           ; 1       ;
; dr[26]~51COUT1_130               ; 1       ;
; dr[26]~51                        ; 1       ;
; dr[26]                           ; 1       ;
; dr[27]~49COUT1_132               ; 1       ;
; dr[27]~49                        ; 1       ;
; dr[27]                           ; 1       ;
; dr[20]                           ; 1       ;
; dr[21]~45COUT1_122               ; 1       ;
; dr[21]~45                        ; 1       ;
; dr[21]                           ; 1       ;
; dr[22]~43COUT1_124               ; 1       ;
; dr[22]~43                        ; 1       ;
; dr[22]                           ; 1       ;
; dr[23]~41COUT1_126               ; 1       ;
; dr[23]~41                        ; 1       ;
; dr[23]                           ; 1       ;
; dr[16]~39COUT1_114               ; 1       ;
; dr[16]~39                        ; 1       ;
; dr[16]                           ; 1       ;
; dr[17]~37COUT1_116               ; 1       ;
; dr[17]~37                        ; 1       ;
; dr[17]                           ; 1       ;
; dr[18]~35COUT1_118               ; 1       ;
; dr[18]~35                        ; 1       ;
; dr[18]                           ; 1       ;
; dr[19]~33COUT1_120               ; 1       ;
; dr[19]~33                        ; 1       ;
; dr[19]                           ; 1       ;
; dr[12]~31COUT1_108               ; 1       ;
; dr[12]~31                        ; 1       ;
; dr[12]                           ; 1       ;
; dr[13]~29COUT1_110               ; 1       ;
; dr[13]~29                        ; 1       ;
; dr[13]                           ; 1       ;
; dr[14]~27COUT1_112               ; 1       ;
; dr[14]~27                        ; 1       ;
; dr[14]                           ; 1       ;
; dr[15]                           ; 1       ;
; dr[8]~23COUT1_102                ; 1       ;
; dr[8]~23                         ; 1       ;
; dr[8]                            ; 1       ;
; dr[9]~21COUT1_104                ; 1       ;
; dr[9]~21                         ; 1       ;
; dr[9]                            ; 1       ;
; dr[10]                           ; 1       ;
; dr[11]~17COUT1_106               ; 1       ;
; dr[11]~17                        ; 1       ;
; dr[11]                           ; 1       ;
; dr[4]~15COUT1_96                 ; 1       ;
; dr[4]~15                         ; 1       ;
; dr[4]                            ; 1       ;
; dr[5]                            ; 1       ;
; dr[6]~11COUT1_98                 ; 1       ;
; dr[6]~11                         ; 1       ;
; dr[6]                            ; 1       ;
; dr[7]~9COUT1_100                 ; 1       ;
; dr[7]~9                          ; 1       ;
; dr[7]                            ; 1       ;
; dr[3]~7COUT1_94                  ; 1       ;
; dr[3]~7                          ; 1       ;
; dr[3]                            ; 1       ;
; dr[2]~5COUT1_92                  ; 1       ;
; dr[2]~5                          ; 1       ;
; dr[2]                            ; 1       ;
; dr[1]~3COUT1_90                  ; 1       ;
; dr[1]~3                          ; 1       ;
; dr[1]                            ; 1       ;
; dr[0]                            ; 1       ;
+----------------------------------+---------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; C4s                        ; 266 / 16,320 ( 2 % )  ;
; Direct links               ; 32 / 21,944 ( < 1 % ) ;
; Global clocks              ; 2 / 8 ( 25 % )        ;
; LAB clocks                 ; 15 / 240 ( 6 % )      ;
; LUT chains                 ; 9 / 5,382 ( < 1 % )   ;
; Local interconnects        ; 382 / 21,944 ( 2 % )  ;
; M4K buffers                ; 0 / 720 ( 0 % )       ;
; R4s                        ; 448 / 14,640 ( 3 % )  ;
+----------------------------+-----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 9.15) ; Number of LABs  (Total = 27) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 2                            ;
; 2                                          ; 0                            ;
; 3                                          ; 0                            ;
; 4                                          ; 0                            ;
; 5                                          ; 1                            ;
; 6                                          ; 0                            ;
; 7                                          ; 0                            ;
; 8                                          ; 0                            ;
; 9                                          ; 0                            ;
; 10                                         ; 24                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.41) ; Number of LABs  (Total = 27) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 22                           ;
; 1 Clock                            ; 23                           ;
; 1 Clock enable                     ; 12                           ;
; 2 Clock enables                    ; 8                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 10.59) ; Number of LABs  (Total = 27) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 15                           ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 7                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.19) ; Number of LABs  (Total = 27) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 0                            ;
; 3                                               ; 0                            ;
; 4                                               ; 1                            ;
; 5                                               ; 1                            ;
; 6                                               ; 2                            ;
; 7                                               ; 1                            ;
; 8                                               ; 1                            ;
; 9                                               ; 6                            ;
; 10                                              ; 5                            ;
; 11                                              ; 2                            ;
; 12                                              ; 0                            ;
; 13                                              ; 1                            ;
; 14                                              ; 4                            ;
; 15                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 12.37) ; Number of LABs  (Total = 27) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 2                            ;
; 10                                           ; 0                            ;
; 11                                           ; 5                            ;
; 12                                           ; 3                            ;
; 13                                           ; 1                            ;
; 14                                           ; 6                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Nov  5 15:41:48 2012
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off CPU -c cpu_top
Warning: Parallel compilation is not licensed and has been disabled
Info: Selected device EP1C6Q240C8 for design "cpu_top"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C12Q240C8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~nCSO~ is reserved at location 24
    Info: Pin ~ASDO~ is reserved at location 37
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Critical Warning: Synopsys Design Constraints File file not found: 'cpu_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Automatically promoted signal "CLK" to use Global clock in PIN 28
Info: Automatically promoted some destinations of signal "N_RST" to use Global clock
    Info: Destination "phase_gen:pg|n_rst_d[0]" may be non-global or may not use global clock
Info: Pin "N_RST" drives global clock, but is not placed in a dedicated clock pin position
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Extra Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 2% of the available device resources
    Info: Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X12_Y0 to location X23_Y10
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 290 megabytes
    Info: Processing ended: Mon Nov  5 15:41:52 2012
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


