
Project.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  0000068e  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         0000061a  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000004  00800100  00800100  0000068e  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  0000068e  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  000006c0  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000060  00000000  00000000  000006fc  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000b14  00000000  00000000  0000075c  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000881  00000000  00000000  00001270  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000004d4  00000000  00000000  00001af1  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000001d8  00000000  00000000  00001fc8  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000004af  00000000  00000000  000021a0  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000004da  00000000  00000000  0000264f  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000050  00000000  00000000  00002b29  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	45 c0       	rjmp	.+138    	; 0x8c <__ctors_end>
   2:	00 00       	nop
   4:	53 c0       	rjmp	.+166    	; 0xac <__bad_interrupt>
   6:	00 00       	nop
   8:	51 c0       	rjmp	.+162    	; 0xac <__bad_interrupt>
   a:	00 00       	nop
   c:	4f c0       	rjmp	.+158    	; 0xac <__bad_interrupt>
   e:	00 00       	nop
  10:	4d c0       	rjmp	.+154    	; 0xac <__bad_interrupt>
  12:	00 00       	nop
  14:	87 c0       	rjmp	.+270    	; 0x124 <__vector_5>
  16:	00 00       	nop
  18:	c3 c0       	rjmp	.+390    	; 0x1a0 <__vector_6>
  1a:	00 00       	nop
  1c:	ff c0       	rjmp	.+510    	; 0x21c <__vector_7>
  1e:	00 00       	nop
  20:	3b c1       	rjmp	.+630    	; 0x298 <__vector_8>
  22:	00 00       	nop
  24:	43 c0       	rjmp	.+134    	; 0xac <__bad_interrupt>
  26:	00 00       	nop
  28:	41 c0       	rjmp	.+130    	; 0xac <__bad_interrupt>
  2a:	00 00       	nop
  2c:	3f c0       	rjmp	.+126    	; 0xac <__bad_interrupt>
  2e:	00 00       	nop
  30:	3d c0       	rjmp	.+122    	; 0xac <__bad_interrupt>
  32:	00 00       	nop
  34:	3b c0       	rjmp	.+118    	; 0xac <__bad_interrupt>
  36:	00 00       	nop
  38:	5e c0       	rjmp	.+188    	; 0xf6 <__vector_14>
  3a:	00 00       	nop
  3c:	37 c0       	rjmp	.+110    	; 0xac <__bad_interrupt>
  3e:	00 00       	nop
  40:	35 c0       	rjmp	.+106    	; 0xac <__bad_interrupt>
  42:	00 00       	nop
  44:	33 c0       	rjmp	.+102    	; 0xac <__bad_interrupt>
  46:	00 00       	nop
  48:	31 c0       	rjmp	.+98     	; 0xac <__bad_interrupt>
  4a:	00 00       	nop
  4c:	2f c0       	rjmp	.+94     	; 0xac <__bad_interrupt>
  4e:	00 00       	nop
  50:	2d c0       	rjmp	.+90     	; 0xac <__bad_interrupt>
  52:	00 00       	nop
  54:	2b c0       	rjmp	.+86     	; 0xac <__bad_interrupt>
  56:	00 00       	nop
  58:	29 c0       	rjmp	.+82     	; 0xac <__bad_interrupt>
  5a:	00 00       	nop
  5c:	27 c0       	rjmp	.+78     	; 0xac <__bad_interrupt>
  5e:	00 00       	nop
  60:	25 c0       	rjmp	.+74     	; 0xac <__bad_interrupt>
  62:	00 00       	nop
  64:	23 c0       	rjmp	.+70     	; 0xac <__bad_interrupt>
  66:	00 00       	nop
  68:	21 c0       	rjmp	.+66     	; 0xac <__bad_interrupt>
  6a:	00 00       	nop
  6c:	1f c0       	rjmp	.+62     	; 0xac <__bad_interrupt>
  6e:	00 00       	nop
  70:	1d c0       	rjmp	.+58     	; 0xac <__bad_interrupt>
  72:	00 00       	nop
  74:	1b c0       	rjmp	.+54     	; 0xac <__bad_interrupt>
  76:	00 00       	nop
  78:	19 c0       	rjmp	.+50     	; 0xac <__bad_interrupt>
  7a:	00 00       	nop
  7c:	17 c0       	rjmp	.+46     	; 0xac <__bad_interrupt>
  7e:	00 00       	nop
  80:	15 c0       	rjmp	.+42     	; 0xac <__bad_interrupt>
  82:	00 00       	nop
  84:	13 c0       	rjmp	.+38     	; 0xac <__bad_interrupt>
  86:	00 00       	nop
  88:	11 c0       	rjmp	.+34     	; 0xac <__bad_interrupt>
	...

0000008c <__ctors_end>:
  8c:	11 24       	eor	r1, r1
  8e:	1f be       	out	0x3f, r1	; 63
  90:	cf ef       	ldi	r28, 0xFF	; 255
  92:	d0 e1       	ldi	r29, 0x10	; 16
  94:	de bf       	out	0x3e, r29	; 62
  96:	cd bf       	out	0x3d, r28	; 61

00000098 <__do_clear_bss>:
  98:	21 e0       	ldi	r18, 0x01	; 1
  9a:	a0 e0       	ldi	r26, 0x00	; 0
  9c:	b1 e0       	ldi	r27, 0x01	; 1
  9e:	01 c0       	rjmp	.+2      	; 0xa2 <.do_clear_bss_start>

000000a0 <.do_clear_bss_loop>:
  a0:	1d 92       	st	X+, r1

000000a2 <.do_clear_bss_start>:
  a2:	a4 30       	cpi	r26, 0x04	; 4
  a4:	b2 07       	cpc	r27, r18
  a6:	e1 f7       	brne	.-8      	; 0xa0 <.do_clear_bss_loop>
  a8:	37 d1       	rcall	.+622    	; 0x318 <main>
  aa:	b5 c2       	rjmp	.+1386   	; 0x616 <_exit>

000000ac <__bad_interrupt>:
  ac:	a9 cf       	rjmp	.-174    	; 0x0 <__vectors>

000000ae <SC_buzzer>:


//make random noises
void SC_buzzer()
{
	PORTB = 0b00000001;
  ae:	81 e0       	ldi	r24, 0x01	; 1
  b0:	88 bb       	out	0x18, r24	; 24
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
  b2:	8f e9       	ldi	r24, 0x9F	; 159
  b4:	9b e3       	ldi	r25, 0x3B	; 59
  b6:	01 97       	sbiw	r24, 0x01	; 1
  b8:	f1 f7       	brne	.-4      	; 0xb6 <SC_buzzer+0x8>
  ba:	00 c0       	rjmp	.+0      	; 0xbc <SC_buzzer+0xe>
  bc:	00 00       	nop
	_delay_us(1908*4);
	PORTB = 0b00000000;
  be:	18 ba       	out	0x18, r1	; 24
  c0:	8f e9       	ldi	r24, 0x9F	; 159
  c2:	9b e3       	ldi	r25, 0x3B	; 59
  c4:	01 97       	sbiw	r24, 0x01	; 1
  c6:	f1 f7       	brne	.-4      	; 0xc4 <SC_buzzer+0x16>
  c8:	00 c0       	rjmp	.+0      	; 0xca <SC_buzzer+0x1c>
  ca:	00 00       	nop
  cc:	08 95       	ret

000000ce <SC_out>:


//with top button, state goes to 0
void SC_out()
{
	if((PINF&0x80)==0x80) 
  ce:	07 9b       	sbis	0x00, 7	; 0
  d0:	07 c0       	rjmp	.+14     	; 0xe0 <SC_out+0x12>
	{
		SC_state = 0;
  d2:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
  d6:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
		
		SC_buzzer();
  da:	e9 df       	rcall	.-46     	; 0xae <SC_buzzer>
		SC_buzzer();
  dc:	e8 df       	rcall	.-48     	; 0xae <SC_buzzer>
		SC_buzzer();
  de:	e7 cf       	rjmp	.-50     	; 0xae <SC_buzzer>
  e0:	08 95       	ret

000000e2 <SC_intruder>:
  e2:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>


void SC_intruder()
{
	//Buzzer go brr, no escape
	if(SC_state==4);
  e6:	90 91 01 01 	lds	r25, 0x0101	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
  ea:	04 97       	sbiw	r24, 0x04	; 4
  ec:	19 f0       	breq	.+6      	; 0xf4 <SC_intruder+0x12>
	else
	{
		SC_buzzer();
  ee:	df df       	rcall	.-66     	; 0xae <SC_buzzer>
		SC_buzzer();
  f0:	de df       	rcall	.-68     	; 0xae <SC_buzzer>
		SC_buzzer();
  f2:	dd cf       	rjmp	.-70     	; 0xae <SC_buzzer>
  f4:	08 95       	ret

000000f6 <__vector_14>:
  f6:	1f 92       	push	r1
	PORTB = 0b00000000;
	_delay_us(1908*4);
}

ISR(TIMER1_OVF_vect)
{
  f8:	0f 92       	push	r0
  fa:	0f b6       	in	r0, 0x3f	; 63
  fc:	0f 92       	push	r0
  fe:	11 24       	eor	r1, r1
 100:	8f 93       	push	r24
 102:	9f 93       	push	r25
	TimerOverflow++;	/* Increment Timer Overflow count */
 104:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <TimerOverflow>
 108:	90 91 03 01 	lds	r25, 0x0103	; 0x800103 <TimerOverflow+0x1>
 10c:	01 96       	adiw	r24, 0x01	; 1
 10e:	90 93 03 01 	sts	0x0103, r25	; 0x800103 <TimerOverflow+0x1>
 112:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <TimerOverflow>
}
 116:	9f 91       	pop	r25
 118:	8f 91       	pop	r24
 11a:	0f 90       	pop	r0
 11c:	0f be       	out	0x3f, r0	; 63
 11e:	0f 90       	pop	r0
 120:	1f 90       	pop	r1
 122:	18 95       	reti

00000124 <__vector_5>:

ISR(INT4_vect)
{
 124:	1f 92       	push	r1
 126:	0f 92       	push	r0
 128:	0f b6       	in	r0, 0x3f	; 63
 12a:	0f 92       	push	r0
 12c:	11 24       	eor	r1, r1
 12e:	0b b6       	in	r0, 0x3b	; 59
 130:	0f 92       	push	r0
 132:	2f 93       	push	r18
 134:	3f 93       	push	r19
 136:	4f 93       	push	r20
 138:	5f 93       	push	r21
 13a:	6f 93       	push	r22
 13c:	7f 93       	push	r23
 13e:	8f 93       	push	r24
 140:	9f 93       	push	r25
 142:	af 93       	push	r26
 144:	bf 93       	push	r27
 146:	ef 93       	push	r30
 148:	ff 93       	push	r31
	//SC_buzzer();
	if(SC_state == 0) 
 14a:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 14e:	90 91 01 01 	lds	r25, 0x0101	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
 152:	89 2b       	or	r24, r25
 154:	41 f4       	brne	.+16     	; 0x166 <__vector_5+0x42>
	{
		SC_buzzer();
 156:	ab df       	rcall	.-170    	; 0xae <SC_buzzer>
		SC_state = 1;
 158:	81 e0       	ldi	r24, 0x01	; 1
 15a:	90 e0       	ldi	r25, 0x00	; 0
 15c:	90 93 01 01 	sts	0x0101, r25	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
 160:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
 164:	0a c0       	rjmp	.+20     	; 0x17a <__vector_5+0x56>
	}
	else if(SC_state==4);
 166:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 16a:	90 91 01 01 	lds	r25, 0x0101	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
 16e:	04 97       	sbiw	r24, 0x04	; 4
 170:	21 f0       	breq	.+8      	; 0x17a <__vector_5+0x56>
	else SC_state = 0;
 172:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
 176:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
	
}
 17a:	ff 91       	pop	r31
 17c:	ef 91       	pop	r30
 17e:	bf 91       	pop	r27
 180:	af 91       	pop	r26
 182:	9f 91       	pop	r25
 184:	8f 91       	pop	r24
 186:	7f 91       	pop	r23
 188:	6f 91       	pop	r22
 18a:	5f 91       	pop	r21
 18c:	4f 91       	pop	r20
 18e:	3f 91       	pop	r19
 190:	2f 91       	pop	r18
 192:	0f 90       	pop	r0
 194:	0b be       	out	0x3b, r0	; 59
 196:	0f 90       	pop	r0
 198:	0f be       	out	0x3f, r0	; 63
 19a:	0f 90       	pop	r0
 19c:	1f 90       	pop	r1
 19e:	18 95       	reti

000001a0 <__vector_6>:

ISR(INT5_vect)
{
 1a0:	1f 92       	push	r1
 1a2:	0f 92       	push	r0
 1a4:	0f b6       	in	r0, 0x3f	; 63
 1a6:	0f 92       	push	r0
 1a8:	11 24       	eor	r1, r1
 1aa:	0b b6       	in	r0, 0x3b	; 59
 1ac:	0f 92       	push	r0
 1ae:	2f 93       	push	r18
 1b0:	3f 93       	push	r19
 1b2:	4f 93       	push	r20
 1b4:	5f 93       	push	r21
 1b6:	6f 93       	push	r22
 1b8:	7f 93       	push	r23
 1ba:	8f 93       	push	r24
 1bc:	9f 93       	push	r25
 1be:	af 93       	push	r26
 1c0:	bf 93       	push	r27
 1c2:	ef 93       	push	r30
 1c4:	ff 93       	push	r31
	//SC_buzzer();
	if(SC_state == 1)
 1c6:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 1ca:	90 91 01 01 	lds	r25, 0x0101	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
 1ce:	01 97       	sbiw	r24, 0x01	; 1
 1d0:	41 f4       	brne	.+16     	; 0x1e2 <__vector_6+0x42>
	{
		SC_buzzer();
 1d2:	6d df       	rcall	.-294    	; 0xae <SC_buzzer>
		 SC_state = 2;
 1d4:	82 e0       	ldi	r24, 0x02	; 2
 1d6:	90 e0       	ldi	r25, 0x00	; 0
 1d8:	90 93 01 01 	sts	0x0101, r25	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
 1dc:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
 1e0:	0a c0       	rjmp	.+20     	; 0x1f6 <__vector_6+0x56>
	}
	else if(SC_state==4);
 1e2:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 1e6:	90 91 01 01 	lds	r25, 0x0101	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
 1ea:	04 97       	sbiw	r24, 0x04	; 4
 1ec:	21 f0       	breq	.+8      	; 0x1f6 <__vector_6+0x56>
	else SC_state = 0;
 1ee:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
 1f2:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
	
}
 1f6:	ff 91       	pop	r31
 1f8:	ef 91       	pop	r30
 1fa:	bf 91       	pop	r27
 1fc:	af 91       	pop	r26
 1fe:	9f 91       	pop	r25
 200:	8f 91       	pop	r24
 202:	7f 91       	pop	r23
 204:	6f 91       	pop	r22
 206:	5f 91       	pop	r21
 208:	4f 91       	pop	r20
 20a:	3f 91       	pop	r19
 20c:	2f 91       	pop	r18
 20e:	0f 90       	pop	r0
 210:	0b be       	out	0x3b, r0	; 59
 212:	0f 90       	pop	r0
 214:	0f be       	out	0x3f, r0	; 63
 216:	0f 90       	pop	r0
 218:	1f 90       	pop	r1
 21a:	18 95       	reti

0000021c <__vector_7>:

ISR(INT6_vect)
{
 21c:	1f 92       	push	r1
 21e:	0f 92       	push	r0
 220:	0f b6       	in	r0, 0x3f	; 63
 222:	0f 92       	push	r0
 224:	11 24       	eor	r1, r1
 226:	0b b6       	in	r0, 0x3b	; 59
 228:	0f 92       	push	r0
 22a:	2f 93       	push	r18
 22c:	3f 93       	push	r19
 22e:	4f 93       	push	r20
 230:	5f 93       	push	r21
 232:	6f 93       	push	r22
 234:	7f 93       	push	r23
 236:	8f 93       	push	r24
 238:	9f 93       	push	r25
 23a:	af 93       	push	r26
 23c:	bf 93       	push	r27
 23e:	ef 93       	push	r30
 240:	ff 93       	push	r31
	//SC_buzzer();	
	if(SC_state == 2) 
 242:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 246:	90 91 01 01 	lds	r25, 0x0101	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
 24a:	02 97       	sbiw	r24, 0x02	; 2
 24c:	41 f4       	brne	.+16     	; 0x25e <__vector_7+0x42>
	{
		SC_buzzer();
 24e:	2f df       	rcall	.-418    	; 0xae <SC_buzzer>
		SC_state = 3;
 250:	83 e0       	ldi	r24, 0x03	; 3
 252:	90 e0       	ldi	r25, 0x00	; 0
 254:	90 93 01 01 	sts	0x0101, r25	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
 258:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
 25c:	0a c0       	rjmp	.+20     	; 0x272 <__vector_7+0x56>
	}
	else if(SC_state==4);
 25e:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 262:	90 91 01 01 	lds	r25, 0x0101	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
 266:	04 97       	sbiw	r24, 0x04	; 4
 268:	21 f0       	breq	.+8      	; 0x272 <__vector_7+0x56>
	else SC_state = 0;
 26a:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
 26e:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
	
}
 272:	ff 91       	pop	r31
 274:	ef 91       	pop	r30
 276:	bf 91       	pop	r27
 278:	af 91       	pop	r26
 27a:	9f 91       	pop	r25
 27c:	8f 91       	pop	r24
 27e:	7f 91       	pop	r23
 280:	6f 91       	pop	r22
 282:	5f 91       	pop	r21
 284:	4f 91       	pop	r20
 286:	3f 91       	pop	r19
 288:	2f 91       	pop	r18
 28a:	0f 90       	pop	r0
 28c:	0b be       	out	0x3b, r0	; 59
 28e:	0f 90       	pop	r0
 290:	0f be       	out	0x3f, r0	; 63
 292:	0f 90       	pop	r0
 294:	1f 90       	pop	r1
 296:	18 95       	reti

00000298 <__vector_8>:

ISR(INT7_vect)
{
 298:	1f 92       	push	r1
 29a:	0f 92       	push	r0
 29c:	0f b6       	in	r0, 0x3f	; 63
 29e:	0f 92       	push	r0
 2a0:	11 24       	eor	r1, r1
 2a2:	0b b6       	in	r0, 0x3b	; 59
 2a4:	0f 92       	push	r0
 2a6:	2f 93       	push	r18
 2a8:	3f 93       	push	r19
 2aa:	4f 93       	push	r20
 2ac:	5f 93       	push	r21
 2ae:	6f 93       	push	r22
 2b0:	7f 93       	push	r23
 2b2:	8f 93       	push	r24
 2b4:	9f 93       	push	r25
 2b6:	af 93       	push	r26
 2b8:	bf 93       	push	r27
 2ba:	ef 93       	push	r30
 2bc:	ff 93       	push	r31
	
	//SC_buzzer();
	if(SC_state == 3) 
 2be:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 2c2:	90 91 01 01 	lds	r25, 0x0101	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
 2c6:	03 97       	sbiw	r24, 0x03	; 3
 2c8:	51 f4       	brne	.+20     	; 0x2de <__vector_8+0x46>
	{
		SC_state = 4;
 2ca:	84 e0       	ldi	r24, 0x04	; 4
 2cc:	90 e0       	ldi	r25, 0x00	; 0
 2ce:	90 93 01 01 	sts	0x0101, r25	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
 2d2:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
		
		SC_buzzer();
 2d6:	eb de       	rcall	.-554    	; 0xae <SC_buzzer>
		SC_buzzer();
 2d8:	ea de       	rcall	.-556    	; 0xae <SC_buzzer>
		SC_buzzer();
 2da:	e9 de       	rcall	.-558    	; 0xae <SC_buzzer>
 2dc:	0a c0       	rjmp	.+20     	; 0x2f2 <__vector_8+0x5a>
 2de:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
	}
	else if(SC_state==4);
 2e2:	90 91 01 01 	lds	r25, 0x0101	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
 2e6:	04 97       	sbiw	r24, 0x04	; 4
 2e8:	21 f0       	breq	.+8      	; 0x2f2 <__vector_8+0x5a>
 2ea:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
	else SC_state = 0;
 2ee:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
 2f2:	ff 91       	pop	r31
}
 2f4:	ef 91       	pop	r30
 2f6:	bf 91       	pop	r27
 2f8:	af 91       	pop	r26
 2fa:	9f 91       	pop	r25
 2fc:	8f 91       	pop	r24
 2fe:	7f 91       	pop	r23
 300:	6f 91       	pop	r22
 302:	5f 91       	pop	r21
 304:	4f 91       	pop	r20
 306:	3f 91       	pop	r19
 308:	2f 91       	pop	r18
 30a:	0f 90       	pop	r0
 30c:	0b be       	out	0x3b, r0	; 59
 30e:	0f 90       	pop	r0
 310:	0f be       	out	0x3f, r0	; 63
 312:	0f 90       	pop	r0
 314:	1f 90       	pop	r1
 316:	18 95       	reti

00000318 <main>:
 318:	91 e0       	ldi	r25, 0x01	; 1
int main(void)
{
	long count;
	double distance = 9999;
	
	DDRA = 0x01;			/* Make trigger pin as output */
 31a:	9a bb       	out	0x1a, r25	; 26
	PORTD = 0xFF;				/* Turn on Pull-up */
 31c:	8f ef       	ldi	r24, 0xFF	; 255
 31e:	82 bb       	out	0x12, r24	; 18
	
	//PORT E & F to get get button inputs
	//F0 is LED ADC input.
	DDRE = 0x00;
 320:	12 b8       	out	0x02, r1	; 2
	DDRF = 0x00;
 322:	10 92 61 00 	sts	0x0061, r1	; 0x800061 <__TEXT_REGION_LENGTH__+0x7e0061>
	
	//Initialize stuff to enable INT4~7
	PORTE = 0b11111111; // 풀업저항설정
 326:	83 b9       	out	0x03, r24	; 3
	EICRA = 0b10000000; //인터럽트트리거방식설정
 328:	20 e8       	ldi	r18, 0x80	; 128
 32a:	20 93 6a 00 	sts	0x006A, r18	; 0x80006a <__TEXT_REGION_LENGTH__+0x7e006a>
	EIMSK = 0b11111111; //인터럽트허용설정
 32e:	89 bf       	out	0x39, r24	; 57
	//EICRA = 0b000000;
	SREG |= 0x80; //전체인트럽트허가
 330:	8f b7       	in	r24, 0x3f	; 63
 332:	80 68       	ori	r24, 0x80	; 128
 334:	8f bf       	out	0x3f, r24	; 63
	
	//PORT B0 to make buzzer brr, (an output)
	DDRB = 0b00000001;
 336:	97 bb       	out	0x17, r25	; 23
	
	
	
	
	sei();						/* Enable global interrupt */
 338:	78 94       	sei
	TIMSK = (1 << TOIE1);	/* Enable Timer1 overflow interrupts */
 33a:	84 e0       	ldi	r24, 0x04	; 4
 33c:	87 bf       	out	0x37, r24	; 55
	TCCR1A = 0;				/* Set all bit to zero Normal operation */
 33e:	1f bc       	out	0x2f, r1	; 47
	
	
	SC_state = 0;
 340:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
 344:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
	while (1)
	{
		//Security Check
		if(SC_state!=4)
 348:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 34c:	90 91 01 01 	lds	r25, 0x0101	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
 350:	04 97       	sbiw	r24, 0x04	; 4
 352:	09 f4       	brne	.+2      	; 0x356 <main+0x3e>
 354:	40 c0       	rjmp	.+128    	; 0x3d6 <main+0xbe>
		{
			//try to get code
			//SC_getCode();
			//////////////////////////////////////////////////////////////////////////
			
			PORTA |= (1 << Trigger_pin);/* Give 10us trigger pulse on trig. pin to HC-SR04 */
 356:	8b b3       	in	r24, 0x1b	; 27
 358:	81 60       	ori	r24, 0x01	; 1
 35a:	8b bb       	out	0x1b, r24	; 27
 35c:	2a e1       	ldi	r18, 0x1A	; 26
 35e:	2a 95       	dec	r18
 360:	f1 f7       	brne	.-4      	; 0x35e <main+0x46>
 362:	00 c0       	rjmp	.+0      	; 0x364 <main+0x4c>
			_delay_us(10);
			PORTA &= (~(1 << Trigger_pin));
 364:	8b b3       	in	r24, 0x1b	; 27
 366:	8e 7f       	andi	r24, 0xFE	; 254
 368:	8b bb       	out	0x1b, r24	; 27
			
			TCNT1 = 0;			/* Clear Timer counter */
 36a:	1d bc       	out	0x2d, r1	; 45
 36c:	1c bc       	out	0x2c, r1	; 44
			TCCR1B = 0x41;		/* Setting for capture rising edge, No pre-scaler*/
 36e:	81 e4       	ldi	r24, 0x41	; 65
 370:	8e bd       	out	0x2e, r24	; 46
			TIFR = 1<<ICF1;		/* Clear ICP flag (Input Capture flag) */
 372:	80 e2       	ldi	r24, 0x20	; 32
 374:	86 bf       	out	0x36, r24	; 54
			TIFR = 1<<TOV1;		/* Clear Timer Overflow flag */
 376:	84 e0       	ldi	r24, 0x04	; 4
 378:	86 bf       	out	0x36, r24	; 54

			/*Calculate width of Echo by Input Capture (ICP) on PortD PD6 */
			
			while ((TIFR & (1 << ICF1)) == 0);	/* Wait for rising edge */
 37a:	06 b6       	in	r0, 0x36	; 54
 37c:	05 fe       	sbrs	r0, 5
 37e:	fd cf       	rjmp	.-6      	; 0x37a <main+0x62>
			TCNT1 = 0;			/* Clear Timer counter */
 380:	1d bc       	out	0x2d, r1	; 45
 382:	1c bc       	out	0x2c, r1	; 44
			TCCR1B = 0x01;		/* Setting for capture falling edge, No pre-scaler */
 384:	81 e0       	ldi	r24, 0x01	; 1
 386:	8e bd       	out	0x2e, r24	; 46
			TIFR = 1<<ICF1;		/* Clear ICP flag (Input Capture flag) */
 388:	80 e2       	ldi	r24, 0x20	; 32
 38a:	86 bf       	out	0x36, r24	; 54
			TIFR = 1<<TOV1;		/* Clear Timer Overflow flag */
 38c:	84 e0       	ldi	r24, 0x04	; 4
 38e:	86 bf       	out	0x36, r24	; 54
			TimerOverflow = 0;	/* Clear Timer overflow count */
 390:	10 92 03 01 	sts	0x0103, r1	; 0x800103 <TimerOverflow+0x1>
 394:	10 92 02 01 	sts	0x0102, r1	; 0x800102 <TimerOverflow>

			while ((TIFR & (1 << ICF1)) == 0); /* Wait for falling edge */
 398:	06 b6       	in	r0, 0x36	; 54
 39a:	05 fe       	sbrs	r0, 5
 39c:	fd cf       	rjmp	.-6      	; 0x398 <main+0x80>
			count = ICR1 + (65535 * TimerOverflow);	/* Take value of capture register */
 39e:	66 b5       	in	r22, 0x26	; 38
 3a0:	77 b5       	in	r23, 0x27	; 39
 3a2:	80 e0       	ldi	r24, 0x00	; 0
 3a4:	90 e0       	ldi	r25, 0x00	; 0
			/* 8MHz Timer freq, sound speed =343 m/s, calculation mentioned in doc. */
			distance = (double)count / 466.47;
 3a6:	87 d0       	rcall	.+270    	; 0x4b6 <__floatsisf>
 3a8:	29 e2       	ldi	r18, 0x29	; 41
 3aa:	3c e3       	ldi	r19, 0x3C	; 60
 3ac:	49 ee       	ldi	r20, 0xE9	; 233
 3ae:	53 e4       	ldi	r21, 0x43	; 67
 3b0:	18 d0       	rcall	.+48     	; 0x3e2 <__divsf3>
			
			//about 7-80
			if(distance<10) SC_intruder();
 3b2:	20 e0       	ldi	r18, 0x00	; 0
 3b4:	30 e0       	ldi	r19, 0x00	; 0
 3b6:	40 e2       	ldi	r20, 0x20	; 32
 3b8:	51 e4       	ldi	r21, 0x41	; 65
 3ba:	0f d0       	rcall	.+30     	; 0x3da <__cmpsf2>
 3bc:	88 23       	and	r24, r24
 3be:	0c f4       	brge	.+2      	; 0x3c2 <main+0xaa>
 3c0:	90 de       	rcall	.-736    	; 0xe2 <SC_intruder>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 3c2:	8f ef       	ldi	r24, 0xFF	; 255
 3c4:	91 ee       	ldi	r25, 0xE1	; 225
 3c6:	24 e0       	ldi	r18, 0x04	; 4
 3c8:	81 50       	subi	r24, 0x01	; 1
 3ca:	90 40       	sbci	r25, 0x00	; 0
 3cc:	20 40       	sbci	r18, 0x00	; 0
 3ce:	e1 f7       	brne	.-8      	; 0x3c8 <main+0xb0>
 3d0:	00 c0       	rjmp	.+0      	; 0x3d2 <main+0xba>
 3d2:	00 00       	nop

		}
		else
		{
			//wait for out signal
			SC_out();
 3d4:	b9 cf       	rjmp	.-142    	; 0x348 <main+0x30>
 3d6:	7b de       	rcall	.-778    	; 0xce <SC_out>
 3d8:	b7 cf       	rjmp	.-146    	; 0x348 <main+0x30>

000003da <__cmpsf2>:
 3da:	a8 d0       	rcall	.+336    	; 0x52c <__fp_cmp>
 3dc:	08 f4       	brcc	.+2      	; 0x3e0 <__cmpsf2+0x6>
 3de:	81 e0       	ldi	r24, 0x01	; 1
 3e0:	08 95       	ret

000003e2 <__divsf3>:
 3e2:	0c d0       	rcall	.+24     	; 0x3fc <__divsf3x>
 3e4:	de c0       	rjmp	.+444    	; 0x5a2 <__fp_round>
 3e6:	d6 d0       	rcall	.+428    	; 0x594 <__fp_pscB>
 3e8:	40 f0       	brcs	.+16     	; 0x3fa <__divsf3+0x18>
 3ea:	cd d0       	rcall	.+410    	; 0x586 <__fp_pscA>
 3ec:	30 f0       	brcs	.+12     	; 0x3fa <__divsf3+0x18>
 3ee:	21 f4       	brne	.+8      	; 0x3f8 <__divsf3+0x16>
 3f0:	5f 3f       	cpi	r21, 0xFF	; 255
 3f2:	19 f0       	breq	.+6      	; 0x3fa <__divsf3+0x18>
 3f4:	bf c0       	rjmp	.+382    	; 0x574 <__fp_inf>
 3f6:	51 11       	cpse	r21, r1
 3f8:	08 c1       	rjmp	.+528    	; 0x60a <__fp_szero>
 3fa:	c2 c0       	rjmp	.+388    	; 0x580 <__fp_nan>

000003fc <__divsf3x>:
 3fc:	e3 d0       	rcall	.+454    	; 0x5c4 <__fp_split3>
 3fe:	98 f3       	brcs	.-26     	; 0x3e6 <__divsf3+0x4>

00000400 <__divsf3_pse>:
 400:	99 23       	and	r25, r25
 402:	c9 f3       	breq	.-14     	; 0x3f6 <__divsf3+0x14>
 404:	55 23       	and	r21, r21
 406:	b1 f3       	breq	.-20     	; 0x3f4 <__divsf3+0x12>
 408:	95 1b       	sub	r25, r21
 40a:	55 0b       	sbc	r21, r21
 40c:	bb 27       	eor	r27, r27
 40e:	aa 27       	eor	r26, r26
 410:	62 17       	cp	r22, r18
 412:	73 07       	cpc	r23, r19
 414:	84 07       	cpc	r24, r20
 416:	38 f0       	brcs	.+14     	; 0x426 <__divsf3_pse+0x26>
 418:	9f 5f       	subi	r25, 0xFF	; 255
 41a:	5f 4f       	sbci	r21, 0xFF	; 255
 41c:	22 0f       	add	r18, r18
 41e:	33 1f       	adc	r19, r19
 420:	44 1f       	adc	r20, r20
 422:	aa 1f       	adc	r26, r26
 424:	a9 f3       	breq	.-22     	; 0x410 <__divsf3_pse+0x10>
 426:	33 d0       	rcall	.+102    	; 0x48e <__divsf3_pse+0x8e>
 428:	0e 2e       	mov	r0, r30
 42a:	3a f0       	brmi	.+14     	; 0x43a <__divsf3_pse+0x3a>
 42c:	e0 e8       	ldi	r30, 0x80	; 128
 42e:	30 d0       	rcall	.+96     	; 0x490 <__divsf3_pse+0x90>
 430:	91 50       	subi	r25, 0x01	; 1
 432:	50 40       	sbci	r21, 0x00	; 0
 434:	e6 95       	lsr	r30
 436:	00 1c       	adc	r0, r0
 438:	ca f7       	brpl	.-14     	; 0x42c <__divsf3_pse+0x2c>
 43a:	29 d0       	rcall	.+82     	; 0x48e <__divsf3_pse+0x8e>
 43c:	fe 2f       	mov	r31, r30
 43e:	27 d0       	rcall	.+78     	; 0x48e <__divsf3_pse+0x8e>
 440:	66 0f       	add	r22, r22
 442:	77 1f       	adc	r23, r23
 444:	88 1f       	adc	r24, r24
 446:	bb 1f       	adc	r27, r27
 448:	26 17       	cp	r18, r22
 44a:	37 07       	cpc	r19, r23
 44c:	48 07       	cpc	r20, r24
 44e:	ab 07       	cpc	r26, r27
 450:	b0 e8       	ldi	r27, 0x80	; 128
 452:	09 f0       	breq	.+2      	; 0x456 <__divsf3_pse+0x56>
 454:	bb 0b       	sbc	r27, r27
 456:	80 2d       	mov	r24, r0
 458:	bf 01       	movw	r22, r30
 45a:	ff 27       	eor	r31, r31
 45c:	93 58       	subi	r25, 0x83	; 131
 45e:	5f 4f       	sbci	r21, 0xFF	; 255
 460:	2a f0       	brmi	.+10     	; 0x46c <__divsf3_pse+0x6c>
 462:	9e 3f       	cpi	r25, 0xFE	; 254
 464:	51 05       	cpc	r21, r1
 466:	68 f0       	brcs	.+26     	; 0x482 <__divsf3_pse+0x82>
 468:	85 c0       	rjmp	.+266    	; 0x574 <__fp_inf>
 46a:	cf c0       	rjmp	.+414    	; 0x60a <__fp_szero>
 46c:	5f 3f       	cpi	r21, 0xFF	; 255
 46e:	ec f3       	brlt	.-6      	; 0x46a <__divsf3_pse+0x6a>
 470:	98 3e       	cpi	r25, 0xE8	; 232
 472:	dc f3       	brlt	.-10     	; 0x46a <__divsf3_pse+0x6a>
 474:	86 95       	lsr	r24
 476:	77 95       	ror	r23
 478:	67 95       	ror	r22
 47a:	b7 95       	ror	r27
 47c:	f7 95       	ror	r31
 47e:	9f 5f       	subi	r25, 0xFF	; 255
 480:	c9 f7       	brne	.-14     	; 0x474 <__divsf3_pse+0x74>
 482:	88 0f       	add	r24, r24
 484:	91 1d       	adc	r25, r1
 486:	96 95       	lsr	r25
 488:	87 95       	ror	r24
 48a:	97 f9       	bld	r25, 7
 48c:	08 95       	ret
 48e:	e1 e0       	ldi	r30, 0x01	; 1
 490:	66 0f       	add	r22, r22
 492:	77 1f       	adc	r23, r23
 494:	88 1f       	adc	r24, r24
 496:	bb 1f       	adc	r27, r27
 498:	62 17       	cp	r22, r18
 49a:	73 07       	cpc	r23, r19
 49c:	84 07       	cpc	r24, r20
 49e:	ba 07       	cpc	r27, r26
 4a0:	20 f0       	brcs	.+8      	; 0x4aa <__divsf3_pse+0xaa>
 4a2:	62 1b       	sub	r22, r18
 4a4:	73 0b       	sbc	r23, r19
 4a6:	84 0b       	sbc	r24, r20
 4a8:	ba 0b       	sbc	r27, r26
 4aa:	ee 1f       	adc	r30, r30
 4ac:	88 f7       	brcc	.-30     	; 0x490 <__divsf3_pse+0x90>
 4ae:	e0 95       	com	r30
 4b0:	08 95       	ret

000004b2 <__floatunsisf>:
 4b2:	e8 94       	clt
 4b4:	09 c0       	rjmp	.+18     	; 0x4c8 <__floatsisf+0x12>

000004b6 <__floatsisf>:
 4b6:	97 fb       	bst	r25, 7
 4b8:	3e f4       	brtc	.+14     	; 0x4c8 <__floatsisf+0x12>
 4ba:	90 95       	com	r25
 4bc:	80 95       	com	r24
 4be:	70 95       	com	r23
 4c0:	61 95       	neg	r22
 4c2:	7f 4f       	sbci	r23, 0xFF	; 255
 4c4:	8f 4f       	sbci	r24, 0xFF	; 255
 4c6:	9f 4f       	sbci	r25, 0xFF	; 255
 4c8:	99 23       	and	r25, r25
 4ca:	a9 f0       	breq	.+42     	; 0x4f6 <__floatsisf+0x40>
 4cc:	f9 2f       	mov	r31, r25
 4ce:	96 e9       	ldi	r25, 0x96	; 150
 4d0:	bb 27       	eor	r27, r27
 4d2:	93 95       	inc	r25
 4d4:	f6 95       	lsr	r31
 4d6:	87 95       	ror	r24
 4d8:	77 95       	ror	r23
 4da:	67 95       	ror	r22
 4dc:	b7 95       	ror	r27
 4de:	f1 11       	cpse	r31, r1
 4e0:	f8 cf       	rjmp	.-16     	; 0x4d2 <__floatsisf+0x1c>
 4e2:	fa f4       	brpl	.+62     	; 0x522 <__floatsisf+0x6c>
 4e4:	bb 0f       	add	r27, r27
 4e6:	11 f4       	brne	.+4      	; 0x4ec <__floatsisf+0x36>
 4e8:	60 ff       	sbrs	r22, 0
 4ea:	1b c0       	rjmp	.+54     	; 0x522 <__floatsisf+0x6c>
 4ec:	6f 5f       	subi	r22, 0xFF	; 255
 4ee:	7f 4f       	sbci	r23, 0xFF	; 255
 4f0:	8f 4f       	sbci	r24, 0xFF	; 255
 4f2:	9f 4f       	sbci	r25, 0xFF	; 255
 4f4:	16 c0       	rjmp	.+44     	; 0x522 <__floatsisf+0x6c>
 4f6:	88 23       	and	r24, r24
 4f8:	11 f0       	breq	.+4      	; 0x4fe <__floatsisf+0x48>
 4fa:	96 e9       	ldi	r25, 0x96	; 150
 4fc:	11 c0       	rjmp	.+34     	; 0x520 <__floatsisf+0x6a>
 4fe:	77 23       	and	r23, r23
 500:	21 f0       	breq	.+8      	; 0x50a <__floatsisf+0x54>
 502:	9e e8       	ldi	r25, 0x8E	; 142
 504:	87 2f       	mov	r24, r23
 506:	76 2f       	mov	r23, r22
 508:	05 c0       	rjmp	.+10     	; 0x514 <__floatsisf+0x5e>
 50a:	66 23       	and	r22, r22
 50c:	71 f0       	breq	.+28     	; 0x52a <__floatsisf+0x74>
 50e:	96 e8       	ldi	r25, 0x86	; 134
 510:	86 2f       	mov	r24, r22
 512:	70 e0       	ldi	r23, 0x00	; 0
 514:	60 e0       	ldi	r22, 0x00	; 0
 516:	2a f0       	brmi	.+10     	; 0x522 <__floatsisf+0x6c>
 518:	9a 95       	dec	r25
 51a:	66 0f       	add	r22, r22
 51c:	77 1f       	adc	r23, r23
 51e:	88 1f       	adc	r24, r24
 520:	da f7       	brpl	.-10     	; 0x518 <__floatsisf+0x62>
 522:	88 0f       	add	r24, r24
 524:	96 95       	lsr	r25
 526:	87 95       	ror	r24
 528:	97 f9       	bld	r25, 7
 52a:	08 95       	ret

0000052c <__fp_cmp>:
 52c:	99 0f       	add	r25, r25
 52e:	00 08       	sbc	r0, r0
 530:	55 0f       	add	r21, r21
 532:	aa 0b       	sbc	r26, r26
 534:	e0 e8       	ldi	r30, 0x80	; 128
 536:	fe ef       	ldi	r31, 0xFE	; 254
 538:	16 16       	cp	r1, r22
 53a:	17 06       	cpc	r1, r23
 53c:	e8 07       	cpc	r30, r24
 53e:	f9 07       	cpc	r31, r25
 540:	c0 f0       	brcs	.+48     	; 0x572 <__fp_cmp+0x46>
 542:	12 16       	cp	r1, r18
 544:	13 06       	cpc	r1, r19
 546:	e4 07       	cpc	r30, r20
 548:	f5 07       	cpc	r31, r21
 54a:	98 f0       	brcs	.+38     	; 0x572 <__fp_cmp+0x46>
 54c:	62 1b       	sub	r22, r18
 54e:	73 0b       	sbc	r23, r19
 550:	84 0b       	sbc	r24, r20
 552:	95 0b       	sbc	r25, r21
 554:	39 f4       	brne	.+14     	; 0x564 <__fp_cmp+0x38>
 556:	0a 26       	eor	r0, r26
 558:	61 f0       	breq	.+24     	; 0x572 <__fp_cmp+0x46>
 55a:	23 2b       	or	r18, r19
 55c:	24 2b       	or	r18, r20
 55e:	25 2b       	or	r18, r21
 560:	21 f4       	brne	.+8      	; 0x56a <__fp_cmp+0x3e>
 562:	08 95       	ret
 564:	0a 26       	eor	r0, r26
 566:	09 f4       	brne	.+2      	; 0x56a <__fp_cmp+0x3e>
 568:	a1 40       	sbci	r26, 0x01	; 1
 56a:	a6 95       	lsr	r26
 56c:	8f ef       	ldi	r24, 0xFF	; 255
 56e:	81 1d       	adc	r24, r1
 570:	81 1d       	adc	r24, r1
 572:	08 95       	ret

00000574 <__fp_inf>:
 574:	97 f9       	bld	r25, 7
 576:	9f 67       	ori	r25, 0x7F	; 127
 578:	80 e8       	ldi	r24, 0x80	; 128
 57a:	70 e0       	ldi	r23, 0x00	; 0
 57c:	60 e0       	ldi	r22, 0x00	; 0
 57e:	08 95       	ret

00000580 <__fp_nan>:
 580:	9f ef       	ldi	r25, 0xFF	; 255
 582:	80 ec       	ldi	r24, 0xC0	; 192
 584:	08 95       	ret

00000586 <__fp_pscA>:
 586:	00 24       	eor	r0, r0
 588:	0a 94       	dec	r0
 58a:	16 16       	cp	r1, r22
 58c:	17 06       	cpc	r1, r23
 58e:	18 06       	cpc	r1, r24
 590:	09 06       	cpc	r0, r25
 592:	08 95       	ret

00000594 <__fp_pscB>:
 594:	00 24       	eor	r0, r0
 596:	0a 94       	dec	r0
 598:	12 16       	cp	r1, r18
 59a:	13 06       	cpc	r1, r19
 59c:	14 06       	cpc	r1, r20
 59e:	05 06       	cpc	r0, r21
 5a0:	08 95       	ret

000005a2 <__fp_round>:
 5a2:	09 2e       	mov	r0, r25
 5a4:	03 94       	inc	r0
 5a6:	00 0c       	add	r0, r0
 5a8:	11 f4       	brne	.+4      	; 0x5ae <__fp_round+0xc>
 5aa:	88 23       	and	r24, r24
 5ac:	52 f0       	brmi	.+20     	; 0x5c2 <__fp_round+0x20>
 5ae:	bb 0f       	add	r27, r27
 5b0:	40 f4       	brcc	.+16     	; 0x5c2 <__fp_round+0x20>
 5b2:	bf 2b       	or	r27, r31
 5b4:	11 f4       	brne	.+4      	; 0x5ba <__fp_round+0x18>
 5b6:	60 ff       	sbrs	r22, 0
 5b8:	04 c0       	rjmp	.+8      	; 0x5c2 <__fp_round+0x20>
 5ba:	6f 5f       	subi	r22, 0xFF	; 255
 5bc:	7f 4f       	sbci	r23, 0xFF	; 255
 5be:	8f 4f       	sbci	r24, 0xFF	; 255
 5c0:	9f 4f       	sbci	r25, 0xFF	; 255
 5c2:	08 95       	ret

000005c4 <__fp_split3>:
 5c4:	57 fd       	sbrc	r21, 7
 5c6:	90 58       	subi	r25, 0x80	; 128
 5c8:	44 0f       	add	r20, r20
 5ca:	55 1f       	adc	r21, r21
 5cc:	59 f0       	breq	.+22     	; 0x5e4 <__fp_splitA+0x10>
 5ce:	5f 3f       	cpi	r21, 0xFF	; 255
 5d0:	71 f0       	breq	.+28     	; 0x5ee <__fp_splitA+0x1a>
 5d2:	47 95       	ror	r20

000005d4 <__fp_splitA>:
 5d4:	88 0f       	add	r24, r24
 5d6:	97 fb       	bst	r25, 7
 5d8:	99 1f       	adc	r25, r25
 5da:	61 f0       	breq	.+24     	; 0x5f4 <__fp_splitA+0x20>
 5dc:	9f 3f       	cpi	r25, 0xFF	; 255
 5de:	79 f0       	breq	.+30     	; 0x5fe <__fp_splitA+0x2a>
 5e0:	87 95       	ror	r24
 5e2:	08 95       	ret
 5e4:	12 16       	cp	r1, r18
 5e6:	13 06       	cpc	r1, r19
 5e8:	14 06       	cpc	r1, r20
 5ea:	55 1f       	adc	r21, r21
 5ec:	f2 cf       	rjmp	.-28     	; 0x5d2 <__fp_split3+0xe>
 5ee:	46 95       	lsr	r20
 5f0:	f1 df       	rcall	.-30     	; 0x5d4 <__fp_splitA>
 5f2:	08 c0       	rjmp	.+16     	; 0x604 <__fp_splitA+0x30>
 5f4:	16 16       	cp	r1, r22
 5f6:	17 06       	cpc	r1, r23
 5f8:	18 06       	cpc	r1, r24
 5fa:	99 1f       	adc	r25, r25
 5fc:	f1 cf       	rjmp	.-30     	; 0x5e0 <__fp_splitA+0xc>
 5fe:	86 95       	lsr	r24
 600:	71 05       	cpc	r23, r1
 602:	61 05       	cpc	r22, r1
 604:	08 94       	sec
 606:	08 95       	ret

00000608 <__fp_zero>:
 608:	e8 94       	clt

0000060a <__fp_szero>:
 60a:	bb 27       	eor	r27, r27
 60c:	66 27       	eor	r22, r22
 60e:	77 27       	eor	r23, r23
 610:	cb 01       	movw	r24, r22
 612:	97 f9       	bld	r25, 7
 614:	08 95       	ret

00000616 <_exit>:
 616:	f8 94       	cli

00000618 <__stop_program>:
 618:	ff cf       	rjmp	.-2      	; 0x618 <__stop_program>
