# Prova Finale di Reti Logiche

Corso di laurea in Ingegneria Informatica, Politecnico di Milano

Docente: Prof. Fabio Salice, A. A. 2019/20

Voto: 30/30

## Abstract

Lo scopo del progetto Ã¨ la sintesi in linguaggio VHDL di un componente in grado di codificare stringhe da 8 bit per mezzo del metodo di codifica Working Zone. Ulteriori dettagli sulla specifica della prova e sulle soluzioni adottate in essa possono essere trovati nella relazione del progetto e nel file di specifica del progetto stesso
