Fitter Place Stage Report for qts_qsfp_sdi
Sun Feb  4 17:15:34 2024
Quartus Prime Version 23.3.0 Build 104 09/20/2023 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Resource Usage Summary
  3. Fitter Resource Utilization by Entity
  4. Fitter Partition Statistics
  5. Global & Other Fast Signals Summary
  6. Global Signal Visualization
  7. Global & Other Fast Signals Details
  8. Non-Global High Fan-Out Signals
  9. Fitter RAM Summary
 10. Fitter Physical RAM Information
 11. Place Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the Intel FPGA Software License Subscription Agreements 
on the Quartus Prime software download page.



+-----------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                 ;
+-------------------------------------------------------------+-------------------------+-------+
; Resource                                                    ; Usage                   ; %     ;
+-------------------------------------------------------------+-------------------------+-------+
; Usage Report Generated after: Place                         ;                         ;       ;
;                                                             ;                         ;       ;
; Logic utilization (ALMs needed / total ALMs on device)      ; 22,327 / 933,120        ; 2 %   ;
; ALMs needed [=A-B+C]                                        ; 22,327                  ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 26,776 / 933,120        ; 3 %   ;
;         [a] ALMs used for LUT logic and register circuitry  ; 8,090                   ;       ;
;         [b] ALMs used for LUT logic                         ; 11,141                  ;       ;
;         [c] ALMs used for register circuitry                ; 7,545                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                       ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 4,642 / 933,120         ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 193 / 933,120           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                       ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 113                     ;       ;
;         [c] Due to LAB input limits                         ; 80                      ;       ;
;         [d] Due to virtual I/Os                             ; 0                       ;       ;
;                                                             ;                         ;       ;
; Difficulty packing design                                   ; Low                     ;       ;
;                                                             ;                         ;       ;
; Total LABs:  partially or completely used                   ; 3,335 / 93,312          ; 4 %   ;
;     -- Logic LABs                                           ; 3,335                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                       ;       ;
;                                                             ;                         ;       ;
; Combinational ALUT usage for logic                          ; 30,273                  ;       ;
;     -- 8 input functions                                    ; 694                     ;       ;
;     -- 7 input functions                                    ; 227                     ;       ;
;     -- 6 input functions                                    ; 3,094                   ;       ;
;     -- 5 input functions                                    ; 7,481                   ;       ;
;     -- 4 input functions                                    ; 5,403                   ;       ;
;     -- <=3 input functions                                  ; 13,374                  ;       ;
; Combinational ALUT usage for route-throughs                 ; 10,982                  ;       ;
;                                                             ;                         ;       ;
; Dedicated logic registers                                   ; 35,258                  ;       ;
;     -- By type:                                             ;                         ;       ;
;         -- LAB logic registers:                             ;                         ;       ;
;             -- Primary logic registers                      ; 31,268 / 1,866,240      ; 2 %   ;
;             -- Secondary logic registers                    ; 3,990 / 1,866,240       ; < 1 % ;
;         -- Hyper-Registers:                                 ; 0                       ;       ;
;                                                             ;                         ;       ;
; Register control circuitry for power estimation             ; 0                       ;       ;
;                                                             ;                         ;       ;
; ALMs adjustment for power estimation                        ; 2,570                   ;       ;
;                                                             ;                         ;       ;
; I/O pins                                                    ; 62 / 1,152              ; 5 %   ;
;     -- Clock pins                                           ; 1 / 88                  ; 1 %   ;
;     -- Dedicated input pins                                 ; 0 / 198                 ; 0 %   ;
;                                                             ;                         ;       ;
; M20K blocks                                                 ; 72 / 11,721             ; < 1 % ;
; Total MLAB memory bits                                      ; 0                       ;       ;
; Total block memory bits                                     ; 966,464 / 240,046,080   ; < 1 % ;
; Total block memory implementation bits                      ; 1,474,560 / 240,046,080 ; < 1 % ;
;                                                             ;                         ;       ;
; DSP Blocks Needed [=A+B-C]                                  ; 0 / 5,760               ; 0 %   ;
;     [A] Total Fixed Point DSP Blocks                        ; 0                       ;       ;
;     [B] Total Floating Point DSP Blocks                     ; 0                       ;       ;
;     [C] Estimate of DSP Blocks recoverable by dense merging ; 0                       ;       ;
;                                                             ;                         ;       ;
; IOPLLs                                                      ; 0 / 24                  ; 0 %   ;
; Global signals                                              ; 28                      ;       ;
; Impedance control blocks                                    ; 0 / 24                  ; 0 %   ;
; Maximum fan-out                                             ; 12494                   ;       ;
; Highest non-global fan-out                                  ; 1154                    ;       ;
; Total fan-out                                               ; 239903                  ;       ;
; Average fan-out                                             ; 3.80                    ;       ;
+-------------------------------------------------------------+-------------------------+-------+
The Fitter Resource Usage Summary report displays a detailed analysis of logic utilization based on calculations of ALM usage. Refer to <a class="xref" href="https://www.intel.com/content/www/us/en/programmable/quartushelp/current/index.htm#mapIdTopics/mwh1465496451103.htm" target="_blank">Fitter Resource Usage Summary Report</a> in the <i>Intel® Quartus® Prime Pro Edition Help</i> for more information.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+--------------------------+----------------------------------------+---------------------------------------------------+------+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+-------------------------------------------------+
; Compilation Hierarchy Node                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M20Ks ; DSP Blocks needed [=A-B] ; [A] DSP Blocks used in final placement ; [B] Estimate of DSPs recoverable by dense merging ; Pins ; IOPLLs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                    ; Entity Name                                                                      ; Library Name                                    ;
+---------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+--------------------------+----------------------------------------+---------------------------------------------------+------+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+-------------------------------------------------+
; |                                                                                                       ; 22329.7 (34.4)       ; 26774.9 (35.0)                   ; 4638.2 (0.6)                                      ; 192.9 (0.0)                      ; 0.0 (0.0)            ; 30273 (65)          ; 35258 (55)                ; 0 (0)         ; 966464            ; 72    ; 0                        ; 0                                      ; 0                                                 ; 113  ; 0 (0)  ; |                                                                                                                                                                                                                                                                                                      ; qts_qsfp_sdi                                                                     ; altera_work                                     ;
;    |auto_fab_0|                                                                                         ; 3774.7 (0.5)         ; 4733.0 (1.0)                     ; 1100.0 (0.5)                                      ; 141.7 (0.0)                      ; 0.0 (0.0)            ; 3838 (2)            ; 8162 (0)                  ; 0 (0)         ; 376128            ; 23    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0                                                                                                                                                                                                                                                                                             ; alt_sld_fab_0                                                                    ; alt_sld_fab_0                                   ;
;       |alt_sld_fab_0|                                                                                   ; 3774.2 (0.0)         ; 4732.0 (0.0)                     ; 1099.5 (0.0)                                      ; 141.7 (0.0)                      ; 0.0 (0.0)            ; 3836 (0)            ; 8162 (0)                  ; 0 (0)         ; 376128            ; 23    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0                                                                                                                                                                                                                                                                               ; alt_sld_fab_0_alt_sld_fab_0_10_mgvf7lq                                           ; xcvr_test_system_xcvr_user_rx_fifo_converter_0  ;
;          |alt_sld_fab_0|                                                                                ; 3774.2 (0.0)         ; 4732.0 (0.0)                     ; 1099.5 (0.0)                                      ; 141.7 (0.0)                      ; 0.0 (0.0)            ; 3836 (0)            ; 8162 (0)                  ; 0 (0)         ; 376128            ; 23    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0                                                                                                                                                                                                                                                                 ; alt_sld_fab_0_alt_sld_fab_1920_xzyjavi                                           ; xcvr_user_rx_fifo_converter_10                  ;
;             |auto_signaltap_auto_signaltap_0|                                                           ; 293.4 (0.0)          ; 364.0 (0.0)                      ; 75.8 (0.0)                                        ; 5.2 (0.0)                        ; 0.0 (0.0)            ; 374 (0)             ; 506 (0)                   ; 0 (0)         ; 12288             ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0                                                                                                                                                                                                                                 ; altera_signaltap_agent_wrapper                                                   ; xcvr_test_system_xcvr_user_tx_fifo_converter_0  ;
;                |sld_signaltap_inst|                                                                     ; 293.4 (6.4)          ; 364.0 (11.0)                     ; 75.8 (5.6)                                        ; 5.2 (1.0)                        ; 0.0 (0.0)            ; 374 (0)             ; 506 (24)                  ; 0 (0)         ; 12288             ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst                                                                                                                                                                                                              ; sld_signaltap                                                                    ; xcvr_user_tx_fifo_converter_10                  ;
;                   |sld_signaltap_body|                                                                  ; 287.1 (0.0)          ; 353.0 (0.0)                      ; 70.2 (0.0)                                        ; 4.2 (0.0)                        ; 0.0 (0.0)            ; 374 (0)             ; 482 (0)                   ; 0 (0)         ; 12288             ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body                                                                                                                                                                                           ; sld_signaltap_impl                                                               ; altera_mm_interconnect_1920                     ;
;                      |sld_signaltap_body|                                                               ; 287.1 (0.0)          ; 353.0 (0.0)                      ; 70.2 (0.0)                                        ; 4.2 (0.0)                        ; 0.0 (0.0)            ; 374 (0)             ; 482 (0)                   ; 0 (0)         ; 12288             ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body                                                                                                                                                                        ; sld_signaltap_jtag                                                               ; altera_merlin_master_translator_192             ;
;                         |acq_core|                                                                      ; 99.1 (25.9)          ; 133.7 (40.8)                     ; 38.5 (19.0)                                       ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 97 (10)             ; 243 (88)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core                                                                                                                                                               ; sld_stp_acq_core                                                                 ; altera_merlin_slave_translator_191              ;
;                            |ela_control|                                                                ; 22.4 (0.7)           ; 32.9 (0.7)                       ; 10.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (1)              ; 76 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control                                                                                                                                                   ; sld_ela_control                                                                  ; altera_merlin_slave_translator_191              ;
;                               |basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|                     ; 18.0 (0.0)           ; 26.2 (0.0)                       ; 8.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 60 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm                                                                                               ; sld_ela_basic_multi_level_trigger                                                ; altera_merlin_master_agent_1921                 ;
;                                  |trigger_condition_deserialize|                                        ; 9.0 (9.0)            ; 10.0 (10.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize                                                                 ; lpm_shiftreg                                                                     ; altera_merlin_slave_agent_1921                  ;
;                                  |trigger_modules_gen[0].trigger_match|                                 ; 9.0 (1.3)            ; 16.2 (1.7)                       ; 7.2 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (3)              ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match                                                          ; sld_mbpmg                                                                        ; altera_merlin_slave_agent_1921                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[0].sm1|                       ; 0.6 (0.6)            ; 1.5 (1.5)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[0].sm1              ; sld_sbpmg                                                                        ; altera_merlin_router_1921                       ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[10].sm1|                      ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[10].sm1             ; sld_sbpmg                                                                        ; altera_merlin_slave_agent_1921                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[11].sm1|                      ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[11].sm1             ; sld_sbpmg                                                                        ; altera_avalon_sc_fifo_1931                      ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[1].sm1|                       ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[1].sm1              ; sld_sbpmg                                                                        ; altera_merlin_router_1921                       ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[2].sm1|                       ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[2].sm1              ; sld_sbpmg                                                                        ; altera_merlin_router_1921                       ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[3].sm1|                       ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[3].sm1              ; sld_sbpmg                                                                        ; altera_merlin_router_1921                       ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[4].sm1|                       ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[4].sm1              ; sld_sbpmg                                                                        ; altera_merlin_router_1921                       ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[5].sm1|                       ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[5].sm1              ; sld_sbpmg                                                                        ; altera_avalon_sc_fifo_1931                      ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[6].sm1|                       ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[6].sm1              ; sld_sbpmg                                                                        ; altera_merlin_slave_agent_1921                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[7].sm1|                       ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[7].sm1              ; sld_sbpmg                                                                        ; altera_merlin_slave_agent_1921                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[8].sm1|                       ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[8].sm1              ; sld_sbpmg                                                                        ; altera_avalon_sc_fifo_1931                      ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[9].sm1|                       ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[9].sm1              ; sld_sbpmg                                                                        ; altera_merlin_slave_agent_1921                  ;
;                               |builtin.ela_trigger_flow_mgr_entity|                                     ; 2.8 (0.3)            ; 4.3 (0.3)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|builtin.ela_trigger_flow_mgr_entity                                                                                                               ; sld_ela_trigger_flow_mgr                                                         ; altera_merlin_router_1921                       ;
;                                  |trigger_config_deserialize|                                           ; 2.5 (2.5)            ; 4.0 (4.0)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|builtin.ela_trigger_flow_mgr_entity|trigger_config_deserialize                                                                                    ; lpm_shiftreg                                                                     ; altera_merlin_router_1921                       ;
;                               |trigger_config_deserialize|                                              ; 0.9 (0.9)            ; 1.8 (1.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|trigger_config_deserialize                                                                                                                        ; lpm_shiftreg                                                                     ; altera_merlin_slave_translator_191              ;
;                            |segment_offset_config_deserialize|                                          ; 2.4 (2.4)            ; 4.2 (4.2)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|segment_offset_config_deserialize                                                                                                                             ; lpm_shiftreg                                                                     ; altera_merlin_traffic_limiter_191               ;
;                            |sld_buffer_manager_inst|                                                    ; 48.4 (48.4)          ; 55.7 (55.7)                      ; 7.2 (7.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (71)             ; 69 (69)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst                                                                                                                                       ; sld_buffer_manager                                                               ; altera_merlin_router_1921                       ;
;                         |jtag_acq_clk_xing|                                                             ; 23.4 (0.8)           ; 35.0 (0.8)                       ; 11.6 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (1)              ; 72 (1)                    ; 0 (0)         ; 12288             ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing                                                                                                                                                      ; sld_stp_comm_acq_domain_xing                                                     ; altera_merlin_demultiplexer_1921                ;
;                            |intel_stp_status_bits_cdc_u1|                                               ; 10.0 (10.0)          ; 12.8 (12.8)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1                                                                                                                         ; intel_stp_status_bits_cdc                                                        ; altera_merlin_multiplexer_1922                  ;
;                            |reset_all_sync|                                                             ; 1.7 (1.7)            ; 3.2 (3.2)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync                                                                                                                                       ; sld_reset_synchronizer                                                           ; altera_avalon_st_pipeline_stage_1930            ;
;                            |stp_non_zero_ram_gen.attribute_mem_gen.attribute_mem|                       ; 10.9 (10.5)          ; 18.2 (17.7)                      ; 7.3 (7.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.attribute_mem_gen.attribute_mem                                                                                                 ; altdpram                                                                         ; altera_merlin_demultiplexer_1921                ;
;                               |wdecoder|                                                                ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.attribute_mem_gen.attribute_mem|wdecoder                                                                                        ; lpm_decode                                                                       ; altera_merlin_multiplexer_1922                  ;
;                                  |auto_generated|                                                       ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.attribute_mem_gen.attribute_mem|wdecoder|auto_generated                                                                         ; decode_b1dm                                                                      ; altera_merlin_multiplexer_1922                  ;
;                            |stp_non_zero_ram_gen.stp_buffer_ram|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram                                                                                                                  ; altsyncram                                                                       ; altera_merlin_multiplexer_1922                  ;
;                               |auto_generated|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated                                                                                                   ; altsyncram_ti8b1                                                                 ; altera_merlin_multiplexer_1922                  ;
;                                  |altera_syncram_impl1|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1                                                                              ; altera_syncram_impl_isi                                                          ; altera_merlin_multiplexer_1922                  ;
;                         |jtag_comm|                                                                     ; 164.5 (77.2)         ; 184.3 (85.8)                     ; 20.0 (8.7)                                        ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 259 (114)           ; 167 (53)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm                                                                                                                                                              ; sld_stp_comm_jtag                                                                ; altera_avalon_st_pipeline_stage_1930            ;
;                            |crc_rom_sr|                                                                 ; 16.8 (16.8)          ; 16.8 (16.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|crc_rom_sr                                                                                                                                                   ; sld_rom_sr                                                                       ; altera_avalon_st_pipeline_stage_1930            ;
;                            |reset_acq_to_tck_sync|                                                      ; 0.9 (0.9)            ; 1.8 (1.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|reset_acq_to_tck_sync                                                                                                                                        ; sld_synchronizer_no_reset                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                            |status_register|                                                            ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|status_register                                                                                                                                              ; lpm_shiftreg                                                                     ; altera_avalon_st_pipeline_stage_1930            ;
;                            |stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|                   ; 50.5 (4.5)           ; 59.0 (5.2)                       ; 8.7 (0.7)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 94 (10)             ; 73 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst                                                                                                     ; sld_offload_buffer_mgr                                                           ; altera_avalon_st_pipeline_stage_1930            ;
;                               |adv_point_3_and_more.advance_pointer_counter|                            ; 4.5 (0.0)            ; 5.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|adv_point_3_and_more.advance_pointer_counter                                                        ; lpm_counter                                                                      ; altera_avalon_st_pipeline_stage_1930            ;
;                                  |auto_generated|                                                       ; 4.5 (4.5)            ; 5.0 (5.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|adv_point_3_and_more.advance_pointer_counter|auto_generated                                         ; cntr_1oku                                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                               |info_data_shift_out|                                                     ; 14.3 (14.3)          ; 20.7 (20.7)                      ; 6.4 (6.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out                                                                                 ; lpm_shiftreg                                                                     ; altera_avalon_st_pipeline_stage_1930            ;
;                               |ram_data_shift_out|                                                      ; 6.7 (6.7)            ; 6.7 (6.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out                                                                                  ; lpm_shiftreg                                                                     ; altera_avalon_st_pipeline_stage_1930            ;
;                               |read_pointer_counter|                                                    ; 5.0 (0.0)            ; 5.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter                                                                                ; lpm_counter                                                                      ; altera_avalon_st_pipeline_stage_1930            ;
;                                  |auto_generated|                                                       ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated                                                                 ; cntr_j0k12                                                                       ; altera_avalon_st_pipeline_stage_1930            ;
;                               |status_advance_pointer_counter|                                          ; 4.4 (0.0)            ; 5.5 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_advance_pointer_counter                                                                      ; lpm_counter                                                                      ; altera_avalon_st_pipeline_stage_1930            ;
;                                  |auto_generated|                                                       ; 4.4 (4.4)            ; 5.5 (5.5)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_advance_pointer_counter|auto_generated                                                       ; cntr_0thu                                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                               |status_data_shift_out|                                                   ; 11.2 (11.2)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 21 (21)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_data_shift_out                                                                               ; lpm_shiftreg                                                                     ; altera_avalon_st_pipeline_stage_1930            ;
;                            |tdo_crc_gen.tdo_crc_calc|                                                   ; 10.1 (10.1)          ; 12.3 (12.3)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_gen.tdo_crc_calc                                                                                                                                     ; serial_crc_16                                                                    ; altera_avalon_st_pipeline_stage_1930            ;
;             |auto_signaltap_auto_signaltap_1|                                                           ; 1711.7 (0.0)         ; 2388.0 (0.0)                     ; 713.4 (0.0)                                       ; 37.1 (0.0)                       ; 0.0 (0.0)            ; 1158 (0)            ; 4615 (0)                  ; 0 (0)         ; 362496            ; 18    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1                                                                                                                                                                                                                                 ; altera_signaltap_agent_wrapper                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |sld_signaltap_inst|                                                                     ; 1711.7 (159.4)       ; 2388.0 (285.0)                   ; 713.4 (131.5)                                     ; 37.1 (5.9)                       ; 0.0 (0.0)            ; 1158 (0)            ; 4615 (708)                ; 0 (0)         ; 362496            ; 18    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst                                                                                                                                                                                                              ; sld_signaltap                                                                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |sld_signaltap_body|                                                                  ; 1552.3 (0.0)         ; 2103.0 (0.0)                     ; 581.9 (0.0)                                       ; 31.2 (0.0)                       ; 0.0 (0.0)            ; 1158 (0)            ; 3907 (0)                  ; 0 (0)         ; 362496            ; 18    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body                                                                                                                                                                                           ; sld_signaltap_impl                                                               ; altera_avalon_st_pipeline_stage_1930            ;
;                      |sld_signaltap_body|                                                               ; 1552.3 (0.0)         ; 2103.0 (0.0)                     ; 581.9 (0.0)                                       ; 31.2 (0.0)                       ; 0.0 (0.0)            ; 1158 (0)            ; 3907 (0)                  ; 0 (0)         ; 362496            ; 18    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body                                                                                                                                                                        ; sld_signaltap_jtag                                                               ; altera_avalon_st_pipeline_stage_1930            ;
;                         |acq_core|                                                                      ; 1002.1 (362.7)       ; 1528.4 (575.4)                   ; 547.6 (215.8)                                     ; 21.4 (3.0)                       ; 0.0 (0.0)            ; 525 (10)            ; 3321 (1456)               ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core                                                                                                                                                               ; sld_stp_acq_core                                                                 ; altera_avalon_st_pipeline_stage_1930            ;
;                            |ela_control|                                                                ; 588.9 (0.7)          ; 889.7 (0.7)                      ; 318.7 (0.0)                                       ; 18.0 (0.1)                       ; 0.0 (0.0)            ; 444 (1)             ; 1786 (1)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control                                                                                                                                                   ; sld_ela_control                                                                  ; altera_avalon_st_pipeline_stage_1930            ;
;                               |basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|                     ; 584.7 (0.0)          ; 881.7 (0.0)                      ; 314.8 (0.0)                                       ; 17.9 (0.0)                       ; 0.0 (0.0)            ; 443 (0)             ; 1770 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm                                                                                               ; sld_ela_basic_multi_level_trigger                                                ; altera_reset_controller_1922                    ;
;                                  |trigger_condition_deserialize|                                        ; 261.6 (261.6)        ; 424.5 (424.5)                    ; 164.2 (164.2)                                     ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 1062 (1062)               ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize                                                                 ; lpm_shiftreg                                                                     ; altera_reset_controller_1922                    ;
;                                  |trigger_modules_gen[0].trigger_match|                                 ; 323.1 (62.0)         ; 457.2 (65.8)                     ; 150.6 (5.2)                                       ; 16.5 (1.3)                       ; 0.0 (0.0)            ; 443 (89)            ; 708 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match                                                          ; sld_mbpmg                                                                        ; altera_mm_interconnect_1920                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[0].sm1|                       ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[0].sm1              ; sld_sbpmg                                                                        ; altera_merlin_slave_agent_1921                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[100].sm1|                     ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[100].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[101].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[101].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[102].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[102].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[103].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[103].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[104].sm1|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[104].sm1            ; sld_sbpmg                                                                        ; fifo_1923                                       ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[105].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[105].sm1            ; sld_sbpmg                                                                        ; xcvr_test_system_tx_fifo                        ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[106].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[106].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[107].sm1|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[107].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[108].sm1|                     ; 1.1 (1.1)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[108].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[109].sm1|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[109].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[10].sm1|                      ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[10].sm1             ; sld_sbpmg                                                                        ; altera_merlin_slave_agent_1921                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[110].sm1|                     ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[110].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[111].sm1|                     ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[111].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[112].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[112].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[113].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[113].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[114].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[114].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[115].sm1|                     ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[115].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[116].sm1|                     ; 1.1 (1.1)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[116].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[117].sm1|                     ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[117].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[118].sm1|                     ; 1.2 (1.2)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[118].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[119].sm1|                     ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[119].sm1            ; sld_sbpmg                                                                        ; fifo_1923                                       ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[11].sm1|                      ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[11].sm1             ; sld_sbpmg                                                                        ; altera_merlin_master_agent_1921                 ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[120].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[120].sm1            ; sld_sbpmg                                                                        ; xcvr_test_system_rx_fifo                        ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[121].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[121].sm1            ; sld_sbpmg                                                                        ; altera_avalon_mm_bridge_2001                    ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[122].sm1|                     ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[122].sm1            ; sld_sbpmg                                                                        ; xcvr_test_system_mm_bridge_0                    ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[123].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[123].sm1            ; sld_sbpmg                                                                        ; freq_counter_10                                 ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[124].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[124].sm1            ; sld_sbpmg                                                                        ; xcvr_test_system_freq_counter_0                 ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[125].sm1|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[125].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[126].sm1|                     ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[126].sm1            ; sld_sbpmg                                                                        ; data_pattern_generator_core_10                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[127].sm1|                     ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[127].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[128].sm1|                     ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[128].sm1            ; sld_sbpmg                                                                        ; data_pattern_generator_core_10                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[129].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[129].sm1            ; sld_sbpmg                                                                        ; data_pattern_generator_core_10                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[12].sm1|                      ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[12].sm1             ; sld_sbpmg                                                                        ; altera_merlin_master_agent_1921                 ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[130].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[130].sm1            ; sld_sbpmg                                                                        ; data_pattern_generator_core_10                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[131].sm1|                     ; 1.1 (1.1)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[131].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[132].sm1|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[132].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[133].sm1|                     ; 1.1 (1.1)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[133].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[134].sm1|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[134].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[135].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[135].sm1            ; sld_sbpmg                                                                        ; data_pattern_generator_core_10                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[136].sm1|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[136].sm1            ; sld_sbpmg                                                                        ; data_pattern_generator_10                       ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[137].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[137].sm1            ; sld_sbpmg                                                                        ; xcvr_test_system_data_pattern_generator_0       ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[138].sm1|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[138].sm1            ; sld_sbpmg                                                                        ; data_pattern_checker_core_10                    ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[139].sm1|                     ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[139].sm1            ; sld_sbpmg                                                                        ; data_pattern_checker_core_10                    ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[13].sm1|                      ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[13].sm1             ; sld_sbpmg                                                                        ; altera_merlin_slave_translator_191              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[140].sm1|                     ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[140].sm1            ; sld_sbpmg                                                                        ; data_pattern_checker_core_10                    ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[141].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[141].sm1            ; sld_sbpmg                                                                        ; data_pattern_checker_core_10                    ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[142].sm1|                     ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[142].sm1            ; sld_sbpmg                                                                        ; data_pattern_checker_core_10                    ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[143].sm1|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[143].sm1            ; sld_sbpmg                                                                        ; data_pattern_checker_core_10                    ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[144].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[144].sm1            ; sld_sbpmg                                                                        ; data_pattern_checker_core_10                    ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[145].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[145].sm1            ; sld_sbpmg                                                                        ; data_pattern_checker_core_10                    ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[146].sm1|                     ; 1.1 (1.1)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[146].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[147].sm1|                     ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[147].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[148].sm1|                     ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[148].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[149].sm1|                     ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[149].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[14].sm1|                      ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[14].sm1             ; sld_sbpmg                                                                        ; altera_merlin_slave_translator_191              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[150].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[150].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[151].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[151].sm1            ; sld_sbpmg                                                                        ; data_pattern_checker_core_10                    ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[152].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[152].sm1            ; sld_sbpmg                                                                        ; data_pattern_checker_core_10                    ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[153].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[153].sm1            ; sld_sbpmg                                                                        ; data_pattern_checker_core_10                    ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[154].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[154].sm1            ; sld_sbpmg                                                                        ; data_pattern_checker_core_10                    ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[155].sm1|                     ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[155].sm1            ; sld_sbpmg                                                                        ; data_pattern_checker_core_10                    ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[156].sm1|                     ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[156].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[157].sm1|                     ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[157].sm1            ; sld_sbpmg                                                                        ; data_pattern_checker_core_10                    ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[158].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[158].sm1            ; sld_sbpmg                                                                        ; data_pattern_checker_core_10                    ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[159].sm1|                     ; 0.6 (0.6)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[159].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[15].sm1|                      ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[15].sm1             ; sld_sbpmg                                                                        ; altera_merlin_slave_translator_191              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[160].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[160].sm1            ; sld_sbpmg                                                                        ; data_pattern_checker_core_10                    ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[161].sm1|                     ; 1.1 (1.1)            ; 1.5 (1.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[161].sm1            ; sld_sbpmg                                                                        ; data_pattern_checker_core_10                    ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[162].sm1|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[162].sm1            ; sld_sbpmg                                                                        ; data_pattern_checker_core_10                    ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[163].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[163].sm1            ; sld_sbpmg                                                                        ; data_pattern_checker_10                         ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[164].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[164].sm1            ; sld_sbpmg                                                                        ; xcvr_test_system_data_pattern_checker_0         ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[165].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[165].sm1            ; sld_sbpmg                                                                        ; xcvr_test_system_clk_50                         ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[166].sm1|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[166].sm1            ; sld_sbpmg                                                                        ; xcvr_test_system                                ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[167].sm1|                     ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[167].sm1            ; sld_sbpmg                                                                        ; xcvr_st_converter_10                            ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[168].sm1|                     ; 1.1 (1.1)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[168].sm1            ; sld_sbpmg                                                                        ; sdi_xcvr_test_xcvr_st_converter_0               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[169].sm1|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[169].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_reset_control_s10_1911              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[16].sm1|                      ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[16].sm1             ; sld_sbpmg                                                                        ; altera_merlin_slave_translator_191              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[170].sm1|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[170].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_reset_control_s10_1911              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[171].sm1|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[171].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_reset_control_s10_1911              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[172].sm1|                     ; 1.1 (1.1)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[172].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_reset_control_s10_1911              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[173].sm1|                     ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.4 (0.4)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[173].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_reset_control_s10_1911              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[174].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[174].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_reset_control_s10_1911              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[175].sm1|                     ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[175].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_reset_control_s10_1911              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[176].sm1|                     ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[176].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_reset_control_s10_1911              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[177].sm1|                     ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[177].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_reset_control_s10_1911              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[178].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[178].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_reset_control_s10_1911              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[179].sm1|                     ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[179].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_reset_control_s10_1911              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[17].sm1|                      ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[17].sm1             ; sld_sbpmg                                                                        ; altera_merlin_master_translator_192             ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[180].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[180].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_reset_control_s10_1911              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[181].sm1|                     ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[181].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_reset_control_s10_1911              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[182].sm1|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[182].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_reset_control_s10_1911              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[183].sm1|                     ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[183].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_reset_control_s10_1911              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[184].sm1|                     ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[184].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_reset_control_s10_1911              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[185].sm1|                     ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[185].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_reset_control_s10_1911              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[186].sm1|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[186].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_reset_control_s10_1911              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[187].sm1|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[187].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_reset_control_s10_1911              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[188].sm1|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[188].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_reset_control_s10_1911              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[189].sm1|                     ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[189].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_reset_control_s10_1911              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[18].sm1|                      ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[18].sm1             ; sld_sbpmg                                                                        ; altera_merlin_master_translator_192             ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[190].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[190].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_reset_control_s10_1911              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[191].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[191].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_reset_control_s10_1911              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[192].sm1|                     ; 1.1 (1.1)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[192].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_reset_control_s10_1911              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[193].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[193].sm1            ; sld_sbpmg                                                                        ; sdi_xcvr_test_xcvr_reset_control_s10_0          ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[194].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[194].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[195].sm1|                     ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[195].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[196].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[196].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[197].sm1|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[197].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[198].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[198].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[199].sm1|                     ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[199].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[19].sm1|                      ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[19].sm1             ; sld_sbpmg                                                                        ; altera_mm_interconnect_1920                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[1].sm1|                       ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[1].sm1              ; sld_sbpmg                                                                        ; altera_avalon_sc_fifo_1931                      ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[200].sm1|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[200].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[201].sm1|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[201].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[202].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[202].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[203].sm1|                     ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[203].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[204].sm1|                     ; 0.6 (0.6)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[204].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[205].sm1|                     ; 1.1 (1.1)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[205].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[206].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[206].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[207].sm1|                     ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[207].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[208].sm1|                     ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[208].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[209].sm1|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[209].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[20].sm1|                      ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[20].sm1             ; sld_sbpmg                                                                        ; altera_reset_controller_1922                    ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[210].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[210].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[211].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[211].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[212].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[212].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[213].sm1|                     ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[213].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[214].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[214].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[215].sm1|                     ; 1.1 (1.1)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[215].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[216].sm1|                     ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[216].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[217].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[217].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[218].sm1|                     ; 0.7 (0.7)            ; 1.1 (1.1)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[218].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[219].sm1|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[219].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[21].sm1|                      ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[21].sm1             ; sld_sbpmg                                                                        ; altera_reset_controller_1922                    ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[220].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[220].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[221].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[221].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[222].sm1|                     ; 1.1 (1.1)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[222].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[223].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[223].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[224].sm1|                     ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[224].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[225].sm1|                     ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[225].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[226].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[226].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[227].sm1|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[227].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[228].sm1|                     ; 1.2 (1.2)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[228].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[229].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[229].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[22].sm1|                      ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[22].sm1             ; sld_sbpmg                                                                        ; altera_reset_controller_1922                    ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[230].sm1|                     ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[230].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[231].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[231].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[232].sm1|                     ; 1.1 (1.1)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[232].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[233].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[233].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[234].sm1|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[234].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[235].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[235].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[236].sm1|                     ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[236].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[237].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[237].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[238].sm1|                     ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[238].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[239].sm1|                     ; 0.9 (0.9)            ; 1.1 (1.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[239].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[23].sm1|                      ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[23].sm1             ; sld_sbpmg                                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[240].sm1|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[240].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[241].sm1|                     ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[241].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[242].sm1|                     ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[242].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[243].sm1|                     ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[243].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[244].sm1|                     ; 0.6 (0.6)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[244].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[245].sm1|                     ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[245].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[246].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[246].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[247].sm1|                     ; 1.1 (1.1)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[247].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[248].sm1|                     ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[248].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[249].sm1|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[249].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[24].sm1|                      ; 0.9 (0.9)            ; 1.1 (1.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[24].sm1             ; sld_sbpmg                                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[250].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[250].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[251].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[251].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[252].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[252].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[253].sm1|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[253].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[254].sm1|                     ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.1 (0.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[254].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[255].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[255].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[256].sm1|                     ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[256].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[257].sm1|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[257].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[258].sm1|                     ; 1.1 (1.1)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[258].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[259].sm1|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[259].sm1            ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[25].sm1|                      ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[25].sm1             ; sld_sbpmg                                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[260].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[260].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[261].sm1|                     ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[261].sm1            ; sld_sbpmg                                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[262].sm1|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[262].sm1            ; sld_sbpmg                                                                        ; sdi_xcvr_test_xcvr_native_s10_htile_0           ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[263].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[263].sm1            ; sld_sbpmg                                                                        ; pll_status_interconnect_10                      ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[264].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[264].sm1            ; sld_sbpmg                                                                        ; sdi_xcvr_test_pll_status_interconnect_0         ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[265].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[265].sm1            ; sld_sbpmg                                                                        ; nativePHY_loopback_cont_10                      ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[266].sm1|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[266].sm1            ; sld_sbpmg                                                                        ; sdi_xcvr_test_nativePHY_loopback_cont_0         ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[267].sm1|                     ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[267].sm1            ; sld_sbpmg                                                                        ; altera_avalon_mm_bridge_2001                    ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[268].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[268].sm1            ; sld_sbpmg                                                                        ; sdi_xcvr_test_mm_bridge_0                       ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[269].sm1|                     ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[269].sm1            ; sld_sbpmg                                                                        ; default_pma_settings_conf_10                    ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[26].sm1|                      ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[26].sm1             ; sld_sbpmg                                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[270].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[270].sm1            ; sld_sbpmg                                                                        ; sdi_xcvr_test_default_pma_settings_conf_0       ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[271].sm1|                     ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[271].sm1            ; sld_sbpmg                                                                        ; sdi_xcvr_test_clk_50                            ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[272].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[272].sm1            ; sld_sbpmg                                                                        ; sdi_xcvr_test_clk_100                           ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[273].sm1|                     ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[273].sm1            ; sld_sbpmg                                                                        ; sdi_xcvr_test                                   ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[274].sm1|                     ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[274].sm1            ; sld_sbpmg                                                                        ; altera_reset_controller_1922                    ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[275].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[275].sm1            ; sld_sbpmg                                                                        ; altera_reset_controller_1922                    ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[276].sm1|                     ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[276].sm1            ; sld_sbpmg                                                                        ; altera_reset_controller_1922                    ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[277].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[277].sm1            ; sld_sbpmg                                                                        ; altera_reset_controller_1922                    ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[278].sm1|                     ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[278].sm1            ; sld_sbpmg                                                                        ; altera_reset_controller_1922                    ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[279].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[279].sm1            ; sld_sbpmg                                                                        ; altera_reset_controller_1922                    ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[27].sm1|                      ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[27].sm1             ; sld_sbpmg                                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[280].sm1|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[280].sm1            ; sld_sbpmg                                                                        ; hs_clk_xer_1940                                 ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[281].sm1|                     ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[281].sm1            ; sld_sbpmg                                                                        ; hs_clk_xer_1940                                 ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[282].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[282].sm1            ; sld_sbpmg                                                                        ; hs_clk_xer_1940                                 ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[283].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[283].sm1            ; sld_sbpmg                                                                        ; hs_clk_xer_1940                                 ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[284].sm1|                     ; 0.7 (0.7)            ; 1.1 (1.1)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[284].sm1            ; sld_sbpmg                                                                        ; hs_clk_xer_1940                                 ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[285].sm1|                     ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[285].sm1            ; sld_sbpmg                                                                        ; hs_clk_xer_1940                                 ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[286].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[286].sm1            ; sld_sbpmg                                                                        ; hs_clk_xer_1940                                 ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[287].sm1|                     ; 0.6 (0.6)            ; 1.5 (1.5)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[287].sm1            ; sld_sbpmg                                                                        ; hs_clk_xer_1940                                 ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[288].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[288].sm1            ; sld_sbpmg                                                                        ; hs_clk_xer_1940                                 ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[289].sm1|                     ; 1.2 (1.2)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[289].sm1            ; sld_sbpmg                                                                        ; hs_clk_xer_1940                                 ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[28].sm1|                      ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[28].sm1             ; sld_sbpmg                                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[290].sm1|                     ; 1.1 (1.1)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[290].sm1            ; sld_sbpmg                                                                        ; hs_clk_xer_1940                                 ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[291].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[291].sm1            ; sld_sbpmg                                                                        ; hs_clk_xer_1940                                 ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[292].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[292].sm1            ; sld_sbpmg                                                                        ; hs_clk_xer_1940                                 ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[293].sm1|                     ; 1.2 (1.2)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[293].sm1            ; sld_sbpmg                                                                        ; hs_clk_xer_1940                                 ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[294].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[294].sm1            ; sld_sbpmg                                                                        ; hs_clk_xer_1940                                 ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[295].sm1|                     ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[295].sm1            ; sld_sbpmg                                                                        ; hs_clk_xer_1940                                 ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[296].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[296].sm1            ; sld_sbpmg                                                                        ; hs_clk_xer_1940                                 ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[297].sm1|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[297].sm1            ; sld_sbpmg                                                                        ; hs_clk_xer_1940                                 ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[298].sm1|                     ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[298].sm1            ; sld_sbpmg                                                                        ; hs_clk_xer_1940                                 ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[299].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[299].sm1            ; sld_sbpmg                                                                        ; hs_clk_xer_1940                                 ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[29].sm1|                      ; 1.1 (1.1)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[29].sm1             ; sld_sbpmg                                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[2].sm1|                       ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[2].sm1              ; sld_sbpmg                                                                        ; altera_merlin_slave_agent_1921                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[300].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[300].sm1            ; sld_sbpmg                                                                        ; hs_clk_xer_1940                                 ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[301].sm1|                     ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[301].sm1            ; sld_sbpmg                                                                        ; hs_clk_xer_1940                                 ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[302].sm1|                     ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[302].sm1            ; sld_sbpmg                                                                        ; hs_clk_xer_1940                                 ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[303].sm1|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[303].sm1            ; sld_sbpmg                                                                        ; hs_clk_xer_1940                                 ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[304].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[304].sm1            ; sld_sbpmg                                                                        ; altera_merlin_multiplexer_1922                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[305].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[305].sm1            ; sld_sbpmg                                                                        ; altera_merlin_multiplexer_1922                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[306].sm1|                     ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.1 (0.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[306].sm1            ; sld_sbpmg                                                                        ; altera_merlin_multiplexer_1922                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[307].sm1|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[307].sm1            ; sld_sbpmg                                                                        ; altera_merlin_multiplexer_1922                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[308].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[308].sm1            ; sld_sbpmg                                                                        ; altera_merlin_demultiplexer_1921                ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[309].sm1|                     ; 0.6 (0.6)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[309].sm1            ; sld_sbpmg                                                                        ; altera_merlin_demultiplexer_1921                ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[30].sm1|                      ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[30].sm1             ; sld_sbpmg                                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[310].sm1|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[310].sm1            ; sld_sbpmg                                                                        ; altera_merlin_demultiplexer_1921                ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[311].sm1|                     ; 1.1 (1.1)            ; 1.5 (1.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[311].sm1            ; sld_sbpmg                                                                        ; altera_merlin_demultiplexer_1921                ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[312].sm1|                     ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[312].sm1            ; sld_sbpmg                                                                        ; altera_merlin_multiplexer_1922                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[313].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[313].sm1            ; sld_sbpmg                                                                        ; altera_merlin_multiplexer_1922                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[314].sm1|                     ; 1.0 (1.0)            ; 1.1 (1.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[314].sm1            ; sld_sbpmg                                                                        ; altera_merlin_multiplexer_1922                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[315].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[315].sm1            ; sld_sbpmg                                                                        ; altera_merlin_multiplexer_1922                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[316].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[316].sm1            ; sld_sbpmg                                                                        ; altera_merlin_multiplexer_1922                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[317].sm1|                     ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[317].sm1            ; sld_sbpmg                                                                        ; altera_merlin_multiplexer_1922                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[318].sm1|                     ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[318].sm1            ; sld_sbpmg                                                                        ; altera_merlin_demultiplexer_1921                ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[319].sm1|                     ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[319].sm1            ; sld_sbpmg                                                                        ; altera_merlin_demultiplexer_1921                ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[31].sm1|                      ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[31].sm1             ; sld_sbpmg                                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[320].sm1|                     ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[320].sm1            ; sld_sbpmg                                                                        ; altera_merlin_traffic_limiter_191               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[321].sm1|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[321].sm1            ; sld_sbpmg                                                                        ; altera_merlin_router_1921                       ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[322].sm1|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[322].sm1            ; sld_sbpmg                                                                        ; altera_merlin_router_1921                       ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[323].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[323].sm1            ; sld_sbpmg                                                                        ; altera_merlin_router_1921                       ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[324].sm1|                     ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[324].sm1            ; sld_sbpmg                                                                        ; altera_merlin_router_1921                       ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[325].sm1|                     ; 0.6 (0.6)            ; 1.1 (1.1)                        ; 0.6 (0.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[325].sm1            ; sld_sbpmg                                                                        ; altera_merlin_router_1921                       ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[326].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[326].sm1            ; sld_sbpmg                                                                        ; altera_merlin_router_1921                       ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[327].sm1|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[327].sm1            ; sld_sbpmg                                                                        ; altera_merlin_router_1921                       ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[328].sm1|                     ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[328].sm1            ; sld_sbpmg                                                                        ; altera_merlin_router_1921                       ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[329].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[329].sm1            ; sld_sbpmg                                                                        ; altera_merlin_router_1921                       ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[32].sm1|                      ; 0.6 (0.6)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[32].sm1             ; sld_sbpmg                                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[330].sm1|                     ; 1.0 (1.0)            ; 1.1 (1.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[330].sm1            ; sld_sbpmg                                                                        ; altera_merlin_router_1921                       ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[331].sm1|                     ; 1.1 (1.1)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[331].sm1            ; sld_sbpmg                                                                        ; altera_merlin_router_1921                       ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[332].sm1|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[332].sm1            ; sld_sbpmg                                                                        ; altera_merlin_router_1921                       ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[333].sm1|                     ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[333].sm1            ; sld_sbpmg                                                                        ; altera_avalon_sc_fifo_1931                      ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[334].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[334].sm1            ; sld_sbpmg                                                                        ; altera_merlin_slave_agent_1921                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[335].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[335].sm1            ; sld_sbpmg                                                                        ; altera_merlin_slave_agent_1921                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[336].sm1|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[336].sm1            ; sld_sbpmg                                                                        ; altera_avalon_sc_fifo_1931                      ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[337].sm1|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[337].sm1            ; sld_sbpmg                                                                        ; altera_merlin_slave_agent_1921                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[338].sm1|                     ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[338].sm1            ; sld_sbpmg                                                                        ; altera_merlin_slave_agent_1921                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[339].sm1|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[339].sm1            ; sld_sbpmg                                                                        ; altera_avalon_sc_fifo_1931                      ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[33].sm1|                      ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[33].sm1             ; sld_sbpmg                                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[340].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[340].sm1            ; sld_sbpmg                                                                        ; altera_merlin_slave_agent_1921                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[341].sm1|                     ; 0.6 (0.6)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[341].sm1            ; sld_sbpmg                                                                        ; altera_merlin_slave_agent_1921                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[342].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[342].sm1            ; sld_sbpmg                                                                        ; altera_avalon_sc_fifo_1931                      ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[343].sm1|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[343].sm1            ; sld_sbpmg                                                                        ; altera_avalon_sc_fifo_1931                      ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[344].sm1|                     ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[344].sm1            ; sld_sbpmg                                                                        ; altera_merlin_slave_agent_1921                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[345].sm1|                     ; 1.1 (1.1)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[345].sm1            ; sld_sbpmg                                                                        ; altera_merlin_slave_agent_1921                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[346].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[346].sm1            ; sld_sbpmg                                                                        ; altera_merlin_master_agent_1921                 ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[347].sm1|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[347].sm1            ; sld_sbpmg                                                                        ; altera_merlin_master_agent_1921                 ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[348].sm1|                     ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.9 (0.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[348].sm1            ; sld_sbpmg                                                                        ; altera_merlin_slave_translator_191              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[349].sm1|                     ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[349].sm1            ; sld_sbpmg                                                                        ; altera_merlin_slave_translator_191              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[34].sm1|                      ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[34].sm1             ; sld_sbpmg                                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[350].sm1|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[350].sm1            ; sld_sbpmg                                                                        ; altera_merlin_slave_translator_191              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[351].sm1|                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[351].sm1            ; sld_sbpmg                                                                        ; altera_merlin_slave_translator_191              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[352].sm1|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[352].sm1            ; sld_sbpmg                                                                        ; altera_merlin_master_translator_192             ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[353].sm1|                     ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[353].sm1            ; sld_sbpmg                                                                        ; altera_merlin_master_translator_192             ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[35].sm1|                      ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[35].sm1             ; sld_sbpmg                                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[36].sm1|                      ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[36].sm1             ; sld_sbpmg                                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[37].sm1|                      ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[37].sm1             ; sld_sbpmg                                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[38].sm1|                      ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[38].sm1             ; sld_sbpmg                                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[39].sm1|                      ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[39].sm1             ; sld_sbpmg                                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[3].sm1|                       ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[3].sm1              ; sld_sbpmg                                                                        ; altera_merlin_slave_agent_1921                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[40].sm1|                      ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[40].sm1             ; sld_sbpmg                                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[41].sm1|                      ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[41].sm1             ; sld_sbpmg                                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[42].sm1|                      ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[42].sm1             ; sld_sbpmg                                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[43].sm1|                      ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[43].sm1             ; sld_sbpmg                                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[44].sm1|                      ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[44].sm1             ; sld_sbpmg                                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[45].sm1|                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[45].sm1             ; sld_sbpmg                                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[46].sm1|                      ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[46].sm1             ; sld_sbpmg                                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[47].sm1|                      ; 0.6 (0.6)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[47].sm1             ; sld_sbpmg                                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[48].sm1|                      ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[48].sm1             ; sld_sbpmg                                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[49].sm1|                      ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[49].sm1             ; sld_sbpmg                                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[4].sm1|                       ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[4].sm1              ; sld_sbpmg                                                                        ; altera_avalon_sc_fifo_1931                      ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[50].sm1|                      ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[50].sm1             ; sld_sbpmg                                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[51].sm1|                      ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[51].sm1             ; sld_sbpmg                                                                        ; altera_merlin_multiplexer_1922                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[52].sm1|                      ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[52].sm1             ; sld_sbpmg                                                                        ; altera_merlin_multiplexer_1922                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[53].sm1|                      ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[53].sm1             ; sld_sbpmg                                                                        ; altera_merlin_multiplexer_1922                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[54].sm1|                      ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[54].sm1             ; sld_sbpmg                                                                        ; altera_merlin_demultiplexer_1921                ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[55].sm1|                      ; 1.1 (1.1)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[55].sm1             ; sld_sbpmg                                                                        ; altera_merlin_demultiplexer_1921                ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[56].sm1|                      ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[56].sm1             ; sld_sbpmg                                                                        ; altera_merlin_demultiplexer_1921                ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[57].sm1|                      ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[57].sm1             ; sld_sbpmg                                                                        ; altera_merlin_multiplexer_1922                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[58].sm1|                      ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[58].sm1             ; sld_sbpmg                                                                        ; altera_merlin_multiplexer_1922                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[59].sm1|                      ; 1.1 (1.1)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[59].sm1             ; sld_sbpmg                                                                        ; altera_merlin_multiplexer_1922                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[5].sm1|                       ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[5].sm1              ; sld_sbpmg                                                                        ; altera_merlin_slave_agent_1921                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[60].sm1|                      ; 1.1 (1.1)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[60].sm1             ; sld_sbpmg                                                                        ; altera_merlin_demultiplexer_1921                ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[61].sm1|                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[61].sm1             ; sld_sbpmg                                                                        ; altera_merlin_traffic_limiter_191               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[62].sm1|                      ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[62].sm1             ; sld_sbpmg                                                                        ; altera_merlin_router_1921                       ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[63].sm1|                      ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[63].sm1             ; sld_sbpmg                                                                        ; altera_merlin_router_1921                       ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[64].sm1|                      ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[64].sm1             ; sld_sbpmg                                                                        ; altera_merlin_router_1921                       ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[65].sm1|                      ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[65].sm1             ; sld_sbpmg                                                                        ; altera_merlin_router_1921                       ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[66].sm1|                      ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[66].sm1             ; sld_sbpmg                                                                        ; altera_merlin_router_1921                       ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[67].sm1|                      ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[67].sm1             ; sld_sbpmg                                                                        ; altera_merlin_router_1921                       ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[68].sm1|                      ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[68].sm1             ; sld_sbpmg                                                                        ; altera_merlin_router_1921                       ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[69].sm1|                      ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[69].sm1             ; sld_sbpmg                                                                        ; altera_merlin_router_1921                       ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[6].sm1|                       ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[6].sm1              ; sld_sbpmg                                                                        ; altera_merlin_slave_agent_1921                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[70].sm1|                      ; 1.0 (1.0)            ; 1.1 (1.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[70].sm1             ; sld_sbpmg                                                                        ; altera_avalon_sc_fifo_1931                      ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[71].sm1|                      ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[71].sm1             ; sld_sbpmg                                                                        ; altera_merlin_slave_agent_1921                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[72].sm1|                      ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[72].sm1             ; sld_sbpmg                                                                        ; altera_merlin_slave_agent_1921                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[73].sm1|                      ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[73].sm1             ; sld_sbpmg                                                                        ; altera_avalon_sc_fifo_1931                      ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[74].sm1|                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[74].sm1             ; sld_sbpmg                                                                        ; altera_merlin_slave_agent_1921                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[75].sm1|                      ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[75].sm1             ; sld_sbpmg                                                                        ; altera_merlin_slave_agent_1921                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[76].sm1|                      ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[76].sm1             ; sld_sbpmg                                                                        ; altera_avalon_sc_fifo_1931                      ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[77].sm1|                      ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[77].sm1             ; sld_sbpmg                                                                        ; altera_merlin_slave_agent_1921                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[78].sm1|                      ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[78].sm1             ; sld_sbpmg                                                                        ; altera_merlin_slave_agent_1921                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[79].sm1|                      ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[79].sm1             ; sld_sbpmg                                                                        ; altera_merlin_master_agent_1921                 ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[7].sm1|                       ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[7].sm1              ; sld_sbpmg                                                                        ; altera_avalon_sc_fifo_1931                      ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[80].sm1|                      ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[80].sm1             ; sld_sbpmg                                                                        ; altera_merlin_slave_translator_191              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[81].sm1|                      ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[81].sm1             ; sld_sbpmg                                                                        ; altera_merlin_slave_translator_191              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[82].sm1|                      ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[82].sm1             ; sld_sbpmg                                                                        ; altera_merlin_slave_translator_191              ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[83].sm1|                      ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[83].sm1             ; sld_sbpmg                                                                        ; altera_merlin_master_translator_192             ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[84].sm1|                      ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[84].sm1             ; sld_sbpmg                                                                        ; altera_mm_interconnect_1920                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[85].sm1|                      ; 0.6 (0.6)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[85].sm1             ; sld_sbpmg                                                                        ; xcvr_user_tx_fifo_converter_10                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[86].sm1|                      ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[86].sm1             ; sld_sbpmg                                                                        ; xcvr_test_system_xcvr_user_tx_fifo_converter_0  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[87].sm1|                      ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[87].sm1             ; sld_sbpmg                                                                        ; xcvr_user_rx_fifo_converter_10                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[88].sm1|                      ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[88].sm1             ; sld_sbpmg                                                                        ; xcvr_test_system_xcvr_user_rx_fifo_converter_0  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[89].sm1|                      ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[89].sm1             ; sld_sbpmg                                                                        ; xcvr_tx_rx_clkout2_converter_10                 ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[8].sm1|                       ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[8].sm1              ; sld_sbpmg                                                                        ; altera_avalon_sc_fifo_1931                      ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[90].sm1|                      ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[90].sm1             ; sld_sbpmg                                                                        ; xcvr_test_system_xcvr_tx_rx_clkout2_converter_0 ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[91].sm1|                      ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[91].sm1             ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[92].sm1|                      ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[92].sm1             ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[93].sm1|                      ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[93].sm1             ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[94].sm1|                      ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[94].sm1             ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[95].sm1|                      ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[95].sm1             ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[96].sm1|                      ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[96].sm1             ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[97].sm1|                      ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[97].sm1             ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[98].sm1|                      ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[98].sm1             ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[99].sm1|                      ; 0.6 (0.6)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[99].sm1             ; sld_sbpmg                                                                        ; altera_work                                     ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[9].sm1|                       ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[9].sm1              ; sld_sbpmg                                                                        ; altera_merlin_slave_agent_1921                  ;
;                               |builtin.ela_trigger_flow_mgr_entity|                                     ; 2.4 (0.4)            ; 5.3 (0.3)                        ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|builtin.ela_trigger_flow_mgr_entity                                                                                                               ; sld_ela_trigger_flow_mgr                                                         ; altera_merlin_slave_agent_1921                  ;
;                                  |trigger_config_deserialize|                                           ; 2.0 (2.0)            ; 5.0 (5.0)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|builtin.ela_trigger_flow_mgr_entity|trigger_config_deserialize                                                                                    ; lpm_shiftreg                                                                     ; altera_avalon_sc_fifo_1931                      ;
;                               |trigger_config_deserialize|                                              ; 1.0 (1.0)            ; 2.0 (2.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|trigger_config_deserialize                                                                                                                        ; lpm_shiftreg                                                                     ; altera_reset_controller_1922                    ;
;                            |segment_offset_config_deserialize|                                          ; 2.4 (2.4)            ; 5.0 (5.0)                        ; 2.7 (2.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|segment_offset_config_deserialize                                                                                                                             ; lpm_shiftreg                                                                     ; altera_merlin_router_1921                       ;
;                            |sld_buffer_manager_inst|                                                    ; 48.2 (48.2)          ; 58.3 (58.3)                      ; 10.5 (10.5)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 71 (71)             ; 69 (69)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst                                                                                                                                       ; sld_buffer_manager                                                               ; altera_merlin_router_1921                       ;
;                         |jtag_acq_clk_xing|                                                             ; 23.1 (0.8)           ; 31.9 (0.8)                       ; 9.2 (0.1)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 18 (1)              ; 72 (1)                    ; 0 (0)         ; 362496            ; 18    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing                                                                                                                                                      ; sld_stp_comm_acq_domain_xing                                                     ; altera_merlin_router_1921                       ;
;                            |intel_stp_status_bits_cdc_u1|                                               ; 9.8 (9.8)            ; 11.7 (11.7)                      ; 2.0 (2.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 16 (16)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1                                                                                                                         ; intel_stp_status_bits_cdc                                                        ; altera_merlin_router_1921                       ;
;                            |reset_all_sync|                                                             ; 2.1 (2.1)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync                                                                                                                                       ; sld_reset_synchronizer                                                           ; altera_merlin_traffic_limiter_191               ;
;                            |stp_non_zero_ram_gen.attribute_mem_gen.attribute_mem|                       ; 10.5 (10.1)          ; 17.4 (17.2)                      ; 7.2 (7.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (0)               ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.attribute_mem_gen.attribute_mem                                                                                                 ; altdpram                                                                         ; altera_merlin_router_1921                       ;
;                               |wdecoder|                                                                ; 0.3 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.attribute_mem_gen.attribute_mem|wdecoder                                                                                        ; lpm_decode                                                                       ; altera_merlin_router_1921                       ;
;                                  |auto_generated|                                                       ; 0.3 (0.3)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.attribute_mem_gen.attribute_mem|wdecoder|auto_generated                                                                         ; decode_b1dm                                                                      ; altera_merlin_router_1921                       ;
;                            |stp_non_zero_ram_gen.stp_buffer_ram|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 362496            ; 18    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram                                                                                                                  ; altsyncram                                                                       ; altera_merlin_router_1921                       ;
;                               |auto_generated|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 362496            ; 18    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated                                                                                                   ; altsyncram_utik                                                                  ; altera_merlin_router_1921                       ;
;                                  |altera_syncram_impl1|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 362496            ; 18    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1                                                                              ; altera_syncram_impl_vr791                                                        ; altera_merlin_router_1921                       ;
;                         |jtag_comm|                                                                     ; 527.0 (76.9)         ; 542.7 (85.6)                     ; 25.0 (8.7)                                        ; 9.3 (0.0)                        ; 0.0 (0.0)            ; 615 (117)           ; 514 (53)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm                                                                                                                                                              ; sld_stp_comm_jtag                                                                ; altera_merlin_demultiplexer_1921                ;
;                            |crc_rom_sr|                                                                 ; 16.7 (16.7)          ; 17.8 (17.8)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|crc_rom_sr                                                                                                                                                   ; sld_rom_sr                                                                       ; hs_clk_xer_1940                                 ;
;                            |reset_acq_to_tck_sync|                                                      ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|reset_acq_to_tck_sync                                                                                                                                        ; sld_synchronizer_no_reset                                                        ; hs_clk_xer_1940                                 ;
;                            |status_register|                                                            ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|status_register                                                                                                                                              ; lpm_shiftreg                                                                     ; hs_clk_xer_1940                                 ;
;                            |stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|                   ; 413.0 (5.4)          ; 416.8 (6.7)                      ; 13.2 (1.3)                                        ; 9.3 (0.1)                        ; 0.0 (0.0)            ; 447 (11)            ; 420 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst                                                                                                     ; sld_offload_buffer_mgr                                                           ; altera_merlin_multiplexer_1922                  ;
;                               |adv_point_3_and_more.advance_pointer_counter|                            ; 9.5 (0.0)            ; 13.7 (0.0)                       ; 4.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (0)              ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|adv_point_3_and_more.advance_pointer_counter                                                        ; lpm_counter                                                                      ; altera_merlin_multiplexer_1922                  ;
;                                  |auto_generated|                                                       ; 9.5 (9.5)            ; 13.7 (13.7)                      ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|adv_point_3_and_more.advance_pointer_counter|auto_generated                                         ; cntr_eve7                                                                        ; altera_merlin_multiplexer_1922                  ;
;                               |info_data_shift_out|                                                     ; 23.7 (23.7)          ; 21.0 (21.0)                      ; 6.4 (6.4)                                         ; 9.1 (9.1)                        ; 0.0 (0.0)            ; 21 (21)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out                                                                                 ; lpm_shiftreg                                                                     ; altera_merlin_demultiplexer_1921                ;
;                               |ram_data_shift_out|                                                      ; 353.7 (353.7)        ; 354.0 (354.0)                    ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 354 (354)           ; 354 (354)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out                                                                                  ; lpm_shiftreg                                                                     ; altera_merlin_demultiplexer_1921                ;
;                               |read_pointer_counter|                                                    ; 5.0 (0.0)            ; 5.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter                                                                                ; lpm_counter                                                                      ; altera_merlin_multiplexer_1922                  ;
;                                  |auto_generated|                                                       ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated                                                                 ; cntr_j0k12                                                                       ; altera_merlin_multiplexer_1922                  ;
;                               |status_advance_pointer_counter|                                          ; 4.4 (0.0)            ; 5.5 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_advance_pointer_counter                                                                      ; lpm_counter                                                                      ; altera_merlin_demultiplexer_1921                ;
;                                  |auto_generated|                                                       ; 4.4 (4.4)            ; 5.5 (5.5)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_advance_pointer_counter|auto_generated                                                       ; cntr_0thu                                                                        ; altera_merlin_demultiplexer_1921                ;
;                               |status_data_shift_out|                                                   ; 11.2 (11.2)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 21 (21)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_data_shift_out                                                                               ; lpm_shiftreg                                                                     ; hs_clk_xer_1940                                 ;
;                            |tdo_crc_gen.tdo_crc_calc|                                                   ; 10.4 (10.4)          ; 12.7 (12.7)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_gen.tdo_crc_calc                                                                                                                                     ; serial_crc_16                                                                    ; hs_clk_xer_1940                                 ;
;             |configresetfabric|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric                                                                                                                                                                                                                                               ; alt_sld_fab_0_intel_configuration_debug_reset_release_hub_203_zq2btwi            ; altera_avalon_st_pipeline_stage_1930            ;
;                |conf_reset_src|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src                                                                                                                                                                                                                                ; intel_configuration_reset_release_for_debug                                      ; altera_avalon_st_pipeline_stage_1930            ;
;             |host_link_jtag|                                                                            ; 356.7 (0.0)          ; 414.3 (0.0)                      ; 70.7 (0.0)                                        ; 13.0 (0.0)                       ; 0.0 (0.0)            ; 504 (0)             ; 423 (0)                   ; 0 (0)         ; 1024              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag                                                                                                                                                                                                                                                  ; alt_sld_fab_0_altera_jtag_debug_link_internal_1920_sadpt3a                       ; altera_avalon_st_pipeline_stage_1930            ;
;                |b2p|                                                                                    ; 11.7 (11.7)          ; 11.8 (11.8)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|b2p                                                                                                                                                                                                                                              ; altera_avalon_st_bytes_to_packets                                                ; altera_avalon_st_pipeline_stage_1930            ;
;                |h2t_fifo|                                                                               ; 23.8 (23.8)          ; 29.2 (29.2)                      ; 5.4 (5.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (42)             ; 28 (28)                   ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|h2t_fifo                                                                                                                                                                                                                                         ; alt_sld_fab_0_altera_avalon_sc_fifo_1931_fzgstwy                                 ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_blk9.gen_blk10_else.altera_syncram_component|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|h2t_fifo|gen_blk9.gen_blk10_else.altera_syncram_component                                                                                                                                                                                        ; altera_syncram                                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                      |auto_generated|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|h2t_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated                                                                                                                                                                         ; altera_syncram_mnsp1                                                             ; altera_avalon_st_pipeline_stage_1930            ;
;                         |altera_syncram_impl1|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|h2t_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1                                                                                                                                                    ; altera_syncram_impl_2ioj                                                         ; altera_avalon_st_pipeline_stage_1930            ;
;                |jtag|                                                                                   ; 275.6 (0.7)          ; 326.2 (1.0)                      ; 59.6 (0.3)                                        ; 9.0 (0.0)                        ; 0.0 (0.0)            ; 367 (2)             ; 331 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag                                                                                                                                                                                                                                             ; altera_avalon_st_jtag_interface                                                  ; altera_avalon_st_pipeline_stage_1930            ;
;                   |normal.jtag_dc_streaming|                                                            ; 274.9 (0.0)          ; 325.2 (0.0)                      ; 59.2 (0.0)                                        ; 9.0 (0.0)                        ; 0.0 (0.0)            ; 365 (0)             ; 331 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming                                                                                                                                                                                                                    ; altera_jtag_dc_streaming                                                         ; altera_avalon_st_pipeline_stage_1930            ;
;                      |jtag_streaming|                                                                   ; 249.9 (228.1)        ; 285.2 (262.8)                    ; 44.3 (35.7)                                       ; 9.0 (1.0)                        ; 0.0 (0.0)            ; 348 (339)           ; 246 (202)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming                                                                                                                                                                                                     ; altera_jtag_streaming                                                            ; altera_avalon_st_pipeline_stage_1930            ;
;                         |clock_sense_reset_n_synchronizer|                                              ; 10.0 (10.0)          ; 4.0 (4.0)                        ; 2.0 (2.0)                                         ; 8.0 (8.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n_synchronizer                                                                                                                                                                    ; altera_std_synchronizer                                                          ; altera_avalon_st_pipeline_stage_1930            ;
;                         |clock_sensor_synchronizer|                                                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|clock_sensor_synchronizer                                                                                                                                                                           ; altera_std_synchronizer                                                          ; altera_avalon_st_pipeline_stage_1930            ;
;                         |clock_to_sample_div2_synchronizer|                                             ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|clock_to_sample_div2_synchronizer                                                                                                                                                                   ; altera_std_synchronizer                                                          ; altera_avalon_st_pipeline_stage_1930            ;
;                         |has_mgmt.debug_reset_synchronizer|                                             ; 2.2 (2.2)            ; 3.2 (3.2)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|has_mgmt.debug_reset_synchronizer                                                                                                                                                                   ; altera_std_synchronizer                                                          ; altera_avalon_st_pipeline_stage_1930            ;
;                         |has_mgmt.mgmt_out_synchornizer|                                                ; 2.0 (2.0)            ; 3.2 (3.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|has_mgmt.mgmt_out_synchornizer                                                                                                                                                                      ; altera_std_synchronizer                                                          ; altera_avalon_st_pipeline_stage_1930            ;
;                         |has_mgmt.mgmt_toggle_synchronizer|                                             ; 1.2 (1.2)            ; 3.5 (3.5)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|has_mgmt.mgmt_toggle_synchronizer                                                                                                                                                                   ; altera_std_synchronizer                                                          ; altera_avalon_st_pipeline_stage_1930            ;
;                         |idle_inserter|                                                                 ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|idle_inserter                                                                                                                                                                                       ; altera_avalon_st_idle_inserter                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                         |idle_remover|                                                                  ; 2.6 (2.6)            ; 3.0 (3.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|idle_remover                                                                                                                                                                                        ; altera_avalon_st_idle_remover                                                    ; altera_avalon_st_pipeline_stage_1930            ;
;                         |reset_to_sample_synchronizer|                                                  ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|reset_to_sample_synchronizer                                                                                                                                                                        ; altera_std_synchronizer                                                          ; altera_avalon_st_pipeline_stage_1930            ;
;                      |sink_crosser|                                                                     ; 17.8 (5.2)           ; 26.0 (11.0)                      ; 8.2 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (5)              ; 55 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser                                                                                                                                                                                                       ; altera_avalon_st_clock_crosser                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                         |alt_rst_req_sync_in_rst|                                                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|alt_rst_req_sync_in_rst                                                                                                                                                                               ; altera_reset_synchronizer                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                         |alt_rst_req_sync_out_rst|                                                      ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|alt_rst_req_sync_out_rst                                                                                                                                                                              ; altera_reset_synchronizer                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                         |in_to_out_synchronizer|                                                        ; 0.4 (0.4)            ; 1.5 (1.5)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer                                                                                                                                                                                ; altera_std_synchronizer_nocut                                                    ; altera_avalon_st_pipeline_stage_1930            ;
;                         |out_to_in_synchronizer|                                                        ; 2.2 (2.2)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer                                                                                                                                                                                ; altera_std_synchronizer_nocut                                                    ; altera_avalon_st_pipeline_stage_1930            ;
;                         |output_stage|                                                                  ; 8.0 (8.0)            ; 8.5 (8.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|output_stage                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                      |source_crosser|                                                                   ; 6.3 (4.4)            ; 12.5 (8.5)                       ; 6.2 (4.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 27 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|source_crosser                                                                                                                                                                                                     ; altera_jtag_src_crosser                                                          ; altera_avalon_st_pipeline_stage_1930            ;
;                         |crosser|                                                                       ; 1.9 (0.5)            ; 4.0 (0.5)                        ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 9 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|source_crosser|crosser                                                                                                                                                                                             ; altera_jtag_control_signal_crosser                                               ; altera_avalon_st_pipeline_stage_1930            ;
;                            |synchronizer|                                                               ; 1.4 (1.4)            ; 3.5 (3.5)                        ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|source_crosser|crosser|synchronizer                                                                                                                                                                                ; altera_std_synchronizer                                                          ; altera_avalon_st_pipeline_stage_1930            ;
;                      |synchronizer|                                                                     ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|synchronizer                                                                                                                                                                                                       ; altera_std_synchronizer                                                          ; altera_avalon_st_pipeline_stage_1930            ;
;                |p2b|                                                                                    ; 25.0 (25.0)          ; 21.8 (21.8)                      ; 0.8 (0.8)                                         ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|p2b                                                                                                                                                                                                                                              ; altera_avalon_st_packets_to_bytes                                                ; altera_avalon_st_pipeline_stage_1930            ;
;                |t2h_fifo|                                                                               ; 20.5 (20.5)          ; 25.3 (25.3)                      ; 4.8 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 29 (29)                   ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|t2h_fifo                                                                                                                                                                                                                                         ; alt_sld_fab_0_altera_avalon_sc_fifo_1931_fzgstwy                                 ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_blk9.gen_blk10_else.altera_syncram_component|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|t2h_fifo|gen_blk9.gen_blk10_else.altera_syncram_component                                                                                                                                                                                        ; altera_syncram                                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                      |auto_generated|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|t2h_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated                                                                                                                                                                         ; altera_syncram_mnsp1                                                             ; altera_avalon_st_pipeline_stage_1930            ;
;                         |altera_syncram_impl1|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|t2h_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1                                                                                                                                                    ; altera_syncram_impl_2ioj                                                         ; altera_avalon_st_pipeline_stage_1930            ;
;             |intosc|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|intosc                                                                                                                                                                                                                                                          ; altera_internal_oscillator_atom                                                  ; altera_avalon_st_pipeline_stage_1930            ;
;             |jtagpins|                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins                                                                                                                                                                                                                                                        ; altera_jtag_wys_atom                                                             ; altera_avalon_st_pipeline_stage_1930            ;
;                |atom_inst|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst                                                                                                                                                                                                                                              ; altera_jtag_wys_atom_bare                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;             |memfabric|                                                                                 ; 1046.1 (0.0)         ; 1203.5 (0.0)                     ; 168.8 (0.0)                                       ; 11.4 (0.0)                       ; 0.0 (0.0)            ; 1418 (0)            ; 2138 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric                                                                                                                                                                                                                                                       ; alt_sld_fab_0_altera_transacto_fabric_1920_e2loc7i                               ; hs_clk_xer_1940                                 ;
;                |mm_interconnect_0|                                                                      ; 838.5 (0.0)          ; 965.5 (0.0)                      ; 136.4 (0.0)                                       ; 9.4 (0.0)                        ; 0.0 (0.0)            ; 1124 (0)            ; 1984 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0                                                                                                                                                                                                                                     ; alt_sld_fab_0_altera_mm_interconnect_1920_kvil7yy                                ; hs_clk_xer_1940                                 ;
;                   |agent_pipeline|                                                                      ; 6.4 (0.0)            ; 6.5 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline                                                                                                                                                                                                                      ; alt_sld_fab_0_altera_avalon_st_pipeline_stage_1930_bv2ucky                       ; altera_merlin_multiplexer_1922                  ;
;                      |gen_inst[0].core|                                                                 ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline|gen_inst[0].core                                                                                                                                                                                                     ; altera_avalon_st_pipeline_base                                                   ; altera_merlin_multiplexer_1922                  ;
;                      |gen_inst[1].core|                                                                 ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline|gen_inst[1].core                                                                                                                                                                                                     ; altera_avalon_st_pipeline_base                                                   ; altera_merlin_multiplexer_1922                  ;
;                   |agent_pipeline_001|                                                                  ; 6.7 (0.0)            ; 7.7 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_001                                                                                                                                                                                                                  ; alt_sld_fab_0_altera_avalon_st_pipeline_stage_1930_bv2ucky                       ; altera_merlin_multiplexer_1922                  ;
;                      |gen_inst[0].core|                                                                 ; 6.3 (6.3)            ; 7.2 (7.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_001|gen_inst[0].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; altera_merlin_demultiplexer_1921                ;
;                      |gen_inst[1].core|                                                                 ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_001|gen_inst[1].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; altera_merlin_demultiplexer_1921                ;
;                   |agent_pipeline_002|                                                                  ; 37.8 (0.0)           ; 39.5 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_002                                                                                                                                                                                                                  ; alt_sld_fab_0_altera_avalon_st_pipeline_stage_1930_bv2ucky                       ; altera_merlin_demultiplexer_1921                ;
;                      |gen_inst[0].core|                                                                 ; 36.2 (36.2)          ; 37.0 (37.0)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 94 (94)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_002|gen_inst[0].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; altera_merlin_demultiplexer_1921                ;
;                      |gen_inst[1].core|                                                                 ; 1.7 (1.7)            ; 2.5 (2.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_002|gen_inst[1].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; altera_merlin_demultiplexer_1921                ;
;                   |agent_pipeline_003|                                                                  ; 23.7 (0.0)           ; 27.0 (0.0)                       ; 3.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 67 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_003                                                                                                                                                                                                                  ; alt_sld_fab_0_altera_avalon_st_pipeline_stage_1930_bv2ucky                       ; altera_merlin_demultiplexer_1921                ;
;                      |gen_inst[0].core|                                                                 ; 23.6 (23.6)          ; 26.5 (26.5)                      ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; altera_merlin_demultiplexer_1921                ;
;                      |gen_inst[1].core|                                                                 ; 0.1 (0.1)            ; 0.5 (0.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_003|gen_inst[1].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; altera_merlin_demultiplexer_1921                ;
;                   |agent_pipeline_004|                                                                  ; 37.6 (0.0)           ; 39.2 (0.0)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_004                                                                                                                                                                                                                  ; alt_sld_fab_0_altera_avalon_st_pipeline_stage_1930_bv2ucky                       ; altera_merlin_demultiplexer_1921                ;
;                      |gen_inst[0].core|                                                                 ; 35.6 (35.6)          ; 37.2 (37.2)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 94 (94)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_004|gen_inst[0].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; altera_merlin_demultiplexer_1921                ;
;                      |gen_inst[1].core|                                                                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_004|gen_inst[1].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; altera_merlin_multiplexer_1922                  ;
;                   |agent_pipeline_005|                                                                  ; 23.6 (0.0)           ; 30.2 (0.0)                       ; 6.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 67 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_005                                                                                                                                                                                                                  ; alt_sld_fab_0_altera_avalon_st_pipeline_stage_1930_bv2ucky                       ; altera_merlin_multiplexer_1922                  ;
;                      |gen_inst[0].core|                                                                 ; 23.5 (23.5)          ; 29.7 (29.7)                      ; 6.2 (6.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_005|gen_inst[0].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; altera_merlin_multiplexer_1922                  ;
;                      |gen_inst[1].core|                                                                 ; 0.1 (0.1)            ; 0.5 (0.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_005|gen_inst[1].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; hs_clk_xer_1940                                 ;
;                   |agent_pipeline_006|                                                                  ; 37.4 (0.0)           ; 40.0 (0.0)                       ; 2.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_006                                                                                                                                                                                                                  ; alt_sld_fab_0_altera_avalon_st_pipeline_stage_1930_bv2ucky                       ; hs_clk_xer_1940                                 ;
;                      |gen_inst[0].core|                                                                 ; 35.4 (35.4)          ; 38.0 (38.0)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 94 (94)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_006|gen_inst[0].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; hs_clk_xer_1940                                 ;
;                      |gen_inst[1].core|                                                                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_006|gen_inst[1].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; hs_clk_xer_1940                                 ;
;                   |agent_pipeline_007|                                                                  ; 23.6 (0.0)           ; 28.0 (0.0)                       ; 4.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 67 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_007                                                                                                                                                                                                                  ; alt_sld_fab_0_altera_avalon_st_pipeline_stage_1930_bv2ucky                       ; hs_clk_xer_1940                                 ;
;                      |gen_inst[0].core|                                                                 ; 23.3 (23.3)          ; 27.5 (27.5)                      ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_007|gen_inst[0].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; hs_clk_xer_1940                                 ;
;                      |gen_inst[1].core|                                                                 ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_007|gen_inst[1].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; hs_clk_xer_1940                                 ;
;                   |agent_pipeline_008|                                                                  ; 36.9 (0.0)           ; 43.0 (0.0)                       ; 6.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_008                                                                                                                                                                                                                  ; alt_sld_fab_0_altera_avalon_st_pipeline_stage_1930_bv2ucky                       ; hs_clk_xer_1940                                 ;
;                      |gen_inst[0].core|                                                                 ; 34.9 (34.9)          ; 41.0 (41.0)                      ; 6.1 (6.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 94 (94)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_008|gen_inst[0].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; hs_clk_xer_1940                                 ;
;                      |gen_inst[1].core|                                                                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_008|gen_inst[1].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; hs_clk_xer_1940                                 ;
;                   |agent_pipeline_009|                                                                  ; 24.9 (0.0)           ; 30.7 (0.0)                       ; 5.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 67 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_009                                                                                                                                                                                                                  ; alt_sld_fab_0_altera_avalon_st_pipeline_stage_1930_bv2ucky                       ; hs_clk_xer_1940                                 ;
;                      |gen_inst[0].core|                                                                 ; 24.6 (24.6)          ; 30.2 (30.2)                      ; 5.6 (5.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_009|gen_inst[0].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; hs_clk_xer_1940                                 ;
;                      |gen_inst[1].core|                                                                 ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_009|gen_inst[1].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; hs_clk_xer_1940                                 ;
;                   |agent_pipeline_010|                                                                  ; 37.1 (0.0)           ; 41.5 (0.0)                       ; 4.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_010                                                                                                                                                                                                                  ; alt_sld_fab_0_altera_avalon_st_pipeline_stage_1930_bv2ucky                       ; hs_clk_xer_1940                                 ;
;                      |gen_inst[0].core|                                                                 ; 35.1 (35.1)          ; 39.5 (39.5)                      ; 4.4 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 94 (94)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_010|gen_inst[0].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; hs_clk_xer_1940                                 ;
;                      |gen_inst[1].core|                                                                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_010|gen_inst[1].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; hs_clk_xer_1940                                 ;
;                   |agent_pipeline_011|                                                                  ; 24.5 (0.0)           ; 26.5 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 67 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_011                                                                                                                                                                                                                  ; alt_sld_fab_0_altera_avalon_st_pipeline_stage_1930_bv2ucky                       ; hs_clk_xer_1940                                 ;
;                      |gen_inst[0].core|                                                                 ; 24.4 (24.4)          ; 26.0 (26.0)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_011|gen_inst[0].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; hs_clk_xer_1940                                 ;
;                      |gen_inst[1].core|                                                                 ; 0.1 (0.1)            ; 0.5 (0.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_011|gen_inst[1].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; hs_clk_xer_1940                                 ;
;                   |agent_pipeline_012|                                                                  ; 38.5 (0.0)           ; 40.5 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_012                                                                                                                                                                                                                  ; alt_sld_fab_0_altera_avalon_st_pipeline_stage_1930_bv2ucky                       ; hs_clk_xer_1940                                 ;
;                      |gen_inst[0].core|                                                                 ; 36.5 (36.5)          ; 38.5 (38.5)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 94 (94)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_012|gen_inst[0].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; hs_clk_xer_1940                                 ;
;                      |gen_inst[1].core|                                                                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_012|gen_inst[1].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; hs_clk_xer_1940                                 ;
;                   |agent_pipeline_013|                                                                  ; 24.9 (0.0)           ; 27.6 (0.0)                       ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 67 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_013                                                                                                                                                                                                                  ; alt_sld_fab_0_altera_avalon_st_pipeline_stage_1930_bv2ucky                       ; hs_clk_xer_1940                                 ;
;                      |gen_inst[0].core|                                                                 ; 24.6 (24.6)          ; 27.2 (27.2)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_013|gen_inst[0].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; hs_clk_xer_1940                                 ;
;                      |gen_inst[1].core|                                                                 ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_013|gen_inst[1].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; hs_clk_xer_1940                                 ;
;                   |agent_pipeline_014|                                                                  ; 37.4 (0.0)           ; 39.2 (0.0)                       ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_014                                                                                                                                                                                                                  ; alt_sld_fab_0_altera_avalon_st_pipeline_stage_1930_bv2ucky                       ; hs_clk_xer_1940                                 ;
;                      |gen_inst[0].core|                                                                 ; 35.4 (35.4)          ; 37.2 (37.2)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 94 (94)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_014|gen_inst[0].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; hs_clk_xer_1940                                 ;
;                      |gen_inst[1].core|                                                                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_014|gen_inst[1].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; hs_clk_xer_1940                                 ;
;                   |agent_pipeline_015|                                                                  ; 25.4 (0.0)           ; 27.2 (0.0)                       ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 67 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_015                                                                                                                                                                                                                  ; alt_sld_fab_0_altera_avalon_st_pipeline_stage_1930_bv2ucky                       ; hs_clk_xer_1940                                 ;
;                      |gen_inst[0].core|                                                                 ; 25.0 (25.0)          ; 26.7 (26.7)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_015|gen_inst[0].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; hs_clk_xer_1940                                 ;
;                      |gen_inst[1].core|                                                                 ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_015|gen_inst[1].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; hs_clk_xer_1940                                 ;
;                   |agent_pipeline_016|                                                                  ; 38.0 (0.0)           ; 41.2 (0.0)                       ; 3.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_016                                                                                                                                                                                                                  ; alt_sld_fab_0_altera_avalon_st_pipeline_stage_1930_bv2ucky                       ; hs_clk_xer_1940                                 ;
;                      |gen_inst[0].core|                                                                 ; 36.0 (36.0)          ; 39.2 (39.2)                      ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 94 (94)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_016|gen_inst[0].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; hs_clk_xer_1940                                 ;
;                      |gen_inst[1].core|                                                                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_016|gen_inst[1].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; hs_clk_xer_1940                                 ;
;                   |agent_pipeline_017|                                                                  ; 25.9 (0.0)           ; 27.3 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 67 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_017                                                                                                                                                                                                                  ; alt_sld_fab_0_altera_avalon_st_pipeline_stage_1930_bv2ucky                       ; hs_clk_xer_1940                                 ;
;                      |gen_inst[0].core|                                                                 ; 25.5 (25.5)          ; 26.8 (26.8)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_017|gen_inst[0].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; hs_clk_xer_1940                                 ;
;                      |gen_inst[1].core|                                                                 ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_017|gen_inst[1].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                   |agent_pipeline_018|                                                                  ; 38.1 (0.0)           ; 41.0 (0.0)                       ; 2.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_018                                                                                                                                                                                                                  ; alt_sld_fab_0_altera_avalon_st_pipeline_stage_1930_bv2ucky                       ; altera_avalon_st_pipeline_stage_1930            ;
;                      |gen_inst[0].core|                                                                 ; 36.1 (36.1)          ; 39.0 (39.0)                      ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 94 (94)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_018|gen_inst[0].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                      |gen_inst[1].core|                                                                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_018|gen_inst[1].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                   |agent_pipeline_019|                                                                  ; 24.9 (0.0)           ; 29.7 (0.0)                       ; 4.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 67 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_019                                                                                                                                                                                                                  ; alt_sld_fab_0_altera_avalon_st_pipeline_stage_1930_bv2ucky                       ; altera_avalon_st_pipeline_stage_1930            ;
;                      |gen_inst[0].core|                                                                 ; 24.6 (24.6)          ; 29.3 (29.3)                      ; 4.8 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_019|gen_inst[0].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                      |gen_inst[1].core|                                                                 ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_019|gen_inst[1].core                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                   |bridge_0_int_master_agent|                                                           ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|bridge_0_int_master_agent                                                                                                                                                                                                           ; alt_sld_fab_0_altera_merlin_slave_agent_1921_b6r3djy                             ; altera_reset_controller_1922                    ;
;                   |bridge_0_int_master_agent_rsp_fifo|                                                  ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|bridge_0_int_master_agent_rsp_fifo                                                                                                                                                                                                  ; alt_sld_fab_0_altera_avalon_sc_fifo_1931_fzgstwy                                 ; altera_reset_controller_1922                    ;
;                   |bridge_0_int_master_translator|                                                      ; 7.2 (7.2)            ; 13.0 (13.0)                      ; 5.8 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|bridge_0_int_master_translator                                                                                                                                                                                                      ; alt_sld_fab_0_altera_merlin_slave_translator_191_x56fcki                         ; hs_clk_xer_1940                                 ;
;                   |bridge_1_int_master_agent|                                                           ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|bridge_1_int_master_agent                                                                                                                                                                                                           ; alt_sld_fab_0_altera_merlin_slave_agent_1921_b6r3djy                             ; altera_reset_controller_1922                    ;
;                   |bridge_1_int_master_agent_rsp_fifo|                                                  ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|bridge_1_int_master_agent_rsp_fifo                                                                                                                                                                                                  ; alt_sld_fab_0_altera_avalon_sc_fifo_1931_fzgstwy                                 ; altera_merlin_master_translator_192             ;
;                   |bridge_1_int_master_translator|                                                      ; 7.7 (7.7)            ; 11.8 (11.8)                      ; 4.1 (4.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|bridge_1_int_master_translator                                                                                                                                                                                                      ; alt_sld_fab_0_altera_merlin_slave_translator_191_x56fcki                         ; hs_clk_xer_1940                                 ;
;                   |bridge_2_int_master_agent|                                                           ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|bridge_2_int_master_agent                                                                                                                                                                                                           ; alt_sld_fab_0_altera_merlin_slave_agent_1921_b6r3djy                             ; altera_merlin_slave_translator_191              ;
;                   |bridge_2_int_master_agent_rsp_fifo|                                                  ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|bridge_2_int_master_agent_rsp_fifo                                                                                                                                                                                                  ; alt_sld_fab_0_altera_avalon_sc_fifo_1931_fzgstwy                                 ; altera_merlin_slave_translator_191              ;
;                   |bridge_2_int_master_translator|                                                      ; 8.2 (8.2)            ; 12.5 (12.5)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|bridge_2_int_master_translator                                                                                                                                                                                                      ; alt_sld_fab_0_altera_merlin_slave_translator_191_x56fcki                         ; hs_clk_xer_1940                                 ;
;                   |bridge_3_int_master_agent|                                                           ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|bridge_3_int_master_agent                                                                                                                                                                                                           ; alt_sld_fab_0_altera_merlin_slave_agent_1921_b6r3djy                             ; altera_merlin_slave_translator_191              ;
;                   |bridge_3_int_master_agent_rsp_fifo|                                                  ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|bridge_3_int_master_agent_rsp_fifo                                                                                                                                                                                                  ; alt_sld_fab_0_altera_avalon_sc_fifo_1931_fzgstwy                                 ; altera_merlin_slave_translator_191              ;
;                   |bridge_3_int_master_translator|                                                      ; 8.4 (8.4)            ; 14.8 (14.8)                      ; 6.5 (6.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|bridge_3_int_master_translator                                                                                                                                                                                                      ; alt_sld_fab_0_altera_merlin_slave_translator_191_x56fcki                         ; hs_clk_xer_1940                                 ;
;                   |bridge_4_int_master_agent|                                                           ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|bridge_4_int_master_agent                                                                                                                                                                                                           ; alt_sld_fab_0_altera_merlin_slave_agent_1921_b6r3djy                             ; altera_merlin_slave_translator_191              ;
;                   |bridge_4_int_master_agent_rsp_fifo|                                                  ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|bridge_4_int_master_agent_rsp_fifo                                                                                                                                                                                                  ; alt_sld_fab_0_altera_avalon_sc_fifo_1931_fzgstwy                                 ; altera_merlin_slave_translator_191              ;
;                   |bridge_4_int_master_translator|                                                      ; 8.3 (8.3)            ; 14.3 (14.3)                      ; 6.0 (6.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|bridge_4_int_master_translator                                                                                                                                                                                                      ; alt_sld_fab_0_altera_merlin_slave_translator_191_x56fcki                         ; hs_clk_xer_1940                                 ;
;                   |bridge_5_int_master_agent|                                                           ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|bridge_5_int_master_agent                                                                                                                                                                                                           ; alt_sld_fab_0_altera_merlin_slave_agent_1921_b6r3djy                             ; altera_merlin_slave_translator_191              ;
;                   |bridge_5_int_master_agent_rsp_fifo|                                                  ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|bridge_5_int_master_agent_rsp_fifo                                                                                                                                                                                                  ; alt_sld_fab_0_altera_avalon_sc_fifo_1931_fzgstwy                                 ; altera_merlin_slave_agent_1921                  ;
;                   |bridge_5_int_master_translator|                                                      ; 16.9 (16.9)          ; 12.4 (12.4)                      ; 4.5 (4.5)                                         ; 9.0 (9.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|bridge_5_int_master_translator                                                                                                                                                                                                      ; alt_sld_fab_0_altera_merlin_slave_translator_191_x56fcki                         ; hs_clk_xer_1940                                 ;
;                   |bridge_6_int_master_agent|                                                           ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|bridge_6_int_master_agent                                                                                                                                                                                                           ; alt_sld_fab_0_altera_merlin_slave_agent_1921_b6r3djy                             ; altera_merlin_slave_agent_1921                  ;
;                   |bridge_6_int_master_agent_rsp_fifo|                                                  ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|bridge_6_int_master_agent_rsp_fifo                                                                                                                                                                                                  ; alt_sld_fab_0_altera_avalon_sc_fifo_1931_fzgstwy                                 ; altera_merlin_slave_agent_1921                  ;
;                   |bridge_6_int_master_translator|                                                      ; 8.7 (8.7)            ; 11.2 (11.2)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|bridge_6_int_master_translator                                                                                                                                                                                                      ; alt_sld_fab_0_altera_merlin_slave_translator_191_x56fcki                         ; hs_clk_xer_1940                                 ;
;                   |bridge_7_int_master_agent|                                                           ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|bridge_7_int_master_agent                                                                                                                                                                                                           ; alt_sld_fab_0_altera_merlin_slave_agent_1921_b6r3djy                             ; altera_merlin_slave_agent_1921                  ;
;                   |bridge_7_int_master_agent_rsp_fifo|                                                  ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|bridge_7_int_master_agent_rsp_fifo                                                                                                                                                                                                  ; alt_sld_fab_0_altera_avalon_sc_fifo_1931_fzgstwy                                 ; altera_merlin_slave_agent_1921                  ;
;                   |bridge_7_int_master_translator|                                                      ; 8.4 (8.4)            ; 10.5 (10.5)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|bridge_7_int_master_translator                                                                                                                                                                                                      ; alt_sld_fab_0_altera_merlin_slave_translator_191_x56fcki                         ; hs_clk_xer_1940                                 ;
;                   |bridge_8_int_master_agent|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|bridge_8_int_master_agent                                                                                                                                                                                                           ; alt_sld_fab_0_altera_merlin_slave_agent_1921_b6r3djy                             ; altera_merlin_slave_agent_1921                  ;
;                   |bridge_8_int_master_agent_rsp_fifo|                                                  ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|bridge_8_int_master_agent_rsp_fifo                                                                                                                                                                                                  ; alt_sld_fab_0_altera_avalon_sc_fifo_1931_fzgstwy                                 ; altera_merlin_slave_agent_1921                  ;
;                   |bridge_8_int_master_translator|                                                      ; 8.0 (8.0)            ; 10.8 (10.8)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|bridge_8_int_master_translator                                                                                                                                                                                                      ; alt_sld_fab_0_altera_merlin_slave_translator_191_x56fcki                         ; hs_clk_xer_1940                                 ;
;                   |cmd_demux|                                                                           ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|cmd_demux                                                                                                                                                                                                                           ; alt_sld_fab_0_altera_merlin_demultiplexer_1921_tbc4z7i                           ; altera_merlin_router_1921                       ;
;                   |limiter_pipeline|                                                                    ; 47.3 (0.0)           ; 52.0 (0.0)                       ; 4.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (0)              ; 116 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|limiter_pipeline                                                                                                                                                                                                                    ; alt_sld_fab_0_altera_avalon_st_pipeline_stage_1930_bv2ucky                       ; altera_merlin_multiplexer_1922                  ;
;                      |gen_inst[0].core|                                                                 ; 35.6 (35.6)          ; 39.3 (39.3)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 94 (94)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|limiter_pipeline|gen_inst[0].core                                                                                                                                                                                                   ; altera_avalon_st_pipeline_base                                                   ; altera_merlin_multiplexer_1922                  ;
;                      |gen_inst[1].core|                                                                 ; 11.7 (11.7)          ; 12.7 (12.7)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|limiter_pipeline|gen_inst[1].core                                                                                                                                                                                                   ; altera_avalon_st_pipeline_base                                                   ; altera_merlin_multiplexer_1922                  ;
;                   |limiter_pipeline_001|                                                                ; 8.4 (0.0)            ; 11.2 (0.0)                       ; 2.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|limiter_pipeline_001                                                                                                                                                                                                                ; alt_sld_fab_0_altera_avalon_st_pipeline_stage_1930_bv2ucky                       ; altera_merlin_multiplexer_1922                  ;
;                      |gen_inst[0].core|                                                                 ; 7.8 (7.8)            ; 10.7 (10.7)                      ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|limiter_pipeline_001|gen_inst[0].core                                                                                                                                                                                               ; altera_avalon_st_pipeline_base                                                   ; altera_merlin_multiplexer_1922                  ;
;                      |gen_inst[1].core|                                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|limiter_pipeline_001|gen_inst[1].core                                                                                                                                                                                               ; altera_avalon_st_pipeline_base                                                   ; altera_merlin_multiplexer_1922                  ;
;                   |rom_rom_agent|                                                                       ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|rom_rom_agent                                                                                                                                                                                                                       ; alt_sld_fab_0_altera_merlin_slave_agent_1921_b6r3djy                             ; hs_clk_xer_1940                                 ;
;                   |rom_rom_agent_rsp_fifo|                                                              ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|rom_rom_agent_rsp_fifo                                                                                                                                                                                                              ; alt_sld_fab_0_altera_avalon_sc_fifo_1931_fzgstwy                                 ; altera_reset_controller_1922                    ;
;                   |rom_rom_translator|                                                                  ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|rom_rom_translator                                                                                                                                                                                                                  ; alt_sld_fab_0_altera_merlin_slave_translator_191_x56fcki                         ; hs_clk_xer_1940                                 ;
;                   |router|                                                                              ; 8.5 (8.5)            ; 9.3 (9.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|router                                                                                                                                                                                                                              ; alt_sld_fab_0_altera_merlin_router_1921_bio6jwi                                  ; altera_merlin_slave_agent_1921                  ;
;                   |rsp_mux|                                                                             ; 79.2 (79.2)          ; 101.4 (101.4)                    ; 22.5 (22.5)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 169 (169)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                             ; alt_sld_fab_0_altera_merlin_multiplexer_1922_veanixq                             ; altera_merlin_router_1921                       ;
;                   |transacto_avalon_master_agent|                                                       ; 2.2 (2.2)            ; 2.8 (2.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|transacto_avalon_master_agent                                                                                                                                                                                                       ; alt_sld_fab_0_altera_merlin_master_agent_1921_2inlndi                            ; hs_clk_xer_1940                                 ;
;                   |transacto_avalon_master_limiter|                                                     ; 9.9 (9.9)            ; 10.4 (10.4)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|transacto_avalon_master_limiter                                                                                                                                                                                                     ; alt_sld_fab_0_altera_merlin_traffic_limiter_191_kcba44q                          ; altera_avalon_sc_fifo_1931                      ;
;                |rom|                                                                                    ; 3.6 (3.6)            ; 4.8 (4.8)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|rom                                                                                                                                                                                                                                                   ; altera_trace_rom                                                                 ; hs_clk_xer_1940                                 ;
;                |transacto|                                                                              ; 204.0 (0.0)          ; 233.2 (0.0)                      ; 31.2 (0.0)                                        ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 288 (0)             ; 144 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|transacto                                                                                                                                                                                                                                             ; altera_avalon_packets_to_master                                                  ; hs_clk_xer_1940                                 ;
;                   |p2m|                                                                                 ; 204.0 (204.0)        ; 233.2 (233.2)                    ; 31.2 (31.2)                                       ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 288 (288)           ; 144 (144)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|transacto|p2m                                                                                                                                                                                                                                         ; packets_to_master                                                                ; hs_clk_xer_1940                                 ;
;             |s10xcvrfabric|                                                                             ; 121.3 (0.8)          ; 113.0 (1.0)                      ; 23.7 (0.2)                                        ; 32.0 (0.0)                       ; 0.0 (0.0)            ; 87 (2)              ; 150 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|s10xcvrfabric                                                                                                                                                                                                                                                   ; alt_sld_fab_0_altera_xcvr_reset_sequencer_s10_191_svx7koa                        ; altera_avalon_st_pipeline_stage_1930            ;
;                |altera_reset_sequencer|                                                                 ; 120.4 (102.8)        ; 112.0 (86.0)                     ; 23.6 (15.2)                                       ; 32.0 (32.0)                      ; 0.0 (0.0)            ; 85 (85)             ; 149 (74)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|s10xcvrfabric|altera_reset_sequencer                                                                                                                                                                                                                            ; altera_xcvr_reset_sequencer_s10                                                  ; altera_avalon_st_pipeline_stage_1930            ;
;                   |reset_n_generator|                                                                   ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|s10xcvrfabric|altera_reset_sequencer|reset_n_generator                                                                                                                                                                                                          ; alt_xcvr_resync                                                                  ; altera_avalon_st_pipeline_stage_1930            ;
;                   |reset_req_synchronizers|                                                             ; 16.9 (16.9)          ; 24.5 (24.5)                      ; 7.6 (7.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 72 (72)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|s10xcvrfabric|altera_reset_sequencer|reset_req_synchronizers                                                                                                                                                                                                    ; alt_xcvr_resync                                                                  ; altera_avalon_st_pipeline_stage_1930            ;
;             |sldfabric|                                                                                 ; 128.5 (0.0)          ; 137.5 (0.0)                      ; 9.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 202 (0)             ; 137 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric                                                                                                                                                                                                                                                       ; alt_sld_fab_0_altera_sld_jtag_hub_1920_yeyadzi                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |jtag_hub_gen.real_sld_jtag_hub|                                                         ; 128.5 (106.9)        ; 137.5 (114.5)                    ; 9.0 (7.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 202 (165)           ; 137 (108)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub                                                                                                                                                                                                                        ; sld_jtag_hub                                                                     ; altera_avalon_st_pipeline_stage_1930            ;
;                   |hub_info_reg|                                                                        ; 11.5 (11.5)          ; 12.2 (12.2)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg                                                                                                                                                                                                           ; sld_rom_sr                                                                       ; altera_avalon_st_pipeline_stage_1930            ;
;                   |shadow_jsm|                                                                          ; 10.0 (10.0)          ; 10.8 (10.8)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm                                                                                                                                                                                                             ; sld_shadow_jsm                                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |stfabric|                                                                                  ; 116.6 (0.0)          ; 111.7 (0.0)                      ; 38.1 (0.0)                                        ; 43.0 (0.0)                       ; 0.0 (0.0)            ; 93 (0)              ; 193 (0)                   ; 0 (0)         ; 320               ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric                                                                                                                                                                                                                                                        ; alt_sld_fab_0_altera_debug_fabric_1920_t2m2ivy                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |demux|                                                                                  ; 10.7 (0.0)           ; 16.1 (0.0)                       ; 5.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|demux                                                                                                                                                                                                                                                  ; alt_sld_fab_0_demultiplexer_1930_sn3ldsy                                         ; altera_avalon_st_pipeline_stage_1930            ;
;                   |inpipe|                                                                              ; 4.4 (4.4)            ; 5.8 (5.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|demux|inpipe                                                                                                                                                                                                                                           ; alt_sld_fab_0_demultiplexer_1930_sn3ldsy_1stage_pipeline                         ; altera_avalon_st_pipeline_stage_1930            ;
;                   |outpipe0|                                                                            ; 3.3 (3.3)            ; 4.1 (4.1)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|demux|outpipe0                                                                                                                                                                                                                                         ; alt_sld_fab_0_demultiplexer_1930_sn3ldsy_1stage_pipeline                         ; altera_avalon_st_pipeline_stage_1930            ;
;                   |outpipe1|                                                                            ; 3.0 (3.0)            ; 6.2 (6.2)                        ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|demux|outpipe1                                                                                                                                                                                                                                         ; alt_sld_fab_0_demultiplexer_1930_sn3ldsy_1stage_pipeline                         ; altera_avalon_st_pipeline_stage_1930            ;
;                |h2t0_fifo|                                                                              ; 46.6 (29.2)          ; 40.3 (24.9)                      ; 14.7 (7.1)                                        ; 21.0 (11.4)                      ; 0.0 (0.0)            ; 31 (31)             ; 66 (28)                   ; 0 (0)         ; 160               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo                                                                                                                                                                                                                                              ; alt_sld_fab_0_st_dc_fifo_1950_w4zc75y                                            ; altera_avalon_st_pipeline_stage_1930            ;
;                   |altera_syncram_component|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 160               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|altera_syncram_component                                                                                                                                                                                                                     ; altera_syncram                                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                      |auto_generated|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 160               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|altera_syncram_component|auto_generated                                                                                                                                                                                                      ; altera_syncram_umiu1                                                             ; altera_avalon_st_pipeline_stage_1930            ;
;                         |altera_syncram_impl1|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 160               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|altera_syncram_component|auto_generated|altera_syncram_impl1                                                                                                                                                                                 ; altera_syncram_impl_25e11                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                   |read_crosser|                                                                        ; 3.9 (0.0)            ; 6.3 (0.0)                        ; 3.3 (0.0)                                         ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|read_crosser                                                                                                                                                                                                                                 ; altera_dcfifo_synchronizer_bundle                                                ; altera_avalon_st_pipeline_stage_1930            ;
;                      |sync[0].u|                                                                        ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|read_crosser|sync[0].u                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                    ; altera_avalon_st_pipeline_stage_1930            ;
;                      |sync[1].u|                                                                        ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|read_crosser|sync[1].u                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                    ; altera_avalon_st_pipeline_stage_1930            ;
;                      |sync[2].u|                                                                        ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|read_crosser|sync[2].u                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                    ; altera_avalon_st_pipeline_stage_1930            ;
;                      |sync[3].u|                                                                        ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|read_crosser|sync[3].u                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                    ; altera_avalon_st_pipeline_stage_1930            ;
;                      |sync[4].u|                                                                        ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|read_crosser|sync[4].u                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |read_reset_sync|                                                                     ; 4.1 (4.1)            ; 2.0 (2.0)                        ; 1.0 (1.0)                                         ; 3.1 (3.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|read_reset_sync                                                                                                                                                                                                                              ; altera_reset_synchronizer                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                   |write_crosser|                                                                       ; 5.3 (0.0)            ; 5.2 (0.0)                        ; 2.3 (0.0)                                         ; 2.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|write_crosser                                                                                                                                                                                                                                ; altera_dcfifo_synchronizer_bundle                                                ; altera_avalon_st_pipeline_stage_1930            ;
;                      |sync[0].u|                                                                        ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|write_crosser|sync[0].u                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                                    ; altera_avalon_st_pipeline_stage_1930            ;
;                      |sync[1].u|                                                                        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|write_crosser|sync[1].u                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                                    ; altera_avalon_st_pipeline_stage_1930            ;
;                      |sync[2].u|                                                                        ; 1.0 (1.0)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|write_crosser|sync[2].u                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                                    ; altera_avalon_st_pipeline_stage_1930            ;
;                      |sync[3].u|                                                                        ; 1.2 (1.2)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|write_crosser|sync[3].u                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                                    ; altera_avalon_st_pipeline_stage_1930            ;
;                      |sync[4].u|                                                                        ; 1.0 (1.0)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|write_crosser|sync[4].u                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |write_reset_sync|                                                                    ; 4.1 (4.1)            ; 2.0 (2.0)                        ; 1.0 (1.0)                                         ; 3.1 (3.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|write_reset_sync                                                                                                                                                                                                                             ; altera_reset_synchronizer                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                |h2t_channel_adap|                                                                       ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t_channel_adap                                                                                                                                                                                                                                       ; alt_sld_fab_0_channel_adapter_1921_c47inca                                       ; altera_avalon_st_pipeline_stage_1930            ;
;                |mgmt_channel_adap|                                                                      ; 1.1 (1.1)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mgmt_channel_adap                                                                                                                                                                                                                                      ; alt_sld_fab_0_channel_adapter_1921_qn4c6wi                                       ; altera_avalon_st_pipeline_stage_1930            ;
;                |mgmt_demux|                                                                             ; 2.2 (0.2)            ; 2.5 (0.2)                        ; 0.8 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mgmt_demux                                                                                                                                                                                                                                             ; alt_sld_fab_0_demultiplexer_1930_noh4s6a                                         ; altera_avalon_st_pipeline_stage_1930            ;
;                   |inpipe|                                                                              ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mgmt_demux|inpipe                                                                                                                                                                                                                                      ; alt_sld_fab_0_demultiplexer_1930_noh4s6a_1stage_pipeline                         ; altera_avalon_st_pipeline_stage_1930            ;
;                   |outpipe1|                                                                            ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mgmt_demux|outpipe1                                                                                                                                                                                                                                    ; alt_sld_fab_0_demultiplexer_1930_noh4s6a_1stage_pipeline                         ; altera_avalon_st_pipeline_stage_1930            ;
;                |mgmt_reset_0|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mgmt_reset_0                                                                                                                                                                                                                                           ; altera_mgmt_reset                                                                ; altera_avalon_st_pipeline_stage_1930            ;
;                |mgmt_rst_synch_0|                                                                       ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mgmt_rst_synch_0                                                                                                                                                                                                                                       ; altera_reset_controller                                                          ; altera_avalon_st_pipeline_stage_1930            ;
;                   |alt_rst_sync_uq1|                                                                    ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mgmt_rst_synch_0|alt_rst_sync_uq1                                                                                                                                                                                                                      ; altera_reset_synchronizer                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                |mux|                                                                                    ; 8.4 (4.2)            ; 10.1 (4.8)                       ; 1.7 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (13)             ; 14 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mux                                                                                                                                                                                                                                                    ; alt_sld_fab_0_multiplexer_1930_ulkyqry                                           ; altera_avalon_st_pipeline_stage_1930            ;
;                   |outpipe|                                                                             ; 4.2 (4.2)            ; 5.3 (5.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mux|outpipe                                                                                                                                                                                                                                            ; alt_sld_fab_0_multiplexer_1930_ulkyqry_1stage_pipeline                           ; altera_avalon_st_pipeline_stage_1930            ;
;                |t2h0_fifo|                                                                              ; 44.8 (21.1)          ; 37.5 (23.8)                      ; 13.7 (7.8)                                        ; 21.0 (5.1)                       ; 0.0 (0.0)            ; 31 (31)             ; 70 (32)                   ; 0 (0)         ; 160               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo                                                                                                                                                                                                                                              ; alt_sld_fab_0_st_dc_fifo_1950_w4zc75y                                            ; altera_avalon_st_pipeline_stage_1930            ;
;                   |altera_syncram_component|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 160               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|altera_syncram_component                                                                                                                                                                                                                     ; altera_syncram                                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                      |auto_generated|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 160               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|altera_syncram_component|auto_generated                                                                                                                                                                                                      ; altera_syncram_umiu1                                                             ; altera_avalon_st_pipeline_stage_1930            ;
;                         |altera_syncram_impl1|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 160               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|altera_syncram_component|auto_generated|altera_syncram_impl1                                                                                                                                                                                 ; altera_syncram_impl_25e11                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                   |read_crosser|                                                                        ; 7.8 (0.0)            ; 4.8 (0.0)                        ; 1.5 (0.0)                                         ; 4.6 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|read_crosser                                                                                                                                                                                                                                 ; altera_dcfifo_synchronizer_bundle                                                ; altera_avalon_st_pipeline_stage_1930            ;
;                      |sync[0].u|                                                                        ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|read_crosser|sync[0].u                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                    ; altera_avalon_st_pipeline_stage_1930            ;
;                      |sync[1].u|                                                                        ; 1.8 (1.8)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|read_crosser|sync[1].u                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                    ; altera_avalon_st_pipeline_stage_1930            ;
;                      |sync[2].u|                                                                        ; 1.8 (1.8)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|read_crosser|sync[2].u                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                    ; altera_avalon_st_pipeline_stage_1930            ;
;                      |sync[3].u|                                                                        ; 1.5 (1.5)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|read_crosser|sync[3].u                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                    ; altera_avalon_st_pipeline_stage_1930            ;
;                      |sync[4].u|                                                                        ; 2.0 (2.0)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|read_crosser|sync[4].u                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |read_reset_sync|                                                                     ; 5.0 (5.0)            ; 2.0 (2.0)                        ; 1.0 (1.0)                                         ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|read_reset_sync                                                                                                                                                                                                                              ; altera_reset_synchronizer                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;                   |write_crosser|                                                                       ; 5.9 (0.0)            ; 4.9 (0.0)                        ; 2.3 (0.0)                                         ; 3.3 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|write_crosser                                                                                                                                                                                                                                ; altera_dcfifo_synchronizer_bundle                                                ; altera_avalon_st_pipeline_stage_1930            ;
;                      |sync[0].u|                                                                        ; 1.7 (1.7)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|write_crosser|sync[0].u                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                                    ; altera_avalon_st_pipeline_stage_1930            ;
;                      |sync[1].u|                                                                        ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|write_crosser|sync[1].u                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                                    ; altera_avalon_st_pipeline_stage_1930            ;
;                      |sync[2].u|                                                                        ; 1.0 (1.0)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|write_crosser|sync[2].u                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                                    ; altera_avalon_st_pipeline_stage_1930            ;
;                      |sync[3].u|                                                                        ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|write_crosser|sync[3].u                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                                    ; altera_avalon_st_pipeline_stage_1930            ;
;                      |sync[4].u|                                                                        ; 1.7 (1.7)            ; 0.9 (0.9)                        ; 0.4 (0.4)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|write_crosser|sync[4].u                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |write_reset_sync|                                                                    ; 5.0 (5.0)            ; 2.0 (2.0)                        ; 1.0 (1.0)                                         ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|write_reset_sync                                                                                                                                                                                                                             ; altera_reset_synchronizer                                                        ; altera_avalon_st_pipeline_stage_1930            ;
;    |q_sys_i|                                                                                            ; 18520.6 (0.0)        ; 22006.9 (0.0)                    ; 3537.5 (0.0)                                      ; 51.2 (0.0)                       ; 0.0 (0.0)            ; 26370 (0)           ; 27041 (0)                 ; 0 (0)         ; 590336            ; 49    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i                                                                                                                                                                                                                                                                                                ; q_sys                                                                            ; q_sys                                           ;
;       |master_0|                                                                                        ; 478.8 (0.0)          ; 562.7 (0.0)                      ; 84.4 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 688 (0)             ; 471 (0)                   ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0                                                                                                                                                                                                                                                                                       ; q_sys_master_0                                                                   ; q_sys_master_0                                  ;
;          |master_0|                                                                                     ; 478.8 (0.0)          ; 562.7 (0.0)                      ; 84.4 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 688 (0)             ; 471 (0)                   ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0                                                                                                                                                                                                                                                                              ; q_sys_master_0_altera_jtag_avalon_master_191_3zppvky                             ; altera_jtag_avalon_master_191                   ;
;             |b2p|                                                                                       ; 7.9 (7.9)            ; 10.3 (10.3)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0|b2p                                                                                                                                                                                                                                                                          ; altera_avalon_st_bytes_to_packets                                                ; altera_avalon_st_bytes_to_packets_1922          ;
;             |b2p_adapter|                                                                               ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0|b2p_adapter                                                                                                                                                                                                                                                                  ; q_sys_master_0_channel_adapter_1921_5wnzrci                                      ; channel_adapter_1921                            ;
;             |fifo|                                                                                      ; 19.8 (19.8)          ; 21.7 (21.7)                      ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 28 (28)                   ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0|fifo                                                                                                                                                                                                                                                                         ; q_sys_master_0_altera_avalon_sc_fifo_1931_fzgstwy                                ; altera_avalon_sc_fifo_1931                      ;
;                |gen_blk9.gen_blk10_else.altera_syncram_component|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component                                                                                                                                                                                                                        ; altera_syncram                                                                   ; altera_work                                     ;
;                   |auto_generated|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated                                                                                                                                                                                                         ; altera_syncram_mnsp1                                                             ; altera_work                                     ;
;                      |altera_syncram_impl1|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1                                                                                                                                                                                    ; altera_syncram_impl_2ioj                                                         ; altera_work                                     ;
;             |jtag_phy_embedded_in_jtag_master|                                                          ; 223.0 (0.0)          ; 262.5 (0.0)                      ; 39.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 315 (0)             ; 271 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0|jtag_phy_embedded_in_jtag_master                                                                                                                                                                                                                                             ; altera_avalon_st_jtag_interface                                                  ; altera_jtag_dc_streaming_191                    ;
;                |node|                                                                                   ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0|jtag_phy_embedded_in_jtag_master|node                                                                                                                                                                                                                                        ; altera_jtag_sld_node                                                             ; altera_jtag_dc_streaming_191                    ;
;                   |sld_virtual_jtag_component|                                                          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component                                                                                                                                                                                                             ; sld_virtual_jtag_basic                                                           ; altera_work                                     ;
;                      |sld_virtual_jtag_impl_inst|                                                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component|sld_virtual_jtag_impl_inst                                                                                                                                                                                  ; sld_virtual_jtag_impl                                                            ; altera_work                                     ;
;                |normal.jtag_dc_streaming|                                                               ; 222.0 (0.0)          ; 261.5 (0.0)                      ; 39.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 312 (0)             ; 271 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming                                                                                                                                                                                                                    ; altera_jtag_dc_streaming                                                         ; altera_jtag_dc_streaming_191                    ;
;                   |jtag_streaming|                                                                      ; 196.0 (187.0)        ; 219.0 (206.5)                    ; 23.0 (19.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 295 (287)           ; 186 (167)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming                                                                                                                                                                                                     ; altera_jtag_streaming                                                            ; altera_jtag_dc_streaming_191                    ;
;                      |clock_sense_reset_n_synchronizer|                                                 ; 2.0 (2.0)            ; 4.0 (4.0)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n_synchronizer                                                                                                                                                                    ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                      |clock_sensor_synchronizer|                                                        ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sensor_synchronizer                                                                                                                                                                           ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                      |clock_to_sample_div2_synchronizer|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_to_sample_div2_synchronizer                                                                                                                                                                   ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                      |idle_inserter|                                                                    ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter                                                                                                                                                                                       ; altera_avalon_st_idle_inserter                                                   ; altera_jtag_dc_streaming_191                    ;
;                      |idle_remover|                                                                     ; 2.8 (2.8)            ; 3.3 (3.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover                                                                                                                                                                                        ; altera_avalon_st_idle_remover                                                    ; altera_jtag_dc_streaming_191                    ;
;                      |reset_to_sample_synchronizer|                                                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|reset_to_sample_synchronizer                                                                                                                                                                        ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                   |sink_crosser|                                                                        ; 18.1 (5.6)           ; 27.8 (11.5)                      ; 9.7 (5.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (5)              ; 55 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser                                                                                                                                                                                                       ; altera_avalon_st_clock_crosser                                                   ; altera_jtag_dc_streaming_191                    ;
;                      |alt_rst_req_sync_in_rst|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|alt_rst_req_sync_in_rst                                                                                                                                                                               ; altera_reset_synchronizer                                                        ; altera_jtag_dc_streaming_191                    ;
;                      |alt_rst_req_sync_out_rst|                                                         ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|alt_rst_req_sync_out_rst                                                                                                                                                                              ; altera_reset_synchronizer                                                        ; altera_jtag_dc_streaming_191                    ;
;                      |in_to_out_synchronizer|                                                           ; 0.6 (0.6)            ; 1.5 (1.5)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer                                                                                                                                                                                ; altera_std_synchronizer_nocut                                                    ; altera_jtag_dc_streaming_191                    ;
;                      |out_to_in_synchronizer|                                                           ; 1.9 (1.9)            ; 2.5 (2.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer                                                                                                                                                                                ; altera_std_synchronizer_nocut                                                    ; altera_jtag_dc_streaming_191                    ;
;                      |output_stage|                                                                     ; 8.5 (8.5)            ; 9.8 (9.8)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_jtag_dc_streaming_191                    ;
;                   |source_crosser|                                                                      ; 6.9 (4.6)            ; 13.2 (8.7)                       ; 6.2 (4.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 27 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser                                                                                                                                                                                                     ; altera_jtag_src_crosser                                                          ; altera_jtag_dc_streaming_191                    ;
;                      |crosser|                                                                          ; 2.3 (0.3)            ; 4.5 (1.0)                        ; 2.2 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 9 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser                                                                                                                                                                                             ; altera_jtag_control_signal_crosser                                               ; altera_jtag_dc_streaming_191                    ;
;                         |synchronizer|                                                                  ; 2.0 (2.0)            ; 3.5 (3.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser|synchronizer                                                                                                                                                                                ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                   |synchronizer|                                                                        ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer                                                                                                                                                                                                       ; altera_std_synchronizer                                                          ; altera_work                                     ;
;             |p2b|                                                                                       ; 13.4 (13.4)          ; 14.5 (14.5)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0|p2b                                                                                                                                                                                                                                                                          ; altera_avalon_st_packets_to_bytes                                                ; altera_avalon_st_packets_to_bytes_1922          ;
;             |rst_controller|                                                                            ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0|rst_controller                                                                                                                                                                                                                                                               ; altera_reset_controller                                                          ; altera_reset_controller_1922                    ;
;                |alt_rst_sync_uq1|                                                                       ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                              ; altera_reset_synchronizer                                                        ; altera_reset_controller_1922                    ;
;             |transacto|                                                                                 ; 213.7 (0.0)          ; 252.1 (0.0)                      ; 38.9 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 301 (0)             ; 142 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0|transacto                                                                                                                                                                                                                                                                    ; altera_avalon_packets_to_master                                                  ; altera_avalon_packets_to_master_1922            ;
;                |p2m|                                                                                    ; 213.7 (213.7)        ; 252.1 (252.1)                    ; 38.9 (38.9)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 301 (301)           ; 142 (142)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|master_0|master_0|transacto|p2m                                                                                                                                                                                                                                                                ; packets_to_master                                                                ; altera_avalon_packets_to_master_1922            ;
;       |mm_interconnect_0|                                                                               ; 1144.1 (0.0)         ; 1348.0 (0.0)                     ; 206.1 (0.0)                                       ; 2.1 (0.0)                        ; 0.0 (0.0)            ; 1574 (0)            ; 2867 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0                                                                                                                                                                                                                                                                              ; q_sys_altera_mm_interconnect_1920_57nh4yy                                        ; altera_mm_interconnect_1920                     ;
;          |agent_pipeline|                                                                               ; 4.1 (0.0)            ; 6.5 (0.0)                        ; 2.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline                                                                                                                                                                                                                                                               ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 3.7 (3.7)            ; 5.2 (5.2)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline|gen_inst[0].core                                                                                                                                                                                                                                              ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 0.4 (0.4)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline|gen_inst[1].core                                                                                                                                                                                                                                              ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |agent_pipeline_001|                                                                           ; 1.6 (0.0)            ; 2.8 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_001                                                                                                                                                                                                                                                           ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 1.5 (1.5)            ; 2.5 (2.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_001|gen_inst[0].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 0.1 (0.1)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_001|gen_inst[1].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |agent_pipeline_002|                                                                           ; 40.7 (0.0)           ; 42.5 (0.0)                       ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 106 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_002                                                                                                                                                                                                                                                           ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 39.4 (39.4)          ; 40.5 (40.5)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 104 (104)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_002|gen_inst[0].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 1.4 (1.4)            ; 2.0 (2.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_002|gen_inst[1].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |agent_pipeline_003|                                                                           ; 6.1 (0.0)            ; 9.8 (0.0)                        ; 3.8 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 25 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_003                                                                                                                                                                                                                                                           ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 5.9 (5.9)            ; 9.5 (9.5)                        ; 3.6 (3.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_003|gen_inst[1].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |agent_pipeline_004|                                                                           ; 39.8 (0.0)           ; 43.0 (0.0)                       ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 106 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_004                                                                                                                                                                                                                                                           ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 38.4 (38.4)          ; 41.3 (41.3)                      ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 104 (104)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_004|gen_inst[0].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 1.4 (1.4)            ; 1.7 (1.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_004|gen_inst[1].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |agent_pipeline_005|                                                                           ; 5.5 (0.0)            ; 9.3 (0.0)                        ; 4.1 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 25 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_005                                                                                                                                                                                                                                                           ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 5.3 (5.3)            ; 8.8 (8.8)                        ; 3.7 (3.7)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_005|gen_inst[0].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_005|gen_inst[1].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |agent_pipeline_006|                                                                           ; 40.2 (0.0)           ; 42.2 (0.0)                       ; 1.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 106 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_006                                                                                                                                                                                                                                                           ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 38.9 (38.9)          ; 40.2 (40.2)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 104 (104)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_006|gen_inst[0].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 1.4 (1.4)            ; 2.0 (2.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_006|gen_inst[1].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |agent_pipeline_007|                                                                           ; 4.8 (0.0)            ; 8.8 (0.0)                        ; 4.2 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 25 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_007                                                                                                                                                                                                                                                           ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 4.7 (4.7)            ; 8.6 (8.6)                        ; 4.0 (4.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_007|gen_inst[0].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 0.1 (0.1)            ; 0.2 (0.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_007|gen_inst[1].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |agent_pipeline_008|                                                                           ; 40.3 (0.0)           ; 42.5 (0.0)                       ; 2.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 106 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_008                                                                                                                                                                                                                                                           ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 38.9 (38.9)          ; 40.5 (40.5)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 104 (104)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_008|gen_inst[0].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 1.4 (1.4)            ; 2.0 (2.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_008|gen_inst[1].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |agent_pipeline_009|                                                                           ; 4.9 (0.0)            ; 10.8 (0.0)                       ; 6.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 25 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_009                                                                                                                                                                                                                                                           ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 4.7 (4.7)            ; 10.5 (10.5)                      ; 5.8 (5.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_009|gen_inst[0].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_009|gen_inst[1].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |agent_pipeline_010|                                                                           ; 40.3 (0.0)           ; 43.5 (0.0)                       ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 106 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_010                                                                                                                                                                                                                                                           ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 38.9 (38.9)          ; 41.5 (41.5)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 104 (104)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_010|gen_inst[0].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 1.4 (1.4)            ; 2.0 (2.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_010|gen_inst[1].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |agent_pipeline_011|                                                                           ; 4.8 (0.0)            ; 12.2 (0.0)                       ; 7.7 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 25 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_011                                                                                                                                                                                                                                                           ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 4.6 (4.6)            ; 11.7 (11.7)                      ; 7.4 (7.4)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_011|gen_inst[0].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_011|gen_inst[1].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |agent_pipeline_012|                                                                           ; 39.6 (0.0)           ; 43.5 (0.0)                       ; 3.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 106 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_012                                                                                                                                                                                                                                                           ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 38.3 (38.3)          ; 41.5 (41.5)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 104 (104)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_012|gen_inst[0].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 1.4 (1.4)            ; 2.0 (2.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_012|gen_inst[1].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |agent_pipeline_013|                                                                           ; 4.8 (0.0)            ; 11.4 (0.0)                       ; 6.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 25 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_013                                                                                                                                                                                                                                                           ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 4.6 (4.6)            ; 10.9 (10.9)                      ; 6.3 (6.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_013|gen_inst[0].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_013|gen_inst[1].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |agent_pipeline_014|                                                                           ; 19.8 (0.0)           ; 20.5 (0.0)                       ; 0.8 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 48 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_014                                                                                                                                                                                                                                                           ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 17.3 (17.3)          ; 18.0 (18.0)                      ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 24 (24)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_014|gen_inst[0].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_014|gen_inst[1].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |agent_pipeline_015|                                                                           ; 11.2 (0.0)           ; 11.7 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_015                                                                                                                                                                                                                                                           ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 8.0 (8.0)            ; 8.2 (8.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_015|gen_inst[0].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 3.2 (3.2)            ; 3.5 (3.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_015|gen_inst[1].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |agent_pipeline_016|                                                                           ; 20.0 (0.0)           ; 20.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 48 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_016                                                                                                                                                                                                                                                           ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 17.5 (17.5)          ; 18.0 (18.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_016|gen_inst[0].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_016|gen_inst[1].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |agent_pipeline_017|                                                                           ; 11.2 (0.0)           ; 11.5 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_017                                                                                                                                                                                                                                                           ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_017|gen_inst[0].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 3.2 (3.2)            ; 3.5 (3.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_017|gen_inst[1].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |agent_pipeline_018|                                                                           ; 20.0 (0.0)           ; 20.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 48 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_018                                                                                                                                                                                                                                                           ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 17.5 (17.5)          ; 18.0 (18.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_018|gen_inst[0].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_018|gen_inst[1].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |agent_pipeline_019|                                                                           ; 11.5 (0.0)           ; 11.7 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_019                                                                                                                                                                                                                                                           ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_019|gen_inst[0].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 3.5 (3.5)            ; 3.7 (3.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|agent_pipeline_019|gen_inst[1].core                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |cmd_demux|                                                                                    ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|cmd_demux                                                                                                                                                                                                                                                                    ; q_sys_altera_merlin_demultiplexer_1921_tbc4z7i                                   ; altera_merlin_demultiplexer_1921                ;
;          |crosser|                                                                                      ; 14.8 (0.0)           ; 20.0 (0.0)                       ; 5.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 58 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser                                                                                                                                                                                                                                                                      ; q_sys_hs_clk_xer_1940_suurwgi                                                    ; hs_clk_xer_1940                                 ;
;             |async_clock_crosser.clock_xer|                                                             ; 14.8 (11.8)          ; 20.0 (16.7)                      ; 5.2 (4.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 58 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser|async_clock_crosser.clock_xer                                                                                                                                                                                                                                        ; altera_avalon_st_clock_crosser                                                   ; hs_clk_xer_1940                                 ;
;                |alt_rst_req_sync_in_rst|                                                                ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                                                                                                ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                |alt_rst_req_sync_out_rst|                                                               ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                                                                                               ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                |in_to_out_synchronizer|                                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;                |out_to_in_synchronizer|                                                                 ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;          |crosser_001|                                                                                  ; 14.6 (0.0)           ; 21.3 (0.0)                       ; 6.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 58 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser_001                                                                                                                                                                                                                                                                  ; q_sys_hs_clk_xer_1940_suurwgi                                                    ; hs_clk_xer_1940                                 ;
;             |async_clock_crosser.clock_xer|                                                             ; 14.6 (12.2)          ; 21.3 (17.0)                      ; 6.7 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 58 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer                                                                                                                                                                                                                                    ; altera_avalon_st_clock_crosser                                                   ; hs_clk_xer_1940                                 ;
;                |alt_rst_req_sync_in_rst|                                                                ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                                                                                            ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                |alt_rst_req_sync_out_rst|                                                               ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                                                                                           ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                |in_to_out_synchronizer|                                                                 ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;                |out_to_in_synchronizer|                                                                 ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;          |crosser_002|                                                                                  ; 14.9 (0.0)           ; 24.0 (0.0)                       ; 9.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 58 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser_002                                                                                                                                                                                                                                                                  ; q_sys_hs_clk_xer_1940_suurwgi                                                    ; hs_clk_xer_1940                                 ;
;             |async_clock_crosser.clock_xer|                                                             ; 14.9 (13.2)          ; 24.0 (19.0)                      ; 9.1 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 58 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer                                                                                                                                                                                                                                    ; altera_avalon_st_clock_crosser                                                   ; hs_clk_xer_1940                                 ;
;                |alt_rst_req_sync_in_rst|                                                                ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                                                                                            ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                |alt_rst_req_sync_out_rst|                                                               ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                                                                                           ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                |in_to_out_synchronizer|                                                                 ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;                |out_to_in_synchronizer|                                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;          |crosser_003|                                                                                  ; 9.4 (0.0)            ; 14.3 (0.0)                       ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser_003                                                                                                                                                                                                                                                                  ; q_sys_hs_clk_xer_1940_suurwgi                                                    ; hs_clk_xer_1940                                 ;
;             |async_clock_crosser.clock_xer|                                                             ; 9.4 (6.9)            ; 14.3 (9.8)                       ; 5.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 32 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer                                                                                                                                                                                                                                    ; altera_avalon_st_clock_crosser                                                   ; hs_clk_xer_1940                                 ;
;                |alt_rst_req_sync_in_rst|                                                                ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                                                                                            ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                |alt_rst_req_sync_out_rst|                                                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                                                                                           ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                |in_to_out_synchronizer|                                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;                |out_to_in_synchronizer|                                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;          |crosser_004|                                                                                  ; 8.6 (0.0)            ; 15.8 (0.0)                       ; 7.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser_004                                                                                                                                                                                                                                                                  ; q_sys_hs_clk_xer_1940_suurwgi                                                    ; hs_clk_xer_1940                                 ;
;             |async_clock_crosser.clock_xer|                                                             ; 8.6 (6.4)            ; 15.8 (11.5)                      ; 7.2 (5.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 32 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer                                                                                                                                                                                                                                    ; altera_avalon_st_clock_crosser                                                   ; hs_clk_xer_1940                                 ;
;                |alt_rst_req_sync_in_rst|                                                                ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                                                                                            ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                |alt_rst_req_sync_out_rst|                                                               ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                                                                                           ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                |in_to_out_synchronizer|                                                                 ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;                |out_to_in_synchronizer|                                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;          |crosser_005|                                                                                  ; 9.1 (0.0)            ; 15.8 (0.0)                       ; 6.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser_005                                                                                                                                                                                                                                                                  ; q_sys_hs_clk_xer_1940_suurwgi                                                    ; hs_clk_xer_1940                                 ;
;             |async_clock_crosser.clock_xer|                                                             ; 9.1 (6.9)            ; 15.8 (11.5)                      ; 6.7 (4.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 32 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer                                                                                                                                                                                                                                    ; altera_avalon_st_clock_crosser                                                   ; hs_clk_xer_1940                                 ;
;                |alt_rst_req_sync_in_rst|                                                                ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                                                                                            ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                |alt_rst_req_sync_out_rst|                                                               ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                                                                                           ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                |in_to_out_synchronizer|                                                                 ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;                |out_to_in_synchronizer|                                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;          |limiter_pipeline|                                                                             ; 47.1 (0.0)           ; 52.8 (0.0)                       ; 5.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (0)              ; 126 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|limiter_pipeline                                                                                                                                                                                                                                                             ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 37.8 (37.8)          ; 43.0 (43.0)                      ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (55)             ; 104 (104)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|limiter_pipeline|gen_inst[0].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 9.3 (9.3)            ; 9.8 (9.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|limiter_pipeline|gen_inst[1].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |limiter_pipeline_001|                                                                         ; 7.7 (0.0)            ; 11.2 (0.0)                       ; 3.8 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|limiter_pipeline_001                                                                                                                                                                                                                                                         ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 7.0 (7.0)            ; 10.7 (10.7)                      ; 3.9 (3.9)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|limiter_pipeline_001|gen_inst[0].core                                                                                                                                                                                                                                        ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|limiter_pipeline_001|gen_inst[1].core                                                                                                                                                                                                                                        ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |master_0_master_agent|                                                                        ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|master_0_master_agent                                                                                                                                                                                                                                                        ; q_sys_altera_merlin_master_agent_1921_2inlndi                                    ; altera_merlin_master_agent_1921                 ;
;          |master_0_master_limiter|                                                                      ; 11.8 (11.8)          ; 14.1 (14.1)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|master_0_master_limiter                                                                                                                                                                                                                                                      ; q_sys_altera_merlin_traffic_limiter_191_kcba44q                                  ; altera_merlin_traffic_limiter_191               ;
;          |mux_pipeline|                                                                                 ; 6.0 (0.0)            ; 7.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline                                                                                                                                                                                                                                                                 ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 4.7 (4.7)            ; 5.0 (5.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline|gen_inst[0].core                                                                                                                                                                                                                                                ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 1.4 (1.4)            ; 2.0 (2.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline|gen_inst[1].core                                                                                                                                                                                                                                                ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |mux_pipeline_001|                                                                             ; 40.1 (0.0)           ; 44.5 (0.0)                       ; 4.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 106 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_001                                                                                                                                                                                                                                                             ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 38.7 (38.7)          ; 42.5 (42.5)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 104 (104)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_001|gen_inst[0].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 1.4 (1.4)            ; 2.0 (2.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_001|gen_inst[1].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |mux_pipeline_002|                                                                             ; 38.5 (0.0)           ; 45.0 (0.0)                       ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 106 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_002                                                                                                                                                                                                                                                             ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 37.2 (37.2)          ; 43.3 (43.3)                      ; 6.1 (6.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 104 (104)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_002|gen_inst[0].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 1.4 (1.4)            ; 1.7 (1.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_002|gen_inst[1].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |mux_pipeline_003|                                                                             ; 40.3 (0.0)           ; 44.5 (0.0)                       ; 4.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 106 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_003                                                                                                                                                                                                                                                             ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 38.9 (38.9)          ; 42.8 (42.8)                      ; 3.9 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 104 (104)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_003|gen_inst[0].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 1.4 (1.4)            ; 1.7 (1.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_003|gen_inst[1].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |mux_pipeline_004|                                                                             ; 40.7 (0.0)           ; 44.0 (0.0)                       ; 3.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 106 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_004                                                                                                                                                                                                                                                             ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 39.4 (39.4)          ; 42.3 (42.3)                      ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 104 (104)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_004|gen_inst[0].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 1.3 (1.3)            ; 1.7 (1.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_004|gen_inst[1].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |mux_pipeline_005|                                                                             ; 40.6 (0.0)           ; 46.0 (0.0)                       ; 5.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 106 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_005                                                                                                                                                                                                                                                             ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 39.2 (39.2)          ; 44.3 (44.3)                      ; 5.1 (5.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 104 (104)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_005|gen_inst[0].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 1.4 (1.4)            ; 1.7 (1.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_005|gen_inst[1].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |mux_pipeline_006|                                                                             ; 39.9 (0.0)           ; 45.0 (0.0)                       ; 5.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 106 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_006                                                                                                                                                                                                                                                             ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 38.6 (38.6)          ; 43.0 (43.0)                      ; 4.4 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 104 (104)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 1.4 (1.4)            ; 2.0 (2.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_006|gen_inst[1].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |mux_pipeline_007|                                                                             ; 20.4 (0.0)           ; 22.5 (0.0)                       ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 48 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_007                                                                                                                                                                                                                                                             ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 17.7 (17.7)          ; 19.3 (19.3)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_007|gen_inst[0].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 2.7 (2.7)            ; 3.2 (3.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_007|gen_inst[1].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |mux_pipeline_008|                                                                             ; 20.4 (0.0)           ; 21.5 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 48 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_008                                                                                                                                                                                                                                                             ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 17.7 (17.7)          ; 18.3 (18.3)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_008|gen_inst[0].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 2.7 (2.7)            ; 3.2 (3.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_008|gen_inst[1].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |mux_pipeline_009|                                                                             ; 20.4 (0.0)           ; 22.0 (0.0)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 48 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_009                                                                                                                                                                                                                                                             ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 17.7 (17.7)          ; 18.8 (18.8)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_009|gen_inst[0].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 2.7 (2.7)            ; 3.2 (3.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_009|gen_inst[1].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |mux_pipeline_010|                                                                             ; 6.7 (0.0)            ; 7.3 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_010                                                                                                                                                                                                                                                             ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 6.4 (6.4)            ; 6.9 (6.9)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_010|gen_inst[0].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_010|gen_inst[1].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |mux_pipeline_011|                                                                             ; 24.9 (0.0)           ; 28.5 (0.0)                       ; 3.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 67 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_011                                                                                                                                                                                                                                                             ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 24.4 (24.4)          ; 28.0 (28.0)                      ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_011|gen_inst[0].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_011|gen_inst[1].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |mux_pipeline_012|                                                                             ; 23.8 (0.0)           ; 28.0 (0.0)                       ; 4.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 67 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_012                                                                                                                                                                                                                                                             ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 23.5 (23.5)          ; 27.5 (27.5)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_012|gen_inst[0].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_012|gen_inst[1].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |mux_pipeline_013|                                                                             ; 25.2 (0.0)           ; 26.4 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 67 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_013                                                                                                                                                                                                                                                             ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 25.1 (25.1)          ; 26.2 (26.2)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_013|gen_inst[0].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 0.1 (0.1)            ; 0.2 (0.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_013|gen_inst[1].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |mux_pipeline_014|                                                                             ; 25.9 (0.0)           ; 26.8 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 67 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_014                                                                                                                                                                                                                                                             ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 25.7 (25.7)          ; 26.5 (26.5)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_014|gen_inst[0].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_014|gen_inst[1].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |mux_pipeline_015|                                                                             ; 24.9 (0.0)           ; 28.0 (0.0)                       ; 3.3 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 67 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_015                                                                                                                                                                                                                                                             ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 24.5 (24.5)          ; 27.5 (27.5)                      ; 3.1 (3.1)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 35 (35)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_015|gen_inst[0].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_015|gen_inst[1].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |mux_pipeline_016|                                                                             ; 25.1 (0.0)           ; 29.7 (0.0)                       ; 4.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 67 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_016                                                                                                                                                                                                                                                             ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 24.7 (24.7)          ; 29.2 (29.2)                      ; 4.4 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_016|gen_inst[0].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_016|gen_inst[1].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |mux_pipeline_017|                                                                             ; 7.0 (0.0)            ; 8.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_017                                                                                                                                                                                                                                                             ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 6.5 (6.5)            ; 7.8 (7.8)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_017|gen_inst[0].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_017|gen_inst[1].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |mux_pipeline_018|                                                                             ; 7.4 (0.0)            ; 8.5 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_018                                                                                                                                                                                                                                                             ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 7.0 (7.0)            ; 7.8 (7.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_018|gen_inst[0].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 0.4 (0.4)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_018|gen_inst[1].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |mux_pipeline_019|                                                                             ; 7.3 (0.0)            ; 10.5 (0.0)                       ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_019                                                                                                                                                                                                                                                             ; q_sys_altera_avalon_st_pipeline_stage_1930_bv2ucky                               ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[0].core|                                                                          ; 6.9 (6.9)            ; 9.8 (9.8)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_019|gen_inst[0].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;             |gen_inst[1].core|                                                                          ; 0.4 (0.4)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|mux_pipeline_019|gen_inst[1].core                                                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;          |product_info_0_avalon_slave_0_agent|                                                          ; 1.5 (1.5)            ; 1.8 (1.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|product_info_0_avalon_slave_0_agent                                                                                                                                                                                                                                          ; q_sys_altera_merlin_slave_agent_1921_b6r3djy                                     ; altera_merlin_slave_agent_1921                  ;
;          |product_info_0_avalon_slave_0_agent_rsp_fifo|                                                 ; 1.8 (1.8)            ; 1.9 (1.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|product_info_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                 ; q_sys_altera_avalon_sc_fifo_1931_fzgstwy                                         ; altera_avalon_sc_fifo_1931                      ;
;          |product_info_0_avalon_slave_0_translator|                                                     ; 2.9 (2.9)            ; 5.2 (5.2)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|product_info_0_avalon_slave_0_translator                                                                                                                                                                                                                                     ; q_sys_altera_merlin_slave_translator_191_x56fcki                                 ; altera_merlin_slave_translator_191              ;
;          |qsfp_xcvr_atx_pll1_reconfig_avmm0_agent|                                                      ; 0.7 (0.3)            ; 0.7 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|qsfp_xcvr_atx_pll1_reconfig_avmm0_agent                                                                                                                                                                                                                                      ; q_sys_altera_merlin_slave_agent_1921_b6r3djy                                     ; altera_merlin_slave_agent_1921                  ;
;             |uncompressor|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|qsfp_xcvr_atx_pll1_reconfig_avmm0_agent|uncompressor                                                                                                                                                                                                                         ; altera_merlin_burst_uncompressor                                                 ; altera_merlin_slave_agent_1921                  ;
;          |qsfp_xcvr_atx_pll1_reconfig_avmm0_agent_rdata_fifo|                                           ; 7.7 (7.7)            ; 11.5 (11.5)                      ; 3.9 (3.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 19 (19)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|qsfp_xcvr_atx_pll1_reconfig_avmm0_agent_rdata_fifo                                                                                                                                                                                                                           ; q_sys_altera_avalon_sc_fifo_1931_fzgstwy                                         ; altera_avalon_sc_fifo_1931                      ;
;          |qsfp_xcvr_atx_pll1_reconfig_avmm0_agent_rsp_fifo|                                             ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|qsfp_xcvr_atx_pll1_reconfig_avmm0_agent_rsp_fifo                                                                                                                                                                                                                             ; q_sys_altera_avalon_sc_fifo_1931_fzgstwy                                         ; altera_avalon_sc_fifo_1931                      ;
;          |qsfp_xcvr_atx_pll1_reconfig_avmm0_translator|                                                 ; 2.9 (2.9)            ; 5.2 (5.2)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|qsfp_xcvr_atx_pll1_reconfig_avmm0_translator                                                                                                                                                                                                                                 ; q_sys_altera_merlin_slave_translator_191_x56fcki                                 ; altera_merlin_slave_translator_191              ;
;          |qsfp_xcvr_atx_pll_reconfig_avmm0_agent|                                                       ; 0.5 (0.2)            ; 0.7 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|qsfp_xcvr_atx_pll_reconfig_avmm0_agent                                                                                                                                                                                                                                       ; q_sys_altera_merlin_slave_agent_1921_b6r3djy                                     ; altera_merlin_slave_agent_1921                  ;
;             |uncompressor|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|qsfp_xcvr_atx_pll_reconfig_avmm0_agent|uncompressor                                                                                                                                                                                                                          ; altera_merlin_burst_uncompressor                                                 ; altera_merlin_slave_agent_1921                  ;
;          |qsfp_xcvr_atx_pll_reconfig_avmm0_agent_rdata_fifo|                                            ; 9.4 (9.4)            ; 9.5 (9.5)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 19 (19)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|qsfp_xcvr_atx_pll_reconfig_avmm0_agent_rdata_fifo                                                                                                                                                                                                                            ; q_sys_altera_avalon_sc_fifo_1931_fzgstwy                                         ; altera_avalon_sc_fifo_1931                      ;
;          |qsfp_xcvr_atx_pll_reconfig_avmm0_agent_rsp_fifo|                                              ; 2.7 (2.7)            ; 2.8 (2.8)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|qsfp_xcvr_atx_pll_reconfig_avmm0_agent_rsp_fifo                                                                                                                                                                                                                              ; q_sys_altera_avalon_sc_fifo_1931_fzgstwy                                         ; altera_avalon_sc_fifo_1931                      ;
;          |qsfp_xcvr_atx_pll_reconfig_avmm0_translator|                                                  ; 3.1 (3.1)            ; 4.9 (4.9)                        ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|qsfp_xcvr_atx_pll_reconfig_avmm0_translator                                                                                                                                                                                                                                  ; q_sys_altera_merlin_slave_translator_191_x56fcki                                 ; altera_merlin_slave_translator_191              ;
;          |qsfp_xcvr_test_0_mm_bridge_0_s0_agent|                                                        ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|qsfp_xcvr_test_0_mm_bridge_0_s0_agent                                                                                                                                                                                                                                        ; q_sys_altera_merlin_slave_agent_1921_b6r3djy                                     ; altera_merlin_slave_agent_1921                  ;
;          |qsfp_xcvr_test_0_mm_bridge_0_s0_agent_rsp_fifo|                                               ; 3.3 (3.3)            ; 3.8 (3.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|qsfp_xcvr_test_0_mm_bridge_0_s0_agent_rsp_fifo                                                                                                                                                                                                                               ; q_sys_altera_avalon_sc_fifo_1931_fzgstwy                                         ; altera_avalon_sc_fifo_1931                      ;
;          |qsfp_xcvr_test_1_mm_bridge_0_s0_agent|                                                        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|qsfp_xcvr_test_1_mm_bridge_0_s0_agent                                                                                                                                                                                                                                        ; q_sys_altera_merlin_slave_agent_1921_b6r3djy                                     ; altera_merlin_slave_agent_1921                  ;
;          |qsfp_xcvr_test_1_mm_bridge_0_s0_agent_rsp_fifo|                                               ; 3.3 (3.3)            ; 4.0 (4.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|qsfp_xcvr_test_1_mm_bridge_0_s0_agent_rsp_fifo                                                                                                                                                                                                                               ; q_sys_altera_avalon_sc_fifo_1931_fzgstwy                                         ; altera_avalon_sc_fifo_1931                      ;
;          |qsfp_xcvr_test_3_mm_bridge_0_s0_agent|                                                        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|qsfp_xcvr_test_3_mm_bridge_0_s0_agent                                                                                                                                                                                                                                        ; q_sys_altera_merlin_slave_agent_1921_b6r3djy                                     ; altera_merlin_slave_agent_1921                  ;
;          |qsfp_xcvr_test_3_mm_bridge_0_s0_agent_rsp_fifo|                                               ; 3.4 (3.4)            ; 3.8 (3.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|qsfp_xcvr_test_3_mm_bridge_0_s0_agent_rsp_fifo                                                                                                                                                                                                                               ; q_sys_altera_avalon_sc_fifo_1931_fzgstwy                                         ; altera_avalon_sc_fifo_1931                      ;
;          |qsfp_xcvr_test_4_mm_bridge_0_s0_agent|                                                        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|qsfp_xcvr_test_4_mm_bridge_0_s0_agent                                                                                                                                                                                                                                        ; q_sys_altera_merlin_slave_agent_1921_b6r3djy                                     ; altera_merlin_slave_agent_1921                  ;
;          |qsfp_xcvr_test_4_mm_bridge_0_s0_agent_rsp_fifo|                                               ; 3.3 (3.3)            ; 3.8 (3.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|qsfp_xcvr_test_4_mm_bridge_0_s0_agent_rsp_fifo                                                                                                                                                                                                                               ; q_sys_altera_avalon_sc_fifo_1931_fzgstwy                                         ; altera_avalon_sc_fifo_1931                      ;
;          |router|                                                                                       ; 10.0 (10.0)          ; 12.1 (12.1)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|router                                                                                                                                                                                                                                                                       ; q_sys_altera_merlin_router_1921_lnketcy                                          ; altera_merlin_router_1921                       ;
;          |rsp_mux|                                                                                      ; 62.0 (62.0)          ; 79.2 (79.2)                      ; 17.6 (17.6)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 137 (137)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                                                                      ; q_sys_altera_merlin_multiplexer_1922_veanixq                                     ; altera_merlin_multiplexer_1922                  ;
;          |sdi_xcvr_atx_pll_reconfig_avmm0_agent|                                                        ; 0.7 (0.3)            ; 0.7 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|sdi_xcvr_atx_pll_reconfig_avmm0_agent                                                                                                                                                                                                                                        ; q_sys_altera_merlin_slave_agent_1921_b6r3djy                                     ; altera_merlin_slave_agent_1921                  ;
;             |uncompressor|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|sdi_xcvr_atx_pll_reconfig_avmm0_agent|uncompressor                                                                                                                                                                                                                           ; altera_merlin_burst_uncompressor                                                 ; altera_merlin_slave_agent_1921                  ;
;          |sdi_xcvr_atx_pll_reconfig_avmm0_agent_rdata_fifo|                                             ; 8.2 (8.2)            ; 11.5 (11.5)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|sdi_xcvr_atx_pll_reconfig_avmm0_agent_rdata_fifo                                                                                                                                                                                                                             ; q_sys_altera_avalon_sc_fifo_1931_fzgstwy                                         ; altera_avalon_sc_fifo_1931                      ;
;          |sdi_xcvr_atx_pll_reconfig_avmm0_agent_rsp_fifo|                                               ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|sdi_xcvr_atx_pll_reconfig_avmm0_agent_rsp_fifo                                                                                                                                                                                                                               ; q_sys_altera_avalon_sc_fifo_1931_fzgstwy                                         ; altera_avalon_sc_fifo_1931                      ;
;          |sdi_xcvr_atx_pll_reconfig_avmm0_translator|                                                   ; 2.3 (2.3)            ; 4.7 (4.7)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|sdi_xcvr_atx_pll_reconfig_avmm0_translator                                                                                                                                                                                                                                   ; q_sys_altera_merlin_slave_translator_191_x56fcki                                 ; altera_merlin_slave_translator_191              ;
;          |sdi_xcvr_test_0_mm_bridge_0_s0_agent|                                                         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|sdi_xcvr_test_0_mm_bridge_0_s0_agent                                                                                                                                                                                                                                         ; q_sys_altera_merlin_slave_agent_1921_b6r3djy                                     ; altera_merlin_slave_agent_1921                  ;
;          |sdi_xcvr_test_0_mm_bridge_0_s0_agent_rsp_fifo|                                                ; 3.3 (3.3)            ; 4.0 (4.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|sdi_xcvr_test_0_mm_bridge_0_s0_agent_rsp_fifo                                                                                                                                                                                                                                ; q_sys_altera_avalon_sc_fifo_1931_fzgstwy                                         ; altera_avalon_sc_fifo_1931                      ;
;          |sdi_xcvr_test_1_mm_bridge_0_s0_agent|                                                         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|sdi_xcvr_test_1_mm_bridge_0_s0_agent                                                                                                                                                                                                                                         ; q_sys_altera_merlin_slave_agent_1921_b6r3djy                                     ; altera_merlin_slave_agent_1921                  ;
;          |sdi_xcvr_test_1_mm_bridge_0_s0_agent_rsp_fifo|                                                ; 3.3 (3.3)            ; 4.0 (4.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|mm_interconnect_0|sdi_xcvr_test_1_mm_bridge_0_s0_agent_rsp_fifo                                                                                                                                                                                                                                ; q_sys_altera_avalon_sc_fifo_1931_fzgstwy                                         ; altera_avalon_sc_fifo_1931                      ;
;       |product_info_0|                                                                                  ; 2.7 (0.0)            ; 3.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|product_info_0                                                                                                                                                                                                                                                                                 ; q_sys_product_info_0                                                             ; q_sys_product_info_0                            ;
;          |q_sys_product_info_0|                                                                         ; 2.7 (2.7)            ; 3.5 (3.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|product_info_0|q_sys_product_info_0                                                                                                                                                                                                                                                            ; product_info                                                                     ; product_info_10                                 ;
;       |qsfp_xcvr_atx_pll|                                                                               ; 34.2 (0.0)           ; 45.6 (0.0)                       ; 11.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_atx_pll                                                                                                                                                                                                                                                                              ; q_sys_xcvr_atx_pll_s10_htile_1                                                   ; q_sys_xcvr_atx_pll_s10_htile_1                  ;
;          |q_sys_xcvr_atx_pll_s10_htile_1|                                                               ; 34.2 (0.0)           ; 45.6 (0.0)                       ; 11.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_atx_pll|q_sys_xcvr_atx_pll_s10_htile_1                                                                                                                                                                                                                                               ; q_sys_xcvr_atx_pll_s10_htile_1_altera_xcvr_atx_pll_s10_htile_1911_fqxjnvi        ; altera_xcvr_atx_pll_s10_htile_1911              ;
;             |alt_xcvr_atx_pll_optional_rcfg_logic|                                                      ; 26.1 (6.4)           ; 30.7 (7.4)                       ; 4.6 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (14)             ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_atx_pll|q_sys_xcvr_atx_pll_s10_htile_1|alt_xcvr_atx_pll_optional_rcfg_logic                                                                                                                                                                                                          ; alt_xcvr_pll_rcfg_opt_logic_fqxjnvi                                              ; altera_xcvr_atx_pll_s10_htile_1911              ;
;                |g_arbiter_enable.alt_xcvr_rcfg_arb|                                                     ; 10.9 (8.9)           ; 12.2 (10.2)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (20)             ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_atx_pll|q_sys_xcvr_atx_pll_s10_htile_1|alt_xcvr_atx_pll_optional_rcfg_logic|g_arbiter_enable.alt_xcvr_rcfg_arb                                                                                                                                                                       ; alt_xcvr_pll_rcfg_arb                                                            ; altera_xcvr_atx_pll_s10_htile_1911              ;
;                   |g_arb[0].arbiter_inst|                                                               ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_atx_pll|q_sys_xcvr_atx_pll_s10_htile_1|alt_xcvr_atx_pll_optional_rcfg_logic|g_arbiter_enable.alt_xcvr_rcfg_arb|g_arb[0].arbiter_inst                                                                                                                                                 ; alt_xcvr_arbiter                                                                 ; altera_xcvr_atx_pll_s10_htile_1911              ;
;                |g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|           ; 8.9 (7.7)            ; 11.1 (9.0)                       ; 2.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (12)             ; 13 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_atx_pll|q_sys_xcvr_atx_pll_s10_htile_1|alt_xcvr_atx_pll_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr                                                                                                                             ; alt_xcvr_pll_avmm_csr                                                            ; altera_xcvr_atx_pll_s10_htile_1911              ;
;                   |en_stat_reg.rx_is_locked_sync|                                                       ; 1.1 (1.1)            ; 2.1 (2.1)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_atx_pll|q_sys_xcvr_atx_pll_s10_htile_1|alt_xcvr_atx_pll_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|en_stat_reg.rx_is_locked_sync                                                                                               ; alt_xcvr_resync                                                                  ; altera_xcvr_atx_pll_s10_htile_1911              ;
;             |s10_xcvr_avmm_inst|                                                                        ; 8.1 (1.3)            ; 14.9 (1.5)                       ; 6.8 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (2)              ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_atx_pll|q_sys_xcvr_atx_pll_s10_htile_1|s10_xcvr_avmm_inst                                                                                                                                                                                                                            ; ct1_xcvr_avmm2                                                                   ; altera_work                                     ;
;                |avmm_atom_insts[0].g_no_hip.ct1_xcvr_avmm_soft_logic_inst|                              ; 6.7 (6.7)            ; 13.4 (13.4)                      ; 6.7 (6.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_atx_pll|q_sys_xcvr_atx_pll_s10_htile_1|s10_xcvr_avmm_inst|avmm_atom_insts[0].g_no_hip.ct1_xcvr_avmm_soft_logic_inst                                                                                                                                                                  ; ct1_xcvr_avmm_soft_logic                                                         ; altera_work                                     ;
;       |qsfp_xcvr_atx_pll1|                                                                              ; 35.1 (0.0)           ; 48.0 (0.0)                       ; 13.0 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_atx_pll1                                                                                                                                                                                                                                                                             ; q_sys_xcvr_atx_pll_s10_htile_2                                                   ; q_sys_xcvr_atx_pll_s10_htile_2                  ;
;          |q_sys_xcvr_atx_pll_s10_htile_2|                                                               ; 35.1 (0.0)           ; 48.0 (0.0)                       ; 13.0 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_atx_pll1|q_sys_xcvr_atx_pll_s10_htile_2                                                                                                                                                                                                                                              ; q_sys_xcvr_atx_pll_s10_htile_2_altera_xcvr_atx_pll_s10_htile_1911_pzhfdgq        ; altera_xcvr_atx_pll_s10_htile_1911              ;
;             |alt_xcvr_atx_pll_optional_rcfg_logic|                                                      ; 27.2 (6.7)           ; 33.1 (7.6)                       ; 6.0 (0.9)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 49 (14)             ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_atx_pll1|q_sys_xcvr_atx_pll_s10_htile_2|alt_xcvr_atx_pll_optional_rcfg_logic                                                                                                                                                                                                         ; alt_xcvr_pll_rcfg_opt_logic_pzhfdgq                                              ; altera_xcvr_atx_pll_s10_htile_1911              ;
;                |g_arbiter_enable.alt_xcvr_rcfg_arb|                                                     ; 11.4 (9.4)           ; 12.5 (10.5)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (20)             ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_atx_pll1|q_sys_xcvr_atx_pll_s10_htile_2|alt_xcvr_atx_pll_optional_rcfg_logic|g_arbiter_enable.alt_xcvr_rcfg_arb                                                                                                                                                                      ; alt_xcvr_pll_rcfg_arb                                                            ; altera_xcvr_atx_pll_s10_htile_1911              ;
;                   |g_arb[0].arbiter_inst|                                                               ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_atx_pll1|q_sys_xcvr_atx_pll_s10_htile_2|alt_xcvr_atx_pll_optional_rcfg_logic|g_arbiter_enable.alt_xcvr_rcfg_arb|g_arb[0].arbiter_inst                                                                                                                                                ; alt_xcvr_arbiter                                                                 ; altera_xcvr_atx_pll_s10_htile_1911              ;
;                |g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|           ; 9.1 (7.6)            ; 13.0 (9.8)                       ; 4.0 (2.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 13 (12)             ; 13 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_atx_pll1|q_sys_xcvr_atx_pll_s10_htile_2|alt_xcvr_atx_pll_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr                                                                                                                            ; alt_xcvr_pll_avmm_csr                                                            ; altera_xcvr_atx_pll_s10_htile_1911              ;
;                   |en_stat_reg.rx_is_locked_sync|                                                       ; 1.4 (1.4)            ; 3.2 (3.2)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_atx_pll1|q_sys_xcvr_atx_pll_s10_htile_2|alt_xcvr_atx_pll_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|en_stat_reg.rx_is_locked_sync                                                                                              ; alt_xcvr_resync                                                                  ; altera_xcvr_atx_pll_s10_htile_1911              ;
;             |s10_xcvr_avmm_inst|                                                                        ; 7.9 (1.3)            ; 14.9 (1.3)                       ; 7.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (2)              ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_atx_pll1|q_sys_xcvr_atx_pll_s10_htile_2|s10_xcvr_avmm_inst                                                                                                                                                                                                                           ; ct1_xcvr_avmm2                                                                   ; altera_work                                     ;
;                |avmm_atom_insts[0].g_no_hip.ct1_xcvr_avmm_soft_logic_inst|                              ; 6.4 (6.4)            ; 13.6 (13.6)                      ; 7.2 (7.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_atx_pll1|q_sys_xcvr_atx_pll_s10_htile_2|s10_xcvr_avmm_inst|avmm_atom_insts[0].g_no_hip.ct1_xcvr_avmm_soft_logic_inst                                                                                                                                                                 ; ct1_xcvr_avmm_soft_logic                                                         ; altera_work                                     ;
;       |qsfp_xcvr_test_0|                                                                                ; 2938.3 (0.0)         ; 3489.3 (0.0)                     ; 563.3 (0.0)                                       ; 12.3 (0.0)                       ; 0.0 (0.0)            ; 4134 (0)            ; 3967 (0)                  ; 0 (0)         ; 98304             ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0                                                                                                                                                                                                                                                                               ; qsfp_xcvr_test                                                                   ; qsfp_xcvr_test                                  ;
;          |default_pma_settings_conf_0|                                                                  ; 68.9 (0.0)           ; 90.0 (0.0)                       ; 21.2 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 83 (0)              ; 114 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|default_pma_settings_conf_0                                                                                                                                                                                                                                                   ; qsfp_xcvr_test_default_pma_settings_conf_0                                       ; qsfp_xcvr_test_default_pma_settings_conf_0      ;
;             |default_pma_settings_conf_0|                                                               ; 68.9 (68.9)          ; 90.0 (90.0)                      ; 21.2 (21.2)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 83 (83)             ; 114 (114)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|default_pma_settings_conf_0|default_pma_settings_conf_0                                                                                                                                                                                                                       ; default_pma_settings_conf                                                        ; default_pma_settings_conf_10                    ;
;          |mm_bridge_0|                                                                                  ; 42.2 (0.0)           ; 50.8 (0.0)                       ; 8.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 137 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_bridge_0                                                                                                                                                                                                                                                                   ; qsfp_xcvr_test_mm_bridge_0                                                       ; qsfp_xcvr_test_mm_bridge_0                      ;
;             |mm_bridge_0|                                                                               ; 42.2 (42.2)          ; 50.8 (50.8)                      ; 8.6 (8.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (56)             ; 137 (137)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_bridge_0|mm_bridge_0                                                                                                                                                                                                                                                       ; qsfp_xcvr_test_mm_bridge_0_altera_avalon_mm_bridge_2001_k2bg7dq                  ; altera_avalon_mm_bridge_2001                    ;
;          |mm_interconnect_0|                                                                            ; 139.3 (0.0)          ; 210.6 (0.0)                      ; 71.6 (0.0)                                        ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 206 (0)             ; 331 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0                                                                                                                                                                                                                                                             ; qsfp_xcvr_test_altera_mm_interconnect_1920_4ix6v3i                               ; altera_mm_interconnect_1920                     ;
;             |cmd_demux_001|                                                                             ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|cmd_demux_001                                                                                                                                                                                                                                               ; qsfp_xcvr_test_altera_merlin_demultiplexer_1921_hidmfdy                          ; altera_merlin_demultiplexer_1921                ;
;             |cmd_mux|                                                                                   ; 16.9 (14.4)          ; 24.3 (21.8)                      ; 7.4 (7.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (47)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|cmd_mux                                                                                                                                                                                                                                                     ; qsfp_xcvr_test_altera_merlin_multiplexer_1922_sx4fypi                            ; altera_merlin_multiplexer_1922                  ;
;                |arb|                                                                                    ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|cmd_mux|arb                                                                                                                                                                                                                                                 ; altera_merlin_arbitrator                                                         ; altera_merlin_multiplexer_1922                  ;
;             |crosser|                                                                                   ; 7.6 (0.0)            ; 14.8 (0.0)                       ; 7.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 29 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|crosser                                                                                                                                                                                                                                                     ; qsfp_xcvr_test_hs_clk_xer_1940_gyeivji                                           ; hs_clk_xer_1940                                 ;
;                |async_clock_crosser.clock_xer|                                                          ; 7.6 (5.6)            ; 14.8 (10.8)                      ; 7.1 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 29 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|crosser|async_clock_crosser.clock_xer                                                                                                                                                                                                                       ; altera_avalon_st_clock_crosser                                                   ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_in_rst|                                                             ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                                                                               ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_out_rst|                                                            ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                                                                              ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |in_to_out_synchronizer|                                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                                ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;                   |out_to_in_synchronizer|                                                              ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                                ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;             |crosser_001|                                                                               ; 28.3 (0.0)           ; 48.2 (0.0)                       ; 20.0 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 106 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|crosser_001                                                                                                                                                                                                                                                 ; qsfp_xcvr_test_hs_clk_xer_1940_gyeivji                                           ; hs_clk_xer_1940                                 ;
;                |async_clock_crosser.clock_xer|                                                          ; 28.3 (26.1)          ; 48.2 (44.3)                      ; 20.0 (18.3)                                       ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 106 (96)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer                                                                                                                                                                                                                   ; altera_avalon_st_clock_crosser                                                   ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_in_rst|                                                             ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                                                                           ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_out_rst|                                                            ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                                                                          ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |in_to_out_synchronizer|                                                              ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;                   |out_to_in_synchronizer|                                                              ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;             |crosser_002|                                                                               ; 8.5 (0.0)            ; 14.1 (0.0)                       ; 5.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|crosser_002                                                                                                                                                                                                                                                 ; qsfp_xcvr_test_hs_clk_xer_1940_gyeivji                                           ; hs_clk_xer_1940                                 ;
;                |async_clock_crosser.clock_xer|                                                          ; 8.5 (6.0)            ; 14.1 (10.5)                      ; 5.5 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 30 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer                                                                                                                                                                                                                   ; altera_avalon_st_clock_crosser                                                   ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_in_rst|                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                                                                           ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_out_rst|                                                            ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                                                                          ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |in_to_out_synchronizer|                                                              ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;                   |out_to_in_synchronizer|                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;             |crosser_003|                                                                               ; 9.2 (0.0)            ; 15.1 (0.0)                       ; 5.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|crosser_003                                                                                                                                                                                                                                                 ; qsfp_xcvr_test_hs_clk_xer_1940_gyeivji                                           ; hs_clk_xer_1940                                 ;
;                |async_clock_crosser.clock_xer|                                                          ; 9.2 (6.7)            ; 15.1 (10.4)                      ; 5.9 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 32 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer                                                                                                                                                                                                                   ; altera_avalon_st_clock_crosser                                                   ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_in_rst|                                                             ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                                                                           ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_out_rst|                                                            ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                                                                          ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |in_to_out_synchronizer|                                                              ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;                   |out_to_in_synchronizer|                                                              ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;             |default_pma_settings_conf_0_avalon_master_agent|                                           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|default_pma_settings_conf_0_avalon_master_agent                                                                                                                                                                                                             ; qsfp_xcvr_test_altera_merlin_master_agent_1921_2inlndi                           ; altera_merlin_master_agent_1921                 ;
;             |default_pma_settings_conf_0_avalon_slave_agent|                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|default_pma_settings_conf_0_avalon_slave_agent                                                                                                                                                                                                              ; qsfp_xcvr_test_altera_merlin_slave_agent_1921_b6r3djy                            ; altera_merlin_slave_agent_1921                  ;
;             |default_pma_settings_conf_0_avalon_slave_agent_rsp_fifo|                                   ; 2.1 (2.1)            ; 3.3 (3.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|default_pma_settings_conf_0_avalon_slave_agent_rsp_fifo                                                                                                                                                                                                     ; qsfp_xcvr_test_altera_avalon_sc_fifo_1931_fzgstwy                                ; altera_avalon_sc_fifo_1931                      ;
;             |default_pma_settings_conf_0_avalon_slave_translator|                                       ; 5.2 (5.2)            ; 8.0 (8.0)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|default_pma_settings_conf_0_avalon_slave_translator                                                                                                                                                                                                         ; qsfp_xcvr_test_altera_merlin_slave_translator_191_x56fcki                        ; altera_merlin_slave_translator_191              ;
;             |mm_bridge_0_m0_agent|                                                                      ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|mm_bridge_0_m0_agent                                                                                                                                                                                                                                        ; qsfp_xcvr_test_altera_merlin_master_agent_1921_2inlndi                           ; altera_merlin_master_agent_1921                 ;
;             |mm_bridge_0_m0_limiter|                                                                    ; 7.7 (7.7)            ; 9.3 (9.3)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|mm_bridge_0_m0_limiter                                                                                                                                                                                                                                      ; qsfp_xcvr_test_altera_merlin_traffic_limiter_191_kcba44q                         ; altera_merlin_traffic_limiter_191               ;
;             |nativephy_loopback_cont_0_csr_agent|                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|nativephy_loopback_cont_0_csr_agent                                                                                                                                                                                                                         ; qsfp_xcvr_test_altera_merlin_slave_agent_1921_b6r3djy                            ; altera_merlin_slave_agent_1921                  ;
;             |nativephy_loopback_cont_0_csr_agent_rsp_fifo|                                              ; 3.0 (3.0)            ; 3.7 (3.7)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|nativephy_loopback_cont_0_csr_agent_rsp_fifo                                                                                                                                                                                                                ; qsfp_xcvr_test_altera_avalon_sc_fifo_1931_fzgstwy                                ; altera_avalon_sc_fifo_1931                      ;
;             |nativephy_loopback_cont_0_csr_translator|                                                  ; 11.1 (11.1)          ; 16.3 (16.3)                      ; 5.3 (5.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|nativephy_loopback_cont_0_csr_translator                                                                                                                                                                                                                    ; qsfp_xcvr_test_altera_merlin_slave_translator_191_x56fcki                        ; altera_merlin_slave_translator_191              ;
;             |router_001|                                                                                ; 2.7 (2.7)            ; 3.3 (3.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|router_001                                                                                                                                                                                                                                                  ; qsfp_xcvr_test_altera_merlin_router_1921_cwjx5gy                                 ; altera_merlin_router_1921                       ;
;             |rsp_mux_001|                                                                               ; 10.3 (10.3)          ; 20.3 (20.3)                      ; 10.1 (10.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|rsp_mux_001                                                                                                                                                                                                                                                 ; qsfp_xcvr_test_altera_merlin_multiplexer_1922_6c6ivwy                            ; altera_merlin_multiplexer_1922                  ;
;             |xcvr_native_s10_0_reconfig_avmm_agent|                                                     ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|xcvr_native_s10_0_reconfig_avmm_agent                                                                                                                                                                                                                       ; qsfp_xcvr_test_altera_merlin_slave_agent_1921_b6r3djy                            ; altera_merlin_slave_agent_1921                  ;
;             |xcvr_native_s10_0_reconfig_avmm_agent_rdata_fifo|                                          ; 9.6 (9.6)            ; 12.2 (12.2)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|xcvr_native_s10_0_reconfig_avmm_agent_rdata_fifo                                                                                                                                                                                                            ; qsfp_xcvr_test_altera_avalon_sc_fifo_1931_fzgstwy                                ; altera_avalon_sc_fifo_1931                      ;
;             |xcvr_native_s10_0_reconfig_avmm_agent_rsp_fifo|                                            ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|xcvr_native_s10_0_reconfig_avmm_agent_rsp_fifo                                                                                                                                                                                                              ; qsfp_xcvr_test_altera_avalon_sc_fifo_1931_fzgstwy                                ; altera_avalon_sc_fifo_1931                      ;
;             |xcvr_native_s10_0_reconfig_avmm_translator|                                                ; 2.7 (2.7)            ; 3.0 (3.0)                        ; 0.4 (0.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|xcvr_native_s10_0_reconfig_avmm_translator                                                                                                                                                                                                                  ; qsfp_xcvr_test_altera_merlin_slave_translator_191_x56fcki                        ; altera_merlin_slave_translator_191              ;
;             |xcvr_test_system_0_mm_bridge_0_s0_agent|                                                   ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|xcvr_test_system_0_mm_bridge_0_s0_agent                                                                                                                                                                                                                     ; qsfp_xcvr_test_altera_merlin_slave_agent_1921_b6r3djy                            ; altera_merlin_slave_agent_1921                  ;
;             |xcvr_test_system_0_mm_bridge_0_s0_agent_rsp_fifo|                                          ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|mm_interconnect_0|xcvr_test_system_0_mm_bridge_0_s0_agent_rsp_fifo                                                                                                                                                                                                            ; qsfp_xcvr_test_altera_avalon_sc_fifo_1931_fzgstwy                                ; altera_avalon_sc_fifo_1931                      ;
;          |nativephy_loopback_cont_0|                                                                    ; 25.2 (0.0)           ; 29.2 (0.0)                       ; 3.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 64 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|nativephy_loopback_cont_0                                                                                                                                                                                                                                                     ; qsfp_xcvr_test_nativePHY_loopback_cont_0                                         ; qsfp_xcvr_test_nativePHY_loopback_cont_0        ;
;             |nativephy_loopback_cont_0|                                                                 ; 25.2 (25.2)          ; 29.2 (29.2)                      ; 3.9 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|nativephy_loopback_cont_0|nativephy_loopback_cont_0                                                                                                                                                                                                                           ; nativePHY_loopback_cont                                                          ; nativePHY_loopback_cont_10                      ;
;          |rst_controller|                                                                               ; 0.8 (0.0)            ; 1.2 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|rst_controller                                                                                                                                                                                                                                                                ; altera_reset_controller                                                          ; altera_reset_controller_1922                    ;
;             |alt_rst_sync_uq1|                                                                          ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                               ; altera_reset_synchronizer                                                        ; altera_reset_controller_1922                    ;
;          |rst_controller_001|                                                                           ; 1.0 (0.0)            ; 2.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|rst_controller_001                                                                                                                                                                                                                                                            ; altera_reset_controller                                                          ; altera_reset_controller_1922                    ;
;             |alt_rst_sync_uq1|                                                                          ; 1.0 (1.0)            ; 2.0 (2.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                                                                           ; altera_reset_synchronizer                                                        ; altera_reset_controller_1922                    ;
;          |xcvr_native_s10_0|                                                                            ; 407.1 (0.0)          ; 460.8 (0.0)                      ; 55.5 (0.0)                                        ; 1.8 (0.0)                        ; 0.0 (0.0)            ; 657 (0)             ; 528 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0                                                                                                                                                                                                                                                             ; qsfp_xcvr_test_xcvr_native_s10_htile_1                                           ; qsfp_xcvr_test_xcvr_native_s10_htile_1          ;
;             |qsfp_xcvr_test_xcvr_native_s10_htile_1|                                                    ; 407.1 (-0.3)         ; 460.8 (0.5)                      ; 55.5 (0.8)                                        ; 1.8 (0.0)                        ; 0.0 (0.0)            ; 657 (2)             ; 528 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1                                                                                                                                                                                                                      ; qsfp_xcvr_test_xcvr_native_s10_htile_1_altera_xcvr_native_s10_htile_1930_ugm7okq ; altera_xcvr_native_s10_htile_1930               ;
;                |g_non_hip_reset.alt_xcvr_native_reset_seq|                                              ; 72.4 (0.0)           ; 89.0 (0.0)                       ; 16.6 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 99 (0)              ; 107 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq                                                                                                                                                                            ; alt_xcvr_native_reset_seq                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_trs.rx_anlg_reset_seq|                                                             ; 13.9 (13.2)          ; 16.0 (14.5)                      ; 2.1 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 17 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_anlg_reset_seq                                                                                                                                                    ; alt_xcvr_native_anlg_reset_seq                                                   ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_anlg_trs_inst[0].reset_synchronizers|                                           ; 0.8 (0.0)            ; 1.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_anlg_reset_seq|g_anlg_trs_inst[0].reset_synchronizers                                                                                                             ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_anlg_reset_seq|g_anlg_trs_inst[0].reset_synchronizers|resync_chains[0].synchronizer_nocut                                                                         ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_trs.rx_dig_reset_seq|                                                              ; 21.8 (20.0)          ; 28.2 (24.7)                      ; 6.3 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 35 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq                                                                                                                                                     ; alt_xcvr_native_dig_reset_seq                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |release_aib_first_synchronizers|                                                  ; 0.7 (0.0)            ; 1.2 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|release_aib_first_synchronizers                                                                                                                     ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|release_aib_first_synchronizers|resync_chains[0].synchronizer_nocut                                                                                 ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |reset_synchronizers|                                                              ; 0.5 (0.0)            ; 1.3 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|reset_synchronizers                                                                                                                                 ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|reset_synchronizers|resync_chains[0].synchronizer_nocut                                                                                             ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |transfer_ready_synchronizers|                                                     ; 0.7 (0.0)            ; 0.9 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|transfer_ready_synchronizers                                                                                                                        ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.7 (0.7)            ; 0.9 (0.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|transfer_ready_synchronizers|resync_chains[0].synchronizer_nocut                                                                                    ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_trs.tx_anlg_reset_seq|                                                             ; 12.9 (12.2)          ; 16.2 (14.7)                      ; 3.3 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 17 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_anlg_reset_seq                                                                                                                                                    ; alt_xcvr_native_anlg_reset_seq                                                   ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_anlg_trs_inst[0].reset_synchronizers|                                           ; 0.8 (0.0)            ; 1.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_anlg_reset_seq|g_anlg_trs_inst[0].reset_synchronizers                                                                                                             ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_anlg_reset_seq|g_anlg_trs_inst[0].reset_synchronizers|resync_chains[0].synchronizer_nocut                                                                         ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_trs.tx_dig_reset_seq|                                                              ; 23.2 (21.5)          ; 27.3 (24.0)                      ; 4.1 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 35 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq                                                                                                                                                     ; alt_xcvr_native_dig_reset_seq                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |release_aib_first_synchronizers|                                                  ; 0.5 (0.0)            ; 1.2 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|release_aib_first_synchronizers                                                                                                                     ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|release_aib_first_synchronizers|resync_chains[0].synchronizer_nocut                                                                                 ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |reset_synchronizers|                                                              ; 0.7 (0.0)            ; 1.2 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|reset_synchronizers                                                                                                                                 ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|reset_synchronizers|resync_chains[0].synchronizer_nocut                                                                                             ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |transfer_ready_synchronizers|                                                     ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|transfer_ready_synchronizers                                                                                                                        ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|transfer_ready_synchronizers|resync_chains[0].synchronizer_nocut                                                                                    ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |reset_n_generator|                                                                   ; 0.5 (0.0)            ; 1.3 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|reset_n_generator                                                                                                                                                          ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|reset_n_generator|resync_chains[0].synchronizer_nocut                                                                                                                      ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                |g_recal[0].alt_xcvr_recal|                                                              ; 89.8 (83.4)          ; 100.0 (91.2)                     ; 10.3 (7.8)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 131 (130)           ; 106 (85)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal                                                                                                                                                                                            ; alt_xcvr_native_re_cal_chnl                                                      ; altera_xcvr_native_s10_htile_1930               ;
;                   |alt_xcvr_resync_avmm1_busy|                                                          ; 0.9 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_avmm1_busy                                                                                                                                                                 ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 0.9 (0.9)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_avmm1_busy|resync_chains[0].synchronizer_nocut                                                                                                                             ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |alt_xcvr_resync_bg_en|                                                               ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_bg_en                                                                                                                                                                      ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_bg_en|resync_chains[0].synchronizer_nocut                                                                                                                                  ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |alt_xcvr_resync_reset|                                                               ; 0.8 (0.0)            ; 1.5 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_reset                                                                                                                                                                      ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_reset|resync_chains[0].synchronizer_nocut                                                                                                                                  ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |alt_xcvr_resync_reset_div64|                                                         ; 1.0 (0.0)            ; 1.2 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_reset_div64                                                                                                                                                                ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_reset_div64|resync_chains[0].synchronizer_nocut                                                                                                                            ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |alt_xcvr_resync_reset_trs|                                                           ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_reset_trs                                                                                                                                                                  ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_reset_trs|resync_chains[0].synchronizer_nocut                                                                                                                              ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |recal_wreq_synchronizer|                                                             ; 0.5 (0.0)            ; 1.3 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|recal_wreq_synchronizer                                                                                                                                                                    ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|recal_wreq_synchronizer|resync_chains[0].synchronizer_nocut                                                                                                                                ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |start_synchronizer|                                                                  ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|start_synchronizer                                                                                                                                                                         ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|start_synchronizer|resync_chains[0].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                |g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|                      ; 236.8 (4.1)          ; 257.5 (4.2)                      ; 22.4 (0.2)                                        ; 1.7 (0.1)                        ; 0.0 (0.0)            ; 411 (11)            ; 295 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic                                                                                                                                                    ; alt_xcvr_native_rcfg_opt_logic_ugm7okq                                           ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_arbiber_enable.alt_xcvr_rcfg_arb|                                                  ; 13.3 (11.6)          ; 16.5 (14.8)                      ; 3.4 (3.4)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 25 (23)             ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_arbiber_enable.alt_xcvr_rcfg_arb                                                                                                                 ; alt_xcvr_native_rcfg_arb                                                         ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_arb[0].arbiter_inst|                                                            ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_arbiber_enable.alt_xcvr_rcfg_arb|g_arb[0].arbiter_inst                                                                                           ; alt_xcvr_arbiter                                                                 ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|        ; 95.8 (92.3)          ; 106.7 (100.8)                    ; 12.1 (9.7)                                        ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 145 (144)           ; 59 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr                                                                       ; alt_xcvr_native_avmm_csr                                                         ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_prbs_reg_en.prbs_err_clr_sync|                                                  ; 1.0 (0.0)            ; 1.2 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_prbs_reg_en.prbs_err_clr_sync                                       ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_prbs_reg_en.prbs_err_clr_sync|resync_chains[0].synchronizer_nocut   ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_status_reg_en.cal_busy|                                                         ; 1.4 (0.0)            ; 2.0 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.cal_busy                                              ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.7 (0.7)            ; 0.9 (0.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.cal_busy|resync_chains[0].synchronizer_nocut          ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[1].synchronizer_nocut|                                           ; 0.7 (0.7)            ; 1.1 (1.1)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.cal_busy|resync_chains[1].synchronizer_nocut          ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_status_reg_en.rx_is_locked_sync|                                                ; 1.1 (0.0)            ; 2.7 (0.0)                        ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.rx_is_locked_sync                                     ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.rx_is_locked_sync|resync_chains[0].synchronizer_nocut ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[1].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.rx_is_locked_sync|resync_chains[1].synchronizer_nocut ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators| ; 123.6 (119.0)        ; 130.2 (123.3)                    ; 6.7 (4.4)                                         ; 0.2 (0.1)                        ; 0.0 (0.0)            ; 230 (230)           ; 234 (218)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators                                                                ; alt_xcvr_native_prbs_accum                                                       ; altera_xcvr_native_s10_htile_1930               ;
;                      |avmm_clk_bit_count_edge|                                                          ; 0.7 (0.0)            ; 1.2 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|avmm_clk_bit_count_edge                                        ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|avmm_clk_bit_count_edge|resync_chains[0].synchronizer_nocut    ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |avmm_clk_prbs_done_sync|                                                          ; 0.9 (0.0)            ; 1.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|avmm_clk_prbs_done_sync                                        ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|avmm_clk_prbs_done_sync|resync_chains[0].synchronizer_nocut    ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |rx_clk_prbs_done_sync|                                                            ; 0.5 (0.0)            ; 0.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_done_sync                                          ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_done_sync|resync_chains[0].synchronizer_nocut      ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |rx_clk_prbs_err_sync|                                                             ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_err_sync                                           ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_err_sync|resync_chains[0].synchronizer_nocut       ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |rx_clk_prbs_reset_sync|                                                           ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_reset_sync                                         ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_reset_sync|resync_chains[0].synchronizer_nocut     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |rx_clk_reset_sync|                                                                ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_reset_sync                                              ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_reset_sync|resync_chains[0].synchronizer_nocut          ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                |g_xcvr_native_insts[0].ct2_xcvr_native_inst|                                            ; 8.5 (0.0)            ; 13.8 (0.0)                       ; 5.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst                                                                                                                                                                          ; ct2_xcvr_native                                                                  ; altera_work                                     ;
;                   |inst_ct1_xcvr_avmm1|                                                                 ; 8.5 (0.0)            ; 13.8 (0.0)                       ; 5.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct1_xcvr_avmm1                                                                                                                                                      ; ct1_xcvr_avmm1                                                                   ; altera_work                                     ;
;                      |avmm_if_soft_logic[0].ct1_xcvr_avmm_soft_logic_inst|                              ; 8.5 (8.5)            ; 13.8 (13.8)                      ; 5.4 (5.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct1_xcvr_avmm1|avmm_if_soft_logic[0].ct1_xcvr_avmm_soft_logic_inst                                                                                                  ; ct1_xcvr_avmm_soft_logic                                                         ; altera_work                                     ;
;                   |inst_ct2_xcvr_channel_multi|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi                                                                                                                                              ; ct2_xcvr_channel_multi                                                           ; altera_work                                     ;
;                      |gen_rev.ct2_xcvr_channel_inst|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst                                                                                                                ; ct2_xcvr_channel_cr2e_revb                                                       ; altera_work                                     ;
;          |xcvr_reset_control_s10_0|                                                                     ; 20.5 (0.0)           ; 32.5 (0.0)                       ; 12.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (0)              ; 57 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_reset_control_s10_0                                                                                                                                                                                                                                                      ; qsfp_xcvr_test_xcvr_reset_control_s10_0                                          ; qsfp_xcvr_test_xcvr_reset_control_s10_0         ;
;             |qsfp_xcvr_test_xcvr_reset_control_s10_0|                                                   ; 20.5 (2.4)           ; 32.5 (3.0)                       ; 12.0 (0.6)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (4)              ; 57 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0                                                                                                                                                                                                              ; altera_xcvr_reset_control_s10                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                |alt_xcvr_resync_reset|                                                                  ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|alt_xcvr_resync_reset                                                                                                                                                                                        ; alt_xcvr_resync_std                                                              ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[0].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|alt_xcvr_resync_reset|resync_chains[0].synchronizer_nocut                                                                                                                                                    ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                |g_rx.g_rx[0].g_rx.counter_rx_analogreset|                                               ; 2.4 (2.4)            ; 3.0 (3.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.counter_rx_analogreset                                                                                                                                                                     ; alt_xcvr_reset_counter_s10                                                       ; altera_xcvr_reset_control_s10_1911              ;
;                |g_rx.g_rx[0].g_rx.counter_rx_digitalreset|                                              ; 7.6 (7.6)            ; 11.2 (11.2)                      ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.counter_rx_digitalreset                                                                                                                                                                    ; alt_xcvr_reset_counter_s10                                                       ; altera_xcvr_reset_control_s10_1911              ;
;                |g_rx.g_rx[0].g_rx.resync_rx_cal_busy|                                                   ; 2.8 (0.0)            ; 5.5 (0.0)                        ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy                                                                                                                                                                         ; alt_xcvr_resync_std                                                              ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[1].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[1].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[2].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[2].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[3].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[3].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[4].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[4].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[5].synchronizer_nocut|                                                 ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[5].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                |g_tx.g_tx[0].g_tx.counter_tx_analogreset|                                               ; 0.4 (0.4)            ; 0.6 (0.6)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.counter_tx_analogreset                                                                                                                                                                     ; alt_xcvr_reset_counter_s10                                                       ; altera_xcvr_reset_control_s10_1911              ;
;                |g_tx.g_tx[0].g_tx.counter_tx_digitalreset|                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.counter_tx_digitalreset                                                                                                                                                                    ; alt_xcvr_reset_counter_s10                                                       ; altera_xcvr_reset_control_s10_1911              ;
;                |g_tx.g_tx[0].g_tx.resync_tx_cal_busy|                                                   ; 3.5 (0.0)            ; 6.9 (0.0)                        ; 3.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy                                                                                                                                                                         ; alt_xcvr_resync_std                                                              ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[1].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 0.9 (0.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[1].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[2].synchronizer_nocut|                                                 ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[2].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[3].synchronizer_nocut|                                                 ; 0.4 (0.4)            ; 1.2 (1.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[3].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[4].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[4].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[5].synchronizer_nocut|                                                 ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[5].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[6].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[6].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;          |xcvr_st_converter_0|                                                                          ; 31.9 (0.0)           ; 54.0 (0.0)                       ; 22.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 128 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_st_converter_0                                                                                                                                                                                                                                                           ; qsfp_xcvr_test_xcvr_st_converter_0                                               ; qsfp_xcvr_test_xcvr_st_converter_0              ;
;             |xcvr_st_converter_0|                                                                       ; 31.9 (31.9)          ; 54.0 (54.0)                      ; 22.1 (22.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_st_converter_0|xcvr_st_converter_0                                                                                                                                                                                                                                       ; xcvr_st_converter                                                                ; xcvr_st_converter_10                            ;
;          |xcvr_test_system_0|                                                                           ; 2201.3 (0.0)         ; 2558.2 (0.0)                     ; 367.0 (0.0)                                       ; 10.1 (0.0)                       ; 0.0 (0.0)            ; 3066 (0)            ; 2602 (0)                  ; 0 (0)         ; 98304             ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0                                                                                                                                                                                                                                                            ; xcvr_test_system                                                                 ; xcvr_test_system                                ;
;             |data_pattern_checker_0|                                                                    ; 962.1 (0.0)          ; 1087.8 (0.0)                     ; 127.4 (0.0)                                       ; 1.7 (0.0)                        ; 0.0 (0.0)            ; 1465 (0)            ; 869 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0                                                                                                                                                                                                                                     ; xcvr_test_system_data_pattern_checker_0                                          ; xcvr_test_system_data_pattern_checker_0         ;
;                |data_pattern_checker_0|                                                                 ; 962.1 (0.0)          ; 1087.8 (0.0)                     ; 127.4 (0.0)                                       ; 1.7 (0.0)                        ; 0.0 (0.0)            ; 1465 (0)            ; 869 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0                                                                                                                                                                                                              ; xcvr_test_system_data_pattern_checker_0_data_pattern_checker_10_tpte7tq          ; data_pattern_checker_10                         ;
;                   |data_pattern_checker|                                                                ; 962.1 (759.2)        ; 1087.8 (828.2)                   ; 127.4 (70.2)                                      ; 1.7 (1.2)                        ; 0.0 (0.0)            ; 1465 (1241)         ; 869 (434)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker                                                                                                                                                                                         ; data_pattern_checker                                                             ; data_pattern_checker_core_10                    ;
;                      |asi_reset_controller|                                                             ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|asi_reset_controller                                                                                                                                                                    ; reset_synchronizer                                                               ; data_pattern_checker_core_10                    ;
;                      |clock_sensor_reset_controller|                                                    ; 1.2 (0.2)            ; 2.0 (0.5)                        ; 0.8 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|clock_sensor_reset_controller                                                                                                                                                           ; reset_controller                                                                 ; data_pattern_checker_core_10                    ;
;                         |alt_rst_sync_uq1|                                                              ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|clock_sensor_reset_controller|alt_rst_sync_uq1                                                                                                                                          ; reset_synchronizer                                                               ; data_pattern_checker_core_10                    ;
;                      |counter_reset_controller|                                                         ; 1.0 (0.0)            ; 2.0 (0.5)                        ; 1.0 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|counter_reset_controller                                                                                                                                                                ; reset_controller                                                                 ; data_pattern_checker_core_10                    ;
;                         |alt_rst_sync_uq1|                                                              ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|counter_reset_controller|alt_rst_sync_uq1                                                                                                                                               ; reset_synchronizer                                                               ; data_pattern_checker_core_10                    ;
;                      |enable_register_synchronizer|                                                     ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|enable_register_synchronizer                                                                                                                                                            ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                      |enabled_synchronizer|                                                             ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|enabled_synchronizer                                                                                                                                                                    ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                      |locked_synchronizer|                                                              ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|locked_synchronizer                                                                                                                                                                     ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                      |my_ones_counter|                                                                  ; 164.4 (164.4)        ; 198.5 (198.5)                    ; 34.6 (34.6)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 214 (214)           ; 284 (284)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|my_ones_counter                                                                                                                                                                         ; ones_counter                                                                     ; data_pattern_checker_core_10                    ;
;                      |snapper|                                                                          ; 34.5 (30.3)          ; 53.0 (46.8)                      ; 18.5 (16.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (1)               ; 136 (124)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper                                                                                                                                                                                 ; snap_handshake_clock_crosser                                                     ; data_pattern_checker_core_10                    ;
;                         |ctrl_to_data_synchronizer|                                                     ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|ctrl_to_data_synchronizer                                                                                                                                                       ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                         |data_to_ctrl_synchronizer|                                                     ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|data_to_ctrl_synchronizer                                                                                                                                                       ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                         |p2t_clr|                                                                       ; 0.3 (0.3)            ; 0.6 (0.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|p2t_clr                                                                                                                                                                         ; pulse_to_toggle                                                                  ; data_pattern_checker_core_10                    ;
;                         |p2t_clr_sync|                                                                  ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|p2t_clr_sync                                                                                                                                                                    ; pulse_to_toggle                                                                  ; data_pattern_checker_core_10                    ;
;                         |p2t_ctrl|                                                                      ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|p2t_ctrl                                                                                                                                                                        ; pulse_to_toggle                                                                  ; data_pattern_checker_core_10                    ;
;                         |p2t_data|                                                                      ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|p2t_data                                                                                                                                                                        ; pulse_to_toggle                                                                  ; data_pattern_checker_core_10                    ;
;                         |reset_controller|                                                              ; 1.2 (0.2)            ; 1.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|reset_controller                                                                                                                                                                ; reset_controller                                                                 ; data_pattern_checker_core_10                    ;
;                            |alt_rst_sync_uq1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|reset_controller|alt_rst_sync_uq1                                                                                                                                               ; reset_synchronizer                                                               ; data_pattern_checker_core_10                    ;
;                         |t2p_data|                                                                      ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|t2p_data                                                                                                                                                                        ; toggle_to_pulse                                                                  ; data_pattern_checker_core_10                    ;
;             |data_pattern_generator_0|                                                                  ; 817.4 (0.0)          ; 924.0 (0.0)                      ; 114.8 (0.0)                                       ; 8.2 (0.0)                        ; 0.0 (0.0)            ; 1075 (0)            ; 603 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|data_pattern_generator_0                                                                                                                                                                                                                                   ; xcvr_test_system_data_pattern_generator_0                                        ; xcvr_test_system_data_pattern_generator_0       ;
;                |data_pattern_generator_0|                                                               ; 817.4 (0.0)          ; 924.0 (0.0)                      ; 114.8 (0.0)                                       ; 8.2 (0.0)                        ; 0.0 (0.0)            ; 1075 (0)            ; 603 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0                                                                                                                                                                                                          ; xcvr_test_system_data_pattern_generator_0_data_pattern_generator_10_utzxrya      ; data_pattern_generator_10                       ;
;                   |data_pattern_generator|                                                              ; 817.4 (814.5)        ; 924.0 (917.1)                    ; 114.8 (110.8)                                     ; 8.2 (8.2)                        ; 0.0 (0.0)            ; 1075 (1073)         ; 603 (588)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator                                                                                                                                                                                   ; data_pattern_generator                                                           ; data_pattern_generator_core_10                  ;
;                      |asi_reset_controller|                                                             ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|asi_reset_controller                                                                                                                                                              ; reset_synchronizer                                                               ; data_pattern_generator_core_10                  ;
;                      |enable_register_synchronizer|                                                     ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|enable_register_synchronizer                                                                                                                                                      ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                      |enabled_synchronizer|                                                             ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|enabled_synchronizer                                                                                                                                                              ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                      |pulser|                                                                           ; 1.6 (0.0)            ; 3.9 (0.0)                        ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|pulser                                                                                                                                                                            ; pulse_handshake_clock_crosser                                                    ; data_pattern_generator_core_10                  ;
;                         |mm_to_st_pulser|                                                               ; 1.0 (0.6)            ; 2.0 (1.0)                        ; 1.0 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|pulser|mm_to_st_pulser                                                                                                                                                            ; pulse_clock_crosser                                                              ; data_pattern_generator_core_10                  ;
;                            |synchronizer|                                                               ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|pulser|mm_to_st_pulser|synchronizer                                                                                                                                               ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                         |st_to_mm_pulser|                                                               ; 0.6 (0.4)            ; 1.9 (0.9)                        ; 1.3 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|pulser|st_to_mm_pulser                                                                                                                                                            ; pulse_clock_crosser                                                              ; data_pattern_generator_core_10                  ;
;                            |synchronizer|                                                               ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|pulser|st_to_mm_pulser|synchronizer                                                                                                                                               ; altera_std_synchronizer                                                          ; altera_work                                     ;
;             |freq_counter_0|                                                                            ; 57.4 (0.0)           ; 69.0 (0.0)                       ; 11.6 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 83 (0)              ; 133 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|freq_counter_0                                                                                                                                                                                                                                             ; xcvr_test_system_freq_counter_0                                                  ; xcvr_test_system_freq_counter_0                 ;
;                |freq_counter_0|                                                                         ; 57.4 (57.4)          ; 69.0 (69.0)                      ; 11.6 (11.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 83 (83)             ; 133 (133)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|freq_counter_0|freq_counter_0                                                                                                                                                                                                                              ; freq_counter                                                                     ; freq_counter_10                                 ;
;             |mm_bridge_0|                                                                               ; 45.8 (0.0)           ; 60.3 (0.0)                       ; 14.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 128 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_bridge_0                                                                                                                                                                                                                                                ; xcvr_test_system_mm_bridge_0                                                     ; xcvr_test_system_mm_bridge_0                    ;
;                |mm_bridge_0|                                                                            ; 45.8 (45.8)          ; 60.3 (60.3)                      ; 14.5 (14.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_bridge_0|mm_bridge_0                                                                                                                                                                                                                                    ; xcvr_test_system_mm_bridge_0_altera_avalon_mm_bridge_2001_k2bg7dq                ; altera_avalon_mm_bridge_2001                    ;
;             |mm_interconnect_0|                                                                         ; 238.2 (0.0)          ; 298.4 (0.0)                      ; 60.4 (0.0)                                        ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 266 (0)             ; 650 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0                                                                                                                                                                                                                                          ; xcvr_test_system_altera_mm_interconnect_1920_zd6ql4a                             ; altera_mm_interconnect_1920                     ;
;                |agent_pipeline|                                                                         ; 5.7 (0.0)            ; 7.0 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|agent_pipeline                                                                                                                                                                                                                           ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 5.7 (5.7)            ; 7.0 (7.0)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|agent_pipeline|gen_inst[0].core                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |agent_pipeline_001|                                                                     ; 8.3 (0.0)            ; 11.1 (0.0)                       ; 2.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_001                                                                                                                                                                                                                       ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 8.3 (8.3)            ; 11.1 (11.1)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_001|gen_inst[0].core                                                                                                                                                                                                      ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |agent_pipeline_002|                                                                     ; 31.6 (0.0)           ; 37.2 (0.0)                       ; 5.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_002                                                                                                                                                                                                                       ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 31.6 (31.6)          ; 37.2 (37.2)                      ; 5.7 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 84 (84)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_002|gen_inst[0].core                                                                                                                                                                                                      ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |agent_pipeline_003|                                                                     ; 7.3 (0.0)            ; 14.6 (0.0)                       ; 7.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_003                                                                                                                                                                                                                       ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 7.3 (7.3)            ; 14.6 (14.6)                      ; 7.4 (7.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core                                                                                                                                                                                                      ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |agent_pipeline_004|                                                                     ; 15.0 (0.0)           ; 19.3 (0.0)                       ; 4.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 38 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_004                                                                                                                                                                                                                       ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 15.0 (15.0)          ; 19.3 (19.3)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_004|gen_inst[0].core                                                                                                                                                                                                      ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |agent_pipeline_005|                                                                     ; 7.3 (0.0)            ; 12.5 (0.0)                       ; 5.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_005                                                                                                                                                                                                                       ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 7.3 (7.3)            ; 12.5 (12.5)                      ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_005|gen_inst[0].core                                                                                                                                                                                                      ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |cmd_demux|                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|cmd_demux                                                                                                                                                                                                                                ; xcvr_test_system_altera_merlin_demultiplexer_1921_gaw4kza                        ; altera_merlin_demultiplexer_1921                ;
;                |data_pattern_checker_0_csr_slave_agent|                                                 ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|data_pattern_checker_0_csr_slave_agent                                                                                                                                                                                                   ; xcvr_test_system_altera_merlin_slave_agent_1921_b6r3djy                          ; altera_merlin_slave_agent_1921                  ;
;                |data_pattern_checker_0_csr_slave_agent_rsp_fifo|                                        ; 1.3 (1.3)            ; 1.6 (1.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|data_pattern_checker_0_csr_slave_agent_rsp_fifo                                                                                                                                                                                          ; xcvr_test_system_altera_avalon_sc_fifo_1931_fzgstwy                              ; altera_avalon_sc_fifo_1931                      ;
;                |data_pattern_checker_0_csr_slave_translator|                                            ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|data_pattern_checker_0_csr_slave_translator                                                                                                                                                                                              ; xcvr_test_system_altera_merlin_slave_translator_191_x56fcki                      ; altera_merlin_slave_translator_191              ;
;                |data_pattern_generator_0_csr_slave_agent|                                               ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|data_pattern_generator_0_csr_slave_agent                                                                                                                                                                                                 ; xcvr_test_system_altera_merlin_slave_agent_1921_b6r3djy                          ; altera_merlin_slave_agent_1921                  ;
;                |data_pattern_generator_0_csr_slave_agent_rsp_fifo|                                      ; 1.4 (1.4)            ; 1.9 (1.9)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|data_pattern_generator_0_csr_slave_agent_rsp_fifo                                                                                                                                                                                        ; xcvr_test_system_altera_avalon_sc_fifo_1931_fzgstwy                              ; altera_avalon_sc_fifo_1931                      ;
;                |data_pattern_generator_0_csr_slave_translator|                                          ; 0.1 (0.1)            ; 0.5 (0.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|data_pattern_generator_0_csr_slave_translator                                                                                                                                                                                            ; xcvr_test_system_altera_merlin_slave_translator_191_x56fcki                      ; altera_merlin_slave_translator_191              ;
;                |freq_counter_0_csr_agent|                                                               ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|freq_counter_0_csr_agent                                                                                                                                                                                                                 ; xcvr_test_system_altera_merlin_slave_agent_1921_b6r3djy                          ; altera_merlin_slave_agent_1921                  ;
;                |freq_counter_0_csr_agent_rsp_fifo|                                                      ; 1.5 (1.5)            ; 2.2 (2.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|freq_counter_0_csr_agent_rsp_fifo                                                                                                                                                                                                        ; xcvr_test_system_altera_avalon_sc_fifo_1931_fzgstwy                              ; altera_avalon_sc_fifo_1931                      ;
;                |freq_counter_0_csr_translator|                                                          ; 8.5 (8.5)            ; 14.2 (14.2)                      ; 5.7 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|freq_counter_0_csr_translator                                                                                                                                                                                                            ; xcvr_test_system_altera_merlin_slave_translator_191_x56fcki                      ; altera_merlin_slave_translator_191              ;
;                |limiter_pipeline|                                                                       ; 35.3 (0.0)           ; 37.2 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|limiter_pipeline                                                                                                                                                                                                                         ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 35.3 (35.3)          ; 37.2 (37.2)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 92 (92)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|limiter_pipeline|gen_inst[0].core                                                                                                                                                                                                        ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |limiter_pipeline_001|                                                                   ; 10.1 (0.0)           ; 10.7 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|limiter_pipeline_001                                                                                                                                                                                                                     ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 10.1 (10.1)          ; 10.7 (10.7)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|limiter_pipeline_001|gen_inst[0].core                                                                                                                                                                                                    ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mm_bridge_0_m0_agent|                                                                   ; 0.1 (0.1)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|mm_bridge_0_m0_agent                                                                                                                                                                                                                     ; xcvr_test_system_altera_merlin_master_agent_1921_2inlndi                         ; altera_merlin_master_agent_1921                 ;
;                |mm_bridge_0_m0_limiter|                                                                 ; 6.9 (6.9)            ; 7.7 (7.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|mm_bridge_0_m0_limiter                                                                                                                                                                                                                   ; xcvr_test_system_altera_merlin_traffic_limiter_191_kcba44q                       ; altera_merlin_traffic_limiter_191               ;
;                |mux_pipeline|                                                                           ; 6.2 (0.0)            ; 7.5 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|mux_pipeline                                                                                                                                                                                                                             ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 6.2 (6.2)            ; 7.5 (7.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|mux_pipeline|gen_inst[0].core                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mux_pipeline_001|                                                                       ; 30.6 (0.0)           ; 35.0 (0.0)                       ; 4.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_001                                                                                                                                                                                                                         ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 30.6 (30.6)          ; 35.0 (35.0)                      ; 4.4 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 84 (84)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_001|gen_inst[0].core                                                                                                                                                                                                        ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mux_pipeline_002|                                                                       ; 14.5 (0.0)           ; 17.5 (0.0)                       ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 38 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_002                                                                                                                                                                                                                         ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 14.5 (14.5)          ; 17.5 (17.5)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_002|gen_inst[0].core                                                                                                                                                                                                        ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mux_pipeline_003|                                                                       ; 8.3 (0.0)            ; 9.6 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_003                                                                                                                                                                                                                         ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 8.3 (8.3)            ; 9.6 (9.6)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_003|gen_inst[0].core                                                                                                                                                                                                        ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mux_pipeline_004|                                                                       ; 7.6 (0.0)            ; 14.0 (0.0)                       ; 6.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_004                                                                                                                                                                                                                         ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 7.6 (7.6)            ; 14.0 (14.0)                      ; 6.5 (6.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_004|gen_inst[0].core                                                                                                                                                                                                        ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mux_pipeline_005|                                                                       ; 7.2 (0.0)            ; 11.8 (0.0)                       ; 4.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_005                                                                                                                                                                                                                         ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 7.2 (7.2)            ; 11.8 (11.8)                      ; 4.6 (4.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_005|gen_inst[0].core                                                                                                                                                                                                        ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |router|                                                                                 ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|router                                                                                                                                                                                                                                   ; xcvr_test_system_altera_merlin_router_1921_rvqh52q                               ; altera_merlin_router_1921                       ;
;                |rsp_mux|                                                                                ; 19.8 (19.8)          ; 20.3 (20.3)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                                  ; xcvr_test_system_altera_merlin_multiplexer_1922_fin6qia                          ; altera_merlin_multiplexer_1922                  ;
;             |rst_controller|                                                                            ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rst_controller                                                                                                                                                                                                                                             ; altera_reset_controller                                                          ; altera_reset_controller_1922                    ;
;                |alt_rst_sync_uq1|                                                                       ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                            ; altera_reset_synchronizer                                                        ; altera_reset_controller_1922                    ;
;             |rx_fifo|                                                                                   ; 37.9 (0.0)           ; 56.0 (0.0)                       ; 18.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 103 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rx_fifo                                                                                                                                                                                                                                                    ; xcvr_test_system_rx_fifo                                                         ; xcvr_test_system_rx_fifo                        ;
;                |xcvr_test_system_fifo_1|                                                                ; 37.9 (0.0)           ; 56.0 (0.0)                       ; 18.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 103 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1                                                                                                                                                                                                                            ; xcvr_test_system_rx_fifo_fifo_1923_lpyfjcq                                       ; fifo_1923                                       ;
;                   |dcfifo_mixed_widths_component|                                                       ; 37.9 (0.0)           ; 56.0 (0.0)                       ; 18.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 103 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component                                                                                                                                                                                              ; dcfifo_mixed_widths                                                              ; altera_work                                     ;
;                      |auto_generated|                                                                   ; 37.9 (11.2)          ; 56.0 (17.9)                      ; 18.1 (6.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (14)             ; 103 (30)                  ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated                                                                                                                                                                               ; dcfifo_9ev71                                                                     ; altera_work                                     ;
;                         |cntr_b|                                                                        ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                                                                                                                                        ; cntr_povr1                                                                       ; altera_work                                     ;
;                         |fifo_altera_syncram|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram                                                                                                                                                           ; altera_syncram_mbkn1                                                             ; altera_work                                     ;
;                            |altera_syncram_impl1|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1                                                                                                                                      ; altera_syncram_impl_1gv12                                                        ; altera_work                                     ;
;                         |rdempty_eq_comp|                                                               ; 2.7 (2.7)            ; 3.1 (3.1)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                                                                               ; cmpr_gll12                                                                       ; altera_work                                     ;
;                         |rdptr_g1p|                                                                     ; 6.8 (6.8)            ; 10.3 (10.3)                      ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                                                                                     ; altera_gray_counter                                                              ; altera_work                                     ;
;                         |rs_dgwp|                                                                       ; 2.1 (0.0)            ; 5.4 (0.0)                        ; 3.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                                                                                       ; alt_synch_pipe_6lvn1                                                             ; altera_work                                     ;
;                            |dffpipe3|                                                                   ; 2.1 (2.1)            ; 5.4 (5.4)                        ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe3                                                                                                                                                              ; dffpipe_57o61                                                                    ; altera_work                                     ;
;                         |wrfull_eq_comp|                                                                ; 2.5 (2.5)            ; 3.2 (3.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                                                                                ; cmpr_gll12                                                                       ; altera_work                                     ;
;                         |wrptr_g1p|                                                                     ; 8.0 (8.0)            ; 9.0 (9.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                                                                                     ; altera_gray_counter                                                              ; altera_work                                     ;
;                         |ws_dgrp|                                                                       ; 3.7 (0.0)            ; 5.9 (0.0)                        ; 2.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                                                                                       ; alt_synch_pipe_6lvn1                                                             ; altera_work                                     ;
;                            |dffpipe3|                                                                   ; 3.7 (3.7)            ; 5.9 (5.9)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe3                                                                                                                                                              ; dffpipe_57o61                                                                    ; altera_work                                     ;
;             |tx_fifo|                                                                                   ; 41.9 (0.0)           ; 61.2 (0.0)                       ; 19.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 113 (0)                   ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|tx_fifo                                                                                                                                                                                                                                                    ; xcvr_test_system_tx_fifo                                                         ; xcvr_test_system_tx_fifo                        ;
;                |rx_fifo_0|                                                                              ; 41.9 (0.0)           ; 61.2 (0.0)                       ; 19.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 113 (0)                   ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0                                                                                                                                                                                                                                          ; xcvr_test_system_tx_fifo_fifo_1923_bynk7da                                       ; fifo_1923                                       ;
;                   |dcfifo_mixed_widths_component|                                                       ; 41.9 (0.0)           ; 61.2 (0.0)                       ; 19.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 113 (0)                   ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component                                                                                                                                                                                                            ; dcfifo_mixed_widths                                                              ; altera_work                                     ;
;                      |auto_generated|                                                                   ; 41.9 (11.7)          ; 61.2 (18.3)                      ; 19.2 (6.6)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (14)             ; 113 (32)                  ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated                                                                                                                                                                                             ; dcfifo_bpnj1                                                                     ; altera_work                                     ;
;                         |cntr_b|                                                                        ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                                                                                                                                                      ; cntr_povr1                                                                       ; altera_work                                     ;
;                         |fifo_altera_syncram|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram                                                                                                                                                                         ; altera_syncram_nsvq                                                              ; altera_work                                     ;
;                            |altera_syncram_impl1|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1                                                                                                                                                    ; altera_syncram_impl_hqqr                                                         ; altera_work                                     ;
;                         |rdempty_eq_comp|                                                               ; 3.3 (3.3)            ; 3.7 (3.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                                                                                             ; cmpr_5tm31                                                                       ; altera_work                                     ;
;                         |rdptr_g1p|                                                                     ; 9.2 (9.2)            ; 11.4 (11.4)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                                                                                                   ; altera_gray_counter                                                              ; altera_work                                     ;
;                         |rs_dgwp|                                                                       ; 3.3 (0.0)            ; 5.8 (0.0)                        ; 2.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                                                                                                     ; alt_synch_pipe_eq2p                                                              ; altera_work                                     ;
;                            |dffpipe3|                                                                   ; 3.3 (3.3)            ; 5.8 (5.8)                        ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe3                                                                                                                                                                            ; dffpipe_m7s8                                                                     ; altera_work                                     ;
;                         |wrfull_eq_comp|                                                                ; 2.9 (2.9)            ; 3.8 (3.8)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                                                                                              ; cmpr_5tm31                                                                       ; altera_work                                     ;
;                         |wrptr_g1p|                                                                     ; 7.9 (7.9)            ; 11.6 (11.6)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                                                                                                   ; altera_gray_counter                                                              ; altera_work                                     ;
;                         |ws_dgrp|                                                                       ; 2.8 (0.0)            ; 5.6 (0.0)                        ; 2.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                                                                                                     ; alt_synch_pipe_eq2p                                                              ; altera_work                                     ;
;                            |dffpipe3|                                                                   ; 2.8 (2.8)            ; 5.6 (5.6)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe3                                                                                                                                                                            ; dffpipe_m7s8                                                                     ; altera_work                                     ;
;       |qsfp_xcvr_test_1|                                                                                ; 2829.2 (0.0)         ; 3361.9 (0.0)                     ; 543.3 (0.0)                                       ; 10.6 (0.0)                       ; 0.0 (0.0)            ; 4030 (0)            ; 3960 (0)                  ; 0 (0)         ; 98304             ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1                                                                                                                                                                                                                                                                               ; qsfp_xcvr_test                                                                   ; qsfp_xcvr_test                                  ;
;          |default_pma_settings_conf_0|                                                                  ; 68.3 (0.0)           ; 89.5 (0.0)                       ; 21.6 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 85 (0)              ; 114 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|default_pma_settings_conf_0                                                                                                                                                                                                                                                   ; qsfp_xcvr_test_default_pma_settings_conf_0                                       ; qsfp_xcvr_test_default_pma_settings_conf_0      ;
;             |default_pma_settings_conf_0|                                                               ; 68.3 (68.3)          ; 89.5 (89.5)                      ; 21.6 (21.6)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 85 (85)             ; 114 (114)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|default_pma_settings_conf_0|default_pma_settings_conf_0                                                                                                                                                                                                                       ; default_pma_settings_conf                                                        ; default_pma_settings_conf_10                    ;
;          |mm_bridge_0|                                                                                  ; 43.5 (0.0)           ; 53.6 (0.0)                       ; 10.8 (0.0)                                        ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 58 (0)              ; 137 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_bridge_0                                                                                                                                                                                                                                                                   ; qsfp_xcvr_test_mm_bridge_0                                                       ; qsfp_xcvr_test_mm_bridge_0                      ;
;             |mm_bridge_0|                                                                               ; 43.5 (43.5)          ; 53.6 (53.6)                      ; 10.8 (10.8)                                       ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 58 (58)             ; 137 (137)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_bridge_0|mm_bridge_0                                                                                                                                                                                                                                                       ; qsfp_xcvr_test_mm_bridge_0_altera_avalon_mm_bridge_2001_k2bg7dq                  ; altera_avalon_mm_bridge_2001                    ;
;          |mm_interconnect_0|                                                                            ; 140.9 (0.0)          ; 224.2 (0.0)                      ; 85.5 (0.0)                                        ; 2.3 (0.0)                        ; 0.0 (0.0)            ; 202 (0)             ; 331 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0                                                                                                                                                                                                                                                             ; qsfp_xcvr_test_altera_mm_interconnect_1920_4ix6v3i                               ; altera_mm_interconnect_1920                     ;
;             |cmd_demux_001|                                                                             ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|cmd_demux_001                                                                                                                                                                                                                                               ; qsfp_xcvr_test_altera_merlin_demultiplexer_1921_hidmfdy                          ; altera_merlin_demultiplexer_1921                ;
;             |cmd_mux|                                                                                   ; 17.1 (14.6)          ; 24.8 (22.3)                      ; 7.9 (7.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 51 (47)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|cmd_mux                                                                                                                                                                                                                                                     ; qsfp_xcvr_test_altera_merlin_multiplexer_1922_sx4fypi                            ; altera_merlin_multiplexer_1922                  ;
;                |arb|                                                                                    ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|cmd_mux|arb                                                                                                                                                                                                                                                 ; altera_merlin_arbitrator                                                         ; altera_merlin_multiplexer_1922                  ;
;             |crosser|                                                                                   ; 8.2 (0.0)            ; 15.3 (0.0)                       ; 7.2 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 29 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|crosser                                                                                                                                                                                                                                                     ; qsfp_xcvr_test_hs_clk_xer_1940_gyeivji                                           ; hs_clk_xer_1940                                 ;
;                |async_clock_crosser.clock_xer|                                                          ; 8.2 (6.1)            ; 15.3 (10.3)                      ; 7.2 (4.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 5 (5)               ; 29 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|crosser|async_clock_crosser.clock_xer                                                                                                                                                                                                                       ; altera_avalon_st_clock_crosser                                                   ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_in_rst|                                                             ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                                                                               ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_out_rst|                                                            ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                                                                              ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |in_to_out_synchronizer|                                                              ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                                ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;                   |out_to_in_synchronizer|                                                              ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                                ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;             |crosser_001|                                                                               ; 26.4 (0.0)           ; 53.2 (0.0)                       ; 26.9 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 106 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|crosser_001                                                                                                                                                                                                                                                 ; qsfp_xcvr_test_hs_clk_xer_1940_gyeivji                                           ; hs_clk_xer_1940                                 ;
;                |async_clock_crosser.clock_xer|                                                          ; 26.4 (24.1)          ; 53.2 (48.3)                      ; 26.9 (24.4)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 6 (6)               ; 106 (96)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer                                                                                                                                                                                                                   ; altera_avalon_st_clock_crosser                                                   ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_in_rst|                                                             ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                                                                           ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_out_rst|                                                            ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                                                                          ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |in_to_out_synchronizer|                                                              ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;                   |out_to_in_synchronizer|                                                              ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;             |crosser_002|                                                                               ; 8.7 (0.0)            ; 13.6 (0.0)                       ; 5.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|crosser_002                                                                                                                                                                                                                                                 ; qsfp_xcvr_test_hs_clk_xer_1940_gyeivji                                           ; hs_clk_xer_1940                                 ;
;                |async_clock_crosser.clock_xer|                                                          ; 8.7 (6.3)            ; 13.6 (8.9)                       ; 5.0 (2.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 30 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer                                                                                                                                                                                                                   ; altera_avalon_st_clock_crosser                                                   ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_in_rst|                                                             ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                                                                           ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_out_rst|                                                            ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                                                                          ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |in_to_out_synchronizer|                                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;                   |out_to_in_synchronizer|                                                              ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;             |crosser_003|                                                                               ; 9.5 (0.0)            ; 13.2 (0.0)                       ; 3.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|crosser_003                                                                                                                                                                                                                                                 ; qsfp_xcvr_test_hs_clk_xer_1940_gyeivji                                           ; hs_clk_xer_1940                                 ;
;                |async_clock_crosser.clock_xer|                                                          ; 9.5 (6.8)            ; 13.2 (8.4)                       ; 3.7 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 32 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer                                                                                                                                                                                                                   ; altera_avalon_st_clock_crosser                                                   ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_in_rst|                                                             ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                                                                           ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_out_rst|                                                            ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                                                                          ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |in_to_out_synchronizer|                                                              ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;                   |out_to_in_synchronizer|                                                              ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;             |default_pma_settings_conf_0_avalon_master_agent|                                           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|default_pma_settings_conf_0_avalon_master_agent                                                                                                                                                                                                             ; qsfp_xcvr_test_altera_merlin_master_agent_1921_2inlndi                           ; altera_merlin_master_agent_1921                 ;
;             |default_pma_settings_conf_0_avalon_slave_agent|                                            ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|default_pma_settings_conf_0_avalon_slave_agent                                                                                                                                                                                                              ; qsfp_xcvr_test_altera_merlin_slave_agent_1921_b6r3djy                            ; altera_merlin_slave_agent_1921                  ;
;             |default_pma_settings_conf_0_avalon_slave_agent_rsp_fifo|                                   ; 2.5 (2.5)            ; 3.8 (3.8)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|default_pma_settings_conf_0_avalon_slave_agent_rsp_fifo                                                                                                                                                                                                     ; qsfp_xcvr_test_altera_avalon_sc_fifo_1931_fzgstwy                                ; altera_avalon_sc_fifo_1931                      ;
;             |default_pma_settings_conf_0_avalon_slave_translator|                                       ; 5.2 (5.2)            ; 7.5 (7.5)                        ; 2.4 (2.4)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 8 (8)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|default_pma_settings_conf_0_avalon_slave_translator                                                                                                                                                                                                         ; qsfp_xcvr_test_altera_merlin_slave_translator_191_x56fcki                        ; altera_merlin_slave_translator_191              ;
;             |mm_bridge_0_m0_agent|                                                                      ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|mm_bridge_0_m0_agent                                                                                                                                                                                                                                        ; qsfp_xcvr_test_altera_merlin_master_agent_1921_2inlndi                           ; altera_merlin_master_agent_1921                 ;
;             |mm_bridge_0_m0_limiter|                                                                    ; 7.8 (7.8)            ; 9.8 (9.8)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|mm_bridge_0_m0_limiter                                                                                                                                                                                                                                      ; qsfp_xcvr_test_altera_merlin_traffic_limiter_191_kcba44q                         ; altera_merlin_traffic_limiter_191               ;
;             |nativephy_loopback_cont_0_csr_agent|                                                       ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|nativephy_loopback_cont_0_csr_agent                                                                                                                                                                                                                         ; qsfp_xcvr_test_altera_merlin_slave_agent_1921_b6r3djy                            ; altera_merlin_slave_agent_1921                  ;
;             |nativephy_loopback_cont_0_csr_agent_rsp_fifo|                                              ; 3.2 (3.2)            ; 5.5 (5.5)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|nativephy_loopback_cont_0_csr_agent_rsp_fifo                                                                                                                                                                                                                ; qsfp_xcvr_test_altera_avalon_sc_fifo_1931_fzgstwy                                ; altera_avalon_sc_fifo_1931                      ;
;             |nativephy_loopback_cont_0_csr_translator|                                                  ; 11.4 (11.4)          ; 18.7 (18.7)                      ; 7.2 (7.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|nativephy_loopback_cont_0_csr_translator                                                                                                                                                                                                                    ; qsfp_xcvr_test_altera_merlin_slave_translator_191_x56fcki                        ; altera_merlin_slave_translator_191              ;
;             |router_001|                                                                                ; 2.7 (2.7)            ; 3.1 (3.1)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|router_001                                                                                                                                                                                                                                                  ; qsfp_xcvr_test_altera_merlin_router_1921_cwjx5gy                                 ; altera_merlin_router_1921                       ;
;             |rsp_mux_001|                                                                               ; 11.1 (11.1)          ; 22.8 (22.8)                      ; 13.0 (13.0)                                       ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 41 (41)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|rsp_mux_001                                                                                                                                                                                                                                                 ; qsfp_xcvr_test_altera_merlin_multiplexer_1922_6c6ivwy                            ; altera_merlin_multiplexer_1922                  ;
;             |xcvr_native_s10_0_reconfig_avmm_agent|                                                     ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|xcvr_native_s10_0_reconfig_avmm_agent                                                                                                                                                                                                                       ; qsfp_xcvr_test_altera_merlin_slave_agent_1921_b6r3djy                            ; altera_merlin_slave_agent_1921                  ;
;             |xcvr_native_s10_0_reconfig_avmm_agent_rdata_fifo|                                          ; 10.1 (10.1)          ; 12.7 (12.7)                      ; 2.9 (2.9)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 21 (21)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|xcvr_native_s10_0_reconfig_avmm_agent_rdata_fifo                                                                                                                                                                                                            ; qsfp_xcvr_test_altera_avalon_sc_fifo_1931_fzgstwy                                ; altera_avalon_sc_fifo_1931                      ;
;             |xcvr_native_s10_0_reconfig_avmm_agent_rsp_fifo|                                            ; 4.6 (4.6)            ; 5.3 (5.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|xcvr_native_s10_0_reconfig_avmm_agent_rsp_fifo                                                                                                                                                                                                              ; qsfp_xcvr_test_altera_avalon_sc_fifo_1931_fzgstwy                                ; altera_avalon_sc_fifo_1931                      ;
;             |xcvr_native_s10_0_reconfig_avmm_translator|                                                ; 2.3 (2.3)            ; 3.1 (3.1)                        ; 0.9 (0.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|xcvr_native_s10_0_reconfig_avmm_translator                                                                                                                                                                                                                  ; qsfp_xcvr_test_altera_merlin_slave_translator_191_x56fcki                        ; altera_merlin_slave_translator_191              ;
;             |xcvr_test_system_0_mm_bridge_0_s0_agent|                                                   ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|xcvr_test_system_0_mm_bridge_0_s0_agent                                                                                                                                                                                                                     ; qsfp_xcvr_test_altera_merlin_slave_agent_1921_b6r3djy                            ; altera_merlin_slave_agent_1921                  ;
;             |xcvr_test_system_0_mm_bridge_0_s0_agent_rsp_fifo|                                          ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|mm_interconnect_0|xcvr_test_system_0_mm_bridge_0_s0_agent_rsp_fifo                                                                                                                                                                                                            ; qsfp_xcvr_test_altera_avalon_sc_fifo_1931_fzgstwy                                ; altera_avalon_sc_fifo_1931                      ;
;          |nativephy_loopback_cont_0|                                                                    ; 25.2 (0.0)           ; 32.5 (0.0)                       ; 7.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 64 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|nativephy_loopback_cont_0                                                                                                                                                                                                                                                     ; qsfp_xcvr_test_nativePHY_loopback_cont_0                                         ; qsfp_xcvr_test_nativePHY_loopback_cont_0        ;
;             |nativephy_loopback_cont_0|                                                                 ; 25.2 (25.2)          ; 32.5 (32.5)                      ; 7.3 (7.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|nativephy_loopback_cont_0|nativephy_loopback_cont_0                                                                                                                                                                                                                           ; nativePHY_loopback_cont                                                          ; nativePHY_loopback_cont_10                      ;
;          |rst_controller|                                                                               ; 0.8 (0.0)            ; 1.5 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|rst_controller                                                                                                                                                                                                                                                                ; altera_reset_controller                                                          ; altera_reset_controller_1922                    ;
;             |alt_rst_sync_uq1|                                                                          ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                               ; altera_reset_synchronizer                                                        ; altera_reset_controller_1922                    ;
;          |rst_controller_001|                                                                           ; 1.0 (0.0)            ; 2.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|rst_controller_001                                                                                                                                                                                                                                                            ; altera_reset_controller                                                          ; altera_reset_controller_1922                    ;
;             |alt_rst_sync_uq1|                                                                          ; 1.0 (1.0)            ; 2.0 (2.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                                                                           ; altera_reset_synchronizer                                                        ; altera_reset_controller_1922                    ;
;          |xcvr_native_s10_0|                                                                            ; 377.1 (0.0)          ; 433.7 (0.0)                      ; 60.9 (0.0)                                        ; 4.3 (0.0)                        ; 0.0 (0.0)            ; 566 (0)             ; 512 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0                                                                                                                                                                                                                                                             ; qsfp_xcvr_test_xcvr_native_s10_htile_1                                           ; qsfp_xcvr_test_xcvr_native_s10_htile_1          ;
;             |qsfp_xcvr_test_xcvr_native_s10_htile_1|                                                    ; 377.1 (0.2)          ; 433.7 (0.8)                      ; 60.9 (0.6)                                        ; 4.3 (0.0)                        ; 0.0 (0.0)            ; 566 (2)             ; 512 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1                                                                                                                                                                                                                      ; qsfp_xcvr_test_xcvr_native_s10_htile_1_altera_xcvr_native_s10_htile_1930_ugm7okq ; altera_xcvr_native_s10_htile_1930               ;
;                |g_non_hip_reset.alt_xcvr_native_reset_seq|                                              ; 73.5 (0.0)           ; 88.5 (0.0)                       ; 15.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 99 (0)              ; 107 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq                                                                                                                                                                            ; alt_xcvr_native_reset_seq                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_trs.rx_anlg_reset_seq|                                                             ; 13.3 (12.8)          ; 16.5 (15.0)                      ; 3.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 17 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_anlg_reset_seq                                                                                                                                                    ; alt_xcvr_native_anlg_reset_seq                                                   ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_anlg_trs_inst[0].reset_synchronizers|                                           ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_anlg_reset_seq|g_anlg_trs_inst[0].reset_synchronizers                                                                                                             ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_anlg_reset_seq|g_anlg_trs_inst[0].reset_synchronizers|resync_chains[0].synchronizer_nocut                                                                         ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_trs.rx_dig_reset_seq|                                                              ; 22.7 (21.1)          ; 27.5 (23.8)                      ; 4.8 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 35 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq                                                                                                                                                     ; alt_xcvr_native_dig_reset_seq                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |release_aib_first_synchronizers|                                                  ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|release_aib_first_synchronizers                                                                                                                     ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|release_aib_first_synchronizers|resync_chains[0].synchronizer_nocut                                                                                 ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |reset_synchronizers|                                                              ; 0.5 (0.0)            ; 0.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|reset_synchronizers                                                                                                                                 ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|reset_synchronizers|resync_chains[0].synchronizer_nocut                                                                                             ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |transfer_ready_synchronizers|                                                     ; 0.5 (0.0)            ; 1.3 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|transfer_ready_synchronizers                                                                                                                        ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|transfer_ready_synchronizers|resync_chains[0].synchronizer_nocut                                                                                    ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_trs.tx_anlg_reset_seq|                                                             ; 13.7 (12.9)          ; 16.0 (14.5)                      ; 2.3 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 17 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_anlg_reset_seq                                                                                                                                                    ; alt_xcvr_native_anlg_reset_seq                                                   ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_anlg_trs_inst[0].reset_synchronizers|                                           ; 0.8 (0.0)            ; 1.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_anlg_reset_seq|g_anlg_trs_inst[0].reset_synchronizers                                                                                                             ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_anlg_reset_seq|g_anlg_trs_inst[0].reset_synchronizers|resync_chains[0].synchronizer_nocut                                                                         ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_trs.tx_dig_reset_seq|                                                              ; 23.1 (21.4)          ; 27.0 (23.3)                      ; 3.9 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 35 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq                                                                                                                                                     ; alt_xcvr_native_dig_reset_seq                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |release_aib_first_synchronizers|                                                  ; 0.5 (0.0)            ; 1.2 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|release_aib_first_synchronizers                                                                                                                     ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|release_aib_first_synchronizers|resync_chains[0].synchronizer_nocut                                                                                 ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |reset_synchronizers|                                                              ; 0.7 (0.0)            ; 1.2 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|reset_synchronizers                                                                                                                                 ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|reset_synchronizers|resync_chains[0].synchronizer_nocut                                                                                             ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |transfer_ready_synchronizers|                                                     ; 0.5 (0.0)            ; 1.2 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|transfer_ready_synchronizers                                                                                                                        ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|transfer_ready_synchronizers|resync_chains[0].synchronizer_nocut                                                                                    ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |reset_n_generator|                                                                   ; 0.8 (0.0)            ; 1.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|reset_n_generator                                                                                                                                                          ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|reset_n_generator|resync_chains[0].synchronizer_nocut                                                                                                                      ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                |g_recal[0].alt_xcvr_recal|                                                              ; 94.4 (87.9)          ; 102.3 (94.0)                     ; 8.0 (6.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 138 (137)           ; 94 (73)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal                                                                                                                                                                                            ; alt_xcvr_native_re_cal_chnl                                                      ; altera_xcvr_native_s10_htile_1930               ;
;                   |alt_xcvr_resync_avmm1_busy|                                                          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_avmm1_busy                                                                                                                                                                 ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_avmm1_busy|resync_chains[0].synchronizer_nocut                                                                                                                             ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |alt_xcvr_resync_bg_en|                                                               ; 0.9 (0.0)            ; 0.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_bg_en                                                                                                                                                                      ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_bg_en|resync_chains[0].synchronizer_nocut                                                                                                                                  ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |alt_xcvr_resync_reset|                                                               ; 0.7 (0.0)            ; 1.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_reset                                                                                                                                                                      ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_reset|resync_chains[0].synchronizer_nocut                                                                                                                                  ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |alt_xcvr_resync_reset_div64|                                                         ; 0.7 (0.0)            ; 1.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_reset_div64                                                                                                                                                                ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_reset_div64|resync_chains[0].synchronizer_nocut                                                                                                                            ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |alt_xcvr_resync_reset_trs|                                                           ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_reset_trs                                                                                                                                                                  ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_reset_trs|resync_chains[0].synchronizer_nocut                                                                                                                              ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |recal_wreq_synchronizer|                                                             ; 1.0 (0.0)            ; 1.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|recal_wreq_synchronizer                                                                                                                                                                    ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|recal_wreq_synchronizer|resync_chains[0].synchronizer_nocut                                                                                                                                ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |start_synchronizer|                                                                  ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|start_synchronizer                                                                                                                                                                         ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|start_synchronizer|resync_chains[0].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                |g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|                      ; 202.2 (3.9)          ; 229.4 (4.1)                      ; 31.2 (0.3)                                        ; 4.1 (0.1)                        ; 0.0 (0.0)            ; 313 (11)            ; 291 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic                                                                                                                                                    ; alt_xcvr_native_rcfg_opt_logic_ugm7okq                                           ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_arbiber_enable.alt_xcvr_rcfg_arb|                                                  ; 11.3 (9.6)           ; 13.0 (11.3)                      ; 1.8 (1.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 18 (16)             ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_arbiber_enable.alt_xcvr_rcfg_arb                                                                                                                 ; alt_xcvr_native_rcfg_arb                                                         ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_arb[0].arbiter_inst|                                                            ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_arbiber_enable.alt_xcvr_rcfg_arb|g_arb[0].arbiter_inst                                                                                           ; alt_xcvr_arbiter                                                                 ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|        ; 87.5 (83.7)          ; 99.6 (93.6)                      ; 14.2 (12.0)                                       ; 2.2 (2.1)                        ; 0.0 (0.0)            ; 146 (145)           ; 55 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr                                                                       ; alt_xcvr_native_avmm_csr                                                         ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_prbs_reg_en.prbs_err_clr_sync|                                                  ; 0.9 (0.0)            ; 0.9 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_prbs_reg_en.prbs_err_clr_sync                                       ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_prbs_reg_en.prbs_err_clr_sync|resync_chains[0].synchronizer_nocut   ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_status_reg_en.cal_busy|                                                         ; 1.4 (0.0)            ; 2.5 (0.0)                        ; 1.1 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.cal_busy                                              ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.cal_busy|resync_chains[0].synchronizer_nocut          ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[1].synchronizer_nocut|                                           ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.cal_busy|resync_chains[1].synchronizer_nocut          ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_status_reg_en.rx_is_locked_sync|                                                ; 1.5 (0.0)            ; 2.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.rx_is_locked_sync                                     ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.rx_is_locked_sync|resync_chains[0].synchronizer_nocut ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[1].synchronizer_nocut|                                           ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.rx_is_locked_sync|resync_chains[1].synchronizer_nocut ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators| ; 99.5 (95.6)          ; 112.7 (106.7)                    ; 14.9 (12.7)                                       ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 138 (138)           ; 234 (218)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators                                                                ; alt_xcvr_native_prbs_accum                                                       ; altera_xcvr_native_s10_htile_1930               ;
;                      |avmm_clk_bit_count_edge|                                                          ; 0.5 (0.0)            ; 0.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|avmm_clk_bit_count_edge                                        ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|avmm_clk_bit_count_edge|resync_chains[0].synchronizer_nocut    ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |avmm_clk_prbs_done_sync|                                                          ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|avmm_clk_prbs_done_sync                                        ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|avmm_clk_prbs_done_sync|resync_chains[0].synchronizer_nocut    ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |rx_clk_prbs_done_sync|                                                            ; 0.2 (0.0)            ; 0.8 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_done_sync                                          ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_done_sync|resync_chains[0].synchronizer_nocut      ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |rx_clk_prbs_err_sync|                                                             ; 0.7 (0.0)            ; 1.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_err_sync                                           ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_err_sync|resync_chains[0].synchronizer_nocut       ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |rx_clk_prbs_reset_sync|                                                           ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_reset_sync                                         ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_reset_sync|resync_chains[0].synchronizer_nocut     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |rx_clk_reset_sync|                                                                ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_reset_sync                                              ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_reset_sync|resync_chains[0].synchronizer_nocut          ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                |g_xcvr_native_insts[0].ct2_xcvr_native_inst|                                            ; 6.7 (0.0)            ; 12.8 (0.0)                       ; 6.1 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst                                                                                                                                                                          ; ct2_xcvr_native                                                                  ; altera_work                                     ;
;                   |inst_ct1_xcvr_avmm1|                                                                 ; 6.7 (0.0)            ; 12.8 (0.0)                       ; 6.1 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct1_xcvr_avmm1                                                                                                                                                      ; ct1_xcvr_avmm1                                                                   ; altera_work                                     ;
;                      |avmm_if_soft_logic[0].ct1_xcvr_avmm_soft_logic_inst|                              ; 6.7 (6.7)            ; 12.8 (12.8)                      ; 6.1 (6.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 14 (14)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct1_xcvr_avmm1|avmm_if_soft_logic[0].ct1_xcvr_avmm_soft_logic_inst                                                                                                  ; ct1_xcvr_avmm_soft_logic                                                         ; altera_work                                     ;
;                   |inst_ct2_xcvr_channel_multi|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi                                                                                                                                              ; ct2_xcvr_channel_multi                                                           ; altera_work                                     ;
;                      |gen_rev.ct2_xcvr_channel_inst|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst                                                                                                                ; ct2_xcvr_channel_cr2e_revb                                                       ; altera_work                                     ;
;          |xcvr_reset_control_s10_0|                                                                     ; 23.2 (0.0)           ; 33.5 (0.0)                       ; 10.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (0)              ; 57 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_reset_control_s10_0                                                                                                                                                                                                                                                      ; qsfp_xcvr_test_xcvr_reset_control_s10_0                                          ; qsfp_xcvr_test_xcvr_reset_control_s10_0         ;
;             |qsfp_xcvr_test_xcvr_reset_control_s10_0|                                                   ; 23.2 (1.9)           ; 33.5 (2.3)                       ; 10.2 (0.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (4)              ; 57 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0                                                                                                                                                                                                              ; altera_xcvr_reset_control_s10                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                |alt_xcvr_resync_reset|                                                                  ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|alt_xcvr_resync_reset                                                                                                                                                                                        ; alt_xcvr_resync_std                                                              ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[0].synchronizer_nocut|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|alt_xcvr_resync_reset|resync_chains[0].synchronizer_nocut                                                                                                                                                    ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                |g_rx.g_rx[0].g_rx.counter_rx_analogreset|                                               ; 1.9 (1.9)            ; 2.5 (2.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.counter_rx_analogreset                                                                                                                                                                     ; alt_xcvr_reset_counter_s10                                                       ; altera_xcvr_reset_control_s10_1911              ;
;                |g_rx.g_rx[0].g_rx.counter_rx_digitalreset|                                              ; 11.1 (11.1)          ; 11.3 (11.3)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.counter_rx_digitalreset                                                                                                                                                                    ; alt_xcvr_reset_counter_s10                                                       ; altera_xcvr_reset_control_s10_1911              ;
;                |g_rx.g_rx[0].g_rx.resync_rx_cal_busy|                                                   ; 2.9 (0.0)            ; 5.5 (0.0)                        ; 2.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy                                                                                                                                                                         ; alt_xcvr_resync_std                                                              ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[1].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 0.9 (0.9)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[1].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[2].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[2].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[3].synchronizer_nocut|                                                 ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[3].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[4].synchronizer_nocut|                                                 ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[4].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[5].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 0.9 (0.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[5].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                |g_tx.g_tx[0].g_tx.counter_tx_analogreset|                                               ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.counter_tx_analogreset                                                                                                                                                                     ; alt_xcvr_reset_counter_s10                                                       ; altera_xcvr_reset_control_s10_1911              ;
;                |g_tx.g_tx[0].g_tx.counter_tx_digitalreset|                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.counter_tx_digitalreset                                                                                                                                                                    ; alt_xcvr_reset_counter_s10                                                       ; altera_xcvr_reset_control_s10_1911              ;
;                |g_tx.g_tx[0].g_tx.resync_tx_cal_busy|                                                   ; 3.2 (0.0)            ; 8.7 (0.0)                        ; 5.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy                                                                                                                                                                         ; alt_xcvr_resync_std                                                              ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[1].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[1].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[2].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[2].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[3].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[3].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[4].synchronizer_nocut|                                                 ; 0.4 (0.4)            ; 1.5 (1.5)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[4].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[5].synchronizer_nocut|                                                 ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[5].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[6].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[6].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;          |xcvr_st_converter_0|                                                                          ; 31.4 (0.0)           ; 41.7 (0.0)                       ; 10.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 128 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_st_converter_0                                                                                                                                                                                                                                                           ; qsfp_xcvr_test_xcvr_st_converter_0                                               ; qsfp_xcvr_test_xcvr_st_converter_0              ;
;             |xcvr_st_converter_0|                                                                       ; 31.4 (31.4)          ; 41.7 (41.7)                      ; 10.3 (10.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_st_converter_0|xcvr_st_converter_0                                                                                                                                                                                                                                       ; xcvr_st_converter                                                                ; xcvr_st_converter_10                            ;
;          |xcvr_test_system_0|                                                                           ; 2117.7 (0.0)         ; 2449.8 (0.0)                     ; 334.9 (0.0)                                       ; 2.8 (0.0)                        ; 0.0 (0.0)            ; 3053 (0)            ; 2611 (0)                  ; 0 (0)         ; 98304             ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0                                                                                                                                                                                                                                                            ; xcvr_test_system                                                                 ; xcvr_test_system                                ;
;             |data_pattern_checker_0|                                                                    ; 966.4 (0.0)          ; 1086.0 (0.0)                     ; 121.4 (0.0)                                       ; 1.8 (0.0)                        ; 0.0 (0.0)            ; 1466 (0)            ; 873 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0                                                                                                                                                                                                                                     ; xcvr_test_system_data_pattern_checker_0                                          ; xcvr_test_system_data_pattern_checker_0         ;
;                |data_pattern_checker_0|                                                                 ; 966.4 (0.0)          ; 1086.0 (0.0)                     ; 121.4 (0.0)                                       ; 1.8 (0.0)                        ; 0.0 (0.0)            ; 1466 (0)            ; 873 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0                                                                                                                                                                                                              ; xcvr_test_system_data_pattern_checker_0_data_pattern_checker_10_tpte7tq          ; data_pattern_checker_10                         ;
;                   |data_pattern_checker|                                                                ; 966.4 (766.1)        ; 1086.0 (830.2)                   ; 121.4 (65.6)                                      ; 1.8 (1.6)                        ; 0.0 (0.0)            ; 1466 (1242)         ; 873 (438)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker                                                                                                                                                                                         ; data_pattern_checker                                                             ; data_pattern_checker_core_10                    ;
;                      |asi_reset_controller|                                                             ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|asi_reset_controller                                                                                                                                                                    ; reset_synchronizer                                                               ; data_pattern_checker_core_10                    ;
;                      |clock_sensor_reset_controller|                                                    ; 1.0 (0.0)            ; 2.0 (0.5)                        ; 1.0 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|clock_sensor_reset_controller                                                                                                                                                           ; reset_controller                                                                 ; data_pattern_checker_core_10                    ;
;                         |alt_rst_sync_uq1|                                                              ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|clock_sensor_reset_controller|alt_rst_sync_uq1                                                                                                                                          ; reset_synchronizer                                                               ; data_pattern_checker_core_10                    ;
;                      |counter_reset_controller|                                                         ; 1.2 (0.2)            ; 2.0 (0.5)                        ; 0.8 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|counter_reset_controller                                                                                                                                                                ; reset_controller                                                                 ; data_pattern_checker_core_10                    ;
;                         |alt_rst_sync_uq1|                                                              ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|counter_reset_controller|alt_rst_sync_uq1                                                                                                                                               ; reset_synchronizer                                                               ; data_pattern_checker_core_10                    ;
;                      |enable_register_synchronizer|                                                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|enable_register_synchronizer                                                                                                                                                            ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                      |enabled_synchronizer|                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|enabled_synchronizer                                                                                                                                                                    ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                      |locked_synchronizer|                                                              ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|locked_synchronizer                                                                                                                                                                     ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                      |my_ones_counter|                                                                  ; 161.4 (161.4)        ; 197.3 (197.3)                    ; 36.1 (36.1)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 214 (214)           ; 284 (284)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|my_ones_counter                                                                                                                                                                         ; ones_counter                                                                     ; data_pattern_checker_core_10                    ;
;                      |snapper|                                                                          ; 34.5 (30.2)          ; 50.7 (44.2)                      ; 16.2 (14.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (1)               ; 136 (124)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper                                                                                                                                                                                 ; snap_handshake_clock_crosser                                                     ; data_pattern_checker_core_10                    ;
;                         |ctrl_to_data_synchronizer|                                                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|ctrl_to_data_synchronizer                                                                                                                                                       ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                         |data_to_ctrl_synchronizer|                                                     ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|data_to_ctrl_synchronizer                                                                                                                                                       ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                         |p2t_clr|                                                                       ; 0.4 (0.4)            ; 0.9 (0.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|p2t_clr                                                                                                                                                                         ; pulse_to_toggle                                                                  ; data_pattern_checker_core_10                    ;
;                         |p2t_clr_sync|                                                                  ; 0.2 (0.2)            ; 0.4 (0.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|p2t_clr_sync                                                                                                                                                                    ; pulse_to_toggle                                                                  ; data_pattern_checker_core_10                    ;
;                         |p2t_ctrl|                                                                      ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|p2t_ctrl                                                                                                                                                                        ; pulse_to_toggle                                                                  ; data_pattern_checker_core_10                    ;
;                         |p2t_data|                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|p2t_data                                                                                                                                                                        ; pulse_to_toggle                                                                  ; data_pattern_checker_core_10                    ;
;                         |reset_controller|                                                              ; 1.2 (0.2)            ; 1.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|reset_controller                                                                                                                                                                ; reset_controller                                                                 ; data_pattern_checker_core_10                    ;
;                            |alt_rst_sync_uq1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|reset_controller|alt_rst_sync_uq1                                                                                                                                               ; reset_synchronizer                                                               ; data_pattern_checker_core_10                    ;
;                         |t2p_data|                                                                      ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|t2p_data                                                                                                                                                                        ; toggle_to_pulse                                                                  ; data_pattern_checker_core_10                    ;
;             |data_pattern_generator_0|                                                                  ; 721.0 (0.0)          ; 815.8 (0.0)                      ; 95.6 (0.0)                                        ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 1059 (0)            ; 603 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|data_pattern_generator_0                                                                                                                                                                                                                                   ; xcvr_test_system_data_pattern_generator_0                                        ; xcvr_test_system_data_pattern_generator_0       ;
;                |data_pattern_generator_0|                                                               ; 721.0 (0.0)          ; 815.8 (0.0)                      ; 95.6 (0.0)                                        ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 1059 (0)            ; 603 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0                                                                                                                                                                                                          ; xcvr_test_system_data_pattern_generator_0_data_pattern_generator_10_utzxrya      ; data_pattern_generator_10                       ;
;                   |data_pattern_generator|                                                              ; 721.0 (718.1)        ; 815.8 (809.8)                    ; 95.6 (92.5)                                       ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 1059 (1057)         ; 603 (588)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator                                                                                                                                                                                   ; data_pattern_generator                                                           ; data_pattern_generator_core_10                  ;
;                      |asi_reset_controller|                                                             ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|asi_reset_controller                                                                                                                                                              ; reset_synchronizer                                                               ; data_pattern_generator_core_10                  ;
;                      |enable_register_synchronizer|                                                     ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|enable_register_synchronizer                                                                                                                                                      ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                      |enabled_synchronizer|                                                             ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|enabled_synchronizer                                                                                                                                                              ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                      |pulser|                                                                           ; 1.8 (0.0)            ; 3.1 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|pulser                                                                                                                                                                            ; pulse_handshake_clock_crosser                                                    ; data_pattern_generator_core_10                  ;
;                         |mm_to_st_pulser|                                                               ; 1.2 (0.8)            ; 1.5 (0.8)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|pulser|mm_to_st_pulser                                                                                                                                                            ; pulse_clock_crosser                                                              ; data_pattern_generator_core_10                  ;
;                            |synchronizer|                                                               ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|pulser|mm_to_st_pulser|synchronizer                                                                                                                                               ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                         |st_to_mm_pulser|                                                               ; 0.6 (0.4)            ; 1.6 (0.9)                        ; 1.0 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|pulser|st_to_mm_pulser                                                                                                                                                            ; pulse_clock_crosser                                                              ; data_pattern_generator_core_10                  ;
;                            |synchronizer|                                                               ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|pulser|st_to_mm_pulser|synchronizer                                                                                                                                               ; altera_std_synchronizer                                                          ; altera_work                                     ;
;             |freq_counter_0|                                                                            ; 56.9 (0.0)           ; 70.5 (0.0)                       ; 13.6 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 83 (0)              ; 133 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|freq_counter_0                                                                                                                                                                                                                                             ; xcvr_test_system_freq_counter_0                                                  ; xcvr_test_system_freq_counter_0                 ;
;                |freq_counter_0|                                                                         ; 56.9 (56.9)          ; 70.5 (70.5)                      ; 13.6 (13.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 83 (83)             ; 133 (133)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|freq_counter_0|freq_counter_0                                                                                                                                                                                                                              ; freq_counter                                                                     ; freq_counter_10                                 ;
;             |mm_bridge_0|                                                                               ; 46.6 (0.0)           ; 54.2 (0.0)                       ; 7.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 133 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_bridge_0                                                                                                                                                                                                                                                ; xcvr_test_system_mm_bridge_0                                                     ; xcvr_test_system_mm_bridge_0                    ;
;                |mm_bridge_0|                                                                            ; 46.6 (46.6)          ; 54.2 (54.2)                      ; 7.6 (7.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 133 (133)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_bridge_0|mm_bridge_0                                                                                                                                                                                                                                    ; xcvr_test_system_mm_bridge_0_altera_avalon_mm_bridge_2001_k2bg7dq                ; altera_avalon_mm_bridge_2001                    ;
;             |mm_interconnect_0|                                                                         ; 244.7 (0.0)          ; 304.3 (0.0)                      ; 59.8 (0.0)                                        ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 268 (0)             ; 650 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0                                                                                                                                                                                                                                          ; xcvr_test_system_altera_mm_interconnect_1920_zd6ql4a                             ; altera_mm_interconnect_1920                     ;
;                |agent_pipeline|                                                                         ; 5.0 (0.0)            ; 7.5 (0.0)                        ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|agent_pipeline                                                                                                                                                                                                                           ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 5.0 (5.0)            ; 7.5 (7.5)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|agent_pipeline|gen_inst[0].core                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |agent_pipeline_001|                                                                     ; 7.7 (0.0)            ; 11.6 (0.0)                       ; 4.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_001                                                                                                                                                                                                                       ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 7.7 (7.7)            ; 11.6 (11.6)                      ; 4.0 (4.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_001|gen_inst[0].core                                                                                                                                                                                                      ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |agent_pipeline_002|                                                                     ; 31.7 (0.0)           ; 33.8 (0.0)                       ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_002                                                                                                                                                                                                                       ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 31.7 (31.7)          ; 33.8 (33.8)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 84 (84)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_002|gen_inst[0].core                                                                                                                                                                                                      ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |agent_pipeline_003|                                                                     ; 8.3 (0.0)            ; 13.7 (0.0)                       ; 5.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_003                                                                                                                                                                                                                       ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 8.3 (8.3)            ; 13.7 (13.7)                      ; 5.4 (5.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core                                                                                                                                                                                                      ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |agent_pipeline_004|                                                                     ; 14.5 (0.0)           ; 17.4 (0.0)                       ; 2.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 38 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_004                                                                                                                                                                                                                       ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 14.5 (14.5)          ; 17.4 (17.4)                      ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_004|gen_inst[0].core                                                                                                                                                                                                      ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |agent_pipeline_005|                                                                     ; 7.8 (0.0)            ; 13.2 (0.0)                       ; 5.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_005                                                                                                                                                                                                                       ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 7.8 (7.8)            ; 13.2 (13.2)                      ; 5.4 (5.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_005|gen_inst[0].core                                                                                                                                                                                                      ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |cmd_demux|                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|cmd_demux                                                                                                                                                                                                                                ; xcvr_test_system_altera_merlin_demultiplexer_1921_gaw4kza                        ; altera_merlin_demultiplexer_1921                ;
;                |data_pattern_checker_0_csr_slave_agent|                                                 ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|data_pattern_checker_0_csr_slave_agent                                                                                                                                                                                                   ; xcvr_test_system_altera_merlin_slave_agent_1921_b6r3djy                          ; altera_merlin_slave_agent_1921                  ;
;                |data_pattern_checker_0_csr_slave_agent_rsp_fifo|                                        ; 1.2 (1.2)            ; 1.8 (1.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|data_pattern_checker_0_csr_slave_agent_rsp_fifo                                                                                                                                                                                          ; xcvr_test_system_altera_avalon_sc_fifo_1931_fzgstwy                              ; altera_avalon_sc_fifo_1931                      ;
;                |data_pattern_checker_0_csr_slave_translator|                                            ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|data_pattern_checker_0_csr_slave_translator                                                                                                                                                                                              ; xcvr_test_system_altera_merlin_slave_translator_191_x56fcki                      ; altera_merlin_slave_translator_191              ;
;                |data_pattern_generator_0_csr_slave_agent|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|data_pattern_generator_0_csr_slave_agent                                                                                                                                                                                                 ; xcvr_test_system_altera_merlin_slave_agent_1921_b6r3djy                          ; altera_merlin_slave_agent_1921                  ;
;                |data_pattern_generator_0_csr_slave_agent_rsp_fifo|                                      ; 1.4 (1.4)            ; 1.8 (1.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|data_pattern_generator_0_csr_slave_agent_rsp_fifo                                                                                                                                                                                        ; xcvr_test_system_altera_avalon_sc_fifo_1931_fzgstwy                              ; altera_avalon_sc_fifo_1931                      ;
;                |data_pattern_generator_0_csr_slave_translator|                                          ; 0.6 (0.6)            ; 0.9 (0.9)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|data_pattern_generator_0_csr_slave_translator                                                                                                                                                                                            ; xcvr_test_system_altera_merlin_slave_translator_191_x56fcki                      ; altera_merlin_slave_translator_191              ;
;                |freq_counter_0_csr_agent|                                                               ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|freq_counter_0_csr_agent                                                                                                                                                                                                                 ; xcvr_test_system_altera_merlin_slave_agent_1921_b6r3djy                          ; altera_merlin_slave_agent_1921                  ;
;                |freq_counter_0_csr_agent_rsp_fifo|                                                      ; 1.8 (1.8)            ; 2.2 (2.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|freq_counter_0_csr_agent_rsp_fifo                                                                                                                                                                                                        ; xcvr_test_system_altera_avalon_sc_fifo_1931_fzgstwy                              ; altera_avalon_sc_fifo_1931                      ;
;                |freq_counter_0_csr_translator|                                                          ; 8.9 (8.9)            ; 16.7 (16.7)                      ; 7.8 (7.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|freq_counter_0_csr_translator                                                                                                                                                                                                            ; xcvr_test_system_altera_merlin_slave_translator_191_x56fcki                      ; altera_merlin_slave_translator_191              ;
;                |limiter_pipeline|                                                                       ; 35.0 (0.0)           ; 37.3 (0.0)                       ; 2.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|limiter_pipeline                                                                                                                                                                                                                         ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 35.0 (35.0)          ; 37.3 (37.3)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 92 (92)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|limiter_pipeline|gen_inst[0].core                                                                                                                                                                                                        ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |limiter_pipeline_001|                                                                   ; 10.7 (0.0)           ; 10.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|limiter_pipeline_001                                                                                                                                                                                                                     ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 10.7 (10.7)          ; 10.7 (10.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|limiter_pipeline_001|gen_inst[0].core                                                                                                                                                                                                    ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mm_bridge_0_m0_agent|                                                                   ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|mm_bridge_0_m0_agent                                                                                                                                                                                                                     ; xcvr_test_system_altera_merlin_master_agent_1921_2inlndi                         ; altera_merlin_master_agent_1921                 ;
;                |mm_bridge_0_m0_limiter|                                                                 ; 8.9 (8.9)            ; 10.2 (10.2)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|mm_bridge_0_m0_limiter                                                                                                                                                                                                                   ; xcvr_test_system_altera_merlin_traffic_limiter_191_kcba44q                       ; altera_merlin_traffic_limiter_191               ;
;                |mux_pipeline|                                                                           ; 6.2 (0.0)            ; 7.8 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|mux_pipeline                                                                                                                                                                                                                             ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 6.2 (6.2)            ; 7.8 (7.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|mux_pipeline|gen_inst[0].core                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mux_pipeline_001|                                                                       ; 31.4 (0.0)           ; 34.0 (0.0)                       ; 2.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_001                                                                                                                                                                                                                         ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 31.4 (31.4)          ; 34.0 (34.0)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 84 (84)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_001|gen_inst[0].core                                                                                                                                                                                                        ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mux_pipeline_002|                                                                       ; 14.3 (0.0)           ; 20.0 (0.0)                       ; 5.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 38 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_002                                                                                                                                                                                                                         ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 14.3 (14.3)          ; 20.0 (20.0)                      ; 5.7 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_002|gen_inst[0].core                                                                                                                                                                                                        ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mux_pipeline_003|                                                                       ; 7.5 (0.0)            ; 10.5 (0.0)                       ; 3.1 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_003                                                                                                                                                                                                                         ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 7.5 (7.5)            ; 10.5 (10.5)                      ; 3.1 (3.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_003|gen_inst[0].core                                                                                                                                                                                                        ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mux_pipeline_004|                                                                       ; 8.2 (0.0)            ; 14.2 (0.0)                       ; 6.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_004                                                                                                                                                                                                                         ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 8.2 (8.2)            ; 14.2 (14.2)                      ; 6.0 (6.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_004|gen_inst[0].core                                                                                                                                                                                                        ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mux_pipeline_005|                                                                       ; 7.9 (0.0)            ; 13.6 (0.0)                       ; 5.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_005                                                                                                                                                                                                                         ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 7.9 (7.9)            ; 13.6 (13.6)                      ; 5.7 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_005|gen_inst[0].core                                                                                                                                                                                                        ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |router|                                                                                 ; 1.8 (1.8)            ; 2.2 (2.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|router                                                                                                                                                                                                                                   ; xcvr_test_system_altera_merlin_router_1921_rvqh52q                               ; altera_merlin_router_1921                       ;
;                |rsp_mux|                                                                                ; 20.5 (20.5)          ; 20.5 (20.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                                  ; xcvr_test_system_altera_merlin_multiplexer_1922_fin6qia                          ; altera_merlin_multiplexer_1922                  ;
;             |rst_controller|                                                                            ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rst_controller                                                                                                                                                                                                                                             ; altera_reset_controller                                                          ; altera_reset_controller_1922                    ;
;                |alt_rst_sync_uq1|                                                                       ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                            ; altera_reset_synchronizer                                                        ; altera_reset_controller_1922                    ;
;             |rx_fifo|                                                                                   ; 39.7 (0.0)           ; 56.0 (0.0)                       ; 16.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 103 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rx_fifo                                                                                                                                                                                                                                                    ; xcvr_test_system_rx_fifo                                                         ; xcvr_test_system_rx_fifo                        ;
;                |xcvr_test_system_fifo_1|                                                                ; 39.7 (0.0)           ; 56.0 (0.0)                       ; 16.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 103 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1                                                                                                                                                                                                                            ; xcvr_test_system_rx_fifo_fifo_1923_lpyfjcq                                       ; fifo_1923                                       ;
;                   |dcfifo_mixed_widths_component|                                                       ; 39.7 (0.0)           ; 56.0 (0.0)                       ; 16.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 103 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component                                                                                                                                                                                              ; dcfifo_mixed_widths                                                              ; altera_work                                     ;
;                      |auto_generated|                                                                   ; 39.7 (12.0)          ; 56.0 (17.8)                      ; 16.3 (5.8)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (14)             ; 103 (30)                  ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated                                                                                                                                                                               ; dcfifo_9ev71                                                                     ; altera_work                                     ;
;                         |cntr_b|                                                                        ; 0.9 (0.9)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                                                                                                                                        ; cntr_povr1                                                                       ; altera_work                                     ;
;                         |fifo_altera_syncram|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram                                                                                                                                                           ; altera_syncram_mbkn1                                                             ; altera_work                                     ;
;                            |altera_syncram_impl1|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1                                                                                                                                      ; altera_syncram_impl_1gv12                                                        ; altera_work                                     ;
;                         |rdempty_eq_comp|                                                               ; 2.7 (2.7)            ; 3.1 (3.1)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                                                                               ; cmpr_gll12                                                                       ; altera_work                                     ;
;                         |rdptr_g1p|                                                                     ; 9.2 (9.2)            ; 10.0 (10.0)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                                                                                     ; altera_gray_counter                                                              ; altera_work                                     ;
;                         |rs_dgwp|                                                                       ; 2.4 (0.0)            ; 4.9 (0.0)                        ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                                                                                       ; alt_synch_pipe_6lvn1                                                             ; altera_work                                     ;
;                            |dffpipe3|                                                                   ; 2.4 (2.4)            ; 4.9 (4.9)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe3                                                                                                                                                              ; dffpipe_57o61                                                                    ; altera_work                                     ;
;                         |wrfull_eq_comp|                                                                ; 2.7 (2.7)            ; 3.0 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                                                                                ; cmpr_gll12                                                                       ; altera_work                                     ;
;                         |wrptr_g1p|                                                                     ; 7.4 (7.4)            ; 9.0 (9.0)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                                                                                     ; altera_gray_counter                                                              ; altera_work                                     ;
;                         |ws_dgrp|                                                                       ; 2.4 (0.0)            ; 6.8 (0.0)                        ; 4.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                                                                                       ; alt_synch_pipe_6lvn1                                                             ; altera_work                                     ;
;                            |dffpipe3|                                                                   ; 2.4 (2.4)            ; 6.8 (6.8)                        ; 4.4 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe3                                                                                                                                                              ; dffpipe_57o61                                                                    ; altera_work                                     ;
;             |tx_fifo|                                                                                   ; 41.9 (0.0)           ; 61.5 (0.0)                       ; 19.6 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 113 (0)                   ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|tx_fifo                                                                                                                                                                                                                                                    ; xcvr_test_system_tx_fifo                                                         ; xcvr_test_system_tx_fifo                        ;
;                |rx_fifo_0|                                                                              ; 41.9 (0.0)           ; 61.5 (0.0)                       ; 19.6 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 113 (0)                   ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0                                                                                                                                                                                                                                          ; xcvr_test_system_tx_fifo_fifo_1923_bynk7da                                       ; fifo_1923                                       ;
;                   |dcfifo_mixed_widths_component|                                                       ; 41.9 (0.0)           ; 61.5 (0.0)                       ; 19.6 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 113 (0)                   ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component                                                                                                                                                                                                            ; dcfifo_mixed_widths                                                              ; altera_work                                     ;
;                      |auto_generated|                                                                   ; 41.9 (11.0)          ; 61.5 (18.9)                      ; 19.6 (8.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (14)             ; 113 (32)                  ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated                                                                                                                                                                                             ; dcfifo_bpnj1                                                                     ; altera_work                                     ;
;                         |cntr_b|                                                                        ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                                                                                                                                                      ; cntr_povr1                                                                       ; altera_work                                     ;
;                         |fifo_altera_syncram|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram                                                                                                                                                                         ; altera_syncram_nsvq                                                              ; altera_work                                     ;
;                            |altera_syncram_impl1|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1                                                                                                                                                    ; altera_syncram_impl_hqqr                                                         ; altera_work                                     ;
;                         |rdempty_eq_comp|                                                               ; 3.3 (3.3)            ; 3.7 (3.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                                                                                             ; cmpr_5tm31                                                                       ; altera_work                                     ;
;                         |rdptr_g1p|                                                                     ; 10.1 (10.1)          ; 10.3 (10.3)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                                                                                                   ; altera_gray_counter                                                              ; altera_work                                     ;
;                         |rs_dgwp|                                                                       ; 3.1 (0.0)            ; 6.0 (0.0)                        ; 2.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                                                                                                     ; alt_synch_pipe_eq2p                                                              ; altera_work                                     ;
;                            |dffpipe3|                                                                   ; 3.1 (3.1)            ; 6.0 (6.0)                        ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe3                                                                                                                                                                            ; dffpipe_m7s8                                                                     ; altera_work                                     ;
;                         |wrfull_eq_comp|                                                                ; 2.9 (2.9)            ; 3.8 (3.8)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                                                                                              ; cmpr_5tm31                                                                       ; altera_work                                     ;
;                         |wrptr_g1p|                                                                     ; 7.1 (7.1)            ; 10.9 (10.9)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                                                                                                   ; altera_gray_counter                                                              ; altera_work                                     ;
;                         |ws_dgrp|                                                                       ; 3.6 (0.0)            ; 6.4 (0.0)                        ; 2.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                                                                                                     ; alt_synch_pipe_eq2p                                                              ; altera_work                                     ;
;                            |dffpipe3|                                                                   ; 3.6 (3.6)            ; 6.4 (6.4)                        ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe3                                                                                                                                                                            ; dffpipe_m7s8                                                                     ; altera_work                                     ;
;       |qsfp_xcvr_test_3|                                                                                ; 2911.0 (0.0)         ; 3417.8 (0.0)                     ; 512.5 (0.0)                                       ; 5.7 (0.0)                        ; 0.0 (0.0)            ; 4090 (0)            ; 3998 (0)                  ; 0 (0)         ; 98304             ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3                                                                                                                                                                                                                                                                               ; qsfp_xcvr_test                                                                   ; qsfp_xcvr_test                                  ;
;          |default_pma_settings_conf_0|                                                                  ; 68.7 (0.0)           ; 88.2 (0.0)                       ; 19.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 83 (0)              ; 114 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|default_pma_settings_conf_0                                                                                                                                                                                                                                                   ; qsfp_xcvr_test_default_pma_settings_conf_0                                       ; qsfp_xcvr_test_default_pma_settings_conf_0      ;
;             |default_pma_settings_conf_0|                                                               ; 68.7 (68.7)          ; 88.2 (88.2)                      ; 19.5 (19.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 83 (83)             ; 114 (114)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|default_pma_settings_conf_0|default_pma_settings_conf_0                                                                                                                                                                                                                       ; default_pma_settings_conf                                                        ; default_pma_settings_conf_10                    ;
;          |mm_bridge_0|                                                                                  ; 44.6 (0.0)           ; 50.1 (0.0)                       ; 5.8 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 137 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_bridge_0                                                                                                                                                                                                                                                                   ; qsfp_xcvr_test_mm_bridge_0                                                       ; qsfp_xcvr_test_mm_bridge_0                      ;
;             |mm_bridge_0|                                                                               ; 44.6 (44.6)          ; 50.1 (50.1)                      ; 5.8 (5.8)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 56 (56)             ; 137 (137)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_bridge_0|mm_bridge_0                                                                                                                                                                                                                                                       ; qsfp_xcvr_test_mm_bridge_0_altera_avalon_mm_bridge_2001_k2bg7dq                  ; altera_avalon_mm_bridge_2001                    ;
;          |mm_interconnect_0|                                                                            ; 142.6 (0.0)          ; 218.8 (0.0)                      ; 77.0 (0.0)                                        ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 206 (0)             ; 331 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0                                                                                                                                                                                                                                                             ; qsfp_xcvr_test_altera_mm_interconnect_1920_4ix6v3i                               ; altera_mm_interconnect_1920                     ;
;             |cmd_demux_001|                                                                             ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|cmd_demux_001                                                                                                                                                                                                                                               ; qsfp_xcvr_test_altera_merlin_demultiplexer_1921_hidmfdy                          ; altera_merlin_demultiplexer_1921                ;
;             |cmd_mux|                                                                                   ; 17.3 (14.8)          ; 25.5 (23.0)                      ; 8.3 (8.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (47)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|cmd_mux                                                                                                                                                                                                                                                     ; qsfp_xcvr_test_altera_merlin_multiplexer_1922_sx4fypi                            ; altera_merlin_multiplexer_1922                  ;
;                |arb|                                                                                    ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|cmd_mux|arb                                                                                                                                                                                                                                                 ; altera_merlin_arbitrator                                                         ; altera_merlin_multiplexer_1922                  ;
;             |crosser|                                                                                   ; 8.9 (0.0)            ; 15.5 (0.0)                       ; 6.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 29 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|crosser                                                                                                                                                                                                                                                     ; qsfp_xcvr_test_hs_clk_xer_1940_gyeivji                                           ; hs_clk_xer_1940                                 ;
;                |async_clock_crosser.clock_xer|                                                          ; 8.9 (6.4)            ; 15.5 (10.5)                      ; 6.6 (4.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 29 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|crosser|async_clock_crosser.clock_xer                                                                                                                                                                                                                       ; altera_avalon_st_clock_crosser                                                   ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_in_rst|                                                             ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                                                                               ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_out_rst|                                                            ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                                                                              ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |in_to_out_synchronizer|                                                              ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                                ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;                   |out_to_in_synchronizer|                                                              ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                                ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;             |crosser_001|                                                                               ; 27.9 (0.0)           ; 52.5 (0.0)                       ; 24.6 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 106 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|crosser_001                                                                                                                                                                                                                                                 ; qsfp_xcvr_test_hs_clk_xer_1940_gyeivji                                           ; hs_clk_xer_1940                                 ;
;                |async_clock_crosser.clock_xer|                                                          ; 27.9 (25.7)          ; 52.5 (47.7)                      ; 24.6 (22.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 106 (96)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer                                                                                                                                                                                                                   ; altera_avalon_st_clock_crosser                                                   ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_in_rst|                                                             ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                                                                           ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_out_rst|                                                            ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                                                                          ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |in_to_out_synchronizer|                                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;                   |out_to_in_synchronizer|                                                              ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;             |crosser_002|                                                                               ; 8.7 (0.0)            ; 14.5 (0.0)                       ; 5.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|crosser_002                                                                                                                                                                                                                                                 ; qsfp_xcvr_test_hs_clk_xer_1940_gyeivji                                           ; hs_clk_xer_1940                                 ;
;                |async_clock_crosser.clock_xer|                                                          ; 8.7 (6.0)            ; 14.5 (10.2)                      ; 5.8 (4.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 30 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer                                                                                                                                                                                                                   ; altera_avalon_st_clock_crosser                                                   ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_in_rst|                                                             ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                                                                           ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_out_rst|                                                            ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                                                                          ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |in_to_out_synchronizer|                                                              ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;                   |out_to_in_synchronizer|                                                              ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;             |crosser_003|                                                                               ; 8.5 (0.0)            ; 14.8 (0.0)                       ; 6.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|crosser_003                                                                                                                                                                                                                                                 ; qsfp_xcvr_test_hs_clk_xer_1940_gyeivji                                           ; hs_clk_xer_1940                                 ;
;                |async_clock_crosser.clock_xer|                                                          ; 8.5 (6.1)            ; 14.8 (10.4)                      ; 6.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 32 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer                                                                                                                                                                                                                   ; altera_avalon_st_clock_crosser                                                   ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_in_rst|                                                             ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                                                                           ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_out_rst|                                                            ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                                                                          ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |in_to_out_synchronizer|                                                              ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;                   |out_to_in_synchronizer|                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;             |default_pma_settings_conf_0_avalon_master_agent|                                           ; 0.1 (0.1)            ; 0.5 (0.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|default_pma_settings_conf_0_avalon_master_agent                                                                                                                                                                                                             ; qsfp_xcvr_test_altera_merlin_master_agent_1921_2inlndi                           ; altera_merlin_master_agent_1921                 ;
;             |default_pma_settings_conf_0_avalon_slave_agent|                                            ; 1.0 (1.0)            ; 2.0 (2.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|default_pma_settings_conf_0_avalon_slave_agent                                                                                                                                                                                                              ; qsfp_xcvr_test_altera_merlin_slave_agent_1921_b6r3djy                            ; altera_merlin_slave_agent_1921                  ;
;             |default_pma_settings_conf_0_avalon_slave_agent_rsp_fifo|                                   ; 2.1 (2.1)            ; 3.3 (3.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|default_pma_settings_conf_0_avalon_slave_agent_rsp_fifo                                                                                                                                                                                                     ; qsfp_xcvr_test_altera_avalon_sc_fifo_1931_fzgstwy                                ; altera_avalon_sc_fifo_1931                      ;
;             |default_pma_settings_conf_0_avalon_slave_translator|                                       ; 5.1 (5.1)            ; 8.5 (8.5)                        ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|default_pma_settings_conf_0_avalon_slave_translator                                                                                                                                                                                                         ; qsfp_xcvr_test_altera_merlin_slave_translator_191_x56fcki                        ; altera_merlin_slave_translator_191              ;
;             |mm_bridge_0_m0_agent|                                                                      ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|mm_bridge_0_m0_agent                                                                                                                                                                                                                                        ; qsfp_xcvr_test_altera_merlin_master_agent_1921_2inlndi                           ; altera_merlin_master_agent_1921                 ;
;             |mm_bridge_0_m0_limiter|                                                                    ; 7.2 (7.2)            ; 8.7 (8.7)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|mm_bridge_0_m0_limiter                                                                                                                                                                                                                                      ; qsfp_xcvr_test_altera_merlin_traffic_limiter_191_kcba44q                         ; altera_merlin_traffic_limiter_191               ;
;             |nativephy_loopback_cont_0_csr_agent|                                                       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|nativephy_loopback_cont_0_csr_agent                                                                                                                                                                                                                         ; qsfp_xcvr_test_altera_merlin_slave_agent_1921_b6r3djy                            ; altera_merlin_slave_agent_1921                  ;
;             |nativephy_loopback_cont_0_csr_agent_rsp_fifo|                                              ; 3.4 (3.4)            ; 3.8 (3.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|nativephy_loopback_cont_0_csr_agent_rsp_fifo                                                                                                                                                                                                                ; qsfp_xcvr_test_altera_avalon_sc_fifo_1931_fzgstwy                                ; altera_avalon_sc_fifo_1931                      ;
;             |nativephy_loopback_cont_0_csr_translator|                                                  ; 12.7 (12.7)          ; 15.7 (15.7)                      ; 3.1 (3.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 10 (10)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|nativephy_loopback_cont_0_csr_translator                                                                                                                                                                                                                    ; qsfp_xcvr_test_altera_merlin_slave_translator_191_x56fcki                        ; altera_merlin_slave_translator_191              ;
;             |router_001|                                                                                ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|router_001                                                                                                                                                                                                                                                  ; qsfp_xcvr_test_altera_merlin_router_1921_cwjx5gy                                 ; altera_merlin_router_1921                       ;
;             |rsp_mux_001|                                                                               ; 11.3 (11.3)          ; 20.8 (20.8)                      ; 9.9 (9.9)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 41 (41)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|rsp_mux_001                                                                                                                                                                                                                                                 ; qsfp_xcvr_test_altera_merlin_multiplexer_1922_6c6ivwy                            ; altera_merlin_multiplexer_1922                  ;
;             |xcvr_native_s10_0_reconfig_avmm_agent|                                                     ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|xcvr_native_s10_0_reconfig_avmm_agent                                                                                                                                                                                                                       ; qsfp_xcvr_test_altera_merlin_slave_agent_1921_b6r3djy                            ; altera_merlin_slave_agent_1921                  ;
;             |xcvr_native_s10_0_reconfig_avmm_agent_rdata_fifo|                                          ; 10.0 (10.0)          ; 13.0 (13.0)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|xcvr_native_s10_0_reconfig_avmm_agent_rdata_fifo                                                                                                                                                                                                            ; qsfp_xcvr_test_altera_avalon_sc_fifo_1931_fzgstwy                                ; altera_avalon_sc_fifo_1931                      ;
;             |xcvr_native_s10_0_reconfig_avmm_agent_rsp_fifo|                                            ; 4.4 (4.4)            ; 4.7 (4.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|xcvr_native_s10_0_reconfig_avmm_agent_rsp_fifo                                                                                                                                                                                                              ; qsfp_xcvr_test_altera_avalon_sc_fifo_1931_fzgstwy                                ; altera_avalon_sc_fifo_1931                      ;
;             |xcvr_native_s10_0_reconfig_avmm_translator|                                                ; 2.9 (2.9)            ; 3.2 (3.2)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|xcvr_native_s10_0_reconfig_avmm_translator                                                                                                                                                                                                                  ; qsfp_xcvr_test_altera_merlin_slave_translator_191_x56fcki                        ; altera_merlin_slave_translator_191              ;
;             |xcvr_test_system_0_mm_bridge_0_s0_agent|                                                   ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|xcvr_test_system_0_mm_bridge_0_s0_agent                                                                                                                                                                                                                     ; qsfp_xcvr_test_altera_merlin_slave_agent_1921_b6r3djy                            ; altera_merlin_slave_agent_1921                  ;
;             |xcvr_test_system_0_mm_bridge_0_s0_agent_rsp_fifo|                                          ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.2 (0.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|mm_interconnect_0|xcvr_test_system_0_mm_bridge_0_s0_agent_rsp_fifo                                                                                                                                                                                                            ; qsfp_xcvr_test_altera_avalon_sc_fifo_1931_fzgstwy                                ; altera_avalon_sc_fifo_1931                      ;
;          |nativephy_loopback_cont_0|                                                                    ; 26.2 (0.0)           ; 29.0 (0.0)                       ; 2.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 64 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|nativephy_loopback_cont_0                                                                                                                                                                                                                                                     ; qsfp_xcvr_test_nativePHY_loopback_cont_0                                         ; qsfp_xcvr_test_nativePHY_loopback_cont_0        ;
;             |nativephy_loopback_cont_0|                                                                 ; 26.2 (26.2)          ; 29.0 (29.0)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|nativephy_loopback_cont_0|nativephy_loopback_cont_0                                                                                                                                                                                                                           ; nativePHY_loopback_cont                                                          ; nativePHY_loopback_cont_10                      ;
;          |rst_controller|                                                                               ; 0.8 (0.0)            ; 1.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|rst_controller                                                                                                                                                                                                                                                                ; altera_reset_controller                                                          ; altera_reset_controller_1922                    ;
;             |alt_rst_sync_uq1|                                                                          ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                               ; altera_reset_synchronizer                                                        ; altera_reset_controller_1922                    ;
;          |rst_controller_001|                                                                           ; 1.0 (0.0)            ; 2.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|rst_controller_001                                                                                                                                                                                                                                                            ; altera_reset_controller                                                          ; altera_reset_controller_1922                    ;
;             |alt_rst_sync_uq1|                                                                          ; 1.0 (1.0)            ; 2.0 (2.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                                                                           ; altera_reset_synchronizer                                                        ; altera_reset_controller_1922                    ;
;          |xcvr_native_s10_0|                                                                            ; 411.9 (0.0)          ; 466.2 (0.0)                      ; 56.0 (0.0)                                        ; 1.7 (0.0)                        ; 0.0 (0.0)            ; 658 (0)             ; 551 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0                                                                                                                                                                                                                                                             ; qsfp_xcvr_test_xcvr_native_s10_htile_1                                           ; qsfp_xcvr_test_xcvr_native_s10_htile_1          ;
;             |qsfp_xcvr_test_xcvr_native_s10_htile_1|                                                    ; 411.9 (0.0)          ; 466.2 (0.3)                      ; 56.0 (0.3)                                        ; 1.7 (0.0)                        ; 0.0 (0.0)            ; 658 (2)             ; 551 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1                                                                                                                                                                                                                      ; qsfp_xcvr_test_xcvr_native_s10_htile_1_altera_xcvr_native_s10_htile_1930_ugm7okq ; altera_xcvr_native_s10_htile_1930               ;
;                |g_non_hip_reset.alt_xcvr_native_reset_seq|                                              ; 71.8 (0.0)           ; 88.5 (0.0)                       ; 16.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 99 (0)              ; 107 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq                                                                                                                                                                            ; alt_xcvr_native_reset_seq                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_trs.rx_anlg_reset_seq|                                                             ; 13.3 (12.8)          ; 16.5 (15.0)                      ; 3.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 17 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_anlg_reset_seq                                                                                                                                                    ; alt_xcvr_native_anlg_reset_seq                                                   ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_anlg_trs_inst[0].reset_synchronizers|                                           ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_anlg_reset_seq|g_anlg_trs_inst[0].reset_synchronizers                                                                                                             ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_anlg_reset_seq|g_anlg_trs_inst[0].reset_synchronizers|resync_chains[0].synchronizer_nocut                                                                         ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_trs.rx_dig_reset_seq|                                                              ; 22.3 (20.6)          ; 26.7 (23.7)                      ; 4.3 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 35 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq                                                                                                                                                     ; alt_xcvr_native_dig_reset_seq                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |release_aib_first_synchronizers|                                                  ; 0.5 (0.0)            ; 0.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|release_aib_first_synchronizers                                                                                                                     ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|release_aib_first_synchronizers|resync_chains[0].synchronizer_nocut                                                                                 ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |reset_synchronizers|                                                              ; 0.5 (0.0)            ; 1.2 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|reset_synchronizers                                                                                                                                 ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|reset_synchronizers|resync_chains[0].synchronizer_nocut                                                                                             ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |transfer_ready_synchronizers|                                                     ; 0.8 (0.0)            ; 0.9 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|transfer_ready_synchronizers                                                                                                                        ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|transfer_ready_synchronizers|resync_chains[0].synchronizer_nocut                                                                                    ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_trs.tx_anlg_reset_seq|                                                             ; 12.7 (12.2)          ; 16.0 (14.5)                      ; 3.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 17 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_anlg_reset_seq                                                                                                                                                    ; alt_xcvr_native_anlg_reset_seq                                                   ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_anlg_trs_inst[0].reset_synchronizers|                                           ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_anlg_reset_seq|g_anlg_trs_inst[0].reset_synchronizers                                                                                                             ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_anlg_reset_seq|g_anlg_trs_inst[0].reset_synchronizers|resync_chains[0].synchronizer_nocut                                                                         ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_trs.tx_dig_reset_seq|                                                              ; 22.7 (20.9)          ; 27.8 (24.2)                      ; 5.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 35 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq                                                                                                                                                     ; alt_xcvr_native_dig_reset_seq                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |release_aib_first_synchronizers|                                                  ; 0.5 (0.0)            ; 1.1 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|release_aib_first_synchronizers                                                                                                                     ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.1 (1.1)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|release_aib_first_synchronizers|resync_chains[0].synchronizer_nocut                                                                                 ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |reset_synchronizers|                                                              ; 0.7 (0.0)            ; 1.2 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|reset_synchronizers                                                                                                                                 ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|reset_synchronizers|resync_chains[0].synchronizer_nocut                                                                                             ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |transfer_ready_synchronizers|                                                     ; 0.5 (0.0)            ; 1.3 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|transfer_ready_synchronizers                                                                                                                        ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|transfer_ready_synchronizers|resync_chains[0].synchronizer_nocut                                                                                    ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |reset_n_generator|                                                                   ; 0.8 (0.0)            ; 1.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|reset_n_generator                                                                                                                                                          ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|reset_n_generator|resync_chains[0].synchronizer_nocut                                                                                                                      ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                |g_recal[0].alt_xcvr_recal|                                                              ; 91.1 (85.2)          ; 102.0 (94.4)                     ; 11.0 (9.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 131 (130)           ; 112 (91)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal                                                                                                                                                                                            ; alt_xcvr_native_re_cal_chnl                                                      ; altera_xcvr_native_s10_htile_1930               ;
;                   |alt_xcvr_resync_avmm1_busy|                                                          ; 1.3 (0.0)            ; 1.4 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_avmm1_busy                                                                                                                                                                 ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 1.3 (1.3)            ; 1.4 (1.4)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_avmm1_busy|resync_chains[0].synchronizer_nocut                                                                                                                             ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |alt_xcvr_resync_bg_en|                                                               ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_bg_en                                                                                                                                                                      ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_bg_en|resync_chains[0].synchronizer_nocut                                                                                                                                  ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |alt_xcvr_resync_reset|                                                               ; 0.5 (0.0)            ; 0.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_reset                                                                                                                                                                      ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_reset|resync_chains[0].synchronizer_nocut                                                                                                                                  ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |alt_xcvr_resync_reset_div64|                                                         ; 0.7 (0.0)            ; 0.8 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_reset_div64                                                                                                                                                                ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_reset_div64|resync_chains[0].synchronizer_nocut                                                                                                                            ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |alt_xcvr_resync_reset_trs|                                                           ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_reset_trs                                                                                                                                                                  ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_reset_trs|resync_chains[0].synchronizer_nocut                                                                                                                              ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |recal_wreq_synchronizer|                                                             ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|recal_wreq_synchronizer                                                                                                                                                                    ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|recal_wreq_synchronizer|resync_chains[0].synchronizer_nocut                                                                                                                                ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |start_synchronizer|                                                                  ; 1.0 (0.0)            ; 1.2 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|start_synchronizer                                                                                                                                                                         ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|start_synchronizer|resync_chains[0].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                |g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|                      ; 239.9 (4.0)          ; 263.0 (4.2)                      ; 24.7 (0.2)                                        ; 1.6 (0.0)                        ; 0.0 (0.0)            ; 412 (11)            ; 312 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic                                                                                                                                                    ; alt_xcvr_native_rcfg_opt_logic_ugm7okq                                           ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_arbiber_enable.alt_xcvr_rcfg_arb|                                                  ; 14.7 (13.0)          ; 18.2 (16.5)                      ; 3.6 (3.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 25 (23)             ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_arbiber_enable.alt_xcvr_rcfg_arb                                                                                                                 ; alt_xcvr_native_rcfg_arb                                                         ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_arb[0].arbiter_inst|                                                            ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_arbiber_enable.alt_xcvr_rcfg_arb|g_arb[0].arbiter_inst                                                                                           ; alt_xcvr_arbiter                                                                 ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|        ; 97.5 (94.7)          ; 112.9 (106.5)                    ; 16.4 (12.7)                                       ; 1.0 (0.9)                        ; 0.0 (0.0)            ; 146 (145)           ; 76 (61)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr                                                                       ; alt_xcvr_native_avmm_csr                                                         ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_prbs_reg_en.prbs_err_clr_sync|                                                  ; 0.7 (0.0)            ; 0.8 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_prbs_reg_en.prbs_err_clr_sync                                       ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_prbs_reg_en.prbs_err_clr_sync|resync_chains[0].synchronizer_nocut   ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_status_reg_en.cal_busy|                                                         ; 1.0 (0.0)            ; 2.6 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.cal_busy                                              ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.cal_busy|resync_chains[0].synchronizer_nocut          ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[1].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.cal_busy|resync_chains[1].synchronizer_nocut          ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_status_reg_en.rx_is_locked_sync|                                                ; 1.0 (0.0)            ; 3.0 (0.0)                        ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.rx_is_locked_sync                                     ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.rx_is_locked_sync|resync_chains[0].synchronizer_nocut ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[1].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.rx_is_locked_sync|resync_chains[1].synchronizer_nocut ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators| ; 123.7 (119.3)        ; 127.8 (121.0)                    ; 4.6 (2.2)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 230 (230)           ; 234 (218)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators                                                                ; alt_xcvr_native_prbs_accum                                                       ; altera_xcvr_native_s10_htile_1930               ;
;                      |avmm_clk_bit_count_edge|                                                          ; 0.7 (0.0)            ; 1.2 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|avmm_clk_bit_count_edge                                        ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|avmm_clk_bit_count_edge|resync_chains[0].synchronizer_nocut    ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |avmm_clk_prbs_done_sync|                                                          ; 0.5 (0.0)            ; 1.2 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|avmm_clk_prbs_done_sync                                        ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|avmm_clk_prbs_done_sync|resync_chains[0].synchronizer_nocut    ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |rx_clk_prbs_done_sync|                                                            ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_done_sync                                          ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_done_sync|resync_chains[0].synchronizer_nocut      ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |rx_clk_prbs_err_sync|                                                             ; 0.7 (0.0)            ; 0.8 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_err_sync                                           ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_err_sync|resync_chains[0].synchronizer_nocut       ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |rx_clk_prbs_reset_sync|                                                           ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_reset_sync                                         ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_reset_sync|resync_chains[0].synchronizer_nocut     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |rx_clk_reset_sync|                                                                ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_reset_sync                                              ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_reset_sync|resync_chains[0].synchronizer_nocut          ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                |g_xcvr_native_insts[0].ct2_xcvr_native_inst|                                            ; 9.1 (0.0)            ; 12.3 (0.0)                       ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst                                                                                                                                                                          ; ct2_xcvr_native                                                                  ; altera_work                                     ;
;                   |inst_ct1_xcvr_avmm1|                                                                 ; 9.1 (0.0)            ; 12.3 (0.0)                       ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct1_xcvr_avmm1                                                                                                                                                      ; ct1_xcvr_avmm1                                                                   ; altera_work                                     ;
;                      |avmm_if_soft_logic[0].ct1_xcvr_avmm_soft_logic_inst|                              ; 9.1 (9.1)            ; 12.3 (12.3)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct1_xcvr_avmm1|avmm_if_soft_logic[0].ct1_xcvr_avmm_soft_logic_inst                                                                                                  ; ct1_xcvr_avmm_soft_logic                                                         ; altera_work                                     ;
;                   |inst_ct2_xcvr_channel_multi|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi                                                                                                                                              ; ct2_xcvr_channel_multi                                                           ; altera_work                                     ;
;                      |gen_rev.ct2_xcvr_channel_inst|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst                                                                                                                ; ct2_xcvr_channel_cr2e_revb                                                       ; altera_work                                     ;
;          |xcvr_reset_control_s10_0|                                                                     ; 21.2 (0.0)           ; 30.0 (0.0)                       ; 8.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (0)              ; 57 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_reset_control_s10_0                                                                                                                                                                                                                                                      ; qsfp_xcvr_test_xcvr_reset_control_s10_0                                          ; qsfp_xcvr_test_xcvr_reset_control_s10_0         ;
;             |qsfp_xcvr_test_xcvr_reset_control_s10_0|                                                   ; 21.2 (2.3)           ; 30.0 (2.7)                       ; 8.8 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (4)              ; 57 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0                                                                                                                                                                                                              ; altera_xcvr_reset_control_s10                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                |alt_xcvr_resync_reset|                                                                  ; 0.8 (0.0)            ; 1.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|alt_xcvr_resync_reset                                                                                                                                                                                        ; alt_xcvr_resync_std                                                              ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[0].synchronizer_nocut|                                                 ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|alt_xcvr_resync_reset|resync_chains[0].synchronizer_nocut                                                                                                                                                    ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                |g_rx.g_rx[0].g_rx.counter_rx_analogreset|                                               ; 2.4 (2.4)            ; 2.5 (2.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.counter_rx_analogreset                                                                                                                                                                     ; alt_xcvr_reset_counter_s10                                                       ; altera_xcvr_reset_control_s10_1911              ;
;                |g_rx.g_rx[0].g_rx.counter_rx_digitalreset|                                              ; 7.3 (7.3)            ; 11.4 (11.4)                      ; 4.1 (4.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.counter_rx_digitalreset                                                                                                                                                                    ; alt_xcvr_reset_counter_s10                                                       ; altera_xcvr_reset_control_s10_1911              ;
;                |g_rx.g_rx[0].g_rx.resync_rx_cal_busy|                                                   ; 3.0 (0.0)            ; 4.4 (0.0)                        ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy                                                                                                                                                                         ; alt_xcvr_resync_std                                                              ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[1].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[1].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[2].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[2].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[3].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[3].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[4].synchronizer_nocut|                                                 ; 0.7 (0.7)            ; 1.1 (1.1)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[4].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[5].synchronizer_nocut|                                                 ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[5].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                |g_tx.g_tx[0].g_tx.counter_tx_analogreset|                                               ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.counter_tx_analogreset                                                                                                                                                                     ; alt_xcvr_reset_counter_s10                                                       ; altera_xcvr_reset_control_s10_1911              ;
;                |g_tx.g_tx[0].g_tx.counter_tx_digitalreset|                                              ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.counter_tx_digitalreset                                                                                                                                                                    ; alt_xcvr_reset_counter_s10                                                       ; altera_xcvr_reset_control_s10_1911              ;
;                |g_tx.g_tx[0].g_tx.resync_tx_cal_busy|                                                   ; 3.8 (0.0)            ; 6.2 (0.0)                        ; 2.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy                                                                                                                                                                         ; alt_xcvr_resync_std                                                              ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[1].synchronizer_nocut|                                                 ; 0.6 (0.6)            ; 1.1 (1.1)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[1].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[2].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 0.9 (0.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[2].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[3].synchronizer_nocut|                                                 ; 0.6 (0.6)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[3].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[4].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[4].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[5].synchronizer_nocut|                                                 ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[5].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[6].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[6].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;          |xcvr_st_converter_0|                                                                          ; 31.4 (0.0)           ; 47.3 (0.0)                       ; 16.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 128 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_st_converter_0                                                                                                                                                                                                                                                           ; qsfp_xcvr_test_xcvr_st_converter_0                                               ; qsfp_xcvr_test_xcvr_st_converter_0              ;
;             |xcvr_st_converter_0|                                                                       ; 31.4 (31.4)          ; 47.3 (47.3)                      ; 16.0 (16.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_st_converter_0|xcvr_st_converter_0                                                                                                                                                                                                                                       ; xcvr_st_converter                                                                ; xcvr_st_converter_10                            ;
;          |xcvr_test_system_0|                                                                           ; 2162.6 (0.0)         ; 2485.2 (0.0)                     ; 325.5 (0.0)                                       ; 2.9 (0.0)                        ; 0.0 (0.0)            ; 3021 (0)            ; 2610 (0)                  ; 0 (0)         ; 98304             ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0                                                                                                                                                                                                                                                            ; xcvr_test_system                                                                 ; xcvr_test_system                                ;
;             |data_pattern_checker_0|                                                                    ; 961.9 (0.0)          ; 1073.5 (0.0)                     ; 112.0 (0.0)                                       ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 1465 (0)            ; 872 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|data_pattern_checker_0                                                                                                                                                                                                                                     ; xcvr_test_system_data_pattern_checker_0                                          ; xcvr_test_system_data_pattern_checker_0         ;
;                |data_pattern_checker_0|                                                                 ; 961.9 (0.0)          ; 1073.5 (0.0)                     ; 112.0 (0.0)                                       ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 1465 (0)            ; 872 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0                                                                                                                                                                                                              ; xcvr_test_system_data_pattern_checker_0_data_pattern_checker_10_tpte7tq          ; data_pattern_checker_10                         ;
;                   |data_pattern_checker|                                                                ; 961.9 (766.2)        ; 1073.5 (823.8)                   ; 112.0 (57.9)                                      ; 0.4 (0.3)                        ; 0.0 (0.0)            ; 1465 (1241)         ; 872 (437)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker                                                                                                                                                                                         ; data_pattern_checker                                                             ; data_pattern_checker_core_10                    ;
;                      |asi_reset_controller|                                                             ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|asi_reset_controller                                                                                                                                                                    ; reset_synchronizer                                                               ; data_pattern_checker_core_10                    ;
;                      |clock_sensor_reset_controller|                                                    ; 1.3 (0.3)            ; 1.8 (0.3)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|clock_sensor_reset_controller                                                                                                                                                           ; reset_controller                                                                 ; data_pattern_checker_core_10                    ;
;                         |alt_rst_sync_uq1|                                                              ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|clock_sensor_reset_controller|alt_rst_sync_uq1                                                                                                                                          ; reset_synchronizer                                                               ; data_pattern_checker_core_10                    ;
;                      |counter_reset_controller|                                                         ; 1.3 (0.3)            ; 2.0 (0.5)                        ; 0.7 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|counter_reset_controller                                                                                                                                                                ; reset_controller                                                                 ; data_pattern_checker_core_10                    ;
;                         |alt_rst_sync_uq1|                                                              ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|counter_reset_controller|alt_rst_sync_uq1                                                                                                                                               ; reset_synchronizer                                                               ; data_pattern_checker_core_10                    ;
;                      |enable_register_synchronizer|                                                     ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|enable_register_synchronizer                                                                                                                                                            ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                      |enabled_synchronizer|                                                             ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|enabled_synchronizer                                                                                                                                                                    ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                      |locked_synchronizer|                                                              ; 0.4 (0.4)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|locked_synchronizer                                                                                                                                                                     ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                      |my_ones_counter|                                                                  ; 156.9 (156.9)        ; 191.5 (191.5)                    ; 34.6 (34.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 214 (214)           ; 284 (284)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|my_ones_counter                                                                                                                                                                         ; ones_counter                                                                     ; data_pattern_checker_core_10                    ;
;                      |snapper|                                                                          ; 34.9 (30.8)          ; 50.2 (43.9)                      ; 15.3 (13.1)                                       ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 8 (1)               ; 136 (124)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper                                                                                                                                                                                 ; snap_handshake_clock_crosser                                                     ; data_pattern_checker_core_10                    ;
;                         |ctrl_to_data_synchronizer|                                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|ctrl_to_data_synchronizer                                                                                                                                                       ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                         |data_to_ctrl_synchronizer|                                                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|data_to_ctrl_synchronizer                                                                                                                                                       ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                         |p2t_clr|                                                                       ; 0.3 (0.3)            ; 0.6 (0.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|p2t_clr                                                                                                                                                                         ; pulse_to_toggle                                                                  ; data_pattern_checker_core_10                    ;
;                         |p2t_clr_sync|                                                                  ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|p2t_clr_sync                                                                                                                                                                    ; pulse_to_toggle                                                                  ; data_pattern_checker_core_10                    ;
;                         |p2t_ctrl|                                                                      ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|p2t_ctrl                                                                                                                                                                        ; pulse_to_toggle                                                                  ; data_pattern_checker_core_10                    ;
;                         |p2t_data|                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|p2t_data                                                                                                                                                                        ; pulse_to_toggle                                                                  ; data_pattern_checker_core_10                    ;
;                         |reset_controller|                                                              ; 1.2 (0.2)            ; 1.8 (0.3)                        ; 0.7 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|reset_controller                                                                                                                                                                ; reset_controller                                                                 ; data_pattern_checker_core_10                    ;
;                            |alt_rst_sync_uq1|                                                           ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|reset_controller|alt_rst_sync_uq1                                                                                                                                               ; reset_synchronizer                                                               ; data_pattern_checker_core_10                    ;
;                         |t2p_data|                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|t2p_data                                                                                                                                                                        ; toggle_to_pulse                                                                  ; data_pattern_checker_core_10                    ;
;             |data_pattern_generator_0|                                                                  ; 779.3 (0.0)          ; 881.7 (0.0)                      ; 104.7 (0.0)                                       ; 2.4 (0.0)                        ; 0.0 (0.0)            ; 1030 (0)            ; 603 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|data_pattern_generator_0                                                                                                                                                                                                                                   ; xcvr_test_system_data_pattern_generator_0                                        ; xcvr_test_system_data_pattern_generator_0       ;
;                |data_pattern_generator_0|                                                               ; 779.3 (0.0)          ; 881.7 (0.0)                      ; 104.7 (0.0)                                       ; 2.4 (0.0)                        ; 0.0 (0.0)            ; 1030 (0)            ; 603 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0                                                                                                                                                                                                          ; xcvr_test_system_data_pattern_generator_0_data_pattern_generator_10_utzxrya      ; data_pattern_generator_10                       ;
;                   |data_pattern_generator|                                                              ; 779.3 (776.5)        ; 881.7 (875.0)                    ; 104.7 (100.9)                                     ; 2.4 (2.4)                        ; 0.0 (0.0)            ; 1030 (1028)         ; 603 (588)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator                                                                                                                                                                                   ; data_pattern_generator                                                           ; data_pattern_generator_core_10                  ;
;                      |asi_reset_controller|                                                             ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|asi_reset_controller                                                                                                                                                              ; reset_synchronizer                                                               ; data_pattern_generator_core_10                  ;
;                      |enable_register_synchronizer|                                                     ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|enable_register_synchronizer                                                                                                                                                      ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                      |enabled_synchronizer|                                                             ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|enabled_synchronizer                                                                                                                                                              ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                      |pulser|                                                                           ; 1.5 (0.0)            ; 3.8 (0.0)                        ; 2.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|pulser                                                                                                                                                                            ; pulse_handshake_clock_crosser                                                    ; data_pattern_generator_core_10                  ;
;                         |mm_to_st_pulser|                                                               ; 1.0 (0.6)            ; 2.2 (1.2)                        ; 1.1 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|pulser|mm_to_st_pulser                                                                                                                                                            ; pulse_clock_crosser                                                              ; data_pattern_generator_core_10                  ;
;                            |synchronizer|                                                               ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|pulser|mm_to_st_pulser|synchronizer                                                                                                                                               ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                         |st_to_mm_pulser|                                                               ; 0.4 (0.3)            ; 1.7 (0.8)                        ; 1.2 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|pulser|st_to_mm_pulser                                                                                                                                                            ; pulse_clock_crosser                                                              ; data_pattern_generator_core_10                  ;
;                            |synchronizer|                                                               ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|pulser|st_to_mm_pulser|synchronizer                                                                                                                                               ; altera_std_synchronizer                                                          ; altera_work                                     ;
;             |freq_counter_0|                                                                            ; 56.4 (0.0)           ; 67.5 (0.0)                       ; 11.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 83 (0)              ; 133 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|freq_counter_0                                                                                                                                                                                                                                             ; xcvr_test_system_freq_counter_0                                                  ; xcvr_test_system_freq_counter_0                 ;
;                |freq_counter_0|                                                                         ; 56.4 (56.4)          ; 67.5 (67.5)                      ; 11.1 (11.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 83 (83)             ; 133 (133)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|freq_counter_0|freq_counter_0                                                                                                                                                                                                                              ; freq_counter                                                                     ; freq_counter_10                                 ;
;             |mm_bridge_0|                                                                               ; 45.1 (0.0)           ; 55.5 (0.0)                       ; 10.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 133 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_bridge_0                                                                                                                                                                                                                                                ; xcvr_test_system_mm_bridge_0                                                     ; xcvr_test_system_mm_bridge_0                    ;
;                |mm_bridge_0|                                                                            ; 45.1 (45.1)          ; 55.5 (55.5)                      ; 10.3 (10.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 133 (133)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_bridge_0|mm_bridge_0                                                                                                                                                                                                                                    ; xcvr_test_system_mm_bridge_0_altera_avalon_mm_bridge_2001_k2bg7dq                ; altera_avalon_mm_bridge_2001                    ;
;             |mm_interconnect_0|                                                                         ; 238.2 (0.0)          ; 291.0 (0.0)                      ; 52.9 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 266 (0)             ; 650 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0                                                                                                                                                                                                                                          ; xcvr_test_system_altera_mm_interconnect_1920_zd6ql4a                             ; altera_mm_interconnect_1920                     ;
;                |agent_pipeline|                                                                         ; 4.6 (0.0)            ; 7.3 (0.0)                        ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|agent_pipeline                                                                                                                                                                                                                           ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 4.6 (4.6)            ; 7.3 (7.3)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|agent_pipeline|gen_inst[0].core                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |agent_pipeline_001|                                                                     ; 7.4 (0.0)            ; 12.8 (0.0)                       ; 5.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_001                                                                                                                                                                                                                       ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 7.4 (7.4)            ; 12.8 (12.8)                      ; 5.4 (5.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_001|gen_inst[0].core                                                                                                                                                                                                      ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |agent_pipeline_002|                                                                     ; 31.5 (0.0)           ; 33.9 (0.0)                       ; 2.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_002                                                                                                                                                                                                                       ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 31.5 (31.5)          ; 33.9 (33.9)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 84 (84)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_002|gen_inst[0].core                                                                                                                                                                                                      ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |agent_pipeline_003|                                                                     ; 7.6 (0.0)            ; 12.8 (0.0)                       ; 5.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_003                                                                                                                                                                                                                       ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 7.6 (7.6)            ; 12.8 (12.8)                      ; 5.1 (5.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core                                                                                                                                                                                                      ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |agent_pipeline_004|                                                                     ; 14.8 (0.0)           ; 15.5 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 38 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_004                                                                                                                                                                                                                       ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 14.8 (14.8)          ; 15.5 (15.5)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_004|gen_inst[0].core                                                                                                                                                                                                      ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |agent_pipeline_005|                                                                     ; 7.6 (0.0)            ; 12.1 (0.0)                       ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_005                                                                                                                                                                                                                       ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 7.6 (7.6)            ; 12.1 (12.1)                      ; 4.5 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_005|gen_inst[0].core                                                                                                                                                                                                      ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |cmd_demux|                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|cmd_demux                                                                                                                                                                                                                                ; xcvr_test_system_altera_merlin_demultiplexer_1921_gaw4kza                        ; altera_merlin_demultiplexer_1921                ;
;                |data_pattern_checker_0_csr_slave_agent|                                                 ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|data_pattern_checker_0_csr_slave_agent                                                                                                                                                                                                   ; xcvr_test_system_altera_merlin_slave_agent_1921_b6r3djy                          ; altera_merlin_slave_agent_1921                  ;
;                |data_pattern_checker_0_csr_slave_agent_rsp_fifo|                                        ; 1.0 (1.0)            ; 1.7 (1.7)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|data_pattern_checker_0_csr_slave_agent_rsp_fifo                                                                                                                                                                                          ; xcvr_test_system_altera_avalon_sc_fifo_1931_fzgstwy                              ; altera_avalon_sc_fifo_1931                      ;
;                |data_pattern_checker_0_csr_slave_translator|                                            ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|data_pattern_checker_0_csr_slave_translator                                                                                                                                                                                              ; xcvr_test_system_altera_merlin_slave_translator_191_x56fcki                      ; altera_merlin_slave_translator_191              ;
;                |data_pattern_generator_0_csr_slave_agent|                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|data_pattern_generator_0_csr_slave_agent                                                                                                                                                                                                 ; xcvr_test_system_altera_merlin_slave_agent_1921_b6r3djy                          ; altera_merlin_slave_agent_1921                  ;
;                |data_pattern_generator_0_csr_slave_agent_rsp_fifo|                                      ; 1.8 (1.8)            ; 2.0 (2.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|data_pattern_generator_0_csr_slave_agent_rsp_fifo                                                                                                                                                                                        ; xcvr_test_system_altera_avalon_sc_fifo_1931_fzgstwy                              ; altera_avalon_sc_fifo_1931                      ;
;                |data_pattern_generator_0_csr_slave_translator|                                          ; 0.4 (0.4)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|data_pattern_generator_0_csr_slave_translator                                                                                                                                                                                            ; xcvr_test_system_altera_merlin_slave_translator_191_x56fcki                      ; altera_merlin_slave_translator_191              ;
;                |freq_counter_0_csr_agent|                                                               ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|freq_counter_0_csr_agent                                                                                                                                                                                                                 ; xcvr_test_system_altera_merlin_slave_agent_1921_b6r3djy                          ; altera_merlin_slave_agent_1921                  ;
;                |freq_counter_0_csr_agent_rsp_fifo|                                                      ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|freq_counter_0_csr_agent_rsp_fifo                                                                                                                                                                                                        ; xcvr_test_system_altera_avalon_sc_fifo_1931_fzgstwy                              ; altera_avalon_sc_fifo_1931                      ;
;                |freq_counter_0_csr_translator|                                                          ; 8.0 (8.0)            ; 15.2 (15.2)                      ; 7.3 (7.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|freq_counter_0_csr_translator                                                                                                                                                                                                            ; xcvr_test_system_altera_merlin_slave_translator_191_x56fcki                      ; altera_merlin_slave_translator_191              ;
;                |limiter_pipeline|                                                                       ; 34.6 (0.0)           ; 36.7 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|limiter_pipeline                                                                                                                                                                                                                         ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 34.6 (34.6)          ; 36.7 (36.7)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 92 (92)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|limiter_pipeline|gen_inst[0].core                                                                                                                                                                                                        ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |limiter_pipeline_001|                                                                   ; 10.5 (0.0)           ; 10.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|limiter_pipeline_001                                                                                                                                                                                                                     ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 10.5 (10.5)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|limiter_pipeline_001|gen_inst[0].core                                                                                                                                                                                                    ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mm_bridge_0_m0_agent|                                                                   ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|mm_bridge_0_m0_agent                                                                                                                                                                                                                     ; xcvr_test_system_altera_merlin_master_agent_1921_2inlndi                         ; altera_merlin_master_agent_1921                 ;
;                |mm_bridge_0_m0_limiter|                                                                 ; 6.5 (6.5)            ; 7.5 (7.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|mm_bridge_0_m0_limiter                                                                                                                                                                                                                   ; xcvr_test_system_altera_merlin_traffic_limiter_191_kcba44q                       ; altera_merlin_traffic_limiter_191               ;
;                |mux_pipeline|                                                                           ; 5.9 (0.0)            ; 7.5 (0.0)                        ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|mux_pipeline                                                                                                                                                                                                                             ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 5.9 (5.9)            ; 7.5 (7.5)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|mux_pipeline|gen_inst[0].core                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mux_pipeline_001|                                                                       ; 31.5 (0.0)           ; 34.5 (0.0)                       ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_001                                                                                                                                                                                                                         ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 31.5 (31.5)          ; 34.5 (34.5)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 84 (84)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_001|gen_inst[0].core                                                                                                                                                                                                        ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mux_pipeline_002|                                                                       ; 14.5 (0.0)           ; 17.5 (0.0)                       ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 38 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_002                                                                                                                                                                                                                         ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 14.5 (14.5)          ; 17.5 (17.5)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_002|gen_inst[0].core                                                                                                                                                                                                        ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mux_pipeline_003|                                                                       ; 8.1 (0.0)            ; 11.2 (0.0)                       ; 3.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_003                                                                                                                                                                                                                         ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 8.1 (8.1)            ; 11.2 (11.2)                      ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_003|gen_inst[0].core                                                                                                                                                                                                        ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mux_pipeline_004|                                                                       ; 7.6 (0.0)            ; 13.1 (0.0)                       ; 5.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_004                                                                                                                                                                                                                         ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 7.6 (7.6)            ; 13.1 (13.1)                      ; 5.5 (5.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_004|gen_inst[0].core                                                                                                                                                                                                        ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mux_pipeline_005|                                                                       ; 7.9 (0.0)            ; 11.3 (0.0)                       ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_005                                                                                                                                                                                                                         ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 7.9 (7.9)            ; 11.3 (11.3)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_005|gen_inst[0].core                                                                                                                                                                                                        ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |router|                                                                                 ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|router                                                                                                                                                                                                                                   ; xcvr_test_system_altera_merlin_router_1921_rvqh52q                               ; altera_merlin_router_1921                       ;
;                |rsp_mux|                                                                                ; 20.2 (20.2)          ; 20.2 (20.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                                  ; xcvr_test_system_altera_merlin_multiplexer_1922_fin6qia                          ; altera_merlin_multiplexer_1922                  ;
;             |rst_controller|                                                                            ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rst_controller                                                                                                                                                                                                                                             ; altera_reset_controller                                                          ; altera_reset_controller_1922                    ;
;                |alt_rst_sync_uq1|                                                                       ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                            ; altera_reset_synchronizer                                                        ; altera_reset_controller_1922                    ;
;             |rx_fifo|                                                                                   ; 40.2 (0.0)           ; 56.0 (0.0)                       ; 15.9 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 103 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rx_fifo                                                                                                                                                                                                                                                    ; xcvr_test_system_rx_fifo                                                         ; xcvr_test_system_rx_fifo                        ;
;                |xcvr_test_system_fifo_1|                                                                ; 40.2 (0.0)           ; 56.0 (0.0)                       ; 15.9 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 103 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1                                                                                                                                                                                                                            ; xcvr_test_system_rx_fifo_fifo_1923_lpyfjcq                                       ; fifo_1923                                       ;
;                   |dcfifo_mixed_widths_component|                                                       ; 40.2 (0.0)           ; 56.0 (0.0)                       ; 15.9 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 103 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component                                                                                                                                                                                              ; dcfifo_mixed_widths                                                              ; altera_work                                     ;
;                      |auto_generated|                                                                   ; 40.2 (12.0)          ; 56.0 (17.8)                      ; 15.9 (5.8)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 60 (14)             ; 103 (30)                  ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated                                                                                                                                                                               ; dcfifo_9ev71                                                                     ; altera_work                                     ;
;                         |cntr_b|                                                                        ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                                                                                                                                        ; cntr_povr1                                                                       ; altera_work                                     ;
;                         |fifo_altera_syncram|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram                                                                                                                                                           ; altera_syncram_mbkn1                                                             ; altera_work                                     ;
;                            |altera_syncram_impl1|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1                                                                                                                                      ; altera_syncram_impl_1gv12                                                        ; altera_work                                     ;
;                         |rdempty_eq_comp|                                                               ; 2.7 (2.7)            ; 3.1 (3.1)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                                                                               ; cmpr_gll12                                                                       ; altera_work                                     ;
;                         |rdptr_g1p|                                                                     ; 9.3 (9.3)            ; 9.8 (9.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                                                                                     ; altera_gray_counter                                                              ; altera_work                                     ;
;                         |rs_dgwp|                                                                       ; 2.0 (0.0)            ; 5.5 (0.0)                        ; 3.6 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                                                                                       ; alt_synch_pipe_6lvn1                                                             ; altera_work                                     ;
;                            |dffpipe3|                                                                   ; 2.0 (2.0)            ; 5.5 (5.5)                        ; 3.6 (3.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe3                                                                                                                                                              ; dffpipe_57o61                                                                    ; altera_work                                     ;
;                         |wrfull_eq_comp|                                                                ; 2.5 (2.5)            ; 3.2 (3.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                                                                                ; cmpr_gll12                                                                       ; altera_work                                     ;
;                         |wrptr_g1p|                                                                     ; 7.4 (7.4)            ; 9.0 (9.0)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                                                                                     ; altera_gray_counter                                                              ; altera_work                                     ;
;                         |ws_dgrp|                                                                       ; 3.4 (0.0)            ; 6.6 (0.0)                        ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                                                                                       ; alt_synch_pipe_6lvn1                                                             ; altera_work                                     ;
;                            |dffpipe3|                                                                   ; 3.4 (3.4)            ; 6.6 (6.6)                        ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe3                                                                                                                                                              ; dffpipe_57o61                                                                    ; altera_work                                     ;
;             |tx_fifo|                                                                                   ; 40.5 (0.0)           ; 58.6 (0.0)                       ; 18.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 113 (0)                   ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|tx_fifo                                                                                                                                                                                                                                                    ; xcvr_test_system_tx_fifo                                                         ; xcvr_test_system_tx_fifo                        ;
;                |rx_fifo_0|                                                                              ; 40.5 (0.0)           ; 58.6 (0.0)                       ; 18.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 113 (0)                   ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|tx_fifo|rx_fifo_0                                                                                                                                                                                                                                          ; xcvr_test_system_tx_fifo_fifo_1923_bynk7da                                       ; fifo_1923                                       ;
;                   |dcfifo_mixed_widths_component|                                                       ; 40.5 (0.0)           ; 58.6 (0.0)                       ; 18.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 113 (0)                   ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component                                                                                                                                                                                                            ; dcfifo_mixed_widths                                                              ; altera_work                                     ;
;                      |auto_generated|                                                                   ; 40.5 (10.9)          ; 58.6 (16.4)                      ; 18.1 (5.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (14)             ; 113 (32)                  ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated                                                                                                                                                                                             ; dcfifo_bpnj1                                                                     ; altera_work                                     ;
;                         |cntr_b|                                                                        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                                                                                                                                                      ; cntr_povr1                                                                       ; altera_work                                     ;
;                         |fifo_altera_syncram|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram                                                                                                                                                                         ; altera_syncram_nsvq                                                              ; altera_work                                     ;
;                            |altera_syncram_impl1|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1                                                                                                                                                    ; altera_syncram_impl_hqqr                                                         ; altera_work                                     ;
;                         |rdempty_eq_comp|                                                               ; 3.3 (3.3)            ; 4.0 (4.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                                                                                             ; cmpr_5tm31                                                                       ; altera_work                                     ;
;                         |rdptr_g1p|                                                                     ; 9.4 (9.4)            ; 10.2 (10.2)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                                                                                                   ; altera_gray_counter                                                              ; altera_work                                     ;
;                         |rs_dgwp|                                                                       ; 2.1 (0.0)            ; 5.8 (0.0)                        ; 3.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                                                                                                     ; alt_synch_pipe_eq2p                                                              ; altera_work                                     ;
;                            |dffpipe3|                                                                   ; 2.1 (2.1)            ; 5.8 (5.8)                        ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe3                                                                                                                                                                            ; dffpipe_m7s8                                                                     ; altera_work                                     ;
;                         |wrfull_eq_comp|                                                                ; 3.0 (3.0)            ; 3.6 (3.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                                                                                              ; cmpr_5tm31                                                                       ; altera_work                                     ;
;                         |wrptr_g1p|                                                                     ; 8.1 (8.1)            ; 10.8 (10.8)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                                                                                                   ; altera_gray_counter                                                              ; altera_work                                     ;
;                         |ws_dgrp|                                                                       ; 2.6 (0.0)            ; 6.8 (0.0)                        ; 4.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                                                                                                     ; alt_synch_pipe_eq2p                                                              ; altera_work                                     ;
;                            |dffpipe3|                                                                   ; 2.6 (2.6)            ; 6.8 (6.8)                        ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe3                                                                                                                                                                            ; dffpipe_m7s8                                                                     ; altera_work                                     ;
;       |qsfp_xcvr_test_4|                                                                                ; 2772.4 (0.0)         ; 3312.3 (0.0)                     ; 546.7 (0.0)                                       ; 6.7 (0.0)                        ; 0.0 (0.0)            ; 3932 (0)            ; 3967 (0)                  ; 0 (0)         ; 98304             ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4                                                                                                                                                                                                                                                                               ; qsfp_xcvr_test                                                                   ; qsfp_xcvr_test                                  ;
;          |default_pma_settings_conf_0|                                                                  ; 68.2 (0.0)           ; 88.8 (0.0)                       ; 20.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 86 (0)              ; 114 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|default_pma_settings_conf_0                                                                                                                                                                                                                                                   ; qsfp_xcvr_test_default_pma_settings_conf_0                                       ; qsfp_xcvr_test_default_pma_settings_conf_0      ;
;             |default_pma_settings_conf_0|                                                               ; 68.2 (68.2)          ; 88.8 (88.8)                      ; 20.7 (20.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 86 (86)             ; 114 (114)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|default_pma_settings_conf_0|default_pma_settings_conf_0                                                                                                                                                                                                                       ; default_pma_settings_conf                                                        ; default_pma_settings_conf_10                    ;
;          |mm_bridge_0|                                                                                  ; 43.2 (0.0)           ; 51.8 (0.0)                       ; 8.8 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 54 (0)              ; 137 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_bridge_0                                                                                                                                                                                                                                                                   ; qsfp_xcvr_test_mm_bridge_0                                                       ; qsfp_xcvr_test_mm_bridge_0                      ;
;             |mm_bridge_0|                                                                               ; 43.2 (43.2)          ; 51.8 (51.8)                      ; 8.8 (8.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 54 (54)             ; 137 (137)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_bridge_0|mm_bridge_0                                                                                                                                                                                                                                                       ; qsfp_xcvr_test_mm_bridge_0_altera_avalon_mm_bridge_2001_k2bg7dq                  ; altera_avalon_mm_bridge_2001                    ;
;          |mm_interconnect_0|                                                                            ; 146.0 (0.0)          ; 215.1 (0.0)                      ; 70.0 (0.0)                                        ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 204 (0)             ; 336 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0                                                                                                                                                                                                                                                             ; qsfp_xcvr_test_altera_mm_interconnect_1920_4ix6v3i                               ; altera_mm_interconnect_1920                     ;
;             |cmd_demux_001|                                                                             ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|cmd_demux_001                                                                                                                                                                                                                                               ; qsfp_xcvr_test_altera_merlin_demultiplexer_1921_hidmfdy                          ; altera_merlin_demultiplexer_1921                ;
;             |cmd_mux|                                                                                   ; 16.4 (13.7)          ; 24.5 (22.0)                      ; 8.3 (8.3)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 51 (47)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|cmd_mux                                                                                                                                                                                                                                                     ; qsfp_xcvr_test_altera_merlin_multiplexer_1922_sx4fypi                            ; altera_merlin_multiplexer_1922                  ;
;                |arb|                                                                                    ; 2.7 (2.7)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|cmd_mux|arb                                                                                                                                                                                                                                                 ; altera_merlin_arbitrator                                                         ; altera_merlin_multiplexer_1922                  ;
;             |crosser|                                                                                   ; 8.2 (0.0)            ; 13.8 (0.0)                       ; 5.8 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 29 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|crosser                                                                                                                                                                                                                                                     ; qsfp_xcvr_test_hs_clk_xer_1940_gyeivji                                           ; hs_clk_xer_1940                                 ;
;                |async_clock_crosser.clock_xer|                                                          ; 8.2 (5.9)            ; 13.8 (9.2)                       ; 5.8 (3.4)                                         ; 0.2 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 29 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|crosser|async_clock_crosser.clock_xer                                                                                                                                                                                                                       ; altera_avalon_st_clock_crosser                                                   ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_in_rst|                                                             ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                                                                               ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_out_rst|                                                            ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                                                                              ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |in_to_out_synchronizer|                                                              ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                                ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;                   |out_to_in_synchronizer|                                                              ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                                ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;             |crosser_001|                                                                               ; 26.8 (0.0)           ; 47.3 (0.0)                       ; 20.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 106 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|crosser_001                                                                                                                                                                                                                                                 ; qsfp_xcvr_test_hs_clk_xer_1940_gyeivji                                           ; hs_clk_xer_1940                                 ;
;                |async_clock_crosser.clock_xer|                                                          ; 26.8 (24.3)          ; 47.3 (42.5)                      ; 20.5 (18.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 106 (96)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer                                                                                                                                                                                                                   ; altera_avalon_st_clock_crosser                                                   ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_in_rst|                                                             ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                                                                           ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_out_rst|                                                            ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                                                                          ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |in_to_out_synchronizer|                                                              ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;                   |out_to_in_synchronizer|                                                              ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;             |crosser_002|                                                                               ; 9.1 (0.0)            ; 14.5 (0.0)                       ; 5.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|crosser_002                                                                                                                                                                                                                                                 ; qsfp_xcvr_test_hs_clk_xer_1940_gyeivji                                           ; hs_clk_xer_1940                                 ;
;                |async_clock_crosser.clock_xer|                                                          ; 9.1 (6.4)            ; 14.5 (9.5)                       ; 5.4 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 30 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer                                                                                                                                                                                                                   ; altera_avalon_st_clock_crosser                                                   ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_in_rst|                                                             ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                                                                           ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_out_rst|                                                            ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                                                                          ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |in_to_out_synchronizer|                                                              ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;                   |out_to_in_synchronizer|                                                              ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;             |crosser_003|                                                                               ; 9.5 (0.0)            ; 15.7 (0.0)                       ; 6.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|crosser_003                                                                                                                                                                                                                                                 ; qsfp_xcvr_test_hs_clk_xer_1940_gyeivji                                           ; hs_clk_xer_1940                                 ;
;                |async_clock_crosser.clock_xer|                                                          ; 9.5 (7.2)            ; 15.7 (10.7)                      ; 6.2 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 32 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer                                                                                                                                                                                                                   ; altera_avalon_st_clock_crosser                                                   ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_in_rst|                                                             ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                                                                           ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_out_rst|                                                            ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                                                                          ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |in_to_out_synchronizer|                                                              ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;                   |out_to_in_synchronizer|                                                              ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;             |default_pma_settings_conf_0_avalon_master_agent|                                           ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|default_pma_settings_conf_0_avalon_master_agent                                                                                                                                                                                                             ; qsfp_xcvr_test_altera_merlin_master_agent_1921_2inlndi                           ; altera_merlin_master_agent_1921                 ;
;             |default_pma_settings_conf_0_avalon_slave_agent|                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|default_pma_settings_conf_0_avalon_slave_agent                                                                                                                                                                                                              ; qsfp_xcvr_test_altera_merlin_slave_agent_1921_b6r3djy                            ; altera_merlin_slave_agent_1921                  ;
;             |default_pma_settings_conf_0_avalon_slave_agent_rsp_fifo|                                   ; 2.2 (2.2)            ; 3.0 (3.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|default_pma_settings_conf_0_avalon_slave_agent_rsp_fifo                                                                                                                                                                                                     ; qsfp_xcvr_test_altera_avalon_sc_fifo_1931_fzgstwy                                ; altera_avalon_sc_fifo_1931                      ;
;             |default_pma_settings_conf_0_avalon_slave_translator|                                       ; 6.9 (6.9)            ; 8.7 (8.7)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|default_pma_settings_conf_0_avalon_slave_translator                                                                                                                                                                                                         ; qsfp_xcvr_test_altera_merlin_slave_translator_191_x56fcki                        ; altera_merlin_slave_translator_191              ;
;             |mm_bridge_0_m0_agent|                                                                      ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|mm_bridge_0_m0_agent                                                                                                                                                                                                                                        ; qsfp_xcvr_test_altera_merlin_master_agent_1921_2inlndi                           ; altera_merlin_master_agent_1921                 ;
;             |mm_bridge_0_m0_limiter|                                                                    ; 9.1 (9.1)            ; 13.7 (13.7)                      ; 4.6 (4.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|mm_bridge_0_m0_limiter                                                                                                                                                                                                                                      ; qsfp_xcvr_test_altera_merlin_traffic_limiter_191_kcba44q                         ; altera_merlin_traffic_limiter_191               ;
;             |nativephy_loopback_cont_0_csr_agent|                                                       ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|nativephy_loopback_cont_0_csr_agent                                                                                                                                                                                                                         ; qsfp_xcvr_test_altera_merlin_slave_agent_1921_b6r3djy                            ; altera_merlin_slave_agent_1921                  ;
;             |nativephy_loopback_cont_0_csr_agent_rsp_fifo|                                              ; 3.4 (3.4)            ; 3.7 (3.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|nativephy_loopback_cont_0_csr_agent_rsp_fifo                                                                                                                                                                                                                ; qsfp_xcvr_test_altera_avalon_sc_fifo_1931_fzgstwy                                ; altera_avalon_sc_fifo_1931                      ;
;             |nativephy_loopback_cont_0_csr_translator|                                                  ; 12.0 (12.0)          ; 16.3 (16.3)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|nativephy_loopback_cont_0_csr_translator                                                                                                                                                                                                                    ; qsfp_xcvr_test_altera_merlin_slave_translator_191_x56fcki                        ; altera_merlin_slave_translator_191              ;
;             |router_001|                                                                                ; 2.2 (2.2)            ; 2.8 (2.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|router_001                                                                                                                                                                                                                                                  ; qsfp_xcvr_test_altera_merlin_router_1921_cwjx5gy                                 ; altera_merlin_router_1921                       ;
;             |rsp_mux_001|                                                                               ; 10.6 (10.6)          ; 20.3 (20.3)                      ; 9.9 (9.9)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 41 (41)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|rsp_mux_001                                                                                                                                                                                                                                                 ; qsfp_xcvr_test_altera_merlin_multiplexer_1922_6c6ivwy                            ; altera_merlin_multiplexer_1922                  ;
;             |xcvr_native_s10_0_reconfig_avmm_agent|                                                     ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|xcvr_native_s10_0_reconfig_avmm_agent                                                                                                                                                                                                                       ; qsfp_xcvr_test_altera_merlin_slave_agent_1921_b6r3djy                            ; altera_merlin_slave_agent_1921                  ;
;             |xcvr_native_s10_0_reconfig_avmm_agent_rdata_fifo|                                          ; 10.8 (10.8)          ; 11.7 (11.7)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|xcvr_native_s10_0_reconfig_avmm_agent_rdata_fifo                                                                                                                                                                                                            ; qsfp_xcvr_test_altera_avalon_sc_fifo_1931_fzgstwy                                ; altera_avalon_sc_fifo_1931                      ;
;             |xcvr_native_s10_0_reconfig_avmm_agent_rsp_fifo|                                            ; 4.7 (4.7)            ; 4.7 (4.7)                        ; 0.1 (0.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|xcvr_native_s10_0_reconfig_avmm_agent_rsp_fifo                                                                                                                                                                                                              ; qsfp_xcvr_test_altera_avalon_sc_fifo_1931_fzgstwy                                ; altera_avalon_sc_fifo_1931                      ;
;             |xcvr_native_s10_0_reconfig_avmm_translator|                                                ; 2.3 (2.3)            ; 3.1 (3.1)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|xcvr_native_s10_0_reconfig_avmm_translator                                                                                                                                                                                                                  ; qsfp_xcvr_test_altera_merlin_slave_translator_191_x56fcki                        ; altera_merlin_slave_translator_191              ;
;             |xcvr_test_system_0_mm_bridge_0_s0_agent|                                                   ; 1.1 (1.1)            ; 1.7 (1.7)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|xcvr_test_system_0_mm_bridge_0_s0_agent                                                                                                                                                                                                                     ; qsfp_xcvr_test_altera_merlin_slave_agent_1921_b6r3djy                            ; altera_merlin_slave_agent_1921                  ;
;             |xcvr_test_system_0_mm_bridge_0_s0_agent_rsp_fifo|                                          ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|mm_interconnect_0|xcvr_test_system_0_mm_bridge_0_s0_agent_rsp_fifo                                                                                                                                                                                                            ; qsfp_xcvr_test_altera_avalon_sc_fifo_1931_fzgstwy                                ; altera_avalon_sc_fifo_1931                      ;
;          |nativephy_loopback_cont_0|                                                                    ; 26.1 (0.0)           ; 29.7 (0.0)                       ; 3.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 64 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|nativephy_loopback_cont_0                                                                                                                                                                                                                                                     ; qsfp_xcvr_test_nativePHY_loopback_cont_0                                         ; qsfp_xcvr_test_nativePHY_loopback_cont_0        ;
;             |nativephy_loopback_cont_0|                                                                 ; 26.1 (26.1)          ; 29.7 (29.7)                      ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|nativephy_loopback_cont_0|nativephy_loopback_cont_0                                                                                                                                                                                                                           ; nativePHY_loopback_cont                                                          ; nativePHY_loopback_cont_10                      ;
;          |rst_controller|                                                                               ; 0.8 (0.0)            ; 1.5 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|rst_controller                                                                                                                                                                                                                                                                ; altera_reset_controller                                                          ; altera_reset_controller_1922                    ;
;             |alt_rst_sync_uq1|                                                                          ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                               ; altera_reset_synchronizer                                                        ; altera_reset_controller_1922                    ;
;          |rst_controller_001|                                                                           ; 1.0 (0.0)            ; 2.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|rst_controller_001                                                                                                                                                                                                                                                            ; altera_reset_controller                                                          ; altera_reset_controller_1922                    ;
;             |alt_rst_sync_uq1|                                                                          ; 1.0 (1.0)            ; 2.0 (2.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                                                                           ; altera_reset_synchronizer                                                        ; altera_reset_controller_1922                    ;
;          |xcvr_native_s10_0|                                                                            ; 374.9 (0.0)          ; 445.6 (0.0)                      ; 73.6 (0.0)                                        ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 566 (0)             ; 516 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0                                                                                                                                                                                                                                                             ; qsfp_xcvr_test_xcvr_native_s10_htile_1                                           ; qsfp_xcvr_test_xcvr_native_s10_htile_1          ;
;             |qsfp_xcvr_test_xcvr_native_s10_htile_1|                                                    ; 374.9 (0.2)          ; 445.6 (0.6)                      ; 73.6 (0.4)                                        ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 566 (2)             ; 516 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1                                                                                                                                                                                                                      ; qsfp_xcvr_test_xcvr_native_s10_htile_1_altera_xcvr_native_s10_htile_1930_ugm7okq ; altera_xcvr_native_s10_htile_1930               ;
;                |g_non_hip_reset.alt_xcvr_native_reset_seq|                                              ; 71.7 (0.0)           ; 87.5 (0.0)                       ; 15.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 99 (0)              ; 107 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq                                                                                                                                                                            ; alt_xcvr_native_reset_seq                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_trs.rx_anlg_reset_seq|                                                             ; 13.1 (12.5)          ; 16.0 (14.5)                      ; 2.9 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 17 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_anlg_reset_seq                                                                                                                                                    ; alt_xcvr_native_anlg_reset_seq                                                   ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_anlg_trs_inst[0].reset_synchronizers|                                           ; 0.7 (0.0)            ; 1.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_anlg_reset_seq|g_anlg_trs_inst[0].reset_synchronizers                                                                                                             ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_anlg_reset_seq|g_anlg_trs_inst[0].reset_synchronizers|resync_chains[0].synchronizer_nocut                                                                         ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_trs.rx_dig_reset_seq|                                                              ; 22.6 (21.1)          ; 27.3 (23.6)                      ; 4.7 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 35 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq                                                                                                                                                     ; alt_xcvr_native_dig_reset_seq                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |release_aib_first_synchronizers|                                                  ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|release_aib_first_synchronizers                                                                                                                     ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|release_aib_first_synchronizers|resync_chains[0].synchronizer_nocut                                                                                 ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |reset_synchronizers|                                                              ; 0.5 (0.0)            ; 0.9 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|reset_synchronizers                                                                                                                                 ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 0.9 (0.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|reset_synchronizers|resync_chains[0].synchronizer_nocut                                                                                             ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |transfer_ready_synchronizers|                                                     ; 0.5 (0.0)            ; 1.3 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|transfer_ready_synchronizers                                                                                                                        ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|transfer_ready_synchronizers|resync_chains[0].synchronizer_nocut                                                                                    ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_trs.tx_anlg_reset_seq|                                                             ; 12.7 (11.8)          ; 16.0 (14.5)                      ; 3.3 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 17 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_anlg_reset_seq                                                                                                                                                    ; alt_xcvr_native_anlg_reset_seq                                                   ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_anlg_trs_inst[0].reset_synchronizers|                                           ; 0.8 (0.0)            ; 1.5 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_anlg_reset_seq|g_anlg_trs_inst[0].reset_synchronizers                                                                                                             ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_anlg_reset_seq|g_anlg_trs_inst[0].reset_synchronizers|resync_chains[0].synchronizer_nocut                                                                         ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_trs.tx_dig_reset_seq|                                                              ; 22.7 (20.9)          ; 26.7 (23.7)                      ; 3.9 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 35 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq                                                                                                                                                     ; alt_xcvr_native_dig_reset_seq                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |release_aib_first_synchronizers|                                                  ; 0.8 (0.0)            ; 1.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|release_aib_first_synchronizers                                                                                                                     ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|release_aib_first_synchronizers|resync_chains[0].synchronizer_nocut                                                                                 ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |reset_synchronizers|                                                              ; 0.5 (0.0)            ; 1.2 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|reset_synchronizers                                                                                                                                 ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|reset_synchronizers|resync_chains[0].synchronizer_nocut                                                                                             ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |transfer_ready_synchronizers|                                                     ; 0.5 (0.0)            ; 0.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|transfer_ready_synchronizers                                                                                                                        ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|transfer_ready_synchronizers|resync_chains[0].synchronizer_nocut                                                                                    ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |reset_n_generator|                                                                   ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|reset_n_generator                                                                                                                                                          ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_non_hip_reset.alt_xcvr_native_reset_seq|reset_n_generator|resync_chains[0].synchronizer_nocut                                                                                                                      ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                |g_recal[0].alt_xcvr_recal|                                                              ; 94.5 (89.3)          ; 103.8 (95.2)                     ; 9.3 (6.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 138 (137)           ; 102 (81)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal                                                                                                                                                                                            ; alt_xcvr_native_re_cal_chnl                                                      ; altera_xcvr_native_s10_htile_1930               ;
;                   |alt_xcvr_resync_avmm1_busy|                                                          ; 1.2 (0.0)            ; 1.4 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_avmm1_busy                                                                                                                                                                 ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 1.2 (1.2)            ; 1.4 (1.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_avmm1_busy|resync_chains[0].synchronizer_nocut                                                                                                                             ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |alt_xcvr_resync_bg_en|                                                               ; 0.8 (0.0)            ; 1.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_bg_en                                                                                                                                                                      ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_bg_en|resync_chains[0].synchronizer_nocut                                                                                                                                  ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |alt_xcvr_resync_reset|                                                               ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_reset                                                                                                                                                                      ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_reset|resync_chains[0].synchronizer_nocut                                                                                                                                  ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |alt_xcvr_resync_reset_div64|                                                         ; 0.7 (0.0)            ; 1.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_reset_div64                                                                                                                                                                ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_reset_div64|resync_chains[0].synchronizer_nocut                                                                                                                            ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |alt_xcvr_resync_reset_trs|                                                           ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_reset_trs                                                                                                                                                                  ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|alt_xcvr_resync_reset_trs|resync_chains[0].synchronizer_nocut                                                                                                                              ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |recal_wreq_synchronizer|                                                             ; 0.5 (0.0)            ; 0.9 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|recal_wreq_synchronizer                                                                                                                                                                    ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 0.5 (0.5)            ; 0.9 (0.9)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|recal_wreq_synchronizer|resync_chains[0].synchronizer_nocut                                                                                                                                ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |start_synchronizer|                                                                  ; 0.5 (0.0)            ; 1.3 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|start_synchronizer                                                                                                                                                                         ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal[0].alt_xcvr_recal|start_synchronizer|resync_chains[0].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                |g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|                      ; 201.6 (3.7)          ; 239.8 (4.2)                      ; 41.2 (0.6)                                        ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 313 (11)            ; 287 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic                                                                                                                                                    ; alt_xcvr_native_rcfg_opt_logic_ugm7okq                                           ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_arbiber_enable.alt_xcvr_rcfg_arb|                                                  ; 11.3 (9.6)           ; 15.5 (13.5)                      ; 4.3 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (16)             ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_arbiber_enable.alt_xcvr_rcfg_arb                                                                                                                 ; alt_xcvr_native_rcfg_arb                                                         ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_arb[0].arbiter_inst|                                                            ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_arbiber_enable.alt_xcvr_rcfg_arb|g_arb[0].arbiter_inst                                                                                           ; alt_xcvr_arbiter                                                                 ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|        ; 85.8 (82.6)          ; 104.2 (98.5)                     ; 20.3 (17.7)                                       ; 1.9 (1.7)                        ; 0.0 (0.0)            ; 146 (145)           ; 51 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr                                                                       ; alt_xcvr_native_avmm_csr                                                         ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_prbs_reg_en.prbs_err_clr_sync|                                                  ; 0.9 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_prbs_reg_en.prbs_err_clr_sync                                       ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.9 (0.9)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_prbs_reg_en.prbs_err_clr_sync|resync_chains[0].synchronizer_nocut   ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_status_reg_en.cal_busy|                                                         ; 1.0 (0.0)            ; 2.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.cal_busy                                              ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.cal_busy|resync_chains[0].synchronizer_nocut          ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[1].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.cal_busy|resync_chains[1].synchronizer_nocut          ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_status_reg_en.rx_is_locked_sync|                                                ; 1.0 (0.0)            ; 2.4 (0.0)                        ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.rx_is_locked_sync                                     ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.rx_is_locked_sync|resync_chains[0].synchronizer_nocut ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[1].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.rx_is_locked_sync|resync_chains[1].synchronizer_nocut ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators| ; 100.8 (96.2)         ; 115.8 (109.2)                    ; 16.1 (14.0)                                       ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 138 (138)           ; 234 (218)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators                                                                ; alt_xcvr_native_prbs_accum                                                       ; altera_xcvr_native_s10_htile_1930               ;
;                      |avmm_clk_bit_count_edge|                                                          ; 0.9 (0.0)            ; 1.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|avmm_clk_bit_count_edge                                        ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|avmm_clk_bit_count_edge|resync_chains[0].synchronizer_nocut    ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |avmm_clk_prbs_done_sync|                                                          ; 0.5 (0.0)            ; 1.1 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|avmm_clk_prbs_done_sync                                        ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.1 (1.1)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|avmm_clk_prbs_done_sync|resync_chains[0].synchronizer_nocut    ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |rx_clk_prbs_done_sync|                                                            ; 0.7 (0.0)            ; 0.8 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_done_sync                                          ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_done_sync|resync_chains[0].synchronizer_nocut      ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |rx_clk_prbs_err_sync|                                                             ; 0.5 (0.0)            ; 0.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_err_sync                                           ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_err_sync|resync_chains[0].synchronizer_nocut       ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |rx_clk_prbs_reset_sync|                                                           ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_reset_sync                                         ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_reset_sync|resync_chains[0].synchronizer_nocut     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |rx_clk_reset_sync|                                                                ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_reset_sync                                              ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_recal_enable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_reset_sync|resync_chains[0].synchronizer_nocut          ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                |g_xcvr_native_insts[0].ct2_xcvr_native_inst|                                            ; 7.0 (0.0)            ; 13.9 (0.0)                       ; 6.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst                                                                                                                                                                          ; ct2_xcvr_native                                                                  ; altera_work                                     ;
;                   |inst_ct1_xcvr_avmm1|                                                                 ; 7.0 (0.0)            ; 13.9 (0.0)                       ; 6.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct1_xcvr_avmm1                                                                                                                                                      ; ct1_xcvr_avmm1                                                                   ; altera_work                                     ;
;                      |avmm_if_soft_logic[0].ct1_xcvr_avmm_soft_logic_inst|                              ; 7.0 (7.0)            ; 13.9 (13.9)                      ; 6.9 (6.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct1_xcvr_avmm1|avmm_if_soft_logic[0].ct1_xcvr_avmm_soft_logic_inst                                                                                                  ; ct1_xcvr_avmm_soft_logic                                                         ; altera_work                                     ;
;                   |inst_ct2_xcvr_channel_multi|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi                                                                                                                                              ; ct2_xcvr_channel_multi                                                           ; altera_work                                     ;
;                      |gen_rev.ct2_xcvr_channel_inst|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst                                                                                                                ; ct2_xcvr_channel_cr2e_revb                                                       ; altera_work                                     ;
;          |xcvr_reset_control_s10_0|                                                                     ; 19.3 (0.0)           ; 34.0 (0.0)                       ; 14.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (0)              ; 57 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_reset_control_s10_0                                                                                                                                                                                                                                                      ; qsfp_xcvr_test_xcvr_reset_control_s10_0                                          ; qsfp_xcvr_test_xcvr_reset_control_s10_0         ;
;             |qsfp_xcvr_test_xcvr_reset_control_s10_0|                                                   ; 19.3 (2.1)           ; 34.0 (2.7)                       ; 14.7 (0.6)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (4)              ; 57 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0                                                                                                                                                                                                              ; altera_xcvr_reset_control_s10                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                |alt_xcvr_resync_reset|                                                                  ; 0.5 (0.0)            ; 1.3 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|alt_xcvr_resync_reset                                                                                                                                                                                        ; alt_xcvr_resync_std                                                              ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[0].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|alt_xcvr_resync_reset|resync_chains[0].synchronizer_nocut                                                                                                                                                    ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                |g_rx.g_rx[0].g_rx.counter_rx_analogreset|                                               ; 1.9 (1.9)            ; 2.6 (2.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.counter_rx_analogreset                                                                                                                                                                     ; alt_xcvr_reset_counter_s10                                                       ; altera_xcvr_reset_control_s10_1911              ;
;                |g_rx.g_rx[0].g_rx.counter_rx_digitalreset|                                              ; 7.5 (7.5)            ; 11.8 (11.8)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.counter_rx_digitalreset                                                                                                                                                                    ; alt_xcvr_reset_counter_s10                                                       ; altera_xcvr_reset_control_s10_1911              ;
;                |g_rx.g_rx[0].g_rx.resync_rx_cal_busy|                                                   ; 2.8 (0.0)            ; 5.4 (0.0)                        ; 2.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy                                                                                                                                                                         ; alt_xcvr_resync_std                                                              ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[1].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[1].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[2].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[2].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[3].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 0.9 (0.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[3].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[4].synchronizer_nocut|                                                 ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[4].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[5].synchronizer_nocut|                                                 ; 0.6 (0.6)            ; 1.1 (1.1)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[5].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                |g_tx.g_tx[0].g_tx.counter_tx_analogreset|                                               ; 0.3 (0.3)            ; 0.6 (0.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.counter_tx_analogreset                                                                                                                                                                     ; alt_xcvr_reset_counter_s10                                                       ; altera_xcvr_reset_control_s10_1911              ;
;                |g_tx.g_tx[0].g_tx.counter_tx_digitalreset|                                              ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.counter_tx_digitalreset                                                                                                                                                                    ; alt_xcvr_reset_counter_s10                                                       ; altera_xcvr_reset_control_s10_1911              ;
;                |g_tx.g_tx[0].g_tx.resync_tx_cal_busy|                                                   ; 3.5 (0.0)            ; 8.2 (0.0)                        ; 4.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy                                                                                                                                                                         ; alt_xcvr_resync_std                                                              ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[1].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[1].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[2].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[2].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[3].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[3].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[4].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[4].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[5].synchronizer_nocut|                                                 ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[5].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[6].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 1.1 (1.1)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_reset_control_s10_0|qsfp_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[6].synchronizer_nocut                                                                                                                                     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;          |xcvr_st_converter_0|                                                                          ; 31.4 (0.0)           ; 45.0 (0.0)                       ; 13.6 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 128 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_st_converter_0                                                                                                                                                                                                                                                           ; qsfp_xcvr_test_xcvr_st_converter_0                                               ; qsfp_xcvr_test_xcvr_st_converter_0              ;
;             |xcvr_st_converter_0|                                                                       ; 31.4 (31.4)          ; 45.0 (45.0)                      ; 13.6 (13.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_st_converter_0|xcvr_st_converter_0                                                                                                                                                                                                                                       ; xcvr_st_converter                                                                ; xcvr_st_converter_10                            ;
;          |xcvr_test_system_0|                                                                           ; 2061.5 (0.0)         ; 2398.8 (0.0)                     ; 339.9 (0.0)                                       ; 2.7 (0.0)                        ; 0.0 (0.0)            ; 2956 (0)            ; 2609 (0)                  ; 0 (0)         ; 98304             ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0                                                                                                                                                                                                                                                            ; xcvr_test_system                                                                 ; xcvr_test_system                                ;
;             |data_pattern_checker_0|                                                                    ; 947.9 (0.0)          ; 1078.3 (0.0)                     ; 130.6 (0.0)                                       ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 1415 (0)            ; 871 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|data_pattern_checker_0                                                                                                                                                                                                                                     ; xcvr_test_system_data_pattern_checker_0                                          ; xcvr_test_system_data_pattern_checker_0         ;
;                |data_pattern_checker_0|                                                                 ; 947.9 (0.0)          ; 1078.3 (0.0)                     ; 130.6 (0.0)                                       ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 1415 (0)            ; 871 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0                                                                                                                                                                                                              ; xcvr_test_system_data_pattern_checker_0_data_pattern_checker_10_tpte7tq          ; data_pattern_checker_10                         ;
;                   |data_pattern_checker|                                                                ; 947.9 (754.3)        ; 1078.3 (822.7)                   ; 130.6 (68.5)                                      ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1415 (1191)         ; 871 (436)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker                                                                                                                                                                                         ; data_pattern_checker                                                             ; data_pattern_checker_core_10                    ;
;                      |asi_reset_controller|                                                             ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|asi_reset_controller                                                                                                                                                                    ; reset_synchronizer                                                               ; data_pattern_checker_core_10                    ;
;                      |clock_sensor_reset_controller|                                                    ; 1.0 (0.0)            ; 2.0 (0.5)                        ; 1.0 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|clock_sensor_reset_controller                                                                                                                                                           ; reset_controller                                                                 ; data_pattern_checker_core_10                    ;
;                         |alt_rst_sync_uq1|                                                              ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|clock_sensor_reset_controller|alt_rst_sync_uq1                                                                                                                                          ; reset_synchronizer                                                               ; data_pattern_checker_core_10                    ;
;                      |counter_reset_controller|                                                         ; 1.0 (0.3)            ; 1.8 (0.5)                        ; 0.8 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|counter_reset_controller                                                                                                                                                                ; reset_controller                                                                 ; data_pattern_checker_core_10                    ;
;                         |alt_rst_sync_uq1|                                                              ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|counter_reset_controller|alt_rst_sync_uq1                                                                                                                                               ; reset_synchronizer                                                               ; data_pattern_checker_core_10                    ;
;                      |enable_register_synchronizer|                                                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|enable_register_synchronizer                                                                                                                                                            ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                      |enabled_synchronizer|                                                             ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|enabled_synchronizer                                                                                                                                                                    ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                      |locked_synchronizer|                                                              ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|locked_synchronizer                                                                                                                                                                     ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                      |my_ones_counter|                                                                  ; 155.8 (155.8)        ; 201.1 (201.1)                    ; 45.3 (45.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 214 (214)           ; 284 (284)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|my_ones_counter                                                                                                                                                                         ; ones_counter                                                                     ; data_pattern_checker_core_10                    ;
;                      |snapper|                                                                          ; 33.7 (29.5)          ; 46.8 (40.8)                      ; 13.1 (11.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (1)               ; 136 (124)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper                                                                                                                                                                                 ; snap_handshake_clock_crosser                                                     ; data_pattern_checker_core_10                    ;
;                         |ctrl_to_data_synchronizer|                                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|ctrl_to_data_synchronizer                                                                                                                                                       ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                         |data_to_ctrl_synchronizer|                                                     ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|data_to_ctrl_synchronizer                                                                                                                                                       ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                         |p2t_clr|                                                                       ; 0.3 (0.3)            ; 0.6 (0.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|p2t_clr                                                                                                                                                                         ; pulse_to_toggle                                                                  ; data_pattern_checker_core_10                    ;
;                         |p2t_clr_sync|                                                                  ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|p2t_clr_sync                                                                                                                                                                    ; pulse_to_toggle                                                                  ; data_pattern_checker_core_10                    ;
;                         |p2t_ctrl|                                                                      ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|p2t_ctrl                                                                                                                                                                        ; pulse_to_toggle                                                                  ; data_pattern_checker_core_10                    ;
;                         |p2t_data|                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|p2t_data                                                                                                                                                                        ; pulse_to_toggle                                                                  ; data_pattern_checker_core_10                    ;
;                         |reset_controller|                                                              ; 1.2 (0.2)            ; 1.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|reset_controller                                                                                                                                                                ; reset_controller                                                                 ; data_pattern_checker_core_10                    ;
;                            |alt_rst_sync_uq1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|reset_controller|alt_rst_sync_uq1                                                                                                                                               ; reset_synchronizer                                                               ; data_pattern_checker_core_10                    ;
;                         |t2p_data|                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|t2p_data                                                                                                                                                                        ; toggle_to_pulse                                                                  ; data_pattern_checker_core_10                    ;
;             |data_pattern_generator_0|                                                                  ; 688.2 (0.0)          ; 769.6 (0.0)                      ; 83.4 (0.0)                                        ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 1013 (0)            ; 603 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|data_pattern_generator_0                                                                                                                                                                                                                                   ; xcvr_test_system_data_pattern_generator_0                                        ; xcvr_test_system_data_pattern_generator_0       ;
;                |data_pattern_generator_0|                                                               ; 688.2 (0.0)          ; 769.6 (0.0)                      ; 83.4 (0.0)                                        ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 1013 (0)            ; 603 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0                                                                                                                                                                                                          ; xcvr_test_system_data_pattern_generator_0_data_pattern_generator_10_utzxrya      ; data_pattern_generator_10                       ;
;                   |data_pattern_generator|                                                              ; 688.2 (685.2)        ; 769.6 (763.8)                    ; 83.4 (80.6)                                       ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 1013 (1011)         ; 603 (588)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator                                                                                                                                                                                   ; data_pattern_generator                                                           ; data_pattern_generator_core_10                  ;
;                      |asi_reset_controller|                                                             ; 0.6 (0.6)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|asi_reset_controller                                                                                                                                                              ; reset_synchronizer                                                               ; data_pattern_generator_core_10                  ;
;                      |enable_register_synchronizer|                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|enable_register_synchronizer                                                                                                                                                      ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                      |enabled_synchronizer|                                                             ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|enabled_synchronizer                                                                                                                                                              ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                      |pulser|                                                                           ; 1.7 (0.0)            ; 3.5 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|pulser                                                                                                                                                                            ; pulse_handshake_clock_crosser                                                    ; data_pattern_generator_core_10                  ;
;                         |mm_to_st_pulser|                                                               ; 1.1 (0.8)            ; 1.6 (1.0)                        ; 0.5 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|pulser|mm_to_st_pulser                                                                                                                                                            ; pulse_clock_crosser                                                              ; data_pattern_generator_core_10                  ;
;                            |synchronizer|                                                               ; 0.3 (0.3)            ; 0.6 (0.6)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|pulser|mm_to_st_pulser|synchronizer                                                                                                                                               ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                         |st_to_mm_pulser|                                                               ; 0.6 (0.4)            ; 1.9 (0.9)                        ; 1.3 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|pulser|st_to_mm_pulser                                                                                                                                                            ; pulse_clock_crosser                                                              ; data_pattern_generator_core_10                  ;
;                            |synchronizer|                                                               ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|pulser|st_to_mm_pulser|synchronizer                                                                                                                                               ; altera_std_synchronizer                                                          ; altera_work                                     ;
;             |freq_counter_0|                                                                            ; 56.2 (0.0)           ; 69.7 (0.0)                       ; 13.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 83 (0)              ; 133 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|freq_counter_0                                                                                                                                                                                                                                             ; xcvr_test_system_freq_counter_0                                                  ; xcvr_test_system_freq_counter_0                 ;
;                |freq_counter_0|                                                                         ; 56.2 (56.2)          ; 69.7 (69.7)                      ; 13.4 (13.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 83 (83)             ; 133 (133)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|freq_counter_0|freq_counter_0                                                                                                                                                                                                                              ; freq_counter                                                                     ; freq_counter_10                                 ;
;             |mm_bridge_0|                                                                               ; 46.3 (0.0)           ; 58.3 (0.0)                       ; 12.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 133 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_bridge_0                                                                                                                                                                                                                                                ; xcvr_test_system_mm_bridge_0                                                     ; xcvr_test_system_mm_bridge_0                    ;
;                |mm_bridge_0|                                                                            ; 46.3 (46.3)          ; 58.3 (58.3)                      ; 12.0 (12.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 133 (133)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_bridge_0|mm_bridge_0                                                                                                                                                                                                                                    ; xcvr_test_system_mm_bridge_0_altera_avalon_mm_bridge_2001_k2bg7dq                ; altera_avalon_mm_bridge_2001                    ;
;             |mm_interconnect_0|                                                                         ; 238.2 (0.0)          ; 299.4 (0.0)                      ; 61.6 (0.0)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 268 (0)             ; 650 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0                                                                                                                                                                                                                                          ; xcvr_test_system_altera_mm_interconnect_1920_zd6ql4a                             ; altera_mm_interconnect_1920                     ;
;                |agent_pipeline|                                                                         ; 5.3 (0.0)            ; 6.9 (0.0)                        ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|agent_pipeline                                                                                                                                                                                                                           ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 5.3 (5.3)            ; 6.9 (6.9)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|agent_pipeline|gen_inst[0].core                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |agent_pipeline_001|                                                                     ; 7.5 (0.0)            ; 12.0 (0.0)                       ; 4.6 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_001                                                                                                                                                                                                                       ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 7.5 (7.5)            ; 12.0 (12.0)                      ; 4.6 (4.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_001|gen_inst[0].core                                                                                                                                                                                                      ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |agent_pipeline_002|                                                                     ; 30.9 (0.0)           ; 35.3 (0.0)                       ; 4.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_002                                                                                                                                                                                                                       ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 30.9 (30.9)          ; 35.3 (35.3)                      ; 4.4 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 84 (84)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_002|gen_inst[0].core                                                                                                                                                                                                      ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |agent_pipeline_003|                                                                     ; 7.5 (0.0)            ; 11.1 (0.0)                       ; 3.7 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_003                                                                                                                                                                                                                       ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 7.5 (7.5)            ; 11.1 (11.1)                      ; 3.7 (3.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core                                                                                                                                                                                                      ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |agent_pipeline_004|                                                                     ; 13.8 (0.0)           ; 18.5 (0.0)                       ; 4.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 38 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_004                                                                                                                                                                                                                       ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 13.8 (13.8)          ; 18.5 (18.5)                      ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_004|gen_inst[0].core                                                                                                                                                                                                      ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |agent_pipeline_005|                                                                     ; 6.4 (0.0)            ; 13.8 (0.0)                       ; 7.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_005                                                                                                                                                                                                                       ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 6.4 (6.4)            ; 13.8 (13.8)                      ; 7.5 (7.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_005|gen_inst[0].core                                                                                                                                                                                                      ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |cmd_demux|                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|cmd_demux                                                                                                                                                                                                                                ; xcvr_test_system_altera_merlin_demultiplexer_1921_gaw4kza                        ; altera_merlin_demultiplexer_1921                ;
;                |data_pattern_checker_0_csr_slave_agent|                                                 ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|data_pattern_checker_0_csr_slave_agent                                                                                                                                                                                                   ; xcvr_test_system_altera_merlin_slave_agent_1921_b6r3djy                          ; altera_merlin_slave_agent_1921                  ;
;                |data_pattern_checker_0_csr_slave_agent_rsp_fifo|                                        ; 1.5 (1.5)            ; 1.9 (1.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|data_pattern_checker_0_csr_slave_agent_rsp_fifo                                                                                                                                                                                          ; xcvr_test_system_altera_avalon_sc_fifo_1931_fzgstwy                              ; altera_avalon_sc_fifo_1931                      ;
;                |data_pattern_checker_0_csr_slave_translator|                                            ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|data_pattern_checker_0_csr_slave_translator                                                                                                                                                                                              ; xcvr_test_system_altera_merlin_slave_translator_191_x56fcki                      ; altera_merlin_slave_translator_191              ;
;                |data_pattern_generator_0_csr_slave_agent|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|data_pattern_generator_0_csr_slave_agent                                                                                                                                                                                                 ; xcvr_test_system_altera_merlin_slave_agent_1921_b6r3djy                          ; altera_merlin_slave_agent_1921                  ;
;                |data_pattern_generator_0_csr_slave_agent_rsp_fifo|                                      ; 1.4 (1.4)            ; 1.8 (1.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|data_pattern_generator_0_csr_slave_agent_rsp_fifo                                                                                                                                                                                        ; xcvr_test_system_altera_avalon_sc_fifo_1931_fzgstwy                              ; altera_avalon_sc_fifo_1931                      ;
;                |data_pattern_generator_0_csr_slave_translator|                                          ; 0.6 (0.6)            ; 0.9 (0.9)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|data_pattern_generator_0_csr_slave_translator                                                                                                                                                                                            ; xcvr_test_system_altera_merlin_slave_translator_191_x56fcki                      ; altera_merlin_slave_translator_191              ;
;                |freq_counter_0_csr_agent|                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|freq_counter_0_csr_agent                                                                                                                                                                                                                 ; xcvr_test_system_altera_merlin_slave_agent_1921_b6r3djy                          ; altera_merlin_slave_agent_1921                  ;
;                |freq_counter_0_csr_agent_rsp_fifo|                                                      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|freq_counter_0_csr_agent_rsp_fifo                                                                                                                                                                                                        ; xcvr_test_system_altera_avalon_sc_fifo_1931_fzgstwy                              ; altera_avalon_sc_fifo_1931                      ;
;                |freq_counter_0_csr_translator|                                                          ; 10.1 (10.1)          ; 17.6 (17.6)                      ; 7.5 (7.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|freq_counter_0_csr_translator                                                                                                                                                                                                            ; xcvr_test_system_altera_merlin_slave_translator_191_x56fcki                      ; altera_merlin_slave_translator_191              ;
;                |limiter_pipeline|                                                                       ; 34.4 (0.0)           ; 37.2 (0.0)                       ; 2.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|limiter_pipeline                                                                                                                                                                                                                         ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 34.4 (34.4)          ; 37.2 (37.2)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 92 (92)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|limiter_pipeline|gen_inst[0].core                                                                                                                                                                                                        ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |limiter_pipeline_001|                                                                   ; 10.1 (0.0)           ; 10.1 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|limiter_pipeline_001                                                                                                                                                                                                                     ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 10.1 (10.1)          ; 10.1 (10.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|limiter_pipeline_001|gen_inst[0].core                                                                                                                                                                                                    ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mm_bridge_0_m0_agent|                                                                   ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|mm_bridge_0_m0_agent                                                                                                                                                                                                                     ; xcvr_test_system_altera_merlin_master_agent_1921_2inlndi                         ; altera_merlin_master_agent_1921                 ;
;                |mm_bridge_0_m0_limiter|                                                                 ; 8.1 (8.1)            ; 10.2 (10.2)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|mm_bridge_0_m0_limiter                                                                                                                                                                                                                   ; xcvr_test_system_altera_merlin_traffic_limiter_191_kcba44q                       ; altera_merlin_traffic_limiter_191               ;
;                |mux_pipeline|                                                                           ; 5.9 (0.0)            ; 8.0 (0.0)                        ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|mux_pipeline                                                                                                                                                                                                                             ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 5.9 (5.9)            ; 8.0 (8.0)                        ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|mux_pipeline|gen_inst[0].core                                                                                                                                                                                                            ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mux_pipeline_001|                                                                       ; 31.4 (0.0)           ; 34.0 (0.0)                       ; 2.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_001                                                                                                                                                                                                                         ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 31.4 (31.4)          ; 34.0 (34.0)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 84 (84)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_001|gen_inst[0].core                                                                                                                                                                                                        ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mux_pipeline_002|                                                                       ; 14.2 (0.0)           ; 18.5 (0.0)                       ; 4.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 38 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_002                                                                                                                                                                                                                         ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 14.2 (14.2)          ; 18.5 (18.5)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_002|gen_inst[0].core                                                                                                                                                                                                        ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mux_pipeline_003|                                                                       ; 7.9 (0.0)            ; 10.6 (0.0)                       ; 2.8 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_003                                                                                                                                                                                                                         ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 7.9 (7.9)            ; 10.6 (10.6)                      ; 2.8 (2.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_003|gen_inst[0].core                                                                                                                                                                                                        ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mux_pipeline_004|                                                                       ; 7.0 (0.0)            ; 12.1 (0.0)                       ; 5.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_004                                                                                                                                                                                                                         ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 7.0 (7.0)            ; 12.1 (12.1)                      ; 5.1 (5.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_004|gen_inst[0].core                                                                                                                                                                                                        ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mux_pipeline_005|                                                                       ; 7.6 (0.0)            ; 12.7 (0.0)                       ; 5.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_005                                                                                                                                                                                                                         ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 7.6 (7.6)            ; 12.7 (12.7)                      ; 5.1 (5.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_005|gen_inst[0].core                                                                                                                                                                                                        ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |router|                                                                                 ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|router                                                                                                                                                                                                                                   ; xcvr_test_system_altera_merlin_router_1921_rvqh52q                               ; altera_merlin_router_1921                       ;
;                |rsp_mux|                                                                                ; 19.4 (19.4)          ; 19.4 (19.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                                  ; xcvr_test_system_altera_merlin_multiplexer_1922_fin6qia                          ; altera_merlin_multiplexer_1922                  ;
;             |rst_controller|                                                                            ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rst_controller                                                                                                                                                                                                                                             ; altera_reset_controller                                                          ; altera_reset_controller_1922                    ;
;                |alt_rst_sync_uq1|                                                                       ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                            ; altera_reset_synchronizer                                                        ; altera_reset_controller_1922                    ;
;             |rx_fifo|                                                                                   ; 40.1 (0.0)           ; 59.0 (0.0)                       ; 18.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 103 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rx_fifo                                                                                                                                                                                                                                                    ; xcvr_test_system_rx_fifo                                                         ; xcvr_test_system_rx_fifo                        ;
;                |xcvr_test_system_fifo_1|                                                                ; 40.1 (0.0)           ; 59.0 (0.0)                       ; 18.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 103 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1                                                                                                                                                                                                                            ; xcvr_test_system_rx_fifo_fifo_1923_lpyfjcq                                       ; fifo_1923                                       ;
;                   |dcfifo_mixed_widths_component|                                                       ; 40.1 (0.0)           ; 59.0 (0.0)                       ; 18.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 103 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component                                                                                                                                                                                              ; dcfifo_mixed_widths                                                              ; altera_work                                     ;
;                      |auto_generated|                                                                   ; 40.1 (12.9)          ; 59.0 (18.4)                      ; 18.9 (5.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (14)             ; 103 (30)                  ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated                                                                                                                                                                               ; dcfifo_9ev71                                                                     ; altera_work                                     ;
;                         |cntr_b|                                                                        ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                                                                                                                                        ; cntr_povr1                                                                       ; altera_work                                     ;
;                         |fifo_altera_syncram|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram                                                                                                                                                           ; altera_syncram_mbkn1                                                             ; altera_work                                     ;
;                            |altera_syncram_impl1|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1                                                                                                                                      ; altera_syncram_impl_1gv12                                                        ; altera_work                                     ;
;                         |rdempty_eq_comp|                                                               ; 2.6 (2.6)            ; 3.3 (3.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                                                                               ; cmpr_gll12                                                                       ; altera_work                                     ;
;                         |rdptr_g1p|                                                                     ; 8.7 (8.7)            ; 9.8 (9.8)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                                                                                     ; altera_gray_counter                                                              ; altera_work                                     ;
;                         |rs_dgwp|                                                                       ; 2.3 (0.0)            ; 7.8 (0.0)                        ; 5.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                                                                                       ; alt_synch_pipe_6lvn1                                                             ; altera_work                                     ;
;                            |dffpipe3|                                                                   ; 2.3 (2.3)            ; 7.8 (7.8)                        ; 5.6 (5.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe3                                                                                                                                                              ; dffpipe_57o61                                                                    ; altera_work                                     ;
;                         |wrfull_eq_comp|                                                                ; 2.7 (2.7)            ; 3.0 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                                                                                ; cmpr_gll12                                                                       ; altera_work                                     ;
;                         |wrptr_g1p|                                                                     ; 7.2 (7.2)            ; 8.5 (8.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                                                                                     ; altera_gray_counter                                                              ; altera_work                                     ;
;                         |ws_dgrp|                                                                       ; 2.9 (0.0)            ; 6.9 (0.0)                        ; 4.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                                                                                       ; alt_synch_pipe_6lvn1                                                             ; altera_work                                     ;
;                            |dffpipe3|                                                                   ; 2.9 (2.9)            ; 6.9 (6.9)                        ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe3                                                                                                                                                              ; dffpipe_57o61                                                                    ; altera_work                                     ;
;             |tx_fifo|                                                                                   ; 44.0 (0.0)           ; 63.0 (0.0)                       ; 19.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 113 (0)                   ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|tx_fifo                                                                                                                                                                                                                                                    ; xcvr_test_system_tx_fifo                                                         ; xcvr_test_system_tx_fifo                        ;
;                |rx_fifo_0|                                                                              ; 44.0 (0.0)           ; 63.0 (0.0)                       ; 19.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 113 (0)                   ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|tx_fifo|rx_fifo_0                                                                                                                                                                                                                                          ; xcvr_test_system_tx_fifo_fifo_1923_bynk7da                                       ; fifo_1923                                       ;
;                   |dcfifo_mixed_widths_component|                                                       ; 44.0 (0.0)           ; 63.0 (0.0)                       ; 19.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 113 (0)                   ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component                                                                                                                                                                                                            ; dcfifo_mixed_widths                                                              ; altera_work                                     ;
;                      |auto_generated|                                                                   ; 44.0 (12.6)          ; 63.0 (18.5)                      ; 19.0 (5.9)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (14)             ; 113 (32)                  ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated                                                                                                                                                                                             ; dcfifo_bpnj1                                                                     ; altera_work                                     ;
;                         |cntr_b|                                                                        ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                                                                                                                                                      ; cntr_povr1                                                                       ; altera_work                                     ;
;                         |fifo_altera_syncram|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram                                                                                                                                                                         ; altera_syncram_nsvq                                                              ; altera_work                                     ;
;                            |altera_syncram_impl1|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1                                                                                                                                                    ; altera_syncram_impl_hqqr                                                         ; altera_work                                     ;
;                         |rdempty_eq_comp|                                                               ; 3.3 (3.3)            ; 3.7 (3.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                                                                                             ; cmpr_5tm31                                                                       ; altera_work                                     ;
;                         |rdptr_g1p|                                                                     ; 9.4 (9.4)            ; 10.3 (10.3)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                                                                                                   ; altera_gray_counter                                                              ; altera_work                                     ;
;                         |rs_dgwp|                                                                       ; 2.5 (0.0)            ; 8.8 (0.0)                        ; 6.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                                                                                                     ; alt_synch_pipe_eq2p                                                              ; altera_work                                     ;
;                            |dffpipe3|                                                                   ; 2.5 (2.5)            ; 8.8 (8.8)                        ; 6.4 (6.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe3                                                                                                                                                                            ; dffpipe_m7s8                                                                     ; altera_work                                     ;
;                         |wrfull_eq_comp|                                                                ; 3.0 (3.0)            ; 3.2 (3.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                                                                                              ; cmpr_5tm31                                                                       ; altera_work                                     ;
;                         |wrptr_g1p|                                                                     ; 8.9 (8.9)            ; 11.0 (11.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                                                                                                   ; altera_gray_counter                                                              ; altera_work                                     ;
;                         |ws_dgrp|                                                                       ; 2.9 (0.0)            ; 6.3 (0.0)                        ; 3.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                                                                                                     ; alt_synch_pipe_eq2p                                                              ; altera_work                                     ;
;                            |dffpipe3|                                                                   ; 2.9 (2.9)            ; 6.3 (6.3)                        ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe3                                                                                                                                                                            ; dffpipe_m7s8                                                                     ; altera_work                                     ;
;       |sdi_xcvr_atx_pll|                                                                                ; 35.3 (0.0)           ; 45.8 (0.0)                       ; 10.6 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_atx_pll                                                                                                                                                                                                                                                                               ; q_sys_xcvr_atx_pll_s10_htile_0                                                   ; q_sys_xcvr_atx_pll_s10_htile_0                  ;
;          |q_sys_xcvr_atx_pll_s10_htile_0|                                                               ; 35.3 (0.0)           ; 45.8 (0.0)                       ; 10.6 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_atx_pll|q_sys_xcvr_atx_pll_s10_htile_0                                                                                                                                                                                                                                                ; q_sys_xcvr_atx_pll_s10_htile_0_altera_xcvr_atx_pll_s10_htile_1911_bgduzlq        ; altera_xcvr_atx_pll_s10_htile_1911              ;
;             |alt_xcvr_atx_pll_optional_rcfg_logic|                                                      ; 26.4 (6.4)           ; 31.3 (7.7)                       ; 4.9 (1.3)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 49 (14)             ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_atx_pll|q_sys_xcvr_atx_pll_s10_htile_0|alt_xcvr_atx_pll_optional_rcfg_logic                                                                                                                                                                                                           ; alt_xcvr_pll_rcfg_opt_logic_bgduzlq                                              ; altera_xcvr_atx_pll_s10_htile_1911              ;
;                |g_arbiter_enable.alt_xcvr_rcfg_arb|                                                     ; 11.2 (9.5)           ; 12.5 (10.5)                      ; 1.3 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (20)             ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_atx_pll|q_sys_xcvr_atx_pll_s10_htile_0|alt_xcvr_atx_pll_optional_rcfg_logic|g_arbiter_enable.alt_xcvr_rcfg_arb                                                                                                                                                                        ; alt_xcvr_pll_rcfg_arb                                                            ; altera_xcvr_atx_pll_s10_htile_1911              ;
;                   |g_arb[0].arbiter_inst|                                                               ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_atx_pll|q_sys_xcvr_atx_pll_s10_htile_0|alt_xcvr_atx_pll_optional_rcfg_logic|g_arbiter_enable.alt_xcvr_rcfg_arb|g_arb[0].arbiter_inst                                                                                                                                                  ; alt_xcvr_arbiter                                                                 ; altera_xcvr_atx_pll_s10_htile_1911              ;
;                |g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|           ; 8.9 (7.6)            ; 11.2 (8.5)                       ; 2.4 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 13 (12)             ; 13 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_atx_pll|q_sys_xcvr_atx_pll_s10_htile_0|alt_xcvr_atx_pll_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr                                                                                                                              ; alt_xcvr_pll_avmm_csr                                                            ; altera_xcvr_atx_pll_s10_htile_1911              ;
;                   |en_stat_reg.rx_is_locked_sync|                                                       ; 1.3 (1.3)            ; 2.7 (2.7)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_atx_pll|q_sys_xcvr_atx_pll_s10_htile_0|alt_xcvr_atx_pll_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|en_stat_reg.rx_is_locked_sync                                                                                                ; alt_xcvr_resync                                                                  ; altera_xcvr_atx_pll_s10_htile_1911              ;
;             |s10_xcvr_avmm_inst|                                                                        ; 8.8 (1.3)            ; 14.5 (1.3)                       ; 5.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (2)              ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_atx_pll|q_sys_xcvr_atx_pll_s10_htile_0|s10_xcvr_avmm_inst                                                                                                                                                                                                                             ; ct1_xcvr_avmm2                                                                   ; altera_work                                     ;
;                |avmm_atom_insts[0].g_no_hip.ct1_xcvr_avmm_soft_logic_inst|                              ; 7.3 (7.3)            ; 13.2 (13.2)                      ; 5.8 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_atx_pll|q_sys_xcvr_atx_pll_s10_htile_0|s10_xcvr_avmm_inst|avmm_atom_insts[0].g_no_hip.ct1_xcvr_avmm_soft_logic_inst                                                                                                                                                                   ; ct1_xcvr_avmm_soft_logic                                                         ; altera_work                                     ;
;       |sdi_xcvr_test_0|                                                                                 ; 2702.4 (0.0)         ; 3201.5 (0.0)                     ; 506.2 (0.0)                                       ; 7.1 (0.0)                        ; 0.0 (0.0)            ; 3937 (0)            ; 3846 (0)                  ; 0 (0)         ; 98304             ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0                                                                                                                                                                                                                                                                                ; sdi_xcvr_test                                                                    ; sdi_xcvr_test                                   ;
;          |default_pma_settings_conf_0|                                                                  ; 68.6 (0.0)           ; 88.0 (0.0)                       ; 19.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 86 (0)              ; 114 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|default_pma_settings_conf_0                                                                                                                                                                                                                                                    ; sdi_xcvr_test_default_pma_settings_conf_0                                        ; sdi_xcvr_test_default_pma_settings_conf_0       ;
;             |sdi_xcvr_test_default_pma_settings_conf_0|                                                 ; 68.6 (68.6)          ; 88.0 (88.0)                      ; 19.4 (19.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 86 (86)             ; 114 (114)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|default_pma_settings_conf_0|sdi_xcvr_test_default_pma_settings_conf_0                                                                                                                                                                                                          ; default_pma_settings_conf                                                        ; default_pma_settings_conf_10                    ;
;          |mm_bridge_0|                                                                                  ; 43.2 (0.0)           ; 52.7 (0.0)                       ; 10.0 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 138 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_bridge_0                                                                                                                                                                                                                                                                    ; sdi_xcvr_test_mm_bridge_0                                                        ; sdi_xcvr_test_mm_bridge_0                       ;
;             |mm_bridge_0|                                                                               ; 43.2 (43.2)          ; 52.7 (52.7)                      ; 10.0 (10.0)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 56 (56)             ; 138 (138)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_bridge_0|mm_bridge_0                                                                                                                                                                                                                                                        ; sdi_xcvr_test_mm_bridge_0_altera_avalon_mm_bridge_2001_k2bg7dq                   ; altera_avalon_mm_bridge_2001                    ;
;          |mm_interconnect_0|                                                                            ; 122.7 (0.0)          ; 179.0 (0.0)                      ; 56.9 (0.0)                                        ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 163 (0)             ; 283 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0                                                                                                                                                                                                                                                              ; sdi_xcvr_test_altera_mm_interconnect_1920_4ix6v3i                                ; altera_mm_interconnect_1920                     ;
;             |cmd_demux_001|                                                                             ; 2.2 (2.2)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|cmd_demux_001                                                                                                                                                                                                                                                ; sdi_xcvr_test_altera_merlin_demultiplexer_1921_hidmfdy                           ; altera_merlin_demultiplexer_1921                ;
;             |cmd_mux|                                                                                   ; 6.7 (4.2)            ; 7.5 (4.5)                        ; 0.8 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (6)              ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|cmd_mux                                                                                                                                                                                                                                                      ; sdi_xcvr_test_altera_merlin_multiplexer_1922_sx4fypi                             ; altera_merlin_multiplexer_1922                  ;
;                |arb|                                                                                    ; 2.5 (2.5)            ; 3.0 (3.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|cmd_mux|arb                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                                                         ; altera_merlin_multiplexer_1922                  ;
;             |crosser|                                                                                   ; 8.9 (0.0)            ; 14.9 (0.0)                       ; 6.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 29 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|crosser                                                                                                                                                                                                                                                      ; sdi_xcvr_test_hs_clk_xer_1940_gyeivji                                            ; hs_clk_xer_1940                                 ;
;                |async_clock_crosser.clock_xer|                                                          ; 8.9 (6.6)            ; 14.9 (10.7)                      ; 6.0 (4.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 29 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|crosser|async_clock_crosser.clock_xer                                                                                                                                                                                                                        ; altera_avalon_st_clock_crosser                                                   ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_in_rst|                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                                                                                ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_out_rst|                                                            ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                                                                               ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |in_to_out_synchronizer|                                                              ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;                   |out_to_in_synchronizer|                                                              ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;             |crosser_001|                                                                               ; 16.4 (0.0)           ; 28.2 (0.0)                       ; 11.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 58 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|crosser_001                                                                                                                                                                                                                                                  ; sdi_xcvr_test_hs_clk_xer_1940_gyeivji                                            ; hs_clk_xer_1940                                 ;
;                |async_clock_crosser.clock_xer|                                                          ; 16.4 (14.2)          ; 28.2 (24.2)                      ; 11.8 (10.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 58 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer                                                                                                                                                                                                                    ; altera_avalon_st_clock_crosser                                                   ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_in_rst|                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                                                                            ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_out_rst|                                                            ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                                                                           ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |in_to_out_synchronizer|                                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;                   |out_to_in_synchronizer|                                                              ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;             |crosser_002|                                                                               ; 7.8 (0.0)            ; 13.9 (0.0)                       ; 6.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|crosser_002                                                                                                                                                                                                                                                  ; sdi_xcvr_test_hs_clk_xer_1940_gyeivji                                            ; hs_clk_xer_1940                                 ;
;                |async_clock_crosser.clock_xer|                                                          ; 7.8 (5.5)            ; 13.9 (9.7)                       ; 6.1 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 30 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer                                                                                                                                                                                                                    ; altera_avalon_st_clock_crosser                                                   ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_in_rst|                                                             ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                                                                            ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_out_rst|                                                            ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                                                                           ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |in_to_out_synchronizer|                                                              ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;                   |out_to_in_synchronizer|                                                              ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;             |crosser_003|                                                                               ; 8.6 (0.0)            ; 14.6 (0.0)                       ; 6.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|crosser_003                                                                                                                                                                                                                                                  ; sdi_xcvr_test_hs_clk_xer_1940_gyeivji                                            ; hs_clk_xer_1940                                 ;
;                |async_clock_crosser.clock_xer|                                                          ; 8.6 (6.4)            ; 14.6 (10.5)                      ; 6.0 (4.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 32 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer                                                                                                                                                                                                                    ; altera_avalon_st_clock_crosser                                                   ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_in_rst|                                                             ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                                                                            ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_out_rst|                                                            ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                                                                           ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |in_to_out_synchronizer|                                                              ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;                   |out_to_in_synchronizer|                                                              ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;             |default_pma_settings_conf_0_avalon_master_agent|                                           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|default_pma_settings_conf_0_avalon_master_agent                                                                                                                                                                                                              ; sdi_xcvr_test_altera_merlin_master_agent_1921_2inlndi                            ; altera_merlin_master_agent_1921                 ;
;             |default_pma_settings_conf_0_avalon_slave_agent|                                            ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|default_pma_settings_conf_0_avalon_slave_agent                                                                                                                                                                                                               ; sdi_xcvr_test_altera_merlin_slave_agent_1921_b6r3djy                             ; altera_merlin_slave_agent_1921                  ;
;             |default_pma_settings_conf_0_avalon_slave_agent_rsp_fifo|                                   ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|default_pma_settings_conf_0_avalon_slave_agent_rsp_fifo                                                                                                                                                                                                      ; sdi_xcvr_test_altera_avalon_sc_fifo_1931_fzgstwy                                 ; altera_avalon_sc_fifo_1931                      ;
;             |default_pma_settings_conf_0_avalon_slave_translator|                                       ; 6.6 (6.6)            ; 8.7 (8.7)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|default_pma_settings_conf_0_avalon_slave_translator                                                                                                                                                                                                          ; sdi_xcvr_test_altera_merlin_slave_translator_191_x56fcki                         ; altera_merlin_slave_translator_191              ;
;             |mm_bridge_0_m0_agent|                                                                      ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|mm_bridge_0_m0_agent                                                                                                                                                                                                                                         ; sdi_xcvr_test_altera_merlin_master_agent_1921_2inlndi                            ; altera_merlin_master_agent_1921                 ;
;             |mm_bridge_0_m0_limiter|                                                                    ; 8.8 (8.8)            ; 8.8 (8.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|mm_bridge_0_m0_limiter                                                                                                                                                                                                                                       ; sdi_xcvr_test_altera_merlin_traffic_limiter_191_kcba44q                          ; altera_merlin_traffic_limiter_191               ;
;             |nativephy_loopback_cont_0_csr_agent|                                                       ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|nativephy_loopback_cont_0_csr_agent                                                                                                                                                                                                                          ; sdi_xcvr_test_altera_merlin_slave_agent_1921_b6r3djy                             ; altera_merlin_slave_agent_1921                  ;
;             |nativephy_loopback_cont_0_csr_agent_rsp_fifo|                                              ; 2.5 (2.5)            ; 3.7 (3.7)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|nativephy_loopback_cont_0_csr_agent_rsp_fifo                                                                                                                                                                                                                 ; sdi_xcvr_test_altera_avalon_sc_fifo_1931_fzgstwy                                 ; altera_avalon_sc_fifo_1931                      ;
;             |nativephy_loopback_cont_0_csr_translator|                                                  ; 11.2 (11.2)          ; 20.2 (20.2)                      ; 9.0 (9.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|nativephy_loopback_cont_0_csr_translator                                                                                                                                                                                                                     ; sdi_xcvr_test_altera_merlin_slave_translator_191_x56fcki                         ; altera_merlin_slave_translator_191              ;
;             |router_001|                                                                                ; 2.6 (2.6)            ; 2.8 (2.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|router_001                                                                                                                                                                                                                                                   ; sdi_xcvr_test_altera_merlin_router_1921_cwjx5gy                                  ; altera_merlin_router_1921                       ;
;             |rsp_mux_001|                                                                               ; 11.1 (11.1)          ; 19.6 (19.6)                      ; 9.1 (9.1)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 41 (41)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|rsp_mux_001                                                                                                                                                                                                                                                  ; sdi_xcvr_test_altera_merlin_multiplexer_1922_6c6ivwy                             ; altera_merlin_multiplexer_1922                  ;
;             |xcvr_native_s10_0_reconfig_avmm_agent|                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|xcvr_native_s10_0_reconfig_avmm_agent                                                                                                                                                                                                                        ; sdi_xcvr_test_altera_merlin_slave_agent_1921_b6r3djy                             ; altera_merlin_slave_agent_1921                  ;
;             |xcvr_native_s10_0_reconfig_avmm_agent_rdata_fifo|                                          ; 9.9 (9.9)            ; 13.0 (13.0)                      ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|xcvr_native_s10_0_reconfig_avmm_agent_rdata_fifo                                                                                                                                                                                                             ; sdi_xcvr_test_altera_avalon_sc_fifo_1931_fzgstwy                                 ; altera_avalon_sc_fifo_1931                      ;
;             |xcvr_native_s10_0_reconfig_avmm_agent_rsp_fifo|                                            ; 4.4 (4.4)            ; 4.8 (4.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|xcvr_native_s10_0_reconfig_avmm_agent_rsp_fifo                                                                                                                                                                                                               ; sdi_xcvr_test_altera_avalon_sc_fifo_1931_fzgstwy                                 ; altera_avalon_sc_fifo_1931                      ;
;             |xcvr_native_s10_0_reconfig_avmm_translator|                                                ; 3.4 (3.4)            ; 3.8 (3.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|xcvr_native_s10_0_reconfig_avmm_translator                                                                                                                                                                                                                   ; sdi_xcvr_test_altera_merlin_slave_translator_191_x56fcki                         ; altera_merlin_slave_translator_191              ;
;             |xcvr_test_system_0_mm_bridge_0_s0_agent|                                                   ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|xcvr_test_system_0_mm_bridge_0_s0_agent                                                                                                                                                                                                                      ; sdi_xcvr_test_altera_merlin_slave_agent_1921_b6r3djy                             ; altera_merlin_slave_agent_1921                  ;
;             |xcvr_test_system_0_mm_bridge_0_s0_agent_rsp_fifo|                                          ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|mm_interconnect_0|xcvr_test_system_0_mm_bridge_0_s0_agent_rsp_fifo                                                                                                                                                                                                             ; sdi_xcvr_test_altera_avalon_sc_fifo_1931_fzgstwy                                 ; altera_avalon_sc_fifo_1931                      ;
;          |nativephy_loopback_cont_0|                                                                    ; 24.6 (0.0)           ; 29.7 (0.0)                       ; 5.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 64 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|nativephy_loopback_cont_0                                                                                                                                                                                                                                                      ; sdi_xcvr_test_nativePHY_loopback_cont_0                                          ; sdi_xcvr_test_nativePHY_loopback_cont_0         ;
;             |sdi_xcvr_test_nativephy_loopback_cont_1|                                                   ; 24.6 (24.6)          ; 29.7 (29.7)                      ; 5.1 (5.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|nativephy_loopback_cont_0|sdi_xcvr_test_nativephy_loopback_cont_1                                                                                                                                                                                                              ; nativePHY_loopback_cont                                                          ; nativePHY_loopback_cont_10                      ;
;          |rst_controller|                                                                               ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|rst_controller                                                                                                                                                                                                                                                                 ; altera_reset_controller                                                          ; altera_reset_controller_1922                    ;
;             |alt_rst_sync_uq1|                                                                          ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                                ; altera_reset_synchronizer                                                        ; altera_reset_controller_1922                    ;
;          |rst_controller_001|                                                                           ; 0.9 (0.0)            ; 2.0 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|rst_controller_001                                                                                                                                                                                                                                                             ; altera_reset_controller                                                          ; altera_reset_controller_1922                    ;
;             |alt_rst_sync_uq1|                                                                          ; 0.9 (0.9)            ; 2.0 (2.0)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                                                                            ; altera_reset_synchronizer                                                        ; altera_reset_controller_1922                    ;
;          |xcvr_native_s10_0|                                                                            ; 304.2 (0.0)          ; 344.3 (0.0)                      ; 42.7 (0.0)                                        ; 2.6 (0.0)                        ; 0.0 (0.0)            ; 515 (0)             ; 406 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0                                                                                                                                                                                                                                                              ; sdi_xcvr_test_xcvr_native_s10_htile_0                                            ; sdi_xcvr_test_xcvr_native_s10_htile_0           ;
;             |sdi_xcvr_test_xcvr_native_s10_htile_0|                                                     ; 304.2 (0.5)          ; 344.3 (0.5)                      ; 42.7 (0.0)                                        ; 2.6 (0.0)                        ; 0.0 (0.0)            ; 515 (2)             ; 406 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0                                                                                                                                                                                                                        ; sdi_xcvr_test_xcvr_native_s10_htile_0_altera_xcvr_native_s10_htile_1930_5rlvnya  ; altera_xcvr_native_s10_htile_1930               ;
;                |g_non_hip_reset.alt_xcvr_native_reset_seq|                                              ; 72.4 (0.0)           ; 87.0 (0.0)                       ; 14.6 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 101 (0)             ; 107 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq                                                                                                                                                                              ; alt_xcvr_native_reset_seq                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_trs.rx_anlg_reset_seq|                                                             ; 13.7 (13.0)          ; 16.2 (14.8)                      ; 2.4 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 17 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_anlg_reset_seq                                                                                                                                                      ; alt_xcvr_native_anlg_reset_seq                                                   ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_anlg_trs_inst[0].reset_synchronizers|                                           ; 0.7 (0.0)            ; 1.3 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_anlg_reset_seq|g_anlg_trs_inst[0].reset_synchronizers                                                                                                               ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_anlg_reset_seq|g_anlg_trs_inst[0].reset_synchronizers|resync_chains[0].synchronizer_nocut                                                                           ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_trs.rx_dig_reset_seq|                                                              ; 22.2 (20.3)          ; 26.8 (23.4)                      ; 4.6 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 35 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq                                                                                                                                                       ; alt_xcvr_native_dig_reset_seq                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |release_aib_first_synchronizers|                                                  ; 0.7 (0.0)            ; 1.2 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|release_aib_first_synchronizers                                                                                                                       ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|release_aib_first_synchronizers|resync_chains[0].synchronizer_nocut                                                                                   ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |reset_synchronizers|                                                              ; 0.5 (0.0)            ; 0.9 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|reset_synchronizers                                                                                                                                   ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 0.9 (0.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|reset_synchronizers|resync_chains[0].synchronizer_nocut                                                                                               ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |transfer_ready_synchronizers|                                                     ; 0.7 (0.0)            ; 1.2 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|transfer_ready_synchronizers                                                                                                                          ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|transfer_ready_synchronizers|resync_chains[0].synchronizer_nocut                                                                                      ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_trs.tx_anlg_reset_seq|                                                             ; 12.7 (12.4)          ; 16.5 (15.2)                      ; 3.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 17 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_anlg_reset_seq                                                                                                                                                      ; alt_xcvr_native_anlg_reset_seq                                                   ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_anlg_trs_inst[0].reset_synchronizers|                                           ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_anlg_reset_seq|g_anlg_trs_inst[0].reset_synchronizers                                                                                                               ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_anlg_reset_seq|g_anlg_trs_inst[0].reset_synchronizers|resync_chains[0].synchronizer_nocut                                                                           ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_trs.tx_dig_reset_seq|                                                              ; 23.3 (21.6)          ; 26.0 (22.9)                      ; 2.7 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 35 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq                                                                                                                                                       ; alt_xcvr_native_dig_reset_seq                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |release_aib_first_synchronizers|                                                  ; 0.5 (0.0)            ; 0.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|release_aib_first_synchronizers                                                                                                                       ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|release_aib_first_synchronizers|resync_chains[0].synchronizer_nocut                                                                                   ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |reset_synchronizers|                                                              ; 0.5 (0.0)            ; 1.2 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|reset_synchronizers                                                                                                                                   ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|reset_synchronizers|resync_chains[0].synchronizer_nocut                                                                                               ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |transfer_ready_synchronizers|                                                     ; 0.7 (0.0)            ; 1.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|transfer_ready_synchronizers                                                                                                                          ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|transfer_ready_synchronizers|resync_chains[0].synchronizer_nocut                                                                                      ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |reset_n_generator|                                                                   ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|reset_n_generator                                                                                                                                                            ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|reset_n_generator|resync_chains[0].synchronizer_nocut                                                                                                                        ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                |g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|                     ; 225.9 (6.4)          ; 244.3 (6.8)                      ; 20.9 (0.5)                                        ; 2.6 (0.0)                        ; 0.0 (0.0)            ; 400 (17)            ; 279 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic                                                                                                                                                     ; alt_xcvr_native_rcfg_opt_logic_5rlvnya                                           ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_arbiber_enable.alt_xcvr_rcfg_arb|                                                  ; 11.7 (10.0)          ; 15.8 (14.2)                      ; 4.1 (4.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (29)             ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_arbiber_enable.alt_xcvr_rcfg_arb                                                                                                                  ; alt_xcvr_native_rcfg_arb                                                         ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_arb[0].arbiter_inst|                                                            ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_arbiber_enable.alt_xcvr_rcfg_arb|g_arb[0].arbiter_inst                                                                                            ; alt_xcvr_arbiter                                                                 ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|        ; 83.8 (80.5)          ; 91.7 (85.0)                      ; 9.7 (6.3)                                         ; 1.8 (1.8)                        ; 0.0 (0.0)            ; 122 (121)           ; 43 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr                                                                        ; alt_xcvr_native_avmm_csr                                                         ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_prbs_reg_en.prbs_err_clr_sync|                                                  ; 1.0 (0.0)            ; 1.2 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_prbs_reg_en.prbs_err_clr_sync                                        ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_prbs_reg_en.prbs_err_clr_sync|resync_chains[0].synchronizer_nocut    ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_status_reg_en.cal_busy|                                                         ; 1.2 (0.0)            ; 3.0 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.cal_busy                                               ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.cal_busy|resync_chains[0].synchronizer_nocut           ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[1].synchronizer_nocut|                                           ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.cal_busy|resync_chains[1].synchronizer_nocut           ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_status_reg_en.rx_is_locked_sync|                                                ; 1.0 (0.0)            ; 2.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.rx_is_locked_sync                                      ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.rx_is_locked_sync|resync_chains[0].synchronizer_nocut  ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[1].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.rx_is_locked_sync|resync_chains[1].synchronizer_nocut  ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators| ; 124.0 (119.0)        ; 129.9 (123.0)                    ; 6.6 (4.7)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 230 (230)           ; 234 (218)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators                                                                 ; alt_xcvr_native_prbs_accum                                                       ; altera_xcvr_native_s10_htile_1930               ;
;                      |avmm_clk_bit_count_edge|                                                          ; 0.9 (0.0)            ; 0.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|avmm_clk_bit_count_edge                                         ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|avmm_clk_bit_count_edge|resync_chains[0].synchronizer_nocut     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |avmm_clk_prbs_done_sync|                                                          ; 1.0 (0.0)            ; 1.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|avmm_clk_prbs_done_sync                                         ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|avmm_clk_prbs_done_sync|resync_chains[0].synchronizer_nocut     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |rx_clk_prbs_done_sync|                                                            ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_done_sync                                           ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_done_sync|resync_chains[0].synchronizer_nocut       ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |rx_clk_prbs_err_sync|                                                             ; 0.5 (0.0)            ; 0.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_err_sync                                            ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_err_sync|resync_chains[0].synchronizer_nocut        ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |rx_clk_prbs_reset_sync|                                                           ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_reset_sync                                          ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_reset_sync|resync_chains[0].synchronizer_nocut      ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |rx_clk_reset_sync|                                                                ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_reset_sync                                               ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_reset_sync|resync_chains[0].synchronizer_nocut           ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                |g_xcvr_native_insts[0].ct2_xcvr_native_inst|                                            ; 5.2 (0.0)            ; 12.6 (0.0)                       ; 7.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst                                                                                                                                                                            ; ct2_xcvr_native                                                                  ; altera_work                                     ;
;                   |inst_ct1_xcvr_avmm1|                                                                 ; 5.2 (0.0)            ; 12.6 (0.0)                       ; 7.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct1_xcvr_avmm1                                                                                                                                                        ; ct1_xcvr_avmm1                                                                   ; altera_work                                     ;
;                      |avmm_if_soft_logic[0].ct1_xcvr_avmm_soft_logic_inst|                              ; 5.2 (5.2)            ; 12.6 (12.6)                      ; 7.4 (7.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct1_xcvr_avmm1|avmm_if_soft_logic[0].ct1_xcvr_avmm_soft_logic_inst                                                                                                    ; ct1_xcvr_avmm_soft_logic                                                         ; altera_work                                     ;
;                   |inst_ct2_xcvr_channel_multi|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi                                                                                                                                                ; ct2_xcvr_channel_multi                                                           ; altera_work                                     ;
;                      |gen_rev.ct2_xcvr_channel_inst|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst                                                                                                                  ; ct2_xcvr_channel_cr2e_revb                                                       ; altera_work                                     ;
;          |xcvr_reset_control_s10_0|                                                                     ; 20.6 (0.0)           ; 31.5 (0.0)                       ; 10.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (0)              ; 57 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_reset_control_s10_0                                                                                                                                                                                                                                                       ; sdi_xcvr_test_xcvr_reset_control_s10_0                                           ; sdi_xcvr_test_xcvr_reset_control_s10_0          ;
;             |sdi_xcvr_test_xcvr_reset_control_s10_0|                                                    ; 20.6 (2.1)           ; 31.5 (2.7)                       ; 10.9 (0.6)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (4)              ; 57 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0                                                                                                                                                                                                                ; altera_xcvr_reset_control_s10                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                |alt_xcvr_resync_reset|                                                                  ; 0.5 (0.0)            ; 1.3 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|alt_xcvr_resync_reset                                                                                                                                                                                          ; alt_xcvr_resync_std                                                              ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[0].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|alt_xcvr_resync_reset|resync_chains[0].synchronizer_nocut                                                                                                                                                      ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                |g_rx.g_rx[0].g_rx.counter_rx_analogreset|                                               ; 2.4 (2.4)            ; 2.8 (2.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.counter_rx_analogreset                                                                                                                                                                       ; alt_xcvr_reset_counter_s10                                                       ; altera_xcvr_reset_control_s10_1911              ;
;                |g_rx.g_rx[0].g_rx.counter_rx_digitalreset|                                              ; 7.5 (7.5)            ; 11.3 (11.3)                      ; 3.9 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.counter_rx_digitalreset                                                                                                                                                                      ; alt_xcvr_reset_counter_s10                                                       ; altera_xcvr_reset_control_s10_1911              ;
;                |g_rx.g_rx[0].g_rx.resync_rx_cal_busy|                                                   ; 3.1 (0.0)            ; 5.5 (0.0)                        ; 2.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy                                                                                                                                                                           ; alt_xcvr_resync_std                                                              ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[1].synchronizer_nocut|                                                 ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[1].synchronizer_nocut                                                                                                                                       ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[2].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 0.9 (0.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[2].synchronizer_nocut                                                                                                                                       ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[3].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[3].synchronizer_nocut                                                                                                                                       ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[4].synchronizer_nocut|                                                 ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[4].synchronizer_nocut                                                                                                                                       ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[5].synchronizer_nocut|                                                 ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[5].synchronizer_nocut                                                                                                                                       ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                |g_tx.g_tx[0].g_tx.counter_tx_analogreset|                                               ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.counter_tx_analogreset                                                                                                                                                                       ; alt_xcvr_reset_counter_s10                                                       ; altera_xcvr_reset_control_s10_1911              ;
;                |g_tx.g_tx[0].g_tx.counter_tx_digitalreset|                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.counter_tx_digitalreset                                                                                                                                                                      ; alt_xcvr_reset_counter_s10                                                       ; altera_xcvr_reset_control_s10_1911              ;
;                |g_tx.g_tx[0].g_tx.resync_tx_cal_busy|                                                   ; 3.8 (0.0)            ; 6.1 (0.0)                        ; 2.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy                                                                                                                                                                           ; alt_xcvr_resync_std                                                              ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[1].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[1].synchronizer_nocut                                                                                                                                       ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[2].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[2].synchronizer_nocut                                                                                                                                       ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[3].synchronizer_nocut|                                                 ; 0.4 (0.4)            ; 1.1 (1.1)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[3].synchronizer_nocut                                                                                                                                       ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[4].synchronizer_nocut|                                                 ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[4].synchronizer_nocut                                                                                                                                       ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[5].synchronizer_nocut|                                                 ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[5].synchronizer_nocut                                                                                                                                       ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[6].synchronizer_nocut|                                                 ; 0.6 (0.6)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[6].synchronizer_nocut                                                                                                                                       ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;          |xcvr_st_converter_0|                                                                          ; 31.4 (0.0)           ; 47.2 (0.0)                       ; 15.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 128 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_st_converter_0                                                                                                                                                                                                                                                            ; sdi_xcvr_test_xcvr_st_converter_0                                                ; sdi_xcvr_test_xcvr_st_converter_0               ;
;             |xcvr_st_converter_0|                                                                       ; 31.4 (31.4)          ; 47.2 (47.2)                      ; 15.9 (15.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_st_converter_0|xcvr_st_converter_0                                                                                                                                                                                                                                        ; xcvr_st_converter                                                                ; xcvr_st_converter_10                            ;
;          |xcvr_test_system_0|                                                                           ; 2085.9 (0.0)         ; 2425.6 (0.0)                     ; 343.1 (0.0)                                       ; 3.4 (0.0)                        ; 0.0 (0.0)            ; 3051 (0)            ; 2650 (0)                  ; 0 (0)         ; 98304             ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0                                                                                                                                                                                                                                                             ; xcvr_test_system                                                                 ; xcvr_test_system                                ;
;             |data_pattern_checker_0|                                                                    ; 956.5 (0.0)          ; 1056.8 (0.0)                     ; 101.3 (0.0)                                       ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 1464 (0)            ; 869 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0                                                                                                                                                                                                                                      ; xcvr_test_system_data_pattern_checker_0                                          ; xcvr_test_system_data_pattern_checker_0         ;
;                |data_pattern_checker_0|                                                                 ; 956.5 (0.0)          ; 1056.8 (0.0)                     ; 101.3 (0.0)                                       ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 1464 (0)            ; 869 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0                                                                                                                                                                                                               ; xcvr_test_system_data_pattern_checker_0_data_pattern_checker_10_tpte7tq          ; data_pattern_checker_10                         ;
;                   |data_pattern_checker|                                                                ; 956.5 (749.6)        ; 1056.8 (810.0)                   ; 101.3 (61.3)                                      ; 1.0 (0.9)                        ; 0.0 (0.0)            ; 1464 (1240)         ; 869 (434)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker                                                                                                                                                                                          ; data_pattern_checker                                                             ; data_pattern_checker_core_10                    ;
;                      |asi_reset_controller|                                                             ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|asi_reset_controller                                                                                                                                                                     ; reset_synchronizer                                                               ; data_pattern_checker_core_10                    ;
;                      |clock_sensor_reset_controller|                                                    ; 1.0 (0.0)            ; 2.0 (0.5)                        ; 1.0 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|clock_sensor_reset_controller                                                                                                                                                            ; reset_controller                                                                 ; data_pattern_checker_core_10                    ;
;                         |alt_rst_sync_uq1|                                                              ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|clock_sensor_reset_controller|alt_rst_sync_uq1                                                                                                                                           ; reset_synchronizer                                                               ; data_pattern_checker_core_10                    ;
;                      |counter_reset_controller|                                                         ; 1.2 (0.2)            ; 2.0 (0.5)                        ; 0.8 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|counter_reset_controller                                                                                                                                                                 ; reset_controller                                                                 ; data_pattern_checker_core_10                    ;
;                         |alt_rst_sync_uq1|                                                              ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|counter_reset_controller|alt_rst_sync_uq1                                                                                                                                                ; reset_synchronizer                                                               ; data_pattern_checker_core_10                    ;
;                      |enable_register_synchronizer|                                                     ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|enable_register_synchronizer                                                                                                                                                             ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                      |enabled_synchronizer|                                                             ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|enabled_synchronizer                                                                                                                                                                     ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                      |locked_synchronizer|                                                              ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|locked_synchronizer                                                                                                                                                                      ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                      |my_ones_counter|                                                                  ; 168.8 (168.8)        ; 195.2 (195.2)                    ; 26.5 (26.5)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 214 (214)           ; 284 (284)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|my_ones_counter                                                                                                                                                                          ; ones_counter                                                                     ; data_pattern_checker_core_10                    ;
;                      |snapper|                                                                          ; 34.3 (30.3)          ; 43.6 (38.4)                      ; 9.3 (8.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (1)               ; 136 (124)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper                                                                                                                                                                                  ; snap_handshake_clock_crosser                                                     ; data_pattern_checker_core_10                    ;
;                         |ctrl_to_data_synchronizer|                                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|ctrl_to_data_synchronizer                                                                                                                                                        ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                         |data_to_ctrl_synchronizer|                                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|data_to_ctrl_synchronizer                                                                                                                                                        ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                         |p2t_clr|                                                                       ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|p2t_clr                                                                                                                                                                          ; pulse_to_toggle                                                                  ; data_pattern_checker_core_10                    ;
;                         |p2t_clr_sync|                                                                  ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|p2t_clr_sync                                                                                                                                                                     ; pulse_to_toggle                                                                  ; data_pattern_checker_core_10                    ;
;                         |p2t_ctrl|                                                                      ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|p2t_ctrl                                                                                                                                                                         ; pulse_to_toggle                                                                  ; data_pattern_checker_core_10                    ;
;                         |p2t_data|                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|p2t_data                                                                                                                                                                         ; pulse_to_toggle                                                                  ; data_pattern_checker_core_10                    ;
;                         |reset_controller|                                                              ; 1.2 (0.2)            ; 1.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|reset_controller                                                                                                                                                                 ; reset_controller                                                                 ; data_pattern_checker_core_10                    ;
;                            |alt_rst_sync_uq1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|reset_controller|alt_rst_sync_uq1                                                                                                                                                ; reset_synchronizer                                                               ; data_pattern_checker_core_10                    ;
;                         |t2p_data|                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|t2p_data                                                                                                                                                                         ; toggle_to_pulse                                                                  ; data_pattern_checker_core_10                    ;
;             |data_pattern_generator_0|                                                                  ; 710.7 (0.0)          ; 802.8 (0.0)                      ; 94.5 (0.0)                                        ; 2.3 (0.0)                        ; 0.0 (0.0)            ; 1039 (0)            ; 603 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|data_pattern_generator_0                                                                                                                                                                                                                                    ; xcvr_test_system_data_pattern_generator_0                                        ; xcvr_test_system_data_pattern_generator_0       ;
;                |data_pattern_generator_0|                                                               ; 710.7 (0.0)          ; 802.8 (0.0)                      ; 94.5 (0.0)                                        ; 2.3 (0.0)                        ; 0.0 (0.0)            ; 1039 (0)            ; 603 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0                                                                                                                                                                                                           ; xcvr_test_system_data_pattern_generator_0_data_pattern_generator_10_utzxrya      ; data_pattern_generator_10                       ;
;                   |data_pattern_generator|                                                              ; 710.7 (706.9)        ; 802.8 (796.4)                    ; 94.5 (91.7)                                       ; 2.3 (2.2)                        ; 0.0 (0.0)            ; 1039 (1037)         ; 603 (588)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator                                                                                                                                                                                    ; data_pattern_generator                                                           ; data_pattern_generator_core_10                  ;
;                      |asi_reset_controller|                                                             ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|asi_reset_controller                                                                                                                                                               ; reset_synchronizer                                                               ; data_pattern_generator_core_10                  ;
;                      |enable_register_synchronizer|                                                     ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|enable_register_synchronizer                                                                                                                                                       ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                      |enabled_synchronizer|                                                             ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|enabled_synchronizer                                                                                                                                                               ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                      |pulser|                                                                           ; 2.3 (0.0)            ; 3.6 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|pulser                                                                                                                                                                             ; pulse_handshake_clock_crosser                                                    ; data_pattern_generator_core_10                  ;
;                         |mm_to_st_pulser|                                                               ; 1.2 (0.8)            ; 2.0 (1.2)                        ; 0.8 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|pulser|mm_to_st_pulser                                                                                                                                                             ; pulse_clock_crosser                                                              ; data_pattern_generator_core_10                  ;
;                            |synchronizer|                                                               ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|pulser|mm_to_st_pulser|synchronizer                                                                                                                                                ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                         |st_to_mm_pulser|                                                               ; 1.1 (0.8)            ; 1.6 (0.8)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|pulser|st_to_mm_pulser                                                                                                                                                             ; pulse_clock_crosser                                                              ; data_pattern_generator_core_10                  ;
;                            |synchronizer|                                                               ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|pulser|st_to_mm_pulser|synchronizer                                                                                                                                                ; altera_std_synchronizer                                                          ; altera_work                                     ;
;             |freq_counter_0|                                                                            ; 57.7 (0.0)           ; 68.5 (0.0)                       ; 10.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 83 (0)              ; 133 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|freq_counter_0                                                                                                                                                                                                                                              ; xcvr_test_system_freq_counter_0                                                  ; xcvr_test_system_freq_counter_0                 ;
;                |freq_counter_0|                                                                         ; 57.7 (57.7)          ; 68.5 (68.5)                      ; 10.8 (10.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 83 (83)             ; 133 (133)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|freq_counter_0|freq_counter_0                                                                                                                                                                                                                               ; freq_counter                                                                     ; freq_counter_10                                 ;
;             |mm_bridge_0|                                                                               ; 45.7 (0.0)           ; 57.8 (0.0)                       ; 12.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 133 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_bridge_0                                                                                                                                                                                                                                                 ; xcvr_test_system_mm_bridge_0                                                     ; xcvr_test_system_mm_bridge_0                    ;
;                |mm_bridge_0|                                                                            ; 45.7 (45.7)          ; 57.8 (57.8)                      ; 12.1 (12.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 133 (133)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_bridge_0|mm_bridge_0                                                                                                                                                                                                                                     ; xcvr_test_system_mm_bridge_0_altera_avalon_mm_bridge_2001_k2bg7dq                ; altera_avalon_mm_bridge_2001                    ;
;             |mm_interconnect_0|                                                                         ; 242.6 (0.0)          ; 299.0 (0.0)                      ; 56.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 268 (0)             ; 650 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0                                                                                                                                                                                                                                           ; xcvr_test_system_altera_mm_interconnect_1920_zd6ql4a                             ; altera_mm_interconnect_1920                     ;
;                |agent_pipeline|                                                                         ; 5.8 (0.0)            ; 7.0 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|agent_pipeline                                                                                                                                                                                                                            ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 5.8 (5.8)            ; 7.0 (7.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|agent_pipeline|gen_inst[0].core                                                                                                                                                                                                           ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |agent_pipeline_001|                                                                     ; 7.6 (0.0)            ; 13.0 (0.0)                       ; 5.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_001                                                                                                                                                                                                                        ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 7.6 (7.6)            ; 13.0 (13.0)                      ; 5.4 (5.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_001|gen_inst[0].core                                                                                                                                                                                                       ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |agent_pipeline_002|                                                                     ; 32.2 (0.0)           ; 33.2 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_002                                                                                                                                                                                                                        ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 32.2 (32.2)          ; 33.2 (33.2)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 84 (84)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_002|gen_inst[0].core                                                                                                                                                                                                       ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |agent_pipeline_003|                                                                     ; 7.7 (0.0)            ; 14.2 (0.0)                       ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_003                                                                                                                                                                                                                        ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 7.7 (7.7)            ; 14.2 (14.2)                      ; 6.5 (6.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core                                                                                                                                                                                                       ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |agent_pipeline_004|                                                                     ; 14.0 (0.0)           ; 17.2 (0.0)                       ; 3.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 38 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_004                                                                                                                                                                                                                        ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 14.0 (14.0)          ; 17.2 (17.2)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_004|gen_inst[0].core                                                                                                                                                                                                       ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |agent_pipeline_005|                                                                     ; 7.7 (0.0)            ; 13.8 (0.0)                       ; 6.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_005                                                                                                                                                                                                                        ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 7.7 (7.7)            ; 13.8 (13.8)                      ; 6.1 (6.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_005|gen_inst[0].core                                                                                                                                                                                                       ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |cmd_demux|                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|cmd_demux                                                                                                                                                                                                                                 ; xcvr_test_system_altera_merlin_demultiplexer_1921_gaw4kza                        ; altera_merlin_demultiplexer_1921                ;
;                |data_pattern_checker_0_csr_slave_agent|                                                 ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|data_pattern_checker_0_csr_slave_agent                                                                                                                                                                                                    ; xcvr_test_system_altera_merlin_slave_agent_1921_b6r3djy                          ; altera_merlin_slave_agent_1921                  ;
;                |data_pattern_checker_0_csr_slave_agent_rsp_fifo|                                        ; 1.2 (1.2)            ; 1.9 (1.9)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|data_pattern_checker_0_csr_slave_agent_rsp_fifo                                                                                                                                                                                           ; xcvr_test_system_altera_avalon_sc_fifo_1931_fzgstwy                              ; altera_avalon_sc_fifo_1931                      ;
;                |data_pattern_checker_0_csr_slave_translator|                                            ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|data_pattern_checker_0_csr_slave_translator                                                                                                                                                                                               ; xcvr_test_system_altera_merlin_slave_translator_191_x56fcki                      ; altera_merlin_slave_translator_191              ;
;                |data_pattern_generator_0_csr_slave_agent|                                               ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|data_pattern_generator_0_csr_slave_agent                                                                                                                                                                                                  ; xcvr_test_system_altera_merlin_slave_agent_1921_b6r3djy                          ; altera_merlin_slave_agent_1921                  ;
;                |data_pattern_generator_0_csr_slave_agent_rsp_fifo|                                      ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|data_pattern_generator_0_csr_slave_agent_rsp_fifo                                                                                                                                                                                         ; xcvr_test_system_altera_avalon_sc_fifo_1931_fzgstwy                              ; altera_avalon_sc_fifo_1931                      ;
;                |data_pattern_generator_0_csr_slave_translator|                                          ; 0.4 (0.4)            ; 0.8 (0.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|data_pattern_generator_0_csr_slave_translator                                                                                                                                                                                             ; xcvr_test_system_altera_merlin_slave_translator_191_x56fcki                      ; altera_merlin_slave_translator_191              ;
;                |freq_counter_0_csr_agent|                                                               ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|freq_counter_0_csr_agent                                                                                                                                                                                                                  ; xcvr_test_system_altera_merlin_slave_agent_1921_b6r3djy                          ; altera_merlin_slave_agent_1921                  ;
;                |freq_counter_0_csr_agent_rsp_fifo|                                                      ; 1.5 (1.5)            ; 2.2 (2.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|freq_counter_0_csr_agent_rsp_fifo                                                                                                                                                                                                         ; xcvr_test_system_altera_avalon_sc_fifo_1931_fzgstwy                              ; altera_avalon_sc_fifo_1931                      ;
;                |freq_counter_0_csr_translator|                                                          ; 9.3 (9.3)            ; 16.2 (16.2)                      ; 6.9 (6.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|freq_counter_0_csr_translator                                                                                                                                                                                                             ; xcvr_test_system_altera_merlin_slave_translator_191_x56fcki                      ; altera_merlin_slave_translator_191              ;
;                |limiter_pipeline|                                                                       ; 34.9 (0.0)           ; 36.8 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|limiter_pipeline                                                                                                                                                                                                                          ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 34.9 (34.9)          ; 36.8 (36.8)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 92 (92)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|limiter_pipeline|gen_inst[0].core                                                                                                                                                                                                         ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |limiter_pipeline_001|                                                                   ; 10.3 (0.0)           ; 10.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|limiter_pipeline_001                                                                                                                                                                                                                      ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 10.3 (10.3)          ; 10.3 (10.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|limiter_pipeline_001|gen_inst[0].core                                                                                                                                                                                                     ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mm_bridge_0_m0_agent|                                                                   ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|mm_bridge_0_m0_agent                                                                                                                                                                                                                      ; xcvr_test_system_altera_merlin_master_agent_1921_2inlndi                         ; altera_merlin_master_agent_1921                 ;
;                |mm_bridge_0_m0_limiter|                                                                 ; 8.1 (8.1)            ; 9.3 (9.3)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|mm_bridge_0_m0_limiter                                                                                                                                                                                                                    ; xcvr_test_system_altera_merlin_traffic_limiter_191_kcba44q                       ; altera_merlin_traffic_limiter_191               ;
;                |mux_pipeline|                                                                           ; 6.3 (0.0)            ; 8.0 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|mux_pipeline                                                                                                                                                                                                                              ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 6.3 (6.3)            ; 8.0 (8.0)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|mux_pipeline|gen_inst[0].core                                                                                                                                                                                                             ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mux_pipeline_001|                                                                       ; 31.3 (0.0)           ; 34.0 (0.0)                       ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_001                                                                                                                                                                                                                          ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 31.3 (31.3)          ; 34.0 (34.0)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 84 (84)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_001|gen_inst[0].core                                                                                                                                                                                                         ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mux_pipeline_002|                                                                       ; 15.0 (0.0)           ; 17.0 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 38 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_002                                                                                                                                                                                                                          ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 15.0 (15.0)          ; 17.0 (17.0)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_002|gen_inst[0].core                                                                                                                                                                                                         ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mux_pipeline_003|                                                                       ; 7.9 (0.0)            ; 10.4 (0.0)                       ; 2.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_003                                                                                                                                                                                                                          ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 7.9 (7.9)            ; 10.4 (10.4)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_003|gen_inst[0].core                                                                                                                                                                                                         ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mux_pipeline_004|                                                                       ; 7.8 (0.0)            ; 14.3 (0.0)                       ; 6.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_004                                                                                                                                                                                                                          ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 7.8 (7.8)            ; 14.3 (14.3)                      ; 6.6 (6.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_004|gen_inst[0].core                                                                                                                                                                                                         ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mux_pipeline_005|                                                                       ; 7.8 (0.0)            ; 12.8 (0.0)                       ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_005                                                                                                                                                                                                                          ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 7.8 (7.8)            ; 12.8 (12.8)                      ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_005|gen_inst[0].core                                                                                                                                                                                                         ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |router|                                                                                 ; 1.5 (1.5)            ; 2.2 (2.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|router                                                                                                                                                                                                                                    ; xcvr_test_system_altera_merlin_router_1921_rvqh52q                               ; altera_merlin_router_1921                       ;
;                |rsp_mux|                                                                                ; 19.4 (19.4)          ; 19.4 (19.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                                   ; xcvr_test_system_altera_merlin_multiplexer_1922_fin6qia                          ; altera_merlin_multiplexer_1922                  ;
;             |rst_controller|                                                                            ; 0.8 (0.0)            ; 1.5 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rst_controller                                                                                                                                                                                                                                              ; altera_reset_controller                                                          ; altera_reset_controller_1922                    ;
;                |alt_rst_sync_uq1|                                                                       ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                             ; altera_reset_synchronizer                                                        ; altera_reset_controller_1922                    ;
;             |rx_fifo|                                                                                   ; 34.7 (0.0)           ; 67.6 (0.0)                       ; 32.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (0)              ; 123 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rx_fifo                                                                                                                                                                                                                                                     ; xcvr_test_system_rx_fifo                                                         ; xcvr_test_system_rx_fifo                        ;
;                |xcvr_test_system_fifo_1|                                                                ; 34.7 (0.0)           ; 67.6 (0.0)                       ; 32.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (0)              ; 123 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1                                                                                                                                                                                                                             ; xcvr_test_system_rx_fifo_fifo_1923_lpyfjcq                                       ; fifo_1923                                       ;
;                   |dcfifo_mixed_widths_component|                                                       ; 34.7 (0.0)           ; 67.6 (0.0)                       ; 32.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (0)              ; 123 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component                                                                                                                                                                                               ; dcfifo_mixed_widths                                                              ; altera_work                                     ;
;                      |auto_generated|                                                                   ; 34.7 (11.0)          ; 67.6 (18.2)                      ; 32.9 (7.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (14)             ; 123 (30)                  ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated                                                                                                                                                                                ; dcfifo_9ev71                                                                     ; altera_work                                     ;
;                         |cntr_b|                                                                        ; 0.9 (0.9)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                                                                                                                                         ; cntr_povr1                                                                       ; altera_work                                     ;
;                         |fifo_altera_syncram|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram                                                                                                                                                            ; altera_syncram_mbkn1                                                             ; altera_work                                     ;
;                            |altera_syncram_impl1|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1                                                                                                                                       ; altera_syncram_impl_1gv12                                                        ; altera_work                                     ;
;                         |rdempty_eq_comp|                                                               ; 2.9 (2.9)            ; 3.2 (3.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                                                                                ; cmpr_gll12                                                                       ; altera_work                                     ;
;                         |rdptr_g1p|                                                                     ; 9.2 (9.2)            ; 9.5 (9.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                                                                                      ; altera_gray_counter                                                              ; altera_work                                     ;
;                         |rs_dgwp|                                                                       ; 2.3 (0.0)            ; 6.2 (0.0)                        ; 4.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                                                                                        ; alt_synch_pipe_6lvn1                                                             ; altera_work                                     ;
;                            |dffpipe3|                                                                   ; 2.3 (2.3)            ; 6.2 (6.2)                        ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe3                                                                                                                                                               ; dffpipe_57o61                                                                    ; altera_work                                     ;
;                         |wrfull_eq_comp|                                                                ; 2.7 (2.7)            ; 3.0 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                                                                                 ; cmpr_gll12                                                                       ; altera_work                                     ;
;                         |wrptr_g1p|                                                                     ; 4.0 (4.0)            ; 20.7 (20.7)                      ; 16.7 (16.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                                                                                      ; altera_gray_counter                                                              ; altera_work                                     ;
;                         |ws_dgrp|                                                                       ; 1.8 (0.0)            ; 5.3 (0.0)                        ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                                                                                        ; alt_synch_pipe_6lvn1                                                             ; altera_work                                     ;
;                            |dffpipe3|                                                                   ; 1.8 (1.8)            ; 5.3 (5.3)                        ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe3                                                                                                                                                               ; dffpipe_57o61                                                                    ; altera_work                                     ;
;             |tx_fifo|                                                                                   ; 37.2 (0.0)           ; 71.5 (0.0)                       ; 34.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 136 (0)                   ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|tx_fifo                                                                                                                                                                                                                                                     ; xcvr_test_system_tx_fifo                                                         ; xcvr_test_system_tx_fifo                        ;
;                |rx_fifo_0|                                                                              ; 37.2 (0.0)           ; 71.5 (0.0)                       ; 34.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 136 (0)                   ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0                                                                                                                                                                                                                                           ; xcvr_test_system_tx_fifo_fifo_1923_bynk7da                                       ; fifo_1923                                       ;
;                   |dcfifo_mixed_widths_component|                                                       ; 37.2 (0.0)           ; 71.5 (0.0)                       ; 34.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 136 (0)                   ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component                                                                                                                                                                                                             ; dcfifo_mixed_widths                                                              ; altera_work                                     ;
;                      |auto_generated|                                                                   ; 37.2 (11.4)          ; 71.5 (16.7)                      ; 34.3 (5.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (14)             ; 136 (32)                  ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated                                                                                                                                                                                              ; dcfifo_bpnj1                                                                     ; altera_work                                     ;
;                         |cntr_b|                                                                        ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                                                                                                                                                       ; cntr_povr1                                                                       ; altera_work                                     ;
;                         |fifo_altera_syncram|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram                                                                                                                                                                          ; altera_syncram_nsvq                                                              ; altera_work                                     ;
;                            |altera_syncram_impl1|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1                                                                                                                                                     ; altera_syncram_impl_hqqr                                                         ; altera_work                                     ;
;                         |rdempty_eq_comp|                                                               ; 3.2 (3.2)            ; 3.5 (3.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                                                                                              ; cmpr_5tm31                                                                       ; altera_work                                     ;
;                         |rdptr_g1p|                                                                     ; 5.0 (5.0)            ; 24.4 (24.4)                      ; 19.4 (19.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                                                                                                    ; altera_gray_counter                                                              ; altera_work                                     ;
;                         |rs_dgwp|                                                                       ; 2.5 (0.0)            ; 5.5 (0.0)                        ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                                                                                                      ; alt_synch_pipe_eq2p                                                              ; altera_work                                     ;
;                            |dffpipe3|                                                                   ; 2.5 (2.5)            ; 5.5 (5.5)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe3                                                                                                                                                                             ; dffpipe_m7s8                                                                     ; altera_work                                     ;
;                         |wrfull_eq_comp|                                                                ; 2.9 (2.9)            ; 3.7 (3.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                                                                                               ; cmpr_5tm31                                                                       ; altera_work                                     ;
;                         |wrptr_g1p|                                                                     ; 8.2 (8.2)            ; 10.7 (10.7)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                                                                                                    ; altera_gray_counter                                                              ; altera_work                                     ;
;                         |ws_dgrp|                                                                       ; 3.1 (0.0)            ; 5.7 (0.0)                        ; 2.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                                                                                                      ; alt_synch_pipe_eq2p                                                              ; altera_work                                     ;
;                            |dffpipe3|                                                                   ; 3.1 (3.1)            ; 5.7 (5.7)                        ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe3                                                                                                                                                                             ; dffpipe_m7s8                                                                     ; altera_work                                     ;
;       |sdi_xcvr_test_1|                                                                                 ; 2637.2 (0.0)         ; 3170.4 (0.0)                     ; 539.2 (0.0)                                       ; 6.0 (0.0)                        ; 0.0 (0.0)            ; 3787 (0)            ; 3850 (0)                  ; 0 (0)         ; 98304             ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1                                                                                                                                                                                                                                                                                ; sdi_xcvr_test                                                                    ; sdi_xcvr_test                                   ;
;          |default_pma_settings_conf_0|                                                                  ; 68.3 (0.0)           ; 90.0 (0.0)                       ; 21.9 (0.0)                                        ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 83 (0)              ; 114 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|default_pma_settings_conf_0                                                                                                                                                                                                                                                    ; sdi_xcvr_test_default_pma_settings_conf_0                                        ; sdi_xcvr_test_default_pma_settings_conf_0       ;
;             |sdi_xcvr_test_default_pma_settings_conf_0|                                                 ; 68.3 (68.3)          ; 90.0 (90.0)                      ; 21.9 (21.9)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 83 (83)             ; 114 (114)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|default_pma_settings_conf_0|sdi_xcvr_test_default_pma_settings_conf_0                                                                                                                                                                                                          ; default_pma_settings_conf                                                        ; default_pma_settings_conf_10                    ;
;          |mm_bridge_0|                                                                                  ; 43.7 (0.0)           ; 53.8 (0.0)                       ; 10.3 (0.0)                                        ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 58 (0)              ; 138 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_bridge_0                                                                                                                                                                                                                                                                    ; sdi_xcvr_test_mm_bridge_0                                                        ; sdi_xcvr_test_mm_bridge_0                       ;
;             |mm_bridge_0|                                                                               ; 43.7 (43.7)          ; 53.8 (53.8)                      ; 10.3 (10.3)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 58 (58)             ; 138 (138)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_bridge_0|mm_bridge_0                                                                                                                                                                                                                                                        ; sdi_xcvr_test_mm_bridge_0_altera_avalon_mm_bridge_2001_k2bg7dq                   ; altera_avalon_mm_bridge_2001                    ;
;          |mm_interconnect_0|                                                                            ; 117.4 (0.0)          ; 170.0 (0.0)                      ; 53.6 (0.0)                                        ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 157 (0)             ; 283 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0                                                                                                                                                                                                                                                              ; sdi_xcvr_test_altera_mm_interconnect_1920_4ix6v3i                                ; altera_mm_interconnect_1920                     ;
;             |cmd_demux_001|                                                                             ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|cmd_demux_001                                                                                                                                                                                                                                                ; sdi_xcvr_test_altera_merlin_demultiplexer_1921_hidmfdy                           ; altera_merlin_demultiplexer_1921                ;
;             |cmd_mux|                                                                                   ; 5.1 (3.0)            ; 6.2 (3.7)                        ; 1.4 (0.7)                                         ; 0.4 (0.1)                        ; 0.0 (0.0)            ; 9 (5)               ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|cmd_mux                                                                                                                                                                                                                                                      ; sdi_xcvr_test_altera_merlin_multiplexer_1922_sx4fypi                             ; altera_merlin_multiplexer_1922                  ;
;                |arb|                                                                                    ; 2.1 (2.1)            ; 2.5 (2.5)                        ; 0.7 (0.7)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|cmd_mux|arb                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                                                         ; altera_merlin_multiplexer_1922                  ;
;             |crosser|                                                                                   ; 8.9 (0.0)            ; 12.3 (0.0)                       ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 29 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|crosser                                                                                                                                                                                                                                                      ; sdi_xcvr_test_hs_clk_xer_1940_gyeivji                                            ; hs_clk_xer_1940                                 ;
;                |async_clock_crosser.clock_xer|                                                          ; 8.9 (6.4)            ; 12.3 (8.0)                       ; 3.5 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 29 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|crosser|async_clock_crosser.clock_xer                                                                                                                                                                                                                        ; altera_avalon_st_clock_crosser                                                   ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_in_rst|                                                             ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                                                                                ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_out_rst|                                                            ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                                                                               ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |in_to_out_synchronizer|                                                              ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;                   |out_to_in_synchronizer|                                                              ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;             |crosser_001|                                                                               ; 16.7 (0.0)           ; 29.0 (0.0)                       ; 12.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 58 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|crosser_001                                                                                                                                                                                                                                                  ; sdi_xcvr_test_hs_clk_xer_1940_gyeivji                                            ; hs_clk_xer_1940                                 ;
;                |async_clock_crosser.clock_xer|                                                          ; 16.7 (14.0)          ; 29.0 (24.8)                      ; 12.3 (10.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 58 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer                                                                                                                                                                                                                    ; altera_avalon_st_clock_crosser                                                   ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_in_rst|                                                             ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                                                                            ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_out_rst|                                                            ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                                                                           ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |in_to_out_synchronizer|                                                              ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;                   |out_to_in_synchronizer|                                                              ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;             |crosser_002|                                                                               ; 8.1 (0.0)            ; 14.2 (0.0)                       ; 6.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|crosser_002                                                                                                                                                                                                                                                  ; sdi_xcvr_test_hs_clk_xer_1940_gyeivji                                            ; hs_clk_xer_1940                                 ;
;                |async_clock_crosser.clock_xer|                                                          ; 8.1 (5.8)            ; 14.2 (9.8)                       ; 6.1 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 30 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer                                                                                                                                                                                                                    ; altera_avalon_st_clock_crosser                                                   ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_in_rst|                                                             ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                                                                            ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_out_rst|                                                            ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                                                                           ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |in_to_out_synchronizer|                                                              ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;                   |out_to_in_synchronizer|                                                              ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;             |crosser_003|                                                                               ; 8.9 (0.0)            ; 14.0 (0.0)                       ; 5.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|crosser_003                                                                                                                                                                                                                                                  ; sdi_xcvr_test_hs_clk_xer_1940_gyeivji                                            ; hs_clk_xer_1940                                 ;
;                |async_clock_crosser.clock_xer|                                                          ; 8.9 (6.7)            ; 14.0 (10.2)                      ; 5.1 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 32 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer                                                                                                                                                                                                                    ; altera_avalon_st_clock_crosser                                                   ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_in_rst|                                                             ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                                                                            ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |alt_rst_req_sync_out_rst|                                                            ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                                                                           ; altera_reset_synchronizer                                                        ; hs_clk_xer_1940                                 ;
;                   |in_to_out_synchronizer|                                                              ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;                   |out_to_in_synchronizer|                                                              ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                    ; hs_clk_xer_1940                                 ;
;             |default_pma_settings_conf_0_avalon_master_agent|                                           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|default_pma_settings_conf_0_avalon_master_agent                                                                                                                                                                                                              ; sdi_xcvr_test_altera_merlin_master_agent_1921_2inlndi                            ; altera_merlin_master_agent_1921                 ;
;             |default_pma_settings_conf_0_avalon_slave_agent|                                            ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|default_pma_settings_conf_0_avalon_slave_agent                                                                                                                                                                                                               ; sdi_xcvr_test_altera_merlin_slave_agent_1921_b6r3djy                             ; altera_merlin_slave_agent_1921                  ;
;             |default_pma_settings_conf_0_avalon_slave_agent_rsp_fifo|                                   ; 2.9 (2.9)            ; 3.3 (3.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|default_pma_settings_conf_0_avalon_slave_agent_rsp_fifo                                                                                                                                                                                                      ; sdi_xcvr_test_altera_avalon_sc_fifo_1931_fzgstwy                                 ; altera_avalon_sc_fifo_1931                      ;
;             |default_pma_settings_conf_0_avalon_slave_translator|                                       ; 6.5 (6.5)            ; 8.2 (8.2)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|default_pma_settings_conf_0_avalon_slave_translator                                                                                                                                                                                                          ; sdi_xcvr_test_altera_merlin_slave_translator_191_x56fcki                         ; altera_merlin_slave_translator_191              ;
;             |mm_bridge_0_m0_agent|                                                                      ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|mm_bridge_0_m0_agent                                                                                                                                                                                                                                         ; sdi_xcvr_test_altera_merlin_master_agent_1921_2inlndi                            ; altera_merlin_master_agent_1921                 ;
;             |mm_bridge_0_m0_limiter|                                                                    ; 8.1 (8.1)            ; 9.1 (9.1)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|mm_bridge_0_m0_limiter                                                                                                                                                                                                                                       ; sdi_xcvr_test_altera_merlin_traffic_limiter_191_kcba44q                          ; altera_merlin_traffic_limiter_191               ;
;             |nativephy_loopback_cont_0_csr_agent|                                                       ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|nativephy_loopback_cont_0_csr_agent                                                                                                                                                                                                                          ; sdi_xcvr_test_altera_merlin_slave_agent_1921_b6r3djy                             ; altera_merlin_slave_agent_1921                  ;
;             |nativephy_loopback_cont_0_csr_agent_rsp_fifo|                                              ; 3.5 (3.5)            ; 4.7 (4.7)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|nativephy_loopback_cont_0_csr_agent_rsp_fifo                                                                                                                                                                                                                 ; sdi_xcvr_test_altera_avalon_sc_fifo_1931_fzgstwy                                 ; altera_avalon_sc_fifo_1931                      ;
;             |nativephy_loopback_cont_0_csr_translator|                                                  ; 11.2 (11.2)          ; 15.3 (15.3)                      ; 4.1 (4.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|nativephy_loopback_cont_0_csr_translator                                                                                                                                                                                                                     ; sdi_xcvr_test_altera_merlin_slave_translator_191_x56fcki                         ; altera_merlin_slave_translator_191              ;
;             |router_001|                                                                                ; 2.3 (2.3)            ; 2.9 (2.9)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|router_001                                                                                                                                                                                                                                                   ; sdi_xcvr_test_altera_merlin_router_1921_cwjx5gy                                  ; altera_merlin_router_1921                       ;
;             |rsp_mux_001|                                                                               ; 10.4 (10.4)          ; 20.0 (20.0)                      ; 10.0 (10.0)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 41 (41)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|rsp_mux_001                                                                                                                                                                                                                                                  ; sdi_xcvr_test_altera_merlin_multiplexer_1922_6c6ivwy                             ; altera_merlin_multiplexer_1922                  ;
;             |xcvr_native_s10_0_reconfig_avmm_agent_rdata_fifo|                                          ; 9.5 (9.5)            ; 12.8 (12.8)                      ; 3.4 (3.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 21 (21)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|xcvr_native_s10_0_reconfig_avmm_agent_rdata_fifo                                                                                                                                                                                                             ; sdi_xcvr_test_altera_avalon_sc_fifo_1931_fzgstwy                                 ; altera_avalon_sc_fifo_1931                      ;
;             |xcvr_native_s10_0_reconfig_avmm_agent_rsp_fifo|                                            ; 4.2 (4.2)            ; 5.0 (5.0)                        ; 0.9 (0.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|xcvr_native_s10_0_reconfig_avmm_agent_rsp_fifo                                                                                                                                                                                                               ; sdi_xcvr_test_altera_avalon_sc_fifo_1931_fzgstwy                                 ; altera_avalon_sc_fifo_1931                      ;
;             |xcvr_native_s10_0_reconfig_avmm_translator|                                                ; 2.6 (2.6)            ; 3.1 (3.1)                        ; 0.6 (0.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|xcvr_native_s10_0_reconfig_avmm_translator                                                                                                                                                                                                                   ; sdi_xcvr_test_altera_merlin_slave_translator_191_x56fcki                         ; altera_merlin_slave_translator_191              ;
;             |xcvr_test_system_0_mm_bridge_0_s0_agent|                                                   ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|xcvr_test_system_0_mm_bridge_0_s0_agent                                                                                                                                                                                                                      ; sdi_xcvr_test_altera_merlin_slave_agent_1921_b6r3djy                             ; altera_merlin_slave_agent_1921                  ;
;             |xcvr_test_system_0_mm_bridge_0_s0_agent_rsp_fifo|                                          ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|mm_interconnect_0|xcvr_test_system_0_mm_bridge_0_s0_agent_rsp_fifo                                                                                                                                                                                                             ; sdi_xcvr_test_altera_avalon_sc_fifo_1931_fzgstwy                                 ; altera_avalon_sc_fifo_1931                      ;
;          |nativephy_loopback_cont_0|                                                                    ; 24.3 (0.0)           ; 29.5 (0.0)                       ; 5.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 64 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|nativephy_loopback_cont_0                                                                                                                                                                                                                                                      ; sdi_xcvr_test_nativePHY_loopback_cont_0                                          ; sdi_xcvr_test_nativePHY_loopback_cont_0         ;
;             |sdi_xcvr_test_nativephy_loopback_cont_1|                                                   ; 24.3 (24.3)          ; 29.5 (29.5)                      ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|nativephy_loopback_cont_0|sdi_xcvr_test_nativephy_loopback_cont_1                                                                                                                                                                                                              ; nativePHY_loopback_cont                                                          ; nativePHY_loopback_cont_10                      ;
;          |rst_controller|                                                                               ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|rst_controller                                                                                                                                                                                                                                                                 ; altera_reset_controller                                                          ; altera_reset_controller_1922                    ;
;             |alt_rst_sync_uq1|                                                                          ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                                ; altera_reset_synchronizer                                                        ; altera_reset_controller_1922                    ;
;          |rst_controller_001|                                                                           ; 0.9 (0.0)            ; 2.0 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|rst_controller_001                                                                                                                                                                                                                                                             ; altera_reset_controller                                                          ; altera_reset_controller_1922                    ;
;             |alt_rst_sync_uq1|                                                                          ; 0.9 (0.9)            ; 2.0 (2.0)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                                                                            ; altera_reset_synchronizer                                                        ; altera_reset_controller_1922                    ;
;          |xcvr_native_s10_0|                                                                            ; 265.6 (0.0)          ; 324.2 (0.0)                      ; 61.1 (0.0)                                        ; 2.6 (0.0)                        ; 0.0 (0.0)            ; 419 (0)             ; 409 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0                                                                                                                                                                                                                                                              ; sdi_xcvr_test_xcvr_native_s10_htile_0                                            ; sdi_xcvr_test_xcvr_native_s10_htile_0           ;
;             |sdi_xcvr_test_xcvr_native_s10_htile_0|                                                     ; 265.6 (0.7)          ; 324.2 (0.7)                      ; 61.1 (0.0)                                        ; 2.6 (0.0)                        ; 0.0 (0.0)            ; 419 (2)             ; 409 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0                                                                                                                                                                                                                        ; sdi_xcvr_test_xcvr_native_s10_htile_0_altera_xcvr_native_s10_htile_1930_5rlvnya  ; altera_xcvr_native_s10_htile_1930               ;
;                |g_non_hip_reset.alt_xcvr_native_reset_seq|                                              ; 73.4 (0.0)           ; 89.5 (0.0)                       ; 16.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 99 (0)              ; 107 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq                                                                                                                                                                              ; alt_xcvr_native_reset_seq                                                        ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_trs.rx_anlg_reset_seq|                                                             ; 14.0 (13.1)          ; 16.5 (15.0)                      ; 2.5 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 17 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_anlg_reset_seq                                                                                                                                                      ; alt_xcvr_native_anlg_reset_seq                                                   ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_anlg_trs_inst[0].reset_synchronizers|                                           ; 0.8 (0.0)            ; 1.5 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_anlg_reset_seq|g_anlg_trs_inst[0].reset_synchronizers                                                                                                               ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_anlg_reset_seq|g_anlg_trs_inst[0].reset_synchronizers|resync_chains[0].synchronizer_nocut                                                                           ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_trs.rx_dig_reset_seq|                                                              ; 23.0 (21.4)          ; 27.1 (23.6)                      ; 4.1 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 35 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq                                                                                                                                                       ; alt_xcvr_native_dig_reset_seq                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |release_aib_first_synchronizers|                                                  ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|release_aib_first_synchronizers                                                                                                                       ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|release_aib_first_synchronizers|resync_chains[0].synchronizer_nocut                                                                                   ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |reset_synchronizers|                                                              ; 0.5 (0.0)            ; 0.9 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|reset_synchronizers                                                                                                                                   ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 0.9 (0.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|reset_synchronizers|resync_chains[0].synchronizer_nocut                                                                                               ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |transfer_ready_synchronizers|                                                     ; 0.5 (0.0)            ; 1.1 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|transfer_ready_synchronizers                                                                                                                          ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.1 (1.1)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.rx_dig_reset_seq|transfer_ready_synchronizers|resync_chains[0].synchronizer_nocut                                                                                      ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_trs.tx_anlg_reset_seq|                                                             ; 12.4 (11.5)          ; 16.5 (15.0)                      ; 4.1 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 17 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_anlg_reset_seq                                                                                                                                                      ; alt_xcvr_native_anlg_reset_seq                                                   ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_anlg_trs_inst[0].reset_synchronizers|                                           ; 0.8 (0.0)            ; 1.5 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_anlg_reset_seq|g_anlg_trs_inst[0].reset_synchronizers                                                                                                               ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_anlg_reset_seq|g_anlg_trs_inst[0].reset_synchronizers|resync_chains[0].synchronizer_nocut                                                                           ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_trs.tx_dig_reset_seq|                                                              ; 23.6 (22.0)          ; 27.9 (24.3)                      ; 4.3 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 35 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq                                                                                                                                                       ; alt_xcvr_native_dig_reset_seq                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |release_aib_first_synchronizers|                                                  ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|release_aib_first_synchronizers                                                                                                                       ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|release_aib_first_synchronizers|resync_chains[0].synchronizer_nocut                                                                                   ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |reset_synchronizers|                                                              ; 0.5 (0.0)            ; 0.9 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|reset_synchronizers                                                                                                                                   ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 0.9 (0.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|reset_synchronizers|resync_chains[0].synchronizer_nocut                                                                                               ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |transfer_ready_synchronizers|                                                     ; 0.5 (0.0)            ; 1.2 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|transfer_ready_synchronizers                                                                                                                          ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|g_trs.tx_dig_reset_seq|transfer_ready_synchronizers|resync_chains[0].synchronizer_nocut                                                                                      ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |reset_n_generator|                                                                   ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|reset_n_generator                                                                                                                                                            ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                      |resync_chains[0].synchronizer_nocut|                                              ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_non_hip_reset.alt_xcvr_native_reset_seq|reset_n_generator|resync_chains[0].synchronizer_nocut                                                                                                                        ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                |g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|                     ; 186.1 (6.5)          ; 223.0 (6.9)                      ; 39.4 (0.6)                                        ; 2.5 (0.1)                        ; 0.0 (0.0)            ; 306 (16)            ; 282 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic                                                                                                                                                     ; alt_xcvr_native_rcfg_opt_logic_5rlvnya                                           ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_arbiber_enable.alt_xcvr_rcfg_arb|                                                  ; 13.3 (11.6)          ; 16.2 (14.2)                      ; 2.9 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (29)             ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_arbiber_enable.alt_xcvr_rcfg_arb                                                                                                                  ; alt_xcvr_native_rcfg_arb                                                         ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_arb[0].arbiter_inst|                                                            ; 1.8 (1.8)            ; 2.0 (2.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_arbiber_enable.alt_xcvr_rcfg_arb|g_arb[0].arbiter_inst                                                                                            ; alt_xcvr_arbiter                                                                 ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|        ; 68.0 (64.5)          ; 83.7 (77.7)                      ; 17.0 (14.4)                                       ; 1.3 (1.2)                        ; 0.0 (0.0)            ; 121 (120)           ; 46 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr                                                                        ; alt_xcvr_native_avmm_csr                                                         ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_prbs_reg_en.prbs_err_clr_sync|                                                  ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_prbs_reg_en.prbs_err_clr_sync                                        ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_prbs_reg_en.prbs_err_clr_sync|resync_chains[0].synchronizer_nocut    ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_status_reg_en.cal_busy|                                                         ; 1.3 (0.0)            ; 2.2 (0.0)                        ; 1.1 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.cal_busy                                               ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.6 (0.6)            ; 1.1 (1.1)                        ; 0.6 (0.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.cal_busy|resync_chains[0].synchronizer_nocut           ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[1].synchronizer_nocut|                                           ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.cal_busy|resync_chains[1].synchronizer_nocut           ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |g_status_reg_en.rx_is_locked_sync|                                                ; 1.2 (0.0)            ; 2.8 (0.0)                        ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.rx_is_locked_sync                                      ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.rx_is_locked_sync|resync_chains[0].synchronizer_nocut  ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[1].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.rx_is_locked_sync|resync_chains[1].synchronizer_nocut  ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                   |g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators| ; 98.3 (93.8)          ; 116.3 (108.6)                    ; 19.0 (15.7)                                       ; 1.0 (0.9)                        ; 0.0 (0.0)            ; 138 (138)           ; 234 (218)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators                                                                 ; alt_xcvr_native_prbs_accum                                                       ; altera_xcvr_native_s10_htile_1930               ;
;                      |avmm_clk_bit_count_edge|                                                          ; 0.7 (0.0)            ; 1.3 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|avmm_clk_bit_count_edge                                         ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|avmm_clk_bit_count_edge|resync_chains[0].synchronizer_nocut     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |avmm_clk_prbs_done_sync|                                                          ; 0.6 (0.0)            ; 1.3 (0.0)                        ; 0.8 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|avmm_clk_prbs_done_sync                                         ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.6 (0.6)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|avmm_clk_prbs_done_sync|resync_chains[0].synchronizer_nocut     ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |rx_clk_prbs_done_sync|                                                            ; 0.7 (0.0)            ; 1.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_done_sync                                           ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_done_sync|resync_chains[0].synchronizer_nocut       ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |rx_clk_prbs_err_sync|                                                             ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_err_sync                                            ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_err_sync|resync_chains[0].synchronizer_nocut        ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |rx_clk_prbs_reset_sync|                                                           ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_reset_sync                                          ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_reset_sync|resync_chains[0].synchronizer_nocut      ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                      |rx_clk_reset_sync|                                                                ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_reset_sync                                               ; alt_xcvr_resync_std                                                              ; altera_xcvr_native_s10_htile_1930               ;
;                         |resync_chains[0].synchronizer_nocut|                                           ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_recal_disable_rcfg_opt_logic.alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_reset_sync|resync_chains[0].synchronizer_nocut           ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_native_s10_htile_1930               ;
;                |g_xcvr_native_insts[0].ct2_xcvr_native_inst|                                            ; 5.4 (0.0)            ; 11.0 (0.0)                       ; 5.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst                                                                                                                                                                            ; ct2_xcvr_native                                                                  ; altera_work                                     ;
;                   |inst_ct1_xcvr_avmm1|                                                                 ; 5.4 (0.0)            ; 11.0 (0.0)                       ; 5.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct1_xcvr_avmm1                                                                                                                                                        ; ct1_xcvr_avmm1                                                                   ; altera_work                                     ;
;                      |avmm_if_soft_logic[0].ct1_xcvr_avmm_soft_logic_inst|                              ; 5.4 (5.4)            ; 11.0 (11.0)                      ; 5.7 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct1_xcvr_avmm1|avmm_if_soft_logic[0].ct1_xcvr_avmm_soft_logic_inst                                                                                                    ; ct1_xcvr_avmm_soft_logic                                                         ; altera_work                                     ;
;                   |inst_ct2_xcvr_channel_multi|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi                                                                                                                                                ; ct2_xcvr_channel_multi                                                           ; altera_work                                     ;
;                      |gen_rev.ct2_xcvr_channel_inst|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst                                                                                                                  ; ct2_xcvr_channel_cr2e_revb                                                       ; altera_work                                     ;
;          |xcvr_reset_control_s10_0|                                                                     ; 23.3 (0.0)           ; 31.1 (0.0)                       ; 7.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (0)              ; 57 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_reset_control_s10_0                                                                                                                                                                                                                                                       ; sdi_xcvr_test_xcvr_reset_control_s10_0                                           ; sdi_xcvr_test_xcvr_reset_control_s10_0          ;
;             |sdi_xcvr_test_xcvr_reset_control_s10_0|                                                    ; 23.3 (1.5)           ; 31.1 (2.1)                       ; 7.7 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (4)              ; 57 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0                                                                                                                                                                                                                ; altera_xcvr_reset_control_s10                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                |alt_xcvr_resync_reset|                                                                  ; 0.8 (0.0)            ; 1.5 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|alt_xcvr_resync_reset                                                                                                                                                                                          ; alt_xcvr_resync_std                                                              ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[0].synchronizer_nocut|                                                 ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|alt_xcvr_resync_reset|resync_chains[0].synchronizer_nocut                                                                                                                                                      ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                |g_rx.g_rx[0].g_rx.counter_rx_analogreset|                                               ; 2.4 (2.4)            ; 2.5 (2.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.counter_rx_analogreset                                                                                                                                                                       ; alt_xcvr_reset_counter_s10                                                       ; altera_xcvr_reset_control_s10_1911              ;
;                |g_rx.g_rx[0].g_rx.counter_rx_digitalreset|                                              ; 11.0 (11.0)          ; 11.3 (11.3)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.counter_rx_digitalreset                                                                                                                                                                      ; alt_xcvr_reset_counter_s10                                                       ; altera_xcvr_reset_control_s10_1911              ;
;                |g_rx.g_rx[0].g_rx.resync_rx_cal_busy|                                                   ; 3.1 (0.0)            ; 5.6 (0.0)                        ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy                                                                                                                                                                           ; alt_xcvr_resync_std                                                              ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[1].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 0.9 (0.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[1].synchronizer_nocut                                                                                                                                       ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[2].synchronizer_nocut|                                                 ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[2].synchronizer_nocut                                                                                                                                       ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[3].synchronizer_nocut|                                                 ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[3].synchronizer_nocut                                                                                                                                       ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[4].synchronizer_nocut|                                                 ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[4].synchronizer_nocut                                                                                                                                       ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[5].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[5].synchronizer_nocut                                                                                                                                       ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                |g_tx.g_tx[0].g_tx.counter_tx_analogreset|                                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.counter_tx_analogreset                                                                                                                                                                       ; alt_xcvr_reset_counter_s10                                                       ; altera_xcvr_reset_control_s10_1911              ;
;                |g_tx.g_tx[0].g_tx.counter_tx_digitalreset|                                              ; 0.6 (0.6)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.counter_tx_digitalreset                                                                                                                                                                      ; alt_xcvr_reset_counter_s10                                                       ; altera_xcvr_reset_control_s10_1911              ;
;                |g_tx.g_tx[0].g_tx.resync_tx_cal_busy|                                                   ; 3.3 (0.0)            ; 6.3 (0.0)                        ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy                                                                                                                                                                           ; alt_xcvr_resync_std                                                              ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[1].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[1].synchronizer_nocut                                                                                                                                       ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[2].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 1.1 (1.1)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[2].synchronizer_nocut                                                                                                                                       ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[3].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[3].synchronizer_nocut                                                                                                                                       ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[4].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[4].synchronizer_nocut                                                                                                                                       ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[5].synchronizer_nocut|                                                 ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[5].synchronizer_nocut                                                                                                                                       ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;                   |resync_chains[6].synchronizer_nocut|                                                 ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_reset_control_s10_0|sdi_xcvr_test_xcvr_reset_control_s10_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy|resync_chains[6].synchronizer_nocut                                                                                                                                       ; altera_std_synchronizer_nocut                                                    ; altera_xcvr_reset_control_s10_1911              ;
;          |xcvr_st_converter_0|                                                                          ; 31.9 (0.0)           ; 42.4 (0.0)                       ; 10.6 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 128 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_st_converter_0                                                                                                                                                                                                                                                            ; sdi_xcvr_test_xcvr_st_converter_0                                                ; sdi_xcvr_test_xcvr_st_converter_0               ;
;             |xcvr_st_converter_0|                                                                       ; 31.9 (31.9)          ; 42.4 (42.4)                      ; 10.6 (10.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_st_converter_0|xcvr_st_converter_0                                                                                                                                                                                                                                        ; xcvr_st_converter                                                                ; xcvr_st_converter_10                            ;
;          |xcvr_test_system_0|                                                                           ; 2061.4 (0.0)         ; 2425.9 (0.0)                     ; 366.6 (0.0)                                       ; 2.1 (0.0)                        ; 0.0 (0.0)            ; 3004 (0)            ; 2651 (0)                  ; 0 (0)         ; 98304             ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0                                                                                                                                                                                                                                                             ; xcvr_test_system                                                                 ; xcvr_test_system                                ;
;             |data_pattern_checker_0|                                                                    ; 913.5 (0.0)          ; 1031.3 (0.0)                     ; 118.1 (0.0)                                       ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 1397 (0)            ; 869 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0                                                                                                                                                                                                                                      ; xcvr_test_system_data_pattern_checker_0                                          ; xcvr_test_system_data_pattern_checker_0         ;
;                |data_pattern_checker_0|                                                                 ; 913.5 (0.0)          ; 1031.3 (0.0)                     ; 118.1 (0.0)                                       ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 1397 (0)            ; 869 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0                                                                                                                                                                                                               ; xcvr_test_system_data_pattern_checker_0_data_pattern_checker_10_tpte7tq          ; data_pattern_checker_10                         ;
;                   |data_pattern_checker|                                                                ; 913.5 (707.3)        ; 1031.3 (785.2)                   ; 118.1 (78.1)                                      ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1397 (1173)         ; 869 (434)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker                                                                                                                                                                                          ; data_pattern_checker                                                             ; data_pattern_checker_core_10                    ;
;                      |asi_reset_controller|                                                             ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|asi_reset_controller                                                                                                                                                                     ; reset_synchronizer                                                               ; data_pattern_checker_core_10                    ;
;                      |clock_sensor_reset_controller|                                                    ; 1.2 (0.2)            ; 2.0 (0.5)                        ; 0.8 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|clock_sensor_reset_controller                                                                                                                                                            ; reset_controller                                                                 ; data_pattern_checker_core_10                    ;
;                         |alt_rst_sync_uq1|                                                              ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|clock_sensor_reset_controller|alt_rst_sync_uq1                                                                                                                                           ; reset_synchronizer                                                               ; data_pattern_checker_core_10                    ;
;                      |counter_reset_controller|                                                         ; 1.0 (0.0)            ; 2.0 (0.5)                        ; 1.0 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|counter_reset_controller                                                                                                                                                                 ; reset_controller                                                                 ; data_pattern_checker_core_10                    ;
;                         |alt_rst_sync_uq1|                                                              ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|counter_reset_controller|alt_rst_sync_uq1                                                                                                                                                ; reset_synchronizer                                                               ; data_pattern_checker_core_10                    ;
;                      |enable_register_synchronizer|                                                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|enable_register_synchronizer                                                                                                                                                             ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                      |enabled_synchronizer|                                                             ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|enabled_synchronizer                                                                                                                                                                     ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                      |locked_synchronizer|                                                              ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|locked_synchronizer                                                                                                                                                                      ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                      |my_ones_counter|                                                                  ; 167.4 (167.4)        ; 190.8 (190.8)                    ; 23.4 (23.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 214 (214)           ; 284 (284)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|my_ones_counter                                                                                                                                                                          ; ones_counter                                                                     ; data_pattern_checker_core_10                    ;
;                      |snapper|                                                                          ; 34.5 (29.9)          ; 47.0 (41.0)                      ; 12.5 (11.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (1)               ; 136 (124)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper                                                                                                                                                                                  ; snap_handshake_clock_crosser                                                     ; data_pattern_checker_core_10                    ;
;                         |ctrl_to_data_synchronizer|                                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|ctrl_to_data_synchronizer                                                                                                                                                        ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                         |data_to_ctrl_synchronizer|                                                     ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|data_to_ctrl_synchronizer                                                                                                                                                        ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                         |p2t_clr|                                                                       ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|p2t_clr                                                                                                                                                                          ; pulse_to_toggle                                                                  ; data_pattern_checker_core_10                    ;
;                         |p2t_clr_sync|                                                                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|p2t_clr_sync                                                                                                                                                                     ; pulse_to_toggle                                                                  ; data_pattern_checker_core_10                    ;
;                         |p2t_ctrl|                                                                      ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|p2t_ctrl                                                                                                                                                                         ; pulse_to_toggle                                                                  ; data_pattern_checker_core_10                    ;
;                         |p2t_data|                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|p2t_data                                                                                                                                                                         ; pulse_to_toggle                                                                  ; data_pattern_checker_core_10                    ;
;                         |reset_controller|                                                              ; 1.3 (0.3)            ; 1.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|reset_controller                                                                                                                                                                 ; reset_controller                                                                 ; data_pattern_checker_core_10                    ;
;                            |alt_rst_sync_uq1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|reset_controller|alt_rst_sync_uq1                                                                                                                                                ; reset_synchronizer                                                               ; data_pattern_checker_core_10                    ;
;                         |t2p_data|                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|data_pattern_checker_0|data_pattern_checker_0|data_pattern_checker|snapper|t2p_data                                                                                                                                                                         ; toggle_to_pulse                                                                  ; data_pattern_checker_core_10                    ;
;             |data_pattern_generator_0|                                                                  ; 727.0 (0.0)          ; 819.9 (0.0)                      ; 94.4 (0.0)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 1059 (0)            ; 603 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|data_pattern_generator_0                                                                                                                                                                                                                                    ; xcvr_test_system_data_pattern_generator_0                                        ; xcvr_test_system_data_pattern_generator_0       ;
;                |data_pattern_generator_0|                                                               ; 727.0 (0.0)          ; 819.9 (0.0)                      ; 94.4 (0.0)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 1059 (0)            ; 603 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0                                                                                                                                                                                                           ; xcvr_test_system_data_pattern_generator_0_data_pattern_generator_10_utzxrya      ; data_pattern_generator_10                       ;
;                   |data_pattern_generator|                                                              ; 727.0 (723.1)        ; 819.9 (813.5)                    ; 94.4 (91.8)                                       ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 1059 (1057)         ; 603 (588)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator                                                                                                                                                                                    ; data_pattern_generator                                                           ; data_pattern_generator_core_10                  ;
;                      |asi_reset_controller|                                                             ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|asi_reset_controller                                                                                                                                                               ; reset_synchronizer                                                               ; data_pattern_generator_core_10                  ;
;                      |enable_register_synchronizer|                                                     ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|enable_register_synchronizer                                                                                                                                                       ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                      |enabled_synchronizer|                                                             ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|enabled_synchronizer                                                                                                                                                               ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                      |pulser|                                                                           ; 2.1 (0.0)            ; 3.8 (0.0)                        ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|pulser                                                                                                                                                                             ; pulse_handshake_clock_crosser                                                    ; data_pattern_generator_core_10                  ;
;                         |mm_to_st_pulser|                                                               ; 1.2 (0.8)            ; 2.0 (1.2)                        ; 0.8 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|pulser|mm_to_st_pulser                                                                                                                                                             ; pulse_clock_crosser                                                              ; data_pattern_generator_core_10                  ;
;                            |synchronizer|                                                               ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|pulser|mm_to_st_pulser|synchronizer                                                                                                                                                ; altera_std_synchronizer                                                          ; altera_work                                     ;
;                         |st_to_mm_pulser|                                                               ; 0.9 (0.4)            ; 1.8 (0.8)                        ; 0.8 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|pulser|st_to_mm_pulser                                                                                                                                                             ; pulse_clock_crosser                                                              ; data_pattern_generator_core_10                  ;
;                            |synchronizer|                                                               ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|data_pattern_generator_0|data_pattern_generator_0|data_pattern_generator|pulser|st_to_mm_pulser|synchronizer                                                                                                                                                ; altera_std_synchronizer                                                          ; altera_work                                     ;
;             |freq_counter_0|                                                                            ; 58.8 (0.0)           ; 72.5 (0.0)                       ; 13.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 83 (0)              ; 133 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|freq_counter_0                                                                                                                                                                                                                                              ; xcvr_test_system_freq_counter_0                                                  ; xcvr_test_system_freq_counter_0                 ;
;                |freq_counter_0|                                                                         ; 58.8 (58.8)          ; 72.5 (72.5)                      ; 13.7 (13.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 83 (83)             ; 133 (133)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|freq_counter_0|freq_counter_0                                                                                                                                                                                                                               ; freq_counter                                                                     ; freq_counter_10                                 ;
;             |mm_bridge_0|                                                                               ; 46.1 (0.0)           ; 57.5 (0.0)                       ; 11.5 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 133 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_bridge_0                                                                                                                                                                                                                                                 ; xcvr_test_system_mm_bridge_0                                                     ; xcvr_test_system_mm_bridge_0                    ;
;                |mm_bridge_0|                                                                            ; 46.1 (46.1)          ; 57.5 (57.5)                      ; 11.5 (11.5)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 53 (53)             ; 133 (133)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_bridge_0|mm_bridge_0                                                                                                                                                                                                                                     ; xcvr_test_system_mm_bridge_0_altera_avalon_mm_bridge_2001_k2bg7dq                ; altera_avalon_mm_bridge_2001                    ;
;             |mm_interconnect_0|                                                                         ; 243.2 (0.0)          ; 302.8 (0.0)                      ; 59.8 (0.0)                                        ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 268 (0)             ; 650 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0                                                                                                                                                                                                                                           ; xcvr_test_system_altera_mm_interconnect_1920_zd6ql4a                             ; altera_mm_interconnect_1920                     ;
;                |agent_pipeline|                                                                         ; 5.1 (0.0)            ; 7.5 (0.0)                        ; 2.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|agent_pipeline                                                                                                                                                                                                                            ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 5.1 (5.1)            ; 7.5 (7.5)                        ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|agent_pipeline|gen_inst[0].core                                                                                                                                                                                                           ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |agent_pipeline_001|                                                                     ; 8.0 (0.0)            ; 13.2 (0.0)                       ; 5.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_001                                                                                                                                                                                                                        ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 8.0 (8.0)            ; 13.2 (13.2)                      ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_001|gen_inst[0].core                                                                                                                                                                                                       ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |agent_pipeline_002|                                                                     ; 31.3 (0.0)           ; 32.9 (0.0)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_002                                                                                                                                                                                                                        ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 31.3 (31.3)          ; 32.9 (32.9)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 84 (84)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_002|gen_inst[0].core                                                                                                                                                                                                       ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |agent_pipeline_003|                                                                     ; 7.3 (0.0)            ; 13.3 (0.0)                       ; 6.1 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_003                                                                                                                                                                                                                        ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 7.3 (7.3)            ; 13.3 (13.3)                      ; 6.1 (6.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core                                                                                                                                                                                                       ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |agent_pipeline_004|                                                                     ; 15.0 (0.0)           ; 15.7 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 38 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_004                                                                                                                                                                                                                        ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 15.0 (15.0)          ; 15.7 (15.7)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_004|gen_inst[0].core                                                                                                                                                                                                       ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |agent_pipeline_005|                                                                     ; 7.8 (0.0)            ; 14.3 (0.0)                       ; 6.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_005                                                                                                                                                                                                                        ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 7.8 (7.8)            ; 14.3 (14.3)                      ; 6.6 (6.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|agent_pipeline_005|gen_inst[0].core                                                                                                                                                                                                       ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |cmd_demux|                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|cmd_demux                                                                                                                                                                                                                                 ; xcvr_test_system_altera_merlin_demultiplexer_1921_gaw4kza                        ; altera_merlin_demultiplexer_1921                ;
;                |data_pattern_checker_0_csr_slave_agent|                                                 ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|data_pattern_checker_0_csr_slave_agent                                                                                                                                                                                                    ; xcvr_test_system_altera_merlin_slave_agent_1921_b6r3djy                          ; altera_merlin_slave_agent_1921                  ;
;                |data_pattern_checker_0_csr_slave_agent_rsp_fifo|                                        ; 1.5 (1.5)            ; 1.8 (1.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|data_pattern_checker_0_csr_slave_agent_rsp_fifo                                                                                                                                                                                           ; xcvr_test_system_altera_avalon_sc_fifo_1931_fzgstwy                              ; altera_avalon_sc_fifo_1931                      ;
;                |data_pattern_checker_0_csr_slave_translator|                                            ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|data_pattern_checker_0_csr_slave_translator                                                                                                                                                                                               ; xcvr_test_system_altera_merlin_slave_translator_191_x56fcki                      ; altera_merlin_slave_translator_191              ;
;                |data_pattern_generator_0_csr_slave_agent|                                               ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|data_pattern_generator_0_csr_slave_agent                                                                                                                                                                                                  ; xcvr_test_system_altera_merlin_slave_agent_1921_b6r3djy                          ; altera_merlin_slave_agent_1921                  ;
;                |data_pattern_generator_0_csr_slave_agent_rsp_fifo|                                      ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|data_pattern_generator_0_csr_slave_agent_rsp_fifo                                                                                                                                                                                         ; xcvr_test_system_altera_avalon_sc_fifo_1931_fzgstwy                              ; altera_avalon_sc_fifo_1931                      ;
;                |data_pattern_generator_0_csr_slave_translator|                                          ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|data_pattern_generator_0_csr_slave_translator                                                                                                                                                                                             ; xcvr_test_system_altera_merlin_slave_translator_191_x56fcki                      ; altera_merlin_slave_translator_191              ;
;                |freq_counter_0_csr_agent|                                                               ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|freq_counter_0_csr_agent                                                                                                                                                                                                                  ; xcvr_test_system_altera_merlin_slave_agent_1921_b6r3djy                          ; altera_merlin_slave_agent_1921                  ;
;                |freq_counter_0_csr_agent_rsp_fifo|                                                      ; 1.5 (1.5)            ; 2.2 (2.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|freq_counter_0_csr_agent_rsp_fifo                                                                                                                                                                                                         ; xcvr_test_system_altera_avalon_sc_fifo_1931_fzgstwy                              ; altera_avalon_sc_fifo_1931                      ;
;                |freq_counter_0_csr_translator|                                                          ; 9.2 (9.2)            ; 16.7 (16.7)                      ; 7.5 (7.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|freq_counter_0_csr_translator                                                                                                                                                                                                             ; xcvr_test_system_altera_merlin_slave_translator_191_x56fcki                      ; altera_merlin_slave_translator_191              ;
;                |limiter_pipeline|                                                                       ; 35.2 (0.0)           ; 36.8 (0.0)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|limiter_pipeline                                                                                                                                                                                                                          ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 35.2 (35.2)          ; 36.8 (36.8)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 92 (92)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|limiter_pipeline|gen_inst[0].core                                                                                                                                                                                                         ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |limiter_pipeline_001|                                                                   ; 10.5 (0.0)           ; 10.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|limiter_pipeline_001                                                                                                                                                                                                                      ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 10.5 (10.5)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|limiter_pipeline_001|gen_inst[0].core                                                                                                                                                                                                     ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mm_bridge_0_m0_agent|                                                                   ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|mm_bridge_0_m0_agent                                                                                                                                                                                                                      ; xcvr_test_system_altera_merlin_master_agent_1921_2inlndi                         ; altera_merlin_master_agent_1921                 ;
;                |mm_bridge_0_m0_limiter|                                                                 ; 8.1 (8.1)            ; 10.3 (10.3)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|mm_bridge_0_m0_limiter                                                                                                                                                                                                                    ; xcvr_test_system_altera_merlin_traffic_limiter_191_kcba44q                       ; altera_merlin_traffic_limiter_191               ;
;                |mux_pipeline|                                                                           ; 6.2 (0.0)            ; 8.0 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|mux_pipeline                                                                                                                                                                                                                              ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 6.2 (6.2)            ; 8.0 (8.0)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|mux_pipeline|gen_inst[0].core                                                                                                                                                                                                             ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mux_pipeline_001|                                                                       ; 30.8 (0.0)           ; 34.0 (0.0)                       ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_001                                                                                                                                                                                                                          ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 30.8 (30.8)          ; 34.0 (34.0)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 84 (84)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_001|gen_inst[0].core                                                                                                                                                                                                         ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mux_pipeline_002|                                                                       ; 14.5 (0.0)           ; 17.5 (0.0)                       ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 38 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_002                                                                                                                                                                                                                          ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 14.5 (14.5)          ; 17.5 (17.5)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_002|gen_inst[0].core                                                                                                                                                                                                         ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mux_pipeline_003|                                                                       ; 8.3 (0.0)            ; 11.7 (0.0)                       ; 3.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_003                                                                                                                                                                                                                          ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 8.3 (8.3)            ; 11.7 (11.7)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_003|gen_inst[0].core                                                                                                                                                                                                         ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mux_pipeline_004|                                                                       ; 7.6 (0.0)            ; 12.7 (0.0)                       ; 5.2 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_004                                                                                                                                                                                                                          ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 7.6 (7.6)            ; 12.7 (12.7)                      ; 5.2 (5.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_004|gen_inst[0].core                                                                                                                                                                                                         ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |mux_pipeline_005|                                                                       ; 7.6 (0.0)            ; 15.2 (0.0)                       ; 7.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_005                                                                                                                                                                                                                          ; xcvr_test_system_altera_avalon_st_pipeline_stage_1930_bv2ucky                    ; altera_avalon_st_pipeline_stage_1930            ;
;                   |gen_inst[0].core|                                                                    ; 7.6 (7.6)            ; 15.2 (15.2)                      ; 7.6 (7.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|mux_pipeline_005|gen_inst[0].core                                                                                                                                                                                                         ; altera_avalon_st_pipeline_base                                                   ; altera_avalon_st_pipeline_stage_1930            ;
;                |router|                                                                                 ; 1.7 (1.7)            ; 2.2 (2.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|router                                                                                                                                                                                                                                    ; xcvr_test_system_altera_merlin_router_1921_rvqh52q                               ; altera_merlin_router_1921                       ;
;                |rsp_mux|                                                                                ; 20.3 (20.3)          ; 20.3 (20.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                                   ; xcvr_test_system_altera_merlin_multiplexer_1922_fin6qia                          ; altera_merlin_multiplexer_1922                  ;
;             |rst_controller|                                                                            ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rst_controller                                                                                                                                                                                                                                              ; altera_reset_controller                                                          ; altera_reset_controller_1922                    ;
;                |alt_rst_sync_uq1|                                                                       ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                             ; altera_reset_synchronizer                                                        ; altera_reset_controller_1922                    ;
;             |rx_fifo|                                                                                   ; 35.8 (0.0)           ; 66.0 (0.0)                       ; 30.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (0)              ; 122 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rx_fifo                                                                                                                                                                                                                                                     ; xcvr_test_system_rx_fifo                                                         ; xcvr_test_system_rx_fifo                        ;
;                |xcvr_test_system_fifo_1|                                                                ; 35.8 (0.0)           ; 66.0 (0.0)                       ; 30.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (0)              ; 122 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1                                                                                                                                                                                                                             ; xcvr_test_system_rx_fifo_fifo_1923_lpyfjcq                                       ; fifo_1923                                       ;
;                   |dcfifo_mixed_widths_component|                                                       ; 35.8 (0.0)           ; 66.0 (0.0)                       ; 30.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (0)              ; 122 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component                                                                                                                                                                                               ; dcfifo_mixed_widths                                                              ; altera_work                                     ;
;                      |auto_generated|                                                                   ; 35.8 (10.9)          ; 66.0 (15.6)                      ; 30.2 (4.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (14)             ; 122 (30)                  ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated                                                                                                                                                                                ; dcfifo_9ev71                                                                     ; altera_work                                     ;
;                         |cntr_b|                                                                        ; 0.9 (0.9)            ; 1.1 (1.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                                                                                                                                         ; cntr_povr1                                                                       ; altera_work                                     ;
;                         |fifo_altera_syncram|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram                                                                                                                                                            ; altera_syncram_mbkn1                                                             ; altera_work                                     ;
;                            |altera_syncram_impl1|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1                                                                                                                                       ; altera_syncram_impl_1gv12                                                        ; altera_work                                     ;
;                         |rdempty_eq_comp|                                                               ; 2.7 (2.7)            ; 3.2 (3.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                                                                                ; cmpr_gll12                                                                       ; altera_work                                     ;
;                         |rdptr_g1p|                                                                     ; 8.9 (8.9)            ; 9.4 (9.4)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                                                                                      ; altera_gray_counter                                                              ; altera_work                                     ;
;                         |rs_dgwp|                                                                       ; 2.4 (0.0)            ; 5.8 (0.0)                        ; 3.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                                                                                        ; alt_synch_pipe_6lvn1                                                             ; altera_work                                     ;
;                            |dffpipe3|                                                                   ; 2.4 (2.4)            ; 5.8 (5.8)                        ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe3                                                                                                                                                               ; dffpipe_57o61                                                                    ; altera_work                                     ;
;                         |wrfull_eq_comp|                                                                ; 2.5 (2.5)            ; 3.2 (3.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                                                                                 ; cmpr_gll12                                                                       ; altera_work                                     ;
;                         |wrptr_g1p|                                                                     ; 4.0 (4.0)            ; 21.8 (21.8)                      ; 17.8 (17.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                                                                                      ; altera_gray_counter                                                              ; altera_work                                     ;
;                         |ws_dgrp|                                                                       ; 3.4 (0.0)            ; 6.0 (0.0)                        ; 2.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                                                                                        ; alt_synch_pipe_6lvn1                                                             ; altera_work                                     ;
;                            |dffpipe3|                                                                   ; 3.4 (3.4)            ; 6.0 (6.0)                        ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe3                                                                                                                                                               ; dffpipe_57o61                                                                    ; altera_work                                     ;
;             |tx_fifo|                                                                                   ; 35.9 (0.0)           ; 74.3 (0.0)                       ; 38.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 138 (0)                   ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|tx_fifo                                                                                                                                                                                                                                                     ; xcvr_test_system_tx_fifo                                                         ; xcvr_test_system_tx_fifo                        ;
;                |rx_fifo_0|                                                                              ; 35.9 (0.0)           ; 74.3 (0.0)                       ; 38.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 138 (0)                   ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0                                                                                                                                                                                                                                           ; xcvr_test_system_tx_fifo_fifo_1923_bynk7da                                       ; fifo_1923                                       ;
;                   |dcfifo_mixed_widths_component|                                                       ; 35.9 (0.0)           ; 74.3 (0.0)                       ; 38.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 138 (0)                   ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component                                                                                                                                                                                                             ; dcfifo_mixed_widths                                                              ; altera_work                                     ;
;                      |auto_generated|                                                                   ; 35.9 (10.2)          ; 74.3 (17.0)                      ; 38.4 (6.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (14)             ; 138 (32)                  ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated                                                                                                                                                                                              ; dcfifo_bpnj1                                                                     ; altera_work                                     ;
;                         |cntr_b|                                                                        ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                                                                                                                                                       ; cntr_povr1                                                                       ; altera_work                                     ;
;                         |fifo_altera_syncram|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram                                                                                                                                                                          ; altera_syncram_nsvq                                                              ; altera_work                                     ;
;                            |altera_syncram_impl1|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1                                                                                                                                                     ; altera_syncram_impl_hqqr                                                         ; altera_work                                     ;
;                         |rdempty_eq_comp|                                                               ; 3.0 (3.0)            ; 3.5 (3.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                                                                                              ; cmpr_5tm31                                                                       ; altera_work                                     ;
;                         |rdptr_g1p|                                                                     ; 5.0 (5.0)            ; 25.5 (25.5)                      ; 20.5 (20.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                                                                                                    ; altera_gray_counter                                                              ; altera_work                                     ;
;                         |rs_dgwp|                                                                       ; 2.6 (0.0)            ; 6.5 (0.0)                        ; 3.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                                                                                                      ; alt_synch_pipe_eq2p                                                              ; altera_work                                     ;
;                            |dffpipe3|                                                                   ; 2.6 (2.6)            ; 6.5 (6.5)                        ; 3.9 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe3                                                                                                                                                                             ; dffpipe_m7s8                                                                     ; altera_work                                     ;
;                         |wrfull_eq_comp|                                                                ; 3.0 (3.0)            ; 3.5 (3.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                                                                                               ; cmpr_5tm31                                                                       ; altera_work                                     ;
;                         |wrptr_g1p|                                                                     ; 7.0 (7.0)            ; 10.6 (10.6)                      ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                                                                                                    ; altera_gray_counter                                                              ; altera_work                                     ;
;                         |ws_dgrp|                                                                       ; 3.4 (0.0)            ; 6.4 (0.0)                        ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                                                                                                      ; alt_synch_pipe_eq2p                                                              ; altera_work                                     ;
;                            |dffpipe3|                                                                   ; 3.4 (3.4)            ; 6.4 (6.4)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe3                                                                                                                                                                             ; dffpipe_m7s8                                                                     ; altera_work                                     ;
+---------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+--------------------------+----------------------------------------+---------------------------------------------------+------+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+-------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                   ;
+-------------------------------------------------------+---------------------------+---------------------------+
; Statistic                                             ; |                         ; auto_fab_0                ;
+-------------------------------------------------------+---------------------------+---------------------------+
; ALMs needed [=A-B+C]                                  ; 22329.7 / 933120 ( 2 % )  ; 3774.7 / 933120 ( < 1 % ) ;
;     [A] ALMs used in final placement                  ; 26774.9 / 933120 ( 2 % )  ; 4733.0 / 933120 ( < 1 % ) ;
;     [B] Estimate of ALMs recoverable by dense packing ; 4638.2 / 933120 ( < 1 % ) ; 1100.0 / 933120 ( < 1 % ) ;
;     [C] Estimate of ALMs unavailable                  ; 192.9 / 933120 ( < 1 % )  ; 141.7 / 933120 ( < 1 % )  ;
; ALMs used for memory                                  ; 0.0                       ; 0.0                       ;
; Combinational ALUTs                                   ; 30273                     ; 3838                      ;
; Dedicated Logic Registers                             ; 35258 / 3732480 ( < 1 % ) ; 8162 / 3732480 ( < 1 % )  ;
; I/O Registers                                         ; 0                         ; 0                         ;
; Block Memory Bits                                     ; 966464                    ; 376128                    ;
; M20Ks                                                 ; 72 / 11721 ( < 1 % )      ; 23 / 11721 ( < 1 % )      ;
; DSP Blocks needed [=A-B]                              ; 0 / 5760 ( 0 % )          ; 0 / 5760 ( 0 % )          ;
;     [A] DSP Blocks used in final placement            ; 0 / 5760 ( 0 % )          ; 0 / 5760 ( 0 % )          ;
;     [B] Estimate of DSPs recoverable by dense merging ; 0 / 5760 ( 0 % )          ; 0 / 5760 ( 0 % )          ;
; Pins                                                  ; 113                       ; 0                         ;
; IOPLLs                                                ; 0                         ; 0                         ;
;                                                       ;                           ;                           ;
; Region Placement                                      ; -                         ; -                         ;
;                                                       ;                           ;                           ;
; Partition Ports                                       ;                           ;                           ;
;     -- Input Ports                                    ; 25                        ; 1153                      ;
;     -- Output Ports                                   ; 26                        ; 505                       ;
;                                                       ;                           ;                           ;
; Connections                                           ;                           ;                           ;
;     -- Input Connections                              ; 7699                      ; 1618                      ;
;     -- Registered Input Connections                   ; 82                        ; 642                       ;
;     -- Output Connections                             ; 1618                      ; 7699                      ;
;     -- Registered Output Connections                  ; 908                       ; 7242                      ;
;                                                       ;                           ;                           ;
; Internal Connections                                  ;                           ;                           ;
;     -- Total Connections                              ; 271001                    ; 50304                     ;
;     -- Registered Connections                         ; 110077                    ; 35324                     ;
;                                                       ;                           ;                           ;
; External Connections                                  ;                           ;                           ;
;     -- |                                              ; 0                         ; 9317                      ;
;     -- auto_fab_0                                     ; 9317                      ; 0                         ;
+-------------------------------------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Summary                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+
; Name                                                                                                                                                                                                                ; Location              ; Fan-Out ; Clock Region               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+
; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out1_dcm ; HSSIPLDADAPTRX_1K1    ; 226     ; Sectors (0, 8) to (1, 8)   ;
; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out2_dcm ; HSSIPLDADAPTRX_1K1    ; 924     ; Sectors (0, 8) to (1, 8)   ;
; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out1_dcm ; HSSIPLDADAPTTX_1K1    ; 182     ; Sectors (0, 8) to (1, 8)   ;
; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out2_dcm ; HSSIPLDADAPTTX_1K1    ; 601     ; Sectors (0, 8) to (1, 8)   ;
; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out1_dcm ; HSSIPLDADAPTRX_1K4    ; 226     ; Sector (0, 8)              ;
; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out2_dcm ; HSSIPLDADAPTRX_1K4    ; 924     ; Sector (0, 8)              ;
; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out1_dcm ; HSSIPLDADAPTTX_1K4    ; 182     ; Sector (0, 8)              ;
; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out2_dcm ; HSSIPLDADAPTTX_1K4    ; 601     ; Sector (0, 8)              ;
; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out1_dcm   ; HSSIPLDADAPTRX_1N1    ; 226     ; Sectors (0, 11) to (1, 11) ;
; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out2_dcm   ; HSSIPLDADAPTRX_1N1    ; 924     ; Sectors (0, 11) to (1, 11) ;
; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out1_dcm   ; HSSIPLDADAPTTX_1N1    ; 182     ; Sectors (0, 11) to (1, 11) ;
; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out2_dcm   ; HSSIPLDADAPTTX_1N1    ; 601     ; Sectors (0, 11) to (1, 11) ;
; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out1_dcm ; HSSIPLDADAPTRX_1K3    ; 226     ; Sectors (0, 8) to (1, 8)   ;
; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out2_dcm ; HSSIPLDADAPTRX_1K3    ; 924     ; Sectors (0, 8) to (1, 8)   ;
; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out1_dcm ; HSSIPLDADAPTTX_1K3    ; 182     ; Sectors (0, 8) to (1, 8)   ;
; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out2_dcm ; HSSIPLDADAPTTX_1K3    ; 601     ; Sectors (0, 8) to (1, 8)   ;
; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out1_dcm ; HSSIPLDADAPTRX_1K0    ; 226     ; Sectors (0, 8) to (1, 8)   ;
; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out2_dcm ; HSSIPLDADAPTRX_1K0    ; 924     ; Sectors (0, 8) to (1, 8)   ;
; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out1_dcm ; HSSIPLDADAPTTX_1K0    ; 182     ; Sectors (0, 8) to (1, 8)   ;
; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out2_dcm ; HSSIPLDADAPTTX_1K0    ; 601     ; Sectors (0, 8) to (1, 8)   ;
; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out1_dcm   ; HSSIPLDADAPTRX_1N0    ; 226     ; Sector (0, 11)             ;
; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out2_dcm   ; HSSIPLDADAPTRX_1N0    ; 924     ; Sector (0, 11)             ;
; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out1_dcm   ; HSSIPLDADAPTTX_1N0    ; 182     ; Sector (0, 11)             ;
; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out2_dcm   ; HSSIPLDADAPTTX_1N0    ; 601     ; Sector (0, 11)             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom                                                                                                                                                      ; SDMJTAGELA_X194_Y0_N3 ; 2863    ; Sectors (0, 0) to (4, 9)   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|intosc|clk                                                                                                                                                                   ; OSCILLATOR_X194_Y0_N9 ; 1       ; Sector (1, 7)              ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|s10xcvrfabric|osc_clk_in_int                                                                                                                                                 ; LABCELL_X47_Y288_N9   ; 843     ; Sectors (0, 8) to (1, 11)  ;
; clk_50                                                                                                                                                                                                              ; PIN_BH33              ; 12492   ; Sectors (0, 7) to (3, 11)  ;
; clk_fpga_100m                                                                                                                                                                                                       ; PIN_J20               ; 9486    ; Sectors (0, 7) to (2, 11)  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+


-------------------------------
; Global Signal Visualization ;
-------------------------------
This report is unavailable in plain text report export.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Details                                                                                                                                                                                                                                                            ;
+---------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                                          ; Value                                                                                                                                                                                                                                      ;
+---------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                              ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out1_dcm                        ;
;     -- SDC Name                                   ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|profile0|rx_clkout|ch0                                                                                                                                                                          ;
;     -- Source Node                                ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|gen_ct1_hssi_pldadapt_rx.inst_ct1_hssi_pldadapt_rx ;
;     -- Source Type                                ; HSSI PLDADAPT RX                                                                                                                                                                                                                           ;
;     -- Source Location                            ; HSSIPLDADAPTRX_1K1                                                                                                                                                                                                                         ;
;     -- Fan-Out                                    ; 226                                                                                                                                                                                                                                        ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                                                                                                                  ;
;     -- Clock Region                               ; Sectors (0, 8) to (1, 8)                                                                                                                                                                                                                   ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                                                                                                             ;
;     -- Clock Region Size (in Sectors)             ; 2 x 1 (2 total)                                                                                                                                                                                                                            ;
;     -- Clock Region Bounding Box                  ; (11, 289) to (61, 324)                                                                                                                                                                                                                     ;
;     -- Clock Region Constraint                    ; SX0 SY8 SX1 SY8                                                                                                                                                                                                                            ;
;     -- Terminating Spine Index                    ; 13                                                                                                                                                                                                                                         ;
;     -- Path Length                                ; 2.5 clock sector wire(s) and 1 layer jump(s)                                                                                                                                                                                               ;
;         -- Length from Clock Source to Clock Tree ; 1.0 clock sector wire(s) and 1 layer jump(s)                                                                                                                                                                                               ;
;         -- Clock Tree Length                      ; 1.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;                                                   ;                                                                                                                                                                                                                                            ;
; Name                                              ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out2_dcm                        ;
;     -- SDC Name                                   ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|profile0|rx_clkout2|ch0                                                                                                                                                                         ;
;     -- Source Node                                ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|gen_ct1_hssi_pldadapt_rx.inst_ct1_hssi_pldadapt_rx ;
;     -- Source Type                                ; HSSI PLDADAPT RX                                                                                                                                                                                                                           ;
;     -- Source Location                            ; HSSIPLDADAPTRX_1K1                                                                                                                                                                                                                         ;
;     -- Fan-Out                                    ; 924                                                                                                                                                                                                                                        ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                                                                                                                  ;
;     -- Clock Region                               ; Sectors (0, 8) to (1, 8)                                                                                                                                                                                                                   ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                                                                                                             ;
;     -- Clock Region Size (in Sectors)             ; 2 x 1 (2 total)                                                                                                                                                                                                                            ;
;     -- Clock Region Bounding Box                  ; (11, 289) to (61, 324)                                                                                                                                                                                                                     ;
;     -- Clock Region Constraint                    ; SX0 SY8 SX1 SY8                                                                                                                                                                                                                            ;
;     -- Terminating Spine Index                    ; 29                                                                                                                                                                                                                                         ;
;     -- Path Length                                ; 1.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;         -- Length from Clock Source to Clock Tree ; 1.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;                                                   ;                                                                                                                                                                                                                                            ;
; Name                                              ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out1_dcm                        ;
;     -- SDC Name                                   ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|profile0|tx_clkout|ch0                                                                                                                                                                          ;
;     -- Source Node                                ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|gen_ct1_hssi_pldadapt_tx.inst_ct1_hssi_pldadapt_tx ;
;     -- Source Type                                ; HSSI PLDADAPT TX                                                                                                                                                                                                                           ;
;     -- Source Location                            ; HSSIPLDADAPTTX_1K1                                                                                                                                                                                                                         ;
;     -- Fan-Out                                    ; 182                                                                                                                                                                                                                                        ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                                                                                                                  ;
;     -- Clock Region                               ; Sectors (0, 8) to (1, 8)                                                                                                                                                                                                                   ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                                                                                                             ;
;     -- Clock Region Size (in Sectors)             ; 2 x 1 (2 total)                                                                                                                                                                                                                            ;
;     -- Clock Region Bounding Box                  ; (11, 289) to (61, 324)                                                                                                                                                                                                                     ;
;     -- Clock Region Constraint                    ; SX0 SY8 SX1 SY8                                                                                                                                                                                                                            ;
;     -- Terminating Spine Index                    ; 20                                                                                                                                                                                                                                         ;
;     -- Path Length                                ; 2.5 clock sector wire(s) and 1 layer jump(s)                                                                                                                                                                                               ;
;         -- Length from Clock Source to Clock Tree ; 1.0 clock sector wire(s) and 1 layer jump(s)                                                                                                                                                                                               ;
;         -- Clock Tree Length                      ; 1.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;                                                   ;                                                                                                                                                                                                                                            ;
; Name                                              ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out2_dcm                        ;
;     -- SDC Name                                   ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|profile0|tx_clkout2|ch0                                                                                                                                                                         ;
;     -- Source Node                                ; q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|gen_ct1_hssi_pldadapt_tx.inst_ct1_hssi_pldadapt_tx ;
;     -- Source Type                                ; HSSI PLDADAPT TX                                                                                                                                                                                                                           ;
;     -- Source Location                            ; HSSIPLDADAPTTX_1K1                                                                                                                                                                                                                         ;
;     -- Fan-Out                                    ; 601                                                                                                                                                                                                                                        ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                                                                                                                  ;
;     -- Clock Region                               ; Sectors (0, 8) to (1, 8)                                                                                                                                                                                                                   ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                                                                                                             ;
;     -- Clock Region Size (in Sectors)             ; 2 x 1 (2 total)                                                                                                                                                                                                                            ;
;     -- Clock Region Bounding Box                  ; (11, 289) to (61, 324)                                                                                                                                                                                                                     ;
;     -- Clock Region Constraint                    ; SX0 SY8 SX1 SY8                                                                                                                                                                                                                            ;
;     -- Terminating Spine Index                    ; 19                                                                                                                                                                                                                                         ;
;     -- Path Length                                ; 1.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;         -- Length from Clock Source to Clock Tree ; 1.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;                                                   ;                                                                                                                                                                                                                                            ;
; Name                                              ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out1_dcm                        ;
;     -- SDC Name                                   ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|profile0|rx_clkout|ch0                                                                                                                                                                          ;
;     -- Source Node                                ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|gen_ct1_hssi_pldadapt_rx.inst_ct1_hssi_pldadapt_rx ;
;     -- Source Type                                ; HSSI PLDADAPT RX                                                                                                                                                                                                                           ;
;     -- Source Location                            ; HSSIPLDADAPTRX_1K4                                                                                                                                                                                                                         ;
;     -- Fan-Out                                    ; 226                                                                                                                                                                                                                                        ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                                                                                                                  ;
;     -- Clock Region                               ; Sector (0, 8)                                                                                                                                                                                                                              ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                                                                                                             ;
;     -- Clock Region Size (in Sectors)             ; 1 x 1 (1 total)                                                                                                                                                                                                                            ;
;     -- Clock Region Bounding Box                  ; (11, 289) to (45, 324)                                                                                                                                                                                                                     ;
;     -- Clock Region Constraint                    ; SX0 SY8 SX0 SY8                                                                                                                                                                                                                            ;
;     -- Terminating Spine Index                    ; 10                                                                                                                                                                                                                                         ;
;     -- Path Length                                ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;         -- Length from Clock Source to Clock Tree ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;                                                   ;                                                                                                                                                                                                                                            ;
; Name                                              ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out2_dcm                        ;
;     -- SDC Name                                   ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|profile0|rx_clkout2|ch0                                                                                                                                                                         ;
;     -- Source Node                                ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|gen_ct1_hssi_pldadapt_rx.inst_ct1_hssi_pldadapt_rx ;
;     -- Source Type                                ; HSSI PLDADAPT RX                                                                                                                                                                                                                           ;
;     -- Source Location                            ; HSSIPLDADAPTRX_1K4                                                                                                                                                                                                                         ;
;     -- Fan-Out                                    ; 924                                                                                                                                                                                                                                        ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                                                                                                                  ;
;     -- Clock Region                               ; Sector (0, 8)                                                                                                                                                                                                                              ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                                                                                                             ;
;     -- Clock Region Size (in Sectors)             ; 1 x 1 (1 total)                                                                                                                                                                                                                            ;
;     -- Clock Region Bounding Box                  ; (11, 289) to (45, 324)                                                                                                                                                                                                                     ;
;     -- Clock Region Constraint                    ; SX0 SY8 SX0 SY8                                                                                                                                                                                                                            ;
;     -- Terminating Spine Index                    ; 8                                                                                                                                                                                                                                          ;
;     -- Path Length                                ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;         -- Length from Clock Source to Clock Tree ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;                                                   ;                                                                                                                                                                                                                                            ;
; Name                                              ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out1_dcm                        ;
;     -- SDC Name                                   ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|profile0|tx_clkout|ch0                                                                                                                                                                          ;
;     -- Source Node                                ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|gen_ct1_hssi_pldadapt_tx.inst_ct1_hssi_pldadapt_tx ;
;     -- Source Type                                ; HSSI PLDADAPT TX                                                                                                                                                                                                                           ;
;     -- Source Location                            ; HSSIPLDADAPTTX_1K4                                                                                                                                                                                                                         ;
;     -- Fan-Out                                    ; 182                                                                                                                                                                                                                                        ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                                                                                                                  ;
;     -- Clock Region                               ; Sector (0, 8)                                                                                                                                                                                                                              ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                                                                                                             ;
;     -- Clock Region Size (in Sectors)             ; 1 x 1 (1 total)                                                                                                                                                                                                                            ;
;     -- Clock Region Bounding Box                  ; (11, 289) to (45, 324)                                                                                                                                                                                                                     ;
;     -- Clock Region Constraint                    ; SX0 SY8 SX0 SY8                                                                                                                                                                                                                            ;
;     -- Terminating Spine Index                    ; 12                                                                                                                                                                                                                                         ;
;     -- Path Length                                ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;         -- Length from Clock Source to Clock Tree ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;                                                   ;                                                                                                                                                                                                                                            ;
; Name                                              ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out2_dcm                        ;
;     -- SDC Name                                   ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|profile0|tx_clkout2|ch0                                                                                                                                                                         ;
;     -- Source Node                                ; q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|gen_ct1_hssi_pldadapt_tx.inst_ct1_hssi_pldadapt_tx ;
;     -- Source Type                                ; HSSI PLDADAPT TX                                                                                                                                                                                                                           ;
;     -- Source Location                            ; HSSIPLDADAPTTX_1K4                                                                                                                                                                                                                         ;
;     -- Fan-Out                                    ; 601                                                                                                                                                                                                                                        ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                                                                                                                  ;
;     -- Clock Region                               ; Sector (0, 8)                                                                                                                                                                                                                              ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                                                                                                             ;
;     -- Clock Region Size (in Sectors)             ; 1 x 1 (1 total)                                                                                                                                                                                                                            ;
;     -- Clock Region Bounding Box                  ; (11, 289) to (45, 324)                                                                                                                                                                                                                     ;
;     -- Clock Region Constraint                    ; SX0 SY8 SX0 SY8                                                                                                                                                                                                                            ;
;     -- Terminating Spine Index                    ; 25                                                                                                                                                                                                                                         ;
;     -- Path Length                                ; 0.5 clock sector wire(s) and 1 layer jump(s)                                                                                                                                                                                               ;
;         -- Length from Clock Source to Clock Tree ; 0.5 clock sector wire(s) and 1 layer jump(s)                                                                                                                                                                                               ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;                                                   ;                                                                                                                                                                                                                                            ;
; Name                                              ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out1_dcm                          ;
;     -- SDC Name                                   ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|rx_clkout|ch0                                                                                                                                                                                    ;
;     -- Source Node                                ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|gen_ct1_hssi_pldadapt_rx.inst_ct1_hssi_pldadapt_rx   ;
;     -- Source Type                                ; HSSI PLDADAPT RX                                                                                                                                                                                                                           ;
;     -- Source Location                            ; HSSIPLDADAPTRX_1N1                                                                                                                                                                                                                         ;
;     -- Fan-Out                                    ; 226                                                                                                                                                                                                                                        ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                                                                                                                  ;
;     -- Clock Region                               ; Sectors (0, 11) to (1, 11)                                                                                                                                                                                                                 ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                                                                                                             ;
;     -- Clock Region Size (in Sectors)             ; 2 x 1 (2 total)                                                                                                                                                                                                                            ;
;     -- Clock Region Bounding Box                  ; (11, 397) to (61, 432)                                                                                                                                                                                                                     ;
;     -- Clock Region Constraint                    ; SX0 SY11 SX1 SY11                                                                                                                                                                                                                          ;
;     -- Terminating Spine Index                    ; 26                                                                                                                                                                                                                                         ;
;     -- Path Length                                ; 2.5 clock sector wire(s) and 1 layer jump(s)                                                                                                                                                                                               ;
;         -- Length from Clock Source to Clock Tree ; 1.0 clock sector wire(s) and 1 layer jump(s)                                                                                                                                                                                               ;
;         -- Clock Tree Length                      ; 1.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;                                                   ;                                                                                                                                                                                                                                            ;
; Name                                              ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out2_dcm                          ;
;     -- SDC Name                                   ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|rx_clkout2|ch0                                                                                                                                                                                   ;
;     -- Source Node                                ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|gen_ct1_hssi_pldadapt_rx.inst_ct1_hssi_pldadapt_rx   ;
;     -- Source Type                                ; HSSI PLDADAPT RX                                                                                                                                                                                                                           ;
;     -- Source Location                            ; HSSIPLDADAPTRX_1N1                                                                                                                                                                                                                         ;
;     -- Fan-Out                                    ; 924                                                                                                                                                                                                                                        ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                                                                                                                  ;
;     -- Clock Region                               ; Sectors (0, 11) to (1, 11)                                                                                                                                                                                                                 ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                                                                                                             ;
;     -- Clock Region Size (in Sectors)             ; 2 x 1 (2 total)                                                                                                                                                                                                                            ;
;     -- Clock Region Bounding Box                  ; (11, 397) to (61, 432)                                                                                                                                                                                                                     ;
;     -- Clock Region Constraint                    ; SX0 SY11 SX1 SY11                                                                                                                                                                                                                          ;
;     -- Terminating Spine Index                    ; 10                                                                                                                                                                                                                                         ;
;     -- Path Length                                ; 1.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;         -- Length from Clock Source to Clock Tree ; 1.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;                                                   ;                                                                                                                                                                                                                                            ;
; Name                                              ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out1_dcm                          ;
;     -- SDC Name                                   ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|tx_clkout|ch0                                                                                                                                                                                    ;
;     -- Source Node                                ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|gen_ct1_hssi_pldadapt_tx.inst_ct1_hssi_pldadapt_tx   ;
;     -- Source Type                                ; HSSI PLDADAPT TX                                                                                                                                                                                                                           ;
;     -- Source Location                            ; HSSIPLDADAPTTX_1N1                                                                                                                                                                                                                         ;
;     -- Fan-Out                                    ; 182                                                                                                                                                                                                                                        ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                                                                                                                  ;
;     -- Clock Region                               ; Sectors (0, 11) to (1, 11)                                                                                                                                                                                                                 ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                                                                                                             ;
;     -- Clock Region Size (in Sectors)             ; 2 x 1 (2 total)                                                                                                                                                                                                                            ;
;     -- Clock Region Bounding Box                  ; (11, 397) to (61, 432)                                                                                                                                                                                                                     ;
;     -- Clock Region Constraint                    ; SX0 SY11 SX1 SY11                                                                                                                                                                                                                          ;
;     -- Terminating Spine Index                    ; 24                                                                                                                                                                                                                                         ;
;     -- Path Length                                ; 2.5 clock sector wire(s) and 1 layer jump(s)                                                                                                                                                                                               ;
;         -- Length from Clock Source to Clock Tree ; 1.0 clock sector wire(s) and 1 layer jump(s)                                                                                                                                                                                               ;
;         -- Clock Tree Length                      ; 1.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;                                                   ;                                                                                                                                                                                                                                            ;
; Name                                              ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out2_dcm                          ;
;     -- SDC Name                                   ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|tx_clkout2|ch0                                                                                                                                                                                   ;
;     -- Source Node                                ; q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|gen_ct1_hssi_pldadapt_tx.inst_ct1_hssi_pldadapt_tx   ;
;     -- Source Type                                ; HSSI PLDADAPT TX                                                                                                                                                                                                                           ;
;     -- Source Location                            ; HSSIPLDADAPTTX_1N1                                                                                                                                                                                                                         ;
;     -- Fan-Out                                    ; 601                                                                                                                                                                                                                                        ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                                                                                                                  ;
;     -- Clock Region                               ; Sectors (0, 11) to (1, 11)                                                                                                                                                                                                                 ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                                                                                                             ;
;     -- Clock Region Size (in Sectors)             ; 2 x 1 (2 total)                                                                                                                                                                                                                            ;
;     -- Clock Region Bounding Box                  ; (11, 397) to (61, 432)                                                                                                                                                                                                                     ;
;     -- Clock Region Constraint                    ; SX0 SY11 SX1 SY11                                                                                                                                                                                                                          ;
;     -- Terminating Spine Index                    ; 12                                                                                                                                                                                                                                         ;
;     -- Path Length                                ; 1.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;         -- Length from Clock Source to Clock Tree ; 1.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;                                                   ;                                                                                                                                                                                                                                            ;
; Name                                              ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out1_dcm                        ;
;     -- SDC Name                                   ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|profile0|rx_clkout|ch0                                                                                                                                                                          ;
;     -- Source Node                                ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|gen_ct1_hssi_pldadapt_rx.inst_ct1_hssi_pldadapt_rx ;
;     -- Source Type                                ; HSSI PLDADAPT RX                                                                                                                                                                                                                           ;
;     -- Source Location                            ; HSSIPLDADAPTRX_1K3                                                                                                                                                                                                                         ;
;     -- Fan-Out                                    ; 226                                                                                                                                                                                                                                        ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                                                                                                                  ;
;     -- Clock Region                               ; Sectors (0, 8) to (1, 8)                                                                                                                                                                                                                   ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                                                                                                             ;
;     -- Clock Region Size (in Sectors)             ; 2 x 1 (2 total)                                                                                                                                                                                                                            ;
;     -- Clock Region Bounding Box                  ; (11, 289) to (61, 324)                                                                                                                                                                                                                     ;
;     -- Clock Region Constraint                    ; SX0 SY8 SX1 SY8                                                                                                                                                                                                                            ;
;     -- Terminating Spine Index                    ; 24                                                                                                                                                                                                                                         ;
;     -- Path Length                                ; 2.5 clock sector wire(s) and 1 layer jump(s)                                                                                                                                                                                               ;
;         -- Length from Clock Source to Clock Tree ; 1.0 clock sector wire(s) and 1 layer jump(s)                                                                                                                                                                                               ;
;         -- Clock Tree Length                      ; 1.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;                                                   ;                                                                                                                                                                                                                                            ;
; Name                                              ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out2_dcm                        ;
;     -- SDC Name                                   ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|profile0|rx_clkout2|ch0                                                                                                                                                                         ;
;     -- Source Node                                ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|gen_ct1_hssi_pldadapt_rx.inst_ct1_hssi_pldadapt_rx ;
;     -- Source Type                                ; HSSI PLDADAPT RX                                                                                                                                                                                                                           ;
;     -- Source Location                            ; HSSIPLDADAPTRX_1K3                                                                                                                                                                                                                         ;
;     -- Fan-Out                                    ; 924                                                                                                                                                                                                                                        ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                                                                                                                  ;
;     -- Clock Region                               ; Sectors (0, 8) to (1, 8)                                                                                                                                                                                                                   ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                                                                                                             ;
;     -- Clock Region Size (in Sectors)             ; 2 x 1 (2 total)                                                                                                                                                                                                                            ;
;     -- Clock Region Bounding Box                  ; (11, 289) to (61, 324)                                                                                                                                                                                                                     ;
;     -- Clock Region Constraint                    ; SX0 SY8 SX1 SY8                                                                                                                                                                                                                            ;
;     -- Terminating Spine Index                    ; 2                                                                                                                                                                                                                                          ;
;     -- Path Length                                ; 1.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;         -- Length from Clock Source to Clock Tree ; 1.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;                                                   ;                                                                                                                                                                                                                                            ;
; Name                                              ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out1_dcm                        ;
;     -- SDC Name                                   ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|profile0|tx_clkout|ch0                                                                                                                                                                          ;
;     -- Source Node                                ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|gen_ct1_hssi_pldadapt_tx.inst_ct1_hssi_pldadapt_tx ;
;     -- Source Type                                ; HSSI PLDADAPT TX                                                                                                                                                                                                                           ;
;     -- Source Location                            ; HSSIPLDADAPTTX_1K3                                                                                                                                                                                                                         ;
;     -- Fan-Out                                    ; 182                                                                                                                                                                                                                                        ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                                                                                                                  ;
;     -- Clock Region                               ; Sectors (0, 8) to (1, 8)                                                                                                                                                                                                                   ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                                                                                                             ;
;     -- Clock Region Size (in Sectors)             ; 2 x 1 (2 total)                                                                                                                                                                                                                            ;
;     -- Clock Region Bounding Box                  ; (11, 289) to (61, 324)                                                                                                                                                                                                                     ;
;     -- Clock Region Constraint                    ; SX0 SY8 SX1 SY8                                                                                                                                                                                                                            ;
;     -- Terminating Spine Index                    ; 4                                                                                                                                                                                                                                          ;
;     -- Path Length                                ; 2.5 clock sector wire(s) and 1 layer jump(s)                                                                                                                                                                                               ;
;         -- Length from Clock Source to Clock Tree ; 1.0 clock sector wire(s) and 1 layer jump(s)                                                                                                                                                                                               ;
;         -- Clock Tree Length                      ; 1.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;                                                   ;                                                                                                                                                                                                                                            ;
; Name                                              ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out2_dcm                        ;
;     -- SDC Name                                   ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|profile0|tx_clkout2|ch0                                                                                                                                                                         ;
;     -- Source Node                                ; q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|gen_ct1_hssi_pldadapt_tx.inst_ct1_hssi_pldadapt_tx ;
;     -- Source Type                                ; HSSI PLDADAPT TX                                                                                                                                                                                                                           ;
;     -- Source Location                            ; HSSIPLDADAPTTX_1K3                                                                                                                                                                                                                         ;
;     -- Fan-Out                                    ; 601                                                                                                                                                                                                                                        ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                                                                                                                  ;
;     -- Clock Region                               ; Sectors (0, 8) to (1, 8)                                                                                                                                                                                                                   ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                                                                                                             ;
;     -- Clock Region Size (in Sectors)             ; 2 x 1 (2 total)                                                                                                                                                                                                                            ;
;     -- Clock Region Bounding Box                  ; (11, 289) to (61, 324)                                                                                                                                                                                                                     ;
;     -- Clock Region Constraint                    ; SX0 SY8 SX1 SY8                                                                                                                                                                                                                            ;
;     -- Terminating Spine Index                    ; 7                                                                                                                                                                                                                                          ;
;     -- Path Length                                ; 1.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;         -- Length from Clock Source to Clock Tree ; 1.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;                                                   ;                                                                                                                                                                                                                                            ;
; Name                                              ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out1_dcm                        ;
;     -- SDC Name                                   ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|profile0|rx_clkout|ch0                                                                                                                                                                          ;
;     -- Source Node                                ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|gen_ct1_hssi_pldadapt_rx.inst_ct1_hssi_pldadapt_rx ;
;     -- Source Type                                ; HSSI PLDADAPT RX                                                                                                                                                                                                                           ;
;     -- Source Location                            ; HSSIPLDADAPTRX_1K0                                                                                                                                                                                                                         ;
;     -- Fan-Out                                    ; 226                                                                                                                                                                                                                                        ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                                                                                                                  ;
;     -- Clock Region                               ; Sectors (0, 8) to (1, 8)                                                                                                                                                                                                                   ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                                                                                                             ;
;     -- Clock Region Size (in Sectors)             ; 2 x 1 (2 total)                                                                                                                                                                                                                            ;
;     -- Clock Region Bounding Box                  ; (11, 289) to (61, 324)                                                                                                                                                                                                                     ;
;     -- Clock Region Constraint                    ; SX0 SY8 SX1 SY8                                                                                                                                                                                                                            ;
;     -- Terminating Spine Index                    ; 16                                                                                                                                                                                                                                         ;
;     -- Path Length                                ; 2.5 clock sector wire(s) and 1 layer jump(s)                                                                                                                                                                                               ;
;         -- Length from Clock Source to Clock Tree ; 1.0 clock sector wire(s) and 1 layer jump(s)                                                                                                                                                                                               ;
;         -- Clock Tree Length                      ; 1.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;                                                   ;                                                                                                                                                                                                                                            ;
; Name                                              ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out2_dcm                        ;
;     -- SDC Name                                   ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|profile0|rx_clkout2|ch0                                                                                                                                                                         ;
;     -- Source Node                                ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|gen_ct1_hssi_pldadapt_rx.inst_ct1_hssi_pldadapt_rx ;
;     -- Source Type                                ; HSSI PLDADAPT RX                                                                                                                                                                                                                           ;
;     -- Source Location                            ; HSSIPLDADAPTRX_1K0                                                                                                                                                                                                                         ;
;     -- Fan-Out                                    ; 924                                                                                                                                                                                                                                        ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                                                                                                                  ;
;     -- Clock Region                               ; Sectors (0, 8) to (1, 8)                                                                                                                                                                                                                   ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                                                                                                             ;
;     -- Clock Region Size (in Sectors)             ; 2 x 1 (2 total)                                                                                                                                                                                                                            ;
;     -- Clock Region Bounding Box                  ; (11, 289) to (61, 324)                                                                                                                                                                                                                     ;
;     -- Clock Region Constraint                    ; SX0 SY8 SX1 SY8                                                                                                                                                                                                                            ;
;     -- Terminating Spine Index                    ; 23                                                                                                                                                                                                                                         ;
;     -- Path Length                                ; 1.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;         -- Length from Clock Source to Clock Tree ; 1.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;                                                   ;                                                                                                                                                                                                                                            ;
; Name                                              ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out1_dcm                        ;
;     -- SDC Name                                   ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|profile0|tx_clkout|ch0                                                                                                                                                                          ;
;     -- Source Node                                ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|gen_ct1_hssi_pldadapt_tx.inst_ct1_hssi_pldadapt_tx ;
;     -- Source Type                                ; HSSI PLDADAPT TX                                                                                                                                                                                                                           ;
;     -- Source Location                            ; HSSIPLDADAPTTX_1K0                                                                                                                                                                                                                         ;
;     -- Fan-Out                                    ; 182                                                                                                                                                                                                                                        ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                                                                                                                  ;
;     -- Clock Region                               ; Sectors (0, 8) to (1, 8)                                                                                                                                                                                                                   ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                                                                                                             ;
;     -- Clock Region Size (in Sectors)             ; 2 x 1 (2 total)                                                                                                                                                                                                                            ;
;     -- Clock Region Bounding Box                  ; (11, 289) to (61, 324)                                                                                                                                                                                                                     ;
;     -- Clock Region Constraint                    ; SX0 SY8 SX1 SY8                                                                                                                                                                                                                            ;
;     -- Terminating Spine Index                    ; 0                                                                                                                                                                                                                                          ;
;     -- Path Length                                ; 2.5 clock sector wire(s) and 1 layer jump(s)                                                                                                                                                                                               ;
;         -- Length from Clock Source to Clock Tree ; 1.0 clock sector wire(s) and 1 layer jump(s)                                                                                                                                                                                               ;
;         -- Clock Tree Length                      ; 1.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;                                                   ;                                                                                                                                                                                                                                            ;
; Name                                              ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out2_dcm                        ;
;     -- SDC Name                                   ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|profile0|tx_clkout2|ch0                                                                                                                                                                         ;
;     -- Source Node                                ; q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|gen_ct1_hssi_pldadapt_tx.inst_ct1_hssi_pldadapt_tx ;
;     -- Source Type                                ; HSSI PLDADAPT TX                                                                                                                                                                                                                           ;
;     -- Source Location                            ; HSSIPLDADAPTTX_1K0                                                                                                                                                                                                                         ;
;     -- Fan-Out                                    ; 601                                                                                                                                                                                                                                        ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                                                                                                                  ;
;     -- Clock Region                               ; Sectors (0, 8) to (1, 8)                                                                                                                                                                                                                   ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                                                                                                             ;
;     -- Clock Region Size (in Sectors)             ; 2 x 1 (2 total)                                                                                                                                                                                                                            ;
;     -- Clock Region Bounding Box                  ; (11, 289) to (61, 324)                                                                                                                                                                                                                     ;
;     -- Clock Region Constraint                    ; SX0 SY8 SX1 SY8                                                                                                                                                                                                                            ;
;     -- Terminating Spine Index                    ; 15                                                                                                                                                                                                                                         ;
;     -- Path Length                                ; 1.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;         -- Length from Clock Source to Clock Tree ; 1.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;                                                   ;                                                                                                                                                                                                                                            ;
; Name                                              ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out1_dcm                          ;
;     -- SDC Name                                   ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|rx_clkout|ch0                                                                                                                                                                                    ;
;     -- Source Node                                ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|gen_ct1_hssi_pldadapt_rx.inst_ct1_hssi_pldadapt_rx   ;
;     -- Source Type                                ; HSSI PLDADAPT RX                                                                                                                                                                                                                           ;
;     -- Source Location                            ; HSSIPLDADAPTRX_1N0                                                                                                                                                                                                                         ;
;     -- Fan-Out                                    ; 226                                                                                                                                                                                                                                        ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                                                                                                                  ;
;     -- Clock Region                               ; Sector (0, 11)                                                                                                                                                                                                                             ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                                                                                                             ;
;     -- Clock Region Size (in Sectors)             ; 1 x 1 (1 total)                                                                                                                                                                                                                            ;
;     -- Clock Region Bounding Box                  ; (11, 397) to (45, 432)                                                                                                                                                                                                                     ;
;     -- Clock Region Constraint                    ; SX0 SY11 SX0 SY11                                                                                                                                                                                                                          ;
;     -- Terminating Spine Index                    ; 1                                                                                                                                                                                                                                          ;
;     -- Path Length                                ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;         -- Length from Clock Source to Clock Tree ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;                                                   ;                                                                                                                                                                                                                                            ;
; Name                                              ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out2_dcm                          ;
;     -- SDC Name                                   ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|rx_clkout2|ch0                                                                                                                                                                                   ;
;     -- Source Node                                ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|gen_ct1_hssi_pldadapt_rx.inst_ct1_hssi_pldadapt_rx   ;
;     -- Source Type                                ; HSSI PLDADAPT RX                                                                                                                                                                                                                           ;
;     -- Source Location                            ; HSSIPLDADAPTRX_1N0                                                                                                                                                                                                                         ;
;     -- Fan-Out                                    ; 924                                                                                                                                                                                                                                        ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                                                                                                                  ;
;     -- Clock Region                               ; Sector (0, 11)                                                                                                                                                                                                                             ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                                                                                                             ;
;     -- Clock Region Size (in Sectors)             ; 1 x 1 (1 total)                                                                                                                                                                                                                            ;
;     -- Clock Region Bounding Box                  ; (11, 397) to (45, 432)                                                                                                                                                                                                                     ;
;     -- Clock Region Constraint                    ; SX0 SY11 SX0 SY11                                                                                                                                                                                                                          ;
;     -- Terminating Spine Index                    ; 15                                                                                                                                                                                                                                         ;
;     -- Path Length                                ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;         -- Length from Clock Source to Clock Tree ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;                                                   ;                                                                                                                                                                                                                                            ;
; Name                                              ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out1_dcm                          ;
;     -- SDC Name                                   ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|tx_clkout|ch0                                                                                                                                                                                    ;
;     -- Source Node                                ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|gen_ct1_hssi_pldadapt_tx.inst_ct1_hssi_pldadapt_tx   ;
;     -- Source Type                                ; HSSI PLDADAPT TX                                                                                                                                                                                                                           ;
;     -- Source Location                            ; HSSIPLDADAPTTX_1N0                                                                                                                                                                                                                         ;
;     -- Fan-Out                                    ; 182                                                                                                                                                                                                                                        ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                                                                                                                  ;
;     -- Clock Region                               ; Sector (0, 11)                                                                                                                                                                                                                             ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                                                                                                             ;
;     -- Clock Region Size (in Sectors)             ; 1 x 1 (1 total)                                                                                                                                                                                                                            ;
;     -- Clock Region Bounding Box                  ; (11, 397) to (45, 432)                                                                                                                                                                                                                     ;
;     -- Clock Region Constraint                    ; SX0 SY11 SX0 SY11                                                                                                                                                                                                                          ;
;     -- Terminating Spine Index                    ; 4                                                                                                                                                                                                                                          ;
;     -- Path Length                                ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;         -- Length from Clock Source to Clock Tree ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;                                                   ;                                                                                                                                                                                                                                            ;
; Name                                              ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out2_dcm                          ;
;     -- SDC Name                                   ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|tx_clkout2|ch0                                                                                                                                                                                   ;
;     -- Source Node                                ; q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|gen_ct1_hssi_pldadapt_tx.inst_ct1_hssi_pldadapt_tx   ;
;     -- Source Type                                ; HSSI PLDADAPT TX                                                                                                                                                                                                                           ;
;     -- Source Location                            ; HSSIPLDADAPTTX_1N0                                                                                                                                                                                                                         ;
;     -- Fan-Out                                    ; 601                                                                                                                                                                                                                                        ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                                                                                                                  ;
;     -- Clock Region                               ; Sector (0, 11)                                                                                                                                                                                                                             ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                                                                                                             ;
;     -- Clock Region Size (in Sectors)             ; 1 x 1 (1 total)                                                                                                                                                                                                                            ;
;     -- Clock Region Bounding Box                  ; (11, 397) to (45, 432)                                                                                                                                                                                                                     ;
;     -- Clock Region Constraint                    ; SX0 SY11 SX0 SY11                                                                                                                                                                                                                          ;
;     -- Terminating Spine Index                    ; 8                                                                                                                                                                                                                                          ;
;     -- Path Length                                ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;         -- Length from Clock Source to Clock Tree ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;                                                   ;                                                                                                                                                                                                                                            ;
; Name                                              ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom                                                                                                                                                                             ;
;     -- Source Node                                ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom                                                                                                                                                                             ;
;     -- Source Type                                ; SDM JTAG ELA block                                                                                                                                                                                                                         ;
;     -- Source Location                            ; SDMJTAGELA_X194_Y0_N3                                                                                                                                                                                                                      ;
;     -- Fan-Out                                    ; 2863                                                                                                                                                                                                                                       ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                                                                                                                  ;
;     -- Clock Region                               ; Sectors (0, 0) to (4, 9)                                                                                                                                                                                                                   ;
;     -- Clock Partition Ownership for Preservation ; root_partition, auto_fab_0                                                                                                                                                                                                                 ;
;     -- Clock Region Size (in Sectors)             ; 5 x 10 (50 total)                                                                                                                                                                                                                          ;
;     -- Clock Region Bounding Box                  ; (11, 1) to (164, 360)                                                                                                                                                                                                                      ;
;     -- Clock Region Constraint                    ; SX0 SY0 SX4 SY9                                                                                                                                                                                                                            ;
;     -- Terminating Spine Index                    ; 3                                                                                                                                                                                                                                          ;
;     -- Path Length                                ; 13.5 clock sector wire(s) and 3 layer jump(s)                                                                                                                                                                                              ;
;         -- Length from Clock Source to Clock Tree ; 7.0 clock sector wire(s) and 1 layer jump(s)                                                                                                                                                                                               ;
;         -- Clock Tree Length                      ; 6.5 clock sector wire(s) and 2 layer jump(s)                                                                                                                                                                                               ;
;                                                   ;                                                                                                                                                                                                                                            ;
; Name                                              ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|intosc|clk                                                                                                                                                                                          ;
;     -- SDC Name                                   ; altera_int_osc_clk                                                                                                                                                                                                                         ;
;     -- Source Node                                ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|intosc|oscillator_dut                                                                                                                                                                               ;
;     -- Source Type                                ; SDM OSCILLATOR block                                                                                                                                                                                                                       ;
;     -- Source Location                            ; OSCILLATOR_X194_Y0_N9                                                                                                                                                                                                                      ;
;     -- Fan-Out                                    ; 1                                                                                                                                                                                                                                          ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                                                                                                                  ;
;     -- Clock Region                               ; Sector (1, 7)                                                                                                                                                                                                                              ;
;     -- Clock Partition Ownership for Preservation ; auto_fab_0                                                                                                                                                                                                                                 ;
;     -- Clock Region Size (in Sectors)             ; 1 x 1 (1 total)                                                                                                                                                                                                                            ;
;     -- Clock Region Bounding Box                  ; (46, 253) to (61, 288)                                                                                                                                                                                                                     ;
;     -- Clock Region Constraint                    ; SX1 SY7 SX1 SY7                                                                                                                                                                                                                            ;
;     -- Terminating Spine Index                    ; 0                                                                                                                                                                                                                                          ;
;     -- Path Length                                ; 10.5 clock sector wire(s) and 1 layer jump(s)                                                                                                                                                                                              ;
;         -- Length from Clock Source to Clock Tree ; 10.5 clock sector wire(s) and 1 layer jump(s)*                                                                                                                                                                                             ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;                                                   ;                                                                                                                                                                                                                                            ;
; Name                                              ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|s10xcvrfabric|osc_clk_in_int                                                                                                                                                                        ;
;     -- Source Node                                ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|s10xcvrfabric|osc_clk_in_int                                                                                                                                                                        ;
;     -- Source Type                                ; Combinational cell                                                                                                                                                                                                                         ;
;     -- Source Location                            ; LABCELL_X47_Y288_N9                                                                                                                                                                                                                        ;
;     -- Fan-Out                                    ; 843                                                                                                                                                                                                                                        ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                                                                                                                  ;
;     -- Clock Region                               ; Sectors (0, 8) to (1, 11)                                                                                                                                                                                                                  ;
;     -- Clock Partition Ownership for Preservation ; root_partition, auto_fab_0                                                                                                                                                                                                                 ;
;     -- Clock Region Size (in Sectors)             ; 2 x 4 (8 total)                                                                                                                                                                                                                            ;
;     -- Clock Region Bounding Box                  ; (11, 289) to (61, 432)                                                                                                                                                                                                                     ;
;     -- Clock Region Constraint                    ; SX0 SY8 SX1 SY11                                                                                                                                                                                                                           ;
;     -- Terminating Spine Index                    ; 30                                                                                                                                                                                                                                         ;
;     -- Path Length                                ; 3.5 clock sector wire(s) and 1 layer jump(s)                                                                                                                                                                                               ;
;         -- Length from Clock Source to Clock Tree ; 2.0 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;         -- Clock Tree Length                      ; 1.5 clock sector wire(s) and 1 layer jump(s)                                                                                                                                                                                               ;
;                                                   ;                                                                                                                                                                                                                                            ;
; Name                                              ; clk_50                                                                                                                                                                                                                                     ;
;     -- Source Node                                ; clk_50~pad                                                                                                                                                                                                                                 ;
;     -- Source Type                                ; I/O pad                                                                                                                                                                                                                                    ;
;     -- Source Location                            ; PIN_BH33                                                                                                                                                                                                                                   ;
;     -- Fan-Out                                    ; 12492                                                                                                                                                                                                                                      ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                                                                                                                  ;
;     -- Clock Region                               ; Sectors (0, 7) to (3, 11)                                                                                                                                                                                                                  ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                                                                                                             ;
;     -- Clock Region Size (in Sectors)             ; 4 x 5 (20 total)                                                                                                                                                                                                                           ;
;     -- Clock Region Bounding Box                  ; (11, 253) to (129, 432)                                                                                                                                                                                                                    ;
;     -- Clock Region Constraint                    ; SX0 SY7 SX3 SY11                                                                                                                                                                                                                           ;
;     -- Terminating Spine Index                    ; 5                                                                                                                                                                                                                                          ;
;     -- Path Length                                ; 10.5 clock sector wire(s) and 2 layer jump(s)                                                                                                                                                                                              ;
;         -- Length from Clock Source to Clock Tree ; 7.0 clock sector wire(s) and 1 layer jump(s)                                                                                                                                                                                               ;
;         -- Clock Tree Length                      ; 3.5 clock sector wire(s) and 1 layer jump(s)                                                                                                                                                                                               ;
;                                                   ;                                                                                                                                                                                                                                            ;
; Name                                              ; clk_fpga_100m                                                                                                                                                                                                                              ;
;     -- Source Node                                ; clk_fpga_100m~pad                                                                                                                                                                                                                          ;
;     -- Source Type                                ; I/O pad                                                                                                                                                                                                                                    ;
;     -- Source Location                            ; PIN_J20                                                                                                                                                                                                                                    ;
;     -- Fan-Out                                    ; 9486                                                                                                                                                                                                                                       ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                                                                                                                  ;
;     -- Clock Region                               ; Sectors (0, 7) to (2, 11)                                                                                                                                                                                                                  ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                                                                                                             ;
;     -- Clock Region Size (in Sectors)             ; 3 x 5 (15 total)                                                                                                                                                                                                                           ;
;     -- Clock Region Bounding Box                  ; (11, 253) to (95, 432)                                                                                                                                                                                                                     ;
;     -- Clock Region Constraint                    ; SX0 SY7 SX2 SY11                                                                                                                                                                                                                           ;
;     -- Terminating Spine Index                    ; 22                                                                                                                                                                                                                                         ;
;     -- Path Length                                ; 9.5 clock sector wire(s) and 1 layer jump(s)                                                                                                                                                                                               ;
;         -- Length from Clock Source to Clock Tree ; 6.0 clock sector wire(s) and 0 layer jump(s)                                                                                                                                                                                               ;
;         -- Clock Tree Length                      ; 3.5 clock sector wire(s) and 1 layer jump(s)                                                                                                                                                                                               ;
+---------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
To visualize how these signals are routed, use the Chip Planner task "Report Clock Details".
To manually specify the size and placement of these signals, use the Assignment Editor to make Clock Region assignments.
* A long insertion path may limit performance on high-speed signals. Consider revising the clock pin location or use Clock Region and/or Logic Lock Region assignments to constrain the placement of the fanout closer to the source.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+------------------+
; Name                                                                                                                                                                                                  ; Fan-Out ; Physical Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+------------------+
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out ; 1154    ; 68               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|config_valid                                                ; 1086    ; 51               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+-------------------+
; Name                                                                                                                                                                                                                                     ; Type       ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M20K blocks ; MLABs ; MIF  ; Location                                                                                                                                                                                                                                                                                                                           ; Mixed Port RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+-------------------+
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 1024         ; 12           ; 1024         ; 12           ; yes                    ; no                      ; yes                    ; no                      ; 12288  ; 1024                        ; 12                          ; 1024                        ; 12                          ; 12288               ; 1           ; 0     ; None ; M20K_X115_Y254_N0                                                                                                                                                                                                                                                                                                                  ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 1024         ; 354          ; 1024         ; 354          ; yes                    ; no                      ; yes                    ; no                      ; 362496 ; 1024                        ; 354                         ; 1024                        ; 354                         ; 362496              ; 18          ; 0     ; None ; M20K_X66_Y301_N0, M20K_X66_Y303_N0, M20K_X66_Y300_N0, M20K_X66_Y304_N0, M20K_X60_Y302_N0, M20K_X55_Y302_N0, M20K_X66_Y295_N0, M20K_X55_Y304_N0, M20K_X60_Y305_N0, M20K_X55_Y303_N0, M20K_X66_Y296_N0, M20K_X66_Y305_N0, M20K_X55_Y305_N0, M20K_X60_Y303_N0, M20K_X66_Y298_N0, M20K_X55_Y301_N0, M20K_X60_Y304_N0, M20K_X66_Y299_N0 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|h2t_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                       ; M20K block ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None ; M20K_X76_Y301_N0                                                                                                                                                                                                                                                                                                                   ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|t2h_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                       ; M20K block ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None ; M20K_X76_Y268_N0                                                                                                                                                                                                                                                                                                                   ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                    ; M20K block ; Simple Dual Port ; Single Clock ; 16           ; 10           ; 16           ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 160    ; 16                          ; 10                          ; 16                          ; 10                          ; 160                 ; 1           ; 0     ; None ; M20K_X55_Y336_N0                                                                                                                                                                                                                                                                                                                   ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                    ; M20K block ; Simple Dual Port ; Single Clock ; 16           ; 10           ; 16           ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 160    ; 16                          ; 10                          ; 16                          ; 10                          ; 160                 ; 1           ; 0     ; None ; M20K_X60_Y316_N0                                                                                                                                                                                                                                                                                                                   ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes               ;
; q_sys_i|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                       ; M20K block ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None ; M20K_X55_Y350_N0                                                                                                                                                                                                                                                                                                                   ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes               ;
; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                         ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 512          ; 64           ; 256          ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 512                         ; 64                          ; 256                         ; 128                         ; 32768               ; 4           ; 0     ; None ; M20K_X24_Y289_N0, M20K_X24_Y290_N0, M20K_X24_Y291_N0, M20K_X24_Y292_N0                                                                                                                                                                                                                                                             ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big ;
; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                       ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 512          ; 128          ; 1024         ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 65536  ; 512                         ; 64                          ; 1024                        ; 64                          ; 65536               ; 4           ; 0     ; None ; M20K_X29_Y294_N0, M20K_X29_Y292_N0, M20K_X29_Y293_N0, M20K_X29_Y295_N0                                                                                                                                                                                                                                                             ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big ;
; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                         ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 512          ; 64           ; 256          ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 512                         ; 64                          ; 256                         ; 128                         ; 32768               ; 4           ; 0     ; None ; M20K_X24_Y298_N0, M20K_X24_Y297_N0, M20K_X24_Y296_N0, M20K_X24_Y299_N0                                                                                                                                                                                                                                                             ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big ;
; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                       ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 512          ; 128          ; 1024         ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 65536  ; 512                         ; 64                          ; 1024                        ; 64                          ; 65536               ; 4           ; 0     ; None ; M20K_X29_Y298_N0, M20K_X29_Y300_N0, M20K_X29_Y299_N0, M20K_X29_Y297_N0                                                                                                                                                                                                                                                             ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big ;
; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                         ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 512          ; 64           ; 256          ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 512                         ; 64                          ; 256                         ; 128                         ; 32768               ; 4           ; 0     ; None ; M20K_X24_Y307_N0, M20K_X24_Y308_N0, M20K_X24_Y309_N0, M20K_X24_Y310_N0                                                                                                                                                                                                                                                             ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big ;
; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                       ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 512          ; 128          ; 1024         ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 65536  ; 512                         ; 64                          ; 1024                        ; 64                          ; 65536               ; 4           ; 0     ; None ; M20K_X29_Y316_N0, M20K_X29_Y315_N0, M20K_X29_Y317_N0, M20K_X29_Y314_N0                                                                                                                                                                                                                                                             ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big ;
; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                         ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 512          ; 64           ; 256          ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 512                         ; 64                          ; 256                         ; 128                         ; 32768               ; 4           ; 0     ; None ; M20K_X24_Y316_N0, M20K_X24_Y318_N0, M20K_X24_Y317_N0, M20K_X24_Y319_N0                                                                                                                                                                                                                                                             ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big ;
; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                       ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 512          ; 128          ; 1024         ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 65536  ; 512                         ; 64                          ; 1024                        ; 64                          ; 65536               ; 4           ; 0     ; None ; M20K_X24_Y321_N0, M20K_X24_Y320_N0, M20K_X24_Y322_N0, M20K_X24_Y323_N0                                                                                                                                                                                                                                                             ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big ;
; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                          ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 512          ; 64           ; 256          ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 512                         ; 64                          ; 256                         ; 128                         ; 32768               ; 4           ; 0     ; None ; M20K_X24_Y403_N0, M20K_X24_Y402_N0, M20K_X24_Y401_N0, M20K_X24_Y404_N0                                                                                                                                                                                                                                                             ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big ;
; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                        ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 512          ; 128          ; 1024         ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 65536  ; 512                         ; 64                          ; 1024                        ; 64                          ; 65536               ; 4           ; 0     ; None ; M20K_X24_Y397_N0, M20K_X24_Y399_N0, M20K_X24_Y398_N0, M20K_X24_Y400_N0                                                                                                                                                                                                                                                             ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big ;
; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                          ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 512          ; 64           ; 256          ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 512                         ; 64                          ; 256                         ; 128                         ; 32768               ; 4           ; 0     ; None ; M20K_X24_Y410_N0, M20K_X24_Y408_N0, M20K_X24_Y409_N0, M20K_X24_Y411_N0                                                                                                                                                                                                                                                             ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big ;
; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                        ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 512          ; 128          ; 1024         ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 65536  ; 512                         ; 64                          ; 1024                        ; 64                          ; 65536               ; 4           ; 0     ; None ; M20K_X39_Y401_N0, M20K_X39_Y402_N0, M20K_X39_Y403_N0, M20K_X39_Y400_N0                                                                                                                                                                                                                                                             ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+-------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Physical RAM Information                                                                                                                                                                                                                                                                                            ;
+-----------------------+-------------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Physical RAM Location ; Physical RAM Usage Bits ; Physical RAM Usage Percentage ; Logical RAM Name                                                                                                                                                                                                                         ;
+-----------------------+-------------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; M20K_X55_Y336_N0      ; 160                     ; 0.8                           ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                    ;
; M20K_X60_Y316_N0      ; 160                     ; 0.8                           ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                    ;
; M20K_X55_Y350_N0      ; 512                     ; 2.5                           ; q_sys_i|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                       ;
; M20K_X76_Y268_N0      ; 512                     ; 2.5                           ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|t2h_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                       ;
; M20K_X76_Y301_N0      ; 512                     ; 2.5                           ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|h2t_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                       ;
; M20K_X24_Y292_N0      ; 1024                    ; 5.0                           ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                         ;
; M20K_X24_Y299_N0      ; 1024                    ; 5.0                           ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                         ;
; M20K_X24_Y310_N0      ; 1024                    ; 5.0                           ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                         ;
; M20K_X24_Y319_N0      ; 1024                    ; 5.0                           ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                         ;
; M20K_X24_Y404_N0      ; 1024                    ; 5.0                           ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                          ;
; M20K_X24_Y411_N0      ; 1024                    ; 5.0                           ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                          ;
; M20K_X24_Y323_N0      ; 4096                    ; 20.0                          ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                       ;
; M20K_X24_Y400_N0      ; 4096                    ; 20.0                          ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                        ;
; M20K_X29_Y295_N0      ; 4096                    ; 20.0                          ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                       ;
; M20K_X29_Y297_N0      ; 4096                    ; 20.0                          ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                       ;
; M20K_X29_Y314_N0      ; 4096                    ; 20.0                          ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                       ;
; M20K_X39_Y400_N0      ; 4096                    ; 20.0                          ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                        ;
; M20K_X24_Y289_N0      ; 5120                    ; 25.0                          ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                         ;
; M20K_X24_Y290_N0      ; 5120                    ; 25.0                          ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                         ;
; M20K_X24_Y291_N0      ; 5120                    ; 25.0                          ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                         ;
; M20K_X24_Y296_N0      ; 5120                    ; 25.0                          ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                         ;
; M20K_X24_Y297_N0      ; 5120                    ; 25.0                          ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                         ;
; M20K_X24_Y298_N0      ; 5120                    ; 25.0                          ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                         ;
; M20K_X24_Y307_N0      ; 5120                    ; 25.0                          ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                         ;
; M20K_X24_Y308_N0      ; 5120                    ; 25.0                          ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                         ;
; M20K_X24_Y309_N0      ; 5120                    ; 25.0                          ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                         ;
; M20K_X24_Y316_N0      ; 5120                    ; 25.0                          ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                         ;
; M20K_X24_Y317_N0      ; 5120                    ; 25.0                          ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                         ;
; M20K_X24_Y318_N0      ; 5120                    ; 25.0                          ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                         ;
; M20K_X24_Y401_N0      ; 5120                    ; 25.0                          ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                          ;
; M20K_X24_Y402_N0      ; 5120                    ; 25.0                          ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                          ;
; M20K_X24_Y403_N0      ; 5120                    ; 25.0                          ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                          ;
; M20K_X24_Y408_N0      ; 5120                    ; 25.0                          ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                          ;
; M20K_X24_Y409_N0      ; 5120                    ; 25.0                          ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                          ;
; M20K_X24_Y410_N0      ; 5120                    ; 25.0                          ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rx_fifo|xcvr_test_system_fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                          ;
; M20K_X115_Y254_N0     ; 12288                   ; 60.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X66_Y299_N0      ; 14336                   ; 70.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X24_Y320_N0      ; 20480                   ; 100.0                         ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                       ;
; M20K_X24_Y321_N0      ; 20480                   ; 100.0                         ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                       ;
; M20K_X24_Y322_N0      ; 20480                   ; 100.0                         ; q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                       ;
; M20K_X24_Y397_N0      ; 20480                   ; 100.0                         ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                        ;
; M20K_X24_Y398_N0      ; 20480                   ; 100.0                         ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                        ;
; M20K_X24_Y399_N0      ; 20480                   ; 100.0                         ; q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                        ;
; M20K_X29_Y292_N0      ; 20480                   ; 100.0                         ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                       ;
; M20K_X29_Y293_N0      ; 20480                   ; 100.0                         ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                       ;
; M20K_X29_Y294_N0      ; 20480                   ; 100.0                         ; q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                       ;
; M20K_X29_Y298_N0      ; 20480                   ; 100.0                         ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                       ;
; M20K_X29_Y299_N0      ; 20480                   ; 100.0                         ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                       ;
; M20K_X29_Y300_N0      ; 20480                   ; 100.0                         ; q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                       ;
; M20K_X29_Y315_N0      ; 20480                   ; 100.0                         ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                       ;
; M20K_X29_Y316_N0      ; 20480                   ; 100.0                         ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                       ;
; M20K_X29_Y317_N0      ; 20480                   ; 100.0                         ; q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                       ;
; M20K_X39_Y401_N0      ; 20480                   ; 100.0                         ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                        ;
; M20K_X39_Y402_N0      ; 20480                   ; 100.0                         ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                        ;
; M20K_X39_Y403_N0      ; 20480                   ; 100.0                         ; q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|tx_fifo|rx_fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                        ;
; M20K_X55_Y301_N0      ; 20480                   ; 100.0                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X55_Y302_N0      ; 20480                   ; 100.0                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X55_Y303_N0      ; 20480                   ; 100.0                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X55_Y304_N0      ; 20480                   ; 100.0                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X55_Y305_N0      ; 20480                   ; 100.0                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X60_Y302_N0      ; 20480                   ; 100.0                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X60_Y303_N0      ; 20480                   ; 100.0                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X60_Y304_N0      ; 20480                   ; 100.0                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X60_Y305_N0      ; 20480                   ; 100.0                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X66_Y295_N0      ; 20480                   ; 100.0                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X66_Y296_N0      ; 20480                   ; 100.0                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X66_Y298_N0      ; 20480                   ; 100.0                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X66_Y300_N0      ; 20480                   ; 100.0                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X66_Y301_N0      ; 20480                   ; 100.0                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X66_Y303_N0      ; 20480                   ; 100.0                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X66_Y304_N0      ; 20480                   ; 100.0                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X66_Y305_N0      ; 20480                   ; 100.0                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
+-----------------------+-------------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: This table shows up to 500 physical rams that are least utilized. You can change this number by setting PHYSICAL_RAM_RPT_MAX_ROW in qsf file.


+----------------+
; Place Messages ;
+----------------+
Info (20030): Parallel compilation is enabled and will use 10 of the 10 processors detected
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 23.3.0 Build 104 09/20/2023 SC Pro Edition
    Info: Processing started: Sun Feb  4 17:06:04 2024
    Info: System process ID: 12900
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off qts_qsfp_sdi -c qts_qsfp_sdi
Info: Using INI file C:/Users/Haas1S/Downloads/stratix/qts_qsfp_sdi/qts_qsfp_sdi/quartus.ini
Info: The application is running in 'DNI' mode.
Info: qfit2_default_script.tcl version: #1
Info: Project  = qts_qsfp_sdi
Info: Revision = qts_qsfp_sdi
Info: Following instance found in the design -  q_sys_i|master_0|master_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|master_0|master_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|master_0|master_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|master_0|master_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|rst_controller_001|*
Info: Following instance found in the design -  auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mgmt_rst_synch_0|*
Info: Constraints on the CDC paths between acquisition clock and communication clock are created in the Signal Tap instance, auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0
Info: Constraints on the CDC paths between acquisition clock and communication clock are created in the Signal Tap instance, auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1
Info (11165): Fitter preparation operations ending: elapsed time is 00:03:36
Info: Following instance found in the design -  q_sys_i|master_0|master_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|master_0|master_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|master_0|master_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|master_0|master_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|rst_controller_001|*
Info: Following instance found in the design -  auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mgmt_rst_synch_0|*
Info: Constraints on the CDC paths between acquisition clock and communication clock are created in the Signal Tap instance, auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0
Info: Constraints on the CDC paths between acquisition clock and communication clock are created in the Signal Tap instance, auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (11888): Total time spent on timing analysis during Global Placement is 0.00 seconds.
Info (18252): The Fitter is using Physical Synthesis.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Warning (12620): Input port OE of I/O output buffer "lt_io_sda~output" is not connected, but the atom is driving a bi-directional pin File: C:/Users/Haas1S/Downloads/stratix/qts_qsfp_sdi/qts_qsfp_sdi/qts_qsfp_sdi.v Line: 9
Warning (12620): Input port OE of I/O output buffer "qsfp_sda~output" is not connected, but the atom is driving a bi-directional pin File: C:/Users/Haas1S/Downloads/stratix/qts_qsfp_sdi/qts_qsfp_sdi/qts_qsfp_sdi.v Line: 42
Info (11178): Promoted 29 clocks 
    Info (18386): auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom (2863 fanout) drives clock sectors (0, 0) to (4, 9)
    Info (18386): clk_50 (12492 fanout) drives clock sectors (0, 7) to (3, 11)
    Info (18386): clk_fpga_100m (9486 fanout) drives clock sectors (0, 7) to (2, 11)
    Info (18386): auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|s10xcvrfabric|osc_clk_in_int (843 fanout) drives clock sectors (0, 8) to (1, 11)
    Info (18386): q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out2_dcm (924 fanout) drives clock sectors (0, 8) to (1, 8)
    Info (18386): q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out1_dcm (226 fanout) drives clock sectors (0, 8) to (1, 8)
    Info (18386): q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out1_dcm (226 fanout) drives clock sectors (0, 8) to (1, 8)
    Info (18386): q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out1_dcm (226 fanout) drives clock sectors (0, 8) to (1, 8)
    Info (18386): q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out2_dcm (924 fanout) drives clock sectors (0, 8) to (1, 8)
    Info (18386): q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out2_dcm (601 fanout) drives clock sectors (0, 8) to (1, 8)
    Info (18386): q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out1_dcm (226 fanout) drives clock sectors (0, 11) to (1, 11)
    Info (18386): q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out1_dcm (182 fanout) drives clock sectors (0, 8) to (1, 8)
    Info (18386): q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out1_dcm (182 fanout) drives clock sectors (0, 8) to (1, 8)
    Info (18386): q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out2_dcm (924 fanout) drives clock sectors (0, 8) to (1, 8)
    Info (18386): q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out2_dcm (601 fanout) drives clock sectors (0, 11) to (1, 11)
    Info (18386): q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out1_dcm (182 fanout) drives clock sectors (0, 8) to (1, 8)
    Info (18386): q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out1_dcm (182 fanout) drives clock sectors (0, 11) to (1, 11)
    Info (18386): q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out2_dcm (601 fanout) drives clock sectors (0, 8) to (1, 8)
    Info (18386): q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out2_dcm (924 fanout) drives clock sectors (0, 11) to (1, 11)
    Info (18386): q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out2_dcm (601 fanout) drives clock sectors (0, 8) to (1, 8)
    Info (18386): q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out1_dcm (226 fanout) drives clock sector (0, 8)
    Info (18386): auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|intosc|clk (1 fanout) drives clock sector (1, 7)
    Info (18386): q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out1_dcm (226 fanout) drives clock sector (0, 11)
    Info (18386): q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out2_dcm (924 fanout) drives clock sector (0, 8)
    Info (18386): q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out1_dcm (182 fanout) drives clock sector (0, 11)
    Info (18386): q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out2_dcm (601 fanout) drives clock sector (0, 8)
    Info (18386): q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out2_dcm (601 fanout) drives clock sector (0, 11)
    Info (18386): q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out2_dcm (924 fanout) drives clock sector (0, 11)
    Info (18386): q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out1_dcm (182 fanout) drives clock sector (0, 8)
Info (19438): Detected clock domain crossings between the following signals. To minimize skew, these clock trees will be routed to the same region: clock sectors (0, 8) to (1, 8)
    Info (19439): Global Signal name: q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out1_dcm
    Info (19439): Global Signal name: q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out2_dcm
Info (19438): Detected clock domain crossings between the following signals. To minimize skew, these clock trees will be routed to the same region: clock sectors (0, 8) to (1, 8)
    Info (19439): Global Signal name: q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out1_dcm
    Info (19439): Global Signal name: q_sys_i|qsfp_xcvr_test_1|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out2_dcm
Info (19438): Detected clock domain crossings between the following signals. To minimize skew, these clock trees will be routed to the same region: clock sector (0, 8)
    Info (19439): Global Signal name: q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out1_dcm
    Info (19439): Global Signal name: q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out2_dcm
Info (19438): Detected clock domain crossings between the following signals. To minimize skew, these clock trees will be routed to the same region: clock sector (0, 8)
    Info (19439): Global Signal name: q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out1_dcm
    Info (19439): Global Signal name: q_sys_i|qsfp_xcvr_test_4|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out2_dcm
Info (19438): Detected clock domain crossings between the following signals. To minimize skew, these clock trees will be routed to the same region: clock sectors (0, 11) to (1, 11)
    Info (19439): Global Signal name: q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out1_dcm
    Info (19439): Global Signal name: q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out2_dcm
Info (19438): Detected clock domain crossings between the following signals. To minimize skew, these clock trees will be routed to the same region: clock sectors (0, 11) to (1, 11)
    Info (19439): Global Signal name: q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out1_dcm
    Info (19439): Global Signal name: q_sys_i|sdi_xcvr_test_1|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out2_dcm
Info (19438): Detected clock domain crossings between the following signals. To minimize skew, these clock trees will be routed to the same region: clock sectors (0, 8) to (1, 8)
    Info (19439): Global Signal name: q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out1_dcm
    Info (19439): Global Signal name: q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out2_dcm
Info (19438): Detected clock domain crossings between the following signals. To minimize skew, these clock trees will be routed to the same region: clock sectors (0, 8) to (1, 8)
    Info (19439): Global Signal name: q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out1_dcm
    Info (19439): Global Signal name: q_sys_i|qsfp_xcvr_test_3|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out2_dcm
Info (19438): Detected clock domain crossings between the following signals. To minimize skew, these clock trees will be routed to the same region: clock sectors (0, 8) to (1, 8)
    Info (19439): Global Signal name: q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out1_dcm
    Info (19439): Global Signal name: q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out2_dcm
Info (19438): Detected clock domain crossings between the following signals. To minimize skew, these clock trees will be routed to the same region: clock sectors (0, 8) to (1, 8)
    Info (19439): Global Signal name: q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out1_dcm
    Info (19439): Global Signal name: q_sys_i|qsfp_xcvr_test_0|xcvr_native_s10_0|qsfp_xcvr_test_xcvr_native_s10_htile_1|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out2_dcm
Info (19438): Detected clock domain crossings between the following signals. To minimize skew, these clock trees will be routed to the same region: clock sector (0, 11)
    Info (19439): Global Signal name: q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out1_dcm
    Info (19439): Global Signal name: q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_rx_clk_out2_dcm
Info (19438): Detected clock domain crossings between the following signals. To minimize skew, these clock trees will be routed to the same region: clock sector (0, 11)
    Info (19439): Global Signal name: q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out1_dcm
    Info (19439): Global Signal name: q_sys_i|sdi_xcvr_test_0|xcvr_native_s10_0|sdi_xcvr_test_xcvr_native_s10_htile_0|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|out_pld_pcs_tx_clk_out2_dcm
Info: Following instance found in the design -  q_sys_i|master_0|master_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|master_0|master_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|master_0|master_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|master_0|master_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|rst_controller_001|*
Info: Following instance found in the design -  auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mgmt_rst_synch_0|*
Info: Constraints on the CDC paths between acquisition clock and communication clock are created in the Signal Tap instance, auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0
Info: Constraints on the CDC paths between acquisition clock and communication clock are created in the Signal Tap instance, auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:25
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:57
Info (11888): Total time spent on timing analysis during Placement is 0.02 seconds.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:17
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info: Following instance found in the design -  q_sys_i|master_0|master_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|master_0|master_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|master_0|master_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|master_0|master_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_0|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_1|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_3|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|rst_controller|*
Info: Following instance found in the design -  q_sys_i|qsfp_xcvr_test_4|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_0|rst_controller_001|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|xcvr_test_system_0|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|rst_controller|*
Info: Following instance found in the design -  q_sys_i|sdi_xcvr_test_1|rst_controller_001|*
Info: Following instance found in the design -  auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mgmt_rst_synch_0|*
Info: Constraints on the CDC paths between acquisition clock and communication clock are created in the Signal Tap instance, auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0
Info: Constraints on the CDC paths between acquisition clock and communication clock are created in the Signal Tap instance, auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_1
Info (11888): Total time spent on timing analysis during Placement is 0.00 seconds.


