---
title: 2026 Week 1 Report
author: ashgrey
date: 2026-1-1
---

## 2026年1月1 日报 | 倒计时 901 天

+ 计算机组成原理 (DDCA: Digital Design and Computer Architecture)
  + 复习了 **可复位触发器** (resettable flip-flop) 以及 **同步可复位触发器**，**异步
    可复位触发器** 的概念和后两者之间的区别。
  + 复习了如何使用 **传输门** (transmission gate，可实现在控制信号作用下实现信号的导通
    传输或者关断隔离) 实现 D 锁存器与 D 触发器。在传输门层面实现以上控件需要注意 **浮空
    输出节点** (floating output node) 对有效性的危害。
  + 复习了 **环形振荡器** (ring oscillator) 的实现。复习了 **竞争冒险** (race condition)
    的概念。环形振荡器是一种 **无稳态电路** (astable circuit)，而具有竞争冒险的电路则是
    **不稳定电路** (unstable circuit) 的一种。
  + 复习了同步时序电路可以使用 **有限状态机** (FSM, finite states machine) 表示，其
    下一状态与上一状态有关，从上一状态通过计算得到下一状态的过程则称为状态转移。
  + 复习了状态机分解的方式。

## 2026年1月3 日报 | 倒计时 899 天

+ 计算机组成原理 (DDCA: Digital Design and Computer Architecture)
  + 昨日 (倒计时 900 天整) 配置了 System Verilog 以及 VHDL 的 neovim 开发环境，其中
    System Verilog 使用 [verible](https://github.com/chipsalliance/verible)，
    VHDL 使用 [rust_vhdl](https://github.com/VHDL-LS/rust_hdl) 作为 LSP。
  + 新学习了 System Verilog 与 VHDL 的基础语法以及其中 module 的概念。
  + 新学习了这两种 HDL 的功能主要为 **模拟** (simulation)， **验证** (synthesis)，
    以及 testbench 的作用。
  + 新学习了在总线中什么是 **小端序** (little-endian order)，什么是 **大端序** (
    big-endian order)。
