0.6
2019.1
May 24 2019
15:06:07
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK/WCLK.v,1664055008,verilog,,,,WCLK,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK/WCLK_clk_wiz.v,1664055008,verilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK/WCLK.v,,WCLK_clk_wiz,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Compartido/module_seg7_control.sv,1663790468,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio3/module_state_machine_pmod.sv,,module_seg7_control,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio2/module_clk_divider_spi.sv,1664036153,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio2/pkg_global.sv,,module_clk_divider_spi,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio2/module_control_spi.sv,1664056119,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio2/module_memoria.sv,,module_control_spi,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio2/module_memoria.sv,1664055526,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio2/module_mux_salida.sv,,module_memoria,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio2/module_mux_salida.sv,1663790468,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio2/module_mux_we.sv,,module_mux_salida,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio2/module_mux_we.sv,1663861980,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio3/module_pmodALS.sv,,module_mux_we,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio2/module_reg_control.sv,1664031146,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio2/module_reg_datos.sv,,module_reg_control,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio2/module_reg_datos.sv,1664055749,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio2/module_reg_miso.sv,,module_reg_datos,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio2/module_reg_miso.sv,1663814103,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio2/module_reg_mosi.sv,,module_reg_miso,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio2/module_reg_mosi.sv,1663815860,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Compartido/module_seg7_control.sv,,module_reg_mosi,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio2/module_state_machine_spi.sv,1663790789,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio2/top_interface_spi.sv,,module_state_machine_spi,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio2/pkg_global.sv,1663790468,systemVerilog,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio2/module_control_spi.sv;C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio2/module_memoria.sv;C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio2/module_reg_control.sv;C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio2/module_reg_datos.sv;C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio2/top_interface_spi.sv;C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio2/top_master_race_spi.sv;C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio3/top_pmodALS.sv;C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio3/top_tactico_machine.sv;C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Proyectos/Ejercicio3/vivado_project.srcs/sources_1/new/module_control_pmodALS.sv,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Proyectos/Ejercicio3/vivado_project.srcs/sources_1/new/module_control_pmodALS.sv,,pkg_global,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio2/top_interface_spi.sv,1664045230,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio2/top_master_race_spi.sv,,top_interface_spi,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio2/top_master_race_spi.sv,1664036198,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio3/top_pmodALS.sv,,top_master_race_spi,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio3/module_clk1s.sv,1664036670,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio2/module_clk_divider_spi.sv,,module_clk1s,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio3/module_pmodALS.sv,1664053687,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio2/module_reg_control.sv,,module_pmodALS,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio3/module_state_machine_pmod.sv,1664045837,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio2/module_state_machine_spi.sv,,module_state_machine_pmodALS,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio3/tb_spi_pmodALS.sv,1664044991,systemVerilog,,,,tb_spi_pmodALS,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio3/top_pmodALS.sv,1664055045,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio3/top_tactico_machine.sv,,top_pmodALS,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio3/top_tactico_machine.sv,1664050100,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio3/tb_spi_pmodALS.sv,,top_tactico,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Proyectos/Ejercicio3/vivado_project.sim/sim_1/behav/xsim/glbl.v,1558713910,verilog,,,,glbl,,,,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Proyectos/Ejercicio3/vivado_project.srcs/sources_1/new/module_control_pmodALS.sv,1664047636,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Respaldo/Ejercicios_v7/Ejercicio2/module_control_spi.sv,,module_control_pmodALS,,,../../../../../../../../Repo/lab03spi-g03/Ejercicios/scr/xci/WCLK,,,,,
