## 개요
- **정의**: Verilog는 디지털 시스템 설계와 검증을 위한 하드웨어 기술 언어(HDL)입니다.
- **역사**: 1980년대 초에 개발, FPGA 및 ASIC 설계에서 널리 사용됨.
- **표준화**: IEEE 표준(IEEE 1364)으로 제정되어 다양한 툴과 호환 가능합니다.

## 특징
- **모듈화 설계**: 복잡한 회로를 모듈 단위로 나눠 설계할 수 있어 관리가 용이합니다.
- **강력한 시뮬레이션**: 다양한 시뮬레이션 기능을 통해 설계 검증이 가능합니다.
- **합성 가능**: 텍스트 기반의 설계를 실제 하드웨어에 합성할 수 있습니다.
- **확장성**: [[SystemVerilog]]와 같은 확장 언어와 호환성이 좋습니다.

## 용도
- **FPGA 설계 및 구현**: 프로토타입 회로 설계 및 테스트에 적합합니다.
- **ASIC 설계 및 합성**: 대규모 집적 회로의 설계와 구현에 활용됩니다.
- **논리 회로 검증**: 복잡한 논리 회로를 검증하고 최적화하는 데 사용됩니다.
- **교육**: 디지털 설계 교육에서 기초적인 학습 도구로 활용됩니다.