- id: 0
  name: "Output Zero"
  description: |-
    欢迎您，Verilog OJ 的用户！~
    这次的题目旨在帮助您上手 Verilog OJ。请您构造一个没有输入且只有一个输出常值 0 的电路。
  description_input: |-
    这个题目没有输入信号。
  description_output: |-
    这个题目中，您应该输出常值信号 0。

  top_module: "Zero"
  signals: ["out"]

  code_template: |-
    module Zero(
        output out
    );
        // 在这里输入你的代码 请不要修改模块和信号名称
    endmodule
  code_reference: |-
    module Zero(
        output out
    );
        assign out = 0;
    endmodule
  code_testbenches:
    - |-
      module testbench();
          wire out;
          Zero myZero(y);

          initial begin
              $dumpfile(`DUMP_FILE_NAME);
              $dumpvars;
          end

          initial begin
              #1;
          end
      endmodule
    