# 5장 CPU 성능 향상 기법

## 5-1) 빠른 CPU를 위한 설계 기법

- 클럭
    - 높을수록  CPU 성능 상승
    - 클럭 속도 : Hz(단위)
- Core, MultiCore CPU
    - Core : 명령어를 실행하는 하드웨어 부품
    - MultiCore CPU : 코어가 여러개 포함, 연산속도는 증가 but 코어수에 정비례하여 증가는 x
        - 처리할 명령어들의 적절한 분배 → 속도 상승
- Thread, Multi Thread(비동기)
    - Thread : 실행 흐름의 단위
        - 하드웨어적 thread : 하나의 코어가 동시에 처리하는 명령어 단위
            - Multi Thread : 하나의 코어로 여러개의 명령어 동시에 처리
                - ex) Hyper threading
        - 소프트웨어적 thread : 하나의 프로그램에서 독립적으로 실행되는 단위
            - ex) OS, Programming language
        - Multithread processor
            - 하나의 코어로 여러개의 명령어를 동시에 실행 가능한 CPU
            - hardware, logical processor
            - register set의 수가 많다

## 5-2) 명령어 병렬 처리 기법

- 명령어를 동시에 처리
- 명령어 파이프라인
    - 각 단계를 동시에 실행 → 명령어들을 동시에 처리
    - 명령어 처리 과정 : Fetch → Decode → Execute →Write back
    - pipeline hazard :
        - Data hazard : by 데이터 의존성
        - Control hazard : by PC의 갑작스러운 변화
            - ex) 분기
            - 분기예측으로 해결
        - Structure hazard : 서로 다른 명령어가 같은 CPU 부품 사용 시도시 발생
            - = 자원 위험
- 슈퍼스칼라
    - CPU 내부에 여러개의 명령어 파이프라인을 포함한 구조
    - pipeline hazard 방지를 위하여 고도로 설계할 필요성이 있다
- 비순차적 명령어 처리(out-of-order-execution)
    - 순차적 실행 x
    - 순서를 바꿔 실행해도 무방한(의존성이 없는) 명령어부터 먼저 실행
    - 명령어 pipeline의 stop 방지

## 5-3) CISC, RISC

- 명령어 병렬 처리 기법의 도입에 유리한 ISA
- ISA(Instruction set architecture)
    - 명령어 집합 구조
    - CPU의 언어 + 소프트웨어를 어떻게 이해할 지에 대한 약속
- CISC
    - 가변길이 명령어 활용
    - 장점 : 메모리 공간 절약에 좋다(적은 수의 명령어)
    - 단점 : 명령어의 크기와 실행까지의 시간이 불균일, 파이프라인이 효율적으로 명령어 처리가 불가능
- RISC
    - 고정길이 명령어 활용
    - 명령어 규격화 + 1명령어 1clk 내외로 실행 → pipeline에 최적화
    - 메모리 접근시 load-store만 사용
    - register 적극 활용
