---
layout : single
title: "Ferroelectric-Gate Field-Effect Transistor Memory With Recessed Channel"
categories: 
  - Device Paper Review
tags:
  - FeFET
  - Recess
toc: true
toc_sticky: true
use_math: true
---

메모리 특성에 있어 Recessed Channel FeFET이 가지는 강점에 대한 연구   

[논문 링크](https://ieeexplore.ieee.org/document/9112263)     

- [IEEE Electron Device Letters](https://ieeexplore.ieee.org/xpl/RecentIssue.jsp?punumber=55)   
  - **Volume: 41, Issue: 8, August 2020**   
  - **Page(s): 1201 - 1204**  
  - **Date of Publication: 09 June 2020**   
  - **DOI: 10.1109/LED.2020.3001129**    
  - **Print ISSN: 0741-3106, Electronic ISSN: 1558-0563**   
- **Inter-university Semiconductor Research Center(ISRC), Department of Electrical and Computer Engineering, Seoul National University, Seoul, Republic of Korea**      
  - [Kitae Lee](https://ieeexplore.ieee.org/author/37086309825), [Jong-Ho Bae](https://ieeexplore.ieee.org/author/37960975600), [Sihyun Kim](https://ieeexplore.ieee.org/author/37085805964), [Jongho Lee](https://ieeexplore.ieee.org/author/37085367913), [Byung-Gook Park](https://ieeexplore.ieee.org/author/37278999100)          
- **Department of Electrical Engineering, Inha University, Incheon, Republic of Korea**     
  - [Daewoong Kwon](https://ieeexplore.ieee.org/author/37402105900)   


## 0. Abstract   

&nbsp;

- **Recessed Channel FeFET 연구**   
  - 본 논문에서는 Recessed Channel 구조를 가지는 FeFET인 **R-FeFET**을 제안함으로써 MW, P/E speed, Retention, Endurance 특성의 향상에 초점을 맞춤    
  - TCAD 시뮬레이션 결과, 기존의 Planar FeFET보다 강유전체(FE)에 걸리는 field의 세기가 더 크며, 이로 인해 분극이 향상되는 것이 확인되었고 이는 더 넓은 MW와 Program/Erase Speed로 이어짐    
  - 또한, SiO2 IL에 걸리는 field의 세기가 크게 감소함으로써 FeFET의 Retention & Endurance 특성이 향상됨을 제시    

&nbsp;

## 1. Introduction   

&nbsp;

- **기존 FeFET의 한계**   
  - FeFET은 단일 소자 단위에서 Non-destructive & High-speed Write가 가능하기 때문에 차세대 NVM 소자로써 받아들여지는 동시에 CMOS 호환성이 높은 HfO2이 도핑을 통해 강유전성을 가진다는 점에서 높이 평가됨    
  - 다만, Program/Erase/Read 동작은 구현되었지만, Endurance와 같은 일부 특성에 있어 아직 부족한 점이 많음    
    - 일반적으로 FeFET은 SiO2 / Doped HfO2 / Metal Gate 구조를 가지는데, 여기서 1nm 두께의 SiO2 층은 **Depolarization field를 억제**하고 **강유전체층(FE)에 걸리는 Voltage Drop을 최대한 확보하기 위해** 반드시 필요함    
    - 하지만, SiO2 Interfacial Layer(IL)을 얇게 가져가면, FE에 걸리는 Voltage Drop은 증가하지만, **IL 자체에 걸리는 field의 세기가 절연층의 Breakdown field와 유사한 수준으로 크기 때문에** FeFET의 내구성(Endurance)는 10⁶회 미만으로 제한됨   

&nbsp;

- **Recessed Channel FeFET 제시**   
  - 본 논문에서는 FE에 걸리는 Voltage Drop을 최대화하면서도 IL에 걸리는 field의 세기를 최소화하기 위해 Recessed Channel 구조의 FeFET인 R-FeFET을 제시함   
  - TCAD 시뮬레이션 결과, 동일한 IL & FE 두께를 가진 기존의 Planar FeFET(P-FeFET) 대비 R-FeFET이 더 향상된 MW와 Program/Erase Speed를 보여줌    
  - 또한, 두 FeFET에 동일한 Program/Erase bias를 인가했을 때, IL에 걸리는 field의 세기가 감소함으로써 Endurance 또한 향상될 것으로 예상함   

&nbsp;

## 2. Model Calibration    

&nbsp;

- **MFM Capacitor Process Flow**   
  - 강유전성 Parameter를 추출하기 위해 $$\text{TiN}$$-$$\text{Hf}_{0.5}\text{Zr}_{0.5}\text{O}_2$$-$$\text{TiN}$$로 구성된 MFM Capacitor를 제작했으며 Process Flow는 다음과 같음    
    - Bulk-Si Substrate에 Sputtering을 통해 TiN 증착    
    - $$\text{Hf}_{0.5}\text{Zr}_{0.5}\text{O}_2$$(HZO)를 ALD로 증착   
      - Deposition Cycle은 HfO2 1 cycle, ZrO2 1 cycle로 구성    
      - 50회의 Deposition Cycle을 통해 10nm 두께의 HZO 박막 증착    
    - HZO 박막 위에 Sputtering을 통해 TiN을 증착   
  - 강유전성을 형성하기 위해 정방정계(Orthorhombic Phase)을 생성해야 하므로, N2 대기에서 500°C에서 30s간 RTA를 수행함    


&nbsp;

<div align="center">
  <img src="/assets/images/Ferro/1.png" width="60%" height="60%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **강유전성 Parameter 측정**   
  - **P-E 특성 측정**   
    - Aglient B1500A와 Fast IV 측정 모듈(WFGMU-B1530A)를 사용    
    - 위 Fig.1(a)에서는 HZO 박막의 P-E curve가 강유전체의 전형적인 Counter-clockwise Hysteresis curve를 보임을 확인 가능    
  - **분극 반응 시간($$τ_p$$) 측정**   
    - 분극 반응 시간(Polarization Response Time, $$τ_p$$)은 시간에 대한 분극의 변화(P-T curve)를 통해 측정을 수행하며, -3V ~ 3V의 삼각파 Pulse를 다양한 Ramp time(0.1μs ~ 10μs)으로 인가함      
    - Fig.1(b)~Fig.1(d)는 인가한 전압과 분극 사이에 Time Delay가 있음을 보여줌   

&nbsp;

- **분극 반응 시간($$τ_p$$)**   
  - Fig.1(b)~Fig.1(d)를 보면 Ramp time이 길어질수록 분극의 크기는 커지면서, Time Delay도 줄어듦을 확인 가능    
    - 이는 강유전체의 분극 스위칭이 짧은 Ramp time에 즉각적으로 반응할만큼 빠르지 않기 때문으로 이에 대한 원인이 바로 **분극 반응 시간($$τ_p$$)**에 해당함   
  - 결과적으로 FE에 걸리는 field의 세기가 부족하기 때문에 분극이 완전히 이루어지지 않기 때문에 이를 해결하기 위해서는 **충분한 Ramp time 또는 큰 세기의 field가 FE에 걸려야함**   

&nbsp;

- **Preisach Model Calibration**   
  - TCAD Simulation에서 HZO의 강유전성을 재현하기 위해서는 Single Domain Switching이 아니라 **Multi Domai Switching**을 적용해야 하므로 본 논문에서는 25의 유전율을 가지는 강유전성 소재에 [Preisach model](https://miniharu22.github.io/device%20paper%20review/fe0/#4-neuromorphic-device)을 적용함   
  - 포화 분극(Saturation Polarization, $$P_s$$), 잔류 분극(Remanent Polarization, $$P_r$$), 항전계(Coercive Field, $$E_C$$), 분극 반응시간($$τ_p$$)은 앞서 측정된 P-E & P-T curve에 맞춰 보정을 수행    
    - Fig.1(a)~Fig.1(d)는 [$$P_s$$ = 40μC/cm², $$P_r$$ = 20μC/cm², $$E_C$$ = 0.67 MV/cm](https://miniharu22.github.io/device%20paper%20review/fe1/#2-device-calibration), $$τ_p$$ = 250ns를 적용했을 때, 시뮬레이션 결과와 실제 측정값이 일치함을 보여줌    

&nbsp;

## 3. Result & Discussion    
### 3-1. About Planer-FeFET  

&nbsp;

<div align="center">
  <img src="/assets/images/Ferro/2.png" width="60%" height="60%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **P-FeFET Fabrication**   
  - 본 논문에서 n-type P-FeFET은 다음과 같이 Self-aligned & Gate-first 공정으로 제작됨(P-FeFET의 구조는 Fig.2(a) 참고)   
  - Piranha & RCA cleaning 이후, SiO2/$$\text{Hf}_{0.5}\text{Zr}_{0.5}\text{O}_2$$/TiN 순으로 Gate Stack을 구성   
    - O2 대기에서 900°C에서 10s 간의 RTA를 통해 SiO2 IL을 형성    
    - $$\text{Hf}_{0.5}\text{Zr}_{0.5}\text{O}_2$$와 TiN은 MFM Capacitor와 동일한 공정(ALD 및 Sputtering)을 통해 IL 위에 순차적으로 증착    

&nbsp;

<div align="center">
  <img src="/assets/images/Ferro/3.png" width="60%" height="60%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **P-FeFET 측정**   
  - FeFET의 Hysteresis Transfer curve를 추출하기 위해 $$V_D$$ = 50mV로 고정, $$V_G$$ Sweep을 수행(Foward ↔ Reverse)   
  - Fig.3(a)에서 P-FeFET의 Hysteresis Transfer curve를 확인할 수 있으며, $$I_D$$ = 10⁻⁹A 에서 약 0.6V의 Counter-clockwise MW가 존재함을 알 수 있음    

&nbsp;

### 3-2. About Recessed-FeFET   

&nbsp;

<div align="center">
  <img src="/assets/images/Ferro/2.png" width="60%" height="60%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **R-FeFET Fabrication**   
  - Fig.2(b)는 본 논문에서 제시된 R-FeFET 소자의 구조를 도식화한 것으로 Gate-last 공정을 통해 구현가능하며 자세한 과정은 다음과 같음    
    - Dummy Gate 형성 후, Ion Implantation을 통해 S/D를 Define   
    - ILD 증착 후, CMP를 통해 Dummy Gate가 노출될 때까지 평탄화를 수행   
    - Dummy Gate 제거 후, Si Substrate를 식각하여 S/D 하부에 곡면형(Round-shape)의 채널을 형성    
    - IL을 형성 후, Si가 식각된 영역에 FE와 Gate Metal을 순차적으로 증착    
      - Gate Metal의 증착은 ALD로 진행했음에 주의(P-FeFET은 Sputtering을 사용)  
    - CMP를 통해 Gate Metal을 Patterning    

&nbsp;

<div align="center">
  <img src="/assets/images/Ferro/3.png" width="60%" height="60%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **R-FeFET 측정**   
  - P-FeFET과의 비교를 위해 R-FeFET은 Recessed Channel 구조를 제외하면 $$L_{eff}$$, IL/FE THK, S/D Overlap 등 동일한 Device paramter를 가지도록 설계됨    
  - Fig.3(a)에서는 R-FeFET의 Hysteresis Transfer curve가 plot되어 있으며, P-FeFET 대비 더 넓은 MW와 더 Steep한 SS를 가지고 있음을 알 수 있음(P-FeFET의 MW가 약 0.6V인데에 반해 R-FeFET의 MW는 약 1V에 달함)   

&nbsp;

### 3-3. FE/IL Field Analysis    

&nbsp;

<div align="center">
  <img src="/assets/images/Ferro/3.png" width="60%" height="60%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **FE에 걸리는 field 분석**   
  - R-FeFET에서 MW가 향상되는 원인을 분석하기 위해 P-FeFET과 R-FeFET의 IL/FE에 걸리는 field를 추출하여 비교/분석을 수행    
  - Fig.3(b)와 Fig.3(c)를 보면, $$V_G$$ = 1.5V일 때, R-FeFET의 FE에 걸리는 field의 세기가 P-FeFET보다 더 큰 것을 확인 가능하며, **Gate Metal에 가까울수록 field의 세기가 커지는 경향성이 나타남**(두 소자의 IL/FE THK는 동일)    
    - 이는 Gauss's law로 설명 가능한데, Fig.2(c)에서 확인 가능하듯이, **강유전체가 Gate Metal에 가까울수록 중심으로부터의 반경($$R_{FE}$$)이 작기 때문에, 더 강한 field가 형성되기 때문**    
    - 따라서, FE에 걸리는 전기장의 세기에 분극이 비례한다는 점을 고려하면, R-FeFET에서 더 넓은 MW가 형성되는 것을 알 수 있음   

&nbsp;

- **IL field와 Endurance 분석**  
  - Fig3.(b)와 Fig3.(c)를 보면, R-FeFET에서 IL에 걸리는 field의 세기가 P-FeFET 대비 감소한다는 것을 알 수 있는데, 특히 Fig.3(a)의 Inset을 보면 **IL이 얇아질수록 field 약화가 비례하여 증가한다는 것을 알 수 있음**   
    - Program/Erase Cycling 과정에서 강한 field가 IL에 인가됨에 따라 발생하는 Stress로 인해 FeFET의 Endurance가 열화됨을 고려하면 R-FeFET에서 Endurance가 향상될 수 있음을 예측가능함    
  - 하지만, R-FeFET에서 곡면이 아닌 평평한 영역(Flat region)에서는 field의 세기가 P-FeFET과 별 차이가 없음을 알 수 있는데, 이 경우에는 Recess Channel을 형성하기 위해 Silicon Substrate를 식각하는 과정에서 Flat region의 Height($$H_{\text{flat}}$$)을 조절할 수 있기 때문에 큰 문제가 되지 않음    

&nbsp;

- **IL field와 Retention**   
  - FeFET의 Retention loss는 Gate Leakage current에 의한 Charge Trapping에 기인하는데, **Trapped Charge가 강유전체의 분극을 상쇄하기 때문**   
  - 따라서, R-FeFET의 IL field 감소 효과는 Gate Leakage의 감소로 이어질 수 있기 때문에 결과적으로 Retention Loss를 감소시킬 수 있을 것으로 예상됨     

&nbsp;

<div align="center">
  <img src="/assets/images/Ferro/4.png" width="60%" height="60%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **반지름에 대한 MW의 경향성**    
  - 본 논문에서는 Recessed Channel의 반지름(radius)에 따른 MW 향상에 대해서도 분석을 수행함    
  - Fig.4(d)에 따르면, 반지름이 20nm에서 40nm로 바꿔더라도 R-FeFET의 MW는 P-FeFET보다 여전히 더 넓지만, **FE에 걸리는 field의 세기가 감소함에 따라 MW의 증가율은 점차 감소하는 경향을 보임**    
    - 즉, R-FeFET에서 FE field의 향상과 IL field의 감소를 동시에 극대화하기 위해서는 Scaling을 통해 Recessed channel의 반지름을 감소시켜야 함     

&nbsp;

- **SS와 FE field의 상관관계**    
  - 본 논문에서는 R-FeFET에서 SS가 더 steep한 이유가 FE field의 증가와 관련이 있다고 제시함    
  - FeFET 기반 메모리에서는 $$V_G$$ Sweep 과정에서 Transfer curve를 측정할 때, **분극 스위칭에 의해 내부 게이트 전압이 순간적으로 증폭(Amplification)되는데, 이로 인해 SS를 더 steep하게 만드는 효과가 있음**    
  - R-FeFET은 FE에 걸리는 field의 세기를 증가시키므로 분극량이 증가하는데, 이로 인해 Voltage Amplification 효과 또한 더 큰 관계로 P-FeFET보다 더 steep한 SS 특성을 보이는 것으로 해석됨    

&nbsp;

<div align="center">
  <img src="/assets/images/Ferro/4.png" width="60%" height="60%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **Program/Erase Speed 측정**   
  - R-FeFET의 Program/Erase Speed를 측정하기 위해 $$V_{pgm}$$, $$V_{ers}$$를 비롯한 Pulse를 Pulse Width($$t_w$$)에 대해 인가함    
  - **Speed 측정**   
    - P-FeFET과 R-FeFET에 먼저 $$V_{ers}$$ = -4V를 1μs 동안 인가하여 Erase를 수행 후, Program Pulse를 인가하여 Program을 수행    
    - Erase state와 Program state 간의 분극 차이($$\Delta P_r$$)는 강유전체로부터 추출되었으며, 이는 Program Speed의 지표로써 사용(Fig.5(a) 참고)    
      - $$\Delta P$$는 강유전체의 전 영역에 걸친 field의 불균일한 분포를 고려하여 평균값으로 계산    
    - 위 과정은 $$V_{pgm}$$(2V ~ 4V)와 $$t_w$$(25ns ~ 2.5μs)에 대해 다양한 조건에서 반복적으로 측정을 수행함   
    - Erase Speed도 동일한 방식으로 측정을 수행(4V로 Program → Erase → $$\Delta P_r$$ 추출)    
  - 그 결과, Fig.5(b)를 보면 **R-FeFET이 P-FeFET 대비 더 빠른 Program/Erase Speed를 가진다는 것을 확인할 수 있음**   
    - 이는 강유전체의 분극량은 FE에 걸리는 field의 세기에 비례하므로 R-FeFET에서 향상된 FE field가 더 빠른 Program/Erase Speed로 귀결되기 때문    

&nbsp;

## 4. Summary   

&nbsp;

- **R-FeFET의 장점**   
  - FE에 걸리는 **field의 세기는 증가**시키면서, **IL에 걸리는 field의 세기는 감소**시킴   
    - 강유전체가 **Gate Metal에 더 가까워짐에 따라 FE field가 증가함으로써 분극량이 증가**, 더 넓은 MW가 형성됨    
    - **IL THK가 얇아질수록 IL field의 세기가 더욱 감소하므로 소자에 걸리는 Stress가 감소함에 따라** Endurance가 향상됨   
    - **IL Field가 감소함에 따라 Gate Leakage 현상이 감소, Charge Trapping이 줄어듦으로써 분극 상쇄가 감소되기에** Retention Loss가 저하됨    
    - **FE field의 세기가 증가함에 따라 강유전체의 분극량이 증가하여** 더 빠른 Program/Erase Speed로 이어짐      

&nbsp;


