# Tecniche avanzate
## Eccezioni e Interrupt
 **Eccezione** = Eventi che modificano il normale ordine di esecuzione del programma, solitamente si riferisce ed un evento interno alla CPU (intenzionali o no).
 
 **Interrupt** = Solitamente si riferisce ad un evento esterno (I/O).
 
 ### Protocolli Interrupt
 #### 80x86
 1. Device esterno invia interrupt.
 2. La cpu rileva l'interrupt.
 3. La cpu legge il tipo di interrupt.
 4. La cpu salva la processur status word (PSW) e l'indirizzo di ritorno nello stack.
 5. La cpu resetta l'interrupt flag disabilitando interrupt esterni.
 6. Usando il tipo di interrupt come indice il processore legge dalla interrupt vector table l'indirizzo a cui saltare.
 7. La cpu salta all'interrupt service routine.

 #### ARM
 1. Device esterno invia interrupt.
 2. La cpu rileva l'interrupt.
 3. La cpu pusha nello stack le info riguardo il currest stack frame (8 registri tra cui il program counter e il processor status register).
 4. La cpu aggiorna i flag del processore e salta all'indirizzo dato dal tipo di interrupt. su questo indirizzo si trova la interrupt service routine.

### Exception precise
Se la pipeline può essere interrotta in modo che:
- le istruzioni prima dell'istruzione che ha causato l'eccezione possano essere completate.
- l'istruzione seguente può essere rieseguita da capo.

## Processori superscalari
È possibile integrare diverse pipeline in parallelo.

### Multiple Issue Static Scheduling
Su MIPS due istruzioni possono essere eseguite nello stesso clock cycle se:
- una è una load, store, branch o integer ALU operation.
- l'altra è una qualsiasi FP operation.

Ad ogni ciclo di clock vengono fetchate 2 istruzioni (da cache o memoria). se le istruzioni appartengono a diversi blocchi di cache, diversi procesori fetchano una sola istruzione.
nella maggior parte dei casi, le istruzioni possono contenere solo una branch instruction

#### FP register contention
Quando la prima istruzione è una fp load, store o move è probabile una contesa per una FP register port. le possibili soluzioni sono:
- Forzare la prima istruzione ad essere eseguita da sola.
- Dare al FP register file una porta addizionale.

#### Criticalità CDB
Common data bus, per permettere di scrivere più istruzioni sopra bisogna duplicare il bus al costo di più area.

## Parallelismo thread
Thread = processo con le proprie istruzioni e i propri dati. Può corrispondere a:
- Un processo all'interno di un programma parallelo composto da diversi processi.
- Un processo indipendente.

### Multithreading
Combinare instruction level parallelism (ILP) e thread level parallelism (TLP). Diversi thread devono poter condividere le unità funzionali di un singolo processore.
Richiede:
- Indipendenza di stato(register file, PC, page table ecc).
- Accesso indipendente in memoria(ad esempio tramite memoria virtuale).
- Meccanismi per switchare i thread.

#### Tipi di multithread
- **Fine-grained multithreading**: lo switch da un thread all'altro avviene ad *ogni* colpo di clock.
	- Round-Robin, la cpu deve switchare thread in maniera efficente
	- *Pro*: Quando un'istruzione è stallata, altre istruzioni vengono eseguite altre istruzioni in altri thread, evitando perdita di performance
	- *Contro*: I thread individuali potrebbero essere rallentati dall'esecuzione concorrente di altri thread.
- **Coarse-grained multithreading**: lo switch aviene solo quando si verifica uno stallo.
	- *Pro*: Non è necessario che il thread switch sia efficente
	- *Contro*: Perdita di performance su stalli brevi
- **Simultaneous Multithreading**: combina fine-grained e approcci superscalari.
	- Issue di istruzioni multiple da thread indipendenti usando dynamic scheduling

Per implementare SMT in un processore out-of-order è necessario:
- Aggiungere *Renaming Table* per ogni thread
- Mantenere diversi PCs
- Permettere alle istruzioni da thread diversi di effettuare il commit (richiede una ROB diversa per ogni thread).

SMT è vantaggioso per programmi interi e varia molto per programmi floating point.
Il trend degli ultimi anni non è SMT, ma l'implementazione di diverse cpu nello stesso chip (Multicore).