<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:02.242</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.04.28</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2021-0055236</applicationNumber><claimCount>14</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로기판 및 이를 포함하는 패키지 기판</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND PACKAGE SUBSTRATE HAVING THE SAME</inventionTitleEng><openDate>2022.11.04</openDate><openNumber>10-2022-0148007</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.04.03</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/28</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/12</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/28</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 회로 기판은 제1 절연층; 및 상기 절연층의 상면에 배치된 제1 회로 패턴;을 포함하고, 상기 제1 회로 패턴은, 트레이스 및 패드를 포함하고, 상기 제1 회로 패턴의 트레이스의 제1 선폭은 7㎛ 이하이고, 상기 제1 회로 패턴의 트레이스들 사이의 제1 간격은, 상기 트레이스의 상기 제1 선폭보다 작다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 절연층; 및상기 제1 절연층의 상면에 배치된 제1 회로 패턴;을 포함하고,상기 제1 회로 패턴은, 트레이스 및 패드를 포함하고,상기 제1 회로 패턴의 트레이스의 제1 선폭은 7㎛ 이하이고,상기 제1 회로 패턴의 트레이스들 사이의 제1 간격은,상기 트레이스의 상기 제1 선폭보다 작은,회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 절연층은, 최상측에 배치된 제1 최외측 절연층이고,상기 제1 회로 패턴은, 상기 제1 최외측 절연층의 상면에 매립된 제1 최외측 회로 패턴인,회로 기판. </claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 제1 절연층은,상기 제1 회로 패턴과 수직 방향으로 오버랩되는 제1 영역과,상기 제1 영역 이외의 제2 영역을 포함하고,상기 제1 절연층의 상기 제2 영역의 상면의 적어도 일부는,상기 제1 회로 패턴의 상면보다 높게 위치하는,회로 기판.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 제1 절연층의 상기 제2 영역의 상면은 상측 방향으로 볼록한 곡면을 가지는,회로 기판.</claim></claimInfo><claimInfo><claim>5. 제3항에 있어서,상기 제1 절연층의 상기 제2 영역은,상기 제1 회로 패턴의 복수의 트레이스들 사이에 대응하는 제2-1 영역과,상기 제1 회로 패턴의 트레이스와 패드 사이, 또는 복수의 패드들 사이에 대응하는 제2-2 영역을 포함하고,상기 제1 절연층의 상기 제2-1 영역의 상면의 높이는,상기 제1 절연층의 상기 제2-2 영역의 상면의 높이와 다른,회로 기판.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 제1 절연층의 상기 제2-1 영역의 상면은,상기 제1 절연층의 상기 제2-2 영역의 상면보다 높게 위치하는,회로 기판.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 제1 절연층의 하면에 배치된 제2 절연층; 및상기 제1 절연층의 하면과 상기 제2 절연층의 상면 사이에 배치되는 제2 회로 패턴을 포함하고,상기 제1 회로 패턴의 10점 평균 표면 거칠기(Rz)는,상기 제2 회로 패턴의 10점 평균 표면 거칠기(Rz)와 다른,회로 기판.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 제1 회로 패턴의 10점 평균 표면 거칠기(Rz)는,상기 제2 회로 패턴의 10점 평균 표면 거칠기(Rz)보다 작은,회로 기판.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 제1 회로 패턴의 10점 평균 표면 거칠기(Rz)는,0.01㎛ 내지 0.5㎛ 사이의 범위를 가지는,회로 기판.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서,상기 제1 절연층의 상면에 배치된 보호층을 포함하고,상기 보호층의 하면은,상기 제1 절연층의 상기 제2 영역의 상면에 대응하는 곡면을 가지는,회로 기판.</claim></claimInfo><claimInfo><claim>11. 복수의 절연층;상기 복수의 절연층 중 제1 최외측에 배치된 절연층의 상면에 배치되고, 트레이스 및 패드를 포함하는 제1 회로 패턴;상기 복수의 절연층 사이에 배치되는 제2 회로 패턴 및 제3 회로 패턴;상기 복수의 절연층 중 제2 최외측에 배치된 절연층의 하면에 배치되는 제4 회로 패턴;상기 제1 절연층의 상기 패드의 상면에 배치되는 제1 접속부;상기 제1 접속부 상에 배치되는 칩; 및상기 제1 최외측에 배치된 절연층 상에 배치되고, 상기 칩을 몰딩하는 몰딩층을 포함하고,상기 제1 회로 패턴의 트레이스의 제1 선폭은 7㎛ 이하이고,상기 제1 회로 패턴의 트레이스들 사이의 제1 간격은 상기 트레이스의 상기 제1 선폭보다 작으며,상기 제1 최외측에 배치된 절연층은,상기 제1 회로 패턴과 수직 방향으로 오버랩되는 제1 영역과,상기 제1 영역 이외의 제2 영역을 포함하고,상기 제1 절연층의 상기 제2 영역의 상면은 상기 제1 회로 패턴의 상면보다 높은,패키지 기판.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 몰딩층은,상기 제1 최외측에 배치된 절연층의 상면과 직접 접촉하는,패키지 기판.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서,상기 제1 최외측에 배치된 절연층의 상기 제2 영역의 상면은 상측 방향으로 볼록한 곡면을 가지고,상기 몰딩층과 상기 제1 최외측에 배치된 절연층의 상기 제2영역 사이에 배치된 보호층을 포함하며,상기 보호층의 하면은, 상기 제1 최외측에 배치된 절연층의 상기 제2 영역의 상면에 대응하는 곡면을 포함하는,패키지 기판.</claim></claimInfo><claimInfo><claim>14. 제11항에 있어서,상기 칩은 폭 방향으로 상호 이격되어 배치되는 제1 칩 및 제2 칩을 포함하고,상기 제1 칩은 센트랄 프로세서(CPU)에 대응하고,상기 제2 칩은 그래픽 프로세서(GPU)에 대응하는, 패키지 기판.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KWON, MYUNG JAE</engName><name>권명재</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>NAM, SANG HYUCK</engName><name>남상혁</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>HAN, JOON WOOK</engName><name>한준욱</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2021.04.28</receiptDate><receiptNumber>1-1-2021-0498901-20</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.04.03</receiptDate><receiptNumber>1-1-2024-0370701-42</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.07.15</receiptDate><receiptNumber>9-5-2025-0671007-82</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020210055236.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c936245fa297ff4c497aa2b8dba662e1e3f369dafa4531f525552ee3016288a08feef4d9c97e020fc4640abedfa581e4aecd1f43ef42891d6fd</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfa9c92a646c05de677b0dd373ca8aef8e53b2d26b4ae9a21556fb4b05c60ec82ba90922de0c3be3597ed0a5ebc86a1c845b6ed2acac97cd8b</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>