Fitter report for snake
Tue Jan 07 16:43:20 2020
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Tue Jan 07 16:43:20 2020      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; snake                                      ;
; Top-level Entity Name              ; snake                                      ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C10E144C8                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 4,513 / 10,320 ( 44 % )                    ;
;     Total combinational functions  ; 4,400 / 10,320 ( 43 % )                    ;
;     Dedicated logic registers      ; 452 / 10,320 ( 4 % )                       ;
; Total registers                    ; 452                                        ;
; Total pins                         ; 43 / 95 ( 45 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 4 / 46 ( 9 % )                             ;
; Total PLLs                         ; 0 / 2 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C10E144C8                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.10        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  36.7%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; data_r[0]   ; Missing drive strength and slew rate ;
; data_r[1]   ; Missing drive strength and slew rate ;
; data_r[2]   ; Missing drive strength and slew rate ;
; data_r[3]   ; Missing drive strength and slew rate ;
; data_r[4]   ; Missing drive strength and slew rate ;
; data_r[5]   ; Missing drive strength and slew rate ;
; data_r[6]   ; Missing drive strength and slew rate ;
; data_r[7]   ; Missing drive strength and slew rate ;
; data_g[0]   ; Missing drive strength and slew rate ;
; data_g[1]   ; Missing drive strength and slew rate ;
; data_g[2]   ; Missing drive strength and slew rate ;
; data_g[3]   ; Missing drive strength and slew rate ;
; data_g[4]   ; Missing drive strength and slew rate ;
; data_g[5]   ; Missing drive strength and slew rate ;
; data_g[6]   ; Missing drive strength and slew rate ;
; data_g[7]   ; Missing drive strength and slew rate ;
; data_b[0]   ; Missing drive strength and slew rate ;
; data_b[1]   ; Missing drive strength and slew rate ;
; data_b[2]   ; Missing drive strength and slew rate ;
; data_b[3]   ; Missing drive strength and slew rate ;
; data_b[4]   ; Missing drive strength and slew rate ;
; data_b[5]   ; Missing drive strength and slew rate ;
; data_b[6]   ; Missing drive strength and slew rate ;
; data_b[7]   ; Missing drive strength and slew rate ;
; comm[0]     ; Missing drive strength and slew rate ;
; comm[1]     ; Missing drive strength and slew rate ;
; comm[2]     ; Missing drive strength and slew rate ;
; comm[3]     ; Missing drive strength and slew rate ;
; d7_1[0]     ; Missing drive strength and slew rate ;
; d7_1[1]     ; Missing drive strength and slew rate ;
; d7_1[2]     ; Missing drive strength and slew rate ;
; d7_1[3]     ; Missing drive strength and slew rate ;
; d7_1[4]     ; Missing drive strength and slew rate ;
; d7_1[5]     ; Missing drive strength and slew rate ;
; d7_1[6]     ; Missing drive strength and slew rate ;
; COMM_CLK[0] ; Missing drive strength and slew rate ;
; COMM_CLK[1] ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4956 ) ; 0.00 % ( 0 / 4956 )        ; 0.00 % ( 0 / 4956 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4956 ) ; 0.00 % ( 0 / 4956 )        ; 0.00 % ( 0 / 4956 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4946 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/jiazheng/Sync/ncnu/class/DigitalLogic/FPGA-Snake/snake/output_files/snake.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 4,513 / 10,320 ( 44 % ) ;
;     -- Combinational with no register       ; 4061                    ;
;     -- Register only                        ; 113                     ;
;     -- Combinational with a register        ; 339                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 1578                    ;
;     -- 3 input functions                    ; 1261                    ;
;     -- <=2 input functions                  ; 1561                    ;
;     -- Register only                        ; 113                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 3180                    ;
;     -- arithmetic mode                      ; 1220                    ;
;                                             ;                         ;
; Total registers*                            ; 452 / 10,744 ( 4 % )    ;
;     -- Dedicated logic registers            ; 452 / 10,320 ( 4 % )    ;
;     -- I/O registers                        ; 0 / 424 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 352 / 645 ( 55 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 43 / 95 ( 45 % )        ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 3                       ;
; M9Ks                                        ; 0 / 46 ( 0 % )          ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 4 / 46 ( 9 % )          ;
; PLLs                                        ; 0 / 2 ( 0 % )           ;
; Global clocks                               ; 3 / 10 ( 30 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 12% / 11% / 13%         ;
; Peak interconnect usage (total/H/V)         ; 21% / 20% / 23%         ;
; Maximum fan-out                             ; 359                     ;
; Highest non-global fan-out                  ; 347                     ;
; Total fan-out                               ; 14430                   ;
; Average fan-out                             ; 2.85                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 4513 / 10320 ( 44 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 4061                  ; 0                              ;
;     -- Register only                        ; 113                   ; 0                              ;
;     -- Combinational with a register        ; 339                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1578                  ; 0                              ;
;     -- 3 input functions                    ; 1261                  ; 0                              ;
;     -- <=2 input functions                  ; 1561                  ; 0                              ;
;     -- Register only                        ; 113                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 3180                  ; 0                              ;
;     -- arithmetic mode                      ; 1220                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 452                   ; 0                              ;
;     -- Dedicated logic registers            ; 452 / 10320 ( 4 % )   ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 352 / 645 ( 55 % )    ; 0 / 645 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 43                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4 / 46 ( 9 % )        ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 3 / 12 ( 25 % )       ; 0 / 12 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 14507                 ; 5                              ;
;     -- Registered Connections               ; 1571                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 6                     ; 0                              ;
;     -- Output Ports                         ; 37                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clear        ; 121   ; 7        ; 23           ; 24           ; 14           ; 347                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk          ; 22    ; 1        ; 0            ; 11           ; 0            ; 63                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; direction[0] ; 111   ; 7        ; 30           ; 24           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; direction[1] ; 112   ; 7        ; 28           ; 24           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; direction[2] ; 113   ; 7        ; 28           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; direction[3] ; 114   ; 7        ; 28           ; 24           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; COMM_CLK[0] ; 120   ; 7        ; 23           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COMM_CLK[1] ; 119   ; 7        ; 23           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; comm[0]     ; 83    ; 5        ; 34           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; comm[1]     ; 84    ; 5        ; 34           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; comm[2]     ; 85    ; 5        ; 34           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; comm[3]     ; 86    ; 5        ; 34           ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; d7_1[0]     ; 124   ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; d7_1[1]     ; 125   ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; d7_1[2]     ; 126   ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; d7_1[3]     ; 127   ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; d7_1[4]     ; 128   ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; d7_1[5]     ; 129   ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; d7_1[6]     ; 132   ; 8        ; 13           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; data_b[0]   ; 64    ; 4        ; 25           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; data_b[1]   ; 65    ; 4        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; data_b[2]   ; 66    ; 4        ; 28           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; data_b[3]   ; 67    ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; data_b[4]   ; 68    ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; data_b[5]   ; 69    ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; data_b[6]   ; 70    ; 4        ; 32           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; data_b[7]   ; 71    ; 4        ; 32           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; data_g[0]   ; 135   ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; data_g[1]   ; 136   ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; data_g[2]   ; 137   ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; data_g[3]   ; 138   ; 8        ; 7            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; data_g[4]   ; 141   ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; data_g[5]   ; 142   ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; data_g[6]   ; 143   ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; data_g[7]   ; 144   ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; data_r[0]   ; 72    ; 4        ; 32           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; data_r[1]   ; 73    ; 5        ; 34           ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; data_r[2]   ; 74    ; 5        ; 34           ; 2            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; data_r[3]   ; 75    ; 5        ; 34           ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; data_r[4]   ; 76    ; 5        ; 34           ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; data_r[5]   ; 77    ; 5        ; 34           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; data_r[6]   ; 79    ; 5        ; 34           ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; data_r[7]   ; 80    ; 5        ; 34           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 86       ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; comm[3]                 ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; d7_1[6]                 ; Dual Purpose Pin          ;
; 137      ; DATA5                       ; Use as regular IO        ; data_g[2]               ; Dual Purpose Pin          ;
; 138      ; DATA6                       ; Use as regular IO        ; data_g[3]               ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 13 ( 38 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 8 ( 0 % )    ; 2.5V          ; --           ;
; 3        ; 0 / 11 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 9 / 14 ( 64 % )  ; 2.5V          ; --           ;
; 5        ; 11 / 14 ( 79 % ) ; 2.5V          ; --           ;
; 6        ; 1 / 10 ( 10 % )  ; 2.5V          ; --           ;
; 7        ; 11 / 13 ( 85 % ) ; 2.5V          ; --           ;
; 8        ; 11 / 12 ( 92 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 23         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 23       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; data_b[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 90         ; 4        ; data_b[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ; 93         ; 4        ; data_b[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 94         ; 4        ; data_b[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 96         ; 4        ; data_b[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 97         ; 4        ; data_b[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 98         ; 4        ; data_b[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 99         ; 4        ; data_b[7]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 100        ; 4        ; data_r[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 102        ; 5        ; data_r[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 103        ; 5        ; data_r[2]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 104        ; 5        ; data_r[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 106        ; 5        ; data_r[4]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 107        ; 5        ; data_r[5]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ; 111        ; 5        ; data_r[6]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ; 113        ; 5        ; data_r[7]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; comm[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 84       ; 118        ; 5        ; comm[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 119        ; 5        ; comm[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 120        ; 5        ; comm[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; direction[0]                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 155        ; 7        ; direction[1]                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 156        ; 7        ; direction[2]                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 157        ; 7        ; direction[3]                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; COMM_CLK[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 164        ; 7        ; COMM_CLK[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 165        ; 7        ; clear                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; d7_1[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 174        ; 7        ; d7_1[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 175        ; 7        ; d7_1[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ; 176        ; 7        ; d7_1[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 128      ; 177        ; 8        ; d7_1[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 129      ; 178        ; 8        ; d7_1[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; d7_1[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; data_g[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 187        ; 8        ; data_g[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 190        ; 8        ; data_g[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 191        ; 8        ; data_g[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; data_g[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 201        ; 8        ; data_g[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 202        ; 8        ; data_g[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 203        ; 8        ; data_g[7]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                 ; Library Name ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------+--------------+
; |snake                                ; 4513 (1588) ; 452 (389)                 ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 43   ; 0            ; 4061 (1199)  ; 113 (110)         ; 339 (271)        ; |snake                                                                                              ; work         ;
;    |divfreq:DIV01|                    ; 36 (36)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 1 (1)             ; 25 (25)          ; |snake|divfreq:DIV01                                                                                ; work         ;
;    |divfreq_mv:DIV02|                 ; 51 (51)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 2 (2)             ; 35 (35)          ; |snake|divfreq_mv:DIV02                                                                             ; work         ;
;    |lpm_divide:Mod0|                  ; 551 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 551 (0)      ; 0 (0)             ; 0 (0)            ; |snake|lpm_divide:Mod0                                                                              ; work         ;
;       |lpm_divide_kno:auto_generated| ; 551 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 551 (0)      ; 0 (0)             ; 0 (0)            ; |snake|lpm_divide:Mod0|lpm_divide_kno:auto_generated                                                ; work         ;
;          |abs_divider_lbg:divider|    ; 551 (11)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 551 (11)     ; 0 (0)             ; 0 (0)            ; |snake|lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider                        ; work         ;
;             |alt_u_div_v5f:divider|   ; 499 (499)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 499 (499)    ; 0 (0)             ; 0 (0)            ; |snake|lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider  ; work         ;
;             |lpm_abs_9v9:my_abs_num|  ; 41 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 0 (0)            ; |snake|lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num ; work         ;
;    |lpm_divide:Mod1|                  ; 491 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 491 (0)      ; 0 (0)             ; 0 (0)            ; |snake|lpm_divide:Mod1                                                                              ; work         ;
;       |lpm_divide_jno:auto_generated| ; 491 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 491 (0)      ; 0 (0)             ; 0 (0)            ; |snake|lpm_divide:Mod1|lpm_divide_jno:auto_generated                                                ; work         ;
;          |abs_divider_kbg:divider|    ; 491 (9)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 491 (9)      ; 0 (0)             ; 0 (0)            ; |snake|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider                        ; work         ;
;             |alt_u_div_t5f:divider|   ; 441 (441)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 441 (441)    ; 0 (0)             ; 0 (0)            ; |snake|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider  ; work         ;
;             |lpm_abs_9v9:my_abs_num|  ; 41 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 0 (0)            ; |snake|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num ; work         ;
;    |lpm_divide:Mod2|                  ; 554 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 554 (0)      ; 0 (0)             ; 0 (0)            ; |snake|lpm_divide:Mod2                                                                              ; work         ;
;       |lpm_divide_jno:auto_generated| ; 554 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 554 (0)      ; 0 (0)             ; 0 (0)            ; |snake|lpm_divide:Mod2|lpm_divide_jno:auto_generated                                                ; work         ;
;          |abs_divider_kbg:divider|    ; 554 (9)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 554 (9)      ; 0 (0)             ; 0 (0)            ; |snake|lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider                        ; work         ;
;             |alt_u_div_t5f:divider|   ; 488 (488)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 488 (488)    ; 0 (0)             ; 0 (0)            ; |snake|lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider  ; work         ;
;             |lpm_abs_9v9:my_abs_num|  ; 57 (57)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 0 (0)            ; |snake|lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num ; work         ;
;    |lpm_divide:Mod3|                  ; 596 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 593 (0)      ; 0 (0)             ; 3 (0)            ; |snake|lpm_divide:Mod3                                                                              ; work         ;
;       |lpm_divide_kno:auto_generated| ; 596 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 593 (0)      ; 0 (0)             ; 3 (0)            ; |snake|lpm_divide:Mod3|lpm_divide_kno:auto_generated                                                ; work         ;
;          |abs_divider_lbg:divider|    ; 596 (12)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 593 (9)      ; 0 (0)             ; 3 (3)            ; |snake|lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider                        ; work         ;
;             |alt_u_div_v5f:divider|   ; 538 (538)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 538 (538)    ; 0 (0)             ; 0 (0)            ; |snake|lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider  ; work         ;
;             |lpm_abs_9v9:my_abs_num|  ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 0 (0)            ; |snake|lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num ; work         ;
;    |lpm_divide:Mod4|                  ; 629 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 624 (0)      ; 0 (0)             ; 5 (0)            ; |snake|lpm_divide:Mod4                                                                              ; work         ;
;       |lpm_divide_kno:auto_generated| ; 629 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 624 (0)      ; 0 (0)             ; 5 (0)            ; |snake|lpm_divide:Mod4|lpm_divide_kno:auto_generated                                                ; work         ;
;          |abs_divider_lbg:divider|    ; 629 (12)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 624 (7)      ; 0 (0)             ; 5 (5)            ; |snake|lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider                        ; work         ;
;             |alt_u_div_v5f:divider|   ; 555 (555)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 555 (555)    ; 0 (0)             ; 0 (0)            ; |snake|lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider  ; work         ;
;             |lpm_abs_9v9:my_abs_num|  ; 62 (62)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 0 (0)            ; |snake|lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num ; work         ;
;    |lpm_mult:Mult0|                   ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |snake|lpm_mult:Mult0                                                                               ; work         ;
;       |mult_07t:auto_generated|       ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; |snake|lpm_mult:Mult0|mult_07t:auto_generated                                                       ; work         ;
;    |segment7:S1|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |snake|segment7:S1                                                                                  ; work         ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; data_r[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_r[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_r[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_r[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_r[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_r[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_r[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_r[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_g[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_g[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_g[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_g[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_g[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_g[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_g[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_g[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_b[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_b[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_b[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_b[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_b[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_b[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_b[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_b[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; comm[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; comm[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; comm[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; comm[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d7_1[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d7_1[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d7_1[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d7_1[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d7_1[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d7_1[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d7_1[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COMM_CLK[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COMM_CLK[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clear        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; direction[3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; direction[1] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; direction[0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; direction[2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------+
; Pad To Core Delay Chain Fanout                       ;
+------------------------+-------------------+---------+
; Source Pin / Fanout    ; Pad To Core Index ; Setting ;
+------------------------+-------------------+---------+
; clear                  ;                   ;         ;
;      - status[3][0]    ; 0                 ; 6       ;
;      - status[4][0]    ; 0                 ; 6       ;
;      - status[5][0]    ; 0                 ; 6       ;
;      - status[6][0]    ; 0                 ; 6       ;
;      - status[7][0]    ; 0                 ; 6       ;
;      - status[0][1]    ; 0                 ; 6       ;
;      - status[1][1]    ; 0                 ; 6       ;
;      - status[2][1]    ; 0                 ; 6       ;
;      - status[3][1]    ; 0                 ; 6       ;
;      - status[4][1]    ; 0                 ; 6       ;
;      - status[5][1]    ; 0                 ; 6       ;
;      - status[6][1]    ; 0                 ; 6       ;
;      - status[7][1]    ; 0                 ; 6       ;
;      - status[0][2]    ; 0                 ; 6       ;
;      - status[1][2]    ; 0                 ; 6       ;
;      - status[2][2]    ; 0                 ; 6       ;
;      - status[3][2]    ; 0                 ; 6       ;
;      - status[4][2]    ; 0                 ; 6       ;
;      - status[5][2]    ; 0                 ; 6       ;
;      - status[6][2]    ; 0                 ; 6       ;
;      - status[7][2]    ; 0                 ; 6       ;
;      - status[0][3]    ; 0                 ; 6       ;
;      - status[1][3]    ; 0                 ; 6       ;
;      - status[2][3]    ; 0                 ; 6       ;
;      - status[3][3]    ; 0                 ; 6       ;
;      - status[4][3]    ; 0                 ; 6       ;
;      - status[5][3]    ; 0                 ; 6       ;
;      - status[6][3]    ; 0                 ; 6       ;
;      - status[7][3]    ; 0                 ; 6       ;
;      - status[0][4]    ; 0                 ; 6       ;
;      - status[1][4]    ; 0                 ; 6       ;
;      - status[2][4]    ; 0                 ; 6       ;
;      - status[3][4]    ; 0                 ; 6       ;
;      - status[4][4]    ; 0                 ; 6       ;
;      - status[5][4]    ; 0                 ; 6       ;
;      - status[6][4]    ; 0                 ; 6       ;
;      - status[7][4]    ; 0                 ; 6       ;
;      - status[0][5]    ; 0                 ; 6       ;
;      - status[1][5]    ; 0                 ; 6       ;
;      - status[2][5]    ; 0                 ; 6       ;
;      - status[3][5]    ; 0                 ; 6       ;
;      - status[4][5]    ; 0                 ; 6       ;
;      - status[5][5]    ; 0                 ; 6       ;
;      - status[6][5]    ; 0                 ; 6       ;
;      - status[7][5]    ; 0                 ; 6       ;
;      - status[0][6]    ; 0                 ; 6       ;
;      - status[1][6]    ; 0                 ; 6       ;
;      - status[2][6]    ; 0                 ; 6       ;
;      - status[3][6]    ; 0                 ; 6       ;
;      - status[4][6]    ; 0                 ; 6       ;
;      - status[5][6]    ; 0                 ; 6       ;
;      - status[6][6]    ; 0                 ; 6       ;
;      - status[7][6]    ; 0                 ; 6       ;
;      - status[0][7]    ; 0                 ; 6       ;
;      - status[1][7]    ; 0                 ; 6       ;
;      - status[2][7]    ; 0                 ; 6       ;
;      - status[3][7]    ; 0                 ; 6       ;
;      - status[4][7]    ; 0                 ; 6       ;
;      - status[5][7]    ; 0                 ; 6       ;
;      - status[6][7]    ; 0                 ; 6       ;
;      - status[7][7]    ; 0                 ; 6       ;
;      - status[1][0]    ; 0                 ; 6       ;
;      - status[2][0]    ; 0                 ; 6       ;
;      - randomseedx[3]  ; 0                 ; 6       ;
;      - apple[3][0]     ; 0                 ; 6       ;
;      - apple[0][0]     ; 0                 ; 6       ;
;      - apple[1][0]     ; 0                 ; 6       ;
;      - apple[2][0]     ; 0                 ; 6       ;
;      - apple[7][0]     ; 0                 ; 6       ;
;      - apple[4][0]     ; 0                 ; 6       ;
;      - apple[5][0]     ; 0                 ; 6       ;
;      - apple[6][0]     ; 0                 ; 6       ;
;      - apple[3][1]     ; 0                 ; 6       ;
;      - apple[0][1]     ; 0                 ; 6       ;
;      - apple[1][1]     ; 0                 ; 6       ;
;      - apple[2][1]     ; 0                 ; 6       ;
;      - apple[7][1]     ; 0                 ; 6       ;
;      - apple[4][1]     ; 0                 ; 6       ;
;      - apple[5][1]     ; 0                 ; 6       ;
;      - apple[6][1]     ; 0                 ; 6       ;
;      - apple[3][2]     ; 0                 ; 6       ;
;      - apple[0][2]     ; 0                 ; 6       ;
;      - apple[1][2]     ; 0                 ; 6       ;
;      - apple[2][2]     ; 0                 ; 6       ;
;      - apple[7][2]     ; 0                 ; 6       ;
;      - apple[4][2]     ; 0                 ; 6       ;
;      - apple[5][2]     ; 0                 ; 6       ;
;      - apple[6][2]     ; 0                 ; 6       ;
;      - apple[3][3]     ; 0                 ; 6       ;
;      - apple[0][3]     ; 0                 ; 6       ;
;      - apple[1][3]     ; 0                 ; 6       ;
;      - apple[2][3]     ; 0                 ; 6       ;
;      - apple[7][3]     ; 0                 ; 6       ;
;      - apple[4][3]     ; 0                 ; 6       ;
;      - apple[5][3]     ; 0                 ; 6       ;
;      - apple[6][3]     ; 0                 ; 6       ;
;      - apple[3][4]     ; 0                 ; 6       ;
;      - apple[0][4]     ; 0                 ; 6       ;
;      - apple[1][4]     ; 0                 ; 6       ;
;      - apple[2][4]     ; 0                 ; 6       ;
;      - apple[7][4]     ; 0                 ; 6       ;
;      - apple[4][4]     ; 0                 ; 6       ;
;      - apple[5][4]     ; 0                 ; 6       ;
;      - apple[6][4]     ; 0                 ; 6       ;
;      - apple[3][5]     ; 0                 ; 6       ;
;      - apple[0][5]     ; 0                 ; 6       ;
;      - apple[1][5]     ; 0                 ; 6       ;
;      - apple[2][5]     ; 0                 ; 6       ;
;      - apple[7][5]     ; 0                 ; 6       ;
;      - apple[4][5]     ; 0                 ; 6       ;
;      - apple[5][5]     ; 0                 ; 6       ;
;      - apple[6][5]     ; 0                 ; 6       ;
;      - apple[0][6]     ; 0                 ; 6       ;
;      - apple[3][6]     ; 0                 ; 6       ;
;      - apple[1][6]     ; 0                 ; 6       ;
;      - apple[2][6]     ; 0                 ; 6       ;
;      - apple[7][6]     ; 0                 ; 6       ;
;      - apple[4][6]     ; 0                 ; 6       ;
;      - apple[5][6]     ; 0                 ; 6       ;
;      - apple[6][6]     ; 0                 ; 6       ;
;      - apple[0][7]     ; 0                 ; 6       ;
;      - apple[3][7]     ; 0                 ; 6       ;
;      - apple[1][7]     ; 0                 ; 6       ;
;      - apple[2][7]     ; 0                 ; 6       ;
;      - apple[7][7]     ; 0                 ; 6       ;
;      - apple[4][7]     ; 0                 ; 6       ;
;      - apple[5][7]     ; 0                 ; 6       ;
;      - apple[6][7]     ; 0                 ; 6       ;
;      - status~9        ; 0                 ; 6       ;
;      - score[1]~0      ; 0                 ; 6       ;
;      - score[2]~1      ; 0                 ; 6       ;
;      - bcd_10[1]~1     ; 0                 ; 6       ;
;      - bcd_10[0]~5     ; 0                 ; 6       ;
;      - appley~0        ; 0                 ; 6       ;
;      - applex[1]~0     ; 0                 ; 6       ;
;      - appley~1        ; 0                 ; 6       ;
;      - appley~2        ; 0                 ; 6       ;
;      - randomseedy~2   ; 0                 ; 6       ;
;      - applex~1        ; 0                 ; 6       ;
;      - applex~2        ; 0                 ; 6       ;
;      - applex~3        ; 0                 ; 6       ;
;      - applex~4        ; 0                 ; 6       ;
;      - randomseedx~0   ; 0                 ; 6       ;
;      - randomseedx~2   ; 0                 ; 6       ;
;      - snakex~1        ; 0                 ; 6       ;
;      - snakex~2        ; 0                 ; 6       ;
;      - snakex~3        ; 0                 ; 6       ;
;      - applex~5        ; 0                 ; 6       ;
;      - applex~6        ; 0                 ; 6       ;
;      - snakex~4        ; 0                 ; 6       ;
;      - snakex~5        ; 0                 ; 6       ;
;      - snakex~6        ; 0                 ; 6       ;
;      - snakex~7        ; 0                 ; 6       ;
;      - snakex~8        ; 0                 ; 6       ;
;      - snakex~9        ; 0                 ; 6       ;
;      - snakex~10       ; 0                 ; 6       ;
;      - snakex~11       ; 0                 ; 6       ;
;      - snakex~12       ; 0                 ; 6       ;
;      - snakex~13       ; 0                 ; 6       ;
;      - snakex~14       ; 0                 ; 6       ;
;      - snakex~15       ; 0                 ; 6       ;
;      - snakex~16       ; 0                 ; 6       ;
;      - snakex~17       ; 0                 ; 6       ;
;      - snakex~18       ; 0                 ; 6       ;
;      - snakex~19       ; 0                 ; 6       ;
;      - snakex~20       ; 0                 ; 6       ;
;      - snakex~21       ; 0                 ; 6       ;
;      - snakex~22       ; 0                 ; 6       ;
;      - snakex~23       ; 0                 ; 6       ;
;      - snakex~24       ; 0                 ; 6       ;
;      - snakex~25       ; 0                 ; 6       ;
;      - snakex~26       ; 0                 ; 6       ;
;      - snakex~27       ; 0                 ; 6       ;
;      - snakex~28       ; 0                 ; 6       ;
;      - snakex~29       ; 0                 ; 6       ;
;      - snakex~30       ; 0                 ; 6       ;
;      - snakex~31       ; 0                 ; 6       ;
;      - snakey~1        ; 0                 ; 6       ;
;      - snakex~32       ; 0                 ; 6       ;
;      - snakey~2        ; 0                 ; 6       ;
;      - snakey~3        ; 0                 ; 6       ;
;      - appley~3        ; 0                 ; 6       ;
;      - appley~4        ; 0                 ; 6       ;
;      - snakey~4        ; 0                 ; 6       ;
;      - snakey~5        ; 0                 ; 6       ;
;      - snakey~6        ; 0                 ; 6       ;
;      - snakey~7        ; 0                 ; 6       ;
;      - snakey~8        ; 0                 ; 6       ;
;      - snakey~9        ; 0                 ; 6       ;
;      - snakey~10       ; 0                 ; 6       ;
;      - snakey~11       ; 0                 ; 6       ;
;      - snakey~12       ; 0                 ; 6       ;
;      - snakey~13       ; 0                 ; 6       ;
;      - snakey~14       ; 0                 ; 6       ;
;      - snakey~15       ; 0                 ; 6       ;
;      - snakey~16       ; 0                 ; 6       ;
;      - snakey~17       ; 0                 ; 6       ;
;      - snakey~18       ; 0                 ; 6       ;
;      - snakey~19       ; 0                 ; 6       ;
;      - snakey~20       ; 0                 ; 6       ;
;      - snakey~21       ; 0                 ; 6       ;
;      - snakey~22       ; 0                 ; 6       ;
;      - snakey~23       ; 0                 ; 6       ;
;      - snakey~24       ; 0                 ; 6       ;
;      - snakey~25       ; 0                 ; 6       ;
;      - snakey~26       ; 0                 ; 6       ;
;      - snakey~27       ; 0                 ; 6       ;
;      - snakey~28       ; 0                 ; 6       ;
;      - snakey~29       ; 0                 ; 6       ;
;      - snakey~30       ; 0                 ; 6       ;
;      - snakey~31       ; 0                 ; 6       ;
;      - snakey~32       ; 0                 ; 6       ;
;      - applex2[0]~0    ; 0                 ; 6       ;
;      - randomseedy~3   ; 0                 ; 6       ;
;      - snakex~33       ; 0                 ; 6       ;
;      - snakex[1][4]~34 ; 0                 ; 6       ;
;      - snakex~35       ; 0                 ; 6       ;
;      - snakex~36       ; 0                 ; 6       ;
;      - snakey~33       ; 0                 ; 6       ;
;      - snakey~34       ; 0                 ; 6       ;
;      - snakey~35       ; 0                 ; 6       ;
;      - snakey~36       ; 0                 ; 6       ;
;      - snakey~37       ; 0                 ; 6       ;
;      - snakey~38       ; 0                 ; 6       ;
;      - snakey~39       ; 0                 ; 6       ;
;      - snakey~40       ; 0                 ; 6       ;
;      - snakey~41       ; 0                 ; 6       ;
;      - snakey~42       ; 0                 ; 6       ;
;      - snakey~43       ; 0                 ; 6       ;
;      - snakey~44       ; 0                 ; 6       ;
;      - snakey~45       ; 0                 ; 6       ;
;      - snakey~46       ; 0                 ; 6       ;
;      - snakey~47       ; 0                 ; 6       ;
;      - snakey~48       ; 0                 ; 6       ;
;      - snakey~49       ; 0                 ; 6       ;
;      - snakey~50       ; 0                 ; 6       ;
;      - snakey~51       ; 0                 ; 6       ;
;      - snakey~52       ; 0                 ; 6       ;
;      - snakey~53       ; 0                 ; 6       ;
;      - snakey~54       ; 0                 ; 6       ;
;      - snakey~55       ; 0                 ; 6       ;
;      - snakey~56       ; 0                 ; 6       ;
;      - snakey~57       ; 0                 ; 6       ;
;      - snakey~58       ; 0                 ; 6       ;
;      - snakey~59       ; 0                 ; 6       ;
;      - snakey~60       ; 0                 ; 6       ;
;      - snakex~37       ; 0                 ; 6       ;
;      - snakex~38       ; 0                 ; 6       ;
;      - snakex~39       ; 0                 ; 6       ;
;      - snakex~40       ; 0                 ; 6       ;
;      - snakex~41       ; 0                 ; 6       ;
;      - snakex~42       ; 0                 ; 6       ;
;      - snakex~43       ; 0                 ; 6       ;
;      - snakex~44       ; 0                 ; 6       ;
;      - snakex~45       ; 0                 ; 6       ;
;      - snakex~46       ; 0                 ; 6       ;
;      - snakex~47       ; 0                 ; 6       ;
;      - snakex~48       ; 0                 ; 6       ;
;      - snakex~49       ; 0                 ; 6       ;
;      - snakex~50       ; 0                 ; 6       ;
;      - snakex~51       ; 0                 ; 6       ;
;      - snakex~52       ; 0                 ; 6       ;
;      - snakex~53       ; 0                 ; 6       ;
;      - snakex~54       ; 0                 ; 6       ;
;      - snakex~55       ; 0                 ; 6       ;
;      - snakex~56       ; 0                 ; 6       ;
;      - snakex~57       ; 0                 ; 6       ;
;      - snakex~58       ; 0                 ; 6       ;
;      - snakex~59       ; 0                 ; 6       ;
;      - snakex~60       ; 0                 ; 6       ;
;      - snakex~61       ; 0                 ; 6       ;
;      - snakex~62       ; 0                 ; 6       ;
;      - snakex~63       ; 0                 ; 6       ;
;      - snakex~64       ; 0                 ; 6       ;
;      - snakex~65       ; 0                 ; 6       ;
;      - snakey~61       ; 0                 ; 6       ;
;      - snakey~62       ; 0                 ; 6       ;
;      - snakey~63       ; 0                 ; 6       ;
;      - snakey~64       ; 0                 ; 6       ;
;      - moveway~22      ; 0                 ; 6       ;
;      - moveway~23      ; 0                 ; 6       ;
;      - moveway~24      ; 0                 ; 6       ;
;      - moveway~25      ; 0                 ; 6       ;
;      - snakex~66       ; 0                 ; 6       ;
;      - snakex~67       ; 0                 ; 6       ;
;      - snakex~68       ; 0                 ; 6       ;
;      - snakey~65       ; 0                 ; 6       ;
;      - snakey~66       ; 0                 ; 6       ;
;      - snakey~67       ; 0                 ; 6       ;
;      - snakey~68       ; 0                 ; 6       ;
;      - snakey~69       ; 0                 ; 6       ;
;      - snakey~70       ; 0                 ; 6       ;
;      - snakey~71       ; 0                 ; 6       ;
;      - snakey~72       ; 0                 ; 6       ;
;      - snakey~73       ; 0                 ; 6       ;
;      - snakey~74       ; 0                 ; 6       ;
;      - snakey~75       ; 0                 ; 6       ;
;      - snakey~76       ; 0                 ; 6       ;
;      - snakey~77       ; 0                 ; 6       ;
;      - snakey~78       ; 0                 ; 6       ;
;      - snakey~79       ; 0                 ; 6       ;
;      - snakey~80       ; 0                 ; 6       ;
;      - snakey~81       ; 0                 ; 6       ;
;      - snakey~82       ; 0                 ; 6       ;
;      - snakey~83       ; 0                 ; 6       ;
;      - snakey~84       ; 0                 ; 6       ;
;      - snakey~85       ; 0                 ; 6       ;
;      - snakey~86       ; 0                 ; 6       ;
;      - snakey~87       ; 0                 ; 6       ;
;      - snakey~88       ; 0                 ; 6       ;
;      - snakey~89       ; 0                 ; 6       ;
;      - snakey~90       ; 0                 ; 6       ;
;      - snakey~91       ; 0                 ; 6       ;
;      - snakey~92       ; 0                 ; 6       ;
;      - snakex~69       ; 0                 ; 6       ;
;      - snakex~70       ; 0                 ; 6       ;
;      - snakex~71       ; 0                 ; 6       ;
;      - snakex~72       ; 0                 ; 6       ;
;      - snakex~73       ; 0                 ; 6       ;
;      - snakex~74       ; 0                 ; 6       ;
;      - snakex~75       ; 0                 ; 6       ;
;      - snakex~76       ; 0                 ; 6       ;
;      - snakex~77       ; 0                 ; 6       ;
;      - snakex~78       ; 0                 ; 6       ;
;      - snakex~79       ; 0                 ; 6       ;
;      - snakex~80       ; 0                 ; 6       ;
;      - snakex~81       ; 0                 ; 6       ;
;      - snakex~82       ; 0                 ; 6       ;
;      - snakex~83       ; 0                 ; 6       ;
;      - snakex~84       ; 0                 ; 6       ;
;      - snakex~85       ; 0                 ; 6       ;
;      - snakex~86       ; 0                 ; 6       ;
;      - snakex~87       ; 0                 ; 6       ;
;      - snakex~88       ; 0                 ; 6       ;
;      - snakex~89       ; 0                 ; 6       ;
;      - snakex~90       ; 0                 ; 6       ;
;      - snakex~91       ; 0                 ; 6       ;
;      - snakex~92       ; 0                 ; 6       ;
;      - snakex~93       ; 0                 ; 6       ;
;      - snakex~94       ; 0                 ; 6       ;
;      - snakex~95       ; 0                 ; 6       ;
;      - snakex~96       ; 0                 ; 6       ;
;      - snakex~97       ; 0                 ; 6       ;
;      - snakey~93       ; 0                 ; 6       ;
;      - snakey~94       ; 0                 ; 6       ;
;      - snakey~95       ; 0                 ; 6       ;
;      - snakey~96       ; 0                 ; 6       ;
; clk                    ;                   ;         ;
; direction[3]           ;                   ;         ;
;      - moveway~16      ; 0                 ; 6       ;
;      - moveway~18      ; 0                 ; 6       ;
;      - moveway~19      ; 0                 ; 6       ;
; direction[1]           ;                   ;         ;
;      - always2~62      ; 1                 ; 6       ;
;      - moveway~26      ; 1                 ; 6       ;
;      - moveway~27      ; 1                 ; 6       ;
; direction[0]           ;                   ;         ;
;      - moveway~16      ; 0                 ; 6       ;
;      - moveway~19      ; 0                 ; 6       ;
; direction[2]           ;                   ;         ;
;      - moveway~17      ; 0                 ; 6       ;
;      - moveway~21      ; 0                 ; 6       ;
+------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                       ;
+-------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                          ; Location           ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; applex2[0]~0                  ; LCCOMB_X18_Y10_N0  ; 14      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; applex[1]~0                   ; LCCOMB_X21_Y18_N20 ; 13      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; clear                         ; PIN_121            ; 347     ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; clk                           ; PIN_22             ; 63      ; Clock                   ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; count1[0]                     ; FF_X26_Y17_N9      ; 56      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; divfreq:DIV01|LessThan0~8     ; LCCOMB_X2_Y9_N26   ; 26      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; divfreq:DIV01|clk_div         ; FF_X1_Y9_N17       ; 30      ; Clock                   ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; divfreq_mv:DIV02|LessThan0~11 ; LCCOMB_X4_Y5_N26   ; 37      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; divfreq_mv:DIV02|clk_mv       ; FF_X3_Y7_N25       ; 359     ; Clock                   ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; snakex[1][4]~34               ; LCCOMB_X16_Y21_N10 ; 128     ; Clock enable            ; no     ; --                   ; --               ; --                        ;
+-------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                   ;
+-------------------------+--------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                    ; Location     ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------+--------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                     ; PIN_22       ; 63      ; 22                                   ; Global Clock         ; GCLK4            ; --                        ;
; divfreq:DIV01|clk_div   ; FF_X1_Y9_N17 ; 30      ; 6                                    ; Global Clock         ; GCLK1            ; --                        ;
; divfreq_mv:DIV02|clk_mv ; FF_X3_Y7_N25 ; 359     ; 27                                   ; Global Clock         ; GCLK0            ; --                        ;
+-------------------------+--------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                         ;
+---------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                          ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------+---------+
; clear~input                                                                                                   ; 347     ;
; snakex[1][4]~34                                                                                               ; 128     ;
; always2~61                                                                                                    ; 113     ;
; applex2[0]                                                                                                    ; 75      ;
; moveway~18                                                                                                    ; 68      ;
; always2~31                                                                                                    ; 68      ;
; Add11~60                                                                                                      ; 66      ;
; snakex[1][4]~0                                                                                                ; 65      ;
; always2~101                                                                                                   ; 64      ;
; Add9~58                                                                                                       ; 64      ;
; lpm_mult:Mult0|mult_07t:auto_generated|op_1~26                                                                ; 64      ;
; snakey~0                                                                                                      ; 62      ;
; Add1~56                                                                                                       ; 62      ;
; Add3~54                                                                                                       ; 61      ;
; count1[0]                                                                                                     ; 56      ;
; divfreq_mv:DIV02|LessThan0~11                                                                                 ; 37      ;
; cnt[1]                                                                                                        ; 35      ;
; moveway~26                                                                                                    ; 34      ;
; moveway~20                                                                                                    ; 34      ;
; appley[0]                                                                                                     ; 27      ;
; divfreq:DIV01|LessThan0~8                                                                                     ; 26      ;
; randomseedx[10]                                                                                               ; 26      ;
; Add10~12                                                                                                      ; 25      ;
; Add2~10                                                                                                       ; 23      ;
; Add8~12                                                                                                       ; 23      ;
; appley2[10]                                                                                                   ; 22      ;
; cnt~0                                                                                                         ; 22      ;
; appley[1]                                                                                                     ; 21      ;
; appley2[0]                                                                                                    ; 20      ;
; appley[10]                                                                                                    ; 19      ;
; cnt~1                                                                                                         ; 18      ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_23~14          ; 17      ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_21~14          ; 17      ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_20~14          ; 17      ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_19~14          ; 17      ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_18~14          ; 17      ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_17~14          ; 17      ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_16~14          ; 17      ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_15~14          ; 17      ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_14~14          ; 17      ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_13~14          ; 17      ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_12~14          ; 17      ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_10~14          ; 17      ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_9~14           ; 17      ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_8~14           ; 17      ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_7~14           ; 17      ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_6~14           ; 17      ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_5~14           ; 17      ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_4~14           ; 17      ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_3~14           ; 17      ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_2~14           ; 17      ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_1~14           ; 17      ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_30~14          ; 17      ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_29~14          ; 17      ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_23~14          ; 17      ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_21~14          ; 17      ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_20~14          ; 17      ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_19~14          ; 17      ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_18~14          ; 17      ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_17~14          ; 17      ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_16~14          ; 17      ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_15~14          ; 17      ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_14~14          ; 17      ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_13~14          ; 17      ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_12~14          ; 17      ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_10~14          ; 17      ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_9~14           ; 17      ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_8~14           ; 17      ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_7~14           ; 17      ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_6~14           ; 17      ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_5~14           ; 17      ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_4~14           ; 17      ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_3~14           ; 17      ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_2~14           ; 17      ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_1~14           ; 17      ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_30~14          ; 17      ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_29~14          ; 17      ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_28~14          ; 17      ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_27~14          ; 17      ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_23~14          ; 17      ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_21~14          ; 17      ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_20~14          ; 17      ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_19~14          ; 17      ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_18~14          ; 17      ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_17~14          ; 17      ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_16~14          ; 17      ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_15~14          ; 17      ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_14~14          ; 17      ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_13~14          ; 17      ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_12~14          ; 17      ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_10~14          ; 17      ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_9~14           ; 17      ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_8~14           ; 17      ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_7~14           ; 17      ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_6~14           ; 17      ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_5~14           ; 17      ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_4~14           ; 17      ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_3~14           ; 17      ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_2~14           ; 17      ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_1~14           ; 17      ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_30~14          ; 17      ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_29~14          ; 17      ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_28~14          ; 17      ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_27~14          ; 17      ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_26~12          ; 17      ;
; Decoder5~7                                                                                                    ; 16      ;
; Decoder9~7                                                                                                    ; 16      ;
; Decoder9~6                                                                                                    ; 16      ;
; Decoder9~5                                                                                                    ; 16      ;
; Decoder5~4                                                                                                    ; 16      ;
; Decoder9~4                                                                                                    ; 16      ;
; Decoder9~3                                                                                                    ; 16      ;
; Decoder9~2                                                                                                    ; 16      ;
; Decoder5~1                                                                                                    ; 16      ;
; Decoder9~1                                                                                                    ; 16      ;
; Decoder8~7                                                                                                    ; 16      ;
; Decoder8~6                                                                                                    ; 16      ;
; Decoder8~5                                                                                                    ; 16      ;
; Decoder6~3                                                                                                    ; 16      ;
; Decoder8~4                                                                                                    ; 16      ;
; Decoder6~2                                                                                                    ; 16      ;
; Decoder8~3                                                                                                    ; 16      ;
; Decoder8~2                                                                                                    ; 16      ;
; Decoder8~1                                                                                                    ; 16      ;
; Decoder6~1                                                                                                    ; 16      ;
; Decoder8~0                                                                                                    ; 16      ;
; Decoder9~0                                                                                                    ; 16      ;
; appley2[1]                                                                                                    ; 16      ;
; Decoder6~0                                                                                                    ; 16      ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_28~14          ; 16      ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_26~12          ; 16      ;
; Decoder5~5                                                                                                    ; 15      ;
; applex2[10]                                                                                                   ; 15      ;
; applex[2]                                                                                                     ; 15      ;
; applex[0]                                                                                                     ; 15      ;
; appley[2]                                                                                                     ; 15      ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_25~10          ; 15      ;
; applex2[0]~0                                                                                                  ; 14      ;
; Decoder5~3                                                                                                    ; 14      ;
; Decoder5~2                                                                                                    ; 14      ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_23~12          ; 14      ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_21~12          ; 14      ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_20~12          ; 14      ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_19~12          ; 14      ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_18~12          ; 14      ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_17~12          ; 14      ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_16~12          ; 14      ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_15~12          ; 14      ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_14~12          ; 14      ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_13~12          ; 14      ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_12~12          ; 14      ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_10~12          ; 14      ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_9~12           ; 14      ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_8~12           ; 14      ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_7~12           ; 14      ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_6~12           ; 14      ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_5~12           ; 14      ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_4~12           ; 14      ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_3~12           ; 14      ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_2~12           ; 14      ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_1~12           ; 14      ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_30~12          ; 14      ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_29~12          ; 14      ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_28~12          ; 14      ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_23~12          ; 14      ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_21~12          ; 14      ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_20~12          ; 14      ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_19~12          ; 14      ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_18~12          ; 14      ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_17~12          ; 14      ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_16~12          ; 14      ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_15~12          ; 14      ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_14~12          ; 14      ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_13~12          ; 14      ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_12~12          ; 14      ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_10~12          ; 14      ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_9~12           ; 14      ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_8~12           ; 14      ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_7~12           ; 14      ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_6~12           ; 14      ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_5~12           ; 14      ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_4~12           ; 14      ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_3~12           ; 14      ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_2~12           ; 14      ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_1~12           ; 14      ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_30~12          ; 14      ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_29~12          ; 14      ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_28~12          ; 14      ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_27~12          ; 14      ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_26~12          ; 14      ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_25~10          ; 14      ;
; applex[1]~0                                                                                                   ; 13      ;
; applex[1]                                                                                                     ; 13      ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_27~12          ; 13      ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_24~14          ; 13      ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_24~14          ; 13      ;
; applex[10]                                                                                                    ; 12      ;
; bcd_10[0]                                                                                                     ; 12      ;
; score[1]                                                                                                      ; 12      ;
; score[0]                                                                                                      ; 12      ;
; score[2]                                                                                                      ; 12      ;
; score[3]                                                                                                      ; 12      ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|op_24~14          ; 12      ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_22~8           ; 12      ;
; Decoder5~6                                                                                                    ; 11      ;
; appley2[2]                                                                                                    ; 11      ;
; bcd_10[1]                                                                                                     ; 11      ;
; bcd_10[2]                                                                                                     ; 11      ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_24~12          ; 11      ;
; Decoder4~6                                                                                                    ; 10      ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|remainder[0]~2                          ; 10      ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|remainder[2]~1                          ; 10      ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|remainder[1]~0                          ; 10      ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|remainder[2]~2                          ; 10      ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|remainder[0]~1                          ; 10      ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|remainder[1]~0                          ; 10      ;
; bcd_10[3]                                                                                                     ; 10      ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|op_24~12          ; 10      ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|remainder[4]~3                          ; 9       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|remainder[4]~3                          ; 9       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|remainder[5]~3                          ; 9       ;
; Decoder0~6                                                                                                    ; 9       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|remainder[5]~3                          ; 9       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|remainder[2]~2                          ; 9       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|remainder[1]~1                          ; 9       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|remainder[0]~0                          ; 9       ;
; Decoder1~0                                                                                                    ; 9       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|remainder[2]~2                          ; 9       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|remainder[0]~1                          ; 9       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|remainder[1]~0                          ; 9       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|remainder[5]~3                          ; 9       ;
; Decoder5~0                                                                                                    ; 9       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|remainder[1]~2                          ; 9       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|remainder[2]~1                          ; 9       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|remainder[0]~0                          ; 9       ;
; Add6~18                                                                                                       ; 9       ;
; Add6~4                                                                                                        ; 9       ;
; Add6~2                                                                                                        ; 9       ;
; Add6~0                                                                                                        ; 9       ;
; Decoder14~7                                                                                                   ; 8       ;
; Decoder11~7                                                                                                   ; 8       ;
; Decoder14~6                                                                                                   ; 8       ;
; Decoder11~6                                                                                                   ; 8       ;
; Decoder14~5                                                                                                   ; 8       ;
; Decoder11~5                                                                                                   ; 8       ;
; Decoder14~4                                                                                                   ; 8       ;
; Decoder11~4                                                                                                   ; 8       ;
; Decoder14~3                                                                                                   ; 8       ;
; Decoder11~3                                                                                                   ; 8       ;
; Decoder14~2                                                                                                   ; 8       ;
; Decoder11~2                                                                                                   ; 8       ;
; Decoder14~1                                                                                                   ; 8       ;
; Decoder11~1                                                                                                   ; 8       ;
; Decoder13~9                                                                                                   ; 8       ;
; Decoder10~26                                                                                                  ; 8       ;
; Decoder13~8                                                                                                   ; 8       ;
; Decoder10~25                                                                                                  ; 8       ;
; Decoder13~7                                                                                                   ; 8       ;
; Decoder10~24                                                                                                  ; 8       ;
; Decoder13~6                                                                                                   ; 8       ;
; Decoder10~23                                                                                                  ; 8       ;
; Decoder13~5                                                                                                   ; 8       ;
; Decoder10~22                                                                                                  ; 8       ;
; Decoder13~4                                                                                                   ; 8       ;
; Decoder10~21                                                                                                  ; 8       ;
; Decoder13~2                                                                                                   ; 8       ;
; Decoder10~20                                                                                                  ; 8       ;
; Decoder14~0                                                                                                   ; 8       ;
; Add14~79                                                                                                      ; 8       ;
; Add14~78                                                                                                      ; 8       ;
; Add14~77                                                                                                      ; 8       ;
; Add14~76                                                                                                      ; 8       ;
; Decoder13~1                                                                                                   ; 8       ;
; Add12~7                                                                                                       ; 8       ;
; Add12~4                                                                                                       ; 8       ;
; Decoder11~0                                                                                                   ; 8       ;
; snakey[0][3]                                                                                                  ; 8       ;
; snakey[0][2]                                                                                                  ; 8       ;
; snakey[0][1]                                                                                                  ; 8       ;
; snakey[0][0]                                                                                                  ; 8       ;
; Decoder10~19                                                                                                  ; 8       ;
; Decoder10~18                                                                                                  ; 8       ;
; snakex[0][0]                                                                                                  ; 8       ;
; snakex[0][2]                                                                                                  ; 8       ;
; snakex[0][1]                                                                                                  ; 8       ;
; Decoder1~7                                                                                                    ; 8       ;
; Decoder3~7                                                                                                    ; 8       ;
; Decoder7~7                                                                                                    ; 8       ;
; Decoder1~6                                                                                                    ; 8       ;
; Decoder7~6                                                                                                    ; 8       ;
; Decoder3~6                                                                                                    ; 8       ;
; Decoder1~5                                                                                                    ; 8       ;
; Decoder3~5                                                                                                    ; 8       ;
; Decoder7~5                                                                                                    ; 8       ;
; Decoder1~4                                                                                                    ; 8       ;
; Decoder3~4                                                                                                    ; 8       ;
; Decoder7~4                                                                                                    ; 8       ;
; Decoder1~3                                                                                                    ; 8       ;
; Decoder7~3                                                                                                    ; 8       ;
; Decoder3~3                                                                                                    ; 8       ;
; Decoder1~2                                                                                                    ; 8       ;
; Decoder3~2                                                                                                    ; 8       ;
; Decoder7~2                                                                                                    ; 8       ;
; Decoder1~1                                                                                                    ; 8       ;
; Decoder3~1                                                                                                    ; 8       ;
; Decoder7~1                                                                                                    ; 8       ;
; Decoder0~7                                                                                                    ; 8       ;
; apple~107                                                                                                     ; 8       ;
; Decoder4~7                                                                                                    ; 8       ;
; apple~101                                                                                                     ; 8       ;
; Decoder0~5                                                                                                    ; 8       ;
; apple~95                                                                                                      ; 8       ;
; Decoder4~5                                                                                                    ; 8       ;
; Decoder0~4                                                                                                    ; 8       ;
; apple~89                                                                                                      ; 8       ;
; Decoder4~4                                                                                                    ; 8       ;
; Decoder0~3                                                                                                    ; 8       ;
; apple~83                                                                                                      ; 8       ;
; Decoder4~3                                                                                                    ; 8       ;
; Decoder0~2                                                                                                    ; 8       ;
; apple~77                                                                                                      ; 8       ;
; Decoder4~2                                                                                                    ; 8       ;
; Decoder0~1                                                                                                    ; 8       ;
; apple~71                                                                                                      ; 8       ;
; Decoder4~1                                                                                                    ; 8       ;
; Decoder0~0                                                                                                    ; 8       ;
; Decoder7~0                                                                                                    ; 8       ;
; apple~65                                                                                                      ; 8       ;
; apple~64                                                                                                      ; 8       ;
; Decoder3~0                                                                                                    ; 8       ;
; Decoder4~0                                                                                                    ; 8       ;
; randomseedy[3]                                                                                                ; 8       ;
; applex2[1]                                                                                                    ; 7       ;
; applex2[2]                                                                                                    ; 7       ;
; snakey[2][3]                                                                                                  ; 7       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[8]~41       ; 6       ;
; snakey[2][31]                                                                                                 ; 6       ;
; snakey[2][30]                                                                                                 ; 6       ;
; snakey[2][29]                                                                                                 ; 6       ;
; snakey[2][28]                                                                                                 ; 6       ;
; snakey[2][27]                                                                                                 ; 6       ;
; snakey[2][26]                                                                                                 ; 6       ;
; snakey[2][25]                                                                                                 ; 6       ;
; snakey[2][24]                                                                                                 ; 6       ;
; snakey[2][23]                                                                                                 ; 6       ;
; snakey[2][22]                                                                                                 ; 6       ;
; snakey[2][21]                                                                                                 ; 6       ;
; snakey[2][20]                                                                                                 ; 6       ;
; snakey[2][19]                                                                                                 ; 6       ;
; snakey[2][18]                                                                                                 ; 6       ;
; snakey[2][17]                                                                                                 ; 6       ;
; snakey[2][16]                                                                                                 ; 6       ;
; snakey[2][15]                                                                                                 ; 6       ;
; snakey[2][14]                                                                                                 ; 6       ;
; snakey[2][13]                                                                                                 ; 6       ;
; snakey[2][12]                                                                                                 ; 6       ;
; snakey[2][11]                                                                                                 ; 6       ;
; snakey[2][10]                                                                                                 ; 6       ;
; snakey[2][9]                                                                                                  ; 6       ;
; snakey[2][8]                                                                                                  ; 6       ;
; snakey[2][7]                                                                                                  ; 6       ;
; snakey[2][6]                                                                                                  ; 6       ;
; snakey[2][5]                                                                                                  ; 6       ;
; snakey[2][4]                                                                                                  ; 6       ;
; snakey[2][2]                                                                                                  ; 6       ;
; snakey[2][1]                                                                                                  ; 6       ;
; snakey[2][0]                                                                                                  ; 6       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[24]~18      ; 6       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[14]~14      ; 6       ;
; Add1~0                                                                                                        ; 6       ;
; LessThan1~0                                                                                                   ; 5       ;
; moveway.00                                                                                                    ; 5       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[24]~21      ; 5       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[27]~48      ; 5       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[24]~47      ; 5       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[21]~46      ; 5       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[18]~45      ; 5       ;
; snakex[2][31]                                                                                                 ; 5       ;
; snakex[2][30]                                                                                                 ; 5       ;
; snakex[2][29]                                                                                                 ; 5       ;
; snakex[2][28]                                                                                                 ; 5       ;
; snakex[2][27]                                                                                                 ; 5       ;
; snakex[2][26]                                                                                                 ; 5       ;
; snakex[2][25]                                                                                                 ; 5       ;
; snakex[2][24]                                                                                                 ; 5       ;
; snakex[2][23]                                                                                                 ; 5       ;
; snakex[2][22]                                                                                                 ; 5       ;
; snakex[2][21]                                                                                                 ; 5       ;
; snakex[2][20]                                                                                                 ; 5       ;
; snakex[2][19]                                                                                                 ; 5       ;
; snakex[2][18]                                                                                                 ; 5       ;
; snakex[2][17]                                                                                                 ; 5       ;
; snakex[2][16]                                                                                                 ; 5       ;
; snakex[2][15]                                                                                                 ; 5       ;
; snakex[2][14]                                                                                                 ; 5       ;
; snakex[2][13]                                                                                                 ; 5       ;
; snakex[2][12]                                                                                                 ; 5       ;
; snakex[2][11]                                                                                                 ; 5       ;
; snakex[2][10]                                                                                                 ; 5       ;
; snakex[2][9]                                                                                                  ; 5       ;
; snakex[2][8]                                                                                                  ; 5       ;
; snakex[2][7]                                                                                                  ; 5       ;
; snakex[2][6]                                                                                                  ; 5       ;
; snakex[2][5]                                                                                                  ; 5       ;
; snakex[2][4]                                                                                                  ; 5       ;
; snakex[2][3]                                                                                                  ; 5       ;
; snakex[2][2]                                                                                                  ; 5       ;
; snakex[2][1]                                                                                                  ; 5       ;
; snakex[2][0]                                                                                                  ; 5       ;
; Add11~16                                                                                                      ; 5       ;
; randomseedx[3]                                                                                                ; 5       ;
; lpm_mult:Mult0|mult_07t:auto_generated|op_1~14                                                                ; 5       ;
; lpm_mult:Mult0|mult_07t:auto_generated|w200w[15]                                                              ; 5       ;
; score[2]~1                                                                                                    ; 4       ;
; score[1]~0                                                                                                    ; 4       ;
; Decoder13~3                                                                                                   ; 4       ;
; Decoder13~0                                                                                                   ; 4       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[26]~12      ; 4       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[24]~11      ; 4       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[22]~10      ; 4       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[20]~9       ; 4       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[18]~8       ; 4       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[16]~7       ; 4       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[14]~6       ; 4       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[12]~5       ; 4       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[10]~4       ; 4       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[8]~3        ; 4       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[6]~2        ; 4       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[4]~1        ; 4       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[2]~0        ; 4       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[26]~12      ; 4       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[24]~11      ; 4       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[22]~10      ; 4       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[20]~9       ; 4       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[18]~8       ; 4       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[16]~7       ; 4       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[14]~6       ; 4       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[12]~5       ; 4       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[10]~4       ; 4       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[8]~3        ; 4       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[6]~2        ; 4       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[4]~1        ; 4       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[2]~0        ; 4       ;
; randomseedy[10]                                                                                               ; 4       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[27]~22      ; 4       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[22]~20      ; 4       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[20]~19      ; 4       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[18]~18      ; 4       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[16]~17      ; 4       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[14]~16      ; 4       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[12]~15      ; 4       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[10]~14      ; 4       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[8]~13       ; 4       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[6]~12       ; 4       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[4]~11       ; 4       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[2]~10       ; 4       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[16]~44      ; 4       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[14]~43      ; 4       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[6]~40       ; 4       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[4]~39       ; 4       ;
; randomseedx[4]                                                                                                ; 4       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[22]~17      ; 4       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[20]~16      ; 4       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[12]~13      ; 4       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[10]~12      ; 4       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[8]~11       ; 4       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[6]~10       ; 4       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[4]~9        ; 4       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[2]~8        ; 4       ;
; Add1~54                                                                                                       ; 4       ;
; Add1~50                                                                                                       ; 4       ;
; Add1~46                                                                                                       ; 4       ;
; Add1~42                                                                                                       ; 4       ;
; Add1~38                                                                                                       ; 4       ;
; Add1~34                                                                                                       ; 4       ;
; Add1~30                                                                                                       ; 4       ;
; Add1~26                                                                                                       ; 4       ;
; Add1~22                                                                                                       ; 4       ;
; Add1~18                                                                                                       ; 4       ;
; Add1~14                                                                                                       ; 4       ;
; Add1~10                                                                                                       ; 4       ;
; Add1~6                                                                                                        ; 4       ;
; Add1~2                                                                                                        ; 4       ;
; Add3~52                                                                                                       ; 4       ;
; Add3~48                                                                                                       ; 4       ;
; Add3~44                                                                                                       ; 4       ;
; Add3~40                                                                                                       ; 4       ;
; Add3~36                                                                                                       ; 4       ;
; Add3~32                                                                                                       ; 4       ;
; Add3~28                                                                                                       ; 4       ;
; Add3~24                                                                                                       ; 4       ;
; Add3~20                                                                                                       ; 4       ;
; Add3~16                                                                                                       ; 4       ;
; Add3~12                                                                                                       ; 4       ;
; Add3~8                                                                                                        ; 4       ;
; Add3~4                                                                                                        ; 4       ;
; Add9~54                                                                                                       ; 4       ;
; Add9~48                                                                                                       ; 4       ;
; Add9~44                                                                                                       ; 4       ;
; Add9~40                                                                                                       ; 4       ;
; Add9~36                                                                                                       ; 4       ;
; Add9~32                                                                                                       ; 4       ;
; Add9~28                                                                                                       ; 4       ;
; Add9~24                                                                                                       ; 4       ;
; Add9~20                                                                                                       ; 4       ;
; Add9~16                                                                                                       ; 4       ;
; Add9~12                                                                                                       ; 4       ;
; Add9~8                                                                                                        ; 4       ;
; Add9~4                                                                                                        ; 4       ;
; Add9~0                                                                                                        ; 4       ;
; Add11~54                                                                                                      ; 4       ;
; Add11~48                                                                                                      ; 4       ;
; Add11~42                                                                                                      ; 4       ;
; Add11~36                                                                                                      ; 4       ;
; Add11~32                                                                                                      ; 4       ;
; Add11~28                                                                                                      ; 4       ;
; Add11~12                                                                                                      ; 4       ;
; Add11~8                                                                                                       ; 4       ;
; Add11~4                                                                                                       ; 4       ;
; lpm_mult:Mult0|mult_07t:auto_generated|op_1~10                                                                ; 4       ;
; lpm_mult:Mult0|mult_07t:auto_generated|op_1~6                                                                 ; 4       ;
; lpm_mult:Mult0|mult_07t:auto_generated|w200w[13]                                                              ; 4       ;
; lpm_mult:Mult0|mult_07t:auto_generated|w200w[11]                                                              ; 4       ;
; lpm_mult:Mult0|mult_07t:auto_generated|w200w[9]                                                               ; 4       ;
; lpm_mult:Mult0|mult_07t:auto_generated|w200w[7]                                                               ; 4       ;
; lpm_mult:Mult0|mult_07t:auto_generated|w200w[5]                                                               ; 4       ;
; direction[1]~input                                                                                            ; 3       ;
; direction[3]~input                                                                                            ; 3       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[26]~52      ; 3       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[13]~81      ; 3       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[20]~80      ; 3       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[23]~79      ; 3       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[26]~78      ; 3       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[19]~52      ; 3       ;
; moveway~27                                                                                                    ; 3       ;
; bcd_10[1]~1                                                                                                   ; 3       ;
; always2~100                                                                                                   ; 3       ;
; moveway~17                                                                                                    ; 3       ;
; moveway.01                                                                                                    ; 3       ;
; moveway~16                                                                                                    ; 3       ;
; moveway.11                                                                                                    ; 3       ;
; moveway.10                                                                                                    ; 3       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[2]~39       ; 3       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[4]~37       ; 3       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[6]~35       ; 3       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[8]~33       ; 3       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[10]~31      ; 3       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[12]~29      ; 3       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[14]~27      ; 3       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[16]~25      ; 3       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[18]~23      ; 3       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[20]~21      ; 3       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[22]~19      ; 3       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[24]~17      ; 3       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[26]~15      ; 3       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[2]~39       ; 3       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[4]~37       ; 3       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[6]~35       ; 3       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[8]~33       ; 3       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[10]~31      ; 3       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[12]~29      ; 3       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[14]~27      ; 3       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[16]~25      ; 3       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[18]~23      ; 3       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[20]~21      ; 3       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[22]~19      ; 3       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[24]~17      ; 3       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[26]~15      ; 3       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[2]~49       ; 3       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[4]~47       ; 3       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[6]~45       ; 3       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[8]~43       ; 3       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[10]~41      ; 3       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[12]~39      ; 3       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[14]~37      ; 3       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[16]~35      ; 3       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[18]~33      ; 3       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[20]~31      ; 3       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[22]~29      ; 3       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[24]~27      ; 3       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[27]~26      ; 3       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[29]~24      ; 3       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[29]~23      ; 3       ;
; randomseedx2[10]                                                                                              ; 3       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[2]~73       ; 3       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[4]~71       ; 3       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[2]~70       ; 3       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[6]~68       ; 3       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[8]~66       ; 3       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[10]~64      ; 3       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[11]~63      ; 3       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[12]~62      ; 3       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[14]~60      ; 3       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[16]~58      ; 3       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[18]~56      ; 3       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[21]~55      ; 3       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[24]~54      ; 3       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[27]~53      ; 3       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[29]~51      ; 3       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[30]~50      ; 3       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[30]~49      ; 3       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|lpm_abs_9v9:my_abs_num|cs2a[11]~42      ; 3       ;
; Add5~1                                                                                                        ; 3       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[2]~50       ; 3       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[4]~48       ; 3       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[6]~46       ; 3       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[8]~44       ; 3       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[10]~42      ; 3       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[12]~40      ; 3       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[14]~38      ; 3       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[16]~36      ; 3       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[17]~35      ; 3       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[18]~34      ; 3       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[20]~32      ; 3       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[22]~30      ; 3       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[24]~28      ; 3       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[26]~26      ; 3       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[27]~25      ; 3       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[28]~24      ; 3       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[29]~23      ; 3       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[30]~21      ; 3       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[30]~20      ; 3       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|_~10             ; 3       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|_~9              ; 3       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|_~8              ; 3       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[17]~15      ; 3       ;
; Add14~6                                                                                                       ; 3       ;
; Add13~0                                                                                                       ; 3       ;
; Add12~0                                                                                                       ; 3       ;
; Add11~22                                                                                                      ; 3       ;
; Add11~18                                                                                                      ; 3       ;
; Add11~2                                                                                                       ; 3       ;
; lpm_mult:Mult0|mult_07t:auto_generated|op_1~16                                                                ; 3       ;
; lpm_mult:Mult0|mult_07t:auto_generated|op_1~0                                                                 ; 3       ;
; lpm_mult:Mult0|mult_07t:auto_generated|w200w[16]                                                              ; 3       ;
; apple[2][7]                                                                                                   ; 3       ;
; apple[3][7]                                                                                                   ; 3       ;
; apple[1][7]                                                                                                   ; 3       ;
; apple[0][7]                                                                                                   ; 3       ;
; apple[6][7]                                                                                                   ; 3       ;
; apple[4][7]                                                                                                   ; 3       ;
; apple[5][7]                                                                                                   ; 3       ;
; apple[7][7]                                                                                                   ; 3       ;
; apple[2][6]                                                                                                   ; 3       ;
; apple[3][6]                                                                                                   ; 3       ;
; apple[1][6]                                                                                                   ; 3       ;
; apple[0][6]                                                                                                   ; 3       ;
; apple[6][6]                                                                                                   ; 3       ;
; apple[4][6]                                                                                                   ; 3       ;
; apple[5][6]                                                                                                   ; 3       ;
; apple[7][6]                                                                                                   ; 3       ;
; apple[2][5]                                                                                                   ; 3       ;
; apple[0][5]                                                                                                   ; 3       ;
; apple[1][5]                                                                                                   ; 3       ;
; apple[3][5]                                                                                                   ; 3       ;
; apple[5][5]                                                                                                   ; 3       ;
; apple[6][5]                                                                                                   ; 3       ;
; apple[4][5]                                                                                                   ; 3       ;
; apple[7][5]                                                                                                   ; 3       ;
; apple[0][4]                                                                                                   ; 3       ;
; apple[2][4]                                                                                                   ; 3       ;
; apple[1][4]                                                                                                   ; 3       ;
; apple[3][4]                                                                                                   ; 3       ;
; apple[6][4]                                                                                                   ; 3       ;
; apple[4][4]                                                                                                   ; 3       ;
; apple[5][4]                                                                                                   ; 3       ;
; apple[7][4]                                                                                                   ; 3       ;
; apple[2][3]                                                                                                   ; 3       ;
; apple[0][3]                                                                                                   ; 3       ;
; apple[1][3]                                                                                                   ; 3       ;
; apple[3][3]                                                                                                   ; 3       ;
; apple[6][3]                                                                                                   ; 3       ;
; apple[4][3]                                                                                                   ; 3       ;
; apple[5][3]                                                                                                   ; 3       ;
; apple[7][3]                                                                                                   ; 3       ;
; apple[2][2]                                                                                                   ; 3       ;
; apple[0][2]                                                                                                   ; 3       ;
; apple[1][2]                                                                                                   ; 3       ;
; apple[3][2]                                                                                                   ; 3       ;
; apple[6][2]                                                                                                   ; 3       ;
; apple[4][2]                                                                                                   ; 3       ;
; apple[5][2]                                                                                                   ; 3       ;
; apple[7][2]                                                                                                   ; 3       ;
; apple[2][1]                                                                                                   ; 3       ;
; apple[0][1]                                                                                                   ; 3       ;
; apple[1][1]                                                                                                   ; 3       ;
; apple[3][1]                                                                                                   ; 3       ;
; apple[6][1]                                                                                                   ; 3       ;
; apple[4][1]                                                                                                   ; 3       ;
; apple[5][1]                                                                                                   ; 3       ;
; apple[7][1]                                                                                                   ; 3       ;
; apple[2][0]                                                                                                   ; 3       ;
; apple[0][0]                                                                                                   ; 3       ;
; apple[1][0]                                                                                                   ; 3       ;
; apple[3][0]                                                                                                   ; 3       ;
; apple[6][0]                                                                                                   ; 3       ;
; apple[4][0]                                                                                                   ; 3       ;
; apple[5][0]                                                                                                   ; 3       ;
; apple[7][0]                                                                                                   ; 3       ;
; direction[2]~input                                                                                            ; 2       ;
; direction[0]~input                                                                                            ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[211]~646 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[197]~645 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[183]~644 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[169]~643 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[155]~642 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[141]~641 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[127]~640 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[113]~639 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[99]~638  ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[85]~637  ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[71]~636  ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[57]~635  ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[59]~634  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[181]~566 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[169]~565 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[157]~564 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[145]~563 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[133]~562 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[121]~561 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[109]~560 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[97]~559  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[85]~558  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[73]~557  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[61]~556  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[49]~555  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[44]~554  ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[211]~706 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[197]~705 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[183]~704 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[169]~703 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[155]~702 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[141]~701 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[127]~700 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[113]~699 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[99]~698  ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[85]~697  ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[71]~696  ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[57]~695  ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[43]~694  ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[44]~693  ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[46]~692  ; 2       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[38]~587  ; 2       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[39]~586  ; 2       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[181]~653 ; 2       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[169]~652 ; 2       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[157]~651 ; 2       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[145]~650 ; 2       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[133]~649 ; 2       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[121]~648 ; 2       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[109]~647 ; 2       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[97]~646  ; 2       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[91]~645  ; 2       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[85]~644  ; 2       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[79]~643  ; 2       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[73]~642  ; 2       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[61]~641  ; 2       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[49]~640  ; 2       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[37]~639  ; 2       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[31]~638  ; 2       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[25]~637  ; 2       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[26]~636  ; 2       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[27]~635  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[189]~553 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[190]~552 ; 2       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[189]~633 ; 2       ;
; lpm_divide:Mod2|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[190]~632 ; 2       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[220]~584 ; 2       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[221]~583 ; 2       ;
; lpm_divide:Mod4|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[222]~582 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[220]~633 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[221]~632 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[222]~631 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[219]~630 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[218]~629 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[210]~628 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[212]~627 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[213]~626 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[214]~625 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[204]~623 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[205]~622 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[206]~621 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[207]~620 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[196]~618 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[198]~617 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[199]~616 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[200]~615 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[190]~613 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[191]~612 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[192]~611 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[193]~610 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[182]~608 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[184]~607 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[185]~606 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[186]~605 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[176]~603 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[177]~602 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[178]~601 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[179]~600 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[168]~598 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[170]~597 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[171]~596 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[172]~595 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[162]~593 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[163]~592 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[164]~591 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[165]~590 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[154]~588 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[156]~587 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[157]~586 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[158]~585 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[148]~583 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[149]~582 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[150]~581 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[151]~580 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[140]~578 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[142]~577 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[143]~576 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[144]~575 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[134]~573 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[135]~572 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[136]~571 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[137]~570 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[126]~568 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[128]~567 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[129]~566 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[130]~565 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[120]~563 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[121]~562 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[122]~561 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[123]~560 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[112]~558 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[114]~557 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[115]~556 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[116]~555 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[106]~553 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[107]~552 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[108]~551 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[109]~550 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[98]~548  ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[100]~547 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[101]~546 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[102]~545 ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[92]~543  ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[93]~542  ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[94]~541  ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[95]~540  ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[84]~538  ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[86]~537  ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[87]~536  ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[88]~535  ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[78]~533  ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[79]~532  ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[80]~531  ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[81]~530  ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[70]~528  ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[72]~527  ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[73]~526  ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[74]~525  ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[64]~523  ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[65]~522  ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[66]~521  ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[67]~520  ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[56]~518  ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[58]~517  ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[60]~516  ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[50]~514  ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[52]~513  ; 2       ;
; lpm_divide:Mod0|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[53]~512  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[188]~551 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[187]~550 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[180]~549 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[182]~548 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[183]~547 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[175]~545 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[176]~544 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[177]~543 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[168]~541 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[170]~540 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[171]~539 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[163]~537 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[164]~536 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[165]~535 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[156]~533 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[158]~532 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[159]~531 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[151]~529 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[152]~528 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[153]~527 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[144]~525 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[146]~524 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[147]~523 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[139]~521 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[140]~520 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[141]~519 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[132]~517 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[134]~516 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[135]~515 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[127]~513 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[128]~512 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[129]~511 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[120]~509 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[122]~508 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[123]~507 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[115]~505 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[116]~504 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[117]~503 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[108]~501 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[110]~500 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[111]~499 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[103]~497 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[104]~496 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[105]~495 ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[96]~493  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[98]~492  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[99]~491  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[91]~489  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[92]~488  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[93]~487  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[84]~485  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[86]~484  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[87]~483  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[79]~481  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[80]~480  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[81]~479  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[72]~477  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[74]~476  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[75]~475  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[67]~473  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[68]~472  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[69]~471  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[60]~469  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[62]~468  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[63]~467  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[55]~465  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[56]~464  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[57]~463  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[48]~461  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[50]~460  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[51]~459  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[43]~457  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[45]~456  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[36]~454  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[38]~453  ; 2       ;
; lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[39]~452  ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[220]~690 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[221]~689 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[222]~688 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[219]~687 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[218]~686 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[210]~685 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[212]~684 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[213]~683 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[214]~682 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[204]~680 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[205]~679 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[206]~678 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[207]~677 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[196]~675 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[198]~674 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[199]~673 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[200]~672 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[190]~670 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[191]~669 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[192]~668 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[193]~667 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[182]~665 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[184]~664 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[185]~663 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[186]~662 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[176]~660 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[177]~659 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[178]~658 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[179]~657 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[168]~655 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[170]~654 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[171]~653 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[172]~652 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[162]~650 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[163]~649 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[164]~648 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[165]~647 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[154]~645 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[156]~644 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[157]~643 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[158]~642 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[148]~640 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[149]~639 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[150]~638 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[151]~637 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[140]~635 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[142]~634 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[143]~633 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[144]~632 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[134]~630 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[135]~629 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[136]~628 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[137]~627 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[126]~625 ; 2       ;
; lpm_divide:Mod3|lpm_divide_kno:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[128]~624 ; 2       ;
+---------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 46                ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 23                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 23                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 46                ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 1           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                 ;
+-----------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                ; Mode                       ; Location          ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; lpm_mult:Mult0|mult_07t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y4_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_07t:auto_generated|mac_mult3 ;                            ; DSPMULT_X20_Y4_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult0|mult_07t:auto_generated|w200w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y7_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_07t:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y7_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
+-----------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 5,924 / 32,401 ( 18 % ) ;
; C16 interconnects     ; 64 / 1,326 ( 5 % )      ;
; C4 interconnects      ; 2,806 / 21,816 ( 13 % ) ;
; Direct links          ; 1,371 / 32,401 ( 4 % )  ;
; Global clocks         ; 3 / 10 ( 30 % )         ;
; Local interconnects   ; 2,187 / 10,320 ( 21 % ) ;
; R24 interconnects     ; 74 / 1,289 ( 6 % )      ;
; R4 interconnects      ; 3,122 / 28,186 ( 11 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.82) ; Number of LABs  (Total = 352) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 17                            ;
; 2                                           ; 14                            ;
; 3                                           ; 8                             ;
; 4                                           ; 8                             ;
; 5                                           ; 8                             ;
; 6                                           ; 7                             ;
; 7                                           ; 8                             ;
; 8                                           ; 2                             ;
; 9                                           ; 9                             ;
; 10                                          ; 7                             ;
; 11                                          ; 10                            ;
; 12                                          ; 3                             ;
; 13                                          ; 7                             ;
; 14                                          ; 9                             ;
; 15                                          ; 16                            ;
; 16                                          ; 219                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.49) ; Number of LABs  (Total = 352) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 84                            ;
; 1 Clock enable                     ; 30                            ;
; 1 Sync. clear                      ; 5                             ;
; 1 Sync. load                       ; 39                            ;
; 2 Clocks                           ; 14                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 13.70) ; Number of LABs  (Total = 352) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 14                            ;
; 2                                            ; 15                            ;
; 3                                            ; 9                             ;
; 4                                            ; 7                             ;
; 5                                            ; 7                             ;
; 6                                            ; 9                             ;
; 7                                            ; 6                             ;
; 8                                            ; 4                             ;
; 9                                            ; 9                             ;
; 10                                           ; 9                             ;
; 11                                           ; 7                             ;
; 12                                           ; 2                             ;
; 13                                           ; 4                             ;
; 14                                           ; 6                             ;
; 15                                           ; 132                           ;
; 16                                           ; 35                            ;
; 17                                           ; 8                             ;
; 18                                           ; 15                            ;
; 19                                           ; 19                            ;
; 20                                           ; 6                             ;
; 21                                           ; 4                             ;
; 22                                           ; 2                             ;
; 23                                           ; 3                             ;
; 24                                           ; 5                             ;
; 25                                           ; 4                             ;
; 26                                           ; 1                             ;
; 27                                           ; 2                             ;
; 28                                           ; 4                             ;
; 29                                           ; 3                             ;
; 30                                           ; 0                             ;
; 31                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.76) ; Number of LABs  (Total = 352) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 21                            ;
; 2                                               ; 19                            ;
; 3                                               ; 19                            ;
; 4                                               ; 22                            ;
; 5                                               ; 16                            ;
; 6                                               ; 16                            ;
; 7                                               ; 10                            ;
; 8                                               ; 17                            ;
; 9                                               ; 23                            ;
; 10                                              ; 33                            ;
; 11                                              ; 60                            ;
; 12                                              ; 44                            ;
; 13                                              ; 15                            ;
; 14                                              ; 6                             ;
; 15                                              ; 6                             ;
; 16                                              ; 23                            ;
; 17                                              ; 1                             ;
; 18                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.63) ; Number of LABs  (Total = 352) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 15                            ;
; 3                                            ; 6                             ;
; 4                                            ; 14                            ;
; 5                                            ; 3                             ;
; 6                                            ; 8                             ;
; 7                                            ; 9                             ;
; 8                                            ; 7                             ;
; 9                                            ; 6                             ;
; 10                                           ; 10                            ;
; 11                                           ; 12                            ;
; 12                                           ; 6                             ;
; 13                                           ; 10                            ;
; 14                                           ; 11                            ;
; 15                                           ; 15                            ;
; 16                                           ; 26                            ;
; 17                                           ; 41                            ;
; 18                                           ; 35                            ;
; 19                                           ; 35                            ;
; 20                                           ; 18                            ;
; 21                                           ; 17                            ;
; 22                                           ; 8                             ;
; 23                                           ; 6                             ;
; 24                                           ; 2                             ;
; 25                                           ; 7                             ;
; 26                                           ; 8                             ;
; 27                                           ; 5                             ;
; 28                                           ; 8                             ;
; 29                                           ; 3                             ;
; 30                                           ; 0                             ;
; 31                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 43        ; 0            ; 43        ; 0            ; 0            ; 43        ; 43        ; 0            ; 43        ; 43        ; 0            ; 37           ; 0            ; 0            ; 6            ; 0            ; 37           ; 6            ; 0            ; 0            ; 0            ; 37           ; 0            ; 0            ; 0            ; 0            ; 0            ; 43        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 43           ; 0         ; 43           ; 43           ; 0         ; 0         ; 43           ; 0         ; 0         ; 43           ; 6            ; 43           ; 43           ; 37           ; 43           ; 6            ; 37           ; 43           ; 43           ; 43           ; 6            ; 43           ; 43           ; 43           ; 43           ; 43           ; 0         ; 43           ; 43           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; data_r[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_r[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_r[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_r[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_r[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_r[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_r[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_r[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_g[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_g[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_g[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_g[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_g[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_g[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_g[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_g[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_b[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_b[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_b[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_b[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_b[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_b[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_b[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_b[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; comm[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; comm[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; comm[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; comm[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d7_1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d7_1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d7_1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d7_1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d7_1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d7_1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d7_1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COMM_CLK[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COMM_CLK[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clear              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; direction[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; direction[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; direction[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; direction[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 4.1               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                         ;
+-------------------------+-------------------------+-------------------+
; Source Register         ; Destination Register    ; Delay Added in ns ;
+-------------------------+-------------------------+-------------------+
; divfreq_mv:DIV02|clk_mv ; divfreq_mv:DIV02|clk_mv ; 2.075             ;
; divfreq:DIV01|clk_div   ; divfreq:DIV01|clk_div   ; 2.064             ;
; divfreq:DIV01|count[23] ; divfreq:DIV01|clk_div   ; 1.032             ;
; divfreq:DIV01|count[22] ; divfreq:DIV01|clk_div   ; 1.032             ;
; divfreq:DIV01|count[21] ; divfreq:DIV01|clk_div   ; 1.032             ;
; divfreq:DIV01|count[20] ; divfreq:DIV01|clk_div   ; 1.032             ;
; divfreq:DIV01|count[19] ; divfreq:DIV01|clk_div   ; 1.032             ;
; divfreq:DIV01|count[18] ; divfreq:DIV01|clk_div   ; 1.032             ;
; divfreq:DIV01|count[17] ; divfreq:DIV01|clk_div   ; 1.032             ;
; divfreq:DIV01|count[16] ; divfreq:DIV01|clk_div   ; 1.032             ;
; divfreq:DIV01|count[15] ; divfreq:DIV01|clk_div   ; 1.032             ;
; divfreq:DIV01|count[14] ; divfreq:DIV01|clk_div   ; 1.032             ;
; divfreq:DIV01|count[13] ; divfreq:DIV01|clk_div   ; 1.032             ;
; divfreq:DIV01|count[12] ; divfreq:DIV01|clk_div   ; 1.032             ;
; divfreq:DIV01|count[11] ; divfreq:DIV01|clk_div   ; 1.032             ;
; divfreq:DIV01|count[10] ; divfreq:DIV01|clk_div   ; 1.032             ;
; divfreq:DIV01|count[9]  ; divfreq:DIV01|clk_div   ; 1.032             ;
; divfreq:DIV01|count[8]  ; divfreq:DIV01|clk_div   ; 1.032             ;
; divfreq:DIV01|count[7]  ; divfreq:DIV01|clk_div   ; 1.032             ;
; divfreq:DIV01|count[6]  ; divfreq:DIV01|clk_div   ; 1.032             ;
; divfreq:DIV01|count[5]  ; divfreq:DIV01|clk_div   ; 1.032             ;
; divfreq:DIV01|count[4]  ; divfreq:DIV01|clk_div   ; 1.032             ;
; divfreq:DIV01|count[3]  ; divfreq:DIV01|clk_div   ; 1.032             ;
; divfreq:DIV01|count[2]  ; divfreq:DIV01|clk_div   ; 1.032             ;
; divfreq:DIV01|count[1]  ; divfreq:DIV01|clk_div   ; 1.032             ;
; divfreq:DIV01|count[0]  ; divfreq:DIV01|clk_div   ; 1.032             ;
; divfreq:DIV01|count[24] ; divfreq:DIV01|clk_div   ; 1.032             ;
+-------------------------+-------------------------+-------------------+
Note: This table only shows the top 27 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP3C10E144C8 for design "snake"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C5E144C8 is compatible
    Info (176445): Device EP3C16E144C8 is compatible
    Info (176445): Device EP3C25E144C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'snake.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN 22 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node divfreq_mv:DIV02|clk_mv 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node divfreq_mv:DIV02|clk_mv~0
Info (176353): Automatically promoted node divfreq:DIV01|clk_div 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node divfreq:DIV01|clk_div~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 10% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 18% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 6.19 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (144001): Generated suppressed messages file C:/Users/jiazheng/Sync/ncnu/class/DigitalLogic/FPGA-Snake/snake/output_files/snake.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 5389 megabytes
    Info: Processing ended: Tue Jan 07 16:43:21 2020
    Info: Elapsed time: 00:00:32
    Info: Total CPU time (on all processors): 00:00:46


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/jiazheng/Sync/ncnu/class/DigitalLogic/FPGA-Snake/snake/output_files/snake.fit.smsg.


