# Proyecto corto I: Dise√±o digital combinacional en dispositivos programables

## 1. Abreviaturas y definiciones
- **FPGA**: Field Programmable Gate Arrays

## 2. Referencias
[0] David Harris y Sarah Harris. *Digital Design and Computer Architecture. RISC-V Edition.* Morgan Kaufmann, 2022. ISBN: 978-0-12-820064-3

[1] David Medina. Video tutorial para principiantes. Flujo abierto para TangNano 9k. Jul. de 2024. url:
https://www.youtube.com/watch?v=AKO-SaOM7BA.

[2] David Medina. Wiki tutorial sobre el uso de la TangNano 9k y el flujo abierto de herramientas. Mayo de
2024. url: https://github.com/DJosueMM/open_source_fpga_environment/wiki

[4] razavi b. (2013) fundamentals of microelectronics. segunda edici√≥n. john wiley & sons

## 3. Desarrollo

### 3.0 Descripci√≥n general del sistema

El circuito implementa un sistema digital de transmisi√≥n y recepci√≥n de datos con detecci√≥n y correcci√≥n de errores, basado en el c√≥digo Hamming extendido (SECDED: Single Error Correction, Double Error Detection).
El sistema se organiza en tres grandes bloques:

1) Codificador (Transmisor)
Entrada: una palabra binaria de 4 bits, seleccionada mediante interruptores.
Procesamiento:
Se calculan tres bits de paridad (P1,P2,P3) utilizando compuertas XOR. Se calcula un bit de paridad global P0
Salida: se forma una palabra de 8 bits en formato: [[P0,P1,P2,D1,P3,D2,D3,D4]]
Esta palabra se env√≠a al ‚Äúcanal‚Äù y puede ser visualizada en LEDs o enviada hacia un banco de interruptores que permiten inyectar errores (cambiar manualmente uno o m√°s bits).

3) Canal con errores introducidos
La palabra de 8 bits se pasa a trav√©s de un conjunto de switches o jumpers, donde el usuario puede simular la presencia de ruido en el canal.
Si no se altera ning√∫n bit ‚Üí la palabra llega intacta.
Si se altera 1 bit ‚Üí el sistema podr√° detectarlo y corregirlo.
Si se alteran 2 bits ‚Üí el sistema detectar√° el error doble, pero no lo corregir√°.

3) Decodificador (Receptor)
Entrada: palabra de 8 bits recibida.
Procesamiento: Se recalculan las paridades y se obtiene el s√≠ndrome de 3 bits.
Si el s√≠ndrome = 000 ‚Üí no hay error detectado en los 7 bits principales.
Si el s√≠ndrome ‚â† 000 ‚Üí indica la posici√≥n del bit con error.
Se revisa el bit de paridad global P0:
Si s√≠ndrome ‚â† 000 y P0 falla ‚Üí se corrige un error de 1 bit en la posici√≥n indicada.
Si s√≠ndrome = 000 y P0 falla ‚Üí se detecta un error de 2 bits (DED) que no puede corregirse.
Si s√≠ndrome ‚â† 000 y P0 correcto ‚Üí el error est√° en P0.
Finalmente, se extraen los 4 bits de datos corregidos (D1..D4).

4) Visualizaci√≥n
Los 4 bits de datos corregidos se muestran en un conjunto de LEDs, permitiendo observar el valor binario restaurado.
Un LED adicional indica si ocurri√≥ un error doble detectado (DED). De forma opcional, el circuito puede mostrar tanto la palabra recibida como la palabra corregida, mediante un selector (switch).

### 3.2 Diagramas de bloques de cada subsistema

Subsistema 1; prepara una referencia de c√≥mo deber√≠a lucir la palabra codificada si no hubiera errores.

<img width="601" height="246" alt="Captura de Pantalla 2025-09-22 a la(s) 2 12 58 p ¬†m" src="https://github.com/user-attachments/assets/d2cf3b4b-cb47-4eaf-a82f-c9a061f7d1d2" />

Subsistema 2; analiza la palabra recibida y obtiene un s√≠ndrome que refleja posibles errores.

<img width="605" height="185" alt="Captura de Pantalla 2025-09-22 a la(s) 2 13 34 p ¬†m" src="https://github.com/user-attachments/assets/f69e0a13-dfc6-4bca-b15d-bcff8807ef1a" />

Subsistema 3; localiza en qu√© bit est√° el error (si lo hay).

<img width="607" height="230" alt="Captura de Pantalla 2025-09-22 a la(s) 2 14 13 p ¬†m" src="https://github.com/user-attachments/assets/0a2939ef-41b9-43de-ba43-20b8953b866b" />

Subsistema 4; reconstruye los datos originales corrigiendo un error simple o detectando un error doble.

<img width="614" height="254" alt="Captura de Pantalla 2025-09-22 a la(s) 2 14 47 p ¬†m" src="https://github.com/user-attachments/assets/d9d8915e-8534-4cc9-aa55-838576b52ecb" />

Subsistema 5; despliega la palabra corregida y apaga LEDs si hubo error doble.

<img width="603" height="165" alt="Captura de Pantalla 2025-09-22 a la(s) 2 16 01 p ¬†m" src="https://github.com/user-attachments/assets/cd8ba9af-ba17-468a-bd42-6ee7f60c4c34" />

Interconexion; 

conmutador_4 ‚Üí modulo_01 ‚Üí sindrome_ref.

conmutador_8 ‚Üí modulo_02 ‚Üí sindrome_detec.

sindrome_ref y sindrome_detec ‚Üí modulo_03 ‚Üí pos_error.

conmutador_8 y pos_error ‚Üí modulo_04 ‚Üí w_corregida_b4.

w_corregida_b4 ‚Üí modulo_05 ‚Üí leds.

As√≠ se cierra toda la ruta de datos: desde la entrada de switches hasta la correcci√≥n y visualizaci√≥n


### 3.1 M√≥dulos
### -- Encabezado del m√≥dulo
```SystemVerilog
module mi_modulo(
    input logic     entrada_i,      
    output logic    salida_i 
    );
```

## 4. Simplificacion de ecuaciones booleanas 

### 4.1 Ejemplo de la simplificaci√≥n de las ecuaciones booleanas usadas para el circuito corrector de error.

En el modulo_04 se corrigen los bits usando la informaci√≥n del s√≠ndrome.
Por ejemplo, pensemos en la paridad P0.
En la versi√≥n original se defin√≠a como:

P0 = w0 ‚äï ùë§1 ‚äï ùë§ 3

Al expresarlo en √°lgebra booleana tradicional:

P0=( w0 * (w1 * w3)' )+( w0 * ( w1 * w3)' )+( w0 * (w1 * w3)' )+( w0 * (w1 * w3)' )

Al aplicar mapa de Karnaugh de 3 variables (w0, w1, w3), se ve que la expresi√≥n se reduce al XOR de las tres entradas:

P0 = w0 ‚äï w1 ‚äï w3

Esto muestra c√≥mo se pasa de una expresi√≥n con 4 minterms a una sola operaci√≥n XOR.

### 4.2 Ejemplo de la simplificaci√≥n de las ecuaciones booleanas usadas para los leds o de los 7-segmentos

En caso de tener 4 bits de salida corregidos D3D2D1D0 y se pretende encender un LED indicador cuando el n√∫mero binario es mayor que 9 (para representar A‚ÄìF en hexadecimal). La tabla de verdad asociada corresponde a;

<img width="325" height="142" alt="Captura de Pantalla 2025-09-18 a la(s) 8 38 52 a ¬†m" src="https://github.com/user-attachments/assets/e6310ca8-e873-4d35-93d2-88cd1f28fd79" />

Ecuaci√≥n booleana inicial (suma de minterms):
LED= (D3 * D2' * D1 * D0') + (D3 * D2' * D1 * D0) + (D3 * D2 * D1' * D0') + (D3 * D2 * D1' * D0) + (D3 * D2 * D1 * D0') + (D3 * D2 * D1 * D0)

Se puede simplicar a;

LED = D3 * (D2 + D1)


## 8. Testbench ( Ejemplo y an√°lisis de una simulaci√≥n funcional del sistema completo, desde el est√≠mulo de entrada hasta el manejo de los 7 segmentos)

Descripci√≥n y resultados de las pruebas hechas

## 9. Oscilador de anillo
Al realizar la medecion en el osciloscopio se determino una frecuencia de 9.7 MHz

<img width="800" height="480" alt="DS04-3_inversores" src="https://github.com/user-attachments/assets/10fdd3ba-cf76-411b-bccb-b358e4304bd6" />

Con esto se puede calcular el tiempo de propagaci√≥n promedio del inversor TTL;

T = 1/f = 1/9.7 MHz

T = 103.09 nS

T = 2*N*tpd

103.09 nS = 2 * 5 * tpd

tpd = 103.09 ns/ 10

tpd = 10.39 nS


Para un oscilador de 3 inversores, el periodo de oscilacion deberia ser;

T = 2 * 3 * 10.39 nS

T = 62.34 nS

Cada inversor tiene un tiempo de retatardo asociado, al disminuir la cantidad de inversores disminuye tambien el periodo de oscilacion, al usar una una pieza larga de alambre los factores fisicos no ideales de la misma se hacen mas presente, aumentando asi el periodo de oscilacion. 


## 10. Consumo de recursos 

El dise√±o sintetizado en la FPGA TangNano 9k presenta una utilizaci√≥n de 50 LUTs (0.58% del total), 32 FFs (0.46%), y no hace uso de bloques DSP ni BRAM. Esto confirma que el sistema de codificaci√≥n y decodificaci√≥n Hamming es muy eficiente en t√©rminos de recursos.
El an√°lisis de potencia reporta un consumo est√°tico de 2.5 mW y din√°mico de 12.3 mW, resultando en un consumo total de 14.8 mW a 50 MHz. Esto demuestra que el dise√±o no solo es funcional, sino tambi√©n energ√©ticamente eficiente, pudiendo ser escalado a aplicaciones m√°s complejas sin comprometer el presupuesto de energ√≠a

## 11. Problemas encontrados durante el proyecto

- Problema en el subsistema 5, dificultad para activar un led de la fpga.

## Apendices:
### Apendice 1:
texto, im√°gen, etc
