
<h1>DEGITAL SYSTEM DESIGN :Experiment List RU cse-29</h1>
# CREATE BY SUJAN PRODHAN RU.CSE-29
    <table>
        <tr>
            <th>Experiment Number</th>
            <th>Experiment Name</th>
            <th>Description</th>
        </tr>
        <tr>
            <td>1</td>
            <td>BCD to Excess-3 Code Converter</td>
            <td>Design and implement a BCD to Excess-3 code converter that converts Binary Coded Decimal (BCD) numbers to Excess-3 code.</td>
        </tr>
        <tr>
            <td>2</td>
            <td>Excess-3 to BCD Code Converter</td>
            <td>Design and implement an Excess-3 to BCD code converter that converts Excess-3 code numbers to Binary Coded Decimal (BCD) format.</td>
        </tr>
        <tr>
            <td>3</td>
            <td>Gray to Binary and Binary to Gray Code Converter</td>
            <td>Design and implement converters to convert between Gray code and Binary code, both in directions: Gray to Binary and Binary to Gray.</td>
        </tr>
        <tr>
            <td>4</td>
            <td>4-bit Adder/Subtractor</td>
            <td>Design and implement a 4-bit adder/subtractor circuit that can perform both addition and subtraction of 4-bit binary numbers.</td>
        </tr>
        <tr>
            <td>5</td>
            <td>4-bit BCD Adder/Subtractor</td>
            <td>Design and implement a 4-bit BCD adder/subtractor circuit that can perform addition and subtraction of 4-bit BCD numbers.</td>
        </tr>
        <tr>
            <td>6</td>
            <td>MOD-10 Counter - Asynchronous</td>
            <td>Design and verify a MOD-10 counter circuit. Study and implement the behavior of a counter that counts from 0 to 9 in cyclic sequence.</td>
        </tr>
        <tr>
            <td>7</td>
            <td>Asynchronous Counter - Sequential</td>
            <td>Design and implement an asynchronous counter circuit. Study and implement a counter that counts in sequential order using asynchronous logic.</td>
        </tr>
        <tr>
            <td>8</td>
            <td>Synchronous Up-Down Counter</td>
            <td>Design and implement a synchronous up-down counter circuit. Study and implement a counter that can count both upwards and downwards based on control.</td>
        </tr>
    </table>

# ржПржЦрж╛ржирзЗ рждрзЛржорж╛ржжрзЗрж░ рж╕рзБржмрж┐ржзрж╛рж░ ржЬржирзНржп ржкрзНрж░рждрзНржпрзЗржХржЯрж┐ ржПржХрзНрж╕ржкрзЗрж░рж┐ржорзЗржирзНржЯрзЗрж░ ржнрзЗрж░рж┐рж▓рзНржЧ ржХрзЛржб ржЕрзНржпрж╛ржб ржХрж░рж╛ рж╣ржпрж╝рзЗржЫрзЗред -рж╕рзБржЬржи ржкрзНрж░ржзрж╛ржи(RU-CSE-29)
<h2>Verilog Experiment List</h2>

<table>
    <tr>
        <th>Experiment Number</th>
        <th>Experiment Name</th>
        <th>Verilog Code Link</th>
    </tr>
    <tr>
        <td>1</td>
        <td>BCD to Excess-3 Code Converter</td>
        <td><a href="https://github.com/prodhan2/DSD_verilog/blob/main/BCD%20to%20EXcess3.v">Link</a></td>
    </tr>
    <tr>
        <td>2</td>
        <td>Excess-3 to BCD Code Converter</td>
        <td><a href="https://github.com/prodhan2/DSD_verilog/blob/main/BCD%20to%20EXcess3.v">Link</a></td>
    </tr>
    <tr>
        <td>3</td>
        <td>Gray to Binary and Binary to Gray Converter</td>
        <td><a href="https://github.com/prodhan2/DSD_verilog/blob/main/Binary_to_gray.v">Link</a></td>
    </tr>
    <tr>
        <td>4</td>
        <td>4-bit Adder/Subtractor</td>
        <td><a href="https://github.com/prodhan2/DSD_verilog/blob/main/4%20bit%20adder%20subtractor.v">Link</a></td>
    </tr>
    <tr>
        <td>5</td>
        <td>4-bit BCD Adder</td>
        <td><a href="https://github.com/prodhan2/DSD_verilog/blob/main/BCD%20adder.v">Link</a></td>
    </tr>
    <tr>
        <td>6</td>
        <td>MOD-10 Counter - Asynchronous</td>
        <td><a href="https://github.com/prodhan2/DSD_verilog/blob/main/Mod%2010%20counter%20.v">Link</a></td>
    </tr>
    <tr>
        <td>7</td>
        <td> Sequential counter </td>
        <td><a href="https://github.com/prodhan2/DSD_verilog/blob/main/4%20bit%20sequential%20%20up%20down%20%20counter%20.v">Link</a></td>
    </tr>
    <tr>
        <td>8</td>
        <td>Synchronous Up-Down Counter</td>
        <td><a href="https://github.com/prodhan2/DSD_verilog/blob/main/3Bit%20synchornous%20up%20down%20counter.v">Link</a></td>
    </tr>
</table>

# ржпржжрж┐ ржЕрж░рзЛ ржХрзЛржбрзЗрж░  ржкрзНрж░ржпрж╝рзЛржЬржи рж╣рзЯрзЗ ржерж╛ржХрзЗ рждржмрзЗ  <a href="https://github.com/prodhan2/DSD_verilog">ржПржЦрж╛ржирзЗ ржХрзНрж▓рж┐ржХ</a> ржХрж░рждрзЗ ржкрж╛рж░рзЛред 
<h2> ржХрж┐ржнрж╛ржмрзЗ рж▓рзНржпрж╛ржмрзЗрж░ ржПржХрзНрж╕ржкрзЗрж░рж┐ржорзЗржирзНржЯ ржЧрзБрж▓рзЛ рж░рж╛ржи ржХрж░ржмрзЗ рждрж╛рж░ ржирж┐рзЯржоред::ржХрж╛ржЙржирзНржЯрж╛рж░ ржирж┐ржпрж╝ржорж╛ржмрж▓рзА</h2>

<table>
    <tr>
        <th>ржХрж╛ржЙржирзНржЯрж╛рж░ ржкрзНрж░ржХрж╛рж░</th>
        <th>ржирж┐рж░рзНржжрзЗрж╢ржирж╛</th>
        <th>ржорзЛржб ржмрзНржпрж╛ржЦрзНржпрж╛</th>
    </tr>
    <tr>
        <td>ржПрж╕рж┐ржЩрзНржХрзНрж░рзЛржирж╛рж╕ ржХрж╛ржЙржирзНржЯрж╛рж░</td>
        <td>
            рзз. `clk` ржЗржиржкрзБржЯ ржжрж┐ржиред<br>
            рзи. `clr` ржЗржиржкрзБржЯ ржлрзЛрж░рзНрж╕ ржорзЛржб 0 рж╕рзЗржЯ ржХрж░рзБржи, ржкрзНрж░ржержорзЗ рзж ржжрж┐ржиред<br>
            рзй.  next  ржиржи-ржлрзЛрж░рзНрж╕ ржХрзНрж▓ржХ ржкрзНрж░ржпрзЛржЧ ржХрж░рзБржиред then run run  run run ЁЯдгЁЯдгЁЯдг
        </td>
        <td>ржкрзНрж░ржпрзЛржЬрзНржп ржирзЯ</td>
    </tr>
    <tr>
        <td>рж╕рж┐ржЩрзНржХрзНрж░рзЛржирж╛рж╕ ржХрж╛ржЙржирзНржЯрж╛рж░</td>
        <td>
            рзз. `clk` ржЗржиржкрзБржЯ ржжрж┐ржиред<br>
            рзи. `clr` ржЗржиржкрзБржЯ рж╕рзЗржЯ ржХрж░рзБржи, force e giye ржкрзНрж░ржержорзЗ рзж ржжрж┐ржиред<br>
            рзй. ржкрзНрж░рж╛ржержорж┐ржХ ржорж╛ржи 0 ржжрж┐рзЯрзЗ ржЪрж╛рж▓рж╛ржи, рждрж╛рж░ржкрж░ 1 ржмрзНржпржмрж╣рж╛рж░ ржХрж░рзБржиред
             then run run  run run ЁЯдгЁЯдгЁЯдг
        </td>
        <td>ржорзЛржб рж╕рзЗржЯ ржХрж░рзБржи: 0 ржмрж╛ 1</td>
    </tr>
    <tr>
        <td>рж╕рж┐ржХрзЛрзЯрзЗржирзНрж╕рж┐рзЯрж╛рж▓ ржХрж╛ржЙржирзНржЯрж╛рж░</td>
        <td>
            рзз. `clk` ржЗржиржкрзБржЯ ржжрж┐ржиред<br>
            рзи. `clr` ржЗржиржкрзБржЯ рж╕рзЗржЯ ржХрж░рзБржи, ржкрзНрж░ржержорзЗ рзж ржжрж┐ржиред<br>
            рзй. ржкрзНрж░рж╛ржержорж┐ржХ ржорж╛ржи 0 ржжрж┐рзЯрзЗ ржЪрж╛рж▓рж╛ржи, рждрж╛рж░ржкрж░ 1 ржмрзНржпржмрж╣рж╛рж░ ржХрж░рзБржиред 
            then run run  run run ЁЯдгЁЯдгЁЯдг
        </td>
        <td>ржкрзНрж░ржпрзЛржЬрзНржп ржирзЯ</td>
    </tr>
</table>

```
# verilog ржХрзЛржб рж▓рж┐ржЦрж╛рж░ ржирж┐рзЯржо

Verilog ржПржХржЯрж┐ рж╣рж╛рж░рзНржбржУржпрж╝рзНржпрж╛рж░ ржбрзЗрж╕ржХрзНрж░рж┐ржкрж╢ржи ржнрж╛рж╖рж╛, ржпрзЗржЯрж┐ ржбрж┐ржЬрж┐ржЯрж╛рж▓ рж▓ржЬрж┐ржХ рж╕рж╛рж░рзНржХрж┐ржЯ ржбрж┐ржЬрж╛ржЗржи ржХрж░рж╛рж░ ржЬржирзНржп ржмрзНржпржмрж╣рж╛рж░ рж╣рзЯред Verilog ржХрзЛржб рж▓рзЗржЦрж╛рж░ ржЬржирзНржп ржирж┐ржорзНржирж▓рж┐ржЦрж┐ржд ржирж┐рзЯржоржЧрзБрж▓рж┐ ржЕржирзБрж╕рж░ржг ржХрж░рж╛ ржЙржЪрж┐ржд:
ржоржбрж┐ржЙрж▓ ржбрзЗржХрзНрж▓рж╛рж░рзЗрж╢ржи: ржХрзЛржбрзЗрж░ рж╢рзБрж░рзБрждрзЗ ржоржбрж┐ржЙрж▓ ржбрзЗржХрзНрж▓рж╛рж░рзЗрж╢ржи ржерж╛ржХрж╛ ржЙржЪрж┐рждред ржПржЯрж┐ ржоржбрж┐ржЙрж▓рзЗрж░ ржирж╛ржо ржПржмржВ ржкрзЛрж░рзНржЯржлрзЛрж▓рж┐ржУ ржбрж┐ржлрж╛ржЗржи ржХрж░рзЗред
ржкрзЛрж░рзНржЯржлрзЛрж▓рж┐ржУ ржбрзЗржХрзНрж▓рж╛рж░рзЗрж╢ржи: ржоржбрж┐ржЙрж▓рзЗрж░ ржЗржиржкрзБржЯ ржПржмржВ ржЖржЙржЯржкрзБржЯ ржкрзЛрж░рзНржЯржлрзЛрж▓рж┐ржУ ржбрж┐ржлрж╛ржЗржи ржХрж░рж╛ ржЙржЪрж┐рждред
ржЗржиржкрзБржЯ ржУ ржЖржЙржЯржкрзБржЯ ржбрзЗржХрзНрж▓рж╛рж░рзЗрж╢ржи: ржкрзНрж░рждрж┐ржЯрж┐ ржкрзЛрж░рзНржЯржлрзЛрж▓рж┐ржУрж░ ржЬржирзНржп ржЗржиржкрзБржЯ ржмрж╛ ржЖржЙржЯржкрзБржЯ ржбрзЗржХрзНрж▓рж╛рж░рзЗрж╢ржи ржХрж░рждрзЗ рж╣ржмрзЗред
ржЗржиржкрзБржЯ, ржЖржЙржЯржкрзБржЯ, ржмрж╛ ржЗржиржЯрж╛рж░ржирж╛рж▓ ржУржпрж╝рж╛ржпрж╝рж╛рж░ ржбрзЗржХрзНрж▓рж╛рж░рзЗрж╢ржи: ржбрзЗржЯрж╛ рж╕рзНржЯрзНрж░рж╛ржХржЪрж╛рж░ ржбрж┐ржлрж╛ржЗржи ржХрж░рж╛рж░ ржЬржирзНржп ржбрзЗржЯрж╛ ржЯрж╛ржЗржк ржмрж╛ ржУржпрж╝рж╛ржпрж╝рж╛рж░ ржбрзЗржХрзНрж▓рж╛рж░рзЗрж╢ржи ржХрж░рждрзЗ рж╣ржмрзЗред
ржХржорзНржмрж┐ржирзЗрж╢ржирж╛рж▓ рж▓ржЬрж┐ржХ ржмрзНрж▓ржХ: ржХржорзНржмрж┐ржирзЗрж╢ржирж╛рж▓ рж▓ржЬрж┐ржХ рж╕рж╛рж░рзНржХрж┐ржЯ ржбрж┐ржЬрж╛ржЗржи ржХрж░рж╛рж░ ржЬржирзНржп "always" ржмрзНрж▓ржХ ржмрзНржпржмрж╣рж╛рж░ ржХрж░рж╛ рж╣рзЯред
рж╕рж┐ржХрзБрзЯрзЗржирзНрж╕рж┐рзЯрж╛рж▓ рж▓ржЬрж┐ржХ ржмрзНрж▓ржХ: рж╕рж┐ржХрзБрзЯрзЗржирзНрж╕рж┐рзЯрж╛рж▓ рж▓ржЬрж┐ржХ рж╕рж╛рж░рзНржХрж┐ржЯ ржбрж┐ржЬрж╛ржЗржи ржХрж░рж╛рж░ ржЬржирзНржп "always" ржмрзНрж▓ржХ ржмрзНржпржмрж╣рж╛рж░ ржХрж░рждрзЗ рж╣ржмрзЗ ржПржмржВ ржХрзНрж▓ржХ ржПржмржВ рж╕рзНржЯрзЗржЯ ржнрзНржпрж╛рж░рж┐рзЯрзЗржмрж▓ ржмрзНржпржмрж╣рж╛рж░ ржХрж░рждрзЗ рж╣ржмрзЗред
ржХржорзЗржирзНржЯ: ржХрзЛржбрзЗ ржоржирзНрждржмрзНржп рж▓рж┐ржЦрждрзЗ ржХржорзЗржирзНржЯ ржмрзНржпржмрж╣рж╛рж░ ржХрж░рж╛ ржпрзЗрждрзЗ ржкрж╛рж░рзЗред
ржЙржкрж░рзЗрж░ ржирж┐рж░рзНржжрж┐рж╖рзНржЯ ржирж┐рзЯржоржЧрзБрж▓рж┐ ржЕржирзБрж╕рж░ржг ржХрж░рзЗ Verilog ржХрзЛржб рж▓рзЗржЦрж╛ ржпрж╛рзЯред ржЖржкржирж┐ ржпржжрж┐ Verilog рж╕рзНржЯрзНрж░рж╛ржХржЪрж╛рж░ ржПржмржВ ржХрзЛржбрж┐ржВ ржкрзНрж░рзНржпрж╛ржХрзНржЯрж┐рж╕ ржЬрж╛ржирждрзЗ ржЪрж╛ржи, рждрж╛рж╣рж▓рзЗ ржЕржирж▓рж╛ржЗржи ржЯрж┐ржЙржЯрзЛрж░рж┐ржпрж╝рж╛рж▓ ржмрж╛ ржмржЗ ржерзЗржХрзЗ рж╕рж╛рж╣рж╛ржпрзНржп ржирзЗрждрзЗ ржкрж╛рж░рзЗржиред  ```


