Como apresentado na Seção (\ref{section:Cordic}), devido as limitações em disponibilidade de blocos multiplicadores nas FPGAs, se faz necessário utilizar o algoritmo Cordic implementado em \textit{hardware} para realizar as operações de rotacionamento do vetor $H_r$ pelo ângulo descrito por $W_{N_o}^r$. 

A FPGA XC7Z010-1CLG225, presente no ZynqBerry,  possui no total 80 blocos de DSP (\textit{Digital signal processing}), onde cada um deles possui um \textit{hardware} multiplicador. Tais multiplicadores seriam suficientes para implementar a função de rotação de vetores, necessária ao cálculo da FFT. Comumente em aplicações de processamento de sinais, o módulo de calcula da FFT é apenas umas das etapas de processamento de sinais. Logo, utilizar todos estes blocos de DSPs para computar a FFT, tornaria a implementação de outras tarefas mais difíceis. Outro ponto importante é que implementar a FFT, utilizando apenas blocos lógicos comuns, torna a implementação mais generalista. Podendo, portanto, ser aplicada a diferentes FPGAs, independente do número de blocos DSP, requisitando apenas um número mínimo de CLBs. 

Nesta etapa é realizado o projeto e implementação em FPGA do processador Cordic, utilizado para montar o bloco da FFT. Tal processador segue a metodologia do algoritmo MSR Cordic apresentado na Seção (\ref{section:MSR-CORDIC}).

\subsection{Projeto dos Parâmetros Cordic}
	\input{Source/MateriaisMetodos/ImplementacaoCordic/ProjetoParametrosCordic.tex}
	
\subsection{Arquitetura Cordic Implementada}
	\input{Source/MateriaisMetodos/ImplementacaoCordic/ArquiteturaCordicImplementada.tex}
