analyze -format sverilog { \
  adder.sv \
  alu.sv \
  alu_controller.sv \
  branch_unit.sv \
  controller_if.sv\
  controlpath.sv\
  data_memory.sv\
  datapath.sv\
  forwarding_unit.sv\
  hazard.sv\
  immediate_generator.sv\
  instruction_memory.sv \
  memory_if.sv \
  mux2.sv \
  mux4.sv \
  pipeline_reg.sv \
  program_counter.sv \
  register_file.sv \
  riscv_package.sv \
  riscv.sv \
}
