#  포트폴리오

이 저장소는 학부 과정에서 수행한 다양한 프로젝트, 실습 코드, 연구 자료를 모은 포트폴리오입니다.

---

## 📁 폴더 구성
---

###  IMC (In-Memory Computing)
SRAM 기반 메모리 내부 연산장치 자료

- **사용 언어/툴**: SystemVerilog, Cadence Virtuoso
- **폴더 상세**
  - `IMC`  
    IMC(In-Memory-Computing) 관련 회로 설계
  - `Python`  
    Python 행렬 곱 연산 스크립트
  - `Virtuoso`  
    Cadence Virtuoso를 활용한 cell 및 block 설계(사진으로 대체)
  - `논문자료`  
  - `문제자료`
  - `발표자료`  

---

###  DSD (Digital System Design)
Verilog를 사용한 디지털 논리 설계 실습 및 프로젝트

- **사용 언어/툴**: Verilog HDL, Quartus Prime
- **폴더 상세**
  - `Behavioral Modeling`  
    동작 수준 모델링 예제
  - `Dataflow Modeling`  
    데이터플로우 설계 예제
  - `Gate-level Modeling`  
    게이트 수준 설계 예제
  - `etc module`  
    기타 모듈
  - `Quartus LAB0 ~ LAB3`  
    Quartus Prime을 활용한 FPGA 예제제

---

###  Embedded System
ATmega128을 활용한 임베디드 시스템 실습 및 프로젝트

- **사용 언어/툴**: C 언어, AVR Studio
- **폴더 상세**
  - `lab1 ~ lab10`  
    각종 주변장치 제어 및 응용 예제
  - `Project`  
    종합 프로젝트 코드


---

###  ISD (Intelligent System Design)
지능형 시스템 설계 실습

- **사용 언어/툴**: ARM 어셈블리, Keil
- **폴더 상세**
  - `assembly code`  
    ARM 어셈블리 코드 예제
  - `lab1 ~ lab4`  
    단계별 실습 예제

---

##  이용 방법
이 저장소에 포함된 자료는 **학습 목적**에 한하여 사용해 주시기 바랍니다.  
문의사항이 있으시면 아래 이메일로 연락 부탁드립니다.

 **이메일**: skdmlwka@gmail.com

---

##  라이선스
본 저장소의 코드 및 자료는 **비상업적 용도**에 한해 자유롭게 활용하실 수 있습니다.
