`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 09/17/2024 01:04:03 PM
// Design Name: 
// Module Name: rom
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module rom(

    );
    
//    reg [7:0] rom[2**5-1:0];
//    initial $readmemb("rom2.data", rom);
    
//    always @(posedge targetClk)
//        {num3,num2,num1,num0} = {8'b00000000, rom[sw[4:0]] };
        
        
endmodule
