TimeQuest Timing Analyzer report for LCBsim
Fri Oct 28 15:32:17 2016
Quartus II 32-bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'clk80MHz'
 14. Slow 1200mV 85C Model Hold: 'clk80MHz'
 15. Slow 1200mV 85C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Recovery: 'clk80MHz'
 18. Slow 1200mV 85C Model Removal: 'clk80MHz'
 19. Slow 1200mV 85C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'clk80MHz'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 34. Slow 1200mV 0C Model Setup: 'clk80MHz'
 35. Slow 1200mV 0C Model Hold: 'clk80MHz'
 36. Slow 1200mV 0C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 37. Slow 1200mV 0C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 38. Slow 1200mV 0C Model Recovery: 'clk80MHz'
 39. Slow 1200mV 0C Model Removal: 'clk80MHz'
 40. Slow 1200mV 0C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'clk80MHz'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Slow 1200mV 0C Model Metastability Report
 48. Fast 1200mV 0C Model Setup Summary
 49. Fast 1200mV 0C Model Hold Summary
 50. Fast 1200mV 0C Model Recovery Summary
 51. Fast 1200mV 0C Model Removal Summary
 52. Fast 1200mV 0C Model Minimum Pulse Width Summary
 53. Fast 1200mV 0C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 54. Fast 1200mV 0C Model Setup: 'clk80MHz'
 55. Fast 1200mV 0C Model Hold: 'clk80MHz'
 56. Fast 1200mV 0C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 57. Fast 1200mV 0C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 58. Fast 1200mV 0C Model Recovery: 'clk80MHz'
 59. Fast 1200mV 0C Model Removal: 'clk80MHz'
 60. Fast 1200mV 0C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 61. Fast 1200mV 0C Model Minimum Pulse Width: 'clk80MHz'
 62. Fast 1200mV 0C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Fast 1200mV 0C Model Metastability Report
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Board Trace Model Assignments
 74. Input Transition Times
 75. Slow Corner Signal Integrity Metrics
 76. Fast Corner Signal Integrity Metrics
 77. Setup Transfers
 78. Hold Transfers
 79. Recovery Transfers
 80. Removal Transfers
 81. Report TCCS
 82. Report RSKM
 83. Unconstrained Paths
 84. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; LCBsim                                             ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C10E144C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                        ; Type      ; Period  ; Frequency ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                              ; Targets                                               ;
+---------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; clk80MHz                                          ; Base      ; 12.500  ; 80.0 MHz  ; 0.000 ; 6.250   ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                     ; { clk80MHz }                                          ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 208.333 ; 4.8 MHz   ; 0.000 ; 104.166 ; 50.00      ; 50        ; 3           ;       ;        ;           ;            ; false    ; clk80MHz ; mypll|altpll_component|auto_generated|pll1|inclk[0] ; { mypll|altpll_component|auto_generated|pll1|clk[0] } ;
+---------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                      ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 166.06 MHz ; 166.06 MHz      ; clk80MHz                                          ;      ;
; 175.59 MHz ; 175.59 MHz      ; mypll|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                       ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.493 ; 0.000         ;
; clk80MHz                                          ; 6.478 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 0.453 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.453 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                     ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.676 ; -14.736       ;
; clk80MHz                                          ; 9.153  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                     ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 2.064 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 2.890 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; clk80MHz                                          ; 5.984   ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 103.880 ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                   ;
+---------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.493   ; RQform:inst3|RQ            ; UART_TX:inst5|rqsync[0]    ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 0.910      ;
; 202.638 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.078     ; 5.618      ;
; 202.753 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.078     ; 5.503      ;
; 202.902 ; UART_TX:inst5|data[4]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 5.350      ;
; 203.247 ; UART_TX:inst5|data[7]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 5.005      ;
; 203.521 ; UART_TX:inst5|data[0]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.731      ;
; 203.745 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.507      ;
; 203.759 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.493      ;
; 203.769 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.483      ;
; 203.829 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.425      ;
; 203.856 ; UART_TX:inst5|data[3]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.396      ;
; 203.909 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.345      ;
; 203.988 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.266      ;
; 203.990 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|dirTX        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.264      ;
; 203.995 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.258      ;
; 203.995 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.258      ;
; 203.995 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.258      ;
; 203.995 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.258      ;
; 203.995 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.258      ;
; 204.004 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.248      ;
; 204.009 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.244      ;
; 204.009 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.244      ;
; 204.009 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.244      ;
; 204.009 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.244      ;
; 204.009 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.244      ;
; 204.068 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.186      ;
; 204.076 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.178      ;
; 204.091 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.161      ;
; 204.091 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.162      ;
; 204.091 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.162      ;
; 204.091 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.162      ;
; 204.091 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.162      ;
; 204.091 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.162      ;
; 204.100 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.154      ;
; 204.134 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 4.121      ;
; 204.134 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 4.121      ;
; 204.134 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 4.121      ;
; 204.134 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 4.121      ;
; 204.134 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 4.121      ;
; 204.134 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 4.123      ;
; 204.134 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 4.123      ;
; 204.134 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 4.123      ;
; 204.134 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 4.123      ;
; 204.134 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 4.123      ;
; 204.156 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.098      ;
; 204.158 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.096      ;
; 204.169 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.085      ;
; 204.180 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.074      ;
; 204.238 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.016      ;
; 204.244 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|dirRX        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.010      ;
; 204.249 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.005      ;
; 204.254 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 3.999      ;
; 204.254 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 3.999      ;
; 204.254 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 3.999      ;
; 204.254 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 3.999      ;
; 204.254 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 3.999      ;
; 204.254 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|dirRX        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.000      ;
; 204.266 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 3.991      ;
; 204.266 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 3.991      ;
; 204.266 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 3.991      ;
; 204.266 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 3.991      ;
; 204.266 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 3.991      ;
; 204.319 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|dirTX        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 3.935      ;
; 204.319 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|dirTX        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 3.935      ;
; 204.339 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|dirRX        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 3.915      ;
; 204.349 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 3.905      ;
; 204.350 ; UART_TX:inst5|data[6]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 3.902      ;
; 204.355 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 3.897      ;
; 204.369 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 3.883      ;
; 204.370 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.078     ; 3.886      ;
; 204.407 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|dirTX        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 3.847      ;
; 204.411 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 3.842      ;
; 204.411 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 3.842      ;
; 204.411 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 3.842      ;
; 204.411 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 3.842      ;
; 204.411 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 3.842      ;
; 204.415 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 3.842      ;
; 204.415 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 3.842      ;
; 204.415 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 3.842      ;
; 204.415 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 3.842      ;
; 204.415 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 3.842      ;
; 204.429 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 3.825      ;
; 204.435 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 3.817      ;
; 204.444 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|dirRX        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 3.810      ;
; 204.449 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 3.803      ;
; 204.450 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.078     ; 3.806      ;
; 204.467 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 3.785      ;
; 204.470 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.078     ; 3.786      ;
; 204.504 ; UART_TX:inst5|data[5]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 3.748      ;
; 204.504 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.078     ; 3.752      ;
; 204.533 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 3.719      ;
; 204.536 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.078     ; 3.720      ;
; 204.545 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 3.712      ;
; 204.545 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 3.712      ;
; 204.545 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 3.712      ;
; 204.545 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 3.712      ;
; 204.545 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 3.712      ;
; 204.571 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.078     ; 3.685      ;
; 204.606 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.078     ; 3.650      ;
; 204.646 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.078     ; 3.610      ;
+---------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk80MHz'                                                                                                 ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 6.478 ; globalReset:inst1|count[11] ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.942      ;
; 6.478 ; globalReset:inst1|count[11] ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.942      ;
; 6.478 ; globalReset:inst1|count[11] ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.942      ;
; 6.478 ; globalReset:inst1|count[11] ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.942      ;
; 6.478 ; globalReset:inst1|count[11] ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.942      ;
; 6.478 ; globalReset:inst1|count[11] ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.942      ;
; 6.478 ; globalReset:inst1|count[11] ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.942      ;
; 6.478 ; globalReset:inst1|count[11] ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.942      ;
; 6.478 ; globalReset:inst1|count[11] ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.942      ;
; 6.478 ; globalReset:inst1|count[11] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.942      ;
; 6.478 ; globalReset:inst1|count[11] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.942      ;
; 6.478 ; globalReset:inst1|count[11] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.942      ;
; 6.478 ; globalReset:inst1|count[11] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.942      ;
; 6.478 ; globalReset:inst1|count[11] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.942      ;
; 6.478 ; globalReset:inst1|count[11] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.942      ;
; 6.495 ; globalReset:inst1|count[11] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.923      ;
; 6.495 ; globalReset:inst1|count[11] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.923      ;
; 6.495 ; globalReset:inst1|count[11] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.923      ;
; 6.495 ; globalReset:inst1|count[11] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.923      ;
; 6.495 ; globalReset:inst1|count[11] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.923      ;
; 6.495 ; globalReset:inst1|count[11] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.923      ;
; 6.495 ; globalReset:inst1|count[11] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.923      ;
; 6.495 ; globalReset:inst1|count[11] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.923      ;
; 6.495 ; globalReset:inst1|count[11] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.923      ;
; 6.495 ; globalReset:inst1|count[11] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.923      ;
; 6.495 ; globalReset:inst1|count[11] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.923      ;
; 6.495 ; globalReset:inst1|count[11] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.923      ;
; 6.495 ; globalReset:inst1|count[11] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.923      ;
; 6.495 ; globalReset:inst1|count[11] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.923      ;
; 6.495 ; globalReset:inst1|count[11] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.923      ;
; 6.495 ; globalReset:inst1|count[11] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.923      ;
; 6.590 ; globalReset:inst1|count[11] ; globalReset:inst1|count[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.830      ;
; 6.662 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.758      ;
; 6.662 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.758      ;
; 6.662 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.758      ;
; 6.662 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.758      ;
; 6.662 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.758      ;
; 6.662 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.758      ;
; 6.662 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.758      ;
; 6.662 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.758      ;
; 6.662 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.758      ;
; 6.662 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.758      ;
; 6.662 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.758      ;
; 6.662 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.758      ;
; 6.662 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.758      ;
; 6.662 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.758      ;
; 6.662 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.758      ;
; 6.679 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.739      ;
; 6.679 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.739      ;
; 6.679 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.739      ;
; 6.679 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.739      ;
; 6.679 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.739      ;
; 6.679 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.739      ;
; 6.679 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.739      ;
; 6.679 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.739      ;
; 6.679 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.739      ;
; 6.679 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.739      ;
; 6.679 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.739      ;
; 6.679 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.739      ;
; 6.679 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.739      ;
; 6.679 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.739      ;
; 6.679 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.739      ;
; 6.679 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.739      ;
; 6.759 ; globalReset:inst1|count[12] ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.661      ;
; 6.759 ; globalReset:inst1|count[12] ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.661      ;
; 6.759 ; globalReset:inst1|count[12] ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.661      ;
; 6.759 ; globalReset:inst1|count[12] ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.661      ;
; 6.759 ; globalReset:inst1|count[12] ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.661      ;
; 6.759 ; globalReset:inst1|count[12] ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.661      ;
; 6.759 ; globalReset:inst1|count[12] ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.661      ;
; 6.759 ; globalReset:inst1|count[12] ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.661      ;
; 6.759 ; globalReset:inst1|count[12] ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.661      ;
; 6.759 ; globalReset:inst1|count[12] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.661      ;
; 6.759 ; globalReset:inst1|count[12] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.661      ;
; 6.759 ; globalReset:inst1|count[12] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.661      ;
; 6.759 ; globalReset:inst1|count[12] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.661      ;
; 6.759 ; globalReset:inst1|count[12] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.661      ;
; 6.759 ; globalReset:inst1|count[12] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.661      ;
; 6.774 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.646      ;
; 6.776 ; globalReset:inst1|count[12] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.642      ;
; 6.776 ; globalReset:inst1|count[12] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.642      ;
; 6.776 ; globalReset:inst1|count[12] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.642      ;
; 6.776 ; globalReset:inst1|count[12] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.642      ;
; 6.776 ; globalReset:inst1|count[12] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.642      ;
; 6.776 ; globalReset:inst1|count[12] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.642      ;
; 6.776 ; globalReset:inst1|count[12] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.642      ;
; 6.776 ; globalReset:inst1|count[12] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.642      ;
; 6.776 ; globalReset:inst1|count[12] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.642      ;
; 6.776 ; globalReset:inst1|count[12] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.642      ;
; 6.776 ; globalReset:inst1|count[12] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.642      ;
; 6.776 ; globalReset:inst1|count[12] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.642      ;
; 6.776 ; globalReset:inst1|count[12] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.642      ;
; 6.776 ; globalReset:inst1|count[12] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.642      ;
; 6.776 ; globalReset:inst1|count[12] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.642      ;
; 6.776 ; globalReset:inst1|count[12] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.642      ;
; 6.871 ; globalReset:inst1|count[12] ; globalReset:inst1|count[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.549      ;
; 6.887 ; globalReset:inst1|count[7]  ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.533      ;
; 6.887 ; globalReset:inst1|count[7]  ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.533      ;
; 6.887 ; globalReset:inst1|count[7]  ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.533      ;
; 6.887 ; globalReset:inst1|count[7]  ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.533      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk80MHz'                                                                                                  ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|data[6]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|data[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|data[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|data[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|data[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|data[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; RQform:inst3|counter[1]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; RQform:inst3|state.DELAY    ; RQform:inst3|state.DELAY    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; RQform:inst3|state.WAIT     ; RQform:inst3|state.WAIT     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; RQform:inst3|state.00       ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|delay[3]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|data[7]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|data[5]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; UART_RX:inst2|Valid         ; UART_RX:inst2|Valid         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 0.746      ;
; 0.466 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.758      ;
; 0.466 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.758      ;
; 0.466 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.758      ;
; 0.500 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|oData[6]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.793      ;
; 0.501 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|oData[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.794      ;
; 0.502 ; RQform:inst3|state.WAIT     ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.794      ;
; 0.502 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|oData[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|oData[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.795      ;
; 0.503 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|oData[5]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 0.794      ;
; 0.504 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|oData[7]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 0.795      ;
; 0.504 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|rx_act        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.796      ;
; 0.512 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.804      ;
; 0.512 ; UART_RX:inst2|delay[3]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.804      ;
; 0.527 ; RQform:inst3|syncStrob[1]   ; RQform:inst3|state.WAIT     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.819      ;
; 0.543 ; RQform:inst3|state.CNT      ; RQform:inst3|state.DELAY    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.835      ;
; 0.557 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.849      ;
; 0.575 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.867      ;
; 0.639 ; RQform:inst3|state.00       ; RQform:inst3|state.CNT      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.931      ;
; 0.653 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|rx_act        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.945      ;
; 0.700 ; UART_RX:inst2|sync[0]       ; UART_RX:inst2|sync[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.992      ;
; 0.702 ; RQform:inst3|syncStrob[0]   ; RQform:inst3|syncStrob[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.994      ;
; 0.733 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.025      ;
; 0.734 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.026      ;
; 0.740 ; RQform:inst3|state.CNT      ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 1.029      ;
; 0.742 ; RQform:inst3|state.CNT      ; RQform:inst3|counter[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 1.031      ;
; 0.748 ; RQform:inst3|delay[1]       ; RQform:inst3|delay[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; RQform:inst3|delay[2]       ; RQform:inst3|delay[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; UART_RX:inst2|stepcnt[3]    ; UART_RX:inst2|stepcnt[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; UART_RX:inst2|stepcnt[1]    ; UART_RX:inst2|stepcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.040      ;
; 0.751 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.043      ;
; 0.760 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; globalReset:inst1|count[6]  ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; globalReset:inst1|count[16] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; globalReset:inst1|count[3]  ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[4]  ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[11] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[12] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[13] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[14] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[15] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[18] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[22] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; globalReset:inst1|count[30] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[5]  ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[8]  ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[10] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[19] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[20] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[27] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[28] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[29] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; RQform:inst3|delay[3]       ; RQform:inst3|delay[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; globalReset:inst1|count[17] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; globalReset:inst1|count[21] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; globalReset:inst1|count[24] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; globalReset:inst1|count[26] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; globalReset:inst1|count[31] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; globalReset:inst1|count[7]  ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; globalReset:inst1|count[23] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; globalReset:inst1|count[25] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; UART_RX:inst2|stepcnt[2]    ; UART_RX:inst2|stepcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; UART_RX:inst2|Valid         ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; RQform:inst3|delay[4]       ; RQform:inst3|delay[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; RQform:inst3|syncStrob[1]   ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.059      ;
; 0.770 ; RQform:inst3|syncStrob[1]   ; RQform:inst3|state.CNT      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.062      ;
; 0.773 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.065      ;
; 0.774 ; RQform:inst3|delay[0]       ; RQform:inst3|delay[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.066      ;
; 0.774 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.066      ;
; 0.780 ; globalReset:inst1|count[1]  ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.073      ;
; 0.791 ; UART_RX:inst2|stepcnt[0]    ; UART_RX:inst2|stepcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.083      ;
; 0.796 ; UART_RX:inst2|stepcnt[0]    ; UART_RX:inst2|stepcnt[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.088      ;
; 0.820 ; UART_RX:inst2|rx_act        ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.112      ;
; 0.871 ; UART_RX:inst2|stepcnt[4]    ; UART_RX:inst2|stepcnt[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.163      ;
; 0.908 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.200      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.453 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; UART_TX:inst5|tx             ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:inst5|dirTX          ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:inst5|dirRX          ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:inst5|cnt[0]         ; UART_TX:inst5|cnt[0]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.758      ;
; 0.489 ; UART_TX:inst5|cnt[7]         ; UART_TX:inst5|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 0.801      ;
; 0.511 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.803      ;
; 0.518 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.810      ;
; 0.561 ; UART_TX:inst5|addr[1]        ; UART_TX:inst5|data[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.854      ;
; 0.566 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.859      ;
; 0.705 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|data[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.998      ;
; 0.709 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|data[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.002      ;
; 0.712 ; UART_TX:inst5|cnt[0]         ; UART_TX:inst5|cnt[1]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.573      ; 1.497      ;
; 0.736 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.029      ;
; 0.741 ; UART_TX:inst5|cnt[4]         ; UART_TX:inst5|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.053      ;
; 0.742 ; UART_TX:inst5|cnt[6]         ; UART_TX:inst5|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.054      ;
; 0.744 ; UART_TX:inst5|cnt[2]         ; UART_TX:inst5|cnt[2]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.056      ;
; 0.744 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; UART_TX:inst5|cnt[5]         ; UART_TX:inst5|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.057      ;
; 0.746 ; UART_TX:inst5|cnt[3]         ; UART_TX:inst5|cnt[3]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.058      ;
; 0.746 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.039      ;
; 0.764 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|cnt[1]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.076      ;
; 0.766 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.058      ;
; 0.773 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.065      ;
; 0.775 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.067      ;
; 0.790 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.082      ;
; 0.793 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.085      ;
; 0.807 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.100      ;
; 0.810 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.103      ;
; 0.825 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|data[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.118      ;
; 0.826 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|data[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.119      ;
; 0.826 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.119      ;
; 0.866 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|data[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.159      ;
; 0.871 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.164      ;
; 0.902 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.195      ;
; 0.914 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.207      ;
; 0.928 ; UART_TX:inst5|cnt[0]         ; UART_TX:inst5|data[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.222      ;
; 1.000 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.295      ;
; 1.002 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.295      ;
; 1.045 ; UART_TX:inst5|cnt[0]         ; UART_TX:inst5|cnt[2]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.573      ; 1.830      ;
; 1.049 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.344      ;
; 1.071 ; UART_TX:inst5|rqsync[0]      ; UART_TX:inst5|rqsync[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.358      ;
; 1.083 ; UART_TX:inst5|addr[4]        ; UART_TX:inst5|data[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.376      ;
; 1.096 ; UART_TX:inst5|cnt[4]         ; UART_TX:inst5|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.408      ;
; 1.097 ; UART_TX:inst5|cnt[6]         ; UART_TX:inst5|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.409      ;
; 1.098 ; UART_TX:inst5|cnt[2]         ; UART_TX:inst5|cnt[3]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.410      ;
; 1.104 ; UART_TX:inst5|addr[4]        ; UART_TX:inst5|data[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.397      ;
; 1.106 ; UART_TX:inst5|cnt[5]         ; UART_TX:inst5|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.418      ;
; 1.106 ; UART_TX:inst5|addr[2]        ; UART_TX:inst5|data[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.399      ;
; 1.107 ; UART_TX:inst5|cnt[3]         ; UART_TX:inst5|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.419      ;
; 1.107 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|cnt[2]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.419      ;
; 1.115 ; UART_TX:inst5|cnt[5]         ; UART_TX:inst5|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.427      ;
; 1.116 ; UART_TX:inst5|cnt[3]         ; UART_TX:inst5|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.428      ;
; 1.116 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|cnt[3]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.428      ;
; 1.118 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.410      ;
; 1.127 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.419      ;
; 1.128 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.420      ;
; 1.129 ; UART_TX:inst5|cnt[0]         ; UART_TX:inst5|cnt[3]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.573      ; 1.914      ;
; 1.136 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.428      ;
; 1.137 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.429      ;
; 1.145 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.437      ;
; 1.185 ; UART_TX:inst5|cnt[0]         ; UART_TX:inst5|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.573      ; 1.970      ;
; 1.197 ; UART_TX:inst5|addr[1]        ; UART_TX:inst5|data[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.490      ;
; 1.201 ; UART_TX:inst5|addr[1]        ; UART_TX:inst5|data[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.494      ;
; 1.227 ; UART_TX:inst5|cnt[4]         ; UART_TX:inst5|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.539      ;
; 1.229 ; UART_TX:inst5|cnt[2]         ; UART_TX:inst5|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.541      ;
; 1.236 ; UART_TX:inst5|cnt[4]         ; UART_TX:inst5|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.548      ;
; 1.238 ; UART_TX:inst5|cnt[2]         ; UART_TX:inst5|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.550      ;
; 1.247 ; UART_TX:inst5|cnt[3]         ; UART_TX:inst5|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.559      ;
; 1.247 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.559      ;
; 1.253 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.543      ;
; 1.256 ; UART_TX:inst5|cnt[3]         ; UART_TX:inst5|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.568      ;
; 1.256 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.568      ;
; 1.258 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.550      ;
; 1.262 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|data[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.555      ;
; 1.267 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.559      ;
; 1.268 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.560      ;
; 1.269 ; UART_TX:inst5|cnt[0]         ; UART_TX:inst5|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.573      ; 2.054      ;
; 1.277 ; UART_TX:inst5|addr[4]        ; UART_TX:inst5|cnt[0]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.568      ;
; 1.277 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.569      ;
; 1.318 ; UART_TX:inst5|addr[3]        ; UART_TX:inst5|cnt[0]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.609      ;
; 1.319 ; UART_TX:inst5|addr[2]        ; UART_TX:inst5|data[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.612      ;
; 1.321 ; UART_TX:inst5|addr[3]        ; UART_TX:inst5|data[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.614      ;
; 1.325 ; UART_TX:inst5|cnt[0]         ; UART_TX:inst5|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.573      ; 2.110      ;
; 1.336 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.631      ;
; 1.346 ; UART_TX:inst5|addr[2]        ; UART_TX:inst5|data[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.639      ;
; 1.346 ; UART_TX:inst5|addr[2]        ; UART_TX:inst5|data[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.639      ;
; 1.348 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|data[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.391     ; 1.169      ;
; 1.369 ; UART_TX:inst5|cnt[2]         ; UART_TX:inst5|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.681      ;
; 1.370 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|addr[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 1.667      ;
; 1.370 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|addr[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 1.667      ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                       ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -0.676 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.717     ; 2.076      ;
; -0.676 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.717     ; 2.076      ;
; -0.676 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.717     ; 2.076      ;
; -0.676 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.717     ; 2.076      ;
; -0.475 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.878      ;
; -0.475 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.878      ;
; -0.475 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.878      ;
; -0.475 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[0]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.878      ;
; -0.475 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.878      ;
; -0.475 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.878      ;
; -0.475 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.878      ;
; -0.475 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.878      ;
; -0.475 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.878      ;
; -0.475 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.878      ;
; -0.475 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.878      ;
; -0.475 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.878      ;
; -0.475 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.878      ;
; -0.475 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.878      ;
; -0.414 ; globalReset:inst1|rst ; UART_TX:inst5|data[4]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.818      ;
; -0.414 ; globalReset:inst1|rst ; UART_TX:inst5|data[7]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.818      ;
; -0.414 ; globalReset:inst1|rst ; UART_TX:inst5|data[6]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.818      ;
; -0.414 ; globalReset:inst1|rst ; UART_TX:inst5|data[5]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.818      ;
; -0.414 ; globalReset:inst1|rst ; UART_TX:inst5|data[2]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.818      ;
; -0.414 ; globalReset:inst1|rst ; UART_TX:inst5|data[0]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.818      ;
; -0.414 ; globalReset:inst1|rst ; UART_TX:inst5|data[3]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.818      ;
; -0.414 ; globalReset:inst1|rst ; UART_TX:inst5|data[1]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.818      ;
; -0.414 ; globalReset:inst1|rst ; UART_TX:inst5|addr[2]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.818      ;
; -0.414 ; globalReset:inst1|rst ; UART_TX:inst5|addr[4]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.818      ;
; -0.414 ; globalReset:inst1|rst ; UART_TX:inst5|addr[3]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.818      ;
; -0.414 ; globalReset:inst1|rst ; UART_TX:inst5|addr[1]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.818      ;
; -0.414 ; globalReset:inst1|rst ; UART_TX:inst5|addr[0]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.818      ;
; 0.225  ; globalReset:inst1|rst ; UART_TX:inst5|cnt[7]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.241     ; 1.651      ;
; 0.225  ; globalReset:inst1|rst ; UART_TX:inst5|cnt[6]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.241     ; 1.651      ;
; 0.225  ; globalReset:inst1|rst ; UART_TX:inst5|cnt[5]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.241     ; 1.651      ;
; 0.225  ; globalReset:inst1|rst ; UART_TX:inst5|cnt[4]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.241     ; 1.651      ;
; 0.225  ; globalReset:inst1|rst ; UART_TX:inst5|cnt[3]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.241     ; 1.651      ;
; 0.225  ; globalReset:inst1|rst ; UART_TX:inst5|cnt[2]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.241     ; 1.651      ;
; 0.225  ; globalReset:inst1|rst ; UART_TX:inst5|cnt[1]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.241     ; 1.651      ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk80MHz'                                                                                     ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 9.153 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.097     ; 3.251      ;
; 9.153 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.097     ; 3.251      ;
; 9.153 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.097     ; 3.251      ;
; 9.153 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.097     ; 3.251      ;
; 9.153 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.097     ; 3.251      ;
; 9.153 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.097     ; 3.251      ;
; 9.153 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.097     ; 3.251      ;
; 9.153 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.097     ; 3.251      ;
; 9.184 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.096     ; 3.221      ;
; 9.184 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.096     ; 3.221      ;
; 9.184 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.096     ; 3.221      ;
; 9.184 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.096     ; 3.221      ;
; 9.184 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.096     ; 3.221      ;
; 9.184 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.096     ; 3.221      ;
; 9.184 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.096     ; 3.221      ;
; 9.184 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.096     ; 3.221      ;
; 9.197 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.095     ; 3.209      ;
; 9.197 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.095     ; 3.209      ;
; 9.197 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.095     ; 3.209      ;
; 9.197 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.095     ; 3.209      ;
; 9.253 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 3.165      ;
; 9.253 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 3.165      ;
; 9.253 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 3.165      ;
; 9.253 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 3.165      ;
; 9.398 ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.094     ; 3.009      ;
; 9.398 ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.094     ; 3.009      ;
; 9.469 ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.091     ; 2.941      ;
; 9.469 ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.091     ; 2.941      ;
; 9.469 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.091     ; 2.941      ;
; 9.469 ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.091     ; 2.941      ;
; 9.469 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.091     ; 2.941      ;
; 9.469 ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.091     ; 2.941      ;
; 9.469 ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.091     ; 2.941      ;
; 9.469 ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.091     ; 2.941      ;
; 9.469 ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.091     ; 2.941      ;
; 9.492 ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.078     ; 2.931      ;
; 9.827 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.591      ;
; 9.827 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.591      ;
; 9.827 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.591      ;
; 9.827 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.591      ;
; 9.827 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.591      ;
; 9.827 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.591      ;
; 9.827 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.591      ;
; 9.827 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.591      ;
; 9.827 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.591      ;
; 9.827 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.591      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk80MHz'                                                                                      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 2.064 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.354      ;
; 2.064 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.354      ;
; 2.064 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.354      ;
; 2.064 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.354      ;
; 2.064 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.354      ;
; 2.064 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.354      ;
; 2.064 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.354      ;
; 2.064 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.354      ;
; 2.064 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.354      ;
; 2.064 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.354      ;
; 2.355 ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.083      ; 2.650      ;
; 2.365 ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.658      ;
; 2.365 ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.658      ;
; 2.365 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.658      ;
; 2.365 ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.658      ;
; 2.365 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.658      ;
; 2.365 ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.658      ;
; 2.365 ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.658      ;
; 2.365 ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.658      ;
; 2.365 ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.658      ;
; 2.436 ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.726      ;
; 2.436 ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.726      ;
; 2.562 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.851      ;
; 2.562 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.851      ;
; 2.562 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.851      ;
; 2.562 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.851      ;
; 2.593 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.882      ;
; 2.593 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.882      ;
; 2.593 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.882      ;
; 2.593 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.882      ;
; 2.617 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.904      ;
; 2.617 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.904      ;
; 2.617 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.904      ;
; 2.617 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.904      ;
; 2.617 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.904      ;
; 2.617 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.904      ;
; 2.617 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.904      ;
; 2.617 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.904      ;
; 2.649 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.936      ;
; 2.649 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.936      ;
; 2.649 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.936      ;
; 2.649 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.936      ;
; 2.649 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.936      ;
; 2.649 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.936      ;
; 2.649 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.936      ;
; 2.649 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.936      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                       ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 2.890 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[7]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.700     ; 1.501      ;
; 2.890 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[6]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.700     ; 1.501      ;
; 2.890 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[5]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.700     ; 1.501      ;
; 2.890 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[4]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.700     ; 1.501      ;
; 2.890 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[3]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.700     ; 1.501      ;
; 2.890 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[2]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.700     ; 1.501      ;
; 2.890 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[1]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.700     ; 1.501      ;
; 3.581 ; globalReset:inst1|rst ; UART_TX:inst5|data[4]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.701      ;
; 3.581 ; globalReset:inst1|rst ; UART_TX:inst5|data[7]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.701      ;
; 3.581 ; globalReset:inst1|rst ; UART_TX:inst5|data[6]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.701      ;
; 3.581 ; globalReset:inst1|rst ; UART_TX:inst5|data[5]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.701      ;
; 3.581 ; globalReset:inst1|rst ; UART_TX:inst5|data[2]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.701      ;
; 3.581 ; globalReset:inst1|rst ; UART_TX:inst5|data[0]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.701      ;
; 3.581 ; globalReset:inst1|rst ; UART_TX:inst5|data[3]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.701      ;
; 3.581 ; globalReset:inst1|rst ; UART_TX:inst5|data[1]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.701      ;
; 3.581 ; globalReset:inst1|rst ; UART_TX:inst5|addr[2]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.701      ;
; 3.581 ; globalReset:inst1|rst ; UART_TX:inst5|addr[4]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.701      ;
; 3.581 ; globalReset:inst1|rst ; UART_TX:inst5|addr[3]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.701      ;
; 3.581 ; globalReset:inst1|rst ; UART_TX:inst5|addr[1]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.701      ;
; 3.581 ; globalReset:inst1|rst ; UART_TX:inst5|addr[0]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.701      ;
; 3.640 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.193     ; 1.758      ;
; 3.640 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.193     ; 1.758      ;
; 3.640 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.193     ; 1.758      ;
; 3.640 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[0]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.193     ; 1.758      ;
; 3.640 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.193     ; 1.758      ;
; 3.640 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.193     ; 1.758      ;
; 3.640 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.193     ; 1.758      ;
; 3.640 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.193     ; 1.758      ;
; 3.640 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.193     ; 1.758      ;
; 3.640 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.193     ; 1.758      ;
; 3.640 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.193     ; 1.758      ;
; 3.640 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.193     ; 1.758      ;
; 3.640 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.193     ; 1.758      ;
; 3.640 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.193     ; 1.758      ;
; 3.788 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.195     ; 1.904      ;
; 3.788 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.195     ; 1.904      ;
; 3.788 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.195     ; 1.904      ;
; 3.788 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.195     ; 1.904      ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk80MHz'                                                                                          ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                      ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|counter[0]                                     ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|counter[1]                                     ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|delay[0]                                       ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|delay[1]                                       ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|delay[2]                                       ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|delay[3]                                       ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|delay[4]                                       ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|state.00                                       ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|state.CNT                                      ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|state.DELAY                                    ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|state.WAIT                                     ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|syncStrob[0]                                   ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|syncStrob[1]                                   ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|Valid                                         ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[5]                                       ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[7]                                       ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|delay[0]                                      ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|delay[1]                                      ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|delay[2]                                      ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|delay[3]                                      ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[0]                                      ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[4]                                      ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[5]                                      ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[7]                                      ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|rx_act                                        ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[0]                                    ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[1]                                    ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[2]                                    ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[3]                                    ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[4]                                    ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[0]                                    ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[1]                                    ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[2]                                    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[0]                                  ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[10]                                 ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[11]                                 ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[12]                                 ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[13]                                 ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[14]                                 ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[15]                                 ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[1]                                  ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[2]                                  ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[3]                                  ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[4]                                  ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[5]                                  ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[6]                                  ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[7]                                  ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[8]                                  ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[9]                                  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[16]                                 ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[17]                                 ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[18]                                 ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[19]                                 ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[20]                                 ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[21]                                 ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[22]                                 ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[23]                                 ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[24]                                 ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[25]                                 ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[26]                                 ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[27]                                 ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[28]                                 ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[29]                                 ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[30]                                 ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[31]                                 ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|rst                                       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|RQ                                             ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[0]                                       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[1]                                       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[2]                                       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[3]                                       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[4]                                       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[6]                                       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[1]                                      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[2]                                      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[3]                                      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[6]                                      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|place[0]                                      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|place[1]                                      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|place[2]                                      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|place[3]                                      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|sync[0]                                       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|sync[1]                                       ;
; 6.102 ; 6.102        ; 0.000          ; Low Pulse Width  ; clk80MHz ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0]           ;
; 6.102 ; 6.102        ; 0.000          ; Low Pulse Width  ; clk80MHz ; Rise       ; mypll|altpll_component|auto_generated|pll1|observablevcoout ;
; 6.103 ; 6.323        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[0]                                       ;
; 6.103 ; 6.323        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[1]                                       ;
; 6.103 ; 6.323        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[2]                                       ;
; 6.103 ; 6.323        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[3]                                       ;
; 6.103 ; 6.323        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[4]                                       ;
; 6.103 ; 6.323        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[6]                                       ;
; 6.103 ; 6.323        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[1]                                      ;
; 6.103 ; 6.323        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[2]                                      ;
; 6.103 ; 6.323        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[3]                                      ;
; 6.103 ; 6.323        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[6]                                      ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|RQ                                             ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[0]                                      ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[1]                                      ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[2]                                      ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[3]                                      ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                        ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 103.880 ; 104.100      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[1]                                                    ;
; 103.880 ; 104.100      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[2]                                                    ;
; 103.880 ; 104.100      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[3]                                                    ;
; 103.880 ; 104.100      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[4]                                                    ;
; 103.880 ; 104.100      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[5]                                                    ;
; 103.880 ; 104.100      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[6]                                                    ;
; 103.880 ; 104.100      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[7]                                                    ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[0]                                                   ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[1]                                                   ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[2]                                                   ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[3]                                                   ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[4]                                                   ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[0]                                                   ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[1]                                                   ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[2]                                                   ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[3]                                                   ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[4]                                                   ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[5]                                                   ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[6]                                                   ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[7]                                                   ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 103.888 ; 104.108      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[0]                                                    ;
; 103.888 ; 104.108      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 103.888 ; 104.108      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 103.888 ; 104.108      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 103.888 ; 104.108      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 103.888 ; 104.108      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 103.888 ; 104.108      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 103.888 ; 104.108      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 103.888 ; 104.108      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 103.888 ; 104.108      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 103.888 ; 104.108      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 103.888 ; 104.108      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 103.888 ; 104.108      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 103.888 ; 104.108      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[0]                                                   ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[1]                                                   ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[2]                                                   ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[3]                                                   ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[4]                                                   ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[0]                                                   ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[1]                                                   ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[2]                                                   ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[3]                                                   ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[4]                                                   ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[5]                                                   ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[6]                                                   ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[7]                                                   ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[0]                                                    ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 104.043 ; 104.231      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[1]                                                    ;
; 104.043 ; 104.231      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[2]                                                    ;
; 104.043 ; 104.231      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[3]                                                    ;
; 104.043 ; 104.231      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[4]                                                    ;
; 104.043 ; 104.231      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[5]                                                    ;
; 104.043 ; 104.231      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[6]                                                    ;
; 104.043 ; 104.231      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[7]                                                    ;
; 104.133 ; 104.133      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 104.133 ; 104.133      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 104.149 ; 104.149      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[1]|clk                                                        ;
; 104.149 ; 104.149      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[2]|clk                                                        ;
; 104.149 ; 104.149      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[3]|clk                                                        ;
; 104.149 ; 104.149      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[4]|clk                                                        ;
; 104.149 ; 104.149      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[5]|clk                                                        ;
; 104.149 ; 104.149      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[6]|clk                                                        ;
; 104.149 ; 104.149      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[7]|clk                                                        ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[0]|clk                                                     ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|addr[0]|clk                                                       ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|addr[1]|clk                                                       ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|addr[2]|clk                                                       ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|addr[3]|clk                                                       ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|addr[4]|clk                                                       ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|data[0]|clk                                                       ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|data[1]|clk                                                       ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|data[2]|clk                                                       ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|data[3]|clk                                                       ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|data[4]|clk                                                       ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk80MHz   ; 2.394 ; 2.691 ; Rise       ; clk80MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk80MHz   ; -1.922 ; -2.195 ; Rise       ; clk80MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 7.340 ; 7.272 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 6.931 ; 6.774 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.874 ; 6.740 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 7.028 ; 6.941 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 7.340 ; 7.272 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 7.067 ; 6.872 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 6.878 ; 6.734 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 7.276 ; 7.134 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.872 ; 6.745 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 8.029 ; 7.603 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 8.193 ; 7.826 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 7.996 ; 7.669 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 7.583 ; 7.358 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 7.269 ; 7.894 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 5.481 ; 5.200 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 4.343 ; 4.281 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 5.993 ; 6.325 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 6.715 ; 6.581 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 6.772 ; 6.620 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.716 ; 6.586 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 6.864 ; 6.778 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 7.163 ; 7.096 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.903 ; 6.714 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 6.721 ; 6.581 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 7.101 ; 6.964 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.715 ; 6.592 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 7.822 ; 7.409 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 7.981 ; 7.624 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 7.791 ; 7.473 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 7.396 ; 7.175 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 6.739 ; 7.358 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 4.959 ; 4.685 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 3.864 ; 3.804 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 5.442 ; 5.765 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                       ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 173.88 MHz ; 173.88 MHz      ; clk80MHz                                          ;      ;
; 183.22 MHz ; 183.22 MHz      ; mypll|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.944 ; 0.000         ;
; clk80MHz                                          ; 6.749 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 0.402 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.402 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                      ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.190 ; -0.760        ;
; clk80MHz                                          ; 9.322  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 1.844 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 2.514 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                            ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; clk80MHz                                          ; 5.983   ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 103.841 ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                    ;
+---------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.944   ; RQform:inst3|RQ            ; UART_TX:inst5|rqsync[0]    ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 0.820      ;
; 202.875 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.069     ; 5.391      ;
; 202.981 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.069     ; 5.285      ;
; 203.127 ; UART_TX:inst5|data[4]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.135      ;
; 203.451 ; UART_TX:inst5|data[7]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.811      ;
; 203.720 ; UART_TX:inst5|data[0]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.542      ;
; 204.021 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.242      ;
; 204.029 ; UART_TX:inst5|data[3]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.233      ;
; 204.087 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.175      ;
; 204.092 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.171      ;
; 204.101 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.161      ;
; 204.134 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.128      ;
; 204.165 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.098      ;
; 204.180 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|dirTX        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.083      ;
; 204.236 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.027      ;
; 204.258 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.005      ;
; 204.275 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.987      ;
; 204.281 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.982      ;
; 204.316 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 3.948      ;
; 204.316 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 3.948      ;
; 204.316 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 3.948      ;
; 204.316 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 3.948      ;
; 204.316 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 3.948      ;
; 204.326 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.937      ;
; 204.329 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.934      ;
; 204.339 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.068     ; 3.928      ;
; 204.339 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.068     ; 3.928      ;
; 204.339 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.068     ; 3.928      ;
; 204.339 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.068     ; 3.928      ;
; 204.339 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.068     ; 3.928      ;
; 204.346 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.917      ;
; 204.346 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.917      ;
; 204.346 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.917      ;
; 204.346 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.917      ;
; 204.346 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.917      ;
; 204.352 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.911      ;
; 204.360 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.903      ;
; 204.360 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.903      ;
; 204.360 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.903      ;
; 204.360 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.903      ;
; 204.360 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.903      ;
; 204.393 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.870      ;
; 204.393 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.870      ;
; 204.393 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.870      ;
; 204.393 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.870      ;
; 204.393 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.870      ;
; 204.397 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.866      ;
; 204.422 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.840      ;
; 204.453 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.068     ; 3.814      ;
; 204.453 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.068     ; 3.814      ;
; 204.453 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.068     ; 3.814      ;
; 204.453 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.068     ; 3.814      ;
; 204.453 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.068     ; 3.814      ;
; 204.468 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.795      ;
; 204.485 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|dirTX        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.778      ;
; 204.498 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.765      ;
; 204.498 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.765      ;
; 204.498 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.765      ;
; 204.498 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.765      ;
; 204.498 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.765      ;
; 204.506 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|dirTX        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.757      ;
; 204.513 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.750      ;
; 204.527 ; UART_TX:inst5|data[6]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.735      ;
; 204.539 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.724      ;
; 204.543 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|dirRX        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.720      ;
; 204.548 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|dirRX        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.715      ;
; 204.584 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.679      ;
; 204.597 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.068     ; 3.670      ;
; 204.597 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.068     ; 3.670      ;
; 204.597 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.068     ; 3.670      ;
; 204.597 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.068     ; 3.670      ;
; 204.597 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.068     ; 3.670      ;
; 204.599 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|dirTX        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.664      ;
; 204.603 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|dirRX        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.660      ;
; 204.615 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|dirRX        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.648      ;
; 204.631 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.069     ; 3.635      ;
; 204.659 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.603      ;
; 204.667 ; UART_TX:inst5|data[5]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.595      ;
; 204.670 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.592      ;
; 204.681 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.582      ;
; 204.681 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.582      ;
; 204.681 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.582      ;
; 204.681 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.582      ;
; 204.681 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.582      ;
; 204.702 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.069     ; 3.564      ;
; 204.705 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.069     ; 3.561      ;
; 204.717 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.545      ;
; 204.730 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.532      ;
; 204.741 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.521      ;
; 204.772 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.068     ; 3.495      ;
; 204.772 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.068     ; 3.495      ;
; 204.772 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.068     ; 3.495      ;
; 204.772 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.068     ; 3.495      ;
; 204.772 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.068     ; 3.495      ;
; 204.773 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.069     ; 3.493      ;
; 204.776 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.069     ; 3.490      ;
; 204.788 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.474      ;
; 204.842 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.069     ; 3.424      ;
; 204.847 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.069     ; 3.419      ;
; 204.854 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|dirTX        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.409      ;
+---------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk80MHz'                                                                                                  ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 6.749 ; globalReset:inst1|count[11] ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.681      ;
; 6.749 ; globalReset:inst1|count[11] ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.681      ;
; 6.749 ; globalReset:inst1|count[11] ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.681      ;
; 6.749 ; globalReset:inst1|count[11] ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.681      ;
; 6.749 ; globalReset:inst1|count[11] ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.681      ;
; 6.749 ; globalReset:inst1|count[11] ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.681      ;
; 6.749 ; globalReset:inst1|count[11] ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.681      ;
; 6.749 ; globalReset:inst1|count[11] ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.681      ;
; 6.749 ; globalReset:inst1|count[11] ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.681      ;
; 6.749 ; globalReset:inst1|count[11] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.681      ;
; 6.749 ; globalReset:inst1|count[11] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.681      ;
; 6.749 ; globalReset:inst1|count[11] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.681      ;
; 6.749 ; globalReset:inst1|count[11] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.681      ;
; 6.749 ; globalReset:inst1|count[11] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.681      ;
; 6.749 ; globalReset:inst1|count[11] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.681      ;
; 6.771 ; globalReset:inst1|count[11] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.656      ;
; 6.771 ; globalReset:inst1|count[11] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.656      ;
; 6.771 ; globalReset:inst1|count[11] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.656      ;
; 6.771 ; globalReset:inst1|count[11] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.656      ;
; 6.771 ; globalReset:inst1|count[11] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.656      ;
; 6.771 ; globalReset:inst1|count[11] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.656      ;
; 6.771 ; globalReset:inst1|count[11] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.656      ;
; 6.771 ; globalReset:inst1|count[11] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.656      ;
; 6.771 ; globalReset:inst1|count[11] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.656      ;
; 6.771 ; globalReset:inst1|count[11] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.656      ;
; 6.771 ; globalReset:inst1|count[11] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.656      ;
; 6.771 ; globalReset:inst1|count[11] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.656      ;
; 6.771 ; globalReset:inst1|count[11] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.656      ;
; 6.771 ; globalReset:inst1|count[11] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.656      ;
; 6.771 ; globalReset:inst1|count[11] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.656      ;
; 6.771 ; globalReset:inst1|count[11] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.656      ;
; 6.860 ; globalReset:inst1|count[11] ; globalReset:inst1|count[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.570      ;
; 6.932 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.498      ;
; 6.932 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.498      ;
; 6.932 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.498      ;
; 6.932 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.498      ;
; 6.932 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.498      ;
; 6.932 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.498      ;
; 6.932 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.498      ;
; 6.932 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.498      ;
; 6.932 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.498      ;
; 6.932 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.498      ;
; 6.932 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.498      ;
; 6.932 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.498      ;
; 6.932 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.498      ;
; 6.932 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.498      ;
; 6.932 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.498      ;
; 6.954 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.473      ;
; 6.954 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.473      ;
; 6.954 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.473      ;
; 6.954 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.473      ;
; 6.954 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.473      ;
; 6.954 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.473      ;
; 6.954 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.473      ;
; 6.954 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.473      ;
; 6.954 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.473      ;
; 6.954 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.473      ;
; 6.954 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.473      ;
; 6.954 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.473      ;
; 6.954 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.473      ;
; 6.954 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.473      ;
; 6.954 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.473      ;
; 6.954 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.473      ;
; 7.008 ; globalReset:inst1|count[12] ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.422      ;
; 7.008 ; globalReset:inst1|count[12] ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.422      ;
; 7.008 ; globalReset:inst1|count[12] ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.422      ;
; 7.008 ; globalReset:inst1|count[12] ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.422      ;
; 7.008 ; globalReset:inst1|count[12] ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.422      ;
; 7.008 ; globalReset:inst1|count[12] ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.422      ;
; 7.008 ; globalReset:inst1|count[12] ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.422      ;
; 7.008 ; globalReset:inst1|count[12] ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.422      ;
; 7.008 ; globalReset:inst1|count[12] ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.422      ;
; 7.008 ; globalReset:inst1|count[12] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.422      ;
; 7.008 ; globalReset:inst1|count[12] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.422      ;
; 7.008 ; globalReset:inst1|count[12] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.422      ;
; 7.008 ; globalReset:inst1|count[12] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.422      ;
; 7.008 ; globalReset:inst1|count[12] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.422      ;
; 7.008 ; globalReset:inst1|count[12] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.422      ;
; 7.030 ; globalReset:inst1|count[12] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.397      ;
; 7.030 ; globalReset:inst1|count[12] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.397      ;
; 7.030 ; globalReset:inst1|count[12] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.397      ;
; 7.030 ; globalReset:inst1|count[12] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.397      ;
; 7.030 ; globalReset:inst1|count[12] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.397      ;
; 7.030 ; globalReset:inst1|count[12] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.397      ;
; 7.030 ; globalReset:inst1|count[12] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.397      ;
; 7.030 ; globalReset:inst1|count[12] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.397      ;
; 7.030 ; globalReset:inst1|count[12] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.397      ;
; 7.030 ; globalReset:inst1|count[12] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.397      ;
; 7.030 ; globalReset:inst1|count[12] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.397      ;
; 7.030 ; globalReset:inst1|count[12] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.397      ;
; 7.030 ; globalReset:inst1|count[12] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.397      ;
; 7.030 ; globalReset:inst1|count[12] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.397      ;
; 7.030 ; globalReset:inst1|count[12] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.397      ;
; 7.030 ; globalReset:inst1|count[12] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.397      ;
; 7.043 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.387      ;
; 7.119 ; globalReset:inst1|count[12] ; globalReset:inst1|count[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.311      ;
; 7.147 ; globalReset:inst1|count[3]  ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.283      ;
; 7.147 ; globalReset:inst1|count[3]  ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.283      ;
; 7.147 ; globalReset:inst1|count[3]  ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.283      ;
; 7.147 ; globalReset:inst1|count[3]  ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.283      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk80MHz'                                                                                                   ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|data[7]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|data[5]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; RQform:inst3|counter[1]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|Valid         ; UART_RX:inst2|Valid         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|delay[3]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|data[6]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|data[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|data[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|data[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|data[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|data[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; RQform:inst3|state.DELAY    ; RQform:inst3|state.DELAY    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; RQform:inst3|state.WAIT     ; RQform:inst3|state.WAIT     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; RQform:inst3|state.00       ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.669      ;
; 0.417 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.684      ;
; 0.466 ; RQform:inst3|state.WAIT     ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.732      ;
; 0.469 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|oData[6]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.736      ;
; 0.469 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|oData[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.736      ;
; 0.471 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|oData[7]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|oData[5]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|oData[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|oData[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.738      ;
; 0.472 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; UART_RX:inst2|delay[3]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.739      ;
; 0.473 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|rx_act        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.739      ;
; 0.498 ; RQform:inst3|syncStrob[1]   ; RQform:inst3|state.WAIT     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.764      ;
; 0.508 ; RQform:inst3|state.CNT      ; RQform:inst3|state.DELAY    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.774      ;
; 0.518 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.785      ;
; 0.530 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.797      ;
; 0.592 ; RQform:inst3|state.00       ; RQform:inst3|state.CNT      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.858      ;
; 0.611 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|rx_act        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.877      ;
; 0.648 ; RQform:inst3|syncStrob[0]   ; RQform:inst3|syncStrob[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.914      ;
; 0.648 ; UART_RX:inst2|sync[0]       ; UART_RX:inst2|sync[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.915      ;
; 0.657 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.924      ;
; 0.661 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.928      ;
; 0.665 ; RQform:inst3|state.CNT      ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.069      ; 0.929      ;
; 0.666 ; RQform:inst3|state.CNT      ; RQform:inst3|counter[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.069      ; 0.930      ;
; 0.696 ; RQform:inst3|delay[2]       ; RQform:inst3|delay[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.962      ;
; 0.696 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.962      ;
; 0.697 ; UART_RX:inst2|stepcnt[3]    ; UART_RX:inst2|stepcnt[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.963      ;
; 0.698 ; RQform:inst3|delay[1]       ; RQform:inst3|delay[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.964      ;
; 0.698 ; UART_RX:inst2|stepcnt[1]    ; UART_RX:inst2|stepcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.964      ;
; 0.698 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.965      ;
; 0.706 ; globalReset:inst1|count[6]  ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; globalReset:inst1|count[13] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; globalReset:inst1|count[15] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; globalReset:inst1|count[3]  ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; globalReset:inst1|count[14] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; globalReset:inst1|count[16] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; globalReset:inst1|count[22] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; globalReset:inst1|count[30] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[4]  ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[5]  ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[11] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[12] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[18] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[19] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[29] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; globalReset:inst1|count[31] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[8]  ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[10] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[20] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[21] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[27] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[28] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; RQform:inst3|delay[3]       ; RQform:inst3|delay[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.976      ;
; 0.710 ; UART_RX:inst2|Valid         ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; globalReset:inst1|count[17] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; globalReset:inst1|count[24] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; globalReset:inst1|count[26] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.977      ;
; 0.712 ; globalReset:inst1|count[7]  ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; globalReset:inst1|count[23] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; globalReset:inst1|count[25] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.980      ;
; 0.714 ; UART_RX:inst2|stepcnt[2]    ; UART_RX:inst2|stepcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.980      ;
; 0.716 ; RQform:inst3|delay[4]       ; RQform:inst3|delay[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.982      ;
; 0.716 ; RQform:inst3|syncStrob[1]   ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.982      ;
; 0.717 ; RQform:inst3|syncStrob[1]   ; RQform:inst3|state.CNT      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.983      ;
; 0.718 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.985      ;
; 0.719 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.986      ;
; 0.724 ; RQform:inst3|delay[0]       ; RQform:inst3|delay[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.990      ;
; 0.728 ; globalReset:inst1|count[1]  ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.995      ;
; 0.747 ; UART_RX:inst2|stepcnt[0]    ; UART_RX:inst2|stepcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 1.013      ;
; 0.751 ; UART_RX:inst2|stepcnt[0]    ; UART_RX:inst2|stepcnt[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 1.017      ;
; 0.770 ; UART_RX:inst2|rx_act        ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 1.036      ;
; 0.798 ; UART_RX:inst2|stepcnt[4]    ; UART_RX:inst2|stepcnt[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 1.064      ;
; 0.834 ; RQform:inst3|state.CNT      ; RQform:inst3|state.CNT      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 1.100      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.402 ; UART_TX:inst5|tx             ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|dirTX          ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|dirRX          ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|cnt[0]         ; UART_TX:inst5|cnt[0]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.684      ;
; 0.450 ; UART_TX:inst5|cnt[7]         ; UART_TX:inst5|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.735      ;
; 0.471 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.738      ;
; 0.480 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.747      ;
; 0.523 ; UART_TX:inst5|addr[1]        ; UART_TX:inst5|data[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.790      ;
; 0.526 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.793      ;
; 0.604 ; UART_TX:inst5|cnt[0]         ; UART_TX:inst5|cnt[1]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.539      ; 1.338      ;
; 0.656 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|data[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.923      ;
; 0.661 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.928      ;
; 0.662 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|data[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.929      ;
; 0.663 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.930      ;
; 0.665 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.932      ;
; 0.688 ; UART_TX:inst5|cnt[6]         ; UART_TX:inst5|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.973      ;
; 0.689 ; UART_TX:inst5|cnt[4]         ; UART_TX:inst5|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.974      ;
; 0.692 ; UART_TX:inst5|cnt[2]         ; UART_TX:inst5|cnt[2]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.977      ;
; 0.694 ; UART_TX:inst5|cnt[5]         ; UART_TX:inst5|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.979      ;
; 0.695 ; UART_TX:inst5|cnt[3]         ; UART_TX:inst5|cnt[3]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.980      ;
; 0.710 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.978      ;
; 0.714 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|cnt[1]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.999      ;
; 0.717 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.984      ;
; 0.722 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.989      ;
; 0.737 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.004      ;
; 0.739 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.006      ;
; 0.755 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.022      ;
; 0.757 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.024      ;
; 0.766 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.033      ;
; 0.772 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|data[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.039      ;
; 0.775 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|data[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.042      ;
; 0.808 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|data[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.075      ;
; 0.817 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.084      ;
; 0.820 ; UART_TX:inst5|cnt[0]         ; UART_TX:inst5|data[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.088      ;
; 0.839 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.106      ;
; 0.855 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.122      ;
; 0.900 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.170      ;
; 0.908 ; UART_TX:inst5|cnt[0]         ; UART_TX:inst5|cnt[2]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.539      ; 1.642      ;
; 0.911 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.178      ;
; 0.947 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.217      ;
; 0.964 ; UART_TX:inst5|addr[4]        ; UART_TX:inst5|data[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.231      ;
; 0.966 ; UART_TX:inst5|rqsync[0]      ; UART_TX:inst5|rqsync[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 1.228      ;
; 0.999 ; UART_TX:inst5|addr[4]        ; UART_TX:inst5|data[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.266      ;
; 1.010 ; UART_TX:inst5|cnt[6]         ; UART_TX:inst5|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.295      ;
; 1.011 ; UART_TX:inst5|cnt[5]         ; UART_TX:inst5|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.296      ;
; 1.011 ; UART_TX:inst5|cnt[4]         ; UART_TX:inst5|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.296      ;
; 1.012 ; UART_TX:inst5|cnt[3]         ; UART_TX:inst5|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.297      ;
; 1.012 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|cnt[2]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.297      ;
; 1.013 ; UART_TX:inst5|addr[2]        ; UART_TX:inst5|data[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.280      ;
; 1.015 ; UART_TX:inst5|cnt[0]         ; UART_TX:inst5|cnt[3]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.539      ; 1.749      ;
; 1.016 ; UART_TX:inst5|cnt[2]         ; UART_TX:inst5|cnt[3]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.301      ;
; 1.028 ; UART_TX:inst5|cnt[5]         ; UART_TX:inst5|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.313      ;
; 1.029 ; UART_TX:inst5|cnt[3]         ; UART_TX:inst5|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.314      ;
; 1.029 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|cnt[3]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.314      ;
; 1.030 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; UART_TX:inst5|cnt[0]         ; UART_TX:inst5|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.539      ; 1.764      ;
; 1.034 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.301      ;
; 1.041 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.308      ;
; 1.041 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.308      ;
; 1.047 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.314      ;
; 1.056 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.323      ;
; 1.073 ; UART_TX:inst5|addr[1]        ; UART_TX:inst5|data[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.340      ;
; 1.104 ; UART_TX:inst5|cnt[4]         ; UART_TX:inst5|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.389      ;
; 1.108 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.372      ;
; 1.110 ; UART_TX:inst5|cnt[2]         ; UART_TX:inst5|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.395      ;
; 1.123 ; UART_TX:inst5|addr[1]        ; UART_TX:inst5|data[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.390      ;
; 1.132 ; UART_TX:inst5|addr[4]        ; UART_TX:inst5|cnt[0]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.398      ;
; 1.133 ; UART_TX:inst5|cnt[4]         ; UART_TX:inst5|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.418      ;
; 1.134 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.419      ;
; 1.134 ; UART_TX:inst5|cnt[3]         ; UART_TX:inst5|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.419      ;
; 1.137 ; UART_TX:inst5|cnt[0]         ; UART_TX:inst5|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.539      ; 1.871      ;
; 1.138 ; UART_TX:inst5|cnt[2]         ; UART_TX:inst5|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.423      ;
; 1.138 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.405      ;
; 1.151 ; UART_TX:inst5|cnt[3]         ; UART_TX:inst5|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.436      ;
; 1.151 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.436      ;
; 1.152 ; UART_TX:inst5|cnt[0]         ; UART_TX:inst5|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.539      ; 1.886      ;
; 1.152 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.419      ;
; 1.160 ; UART_TX:inst5|addr[3]        ; UART_TX:inst5|cnt[0]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.426      ;
; 1.163 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.430      ;
; 1.168 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|data[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.435      ;
; 1.169 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.436      ;
; 1.200 ; UART_TX:inst5|addr[2]        ; UART_TX:inst5|data[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.467      ;
; 1.207 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.477      ;
; 1.226 ; UART_TX:inst5|addr[4]        ; UART_TX:inst5|data[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.493      ;
; 1.232 ; UART_TX:inst5|cnt[2]         ; UART_TX:inst5|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.517      ;
; 1.235 ; UART_TX:inst5|addr[3]        ; UART_TX:inst5|data[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.502      ;
; 1.243 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|data[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.376     ; 1.062      ;
; 1.248 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|addr[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.519      ;
; 1.248 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|addr[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.519      ;
; 1.248 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|addr[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.519      ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                        ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -0.190 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.358     ; 1.950      ;
; -0.190 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.358     ; 1.950      ;
; -0.190 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.358     ; 1.950      ;
; -0.190 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.358     ; 1.950      ;
; 0.012  ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.751      ;
; 0.012  ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.751      ;
; 0.012  ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.751      ;
; 0.012  ; globalReset:inst1|rst ; UART_TX:inst5|cnt[0]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.751      ;
; 0.012  ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.751      ;
; 0.012  ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.751      ;
; 0.012  ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.751      ;
; 0.012  ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.751      ;
; 0.012  ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.751      ;
; 0.012  ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.751      ;
; 0.012  ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.751      ;
; 0.012  ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.751      ;
; 0.012  ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.751      ;
; 0.012  ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.751      ;
; 0.074  ; globalReset:inst1|rst ; UART_TX:inst5|data[4]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.690      ;
; 0.074  ; globalReset:inst1|rst ; UART_TX:inst5|data[7]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.690      ;
; 0.074  ; globalReset:inst1|rst ; UART_TX:inst5|data[6]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.690      ;
; 0.074  ; globalReset:inst1|rst ; UART_TX:inst5|data[5]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.690      ;
; 0.074  ; globalReset:inst1|rst ; UART_TX:inst5|data[2]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.690      ;
; 0.074  ; globalReset:inst1|rst ; UART_TX:inst5|data[0]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.690      ;
; 0.074  ; globalReset:inst1|rst ; UART_TX:inst5|data[3]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.690      ;
; 0.074  ; globalReset:inst1|rst ; UART_TX:inst5|data[1]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.690      ;
; 0.074  ; globalReset:inst1|rst ; UART_TX:inst5|addr[2]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.690      ;
; 0.074  ; globalReset:inst1|rst ; UART_TX:inst5|addr[4]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.690      ;
; 0.074  ; globalReset:inst1|rst ; UART_TX:inst5|addr[3]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.690      ;
; 0.074  ; globalReset:inst1|rst ; UART_TX:inst5|addr[1]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.690      ;
; 0.074  ; globalReset:inst1|rst ; UART_TX:inst5|addr[0]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.690      ;
; 0.727  ; globalReset:inst1|rst ; UART_TX:inst5|cnt[7]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.906     ; 1.485      ;
; 0.727  ; globalReset:inst1|rst ; UART_TX:inst5|cnt[6]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.906     ; 1.485      ;
; 0.727  ; globalReset:inst1|rst ; UART_TX:inst5|cnt[5]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.906     ; 1.485      ;
; 0.727  ; globalReset:inst1|rst ; UART_TX:inst5|cnt[4]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.906     ; 1.485      ;
; 0.727  ; globalReset:inst1|rst ; UART_TX:inst5|cnt[3]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.906     ; 1.485      ;
; 0.727  ; globalReset:inst1|rst ; UART_TX:inst5|cnt[2]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.906     ; 1.485      ;
; 0.727  ; globalReset:inst1|rst ; UART_TX:inst5|cnt[1]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.906     ; 1.485      ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk80MHz'                                                                                      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 9.322 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.089     ; 3.091      ;
; 9.322 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.089     ; 3.091      ;
; 9.322 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.089     ; 3.091      ;
; 9.322 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.089     ; 3.091      ;
; 9.322 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.089     ; 3.091      ;
; 9.322 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.089     ; 3.091      ;
; 9.322 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.089     ; 3.091      ;
; 9.322 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.089     ; 3.091      ;
; 9.355 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.089     ; 3.058      ;
; 9.355 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.089     ; 3.058      ;
; 9.355 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.089     ; 3.058      ;
; 9.355 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.089     ; 3.058      ;
; 9.355 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.089     ; 3.058      ;
; 9.355 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.089     ; 3.058      ;
; 9.355 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.089     ; 3.058      ;
; 9.355 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.089     ; 3.058      ;
; 9.373 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.087     ; 3.042      ;
; 9.373 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.087     ; 3.042      ;
; 9.373 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.087     ; 3.042      ;
; 9.373 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.087     ; 3.042      ;
; 9.425 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 3.000      ;
; 9.425 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 3.000      ;
; 9.425 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 3.000      ;
; 9.425 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 3.000      ;
; 9.574 ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.086     ; 2.842      ;
; 9.574 ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.086     ; 2.842      ;
; 9.648 ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.771      ;
; 9.648 ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.771      ;
; 9.648 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.771      ;
; 9.648 ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.771      ;
; 9.648 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.771      ;
; 9.648 ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.771      ;
; 9.648 ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.771      ;
; 9.648 ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.771      ;
; 9.648 ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.771      ;
; 9.668 ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.763      ;
; 9.969 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.457      ;
; 9.969 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.457      ;
; 9.969 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.457      ;
; 9.969 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.457      ;
; 9.969 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.457      ;
; 9.969 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.457      ;
; 9.969 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.457      ;
; 9.969 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.457      ;
; 9.969 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.457      ;
; 9.969 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.457      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk80MHz'                                                                                       ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 1.844 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.107      ;
; 1.844 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.107      ;
; 1.844 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.107      ;
; 1.844 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.107      ;
; 1.844 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.107      ;
; 1.844 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.107      ;
; 1.844 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.107      ;
; 1.844 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.107      ;
; 1.844 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.107      ;
; 1.844 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.107      ;
; 2.116 ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.384      ;
; 2.142 ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.070      ; 2.407      ;
; 2.142 ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.070      ; 2.407      ;
; 2.142 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.070      ; 2.407      ;
; 2.142 ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.070      ; 2.407      ;
; 2.142 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.070      ; 2.407      ;
; 2.142 ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.070      ; 2.407      ;
; 2.142 ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.070      ; 2.407      ;
; 2.142 ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.070      ; 2.407      ;
; 2.142 ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.070      ; 2.407      ;
; 2.205 ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.468      ;
; 2.205 ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.468      ;
; 2.310 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 2.572      ;
; 2.310 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 2.572      ;
; 2.310 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 2.572      ;
; 2.310 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 2.572      ;
; 2.345 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 2.607      ;
; 2.345 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 2.607      ;
; 2.345 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 2.607      ;
; 2.345 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 2.607      ;
; 2.369 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.065      ; 2.629      ;
; 2.369 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.065      ; 2.629      ;
; 2.369 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.065      ; 2.629      ;
; 2.369 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.065      ; 2.629      ;
; 2.369 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.065      ; 2.629      ;
; 2.369 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.065      ; 2.629      ;
; 2.369 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.065      ; 2.629      ;
; 2.369 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.065      ; 2.629      ;
; 2.400 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.064      ; 2.659      ;
; 2.400 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.064      ; 2.659      ;
; 2.400 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.064      ; 2.659      ;
; 2.400 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.064      ; 2.659      ;
; 2.400 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.064      ; 2.659      ;
; 2.400 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.064      ; 2.659      ;
; 2.400 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.064      ; 2.659      ;
; 2.400 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.064      ; 2.659      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                        ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 2.514 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[7]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.429     ; 1.379      ;
; 2.514 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[6]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.429     ; 1.379      ;
; 2.514 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[5]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.429     ; 1.379      ;
; 2.514 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[4]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.429     ; 1.379      ;
; 2.514 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[3]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.429     ; 1.379      ;
; 2.514 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[2]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.429     ; 1.379      ;
; 2.514 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[1]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.429     ; 1.379      ;
; 3.128 ; globalReset:inst1|rst ; UART_TX:inst5|data[4]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.527      ;
; 3.128 ; globalReset:inst1|rst ; UART_TX:inst5|data[7]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.527      ;
; 3.128 ; globalReset:inst1|rst ; UART_TX:inst5|data[6]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.527      ;
; 3.128 ; globalReset:inst1|rst ; UART_TX:inst5|data[5]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.527      ;
; 3.128 ; globalReset:inst1|rst ; UART_TX:inst5|data[2]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.527      ;
; 3.128 ; globalReset:inst1|rst ; UART_TX:inst5|data[0]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.527      ;
; 3.128 ; globalReset:inst1|rst ; UART_TX:inst5|data[3]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.527      ;
; 3.128 ; globalReset:inst1|rst ; UART_TX:inst5|data[1]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.527      ;
; 3.128 ; globalReset:inst1|rst ; UART_TX:inst5|addr[2]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.527      ;
; 3.128 ; globalReset:inst1|rst ; UART_TX:inst5|addr[4]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.527      ;
; 3.128 ; globalReset:inst1|rst ; UART_TX:inst5|addr[3]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.527      ;
; 3.128 ; globalReset:inst1|rst ; UART_TX:inst5|addr[1]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.527      ;
; 3.128 ; globalReset:inst1|rst ; UART_TX:inst5|addr[0]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.527      ;
; 3.182 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.580      ;
; 3.182 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.580      ;
; 3.182 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.580      ;
; 3.182 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[0]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.580      ;
; 3.182 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.580      ;
; 3.182 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.580      ;
; 3.182 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.580      ;
; 3.182 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.580      ;
; 3.182 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.580      ;
; 3.182 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.580      ;
; 3.182 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.580      ;
; 3.182 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.580      ;
; 3.182 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.580      ;
; 3.182 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.580      ;
; 3.309 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.899     ; 1.704      ;
; 3.309 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.899     ; 1.704      ;
; 3.309 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.899     ; 1.704      ;
; 3.309 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.899     ; 1.704      ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk80MHz'                                                                                           ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                      ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|counter[0]                                     ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|counter[1]                                     ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|Valid                                         ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[5]                                       ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[7]                                       ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|delay[0]                                      ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|delay[1]                                      ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|delay[2]                                      ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|delay[3]                                      ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[0]                                      ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[4]                                      ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[5]                                      ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[7]                                      ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|rx_act                                        ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[0]                                    ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[1]                                    ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[2]                                    ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[3]                                    ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[4]                                    ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[0]                                    ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[1]                                    ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[2]                                    ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|delay[0]                                       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|delay[1]                                       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|delay[2]                                       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|delay[3]                                       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|delay[4]                                       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|state.00                                       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|state.CNT                                      ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|state.DELAY                                    ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|state.WAIT                                     ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|syncStrob[0]                                   ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|syncStrob[1]                                   ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[0]                                  ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[10]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[11]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[12]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[13]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[14]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[15]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[16]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[17]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[18]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[19]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[1]                                  ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[20]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[21]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[22]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[23]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[24]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[25]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[26]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[27]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[28]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[29]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[2]                                  ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[30]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[31]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[3]                                  ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[4]                                  ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[5]                                  ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[6]                                  ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[7]                                  ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[8]                                  ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[9]                                  ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|RQ                                             ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[0]                                       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[1]                                       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[2]                                       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[3]                                       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[4]                                       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[6]                                       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[1]                                      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[2]                                      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[3]                                      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[6]                                      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|place[0]                                      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|place[1]                                      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|place[2]                                      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|place[3]                                      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|sync[0]                                       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|sync[1]                                       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|rst                                       ;
; 6.086 ; 6.086        ; 0.000          ; Low Pulse Width  ; clk80MHz ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0]           ;
; 6.086 ; 6.086        ; 0.000          ; Low Pulse Width  ; clk80MHz ; Rise       ; mypll|altpll_component|auto_generated|pll1|observablevcoout ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|RQ                                             ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[0]                                       ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[1]                                       ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[2]                                       ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[3]                                       ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[4]                                       ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[6]                                       ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[1]                                      ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[2]                                      ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[3]                                      ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[6]                                      ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[0]                                      ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[1]                                      ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[2]                                      ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[3]                                      ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                         ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 103.841 ; 104.057      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[1]                                                    ;
; 103.841 ; 104.057      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[2]                                                    ;
; 103.841 ; 104.057      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[3]                                                    ;
; 103.841 ; 104.057      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[4]                                                    ;
; 103.841 ; 104.057      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[5]                                                    ;
; 103.841 ; 104.057      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[6]                                                    ;
; 103.841 ; 104.057      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[7]                                                    ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[0]                                                   ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[1]                                                   ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[2]                                                   ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[3]                                                   ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[4]                                                   ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[0]                                                    ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[0]                                                   ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[1]                                                   ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[2]                                                   ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[3]                                                   ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[4]                                                   ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[5]                                                   ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[6]                                                   ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[7]                                                   ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[0]                                                   ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[1]                                                   ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[2]                                                   ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[3]                                                   ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[4]                                                   ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[0]                                                    ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[0]                                                   ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[1]                                                   ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[2]                                                   ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[3]                                                   ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[4]                                                   ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[5]                                                   ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[6]                                                   ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[7]                                                   ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 104.087 ; 104.271      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[1]                                                    ;
; 104.087 ; 104.271      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[2]                                                    ;
; 104.087 ; 104.271      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[3]                                                    ;
; 104.087 ; 104.271      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[4]                                                    ;
; 104.087 ; 104.271      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[5]                                                    ;
; 104.087 ; 104.271      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[6]                                                    ;
; 104.087 ; 104.271      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[7]                                                    ;
; 104.111 ; 104.111      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[1]|clk                                                        ;
; 104.111 ; 104.111      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[2]|clk                                                        ;
; 104.111 ; 104.111      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[3]|clk                                                        ;
; 104.111 ; 104.111      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[4]|clk                                                        ;
; 104.111 ; 104.111      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[5]|clk                                                        ;
; 104.111 ; 104.111      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[6]|clk                                                        ;
; 104.111 ; 104.111      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[7]|clk                                                        ;
; 104.132 ; 104.132      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 104.132 ; 104.132      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|addr[0]|clk                                                       ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|addr[1]|clk                                                       ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|addr[2]|clk                                                       ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|addr[3]|clk                                                       ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|addr[4]|clk                                                       ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[0]|clk                                                        ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|data[0]|clk                                                       ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|data[1]|clk                                                       ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|data[2]|clk                                                       ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|data[3]|clk                                                       ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|data[4]|clk                                                       ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk80MHz   ; 2.125 ; 2.301 ; Rise       ; clk80MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk80MHz   ; -1.700 ; -1.861 ; Rise       ; clk80MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 7.027 ; 6.866 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 6.641 ; 6.416 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.602 ; 6.361 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 6.747 ; 6.565 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 7.027 ; 6.866 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.803 ; 6.497 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 6.608 ; 6.376 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 6.964 ; 6.757 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.588 ; 6.401 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 7.721 ; 7.144 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 7.855 ; 7.352 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 7.667 ; 7.220 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 7.280 ; 6.929 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 7.120 ; 7.883 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 5.482 ; 5.067 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 4.385 ; 4.244 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 5.783 ; 6.308 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 6.443 ; 6.224 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 6.494 ; 6.277 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.457 ; 6.224 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 6.597 ; 6.420 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 6.865 ; 6.708 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.650 ; 6.354 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 6.462 ; 6.238 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 6.804 ; 6.604 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.443 ; 6.262 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 7.529 ; 6.970 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 7.657 ; 7.169 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 7.477 ; 7.043 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 7.105 ; 6.763 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 6.652 ; 7.404 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 5.015 ; 4.613 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 3.961 ; 3.824 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 5.295 ; 5.804 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 2.351 ; 0.000         ;
; clk80MHz                                          ; 9.919 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 0.187 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.187 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                      ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 1.816  ; 0.000         ;
; clk80MHz                                          ; 10.953 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 0.879 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 1.368 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                            ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; clk80MHz                                          ; 5.511   ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 103.939 ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                    ;
+---------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 2.351   ; RQform:inst3|RQ            ; UART_TX:inst5|rqsync[0]    ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.388      ;
; 205.898 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.386      ;
; 205.962 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.322      ;
; 206.026 ; UART_TX:inst5|data[4]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 2.256      ;
; 206.172 ; UART_TX:inst5|data[7]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 2.110      ;
; 206.290 ; UART_TX:inst5|data[0]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 1.992      ;
; 206.376 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 1.906      ;
; 206.379 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 1.903      ;
; 206.380 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.904      ;
; 206.406 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 1.876      ;
; 206.409 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.875      ;
; 206.419 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|dirTX        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.865      ;
; 206.438 ; UART_TX:inst5|data[3]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 1.844      ;
; 206.460 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 1.822      ;
; 206.468 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.816      ;
; 206.468 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.816      ;
; 206.468 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.816      ;
; 206.468 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.816      ;
; 206.468 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.816      ;
; 206.471 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.813      ;
; 206.471 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.813      ;
; 206.471 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.813      ;
; 206.471 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.813      ;
; 206.471 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.813      ;
; 206.486 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.798      ;
; 206.498 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.786      ;
; 206.515 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.769      ;
; 206.523 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.761      ;
; 206.527 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.759      ;
; 206.527 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.759      ;
; 206.527 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.759      ;
; 206.527 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.759      ;
; 206.527 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.759      ;
; 206.527 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.757      ;
; 206.541 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.745      ;
; 206.541 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.745      ;
; 206.541 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.745      ;
; 206.541 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.745      ;
; 206.541 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.745      ;
; 206.545 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.739      ;
; 206.545 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.739      ;
; 206.545 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.739      ;
; 206.545 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.739      ;
; 206.545 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.739      ;
; 206.545 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.739      ;
; 206.552 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.732      ;
; 206.554 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 1.728      ;
; 206.571 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.713      ;
; 206.574 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.710      ;
; 206.577 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|dirTX        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.707      ;
; 206.584 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|dirTX        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.700      ;
; 206.589 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|dirTX        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.695      ;
; 206.599 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|dirRX        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.685      ;
; 206.599 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.685      ;
; 206.599 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.685      ;
; 206.599 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.685      ;
; 206.599 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.685      ;
; 206.599 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.685      ;
; 206.604 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.682      ;
; 206.604 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.682      ;
; 206.604 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.682      ;
; 206.604 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.682      ;
; 206.604 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.682      ;
; 206.609 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.675      ;
; 206.616 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|dirRX        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.668      ;
; 206.620 ; UART_TX:inst5|data[6]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 1.662      ;
; 206.634 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.650      ;
; 206.634 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.650      ;
; 206.646 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.638      ;
; 206.646 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.638      ;
; 206.646 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.638      ;
; 206.646 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.638      ;
; 206.646 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.638      ;
; 206.646 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.640      ;
; 206.646 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.640      ;
; 206.646 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.640      ;
; 206.646 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.640      ;
; 206.646 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.640      ;
; 206.659 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|dirRX        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.625      ;
; 206.663 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.621      ;
; 206.663 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.621      ;
; 206.665 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|dirRX        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.619      ;
; 206.667 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.617      ;
; 206.669 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 1.613      ;
; 206.672 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 1.610      ;
; 206.680 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 1.602      ;
; 206.682 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.602      ;
; 206.696 ; UART_TX:inst5|data[5]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 1.586      ;
; 206.696 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.588      ;
; 206.707 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 1.575      ;
; 206.709 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 1.573      ;
; 206.710 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 1.572      ;
; 206.715 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.569      ;
; 206.719 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.565      ;
; 206.725 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|dirTX        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.559      ;
; 206.736 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|dirTX        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.548      ;
; 206.741 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.543      ;
; 206.748 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.536      ;
; 206.753 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.531      ;
; 206.758 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 1.524      ;
+---------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk80MHz'                                                                                                   ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 9.919  ; globalReset:inst1|count[11] ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.532      ;
; 9.919  ; globalReset:inst1|count[11] ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.532      ;
; 9.919  ; globalReset:inst1|count[11] ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.532      ;
; 9.919  ; globalReset:inst1|count[11] ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.532      ;
; 9.919  ; globalReset:inst1|count[11] ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.532      ;
; 9.919  ; globalReset:inst1|count[11] ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.532      ;
; 9.919  ; globalReset:inst1|count[11] ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.532      ;
; 9.919  ; globalReset:inst1|count[11] ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.532      ;
; 9.919  ; globalReset:inst1|count[11] ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.532      ;
; 9.919  ; globalReset:inst1|count[11] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.532      ;
; 9.919  ; globalReset:inst1|count[11] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.532      ;
; 9.919  ; globalReset:inst1|count[11] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.532      ;
; 9.919  ; globalReset:inst1|count[11] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.532      ;
; 9.919  ; globalReset:inst1|count[11] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.532      ;
; 9.919  ; globalReset:inst1|count[11] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.532      ;
; 9.924  ; globalReset:inst1|count[11] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.523      ;
; 9.924  ; globalReset:inst1|count[11] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.523      ;
; 9.924  ; globalReset:inst1|count[11] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.523      ;
; 9.924  ; globalReset:inst1|count[11] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.523      ;
; 9.924  ; globalReset:inst1|count[11] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.523      ;
; 9.924  ; globalReset:inst1|count[11] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.523      ;
; 9.924  ; globalReset:inst1|count[11] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.523      ;
; 9.924  ; globalReset:inst1|count[11] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.523      ;
; 9.924  ; globalReset:inst1|count[11] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.523      ;
; 9.924  ; globalReset:inst1|count[11] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.523      ;
; 9.924  ; globalReset:inst1|count[11] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.523      ;
; 9.924  ; globalReset:inst1|count[11] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.523      ;
; 9.924  ; globalReset:inst1|count[11] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.523      ;
; 9.924  ; globalReset:inst1|count[11] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.523      ;
; 9.924  ; globalReset:inst1|count[11] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.523      ;
; 9.924  ; globalReset:inst1|count[11] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.523      ;
; 9.953  ; globalReset:inst1|count[11] ; globalReset:inst1|count[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.498      ;
; 9.984  ; globalReset:inst1|count[9]  ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.467      ;
; 9.984  ; globalReset:inst1|count[9]  ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.467      ;
; 9.984  ; globalReset:inst1|count[9]  ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.467      ;
; 9.984  ; globalReset:inst1|count[9]  ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.467      ;
; 9.984  ; globalReset:inst1|count[9]  ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.467      ;
; 9.984  ; globalReset:inst1|count[9]  ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.467      ;
; 9.984  ; globalReset:inst1|count[9]  ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.467      ;
; 9.984  ; globalReset:inst1|count[9]  ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.467      ;
; 9.984  ; globalReset:inst1|count[9]  ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.467      ;
; 9.984  ; globalReset:inst1|count[9]  ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.467      ;
; 9.984  ; globalReset:inst1|count[9]  ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.467      ;
; 9.984  ; globalReset:inst1|count[9]  ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.467      ;
; 9.984  ; globalReset:inst1|count[9]  ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.467      ;
; 9.984  ; globalReset:inst1|count[9]  ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.467      ;
; 9.984  ; globalReset:inst1|count[9]  ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.467      ;
; 9.989  ; globalReset:inst1|count[9]  ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.458      ;
; 9.989  ; globalReset:inst1|count[9]  ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.458      ;
; 9.989  ; globalReset:inst1|count[9]  ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.458      ;
; 9.989  ; globalReset:inst1|count[9]  ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.458      ;
; 9.989  ; globalReset:inst1|count[9]  ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.458      ;
; 9.989  ; globalReset:inst1|count[9]  ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.458      ;
; 9.989  ; globalReset:inst1|count[9]  ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.458      ;
; 9.989  ; globalReset:inst1|count[9]  ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.458      ;
; 9.989  ; globalReset:inst1|count[9]  ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.458      ;
; 9.989  ; globalReset:inst1|count[9]  ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.458      ;
; 9.989  ; globalReset:inst1|count[9]  ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.458      ;
; 9.989  ; globalReset:inst1|count[9]  ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.458      ;
; 9.989  ; globalReset:inst1|count[9]  ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.458      ;
; 9.989  ; globalReset:inst1|count[9]  ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.458      ;
; 9.989  ; globalReset:inst1|count[9]  ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.458      ;
; 9.989  ; globalReset:inst1|count[9]  ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.458      ;
; 10.018 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.433      ;
; 10.034 ; globalReset:inst1|count[12] ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.417      ;
; 10.034 ; globalReset:inst1|count[12] ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.417      ;
; 10.034 ; globalReset:inst1|count[12] ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.417      ;
; 10.034 ; globalReset:inst1|count[12] ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.417      ;
; 10.034 ; globalReset:inst1|count[12] ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.417      ;
; 10.034 ; globalReset:inst1|count[12] ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.417      ;
; 10.034 ; globalReset:inst1|count[12] ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.417      ;
; 10.034 ; globalReset:inst1|count[12] ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.417      ;
; 10.034 ; globalReset:inst1|count[12] ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.417      ;
; 10.034 ; globalReset:inst1|count[12] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.417      ;
; 10.034 ; globalReset:inst1|count[12] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.417      ;
; 10.034 ; globalReset:inst1|count[12] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.417      ;
; 10.034 ; globalReset:inst1|count[12] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.417      ;
; 10.034 ; globalReset:inst1|count[12] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.417      ;
; 10.034 ; globalReset:inst1|count[12] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.417      ;
; 10.039 ; globalReset:inst1|count[12] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.408      ;
; 10.039 ; globalReset:inst1|count[12] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.408      ;
; 10.039 ; globalReset:inst1|count[12] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.408      ;
; 10.039 ; globalReset:inst1|count[12] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.408      ;
; 10.039 ; globalReset:inst1|count[12] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.408      ;
; 10.039 ; globalReset:inst1|count[12] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.408      ;
; 10.039 ; globalReset:inst1|count[12] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.408      ;
; 10.039 ; globalReset:inst1|count[12] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.408      ;
; 10.039 ; globalReset:inst1|count[12] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.408      ;
; 10.039 ; globalReset:inst1|count[12] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.408      ;
; 10.039 ; globalReset:inst1|count[12] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.408      ;
; 10.039 ; globalReset:inst1|count[12] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.408      ;
; 10.039 ; globalReset:inst1|count[12] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.408      ;
; 10.039 ; globalReset:inst1|count[12] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.408      ;
; 10.039 ; globalReset:inst1|count[12] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.408      ;
; 10.039 ; globalReset:inst1|count[12] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.408      ;
; 10.060 ; globalReset:inst1|count[3]  ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.391      ;
; 10.060 ; globalReset:inst1|count[3]  ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.391      ;
; 10.060 ; globalReset:inst1|count[3]  ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.391      ;
; 10.060 ; globalReset:inst1|count[3]  ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.391      ;
; 10.060 ; globalReset:inst1|count[3]  ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.391      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk80MHz'                                                                                                   ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|data[7]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|data[5]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; RQform:inst3|counter[1]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; RQform:inst3|state.DELAY    ; RQform:inst3|state.DELAY    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; RQform:inst3|state.WAIT     ; RQform:inst3|state.WAIT     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; RQform:inst3|state.00       ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|Valid         ; UART_RX:inst2|Valid         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|data[6]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|data[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|data[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|data[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|data[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|data[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; UART_RX:inst2|delay[3]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.307      ;
; 0.193 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|oData[6]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.313      ;
; 0.193 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|oData[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.313      ;
; 0.193 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|oData[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.313      ;
; 0.194 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|oData[5]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|oData[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|oData[7]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.314      ;
; 0.197 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|rx_act        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.316      ;
; 0.206 ; RQform:inst3|state.WAIT     ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.326      ;
; 0.208 ; RQform:inst3|syncStrob[1]   ; RQform:inst3|state.WAIT     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.328      ;
; 0.208 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.327      ;
; 0.213 ; UART_RX:inst2|delay[3]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.332      ;
; 0.214 ; RQform:inst3|state.CNT      ; RQform:inst3|state.DELAY    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.334      ;
; 0.225 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.345      ;
; 0.229 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.349      ;
; 0.261 ; RQform:inst3|state.00       ; RQform:inst3|state.CNT      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.381      ;
; 0.261 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|rx_act        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.380      ;
; 0.268 ; UART_RX:inst2|sync[0]       ; UART_RX:inst2|sync[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; RQform:inst3|syncStrob[0]   ; RQform:inst3|syncStrob[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.389      ;
; 0.280 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.400      ;
; 0.281 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.401      ;
; 0.283 ; RQform:inst3|state.CNT      ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.402      ;
; 0.284 ; RQform:inst3|state.CNT      ; RQform:inst3|counter[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.403      ;
; 0.299 ; RQform:inst3|delay[2]       ; RQform:inst3|delay[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.418      ;
; 0.300 ; RQform:inst3|delay[1]       ; RQform:inst3|delay[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; UART_RX:inst2|stepcnt[3]    ; UART_RX:inst2|stepcnt[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; UART_RX:inst2|stepcnt[1]    ; UART_RX:inst2|stepcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.419      ;
; 0.302 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.422      ;
; 0.304 ; globalReset:inst1|count[6]  ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; globalReset:inst1|count[31] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[3]  ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[5]  ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[8]  ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[13] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[14] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[15] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[16] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[18] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[22] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[29] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; RQform:inst3|delay[3]       ; RQform:inst3|delay[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; UART_RX:inst2|Valid         ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[30] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[4]  ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[7]  ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[10] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[11] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[12] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[17] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[19] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[20] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[21] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[24] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[27] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[28] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; globalReset:inst1|count[23] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; globalReset:inst1|count[25] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; globalReset:inst1|count[26] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; RQform:inst3|delay[4]       ; RQform:inst3|delay[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; UART_RX:inst2|stepcnt[2]    ; UART_RX:inst2|stepcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; RQform:inst3|syncStrob[1]   ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.428      ;
; 0.310 ; globalReset:inst1|count[1]  ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; RQform:inst3|delay[0]       ; RQform:inst3|delay[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.431      ;
; 0.312 ; RQform:inst3|syncStrob[1]   ; RQform:inst3|state.CNT      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.432      ;
; 0.313 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.432      ;
; 0.325 ; UART_RX:inst2|stepcnt[0]    ; UART_RX:inst2|stepcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.444      ;
; 0.329 ; UART_RX:inst2|stepcnt[0]    ; UART_RX:inst2|stepcnt[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.448      ;
; 0.334 ; UART_RX:inst2|rx_act        ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.453      ;
; 0.351 ; UART_RX:inst2|stepcnt[4]    ; UART_RX:inst2|stepcnt[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.470      ;
; 0.370 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.490      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.187 ; UART_TX:inst5|tx             ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|dirTX          ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|dirRX          ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|cnt[0]         ; UART_TX:inst5|cnt[0]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; UART_TX:inst5|cnt[7]         ; UART_TX:inst5|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.324      ;
; 0.211 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.331      ;
; 0.215 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.335      ;
; 0.225 ; UART_TX:inst5|addr[1]        ; UART_TX:inst5|data[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.345      ;
; 0.234 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.354      ;
; 0.282 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.402      ;
; 0.283 ; UART_TX:inst5|cnt[0]         ; UART_TX:inst5|cnt[1]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.235      ; 0.602      ;
; 0.283 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.403      ;
; 0.285 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.405      ;
; 0.292 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|data[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.412      ;
; 0.295 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|data[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; UART_TX:inst5|cnt[6]         ; UART_TX:inst5|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.424      ;
; 0.298 ; UART_TX:inst5|cnt[4]         ; UART_TX:inst5|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; UART_TX:inst5|cnt[2]         ; UART_TX:inst5|cnt[2]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.426      ;
; 0.299 ; UART_TX:inst5|cnt[5]         ; UART_TX:inst5|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.427      ;
; 0.300 ; UART_TX:inst5|cnt[3]         ; UART_TX:inst5|cnt[3]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.428      ;
; 0.304 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|cnt[1]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.432      ;
; 0.307 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.310 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.312 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.432      ;
; 0.318 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.438      ;
; 0.319 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.439      ;
; 0.330 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.450      ;
; 0.336 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.456      ;
; 0.338 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|data[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.458      ;
; 0.339 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|data[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.459      ;
; 0.339 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.459      ;
; 0.357 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.477      ;
; 0.359 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|data[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.479      ;
; 0.365 ; UART_TX:inst5|cnt[0]         ; UART_TX:inst5|data[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.487      ;
; 0.376 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.496      ;
; 0.381 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.501      ;
; 0.388 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.508      ;
; 0.388 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.508      ;
; 0.412 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.532      ;
; 0.429 ; UART_TX:inst5|addr[4]        ; UART_TX:inst5|data[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.549      ;
; 0.433 ; UART_TX:inst5|rqsync[0]      ; UART_TX:inst5|rqsync[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.551      ;
; 0.435 ; UART_TX:inst5|cnt[0]         ; UART_TX:inst5|cnt[2]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.235      ; 0.754      ;
; 0.438 ; UART_TX:inst5|cnt[0]         ; UART_TX:inst5|cnt[3]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.235      ; 0.757      ;
; 0.438 ; UART_TX:inst5|addr[2]        ; UART_TX:inst5|data[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.558      ;
; 0.443 ; UART_TX:inst5|addr[4]        ; UART_TX:inst5|data[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.563      ;
; 0.445 ; UART_TX:inst5|cnt[6]         ; UART_TX:inst5|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.573      ;
; 0.447 ; UART_TX:inst5|cnt[4]         ; UART_TX:inst5|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.575      ;
; 0.447 ; UART_TX:inst5|cnt[2]         ; UART_TX:inst5|cnt[3]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.575      ;
; 0.456 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; UART_TX:inst5|cnt[5]         ; UART_TX:inst5|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.585      ;
; 0.457 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|cnt[2]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.585      ;
; 0.458 ; UART_TX:inst5|cnt[3]         ; UART_TX:inst5|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.586      ;
; 0.459 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|cnt[3]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.588      ;
; 0.460 ; UART_TX:inst5|cnt[5]         ; UART_TX:inst5|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.588      ;
; 0.461 ; UART_TX:inst5|cnt[3]         ; UART_TX:inst5|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.589      ;
; 0.465 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.468 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.470 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.590      ;
; 0.473 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.593      ;
; 0.475 ; UART_TX:inst5|addr[1]        ; UART_TX:inst5|data[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.595      ;
; 0.478 ; UART_TX:inst5|addr[1]        ; UART_TX:inst5|data[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.598      ;
; 0.485 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.605      ;
; 0.501 ; UART_TX:inst5|cnt[0]         ; UART_TX:inst5|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.235      ; 0.820      ;
; 0.502 ; UART_TX:inst5|addr[4]        ; UART_TX:inst5|cnt[0]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.620      ;
; 0.504 ; UART_TX:inst5|cnt[0]         ; UART_TX:inst5|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.235      ; 0.823      ;
; 0.510 ; UART_TX:inst5|cnt[4]         ; UART_TX:inst5|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.638      ;
; 0.510 ; UART_TX:inst5|cnt[2]         ; UART_TX:inst5|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.638      ;
; 0.511 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|data[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.631      ;
; 0.513 ; UART_TX:inst5|cnt[4]         ; UART_TX:inst5|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.641      ;
; 0.513 ; UART_TX:inst5|cnt[2]         ; UART_TX:inst5|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.641      ;
; 0.513 ; UART_TX:inst5|addr[2]        ; UART_TX:inst5|data[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.633      ;
; 0.515 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.635      ;
; 0.522 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|data[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.153     ; 0.453      ;
; 0.522 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.642      ;
; 0.523 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.651      ;
; 0.524 ; UART_TX:inst5|cnt[3]         ; UART_TX:inst5|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.652      ;
; 0.525 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.645      ;
; 0.526 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.654      ;
; 0.527 ; UART_TX:inst5|cnt[3]         ; UART_TX:inst5|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.655      ;
; 0.530 ; UART_TX:inst5|addr[3]        ; UART_TX:inst5|data[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.651      ;
; 0.534 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.654      ;
; 0.536 ; UART_TX:inst5|addr[3]        ; UART_TX:inst5|cnt[0]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.654      ;
; 0.538 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|addr[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.660      ;
; 0.538 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|addr[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.660      ;
; 0.538 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|addr[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.660      ;
; 0.538 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|addr[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.660      ;
; 0.538 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|addr[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.660      ;
; 0.540 ; UART_TX:inst5|addr[4]        ; UART_TX:inst5|data[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.660      ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                       ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 1.816 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.922      ;
; 1.816 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.922      ;
; 1.816 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.922      ;
; 1.816 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.922      ;
; 1.897 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.841      ;
; 1.897 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.841      ;
; 1.897 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.841      ;
; 1.897 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[0]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.841      ;
; 1.897 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.841      ;
; 1.897 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.841      ;
; 1.897 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.841      ;
; 1.897 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.841      ;
; 1.897 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.841      ;
; 1.897 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.841      ;
; 1.897 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.841      ;
; 1.897 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.841      ;
; 1.897 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.841      ;
; 1.897 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.841      ;
; 1.927 ; globalReset:inst1|rst ; UART_TX:inst5|data[4]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 0.813      ;
; 1.927 ; globalReset:inst1|rst ; UART_TX:inst5|data[7]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 0.813      ;
; 1.927 ; globalReset:inst1|rst ; UART_TX:inst5|data[6]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 0.813      ;
; 1.927 ; globalReset:inst1|rst ; UART_TX:inst5|data[5]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 0.813      ;
; 1.927 ; globalReset:inst1|rst ; UART_TX:inst5|data[2]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 0.813      ;
; 1.927 ; globalReset:inst1|rst ; UART_TX:inst5|data[0]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 0.813      ;
; 1.927 ; globalReset:inst1|rst ; UART_TX:inst5|data[3]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 0.813      ;
; 1.927 ; globalReset:inst1|rst ; UART_TX:inst5|data[1]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 0.813      ;
; 1.927 ; globalReset:inst1|rst ; UART_TX:inst5|addr[2]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 0.813      ;
; 1.927 ; globalReset:inst1|rst ; UART_TX:inst5|addr[4]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 0.813      ;
; 1.927 ; globalReset:inst1|rst ; UART_TX:inst5|addr[3]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 0.813      ;
; 1.927 ; globalReset:inst1|rst ; UART_TX:inst5|addr[1]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 0.813      ;
; 1.927 ; globalReset:inst1|rst ; UART_TX:inst5|addr[0]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 0.813      ;
; 2.193 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[7]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.174     ; 0.736      ;
; 2.193 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[6]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.174     ; 0.736      ;
; 2.193 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[5]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.174     ; 0.736      ;
; 2.193 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[4]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.174     ; 0.736      ;
; 2.193 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[3]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.174     ; 0.736      ;
; 2.193 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[2]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.174     ; 0.736      ;
; 2.193 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[1]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.174     ; 0.736      ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk80MHz'                                                                                       ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 10.953 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.047     ; 1.487      ;
; 10.953 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.047     ; 1.487      ;
; 10.953 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.047     ; 1.487      ;
; 10.953 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.047     ; 1.487      ;
; 10.953 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.047     ; 1.487      ;
; 10.953 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.047     ; 1.487      ;
; 10.953 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.047     ; 1.487      ;
; 10.953 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.047     ; 1.487      ;
; 10.974 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.047     ; 1.466      ;
; 10.974 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.047     ; 1.466      ;
; 10.974 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.047     ; 1.466      ;
; 10.974 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.047     ; 1.466      ;
; 10.974 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.047     ; 1.466      ;
; 10.974 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.047     ; 1.466      ;
; 10.974 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.047     ; 1.466      ;
; 10.974 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.047     ; 1.466      ;
; 10.988 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.043     ; 1.456      ;
; 10.988 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.043     ; 1.456      ;
; 10.988 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.043     ; 1.456      ;
; 10.988 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.043     ; 1.456      ;
; 11.016 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 1.431      ;
; 11.016 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 1.431      ;
; 11.016 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 1.431      ;
; 11.016 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 1.431      ;
; 11.063 ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.043     ; 1.381      ;
; 11.063 ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.043     ; 1.381      ;
; 11.101 ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.042     ; 1.344      ;
; 11.101 ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.042     ; 1.344      ;
; 11.101 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.042     ; 1.344      ;
; 11.101 ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.042     ; 1.344      ;
; 11.101 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.042     ; 1.344      ;
; 11.101 ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.042     ; 1.344      ;
; 11.101 ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.042     ; 1.344      ;
; 11.101 ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.042     ; 1.344      ;
; 11.101 ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.042     ; 1.344      ;
; 11.123 ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.329      ;
; 11.278 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 1.169      ;
; 11.278 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 1.169      ;
; 11.278 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 1.169      ;
; 11.278 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 1.169      ;
; 11.278 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 1.169      ;
; 11.278 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 1.169      ;
; 11.278 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 1.169      ;
; 11.278 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 1.169      ;
; 11.278 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 1.169      ;
; 11.278 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 1.169      ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk80MHz'                                                                                       ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.879 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.032      ; 0.995      ;
; 0.879 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.032      ; 0.995      ;
; 0.879 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.032      ; 0.995      ;
; 0.879 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.032      ; 0.995      ;
; 0.879 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.032      ; 0.995      ;
; 0.879 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.032      ; 0.995      ;
; 0.879 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.032      ; 0.995      ;
; 0.879 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.032      ; 0.995      ;
; 0.879 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.032      ; 0.995      ;
; 0.879 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.032      ; 0.995      ;
; 1.019 ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 1.140      ;
; 1.035 ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.157      ;
; 1.035 ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.157      ;
; 1.035 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.157      ;
; 1.035 ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.157      ;
; 1.035 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.157      ;
; 1.035 ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.157      ;
; 1.035 ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.157      ;
; 1.035 ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.157      ;
; 1.035 ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.157      ;
; 1.056 ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 1.177      ;
; 1.056 ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 1.177      ;
; 1.114 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.032      ; 1.230      ;
; 1.114 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.032      ; 1.230      ;
; 1.114 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.032      ; 1.230      ;
; 1.114 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.032      ; 1.230      ;
; 1.129 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 1.249      ;
; 1.129 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 1.249      ;
; 1.129 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 1.249      ;
; 1.129 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 1.249      ;
; 1.145 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.033      ; 1.262      ;
; 1.145 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.033      ; 1.262      ;
; 1.145 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.033      ; 1.262      ;
; 1.145 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.033      ; 1.262      ;
; 1.145 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.033      ; 1.262      ;
; 1.145 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.033      ; 1.262      ;
; 1.145 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.033      ; 1.262      ;
; 1.145 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.033      ; 1.262      ;
; 1.154 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.032      ; 1.270      ;
; 1.154 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.032      ; 1.270      ;
; 1.154 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.032      ; 1.270      ;
; 1.154 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.032      ; 1.270      ;
; 1.154 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.032      ; 1.270      ;
; 1.154 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.032      ; 1.270      ;
; 1.154 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.032      ; 1.270      ;
; 1.154 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.032      ; 1.270      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                        ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 1.368 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[7]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -0.918     ; 0.633      ;
; 1.368 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[6]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -0.918     ; 0.633      ;
; 1.368 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[5]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -0.918     ; 0.633      ;
; 1.368 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[4]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -0.918     ; 0.633      ;
; 1.368 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[3]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -0.918     ; 0.633      ;
; 1.368 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[2]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -0.918     ; 0.633      ;
; 1.368 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[1]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -0.918     ; 0.633      ;
; 1.633 ; globalReset:inst1|rst ; UART_TX:inst5|data[4]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.701      ;
; 1.633 ; globalReset:inst1|rst ; UART_TX:inst5|data[7]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.701      ;
; 1.633 ; globalReset:inst1|rst ; UART_TX:inst5|data[6]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.701      ;
; 1.633 ; globalReset:inst1|rst ; UART_TX:inst5|data[5]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.701      ;
; 1.633 ; globalReset:inst1|rst ; UART_TX:inst5|data[2]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.701      ;
; 1.633 ; globalReset:inst1|rst ; UART_TX:inst5|data[0]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.701      ;
; 1.633 ; globalReset:inst1|rst ; UART_TX:inst5|data[3]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.701      ;
; 1.633 ; globalReset:inst1|rst ; UART_TX:inst5|data[1]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.701      ;
; 1.633 ; globalReset:inst1|rst ; UART_TX:inst5|addr[2]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.701      ;
; 1.633 ; globalReset:inst1|rst ; UART_TX:inst5|addr[4]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.701      ;
; 1.633 ; globalReset:inst1|rst ; UART_TX:inst5|addr[3]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.701      ;
; 1.633 ; globalReset:inst1|rst ; UART_TX:inst5|addr[1]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.701      ;
; 1.633 ; globalReset:inst1|rst ; UART_TX:inst5|addr[0]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.701      ;
; 1.651 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.717      ;
; 1.651 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.717      ;
; 1.651 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.717      ;
; 1.651 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[0]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.717      ;
; 1.651 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.717      ;
; 1.651 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.717      ;
; 1.651 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.717      ;
; 1.651 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.717      ;
; 1.651 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.717      ;
; 1.651 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.717      ;
; 1.651 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.717      ;
; 1.651 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.717      ;
; 1.651 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.717      ;
; 1.651 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.717      ;
; 1.731 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.797      ;
; 1.731 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.797      ;
; 1.731 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.797      ;
; 1.731 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.797      ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk80MHz'                                                                                          ;
+-------+--------------+----------------+-----------------+----------+------------+-------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                                      ;
+-------+--------------+----------------+-----------------+----------+------------+-------------------------------------------------------------+
; 5.511 ; 5.695        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[0]                                       ;
; 5.511 ; 5.695        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[1]                                       ;
; 5.511 ; 5.695        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[2]                                       ;
; 5.511 ; 5.695        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[3]                                       ;
; 5.511 ; 5.695        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[4]                                       ;
; 5.511 ; 5.695        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[6]                                       ;
; 5.511 ; 5.695        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[1]                                      ;
; 5.511 ; 5.695        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[2]                                      ;
; 5.511 ; 5.695        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[3]                                      ;
; 5.511 ; 5.695        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[6]                                      ;
; 5.511 ; 5.695        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|rx_act                                        ;
; 5.511 ; 5.695        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[0]                                    ;
; 5.511 ; 5.695        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[1]                                    ;
; 5.511 ; 5.695        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[2]                                    ;
; 5.511 ; 5.695        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[3]                                    ;
; 5.511 ; 5.695        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[4]                                    ;
; 5.511 ; 5.695        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[1]                                    ;
; 5.511 ; 5.695        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[2]                                    ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|RQ                                             ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[0]                                     ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[1]                                     ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[0]                                       ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[1]                                       ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[2]                                       ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[3]                                       ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[4]                                       ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.00                                       ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.CNT                                      ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.DELAY                                    ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.WAIT                                     ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|syncStrob[0]                                   ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|syncStrob[1]                                   ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|Valid                                         ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[5]                                       ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[7]                                       ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[0]                                      ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[1]                                      ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[2]                                      ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[3]                                      ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[0]                                      ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[4]                                      ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[5]                                      ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[7]                                      ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[0]                                      ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[1]                                      ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[2]                                      ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[3]                                      ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[0]                                    ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[0]                                       ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[1]                                       ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[16]                                 ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[17]                                 ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[18]                                 ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[19]                                 ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[20]                                 ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[21]                                 ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[22]                                 ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[23]                                 ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[24]                                 ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[25]                                 ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[26]                                 ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[27]                                 ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[28]                                 ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[29]                                 ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[30]                                 ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[31]                                 ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[0]                                  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[10]                                 ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[11]                                 ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[12]                                 ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[13]                                 ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[14]                                 ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[15]                                 ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[1]                                  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[2]                                  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[3]                                  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[4]                                  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[5]                                  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[6]                                  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[7]                                  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[8]                                  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[9]                                  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|rst                                       ;
; 5.672 ; 5.672        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0]           ;
; 5.672 ; 5.672        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; mypll|altpll_component|auto_generated|pll1|observablevcoout ;
; 5.691 ; 5.691        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|data[0]|clk                                           ;
; 5.691 ; 5.691        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|data[1]|clk                                           ;
; 5.691 ; 5.691        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|data[2]|clk                                           ;
; 5.691 ; 5.691        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|data[3]|clk                                           ;
; 5.691 ; 5.691        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|data[4]|clk                                           ;
; 5.691 ; 5.691        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|data[6]|clk                                           ;
; 5.691 ; 5.691        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|oData[1]|clk                                          ;
; 5.691 ; 5.691        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|oData[2]|clk                                          ;
; 5.691 ; 5.691        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|oData[3]|clk                                          ;
; 5.691 ; 5.691        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|oData[6]|clk                                          ;
; 5.691 ; 5.691        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|rx_act|clk                                            ;
; 5.691 ; 5.691        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|stepcnt[0]|clk                                        ;
; 5.691 ; 5.691        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|stepcnt[1]|clk                                        ;
; 5.691 ; 5.691        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|stepcnt[2]|clk                                        ;
; 5.691 ; 5.691        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|stepcnt[3]|clk                                        ;
+-------+--------------+----------------+-----------------+----------+------------+-------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                              ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                       ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------+
; 103.939 ; 104.123      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[1]         ;
; 103.939 ; 104.123      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[2]         ;
; 103.939 ; 104.123      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[3]         ;
; 103.939 ; 104.123      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[4]         ;
; 103.939 ; 104.123      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[5]         ;
; 103.939 ; 104.123      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[6]         ;
; 103.939 ; 104.123      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[7]         ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[0]        ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[1]        ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[2]        ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[3]        ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[4]        ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[0]         ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[0]        ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[1]        ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[2]        ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[3]        ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[4]        ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[5]        ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[6]        ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[7]        ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]       ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]       ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]       ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]       ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]       ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX          ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX          ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]      ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]   ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]   ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]   ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]   ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000      ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF   ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON    ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX       ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx             ;
; 103.965 ; 104.181      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]      ;
; 103.965 ; 104.149      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]      ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[0]        ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[1]        ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[2]        ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[3]        ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[4]        ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[0]         ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[0]        ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[1]        ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[2]        ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[3]        ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[4]        ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[5]        ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[6]        ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[7]        ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]       ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]       ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]       ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]       ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]       ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX          ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX          ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]      ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]   ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]   ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]   ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]   ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000      ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF   ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON    ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX       ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx             ;
; 103.991 ; 104.207      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[1]         ;
; 103.991 ; 104.207      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[2]         ;
; 103.991 ; 104.207      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[3]         ;
; 103.991 ; 104.207      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[4]         ;
; 103.991 ; 104.207      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[5]         ;
; 103.991 ; 104.207      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[6]         ;
; 103.991 ; 104.207      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[7]         ;
; 104.119 ; 104.119      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[1]|clk             ;
; 104.119 ; 104.119      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[2]|clk             ;
; 104.119 ; 104.119      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[3]|clk             ;
; 104.119 ; 104.119      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[4]|clk             ;
; 104.119 ; 104.119      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[5]|clk             ;
; 104.119 ; 104.119      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[6]|clk             ;
; 104.119 ; 104.119      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[7]|clk             ;
; 104.145 ; 104.145      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[0]|clk          ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|addr[0]|clk            ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|addr[1]|clk            ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|addr[2]|clk            ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|addr[3]|clk            ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|addr[4]|clk            ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[0]|clk             ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|data[0]|clk            ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|data[1]|clk            ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|data[2]|clk            ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|data[3]|clk            ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|data[4]|clk            ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|data[5]|clk            ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk80MHz   ; 1.146 ; 1.924 ; Rise       ; clk80MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk80MHz   ; -0.938 ; -1.702 ; Rise       ; clk80MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 3.385 ; 3.549 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 3.162 ; 3.283 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 3.132 ; 3.239 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 3.245 ; 3.361 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 3.385 ; 3.549 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 3.200 ; 3.301 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 3.134 ; 3.240 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 3.335 ; 3.453 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 3.145 ; 3.254 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 3.716 ; 3.803 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 3.788 ; 3.902 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 3.712 ; 3.806 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 3.565 ; 3.650 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 3.954 ; 4.052 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 2.443 ; 2.522 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 1.886 ; 2.002 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 2.966 ; 2.821 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 3.063 ; 3.166 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 3.092 ; 3.208 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 3.063 ; 3.166 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 3.171 ; 3.284 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 3.306 ; 3.463 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 3.129 ; 3.226 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 3.065 ; 3.167 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 3.257 ; 3.371 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 3.075 ; 3.180 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 3.627 ; 3.709 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 3.695 ; 3.803 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 3.624 ; 3.712 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 3.482 ; 3.561 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 3.698 ; 3.802 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 2.201 ; 2.274 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 1.661 ; 1.772 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 2.698 ; 2.562 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                           ;
+----------------------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                              ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                                   ; 0.493 ; 0.187 ; -0.676   ; 0.879   ; 5.511               ;
;  clk80MHz                                          ; 6.478 ; 0.187 ; 9.153    ; 0.879   ; 5.511               ;
;  mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.493 ; 0.187 ; -0.676   ; 1.368   ; 103.841             ;
; Design-wide TNS                                    ; 0.0   ; 0.0   ; -14.736  ; 0.0     ; 0.0                 ;
;  clk80MHz                                          ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000 ; 0.000 ; -14.736  ; 0.000   ; 0.000               ;
+----------------------------------------------------+-------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk80MHz   ; 2.394 ; 2.691 ; Rise       ; clk80MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk80MHz   ; -0.938 ; -1.702 ; Rise       ; clk80MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 7.340 ; 7.272 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 6.931 ; 6.774 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.874 ; 6.740 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 7.028 ; 6.941 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 7.340 ; 7.272 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 7.067 ; 6.872 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 6.878 ; 6.734 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 7.276 ; 7.134 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.872 ; 6.745 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 8.029 ; 7.603 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 8.193 ; 7.826 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 7.996 ; 7.669 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 7.583 ; 7.358 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 7.269 ; 7.894 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 5.482 ; 5.200 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 4.385 ; 4.281 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 5.993 ; 6.325 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 3.063 ; 3.166 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 3.092 ; 3.208 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 3.063 ; 3.166 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 3.171 ; 3.284 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 3.306 ; 3.463 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 3.129 ; 3.226 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 3.065 ; 3.167 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 3.257 ; 3.371 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 3.075 ; 3.180 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 3.627 ; 3.709 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 3.695 ; 3.803 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 3.624 ; 3.712 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 3.482 ; 3.561 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 3.698 ; 3.802 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 2.201 ; 2.274 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 1.661 ; 1.772 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 2.698 ; 2.562 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dirRX          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dirTX          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ValRX          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCBreq         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test1          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test2          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test3          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TX             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk80MHz                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RX                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dirRX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; dirTX          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ValRX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; LCBreq         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; test1          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; test2          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; test3          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; TX             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.08 V              ; -0.00545 V          ; 0.234 V                              ; 0.291 V                              ; 5.77e-09 s                  ; 4.44e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.01e-07 V                  ; 3.08 V             ; -0.00545 V         ; 0.234 V                             ; 0.291 V                             ; 5.77e-09 s                 ; 4.44e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-10 s                   ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-10 s                  ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dirRX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dirTX          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ValRX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; LCBreq         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; test1          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; test2          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; test3          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; TX             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.48 V              ; -0.0164 V           ; 0.353 V                              ; 0.315 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.48 V             ; -0.0164 V          ; 0.353 V                             ; 0.315 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                   ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; clk80MHz                                          ; clk80MHz                                          ; 2051     ; 0        ; 0        ; 0        ;
; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 0        ; 0        ; 0        ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 478      ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                    ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; clk80MHz                                          ; clk80MHz                                          ; 2051     ; 0        ; 0        ; 0        ;
; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 0        ; 0        ; 0        ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 478      ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                         ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; clk80MHz   ; clk80MHz                                          ; 46       ; 0        ; 0        ; 0        ;
; clk80MHz   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 38       ; 0        ; 0        ; 0        ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                          ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; clk80MHz   ; clk80MHz                                          ; 46       ; 0        ; 0        ; 0        ;
; clk80MHz   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 38       ; 0        ; 0        ; 0        ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Fri Oct 28 15:32:16 2016
Info: Command: quartus_sta LCBsim -c LCBsim
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LCBsim.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 12.500 -waveform {0.000 6.250} -name clk80MHz clk80MHz
    Info (332110): create_generated_clock -source {mypll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -multiply_by 3 -duty_cycle 50.00 -name {mypll|altpll_component|auto_generated|pll1|clk[0]} {mypll|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 0.493
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.493               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     6.478               0.000 clk80MHz 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clk80MHz 
    Info (332119):     0.453               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case recovery slack is -0.676
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.676             -14.736 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.153               0.000 clk80MHz 
Info (332146): Worst-case removal slack is 2.064
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.064               0.000 clk80MHz 
    Info (332119):     2.890               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.984
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.984               0.000 clk80MHz 
    Info (332119):   103.880               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.944
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.944               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     6.749               0.000 clk80MHz 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clk80MHz 
    Info (332119):     0.402               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case recovery slack is -0.190
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.190              -0.760 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.322               0.000 clk80MHz 
Info (332146): Worst-case removal slack is 1.844
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.844               0.000 clk80MHz 
    Info (332119):     2.514               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.983
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.983               0.000 clk80MHz 
    Info (332119):   103.841               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 2.351
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.351               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.919               0.000 clk80MHz 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk80MHz 
    Info (332119):     0.187               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is 1.816
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.816               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    10.953               0.000 clk80MHz 
Info (332146): Worst-case removal slack is 0.879
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.879               0.000 clk80MHz 
    Info (332119):     1.368               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.511
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.511               0.000 clk80MHz 
    Info (332119):   103.939               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 423 megabytes
    Info: Processing ended: Fri Oct 28 15:32:17 2016
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


