0.7
2020.2
Nov  8 2024
22:36:57
C:/Users/skstu/Documents/GitHub/Trabajo-SED-FPGA/Trabajo-FPGA/Trabajo-FPGA.gen/sources_1/ip/cordic_0/demo_tb/tb_cordic_0.vhd,1733938321,vhdl,,,,tb_cordic_0,,,,,,,,
C:/Users/skstu/Documents/GitHub/Trabajo-SED-FPGA/Trabajo-FPGA/Trabajo-FPGA.gen/sources_1/ip/cordic_0/sim/cordic_0.vhd,1733938320,vhdl,C:/Users/skstu/Documents/GitHub/Trabajo-SED-FPGA/Trabajo-FPGA/Trabajo-FPGA.gen/sources_1/ip/cordic_0/demo_tb/tb_cordic_0.vhd,,,cordic_0,,,,,,,,
C:/Users/skstu/Documents/GitHub/Trabajo-SED-FPGA/Trabajo-FPGA/Trabajo-FPGA.srcs/sim_1/new/Tb_AngleCalculator.vhd,1734457007,vhdl,,,,tb_anglecalculator,,,,,,,,
C:/Users/skstu/Documents/GitHub/Trabajo-SED-FPGA/Trabajo-FPGA/Trabajo-FPGA.srcs/sim_1/new/tb_raw_to_fix16_14.vhd,1734691240,vhdl,,,,tb_raw_to_fix16_14,,,,,,,,
C:/Users/skstu/Documents/GitHub/Trabajo-SED-FPGA/Trabajo-FPGA/Trabajo-FPGA.srcs/sim_1/new/tb_split_real_number_bin.vhd,1734521508,vhdl,,,,tb_split_real_number_bin,,,,,,,,
C:/Users/skstu/Documents/GitHub/Trabajo-SED-FPGA/Trabajo-FPGA/Trabajo-FPGA.srcs/sources_1/imports/new/ADXL362Ctrl.vhd,1734094892,vhdl,,,,adxl362ctrl,,,,,,,,
C:/Users/skstu/Documents/GitHub/Trabajo-SED-FPGA/Trabajo-FPGA/Trabajo-FPGA.srcs/sources_1/imports/new/AccelerometerCtl.vhd,1734103874,vhdl,,,,accelerometerctl,,,,,,,,
C:/Users/skstu/Documents/GitHub/Trabajo-SED-FPGA/Trabajo-FPGA/Trabajo-FPGA.srcs/sources_1/imports/new/SPI_If.vhd,1733938059,vhdl,,,,spi_if,,,,,,,,
C:/Users/skstu/Documents/GitHub/Trabajo-SED-FPGA/Trabajo-FPGA/Trabajo-FPGA.srcs/sources_1/new/AngleCalculator.vhd,1733998755,vhdl,,,,anglecalculator,,,,,,,,
C:/Users/skstu/Documents/GitHub/Trabajo-SED-FPGA/Trabajo-FPGA/Trabajo-FPGA.srcs/sources_1/new/Converter.vhd,1734607923,vhdl,,,,converter,,,,,,,,
C:/Users/skstu/Documents/GitHub/Trabajo-SED-FPGA/Trabajo-FPGA/Trabajo-FPGA.srcs/sources_1/new/ExpandAccel.vhd,1734606682,vhdl,,,,expandaccel,,,,,,,,
C:/Users/skstu/Documents/GitHub/Trabajo-SED-FPGA/Trabajo-FPGA/Trabajo-FPGA.srcs/sources_1/new/FSM.vhd,1734603710,vhdl,,,,fsm,,,,,,,,
C:/Users/skstu/Documents/GitHub/Trabajo-SED-FPGA/Trabajo-FPGA/Trabajo-FPGA.srcs/sources_1/new/Fix16_13_to_Radians.vhd,1734519925,vhdl,,,,fix16_13_to_radians,,,,,,,,
C:/Users/skstu/Documents/GitHub/Trabajo-SED-FPGA/Trabajo-FPGA/Trabajo-FPGA.srcs/sources_1/new/FrequencyDivider.vhd,1734632478,vhdl,,,,frequencydivider,,,,,,,,
C:/Users/skstu/Documents/GitHub/Trabajo-SED-FPGA/Trabajo-FPGA/Trabajo-FPGA.srcs/sources_1/new/RingCounter.vhd,1734630114,vhdl,,,,ringcounter,,,,,,,,
C:/Users/skstu/Documents/GitHub/Trabajo-SED-FPGA/Trabajo-FPGA/Trabajo-FPGA.srcs/sources_1/new/SelectorDisplay.vhd,1734630373,vhdl,,,,selectordisplay,,,,,,,,
C:/Users/skstu/Documents/GitHub/Trabajo-SED-FPGA/Trabajo-FPGA/Trabajo-FPGA.srcs/sources_1/new/decoder.vhd,1734633062,vhdl,,,,decoder,,,,,,,,
C:/Users/skstu/Documents/GitHub/Trabajo-SED-FPGA/Trabajo-FPGA/Trabajo-FPGA.srcs/sources_1/new/mux_display.vhd,1734630102,vhdl,,,,mux_display,,,,,,,,
C:/Users/skstu/Documents/GitHub/Trabajo-SED-FPGA/Trabajo-FPGA/Trabajo-FPGA.srcs/sources_1/new/raw_to_fix16_14.vhd,1734691325,vhdl,,,,raw_to_fix16_14,,,,,,,,
C:/Users/skstu/Documents/GitHub/Trabajo-SED-FPGA/Trabajo-FPGA/Trabajo-FPGA.srcs/sources_1/new/seven_segment_dynamic.vhd,1734625233,vhdl,,,,seven_segment_dynamic,,,,,,,,
C:/Users/skstu/Documents/GitHub/Trabajo-SED-FPGA/Trabajo-FPGA/Trabajo-FPGA.srcs/sources_1/new/split_real_number_bin.vhd,1734633153,vhdl,,,,split_integer_number_bin,,,,,,,,
C:/Users/skstu/Documents/GitHub/Trabajo-SED-FPGA/Trabajo-FPGA/Trabajo-FPGA.srcs/sources_1/new/top1.vhd,1734635010,vhdl,,,,top,,,,,,,,
