# Riscv_Processor

<p>Simple RISC-V processor university project</p>

<li>Decoder for hex display:</li>
<ul><li>hex_decoder.v</li></ul>
<li>Data memory module:</li>
<ul><li>miriscv_dm.v</li></ul>
<li>Ram module:</li>
<ul><li>miriscv_ram.sv</li></ul>
<li>Instructions decoder module:</li>
<ul><li>mriscv_decoder.v</li></ul>
<li>ALU module:</li>
<ul><li>miriscv_alu.v</li></ul>
<li>Instructions memory module:</li>
<ul><li>miriscv_im.v</li></ul>
<li>Register file module:</li>
<ul><li>miriscv_rf.v</li></ul>
<li>Primitive processor module (with simple instructions & without decoder):</li>
<ul><li>proto_processor.v</li></ul>
<li>Simple risc-v processor module:</li>
<ul><li>miriscv_core.v</li></ul>
<li>Load store unit module:</li>
<ul><li>miriscv_lsu.v</li></ul>
<li>Connection module:</li>
<ul><li>miriscv_top.sv</li></ul>
<li>Assembly code to run:</li>
<ul><li>task.s</li></ul>
