TimeQuest Timing Analyzer report for SRAM_TEST
Wed Oct 06 15:38:41 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; SRAM_TEST                                                          ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE115F29C7                                                      ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 311.82 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.207 ; -174.210           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.386 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -145.635                         ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                     ;
+--------+-----------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.207 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[6]   ; clk          ; clk         ; 1.000        ; -0.083     ; 3.122      ;
; -2.207 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[7]   ; clk          ; clk         ; 1.000        ; -0.083     ; 3.122      ;
; -2.174 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[6]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.089      ;
; -2.174 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[7]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.089      ;
; -2.174 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[8]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.089      ;
; -2.174 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[9]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.089      ;
; -2.174 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[10] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.089      ;
; -2.174 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[11] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.089      ;
; -2.174 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.089      ;
; -2.174 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.089      ;
; -2.174 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.089      ;
; -2.174 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.089      ;
; -2.172 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[6]   ; clk          ; clk         ; 1.000        ; -0.083     ; 3.087      ;
; -2.172 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[7]   ; clk          ; clk         ; 1.000        ; -0.083     ; 3.087      ;
; -2.139 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[6]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.054      ;
; -2.139 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[7]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.054      ;
; -2.139 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[8]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.054      ;
; -2.139 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[9]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.054      ;
; -2.139 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[10] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.054      ;
; -2.139 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[11] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.054      ;
; -2.139 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.054      ;
; -2.139 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.054      ;
; -2.139 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.054      ;
; -2.139 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.054      ;
; -2.088 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[10]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.005      ;
; -2.088 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[11]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.005      ;
; -2.088 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[12]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.005      ;
; -2.088 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[13]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.005      ;
; -2.088 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[14]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.005      ;
; -2.088 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[15]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.005      ;
; -2.057 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]   ; clk          ; clk         ; 1.000        ; -0.084     ; 2.971      ;
; -2.057 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; clk          ; clk         ; 1.000        ; -0.084     ; 2.971      ;
; -2.057 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]   ; clk          ; clk         ; 1.000        ; -0.084     ; 2.971      ;
; -2.057 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; clk          ; clk         ; 1.000        ; -0.084     ; 2.971      ;
; -2.057 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ; clk          ; clk         ; 1.000        ; -0.084     ; 2.971      ;
; -2.057 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; clk          ; clk         ; 1.000        ; -0.084     ; 2.971      ;
; -2.057 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[6]   ; clk          ; clk         ; 1.000        ; -0.084     ; 2.971      ;
; -2.056 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ; ECHO_GEN:inst|RW                                        ; clk          ; clk         ; 1.000        ; -0.084     ; 2.970      ;
; -2.053 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[10]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.970      ;
; -2.053 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[11]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.970      ;
; -2.053 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[12]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.970      ;
; -2.053 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[13]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.970      ;
; -2.053 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[14]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.970      ;
; -2.053 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[15]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.970      ;
; -2.040 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; ECHO_GEN:inst|RW                                        ; clk          ; clk         ; 1.000        ; -0.084     ; 2.954      ;
; -2.033 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[8]   ; clk          ; clk         ; 1.000        ; -0.083     ; 2.948      ;
; -2.033 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[9]   ; clk          ; clk         ; 1.000        ; -0.083     ; 2.948      ;
; -2.033 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.948      ;
; -2.033 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11]  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.948      ;
; -2.033 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.948      ;
; -2.033 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.948      ;
; -2.033 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.948      ;
; -2.033 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.948      ;
; -2.022 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]   ; clk          ; clk         ; 1.000        ; -0.084     ; 2.936      ;
; -2.022 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; clk          ; clk         ; 1.000        ; -0.084     ; 2.936      ;
; -2.022 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]   ; clk          ; clk         ; 1.000        ; -0.084     ; 2.936      ;
; -2.022 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; clk          ; clk         ; 1.000        ; -0.084     ; 2.936      ;
; -2.022 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ; clk          ; clk         ; 1.000        ; -0.084     ; 2.936      ;
; -2.022 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; clk          ; clk         ; 1.000        ; -0.084     ; 2.936      ;
; -2.022 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[6]   ; clk          ; clk         ; 1.000        ; -0.084     ; 2.936      ;
; -1.999 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0]  ; clk          ; clk         ; 1.000        ; -0.079     ; 2.918      ;
; -1.999 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[1]  ; clk          ; clk         ; 1.000        ; -0.079     ; 2.918      ;
; -1.998 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[8]   ; clk          ; clk         ; 1.000        ; -0.083     ; 2.913      ;
; -1.998 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[9]   ; clk          ; clk         ; 1.000        ; -0.083     ; 2.913      ;
; -1.998 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.913      ;
; -1.998 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11]  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.913      ;
; -1.998 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.913      ;
; -1.998 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.913      ;
; -1.998 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.913      ;
; -1.998 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.913      ;
; -1.964 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0]  ; clk          ; clk         ; 1.000        ; -0.079     ; 2.883      ;
; -1.964 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[1]  ; clk          ; clk         ; 1.000        ; -0.079     ; 2.883      ;
; -1.917 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[6]   ; clk          ; clk         ; 1.000        ; -0.083     ; 2.832      ;
; -1.917 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[7]   ; clk          ; clk         ; 1.000        ; -0.083     ; 2.832      ;
; -1.887 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[6]  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.802      ;
; -1.887 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[7]  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.802      ;
; -1.887 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[8]  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.802      ;
; -1.887 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[9]  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.802      ;
; -1.887 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[10] ; clk          ; clk         ; 1.000        ; -0.083     ; 2.802      ;
; -1.887 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[11] ; clk          ; clk         ; 1.000        ; -0.083     ; 2.802      ;
; -1.887 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ; clk          ; clk         ; 1.000        ; -0.083     ; 2.802      ;
; -1.887 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.083     ; 2.802      ;
; -1.887 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.083     ; 2.802      ;
; -1.887 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.083     ; 2.802      ;
; -1.875 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[3] ; ECHO_GEN:inst|RW                                        ; clk          ; clk         ; 1.000        ; -0.084     ; 2.789      ;
; -1.824 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[2]  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.742      ;
; -1.824 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[3]  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.742      ;
; -1.824 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[4]  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.742      ;
; -1.824 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[5]  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.742      ;
; -1.824 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[6]  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.742      ;
; -1.824 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[7]  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.742      ;
; -1.824 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[8]  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.742      ;
; -1.824 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[9]  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.742      ;
; -1.824 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[10] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.742      ;
; -1.824 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[11] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.742      ;
; -1.824 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[12] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.742      ;
; -1.824 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[13] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.742      ;
; -1.824 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[14] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.742      ;
; -1.824 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[15] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.742      ;
; -1.806 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ; ECHO_GEN:inst|RW                                        ; clk          ; clk         ; 1.000        ; -0.084     ; 2.720      ;
+--------+-----------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                               ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.386 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[5]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[5]  ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[5]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[5]   ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.397 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6]           ; ECHO_GEN:inst|offset[5]                                 ; clk          ; clk         ; 0.000        ; 0.517      ; 1.100      ;
; 0.402 ; SRAM_control:inst2|PTR[0]                               ; SRAM_control:inst2|PTR[0]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.420 ; SRAM_control:inst2|lrsel_old                            ; SRAM_control:inst2|lrsel_change                         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.688      ;
; 0.424 ; SRAM_control:inst2|PTR[19]                              ; SRAM_control:inst2|PTR[19]                              ; clk          ; clk         ; 0.000        ; 0.099      ; 0.709      ;
; 0.429 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[15]  ; SRAM_control:inst2|DATA_SRAM[15]~reg0                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.696      ;
; 0.435 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7]           ; ECHO_GEN:inst|offset[18]                                ; clk          ; clk         ; 0.000        ; 0.517      ; 1.138      ;
; 0.435 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[11]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[12]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.702      ;
; 0.437 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[6]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.704      ;
; 0.437 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[12]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[13]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.704      ;
; 0.437 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[13]  ; SRAM_control:inst2|DATA_SRAM[13]~reg0                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.704      ;
; 0.437 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[10]  ; SRAM_control:inst2|DATA_SRAM[10]~reg0                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.704      ;
; 0.438 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.705      ;
; 0.438 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[10]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[11]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.705      ;
; 0.438 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[13]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[14]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.705      ;
; 0.438 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[14]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[15]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.705      ;
; 0.438 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[11]  ; SRAM_control:inst2|DATA_SRAM[11]~reg0                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.705      ;
; 0.439 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[14]  ; SRAM_control:inst2|DATA_SRAM[14]~reg0                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.706      ;
; 0.448 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.716      ;
; 0.450 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.717      ;
; 0.450 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.717      ;
; 0.450 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[5]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.717      ;
; 0.450 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[10] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.717      ;
; 0.451 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[7]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.718      ;
; 0.451 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[11] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.718      ;
; 0.451 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[14] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.718      ;
; 0.452 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.719      ;
; 0.452 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[4]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.719      ;
; 0.452 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[12] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.719      ;
; 0.452 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[13] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.719      ;
; 0.551 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[9]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.819      ;
; 0.552 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.820      ;
; 0.553 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[6]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[7]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.820      ;
; 0.556 ; SRAM_control:inst2|PTR[11]                              ; SRAM_control:inst2|PTR[12]                              ; clk          ; clk         ; 0.000        ; 0.512      ; 1.254      ;
; 0.561 ; SRAM_control:inst2|PTR[11]                              ; SRAM_control:inst2|PTR[13]                              ; clk          ; clk         ; 0.000        ; 0.512      ; 1.259      ;
; 0.562 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8]           ; ECHO_GEN:inst|offset[11]                                ; clk          ; clk         ; 0.000        ; 0.517      ; 1.265      ;
; 0.574 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.841      ;
; 0.574 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[3]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.841      ;
; 0.576 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[8]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.843      ;
; 0.577 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[9]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.844      ;
; 0.581 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7]           ; ECHO_GEN:inst|offset[12]                                ; clk          ; clk         ; 0.000        ; 0.517      ; 1.284      ;
; 0.592 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[5]   ; clk          ; clk         ; 0.000        ; 0.477      ; 1.255      ;
; 0.594 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[2]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.861      ;
; 0.594 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[5]  ; clk          ; clk         ; 0.000        ; 0.477      ; 1.257      ;
; 0.609 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[7]  ; SRAM_control:inst2|DATA_SRAM[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.875      ;
; 0.617 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[6]  ; SRAM_control:inst2|DATA_SRAM[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.883      ;
; 0.618 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[1]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.884      ;
; 0.620 ; SRAM_control:inst2|DATA_SRAM[12]~reg0                   ; SRAM_control:inst2|DATA_SRAM[12]~reg0                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.887      ;
; 0.620 ; SRAM_control:inst2|DATA_SRAM[3]~reg0                    ; SRAM_control:inst2|DATA_SRAM[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.888      ;
; 0.620 ; SRAM_control:inst2|DATA_SRAM[2]~reg0                    ; SRAM_control:inst2|DATA_SRAM[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.888      ;
; 0.620 ; SRAM_control:inst2|DATA_SRAM[1]~reg0                    ; SRAM_control:inst2|DATA_SRAM[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.888      ;
; 0.620 ; SRAM_control:inst2|DATA_SRAM[0]~reg0                    ; SRAM_control:inst2|DATA_SRAM[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.888      ;
; 0.621 ; SRAM_control:inst2|DATA_SRAM[14]~reg0                   ; SRAM_control:inst2|DATA_SRAM[14]~reg0                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.888      ;
; 0.621 ; SRAM_control:inst2|DATA_SRAM[13]~reg0                   ; SRAM_control:inst2|DATA_SRAM[13]~reg0                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.888      ;
; 0.621 ; SRAM_control:inst2|DATA_SRAM[8]~reg0                    ; SRAM_control:inst2|DATA_SRAM[8]~reg0                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.888      ;
; 0.621 ; SRAM_control:inst2|DATA_SRAM[7]~reg0                    ; SRAM_control:inst2|DATA_SRAM[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.888      ;
; 0.621 ; SRAM_control:inst2|DATA_SRAM[5]~reg0                    ; SRAM_control:inst2|DATA_SRAM[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.888      ;
; 0.621 ; SRAM_control:inst2|DATA_SRAM[4]~reg0                    ; SRAM_control:inst2|DATA_SRAM[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.888      ;
; 0.622 ; SRAM_control:inst2|DATA_SRAM[10]~reg0                   ; SRAM_control:inst2|DATA_SRAM[10]~reg0                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.889      ;
; 0.635 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.903      ;
; 0.635 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.903      ;
; 0.636 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[10] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.903      ;
; 0.637 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.905      ;
; 0.638 ; SRAM_control:inst2|PTR[16]                              ; SRAM_control:inst2|PTR[16]                              ; clk          ; clk         ; 0.000        ; 0.099      ; 0.923      ;
; 0.638 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[7]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.905      ;
; 0.638 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[8]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.905      ;
; 0.638 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[9]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.905      ;
; 0.638 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[8]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[9]   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.906      ;
; 0.638 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.906      ;
; 0.639 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[6]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.906      ;
; 0.639 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[11] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.906      ;
; 0.639 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.906      ;
; 0.639 ; SRAM_control:inst2|PTR[12]                              ; SRAM_control:inst2|PTR[12]                              ; clk          ; clk         ; 0.000        ; 0.099      ; 0.924      ;
; 0.639 ; SRAM_control:inst2|PTR[13]                              ; SRAM_control:inst2|PTR[13]                              ; clk          ; clk         ; 0.000        ; 0.099      ; 0.924      ;
; 0.640 ; SRAM_control:inst2|PTR[14]                              ; SRAM_control:inst2|PTR[14]                              ; clk          ; clk         ; 0.000        ; 0.099      ; 0.925      ;
; 0.640 ; SRAM_control:inst2|PTR[15]                              ; SRAM_control:inst2|PTR[15]                              ; clk          ; clk         ; 0.000        ; 0.099      ; 0.925      ;
; 0.640 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.907      ;
; 0.641 ; SRAM_control:inst2|PTR[18]                              ; SRAM_control:inst2|PTR[18]                              ; clk          ; clk         ; 0.000        ; 0.099      ; 0.926      ;
; 0.641 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.908      ;
; 0.644 ; SRAM_control:inst2|PTR[17]                              ; SRAM_control:inst2|PTR[17]                              ; clk          ; clk         ; 0.000        ; 0.099      ; 0.929      ;
; 0.646 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[12]  ; SRAM_control:inst2|DATA_SRAM[12]~reg0                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.913      ;
; 0.647 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; SRAM_control:inst2|DATA_SRAM[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.914      ;
; 0.649 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ; SRAM_control:inst2|DATA_SRAM[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.916      ;
; 0.656 ; SRAM_control:inst2|PTR[7]                               ; SRAM_control:inst2|PTR[7]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; SRAM_control:inst2|PTR[9]                               ; SRAM_control:inst2|PTR[9]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; SRAM_control:inst2|PTR[10]                              ; SRAM_control:inst2|PTR[10]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; SRAM_control:inst2|PTR[4]                               ; SRAM_control:inst2|PTR[4]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; SRAM_control:inst2|PTR[5]                               ; SRAM_control:inst2|PTR[5]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; SRAM_control:inst2|PTR[6]                               ; SRAM_control:inst2|PTR[6]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; SRAM_control:inst2|PTR[8]                               ; SRAM_control:inst2|PTR[8]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; SRAM_control:inst2|PTR[2]                               ; SRAM_control:inst2|PTR[2]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[6]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[7]   ; clk          ; clk         ; 0.000        ; 0.485      ; 1.329      ;
; 0.660 ; SRAM_control:inst2|PTR[3]                               ; SRAM_control:inst2|PTR[3]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; SRAM_control:inst2|PTR[11]                              ; SRAM_control:inst2|PTR[11]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.663 ; SRAM_control:inst2|PTR[10]                              ; SRAM_control:inst2|PTR[12]                              ; clk          ; clk         ; 0.000        ; 0.512      ; 1.361      ;
; 0.668 ; SRAM_control:inst2|PTR[10]                              ; SRAM_control:inst2|PTR[13]                              ; clk          ; clk         ; 0.000        ; 0.512      ; 1.366      ;
; 0.669 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7]           ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7]           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.937      ;
; 0.673 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5]           ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5]           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.941      ;
; 0.675 ; SRAM_control:inst2|PTR[1]                               ; SRAM_control:inst2|PTR[1]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.942      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                   ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|RW                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|offset[10]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|offset[11]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|offset[12]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|offset[15]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|offset[17]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|offset[18]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|offset[4]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|offset[5]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[0]~reg0                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[10]~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[11]~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[12]~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[13]~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[14]~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[15]~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[1]~reg0                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[2]~reg0                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[3]~reg0                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[4]~reg0                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[5]~reg0                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[6]~reg0                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[7]~reg0                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[8]~reg0                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[9]~reg0                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[0]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[10]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[11]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[12]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[13]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[14]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[15]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[16]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[17]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[18]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[19]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[1]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[2]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[3]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[4]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[5]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[6]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[7]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[8]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[9]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|lrsel_change                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|lrsel_old                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[10]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[11]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[12]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[13]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[14]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[15]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[7]  ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; adcdat    ; clk        ; 3.370 ; 3.812 ; Rise       ; clk             ;
; rstn      ; clk        ; 5.800 ; 6.340 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; adcdat    ; clk        ; -2.282 ; -2.709 ; Rise       ; clk             ;
; rstn      ; clk        ; -4.036 ; -4.556 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ADDR[*]        ; clk        ; 12.609 ; 12.633 ; Rise       ; clk             ;
;  ADDR[0]       ; clk        ; 7.599  ; 7.504  ; Rise       ; clk             ;
;  ADDR[1]       ; clk        ; 6.841  ; 6.807  ; Rise       ; clk             ;
;  ADDR[2]       ; clk        ; 7.747  ; 7.706  ; Rise       ; clk             ;
;  ADDR[3]       ; clk        ; 7.275  ; 7.195  ; Rise       ; clk             ;
;  ADDR[4]       ; clk        ; 8.242  ; 8.232  ; Rise       ; clk             ;
;  ADDR[5]       ; clk        ; 9.108  ; 9.003  ; Rise       ; clk             ;
;  ADDR[6]       ; clk        ; 9.260  ; 9.174  ; Rise       ; clk             ;
;  ADDR[7]       ; clk        ; 9.282  ; 9.206  ; Rise       ; clk             ;
;  ADDR[8]       ; clk        ; 9.055  ; 8.959  ; Rise       ; clk             ;
;  ADDR[9]       ; clk        ; 12.583 ; 12.570 ; Rise       ; clk             ;
;  ADDR[10]      ; clk        ; 9.492  ; 9.419  ; Rise       ; clk             ;
;  ADDR[11]      ; clk        ; 10.344 ; 10.303 ; Rise       ; clk             ;
;  ADDR[12]      ; clk        ; 11.202 ; 11.206 ; Rise       ; clk             ;
;  ADDR[13]      ; clk        ; 10.379 ; 10.307 ; Rise       ; clk             ;
;  ADDR[14]      ; clk        ; 10.753 ; 10.651 ; Rise       ; clk             ;
;  ADDR[15]      ; clk        ; 12.239 ; 12.207 ; Rise       ; clk             ;
;  ADDR[16]      ; clk        ; 11.128 ; 11.037 ; Rise       ; clk             ;
;  ADDR[17]      ; clk        ; 10.299 ; 10.130 ; Rise       ; clk             ;
;  ADDR[18]      ; clk        ; 10.131 ; 9.988  ; Rise       ; clk             ;
;  ADDR[19]      ; clk        ; 12.609 ; 12.633 ; Rise       ; clk             ;
; DATA_SRAM[*]   ; clk        ; 8.389  ; 8.348  ; Rise       ; clk             ;
;  DATA_SRAM[0]  ; clk        ; 6.956  ; 6.935  ; Rise       ; clk             ;
;  DATA_SRAM[1]  ; clk        ; 7.181  ; 7.146  ; Rise       ; clk             ;
;  DATA_SRAM[2]  ; clk        ; 7.241  ; 7.192  ; Rise       ; clk             ;
;  DATA_SRAM[3]  ; clk        ; 7.223  ; 7.176  ; Rise       ; clk             ;
;  DATA_SRAM[4]  ; clk        ; 6.932  ; 6.911  ; Rise       ; clk             ;
;  DATA_SRAM[5]  ; clk        ; 7.215  ; 7.169  ; Rise       ; clk             ;
;  DATA_SRAM[6]  ; clk        ; 7.087  ; 7.038  ; Rise       ; clk             ;
;  DATA_SRAM[7]  ; clk        ; 7.886  ; 7.765  ; Rise       ; clk             ;
;  DATA_SRAM[8]  ; clk        ; 8.142  ; 8.132  ; Rise       ; clk             ;
;  DATA_SRAM[9]  ; clk        ; 8.101  ; 8.093  ; Rise       ; clk             ;
;  DATA_SRAM[10] ; clk        ; 7.879  ; 7.893  ; Rise       ; clk             ;
;  DATA_SRAM[11] ; clk        ; 8.389  ; 8.348  ; Rise       ; clk             ;
;  DATA_SRAM[12] ; clk        ; 7.764  ; 7.731  ; Rise       ; clk             ;
;  DATA_SRAM[13] ; clk        ; 7.117  ; 7.067  ; Rise       ; clk             ;
;  DATA_SRAM[14] ; clk        ; 6.855  ; 6.818  ; Rise       ; clk             ;
;  DATA_SRAM[15] ; clk        ; 7.097  ; 7.052  ; Rise       ; clk             ;
; adclrc         ; clk        ; 12.429 ; 12.488 ; Rise       ; clk             ;
; bclk           ; clk        ; 9.632  ; 9.769  ; Rise       ; clk             ;
; dacdat         ; clk        ; 10.259 ; 10.319 ; Rise       ; clk             ;
; daclrc         ; clk        ; 12.379 ; 12.443 ; Rise       ; clk             ;
; mclk           ; clk        ; 11.644 ; 11.750 ; Rise       ; clk             ;
; sram_we        ; clk        ; 8.213  ; 8.078  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ADDR[*]        ; clk        ; 6.613  ; 6.579  ; Rise       ; clk             ;
;  ADDR[0]       ; clk        ; 7.342  ; 7.249  ; Rise       ; clk             ;
;  ADDR[1]       ; clk        ; 6.613  ; 6.579  ; Rise       ; clk             ;
;  ADDR[2]       ; clk        ; 7.485  ; 7.444  ; Rise       ; clk             ;
;  ADDR[3]       ; clk        ; 7.031  ; 6.952  ; Rise       ; clk             ;
;  ADDR[4]       ; clk        ; 7.846  ; 7.802  ; Rise       ; clk             ;
;  ADDR[5]       ; clk        ; 8.077  ; 8.020  ; Rise       ; clk             ;
;  ADDR[6]       ; clk        ; 8.170  ; 8.125  ; Rise       ; clk             ;
;  ADDR[7]       ; clk        ; 8.115  ; 8.086  ; Rise       ; clk             ;
;  ADDR[8]       ; clk        ; 7.838  ; 7.783  ; Rise       ; clk             ;
;  ADDR[9]       ; clk        ; 11.170 ; 11.205 ; Rise       ; clk             ;
;  ADDR[10]      ; clk        ; 8.131  ; 8.099  ; Rise       ; clk             ;
;  ADDR[11]      ; clk        ; 9.013  ; 8.990  ; Rise       ; clk             ;
;  ADDR[12]      ; clk        ; 9.704  ; 9.750  ; Rise       ; clk             ;
;  ADDR[13]      ; clk        ; 8.807  ; 8.781  ; Rise       ; clk             ;
;  ADDR[14]      ; clk        ; 9.095  ; 9.035  ; Rise       ; clk             ;
;  ADDR[15]      ; clk        ; 10.501 ; 10.517 ; Rise       ; clk             ;
;  ADDR[16]      ; clk        ; 9.323  ; 9.273  ; Rise       ; clk             ;
;  ADDR[17]      ; clk        ; 8.423  ; 8.303  ; Rise       ; clk             ;
;  ADDR[18]      ; clk        ; 8.179  ; 8.078  ; Rise       ; clk             ;
;  ADDR[19]      ; clk        ; 10.865 ; 10.920 ; Rise       ; clk             ;
; DATA_SRAM[*]   ; clk        ; 6.628  ; 6.592  ; Rise       ; clk             ;
;  DATA_SRAM[0]  ; clk        ; 6.725  ; 6.703  ; Rise       ; clk             ;
;  DATA_SRAM[1]  ; clk        ; 6.941  ; 6.906  ; Rise       ; clk             ;
;  DATA_SRAM[2]  ; clk        ; 6.999  ; 6.950  ; Rise       ; clk             ;
;  DATA_SRAM[3]  ; clk        ; 6.982  ; 6.935  ; Rise       ; clk             ;
;  DATA_SRAM[4]  ; clk        ; 6.703  ; 6.681  ; Rise       ; clk             ;
;  DATA_SRAM[5]  ; clk        ; 6.975  ; 6.928  ; Rise       ; clk             ;
;  DATA_SRAM[6]  ; clk        ; 6.852  ; 6.803  ; Rise       ; clk             ;
;  DATA_SRAM[7]  ; clk        ; 7.618  ; 7.501  ; Rise       ; clk             ;
;  DATA_SRAM[8]  ; clk        ; 7.864  ; 7.853  ; Rise       ; clk             ;
;  DATA_SRAM[9]  ; clk        ; 7.823  ; 7.815  ; Rise       ; clk             ;
;  DATA_SRAM[10] ; clk        ; 7.611  ; 7.623  ; Rise       ; clk             ;
;  DATA_SRAM[11] ; clk        ; 8.101  ; 8.060  ; Rise       ; clk             ;
;  DATA_SRAM[12] ; clk        ; 7.499  ; 7.467  ; Rise       ; clk             ;
;  DATA_SRAM[13] ; clk        ; 6.880  ; 6.831  ; Rise       ; clk             ;
;  DATA_SRAM[14] ; clk        ; 6.628  ; 6.592  ; Rise       ; clk             ;
;  DATA_SRAM[15] ; clk        ; 6.861  ; 6.816  ; Rise       ; clk             ;
; adclrc         ; clk        ; 11.976 ; 12.034 ; Rise       ; clk             ;
; bclk           ; clk        ; 9.293  ; 9.423  ; Rise       ; clk             ;
; dacdat         ; clk        ; 9.300  ; 9.376  ; Rise       ; clk             ;
; daclrc         ; clk        ; 11.928 ; 11.990 ; Rise       ; clk             ;
; mclk           ; clk        ; 11.223 ; 11.326 ; Rise       ; clk             ;
; sram_we        ; clk        ; 7.931  ; 7.800  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 344.0 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.907 ; -146.376          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.339 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -145.635                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                      ;
+--------+-----------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.907 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[6]   ; clk          ; clk         ; 1.000        ; -0.074     ; 2.832      ;
; -1.907 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[7]   ; clk          ; clk         ; 1.000        ; -0.074     ; 2.832      ;
; -1.879 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[6]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.804      ;
; -1.879 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[7]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.804      ;
; -1.879 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[8]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.804      ;
; -1.879 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[9]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.804      ;
; -1.879 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[10] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.804      ;
; -1.879 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[11] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.804      ;
; -1.879 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.804      ;
; -1.879 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.804      ;
; -1.879 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.804      ;
; -1.879 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.804      ;
; -1.872 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[6]   ; clk          ; clk         ; 1.000        ; -0.074     ; 2.797      ;
; -1.872 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[7]   ; clk          ; clk         ; 1.000        ; -0.074     ; 2.797      ;
; -1.844 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[6]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.769      ;
; -1.844 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[7]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.769      ;
; -1.844 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[8]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.769      ;
; -1.844 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[9]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.769      ;
; -1.844 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[10] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.769      ;
; -1.844 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[11] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.769      ;
; -1.844 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.769      ;
; -1.844 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.769      ;
; -1.844 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.769      ;
; -1.844 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.769      ;
; -1.821 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ; ECHO_GEN:inst|RW                                        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.745      ;
; -1.801 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; ECHO_GEN:inst|RW                                        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.725      ;
; -1.792 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[10]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.719      ;
; -1.792 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[11]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.719      ;
; -1.792 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[12]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.719      ;
; -1.792 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[13]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.719      ;
; -1.792 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[14]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.719      ;
; -1.792 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[15]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.719      ;
; -1.763 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]   ; clk          ; clk         ; 1.000        ; -0.076     ; 2.686      ;
; -1.763 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; clk          ; clk         ; 1.000        ; -0.076     ; 2.686      ;
; -1.763 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]   ; clk          ; clk         ; 1.000        ; -0.076     ; 2.686      ;
; -1.763 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; clk          ; clk         ; 1.000        ; -0.076     ; 2.686      ;
; -1.763 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ; clk          ; clk         ; 1.000        ; -0.076     ; 2.686      ;
; -1.763 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; clk          ; clk         ; 1.000        ; -0.076     ; 2.686      ;
; -1.763 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[6]   ; clk          ; clk         ; 1.000        ; -0.076     ; 2.686      ;
; -1.763 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[10]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.690      ;
; -1.763 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[11]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.690      ;
; -1.763 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[12]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.690      ;
; -1.763 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[13]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.690      ;
; -1.763 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[14]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.690      ;
; -1.763 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[15]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.690      ;
; -1.737 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[8]   ; clk          ; clk         ; 1.000        ; -0.074     ; 2.662      ;
; -1.737 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[9]   ; clk          ; clk         ; 1.000        ; -0.074     ; 2.662      ;
; -1.737 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.662      ;
; -1.737 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.662      ;
; -1.737 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.662      ;
; -1.737 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.662      ;
; -1.737 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.662      ;
; -1.737 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.662      ;
; -1.734 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]   ; clk          ; clk         ; 1.000        ; -0.076     ; 2.657      ;
; -1.734 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; clk          ; clk         ; 1.000        ; -0.076     ; 2.657      ;
; -1.734 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]   ; clk          ; clk         ; 1.000        ; -0.076     ; 2.657      ;
; -1.734 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; clk          ; clk         ; 1.000        ; -0.076     ; 2.657      ;
; -1.734 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ; clk          ; clk         ; 1.000        ; -0.076     ; 2.657      ;
; -1.734 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; clk          ; clk         ; 1.000        ; -0.076     ; 2.657      ;
; -1.734 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[6]   ; clk          ; clk         ; 1.000        ; -0.076     ; 2.657      ;
; -1.708 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[8]   ; clk          ; clk         ; 1.000        ; -0.074     ; 2.633      ;
; -1.708 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[9]   ; clk          ; clk         ; 1.000        ; -0.074     ; 2.633      ;
; -1.708 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.633      ;
; -1.708 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.633      ;
; -1.708 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.633      ;
; -1.708 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.633      ;
; -1.708 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.633      ;
; -1.708 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.633      ;
; -1.700 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[6]   ; clk          ; clk         ; 1.000        ; -0.074     ; 2.625      ;
; -1.700 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[7]   ; clk          ; clk         ; 1.000        ; -0.074     ; 2.625      ;
; -1.698 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0]  ; clk          ; clk         ; 1.000        ; -0.070     ; 2.627      ;
; -1.698 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[1]  ; clk          ; clk         ; 1.000        ; -0.070     ; 2.627      ;
; -1.672 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[6]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.597      ;
; -1.672 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[7]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.597      ;
; -1.672 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[8]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.597      ;
; -1.672 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[9]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.597      ;
; -1.672 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[10] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.597      ;
; -1.672 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[11] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.597      ;
; -1.672 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.597      ;
; -1.672 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.597      ;
; -1.672 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.597      ;
; -1.672 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.597      ;
; -1.669 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0]  ; clk          ; clk         ; 1.000        ; -0.070     ; 2.598      ;
; -1.669 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[1]  ; clk          ; clk         ; 1.000        ; -0.070     ; 2.598      ;
; -1.664 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[3] ; ECHO_GEN:inst|RW                                        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.588      ;
; -1.561 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ; ECHO_GEN:inst|RW                                        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.485      ;
; -1.556 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[10]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.483      ;
; -1.556 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[11]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.483      ;
; -1.556 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[12]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.483      ;
; -1.556 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[13]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.483      ;
; -1.556 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[14]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.483      ;
; -1.556 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[15]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.483      ;
; -1.548 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[2]  ; clk          ; clk         ; 1.000        ; -0.071     ; 2.476      ;
; -1.548 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[3]  ; clk          ; clk         ; 1.000        ; -0.071     ; 2.476      ;
; -1.548 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[4]  ; clk          ; clk         ; 1.000        ; -0.071     ; 2.476      ;
; -1.548 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[5]  ; clk          ; clk         ; 1.000        ; -0.071     ; 2.476      ;
; -1.548 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[6]  ; clk          ; clk         ; 1.000        ; -0.071     ; 2.476      ;
; -1.548 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[7]  ; clk          ; clk         ; 1.000        ; -0.071     ; 2.476      ;
; -1.548 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[8]  ; clk          ; clk         ; 1.000        ; -0.071     ; 2.476      ;
; -1.548 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[9]  ; clk          ; clk         ; 1.000        ; -0.071     ; 2.476      ;
+--------+-----------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.339 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[5]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[5]  ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[5]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[5]   ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.353 ; SRAM_control:inst2|PTR[0]                               ; SRAM_control:inst2|PTR[0]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.364 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6]           ; ECHO_GEN:inst|offset[5]                                 ; clk          ; clk         ; 0.000        ; 0.474      ; 1.009      ;
; 0.382 ; SRAM_control:inst2|lrsel_old                            ; SRAM_control:inst2|lrsel_change                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.625      ;
; 0.383 ; SRAM_control:inst2|PTR[19]                              ; SRAM_control:inst2|PTR[19]                              ; clk          ; clk         ; 0.000        ; 0.089      ; 0.643      ;
; 0.395 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[15]  ; SRAM_control:inst2|DATA_SRAM[15]~reg0                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.639      ;
; 0.398 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7]           ; ECHO_GEN:inst|offset[18]                                ; clk          ; clk         ; 0.000        ; 0.474      ; 1.043      ;
; 0.401 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[11]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[12]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.645      ;
; 0.402 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[6]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.646      ;
; 0.402 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[10]  ; SRAM_control:inst2|DATA_SRAM[10]~reg0                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.646      ;
; 0.403 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.647      ;
; 0.403 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[13]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[14]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.647      ;
; 0.403 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[14]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[15]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.647      ;
; 0.403 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[13]  ; SRAM_control:inst2|DATA_SRAM[13]~reg0                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.647      ;
; 0.404 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[10]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[11]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.648      ;
; 0.404 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[12]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[13]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.648      ;
; 0.404 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[11]  ; SRAM_control:inst2|DATA_SRAM[11]~reg0                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.648      ;
; 0.405 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.649      ;
; 0.405 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[14]  ; SRAM_control:inst2|DATA_SRAM[14]~reg0                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.649      ;
; 0.414 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.658      ;
; 0.415 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.659      ;
; 0.415 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[5]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.659      ;
; 0.415 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[10] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.659      ;
; 0.416 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[4]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.660      ;
; 0.416 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[7]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.660      ;
; 0.416 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[11] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[12] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.660      ;
; 0.416 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[12] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[13] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.660      ;
; 0.416 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[14] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[15] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.660      ;
; 0.417 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.661      ;
; 0.417 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[13] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.661      ;
; 0.494 ; SRAM_control:inst2|PTR[11]                              ; SRAM_control:inst2|PTR[12]                              ; clk          ; clk         ; 0.000        ; 0.470      ; 1.135      ;
; 0.505 ; SRAM_control:inst2|PTR[11]                              ; SRAM_control:inst2|PTR[13]                              ; clk          ; clk         ; 0.000        ; 0.470      ; 1.146      ;
; 0.506 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[9]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.750      ;
; 0.507 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.751      ;
; 0.508 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[6]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[7]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.751      ;
; 0.511 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8]           ; ECHO_GEN:inst|offset[11]                                ; clk          ; clk         ; 0.000        ; 0.474      ; 1.156      ;
; 0.525 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.769      ;
; 0.526 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[3]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.770      ;
; 0.528 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[8]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.772      ;
; 0.529 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[9]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.773      ;
; 0.536 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7]           ; ECHO_GEN:inst|offset[12]                                ; clk          ; clk         ; 0.000        ; 0.474      ; 1.181      ;
; 0.549 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[5]   ; clk          ; clk         ; 0.000        ; 0.434      ; 1.154      ;
; 0.552 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[2]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.796      ;
; 0.556 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[5]  ; clk          ; clk         ; 0.000        ; 0.434      ; 1.161      ;
; 0.560 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[7]  ; SRAM_control:inst2|DATA_SRAM[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.803      ;
; 0.566 ; SRAM_control:inst2|DATA_SRAM[14]~reg0                   ; SRAM_control:inst2|DATA_SRAM[14]~reg0                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.810      ;
; 0.566 ; SRAM_control:inst2|DATA_SRAM[12]~reg0                   ; SRAM_control:inst2|DATA_SRAM[12]~reg0                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.810      ;
; 0.566 ; SRAM_control:inst2|DATA_SRAM[7]~reg0                    ; SRAM_control:inst2|DATA_SRAM[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.810      ;
; 0.566 ; SRAM_control:inst2|DATA_SRAM[4]~reg0                    ; SRAM_control:inst2|DATA_SRAM[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.810      ;
; 0.567 ; SRAM_control:inst2|DATA_SRAM[13]~reg0                   ; SRAM_control:inst2|DATA_SRAM[13]~reg0                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.811      ;
; 0.567 ; SRAM_control:inst2|DATA_SRAM[10]~reg0                   ; SRAM_control:inst2|DATA_SRAM[10]~reg0                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.811      ;
; 0.567 ; SRAM_control:inst2|DATA_SRAM[8]~reg0                    ; SRAM_control:inst2|DATA_SRAM[8]~reg0                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.811      ;
; 0.567 ; SRAM_control:inst2|DATA_SRAM[5]~reg0                    ; SRAM_control:inst2|DATA_SRAM[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.811      ;
; 0.567 ; SRAM_control:inst2|DATA_SRAM[3]~reg0                    ; SRAM_control:inst2|DATA_SRAM[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.810      ;
; 0.567 ; SRAM_control:inst2|DATA_SRAM[0]~reg0                    ; SRAM_control:inst2|DATA_SRAM[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.810      ;
; 0.568 ; SRAM_control:inst2|DATA_SRAM[2]~reg0                    ; SRAM_control:inst2|DATA_SRAM[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.811      ;
; 0.568 ; SRAM_control:inst2|DATA_SRAM[1]~reg0                    ; SRAM_control:inst2|DATA_SRAM[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.811      ;
; 0.569 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[6]  ; SRAM_control:inst2|DATA_SRAM[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.812      ;
; 0.573 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[1]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.816      ;
; 0.580 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.824      ;
; 0.581 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.825      ;
; 0.582 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[10] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.825      ;
; 0.583 ; SRAM_control:inst2|PTR[16]                              ; SRAM_control:inst2|PTR[16]                              ; clk          ; clk         ; 0.000        ; 0.089      ; 0.843      ;
; 0.583 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[7]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.826      ;
; 0.583 ; SRAM_control:inst2|PTR[13]                              ; SRAM_control:inst2|PTR[13]                              ; clk          ; clk         ; 0.000        ; 0.089      ; 0.843      ;
; 0.584 ; SRAM_control:inst2|PTR[15]                              ; SRAM_control:inst2|PTR[15]                              ; clk          ; clk         ; 0.000        ; 0.089      ; 0.844      ;
; 0.584 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[8]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.827      ;
; 0.584 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[9]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.827      ;
; 0.584 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.827      ;
; 0.584 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.828      ;
; 0.585 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[8]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[9]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.829      ;
; 0.585 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.829      ;
; 0.585 ; SRAM_control:inst2|PTR[12]                              ; SRAM_control:inst2|PTR[12]                              ; clk          ; clk         ; 0.000        ; 0.089      ; 0.845      ;
; 0.586 ; SRAM_control:inst2|PTR[14]                              ; SRAM_control:inst2|PTR[14]                              ; clk          ; clk         ; 0.000        ; 0.089      ; 0.846      ;
; 0.586 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[6]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.829      ;
; 0.586 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[11] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.829      ;
; 0.587 ; SRAM_control:inst2|PTR[18]                              ; SRAM_control:inst2|PTR[18]                              ; clk          ; clk         ; 0.000        ; 0.089      ; 0.847      ;
; 0.587 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.830      ;
; 0.588 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.831      ;
; 0.589 ; SRAM_control:inst2|PTR[17]                              ; SRAM_control:inst2|PTR[17]                              ; clk          ; clk         ; 0.000        ; 0.089      ; 0.849      ;
; 0.589 ; SRAM_control:inst2|PTR[10]                              ; SRAM_control:inst2|PTR[12]                              ; clk          ; clk         ; 0.000        ; 0.470      ; 1.230      ;
; 0.590 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[12]  ; SRAM_control:inst2|DATA_SRAM[12]~reg0                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.834      ;
; 0.592 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; SRAM_control:inst2|DATA_SRAM[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.836      ;
; 0.594 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ; SRAM_control:inst2|DATA_SRAM[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.838      ;
; 0.598 ; SRAM_control:inst2|PTR[9]                               ; SRAM_control:inst2|PTR[9]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; SRAM_control:inst2|PTR[9]                               ; SRAM_control:inst2|PTR[12]                              ; clk          ; clk         ; 0.000        ; 0.471      ; 1.240      ;
; 0.599 ; SRAM_control:inst2|PTR[5]                               ; SRAM_control:inst2|PTR[5]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; SRAM_control:inst2|PTR[7]                               ; SRAM_control:inst2|PTR[7]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.843      ;
; 0.600 ; SRAM_control:inst2|PTR[10]                              ; SRAM_control:inst2|PTR[10]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; SRAM_control:inst2|PTR[10]                              ; SRAM_control:inst2|PTR[13]                              ; clk          ; clk         ; 0.000        ; 0.470      ; 1.241      ;
; 0.601 ; SRAM_control:inst2|PTR[6]                               ; SRAM_control:inst2|PTR[6]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; SRAM_control:inst2|PTR[8]                               ; SRAM_control:inst2|PTR[8]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.845      ;
; 0.602 ; SRAM_control:inst2|PTR[2]                               ; SRAM_control:inst2|PTR[2]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.846      ;
; 0.602 ; SRAM_control:inst2|PTR[4]                               ; SRAM_control:inst2|PTR[4]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.846      ;
; 0.603 ; SRAM_control:inst2|PTR[11]                              ; SRAM_control:inst2|PTR[11]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.847      ;
; 0.604 ; SRAM_control:inst2|PTR[3]                               ; SRAM_control:inst2|PTR[3]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.848      ;
; 0.604 ; SRAM_control:inst2|PTR[11]                              ; SRAM_control:inst2|PTR[14]                              ; clk          ; clk         ; 0.000        ; 0.470      ; 1.245      ;
; 0.609 ; SRAM_control:inst2|PTR[9]                               ; SRAM_control:inst2|PTR[13]                              ; clk          ; clk         ; 0.000        ; 0.471      ; 1.251      ;
; 0.612 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7]           ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7]           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.856      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                    ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|RW                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|offset[10]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|offset[11]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|offset[12]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|offset[15]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|offset[17]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|offset[18]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|offset[4]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|offset[5]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[0]~reg0                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[10]~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[11]~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[12]~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[13]~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[14]~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[15]~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[1]~reg0                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[2]~reg0                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[3]~reg0                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[4]~reg0                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[5]~reg0                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[6]~reg0                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[7]~reg0                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[8]~reg0                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[9]~reg0                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[0]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[10]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[11]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[12]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[13]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[14]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[15]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[16]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[17]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[18]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[19]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[1]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[2]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[3]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[4]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[5]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[6]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[7]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[8]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[9]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|lrsel_change                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|lrsel_old                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[10]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[11]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[12]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[13]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[14]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[15]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[7]  ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; adcdat    ; clk        ; 3.056 ; 3.275 ; Rise       ; clk             ;
; rstn      ; clk        ; 5.328 ; 5.545 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; adcdat    ; clk        ; -2.056 ; -2.294 ; Rise       ; clk             ;
; rstn      ; clk        ; -3.688 ; -3.970 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ADDR[*]        ; clk        ; 11.384 ; 11.277 ; Rise       ; clk             ;
;  ADDR[0]       ; clk        ; 6.870  ; 6.744  ; Rise       ; clk             ;
;  ADDR[1]       ; clk        ; 6.156  ; 6.115  ; Rise       ; clk             ;
;  ADDR[2]       ; clk        ; 7.012  ; 6.923  ; Rise       ; clk             ;
;  ADDR[3]       ; clk        ; 6.566  ; 6.465  ; Rise       ; clk             ;
;  ADDR[4]       ; clk        ; 7.486  ; 7.383  ; Rise       ; clk             ;
;  ADDR[5]       ; clk        ; 8.237  ; 8.103  ; Rise       ; clk             ;
;  ADDR[6]       ; clk        ; 8.354  ; 8.214  ; Rise       ; clk             ;
;  ADDR[7]       ; clk        ; 8.408  ; 8.278  ; Rise       ; clk             ;
;  ADDR[8]       ; clk        ; 8.124  ; 8.028  ; Rise       ; clk             ;
;  ADDR[9]       ; clk        ; 11.384 ; 11.240 ; Rise       ; clk             ;
;  ADDR[10]      ; clk        ; 8.559  ; 8.431  ; Rise       ; clk             ;
;  ADDR[11]      ; clk        ; 9.389  ; 9.261  ; Rise       ; clk             ;
;  ADDR[12]      ; clk        ; 10.052 ; 9.973  ; Rise       ; clk             ;
;  ADDR[13]      ; clk        ; 9.425  ; 9.262  ; Rise       ; clk             ;
;  ADDR[14]      ; clk        ; 9.726  ; 9.541  ; Rise       ; clk             ;
;  ADDR[15]      ; clk        ; 11.027 ; 10.894 ; Rise       ; clk             ;
;  ADDR[16]      ; clk        ; 10.040 ; 9.884  ; Rise       ; clk             ;
;  ADDR[17]      ; clk        ; 9.298  ; 9.091  ; Rise       ; clk             ;
;  ADDR[18]      ; clk        ; 9.099  ; 8.935  ; Rise       ; clk             ;
;  ADDR[19]      ; clk        ; 11.366 ; 11.277 ; Rise       ; clk             ;
; DATA_SRAM[*]   ; clk        ; 7.646  ; 7.499  ; Rise       ; clk             ;
;  DATA_SRAM[0]  ; clk        ; 6.262  ; 6.239  ; Rise       ; clk             ;
;  DATA_SRAM[1]  ; clk        ; 6.483  ; 6.425  ; Rise       ; clk             ;
;  DATA_SRAM[2]  ; clk        ; 6.529  ; 6.470  ; Rise       ; clk             ;
;  DATA_SRAM[3]  ; clk        ; 6.516  ; 6.456  ; Rise       ; clk             ;
;  DATA_SRAM[4]  ; clk        ; 6.240  ; 6.217  ; Rise       ; clk             ;
;  DATA_SRAM[5]  ; clk        ; 6.505  ; 6.450  ; Rise       ; clk             ;
;  DATA_SRAM[6]  ; clk        ; 6.392  ; 6.328  ; Rise       ; clk             ;
;  DATA_SRAM[7]  ; clk        ; 7.136  ; 6.980  ; Rise       ; clk             ;
;  DATA_SRAM[8]  ; clk        ; 7.417  ; 7.302  ; Rise       ; clk             ;
;  DATA_SRAM[9]  ; clk        ; 7.382  ; 7.263  ; Rise       ; clk             ;
;  DATA_SRAM[10] ; clk        ; 7.162  ; 7.087  ; Rise       ; clk             ;
;  DATA_SRAM[11] ; clk        ; 7.646  ; 7.499  ; Rise       ; clk             ;
;  DATA_SRAM[12] ; clk        ; 7.058  ; 6.945  ; Rise       ; clk             ;
;  DATA_SRAM[13] ; clk        ; 6.425  ; 6.351  ; Rise       ; clk             ;
;  DATA_SRAM[14] ; clk        ; 6.173  ; 6.130  ; Rise       ; clk             ;
;  DATA_SRAM[15] ; clk        ; 6.410  ; 6.335  ; Rise       ; clk             ;
; adclrc         ; clk        ; 11.209 ; 11.471 ; Rise       ; clk             ;
; bclk           ; clk        ; 8.801  ; 8.756  ; Rise       ; clk             ;
; dacdat         ; clk        ; 9.376  ; 9.255  ; Rise       ; clk             ;
; daclrc         ; clk        ; 11.162 ; 11.426 ; Rise       ; clk             ;
; mclk           ; clk        ; 10.497 ; 10.779 ; Rise       ; clk             ;
; sram_we        ; clk        ; 7.435  ; 7.257  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ADDR[*]        ; clk        ; 5.934  ; 5.895  ; Rise       ; clk             ;
;  ADDR[0]       ; clk        ; 6.620  ; 6.498  ; Rise       ; clk             ;
;  ADDR[1]       ; clk        ; 5.934  ; 5.895  ; Rise       ; clk             ;
;  ADDR[2]       ; clk        ; 6.758  ; 6.672  ; Rise       ; clk             ;
;  ADDR[3]       ; clk        ; 6.328  ; 6.230  ; Rise       ; clk             ;
;  ADDR[4]       ; clk        ; 7.117  ; 6.990  ; Rise       ; clk             ;
;  ADDR[5]       ; clk        ; 7.311  ; 7.203  ; Rise       ; clk             ;
;  ADDR[6]       ; clk        ; 7.414  ; 7.306  ; Rise       ; clk             ;
;  ADDR[7]       ; clk        ; 7.366  ; 7.257  ; Rise       ; clk             ;
;  ADDR[8]       ; clk        ; 7.074  ; 7.001  ; Rise       ; clk             ;
;  ADDR[9]       ; clk        ; 10.117 ; 10.014 ; Rise       ; clk             ;
;  ADDR[10]      ; clk        ; 7.382  ; 7.280  ; Rise       ; clk             ;
;  ADDR[11]      ; clk        ; 8.175  ; 8.052  ; Rise       ; clk             ;
;  ADDR[12]      ; clk        ; 8.751  ; 8.703  ; Rise       ; clk             ;
;  ADDR[13]      ; clk        ; 8.024  ; 7.889  ; Rise       ; clk             ;
;  ADDR[14]      ; clk        ; 8.283  ; 8.132  ; Rise       ; clk             ;
;  ADDR[15]      ; clk        ; 9.478  ; 9.369  ; Rise       ; clk             ;
;  ADDR[16]      ; clk        ; 8.466  ; 8.337  ; Rise       ; clk             ;
;  ADDR[17]      ; clk        ; 7.626  ; 7.459  ; Rise       ; clk             ;
;  ADDR[18]      ; clk        ; 7.392  ; 7.268  ; Rise       ; clk             ;
;  ADDR[19]      ; clk        ; 9.818  ; 9.734  ; Rise       ; clk             ;
; DATA_SRAM[*]   ; clk        ; 5.953  ; 5.910  ; Rise       ; clk             ;
;  DATA_SRAM[0]  ; clk        ; 6.040  ; 6.017  ; Rise       ; clk             ;
;  DATA_SRAM[1]  ; clk        ; 6.250  ; 6.194  ; Rise       ; clk             ;
;  DATA_SRAM[2]  ; clk        ; 6.296  ; 6.238  ; Rise       ; clk             ;
;  DATA_SRAM[3]  ; clk        ; 6.283  ; 6.225  ; Rise       ; clk             ;
;  DATA_SRAM[4]  ; clk        ; 6.017  ; 5.993  ; Rise       ; clk             ;
;  DATA_SRAM[5]  ; clk        ; 6.271  ; 6.217  ; Rise       ; clk             ;
;  DATA_SRAM[6]  ; clk        ; 6.163  ; 6.100  ; Rise       ; clk             ;
;  DATA_SRAM[7]  ; clk        ; 6.877  ; 6.726  ; Rise       ; clk             ;
;  DATA_SRAM[8]  ; clk        ; 7.150  ; 7.038  ; Rise       ; clk             ;
;  DATA_SRAM[9]  ; clk        ; 7.115  ; 7.000  ; Rise       ; clk             ;
;  DATA_SRAM[10] ; clk        ; 6.905  ; 6.832  ; Rise       ; clk             ;
;  DATA_SRAM[11] ; clk        ; 7.369  ; 7.227  ; Rise       ; clk             ;
;  DATA_SRAM[12] ; clk        ; 6.804  ; 6.694  ; Rise       ; clk             ;
;  DATA_SRAM[13] ; clk        ; 6.195  ; 6.122  ; Rise       ; clk             ;
;  DATA_SRAM[14] ; clk        ; 5.953  ; 5.910  ; Rise       ; clk             ;
;  DATA_SRAM[15] ; clk        ; 6.180  ; 6.107  ; Rise       ; clk             ;
; adclrc         ; clk        ; 10.788 ; 11.040 ; Rise       ; clk             ;
; bclk           ; clk        ; 8.478  ; 8.433  ; Rise       ; clk             ;
; dacdat         ; clk        ; 8.492  ; 8.399  ; Rise       ; clk             ;
; daclrc         ; clk        ; 10.743 ; 10.997 ; Rise       ; clk             ;
; mclk           ; clk        ; 10.105 ; 10.377 ; Rise       ; clk             ;
; sram_we        ; clk        ; 7.164  ; 6.992  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.597 ; -31.279           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.174 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -121.303                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                      ;
+--------+-----------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.597 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[6]   ; clk          ; clk         ; 1.000        ; -0.043     ; 1.541      ;
; -0.597 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[7]   ; clk          ; clk         ; 1.000        ; -0.043     ; 1.541      ;
; -0.575 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[6]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.519      ;
; -0.575 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[7]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.519      ;
; -0.575 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[8]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.519      ;
; -0.575 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[9]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.519      ;
; -0.575 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[10] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.519      ;
; -0.575 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[11] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.519      ;
; -0.575 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.519      ;
; -0.575 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.519      ;
; -0.575 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.519      ;
; -0.575 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.519      ;
; -0.574 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[6]   ; clk          ; clk         ; 1.000        ; -0.043     ; 1.518      ;
; -0.574 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[7]   ; clk          ; clk         ; 1.000        ; -0.043     ; 1.518      ;
; -0.552 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[6]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.496      ;
; -0.552 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[7]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.496      ;
; -0.552 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[8]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.496      ;
; -0.552 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[9]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.496      ;
; -0.552 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[10] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.496      ;
; -0.552 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[11] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.496      ;
; -0.552 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.496      ;
; -0.552 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.496      ;
; -0.552 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.496      ;
; -0.552 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.496      ;
; -0.531 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[10]  ; clk          ; clk         ; 1.000        ; -0.040     ; 1.478      ;
; -0.531 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[11]  ; clk          ; clk         ; 1.000        ; -0.040     ; 1.478      ;
; -0.531 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[12]  ; clk          ; clk         ; 1.000        ; -0.040     ; 1.478      ;
; -0.531 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[13]  ; clk          ; clk         ; 1.000        ; -0.040     ; 1.478      ;
; -0.531 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[14]  ; clk          ; clk         ; 1.000        ; -0.040     ; 1.478      ;
; -0.531 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[15]  ; clk          ; clk         ; 1.000        ; -0.040     ; 1.478      ;
; -0.511 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]   ; clk          ; clk         ; 1.000        ; -0.044     ; 1.454      ;
; -0.511 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; clk          ; clk         ; 1.000        ; -0.044     ; 1.454      ;
; -0.511 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]   ; clk          ; clk         ; 1.000        ; -0.044     ; 1.454      ;
; -0.511 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; clk          ; clk         ; 1.000        ; -0.044     ; 1.454      ;
; -0.511 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ; clk          ; clk         ; 1.000        ; -0.044     ; 1.454      ;
; -0.511 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; clk          ; clk         ; 1.000        ; -0.044     ; 1.454      ;
; -0.511 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[6]   ; clk          ; clk         ; 1.000        ; -0.044     ; 1.454      ;
; -0.508 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[10]  ; clk          ; clk         ; 1.000        ; -0.040     ; 1.455      ;
; -0.508 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[11]  ; clk          ; clk         ; 1.000        ; -0.040     ; 1.455      ;
; -0.508 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[12]  ; clk          ; clk         ; 1.000        ; -0.040     ; 1.455      ;
; -0.508 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[13]  ; clk          ; clk         ; 1.000        ; -0.040     ; 1.455      ;
; -0.508 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[14]  ; clk          ; clk         ; 1.000        ; -0.040     ; 1.455      ;
; -0.508 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[15]  ; clk          ; clk         ; 1.000        ; -0.040     ; 1.455      ;
; -0.501 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[8]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.446      ;
; -0.501 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[9]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.446      ;
; -0.501 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.446      ;
; -0.501 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.446      ;
; -0.501 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.446      ;
; -0.501 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.446      ;
; -0.501 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.446      ;
; -0.501 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.446      ;
; -0.488 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]   ; clk          ; clk         ; 1.000        ; -0.044     ; 1.431      ;
; -0.488 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; clk          ; clk         ; 1.000        ; -0.044     ; 1.431      ;
; -0.488 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]   ; clk          ; clk         ; 1.000        ; -0.044     ; 1.431      ;
; -0.488 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; clk          ; clk         ; 1.000        ; -0.044     ; 1.431      ;
; -0.488 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ; clk          ; clk         ; 1.000        ; -0.044     ; 1.431      ;
; -0.488 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; clk          ; clk         ; 1.000        ; -0.044     ; 1.431      ;
; -0.488 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[6]   ; clk          ; clk         ; 1.000        ; -0.044     ; 1.431      ;
; -0.478 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[8]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.423      ;
; -0.478 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[9]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.423      ;
; -0.478 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.423      ;
; -0.478 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.423      ;
; -0.478 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.423      ;
; -0.478 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.423      ;
; -0.478 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.423      ;
; -0.478 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.423      ;
; -0.477 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.425      ;
; -0.477 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[1]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.425      ;
; -0.455 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ; ECHO_GEN:inst|RW                                        ; clk          ; clk         ; 1.000        ; -0.044     ; 1.398      ;
; -0.454 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.402      ;
; -0.454 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[1]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.402      ;
; -0.451 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[6]   ; clk          ; clk         ; 1.000        ; -0.043     ; 1.395      ;
; -0.451 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[7]   ; clk          ; clk         ; 1.000        ; -0.043     ; 1.395      ;
; -0.433 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; ECHO_GEN:inst|RW                                        ; clk          ; clk         ; 1.000        ; -0.044     ; 1.376      ;
; -0.429 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[6]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.373      ;
; -0.429 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[7]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.373      ;
; -0.429 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[8]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.373      ;
; -0.429 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[9]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.373      ;
; -0.429 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[10] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.373      ;
; -0.429 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[11] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.373      ;
; -0.429 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.373      ;
; -0.429 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.373      ;
; -0.429 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.373      ;
; -0.429 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.373      ;
; -0.416 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[3] ; ECHO_GEN:inst|RW                                        ; clk          ; clk         ; 1.000        ; -0.044     ; 1.359      ;
; -0.385 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[2]  ; clk          ; clk         ; 1.000        ; -0.040     ; 1.332      ;
; -0.385 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[3]  ; clk          ; clk         ; 1.000        ; -0.040     ; 1.332      ;
; -0.385 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[4]  ; clk          ; clk         ; 1.000        ; -0.040     ; 1.332      ;
; -0.385 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[5]  ; clk          ; clk         ; 1.000        ; -0.040     ; 1.332      ;
; -0.385 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[6]  ; clk          ; clk         ; 1.000        ; -0.040     ; 1.332      ;
; -0.385 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[7]  ; clk          ; clk         ; 1.000        ; -0.040     ; 1.332      ;
; -0.385 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[8]  ; clk          ; clk         ; 1.000        ; -0.040     ; 1.332      ;
; -0.385 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[9]  ; clk          ; clk         ; 1.000        ; -0.040     ; 1.332      ;
; -0.385 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[10] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.332      ;
; -0.385 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[11] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.332      ;
; -0.385 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[12] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.332      ;
; -0.385 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[13] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.332      ;
; -0.385 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[14] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.332      ;
; -0.385 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[15] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.332      ;
; -0.385 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[10]  ; clk          ; clk         ; 1.000        ; -0.040     ; 1.332      ;
+--------+-----------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.174 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[5]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[5]  ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[5]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[5]   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.177 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6]           ; ECHO_GEN:inst|offset[5]                                 ; clk          ; clk         ; 0.000        ; 0.247      ; 0.508      ;
; 0.180 ; SRAM_control:inst2|PTR[0]                               ; SRAM_control:inst2|PTR[0]                               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.188 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[15]  ; SRAM_control:inst2|DATA_SRAM[15]~reg0                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.314      ;
; 0.189 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7]           ; ECHO_GEN:inst|offset[18]                                ; clk          ; clk         ; 0.000        ; 0.247      ; 0.520      ;
; 0.190 ; SRAM_control:inst2|lrsel_old                            ; SRAM_control:inst2|lrsel_change                         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.316      ;
; 0.191 ; SRAM_control:inst2|PTR[19]                              ; SRAM_control:inst2|PTR[19]                              ; clk          ; clk         ; 0.000        ; 0.050      ; 0.325      ;
; 0.191 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[11]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[12]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.317      ;
; 0.192 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[6]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.318      ;
; 0.192 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[13]  ; SRAM_control:inst2|DATA_SRAM[13]~reg0                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.318      ;
; 0.192 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[10]  ; SRAM_control:inst2|DATA_SRAM[10]~reg0                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.318      ;
; 0.193 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[12]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[13]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.319      ;
; 0.193 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[13]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[14]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.319      ;
; 0.194 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.320      ;
; 0.194 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[10]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[11]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.320      ;
; 0.194 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[14]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[15]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.320      ;
; 0.194 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[11]  ; SRAM_control:inst2|DATA_SRAM[11]~reg0                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.320      ;
; 0.195 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[14]  ; SRAM_control:inst2|DATA_SRAM[14]~reg0                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.321      ;
; 0.198 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[10] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[11] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.325      ;
; 0.199 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.325      ;
; 0.199 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[4]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[5]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.326      ;
; 0.199 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[5]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[6]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.326      ;
; 0.199 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[7]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[8]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.326      ;
; 0.199 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[11] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[12] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.326      ;
; 0.199 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[12] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[13] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.326      ;
; 0.199 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[14] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[15] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.326      ;
; 0.200 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.326      ;
; 0.200 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[13] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[14] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.327      ;
; 0.201 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.327      ;
; 0.203 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.329      ;
; 0.243 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8]           ; ECHO_GEN:inst|offset[11]                                ; clk          ; clk         ; 0.000        ; 0.247      ; 0.574      ;
; 0.247 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[6]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[7]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.374      ;
; 0.247 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[9]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.373      ;
; 0.248 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.374      ;
; 0.253 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7]           ; ECHO_GEN:inst|offset[12]                                ; clk          ; clk         ; 0.000        ; 0.247      ; 0.584      ;
; 0.255 ; SRAM_control:inst2|PTR[11]                              ; SRAM_control:inst2|PTR[12]                              ; clk          ; clk         ; 0.000        ; 0.245      ; 0.584      ;
; 0.257 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[2]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[3]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.384      ;
; 0.258 ; SRAM_control:inst2|PTR[11]                              ; SRAM_control:inst2|PTR[13]                              ; clk          ; clk         ; 0.000        ; 0.245      ; 0.587      ;
; 0.258 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.384      ;
; 0.258 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[3]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[4]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.385      ;
; 0.259 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[8]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[9]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.386      ;
; 0.260 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[9]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[10] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.387      ;
; 0.265 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[7]  ; SRAM_control:inst2|DATA_SRAM[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.391      ;
; 0.265 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[6]  ; SRAM_control:inst2|DATA_SRAM[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.391      ;
; 0.267 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[1]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.393      ;
; 0.267 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[5]  ; clk          ; clk         ; 0.000        ; 0.229      ; 0.580      ;
; 0.268 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[5]   ; clk          ; clk         ; 0.000        ; 0.229      ; 0.581      ;
; 0.271 ; SRAM_control:inst2|DATA_SRAM[12]~reg0                   ; SRAM_control:inst2|DATA_SRAM[12]~reg0                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.397      ;
; 0.272 ; SRAM_control:inst2|DATA_SRAM[14]~reg0                   ; SRAM_control:inst2|DATA_SRAM[14]~reg0                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.398      ;
; 0.272 ; SRAM_control:inst2|DATA_SRAM[13]~reg0                   ; SRAM_control:inst2|DATA_SRAM[13]~reg0                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.398      ;
; 0.272 ; SRAM_control:inst2|DATA_SRAM[10]~reg0                   ; SRAM_control:inst2|DATA_SRAM[10]~reg0                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.398      ;
; 0.272 ; SRAM_control:inst2|DATA_SRAM[8]~reg0                    ; SRAM_control:inst2|DATA_SRAM[8]~reg0                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.398      ;
; 0.272 ; SRAM_control:inst2|DATA_SRAM[7]~reg0                    ; SRAM_control:inst2|DATA_SRAM[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.398      ;
; 0.272 ; SRAM_control:inst2|DATA_SRAM[5]~reg0                    ; SRAM_control:inst2|DATA_SRAM[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.398      ;
; 0.272 ; SRAM_control:inst2|DATA_SRAM[4]~reg0                    ; SRAM_control:inst2|DATA_SRAM[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.398      ;
; 0.272 ; SRAM_control:inst2|DATA_SRAM[3]~reg0                    ; SRAM_control:inst2|DATA_SRAM[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.398      ;
; 0.272 ; SRAM_control:inst2|DATA_SRAM[2]~reg0                    ; SRAM_control:inst2|DATA_SRAM[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.398      ;
; 0.272 ; SRAM_control:inst2|DATA_SRAM[1]~reg0                    ; SRAM_control:inst2|DATA_SRAM[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.398      ;
; 0.272 ; SRAM_control:inst2|DATA_SRAM[0]~reg0                    ; SRAM_control:inst2|DATA_SRAM[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.398      ;
; 0.283 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[6]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[7]   ; clk          ; clk         ; 0.000        ; 0.234      ; 0.601      ;
; 0.288 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[7]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[8]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.415      ;
; 0.288 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[9]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[10] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.415      ;
; 0.288 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[10] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[11] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.415      ;
; 0.288 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.414      ;
; 0.288 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.414      ;
; 0.289 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[6]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[7]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.416      ;
; 0.289 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[8]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[9]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.416      ;
; 0.289 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[11] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.416      ;
; 0.289 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[8]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[9]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.415      ;
; 0.290 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.417      ;
; 0.290 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.417      ;
; 0.290 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.416      ;
; 0.290 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.416      ;
; 0.291 ; SRAM_control:inst2|PTR[16]                              ; SRAM_control:inst2|PTR[16]                              ; clk          ; clk         ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.418      ;
; 0.292 ; SRAM_control:inst2|PTR[15]                              ; SRAM_control:inst2|PTR[15]                              ; clk          ; clk         ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; SRAM_control:inst2|PTR[18]                              ; SRAM_control:inst2|PTR[18]                              ; clk          ; clk         ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; SRAM_control:inst2|PTR[12]                              ; SRAM_control:inst2|PTR[12]                              ; clk          ; clk         ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; SRAM_control:inst2|PTR[13]                              ; SRAM_control:inst2|PTR[13]                              ; clk          ; clk         ; 0.000        ; 0.050      ; 0.426      ;
; 0.293 ; SRAM_control:inst2|PTR[14]                              ; SRAM_control:inst2|PTR[14]                              ; clk          ; clk         ; 0.000        ; 0.050      ; 0.427      ;
; 0.293 ; SRAM_control:inst2|PTR[17]                              ; SRAM_control:inst2|PTR[17]                              ; clk          ; clk         ; 0.000        ; 0.050      ; 0.427      ;
; 0.294 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; SRAM_control:inst2|DATA_SRAM[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.420      ;
; 0.295 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[12]  ; SRAM_control:inst2|DATA_SRAM[12]~reg0                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.421      ;
; 0.297 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ; SRAM_control:inst2|DATA_SRAM[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.423      ;
; 0.299 ; SRAM_control:inst2|PTR[7]                               ; SRAM_control:inst2|PTR[7]                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; SRAM_control:inst2|PTR[8]                               ; SRAM_control:inst2|PTR[8]                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; SRAM_control:inst2|PTR[9]                               ; SRAM_control:inst2|PTR[9]                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; SRAM_control:inst2|PTR[10]                              ; SRAM_control:inst2|PTR[10]                              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7]           ; ECHO_GEN:inst|offset[4]                                 ; clk          ; clk         ; 0.000        ; 0.247      ; 0.630      ;
; 0.300 ; SRAM_control:inst2|PTR[2]                               ; SRAM_control:inst2|PTR[2]                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; SRAM_control:inst2|PTR[4]                               ; SRAM_control:inst2|PTR[4]                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; SRAM_control:inst2|PTR[5]                               ; SRAM_control:inst2|PTR[5]                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; SRAM_control:inst2|PTR[6]                               ; SRAM_control:inst2|PTR[6]                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; SRAM_control:inst2|PTR[11]                              ; SRAM_control:inst2|PTR[11]                              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; SRAM_control:inst2|PTR[3]                               ; SRAM_control:inst2|PTR[3]                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6]           ; ECHO_GEN:inst|offset[18]                                ; clk          ; clk         ; 0.000        ; 0.247      ; 0.632      ;
; 0.304 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7]           ; ECHO_GEN:inst|offset[5]                                 ; clk          ; clk         ; 0.000        ; 0.247      ; 0.635      ;
; 0.305 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7]           ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7]           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.431      ;
; 0.306 ; SRAM_control:inst2|PTR[1]                               ; SRAM_control:inst2|PTR[1]                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.432      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                    ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|RW                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|offset[10]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|offset[11]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|offset[12]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|offset[15]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|offset[17]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|offset[18]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|offset[4]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|offset[5]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[0]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[10]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[11]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[12]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[13]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[14]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[15]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[1]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[2]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[3]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[4]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[5]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[6]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[7]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[8]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[9]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[0]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[10]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[11]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[12]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[13]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[14]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[15]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[16]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[17]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[18]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[19]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[1]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[2]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[3]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[4]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[5]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[6]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[7]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[8]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[9]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|lrsel_change                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|lrsel_old                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[7]  ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; adcdat    ; clk        ; 1.622 ; 2.390 ; Rise       ; clk             ;
; rstn      ; clk        ; 2.798 ; 3.710 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; adcdat    ; clk        ; -1.096 ; -1.800 ; Rise       ; clk             ;
; rstn      ; clk        ; -1.972 ; -2.777 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ADDR[*]        ; clk        ; 6.716 ; 6.949 ; Rise       ; clk             ;
;  ADDR[0]       ; clk        ; 4.004 ; 4.076 ; Rise       ; clk             ;
;  ADDR[1]       ; clk        ; 3.638 ; 3.685 ; Rise       ; clk             ;
;  ADDR[2]       ; clk        ; 4.096 ; 4.199 ; Rise       ; clk             ;
;  ADDR[3]       ; clk        ; 3.836 ; 3.895 ; Rise       ; clk             ;
;  ADDR[4]       ; clk        ; 4.365 ; 4.440 ; Rise       ; clk             ;
;  ADDR[5]       ; clk        ; 4.737 ; 4.776 ; Rise       ; clk             ;
;  ADDR[6]       ; clk        ; 4.841 ; 4.915 ; Rise       ; clk             ;
;  ADDR[7]       ; clk        ; 4.832 ; 4.915 ; Rise       ; clk             ;
;  ADDR[8]       ; clk        ; 4.767 ; 4.791 ; Rise       ; clk             ;
;  ADDR[9]       ; clk        ; 6.712 ; 6.949 ; Rise       ; clk             ;
;  ADDR[10]      ; clk        ; 4.997 ; 5.066 ; Rise       ; clk             ;
;  ADDR[11]      ; clk        ; 5.391 ; 5.541 ; Rise       ; clk             ;
;  ADDR[12]      ; clk        ; 6.068 ; 6.190 ; Rise       ; clk             ;
;  ADDR[13]      ; clk        ; 5.392 ; 5.528 ; Rise       ; clk             ;
;  ADDR[14]      ; clk        ; 5.616 ; 5.749 ; Rise       ; clk             ;
;  ADDR[15]      ; clk        ; 6.506 ; 6.689 ; Rise       ; clk             ;
;  ADDR[16]      ; clk        ; 5.796 ; 5.927 ; Rise       ; clk             ;
;  ADDR[17]      ; clk        ; 5.300 ; 5.363 ; Rise       ; clk             ;
;  ADDR[18]      ; clk        ; 5.271 ; 5.313 ; Rise       ; clk             ;
;  ADDR[19]      ; clk        ; 6.716 ; 6.934 ; Rise       ; clk             ;
; DATA_SRAM[*]   ; clk        ; 4.436 ; 4.602 ; Rise       ; clk             ;
;  DATA_SRAM[0]  ; clk        ; 3.732 ; 3.787 ; Rise       ; clk             ;
;  DATA_SRAM[1]  ; clk        ; 3.825 ; 3.892 ; Rise       ; clk             ;
;  DATA_SRAM[2]  ; clk        ; 3.860 ; 3.926 ; Rise       ; clk             ;
;  DATA_SRAM[3]  ; clk        ; 3.851 ; 3.917 ; Rise       ; clk             ;
;  DATA_SRAM[4]  ; clk        ; 3.710 ; 3.765 ; Rise       ; clk             ;
;  DATA_SRAM[5]  ; clk        ; 3.845 ; 3.911 ; Rise       ; clk             ;
;  DATA_SRAM[6]  ; clk        ; 3.780 ; 3.835 ; Rise       ; clk             ;
;  DATA_SRAM[7]  ; clk        ; 4.146 ; 4.233 ; Rise       ; clk             ;
;  DATA_SRAM[8]  ; clk        ; 4.310 ; 4.471 ; Rise       ; clk             ;
;  DATA_SRAM[9]  ; clk        ; 4.279 ; 4.442 ; Rise       ; clk             ;
;  DATA_SRAM[10] ; clk        ; 4.185 ; 4.334 ; Rise       ; clk             ;
;  DATA_SRAM[11] ; clk        ; 4.436 ; 4.602 ; Rise       ; clk             ;
;  DATA_SRAM[12] ; clk        ; 4.114 ; 4.238 ; Rise       ; clk             ;
;  DATA_SRAM[13] ; clk        ; 3.792 ; 3.844 ; Rise       ; clk             ;
;  DATA_SRAM[14] ; clk        ; 3.665 ; 3.708 ; Rise       ; clk             ;
;  DATA_SRAM[15] ; clk        ; 3.783 ; 3.841 ; Rise       ; clk             ;
; adclrc         ; clk        ; 7.001 ; 6.565 ; Rise       ; clk             ;
; bclk           ; clk        ; 5.072 ; 5.362 ; Rise       ; clk             ;
; dacdat         ; clk        ; 5.388 ; 5.645 ; Rise       ; clk             ;
; daclrc         ; clk        ; 6.959 ; 6.532 ; Rise       ; clk             ;
; mclk           ; clk        ; 6.539 ; 6.168 ; Rise       ; clk             ;
; sram_we        ; clk        ; 4.299 ; 4.405 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ADDR[*]        ; clk        ; 3.519 ; 3.564 ; Rise       ; clk             ;
;  ADDR[0]       ; clk        ; 3.870 ; 3.939 ; Rise       ; clk             ;
;  ADDR[1]       ; clk        ; 3.519 ; 3.564 ; Rise       ; clk             ;
;  ADDR[2]       ; clk        ; 3.961 ; 4.059 ; Rise       ; clk             ;
;  ADDR[3]       ; clk        ; 3.710 ; 3.766 ; Rise       ; clk             ;
;  ADDR[4]       ; clk        ; 4.084 ; 4.151 ; Rise       ; clk             ;
;  ADDR[5]       ; clk        ; 4.202 ; 4.254 ; Rise       ; clk             ;
;  ADDR[6]       ; clk        ; 4.244 ; 4.330 ; Rise       ; clk             ;
;  ADDR[7]       ; clk        ; 4.231 ; 4.314 ; Rise       ; clk             ;
;  ADDR[8]       ; clk        ; 4.098 ; 4.135 ; Rise       ; clk             ;
;  ADDR[9]       ; clk        ; 5.990 ; 6.222 ; Rise       ; clk             ;
;  ADDR[10]      ; clk        ; 4.257 ; 4.338 ; Rise       ; clk             ;
;  ADDR[11]      ; clk        ; 4.702 ; 4.849 ; Rise       ; clk             ;
;  ADDR[12]      ; clk        ; 5.261 ; 5.394 ; Rise       ; clk             ;
;  ADDR[13]      ; clk        ; 4.585 ; 4.719 ; Rise       ; clk             ;
;  ADDR[14]      ; clk        ; 4.725 ; 4.868 ; Rise       ; clk             ;
;  ADDR[15]      ; clk        ; 5.609 ; 5.789 ; Rise       ; clk             ;
;  ADDR[16]      ; clk        ; 4.825 ; 4.965 ; Rise       ; clk             ;
;  ADDR[17]      ; clk        ; 4.338 ; 4.401 ; Rise       ; clk             ;
;  ADDR[18]      ; clk        ; 4.227 ; 4.281 ; Rise       ; clk             ;
;  ADDR[19]      ; clk        ; 5.810 ; 6.027 ; Rise       ; clk             ;
; DATA_SRAM[*]   ; clk        ; 3.547 ; 3.588 ; Rise       ; clk             ;
;  DATA_SRAM[0]  ; clk        ; 3.611 ; 3.664 ; Rise       ; clk             ;
;  DATA_SRAM[1]  ; clk        ; 3.700 ; 3.765 ; Rise       ; clk             ;
;  DATA_SRAM[2]  ; clk        ; 3.735 ; 3.798 ; Rise       ; clk             ;
;  DATA_SRAM[3]  ; clk        ; 3.726 ; 3.789 ; Rise       ; clk             ;
;  DATA_SRAM[4]  ; clk        ; 3.590 ; 3.643 ; Rise       ; clk             ;
;  DATA_SRAM[5]  ; clk        ; 3.720 ; 3.783 ; Rise       ; clk             ;
;  DATA_SRAM[6]  ; clk        ; 3.658 ; 3.711 ; Rise       ; clk             ;
;  DATA_SRAM[7]  ; clk        ; 4.009 ; 4.092 ; Rise       ; clk             ;
;  DATA_SRAM[8]  ; clk        ; 4.170 ; 4.326 ; Rise       ; clk             ;
;  DATA_SRAM[9]  ; clk        ; 4.140 ; 4.298 ; Rise       ; clk             ;
;  DATA_SRAM[10] ; clk        ; 4.050 ; 4.194 ; Rise       ; clk             ;
;  DATA_SRAM[11] ; clk        ; 4.291 ; 4.451 ; Rise       ; clk             ;
;  DATA_SRAM[12] ; clk        ; 3.981 ; 4.102 ; Rise       ; clk             ;
;  DATA_SRAM[13] ; clk        ; 3.669 ; 3.719 ; Rise       ; clk             ;
;  DATA_SRAM[14] ; clk        ; 3.547 ; 3.588 ; Rise       ; clk             ;
;  DATA_SRAM[15] ; clk        ; 3.660 ; 3.717 ; Rise       ; clk             ;
; adclrc         ; clk        ; 6.754 ; 6.335 ; Rise       ; clk             ;
; bclk           ; clk        ; 4.902 ; 5.181 ; Rise       ; clk             ;
; dacdat         ; clk        ; 4.886 ; 5.153 ; Rise       ; clk             ;
; daclrc         ; clk        ; 6.713 ; 6.302 ; Rise       ; clk             ;
; mclk           ; clk        ; 6.311 ; 5.954 ; Rise       ; clk             ;
; sram_we        ; clk        ; 4.155 ; 4.257 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.207   ; 0.174 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.207   ; 0.174 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -174.21  ; 0.0   ; 0.0      ; 0.0     ; -145.635            ;
;  clk             ; -174.210 ; 0.000 ; N/A      ; N/A     ; -145.635            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; adcdat    ; clk        ; 3.370 ; 3.812 ; Rise       ; clk             ;
; rstn      ; clk        ; 5.800 ; 6.340 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; adcdat    ; clk        ; -1.096 ; -1.800 ; Rise       ; clk             ;
; rstn      ; clk        ; -1.972 ; -2.777 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ADDR[*]        ; clk        ; 12.609 ; 12.633 ; Rise       ; clk             ;
;  ADDR[0]       ; clk        ; 7.599  ; 7.504  ; Rise       ; clk             ;
;  ADDR[1]       ; clk        ; 6.841  ; 6.807  ; Rise       ; clk             ;
;  ADDR[2]       ; clk        ; 7.747  ; 7.706  ; Rise       ; clk             ;
;  ADDR[3]       ; clk        ; 7.275  ; 7.195  ; Rise       ; clk             ;
;  ADDR[4]       ; clk        ; 8.242  ; 8.232  ; Rise       ; clk             ;
;  ADDR[5]       ; clk        ; 9.108  ; 9.003  ; Rise       ; clk             ;
;  ADDR[6]       ; clk        ; 9.260  ; 9.174  ; Rise       ; clk             ;
;  ADDR[7]       ; clk        ; 9.282  ; 9.206  ; Rise       ; clk             ;
;  ADDR[8]       ; clk        ; 9.055  ; 8.959  ; Rise       ; clk             ;
;  ADDR[9]       ; clk        ; 12.583 ; 12.570 ; Rise       ; clk             ;
;  ADDR[10]      ; clk        ; 9.492  ; 9.419  ; Rise       ; clk             ;
;  ADDR[11]      ; clk        ; 10.344 ; 10.303 ; Rise       ; clk             ;
;  ADDR[12]      ; clk        ; 11.202 ; 11.206 ; Rise       ; clk             ;
;  ADDR[13]      ; clk        ; 10.379 ; 10.307 ; Rise       ; clk             ;
;  ADDR[14]      ; clk        ; 10.753 ; 10.651 ; Rise       ; clk             ;
;  ADDR[15]      ; clk        ; 12.239 ; 12.207 ; Rise       ; clk             ;
;  ADDR[16]      ; clk        ; 11.128 ; 11.037 ; Rise       ; clk             ;
;  ADDR[17]      ; clk        ; 10.299 ; 10.130 ; Rise       ; clk             ;
;  ADDR[18]      ; clk        ; 10.131 ; 9.988  ; Rise       ; clk             ;
;  ADDR[19]      ; clk        ; 12.609 ; 12.633 ; Rise       ; clk             ;
; DATA_SRAM[*]   ; clk        ; 8.389  ; 8.348  ; Rise       ; clk             ;
;  DATA_SRAM[0]  ; clk        ; 6.956  ; 6.935  ; Rise       ; clk             ;
;  DATA_SRAM[1]  ; clk        ; 7.181  ; 7.146  ; Rise       ; clk             ;
;  DATA_SRAM[2]  ; clk        ; 7.241  ; 7.192  ; Rise       ; clk             ;
;  DATA_SRAM[3]  ; clk        ; 7.223  ; 7.176  ; Rise       ; clk             ;
;  DATA_SRAM[4]  ; clk        ; 6.932  ; 6.911  ; Rise       ; clk             ;
;  DATA_SRAM[5]  ; clk        ; 7.215  ; 7.169  ; Rise       ; clk             ;
;  DATA_SRAM[6]  ; clk        ; 7.087  ; 7.038  ; Rise       ; clk             ;
;  DATA_SRAM[7]  ; clk        ; 7.886  ; 7.765  ; Rise       ; clk             ;
;  DATA_SRAM[8]  ; clk        ; 8.142  ; 8.132  ; Rise       ; clk             ;
;  DATA_SRAM[9]  ; clk        ; 8.101  ; 8.093  ; Rise       ; clk             ;
;  DATA_SRAM[10] ; clk        ; 7.879  ; 7.893  ; Rise       ; clk             ;
;  DATA_SRAM[11] ; clk        ; 8.389  ; 8.348  ; Rise       ; clk             ;
;  DATA_SRAM[12] ; clk        ; 7.764  ; 7.731  ; Rise       ; clk             ;
;  DATA_SRAM[13] ; clk        ; 7.117  ; 7.067  ; Rise       ; clk             ;
;  DATA_SRAM[14] ; clk        ; 6.855  ; 6.818  ; Rise       ; clk             ;
;  DATA_SRAM[15] ; clk        ; 7.097  ; 7.052  ; Rise       ; clk             ;
; adclrc         ; clk        ; 12.429 ; 12.488 ; Rise       ; clk             ;
; bclk           ; clk        ; 9.632  ; 9.769  ; Rise       ; clk             ;
; dacdat         ; clk        ; 10.259 ; 10.319 ; Rise       ; clk             ;
; daclrc         ; clk        ; 12.379 ; 12.443 ; Rise       ; clk             ;
; mclk           ; clk        ; 11.644 ; 11.750 ; Rise       ; clk             ;
; sram_we        ; clk        ; 8.213  ; 8.078  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ADDR[*]        ; clk        ; 3.519 ; 3.564 ; Rise       ; clk             ;
;  ADDR[0]       ; clk        ; 3.870 ; 3.939 ; Rise       ; clk             ;
;  ADDR[1]       ; clk        ; 3.519 ; 3.564 ; Rise       ; clk             ;
;  ADDR[2]       ; clk        ; 3.961 ; 4.059 ; Rise       ; clk             ;
;  ADDR[3]       ; clk        ; 3.710 ; 3.766 ; Rise       ; clk             ;
;  ADDR[4]       ; clk        ; 4.084 ; 4.151 ; Rise       ; clk             ;
;  ADDR[5]       ; clk        ; 4.202 ; 4.254 ; Rise       ; clk             ;
;  ADDR[6]       ; clk        ; 4.244 ; 4.330 ; Rise       ; clk             ;
;  ADDR[7]       ; clk        ; 4.231 ; 4.314 ; Rise       ; clk             ;
;  ADDR[8]       ; clk        ; 4.098 ; 4.135 ; Rise       ; clk             ;
;  ADDR[9]       ; clk        ; 5.990 ; 6.222 ; Rise       ; clk             ;
;  ADDR[10]      ; clk        ; 4.257 ; 4.338 ; Rise       ; clk             ;
;  ADDR[11]      ; clk        ; 4.702 ; 4.849 ; Rise       ; clk             ;
;  ADDR[12]      ; clk        ; 5.261 ; 5.394 ; Rise       ; clk             ;
;  ADDR[13]      ; clk        ; 4.585 ; 4.719 ; Rise       ; clk             ;
;  ADDR[14]      ; clk        ; 4.725 ; 4.868 ; Rise       ; clk             ;
;  ADDR[15]      ; clk        ; 5.609 ; 5.789 ; Rise       ; clk             ;
;  ADDR[16]      ; clk        ; 4.825 ; 4.965 ; Rise       ; clk             ;
;  ADDR[17]      ; clk        ; 4.338 ; 4.401 ; Rise       ; clk             ;
;  ADDR[18]      ; clk        ; 4.227 ; 4.281 ; Rise       ; clk             ;
;  ADDR[19]      ; clk        ; 5.810 ; 6.027 ; Rise       ; clk             ;
; DATA_SRAM[*]   ; clk        ; 3.547 ; 3.588 ; Rise       ; clk             ;
;  DATA_SRAM[0]  ; clk        ; 3.611 ; 3.664 ; Rise       ; clk             ;
;  DATA_SRAM[1]  ; clk        ; 3.700 ; 3.765 ; Rise       ; clk             ;
;  DATA_SRAM[2]  ; clk        ; 3.735 ; 3.798 ; Rise       ; clk             ;
;  DATA_SRAM[3]  ; clk        ; 3.726 ; 3.789 ; Rise       ; clk             ;
;  DATA_SRAM[4]  ; clk        ; 3.590 ; 3.643 ; Rise       ; clk             ;
;  DATA_SRAM[5]  ; clk        ; 3.720 ; 3.783 ; Rise       ; clk             ;
;  DATA_SRAM[6]  ; clk        ; 3.658 ; 3.711 ; Rise       ; clk             ;
;  DATA_SRAM[7]  ; clk        ; 4.009 ; 4.092 ; Rise       ; clk             ;
;  DATA_SRAM[8]  ; clk        ; 4.170 ; 4.326 ; Rise       ; clk             ;
;  DATA_SRAM[9]  ; clk        ; 4.140 ; 4.298 ; Rise       ; clk             ;
;  DATA_SRAM[10] ; clk        ; 4.050 ; 4.194 ; Rise       ; clk             ;
;  DATA_SRAM[11] ; clk        ; 4.291 ; 4.451 ; Rise       ; clk             ;
;  DATA_SRAM[12] ; clk        ; 3.981 ; 4.102 ; Rise       ; clk             ;
;  DATA_SRAM[13] ; clk        ; 3.669 ; 3.719 ; Rise       ; clk             ;
;  DATA_SRAM[14] ; clk        ; 3.547 ; 3.588 ; Rise       ; clk             ;
;  DATA_SRAM[15] ; clk        ; 3.660 ; 3.717 ; Rise       ; clk             ;
; adclrc         ; clk        ; 6.754 ; 6.335 ; Rise       ; clk             ;
; bclk           ; clk        ; 4.902 ; 5.181 ; Rise       ; clk             ;
; dacdat         ; clk        ; 4.886 ; 5.153 ; Rise       ; clk             ;
; daclrc         ; clk        ; 6.713 ; 6.302 ; Rise       ; clk             ;
; mclk           ; clk        ; 6.311 ; 5.954 ; Rise       ; clk             ;
; sram_we        ; clk        ; 4.155 ; 4.257 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sram_ce       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_oe       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_we       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_lb       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_ub       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mclk          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bclk          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adclrc        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; daclrc        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dacdat        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[19]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[18]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[17]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[16]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; DATA_SRAM[15]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[14]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[13]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[12]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[11]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[10]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[9]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[8]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rstn                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adcdat                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sram_ce       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_oe       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_we       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_lb       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_ub       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; mclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; bclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; adclrc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; daclrc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; dacdat        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[19]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ADDR[18]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; ADDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ADDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ADDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sram_ce       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_oe       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_we       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_lb       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_ub       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; mclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; bclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; adclrc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; daclrc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; dacdat        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[19]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ADDR[18]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ADDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ADDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ADDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sram_ce       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_oe       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_we       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_lb       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_ub       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; mclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; bclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; adclrc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; daclrc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dacdat        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADDR[19]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ADDR[18]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ADDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ADDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ADDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1042     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1042     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 113   ; 113  ;
; Unconstrained Output Ports      ; 42    ; 42   ;
; Unconstrained Output Port Paths ; 256   ; 256  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Wed Oct 06 15:38:34 2021
Info: Command: quartus_sta SRAM_TEST -c SRAM_TEST
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SRAM_TEST.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.207
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.207      -174.210 clk 
Info (332146): Worst-case hold slack is 0.386
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.386         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -145.635 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.907
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.907      -146.376 clk 
Info (332146): Worst-case hold slack is 0.339
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.339         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -145.635 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.597
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.597       -31.279 clk 
Info (332146): Worst-case hold slack is 0.174
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.174         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -121.303 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4685 megabytes
    Info: Processing ended: Wed Oct 06 15:38:41 2021
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:03


