
# TopoSizing: An LLM-aided Framework of Topology-based Understanding and Sizing for AMS Circuits

**Korean Title:** TopoSizing: AMS 회로에 대한 위상 기반 이해와 크기 조정을 위한 LLM 보조 프레임워크

## 📋 메타데이터

**Links**: [[daily/2025-09-18|2025-09-18]] [[keywords/evolved/Hierarchical device-module-stage representation|Hierarchical device-module-stage representation]] [[keywords/broad/LLM|LLM]] [[keywords/broad/Bayesian optimization|Bayesian optimization]] [[keywords/specific/Graph algorithms|Graph algorithms]] [[keywords/unique/TopoSizing|TopoSizing]] [[categories/cs.LG|cs.LG]]

## 🏷️ 카테고리화된 키워드
**🚀 Evolved Concepts**: Hierarchical device-module-stage representation
**🔬 Broad Technical**: LLM, Bayesian optimization
**🔗 Specific Connectable**: Graph algorithms
**⭐ Unique Technical**: TopoSizing

**ArXiv ID**: [2509.14169](https://arxiv.org/abs/2509.14169)
**Published**: 2025-09-18
**Category**: cs.LG
**PDF**: [Download](https://arxiv.org/pdf/2509.14169.pdf)


## 🏷️ 추출된 키워드



`LLM` • 

`Bayesian Optimization` • 

`Graph Algorithms` • 

`TopoSizing` • 

`Hierarchical Device-Module-Stage Representation`



## 📋 저자 정보

**Authors:** 

## 📄 Abstract (원문)

arXiv:2509.14169v1 Announce Type: new 
Abstract: Analog and mixed-signal circuit design remains challenging due to the shortage of high-quality data and the difficulty of embedding domain knowledge into automated flows. Traditional black-box optimization achieves sampling efficiency but lacks circuit understanding, which often causes evaluations to be wasted in low-value regions of the design space. In contrast, learning-based methods embed structural knowledge but are case-specific and costly to retrain. Recent attempts with large language models show potential, yet they often rely on manual intervention, limiting generality and transparency. We propose TopoSizing, an end-to-end framework that performs robust circuit understanding directly from raw netlists and translates this knowledge into optimization gains. Our approach first applies graph algorithms to organize circuits into a hierarchical device-module-stage representation. LLM agents then execute an iterative hypothesis-verification-refinement loop with built-in consistency checks, producing explicit annotations. Verified insights are integrated into Bayesian optimization through LLM-guided initial sampling and stagnation-triggered trust-region updates, improving efficiency while preserving feasibility.

## 🔍 Abstract (한글 번역)

arXiv:2509.14169v1 발표 유형: 새로운
요약: 아날로그 및 혼합 신호 회로 설계는 고품질 데이터의 부족과 도메인 지식을 자동화된 흐름에 포함하는 어려움으로 인해 여전히 어려움을 겪고 있습니다. 전통적인 블랙박스 최적화는 샘플링 효율성을 달성하지만 회로 이해력이 부족하여 설계 공간의 낮은 가치 영역에서 평가가 낭비되는 경우가 종종 있습니다. 반면, 학습 기반 방법은 구조적 지식을 포함하지만 사례별이며 재교육 비용이 많이 듭니다. 최근 대형 언어 모델을 사용한 시도는 잠재력을 보여주지만 종종 수동 개입에 의존하여 일반성과 투명성을 제한합니다. 우리는 TopoSizing을 제안합니다. 이는 원시 넷리스트에서 직접 강력한 회로 이해를 수행하고 이 지식을 최적화 이득으로 변환합니다. 우리의 접근 방식은 먼저 회로를 계층적 장치-모듈-단계 표현으로 구성하기 위해 그래프 알고리즘을 적용합니다. LLM 에이전트는 내장된 일관성 검사를 통해 반복적인 가설-확인-정제 루프를 실행하여 명시적 주석을 생성합니다. 확인된 통찰력은 LLM-지도 초기 샘플링 및 정체 지역 트리거 업데이트를 통해 베이지안 최적화에 통합되어 효율성을 향상시키면서 타당성을 유지합니다.

## 📝 요약

고품질 데이터 부족과 도메인 지식을 자동화된 흐름에 통합하는 어려움으로 아날로그 및 혼합 신호 회로 설계는 여전히 어렵습니다. 기존의 블랙박스 최적화는 샘플링 효율성을 달성하지만 회로 이해가 부족하여 설계 공간의 낮은 가치 영역에서 평가가 낭비되는 경우가 많습니다. 반면, 학습 기반 방법은 구조적 지식을 통합하지만 경우에 따라 특정하며 재학습 비용이 높습니다. 본 논문에서는 TopoSizing이라는 프레임워크를 제안합니다. 이는 회로를 계층적 장치-모듈-단계 표현으로 구성하기 위해 그래프 알고리즘을 적용하고, LLM 에이전트가 내재된 일관성 검사를 통해 반복적 가설-검증-정제 루프를 실행하여 명시적 주석을 생성합니다. 이를 통해 회로 이해를 강화하고 최적화 효율성을 향상시키면서 타당성을 유지합니다.

## 🎯 주요 포인트


- 1. 아날로그 및 혼합 신호 회로 설계의 어려움

- 2. TopoSizing 프레임워크의 회로 이해 및 최적화 기능

- 3. 그래프 알고리즘을 활용한 회로 구조화

- 4. LLM 에이전트를 통한 가설-확인-정제 루프

- 5. 베이지안 최적화를 통한 효율성 향상과 타당성 유지


---

*Generated on 2025-09-18 16:40:08*