# ΑΣΚΗΣΗ 1
Πίνακας καθυστερίσεων:


# ΑΣΚΗΣΗ 2


# ΑΣΚΗΣΗ 3
Τα παραδοτέα σχηματικά είναι τα DESIGN_ASK3_SINGLE και DESIGN_ASK3_DOUBLE. 
Για την επιλογή μόνο ενός επιπέδου για διαδρόμιση άλλαξα τα Nets από το
Database Spreadsheets.

# ΑΣΚΗΣΗ 4

# ΑΣΚΗΣΗ 5

1. Έχει υλοποιηθεί στο count4b.v

2. Έχει υλοποιηθεί στο count8b.v. H είσοδος επίτρεψης του high order nibble 
έχει συνδεθεί με το and των 4 ψηφίων του lower order nibble.

3. Έχει υλοποιηθεί στο testCount8b.v. Είναι αντιγραφή του testcounter.v.

4. Ο μετρητής λειτούργησε όπως περίμενα.

5. Υλοποίηση στο φάκελο syncCounter8Bit

6. Υλοποίηση στο φάκελο delayCounter8Bit. Η καθυστέρηση του μετρητή 8 ψηφίων 
θα είναι ίδια με αυτή του μετρητή 4 ψηφίων, αφού ο high order μετρητής δεν 
περιμένει τα αποτελέσματα του low order στον ίδιο κύκλο. Αφού το ρολόι 
Αν υποθέσουμε ότι μια "χρονική στιγμή" είναι ένας κύκλος ρολογιού στη μέγιστη 
συχνότητα του FPGA 100MHz τότε αν το module έχει καθυστέρηση 20 στιγμές 
η μέγιστη συχνότητα λειτουργίας του θα είναι 100MHz/20 = 5MHz

# ΑΣΚΗΣΗ 6

1. Υλοποίηση στο φάκελο readBinary. Η χειρότερη καθυστέρηση είναι 12.295ns, άρα
η μέγιστη συχνότητα λειτουργίας είναι ΤΟΔΟ

2. Υλοποίηση στο φάκελο multiplypos για τη περίπτωση α και multiplyneg για 
τη περίπτωση β. Η χειρότερη καθυστέρηση είναι 13.198ns για τη περίπτωση α και 
12.309 για τη β, άρα η μέγιστη συχνότητα λειτουργίας είναι ΤΟΔΟ

Το αρχείο προγραμματισμού σε κάθε περίπτωση είναι όνομασμένο top.ucf.

# ΑΣΚΗΣΗ 7

# ΑΣΚΗΣΗ 8

