TimeQuest Timing Analyzer report for oldmips
Fri Dec 09 14:08:13 2016
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Slow 1200mV 0C Model Metastability Report
 31. Fast 1200mV 0C Model Setup Summary
 32. Fast 1200mV 0C Model Hold Summary
 33. Fast 1200mV 0C Model Recovery Summary
 34. Fast 1200mV 0C Model Removal Summary
 35. Fast 1200mV 0C Model Minimum Pulse Width Summary
 36. Fast 1200mV 0C Model Setup: 'clk'
 37. Fast 1200mV 0C Model Hold: 'clk'
 38. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Fast 1200mV 0C Model Metastability Report
 42. Multicorner Timing Analysis Summary
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths
 55. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; oldmips                                            ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; oldmips.sdc   ; OK     ; Fri Dec 09 14:08:11 2016 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 122.01 MHz ; 122.01 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 1.804 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.429 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 4.627 ; 0.000                             ;
+-------+-------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                                                ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.804 ; cpu:mips1|regr:reg_wrreg|out[1]                                                                          ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.080     ; 8.114      ;
; 1.922 ; cpu:mips1|regr:reg_wrreg|out[1]                                                                          ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.090     ; 7.986      ;
; 1.996 ; cpu:mips1|regr:reg_wrreg|out[0]                                                                          ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.080     ; 7.922      ;
; 2.096 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]                                                                       ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.081     ; 7.821      ;
; 2.114 ; cpu:mips1|regr:reg_wrreg|out[0]                                                                          ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.090     ; 7.794      ;
; 2.214 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]                                                                       ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.091     ; 7.693      ;
; 2.244 ; cpu:mips1|regr:reg_wrreg|out[1]                                                                          ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.079     ; 7.675      ;
; 2.436 ; cpu:mips1|regr:reg_wrreg|out[0]                                                                          ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.079     ; 7.483      ;
; 2.512 ; cpu:mips1|regr:regr_s2_rs|out[0]                                                                         ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.080     ; 7.406      ;
; 2.513 ; cpu:mips1|regr:regr_s2_rs|out[0]                                                                         ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.090     ; 7.395      ;
; 2.527 ; cpu:mips1|regr:reg_wrreg|out[1]                                                                          ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.079     ; 7.392      ;
; 2.536 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]                                                                       ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.080     ; 7.382      ;
; 2.560 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]                                                                       ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.081     ; 7.357      ;
; 2.658 ; cpu:mips1|regr:regr_s2_rs|out[0]                                                                         ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.079     ; 7.261      ;
; 2.663 ; cpu:mips1|regr:reg_wrreg_s4|out[0]                                                                       ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.081     ; 7.254      ;
; 2.678 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]                                                                       ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.091     ; 7.229      ;
; 2.685 ; cpu:mips1|regr:reg_wrreg|out[3]                                                                          ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.080     ; 7.233      ;
; 2.719 ; cpu:mips1|regr:reg_wrreg|out[0]                                                                          ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.079     ; 7.200      ;
; 2.738 ; cpu:mips1|regr:reg_wrreg_s4|out[1]                                                                       ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.075     ; 7.185      ;
; 2.739 ; cpu:mips1|regr:reg_wrreg_s4|out[1]                                                                       ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.085     ; 7.174      ;
; 2.781 ; cpu:mips1|regr:reg_wrreg_s4|out[0]                                                                       ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.091     ; 7.126      ;
; 2.803 ; cpu:mips1|regr:reg_wrreg|out[3]                                                                          ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.090     ; 7.105      ;
; 2.819 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]                                                                       ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.080     ; 7.099      ;
; 2.845 ; cpu:mips1|regr:regr_s2_rs|out[1]                                                                         ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.080     ; 7.073      ;
; 2.846 ; cpu:mips1|regr:regr_s2_rs|out[1]                                                                         ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.090     ; 7.062      ;
; 2.877 ; cpu:mips1|regr:reg_s2_rt_rd|out[8]                                                                       ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.081     ; 7.040      ;
; 2.884 ; cpu:mips1|regr:reg_wrreg_s4|out[1]                                                                       ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.074     ; 7.040      ;
; 2.991 ; cpu:mips1|regr:regr_s2_rs|out[1]                                                                         ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.079     ; 6.928      ;
; 2.995 ; cpu:mips1|regr:reg_s2_rt_rd|out[8]                                                                       ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.091     ; 6.912      ;
; 3.000 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]                                                                       ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.080     ; 6.918      ;
; 3.085 ; cpu:mips1|regr:regr_s2_rs|out[3]                                                                         ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.080     ; 6.833      ;
; 3.099 ; cpu:mips1|regr:regr_s2_rs|out[3]                                                                         ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.090     ; 6.809      ;
; 3.103 ; cpu:mips1|regr:reg_wrreg_s4|out[0]                                                                       ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.080     ; 6.815      ;
; 3.125 ; cpu:mips1|regr:reg_wrreg|out[3]                                                                          ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.079     ; 6.794      ;
; 3.151 ; cpu:mips1|regr:regr_s2_rs|out[0]                                                                         ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.079     ; 6.768      ;
; 3.244 ; cpu:mips1|regr:regr_s2_rs|out[3]                                                                         ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.079     ; 6.675      ;
; 3.283 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]                                                                       ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.080     ; 6.635      ;
; 3.317 ; cpu:mips1|regr:reg_s2_rt_rd|out[8]                                                                       ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.080     ; 6.601      ;
; 3.358 ; cpu:mips1|regr:reg_wrreg_s4|out[1]                                                                       ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.074     ; 6.566      ;
; 3.379 ; cpu:mips1|regr:reg_wrreg_s4|out[3]                                                                       ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.081     ; 6.538      ;
; 3.386 ; cpu:mips1|regr:reg_wrreg_s4|out[3]                                                                       ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.091     ; 6.521      ;
; 3.386 ; cpu:mips1|regr:reg_wrreg_s4|out[0]                                                                       ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.080     ; 6.532      ;
; 3.408 ; cpu:mips1|regr:reg_wrreg|out[3]                                                                          ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.079     ; 6.511      ;
; 3.484 ; cpu:mips1|regr:regr_s2_rs|out[1]                                                                         ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.079     ; 6.435      ;
; 3.531 ; cpu:mips1|regr:reg_wrreg_s4|out[3]                                                                       ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.080     ; 6.387      ;
; 3.600 ; cpu:mips1|regr:reg_s2_rt_rd|out[8]                                                                       ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.080     ; 6.318      ;
; 3.679 ; cpu:mips1|regr:regr_s2_rs|out[3]                                                                         ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.079     ; 6.240      ;
; 3.973 ; cpu:mips1|regr:reg_wrreg_s4|out[3]                                                                       ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.080     ; 5.945      ;
; 4.135 ; cpu:mips1|regr:reg_alurslt_s4|out[0]                                                                     ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.081     ; 5.782      ;
; 4.185 ; cpu:mips1|regr:reg_s2_control|out[0]                                                                     ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.081     ; 5.732      ;
; 4.206 ; cpu:mips1|regr:reg_alurslt_s4|out[0]                                                                     ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.091     ; 5.701      ;
; 4.307 ; cpu:mips1|regr:reg_s2_mem|out[0]                                                                         ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.077     ; 5.614      ;
; 4.353 ; cpu:mips1|regr:reg_s2_mem|out[32]                                                                        ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.080     ; 5.565      ;
; 4.360 ; cpu:mips1|regr:reg_s2_mem|out[2]                                                                         ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.076     ; 5.562      ;
; 4.419 ; cpu:mips1|regr:reg_s2_mem|out[0]                                                                         ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.087     ; 5.492      ;
; 4.435 ; cpu:mips1|regr:reg_s2_mem|out[32]                                                                        ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.090     ; 5.473      ;
; 4.439 ; cpu:mips1|regr:reg_alurslt_s4|out[2]                                                                     ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.079     ; 5.480      ;
; 4.460 ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:mips1|regr:reg_s2_mem|out[3]                                                                         ; clk          ; clk         ; 10.000       ; -0.449     ; 5.089      ;
; 4.528 ; cpu:mips1|regr:reg_alurslt_s4|out[0]                                                                     ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.080     ; 5.390      ;
; 4.530 ; cpu:mips1|regr:reg_s2_mem|out[34]                                                                        ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.079     ; 5.389      ;
; 4.552 ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.081     ; 5.365      ;
; 4.584 ; cpu:mips1|regr:reg_alurslt_s4|out[1]                                                                     ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.079     ; 5.335      ;
; 4.598 ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.070     ; 5.330      ;
; 4.616 ; cpu:mips1|regr:reg_s2_mem|out[1]                                                                         ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.076     ; 5.306      ;
; 4.617 ; cpu:mips1|pc[8]                                                                                          ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[2]                                                                 ; clk          ; clk         ; 10.000       ; -0.080     ; 5.301      ;
; 4.622 ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.091     ; 5.285      ;
; 4.630 ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:mips1|regr:reg_s2_mem|out[1]                                                                         ; clk          ; clk         ; 10.000       ; -0.449     ; 4.919      ;
; 4.647 ; cpu:mips1|pc[8]                                                                                          ; cpu:mips1|regr:regr_im_s2|out[17]                                                                        ; clk          ; clk         ; 10.000       ; -0.073     ; 5.278      ;
; 4.678 ; cpu:mips1|regr:reg_s2_control|out[0]                                                                     ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.092     ; 5.228      ;
; 4.702 ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:mips1|regr:reg_s2_mem|out[0]                                                                         ; clk          ; clk         ; 10.000       ; -0.449     ; 4.847      ;
; 4.714 ; cpu:mips1|regr:reg_alurslt_s4|out[1]                                                                     ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.090     ; 5.194      ;
; 4.735 ; cpu:mips1|regr:reg_s2_mem|out[1]                                                                         ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.087     ; 5.176      ;
; 4.736 ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.081     ; 5.181      ;
; 4.741 ; cpu:mips1|regr:reg_s2_mem|out[0]                                                                         ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.076     ; 5.181      ;
; 4.746 ; cpu:mips1|regr:reg_alurslt_s4|out[1]                                                                     ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.079     ; 5.173      ;
; 4.754 ; cpu:mips1|regr:reg_s2_mem|out[33]                                                                        ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.079     ; 5.165      ;
; 4.757 ; cpu:mips1|regr:reg_s2_mem|out[32]                                                                        ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.079     ; 5.162      ;
; 4.760 ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.070     ; 5.168      ;
; 4.778 ; cpu:mips1|regr:reg_s2_mem|out[1]                                                                         ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.076     ; 5.144      ;
; 4.804 ; cpu:mips1|regr:reg_s2_control|out[0]                                                                     ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.081     ; 5.113      ;
; 4.826 ; cpu:mips1|pc[9]                                                                                          ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[2]                                                                 ; clk          ; clk         ; 10.000       ; -0.080     ; 5.092      ;
; 4.856 ; cpu:mips1|regr:reg_alurslt_s4|out[0]                                                                     ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.080     ; 5.062      ;
; 4.856 ; cpu:mips1|pc[9]                                                                                          ; cpu:mips1|regr:regr_im_s2|out[17]                                                                        ; clk          ; clk         ; 10.000       ; -0.073     ; 5.069      ;
; 4.859 ; cpu:mips1|pc[8]                                                                                          ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 10.000       ; 0.278      ; 5.457      ;
; 4.886 ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.080     ; 5.032      ;
; 4.891 ; cpu:mips1|pc[7]                                                                                          ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[2]                                                                 ; clk          ; clk         ; 10.000       ; -0.080     ; 5.027      ;
; 4.892 ; cpu:mips1|regr:reg_s2_mem|out[33]                                                                        ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.090     ; 5.016      ;
; 4.916 ; cpu:mips1|regr:reg_s2_mem|out[33]                                                                        ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.079     ; 5.003      ;
; 4.921 ; cpu:mips1|pc[7]                                                                                          ; cpu:mips1|regr:regr_im_s2|out[17]                                                                        ; clk          ; clk         ; 10.000       ; -0.073     ; 5.004      ;
; 4.929 ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:mips1|regr:reg_s2_mem|out[33]                                                                        ; clk          ; clk         ; 10.000       ; -0.428     ; 4.641      ;
; 4.937 ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:mips1|regr:reg_s2_mem|out[2]                                                                         ; clk          ; clk         ; 10.000       ; -0.449     ; 4.612      ;
; 4.941 ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:mips1|regr:reg_s2_mem|out[34]                                                                        ; clk          ; clk         ; 10.000       ; -0.428     ; 4.629      ;
; 4.944 ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.080     ; 4.974      ;
; 4.965 ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:mips1|regr:reg_s2_mem|out[35]                                                                        ; clk          ; clk         ; 10.000       ; -0.428     ; 4.605      ;
; 4.985 ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:mips1|regr:reg_s2_mem|out[32]                                                                        ; clk          ; clk         ; 10.000       ; -0.428     ; 4.585      ;
; 4.992 ; cpu:mips1|regr:reg_s2_control|out[0]                                                                     ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.082     ; 4.924      ;
; 5.029 ; cpu:mips1|regr:reg_s2_mem|out[35]                                                                        ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.079     ; 4.890      ;
; 5.030 ; cpu:mips1|regr:reg_s2_mem|out[0]                                                                         ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.076     ; 4.892      ;
; 5.030 ; cpu:mips1|regr:reg_s2_mem|out[2]                                                                         ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.076     ; 4.892      ;
; 5.037 ; cpu:mips1|pc[8]                                                                                          ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 10.000       ; 0.295      ; 5.296      ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                  ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.429 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[40] ; cpu:mips1|regr:reg_s2_mem|out[3]                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.695      ;
; 0.430 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[42] ; cpu:mips1|regr:reg_s2_mem|out[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.696      ;
; 0.448 ; cpu:mips1|pc[9]                           ; cpu:mips1|pc[9]                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.715      ;
; 0.452 ; cpu:mips1|regr:regr_s2_rs|out[1]          ; cpu:mips1|regr:reg_wrreg|out[1]                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.719      ;
; 0.452 ; cpu:mips1|regr:regr_s2_rs|out[1]          ; cpu:mips1|regr:reg_wrreg|out[3]                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.719      ;
; 0.496 ; cpu:mips1|pc[6]                           ; cpu:mips1|regr:regr_im_s2|out[24]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.763      ;
; 0.543 ; cpu:mips1|regr:reg_alurslt_s4|out[2]      ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.434      ; 1.199      ;
; 0.577 ; cpu:mips1|regr:regr_s2_rs|out[3]          ; cpu:mips1|regr:reg_wrreg|out[0]                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.844      ;
; 0.578 ; cpu:mips1|regr:reg_wrreg_s4|out[1]        ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.433      ; 1.233      ;
; 0.588 ; cpu:mips1|regr:reg_alurslt_s4|out[3]      ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.434      ; 1.244      ;
; 0.594 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[11] ; cpu:mips1|regr:reg_s2_mem|out[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.860      ;
; 0.597 ; cpu:mips1|pc[4]                           ; cpu:mips1|regr:regr_im_s2|out[24]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.864      ;
; 0.618 ; cpu:mips1|regr:reg_wrreg_s4|out[0]        ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.444      ; 1.284      ;
; 0.627 ; cpu:mips1|regr:reg_alurslt|out[0]         ; cpu:mips1|regr:reg_alurslt_s4|out[0]                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.894      ;
; 0.629 ; cpu:mips1|regr:reg_wrreg_s4|out[0]        ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.895      ;
; 0.640 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[41] ; cpu:mips1|regr:reg_s2_mem|out[34]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.906      ;
; 0.640 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[40] ; cpu:mips1|regr:reg_s2_mem|out[35]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.906      ;
; 0.642 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[42] ; cpu:mips1|regr:reg_s2_mem|out[33]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.908      ;
; 0.655 ; cpu:mips1|pc[2]                           ; cpu:mips1|pc[2]                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.922      ;
; 0.665 ; cpu:mips1|pc[8]                           ; cpu:mips1|pc[8]                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.932      ;
; 0.666 ; cpu:mips1|pc[7]                           ; cpu:mips1|pc[7]                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.933      ;
; 0.688 ; cpu:mips1|pc[3]                           ; cpu:mips1|pc[3]                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.955      ;
; 0.692 ; cpu:mips1|pc[5]                           ; cpu:mips1|pc[5]                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.959      ;
; 0.694 ; cpu:mips1|pc[5]                           ; cpu:mips1|regr:regr_im_s2|out[24]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.961      ;
; 0.697 ; cpu:mips1|pc[4]                           ; cpu:mips1|pc[4]                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.964      ;
; 0.708 ; cpu:mips1|pc[6]                           ; cpu:mips1|pc[6]                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.975      ;
; 0.764 ; cpu:mips1|regr:reg_alurslt_s4|out[2]      ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[41]                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.031      ;
; 0.765 ; cpu:mips1|regr:reg_alurslt_s4|out[2]      ; cpu:mips1|regm:regm1|mem[11][2]                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.767 ; cpu:mips1|regr:reg_wrreg_s4|out[1]        ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.034      ;
; 0.799 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[41] ; cpu:mips1|regr:reg_s2_mem|out[2]                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.065      ;
; 0.803 ; cpu:mips1|pc[6]                           ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.460      ;
; 0.810 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[11] ; cpu:mips1|regr:reg_s2_mem|out[32]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.076      ;
; 0.810 ; cpu:mips1|regr:reg_alurslt_s4|out[2]      ; cpu:mips1|regr:reg_s2_mem|out[34]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.077      ;
; 0.823 ; cpu:mips1|regr:reg_wrreg_s4|out[1]        ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.090      ;
; 0.861 ; cpu:mips1|regr:reg_alurslt_s4|out[1]      ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.452      ; 1.535      ;
; 0.863 ; cpu:mips1|regr:reg_wrreg_s4|out[3]        ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.445      ; 1.530      ;
; 0.864 ; cpu:mips1|regr:reg_alurslt_s4|out[3]      ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.452      ; 1.538      ;
; 0.877 ; cpu:mips1|regr:reg_alurslt_s4|out[2]      ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.452      ; 1.551      ;
; 0.878 ; cpu:mips1|regr:reg_alurslt_s4|out[1]      ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.434      ; 1.534      ;
; 0.890 ; cpu:mips1|pc[4]                           ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.547      ;
; 0.930 ; cpu:mips1|regr:reg_wrreg_s4|out[1]        ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.433      ; 1.585      ;
; 0.963 ; cpu:mips1|pc[2]                           ; cpu:mips1|pc[3]                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.230      ;
; 0.966 ; cpu:mips1|regr:reg_alurslt_s4|out[1]      ; cpu:mips1|regm:regm1|mem[11][1]                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.233      ;
; 0.966 ; cpu:mips1|regr:reg_alurslt_s4|out[1]      ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[42]                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.233      ;
; 0.968 ; cpu:mips1|pc[2]                           ; cpu:mips1|pc[4]                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.235      ;
; 0.972 ; cpu:mips1|regr:reg_alurslt_s4|out[3]      ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[40]                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.239      ;
; 0.975 ; cpu:mips1|regr:reg_alurslt_s4|out[3]      ; cpu:mips1|regm:regm1|mem[11][3]                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.242      ;
; 0.983 ; cpu:mips1|pc[7]                           ; cpu:mips1|pc[8]                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.250      ;
; 0.990 ; cpu:mips1|regr:reg_alurslt_s4|out[0]      ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; 0.077      ; 1.253      ;
; 0.992 ; cpu:mips1|regr:reg_alurslt_s4|out[0]      ; cpu:mips1|regm:regm1|mem[9][0]                                                                           ; clk          ; clk         ; 0.000        ; 0.077      ; 1.255      ;
; 0.992 ; cpu:mips1|pc[8]                           ; cpu:mips1|pc[9]                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.259      ;
; 1.001 ; cpu:mips1|pc[5]                           ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.658      ;
; 1.004 ; cpu:mips1|regr:regr_im_s2|out[1]          ; cpu:mips1|regr:reg_s2_seimm|out[1]                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.271      ;
; 1.006 ; cpu:mips1|pc[3]                           ; cpu:mips1|pc[4]                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.273      ;
; 1.007 ; cpu:mips1|regr:reg_wrreg|out[0]           ; cpu:mips1|regr:reg_wrreg_s4|out[0]                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.275      ;
; 1.009 ; cpu:mips1|pc[5]                           ; cpu:mips1|pc[6]                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.276      ;
; 1.015 ; cpu:mips1|regr:reg_alurslt_s4|out[1]      ; cpu:mips1|regr:reg_s2_mem|out[33]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.282      ;
; 1.021 ; cpu:mips1|regr:reg_alurslt_s4|out[3]      ; cpu:mips1|regr:reg_s2_mem|out[35]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.288      ;
; 1.024 ; cpu:mips1|pc[4]                           ; cpu:mips1|pc[5]                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.291      ;
; 1.029 ; cpu:mips1|pc[4]                           ; cpu:mips1|pc[6]                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.296      ;
; 1.032 ; cpu:mips1|regr:regr_im_s2|out[22]         ; cpu:mips1|regr:regr_s2_rs|out[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.297      ;
; 1.035 ; cpu:mips1|pc[6]                           ; cpu:mips1|pc[7]                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.302      ;
; 1.040 ; cpu:mips1|pc[6]                           ; cpu:mips1|pc[8]                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.307      ;
; 1.042 ; cpu:mips1|regr:reg_alurslt_s4|out[0]      ; cpu:mips1|regr:reg_s2_mem|out[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.077      ; 1.305      ;
; 1.043 ; cpu:mips1|regr:regr_im_s2|out[19]         ; cpu:mips1|regr:reg_s2_rt_rd|out[8]                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.309      ;
; 1.047 ; cpu:mips1|regr:regr_im_s2|out[29]         ; cpu:mips1|regr:reg_s2_control|out[0]                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.314      ;
; 1.056 ; cpu:mips1|pc[7]                           ; cpu:mips1|regr:regr_im_s2|out[24]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.323      ;
; 1.061 ; cpu:mips1|regr:regr_im_s2|out[21]         ; cpu:mips1|regr:regr_s2_rs|out[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.326      ;
; 1.064 ; cpu:mips1|pc[6]                           ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[4]                                                                 ; clk          ; clk         ; 0.000        ; 0.088      ; 1.338      ;
; 1.073 ; cpu:mips1|pc[6]                           ; cpu:mips1|regr:regr_im_s2|out[21]                                                                        ; clk          ; clk         ; 0.000        ; 0.088      ; 1.347      ;
; 1.084 ; cpu:mips1|regr:reg_s2_rt_rd|out[8]        ; cpu:mips1|regr:reg_wrreg|out[3]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.350      ;
; 1.085 ; cpu:mips1|pc[8]                           ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[2]                                                                 ; clk          ; clk         ; 0.000        ; 0.088      ; 1.359      ;
; 1.085 ; cpu:mips1|pc[8]                           ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[8]                                                                 ; clk          ; clk         ; 0.000        ; 0.088      ; 1.359      ;
; 1.085 ; cpu:mips1|pc[8]                           ; cpu:mips1|regr:regr_im_s2|out[29]                                                                        ; clk          ; clk         ; 0.000        ; 0.088      ; 1.359      ;
; 1.086 ; cpu:mips1|pc[8]                           ; cpu:mips1|regr:regr_im_s2|out[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.088      ; 1.360      ;
; 1.089 ; cpu:mips1|pc[2]                           ; cpu:mips1|pc[5]                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.356      ;
; 1.094 ; cpu:mips1|pc[2]                           ; cpu:mips1|pc[6]                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.361      ;
; 1.096 ; cpu:mips1|regr:reg_wrreg|out[3]           ; cpu:mips1|regr:reg_wrreg_s4|out[3]                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.364      ;
; 1.104 ; cpu:mips1|pc[7]                           ; cpu:mips1|pc[9]                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.371      ;
; 1.110 ; cpu:mips1|regr:reg_wrreg_s4|out[3]        ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.377      ;
; 1.127 ; cpu:mips1|pc[3]                           ; cpu:mips1|pc[5]                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.129 ; cpu:mips1|regr:reg_wrreg_s4|out[0]        ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.074      ; 1.389      ;
; 1.130 ; cpu:mips1|pc[5]                           ; cpu:mips1|pc[7]                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.397      ;
; 1.132 ; cpu:mips1|pc[7]                           ; cpu:mips1|regr:regr_im_s2|out[22]                                                                        ; clk          ; clk         ; 0.000        ; 0.088      ; 1.406      ;
; 1.132 ; cpu:mips1|pc[3]                           ; cpu:mips1|pc[6]                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.399      ;
; 1.135 ; cpu:mips1|pc[5]                           ; cpu:mips1|pc[8]                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.150 ; cpu:mips1|pc[4]                           ; cpu:mips1|pc[7]                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.155 ; cpu:mips1|pc[4]                           ; cpu:mips1|pc[8]                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.422      ;
; 1.156 ; cpu:mips1|regr:reg_wrreg_s4|out[0]        ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.426      ; 1.804      ;
; 1.161 ; cpu:mips1|pc[6]                           ; cpu:mips1|pc[9]                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.428      ;
; 1.170 ; cpu:mips1|regr:reg_alurslt_s4|out[0]      ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.433      ; 1.825      ;
; 1.177 ; cpu:mips1|regr:reg_wrreg_s4|out[3]        ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.427      ; 1.826      ;
; 1.178 ; cpu:mips1|pc[8]                           ; cpu:mips1|regr:regr_im_s2|out[24]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.445      ;
; 1.184 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]        ; cpu:mips1|regr:reg_wrreg|out[0]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.450      ;
; 1.201 ; cpu:mips1|pc[9]                           ; cpu:mips1|regr:regr_im_s2|out[22]                                                                        ; clk          ; clk         ; 0.000        ; 0.088      ; 1.475      ;
; 1.204 ; cpu:mips1|pc[9]                           ; cpu:mips1|regr:regr_im_s2|out[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.088      ; 1.478      ;
; 1.207 ; cpu:mips1|regr:regr_im_s2|out[24]         ; cpu:mips1|regr:regr_s2_rs|out[3]                                                                         ; clk          ; clk         ; 0.000        ; 0.087      ; 1.480      ;
; 1.215 ; cpu:mips1|pc[2]                           ; cpu:mips1|pc[7]                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.482      ;
; 1.217 ; cpu:mips1|pc[6]                           ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[8]                                                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.485      ;
; 1.220 ; cpu:mips1|pc[2]                           ; cpu:mips1|pc[8]                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.487      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                         ;
+-------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                   ;
+-------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; 4.627 ; 4.862        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 4.628 ; 4.863        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.628 ; 4.863        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 4.628 ; 4.863        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 4.629 ; 4.864        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.629 ; 4.864        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 4.630 ; 4.865        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.631 ; 4.866        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[11][0]                                                                          ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[11][1]                                                                          ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[11][2]                                                                          ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[11][3]                                                                          ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[3][0]                                                                           ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[3][1]                                                                           ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[3][2]                                                                           ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[3][3]                                                                           ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[8][0]                                                                           ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[8][1]                                                                           ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[8][2]                                                                           ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[8][3]                                                                           ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[9][0]                                                                           ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[9][1]                                                                           ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[9][2]                                                                           ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[9][3]                                                                           ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[0]                                                                 ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[11]                                                                ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[1]                                                                 ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[2]                                                                 ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[3]                                                                 ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[40]                                                                ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[41]                                                                ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[42]                                                                ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[4]                                                                 ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[7]                                                                 ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[8]                                                                 ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[11]                                                                ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[40]                                                                ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[41]                                                                ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[42]                                                                ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_control|out[0]                                                                     ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[0]                                                                         ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[1]                                                                         ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[2]                                                                         ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[32]                                                                        ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[33]                                                                        ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[34]                                                                        ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[35]                                                                        ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[3]                                                                         ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_seimm|out[1]                                                                       ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_wrreg_s4|out[0]                                                                       ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:regr_im_s2|out[16]                                                                        ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:regr_im_s2|out[17]                                                                        ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:regr_im_s2|out[19]                                                                        ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:regr_im_s2|out[1]                                                                         ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:regr_im_s2|out[21]                                                                        ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:regr_im_s2|out[22]                                                                        ;
; 4.755 ; 4.943        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:regr_im_s2|out[29]                                                                        ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|pc[2]                                                                                          ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|pc[3]                                                                                          ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|pc[4]                                                                                          ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|pc[5]                                                                                          ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|pc[6]                                                                                          ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|pc[7]                                                                                          ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|pc[8]                                                                                          ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|pc[9]                                                                                          ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[0]                                                                 ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[1]                                                                 ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[2]                                                                 ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[3]                                                                 ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[4]                                                                 ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[7]                                                                 ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[8]                                                                 ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[0]                                                                     ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[1]                                                                     ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[2]                                                                     ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[3]                                                                     ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_rt_rd|out[5]                                                                       ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_rt_rd|out[6]                                                                       ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_rt_rd|out[8]                                                                       ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_wrreg_s4|out[1]                                                                       ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_wrreg_s4|out[3]                                                                       ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_wrreg|out[0]                                                                          ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_wrreg|out[1]                                                                          ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_wrreg|out[3]                                                                          ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:regr_im_s2|out[24]                                                                        ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:regr_s2_rs|out[0]                                                                         ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:regr_s2_rs|out[1]                                                                         ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:regr_s2_rs|out[3]                                                                         ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ;
; 4.835 ; 5.055        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[11][0]                                                                          ;
; 4.835 ; 5.055        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[11][1]                                                                          ;
; 4.835 ; 5.055        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[11][2]                                                                          ;
; 4.835 ; 5.055        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[11][3]                                                                          ;
; 4.835 ; 5.055        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[9][0]                                                                           ;
; 4.835 ; 5.055        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[9][1]                                                                           ;
; 4.835 ; 5.055        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[9][2]                                                                           ;
; 4.835 ; 5.055        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[9][3]                                                                           ;
+-------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; out[*]    ; clk        ; 9.300 ; 9.075 ; Rise       ; clk             ;
;  out[0]   ; clk        ; 6.902 ; 6.881 ; Rise       ; clk             ;
;  out[1]   ; clk        ; 8.535 ; 8.443 ; Rise       ; clk             ;
;  out[2]   ; clk        ; 7.498 ; 7.494 ; Rise       ; clk             ;
;  out[3]   ; clk        ; 9.300 ; 9.075 ; Rise       ; clk             ;
;  out[4]   ; clk        ; 7.687 ; 7.639 ; Rise       ; clk             ;
;  out[5]   ; clk        ; 7.441 ; 7.429 ; Rise       ; clk             ;
;  out[6]   ; clk        ; 6.850 ; 6.814 ; Rise       ; clk             ;
;  out[7]   ; clk        ; 6.806 ; 6.772 ; Rise       ; clk             ;
;  out[8]   ; clk        ; 6.968 ; 6.909 ; Rise       ; clk             ;
;  out[9]   ; clk        ; 9.084 ; 9.070 ; Rise       ; clk             ;
;  out[10]  ; clk        ; 7.271 ; 7.213 ; Rise       ; clk             ;
;  out[11]  ; clk        ; 6.958 ; 6.902 ; Rise       ; clk             ;
;  out[12]  ; clk        ; 7.012 ; 6.954 ; Rise       ; clk             ;
;  out[13]  ; clk        ; 6.726 ; 6.688 ; Rise       ; clk             ;
;  out[14]  ; clk        ; 7.303 ; 7.243 ; Rise       ; clk             ;
;  out[15]  ; clk        ; 8.350 ; 8.395 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; out[*]    ; clk        ; 6.502 ; 6.464 ; Rise       ; clk             ;
;  out[0]   ; clk        ; 6.675 ; 6.653 ; Rise       ; clk             ;
;  out[1]   ; clk        ; 8.240 ; 8.150 ; Rise       ; clk             ;
;  out[2]   ; clk        ; 7.244 ; 7.239 ; Rise       ; clk             ;
;  out[3]   ; clk        ; 8.974 ; 8.757 ; Rise       ; clk             ;
;  out[4]   ; clk        ; 7.426 ; 7.378 ; Rise       ; clk             ;
;  out[5]   ; clk        ; 7.190 ; 7.176 ; Rise       ; clk             ;
;  out[6]   ; clk        ; 6.623 ; 6.587 ; Rise       ; clk             ;
;  out[7]   ; clk        ; 6.581 ; 6.546 ; Rise       ; clk             ;
;  out[8]   ; clk        ; 6.734 ; 6.676 ; Rise       ; clk             ;
;  out[9]   ; clk        ; 8.821 ; 8.810 ; Rise       ; clk             ;
;  out[10]  ; clk        ; 7.025 ; 6.968 ; Rise       ; clk             ;
;  out[11]  ; clk        ; 6.725 ; 6.670 ; Rise       ; clk             ;
;  out[12]  ; clk        ; 6.778 ; 6.721 ; Rise       ; clk             ;
;  out[13]  ; clk        ; 6.502 ; 6.464 ; Rise       ; clk             ;
;  out[14]  ; clk        ; 7.057 ; 6.997 ; Rise       ; clk             ;
;  out[15]  ; clk        ; 8.116 ; 8.161 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 136.07 MHz ; 136.07 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 2.651 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.395 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.647 ; 0.000                            ;
+-------+-------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                 ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.651 ; cpu:mips1|regr:reg_wrreg|out[1]                                                                          ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.071     ; 7.277      ;
; 2.657 ; cpu:mips1|regr:reg_wrreg|out[1]                                                                          ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.079     ; 7.263      ;
; 2.827 ; cpu:mips1|regr:reg_wrreg|out[0]                                                                          ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.071     ; 7.101      ;
; 2.833 ; cpu:mips1|regr:reg_wrreg|out[0]                                                                          ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.079     ; 7.087      ;
; 2.919 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]                                                                       ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.072     ; 7.008      ;
; 2.925 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]                                                                       ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.080     ; 6.994      ;
; 3.004 ; cpu:mips1|regr:reg_wrreg|out[1]                                                                          ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.070     ; 6.925      ;
; 3.174 ; cpu:mips1|regr:regr_s2_rs|out[0]                                                                         ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.071     ; 6.754      ;
; 3.179 ; cpu:mips1|regr:regr_s2_rs|out[0]                                                                         ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.079     ; 6.741      ;
; 3.180 ; cpu:mips1|regr:reg_wrreg|out[0]                                                                          ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.070     ; 6.749      ;
; 3.272 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]                                                                       ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.071     ; 6.656      ;
; 3.281 ; cpu:mips1|regr:reg_wrreg|out[1]                                                                          ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.070     ; 6.648      ;
; 3.327 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]                                                                       ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.072     ; 6.600      ;
; 3.333 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]                                                                       ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.080     ; 6.586      ;
; 3.341 ; cpu:mips1|regr:reg_wrreg_s4|out[1]                                                                       ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.066     ; 6.592      ;
; 3.346 ; cpu:mips1|regr:reg_wrreg_s4|out[1]                                                                       ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.074     ; 6.579      ;
; 3.359 ; cpu:mips1|regr:regr_s2_rs|out[0]                                                                         ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.070     ; 6.570      ;
; 3.386 ; cpu:mips1|regr:reg_wrreg_s4|out[0]                                                                       ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.073     ; 6.540      ;
; 3.392 ; cpu:mips1|regr:reg_wrreg_s4|out[0]                                                                       ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.081     ; 6.526      ;
; 3.443 ; cpu:mips1|regr:reg_wrreg|out[3]                                                                          ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.071     ; 6.485      ;
; 3.449 ; cpu:mips1|regr:reg_wrreg|out[3]                                                                          ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.079     ; 6.471      ;
; 3.457 ; cpu:mips1|regr:reg_wrreg|out[0]                                                                          ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.070     ; 6.472      ;
; 3.471 ; cpu:mips1|regr:regr_s2_rs|out[1]                                                                         ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.071     ; 6.457      ;
; 3.476 ; cpu:mips1|regr:regr_s2_rs|out[1]                                                                         ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.079     ; 6.444      ;
; 3.526 ; cpu:mips1|regr:reg_wrreg_s4|out[1]                                                                       ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.065     ; 6.408      ;
; 3.549 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]                                                                       ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.071     ; 6.379      ;
; 3.620 ; cpu:mips1|regr:reg_s2_rt_rd|out[8]                                                                       ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.072     ; 6.307      ;
; 3.626 ; cpu:mips1|regr:reg_s2_rt_rd|out[8]                                                                       ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.080     ; 6.293      ;
; 3.656 ; cpu:mips1|regr:regr_s2_rs|out[1]                                                                         ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.070     ; 6.273      ;
; 3.680 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]                                                                       ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.071     ; 6.248      ;
; 3.698 ; cpu:mips1|regr:regr_s2_rs|out[3]                                                                         ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.071     ; 6.230      ;
; 3.703 ; cpu:mips1|regr:regr_s2_rs|out[3]                                                                         ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.079     ; 6.217      ;
; 3.736 ; cpu:mips1|regr:reg_wrreg_s4|out[0]                                                                       ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.072     ; 6.191      ;
; 3.793 ; cpu:mips1|regr:reg_wrreg|out[3]                                                                          ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.070     ; 6.136      ;
; 3.839 ; cpu:mips1|regr:regr_s2_rs|out[0]                                                                         ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.070     ; 6.090      ;
; 3.883 ; cpu:mips1|regr:regr_s2_rs|out[3]                                                                         ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.070     ; 6.046      ;
; 3.915 ; cpu:mips1|regr:reg_wrreg_s4|out[3]                                                                       ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.072     ; 6.012      ;
; 3.920 ; cpu:mips1|regr:reg_wrreg_s4|out[3]                                                                       ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.080     ; 5.999      ;
; 3.939 ; cpu:mips1|regr:reg_wrreg_s4|out[1]                                                                       ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.065     ; 5.995      ;
; 3.951 ; cpu:mips1|regr:reg_s2_rt_rd|out[8]                                                                       ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.071     ; 5.977      ;
; 3.957 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]                                                                       ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.071     ; 5.971      ;
; 4.016 ; cpu:mips1|regr:reg_wrreg_s4|out[0]                                                                       ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.072     ; 5.911      ;
; 4.073 ; cpu:mips1|regr:reg_wrreg|out[3]                                                                          ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.070     ; 5.856      ;
; 4.100 ; cpu:mips1|regr:reg_wrreg_s4|out[3]                                                                       ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.071     ; 5.828      ;
; 4.120 ; cpu:mips1|regr:regr_s2_rs|out[1]                                                                         ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.070     ; 5.809      ;
; 4.250 ; cpu:mips1|regr:reg_s2_rt_rd|out[8]                                                                       ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.071     ; 5.678      ;
; 4.294 ; cpu:mips1|regr:regr_s2_rs|out[3]                                                                         ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.070     ; 5.635      ;
; 4.549 ; cpu:mips1|regr:reg_wrreg_s4|out[3]                                                                       ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.071     ; 5.379      ;
; 4.650 ; cpu:mips1|regr:reg_alurslt_s4|out[0]                                                                     ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.072     ; 5.277      ;
; 4.655 ; cpu:mips1|regr:reg_alurslt_s4|out[0]                                                                     ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.080     ; 5.264      ;
; 4.738 ; cpu:mips1|regr:reg_s2_control|out[0]                                                                     ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.073     ; 5.188      ;
; 4.837 ; cpu:mips1|regr:reg_s2_mem|out[2]                                                                         ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.068     ; 5.094      ;
; 4.848 ; cpu:mips1|regr:reg_s2_mem|out[0]                                                                         ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.069     ; 5.082      ;
; 4.853 ; cpu:mips1|regr:reg_s2_mem|out[0]                                                                         ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.077     ; 5.069      ;
; 4.867 ; cpu:mips1|regr:reg_s2_mem|out[32]                                                                        ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.072     ; 5.060      ;
; 4.872 ; cpu:mips1|regr:reg_s2_mem|out[32]                                                                        ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.080     ; 5.047      ;
; 4.917 ; cpu:mips1|regr:reg_alurslt_s4|out[2]                                                                     ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.070     ; 5.012      ;
; 4.939 ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:mips1|regr:reg_s2_mem|out[3]                                                                         ; clk          ; clk         ; 10.000       ; -0.402     ; 4.658      ;
; 5.002 ; cpu:mips1|regr:reg_alurslt_s4|out[0]                                                                     ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.071     ; 4.926      ;
; 5.003 ; cpu:mips1|regr:reg_s2_mem|out[34]                                                                        ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.071     ; 4.925      ;
; 5.024 ; cpu:mips1|pc[8]                                                                                          ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[2]                                                                 ; clk          ; clk         ; 10.000       ; -0.071     ; 4.904      ;
; 5.036 ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.072     ; 4.891      ;
; 5.041 ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.080     ; 4.878      ;
; 5.061 ; cpu:mips1|pc[8]                                                                                          ; cpu:mips1|regr:regr_im_s2|out[17]                                                                        ; clk          ; clk         ; 10.000       ; -0.064     ; 4.874      ;
; 5.099 ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:mips1|regr:reg_s2_mem|out[1]                                                                         ; clk          ; clk         ; 10.000       ; -0.402     ; 4.498      ;
; 5.108 ; cpu:mips1|regr:reg_alurslt_s4|out[1]                                                                     ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.070     ; 4.821      ;
; 5.122 ; cpu:mips1|regr:reg_s2_mem|out[1]                                                                         ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.068     ; 4.809      ;
; 5.157 ; cpu:mips1|regr:reg_alurslt_s4|out[1]                                                                     ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.079     ; 4.763      ;
; 5.164 ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:mips1|regr:reg_s2_mem|out[0]                                                                         ; clk          ; clk         ; 10.000       ; -0.402     ; 4.433      ;
; 5.166 ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.063     ; 4.770      ;
; 5.171 ; cpu:mips1|regr:reg_s2_mem|out[1]                                                                         ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.077     ; 4.751      ;
; 5.174 ; cpu:mips1|regr:reg_s2_control|out[0]                                                                     ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.082     ; 4.743      ;
; 5.200 ; cpu:mips1|regr:reg_s2_mem|out[0]                                                                         ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.068     ; 4.731      ;
; 5.202 ; cpu:mips1|pc[9]                                                                                          ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[2]                                                                 ; clk          ; clk         ; 10.000       ; -0.071     ; 4.726      ;
; 5.214 ; cpu:mips1|pc[8]                                                                                          ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 10.000       ; 0.242      ; 5.058      ;
; 5.219 ; cpu:mips1|regr:reg_s2_mem|out[32]                                                                        ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.071     ; 4.709      ;
; 5.220 ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.072     ; 4.707      ;
; 5.239 ; cpu:mips1|pc[9]                                                                                          ; cpu:mips1|regr:regr_im_s2|out[17]                                                                        ; clk          ; clk         ; 10.000       ; -0.064     ; 4.696      ;
; 5.267 ; cpu:mips1|pc[7]                                                                                          ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[2]                                                                 ; clk          ; clk         ; 10.000       ; -0.071     ; 4.661      ;
; 5.285 ; cpu:mips1|regr:reg_alurslt_s4|out[1]                                                                     ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.070     ; 4.644      ;
; 5.291 ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.063     ; 4.645      ;
; 5.293 ; cpu:mips1|regr:reg_s2_mem|out[33]                                                                        ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.071     ; 4.635      ;
; 5.304 ; cpu:mips1|pc[7]                                                                                          ; cpu:mips1|regr:regr_im_s2|out[17]                                                                        ; clk          ; clk         ; 10.000       ; -0.064     ; 4.631      ;
; 5.311 ; cpu:mips1|regr:reg_s2_mem|out[1]                                                                         ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.068     ; 4.620      ;
; 5.312 ; cpu:mips1|regr:reg_s2_control|out[0]                                                                     ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.073     ; 4.614      ;
; 5.317 ; cpu:mips1|regr:reg_alurslt_s4|out[0]                                                                     ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.071     ; 4.611      ;
; 5.327 ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.072     ; 4.600      ;
; 5.343 ; cpu:mips1|regr:reg_s2_mem|out[33]                                                                        ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.080     ; 4.576      ;
; 5.359 ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:mips1|regr:reg_s2_mem|out[33]                                                                        ; clk          ; clk         ; 10.000       ; -0.380     ; 4.260      ;
; 5.365 ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:mips1|regr:reg_s2_mem|out[34]                                                                        ; clk          ; clk         ; 10.000       ; -0.380     ; 4.254      ;
; 5.382 ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:mips1|regr:reg_s2_mem|out[2]                                                                         ; clk          ; clk         ; 10.000       ; -0.402     ; 4.215      ;
; 5.382 ; cpu:mips1|pc[8]                                                                                          ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 10.000       ; 0.260      ; 4.908      ;
; 5.388 ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:mips1|regr:reg_s2_mem|out[35]                                                                        ; clk          ; clk         ; 10.000       ; -0.380     ; 4.231      ;
; 5.388 ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.071     ; 4.540      ;
; 5.392 ; cpu:mips1|pc[9]                                                                                          ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 10.000       ; 0.242      ; 4.880      ;
; 5.408 ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:mips1|regr:reg_s2_mem|out[32]                                                                        ; clk          ; clk         ; 10.000       ; -0.380     ; 4.211      ;
; 5.427 ; cpu:mips1|regr:reg_s2_mem|out[33]                                                                        ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.071     ; 4.501      ;
; 5.447 ; cpu:mips1|regr:reg_s2_control|out[0]                                                                     ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.074     ; 4.478      ;
; 5.457 ; cpu:mips1|pc[7]                                                                                          ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 10.000       ; 0.242      ; 4.815      ;
; 5.496 ; cpu:mips1|regr:reg_s2_mem|out[2]                                                                         ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.068     ; 4.435      ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                   ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.395 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[40] ; cpu:mips1|regr:reg_s2_mem|out[3]                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.638      ;
; 0.397 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[42] ; cpu:mips1|regr:reg_s2_mem|out[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.640      ;
; 0.405 ; cpu:mips1|pc[9]                           ; cpu:mips1|pc[9]                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.648      ;
; 0.417 ; cpu:mips1|regr:regr_s2_rs|out[1]          ; cpu:mips1|regr:reg_wrreg|out[1]                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.660      ;
; 0.417 ; cpu:mips1|regr:regr_s2_rs|out[1]          ; cpu:mips1|regr:reg_wrreg|out[3]                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.660      ;
; 0.457 ; cpu:mips1|pc[6]                           ; cpu:mips1|regr:regr_im_s2|out[24]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.700      ;
; 0.507 ; cpu:mips1|regr:reg_alurslt_s4|out[2]      ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.386      ; 1.094      ;
; 0.529 ; cpu:mips1|regr:regr_s2_rs|out[3]          ; cpu:mips1|regr:reg_wrreg|out[0]                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.772      ;
; 0.540 ; cpu:mips1|pc[4]                           ; cpu:mips1|regr:regr_im_s2|out[24]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.783      ;
; 0.541 ; cpu:mips1|regr:reg_alurslt_s4|out[3]      ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.386      ; 1.128      ;
; 0.548 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[11] ; cpu:mips1|regr:reg_s2_mem|out[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.791      ;
; 0.555 ; cpu:mips1|regr:reg_wrreg_s4|out[1]        ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.386      ; 1.142      ;
; 0.574 ; cpu:mips1|regr:reg_alurslt|out[0]         ; cpu:mips1|regr:reg_alurslt_s4|out[0]                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.817      ;
; 0.574 ; cpu:mips1|regr:reg_wrreg_s4|out[0]        ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.817      ;
; 0.586 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[41] ; cpu:mips1|regr:reg_s2_mem|out[34]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.829      ;
; 0.586 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[40] ; cpu:mips1|regr:reg_s2_mem|out[35]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.829      ;
; 0.587 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[42] ; cpu:mips1|regr:reg_s2_mem|out[33]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.830      ;
; 0.598 ; cpu:mips1|regr:reg_wrreg_s4|out[0]        ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.398      ; 1.197      ;
; 0.600 ; cpu:mips1|pc[2]                           ; cpu:mips1|pc[2]                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.607 ; cpu:mips1|pc[8]                           ; cpu:mips1|pc[8]                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.850      ;
; 0.610 ; cpu:mips1|pc[7]                           ; cpu:mips1|pc[7]                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.853      ;
; 0.632 ; cpu:mips1|pc[5]                           ; cpu:mips1|pc[5]                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.875      ;
; 0.633 ; cpu:mips1|pc[5]                           ; cpu:mips1|regr:regr_im_s2|out[24]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.876      ;
; 0.635 ; cpu:mips1|pc[3]                           ; cpu:mips1|pc[3]                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.878      ;
; 0.636 ; cpu:mips1|pc[4]                           ; cpu:mips1|pc[4]                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.879      ;
; 0.646 ; cpu:mips1|pc[6]                           ; cpu:mips1|pc[6]                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.889      ;
; 0.691 ; cpu:mips1|regr:reg_wrreg_s4|out[1]        ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.934      ;
; 0.710 ; cpu:mips1|regr:reg_alurslt_s4|out[2]      ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[41]                                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.954      ;
; 0.711 ; cpu:mips1|regr:reg_alurslt_s4|out[2]      ; cpu:mips1|regm:regm1|mem[11][2]                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.955      ;
; 0.741 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[41] ; cpu:mips1|regr:reg_s2_mem|out[2]                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.984      ;
; 0.741 ; cpu:mips1|regr:reg_wrreg_s4|out[1]        ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.984      ;
; 0.750 ; cpu:mips1|regr:reg_alurslt_s4|out[2]      ; cpu:mips1|regr:reg_s2_mem|out[34]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.994      ;
; 0.752 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[11] ; cpu:mips1|regr:reg_s2_mem|out[32]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.995      ;
; 0.774 ; cpu:mips1|pc[6]                           ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.387      ; 1.362      ;
; 0.790 ; cpu:mips1|regr:reg_wrreg_s4|out[3]        ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.399      ; 1.390      ;
; 0.792 ; cpu:mips1|regr:reg_alurslt_s4|out[1]      ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.405      ; 1.398      ;
; 0.799 ; cpu:mips1|regr:reg_alurslt_s4|out[3]      ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.405      ; 1.405      ;
; 0.805 ; cpu:mips1|regr:reg_alurslt_s4|out[1]      ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.386      ; 1.392      ;
; 0.807 ; cpu:mips1|regr:reg_alurslt_s4|out[2]      ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.405      ; 1.413      ;
; 0.821 ; cpu:mips1|pc[4]                           ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.387      ; 1.409      ;
; 0.850 ; cpu:mips1|regr:reg_wrreg_s4|out[1]        ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.386      ; 1.437      ;
; 0.869 ; cpu:mips1|pc[2]                           ; cpu:mips1|pc[3]                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.112      ;
; 0.880 ; cpu:mips1|pc[2]                           ; cpu:mips1|pc[4]                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.123      ;
; 0.895 ; cpu:mips1|pc[8]                           ; cpu:mips1|pc[9]                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.138      ;
; 0.897 ; cpu:mips1|pc[7]                           ; cpu:mips1|pc[8]                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.140      ;
; 0.898 ; cpu:mips1|regr:reg_alurslt_s4|out[3]      ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[40]                                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.142      ;
; 0.901 ; cpu:mips1|regr:reg_alurslt_s4|out[3]      ; cpu:mips1|regm:regm1|mem[11][3]                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.145      ;
; 0.906 ; cpu:mips1|regr:reg_alurslt_s4|out[1]      ; cpu:mips1|regm:regm1|mem[11][1]                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.150      ;
; 0.906 ; cpu:mips1|regr:reg_alurslt_s4|out[1]      ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[42]                                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.150      ;
; 0.919 ; cpu:mips1|pc[5]                           ; cpu:mips1|pc[6]                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.162      ;
; 0.921 ; cpu:mips1|regr:reg_alurslt_s4|out[0]      ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; 0.069      ; 1.161      ;
; 0.921 ; cpu:mips1|pc[3]                           ; cpu:mips1|pc[4]                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.164      ;
; 0.924 ; cpu:mips1|regr:reg_alurslt_s4|out[0]      ; cpu:mips1|regm:regm1|mem[9][0]                                                                           ; clk          ; clk         ; 0.000        ; 0.069      ; 1.164      ;
; 0.924 ; cpu:mips1|pc[4]                           ; cpu:mips1|pc[5]                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.167      ;
; 0.933 ; cpu:mips1|regr:regr_im_s2|out[1]          ; cpu:mips1|regr:reg_s2_seimm|out[1]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.177      ;
; 0.934 ; cpu:mips1|regr:reg_wrreg|out[0]           ; cpu:mips1|regr:reg_wrreg_s4|out[0]                                                                       ; clk          ; clk         ; 0.000        ; 0.074      ; 1.179      ;
; 0.934 ; cpu:mips1|pc[6]                           ; cpu:mips1|pc[7]                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.177      ;
; 0.935 ; cpu:mips1|pc[4]                           ; cpu:mips1|pc[6]                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.178      ;
; 0.945 ; cpu:mips1|pc[6]                           ; cpu:mips1|pc[8]                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.188      ;
; 0.946 ; cpu:mips1|regr:reg_alurslt_s4|out[3]      ; cpu:mips1|regr:reg_s2_mem|out[35]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.190      ;
; 0.948 ; cpu:mips1|pc[7]                           ; cpu:mips1|regr:regr_im_s2|out[24]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.191      ;
; 0.949 ; cpu:mips1|regr:reg_alurslt_s4|out[1]      ; cpu:mips1|regr:reg_s2_mem|out[33]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.193      ;
; 0.949 ; cpu:mips1|pc[6]                           ; cpu:mips1|regr:regr_im_s2|out[21]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.200      ;
; 0.950 ; cpu:mips1|pc[5]                           ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.387      ; 1.538      ;
; 0.953 ; cpu:mips1|regr:regr_im_s2|out[19]         ; cpu:mips1|regr:reg_s2_rt_rd|out[8]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.195      ;
; 0.960 ; cpu:mips1|regr:regr_im_s2|out[22]         ; cpu:mips1|regr:regr_s2_rs|out[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.070      ; 1.201      ;
; 0.968 ; cpu:mips1|regr:reg_alurslt_s4|out[0]      ; cpu:mips1|regr:reg_s2_mem|out[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.069      ; 1.208      ;
; 0.969 ; cpu:mips1|pc[6]                           ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[4]                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.220      ;
; 0.971 ; cpu:mips1|regr:regr_im_s2|out[21]         ; cpu:mips1|regr:regr_s2_rs|out[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.070      ; 1.212      ;
; 0.972 ; cpu:mips1|regr:regr_im_s2|out[29]         ; cpu:mips1|regr:reg_s2_control|out[0]                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.216      ;
; 0.979 ; cpu:mips1|pc[2]                           ; cpu:mips1|pc[5]                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.222      ;
; 0.990 ; cpu:mips1|pc[2]                           ; cpu:mips1|pc[6]                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.233      ;
; 0.995 ; cpu:mips1|pc[8]                           ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[2]                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.246      ;
; 0.995 ; cpu:mips1|pc[8]                           ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[8]                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.246      ;
; 0.995 ; cpu:mips1|pc[8]                           ; cpu:mips1|regr:regr_im_s2|out[29]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.246      ;
; 0.995 ; cpu:mips1|pc[8]                           ; cpu:mips1|regr:regr_im_s2|out[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.246      ;
; 0.996 ; cpu:mips1|pc[7]                           ; cpu:mips1|pc[9]                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.239      ;
; 1.005 ; cpu:mips1|regr:reg_wrreg_s4|out[0]        ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.241      ;
; 1.008 ; cpu:mips1|regr:reg_s2_rt_rd|out[8]        ; cpu:mips1|regr:reg_wrreg|out[3]                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.250      ;
; 1.018 ; cpu:mips1|pc[5]                           ; cpu:mips1|pc[7]                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.261      ;
; 1.020 ; cpu:mips1|pc[3]                           ; cpu:mips1|pc[5]                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.263      ;
; 1.022 ; cpu:mips1|regr:reg_wrreg|out[3]           ; cpu:mips1|regr:reg_wrreg_s4|out[3]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.266      ;
; 1.029 ; cpu:mips1|pc[5]                           ; cpu:mips1|pc[8]                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.272      ;
; 1.031 ; cpu:mips1|pc[3]                           ; cpu:mips1|pc[6]                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.274      ;
; 1.032 ; cpu:mips1|regr:reg_wrreg_s4|out[3]        ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.276      ;
; 1.034 ; cpu:mips1|pc[4]                           ; cpu:mips1|pc[7]                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.277      ;
; 1.040 ; cpu:mips1|pc[7]                           ; cpu:mips1|regr:regr_im_s2|out[22]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.291      ;
; 1.044 ; cpu:mips1|pc[6]                           ; cpu:mips1|pc[9]                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.287      ;
; 1.045 ; cpu:mips1|pc[4]                           ; cpu:mips1|pc[8]                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.288      ;
; 1.046 ; cpu:mips1|regr:reg_wrreg_s4|out[0]        ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.379      ; 1.626      ;
; 1.061 ; cpu:mips1|pc[8]                           ; cpu:mips1|regr:regr_im_s2|out[24]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.304      ;
; 1.065 ; cpu:mips1|regr:reg_alurslt_s4|out[0]      ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.651      ;
; 1.069 ; cpu:mips1|regr:reg_wrreg_s4|out[3]        ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.380      ; 1.650      ;
; 1.087 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]        ; cpu:mips1|regr:reg_wrreg|out[0]                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.329      ;
; 1.089 ; cpu:mips1|pc[2]                           ; cpu:mips1|pc[7]                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.332      ;
; 1.100 ; cpu:mips1|pc[2]                           ; cpu:mips1|pc[8]                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.343      ;
; 1.101 ; cpu:mips1|regr:reg_s2_control|out[0]      ; cpu:mips1|regr:reg_wrreg|out[0]                                                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.342      ;
; 1.102 ; cpu:mips1|regr:regr_im_s2|out[24]         ; cpu:mips1|regr:regr_s2_rs|out[3]                                                                         ; clk          ; clk         ; 0.000        ; 0.078      ; 1.351      ;
; 1.102 ; cpu:mips1|pc[9]                           ; cpu:mips1|regr:regr_im_s2|out[22]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.353      ;
; 1.105 ; cpu:mips1|pc[9]                           ; cpu:mips1|regr:regr_im_s2|out[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.356      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                          ;
+-------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                   ;
+-------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; 4.647 ; 4.880        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 4.648 ; 4.881        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 4.649 ; 4.882        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.649 ; 4.882        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 4.650 ; 4.883        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.650 ; 4.883        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.650 ; 4.883        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 4.651 ; 4.884        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[3][0]                                                                           ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[3][1]                                                                           ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[3][2]                                                                           ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[3][3]                                                                           ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[8][0]                                                                           ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[8][1]                                                                           ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[8][2]                                                                           ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[8][3]                                                                           ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_control|out[0]                                                                     ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_seimm|out[1]                                                                       ;
; 4.778 ; 4.964        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|pc[2]                                                                                          ;
; 4.778 ; 4.964        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|pc[3]                                                                                          ;
; 4.778 ; 4.964        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|pc[4]                                                                                          ;
; 4.778 ; 4.964        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|pc[5]                                                                                          ;
; 4.778 ; 4.964        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|pc[6]                                                                                          ;
; 4.778 ; 4.964        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|pc[7]                                                                                          ;
; 4.778 ; 4.964        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|pc[8]                                                                                          ;
; 4.778 ; 4.964        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|pc[9]                                                                                          ;
; 4.778 ; 4.964        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[9][0]                                                                           ;
; 4.778 ; 4.964        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[9][1]                                                                           ;
; 4.778 ; 4.964        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[9][2]                                                                           ;
; 4.778 ; 4.964        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[9][3]                                                                           ;
; 4.778 ; 4.964        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[11]                                                                ;
; 4.778 ; 4.964        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[40]                                                                ;
; 4.778 ; 4.964        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[41]                                                                ;
; 4.778 ; 4.964        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[42]                                                                ;
; 4.778 ; 4.964        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[0]                                                                     ;
; 4.778 ; 4.964        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ;
; 4.778 ; 4.964        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ;
; 4.778 ; 4.964        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ;
; 4.778 ; 4.964        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ;
; 4.778 ; 4.964        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[0]                                                                         ;
; 4.778 ; 4.964        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[1]                                                                         ;
; 4.778 ; 4.964        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[2]                                                                         ;
; 4.778 ; 4.964        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[3]                                                                         ;
; 4.778 ; 4.964        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_rt_rd|out[5]                                                                       ;
; 4.778 ; 4.964        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_rt_rd|out[6]                                                                       ;
; 4.778 ; 4.964        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_rt_rd|out[8]                                                                       ;
; 4.778 ; 4.964        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_wrreg_s4|out[3]                                                                       ;
; 4.778 ; 4.964        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:regr_im_s2|out[24]                                                                        ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[11][0]                                                                          ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[11][1]                                                                          ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[11][2]                                                                          ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[11][3]                                                                          ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[0]                                                                 ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[1]                                                                 ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[2]                                                                 ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[3]                                                                 ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[4]                                                                 ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[7]                                                                 ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[8]                                                                 ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[0]                                                                 ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[11]                                                                ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[1]                                                                 ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[2]                                                                 ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[3]                                                                 ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[40]                                                                ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[41]                                                                ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[42]                                                                ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[4]                                                                 ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[7]                                                                 ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[8]                                                                 ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[1]                                                                     ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[2]                                                                     ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[3]                                                                     ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[32]                                                                        ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[33]                                                                        ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[34]                                                                        ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[35]                                                                        ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_wrreg_s4|out[0]                                                                       ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_wrreg_s4|out[1]                                                                       ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_wrreg|out[0]                                                                          ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_wrreg|out[1]                                                                          ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:reg_wrreg|out[3]                                                                          ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:regr_im_s2|out[16]                                                                        ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:regr_im_s2|out[17]                                                                        ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:regr_im_s2|out[19]                                                                        ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:regr_im_s2|out[1]                                                                         ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:regr_im_s2|out[21]                                                                        ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:regr_im_s2|out[22]                                                                        ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:regr_im_s2|out[29]                                                                        ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:regr_s2_rs|out[0]                                                                         ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:regr_s2_rs|out[1]                                                                         ;
; 4.779 ; 4.965        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; cpu:mips1|regr:regr_s2_rs|out[3]                                                                         ;
; 4.815 ; 5.033        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; cpu:mips1|pc[2]                                                                                          ;
; 4.815 ; 5.033        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; cpu:mips1|pc[3]                                                                                          ;
; 4.815 ; 5.033        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; cpu:mips1|pc[4]                                                                                          ;
; 4.815 ; 5.033        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; cpu:mips1|pc[5]                                                                                          ;
; 4.815 ; 5.033        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; cpu:mips1|pc[6]                                                                                          ;
; 4.815 ; 5.033        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; cpu:mips1|pc[7]                                                                                          ;
; 4.815 ; 5.033        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; cpu:mips1|pc[8]                                                                                          ;
; 4.815 ; 5.033        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; cpu:mips1|pc[9]                                                                                          ;
+-------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; out[*]    ; clk        ; 8.458 ; 8.148 ; Rise       ; clk             ;
;  out[0]   ; clk        ; 6.213 ; 6.187 ; Rise       ; clk             ;
;  out[1]   ; clk        ; 7.736 ; 7.580 ; Rise       ; clk             ;
;  out[2]   ; clk        ; 6.766 ; 6.735 ; Rise       ; clk             ;
;  out[3]   ; clk        ; 8.458 ; 8.148 ; Rise       ; clk             ;
;  out[4]   ; clk        ; 6.950 ; 6.855 ; Rise       ; clk             ;
;  out[5]   ; clk        ; 6.722 ; 6.675 ; Rise       ; clk             ;
;  out[6]   ; clk        ; 6.170 ; 6.124 ; Rise       ; clk             ;
;  out[7]   ; clk        ; 6.130 ; 6.084 ; Rise       ; clk             ;
;  out[8]   ; clk        ; 6.278 ; 6.200 ; Rise       ; clk             ;
;  out[9]   ; clk        ; 8.180 ; 8.077 ; Rise       ; clk             ;
;  out[10]  ; clk        ; 6.578 ; 6.475 ; Rise       ; clk             ;
;  out[11]  ; clk        ; 6.279 ; 6.197 ; Rise       ; clk             ;
;  out[12]  ; clk        ; 6.331 ; 6.245 ; Rise       ; clk             ;
;  out[13]  ; clk        ; 6.052 ; 6.006 ; Rise       ; clk             ;
;  out[14]  ; clk        ; 6.604 ; 6.501 ; Rise       ; clk             ;
;  out[15]  ; clk        ; 7.502 ; 7.470 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; out[*]    ; clk        ; 5.835 ; 5.790 ; Rise       ; clk             ;
;  out[0]   ; clk        ; 5.991 ; 5.966 ; Rise       ; clk             ;
;  out[1]   ; clk        ; 7.451 ; 7.300 ; Rise       ; clk             ;
;  out[2]   ; clk        ; 6.520 ; 6.489 ; Rise       ; clk             ;
;  out[3]   ; clk        ; 8.144 ; 7.846 ; Rise       ; clk             ;
;  out[4]   ; clk        ; 6.696 ; 6.604 ; Rise       ; clk             ;
;  out[5]   ; clk        ; 6.478 ; 6.432 ; Rise       ; clk             ;
;  out[6]   ; clk        ; 5.949 ; 5.904 ; Rise       ; clk             ;
;  out[7]   ; clk        ; 5.910 ; 5.865 ; Rise       ; clk             ;
;  out[8]   ; clk        ; 6.051 ; 5.975 ; Rise       ; clk             ;
;  out[9]   ; clk        ; 7.925 ; 7.828 ; Rise       ; clk             ;
;  out[10]  ; clk        ; 6.340 ; 6.240 ; Rise       ; clk             ;
;  out[11]  ; clk        ; 6.053 ; 5.973 ; Rise       ; clk             ;
;  out[12]  ; clk        ; 6.104 ; 6.021 ; Rise       ; clk             ;
;  out[13]  ; clk        ; 5.835 ; 5.790 ; Rise       ; clk             ;
;  out[14]  ; clk        ; 6.365 ; 6.265 ; Rise       ; clk             ;
;  out[15]  ; clk        ; 7.273 ; 7.244 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 5.954 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.188 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.373 ; 0.000                            ;
+-------+-------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                 ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 5.954 ; cpu:mips1|regr:reg_wrreg|out[1]                                                                          ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.040     ; 3.993      ;
; 6.033 ; cpu:mips1|regr:reg_wrreg|out[1]                                                                          ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.050     ; 3.904      ;
; 6.060 ; cpu:mips1|regr:reg_wrreg|out[0]                                                                          ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.040     ; 3.887      ;
; 6.122 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]                                                                       ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.041     ; 3.824      ;
; 6.139 ; cpu:mips1|regr:reg_wrreg|out[0]                                                                          ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.050     ; 3.798      ;
; 6.201 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]                                                                       ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.051     ; 3.735      ;
; 6.246 ; cpu:mips1|regr:reg_wrreg|out[1]                                                                          ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.039     ; 3.702      ;
; 6.341 ; cpu:mips1|regr:regr_s2_rs|out[0]                                                                         ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.040     ; 3.606      ;
; 6.346 ; cpu:mips1|regr:reg_wrreg|out[1]                                                                          ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.039     ; 3.602      ;
; 6.351 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]                                                                       ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.041     ; 3.595      ;
; 6.352 ; cpu:mips1|regr:reg_wrreg|out[0]                                                                          ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.039     ; 3.596      ;
; 6.366 ; cpu:mips1|regr:reg_wrreg_s4|out[0]                                                                       ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.043     ; 3.578      ;
; 6.366 ; cpu:mips1|regr:regr_s2_rs|out[0]                                                                         ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.050     ; 3.571      ;
; 6.388 ; cpu:mips1|regr:reg_wrreg|out[3]                                                                          ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.040     ; 3.559      ;
; 6.406 ; cpu:mips1|regr:reg_wrreg_s4|out[1]                                                                       ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.033     ; 3.548      ;
; 6.414 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]                                                                       ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.040     ; 3.533      ;
; 6.430 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]                                                                       ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.051     ; 3.506      ;
; 6.437 ; cpu:mips1|regr:reg_wrreg_s4|out[1]                                                                       ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.043     ; 3.507      ;
; 6.445 ; cpu:mips1|regr:reg_wrreg_s4|out[0]                                                                       ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.053     ; 3.489      ;
; 6.452 ; cpu:mips1|regr:reg_wrreg|out[0]                                                                          ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.039     ; 3.496      ;
; 6.467 ; cpu:mips1|regr:reg_wrreg|out[3]                                                                          ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.050     ; 3.470      ;
; 6.487 ; cpu:mips1|regr:reg_s2_rt_rd|out[8]                                                                       ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.041     ; 3.459      ;
; 6.496 ; cpu:mips1|regr:regr_s2_rs|out[0]                                                                         ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.039     ; 3.452      ;
; 6.505 ; cpu:mips1|regr:regr_s2_rs|out[1]                                                                         ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.040     ; 3.442      ;
; 6.514 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]                                                                       ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.040     ; 3.433      ;
; 6.530 ; cpu:mips1|regr:regr_s2_rs|out[1]                                                                         ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.050     ; 3.407      ;
; 6.566 ; cpu:mips1|regr:reg_s2_rt_rd|out[8]                                                                       ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.051     ; 3.370      ;
; 6.567 ; cpu:mips1|regr:reg_wrreg_s4|out[1]                                                                       ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.032     ; 3.388      ;
; 6.613 ; cpu:mips1|regr:regr_s2_rs|out[3]                                                                         ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.040     ; 3.334      ;
; 6.638 ; cpu:mips1|regr:regr_s2_rs|out[3]                                                                         ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.050     ; 3.299      ;
; 6.643 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]                                                                       ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.040     ; 3.304      ;
; 6.658 ; cpu:mips1|regr:reg_wrreg_s4|out[0]                                                                       ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.042     ; 3.287      ;
; 6.660 ; cpu:mips1|regr:regr_s2_rs|out[1]                                                                         ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.039     ; 3.288      ;
; 6.661 ; cpu:mips1|regr:regr_s2_rs|out[0]                                                                         ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.039     ; 3.287      ;
; 6.680 ; cpu:mips1|regr:reg_wrreg|out[3]                                                                          ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.039     ; 3.268      ;
; 6.732 ; cpu:mips1|regr:reg_wrreg_s4|out[3]                                                                       ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.041     ; 3.214      ;
; 6.732 ; cpu:mips1|regr:reg_wrreg_s4|out[1]                                                                       ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.032     ; 3.223      ;
; 6.743 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]                                                                       ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.040     ; 3.204      ;
; 6.758 ; cpu:mips1|regr:reg_wrreg_s4|out[0]                                                                       ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.042     ; 3.187      ;
; 6.768 ; cpu:mips1|regr:reg_wrreg_s4|out[3]                                                                       ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.051     ; 3.168      ;
; 6.768 ; cpu:mips1|regr:regr_s2_rs|out[3]                                                                         ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.039     ; 3.180      ;
; 6.779 ; cpu:mips1|regr:reg_s2_rt_rd|out[8]                                                                       ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.040     ; 3.168      ;
; 6.780 ; cpu:mips1|regr:reg_wrreg|out[3]                                                                          ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.039     ; 3.168      ;
; 6.825 ; cpu:mips1|regr:regr_s2_rs|out[1]                                                                         ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.039     ; 3.123      ;
; 6.879 ; cpu:mips1|regr:reg_s2_rt_rd|out[8]                                                                       ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.040     ; 3.068      ;
; 6.898 ; cpu:mips1|regr:reg_wrreg_s4|out[3]                                                                       ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.040     ; 3.049      ;
; 6.933 ; cpu:mips1|regr:regr_s2_rs|out[3]                                                                         ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.039     ; 3.015      ;
; 7.052 ; cpu:mips1|regr:reg_wrreg_s4|out[3]                                                                       ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.040     ; 2.895      ;
; 7.075 ; cpu:mips1|regr:reg_alurslt_s4|out[0]                                                                     ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.041     ; 2.871      ;
; 7.155 ; cpu:mips1|regr:reg_alurslt_s4|out[0]                                                                     ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.051     ; 2.781      ;
; 7.187 ; cpu:mips1|regr:reg_s2_mem|out[0]                                                                         ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.036     ; 2.764      ;
; 7.205 ; cpu:mips1|regr:reg_s2_mem|out[32]                                                                        ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.042     ; 2.740      ;
; 7.240 ; cpu:mips1|regr:reg_s2_control|out[0]                                                                     ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.043     ; 2.704      ;
; 7.268 ; cpu:mips1|regr:reg_s2_mem|out[0]                                                                         ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.046     ; 2.673      ;
; 7.269 ; cpu:mips1|regr:reg_s2_mem|out[2]                                                                         ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.035     ; 2.683      ;
; 7.284 ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.041     ; 2.662      ;
; 7.285 ; cpu:mips1|regr:reg_s2_mem|out[32]                                                                        ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.052     ; 2.650      ;
; 7.297 ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.031     ; 2.659      ;
; 7.311 ; cpu:mips1|regr:reg_alurslt_s4|out[2]                                                                     ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.039     ; 2.637      ;
; 7.318 ; cpu:mips1|regr:reg_alurslt_s4|out[1]                                                                     ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.039     ; 2.630      ;
; 7.337 ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.042     ; 2.608      ;
; 7.342 ; cpu:mips1|regr:reg_s2_mem|out[1]                                                                         ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.035     ; 2.610      ;
; 7.352 ; cpu:mips1|regr:reg_alurslt_s4|out[1]                                                                     ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.050     ; 2.585      ;
; 7.363 ; cpu:mips1|regr:reg_s2_mem|out[34]                                                                        ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.041     ; 2.583      ;
; 7.364 ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.051     ; 2.572      ;
; 7.368 ; cpu:mips1|regr:reg_alurslt_s4|out[0]                                                                     ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.040     ; 2.579      ;
; 7.376 ; cpu:mips1|regr:reg_s2_mem|out[1]                                                                         ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.046     ; 2.565      ;
; 7.379 ; cpu:mips1|pc[8]                                                                                          ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[2]                                                                 ; clk          ; clk         ; 10.000       ; -0.041     ; 2.567      ;
; 7.395 ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.031     ; 2.561      ;
; 7.411 ; cpu:mips1|regr:reg_s2_mem|out[33]                                                                        ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.041     ; 2.535      ;
; 7.414 ; cpu:mips1|regr:reg_s2_control|out[0]                                                                     ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.054     ; 2.519      ;
; 7.416 ; cpu:mips1|regr:reg_alurslt_s4|out[1]                                                                     ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.039     ; 2.532      ;
; 7.419 ; cpu:mips1|pc[8]                                                                                          ; cpu:mips1|regr:regr_im_s2|out[17]                                                                        ; clk          ; clk         ; 10.000       ; -0.031     ; 2.537      ;
; 7.440 ; cpu:mips1|regr:reg_s2_mem|out[1]                                                                         ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.035     ; 2.512      ;
; 7.451 ; cpu:mips1|regr:reg_s2_mem|out[33]                                                                        ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ; clk          ; clk         ; 10.000       ; -0.052     ; 2.484      ;
; 7.456 ; cpu:mips1|pc[8]                                                                                          ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 10.000       ; 0.131      ; 2.684      ;
; 7.466 ; cpu:mips1|regr:reg_alurslt_s4|out[0]                                                                     ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.040     ; 2.481      ;
; 7.480 ; cpu:mips1|pc[9]                                                                                          ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[2]                                                                 ; clk          ; clk         ; 10.000       ; -0.041     ; 2.466      ;
; 7.481 ; cpu:mips1|regr:reg_s2_mem|out[0]                                                                         ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.035     ; 2.471      ;
; 7.494 ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:mips1|regr:reg_s2_mem|out[3]                                                                         ; clk          ; clk         ; 10.000       ; -0.238     ; 2.255      ;
; 7.498 ; cpu:mips1|regr:reg_s2_mem|out[32]                                                                        ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.041     ; 2.448      ;
; 7.501 ; cpu:mips1|regr:reg_s2_control|out[0]                                                                     ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.043     ; 2.443      ;
; 7.509 ; cpu:mips1|regr:reg_s2_mem|out[33]                                                                        ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.041     ; 2.437      ;
; 7.515 ; cpu:mips1|pc[7]                                                                                          ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[2]                                                                 ; clk          ; clk         ; 10.000       ; -0.041     ; 2.431      ;
; 7.516 ; cpu:mips1|regr:reg_s2_control|out[0]                                                                     ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; clk          ; clk         ; 10.000       ; -0.044     ; 2.427      ;
; 7.520 ; cpu:mips1|pc[9]                                                                                          ; cpu:mips1|regr:regr_im_s2|out[17]                                                                        ; clk          ; clk         ; 10.000       ; -0.031     ; 2.436      ;
; 7.540 ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.042     ; 2.405      ;
; 7.543 ; cpu:mips1|pc[8]                                                                                          ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 10.000       ; 0.151      ; 2.617      ;
; 7.546 ; cpu:mips1|regr:reg_s2_mem|out[35]                                                                        ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.041     ; 2.400      ;
; 7.549 ; cpu:mips1|regr:reg_s2_mem|out[2]                                                                         ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.035     ; 2.403      ;
; 7.555 ; cpu:mips1|pc[7]                                                                                          ; cpu:mips1|regr:regr_im_s2|out[17]                                                                        ; clk          ; clk         ; 10.000       ; -0.031     ; 2.401      ;
; 7.557 ; cpu:mips1|pc[9]                                                                                          ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 10.000       ; 0.131      ; 2.583      ;
; 7.568 ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:mips1|regr:reg_s2_mem|out[1]                                                                         ; clk          ; clk         ; 10.000       ; -0.238     ; 2.181      ;
; 7.575 ; cpu:mips1|regr:reg_s2_seimm|out[1]                                                                       ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.043     ; 2.369      ;
; 7.577 ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.040     ; 2.370      ;
; 7.579 ; cpu:mips1|regr:reg_s2_mem|out[0]                                                                         ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.035     ; 2.373      ;
; 7.591 ; cpu:mips1|regr:reg_alurslt_s4|out[2]                                                                     ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.039     ; 2.357      ;
; 7.592 ; cpu:mips1|pc[7]                                                                                          ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 10.000       ; 0.131      ; 2.548      ;
; 7.596 ; cpu:mips1|regr:reg_s2_mem|out[32]                                                                        ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ; clk          ; clk         ; 10.000       ; -0.041     ; 2.350      ;
; 7.601 ; cpu:mips1|regr:reg_s2_mem|out[3]                                                                         ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ; clk          ; clk         ; 10.000       ; -0.035     ; 2.351      ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                   ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.188 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[40] ; cpu:mips1|regr:reg_s2_mem|out[3]                                                                         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.313      ;
; 0.189 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[42] ; cpu:mips1|regr:reg_s2_mem|out[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.201 ; cpu:mips1|regr:regr_s2_rs|out[1]          ; cpu:mips1|regr:reg_wrreg|out[3]                                                                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.326      ;
; 0.202 ; cpu:mips1|regr:regr_s2_rs|out[1]          ; cpu:mips1|regr:reg_wrreg|out[1]                                                                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.327      ;
; 0.203 ; cpu:mips1|pc[9]                           ; cpu:mips1|pc[9]                                                                                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.329      ;
; 0.224 ; cpu:mips1|pc[6]                           ; cpu:mips1|regr:regr_im_s2|out[24]                                                                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.350      ;
; 0.235 ; cpu:mips1|regr:reg_alurslt_s4|out[2]      ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.214      ; 0.553      ;
; 0.251 ; cpu:mips1|regr:reg_alurslt_s4|out[3]      ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.214      ; 0.569      ;
; 0.255 ; cpu:mips1|regr:reg_wrreg_s4|out[1]        ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.579      ;
; 0.257 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[11] ; cpu:mips1|regr:reg_s2_mem|out[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.382      ;
; 0.263 ; cpu:mips1|regr:regr_s2_rs|out[3]          ; cpu:mips1|regr:reg_wrreg|out[0]                                                                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.388      ;
; 0.275 ; cpu:mips1|regr:reg_wrreg_s4|out[0]        ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.230      ; 0.609      ;
; 0.277 ; cpu:mips1|regr:reg_alurslt|out[0]         ; cpu:mips1|regr:reg_alurslt_s4|out[0]                                                                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.402      ;
; 0.277 ; cpu:mips1|regr:reg_wrreg_s4|out[0]        ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.403      ;
; 0.277 ; cpu:mips1|pc[4]                           ; cpu:mips1|regr:regr_im_s2|out[24]                                                                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.403      ;
; 0.290 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[41] ; cpu:mips1|regr:reg_s2_mem|out[34]                                                                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.416      ;
; 0.290 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[40] ; cpu:mips1|regr:reg_s2_mem|out[35]                                                                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.416      ;
; 0.292 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[42] ; cpu:mips1|regr:reg_s2_mem|out[33]                                                                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.418      ;
; 0.298 ; cpu:mips1|pc[2]                           ; cpu:mips1|pc[2]                                                                                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.424      ;
; 0.305 ; cpu:mips1|pc[8]                           ; cpu:mips1|pc[8]                                                                                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.431      ;
; 0.305 ; cpu:mips1|pc[7]                           ; cpu:mips1|pc[7]                                                                                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.431      ;
; 0.321 ; cpu:mips1|pc[5]                           ; cpu:mips1|pc[5]                                                                                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.447      ;
; 0.322 ; cpu:mips1|pc[3]                           ; cpu:mips1|pc[3]                                                                                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.448      ;
; 0.323 ; cpu:mips1|pc[4]                           ; cpu:mips1|pc[4]                                                                                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.449      ;
; 0.323 ; cpu:mips1|pc[5]                           ; cpu:mips1|regr:regr_im_s2|out[24]                                                                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.449      ;
; 0.327 ; cpu:mips1|pc[6]                           ; cpu:mips1|pc[6]                                                                                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.453      ;
; 0.339 ; cpu:mips1|regr:reg_alurslt_s4|out[2]      ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[41]                                                                ; clk          ; clk         ; 0.000        ; 0.043      ; 0.466      ;
; 0.340 ; cpu:mips1|regr:reg_alurslt_s4|out[2]      ; cpu:mips1|regm:regm1|mem[11][2]                                                                          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.467      ;
; 0.352 ; cpu:mips1|regr:reg_alurslt_s4|out[2]      ; cpu:mips1|regr:reg_s2_mem|out[34]                                                                        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.479      ;
; 0.353 ; cpu:mips1|pc[6]                           ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.680      ;
; 0.356 ; cpu:mips1|regr:reg_wrreg_s4|out[1]        ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.482      ;
; 0.359 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[41] ; cpu:mips1|regr:reg_s2_mem|out[2]                                                                         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.484      ;
; 0.360 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[11] ; cpu:mips1|regr:reg_s2_mem|out[32]                                                                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.486      ;
; 0.361 ; cpu:mips1|regr:reg_wrreg_s4|out[1]        ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.487      ;
; 0.366 ; cpu:mips1|regr:reg_wrreg_s4|out[3]        ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.231      ; 0.701      ;
; 0.381 ; cpu:mips1|regr:reg_alurslt_s4|out[1]      ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.234      ; 0.719      ;
; 0.387 ; cpu:mips1|regr:reg_alurslt_s4|out[3]      ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.234      ; 0.725      ;
; 0.390 ; cpu:mips1|regr:reg_alurslt_s4|out[2]      ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.234      ; 0.728      ;
; 0.395 ; cpu:mips1|regr:reg_alurslt_s4|out[1]      ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.214      ; 0.713      ;
; 0.431 ; cpu:mips1|regr:reg_alurslt_s4|out[1]      ; cpu:mips1|regm:regm1|mem[11][1]                                                                          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.558      ;
; 0.431 ; cpu:mips1|regr:reg_alurslt_s4|out[1]      ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[42]                                                                ; clk          ; clk         ; 0.000        ; 0.043      ; 0.558      ;
; 0.432 ; cpu:mips1|regr:reg_alurslt_s4|out[3]      ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[40]                                                                ; clk          ; clk         ; 0.000        ; 0.043      ; 0.559      ;
; 0.435 ; cpu:mips1|regr:reg_alurslt_s4|out[3]      ; cpu:mips1|regm:regm1|mem[11][3]                                                                          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.562      ;
; 0.440 ; cpu:mips1|regr:reg_wrreg|out[0]           ; cpu:mips1|regr:reg_wrreg_s4|out[0]                                                                       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.568      ;
; 0.441 ; cpu:mips1|regr:regr_im_s2|out[1]          ; cpu:mips1|regr:reg_s2_seimm|out[1]                                                                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.568      ;
; 0.446 ; cpu:mips1|regr:reg_alurslt_s4|out[0]      ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.566      ;
; 0.447 ; cpu:mips1|regr:reg_alurslt_s4|out[1]      ; cpu:mips1|regr:reg_s2_mem|out[33]                                                                        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.574      ;
; 0.447 ; cpu:mips1|regr:reg_alurslt_s4|out[3]      ; cpu:mips1|regr:reg_s2_mem|out[35]                                                                        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.574      ;
; 0.447 ; cpu:mips1|pc[2]                           ; cpu:mips1|pc[3]                                                                                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.573      ;
; 0.448 ; cpu:mips1|regr:reg_alurslt_s4|out[0]      ; cpu:mips1|regm:regm1|mem[9][0]                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.449 ; cpu:mips1|pc[4]                           ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.776      ;
; 0.450 ; cpu:mips1|regr:regr_im_s2|out[22]         ; cpu:mips1|regr:regr_s2_rs|out[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.039      ; 0.573      ;
; 0.450 ; cpu:mips1|pc[2]                           ; cpu:mips1|pc[4]                                                                                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.576      ;
; 0.452 ; cpu:mips1|pc[5]                           ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.779      ;
; 0.454 ; cpu:mips1|pc[7]                           ; cpu:mips1|pc[8]                                                                                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.580      ;
; 0.456 ; cpu:mips1|regr:regr_im_s2|out[19]         ; cpu:mips1|regr:reg_s2_rt_rd|out[8]                                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.580      ;
; 0.459 ; cpu:mips1|regr:regr_im_s2|out[29]         ; cpu:mips1|regr:reg_s2_control|out[0]                                                                     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.586      ;
; 0.463 ; cpu:mips1|pc[8]                           ; cpu:mips1|pc[9]                                                                                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.589      ;
; 0.465 ; cpu:mips1|regr:reg_alurslt_s4|out[0]      ; cpu:mips1|regr:reg_s2_mem|out[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; cpu:mips1|regr:reg_wrreg_s4|out[1]        ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.220      ; 0.789      ;
; 0.465 ; cpu:mips1|regr:regr_im_s2|out[21]         ; cpu:mips1|regr:regr_s2_rs|out[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.039      ; 0.588      ;
; 0.470 ; cpu:mips1|pc[5]                           ; cpu:mips1|pc[6]                                                                                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.596      ;
; 0.471 ; cpu:mips1|pc[3]                           ; cpu:mips1|pc[4]                                                                                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.597      ;
; 0.476 ; cpu:mips1|pc[6]                           ; cpu:mips1|regr:regr_im_s2|out[21]                                                                        ; clk          ; clk         ; 0.000        ; 0.053      ; 0.613      ;
; 0.479 ; cpu:mips1|pc[6]                           ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[4]                                                                 ; clk          ; clk         ; 0.000        ; 0.053      ; 0.616      ;
; 0.481 ; cpu:mips1|pc[4]                           ; cpu:mips1|pc[5]                                                                                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.607      ;
; 0.484 ; cpu:mips1|pc[4]                           ; cpu:mips1|pc[6]                                                                                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.610      ;
; 0.485 ; cpu:mips1|pc[6]                           ; cpu:mips1|pc[7]                                                                                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.611      ;
; 0.486 ; cpu:mips1|regr:reg_wrreg_s4|out[3]        ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.613      ;
; 0.487 ; cpu:mips1|regr:reg_wrreg|out[3]           ; cpu:mips1|regr:reg_wrreg_s4|out[3]                                                                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.613      ;
; 0.488 ; cpu:mips1|pc[6]                           ; cpu:mips1|pc[8]                                                                                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.614      ;
; 0.489 ; cpu:mips1|regr:reg_s2_rt_rd|out[8]        ; cpu:mips1|regr:reg_wrreg|out[3]                                                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.613      ;
; 0.490 ; cpu:mips1|pc[8]                           ; cpu:mips1|regr:regr_im_s2|out[29]                                                                        ; clk          ; clk         ; 0.000        ; 0.053      ; 0.627      ;
; 0.490 ; cpu:mips1|pc[8]                           ; cpu:mips1|regr:regr_im_s2|out[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.053      ; 0.627      ;
; 0.491 ; cpu:mips1|pc[8]                           ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[2]                                                                 ; clk          ; clk         ; 0.000        ; 0.053      ; 0.628      ;
; 0.491 ; cpu:mips1|pc[8]                           ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[8]                                                                 ; clk          ; clk         ; 0.000        ; 0.053      ; 0.628      ;
; 0.499 ; cpu:mips1|pc[7]                           ; cpu:mips1|regr:regr_im_s2|out[24]                                                                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.625      ;
; 0.510 ; cpu:mips1|pc[7]                           ; cpu:mips1|regr:regr_im_s2|out[22]                                                                        ; clk          ; clk         ; 0.000        ; 0.053      ; 0.647      ;
; 0.513 ; cpu:mips1|pc[2]                           ; cpu:mips1|pc[5]                                                                                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.639      ;
; 0.516 ; cpu:mips1|regr:reg_wrreg_s4|out[0]        ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.032      ; 0.632      ;
; 0.516 ; cpu:mips1|pc[2]                           ; cpu:mips1|pc[6]                                                                                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.642      ;
; 0.517 ; cpu:mips1|pc[7]                           ; cpu:mips1|pc[9]                                                                                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.643      ;
; 0.531 ; cpu:mips1|regr:regr_im_s2|out[24]         ; cpu:mips1|regr:regr_s2_rs|out[3]                                                                         ; clk          ; clk         ; 0.000        ; 0.050      ; 0.665      ;
; 0.533 ; cpu:mips1|regr:reg_wrreg_s4|out[0]        ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.210      ; 0.847      ;
; 0.533 ; cpu:mips1|pc[5]                           ; cpu:mips1|pc[7]                                                                                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.659      ;
; 0.534 ; cpu:mips1|pc[6]                           ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[8]                                                                 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.661      ;
; 0.534 ; cpu:mips1|pc[3]                           ; cpu:mips1|pc[5]                                                                                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.660      ;
; 0.535 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]        ; cpu:mips1|regr:reg_wrreg|out[0]                                                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.659      ;
; 0.536 ; cpu:mips1|pc[5]                           ; cpu:mips1|pc[8]                                                                                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.662      ;
; 0.537 ; cpu:mips1|pc[3]                           ; cpu:mips1|pc[6]                                                                                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.663      ;
; 0.542 ; cpu:mips1|regr:reg_alurslt_s4|out[0]      ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.213      ; 0.859      ;
; 0.543 ; cpu:mips1|pc[9]                           ; cpu:mips1|regr:regr_im_s2|out[22]                                                                        ; clk          ; clk         ; 0.000        ; 0.053      ; 0.680      ;
; 0.545 ; cpu:mips1|pc[9]                           ; cpu:mips1|regr:regr_im_s2|out[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.053      ; 0.682      ;
; 0.546 ; cpu:mips1|regr:reg_wrreg_s4|out[3]        ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.211      ; 0.861      ;
; 0.547 ; cpu:mips1|pc[4]                           ; cpu:mips1|pc[7]                                                                                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.673      ;
; 0.549 ; cpu:mips1|pc[8]                           ; cpu:mips1|regr:regr_im_s2|out[24]                                                                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.675      ;
; 0.550 ; cpu:mips1|pc[4]                           ; cpu:mips1|pc[8]                                                                                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.676      ;
; 0.551 ; cpu:mips1|pc[6]                           ; cpu:mips1|pc[9]                                                                                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.677      ;
; 0.559 ; cpu:mips1|regr:reg_s2_control|out[0]      ; cpu:mips1|regr:reg_wrreg|out[0]                                                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.681      ;
; 0.567 ; cpu:mips1|regr:regr_im_s2|out[16]         ; cpu:mips1|regr:reg_s2_rt_rd|out[5]                                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.691      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                         ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                   ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; 4.373 ; 4.603        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.373 ; 4.603        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 4.374 ; 4.604        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.374 ; 4.604        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 4.374 ; 4.604        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 4.375 ; 4.605        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 4.375 ; 4.605        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.376 ; 4.606        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|pc[2]                                                                                          ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|pc[3]                                                                                          ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|pc[4]                                                                                          ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|pc[5]                                                                                          ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|pc[6]                                                                                          ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|pc[7]                                                                                          ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|pc[8]                                                                                          ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|pc[9]                                                                                          ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[3][0]                                                                           ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[3][1]                                                                           ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[3][2]                                                                           ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[3][3]                                                                           ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[8][0]                                                                           ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[8][1]                                                                           ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[8][2]                                                                           ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[8][3]                                                                           ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[9][0]                                                                           ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[9][1]                                                                           ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[9][2]                                                                           ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[9][3]                                                                           ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[0]                                                                 ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[11]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[1]                                                                 ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[2]                                                                 ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[3]                                                                 ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[40]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[41]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[42]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[4]                                                                 ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[7]                                                                 ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[8]                                                                 ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[0]                                                                 ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[1]                                                                 ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[2]                                                                 ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[3]                                                                 ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[4]                                                                 ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[7]                                                                 ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[8]                                                                 ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[0]                                                                     ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[1]                                                                     ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[2]                                                                     ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[3]                                                                     ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[0]                                                                         ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[1]                                                                         ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[2]                                                                         ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[3]                                                                         ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_rt_rd|out[5]                                                                       ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_rt_rd|out[6]                                                                       ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_rt_rd|out[8]                                                                       ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_wrreg_s4|out[0]                                                                       ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_wrreg_s4|out[1]                                                                       ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_wrreg_s4|out[3]                                                                       ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_wrreg|out[0]                                                                          ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_wrreg|out[1]                                                                          ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_wrreg|out[3]                                                                          ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:regr_im_s2|out[16]                                                                        ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:regr_im_s2|out[17]                                                                        ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:regr_im_s2|out[19]                                                                        ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:regr_im_s2|out[1]                                                                         ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:regr_im_s2|out[21]                                                                        ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:regr_im_s2|out[22]                                                                        ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:regr_im_s2|out[24]                                                                        ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:regr_im_s2|out[29]                                                                        ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:regr_s2_rs|out[0]                                                                         ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:regr_s2_rs|out[1]                                                                         ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:regr_s2_rs|out[3]                                                                         ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[11][0]                                                                          ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[11][1]                                                                          ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[11][2]                                                                          ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[11][3]                                                                          ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[11]                                                                ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[40]                                                                ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[41]                                                                ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[42]                                                                ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[1]                                                                        ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[2]                                                                        ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[3]                                                                        ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_control|out[0]                                                                     ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[32]                                                                        ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[33]                                                                        ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[34]                                                                        ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[35]                                                                        ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_seimm|out[1]                                                                       ;
; 4.617 ; 4.617        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; mips1|pc[2]|clk                                                                                          ;
; 4.617 ; 4.617        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; mips1|pc[3]|clk                                                                                          ;
; 4.617 ; 4.617        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; mips1|pc[4]|clk                                                                                          ;
; 4.617 ; 4.617        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; mips1|pc[5]|clk                                                                                          ;
; 4.617 ; 4.617        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; mips1|pc[6]|clk                                                                                          ;
; 4.617 ; 4.617        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; mips1|pc[7]|clk                                                                                          ;
; 4.617 ; 4.617        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; mips1|pc[8]|clk                                                                                          ;
; 4.617 ; 4.617        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; mips1|pc[9]|clk                                                                                          ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; out[*]    ; clk        ; 4.974 ; 5.109 ; Rise       ; clk             ;
;  out[0]   ; clk        ; 3.699 ; 3.753 ; Rise       ; clk             ;
;  out[1]   ; clk        ; 4.450 ; 4.610 ; Rise       ; clk             ;
;  out[2]   ; clk        ; 3.968 ; 4.079 ; Rise       ; clk             ;
;  out[3]   ; clk        ; 4.795 ; 4.948 ; Rise       ; clk             ;
;  out[4]   ; clk        ; 4.028 ; 4.128 ; Rise       ; clk             ;
;  out[5]   ; clk        ; 3.936 ; 4.035 ; Rise       ; clk             ;
;  out[6]   ; clk        ; 3.646 ; 3.693 ; Rise       ; clk             ;
;  out[7]   ; clk        ; 3.619 ; 3.665 ; Rise       ; clk             ;
;  out[8]   ; clk        ; 3.678 ; 3.723 ; Rise       ; clk             ;
;  out[9]   ; clk        ; 4.974 ; 5.109 ; Rise       ; clk             ;
;  out[10]  ; clk        ; 3.836 ; 3.906 ; Rise       ; clk             ;
;  out[11]  ; clk        ; 3.683 ; 3.733 ; Rise       ; clk             ;
;  out[12]  ; clk        ; 3.718 ; 3.771 ; Rise       ; clk             ;
;  out[13]  ; clk        ; 3.570 ; 3.612 ; Rise       ; clk             ;
;  out[14]  ; clk        ; 3.861 ; 3.931 ; Rise       ; clk             ;
;  out[15]  ; clk        ; 4.621 ; 4.729 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; out[*]    ; clk        ; 3.453 ; 3.493 ; Rise       ; clk             ;
;  out[0]   ; clk        ; 3.579 ; 3.632 ; Rise       ; clk             ;
;  out[1]   ; clk        ; 4.298 ; 4.451 ; Rise       ; clk             ;
;  out[2]   ; clk        ; 3.835 ; 3.942 ; Rise       ; clk             ;
;  out[3]   ; clk        ; 4.629 ; 4.776 ; Rise       ; clk             ;
;  out[4]   ; clk        ; 3.894 ; 3.990 ; Rise       ; clk             ;
;  out[5]   ; clk        ; 3.805 ; 3.901 ; Rise       ; clk             ;
;  out[6]   ; clk        ; 3.528 ; 3.574 ; Rise       ; clk             ;
;  out[7]   ; clk        ; 3.502 ; 3.546 ; Rise       ; clk             ;
;  out[8]   ; clk        ; 3.556 ; 3.600 ; Rise       ; clk             ;
;  out[9]   ; clk        ; 4.839 ; 4.970 ; Rise       ; clk             ;
;  out[10]  ; clk        ; 3.709 ; 3.776 ; Rise       ; clk             ;
;  out[11]  ; clk        ; 3.562 ; 3.610 ; Rise       ; clk             ;
;  out[12]  ; clk        ; 3.596 ; 3.647 ; Rise       ; clk             ;
;  out[13]  ; clk        ; 3.453 ; 3.493 ; Rise       ; clk             ;
;  out[14]  ; clk        ; 3.733 ; 3.801 ; Rise       ; clk             ;
;  out[15]  ; clk        ; 4.499 ; 4.605 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 1.804 ; 0.188 ; N/A      ; N/A     ; 4.373               ;
;  clk             ; 1.804 ; 0.188 ; N/A      ; N/A     ; 4.373               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; out[*]    ; clk        ; 9.300 ; 9.075 ; Rise       ; clk             ;
;  out[0]   ; clk        ; 6.902 ; 6.881 ; Rise       ; clk             ;
;  out[1]   ; clk        ; 8.535 ; 8.443 ; Rise       ; clk             ;
;  out[2]   ; clk        ; 7.498 ; 7.494 ; Rise       ; clk             ;
;  out[3]   ; clk        ; 9.300 ; 9.075 ; Rise       ; clk             ;
;  out[4]   ; clk        ; 7.687 ; 7.639 ; Rise       ; clk             ;
;  out[5]   ; clk        ; 7.441 ; 7.429 ; Rise       ; clk             ;
;  out[6]   ; clk        ; 6.850 ; 6.814 ; Rise       ; clk             ;
;  out[7]   ; clk        ; 6.806 ; 6.772 ; Rise       ; clk             ;
;  out[8]   ; clk        ; 6.968 ; 6.909 ; Rise       ; clk             ;
;  out[9]   ; clk        ; 9.084 ; 9.070 ; Rise       ; clk             ;
;  out[10]  ; clk        ; 7.271 ; 7.213 ; Rise       ; clk             ;
;  out[11]  ; clk        ; 6.958 ; 6.902 ; Rise       ; clk             ;
;  out[12]  ; clk        ; 7.012 ; 6.954 ; Rise       ; clk             ;
;  out[13]  ; clk        ; 6.726 ; 6.688 ; Rise       ; clk             ;
;  out[14]  ; clk        ; 7.303 ; 7.243 ; Rise       ; clk             ;
;  out[15]  ; clk        ; 8.350 ; 8.395 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; out[*]    ; clk        ; 3.453 ; 3.493 ; Rise       ; clk             ;
;  out[0]   ; clk        ; 3.579 ; 3.632 ; Rise       ; clk             ;
;  out[1]   ; clk        ; 4.298 ; 4.451 ; Rise       ; clk             ;
;  out[2]   ; clk        ; 3.835 ; 3.942 ; Rise       ; clk             ;
;  out[3]   ; clk        ; 4.629 ; 4.776 ; Rise       ; clk             ;
;  out[4]   ; clk        ; 3.894 ; 3.990 ; Rise       ; clk             ;
;  out[5]   ; clk        ; 3.805 ; 3.901 ; Rise       ; clk             ;
;  out[6]   ; clk        ; 3.528 ; 3.574 ; Rise       ; clk             ;
;  out[7]   ; clk        ; 3.502 ; 3.546 ; Rise       ; clk             ;
;  out[8]   ; clk        ; 3.556 ; 3.600 ; Rise       ; clk             ;
;  out[9]   ; clk        ; 4.839 ; 4.970 ; Rise       ; clk             ;
;  out[10]  ; clk        ; 3.709 ; 3.776 ; Rise       ; clk             ;
;  out[11]  ; clk        ; 3.562 ; 3.610 ; Rise       ; clk             ;
;  out[12]  ; clk        ; 3.596 ; 3.647 ; Rise       ; clk             ;
;  out[13]  ; clk        ; 3.453 ; 3.493 ; Rise       ; clk             ;
;  out[14]  ; clk        ; 3.733 ; 3.801 ; Rise       ; clk             ;
;  out[15]  ; clk        ; 4.499 ; 4.605 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; out[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[8]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[9]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[10]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[11]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[12]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[13]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[14]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[15]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; out[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; out[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; out[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2331     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2331     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Fri Dec 09 14:08:10 2016
Info: Command: quartus_sta oldmips -c oldmips
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'oldmips.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 1.804
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.804               0.000 clk 
Info (332146): Worst-case hold slack is 0.429
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.429               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.627
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.627               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 2.651
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.651               0.000 clk 
Info (332146): Worst-case hold slack is 0.395
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.395               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.647
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.647               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332146): Worst-case setup slack is 5.954
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.954               0.000 clk 
Info (332146): Worst-case hold slack is 0.188
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.188               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.373
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.373               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 568 megabytes
    Info: Processing ended: Fri Dec 09 14:08:13 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


