
---
title: '英特尔详解Sapphire Rapids-SP至强CPU的芯片堆栈与互连设计'
categories: 
 - 新媒体
 - cnBeta
 - 最新
headimg: 'https://static.cnbetacdn.com/thumb/article/2021/0823/bd8ef6053d7091c.png'
author: cnBeta
comments: false
date: Mon, 23 Aug 2021 04:45:00 GMT
thumbnail: 'https://static.cnbetacdn.com/thumb/article/2021/0823/bd8ef6053d7091c.png'
---

<div>   
<strong>英特尔刚刚披露了与 Sapphire Rapids-SP 至强 CPU 有关的第一条确切消息，即该处理器将通过多芯片设计，以结合主核心芯片 + HBM2E 缓存堆栈。</strong>具体说来是，Sapphire Rapids-SP 至强 CPU 将具有 4 个 8-Hi HBM2E 堆栈、14 条 EMIB 互连、且全 XCC 芯片的尺寸约为 400 m㎡ 。<br>
 <p><a href="https://static.cnbetacdn.com/article/2021/0823/bd8ef6053d7091c.png" target="_blank"><img src="https://static.cnbetacdn.com/thumb/article/2021/0823/bd8ef6053d7091c.png" alt="1-1.png" referrerpolicy="no-referrer"></a></p><p>此前，<a href="https://wccftech.com/intel-sapphire-rapids-sp-xeon-cpus-to-feature-4-8-hi-hbm2e-stacks-14-emib-interconnects-full-xcc-die-measures-around-400mm2/" target="_self">WCCFTech</a> 已经详细介绍过英特尔的 Sapphire Rapids-SP Xeon CPU，但在 HotChip 33 年度会议期间，这家芯片巨头还揭示了更多花絮。</p><p><a href="https://static.cnbetacdn.com/article/2021/0823/7a6a5af2ba77d9d.png" target="_blank"><img src="https://static.cnbetacdn.com/thumb/article/2021/0823/7a6a5af2ba77d9d.png" alt="2.png" referrerpolicy="no-referrer"></a></p><p>据英特尔所述，Sapphire Rapids-SP 将提供基于两种封装的衍生版本。标准版将采用由四个 XCC 芯片所组成的小芯片设计，尺寸约为 400 m㎡ 。</p><p><a href="https://static.cnbetacdn.com/article/2021/0823/226a01e39c052e8.png" target="_blank"><img src="https://static.cnbetacdn.com/thumb/article/2021/0823/226a01e39c052e8.png" alt="3.png" referrerpolicy="no-referrer"></a></p><p>在单个 XCC 之外，顶级 Sapphire Rapids-SP 至强 CPU 还将集成四个芯片，并且会借助 EMIB 互连技术打通彼此 —— EMIB 间距约 55u，核心间距为 100u 。</p><p><a href="https://static.cnbetacdn.com/article/2021/0823/4c7e4dc187a41cd.png" target="_blank"><img src="https://static.cnbetacdn.com/thumb/article/2021/0823/4c7e4dc187a41cd.png" alt="4.png" referrerpolicy="no-referrer"></a></p><p>标准款 Sapphire Rapids-SP 至强芯片具有 10 条 EMIB 互连，完整封装尺寸为 4446 m㎡ 。此外 HBM 衍生版本用到了 14 条 EMIB 互连，以打通内核与 HBM2E 高带宽内存。</p><p><a href="https://static.cnbetacdn.com/article/2021/0823/b0bc433216490cc.png" target="_blank"><img src="https://static.cnbetacdn.com/thumb/article/2021/0823/b0bc433216490cc.png" alt="5.png" referrerpolicy="no-referrer"></a></p><p>四路 HBM2E 内存将采用 8-Hi 堆栈打造，每个堆栈至少拥有 16GB 的 HBM2E 内存，使得 Sapphire Rapids-SP 总计可获得 64GB 内存。</p><p><a href="https://static.cnbetacdn.com/article/2021/0823/04d161221d811ed.png" target="_blank"><img src="https://static.cnbetacdn.com/thumb/article/2021/0823/04d161221d811ed.png" alt="7.png" referrerpolicy="no-referrer"></a></p><p>然而 5700 m㎡ 的惊人封装，还是较标准版本大了 28% 左右。即使与近期泄露的 <a data-link="1" href="https://c.duomai.com/track.php?site_id=242986&euid=&t=https://amd-cpu.jd.com/" target="_blank">AMD</a> 霄龙 Genoa 相比（12 CCD 封装 / 5428 m㎡），HBM2E 衍生版本的 Sapphire Rapids-SP 还是大了 5%（标准封装小 22%）。</p><p><a href="https://static.cnbetacdn.com/article/2021/0823/c0a1faa2fe8f64f.png" target="_blank"><img src="https://static.cnbetacdn.com/thumb/article/2021/0823/c0a1faa2fe8f64f.png" alt="8.png" referrerpolicy="no-referrer"></a></p><p>英特尔还表示，与标准封装设计相比，EMIB 互联总线还可提供两倍的带宽密度、以及 4 倍的能效效率改进。</p><p><a href="https://static.cnbetacdn.com/article/2021/0823/8176c9affef1be2.png" target="_blank"><img src="https://static.cnbetacdn.com/thumb/article/2021/0823/8176c9affef1be2.png" alt="11.png" referrerpolicy="no-referrer"></a></p><p>此外，这家芯片巨头详细介绍了其基于 Xe-HPC 架构的 Ponte Vecchio 旗舰 GPU 的封装和芯片尺寸。可知该芯片将由 2 个瓦片组成，且每堆栈有 16 个芯片（41 m㎡）。</p><p><a href="https://static.cnbetacdn.com/article/2021/0823/a615ece9bbb7555.png" target="_blank"><img src="https://static.cnbetacdn.com/thumb/article/2021/0823/a615ece9bbb7555.png" alt="12.png" referrerpolicy="no-referrer"></a></p><p>每个计算块（Compute Tile）的大小为 650 m㎡，且 Ponte Vecchio GPU 使用了 8 个 HBM 8-Hi 堆栈、并包含总共 11 条 EMIB 互连，整个 Ponte Vecchio 封装的尺寸为 4843.75 m㎡ 。</p><p><a href="https://static.cnbetacdn.com/article/2021/0823/ba4576e853435a7.png" target="_blank"><img src="https://static.cnbetacdn.com/thumb/article/2021/0823/ba4576e853435a7.png" alt="13.png" referrerpolicy="no-referrer"></a></p><p>最后是使用高密度 3D Forveros 封装的 Meteor Lake CPU，可知其凸点（Bump Pitch）间距为 36u 。</p><p>随着 Forveros Omni 和 Forveros Direct 进入晶体管开发的“埃时代”（Angstrom Era），英特尔将拥有诸多面向下一代解决方案的高级封装设计 IP 。</p>   
</div>
            