---
layout: default
---

一个简单Makefile的例子
======================

问题
====
有时不能用CMake，还得看Makefile。

例子
====
{% highlight Makefile %}
CC=g++
CFLAGS=-c -Wall $(inc_path)

inc_path=-I../inc -I/usr/local/include

libs_path=/usr/local/lib
libs=-lopencv_highgui -lopencv_core
LDFLAGS=-L$(libs_path) $(libs)

SOURCES=../path/source1.cpp \
		source2.cpp

OBJECTS=$(SOURCES:.cpp=.o)

EXECUTABLE=eric_client

all: $(SOURCES) $(EXECUTABLE)
	
$(EXECUTABLE): $(OBJECTS) 
	$(CC) $(LDFLAGS) $(OBJECTS) -o $@

.cpp.o:
	$(CC) $(CFLAGS) $< -o $@

clean:
	rm net.o ../test/eric_client.o $(EXECUTABLE)
{% endhighlight %}

一点说明
========

1. `OBJECTS=$(SOURCES:.cpp=.o)`是个简便的写法，表明从所有的`.cpp`生成所有的`.o`.(依赖规则？)
2. `.cpp.o:`是编译的过程。用了`CFLAGS`
3. `$(EXECUTABLE):$(OBJECTS)`是个链接的过程，用到了`LDFLAGS`.
4. `$<` 表示所有依赖的文件。
					
总结
====
编译与链接分开的体现，还是有意义的。
