#Substrate Graph
# noVertices
40
# noArcs
114
# Vertices: id availableCpu routingCapacity isCenter
0 261 261 1
1 450 450 1
2 150 150 0
3 400 400 1
4 125 125 0
5 586 586 1
6 261 261 1
7 368 368 1
8 418 418 1
9 125 125 0
10 150 150 0
11 261 261 1
12 150 150 0
13 468 468 1
14 436 436 1
15 125 125 0
16 125 125 0
17 400 400 1
18 125 125 0
19 150 150 0
20 336 336 1
21 368 368 1
22 450 450 1
23 500 500 1
24 150 150 0
25 150 150 0
26 150 150 0
27 368 368 1
28 125 125 0
29 261 261 1
30 243 243 1
31 150 150 0
32 125 125 0
33 100 100 0
34 243 243 1
35 25 25 0
36 100 100 0
37 125 125 0
38 150 150 0
39 243 243 1
# Arcs: idS idT delay bandwidth
7 8 6 125
7 9 4 75
7 10 1 75
7 11 1 93
0 12 1 75
0 13 29 93
0 14 29 93
15 16 5 50
15 17 4 75
6 2 2 75
6 21 1 93
6 14 1 93
17 22 1 125
17 15 4 75
17 16 3 75
17 23 1 125
8 7 6 125
8 10 6 75
8 11 6 93
8 23 5 125
27 22 4 125
27 28 1 75
27 18 1 75
27 29 1 93
28 18 1 50
28 27 1 75
18 28 1 50
18 27 1 75
30 31 3 75
30 5 4 93
30 25 1 75
12 0 1 75
12 5 31 75
10 8 6 75
10 7 1 75
21 3 1 125
21 2 2 75
21 4 2 75
21 6 1 93
23 22 1 125
23 8 5 125
23 1 2 125
23 17 1 125
32 33 1 50
32 11 4 75
33 9 1 50
33 32 1 50
22 24 2 75
22 23 1 125
22 17 1 125
22 27 4 125
9 33 1 50
9 7 4 75
34 31 3 75
34 5 4 93
34 25 1 75
35 36 3 25
25 34 1 75
25 30 1 75
2 21 2 75
2 6 2 75
4 21 2 75
4 37 2 50
1 24 3 75
1 23 2 125
1 13 3 125
1 14 3 125
36 39 1 75
36 35 3 25
38 39 1 75
38 20 1 75
20 29 4 93
20 19 1 75
20 39 1 93
20 38 1 75
16 15 5 50
16 17 3 75
11 8 6 93
11 7 1 93
11 32 4 75
29 19 4 75
29 27 1 93
29 20 4 93
39 36 1 75
39 38 1 75
39 20 1 93
31 34 3 75
31 30 3 75
19 29 4 75
19 20 1 75
24 22 2 75
24 1 3 75
37 3 1 75
37 4 2 50
3 21 1 125
3 13 1 125
3 37 1 75
3 26 3 75
5 34 4 93
5 30 4 93
5 12 31 75
5 13 3 125
5 26 1 75
5 14 3 125
13 3 1 125
13 0 29 93
13 5 3 125
13 1 3 125
26 3 3 75
26 5 1 75
14 0 29 93
14 5 3 125
14 1 3 125
14 6 1 93
