module FSM_mem_w_init_testbench ();
	reg clk, start;
	
	wire wr_en;
	wire [7:0] mem_addr, wr_data;
	
	FSM_mem_w_init DUT(.start(start), .clk(clk), .wr_en(wr_en), .mem_addr(mem_addr), .wr_data(wr_data);
endmodule 