$date
	Sat Jul  1 06:33:52 2023
$end
$version
	Icarus Verilog
$end
$timescale
	1s
$end
$scope module fsm1_tb $end
$var wire 1 ! out1 $end
$var wire 1 " out2 $end
$var wire 4 # state [3:0] $end
$var reg 1 $ clk $end
$var reg 1 % reset $end
$scope module DUT $end
$var wire 1 & clk $end
$var wire 1 ' reset $end
$var reg 4 ( STATE [3:0] $end
$var reg 1 ) out1 $end
$var reg 1 * out2 $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
0*
0)
b1 (
1'
0&
1%
0$
b1 #
0"
0!
$end
#5
1$
1&
#10
0$
0&
0%
0'
#15
b10 (
b10 #
1$
1&
#20
0$
0&
#25
b100 (
b100 #
1)
1!
1$
1&
#30
0$
0&
#35
b1000 (
b1000 #
1*
1"
0)
0!
1$
1&
#40
0$
0&
#45
b1 (
b1 #
1)
1!
1$
1&
#50
0$
0&
#55
b10 (
b10 #
0*
0"
0)
0!
1$
1&
#60
0$
0&
#65
b100 (
b100 #
1)
1!
1$
1&
#70
0$
0&
#75
b1000 (
b1000 #
1*
1"
0)
0!
1$
1&
#80
0$
0&
#85
b1 (
b1 #
1)
1!
1$
1&
#90
0$
0&
#95
b10 (
b10 #
0*
0"
0)
0!
1$
1&
#100
0$
0&
#105
b100 (
b100 #
1)
1!
1$
1&
#110
0$
0&
#115
b1000 (
b1000 #
1*
1"
0)
0!
1$
1&
#120
0$
0&
#125
b1 (
b1 #
1)
1!
1$
1&
#130
0$
0&
#135
b10 (
b10 #
0*
0"
0)
0!
1$
1&
#140
0$
0&
#145
b100 (
b100 #
1)
1!
1$
1&
#150
0$
0&
#155
b1000 (
b1000 #
1*
1"
0)
0!
1$
1&
#160
0$
0&
#165
b1 (
b1 #
1)
1!
1$
1&
#170
0$
0&
#175
b10 (
b10 #
0*
0"
0)
0!
1$
1&
#180
0$
0&
#185
b100 (
b100 #
1)
1!
1$
1&
#190
0$
0&
#195
b1000 (
b1000 #
1*
1"
0)
0!
1$
1&
#200
0$
0&
#205
b1 (
b1 #
1)
1!
1$
1&
#210
0$
0&
