                                         // Instructions:    16
                                         // Expected cycles: 17
                                         // Expected IPC:    0.94
                                         //
                                         // Wall time:     0.05s
                                         // User time:     0.05s
                                         //
                                         // ----- cycle (expected) ------>
                                         // 0                        25
                                         // |------------------------|----
        vldrw.u32 q0, [r2]               // *.............................
        vldrw.u32 q7, [r3] , #16         // ..*...........................
        vmulh.u32 q6, q0, q7             // ...*..........................
        vldrw.u32 q4, [r2, #32]          // ....*.........................
        vadd.u32 q3, q6, q6              // .....*........................
        vmulh.u32 q6, q4, q7             // ......*.......................
        vadd.u32 q2, q3, q7              // .......*......................
        vldrw.u32 q0, [r2, #16]          // ........*.....................
        vadd.u32 q4, q6, q6              // .........*....................
        vmulh.u32 q6, q0, q7             // ..........*...................
        vadd.u32 q4, q4, q7              // ...........*..................
        vstrw.u32 q2, [r2] , #48         // ............*.................
        vadd.u32 q2, q6, q6              // .............*................
        vstrw.u32 q4, [r2, #-16]         // ..............*...............
        vadd.u32 q6, q2, q7              // ...............*..............
        vstrw.u32 q6, [r2, #-32]         // ................*.............

                                          // ------ cycle (expected) ------>
                                          // 0                        25
                                          // |------------------------|-----
        // vldrw.u32  q0, [inA]           // *..............................
        // vldrw.u32  q1, [inA, #16]      // ........*......................
        // vldrw.u32  q2, [inA, #32]      // ....*..........................
        // vldrw.u32  q7, [inB], #16      // ..*............................
        // vmulh.u32  q0, q0, q7          // ...*...........................
        // vmulh.u32  q1, q1, q7          // ..........*....................
        // vmulh.u32  q2, q2, q7          // ......*........................
        // vadd.u32   q0, q0, q0          // .....*.........................
        // vadd.u32   q0, q0, q7          // .......*.......................
        // vadd.u32   q1, q1, q1          // .............*.................
        // vadd.u32   q1, q1, q7          // ...............*...............
        // vadd.u32   q2, q2, q2          // .........*.....................
        // vadd.u32   q2, q2, q7          // ...........*...................
        // vstrw.u32  q1, [inA, #16]      // ................*..............
        // vstrw.u32  q2, [inA, #32]      // ..............*................
        // vstrw.u32  q0, [inA], #48      // ............*..................
