{"patent_id": "10-2021-7032064", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0063759", "출원번호": "10-2021-7032064", "발명의 명칭": "다중 비트 양자 피드백 제어를 위한 양자 측정 및 제어 시스템", "출원인": "션쩐 텐센트 컴퓨터 시스템즈 컴퍼니 리미티드", "발명자": "샹 량"}}
{"patent_id": "10-2021-7032064", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "다중 비트 양자 피드백 제어를 위한 양자 측정 및 제어(quantum measurement and control, QMC) 시스템으로서, 복수의 측정 및 제어 서브 그룹(measurement and control subgroup, MCSG)을 포함하는 측정 및 제어(measurement and control, MC) 네트워크를 포함하며, 각각의 MCSG는 상기 MC 네트워크의 노드로서 사용되고적어도 하나의 다른 MCSG와 연결 관계를 가지며,각각의 MCSG는 물리적 양자 비트(큐비트(qubit)) 그룹에 대해 MC를 수행하도록 구성되고, 상기 물리적 큐비트그룹은 복수의 물리적 큐비트를 포함하며,상기 MCSG는 측정 유닛 및 복수의 제어 유닛을 포함하고, 각각의 제어 유닛은 하나의 물리적 큐비트를 제어하도록 구성되며, 상기 측정 유닛은 상기 MCSG에 대응하는 물리적 큐비트 그룹의 각각의 물리적 큐비트의 양자 상태를 측정하고,측정 결과에 기초하여 상기 제어 유닛에게 제어 명령을 전송하도록 구성되며, 상기 제어 유닛은 상기 제어 명령에 따라 대응하는 물리적 큐비트를 제어하도록 구성되는,양자 측정 및 제어 시스템."}
{"patent_id": "10-2021-7032064", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, 웜홀 라우터(wormhole router)는 상기 MCSG의 측정 유닛에 통합되고, 상기 웜홀 라우터는 복수의 포트를 포함하며, 물리적 전송 채널은 상기 연결 관계를 갖는 2개의 MCSG의 웜홀 라우터들 사이에 대응하는 포트를 통해 형성되고, 상기 웜홀 라우터는 데이터 패킷을 고정 길이의 플릿(flit)으로 분할하고 상기 플릿을 전송하도록 구성되는, 양자 측정 및 제어 시스템."}
{"patent_id": "10-2021-7032064", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서, 상기 물리적 전송 채널은 양방향 데이터 전송 채널인,양자 측정 및 제어 시스템."}
{"patent_id": "10-2021-7032064", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에 있어서, 상기 양방향 데이터 전송 채널은 2개의 단방향 데이터 전송 채널을 포함하고, 각각의 단방향 데이터 전송 채널은 복수의 가상 전송 채널에 대응하며, 상이한 전송 경로로부터의 데이터 패킷이 동일한 단방향 데이터 전송 채널을 사용하는 경우 상이한 전송 경로로부터의 데이터 패킷은 상이한 가상 전송 채널을 점유하고, 데이터 전송은 설정된 플로우(flow) 제어 정책에 따라 상기 가상 전송 채널 사이에 순차적으로 수행되는,양자 측정 및 제어 시스템."}
{"patent_id": "10-2021-7032064", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서, 상기 MC 네트워크는 2차원 메쉬 네트워크인,공개특허 10-2022-0063759-3-양자 측정 및 제어 시스템."}
{"patent_id": "10-2021-7032064", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에 있어서,동일한 MCSG의 측정 유닛 및 제어 유닛은 동일한 물리적 기판에 배치되거나; 또는동일한 MCSG의 측정 유닛 및 제어 유닛은 상이한 물리적 기판에 배치되고, 상기 동일한 MCSG의 측정 유닛과 상기 제어 유닛 사이에 단방향의 기판 간 전송 채널이 존재하는,양자 측정 및 제어 시스템."}
{"patent_id": "10-2021-7032064", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항에 있어서, 상기 MCSG는 대응하는 노드 좌표로 구성되고, 상기 노드 좌표는 상기 MC 네트워크에서 상기 MCSG의 위치를 식별하는 데 사용되는,양자 측정 및 제어 시스템."}
{"patent_id": "10-2021-7032064", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7항에 있어서, 상기 MC 네트워크의 제1 MCSG에 의해 상기 MC 네트워크의 제2 MCSG로 전송되는 데이터 패킷은,상기 제1 MCSG에 대응하는 노드 좌표를 포함하는 소스 노드의 좌표 정보;상기 제2 MCSG에 대응하는 노드 좌표를 포함하는 데스티네이션 노드의 좌표 정보; 및데이터 컨텐츠를 포함하는, 양자 측정 및 제어 시스템."}
{"patent_id": "10-2021-7032064", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1항에 있어서, 상기 MCSG는 대응하는 메모리 공간으로 구성되고, 동일한 MCSG의 측정 유닛 및 제어 유닛은 상기 대응하는 MCSG의 메모리 공간을 공유하는,양자 측정 및 제어 시스템."}
{"patent_id": "10-2021-7032064", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1항에 있어서, 상기 MC 네트워크의 타깃 위치에 있는 노드는 마스터 노드이고, 상기 타깃 위치와 다른 상기 MC 네트워크의 위치에 있는 노드는 슬레이브 노드이며,상기 마스터 노드는 각각의 슬레이브 노드에게 동기화 트리거 신호를 전송하도록 구성되고, 상기 슬레이브 노드는 상기 수신된 동기화 트리거 신호의 클록 사이클 및 미리 구성된 대기 사이클의 개수에 따라 작업을 시작하기 위한 클록 사이클을 결정하도록 구성되며, 상기 MC 네트워크에서 상기 노드의 작업을 시작하기 위한 클록 사이클은 동일한,양자 측정 및 제어 시스템."}
{"patent_id": "10-2021-7032064", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제1항에 있어서, 공개특허 10-2022-0063759-4-상기 시스템은 기준 클록 소스 및 클록 분배기를 더 포함하고,상기 기준 클록 소스는 시스템 기준 클록을 생성하도록 구성되며,상기 클록 분배기는 상기 시스템 기준 클록을 각각의 물리적 기판의 위상 동기 루프(phase-locked loop, PLL)에게 분배하도록 구성되고, 상기 PLL은 상기 물리적 기판 상의 측정 유닛 및 제어 유닛의 작동 클록을 생성하고, 상기 물리적 기판 상의 아날로그-디지털(analog-to-digital, AD) 변환 회로 및 디지털-아날로그(digital-to-analog, DA) 변환 회로의 샘플링 클록을 생성하도록 구성되는, 양자 측정 및 제어 시스템."}
{"patent_id": "10-2021-7032064", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제1항에 있어서, 상기 MCSG 사이의 랜덤 위상차는 소프트웨어를 사용하여 보상되는,양자 측정 및 제어 시스템."}
{"patent_id": "10-2021-7032064", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제1항에 있어서, 상기 제어 명령의 시그널링 포맷은 제1 필드 및 제2 필드를 포함하고, 상기 제1 필드는 상기 제어 명령의 시작비트를 채우는 데 사용되며, 상기 제2 필드는 상기 제어 명령의 코드 비트를 채우는 데 사용되는, 양자 측정 및 제어 시스템."}
{"patent_id": "10-2021-7032064", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 출원은 다중 비트 양자 피드백 제어를 위한 양자 측정 및 제어(QMC) 시스템을 개시하고 양자"}
{"patent_id": "10-2021-7032064", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "에 관 한 것이다. 시스템은 복수의 측정 및 제어 서브 그룹(MCSG)을 포함하는 측정 및 제어(MC) 네트워크를 포함한다. 각각의 MCSG는 물리적 큐비트 그룹에 대해 MC를 수행하도록 구성된다. MCSG는 측정 유닛 및 복수의 제어 유닛을 포함하며, 각각의 제어 유닛은 하나의 물리적 큐비트를 제어하도록 구성된다. 측정 유닛은 MCSG에 대응하는 물 리적 큐비트 그룹 내의 각각의 물리적 큐비트의 양자 상태를 측정하고, 측정 결과에 기초하여 제어 유닛에게 제 어 명령을 전송하도록 구성된다. 제어 유닛은 제어 명령에 따라 대응하는 물리적 큐비트를 제어하도록 구성된다. 본 출원에서, MCSG를 설정함으로써, 양자 연산의 공간적 지역성을 활용하기 위해 물리적 큐비트 그룹 은 MC 시스템의 하드웨어 세트를 공유함으로써, 시스템 대역폭을 효과적으로 활용하고 지연을 줄일 수 있다. 대 표 도 - 도1"}
{"patent_id": "10-2021-7032064", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 2, "content": "공개특허10-2022-0063759 CPC특허분류 B82Y 10/00 (2013.01)명 세 서 청구범위 청구항 1 다중 비트 양자 피드백 제어를 위한 양자 측정 및 제어(quantum measurement and control, QMC) 시스템으로서, 복수의 측정 및 제어 서브 그룹(measurement and control subgroup, MCSG)을 포함하는 측정 및 제어 (measurement and control, MC) 네트워크를 포함하며, 각각의 MCSG는 상기 MC 네트워크의 노드로서 사용되고 적어도 하나의 다른 MCSG와 연결 관계를 가지며, 각각의 MCSG는 물리적 양자 비트(큐비트(qubit)) 그룹에 대해 MC를 수행하도록 구성되고, 상기 물리적 큐비트 그룹은 복수의 물리적 큐비트를 포함하며, 상기 MCSG는 측정 유닛 및 복수의 제어 유닛을 포함하고, 각각의 제어 유닛은 하나의 물리적 큐비트를 제어하도 록 구성되며, 상기 측정 유닛은 상기 MCSG에 대응하는 물리적 큐비트 그룹의 각각의 물리적 큐비트의 양자 상태를 측정하고, 측정 결과에 기초하여 상기 제어 유닛에게 제어 명령을 전송하도록 구성되며, 상기 제어 유닛은 상기 제어 명령에 따라 대응하는 물리적 큐비트를 제어하도록 구성되는, 양자 측정 및 제어 시스템. 청구항 2 제1항에 있어서, 웜홀 라우터(wormhole router)는 상기 MCSG의 측정 유닛에 통합되고, 상기 웜홀 라우터는 복수의 포트를 포함하 며, 물리적 전송 채널은 상기 연결 관계를 갖는 2개의 MCSG의 웜홀 라우터들 사이에 대응하는 포트를 통해 형성 되고, 상기 웜홀 라우터는 데이터 패킷을 고정 길이의 플릿(flit)으로 분할하고 상기 플릿을 전송하도록 구성되 는, 양자 측정 및 제어 시스템. 청구항 3 제2항에 있어서, 상기 물리적 전송 채널은 양방향 데이터 전송 채널인, 양자 측정 및 제어 시스템. 청구항 4 제3항에 있어서, 상기 양방향 데이터 전송 채널은 2개의 단방향 데이터 전송 채널을 포함하고, 각각의 단방향 데이터 전송 채널 은 복수의 가상 전송 채널에 대응하며, 상이한 전송 경로로부터의 데이터 패킷이 동일한 단방향 데이터 전송 채 널을 사용하는 경우 상이한 전송 경로로부터의 데이터 패킷은 상이한 가상 전송 채널을 점유하고, 데이터 전송 은 설정된 플로우(flow) 제어 정책에 따라 상기 가상 전송 채널 사이에 순차적으로 수행되는, 양자 측정 및 제어 시스템. 청구항 5 제1항에 있어서, 상기 MC 네트워크는 2차원 메쉬 네트워크인,양자 측정 및 제어 시스템. 청구항 6 제1항에 있어서, 동일한 MCSG의 측정 유닛 및 제어 유닛은 동일한 물리적 기판에 배치되거나; 또는 동일한 MCSG의 측정 유닛 및 제어 유닛은 상이한 물리적 기판에 배치되고, 상기 동일한 MCSG의 측정 유닛과 상 기 제어 유닛 사이에 단방향의 기판 간 전송 채널이 존재하는, 양자 측정 및 제어 시스템. 청구항 7 제1항에 있어서, 상기 MCSG는 대응하는 노드 좌표로 구성되고, 상기 노드 좌표는 상기 MC 네트워크에서 상기 MCSG의 위치를 식별 하는 데 사용되는, 양자 측정 및 제어 시스템. 청구항 8 제7항에 있어서, 상기 MC 네트워크의 제1 MCSG에 의해 상기 MC 네트워크의 제2 MCSG로 전송되는 데이터 패킷은, 상기 제1 MCSG에 대응하는 노드 좌표를 포함하는 소스 노드의 좌표 정보; 상기 제2 MCSG에 대응하는 노드 좌표를 포함하는 데스티네이션 노드의 좌표 정보; 및 데이터 컨텐츠 를 포함하는, 양자 측정 및 제어 시스템. 청구항 9 제1항에 있어서, 상기 MCSG는 대응하는 메모리 공간으로 구성되고, 동일한 MCSG의 측정 유닛 및 제어 유닛은 상기 대응하는 MCSG 의 메모리 공간을 공유하는, 양자 측정 및 제어 시스템. 청구항 10 제1항에 있어서, 상기 MC 네트워크의 타깃 위치에 있는 노드는 마스터 노드이고, 상기 타깃 위치와 다른 상기 MC 네트워크의 위 치에 있는 노드는 슬레이브 노드이며, 상기 마스터 노드는 각각의 슬레이브 노드에게 동기화 트리거 신호를 전송하도록 구성되고, 상기 슬레이브 노드는 상기 수신된 동기화 트리거 신호의 클록 사이클 및 미리 구성된 대기 사이클의 개수에 따 라 작업을 시작하기 위한 클록 사이클을 결정하도록 구성되며, 상기 MC 네트워크에서 상기 노드의 작업을 시작 하기 위한 클록 사이클은 동일한, 양자 측정 및 제어 시스템. 청구항 11 제1항에 있어서, 상기 시스템은 기준 클록 소스 및 클록 분배기를 더 포함하고, 상기 기준 클록 소스는 시스템 기준 클록을 생성하도록 구성되며, 상기 클록 분배기는 상기 시스템 기준 클록을 각각의 물리적 기판의 위상 동기 루프(phase-locked loop, PLL)에 게 분배하도록 구성되고, 상기 PLL은 상기 물리적 기판 상의 측정 유닛 및 제어 유닛의 작동 클록을 생성하고, 상기 물리적 기판 상의 아 날로그-디지털(analog-to-digital, AD) 변환 회로 및 디지털-아날로그(digital-to-analog, DA) 변환 회로의 샘 플링 클록을 생성하도록 구성되는, 양자 측정 및 제어 시스템. 청구항 12 제1항에 있어서, 상기 MCSG 사이의 랜덤 위상차는 소프트웨어를 사용하여 보상되는, 양자 측정 및 제어 시스템. 청구항 13 제1항에 있어서, 상기 제어 명령의 시그널링 포맷은 제1 필드 및 제2 필드를 포함하고, 상기 제1 필드는 상기 제어 명령의 시작 비트를 채우는 데 사용되며, 상기 제2 필드는 상기 제어 명령의 코드 비트를 채우는 데 사용되는, 양자 측정 및 제어 시스템. 발명의 설명 기 술 분 야 본 출원은 2020년 11월 9일에 출원된 중국 특허 출원 제202011239260.6호('다중 비트 양자 피드백 제어를 위한 양자 측정 및 제어 시스템')의 우선권을 주장하며, 이는 그 전체가 참조로서 본 명세서에 포함된다. 본 출원의 실시예는 양자 기술 분야, 구체적으로는, 다중 비트(multi-bit) 양자 피드백 제어를 위한 양자 측정 및 제어(quantum measurement and control, QMC) 시스템에 관한 것이다."}
{"patent_id": "10-2021-7032064", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "양자 칩은 양자 컴퓨터의 핵심 처리 부분이다. 양자 칩의 각각의 양자 비트(큐비트(qubit))가 정확한 방식으로 작동하는 것을 보장하기 위해, QMC 시스템은 양자 칩 상의 각각의 큐비트의 양자 상태를 측정하고 잘못된 큐비 트에 대한 오류 정정 제어를 수행하기 위해 양자 오류 정정(quantum error correction, QEC) 알고리즘을 실행해 야 한다. 현재, QMC 시스템의 구조적 설계는 아직 탐색 단계에 있다. 본 출원의 실시예는 다중 비트 양자 피드백 제어를 위한 QMC 시스템을 제공한다. 기술적 해결수단은 다음과 같 다. 본 출원의 실시예의 측면에 따르면, 다중 비트 양자 피드백 제어를 위한 QMC 시스템이 제공된다. 이 시스템은 복수의 측정 및 제어 서브 그룹(measurement and control subgroup, MCSG)을 포함하는 측정 및 제어 (measurement and control, MC) 네트워크를 포함하며, 각각의 MCSG는 상기 MC 네트워크의 노드로서 사용되고 적어도 하나의 다른 MCSG와 연결 관계를 가지며, 각각의 MCSG는 물리적 양자 비트 그룹에 대해 MC를 수행하도록 구성되고, 상기 물리적 큐비트 그룹은 복수의 물 리적 큐비트를 포함하며, 상기 MCSG는 측정 유닛 및 복수의 제어 유닛을 포함하고, 각각의 제어 유닛은 하나의 물리적 큐비트를 제어하도 록 구성되며, 상기 측정 유닛은 상기 MCSG에 대응하는 물리적 큐비트 그룹의 각각의 물리적 큐비트의 양자 상태를 측정하고, 측정 결과에 기초하여 상기 제어 유닛에게 제어 명령을 전송하도록 구성되며, 상기 제어 유닛은 상기 제어 명령에 따라 대응하는 물리적 큐비트를 제어하도록 구성된다. 본 출원의 실시예에서 제공되는 기술적 해결수단은 다음과 같은 유익한 효과를 가져올 수 있다. 물리적 큐비트 그룹은 MCSG를 설정함으로써 MC 시스템의 하드웨어 세트를 공유한다. MCSG의 측정 유닛은 그룹 내 오류 정정 코드를 직접 생성하고 피드백 제어 신호를 그룹 내 제어 유닛에게 분배하여 빠른 피드백을 구현함 으로써, 물리적 기판 사이의 통신량을 줄일 수 있다. 또한, 초전도 양자 칩(superconducting quantum chip, SCQC)의 양자 연산은 공간적 지역성을 가지며, MCSG의 측정 유닛은 이러한 그룹의 더 많은 측정 결과를 더 낮은 지연으로 인접한 다른 MCSG로 전달할 수 있다. MCSG를 설정하면 시스템 네트워크의 통신 지연 및 QEC 알고리즘 의 실행 시간을 최소화할 수 있다."}
{"patent_id": "10-2021-7032064", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 출원의 목적, 기술적 해결수단 및 이점을 보다 명확하게 하기 위해, 이하에서는 첨부된 도면을 참조하여 본 출원의 구현을 상세히 설명한다. 클라우드 기술은 데이터의 컴퓨팅, 저장, 처리 및 공유를 구현하기 위해 광역 네트워크 또는 근거리 통신망에서 하드웨어, 소프트웨어, 네트워크와 같은 일련의 자원을 수집하는 호스팅 기술이다. 클라우드 기술은 클라우드 컴퓨팅 비즈니스 모드의 애플리케이션을 기반으로 하는 네트워크 기술, 정보 기술, 통합 기술, 관리 플랫폼 기술, 애플리케이션 기술 등의 총칭이다. 자원 풀이 형성될 수 있으며, 자원은 유연하 고 편리한 요구사항에 기초하여 사용된다. 클라우드 컴퓨팅 기술은 중요한 지원이 된다. 기술 네트워크 시스 템의 백엔드 서비스는 비디오 웹사이트, 이미지 웹사이트 및 더 많은 포털 웹사이트와 같은 많은 양의 컴퓨팅 및 스토리지 자원을 필요로 한다. 인터넷 산업이 고도로 발달하고 적용됨에 따라, 각각의 기사는 논리적 처리 를 위해 백엔드 시스템으로 전송되어야 하는 고유한 식별자를 미래에 가질 수 있다. 서로 다른 수준의 데이터 는 별도로 처리되며, 다양한 산업의 데이터는 클라우드 컴퓨팅을 통해 구현될 수 있는 강력한 시스템 지원을 필 요로 한다. 클라우드 기술은 클라우드 컴퓨팅, 클라우드 저장, 데이터베이스 및 빅데이터와 같은 기본 기술을 포함한다. 클라우드 기술을 기반으로 제공되는 클라우드 애플리케이션에는 의료 클라우드, 클라우드 IoT, 클라우드 보안,클라우드 호출, 프라이빗 클라우드, 퍼블릭 클라우드, 하이브리드 클라우드, 클라우드 게임, 클라우드 교육, 클 라우드 회의, 클라우드 소셜, 인공지능 클라우드 서비스 등이 있다. 클라우드 기술의 발전과 다양한 분야의 클 라우드 기술 적용으로 인해, 클라우드 애플리케이션의 수가 증가하고 있다. 일반적으로, 클라우드 기술 기반의 시스템은 서버와 단말을 포함한다. 서버는 독립된 물리적 서버일 수 있거나, 또는 서버 클러스터 또는 복수의 물리적 서버를 포함하는 분산 시스템일 수도 있거나, 또는 클라우드 서비스, 클라우드 데이터베이스, 클라우드 컴퓨팅, 클라우드 함수 클라우드 저장, 네트워크 서비스, 클라우드 통신, 미들웨어 서비스, 도메인 네임 서비스, 보안 서비스, 컨텐츠 전송 네트워크(content delivery network, CDN), 빅데이터 및 인공지능 플랫폼과 같은 기본적인 클라우드 컴퓨팅 서비스를 제공하는 클라우드 서버일 수 있다. 단말은 스마트폰, 태블릿 컴퓨터, 노트북 컴퓨터, 데스크탑 컴퓨터, 스마트 스피커, 스마트 워치 등일 수 있으나, 이에 한정되는 것은 아니다. 단말과 서버는 유선 또는 무선 통신 방식으로 직접 또는 간접으로 연 결될 수 있다. 이것은 본 출원의 본 실시예에서 제한되지 않는다. 양자 컴퓨터는 계산을 수행하기 위해 양자 역학의 원리를 사용하는 기계이다. 양자 역학의 중첩 원리와 양자 얽힘(quantum entanglement)에 기초하여, 양자 컴퓨터는 강력한 병렬 처리 능력을 가지고 있으며 기존 컴퓨터에 서 계산하기 어려운 몇 가지 문제를 해결할 수 있다. 초전도 양자 비트(superconducting quantum bit, SC qubit)의 0 저항 특성 및 집적 회로의 것과 유사한 제조 공정으로 인해, SC 큐비트를 사용하여 구축된 양자 컴 퓨팅(quantum computing, QC) 시스템은 실용적 QC를 구현하는데 가장 유망한 시스템 중 하나이다. 양자 프로세서는 양자 레벨 컴퓨터 프로세서, 즉, 양자 컴퓨터의 프로세서를 지칭한다. 양자 프로세서는 하나 이상의 양자 칩을 포함할 수 있다. 양자 칩(또는 SCQC)은 양자 컴퓨터의 중앙 처리 장치이며 양자 컴퓨터의 핵심 부분이다. 양자 칩은 기판에 양 자 회로를 집적하여 양자 정보 처리 기능을 수행한다. 기존 컴퓨터의 발전에서 교훈을 얻어, 양자 컴퓨터 연구 의 병목 기술을 극복한 후, 상용화와 산업 고도화를 달성하기 위한 통합으로 나아갈 필요가 있다. 초전도 시스 템, 반도체 양자점 시스템, 마이크로 나노 포토닉스 시스템, 심지어 원자 및 이온 시스템까지 모두 칩으로 이동 할 것으로 예상된다. 개발의 관점에서, SCQC 시스템은 기술적으로 다른 물리적 시스템보다 앞서 있으며, 기존 반도체 양자점 시스템은 또한 사람들이 탐구하려는 목표이다. 기존 반도체 산업의 발전이 이미 성숙되었기 때문에, 예를 들어, 반도체 양자칩이 결잃음(decoherence) 시간과 조작 정확도 측면에서 내고장성 양자 컴퓨팅(fault-tolerance quantum computing, FTQC)의 임계값을 돌파하면, 기존 반도체 산업의 기존 성과를 통합하여 개발 비용을 절감할 것으로 예상된다. 양자 컴퓨터의 장점을 고려할 때, 미래에 클라우드 기술에 기초하여 구축된 시스템은 양자 컴퓨터를 사용하여 일부 처리 및 연산을 수행하여 더 나은 서비스를 제공할 수 있다. 본 출원의 기술적 해결수단을 설명하기 전에, 본 출원에 포함된 몇 가지 핵심 용어가 먼저 설명된다. 1. 양자 컴퓨팅(QC)은 알고리즘을 실행하고 계산을 수행하기 위해 양자 역학에서 양자 상태 중첩 및 얽힘 현상 을 사용하는 새로운 컴퓨팅 방법이다. 2. 양자 비트(qubit)는 QC의 기본 유닛인 2-레벨 양자 시스템이며, 서로 다른 물리적 캐리어 상에서 구현될 수 있다. 본 출원에서, \"큐비트\"는 일부 단락에서 \"비트\"로 간략하게 지칭되지만, 당업자는 그 의미를 이해할 수 있을 것이다. 3. 초전도 양자 비트(SC qubit)는 초전도 양자 회로를 기반으로 하는 큐비트로, 마이크로-나노 처리 기술을 사 용하여 설계되고 준비된다. 고전적인 마이크로파 펄스 신호를 통해, SC 큐비트가 제어될 수 있고 양자 상태가 측정될 수 있다. 4. 양자 회로 모델은 QC 프로세스를 복수의 큐비트에 대한 일련의 양자 게이트 연산으로 분해한다. 5. 초전도 양자 칩(SCQC)은 양자 회로 모델을 구현하기 위해 복수의 SC 큐비트를 집적하는 칩이다. 6. 분산 리드아웃(readout)은 SC 큐비트의 양자 상태를 측정하기 위한 방법이다. 이러한 방법에서, 결합된 마 이크로파 펄스의 빔은 마이크로파 측정 장치로부터 전송되고, 복수의 SC 큐비트의 상태는 마이크로파 전송 라인 과 복수의 SC 큐비트 사이의 분산 결합을 통해 동시에 검출된다. 7. 물리적 큐비트는 실제 물리적 캐리어에 대해 구현된 큐비트, 예를 들어 SC 큐비트이다. 본 출원에서 \"물리 적 큐비트\"는 일부 단락에서 \"물리적 비트\"로 간략하게 지칭되지만, 당업자는 그 의미를 이해할 수 있다.8. 물리적 양자 게이트는 물리적 큐비트에서 작동하는 양자 게이트이다. 9. 양자 오류 정정(Quantum error correction, QEC): 큐비트에 대한 연산은 환경에 의해 발생하는 노이즈 및 소산(dissipation)에 민감하여 잘못된 결과를 초래한다. 오류를 측정하고 정정 결과를 획득하기 위해 그 결과 에 기초하여 양자 시스템에 대한 적절한 피드백 제어를 수행하는 프로세스는 QEC로 지칭된다. 10. 논리적 큐비트: QEC를 구현하기 위해, SCQC에서 복수의 물리적 큐비트가 그룹으로 작동하여 다중 비트 그룹 에서 QEC 알고리즘을 실행하여, 이러한 SC 큐비트 그룹의 전체 힐베르트 공간(Hilbert space)에 정의된 논리적 서브 공간의 양자 정보가 오류 정정에 의해 보호될 수 있다. 이러한 작업 모드에서, 복수의 물리적 큐비트는 논리적 큐비트로 결합될 수 있다. 본 출원에서, \"논리적 큐비트\"는 일부 단락에서 \"논리적 비트\"로 간략하게 지칭되지만, 당업자는 그 의미를 이해할 수 있을 것이다. 11. 논리 양자 게이트는 논리적 큐비트에서 작동하는 양자 게이트이다. 12. 내고장성 양자 컴퓨팅(FTQC): 실제 SCQC는 불가피한 시스템 소산 및 환경 잡음 간섭의 대상이 되기 때문에, 오류 정정 보호에서 논리적 큐비트를 사용하여 양자 정보를 운반하고 처리하기 위해, 사람들은 적절한 QEC 해결 수단을 설계할 필요가 있다. 13. 양자 프로그램은 일련의 양자 조작 및 측정 명령을 표현한다. 양자 프로그램은 복잡한 양자 알고리즘을 효 과적으로 표현할 수 있는 고수준 양자 프로그래밍 언어일 수도 있거나, 또는 특정 프로세서에서 직접 실행되는 기계 코드일 수 있다. 14. 양자 컴파일러는 양자 프로그래밍 언어를 MC 명령으로 해석하고 특정 기계 코드를 생성하는 역할을 하는 소 프트웨어이다. 15. 양자 측정 및 제어(QMC) 시스템은 양자 알고리즘의 일부 또는 전부를 구현하기 위해 양자 프로그램을 실행 하도록 구성된다. QMC 시스템은 기존 컴퓨터와 양자 칩을 연결하는 역할을 한다. 일부 QMC 시스템은 기존 컴 퓨터와 통합되어 있다. 16. 아날로그-디지털(Analog-to-digital, AD) 변환 회로는 특정 주파수 범위 내에서 아날로그 신호를 수신하여 아날로그 신호를 디지털 신호로 변환하는 역할을 하는 일종의 전자 회로 모듈이다. 17. 디지털-아날로그(Digital-to-analog, DA) 변환 회로는 특정 주파수 범위 내에서 디지털 신호를 아날로그 신 호로 변환하여 아날로그 신호를 출력하는 역할을 하는 일종의 전자 회로 모듈이다. 18. FPGA(Field Programmable Gate Array) 기판(FPGA 기반 인쇄 회로 기판(PCB))은 메인 제어 칩으로 FPGA 칩 을 갖는 하드웨어 회로 기판이다. 복수의 AD 변환 회로 및 DA 변환 회로는 회로 기판 주위에 배열될 수 있다. FPGA 칩은 FPGA 칩의 하드웨어의 프로그래밍 특성을 사용하여 디지털 신호를 생성하고 읽으며, 디지털 신호를 낮은 대기 시간 및 높은 동시성 방식으로 처리하는 역할을 한다. FPGA 기판은 QMC 시스템의 핵심 컴포넌트이다. 19. 하드웨어 가상화는 MC 하드웨어를 가상화하는 것이다. 가상화는 추상 제어 플랫폼 역할을 하는 사용자로부 터 실제 하드웨어를 숨긴다. 20. 전송 채널(TX 채널)은 특정 대역폭 범위 내에서 임의의 마이크로파 신호를 전송하도록 구성된 가상 채널이 다. TX 채널은 실제로 DA 변환 회로를 구비한 FPGA 기판 상에 배치될 수 있다. 21. 수신 채널(RX 채널)은 특정 대역폭 범위 내에서 마이크로파 신호를 수신하도록 구성된 가상 채널이다. RX 채널은 실제로 AD 변환 회로를 구비한 FPGA 기판 상에 배치될 수 있다. 22. 측정 유닛은 그룹 내의 복수의 SC 큐비트를 측정하도록 구성된 기본 유닛이다. 가능한 구현에서, 측정 유 닛은 분산 리드아웃에 기초하여 측정 펄스를 생성하고 수신하며, 읽혀진 디지털 측정 신호에 따라 큐비트의 양 자 상태를 획득하는 한 쌍의 RX 채널 및 한 쌍의 TX 채널을 포함한다. 측정 유닛은 분산 펄스를 합성함으로써 복수의 큐비트의 양자 상태를 동시에 측정할 수 있다. 23. 제어 유닛은 SC 큐비트를 제어하도록 구성된 기본 유닛이다. 가능한 구현에서, 제어 유닛은 2-레벨 시스템 을 제어하는 파울리(Pauli) 매트릭스의 3개의 성분 X, Y 및 Z에 각각 대응하는 3개의 TX 채널을 포함한다. 또 한, SCQC가 튜너블 커플러를 포함하는 경우, TX 채널은 커플러의 작동 바이어스 전압을 조정하기 위해 추가될 수 있다.24. 측정 및 제어 서브그룹(Measurement and Control Subgroup, MCSG)은 측정 유닛과 본 출원의 네트워크 노드 인 복수의 제어 유닛을 상호 연결함으로써 형성된 작업 그룹이다. 각각의 MCSG는 피드백 제어를 구현하기 위해 그룹의 복수의 물리적 큐비트를 측정하고, 측정 결과를 다른 네트워크 노드로 전송하며, 측정 결과를 처리하고, 피드백 알고리즘을 실행하며, 피드백 제어 신호를 생성하고, 피드백 제어 신호를 그룹의 제어 유닛으로 배포하 는 역할을 한다. 25. 2차원 메쉬 네트워크는 본 출원에서 QMC 시스템에 의해 채택될 수 있는 데이터 전송 네트워크이다. 각각의 네트워크 노드는 라우터를 통해 4개의 인접한 노드에 연결된다. 26. 웜홀 라우터(wormhole router)는 노드 사이의 데이터의 직렬 전송을 담당하는 라우터이다. 웜홀 라우터는 각각의 MCSG의 측정 유닛에 배치되며, 측정 결과 데이터와 동기화 펄스 신호는 웜홀 라우터를 통해 네트워크의 임의의 노드에서 다른 노드로 전송될 수 있다. 웜홀 라우터의 지연은 클록 사이클 단위로 정확하게 계산될 수 있다. 27. 측정 및 제어 명령 세트 아키텍처(Measurement and control instruction set architecture, MC ISA)는 물 리적 자원과 직접 상호작용하는 명령 세트 시스템이다. MC ISA는 측정 유닛의 마이크로파 측정 펄스와 제어 유 닛의 양자 게이트 작동 펄스를 생성하기 위해 사용될 수 있는 기계 연산 코드와 피연산자, 그리고 QMC 시스템에 의해 실행되는 기본 명령을 정의한다. 28. 다중 명령, 다중 데이터(Multiple Instruction Multiple Data, MIMD)는 MC 유닛이 양자 프로그램을 동시에 동기적으로 실행하는 기술이다. 프로그램의 실행 단계에서, 상이한 유닛은 동시에 상이한 명령을 실행하고 상 이한 데이터를 조작할 수 있다. 29. 글로벌 시스템 클록 동기화는 디지털 신호 전송의 동기화를 구현하는 방식이다. 시스템 모듈의 클록은 동 일한 주파수와 안정적인 위상차를 갖는 동일한 기준 클록에서 유도된다. 글로벌 시스템 클록 동기화는 신호 소 스 동기화 기술과 다르다. 현재, 스케일러블 SCQC의 통합은 50-100비트의 범위에 도달했다. 구글의 시카모어(Sycamore) 아키텍처를 예로 사용하면, 복수의 큐비트는 2차원 구조를 사용하여 배열된다. 각각의 큐비트와 비트 사이의 양자 커플러는 독 립적인 마이크로파 펄스 신호에 의해 제어되어야 한다. 큐비트의 양자 상태 측정은 대부분 분산 리드아웃 방식 을 채택하고 있으며, 측정 장치에 의해 전송되는 각각의 결합된 펄스 측정 신호는 복수의 큐비트의 상태를 동시 에 읽을 수 있다. QEC는 보편적인 QC의 기초이다. 이론상 성숙한 표면 부호 오류 정정 방법은 물리적 큐비트 의 그룹을 포함하는 논리적 큐비트의 측정에 의존하고, 측정 결과에 따라 측정되거나 인접한 물리적 비트에 대 한 피드백 제어를 수행한다. 새로운 QEC 알고리즘이 제안됨에 따라, QMC 시스템은 다음의 요구 사항을 충족해야 한다. 하드웨어 관점에서, QMC 시스템은 하드웨어 기판의 빠른 인덱스 반복 및 네트워킹 재구성을 지원해야 하며, 예 를 들어 고속 AD 및 DA 변환 회로를 사용함으로써, 마이크로파 MC 시스템의 하드웨어 인덱스가 시스템과 컴퓨터 의 인터페이스 및 시스템의 작동 방식에 영향을 주지 않고 쉽게 개선될 수 있다. 소프트웨어 및 컴퓨터 시스템의 관점에서, QMC 시스템은 논리적 비트에 대한 자동 오류 정정 보호를 수행하기 위해 최신 명령 세트 또는 심지어 매크로 명령을 신속하게 배치할 필요가 있다. QMC 시스템은 하드웨어 저장 자원과 신호 대역폭 자원의 활용을 극대화하기 위해 일반 피드백 제어 모델과 실행 중인 동기화 제어 모델을 제 공해야 한다. 본 출원은 다중 비트 양자 피드백 제어를 위한 QMC 시스템을 제공한다. 본 출원에서, 2차원 메쉬 네트워크를 통해, MCSG의 신호 피드백 지연은 O로 단축되고, N개의 MCSG를 포함하는 시스템의 전체 피드백 지연은 O(N0.5)로 단축된다. 네트워크 좌표 어드레싱의 방식은 웜홀 라우터 및 가상 채널 다중화 기술과 함께 채택됨으 로써, 네트워크 노드 사이의 신호 전송 혼잡을 방지하고 네트워크 대역폭 활용도를 향상시킬 수 있다. 본 출원 에서, 각각의 MCSG에서, 측정 유닛과 제어 유닛은 FPGA 기판으로부터 가상화된다. 이 유닛은 시스템의 하드웨 어와 독립적으로 자유롭게 네트워크로 연결되고 확장될 수 있으므로 하드웨어 자원 활용도를 향상시키는 데 도 움이 된다. 본 출원은 QC의 하드웨어 MC 시스템에서 큰 역할을 한다. 본 출원에서 제공되는 시스템 아키텍처에 기초하여, 다중 비트 MC 시스템의 하드웨어 컴포넌트를 통합하고 반복하며, 양자 피드백 제어를 위한 명령 세트 및 컴파일 러를 개발하고 개선하며, QMC 시스템의 실행 환경을 구축하고, FTQC를 구현하기 위해 QEC 알고리즘을 실행하는것이 쉽다. 도 1은 본 출원의 실시예에 따른 다중 비트 양자 피드백 제어를 위한 QMC 시스템의 개략도이다. 시스템은 복수 의 MCSG를 포함하는 MC 네트워크를 포함할 수 있다. 각각의 MCSG는 MC 네트워크에서 노드로 사용되며 적어도 하나의 다른 MCSG와 연결 관계를 갖는다. 본 출원의 본 실시예에서, MC 네트워크는 복수의 노드를 포함하고, 각각의 노드는 하나의 MCSG에 대응한다. 노드는 2차원 또는 3차원 네트워크 구조를 형성하기 위해 특정 규칙에 따라 연결된다. 예를 들어, 도 1에 도시된 바와 같이, MC 네트워크는 2차원 메쉬 네트워크 구조이다. 즉, MC 네트워크는 M행× N열의 어레이 구조로 분산된 복수의 노드를 포함하며, M과 N은 모두 1보다 큰 정수이다. 2차원 메쉬 네트워크 의 4개의 꼭짓점에 위치한 노드는 2개의 인접한 노드에 연결된다. 2차원 메쉬 네트워크의 4개의 에지에 위치한 노드(꼭짓점에 있는 노드 제외)는 3개의 인접한 노드에 연결된다. 2차원 메쉬 네트워크의 꼭짓점이나 에지에 위치하지 않는 노드는 4개의 인접한 노드에 연결된다. 또한, 각각의 연결의 방향이 직교 좌표와 일치함으로써, M행×N열의 배열 구조 분포를 형성할 수 있다. 각각의 MCSG는 복수의 물리적 큐비트를 포함하는 물리적 큐비트 그룹에 대해 MC를 수행하도록 구성된다. 예를 들어, 양자 칩은 복수의 물리적 큐비트(예를 들어, 50개 이상 또는 심지어 100개 이상)를 포함하고, 복수 의 물리적 큐비트는 복수의 물리적 큐비트 그룹으로 분할되며, 각각의 물리적 큐비트 그룹은 복수의 물리적 큐 비트를 포함한다. 또한, 임의의 2개의 물리적 큐비트 그룹에 포함된 물리적 큐비트의 개수는 동일하거나 상이 할 수 있으며, 이는 본 출원의 본 실시예에서 제한되지 않는다. 또한, 본 출원의 본 실시예에서, MC는 물리적 큐비트의 양자 상태를 측정하고, 측정 결과에 기초하여 물리적 큐 비트에 대해 일부 피드백 제어를 수행하는 것을 지칭한다. 예를 들어, 물리적 큐비트의 양자 상태를 측정함으 로써, 물리적 큐비트의 양자 상태가 잘못된 것인지 여부가 판단되고, 양자 상태가 잘못된 것으로 판단되는 경우, 물리적 큐비트의 양자 상태에 대한 오류 정정 제어가 수행된다. 본 출원의 본 실시예에서, MCSG와 물리적 큐비트 그룹은 일대일 대응관계에 있다. 각각의 MCSG는 MCSG에 대응하는 물리적 큐비트 그룹에 대해 MC를 수행하도록 구성된다. 선택적으로, 도 2에 도시된 바와 같이, MCSG는 측정 유닛 및 복수의 제어 유닛을 포함하고, 각각의 제어 유닛은 하나의 물리적 큐비트를 제어하도록 구성된다. 측정 유닛은 MCSG에 대응하는 물리적 큐비트 그룹의 각각의 물리적 큐비트의 양자 상태를 측정하고, 측 정 결과에 기초하여 제어 유닛에게 제어 명령(본 출원의 일부 단락에서, 제어 명령은 또한 \"피드백 제어 신 호\"로도 지칭됨)을 전송하도록 구성된다. 제어 유닛은 제어 명령에 따라 대응하는 물리적 큐비트를 제어하 도록 구성된다. 예를 들어, MCSG에 대응하는 물리적 큐비트 그룹이 5개의 물리적 큐비트를 포함하는 경우, MCSG는 1개 의 측정 유닛 및 5개의 제어 유닛을 포함할 수 있다. 측정 유닛은 5개의 물리적 큐비트의 양자 상 태를 측정하고, 측정 결과에 기초하여 제어 명령을 생성하도록 구성된다. 5개의 제어 유닛과 5개의 물리적 큐비트는 일대일 대응관계에 있고, 각각의 제어 유닛은 제어 유닛에 대응하는 물리적 큐비트를 제어하 도록 구성된다. 예를 들어, 측정 유닛에 의해 전송되는 제어 명령을 수신한 후, 제어 유닛은 제어 명 령에 따라 대응하는 작동을 수행하기 위해 대응하는 물리적 큐비트를 제어한다. MCSG의 하드웨어 구현 동안, 대응하는 물리적 회로는 대응하는 기능을 구현하도록 설계될 수 있다. 선택적 으로, MCSG의 기능은 대응하는 FPGA 기판을 설계함으로써 구현될 수 있다. FPGA는 프로그래밍 어레이 로직 (programming array logic, PAL) 및 제너릭 어레이 로직(generic array logic, GAL)과 같은 프로그래밍 장치를 기반으로 추가 개발된 제품이다. FPGA는 커스텀 회로의 단점과 기존 프로그래밍 장치의 제한된 개수의 게이트 회로의 단점을 극복하는 ASIC(application-specific integrated circuit) 분야에서 세미 커스텀(semi-custom) 회로로 부상하고 있다. 또한, 연결 관계를 갖는 2개의 MCSG 사이에는 양방향 데이터 전송 채널이 존재한다. 예를 들어, 연결 관계 를 갖는 2개의 MCSG의 측정 유닛 사이에는 양방향 데이터 전송 채널이 존재한다. 측정 결과를 획득한 후, 하나의 MCSG의 측정 유닛은 측정 결과를 데이터 전송 채널을 통해 다른 MCSG의 측정 유닛 으로 전송하여 MCSG 간에 측정 결과를 공유할 수 있다. 물론, MCSG 사이의 데이터 전송 채널은 측정 결과 외에 다른 데이터를 전송하도록 구성될 수 있으며, 이는 본 출원의 본 실시예에서 제한되지 않는다.선택적으로, 물리적 연결을 통한 양방향 데이터 전송 채널을 구현하기 위해 2개의 MCSG(예를 들어, 2개의 MCSG의 측정 유닛) 사이에 물리적 연결(즉, 물리적 전송 채널)이 구축된다. 물리적 연결을 구현하기 위한 많은 옵션이 있을 수 있다. 예를 들어, 인접한 MCSG(예를 들어, 측정 유닛)의 FPGA의 일반적인 입력 및 출력 핀은 단순히 케이블을 사용하여 직접 연결될 수 있거나, 또는 상호 연결을 위해 트위스트 페어 (twisted pair)가 사용될 수 있거나, 또는 FPGA의 고속 직렬 유닛이 사용되고 광섬유/동축 케이블이 단일 채널 의 데이터 전송 속도를 더욱 향상시키기 위해 물리적 채널로서 사용된다. 본 출원에서, 하드웨어 구현에 특별 한 요구사항이 부과되지 않으며, 사용자는 다른 하드웨어 제한 또는 시스템 파라미터 요구사항에 따라 상이한 연결 해결수단을 선택한다. 또한, 2차원 메쉬 네트워크 토폴로지를 구현하기 위해, 기판의 최소 연결 채널 개수는 4×2=8로 설정될 수 있다 (예를 들어, 동쪽, 남쪽, 서쪽 및 북쪽의 4방향이 있고, 각각의 방향에 양방향 데이터 전송 채널이 있으므로, 연결 채널의 개수는 8임). 분명히, 기판에 더 많은 연결 채널이 제공되면, 더 많은 정보가 병렬로 전송될 수 있고, 네트워크의 대역폭이 더 커지며, MCSG 간에 교환되는 데이터의 전파 지연이 작아지므로, 저지연 양자 피 드백 제어를 달성하는 데 더 유리하다. 현재, 유망한 SCQC는 대부분 SC 큐비트를 평면 그리드 방식으로 집성하기 때문에, MC 시스템이 동일한 구조(즉, 도 1에 도시된 2차원 메쉬 네트워크 구조와 같은 2차원 평면 네트워크 구조)를 사용하면, 프로그래밍 제어를 용 이하게 하기 위해 MC 채널의 위치와 제어된 물리적 큐비트의 위치 사이의 일대일 대응관계가 구현될 수 있다. 또한, 다중 비트 양자 게이트 작동에서, 서로 인접한 물리적 큐비트 간의 커플링이 사용되며, 일반적으로 서로 인접한 물리적 큐비트는 논리적 큐비트를 인코딩하는 데 사용된다. 본 출원에서, MCSG를 설정함으로써, 물리적 큐비트 그룹은 양자 연산의 공간적 지역성을 활용하기 위해 MC 시스템의 하드웨어 세트를 공유한다. 이와 같이, 시스템 피드백 신호의 전송 지연 및 물리적 기판 사이의 통신량이 최소화될 수 있다. QEC 알고리즘의 요 구사항은 복수의 물리적 큐비트에 대한 양자 상태 측정을 신속하게 수행하고, 측정 결과에 따라 오류 정정 코드 및 피드백 제어 신호를 생성하며, 제어 유닛에게 오류 정정 코드 및 피드백 제어 신호를 분배하는 것이다. 본 출원에서, MCSG를 설정함으로써, MCSG의 측정 유닛은 그룹의 더 적은 측정 결과를 다른 MCSG로 전송할 수 있지 만, 그룹 내에서 직접 오류 정정 코드를 생성하고 그룹 내 제어 유닛에 피드백 제어 신호를 분배하여, 신속한 피드백을 구현할 수 있다. MCSG를 설정하면 시스템 대역폭을 효과적으로 활용하고 지연을 줄일 수 있다. 예를 들어, MC 시스템은 도 1에 도시된 바와 같이, 4×4=16개의 물리적 큐비트 그룹을 제어한다. 각각의 MCSG는 서로 가까이 위치한 물리적 큐비트 그룹을 담당한다. MCSG에서 신호 전송 지연은 매우 작은 상 수이다. 따라서, QEC에서 사용되는 물리적 큐비트는 제어 그룹으로 간주될 수 있으며, 논리적 큐비트의 게이트 작동은 그룹 내에서 구현될 수 있다. 또한, 본 출원에서, MC 네트워크가 순차적으로 확장될 수 있고 많은 수(예를 들어, 100개 이상)의 물리적 큐비 트에 대한 양자 피드백 알고리즘을 샐행해야 하는 요구사항을 충족하기 위해 확장성 및 재구성 가능성의 특성을 가질 수 있도록 MCSG가 MC 네트워크로 확장된다. 이하에서는 MCSG의 내부 상호연결 방식을 설명한다. 예를 들어, 물리적 기판(이하에서는 주로 FPGA 기판을 예로 사용함)의 자원 상황에 따르면, 네트워킹 방식으로 복수의 물리적 기판을 MCSG로 사용할지 여부가 결 정될 수 있다. 가능한 경우, 동일한 MCSG에 있는 측정 유닛 및 제어 유닛은 동일한 물리적 기판에 배치된다. FPGA 기판의 하 드웨어 자원이 충분한 경우, 예를 들어 AD 변환 회로 및 DA 변환 회로의 채널 개수가 MCSG에 대응하는 물리 적 큐비트 그룹의 모든 물리적 큐비트에 대한 MC 요구사항을 충족하는 경우, 하나의 측정 유닛 및 복수의 제어 유닛을 포함하는 MCSG는 FPGA 기판에 기초하여 가상화될 수 있다. 이 경우, 그룹 내 상호연결 구 조는 필요하지 않다. 가상 측정 유닛과 제어 유닛의 모든 데이터 처리 유닛은 동일한 FPGA 기판(또는 FPGA 칩 으로 지칭됨)에 배치되며, 노드는 기판 간 전송 채널을 통해 정보를 전송하지 않고 기판에서 자연스럽게 정보를 공유한다. 다른 가능한 경우에, 동일한 MCSG의 측정 유닛과 제어 유닛이 서로 다른 물리적 기판에 배치되고, 측정 유닛과 제어 유닛 사이에 단방향 기판 간 전송 채널이 존재한다. FPGA 기판의 하드웨어 자원이 제한된 경우, 예를 들 어 각각의 기판이 단지 하나의 측정 유닛 또는 2개의 제어 유닛만을 가상화하는 데 사용될 수 있는 경 우, 측정 유닛에 의해 생성된 제어 신호를 대응하는 제어 유닛에게 분배하기 위해 적절한 그룹 내 상호 연결 구조가 설계되어야 한다. 이 경우, 트리형 서브 그룹 구조가 채택될 수 있다. 도 2에 도시된 바와 같이, 측정 유닛은 부모 노드이고, 제어 유닛은 자식 노드이다. 부모 노드는 단방향 전송 채널(WR 채널)을통해 각각의 자식 노드에 연결된다(여기서 기판 간 전송 채널에 중점을 둠). 전송 채널은 동기화 트리거 신호 와 측정 유닛에서 제어 유닛으로 전송된 피드백 제어 신호를 전송하는 역할을 한다. 시스템의 네트워 킹 모드에서, 전송 채널은 데이터와 명령을 제어 유닛으로 기록하는 역할도 한다. 실제 응용에서, 먼저, 각각의 MCSG가 담당해야 하는 물리적 큐비트 개수가 계획될 수 있고, 제어 유닛 및 측정 유닛의 개수 및 각각의 유닛에 의해 요구되는 기판 자원이 비트 제어 요구사항에 따라 분석된다. FPGA 기판의 자원이 충분한 경우, MCSG는 FPGA 기판 상에 구현될 수 있다. 이 경우, MCSG를 구현하기 위해 더 많은 기판이 결합될 필요가 없다. 또 다른 경우, 예를 들어, 기존 FPGA 기판이 하나의 측정 유닛 또는 하나의 제어 유닛만 을 구현할 수 있는 경우, MCSG의 서브넷(도 2에 도시된 트리 구조)을 형성하기 위해 특정 방식으로 더 많은 FPGA 기판이 연결되어야 하는 것으로 간주될 수 있다. 측정 유닛이 위치한 FPGA 기판은 MCSG의 메인 유닛으로 사용되며, 시스템 네트워크 노드의 라우터를 운반한다."}
{"patent_id": "10-2021-7032064", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "요약하면, 본 출원의 실시예에서 제공되는 기술적 해결수단에서, 물리적 큐비트 그룹은 MCSG를 설정함으로써 MC 시스템의 하드웨어 세트를 공유한다. MCSG의 측정 유닛은 그룹 내 오류 정정 코드를 직접 생성하고 신속한 피 드백을 구현하기 위해 그룹 내 제어 유닛에게 피드백 제어 신호를 분배함으로써, 물리적 기판 간의 통신량을 줄 일 수 있다. 또한, SCQC에 대한 양자 작동은 공간적 지역성을 가지며, MCSG의 측정 유닛은 이러한 그룹의 더 많은 측정 결과를 더 낮은 지연으로 다른 인접한 MCSG에게 전달할 수 있다. MCSG를 설정하면 시스템 네트워크 의 통신 지연 및 QEC 알고리즘의 실행 시간을 최소화할 수 있다. 또한, 일부 특수 오류 정정 코드 해결수단은 복수의 물리적 큐비트 그룹을 사용할 필요가 있다. 따라서, 오류 정정 코드의 구현은 본 출원에서 복수의 MCSG의 협력 작업에 의존한다. 보편성을 충족시키기 위해, MCSG의 측 정 결과는 네트워크를 통해 인접 노드로 빠르게 전송되어야 한다. 본 출원에서, 연결 관계를 갖는 2개의 MCSG 사이에 양방향 데이터 전송 채널이 존재하므로, 상기한 출원 요구사항을 충족시키기 위해 MCSG 간의 데이터 전 송 채널을 통해 측정 결과가 전송될 수 있다. 본 출원의 실시예에서 제공되는 QMC 시스템에 대응하는 시스템 구성이 필요하다. 선택적으로, 시스템 구성의 다음 두 가지 측면에는, 노드 좌표 구성; 및 노드 메모리 구성이 포함된다. 노드 좌표 구성 MCSG는 대응하는 노드 좌표로 구성되며, 노드 좌표는 MC 네트워크에서 MCSG의 위치를 식별하는 데 사용된다. 선택적으로, 전술한 2차원 메쉬 네트워크를 예로 사용하면, 노드 좌표는 수평 좌표(X 좌표) 및 수직 좌표(Y 좌 표)를 포함할 수 있다. 각각의 노드(MCSG)의 X 좌표와 Y 좌표는 물리적 기판(예를 들어, FPGA 기판)의 DIP 스 위치를 통해 각각 구성될 수 있다. 선택적으로, 각각의 노드는 FPGA 기판 상의 제1 DIP 스위치 및 제2 DIP 스위치에 따라 노드 좌표를 읽을 수 있 다. 제1 DIP 스위치는 노드의 수평 좌표(X 좌표)를 설정하도록 구성되고, 제2 DIP 스위치는 노드의 수직 좌표 (Y 좌표)를 설정하도록 구성된다. 예를 들어, DIP 스위치 sw_x[7:0]는 노드의 X 좌표를 설정하도록 구성되고, DIP 스위치 sw_y[7:0]는 노드의 Y 좌표를 설정하도록 구성된다. [7:0]은 하드웨어 비트 폭의 표현으로, 8 비트 가 있고 최상위 비트가 앞에 있음을 의미한다. 사용자가 DIP 스위치의 값을 수동으로 설정하면, 예를 들어, sw_x=0, sw_y=1이면, 이러한 노드의 좌표는 제1 행과 제2 열로 설정되는 식이다. 선택적으로, 식별자는 각각의 측정 유닛에게 할당되고, 식별자는 측정 유닛이 속하는 MCSG에 대응하는 노드 좌 표를 포함한다. 예를 들어, FPGA를 프로그램함으로써, 매체 액세스 제어(Media Access Control, MAC) 주소(반 드시 MAC 주소의 형태일 필요는 없지만, 네트워크 노드의 다른 커스텀 식별자일 수 있음)는 각각의 측정 유닛에 게 할당되고, 주소의 마지막 바이트와 노드의 좌표는 일대일 대응관계에 있다. 예를 들어, MAC 주소 DE:AD:BE:EF:00:31은 제2 열과 제4 행에 위치한 노드를 나타내고, MAC 주소 DE:AD:BE:EF:00:00은 좌표 원점(즉, 제1 열과 제1 행)에 위치한 노드를 나타낸다. 사용자는 레지스터를 직접 구성하고 타깃 노드를 디버 그하기 위해 이더넷/주변 부품 상호연결 익스프레스(peripheral component interconnect express, PCIe, 고속 직렬 컴퓨터 확장 버스) 인터페이스를 통해 노드의 메모리에 액세스하기 위해 컴퓨터를 사용할 수 있다. 여기 에서 레지스터는 프로그램이 실행될 때 신속하게 획득되어야 하는 작업 상태 정보, 예를 들어 ID(identity), 지 연 및 노드의 피드백 임계값을 저장하는 역할을 한다. 노드를 디버깅하는 것은 시스템 구성 프로세스의 초기 단계에서 각각의 노드의 작동 상태를 개별적으로 테스트하고 구성하는 것을 의미한다. 노드 메모리 구성 MCSG는 대응하는 메모리 공간으로 구성되며, 동일한 MCSG 내의 측정 유닛과 제어 유닛은 메모리 공간을 공유한 다. 시스템의 네트워킹 모드에서, 측정 유닛은 제어 유닛의 메모리에 양자 프로그램의 데이터 및 제어 파형을 기록하기 위해 제어 유닛에게 기록 명령을 전송할 수 있다. MC 네트워크에서, 각각의 노드는 독립적인 메모리 공간을 갖는다. 동일한 MCSG에서, 모든 유닛(측정 유닛 및 제어 유닛을 포함함)은 이러한 메모리를 공유한다. 양자 프로그램을 실행할 때 각각의 유닛이 필요로 하는 메 모리 자원의 수량에 따르면, 사용자 또는 다른 노드에서 메모리 액세스를 용이하게 하기 위해 각각의 유닛에게 독립적인 메모리 어드레싱 범위가 할당된다. 예를 들어, 2048 KB의 메모리 공간이 측정 유닛에게 할당되고, 총 8192 KB의 메모리 공간이 8개의 제어 유닛에 게 균등하게 할당된다. 그런 다음, MCSG의 메모리 할당은 아래 [표 1]에서 표시될 수 있다(32 비트 메모리 주 소는 여기에서 예로 사용됨). 표 1"}
{"patent_id": "10-2021-7032064", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "본 출원의 본 실시예에서, 각각의 노드가 노드 간의 통신 및 노드 관련 정보의 저장 및 액세스를 용이하게 하는 자체 노드 좌표 및 메모리 공간을 가질 수 있도록 노드 좌표 구성 및 노드 메모리 구성이 MC 네트워크에서 수행 된다. SCQC의 마이크로파 신호를 조절하기 위해서는 매우 강한 위상 일관성이 필요하다. 정확한 다중 비트 게이트 작 동을 완료하려면, MC 네트워크의 제어 유닛에 대해, 제어 유닛의 모든 TX 채널이 제어 마이크로파를 정확히 동 시에 전송해야 한다. 정확한 측정을 완료하기 위해, MC 네트워크의 측정 유닛에 대해, 읽기 펄스와 측정 유닛 의 측정 윈도우 사이에 정확한 시간 차이가 유지되어야 한다. 피드백 제어 및 오류 정정 알고리즘은 복수의 비 트에 사용되는 제어 유닛과 측정 유닛 사이의 시간 시퀀스의 엄격한 동기화를 필요로 한다. 요구사항을 충족하기 위해, 본 출원은 다음의 세 가지 동기화 기술을 조합하여 사용하는 것을 제안한다. 네트워크 노드의 트리거 동기화 MC 네트워크의 모든 노드가 동일한 클록 주기에서 작동을 시작하도록 하기 위해, 본 출원은 마스터 노드가 슬레 이브 노드를 순차적으로 트리거하는 데 사용되는 동기화 해결수단을 제공한다. 주요 아이디어는 MC 네트워크의 노드를 동기화를 위한 마스터 노드로 설정하는 것이다. 예를 들어 좌표가 (0, 0)인 노드가 마스터 노드로 설정 되고, 나머지 좌표에 있는 노드는 트리거될 슬레이브 노드로 설정된다. 시스템이 작동을 시작하는 경우, 마스 터 노드는 동기화 트리거 신호를 슬레이브 노드에게 순차적으로 전송하는 역할을 한다. 각각의 슬레이브 노드 는 수신된 동기화 트리거 신호의 시퀀스에 따라 복수의 클록 사이클을 기다린 다음, 작동을 시작한다. 이와 같 이, 각각의 노드에 대한 대기 사이클의 개수를 구성함으로써 글로벌 동기화가 구현될 수 있다. 예시적인 실시예에서, MC 네트워크의 타깃 위치에 있는 노드는 마스터 노드이고, 다른 위치에 있는 노드는 슬레 이브 노드이다. MC 네트워크에서, 마스터 노드의 개수는 1개이고, 마스터 노드를 제외한 노드는 모두 슬레이브 노드이다. 예를 들어, 좌표가 (0, 0)인 노드는 마스터 노드로 선택될 수 있다. 물론, 다른 위치에 있는 노드 가 다르게는 마스터 노드로 선택될 수도 있다. 이것은 본 출원의 본 실시예에서 제한되지 않는다. 마스터 노 드는 각각의 슬레이브 노드에게 동기화 트리거 신호를 전송하도록 구성된다. 슬레이브 노드는 수신된 동기화 트리거 신호의 클록 사이클 및 미리 구성된 대기 사이클의 개수에 따라 작동을 시작하기 위한 클록 사이클을 결 정하도록 구성된다. MC 네트워크에서 노드의 작동을 시작하기 위한 클록 사이클은 동일하다. 구체적으로, 4×4 메쉬 네트워크를 예로 사용하면, 좌표 원점 (0,0)에 있는 노드는 마스터 노드로 설정된다. 마스터 노드의 측정 유닛은 네트워크 라우터에 의해 지정된 전송 규칙(X 좌표가 Y 좌표보다 우선됨)에 따라 MC 네트워크의 모든 슬레이브 노드에게 동기화 트리거 신호를 순차적으로 전송한다. 예를 들어, 동기화 트리거 신 호의 정의는 아래 [표 2]와 같다. 표 2"}
{"patent_id": "10-2021-7032064", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 4, "content": "예를 들어, 메쉬의 네 번째 열에 위치한 노드의 동기화 트리거 신호는 (X=3, Y=3)이다. 마스터 노드는 먼저 동 기화 트리거 신호를 전송하고, 라우터의 규칙에 따라, 동기화 트리거 신호는 (3, 0), (3, 1), (3, 2) 및 (3, 3)에 위치한 슬레이브 노드에게 순차적으로 전송된다. 마찬가지로, 그 후, 마스터 노드는 제3 열, 제2 열, 제1 열의 동기화 트리거 신호를 순차적으로 전송하고, 열의 슬레이브 노드를 순차적으로 트리거한다. (X=2, Y=3) (2, 0), (2, 1), (2, 2), (2, 3) (X=1, Y=3) (1, 0), (1, 1), (1, 2), (1, 3) (X=0, Y=3) (0, 0), (0, 1), (0, 2), (0, 3) 각각의 노드에 대한 대기 클록 사이클의 개수를 계산하기 위해, 여전히 네트워크의 채널 폭이 4라고 가정된다 (채널 폭은 클록 사이클에서 전송될 수 있는 비트의 개수로 이해될 수 있음). 여기에서, 각각의 동기화 트리거 신호는 정확히 4 비트를 포함한다. 이 경우, 하나의 노드에서 다른 노드로 전송되는 동기화 트리거 신호의 지 연은 1 클록 사이클이다. 아래 [표 3]에 나타낸 바와 같이, 네트워크 노드의 트리거 대기 구성 표가 획득될 수 있다. 표 3"}
{"patent_id": "10-2021-7032064", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 5, "content": "네트워크 노드(MCSG)에서, 측정 유닛과 제어 유닛이 모두 하나의 FGPA 기판에 배치되면, 모든 유닛은 유닛이 위 치한 노드의 동기화 트리거 신호를 공유하고, 동일한 개수의 클록 사이클을 대기한 다음, 동시에 작동을 시작한 다. MCSG에서 기판 간 상호연결이 필요한 경우, 측정 유닛이 위치한 FPGA 기판은 마스터 동기화 유닛으로 사용 될 수 있다. 마스터 동기화 유닛은 기판 간 상호연결 채널을 통해 동기화 트리거 신호를 제어 유닛에게 분배한다. 동기화 트리거 신호를 수신한 후, 제어 유닛은 최종적으로 MCSG의 모든 MC 유닛의 동기화를 구현하기 위해, 기판 간 상호연결 통신의 지연을 보상하도록 미리 구성된 클록 사이클의 개수를 대기한다. AD/DA 변환 회로의 샘플링 클록 동기화 네트워크 노드 트리거 동기화는 제어 유닛과 측정 유닛이 FPGA 클록 사이클의 비교적 대략적인 타임스케일 (timescale)에서 디지털 파형을 동시에 생성하고 수신하는 것을 보장한다. 아날로그 파형에 대한 동기화 요구 사항은 더 엄격하다. MC의 정확도를 보장하기 위해, 모든 파형의 샘플링된 신호의 시간 불확실성은 50 ps 미만 이어야 한다. 이러한 문제를 해결하기 위해, 본 출원은 시스템 클록 동기화 해결수단을 채택한다. 본 출원의 실시예에서 제 공되는 QMC 시스템은 기준 클록 소스 및 클록 분배기를 더 포함한다. 기준 클록 소스는 시스템 기준 클록을 생 성하도록 구성된다. 클록 분배기는 시스템 기준 클록을 각각의 물리적 기판의 위상 동기 루프(phase-locked loop, PLL)에게 분배하도록 구성된다. PLL은 물리적 기판 상의 측정 유닛 및 제어 유닛의 작동 클록을 생성하 고 물리적 기판 상의 AD 변환 회로 및 DA 변환 회로의 샘플링 클록을 생성하도록 구성된다. 도 3에 도시된 바와 같이, 저잡음 기준 클록 소스가 먼저 사용된 다음, 클록 분배기는 클록 소스에 의 해 출력된 기준 클록을 FPGA 기판에 각각 연결하는 데 사용된다. 각각의 FPGA 기판은 PLL을 갖는다. 사용 자 호스트의 구성 하에서, PLL은 외부에서 입력된 기준 클록의 위상으로 기판에 의해 생성된 샘플링 클록의 위 상을 고정시킨다. 분명하게도, 기준 클록 소스와 PLL의 성능 지수는 시스템의 모든 AD/DA 변환 회로의 샘플링 클록의 일관성과 안정성을 결정하고, 최종적으로 TX 채널과 RX 채널의 위상 동기화 품질을 결정한다. 소프트웨어는 아날로그 신호의 랜덤 위상차를 보상한다 전술한 두 가지 동기화 기술에 따르면, 시스템의 MC 유닛이 동시에 작동하기 시작하고, 모든 채널에 의해 생성 되고/수신되는 마이크로파의 위상차가 안정적임이 기대될 수 있다(위상 잡음은 적절한 범위 내에서 제어되었 음). 그러나, 전원을 켤 때마다 PLL의 초기 위상차의 불확실성, 및 아날로그 신호 전송 라인(기준 클록 및 마 이크로파 출력용)의 상이한 길이로 인해, 시스템이 안정적으로 작동한 후, 출력 마이크로파는 랜덤하게 특정 위 상차를 갖는다. 본 출원의 본 실시예에서, MCSG 사이의 랜덤 위상차는 소프트웨어를 사용하여 보상된다. 예를 들어, 양자 프로그램을 실행하기 전에, 소프트웨어는 최종적으로 정확한 위상 동기화를 구현하기 위해 이러한 랜덤 위상차를 보상하는 데 사용된다. 가능한 구현에서, 마이크로파 검출 장치는 복수의 채널의 위상을 정확하게 동기화하기 위해, 채널에 의해 출력 되는 펄스를 동시에 캡처하고, 채널 간의 지연을 추출하며, 컴퓨터에서 지연을 보상하고, 보상된 디지털 파형 데이터를 각각의 유닛에게 전송하는 데 사용된다. 본 출원에서, 랜덤 위상차의 교정 문제는 하드웨어 및 소프트웨어 협력을 통해 해결되며, 이는 하드웨어 설계를 단순화하고 시스템의 안정성을 향상시킬 수 있다. 측정 기반 양자 피드백 제어를 구현하기 위해, 제어된 물리적 큐비트의 측정 결과는 빠르게 획득되어야 하고, 피드백 제어 신호는 측정 결과에 따라 생성되어야 한다. 그런 다음, 제어 신호는 피드백 제어를 완료하기 위해 제어 유닛에게 분배된다. 측정 결과 및 피드백 신호를 전송하는 방법은 본 출원의 네트워크 아키텍처를 참조하 여 여기에서 구체적으로 소개된다. MCSG에서의 피드백 제어 SCQC에서 QEC 알고리즘을 실행하기 위해, 기존의 QEC 이론은 논리적 큐비트를 인코딩하기 위해 오류 정정 코드 를 사용하는 것을 제안한다. 예를 들어, QEC 코드 [[n,k,d]]는 임의의 단일 큐비트에서 발생하는 임의의 (d- 1)/2 오류를 정정하기 위해 k개의 논리적 큐비트를 인코딩하도록 n개의 물리적 큐비트를 사용하는 것을 나타낸 다. 본 출원에서, SCQC의 이러한 n개의 물리적 큐비트는 제어된 서브 그룹으로 사용되고, QEC 알고리즘은 서브 그룹에서 실행된다. MCSG의 양자 피드백 제어는 QEC 알고리즘의 중요한 부분이다. 양자 피드백 제어를 구현하가 위해, 먼저, 측정 유닛은 합성된 분산 펄스를 SCQC에게 전송한다. 합성된 분산 펄스는 분산 리드아웃에 사용되며 상이한 주파수 와 진폭의 펄스로부터 합성된다. 각각의 펄스는 물리적 큐비트를 측정하는 역할을 한다. 측정 유닛의 RX 채널 은 SC 큐비트와 마이크로파 전송 라인 사이의 커플링을 통해 양자 상태 정보를 운반하는 반환된 분산 펄스를 동 기적으로 수신한다. 다음으로, AD 변환 회로는 에코 펄스를 샘플링하여 측정하고, 디지털화된 파형을 측정 유 닛의 프로세서로 전송한다. 프로세서는, 파형으로부터, 비트 읽기 주파수에서 신호의 특징 위상 및 진폭을 추출한 다음, SC 큐비트의 양자 상태(0 또는 1)를 획득하기 위해 획득된 특징 정보를 상태 결정 임계값과 비교한 다. 그룹에서 SC 큐비트의 양자 상태의 측정 결과에 기초하여, 그 후 측정 유닛은 피드백 작동을 완료하기 위해 피 드백 제어 신호를 생성하고 피드백 제어 신호를 제어 유닛에 전송하도록 특정 양자 피드백 알고리즘(예를 들어, 큐비트 초기 상태 준비 또는 안정화기 코드에 기반한 피드백 오류 정정)을 실행한다. 가능한 구현에서, 피드백 제어 신호는 잘못된 물리적 큐비트에 대응하는 제어 유닛에게만 전송된다. 측정 유닛이 피드백 제어 신호를 분배하는 방식을 예시하기 위해 트리형 MCSG 상호연결이 예로서 사용된다. 피 드백 알고리즘이 완료된 후, 측정 유닛은 각각의 큐비트의 제어 태그를 획득하고(2개의 서로 다른 피드백 작동 을 구별하는 데 사용되는 태그 값이 0 또는 1이라고 가정함), SC 큐비트의 제어 태그(즉, 전술한 피드백 제어 신호)를 SC 큐비트의 대응하는 제어 유닛에게 분배한다. 선택적으로, 피드백 제어 신호의 시그널링 포맷은 제1 필드 및 제2 필드를 포함하고, 제1 필드는 피드백 제어 신호의 시작 비트를 채우는 데 사용되고, 제2 필드는 피 드백 제어 신호의 코드 비트를 채우는 데 사용된다. 피드백 제어 신호의 시그널링 포맷의 정의는 아래 [표 4] 와 같이 나타낼 수 있다. 표 4"}
{"patent_id": "10-2021-7032064", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 6, "content": "제1 필드는 왼쪽에 있고, 제2 필드는 오른쪽에 있다. 제1 필드의 길이는 1비트일 수 있고, 제1 필드는 피드백 제어 신호의 도착을 지시하는 피드백 제어 신호의 시작 비트(예를 들어, 1로 표시됨)이다. 제2 필드의 길이는 또한 1비트일 수 있고, 제2 필드는 피드백 제어 신호의 코드 비트이다. 제어 유닛은 제2 필드에서 인코딩된 정 보에 따라 수행될 피드백 작동을 선택한다. 선택적으로, 제2 필드의 값은 0 또는 1이며, 이는 각각 2개의 상이 한 태그 값을 나타낸다. 지원되어야 하는 피드백 작동의 개수가 2보다 큰 경우, 피드백 제어 신호의 코드 비트 의 개수는 증가될 수 있다. 네트워크 노드 사이의 측정 결과의 공유 일부 특정 오류 정정 코드 해결수단은 복수의 물리적 큐비트 블록을 사용할 필요가 있다. 따라서, 오류 정정 코드의 구현은 본 출원에서 복수의 MCSG의 협력에 의존한다. 보편성을 충족시키기 위해, MCSG의 측정 결과는 네트워크를 통해 인접한 노드로 빠르게 전송되어야 한다. 다음은 4×4 네트워크를 예로 들어 노드 간에 측정 결과를 공유하는 방식을 설명한다. 측정 결과의 네트워크 전송 데이터 패킷의 포맷이 먼저 정의된다. 데이터 패킷은 점대점 방식으로 전송된다. 즉, 시스템의 임의의 측정 유닛은 측정 결과를 포함하는 데이터 패킷을 네트워크를 통해 임의의 노드로 전송할 수 있다. 측정 결과 의 데이터 패킷의 정의는 다음과 같다. 각각의 측정 유닛은 8개의 측정 채널(즉, 8개의 물리적 비트의 양자 상 태가 동시에 측정됨)을 가지므로, 피드백 데이터가 8 비트를 차지한다. 또한, 8 비트는 데이터 패킷의 좌표 부 분에 의해 점유된다. 따라서, 데이터 패킷의 전체 길이는 16 비트이다. 예를 들어, MCSG 간에 전송되는 데이 터 패킷의 포맷은 아래의 [표 5]와 같이 나타낸다. 표 5"}
{"patent_id": "10-2021-7032064", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 7, "content": "제1 MCSG에서 제2 MCSG로 전송되는 데이터 패킷은 소스 노드의 좌표 정보(제1 MCSG에 대응하는 노드 좌표를 포 함함), 데스티네이션 노드의 좌표 정보(제2 MCSG에 대응하는 노드 좌표를 포함함), 및 데이터 컨텐츠를 포함한 다. 소스 노드의 좌표 정보는 소스 노드의 X 좌표(2 비트)와 Y 좌표(2 비트)를 포함한다. 데스티네이션 노드 의 좌표 정보는 데스티네이션 노드의 X 좌표(2 비트)와 Y 좌표(2 비트)를 포함한다. 데이터 컨텐츠는 8 비트를갖는 [표 5]에서의 피드백 데이터에 대응한다. 마찬가지로, 네트워크 노드 간의 채널 폭이 4라고 가정하면(즉, 4 비트 신호가 각각의 방향으로 동시에 전송될 수 있음), 데이터 패킷은 데스티네이션 노드로 순차적으로 전송될 4개의 부분으로 분해되어야 한다. MCSG가 모 든 물리적 큐비트의 필요한 측정 결과를 획득하는 경우, 측정 유닛은 양자 피드백 알고리즘을 실행하기 시작하 며, 이후의 피드백 제어 프로세스는 상기한 바와 같다. 동기화 트리거 신호와 피드백 제어 신호가 제한된 대역폭 네트워크에서 가장 효율적으로 전송되도록 하기 위해, 본 출원에서, QMC 네트워크를 위해 웜홀 라우터 및 가상 채널 플로우 제어 방법이 특별히 설계된다. 웜홀 라우터 예시적인 실시예에서, 웜홀 라우터는 MCSG의 측정 유닛에 통합되고, 웜홀 라우터는 복수의 포트를 포함하며, 물 리적 전송 채널(예를 들어, 양방향 데이터 전송 채널)은 연결 관계를 가진 2개의 MCSG의 웜홀 라우터 간에 대응 하는 포트를 통해 형성된다. 웜홀 라우터는 데이터 패킷을 고정된 길이의 플릿(flit)으로 분할하여 플릿을 전 송하도록 구성된다. 본 출원에서, 라우터는 각각의 네트워크 노드(MCSG)의 측정 유닛이 위치하는 물리적 기판에 통합된다. 라우터 는 네트워크에서 데이터 패킷의 플로우 방향과 볼륨을 제어할 수 있다. 웜홀 라우터의 개략도는 도 4에 도 시되어 있으며, 여기에서 라우터는 각각 5개의 전송 방향, 즉 라우터의 동쪽(E), 서쪽(W), 남쪽(S), 북쪽(N) 및 프로세서(P)에 각각 대응하는 5의 차수를 갖는다. 실제 시스템 네트워킹에서, 노드 사이의 물리적 전송 채널의 개수는 제한되어 있다. 따라서, 데이터 패킷은 하 나의 클록 사이클에서 완전히 전송되지 않을 수 있다. 본 출원에서, 웜홀 라우터는 전술한 문제를 해결하는 데 사용된다. 웜홀 라우터의 기능은 비교적 긴 네트워크 데이터 패킷을 비교적 작은 고정 길이의 플릿으로 분해하 는 것이다. 플릿의 폭은 네트워크에서 동시에 전송될 수 있는 비트 수(즉, 4비트 또는 심지어 2 비트 정도로 작을 수 있는, 한 방향으로의 연결 채널의 비트 폭)와 동일하다. 따라서, 웜홀 라우터는 하드웨어 자원이 제한 된 기판 간 통신 네트워크에 매우 적합할 수 있다. 또한, 네트워크 혼잡을 피하기 위해, 라우터 설계에서 차원 우선순위 신호 전송 정책이 채택되며, 이는 이러한 방법이 비균일 트래픽 모드(예를 들어, 교체 트래픽, n:1 전송 또는 1:n 전송)의 경우에 네트워크 채녈에 대한 부하 균형을 잘 맞출 수 있고, 데이터 패킷의 평균 지연을 줄이기 위해 가능한 한 경로 길이를 짧게 유지할 수 있음을 증명할 수 있다. 차원 순서 라우팅(Dimensionally ordered routing)은 일반적으로 제2 차원에서 제1 차원으로의 전송을 포함하지 않는다. 예를 들어, Y 좌표보다 우선순위가 높은 X 좌표로 라우팅하는 경우, 데이 터 패킷은 Y 방향에서 X 방향으로 결코 전파되지 않을 수 있다. 따라서, (북쪽, 남쪽)에서(서쪽, 동쪽)으로의 요청은 라우터에 존재하지 않는다. 도 4의 우측 하부 코너에 있는 도면은 도 4에 도시된 웜홀 라우터에 대 응하는 라우팅 매트릭스를 나타내며, 여기서 방향 P는 노드 자체를 나타내는 네트워크의 특수한 경우이다. 노드 자체는 노드의 라우터의 모든 방향(P 방향 포함)에 액세스할 수 있으며, 임의의 다른 방향에 의해 액세스 될 수 있다. 선택적으로, 시스템 베릴로그(Verilog) 하드웨어 기술 언어는 라우터를 설계하는 데 사용되고, 논리 회로는 디 지털 합성 도구를 통해 생성되며, 라우터는 최종적으로 FPGA에서 구현된다. 또한, 2차원 메쉬 외에도, 라우터 는 또한 다차원 토폴로지 연결을 지원하며, 실제 물리 계층 채널의 수에 따라 플릿의 폭이 또한 변경될 수 있다. 본 출원에서, 4×4 네트워크에서 8 비트 피드백 데이터의 전파 프로세스를 분석하기 위해 물리적 채널의 폭이 4 비트인 예가 사용한다. 라우터의 전송 정책은 X 좌표가 Y 좌표보다 앞서는 것이다. 예를 들어, (0, 0)에 위치한 노드는 2개의 피드백 데이터 패킷을 노드 (0, 2) 및 (0, 3)으로 연속적으로 전송해 야 한다. 다음, 데이터 패킷 둘 다 노드 (0, 1)에 위치한 라우터를 통해 W-to-E 라우팅 채널을 점유한다. 일 반적인 버퍼링 전송 라우터에 비해 웜홀 라우터의 장점은 웜홀 라우터가 전체 데이터 패킷을 저장하지 않고 다 음 노드로 플릿을 이동할 수 있다는 것이다. 따라서, 본 예에서, 도 5에 도시된 바와 같이, 라우터는 다음 플 릿의 전송 방향을 결정하기 위해 데이터 패킷의 첫 번째 플릿, 즉 데스티네이션 노드의 X/Y 좌표만을 버퍼링해 야 한다. 각각의 데이터 패킷에 대해, 라우터의 총 지연은 2+4 클록 사이클이다. 2은 정보가 통과하는 노드의 개수에 비례하는 첫 번째(두 번째) 피드백 데이터 패킷의 네트워크 전송 지연이다. 4는 데이터 패킷의 플릿 개수에 비례하는 데이터 변환 지연이다. 따라서, 동일한 방향의 많은 네트워크 데이터 패킷이 라우터를 통과해야 하는 경우, 네트워크 데이터 패킷은 파이프라인 방식으로 각각의 데스티네이션 노드로 전송된다. 버퍼링 전송 라우터와 비교하면, 이러한 설계는 전송 채널의 대역폭을 더 잘 사용하고 네트워크를 통해 전송되는 복수의 신호의 평균 지연을 줄일 수 있다. 가상 채널 플로우 제어 예시적인 실시예에서, 연결 관계를 갖는 2개의 MCSG 사이의 양방향 데이터 전송 채널은 2개의 단방향 데이터 전 송 채널을 포함할 수 있다. 즉, 제1 MCSG와 제2 MCSG 사이에 연결 관계가 있다고 가정하면, 제1 MCSG와 제2 MCSG 사이에는 단방향 데이터 전송 채널 1과 단방향 데이터 전송 채널 2가 존재한다. 또한, 단방향 데이터 전 송 채널 1의 방향은 제1 MCSG에서 제2 MCSG로이고, 단방향 데이터 전송 채널 2의 방향은 제2 MCSG에서 제1 MCSG 로이다. 각각의 단방향 데이터 전송 채널은 복수의 가상 전송 채널에 대응한다. 상이한 전송 경로로부터의 데이터 패킷 이 동일한 단방향 데이터 전송 채널을 사용하는 경우, 상이한 전송 경로로부터의 데이터 패킷이 상이한 가상 전 송 채널을 점유하고, 데이터 전송은 설정된 플로우 제어 정책에 따라 가상 전송 채널 사이에 순차적으로 수행된 다. 물리적 상호연결의 희소성을 고려하면, 각각의 채널의 폭이 너무 작아서 복수의 플릿이 동시에 전송될 수 없을 수 있다. 라우터가 데이터 패킷을 전송하는 경우, 라우터에 의해 사용되는 포트 채널이 점유된다. 이 경우, 라우터에 대한 다른 데이터 패킷의 요청은 보류되고, 데이터 패킷은 라우터의 프런트 엔드 버퍼에 임시로 저장 되고 이전 데이터 패킷이 다음 노드로 완전히 전송될 때까지 전송을 기다린다. 이러한 선착순 채널 플로우 제어는 네트워크 혼잡을 유발할 수 있다. 예를 들어, 도 6에서, 좌표가 (2,2)인 노 드가 피드백 제어 신호를 노드 (0,2)로 전송하고, 좌표가 (1,0)인 노드도 또한 노드 (0,2)로 피드백 제어 신호 를 전송한다. 분명히, 데이터 패킷 둘 다 노드 (1, 2) 라우터의 N 포트를 점유해야 한다. 노드 (2, 2)로부터 의 데이터 패킷이 라우터 (1, 2)에 먼저 도착하고 먼저 처리된다. 전송 중에 데스티네이션 노드 (0, 2)가 노드 (2, 2)로부터 데이터 패킷을 일시적으로 수신할 수 없다고 가정하면, 라우터 (1, 2)의 N 포트와 S 포트가 차단 되고, 노드 (1, 0)으로부터의 데이터 패킷의 전송이 추가로 차단된다. 제2 데이터 패킷의 전송이 제시간에 완 료될 수 없기 때문에, 제2 데이터 패킷은 네트워크 채널 자원을 오랜 시간 점유하며, 더 나아가 다른 라우터의 서비스 품질을 저하시키고, 결국 전체 네트워크가 점점 더 혼잡해진다. 이러한 문제를 해결하기 위해, 본 출원에서, 상이한 가상 채널이 동일한 물리적 채널을 공유할 수 있도록 가상 채널 플로우 제어 방식이 채택된다. 즉, 기존의 물리적 채널에서, 사용될 수 있는 복수의 독립된 채널이 가상 화된 것이다. 상이한 전송 경로로부터의 네트워크 패킷은 동일한 물리적 채널이 상이한 네트워크 패킷에 대해 다중화될 수 있도록 모든 가상 전송 채널을 점유할 수 있다. 선택적으로, 순환 공정 플로우 제어 정책은 가상 채널 응답의 우선순위를 제어하는 데 사용된다. 즉, 각각의 네트워크 패킷은 가상 채널 서비스를 획득하고 네 트워크 패킷의 경로에서 라우터를 통과하기 위해 동일한 가능성을 갖는다. 이러한 가상 채널 플로우 제어 해결 수단은 물리적 채널의 대역폭 자원을 고르게 할당할 수 있다. 도 6에서의 신호 플로우가 여전히 예로 사용된다. 노드 (2, 2)로부터의 제1 플릿이 라우터 (1, 2)에서 노드 (0, 2)로 전송되는 경우, 노드 (1, 0)으로부터의 제1 플릿과 노드 (2, 2)로부터의 제2 플릿은 라우터 (1, 2)의 N 포트 통과를 동시에 요청한다. 이 경우, 라우터의 플로우 제어 모듈은 순환 공정 정책에 따라 S 포트 또는 W 포트로부터의 요청에 응답하도록 선택한다. 노드 (2, 2)의 제1 플릿이 먼저 라우터를 통과한다고 가정하면, 노"}
{"patent_id": "10-2021-7032064", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 8, "content": "드 (1, 0)의 제1 플릿이 다음 라우터를 통과하는 식이다. 요약하면, 2개의 피드백 신호는 교차 통과 방식으로 라우터 (1, 2)를 통과한다. [표 6]은 다음과 같다. 표 6"}
{"patent_id": "10-2021-7032064", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 9, "content": "제4 클록 사이클에서, 노드 (2, 2)로부터의 데이터 패킷의 전송이 일시적으로 완료될 수 없고, 노드 (1, 0)에서 의 데이터 패킷 전송이 완료된 직후에 전송이 재개되는 경우, 2개의 피드백 신호의 궤적이 아래 [표 7]에 나와있다. 표 7"}
{"patent_id": "10-2021-7032064", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 10, "content": "분명히, 이러한 방식은 네트워크 혼잡의 가능성을 감소시키고 라우터의 대역폭을 효과적으로 증가시킴으로써, 전체 네트워크 지연을 감소시킬 수 있다. 또한, 이러한 방법은 또한 라우터와 노드에서 버퍼링되어야 하는 데 이터를 감소시켜 FPGA의 메모리 자원을 절약할 수 있다. 도 7은 본 출원에 따른 QMC 시스템의 시스템 구성의 계층도이다. QMC 시스템은 복수의 MCSG를 포함하는 MC 네트워크를 포함한다. 각각의 MCSG는 하나의 측정 유닛과 복수의 제어 유닛을 포함하고, 측정 유 닛 및 제어 유닛의 회로 구조는 도 7에 도시된다. 선택적으로, 각각의 MCSG의 측정 유닛은 PCIe 인터페이스 또는 이더넷 인터페이스를 통해 컴퓨터에 연결되고, 호스트에 의해 개별적으로 구성되고 디버깅된다. 전체 시스템은 또한 네트워킹 모드에서도 작동할 수 있다. 즉, 하나의 노드만이 컴퓨터에 연결되는 반면, 나머지 노드는 전체 시스템의 메쉬 네트워크를 통해 호스트와 간 접적으로 데이터 교환을 수행한다. 예를 들어, 전술한 도면에서, 본 출원에서, 노드 (0, 0)는 호스트에 연결되 도록 선택된다. 양자 프로그램을 실행하기 전에, 전체 시스템은 적절한 상태에서 작동하도록 구성되어야 하고, 양자 프로그램을 실행하기 위해 데이터 및 명령이 로딩된다. 도 8은 시스템을 구성하는 프로세스를 구체적으로 도시한다. 1. 노드 네트워킹을 수행하고 좌표를 설정한다. 2. 시스템의 전원을 켠다. 3. PLL을 구성한다. 4. 측정 유닛 및 제어 유닛의 로직 초기화. 5. AD/DA 변환 회로를 구성한다. 6. 네트워크 라우터 초기화. 7. 네트워크 연결 자체 테스트. 8. 마이크로파 채널의 파형 교정. 9. 아날로그 신호 지연 보상. 10. 측정/제어 유닛 구성 정보를 로딩한다. 11. MC 데이터(펄스 파형 및 기준 파형)를 로딩한다. 12. MC 명령을 로딩한다. 13. 네트워크의 마스터 노드에게 프로그램 시작 명령을 전송한다. 시스템의 분산 아키텍처에 따르면, 본 출원에서, MIMD 프로그램 실행 방식이 선택된다. 먼저, 본 출원에서, MIMD 모델에 적용 가능한 명령 세트가 정의되며, 이는 구체적으로 두 가지 유형을 포함할 수 있다. 유형 중 하나는 아래 [표 8]에 도시된 바와 같이, 펄스의 생성 시퀀스를 직접 지정하는 전송 명령(TXI) 세트이 다.표 8"}
{"patent_id": "10-2021-7032064", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 11, "content": "1. opcode는 명령의 종류를 지시하는 작동 코드이다. op=0이면, 프로세서(PROC)는 명령의 실행을 종료한다. op=1이면, 현재 명령이 완료된 후, PROC는 다음 명령을 실행한다. op=2인 경우, 현재 명령이 완료되는 경우, PROC는 index0의 명령으로 점프한다. op=3이면, 현재 명령이 완료되는 경우, PROC는 수신된 피드백 태그에 따 라 요청된 명령으로 점프한다. 다음 명령의 표시는 현재 명령이 끝나기 전에 유효해야 한다. 2. index0 및 index1은 다음 명령의 주소이며, 태그를 조건으로 사용한다. 3. address0 및 address1은 블록 랜덤 액세스 메모리(block random access memory, BRAM)에서 파형의 세그먼트 를 결정한다. 디지털 파형 시퀀스는 address0에서 시작하여 address1에서 끝난다. 다른 유형은 아래 [표 9]에 도시된 바와 같이, 디지털 신호 처리의 시퀀스를 직접 지정하는 수신 명령(RXI) 세 트이다. 표 9"}
{"patent_id": "10-2021-7032064", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 12, "content": "1. opcode는 측정 유닛에서 측정 채널의 작동 코드이다. op=0이면, PROC는 명령 실행을 종료한다. op=1이면, 현재 명령이 완료된 후, PROC는 다음 명령을 실행한다. 2. 지연은 측정 윈도우의 지연, 즉 이러한 프로그램의 시작부터 각각의 측정 윈도우의 시작까지 대기해야 하는 클록 사이클의 개수이다. 3. 길이는 측정 윈도우의 시간 길이, 즉 각각의 측정 윈도우가 지속되는 클록 사이클이다. 4. 포인터는 측정 파라미터의 포인터이다. 측정 채널이 이러한 항목을 실행하는 경우, PROC는, 포인터에 의해 지시되는 측정 유닛의 메모리로부터, 측정 윈도우의 디지털 신호 처리에 사용되는 파라미터 정보, 예를 들어 복 조 기준 파형 및 디지털 필터의 계수를 읽는다. 도 9는 QMC 시스템의 프로그램 실행 프로세스의 개략도로서, 점선으로 표시된 부분은 QEC 코드의 보호 하에 논 리적 큐비트를 구현하는 QEC 매크로 명령이다. 1. 마스터 노드는 동기화 트리거 신호를 분배한다. 2. 네트워크 노드의 모든 유닛은 미리 구성된 클록 사이클의 개수를 기다린 후 양자 프로그램을 동시에 실행하 기 시작한다. 3. 제어 유닛은 양자 게이트 제어를 수행하기 위해 TXI를 실행한다. 4. 측정 유닛은 양자 측정을 완료하기 위해 TXI 및 RXI를 실행한다. 5. 측정 유닛은 라우터를 통해 측정 결과를 공유한다. 6. 측정 유닛은 QEC 알고리즘을 실행하고 피드백 제어 명령을 생성한다. 7. 측정 유닛은 피드백 제어 태그를 그룹의 제어 유닛에게 분배한다. 8. 제어 유닛은 양자 게이트 제어를 수행하기 위해 TXI를 실행한다. 9. 측정 유닛은 양자 회로의 최종 상태를 측정한다. 10. 측정 유닛은 추가 분석을 위해 양자 알고리즘의 결과를 사용자 컴퓨터에게 반환한다. 본 출원의 실시예에서, 시스템 대역폭이 양자 프로그램의 실행 속도를 보다 효과적으로 향상시키는 데 사용될 수 있도록 분산 네트워크 구조 및 MIMD의 프로그래밍 모델이 채택된다. 본 출원에서, 초전도 QMC 분야에서 적용되는 새로운 시스템 네트워크 아키텍처가 제공되어, 이는 피드백 제어의 지연을 크게 감소시킨다. 예를 들어, 2차원 메쉬 네트워크 상호연결 모드가 채택된다. 선형 연결에 비해, MCSG 사이의 피드백 지연은 O(N)에서 O(N0.5)로 감소된다. 예를 들어, 100개의 MCSG가 있다고 가정할 때, 선형 연결이 사용되는 경우, MCSG 사이의 지연은 100이지만, 2차원 메쉬 네트워크 구조가 채택하는 경우, MCSG 사이 의 최대 지연은 2×10-1이다. 본 출원의 네트워킹 방식은 유연하고 통합을 용이하게 한다. 본 출원에서, 소프트웨어가 하드웨어를 정의하는 방식이 채택된다. 각각의 MCSG의 구조는 실제 양자 칩 구조에 따라 맞춤화될 수 있다. 하드웨어 제어기/가속 기가 가상 노드에 더 추가될 수 있고, 마지막으로 전체 시스템이 FPGA 기판 클러스터에서 구현된다. 맞춤형 가 상 노드 및 MC 명령 세트는 특정 하드웨어 회로 기판에 의존하지 않으며, 중앙 집중식 제어 기판을 설계할 필요 가 없다. 본 출원에 도시된 해결수단은 비용을 절감할 수 있다. 각각의 MCSG는 개별적으로 작동하거나 또는 작업 그룹을 형성할 수 있으며, 각각의 MCSG의 제어 기판의 개수가 또한 쉽게 확장할 수 있다. 해결수단은 100+ 집적도를 가진 소규모 전용 양자 칩과 일반 양자 칩에 적용된다. 본 출원에서 도시된 해결수단에서, 펄스 시퀀스 동기화 및 측정 데이터 교환은 2차원 메쉬 네트워크를 통해 그룹 사이에 수행되고, 각각의 그룹의 제어 유닛은 측정 데 이터에 기초하여 피드백 제어를 생성한다. 본 출원에서 양자 명령 세트에 기초하여 개발된 양자 컴파일러는 표 면 코드의 양자 알고리즘을 QMC 명령어로 변환하여 양자 피드백 제어를 구현할 수 있다. 본 출원에서 정의된 ISA는 단순화된 명령 세트 시스템이다. 이러한 시스템은 메인 메모리에서 읽어온 기본 펄 스 파형과 복조에 사용되는 기준 파형을 정의하며, 이는 여러 가지 장점을 가져다 준다. 첫째, 시간 스케줄이 호스트에 의해 설정되기 때문에, 각각의 측정 채널과 제어 채널의 시퀀스가 정확하게 최적화될 수 있다. 둘째, 양자 프로그램이 실행되기 전에, 펄스 파형 및 측정 기준 파형 데이터가 대응하는 MC 유닛에 미리 로딩되어야 한다. 사용자가 새로운 양자 프로그램을 실행하는 경우, 새로운 게이트 연산만이 로딩되면 되고, 이전 프로그 램에서 사용된 양자 게이트의 파형 데이터는 다중화되며, 이는 호스트에서 기판으로 전송되는 데이터를 크게 줄 이고 실행 효율을 향상시킨다. 셋째, 실행 중에, 변수는 호스트에 의해 동적으로 설정될 수 있다. 이러한 특 징은 멀티 큐비트 시스템을 적응적으로 교정하는 데, 예를 들어 피드백 임계값을 조정하는 데 매우 유용하다. 일반적으로, ISA는 피드백/피드포워드 제어 및 다중 신호 큐비트 및 다중 타깃 큐비트를 자연스럽게 지원한다. 또한, 이러한 ISA는 기존의 컴퓨터 모델, 예를 들어 메모리 연산, 분기 및 MIMD의 특징을 모방한다. 따라서, ISA는 기존 프로세서와 통합될 가능성이 있다. 향후, 보다 복잡한 기능, 예를 들어, 양자 피드백 프로그램용 컴파일러, 오류 정정 코드용 하드웨어 가속기, 및 양자 피드백 실행 환경이 ISA에 구축될 수 있다. 또한, 일부 확장된 실시예에서, 하드웨어 가속기가 측정 속도를 향상시키기 위해 측정 유닛에 추가될 수 있다. 예를 들어, 도 10에 도시된 바와 같이, 측정 신호 분석의 정확도 및 속도 향상을 위해 측정 유닛에 감독 신 경망 가속기(11a)가 추가될 수 있다. 도 11에 도시된 바와 같이, 저잡음 직류 바이어스 채널(12a)은 각각의 비 트의 동작점의 조정을 용이하게 하기 위해 제어 유닛에 추가될 수 있다. 또한, 범용 프로세서는 양자 프로 그래밍 언어의 개발 및 보급을 용이하게 하기 위해 전체 하드웨어가 C 언어 또는 상위 수준의 범용 프로그래밍 언어를 지원할 수 있도록 각각의 노드에 통합될 수 있다. 본 명세서에서 언급된 \"복수\"는 둘 이상을 의미하는 것으로 이해되어야 한다. 또한, 본 명세서에 설명된 단계 번호는 단지 단계의 가능한 실행 순서를 예시적으로 나타낸 것이다. 일부 다른 실시예에서, 단계는 번호 순서 에 따라 수행되지 않을 수 있다. 예를 들어, 숫자가 다른 두 단계가 동시에 수행될 수 있거나, 또는 숫자가 다 른 두 단계가 도면에 도시된 순서와 반대되는 순서에 따라 수행될 수 있다. 이것은 본 출원의 실시예에서 제한 되지 않는다. 전술한 설명은 단지 본 출원의 예시적인 실시예일 뿐, 본 출원을 제한하려는 의도는 아니다. 본 출원의 사상과 원칙 내에서 이루어진 모든 수정, 동등한 교체 또는 개선은 본 출원의 보호 범위에 속한다.도면 도면1 도면2 도면3 도면4 도면5 도면6 도면7 도면8 도면9 도면10 도면11"}
{"patent_id": "10-2021-7032064", "section": "도면", "subsection": "도면설명", "item": 1, "content": "본 출원의 실시예에서 기술적 해결수단을 보다 명확하게 설명하기 위해, 이하에서는 실시예를 설명하는 데 필요 한 첨부 도면을 간략하게 소개한다. 명백하게, 다음 설명의 첨부 도면은 본 출원의 일부 실시예만을 도시하며, 당업자는 창조적 노력 없이도 첨부 도면으로부터 다른 도면을 여전히 도출할 수 있다. 도 1은 본 출원의 실시예에 따른 다중 비트 양자 피드백 제어를 위한 QMC 시스템의 개략도이다. 도 2는 본 출원의 실시예에 따른 MCSG의 트리형 연결 방식의 개략도이다. 도 3은 본 출원의 실시예에 따른 시스템 클록 동기화 해결수단의 개략도이다. 도 4는 본 출원의 실시예에 따른 웜홀 라우터의 개략적인 구조도이다. 도 5는 본 출원의 실시예에 따른 2개의 라우터의 작동 순서도이다. 도 6은 본 출원의 실시예에 따른 가상 채널 플로우 제어의 개략도이다. 도 7은 본 출원의 실시예에 따른 QMC 시스템의 시스템 구성 계층도이다. 도 8은 본 출원의 실시예에 따른 시스템 구성 프로세스의 개략도이다. 도 9는 본 출원의 실시예에 따른 QMC 시스템의 프로그램 실행 프로세스의 개략도이다. 도 10은 본 출원의 실시예에 따른 측정 유닛의 개략적인 구조도이다. 도 11은 본 출원의 실시예에 따른 제어 유닛의 개략적인 구조도이다."}
