# 单周期 CPU 设计

本实验将设计并实现一个 MIPS 单周期 CPU。

## 实验要求
- 能够对 MIPS 指令编码有一定了解
- 能够对 SOC 有一定认识
- 能够掌握单周期 CPU 的设计模式，并使用 Verilog 编写一个单周期 CPU
- 能够完成本实验并通过仿真测试
- 能够将本实验代码生成 bit 流并下板至精工开发板达到预计效果

## 实验内容
本实验需要实现一个 MIPS 指令集架构的单周期 CPU，能够完成 7 条简单指令的实现，之后能够自行再添加指令。本实验中不考虑异常，仅实现指令的基本功能。

本实验的实验代码在对应的代码仓库中的 lab3，实验代码中，已经搭建好了一个基本的 SOC 环境，同时也编写了一套对应的测试代码。做实验时，只需关注基本的单周期 CPU 的设计，而不用去关注除 CPU 的外部环境和测试代码的编写。最终，在通过仿真测试之后也能进行下板操作，下板之后可以看到相应的效果。

在进行实验之前请先阅读相关文档，对本实验的实验代码结构有一定的了解，对一些基本概念有一个认识，之后再根据实验步骤完成相应模块的代码编写。

需要实现的指令如下：

- LUI
- ORI
- ADD
- SW
- LW
- BEQ
- J

具体指令定义请参看 MIPS 指令集手册。

[单周期实验指导](./singlecycle.md)
