## 基本电路（省略基础门电路）

### 1、异或门电路

- 电路（符号）图与逻辑表达式

![img](cac3ae2be695b3be.jpg)
$$
F = \overline AB + A\overline B \\
= A\oplus B
$$


- 异或门真实电路图

![img](5aaada6bef35033f.jpg)

> <mark>通过真实电路图可以看到门电路组合起来是如何工作的，这点很重要！无论后面的电路如何复杂，门电路实现的材料（从继电器到晶体管）如何变化，其中的基本门电路运行的原理是一致的！</mark>

> <mark>异或门算是学习逻辑电路遇到的第一个较复杂的电路，同时也是加法电路中重要的一部分，关于加法电路可以参考笔记[《从逻辑电路到与加法电路实现》](./从逻辑电路到与加法电路实现.md)</mark>

> 更多详情请参考书籍《穿越计算机的迷雾（第2版）》第 5.3 章节。

### 2、振荡器电路

![img](0c5c77d72d004642.jpg)

> 振荡器电路很好理解，关键在于电路输出又作为输入形成反馈（图中只是最简单的一种反馈形式，即非门的反馈）。

> 更多详情请参考书籍《穿越计算机的迷雾（第2版）》第 7.2 章节。

## 触发器电路

### 1、R-S 触发器电路及符号                                                                                                                                                                                                                                                                                                                                                                                                                                                         

- 电路图

![img](f0ee8bf77d5c0166.jpg)

- （简化电路图）符号图

![img](284f6252db2837af.jpg)

> 更多详情请参考书籍《穿越计算机的迷雾（第2版）》第 7.4~7.5 章节。

### 2、D 型触发器电路及符号

- 电路图

![img](a533e499c0eda18d.jpg)

- 符号图

![img](8f2374a60d81964f.jpg)

> 更多详情请参考书籍《穿越计算机的迷雾（第2版）》第 8.1 章节。

### 3、上升沿 D 型触发器电路及符号

- 电路图

![img](01d68bd963e3ff38.jpg)

- 符号图

![img](b16b8c62b45a4c65.jpg)

> 更多详情请参考书籍《穿越计算机的迷雾（第2版）》第 8.2 章节。

### 4、T 型触发器符号图

- 符号图

![img](cb7ceb09a2cede29.jpg)

- 简化符号图

![img](0c09f0987d65d7a2.jpg)

> 更多详情请参考书籍《穿越计算机的迷雾（第2版）》第 8.4 章节。

## 组合逻辑电路

### 1、循环移位寄存器电路图（走马灯电路）

![img](1bbf6c081411ee42.jpg)

> 更多详情请参考书籍《穿越计算机的迷雾（第2版）》第 8.3 章节。

### 2、计数器电路（基于 T 型触发器）

![img](082900c5c08beb5e.jpg)

> 更多详情请参考书籍《穿越计算机的迷雾（第2版）》第 9.3 章节。

## <a id="手动加法电路"><font color="red">手动加法电路（逻辑电路与循环移位寄存器的妙用一）</font></a>

### 1、加法电路图（有译码器+缺陷）

![img](a6a31d25dda01eca.jpg)

- 译码器真值表与对应的功能描述

| $K_{装载}$ | $K_{相加}$ | $K_0$ | $K_1$ | $I_{GA}$ | $I_{RA}$ | $I_{TR}$ | $I_{GB}$ | 步骤描述                                                     |
| ------- | ------- | ---- | ---- | ----- | ----- | ----- | ----- | ------------------------------------------------------------ |
| 0       | 0       | 0    | 0    | 0     | 0     | 0     | 0     | $K_0$ 和 $K_1$ 都没接通的情况下输出必须为 0                    |
| 0       | 1       | 0    | 0    | 0     | 0     | 0     | 0     | $K_0$ 和 $K_1$ 都没接通的情况下输出必须为 0                    |
| 1       | 0       | 0    | 0    | 0     | 0     | 0     | 0     | $K_0$ 和 $K_1$ 都没接通的情况下输出必须为 0                    |
| 1       | 1       | 0    | 0    | 0     | 0     | 0     | 0     | $K_0$ 和 $K_1$ 都没接通的情况下输出必须为 0                    |
| 0       | 0       | 1    | 1    | 0     | 0     | 0     | 0     | $K_0$ 和 $K_1$ 同时接通的情况下输出必须为 0（设定）            |
| 0       | 1       | 1    | 1    | 0     | 0     | 0     | 0     | $K_0$ 和 $K_1$ 同时接通的情况下输出必须为 0（设定）            |
| 1       | 0       | 1    | 1    | 0     | 0     | 0     | 0     | $K_0$ 和 $K_1$ 同时接通的情况下输出必须为 0（设定）            |
| 1       | 1       | 1    | 1    | 0     | 0     | 0     | 0     | $K_0$ 和 $K_1$ 同时接通的情况下输出必须为 0（设定）            |
| 0       | 0       | 0    | 1    | 0     | 0     | 0     | 0     | $K_{装载}$ 和 $K_{相加}$ 都断开，$K_1$ 接通的情况下输出必须为 0     |
| 0       | 0       | 1    | 0    | 0     | 0     | 0     | 0     | $K_{装载}$ 和 $K_{相加}$ 都断开，$K_0$ 接通的情况下输出必须为 0     |
| 1       | 1       | 0    | 1    | 0     | 0     | 0     | 0     | $K_{装载}$ 和 $K_{相加}$ 都闭合，$K_1$ 接通的情况下输出必须为 0     |
| 1       | 1       | 1    | 0    | 0     | 0     | 0     | 0     | $K_{装载}$ 和 $K_{相加}$ 都闭合，$K_0$ 接通的情况下输出必须为 0     |
| 1       | 0       | 1    | 0    | 1     | 1     | 0     | 0     | $K_{装载}$ 闭合 $K_0$ 接通的情况下装载第一个数                   |
| 1       | 0       | 0    | 1    | 0     | 0     | 0     | 0     | $K_{装载}$ 闭合 $K_1$ 接通的情况下什么都不做，输出为 0           |
| 0       | 1       | 1    | 0    | 1     | 0     | 1     | 0     | $K_{相加}$ 闭合 $K_0$ 接通的情况下执行相加并暂存相加结果         |
| 0       | 1       | 0    | 1    | 0     | 1     | 0     | 1     | $K_{相加}$ 闭合 $K_1$ 接通的情况下存储相加结果准备进行下一次相加 |

> 上面的译码器真值表总结下来只有最后 4 行有输出结果。

> 更多详情请参考书籍《穿越计算机的迷雾（第2版）》第 10.2~10.3 章节。

### 2、<font color="red">手动加法电路图（有译码器+循环移位寄存器）</font>

- 电路图

![img](a5a5aef2ef883e89-1700556471906-3.jpg)

> <mark>增加了循环移位寄存器之后不仅减少了开关的数量（循环移位寄存器每次循环输出的状态都对应着之前多个手动开关的不同状态），使得相加操作更加便利（闭合 $K_{装载}$ 按两下 K 执行加载，闭合 $K_{相加}$ 按两下 K 执行相加），同时也通过新增一个非门和多个与门电路巧妙地实现了两个开关先后按下的效果，从而规避了之前只有逻辑电路时存在的问题（需要仔细分析）。</mark>

- <font color="red">手动加法电路运行逻辑关键点分析（巧妙运用非门和与门，以及循环移位寄存器）</font>

1. 装载或相加的初识状态（闭合开关 $K_{装载}$ 或 $K_{相加}$ 且循环移位寄存器第一个比特位 $t_0$ 的值为 1）下，数字会来到寄存器（RA 或 TR）跟前等待被锁存；
2. 按下开关 K 时数字就会被寄存器锁存（首个加数被锁存至 RA，相加的中间和被锁存至 TR），关键在于开关 K 断开时电路的状态变化如何：
   - 如果是装载操作，根据设想（真值表）输出全部为 0，且第二次按下开关 K 时输出依然全部为 0，第二次断开时，循环移位寄存器循环一次，从而让电路恢复到装载时的初始状态（可以重新执行装载）；
   - 如果是相加操作（断开开关 $K_{装载}$ 闭合开关 $K_{相加}$），第一次按下开关 K 在断开时传输门 GB 放开，中间和会来到寄存器 RA 跟前等待被锁存（算是按下第二次开关的初识状态——准备好将 TR 中的中间和复制到 RA 中）。
   - 这时，相加结果已被暂存，在第二次按下开关 K 时就会锁存，断开开关 K 时循环移位寄存器恢复到相加的初始状态，至此一次相加操作结束，同时也为下一次相加做好了准备。

> 更多详情请参考书籍《穿越计算机的迷雾（第2版）》第 10.4 章节。

## 存储器相关

### 1、比特单元（能读写一位二进制数）符号图（基于上升沿 D 型触发器）

![比特单元逻辑电路](88cd1bdfddcc2693.jpg)

> 写入数据的时候写入线一个上升沿就可以了，而读出线需要保持开关闭合。

> 更多详情请参考书籍《穿越计算机的迷雾（第2版）》第 11.1 章节。

### 2、寄存器电路（能同时读写多位二进制数）

- 电路图

![寄存器逻辑电路](c6a2b117da88ef0d.jpg)

- 符号图

![img](6087a0713c3f3877.jpg)

> 更多详情请参考书籍《穿越计算机的迷雾（第2版）》第 11.1 章节。

### 3、随机访问存储器（RAM）电路（含地址译码器）

- 电路图

![存储器](415c1c70b14815e1.jpg)

- 符号图

![img](e18763234fc65be4.jpg)

> 更多详情请参考书籍《穿越计算机的迷雾（第2版）》第 11.1 章节。

## 自动加法电路（逻辑电路与循环移位寄存器的妙用二）

### 1、自动取数电路（从存储器中）

- 电路图一（完全手动取数）

![img](69357aca1adb6db3.jpg)

- 电路图二（用上循环移位寄存器）

![img](923ce182694bbc7a.jpg)

> <mark>在[手动加法电路](#手动加法电路)中，已经使用过译码器和循环移动寄存器的组合来简化加法电路，这里的取数电路也是参考了这种思想进行取数电路的简化，除此之外同样也加入了一个非门电路和多个与门电路实现了某一步操作两个开关先后按下的效果。</mark>

- 自动取数电路译码器真值表（仅列出有意义的行）

| $t_0$ | $t_1$ | $t_2$ | $I_AC'$ | $I_{AR}$ | $I_{RD}$ | $I_{DR}$ | 步骤描述                                                  |
| ---- | ---- | ---- | ------ | ----- | ----- | ----- | --------------------------------------------------------- |
| 1    | 0    | 0    | 0      | 1     | 0     | 0     | $t_0$ 接通的情况下计数器地址进入 AR 寄存器                 |
| 0    | 1    | 0    | 0      | 0     | 1     | 1     | $t_1$ 接通的情况下从存储器中读取数值并暂存（设想，有缺陷） |
| 0    | 0    | 1    | 1      | 0     | 0     | 0     | $t_2$ 接通的情况下计数器地址加 1                           |

> 原书中并没有对此电路进行真值表分析，这里列出来算是对逻辑电路知识的拓展运用。<mark>真值表只是对取数译码器本身每一步的运行状态进行分析，并不包含额外加入的非门电路和多个与门电路的运行逻辑分析。</mark>

- <a id="自动取数电路逻辑分析"><font color="red">自动取数电路运行逻辑关键点分析（巧妙运用非门和与门，以及循环移位寄存器）</font></a>

1. 和上面的[手动加法电路](#手动加法电路)操作不同（但思想是一样的！），自动取数电路只有一种操作类型，那就是从存储器取数出来，只是这个操作变成了三步，所以这里的循环移位寄存器有三个比特位，初始状态也就是循环移位寄存器的第一个比特位 $t_0$ 的值，以及 $I_AR'$ 端的输出为 1，计数器 AC 的地址（首次取数是默认值）会来到寄存器 AR 的跟前等待被锁存；
2. 接下来第一次按下开关 K 时就会对计数器 AC 输出的地址执行锁存，然后在开关 K 弹起时循环移位寄存器的第二个比特位 $t_1$ 变为 1，此时就可以执行被译码器转义输出的数值了，所以此时 $I_{RD}$ 端和 $I_{DR}$ 端的输入都为 1，$I_{DR}$ 端的输出就是为了下一步（锁存取出的数值）做准备。
3. 接着第二次按下开关 K 对取出的数值执行锁存进入寄存器 DR 中，然后断开开关时不要忘了，第一步操作时是直接从计数器 AC 中读出地址，设想是在最后将计数器地址加 1，此时循环移位寄存器的最后一个比特位 $t_2$ 变为 1，且 $I_AC'$ 端的输出应该为 1，为下一步计数器地址加 1 做好准备。
4. 最后一次按下开关 K 则执行计数器地址加 1 的操作（和寄存器锁存操作一样只需要一个脉冲即可），这最后一次断开开关时循环移位寄存器和所有输出端都会恢复初识状态，也为下一次取数操作做好了准备。 

> <mark>通过对手动加法电路和自动取数电路的关键点分析，可以发现一个规律：为了实现同一个操作中先后按下开关的效果（先稳定输出后执行锁存），一般都是在上一步开关断开的时候让数值稳定输出，下一步按下开关时执行锁存，多个步骤之间的衔接都是如此！然后最后一步断开开关可能只是将循环移位寄存器恢复初始化状态，为下一次操作（装载、相加或取数）做好准备！</mark>

> 更多详情请参考书籍《穿越计算机的迷雾（第2版）》第 11.3 章节。

### 2、<a id="半自动加法电路">半自动加法电路（手动加法电路+自动取数电路）</a>

- 半自动加法电路图（一）

![img](29a5e79d0dbee1c8.jpg)

半自动加法电路看起来就是之前的手动加法电路与自动取数电路合并后的结果，从取数到相加，操作步骤的加和就是新的循环移位寄存器的比特位数，至于新电路的运行逻辑可以自行分析。下面列出了新的译码器真值表（仅列出有意义的行），以作参考：

| $K_{装载}$ | $K_{相加}$ | $t_0$ | $t_1$ | $t_2$ | $t_3$ | $t_4$ | $I_{AC}$ | $I_{AR}$ | $I_{RD}$ | $I_{DR}$ | $I_{GA}$ | $I_{RA}$ | $I_{TR}$ | $I_{GB}$ | 步骤描述         |
| ------- | ------- | ---- | ---- | ---- | ---- | ---- | ----- | ----- | ----- | ----- | ----- | ----- | ----- | ----- | ---------------- |
| 0       | 0       | 1    | 0    | 0    | 0    | 0    | 0     | 1     | 0     | 0     | 0     | 0     | 0     | 0     | 三步取数         |
| 0       | 0       | 0    | 1    | 0    | 0    | 0    | 0     | 0     | 1     | 1     | 0     | 0     | 0     | 0     |                  |
| 0       | 0       | 0    | 0    | 1    | 0    | 0    | 1     | 0     | 0     | 0     | 0     | 0     | 0     | 0     |                  |
| 1       | 0       | 0    | 0    | 0    | 1    | 0    | 0     | 0     | 0     | 0     | 1     | 1     | 0     | 0     | 两步装载         |
| 1       | 0       | 0    | 0    | 0    | 0    | 1    | 0     | 0     | 0     | 0     | 0     | 0     | 0     | 0     |                  |
| 0       | 0       | 1    | 0    | 0    | 0    | 0    | 0     | 1     | 0     | 0     | 0     | 0     | 0     | 0     | 三步取数（同上） |
| 0       | 0       | 0    | 1    | 0    | 0    | 0    | 0     | 0     | 1     | 1     | 0     | 0     | 0     | 0     |                  |
| 0       | 0       | 0    | 0    | 1    | 0    | 0    | 1     | 0     | 0     | 0     | 0     | 0     | 0     | 0     |                  |
| 0       | 1       | 0    | 0    | 0    | 1    | 0    | 0     | 0     | 0     | 0     | 1     | 0     | 1     | 0     | 两步相加         |
| 0       | 1       | 0    | 0    | 0    | 0    | 1    | 0     | 0     | 0     | 0     | 0     | 1     | 0     | 1     |                  |

> 合并后的电路在取数阶段 $t_0$ ~ $t_3$ 是不用关心是装载还是相加操作的，默认都是断开的（两端输入为 0）。很明显可以看到此电路真值表可以说是手动相加电路和自动取数电路两个电路真值表的合并，输入输出端增多了，但是操作还是一步一步来的，无关当前步骤的其它输入输入端都为 0 即可。

> <mark><font color="red">真值表只是电路某一个状态的描述，不同状态之间的**流转协作**是通过开关 K 的接通与断开来驱动的！</font>电路的运行过程分析可以参考</mark>[自动取数电路逻辑分析](#自动取数电路逻辑分析)的思路进行（自行分析）。

> 更多详情请参考书籍《穿越计算机的迷雾（第2版）》第 11.4 章节。

- 半自动加法电路（二）

![img](4957bbe4134d1d71.jpg)

这一张电路图跟在[半自动加法电路](#半自动加法电路)相比显著的变化就在于操作指令（装载或相加）的控制也被自动化了：是由取数电路的输出再通过一个指令寄存器 IR 和指令译码器 EC 的输出形成反馈，以决定下一步操作（是装载还是相加）。<mark>在译码器方面，输入端多了前四个 $t_0$ ~ $t_3$，包括取指和指令译码阶段。其余的 $t_4$ ~ $t_8$ 就和半自动相加电路是一致的，当然输出端还多出了一个 $I_{IR}$ 用于控制指令寄存器的锁存操作。<font color="red">只要能透彻理解（口述）上一步的半自动加法电路运行原理，针对此电路的运行过程分析也完全能够驾轻就熟。</font></mark>

至此，借助一个 9 位循环移位寄存器和巧妙的电路设计就实现了通过控制一个开关的通断就能让多位加数自动相加的电路，但是仍称不上是全自动加法电路。

> <font color="red">一个完整的指令包括操作码+操作数，操作数可能有多个，也可能没有。</font>

> 大家猜猜是谁如此聪明，能想起来把指令看作和数据一样作为比特串存起来使用（现代计算机的特征）。<mark>需要注意的是，当前实现的加法机中指令与数据在存储器中的位置都是精心布置的，绝对不能错乱！而且存储器中存储的指令内容还隐含着操作数就在下一行（如果有的话，也即立即数），而非明确指定操作数地址。</mark>

> 更多详情请参考书籍《穿越计算机的迷雾（第2版）》第 11.4 章节。

### 3、全自动加法电路（手动加法电路+自动取数电路+振荡器）

![img](169d846c1d3713ad.jpg)

<mark>全自动加法电路除了用一个振荡器替代了最后的一个开关，最终完全实现加法电路自动化外，译码器的输入输出端还都多出了一个线路（新增停机指令），用于控制程序运行终止（没有程序会无休止地运行而没有结果！），电路同样巧妙（请自行欣赏）！</mark>

> 从振荡器到循环移位寄存器，还有译码器（特别是指令控制部分），这三部分合起来可以说是现代计算机中**控制器**的雏形！

> 更多详情请参考书籍《穿越计算机的迷雾（第2版）》第 11.5 章节。
