Fitter Route Stage Report for cxltyp2_ed
Mon Nov  3 17:08:44 2025
Quartus Prime Version 24.3.0 Build 212 11/18/2024 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Nets with Highest Wire Count
  3. Delay Chain Summary
  4. Routing Usage Summary
  5. Route Messages
  6. Estimated Delay Added for Hold Timing Summary
  7. Estimated Delay Added for Hold Timing Details
  8. Global Router Wire Utilization Map
  9. Peak Wire Demand Summary
 10. Peak Wire Demand Details
 11. Peak Total Grid Crossings
 12. Global Router Congestion Hotspot Summary



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the Intel FPGA Software License Subscription Agreements 
on the Quartus Prime software download page.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Nets with Highest Wire Count                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+--------+
; Net                                                                                                                                                                                                                                                                   ; Number of Wires Used ; Fanout ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+--------+
; ed_top_wrapper_typ2_inst|chmu_query_en_internal                                                                                                                                                                                                                       ; 3392                 ; 5143   ;
; ed_top_wrapper_typ2_inst|afu_top_inst|u_chmu_wrapper|u_chmu_tracker|u_counter_set|i57757~0                                                                                                                                                                            ; 2691                 ; 4097   ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~xsyn                                                                                                                                                                                                                        ; 2240                 ; 1159   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|perst_and_pwrgd_Uclk_f1~xsyn                                     ; 1519                 ; 1158   ;
; ed_top_wrapper_typ2_inst|afu_top_inst|u_chmu_wrapper|u_chmu_tracker|u_counter_set|addr[7]                                                                                                                                                                             ; 1457                 ; 930    ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|data_dout_s0[0]~1 ; 1376                 ; 1041   ;
; ed_top_wrapper_typ2_inst|afu_top_inst|u_chmu_wrapper|u_chmu_tracker|u_counter_set|i13467~0                                                                                                                                                                            ; 1345                 ; 1025   ;
; ed_top_wrapper_typ2_inst|afu_top_inst|u_chmu_wrapper|u_chmu_tracker|u_counter_set|i13467~3                                                                                                                                                                            ; 1324                 ; 1025   ;
; ed_top_wrapper_typ2_inst|afu_top_inst|u_chmu_wrapper|u_chmu_tracker|u_counter_set|addr[1]                                                                                                                                                                             ; 1307                 ; 864    ;
; ed_top_wrapper_typ2_inst|afu_top_inst|u_chmu_wrapper|u_chmu_tracker|u_counter_set|addr[6]                                                                                                                                                                             ; 1282                 ; 803    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                               ;
+------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; Name             ; Pin Type ; Input Delay Chain 0 ; Output Delay Chain ; OE Delay Chain ; IO_12_LANE Input Data Delay Chain ; IO_12_LANE Input Strobe Delay Chain ;
+------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; cxl_tx_n[0]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[1]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[2]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[3]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[4]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[5]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[6]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[7]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[8]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[9]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[10]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[11]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[12]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[13]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[14]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[15]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[0]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[1]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[2]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[3]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[4]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[5]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[6]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[7]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[8]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[9]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[10]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[11]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[12]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[13]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[14]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[15]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; mem_ck[0][0]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_ck_n[0][0]   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][0]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][1]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][2]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][3]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][4]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][5]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][6]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][7]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][8]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][9]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][10]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][11]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][12]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][13]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][14]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][15]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][16]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_act_n[0]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_ba[0][0]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_ba[0][1]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_bg[0][0]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_bg[0][1]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_cke[0][0]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_cs_n[0][0]   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_odt[0][0]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_reset_n[0]   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_par[0]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_dqs[0][0]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[0][1]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[0][2]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[0][3]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[0][4]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[0][5]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[0][6]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[0][7]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[0][8]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[0][0]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[0][1]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[0][2]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[0][3]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[0][4]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[0][5]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[0][6]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[0][7]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[0][8]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dbi_n[0][0]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dbi_n[0][1]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dbi_n[0][2]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dbi_n[0][3]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dbi_n[0][4]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dbi_n[0][5]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dbi_n[0][6]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dbi_n[0][7]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dbi_n[0][8]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][0]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][1]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][2]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][3]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][4]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][5]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][6]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][7]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][8]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][9]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][10]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][11]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][12]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][13]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][14]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][15]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][16]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][17]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][18]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][19]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][20]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][21]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][22]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][23]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][24]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][25]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][26]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][27]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][28]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][29]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][30]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][31]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][32]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][33]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][34]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][35]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][36]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][37]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][38]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][39]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][40]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][41]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][42]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][43]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][44]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][45]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][46]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][47]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][48]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][49]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][50]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][51]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][52]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][53]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][54]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][55]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][56]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][57]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][58]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][59]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][60]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][61]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][62]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][63]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][64]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][65]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][66]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][67]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][68]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][69]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][70]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][71]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_oct_rzqin[0] ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; mem_alert_n[0]   ; Input    ; 0                   ; --                 ; --             ; 125                               ; --                                  ;
; resetn           ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; refclk0          ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; refclk1          ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[0]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[10]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[11]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[12]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[13]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[14]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[15]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[1]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[2]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[3]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[4]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[5]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[6]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[7]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[8]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[9]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[0]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[10]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[11]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[12]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[13]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[14]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[15]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[1]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[2]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[3]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[4]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[5]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[6]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[7]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[8]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[9]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; refclk4          ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; mem_refclk[0]    ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; mem_refclk[0](n) ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; refclk0(n)       ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; refclk1(n)       ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
+------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+


+---------------------------------------------------------------+
; Routing Usage Summary                                         ;
+-----------------------------+---------------------------------+
; Routing Resource Type       ; Usage                           ;
+-----------------------------+---------------------------------+
; Block Input Mux Wrapbacks   ; 681 / 964,320 ( < 1 % )         ;
; Block Input Muxes           ; 1,048,364 / 10,561,600 ( 10 % ) ;
; Block interconnects         ; 765,459 / 12,385,280 ( 6 % )    ;
; C1 interconnects            ; 422,103 / 5,173,760 ( 8 % )     ;
; C4 interconnects            ; 217,786 / 4,933,120 ( 4 % )     ;
; C8 interconnects            ; 15,157 / 493,312 ( 3 % )        ;
; DCM_muxes                   ; 54 / 1,152 ( 5 % )              ;
; DELAY_CHAINs                ; 31 / 32,048 ( < 1 % )           ;
; Direct links                ; 111,792 / 12,385,280 ( < 1 % )  ;
; HIO Buffers                 ; 1,931 / 73,472 ( 3 % )          ;
; Programmable Invert Buffers ; 31 / 560 ( 6 % )                ;
; Programmable Invert Inputs  ; 26,323 / 932,160 ( 3 % )        ;
; Programmable Inverts        ; 26,323 / 932,160 ( 3 % )        ;
; R0 interconnects            ; 506,394 / 8,632,960 ( 6 % )     ;
; R1 interconnects            ; 312,771 / 4,933,120 ( 6 % )     ;
; R12 interconnects           ; 24,158 / 739,968 ( 3 % )        ;
; R2 interconnects            ; 137,834 / 2,473,120 ( 6 % )     ;
; R4 interconnects            ; 116,419 / 2,486,240 ( 5 % )     ;
; R6 interconnects            ; 171,309 / 2,492,800 ( 7 % )     ;
; Redundancy Muxes            ; 3,481 / 145,648 ( 2 % )         ;
; Row Clock Tap-Offs          ; 22,524 / 739,968 ( 3 % )        ;
; Switchbox_clock_muxes       ; 282 / 23,040 ( 1 % )            ;
; VIO Buffers                 ; 589 / 22,400 ( 3 % )            ;
; Vertical_seam_tap_muxes     ; 249 / 12,288 ( 2 % )            ;
+-----------------------------+---------------------------------+


+----------------+
; Route Messages ;
+----------------+
Warning (125092): Tcl Script file ./constraints/cxltyp2_quartus_constraints_ed_en.tcl not found.
Warning (125092): Tcl Script file ./constraints/qsf_device_pinout.tcl not found.
Info (20032): Parallel compilation is enabled and will use up to 16 processors
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 24.3.0 Build 212 11/18/2024 SC Pro Edition
    Info: Processing started: Mon Nov  3 15:56:40 2025
    Info: System process ID: 20472
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off cxltyp2_ed -c cxltyp2_ed
Info: qfit2_default_script.tcl version: #1
Info: Project  = cxltyp2_ed
Info: Revision = cxltyp2_ed
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170193): Fitter routing operations beginning
Info (20215): Router estimated peak short interconnect demand : 88% of down directional wire in region X312_Y224 to X323_Y231
    Info (20265): Estimated peak short right directional wire demand : 65% in region X48_Y328 to X59_Y334
    Info (20265): Estimated peak short left directional wire demand : 71% in region X240_Y304 to X251_Y311
    Info (20265): Estimated peak short up directional wire demand : 81% in region X360_Y232 to X371_Y239
    Info (20265): Estimated peak short down directional wire demand : 88% in region X312_Y224 to X323_Y231
Info (20215): Router estimated peak long high speed interconnect demand : 306% of up directional wire in region X24_Y320 to X35_Y327
    Info (20265): Estimated peak long high speed right directional wire demand : 122% in region X192_Y320 to X203_Y327
    Info (20265): Estimated peak long high speed left directional wire demand : 111% in region X24_Y328 to X35_Y334
    Info (20265): Estimated peak long high speed up directional wire demand : 306% in region X24_Y320 to X35_Y327
    Info (20265): Estimated peak long high speed down directional wire demand : 112% in region X240_Y224 to X251_Y231
    Info (20315): Note that the router may use short wires to implement long connections at higher delay
Info (170239): Router is attempting to preserve 0.00 percent of routes from an earlier compilation, a user specified Routing Constraints File, or internal routing requirements.
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '100'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (11888): Total time spent on timing analysis during Routing is 70.20 seconds.
Info (24616): Empty 'F-tile' indicated by pin 'MB71' has been preserved  due to PRESERVE_UNUSED_XCVR_CHANNEL instance assignment
Warning (18291): Timing characteristics of device AGIB027R29A1E2VR3 are preliminary
Info (22793): The Timing Analyzer is analyzing 3 combinational loops as latches. To see the list of latches that were not entered as explicit comb loops in design files, view the "User-Specified and Inferred Latches" table in the Synthesis report.
Info: clock = _col1236
Info: number of internal_clk created = 1
Info: Following instance found in the design -  auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mgmt_rst_synch_0|*
Info (16607): Fitter routing operations ending: elapsed time is 00:13:36


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                                                    ; Destination Clock(s)                                                                                                                               ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip.coreclkout_hip                                               ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cxl_memexp_sip_clkgen|rnr_ial_sip_clkgen_pll_cam_clk ; 45.5              ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cxl_memexp_sip_clkgen|rnr_ial_sip_clkgen_pll_cam_clk ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip.coreclkout_hip                                               ; 45.5              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif_core_usr_clk                                  ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif_core_usr_clk                                  ; 33.2              ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cxl_memexp_sip_clkgen|rnr_ial_sip_clkgen_pll_cam_clk ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cxl_memexp_sip_clkgen|rnr_ial_sip_clkgen_pll_cam_clk ; 12.7              ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cxl_memexp_sip_clkgen|rnr_ial_sip_clkgen_pll_sbr_clk ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cxl_memexp_sip_clkgen|rnr_ial_sip_clkgen_pll_sbr_clk ; 12.1              ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip.coreclkout_hip                                               ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip.coreclkout_hip                                               ; 5.2               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cxl_memexp_sip_clkgen|rnr_ial_sip_clkgen_pll_sbr_clk ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip.coreclkout_hip                                               ; 3.3               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip.coreclkout_hip                                               ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cxl_memexp_sip_clkgen|rnr_ial_sip_clkgen_pll_sbr_clk ; 3.3               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif_core_usr_clk                                  ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip.coreclkout_hip                                               ; 3.0               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                             ; Destination Register                                                                                                                                                                                                                                                                                                                                                ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[31]                                                                                                                                                                                             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[0].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[31]                                                                                                                                                            ; 0.280             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[29]                                                                                                                                                                                             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[0].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[29]                                                                                                                                                            ; 0.274             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[30]                                                                                                                                                                                             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[0].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[30]                                                                                                                                                            ; 0.273             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[27]                                                                                                                                                                                             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[0].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[27]                                                                                                                                                            ; 0.271             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[26]                                                                                                                                                                                             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[0].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[26]                                                                                                                                                            ; 0.269             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[422]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[5].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[62]                                                                                                                                                            ; 0.261             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[59]                                                                                                                                                                                             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[0].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[59]                                                                                                                                                            ; 0.260             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[420]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[5].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[60]                                                                                                                                                            ; 0.252             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[56]                                                                                                                                                                                             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[0].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[56]                                                                                                                                                            ; 0.251             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[62]                                                                                                                                                                                             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[0].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[62]                                                                                                                                                            ; 0.242             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[60]                                                                                                                                                                                             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[0].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[60]                                                                                                                                                            ; 0.240             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[61]                                                                                                                                                                                             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[0].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[61]                                                                                                                                                            ; 0.239             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[41]                                                                                                                                                                                             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[0].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[41]                                                                                                                                                            ; 0.235             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[475]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[43]                                                                                                                                                            ; 0.233             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[462]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[30]                                                                                                                                                            ; 0.232             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[5]                                                                                                                                                                                              ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[0].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[5]                                                                                                                                                             ; 0.232             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[45]                                                                                                                                                                                             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[0].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[45]                                                                                                                                                            ; 0.227             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[43]                                                                                                                                                                                             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[0].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[43]                                                                                                                                                            ; 0.227             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[434]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[2]                                                                                                                                                             ; 0.225             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[25]                                                                                                                                                                                             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[0].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[25]                                                                                                                                                            ; 0.224             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[382]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[5].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[22]                                                                                                                                                            ; 0.223             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[47]                                                                                                                                                                                             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[0].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[47]                                                                                                                                                            ; 0.223             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[362]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[5].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[2]                                                                                                                                                             ; 0.222             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[130]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[1].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[58]                                                                                                                                                            ; 0.222             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[117]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[1].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[45]                                                                                                                                                            ; 0.219             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[488]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[56]                                                                                                                                                            ; 0.218             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[132]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[1].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[60]                                                                                                                                                            ; 0.216             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[44]                                                                                                                                                                                             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[0].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[44]                                                                                                                                                            ; 0.216             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[461]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[29]                                                                                                                                                            ; 0.215             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[397]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[5].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[37]                                                                                                                                                            ; 0.215             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[116]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[1].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[44]                                                                                                                                                            ; 0.215             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[555]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[7].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[51]                                                                                                                                                            ; 0.214             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[459]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[27]                                                                                                                                                            ; 0.214             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[483]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[51]                                                                                                                                                            ; 0.214             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[367]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[5].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[7]                                                                                                                                                             ; 0.214             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[457]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[25]                                                                                                                                                            ; 0.210             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[487]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[55]                                                                                                                                                            ; 0.209             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[58]                                                                                                                                                                                             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[0].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[58]                                                                                                                                                            ; 0.209             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[57]                                                                                                                                                                                             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[0].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[57]                                                                                                                                                            ; 0.208             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[480]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[48]                                                                                                                                                            ; 0.207             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[458]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[26]                                                                                                                                                            ; 0.207             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[103]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[1].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[31]                                                                                                                                                            ; 0.206             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[490]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[58]                                                                                                                                                            ; 0.205             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[52]                                                                                                                                                                                             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[0].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[52]                                                                                                                                                            ; 0.203             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[451]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[19]                                                                                                                                                            ; 0.202             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[395]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[5].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[35]                                                                                                                                                            ; 0.202             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[102]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[1].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[30]                                                                                                                                                            ; 0.201             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[479]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[47]                                                                                                                                                            ; 0.198             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[492]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[60]                                                                                                                                                            ; 0.198             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[405]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[5].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[45]                                                                                                                                                            ; 0.198             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[477]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[45]                                                                                                                                                            ; 0.197             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[453]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[21]                                                                                                                                                            ; 0.197             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[39]                                                                                                                                                                                             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[0].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[39]                                                                                                                                                            ; 0.192             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[2]                                                                                                                                                                                              ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[0].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[2]                                                                                                                                                             ; 0.191             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[413]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[5].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[53]                                                                                                                                                            ; 0.189             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[472]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[40]                                                                                                                                                            ; 0.188             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[473]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[41]                                                                                                                                                            ; 0.188             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[119]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[1].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[47]                                                                                                                                                            ; 0.188             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[399]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[5].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[39]                                                                                                                                                            ; 0.184             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[494]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[62]                                                                                                                                                            ; 0.183             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[94]                                                                                                                                                                                             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[1].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[22]                                                                                                                                                            ; 0.183             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[48]                                                                                                                                                                                             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[0].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[48]                                                                                                                                                            ; 0.182             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[74]                                                                                                                                                                                             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[1].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[2]                                                                                                                                                             ; 0.181             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[6]                                                                                                                                                                                              ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[0].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[6]                                                                                                                                                             ; 0.181             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[92]                                                                                                                                                                                             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[1].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[20]                                                                                                                                                            ; 0.180             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[469]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[37]                                                                                                                                                            ; 0.179             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[415]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[5].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[55]                                                                                                                                                            ; 0.176             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[107]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[1].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[35]                                                                                                                                                            ; 0.176             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[54]                                                                                                                                                                                             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[0].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[54]                                                                                                                                                            ; 0.174             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[380]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[5].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[20]                                                                                                                                                            ; 0.171             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[471]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[39]                                                                                                                                                            ; 0.168             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[485]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[53]                                                                                                                                                            ; 0.167             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[437]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[5]                                                                                                                                                             ; 0.167             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[540]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[7].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[36]                                                                                                                                                            ; 0.166             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[467]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[35]                                                                                                                                                            ; 0.166             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[411]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[5].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[51]                                                                                                                                                            ; 0.165             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[22]                                                                                                                                                                                             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[0].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[22]                                                                                                                                                            ; 0.161             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|cmb_rx_hdr_q[23]                                                                                                                                    ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|cmb_rx_hdr_q[23]                                                                                                                                            ; 0.156             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[365]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[5].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[5]                                                                                                                                                             ; 0.156             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[101]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[1].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[29]                                                                                                                                                            ; 0.155             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[403]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[5].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[43]                                                                                                                                                            ; 0.154             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[98]                                                                                                                                                                                             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[1].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[26]                                                                                                                                                            ; 0.154             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[113]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[1].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[41]                                                                                                                                                            ; 0.154             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[450]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[18]                                                                                                                                                            ; 0.153             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[343]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[4].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[55]                                                                                                                                                            ; 0.153             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[547]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[7].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[43]                                                                                                                                                            ; 0.152             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[111]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[1].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[39]                                                                                                                                                            ; 0.152             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|hmc.amm.amm.data_if_inst|amm_readdata_0[486]                                                                                                                                                                                            ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[6].altecc_dec_latency1_inst|altecc_0|output_pipeline0c[54]                                                                                                                                                            ; 0.151             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[9]                                                   ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe2|dffe3a[9]                                                   ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|hip_err_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[2]                                                                                                                           ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|hip_err_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe7|dffe8a[2]                                                                                                                           ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s0_hdr_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[1]                                          ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s0_hdr_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe2|dffe3a[1]                                          ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s2_hdr_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[2]                                          ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s2_hdr_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe2|dffe3a[2]                                          ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s0_data_fifo|dcfifo_component|auto_generated|rdptr_g[8]         ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s0_data_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe4|dffe5a[8] ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s0_data_fifo|dcfifo_component|auto_generated|rdptr_g[8]         ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s0_data_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe4|dffe5a[8] ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[8]                                                   ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe2|dffe3a[8]                                                   ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s2_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[9] ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s2_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[9] ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s2_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[8] ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s2_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[8] ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|pld_prim_clkx|dcfifo_component|auto_generated|delayed_wrptr_g[3]                                                                                    ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|pld_prim_clkx|dcfifo_component|auto_generated|rs_dgwp|dffpipe3|dffe4a[3]                                                                                    ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s3_hdr_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[1]                                          ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s3_hdr_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe2|dffe3a[1]                                          ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|ip2pm_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[3]                                                                                                                             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|ip2pm_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe5|dffe6a[3]                                                                                                                             ; 0.150             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


--------------------------------------
; Global Router Wire Utilization Map ;
--------------------------------------
This report is unavailable in plain text report export.


+-------------------------------------------------------------------------------+
; Peak Wire Demand Summary                                                      ;
+-----------------+-----------+-----------------------------------+-------------+
; Wire            ; Direction ; Grid [(Xmin, Ymin), (Xmax, Ymax)] ; Peak Demand ;
+-----------------+-----------+-----------------------------------+-------------+
; short           ; right     ; [(48, 328), (59, 334)]            ; 65.556 %    ;
; short           ; left      ; [(240, 304), (251, 311)]          ; 71.250 %    ;
; short           ; up        ; [(360, 232), (371, 239)]          ; 81.250 %    ;
; short           ; down      ; [(312, 224), (323, 231)]          ; 88.750 %    ;
; long high speed ; right     ; [(192, 320), (203, 327)]          ; 122.483 %   ;
; long high speed ; left      ; [(24, 328), (35, 334)]            ; 111.111 %   ;
; long high speed ; up        ; [(24, 320), (35, 327)]            ; 306.250 %   ;
; long high speed ; down      ; [(240, 224), (251, 231)]          ; 112.500 %   ;
+-----------------+-----------+-----------------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Peak Wire Demand Details                                                                                                                                                                                                                                                                                                                                ;
+-----------------+-----------+-----------------------------------+-------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Wire            ; Direction ; Grid [(Xmin, Ymin), (Xmax, Ymax)] ; Peak Demand ; Net Names                                                                                                                                                                                                                                                               ;
+-----------------+-----------+-----------------------------------+-------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; short           ; right     ; [(48, 328), (59, 334)]            ; 65.556 %    ;    High Routing Fan-Out                                                                                                                                                                                                                                                 ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|o_dout                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|o_dout                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|o_dout                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|o_dout                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|o_dout                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|o_dout                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|o_dout                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|o_dout                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|o_dout                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|o_dout                                                                  ;
; short           ; right     ; [(48, 328), (59, 334)]            ; 65.556 %    ;    Long Distance                                                                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|o_dout                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|o_dout                                                                 ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|o_dout                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|o_dout                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|o_dout                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|o_dout                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|o_dout                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|o_dout                                                                 ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|o_dout                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|o_dout                                                                 ;
; short           ; left      ; [(240, 304), (251, 311)]          ; 71.250 %    ;    High Routing Fan-Out                                                                                                                                                                                                                                                 ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|ddfc_atomic_engine|swap_data[0]~976_ERTM                                                 ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|ddfc_atomic_engine|swap_data[0]~976_ERTM0                                                ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|ddfc_ctrl_if_S3.preDevMuxHSel_dev~0                                                          ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|ddfc_ctrl_if_S6.Clken.preFabMuxD_out_Stg_EN~2                                                ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|ddfc_atomic_engine|i8925~0                                                               ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|ddfc_atomic_engine|swap_data[0]~972_ERTM                                                 ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|ddfc_move_req_S3.Sequence.ReqTrans1[1]~RTM                                                   ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|ddfc_ctrl_if_S3.Clken.devcache_rd_data_Stg1_EN~0                                             ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|ddfc_atomic_engine|comparator_val_byte_enable_Q[24]                                      ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|ddfc_atomic_engine|swap_data[0]~591                                                      ;
; short           ; left      ; [(240, 304), (251, 311)]          ; 71.250 %    ;    Long Distance                                                                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|preDevMuxH_out_Stg.Data.Data0[107]                                                       ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|preDevMuxH_out_Stg.Data.Data0[145]                                                       ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|preDevMuxH_out_Stg.Data.Data0[59]                                                        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|preDevMuxH_out_Stg.Data.Data0[81]                                                        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|preDevMuxH_out_Stg.Data.Data0[108]                                                       ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|preDevMuxH_out_Stg.Data.Data0[101]                                                       ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|preDevMuxH_out_Stg.Data.Data0[218]                                                       ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|preDevMuxH_out_Stg.Data.Data0[17]                                                        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|preDevMuxH_out_Stg.Data.Data0[208]                                                       ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|preDevMuxH_out_Stg.Data.Data0[41]                                                        ;
; short           ; up        ; [(360, 232), (371, 239)]          ; 81.250 %    ;    High Routing Fan-Out                                                                                                                                                                                                                                                 ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|u_odata_fifo|i39~0                                                  ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|u_odata_fifo|i39~1                                                  ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|u_odata_fifo|i39~2                                                  ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|u_odata_fifo|i39~3                                                  ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|u_odata_fifo|data_fifo~1057                                         ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|odata_fifo_wr_en~_Duplicate_2                                       ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|u_odata_fifo|wr_ptr[0]~_Duplicate_2                                 ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|u_odata_fifo|wr_ptr[1]~_Duplicate_4                                 ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|u_odata_fifo|wr_ptr[2]~_Duplicate_5                                 ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|u_odata_fifo|wr_ptr[3]~_Duplicate_8                                 ;
; short           ; up        ; [(360, 232), (371, 239)]          ; 81.250 %    ;    Long Distance                                                                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[22].tx_aib_deskew_datapipe|o_aib_data_deskewed[10]~ERTM0 ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[22].tx_aib_deskew_datapipe|o_aib_data_deskewed[24]~ERTM0 ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[20].tx_aib_deskew_datapipe|data_pipe[1][43]              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|chk_data_p4.data[0][96]~ERTM                                        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|chk_data_p4.data[0][97]~ERTM                                        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|chk_data_p4.data[0][102]~ERTM                                       ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[20].tx_aib_deskew_datapipe|data_pipe[1][44]              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[20].tx_aib_deskew_datapipe|data_pipe[1][67]              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[22].tx_aib_deskew_datapipe|o_aib_data_deskewed[3]~ERTM0  ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|rnr_ial_sip_aibsw_if_top_inst|rnr_ial_sip_aibsw_if_ingress_inst|cxl_cache_mem_rx_frame1_q[776]                                                             ;
; short           ; down      ; [(312, 224), (323, 231)]          ; 88.750 %    ;    High Routing Fan-Out                                                                                                                                                                                                                                                 ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch1|usr_tx_st_data_parity_d[3]~ERTM                                                                 ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[11].tx_aib_deskew_datapipe|o_aib_data_deskewed[57]       ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|upi_maib_sync_rst_n_o~xsyn                                                                                            ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[11].tx_aib_deskew_datapipe|o_aib_data_deskewed[60]       ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_data_p[46]~ERTM0                                                              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_empty_p[1]~ERTM4                                                              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_empty_p[0]~ERTM4                                                              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_data_p[53]~ERTM0                                                              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_data_p[74]~ERTM0                                                              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_data_p[229]~ERTM0                                                             ;
; short           ; down      ; [(312, 224), (323, 231)]          ; 88.750 %    ;    Long Distance                                                                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|dup_rx_st_1_hdr[125]                                                                    ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[11].tx_aib_deskew_datapipe|o_aib_data_deskewed[57]       ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|dup_rx_st_0_hdr[15]                                                                     ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|dup_rx_st_0_hdr[19]                                                                     ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|dup_rx_st_0_hdr[18]                                                                     ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|dup_rx_st_1_hdr[123]                                                                    ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|dup_rx_st_3_hdr[120]                                                                    ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|dup_rx_st_3_hdr[121]                                                                    ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|dup_rx_st_3_hdr[126]                                                                    ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|dup_rx_st_0_hdr[59]                                                                     ;
; long high speed ; right     ; [(192, 320), (203, 327)]          ; 122.483 %   ;    High Routing Fan-Out                                                                                                                                                                                                                                                 ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|mc2iafu_readdatavalid_eclk                                                                                                                                      ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[41]                                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[42]                                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[43]                                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[44]                                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[45]                                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[46]                                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[47]                                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[48]                                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[49]                                                                                  ;
; long high speed ; right     ; [(192, 320), (203, 327)]          ; 122.483 %   ;    Long Distance                                                                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[419]                                                                                 ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[212]                                                                                 ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[434]                                                                                 ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[209]                                                                                 ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].inst_devmem_ooo_resps|inst_devmem_read_responses|to_ddfc_rd_rsp_data[14]~ERTM1                                                              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].inst_devmem_ooo_resps|inst_devmem_read_responses|to_ddfc_rd_rsp_data[11]~ERTM1                                                              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].inst_devmem_ooo_resps|inst_devmem_read_responses|to_ddfc_rd_rsp_data[8]~ERTM1                                                               ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[439]                                                                                 ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].inst_devmem_ooo_resps|inst_devmem_read_responses|to_ddfc_rd_rsp_data[30]~ERTM1                                                              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].inst_devmem_ooo_resps|inst_devmem_read_responses|to_ddfc_rd_rsp_data[6]~ERTM1                                                               ;
; long high speed ; left      ; [(24, 328), (35, 334)]            ; 111.111 %   ;    High Routing Fan-Out                                                                                                                                                                                                                                                 ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_DEC_LATENCY_1.GEN_ECC_DEC_LATENCY_1_chanCount[0].GEN_ECC_DEC_LATENCY_1_alteccCount[0].altecc_dec_latency1_inst|altecc_0|syndrome[2]~11                                                                       ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[96]                                                                                                                                                 ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[168]                                                                                                                                                ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[240]                                                                                                                                                ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[312]                                                                                                                                                ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[384]                                                                                                                                                ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[456]                                                                                                                                                ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[528]                                                                                                                                                ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[25]                                                                                                                                                 ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[97]                                                                                                                                                 ;
; long high speed ; left      ; [(24, 328), (35, 334)]            ; 111.111 %   ;    Long Distance                                                                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[266]                                                                                                                                                ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[267]                                                                                                                                                ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[268]                                                                                                                                                ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[168]                                                                                                                                                ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[240]                                                                                                                                                ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[246]                                                                                                                                                ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[384]                                                                                                                                                ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[172]                                                                                                                                                ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[244]                                                                                                                                                ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[171]                                                                                                                                                ;
; long high speed ; up        ; [(24, 320), (35, 327)]            ; 306.250 %   ;    High Routing Fan-Out                                                                                                                                                                                                                                                 ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[24]                                                                                                                                                 ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[96]                                                                                                                                                 ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[168]                                                                                                                                                ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[240]                                                                                                                                                ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[312]                                                                                                                                                ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[384]                                                                                                                                                ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[456]                                                                                                                                                ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[528]                                                                                                                                                ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[25]                                                                                                                                                 ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[97]                                                                                                                                                 ;
; long high speed ; up        ; [(24, 320), (35, 327)]            ; 306.250 %   ;    Long Distance                                                                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[266]                                                                                                                                                ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[267]                                                                                                                                                ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[268]                                                                                                                                                ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[168]                                                                                                                                                ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[240]                                                                                                                                                ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[247]                                                                                                                                                ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[384]                                                                                                                                                ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[319]                                                                                                                                                ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[391]                                                                                                                                                ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|avmm_m_writedata[408]                                                                                                                                                ;
; long high speed ; down      ; [(240, 224), (251, 231)]          ; 112.500 %   ;    High Routing Fan-Out                                                                                                                                                                                                                                                 ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|chmu_query_en_internal                                                                                                                                                                                                                         ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|afu_top_inst|u_chmu_wrapper|u_chmu_tracker|u_counter_set|i53661~5xsyn                                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|afu_top_inst|u_chmu_wrapper|u_chmu_tracker|u_counter_set|i53661~0xsyn                                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|afu_top_inst|u_chmu_wrapper|u_chmu_tracker|u_counter_set|i53661~10xsyn                                                                                                                                                                         ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|afu_top_inst|u_chmu_wrapper|u_chmu_tracker|u_counter_set|addr[7]                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|afu_top_inst|u_chmu_wrapper|u_chmu_tracker|u_counter_set|addr[1]                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|afu_top_inst|u_chmu_wrapper|u_chmu_tracker|u_counter_set|addr[6]                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|afu_top_inst|u_chmu_wrapper|u_chmu_tracker|u_counter_set|addr[9]                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|afu_top_inst|u_chmu_wrapper|u_chmu_tracker|u_counter_set|addr[8]                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|afu_top_inst|u_chmu_wrapper|u_chmu_tracker|u_counter_set|addr[3]                                                                                                                                                                               ;
; long high speed ; down      ; [(240, 224), (251, 231)]          ; 112.500 %   ;    Long Distance                                                                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|avst4to1_rx_data[139]                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|avst4to1_rx_data[138]                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|avst4to1_rx_data[28]                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~_Duplicate_6                                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|avst4to1_rx_data[31]                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|avst4to1_rx_data[24]                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|avst4to1_rx_data[30]                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|avst4to1_rx_data[153]                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|avst4to1_rx_data[25]                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; ed_top_wrapper_typ2_inst|chmu_query_en_internal                                                                                                                                                                                                                         ;
+-----------------+-----------+-----------------------------------+-------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Peak Total Grid Crossings                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+
; Net Name                                                                                                                                                                                                                                  ; Total Grid Crossings ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+
; ~GND                                                                                                                                                                                                                                      ; 93                   ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~xsyn                                                                                                                                                                                            ; 58                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_rdaddress[10]~10                                                                                                                                                      ; 51                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_rdaddress[7]~7                                                                                                                                                        ; 51                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_rdaddress[6]~6                                                                                                                                                        ; 51                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_rdaddress[3]~3                                                                                                                                                        ; 51                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_rdaddress[2]~2                                                                                                                                                        ; 51                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_wraddress[7]~10                                                                                                                                                       ; 51                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_wraddress[6]~9                                                                                                                                                        ; 51                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_wraddress[2]~5                                                                                                                                                        ; 51                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_wraddress[1]~4                                                                                                                                                        ; 51                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset                                                                                                                ; 50                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_rdaddress[9]~9                                                                                                                                                        ; 50                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_rdaddress[8]~8                                                                                                                                                        ; 50                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_rdaddress[5]~5                                                                                                                                                        ; 50                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_rdaddress[4]~4                                                                                                                                                        ; 50                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_rdaddress[1]~1                                                                                                                                                        ; 50                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_rdaddress[0]~0                                                                                                                                                        ; 50                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_wraddress[10]~13                                                                                                                                                      ; 50                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_wraddress[9]~12                                                                                                                                                       ; 50                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_wraddress[8]~11                                                                                                                                                       ; 50                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_wraddress[5]~8                                                                                                                                                        ; 50                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_wraddress[4]~7                                                                                                                                                        ; 50                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_wraddress[3]~6                                                                                                                                                        ; 50                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_wraddress[0]~3                                                                                                                                                        ; 50                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~xsyn                                                                                                           ; 42                   ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~_Duplicate_7                                                                                                                                                                                    ; 41                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|counter_buf_inst|ram_2port_0|altera_syncram_component|auto_generated|altera_syncram_impl1|decode3|rtl~32                                                                  ; 41                   ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f                                                                                                                                                                                                 ; 41                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|counter_buf_inst|ram_2port_0|altera_syncram_component|auto_generated|altera_syncram_impl1|decode3|rtl~28                                                                  ; 40                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_7_1__core_periphery__data_to_core[31]                                                                      ; 40                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|counter_buf_inst|ram_2port_0|altera_syncram_component|auto_generated|altera_syncram_impl1|decode3|rtl~26                                                                  ; 39                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|counter_buf_inst|ram_2port_0|altera_syncram_component|auto_generated|altera_syncram_impl1|decode3|rtl~31                                                                  ; 38                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|counter_buf_inst|ram_2port_0|altera_syncram_component|auto_generated|altera_syncram_impl1|decode3|rtl~27                                                                  ; 38                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|counter_buf_inst|ram_2port_0|altera_syncram_component|auto_generated|altera_syncram_impl1|decode3|rtl~25                                                                  ; 38                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cxl_memexp_sip_clkgen|rnr_ial_sip_clkgen_pll|locked                                                                                         ; 38                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|counter_buf_inst|ram_2port_0|altera_syncram_component|auto_generated|altera_syncram_impl1|decode3|rtl~30                                                                  ; 37                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout                                                                                                                             ; 37                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|reduce_nor_1540                                                                                                                                                           ; 36                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|counter_buf_inst|ram_2port_0|altera_syncram_component|auto_generated|altera_syncram_impl1|address_reg_b[2]~ERTM                                                           ; 36                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|counter_buf_inst|ram_2port_0|altera_syncram_component|auto_generated|altera_syncram_impl1|decode3|rtl~33                                                                  ; 36                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|perst_and_pwrgd_Uclk_f1~xsyn         ; 36                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~xsyn                                                                                                                        ; 34                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|perst_and_pwrgd_Uclk_f1~_Duplicate_2 ; 33                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|curr_cycle_data[1]       ; 32                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|curr_cycle_data[12]      ; 32                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LU_pwr_ok_rst_b_i~xsyn               ; 32                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q2~SynDup_1                                                                                             ; 31                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|curr_cycle_data[0]       ; 31                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|curr_cycle_data[6]       ; 31                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+


--------------------------------------------
; Global Router Congestion Hotspot Summary ;
--------------------------------------------
No congestion hotspots found where global router short wire usage exceeded 100%.
If the design is hard to route, use other techniques to analyze congestion. Refer to the Estimated Delay Added for Hold Timing section in the Fitter report and routing utilization in the Chip Planner.


