# adderFourByFPGA
## 北京邮电大学2019级信通院《数字系统设计》第五周实验  
## 作用
通过小脚丫开发板，实现四位全加器。

## 实现语言
Verilog

## 工具
Quartus Prime Lite Edition 18.1  

## 特色
1.几乎每行代码都有注释！  
2.交互逻辑较为清晰，使用板子上的八颗LED灯标识运算结果。  
3.使用按键进行求和、输入确认以及复位操作。  
