Classic Timing Analyzer report for Verilog_Final
Mon Dec 14 18:17:08 2020
Quartus II Version 9.0 Build 132 02/25/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                               ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------+----------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                       ; To                   ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------+----------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 17.813 ns                        ; right_btn                  ; LCD_state.0001       ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 23.272 ns                        ; screen_col[15]$latch       ; screen_col[15]       ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -4.358 ns                        ; right_btn                  ; human_col[0]         ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 39.22 MHz ( period = 25.494 ns ) ; LFSR_5bit:M1|D123456789[5] ; screen_state.0011    ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; screen_state.0100          ; screen_col[16]$latch ; clk        ; clk      ; 2039         ;
; Total number of failed paths ;                                          ;               ;                                  ;                            ;                      ;            ;          ; 2039         ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------+----------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP1C6Q240C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+-------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                       ; To                ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+-------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 39.22 MHz ( period = 25.494 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 18.249 ns               ;
; N/A                                     ; 39.59 MHz ( period = 25.262 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 18.068 ns               ;
; N/A                                     ; 39.61 MHz ( period = 25.244 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 17.999 ns               ;
; N/A                                     ; 40.06 MHz ( period = 24.965 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 17.720 ns               ;
; N/A                                     ; 40.43 MHz ( period = 24.733 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 17.539 ns               ;
; N/A                                     ; 40.46 MHz ( period = 24.715 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 17.470 ns               ;
; N/A                                     ; 40.71 MHz ( period = 24.567 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 17.344 ns               ;
; N/A                                     ; 40.71 MHz ( period = 24.566 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 17.343 ns               ;
; N/A                                     ; 40.71 MHz ( period = 24.565 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 17.342 ns               ;
; N/A                                     ; 40.71 MHz ( period = 24.564 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 17.341 ns               ;
; N/A                                     ; 41.14 MHz ( period = 24.305 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 17.111 ns               ;
; N/A                                     ; 41.60 MHz ( period = 24.038 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 16.815 ns               ;
; N/A                                     ; 41.60 MHz ( period = 24.037 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 16.814 ns               ;
; N/A                                     ; 41.60 MHz ( period = 24.036 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 16.813 ns               ;
; N/A                                     ; 41.61 MHz ( period = 24.035 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 16.812 ns               ;
; N/A                                     ; 42.06 MHz ( period = 23.776 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 16.582 ns               ;
; N/A                                     ; 42.28 MHz ( period = 23.653 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 16.440 ns               ;
; N/A                                     ; 42.57 MHz ( period = 23.488 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 16.224 ns               ;
; N/A                                     ; 42.68 MHz ( period = 23.428 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 16.182 ns               ;
; N/A                                     ; 42.79 MHz ( period = 23.368 ns )                    ; LFSR_5bit:M1|D123456789[3] ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 16.123 ns               ;
; N/A                                     ; 43.03 MHz ( period = 23.238 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 15.974 ns               ;
; N/A                                     ; 43.03 MHz ( period = 23.238 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 16.044 ns               ;
; N/A                                     ; 43.14 MHz ( period = 23.178 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 15.965 ns               ;
; N/A                                     ; 43.26 MHz ( period = 23.118 ns )                    ; LFSR_5bit:M1|D123456789[3] ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 15.873 ns               ;
; N/A                                     ; 43.56 MHz ( period = 22.958 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 15.716 ns               ;
; N/A                                     ; 43.56 MHz ( period = 22.957 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 15.715 ns               ;
; N/A                                     ; 43.56 MHz ( period = 22.956 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 15.714 ns               ;
; N/A                                     ; 43.56 MHz ( period = 22.955 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 15.713 ns               ;
; N/A                                     ; 43.67 MHz ( period = 22.899 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 15.653 ns               ;
; N/A                                     ; 44.11 MHz ( period = 22.670 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 15.457 ns               ;
; N/A                                     ; 44.22 MHz ( period = 22.616 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 15.393 ns               ;
; N/A                                     ; 44.22 MHz ( period = 22.615 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 15.392 ns               ;
; N/A                                     ; 44.23 MHz ( period = 22.608 ns )                    ; LFSR_5bit:M1|D123456789[1] ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 15.344 ns               ;
; N/A                                     ; 44.36 MHz ( period = 22.543 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 15.320 ns               ;
; N/A                                     ; 44.36 MHz ( period = 22.542 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 15.319 ns               ;
; N/A                                     ; 44.36 MHz ( period = 22.541 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 15.318 ns               ;
; N/A                                     ; 44.37 MHz ( period = 22.540 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 15.317 ns               ;
; N/A                                     ; 44.48 MHz ( period = 22.483 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 15.241 ns               ;
; N/A                                     ; 44.48 MHz ( period = 22.482 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 15.240 ns               ;
; N/A                                     ; 44.48 MHz ( period = 22.481 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 15.239 ns               ;
; N/A                                     ; 44.48 MHz ( period = 22.480 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 15.238 ns               ;
; N/A                                     ; 44.73 MHz ( period = 22.358 ns )                    ; LFSR_5bit:M1|D123456789[1] ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 15.094 ns               ;
; N/A                                     ; 44.73 MHz ( period = 22.354 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 15.131 ns               ;
; N/A                                     ; 45.03 MHz ( period = 22.207 ns )                    ; knife[7][10]               ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.947 ns               ;
; N/A                                     ; 45.28 MHz ( period = 22.087 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 14.864 ns               ;
; N/A                                     ; 45.28 MHz ( period = 22.086 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 14.863 ns               ;
; N/A                                     ; 45.40 MHz ( period = 22.028 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 14.815 ns               ;
; N/A                                     ; 45.46 MHz ( period = 21.999 ns )                    ; knife[4][4]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.732 ns               ;
; N/A                                     ; 45.51 MHz ( period = 21.975 ns )                    ; knife[7][10]               ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 21.766 ns               ;
; N/A                                     ; 45.54 MHz ( period = 21.957 ns )                    ; knife[7][10]               ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 21.697 ns               ;
; N/A                                     ; 45.57 MHz ( period = 21.946 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 14.752 ns               ;
; N/A                                     ; 45.70 MHz ( period = 21.882 ns )                    ; knife[1][0]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.570 ns               ;
; N/A                                     ; 45.82 MHz ( period = 21.825 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 14.602 ns               ;
; N/A                                     ; 45.89 MHz ( period = 21.793 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 14.528 ns               ;
; N/A                                     ; 45.94 MHz ( period = 21.767 ns )                    ; knife[4][4]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 21.551 ns               ;
; N/A                                     ; 45.95 MHz ( period = 21.761 ns )                    ; knife[10][8]               ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.449 ns               ;
; N/A                                     ; 45.98 MHz ( period = 21.749 ns )                    ; knife[4][4]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 21.482 ns               ;
; N/A                                     ; 46.03 MHz ( period = 21.727 ns )                    ; knife[1][3]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.415 ns               ;
; N/A                                     ; 46.19 MHz ( period = 21.650 ns )                    ; knife[1][0]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 21.389 ns               ;
; N/A                                     ; 46.23 MHz ( period = 21.632 ns )                    ; knife[1][0]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 21.320 ns               ;
; N/A                                     ; 46.26 MHz ( period = 21.617 ns )                    ; knife[1][2]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.305 ns               ;
; N/A                                     ; 46.29 MHz ( period = 21.605 ns )                    ; knife[7][3]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.293 ns               ;
; N/A                                     ; 46.30 MHz ( period = 21.596 ns )                    ; knife[7][6]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.284 ns               ;
; N/A                                     ; 46.45 MHz ( period = 21.529 ns )                    ; knife[10][8]               ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 21.268 ns               ;
; N/A                                     ; 46.49 MHz ( period = 21.511 ns )                    ; knife[10][8]               ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 21.199 ns               ;
; N/A                                     ; 46.52 MHz ( period = 21.495 ns )                    ; knife[1][3]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 21.234 ns               ;
; N/A                                     ; 46.56 MHz ( period = 21.477 ns )                    ; knife[1][3]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 21.165 ns               ;
; N/A                                     ; 46.64 MHz ( period = 21.440 ns )                    ; knife[3][8]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.128 ns               ;
; N/A                                     ; 46.68 MHz ( period = 21.423 ns )                    ; knife[4][9]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.163 ns               ;
; N/A                                     ; 46.74 MHz ( period = 21.397 ns )                    ; knife[1][1]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.085 ns               ;
; N/A                                     ; 46.74 MHz ( period = 21.393 ns )                    ; knife[4][0]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.133 ns               ;
; N/A                                     ; 46.74 MHz ( period = 21.393 ns )                    ; knife[7][0]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.081 ns               ;
; N/A                                     ; 46.75 MHz ( period = 21.391 ns )                    ; knife[9][10]               ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.131 ns               ;
; N/A                                     ; 46.76 MHz ( period = 21.385 ns )                    ; knife[8][10]               ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.125 ns               ;
; N/A                                     ; 46.76 MHz ( period = 21.385 ns )                    ; knife[1][2]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 21.124 ns               ;
; N/A                                     ; 46.77 MHz ( period = 21.379 ns )                    ; knife[4][6]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.119 ns               ;
; N/A                                     ; 46.79 MHz ( period = 21.373 ns )                    ; knife[7][3]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 21.112 ns               ;
; N/A                                     ; 46.80 MHz ( period = 21.367 ns )                    ; knife[1][2]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 21.055 ns               ;
; N/A                                     ; 46.81 MHz ( period = 21.364 ns )                    ; knife[7][6]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 21.103 ns               ;
; N/A                                     ; 46.83 MHz ( period = 21.355 ns )                    ; knife[7][3]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 21.043 ns               ;
; N/A                                     ; 46.85 MHz ( period = 21.346 ns )                    ; knife[7][6]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 21.034 ns               ;
; N/A                                     ; 46.99 MHz ( period = 21.282 ns )                    ; knife[7][1]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.970 ns               ;
; N/A                                     ; 46.99 MHz ( period = 21.280 ns )                    ; knife[7][10]               ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.042 ns               ;
; N/A                                     ; 46.99 MHz ( period = 21.279 ns )                    ; knife[7][10]               ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 21.041 ns               ;
; N/A                                     ; 47.00 MHz ( period = 21.278 ns )                    ; knife[7][10]               ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 21.040 ns               ;
; N/A                                     ; 47.00 MHz ( period = 21.278 ns )                    ; knife[3][1]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.966 ns               ;
; N/A                                     ; 47.00 MHz ( period = 21.277 ns )                    ; knife[7][10]               ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.039 ns               ;
; N/A                                     ; 47.02 MHz ( period = 21.266 ns )                    ; knife[3][6]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.954 ns               ;
; N/A                                     ; 47.03 MHz ( period = 21.262 ns )                    ; knife[7][9]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.950 ns               ;
; N/A                                     ; 47.04 MHz ( period = 21.260 ns )                    ; knife[8][0]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.993 ns               ;
; N/A                                     ; 47.12 MHz ( period = 21.221 ns )                    ; knife[4][3]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.961 ns               ;
; N/A                                     ; 47.15 MHz ( period = 21.208 ns )                    ; knife[3][8]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.947 ns               ;
; N/A                                     ; 47.19 MHz ( period = 21.191 ns )                    ; knife[4][9]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.982 ns               ;
; N/A                                     ; 47.19 MHz ( period = 21.190 ns )                    ; knife[3][8]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.878 ns               ;
; N/A                                     ; 47.21 MHz ( period = 21.184 ns )                    ; knife[4][1]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.924 ns               ;
; N/A                                     ; 47.23 MHz ( period = 21.173 ns )                    ; knife[4][9]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.913 ns               ;
; N/A                                     ; 47.25 MHz ( period = 21.165 ns )                    ; knife[1][1]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.904 ns               ;
; N/A                                     ; 47.26 MHz ( period = 21.161 ns )                    ; knife[4][0]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.952 ns               ;
; N/A                                     ; 47.26 MHz ( period = 21.161 ns )                    ; knife[7][0]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.900 ns               ;
; N/A                                     ; 47.26 MHz ( period = 21.159 ns )                    ; knife[9][10]               ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.950 ns               ;
; N/A                                     ; 47.27 MHz ( period = 21.155 ns )                    ; knife[3][9]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.843 ns               ;
; N/A                                     ; 47.27 MHz ( period = 21.153 ns )                    ; knife[8][10]               ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.944 ns               ;
; N/A                                     ; 47.28 MHz ( period = 21.151 ns )                    ; LFSR_5bit:M1|D123456789[1] ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 13.886 ns               ;
; N/A                                     ; 47.29 MHz ( period = 21.147 ns )                    ; knife[1][1]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.835 ns               ;
; N/A                                     ; 47.29 MHz ( period = 21.147 ns )                    ; knife[4][6]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.938 ns               ;
; N/A                                     ; 47.29 MHz ( period = 21.145 ns )                    ; knife[7][8]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.833 ns               ;
; N/A                                     ; 47.30 MHz ( period = 21.143 ns )                    ; knife[4][0]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.883 ns               ;
; N/A                                     ; 47.30 MHz ( period = 21.143 ns )                    ; knife[7][0]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.831 ns               ;
; N/A                                     ; 47.30 MHz ( period = 21.143 ns )                    ; knife[9][6]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.883 ns               ;
; N/A                                     ; 47.30 MHz ( period = 21.141 ns )                    ; knife[9][10]               ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.881 ns               ;
; N/A                                     ; 47.31 MHz ( period = 21.135 ns )                    ; knife[8][10]               ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.875 ns               ;
; N/A                                     ; 47.33 MHz ( period = 21.129 ns )                    ; knife[4][6]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.869 ns               ;
; N/A                                     ; 47.35 MHz ( period = 21.119 ns )                    ; knife[7][2]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.807 ns               ;
; N/A                                     ; 47.42 MHz ( period = 21.087 ns )                    ; knife[8][4]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.827 ns               ;
; N/A                                     ; 47.45 MHz ( period = 21.077 ns )                    ; knife[10][1]               ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.756 ns               ;
; N/A                                     ; 47.45 MHz ( period = 21.075 ns )                    ; knife[10][10]              ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.754 ns               ;
; N/A                                     ; 47.45 MHz ( period = 21.074 ns )                    ; knife[3][0]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.762 ns               ;
; N/A                                     ; 47.46 MHz ( period = 21.072 ns )                    ; knife[4][4]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.827 ns               ;
; N/A                                     ; 47.46 MHz ( period = 21.071 ns )                    ; knife[4][4]                ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 20.826 ns               ;
; N/A                                     ; 47.46 MHz ( period = 21.070 ns )                    ; knife[4][4]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 20.825 ns               ;
; N/A                                     ; 47.46 MHz ( period = 21.069 ns )                    ; knife[4][4]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.824 ns               ;
; N/A                                     ; 47.46 MHz ( period = 21.069 ns )                    ; LFSR_5bit:M1|D123456789[3] ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 13.823 ns               ;
; N/A                                     ; 47.51 MHz ( period = 21.050 ns )                    ; knife[7][1]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.789 ns               ;
; N/A                                     ; 47.51 MHz ( period = 21.047 ns )                    ; knife[4][2]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.787 ns               ;
; N/A                                     ; 47.51 MHz ( period = 21.046 ns )                    ; knife[3][1]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.785 ns               ;
; N/A                                     ; 47.54 MHz ( period = 21.034 ns )                    ; knife[3][6]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.773 ns               ;
; N/A                                     ; 47.55 MHz ( period = 21.032 ns )                    ; knife[7][1]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.720 ns               ;
; N/A                                     ; 47.55 MHz ( period = 21.030 ns )                    ; knife[7][9]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.769 ns               ;
; N/A                                     ; 47.56 MHz ( period = 21.028 ns )                    ; knife[3][1]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.716 ns               ;
; N/A                                     ; 47.56 MHz ( period = 21.028 ns )                    ; knife[8][0]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.812 ns               ;
; N/A                                     ; 47.58 MHz ( period = 21.018 ns )                    ; knife[7][10]               ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 20.809 ns               ;
; N/A                                     ; 47.58 MHz ( period = 21.016 ns )                    ; knife[3][6]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.704 ns               ;
; N/A                                     ; 47.58 MHz ( period = 21.016 ns )                    ; knife[10][9]               ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.704 ns               ;
; N/A                                     ; 47.59 MHz ( period = 21.012 ns )                    ; knife[7][9]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.700 ns               ;
; N/A                                     ; 47.60 MHz ( period = 21.010 ns )                    ; knife[8][0]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.743 ns               ;
; N/A                                     ; 47.64 MHz ( period = 20.989 ns )                    ; knife[4][3]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.780 ns               ;
; N/A                                     ; 47.66 MHz ( period = 20.981 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 13.739 ns               ;
; N/A                                     ; 47.66 MHz ( period = 20.980 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 13.738 ns               ;
; N/A                                     ; 47.68 MHz ( period = 20.971 ns )                    ; knife[4][3]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.711 ns               ;
; N/A                                     ; 47.71 MHz ( period = 20.961 ns )                    ; knife[3][3]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.649 ns               ;
; N/A                                     ; 47.72 MHz ( period = 20.957 ns )                    ; knife[3][10]               ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.645 ns               ;
; N/A                                     ; 47.72 MHz ( period = 20.955 ns )                    ; knife[1][0]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.665 ns               ;
; N/A                                     ; 47.72 MHz ( period = 20.954 ns )                    ; knife[1][0]                ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 20.664 ns               ;
; N/A                                     ; 47.73 MHz ( period = 20.953 ns )                    ; knife[1][0]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 20.663 ns               ;
; N/A                                     ; 47.73 MHz ( period = 20.952 ns )                    ; knife[1][0]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.662 ns               ;
; N/A                                     ; 47.73 MHz ( period = 20.952 ns )                    ; knife[4][1]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.743 ns               ;
; N/A                                     ; 47.74 MHz ( period = 20.948 ns )                    ; knife[3][4]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.636 ns               ;
; N/A                                     ; 47.75 MHz ( period = 20.941 ns )                    ; knife[4][10]               ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.681 ns               ;
; N/A                                     ; 47.77 MHz ( period = 20.934 ns )                    ; knife[4][1]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.674 ns               ;
; N/A                                     ; 47.77 MHz ( period = 20.933 ns )                    ; knife[8][1]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.666 ns               ;
; N/A                                     ; 47.79 MHz ( period = 20.923 ns )                    ; knife[3][9]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.662 ns               ;
; N/A                                     ; 47.82 MHz ( period = 20.913 ns )                    ; knife[7][8]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.652 ns               ;
; N/A                                     ; 47.82 MHz ( period = 20.911 ns )                    ; knife[9][6]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.702 ns               ;
; N/A                                     ; 47.84 MHz ( period = 20.905 ns )                    ; knife[3][9]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.593 ns               ;
; N/A                                     ; 47.86 MHz ( period = 20.895 ns )                    ; knife[7][8]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.583 ns               ;
; N/A                                     ; 47.86 MHz ( period = 20.893 ns )                    ; knife[9][6]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.633 ns               ;
; N/A                                     ; 47.86 MHz ( period = 20.893 ns )                    ; knife[10][0]               ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.572 ns               ;
; N/A                                     ; 47.87 MHz ( period = 20.891 ns )                    ; knife[10][2]               ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.570 ns               ;
; N/A                                     ; 47.88 MHz ( period = 20.887 ns )                    ; knife[7][2]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.626 ns               ;
; N/A                                     ; 47.92 MHz ( period = 20.869 ns )                    ; knife[7][2]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.557 ns               ;
; N/A                                     ; 47.92 MHz ( period = 20.868 ns )                    ; knife[8][3]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.601 ns               ;
; N/A                                     ; 47.95 MHz ( period = 20.855 ns )                    ; knife[8][4]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.646 ns               ;
; N/A                                     ; 47.97 MHz ( period = 20.845 ns )                    ; knife[10][1]               ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.575 ns               ;
; N/A                                     ; 47.98 MHz ( period = 20.843 ns )                    ; knife[10][10]              ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.573 ns               ;
; N/A                                     ; 47.98 MHz ( period = 20.842 ns )                    ; knife[3][0]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.581 ns               ;
; N/A                                     ; 47.99 MHz ( period = 20.837 ns )                    ; knife[8][4]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.577 ns               ;
; N/A                                     ; 48.00 MHz ( period = 20.834 ns )                    ; knife[10][8]               ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.544 ns               ;
; N/A                                     ; 48.00 MHz ( period = 20.833 ns )                    ; knife[10][8]               ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 20.543 ns               ;
; N/A                                     ; 48.00 MHz ( period = 20.832 ns )                    ; knife[10][8]               ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 20.542 ns               ;
; N/A                                     ; 48.01 MHz ( period = 20.831 ns )                    ; knife[10][8]               ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.541 ns               ;
; N/A                                     ; 48.01 MHz ( period = 20.827 ns )                    ; knife[10][1]               ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.506 ns               ;
; N/A                                     ; 48.02 MHz ( period = 20.825 ns )                    ; knife[10][10]              ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.504 ns               ;
; N/A                                     ; 48.02 MHz ( period = 20.824 ns )                    ; knife[3][0]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.512 ns               ;
; N/A                                     ; 48.04 MHz ( period = 20.815 ns )                    ; knife[4][2]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.606 ns               ;
; N/A                                     ; 48.05 MHz ( period = 20.810 ns )                    ; knife[4][4]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 20.594 ns               ;
; N/A                                     ; 48.08 MHz ( period = 20.800 ns )                    ; knife[1][3]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.510 ns               ;
; N/A                                     ; 48.08 MHz ( period = 20.799 ns )                    ; knife[1][3]                ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 20.509 ns               ;
; N/A                                     ; 48.08 MHz ( period = 20.798 ns )                    ; knife[1][3]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 20.508 ns               ;
; N/A                                     ; 48.08 MHz ( period = 20.797 ns )                    ; knife[1][3]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.507 ns               ;
; N/A                                     ; 48.08 MHz ( period = 20.797 ns )                    ; knife[4][2]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.537 ns               ;
; N/A                                     ; 48.08 MHz ( period = 20.797 ns )                    ; knife[10][3]               ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.476 ns               ;
; N/A                                     ; 48.11 MHz ( period = 20.784 ns )                    ; knife[10][9]               ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.523 ns               ;
; N/A                                     ; 48.16 MHz ( period = 20.766 ns )                    ; knife[10][9]               ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.454 ns               ;
; N/A                                     ; 48.16 MHz ( period = 20.763 ns )                    ; knife[3][2]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.451 ns               ;
; N/A                                     ; 48.24 MHz ( period = 20.729 ns )                    ; knife[3][3]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.468 ns               ;
; N/A                                     ; 48.25 MHz ( period = 20.726 ns )                    ; knife[9][9]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.466 ns               ;
; N/A                                     ; 48.25 MHz ( period = 20.725 ns )                    ; knife[3][10]               ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.464 ns               ;
; N/A                                     ; 48.26 MHz ( period = 20.719 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 13.477 ns               ;
; N/A                                     ; 48.27 MHz ( period = 20.716 ns )                    ; knife[3][4]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.455 ns               ;
; N/A                                     ; 48.28 MHz ( period = 20.711 ns )                    ; knife[3][3]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.399 ns               ;
; N/A                                     ; 48.29 MHz ( period = 20.709 ns )                    ; knife[4][10]               ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.500 ns               ;
; N/A                                     ; 48.29 MHz ( period = 20.707 ns )                    ; knife[3][10]               ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.395 ns               ;
; N/A                                     ; 48.31 MHz ( period = 20.701 ns )                    ; knife[8][1]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.485 ns               ;
; N/A                                     ; 48.31 MHz ( period = 20.699 ns )                    ; knife[9][0]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.439 ns               ;
; N/A                                     ; 48.31 MHz ( period = 20.698 ns )                    ; knife[3][4]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.386 ns               ;
; N/A                                     ; 48.31 MHz ( period = 20.698 ns )                    ; knife[8][2]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.431 ns               ;
; N/A                                     ; 48.33 MHz ( period = 20.693 ns )                    ; knife[1][0]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 20.432 ns               ;
; N/A                                     ; 48.33 MHz ( period = 20.691 ns )                    ; knife[4][10]               ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.431 ns               ;
; N/A                                     ; 48.33 MHz ( period = 20.690 ns )                    ; knife[1][2]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.400 ns               ;
; N/A                                     ; 48.33 MHz ( period = 20.689 ns )                    ; knife[1][2]                ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 20.399 ns               ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                            ;                   ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+-------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                                  ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                   ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 2.285 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 2.589 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 2.767 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 3.321 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.435 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 3.283 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 3.286 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 3.291 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 3.297 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 3.372 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 3.377 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.405 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 3.625 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.528 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.727 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.548 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 3.803 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 3.661 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[1]                                        ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.616 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[1]                                        ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.911 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 3.696 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.945 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 3.769 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.985 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.838 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.842 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.843 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 3.872 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 3.886 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 3.901 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 3.906 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[0]                                        ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.888 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 3.988 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 4.000 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 3.993 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 3.982 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.180 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.966 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.059 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.077 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 4.108 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 4.107 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.110 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.264 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.088 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.276 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 4.099 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 4.262 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.295 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 4.123 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[15]~reg0                                 ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 4.122 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 4.146 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 4.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 4.148 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.158 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[15]~reg0                                 ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 4.136 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 4.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 4.255 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.257 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.229 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 4.275 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.247 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 4.284 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 4.291 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.488 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.343 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.373 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[1]                                        ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.312 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.328 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 4.412 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 4.411 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.414 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 4.551 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 4.363 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.500 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.558 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 4.559 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[5]~reg0                                  ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 4.507 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.561 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.730 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 4.590 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 4.589 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.592 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.564 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 4.562 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[0]                                        ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.595 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.820 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.581 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 4.636 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.656 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.593 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 4.673 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 4.590 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 4.654 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 4.598 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 4.691 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 4.737 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.739 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 4.661 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 4.722 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 4.669 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 4.862 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 4.751 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.706 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 4.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 4.770 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.721 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 4.784 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.996 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 4.981 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[15]~reg0                                 ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 4.812 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.021 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 4.857 ns                 ;
; Not operational: Clock Skew > Data Delay ; za_warudo                                           ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.019 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.894 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 4.868 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 4.908 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 4.875 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[0]                                        ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.943 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.906 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.892 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[1]                                        ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.002 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.161 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.978 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[15]~reg0                                 ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 5.112 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.124 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 5.125 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.044 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[8]~reg0                                  ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 5.039 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 5.100 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.297 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[15]~reg0                                 ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 5.105 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.349 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[15]~reg0                                 ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 5.123 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.048 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 5.131 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 5.084 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 5.209 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.150 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 5.224 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 5.392 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[21]$latch ; clk        ; clk      ; None                       ; None                       ; 5.274 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 5.294 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[0]                                        ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.486 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.313 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.296 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 5.337 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[15]~reg0                                 ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 5.300 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[1]                                        ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.550 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[15]~reg0                                 ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 5.307 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.321 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.518 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.424 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.311 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.468 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 5.491 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.551 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[29]$latch ; clk        ; clk      ; None                       ; None                       ; 5.745 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[6]~reg0                                  ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 5.529 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[15]~reg0                                 ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.546 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 5.562 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.517 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.709 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 5.578 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 5.580 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.768 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[0]                                        ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.814 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 5.766 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 5.582 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.634 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 5.648 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[3]~reg0                                  ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 5.646 ns                 ;
; Not operational: Clock Skew > Data Delay ; za_warudo                                           ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.662 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 5.715 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 5.770 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[10]~reg0                                 ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.708 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.717 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[8]~reg0                                  ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.950 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 5.698 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[10]~reg0                                 ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 5.746 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 5.777 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 5.788 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[9]~reg0                                  ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 5.767 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[29]$latch ; clk        ; clk      ; None                       ; None                       ; 5.990 ns                 ;
; Not operational: Clock Skew > Data Delay ; za_warudo                                           ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.943 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 5.798 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 5.769 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[11]~reg0                                 ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.827 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.779 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 5.837 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[11]~reg0                                 ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 5.865 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.891 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.888 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 6.046 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 5.926 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[29]$latch ; clk        ; clk      ; None                       ; None                       ; 6.155 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.931 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.916 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[7]~reg0                                  ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 5.983 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[14]~reg0                                 ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 5.987 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                      ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------+
; tsu                                                                               ;
+-------+--------------+------------+--------------+---------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From         ; To                  ; To Clock ;
+-------+--------------+------------+--------------+---------------------+----------+
; N/A   ; None         ; 17.813 ns  ; right_btn    ; LCD_state.0001      ; clk      ;
; N/A   ; None         ; 17.118 ns  ; right_btn    ; LCD_state.0010      ; clk      ;
; N/A   ; None         ; 17.117 ns  ; right_btn    ; LCD_state.0101      ; clk      ;
; N/A   ; None         ; 17.116 ns  ; right_btn    ; LCD_state.0100      ; clk      ;
; N/A   ; None         ; 17.115 ns  ; right_btn    ; LCD_state.0011      ; clk      ;
; N/A   ; None         ; 15.244 ns  ; function_btn ; LCD_state.0001      ; clk      ;
; N/A   ; None         ; 14.549 ns  ; function_btn ; LCD_state.0010      ; clk      ;
; N/A   ; None         ; 14.548 ns  ; function_btn ; LCD_state.0101      ; clk      ;
; N/A   ; None         ; 14.547 ns  ; function_btn ; LCD_state.0100      ; clk      ;
; N/A   ; None         ; 14.546 ns  ; function_btn ; LCD_state.0011      ; clk      ;
; N/A   ; None         ; 13.200 ns  ; function_btn ; LCD_state.0000      ; clk      ;
; N/A   ; None         ; 11.952 ns  ; function_btn ; timer[7]            ; clk      ;
; N/A   ; None         ; 11.952 ns  ; function_btn ; timer[5]            ; clk      ;
; N/A   ; None         ; 11.952 ns  ; function_btn ; timer[6]            ; clk      ;
; N/A   ; None         ; 11.952 ns  ; function_btn ; timer[4]            ; clk      ;
; N/A   ; None         ; 11.952 ns  ; function_btn ; timer[8]            ; clk      ;
; N/A   ; None         ; 11.952 ns  ; function_btn ; timer[9]            ; clk      ;
; N/A   ; None         ; 11.952 ns  ; function_btn ; timer[2]            ; clk      ;
; N/A   ; None         ; 11.952 ns  ; function_btn ; timer[1]            ; clk      ;
; N/A   ; None         ; 11.952 ns  ; function_btn ; timer[0]            ; clk      ;
; N/A   ; None         ; 11.952 ns  ; function_btn ; timer[3]            ; clk      ;
; N/A   ; None         ; 11.934 ns  ; function_btn ; game_mode[1]        ; clk      ;
; N/A   ; None         ; 11.934 ns  ; function_btn ; game_mode[0]        ; clk      ;
; N/A   ; None         ; 10.447 ns  ; function_btn ; human_col[4]        ; clk      ;
; N/A   ; None         ; 10.136 ns  ; function_btn ; human_col[0]        ; clk      ;
; N/A   ; None         ; 10.136 ns  ; function_btn ; human_col[1]        ; clk      ;
; N/A   ; None         ; 10.136 ns  ; function_btn ; human_col[2]        ; clk      ;
; N/A   ; None         ; 10.136 ns  ; function_btn ; human_col[3]        ; clk      ;
; N/A   ; None         ; 10.032 ns  ; right_btn    ; LCD_state.0000      ; clk      ;
; N/A   ; None         ; 9.967 ns   ; function_btn ; game_t[8]           ; clk      ;
; N/A   ; None         ; 9.943 ns   ; function_btn ; drop_knife_t[7]     ; clk      ;
; N/A   ; None         ; 9.943 ns   ; function_btn ; drop_knife_t[6]     ; clk      ;
; N/A   ; None         ; 9.943 ns   ; function_btn ; drop_knife_t[2]     ; clk      ;
; N/A   ; None         ; 9.943 ns   ; function_btn ; drop_knife_t[5]     ; clk      ;
; N/A   ; None         ; 9.943 ns   ; function_btn ; drop_knife_t[4]     ; clk      ;
; N/A   ; None         ; 9.943 ns   ; function_btn ; drop_knife_t[3]     ; clk      ;
; N/A   ; None         ; 9.943 ns   ; function_btn ; drop_knife_t[1]     ; clk      ;
; N/A   ; None         ; 9.943 ns   ; function_btn ; drop_knife_t[0]     ; clk      ;
; N/A   ; None         ; 9.687 ns   ; left_btn     ; LCD_state.0001      ; clk      ;
; N/A   ; None         ; 9.642 ns   ; function_btn ; drop_knife_t[9]     ; clk      ;
; N/A   ; None         ; 9.642 ns   ; function_btn ; drop_knife_t[8]     ; clk      ;
; N/A   ; None         ; 9.642 ns   ; function_btn ; drop_knife_t[10]    ; clk      ;
; N/A   ; None         ; 9.642 ns   ; function_btn ; drop_knife_t[11]    ; clk      ;
; N/A   ; None         ; 9.642 ns   ; function_btn ; drop_knife_t[12]    ; clk      ;
; N/A   ; None         ; 9.642 ns   ; function_btn ; drop_knife_t[13]    ; clk      ;
; N/A   ; None         ; 9.642 ns   ; function_btn ; drop_knife_t[14]    ; clk      ;
; N/A   ; None         ; 9.642 ns   ; function_btn ; drop_knife_t[15]    ; clk      ;
; N/A   ; None         ; 9.540 ns   ; function_btn ; game_t[10]          ; clk      ;
; N/A   ; None         ; 9.540 ns   ; function_btn ; game_t[12]          ; clk      ;
; N/A   ; None         ; 9.540 ns   ; function_btn ; game_t[13]          ; clk      ;
; N/A   ; None         ; 9.540 ns   ; function_btn ; game_t[14]          ; clk      ;
; N/A   ; None         ; 9.540 ns   ; function_btn ; game_t[15]          ; clk      ;
; N/A   ; None         ; 9.199 ns   ; function_btn ; game_t[4]           ; clk      ;
; N/A   ; None         ; 9.198 ns   ; function_btn ; drop_knife_limit[8] ; clk      ;
; N/A   ; None         ; 9.198 ns   ; function_btn ; drop_knife_limit[7] ; clk      ;
; N/A   ; None         ; 9.172 ns   ; right_btn    ; human_col[4]        ; clk      ;
; N/A   ; None         ; 9.164 ns   ; left_btn     ; LCD_state.0000      ; clk      ;
; N/A   ; None         ; 8.992 ns   ; left_btn     ; LCD_state.0010      ; clk      ;
; N/A   ; None         ; 8.991 ns   ; left_btn     ; LCD_state.0101      ; clk      ;
; N/A   ; None         ; 8.990 ns   ; left_btn     ; LCD_state.0100      ; clk      ;
; N/A   ; None         ; 8.989 ns   ; left_btn     ; LCD_state.0011      ; clk      ;
; N/A   ; None         ; 8.901 ns   ; function_btn ; game_t[0]           ; clk      ;
; N/A   ; None         ; 8.901 ns   ; function_btn ; game_t[1]           ; clk      ;
; N/A   ; None         ; 8.901 ns   ; function_btn ; game_t[2]           ; clk      ;
; N/A   ; None         ; 8.901 ns   ; function_btn ; game_t[3]           ; clk      ;
; N/A   ; None         ; 8.901 ns   ; function_btn ; game_t[5]           ; clk      ;
; N/A   ; None         ; 8.901 ns   ; function_btn ; game_t[6]           ; clk      ;
; N/A   ; None         ; 8.901 ns   ; function_btn ; game_t[7]           ; clk      ;
; N/A   ; None         ; 8.901 ns   ; function_btn ; game_t[9]           ; clk      ;
; N/A   ; None         ; 8.901 ns   ; function_btn ; game_t[11]          ; clk      ;
; N/A   ; None         ; 8.861 ns   ; right_btn    ; human_col[0]        ; clk      ;
; N/A   ; None         ; 8.861 ns   ; right_btn    ; human_col[1]        ; clk      ;
; N/A   ; None         ; 8.861 ns   ; right_btn    ; human_col[2]        ; clk      ;
; N/A   ; None         ; 8.861 ns   ; right_btn    ; human_col[3]        ; clk      ;
; N/A   ; None         ; 8.581 ns   ; right_btn    ; game_mode[1]        ; clk      ;
; N/A   ; None         ; 8.581 ns   ; right_btn    ; game_mode[0]        ; clk      ;
; N/A   ; None         ; 8.507 ns   ; function_btn ; za_warudo_cc[0]     ; clk      ;
; N/A   ; None         ; 8.499 ns   ; function_btn ; za_warudo_cc[4]     ; clk      ;
; N/A   ; None         ; 8.499 ns   ; function_btn ; za_warudo_cc[5]     ; clk      ;
; N/A   ; None         ; 8.377 ns   ; function_btn ; drop_knife_limit[5] ; clk      ;
; N/A   ; None         ; 8.239 ns   ; function_btn ; za_warudo_t[6]      ; clk      ;
; N/A   ; None         ; 8.239 ns   ; function_btn ; za_warudo_t[7]      ; clk      ;
; N/A   ; None         ; 8.239 ns   ; function_btn ; za_warudo_t[8]      ; clk      ;
; N/A   ; None         ; 8.239 ns   ; function_btn ; za_warudo_t[9]      ; clk      ;
; N/A   ; None         ; 8.239 ns   ; function_btn ; za_warudo_t[10]     ; clk      ;
; N/A   ; None         ; 8.239 ns   ; function_btn ; za_warudo_t[11]     ; clk      ;
; N/A   ; None         ; 8.239 ns   ; function_btn ; za_warudo_t[13]     ; clk      ;
; N/A   ; None         ; 8.239 ns   ; function_btn ; za_warudo_t[14]     ; clk      ;
; N/A   ; None         ; 8.239 ns   ; function_btn ; za_warudo_t[15]     ; clk      ;
; N/A   ; None         ; 8.194 ns   ; function_btn ; za_warudo_cc[1]     ; clk      ;
; N/A   ; None         ; 8.194 ns   ; function_btn ; za_warudo_cc[6]     ; clk      ;
; N/A   ; None         ; 8.194 ns   ; function_btn ; za_warudo_cc[7]     ; clk      ;
; N/A   ; None         ; 8.194 ns   ; function_btn ; za_warudo_cc[8]     ; clk      ;
; N/A   ; None         ; 8.194 ns   ; function_btn ; za_warudo_cc[9]     ; clk      ;
; N/A   ; None         ; 8.194 ns   ; function_btn ; za_warudo_cc[10]    ; clk      ;
; N/A   ; None         ; 8.194 ns   ; function_btn ; za_warudo_cc[11]    ; clk      ;
; N/A   ; None         ; 8.149 ns   ; function_btn ; za_warudo_t[0]      ; clk      ;
; N/A   ; None         ; 8.149 ns   ; function_btn ; za_warudo_t[1]      ; clk      ;
; N/A   ; None         ; 8.149 ns   ; function_btn ; za_warudo_t[2]      ; clk      ;
; N/A   ; None         ; 8.149 ns   ; function_btn ; za_warudo_t[3]      ; clk      ;
; N/A   ; None         ; 8.149 ns   ; function_btn ; za_warudo_t[5]      ; clk      ;
; N/A   ; None         ; 8.042 ns   ; left_btn     ; human_col[4]        ; clk      ;
; N/A   ; None         ; 7.844 ns   ; function_btn ; za_warudo_t[12]     ; clk      ;
; N/A   ; None         ; 7.841 ns   ; function_btn ; za_warudo_t[4]      ; clk      ;
; N/A   ; None         ; 7.770 ns   ; function_btn ; za_warudo_cc[2]     ; clk      ;
; N/A   ; None         ; 7.770 ns   ; function_btn ; za_warudo_cc[3]     ; clk      ;
; N/A   ; None         ; 7.770 ns   ; function_btn ; za_warudo_cc[12]    ; clk      ;
; N/A   ; None         ; 7.770 ns   ; function_btn ; za_warudo_cc[13]    ; clk      ;
; N/A   ; None         ; 7.770 ns   ; function_btn ; za_warudo_cc[14]    ; clk      ;
; N/A   ; None         ; 7.770 ns   ; function_btn ; za_warudo_cc[15]    ; clk      ;
; N/A   ; None         ; 7.731 ns   ; left_btn     ; human_col[0]        ; clk      ;
; N/A   ; None         ; 7.731 ns   ; left_btn     ; human_col[1]        ; clk      ;
; N/A   ; None         ; 7.731 ns   ; left_btn     ; human_col[2]        ; clk      ;
; N/A   ; None         ; 7.731 ns   ; left_btn     ; human_col[3]        ; clk      ;
; N/A   ; None         ; 7.710 ns   ; left_btn     ; game_mode[1]        ; clk      ;
; N/A   ; None         ; 7.710 ns   ; left_btn     ; game_mode[0]        ; clk      ;
; N/A   ; None         ; 7.265 ns   ; function_btn ; screen_state.0011   ; clk      ;
; N/A   ; None         ; 7.264 ns   ; function_btn ; screen_state.0010   ; clk      ;
; N/A   ; None         ; 7.072 ns   ; function_btn ; screen_state.0100   ; clk      ;
; N/A   ; None         ; 5.551 ns   ; function_btn ; screen_state.0001   ; clk      ;
; N/A   ; None         ; 5.412 ns   ; function_btn ; za_warudo           ; clk      ;
; N/A   ; None         ; 5.364 ns   ; function_btn ; screen_state.0101   ; clk      ;
; N/A   ; None         ; 5.363 ns   ; function_btn ; screen_state.0000   ; clk      ;
+-------+--------------+------------+--------------+---------------------+----------+


+----------------------------------------------------------------------------------------+
; tco                                                                                    ;
+-------+--------------+------------+----------------------+----------------+------------+
; Slack ; Required tco ; Actual tco ; From                 ; To             ; From Clock ;
+-------+--------------+------------+----------------------+----------------+------------+
; N/A   ; None         ; 23.272 ns  ; screen_col[15]$latch ; screen_col[15] ; clk        ;
; N/A   ; None         ; 22.722 ns  ; screen_col[7]$latch  ; screen_col[7]  ; clk        ;
; N/A   ; None         ; 22.676 ns  ; screen_col[13]$latch ; screen_col[13] ; clk        ;
; N/A   ; None         ; 22.110 ns  ; screen_col[5]$latch  ; screen_col[5]  ; clk        ;
; N/A   ; None         ; 21.930 ns  ; screen_col[29]$latch ; screen_col[29] ; clk        ;
; N/A   ; None         ; 21.706 ns  ; screen_col[23]$latch ; screen_col[23] ; clk        ;
; N/A   ; None         ; 21.668 ns  ; screen_col[21]$latch ; screen_col[21] ; clk        ;
; N/A   ; None         ; 21.398 ns  ; screen_col[31]$latch ; screen_col[31] ; clk        ;
; N/A   ; None         ; 20.716 ns  ; screen_col[6]$latch  ; screen_col[6]  ; clk        ;
; N/A   ; None         ; 20.700 ns  ; screen_col[3]$latch  ; screen_col[3]  ; clk        ;
; N/A   ; None         ; 20.466 ns  ; screen_col[12]$latch ; screen_col[12] ; clk        ;
; N/A   ; None         ; 20.374 ns  ; screen_col[24]$latch ; screen_col[24] ; clk        ;
; N/A   ; None         ; 20.319 ns  ; screen_col[14]$latch ; screen_col[14] ; clk        ;
; N/A   ; None         ; 20.296 ns  ; screen_col[11]$latch ; screen_col[11] ; clk        ;
; N/A   ; None         ; 20.257 ns  ; screen_col[26]$latch ; screen_col[26] ; clk        ;
; N/A   ; None         ; 20.246 ns  ; screen_col[18]$latch ; screen_col[18] ; clk        ;
; N/A   ; None         ; 20.098 ns  ; screen_col[16]$latch ; screen_col[16] ; clk        ;
; N/A   ; None         ; 20.058 ns  ; screen_col[20]$latch ; screen_col[20] ; clk        ;
; N/A   ; None         ; 20.056 ns  ; screen_col[17]$latch ; screen_col[17] ; clk        ;
; N/A   ; None         ; 19.942 ns  ; screen_col[25]$latch ; screen_col[25] ; clk        ;
; N/A   ; None         ; 19.889 ns  ; screen_col[10]$latch ; screen_col[10] ; clk        ;
; N/A   ; None         ; 19.842 ns  ; screen_col[19]$latch ; screen_col[19] ; clk        ;
; N/A   ; None         ; 19.827 ns  ; screen_col[0]$latch  ; screen_col[0]  ; clk        ;
; N/A   ; None         ; 19.804 ns  ; screen_col[1]$latch  ; screen_col[1]  ; clk        ;
; N/A   ; None         ; 19.770 ns  ; screen_col[2]$latch  ; screen_col[2]  ; clk        ;
; N/A   ; None         ; 19.666 ns  ; screen_col[30]$latch ; screen_col[30] ; clk        ;
; N/A   ; None         ; 19.646 ns  ; screen_col[9]$latch  ; screen_col[9]  ; clk        ;
; N/A   ; None         ; 19.643 ns  ; screen_col[8]$latch  ; screen_col[8]  ; clk        ;
; N/A   ; None         ; 19.640 ns  ; screen_col[28]$latch ; screen_col[28] ; clk        ;
; N/A   ; None         ; 19.640 ns  ; screen_col[27]$latch ; screen_col[27] ; clk        ;
; N/A   ; None         ; 19.573 ns  ; screen_col[4]$latch  ; screen_col[4]  ; clk        ;
; N/A   ; None         ; 19.482 ns  ; screen_col[22]$latch ; screen_col[22] ; clk        ;
; N/A   ; None         ; 10.345 ns  ; screen_state.0010    ; out_state[1]   ; clk        ;
; N/A   ; None         ; 10.240 ns  ; screen_state.0010    ; out_state[0]   ; clk        ;
; N/A   ; None         ; 9.900 ns   ; screen_state.0011    ; out_state[1]   ; clk        ;
; N/A   ; None         ; 9.298 ns   ; LCD_RS~reg0          ; LCD_RS         ; clk        ;
; N/A   ; None         ; 9.267 ns   ; screen_state.0000    ; out_state[0]   ; clk        ;
; N/A   ; None         ; 9.244 ns   ; screen_state.0101    ; out_state[2]   ; clk        ;
; N/A   ; None         ; 8.712 ns   ; screen_row[0]~reg0   ; screen_row[0]  ; clk        ;
; N/A   ; None         ; 8.649 ns   ; screen_state.0100    ; out_state[2]   ; clk        ;
; N/A   ; None         ; 8.621 ns   ; screen_row[8]~reg0   ; screen_row[8]  ; clk        ;
; N/A   ; None         ; 8.612 ns   ; screen_state.0100    ; out_state[0]   ; clk        ;
; N/A   ; None         ; 8.601 ns   ; screen_row[4]~reg0   ; screen_row[4]  ; clk        ;
; N/A   ; None         ; 8.552 ns   ; screen_row[6]~reg0   ; screen_row[6]  ; clk        ;
; N/A   ; None         ; 8.376 ns   ; screen_row[7]~reg0   ; screen_row[7]  ; clk        ;
; N/A   ; None         ; 8.336 ns   ; screen_row[1]~reg0   ; screen_row[1]  ; clk        ;
; N/A   ; None         ; 8.311 ns   ; LCD_EN~reg0          ; LCD_EN         ; clk        ;
; N/A   ; None         ; 8.003 ns   ; screen_row[2]~reg0   ; screen_row[2]  ; clk        ;
; N/A   ; None         ; 7.996 ns   ; screen_row[5]~reg0   ; screen_row[5]  ; clk        ;
; N/A   ; None         ; 7.995 ns   ; LCD_RST~reg0         ; LCD_RST        ; clk        ;
; N/A   ; None         ; 7.987 ns   ; screen_row[3]~reg0   ; screen_row[3]  ; clk        ;
; N/A   ; None         ; 7.885 ns   ; screen_row[9]~reg0   ; screen_row[9]  ; clk        ;
; N/A   ; None         ; 7.794 ns   ; screen_row[12]~reg0  ; screen_row[12] ; clk        ;
; N/A   ; None         ; 7.784 ns   ; screen_row[15]~reg0  ; screen_row[15] ; clk        ;
; N/A   ; None         ; 7.517 ns   ; screen_row[14]~reg0  ; screen_row[14] ; clk        ;
; N/A   ; None         ; 7.497 ns   ; screen_row[10]~reg0  ; screen_row[10] ; clk        ;
; N/A   ; None         ; 7.468 ns   ; screen_row[13]~reg0  ; screen_row[13] ; clk        ;
; N/A   ; None         ; 7.195 ns   ; screen_row[11]~reg0  ; screen_row[11] ; clk        ;
; N/A   ; None         ; 7.110 ns   ; LCD_RW~reg0          ; LCD_RW         ; clk        ;
+-------+--------------+------------+----------------------+----------------+------------+


+------------------------------------------------------------------------------------------+
; th                                                                                       ;
+---------------+-------------+------------+--------------+---------------------+----------+
; Minimum Slack ; Required th ; Actual th  ; From         ; To                  ; To Clock ;
+---------------+-------------+------------+--------------+---------------------+----------+
; N/A           ; None        ; -4.358 ns  ; right_btn    ; human_col[0]        ; clk      ;
; N/A           ; None        ; -4.359 ns  ; right_btn    ; human_col[1]        ; clk      ;
; N/A           ; None        ; -4.360 ns  ; right_btn    ; human_col[2]        ; clk      ;
; N/A           ; None        ; -4.360 ns  ; right_btn    ; human_col[3]        ; clk      ;
; N/A           ; None        ; -5.242 ns  ; right_btn    ; human_col[4]        ; clk      ;
; N/A           ; None        ; -5.311 ns  ; function_btn ; screen_state.0000   ; clk      ;
; N/A           ; None        ; -5.312 ns  ; function_btn ; screen_state.0101   ; clk      ;
; N/A           ; None        ; -5.360 ns  ; function_btn ; za_warudo           ; clk      ;
; N/A           ; None        ; -5.499 ns  ; function_btn ; screen_state.0001   ; clk      ;
; N/A           ; None        ; -5.837 ns  ; right_btn    ; game_mode[1]        ; clk      ;
; N/A           ; None        ; -6.727 ns  ; function_btn ; LCD_state.0011      ; clk      ;
; N/A           ; None        ; -6.728 ns  ; function_btn ; LCD_state.0100      ; clk      ;
; N/A           ; None        ; -6.729 ns  ; function_btn ; LCD_state.0101      ; clk      ;
; N/A           ; None        ; -6.730 ns  ; function_btn ; LCD_state.0010      ; clk      ;
; N/A           ; None        ; -6.736 ns  ; function_btn ; LCD_state.0000      ; clk      ;
; N/A           ; None        ; -6.744 ns  ; function_btn ; za_warudo_cc[2]     ; clk      ;
; N/A           ; None        ; -6.744 ns  ; function_btn ; za_warudo_cc[3]     ; clk      ;
; N/A           ; None        ; -6.744 ns  ; function_btn ; za_warudo_cc[12]    ; clk      ;
; N/A           ; None        ; -6.744 ns  ; function_btn ; za_warudo_cc[13]    ; clk      ;
; N/A           ; None        ; -6.744 ns  ; function_btn ; za_warudo_cc[14]    ; clk      ;
; N/A           ; None        ; -6.744 ns  ; function_btn ; za_warudo_cc[15]    ; clk      ;
; N/A           ; None        ; -6.846 ns  ; function_btn ; screen_state.0100   ; clk      ;
; N/A           ; None        ; -7.168 ns  ; function_btn ; za_warudo_cc[1]     ; clk      ;
; N/A           ; None        ; -7.168 ns  ; function_btn ; za_warudo_cc[6]     ; clk      ;
; N/A           ; None        ; -7.168 ns  ; function_btn ; za_warudo_cc[7]     ; clk      ;
; N/A           ; None        ; -7.168 ns  ; function_btn ; za_warudo_cc[8]     ; clk      ;
; N/A           ; None        ; -7.168 ns  ; function_btn ; za_warudo_cc[9]     ; clk      ;
; N/A           ; None        ; -7.168 ns  ; function_btn ; za_warudo_cc[10]    ; clk      ;
; N/A           ; None        ; -7.168 ns  ; function_btn ; za_warudo_cc[11]    ; clk      ;
; N/A           ; None        ; -7.212 ns  ; function_btn ; screen_state.0010   ; clk      ;
; N/A           ; None        ; -7.213 ns  ; function_btn ; screen_state.0011   ; clk      ;
; N/A           ; None        ; -7.425 ns  ; function_btn ; LCD_state.0001      ; clk      ;
; N/A           ; None        ; -7.473 ns  ; function_btn ; za_warudo_cc[4]     ; clk      ;
; N/A           ; None        ; -7.473 ns  ; function_btn ; za_warudo_cc[5]     ; clk      ;
; N/A           ; None        ; -7.481 ns  ; function_btn ; za_warudo_cc[0]     ; clk      ;
; N/A           ; None        ; -7.658 ns  ; left_btn     ; game_mode[1]        ; clk      ;
; N/A           ; None        ; -7.658 ns  ; left_btn     ; game_mode[0]        ; clk      ;
; N/A           ; None        ; -7.679 ns  ; left_btn     ; human_col[0]        ; clk      ;
; N/A           ; None        ; -7.679 ns  ; left_btn     ; human_col[1]        ; clk      ;
; N/A           ; None        ; -7.679 ns  ; left_btn     ; human_col[2]        ; clk      ;
; N/A           ; None        ; -7.679 ns  ; left_btn     ; human_col[3]        ; clk      ;
; N/A           ; None        ; -7.789 ns  ; function_btn ; za_warudo_t[4]      ; clk      ;
; N/A           ; None        ; -7.792 ns  ; function_btn ; za_warudo_t[12]     ; clk      ;
; N/A           ; None        ; -7.990 ns  ; left_btn     ; human_col[4]        ; clk      ;
; N/A           ; None        ; -8.085 ns  ; function_btn ; timer[9]            ; clk      ;
; N/A           ; None        ; -8.097 ns  ; function_btn ; za_warudo_t[0]      ; clk      ;
; N/A           ; None        ; -8.097 ns  ; function_btn ; za_warudo_t[1]      ; clk      ;
; N/A           ; None        ; -8.097 ns  ; function_btn ; za_warudo_t[2]      ; clk      ;
; N/A           ; None        ; -8.097 ns  ; function_btn ; za_warudo_t[3]      ; clk      ;
; N/A           ; None        ; -8.097 ns  ; function_btn ; za_warudo_t[5]      ; clk      ;
; N/A           ; None        ; -8.187 ns  ; function_btn ; za_warudo_t[6]      ; clk      ;
; N/A           ; None        ; -8.187 ns  ; function_btn ; za_warudo_t[7]      ; clk      ;
; N/A           ; None        ; -8.187 ns  ; function_btn ; za_warudo_t[8]      ; clk      ;
; N/A           ; None        ; -8.187 ns  ; function_btn ; za_warudo_t[9]      ; clk      ;
; N/A           ; None        ; -8.187 ns  ; function_btn ; za_warudo_t[10]     ; clk      ;
; N/A           ; None        ; -8.187 ns  ; function_btn ; za_warudo_t[11]     ; clk      ;
; N/A           ; None        ; -8.187 ns  ; function_btn ; za_warudo_t[13]     ; clk      ;
; N/A           ; None        ; -8.187 ns  ; function_btn ; za_warudo_t[14]     ; clk      ;
; N/A           ; None        ; -8.187 ns  ; function_btn ; za_warudo_t[15]     ; clk      ;
; N/A           ; None        ; -8.325 ns  ; function_btn ; drop_knife_limit[5] ; clk      ;
; N/A           ; None        ; -8.528 ns  ; function_btn ; timer[4]            ; clk      ;
; N/A           ; None        ; -8.528 ns  ; function_btn ; timer[8]            ; clk      ;
; N/A           ; None        ; -8.529 ns  ; function_btn ; timer[7]            ; clk      ;
; N/A           ; None        ; -8.529 ns  ; right_btn    ; game_mode[0]        ; clk      ;
; N/A           ; None        ; -8.530 ns  ; function_btn ; timer[6]            ; clk      ;
; N/A           ; None        ; -8.530 ns  ; function_btn ; timer[3]            ; clk      ;
; N/A           ; None        ; -8.531 ns  ; function_btn ; timer[5]            ; clk      ;
; N/A           ; None        ; -8.532 ns  ; function_btn ; timer[2]            ; clk      ;
; N/A           ; None        ; -8.533 ns  ; function_btn ; timer[1]            ; clk      ;
; N/A           ; None        ; -8.533 ns  ; function_btn ; timer[0]            ; clk      ;
; N/A           ; None        ; -8.849 ns  ; function_btn ; game_t[0]           ; clk      ;
; N/A           ; None        ; -8.849 ns  ; function_btn ; game_t[1]           ; clk      ;
; N/A           ; None        ; -8.849 ns  ; function_btn ; game_t[2]           ; clk      ;
; N/A           ; None        ; -8.849 ns  ; function_btn ; game_t[3]           ; clk      ;
; N/A           ; None        ; -8.849 ns  ; function_btn ; game_t[5]           ; clk      ;
; N/A           ; None        ; -8.849 ns  ; function_btn ; game_t[6]           ; clk      ;
; N/A           ; None        ; -8.849 ns  ; function_btn ; game_t[7]           ; clk      ;
; N/A           ; None        ; -8.849 ns  ; function_btn ; game_t[9]           ; clk      ;
; N/A           ; None        ; -8.849 ns  ; function_btn ; game_t[11]          ; clk      ;
; N/A           ; None        ; -8.937 ns  ; left_btn     ; LCD_state.0011      ; clk      ;
; N/A           ; None        ; -8.938 ns  ; left_btn     ; LCD_state.0100      ; clk      ;
; N/A           ; None        ; -8.939 ns  ; left_btn     ; LCD_state.0101      ; clk      ;
; N/A           ; None        ; -8.940 ns  ; left_btn     ; LCD_state.0010      ; clk      ;
; N/A           ; None        ; -9.112 ns  ; left_btn     ; LCD_state.0000      ; clk      ;
; N/A           ; None        ; -9.146 ns  ; function_btn ; drop_knife_limit[8] ; clk      ;
; N/A           ; None        ; -9.146 ns  ; function_btn ; drop_knife_limit[7] ; clk      ;
; N/A           ; None        ; -9.147 ns  ; function_btn ; game_t[4]           ; clk      ;
; N/A           ; None        ; -9.488 ns  ; function_btn ; game_t[10]          ; clk      ;
; N/A           ; None        ; -9.488 ns  ; function_btn ; game_t[12]          ; clk      ;
; N/A           ; None        ; -9.488 ns  ; function_btn ; game_t[13]          ; clk      ;
; N/A           ; None        ; -9.488 ns  ; function_btn ; game_t[14]          ; clk      ;
; N/A           ; None        ; -9.488 ns  ; function_btn ; game_t[15]          ; clk      ;
; N/A           ; None        ; -9.590 ns  ; function_btn ; drop_knife_t[9]     ; clk      ;
; N/A           ; None        ; -9.590 ns  ; function_btn ; drop_knife_t[8]     ; clk      ;
; N/A           ; None        ; -9.590 ns  ; function_btn ; drop_knife_t[10]    ; clk      ;
; N/A           ; None        ; -9.590 ns  ; function_btn ; drop_knife_t[11]    ; clk      ;
; N/A           ; None        ; -9.590 ns  ; function_btn ; drop_knife_t[12]    ; clk      ;
; N/A           ; None        ; -9.590 ns  ; function_btn ; drop_knife_t[13]    ; clk      ;
; N/A           ; None        ; -9.590 ns  ; function_btn ; drop_knife_t[14]    ; clk      ;
; N/A           ; None        ; -9.590 ns  ; function_btn ; drop_knife_t[15]    ; clk      ;
; N/A           ; None        ; -9.635 ns  ; left_btn     ; LCD_state.0001      ; clk      ;
; N/A           ; None        ; -9.805 ns  ; right_btn    ; LCD_state.0011      ; clk      ;
; N/A           ; None        ; -9.806 ns  ; right_btn    ; LCD_state.0100      ; clk      ;
; N/A           ; None        ; -9.807 ns  ; right_btn    ; LCD_state.0101      ; clk      ;
; N/A           ; None        ; -9.808 ns  ; right_btn    ; LCD_state.0010      ; clk      ;
; N/A           ; None        ; -9.813 ns  ; function_btn ; game_mode[1]        ; clk      ;
; N/A           ; None        ; -9.813 ns  ; function_btn ; game_mode[0]        ; clk      ;
; N/A           ; None        ; -9.891 ns  ; function_btn ; drop_knife_t[7]     ; clk      ;
; N/A           ; None        ; -9.891 ns  ; function_btn ; drop_knife_t[6]     ; clk      ;
; N/A           ; None        ; -9.891 ns  ; function_btn ; drop_knife_t[2]     ; clk      ;
; N/A           ; None        ; -9.891 ns  ; function_btn ; drop_knife_t[5]     ; clk      ;
; N/A           ; None        ; -9.891 ns  ; function_btn ; drop_knife_t[4]     ; clk      ;
; N/A           ; None        ; -9.891 ns  ; function_btn ; drop_knife_t[3]     ; clk      ;
; N/A           ; None        ; -9.891 ns  ; function_btn ; drop_knife_t[1]     ; clk      ;
; N/A           ; None        ; -9.891 ns  ; function_btn ; drop_knife_t[0]     ; clk      ;
; N/A           ; None        ; -9.915 ns  ; function_btn ; game_t[8]           ; clk      ;
; N/A           ; None        ; -9.980 ns  ; right_btn    ; LCD_state.0000      ; clk      ;
; N/A           ; None        ; -10.084 ns ; function_btn ; human_col[0]        ; clk      ;
; N/A           ; None        ; -10.084 ns ; function_btn ; human_col[1]        ; clk      ;
; N/A           ; None        ; -10.084 ns ; function_btn ; human_col[2]        ; clk      ;
; N/A           ; None        ; -10.084 ns ; function_btn ; human_col[3]        ; clk      ;
; N/A           ; None        ; -10.395 ns ; function_btn ; human_col[4]        ; clk      ;
; N/A           ; None        ; -10.503 ns ; right_btn    ; LCD_state.0001      ; clk      ;
+---------------+-------------+------------+--------------+---------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Web Edition
    Info: Processing started: Mon Dec 14 18:17:07 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Verilog_Final -c Verilog_Final --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "screen_col[0]$latch" is a latch
    Warning: Node "screen_col[1]$latch" is a latch
    Warning: Node "screen_col[2]$latch" is a latch
    Warning: Node "screen_col[3]$latch" is a latch
    Warning: Node "screen_col[4]$latch" is a latch
    Warning: Node "screen_col[5]$latch" is a latch
    Warning: Node "screen_col[6]$latch" is a latch
    Warning: Node "screen_col[7]$latch" is a latch
    Warning: Node "screen_col[8]$latch" is a latch
    Warning: Node "screen_col[9]$latch" is a latch
    Warning: Node "screen_col[10]$latch" is a latch
    Warning: Node "screen_col[11]$latch" is a latch
    Warning: Node "screen_col[12]$latch" is a latch
    Warning: Node "screen_col[13]$latch" is a latch
    Warning: Node "screen_col[14]$latch" is a latch
    Warning: Node "screen_col[15]$latch" is a latch
    Warning: Node "screen_col[16]$latch" is a latch
    Warning: Node "screen_col[17]$latch" is a latch
    Warning: Node "screen_col[18]$latch" is a latch
    Warning: Node "screen_col[19]$latch" is a latch
    Warning: Node "screen_col[20]$latch" is a latch
    Warning: Node "screen_col[21]$latch" is a latch
    Warning: Node "screen_col[22]$latch" is a latch
    Warning: Node "screen_col[23]$latch" is a latch
    Warning: Node "screen_col[24]$latch" is a latch
    Warning: Node "screen_col[25]$latch" is a latch
    Warning: Node "screen_col[26]$latch" is a latch
    Warning: Node "screen_col[27]$latch" is a latch
    Warning: Node "screen_col[28]$latch" is a latch
    Warning: Node "screen_col[29]$latch" is a latch
    Warning: Node "screen_col[30]$latch" is a latch
    Warning: Node "screen_col[31]$latch" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 52 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "Selector503~2" as buffer
    Info: Detected gated clock "comb~3" as buffer
    Info: Detected gated clock "Equal130~0" as buffer
    Info: Detected gated clock "Equal126~2" as buffer
    Info: Detected gated clock "Equal126~1" as buffer
    Info: Detected gated clock "Equal123~0" as buffer
    Info: Detected gated clock "Equal118~2" as buffer
    Info: Detected gated clock "Equal120~3" as buffer
    Info: Detected gated clock "Equal122~0" as buffer
    Info: Detected gated clock "Equal120~2" as buffer
    Info: Detected gated clock "Selector564~2" as buffer
    Info: Detected gated clock "Equal121~0" as buffer
    Info: Detected gated clock "Equal120~1" as buffer
    Info: Detected gated clock "Equal120~0" as buffer
    Info: Detected gated clock "Equal128~0" as buffer
    Info: Detected gated clock "Equal127~1" as buffer
    Info: Detected gated clock "Equal131~0" as buffer
    Info: Detected gated clock "Equal126~0" as buffer
    Info: Detected gated clock "Equal129~0" as buffer
    Info: Detected gated clock "Equal127~0" as buffer
    Info: Detected gated clock "Equal117~8" as buffer
    Info: Detected gated clock "Equal117~7" as buffer
    Info: Detected gated clock "Equal117~9" as buffer
    Info: Detected gated clock "Equal125~0" as buffer
    Info: Detected gated clock "Equal124~0" as buffer
    Info: Detected gated clock "Equal119~1" as buffer
    Info: Detected gated clock "Equal117~6" as buffer
    Info: Detected gated clock "comb~4" as buffer
    Info: Detected gated clock "Equal117~5" as buffer
    Info: Detected gated clock "Equal117~4" as buffer
    Info: Detected gated clock "Equal118~1" as buffer
    Info: Detected gated clock "Equal118~0" as buffer
    Info: Detected gated clock "Equal119~0" as buffer
    Info: Detected ripple clock "screen_row[15]~reg0" as buffer
    Info: Detected ripple clock "screen_row[14]~reg0" as buffer
    Info: Detected ripple clock "screen_row[13]~reg0" as buffer
    Info: Detected ripple clock "screen_row[12]~reg0" as buffer
    Info: Detected ripple clock "screen_row[11]~reg0" as buffer
    Info: Detected ripple clock "screen_row[10]~reg0" as buffer
    Info: Detected ripple clock "screen_row[9]~reg0" as buffer
    Info: Detected ripple clock "screen_row[8]~reg0" as buffer
    Info: Detected ripple clock "screen_row[7]~reg0" as buffer
    Info: Detected ripple clock "screen_row[6]~reg0" as buffer
    Info: Detected ripple clock "screen_row[5]~reg0" as buffer
    Info: Detected ripple clock "screen_row[4]~reg0" as buffer
    Info: Detected ripple clock "screen_row[3]~reg0" as buffer
    Info: Detected ripple clock "screen_row[2]~reg0" as buffer
    Info: Detected ripple clock "screen_row[1]~reg0" as buffer
    Info: Detected gated clock "Equal1~0" as buffer
    Info: Detected ripple clock "screen_row[0]~reg0" as buffer
    Info: Detected ripple clock "screen_state.0101" as buffer
    Info: Detected ripple clock "screen_state.0100" as buffer
Info: Clock "clk" has Internal fmax of 39.22 MHz between source register "LFSR_5bit:M1|D123456789[5]" and destination register "screen_state.0011" (period= 25.494 ns)
    Info: + Longest register to register delay is 18.249 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X12_Y8_N4; Fanout = 3; REG Node = 'LFSR_5bit:M1|D123456789[5]'
        Info: 2: + IC(0.793 ns) + CELL(0.114 ns) = 0.907 ns; Loc. = LC_X13_Y8_N2; Fanout = 3; COMB Node = 'LFSR_5bit:M1|easy_t'
        Info: 3: + IC(0.182 ns) + CELL(0.114 ns) = 1.203 ns; Loc. = LC_X13_Y8_N3; Fanout = 10; COMB Node = 'knife~2380'
        Info: 4: + IC(0.182 ns) + CELL(0.114 ns) = 1.499 ns; Loc. = LC_X13_Y8_N4; Fanout = 11; COMB Node = 'knife~2403'
        Info: 5: + IC(0.340 ns) + CELL(0.114 ns) = 1.953 ns; Loc. = LC_X13_Y8_N5; Fanout = 11; COMB Node = 'knife~2425'
        Info: 6: + IC(0.428 ns) + CELL(0.114 ns) = 2.495 ns; Loc. = LC_X13_Y8_N7; Fanout = 9; COMB Node = 'knife~2445'
        Info: 7: + IC(1.704 ns) + CELL(0.114 ns) = 4.313 ns; Loc. = LC_X12_Y3_N1; Fanout = 8; COMB Node = 'knife~2469'
        Info: 8: + IC(0.451 ns) + CELL(0.114 ns) = 4.878 ns; Loc. = LC_X12_Y3_N6; Fanout = 14; COMB Node = 'Equal94~2'
        Info: 9: + IC(0.715 ns) + CELL(0.590 ns) = 6.183 ns; Loc. = LC_X11_Y3_N2; Fanout = 2; COMB Node = 'Equal99~0'
        Info: 10: + IC(1.156 ns) + CELL(0.292 ns) = 7.631 ns; Loc. = LC_X13_Y3_N3; Fanout = 1; COMB Node = 'screen_state~802'
        Info: 11: + IC(0.182 ns) + CELL(0.114 ns) = 7.927 ns; Loc. = LC_X13_Y3_N4; Fanout = 3; COMB Node = 'screen_state~805'
        Info: 12: + IC(0.422 ns) + CELL(0.442 ns) = 8.791 ns; Loc. = LC_X13_Y3_N5; Fanout = 2; COMB Node = 'screen_state~810'
        Info: 13: + IC(0.415 ns) + CELL(0.114 ns) = 9.320 ns; Loc. = LC_X13_Y3_N8; Fanout = 4; COMB Node = 'screen_state~811'
        Info: 14: + IC(2.182 ns) + CELL(0.114 ns) = 11.616 ns; Loc. = LC_X14_Y12_N6; Fanout = 3; COMB Node = 'screen_state~812'
        Info: 15: + IC(0.447 ns) + CELL(0.114 ns) = 12.177 ns; Loc. = LC_X14_Y12_N0; Fanout = 3; COMB Node = 'screen_state~813'
        Info: 16: + IC(0.182 ns) + CELL(0.114 ns) = 12.473 ns; Loc. = LC_X14_Y12_N1; Fanout = 3; COMB Node = 'screen_state~814'
        Info: 17: + IC(1.580 ns) + CELL(0.114 ns) = 14.167 ns; Loc. = LC_X9_Y10_N4; Fanout = 2; COMB Node = 'Selector406~32'
        Info: 18: + IC(0.340 ns) + CELL(0.114 ns) = 14.621 ns; Loc. = LC_X9_Y10_N5; Fanout = 2; COMB Node = 'Selector406~33'
        Info: 19: + IC(1.238 ns) + CELL(0.114 ns) = 15.973 ns; Loc. = LC_X9_Y9_N5; Fanout = 1; COMB Node = 'screen_state~836'
        Info: 20: + IC(1.243 ns) + CELL(0.292 ns) = 17.508 ns; Loc. = LC_X10_Y8_N6; Fanout = 2; COMB Node = 'Selector399~0'
        Info: 21: + IC(0.432 ns) + CELL(0.309 ns) = 18.249 ns; Loc. = LC_X10_Y8_N1; Fanout = 11; REG Node = 'screen_state.0011'
        Info: Total cell delay = 3.635 ns ( 19.92 % )
        Info: Total interconnect delay = 14.614 ns ( 80.08 % )
    Info: - Smallest clock skew is -6.984 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.903 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 266; CLK Node = 'clk'
            Info: 2: + IC(0.723 ns) + CELL(0.711 ns) = 2.903 ns; Loc. = LC_X10_Y8_N1; Fanout = 11; REG Node = 'screen_state.0011'
            Info: Total cell delay = 2.180 ns ( 75.09 % )
            Info: Total interconnect delay = 0.723 ns ( 24.91 % )
        Info: - Longest clock path from clock "clk" to source register is 9.887 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 266; CLK Node = 'clk'
            Info: 2: + IC(0.774 ns) + CELL(0.935 ns) = 3.178 ns; Loc. = LC_X7_Y14_N1; Fanout = 6; REG Node = 'screen_row[15]~reg0'
            Info: 3: + IC(0.767 ns) + CELL(0.590 ns) = 4.535 ns; Loc. = LC_X6_Y14_N6; Fanout = 10; COMB Node = 'comb~3'
            Info: 4: + IC(4.641 ns) + CELL(0.711 ns) = 9.887 ns; Loc. = LC_X12_Y8_N4; Fanout = 3; REG Node = 'LFSR_5bit:M1|D123456789[5]'
            Info: Total cell delay = 3.705 ns ( 37.47 % )
            Info: Total interconnect delay = 6.182 ns ( 62.53 % )
    Info: + Micro clock to output delay of source is 0.224 ns
    Info: + Micro setup delay of destination is 0.037 ns
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "screen_state.0100" and destination pin or register "screen_col[16]$latch" for clock "clk" (Hold time is 10.4 ns)
    Info: + Largest clock skew is 12.909 ns
        Info: + Longest clock path from clock "clk" to destination register is 15.811 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 266; CLK Node = 'clk'
            Info: 2: + IC(0.774 ns) + CELL(0.935 ns) = 3.178 ns; Loc. = LC_X7_Y14_N1; Fanout = 6; REG Node = 'screen_row[15]~reg0'
            Info: 3: + IC(0.562 ns) + CELL(0.590 ns) = 4.330 ns; Loc. = LC_X7_Y14_N3; Fanout = 4; COMB Node = 'comb~4'
            Info: 4: + IC(1.122 ns) + CELL(0.292 ns) = 5.744 ns; Loc. = LC_X5_Y14_N5; Fanout = 3; COMB Node = 'Equal127~0'
            Info: 5: + IC(0.799 ns) + CELL(0.292 ns) = 6.835 ns; Loc. = LC_X4_Y14_N3; Fanout = 10; COMB Node = 'Equal128~0'
            Info: 6: + IC(0.402 ns) + CELL(0.442 ns) = 7.679 ns; Loc. = LC_X4_Y14_N1; Fanout = 20; COMB Node = 'Selector532~0'
            Info: 7: + IC(1.518 ns) + CELL(0.292 ns) = 9.489 ns; Loc. = LC_X9_Y14_N7; Fanout = 5; COMB Node = 'WideOr59~0'
            Info: 8: + IC(0.182 ns) + CELL(0.114 ns) = 9.785 ns; Loc. = LC_X9_Y14_N8; Fanout = 1; COMB Node = 'WideOr59~1'
            Info: 9: + IC(0.182 ns) + CELL(0.114 ns) = 10.081 ns; Loc. = LC_X9_Y14_N9; Fanout = 27; COMB Node = 'WideNor0'
            Info: 10: + IC(1.286 ns) + CELL(0.114 ns) = 11.481 ns; Loc. = LC_X8_Y10_N9; Fanout = 32; COMB Node = 'Selector503~2'
            Info: 11: + IC(4.038 ns) + CELL(0.292 ns) = 15.811 ns; Loc. = LC_X7_Y8_N4; Fanout = 1; REG Node = 'screen_col[16]$latch'
            Info: Total cell delay = 4.946 ns ( 31.28 % )
            Info: Total interconnect delay = 10.865 ns ( 68.72 % )
        Info: - Shortest clock path from clock "clk" to source register is 2.902 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 266; CLK Node = 'clk'
            Info: 2: + IC(0.722 ns) + CELL(0.711 ns) = 2.902 ns; Loc. = LC_X8_Y9_N4; Fanout = 6; REG Node = 'screen_state.0100'
            Info: Total cell delay = 2.180 ns ( 75.12 % )
            Info: Total interconnect delay = 0.722 ns ( 24.88 % )
    Info: - Micro clock to output delay of source is 0.224 ns
    Info: - Shortest register to register delay is 2.285 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X8_Y9_N4; Fanout = 6; REG Node = 'screen_state.0100'
        Info: 2: + IC(1.325 ns) + CELL(0.114 ns) = 1.439 ns; Loc. = LC_X7_Y8_N0; Fanout = 11; COMB Node = 'Selector559~3'
        Info: 3: + IC(0.436 ns) + CELL(0.114 ns) = 1.989 ns; Loc. = LC_X7_Y8_N3; Fanout = 1; COMB Node = 'Selector555~0'
        Info: 4: + IC(0.182 ns) + CELL(0.114 ns) = 2.285 ns; Loc. = LC_X7_Y8_N4; Fanout = 1; REG Node = 'screen_col[16]$latch'
        Info: Total cell delay = 0.342 ns ( 14.97 % )
        Info: Total interconnect delay = 1.943 ns ( 85.03 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "LCD_state.0001" (data pin = "right_btn", clock pin = "clk") is 17.813 ns
    Info: + Longest pin to register delay is 20.730 ns
        Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_224; Fanout = 12; PIN Node = 'right_btn'
        Info: 2: + IC(7.478 ns) + CELL(0.442 ns) = 9.395 ns; Loc. = LC_X9_Y9_N1; Fanout = 1; COMB Node = 'Selector406~43'
        Info: 3: + IC(0.432 ns) + CELL(0.114 ns) = 9.941 ns; Loc. = LC_X9_Y9_N6; Fanout = 2; COMB Node = 'Selector406~44'
        Info: 4: + IC(1.227 ns) + CELL(0.442 ns) = 11.610 ns; Loc. = LC_X10_Y11_N3; Fanout = 1; COMB Node = 'Selector406~72'
        Info: 5: + IC(1.270 ns) + CELL(0.292 ns) = 13.172 ns; Loc. = LC_X10_Y7_N2; Fanout = 1; COMB Node = 'Selector406~73'
        Info: 6: + IC(0.182 ns) + CELL(0.114 ns) = 13.468 ns; Loc. = LC_X10_Y7_N3; Fanout = 1; COMB Node = 'Selector406~56'
        Info: 7: + IC(0.182 ns) + CELL(0.114 ns) = 13.764 ns; Loc. = LC_X10_Y7_N4; Fanout = 1; COMB Node = 'Selector406~57'
        Info: 8: + IC(0.340 ns) + CELL(0.114 ns) = 14.218 ns; Loc. = LC_X10_Y7_N5; Fanout = 1; COMB Node = 'Selector406~58'
        Info: 9: + IC(0.182 ns) + CELL(0.114 ns) = 14.514 ns; Loc. = LC_X10_Y7_N6; Fanout = 1; COMB Node = 'Selector406~59'
        Info: 10: + IC(0.182 ns) + CELL(0.114 ns) = 14.810 ns; Loc. = LC_X10_Y7_N7; Fanout = 1; COMB Node = 'Selector406~60'
        Info: 11: + IC(0.182 ns) + CELL(0.114 ns) = 15.106 ns; Loc. = LC_X10_Y7_N8; Fanout = 1; COMB Node = 'Selector406~61'
        Info: 12: + IC(0.182 ns) + CELL(0.114 ns) = 15.402 ns; Loc. = LC_X10_Y7_N9; Fanout = 1; COMB Node = 'Selector406~62'
        Info: 13: + IC(1.259 ns) + CELL(0.114 ns) = 16.775 ns; Loc. = LC_X10_Y10_N6; Fanout = 1; COMB Node = 'Selector406~63'
        Info: 14: + IC(0.431 ns) + CELL(0.114 ns) = 17.320 ns; Loc. = LC_X10_Y10_N0; Fanout = 1; COMB Node = 'Selector406~64'
        Info: 15: + IC(0.182 ns) + CELL(0.114 ns) = 17.616 ns; Loc. = LC_X10_Y10_N1; Fanout = 1; COMB Node = 'Selector406~65'
        Info: 16: + IC(0.182 ns) + CELL(0.114 ns) = 17.912 ns; Loc. = LC_X10_Y10_N2; Fanout = 1; COMB Node = 'Selector406~71'
        Info: 17: + IC(0.713 ns) + CELL(0.590 ns) = 19.215 ns; Loc. = LC_X9_Y10_N3; Fanout = 5; COMB Node = 'Selector406~68'
        Info: 18: + IC(1.206 ns) + CELL(0.309 ns) = 20.730 ns; Loc. = LC_X9_Y13_N3; Fanout = 3; REG Node = 'LCD_state.0001'
        Info: Total cell delay = 4.918 ns ( 23.72 % )
        Info: Total interconnect delay = 15.812 ns ( 76.28 % )
    Info: + Micro setup delay of destination is 0.037 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.954 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 266; CLK Node = 'clk'
        Info: 2: + IC(0.774 ns) + CELL(0.711 ns) = 2.954 ns; Loc. = LC_X9_Y13_N3; Fanout = 3; REG Node = 'LCD_state.0001'
        Info: Total cell delay = 2.180 ns ( 73.80 % )
        Info: Total interconnect delay = 0.774 ns ( 26.20 % )
Info: tco from clock "clk" to destination pin "screen_col[15]" through register "screen_col[15]$latch" is 23.272 ns
    Info: + Longest clock path from clock "clk" to source register is 15.885 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 266; CLK Node = 'clk'
        Info: 2: + IC(0.774 ns) + CELL(0.935 ns) = 3.178 ns; Loc. = LC_X7_Y14_N1; Fanout = 6; REG Node = 'screen_row[15]~reg0'
        Info: 3: + IC(0.562 ns) + CELL(0.590 ns) = 4.330 ns; Loc. = LC_X7_Y14_N3; Fanout = 4; COMB Node = 'comb~4'
        Info: 4: + IC(1.122 ns) + CELL(0.292 ns) = 5.744 ns; Loc. = LC_X5_Y14_N5; Fanout = 3; COMB Node = 'Equal127~0'
        Info: 5: + IC(0.799 ns) + CELL(0.292 ns) = 6.835 ns; Loc. = LC_X4_Y14_N3; Fanout = 10; COMB Node = 'Equal128~0'
        Info: 6: + IC(0.402 ns) + CELL(0.442 ns) = 7.679 ns; Loc. = LC_X4_Y14_N1; Fanout = 20; COMB Node = 'Selector532~0'
        Info: 7: + IC(1.518 ns) + CELL(0.292 ns) = 9.489 ns; Loc. = LC_X9_Y14_N7; Fanout = 5; COMB Node = 'WideOr59~0'
        Info: 8: + IC(0.182 ns) + CELL(0.114 ns) = 9.785 ns; Loc. = LC_X9_Y14_N8; Fanout = 1; COMB Node = 'WideOr59~1'
        Info: 9: + IC(0.182 ns) + CELL(0.114 ns) = 10.081 ns; Loc. = LC_X9_Y14_N9; Fanout = 27; COMB Node = 'WideNor0'
        Info: 10: + IC(1.286 ns) + CELL(0.114 ns) = 11.481 ns; Loc. = LC_X8_Y10_N9; Fanout = 32; COMB Node = 'Selector503~2'
        Info: 11: + IC(4.112 ns) + CELL(0.292 ns) = 15.885 ns; Loc. = LC_X29_Y14_N5; Fanout = 1; REG Node = 'screen_col[15]$latch'
        Info: Total cell delay = 4.946 ns ( 31.14 % )
        Info: Total interconnect delay = 10.939 ns ( 68.86 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 7.387 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X29_Y14_N5; Fanout = 1; REG Node = 'screen_col[15]$latch'
        Info: 2: + IC(5.263 ns) + CELL(2.124 ns) = 7.387 ns; Loc. = PIN_43; Fanout = 0; PIN Node = 'screen_col[15]'
        Info: Total cell delay = 2.124 ns ( 28.75 % )
        Info: Total interconnect delay = 5.263 ns ( 71.25 % )
Info: th for register "human_col[0]" (data pin = "right_btn", clock pin = "clk") is -4.358 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.954 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 266; CLK Node = 'clk'
        Info: 2: + IC(0.774 ns) + CELL(0.711 ns) = 2.954 ns; Loc. = LC_X8_Y16_N2; Fanout = 129; REG Node = 'human_col[0]'
        Info: Total cell delay = 2.180 ns ( 73.80 % )
        Info: Total interconnect delay = 0.774 ns ( 26.20 % )
    Info: + Micro hold delay of destination is 0.015 ns
    Info: - Shortest pin to register delay is 7.327 ns
        Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_224; Fanout = 12; PIN Node = 'right_btn'
        Info: 2: + IC(5.543 ns) + CELL(0.309 ns) = 7.327 ns; Loc. = LC_X8_Y16_N2; Fanout = 129; REG Node = 'human_col[0]'
        Info: Total cell delay = 1.784 ns ( 24.35 % )
        Info: Total interconnect delay = 5.543 ns ( 75.65 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 36 warnings
    Info: Peak virtual memory: 205 megabytes
    Info: Processing ended: Mon Dec 14 18:17:08 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


