# 誤植一覧

既知の誤植を列挙します。
タイポやフォント周りのミスがいくつか見つかっており、ご迷惑をおかけしています。

|修正状況 |ページ|場所          |誤  |正  |
|:--------|:-----|:-------------|:---|:---|
|2刷で修正|29    |5番目の回路図 |電池が2つ含まれる|電池を1つに修正|
|2刷で修正|42    |上から12行目  |関数みなせます|関数とみなせます|
|未修正   |42    |脚注          |14.2節を参照|14.3節を参照|
|2刷で修正|61    |下から2行目   |向き判断|向きを判断|
|2刷で修正|71    |下から7行目   |存在しないことです。。|存在しないことです。|
|2刷で修正|83    |上側のコード  |`z`(2箇所)|`?`に修正|
|2刷で修正|88    |コードコメント|`p = (~p) | r`|`p = p ? 1'b0 : 1'b1`|
|未修正   |88    |脚注          |入力ポートなの方程式の|入力ポートなので方程式の|
|2刷で修正|91    |表内の2,3列目 |0の色(濃い赤)|薄い赤に修正|
|3刷で修正|104   |下から4行目   |`D`のフォント|通常のフォントに修正|
|2刷で修正|105   |脚注          |導出される議論|導出される。議論|
|3刷で修正|116   |脚注          |考慮しない真の|考慮しないと真の|
|2刷で修正|117   |脚注          |規約分解|既約分解|
|2刷で修正|128   |コードコメント|8-10行目を選択|8-11行目を選択|
|2刷で修正|129   |下から7行目   |またこれは ... 使用しています。|削除|
|未修正   |129   |コード12行目  |右図の左側のパーツ|右図の右側のパーツ|
|2刷で修正|141   |表の5行目     |8bit|1bit|
|3刷で修正|146   |上から8行目   |`int`型なのです|`int`型なのです。|
|2刷で修正|147   |上から4行目   |これらは7個の例は|これら7個の例は|
|2刷で修正|151   |脚注          |使える。。|使える。|
|3刷で修正|151   |コード        |`Q <= D`, `Q <= '0`|3,4行目を逆にする|
|3刷で修正|177   |回路図        |rom|ram|
|3刷で修正|184   |下から3行目   |と書くのは ... 見てみます|フォントを修正|
|3刷で修正|184   |下側のコード  |上4行のフォント|赤と青のボールド体に修正|
|3刷で修正|191   |上から9行目   |`MDV`|`MOV`|
|2刷で修正|198   |上から4行目   |`e`のフォント|ボールド体に修正|
|2刷で修正|198   |下から4行目   |`j={...}`|`j=[...]`|
|3刷で修正|202   |上から5行目   |Probabilitic|Probabilistic|
|2刷で修正|204   |上から12行目  |クラス分類で分類|クラス分類|

その他、3刷で以下のように本書全体の形式を変更しました。

* 本文中のシングルクォーテーション`'`のフォントを等幅に変更
* SystemVerilogのmとVの間の空白を除去
* 「詳細は付録を参照」のような文言を「詳細は付録1.6を参照」のように書き換え
* 参考文献を加筆修正 (共立出版社から「SystemVerilog入門--設計・仕様・検証のためのハードウェア記述言語」という書籍が新発売されたことを追記)
* ソースコード内の説明文について、`// hogehoge`の形式と`← hogehoge`の形式が入り混じっていたのを統一

### 誤植の報告

下記リンクの誤植の報告のGet startedボタンから、投稿をお願いします。

<https://github.com/amane-uehara/cpubook/issues/new/choose>
