Analysis & Synthesis report for lab05
Tue Mar 13 10:38:31 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis RAM Summary
  9. Analysis & Synthesis IP Cores Summary
 10. State Machine - |lab05|sym_button:BTS1|y_present
 11. State Machine - |lab05|sym_button:BTS0|y_present
 12. User-Specified and Inferred Latches
 13. Registers Removed During Synthesis
 14. General Register Statistics
 15. Multiplexer Restructuring Statistics (Restructuring Performed)
 16. Source assignments for rom_memory:ROM6413|altsyncram:altsyncram_component|altsyncram_8881:auto_generated
 17. Parameter Settings for User Entity Instance: rom_memory:ROM6413|altsyncram:altsyncram_component
 18. altsyncram Parameter Settings by Entity Instance
 19. Port Connectivity Checks: "bcd_conversor:RDATA0"
 20. Port Connectivity Checks: "fifo:FIFOFIFO|registrador:REG0|FFD:FF0"
 21. Port Connectivity Checks: "fifo:FIFOFIFO|registrador:REG0|FFD:FF1"
 22. Port Connectivity Checks: "fifo:FIFOFIFO|registrador:REG0|FFD:FF2"
 23. Port Connectivity Checks: "fifo:FIFOFIFO|registrador:REG0|FFD:FF3"
 24. Port Connectivity Checks: "fifo:FIFOFIFO|registrador:REG0|FFD:FF4"
 25. Port Connectivity Checks: "fifo:FIFOFIFO|registrador:REG0|FFD:FF5"
 26. Port Connectivity Checks: "fifo:FIFOFIFO|registrador:REG0|FFD:FF6"
 27. Port Connectivity Checks: "fifo:FIFOFIFO|registrador:REG0|FFD:FF7"
 28. Port Connectivity Checks: "fifo:FIFOFIFO|registrador:REG0|FFD:FF8"
 29. Port Connectivity Checks: "fifo:FIFOFIFO|registrador:REG0|FFD:FF9"
 30. Port Connectivity Checks: "fifo:FIFOFIFO|registrador:REG0|FFD:FF10"
 31. Port Connectivity Checks: "fifo:FIFOFIFO|registrador:REG0|FFD:FF11"
 32. Port Connectivity Checks: "fifo:FIFOFIFO|registrador:REG0|FFD:FF12"
 33. Port Connectivity Checks: "fifo:FIFOFIFO|in_reg:LOGICA_REG15"
 34. Port Connectivity Checks: "fifo:FIFOFIFO|select_mux_rom:SELECT_WRRD|reg4bits:SAVECONT|FFD:FF0"
 35. Port Connectivity Checks: "fifo:FIFOFIFO|select_mux_rom:SELECT_WRRD|reg4bits:SAVECONT|FFD:FF1"
 36. Port Connectivity Checks: "fifo:FIFOFIFO|select_mux_rom:SELECT_WRRD|reg4bits:SAVECONT|FFD:FF2"
 37. Port Connectivity Checks: "fifo:FIFOFIFO|select_mux_rom:SELECT_WRRD|reg4bits:SAVECONT|FFD:FF3"
 38. Port Connectivity Checks: "fifo:FIFOFIFO|select_mux_rom:SELECT_WRRD|somador4bits:SOMA"
 39. Port Connectivity Checks: "contador6bits:CONTADOR000|FFD:FFD5"
 40. Port Connectivity Checks: "contador6bits:CONTADOR000|FFD:FFD4"
 41. Port Connectivity Checks: "contador6bits:CONTADOR000|FFD:FFD3"
 42. Port Connectivity Checks: "contador6bits:CONTADOR000|FFD:FFD2"
 43. Port Connectivity Checks: "contador6bits:CONTADOR000|FFD:FFD1"
 44. Port Connectivity Checks: "contador6bits:CONTADOR000|FFD:FFD0"
 45. Elapsed Time Per Partition
 46. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                         ;
+------------------------------------+-------------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Tue Mar 13 10:38:30 2018           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; lab05                                           ;
; Top-level Entity Name              ; lab05                                           ;
; Family                             ; Cyclone II                                      ;
; Total logic elements               ; 632                                             ;
;     Total combinational functions  ; 632                                             ;
;     Dedicated logic registers      ; 247                                             ;
; Total registers                    ; 247                                             ;
; Total pins                         ; 82                                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 832                                             ;
; Embedded Multiplier 9-bit elements ; 0                                               ;
; Total PLLs                         ; 0                                               ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP2C35F672C6       ;                    ;
; Top-level entity name                                                      ; lab05              ; lab05              ;
; Family name                                                                ; Cyclone II         ; Cyclone IV GX      ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; Off                ; Off                ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
; Synthesis Seed                                                             ; 1                  ; 1                  ;
+----------------------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                   ;
+----------------------------------+-----------------+----------------------------------+----------------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                        ; File Name with Absolute Path                                                           ; Library ;
+----------------------------------+-----------------+----------------------------------+----------------------------------------------------------------------------------------+---------+
; sym_button.vhd                   ; yes             ; User VHDL File                   ; C:/Users/Camila Barbosa/Documents/Sistemas Digitais/LAB05/sym_button.vhd               ;         ;
; main.vhd                         ; yes             ; User VHDL File                   ; C:/Users/Camila Barbosa/Documents/Sistemas Digitais/LAB05/main.vhd                     ;         ;
; logica_next.vhd                  ; yes             ; User VHDL File                   ; C:/Users/Camila Barbosa/Documents/Sistemas Digitais/LAB05/logica_next.vhd              ;         ;
; FFD.vhd                          ; yes             ; User VHDL File                   ; C:/Users/Camila Barbosa/Documents/Sistemas Digitais/LAB05/FFD.vhd                      ;         ;
; somador_bit.vhd                  ; yes             ; User VHDL File                   ; C:/Users/Camila Barbosa/Documents/Sistemas Digitais/LAB05/somador_bit.vhd              ;         ;
; somador.vhd                      ; yes             ; User VHDL File                   ; C:/Users/Camila Barbosa/Documents/Sistemas Digitais/LAB05/somador.vhd                  ;         ;
; select_mux_rom.vhd               ; yes             ; User VHDL File                   ; C:/Users/Camila Barbosa/Documents/Sistemas Digitais/LAB05/select_mux_rom.vhd           ;         ;
; reg13bits.vhd                    ; yes             ; User VHDL File                   ; C:/Users/Camila Barbosa/Documents/Sistemas Digitais/LAB05/reg13bits.vhd                ;         ;
; reg4bits.vhd                     ; yes             ; User VHDL File                   ; C:/Users/Camila Barbosa/Documents/Sistemas Digitais/LAB05/reg4bits.vhd                 ;         ;
; mux_rom.vhd                      ; yes             ; User VHDL File                   ; C:/Users/Camila Barbosa/Documents/Sistemas Digitais/LAB05/mux_rom.vhd                  ;         ;
; display7seg.vhd                  ; yes             ; User VHDL File                   ; C:/Users/Camila Barbosa/Documents/Sistemas Digitais/LAB05/display7seg.vhd              ;         ;
; contador.vhd                     ; yes             ; User VHDL File                   ; C:/Users/Camila Barbosa/Documents/Sistemas Digitais/LAB05/contador.vhd                 ;         ;
; clock.vhd                        ; yes             ; User VHDL File                   ; C:/Users/Camila Barbosa/Documents/Sistemas Digitais/LAB05/clock.vhd                    ;         ;
; bin_bcd_4digit_conversor.vhd     ; yes             ; User VHDL File                   ; C:/Users/Camila Barbosa/Documents/Sistemas Digitais/LAB05/bin_bcd_4digit_conversor.vhd ;         ;
; bin_bcd_2digit.vhd               ; yes             ; User VHDL File                   ; C:/Users/Camila Barbosa/Documents/Sistemas Digitais/LAB05/bin_bcd_2digit.vhd           ;         ;
; fifo.vhd                         ; yes             ; User VHDL File                   ; C:/Users/Camila Barbosa/Documents/Sistemas Digitais/LAB05/fifo.vhd                     ;         ;
; rom_memory.mif                   ; yes             ; User Memory Initialization File  ; C:/Users/Camila Barbosa/Documents/Sistemas Digitais/LAB05/rom_memory.mif               ;         ;
; rom_memory.vhd                   ; yes             ; User Wizard-Generated File       ; C:/Users/Camila Barbosa/Documents/Sistemas Digitais/LAB05/rom_memory.vhd               ;         ;
; altsyncram.tdf                   ; yes             ; Megafunction                     ; c:/altera/13.0sp1/quartus/libraries/megafunctions/altsyncram.tdf                       ;         ;
; stratix_ram_block.inc            ; yes             ; Megafunction                     ; c:/altera/13.0sp1/quartus/libraries/megafunctions/stratix_ram_block.inc                ;         ;
; lpm_mux.inc                      ; yes             ; Megafunction                     ; c:/altera/13.0sp1/quartus/libraries/megafunctions/lpm_mux.inc                          ;         ;
; lpm_decode.inc                   ; yes             ; Megafunction                     ; c:/altera/13.0sp1/quartus/libraries/megafunctions/lpm_decode.inc                       ;         ;
; aglobal130.inc                   ; yes             ; Megafunction                     ; c:/altera/13.0sp1/quartus/libraries/megafunctions/aglobal130.inc                       ;         ;
; a_rdenreg.inc                    ; yes             ; Megafunction                     ; c:/altera/13.0sp1/quartus/libraries/megafunctions/a_rdenreg.inc                        ;         ;
; altrom.inc                       ; yes             ; Megafunction                     ; c:/altera/13.0sp1/quartus/libraries/megafunctions/altrom.inc                           ;         ;
; altram.inc                       ; yes             ; Megafunction                     ; c:/altera/13.0sp1/quartus/libraries/megafunctions/altram.inc                           ;         ;
; altdpram.inc                     ; yes             ; Megafunction                     ; c:/altera/13.0sp1/quartus/libraries/megafunctions/altdpram.inc                         ;         ;
; db/altsyncram_8881.tdf           ; yes             ; Auto-Generated Megafunction      ; C:/Users/Camila Barbosa/Documents/Sistemas Digitais/LAB05/db/altsyncram_8881.tdf       ;         ;
+----------------------------------+-----------------+----------------------------------+----------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                      ;
+---------------------------------------------+--------------------+
; Resource                                    ; Usage              ;
+---------------------------------------------+--------------------+
; Estimated Total logic elements              ; 632                ;
;                                             ;                    ;
; Total combinational functions               ; 632                ;
; Logic element usage by number of LUT inputs ;                    ;
;     -- 4 input functions                    ; 534                ;
;     -- 3 input functions                    ; 59                 ;
;     -- <=2 input functions                  ; 39                 ;
;                                             ;                    ;
; Logic elements by mode                      ;                    ;
;     -- normal mode                          ; 609                ;
;     -- arithmetic mode                      ; 23                 ;
;                                             ;                    ;
; Total registers                             ; 247                ;
;     -- Dedicated logic registers            ; 247                ;
;     -- I/O registers                        ; 0                  ;
;                                             ;                    ;
; I/O pins                                    ; 82                 ;
; Total memory bits                           ; 832                ;
; Embedded Multiplier 9-bit elements          ; 0                  ;
; Maximum fan-out node                        ; clkDiv:CLOCK000|ax ;
; Maximum fan-out                             ; 236                ;
; Total fan-out                               ; 3890               ;
; Average fan-out                             ; 3.99               ;
+---------------------------------------------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                             ;
+-------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                      ; Library Name ;
+-------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------------------+--------------+
; |lab05                                    ; 632 (0)           ; 247 (0)      ; 832         ; 0            ; 0       ; 0         ; 82   ; 0            ; |lab05                                                                                   ; work         ;
;    |bcd2_conversor:OUTCONTADOR0|          ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|bcd2_conversor:OUTCONTADOR0                                                       ; work         ;
;    |bcd_conversor:RDATA0|                 ; 73 (73)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|bcd_conversor:RDATA0                                                              ; work         ;
;    |clkDiv:CLOCK000|                      ; 47 (47)           ; 25 (25)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|clkDiv:CLOCK000                                                                   ; work         ;
;    |contador6bits:CONTADOR000|            ; 7 (4)             ; 6 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|contador6bits:CONTADOR000                                                         ; work         ;
;       |FFD:FFD0|                          ; 1 (1)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|contador6bits:CONTADOR000|FFD:FFD0                                                ; work         ;
;       |FFD:FFD1|                          ; 1 (1)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|contador6bits:CONTADOR000|FFD:FFD1                                                ; work         ;
;       |FFD:FFD2|                          ; 1 (1)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|contador6bits:CONTADOR000|FFD:FFD2                                                ; work         ;
;       |FFD:FFD3|                          ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|contador6bits:CONTADOR000|FFD:FFD3                                                ; work         ;
;       |FFD:FFD4|                          ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|contador6bits:CONTADOR000|FFD:FFD4                                                ; work         ;
;       |FFD:FFD5|                          ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|contador6bits:CONTADOR000|FFD:FFD5                                                ; work         ;
;    |display:HEX00|                        ; 74 (74)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|display:HEX00                                                                     ; work         ;
;    |display:HEX01|                        ; 76 (76)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|display:HEX01                                                                     ; work         ;
;    |display:HEX02|                        ; 37 (37)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|display:HEX02                                                                     ; work         ;
;    |display:HEX03|                        ; 41 (41)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|display:HEX03                                                                     ; work         ;
;    |display:HEX04|                        ; 17 (17)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|display:HEX04                                                                     ; work         ;
;    |display:HEX05|                        ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|display:HEX05                                                                     ; work         ;
;    |fifo:FIFOFIFO|                        ; 239 (1)           ; 212 (0)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO                                                                     ; work         ;
;       |in_reg:LOGICA_REG0|                ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|in_reg:LOGICA_REG0                                                  ; work         ;
;       |in_reg:LOGICA_REG10|               ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|in_reg:LOGICA_REG10                                                 ; work         ;
;       |in_reg:LOGICA_REG11|               ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|in_reg:LOGICA_REG11                                                 ; work         ;
;       |in_reg:LOGICA_REG12|               ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|in_reg:LOGICA_REG12                                                 ; work         ;
;       |in_reg:LOGICA_REG13|               ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|in_reg:LOGICA_REG13                                                 ; work         ;
;       |in_reg:LOGICA_REG14|               ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|in_reg:LOGICA_REG14                                                 ; work         ;
;       |in_reg:LOGICA_REG15|               ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|in_reg:LOGICA_REG15                                                 ; work         ;
;       |in_reg:LOGICA_REG1|                ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|in_reg:LOGICA_REG1                                                  ; work         ;
;       |in_reg:LOGICA_REG2|                ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|in_reg:LOGICA_REG2                                                  ; work         ;
;       |in_reg:LOGICA_REG3|                ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|in_reg:LOGICA_REG3                                                  ; work         ;
;       |in_reg:LOGICA_REG4|                ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|in_reg:LOGICA_REG4                                                  ; work         ;
;       |in_reg:LOGICA_REG5|                ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|in_reg:LOGICA_REG5                                                  ; work         ;
;       |in_reg:LOGICA_REG6|                ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|in_reg:LOGICA_REG6                                                  ; work         ;
;       |in_reg:LOGICA_REG7|                ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|in_reg:LOGICA_REG7                                                  ; work         ;
;       |in_reg:LOGICA_REG8|                ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|in_reg:LOGICA_REG8                                                  ; work         ;
;       |in_reg:LOGICA_REG9|                ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|in_reg:LOGICA_REG9                                                  ; work         ;
;       |mux_rom:MUX_WRRD|                  ; 17 (17)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|mux_rom:MUX_WRRD                                                    ; work         ;
;       |registrador:REG0|                  ; 0 (0)             ; 13 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG0                                                    ; work         ;
;          |FFD:FF0|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG0|FFD:FF0                                            ; work         ;
;          |FFD:FF10|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG0|FFD:FF10                                           ; work         ;
;          |FFD:FF11|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG0|FFD:FF11                                           ; work         ;
;          |FFD:FF12|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG0|FFD:FF12                                           ; work         ;
;          |FFD:FF1|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG0|FFD:FF1                                            ; work         ;
;          |FFD:FF2|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG0|FFD:FF2                                            ; work         ;
;          |FFD:FF3|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG0|FFD:FF3                                            ; work         ;
;          |FFD:FF4|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG0|FFD:FF4                                            ; work         ;
;          |FFD:FF5|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG0|FFD:FF5                                            ; work         ;
;          |FFD:FF6|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG0|FFD:FF6                                            ; work         ;
;          |FFD:FF7|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG0|FFD:FF7                                            ; work         ;
;          |FFD:FF8|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG0|FFD:FF8                                            ; work         ;
;          |FFD:FF9|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG0|FFD:FF9                                            ; work         ;
;       |registrador:REG10|                 ; 0 (0)             ; 13 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG10                                                   ; work         ;
;          |FFD:FF0|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG10|FFD:FF0                                           ; work         ;
;          |FFD:FF10|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG10|FFD:FF10                                          ; work         ;
;          |FFD:FF11|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG10|FFD:FF11                                          ; work         ;
;          |FFD:FF12|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG10|FFD:FF12                                          ; work         ;
;          |FFD:FF1|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG10|FFD:FF1                                           ; work         ;
;          |FFD:FF2|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG10|FFD:FF2                                           ; work         ;
;          |FFD:FF3|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG10|FFD:FF3                                           ; work         ;
;          |FFD:FF4|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG10|FFD:FF4                                           ; work         ;
;          |FFD:FF5|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG10|FFD:FF5                                           ; work         ;
;          |FFD:FF6|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG10|FFD:FF6                                           ; work         ;
;          |FFD:FF7|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG10|FFD:FF7                                           ; work         ;
;          |FFD:FF8|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG10|FFD:FF8                                           ; work         ;
;          |FFD:FF9|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG10|FFD:FF9                                           ; work         ;
;       |registrador:REG11|                 ; 0 (0)             ; 13 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG11                                                   ; work         ;
;          |FFD:FF0|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG11|FFD:FF0                                           ; work         ;
;          |FFD:FF10|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG11|FFD:FF10                                          ; work         ;
;          |FFD:FF11|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG11|FFD:FF11                                          ; work         ;
;          |FFD:FF12|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG11|FFD:FF12                                          ; work         ;
;          |FFD:FF1|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG11|FFD:FF1                                           ; work         ;
;          |FFD:FF2|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG11|FFD:FF2                                           ; work         ;
;          |FFD:FF3|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG11|FFD:FF3                                           ; work         ;
;          |FFD:FF4|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG11|FFD:FF4                                           ; work         ;
;          |FFD:FF5|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG11|FFD:FF5                                           ; work         ;
;          |FFD:FF6|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG11|FFD:FF6                                           ; work         ;
;          |FFD:FF7|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG11|FFD:FF7                                           ; work         ;
;          |FFD:FF8|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG11|FFD:FF8                                           ; work         ;
;          |FFD:FF9|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG11|FFD:FF9                                           ; work         ;
;       |registrador:REG12|                 ; 0 (0)             ; 13 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG12                                                   ; work         ;
;          |FFD:FF0|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG12|FFD:FF0                                           ; work         ;
;          |FFD:FF10|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG12|FFD:FF10                                          ; work         ;
;          |FFD:FF11|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG12|FFD:FF11                                          ; work         ;
;          |FFD:FF12|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG12|FFD:FF12                                          ; work         ;
;          |FFD:FF1|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG12|FFD:FF1                                           ; work         ;
;          |FFD:FF2|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG12|FFD:FF2                                           ; work         ;
;          |FFD:FF3|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG12|FFD:FF3                                           ; work         ;
;          |FFD:FF4|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG12|FFD:FF4                                           ; work         ;
;          |FFD:FF5|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG12|FFD:FF5                                           ; work         ;
;          |FFD:FF6|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG12|FFD:FF6                                           ; work         ;
;          |FFD:FF7|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG12|FFD:FF7                                           ; work         ;
;          |FFD:FF8|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG12|FFD:FF8                                           ; work         ;
;          |FFD:FF9|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG12|FFD:FF9                                           ; work         ;
;       |registrador:REG13|                 ; 0 (0)             ; 13 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG13                                                   ; work         ;
;          |FFD:FF0|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG13|FFD:FF0                                           ; work         ;
;          |FFD:FF10|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG13|FFD:FF10                                          ; work         ;
;          |FFD:FF11|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG13|FFD:FF11                                          ; work         ;
;          |FFD:FF12|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG13|FFD:FF12                                          ; work         ;
;          |FFD:FF1|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG13|FFD:FF1                                           ; work         ;
;          |FFD:FF2|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG13|FFD:FF2                                           ; work         ;
;          |FFD:FF3|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG13|FFD:FF3                                           ; work         ;
;          |FFD:FF4|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG13|FFD:FF4                                           ; work         ;
;          |FFD:FF5|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG13|FFD:FF5                                           ; work         ;
;          |FFD:FF6|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG13|FFD:FF6                                           ; work         ;
;          |FFD:FF7|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG13|FFD:FF7                                           ; work         ;
;          |FFD:FF8|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG13|FFD:FF8                                           ; work         ;
;          |FFD:FF9|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG13|FFD:FF9                                           ; work         ;
;       |registrador:REG14|                 ; 0 (0)             ; 13 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG14                                                   ; work         ;
;          |FFD:FF0|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG14|FFD:FF0                                           ; work         ;
;          |FFD:FF10|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG14|FFD:FF10                                          ; work         ;
;          |FFD:FF11|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG14|FFD:FF11                                          ; work         ;
;          |FFD:FF12|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG14|FFD:FF12                                          ; work         ;
;          |FFD:FF1|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG14|FFD:FF1                                           ; work         ;
;          |FFD:FF2|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG14|FFD:FF2                                           ; work         ;
;          |FFD:FF3|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG14|FFD:FF3                                           ; work         ;
;          |FFD:FF4|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG14|FFD:FF4                                           ; work         ;
;          |FFD:FF5|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG14|FFD:FF5                                           ; work         ;
;          |FFD:FF6|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG14|FFD:FF6                                           ; work         ;
;          |FFD:FF7|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG14|FFD:FF7                                           ; work         ;
;          |FFD:FF8|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG14|FFD:FF8                                           ; work         ;
;          |FFD:FF9|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG14|FFD:FF9                                           ; work         ;
;       |registrador:REG15|                 ; 0 (0)             ; 13 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG15                                                   ; work         ;
;          |FFD:FF0|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG15|FFD:FF0                                           ; work         ;
;          |FFD:FF10|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG15|FFD:FF10                                          ; work         ;
;          |FFD:FF11|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG15|FFD:FF11                                          ; work         ;
;          |FFD:FF12|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG15|FFD:FF12                                          ; work         ;
;          |FFD:FF1|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG15|FFD:FF1                                           ; work         ;
;          |FFD:FF2|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG15|FFD:FF2                                           ; work         ;
;          |FFD:FF3|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG15|FFD:FF3                                           ; work         ;
;          |FFD:FF4|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG15|FFD:FF4                                           ; work         ;
;          |FFD:FF5|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG15|FFD:FF5                                           ; work         ;
;          |FFD:FF6|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG15|FFD:FF6                                           ; work         ;
;          |FFD:FF7|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG15|FFD:FF7                                           ; work         ;
;          |FFD:FF8|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG15|FFD:FF8                                           ; work         ;
;          |FFD:FF9|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG15|FFD:FF9                                           ; work         ;
;       |registrador:REG1|                  ; 0 (0)             ; 13 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG1                                                    ; work         ;
;          |FFD:FF0|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG1|FFD:FF0                                            ; work         ;
;          |FFD:FF10|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG1|FFD:FF10                                           ; work         ;
;          |FFD:FF11|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG1|FFD:FF11                                           ; work         ;
;          |FFD:FF12|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG1|FFD:FF12                                           ; work         ;
;          |FFD:FF1|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG1|FFD:FF1                                            ; work         ;
;          |FFD:FF2|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG1|FFD:FF2                                            ; work         ;
;          |FFD:FF3|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG1|FFD:FF3                                            ; work         ;
;          |FFD:FF4|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG1|FFD:FF4                                            ; work         ;
;          |FFD:FF5|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG1|FFD:FF5                                            ; work         ;
;          |FFD:FF6|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG1|FFD:FF6                                            ; work         ;
;          |FFD:FF7|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG1|FFD:FF7                                            ; work         ;
;          |FFD:FF8|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG1|FFD:FF8                                            ; work         ;
;          |FFD:FF9|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG1|FFD:FF9                                            ; work         ;
;       |registrador:REG2|                  ; 0 (0)             ; 13 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG2                                                    ; work         ;
;          |FFD:FF0|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG2|FFD:FF0                                            ; work         ;
;          |FFD:FF10|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG2|FFD:FF10                                           ; work         ;
;          |FFD:FF11|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG2|FFD:FF11                                           ; work         ;
;          |FFD:FF12|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG2|FFD:FF12                                           ; work         ;
;          |FFD:FF1|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG2|FFD:FF1                                            ; work         ;
;          |FFD:FF2|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG2|FFD:FF2                                            ; work         ;
;          |FFD:FF3|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG2|FFD:FF3                                            ; work         ;
;          |FFD:FF4|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG2|FFD:FF4                                            ; work         ;
;          |FFD:FF5|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG2|FFD:FF5                                            ; work         ;
;          |FFD:FF6|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG2|FFD:FF6                                            ; work         ;
;          |FFD:FF7|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG2|FFD:FF7                                            ; work         ;
;          |FFD:FF8|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG2|FFD:FF8                                            ; work         ;
;          |FFD:FF9|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG2|FFD:FF9                                            ; work         ;
;       |registrador:REG3|                  ; 0 (0)             ; 13 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG3                                                    ; work         ;
;          |FFD:FF0|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG3|FFD:FF0                                            ; work         ;
;          |FFD:FF10|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG3|FFD:FF10                                           ; work         ;
;          |FFD:FF11|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG3|FFD:FF11                                           ; work         ;
;          |FFD:FF12|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG3|FFD:FF12                                           ; work         ;
;          |FFD:FF1|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG3|FFD:FF1                                            ; work         ;
;          |FFD:FF2|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG3|FFD:FF2                                            ; work         ;
;          |FFD:FF3|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG3|FFD:FF3                                            ; work         ;
;          |FFD:FF4|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG3|FFD:FF4                                            ; work         ;
;          |FFD:FF5|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG3|FFD:FF5                                            ; work         ;
;          |FFD:FF6|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG3|FFD:FF6                                            ; work         ;
;          |FFD:FF7|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG3|FFD:FF7                                            ; work         ;
;          |FFD:FF8|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG3|FFD:FF8                                            ; work         ;
;          |FFD:FF9|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG3|FFD:FF9                                            ; work         ;
;       |registrador:REG4|                  ; 0 (0)             ; 13 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG4                                                    ; work         ;
;          |FFD:FF0|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG4|FFD:FF0                                            ; work         ;
;          |FFD:FF10|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG4|FFD:FF10                                           ; work         ;
;          |FFD:FF11|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG4|FFD:FF11                                           ; work         ;
;          |FFD:FF12|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG4|FFD:FF12                                           ; work         ;
;          |FFD:FF1|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG4|FFD:FF1                                            ; work         ;
;          |FFD:FF2|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG4|FFD:FF2                                            ; work         ;
;          |FFD:FF3|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG4|FFD:FF3                                            ; work         ;
;          |FFD:FF4|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG4|FFD:FF4                                            ; work         ;
;          |FFD:FF5|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG4|FFD:FF5                                            ; work         ;
;          |FFD:FF6|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG4|FFD:FF6                                            ; work         ;
;          |FFD:FF7|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG4|FFD:FF7                                            ; work         ;
;          |FFD:FF8|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG4|FFD:FF8                                            ; work         ;
;          |FFD:FF9|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG4|FFD:FF9                                            ; work         ;
;       |registrador:REG5|                  ; 0 (0)             ; 13 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG5                                                    ; work         ;
;          |FFD:FF0|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG5|FFD:FF0                                            ; work         ;
;          |FFD:FF10|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG5|FFD:FF10                                           ; work         ;
;          |FFD:FF11|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG5|FFD:FF11                                           ; work         ;
;          |FFD:FF12|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG5|FFD:FF12                                           ; work         ;
;          |FFD:FF1|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG5|FFD:FF1                                            ; work         ;
;          |FFD:FF2|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG5|FFD:FF2                                            ; work         ;
;          |FFD:FF3|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG5|FFD:FF3                                            ; work         ;
;          |FFD:FF4|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG5|FFD:FF4                                            ; work         ;
;          |FFD:FF5|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG5|FFD:FF5                                            ; work         ;
;          |FFD:FF6|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG5|FFD:FF6                                            ; work         ;
;          |FFD:FF7|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG5|FFD:FF7                                            ; work         ;
;          |FFD:FF8|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG5|FFD:FF8                                            ; work         ;
;          |FFD:FF9|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG5|FFD:FF9                                            ; work         ;
;       |registrador:REG6|                  ; 0 (0)             ; 13 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG6                                                    ; work         ;
;          |FFD:FF0|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG6|FFD:FF0                                            ; work         ;
;          |FFD:FF10|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG6|FFD:FF10                                           ; work         ;
;          |FFD:FF11|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG6|FFD:FF11                                           ; work         ;
;          |FFD:FF12|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG6|FFD:FF12                                           ; work         ;
;          |FFD:FF1|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG6|FFD:FF1                                            ; work         ;
;          |FFD:FF2|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG6|FFD:FF2                                            ; work         ;
;          |FFD:FF3|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG6|FFD:FF3                                            ; work         ;
;          |FFD:FF4|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG6|FFD:FF4                                            ; work         ;
;          |FFD:FF5|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG6|FFD:FF5                                            ; work         ;
;          |FFD:FF6|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG6|FFD:FF6                                            ; work         ;
;          |FFD:FF7|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG6|FFD:FF7                                            ; work         ;
;          |FFD:FF8|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG6|FFD:FF8                                            ; work         ;
;          |FFD:FF9|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG6|FFD:FF9                                            ; work         ;
;       |registrador:REG7|                  ; 0 (0)             ; 13 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG7                                                    ; work         ;
;          |FFD:FF0|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG7|FFD:FF0                                            ; work         ;
;          |FFD:FF10|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG7|FFD:FF10                                           ; work         ;
;          |FFD:FF11|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG7|FFD:FF11                                           ; work         ;
;          |FFD:FF12|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG7|FFD:FF12                                           ; work         ;
;          |FFD:FF1|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG7|FFD:FF1                                            ; work         ;
;          |FFD:FF2|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG7|FFD:FF2                                            ; work         ;
;          |FFD:FF3|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG7|FFD:FF3                                            ; work         ;
;          |FFD:FF4|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG7|FFD:FF4                                            ; work         ;
;          |FFD:FF5|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG7|FFD:FF5                                            ; work         ;
;          |FFD:FF6|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG7|FFD:FF6                                            ; work         ;
;          |FFD:FF7|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG7|FFD:FF7                                            ; work         ;
;          |FFD:FF8|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG7|FFD:FF8                                            ; work         ;
;          |FFD:FF9|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG7|FFD:FF9                                            ; work         ;
;       |registrador:REG8|                  ; 0 (0)             ; 13 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG8                                                    ; work         ;
;          |FFD:FF0|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG8|FFD:FF0                                            ; work         ;
;          |FFD:FF10|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG8|FFD:FF10                                           ; work         ;
;          |FFD:FF11|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG8|FFD:FF11                                           ; work         ;
;          |FFD:FF12|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG8|FFD:FF12                                           ; work         ;
;          |FFD:FF1|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG8|FFD:FF1                                            ; work         ;
;          |FFD:FF2|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG8|FFD:FF2                                            ; work         ;
;          |FFD:FF3|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG8|FFD:FF3                                            ; work         ;
;          |FFD:FF4|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG8|FFD:FF4                                            ; work         ;
;          |FFD:FF5|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG8|FFD:FF5                                            ; work         ;
;          |FFD:FF6|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG8|FFD:FF6                                            ; work         ;
;          |FFD:FF7|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG8|FFD:FF7                                            ; work         ;
;          |FFD:FF8|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG8|FFD:FF8                                            ; work         ;
;          |FFD:FF9|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG8|FFD:FF9                                            ; work         ;
;       |registrador:REG9|                  ; 0 (0)             ; 13 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG9                                                    ; work         ;
;          |FFD:FF0|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG9|FFD:FF0                                            ; work         ;
;          |FFD:FF10|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG9|FFD:FF10                                           ; work         ;
;          |FFD:FF11|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG9|FFD:FF11                                           ; work         ;
;          |FFD:FF12|                       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG9|FFD:FF12                                           ; work         ;
;          |FFD:FF1|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG9|FFD:FF1                                            ; work         ;
;          |FFD:FF2|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG9|FFD:FF2                                            ; work         ;
;          |FFD:FF3|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG9|FFD:FF3                                            ; work         ;
;          |FFD:FF4|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG9|FFD:FF4                                            ; work         ;
;          |FFD:FF5|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG9|FFD:FF5                                            ; work         ;
;          |FFD:FF6|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG9|FFD:FF6                                            ; work         ;
;          |FFD:FF7|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG9|FFD:FF7                                            ; work         ;
;          |FFD:FF8|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG9|FFD:FF8                                            ; work         ;
;          |FFD:FF9|                        ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|registrador:REG9|FFD:FF9                                            ; work         ;
;       |select_mux_rom:SELECT_WRRD|        ; 13 (7)            ; 4 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|select_mux_rom:SELECT_WRRD                                          ; work         ;
;          |reg4bits:SAVECONT|              ; 1 (0)             ; 4 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|select_mux_rom:SELECT_WRRD|reg4bits:SAVECONT                        ; work         ;
;             |FFD:FF0|                     ; 1 (1)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|select_mux_rom:SELECT_WRRD|reg4bits:SAVECONT|FFD:FF0                ; work         ;
;             |FFD:FF1|                     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|select_mux_rom:SELECT_WRRD|reg4bits:SAVECONT|FFD:FF1                ; work         ;
;             |FFD:FF2|                     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|select_mux_rom:SELECT_WRRD|reg4bits:SAVECONT|FFD:FF2                ; work         ;
;             |FFD:FF3|                     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|select_mux_rom:SELECT_WRRD|reg4bits:SAVECONT|FFD:FF3                ; work         ;
;          |somador4bits:SOMA|              ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|select_mux_rom:SELECT_WRRD|somador4bits:SOMA                        ; work         ;
;             |somador_bit:SOMA2|           ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|select_mux_rom:SELECT_WRRD|somador4bits:SOMA|somador_bit:SOMA2      ; work         ;
;             |somador_bit:SOMA3|           ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|select_mux_rom:SELECT_WRRD|somador4bits:SOMA|somador_bit:SOMA3      ; work         ;
;             |somador_bit:SOMA4|           ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|fifo:FIFOFIFO|select_mux_rom:SELECT_WRRD|somador4bits:SOMA|somador_bit:SOMA4      ; work         ;
;    |rom_memory:ROM6413|                   ; 0 (0)             ; 0 (0)        ; 832         ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|rom_memory:ROM6413                                                                ; work         ;
;       |altsyncram:altsyncram_component|   ; 0 (0)             ; 0 (0)        ; 832         ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|rom_memory:ROM6413|altsyncram:altsyncram_component                                ; work         ;
;          |altsyncram_8881:auto_generated| ; 0 (0)             ; 0 (0)        ; 832         ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|rom_memory:ROM6413|altsyncram:altsyncram_component|altsyncram_8881:auto_generated ; work         ;
;    |sym_button:BTS0|                      ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|sym_button:BTS0                                                                   ; work         ;
;    |sym_button:BTS1|                      ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |lab05|sym_button:BTS1                                                                   ; work         ;
+-------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+------+----------------+
; Name                                                                                         ; Type ; Mode ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size ; MIF            ;
+----------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+------+----------------+
; rom_memory:ROM6413|altsyncram:altsyncram_component|altsyncram_8881:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; 64           ; 13           ; --           ; --           ; 832  ; rom_memory.mif ;
+----------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+------+----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                                                                                ;
+--------+--------------+---------+--------------+--------------+---------------------------+--------------------------------------------------------------------------+
; Vendor ; IP Core Name ; Version ; Release Date ; License Type ; Entity Instance           ; IP Include File                                                          ;
+--------+--------------+---------+--------------+--------------+---------------------------+--------------------------------------------------------------------------+
; Altera ; ROM: 1-PORT  ; 13.0    ; N/A          ; N/A          ; |lab05|rom_memory:ROM6413 ; C:/Users/Camila Barbosa/Documents/Sistemas Digitais/LAB05/rom_memory.vhd ;
+--------+--------------+---------+--------------+--------------+---------------------------+--------------------------------------------------------------------------+


Encoding Type:  One-Hot
+-------------------------------------------------------+
; State Machine - |lab05|sym_button:BTS1|y_present      ;
+-------------+-------------+-------------+-------------+
; Name        ; y_present.c ; y_present.b ; y_present.a ;
+-------------+-------------+-------------+-------------+
; y_present.a ; 0           ; 0           ; 0           ;
; y_present.b ; 0           ; 1           ; 1           ;
; y_present.c ; 1           ; 0           ; 1           ;
+-------------+-------------+-------------+-------------+


Encoding Type:  One-Hot
+-------------------------------------------------------+
; State Machine - |lab05|sym_button:BTS0|y_present      ;
+-------------+-------------+-------------+-------------+
; Name        ; y_present.c ; y_present.b ; y_present.a ;
+-------------+-------------+-------------+-------------+
; y_present.a ; 0           ; 0           ; 0           ;
; y_present.b ; 0           ; 1           ; 1           ;
; y_present.c ; 1           ; 0           ; 1           ;
+-------------+-------------+-------------+-------------+


+---------------------------------------------------------------------------------------------------+
; User-Specified and Inferred Latches                                                               ;
+----------------------------------------------------+---------------------+------------------------+
; Latch Name                                         ; Latch Enable Signal ; Free of Timing Hazards ;
+----------------------------------------------------+---------------------+------------------------+
; fifo:FIFOFIFO|select_mux_rom:SELECT_WRRD|cont[0]   ; GND                 ; yes                    ;
; fifo:FIFOFIFO|select_mux_rom:SELECT_WRRD|cont[1]   ; GND                 ; yes                    ;
; fifo:FIFOFIFO|select_mux_rom:SELECT_WRRD|cont[2]   ; GND                 ; yes                    ;
; fifo:FIFOFIFO|select_mux_rom:SELECT_WRRD|cont[3]   ; GND                 ; yes                    ;
; Number of user-specified and inferred latches = 4  ;                     ;                        ;
+----------------------------------------------------+---------------------+------------------------+
Note: All latches listed above may not be present at the end of synthesis due to various synthesis optimizations.


+------------------------------------------------------------+
; Registers Removed During Synthesis                         ;
+---------------------------------------+--------------------+
; Register name                         ; Reason for Removal ;
+---------------------------------------+--------------------+
; sym_button:BTS1|y_present.c           ; Lost fanout        ;
; sym_button:BTS0|y_present.c           ; Lost fanout        ;
; Total Number of Removed Registers = 2 ;                    ;
+---------------------------------------+--------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 247   ;
; Number of registers using Synchronous Clear  ; 13    ;
; Number of registers using Synchronous Load   ; 195   ;
; Number of registers using Asynchronous Clear ; 222   ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 215   ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                 ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                       ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------------------+
; 3:1                ; 195 bits  ; 390 LEs       ; 195 LEs              ; 195 LEs                ; Yes        ; |lab05|fifo:FIFOFIFO|registrador:REG1|FFD:FF0|qS ;
; 64:1               ; 2 bits    ; 84 LEs        ; 64 LEs               ; 20 LEs                 ; No         ; |lab05|display:HEX04|outt[6]                     ;
; 128:1              ; 2 bits    ; 170 LEs       ; 130 LEs              ; 40 LEs                 ; No         ; |lab05|display:HEX02|outt[6]                     ;
; 256:1              ; 2 bits    ; 340 LEs       ; 242 LEs              ; 98 LEs                 ; No         ; |lab05|display:HEX00|outt[4]                     ;
; 256:1              ; 2 bits    ; 340 LEs       ; 242 LEs              ; 98 LEs                 ; No         ; |lab05|display:HEX01|outt[4]                     ;
; 256:1              ; 2 bits    ; 340 LEs       ; 68 LEs               ; 272 LEs                ; No         ; |lab05|display:HEX03|outt[6]                     ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Source assignments for rom_memory:ROM6413|altsyncram:altsyncram_component|altsyncram_8881:auto_generated ;
+---------------------------------+--------------------+------+--------------------------------------------+
; Assignment                      ; Value              ; From ; To                                         ;
+---------------------------------+--------------------+------+--------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                          ;
+---------------------------------+--------------------+------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: rom_memory:ROM6413|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+-------------------------------------+
; Parameter Name                     ; Value                ; Type                                ;
+------------------------------------+----------------------+-------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                             ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                          ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                        ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                        ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                      ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                             ;
; OPERATION_MODE                     ; ROM                  ; Untyped                             ;
; WIDTH_A                            ; 13                   ; Signed Integer                      ;
; WIDTHAD_A                          ; 6                    ; Signed Integer                      ;
; NUMWORDS_A                         ; 64                   ; Signed Integer                      ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                             ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                             ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                             ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                             ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                             ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                             ;
; WIDTH_B                            ; 1                    ; Untyped                             ;
; WIDTHAD_B                          ; 1                    ; Untyped                             ;
; NUMWORDS_B                         ; 1                    ; Untyped                             ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                             ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                             ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                             ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                             ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                             ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                             ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                             ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                             ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                             ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                             ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                             ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                             ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                      ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                             ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                             ;
; BYTE_SIZE                          ; 8                    ; Untyped                             ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                             ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                             ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                             ;
; INIT_FILE                          ; rom_memory.mif       ; Untyped                             ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                             ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                             ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                             ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                             ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                             ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                             ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                             ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                             ;
; ENABLE_ECC                         ; FALSE                ; Untyped                             ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                             ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                             ;
; DEVICE_FAMILY                      ; Cyclone II           ; Untyped                             ;
; CBXI_PARAMETER                     ; altsyncram_8881      ; Untyped                             ;
+------------------------------------+----------------------+-------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------+
; altsyncram Parameter Settings by Entity Instance                                               ;
+-------------------------------------------+----------------------------------------------------+
; Name                                      ; Value                                              ;
+-------------------------------------------+----------------------------------------------------+
; Number of entity instances                ; 1                                                  ;
; Entity Instance                           ; rom_memory:ROM6413|altsyncram:altsyncram_component ;
;     -- OPERATION_MODE                     ; ROM                                                ;
;     -- WIDTH_A                            ; 13                                                 ;
;     -- NUMWORDS_A                         ; 64                                                 ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                       ;
;     -- WIDTH_B                            ; 1                                                  ;
;     -- NUMWORDS_B                         ; 1                                                  ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                             ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                       ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                               ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                          ;
+-------------------------------------------+----------------------------------------------------+


+--------------------------------------------------+
; Port Connectivity Checks: "bcd_conversor:RDATA0" ;
+------------+-------+----------+------------------+
; Port       ; Type  ; Severity ; Details          ;
+------------+-------+----------+------------------+
; binary[13] ; Input ; Info     ; Stuck at GND     ;
+------------+-------+----------+------------------+


+--------------------------------------------------------------------+
; Port Connectivity Checks: "fifo:FIFOFIFO|registrador:REG0|FFD:FF0" ;
+------+-------+----------+------------------------------------------+
; Port ; Type  ; Severity ; Details                                  ;
+------+-------+----------+------------------------------------------+
; p    ; Input ; Info     ; Stuck at VCC                             ;
+------+-------+----------+------------------------------------------+


+--------------------------------------------------------------------+
; Port Connectivity Checks: "fifo:FIFOFIFO|registrador:REG0|FFD:FF1" ;
+------+-------+----------+------------------------------------------+
; Port ; Type  ; Severity ; Details                                  ;
+------+-------+----------+------------------------------------------+
; p    ; Input ; Info     ; Stuck at VCC                             ;
+------+-------+----------+------------------------------------------+


+--------------------------------------------------------------------+
; Port Connectivity Checks: "fifo:FIFOFIFO|registrador:REG0|FFD:FF2" ;
+------+-------+----------+------------------------------------------+
; Port ; Type  ; Severity ; Details                                  ;
+------+-------+----------+------------------------------------------+
; p    ; Input ; Info     ; Stuck at VCC                             ;
+------+-------+----------+------------------------------------------+


+--------------------------------------------------------------------+
; Port Connectivity Checks: "fifo:FIFOFIFO|registrador:REG0|FFD:FF3" ;
+------+-------+----------+------------------------------------------+
; Port ; Type  ; Severity ; Details                                  ;
+------+-------+----------+------------------------------------------+
; p    ; Input ; Info     ; Stuck at VCC                             ;
+------+-------+----------+------------------------------------------+


+--------------------------------------------------------------------+
; Port Connectivity Checks: "fifo:FIFOFIFO|registrador:REG0|FFD:FF4" ;
+------+-------+----------+------------------------------------------+
; Port ; Type  ; Severity ; Details                                  ;
+------+-------+----------+------------------------------------------+
; p    ; Input ; Info     ; Stuck at VCC                             ;
+------+-------+----------+------------------------------------------+


+--------------------------------------------------------------------+
; Port Connectivity Checks: "fifo:FIFOFIFO|registrador:REG0|FFD:FF5" ;
+------+-------+----------+------------------------------------------+
; Port ; Type  ; Severity ; Details                                  ;
+------+-------+----------+------------------------------------------+
; p    ; Input ; Info     ; Stuck at VCC                             ;
+------+-------+----------+------------------------------------------+


+--------------------------------------------------------------------+
; Port Connectivity Checks: "fifo:FIFOFIFO|registrador:REG0|FFD:FF6" ;
+------+-------+----------+------------------------------------------+
; Port ; Type  ; Severity ; Details                                  ;
+------+-------+----------+------------------------------------------+
; p    ; Input ; Info     ; Stuck at VCC                             ;
+------+-------+----------+------------------------------------------+


+--------------------------------------------------------------------+
; Port Connectivity Checks: "fifo:FIFOFIFO|registrador:REG0|FFD:FF7" ;
+------+-------+----------+------------------------------------------+
; Port ; Type  ; Severity ; Details                                  ;
+------+-------+----------+------------------------------------------+
; p    ; Input ; Info     ; Stuck at VCC                             ;
+------+-------+----------+------------------------------------------+


+--------------------------------------------------------------------+
; Port Connectivity Checks: "fifo:FIFOFIFO|registrador:REG0|FFD:FF8" ;
+------+-------+----------+------------------------------------------+
; Port ; Type  ; Severity ; Details                                  ;
+------+-------+----------+------------------------------------------+
; p    ; Input ; Info     ; Stuck at VCC                             ;
+------+-------+----------+------------------------------------------+


+--------------------------------------------------------------------+
; Port Connectivity Checks: "fifo:FIFOFIFO|registrador:REG0|FFD:FF9" ;
+------+-------+----------+------------------------------------------+
; Port ; Type  ; Severity ; Details                                  ;
+------+-------+----------+------------------------------------------+
; p    ; Input ; Info     ; Stuck at VCC                             ;
+------+-------+----------+------------------------------------------+


+---------------------------------------------------------------------+
; Port Connectivity Checks: "fifo:FIFOFIFO|registrador:REG0|FFD:FF10" ;
+------+-------+----------+-------------------------------------------+
; Port ; Type  ; Severity ; Details                                   ;
+------+-------+----------+-------------------------------------------+
; p    ; Input ; Info     ; Stuck at VCC                              ;
+------+-------+----------+-------------------------------------------+


+---------------------------------------------------------------------+
; Port Connectivity Checks: "fifo:FIFOFIFO|registrador:REG0|FFD:FF11" ;
+------+-------+----------+-------------------------------------------+
; Port ; Type  ; Severity ; Details                                   ;
+------+-------+----------+-------------------------------------------+
; p    ; Input ; Info     ; Stuck at VCC                              ;
+------+-------+----------+-------------------------------------------+


+---------------------------------------------------------------------+
; Port Connectivity Checks: "fifo:FIFOFIFO|registrador:REG0|FFD:FF12" ;
+------+-------+----------+-------------------------------------------+
; Port ; Type  ; Severity ; Details                                   ;
+------+-------+----------+-------------------------------------------+
; p    ; Input ; Info     ; Stuck at VCC                              ;
+------+-------+----------+-------------------------------------------+


+---------------------------------------------------------------+
; Port Connectivity Checks: "fifo:FIFOFIFO|in_reg:LOGICA_REG15" ;
+------------+-------+----------+-------------------------------+
; Port       ; Type  ; Severity ; Details                       ;
+------------+-------+----------+-------------------------------+
; next_value ; Input ; Info     ; Stuck at GND                  ;
+------------+-------+----------+-------------------------------+


+------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "fifo:FIFOFIFO|select_mux_rom:SELECT_WRRD|reg4bits:SAVECONT|FFD:FF0" ;
+------+-------+----------+----------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                              ;
+------+-------+----------+----------------------------------------------------------------------+
; p    ; Input ; Info     ; Stuck at VCC                                                         ;
+------+-------+----------+----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "fifo:FIFOFIFO|select_mux_rom:SELECT_WRRD|reg4bits:SAVECONT|FFD:FF1" ;
+------+-------+----------+----------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                              ;
+------+-------+----------+----------------------------------------------------------------------+
; p    ; Input ; Info     ; Stuck at VCC                                                         ;
+------+-------+----------+----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "fifo:FIFOFIFO|select_mux_rom:SELECT_WRRD|reg4bits:SAVECONT|FFD:FF2" ;
+------+-------+----------+----------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                              ;
+------+-------+----------+----------------------------------------------------------------------+
; p    ; Input ; Info     ; Stuck at VCC                                                         ;
+------+-------+----------+----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "fifo:FIFOFIFO|select_mux_rom:SELECT_WRRD|reg4bits:SAVECONT|FFD:FF3" ;
+------+-------+----------+----------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                              ;
+------+-------+----------+----------------------------------------------------------------------+
; p    ; Input ; Info     ; Stuck at VCC                                                         ;
+------+-------+----------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "fifo:FIFOFIFO|select_mux_rom:SELECT_WRRD|somador4bits:SOMA"                         ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; cin  ; Input  ; Info     ; Stuck at GND                                                                        ;
; cout ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------+
; Port Connectivity Checks: "contador6bits:CONTADOR000|FFD:FFD5" ;
+------+-------+----------+--------------------------------------+
; Port ; Type  ; Severity ; Details                              ;
+------+-------+----------+--------------------------------------+
; p    ; Input ; Info     ; Stuck at VCC                         ;
+------+-------+----------+--------------------------------------+


+----------------------------------------------------------------+
; Port Connectivity Checks: "contador6bits:CONTADOR000|FFD:FFD4" ;
+------+-------+----------+--------------------------------------+
; Port ; Type  ; Severity ; Details                              ;
+------+-------+----------+--------------------------------------+
; p    ; Input ; Info     ; Stuck at VCC                         ;
+------+-------+----------+--------------------------------------+


+----------------------------------------------------------------+
; Port Connectivity Checks: "contador6bits:CONTADOR000|FFD:FFD3" ;
+------+-------+----------+--------------------------------------+
; Port ; Type  ; Severity ; Details                              ;
+------+-------+----------+--------------------------------------+
; p    ; Input ; Info     ; Stuck at VCC                         ;
+------+-------+----------+--------------------------------------+


+----------------------------------------------------------------+
; Port Connectivity Checks: "contador6bits:CONTADOR000|FFD:FFD2" ;
+------+-------+----------+--------------------------------------+
; Port ; Type  ; Severity ; Details                              ;
+------+-------+----------+--------------------------------------+
; p    ; Input ; Info     ; Stuck at VCC                         ;
+------+-------+----------+--------------------------------------+


+----------------------------------------------------------------+
; Port Connectivity Checks: "contador6bits:CONTADOR000|FFD:FFD1" ;
+------+-------+----------+--------------------------------------+
; Port ; Type  ; Severity ; Details                              ;
+------+-------+----------+--------------------------------------+
; p    ; Input ; Info     ; Stuck at VCC                         ;
+------+-------+----------+--------------------------------------+


+----------------------------------------------------------------+
; Port Connectivity Checks: "contador6bits:CONTADOR000|FFD:FFD0" ;
+------+-------+----------+--------------------------------------+
; Port ; Type  ; Severity ; Details                              ;
+------+-------+----------+--------------------------------------+
; p    ; Input ; Info     ; Stuck at VCC                         ;
+------+-------+----------+--------------------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:11     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Analysis & Synthesis
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Mar 13 10:38:15 2018
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off lab05 -c lab05
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (12021): Found 2 design units, including 1 entities, in source file sym_button.vhd
    Info (12022): Found design unit 1: sym_button-button
    Info (12023): Found entity 1: sym_button
Info (12021): Found 2 design units, including 1 entities, in source file main.vhd
    Info (12022): Found design unit 1: lab05-main_fifo
    Info (12023): Found entity 1: lab05
Info (12021): Found 2 design units, including 1 entities, in source file logica_next.vhd
    Info (12022): Found design unit 1: in_reg-logic_in_reg
    Info (12023): Found entity 1: in_reg
Info (12021): Found 2 design units, including 1 entities, in source file ffd.vhd
    Info (12022): Found design unit 1: FFD-ckt
    Info (12023): Found entity 1: FFD
Info (12021): Found 2 design units, including 1 entities, in source file somador_bit.vhd
    Info (12022): Found design unit 1: somador_bit-soma_bit
    Info (12023): Found entity 1: somador_bit
Info (12021): Found 2 design units, including 1 entities, in source file somador.vhd
    Info (12022): Found design unit 1: somador4bits-sum
    Info (12023): Found entity 1: somador4bits
Info (12021): Found 2 design units, including 1 entities, in source file select_mux_rom.vhd
    Info (12022): Found design unit 1: select_mux_rom-wr_rd_sum
    Info (12023): Found entity 1: select_mux_rom
Info (12021): Found 2 design units, including 1 entities, in source file reg13bits.vhd
    Info (12022): Found design unit 1: registrador-reg
    Info (12023): Found entity 1: registrador
Info (12021): Found 2 design units, including 1 entities, in source file reg4bits.vhd
    Info (12022): Found design unit 1: reg4bits-reg
    Info (12023): Found entity 1: reg4bits
Info (12021): Found 2 design units, including 1 entities, in source file mux_rom.vhd
    Info (12022): Found design unit 1: mux_rom-mux
    Info (12023): Found entity 1: mux_rom
Info (12021): Found 2 design units, including 1 entities, in source file display7seg.vhd
    Info (12022): Found design unit 1: display-seg7
    Info (12023): Found entity 1: display
Info (12021): Found 2 design units, including 1 entities, in source file contador.vhd
    Info (12022): Found design unit 1: contador6bits-counter
    Info (12023): Found entity 1: contador6bits
Info (12021): Found 2 design units, including 1 entities, in source file clock.vhd
    Info (12022): Found design unit 1: clkDiv-clock
    Info (12023): Found entity 1: clkDiv
Info (12021): Found 2 design units, including 1 entities, in source file bin_bcd_4digit_conversor.vhd
    Info (12022): Found design unit 1: bcd_conversor-conversor
    Info (12023): Found entity 1: bcd_conversor
Info (12021): Found 2 design units, including 1 entities, in source file bin_bcd_2digit.vhd
    Info (12022): Found design unit 1: bcd2_conversor-conversor2
    Info (12023): Found entity 1: bcd2_conversor
Info (12021): Found 2 design units, including 1 entities, in source file fifo.vhd
    Info (12022): Found design unit 1: fifo-fila
    Info (12023): Found entity 1: fifo
Info (12021): Found 2 design units, including 1 entities, in source file rom_memory.vhd
    Info (12022): Found design unit 1: rom_memory-SYN
    Info (12023): Found entity 1: rom_memory
Info (12127): Elaborating entity "lab05" for the top level hierarchy
Info (12128): Elaborating entity "clkDiv" for hierarchy "clkDiv:CLOCK000"
Info (12128): Elaborating entity "sym_button" for hierarchy "sym_button:BTS0"
Info (12128): Elaborating entity "contador6bits" for hierarchy "contador6bits:CONTADOR000"
Info (12128): Elaborating entity "FFD" for hierarchy "contador6bits:CONTADOR000|FFD:FFD0"
Info (12128): Elaborating entity "rom_memory" for hierarchy "rom_memory:ROM6413"
Info (12128): Elaborating entity "altsyncram" for hierarchy "rom_memory:ROM6413|altsyncram:altsyncram_component"
Info (12130): Elaborated megafunction instantiation "rom_memory:ROM6413|altsyncram:altsyncram_component"
Info (12133): Instantiated megafunction "rom_memory:ROM6413|altsyncram:altsyncram_component" with the following parameter:
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "rom_memory.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone II"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "64"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "widthad_a" = "6"
    Info (12134): Parameter "width_a" = "13"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_8881.tdf
    Info (12023): Found entity 1: altsyncram_8881
Info (12128): Elaborating entity "altsyncram_8881" for hierarchy "rom_memory:ROM6413|altsyncram:altsyncram_component|altsyncram_8881:auto_generated"
Info (12128): Elaborating entity "fifo" for hierarchy "fifo:FIFOFIFO"
Info (12128): Elaborating entity "select_mux_rom" for hierarchy "fifo:FIFOFIFO|select_mux_rom:SELECT_WRRD"
Info (10041): Inferred latch for "cont[0]" at select_mux_rom.vhd(29)
Info (10041): Inferred latch for "cont[1]" at select_mux_rom.vhd(29)
Info (10041): Inferred latch for "cont[2]" at select_mux_rom.vhd(29)
Info (10041): Inferred latch for "cont[3]" at select_mux_rom.vhd(29)
Info (12128): Elaborating entity "somador4bits" for hierarchy "fifo:FIFOFIFO|select_mux_rom:SELECT_WRRD|somador4bits:SOMA"
Info (12128): Elaborating entity "somador_bit" for hierarchy "fifo:FIFOFIFO|select_mux_rom:SELECT_WRRD|somador4bits:SOMA|somador_bit:SOMA1"
Info (12128): Elaborating entity "reg4bits" for hierarchy "fifo:FIFOFIFO|select_mux_rom:SELECT_WRRD|reg4bits:SAVECONT"
Info (12128): Elaborating entity "mux_rom" for hierarchy "fifo:FIFOFIFO|mux_rom:MUX_WRRD"
Info (10041): Inferred latch for "selected[0]" at mux_rom.vhd(13)
Info (10041): Inferred latch for "selected[1]" at mux_rom.vhd(13)
Info (10041): Inferred latch for "selected[2]" at mux_rom.vhd(13)
Info (10041): Inferred latch for "selected[3]" at mux_rom.vhd(13)
Info (10041): Inferred latch for "selected[4]" at mux_rom.vhd(13)
Info (10041): Inferred latch for "selected[5]" at mux_rom.vhd(13)
Info (10041): Inferred latch for "selected[6]" at mux_rom.vhd(13)
Info (10041): Inferred latch for "selected[7]" at mux_rom.vhd(13)
Info (10041): Inferred latch for "selected[8]" at mux_rom.vhd(13)
Info (10041): Inferred latch for "selected[9]" at mux_rom.vhd(13)
Info (10041): Inferred latch for "selected[10]" at mux_rom.vhd(13)
Info (10041): Inferred latch for "selected[11]" at mux_rom.vhd(13)
Info (10041): Inferred latch for "selected[12]" at mux_rom.vhd(13)
Info (10041): Inferred latch for "selected[13]" at mux_rom.vhd(13)
Info (10041): Inferred latch for "selected[14]" at mux_rom.vhd(13)
Info (10041): Inferred latch for "selected[15]" at mux_rom.vhd(13)
Info (12128): Elaborating entity "in_reg" for hierarchy "fifo:FIFOFIFO|in_reg:LOGICA_REG0"
Info (12128): Elaborating entity "registrador" for hierarchy "fifo:FIFOFIFO|registrador:REG0"
Info (12128): Elaborating entity "bcd2_conversor" for hierarchy "bcd2_conversor:OUTCONTADOR0"
Info (12128): Elaborating entity "bcd_conversor" for hierarchy "bcd_conversor:RDATA0"
Info (12128): Elaborating entity "display" for hierarchy "display:HEX00"
Info (17049): 2 registers lost all their fanouts during netlist optimizations.
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 727 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 4 input pins
    Info (21059): Implemented 78 output pins
    Info (21061): Implemented 632 logic cells
    Info (21064): Implemented 13 RAM segments
Info: Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 588 megabytes
    Info: Processing ended: Tue Mar 13 10:38:31 2018
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:14


