/*
 * Copyright (c) 2009-2019 ARM Limited. All rights reserved.
 * 
 * SPDX-License-Identifier: Apache-2.0
 * 
 * Licensed under the Apache License, Version 2.0 (the License); you may
 * not use this file except in compliance with the License.
 * You may obtain a copy of the License at
 * 
 * http://www.apache.org/licenses/LICENSE-2.0
 * 
 * Unless required by applicable law or agreed to in writing, software
 * distributed under the License is distributed on an AS IS BASIS, WITHOUT
 * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
 * See the License for the specific language governing permissions and
 * limitations under the License.
 *
 * @file     MDR1986BE4.sfd
 * @brief    CMSIS-SVD SFD File
 * @version  1.0
 * @date     18. December 2021
 * @note     Generated by SVDConv V3.3.39 on Saturday, 18.12.2021 09:13:43
 *           from File 'MDR1986BE4.svd',
 *           last modified on Wednesday, 18.08.2021 06:48:12
 */




// ---------------------------  Register Item Address: MDR_SSP1_CR0  ------------------------------
// SVD Line: 43

unsigned int MDR_SSP1_CR0 __AT (0x40000000);



// ------------------------------  Field Item: MDR_SSP1_CR0_DSS  ----------------------------------
// SVD Line: 52

//  <item> SFDITEM_FIELD__MDR_SSP1_CR0_DSS
//    <name> DSS </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40000000) DSS </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_SSP1_CR0 >> 0) & 0xF), ((MDR_SSP1_CR0 = (MDR_SSP1_CR0 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: MDR_SSP1_CR0_FRF  ----------------------------------
// SVD Line: 58

//  <item> SFDITEM_FIELD__MDR_SSP1_CR0_FRF
//    <name> FRF </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40000000) FRF </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_SSP1_CR0 >> 4) & 0x3), ((MDR_SSP1_CR0 = (MDR_SSP1_CR0 & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: MDR_SSP1_CR0_SPO  ----------------------------------
// SVD Line: 64

//  <item> SFDITEM_FIELD__MDR_SSP1_CR0_SPO
//    <name> SPO </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40000000) SPO </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_SSP1_CR0 ) </loc>
//      <o.6..6> SPO
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_SSP1_CR0_SPH  ----------------------------------
// SVD Line: 70

//  <item> SFDITEM_FIELD__MDR_SSP1_CR0_SPH
//    <name> SPH </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000000) SPH </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_SSP1_CR0 ) </loc>
//      <o.7..7> SPH
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_SSP1_CR0_SCR  ----------------------------------
// SVD Line: 76

//  <item> SFDITEM_FIELD__MDR_SSP1_CR0_SCR
//    <name> SCR </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40000000) SCR </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_SSP1_CR0 >> 8) & 0xFF), ((MDR_SSP1_CR0 = (MDR_SSP1_CR0 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: MDR_SSP1_CR0  ----------------------------------
// SVD Line: 43

//  <rtree> SFDITEM_REG__MDR_SSP1_CR0
//    <name> CR0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000000) SSP Control0 Register </i>
//    <loc> ( (unsigned int)((MDR_SSP1_CR0 >> 0) & 0xFFFFFFFF), ((MDR_SSP1_CR0 = (MDR_SSP1_CR0 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_SSP1_CR0_DSS </item>
//    <item> SFDITEM_FIELD__MDR_SSP1_CR0_FRF </item>
//    <item> SFDITEM_FIELD__MDR_SSP1_CR0_SPO </item>
//    <item> SFDITEM_FIELD__MDR_SSP1_CR0_SPH </item>
//    <item> SFDITEM_FIELD__MDR_SSP1_CR0_SCR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: MDR_SSP1_CR1  ------------------------------
// SVD Line: 84

unsigned int MDR_SSP1_CR1 __AT (0x40000004);



// ------------------------------  Field Item: MDR_SSP1_CR1_LBM  ----------------------------------
// SVD Line: 93

//  <item> SFDITEM_FIELD__MDR_SSP1_CR1_LBM
//    <name> LBM </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000004) LBM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_SSP1_CR1 ) </loc>
//      <o.0..0> LBM
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_SSP1_CR1_SSE  ----------------------------------
// SVD Line: 99

//  <item> SFDITEM_FIELD__MDR_SSP1_CR1_SSE
//    <name> SSE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000004) SSE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_SSP1_CR1 ) </loc>
//      <o.1..1> SSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: MDR_SSP1_CR1_MS  ----------------------------------
// SVD Line: 105

//  <item> SFDITEM_FIELD__MDR_SSP1_CR1_MS
//    <name> MS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000004) MS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_SSP1_CR1 ) </loc>
//      <o.2..2> MS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_SSP1_CR1_SOD  ----------------------------------
// SVD Line: 111

//  <item> SFDITEM_FIELD__MDR_SSP1_CR1_SOD
//    <name> SOD </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000004) SOD </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_SSP1_CR1 ) </loc>
//      <o.3..3> SOD
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: MDR_SSP1_CR1  ----------------------------------
// SVD Line: 84

//  <rtree> SFDITEM_REG__MDR_SSP1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000004) SSP Control1 Register </i>
//    <loc> ( (unsigned int)((MDR_SSP1_CR1 >> 0) & 0xFFFFFFFF), ((MDR_SSP1_CR1 = (MDR_SSP1_CR1 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_SSP1_CR1_LBM </item>
//    <item> SFDITEM_FIELD__MDR_SSP1_CR1_SSE </item>
//    <item> SFDITEM_FIELD__MDR_SSP1_CR1_MS </item>
//    <item> SFDITEM_FIELD__MDR_SSP1_CR1_SOD </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: MDR_SSP1_DR  -------------------------------
// SVD Line: 119

unsigned int MDR_SSP1_DR __AT (0x40000008);



// ------------------------------  Field Item: MDR_SSP1_DR_DATA  ----------------------------------
// SVD Line: 128

//  <item> SFDITEM_FIELD__MDR_SSP1_DR_DATA
//    <name> DATA </name>
//    <w> 
//    <i> [Bits 15..0] WO (@ 0x40000008) DATA </i>
//    <edit> 
//      <loc> ( (unsigned short)((MDR_SSP1_DR >> 0) & 0x0), ((MDR_SSP1_DR = (MDR_SSP1_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: MDR_SSP1_DR  ----------------------------------
// SVD Line: 119

//  <rtree> SFDITEM_REG__MDR_SSP1_DR
//    <name> DR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40000008) SSP Data Register </i>
//    <loc> ( (unsigned int)((MDR_SSP1_DR >> 0) & 0xFFFFFFFF), ((MDR_SSP1_DR = (MDR_SSP1_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_SSP1_DR_DATA </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: MDR_SSP1_SR  -------------------------------
// SVD Line: 136

unsigned int MDR_SSP1_SR __AT (0x4000000C);



// -------------------------------  Field Item: MDR_SSP1_SR_TFE  ----------------------------------
// SVD Line: 145

//  <item> SFDITEM_FIELD__MDR_SSP1_SR_TFE
//    <name> TFE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000000C) TFE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_SSP1_SR ) </loc>
//      <o.0..0> TFE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: MDR_SSP1_SR_TNF  ----------------------------------
// SVD Line: 151

//  <item> SFDITEM_FIELD__MDR_SSP1_SR_TNF
//    <name> TNF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000000C) TNF </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_SSP1_SR ) </loc>
//      <o.1..1> TNF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: MDR_SSP1_SR_RNE  ----------------------------------
// SVD Line: 157

//  <item> SFDITEM_FIELD__MDR_SSP1_SR_RNE
//    <name> RNE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000000C) RNE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_SSP1_SR ) </loc>
//      <o.2..2> RNE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: MDR_SSP1_SR_RFF  ----------------------------------
// SVD Line: 163

//  <item> SFDITEM_FIELD__MDR_SSP1_SR_RFF
//    <name> RFF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000000C) RFF </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_SSP1_SR ) </loc>
//      <o.3..3> RFF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: MDR_SSP1_SR_BSY  ----------------------------------
// SVD Line: 169

//  <item> SFDITEM_FIELD__MDR_SSP1_SR_BSY
//    <name> BSY </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000000C) BSY </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_SSP1_SR ) </loc>
//      <o.4..4> BSY
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: MDR_SSP1_SR  ----------------------------------
// SVD Line: 136

//  <rtree> SFDITEM_REG__MDR_SSP1_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000000C) SSP Status Register </i>
//    <loc> ( (unsigned int)((MDR_SSP1_SR >> 0) & 0xFFFFFFFF), ((MDR_SSP1_SR = (MDR_SSP1_SR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_SSP1_SR_TFE </item>
//    <item> SFDITEM_FIELD__MDR_SSP1_SR_TNF </item>
//    <item> SFDITEM_FIELD__MDR_SSP1_SR_RNE </item>
//    <item> SFDITEM_FIELD__MDR_SSP1_SR_RFF </item>
//    <item> SFDITEM_FIELD__MDR_SSP1_SR_BSY </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_SSP1_CPSR  ------------------------------
// SVD Line: 177

unsigned int MDR_SSP1_CPSR __AT (0x40000010);



// ----------------------------  Field Item: MDR_SSP1_CPSR_CPSDVSR  -------------------------------
// SVD Line: 186

//  <item> SFDITEM_FIELD__MDR_SSP1_CPSR_CPSDVSR
//    <name> CPSDVSR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40000010) CPSDVSR </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_SSP1_CPSR >> 0) & 0xFF), ((MDR_SSP1_CPSR = (MDR_SSP1_CPSR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: MDR_SSP1_CPSR  ---------------------------------
// SVD Line: 177

//  <rtree> SFDITEM_REG__MDR_SSP1_CPSR
//    <name> CPSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000010) SSP Clock Prescaler Register </i>
//    <loc> ( (unsigned int)((MDR_SSP1_CPSR >> 0) & 0xFFFFFFFF), ((MDR_SSP1_CPSR = (MDR_SSP1_CPSR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_SSP1_CPSR_CPSDVSR </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_SSP1_IMSC  ------------------------------
// SVD Line: 194

unsigned int MDR_SSP1_IMSC __AT (0x40000014);



// -----------------------------  Field Item: MDR_SSP1_IMSC_RORIM  --------------------------------
// SVD Line: 203

//  <item> SFDITEM_FIELD__MDR_SSP1_IMSC_RORIM
//    <name> RORIM </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000014) RORIM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_SSP1_IMSC ) </loc>
//      <o.0..0> RORIM
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_SSP1_IMSC_RTIM  ---------------------------------
// SVD Line: 209

//  <item> SFDITEM_FIELD__MDR_SSP1_IMSC_RTIM
//    <name> RTIM </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000014) RTIM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_SSP1_IMSC ) </loc>
//      <o.1..1> RTIM
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_SSP1_IMSC_RXIM  ---------------------------------
// SVD Line: 215

//  <item> SFDITEM_FIELD__MDR_SSP1_IMSC_RXIM
//    <name> RXIM </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000014) RXIM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_SSP1_IMSC ) </loc>
//      <o.2..2> RXIM
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_SSP1_IMSC_TXIM  ---------------------------------
// SVD Line: 221

//  <item> SFDITEM_FIELD__MDR_SSP1_IMSC_TXIM
//    <name> TXIM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000014) TXIM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_SSP1_IMSC ) </loc>
//      <o.3..3> TXIM
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: MDR_SSP1_IMSC  ---------------------------------
// SVD Line: 194

//  <rtree> SFDITEM_REG__MDR_SSP1_IMSC
//    <name> IMSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000014) SSP Interrupt Mask Register </i>
//    <loc> ( (unsigned int)((MDR_SSP1_IMSC >> 0) & 0xFFFFFFFF), ((MDR_SSP1_IMSC = (MDR_SSP1_IMSC & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_SSP1_IMSC_RORIM </item>
//    <item> SFDITEM_FIELD__MDR_SSP1_IMSC_RTIM </item>
//    <item> SFDITEM_FIELD__MDR_SSP1_IMSC_RXIM </item>
//    <item> SFDITEM_FIELD__MDR_SSP1_IMSC_TXIM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: MDR_SSP1_RIS  ------------------------------
// SVD Line: 229

unsigned int MDR_SSP1_RIS __AT (0x40000018);



// -----------------------------  Field Item: MDR_SSP1_RIS_RORRIS  --------------------------------
// SVD Line: 238

//  <item> SFDITEM_FIELD__MDR_SSP1_RIS_RORRIS
//    <name> RORRIS </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000018) RORRIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_SSP1_RIS ) </loc>
//      <o.0..0> RORRIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_SSP1_RIS_RTRIS  ---------------------------------
// SVD Line: 244

//  <item> SFDITEM_FIELD__MDR_SSP1_RIS_RTRIS
//    <name> RTRIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000018) RTRIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_SSP1_RIS ) </loc>
//      <o.1..1> RTRIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_SSP1_RIS_RXRIS  ---------------------------------
// SVD Line: 250

//  <item> SFDITEM_FIELD__MDR_SSP1_RIS_RXRIS
//    <name> RXRIS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000018) RXRIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_SSP1_RIS ) </loc>
//      <o.2..2> RXRIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_SSP1_RIS_TXRIS  ---------------------------------
// SVD Line: 256

//  <item> SFDITEM_FIELD__MDR_SSP1_RIS_TXRIS
//    <name> TXRIS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000018) TXRIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_SSP1_RIS ) </loc>
//      <o.3..3> TXRIS
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: MDR_SSP1_RIS  ----------------------------------
// SVD Line: 229

//  <rtree> SFDITEM_REG__MDR_SSP1_RIS
//    <name> RIS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000018) SSP Interrupt Pending Register </i>
//    <loc> ( (unsigned int)((MDR_SSP1_RIS >> 0) & 0xFFFFFFFF), ((MDR_SSP1_RIS = (MDR_SSP1_RIS & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_SSP1_RIS_RORRIS </item>
//    <item> SFDITEM_FIELD__MDR_SSP1_RIS_RTRIS </item>
//    <item> SFDITEM_FIELD__MDR_SSP1_RIS_RXRIS </item>
//    <item> SFDITEM_FIELD__MDR_SSP1_RIS_TXRIS </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: MDR_SSP1_MIS  ------------------------------
// SVD Line: 264

unsigned int MDR_SSP1_MIS __AT (0x4000001C);



// -----------------------------  Field Item: MDR_SSP1_MIS_RORMIS  --------------------------------
// SVD Line: 273

//  <item> SFDITEM_FIELD__MDR_SSP1_MIS_RORMIS
//    <name> RORMIS </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000001C) RORMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_SSP1_MIS ) </loc>
//      <o.0..0> RORMIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_SSP1_MIS_RTMIS  ---------------------------------
// SVD Line: 279

//  <item> SFDITEM_FIELD__MDR_SSP1_MIS_RTMIS
//    <name> RTMIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000001C) RTMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_SSP1_MIS ) </loc>
//      <o.1..1> RTMIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_SSP1_MIS_RXMIS  ---------------------------------
// SVD Line: 285

//  <item> SFDITEM_FIELD__MDR_SSP1_MIS_RXMIS
//    <name> RXMIS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000001C) RXMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_SSP1_MIS ) </loc>
//      <o.2..2> RXMIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_SSP1_MIS_TXMIS  ---------------------------------
// SVD Line: 291

//  <item> SFDITEM_FIELD__MDR_SSP1_MIS_TXMIS
//    <name> TXMIS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000001C) TXMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_SSP1_MIS ) </loc>
//      <o.3..3> TXMIS
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: MDR_SSP1_MIS  ----------------------------------
// SVD Line: 264

//  <rtree> SFDITEM_REG__MDR_SSP1_MIS
//    <name> MIS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000001C) SSP Masked Interrupt Pending Register </i>
//    <loc> ( (unsigned int)((MDR_SSP1_MIS >> 0) & 0xFFFFFFFF), ((MDR_SSP1_MIS = (MDR_SSP1_MIS & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_SSP1_MIS_RORMIS </item>
//    <item> SFDITEM_FIELD__MDR_SSP1_MIS_RTMIS </item>
//    <item> SFDITEM_FIELD__MDR_SSP1_MIS_RXMIS </item>
//    <item> SFDITEM_FIELD__MDR_SSP1_MIS_TXMIS </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: MDR_SSP1_ICR  ------------------------------
// SVD Line: 299

unsigned int MDR_SSP1_ICR __AT (0x40000020);



// -----------------------------  Field Item: MDR_SSP1_ICR_RORIC  ---------------------------------
// SVD Line: 308

//  <item> SFDITEM_FIELD__MDR_SSP1_ICR_RORIC
//    <name> RORIC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000020) RORIC </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_SSP1_ICR ) </loc>
//      <o.0..0> RORIC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_SSP1_ICR_RTIC  ---------------------------------
// SVD Line: 314

//  <item> SFDITEM_FIELD__MDR_SSP1_ICR_RTIC
//    <name> RTIC </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000020) RTIC </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_SSP1_ICR ) </loc>
//      <o.1..1> RTIC
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: MDR_SSP1_ICR  ----------------------------------
// SVD Line: 299

//  <rtree> SFDITEM_REG__MDR_SSP1_ICR
//    <name> ICR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000020) SSP Interrupt Clear Register </i>
//    <loc> ( (unsigned int)((MDR_SSP1_ICR >> 0) & 0xFFFFFFFF), ((MDR_SSP1_ICR = (MDR_SSP1_ICR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_SSP1_ICR_RORIC </item>
//    <item> SFDITEM_FIELD__MDR_SSP1_ICR_RTIC </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_SSP1_DMACR  -----------------------------
// SVD Line: 322

unsigned int MDR_SSP1_DMACR __AT (0x40000024);



// ----------------------------  Field Item: MDR_SSP1_DMACR_RXDMAE  -------------------------------
// SVD Line: 331

//  <item> SFDITEM_FIELD__MDR_SSP1_DMACR_RXDMAE
//    <name> RXDMAE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000024) RXDMAE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_SSP1_DMACR ) </loc>
//      <o.0..0> RXDMAE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_SSP1_DMACR_TXDMAE  -------------------------------
// SVD Line: 337

//  <item> SFDITEM_FIELD__MDR_SSP1_DMACR_TXDMAE
//    <name> TXDMAE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000024) TXDMAE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_SSP1_DMACR ) </loc>
//      <o.1..1> TXDMAE
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_SSP1_DMACR  ---------------------------------
// SVD Line: 322

//  <rtree> SFDITEM_REG__MDR_SSP1_DMACR
//    <name> DMACR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000024) SSP DMA Control Register </i>
//    <loc> ( (unsigned int)((MDR_SSP1_DMACR >> 0) & 0xFFFFFFFF), ((MDR_SSP1_DMACR = (MDR_SSP1_DMACR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_SSP1_DMACR_RXDMAE </item>
//    <item> SFDITEM_FIELD__MDR_SSP1_DMACR_TXDMAE </item>
//  </rtree>
//  


// --------------------------------  Peripheral View: MDR_SSP1  -----------------------------------
// SVD Line: 24

//  <view> MDR_SSP1
//    <name> MDR_SSP1 </name>
//    <item> SFDITEM_REG__MDR_SSP1_CR0 </item>
//    <item> SFDITEM_REG__MDR_SSP1_CR1 </item>
//    <item> SFDITEM_REG__MDR_SSP1_DR </item>
//    <item> SFDITEM_REG__MDR_SSP1_SR </item>
//    <item> SFDITEM_REG__MDR_SSP1_CPSR </item>
//    <item> SFDITEM_REG__MDR_SSP1_IMSC </item>
//    <item> SFDITEM_REG__MDR_SSP1_RIS </item>
//    <item> SFDITEM_REG__MDR_SSP1_MIS </item>
//    <item> SFDITEM_REG__MDR_SSP1_ICR </item>
//    <item> SFDITEM_REG__MDR_SSP1_DMACR </item>
//  </view>
//  


// ---------------------------  Register Item Address: MDR_UART1_DR  ------------------------------
// SVD Line: 366

unsigned int MDR_UART1_DR __AT (0x40008000);



// ------------------------------  Field Item: MDR_UART1_DR_DATA  ---------------------------------
// SVD Line: 375

//  <item> SFDITEM_FIELD__MDR_UART1_DR_DATA
//    <name> DATA </name>
//    <w> 
//    <i> [Bits 7..0] WO (@ 0x40008000) DATA </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_UART1_DR >> 0) & 0x0), ((MDR_UART1_DR = (MDR_UART1_DR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: MDR_UART1_DR_FE  ----------------------------------
// SVD Line: 381

//  <item> SFDITEM_FIELD__MDR_UART1_DR_FE
//    <name> FE </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40008000) FE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_DR ) </loc>
//      <o.8..8> FE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: MDR_UART1_DR_PE  ----------------------------------
// SVD Line: 387

//  <item> SFDITEM_FIELD__MDR_UART1_DR_PE
//    <name> PE </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40008000) PE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_DR ) </loc>
//      <o.9..9> PE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: MDR_UART1_DR_BE  ----------------------------------
// SVD Line: 393

//  <item> SFDITEM_FIELD__MDR_UART1_DR_BE
//    <name> BE </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40008000) BE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_DR ) </loc>
//      <o.10..10> BE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: MDR_UART1_DR_OE  ----------------------------------
// SVD Line: 399

//  <item> SFDITEM_FIELD__MDR_UART1_DR_OE
//    <name> OE </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40008000) OE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_DR ) </loc>
//      <o.11..11> OE
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: MDR_UART1_DR  ----------------------------------
// SVD Line: 366

//  <rtree> SFDITEM_REG__MDR_UART1_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40008000) UART Data Register </i>
//    <loc> ( (unsigned int)((MDR_UART1_DR >> 0) & 0xFFFFFFFF), ((MDR_UART1_DR = (MDR_UART1_DR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_UART1_DR_DATA </item>
//    <item> SFDITEM_FIELD__MDR_UART1_DR_FE </item>
//    <item> SFDITEM_FIELD__MDR_UART1_DR_PE </item>
//    <item> SFDITEM_FIELD__MDR_UART1_DR_BE </item>
//    <item> SFDITEM_FIELD__MDR_UART1_DR_OE </item>
//  </rtree>
//  


// ------------------------  Register Item Address: MDR_UART1_RSR_ECR  ----------------------------
// SVD Line: 407

unsigned int MDR_UART1_RSR_ECR __AT (0x40008004);



// ----------------------------  Field Item: MDR_UART1_RSR_ECR_FE  --------------------------------
// SVD Line: 416

//  <item> SFDITEM_FIELD__MDR_UART1_RSR_ECR_FE
//    <name> FE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40008004) FE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_RSR_ECR ) </loc>
//      <o.0..0> FE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART1_RSR_ECR_PE  --------------------------------
// SVD Line: 422

//  <item> SFDITEM_FIELD__MDR_UART1_RSR_ECR_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40008004) PE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_RSR_ECR ) </loc>
//      <o.1..1> PE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART1_RSR_ECR_BE  --------------------------------
// SVD Line: 428

//  <item> SFDITEM_FIELD__MDR_UART1_RSR_ECR_BE
//    <name> BE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40008004) BE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_RSR_ECR ) </loc>
//      <o.2..2> BE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART1_RSR_ECR_OE  --------------------------------
// SVD Line: 434

//  <item> SFDITEM_FIELD__MDR_UART1_RSR_ECR_OE
//    <name> OE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40008004) OE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_RSR_ECR ) </loc>
//      <o.3..3> OE
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: MDR_UART1_RSR_ECR  -------------------------------
// SVD Line: 407

//  <rtree> SFDITEM_REG__MDR_UART1_RSR_ECR
//    <name> RSR_ECR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40008004) UART RSR Register </i>
//    <loc> ( (unsigned int)((MDR_UART1_RSR_ECR >> 0) & 0xFFFFFFFF), ((MDR_UART1_RSR_ECR = (MDR_UART1_RSR_ECR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_UART1_RSR_ECR_FE </item>
//    <item> SFDITEM_FIELD__MDR_UART1_RSR_ECR_PE </item>
//    <item> SFDITEM_FIELD__MDR_UART1_RSR_ECR_BE </item>
//    <item> SFDITEM_FIELD__MDR_UART1_RSR_ECR_OE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: MDR_UART1_FR  ------------------------------
// SVD Line: 442

unsigned int MDR_UART1_FR __AT (0x40008018);



// ------------------------------  Field Item: MDR_UART1_FR_CTS  ----------------------------------
// SVD Line: 451

//  <item> SFDITEM_FIELD__MDR_UART1_FR_CTS
//    <name> CTS </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40008018) CTS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_FR ) </loc>
//      <o.0..0> CTS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_UART1_FR_DSR  ----------------------------------
// SVD Line: 457

//  <item> SFDITEM_FIELD__MDR_UART1_FR_DSR
//    <name> DSR </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40008018) DSR </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_FR ) </loc>
//      <o.1..1> DSR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_UART1_FR_DCD  ----------------------------------
// SVD Line: 463

//  <item> SFDITEM_FIELD__MDR_UART1_FR_DCD
//    <name> DCD </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40008018) DCD </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_FR ) </loc>
//      <o.2..2> DCD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_UART1_FR_BUSY  ---------------------------------
// SVD Line: 469

//  <item> SFDITEM_FIELD__MDR_UART1_FR_BUSY
//    <name> BUSY </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40008018) BUSY </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_FR ) </loc>
//      <o.3..3> BUSY
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_UART1_FR_RXFE  ---------------------------------
// SVD Line: 475

//  <item> SFDITEM_FIELD__MDR_UART1_FR_RXFE
//    <name> RXFE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40008018) RXFE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_FR ) </loc>
//      <o.4..4> RXFE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_UART1_FR_TXFF  ---------------------------------
// SVD Line: 481

//  <item> SFDITEM_FIELD__MDR_UART1_FR_TXFF
//    <name> TXFF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40008018) TXFF </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_FR ) </loc>
//      <o.5..5> TXFF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_UART1_FR_RXFF  ---------------------------------
// SVD Line: 487

//  <item> SFDITEM_FIELD__MDR_UART1_FR_RXFF
//    <name> RXFF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40008018) RXFF </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_FR ) </loc>
//      <o.6..6> RXFF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_UART1_FR_TXFE  ---------------------------------
// SVD Line: 493

//  <item> SFDITEM_FIELD__MDR_UART1_FR_TXFE
//    <name> TXFE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40008018) TXFE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_FR ) </loc>
//      <o.7..7> TXFE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: MDR_UART1_FR_RI  ----------------------------------
// SVD Line: 499

//  <item> SFDITEM_FIELD__MDR_UART1_FR_RI
//    <name> RI </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40008018) RI </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_FR ) </loc>
//      <o.8..8> RI
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: MDR_UART1_FR  ----------------------------------
// SVD Line: 442

//  <rtree> SFDITEM_REG__MDR_UART1_FR
//    <name> FR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40008018) UART Flag Register </i>
//    <loc> ( (unsigned int)((MDR_UART1_FR >> 0) & 0xFFFFFFFF), ((MDR_UART1_FR = (MDR_UART1_FR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_UART1_FR_CTS </item>
//    <item> SFDITEM_FIELD__MDR_UART1_FR_DSR </item>
//    <item> SFDITEM_FIELD__MDR_UART1_FR_DCD </item>
//    <item> SFDITEM_FIELD__MDR_UART1_FR_BUSY </item>
//    <item> SFDITEM_FIELD__MDR_UART1_FR_RXFE </item>
//    <item> SFDITEM_FIELD__MDR_UART1_FR_TXFF </item>
//    <item> SFDITEM_FIELD__MDR_UART1_FR_RXFF </item>
//    <item> SFDITEM_FIELD__MDR_UART1_FR_TXFE </item>
//    <item> SFDITEM_FIELD__MDR_UART1_FR_RI </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_UART1_ILPR  -----------------------------
// SVD Line: 507

unsigned int MDR_UART1_ILPR __AT (0x40008020);



// ---------------------------  Field Item: MDR_UART1_ILPR_ILPDVSR  -------------------------------
// SVD Line: 515

//  <item> SFDITEM_FIELD__MDR_UART1_ILPR_ILPDVSR
//    <name> ILPDVSR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40008020) ILPDVSR </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_UART1_ILPR >> 0) & 0xFF), ((MDR_UART1_ILPR = (MDR_UART1_ILPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_UART1_ILPR  ---------------------------------
// SVD Line: 507

//  <rtree> SFDITEM_REG__MDR_UART1_ILPR
//    <name> ILPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40008020) ILPR </i>
//    <loc> ( (unsigned int)((MDR_UART1_ILPR >> 0) & 0xFFFFFFFF), ((MDR_UART1_ILPR = (MDR_UART1_ILPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_UART1_ILPR_ILPDVSR </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_UART1_IBRD  -----------------------------
// SVD Line: 523

unsigned int MDR_UART1_IBRD __AT (0x40008024);



// -------------------------  Field Item: MDR_UART1_IBRD_BAUD_DIVINT  -----------------------------
// SVD Line: 531

//  <item> SFDITEM_FIELD__MDR_UART1_IBRD_BAUD_DIVINT
//    <name> BAUD_DIVINT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40008024) BAUD_DIVINT </i>
//    <edit> 
//      <loc> ( (unsigned short)((MDR_UART1_IBRD >> 0) & 0xFFFF), ((MDR_UART1_IBRD = (MDR_UART1_IBRD & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_UART1_IBRD  ---------------------------------
// SVD Line: 523

//  <rtree> SFDITEM_REG__MDR_UART1_IBRD
//    <name> IBRD </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40008024) IBRD </i>
//    <loc> ( (unsigned int)((MDR_UART1_IBRD >> 0) & 0xFFFFFFFF), ((MDR_UART1_IBRD = (MDR_UART1_IBRD & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_UART1_IBRD_BAUD_DIVINT </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_UART1_FBRD  -----------------------------
// SVD Line: 539

unsigned int MDR_UART1_FBRD __AT (0x40008028);



// -------------------------  Field Item: MDR_UART1_FBRD_BAUD_DIVFRAC  ----------------------------
// SVD Line: 547

//  <item> SFDITEM_FIELD__MDR_UART1_FBRD_BAUD_DIVFRAC
//    <name> BAUD_DIVFRAC </name>
//    <rw> 
//    <i> [Bits 5..0] RW (@ 0x40008028) BAUD_DIVFRAC </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_UART1_FBRD >> 0) & 0x3F), ((MDR_UART1_FBRD = (MDR_UART1_FBRD & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_UART1_FBRD  ---------------------------------
// SVD Line: 539

//  <rtree> SFDITEM_REG__MDR_UART1_FBRD
//    <name> FBRD </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40008028) FBRD </i>
//    <loc> ( (unsigned int)((MDR_UART1_FBRD >> 0) & 0xFFFFFFFF), ((MDR_UART1_FBRD = (MDR_UART1_FBRD & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_UART1_FBRD_BAUD_DIVFRAC </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_UART1_LCR_H  -----------------------------
// SVD Line: 555

unsigned int MDR_UART1_LCR_H __AT (0x4000802C);



// -----------------------------  Field Item: MDR_UART1_LCR_H_BRK  --------------------------------
// SVD Line: 564

//  <item> SFDITEM_FIELD__MDR_UART1_LCR_H_BRK
//    <name> BRK </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000802C) BRK </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_LCR_H ) </loc>
//      <o.0..0> BRK
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_LCR_H_PEN  --------------------------------
// SVD Line: 570

//  <item> SFDITEM_FIELD__MDR_UART1_LCR_H_PEN
//    <name> PEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000802C) PEN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_LCR_H ) </loc>
//      <o.1..1> PEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_LCR_H_EPS  --------------------------------
// SVD Line: 576

//  <item> SFDITEM_FIELD__MDR_UART1_LCR_H_EPS
//    <name> EPS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000802C) EPS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_LCR_H ) </loc>
//      <o.2..2> EPS
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART1_LCR_H_STP2  --------------------------------
// SVD Line: 582

//  <item> SFDITEM_FIELD__MDR_UART1_LCR_H_STP2
//    <name> STP2 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000802C) STP2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_LCR_H ) </loc>
//      <o.3..3> STP2
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_LCR_H_FEN  --------------------------------
// SVD Line: 588

//  <item> SFDITEM_FIELD__MDR_UART1_LCR_H_FEN
//    <name> FEN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000802C) FEN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_LCR_H ) </loc>
//      <o.4..4> FEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART1_LCR_H_WLEN  --------------------------------
// SVD Line: 594

//  <item> SFDITEM_FIELD__MDR_UART1_LCR_H_WLEN
//    <name> WLEN </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x4000802C) WLEN </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_UART1_LCR_H >> 5) & 0x3), ((MDR_UART1_LCR_H = (MDR_UART1_LCR_H & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_LCR_H_SPS  --------------------------------
// SVD Line: 600

//  <item> SFDITEM_FIELD__MDR_UART1_LCR_H_SPS
//    <name> SPS </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000802C) SPS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_LCR_H ) </loc>
//      <o.7..7> SPS
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_UART1_LCR_H  --------------------------------
// SVD Line: 555

//  <rtree> SFDITEM_REG__MDR_UART1_LCR_H
//    <name> LCR_H </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000802C) UART LCR_H Register </i>
//    <loc> ( (unsigned int)((MDR_UART1_LCR_H >> 0) & 0xFFFFFFFF), ((MDR_UART1_LCR_H = (MDR_UART1_LCR_H & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_UART1_LCR_H_BRK </item>
//    <item> SFDITEM_FIELD__MDR_UART1_LCR_H_PEN </item>
//    <item> SFDITEM_FIELD__MDR_UART1_LCR_H_EPS </item>
//    <item> SFDITEM_FIELD__MDR_UART1_LCR_H_STP2 </item>
//    <item> SFDITEM_FIELD__MDR_UART1_LCR_H_FEN </item>
//    <item> SFDITEM_FIELD__MDR_UART1_LCR_H_WLEN </item>
//    <item> SFDITEM_FIELD__MDR_UART1_LCR_H_SPS </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: MDR_UART1_CR  ------------------------------
// SVD Line: 608

unsigned int MDR_UART1_CR __AT (0x40008030);



// -----------------------------  Field Item: MDR_UART1_CR_UARTEN  --------------------------------
// SVD Line: 617

//  <item> SFDITEM_FIELD__MDR_UART1_CR_UARTEN
//    <name> UARTEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40008030) UARTEN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_CR ) </loc>
//      <o.0..0> UARTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_CR_SIREN  ---------------------------------
// SVD Line: 623

//  <item> SFDITEM_FIELD__MDR_UART1_CR_SIREN
//    <name> SIREN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40008030) SIREN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_CR ) </loc>
//      <o.1..1> SIREN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_CR_SIRLP  ---------------------------------
// SVD Line: 629

//  <item> SFDITEM_FIELD__MDR_UART1_CR_SIRLP
//    <name> SIRLP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40008030) SIRLP </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_CR ) </loc>
//      <o.2..2> SIRLP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_UART1_CR_LBE  ----------------------------------
// SVD Line: 635

//  <item> SFDITEM_FIELD__MDR_UART1_CR_LBE
//    <name> LBE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40008030) LBE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_CR ) </loc>
//      <o.7..7> LBE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_UART1_CR_TXE  ----------------------------------
// SVD Line: 641

//  <item> SFDITEM_FIELD__MDR_UART1_CR_TXE
//    <name> TXE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40008030) TXE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_CR ) </loc>
//      <o.8..8> TXE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_UART1_CR_RXE  ----------------------------------
// SVD Line: 647

//  <item> SFDITEM_FIELD__MDR_UART1_CR_RXE
//    <name> RXE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40008030) RXE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_CR ) </loc>
//      <o.9..9> RXE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_UART1_CR_DTR  ----------------------------------
// SVD Line: 653

//  <item> SFDITEM_FIELD__MDR_UART1_CR_DTR
//    <name> DTR </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40008030) DTR </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_CR ) </loc>
//      <o.10..10> DTR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_UART1_CR_RTS  ----------------------------------
// SVD Line: 659

//  <item> SFDITEM_FIELD__MDR_UART1_CR_RTS
//    <name> RTS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40008030) RTS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_CR ) </loc>
//      <o.11..11> RTS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_UART1_CR_Out1  ---------------------------------
// SVD Line: 665

//  <item> SFDITEM_FIELD__MDR_UART1_CR_Out1
//    <name> Out1 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40008030) Out1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_CR ) </loc>
//      <o.12..12> Out1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_UART1_CR_Out2  ---------------------------------
// SVD Line: 671

//  <item> SFDITEM_FIELD__MDR_UART1_CR_Out2
//    <name> Out2 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40008030) Out2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_CR ) </loc>
//      <o.13..13> Out2
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_CR_RTSEn  ---------------------------------
// SVD Line: 677

//  <item> SFDITEM_FIELD__MDR_UART1_CR_RTSEn
//    <name> RTSEn </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40008030) RTSEn </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_CR ) </loc>
//      <o.14..14> RTSEn
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_CR_CTSEn  ---------------------------------
// SVD Line: 683

//  <item> SFDITEM_FIELD__MDR_UART1_CR_CTSEn
//    <name> CTSEn </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40008030) CTSEn </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_CR ) </loc>
//      <o.15..15> CTSEn
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: MDR_UART1_CR  ----------------------------------
// SVD Line: 608

//  <rtree> SFDITEM_REG__MDR_UART1_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40008030) UART Command Register </i>
//    <loc> ( (unsigned int)((MDR_UART1_CR >> 0) & 0xFFFFFFFF), ((MDR_UART1_CR = (MDR_UART1_CR & ~(0xFF87UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF87) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_UART1_CR_UARTEN </item>
//    <item> SFDITEM_FIELD__MDR_UART1_CR_SIREN </item>
//    <item> SFDITEM_FIELD__MDR_UART1_CR_SIRLP </item>
//    <item> SFDITEM_FIELD__MDR_UART1_CR_LBE </item>
//    <item> SFDITEM_FIELD__MDR_UART1_CR_TXE </item>
//    <item> SFDITEM_FIELD__MDR_UART1_CR_RXE </item>
//    <item> SFDITEM_FIELD__MDR_UART1_CR_DTR </item>
//    <item> SFDITEM_FIELD__MDR_UART1_CR_RTS </item>
//    <item> SFDITEM_FIELD__MDR_UART1_CR_Out1 </item>
//    <item> SFDITEM_FIELD__MDR_UART1_CR_Out2 </item>
//    <item> SFDITEM_FIELD__MDR_UART1_CR_RTSEn </item>
//    <item> SFDITEM_FIELD__MDR_UART1_CR_CTSEn </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_UART1_IFLS  -----------------------------
// SVD Line: 691

unsigned int MDR_UART1_IFLS __AT (0x40008034);



// ---------------------------  Field Item: MDR_UART1_IFLS_TXIFLSEL  ------------------------------
// SVD Line: 700

//  <item> SFDITEM_FIELD__MDR_UART1_IFLS_TXIFLSEL
//    <name> TXIFLSEL </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40008034) TXIFLSEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_UART1_IFLS >> 0) & 0x7), ((MDR_UART1_IFLS = (MDR_UART1_IFLS & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: MDR_UART1_IFLS_RXIFLSEL  ------------------------------
// SVD Line: 706

//  <item> SFDITEM_FIELD__MDR_UART1_IFLS_RXIFLSEL
//    <name> RXIFLSEL </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40008034) RXIFLSEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_UART1_IFLS >> 3) & 0x7), ((MDR_UART1_IFLS = (MDR_UART1_IFLS & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_UART1_IFLS  ---------------------------------
// SVD Line: 691

//  <rtree> SFDITEM_REG__MDR_UART1_IFLS
//    <name> IFLS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40008034) UART IFLS Register </i>
//    <loc> ( (unsigned int)((MDR_UART1_IFLS >> 0) & 0xFFFFFFFF), ((MDR_UART1_IFLS = (MDR_UART1_IFLS & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_UART1_IFLS_TXIFLSEL </item>
//    <item> SFDITEM_FIELD__MDR_UART1_IFLS_RXIFLSEL </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_UART1_IMSC  -----------------------------
// SVD Line: 714

unsigned int MDR_UART1_IMSC __AT (0x40008038);



// ----------------------------  Field Item: MDR_UART1_IMSC_RIMIM  --------------------------------
// SVD Line: 723

//  <item> SFDITEM_FIELD__MDR_UART1_IMSC_RIMIM
//    <name> RIMIM </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40008038) RIMIM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_IMSC ) </loc>
//      <o.0..0> RIMIM
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART1_IMSC_CTSMIM  -------------------------------
// SVD Line: 729

//  <item> SFDITEM_FIELD__MDR_UART1_IMSC_CTSMIM
//    <name> CTSMIM </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40008038) CTSMIM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_IMSC ) </loc>
//      <o.1..1> CTSMIM
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART1_IMSC_DCDMIM  -------------------------------
// SVD Line: 735

//  <item> SFDITEM_FIELD__MDR_UART1_IMSC_DCDMIM
//    <name> DCDMIM </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40008038) DCDMIM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_IMSC ) </loc>
//      <o.2..2> DCDMIM
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART1_IMSC_DSRMIM  -------------------------------
// SVD Line: 741

//  <item> SFDITEM_FIELD__MDR_UART1_IMSC_DSRMIM
//    <name> DSRMIM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40008038) DSRMIM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_IMSC ) </loc>
//      <o.3..3> DSRMIM
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_IMSC_RXIM  --------------------------------
// SVD Line: 747

//  <item> SFDITEM_FIELD__MDR_UART1_IMSC_RXIM
//    <name> RXIM </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40008038) RXIM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_IMSC ) </loc>
//      <o.4..4> RXIM
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_IMSC_TXIM  --------------------------------
// SVD Line: 753

//  <item> SFDITEM_FIELD__MDR_UART1_IMSC_TXIM
//    <name> TXIM </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40008038) TXIM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_IMSC ) </loc>
//      <o.5..5> TXIM
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_IMSC_RTIM  --------------------------------
// SVD Line: 759

//  <item> SFDITEM_FIELD__MDR_UART1_IMSC_RTIM
//    <name> RTIM </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40008038) RTIM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_IMSC ) </loc>
//      <o.6..6> RTIM
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_IMSC_FEIM  --------------------------------
// SVD Line: 765

//  <item> SFDITEM_FIELD__MDR_UART1_IMSC_FEIM
//    <name> FEIM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40008038) FEIM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_IMSC ) </loc>
//      <o.7..7> FEIM
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_IMSC_PEIM  --------------------------------
// SVD Line: 771

//  <item> SFDITEM_FIELD__MDR_UART1_IMSC_PEIM
//    <name> PEIM </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40008038) PEIM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_IMSC ) </loc>
//      <o.8..8> PEIM
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_IMSC_BEIM  --------------------------------
// SVD Line: 777

//  <item> SFDITEM_FIELD__MDR_UART1_IMSC_BEIM
//    <name> BEIM </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40008038) BEIM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_IMSC ) </loc>
//      <o.9..9> BEIM
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_IMSC_OEIM  --------------------------------
// SVD Line: 783

//  <item> SFDITEM_FIELD__MDR_UART1_IMSC_OEIM
//    <name> OEIM </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40008038) OEIM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_IMSC ) </loc>
//      <o.10..10> OEIM
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_UART1_IMSC  ---------------------------------
// SVD Line: 714

//  <rtree> SFDITEM_REG__MDR_UART1_IMSC
//    <name> IMSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40008038) UART Interrupt Mask Register </i>
//    <loc> ( (unsigned int)((MDR_UART1_IMSC >> 0) & 0xFFFFFFFF), ((MDR_UART1_IMSC = (MDR_UART1_IMSC & ~(0x7FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_UART1_IMSC_RIMIM </item>
//    <item> SFDITEM_FIELD__MDR_UART1_IMSC_CTSMIM </item>
//    <item> SFDITEM_FIELD__MDR_UART1_IMSC_DCDMIM </item>
//    <item> SFDITEM_FIELD__MDR_UART1_IMSC_DSRMIM </item>
//    <item> SFDITEM_FIELD__MDR_UART1_IMSC_RXIM </item>
//    <item> SFDITEM_FIELD__MDR_UART1_IMSC_TXIM </item>
//    <item> SFDITEM_FIELD__MDR_UART1_IMSC_RTIM </item>
//    <item> SFDITEM_FIELD__MDR_UART1_IMSC_FEIM </item>
//    <item> SFDITEM_FIELD__MDR_UART1_IMSC_PEIM </item>
//    <item> SFDITEM_FIELD__MDR_UART1_IMSC_BEIM </item>
//    <item> SFDITEM_FIELD__MDR_UART1_IMSC_OEIM </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_UART1_RIS  ------------------------------
// SVD Line: 791

unsigned int MDR_UART1_RIS __AT (0x4000803C);



// ----------------------------  Field Item: MDR_UART1_RIS_RIRMIS  --------------------------------
// SVD Line: 800

//  <item> SFDITEM_FIELD__MDR_UART1_RIS_RIRMIS
//    <name> RIRMIS </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000803C) RIRMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_RIS ) </loc>
//      <o.0..0> RIRMIS
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART1_RIS_CTSRMIS  -------------------------------
// SVD Line: 806

//  <item> SFDITEM_FIELD__MDR_UART1_RIS_CTSRMIS
//    <name> CTSRMIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000803C) CTSRMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_RIS ) </loc>
//      <o.1..1> CTSRMIS
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART1_RIS_DCDRMIS  -------------------------------
// SVD Line: 812

//  <item> SFDITEM_FIELD__MDR_UART1_RIS_DCDRMIS
//    <name> DCDRMIS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000803C) DCDRMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_RIS ) </loc>
//      <o.2..2> DCDRMIS
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART1_RIS_DSRRMIS  -------------------------------
// SVD Line: 818

//  <item> SFDITEM_FIELD__MDR_UART1_RIS_DSRRMIS
//    <name> DSRRMIS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000803C) DSRRMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_RIS ) </loc>
//      <o.3..3> DSRRMIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_RIS_RXRIS  --------------------------------
// SVD Line: 824

//  <item> SFDITEM_FIELD__MDR_UART1_RIS_RXRIS
//    <name> RXRIS </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000803C) RXRIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_RIS ) </loc>
//      <o.4..4> RXRIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_RIS_TXRIS  --------------------------------
// SVD Line: 830

//  <item> SFDITEM_FIELD__MDR_UART1_RIS_TXRIS
//    <name> TXRIS </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000803C) TXRIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_RIS ) </loc>
//      <o.5..5> TXRIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_RIS_RTRIS  --------------------------------
// SVD Line: 836

//  <item> SFDITEM_FIELD__MDR_UART1_RIS_RTRIS
//    <name> RTRIS </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000803C) RTRIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_RIS ) </loc>
//      <o.6..6> RTRIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_RIS_FERIS  --------------------------------
// SVD Line: 842

//  <item> SFDITEM_FIELD__MDR_UART1_RIS_FERIS
//    <name> FERIS </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000803C) FERIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_RIS ) </loc>
//      <o.7..7> FERIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_RIS_PERIS  --------------------------------
// SVD Line: 848

//  <item> SFDITEM_FIELD__MDR_UART1_RIS_PERIS
//    <name> PERIS </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000803C) PERIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_RIS ) </loc>
//      <o.8..8> PERIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_RIS_BERIS  --------------------------------
// SVD Line: 854

//  <item> SFDITEM_FIELD__MDR_UART1_RIS_BERIS
//    <name> BERIS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000803C) BERIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_RIS ) </loc>
//      <o.9..9> BERIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_RIS_OERIS  --------------------------------
// SVD Line: 860

//  <item> SFDITEM_FIELD__MDR_UART1_RIS_OERIS
//    <name> OERIS </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000803C) OERIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_RIS ) </loc>
//      <o.10..10> OERIS
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: MDR_UART1_RIS  ---------------------------------
// SVD Line: 791

//  <rtree> SFDITEM_REG__MDR_UART1_RIS
//    <name> RIS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000803C) UART Interrupt Pending Register </i>
//    <loc> ( (unsigned int)((MDR_UART1_RIS >> 0) & 0xFFFFFFFF), ((MDR_UART1_RIS = (MDR_UART1_RIS & ~(0x7FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_UART1_RIS_RIRMIS </item>
//    <item> SFDITEM_FIELD__MDR_UART1_RIS_CTSRMIS </item>
//    <item> SFDITEM_FIELD__MDR_UART1_RIS_DCDRMIS </item>
//    <item> SFDITEM_FIELD__MDR_UART1_RIS_DSRRMIS </item>
//    <item> SFDITEM_FIELD__MDR_UART1_RIS_RXRIS </item>
//    <item> SFDITEM_FIELD__MDR_UART1_RIS_TXRIS </item>
//    <item> SFDITEM_FIELD__MDR_UART1_RIS_RTRIS </item>
//    <item> SFDITEM_FIELD__MDR_UART1_RIS_FERIS </item>
//    <item> SFDITEM_FIELD__MDR_UART1_RIS_PERIS </item>
//    <item> SFDITEM_FIELD__MDR_UART1_RIS_BERIS </item>
//    <item> SFDITEM_FIELD__MDR_UART1_RIS_OERIS </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_UART1_MIS  ------------------------------
// SVD Line: 868

unsigned int MDR_UART1_MIS __AT (0x40008040);



// ----------------------------  Field Item: MDR_UART1_MIS_RIMMIS  --------------------------------
// SVD Line: 877

//  <item> SFDITEM_FIELD__MDR_UART1_MIS_RIMMIS
//    <name> RIMMIS </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40008040) RIMMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_MIS ) </loc>
//      <o.0..0> RIMMIS
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART1_MIS_CTSMMIS  -------------------------------
// SVD Line: 883

//  <item> SFDITEM_FIELD__MDR_UART1_MIS_CTSMMIS
//    <name> CTSMMIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40008040) CTSMMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_MIS ) </loc>
//      <o.1..1> CTSMMIS
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART1_MIS_DCDMMIS  -------------------------------
// SVD Line: 889

//  <item> SFDITEM_FIELD__MDR_UART1_MIS_DCDMMIS
//    <name> DCDMMIS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40008040) DCDMMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_MIS ) </loc>
//      <o.2..2> DCDMMIS
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART1_MIS_DSRMMIS  -------------------------------
// SVD Line: 895

//  <item> SFDITEM_FIELD__MDR_UART1_MIS_DSRMMIS
//    <name> DSRMMIS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40008040) DSRMMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_MIS ) </loc>
//      <o.3..3> DSRMMIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_MIS_RXMIS  --------------------------------
// SVD Line: 901

//  <item> SFDITEM_FIELD__MDR_UART1_MIS_RXMIS
//    <name> RXMIS </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40008040) RXMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_MIS ) </loc>
//      <o.4..4> RXMIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_MIS_TXMIS  --------------------------------
// SVD Line: 907

//  <item> SFDITEM_FIELD__MDR_UART1_MIS_TXMIS
//    <name> TXMIS </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40008040) TXMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_MIS ) </loc>
//      <o.5..5> TXMIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_MIS_RTMIS  --------------------------------
// SVD Line: 913

//  <item> SFDITEM_FIELD__MDR_UART1_MIS_RTMIS
//    <name> RTMIS </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40008040) RTMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_MIS ) </loc>
//      <o.6..6> RTMIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_MIS_FEMIS  --------------------------------
// SVD Line: 919

//  <item> SFDITEM_FIELD__MDR_UART1_MIS_FEMIS
//    <name> FEMIS </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40008040) FEMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_MIS ) </loc>
//      <o.7..7> FEMIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_MIS_PEMIS  --------------------------------
// SVD Line: 925

//  <item> SFDITEM_FIELD__MDR_UART1_MIS_PEMIS
//    <name> PEMIS </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40008040) PEMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_MIS ) </loc>
//      <o.8..8> PEMIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_MIS_BEMIS  --------------------------------
// SVD Line: 931

//  <item> SFDITEM_FIELD__MDR_UART1_MIS_BEMIS
//    <name> BEMIS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40008040) BEMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_MIS ) </loc>
//      <o.9..9> BEMIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_MIS_OEMIS  --------------------------------
// SVD Line: 937

//  <item> SFDITEM_FIELD__MDR_UART1_MIS_OEMIS
//    <name> OEMIS </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40008040) OEMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_MIS ) </loc>
//      <o.10..10> OEMIS
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: MDR_UART1_MIS  ---------------------------------
// SVD Line: 868

//  <rtree> SFDITEM_REG__MDR_UART1_MIS
//    <name> MIS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40008040) UART Masked Interrupt Pending Register </i>
//    <loc> ( (unsigned int)((MDR_UART1_MIS >> 0) & 0xFFFFFFFF), ((MDR_UART1_MIS = (MDR_UART1_MIS & ~(0x7FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_UART1_MIS_RIMMIS </item>
//    <item> SFDITEM_FIELD__MDR_UART1_MIS_CTSMMIS </item>
//    <item> SFDITEM_FIELD__MDR_UART1_MIS_DCDMMIS </item>
//    <item> SFDITEM_FIELD__MDR_UART1_MIS_DSRMMIS </item>
//    <item> SFDITEM_FIELD__MDR_UART1_MIS_RXMIS </item>
//    <item> SFDITEM_FIELD__MDR_UART1_MIS_TXMIS </item>
//    <item> SFDITEM_FIELD__MDR_UART1_MIS_RTMIS </item>
//    <item> SFDITEM_FIELD__MDR_UART1_MIS_FEMIS </item>
//    <item> SFDITEM_FIELD__MDR_UART1_MIS_PEMIS </item>
//    <item> SFDITEM_FIELD__MDR_UART1_MIS_BEMIS </item>
//    <item> SFDITEM_FIELD__MDR_UART1_MIS_OEMIS </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_UART1_ICR  ------------------------------
// SVD Line: 945

unsigned int MDR_UART1_ICR __AT (0x40008044);



// -----------------------------  Field Item: MDR_UART1_ICR_RIMIC  --------------------------------
// SVD Line: 954

//  <item> SFDITEM_FIELD__MDR_UART1_ICR_RIMIC
//    <name> RIMIC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40008044) RIMIC </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_ICR ) </loc>
//      <o.0..0> RIMIC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART1_ICR_CTSMIC  --------------------------------
// SVD Line: 960

//  <item> SFDITEM_FIELD__MDR_UART1_ICR_CTSMIC
//    <name> CTSMIC </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40008044) CTSMIC </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_ICR ) </loc>
//      <o.1..1> CTSMIC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART1_ICR_DCDMIC  --------------------------------
// SVD Line: 966

//  <item> SFDITEM_FIELD__MDR_UART1_ICR_DCDMIC
//    <name> DCDMIC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40008044) DCDMIC </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_ICR ) </loc>
//      <o.2..2> DCDMIC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART1_ICR_DSRMIC  --------------------------------
// SVD Line: 972

//  <item> SFDITEM_FIELD__MDR_UART1_ICR_DSRMIC
//    <name> DSRMIC </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40008044) DSRMIC </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_ICR ) </loc>
//      <o.3..3> DSRMIC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_ICR_RXIC  ---------------------------------
// SVD Line: 978

//  <item> SFDITEM_FIELD__MDR_UART1_ICR_RXIC
//    <name> RXIC </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40008044) RXIC </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_ICR ) </loc>
//      <o.4..4> RXIC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_ICR_TXIC  ---------------------------------
// SVD Line: 984

//  <item> SFDITEM_FIELD__MDR_UART1_ICR_TXIC
//    <name> TXIC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40008044) TXIC </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_ICR ) </loc>
//      <o.5..5> TXIC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_ICR_RTIC  ---------------------------------
// SVD Line: 990

//  <item> SFDITEM_FIELD__MDR_UART1_ICR_RTIC
//    <name> RTIC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40008044) RTIC </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_ICR ) </loc>
//      <o.6..6> RTIC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_ICR_FEIC  ---------------------------------
// SVD Line: 996

//  <item> SFDITEM_FIELD__MDR_UART1_ICR_FEIC
//    <name> FEIC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40008044) FEIC </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_ICR ) </loc>
//      <o.7..7> FEIC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_ICR_PEIC  ---------------------------------
// SVD Line: 1002

//  <item> SFDITEM_FIELD__MDR_UART1_ICR_PEIC
//    <name> PEIC </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40008044) PEIC </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_ICR ) </loc>
//      <o.8..8> PEIC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_ICR_BEIC  ---------------------------------
// SVD Line: 1008

//  <item> SFDITEM_FIELD__MDR_UART1_ICR_BEIC
//    <name> BEIC </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40008044) BEIC </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_ICR ) </loc>
//      <o.9..9> BEIC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART1_ICR_OEIC  ---------------------------------
// SVD Line: 1014

//  <item> SFDITEM_FIELD__MDR_UART1_ICR_OEIC
//    <name> OEIC </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40008044) OEIC </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_ICR ) </loc>
//      <o.10..10> OEIC
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: MDR_UART1_ICR  ---------------------------------
// SVD Line: 945

//  <rtree> SFDITEM_REG__MDR_UART1_ICR
//    <name> ICR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40008044) UART Interrupt Clear Register </i>
//    <loc> ( (unsigned int)((MDR_UART1_ICR >> 0) & 0xFFFFFFFF), ((MDR_UART1_ICR = (MDR_UART1_ICR & ~(0x7FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_UART1_ICR_RIMIC </item>
//    <item> SFDITEM_FIELD__MDR_UART1_ICR_CTSMIC </item>
//    <item> SFDITEM_FIELD__MDR_UART1_ICR_DCDMIC </item>
//    <item> SFDITEM_FIELD__MDR_UART1_ICR_DSRMIC </item>
//    <item> SFDITEM_FIELD__MDR_UART1_ICR_RXIC </item>
//    <item> SFDITEM_FIELD__MDR_UART1_ICR_TXIC </item>
//    <item> SFDITEM_FIELD__MDR_UART1_ICR_RTIC </item>
//    <item> SFDITEM_FIELD__MDR_UART1_ICR_FEIC </item>
//    <item> SFDITEM_FIELD__MDR_UART1_ICR_PEIC </item>
//    <item> SFDITEM_FIELD__MDR_UART1_ICR_BEIC </item>
//    <item> SFDITEM_FIELD__MDR_UART1_ICR_OEIC </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_UART1_DMACR  -----------------------------
// SVD Line: 1022

unsigned int MDR_UART1_DMACR __AT (0x40008048);



// ---------------------------  Field Item: MDR_UART1_DMACR_RXDMAE  -------------------------------
// SVD Line: 1031

//  <item> SFDITEM_FIELD__MDR_UART1_DMACR_RXDMAE
//    <name> RXDMAE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40008048) RXDMAE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_DMACR ) </loc>
//      <o.0..0> RXDMAE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_UART1_DMACR_TXDMAE  -------------------------------
// SVD Line: 1037

//  <item> SFDITEM_FIELD__MDR_UART1_DMACR_TXDMAE
//    <name> TXDMAE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40008048) TXDMAE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_DMACR ) </loc>
//      <o.1..1> TXDMAE
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_UART1_DMACR_DMAONERR  ------------------------------
// SVD Line: 1043

//  <item> SFDITEM_FIELD__MDR_UART1_DMACR_DMAONERR
//    <name> DMAONERR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40008048) DMAONERR </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART1_DMACR ) </loc>
//      <o.2..2> DMAONERR
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_UART1_DMACR  --------------------------------
// SVD Line: 1022

//  <rtree> SFDITEM_REG__MDR_UART1_DMACR
//    <name> DMACR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40008048) UART DMA Control Register </i>
//    <loc> ( (unsigned int)((MDR_UART1_DMACR >> 0) & 0xFFFFFFFF), ((MDR_UART1_DMACR = (MDR_UART1_DMACR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_UART1_DMACR_RXDMAE </item>
//    <item> SFDITEM_FIELD__MDR_UART1_DMACR_TXDMAE </item>
//    <item> SFDITEM_FIELD__MDR_UART1_DMACR_DMAONERR </item>
//  </rtree>
//  


// -------------------------------  Peripheral View: MDR_UART1  -----------------------------------
// SVD Line: 347

//  <view> MDR_UART1
//    <name> MDR_UART1 </name>
//    <item> SFDITEM_REG__MDR_UART1_DR </item>
//    <item> SFDITEM_REG__MDR_UART1_RSR_ECR </item>
//    <item> SFDITEM_REG__MDR_UART1_FR </item>
//    <item> SFDITEM_REG__MDR_UART1_ILPR </item>
//    <item> SFDITEM_REG__MDR_UART1_IBRD </item>
//    <item> SFDITEM_REG__MDR_UART1_FBRD </item>
//    <item> SFDITEM_REG__MDR_UART1_LCR_H </item>
//    <item> SFDITEM_REG__MDR_UART1_CR </item>
//    <item> SFDITEM_REG__MDR_UART1_IFLS </item>
//    <item> SFDITEM_REG__MDR_UART1_IMSC </item>
//    <item> SFDITEM_REG__MDR_UART1_RIS </item>
//    <item> SFDITEM_REG__MDR_UART1_MIS </item>
//    <item> SFDITEM_REG__MDR_UART1_ICR </item>
//    <item> SFDITEM_REG__MDR_UART1_DMACR </item>
//  </view>
//  


// ---------------------------  Register Item Address: MDR_UART2_DR  ------------------------------
// SVD Line: 366

unsigned int MDR_UART2_DR __AT (0x40010000);



// ------------------------------  Field Item: MDR_UART2_DR_DATA  ---------------------------------
// SVD Line: 375

//  <item> SFDITEM_FIELD__MDR_UART2_DR_DATA
//    <name> DATA </name>
//    <w> 
//    <i> [Bits 7..0] WO (@ 0x40010000) DATA </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_UART2_DR >> 0) & 0x0), ((MDR_UART2_DR = (MDR_UART2_DR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: MDR_UART2_DR_FE  ----------------------------------
// SVD Line: 381

//  <item> SFDITEM_FIELD__MDR_UART2_DR_FE
//    <name> FE </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40010000) FE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_DR ) </loc>
//      <o.8..8> FE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: MDR_UART2_DR_PE  ----------------------------------
// SVD Line: 387

//  <item> SFDITEM_FIELD__MDR_UART2_DR_PE
//    <name> PE </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40010000) PE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_DR ) </loc>
//      <o.9..9> PE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: MDR_UART2_DR_BE  ----------------------------------
// SVD Line: 393

//  <item> SFDITEM_FIELD__MDR_UART2_DR_BE
//    <name> BE </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40010000) BE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_DR ) </loc>
//      <o.10..10> BE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: MDR_UART2_DR_OE  ----------------------------------
// SVD Line: 399

//  <item> SFDITEM_FIELD__MDR_UART2_DR_OE
//    <name> OE </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40010000) OE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_DR ) </loc>
//      <o.11..11> OE
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: MDR_UART2_DR  ----------------------------------
// SVD Line: 366

//  <rtree> SFDITEM_REG__MDR_UART2_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010000) UART Data Register </i>
//    <loc> ( (unsigned int)((MDR_UART2_DR >> 0) & 0xFFFFFFFF), ((MDR_UART2_DR = (MDR_UART2_DR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_UART2_DR_DATA </item>
//    <item> SFDITEM_FIELD__MDR_UART2_DR_FE </item>
//    <item> SFDITEM_FIELD__MDR_UART2_DR_PE </item>
//    <item> SFDITEM_FIELD__MDR_UART2_DR_BE </item>
//    <item> SFDITEM_FIELD__MDR_UART2_DR_OE </item>
//  </rtree>
//  


// ------------------------  Register Item Address: MDR_UART2_RSR_ECR  ----------------------------
// SVD Line: 407

unsigned int MDR_UART2_RSR_ECR __AT (0x40010004);



// ----------------------------  Field Item: MDR_UART2_RSR_ECR_FE  --------------------------------
// SVD Line: 416

//  <item> SFDITEM_FIELD__MDR_UART2_RSR_ECR_FE
//    <name> FE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010004) FE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_RSR_ECR ) </loc>
//      <o.0..0> FE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART2_RSR_ECR_PE  --------------------------------
// SVD Line: 422

//  <item> SFDITEM_FIELD__MDR_UART2_RSR_ECR_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010004) PE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_RSR_ECR ) </loc>
//      <o.1..1> PE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART2_RSR_ECR_BE  --------------------------------
// SVD Line: 428

//  <item> SFDITEM_FIELD__MDR_UART2_RSR_ECR_BE
//    <name> BE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010004) BE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_RSR_ECR ) </loc>
//      <o.2..2> BE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART2_RSR_ECR_OE  --------------------------------
// SVD Line: 434

//  <item> SFDITEM_FIELD__MDR_UART2_RSR_ECR_OE
//    <name> OE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010004) OE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_RSR_ECR ) </loc>
//      <o.3..3> OE
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: MDR_UART2_RSR_ECR  -------------------------------
// SVD Line: 407

//  <rtree> SFDITEM_REG__MDR_UART2_RSR_ECR
//    <name> RSR_ECR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010004) UART RSR Register </i>
//    <loc> ( (unsigned int)((MDR_UART2_RSR_ECR >> 0) & 0xFFFFFFFF), ((MDR_UART2_RSR_ECR = (MDR_UART2_RSR_ECR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_UART2_RSR_ECR_FE </item>
//    <item> SFDITEM_FIELD__MDR_UART2_RSR_ECR_PE </item>
//    <item> SFDITEM_FIELD__MDR_UART2_RSR_ECR_BE </item>
//    <item> SFDITEM_FIELD__MDR_UART2_RSR_ECR_OE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: MDR_UART2_FR  ------------------------------
// SVD Line: 442

unsigned int MDR_UART2_FR __AT (0x40010018);



// ------------------------------  Field Item: MDR_UART2_FR_CTS  ----------------------------------
// SVD Line: 451

//  <item> SFDITEM_FIELD__MDR_UART2_FR_CTS
//    <name> CTS </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010018) CTS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_FR ) </loc>
//      <o.0..0> CTS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_UART2_FR_DSR  ----------------------------------
// SVD Line: 457

//  <item> SFDITEM_FIELD__MDR_UART2_FR_DSR
//    <name> DSR </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010018) DSR </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_FR ) </loc>
//      <o.1..1> DSR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_UART2_FR_DCD  ----------------------------------
// SVD Line: 463

//  <item> SFDITEM_FIELD__MDR_UART2_FR_DCD
//    <name> DCD </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010018) DCD </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_FR ) </loc>
//      <o.2..2> DCD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_UART2_FR_BUSY  ---------------------------------
// SVD Line: 469

//  <item> SFDITEM_FIELD__MDR_UART2_FR_BUSY
//    <name> BUSY </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010018) BUSY </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_FR ) </loc>
//      <o.3..3> BUSY
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_UART2_FR_RXFE  ---------------------------------
// SVD Line: 475

//  <item> SFDITEM_FIELD__MDR_UART2_FR_RXFE
//    <name> RXFE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010018) RXFE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_FR ) </loc>
//      <o.4..4> RXFE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_UART2_FR_TXFF  ---------------------------------
// SVD Line: 481

//  <item> SFDITEM_FIELD__MDR_UART2_FR_TXFF
//    <name> TXFF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010018) TXFF </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_FR ) </loc>
//      <o.5..5> TXFF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_UART2_FR_RXFF  ---------------------------------
// SVD Line: 487

//  <item> SFDITEM_FIELD__MDR_UART2_FR_RXFF
//    <name> RXFF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010018) RXFF </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_FR ) </loc>
//      <o.6..6> RXFF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_UART2_FR_TXFE  ---------------------------------
// SVD Line: 493

//  <item> SFDITEM_FIELD__MDR_UART2_FR_TXFE
//    <name> TXFE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010018) TXFE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_FR ) </loc>
//      <o.7..7> TXFE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: MDR_UART2_FR_RI  ----------------------------------
// SVD Line: 499

//  <item> SFDITEM_FIELD__MDR_UART2_FR_RI
//    <name> RI </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010018) RI </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_FR ) </loc>
//      <o.8..8> RI
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: MDR_UART2_FR  ----------------------------------
// SVD Line: 442

//  <rtree> SFDITEM_REG__MDR_UART2_FR
//    <name> FR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010018) UART Flag Register </i>
//    <loc> ( (unsigned int)((MDR_UART2_FR >> 0) & 0xFFFFFFFF), ((MDR_UART2_FR = (MDR_UART2_FR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_UART2_FR_CTS </item>
//    <item> SFDITEM_FIELD__MDR_UART2_FR_DSR </item>
//    <item> SFDITEM_FIELD__MDR_UART2_FR_DCD </item>
//    <item> SFDITEM_FIELD__MDR_UART2_FR_BUSY </item>
//    <item> SFDITEM_FIELD__MDR_UART2_FR_RXFE </item>
//    <item> SFDITEM_FIELD__MDR_UART2_FR_TXFF </item>
//    <item> SFDITEM_FIELD__MDR_UART2_FR_RXFF </item>
//    <item> SFDITEM_FIELD__MDR_UART2_FR_TXFE </item>
//    <item> SFDITEM_FIELD__MDR_UART2_FR_RI </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_UART2_ILPR  -----------------------------
// SVD Line: 507

unsigned int MDR_UART2_ILPR __AT (0x40010020);



// ---------------------------  Field Item: MDR_UART2_ILPR_ILPDVSR  -------------------------------
// SVD Line: 515

//  <item> SFDITEM_FIELD__MDR_UART2_ILPR_ILPDVSR
//    <name> ILPDVSR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40010020) ILPDVSR </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_UART2_ILPR >> 0) & 0xFF), ((MDR_UART2_ILPR = (MDR_UART2_ILPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_UART2_ILPR  ---------------------------------
// SVD Line: 507

//  <rtree> SFDITEM_REG__MDR_UART2_ILPR
//    <name> ILPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010020) ILPR </i>
//    <loc> ( (unsigned int)((MDR_UART2_ILPR >> 0) & 0xFFFFFFFF), ((MDR_UART2_ILPR = (MDR_UART2_ILPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_UART2_ILPR_ILPDVSR </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_UART2_IBRD  -----------------------------
// SVD Line: 523

unsigned int MDR_UART2_IBRD __AT (0x40010024);



// -------------------------  Field Item: MDR_UART2_IBRD_BAUD_DIVINT  -----------------------------
// SVD Line: 531

//  <item> SFDITEM_FIELD__MDR_UART2_IBRD_BAUD_DIVINT
//    <name> BAUD_DIVINT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40010024) BAUD_DIVINT </i>
//    <edit> 
//      <loc> ( (unsigned short)((MDR_UART2_IBRD >> 0) & 0xFFFF), ((MDR_UART2_IBRD = (MDR_UART2_IBRD & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_UART2_IBRD  ---------------------------------
// SVD Line: 523

//  <rtree> SFDITEM_REG__MDR_UART2_IBRD
//    <name> IBRD </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010024) IBRD </i>
//    <loc> ( (unsigned int)((MDR_UART2_IBRD >> 0) & 0xFFFFFFFF), ((MDR_UART2_IBRD = (MDR_UART2_IBRD & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_UART2_IBRD_BAUD_DIVINT </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_UART2_FBRD  -----------------------------
// SVD Line: 539

unsigned int MDR_UART2_FBRD __AT (0x40010028);



// -------------------------  Field Item: MDR_UART2_FBRD_BAUD_DIVFRAC  ----------------------------
// SVD Line: 547

//  <item> SFDITEM_FIELD__MDR_UART2_FBRD_BAUD_DIVFRAC
//    <name> BAUD_DIVFRAC </name>
//    <rw> 
//    <i> [Bits 5..0] RW (@ 0x40010028) BAUD_DIVFRAC </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_UART2_FBRD >> 0) & 0x3F), ((MDR_UART2_FBRD = (MDR_UART2_FBRD & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_UART2_FBRD  ---------------------------------
// SVD Line: 539

//  <rtree> SFDITEM_REG__MDR_UART2_FBRD
//    <name> FBRD </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010028) FBRD </i>
//    <loc> ( (unsigned int)((MDR_UART2_FBRD >> 0) & 0xFFFFFFFF), ((MDR_UART2_FBRD = (MDR_UART2_FBRD & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_UART2_FBRD_BAUD_DIVFRAC </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_UART2_LCR_H  -----------------------------
// SVD Line: 555

unsigned int MDR_UART2_LCR_H __AT (0x4001002C);



// -----------------------------  Field Item: MDR_UART2_LCR_H_BRK  --------------------------------
// SVD Line: 564

//  <item> SFDITEM_FIELD__MDR_UART2_LCR_H_BRK
//    <name> BRK </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001002C) BRK </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_LCR_H ) </loc>
//      <o.0..0> BRK
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_LCR_H_PEN  --------------------------------
// SVD Line: 570

//  <item> SFDITEM_FIELD__MDR_UART2_LCR_H_PEN
//    <name> PEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001002C) PEN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_LCR_H ) </loc>
//      <o.1..1> PEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_LCR_H_EPS  --------------------------------
// SVD Line: 576

//  <item> SFDITEM_FIELD__MDR_UART2_LCR_H_EPS
//    <name> EPS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001002C) EPS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_LCR_H ) </loc>
//      <o.2..2> EPS
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART2_LCR_H_STP2  --------------------------------
// SVD Line: 582

//  <item> SFDITEM_FIELD__MDR_UART2_LCR_H_STP2
//    <name> STP2 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001002C) STP2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_LCR_H ) </loc>
//      <o.3..3> STP2
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_LCR_H_FEN  --------------------------------
// SVD Line: 588

//  <item> SFDITEM_FIELD__MDR_UART2_LCR_H_FEN
//    <name> FEN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4001002C) FEN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_LCR_H ) </loc>
//      <o.4..4> FEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART2_LCR_H_WLEN  --------------------------------
// SVD Line: 594

//  <item> SFDITEM_FIELD__MDR_UART2_LCR_H_WLEN
//    <name> WLEN </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x4001002C) WLEN </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_UART2_LCR_H >> 5) & 0x3), ((MDR_UART2_LCR_H = (MDR_UART2_LCR_H & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_LCR_H_SPS  --------------------------------
// SVD Line: 600

//  <item> SFDITEM_FIELD__MDR_UART2_LCR_H_SPS
//    <name> SPS </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001002C) SPS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_LCR_H ) </loc>
//      <o.7..7> SPS
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_UART2_LCR_H  --------------------------------
// SVD Line: 555

//  <rtree> SFDITEM_REG__MDR_UART2_LCR_H
//    <name> LCR_H </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001002C) UART LCR_H Register </i>
//    <loc> ( (unsigned int)((MDR_UART2_LCR_H >> 0) & 0xFFFFFFFF), ((MDR_UART2_LCR_H = (MDR_UART2_LCR_H & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_UART2_LCR_H_BRK </item>
//    <item> SFDITEM_FIELD__MDR_UART2_LCR_H_PEN </item>
//    <item> SFDITEM_FIELD__MDR_UART2_LCR_H_EPS </item>
//    <item> SFDITEM_FIELD__MDR_UART2_LCR_H_STP2 </item>
//    <item> SFDITEM_FIELD__MDR_UART2_LCR_H_FEN </item>
//    <item> SFDITEM_FIELD__MDR_UART2_LCR_H_WLEN </item>
//    <item> SFDITEM_FIELD__MDR_UART2_LCR_H_SPS </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: MDR_UART2_CR  ------------------------------
// SVD Line: 608

unsigned int MDR_UART2_CR __AT (0x40010030);



// -----------------------------  Field Item: MDR_UART2_CR_UARTEN  --------------------------------
// SVD Line: 617

//  <item> SFDITEM_FIELD__MDR_UART2_CR_UARTEN
//    <name> UARTEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010030) UARTEN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_CR ) </loc>
//      <o.0..0> UARTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_CR_SIREN  ---------------------------------
// SVD Line: 623

//  <item> SFDITEM_FIELD__MDR_UART2_CR_SIREN
//    <name> SIREN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010030) SIREN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_CR ) </loc>
//      <o.1..1> SIREN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_CR_SIRLP  ---------------------------------
// SVD Line: 629

//  <item> SFDITEM_FIELD__MDR_UART2_CR_SIRLP
//    <name> SIRLP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010030) SIRLP </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_CR ) </loc>
//      <o.2..2> SIRLP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_UART2_CR_LBE  ----------------------------------
// SVD Line: 635

//  <item> SFDITEM_FIELD__MDR_UART2_CR_LBE
//    <name> LBE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010030) LBE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_CR ) </loc>
//      <o.7..7> LBE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_UART2_CR_TXE  ----------------------------------
// SVD Line: 641

//  <item> SFDITEM_FIELD__MDR_UART2_CR_TXE
//    <name> TXE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010030) TXE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_CR ) </loc>
//      <o.8..8> TXE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_UART2_CR_RXE  ----------------------------------
// SVD Line: 647

//  <item> SFDITEM_FIELD__MDR_UART2_CR_RXE
//    <name> RXE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010030) RXE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_CR ) </loc>
//      <o.9..9> RXE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_UART2_CR_DTR  ----------------------------------
// SVD Line: 653

//  <item> SFDITEM_FIELD__MDR_UART2_CR_DTR
//    <name> DTR </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010030) DTR </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_CR ) </loc>
//      <o.10..10> DTR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_UART2_CR_RTS  ----------------------------------
// SVD Line: 659

//  <item> SFDITEM_FIELD__MDR_UART2_CR_RTS
//    <name> RTS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010030) RTS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_CR ) </loc>
//      <o.11..11> RTS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_UART2_CR_Out1  ---------------------------------
// SVD Line: 665

//  <item> SFDITEM_FIELD__MDR_UART2_CR_Out1
//    <name> Out1 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40010030) Out1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_CR ) </loc>
//      <o.12..12> Out1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_UART2_CR_Out2  ---------------------------------
// SVD Line: 671

//  <item> SFDITEM_FIELD__MDR_UART2_CR_Out2
//    <name> Out2 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40010030) Out2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_CR ) </loc>
//      <o.13..13> Out2
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_CR_RTSEn  ---------------------------------
// SVD Line: 677

//  <item> SFDITEM_FIELD__MDR_UART2_CR_RTSEn
//    <name> RTSEn </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40010030) RTSEn </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_CR ) </loc>
//      <o.14..14> RTSEn
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_CR_CTSEn  ---------------------------------
// SVD Line: 683

//  <item> SFDITEM_FIELD__MDR_UART2_CR_CTSEn
//    <name> CTSEn </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010030) CTSEn </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_CR ) </loc>
//      <o.15..15> CTSEn
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: MDR_UART2_CR  ----------------------------------
// SVD Line: 608

//  <rtree> SFDITEM_REG__MDR_UART2_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010030) UART Command Register </i>
//    <loc> ( (unsigned int)((MDR_UART2_CR >> 0) & 0xFFFFFFFF), ((MDR_UART2_CR = (MDR_UART2_CR & ~(0xFF87UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF87) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_UART2_CR_UARTEN </item>
//    <item> SFDITEM_FIELD__MDR_UART2_CR_SIREN </item>
//    <item> SFDITEM_FIELD__MDR_UART2_CR_SIRLP </item>
//    <item> SFDITEM_FIELD__MDR_UART2_CR_LBE </item>
//    <item> SFDITEM_FIELD__MDR_UART2_CR_TXE </item>
//    <item> SFDITEM_FIELD__MDR_UART2_CR_RXE </item>
//    <item> SFDITEM_FIELD__MDR_UART2_CR_DTR </item>
//    <item> SFDITEM_FIELD__MDR_UART2_CR_RTS </item>
//    <item> SFDITEM_FIELD__MDR_UART2_CR_Out1 </item>
//    <item> SFDITEM_FIELD__MDR_UART2_CR_Out2 </item>
//    <item> SFDITEM_FIELD__MDR_UART2_CR_RTSEn </item>
//    <item> SFDITEM_FIELD__MDR_UART2_CR_CTSEn </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_UART2_IFLS  -----------------------------
// SVD Line: 691

unsigned int MDR_UART2_IFLS __AT (0x40010034);



// ---------------------------  Field Item: MDR_UART2_IFLS_TXIFLSEL  ------------------------------
// SVD Line: 700

//  <item> SFDITEM_FIELD__MDR_UART2_IFLS_TXIFLSEL
//    <name> TXIFLSEL </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40010034) TXIFLSEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_UART2_IFLS >> 0) & 0x7), ((MDR_UART2_IFLS = (MDR_UART2_IFLS & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: MDR_UART2_IFLS_RXIFLSEL  ------------------------------
// SVD Line: 706

//  <item> SFDITEM_FIELD__MDR_UART2_IFLS_RXIFLSEL
//    <name> RXIFLSEL </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40010034) RXIFLSEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_UART2_IFLS >> 3) & 0x7), ((MDR_UART2_IFLS = (MDR_UART2_IFLS & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_UART2_IFLS  ---------------------------------
// SVD Line: 691

//  <rtree> SFDITEM_REG__MDR_UART2_IFLS
//    <name> IFLS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010034) UART IFLS Register </i>
//    <loc> ( (unsigned int)((MDR_UART2_IFLS >> 0) & 0xFFFFFFFF), ((MDR_UART2_IFLS = (MDR_UART2_IFLS & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_UART2_IFLS_TXIFLSEL </item>
//    <item> SFDITEM_FIELD__MDR_UART2_IFLS_RXIFLSEL </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_UART2_IMSC  -----------------------------
// SVD Line: 714

unsigned int MDR_UART2_IMSC __AT (0x40010038);



// ----------------------------  Field Item: MDR_UART2_IMSC_RIMIM  --------------------------------
// SVD Line: 723

//  <item> SFDITEM_FIELD__MDR_UART2_IMSC_RIMIM
//    <name> RIMIM </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010038) RIMIM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_IMSC ) </loc>
//      <o.0..0> RIMIM
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART2_IMSC_CTSMIM  -------------------------------
// SVD Line: 729

//  <item> SFDITEM_FIELD__MDR_UART2_IMSC_CTSMIM
//    <name> CTSMIM </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010038) CTSMIM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_IMSC ) </loc>
//      <o.1..1> CTSMIM
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART2_IMSC_DCDMIM  -------------------------------
// SVD Line: 735

//  <item> SFDITEM_FIELD__MDR_UART2_IMSC_DCDMIM
//    <name> DCDMIM </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010038) DCDMIM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_IMSC ) </loc>
//      <o.2..2> DCDMIM
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART2_IMSC_DSRMIM  -------------------------------
// SVD Line: 741

//  <item> SFDITEM_FIELD__MDR_UART2_IMSC_DSRMIM
//    <name> DSRMIM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010038) DSRMIM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_IMSC ) </loc>
//      <o.3..3> DSRMIM
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_IMSC_RXIM  --------------------------------
// SVD Line: 747

//  <item> SFDITEM_FIELD__MDR_UART2_IMSC_RXIM
//    <name> RXIM </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010038) RXIM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_IMSC ) </loc>
//      <o.4..4> RXIM
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_IMSC_TXIM  --------------------------------
// SVD Line: 753

//  <item> SFDITEM_FIELD__MDR_UART2_IMSC_TXIM
//    <name> TXIM </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010038) TXIM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_IMSC ) </loc>
//      <o.5..5> TXIM
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_IMSC_RTIM  --------------------------------
// SVD Line: 759

//  <item> SFDITEM_FIELD__MDR_UART2_IMSC_RTIM
//    <name> RTIM </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010038) RTIM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_IMSC ) </loc>
//      <o.6..6> RTIM
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_IMSC_FEIM  --------------------------------
// SVD Line: 765

//  <item> SFDITEM_FIELD__MDR_UART2_IMSC_FEIM
//    <name> FEIM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010038) FEIM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_IMSC ) </loc>
//      <o.7..7> FEIM
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_IMSC_PEIM  --------------------------------
// SVD Line: 771

//  <item> SFDITEM_FIELD__MDR_UART2_IMSC_PEIM
//    <name> PEIM </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010038) PEIM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_IMSC ) </loc>
//      <o.8..8> PEIM
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_IMSC_BEIM  --------------------------------
// SVD Line: 777

//  <item> SFDITEM_FIELD__MDR_UART2_IMSC_BEIM
//    <name> BEIM </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010038) BEIM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_IMSC ) </loc>
//      <o.9..9> BEIM
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_IMSC_OEIM  --------------------------------
// SVD Line: 783

//  <item> SFDITEM_FIELD__MDR_UART2_IMSC_OEIM
//    <name> OEIM </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010038) OEIM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_IMSC ) </loc>
//      <o.10..10> OEIM
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_UART2_IMSC  ---------------------------------
// SVD Line: 714

//  <rtree> SFDITEM_REG__MDR_UART2_IMSC
//    <name> IMSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010038) UART Interrupt Mask Register </i>
//    <loc> ( (unsigned int)((MDR_UART2_IMSC >> 0) & 0xFFFFFFFF), ((MDR_UART2_IMSC = (MDR_UART2_IMSC & ~(0x7FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_UART2_IMSC_RIMIM </item>
//    <item> SFDITEM_FIELD__MDR_UART2_IMSC_CTSMIM </item>
//    <item> SFDITEM_FIELD__MDR_UART2_IMSC_DCDMIM </item>
//    <item> SFDITEM_FIELD__MDR_UART2_IMSC_DSRMIM </item>
//    <item> SFDITEM_FIELD__MDR_UART2_IMSC_RXIM </item>
//    <item> SFDITEM_FIELD__MDR_UART2_IMSC_TXIM </item>
//    <item> SFDITEM_FIELD__MDR_UART2_IMSC_RTIM </item>
//    <item> SFDITEM_FIELD__MDR_UART2_IMSC_FEIM </item>
//    <item> SFDITEM_FIELD__MDR_UART2_IMSC_PEIM </item>
//    <item> SFDITEM_FIELD__MDR_UART2_IMSC_BEIM </item>
//    <item> SFDITEM_FIELD__MDR_UART2_IMSC_OEIM </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_UART2_RIS  ------------------------------
// SVD Line: 791

unsigned int MDR_UART2_RIS __AT (0x4001003C);



// ----------------------------  Field Item: MDR_UART2_RIS_RIRMIS  --------------------------------
// SVD Line: 800

//  <item> SFDITEM_FIELD__MDR_UART2_RIS_RIRMIS
//    <name> RIRMIS </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001003C) RIRMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_RIS ) </loc>
//      <o.0..0> RIRMIS
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART2_RIS_CTSRMIS  -------------------------------
// SVD Line: 806

//  <item> SFDITEM_FIELD__MDR_UART2_RIS_CTSRMIS
//    <name> CTSRMIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001003C) CTSRMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_RIS ) </loc>
//      <o.1..1> CTSRMIS
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART2_RIS_DCDRMIS  -------------------------------
// SVD Line: 812

//  <item> SFDITEM_FIELD__MDR_UART2_RIS_DCDRMIS
//    <name> DCDRMIS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001003C) DCDRMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_RIS ) </loc>
//      <o.2..2> DCDRMIS
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART2_RIS_DSRRMIS  -------------------------------
// SVD Line: 818

//  <item> SFDITEM_FIELD__MDR_UART2_RIS_DSRRMIS
//    <name> DSRRMIS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001003C) DSRRMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_RIS ) </loc>
//      <o.3..3> DSRRMIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_RIS_RXRIS  --------------------------------
// SVD Line: 824

//  <item> SFDITEM_FIELD__MDR_UART2_RIS_RXRIS
//    <name> RXRIS </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4001003C) RXRIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_RIS ) </loc>
//      <o.4..4> RXRIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_RIS_TXRIS  --------------------------------
// SVD Line: 830

//  <item> SFDITEM_FIELD__MDR_UART2_RIS_TXRIS
//    <name> TXRIS </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001003C) TXRIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_RIS ) </loc>
//      <o.5..5> TXRIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_RIS_RTRIS  --------------------------------
// SVD Line: 836

//  <item> SFDITEM_FIELD__MDR_UART2_RIS_RTRIS
//    <name> RTRIS </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4001003C) RTRIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_RIS ) </loc>
//      <o.6..6> RTRIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_RIS_FERIS  --------------------------------
// SVD Line: 842

//  <item> SFDITEM_FIELD__MDR_UART2_RIS_FERIS
//    <name> FERIS </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001003C) FERIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_RIS ) </loc>
//      <o.7..7> FERIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_RIS_PERIS  --------------------------------
// SVD Line: 848

//  <item> SFDITEM_FIELD__MDR_UART2_RIS_PERIS
//    <name> PERIS </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001003C) PERIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_RIS ) </loc>
//      <o.8..8> PERIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_RIS_BERIS  --------------------------------
// SVD Line: 854

//  <item> SFDITEM_FIELD__MDR_UART2_RIS_BERIS
//    <name> BERIS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001003C) BERIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_RIS ) </loc>
//      <o.9..9> BERIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_RIS_OERIS  --------------------------------
// SVD Line: 860

//  <item> SFDITEM_FIELD__MDR_UART2_RIS_OERIS
//    <name> OERIS </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001003C) OERIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_RIS ) </loc>
//      <o.10..10> OERIS
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: MDR_UART2_RIS  ---------------------------------
// SVD Line: 791

//  <rtree> SFDITEM_REG__MDR_UART2_RIS
//    <name> RIS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001003C) UART Interrupt Pending Register </i>
//    <loc> ( (unsigned int)((MDR_UART2_RIS >> 0) & 0xFFFFFFFF), ((MDR_UART2_RIS = (MDR_UART2_RIS & ~(0x7FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_UART2_RIS_RIRMIS </item>
//    <item> SFDITEM_FIELD__MDR_UART2_RIS_CTSRMIS </item>
//    <item> SFDITEM_FIELD__MDR_UART2_RIS_DCDRMIS </item>
//    <item> SFDITEM_FIELD__MDR_UART2_RIS_DSRRMIS </item>
//    <item> SFDITEM_FIELD__MDR_UART2_RIS_RXRIS </item>
//    <item> SFDITEM_FIELD__MDR_UART2_RIS_TXRIS </item>
//    <item> SFDITEM_FIELD__MDR_UART2_RIS_RTRIS </item>
//    <item> SFDITEM_FIELD__MDR_UART2_RIS_FERIS </item>
//    <item> SFDITEM_FIELD__MDR_UART2_RIS_PERIS </item>
//    <item> SFDITEM_FIELD__MDR_UART2_RIS_BERIS </item>
//    <item> SFDITEM_FIELD__MDR_UART2_RIS_OERIS </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_UART2_MIS  ------------------------------
// SVD Line: 868

unsigned int MDR_UART2_MIS __AT (0x40010040);



// ----------------------------  Field Item: MDR_UART2_MIS_RIMMIS  --------------------------------
// SVD Line: 877

//  <item> SFDITEM_FIELD__MDR_UART2_MIS_RIMMIS
//    <name> RIMMIS </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010040) RIMMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_MIS ) </loc>
//      <o.0..0> RIMMIS
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART2_MIS_CTSMMIS  -------------------------------
// SVD Line: 883

//  <item> SFDITEM_FIELD__MDR_UART2_MIS_CTSMMIS
//    <name> CTSMMIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010040) CTSMMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_MIS ) </loc>
//      <o.1..1> CTSMMIS
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART2_MIS_DCDMMIS  -------------------------------
// SVD Line: 889

//  <item> SFDITEM_FIELD__MDR_UART2_MIS_DCDMMIS
//    <name> DCDMMIS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010040) DCDMMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_MIS ) </loc>
//      <o.2..2> DCDMMIS
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART2_MIS_DSRMMIS  -------------------------------
// SVD Line: 895

//  <item> SFDITEM_FIELD__MDR_UART2_MIS_DSRMMIS
//    <name> DSRMMIS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010040) DSRMMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_MIS ) </loc>
//      <o.3..3> DSRMMIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_MIS_RXMIS  --------------------------------
// SVD Line: 901

//  <item> SFDITEM_FIELD__MDR_UART2_MIS_RXMIS
//    <name> RXMIS </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010040) RXMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_MIS ) </loc>
//      <o.4..4> RXMIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_MIS_TXMIS  --------------------------------
// SVD Line: 907

//  <item> SFDITEM_FIELD__MDR_UART2_MIS_TXMIS
//    <name> TXMIS </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010040) TXMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_MIS ) </loc>
//      <o.5..5> TXMIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_MIS_RTMIS  --------------------------------
// SVD Line: 913

//  <item> SFDITEM_FIELD__MDR_UART2_MIS_RTMIS
//    <name> RTMIS </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010040) RTMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_MIS ) </loc>
//      <o.6..6> RTMIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_MIS_FEMIS  --------------------------------
// SVD Line: 919

//  <item> SFDITEM_FIELD__MDR_UART2_MIS_FEMIS
//    <name> FEMIS </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010040) FEMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_MIS ) </loc>
//      <o.7..7> FEMIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_MIS_PEMIS  --------------------------------
// SVD Line: 925

//  <item> SFDITEM_FIELD__MDR_UART2_MIS_PEMIS
//    <name> PEMIS </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010040) PEMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_MIS ) </loc>
//      <o.8..8> PEMIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_MIS_BEMIS  --------------------------------
// SVD Line: 931

//  <item> SFDITEM_FIELD__MDR_UART2_MIS_BEMIS
//    <name> BEMIS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010040) BEMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_MIS ) </loc>
//      <o.9..9> BEMIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_MIS_OEMIS  --------------------------------
// SVD Line: 937

//  <item> SFDITEM_FIELD__MDR_UART2_MIS_OEMIS
//    <name> OEMIS </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010040) OEMIS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_MIS ) </loc>
//      <o.10..10> OEMIS
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: MDR_UART2_MIS  ---------------------------------
// SVD Line: 868

//  <rtree> SFDITEM_REG__MDR_UART2_MIS
//    <name> MIS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010040) UART Masked Interrupt Pending Register </i>
//    <loc> ( (unsigned int)((MDR_UART2_MIS >> 0) & 0xFFFFFFFF), ((MDR_UART2_MIS = (MDR_UART2_MIS & ~(0x7FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_UART2_MIS_RIMMIS </item>
//    <item> SFDITEM_FIELD__MDR_UART2_MIS_CTSMMIS </item>
//    <item> SFDITEM_FIELD__MDR_UART2_MIS_DCDMMIS </item>
//    <item> SFDITEM_FIELD__MDR_UART2_MIS_DSRMMIS </item>
//    <item> SFDITEM_FIELD__MDR_UART2_MIS_RXMIS </item>
//    <item> SFDITEM_FIELD__MDR_UART2_MIS_TXMIS </item>
//    <item> SFDITEM_FIELD__MDR_UART2_MIS_RTMIS </item>
//    <item> SFDITEM_FIELD__MDR_UART2_MIS_FEMIS </item>
//    <item> SFDITEM_FIELD__MDR_UART2_MIS_PEMIS </item>
//    <item> SFDITEM_FIELD__MDR_UART2_MIS_BEMIS </item>
//    <item> SFDITEM_FIELD__MDR_UART2_MIS_OEMIS </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_UART2_ICR  ------------------------------
// SVD Line: 945

unsigned int MDR_UART2_ICR __AT (0x40010044);



// -----------------------------  Field Item: MDR_UART2_ICR_RIMIC  --------------------------------
// SVD Line: 954

//  <item> SFDITEM_FIELD__MDR_UART2_ICR_RIMIC
//    <name> RIMIC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010044) RIMIC </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_ICR ) </loc>
//      <o.0..0> RIMIC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART2_ICR_CTSMIC  --------------------------------
// SVD Line: 960

//  <item> SFDITEM_FIELD__MDR_UART2_ICR_CTSMIC
//    <name> CTSMIC </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010044) CTSMIC </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_ICR ) </loc>
//      <o.1..1> CTSMIC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART2_ICR_DCDMIC  --------------------------------
// SVD Line: 966

//  <item> SFDITEM_FIELD__MDR_UART2_ICR_DCDMIC
//    <name> DCDMIC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010044) DCDMIC </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_ICR ) </loc>
//      <o.2..2> DCDMIC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_UART2_ICR_DSRMIC  --------------------------------
// SVD Line: 972

//  <item> SFDITEM_FIELD__MDR_UART2_ICR_DSRMIC
//    <name> DSRMIC </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010044) DSRMIC </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_ICR ) </loc>
//      <o.3..3> DSRMIC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_ICR_RXIC  ---------------------------------
// SVD Line: 978

//  <item> SFDITEM_FIELD__MDR_UART2_ICR_RXIC
//    <name> RXIC </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010044) RXIC </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_ICR ) </loc>
//      <o.4..4> RXIC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_ICR_TXIC  ---------------------------------
// SVD Line: 984

//  <item> SFDITEM_FIELD__MDR_UART2_ICR_TXIC
//    <name> TXIC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010044) TXIC </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_ICR ) </loc>
//      <o.5..5> TXIC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_ICR_RTIC  ---------------------------------
// SVD Line: 990

//  <item> SFDITEM_FIELD__MDR_UART2_ICR_RTIC
//    <name> RTIC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010044) RTIC </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_ICR ) </loc>
//      <o.6..6> RTIC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_ICR_FEIC  ---------------------------------
// SVD Line: 996

//  <item> SFDITEM_FIELD__MDR_UART2_ICR_FEIC
//    <name> FEIC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010044) FEIC </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_ICR ) </loc>
//      <o.7..7> FEIC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_ICR_PEIC  ---------------------------------
// SVD Line: 1002

//  <item> SFDITEM_FIELD__MDR_UART2_ICR_PEIC
//    <name> PEIC </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010044) PEIC </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_ICR ) </loc>
//      <o.8..8> PEIC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_ICR_BEIC  ---------------------------------
// SVD Line: 1008

//  <item> SFDITEM_FIELD__MDR_UART2_ICR_BEIC
//    <name> BEIC </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010044) BEIC </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_ICR ) </loc>
//      <o.9..9> BEIC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_UART2_ICR_OEIC  ---------------------------------
// SVD Line: 1014

//  <item> SFDITEM_FIELD__MDR_UART2_ICR_OEIC
//    <name> OEIC </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010044) OEIC </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_ICR ) </loc>
//      <o.10..10> OEIC
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: MDR_UART2_ICR  ---------------------------------
// SVD Line: 945

//  <rtree> SFDITEM_REG__MDR_UART2_ICR
//    <name> ICR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010044) UART Interrupt Clear Register </i>
//    <loc> ( (unsigned int)((MDR_UART2_ICR >> 0) & 0xFFFFFFFF), ((MDR_UART2_ICR = (MDR_UART2_ICR & ~(0x7FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_UART2_ICR_RIMIC </item>
//    <item> SFDITEM_FIELD__MDR_UART2_ICR_CTSMIC </item>
//    <item> SFDITEM_FIELD__MDR_UART2_ICR_DCDMIC </item>
//    <item> SFDITEM_FIELD__MDR_UART2_ICR_DSRMIC </item>
//    <item> SFDITEM_FIELD__MDR_UART2_ICR_RXIC </item>
//    <item> SFDITEM_FIELD__MDR_UART2_ICR_TXIC </item>
//    <item> SFDITEM_FIELD__MDR_UART2_ICR_RTIC </item>
//    <item> SFDITEM_FIELD__MDR_UART2_ICR_FEIC </item>
//    <item> SFDITEM_FIELD__MDR_UART2_ICR_PEIC </item>
//    <item> SFDITEM_FIELD__MDR_UART2_ICR_BEIC </item>
//    <item> SFDITEM_FIELD__MDR_UART2_ICR_OEIC </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_UART2_DMACR  -----------------------------
// SVD Line: 1022

unsigned int MDR_UART2_DMACR __AT (0x40010048);



// ---------------------------  Field Item: MDR_UART2_DMACR_RXDMAE  -------------------------------
// SVD Line: 1031

//  <item> SFDITEM_FIELD__MDR_UART2_DMACR_RXDMAE
//    <name> RXDMAE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010048) RXDMAE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_DMACR ) </loc>
//      <o.0..0> RXDMAE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_UART2_DMACR_TXDMAE  -------------------------------
// SVD Line: 1037

//  <item> SFDITEM_FIELD__MDR_UART2_DMACR_TXDMAE
//    <name> TXDMAE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010048) TXDMAE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_DMACR ) </loc>
//      <o.1..1> TXDMAE
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_UART2_DMACR_DMAONERR  ------------------------------
// SVD Line: 1043

//  <item> SFDITEM_FIELD__MDR_UART2_DMACR_DMAONERR
//    <name> DMAONERR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010048) DMAONERR </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_UART2_DMACR ) </loc>
//      <o.2..2> DMAONERR
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_UART2_DMACR  --------------------------------
// SVD Line: 1022

//  <rtree> SFDITEM_REG__MDR_UART2_DMACR
//    <name> DMACR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010048) UART DMA Control Register </i>
//    <loc> ( (unsigned int)((MDR_UART2_DMACR >> 0) & 0xFFFFFFFF), ((MDR_UART2_DMACR = (MDR_UART2_DMACR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_UART2_DMACR_RXDMAE </item>
//    <item> SFDITEM_FIELD__MDR_UART2_DMACR_TXDMAE </item>
//    <item> SFDITEM_FIELD__MDR_UART2_DMACR_DMAONERR </item>
//  </rtree>
//  


// -------------------------------  Peripheral View: MDR_UART2  -----------------------------------
// SVD Line: 1053

//  <view> MDR_UART2
//    <name> MDR_UART2 </name>
//    <item> SFDITEM_REG__MDR_UART2_DR </item>
//    <item> SFDITEM_REG__MDR_UART2_RSR_ECR </item>
//    <item> SFDITEM_REG__MDR_UART2_FR </item>
//    <item> SFDITEM_REG__MDR_UART2_ILPR </item>
//    <item> SFDITEM_REG__MDR_UART2_IBRD </item>
//    <item> SFDITEM_REG__MDR_UART2_FBRD </item>
//    <item> SFDITEM_REG__MDR_UART2_LCR_H </item>
//    <item> SFDITEM_REG__MDR_UART2_CR </item>
//    <item> SFDITEM_REG__MDR_UART2_IFLS </item>
//    <item> SFDITEM_REG__MDR_UART2_IMSC </item>
//    <item> SFDITEM_REG__MDR_UART2_RIS </item>
//    <item> SFDITEM_REG__MDR_UART2_MIS </item>
//    <item> SFDITEM_REG__MDR_UART2_ICR </item>
//    <item> SFDITEM_REG__MDR_UART2_DMACR </item>
//  </view>
//  


// --------------------------  Register Item Address: MDR_EEPROM_CMD  -----------------------------
// SVD Line: 1079

unsigned int MDR_EEPROM_CMD __AT (0x40018000);



// -----------------------------  Field Item: MDR_EEPROM_CMD_CON  ---------------------------------
// SVD Line: 1088

//  <item> SFDITEM_FIELD__MDR_EEPROM_CMD_CON
//    <name> CON </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40018000) CON </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_EEPROM_CMD ) </loc>
//      <o.0..0> CON
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_EEPROM_CMD_Delay  --------------------------------
// SVD Line: 1094

//  <item> SFDITEM_FIELD__MDR_EEPROM_CMD_Delay
//    <name> Delay </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40018000) Delay </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_EEPROM_CMD >> 3) & 0x7), ((MDR_EEPROM_CMD = (MDR_EEPROM_CMD & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: MDR_EEPROM_CMD_XE  ---------------------------------
// SVD Line: 1100

//  <item> SFDITEM_FIELD__MDR_EEPROM_CMD_XE
//    <name> XE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40018000) XE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_EEPROM_CMD ) </loc>
//      <o.6..6> XE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_EEPROM_CMD_YE  ---------------------------------
// SVD Line: 1106

//  <item> SFDITEM_FIELD__MDR_EEPROM_CMD_YE
//    <name> YE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40018000) YE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_EEPROM_CMD ) </loc>
//      <o.7..7> YE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_EEPROM_CMD_SE  ---------------------------------
// SVD Line: 1112

//  <item> SFDITEM_FIELD__MDR_EEPROM_CMD_SE
//    <name> SE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40018000) SE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_EEPROM_CMD ) </loc>
//      <o.8..8> SE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_EEPROM_CMD_IFREN  --------------------------------
// SVD Line: 1118

//  <item> SFDITEM_FIELD__MDR_EEPROM_CMD_IFREN
//    <name> IFREN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40018000) IFREN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_EEPROM_CMD ) </loc>
//      <o.9..9> IFREN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_EEPROM_CMD_ERASE  --------------------------------
// SVD Line: 1124

//  <item> SFDITEM_FIELD__MDR_EEPROM_CMD_ERASE
//    <name> ERASE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40018000) ERASE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_EEPROM_CMD ) </loc>
//      <o.10..10> ERASE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_EEPROM_CMD_MAS1  --------------------------------
// SVD Line: 1130

//  <item> SFDITEM_FIELD__MDR_EEPROM_CMD_MAS1
//    <name> MAS1 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40018000) MAS1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_EEPROM_CMD ) </loc>
//      <o.11..11> MAS1
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_EEPROM_CMD_PROG  --------------------------------
// SVD Line: 1136

//  <item> SFDITEM_FIELD__MDR_EEPROM_CMD_PROG
//    <name> PROG </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40018000) PROG </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_EEPROM_CMD ) </loc>
//      <o.12..12> PROG
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_EEPROM_CMD_NVSTR  --------------------------------
// SVD Line: 1142

//  <item> SFDITEM_FIELD__MDR_EEPROM_CMD_NVSTR
//    <name> NVSTR </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40018000) NVSTR </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_EEPROM_CMD ) </loc>
//      <o.13..13> NVSTR
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_EEPROM_CMD  ---------------------------------
// SVD Line: 1079

//  <rtree> SFDITEM_REG__MDR_EEPROM_CMD
//    <name> CMD </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40018000) EEPROM Command Register </i>
//    <loc> ( (unsigned int)((MDR_EEPROM_CMD >> 0) & 0xFFFFFFFF), ((MDR_EEPROM_CMD = (MDR_EEPROM_CMD & ~(0x3FF9UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF9) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_EEPROM_CMD_CON </item>
//    <item> SFDITEM_FIELD__MDR_EEPROM_CMD_Delay </item>
//    <item> SFDITEM_FIELD__MDR_EEPROM_CMD_XE </item>
//    <item> SFDITEM_FIELD__MDR_EEPROM_CMD_YE </item>
//    <item> SFDITEM_FIELD__MDR_EEPROM_CMD_SE </item>
//    <item> SFDITEM_FIELD__MDR_EEPROM_CMD_IFREN </item>
//    <item> SFDITEM_FIELD__MDR_EEPROM_CMD_ERASE </item>
//    <item> SFDITEM_FIELD__MDR_EEPROM_CMD_MAS1 </item>
//    <item> SFDITEM_FIELD__MDR_EEPROM_CMD_PROG </item>
//    <item> SFDITEM_FIELD__MDR_EEPROM_CMD_NVSTR </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_EEPROM_ADR  -----------------------------
// SVD Line: 1150

unsigned int MDR_EEPROM_ADR __AT (0x40018004);



// -----------------------------  Field Item: MDR_EEPROM_ADR_ADR  ---------------------------------
// SVD Line: 1159

//  <item> SFDITEM_FIELD__MDR_EEPROM_ADR_ADR
//    <name> ADR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40018004) ADR </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_EEPROM_ADR >> 0) & 0xFFFFFFFF), ((MDR_EEPROM_ADR = (MDR_EEPROM_ADR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_EEPROM_ADR  ---------------------------------
// SVD Line: 1150

//  <rtree> SFDITEM_REG__MDR_EEPROM_ADR
//    <name> ADR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40018004) EEPROM Address Register </i>
//    <loc> ( (unsigned int)((MDR_EEPROM_ADR >> 0) & 0xFFFFFFFF), ((MDR_EEPROM_ADR = (MDR_EEPROM_ADR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_EEPROM_ADR_ADR </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_EEPROM_DI  ------------------------------
// SVD Line: 1167

unsigned int MDR_EEPROM_DI __AT (0x40018008);



// -----------------------------  Field Item: MDR_EEPROM_DI_DATA  ---------------------------------
// SVD Line: 1176

//  <item> SFDITEM_FIELD__MDR_EEPROM_DI_DATA
//    <name> DATA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40018008) DATA </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_EEPROM_DI >> 0) & 0xFFFFFFFF), ((MDR_EEPROM_DI = (MDR_EEPROM_DI & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: MDR_EEPROM_DI  ---------------------------------
// SVD Line: 1167

//  <rtree> SFDITEM_REG__MDR_EEPROM_DI
//    <name> DI </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40018008) EEPROM Read Data Register </i>
//    <loc> ( (unsigned int)((MDR_EEPROM_DI >> 0) & 0xFFFFFFFF), ((MDR_EEPROM_DI = (MDR_EEPROM_DI & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_EEPROM_DI_DATA </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_EEPROM_DO  ------------------------------
// SVD Line: 1184

unsigned int MDR_EEPROM_DO __AT (0x4001800C);



// -----------------------------  Field Item: MDR_EEPROM_DO_DATA  ---------------------------------
// SVD Line: 1193

//  <item> SFDITEM_FIELD__MDR_EEPROM_DO_DATA
//    <name> DATA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001800C) DATA </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_EEPROM_DO >> 0) & 0xFFFFFFFF), ((MDR_EEPROM_DO = (MDR_EEPROM_DO & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: MDR_EEPROM_DO  ---------------------------------
// SVD Line: 1184

//  <rtree> SFDITEM_REG__MDR_EEPROM_DO
//    <name> DO </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001800C) EEPROM Write Data Register </i>
//    <loc> ( (unsigned int)((MDR_EEPROM_DO >> 0) & 0xFFFFFFFF), ((MDR_EEPROM_DO = (MDR_EEPROM_DO & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_EEPROM_DO_DATA </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_EEPROM_KEY  -----------------------------
// SVD Line: 1201

unsigned int MDR_EEPROM_KEY __AT (0x40018010);



// -----------------------------  Field Item: MDR_EEPROM_KEY_KEY  ---------------------------------
// SVD Line: 1210

//  <item> SFDITEM_FIELD__MDR_EEPROM_KEY_KEY
//    <name> KEY </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40018010) KEY </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_EEPROM_KEY >> 0) & 0xFFFFFFFF), ((MDR_EEPROM_KEY = (MDR_EEPROM_KEY & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_EEPROM_KEY  ---------------------------------
// SVD Line: 1201

//  <rtree> SFDITEM_REG__MDR_EEPROM_KEY
//    <name> KEY </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40018010) EEPROM Key Register </i>
//    <loc> ( (unsigned int)((MDR_EEPROM_KEY >> 0) & 0xFFFFFFFF), ((MDR_EEPROM_KEY = (MDR_EEPROM_KEY & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_EEPROM_KEY_KEY </item>
//  </rtree>
//  


// -------------------------------  Peripheral View: MDR_EEPROM  ----------------------------------
// SVD Line: 1064

//  <view> MDR_EEPROM
//    <name> MDR_EEPROM </name>
//    <item> SFDITEM_REG__MDR_EEPROM_CMD </item>
//    <item> SFDITEM_REG__MDR_EEPROM_ADR </item>
//    <item> SFDITEM_REG__MDR_EEPROM_DI </item>
//    <item> SFDITEM_REG__MDR_EEPROM_DO </item>
//    <item> SFDITEM_REG__MDR_EEPROM_KEY </item>
//  </view>
//  


// ---------------------  Register Item Address: MDR_RST_CLK_CLOCK_STATUS  ------------------------
// SVD Line: 1235

unsigned int MDR_RST_CLK_CLOCK_STATUS __AT (0x40020000);



// --------------------  Field Item: MDR_RST_CLK_CLOCK_STATUS_PLL_CPU_RDY  ------------------------
// SVD Line: 1244

//  <item> SFDITEM_FIELD__MDR_RST_CLK_CLOCK_STATUS_PLL_CPU_RDY
//    <name> PLL_CPU_RDY </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40020000) PLL_CPU_RDY </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_CLOCK_STATUS ) </loc>
//      <o.1..1> PLL_CPU_RDY
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_RST_CLK_CLOCK_STATUS_HSE_RDY  --------------------------
// SVD Line: 1250

//  <item> SFDITEM_FIELD__MDR_RST_CLK_CLOCK_STATUS_HSE_RDY
//    <name> HSE_RDY </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40020000) HSE_RDY </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_CLOCK_STATUS ) </loc>
//      <o.2..2> HSE_RDY
//    </check>
//  </item>
//  


// ------------------------  Register RTree: MDR_RST_CLK_CLOCK_STATUS  ----------------------------
// SVD Line: 1235

//  <rtree> SFDITEM_REG__MDR_RST_CLK_CLOCK_STATUS
//    <name> CLOCK_STATUS </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020000) Clock Status Register </i>
//    <loc> ( (unsigned int)((MDR_RST_CLK_CLOCK_STATUS >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_CLOCK_STATUS_PLL_CPU_RDY </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_CLOCK_STATUS_HSE_RDY </item>
//  </rtree>
//  


// ---------------------  Register Item Address: MDR_RST_CLK_PLL_CONTROL  -------------------------
// SVD Line: 1258

unsigned int MDR_RST_CLK_PLL_CONTROL __AT (0x40020004);



// ---------------------  Field Item: MDR_RST_CLK_PLL_CONTROL_PLL_CPU_ON  -------------------------
// SVD Line: 1267

//  <item> SFDITEM_FIELD__MDR_RST_CLK_PLL_CONTROL_PLL_CPU_ON
//    <name> PLL_CPU_ON </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020004) PLL_CPU_ON </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_PLL_CONTROL ) </loc>
//      <o.2..2> PLL_CPU_ON
//    </check>
//  </item>
//  


// ---------------------  Field Item: MDR_RST_CLK_PLL_CONTROL_PLL_CPU_PLD  ------------------------
// SVD Line: 1273

//  <item> SFDITEM_FIELD__MDR_RST_CLK_PLL_CONTROL_PLL_CPU_PLD
//    <name> PLL_CPU_PLD </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020004) PLL_CPU_PLD </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_PLL_CONTROL ) </loc>
//      <o.3..3> PLL_CPU_PLD
//    </check>
//  </item>
//  


// ---------------------  Field Item: MDR_RST_CLK_PLL_CONTROL_PLL_CPU_MUL  ------------------------
// SVD Line: 1279

//  <item> SFDITEM_FIELD__MDR_RST_CLK_PLL_CONTROL_PLL_CPU_MUL
//    <name> PLL_CPU_MUL </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40020004) PLL_CPU_MUL </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_RST_CLK_PLL_CONTROL >> 8) & 0xF), ((MDR_RST_CLK_PLL_CONTROL = (MDR_RST_CLK_PLL_CONTROL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Register RTree: MDR_RST_CLK_PLL_CONTROL  ----------------------------
// SVD Line: 1258

//  <rtree> SFDITEM_REG__MDR_RST_CLK_PLL_CONTROL
//    <name> PLL_CONTROL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020004) PLL Control Register </i>
//    <loc> ( (unsigned int)((MDR_RST_CLK_PLL_CONTROL >> 0) & 0xFFFFFFFF), ((MDR_RST_CLK_PLL_CONTROL = (MDR_RST_CLK_PLL_CONTROL & ~(0xF0CUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF0C) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_PLL_CONTROL_PLL_CPU_ON </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_PLL_CONTROL_PLL_CPU_PLD </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_PLL_CONTROL_PLL_CPU_MUL </item>
//  </rtree>
//  


// ----------------------  Register Item Address: MDR_RST_CLK_HS_CONTROL  -------------------------
// SVD Line: 1287

unsigned int MDR_RST_CLK_HS_CONTROL __AT (0x40020008);



// ------------------------  Field Item: MDR_RST_CLK_HS_CONTROL_HSE_ON  ---------------------------
// SVD Line: 1296

//  <item> SFDITEM_FIELD__MDR_RST_CLK_HS_CONTROL_HSE_ON
//    <name> HSE_ON </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020008) HSE_ON </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_HS_CONTROL ) </loc>
//      <o.0..0> HSE_ON
//    </check>
//  </item>
//  


// -----------------------  Field Item: MDR_RST_CLK_HS_CONTROL_HSE_BYP  ---------------------------
// SVD Line: 1302

//  <item> SFDITEM_FIELD__MDR_RST_CLK_HS_CONTROL_HSE_BYP
//    <name> HSE_BYP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020008) HSE_BYP </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_HS_CONTROL ) </loc>
//      <o.1..1> HSE_BYP
//    </check>
//  </item>
//  


// -------------------------  Register RTree: MDR_RST_CLK_HS_CONTROL  -----------------------------
// SVD Line: 1287

//  <rtree> SFDITEM_REG__MDR_RST_CLK_HS_CONTROL
//    <name> HS_CONTROL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020008) HS Control Register </i>
//    <loc> ( (unsigned int)((MDR_RST_CLK_HS_CONTROL >> 0) & 0xFFFFFFFF), ((MDR_RST_CLK_HS_CONTROL = (MDR_RST_CLK_HS_CONTROL & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_HS_CONTROL_HSE_ON </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_HS_CONTROL_HSE_BYP </item>
//  </rtree>
//  


// ----------------------  Register Item Address: MDR_RST_CLK_CPU_CLOCK  --------------------------
// SVD Line: 1310

unsigned int MDR_RST_CLK_CPU_CLOCK __AT (0x4002000C);



// ----------------------  Field Item: MDR_RST_CLK_CPU_CLOCK_CPU_C1_SEL  --------------------------
// SVD Line: 1319

//  <item> SFDITEM_FIELD__MDR_RST_CLK_CPU_CLOCK_CPU_C1_SEL
//    <name> CPU_C1_SEL </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4002000C) CPU_C1_SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_RST_CLK_CPU_CLOCK >> 0) & 0x3), ((MDR_RST_CLK_CPU_CLOCK = (MDR_RST_CLK_CPU_CLOCK & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------  Field Item: MDR_RST_CLK_CPU_CLOCK_CPU_C2_SEL  --------------------------
// SVD Line: 1325

//  <item> SFDITEM_FIELD__MDR_RST_CLK_CPU_CLOCK_CPU_C2_SEL
//    <name> CPU_C2_SEL </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002000C) CPU_C2_SEL </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_CPU_CLOCK ) </loc>
//      <o.2..2> CPU_C2_SEL
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_RST_CLK_CPU_CLOCK_CPU_C3_SEL  --------------------------
// SVD Line: 1331

//  <item> SFDITEM_FIELD__MDR_RST_CLK_CPU_CLOCK_CPU_C3_SEL
//    <name> CPU_C3_SEL </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x4002000C) CPU_C3_SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_RST_CLK_CPU_CLOCK >> 4) & 0xF), ((MDR_RST_CLK_CPU_CLOCK = (MDR_RST_CLK_CPU_CLOCK & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------  Field Item: MDR_RST_CLK_CPU_CLOCK_HCLK_SEL  ---------------------------
// SVD Line: 1337

//  <item> SFDITEM_FIELD__MDR_RST_CLK_CPU_CLOCK_HCLK_SEL
//    <name> HCLK_SEL </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4002000C) HCLK_SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_RST_CLK_CPU_CLOCK >> 8) & 0x3), ((MDR_RST_CLK_CPU_CLOCK = (MDR_RST_CLK_CPU_CLOCK & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Register RTree: MDR_RST_CLK_CPU_CLOCK  -----------------------------
// SVD Line: 1310

//  <rtree> SFDITEM_REG__MDR_RST_CLK_CPU_CLOCK
//    <name> CPU_CLOCK </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002000C) CPU Clock Register </i>
//    <loc> ( (unsigned int)((MDR_RST_CLK_CPU_CLOCK >> 0) & 0xFFFFFFFF), ((MDR_RST_CLK_CPU_CLOCK = (MDR_RST_CLK_CPU_CLOCK & ~(0x3F7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_CPU_CLOCK_CPU_C1_SEL </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_CPU_CLOCK_CPU_C2_SEL </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_CPU_CLOCK_CPU_C3_SEL </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_CPU_CLOCK_HCLK_SEL </item>
//  </rtree>
//  


// ----------------------  Register Item Address: MDR_RST_CLK_PER1_CLOCK  -------------------------
// SVD Line: 1345

unsigned int MDR_RST_CLK_PER1_CLOCK __AT (0x40020010);



// ------------------------  Field Item: MDR_RST_CLK_PER1_CLOCK_C1_SEL  ---------------------------
// SVD Line: 1354

//  <item> SFDITEM_FIELD__MDR_RST_CLK_PER1_CLOCK_C1_SEL
//    <name> C1_SEL </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40020010) C1_SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_RST_CLK_PER1_CLOCK >> 0) & 0x3), ((MDR_RST_CLK_PER1_CLOCK = (MDR_RST_CLK_PER1_CLOCK & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: MDR_RST_CLK_PER1_CLOCK_C2_SEL  ---------------------------
// SVD Line: 1360

//  <item> SFDITEM_FIELD__MDR_RST_CLK_PER1_CLOCK_C2_SEL
//    <name> C2_SEL </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40020010) C2_SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_RST_CLK_PER1_CLOCK >> 2) & 0x3), ((MDR_RST_CLK_PER1_CLOCK = (MDR_RST_CLK_PER1_CLOCK & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------  Field Item: MDR_RST_CLK_PER1_CLOCK_DEBUG_EN  --------------------------
// SVD Line: 1366

//  <item> SFDITEM_FIELD__MDR_RST_CLK_PER1_CLOCK_DEBUG_EN
//    <name> DEBUG_EN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020010) DEBUG_EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_PER1_CLOCK ) </loc>
//      <o.4..4> DEBUG_EN
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_RST_CLK_PER1_CLOCK_DMA_EN  ---------------------------
// SVD Line: 1372

//  <item> SFDITEM_FIELD__MDR_RST_CLK_PER1_CLOCK_DMA_EN
//    <name> DMA_EN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020010) DMA_EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_PER1_CLOCK ) </loc>
//      <o.5..5> DMA_EN
//    </check>
//  </item>
//  


// -------------------------  Register RTree: MDR_RST_CLK_PER1_CLOCK  -----------------------------
// SVD Line: 1345

//  <rtree> SFDITEM_REG__MDR_RST_CLK_PER1_CLOCK
//    <name> PER1_CLOCK </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020010) PER1 Clock Register </i>
//    <loc> ( (unsigned int)((MDR_RST_CLK_PER1_CLOCK >> 0) & 0xFFFFFFFF), ((MDR_RST_CLK_PER1_CLOCK = (MDR_RST_CLK_PER1_CLOCK & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_PER1_CLOCK_C1_SEL </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_PER1_CLOCK_C2_SEL </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_PER1_CLOCK_DEBUG_EN </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_PER1_CLOCK_DMA_EN </item>
//  </rtree>
//  


// --------------------  Register Item Address: MDR_RST_CLK_ADC_MCO_CLOCK  ------------------------
// SVD Line: 1380

unsigned int MDR_RST_CLK_ADC_MCO_CLOCK __AT (0x40020014);



// --------------------  Field Item: MDR_RST_CLK_ADC_MCO_CLOCK_ADC_C1_SEL  ------------------------
// SVD Line: 1389

//  <item> SFDITEM_FIELD__MDR_RST_CLK_ADC_MCO_CLOCK_ADC_C1_SEL
//    <name> ADC_C1_SEL </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40020014) ADC_C1_SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_RST_CLK_ADC_MCO_CLOCK >> 0) & 0x3), ((MDR_RST_CLK_ADC_MCO_CLOCK = (MDR_RST_CLK_ADC_MCO_CLOCK & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------  Field Item: MDR_RST_CLK_ADC_MCO_CLOCK_ADCIU_C1_SEL  -----------------------
// SVD Line: 1395

//  <item> SFDITEM_FIELD__MDR_RST_CLK_ADC_MCO_CLOCK_ADCIU_C1_SEL
//    <name> ADCIU_C1_SEL </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40020014) ADCIU_C1_SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_RST_CLK_ADC_MCO_CLOCK >> 2) & 0x3), ((MDR_RST_CLK_ADC_MCO_CLOCK = (MDR_RST_CLK_ADC_MCO_CLOCK & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------  Field Item: MDR_RST_CLK_ADC_MCO_CLOCK_ADCIU_C3_SEL  -----------------------
// SVD Line: 1401

//  <item> SFDITEM_FIELD__MDR_RST_CLK_ADC_MCO_CLOCK_ADCIU_C3_SEL
//    <name> ADCIU_C3_SEL </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40020014) ADCIU_C3_SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_RST_CLK_ADC_MCO_CLOCK >> 4) & 0xF), ((MDR_RST_CLK_ADC_MCO_CLOCK = (MDR_RST_CLK_ADC_MCO_CLOCK & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------  Field Item: MDR_RST_CLK_ADC_MCO_CLOCK_ADC_C3_SEL  ------------------------
// SVD Line: 1407

//  <item> SFDITEM_FIELD__MDR_RST_CLK_ADC_MCO_CLOCK_ADC_C3_SEL
//    <name> ADC_C3_SEL </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40020014) ADC_C3_SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_RST_CLK_ADC_MCO_CLOCK >> 8) & 0xF), ((MDR_RST_CLK_ADC_MCO_CLOCK = (MDR_RST_CLK_ADC_MCO_CLOCK & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------  Field Item: MDR_RST_CLK_ADC_MCO_CLOCK_ADCIU_CLK_EN  -----------------------
// SVD Line: 1413

//  <item> SFDITEM_FIELD__MDR_RST_CLK_ADC_MCO_CLOCK_ADCIU_CLK_EN
//    <name> ADCIU_CLK_EN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40020014) ADCIU_CLK_EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_ADC_MCO_CLOCK ) </loc>
//      <o.12..12> ADCIU_CLK_EN
//    </check>
//  </item>
//  


// --------------------  Field Item: MDR_RST_CLK_ADC_MCO_CLOCK_ADC_CLK_EN  ------------------------
// SVD Line: 1419

//  <item> SFDITEM_FIELD__MDR_RST_CLK_ADC_MCO_CLOCK_ADC_CLK_EN
//    <name> ADC_CLK_EN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40020014) ADC_CLK_EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_ADC_MCO_CLOCK ) </loc>
//      <o.13..13> ADC_CLK_EN
//    </check>
//  </item>
//  


// ------------------------  Register RTree: MDR_RST_CLK_ADC_MCO_CLOCK  ---------------------------
// SVD Line: 1380

//  <rtree> SFDITEM_REG__MDR_RST_CLK_ADC_MCO_CLOCK
//    <name> ADC_MCO_CLOCK </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020014) ADC Clock Register </i>
//    <loc> ( (unsigned int)((MDR_RST_CLK_ADC_MCO_CLOCK >> 0) & 0xFFFFFFFF), ((MDR_RST_CLK_ADC_MCO_CLOCK = (MDR_RST_CLK_ADC_MCO_CLOCK & ~(0x3FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_ADC_MCO_CLOCK_ADC_C1_SEL </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_ADC_MCO_CLOCK_ADCIU_C1_SEL </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_ADC_MCO_CLOCK_ADCIU_C3_SEL </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_ADC_MCO_CLOCK_ADC_C3_SEL </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_ADC_MCO_CLOCK_ADCIU_CLK_EN </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_ADC_MCO_CLOCK_ADC_CLK_EN </item>
//  </rtree>
//  


// ----------------------  Register Item Address: MDR_RST_CLK_RTC_CLOCK  --------------------------
// SVD Line: 1427

unsigned int MDR_RST_CLK_RTC_CLOCK __AT (0x40020018);



// ------------------------  Field Item: MDR_RST_CLK_RTC_CLOCK_HSE_SEL  ---------------------------
// SVD Line: 1436

//  <item> SFDITEM_FIELD__MDR_RST_CLK_RTC_CLOCK_HSE_SEL
//    <name> HSE_SEL </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40020018) HSE_SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_RST_CLK_RTC_CLOCK >> 0) & 0xF), ((MDR_RST_CLK_RTC_CLOCK = (MDR_RST_CLK_RTC_CLOCK & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: MDR_RST_CLK_RTC_CLOCK_HSI_SEL  ---------------------------
// SVD Line: 1442

//  <item> SFDITEM_FIELD__MDR_RST_CLK_RTC_CLOCK_HSI_SEL
//    <name> HSI_SEL </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40020018) HSI_SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_RST_CLK_RTC_CLOCK >> 4) & 0xF), ((MDR_RST_CLK_RTC_CLOCK = (MDR_RST_CLK_RTC_CLOCK & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------  Field Item: MDR_RST_CLK_RTC_CLOCK_HSE_RTC_EN  --------------------------
// SVD Line: 1448

//  <item> SFDITEM_FIELD__MDR_RST_CLK_RTC_CLOCK_HSE_RTC_EN
//    <name> HSE_RTC_EN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020018) HSE_RTC_EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_RTC_CLOCK ) </loc>
//      <o.8..8> HSE_RTC_EN
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_RST_CLK_RTC_CLOCK_HSI_RTC_EN  --------------------------
// SVD Line: 1454

//  <item> SFDITEM_FIELD__MDR_RST_CLK_RTC_CLOCK_HSI_RTC_EN
//    <name> HSI_RTC_EN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40020018) HSI_RTC_EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_RTC_CLOCK ) </loc>
//      <o.9..9> HSI_RTC_EN
//    </check>
//  </item>
//  


// --------------------------  Register RTree: MDR_RST_CLK_RTC_CLOCK  -----------------------------
// SVD Line: 1427

//  <rtree> SFDITEM_REG__MDR_RST_CLK_RTC_CLOCK
//    <name> RTC_CLOCK </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020018) RTC Clock Register </i>
//    <loc> ( (unsigned int)((MDR_RST_CLK_RTC_CLOCK >> 0) & 0xFFFFFFFF), ((MDR_RST_CLK_RTC_CLOCK = (MDR_RST_CLK_RTC_CLOCK & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_RTC_CLOCK_HSE_SEL </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_RTC_CLOCK_HSI_SEL </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_RTC_CLOCK_HSE_RTC_EN </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_RTC_CLOCK_HSI_RTC_EN </item>
//  </rtree>
//  


// ----------------------  Register Item Address: MDR_RST_CLK_PER2_CLOCK  -------------------------
// SVD Line: 1462

unsigned int MDR_RST_CLK_PER2_CLOCK __AT (0x4002001C);



// ---------------------  Field Item: MDR_RST_CLK_PER2_CLOCK_PCLK_EN_SPI  -------------------------
// SVD Line: 1471

//  <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_SPI
//    <name> PCLK_EN_SPI </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002001C) PCLK_EN_SPI </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_PER2_CLOCK ) </loc>
//      <o.0..0> PCLK_EN_SPI
//    </check>
//  </item>
//  


// --------------------  Field Item: MDR_RST_CLK_PER2_CLOCK_PCLK_EN_UART1  ------------------------
// SVD Line: 1477

//  <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_UART1
//    <name> PCLK_EN_UART1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002001C) PCLK_EN_UART1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_PER2_CLOCK ) </loc>
//      <o.1..1> PCLK_EN_UART1
//    </check>
//  </item>
//  


// --------------------  Field Item: MDR_RST_CLK_PER2_CLOCK_PCLK_EN_UART2  ------------------------
// SVD Line: 1483

//  <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_UART2
//    <name> PCLK_EN_UART2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002001C) PCLK_EN_UART2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_PER2_CLOCK ) </loc>
//      <o.2..2> PCLK_EN_UART2
//    </check>
//  </item>
//  


// --------------------  Field Item: MDR_RST_CLK_PER2_CLOCK_PCLK_EN_EEPROM  -----------------------
// SVD Line: 1489

//  <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_EEPROM
//    <name> PCLK_EN_EEPROM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002001C) PCLK_EN_EEPROM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_PER2_CLOCK ) </loc>
//      <o.3..3> PCLK_EN_EEPROM
//    </check>
//  </item>
//  


// -------------------  Field Item: MDR_RST_CLK_PER2_CLOCK_PCLK_EN_RST_CLK  -----------------------
// SVD Line: 1495

//  <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_RST_CLK
//    <name> PCLK_EN_RST_CLK </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002001C) PCLK_EN_RST_CLK </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_PER2_CLOCK ) </loc>
//      <o.4..4> PCLK_EN_RST_CLK
//    </check>
//  </item>
//  


// ---------------------  Field Item: MDR_RST_CLK_PER2_CLOCK_PCLK_EN_DMA  -------------------------
// SVD Line: 1501

//  <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_DMA
//    <name> PCLK_EN_DMA </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002001C) PCLK_EN_DMA </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_PER2_CLOCK ) </loc>
//      <o.5..5> PCLK_EN_DMA
//    </check>
//  </item>
//  


// ---------------------  Field Item: MDR_RST_CLK_PER2_CLOCK_PCLK_EN_COMP  ------------------------
// SVD Line: 1507

//  <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_COMP
//    <name> PCLK_EN_COMP </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002001C) PCLK_EN_COMP </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_PER2_CLOCK ) </loc>
//      <o.6..6> PCLK_EN_COMP
//    </check>
//  </item>
//  


// ---------------------  Field Item: MDR_RST_CLK_PER2_CLOCK_PCLK_EN_DAC  -------------------------
// SVD Line: 1513

//  <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_DAC
//    <name> PCLK_EN_DAC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4002001C) PCLK_EN_DAC </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_PER2_CLOCK ) </loc>
//      <o.7..7> PCLK_EN_DAC
//    </check>
//  </item>
//  


// ---------------------  Field Item: MDR_RST_CLK_PER2_CLOCK_PCLK_EN_ADC  -------------------------
// SVD Line: 1519

//  <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_ADC
//    <name> PCLK_EN_ADC </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4002001C) PCLK_EN_ADC </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_PER2_CLOCK ) </loc>
//      <o.8..8> PCLK_EN_ADC
//    </check>
//  </item>
//  


// ---------------------  Field Item: MDR_RST_CLK_PER2_CLOCK_PCLK_EN_WWDT  ------------------------
// SVD Line: 1525

//  <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_WWDT
//    <name> PCLK_EN_WWDT </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4002001C) PCLK_EN_WWDT </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_PER2_CLOCK ) </loc>
//      <o.9..9> PCLK_EN_WWDT
//    </check>
//  </item>
//  


// ---------------------  Field Item: MDR_RST_CLK_PER2_CLOCK_PCLK_EN_IWDT  ------------------------
// SVD Line: 1531

//  <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_IWDT
//    <name> PCLK_EN_IWDT </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4002001C) PCLK_EN_IWDT </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_PER2_CLOCK ) </loc>
//      <o.10..10> PCLK_EN_IWDT
//    </check>
//  </item>
//  


// --------------------  Field Item: MDR_RST_CLK_PER2_CLOCK_PCLK_EN_POWER  ------------------------
// SVD Line: 1537

//  <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_POWER
//    <name> PCLK_EN_POWER </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4002001C) PCLK_EN_POWER </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_PER2_CLOCK ) </loc>
//      <o.11..11> PCLK_EN_POWER
//    </check>
//  </item>
//  


// ---------------------  Field Item: MDR_RST_CLK_PER2_CLOCK_PCLK_EN_BKP  -------------------------
// SVD Line: 1543

//  <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_BKP
//    <name> PCLK_EN_BKP </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4002001C) PCLK_EN_BKP </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_PER2_CLOCK ) </loc>
//      <o.12..12> PCLK_EN_BKP
//    </check>
//  </item>
//  


// --------------------  Field Item: MDR_RST_CLK_PER2_CLOCK_PCLK_EN_ADCIU  ------------------------
// SVD Line: 1549

//  <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_ADCIU
//    <name> PCLK_EN_ADCIU </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4002001C) PCLK_EN_ADCIU </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_PER2_CLOCK ) </loc>
//      <o.13..13> PCLK_EN_ADCIU
//    </check>
//  </item>
//  


// --------------------  Field Item: MDR_RST_CLK_PER2_CLOCK_PCLK_EN_TIMER1  -----------------------
// SVD Line: 1555

//  <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_TIMER1
//    <name> PCLK_EN_TIMER1 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002001C) PCLK_EN_TIMER1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_PER2_CLOCK ) </loc>
//      <o.14..14> PCLK_EN_TIMER1
//    </check>
//  </item>
//  


// --------------------  Field Item: MDR_RST_CLK_PER2_CLOCK_PCLK_EN_TIMER2  -----------------------
// SVD Line: 1561

//  <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_TIMER2
//    <name> PCLK_EN_TIMER2 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4002001C) PCLK_EN_TIMER2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_PER2_CLOCK ) </loc>
//      <o.15..15> PCLK_EN_TIMER2
//    </check>
//  </item>
//  


// --------------------  Field Item: MDR_RST_CLK_PER2_CLOCK_PCLK_EN_PORTA  ------------------------
// SVD Line: 1567

//  <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_PORTA
//    <name> PCLK_EN_PORTA </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4002001C) PCLK_EN_PORTA </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_PER2_CLOCK ) </loc>
//      <o.16..16> PCLK_EN_PORTA
//    </check>
//  </item>
//  


// --------------------  Field Item: MDR_RST_CLK_PER2_CLOCK_PCLK_EN_PORTB  ------------------------
// SVD Line: 1573

//  <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_PORTB
//    <name> PCLK_EN_PORTB </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4002001C) PCLK_EN_PORTB </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_PER2_CLOCK ) </loc>
//      <o.17..17> PCLK_EN_PORTB
//    </check>
//  </item>
//  


// --------------------  Field Item: MDR_RST_CLK_PER2_CLOCK_PCLK_EN_PORTC  ------------------------
// SVD Line: 1579

//  <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_PORTC
//    <name> PCLK_EN_PORTC </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4002001C) PCLK_EN_PORTC </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_PER2_CLOCK ) </loc>
//      <o.18..18> PCLK_EN_PORTC
//    </check>
//  </item>
//  


// ---------------------  Field Item: MDR_RST_CLK_PER2_CLOCK_PCLK_EN_CRC  -------------------------
// SVD Line: 1585

//  <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_CRC
//    <name> PCLK_EN_CRC </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x4002001C) PCLK_EN_CRC </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_PER2_CLOCK ) </loc>
//      <o.19..19> PCLK_EN_CRC
//    </check>
//  </item>
//  


// -------------------------  Register RTree: MDR_RST_CLK_PER2_CLOCK  -----------------------------
// SVD Line: 1462

//  <rtree> SFDITEM_REG__MDR_RST_CLK_PER2_CLOCK
//    <name> PER2_CLOCK </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002001C) Peripheral Clock Enable Register </i>
//    <loc> ( (unsigned int)((MDR_RST_CLK_PER2_CLOCK >> 0) & 0xFFFFFFFF), ((MDR_RST_CLK_PER2_CLOCK = (MDR_RST_CLK_PER2_CLOCK & ~(0xFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_SPI </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_UART1 </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_UART2 </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_EEPROM </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_RST_CLK </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_DMA </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_COMP </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_DAC </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_ADC </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_WWDT </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_IWDT </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_POWER </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_BKP </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_ADCIU </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_TIMER1 </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_TIMER2 </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_PORTA </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_PORTB </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_PORTC </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_PER2_CLOCK_PCLK_EN_CRC </item>
//  </rtree>
//  


// ----------------------  Register Item Address: MDR_RST_CLK_TIM_CLOCK  --------------------------
// SVD Line: 1593

unsigned int MDR_RST_CLK_TIM_CLOCK __AT (0x40020024);



// -----------------------  Field Item: MDR_RST_CLK_TIM_CLOCK_TIM1_BRG  ---------------------------
// SVD Line: 1602

//  <item> SFDITEM_FIELD__MDR_RST_CLK_TIM_CLOCK_TIM1_BRG
//    <name> TIM1_BRG </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40020024) TIM1_BRG </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_RST_CLK_TIM_CLOCK >> 0) & 0xFF), ((MDR_RST_CLK_TIM_CLOCK = (MDR_RST_CLK_TIM_CLOCK & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------  Field Item: MDR_RST_CLK_TIM_CLOCK_TIM2_BRG  ---------------------------
// SVD Line: 1608

//  <item> SFDITEM_FIELD__MDR_RST_CLK_TIM_CLOCK_TIM2_BRG
//    <name> TIM2_BRG </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40020024) TIM2_BRG </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_RST_CLK_TIM_CLOCK >> 8) & 0xFF), ((MDR_RST_CLK_TIM_CLOCK = (MDR_RST_CLK_TIM_CLOCK & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------  Field Item: MDR_RST_CLK_TIM_CLOCK_TIM1_CLK_EN  -------------------------
// SVD Line: 1614

//  <item> SFDITEM_FIELD__MDR_RST_CLK_TIM_CLOCK_TIM1_CLK_EN
//    <name> TIM1_CLK_EN </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40020024) TIM1_CLK_EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_TIM_CLOCK ) </loc>
//      <o.24..24> TIM1_CLK_EN
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_RST_CLK_TIM_CLOCK_TIM2_CLK_EN  -------------------------
// SVD Line: 1620

//  <item> SFDITEM_FIELD__MDR_RST_CLK_TIM_CLOCK_TIM2_CLK_EN
//    <name> TIM2_CLK_EN </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40020024) TIM2_CLK_EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_TIM_CLOCK ) </loc>
//      <o.25..25> TIM2_CLK_EN
//    </check>
//  </item>
//  


// --------------------------  Register RTree: MDR_RST_CLK_TIM_CLOCK  -----------------------------
// SVD Line: 1593

//  <rtree> SFDITEM_REG__MDR_RST_CLK_TIM_CLOCK
//    <name> TIM_CLOCK </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020024) Timer Clock Register </i>
//    <loc> ( (unsigned int)((MDR_RST_CLK_TIM_CLOCK >> 0) & 0xFFFFFFFF), ((MDR_RST_CLK_TIM_CLOCK = (MDR_RST_CLK_TIM_CLOCK & ~(0x300FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x300FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_TIM_CLOCK_TIM1_BRG </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_TIM_CLOCK_TIM2_BRG </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_TIM_CLOCK_TIM1_CLK_EN </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_TIM_CLOCK_TIM2_CLK_EN </item>
//  </rtree>
//  


// ----------------------  Register Item Address: MDR_RST_CLK_UART_CLOCK  -------------------------
// SVD Line: 1628

unsigned int MDR_RST_CLK_UART_CLOCK __AT (0x40020028);



// ----------------------  Field Item: MDR_RST_CLK_UART_CLOCK_UART1_BRG  --------------------------
// SVD Line: 1637

//  <item> SFDITEM_FIELD__MDR_RST_CLK_UART_CLOCK_UART1_BRG
//    <name> UART1_BRG </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40020028) UART1_BRG </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_RST_CLK_UART_CLOCK >> 0) & 0xFF), ((MDR_RST_CLK_UART_CLOCK = (MDR_RST_CLK_UART_CLOCK & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------  Field Item: MDR_RST_CLK_UART_CLOCK_UART2_BRG  --------------------------
// SVD Line: 1643

//  <item> SFDITEM_FIELD__MDR_RST_CLK_UART_CLOCK_UART2_BRG
//    <name> UART2_BRG </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40020028) UART2_BRG </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_RST_CLK_UART_CLOCK >> 8) & 0xFF), ((MDR_RST_CLK_UART_CLOCK = (MDR_RST_CLK_UART_CLOCK & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------  Field Item: MDR_RST_CLK_UART_CLOCK_UART3_BRG  --------------------------
// SVD Line: 1649

//  <item> SFDITEM_FIELD__MDR_RST_CLK_UART_CLOCK_UART3_BRG
//    <name> UART3_BRG </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40020028) UART3_BRG </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_UART_CLOCK ) </loc>
//      <o.23..23> UART3_BRG
//    </check>
//  </item>
//  


// ---------------------  Field Item: MDR_RST_CLK_UART_CLOCK_UART1_CLK_EN  ------------------------
// SVD Line: 1655

//  <item> SFDITEM_FIELD__MDR_RST_CLK_UART_CLOCK_UART1_CLK_EN
//    <name> UART1_CLK_EN </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40020028) UART1_CLK_EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_UART_CLOCK ) </loc>
//      <o.24..24> UART1_CLK_EN
//    </check>
//  </item>
//  


// ---------------------  Field Item: MDR_RST_CLK_UART_CLOCK_UART2_CLK_EN  ------------------------
// SVD Line: 1661

//  <item> SFDITEM_FIELD__MDR_RST_CLK_UART_CLOCK_UART2_CLK_EN
//    <name> UART2_CLK_EN </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40020028) UART2_CLK_EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_RST_CLK_UART_CLOCK ) </loc>
//      <o.25..25> UART2_CLK_EN
//    </check>
//  </item>
//  


// -------------------------  Register RTree: MDR_RST_CLK_UART_CLOCK  -----------------------------
// SVD Line: 1628

//  <rtree> SFDITEM_REG__MDR_RST_CLK_UART_CLOCK
//    <name> UART_CLOCK </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020028) UART Clock Register </i>
//    <loc> ( (unsigned int)((MDR_RST_CLK_UART_CLOCK >> 0) & 0xFFFFFFFF), ((MDR_RST_CLK_UART_CLOCK = (MDR_RST_CLK_UART_CLOCK & ~(0x380FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x380FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_UART_CLOCK_UART1_BRG </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_UART_CLOCK_UART2_BRG </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_UART_CLOCK_UART3_BRG </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_UART_CLOCK_UART1_CLK_EN </item>
//    <item> SFDITEM_FIELD__MDR_RST_CLK_UART_CLOCK_UART2_CLK_EN </item>
//  </rtree>
//  


// ------------------------------  Peripheral View: MDR_RST_CLK  ----------------------------------
// SVD Line: 1220

//  <view> MDR_RST_CLK
//    <name> MDR_RST_CLK </name>
//    <item> SFDITEM_REG__MDR_RST_CLK_CLOCK_STATUS </item>
//    <item> SFDITEM_REG__MDR_RST_CLK_PLL_CONTROL </item>
//    <item> SFDITEM_REG__MDR_RST_CLK_HS_CONTROL </item>
//    <item> SFDITEM_REG__MDR_RST_CLK_CPU_CLOCK </item>
//    <item> SFDITEM_REG__MDR_RST_CLK_PER1_CLOCK </item>
//    <item> SFDITEM_REG__MDR_RST_CLK_ADC_MCO_CLOCK </item>
//    <item> SFDITEM_REG__MDR_RST_CLK_RTC_CLOCK </item>
//    <item> SFDITEM_REG__MDR_RST_CLK_PER2_CLOCK </item>
//    <item> SFDITEM_REG__MDR_RST_CLK_TIM_CLOCK </item>
//    <item> SFDITEM_REG__MDR_RST_CLK_UART_CLOCK </item>
//  </view>
//  


// --------------------------  Register Item Address: MDR_DMA_STATUS  -----------------------------
// SVD Line: 1690

unsigned int MDR_DMA_STATUS __AT (0x40028000);



// ------------------------  Field Item: MDR_DMA_STATUS_MASTER_ENABLE  ----------------------------
// SVD Line: 1699

//  <item> SFDITEM_FIELD__MDR_DMA_STATUS_MASTER_ENABLE
//    <name> MASTER_ENABLE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40028000) MASTER_ENABLE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_DMA_STATUS ) </loc>
//      <o.0..0> MASTER_ENABLE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_DMA_STATUS_STATE  --------------------------------
// SVD Line: 1705

//  <item> SFDITEM_FIELD__MDR_DMA_STATUS_STATE
//    <name> STATE </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40028000) STATE </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_DMA_STATUS >> 4) & 0xF), ((MDR_DMA_STATUS = (MDR_DMA_STATUS & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_DMA_STATUS_CHNLS_MINUS1  ----------------------------
// SVD Line: 1711

//  <item> SFDITEM_FIELD__MDR_DMA_STATUS_CHNLS_MINUS1
//    <name> CHNLS_MINUS1 </name>
//    <rw> 
//    <i> [Bits 20..16] RW (@ 0x40028000) CHNLS_MINUS1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_DMA_STATUS >> 16) & 0x1F), ((MDR_DMA_STATUS = (MDR_DMA_STATUS & ~(0x1FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_DMA_STATUS_TEST_STATUS  -----------------------------
// SVD Line: 1717

//  <item> SFDITEM_FIELD__MDR_DMA_STATUS_TEST_STATUS
//    <name> TEST_STATUS </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40028000) TEST_STATUS </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_DMA_STATUS >> 28) & 0xF), ((MDR_DMA_STATUS = (MDR_DMA_STATUS & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_DMA_STATUS  ---------------------------------
// SVD Line: 1690

//  <rtree> SFDITEM_REG__MDR_DMA_STATUS
//    <name> STATUS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40028000) DMA Status Register </i>
//    <loc> ( (unsigned int)((MDR_DMA_STATUS >> 0) & 0xFFFFFFFF), ((MDR_DMA_STATUS = (MDR_DMA_STATUS & ~(0xF01F00F1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF01F00F1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_DMA_STATUS_MASTER_ENABLE </item>
//    <item> SFDITEM_FIELD__MDR_DMA_STATUS_STATE </item>
//    <item> SFDITEM_FIELD__MDR_DMA_STATUS_CHNLS_MINUS1 </item>
//    <item> SFDITEM_FIELD__MDR_DMA_STATUS_TEST_STATUS </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: MDR_DMA_CFG  -------------------------------
// SVD Line: 1725

unsigned int MDR_DMA_CFG __AT (0x40028004);



// --------------------------  Field Item: MDR_DMA_CFG_MASTER_ENABLE  -----------------------------
// SVD Line: 1734

//  <item> SFDITEM_FIELD__MDR_DMA_CFG_MASTER_ENABLE
//    <name> MASTER_ENABLE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40028004) MASTER_ENABLE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_DMA_CFG ) </loc>
//      <o.0..0> MASTER_ENABLE
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_DMA_CFG_CHNL_PROT_CTRL  -----------------------------
// SVD Line: 1740

//  <item> SFDITEM_FIELD__MDR_DMA_CFG_CHNL_PROT_CTRL
//    <name> CHNL_PROT_CTRL </name>
//    <rw> 
//    <i> [Bits 7..5] RW (@ 0x40028004) CHNL_PROT_CTRL </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_DMA_CFG >> 5) & 0x7), ((MDR_DMA_CFG = (MDR_DMA_CFG & ~(0x7UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: MDR_DMA_CFG  ----------------------------------
// SVD Line: 1725

//  <rtree> SFDITEM_REG__MDR_DMA_CFG
//    <name> CFG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40028004) DMA Configuration Register </i>
//    <loc> ( (unsigned int)((MDR_DMA_CFG >> 0) & 0xFFFFFFFF), ((MDR_DMA_CFG = (MDR_DMA_CFG & ~(0xE1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xE1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_DMA_CFG_MASTER_ENABLE </item>
//    <item> SFDITEM_FIELD__MDR_DMA_CFG_CHNL_PROT_CTRL </item>
//  </rtree>
//  


// ----------------------  Register Item Address: MDR_DMA_CTRL_BASE_PTR  --------------------------
// SVD Line: 1748

unsigned int MDR_DMA_CTRL_BASE_PTR __AT (0x40028008);



// --------------------------  Register Item: MDR_DMA_CTRL_BASE_PTR  ------------------------------
// SVD Line: 1748

//  <item> SFDITEM_REG__MDR_DMA_CTRL_BASE_PTR
//    <name> CTRL_BASE_PTR </name>
//    <i> [Bits 31..0] RW (@ 0x40028008) CTRL_BASE_PTR </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_DMA_CTRL_BASE_PTR >> 0) & 0xFFFFFFFF), ((MDR_DMA_CTRL_BASE_PTR = (MDR_DMA_CTRL_BASE_PTR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------  Register Item Address: MDR_DMA_ALT_CTRL_BASE_PTR  ------------------------
// SVD Line: 1756

unsigned int MDR_DMA_ALT_CTRL_BASE_PTR __AT (0x4002800C);



// ------------------------  Register Item: MDR_DMA_ALT_CTRL_BASE_PTR  ----------------------------
// SVD Line: 1756

//  <item> SFDITEM_REG__MDR_DMA_ALT_CTRL_BASE_PTR
//    <name> ALT_CTRL_BASE_PTR </name>
//    <i> [Bits 31..0] RW (@ 0x4002800C) ALT_CTRL_BASE_PTR </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_DMA_ALT_CTRL_BASE_PTR >> 0) & 0xFFFFFFFF), ((MDR_DMA_ALT_CTRL_BASE_PTR = (MDR_DMA_ALT_CTRL_BASE_PTR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------  Register Item Address: MDR_DMA_WAITONREQ_STATUS  ------------------------
// SVD Line: 1764

unsigned int MDR_DMA_WAITONREQ_STATUS __AT (0x40028010);



// -------------------------  Register Item: MDR_DMA_WAITONREQ_STATUS  ----------------------------
// SVD Line: 1764

//  <item> SFDITEM_REG__MDR_DMA_WAITONREQ_STATUS
//    <name> WAITONREQ_STATUS </name>
//    <i> [Bits 31..0] RW (@ 0x40028010) WAITONREQ_STATUS </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_DMA_WAITONREQ_STATUS >> 0) & 0xFFFFFFFF), ((MDR_DMA_WAITONREQ_STATUS = (MDR_DMA_WAITONREQ_STATUS & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------  Register Item Address: MDR_DMA_CHNL_SW_REQUEST  -------------------------
// SVD Line: 1772

unsigned int MDR_DMA_CHNL_SW_REQUEST __AT (0x40028014);



// -------------------------  Register Item: MDR_DMA_CHNL_SW_REQUEST  -----------------------------
// SVD Line: 1772

//  <item> SFDITEM_REG__MDR_DMA_CHNL_SW_REQUEST
//    <name> CHNL_SW_REQUEST </name>
//    <i> [Bits 31..0] RW (@ 0x40028014) CHNL_SW_REQUEST </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_DMA_CHNL_SW_REQUEST >> 0) & 0xFFFFFFFF), ((MDR_DMA_CHNL_SW_REQUEST = (MDR_DMA_CHNL_SW_REQUEST & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------  Register Item Address: MDR_DMA_CHNL_USEBURST_SET  ------------------------
// SVD Line: 1780

unsigned int MDR_DMA_CHNL_USEBURST_SET __AT (0x40028018);



// ------------------------  Register Item: MDR_DMA_CHNL_USEBURST_SET  ----------------------------
// SVD Line: 1780

//  <item> SFDITEM_REG__MDR_DMA_CHNL_USEBURST_SET
//    <name> CHNL_USEBURST_SET </name>
//    <i> [Bits 31..0] RW (@ 0x40028018) CHNL_USEBURST_SET </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_DMA_CHNL_USEBURST_SET >> 0) & 0xFFFFFFFF), ((MDR_DMA_CHNL_USEBURST_SET = (MDR_DMA_CHNL_USEBURST_SET & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------  Register Item Address: MDR_DMA_CHNL_USEBURST_CLR  ------------------------
// SVD Line: 1788

unsigned int MDR_DMA_CHNL_USEBURST_CLR __AT (0x4002801C);



// ------------------------  Register Item: MDR_DMA_CHNL_USEBURST_CLR  ----------------------------
// SVD Line: 1788

//  <item> SFDITEM_REG__MDR_DMA_CHNL_USEBURST_CLR
//    <name> CHNL_USEBURST_CLR </name>
//    <i> [Bits 31..0] RW (@ 0x4002801C) CHNL_USEBURST_CLR </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_DMA_CHNL_USEBURST_CLR >> 0) & 0xFFFFFFFF), ((MDR_DMA_CHNL_USEBURST_CLR = (MDR_DMA_CHNL_USEBURST_CLR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------  Register Item Address: MDR_DMA_CHNL_REQ_MASK_SET  ------------------------
// SVD Line: 1796

unsigned int MDR_DMA_CHNL_REQ_MASK_SET __AT (0x40028020);



// ------------------------  Register Item: MDR_DMA_CHNL_REQ_MASK_SET  ----------------------------
// SVD Line: 1796

//  <item> SFDITEM_REG__MDR_DMA_CHNL_REQ_MASK_SET
//    <name> CHNL_REQ_MASK_SET </name>
//    <i> [Bits 31..0] RW (@ 0x40028020) CHNL_REQ_MASK_SET </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_DMA_CHNL_REQ_MASK_SET >> 0) & 0xFFFFFFFF), ((MDR_DMA_CHNL_REQ_MASK_SET = (MDR_DMA_CHNL_REQ_MASK_SET & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------  Register Item Address: MDR_DMA_CHNL_REQ_MASK_CLR  ------------------------
// SVD Line: 1804

unsigned int MDR_DMA_CHNL_REQ_MASK_CLR __AT (0x40028024);



// ------------------------  Register Item: MDR_DMA_CHNL_REQ_MASK_CLR  ----------------------------
// SVD Line: 1804

//  <item> SFDITEM_REG__MDR_DMA_CHNL_REQ_MASK_CLR
//    <name> CHNL_REQ_MASK_CLR </name>
//    <i> [Bits 31..0] RW (@ 0x40028024) CHNL_REQ_MASK_CLR </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_DMA_CHNL_REQ_MASK_CLR >> 0) & 0xFFFFFFFF), ((MDR_DMA_CHNL_REQ_MASK_CLR = (MDR_DMA_CHNL_REQ_MASK_CLR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------  Register Item Address: MDR_DMA_CHNL_ENABLE_SET  -------------------------
// SVD Line: 1812

unsigned int MDR_DMA_CHNL_ENABLE_SET __AT (0x40028028);



// -------------------------  Register Item: MDR_DMA_CHNL_ENABLE_SET  -----------------------------
// SVD Line: 1812

//  <item> SFDITEM_REG__MDR_DMA_CHNL_ENABLE_SET
//    <name> CHNL_ENABLE_SET </name>
//    <i> [Bits 31..0] RW (@ 0x40028028) CHNL_ENABLE_SET </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_DMA_CHNL_ENABLE_SET >> 0) & 0xFFFFFFFF), ((MDR_DMA_CHNL_ENABLE_SET = (MDR_DMA_CHNL_ENABLE_SET & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------  Register Item Address: MDR_DMA_CHNL_ENABLE_CLR  -------------------------
// SVD Line: 1820

unsigned int MDR_DMA_CHNL_ENABLE_CLR __AT (0x4002802C);



// -------------------------  Register Item: MDR_DMA_CHNL_ENABLE_CLR  -----------------------------
// SVD Line: 1820

//  <item> SFDITEM_REG__MDR_DMA_CHNL_ENABLE_CLR
//    <name> CHNL_ENABLE_CLR </name>
//    <i> [Bits 31..0] RW (@ 0x4002802C) CHNL_ENABLE_CLR </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_DMA_CHNL_ENABLE_CLR >> 0) & 0xFFFFFFFF), ((MDR_DMA_CHNL_ENABLE_CLR = (MDR_DMA_CHNL_ENABLE_CLR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------  Register Item Address: MDR_DMA_CHNL_PRI_ALT_SET  ------------------------
// SVD Line: 1828

unsigned int MDR_DMA_CHNL_PRI_ALT_SET __AT (0x40028030);



// -------------------------  Register Item: MDR_DMA_CHNL_PRI_ALT_SET  ----------------------------
// SVD Line: 1828

//  <item> SFDITEM_REG__MDR_DMA_CHNL_PRI_ALT_SET
//    <name> CHNL_PRI_ALT_SET </name>
//    <i> [Bits 31..0] RW (@ 0x40028030) CHNL_PRI_ALT_SET </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_DMA_CHNL_PRI_ALT_SET >> 0) & 0xFFFFFFFF), ((MDR_DMA_CHNL_PRI_ALT_SET = (MDR_DMA_CHNL_PRI_ALT_SET & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------  Register Item Address: MDR_DMA_CHNL_PRI_ALT_CLR  ------------------------
// SVD Line: 1836

unsigned int MDR_DMA_CHNL_PRI_ALT_CLR __AT (0x40028034);



// -------------------------  Register Item: MDR_DMA_CHNL_PRI_ALT_CLR  ----------------------------
// SVD Line: 1836

//  <item> SFDITEM_REG__MDR_DMA_CHNL_PRI_ALT_CLR
//    <name> CHNL_PRI_ALT_CLR </name>
//    <i> [Bits 31..0] RW (@ 0x40028034) CHNL_PRI_ALT_CLR </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_DMA_CHNL_PRI_ALT_CLR >> 0) & 0xFFFFFFFF), ((MDR_DMA_CHNL_PRI_ALT_CLR = (MDR_DMA_CHNL_PRI_ALT_CLR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------  Register Item Address: MDR_DMA_CHNL_PRIORITY_SET  ------------------------
// SVD Line: 1844

unsigned int MDR_DMA_CHNL_PRIORITY_SET __AT (0x40028038);



// ------------------------  Register Item: MDR_DMA_CHNL_PRIORITY_SET  ----------------------------
// SVD Line: 1844

//  <item> SFDITEM_REG__MDR_DMA_CHNL_PRIORITY_SET
//    <name> CHNL_PRIORITY_SET </name>
//    <i> [Bits 31..0] RW (@ 0x40028038) CHNL_PRIORITY_SET </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_DMA_CHNL_PRIORITY_SET >> 0) & 0xFFFFFFFF), ((MDR_DMA_CHNL_PRIORITY_SET = (MDR_DMA_CHNL_PRIORITY_SET & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------  Register Item Address: MDR_DMA_CHNL_PRIORITY_CLR  ------------------------
// SVD Line: 1852

unsigned int MDR_DMA_CHNL_PRIORITY_CLR __AT (0x4002803C);



// ------------------------  Register Item: MDR_DMA_CHNL_PRIORITY_CLR  ----------------------------
// SVD Line: 1852

//  <item> SFDITEM_REG__MDR_DMA_CHNL_PRIORITY_CLR
//    <name> CHNL_PRIORITY_CLR </name>
//    <i> [Bits 31..0] RW (@ 0x4002803C) CHNL_PRIORITY_CLR </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_DMA_CHNL_PRIORITY_CLR >> 0) & 0xFFFFFFFF), ((MDR_DMA_CHNL_PRIORITY_CLR = (MDR_DMA_CHNL_PRIORITY_CLR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Register Item Address: MDR_DMA_ERR_CLR  -----------------------------
// SVD Line: 1860

unsigned int MDR_DMA_ERR_CLR __AT (0x4002804C);



// ---------------------------  Field Item: MDR_DMA_ERR_CLR_ERR_CLR  ------------------------------
// SVD Line: 1868

//  <item> SFDITEM_FIELD__MDR_DMA_ERR_CLR_ERR_CLR
//    <name> ERR_CLR </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002804C) ERR_CLR </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_DMA_ERR_CLR ) </loc>
//      <o.0..0> ERR_CLR
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_DMA_ERR_CLR  --------------------------------
// SVD Line: 1860

//  <rtree> SFDITEM_REG__MDR_DMA_ERR_CLR
//    <name> ERR_CLR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002804C) ERR_CLR </i>
//    <loc> ( (unsigned int)((MDR_DMA_ERR_CLR >> 0) & 0xFFFFFFFF), ((MDR_DMA_ERR_CLR = (MDR_DMA_ERR_CLR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_DMA_ERR_CLR_ERR_CLR </item>
//  </rtree>
//  


// --------------------------------  Peripheral View: MDR_DMA  ------------------------------------
// SVD Line: 1671

//  <view> MDR_DMA
//    <name> MDR_DMA </name>
//    <item> SFDITEM_REG__MDR_DMA_STATUS </item>
//    <item> SFDITEM_REG__MDR_DMA_CFG </item>
//    <item> SFDITEM_REG__MDR_DMA_CTRL_BASE_PTR </item>
//    <item> SFDITEM_REG__MDR_DMA_ALT_CTRL_BASE_PTR </item>
//    <item> SFDITEM_REG__MDR_DMA_WAITONREQ_STATUS </item>
//    <item> SFDITEM_REG__MDR_DMA_CHNL_SW_REQUEST </item>
//    <item> SFDITEM_REG__MDR_DMA_CHNL_USEBURST_SET </item>
//    <item> SFDITEM_REG__MDR_DMA_CHNL_USEBURST_CLR </item>
//    <item> SFDITEM_REG__MDR_DMA_CHNL_REQ_MASK_SET </item>
//    <item> SFDITEM_REG__MDR_DMA_CHNL_REQ_MASK_CLR </item>
//    <item> SFDITEM_REG__MDR_DMA_CHNL_ENABLE_SET </item>
//    <item> SFDITEM_REG__MDR_DMA_CHNL_ENABLE_CLR </item>
//    <item> SFDITEM_REG__MDR_DMA_CHNL_PRI_ALT_SET </item>
//    <item> SFDITEM_REG__MDR_DMA_CHNL_PRI_ALT_CLR </item>
//    <item> SFDITEM_REG__MDR_DMA_CHNL_PRIORITY_SET </item>
//    <item> SFDITEM_REG__MDR_DMA_CHNL_PRIORITY_CLR </item>
//    <item> SFDITEM_REG__MDR_DMA_ERR_CLR </item>
//  </view>
//  


// ---------------------------  Register Item Address: MDR_COMP_CFG  ------------------------------
// SVD Line: 1897

unsigned int MDR_COMP_CFG __AT (0x40030000);



// -------------------------------  Field Item: MDR_COMP_CFG_ON  ----------------------------------
// SVD Line: 1906

//  <item> SFDITEM_FIELD__MDR_COMP_CFG_ON
//    <name> ON </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40030000) ON </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_COMP_CFG ) </loc>
//      <o.0..0> ON
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_COMP_CFG_CVRR  ---------------------------------
// SVD Line: 1912

//  <item> SFDITEM_FIELD__MDR_COMP_CFG_CVRR
//    <name> CVRR </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40030000) CVRR </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_COMP_CFG ) </loc>
//      <o.1..1> CVRR
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_COMP_CFG_CVRSS  ---------------------------------
// SVD Line: 1918

//  <item> SFDITEM_FIELD__MDR_COMP_CFG_CVRSS
//    <name> CVRSS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40030000) CVRSS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_COMP_CFG ) </loc>
//      <o.2..2> CVRSS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_COMP_CFG_CVREN  ---------------------------------
// SVD Line: 1924

//  <item> SFDITEM_FIELD__MDR_COMP_CFG_CVREN
//    <name> CVREN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40030000) CVREN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_COMP_CFG ) </loc>
//      <o.3..3> CVREN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_COMP_CFG_CVR  ----------------------------------
// SVD Line: 1930

//  <item> SFDITEM_FIELD__MDR_COMP_CFG_CVR
//    <name> CVR </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40030000) CVR </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_COMP_CFG >> 4) & 0xF), ((MDR_COMP_CFG = (MDR_COMP_CFG & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: MDR_COMP_CFG_CREF  ---------------------------------
// SVD Line: 1936

//  <item> SFDITEM_FIELD__MDR_COMP_CFG_CREF
//    <name> CREF </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40030000) CREF </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_COMP_CFG ) </loc>
//      <o.8..8> CREF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_COMP_CFG_CCH  ----------------------------------
// SVD Line: 1942

//  <item> SFDITEM_FIELD__MDR_COMP_CFG_CCH
//    <name> CCH </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x40030000) CCH </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_COMP_CFG >> 9) & 0x3), ((MDR_COMP_CFG = (MDR_COMP_CFG & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: MDR_COMP_CFG_INV  ----------------------------------
// SVD Line: 1948

//  <item> SFDITEM_FIELD__MDR_COMP_CFG_INV
//    <name> INV </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40030000) INV </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_COMP_CFG ) </loc>
//      <o.11..11> INV
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_COMP_CFG_Ready  ---------------------------------
// SVD Line: 1954

//  <item> SFDITEM_FIELD__MDR_COMP_CFG_Ready
//    <name> Ready </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40030000) Ready </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_COMP_CFG ) </loc>
//      <o.12..12> Ready
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_COMP_CFG_CMPIE  ---------------------------------
// SVD Line: 1960

//  <item> SFDITEM_FIELD__MDR_COMP_CFG_CMPIE
//    <name> CMPIE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40030000) CMPIE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_COMP_CFG ) </loc>
//      <o.13..13> CMPIE
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: MDR_COMP_CFG  ----------------------------------
// SVD Line: 1897

//  <rtree> SFDITEM_REG__MDR_COMP_CFG
//    <name> CFG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40030000) COMP Configuration Register </i>
//    <loc> ( (unsigned int)((MDR_COMP_CFG >> 0) & 0xFFFFFFFF), ((MDR_COMP_CFG = (MDR_COMP_CFG & ~(0x3FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_COMP_CFG_ON </item>
//    <item> SFDITEM_FIELD__MDR_COMP_CFG_CVRR </item>
//    <item> SFDITEM_FIELD__MDR_COMP_CFG_CVRSS </item>
//    <item> SFDITEM_FIELD__MDR_COMP_CFG_CVREN </item>
//    <item> SFDITEM_FIELD__MDR_COMP_CFG_CVR </item>
//    <item> SFDITEM_FIELD__MDR_COMP_CFG_CREF </item>
//    <item> SFDITEM_FIELD__MDR_COMP_CFG_CCH </item>
//    <item> SFDITEM_FIELD__MDR_COMP_CFG_INV </item>
//    <item> SFDITEM_FIELD__MDR_COMP_CFG_Ready </item>
//    <item> SFDITEM_FIELD__MDR_COMP_CFG_CMPIE </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_COMP_RESULT  -----------------------------
// SVD Line: 1968

unsigned int MDR_COMP_RESULT __AT (0x40030004);



// ---------------------------  Field Item: MDR_COMP_RESULT_Rslt_Sy  ------------------------------
// SVD Line: 1977

//  <item> SFDITEM_FIELD__MDR_COMP_RESULT_Rslt_Sy
//    <name> Rslt_Sy </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40030004) Rslt_Sy </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_COMP_RESULT ) </loc>
//      <o.0..0> Rslt_Sy
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_COMP_RESULT_Rslt_As  ------------------------------
// SVD Line: 1983

//  <item> SFDITEM_FIELD__MDR_COMP_RESULT_Rslt_As
//    <name> Rslt_As </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40030004) Rslt_As </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_COMP_RESULT ) </loc>
//      <o.1..1> Rslt_As
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_COMP_RESULT_Rst_lch  ------------------------------
// SVD Line: 1989

//  <item> SFDITEM_FIELD__MDR_COMP_RESULT_Rst_lch
//    <name> Rst_lch </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40030004) Rst_lch </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_COMP_RESULT ) </loc>
//      <o.2..2> Rst_lch
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_COMP_RESULT  --------------------------------
// SVD Line: 1968

//  <rtree> SFDITEM_REG__MDR_COMP_RESULT
//    <name> RESULT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40030004) COMP Result Register </i>
//    <loc> ( (unsigned int)((MDR_COMP_RESULT >> 0) & 0xFFFFFFFF), ((MDR_COMP_RESULT = (MDR_COMP_RESULT & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_COMP_RESULT_Rslt_Sy </item>
//    <item> SFDITEM_FIELD__MDR_COMP_RESULT_Rslt_As </item>
//    <item> SFDITEM_FIELD__MDR_COMP_RESULT_Rst_lch </item>
//  </rtree>
//  


// ----------------------  Register Item Address: MDR_COMP_RESULT_LATCH  --------------------------
// SVD Line: 1997

unsigned int MDR_COMP_RESULT_LATCH __AT (0x40030008);



// ------------------------  Field Item: MDR_COMP_RESULT_LATCH_Rst_lch  ---------------------------
// SVD Line: 2006

//  <item> SFDITEM_FIELD__MDR_COMP_RESULT_LATCH_Rst_lch
//    <name> Rst_lch </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40030008) Rst_lch </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_COMP_RESULT_LATCH ) </loc>
//      <o.0..0> Rst_lch
//    </check>
//  </item>
//  


// --------------------------  Register RTree: MDR_COMP_RESULT_LATCH  -----------------------------
// SVD Line: 1997

//  <rtree> SFDITEM_REG__MDR_COMP_RESULT_LATCH
//    <name> RESULT_LATCH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40030008) COMP Result Latch Register </i>
//    <loc> ( (unsigned int)((MDR_COMP_RESULT_LATCH >> 0) & 0xFFFFFFFF), ((MDR_COMP_RESULT_LATCH = (MDR_COMP_RESULT_LATCH & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_COMP_RESULT_LATCH_Rst_lch </item>
//  </rtree>
//  


// --------------------------------  Peripheral View: MDR_COMP  -----------------------------------
// SVD Line: 1878

//  <view> MDR_COMP
//    <name> MDR_COMP </name>
//    <item> SFDITEM_REG__MDR_COMP_CFG </item>
//    <item> SFDITEM_REG__MDR_COMP_RESULT </item>
//    <item> SFDITEM_REG__MDR_COMP_RESULT_LATCH </item>
//  </view>
//  


// ---------------------------  Register Item Address: MDR_DAC_CFG  -------------------------------
// SVD Line: 2031

unsigned int MDR_DAC_CFG __AT (0x40038000);



// -----------------------------  Field Item: MDR_DAC_CFG_M_REF0  ---------------------------------
// SVD Line: 2040

//  <item> SFDITEM_FIELD__MDR_DAC_CFG_M_REF0
//    <name> M_REF0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40038000) M_REF0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_DAC_CFG ) </loc>
//      <o.0..0> M_REF0
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_DAC_CFG_ON_DAC0  --------------------------------
// SVD Line: 2046

//  <item> SFDITEM_FIELD__MDR_DAC_CFG_ON_DAC0
//    <name> ON_DAC0 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40038000) ON_DAC0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_DAC_CFG ) </loc>
//      <o.2..2> ON_DAC0
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_DAC_CFG_SYNC_A  ---------------------------------
// SVD Line: 2052

//  <item> SFDITEM_FIELD__MDR_DAC_CFG_SYNC_A
//    <name> SYNC_A </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40038000) SYNC_A </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_DAC_CFG ) </loc>
//      <o.4..4> SYNC_A
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: MDR_DAC_CFG  ----------------------------------
// SVD Line: 2031

//  <rtree> SFDITEM_REG__MDR_DAC_CFG
//    <name> CFG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40038000) DAC Configuration Register </i>
//    <loc> ( (unsigned int)((MDR_DAC_CFG >> 0) & 0xFFFFFFFF), ((MDR_DAC_CFG = (MDR_DAC_CFG & ~(0x15UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x15) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_DAC_CFG_M_REF0 </item>
//    <item> SFDITEM_FIELD__MDR_DAC_CFG_ON_DAC0 </item>
//    <item> SFDITEM_FIELD__MDR_DAC_CFG_SYNC_A </item>
//  </rtree>
//  


// ------------------------  Register Item Address: MDR_DAC_DAC1_DATA  ----------------------------
// SVD Line: 2060

unsigned int MDR_DAC_DAC1_DATA __AT (0x40038004);



// -------------------------  Field Item: MDR_DAC_DAC1_DATA_DAC0DATA  -----------------------------
// SVD Line: 2069

//  <item> SFDITEM_FIELD__MDR_DAC_DAC1_DATA_DAC0DATA
//    <name> DAC0DATA </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40038004) DAC0DATA </i>
//    <edit> 
//      <loc> ( (unsigned short)((MDR_DAC_DAC1_DATA >> 0) & 0xFFF), ((MDR_DAC_DAC1_DATA = (MDR_DAC_DAC1_DATA & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: MDR_DAC_DAC1_DATA  -------------------------------
// SVD Line: 2060

//  <rtree> SFDITEM_REG__MDR_DAC_DAC1_DATA
//    <name> DAC1_DATA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40038004) DAC1 Data Register </i>
//    <loc> ( (unsigned int)((MDR_DAC_DAC1_DATA >> 0) & 0xFFFFFFFF), ((MDR_DAC_DAC1_DATA = (MDR_DAC_DAC1_DATA & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_DAC_DAC1_DATA_DAC0DATA </item>
//  </rtree>
//  


// --------------------------------  Peripheral View: MDR_DAC  ------------------------------------
// SVD Line: 2016

//  <view> MDR_DAC
//    <name> MDR_DAC </name>
//    <item> SFDITEM_REG__MDR_DAC_CFG </item>
//    <item> SFDITEM_REG__MDR_DAC_DAC1_DATA </item>
//  </view>
//  


// -------------------------  Register Item Address: MDR_ADC_ADC1_CFG  ----------------------------
// SVD Line: 2098

unsigned int MDR_ADC_ADC1_CFG __AT (0x40040000);



// --------------------------  Field Item: MDR_ADC_ADC1_CFG_REG_ADON  -----------------------------
// SVD Line: 2107

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_REG_ADON
//    <name> REG_ADON </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40040000) REG_ADON </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CFG ) </loc>
//      <o.0..0> REG_ADON
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_ADC_ADC1_CFG_REG_GO  ------------------------------
// SVD Line: 2113

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_REG_GO
//    <name> REG_GO </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40040000) REG_GO </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CFG ) </loc>
//      <o.1..1> REG_GO
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_ADC_ADC1_CFG_REG_CLKS  -----------------------------
// SVD Line: 2119

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_REG_CLKS
//    <name> REG_CLKS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40040000) REG_CLKS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CFG ) </loc>
//      <o.2..2> REG_CLKS
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_ADC_ADC1_CFG_REG_SAMPLE  ----------------------------
// SVD Line: 2125

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_REG_SAMPLE
//    <name> REG_SAMPLE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40040000) REG_SAMPLE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CFG ) </loc>
//      <o.3..3> REG_SAMPLE
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_ADC_ADC1_CFG_REG_CHS  ------------------------------
// SVD Line: 2131

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_REG_CHS
//    <name> REG_CHS </name>
//    <rw> 
//    <i> [Bits 8..4] RW (@ 0x40040000) REG_CHS </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_ADC_ADC1_CFG >> 4) & 0x1F), ((MDR_ADC_ADC1_CFG = (MDR_ADC_ADC1_CFG & ~(0x1FUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: MDR_ADC_ADC1_CFG_REG_CHCH  -----------------------------
// SVD Line: 2137

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_REG_CHCH
//    <name> REG_CHCH </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40040000) REG_CHCH </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CFG ) </loc>
//      <o.9..9> REG_CHCH
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_ADC_ADC1_CFG_REG_RNGC  -----------------------------
// SVD Line: 2143

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_REG_RNGC
//    <name> REG_RNGC </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40040000) REG_RNGC </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CFG ) </loc>
//      <o.10..10> REG_RNGC
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_ADC_ADC1_CFG_M_REF  -------------------------------
// SVD Line: 2149

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_M_REF
//    <name> M_REF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40040000) M_REF </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CFG ) </loc>
//      <o.11..11> M_REF
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_ADC_ADC1_CFG_REG_DIVCLK  ----------------------------
// SVD Line: 2155

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_REG_DIVCLK
//    <name> REG_DIVCLK </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40040000) REG_DIVCLK </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_ADC_ADC1_CFG >> 12) & 0xF), ((MDR_ADC_ADC1_CFG = (MDR_ADC_ADC1_CFG & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: MDR_ADC_ADC1_CFG_Sync_Conver  ----------------------------
// SVD Line: 2161

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_Sync_Conver
//    <name> Sync_Conver </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40040000) Sync_Conver </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CFG ) </loc>
//      <o.16..16> Sync_Conver
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_ADC_ADC1_CFG_TS_EN  -------------------------------
// SVD Line: 2167

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_TS_EN
//    <name> TS_EN </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40040000) TS_EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CFG ) </loc>
//      <o.17..17> TS_EN
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_ADC_ADC1_CFG_TS_BUF_EN  -----------------------------
// SVD Line: 2173

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_TS_BUF_EN
//    <name> TS_BUF_EN </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40040000) TS_BUF_EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CFG ) </loc>
//      <o.18..18> TS_BUF_EN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_ADC_ADC1_CFG_SEL_TS  ------------------------------
// SVD Line: 2179

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_SEL_TS
//    <name> SEL_TS </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40040000) SEL_TS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CFG ) </loc>
//      <o.19..19> SEL_TS
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_ADC_ADC1_CFG_SEL_VREF  -----------------------------
// SVD Line: 2185

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_SEL_VREF
//    <name> SEL_VREF </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40040000) SEL_VREF </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CFG ) </loc>
//      <o.20..20> SEL_VREF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_ADC_ADC1_CFG_TR  --------------------------------
// SVD Line: 2191

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_TR
//    <name> TR </name>
//    <rw> 
//    <i> [Bits 24..21] RW (@ 0x40040000) TR </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_ADC_ADC1_CFG >> 21) & 0xF), ((MDR_ADC_ADC1_CFG = (MDR_ADC_ADC1_CFG & ~(0xFUL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: MDR_ADC_ADC1_CFG_Delay_Go  -----------------------------
// SVD Line: 2197

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_Delay_Go
//    <name> Delay_Go </name>
//    <rw> 
//    <i> [Bits 27..25] RW (@ 0x40040000) Delay_Go </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_ADC_ADC1_CFG >> 25) & 0x7), ((MDR_ADC_ADC1_CFG = (MDR_ADC_ADC1_CFG & ~(0x7UL << 25 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 25 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_ADC_ADC1_CFG_Delay_ADC  -----------------------------
// SVD Line: 2203

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_Delay_ADC
//    <name> Delay_ADC </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40040000) Delay_ADC </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_ADC_ADC1_CFG >> 28) & 0xF), ((MDR_ADC_ADC1_CFG = (MDR_ADC_ADC1_CFG & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: MDR_ADC_ADC1_CFG  --------------------------------
// SVD Line: 2098

//  <rtree> SFDITEM_REG__MDR_ADC_ADC1_CFG
//    <name> ADC1_CFG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40040000) ADC1 Configuration Register </i>
//    <loc> ( (unsigned int)((MDR_ADC_ADC1_CFG >> 0) & 0xFFFFFFFF), ((MDR_ADC_ADC1_CFG = (MDR_ADC_ADC1_CFG & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_REG_ADON </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_REG_GO </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_REG_CLKS </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_REG_SAMPLE </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_REG_CHS </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_REG_CHCH </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_REG_RNGC </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_M_REF </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_REG_DIVCLK </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_Sync_Conver </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_TS_EN </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_TS_BUF_EN </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_SEL_TS </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_SEL_VREF </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_TR </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_Delay_Go </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CFG_Delay_ADC </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_ADC_ADC2_CFG  ----------------------------
// SVD Line: 2211

unsigned int MDR_ADC_ADC2_CFG __AT (0x40040004);



// --------------------------  Field Item: MDR_ADC_ADC2_CFG_REG_ADON  -----------------------------
// SVD Line: 2220

//  <item> SFDITEM_FIELD__MDR_ADC_ADC2_CFG_REG_ADON
//    <name> REG_ADON </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40040004) REG_ADON </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC2_CFG ) </loc>
//      <o.0..0> REG_ADON
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_ADC_ADC2_CFG_REG_GO  ------------------------------
// SVD Line: 2226

//  <item> SFDITEM_FIELD__MDR_ADC_ADC2_CFG_REG_GO
//    <name> REG_GO </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40040004) REG_GO </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC2_CFG ) </loc>
//      <o.1..1> REG_GO
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_ADC_ADC2_CFG_REG_CLKS  -----------------------------
// SVD Line: 2232

//  <item> SFDITEM_FIELD__MDR_ADC_ADC2_CFG_REG_CLKS
//    <name> REG_CLKS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40040004) REG_CLKS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC2_CFG ) </loc>
//      <o.2..2> REG_CLKS
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_ADC_ADC2_CFG_REG_SAMPLE  ----------------------------
// SVD Line: 2238

//  <item> SFDITEM_FIELD__MDR_ADC_ADC2_CFG_REG_SAMPLE
//    <name> REG_SAMPLE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40040004) REG_SAMPLE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC2_CFG ) </loc>
//      <o.3..3> REG_SAMPLE
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_ADC_ADC2_CFG_REG_CHS  ------------------------------
// SVD Line: 2244

//  <item> SFDITEM_FIELD__MDR_ADC_ADC2_CFG_REG_CHS
//    <name> REG_CHS </name>
//    <rw> 
//    <i> [Bits 8..4] RW (@ 0x40040004) REG_CHS </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_ADC_ADC2_CFG >> 4) & 0x1F), ((MDR_ADC_ADC2_CFG = (MDR_ADC_ADC2_CFG & ~(0x1FUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: MDR_ADC_ADC2_CFG_REG_CHCH  -----------------------------
// SVD Line: 2250

//  <item> SFDITEM_FIELD__MDR_ADC_ADC2_CFG_REG_CHCH
//    <name> REG_CHCH </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40040004) REG_CHCH </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC2_CFG ) </loc>
//      <o.9..9> REG_CHCH
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_ADC_ADC2_CFG_REG_RNGC  -----------------------------
// SVD Line: 2256

//  <item> SFDITEM_FIELD__MDR_ADC_ADC2_CFG_REG_RNGC
//    <name> REG_RNGC </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40040004) REG_RNGC </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC2_CFG ) </loc>
//      <o.10..10> REG_RNGC
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_ADC_ADC2_CFG_M_REF  -------------------------------
// SVD Line: 2262

//  <item> SFDITEM_FIELD__MDR_ADC_ADC2_CFG_M_REF
//    <name> M_REF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40040004) M_REF </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC2_CFG ) </loc>
//      <o.11..11> M_REF
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_ADC_ADC2_CFG_REG_DIVCLK  ----------------------------
// SVD Line: 2268

//  <item> SFDITEM_FIELD__MDR_ADC_ADC2_CFG_REG_DIVCLK
//    <name> REG_DIVCLK </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40040004) REG_DIVCLK </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_ADC_ADC2_CFG >> 12) & 0xF), ((MDR_ADC_ADC2_CFG = (MDR_ADC_ADC2_CFG & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: MDR_ADC_ADC2_CFG_ADC1_OP  ------------------------------
// SVD Line: 2274

//  <item> SFDITEM_FIELD__MDR_ADC_ADC2_CFG_ADC1_OP
//    <name> ADC1_OP </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40040004) ADC1_OP </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC2_CFG ) </loc>
//      <o.17..17> ADC1_OP
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_ADC_ADC2_CFG_ADC2_OP  ------------------------------
// SVD Line: 2280

//  <item> SFDITEM_FIELD__MDR_ADC_ADC2_CFG_ADC2_OP
//    <name> ADC2_OP </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40040004) ADC2_OP </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC2_CFG ) </loc>
//      <o.18..18> ADC2_OP
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_ADC_ADC2_CFG_Delay_Go  -----------------------------
// SVD Line: 2286

//  <item> SFDITEM_FIELD__MDR_ADC_ADC2_CFG_Delay_Go
//    <name> Delay_Go </name>
//    <rw> 
//    <i> [Bits 27..25] RW (@ 0x40040004) Delay_Go </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_ADC_ADC2_CFG >> 25) & 0x7), ((MDR_ADC_ADC2_CFG = (MDR_ADC_ADC2_CFG & ~(0x7UL << 25 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 25 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: MDR_ADC_ADC2_CFG  --------------------------------
// SVD Line: 2211

//  <rtree> SFDITEM_REG__MDR_ADC_ADC2_CFG
//    <name> ADC2_CFG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40040004) ADC2 Configuration Register </i>
//    <loc> ( (unsigned int)((MDR_ADC_ADC2_CFG >> 0) & 0xFFFFFFFF), ((MDR_ADC_ADC2_CFG = (MDR_ADC_ADC2_CFG & ~(0xE06FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xE06FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC2_CFG_REG_ADON </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC2_CFG_REG_GO </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC2_CFG_REG_CLKS </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC2_CFG_REG_SAMPLE </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC2_CFG_REG_CHS </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC2_CFG_REG_CHCH </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC2_CFG_REG_RNGC </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC2_CFG_M_REF </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC2_CFG_REG_DIVCLK </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC2_CFG_ADC1_OP </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC2_CFG_ADC2_OP </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC2_CFG_Delay_Go </item>
//  </rtree>
//  


// -----------------------  Register Item Address: MDR_ADC_ADC1_H_LEVEL  --------------------------
// SVD Line: 2294

unsigned int MDR_ADC_ADC1_H_LEVEL __AT (0x40040008);



// ----------------------  Field Item: MDR_ADC_ADC1_H_LEVEL_REG_H_LEVEL  --------------------------
// SVD Line: 2303

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_H_LEVEL_REG_H_LEVEL
//    <name> REG_H_LEVEL </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40040008) REG_H_LEVEL </i>
//    <edit> 
//      <loc> ( (unsigned short)((MDR_ADC_ADC1_H_LEVEL >> 0) & 0xFFF), ((MDR_ADC_ADC1_H_LEVEL = (MDR_ADC_ADC1_H_LEVEL & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Register RTree: MDR_ADC_ADC1_H_LEVEL  ------------------------------
// SVD Line: 2294

//  <rtree> SFDITEM_REG__MDR_ADC_ADC1_H_LEVEL
//    <name> ADC1_H_LEVEL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40040008) ADC1 High Level Register </i>
//    <loc> ( (unsigned int)((MDR_ADC_ADC1_H_LEVEL >> 0) & 0xFFFFFFFF), ((MDR_ADC_ADC1_H_LEVEL = (MDR_ADC_ADC1_H_LEVEL & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_H_LEVEL_REG_H_LEVEL </item>
//  </rtree>
//  


// -----------------------  Register Item Address: MDR_ADC_ADC1_L_LEVEL  --------------------------
// SVD Line: 2311

unsigned int MDR_ADC_ADC1_L_LEVEL __AT (0x40040010);



// ----------------------  Field Item: MDR_ADC_ADC1_L_LEVEL_REG_L_LEVEL  --------------------------
// SVD Line: 2320

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_L_LEVEL_REG_L_LEVEL
//    <name> REG_L_LEVEL </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40040010) REG_L_LEVEL </i>
//    <edit> 
//      <loc> ( (unsigned short)((MDR_ADC_ADC1_L_LEVEL >> 0) & 0xFFF), ((MDR_ADC_ADC1_L_LEVEL = (MDR_ADC_ADC1_L_LEVEL & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Register RTree: MDR_ADC_ADC1_L_LEVEL  ------------------------------
// SVD Line: 2311

//  <rtree> SFDITEM_REG__MDR_ADC_ADC1_L_LEVEL
//    <name> ADC1_L_LEVEL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40040010) ADC1 Low Level Register </i>
//    <loc> ( (unsigned int)((MDR_ADC_ADC1_L_LEVEL >> 0) & 0xFFFFFFFF), ((MDR_ADC_ADC1_L_LEVEL = (MDR_ADC_ADC1_L_LEVEL & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_L_LEVEL_REG_L_LEVEL </item>
//  </rtree>
//  


// -----------------------  Register Item Address: MDR_ADC_ADC1_RESULT  ---------------------------
// SVD Line: 2328

unsigned int MDR_ADC_ADC1_RESULT __AT (0x40040018);



// -------------------------  Field Item: MDR_ADC_ADC1_RESULT_RESULT  -----------------------------
// SVD Line: 2337

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_RESULT_RESULT
//    <name> RESULT </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40040018) RESULT </i>
//    <edit> 
//      <loc> ( (unsigned short)((MDR_ADC_ADC1_RESULT >> 0) & 0xFFF), ((MDR_ADC_ADC1_RESULT = (MDR_ADC_ADC1_RESULT & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_ADC_ADC1_RESULT_CHANNEL  ----------------------------
// SVD Line: 2343

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_RESULT_CHANNEL
//    <name> CHANNEL </name>
//    <rw> 
//    <i> [Bits 27..16] RW (@ 0x40040018) CHANNEL </i>
//    <edit> 
//      <loc> ( (unsigned short)((MDR_ADC_ADC1_RESULT >> 16) & 0xFFF), ((MDR_ADC_ADC1_RESULT = (MDR_ADC_ADC1_RESULT & ~(0xFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Register RTree: MDR_ADC_ADC1_RESULT  ------------------------------
// SVD Line: 2328

//  <rtree> SFDITEM_REG__MDR_ADC_ADC1_RESULT
//    <name> ADC1_RESULT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40040018) ADC1 Result Register </i>
//    <loc> ( (unsigned int)((MDR_ADC_ADC1_RESULT >> 0) & 0xFFFFFFFF), ((MDR_ADC_ADC1_RESULT = (MDR_ADC_ADC1_RESULT & ~(0xFFF0FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF0FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_RESULT_RESULT </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_RESULT_CHANNEL </item>
//  </rtree>
//  


// -----------------------  Register Item Address: MDR_ADC_ADC1_STATUS  ---------------------------
// SVD Line: 2351

unsigned int MDR_ADC_ADC1_STATUS __AT (0x40040020);



// --------------------  Field Item: MDR_ADC_ADC1_STATUS_Flg_REG_OVERWRITE  -----------------------
// SVD Line: 2360

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_STATUS_Flg_REG_OVERWRITE
//    <name> Flg_REG_OVERWRITE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40040020) Flg_REG_OVERWRITE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_STATUS ) </loc>
//      <o.0..0> Flg_REG_OVERWRITE
//    </check>
//  </item>
//  


// ---------------------  Field Item: MDR_ADC_ADC1_STATUS_Flg_REG_AWOIFEN  ------------------------
// SVD Line: 2366

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_STATUS_Flg_REG_AWOIFEN
//    <name> Flg_REG_AWOIFEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40040020) Flg_REG_AWOIFEN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_STATUS ) </loc>
//      <o.1..1> Flg_REG_AWOIFEN
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_ADC_ADC1_STATUS_Flg_REG_EOCIF  -------------------------
// SVD Line: 2372

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_STATUS_Flg_REG_EOCIF
//    <name> Flg_REG_EOCIF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40040020) Flg_REG_EOCIF </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_STATUS ) </loc>
//      <o.2..2> Flg_REG_EOCIF
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_ADC_ADC1_STATUS_AWOIF_IE  ----------------------------
// SVD Line: 2378

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_STATUS_AWOIF_IE
//    <name> AWOIF_IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40040020) AWOIF_IE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_STATUS ) </loc>
//      <o.3..3> AWOIF_IE
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_ADC_ADC1_STATUS_ECOIF_IE  ----------------------------
// SVD Line: 2384

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_STATUS_ECOIF_IE
//    <name> ECOIF_IE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40040020) ECOIF_IE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_STATUS ) </loc>
//      <o.4..4> ECOIF_IE
//    </check>
//  </item>
//  


// ---------------------------  Register RTree: MDR_ADC_ADC1_STATUS  ------------------------------
// SVD Line: 2351

//  <rtree> SFDITEM_REG__MDR_ADC_ADC1_STATUS
//    <name> ADC1_STATUS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40040020) ADC1 Status Register </i>
//    <loc> ( (unsigned int)((MDR_ADC_ADC1_STATUS >> 0) & 0xFFFFFFFF), ((MDR_ADC_ADC1_STATUS = (MDR_ADC_ADC1_STATUS & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_STATUS_Flg_REG_OVERWRITE </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_STATUS_Flg_REG_AWOIFEN </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_STATUS_Flg_REG_EOCIF </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_STATUS_AWOIF_IE </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_STATUS_ECOIF_IE </item>
//  </rtree>
//  


// ------------------------  Register Item Address: MDR_ADC_ADC1_CHSEL  ---------------------------
// SVD Line: 2392

unsigned int MDR_ADC_ADC1_CHSEL __AT (0x40040028);



// ----------------------  Field Item: MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF0  --------------------------
// SVD Line: 2401

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF0
//    <name> Sl_Ch_Ch_REF0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40040028) Sl_Ch_Ch_REF0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CHSEL ) </loc>
//      <o.0..0> Sl_Ch_Ch_REF0
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF1  --------------------------
// SVD Line: 2407

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF1
//    <name> Sl_Ch_Ch_REF1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40040028) Sl_Ch_Ch_REF1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CHSEL ) </loc>
//      <o.1..1> Sl_Ch_Ch_REF1
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF2  --------------------------
// SVD Line: 2413

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF2
//    <name> Sl_Ch_Ch_REF2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40040028) Sl_Ch_Ch_REF2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CHSEL ) </loc>
//      <o.2..2> Sl_Ch_Ch_REF2
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF3  --------------------------
// SVD Line: 2419

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF3
//    <name> Sl_Ch_Ch_REF3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40040028) Sl_Ch_Ch_REF3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CHSEL ) </loc>
//      <o.3..3> Sl_Ch_Ch_REF3
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF4  --------------------------
// SVD Line: 2425

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF4
//    <name> Sl_Ch_Ch_REF4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40040028) Sl_Ch_Ch_REF4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CHSEL ) </loc>
//      <o.4..4> Sl_Ch_Ch_REF4
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF5  --------------------------
// SVD Line: 2431

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF5
//    <name> Sl_Ch_Ch_REF5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40040028) Sl_Ch_Ch_REF5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CHSEL ) </loc>
//      <o.5..5> Sl_Ch_Ch_REF5
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF6  --------------------------
// SVD Line: 2437

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF6
//    <name> Sl_Ch_Ch_REF6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40040028) Sl_Ch_Ch_REF6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CHSEL ) </loc>
//      <o.6..6> Sl_Ch_Ch_REF6
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF7  --------------------------
// SVD Line: 2443

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF7
//    <name> Sl_Ch_Ch_REF7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40040028) Sl_Ch_Ch_REF7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CHSEL ) </loc>
//      <o.7..7> Sl_Ch_Ch_REF7
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF8  --------------------------
// SVD Line: 2449

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF8
//    <name> Sl_Ch_Ch_REF8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40040028) Sl_Ch_Ch_REF8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CHSEL ) </loc>
//      <o.8..8> Sl_Ch_Ch_REF8
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF9  --------------------------
// SVD Line: 2455

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF9
//    <name> Sl_Ch_Ch_REF9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40040028) Sl_Ch_Ch_REF9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CHSEL ) </loc>
//      <o.9..9> Sl_Ch_Ch_REF9
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF10  -------------------------
// SVD Line: 2461

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF10
//    <name> Sl_Ch_Ch_REF10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40040028) Sl_Ch_Ch_REF10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CHSEL ) </loc>
//      <o.10..10> Sl_Ch_Ch_REF10
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF11  -------------------------
// SVD Line: 2467

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF11
//    <name> Sl_Ch_Ch_REF11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40040028) Sl_Ch_Ch_REF11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CHSEL ) </loc>
//      <o.11..11> Sl_Ch_Ch_REF11
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF12  -------------------------
// SVD Line: 2473

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF12
//    <name> Sl_Ch_Ch_REF12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40040028) Sl_Ch_Ch_REF12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CHSEL ) </loc>
//      <o.12..12> Sl_Ch_Ch_REF12
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF13  -------------------------
// SVD Line: 2479

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF13
//    <name> Sl_Ch_Ch_REF13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40040028) Sl_Ch_Ch_REF13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CHSEL ) </loc>
//      <o.13..13> Sl_Ch_Ch_REF13
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF14  -------------------------
// SVD Line: 2485

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF14
//    <name> Sl_Ch_Ch_REF14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40040028) Sl_Ch_Ch_REF14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CHSEL ) </loc>
//      <o.14..14> Sl_Ch_Ch_REF14
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF15  -------------------------
// SVD Line: 2491

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF15
//    <name> Sl_Ch_Ch_REF15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40040028) Sl_Ch_Ch_REF15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CHSEL ) </loc>
//      <o.15..15> Sl_Ch_Ch_REF15
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF16  -------------------------
// SVD Line: 2497

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF16
//    <name> Sl_Ch_Ch_REF16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40040028) Sl_Ch_Ch_REF16 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CHSEL ) </loc>
//      <o.16..16> Sl_Ch_Ch_REF16
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF17  -------------------------
// SVD Line: 2503

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF17
//    <name> Sl_Ch_Ch_REF17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40040028) Sl_Ch_Ch_REF17 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CHSEL ) </loc>
//      <o.17..17> Sl_Ch_Ch_REF17
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF18  -------------------------
// SVD Line: 2509

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF18
//    <name> Sl_Ch_Ch_REF18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40040028) Sl_Ch_Ch_REF18 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CHSEL ) </loc>
//      <o.18..18> Sl_Ch_Ch_REF18
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF19  -------------------------
// SVD Line: 2515

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF19
//    <name> Sl_Ch_Ch_REF19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40040028) Sl_Ch_Ch_REF19 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CHSEL ) </loc>
//      <o.19..19> Sl_Ch_Ch_REF19
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF20  -------------------------
// SVD Line: 2521

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF20
//    <name> Sl_Ch_Ch_REF20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40040028) Sl_Ch_Ch_REF20 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CHSEL ) </loc>
//      <o.20..20> Sl_Ch_Ch_REF20
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF21  -------------------------
// SVD Line: 2527

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF21
//    <name> Sl_Ch_Ch_REF21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40040028) Sl_Ch_Ch_REF21 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CHSEL ) </loc>
//      <o.21..21> Sl_Ch_Ch_REF21
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF22  -------------------------
// SVD Line: 2533

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF22
//    <name> Sl_Ch_Ch_REF22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40040028) Sl_Ch_Ch_REF22 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CHSEL ) </loc>
//      <o.22..22> Sl_Ch_Ch_REF22
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF23  -------------------------
// SVD Line: 2539

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF23
//    <name> Sl_Ch_Ch_REF23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40040028) Sl_Ch_Ch_REF23 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CHSEL ) </loc>
//      <o.23..23> Sl_Ch_Ch_REF23
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF24  -------------------------
// SVD Line: 2545

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF24
//    <name> Sl_Ch_Ch_REF24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40040028) Sl_Ch_Ch_REF24 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CHSEL ) </loc>
//      <o.24..24> Sl_Ch_Ch_REF24
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF25  -------------------------
// SVD Line: 2551

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF25
//    <name> Sl_Ch_Ch_REF25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40040028) Sl_Ch_Ch_REF25 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CHSEL ) </loc>
//      <o.25..25> Sl_Ch_Ch_REF25
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF26  -------------------------
// SVD Line: 2557

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF26
//    <name> Sl_Ch_Ch_REF26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40040028) Sl_Ch_Ch_REF26 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CHSEL ) </loc>
//      <o.26..26> Sl_Ch_Ch_REF26
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF27  -------------------------
// SVD Line: 2563

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF27
//    <name> Sl_Ch_Ch_REF27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40040028) Sl_Ch_Ch_REF27 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CHSEL ) </loc>
//      <o.27..27> Sl_Ch_Ch_REF27
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF28  -------------------------
// SVD Line: 2569

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF28
//    <name> Sl_Ch_Ch_REF28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40040028) Sl_Ch_Ch_REF28 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CHSEL ) </loc>
//      <o.28..28> Sl_Ch_Ch_REF28
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF29  -------------------------
// SVD Line: 2575

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF29
//    <name> Sl_Ch_Ch_REF29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40040028) Sl_Ch_Ch_REF29 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CHSEL ) </loc>
//      <o.29..29> Sl_Ch_Ch_REF29
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF30  -------------------------
// SVD Line: 2581

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF30
//    <name> Sl_Ch_Ch_REF30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40040028) Sl_Ch_Ch_REF30 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CHSEL ) </loc>
//      <o.30..30> Sl_Ch_Ch_REF30
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF31  -------------------------
// SVD Line: 2587

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF31
//    <name> Sl_Ch_Ch_REF31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40040028) Sl_Ch_Ch_REF31 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_CHSEL ) </loc>
//      <o.31..31> Sl_Ch_Ch_REF31
//    </check>
//  </item>
//  


// ---------------------------  Register RTree: MDR_ADC_ADC1_CHSEL  -------------------------------
// SVD Line: 2392

//  <rtree> SFDITEM_REG__MDR_ADC_ADC1_CHSEL
//    <name> ADC1_CHSEL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40040028) ADC1 Channel Selector Register </i>
//    <loc> ( (unsigned int)((MDR_ADC_ADC1_CHSEL >> 0) & 0xFFFFFFFF), ((MDR_ADC_ADC1_CHSEL = (MDR_ADC_ADC1_CHSEL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF0 </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF1 </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF2 </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF3 </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF4 </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF5 </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF6 </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF7 </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF8 </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF9 </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF10 </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF11 </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF12 </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF13 </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF14 </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF15 </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF16 </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF17 </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF18 </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF19 </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF20 </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF21 </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF22 </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF23 </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF24 </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF25 </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF26 </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF27 </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF28 </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF29 </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF30 </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_CHSEL_Sl_Ch_Ch_REF31 </item>
//  </rtree>
//  


// ------------------------  Register Item Address: MDR_ADC_ADC1_TRIM  ----------------------------
// SVD Line: 2595

unsigned int MDR_ADC_ADC1_TRIM __AT (0x40040030);



// --------------------------  Field Item: MDR_ADC_ADC1_TRIM_TS_TRIM  -----------------------------
// SVD Line: 2603

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_TRIM_TS_TRIM
//    <name> TS_TRIM </name>
//    <rw> 
//    <i> [Bits 5..1] RW (@ 0x40040030) TS_TRIM </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_ADC_ADC1_TRIM >> 1) & 0x1F), ((MDR_ADC_ADC1_TRIM = (MDR_ADC_ADC1_TRIM & ~(0x1FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------  Field Item: MDR_ADC_ADC1_TRIM_SEL_VREF_BUF  ---------------------------
// SVD Line: 2609

//  <item> SFDITEM_FIELD__MDR_ADC_ADC1_TRIM_SEL_VREF_BUF
//    <name> SEL_VREF_BUF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40040030) SEL_VREF_BUF </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADC_ADC1_TRIM ) </loc>
//      <o.6..6> SEL_VREF_BUF
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: MDR_ADC_ADC1_TRIM  -------------------------------
// SVD Line: 2595

//  <rtree> SFDITEM_REG__MDR_ADC_ADC1_TRIM
//    <name> ADC1_TRIM </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40040030) ADC1_TRIM </i>
//    <loc> ( (unsigned int)((MDR_ADC_ADC1_TRIM >> 0) & 0xFFFFFFFF), ((MDR_ADC_ADC1_TRIM = (MDR_ADC_ADC1_TRIM & ~(0x7EUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7E) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_TRIM_TS_TRIM </item>
//    <item> SFDITEM_FIELD__MDR_ADC_ADC1_TRIM_SEL_VREF_BUF </item>
//  </rtree>
//  


// --------------------------------  Peripheral View: MDR_ADC  ------------------------------------
// SVD Line: 2079

//  <view> MDR_ADC
//    <name> MDR_ADC </name>
//    <item> SFDITEM_REG__MDR_ADC_ADC1_CFG </item>
//    <item> SFDITEM_REG__MDR_ADC_ADC2_CFG </item>
//    <item> SFDITEM_REG__MDR_ADC_ADC1_H_LEVEL </item>
//    <item> SFDITEM_REG__MDR_ADC_ADC1_L_LEVEL </item>
//    <item> SFDITEM_REG__MDR_ADC_ADC1_RESULT </item>
//    <item> SFDITEM_REG__MDR_ADC_ADC1_STATUS </item>
//    <item> SFDITEM_REG__MDR_ADC_ADC1_CHSEL </item>
//    <item> SFDITEM_REG__MDR_ADC_ADC1_TRIM </item>
//  </view>
//  


// ---------------------------  Register Item Address: MDR_WWDG_CR  -------------------------------
// SVD Line: 2638

unsigned int MDR_WWDG_CR __AT (0x40048000);



// --------------------------------  Field Item: MDR_WWDG_CR_T  -----------------------------------
// SVD Line: 2647

//  <item> SFDITEM_FIELD__MDR_WWDG_CR_T
//    <name> T </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40048000) T </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_WWDG_CR >> 0) & 0x7F), ((MDR_WWDG_CR = (MDR_WWDG_CR & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: MDR_WWDG_CR_WDGA  ----------------------------------
// SVD Line: 2653

//  <item> SFDITEM_FIELD__MDR_WWDG_CR_WDGA
//    <name> WDGA </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40048000) WDGA </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_WWDG_CR ) </loc>
//      <o.7..7> WDGA
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: MDR_WWDG_CR  ----------------------------------
// SVD Line: 2638

//  <rtree> SFDITEM_REG__MDR_WWDG_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40048000) WWDG Command Register </i>
//    <loc> ( (unsigned int)((MDR_WWDG_CR >> 0) & 0xFFFFFFFF), ((MDR_WWDG_CR = (MDR_WWDG_CR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_WWDG_CR_T </item>
//    <item> SFDITEM_FIELD__MDR_WWDG_CR_WDGA </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: MDR_WWDG_CFR  ------------------------------
// SVD Line: 2661

unsigned int MDR_WWDG_CFR __AT (0x40048004);



// -------------------------------  Field Item: MDR_WWDG_CFR_W  -----------------------------------
// SVD Line: 2670

//  <item> SFDITEM_FIELD__MDR_WWDG_CFR_W
//    <name> W </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40048004) W </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_WWDG_CFR >> 0) & 0x7F), ((MDR_WWDG_CFR = (MDR_WWDG_CFR & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: MDR_WWDG_CFR_WGTB  ---------------------------------
// SVD Line: 2676

//  <item> SFDITEM_FIELD__MDR_WWDG_CFR_WGTB
//    <name> WGTB </name>
//    <rw> 
//    <i> [Bits 8..7] RW (@ 0x40048004) WGTB </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_WWDG_CFR >> 7) & 0x3), ((MDR_WWDG_CFR = (MDR_WWDG_CFR & ~(0x3UL << 7 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 7 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: MDR_WWDG_CFR_EWI  ----------------------------------
// SVD Line: 2682

//  <item> SFDITEM_FIELD__MDR_WWDG_CFR_EWI
//    <name> EWI </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40048004) EWI </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_WWDG_CFR ) </loc>
//      <o.9..9> EWI
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: MDR_WWDG_CFR  ----------------------------------
// SVD Line: 2661

//  <rtree> SFDITEM_REG__MDR_WWDG_CFR
//    <name> CFR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40048004) WWDG Configuration Register </i>
//    <loc> ( (unsigned int)((MDR_WWDG_CFR >> 0) & 0xFFFFFFFF), ((MDR_WWDG_CFR = (MDR_WWDG_CFR & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_WWDG_CFR_W </item>
//    <item> SFDITEM_FIELD__MDR_WWDG_CFR_WGTB </item>
//    <item> SFDITEM_FIELD__MDR_WWDG_CFR_EWI </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: MDR_WWDG_SR  -------------------------------
// SVD Line: 2690

unsigned int MDR_WWDG_SR __AT (0x40048008);



// ------------------------------  Field Item: MDR_WWDG_SR_EWIF  ----------------------------------
// SVD Line: 2699

//  <item> SFDITEM_FIELD__MDR_WWDG_SR_EWIF
//    <name> EWIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40048008) EWIF </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_WWDG_SR ) </loc>
//      <o.0..0> EWIF
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: MDR_WWDG_SR  ----------------------------------
// SVD Line: 2690

//  <rtree> SFDITEM_REG__MDR_WWDG_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40048008) WWDG Status Register </i>
//    <loc> ( (unsigned int)((MDR_WWDG_SR >> 0) & 0xFFFFFFFF), ((MDR_WWDG_SR = (MDR_WWDG_SR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_WWDG_SR_EWIF </item>
//  </rtree>
//  


// --------------------------------  Peripheral View: MDR_WWDG  -----------------------------------
// SVD Line: 2619

//  <view> MDR_WWDG
//    <name> MDR_WWDG </name>
//    <item> SFDITEM_REG__MDR_WWDG_CR </item>
//    <item> SFDITEM_REG__MDR_WWDG_CFR </item>
//    <item> SFDITEM_REG__MDR_WWDG_SR </item>
//  </view>
//  


// ---------------------------  Register Item Address: MDR_IWDG_KR  -------------------------------
// SVD Line: 2724

unsigned int MDR_IWDG_KR __AT (0x40050000);



// -------------------------------  Field Item: MDR_IWDG_KR_KEY  ----------------------------------
// SVD Line: 2733

//  <item> SFDITEM_FIELD__MDR_IWDG_KR_KEY
//    <name> KEY </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40050000) KEY </i>
//    <edit> 
//      <loc> ( (unsigned short)((MDR_IWDG_KR >> 0) & 0xFFFF), ((MDR_IWDG_KR = (MDR_IWDG_KR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: MDR_IWDG_KR  ----------------------------------
// SVD Line: 2724

//  <rtree> SFDITEM_REG__MDR_IWDG_KR
//    <name> KR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40050000) IWDG Key Register </i>
//    <loc> ( (unsigned int)((MDR_IWDG_KR >> 0) & 0xFFFFFFFF), ((MDR_IWDG_KR = (MDR_IWDG_KR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_IWDG_KR_KEY </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: MDR_IWDG_PR  -------------------------------
// SVD Line: 2741

unsigned int MDR_IWDG_PR __AT (0x40050004);



// -------------------------------  Field Item: MDR_IWDG_PR_PR  -----------------------------------
// SVD Line: 2750

//  <item> SFDITEM_FIELD__MDR_IWDG_PR_PR
//    <name> PR </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40050004) PR </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_IWDG_PR >> 0) & 0x7), ((MDR_IWDG_PR = (MDR_IWDG_PR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: MDR_IWDG_PR  ----------------------------------
// SVD Line: 2741

//  <rtree> SFDITEM_REG__MDR_IWDG_PR
//    <name> PR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40050004) IWDG Clock Prescaler Register </i>
//    <loc> ( (unsigned int)((MDR_IWDG_PR >> 0) & 0xFFFFFFFF), ((MDR_IWDG_PR = (MDR_IWDG_PR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_IWDG_PR_PR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: MDR_IWDG_RLR  ------------------------------
// SVD Line: 2758

unsigned int MDR_IWDG_RLR __AT (0x40050008);



// ------------------------------  Field Item: MDR_IWDG_RLR_RLR  ----------------------------------
// SVD Line: 2767

//  <item> SFDITEM_FIELD__MDR_IWDG_RLR_RLR
//    <name> RLR </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40050008) RLR </i>
//    <edit> 
//      <loc> ( (unsigned short)((MDR_IWDG_RLR >> 0) & 0xFFF), ((MDR_IWDG_RLR = (MDR_IWDG_RLR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: MDR_IWDG_RLR  ----------------------------------
// SVD Line: 2758

//  <rtree> SFDITEM_REG__MDR_IWDG_RLR
//    <name> RLR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40050008) IWDG Reload Register </i>
//    <loc> ( (unsigned int)((MDR_IWDG_RLR >> 0) & 0xFFFFFFFF), ((MDR_IWDG_RLR = (MDR_IWDG_RLR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_IWDG_RLR_RLR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: MDR_IWDG_SR  -------------------------------
// SVD Line: 2775

unsigned int MDR_IWDG_SR __AT (0x4005000C);



// -------------------------------  Field Item: MDR_IWDG_SR_PVU  ----------------------------------
// SVD Line: 2784

//  <item> SFDITEM_FIELD__MDR_IWDG_SR_PVU
//    <name> PVU </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4005000C) PVU </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_IWDG_SR ) </loc>
//      <o.0..0> PVU
//    </check>
//  </item>
//  


// -------------------------------  Field Item: MDR_IWDG_SR_RVU  ----------------------------------
// SVD Line: 2790

//  <item> SFDITEM_FIELD__MDR_IWDG_SR_RVU
//    <name> RVU </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4005000C) RVU </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_IWDG_SR ) </loc>
//      <o.1..1> RVU
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: MDR_IWDG_SR  ----------------------------------
// SVD Line: 2775

//  <rtree> SFDITEM_REG__MDR_IWDG_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4005000C) IWDG Status Register </i>
//    <loc> ( (unsigned int)((MDR_IWDG_SR >> 0) & 0xFFFFFFFF), ((MDR_IWDG_SR = (MDR_IWDG_SR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_IWDG_SR_PVU </item>
//    <item> SFDITEM_FIELD__MDR_IWDG_SR_RVU </item>
//  </rtree>
//  


// --------------------------------  Peripheral View: MDR_IWDG  -----------------------------------
// SVD Line: 2709

//  <view> MDR_IWDG
//    <name> MDR_IWDG </name>
//    <item> SFDITEM_REG__MDR_IWDG_KR </item>
//    <item> SFDITEM_REG__MDR_IWDG_PR </item>
//    <item> SFDITEM_REG__MDR_IWDG_RLR </item>
//    <item> SFDITEM_REG__MDR_IWDG_SR </item>
//  </view>
//  


// -------------------------  Register Item Address: MDR_POWER_PVDCS  -----------------------------
// SVD Line: 2819

unsigned int MDR_POWER_PVDCS __AT (0x40058000);



// ----------------------------  Field Item: MDR_POWER_PVDCS_PVDEN  -------------------------------
// SVD Line: 2828

//  <item> SFDITEM_FIELD__MDR_POWER_PVDCS_PVDEN
//    <name> PVDEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40058000) PVDEN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_POWER_PVDCS ) </loc>
//      <o.0..0> PVDEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_POWER_PVDCS_PBLS  --------------------------------
// SVD Line: 2834

//  <item> SFDITEM_FIELD__MDR_POWER_PVDCS_PBLS
//    <name> PBLS </name>
//    <rw> 
//    <i> [Bits 2..1] RW (@ 0x40058000) PBLS </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_POWER_PVDCS >> 1) & 0x3), ((MDR_POWER_PVDCS = (MDR_POWER_PVDCS & ~(0x3UL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MDR_POWER_PVDCS_PLS  --------------------------------
// SVD Line: 2840

//  <item> SFDITEM_FIELD__MDR_POWER_PVDCS_PLS
//    <name> PLS </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40058000) PLS </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_POWER_PVDCS >> 3) & 0x7), ((MDR_POWER_PVDCS = (MDR_POWER_PVDCS & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_POWER_PVDCS_PVBD  --------------------------------
// SVD Line: 2846

//  <item> SFDITEM_FIELD__MDR_POWER_PVDCS_PVBD
//    <name> PVBD </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40058000) PVBD </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_POWER_PVDCS ) </loc>
//      <o.6..6> PVBD
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_POWER_PVDCS_PVD  --------------------------------
// SVD Line: 2852

//  <item> SFDITEM_FIELD__MDR_POWER_PVDCS_PVD
//    <name> PVD </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40058000) PVD </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_POWER_PVDCS ) </loc>
//      <o.7..7> PVD
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_POWER_PVDCS_IEPVBD  -------------------------------
// SVD Line: 2858

//  <item> SFDITEM_FIELD__MDR_POWER_PVDCS_IEPVBD
//    <name> IEPVBD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40058000) IEPVBD </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_POWER_PVDCS ) </loc>
//      <o.8..8> IEPVBD
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_POWER_PVDCS_IEPVD  -------------------------------
// SVD Line: 2864

//  <item> SFDITEM_FIELD__MDR_POWER_PVDCS_IEPVD
//    <name> IEPVD </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40058000) IEPVD </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_POWER_PVDCS ) </loc>
//      <o.9..9> IEPVD
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_POWER_PVDCS_INVB  --------------------------------
// SVD Line: 2870

//  <item> SFDITEM_FIELD__MDR_POWER_PVDCS_INVB
//    <name> INVB </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40058000) INVB </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_POWER_PVDCS ) </loc>
//      <o.10..10> INVB
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_POWER_PVDCS_INV  --------------------------------
// SVD Line: 2876

//  <item> SFDITEM_FIELD__MDR_POWER_PVDCS_INV
//    <name> INV </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40058000) INV </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_POWER_PVDCS ) </loc>
//      <o.11..11> INV
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_POWER_PVDCS_PVDBEN  -------------------------------
// SVD Line: 2882

//  <item> SFDITEM_FIELD__MDR_POWER_PVDCS_PVDBEN
//    <name> PVDBEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40058000) PVDBEN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_POWER_PVDCS ) </loc>
//      <o.12..12> PVDBEN
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_POWER_PVDCS  --------------------------------
// SVD Line: 2819

//  <rtree> SFDITEM_REG__MDR_POWER_PVDCS
//    <name> PVDCS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40058000) POWER Power Detector Control/Status Register </i>
//    <loc> ( (unsigned int)((MDR_POWER_PVDCS >> 0) & 0xFFFFFFFF), ((MDR_POWER_PVDCS = (MDR_POWER_PVDCS & ~(0x1FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_POWER_PVDCS_PVDEN </item>
//    <item> SFDITEM_FIELD__MDR_POWER_PVDCS_PBLS </item>
//    <item> SFDITEM_FIELD__MDR_POWER_PVDCS_PLS </item>
//    <item> SFDITEM_FIELD__MDR_POWER_PVDCS_PVBD </item>
//    <item> SFDITEM_FIELD__MDR_POWER_PVDCS_PVD </item>
//    <item> SFDITEM_FIELD__MDR_POWER_PVDCS_IEPVBD </item>
//    <item> SFDITEM_FIELD__MDR_POWER_PVDCS_IEPVD </item>
//    <item> SFDITEM_FIELD__MDR_POWER_PVDCS_INVB </item>
//    <item> SFDITEM_FIELD__MDR_POWER_PVDCS_INV </item>
//    <item> SFDITEM_FIELD__MDR_POWER_PVDCS_PVDBEN </item>
//  </rtree>
//  


// -------------------------------  Peripheral View: MDR_POWER  -----------------------------------
// SVD Line: 2800

//  <view> MDR_POWER
//    <name> MDR_POWER </name>
//    <item> SFDITEM_REG__MDR_POWER_PVDCS </item>
//  </view>
//  


// --------------------------  Register Item Address: MDR_BKP_REG_00  -----------------------------
// SVD Line: 2911

unsigned int MDR_BKP_REG_00 __AT (0x40060000);



// ---------------------------  Field Item: MDR_BKP_REG_00_BKP_REG  -------------------------------
// SVD Line: 2920

//  <item> SFDITEM_FIELD__MDR_BKP_REG_00_BKP_REG
//    <name> BKP_REG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40060000) BKP_REG </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_BKP_REG_00 >> 0) & 0xFFFFFFFF), ((MDR_BKP_REG_00 = (MDR_BKP_REG_00 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_BKP_REG_00  ---------------------------------
// SVD Line: 2911

//  <rtree> SFDITEM_REG__MDR_BKP_REG_00
//    <name> REG_00 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40060000) Backup Register 0 </i>
//    <loc> ( (unsigned int)((MDR_BKP_REG_00 >> 0) & 0xFFFFFFFF), ((MDR_BKP_REG_00 = (MDR_BKP_REG_00 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_00_BKP_REG </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_BKP_REG_01  -----------------------------
// SVD Line: 2928

unsigned int MDR_BKP_REG_01 __AT (0x40060004);



// ---------------------------  Field Item: MDR_BKP_REG_01_BKP_REG  -------------------------------
// SVD Line: 2937

//  <item> SFDITEM_FIELD__MDR_BKP_REG_01_BKP_REG
//    <name> BKP_REG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40060004) BKP_REG </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_BKP_REG_01 >> 0) & 0xFFFFFFFF), ((MDR_BKP_REG_01 = (MDR_BKP_REG_01 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_BKP_REG_01  ---------------------------------
// SVD Line: 2928

//  <rtree> SFDITEM_REG__MDR_BKP_REG_01
//    <name> REG_01 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40060004) Backup Register 1 </i>
//    <loc> ( (unsigned int)((MDR_BKP_REG_01 >> 0) & 0xFFFFFFFF), ((MDR_BKP_REG_01 = (MDR_BKP_REG_01 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_01_BKP_REG </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_BKP_REG_02  -----------------------------
// SVD Line: 2945

unsigned int MDR_BKP_REG_02 __AT (0x40060008);



// ---------------------------  Field Item: MDR_BKP_REG_02_BKP_REG  -------------------------------
// SVD Line: 2954

//  <item> SFDITEM_FIELD__MDR_BKP_REG_02_BKP_REG
//    <name> BKP_REG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40060008) BKP_REG </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_BKP_REG_02 >> 0) & 0xFFFFFFFF), ((MDR_BKP_REG_02 = (MDR_BKP_REG_02 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_BKP_REG_02  ---------------------------------
// SVD Line: 2945

//  <rtree> SFDITEM_REG__MDR_BKP_REG_02
//    <name> REG_02 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40060008) Backup Register 2 </i>
//    <loc> ( (unsigned int)((MDR_BKP_REG_02 >> 0) & 0xFFFFFFFF), ((MDR_BKP_REG_02 = (MDR_BKP_REG_02 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_02_BKP_REG </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_BKP_REG_03  -----------------------------
// SVD Line: 2962

unsigned int MDR_BKP_REG_03 __AT (0x4006000C);



// ---------------------------  Field Item: MDR_BKP_REG_03_BKP_REG  -------------------------------
// SVD Line: 2971

//  <item> SFDITEM_FIELD__MDR_BKP_REG_03_BKP_REG
//    <name> BKP_REG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4006000C) BKP_REG </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_BKP_REG_03 >> 0) & 0xFFFFFFFF), ((MDR_BKP_REG_03 = (MDR_BKP_REG_03 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_BKP_REG_03  ---------------------------------
// SVD Line: 2962

//  <rtree> SFDITEM_REG__MDR_BKP_REG_03
//    <name> REG_03 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4006000C) Backup Register 3 </i>
//    <loc> ( (unsigned int)((MDR_BKP_REG_03 >> 0) & 0xFFFFFFFF), ((MDR_BKP_REG_03 = (MDR_BKP_REG_03 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_03_BKP_REG </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_BKP_REG_04  -----------------------------
// SVD Line: 2979

unsigned int MDR_BKP_REG_04 __AT (0x40060010);



// ---------------------------  Field Item: MDR_BKP_REG_04_BKP_REG  -------------------------------
// SVD Line: 2988

//  <item> SFDITEM_FIELD__MDR_BKP_REG_04_BKP_REG
//    <name> BKP_REG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40060010) BKP_REG </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_BKP_REG_04 >> 0) & 0xFFFFFFFF), ((MDR_BKP_REG_04 = (MDR_BKP_REG_04 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_BKP_REG_04  ---------------------------------
// SVD Line: 2979

//  <rtree> SFDITEM_REG__MDR_BKP_REG_04
//    <name> REG_04 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40060010) Backup Register 4 </i>
//    <loc> ( (unsigned int)((MDR_BKP_REG_04 >> 0) & 0xFFFFFFFF), ((MDR_BKP_REG_04 = (MDR_BKP_REG_04 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_04_BKP_REG </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_BKP_REG_05  -----------------------------
// SVD Line: 2996

unsigned int MDR_BKP_REG_05 __AT (0x40060014);



// ---------------------------  Field Item: MDR_BKP_REG_05_BKP_REG  -------------------------------
// SVD Line: 3005

//  <item> SFDITEM_FIELD__MDR_BKP_REG_05_BKP_REG
//    <name> BKP_REG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40060014) BKP_REG </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_BKP_REG_05 >> 0) & 0xFFFFFFFF), ((MDR_BKP_REG_05 = (MDR_BKP_REG_05 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_BKP_REG_05  ---------------------------------
// SVD Line: 2996

//  <rtree> SFDITEM_REG__MDR_BKP_REG_05
//    <name> REG_05 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40060014) Backup Register 5 </i>
//    <loc> ( (unsigned int)((MDR_BKP_REG_05 >> 0) & 0xFFFFFFFF), ((MDR_BKP_REG_05 = (MDR_BKP_REG_05 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_05_BKP_REG </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_BKP_REG_06  -----------------------------
// SVD Line: 3013

unsigned int MDR_BKP_REG_06 __AT (0x40060018);



// ---------------------------  Field Item: MDR_BKP_REG_06_BKP_REG  -------------------------------
// SVD Line: 3022

//  <item> SFDITEM_FIELD__MDR_BKP_REG_06_BKP_REG
//    <name> BKP_REG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40060018) BKP_REG </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_BKP_REG_06 >> 0) & 0xFFFFFFFF), ((MDR_BKP_REG_06 = (MDR_BKP_REG_06 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_BKP_REG_06  ---------------------------------
// SVD Line: 3013

//  <rtree> SFDITEM_REG__MDR_BKP_REG_06
//    <name> REG_06 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40060018) Backup Register 6 </i>
//    <loc> ( (unsigned int)((MDR_BKP_REG_06 >> 0) & 0xFFFFFFFF), ((MDR_BKP_REG_06 = (MDR_BKP_REG_06 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_06_BKP_REG </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_BKP_REG_07  -----------------------------
// SVD Line: 3030

unsigned int MDR_BKP_REG_07 __AT (0x4006001C);



// ---------------------------  Field Item: MDR_BKP_REG_07_BKP_REG  -------------------------------
// SVD Line: 3039

//  <item> SFDITEM_FIELD__MDR_BKP_REG_07_BKP_REG
//    <name> BKP_REG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4006001C) BKP_REG </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_BKP_REG_07 >> 0) & 0xFFFFFFFF), ((MDR_BKP_REG_07 = (MDR_BKP_REG_07 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_BKP_REG_07  ---------------------------------
// SVD Line: 3030

//  <rtree> SFDITEM_REG__MDR_BKP_REG_07
//    <name> REG_07 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4006001C) Backup Register 7 </i>
//    <loc> ( (unsigned int)((MDR_BKP_REG_07 >> 0) & 0xFFFFFFFF), ((MDR_BKP_REG_07 = (MDR_BKP_REG_07 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_07_BKP_REG </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_BKP_REG_08  -----------------------------
// SVD Line: 3047

unsigned int MDR_BKP_REG_08 __AT (0x40060020);



// ---------------------------  Field Item: MDR_BKP_REG_08_BKP_REG  -------------------------------
// SVD Line: 3056

//  <item> SFDITEM_FIELD__MDR_BKP_REG_08_BKP_REG
//    <name> BKP_REG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40060020) BKP_REG </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_BKP_REG_08 >> 0) & 0xFFFFFFFF), ((MDR_BKP_REG_08 = (MDR_BKP_REG_08 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_BKP_REG_08  ---------------------------------
// SVD Line: 3047

//  <rtree> SFDITEM_REG__MDR_BKP_REG_08
//    <name> REG_08 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40060020) Backup Register 8 </i>
//    <loc> ( (unsigned int)((MDR_BKP_REG_08 >> 0) & 0xFFFFFFFF), ((MDR_BKP_REG_08 = (MDR_BKP_REG_08 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_08_BKP_REG </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_BKP_REG_09  -----------------------------
// SVD Line: 3064

unsigned int MDR_BKP_REG_09 __AT (0x40060024);



// ---------------------------  Field Item: MDR_BKP_REG_09_BKP_REG  -------------------------------
// SVD Line: 3073

//  <item> SFDITEM_FIELD__MDR_BKP_REG_09_BKP_REG
//    <name> BKP_REG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40060024) BKP_REG </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_BKP_REG_09 >> 0) & 0xFFFFFFFF), ((MDR_BKP_REG_09 = (MDR_BKP_REG_09 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_BKP_REG_09  ---------------------------------
// SVD Line: 3064

//  <rtree> SFDITEM_REG__MDR_BKP_REG_09
//    <name> REG_09 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40060024) Backup Register 9 </i>
//    <loc> ( (unsigned int)((MDR_BKP_REG_09 >> 0) & 0xFFFFFFFF), ((MDR_BKP_REG_09 = (MDR_BKP_REG_09 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_09_BKP_REG </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_BKP_REG_0A  -----------------------------
// SVD Line: 3081

unsigned int MDR_BKP_REG_0A __AT (0x40060028);



// ---------------------------  Field Item: MDR_BKP_REG_0A_BKP_REG  -------------------------------
// SVD Line: 3090

//  <item> SFDITEM_FIELD__MDR_BKP_REG_0A_BKP_REG
//    <name> BKP_REG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40060028) BKP_REG </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_BKP_REG_0A >> 0) & 0xFFFFFFFF), ((MDR_BKP_REG_0A = (MDR_BKP_REG_0A & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_BKP_REG_0A  ---------------------------------
// SVD Line: 3081

//  <rtree> SFDITEM_REG__MDR_BKP_REG_0A
//    <name> REG_0A </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40060028) Backup Register 10 </i>
//    <loc> ( (unsigned int)((MDR_BKP_REG_0A >> 0) & 0xFFFFFFFF), ((MDR_BKP_REG_0A = (MDR_BKP_REG_0A & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_0A_BKP_REG </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_BKP_REG_0B  -----------------------------
// SVD Line: 3098

unsigned int MDR_BKP_REG_0B __AT (0x4006002C);



// ---------------------------  Field Item: MDR_BKP_REG_0B_BKP_REG  -------------------------------
// SVD Line: 3107

//  <item> SFDITEM_FIELD__MDR_BKP_REG_0B_BKP_REG
//    <name> BKP_REG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4006002C) BKP_REG </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_BKP_REG_0B >> 0) & 0xFFFFFFFF), ((MDR_BKP_REG_0B = (MDR_BKP_REG_0B & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_BKP_REG_0B  ---------------------------------
// SVD Line: 3098

//  <rtree> SFDITEM_REG__MDR_BKP_REG_0B
//    <name> REG_0B </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4006002C) Backup Register 11 </i>
//    <loc> ( (unsigned int)((MDR_BKP_REG_0B >> 0) & 0xFFFFFFFF), ((MDR_BKP_REG_0B = (MDR_BKP_REG_0B & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_0B_BKP_REG </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_BKP_REG_0C  -----------------------------
// SVD Line: 3115

unsigned int MDR_BKP_REG_0C __AT (0x40060030);



// ---------------------------  Field Item: MDR_BKP_REG_0C_BKP_REG  -------------------------------
// SVD Line: 3124

//  <item> SFDITEM_FIELD__MDR_BKP_REG_0C_BKP_REG
//    <name> BKP_REG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40060030) BKP_REG </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_BKP_REG_0C >> 0) & 0xFFFFFFFF), ((MDR_BKP_REG_0C = (MDR_BKP_REG_0C & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_BKP_REG_0C  ---------------------------------
// SVD Line: 3115

//  <rtree> SFDITEM_REG__MDR_BKP_REG_0C
//    <name> REG_0C </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40060030) Backup Register 12 </i>
//    <loc> ( (unsigned int)((MDR_BKP_REG_0C >> 0) & 0xFFFFFFFF), ((MDR_BKP_REG_0C = (MDR_BKP_REG_0C & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_0C_BKP_REG </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_BKP_REG_0D  -----------------------------
// SVD Line: 3132

unsigned int MDR_BKP_REG_0D __AT (0x40060034);



// ---------------------------  Field Item: MDR_BKP_REG_0D_BKP_REG  -------------------------------
// SVD Line: 3141

//  <item> SFDITEM_FIELD__MDR_BKP_REG_0D_BKP_REG
//    <name> BKP_REG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40060034) BKP_REG </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_BKP_REG_0D >> 0) & 0xFFFFFFFF), ((MDR_BKP_REG_0D = (MDR_BKP_REG_0D & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_BKP_REG_0D  ---------------------------------
// SVD Line: 3132

//  <rtree> SFDITEM_REG__MDR_BKP_REG_0D
//    <name> REG_0D </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40060034) Backup Register 13 </i>
//    <loc> ( (unsigned int)((MDR_BKP_REG_0D >> 0) & 0xFFFFFFFF), ((MDR_BKP_REG_0D = (MDR_BKP_REG_0D & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_0D_BKP_REG </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_BKP_REG_0E  -----------------------------
// SVD Line: 3149

unsigned int MDR_BKP_REG_0E __AT (0x40060038);



// -----------------------------  Field Item: MDR_BKP_REG_0E_LOW  ---------------------------------
// SVD Line: 3158

//  <item> SFDITEM_FIELD__MDR_BKP_REG_0E_LOW
//    <name> LOW </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40060038) LOW </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_BKP_REG_0E >> 0) & 0x7), ((MDR_BKP_REG_0E = (MDR_BKP_REG_0E & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: MDR_BKP_REG_0E_SelectRI  ------------------------------
// SVD Line: 3164

//  <item> SFDITEM_FIELD__MDR_BKP_REG_0E_SelectRI
//    <name> SelectRI </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40060038) SelectRI </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_BKP_REG_0E >> 3) & 0x7), ((MDR_BKP_REG_0E = (MDR_BKP_REG_0E & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_BKP_REG_0E_JTAGA  --------------------------------
// SVD Line: 3170

//  <item> SFDITEM_FIELD__MDR_BKP_REG_0E_JTAGA
//    <name> JTAGA </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40060038) JTAGA </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_BKP_REG_0E ) </loc>
//      <o.6..6> JTAGA
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_BKP_REG_0E_JTAGB  --------------------------------
// SVD Line: 3176

//  <item> SFDITEM_FIELD__MDR_BKP_REG_0E_JTAGB
//    <name> JTAGB </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40060038) JTAGB </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_BKP_REG_0E ) </loc>
//      <o.7..7> JTAGB
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_BKP_REG_0E_Trim20  -------------------------------
// SVD Line: 3182

//  <item> SFDITEM_FIELD__MDR_BKP_REG_0E_Trim20
//    <name> Trim20 </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x40060038) Trim20 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_BKP_REG_0E >> 8) & 0x7), ((MDR_BKP_REG_0E = (MDR_BKP_REG_0E & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MDR_BKP_REG_0E_FPOR  --------------------------------
// SVD Line: 3188

//  <item> SFDITEM_FIELD__MDR_BKP_REG_0E_FPOR
//    <name> FPOR </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40060038) FPOR </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_BKP_REG_0E ) </loc>
//      <o.11..11> FPOR
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_BKP_REG_0E_TRIM43  -------------------------------
// SVD Line: 3194

//  <item> SFDITEM_FIELD__MDR_BKP_REG_0E_TRIM43
//    <name> TRIM43 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40060038) TRIM43 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_BKP_REG_0E >> 12) & 0x3), ((MDR_BKP_REG_0E = (MDR_BKP_REG_0E & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_BKP_REG_0E_COVDET  -------------------------------
// SVD Line: 3200

//  <item> SFDITEM_FIELD__MDR_BKP_REG_0E_COVDET
//    <name> COVDET </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40060038) COVDET </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_BKP_REG_0E ) </loc>
//      <o.14..14> COVDET
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_BKP_REG_0E_ILIMEN  -------------------------------
// SVD Line: 3206

//  <item> SFDITEM_FIELD__MDR_BKP_REG_0E_ILIMEN
//    <name> ILIMEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40060038) ILIMEN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_BKP_REG_0E ) </loc>
//      <o.15..15> ILIMEN
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_BKP_REG_0E  ---------------------------------
// SVD Line: 3149

//  <rtree> SFDITEM_REG__MDR_BKP_REG_0E
//    <name> REG_0E </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40060038) Backup Register 14 </i>
//    <loc> ( (unsigned int)((MDR_BKP_REG_0E >> 0) & 0xFFFFFFFF), ((MDR_BKP_REG_0E = (MDR_BKP_REG_0E & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_0E_LOW </item>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_0E_SelectRI </item>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_0E_JTAGA </item>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_0E_JTAGB </item>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_0E_Trim20 </item>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_0E_FPOR </item>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_0E_TRIM43 </item>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_0E_COVDET </item>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_0E_ILIMEN </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_BKP_REG_0F  -----------------------------
// SVD Line: 3214

unsigned int MDR_BKP_REG_0F __AT (0x4006003C);



// ----------------------------  Field Item: MDR_BKP_REG_0F_LSE_ON  -------------------------------
// SVD Line: 3223

//  <item> SFDITEM_FIELD__MDR_BKP_REG_0F_LSE_ON
//    <name> LSE_ON </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4006003C) LSE_ON </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_BKP_REG_0F ) </loc>
//      <o.0..0> LSE_ON
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_BKP_REG_0F_LSE_BYP  -------------------------------
// SVD Line: 3229

//  <item> SFDITEM_FIELD__MDR_BKP_REG_0F_LSE_BYP
//    <name> LSE_BYP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4006003C) LSE_BYP </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_BKP_REG_0F ) </loc>
//      <o.1..1> LSE_BYP
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_BKP_REG_0F_RTC_SEL  -------------------------------
// SVD Line: 3235

//  <item> SFDITEM_FIELD__MDR_BKP_REG_0F_RTC_SEL
//    <name> RTC_SEL </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4006003C) RTC_SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_BKP_REG_0F >> 2) & 0x3), ((MDR_BKP_REG_0F = (MDR_BKP_REG_0F & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_BKP_REG_0F_RTC_EN  -------------------------------
// SVD Line: 3241

//  <item> SFDITEM_FIELD__MDR_BKP_REG_0F_RTC_EN
//    <name> RTC_EN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4006003C) RTC_EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_BKP_REG_0F ) </loc>
//      <o.4..4> RTC_EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_BKP_REG_0F_CAL  ---------------------------------
// SVD Line: 3247

//  <item> SFDITEM_FIELD__MDR_BKP_REG_0F_CAL
//    <name> CAL </name>
//    <rw> 
//    <i> [Bits 12..5] RW (@ 0x4006003C) CAL </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_BKP_REG_0F >> 5) & 0xFF), ((MDR_BKP_REG_0F = (MDR_BKP_REG_0F & ~(0xFFUL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: MDR_BKP_REG_0F_LSE_RDY  -------------------------------
// SVD Line: 3253

//  <item> SFDITEM_FIELD__MDR_BKP_REG_0F_LSE_RDY
//    <name> LSE_RDY </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4006003C) LSE_RDY </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_BKP_REG_0F ) </loc>
//      <o.13..13> LSE_RDY
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_BKP_REG_0F_LSI_ON  -------------------------------
// SVD Line: 3259

//  <item> SFDITEM_FIELD__MDR_BKP_REG_0F_LSI_ON
//    <name> LSI_ON </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4006003C) LSI_ON </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_BKP_REG_0F ) </loc>
//      <o.15..15> LSI_ON
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_BKP_REG_0F_LSI_TRIM  ------------------------------
// SVD Line: 3265

//  <item> SFDITEM_FIELD__MDR_BKP_REG_0F_LSI_TRIM
//    <name> LSI_TRIM </name>
//    <rw> 
//    <i> [Bits 20..16] RW (@ 0x4006003C) LSI_TRIM </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_BKP_REG_0F >> 16) & 0x1F), ((MDR_BKP_REG_0F = (MDR_BKP_REG_0F & ~(0x1FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: MDR_BKP_REG_0F_LSI_RDY  -------------------------------
// SVD Line: 3271

//  <item> SFDITEM_FIELD__MDR_BKP_REG_0F_LSI_RDY
//    <name> LSI_RDY </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4006003C) LSI_RDY </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_BKP_REG_0F ) </loc>
//      <o.21..21> LSI_RDY
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_BKP_REG_0F_HSI_ON  -------------------------------
// SVD Line: 3277

//  <item> SFDITEM_FIELD__MDR_BKP_REG_0F_HSI_ON
//    <name> HSI_ON </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x4006003C) HSI_ON </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_BKP_REG_0F ) </loc>
//      <o.22..22> HSI_ON
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_BKP_REG_0F_HSI_RDY  -------------------------------
// SVD Line: 3283

//  <item> SFDITEM_FIELD__MDR_BKP_REG_0F_HSI_RDY
//    <name> HSI_RDY </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x4006003C) HSI_RDY </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_BKP_REG_0F ) </loc>
//      <o.23..23> HSI_RDY
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_BKP_REG_0F_HSI_TRIM  ------------------------------
// SVD Line: 3289

//  <item> SFDITEM_FIELD__MDR_BKP_REG_0F_HSI_TRIM
//    <name> HSI_TRIM </name>
//    <rw> 
//    <i> [Bits 29..24] RW (@ 0x4006003C) HSI_TRIM </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_BKP_REG_0F >> 24) & 0x3F), ((MDR_BKP_REG_0F = (MDR_BKP_REG_0F & ~(0x3FUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: MDR_BKP_REG_0F_STANDBY  -------------------------------
// SVD Line: 3295

//  <item> SFDITEM_FIELD__MDR_BKP_REG_0F_STANDBY
//    <name> STANDBY </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x4006003C) STANDBY </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_BKP_REG_0F ) </loc>
//      <o.30..30> STANDBY
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_BKP_REG_0F_RTC_RESET  ------------------------------
// SVD Line: 3301

//  <item> SFDITEM_FIELD__MDR_BKP_REG_0F_RTC_RESET
//    <name> RTC_RESET </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x4006003C) RTC_RESET </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_BKP_REG_0F ) </loc>
//      <o.31..31> RTC_RESET
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_BKP_REG_0F  ---------------------------------
// SVD Line: 3214

//  <rtree> SFDITEM_REG__MDR_BKP_REG_0F
//    <name> REG_0F </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4006003C) Backup Register 15 </i>
//    <loc> ( (unsigned int)((MDR_BKP_REG_0F >> 0) & 0xFFFFFFFF), ((MDR_BKP_REG_0F = (MDR_BKP_REG_0F & ~(0xFFFFBFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFBFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_0F_LSE_ON </item>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_0F_LSE_BYP </item>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_0F_RTC_SEL </item>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_0F_RTC_EN </item>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_0F_CAL </item>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_0F_LSE_RDY </item>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_0F_LSI_ON </item>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_0F_LSI_TRIM </item>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_0F_LSI_RDY </item>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_0F_HSI_ON </item>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_0F_HSI_RDY </item>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_0F_HSI_TRIM </item>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_0F_STANDBY </item>
//    <item> SFDITEM_FIELD__MDR_BKP_REG_0F_RTC_RESET </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_BKP_RTC_CNT  -----------------------------
// SVD Line: 3309

unsigned int MDR_BKP_RTC_CNT __AT (0x40060040);



// ---------------------------  Field Item: MDR_BKP_RTC_CNT_RTC_CNT  ------------------------------
// SVD Line: 3318

//  <item> SFDITEM_FIELD__MDR_BKP_RTC_CNT_RTC_CNT
//    <name> RTC_CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40060040) RTC_CNT </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_BKP_RTC_CNT >> 0) & 0xFFFFFFFF), ((MDR_BKP_RTC_CNT = (MDR_BKP_RTC_CNT & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_BKP_RTC_CNT  --------------------------------
// SVD Line: 3309

//  <rtree> SFDITEM_REG__MDR_BKP_RTC_CNT
//    <name> RTC_CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40060040) Realtime Clock Counter Register </i>
//    <loc> ( (unsigned int)((MDR_BKP_RTC_CNT >> 0) & 0xFFFFFFFF), ((MDR_BKP_RTC_CNT = (MDR_BKP_RTC_CNT & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_BKP_RTC_CNT_RTC_CNT </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_BKP_RTC_DIV  -----------------------------
// SVD Line: 3326

unsigned int MDR_BKP_RTC_DIV __AT (0x40060044);



// ---------------------------  Field Item: MDR_BKP_RTC_DIV_RTC_DIV  ------------------------------
// SVD Line: 3335

//  <item> SFDITEM_FIELD__MDR_BKP_RTC_DIV_RTC_DIV
//    <name> RTC_DIV </name>
//    <rw> 
//    <i> [Bits 19..0] RW (@ 0x40060044) RTC_DIV </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_BKP_RTC_DIV >> 0) & 0xFFFFF), ((MDR_BKP_RTC_DIV = (MDR_BKP_RTC_DIV & ~(0xFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_BKP_RTC_DIV  --------------------------------
// SVD Line: 3326

//  <rtree> SFDITEM_REG__MDR_BKP_RTC_DIV
//    <name> RTC_DIV </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40060044) Realtime Prescaler Counter Register </i>
//    <loc> ( (unsigned int)((MDR_BKP_RTC_DIV >> 0) & 0xFFFFFFFF), ((MDR_BKP_RTC_DIV = (MDR_BKP_RTC_DIV & ~(0xFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_BKP_RTC_DIV_RTC_DIV </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_BKP_RTC_PRL  -----------------------------
// SVD Line: 3343

unsigned int MDR_BKP_RTC_PRL __AT (0x40060048);



// ---------------------------  Field Item: MDR_BKP_RTC_PRL_RTC_PRL  ------------------------------
// SVD Line: 3352

//  <item> SFDITEM_FIELD__MDR_BKP_RTC_PRL_RTC_PRL
//    <name> RTC_PRL </name>
//    <rw> 
//    <i> [Bits 19..0] RW (@ 0x40060048) RTC_PRL </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_BKP_RTC_PRL >> 0) & 0xFFFFF), ((MDR_BKP_RTC_PRL = (MDR_BKP_RTC_PRL & ~(0xFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_BKP_RTC_PRL  --------------------------------
// SVD Line: 3343

//  <rtree> SFDITEM_REG__MDR_BKP_RTC_PRL
//    <name> RTC_PRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40060048) Realtime Prescaler Auto-Reload Value Register </i>
//    <loc> ( (unsigned int)((MDR_BKP_RTC_PRL >> 0) & 0xFFFFFFFF), ((MDR_BKP_RTC_PRL = (MDR_BKP_RTC_PRL & ~(0xFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_BKP_RTC_PRL_RTC_PRL </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_BKP_RTC_ALRM  ----------------------------
// SVD Line: 3360

unsigned int MDR_BKP_RTC_ALRM __AT (0x4006004C);



// --------------------------  Field Item: MDR_BKP_RTC_ALRM_RTC_ALRM  -----------------------------
// SVD Line: 3369

//  <item> SFDITEM_FIELD__MDR_BKP_RTC_ALRM_RTC_ALRM
//    <name> RTC_ALRM </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4006004C) RTC_ALRM </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_BKP_RTC_ALRM >> 0) & 0xFFFFFFFF), ((MDR_BKP_RTC_ALRM = (MDR_BKP_RTC_ALRM & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: MDR_BKP_RTC_ALRM  --------------------------------
// SVD Line: 3360

//  <rtree> SFDITEM_REG__MDR_BKP_RTC_ALRM
//    <name> RTC_ALRM </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4006004C) Realtime Alarm Register </i>
//    <loc> ( (unsigned int)((MDR_BKP_RTC_ALRM >> 0) & 0xFFFFFFFF), ((MDR_BKP_RTC_ALRM = (MDR_BKP_RTC_ALRM & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_BKP_RTC_ALRM_RTC_ALRM </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_BKP_RTC_CS  -----------------------------
// SVD Line: 3377

unsigned int MDR_BKP_RTC_CS __AT (0x40060050);



// -----------------------------  Field Item: MDR_BKP_RTC_CS_OWF  ---------------------------------
// SVD Line: 3386

//  <item> SFDITEM_FIELD__MDR_BKP_RTC_CS_OWF
//    <name> OWF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40060050) OWF </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_BKP_RTC_CS ) </loc>
//      <o.0..0> OWF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_BKP_RTC_CS_SECF  --------------------------------
// SVD Line: 3392

//  <item> SFDITEM_FIELD__MDR_BKP_RTC_CS_SECF
//    <name> SECF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40060050) SECF </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_BKP_RTC_CS ) </loc>
//      <o.1..1> SECF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_BKP_RTC_CS_ALRF  --------------------------------
// SVD Line: 3398

//  <item> SFDITEM_FIELD__MDR_BKP_RTC_CS_ALRF
//    <name> ALRF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40060050) ALRF </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_BKP_RTC_CS ) </loc>
//      <o.2..2> ALRF
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_BKP_RTC_CS_OWF_IE  -------------------------------
// SVD Line: 3404

//  <item> SFDITEM_FIELD__MDR_BKP_RTC_CS_OWF_IE
//    <name> OWF_IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40060050) OWF_IE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_BKP_RTC_CS ) </loc>
//      <o.3..3> OWF_IE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_BKP_RTC_CS_SECF_IE  -------------------------------
// SVD Line: 3410

//  <item> SFDITEM_FIELD__MDR_BKP_RTC_CS_SECF_IE
//    <name> SECF_IE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40060050) SECF_IE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_BKP_RTC_CS ) </loc>
//      <o.4..4> SECF_IE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_BKP_RTC_CS_ALRF_IE  -------------------------------
// SVD Line: 3416

//  <item> SFDITEM_FIELD__MDR_BKP_RTC_CS_ALRF_IE
//    <name> ALRF_IE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40060050) ALRF_IE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_BKP_RTC_CS ) </loc>
//      <o.5..5> ALRF_IE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_BKP_RTC_CS_WEC  ---------------------------------
// SVD Line: 3422

//  <item> SFDITEM_FIELD__MDR_BKP_RTC_CS_WEC
//    <name> WEC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40060050) WEC </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_BKP_RTC_CS ) </loc>
//      <o.6..6> WEC
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_BKP_RTC_CS  ---------------------------------
// SVD Line: 3377

//  <rtree> SFDITEM_REG__MDR_BKP_RTC_CS
//    <name> RTC_CS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40060050) Backup Realtime clock Register </i>
//    <loc> ( (unsigned int)((MDR_BKP_RTC_CS >> 0) & 0xFFFFFFFF), ((MDR_BKP_RTC_CS = (MDR_BKP_RTC_CS & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_BKP_RTC_CS_OWF </item>
//    <item> SFDITEM_FIELD__MDR_BKP_RTC_CS_SECF </item>
//    <item> SFDITEM_FIELD__MDR_BKP_RTC_CS_ALRF </item>
//    <item> SFDITEM_FIELD__MDR_BKP_RTC_CS_OWF_IE </item>
//    <item> SFDITEM_FIELD__MDR_BKP_RTC_CS_SECF_IE </item>
//    <item> SFDITEM_FIELD__MDR_BKP_RTC_CS_ALRF_IE </item>
//    <item> SFDITEM_FIELD__MDR_BKP_RTC_CS_WEC </item>
//  </rtree>
//  


// --------------------------------  Peripheral View: MDR_BKP  ------------------------------------
// SVD Line: 2892

//  <view> MDR_BKP
//    <name> MDR_BKP </name>
//    <item> SFDITEM_REG__MDR_BKP_REG_00 </item>
//    <item> SFDITEM_REG__MDR_BKP_REG_01 </item>
//    <item> SFDITEM_REG__MDR_BKP_REG_02 </item>
//    <item> SFDITEM_REG__MDR_BKP_REG_03 </item>
//    <item> SFDITEM_REG__MDR_BKP_REG_04 </item>
//    <item> SFDITEM_REG__MDR_BKP_REG_05 </item>
//    <item> SFDITEM_REG__MDR_BKP_REG_06 </item>
//    <item> SFDITEM_REG__MDR_BKP_REG_07 </item>
//    <item> SFDITEM_REG__MDR_BKP_REG_08 </item>
//    <item> SFDITEM_REG__MDR_BKP_REG_09 </item>
//    <item> SFDITEM_REG__MDR_BKP_REG_0A </item>
//    <item> SFDITEM_REG__MDR_BKP_REG_0B </item>
//    <item> SFDITEM_REG__MDR_BKP_REG_0C </item>
//    <item> SFDITEM_REG__MDR_BKP_REG_0D </item>
//    <item> SFDITEM_REG__MDR_BKP_REG_0E </item>
//    <item> SFDITEM_REG__MDR_BKP_REG_0F </item>
//    <item> SFDITEM_REG__MDR_BKP_RTC_CNT </item>
//    <item> SFDITEM_REG__MDR_BKP_RTC_DIV </item>
//    <item> SFDITEM_REG__MDR_BKP_RTC_PRL </item>
//    <item> SFDITEM_REG__MDR_BKP_RTC_ALRM </item>
//    <item> SFDITEM_REG__MDR_BKP_RTC_CS </item>
//  </view>
//  


// -------------------------  Register Item Address: MDR_ADCIU_CTRL1  -----------------------------
// SVD Line: 3451

unsigned int MDR_ADCIU_CTRL1 __AT (0x40068000);



// ---------------------------  Field Item: MDR_ADCIU_CTRL1_ADC1EN  -------------------------------
// SVD Line: 3459

//  <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_ADC1EN
//    <name> ADC1EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40068000) ADC1EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_CTRL1 ) </loc>
//      <o.0..0> ADC1EN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_ADCIU_CTRL1_ADC2EN  -------------------------------
// SVD Line: 3465

//  <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_ADC2EN
//    <name> ADC2EN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40068000) ADC2EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_CTRL1 ) </loc>
//      <o.1..1> ADC2EN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_ADCIU_CTRL1_ADC3EN  -------------------------------
// SVD Line: 3471

//  <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_ADC3EN
//    <name> ADC3EN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40068000) ADC3EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_CTRL1 ) </loc>
//      <o.2..2> ADC3EN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_ADCIU_CTRL1_ADC4EN  -------------------------------
// SVD Line: 3477

//  <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_ADC4EN
//    <name> ADC4EN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40068000) ADC4EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_CTRL1 ) </loc>
//      <o.3..3> ADC4EN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_ADCIU_CTRL1_ADC5EN  -------------------------------
// SVD Line: 3483

//  <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_ADC5EN
//    <name> ADC5EN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40068000) ADC5EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_CTRL1 ) </loc>
//      <o.4..4> ADC5EN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_ADCIU_CTRL1_ADC6EN  -------------------------------
// SVD Line: 3489

//  <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_ADC6EN
//    <name> ADC6EN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40068000) ADC6EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_CTRL1 ) </loc>
//      <o.5..5> ADC6EN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_ADCIU_CTRL1_ADC7EN  -------------------------------
// SVD Line: 3495

//  <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_ADC7EN
//    <name> ADC7EN </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40068000) ADC7EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_CTRL1 ) </loc>
//      <o.6..6> ADC7EN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_ADCIU_CTRL1_ADC8EN  -------------------------------
// SVD Line: 3501

//  <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_ADC8EN
//    <name> ADC8EN </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40068000) ADC8EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_CTRL1 ) </loc>
//      <o.7..7> ADC8EN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_ADCIU_CTRL1_REF_EX  -------------------------------
// SVD Line: 3507

//  <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_REF_EX
//    <name> REF_EX </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40068000) REF_EX </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_CTRL1 ) </loc>
//      <o.8..8> REF_EX
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_ADCIU_CTRL1_CHP1EN  -------------------------------
// SVD Line: 3513

//  <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_CHP1EN
//    <name> CHP1EN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40068000) CHP1EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_CTRL1 ) </loc>
//      <o.9..9> CHP1EN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_ADCIU_CTRL1_CHP2EN  -------------------------------
// SVD Line: 3519

//  <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_CHP2EN
//    <name> CHP2EN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40068000) CHP2EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_CTRL1 ) </loc>
//      <o.10..10> CHP2EN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_ADCIU_CTRL1_CHP3EN  -------------------------------
// SVD Line: 3525

//  <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_CHP3EN
//    <name> CHP3EN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40068000) CHP3EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_CTRL1 ) </loc>
//      <o.11..11> CHP3EN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_ADCIU_CTRL1_CHP4EN  -------------------------------
// SVD Line: 3531

//  <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_CHP4EN
//    <name> CHP4EN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40068000) CHP4EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_CTRL1 ) </loc>
//      <o.12..12> CHP4EN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_ADCIU_CTRL1_CHP5EN  -------------------------------
// SVD Line: 3537

//  <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_CHP5EN
//    <name> CHP5EN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40068000) CHP5EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_CTRL1 ) </loc>
//      <o.13..13> CHP5EN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_ADCIU_CTRL1_CHP6EN  -------------------------------
// SVD Line: 3543

//  <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_CHP6EN
//    <name> CHP6EN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40068000) CHP6EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_CTRL1 ) </loc>
//      <o.14..14> CHP6EN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_ADCIU_CTRL1_CHP7EN  -------------------------------
// SVD Line: 3549

//  <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_CHP7EN
//    <name> CHP7EN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40068000) CHP7EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_CTRL1 ) </loc>
//      <o.15..15> CHP7EN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_ADCIU_CTRL1_CHP8EN  -------------------------------
// SVD Line: 3555

//  <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_CHP8EN
//    <name> CHP8EN </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40068000) CHP8EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_CTRL1 ) </loc>
//      <o.16..16> CHP8EN
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_ADCIU_CTRL1  --------------------------------
// SVD Line: 3451

//  <rtree> SFDITEM_REG__MDR_ADCIU_CTRL1
//    <name> CTRL1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40068000) CTRL1 </i>
//    <loc> ( (unsigned int)((MDR_ADCIU_CTRL1 >> 0) & 0xFFFFFFFF), ((MDR_ADCIU_CTRL1 = (MDR_ADCIU_CTRL1 & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_ADC1EN </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_ADC2EN </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_ADC3EN </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_ADC4EN </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_ADC5EN </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_ADC6EN </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_ADC7EN </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_ADC8EN </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_REF_EX </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_CHP1EN </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_CHP2EN </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_CHP3EN </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_CHP4EN </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_CHP5EN </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_CHP6EN </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_CHP7EN </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_CTRL1_CHP8EN </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_ADCIU_ANGAIN  ----------------------------
// SVD Line: 3563

unsigned int MDR_ADCIU_ANGAIN __AT (0x40068004);



// --------------------------  Field Item: MDR_ADCIU_ANGAIN_ADC1PGA  ------------------------------
// SVD Line: 3571

//  <item> SFDITEM_FIELD__MDR_ADCIU_ANGAIN_ADC1PGA
//    <name> ADC1PGA </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40068004) ADC1PGA </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_ADCIU_ANGAIN >> 0) & 0x3), ((MDR_ADCIU_ANGAIN = (MDR_ADCIU_ANGAIN & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: MDR_ADCIU_ANGAIN_ADC2PGA  ------------------------------
// SVD Line: 3577

//  <item> SFDITEM_FIELD__MDR_ADCIU_ANGAIN_ADC2PGA
//    <name> ADC2PGA </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40068004) ADC2PGA </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_ADCIU_ANGAIN >> 2) & 0x3), ((MDR_ADCIU_ANGAIN = (MDR_ADCIU_ANGAIN & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: MDR_ADCIU_ANGAIN_ADC3PGA  ------------------------------
// SVD Line: 3583

//  <item> SFDITEM_FIELD__MDR_ADCIU_ANGAIN_ADC3PGA
//    <name> ADC3PGA </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40068004) ADC3PGA </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_ADCIU_ANGAIN >> 4) & 0x3), ((MDR_ADCIU_ANGAIN = (MDR_ADCIU_ANGAIN & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: MDR_ADCIU_ANGAIN_ADC4PGA  ------------------------------
// SVD Line: 3589

//  <item> SFDITEM_FIELD__MDR_ADCIU_ANGAIN_ADC4PGA
//    <name> ADC4PGA </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40068004) ADC4PGA </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_ADCIU_ANGAIN >> 6) & 0x3), ((MDR_ADCIU_ANGAIN = (MDR_ADCIU_ANGAIN & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: MDR_ADCIU_ANGAIN_ADC5PGA  ------------------------------
// SVD Line: 3595

//  <item> SFDITEM_FIELD__MDR_ADCIU_ANGAIN_ADC5PGA
//    <name> ADC5PGA </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40068004) ADC5PGA </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_ADCIU_ANGAIN >> 8) & 0x3), ((MDR_ADCIU_ANGAIN = (MDR_ADCIU_ANGAIN & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: MDR_ADCIU_ANGAIN_ADC6PGA  ------------------------------
// SVD Line: 3601

//  <item> SFDITEM_FIELD__MDR_ADCIU_ANGAIN_ADC6PGA
//    <name> ADC6PGA </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40068004) ADC6PGA </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_ADCIU_ANGAIN >> 10) & 0x3), ((MDR_ADCIU_ANGAIN = (MDR_ADCIU_ANGAIN & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: MDR_ADCIU_ANGAIN_ADC7PGA  ------------------------------
// SVD Line: 3607

//  <item> SFDITEM_FIELD__MDR_ADCIU_ANGAIN_ADC7PGA
//    <name> ADC7PGA </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40068004) ADC7PGA </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_ADCIU_ANGAIN >> 12) & 0x3), ((MDR_ADCIU_ANGAIN = (MDR_ADCIU_ANGAIN & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: MDR_ADCIU_ANGAIN_ADC8PGA  ------------------------------
// SVD Line: 3613

//  <item> SFDITEM_FIELD__MDR_ADCIU_ANGAIN_ADC8PGA
//    <name> ADC8PGA </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40068004) ADC8PGA </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_ADCIU_ANGAIN >> 14) & 0x3), ((MDR_ADCIU_ANGAIN = (MDR_ADCIU_ANGAIN & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: MDR_ADCIU_ANGAIN  --------------------------------
// SVD Line: 3563

//  <rtree> SFDITEM_REG__MDR_ADCIU_ANGAIN
//    <name> ANGAIN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40068004) ANGAIN </i>
//    <loc> ( (unsigned int)((MDR_ADCIU_ANGAIN >> 0) & 0xFFFFFFFF), ((MDR_ADCIU_ANGAIN = (MDR_ADCIU_ANGAIN & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_ADCIU_ANGAIN_ADC1PGA </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_ANGAIN_ADC2PGA </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_ANGAIN_ADC3PGA </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_ANGAIN_ADC4PGA </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_ANGAIN_ADC5PGA </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_ANGAIN_ADC6PGA </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_ANGAIN_ADC7PGA </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_ANGAIN_ADC8PGA </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_ADCIU_DIGGAN  ----------------------------
// SVD Line: 3621

unsigned int MDR_ADCIU_DIGGAN __AT (0x40068008);



// ---------------------------  Field Item: MDR_ADCIU_DIGGAN_ADCPGA  ------------------------------
// SVD Line: 3629

//  <item> SFDITEM_FIELD__MDR_ADCIU_DIGGAN_ADCPGA
//    <name> ADCPGA </name>
//    <rw> 
//    <i> [Bits 5..0] RW (@ 0x40068008) ADCPGA </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_ADCIU_DIGGAN >> 0) & 0x3F), ((MDR_ADCIU_DIGGAN = (MDR_ADCIU_DIGGAN & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: MDR_ADCIU_DIGGAN  --------------------------------
// SVD Line: 3621

//  <rtree> SFDITEM_REG__MDR_ADCIU_DIGGAN
//    <name> DIGGAN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40068008) DIGGAN </i>
//    <loc> ( (unsigned int)((MDR_ADCIU_DIGGAN >> 0) & 0xFFFFFFFF), ((MDR_ADCIU_DIGGAN = (MDR_ADCIU_DIGGAN & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_ADCIU_DIGGAN_ADCPGA </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_ADCIU_DMAEN  -----------------------------
// SVD Line: 3637

unsigned int MDR_ADCIU_DMAEN __AT (0x4006800C);



// ---------------------------  Field Item: MDR_ADCIU_DMAEN_DMA_EN1  ------------------------------
// SVD Line: 3645

//  <item> SFDITEM_FIELD__MDR_ADCIU_DMAEN_DMA_EN1
//    <name> DMA_EN1 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4006800C) DMA_EN1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_DMAEN ) </loc>
//      <o.0..0> DMA_EN1
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_ADCIU_DMAEN_DMA_EN2  ------------------------------
// SVD Line: 3651

//  <item> SFDITEM_FIELD__MDR_ADCIU_DMAEN_DMA_EN2
//    <name> DMA_EN2 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4006800C) DMA_EN2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_DMAEN ) </loc>
//      <o.1..1> DMA_EN2
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_ADCIU_DMAEN_DMA_EN3  ------------------------------
// SVD Line: 3657

//  <item> SFDITEM_FIELD__MDR_ADCIU_DMAEN_DMA_EN3
//    <name> DMA_EN3 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4006800C) DMA_EN3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_DMAEN ) </loc>
//      <o.2..2> DMA_EN3
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_ADCIU_DMAEN_DMA_EN4  ------------------------------
// SVD Line: 3663

//  <item> SFDITEM_FIELD__MDR_ADCIU_DMAEN_DMA_EN4
//    <name> DMA_EN4 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4006800C) DMA_EN4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_DMAEN ) </loc>
//      <o.3..3> DMA_EN4
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_ADCIU_DMAEN_DMA_EN5  ------------------------------
// SVD Line: 3669

//  <item> SFDITEM_FIELD__MDR_ADCIU_DMAEN_DMA_EN5
//    <name> DMA_EN5 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4006800C) DMA_EN5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_DMAEN ) </loc>
//      <o.4..4> DMA_EN5
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_ADCIU_DMAEN_DMA_EN6  ------------------------------
// SVD Line: 3675

//  <item> SFDITEM_FIELD__MDR_ADCIU_DMAEN_DMA_EN6
//    <name> DMA_EN6 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4006800C) DMA_EN6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_DMAEN ) </loc>
//      <o.5..5> DMA_EN6
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_ADCIU_DMAEN_DMA_EN7  ------------------------------
// SVD Line: 3681

//  <item> SFDITEM_FIELD__MDR_ADCIU_DMAEN_DMA_EN7
//    <name> DMA_EN7 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4006800C) DMA_EN7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_DMAEN ) </loc>
//      <o.6..6> DMA_EN7
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_ADCIU_DMAEN_DMA_EN8  ------------------------------
// SVD Line: 3687

//  <item> SFDITEM_FIELD__MDR_ADCIU_DMAEN_DMA_EN8
//    <name> DMA_EN8 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4006800C) DMA_EN8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_DMAEN ) </loc>
//      <o.7..7> DMA_EN8
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_ADCIU_DMAEN  --------------------------------
// SVD Line: 3637

//  <rtree> SFDITEM_REG__MDR_ADCIU_DMAEN
//    <name> DMAEN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4006800C) DMAEN </i>
//    <loc> ( (unsigned int)((MDR_ADCIU_DMAEN >> 0) & 0xFFFFFFFF), ((MDR_ADCIU_DMAEN = (MDR_ADCIU_DMAEN & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_ADCIU_DMAEN_DMA_EN1 </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_DMAEN_DMA_EN2 </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_DMAEN_DMA_EN3 </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_DMAEN_DMA_EN4 </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_DMAEN_DMA_EN5 </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_DMAEN_DMA_EN6 </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_DMAEN_DMA_EN7 </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_DMAEN_DMA_EN8 </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_ADCIU_CTRL2  -----------------------------
// SVD Line: 3695

unsigned int MDR_ADCIU_CTRL2 __AT (0x40068010);



// -----------------------------  Field Item: MDR_ADCIU_CTRL2_SFF  --------------------------------
// SVD Line: 3703

//  <item> SFDITEM_FIELD__MDR_ADCIU_CTRL2_SFF
//    <name> SFF </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40068010) SFF </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_ADCIU_CTRL2 >> 0) & 0x7F), ((MDR_ADCIU_CTRL2 = (MDR_ADCIU_CTRL2 & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MDR_ADCIU_CTRL2_SFC  --------------------------------
// SVD Line: 3709

//  <item> SFDITEM_FIELD__MDR_ADCIU_CTRL2_SFC
//    <name> SFC </name>
//    <rw> 
//    <i> [Bits 9..7] RW (@ 0x40068010) SFC </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_ADCIU_CTRL2 >> 7) & 0x7), ((MDR_ADCIU_CTRL2 = (MDR_ADCIU_CTRL2 & ~(0x7UL << 7 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 7 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_ADCIU_CTRL2_RESET  -------------------------------
// SVD Line: 3715

//  <item> SFDITEM_FIELD__MDR_ADCIU_CTRL2_RESET
//    <name> RESET </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40068010) RESET </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_CTRL2 ) </loc>
//      <o.10..10> RESET
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_ADCIU_CTRL2_BF_BP  -------------------------------
// SVD Line: 3721

//  <item> SFDITEM_FIELD__MDR_ADCIU_CTRL2_BF_BP
//    <name> BF_BP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40068010) BF_BP </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_CTRL2 ) </loc>
//      <o.11..11> BF_BP
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_ADCIU_CTRL2_CHOP_FREQ  -----------------------------
// SVD Line: 3727

//  <item> SFDITEM_FIELD__MDR_ADCIU_CTRL2_CHOP_FREQ
//    <name> CHOP_FREQ </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40068010) CHOP_FREQ </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_ADCIU_CTRL2 >> 12) & 0x3), ((MDR_ADCIU_CTRL2 = (MDR_ADCIU_CTRL2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_ADCIU_CTRL2  --------------------------------
// SVD Line: 3695

//  <rtree> SFDITEM_REG__MDR_ADCIU_CTRL2
//    <name> CTRL2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40068010) CTRL2 </i>
//    <loc> ( (unsigned int)((MDR_ADCIU_CTRL2 >> 0) & 0xFFFFFFFF), ((MDR_ADCIU_CTRL2 = (MDR_ADCIU_CTRL2 & ~(0x3FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_ADCIU_CTRL2_SFF </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_CTRL2_SFC </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_CTRL2_RESET </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_CTRL2_BF_BP </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_CTRL2_CHOP_FREQ </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_ADCIU_INTEN  -----------------------------
// SVD Line: 3735

unsigned int MDR_ADCIU_INTEN __AT (0x40068014);



// -----------------------------  Field Item: MDR_ADCIU_INTEN_NS1  --------------------------------
// SVD Line: 3743

//  <item> SFDITEM_FIELD__MDR_ADCIU_INTEN_NS1
//    <name> NS1 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40068014) NS1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_INTEN ) </loc>
//      <o.0..0> NS1
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_ADCIU_INTEN_NS2M  --------------------------------
// SVD Line: 3749

//  <item> SFDITEM_FIELD__MDR_ADCIU_INTEN_NS2M
//    <name> NS2M </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40068014) NS2M </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_INTEN ) </loc>
//      <o.1..1> NS2M
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_ADCIU_INTEN_NS3M  --------------------------------
// SVD Line: 3755

//  <item> SFDITEM_FIELD__MDR_ADCIU_INTEN_NS3M
//    <name> NS3M </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40068014) NS3M </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_INTEN ) </loc>
//      <o.2..2> NS3M
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_ADCIU_INTEN_NS4M  --------------------------------
// SVD Line: 3761

//  <item> SFDITEM_FIELD__MDR_ADCIU_INTEN_NS4M
//    <name> NS4M </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40068014) NS4M </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_INTEN ) </loc>
//      <o.3..3> NS4M
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_ADCIU_INTEN_NS5M  --------------------------------
// SVD Line: 3767

//  <item> SFDITEM_FIELD__MDR_ADCIU_INTEN_NS5M
//    <name> NS5M </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40068014) NS5M </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_INTEN ) </loc>
//      <o.4..4> NS5M
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_ADCIU_INTEN_NS6M  --------------------------------
// SVD Line: 3773

//  <item> SFDITEM_FIELD__MDR_ADCIU_INTEN_NS6M
//    <name> NS6M </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40068014) NS6M </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_INTEN ) </loc>
//      <o.5..5> NS6M
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_ADCIU_INTEN_NS7M  --------------------------------
// SVD Line: 3779

//  <item> SFDITEM_FIELD__MDR_ADCIU_INTEN_NS7M
//    <name> NS7M </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40068014) NS7M </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_INTEN ) </loc>
//      <o.6..6> NS7M
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_ADCIU_INTEN_NS8M  --------------------------------
// SVD Line: 3785

//  <item> SFDITEM_FIELD__MDR_ADCIU_INTEN_NS8M
//    <name> NS8M </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40068014) NS8M </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_INTEN ) </loc>
//      <o.7..7> NS8M
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_ADCIU_INTEN_OV1M  --------------------------------
// SVD Line: 3791

//  <item> SFDITEM_FIELD__MDR_ADCIU_INTEN_OV1M
//    <name> OV1M </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40068014) OV1M </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_INTEN ) </loc>
//      <o.8..8> OV1M
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_ADCIU_INTEN_OV2M  --------------------------------
// SVD Line: 3797

//  <item> SFDITEM_FIELD__MDR_ADCIU_INTEN_OV2M
//    <name> OV2M </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40068014) OV2M </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_INTEN ) </loc>
//      <o.9..9> OV2M
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_ADCIU_INTEN_OV3M  --------------------------------
// SVD Line: 3803

//  <item> SFDITEM_FIELD__MDR_ADCIU_INTEN_OV3M
//    <name> OV3M </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40068014) OV3M </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_INTEN ) </loc>
//      <o.10..10> OV3M
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_ADCIU_INTEN_OV4M  --------------------------------
// SVD Line: 3809

//  <item> SFDITEM_FIELD__MDR_ADCIU_INTEN_OV4M
//    <name> OV4M </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40068014) OV4M </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_INTEN ) </loc>
//      <o.11..11> OV4M
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_ADCIU_INTEN_OV5M  --------------------------------
// SVD Line: 3815

//  <item> SFDITEM_FIELD__MDR_ADCIU_INTEN_OV5M
//    <name> OV5M </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40068014) OV5M </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_INTEN ) </loc>
//      <o.12..12> OV5M
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_ADCIU_INTEN_OV6M  --------------------------------
// SVD Line: 3821

//  <item> SFDITEM_FIELD__MDR_ADCIU_INTEN_OV6M
//    <name> OV6M </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40068014) OV6M </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_INTEN ) </loc>
//      <o.13..13> OV6M
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_ADCIU_INTEN_OV7M  --------------------------------
// SVD Line: 3827

//  <item> SFDITEM_FIELD__MDR_ADCIU_INTEN_OV7M
//    <name> OV7M </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40068014) OV7M </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_INTEN ) </loc>
//      <o.14..14> OV7M
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_ADCIU_INTEN_OV8M  --------------------------------
// SVD Line: 3833

//  <item> SFDITEM_FIELD__MDR_ADCIU_INTEN_OV8M
//    <name> OV8M </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40068014) OV8M </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_INTEN ) </loc>
//      <o.15..15> OV8M
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_ADCIU_INTEN  --------------------------------
// SVD Line: 3735

//  <rtree> SFDITEM_REG__MDR_ADCIU_INTEN
//    <name> INTEN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40068014) INTEN </i>
//    <loc> ( (unsigned int)((MDR_ADCIU_INTEN >> 0) & 0xFFFFFFFF), ((MDR_ADCIU_INTEN = (MDR_ADCIU_INTEN & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_ADCIU_INTEN_NS1 </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_INTEN_NS2M </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_INTEN_NS3M </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_INTEN_NS4M </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_INTEN_NS5M </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_INTEN_NS6M </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_INTEN_NS7M </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_INTEN_NS8M </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_INTEN_OV1M </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_INTEN_OV2M </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_INTEN_OV3M </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_INTEN_OV4M </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_INTEN_OV5M </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_INTEN_OV6M </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_INTEN_OV7M </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_INTEN_OV8M </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_ADCIU_STAT  -----------------------------
// SVD Line: 3841

unsigned int MDR_ADCIU_STAT __AT (0x40068018);



// -----------------------------  Field Item: MDR_ADCIU_STAT_NS1  ---------------------------------
// SVD Line: 3849

//  <item> SFDITEM_FIELD__MDR_ADCIU_STAT_NS1
//    <name> NS1 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40068018) NS1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_STAT ) </loc>
//      <o.0..0> NS1
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_ADCIU_STAT_NS2  ---------------------------------
// SVD Line: 3855

//  <item> SFDITEM_FIELD__MDR_ADCIU_STAT_NS2
//    <name> NS2 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40068018) NS2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_STAT ) </loc>
//      <o.1..1> NS2
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_ADCIU_STAT_NS3  ---------------------------------
// SVD Line: 3861

//  <item> SFDITEM_FIELD__MDR_ADCIU_STAT_NS3
//    <name> NS3 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40068018) NS3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_STAT ) </loc>
//      <o.2..2> NS3
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_ADCIU_STAT_NS4  ---------------------------------
// SVD Line: 3867

//  <item> SFDITEM_FIELD__MDR_ADCIU_STAT_NS4
//    <name> NS4 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40068018) NS4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_STAT ) </loc>
//      <o.3..3> NS4
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_ADCIU_STAT_NS5  ---------------------------------
// SVD Line: 3873

//  <item> SFDITEM_FIELD__MDR_ADCIU_STAT_NS5
//    <name> NS5 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40068018) NS5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_STAT ) </loc>
//      <o.4..4> NS5
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_ADCIU_STAT_NS6  ---------------------------------
// SVD Line: 3879

//  <item> SFDITEM_FIELD__MDR_ADCIU_STAT_NS6
//    <name> NS6 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40068018) NS6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_STAT ) </loc>
//      <o.5..5> NS6
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_ADCIU_STAT_NS7  ---------------------------------
// SVD Line: 3885

//  <item> SFDITEM_FIELD__MDR_ADCIU_STAT_NS7
//    <name> NS7 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40068018) NS7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_STAT ) </loc>
//      <o.6..6> NS7
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_ADCIU_STAT_NS8  ---------------------------------
// SVD Line: 3891

//  <item> SFDITEM_FIELD__MDR_ADCIU_STAT_NS8
//    <name> NS8 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40068018) NS8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_STAT ) </loc>
//      <o.7..7> NS8
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_ADCIU_STAT_OV1  ---------------------------------
// SVD Line: 3897

//  <item> SFDITEM_FIELD__MDR_ADCIU_STAT_OV1
//    <name> OV1 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40068018) OV1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_STAT ) </loc>
//      <o.8..8> OV1
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_ADCIU_STAT_OV2  ---------------------------------
// SVD Line: 3903

//  <item> SFDITEM_FIELD__MDR_ADCIU_STAT_OV2
//    <name> OV2 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40068018) OV2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_STAT ) </loc>
//      <o.9..9> OV2
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_ADCIU_STAT_OV3  ---------------------------------
// SVD Line: 3909

//  <item> SFDITEM_FIELD__MDR_ADCIU_STAT_OV3
//    <name> OV3 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40068018) OV3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_STAT ) </loc>
//      <o.10..10> OV3
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_ADCIU_STAT_OV4  ---------------------------------
// SVD Line: 3915

//  <item> SFDITEM_FIELD__MDR_ADCIU_STAT_OV4
//    <name> OV4 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40068018) OV4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_STAT ) </loc>
//      <o.11..11> OV4
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_ADCIU_STAT_OV5  ---------------------------------
// SVD Line: 3921

//  <item> SFDITEM_FIELD__MDR_ADCIU_STAT_OV5
//    <name> OV5 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40068018) OV5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_STAT ) </loc>
//      <o.12..12> OV5
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_ADCIU_STAT_OV6  ---------------------------------
// SVD Line: 3927

//  <item> SFDITEM_FIELD__MDR_ADCIU_STAT_OV6
//    <name> OV6 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40068018) OV6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_STAT ) </loc>
//      <o.13..13> OV6
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_ADCIU_STAT_OV7  ---------------------------------
// SVD Line: 3933

//  <item> SFDITEM_FIELD__MDR_ADCIU_STAT_OV7
//    <name> OV7 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40068018) OV7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_STAT ) </loc>
//      <o.14..14> OV7
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_ADCIU_STAT_OV8  ---------------------------------
// SVD Line: 3939

//  <item> SFDITEM_FIELD__MDR_ADCIU_STAT_OV8
//    <name> OV8 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40068018) OV8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_ADCIU_STAT ) </loc>
//      <o.15..15> OV8
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_ADCIU_STAT  ---------------------------------
// SVD Line: 3841

//  <rtree> SFDITEM_REG__MDR_ADCIU_STAT
//    <name> STAT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40068018) STAT </i>
//    <loc> ( (unsigned int)((MDR_ADCIU_STAT >> 0) & 0xFFFFFFFF), ((MDR_ADCIU_STAT = (MDR_ADCIU_STAT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_ADCIU_STAT_NS1 </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_STAT_NS2 </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_STAT_NS3 </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_STAT_NS4 </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_STAT_NS5 </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_STAT_NS6 </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_STAT_NS7 </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_STAT_NS8 </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_STAT_OV1 </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_STAT_OV2 </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_STAT_OV3 </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_STAT_OV4 </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_STAT_OV5 </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_STAT_OV6 </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_STAT_OV7 </item>
//    <item> SFDITEM_FIELD__MDR_ADCIU_STAT_OV8 </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_ADCIU_F1_DAT  ----------------------------
// SVD Line: 3947

unsigned int MDR_ADCIU_F1_DAT __AT (0x4006801C);



// ---------------------------  Field Item: MDR_ADCIU_F1_DAT_SMPLE  -------------------------------
// SVD Line: 3955

//  <item> SFDITEM_FIELD__MDR_ADCIU_F1_DAT_SMPLE
//    <name> SMPLE </name>
//    <r> 
//    <i> [Bits 23..0] RO (@ 0x4006801C) SMPLE </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_ADCIU_F1_DAT >> 0) & 0xFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: MDR_ADCIU_F1_DAT  --------------------------------
// SVD Line: 3947

//  <rtree> SFDITEM_REG__MDR_ADCIU_F1_DAT
//    <name> F1_DAT </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4006801C) F1_DAT </i>
//    <loc> ( (unsigned int)((MDR_ADCIU_F1_DAT >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__MDR_ADCIU_F1_DAT_SMPLE </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_ADCIU_F2_DAT  ----------------------------
// SVD Line: 3963

unsigned int MDR_ADCIU_F2_DAT __AT (0x40068020);



// ---------------------------  Field Item: MDR_ADCIU_F2_DAT_SMPLE  -------------------------------
// SVD Line: 3955

//  <item> SFDITEM_FIELD__MDR_ADCIU_F2_DAT_SMPLE
//    <name> SMPLE </name>
//    <r> 
//    <i> [Bits 23..0] RO (@ 0x40068020) SMPLE </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_ADCIU_F2_DAT >> 0) & 0xFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: MDR_ADCIU_F2_DAT  --------------------------------
// SVD Line: 3963

//  <rtree> SFDITEM_REG__MDR_ADCIU_F2_DAT
//    <name> F2_DAT </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40068020) F2_DAT </i>
//    <loc> ( (unsigned int)((MDR_ADCIU_F2_DAT >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__MDR_ADCIU_F2_DAT_SMPLE </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_ADCIU_F3_DAT  ----------------------------
// SVD Line: 3967

unsigned int MDR_ADCIU_F3_DAT __AT (0x40068024);



// ---------------------------  Field Item: MDR_ADCIU_F3_DAT_SMPLE  -------------------------------
// SVD Line: 3955

//  <item> SFDITEM_FIELD__MDR_ADCIU_F3_DAT_SMPLE
//    <name> SMPLE </name>
//    <r> 
//    <i> [Bits 23..0] RO (@ 0x40068024) SMPLE </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_ADCIU_F3_DAT >> 0) & 0xFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: MDR_ADCIU_F3_DAT  --------------------------------
// SVD Line: 3967

//  <rtree> SFDITEM_REG__MDR_ADCIU_F3_DAT
//    <name> F3_DAT </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40068024) F3_DAT </i>
//    <loc> ( (unsigned int)((MDR_ADCIU_F3_DAT >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__MDR_ADCIU_F3_DAT_SMPLE </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_ADCIU_F4_DAT  ----------------------------
// SVD Line: 3971

unsigned int MDR_ADCIU_F4_DAT __AT (0x40068028);



// ---------------------------  Field Item: MDR_ADCIU_F4_DAT_SMPLE  -------------------------------
// SVD Line: 3955

//  <item> SFDITEM_FIELD__MDR_ADCIU_F4_DAT_SMPLE
//    <name> SMPLE </name>
//    <r> 
//    <i> [Bits 23..0] RO (@ 0x40068028) SMPLE </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_ADCIU_F4_DAT >> 0) & 0xFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: MDR_ADCIU_F4_DAT  --------------------------------
// SVD Line: 3971

//  <rtree> SFDITEM_REG__MDR_ADCIU_F4_DAT
//    <name> F4_DAT </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40068028) F4_DAT </i>
//    <loc> ( (unsigned int)((MDR_ADCIU_F4_DAT >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__MDR_ADCIU_F4_DAT_SMPLE </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_ADCIU_F5_DAT  ----------------------------
// SVD Line: 3975

unsigned int MDR_ADCIU_F5_DAT __AT (0x4006802C);



// ---------------------------  Field Item: MDR_ADCIU_F5_DAT_SMPLE  -------------------------------
// SVD Line: 3955

//  <item> SFDITEM_FIELD__MDR_ADCIU_F5_DAT_SMPLE
//    <name> SMPLE </name>
//    <r> 
//    <i> [Bits 23..0] RO (@ 0x4006802C) SMPLE </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_ADCIU_F5_DAT >> 0) & 0xFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: MDR_ADCIU_F5_DAT  --------------------------------
// SVD Line: 3975

//  <rtree> SFDITEM_REG__MDR_ADCIU_F5_DAT
//    <name> F5_DAT </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4006802C) F5_DAT </i>
//    <loc> ( (unsigned int)((MDR_ADCIU_F5_DAT >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__MDR_ADCIU_F5_DAT_SMPLE </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_ADCIU_F6_DAT  ----------------------------
// SVD Line: 3979

unsigned int MDR_ADCIU_F6_DAT __AT (0x40068030);



// ---------------------------  Field Item: MDR_ADCIU_F6_DAT_SMPLE  -------------------------------
// SVD Line: 3955

//  <item> SFDITEM_FIELD__MDR_ADCIU_F6_DAT_SMPLE
//    <name> SMPLE </name>
//    <r> 
//    <i> [Bits 23..0] RO (@ 0x40068030) SMPLE </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_ADCIU_F6_DAT >> 0) & 0xFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: MDR_ADCIU_F6_DAT  --------------------------------
// SVD Line: 3979

//  <rtree> SFDITEM_REG__MDR_ADCIU_F6_DAT
//    <name> F6_DAT </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40068030) F6_DAT </i>
//    <loc> ( (unsigned int)((MDR_ADCIU_F6_DAT >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__MDR_ADCIU_F6_DAT_SMPLE </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_ADCIU_F7_DAT  ----------------------------
// SVD Line: 3983

unsigned int MDR_ADCIU_F7_DAT __AT (0x40068034);



// ---------------------------  Field Item: MDR_ADCIU_F7_DAT_SMPLE  -------------------------------
// SVD Line: 3955

//  <item> SFDITEM_FIELD__MDR_ADCIU_F7_DAT_SMPLE
//    <name> SMPLE </name>
//    <r> 
//    <i> [Bits 23..0] RO (@ 0x40068034) SMPLE </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_ADCIU_F7_DAT >> 0) & 0xFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: MDR_ADCIU_F7_DAT  --------------------------------
// SVD Line: 3983

//  <rtree> SFDITEM_REG__MDR_ADCIU_F7_DAT
//    <name> F7_DAT </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40068034) F7_DAT </i>
//    <loc> ( (unsigned int)((MDR_ADCIU_F7_DAT >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__MDR_ADCIU_F7_DAT_SMPLE </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_ADCIU_F8_DAT  ----------------------------
// SVD Line: 3987

unsigned int MDR_ADCIU_F8_DAT __AT (0x40068038);



// ---------------------------  Field Item: MDR_ADCIU_F8_DAT_SMPLE  -------------------------------
// SVD Line: 3955

//  <item> SFDITEM_FIELD__MDR_ADCIU_F8_DAT_SMPLE
//    <name> SMPLE </name>
//    <r> 
//    <i> [Bits 23..0] RO (@ 0x40068038) SMPLE </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_ADCIU_F8_DAT >> 0) & 0xFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: MDR_ADCIU_F8_DAT  --------------------------------
// SVD Line: 3987

//  <rtree> SFDITEM_REG__MDR_ADCIU_F8_DAT
//    <name> F8_DAT </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40068038) F8_DAT </i>
//    <loc> ( (unsigned int)((MDR_ADCIU_F8_DAT >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__MDR_ADCIU_F8_DAT_SMPLE </item>
//  </rtree>
//  


// -------------------------------  Peripheral View: MDR_ADCIU  -----------------------------------
// SVD Line: 3432

//  <view> MDR_ADCIU
//    <name> MDR_ADCIU </name>
//    <item> SFDITEM_REG__MDR_ADCIU_CTRL1 </item>
//    <item> SFDITEM_REG__MDR_ADCIU_ANGAIN </item>
//    <item> SFDITEM_REG__MDR_ADCIU_DIGGAN </item>
//    <item> SFDITEM_REG__MDR_ADCIU_DMAEN </item>
//    <item> SFDITEM_REG__MDR_ADCIU_CTRL2 </item>
//    <item> SFDITEM_REG__MDR_ADCIU_INTEN </item>
//    <item> SFDITEM_REG__MDR_ADCIU_STAT </item>
//    <item> SFDITEM_REG__MDR_ADCIU_F1_DAT </item>
//    <item> SFDITEM_REG__MDR_ADCIU_F2_DAT </item>
//    <item> SFDITEM_REG__MDR_ADCIU_F3_DAT </item>
//    <item> SFDITEM_REG__MDR_ADCIU_F4_DAT </item>
//    <item> SFDITEM_REG__MDR_ADCIU_F5_DAT </item>
//    <item> SFDITEM_REG__MDR_ADCIU_F6_DAT </item>
//    <item> SFDITEM_REG__MDR_ADCIU_F7_DAT </item>
//    <item> SFDITEM_REG__MDR_ADCIU_F8_DAT </item>
//  </view>
//  


// --------------------------  Register Item Address: MDR_TIMER1_CNT  -----------------------------
// SVD Line: 4012

unsigned int MDR_TIMER1_CNT __AT (0x40070000);



// -----------------------------  Field Item: MDR_TIMER1_CNT_CNT  ---------------------------------
// SVD Line: 4021

//  <item> SFDITEM_FIELD__MDR_TIMER1_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40070000) CNT </i>
//    <edit> 
//      <loc> ( (unsigned short)((MDR_TIMER1_CNT >> 0) & 0xFFFF), ((MDR_TIMER1_CNT = (MDR_TIMER1_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_TIMER1_CNT  ---------------------------------
// SVD Line: 4012

//  <rtree> SFDITEM_REG__MDR_TIMER1_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40070000) Timer Counter Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER1_CNT >> 0) & 0xFFFFFFFF), ((MDR_TIMER1_CNT = (MDR_TIMER1_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CNT_CNT </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_TIMER1_PSG  -----------------------------
// SVD Line: 4029

unsigned int MDR_TIMER1_PSG __AT (0x40070004);



// -----------------------------  Field Item: MDR_TIMER1_PSG_PSG  ---------------------------------
// SVD Line: 4038

//  <item> SFDITEM_FIELD__MDR_TIMER1_PSG_PSG
//    <name> PSG </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40070004) PSG </i>
//    <edit> 
//      <loc> ( (unsigned short)((MDR_TIMER1_PSG >> 0) & 0xFFFF), ((MDR_TIMER1_PSG = (MDR_TIMER1_PSG & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_TIMER1_PSG  ---------------------------------
// SVD Line: 4029

//  <rtree> SFDITEM_REG__MDR_TIMER1_PSG
//    <name> PSG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40070004) Timer Clock Prescaler Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER1_PSG >> 0) & 0xFFFFFFFF), ((MDR_TIMER1_PSG = (MDR_TIMER1_PSG & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER1_PSG_PSG </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_TIMER1_ARR  -----------------------------
// SVD Line: 4046

unsigned int MDR_TIMER1_ARR __AT (0x40070008);



// -----------------------------  Field Item: MDR_TIMER1_ARR_ARR  ---------------------------------
// SVD Line: 4055

//  <item> SFDITEM_FIELD__MDR_TIMER1_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40070008) ARR </i>
//    <edit> 
//      <loc> ( (unsigned short)((MDR_TIMER1_ARR >> 0) & 0xFFFF), ((MDR_TIMER1_ARR = (MDR_TIMER1_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_TIMER1_ARR  ---------------------------------
// SVD Line: 4046

//  <rtree> SFDITEM_REG__MDR_TIMER1_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40070008) Timer Auto-Reload Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER1_ARR >> 0) & 0xFFFFFFFF), ((MDR_TIMER1_ARR = (MDR_TIMER1_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER1_ARR_ARR </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_TIMER1_CNTRL  ----------------------------
// SVD Line: 4063

unsigned int MDR_TIMER1_CNTRL __AT (0x4007000C);



// ---------------------------  Field Item: MDR_TIMER1_CNTRL_CNT_EN  ------------------------------
// SVD Line: 4072

//  <item> SFDITEM_FIELD__MDR_TIMER1_CNTRL_CNT_EN
//    <name> CNT_EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4007000C) CNT_EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CNTRL ) </loc>
//      <o.0..0> CNT_EN
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_TIMER1_CNTRL_ARRB_EN  ------------------------------
// SVD Line: 4078

//  <item> SFDITEM_FIELD__MDR_TIMER1_CNTRL_ARRB_EN
//    <name> ARRB_EN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4007000C) ARRB_EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CNTRL ) </loc>
//      <o.1..1> ARRB_EN
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_TIMER1_CNTRL_WR_CMPL  ------------------------------
// SVD Line: 4084

//  <item> SFDITEM_FIELD__MDR_TIMER1_CNTRL_WR_CMPL
//    <name> WR_CMPL </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4007000C) WR_CMPL </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CNTRL ) </loc>
//      <o.2..2> WR_CMPL
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_TIMER1_CNTRL_DIR  --------------------------------
// SVD Line: 4090

//  <item> SFDITEM_FIELD__MDR_TIMER1_CNTRL_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4007000C) DIR </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CNTRL ) </loc>
//      <o.3..3> DIR
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_TIMER1_CNTRL_FDTS  -------------------------------
// SVD Line: 4096

//  <item> SFDITEM_FIELD__MDR_TIMER1_CNTRL_FDTS
//    <name> FDTS </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4007000C) FDTS </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CNTRL >> 4) & 0x3), ((MDR_TIMER1_CNTRL = (MDR_TIMER1_CNTRL & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: MDR_TIMER1_CNTRL_CNT_MODE  -----------------------------
// SVD Line: 4102

//  <item> SFDITEM_FIELD__MDR_TIMER1_CNTRL_CNT_MODE
//    <name> CNT_MODE </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x4007000C) CNT_MODE </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CNTRL >> 6) & 0x3), ((MDR_TIMER1_CNTRL = (MDR_TIMER1_CNTRL & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER1_CNTRL_EVENT_SEL  -----------------------------
// SVD Line: 4108

//  <item> SFDITEM_FIELD__MDR_TIMER1_CNTRL_EVENT_SEL
//    <name> EVENT_SEL </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x4007000C) EVENT_SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CNTRL >> 8) & 0xF), ((MDR_TIMER1_CNTRL = (MDR_TIMER1_CNTRL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: MDR_TIMER1_CNTRL  --------------------------------
// SVD Line: 4063

//  <rtree> SFDITEM_REG__MDR_TIMER1_CNTRL
//    <name> CNTRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4007000C) Timer Control Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER1_CNTRL >> 0) & 0xFFFFFFFF), ((MDR_TIMER1_CNTRL = (MDR_TIMER1_CNTRL & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CNTRL_CNT_EN </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CNTRL_ARRB_EN </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CNTRL_WR_CMPL </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CNTRL_DIR </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CNTRL_FDTS </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CNTRL_CNT_MODE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CNTRL_EVENT_SEL </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_TIMER1_CCR1  -----------------------------
// SVD Line: 4116

unsigned int MDR_TIMER1_CCR1 __AT (0x40070010);



// -----------------------------  Field Item: MDR_TIMER1_CCR1_CCR  --------------------------------
// SVD Line: 4125

//  <item> SFDITEM_FIELD__MDR_TIMER1_CCR1_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40070010) CCR </i>
//    <edit> 
//      <loc> ( (unsigned short)((MDR_TIMER1_CCR1 >> 0) & 0xFFFF), ((MDR_TIMER1_CCR1 = (MDR_TIMER1_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_TIMER1_CCR1  --------------------------------
// SVD Line: 4116

//  <rtree> SFDITEM_REG__MDR_TIMER1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40070010) Timer Capture/Compare Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER1_CCR1 >> 0) & 0xFFFFFFFF), ((MDR_TIMER1_CCR1 = (MDR_TIMER1_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CCR1_CCR </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_TIMER1_CCR2  -----------------------------
// SVD Line: 4133

unsigned int MDR_TIMER1_CCR2 __AT (0x40070014);



// -----------------------------  Field Item: MDR_TIMER1_CCR2_CCR  --------------------------------
// SVD Line: 4125

//  <item> SFDITEM_FIELD__MDR_TIMER1_CCR2_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40070014) CCR </i>
//    <edit> 
//      <loc> ( (unsigned short)((MDR_TIMER1_CCR2 >> 0) & 0xFFFF), ((MDR_TIMER1_CCR2 = (MDR_TIMER1_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_TIMER1_CCR2  --------------------------------
// SVD Line: 4133

//  <rtree> SFDITEM_REG__MDR_TIMER1_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40070014) Timer Capture/Compare Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER1_CCR2 >> 0) & 0xFFFFFFFF), ((MDR_TIMER1_CCR2 = (MDR_TIMER1_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CCR2_CCR </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_TIMER1_CCR3  -----------------------------
// SVD Line: 4137

unsigned int MDR_TIMER1_CCR3 __AT (0x40070018);



// -----------------------------  Field Item: MDR_TIMER1_CCR3_CCR  --------------------------------
// SVD Line: 4125

//  <item> SFDITEM_FIELD__MDR_TIMER1_CCR3_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40070018) CCR </i>
//    <edit> 
//      <loc> ( (unsigned short)((MDR_TIMER1_CCR3 >> 0) & 0xFFFF), ((MDR_TIMER1_CCR3 = (MDR_TIMER1_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_TIMER1_CCR3  --------------------------------
// SVD Line: 4137

//  <rtree> SFDITEM_REG__MDR_TIMER1_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40070018) Timer Capture/Compare Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER1_CCR3 >> 0) & 0xFFFFFFFF), ((MDR_TIMER1_CCR3 = (MDR_TIMER1_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CCR3_CCR </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_TIMER1_CCR4  -----------------------------
// SVD Line: 4141

unsigned int MDR_TIMER1_CCR4 __AT (0x4007001C);



// -----------------------------  Field Item: MDR_TIMER1_CCR4_CCR  --------------------------------
// SVD Line: 4125

//  <item> SFDITEM_FIELD__MDR_TIMER1_CCR4_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4007001C) CCR </i>
//    <edit> 
//      <loc> ( (unsigned short)((MDR_TIMER1_CCR4 >> 0) & 0xFFFF), ((MDR_TIMER1_CCR4 = (MDR_TIMER1_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_TIMER1_CCR4  --------------------------------
// SVD Line: 4141

//  <rtree> SFDITEM_REG__MDR_TIMER1_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4007001C) Timer Capture/Compare Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER1_CCR4 >> 0) & 0xFFFFFFFF), ((MDR_TIMER1_CCR4 = (MDR_TIMER1_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CCR4_CCR </item>
//  </rtree>
//  


// -----------------------  Register Item Address: MDR_TIMER1_CH1_CNTRL  --------------------------
// SVD Line: 4145

unsigned int MDR_TIMER1_CH1_CNTRL __AT (0x40070020);



// -------------------------  Field Item: MDR_TIMER1_CH1_CNTRL_CHFLTR  ----------------------------
// SVD Line: 4154

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL_CHFLTR
//    <name> CHFLTR </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40070020) CHFLTR </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH1_CNTRL >> 0) & 0xF), ((MDR_TIMER1_CH1_CNTRL = (MDR_TIMER1_CH1_CNTRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER1_CH1_CNTRL_CHSEL  -----------------------------
// SVD Line: 4160

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL_CHSEL
//    <name> CHSEL </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40070020) CHSEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH1_CNTRL >> 4) & 0x3), ((MDR_TIMER1_CH1_CNTRL = (MDR_TIMER1_CH1_CNTRL & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER1_CH1_CNTRL_CHPSC  -----------------------------
// SVD Line: 4166

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL_CHPSC
//    <name> CHPSC </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40070020) CHPSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH1_CNTRL >> 6) & 0x3), ((MDR_TIMER1_CH1_CNTRL = (MDR_TIMER1_CH1_CNTRL & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: MDR_TIMER1_CH1_CNTRL_OCCE  -----------------------------
// SVD Line: 4172

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL_OCCE
//    <name> OCCE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40070020) OCCE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH1_CNTRL ) </loc>
//      <o.8..8> OCCE
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_TIMER1_CH1_CNTRL_OCCM  -----------------------------
// SVD Line: 4178

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL_OCCM
//    <name> OCCM </name>
//    <rw> 
//    <i> [Bits 11..9] RW (@ 0x40070020) OCCM </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH1_CNTRL >> 9) & 0x7), ((MDR_TIMER1_CH1_CNTRL = (MDR_TIMER1_CH1_CNTRL & ~(0x7UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER1_CH1_CNTRL_BRKEN  -----------------------------
// SVD Line: 4184

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL_BRKEN
//    <name> BRKEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40070020) BRKEN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH1_CNTRL ) </loc>
//      <o.12..12> BRKEN
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER1_CH1_CNTRL_ETREN  -----------------------------
// SVD Line: 4190

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL_ETREN
//    <name> ETREN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40070020) ETREN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH1_CNTRL ) </loc>
//      <o.13..13> ETREN
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER1_CH1_CNTRL_WR_CMPL  ----------------------------
// SVD Line: 4196

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL_WR_CMPL
//    <name> WR_CMPL </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40070020) WR_CMPL </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH1_CNTRL ) </loc>
//      <o.14..14> WR_CMPL
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER1_CH1_CNTRL_CAP_nPWM  ---------------------------
// SVD Line: 4202

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL_CAP_nPWM
//    <name> CAP_nPWM </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40070020) CAP_nPWM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH1_CNTRL ) </loc>
//      <o.15..15> CAP_nPWM
//    </check>
//  </item>
//  


// --------------------------  Register RTree: MDR_TIMER1_CH1_CNTRL  ------------------------------
// SVD Line: 4145

//  <rtree> SFDITEM_REG__MDR_TIMER1_CH1_CNTRL
//    <name> CH1_CNTRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40070020) Timer Channel Control Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER1_CH1_CNTRL >> 0) & 0xFFFFFFFF), ((MDR_TIMER1_CH1_CNTRL = (MDR_TIMER1_CH1_CNTRL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL_CHFLTR </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL_CHSEL </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL_CHPSC </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL_OCCE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL_OCCM </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL_BRKEN </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL_ETREN </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL_WR_CMPL </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL_CAP_nPWM </item>
//  </rtree>
//  


// -----------------------  Register Item Address: MDR_TIMER1_CH2_CNTRL  --------------------------
// SVD Line: 4210

unsigned int MDR_TIMER1_CH2_CNTRL __AT (0x40070024);



// -------------------------  Field Item: MDR_TIMER1_CH2_CNTRL_CHFLTR  ----------------------------
// SVD Line: 4154

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL_CHFLTR
//    <name> CHFLTR </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40070024) CHFLTR </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH2_CNTRL >> 0) & 0xF), ((MDR_TIMER1_CH2_CNTRL = (MDR_TIMER1_CH2_CNTRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER1_CH2_CNTRL_CHSEL  -----------------------------
// SVD Line: 4160

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL_CHSEL
//    <name> CHSEL </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40070024) CHSEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH2_CNTRL >> 4) & 0x3), ((MDR_TIMER1_CH2_CNTRL = (MDR_TIMER1_CH2_CNTRL & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER1_CH2_CNTRL_CHPSC  -----------------------------
// SVD Line: 4166

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL_CHPSC
//    <name> CHPSC </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40070024) CHPSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH2_CNTRL >> 6) & 0x3), ((MDR_TIMER1_CH2_CNTRL = (MDR_TIMER1_CH2_CNTRL & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: MDR_TIMER1_CH2_CNTRL_OCCE  -----------------------------
// SVD Line: 4172

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL_OCCE
//    <name> OCCE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40070024) OCCE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH2_CNTRL ) </loc>
//      <o.8..8> OCCE
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_TIMER1_CH2_CNTRL_OCCM  -----------------------------
// SVD Line: 4178

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL_OCCM
//    <name> OCCM </name>
//    <rw> 
//    <i> [Bits 11..9] RW (@ 0x40070024) OCCM </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH2_CNTRL >> 9) & 0x7), ((MDR_TIMER1_CH2_CNTRL = (MDR_TIMER1_CH2_CNTRL & ~(0x7UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER1_CH2_CNTRL_BRKEN  -----------------------------
// SVD Line: 4184

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL_BRKEN
//    <name> BRKEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40070024) BRKEN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH2_CNTRL ) </loc>
//      <o.12..12> BRKEN
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER1_CH2_CNTRL_ETREN  -----------------------------
// SVD Line: 4190

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL_ETREN
//    <name> ETREN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40070024) ETREN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH2_CNTRL ) </loc>
//      <o.13..13> ETREN
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER1_CH2_CNTRL_WR_CMPL  ----------------------------
// SVD Line: 4196

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL_WR_CMPL
//    <name> WR_CMPL </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40070024) WR_CMPL </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH2_CNTRL ) </loc>
//      <o.14..14> WR_CMPL
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER1_CH2_CNTRL_CAP_nPWM  ---------------------------
// SVD Line: 4202

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL_CAP_nPWM
//    <name> CAP_nPWM </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40070024) CAP_nPWM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH2_CNTRL ) </loc>
//      <o.15..15> CAP_nPWM
//    </check>
//  </item>
//  


// --------------------------  Register RTree: MDR_TIMER1_CH2_CNTRL  ------------------------------
// SVD Line: 4210

//  <rtree> SFDITEM_REG__MDR_TIMER1_CH2_CNTRL
//    <name> CH2_CNTRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40070024) Timer Channel Control Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER1_CH2_CNTRL >> 0) & 0xFFFFFFFF), ((MDR_TIMER1_CH2_CNTRL = (MDR_TIMER1_CH2_CNTRL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL_CHFLTR </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL_CHSEL </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL_CHPSC </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL_OCCE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL_OCCM </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL_BRKEN </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL_ETREN </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL_WR_CMPL </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL_CAP_nPWM </item>
//  </rtree>
//  


// -----------------------  Register Item Address: MDR_TIMER1_CH3_CNTRL  --------------------------
// SVD Line: 4214

unsigned int MDR_TIMER1_CH3_CNTRL __AT (0x40070028);



// -------------------------  Field Item: MDR_TIMER1_CH3_CNTRL_CHFLTR  ----------------------------
// SVD Line: 4154

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL_CHFLTR
//    <name> CHFLTR </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40070028) CHFLTR </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH3_CNTRL >> 0) & 0xF), ((MDR_TIMER1_CH3_CNTRL = (MDR_TIMER1_CH3_CNTRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER1_CH3_CNTRL_CHSEL  -----------------------------
// SVD Line: 4160

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL_CHSEL
//    <name> CHSEL </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40070028) CHSEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH3_CNTRL >> 4) & 0x3), ((MDR_TIMER1_CH3_CNTRL = (MDR_TIMER1_CH3_CNTRL & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER1_CH3_CNTRL_CHPSC  -----------------------------
// SVD Line: 4166

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL_CHPSC
//    <name> CHPSC </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40070028) CHPSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH3_CNTRL >> 6) & 0x3), ((MDR_TIMER1_CH3_CNTRL = (MDR_TIMER1_CH3_CNTRL & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: MDR_TIMER1_CH3_CNTRL_OCCE  -----------------------------
// SVD Line: 4172

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL_OCCE
//    <name> OCCE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40070028) OCCE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH3_CNTRL ) </loc>
//      <o.8..8> OCCE
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_TIMER1_CH3_CNTRL_OCCM  -----------------------------
// SVD Line: 4178

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL_OCCM
//    <name> OCCM </name>
//    <rw> 
//    <i> [Bits 11..9] RW (@ 0x40070028) OCCM </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH3_CNTRL >> 9) & 0x7), ((MDR_TIMER1_CH3_CNTRL = (MDR_TIMER1_CH3_CNTRL & ~(0x7UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER1_CH3_CNTRL_BRKEN  -----------------------------
// SVD Line: 4184

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL_BRKEN
//    <name> BRKEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40070028) BRKEN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH3_CNTRL ) </loc>
//      <o.12..12> BRKEN
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER1_CH3_CNTRL_ETREN  -----------------------------
// SVD Line: 4190

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL_ETREN
//    <name> ETREN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40070028) ETREN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH3_CNTRL ) </loc>
//      <o.13..13> ETREN
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER1_CH3_CNTRL_WR_CMPL  ----------------------------
// SVD Line: 4196

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL_WR_CMPL
//    <name> WR_CMPL </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40070028) WR_CMPL </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH3_CNTRL ) </loc>
//      <o.14..14> WR_CMPL
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER1_CH3_CNTRL_CAP_nPWM  ---------------------------
// SVD Line: 4202

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL_CAP_nPWM
//    <name> CAP_nPWM </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40070028) CAP_nPWM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH3_CNTRL ) </loc>
//      <o.15..15> CAP_nPWM
//    </check>
//  </item>
//  


// --------------------------  Register RTree: MDR_TIMER1_CH3_CNTRL  ------------------------------
// SVD Line: 4214

//  <rtree> SFDITEM_REG__MDR_TIMER1_CH3_CNTRL
//    <name> CH3_CNTRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40070028) Timer Channel Control Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER1_CH3_CNTRL >> 0) & 0xFFFFFFFF), ((MDR_TIMER1_CH3_CNTRL = (MDR_TIMER1_CH3_CNTRL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL_CHFLTR </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL_CHSEL </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL_CHPSC </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL_OCCE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL_OCCM </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL_BRKEN </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL_ETREN </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL_WR_CMPL </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL_CAP_nPWM </item>
//  </rtree>
//  


// -----------------------  Register Item Address: MDR_TIMER1_CH4_CNTRL  --------------------------
// SVD Line: 4218

unsigned int MDR_TIMER1_CH4_CNTRL __AT (0x4007002C);



// -------------------------  Field Item: MDR_TIMER1_CH4_CNTRL_CHFLTR  ----------------------------
// SVD Line: 4154

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL_CHFLTR
//    <name> CHFLTR </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4007002C) CHFLTR </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH4_CNTRL >> 0) & 0xF), ((MDR_TIMER1_CH4_CNTRL = (MDR_TIMER1_CH4_CNTRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER1_CH4_CNTRL_CHSEL  -----------------------------
// SVD Line: 4160

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL_CHSEL
//    <name> CHSEL </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4007002C) CHSEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH4_CNTRL >> 4) & 0x3), ((MDR_TIMER1_CH4_CNTRL = (MDR_TIMER1_CH4_CNTRL & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER1_CH4_CNTRL_CHPSC  -----------------------------
// SVD Line: 4166

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL_CHPSC
//    <name> CHPSC </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x4007002C) CHPSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH4_CNTRL >> 6) & 0x3), ((MDR_TIMER1_CH4_CNTRL = (MDR_TIMER1_CH4_CNTRL & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: MDR_TIMER1_CH4_CNTRL_OCCE  -----------------------------
// SVD Line: 4172

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL_OCCE
//    <name> OCCE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4007002C) OCCE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH4_CNTRL ) </loc>
//      <o.8..8> OCCE
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_TIMER1_CH4_CNTRL_OCCM  -----------------------------
// SVD Line: 4178

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL_OCCM
//    <name> OCCM </name>
//    <rw> 
//    <i> [Bits 11..9] RW (@ 0x4007002C) OCCM </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH4_CNTRL >> 9) & 0x7), ((MDR_TIMER1_CH4_CNTRL = (MDR_TIMER1_CH4_CNTRL & ~(0x7UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER1_CH4_CNTRL_BRKEN  -----------------------------
// SVD Line: 4184

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL_BRKEN
//    <name> BRKEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4007002C) BRKEN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH4_CNTRL ) </loc>
//      <o.12..12> BRKEN
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER1_CH4_CNTRL_ETREN  -----------------------------
// SVD Line: 4190

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL_ETREN
//    <name> ETREN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4007002C) ETREN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH4_CNTRL ) </loc>
//      <o.13..13> ETREN
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER1_CH4_CNTRL_WR_CMPL  ----------------------------
// SVD Line: 4196

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL_WR_CMPL
//    <name> WR_CMPL </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4007002C) WR_CMPL </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH4_CNTRL ) </loc>
//      <o.14..14> WR_CMPL
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER1_CH4_CNTRL_CAP_nPWM  ---------------------------
// SVD Line: 4202

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL_CAP_nPWM
//    <name> CAP_nPWM </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4007002C) CAP_nPWM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH4_CNTRL ) </loc>
//      <o.15..15> CAP_nPWM
//    </check>
//  </item>
//  


// --------------------------  Register RTree: MDR_TIMER1_CH4_CNTRL  ------------------------------
// SVD Line: 4218

//  <rtree> SFDITEM_REG__MDR_TIMER1_CH4_CNTRL
//    <name> CH4_CNTRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4007002C) Timer Channel Control Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER1_CH4_CNTRL >> 0) & 0xFFFFFFFF), ((MDR_TIMER1_CH4_CNTRL = (MDR_TIMER1_CH4_CNTRL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL_CHFLTR </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL_CHSEL </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL_CHPSC </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL_OCCE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL_OCCM </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL_BRKEN </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL_ETREN </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL_WR_CMPL </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL_CAP_nPWM </item>
//  </rtree>
//  


// ----------------------  Register Item Address: MDR_TIMER1_CH1_CNTRL1  --------------------------
// SVD Line: 4222

unsigned int MDR_TIMER1_CH1_CNTRL1 __AT (0x40070030);



// -------------------------  Field Item: MDR_TIMER1_CH1_CNTRL1_SELOE  ----------------------------
// SVD Line: 4231

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL1_SELOE
//    <name> SELOE </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40070030) SELOE </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH1_CNTRL1 >> 0) & 0x3), ((MDR_TIMER1_CH1_CNTRL1 = (MDR_TIMER1_CH1_CNTRL1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER1_CH1_CNTRL1_SELO  -----------------------------
// SVD Line: 4237

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL1_SELO
//    <name> SELO </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40070030) SELO </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH1_CNTRL1 >> 2) & 0x3), ((MDR_TIMER1_CH1_CNTRL1 = (MDR_TIMER1_CH1_CNTRL1 & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: MDR_TIMER1_CH1_CNTRL1_INV  -----------------------------
// SVD Line: 4243

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL1_INV
//    <name> INV </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40070030) INV </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH1_CNTRL1 ) </loc>
//      <o.4..4> INV
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER1_CH1_CNTRL1_NSELOE  ----------------------------
// SVD Line: 4249

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL1_NSELOE
//    <name> NSELOE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40070030) NSELOE </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH1_CNTRL1 >> 8) & 0x3), ((MDR_TIMER1_CH1_CNTRL1 = (MDR_TIMER1_CH1_CNTRL1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER1_CH1_CNTRL1_NSELO  ----------------------------
// SVD Line: 4255

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL1_NSELO
//    <name> NSELO </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40070030) NSELO </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH1_CNTRL1 >> 10) & 0x3), ((MDR_TIMER1_CH1_CNTRL1 = (MDR_TIMER1_CH1_CNTRL1 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER1_CH1_CNTRL1_NINV  -----------------------------
// SVD Line: 4261

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL1_NINV
//    <name> NINV </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40070030) NINV </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH1_CNTRL1 ) </loc>
//      <o.12..12> NINV
//    </check>
//  </item>
//  


// --------------------------  Register RTree: MDR_TIMER1_CH1_CNTRL1  -----------------------------
// SVD Line: 4222

//  <rtree> SFDITEM_REG__MDR_TIMER1_CH1_CNTRL1
//    <name> CH1_CNTRL1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40070030) Timer Channel Control1 Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER1_CH1_CNTRL1 >> 0) & 0xFFFFFFFF), ((MDR_TIMER1_CH1_CNTRL1 = (MDR_TIMER1_CH1_CNTRL1 & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL1_SELOE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL1_SELO </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL1_INV </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL1_NSELOE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL1_NSELO </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL1_NINV </item>
//  </rtree>
//  


// ----------------------  Register Item Address: MDR_TIMER1_CH2_CNTRL1  --------------------------
// SVD Line: 4269

unsigned int MDR_TIMER1_CH2_CNTRL1 __AT (0x40070034);



// -------------------------  Field Item: MDR_TIMER1_CH2_CNTRL1_SELOE  ----------------------------
// SVD Line: 4231

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL1_SELOE
//    <name> SELOE </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40070034) SELOE </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH2_CNTRL1 >> 0) & 0x3), ((MDR_TIMER1_CH2_CNTRL1 = (MDR_TIMER1_CH2_CNTRL1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER1_CH2_CNTRL1_SELO  -----------------------------
// SVD Line: 4237

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL1_SELO
//    <name> SELO </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40070034) SELO </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH2_CNTRL1 >> 2) & 0x3), ((MDR_TIMER1_CH2_CNTRL1 = (MDR_TIMER1_CH2_CNTRL1 & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: MDR_TIMER1_CH2_CNTRL1_INV  -----------------------------
// SVD Line: 4243

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL1_INV
//    <name> INV </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40070034) INV </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH2_CNTRL1 ) </loc>
//      <o.4..4> INV
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER1_CH2_CNTRL1_NSELOE  ----------------------------
// SVD Line: 4249

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL1_NSELOE
//    <name> NSELOE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40070034) NSELOE </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH2_CNTRL1 >> 8) & 0x3), ((MDR_TIMER1_CH2_CNTRL1 = (MDR_TIMER1_CH2_CNTRL1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER1_CH2_CNTRL1_NSELO  ----------------------------
// SVD Line: 4255

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL1_NSELO
//    <name> NSELO </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40070034) NSELO </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH2_CNTRL1 >> 10) & 0x3), ((MDR_TIMER1_CH2_CNTRL1 = (MDR_TIMER1_CH2_CNTRL1 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER1_CH2_CNTRL1_NINV  -----------------------------
// SVD Line: 4261

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL1_NINV
//    <name> NINV </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40070034) NINV </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH2_CNTRL1 ) </loc>
//      <o.12..12> NINV
//    </check>
//  </item>
//  


// --------------------------  Register RTree: MDR_TIMER1_CH2_CNTRL1  -----------------------------
// SVD Line: 4269

//  <rtree> SFDITEM_REG__MDR_TIMER1_CH2_CNTRL1
//    <name> CH2_CNTRL1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40070034) Timer Channel Control1 Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER1_CH2_CNTRL1 >> 0) & 0xFFFFFFFF), ((MDR_TIMER1_CH2_CNTRL1 = (MDR_TIMER1_CH2_CNTRL1 & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL1_SELOE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL1_SELO </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL1_INV </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL1_NSELOE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL1_NSELO </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL1_NINV </item>
//  </rtree>
//  


// ----------------------  Register Item Address: MDR_TIMER1_CH3_CNTRL1  --------------------------
// SVD Line: 4273

unsigned int MDR_TIMER1_CH3_CNTRL1 __AT (0x40070038);



// -------------------------  Field Item: MDR_TIMER1_CH3_CNTRL1_SELOE  ----------------------------
// SVD Line: 4231

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL1_SELOE
//    <name> SELOE </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40070038) SELOE </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH3_CNTRL1 >> 0) & 0x3), ((MDR_TIMER1_CH3_CNTRL1 = (MDR_TIMER1_CH3_CNTRL1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER1_CH3_CNTRL1_SELO  -----------------------------
// SVD Line: 4237

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL1_SELO
//    <name> SELO </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40070038) SELO </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH3_CNTRL1 >> 2) & 0x3), ((MDR_TIMER1_CH3_CNTRL1 = (MDR_TIMER1_CH3_CNTRL1 & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: MDR_TIMER1_CH3_CNTRL1_INV  -----------------------------
// SVD Line: 4243

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL1_INV
//    <name> INV </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40070038) INV </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH3_CNTRL1 ) </loc>
//      <o.4..4> INV
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER1_CH3_CNTRL1_NSELOE  ----------------------------
// SVD Line: 4249

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL1_NSELOE
//    <name> NSELOE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40070038) NSELOE </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH3_CNTRL1 >> 8) & 0x3), ((MDR_TIMER1_CH3_CNTRL1 = (MDR_TIMER1_CH3_CNTRL1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER1_CH3_CNTRL1_NSELO  ----------------------------
// SVD Line: 4255

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL1_NSELO
//    <name> NSELO </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40070038) NSELO </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH3_CNTRL1 >> 10) & 0x3), ((MDR_TIMER1_CH3_CNTRL1 = (MDR_TIMER1_CH3_CNTRL1 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER1_CH3_CNTRL1_NINV  -----------------------------
// SVD Line: 4261

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL1_NINV
//    <name> NINV </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40070038) NINV </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH3_CNTRL1 ) </loc>
//      <o.12..12> NINV
//    </check>
//  </item>
//  


// --------------------------  Register RTree: MDR_TIMER1_CH3_CNTRL1  -----------------------------
// SVD Line: 4273

//  <rtree> SFDITEM_REG__MDR_TIMER1_CH3_CNTRL1
//    <name> CH3_CNTRL1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40070038) Timer Channel Control1 Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER1_CH3_CNTRL1 >> 0) & 0xFFFFFFFF), ((MDR_TIMER1_CH3_CNTRL1 = (MDR_TIMER1_CH3_CNTRL1 & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL1_SELOE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL1_SELO </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL1_INV </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL1_NSELOE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL1_NSELO </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL1_NINV </item>
//  </rtree>
//  


// ----------------------  Register Item Address: MDR_TIMER1_CH4_CNTRL1  --------------------------
// SVD Line: 4277

unsigned int MDR_TIMER1_CH4_CNTRL1 __AT (0x4007003C);



// -------------------------  Field Item: MDR_TIMER1_CH4_CNTRL1_SELOE  ----------------------------
// SVD Line: 4231

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL1_SELOE
//    <name> SELOE </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4007003C) SELOE </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH4_CNTRL1 >> 0) & 0x3), ((MDR_TIMER1_CH4_CNTRL1 = (MDR_TIMER1_CH4_CNTRL1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER1_CH4_CNTRL1_SELO  -----------------------------
// SVD Line: 4237

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL1_SELO
//    <name> SELO </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4007003C) SELO </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH4_CNTRL1 >> 2) & 0x3), ((MDR_TIMER1_CH4_CNTRL1 = (MDR_TIMER1_CH4_CNTRL1 & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: MDR_TIMER1_CH4_CNTRL1_INV  -----------------------------
// SVD Line: 4243

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL1_INV
//    <name> INV </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4007003C) INV </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH4_CNTRL1 ) </loc>
//      <o.4..4> INV
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER1_CH4_CNTRL1_NSELOE  ----------------------------
// SVD Line: 4249

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL1_NSELOE
//    <name> NSELOE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4007003C) NSELOE </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH4_CNTRL1 >> 8) & 0x3), ((MDR_TIMER1_CH4_CNTRL1 = (MDR_TIMER1_CH4_CNTRL1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER1_CH4_CNTRL1_NSELO  ----------------------------
// SVD Line: 4255

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL1_NSELO
//    <name> NSELO </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4007003C) NSELO </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH4_CNTRL1 >> 10) & 0x3), ((MDR_TIMER1_CH4_CNTRL1 = (MDR_TIMER1_CH4_CNTRL1 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER1_CH4_CNTRL1_NINV  -----------------------------
// SVD Line: 4261

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL1_NINV
//    <name> NINV </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4007003C) NINV </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH4_CNTRL1 ) </loc>
//      <o.12..12> NINV
//    </check>
//  </item>
//  


// --------------------------  Register RTree: MDR_TIMER1_CH4_CNTRL1  -----------------------------
// SVD Line: 4277

//  <rtree> SFDITEM_REG__MDR_TIMER1_CH4_CNTRL1
//    <name> CH4_CNTRL1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4007003C) Timer Channel Control1 Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER1_CH4_CNTRL1 >> 0) & 0xFFFFFFFF), ((MDR_TIMER1_CH4_CNTRL1 = (MDR_TIMER1_CH4_CNTRL1 & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL1_SELOE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL1_SELO </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL1_INV </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL1_NSELOE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL1_NSELO </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL1_NINV </item>
//  </rtree>
//  


// ------------------------  Register Item Address: MDR_TIMER1_CH1_DTG  ---------------------------
// SVD Line: 4281

unsigned int MDR_TIMER1_CH1_DTG __AT (0x40070040);



// ---------------------------  Field Item: MDR_TIMER1_CH1_DTG_DTGx  ------------------------------
// SVD Line: 4290

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH1_DTG_DTGx
//    <name> DTGx </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40070040) DTGx </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH1_DTG >> 0) & 0xF), ((MDR_TIMER1_CH1_DTG = (MDR_TIMER1_CH1_DTG & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: MDR_TIMER1_CH1_DTG_EDTS  ------------------------------
// SVD Line: 4296

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH1_DTG_EDTS
//    <name> EDTS </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40070040) EDTS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH1_DTG ) </loc>
//      <o.4..4> EDTS
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_TIMER1_CH1_DTG_DTG  -------------------------------
// SVD Line: 4302

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH1_DTG_DTG
//    <name> DTG </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40070040) DTG </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH1_DTG >> 8) & 0xFF), ((MDR_TIMER1_CH1_DTG = (MDR_TIMER1_CH1_DTG & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Register RTree: MDR_TIMER1_CH1_DTG  -------------------------------
// SVD Line: 4281

//  <rtree> SFDITEM_REG__MDR_TIMER1_CH1_DTG
//    <name> CH1_DTG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40070040) Timer Channel DTG Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER1_CH1_DTG >> 0) & 0xFFFFFFFF), ((MDR_TIMER1_CH1_DTG = (MDR_TIMER1_CH1_DTG & ~(0xFF1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH1_DTG_DTGx </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH1_DTG_EDTS </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH1_DTG_DTG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: MDR_TIMER1_CH2_DTG  ---------------------------
// SVD Line: 4310

unsigned int MDR_TIMER1_CH2_DTG __AT (0x40070044);



// ---------------------------  Field Item: MDR_TIMER1_CH2_DTG_DTGx  ------------------------------
// SVD Line: 4290

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH2_DTG_DTGx
//    <name> DTGx </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40070044) DTGx </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH2_DTG >> 0) & 0xF), ((MDR_TIMER1_CH2_DTG = (MDR_TIMER1_CH2_DTG & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: MDR_TIMER1_CH2_DTG_EDTS  ------------------------------
// SVD Line: 4296

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH2_DTG_EDTS
//    <name> EDTS </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40070044) EDTS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH2_DTG ) </loc>
//      <o.4..4> EDTS
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_TIMER1_CH2_DTG_DTG  -------------------------------
// SVD Line: 4302

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH2_DTG_DTG
//    <name> DTG </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40070044) DTG </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH2_DTG >> 8) & 0xFF), ((MDR_TIMER1_CH2_DTG = (MDR_TIMER1_CH2_DTG & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Register RTree: MDR_TIMER1_CH2_DTG  -------------------------------
// SVD Line: 4310

//  <rtree> SFDITEM_REG__MDR_TIMER1_CH2_DTG
//    <name> CH2_DTG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40070044) Timer Channel DTG Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER1_CH2_DTG >> 0) & 0xFFFFFFFF), ((MDR_TIMER1_CH2_DTG = (MDR_TIMER1_CH2_DTG & ~(0xFF1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH2_DTG_DTGx </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH2_DTG_EDTS </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH2_DTG_DTG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: MDR_TIMER1_CH3_DTG  ---------------------------
// SVD Line: 4314

unsigned int MDR_TIMER1_CH3_DTG __AT (0x40070048);



// ---------------------------  Field Item: MDR_TIMER1_CH3_DTG_DTGx  ------------------------------
// SVD Line: 4290

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH3_DTG_DTGx
//    <name> DTGx </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40070048) DTGx </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH3_DTG >> 0) & 0xF), ((MDR_TIMER1_CH3_DTG = (MDR_TIMER1_CH3_DTG & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: MDR_TIMER1_CH3_DTG_EDTS  ------------------------------
// SVD Line: 4296

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH3_DTG_EDTS
//    <name> EDTS </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40070048) EDTS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH3_DTG ) </loc>
//      <o.4..4> EDTS
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_TIMER1_CH3_DTG_DTG  -------------------------------
// SVD Line: 4302

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH3_DTG_DTG
//    <name> DTG </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40070048) DTG </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH3_DTG >> 8) & 0xFF), ((MDR_TIMER1_CH3_DTG = (MDR_TIMER1_CH3_DTG & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Register RTree: MDR_TIMER1_CH3_DTG  -------------------------------
// SVD Line: 4314

//  <rtree> SFDITEM_REG__MDR_TIMER1_CH3_DTG
//    <name> CH3_DTG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40070048) Timer Channel DTG Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER1_CH3_DTG >> 0) & 0xFFFFFFFF), ((MDR_TIMER1_CH3_DTG = (MDR_TIMER1_CH3_DTG & ~(0xFF1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH3_DTG_DTGx </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH3_DTG_EDTS </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH3_DTG_DTG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: MDR_TIMER1_CH4_DTG  ---------------------------
// SVD Line: 4318

unsigned int MDR_TIMER1_CH4_DTG __AT (0x4007004C);



// ---------------------------  Field Item: MDR_TIMER1_CH4_DTG_DTGx  ------------------------------
// SVD Line: 4290

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH4_DTG_DTGx
//    <name> DTGx </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4007004C) DTGx </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH4_DTG >> 0) & 0xF), ((MDR_TIMER1_CH4_DTG = (MDR_TIMER1_CH4_DTG & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: MDR_TIMER1_CH4_DTG_EDTS  ------------------------------
// SVD Line: 4296

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH4_DTG_EDTS
//    <name> EDTS </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4007004C) EDTS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH4_DTG ) </loc>
//      <o.4..4> EDTS
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_TIMER1_CH4_DTG_DTG  -------------------------------
// SVD Line: 4302

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH4_DTG_DTG
//    <name> DTG </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x4007004C) DTG </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH4_DTG >> 8) & 0xFF), ((MDR_TIMER1_CH4_DTG = (MDR_TIMER1_CH4_DTG & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Register RTree: MDR_TIMER1_CH4_DTG  -------------------------------
// SVD Line: 4318

//  <rtree> SFDITEM_REG__MDR_TIMER1_CH4_DTG
//    <name> CH4_DTG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4007004C) Timer Channel DTG Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER1_CH4_DTG >> 0) & 0xFFFFFFFF), ((MDR_TIMER1_CH4_DTG = (MDR_TIMER1_CH4_DTG & ~(0xFF1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH4_DTG_DTGx </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH4_DTG_EDTS </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH4_DTG_DTG </item>
//  </rtree>
//  


// ---------------------  Register Item Address: MDR_TIMER1_BRKETR_CNTRL  -------------------------
// SVD Line: 4322

unsigned int MDR_TIMER1_BRKETR_CNTRL __AT (0x40070050);



// -----------------------  Field Item: MDR_TIMER1_BRKETR_CNTRL_BRK_INV  --------------------------
// SVD Line: 4331

//  <item> SFDITEM_FIELD__MDR_TIMER1_BRKETR_CNTRL_BRK_INV
//    <name> BRK_INV </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40070050) BRK_INV </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_BRKETR_CNTRL ) </loc>
//      <o.0..0> BRK_INV
//    </check>
//  </item>
//  


// -----------------------  Field Item: MDR_TIMER1_BRKETR_CNTRL_ETR_INV  --------------------------
// SVD Line: 4337

//  <item> SFDITEM_FIELD__MDR_TIMER1_BRKETR_CNTRL_ETR_INV
//    <name> ETR_INV </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40070050) ETR_INV </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_BRKETR_CNTRL ) </loc>
//      <o.1..1> ETR_INV
//    </check>
//  </item>
//  


// -----------------------  Field Item: MDR_TIMER1_BRKETR_CNTRL_ETR_PSC  --------------------------
// SVD Line: 4343

//  <item> SFDITEM_FIELD__MDR_TIMER1_BRKETR_CNTRL_ETR_PSC
//    <name> ETR_PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40070050) ETR_PSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_BRKETR_CNTRL >> 2) & 0x3), ((MDR_TIMER1_BRKETR_CNTRL = (MDR_TIMER1_BRKETR_CNTRL & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------  Field Item: MDR_TIMER1_BRKETR_CNTRL_ETR_FILTER  -------------------------
// SVD Line: 4349

//  <item> SFDITEM_FIELD__MDR_TIMER1_BRKETR_CNTRL_ETR_FILTER
//    <name> ETR_FILTER </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40070050) ETR_FILTER </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_BRKETR_CNTRL >> 4) & 0xF), ((MDR_TIMER1_BRKETR_CNTRL = (MDR_TIMER1_BRKETR_CNTRL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Register RTree: MDR_TIMER1_BRKETR_CNTRL  ----------------------------
// SVD Line: 4322

//  <rtree> SFDITEM_REG__MDR_TIMER1_BRKETR_CNTRL
//    <name> BRKETR_CNTRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40070050) Timer BRK/ETR Control Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER1_BRKETR_CNTRL >> 0) & 0xFFFFFFFF), ((MDR_TIMER1_BRKETR_CNTRL = (MDR_TIMER1_BRKETR_CNTRL & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER1_BRKETR_CNTRL_BRK_INV </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_BRKETR_CNTRL_ETR_INV </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_BRKETR_CNTRL_ETR_PSC </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_BRKETR_CNTRL_ETR_FILTER </item>
//  </rtree>
//  


// ------------------------  Register Item Address: MDR_TIMER1_STATUS  ----------------------------
// SVD Line: 4357

unsigned int MDR_TIMER1_STATUS __AT (0x40070054);



// ----------------------  Field Item: MDR_TIMER1_STATUS_CNT_ZERO_EVENT  --------------------------
// SVD Line: 4366

//  <item> SFDITEM_FIELD__MDR_TIMER1_STATUS_CNT_ZERO_EVENT
//    <name> CNT_ZERO_EVENT </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40070054) CNT_ZERO_EVENT </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_STATUS ) </loc>
//      <o.0..0> CNT_ZERO_EVENT
//    </check>
//  </item>
//  


// -----------------------  Field Item: MDR_TIMER1_STATUS_CNT_ARR_EVENT  --------------------------
// SVD Line: 4372

//  <item> SFDITEM_FIELD__MDR_TIMER1_STATUS_CNT_ARR_EVENT
//    <name> CNT_ARR_EVENT </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40070054) CNT_ARR_EVENT </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_STATUS ) </loc>
//      <o.1..1> CNT_ARR_EVENT
//    </check>
//  </item>
//  


// -----------------------  Field Item: MDR_TIMER1_STATUS_ETR_RE_EVENT  ---------------------------
// SVD Line: 4378

//  <item> SFDITEM_FIELD__MDR_TIMER1_STATUS_ETR_RE_EVENT
//    <name> ETR_RE_EVENT </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40070054) ETR_RE_EVENT </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_STATUS ) </loc>
//      <o.2..2> ETR_RE_EVENT
//    </check>
//  </item>
//  


// -----------------------  Field Item: MDR_TIMER1_STATUS_ETR_FE_EVENT  ---------------------------
// SVD Line: 4384

//  <item> SFDITEM_FIELD__MDR_TIMER1_STATUS_ETR_FE_EVENT
//    <name> ETR_FE_EVENT </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40070054) ETR_FE_EVENT </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_STATUS ) </loc>
//      <o.3..3> ETR_FE_EVENT
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER1_STATUS_BRK_EVENT  ----------------------------
// SVD Line: 4390

//  <item> SFDITEM_FIELD__MDR_TIMER1_STATUS_BRK_EVENT
//    <name> BRK_EVENT </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40070054) BRK_EVENT </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_STATUS ) </loc>
//      <o.4..4> BRK_EVENT
//    </check>
//  </item>
//  


// -----------------------  Field Item: MDR_TIMER1_STATUS_CCR_CAP_EVENT  --------------------------
// SVD Line: 4396

//  <item> SFDITEM_FIELD__MDR_TIMER1_STATUS_CCR_CAP_EVENT
//    <name> CCR_CAP_EVENT </name>
//    <rw> 
//    <i> [Bits 8..5] RW (@ 0x40070054) CCR_CAP_EVENT </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_STATUS >> 5) & 0xF), ((MDR_TIMER1_STATUS = (MDR_TIMER1_STATUS & ~(0xFUL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------  Field Item: MDR_TIMER1_STATUS_CCR_REF_EVENT  --------------------------
// SVD Line: 4402

//  <item> SFDITEM_FIELD__MDR_TIMER1_STATUS_CCR_REF_EVENT
//    <name> CCR_REF_EVENT </name>
//    <rw> 
//    <i> [Bits 12..9] RW (@ 0x40070054) CCR_REF_EVENT </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_STATUS >> 9) & 0xF), ((MDR_TIMER1_STATUS = (MDR_TIMER1_STATUS & ~(0xFUL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------  Field Item: MDR_TIMER1_STATUS_CCR1_CAP_EVENT  --------------------------
// SVD Line: 4408

//  <item> SFDITEM_FIELD__MDR_TIMER1_STATUS_CCR1_CAP_EVENT
//    <name> CCR1_CAP_EVENT </name>
//    <rw> 
//    <i> [Bits 16..13] RW (@ 0x40070054) CCR1_CAP_EVENT </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_STATUS >> 13) & 0xF), ((MDR_TIMER1_STATUS = (MDR_TIMER1_STATUS & ~(0xFUL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: MDR_TIMER1_STATUS  -------------------------------
// SVD Line: 4357

//  <rtree> SFDITEM_REG__MDR_TIMER1_STATUS
//    <name> STATUS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40070054) Timer Status Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER1_STATUS >> 0) & 0xFFFFFFFF), ((MDR_TIMER1_STATUS = (MDR_TIMER1_STATUS & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER1_STATUS_CNT_ZERO_EVENT </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_STATUS_CNT_ARR_EVENT </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_STATUS_ETR_RE_EVENT </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_STATUS_ETR_FE_EVENT </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_STATUS_BRK_EVENT </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_STATUS_CCR_CAP_EVENT </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_STATUS_CCR_REF_EVENT </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_STATUS_CCR1_CAP_EVENT </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_TIMER1_IE  ------------------------------
// SVD Line: 4416

unsigned int MDR_TIMER1_IE __AT (0x40070058);



// -----------------------  Field Item: MDR_TIMER1_IE_CNT_ZERO_EVENT_IE  --------------------------
// SVD Line: 4425

//  <item> SFDITEM_FIELD__MDR_TIMER1_IE_CNT_ZERO_EVENT_IE
//    <name> CNT_ZERO_EVENT_IE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40070058) CNT_ZERO_EVENT_IE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_IE ) </loc>
//      <o.0..0> CNT_ZERO_EVENT_IE
//    </check>
//  </item>
//  


// -----------------------  Field Item: MDR_TIMER1_IE_CNT_ARR_EVENT_IE  ---------------------------
// SVD Line: 4431

//  <item> SFDITEM_FIELD__MDR_TIMER1_IE_CNT_ARR_EVENT_IE
//    <name> CNT_ARR_EVENT_IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40070058) CNT_ARR_EVENT_IE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_IE ) </loc>
//      <o.1..1> CNT_ARR_EVENT_IE
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER1_IE_ETR_RE_EVENT_IE  ---------------------------
// SVD Line: 4437

//  <item> SFDITEM_FIELD__MDR_TIMER1_IE_ETR_RE_EVENT_IE
//    <name> ETR_RE_EVENT_IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40070058) ETR_RE_EVENT_IE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_IE ) </loc>
//      <o.2..2> ETR_RE_EVENT_IE
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER1_IE_ETR_FE_EVENT_IE  ---------------------------
// SVD Line: 4443

//  <item> SFDITEM_FIELD__MDR_TIMER1_IE_ETR_FE_EVENT_IE
//    <name> ETR_FE_EVENT_IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40070058) ETR_FE_EVENT_IE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_IE ) </loc>
//      <o.3..3> ETR_FE_EVENT_IE
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER1_IE_BRK_EVENT_IE  -----------------------------
// SVD Line: 4449

//  <item> SFDITEM_FIELD__MDR_TIMER1_IE_BRK_EVENT_IE
//    <name> BRK_EVENT_IE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40070058) BRK_EVENT_IE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_IE ) </loc>
//      <o.4..4> BRK_EVENT_IE
//    </check>
//  </item>
//  


// -----------------------  Field Item: MDR_TIMER1_IE_CCR_CAP_EVENT_IE  ---------------------------
// SVD Line: 4455

//  <item> SFDITEM_FIELD__MDR_TIMER1_IE_CCR_CAP_EVENT_IE
//    <name> CCR_CAP_EVENT_IE </name>
//    <rw> 
//    <i> [Bits 8..5] RW (@ 0x40070058) CCR_CAP_EVENT_IE </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_IE >> 5) & 0xF), ((MDR_TIMER1_IE = (MDR_TIMER1_IE & ~(0xFUL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------  Field Item: MDR_TIMER1_IE_CCR_REF_EVENT_IE  ---------------------------
// SVD Line: 4461

//  <item> SFDITEM_FIELD__MDR_TIMER1_IE_CCR_REF_EVENT_IE
//    <name> CCR_REF_EVENT_IE </name>
//    <rw> 
//    <i> [Bits 12..9] RW (@ 0x40070058) CCR_REF_EVENT_IE </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_IE >> 9) & 0xF), ((MDR_TIMER1_IE = (MDR_TIMER1_IE & ~(0xFUL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------  Field Item: MDR_TIMER1_IE_CCR1_CAP_EVENT_IE  --------------------------
// SVD Line: 4467

//  <item> SFDITEM_FIELD__MDR_TIMER1_IE_CCR1_CAP_EVENT_IE
//    <name> CCR1_CAP_EVENT_IE </name>
//    <rw> 
//    <i> [Bits 16..13] RW (@ 0x40070058) CCR1_CAP_EVENT_IE </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_IE >> 13) & 0xF), ((MDR_TIMER1_IE = (MDR_TIMER1_IE & ~(0xFUL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: MDR_TIMER1_IE  ---------------------------------
// SVD Line: 4416

//  <rtree> SFDITEM_REG__MDR_TIMER1_IE
//    <name> IE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40070058) Timer Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER1_IE >> 0) & 0xFFFFFFFF), ((MDR_TIMER1_IE = (MDR_TIMER1_IE & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER1_IE_CNT_ZERO_EVENT_IE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_IE_CNT_ARR_EVENT_IE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_IE_ETR_RE_EVENT_IE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_IE_ETR_FE_EVENT_IE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_IE_BRK_EVENT_IE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_IE_CCR_CAP_EVENT_IE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_IE_CCR_REF_EVENT_IE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_IE_CCR1_CAP_EVENT_IE </item>
//  </rtree>
//  


// ------------------------  Register Item Address: MDR_TIMER1_DMA_RE  ----------------------------
// SVD Line: 4475

unsigned int MDR_TIMER1_DMA_RE __AT (0x4007005C);



// ---------------------  Field Item: MDR_TIMER1_DMA_RE_CNT_ZERO_EVENT_RE  ------------------------
// SVD Line: 4484

//  <item> SFDITEM_FIELD__MDR_TIMER1_DMA_RE_CNT_ZERO_EVENT_RE
//    <name> CNT_ZERO_EVENT_RE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4007005C) CNT_ZERO_EVENT_RE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_DMA_RE ) </loc>
//      <o.0..0> CNT_ZERO_EVENT_RE
//    </check>
//  </item>
//  


// ---------------------  Field Item: MDR_TIMER1_DMA_RE_CNT_ARR_EVENT_RE  -------------------------
// SVD Line: 4490

//  <item> SFDITEM_FIELD__MDR_TIMER1_DMA_RE_CNT_ARR_EVENT_RE
//    <name> CNT_ARR_EVENT_RE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4007005C) CNT_ARR_EVENT_RE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_DMA_RE ) </loc>
//      <o.1..1> CNT_ARR_EVENT_RE
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_TIMER1_DMA_RE_ETR_RE_EVENT_RE  -------------------------
// SVD Line: 4496

//  <item> SFDITEM_FIELD__MDR_TIMER1_DMA_RE_ETR_RE_EVENT_RE
//    <name> ETR_RE_EVENT_RE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4007005C) ETR_RE_EVENT_RE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_DMA_RE ) </loc>
//      <o.2..2> ETR_RE_EVENT_RE
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_TIMER1_DMA_RE_ETR_FE_EVENT_RE  -------------------------
// SVD Line: 4502

//  <item> SFDITEM_FIELD__MDR_TIMER1_DMA_RE_ETR_FE_EVENT_RE
//    <name> ETR_FE_EVENT_RE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4007005C) ETR_FE_EVENT_RE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_DMA_RE ) </loc>
//      <o.3..3> ETR_FE_EVENT_RE
//    </check>
//  </item>
//  


// -----------------------  Field Item: MDR_TIMER1_DMA_RE_BRK_EVENT_RE  ---------------------------
// SVD Line: 4508

//  <item> SFDITEM_FIELD__MDR_TIMER1_DMA_RE_BRK_EVENT_RE
//    <name> BRK_EVENT_RE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4007005C) BRK_EVENT_RE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_DMA_RE ) </loc>
//      <o.4..4> BRK_EVENT_RE
//    </check>
//  </item>
//  


// ---------------------  Field Item: MDR_TIMER1_DMA_RE_CCR_CAP_EVENT_RE  -------------------------
// SVD Line: 4514

//  <item> SFDITEM_FIELD__MDR_TIMER1_DMA_RE_CCR_CAP_EVENT_RE
//    <name> CCR_CAP_EVENT_RE </name>
//    <rw> 
//    <i> [Bits 8..5] RW (@ 0x4007005C) CCR_CAP_EVENT_RE </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_DMA_RE >> 5) & 0xF), ((MDR_TIMER1_DMA_RE = (MDR_TIMER1_DMA_RE & ~(0xFUL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------  Field Item: MDR_TIMER1_DMA_RE_CCR_REF_EVENT_RE  -------------------------
// SVD Line: 4520

//  <item> SFDITEM_FIELD__MDR_TIMER1_DMA_RE_CCR_REF_EVENT_RE
//    <name> CCR_REF_EVENT_RE </name>
//    <rw> 
//    <i> [Bits 12..9] RW (@ 0x4007005C) CCR_REF_EVENT_RE </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_DMA_RE >> 9) & 0xF), ((MDR_TIMER1_DMA_RE = (MDR_TIMER1_DMA_RE & ~(0xFUL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------  Field Item: MDR_TIMER1_DMA_RE_CCR1_CAP_EVENT_RE  ------------------------
// SVD Line: 4526

//  <item> SFDITEM_FIELD__MDR_TIMER1_DMA_RE_CCR1_CAP_EVENT_RE
//    <name> CCR1_CAP_EVENT_RE </name>
//    <rw> 
//    <i> [Bits 16..13] RW (@ 0x4007005C) CCR1_CAP_EVENT_RE </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_DMA_RE >> 13) & 0xF), ((MDR_TIMER1_DMA_RE = (MDR_TIMER1_DMA_RE & ~(0xFUL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: MDR_TIMER1_DMA_RE  -------------------------------
// SVD Line: 4475

//  <rtree> SFDITEM_REG__MDR_TIMER1_DMA_RE
//    <name> DMA_RE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4007005C) Timer DMA Request Enable Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER1_DMA_RE >> 0) & 0xFFFFFFFF), ((MDR_TIMER1_DMA_RE = (MDR_TIMER1_DMA_RE & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER1_DMA_RE_CNT_ZERO_EVENT_RE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_DMA_RE_CNT_ARR_EVENT_RE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_DMA_RE_ETR_RE_EVENT_RE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_DMA_RE_ETR_FE_EVENT_RE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_DMA_RE_BRK_EVENT_RE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_DMA_RE_CCR_CAP_EVENT_RE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_DMA_RE_CCR_REF_EVENT_RE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_DMA_RE_CCR1_CAP_EVENT_RE </item>
//  </rtree>
//  


// ----------------------  Register Item Address: MDR_TIMER1_CH1_CNTRL2  --------------------------
// SVD Line: 4534

unsigned int MDR_TIMER1_CH1_CNTRL2 __AT (0x40070060);



// ------------------------  Field Item: MDR_TIMER1_CH1_CNTRL2_CHSEL1  ----------------------------
// SVD Line: 4543

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL2_CHSEL1
//    <name> CHSEL1 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40070060) CHSEL1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH1_CNTRL2 >> 0) & 0x3), ((MDR_TIMER1_CH1_CNTRL2 = (MDR_TIMER1_CH1_CNTRL2 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER1_CH1_CNTRL2_CCR1_EN  ---------------------------
// SVD Line: 4549

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL2_CCR1_EN
//    <name> CCR1_EN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40070060) CCR1_EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH1_CNTRL2 ) </loc>
//      <o.2..2> CCR1_EN
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER1_CH1_CNTRL2_CCRRLD  ----------------------------
// SVD Line: 4555

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL2_CCRRLD
//    <name> CCRRLD </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40070060) CCRRLD </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH1_CNTRL2 ) </loc>
//      <o.3..3> CCRRLD
//    </check>
//  </item>
//  


// --------------------------  Register RTree: MDR_TIMER1_CH1_CNTRL2  -----------------------------
// SVD Line: 4534

//  <rtree> SFDITEM_REG__MDR_TIMER1_CH1_CNTRL2
//    <name> CH1_CNTRL2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40070060) Timer Channel Control2 Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER1_CH1_CNTRL2 >> 0) & 0xFFFFFFFF), ((MDR_TIMER1_CH1_CNTRL2 = (MDR_TIMER1_CH1_CNTRL2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL2_CHSEL1 </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL2_CCR1_EN </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH1_CNTRL2_CCRRLD </item>
//  </rtree>
//  


// ----------------------  Register Item Address: MDR_TIMER1_CH2_CNTRL2  --------------------------
// SVD Line: 4563

unsigned int MDR_TIMER1_CH2_CNTRL2 __AT (0x40070064);



// ------------------------  Field Item: MDR_TIMER1_CH2_CNTRL2_CHSEL1  ----------------------------
// SVD Line: 4543

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL2_CHSEL1
//    <name> CHSEL1 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40070064) CHSEL1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH2_CNTRL2 >> 0) & 0x3), ((MDR_TIMER1_CH2_CNTRL2 = (MDR_TIMER1_CH2_CNTRL2 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER1_CH2_CNTRL2_CCR1_EN  ---------------------------
// SVD Line: 4549

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL2_CCR1_EN
//    <name> CCR1_EN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40070064) CCR1_EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH2_CNTRL2 ) </loc>
//      <o.2..2> CCR1_EN
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER1_CH2_CNTRL2_CCRRLD  ----------------------------
// SVD Line: 4555

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL2_CCRRLD
//    <name> CCRRLD </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40070064) CCRRLD </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH2_CNTRL2 ) </loc>
//      <o.3..3> CCRRLD
//    </check>
//  </item>
//  


// --------------------------  Register RTree: MDR_TIMER1_CH2_CNTRL2  -----------------------------
// SVD Line: 4563

//  <rtree> SFDITEM_REG__MDR_TIMER1_CH2_CNTRL2
//    <name> CH2_CNTRL2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40070064) Timer Channel Control2 Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER1_CH2_CNTRL2 >> 0) & 0xFFFFFFFF), ((MDR_TIMER1_CH2_CNTRL2 = (MDR_TIMER1_CH2_CNTRL2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL2_CHSEL1 </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL2_CCR1_EN </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH2_CNTRL2_CCRRLD </item>
//  </rtree>
//  


// ----------------------  Register Item Address: MDR_TIMER1_CH3_CNTRL2  --------------------------
// SVD Line: 4567

unsigned int MDR_TIMER1_CH3_CNTRL2 __AT (0x40070068);



// ------------------------  Field Item: MDR_TIMER1_CH3_CNTRL2_CHSEL1  ----------------------------
// SVD Line: 4543

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL2_CHSEL1
//    <name> CHSEL1 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40070068) CHSEL1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH3_CNTRL2 >> 0) & 0x3), ((MDR_TIMER1_CH3_CNTRL2 = (MDR_TIMER1_CH3_CNTRL2 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER1_CH3_CNTRL2_CCR1_EN  ---------------------------
// SVD Line: 4549

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL2_CCR1_EN
//    <name> CCR1_EN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40070068) CCR1_EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH3_CNTRL2 ) </loc>
//      <o.2..2> CCR1_EN
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER1_CH3_CNTRL2_CCRRLD  ----------------------------
// SVD Line: 4555

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL2_CCRRLD
//    <name> CCRRLD </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40070068) CCRRLD </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH3_CNTRL2 ) </loc>
//      <o.3..3> CCRRLD
//    </check>
//  </item>
//  


// --------------------------  Register RTree: MDR_TIMER1_CH3_CNTRL2  -----------------------------
// SVD Line: 4567

//  <rtree> SFDITEM_REG__MDR_TIMER1_CH3_CNTRL2
//    <name> CH3_CNTRL2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40070068) Timer Channel Control2 Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER1_CH3_CNTRL2 >> 0) & 0xFFFFFFFF), ((MDR_TIMER1_CH3_CNTRL2 = (MDR_TIMER1_CH3_CNTRL2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL2_CHSEL1 </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL2_CCR1_EN </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH3_CNTRL2_CCRRLD </item>
//  </rtree>
//  


// ----------------------  Register Item Address: MDR_TIMER1_CH4_CNTRL2  --------------------------
// SVD Line: 4571

unsigned int MDR_TIMER1_CH4_CNTRL2 __AT (0x4007006C);



// ------------------------  Field Item: MDR_TIMER1_CH4_CNTRL2_CHSEL1  ----------------------------
// SVD Line: 4543

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL2_CHSEL1
//    <name> CHSEL1 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4007006C) CHSEL1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER1_CH4_CNTRL2 >> 0) & 0x3), ((MDR_TIMER1_CH4_CNTRL2 = (MDR_TIMER1_CH4_CNTRL2 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER1_CH4_CNTRL2_CCR1_EN  ---------------------------
// SVD Line: 4549

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL2_CCR1_EN
//    <name> CCR1_EN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4007006C) CCR1_EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH4_CNTRL2 ) </loc>
//      <o.2..2> CCR1_EN
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER1_CH4_CNTRL2_CCRRLD  ----------------------------
// SVD Line: 4555

//  <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL2_CCRRLD
//    <name> CCRRLD </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4007006C) CCRRLD </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER1_CH4_CNTRL2 ) </loc>
//      <o.3..3> CCRRLD
//    </check>
//  </item>
//  


// --------------------------  Register RTree: MDR_TIMER1_CH4_CNTRL2  -----------------------------
// SVD Line: 4571

//  <rtree> SFDITEM_REG__MDR_TIMER1_CH4_CNTRL2
//    <name> CH4_CNTRL2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4007006C) Timer Channel Control2 Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER1_CH4_CNTRL2 >> 0) & 0xFFFFFFFF), ((MDR_TIMER1_CH4_CNTRL2 = (MDR_TIMER1_CH4_CNTRL2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL2_CHSEL1 </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL2_CCR1_EN </item>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CH4_CNTRL2_CCRRLD </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_TIMER1_CCR11  ----------------------------
// SVD Line: 4575

unsigned int MDR_TIMER1_CCR11 __AT (0x40070070);



// ----------------------------  Field Item: MDR_TIMER1_CCR11_CCR  --------------------------------
// SVD Line: 4584

//  <item> SFDITEM_FIELD__MDR_TIMER1_CCR11_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40070070) CCR </i>
//    <edit> 
//      <loc> ( (unsigned short)((MDR_TIMER1_CCR11 >> 0) & 0xFFFF), ((MDR_TIMER1_CCR11 = (MDR_TIMER1_CCR11 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: MDR_TIMER1_CCR11  --------------------------------
// SVD Line: 4575

//  <rtree> SFDITEM_REG__MDR_TIMER1_CCR11
//    <name> CCR11 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40070070) Timer Capture/Compare1 Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER1_CCR11 >> 0) & 0xFFFFFFFF), ((MDR_TIMER1_CCR11 = (MDR_TIMER1_CCR11 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER1_CCR11_CCR </item>
//  </rtree>
//  


// -------------------------------  Peripheral View: MDR_TIMER1  ----------------------------------
// SVD Line: 3993

//  <view> MDR_TIMER1
//    <name> MDR_TIMER1 </name>
//    <item> SFDITEM_REG__MDR_TIMER1_CNT </item>
//    <item> SFDITEM_REG__MDR_TIMER1_PSG </item>
//    <item> SFDITEM_REG__MDR_TIMER1_ARR </item>
//    <item> SFDITEM_REG__MDR_TIMER1_CNTRL </item>
//    <item> SFDITEM_REG__MDR_TIMER1_CCR1 </item>
//    <item> SFDITEM_REG__MDR_TIMER1_CCR2 </item>
//    <item> SFDITEM_REG__MDR_TIMER1_CCR3 </item>
//    <item> SFDITEM_REG__MDR_TIMER1_CCR4 </item>
//    <item> SFDITEM_REG__MDR_TIMER1_CH1_CNTRL </item>
//    <item> SFDITEM_REG__MDR_TIMER1_CH2_CNTRL </item>
//    <item> SFDITEM_REG__MDR_TIMER1_CH3_CNTRL </item>
//    <item> SFDITEM_REG__MDR_TIMER1_CH4_CNTRL </item>
//    <item> SFDITEM_REG__MDR_TIMER1_CH1_CNTRL1 </item>
//    <item> SFDITEM_REG__MDR_TIMER1_CH2_CNTRL1 </item>
//    <item> SFDITEM_REG__MDR_TIMER1_CH3_CNTRL1 </item>
//    <item> SFDITEM_REG__MDR_TIMER1_CH4_CNTRL1 </item>
//    <item> SFDITEM_REG__MDR_TIMER1_CH1_DTG </item>
//    <item> SFDITEM_REG__MDR_TIMER1_CH2_DTG </item>
//    <item> SFDITEM_REG__MDR_TIMER1_CH3_DTG </item>
//    <item> SFDITEM_REG__MDR_TIMER1_CH4_DTG </item>
//    <item> SFDITEM_REG__MDR_TIMER1_BRKETR_CNTRL </item>
//    <item> SFDITEM_REG__MDR_TIMER1_STATUS </item>
//    <item> SFDITEM_REG__MDR_TIMER1_IE </item>
//    <item> SFDITEM_REG__MDR_TIMER1_DMA_RE </item>
//    <item> SFDITEM_REG__MDR_TIMER1_CH1_CNTRL2 </item>
//    <item> SFDITEM_REG__MDR_TIMER1_CH2_CNTRL2 </item>
//    <item> SFDITEM_REG__MDR_TIMER1_CH3_CNTRL2 </item>
//    <item> SFDITEM_REG__MDR_TIMER1_CH4_CNTRL2 </item>
//    <item> SFDITEM_REG__MDR_TIMER1_CCR11 </item>
//  </view>
//  


// --------------------------  Register Item Address: MDR_TIMER2_CNT  -----------------------------
// SVD Line: 4012

unsigned int MDR_TIMER2_CNT __AT (0x40078000);



// -----------------------------  Field Item: MDR_TIMER2_CNT_CNT  ---------------------------------
// SVD Line: 4021

//  <item> SFDITEM_FIELD__MDR_TIMER2_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40078000) CNT </i>
//    <edit> 
//      <loc> ( (unsigned short)((MDR_TIMER2_CNT >> 0) & 0xFFFF), ((MDR_TIMER2_CNT = (MDR_TIMER2_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_TIMER2_CNT  ---------------------------------
// SVD Line: 4012

//  <rtree> SFDITEM_REG__MDR_TIMER2_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40078000) Timer Counter Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER2_CNT >> 0) & 0xFFFFFFFF), ((MDR_TIMER2_CNT = (MDR_TIMER2_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CNT_CNT </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_TIMER2_PSG  -----------------------------
// SVD Line: 4029

unsigned int MDR_TIMER2_PSG __AT (0x40078004);



// -----------------------------  Field Item: MDR_TIMER2_PSG_PSG  ---------------------------------
// SVD Line: 4038

//  <item> SFDITEM_FIELD__MDR_TIMER2_PSG_PSG
//    <name> PSG </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40078004) PSG </i>
//    <edit> 
//      <loc> ( (unsigned short)((MDR_TIMER2_PSG >> 0) & 0xFFFF), ((MDR_TIMER2_PSG = (MDR_TIMER2_PSG & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_TIMER2_PSG  ---------------------------------
// SVD Line: 4029

//  <rtree> SFDITEM_REG__MDR_TIMER2_PSG
//    <name> PSG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40078004) Timer Clock Prescaler Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER2_PSG >> 0) & 0xFFFFFFFF), ((MDR_TIMER2_PSG = (MDR_TIMER2_PSG & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER2_PSG_PSG </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_TIMER2_ARR  -----------------------------
// SVD Line: 4046

unsigned int MDR_TIMER2_ARR __AT (0x40078008);



// -----------------------------  Field Item: MDR_TIMER2_ARR_ARR  ---------------------------------
// SVD Line: 4055

//  <item> SFDITEM_FIELD__MDR_TIMER2_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40078008) ARR </i>
//    <edit> 
//      <loc> ( (unsigned short)((MDR_TIMER2_ARR >> 0) & 0xFFFF), ((MDR_TIMER2_ARR = (MDR_TIMER2_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_TIMER2_ARR  ---------------------------------
// SVD Line: 4046

//  <rtree> SFDITEM_REG__MDR_TIMER2_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40078008) Timer Auto-Reload Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER2_ARR >> 0) & 0xFFFFFFFF), ((MDR_TIMER2_ARR = (MDR_TIMER2_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER2_ARR_ARR </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_TIMER2_CNTRL  ----------------------------
// SVD Line: 4063

unsigned int MDR_TIMER2_CNTRL __AT (0x4007800C);



// ---------------------------  Field Item: MDR_TIMER2_CNTRL_CNT_EN  ------------------------------
// SVD Line: 4072

//  <item> SFDITEM_FIELD__MDR_TIMER2_CNTRL_CNT_EN
//    <name> CNT_EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4007800C) CNT_EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CNTRL ) </loc>
//      <o.0..0> CNT_EN
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_TIMER2_CNTRL_ARRB_EN  ------------------------------
// SVD Line: 4078

//  <item> SFDITEM_FIELD__MDR_TIMER2_CNTRL_ARRB_EN
//    <name> ARRB_EN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4007800C) ARRB_EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CNTRL ) </loc>
//      <o.1..1> ARRB_EN
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_TIMER2_CNTRL_WR_CMPL  ------------------------------
// SVD Line: 4084

//  <item> SFDITEM_FIELD__MDR_TIMER2_CNTRL_WR_CMPL
//    <name> WR_CMPL </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4007800C) WR_CMPL </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CNTRL ) </loc>
//      <o.2..2> WR_CMPL
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_TIMER2_CNTRL_DIR  --------------------------------
// SVD Line: 4090

//  <item> SFDITEM_FIELD__MDR_TIMER2_CNTRL_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4007800C) DIR </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CNTRL ) </loc>
//      <o.3..3> DIR
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_TIMER2_CNTRL_FDTS  -------------------------------
// SVD Line: 4096

//  <item> SFDITEM_FIELD__MDR_TIMER2_CNTRL_FDTS
//    <name> FDTS </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4007800C) FDTS </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CNTRL >> 4) & 0x3), ((MDR_TIMER2_CNTRL = (MDR_TIMER2_CNTRL & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: MDR_TIMER2_CNTRL_CNT_MODE  -----------------------------
// SVD Line: 4102

//  <item> SFDITEM_FIELD__MDR_TIMER2_CNTRL_CNT_MODE
//    <name> CNT_MODE </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x4007800C) CNT_MODE </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CNTRL >> 6) & 0x3), ((MDR_TIMER2_CNTRL = (MDR_TIMER2_CNTRL & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER2_CNTRL_EVENT_SEL  -----------------------------
// SVD Line: 4108

//  <item> SFDITEM_FIELD__MDR_TIMER2_CNTRL_EVENT_SEL
//    <name> EVENT_SEL </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x4007800C) EVENT_SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CNTRL >> 8) & 0xF), ((MDR_TIMER2_CNTRL = (MDR_TIMER2_CNTRL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: MDR_TIMER2_CNTRL  --------------------------------
// SVD Line: 4063

//  <rtree> SFDITEM_REG__MDR_TIMER2_CNTRL
//    <name> CNTRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4007800C) Timer Control Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER2_CNTRL >> 0) & 0xFFFFFFFF), ((MDR_TIMER2_CNTRL = (MDR_TIMER2_CNTRL & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CNTRL_CNT_EN </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CNTRL_ARRB_EN </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CNTRL_WR_CMPL </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CNTRL_DIR </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CNTRL_FDTS </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CNTRL_CNT_MODE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CNTRL_EVENT_SEL </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_TIMER2_CCR1  -----------------------------
// SVD Line: 4116

unsigned int MDR_TIMER2_CCR1 __AT (0x40078010);



// -----------------------------  Field Item: MDR_TIMER2_CCR1_CCR  --------------------------------
// SVD Line: 4125

//  <item> SFDITEM_FIELD__MDR_TIMER2_CCR1_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40078010) CCR </i>
//    <edit> 
//      <loc> ( (unsigned short)((MDR_TIMER2_CCR1 >> 0) & 0xFFFF), ((MDR_TIMER2_CCR1 = (MDR_TIMER2_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_TIMER2_CCR1  --------------------------------
// SVD Line: 4116

//  <rtree> SFDITEM_REG__MDR_TIMER2_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40078010) Timer Capture/Compare Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER2_CCR1 >> 0) & 0xFFFFFFFF), ((MDR_TIMER2_CCR1 = (MDR_TIMER2_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CCR1_CCR </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_TIMER2_CCR2  -----------------------------
// SVD Line: 4133

unsigned int MDR_TIMER2_CCR2 __AT (0x40078014);



// -----------------------------  Field Item: MDR_TIMER2_CCR2_CCR  --------------------------------
// SVD Line: 4125

//  <item> SFDITEM_FIELD__MDR_TIMER2_CCR2_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40078014) CCR </i>
//    <edit> 
//      <loc> ( (unsigned short)((MDR_TIMER2_CCR2 >> 0) & 0xFFFF), ((MDR_TIMER2_CCR2 = (MDR_TIMER2_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_TIMER2_CCR2  --------------------------------
// SVD Line: 4133

//  <rtree> SFDITEM_REG__MDR_TIMER2_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40078014) Timer Capture/Compare Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER2_CCR2 >> 0) & 0xFFFFFFFF), ((MDR_TIMER2_CCR2 = (MDR_TIMER2_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CCR2_CCR </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_TIMER2_CCR3  -----------------------------
// SVD Line: 4137

unsigned int MDR_TIMER2_CCR3 __AT (0x40078018);



// -----------------------------  Field Item: MDR_TIMER2_CCR3_CCR  --------------------------------
// SVD Line: 4125

//  <item> SFDITEM_FIELD__MDR_TIMER2_CCR3_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40078018) CCR </i>
//    <edit> 
//      <loc> ( (unsigned short)((MDR_TIMER2_CCR3 >> 0) & 0xFFFF), ((MDR_TIMER2_CCR3 = (MDR_TIMER2_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_TIMER2_CCR3  --------------------------------
// SVD Line: 4137

//  <rtree> SFDITEM_REG__MDR_TIMER2_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40078018) Timer Capture/Compare Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER2_CCR3 >> 0) & 0xFFFFFFFF), ((MDR_TIMER2_CCR3 = (MDR_TIMER2_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CCR3_CCR </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_TIMER2_CCR4  -----------------------------
// SVD Line: 4141

unsigned int MDR_TIMER2_CCR4 __AT (0x4007801C);



// -----------------------------  Field Item: MDR_TIMER2_CCR4_CCR  --------------------------------
// SVD Line: 4125

//  <item> SFDITEM_FIELD__MDR_TIMER2_CCR4_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4007801C) CCR </i>
//    <edit> 
//      <loc> ( (unsigned short)((MDR_TIMER2_CCR4 >> 0) & 0xFFFF), ((MDR_TIMER2_CCR4 = (MDR_TIMER2_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_TIMER2_CCR4  --------------------------------
// SVD Line: 4141

//  <rtree> SFDITEM_REG__MDR_TIMER2_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4007801C) Timer Capture/Compare Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER2_CCR4 >> 0) & 0xFFFFFFFF), ((MDR_TIMER2_CCR4 = (MDR_TIMER2_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CCR4_CCR </item>
//  </rtree>
//  


// -----------------------  Register Item Address: MDR_TIMER2_CH1_CNTRL  --------------------------
// SVD Line: 4145

unsigned int MDR_TIMER2_CH1_CNTRL __AT (0x40078020);



// -------------------------  Field Item: MDR_TIMER2_CH1_CNTRL_CHFLTR  ----------------------------
// SVD Line: 4154

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL_CHFLTR
//    <name> CHFLTR </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40078020) CHFLTR </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH1_CNTRL >> 0) & 0xF), ((MDR_TIMER2_CH1_CNTRL = (MDR_TIMER2_CH1_CNTRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER2_CH1_CNTRL_CHSEL  -----------------------------
// SVD Line: 4160

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL_CHSEL
//    <name> CHSEL </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40078020) CHSEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH1_CNTRL >> 4) & 0x3), ((MDR_TIMER2_CH1_CNTRL = (MDR_TIMER2_CH1_CNTRL & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER2_CH1_CNTRL_CHPSC  -----------------------------
// SVD Line: 4166

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL_CHPSC
//    <name> CHPSC </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40078020) CHPSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH1_CNTRL >> 6) & 0x3), ((MDR_TIMER2_CH1_CNTRL = (MDR_TIMER2_CH1_CNTRL & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: MDR_TIMER2_CH1_CNTRL_OCCE  -----------------------------
// SVD Line: 4172

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL_OCCE
//    <name> OCCE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40078020) OCCE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH1_CNTRL ) </loc>
//      <o.8..8> OCCE
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_TIMER2_CH1_CNTRL_OCCM  -----------------------------
// SVD Line: 4178

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL_OCCM
//    <name> OCCM </name>
//    <rw> 
//    <i> [Bits 11..9] RW (@ 0x40078020) OCCM </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH1_CNTRL >> 9) & 0x7), ((MDR_TIMER2_CH1_CNTRL = (MDR_TIMER2_CH1_CNTRL & ~(0x7UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER2_CH1_CNTRL_BRKEN  -----------------------------
// SVD Line: 4184

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL_BRKEN
//    <name> BRKEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40078020) BRKEN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH1_CNTRL ) </loc>
//      <o.12..12> BRKEN
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER2_CH1_CNTRL_ETREN  -----------------------------
// SVD Line: 4190

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL_ETREN
//    <name> ETREN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40078020) ETREN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH1_CNTRL ) </loc>
//      <o.13..13> ETREN
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER2_CH1_CNTRL_WR_CMPL  ----------------------------
// SVD Line: 4196

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL_WR_CMPL
//    <name> WR_CMPL </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40078020) WR_CMPL </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH1_CNTRL ) </loc>
//      <o.14..14> WR_CMPL
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER2_CH1_CNTRL_CAP_nPWM  ---------------------------
// SVD Line: 4202

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL_CAP_nPWM
//    <name> CAP_nPWM </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40078020) CAP_nPWM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH1_CNTRL ) </loc>
//      <o.15..15> CAP_nPWM
//    </check>
//  </item>
//  


// --------------------------  Register RTree: MDR_TIMER2_CH1_CNTRL  ------------------------------
// SVD Line: 4145

//  <rtree> SFDITEM_REG__MDR_TIMER2_CH1_CNTRL
//    <name> CH1_CNTRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40078020) Timer Channel Control Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER2_CH1_CNTRL >> 0) & 0xFFFFFFFF), ((MDR_TIMER2_CH1_CNTRL = (MDR_TIMER2_CH1_CNTRL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL_CHFLTR </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL_CHSEL </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL_CHPSC </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL_OCCE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL_OCCM </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL_BRKEN </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL_ETREN </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL_WR_CMPL </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL_CAP_nPWM </item>
//  </rtree>
//  


// -----------------------  Register Item Address: MDR_TIMER2_CH2_CNTRL  --------------------------
// SVD Line: 4210

unsigned int MDR_TIMER2_CH2_CNTRL __AT (0x40078024);



// -------------------------  Field Item: MDR_TIMER2_CH2_CNTRL_CHFLTR  ----------------------------
// SVD Line: 4154

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL_CHFLTR
//    <name> CHFLTR </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40078024) CHFLTR </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH2_CNTRL >> 0) & 0xF), ((MDR_TIMER2_CH2_CNTRL = (MDR_TIMER2_CH2_CNTRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER2_CH2_CNTRL_CHSEL  -----------------------------
// SVD Line: 4160

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL_CHSEL
//    <name> CHSEL </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40078024) CHSEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH2_CNTRL >> 4) & 0x3), ((MDR_TIMER2_CH2_CNTRL = (MDR_TIMER2_CH2_CNTRL & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER2_CH2_CNTRL_CHPSC  -----------------------------
// SVD Line: 4166

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL_CHPSC
//    <name> CHPSC </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40078024) CHPSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH2_CNTRL >> 6) & 0x3), ((MDR_TIMER2_CH2_CNTRL = (MDR_TIMER2_CH2_CNTRL & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: MDR_TIMER2_CH2_CNTRL_OCCE  -----------------------------
// SVD Line: 4172

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL_OCCE
//    <name> OCCE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40078024) OCCE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH2_CNTRL ) </loc>
//      <o.8..8> OCCE
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_TIMER2_CH2_CNTRL_OCCM  -----------------------------
// SVD Line: 4178

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL_OCCM
//    <name> OCCM </name>
//    <rw> 
//    <i> [Bits 11..9] RW (@ 0x40078024) OCCM </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH2_CNTRL >> 9) & 0x7), ((MDR_TIMER2_CH2_CNTRL = (MDR_TIMER2_CH2_CNTRL & ~(0x7UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER2_CH2_CNTRL_BRKEN  -----------------------------
// SVD Line: 4184

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL_BRKEN
//    <name> BRKEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40078024) BRKEN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH2_CNTRL ) </loc>
//      <o.12..12> BRKEN
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER2_CH2_CNTRL_ETREN  -----------------------------
// SVD Line: 4190

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL_ETREN
//    <name> ETREN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40078024) ETREN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH2_CNTRL ) </loc>
//      <o.13..13> ETREN
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER2_CH2_CNTRL_WR_CMPL  ----------------------------
// SVD Line: 4196

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL_WR_CMPL
//    <name> WR_CMPL </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40078024) WR_CMPL </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH2_CNTRL ) </loc>
//      <o.14..14> WR_CMPL
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER2_CH2_CNTRL_CAP_nPWM  ---------------------------
// SVD Line: 4202

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL_CAP_nPWM
//    <name> CAP_nPWM </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40078024) CAP_nPWM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH2_CNTRL ) </loc>
//      <o.15..15> CAP_nPWM
//    </check>
//  </item>
//  


// --------------------------  Register RTree: MDR_TIMER2_CH2_CNTRL  ------------------------------
// SVD Line: 4210

//  <rtree> SFDITEM_REG__MDR_TIMER2_CH2_CNTRL
//    <name> CH2_CNTRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40078024) Timer Channel Control Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER2_CH2_CNTRL >> 0) & 0xFFFFFFFF), ((MDR_TIMER2_CH2_CNTRL = (MDR_TIMER2_CH2_CNTRL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL_CHFLTR </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL_CHSEL </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL_CHPSC </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL_OCCE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL_OCCM </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL_BRKEN </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL_ETREN </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL_WR_CMPL </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL_CAP_nPWM </item>
//  </rtree>
//  


// -----------------------  Register Item Address: MDR_TIMER2_CH3_CNTRL  --------------------------
// SVD Line: 4214

unsigned int MDR_TIMER2_CH3_CNTRL __AT (0x40078028);



// -------------------------  Field Item: MDR_TIMER2_CH3_CNTRL_CHFLTR  ----------------------------
// SVD Line: 4154

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL_CHFLTR
//    <name> CHFLTR </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40078028) CHFLTR </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH3_CNTRL >> 0) & 0xF), ((MDR_TIMER2_CH3_CNTRL = (MDR_TIMER2_CH3_CNTRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER2_CH3_CNTRL_CHSEL  -----------------------------
// SVD Line: 4160

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL_CHSEL
//    <name> CHSEL </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40078028) CHSEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH3_CNTRL >> 4) & 0x3), ((MDR_TIMER2_CH3_CNTRL = (MDR_TIMER2_CH3_CNTRL & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER2_CH3_CNTRL_CHPSC  -----------------------------
// SVD Line: 4166

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL_CHPSC
//    <name> CHPSC </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40078028) CHPSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH3_CNTRL >> 6) & 0x3), ((MDR_TIMER2_CH3_CNTRL = (MDR_TIMER2_CH3_CNTRL & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: MDR_TIMER2_CH3_CNTRL_OCCE  -----------------------------
// SVD Line: 4172

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL_OCCE
//    <name> OCCE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40078028) OCCE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH3_CNTRL ) </loc>
//      <o.8..8> OCCE
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_TIMER2_CH3_CNTRL_OCCM  -----------------------------
// SVD Line: 4178

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL_OCCM
//    <name> OCCM </name>
//    <rw> 
//    <i> [Bits 11..9] RW (@ 0x40078028) OCCM </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH3_CNTRL >> 9) & 0x7), ((MDR_TIMER2_CH3_CNTRL = (MDR_TIMER2_CH3_CNTRL & ~(0x7UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER2_CH3_CNTRL_BRKEN  -----------------------------
// SVD Line: 4184

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL_BRKEN
//    <name> BRKEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40078028) BRKEN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH3_CNTRL ) </loc>
//      <o.12..12> BRKEN
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER2_CH3_CNTRL_ETREN  -----------------------------
// SVD Line: 4190

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL_ETREN
//    <name> ETREN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40078028) ETREN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH3_CNTRL ) </loc>
//      <o.13..13> ETREN
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER2_CH3_CNTRL_WR_CMPL  ----------------------------
// SVD Line: 4196

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL_WR_CMPL
//    <name> WR_CMPL </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40078028) WR_CMPL </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH3_CNTRL ) </loc>
//      <o.14..14> WR_CMPL
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER2_CH3_CNTRL_CAP_nPWM  ---------------------------
// SVD Line: 4202

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL_CAP_nPWM
//    <name> CAP_nPWM </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40078028) CAP_nPWM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH3_CNTRL ) </loc>
//      <o.15..15> CAP_nPWM
//    </check>
//  </item>
//  


// --------------------------  Register RTree: MDR_TIMER2_CH3_CNTRL  ------------------------------
// SVD Line: 4214

//  <rtree> SFDITEM_REG__MDR_TIMER2_CH3_CNTRL
//    <name> CH3_CNTRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40078028) Timer Channel Control Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER2_CH3_CNTRL >> 0) & 0xFFFFFFFF), ((MDR_TIMER2_CH3_CNTRL = (MDR_TIMER2_CH3_CNTRL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL_CHFLTR </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL_CHSEL </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL_CHPSC </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL_OCCE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL_OCCM </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL_BRKEN </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL_ETREN </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL_WR_CMPL </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL_CAP_nPWM </item>
//  </rtree>
//  


// -----------------------  Register Item Address: MDR_TIMER2_CH4_CNTRL  --------------------------
// SVD Line: 4218

unsigned int MDR_TIMER2_CH4_CNTRL __AT (0x4007802C);



// -------------------------  Field Item: MDR_TIMER2_CH4_CNTRL_CHFLTR  ----------------------------
// SVD Line: 4154

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL_CHFLTR
//    <name> CHFLTR </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4007802C) CHFLTR </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH4_CNTRL >> 0) & 0xF), ((MDR_TIMER2_CH4_CNTRL = (MDR_TIMER2_CH4_CNTRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER2_CH4_CNTRL_CHSEL  -----------------------------
// SVD Line: 4160

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL_CHSEL
//    <name> CHSEL </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4007802C) CHSEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH4_CNTRL >> 4) & 0x3), ((MDR_TIMER2_CH4_CNTRL = (MDR_TIMER2_CH4_CNTRL & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER2_CH4_CNTRL_CHPSC  -----------------------------
// SVD Line: 4166

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL_CHPSC
//    <name> CHPSC </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x4007802C) CHPSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH4_CNTRL >> 6) & 0x3), ((MDR_TIMER2_CH4_CNTRL = (MDR_TIMER2_CH4_CNTRL & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: MDR_TIMER2_CH4_CNTRL_OCCE  -----------------------------
// SVD Line: 4172

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL_OCCE
//    <name> OCCE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4007802C) OCCE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH4_CNTRL ) </loc>
//      <o.8..8> OCCE
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_TIMER2_CH4_CNTRL_OCCM  -----------------------------
// SVD Line: 4178

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL_OCCM
//    <name> OCCM </name>
//    <rw> 
//    <i> [Bits 11..9] RW (@ 0x4007802C) OCCM </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH4_CNTRL >> 9) & 0x7), ((MDR_TIMER2_CH4_CNTRL = (MDR_TIMER2_CH4_CNTRL & ~(0x7UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER2_CH4_CNTRL_BRKEN  -----------------------------
// SVD Line: 4184

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL_BRKEN
//    <name> BRKEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4007802C) BRKEN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH4_CNTRL ) </loc>
//      <o.12..12> BRKEN
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER2_CH4_CNTRL_ETREN  -----------------------------
// SVD Line: 4190

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL_ETREN
//    <name> ETREN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4007802C) ETREN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH4_CNTRL ) </loc>
//      <o.13..13> ETREN
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER2_CH4_CNTRL_WR_CMPL  ----------------------------
// SVD Line: 4196

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL_WR_CMPL
//    <name> WR_CMPL </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4007802C) WR_CMPL </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH4_CNTRL ) </loc>
//      <o.14..14> WR_CMPL
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER2_CH4_CNTRL_CAP_nPWM  ---------------------------
// SVD Line: 4202

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL_CAP_nPWM
//    <name> CAP_nPWM </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4007802C) CAP_nPWM </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH4_CNTRL ) </loc>
//      <o.15..15> CAP_nPWM
//    </check>
//  </item>
//  


// --------------------------  Register RTree: MDR_TIMER2_CH4_CNTRL  ------------------------------
// SVD Line: 4218

//  <rtree> SFDITEM_REG__MDR_TIMER2_CH4_CNTRL
//    <name> CH4_CNTRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4007802C) Timer Channel Control Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER2_CH4_CNTRL >> 0) & 0xFFFFFFFF), ((MDR_TIMER2_CH4_CNTRL = (MDR_TIMER2_CH4_CNTRL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL_CHFLTR </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL_CHSEL </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL_CHPSC </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL_OCCE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL_OCCM </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL_BRKEN </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL_ETREN </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL_WR_CMPL </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL_CAP_nPWM </item>
//  </rtree>
//  


// ----------------------  Register Item Address: MDR_TIMER2_CH1_CNTRL1  --------------------------
// SVD Line: 4222

unsigned int MDR_TIMER2_CH1_CNTRL1 __AT (0x40078030);



// -------------------------  Field Item: MDR_TIMER2_CH1_CNTRL1_SELOE  ----------------------------
// SVD Line: 4231

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL1_SELOE
//    <name> SELOE </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40078030) SELOE </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH1_CNTRL1 >> 0) & 0x3), ((MDR_TIMER2_CH1_CNTRL1 = (MDR_TIMER2_CH1_CNTRL1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER2_CH1_CNTRL1_SELO  -----------------------------
// SVD Line: 4237

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL1_SELO
//    <name> SELO </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40078030) SELO </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH1_CNTRL1 >> 2) & 0x3), ((MDR_TIMER2_CH1_CNTRL1 = (MDR_TIMER2_CH1_CNTRL1 & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: MDR_TIMER2_CH1_CNTRL1_INV  -----------------------------
// SVD Line: 4243

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL1_INV
//    <name> INV </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40078030) INV </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH1_CNTRL1 ) </loc>
//      <o.4..4> INV
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER2_CH1_CNTRL1_NSELOE  ----------------------------
// SVD Line: 4249

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL1_NSELOE
//    <name> NSELOE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40078030) NSELOE </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH1_CNTRL1 >> 8) & 0x3), ((MDR_TIMER2_CH1_CNTRL1 = (MDR_TIMER2_CH1_CNTRL1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER2_CH1_CNTRL1_NSELO  ----------------------------
// SVD Line: 4255

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL1_NSELO
//    <name> NSELO </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40078030) NSELO </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH1_CNTRL1 >> 10) & 0x3), ((MDR_TIMER2_CH1_CNTRL1 = (MDR_TIMER2_CH1_CNTRL1 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER2_CH1_CNTRL1_NINV  -----------------------------
// SVD Line: 4261

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL1_NINV
//    <name> NINV </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40078030) NINV </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH1_CNTRL1 ) </loc>
//      <o.12..12> NINV
//    </check>
//  </item>
//  


// --------------------------  Register RTree: MDR_TIMER2_CH1_CNTRL1  -----------------------------
// SVD Line: 4222

//  <rtree> SFDITEM_REG__MDR_TIMER2_CH1_CNTRL1
//    <name> CH1_CNTRL1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40078030) Timer Channel Control1 Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER2_CH1_CNTRL1 >> 0) & 0xFFFFFFFF), ((MDR_TIMER2_CH1_CNTRL1 = (MDR_TIMER2_CH1_CNTRL1 & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL1_SELOE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL1_SELO </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL1_INV </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL1_NSELOE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL1_NSELO </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL1_NINV </item>
//  </rtree>
//  


// ----------------------  Register Item Address: MDR_TIMER2_CH2_CNTRL1  --------------------------
// SVD Line: 4269

unsigned int MDR_TIMER2_CH2_CNTRL1 __AT (0x40078034);



// -------------------------  Field Item: MDR_TIMER2_CH2_CNTRL1_SELOE  ----------------------------
// SVD Line: 4231

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL1_SELOE
//    <name> SELOE </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40078034) SELOE </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH2_CNTRL1 >> 0) & 0x3), ((MDR_TIMER2_CH2_CNTRL1 = (MDR_TIMER2_CH2_CNTRL1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER2_CH2_CNTRL1_SELO  -----------------------------
// SVD Line: 4237

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL1_SELO
//    <name> SELO </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40078034) SELO </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH2_CNTRL1 >> 2) & 0x3), ((MDR_TIMER2_CH2_CNTRL1 = (MDR_TIMER2_CH2_CNTRL1 & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: MDR_TIMER2_CH2_CNTRL1_INV  -----------------------------
// SVD Line: 4243

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL1_INV
//    <name> INV </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40078034) INV </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH2_CNTRL1 ) </loc>
//      <o.4..4> INV
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER2_CH2_CNTRL1_NSELOE  ----------------------------
// SVD Line: 4249

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL1_NSELOE
//    <name> NSELOE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40078034) NSELOE </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH2_CNTRL1 >> 8) & 0x3), ((MDR_TIMER2_CH2_CNTRL1 = (MDR_TIMER2_CH2_CNTRL1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER2_CH2_CNTRL1_NSELO  ----------------------------
// SVD Line: 4255

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL1_NSELO
//    <name> NSELO </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40078034) NSELO </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH2_CNTRL1 >> 10) & 0x3), ((MDR_TIMER2_CH2_CNTRL1 = (MDR_TIMER2_CH2_CNTRL1 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER2_CH2_CNTRL1_NINV  -----------------------------
// SVD Line: 4261

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL1_NINV
//    <name> NINV </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40078034) NINV </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH2_CNTRL1 ) </loc>
//      <o.12..12> NINV
//    </check>
//  </item>
//  


// --------------------------  Register RTree: MDR_TIMER2_CH2_CNTRL1  -----------------------------
// SVD Line: 4269

//  <rtree> SFDITEM_REG__MDR_TIMER2_CH2_CNTRL1
//    <name> CH2_CNTRL1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40078034) Timer Channel Control1 Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER2_CH2_CNTRL1 >> 0) & 0xFFFFFFFF), ((MDR_TIMER2_CH2_CNTRL1 = (MDR_TIMER2_CH2_CNTRL1 & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL1_SELOE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL1_SELO </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL1_INV </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL1_NSELOE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL1_NSELO </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL1_NINV </item>
//  </rtree>
//  


// ----------------------  Register Item Address: MDR_TIMER2_CH3_CNTRL1  --------------------------
// SVD Line: 4273

unsigned int MDR_TIMER2_CH3_CNTRL1 __AT (0x40078038);



// -------------------------  Field Item: MDR_TIMER2_CH3_CNTRL1_SELOE  ----------------------------
// SVD Line: 4231

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL1_SELOE
//    <name> SELOE </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40078038) SELOE </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH3_CNTRL1 >> 0) & 0x3), ((MDR_TIMER2_CH3_CNTRL1 = (MDR_TIMER2_CH3_CNTRL1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER2_CH3_CNTRL1_SELO  -----------------------------
// SVD Line: 4237

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL1_SELO
//    <name> SELO </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40078038) SELO </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH3_CNTRL1 >> 2) & 0x3), ((MDR_TIMER2_CH3_CNTRL1 = (MDR_TIMER2_CH3_CNTRL1 & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: MDR_TIMER2_CH3_CNTRL1_INV  -----------------------------
// SVD Line: 4243

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL1_INV
//    <name> INV </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40078038) INV </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH3_CNTRL1 ) </loc>
//      <o.4..4> INV
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER2_CH3_CNTRL1_NSELOE  ----------------------------
// SVD Line: 4249

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL1_NSELOE
//    <name> NSELOE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40078038) NSELOE </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH3_CNTRL1 >> 8) & 0x3), ((MDR_TIMER2_CH3_CNTRL1 = (MDR_TIMER2_CH3_CNTRL1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER2_CH3_CNTRL1_NSELO  ----------------------------
// SVD Line: 4255

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL1_NSELO
//    <name> NSELO </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40078038) NSELO </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH3_CNTRL1 >> 10) & 0x3), ((MDR_TIMER2_CH3_CNTRL1 = (MDR_TIMER2_CH3_CNTRL1 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER2_CH3_CNTRL1_NINV  -----------------------------
// SVD Line: 4261

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL1_NINV
//    <name> NINV </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40078038) NINV </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH3_CNTRL1 ) </loc>
//      <o.12..12> NINV
//    </check>
//  </item>
//  


// --------------------------  Register RTree: MDR_TIMER2_CH3_CNTRL1  -----------------------------
// SVD Line: 4273

//  <rtree> SFDITEM_REG__MDR_TIMER2_CH3_CNTRL1
//    <name> CH3_CNTRL1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40078038) Timer Channel Control1 Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER2_CH3_CNTRL1 >> 0) & 0xFFFFFFFF), ((MDR_TIMER2_CH3_CNTRL1 = (MDR_TIMER2_CH3_CNTRL1 & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL1_SELOE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL1_SELO </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL1_INV </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL1_NSELOE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL1_NSELO </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL1_NINV </item>
//  </rtree>
//  


// ----------------------  Register Item Address: MDR_TIMER2_CH4_CNTRL1  --------------------------
// SVD Line: 4277

unsigned int MDR_TIMER2_CH4_CNTRL1 __AT (0x4007803C);



// -------------------------  Field Item: MDR_TIMER2_CH4_CNTRL1_SELOE  ----------------------------
// SVD Line: 4231

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL1_SELOE
//    <name> SELOE </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4007803C) SELOE </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH4_CNTRL1 >> 0) & 0x3), ((MDR_TIMER2_CH4_CNTRL1 = (MDR_TIMER2_CH4_CNTRL1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER2_CH4_CNTRL1_SELO  -----------------------------
// SVD Line: 4237

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL1_SELO
//    <name> SELO </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4007803C) SELO </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH4_CNTRL1 >> 2) & 0x3), ((MDR_TIMER2_CH4_CNTRL1 = (MDR_TIMER2_CH4_CNTRL1 & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: MDR_TIMER2_CH4_CNTRL1_INV  -----------------------------
// SVD Line: 4243

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL1_INV
//    <name> INV </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4007803C) INV </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH4_CNTRL1 ) </loc>
//      <o.4..4> INV
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER2_CH4_CNTRL1_NSELOE  ----------------------------
// SVD Line: 4249

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL1_NSELOE
//    <name> NSELOE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4007803C) NSELOE </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH4_CNTRL1 >> 8) & 0x3), ((MDR_TIMER2_CH4_CNTRL1 = (MDR_TIMER2_CH4_CNTRL1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER2_CH4_CNTRL1_NSELO  ----------------------------
// SVD Line: 4255

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL1_NSELO
//    <name> NSELO </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4007803C) NSELO </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH4_CNTRL1 >> 10) & 0x3), ((MDR_TIMER2_CH4_CNTRL1 = (MDR_TIMER2_CH4_CNTRL1 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER2_CH4_CNTRL1_NINV  -----------------------------
// SVD Line: 4261

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL1_NINV
//    <name> NINV </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4007803C) NINV </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH4_CNTRL1 ) </loc>
//      <o.12..12> NINV
//    </check>
//  </item>
//  


// --------------------------  Register RTree: MDR_TIMER2_CH4_CNTRL1  -----------------------------
// SVD Line: 4277

//  <rtree> SFDITEM_REG__MDR_TIMER2_CH4_CNTRL1
//    <name> CH4_CNTRL1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4007803C) Timer Channel Control1 Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER2_CH4_CNTRL1 >> 0) & 0xFFFFFFFF), ((MDR_TIMER2_CH4_CNTRL1 = (MDR_TIMER2_CH4_CNTRL1 & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL1_SELOE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL1_SELO </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL1_INV </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL1_NSELOE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL1_NSELO </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL1_NINV </item>
//  </rtree>
//  


// ------------------------  Register Item Address: MDR_TIMER2_CH1_DTG  ---------------------------
// SVD Line: 4281

unsigned int MDR_TIMER2_CH1_DTG __AT (0x40078040);



// ---------------------------  Field Item: MDR_TIMER2_CH1_DTG_DTGx  ------------------------------
// SVD Line: 4290

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH1_DTG_DTGx
//    <name> DTGx </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40078040) DTGx </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH1_DTG >> 0) & 0xF), ((MDR_TIMER2_CH1_DTG = (MDR_TIMER2_CH1_DTG & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: MDR_TIMER2_CH1_DTG_EDTS  ------------------------------
// SVD Line: 4296

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH1_DTG_EDTS
//    <name> EDTS </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40078040) EDTS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH1_DTG ) </loc>
//      <o.4..4> EDTS
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_TIMER2_CH1_DTG_DTG  -------------------------------
// SVD Line: 4302

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH1_DTG_DTG
//    <name> DTG </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40078040) DTG </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH1_DTG >> 8) & 0xFF), ((MDR_TIMER2_CH1_DTG = (MDR_TIMER2_CH1_DTG & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Register RTree: MDR_TIMER2_CH1_DTG  -------------------------------
// SVD Line: 4281

//  <rtree> SFDITEM_REG__MDR_TIMER2_CH1_DTG
//    <name> CH1_DTG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40078040) Timer Channel DTG Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER2_CH1_DTG >> 0) & 0xFFFFFFFF), ((MDR_TIMER2_CH1_DTG = (MDR_TIMER2_CH1_DTG & ~(0xFF1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH1_DTG_DTGx </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH1_DTG_EDTS </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH1_DTG_DTG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: MDR_TIMER2_CH2_DTG  ---------------------------
// SVD Line: 4310

unsigned int MDR_TIMER2_CH2_DTG __AT (0x40078044);



// ---------------------------  Field Item: MDR_TIMER2_CH2_DTG_DTGx  ------------------------------
// SVD Line: 4290

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH2_DTG_DTGx
//    <name> DTGx </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40078044) DTGx </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH2_DTG >> 0) & 0xF), ((MDR_TIMER2_CH2_DTG = (MDR_TIMER2_CH2_DTG & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: MDR_TIMER2_CH2_DTG_EDTS  ------------------------------
// SVD Line: 4296

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH2_DTG_EDTS
//    <name> EDTS </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40078044) EDTS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH2_DTG ) </loc>
//      <o.4..4> EDTS
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_TIMER2_CH2_DTG_DTG  -------------------------------
// SVD Line: 4302

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH2_DTG_DTG
//    <name> DTG </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40078044) DTG </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH2_DTG >> 8) & 0xFF), ((MDR_TIMER2_CH2_DTG = (MDR_TIMER2_CH2_DTG & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Register RTree: MDR_TIMER2_CH2_DTG  -------------------------------
// SVD Line: 4310

//  <rtree> SFDITEM_REG__MDR_TIMER2_CH2_DTG
//    <name> CH2_DTG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40078044) Timer Channel DTG Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER2_CH2_DTG >> 0) & 0xFFFFFFFF), ((MDR_TIMER2_CH2_DTG = (MDR_TIMER2_CH2_DTG & ~(0xFF1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH2_DTG_DTGx </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH2_DTG_EDTS </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH2_DTG_DTG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: MDR_TIMER2_CH3_DTG  ---------------------------
// SVD Line: 4314

unsigned int MDR_TIMER2_CH3_DTG __AT (0x40078048);



// ---------------------------  Field Item: MDR_TIMER2_CH3_DTG_DTGx  ------------------------------
// SVD Line: 4290

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH3_DTG_DTGx
//    <name> DTGx </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40078048) DTGx </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH3_DTG >> 0) & 0xF), ((MDR_TIMER2_CH3_DTG = (MDR_TIMER2_CH3_DTG & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: MDR_TIMER2_CH3_DTG_EDTS  ------------------------------
// SVD Line: 4296

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH3_DTG_EDTS
//    <name> EDTS </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40078048) EDTS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH3_DTG ) </loc>
//      <o.4..4> EDTS
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_TIMER2_CH3_DTG_DTG  -------------------------------
// SVD Line: 4302

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH3_DTG_DTG
//    <name> DTG </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40078048) DTG </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH3_DTG >> 8) & 0xFF), ((MDR_TIMER2_CH3_DTG = (MDR_TIMER2_CH3_DTG & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Register RTree: MDR_TIMER2_CH3_DTG  -------------------------------
// SVD Line: 4314

//  <rtree> SFDITEM_REG__MDR_TIMER2_CH3_DTG
//    <name> CH3_DTG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40078048) Timer Channel DTG Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER2_CH3_DTG >> 0) & 0xFFFFFFFF), ((MDR_TIMER2_CH3_DTG = (MDR_TIMER2_CH3_DTG & ~(0xFF1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH3_DTG_DTGx </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH3_DTG_EDTS </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH3_DTG_DTG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: MDR_TIMER2_CH4_DTG  ---------------------------
// SVD Line: 4318

unsigned int MDR_TIMER2_CH4_DTG __AT (0x4007804C);



// ---------------------------  Field Item: MDR_TIMER2_CH4_DTG_DTGx  ------------------------------
// SVD Line: 4290

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH4_DTG_DTGx
//    <name> DTGx </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4007804C) DTGx </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH4_DTG >> 0) & 0xF), ((MDR_TIMER2_CH4_DTG = (MDR_TIMER2_CH4_DTG & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: MDR_TIMER2_CH4_DTG_EDTS  ------------------------------
// SVD Line: 4296

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH4_DTG_EDTS
//    <name> EDTS </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4007804C) EDTS </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH4_DTG ) </loc>
//      <o.4..4> EDTS
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_TIMER2_CH4_DTG_DTG  -------------------------------
// SVD Line: 4302

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH4_DTG_DTG
//    <name> DTG </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x4007804C) DTG </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH4_DTG >> 8) & 0xFF), ((MDR_TIMER2_CH4_DTG = (MDR_TIMER2_CH4_DTG & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Register RTree: MDR_TIMER2_CH4_DTG  -------------------------------
// SVD Line: 4318

//  <rtree> SFDITEM_REG__MDR_TIMER2_CH4_DTG
//    <name> CH4_DTG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4007804C) Timer Channel DTG Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER2_CH4_DTG >> 0) & 0xFFFFFFFF), ((MDR_TIMER2_CH4_DTG = (MDR_TIMER2_CH4_DTG & ~(0xFF1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH4_DTG_DTGx </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH4_DTG_EDTS </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH4_DTG_DTG </item>
//  </rtree>
//  


// ---------------------  Register Item Address: MDR_TIMER2_BRKETR_CNTRL  -------------------------
// SVD Line: 4322

unsigned int MDR_TIMER2_BRKETR_CNTRL __AT (0x40078050);



// -----------------------  Field Item: MDR_TIMER2_BRKETR_CNTRL_BRK_INV  --------------------------
// SVD Line: 4331

//  <item> SFDITEM_FIELD__MDR_TIMER2_BRKETR_CNTRL_BRK_INV
//    <name> BRK_INV </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40078050) BRK_INV </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_BRKETR_CNTRL ) </loc>
//      <o.0..0> BRK_INV
//    </check>
//  </item>
//  


// -----------------------  Field Item: MDR_TIMER2_BRKETR_CNTRL_ETR_INV  --------------------------
// SVD Line: 4337

//  <item> SFDITEM_FIELD__MDR_TIMER2_BRKETR_CNTRL_ETR_INV
//    <name> ETR_INV </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40078050) ETR_INV </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_BRKETR_CNTRL ) </loc>
//      <o.1..1> ETR_INV
//    </check>
//  </item>
//  


// -----------------------  Field Item: MDR_TIMER2_BRKETR_CNTRL_ETR_PSC  --------------------------
// SVD Line: 4343

//  <item> SFDITEM_FIELD__MDR_TIMER2_BRKETR_CNTRL_ETR_PSC
//    <name> ETR_PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40078050) ETR_PSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_BRKETR_CNTRL >> 2) & 0x3), ((MDR_TIMER2_BRKETR_CNTRL = (MDR_TIMER2_BRKETR_CNTRL & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------  Field Item: MDR_TIMER2_BRKETR_CNTRL_ETR_FILTER  -------------------------
// SVD Line: 4349

//  <item> SFDITEM_FIELD__MDR_TIMER2_BRKETR_CNTRL_ETR_FILTER
//    <name> ETR_FILTER </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40078050) ETR_FILTER </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_BRKETR_CNTRL >> 4) & 0xF), ((MDR_TIMER2_BRKETR_CNTRL = (MDR_TIMER2_BRKETR_CNTRL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Register RTree: MDR_TIMER2_BRKETR_CNTRL  ----------------------------
// SVD Line: 4322

//  <rtree> SFDITEM_REG__MDR_TIMER2_BRKETR_CNTRL
//    <name> BRKETR_CNTRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40078050) Timer BRK/ETR Control Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER2_BRKETR_CNTRL >> 0) & 0xFFFFFFFF), ((MDR_TIMER2_BRKETR_CNTRL = (MDR_TIMER2_BRKETR_CNTRL & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER2_BRKETR_CNTRL_BRK_INV </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_BRKETR_CNTRL_ETR_INV </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_BRKETR_CNTRL_ETR_PSC </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_BRKETR_CNTRL_ETR_FILTER </item>
//  </rtree>
//  


// ------------------------  Register Item Address: MDR_TIMER2_STATUS  ----------------------------
// SVD Line: 4357

unsigned int MDR_TIMER2_STATUS __AT (0x40078054);



// ----------------------  Field Item: MDR_TIMER2_STATUS_CNT_ZERO_EVENT  --------------------------
// SVD Line: 4366

//  <item> SFDITEM_FIELD__MDR_TIMER2_STATUS_CNT_ZERO_EVENT
//    <name> CNT_ZERO_EVENT </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40078054) CNT_ZERO_EVENT </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_STATUS ) </loc>
//      <o.0..0> CNT_ZERO_EVENT
//    </check>
//  </item>
//  


// -----------------------  Field Item: MDR_TIMER2_STATUS_CNT_ARR_EVENT  --------------------------
// SVD Line: 4372

//  <item> SFDITEM_FIELD__MDR_TIMER2_STATUS_CNT_ARR_EVENT
//    <name> CNT_ARR_EVENT </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40078054) CNT_ARR_EVENT </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_STATUS ) </loc>
//      <o.1..1> CNT_ARR_EVENT
//    </check>
//  </item>
//  


// -----------------------  Field Item: MDR_TIMER2_STATUS_ETR_RE_EVENT  ---------------------------
// SVD Line: 4378

//  <item> SFDITEM_FIELD__MDR_TIMER2_STATUS_ETR_RE_EVENT
//    <name> ETR_RE_EVENT </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40078054) ETR_RE_EVENT </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_STATUS ) </loc>
//      <o.2..2> ETR_RE_EVENT
//    </check>
//  </item>
//  


// -----------------------  Field Item: MDR_TIMER2_STATUS_ETR_FE_EVENT  ---------------------------
// SVD Line: 4384

//  <item> SFDITEM_FIELD__MDR_TIMER2_STATUS_ETR_FE_EVENT
//    <name> ETR_FE_EVENT </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40078054) ETR_FE_EVENT </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_STATUS ) </loc>
//      <o.3..3> ETR_FE_EVENT
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER2_STATUS_BRK_EVENT  ----------------------------
// SVD Line: 4390

//  <item> SFDITEM_FIELD__MDR_TIMER2_STATUS_BRK_EVENT
//    <name> BRK_EVENT </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40078054) BRK_EVENT </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_STATUS ) </loc>
//      <o.4..4> BRK_EVENT
//    </check>
//  </item>
//  


// -----------------------  Field Item: MDR_TIMER2_STATUS_CCR_CAP_EVENT  --------------------------
// SVD Line: 4396

//  <item> SFDITEM_FIELD__MDR_TIMER2_STATUS_CCR_CAP_EVENT
//    <name> CCR_CAP_EVENT </name>
//    <rw> 
//    <i> [Bits 8..5] RW (@ 0x40078054) CCR_CAP_EVENT </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_STATUS >> 5) & 0xF), ((MDR_TIMER2_STATUS = (MDR_TIMER2_STATUS & ~(0xFUL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------  Field Item: MDR_TIMER2_STATUS_CCR_REF_EVENT  --------------------------
// SVD Line: 4402

//  <item> SFDITEM_FIELD__MDR_TIMER2_STATUS_CCR_REF_EVENT
//    <name> CCR_REF_EVENT </name>
//    <rw> 
//    <i> [Bits 12..9] RW (@ 0x40078054) CCR_REF_EVENT </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_STATUS >> 9) & 0xF), ((MDR_TIMER2_STATUS = (MDR_TIMER2_STATUS & ~(0xFUL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------  Field Item: MDR_TIMER2_STATUS_CCR1_CAP_EVENT  --------------------------
// SVD Line: 4408

//  <item> SFDITEM_FIELD__MDR_TIMER2_STATUS_CCR1_CAP_EVENT
//    <name> CCR1_CAP_EVENT </name>
//    <rw> 
//    <i> [Bits 16..13] RW (@ 0x40078054) CCR1_CAP_EVENT </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_STATUS >> 13) & 0xF), ((MDR_TIMER2_STATUS = (MDR_TIMER2_STATUS & ~(0xFUL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: MDR_TIMER2_STATUS  -------------------------------
// SVD Line: 4357

//  <rtree> SFDITEM_REG__MDR_TIMER2_STATUS
//    <name> STATUS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40078054) Timer Status Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER2_STATUS >> 0) & 0xFFFFFFFF), ((MDR_TIMER2_STATUS = (MDR_TIMER2_STATUS & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER2_STATUS_CNT_ZERO_EVENT </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_STATUS_CNT_ARR_EVENT </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_STATUS_ETR_RE_EVENT </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_STATUS_ETR_FE_EVENT </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_STATUS_BRK_EVENT </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_STATUS_CCR_CAP_EVENT </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_STATUS_CCR_REF_EVENT </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_STATUS_CCR1_CAP_EVENT </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_TIMER2_IE  ------------------------------
// SVD Line: 4416

unsigned int MDR_TIMER2_IE __AT (0x40078058);



// -----------------------  Field Item: MDR_TIMER2_IE_CNT_ZERO_EVENT_IE  --------------------------
// SVD Line: 4425

//  <item> SFDITEM_FIELD__MDR_TIMER2_IE_CNT_ZERO_EVENT_IE
//    <name> CNT_ZERO_EVENT_IE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40078058) CNT_ZERO_EVENT_IE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_IE ) </loc>
//      <o.0..0> CNT_ZERO_EVENT_IE
//    </check>
//  </item>
//  


// -----------------------  Field Item: MDR_TIMER2_IE_CNT_ARR_EVENT_IE  ---------------------------
// SVD Line: 4431

//  <item> SFDITEM_FIELD__MDR_TIMER2_IE_CNT_ARR_EVENT_IE
//    <name> CNT_ARR_EVENT_IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40078058) CNT_ARR_EVENT_IE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_IE ) </loc>
//      <o.1..1> CNT_ARR_EVENT_IE
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER2_IE_ETR_RE_EVENT_IE  ---------------------------
// SVD Line: 4437

//  <item> SFDITEM_FIELD__MDR_TIMER2_IE_ETR_RE_EVENT_IE
//    <name> ETR_RE_EVENT_IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40078058) ETR_RE_EVENT_IE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_IE ) </loc>
//      <o.2..2> ETR_RE_EVENT_IE
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER2_IE_ETR_FE_EVENT_IE  ---------------------------
// SVD Line: 4443

//  <item> SFDITEM_FIELD__MDR_TIMER2_IE_ETR_FE_EVENT_IE
//    <name> ETR_FE_EVENT_IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40078058) ETR_FE_EVENT_IE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_IE ) </loc>
//      <o.3..3> ETR_FE_EVENT_IE
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_TIMER2_IE_BRK_EVENT_IE  -----------------------------
// SVD Line: 4449

//  <item> SFDITEM_FIELD__MDR_TIMER2_IE_BRK_EVENT_IE
//    <name> BRK_EVENT_IE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40078058) BRK_EVENT_IE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_IE ) </loc>
//      <o.4..4> BRK_EVENT_IE
//    </check>
//  </item>
//  


// -----------------------  Field Item: MDR_TIMER2_IE_CCR_CAP_EVENT_IE  ---------------------------
// SVD Line: 4455

//  <item> SFDITEM_FIELD__MDR_TIMER2_IE_CCR_CAP_EVENT_IE
//    <name> CCR_CAP_EVENT_IE </name>
//    <rw> 
//    <i> [Bits 8..5] RW (@ 0x40078058) CCR_CAP_EVENT_IE </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_IE >> 5) & 0xF), ((MDR_TIMER2_IE = (MDR_TIMER2_IE & ~(0xFUL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------  Field Item: MDR_TIMER2_IE_CCR_REF_EVENT_IE  ---------------------------
// SVD Line: 4461

//  <item> SFDITEM_FIELD__MDR_TIMER2_IE_CCR_REF_EVENT_IE
//    <name> CCR_REF_EVENT_IE </name>
//    <rw> 
//    <i> [Bits 12..9] RW (@ 0x40078058) CCR_REF_EVENT_IE </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_IE >> 9) & 0xF), ((MDR_TIMER2_IE = (MDR_TIMER2_IE & ~(0xFUL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------  Field Item: MDR_TIMER2_IE_CCR1_CAP_EVENT_IE  --------------------------
// SVD Line: 4467

//  <item> SFDITEM_FIELD__MDR_TIMER2_IE_CCR1_CAP_EVENT_IE
//    <name> CCR1_CAP_EVENT_IE </name>
//    <rw> 
//    <i> [Bits 16..13] RW (@ 0x40078058) CCR1_CAP_EVENT_IE </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_IE >> 13) & 0xF), ((MDR_TIMER2_IE = (MDR_TIMER2_IE & ~(0xFUL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: MDR_TIMER2_IE  ---------------------------------
// SVD Line: 4416

//  <rtree> SFDITEM_REG__MDR_TIMER2_IE
//    <name> IE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40078058) Timer Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER2_IE >> 0) & 0xFFFFFFFF), ((MDR_TIMER2_IE = (MDR_TIMER2_IE & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER2_IE_CNT_ZERO_EVENT_IE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_IE_CNT_ARR_EVENT_IE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_IE_ETR_RE_EVENT_IE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_IE_ETR_FE_EVENT_IE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_IE_BRK_EVENT_IE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_IE_CCR_CAP_EVENT_IE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_IE_CCR_REF_EVENT_IE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_IE_CCR1_CAP_EVENT_IE </item>
//  </rtree>
//  


// ------------------------  Register Item Address: MDR_TIMER2_DMA_RE  ----------------------------
// SVD Line: 4475

unsigned int MDR_TIMER2_DMA_RE __AT (0x4007805C);



// ---------------------  Field Item: MDR_TIMER2_DMA_RE_CNT_ZERO_EVENT_RE  ------------------------
// SVD Line: 4484

//  <item> SFDITEM_FIELD__MDR_TIMER2_DMA_RE_CNT_ZERO_EVENT_RE
//    <name> CNT_ZERO_EVENT_RE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4007805C) CNT_ZERO_EVENT_RE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_DMA_RE ) </loc>
//      <o.0..0> CNT_ZERO_EVENT_RE
//    </check>
//  </item>
//  


// ---------------------  Field Item: MDR_TIMER2_DMA_RE_CNT_ARR_EVENT_RE  -------------------------
// SVD Line: 4490

//  <item> SFDITEM_FIELD__MDR_TIMER2_DMA_RE_CNT_ARR_EVENT_RE
//    <name> CNT_ARR_EVENT_RE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4007805C) CNT_ARR_EVENT_RE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_DMA_RE ) </loc>
//      <o.1..1> CNT_ARR_EVENT_RE
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_TIMER2_DMA_RE_ETR_RE_EVENT_RE  -------------------------
// SVD Line: 4496

//  <item> SFDITEM_FIELD__MDR_TIMER2_DMA_RE_ETR_RE_EVENT_RE
//    <name> ETR_RE_EVENT_RE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4007805C) ETR_RE_EVENT_RE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_DMA_RE ) </loc>
//      <o.2..2> ETR_RE_EVENT_RE
//    </check>
//  </item>
//  


// ----------------------  Field Item: MDR_TIMER2_DMA_RE_ETR_FE_EVENT_RE  -------------------------
// SVD Line: 4502

//  <item> SFDITEM_FIELD__MDR_TIMER2_DMA_RE_ETR_FE_EVENT_RE
//    <name> ETR_FE_EVENT_RE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4007805C) ETR_FE_EVENT_RE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_DMA_RE ) </loc>
//      <o.3..3> ETR_FE_EVENT_RE
//    </check>
//  </item>
//  


// -----------------------  Field Item: MDR_TIMER2_DMA_RE_BRK_EVENT_RE  ---------------------------
// SVD Line: 4508

//  <item> SFDITEM_FIELD__MDR_TIMER2_DMA_RE_BRK_EVENT_RE
//    <name> BRK_EVENT_RE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4007805C) BRK_EVENT_RE </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_DMA_RE ) </loc>
//      <o.4..4> BRK_EVENT_RE
//    </check>
//  </item>
//  


// ---------------------  Field Item: MDR_TIMER2_DMA_RE_CCR_CAP_EVENT_RE  -------------------------
// SVD Line: 4514

//  <item> SFDITEM_FIELD__MDR_TIMER2_DMA_RE_CCR_CAP_EVENT_RE
//    <name> CCR_CAP_EVENT_RE </name>
//    <rw> 
//    <i> [Bits 8..5] RW (@ 0x4007805C) CCR_CAP_EVENT_RE </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_DMA_RE >> 5) & 0xF), ((MDR_TIMER2_DMA_RE = (MDR_TIMER2_DMA_RE & ~(0xFUL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------  Field Item: MDR_TIMER2_DMA_RE_CCR_REF_EVENT_RE  -------------------------
// SVD Line: 4520

//  <item> SFDITEM_FIELD__MDR_TIMER2_DMA_RE_CCR_REF_EVENT_RE
//    <name> CCR_REF_EVENT_RE </name>
//    <rw> 
//    <i> [Bits 12..9] RW (@ 0x4007805C) CCR_REF_EVENT_RE </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_DMA_RE >> 9) & 0xF), ((MDR_TIMER2_DMA_RE = (MDR_TIMER2_DMA_RE & ~(0xFUL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------  Field Item: MDR_TIMER2_DMA_RE_CCR1_CAP_EVENT_RE  ------------------------
// SVD Line: 4526

//  <item> SFDITEM_FIELD__MDR_TIMER2_DMA_RE_CCR1_CAP_EVENT_RE
//    <name> CCR1_CAP_EVENT_RE </name>
//    <rw> 
//    <i> [Bits 16..13] RW (@ 0x4007805C) CCR1_CAP_EVENT_RE </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_DMA_RE >> 13) & 0xF), ((MDR_TIMER2_DMA_RE = (MDR_TIMER2_DMA_RE & ~(0xFUL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: MDR_TIMER2_DMA_RE  -------------------------------
// SVD Line: 4475

//  <rtree> SFDITEM_REG__MDR_TIMER2_DMA_RE
//    <name> DMA_RE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4007805C) Timer DMA Request Enable Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER2_DMA_RE >> 0) & 0xFFFFFFFF), ((MDR_TIMER2_DMA_RE = (MDR_TIMER2_DMA_RE & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER2_DMA_RE_CNT_ZERO_EVENT_RE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_DMA_RE_CNT_ARR_EVENT_RE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_DMA_RE_ETR_RE_EVENT_RE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_DMA_RE_ETR_FE_EVENT_RE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_DMA_RE_BRK_EVENT_RE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_DMA_RE_CCR_CAP_EVENT_RE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_DMA_RE_CCR_REF_EVENT_RE </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_DMA_RE_CCR1_CAP_EVENT_RE </item>
//  </rtree>
//  


// ----------------------  Register Item Address: MDR_TIMER2_CH1_CNTRL2  --------------------------
// SVD Line: 4534

unsigned int MDR_TIMER2_CH1_CNTRL2 __AT (0x40078060);



// ------------------------  Field Item: MDR_TIMER2_CH1_CNTRL2_CHSEL1  ----------------------------
// SVD Line: 4543

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL2_CHSEL1
//    <name> CHSEL1 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40078060) CHSEL1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH1_CNTRL2 >> 0) & 0x3), ((MDR_TIMER2_CH1_CNTRL2 = (MDR_TIMER2_CH1_CNTRL2 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER2_CH1_CNTRL2_CCR1_EN  ---------------------------
// SVD Line: 4549

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL2_CCR1_EN
//    <name> CCR1_EN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40078060) CCR1_EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH1_CNTRL2 ) </loc>
//      <o.2..2> CCR1_EN
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER2_CH1_CNTRL2_CCRRLD  ----------------------------
// SVD Line: 4555

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL2_CCRRLD
//    <name> CCRRLD </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40078060) CCRRLD </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH1_CNTRL2 ) </loc>
//      <o.3..3> CCRRLD
//    </check>
//  </item>
//  


// --------------------------  Register RTree: MDR_TIMER2_CH1_CNTRL2  -----------------------------
// SVD Line: 4534

//  <rtree> SFDITEM_REG__MDR_TIMER2_CH1_CNTRL2
//    <name> CH1_CNTRL2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40078060) Timer Channel Control2 Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER2_CH1_CNTRL2 >> 0) & 0xFFFFFFFF), ((MDR_TIMER2_CH1_CNTRL2 = (MDR_TIMER2_CH1_CNTRL2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL2_CHSEL1 </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL2_CCR1_EN </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH1_CNTRL2_CCRRLD </item>
//  </rtree>
//  


// ----------------------  Register Item Address: MDR_TIMER2_CH2_CNTRL2  --------------------------
// SVD Line: 4563

unsigned int MDR_TIMER2_CH2_CNTRL2 __AT (0x40078064);



// ------------------------  Field Item: MDR_TIMER2_CH2_CNTRL2_CHSEL1  ----------------------------
// SVD Line: 4543

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL2_CHSEL1
//    <name> CHSEL1 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40078064) CHSEL1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH2_CNTRL2 >> 0) & 0x3), ((MDR_TIMER2_CH2_CNTRL2 = (MDR_TIMER2_CH2_CNTRL2 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER2_CH2_CNTRL2_CCR1_EN  ---------------------------
// SVD Line: 4549

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL2_CCR1_EN
//    <name> CCR1_EN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40078064) CCR1_EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH2_CNTRL2 ) </loc>
//      <o.2..2> CCR1_EN
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER2_CH2_CNTRL2_CCRRLD  ----------------------------
// SVD Line: 4555

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL2_CCRRLD
//    <name> CCRRLD </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40078064) CCRRLD </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH2_CNTRL2 ) </loc>
//      <o.3..3> CCRRLD
//    </check>
//  </item>
//  


// --------------------------  Register RTree: MDR_TIMER2_CH2_CNTRL2  -----------------------------
// SVD Line: 4563

//  <rtree> SFDITEM_REG__MDR_TIMER2_CH2_CNTRL2
//    <name> CH2_CNTRL2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40078064) Timer Channel Control2 Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER2_CH2_CNTRL2 >> 0) & 0xFFFFFFFF), ((MDR_TIMER2_CH2_CNTRL2 = (MDR_TIMER2_CH2_CNTRL2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL2_CHSEL1 </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL2_CCR1_EN </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH2_CNTRL2_CCRRLD </item>
//  </rtree>
//  


// ----------------------  Register Item Address: MDR_TIMER2_CH3_CNTRL2  --------------------------
// SVD Line: 4567

unsigned int MDR_TIMER2_CH3_CNTRL2 __AT (0x40078068);



// ------------------------  Field Item: MDR_TIMER2_CH3_CNTRL2_CHSEL1  ----------------------------
// SVD Line: 4543

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL2_CHSEL1
//    <name> CHSEL1 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40078068) CHSEL1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH3_CNTRL2 >> 0) & 0x3), ((MDR_TIMER2_CH3_CNTRL2 = (MDR_TIMER2_CH3_CNTRL2 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER2_CH3_CNTRL2_CCR1_EN  ---------------------------
// SVD Line: 4549

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL2_CCR1_EN
//    <name> CCR1_EN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40078068) CCR1_EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH3_CNTRL2 ) </loc>
//      <o.2..2> CCR1_EN
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER2_CH3_CNTRL2_CCRRLD  ----------------------------
// SVD Line: 4555

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL2_CCRRLD
//    <name> CCRRLD </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40078068) CCRRLD </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH3_CNTRL2 ) </loc>
//      <o.3..3> CCRRLD
//    </check>
//  </item>
//  


// --------------------------  Register RTree: MDR_TIMER2_CH3_CNTRL2  -----------------------------
// SVD Line: 4567

//  <rtree> SFDITEM_REG__MDR_TIMER2_CH3_CNTRL2
//    <name> CH3_CNTRL2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40078068) Timer Channel Control2 Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER2_CH3_CNTRL2 >> 0) & 0xFFFFFFFF), ((MDR_TIMER2_CH3_CNTRL2 = (MDR_TIMER2_CH3_CNTRL2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL2_CHSEL1 </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL2_CCR1_EN </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH3_CNTRL2_CCRRLD </item>
//  </rtree>
//  


// ----------------------  Register Item Address: MDR_TIMER2_CH4_CNTRL2  --------------------------
// SVD Line: 4571

unsigned int MDR_TIMER2_CH4_CNTRL2 __AT (0x4007806C);



// ------------------------  Field Item: MDR_TIMER2_CH4_CNTRL2_CHSEL1  ----------------------------
// SVD Line: 4543

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL2_CHSEL1
//    <name> CHSEL1 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4007806C) CHSEL1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_TIMER2_CH4_CNTRL2 >> 0) & 0x3), ((MDR_TIMER2_CH4_CNTRL2 = (MDR_TIMER2_CH4_CNTRL2 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER2_CH4_CNTRL2_CCR1_EN  ---------------------------
// SVD Line: 4549

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL2_CCR1_EN
//    <name> CCR1_EN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4007806C) CCR1_EN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH4_CNTRL2 ) </loc>
//      <o.2..2> CCR1_EN
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_TIMER2_CH4_CNTRL2_CCRRLD  ----------------------------
// SVD Line: 4555

//  <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL2_CCRRLD
//    <name> CCRRLD </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4007806C) CCRRLD </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_TIMER2_CH4_CNTRL2 ) </loc>
//      <o.3..3> CCRRLD
//    </check>
//  </item>
//  


// --------------------------  Register RTree: MDR_TIMER2_CH4_CNTRL2  -----------------------------
// SVD Line: 4571

//  <rtree> SFDITEM_REG__MDR_TIMER2_CH4_CNTRL2
//    <name> CH4_CNTRL2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4007806C) Timer Channel Control2 Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER2_CH4_CNTRL2 >> 0) & 0xFFFFFFFF), ((MDR_TIMER2_CH4_CNTRL2 = (MDR_TIMER2_CH4_CNTRL2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL2_CHSEL1 </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL2_CCR1_EN </item>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CH4_CNTRL2_CCRRLD </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_TIMER2_CCR11  ----------------------------
// SVD Line: 4575

unsigned int MDR_TIMER2_CCR11 __AT (0x40078070);



// ----------------------------  Field Item: MDR_TIMER2_CCR11_CCR  --------------------------------
// SVD Line: 4584

//  <item> SFDITEM_FIELD__MDR_TIMER2_CCR11_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40078070) CCR </i>
//    <edit> 
//      <loc> ( (unsigned short)((MDR_TIMER2_CCR11 >> 0) & 0xFFFF), ((MDR_TIMER2_CCR11 = (MDR_TIMER2_CCR11 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: MDR_TIMER2_CCR11  --------------------------------
// SVD Line: 4575

//  <rtree> SFDITEM_REG__MDR_TIMER2_CCR11
//    <name> CCR11 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40078070) Timer Capture/Compare1 Register </i>
//    <loc> ( (unsigned int)((MDR_TIMER2_CCR11 >> 0) & 0xFFFFFFFF), ((MDR_TIMER2_CCR11 = (MDR_TIMER2_CCR11 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_TIMER2_CCR11_CCR </item>
//  </rtree>
//  


// -------------------------------  Peripheral View: MDR_TIMER2  ----------------------------------
// SVD Line: 4594

//  <view> MDR_TIMER2
//    <name> MDR_TIMER2 </name>
//    <item> SFDITEM_REG__MDR_TIMER2_CNT </item>
//    <item> SFDITEM_REG__MDR_TIMER2_PSG </item>
//    <item> SFDITEM_REG__MDR_TIMER2_ARR </item>
//    <item> SFDITEM_REG__MDR_TIMER2_CNTRL </item>
//    <item> SFDITEM_REG__MDR_TIMER2_CCR1 </item>
//    <item> SFDITEM_REG__MDR_TIMER2_CCR2 </item>
//    <item> SFDITEM_REG__MDR_TIMER2_CCR3 </item>
//    <item> SFDITEM_REG__MDR_TIMER2_CCR4 </item>
//    <item> SFDITEM_REG__MDR_TIMER2_CH1_CNTRL </item>
//    <item> SFDITEM_REG__MDR_TIMER2_CH2_CNTRL </item>
//    <item> SFDITEM_REG__MDR_TIMER2_CH3_CNTRL </item>
//    <item> SFDITEM_REG__MDR_TIMER2_CH4_CNTRL </item>
//    <item> SFDITEM_REG__MDR_TIMER2_CH1_CNTRL1 </item>
//    <item> SFDITEM_REG__MDR_TIMER2_CH2_CNTRL1 </item>
//    <item> SFDITEM_REG__MDR_TIMER2_CH3_CNTRL1 </item>
//    <item> SFDITEM_REG__MDR_TIMER2_CH4_CNTRL1 </item>
//    <item> SFDITEM_REG__MDR_TIMER2_CH1_DTG </item>
//    <item> SFDITEM_REG__MDR_TIMER2_CH2_DTG </item>
//    <item> SFDITEM_REG__MDR_TIMER2_CH3_DTG </item>
//    <item> SFDITEM_REG__MDR_TIMER2_CH4_DTG </item>
//    <item> SFDITEM_REG__MDR_TIMER2_BRKETR_CNTRL </item>
//    <item> SFDITEM_REG__MDR_TIMER2_STATUS </item>
//    <item> SFDITEM_REG__MDR_TIMER2_IE </item>
//    <item> SFDITEM_REG__MDR_TIMER2_DMA_RE </item>
//    <item> SFDITEM_REG__MDR_TIMER2_CH1_CNTRL2 </item>
//    <item> SFDITEM_REG__MDR_TIMER2_CH2_CNTRL2 </item>
//    <item> SFDITEM_REG__MDR_TIMER2_CH3_CNTRL2 </item>
//    <item> SFDITEM_REG__MDR_TIMER2_CH4_CNTRL2 </item>
//    <item> SFDITEM_REG__MDR_TIMER2_CCR11 </item>
//  </view>
//  


// --------------------------  Register Item Address: MDR_PORTA_RXTX  -----------------------------
// SVD Line: 4620

unsigned int MDR_PORTA_RXTX __AT (0x40080000);



// ----------------------------  Field Item: MDR_PORTA_RXTX_RXTX_0  -------------------------------
// SVD Line: 4629

//  <item> SFDITEM_FIELD__MDR_PORTA_RXTX_RXTX_0
//    <name> RXTX_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40080000) RXTX_0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_RXTX ) </loc>
//      <o.0..0> RXTX_0
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_RXTX_RXTX_1  -------------------------------
// SVD Line: 4635

//  <item> SFDITEM_FIELD__MDR_PORTA_RXTX_RXTX_1
//    <name> RXTX_1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40080000) RXTX_1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_RXTX ) </loc>
//      <o.1..1> RXTX_1
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_RXTX_RXTX_2  -------------------------------
// SVD Line: 4641

//  <item> SFDITEM_FIELD__MDR_PORTA_RXTX_RXTX_2
//    <name> RXTX_2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40080000) RXTX_2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_RXTX ) </loc>
//      <o.2..2> RXTX_2
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_RXTX_RXTX_3  -------------------------------
// SVD Line: 4647

//  <item> SFDITEM_FIELD__MDR_PORTA_RXTX_RXTX_3
//    <name> RXTX_3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40080000) RXTX_3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_RXTX ) </loc>
//      <o.3..3> RXTX_3
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_RXTX_RXTX_4  -------------------------------
// SVD Line: 4653

//  <item> SFDITEM_FIELD__MDR_PORTA_RXTX_RXTX_4
//    <name> RXTX_4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40080000) RXTX_4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_RXTX ) </loc>
//      <o.4..4> RXTX_4
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_RXTX_RXTX_5  -------------------------------
// SVD Line: 4659

//  <item> SFDITEM_FIELD__MDR_PORTA_RXTX_RXTX_5
//    <name> RXTX_5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40080000) RXTX_5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_RXTX ) </loc>
//      <o.5..5> RXTX_5
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_RXTX_RXTX_6  -------------------------------
// SVD Line: 4665

//  <item> SFDITEM_FIELD__MDR_PORTA_RXTX_RXTX_6
//    <name> RXTX_6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40080000) RXTX_6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_RXTX ) </loc>
//      <o.6..6> RXTX_6
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_RXTX_RXTX_7  -------------------------------
// SVD Line: 4671

//  <item> SFDITEM_FIELD__MDR_PORTA_RXTX_RXTX_7
//    <name> RXTX_7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40080000) RXTX_7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_RXTX ) </loc>
//      <o.7..7> RXTX_7
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_RXTX_RXTX_8  -------------------------------
// SVD Line: 4677

//  <item> SFDITEM_FIELD__MDR_PORTA_RXTX_RXTX_8
//    <name> RXTX_8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40080000) RXTX_8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_RXTX ) </loc>
//      <o.8..8> RXTX_8
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_RXTX_RXTX_9  -------------------------------
// SVD Line: 4683

//  <item> SFDITEM_FIELD__MDR_PORTA_RXTX_RXTX_9
//    <name> RXTX_9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40080000) RXTX_9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_RXTX ) </loc>
//      <o.9..9> RXTX_9
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_RXTX_RXTX_10  -------------------------------
// SVD Line: 4689

//  <item> SFDITEM_FIELD__MDR_PORTA_RXTX_RXTX_10
//    <name> RXTX_10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40080000) RXTX_10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_RXTX ) </loc>
//      <o.10..10> RXTX_10
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_RXTX_RXTX_11  -------------------------------
// SVD Line: 4695

//  <item> SFDITEM_FIELD__MDR_PORTA_RXTX_RXTX_11
//    <name> RXTX_11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40080000) RXTX_11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_RXTX ) </loc>
//      <o.11..11> RXTX_11
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_RXTX_RXTX_12  -------------------------------
// SVD Line: 4701

//  <item> SFDITEM_FIELD__MDR_PORTA_RXTX_RXTX_12
//    <name> RXTX_12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40080000) RXTX_12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_RXTX ) </loc>
//      <o.12..12> RXTX_12
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_RXTX_RXTX_13  -------------------------------
// SVD Line: 4707

//  <item> SFDITEM_FIELD__MDR_PORTA_RXTX_RXTX_13
//    <name> RXTX_13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40080000) RXTX_13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_RXTX ) </loc>
//      <o.13..13> RXTX_13
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_RXTX_RXTX_14  -------------------------------
// SVD Line: 4713

//  <item> SFDITEM_FIELD__MDR_PORTA_RXTX_RXTX_14
//    <name> RXTX_14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40080000) RXTX_14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_RXTX ) </loc>
//      <o.14..14> RXTX_14
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_RXTX_RXTX_15  -------------------------------
// SVD Line: 4719

//  <item> SFDITEM_FIELD__MDR_PORTA_RXTX_RXTX_15
//    <name> RXTX_15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40080000) RXTX_15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_RXTX ) </loc>
//      <o.15..15> RXTX_15
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_PORTA_RXTX  ---------------------------------
// SVD Line: 4620

//  <rtree> SFDITEM_REG__MDR_PORTA_RXTX
//    <name> RXTX </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40080000) PORT Data Register </i>
//    <loc> ( (unsigned int)((MDR_PORTA_RXTX >> 0) & 0xFFFFFFFF), ((MDR_PORTA_RXTX = (MDR_PORTA_RXTX & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_PORTA_RXTX_RXTX_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_RXTX_RXTX_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_RXTX_RXTX_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_RXTX_RXTX_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_RXTX_RXTX_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_RXTX_RXTX_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_RXTX_RXTX_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_RXTX_RXTX_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_RXTX_RXTX_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_RXTX_RXTX_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_RXTX_RXTX_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_RXTX_RXTX_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_RXTX_RXTX_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_RXTX_RXTX_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_RXTX_RXTX_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_RXTX_RXTX_15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: MDR_PORTA_OE  ------------------------------
// SVD Line: 4727

unsigned int MDR_PORTA_OE __AT (0x40080004);



// ------------------------------  Field Item: MDR_PORTA_OE_OE_0  ---------------------------------
// SVD Line: 4736

//  <item> SFDITEM_FIELD__MDR_PORTA_OE_OE_0
//    <name> OE_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40080004) OE_0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_OE ) </loc>
//      <o.0..0> OE_0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTA_OE_OE_1  ---------------------------------
// SVD Line: 4742

//  <item> SFDITEM_FIELD__MDR_PORTA_OE_OE_1
//    <name> OE_1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40080004) OE_1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_OE ) </loc>
//      <o.1..1> OE_1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTA_OE_OE_2  ---------------------------------
// SVD Line: 4748

//  <item> SFDITEM_FIELD__MDR_PORTA_OE_OE_2
//    <name> OE_2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40080004) OE_2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_OE ) </loc>
//      <o.2..2> OE_2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTA_OE_OE_3  ---------------------------------
// SVD Line: 4754

//  <item> SFDITEM_FIELD__MDR_PORTA_OE_OE_3
//    <name> OE_3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40080004) OE_3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_OE ) </loc>
//      <o.3..3> OE_3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTA_OE_OE_4  ---------------------------------
// SVD Line: 4760

//  <item> SFDITEM_FIELD__MDR_PORTA_OE_OE_4
//    <name> OE_4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40080004) OE_4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_OE ) </loc>
//      <o.4..4> OE_4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTA_OE_OE_5  ---------------------------------
// SVD Line: 4766

//  <item> SFDITEM_FIELD__MDR_PORTA_OE_OE_5
//    <name> OE_5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40080004) OE_5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_OE ) </loc>
//      <o.5..5> OE_5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTA_OE_OE_6  ---------------------------------
// SVD Line: 4772

//  <item> SFDITEM_FIELD__MDR_PORTA_OE_OE_6
//    <name> OE_6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40080004) OE_6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_OE ) </loc>
//      <o.6..6> OE_6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTA_OE_OE_7  ---------------------------------
// SVD Line: 4778

//  <item> SFDITEM_FIELD__MDR_PORTA_OE_OE_7
//    <name> OE_7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40080004) OE_7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_OE ) </loc>
//      <o.7..7> OE_7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTA_OE_OE_8  ---------------------------------
// SVD Line: 4784

//  <item> SFDITEM_FIELD__MDR_PORTA_OE_OE_8
//    <name> OE_8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40080004) OE_8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_OE ) </loc>
//      <o.8..8> OE_8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTA_OE_OE_9  ---------------------------------
// SVD Line: 4790

//  <item> SFDITEM_FIELD__MDR_PORTA_OE_OE_9
//    <name> OE_9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40080004) OE_9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_OE ) </loc>
//      <o.9..9> OE_9
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_OE_OE_10  ---------------------------------
// SVD Line: 4796

//  <item> SFDITEM_FIELD__MDR_PORTA_OE_OE_10
//    <name> OE_10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40080004) OE_10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_OE ) </loc>
//      <o.10..10> OE_10
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_OE_OE_11  ---------------------------------
// SVD Line: 4802

//  <item> SFDITEM_FIELD__MDR_PORTA_OE_OE_11
//    <name> OE_11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40080004) OE_11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_OE ) </loc>
//      <o.11..11> OE_11
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_OE_OE_12  ---------------------------------
// SVD Line: 4808

//  <item> SFDITEM_FIELD__MDR_PORTA_OE_OE_12
//    <name> OE_12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40080004) OE_12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_OE ) </loc>
//      <o.12..12> OE_12
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_OE_OE_13  ---------------------------------
// SVD Line: 4814

//  <item> SFDITEM_FIELD__MDR_PORTA_OE_OE_13
//    <name> OE_13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40080004) OE_13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_OE ) </loc>
//      <o.13..13> OE_13
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_OE_OE_14  ---------------------------------
// SVD Line: 4820

//  <item> SFDITEM_FIELD__MDR_PORTA_OE_OE_14
//    <name> OE_14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40080004) OE_14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_OE ) </loc>
//      <o.14..14> OE_14
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_OE_OE_15  ---------------------------------
// SVD Line: 4826

//  <item> SFDITEM_FIELD__MDR_PORTA_OE_OE_15
//    <name> OE_15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40080004) OE_15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_OE ) </loc>
//      <o.15..15> OE_15
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: MDR_PORTA_OE  ----------------------------------
// SVD Line: 4727

//  <rtree> SFDITEM_REG__MDR_PORTA_OE
//    <name> OE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40080004) PORT Output Enable Register </i>
//    <loc> ( (unsigned int)((MDR_PORTA_OE >> 0) & 0xFFFFFFFF), ((MDR_PORTA_OE = (MDR_PORTA_OE & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_PORTA_OE_OE_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_OE_OE_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_OE_OE_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_OE_OE_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_OE_OE_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_OE_OE_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_OE_OE_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_OE_OE_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_OE_OE_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_OE_OE_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_OE_OE_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_OE_OE_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_OE_OE_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_OE_OE_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_OE_OE_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_OE_OE_15 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_PORTA_FUNC  -----------------------------
// SVD Line: 4834

unsigned int MDR_PORTA_FUNC __AT (0x40080008);



// ----------------------------  Field Item: MDR_PORTA_FUNC_MODE_0  -------------------------------
// SVD Line: 4843

//  <item> SFDITEM_FIELD__MDR_PORTA_FUNC_MODE_0
//    <name> MODE_0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40080008) MODE_0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTA_FUNC >> 0) & 0x3), ((MDR_PORTA_FUNC = (MDR_PORTA_FUNC & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_FUNC_MODE_1  -------------------------------
// SVD Line: 4849

//  <item> SFDITEM_FIELD__MDR_PORTA_FUNC_MODE_1
//    <name> MODE_1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40080008) MODE_1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTA_FUNC >> 2) & 0x3), ((MDR_PORTA_FUNC = (MDR_PORTA_FUNC & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_FUNC_MODE_2  -------------------------------
// SVD Line: 4855

//  <item> SFDITEM_FIELD__MDR_PORTA_FUNC_MODE_2
//    <name> MODE_2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40080008) MODE_2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTA_FUNC >> 4) & 0x3), ((MDR_PORTA_FUNC = (MDR_PORTA_FUNC & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_FUNC_MODE_3  -------------------------------
// SVD Line: 4861

//  <item> SFDITEM_FIELD__MDR_PORTA_FUNC_MODE_3
//    <name> MODE_3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40080008) MODE_3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTA_FUNC >> 6) & 0x3), ((MDR_PORTA_FUNC = (MDR_PORTA_FUNC & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_FUNC_MODE_4  -------------------------------
// SVD Line: 4867

//  <item> SFDITEM_FIELD__MDR_PORTA_FUNC_MODE_4
//    <name> MODE_4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40080008) MODE_4 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTA_FUNC >> 8) & 0x3), ((MDR_PORTA_FUNC = (MDR_PORTA_FUNC & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_FUNC_MODE_5  -------------------------------
// SVD Line: 4873

//  <item> SFDITEM_FIELD__MDR_PORTA_FUNC_MODE_5
//    <name> MODE_5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40080008) MODE_5 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTA_FUNC >> 10) & 0x3), ((MDR_PORTA_FUNC = (MDR_PORTA_FUNC & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_FUNC_MODE_6  -------------------------------
// SVD Line: 4879

//  <item> SFDITEM_FIELD__MDR_PORTA_FUNC_MODE_6
//    <name> MODE_6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40080008) MODE_6 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTA_FUNC >> 12) & 0x3), ((MDR_PORTA_FUNC = (MDR_PORTA_FUNC & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_FUNC_MODE_7  -------------------------------
// SVD Line: 4885

//  <item> SFDITEM_FIELD__MDR_PORTA_FUNC_MODE_7
//    <name> MODE_7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40080008) MODE_7 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTA_FUNC >> 14) & 0x3), ((MDR_PORTA_FUNC = (MDR_PORTA_FUNC & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_FUNC_MODE_8  -------------------------------
// SVD Line: 4891

//  <item> SFDITEM_FIELD__MDR_PORTA_FUNC_MODE_8
//    <name> MODE_8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40080008) MODE_8 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTA_FUNC >> 16) & 0x3), ((MDR_PORTA_FUNC = (MDR_PORTA_FUNC & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_FUNC_MODE_9  -------------------------------
// SVD Line: 4897

//  <item> SFDITEM_FIELD__MDR_PORTA_FUNC_MODE_9
//    <name> MODE_9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40080008) MODE_9 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTA_FUNC >> 18) & 0x3), ((MDR_PORTA_FUNC = (MDR_PORTA_FUNC & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_FUNC_MODE_10  -------------------------------
// SVD Line: 4903

//  <item> SFDITEM_FIELD__MDR_PORTA_FUNC_MODE_10
//    <name> MODE_10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40080008) MODE_10 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTA_FUNC >> 20) & 0x3), ((MDR_PORTA_FUNC = (MDR_PORTA_FUNC & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_FUNC_MODE_11  -------------------------------
// SVD Line: 4909

//  <item> SFDITEM_FIELD__MDR_PORTA_FUNC_MODE_11
//    <name> MODE_11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40080008) MODE_11 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTA_FUNC >> 22) & 0x3), ((MDR_PORTA_FUNC = (MDR_PORTA_FUNC & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_FUNC_MODE_12  -------------------------------
// SVD Line: 4915

//  <item> SFDITEM_FIELD__MDR_PORTA_FUNC_MODE_12
//    <name> MODE_12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40080008) MODE_12 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTA_FUNC >> 24) & 0x3), ((MDR_PORTA_FUNC = (MDR_PORTA_FUNC & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_FUNC_MODE_13  -------------------------------
// SVD Line: 4921

//  <item> SFDITEM_FIELD__MDR_PORTA_FUNC_MODE_13
//    <name> MODE_13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40080008) MODE_13 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTA_FUNC >> 26) & 0x3), ((MDR_PORTA_FUNC = (MDR_PORTA_FUNC & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_FUNC_MODE_14  -------------------------------
// SVD Line: 4927

//  <item> SFDITEM_FIELD__MDR_PORTA_FUNC_MODE_14
//    <name> MODE_14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40080008) MODE_14 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTA_FUNC >> 28) & 0x3), ((MDR_PORTA_FUNC = (MDR_PORTA_FUNC & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_FUNC_MODE_15  -------------------------------
// SVD Line: 4933

//  <item> SFDITEM_FIELD__MDR_PORTA_FUNC_MODE_15
//    <name> MODE_15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40080008) MODE_15 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTA_FUNC >> 30) & 0x3), ((MDR_PORTA_FUNC = (MDR_PORTA_FUNC & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_PORTA_FUNC  ---------------------------------
// SVD Line: 4834

//  <rtree> SFDITEM_REG__MDR_PORTA_FUNC
//    <name> FUNC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40080008) PORT Function Register </i>
//    <loc> ( (unsigned int)((MDR_PORTA_FUNC >> 0) & 0xFFFFFFFF), ((MDR_PORTA_FUNC = (MDR_PORTA_FUNC & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_PORTA_FUNC_MODE_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_FUNC_MODE_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_FUNC_MODE_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_FUNC_MODE_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_FUNC_MODE_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_FUNC_MODE_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_FUNC_MODE_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_FUNC_MODE_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_FUNC_MODE_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_FUNC_MODE_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_FUNC_MODE_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_FUNC_MODE_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_FUNC_MODE_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_FUNC_MODE_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_FUNC_MODE_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_FUNC_MODE_15 </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_PORTA_ANALOG  ----------------------------
// SVD Line: 4941

unsigned int MDR_PORTA_ANALOG __AT (0x4008000C);



// ------------------------  Field Item: MDR_PORTA_ANALOG_ANALOG_EN_0  ----------------------------
// SVD Line: 4950

//  <item> SFDITEM_FIELD__MDR_PORTA_ANALOG_ANALOG_EN_0
//    <name> ANALOG_EN_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4008000C) ANALOG_EN_0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_ANALOG ) </loc>
//      <o.0..0> ANALOG_EN_0
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTA_ANALOG_ANALOG_EN_1  ----------------------------
// SVD Line: 4956

//  <item> SFDITEM_FIELD__MDR_PORTA_ANALOG_ANALOG_EN_1
//    <name> ANALOG_EN_1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4008000C) ANALOG_EN_1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_ANALOG ) </loc>
//      <o.1..1> ANALOG_EN_1
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTA_ANALOG_ANALOG_EN_2  ----------------------------
// SVD Line: 4962

//  <item> SFDITEM_FIELD__MDR_PORTA_ANALOG_ANALOG_EN_2
//    <name> ANALOG_EN_2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4008000C) ANALOG_EN_2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_ANALOG ) </loc>
//      <o.2..2> ANALOG_EN_2
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTA_ANALOG_ANALOG_EN_3  ----------------------------
// SVD Line: 4968

//  <item> SFDITEM_FIELD__MDR_PORTA_ANALOG_ANALOG_EN_3
//    <name> ANALOG_EN_3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4008000C) ANALOG_EN_3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_ANALOG ) </loc>
//      <o.3..3> ANALOG_EN_3
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTA_ANALOG_ANALOG_EN_4  ----------------------------
// SVD Line: 4974

//  <item> SFDITEM_FIELD__MDR_PORTA_ANALOG_ANALOG_EN_4
//    <name> ANALOG_EN_4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4008000C) ANALOG_EN_4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_ANALOG ) </loc>
//      <o.4..4> ANALOG_EN_4
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTA_ANALOG_ANALOG_EN_5  ----------------------------
// SVD Line: 4980

//  <item> SFDITEM_FIELD__MDR_PORTA_ANALOG_ANALOG_EN_5
//    <name> ANALOG_EN_5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4008000C) ANALOG_EN_5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_ANALOG ) </loc>
//      <o.5..5> ANALOG_EN_5
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTA_ANALOG_ANALOG_EN_6  ----------------------------
// SVD Line: 4986

//  <item> SFDITEM_FIELD__MDR_PORTA_ANALOG_ANALOG_EN_6
//    <name> ANALOG_EN_6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4008000C) ANALOG_EN_6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_ANALOG ) </loc>
//      <o.6..6> ANALOG_EN_6
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTA_ANALOG_ANALOG_EN_7  ----------------------------
// SVD Line: 4992

//  <item> SFDITEM_FIELD__MDR_PORTA_ANALOG_ANALOG_EN_7
//    <name> ANALOG_EN_7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4008000C) ANALOG_EN_7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_ANALOG ) </loc>
//      <o.7..7> ANALOG_EN_7
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTA_ANALOG_ANALOG_EN_8  ----------------------------
// SVD Line: 4998

//  <item> SFDITEM_FIELD__MDR_PORTA_ANALOG_ANALOG_EN_8
//    <name> ANALOG_EN_8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4008000C) ANALOG_EN_8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_ANALOG ) </loc>
//      <o.8..8> ANALOG_EN_8
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTA_ANALOG_ANALOG_EN_9  ----------------------------
// SVD Line: 5004

//  <item> SFDITEM_FIELD__MDR_PORTA_ANALOG_ANALOG_EN_9
//    <name> ANALOG_EN_9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4008000C) ANALOG_EN_9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_ANALOG ) </loc>
//      <o.9..9> ANALOG_EN_9
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTA_ANALOG_ANALOG_EN_10  ---------------------------
// SVD Line: 5010

//  <item> SFDITEM_FIELD__MDR_PORTA_ANALOG_ANALOG_EN_10
//    <name> ANALOG_EN_10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4008000C) ANALOG_EN_10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_ANALOG ) </loc>
//      <o.10..10> ANALOG_EN_10
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTA_ANALOG_ANALOG_EN_11  ---------------------------
// SVD Line: 5016

//  <item> SFDITEM_FIELD__MDR_PORTA_ANALOG_ANALOG_EN_11
//    <name> ANALOG_EN_11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4008000C) ANALOG_EN_11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_ANALOG ) </loc>
//      <o.11..11> ANALOG_EN_11
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTA_ANALOG_ANALOG_EN_12  ---------------------------
// SVD Line: 5022

//  <item> SFDITEM_FIELD__MDR_PORTA_ANALOG_ANALOG_EN_12
//    <name> ANALOG_EN_12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4008000C) ANALOG_EN_12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_ANALOG ) </loc>
//      <o.12..12> ANALOG_EN_12
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTA_ANALOG_ANALOG_EN_13  ---------------------------
// SVD Line: 5028

//  <item> SFDITEM_FIELD__MDR_PORTA_ANALOG_ANALOG_EN_13
//    <name> ANALOG_EN_13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4008000C) ANALOG_EN_13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_ANALOG ) </loc>
//      <o.13..13> ANALOG_EN_13
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTA_ANALOG_ANALOG_EN_14  ---------------------------
// SVD Line: 5034

//  <item> SFDITEM_FIELD__MDR_PORTA_ANALOG_ANALOG_EN_14
//    <name> ANALOG_EN_14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4008000C) ANALOG_EN_14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_ANALOG ) </loc>
//      <o.14..14> ANALOG_EN_14
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTA_ANALOG_ANALOG_EN_15  ---------------------------
// SVD Line: 5040

//  <item> SFDITEM_FIELD__MDR_PORTA_ANALOG_ANALOG_EN_15
//    <name> ANALOG_EN_15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4008000C) ANALOG_EN_15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_ANALOG ) </loc>
//      <o.15..15> ANALOG_EN_15
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: MDR_PORTA_ANALOG  --------------------------------
// SVD Line: 4941

//  <rtree> SFDITEM_REG__MDR_PORTA_ANALOG
//    <name> ANALOG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4008000C) PORT Analog Function Register </i>
//    <loc> ( (unsigned int)((MDR_PORTA_ANALOG >> 0) & 0xFFFFFFFF), ((MDR_PORTA_ANALOG = (MDR_PORTA_ANALOG & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_PORTA_ANALOG_ANALOG_EN_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_ANALOG_ANALOG_EN_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_ANALOG_ANALOG_EN_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_ANALOG_ANALOG_EN_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_ANALOG_ANALOG_EN_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_ANALOG_ANALOG_EN_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_ANALOG_ANALOG_EN_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_ANALOG_ANALOG_EN_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_ANALOG_ANALOG_EN_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_ANALOG_ANALOG_EN_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_ANALOG_ANALOG_EN_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_ANALOG_ANALOG_EN_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_ANALOG_ANALOG_EN_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_ANALOG_ANALOG_EN_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_ANALOG_ANALOG_EN_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_ANALOG_ANALOG_EN_15 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_PORTA_PULL  -----------------------------
// SVD Line: 5048

unsigned int MDR_PORTA_PULL __AT (0x40080010);



// -------------------------  Field Item: MDR_PORTA_PULL_PULL_DOWN_0  -----------------------------
// SVD Line: 5057

//  <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_DOWN_0
//    <name> PULL_DOWN_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40080010) PULL_DOWN_0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PULL ) </loc>
//      <o.0..0> PULL_DOWN_0
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTA_PULL_PULL_DOWN_1  -----------------------------
// SVD Line: 5063

//  <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_DOWN_1
//    <name> PULL_DOWN_1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40080010) PULL_DOWN_1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PULL ) </loc>
//      <o.1..1> PULL_DOWN_1
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTA_PULL_PULL_DOWN_2  -----------------------------
// SVD Line: 5069

//  <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_DOWN_2
//    <name> PULL_DOWN_2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40080010) PULL_DOWN_2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PULL ) </loc>
//      <o.2..2> PULL_DOWN_2
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTA_PULL_PULL_DOWN_3  -----------------------------
// SVD Line: 5075

//  <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_DOWN_3
//    <name> PULL_DOWN_3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40080010) PULL_DOWN_3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PULL ) </loc>
//      <o.3..3> PULL_DOWN_3
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTA_PULL_PULL_DOWN_4  -----------------------------
// SVD Line: 5081

//  <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_DOWN_4
//    <name> PULL_DOWN_4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40080010) PULL_DOWN_4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PULL ) </loc>
//      <o.4..4> PULL_DOWN_4
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTA_PULL_PULL_DOWN_5  -----------------------------
// SVD Line: 5087

//  <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_DOWN_5
//    <name> PULL_DOWN_5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40080010) PULL_DOWN_5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PULL ) </loc>
//      <o.5..5> PULL_DOWN_5
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTA_PULL_PULL_DOWN_6  -----------------------------
// SVD Line: 5093

//  <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_DOWN_6
//    <name> PULL_DOWN_6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40080010) PULL_DOWN_6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PULL ) </loc>
//      <o.6..6> PULL_DOWN_6
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTA_PULL_PULL_DOWN_7  -----------------------------
// SVD Line: 5099

//  <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_DOWN_7
//    <name> PULL_DOWN_7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40080010) PULL_DOWN_7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PULL ) </loc>
//      <o.7..7> PULL_DOWN_7
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTA_PULL_PULL_DOWN_8  -----------------------------
// SVD Line: 5105

//  <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_DOWN_8
//    <name> PULL_DOWN_8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40080010) PULL_DOWN_8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PULL ) </loc>
//      <o.8..8> PULL_DOWN_8
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTA_PULL_PULL_DOWN_9  -----------------------------
// SVD Line: 5111

//  <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_DOWN_9
//    <name> PULL_DOWN_9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40080010) PULL_DOWN_9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PULL ) </loc>
//      <o.9..9> PULL_DOWN_9
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTA_PULL_PULL_DOWN_10  ----------------------------
// SVD Line: 5117

//  <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_DOWN_10
//    <name> PULL_DOWN_10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40080010) PULL_DOWN_10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PULL ) </loc>
//      <o.10..10> PULL_DOWN_10
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTA_PULL_PULL_DOWN_11  ----------------------------
// SVD Line: 5123

//  <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_DOWN_11
//    <name> PULL_DOWN_11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40080010) PULL_DOWN_11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PULL ) </loc>
//      <o.11..11> PULL_DOWN_11
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTA_PULL_PULL_DOWN_12  ----------------------------
// SVD Line: 5129

//  <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_DOWN_12
//    <name> PULL_DOWN_12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40080010) PULL_DOWN_12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PULL ) </loc>
//      <o.12..12> PULL_DOWN_12
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTA_PULL_PULL_DOWN_13  ----------------------------
// SVD Line: 5135

//  <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_DOWN_13
//    <name> PULL_DOWN_13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40080010) PULL_DOWN_13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PULL ) </loc>
//      <o.13..13> PULL_DOWN_13
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTA_PULL_PULL_DOWN_14  ----------------------------
// SVD Line: 5141

//  <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_DOWN_14
//    <name> PULL_DOWN_14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40080010) PULL_DOWN_14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PULL ) </loc>
//      <o.14..14> PULL_DOWN_14
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTA_PULL_PULL_DOWN_15  ----------------------------
// SVD Line: 5147

//  <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_DOWN_15
//    <name> PULL_DOWN_15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40080010) PULL_DOWN_15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PULL ) </loc>
//      <o.15..15> PULL_DOWN_15
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTA_PULL_PULL_UP_0  ------------------------------
// SVD Line: 5153

//  <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_UP_0
//    <name> PULL_UP_0 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40080010) PULL_UP_0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PULL ) </loc>
//      <o.16..16> PULL_UP_0
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTA_PULL_PULL_UP_1  ------------------------------
// SVD Line: 5159

//  <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_UP_1
//    <name> PULL_UP_1 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40080010) PULL_UP_1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PULL ) </loc>
//      <o.17..17> PULL_UP_1
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTA_PULL_PULL_UP_2  ------------------------------
// SVD Line: 5165

//  <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_UP_2
//    <name> PULL_UP_2 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40080010) PULL_UP_2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PULL ) </loc>
//      <o.18..18> PULL_UP_2
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTA_PULL_PULL_UP_3  ------------------------------
// SVD Line: 5171

//  <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_UP_3
//    <name> PULL_UP_3 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40080010) PULL_UP_3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PULL ) </loc>
//      <o.19..19> PULL_UP_3
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTA_PULL_PULL_UP_4  ------------------------------
// SVD Line: 5177

//  <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_UP_4
//    <name> PULL_UP_4 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40080010) PULL_UP_4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PULL ) </loc>
//      <o.20..20> PULL_UP_4
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTA_PULL_PULL_UP_5  ------------------------------
// SVD Line: 5183

//  <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_UP_5
//    <name> PULL_UP_5 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40080010) PULL_UP_5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PULL ) </loc>
//      <o.21..21> PULL_UP_5
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTA_PULL_PULL_UP_6  ------------------------------
// SVD Line: 5189

//  <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_UP_6
//    <name> PULL_UP_6 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40080010) PULL_UP_6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PULL ) </loc>
//      <o.22..22> PULL_UP_6
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTA_PULL_PULL_UP_7  ------------------------------
// SVD Line: 5195

//  <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_UP_7
//    <name> PULL_UP_7 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40080010) PULL_UP_7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PULL ) </loc>
//      <o.23..23> PULL_UP_7
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTA_PULL_PULL_UP_8  ------------------------------
// SVD Line: 5201

//  <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_UP_8
//    <name> PULL_UP_8 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40080010) PULL_UP_8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PULL ) </loc>
//      <o.24..24> PULL_UP_8
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTA_PULL_PULL_UP_9  ------------------------------
// SVD Line: 5207

//  <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_UP_9
//    <name> PULL_UP_9 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40080010) PULL_UP_9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PULL ) </loc>
//      <o.25..25> PULL_UP_9
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTA_PULL_PULL_UP_10  -----------------------------
// SVD Line: 5213

//  <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_UP_10
//    <name> PULL_UP_10 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40080010) PULL_UP_10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PULL ) </loc>
//      <o.26..26> PULL_UP_10
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTA_PULL_PULL_UP_11  -----------------------------
// SVD Line: 5219

//  <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_UP_11
//    <name> PULL_UP_11 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40080010) PULL_UP_11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PULL ) </loc>
//      <o.27..27> PULL_UP_11
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTA_PULL_PULL_UP_12  -----------------------------
// SVD Line: 5225

//  <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_UP_12
//    <name> PULL_UP_12 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40080010) PULL_UP_12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PULL ) </loc>
//      <o.28..28> PULL_UP_12
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTA_PULL_PULL_UP_13  -----------------------------
// SVD Line: 5231

//  <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_UP_13
//    <name> PULL_UP_13 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40080010) PULL_UP_13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PULL ) </loc>
//      <o.29..29> PULL_UP_13
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTA_PULL_PULL_UP_14  -----------------------------
// SVD Line: 5237

//  <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_UP_14
//    <name> PULL_UP_14 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40080010) PULL_UP_14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PULL ) </loc>
//      <o.30..30> PULL_UP_14
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTA_PULL_PULL_UP_15  -----------------------------
// SVD Line: 5243

//  <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_UP_15
//    <name> PULL_UP_15 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40080010) PULL_UP_15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PULL ) </loc>
//      <o.31..31> PULL_UP_15
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_PORTA_PULL  ---------------------------------
// SVD Line: 5048

//  <rtree> SFDITEM_REG__MDR_PORTA_PULL
//    <name> PULL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40080010) PORT Pull Up/Down Register </i>
//    <loc> ( (unsigned int)((MDR_PORTA_PULL >> 0) & 0xFFFFFFFF), ((MDR_PORTA_PULL = (MDR_PORTA_PULL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_DOWN_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_DOWN_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_DOWN_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_DOWN_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_DOWN_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_DOWN_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_DOWN_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_DOWN_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_DOWN_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_DOWN_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_DOWN_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_DOWN_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_DOWN_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_DOWN_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_DOWN_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_DOWN_15 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_UP_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_UP_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_UP_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_UP_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_UP_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_UP_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_UP_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_UP_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_UP_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_UP_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_UP_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_UP_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_UP_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_UP_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_UP_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PULL_PULL_UP_15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: MDR_PORTA_PD  ------------------------------
// SVD Line: 5251

unsigned int MDR_PORTA_PD __AT (0x40080014);



// ------------------------------  Field Item: MDR_PORTA_PD_PD_0  ---------------------------------
// SVD Line: 5260

//  <item> SFDITEM_FIELD__MDR_PORTA_PD_PD_0
//    <name> PD_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40080014) PD_0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PD ) </loc>
//      <o.0..0> PD_0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTA_PD_PD_1  ---------------------------------
// SVD Line: 5266

//  <item> SFDITEM_FIELD__MDR_PORTA_PD_PD_1
//    <name> PD_1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40080014) PD_1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PD ) </loc>
//      <o.1..1> PD_1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTA_PD_PD_2  ---------------------------------
// SVD Line: 5272

//  <item> SFDITEM_FIELD__MDR_PORTA_PD_PD_2
//    <name> PD_2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40080014) PD_2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PD ) </loc>
//      <o.2..2> PD_2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTA_PD_PD_3  ---------------------------------
// SVD Line: 5278

//  <item> SFDITEM_FIELD__MDR_PORTA_PD_PD_3
//    <name> PD_3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40080014) PD_3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PD ) </loc>
//      <o.3..3> PD_3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTA_PD_PD_4  ---------------------------------
// SVD Line: 5284

//  <item> SFDITEM_FIELD__MDR_PORTA_PD_PD_4
//    <name> PD_4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40080014) PD_4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PD ) </loc>
//      <o.4..4> PD_4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTA_PD_PD_5  ---------------------------------
// SVD Line: 5290

//  <item> SFDITEM_FIELD__MDR_PORTA_PD_PD_5
//    <name> PD_5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40080014) PD_5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PD ) </loc>
//      <o.5..5> PD_5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTA_PD_PD_6  ---------------------------------
// SVD Line: 5296

//  <item> SFDITEM_FIELD__MDR_PORTA_PD_PD_6
//    <name> PD_6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40080014) PD_6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PD ) </loc>
//      <o.6..6> PD_6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTA_PD_PD_7  ---------------------------------
// SVD Line: 5302

//  <item> SFDITEM_FIELD__MDR_PORTA_PD_PD_7
//    <name> PD_7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40080014) PD_7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PD ) </loc>
//      <o.7..7> PD_7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTA_PD_PD_8  ---------------------------------
// SVD Line: 5308

//  <item> SFDITEM_FIELD__MDR_PORTA_PD_PD_8
//    <name> PD_8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40080014) PD_8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PD ) </loc>
//      <o.8..8> PD_8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTA_PD_PD_9  ---------------------------------
// SVD Line: 5314

//  <item> SFDITEM_FIELD__MDR_PORTA_PD_PD_9
//    <name> PD_9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40080014) PD_9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PD ) </loc>
//      <o.9..9> PD_9
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_PD_PD_10  ---------------------------------
// SVD Line: 5320

//  <item> SFDITEM_FIELD__MDR_PORTA_PD_PD_10
//    <name> PD_10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40080014) PD_10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PD ) </loc>
//      <o.10..10> PD_10
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_PD_PD_11  ---------------------------------
// SVD Line: 5326

//  <item> SFDITEM_FIELD__MDR_PORTA_PD_PD_11
//    <name> PD_11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40080014) PD_11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PD ) </loc>
//      <o.11..11> PD_11
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_PD_PD_12  ---------------------------------
// SVD Line: 5332

//  <item> SFDITEM_FIELD__MDR_PORTA_PD_PD_12
//    <name> PD_12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40080014) PD_12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PD ) </loc>
//      <o.12..12> PD_12
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_PD_PD_13  ---------------------------------
// SVD Line: 5338

//  <item> SFDITEM_FIELD__MDR_PORTA_PD_PD_13
//    <name> PD_13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40080014) PD_13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PD ) </loc>
//      <o.13..13> PD_13
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_PD_PD_14  ---------------------------------
// SVD Line: 5344

//  <item> SFDITEM_FIELD__MDR_PORTA_PD_PD_14
//    <name> PD_14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40080014) PD_14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PD ) </loc>
//      <o.14..14> PD_14
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_PD_PD_15  ---------------------------------
// SVD Line: 5350

//  <item> SFDITEM_FIELD__MDR_PORTA_PD_PD_15
//    <name> PD_15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40080014) PD_15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PD ) </loc>
//      <o.15..15> PD_15
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_PD_SHM_0  ---------------------------------
// SVD Line: 5356

//  <item> SFDITEM_FIELD__MDR_PORTA_PD_SHM_0
//    <name> SHM_0 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40080014) SHM_0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PD ) </loc>
//      <o.16..16> SHM_0
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_PD_SHM_1  ---------------------------------
// SVD Line: 5362

//  <item> SFDITEM_FIELD__MDR_PORTA_PD_SHM_1
//    <name> SHM_1 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40080014) SHM_1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PD ) </loc>
//      <o.17..17> SHM_1
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_PD_SHM_2  ---------------------------------
// SVD Line: 5368

//  <item> SFDITEM_FIELD__MDR_PORTA_PD_SHM_2
//    <name> SHM_2 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40080014) SHM_2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PD ) </loc>
//      <o.18..18> SHM_2
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_PD_SHM_3  ---------------------------------
// SVD Line: 5374

//  <item> SFDITEM_FIELD__MDR_PORTA_PD_SHM_3
//    <name> SHM_3 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40080014) SHM_3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PD ) </loc>
//      <o.19..19> SHM_3
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_PD_SHM_4  ---------------------------------
// SVD Line: 5380

//  <item> SFDITEM_FIELD__MDR_PORTA_PD_SHM_4
//    <name> SHM_4 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40080014) SHM_4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PD ) </loc>
//      <o.20..20> SHM_4
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_PD_SHM_5  ---------------------------------
// SVD Line: 5386

//  <item> SFDITEM_FIELD__MDR_PORTA_PD_SHM_5
//    <name> SHM_5 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40080014) SHM_5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PD ) </loc>
//      <o.21..21> SHM_5
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_PD_SHM_6  ---------------------------------
// SVD Line: 5392

//  <item> SFDITEM_FIELD__MDR_PORTA_PD_SHM_6
//    <name> SHM_6 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40080014) SHM_6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PD ) </loc>
//      <o.22..22> SHM_6
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_PD_SHM_7  ---------------------------------
// SVD Line: 5398

//  <item> SFDITEM_FIELD__MDR_PORTA_PD_SHM_7
//    <name> SHM_7 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40080014) SHM_7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PD ) </loc>
//      <o.23..23> SHM_7
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_PD_SHM_8  ---------------------------------
// SVD Line: 5404

//  <item> SFDITEM_FIELD__MDR_PORTA_PD_SHM_8
//    <name> SHM_8 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40080014) SHM_8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PD ) </loc>
//      <o.24..24> SHM_8
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_PD_SHM_9  ---------------------------------
// SVD Line: 5410

//  <item> SFDITEM_FIELD__MDR_PORTA_PD_SHM_9
//    <name> SHM_9 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40080014) SHM_9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PD ) </loc>
//      <o.25..25> SHM_9
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_PD_SHM_10  --------------------------------
// SVD Line: 5416

//  <item> SFDITEM_FIELD__MDR_PORTA_PD_SHM_10
//    <name> SHM_10 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40080014) SHM_10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PD ) </loc>
//      <o.26..26> SHM_10
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_PD_SHM_11  --------------------------------
// SVD Line: 5422

//  <item> SFDITEM_FIELD__MDR_PORTA_PD_SHM_11
//    <name> SHM_11 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40080014) SHM_11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PD ) </loc>
//      <o.27..27> SHM_11
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_PD_SHM_12  --------------------------------
// SVD Line: 5428

//  <item> SFDITEM_FIELD__MDR_PORTA_PD_SHM_12
//    <name> SHM_12 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40080014) SHM_12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PD ) </loc>
//      <o.28..28> SHM_12
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_PD_SHM_13  --------------------------------
// SVD Line: 5434

//  <item> SFDITEM_FIELD__MDR_PORTA_PD_SHM_13
//    <name> SHM_13 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40080014) SHM_13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PD ) </loc>
//      <o.29..29> SHM_13
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_PD_SHM_14  --------------------------------
// SVD Line: 5440

//  <item> SFDITEM_FIELD__MDR_PORTA_PD_SHM_14
//    <name> SHM_14 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40080014) SHM_14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PD ) </loc>
//      <o.30..30> SHM_14
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_PD_SHM_15  --------------------------------
// SVD Line: 5446

//  <item> SFDITEM_FIELD__MDR_PORTA_PD_SHM_15
//    <name> SHM_15 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40080014) SHM_15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_PD ) </loc>
//      <o.31..31> SHM_15
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: MDR_PORTA_PD  ----------------------------------
// SVD Line: 5251

//  <rtree> SFDITEM_REG__MDR_PORTA_PD
//    <name> PD </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40080014) PORT Driver Mode Register </i>
//    <loc> ( (unsigned int)((MDR_PORTA_PD >> 0) & 0xFFFFFFFF), ((MDR_PORTA_PD = (MDR_PORTA_PD & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_PORTA_PD_PD_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PD_PD_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PD_PD_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PD_PD_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PD_PD_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PD_PD_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PD_PD_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PD_PD_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PD_PD_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PD_PD_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PD_PD_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PD_PD_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PD_PD_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PD_PD_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PD_PD_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PD_PD_15 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PD_SHM_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PD_SHM_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PD_SHM_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PD_SHM_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PD_SHM_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PD_SHM_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PD_SHM_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PD_SHM_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PD_SHM_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PD_SHM_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PD_SHM_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PD_SHM_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PD_SHM_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PD_SHM_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PD_SHM_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PD_SHM_15 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_PORTA_PWR  ------------------------------
// SVD Line: 5454

unsigned int MDR_PORTA_PWR __AT (0x40080018);



// -----------------------------  Field Item: MDR_PORTA_PWR_PWR_0  --------------------------------
// SVD Line: 5463

//  <item> SFDITEM_FIELD__MDR_PORTA_PWR_PWR_0
//    <name> PWR_0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40080018) PWR_0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTA_PWR >> 0) & 0x3), ((MDR_PORTA_PWR = (MDR_PORTA_PWR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_PWR_PWR_1  --------------------------------
// SVD Line: 5469

//  <item> SFDITEM_FIELD__MDR_PORTA_PWR_PWR_1
//    <name> PWR_1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40080018) PWR_1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTA_PWR >> 2) & 0x3), ((MDR_PORTA_PWR = (MDR_PORTA_PWR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_PWR_PWR_2  --------------------------------
// SVD Line: 5475

//  <item> SFDITEM_FIELD__MDR_PORTA_PWR_PWR_2
//    <name> PWR_2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40080018) PWR_2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTA_PWR >> 4) & 0x3), ((MDR_PORTA_PWR = (MDR_PORTA_PWR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_PWR_PWR_3  --------------------------------
// SVD Line: 5481

//  <item> SFDITEM_FIELD__MDR_PORTA_PWR_PWR_3
//    <name> PWR_3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40080018) PWR_3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTA_PWR >> 6) & 0x3), ((MDR_PORTA_PWR = (MDR_PORTA_PWR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_PWR_PWR_4  --------------------------------
// SVD Line: 5487

//  <item> SFDITEM_FIELD__MDR_PORTA_PWR_PWR_4
//    <name> PWR_4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40080018) PWR_4 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTA_PWR >> 8) & 0x3), ((MDR_PORTA_PWR = (MDR_PORTA_PWR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_PWR_PWR_5  --------------------------------
// SVD Line: 5493

//  <item> SFDITEM_FIELD__MDR_PORTA_PWR_PWR_5
//    <name> PWR_5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40080018) PWR_5 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTA_PWR >> 10) & 0x3), ((MDR_PORTA_PWR = (MDR_PORTA_PWR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_PWR_PWR_6  --------------------------------
// SVD Line: 5499

//  <item> SFDITEM_FIELD__MDR_PORTA_PWR_PWR_6
//    <name> PWR_6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40080018) PWR_6 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTA_PWR >> 12) & 0x3), ((MDR_PORTA_PWR = (MDR_PORTA_PWR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_PWR_PWR_7  --------------------------------
// SVD Line: 5505

//  <item> SFDITEM_FIELD__MDR_PORTA_PWR_PWR_7
//    <name> PWR_7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40080018) PWR_7 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTA_PWR >> 14) & 0x3), ((MDR_PORTA_PWR = (MDR_PORTA_PWR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_PWR_PWR_8  --------------------------------
// SVD Line: 5511

//  <item> SFDITEM_FIELD__MDR_PORTA_PWR_PWR_8
//    <name> PWR_8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40080018) PWR_8 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTA_PWR >> 16) & 0x3), ((MDR_PORTA_PWR = (MDR_PORTA_PWR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTA_PWR_PWR_9  --------------------------------
// SVD Line: 5517

//  <item> SFDITEM_FIELD__MDR_PORTA_PWR_PWR_9
//    <name> PWR_9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40080018) PWR_9 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTA_PWR >> 18) & 0x3), ((MDR_PORTA_PWR = (MDR_PORTA_PWR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_PWR_PWR_10  --------------------------------
// SVD Line: 5523

//  <item> SFDITEM_FIELD__MDR_PORTA_PWR_PWR_10
//    <name> PWR_10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40080018) PWR_10 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTA_PWR >> 20) & 0x3), ((MDR_PORTA_PWR = (MDR_PORTA_PWR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_PWR_PWR_11  --------------------------------
// SVD Line: 5529

//  <item> SFDITEM_FIELD__MDR_PORTA_PWR_PWR_11
//    <name> PWR_11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40080018) PWR_11 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTA_PWR >> 22) & 0x3), ((MDR_PORTA_PWR = (MDR_PORTA_PWR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_PWR_PWR_12  --------------------------------
// SVD Line: 5535

//  <item> SFDITEM_FIELD__MDR_PORTA_PWR_PWR_12
//    <name> PWR_12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40080018) PWR_12 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTA_PWR >> 24) & 0x3), ((MDR_PORTA_PWR = (MDR_PORTA_PWR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_PWR_PWR_13  --------------------------------
// SVD Line: 5541

//  <item> SFDITEM_FIELD__MDR_PORTA_PWR_PWR_13
//    <name> PWR_13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40080018) PWR_13 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTA_PWR >> 26) & 0x3), ((MDR_PORTA_PWR = (MDR_PORTA_PWR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_PWR_PWR_14  --------------------------------
// SVD Line: 5547

//  <item> SFDITEM_FIELD__MDR_PORTA_PWR_PWR_14
//    <name> PWR_14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40080018) PWR_14 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTA_PWR >> 28) & 0x3), ((MDR_PORTA_PWR = (MDR_PORTA_PWR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_PWR_PWR_15  --------------------------------
// SVD Line: 5553

//  <item> SFDITEM_FIELD__MDR_PORTA_PWR_PWR_15
//    <name> PWR_15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40080018) PWR_15 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTA_PWR >> 30) & 0x3), ((MDR_PORTA_PWR = (MDR_PORTA_PWR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: MDR_PORTA_PWR  ---------------------------------
// SVD Line: 5454

//  <rtree> SFDITEM_REG__MDR_PORTA_PWR
//    <name> PWR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40080018) PORT Power Register </i>
//    <loc> ( (unsigned int)((MDR_PORTA_PWR >> 0) & 0xFFFFFFFF), ((MDR_PORTA_PWR = (MDR_PORTA_PWR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_PORTA_PWR_PWR_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PWR_PWR_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PWR_PWR_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PWR_PWR_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PWR_PWR_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PWR_PWR_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PWR_PWR_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PWR_PWR_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PWR_PWR_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PWR_PWR_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PWR_PWR_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PWR_PWR_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PWR_PWR_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PWR_PWR_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PWR_PWR_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_PWR_PWR_15 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_PORTA_GFEN  -----------------------------
// SVD Line: 5561

unsigned int MDR_PORTA_GFEN __AT (0x4008001C);



// ----------------------------  Field Item: MDR_PORTA_GFEN_GFEN_0  -------------------------------
// SVD Line: 5570

//  <item> SFDITEM_FIELD__MDR_PORTA_GFEN_GFEN_0
//    <name> GFEN_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4008001C) GFEN_0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_GFEN ) </loc>
//      <o.0..0> GFEN_0
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_GFEN_GFEN_1  -------------------------------
// SVD Line: 5576

//  <item> SFDITEM_FIELD__MDR_PORTA_GFEN_GFEN_1
//    <name> GFEN_1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4008001C) GFEN_1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_GFEN ) </loc>
//      <o.1..1> GFEN_1
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_GFEN_GFEN_2  -------------------------------
// SVD Line: 5582

//  <item> SFDITEM_FIELD__MDR_PORTA_GFEN_GFEN_2
//    <name> GFEN_2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4008001C) GFEN_2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_GFEN ) </loc>
//      <o.2..2> GFEN_2
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_GFEN_GFEN_3  -------------------------------
// SVD Line: 5588

//  <item> SFDITEM_FIELD__MDR_PORTA_GFEN_GFEN_3
//    <name> GFEN_3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4008001C) GFEN_3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_GFEN ) </loc>
//      <o.3..3> GFEN_3
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_GFEN_GFEN_4  -------------------------------
// SVD Line: 5594

//  <item> SFDITEM_FIELD__MDR_PORTA_GFEN_GFEN_4
//    <name> GFEN_4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4008001C) GFEN_4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_GFEN ) </loc>
//      <o.4..4> GFEN_4
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_GFEN_GFEN_5  -------------------------------
// SVD Line: 5600

//  <item> SFDITEM_FIELD__MDR_PORTA_GFEN_GFEN_5
//    <name> GFEN_5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4008001C) GFEN_5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_GFEN ) </loc>
//      <o.5..5> GFEN_5
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_GFEN_GFEN_6  -------------------------------
// SVD Line: 5606

//  <item> SFDITEM_FIELD__MDR_PORTA_GFEN_GFEN_6
//    <name> GFEN_6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4008001C) GFEN_6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_GFEN ) </loc>
//      <o.6..6> GFEN_6
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_GFEN_GFEN_7  -------------------------------
// SVD Line: 5612

//  <item> SFDITEM_FIELD__MDR_PORTA_GFEN_GFEN_7
//    <name> GFEN_7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4008001C) GFEN_7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_GFEN ) </loc>
//      <o.7..7> GFEN_7
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_GFEN_GFEN_8  -------------------------------
// SVD Line: 5618

//  <item> SFDITEM_FIELD__MDR_PORTA_GFEN_GFEN_8
//    <name> GFEN_8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4008001C) GFEN_8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_GFEN ) </loc>
//      <o.8..8> GFEN_8
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_GFEN_GFEN_9  -------------------------------
// SVD Line: 5624

//  <item> SFDITEM_FIELD__MDR_PORTA_GFEN_GFEN_9
//    <name> GFEN_9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4008001C) GFEN_9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_GFEN ) </loc>
//      <o.9..9> GFEN_9
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_GFEN_GFEN_10  -------------------------------
// SVD Line: 5630

//  <item> SFDITEM_FIELD__MDR_PORTA_GFEN_GFEN_10
//    <name> GFEN_10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4008001C) GFEN_10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_GFEN ) </loc>
//      <o.10..10> GFEN_10
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_GFEN_GFEN_11  -------------------------------
// SVD Line: 5636

//  <item> SFDITEM_FIELD__MDR_PORTA_GFEN_GFEN_11
//    <name> GFEN_11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4008001C) GFEN_11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_GFEN ) </loc>
//      <o.11..11> GFEN_11
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_GFEN_GFEN_12  -------------------------------
// SVD Line: 5642

//  <item> SFDITEM_FIELD__MDR_PORTA_GFEN_GFEN_12
//    <name> GFEN_12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4008001C) GFEN_12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_GFEN ) </loc>
//      <o.12..12> GFEN_12
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_GFEN_GFEN_13  -------------------------------
// SVD Line: 5648

//  <item> SFDITEM_FIELD__MDR_PORTA_GFEN_GFEN_13
//    <name> GFEN_13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4008001C) GFEN_13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_GFEN ) </loc>
//      <o.13..13> GFEN_13
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_GFEN_GFEN_14  -------------------------------
// SVD Line: 5654

//  <item> SFDITEM_FIELD__MDR_PORTA_GFEN_GFEN_14
//    <name> GFEN_14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4008001C) GFEN_14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_GFEN ) </loc>
//      <o.14..14> GFEN_14
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_GFEN_GFEN_15  -------------------------------
// SVD Line: 5660

//  <item> SFDITEM_FIELD__MDR_PORTA_GFEN_GFEN_15
//    <name> GFEN_15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4008001C) GFEN_15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_GFEN ) </loc>
//      <o.15..15> GFEN_15
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_PORTA_GFEN  ---------------------------------
// SVD Line: 5561

//  <rtree> SFDITEM_REG__MDR_PORTA_GFEN
//    <name> GFEN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4008001C) PORT Filter Configuration Register </i>
//    <loc> ( (unsigned int)((MDR_PORTA_GFEN >> 0) & 0xFFFFFFFF), ((MDR_PORTA_GFEN = (MDR_PORTA_GFEN & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_PORTA_GFEN_GFEN_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_GFEN_GFEN_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_GFEN_GFEN_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_GFEN_GFEN_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_GFEN_GFEN_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_GFEN_GFEN_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_GFEN_GFEN_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_GFEN_GFEN_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_GFEN_GFEN_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_GFEN_GFEN_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_GFEN_GFEN_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_GFEN_GFEN_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_GFEN_GFEN_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_GFEN_GFEN_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_GFEN_GFEN_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_GFEN_GFEN_15 </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_PORTA_SETTX  -----------------------------
// SVD Line: 5668

unsigned int MDR_PORTA_SETTX __AT (0x40080020);



// ---------------------------  Field Item: MDR_PORTA_SETTX_SETTX_0  ------------------------------
// SVD Line: 5677

//  <item> SFDITEM_FIELD__MDR_PORTA_SETTX_SETTX_0
//    <name> SETTX_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40080020) SETTX_0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_SETTX ) </loc>
//      <o.0..0> SETTX_0
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_SETTX_SETTX_1  ------------------------------
// SVD Line: 5683

//  <item> SFDITEM_FIELD__MDR_PORTA_SETTX_SETTX_1
//    <name> SETTX_1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40080020) SETTX_1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_SETTX ) </loc>
//      <o.1..1> SETTX_1
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_SETTX_SETTX_2  ------------------------------
// SVD Line: 5689

//  <item> SFDITEM_FIELD__MDR_PORTA_SETTX_SETTX_2
//    <name> SETTX_2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40080020) SETTX_2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_SETTX ) </loc>
//      <o.2..2> SETTX_2
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_SETTX_SETTX_3  ------------------------------
// SVD Line: 5695

//  <item> SFDITEM_FIELD__MDR_PORTA_SETTX_SETTX_3
//    <name> SETTX_3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40080020) SETTX_3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_SETTX ) </loc>
//      <o.3..3> SETTX_3
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_SETTX_SETTX_4  ------------------------------
// SVD Line: 5701

//  <item> SFDITEM_FIELD__MDR_PORTA_SETTX_SETTX_4
//    <name> SETTX_4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40080020) SETTX_4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_SETTX ) </loc>
//      <o.4..4> SETTX_4
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_SETTX_SETTX_5  ------------------------------
// SVD Line: 5707

//  <item> SFDITEM_FIELD__MDR_PORTA_SETTX_SETTX_5
//    <name> SETTX_5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40080020) SETTX_5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_SETTX ) </loc>
//      <o.5..5> SETTX_5
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_SETTX_SETTX_6  ------------------------------
// SVD Line: 5713

//  <item> SFDITEM_FIELD__MDR_PORTA_SETTX_SETTX_6
//    <name> SETTX_6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40080020) SETTX_6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_SETTX ) </loc>
//      <o.6..6> SETTX_6
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_SETTX_SETTX_7  ------------------------------
// SVD Line: 5719

//  <item> SFDITEM_FIELD__MDR_PORTA_SETTX_SETTX_7
//    <name> SETTX_7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40080020) SETTX_7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_SETTX ) </loc>
//      <o.7..7> SETTX_7
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_SETTX_SETTX_8  ------------------------------
// SVD Line: 5725

//  <item> SFDITEM_FIELD__MDR_PORTA_SETTX_SETTX_8
//    <name> SETTX_8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40080020) SETTX_8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_SETTX ) </loc>
//      <o.8..8> SETTX_8
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_SETTX_SETTX_9  ------------------------------
// SVD Line: 5731

//  <item> SFDITEM_FIELD__MDR_PORTA_SETTX_SETTX_9
//    <name> SETTX_9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40080020) SETTX_9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_SETTX ) </loc>
//      <o.9..9> SETTX_9
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTA_SETTX_SETTX_10  ------------------------------
// SVD Line: 5737

//  <item> SFDITEM_FIELD__MDR_PORTA_SETTX_SETTX_10
//    <name> SETTX_10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40080020) SETTX_10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_SETTX ) </loc>
//      <o.10..10> SETTX_10
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTA_SETTX_SETTX_11  ------------------------------
// SVD Line: 5743

//  <item> SFDITEM_FIELD__MDR_PORTA_SETTX_SETTX_11
//    <name> SETTX_11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40080020) SETTX_11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_SETTX ) </loc>
//      <o.11..11> SETTX_11
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTA_SETTX_SETTX_12  ------------------------------
// SVD Line: 5749

//  <item> SFDITEM_FIELD__MDR_PORTA_SETTX_SETTX_12
//    <name> SETTX_12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40080020) SETTX_12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_SETTX ) </loc>
//      <o.12..12> SETTX_12
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTA_SETTX_SETTX_13  ------------------------------
// SVD Line: 5755

//  <item> SFDITEM_FIELD__MDR_PORTA_SETTX_SETTX_13
//    <name> SETTX_13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40080020) SETTX_13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_SETTX ) </loc>
//      <o.13..13> SETTX_13
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTA_SETTX_SETTX_14  ------------------------------
// SVD Line: 5761

//  <item> SFDITEM_FIELD__MDR_PORTA_SETTX_SETTX_14
//    <name> SETTX_14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40080020) SETTX_14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_SETTX ) </loc>
//      <o.14..14> SETTX_14
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTA_SETTX_SETTX_15  ------------------------------
// SVD Line: 5767

//  <item> SFDITEM_FIELD__MDR_PORTA_SETTX_SETTX_15
//    <name> SETTX_15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40080020) SETTX_15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_SETTX ) </loc>
//      <o.15..15> SETTX_15
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_PORTA_SETTX  --------------------------------
// SVD Line: 5668

//  <rtree> SFDITEM_REG__MDR_PORTA_SETTX
//    <name> SETTX </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40080020) Set Pin in function PORT </i>
//    <loc> ( (unsigned int)((MDR_PORTA_SETTX >> 0) & 0xFFFFFFFF), ((MDR_PORTA_SETTX = (MDR_PORTA_SETTX & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_PORTA_SETTX_SETTX_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_SETTX_SETTX_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_SETTX_SETTX_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_SETTX_SETTX_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_SETTX_SETTX_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_SETTX_SETTX_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_SETTX_SETTX_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_SETTX_SETTX_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_SETTX_SETTX_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_SETTX_SETTX_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_SETTX_SETTX_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_SETTX_SETTX_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_SETTX_SETTX_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_SETTX_SETTX_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_SETTX_SETTX_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_SETTX_SETTX_15 </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_PORTA_CLRTX  -----------------------------
// SVD Line: 5775

unsigned int MDR_PORTA_CLRTX __AT (0x40080024);



// ---------------------------  Field Item: MDR_PORTA_CLRTX_CLRTX_0  ------------------------------
// SVD Line: 5784

//  <item> SFDITEM_FIELD__MDR_PORTA_CLRTX_CLRTX_0
//    <name> CLRTX_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40080024) CLRTX_0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_CLRTX ) </loc>
//      <o.0..0> CLRTX_0
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_CLRTX_CLRTX_1  ------------------------------
// SVD Line: 5790

//  <item> SFDITEM_FIELD__MDR_PORTA_CLRTX_CLRTX_1
//    <name> CLRTX_1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40080024) CLRTX_1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_CLRTX ) </loc>
//      <o.1..1> CLRTX_1
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_CLRTX_CLRTX_2  ------------------------------
// SVD Line: 5796

//  <item> SFDITEM_FIELD__MDR_PORTA_CLRTX_CLRTX_2
//    <name> CLRTX_2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40080024) CLRTX_2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_CLRTX ) </loc>
//      <o.2..2> CLRTX_2
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_CLRTX_CLRTX_3  ------------------------------
// SVD Line: 5802

//  <item> SFDITEM_FIELD__MDR_PORTA_CLRTX_CLRTX_3
//    <name> CLRTX_3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40080024) CLRTX_3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_CLRTX ) </loc>
//      <o.3..3> CLRTX_3
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_CLRTX_CLRTX_4  ------------------------------
// SVD Line: 5808

//  <item> SFDITEM_FIELD__MDR_PORTA_CLRTX_CLRTX_4
//    <name> CLRTX_4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40080024) CLRTX_4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_CLRTX ) </loc>
//      <o.4..4> CLRTX_4
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_CLRTX_CLRTX_5  ------------------------------
// SVD Line: 5814

//  <item> SFDITEM_FIELD__MDR_PORTA_CLRTX_CLRTX_5
//    <name> CLRTX_5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40080024) CLRTX_5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_CLRTX ) </loc>
//      <o.5..5> CLRTX_5
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_CLRTX_CLRTX_6  ------------------------------
// SVD Line: 5820

//  <item> SFDITEM_FIELD__MDR_PORTA_CLRTX_CLRTX_6
//    <name> CLRTX_6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40080024) CLRTX_6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_CLRTX ) </loc>
//      <o.6..6> CLRTX_6
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_CLRTX_CLRTX_7  ------------------------------
// SVD Line: 5826

//  <item> SFDITEM_FIELD__MDR_PORTA_CLRTX_CLRTX_7
//    <name> CLRTX_7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40080024) CLRTX_7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_CLRTX ) </loc>
//      <o.7..7> CLRTX_7
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_CLRTX_CLRTX_8  ------------------------------
// SVD Line: 5832

//  <item> SFDITEM_FIELD__MDR_PORTA_CLRTX_CLRTX_8
//    <name> CLRTX_8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40080024) CLRTX_8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_CLRTX ) </loc>
//      <o.8..8> CLRTX_8
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_CLRTX_CLRTX_9  ------------------------------
// SVD Line: 5838

//  <item> SFDITEM_FIELD__MDR_PORTA_CLRTX_CLRTX_9
//    <name> CLRTX_9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40080024) CLRTX_9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_CLRTX ) </loc>
//      <o.9..9> CLRTX_9
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTA_CLRTX_CLRTX_10  ------------------------------
// SVD Line: 5844

//  <item> SFDITEM_FIELD__MDR_PORTA_CLRTX_CLRTX_10
//    <name> CLRTX_10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40080024) CLRTX_10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_CLRTX ) </loc>
//      <o.10..10> CLRTX_10
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTA_CLRTX_CLRTX_11  ------------------------------
// SVD Line: 5850

//  <item> SFDITEM_FIELD__MDR_PORTA_CLRTX_CLRTX_11
//    <name> CLRTX_11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40080024) CLRTX_11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_CLRTX ) </loc>
//      <o.11..11> CLRTX_11
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTA_CLRTX_CLRTX_12  ------------------------------
// SVD Line: 5856

//  <item> SFDITEM_FIELD__MDR_PORTA_CLRTX_CLRTX_12
//    <name> CLRTX_12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40080024) CLRTX_12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_CLRTX ) </loc>
//      <o.12..12> CLRTX_12
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTA_CLRTX_CLRTX_13  ------------------------------
// SVD Line: 5862

//  <item> SFDITEM_FIELD__MDR_PORTA_CLRTX_CLRTX_13
//    <name> CLRTX_13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40080024) CLRTX_13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_CLRTX ) </loc>
//      <o.13..13> CLRTX_13
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTA_CLRTX_CLRTX_14  ------------------------------
// SVD Line: 5868

//  <item> SFDITEM_FIELD__MDR_PORTA_CLRTX_CLRTX_14
//    <name> CLRTX_14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40080024) CLRTX_14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_CLRTX ) </loc>
//      <o.14..14> CLRTX_14
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTA_CLRTX_CLRTX_15  ------------------------------
// SVD Line: 5874

//  <item> SFDITEM_FIELD__MDR_PORTA_CLRTX_CLRTX_15
//    <name> CLRTX_15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40080024) CLRTX_15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_CLRTX ) </loc>
//      <o.15..15> CLRTX_15
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_PORTA_CLRTX  --------------------------------
// SVD Line: 5775

//  <rtree> SFDITEM_REG__MDR_PORTA_CLRTX
//    <name> CLRTX </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40080024) Clear Pin in function PORT </i>
//    <loc> ( (unsigned int)((MDR_PORTA_CLRTX >> 0) & 0xFFFFFFFF), ((MDR_PORTA_CLRTX = (MDR_PORTA_CLRTX & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_PORTA_CLRTX_CLRTX_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_CLRTX_CLRTX_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_CLRTX_CLRTX_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_CLRTX_CLRTX_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_CLRTX_CLRTX_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_CLRTX_CLRTX_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_CLRTX_CLRTX_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_CLRTX_CLRTX_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_CLRTX_CLRTX_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_CLRTX_CLRTX_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_CLRTX_CLRTX_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_CLRTX_CLRTX_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_CLRTX_CLRTX_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_CLRTX_CLRTX_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_CLRTX_CLRTX_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_CLRTX_CLRTX_15 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_PORTA_RDTX  -----------------------------
// SVD Line: 5882

unsigned int MDR_PORTA_RDTX __AT (0x40080028);



// ----------------------------  Field Item: MDR_PORTA_RDTX_RDTX_0  -------------------------------
// SVD Line: 5891

//  <item> SFDITEM_FIELD__MDR_PORTA_RDTX_RDTX_0
//    <name> RDTX_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40080028) RDTX_0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_RDTX ) </loc>
//      <o.0..0> RDTX_0
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_RDTX_RDTX_1  -------------------------------
// SVD Line: 5897

//  <item> SFDITEM_FIELD__MDR_PORTA_RDTX_RDTX_1
//    <name> RDTX_1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40080028) RDTX_1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_RDTX ) </loc>
//      <o.1..1> RDTX_1
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_RDTX_RDTX_2  -------------------------------
// SVD Line: 5903

//  <item> SFDITEM_FIELD__MDR_PORTA_RDTX_RDTX_2
//    <name> RDTX_2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40080028) RDTX_2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_RDTX ) </loc>
//      <o.2..2> RDTX_2
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_RDTX_RDTX_3  -------------------------------
// SVD Line: 5909

//  <item> SFDITEM_FIELD__MDR_PORTA_RDTX_RDTX_3
//    <name> RDTX_3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40080028) RDTX_3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_RDTX ) </loc>
//      <o.3..3> RDTX_3
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_RDTX_RDTX_4  -------------------------------
// SVD Line: 5915

//  <item> SFDITEM_FIELD__MDR_PORTA_RDTX_RDTX_4
//    <name> RDTX_4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40080028) RDTX_4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_RDTX ) </loc>
//      <o.4..4> RDTX_4
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_RDTX_RDTX_5  -------------------------------
// SVD Line: 5921

//  <item> SFDITEM_FIELD__MDR_PORTA_RDTX_RDTX_5
//    <name> RDTX_5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40080028) RDTX_5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_RDTX ) </loc>
//      <o.5..5> RDTX_5
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_RDTX_RDTX_6  -------------------------------
// SVD Line: 5927

//  <item> SFDITEM_FIELD__MDR_PORTA_RDTX_RDTX_6
//    <name> RDTX_6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40080028) RDTX_6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_RDTX ) </loc>
//      <o.6..6> RDTX_6
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_RDTX_RDTX_7  -------------------------------
// SVD Line: 5933

//  <item> SFDITEM_FIELD__MDR_PORTA_RDTX_RDTX_7
//    <name> RDTX_7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40080028) RDTX_7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_RDTX ) </loc>
//      <o.7..7> RDTX_7
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_RDTX_RDTX_8  -------------------------------
// SVD Line: 5939

//  <item> SFDITEM_FIELD__MDR_PORTA_RDTX_RDTX_8
//    <name> RDTX_8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40080028) RDTX_8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_RDTX ) </loc>
//      <o.8..8> RDTX_8
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTA_RDTX_RDTX_9  -------------------------------
// SVD Line: 5945

//  <item> SFDITEM_FIELD__MDR_PORTA_RDTX_RDTX_9
//    <name> RDTX_9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40080028) RDTX_9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_RDTX ) </loc>
//      <o.9..9> RDTX_9
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_RDTX_RDTX_10  -------------------------------
// SVD Line: 5951

//  <item> SFDITEM_FIELD__MDR_PORTA_RDTX_RDTX_10
//    <name> RDTX_10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40080028) RDTX_10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_RDTX ) </loc>
//      <o.10..10> RDTX_10
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_RDTX_RDTX_11  -------------------------------
// SVD Line: 5957

//  <item> SFDITEM_FIELD__MDR_PORTA_RDTX_RDTX_11
//    <name> RDTX_11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40080028) RDTX_11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_RDTX ) </loc>
//      <o.11..11> RDTX_11
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_RDTX_RDTX_12  -------------------------------
// SVD Line: 5963

//  <item> SFDITEM_FIELD__MDR_PORTA_RDTX_RDTX_12
//    <name> RDTX_12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40080028) RDTX_12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_RDTX ) </loc>
//      <o.12..12> RDTX_12
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_RDTX_RDTX_13  -------------------------------
// SVD Line: 5969

//  <item> SFDITEM_FIELD__MDR_PORTA_RDTX_RDTX_13
//    <name> RDTX_13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40080028) RDTX_13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_RDTX ) </loc>
//      <o.13..13> RDTX_13
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_RDTX_RDTX_14  -------------------------------
// SVD Line: 5975

//  <item> SFDITEM_FIELD__MDR_PORTA_RDTX_RDTX_14
//    <name> RDTX_14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40080028) RDTX_14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_RDTX ) </loc>
//      <o.14..14> RDTX_14
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTA_RDTX_RDTX_15  -------------------------------
// SVD Line: 5981

//  <item> SFDITEM_FIELD__MDR_PORTA_RDTX_RDTX_15
//    <name> RDTX_15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40080028) RDTX_15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTA_RDTX ) </loc>
//      <o.15..15> RDTX_15
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_PORTA_RDTX  ---------------------------------
// SVD Line: 5882

//  <rtree> SFDITEM_REG__MDR_PORTA_RDTX
//    <name> RDTX </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40080028) Read Pin out in function PORT </i>
//    <loc> ( (unsigned int)((MDR_PORTA_RDTX >> 0) & 0xFFFFFFFF), ((MDR_PORTA_RDTX = (MDR_PORTA_RDTX & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_PORTA_RDTX_RDTX_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_RDTX_RDTX_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_RDTX_RDTX_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_RDTX_RDTX_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_RDTX_RDTX_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_RDTX_RDTX_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_RDTX_RDTX_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_RDTX_RDTX_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_RDTX_RDTX_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_RDTX_RDTX_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_RDTX_RDTX_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_RDTX_RDTX_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_RDTX_RDTX_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_RDTX_RDTX_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_RDTX_RDTX_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTA_RDTX_RDTX_15 </item>
//  </rtree>
//  


// -------------------------------  Peripheral View: MDR_PORTA  -----------------------------------
// SVD Line: 4605

//  <view> MDR_PORTA
//    <name> MDR_PORTA </name>
//    <item> SFDITEM_REG__MDR_PORTA_RXTX </item>
//    <item> SFDITEM_REG__MDR_PORTA_OE </item>
//    <item> SFDITEM_REG__MDR_PORTA_FUNC </item>
//    <item> SFDITEM_REG__MDR_PORTA_ANALOG </item>
//    <item> SFDITEM_REG__MDR_PORTA_PULL </item>
//    <item> SFDITEM_REG__MDR_PORTA_PD </item>
//    <item> SFDITEM_REG__MDR_PORTA_PWR </item>
//    <item> SFDITEM_REG__MDR_PORTA_GFEN </item>
//    <item> SFDITEM_REG__MDR_PORTA_SETTX </item>
//    <item> SFDITEM_REG__MDR_PORTA_CLRTX </item>
//    <item> SFDITEM_REG__MDR_PORTA_RDTX </item>
//  </view>
//  


// --------------------------  Register Item Address: MDR_PORTB_RXTX  -----------------------------
// SVD Line: 4620

unsigned int MDR_PORTB_RXTX __AT (0x40088000);



// ----------------------------  Field Item: MDR_PORTB_RXTX_RXTX_0  -------------------------------
// SVD Line: 4629

//  <item> SFDITEM_FIELD__MDR_PORTB_RXTX_RXTX_0
//    <name> RXTX_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40088000) RXTX_0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_RXTX ) </loc>
//      <o.0..0> RXTX_0
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_RXTX_RXTX_1  -------------------------------
// SVD Line: 4635

//  <item> SFDITEM_FIELD__MDR_PORTB_RXTX_RXTX_1
//    <name> RXTX_1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40088000) RXTX_1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_RXTX ) </loc>
//      <o.1..1> RXTX_1
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_RXTX_RXTX_2  -------------------------------
// SVD Line: 4641

//  <item> SFDITEM_FIELD__MDR_PORTB_RXTX_RXTX_2
//    <name> RXTX_2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40088000) RXTX_2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_RXTX ) </loc>
//      <o.2..2> RXTX_2
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_RXTX_RXTX_3  -------------------------------
// SVD Line: 4647

//  <item> SFDITEM_FIELD__MDR_PORTB_RXTX_RXTX_3
//    <name> RXTX_3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40088000) RXTX_3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_RXTX ) </loc>
//      <o.3..3> RXTX_3
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_RXTX_RXTX_4  -------------------------------
// SVD Line: 4653

//  <item> SFDITEM_FIELD__MDR_PORTB_RXTX_RXTX_4
//    <name> RXTX_4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40088000) RXTX_4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_RXTX ) </loc>
//      <o.4..4> RXTX_4
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_RXTX_RXTX_5  -------------------------------
// SVD Line: 4659

//  <item> SFDITEM_FIELD__MDR_PORTB_RXTX_RXTX_5
//    <name> RXTX_5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40088000) RXTX_5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_RXTX ) </loc>
//      <o.5..5> RXTX_5
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_RXTX_RXTX_6  -------------------------------
// SVD Line: 4665

//  <item> SFDITEM_FIELD__MDR_PORTB_RXTX_RXTX_6
//    <name> RXTX_6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40088000) RXTX_6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_RXTX ) </loc>
//      <o.6..6> RXTX_6
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_RXTX_RXTX_7  -------------------------------
// SVD Line: 4671

//  <item> SFDITEM_FIELD__MDR_PORTB_RXTX_RXTX_7
//    <name> RXTX_7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40088000) RXTX_7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_RXTX ) </loc>
//      <o.7..7> RXTX_7
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_RXTX_RXTX_8  -------------------------------
// SVD Line: 4677

//  <item> SFDITEM_FIELD__MDR_PORTB_RXTX_RXTX_8
//    <name> RXTX_8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40088000) RXTX_8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_RXTX ) </loc>
//      <o.8..8> RXTX_8
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_RXTX_RXTX_9  -------------------------------
// SVD Line: 4683

//  <item> SFDITEM_FIELD__MDR_PORTB_RXTX_RXTX_9
//    <name> RXTX_9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40088000) RXTX_9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_RXTX ) </loc>
//      <o.9..9> RXTX_9
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_RXTX_RXTX_10  -------------------------------
// SVD Line: 4689

//  <item> SFDITEM_FIELD__MDR_PORTB_RXTX_RXTX_10
//    <name> RXTX_10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40088000) RXTX_10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_RXTX ) </loc>
//      <o.10..10> RXTX_10
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_RXTX_RXTX_11  -------------------------------
// SVD Line: 4695

//  <item> SFDITEM_FIELD__MDR_PORTB_RXTX_RXTX_11
//    <name> RXTX_11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40088000) RXTX_11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_RXTX ) </loc>
//      <o.11..11> RXTX_11
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_RXTX_RXTX_12  -------------------------------
// SVD Line: 4701

//  <item> SFDITEM_FIELD__MDR_PORTB_RXTX_RXTX_12
//    <name> RXTX_12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40088000) RXTX_12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_RXTX ) </loc>
//      <o.12..12> RXTX_12
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_RXTX_RXTX_13  -------------------------------
// SVD Line: 4707

//  <item> SFDITEM_FIELD__MDR_PORTB_RXTX_RXTX_13
//    <name> RXTX_13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40088000) RXTX_13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_RXTX ) </loc>
//      <o.13..13> RXTX_13
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_RXTX_RXTX_14  -------------------------------
// SVD Line: 4713

//  <item> SFDITEM_FIELD__MDR_PORTB_RXTX_RXTX_14
//    <name> RXTX_14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40088000) RXTX_14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_RXTX ) </loc>
//      <o.14..14> RXTX_14
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_RXTX_RXTX_15  -------------------------------
// SVD Line: 4719

//  <item> SFDITEM_FIELD__MDR_PORTB_RXTX_RXTX_15
//    <name> RXTX_15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40088000) RXTX_15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_RXTX ) </loc>
//      <o.15..15> RXTX_15
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_PORTB_RXTX  ---------------------------------
// SVD Line: 4620

//  <rtree> SFDITEM_REG__MDR_PORTB_RXTX
//    <name> RXTX </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40088000) PORT Data Register </i>
//    <loc> ( (unsigned int)((MDR_PORTB_RXTX >> 0) & 0xFFFFFFFF), ((MDR_PORTB_RXTX = (MDR_PORTB_RXTX & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_PORTB_RXTX_RXTX_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_RXTX_RXTX_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_RXTX_RXTX_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_RXTX_RXTX_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_RXTX_RXTX_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_RXTX_RXTX_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_RXTX_RXTX_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_RXTX_RXTX_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_RXTX_RXTX_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_RXTX_RXTX_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_RXTX_RXTX_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_RXTX_RXTX_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_RXTX_RXTX_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_RXTX_RXTX_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_RXTX_RXTX_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_RXTX_RXTX_15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: MDR_PORTB_OE  ------------------------------
// SVD Line: 4727

unsigned int MDR_PORTB_OE __AT (0x40088004);



// ------------------------------  Field Item: MDR_PORTB_OE_OE_0  ---------------------------------
// SVD Line: 4736

//  <item> SFDITEM_FIELD__MDR_PORTB_OE_OE_0
//    <name> OE_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40088004) OE_0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_OE ) </loc>
//      <o.0..0> OE_0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTB_OE_OE_1  ---------------------------------
// SVD Line: 4742

//  <item> SFDITEM_FIELD__MDR_PORTB_OE_OE_1
//    <name> OE_1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40088004) OE_1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_OE ) </loc>
//      <o.1..1> OE_1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTB_OE_OE_2  ---------------------------------
// SVD Line: 4748

//  <item> SFDITEM_FIELD__MDR_PORTB_OE_OE_2
//    <name> OE_2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40088004) OE_2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_OE ) </loc>
//      <o.2..2> OE_2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTB_OE_OE_3  ---------------------------------
// SVD Line: 4754

//  <item> SFDITEM_FIELD__MDR_PORTB_OE_OE_3
//    <name> OE_3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40088004) OE_3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_OE ) </loc>
//      <o.3..3> OE_3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTB_OE_OE_4  ---------------------------------
// SVD Line: 4760

//  <item> SFDITEM_FIELD__MDR_PORTB_OE_OE_4
//    <name> OE_4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40088004) OE_4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_OE ) </loc>
//      <o.4..4> OE_4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTB_OE_OE_5  ---------------------------------
// SVD Line: 4766

//  <item> SFDITEM_FIELD__MDR_PORTB_OE_OE_5
//    <name> OE_5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40088004) OE_5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_OE ) </loc>
//      <o.5..5> OE_5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTB_OE_OE_6  ---------------------------------
// SVD Line: 4772

//  <item> SFDITEM_FIELD__MDR_PORTB_OE_OE_6
//    <name> OE_6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40088004) OE_6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_OE ) </loc>
//      <o.6..6> OE_6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTB_OE_OE_7  ---------------------------------
// SVD Line: 4778

//  <item> SFDITEM_FIELD__MDR_PORTB_OE_OE_7
//    <name> OE_7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40088004) OE_7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_OE ) </loc>
//      <o.7..7> OE_7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTB_OE_OE_8  ---------------------------------
// SVD Line: 4784

//  <item> SFDITEM_FIELD__MDR_PORTB_OE_OE_8
//    <name> OE_8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40088004) OE_8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_OE ) </loc>
//      <o.8..8> OE_8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTB_OE_OE_9  ---------------------------------
// SVD Line: 4790

//  <item> SFDITEM_FIELD__MDR_PORTB_OE_OE_9
//    <name> OE_9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40088004) OE_9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_OE ) </loc>
//      <o.9..9> OE_9
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_OE_OE_10  ---------------------------------
// SVD Line: 4796

//  <item> SFDITEM_FIELD__MDR_PORTB_OE_OE_10
//    <name> OE_10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40088004) OE_10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_OE ) </loc>
//      <o.10..10> OE_10
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_OE_OE_11  ---------------------------------
// SVD Line: 4802

//  <item> SFDITEM_FIELD__MDR_PORTB_OE_OE_11
//    <name> OE_11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40088004) OE_11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_OE ) </loc>
//      <o.11..11> OE_11
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_OE_OE_12  ---------------------------------
// SVD Line: 4808

//  <item> SFDITEM_FIELD__MDR_PORTB_OE_OE_12
//    <name> OE_12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40088004) OE_12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_OE ) </loc>
//      <o.12..12> OE_12
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_OE_OE_13  ---------------------------------
// SVD Line: 4814

//  <item> SFDITEM_FIELD__MDR_PORTB_OE_OE_13
//    <name> OE_13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40088004) OE_13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_OE ) </loc>
//      <o.13..13> OE_13
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_OE_OE_14  ---------------------------------
// SVD Line: 4820

//  <item> SFDITEM_FIELD__MDR_PORTB_OE_OE_14
//    <name> OE_14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40088004) OE_14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_OE ) </loc>
//      <o.14..14> OE_14
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_OE_OE_15  ---------------------------------
// SVD Line: 4826

//  <item> SFDITEM_FIELD__MDR_PORTB_OE_OE_15
//    <name> OE_15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40088004) OE_15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_OE ) </loc>
//      <o.15..15> OE_15
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: MDR_PORTB_OE  ----------------------------------
// SVD Line: 4727

//  <rtree> SFDITEM_REG__MDR_PORTB_OE
//    <name> OE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40088004) PORT Output Enable Register </i>
//    <loc> ( (unsigned int)((MDR_PORTB_OE >> 0) & 0xFFFFFFFF), ((MDR_PORTB_OE = (MDR_PORTB_OE & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_PORTB_OE_OE_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_OE_OE_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_OE_OE_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_OE_OE_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_OE_OE_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_OE_OE_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_OE_OE_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_OE_OE_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_OE_OE_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_OE_OE_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_OE_OE_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_OE_OE_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_OE_OE_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_OE_OE_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_OE_OE_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_OE_OE_15 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_PORTB_FUNC  -----------------------------
// SVD Line: 4834

unsigned int MDR_PORTB_FUNC __AT (0x40088008);



// ----------------------------  Field Item: MDR_PORTB_FUNC_MODE_0  -------------------------------
// SVD Line: 4843

//  <item> SFDITEM_FIELD__MDR_PORTB_FUNC_MODE_0
//    <name> MODE_0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40088008) MODE_0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTB_FUNC >> 0) & 0x3), ((MDR_PORTB_FUNC = (MDR_PORTB_FUNC & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_FUNC_MODE_1  -------------------------------
// SVD Line: 4849

//  <item> SFDITEM_FIELD__MDR_PORTB_FUNC_MODE_1
//    <name> MODE_1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40088008) MODE_1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTB_FUNC >> 2) & 0x3), ((MDR_PORTB_FUNC = (MDR_PORTB_FUNC & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_FUNC_MODE_2  -------------------------------
// SVD Line: 4855

//  <item> SFDITEM_FIELD__MDR_PORTB_FUNC_MODE_2
//    <name> MODE_2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40088008) MODE_2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTB_FUNC >> 4) & 0x3), ((MDR_PORTB_FUNC = (MDR_PORTB_FUNC & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_FUNC_MODE_3  -------------------------------
// SVD Line: 4861

//  <item> SFDITEM_FIELD__MDR_PORTB_FUNC_MODE_3
//    <name> MODE_3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40088008) MODE_3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTB_FUNC >> 6) & 0x3), ((MDR_PORTB_FUNC = (MDR_PORTB_FUNC & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_FUNC_MODE_4  -------------------------------
// SVD Line: 4867

//  <item> SFDITEM_FIELD__MDR_PORTB_FUNC_MODE_4
//    <name> MODE_4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40088008) MODE_4 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTB_FUNC >> 8) & 0x3), ((MDR_PORTB_FUNC = (MDR_PORTB_FUNC & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_FUNC_MODE_5  -------------------------------
// SVD Line: 4873

//  <item> SFDITEM_FIELD__MDR_PORTB_FUNC_MODE_5
//    <name> MODE_5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40088008) MODE_5 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTB_FUNC >> 10) & 0x3), ((MDR_PORTB_FUNC = (MDR_PORTB_FUNC & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_FUNC_MODE_6  -------------------------------
// SVD Line: 4879

//  <item> SFDITEM_FIELD__MDR_PORTB_FUNC_MODE_6
//    <name> MODE_6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40088008) MODE_6 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTB_FUNC >> 12) & 0x3), ((MDR_PORTB_FUNC = (MDR_PORTB_FUNC & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_FUNC_MODE_7  -------------------------------
// SVD Line: 4885

//  <item> SFDITEM_FIELD__MDR_PORTB_FUNC_MODE_7
//    <name> MODE_7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40088008) MODE_7 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTB_FUNC >> 14) & 0x3), ((MDR_PORTB_FUNC = (MDR_PORTB_FUNC & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_FUNC_MODE_8  -------------------------------
// SVD Line: 4891

//  <item> SFDITEM_FIELD__MDR_PORTB_FUNC_MODE_8
//    <name> MODE_8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40088008) MODE_8 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTB_FUNC >> 16) & 0x3), ((MDR_PORTB_FUNC = (MDR_PORTB_FUNC & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_FUNC_MODE_9  -------------------------------
// SVD Line: 4897

//  <item> SFDITEM_FIELD__MDR_PORTB_FUNC_MODE_9
//    <name> MODE_9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40088008) MODE_9 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTB_FUNC >> 18) & 0x3), ((MDR_PORTB_FUNC = (MDR_PORTB_FUNC & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_FUNC_MODE_10  -------------------------------
// SVD Line: 4903

//  <item> SFDITEM_FIELD__MDR_PORTB_FUNC_MODE_10
//    <name> MODE_10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40088008) MODE_10 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTB_FUNC >> 20) & 0x3), ((MDR_PORTB_FUNC = (MDR_PORTB_FUNC & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_FUNC_MODE_11  -------------------------------
// SVD Line: 4909

//  <item> SFDITEM_FIELD__MDR_PORTB_FUNC_MODE_11
//    <name> MODE_11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40088008) MODE_11 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTB_FUNC >> 22) & 0x3), ((MDR_PORTB_FUNC = (MDR_PORTB_FUNC & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_FUNC_MODE_12  -------------------------------
// SVD Line: 4915

//  <item> SFDITEM_FIELD__MDR_PORTB_FUNC_MODE_12
//    <name> MODE_12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40088008) MODE_12 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTB_FUNC >> 24) & 0x3), ((MDR_PORTB_FUNC = (MDR_PORTB_FUNC & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_FUNC_MODE_13  -------------------------------
// SVD Line: 4921

//  <item> SFDITEM_FIELD__MDR_PORTB_FUNC_MODE_13
//    <name> MODE_13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40088008) MODE_13 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTB_FUNC >> 26) & 0x3), ((MDR_PORTB_FUNC = (MDR_PORTB_FUNC & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_FUNC_MODE_14  -------------------------------
// SVD Line: 4927

//  <item> SFDITEM_FIELD__MDR_PORTB_FUNC_MODE_14
//    <name> MODE_14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40088008) MODE_14 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTB_FUNC >> 28) & 0x3), ((MDR_PORTB_FUNC = (MDR_PORTB_FUNC & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_FUNC_MODE_15  -------------------------------
// SVD Line: 4933

//  <item> SFDITEM_FIELD__MDR_PORTB_FUNC_MODE_15
//    <name> MODE_15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40088008) MODE_15 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTB_FUNC >> 30) & 0x3), ((MDR_PORTB_FUNC = (MDR_PORTB_FUNC & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_PORTB_FUNC  ---------------------------------
// SVD Line: 4834

//  <rtree> SFDITEM_REG__MDR_PORTB_FUNC
//    <name> FUNC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40088008) PORT Function Register </i>
//    <loc> ( (unsigned int)((MDR_PORTB_FUNC >> 0) & 0xFFFFFFFF), ((MDR_PORTB_FUNC = (MDR_PORTB_FUNC & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_PORTB_FUNC_MODE_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_FUNC_MODE_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_FUNC_MODE_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_FUNC_MODE_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_FUNC_MODE_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_FUNC_MODE_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_FUNC_MODE_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_FUNC_MODE_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_FUNC_MODE_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_FUNC_MODE_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_FUNC_MODE_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_FUNC_MODE_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_FUNC_MODE_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_FUNC_MODE_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_FUNC_MODE_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_FUNC_MODE_15 </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_PORTB_ANALOG  ----------------------------
// SVD Line: 4941

unsigned int MDR_PORTB_ANALOG __AT (0x4008800C);



// ------------------------  Field Item: MDR_PORTB_ANALOG_ANALOG_EN_0  ----------------------------
// SVD Line: 4950

//  <item> SFDITEM_FIELD__MDR_PORTB_ANALOG_ANALOG_EN_0
//    <name> ANALOG_EN_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4008800C) ANALOG_EN_0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_ANALOG ) </loc>
//      <o.0..0> ANALOG_EN_0
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTB_ANALOG_ANALOG_EN_1  ----------------------------
// SVD Line: 4956

//  <item> SFDITEM_FIELD__MDR_PORTB_ANALOG_ANALOG_EN_1
//    <name> ANALOG_EN_1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4008800C) ANALOG_EN_1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_ANALOG ) </loc>
//      <o.1..1> ANALOG_EN_1
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTB_ANALOG_ANALOG_EN_2  ----------------------------
// SVD Line: 4962

//  <item> SFDITEM_FIELD__MDR_PORTB_ANALOG_ANALOG_EN_2
//    <name> ANALOG_EN_2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4008800C) ANALOG_EN_2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_ANALOG ) </loc>
//      <o.2..2> ANALOG_EN_2
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTB_ANALOG_ANALOG_EN_3  ----------------------------
// SVD Line: 4968

//  <item> SFDITEM_FIELD__MDR_PORTB_ANALOG_ANALOG_EN_3
//    <name> ANALOG_EN_3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4008800C) ANALOG_EN_3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_ANALOG ) </loc>
//      <o.3..3> ANALOG_EN_3
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTB_ANALOG_ANALOG_EN_4  ----------------------------
// SVD Line: 4974

//  <item> SFDITEM_FIELD__MDR_PORTB_ANALOG_ANALOG_EN_4
//    <name> ANALOG_EN_4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4008800C) ANALOG_EN_4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_ANALOG ) </loc>
//      <o.4..4> ANALOG_EN_4
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTB_ANALOG_ANALOG_EN_5  ----------------------------
// SVD Line: 4980

//  <item> SFDITEM_FIELD__MDR_PORTB_ANALOG_ANALOG_EN_5
//    <name> ANALOG_EN_5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4008800C) ANALOG_EN_5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_ANALOG ) </loc>
//      <o.5..5> ANALOG_EN_5
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTB_ANALOG_ANALOG_EN_6  ----------------------------
// SVD Line: 4986

//  <item> SFDITEM_FIELD__MDR_PORTB_ANALOG_ANALOG_EN_6
//    <name> ANALOG_EN_6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4008800C) ANALOG_EN_6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_ANALOG ) </loc>
//      <o.6..6> ANALOG_EN_6
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTB_ANALOG_ANALOG_EN_7  ----------------------------
// SVD Line: 4992

//  <item> SFDITEM_FIELD__MDR_PORTB_ANALOG_ANALOG_EN_7
//    <name> ANALOG_EN_7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4008800C) ANALOG_EN_7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_ANALOG ) </loc>
//      <o.7..7> ANALOG_EN_7
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTB_ANALOG_ANALOG_EN_8  ----------------------------
// SVD Line: 4998

//  <item> SFDITEM_FIELD__MDR_PORTB_ANALOG_ANALOG_EN_8
//    <name> ANALOG_EN_8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4008800C) ANALOG_EN_8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_ANALOG ) </loc>
//      <o.8..8> ANALOG_EN_8
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTB_ANALOG_ANALOG_EN_9  ----------------------------
// SVD Line: 5004

//  <item> SFDITEM_FIELD__MDR_PORTB_ANALOG_ANALOG_EN_9
//    <name> ANALOG_EN_9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4008800C) ANALOG_EN_9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_ANALOG ) </loc>
//      <o.9..9> ANALOG_EN_9
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTB_ANALOG_ANALOG_EN_10  ---------------------------
// SVD Line: 5010

//  <item> SFDITEM_FIELD__MDR_PORTB_ANALOG_ANALOG_EN_10
//    <name> ANALOG_EN_10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4008800C) ANALOG_EN_10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_ANALOG ) </loc>
//      <o.10..10> ANALOG_EN_10
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTB_ANALOG_ANALOG_EN_11  ---------------------------
// SVD Line: 5016

//  <item> SFDITEM_FIELD__MDR_PORTB_ANALOG_ANALOG_EN_11
//    <name> ANALOG_EN_11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4008800C) ANALOG_EN_11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_ANALOG ) </loc>
//      <o.11..11> ANALOG_EN_11
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTB_ANALOG_ANALOG_EN_12  ---------------------------
// SVD Line: 5022

//  <item> SFDITEM_FIELD__MDR_PORTB_ANALOG_ANALOG_EN_12
//    <name> ANALOG_EN_12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4008800C) ANALOG_EN_12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_ANALOG ) </loc>
//      <o.12..12> ANALOG_EN_12
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTB_ANALOG_ANALOG_EN_13  ---------------------------
// SVD Line: 5028

//  <item> SFDITEM_FIELD__MDR_PORTB_ANALOG_ANALOG_EN_13
//    <name> ANALOG_EN_13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4008800C) ANALOG_EN_13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_ANALOG ) </loc>
//      <o.13..13> ANALOG_EN_13
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTB_ANALOG_ANALOG_EN_14  ---------------------------
// SVD Line: 5034

//  <item> SFDITEM_FIELD__MDR_PORTB_ANALOG_ANALOG_EN_14
//    <name> ANALOG_EN_14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4008800C) ANALOG_EN_14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_ANALOG ) </loc>
//      <o.14..14> ANALOG_EN_14
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTB_ANALOG_ANALOG_EN_15  ---------------------------
// SVD Line: 5040

//  <item> SFDITEM_FIELD__MDR_PORTB_ANALOG_ANALOG_EN_15
//    <name> ANALOG_EN_15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4008800C) ANALOG_EN_15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_ANALOG ) </loc>
//      <o.15..15> ANALOG_EN_15
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: MDR_PORTB_ANALOG  --------------------------------
// SVD Line: 4941

//  <rtree> SFDITEM_REG__MDR_PORTB_ANALOG
//    <name> ANALOG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4008800C) PORT Analog Function Register </i>
//    <loc> ( (unsigned int)((MDR_PORTB_ANALOG >> 0) & 0xFFFFFFFF), ((MDR_PORTB_ANALOG = (MDR_PORTB_ANALOG & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_PORTB_ANALOG_ANALOG_EN_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_ANALOG_ANALOG_EN_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_ANALOG_ANALOG_EN_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_ANALOG_ANALOG_EN_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_ANALOG_ANALOG_EN_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_ANALOG_ANALOG_EN_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_ANALOG_ANALOG_EN_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_ANALOG_ANALOG_EN_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_ANALOG_ANALOG_EN_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_ANALOG_ANALOG_EN_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_ANALOG_ANALOG_EN_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_ANALOG_ANALOG_EN_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_ANALOG_ANALOG_EN_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_ANALOG_ANALOG_EN_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_ANALOG_ANALOG_EN_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_ANALOG_ANALOG_EN_15 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_PORTB_PULL  -----------------------------
// SVD Line: 5048

unsigned int MDR_PORTB_PULL __AT (0x40088010);



// -------------------------  Field Item: MDR_PORTB_PULL_PULL_DOWN_0  -----------------------------
// SVD Line: 5057

//  <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_DOWN_0
//    <name> PULL_DOWN_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40088010) PULL_DOWN_0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PULL ) </loc>
//      <o.0..0> PULL_DOWN_0
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTB_PULL_PULL_DOWN_1  -----------------------------
// SVD Line: 5063

//  <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_DOWN_1
//    <name> PULL_DOWN_1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40088010) PULL_DOWN_1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PULL ) </loc>
//      <o.1..1> PULL_DOWN_1
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTB_PULL_PULL_DOWN_2  -----------------------------
// SVD Line: 5069

//  <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_DOWN_2
//    <name> PULL_DOWN_2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40088010) PULL_DOWN_2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PULL ) </loc>
//      <o.2..2> PULL_DOWN_2
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTB_PULL_PULL_DOWN_3  -----------------------------
// SVD Line: 5075

//  <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_DOWN_3
//    <name> PULL_DOWN_3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40088010) PULL_DOWN_3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PULL ) </loc>
//      <o.3..3> PULL_DOWN_3
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTB_PULL_PULL_DOWN_4  -----------------------------
// SVD Line: 5081

//  <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_DOWN_4
//    <name> PULL_DOWN_4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40088010) PULL_DOWN_4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PULL ) </loc>
//      <o.4..4> PULL_DOWN_4
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTB_PULL_PULL_DOWN_5  -----------------------------
// SVD Line: 5087

//  <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_DOWN_5
//    <name> PULL_DOWN_5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40088010) PULL_DOWN_5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PULL ) </loc>
//      <o.5..5> PULL_DOWN_5
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTB_PULL_PULL_DOWN_6  -----------------------------
// SVD Line: 5093

//  <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_DOWN_6
//    <name> PULL_DOWN_6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40088010) PULL_DOWN_6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PULL ) </loc>
//      <o.6..6> PULL_DOWN_6
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTB_PULL_PULL_DOWN_7  -----------------------------
// SVD Line: 5099

//  <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_DOWN_7
//    <name> PULL_DOWN_7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40088010) PULL_DOWN_7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PULL ) </loc>
//      <o.7..7> PULL_DOWN_7
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTB_PULL_PULL_DOWN_8  -----------------------------
// SVD Line: 5105

//  <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_DOWN_8
//    <name> PULL_DOWN_8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40088010) PULL_DOWN_8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PULL ) </loc>
//      <o.8..8> PULL_DOWN_8
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTB_PULL_PULL_DOWN_9  -----------------------------
// SVD Line: 5111

//  <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_DOWN_9
//    <name> PULL_DOWN_9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40088010) PULL_DOWN_9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PULL ) </loc>
//      <o.9..9> PULL_DOWN_9
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTB_PULL_PULL_DOWN_10  ----------------------------
// SVD Line: 5117

//  <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_DOWN_10
//    <name> PULL_DOWN_10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40088010) PULL_DOWN_10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PULL ) </loc>
//      <o.10..10> PULL_DOWN_10
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTB_PULL_PULL_DOWN_11  ----------------------------
// SVD Line: 5123

//  <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_DOWN_11
//    <name> PULL_DOWN_11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40088010) PULL_DOWN_11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PULL ) </loc>
//      <o.11..11> PULL_DOWN_11
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTB_PULL_PULL_DOWN_12  ----------------------------
// SVD Line: 5129

//  <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_DOWN_12
//    <name> PULL_DOWN_12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40088010) PULL_DOWN_12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PULL ) </loc>
//      <o.12..12> PULL_DOWN_12
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTB_PULL_PULL_DOWN_13  ----------------------------
// SVD Line: 5135

//  <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_DOWN_13
//    <name> PULL_DOWN_13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40088010) PULL_DOWN_13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PULL ) </loc>
//      <o.13..13> PULL_DOWN_13
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTB_PULL_PULL_DOWN_14  ----------------------------
// SVD Line: 5141

//  <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_DOWN_14
//    <name> PULL_DOWN_14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40088010) PULL_DOWN_14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PULL ) </loc>
//      <o.14..14> PULL_DOWN_14
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTB_PULL_PULL_DOWN_15  ----------------------------
// SVD Line: 5147

//  <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_DOWN_15
//    <name> PULL_DOWN_15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40088010) PULL_DOWN_15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PULL ) </loc>
//      <o.15..15> PULL_DOWN_15
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTB_PULL_PULL_UP_0  ------------------------------
// SVD Line: 5153

//  <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_UP_0
//    <name> PULL_UP_0 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40088010) PULL_UP_0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PULL ) </loc>
//      <o.16..16> PULL_UP_0
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTB_PULL_PULL_UP_1  ------------------------------
// SVD Line: 5159

//  <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_UP_1
//    <name> PULL_UP_1 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40088010) PULL_UP_1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PULL ) </loc>
//      <o.17..17> PULL_UP_1
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTB_PULL_PULL_UP_2  ------------------------------
// SVD Line: 5165

//  <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_UP_2
//    <name> PULL_UP_2 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40088010) PULL_UP_2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PULL ) </loc>
//      <o.18..18> PULL_UP_2
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTB_PULL_PULL_UP_3  ------------------------------
// SVD Line: 5171

//  <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_UP_3
//    <name> PULL_UP_3 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40088010) PULL_UP_3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PULL ) </loc>
//      <o.19..19> PULL_UP_3
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTB_PULL_PULL_UP_4  ------------------------------
// SVD Line: 5177

//  <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_UP_4
//    <name> PULL_UP_4 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40088010) PULL_UP_4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PULL ) </loc>
//      <o.20..20> PULL_UP_4
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTB_PULL_PULL_UP_5  ------------------------------
// SVD Line: 5183

//  <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_UP_5
//    <name> PULL_UP_5 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40088010) PULL_UP_5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PULL ) </loc>
//      <o.21..21> PULL_UP_5
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTB_PULL_PULL_UP_6  ------------------------------
// SVD Line: 5189

//  <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_UP_6
//    <name> PULL_UP_6 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40088010) PULL_UP_6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PULL ) </loc>
//      <o.22..22> PULL_UP_6
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTB_PULL_PULL_UP_7  ------------------------------
// SVD Line: 5195

//  <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_UP_7
//    <name> PULL_UP_7 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40088010) PULL_UP_7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PULL ) </loc>
//      <o.23..23> PULL_UP_7
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTB_PULL_PULL_UP_8  ------------------------------
// SVD Line: 5201

//  <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_UP_8
//    <name> PULL_UP_8 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40088010) PULL_UP_8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PULL ) </loc>
//      <o.24..24> PULL_UP_8
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTB_PULL_PULL_UP_9  ------------------------------
// SVD Line: 5207

//  <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_UP_9
//    <name> PULL_UP_9 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40088010) PULL_UP_9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PULL ) </loc>
//      <o.25..25> PULL_UP_9
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTB_PULL_PULL_UP_10  -----------------------------
// SVD Line: 5213

//  <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_UP_10
//    <name> PULL_UP_10 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40088010) PULL_UP_10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PULL ) </loc>
//      <o.26..26> PULL_UP_10
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTB_PULL_PULL_UP_11  -----------------------------
// SVD Line: 5219

//  <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_UP_11
//    <name> PULL_UP_11 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40088010) PULL_UP_11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PULL ) </loc>
//      <o.27..27> PULL_UP_11
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTB_PULL_PULL_UP_12  -----------------------------
// SVD Line: 5225

//  <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_UP_12
//    <name> PULL_UP_12 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40088010) PULL_UP_12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PULL ) </loc>
//      <o.28..28> PULL_UP_12
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTB_PULL_PULL_UP_13  -----------------------------
// SVD Line: 5231

//  <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_UP_13
//    <name> PULL_UP_13 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40088010) PULL_UP_13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PULL ) </loc>
//      <o.29..29> PULL_UP_13
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTB_PULL_PULL_UP_14  -----------------------------
// SVD Line: 5237

//  <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_UP_14
//    <name> PULL_UP_14 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40088010) PULL_UP_14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PULL ) </loc>
//      <o.30..30> PULL_UP_14
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTB_PULL_PULL_UP_15  -----------------------------
// SVD Line: 5243

//  <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_UP_15
//    <name> PULL_UP_15 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40088010) PULL_UP_15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PULL ) </loc>
//      <o.31..31> PULL_UP_15
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_PORTB_PULL  ---------------------------------
// SVD Line: 5048

//  <rtree> SFDITEM_REG__MDR_PORTB_PULL
//    <name> PULL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40088010) PORT Pull Up/Down Register </i>
//    <loc> ( (unsigned int)((MDR_PORTB_PULL >> 0) & 0xFFFFFFFF), ((MDR_PORTB_PULL = (MDR_PORTB_PULL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_DOWN_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_DOWN_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_DOWN_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_DOWN_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_DOWN_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_DOWN_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_DOWN_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_DOWN_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_DOWN_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_DOWN_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_DOWN_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_DOWN_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_DOWN_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_DOWN_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_DOWN_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_DOWN_15 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_UP_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_UP_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_UP_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_UP_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_UP_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_UP_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_UP_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_UP_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_UP_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_UP_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_UP_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_UP_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_UP_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_UP_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_UP_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PULL_PULL_UP_15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: MDR_PORTB_PD  ------------------------------
// SVD Line: 5251

unsigned int MDR_PORTB_PD __AT (0x40088014);



// ------------------------------  Field Item: MDR_PORTB_PD_PD_0  ---------------------------------
// SVD Line: 5260

//  <item> SFDITEM_FIELD__MDR_PORTB_PD_PD_0
//    <name> PD_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40088014) PD_0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PD ) </loc>
//      <o.0..0> PD_0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTB_PD_PD_1  ---------------------------------
// SVD Line: 5266

//  <item> SFDITEM_FIELD__MDR_PORTB_PD_PD_1
//    <name> PD_1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40088014) PD_1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PD ) </loc>
//      <o.1..1> PD_1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTB_PD_PD_2  ---------------------------------
// SVD Line: 5272

//  <item> SFDITEM_FIELD__MDR_PORTB_PD_PD_2
//    <name> PD_2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40088014) PD_2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PD ) </loc>
//      <o.2..2> PD_2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTB_PD_PD_3  ---------------------------------
// SVD Line: 5278

//  <item> SFDITEM_FIELD__MDR_PORTB_PD_PD_3
//    <name> PD_3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40088014) PD_3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PD ) </loc>
//      <o.3..3> PD_3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTB_PD_PD_4  ---------------------------------
// SVD Line: 5284

//  <item> SFDITEM_FIELD__MDR_PORTB_PD_PD_4
//    <name> PD_4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40088014) PD_4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PD ) </loc>
//      <o.4..4> PD_4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTB_PD_PD_5  ---------------------------------
// SVD Line: 5290

//  <item> SFDITEM_FIELD__MDR_PORTB_PD_PD_5
//    <name> PD_5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40088014) PD_5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PD ) </loc>
//      <o.5..5> PD_5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTB_PD_PD_6  ---------------------------------
// SVD Line: 5296

//  <item> SFDITEM_FIELD__MDR_PORTB_PD_PD_6
//    <name> PD_6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40088014) PD_6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PD ) </loc>
//      <o.6..6> PD_6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTB_PD_PD_7  ---------------------------------
// SVD Line: 5302

//  <item> SFDITEM_FIELD__MDR_PORTB_PD_PD_7
//    <name> PD_7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40088014) PD_7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PD ) </loc>
//      <o.7..7> PD_7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTB_PD_PD_8  ---------------------------------
// SVD Line: 5308

//  <item> SFDITEM_FIELD__MDR_PORTB_PD_PD_8
//    <name> PD_8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40088014) PD_8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PD ) </loc>
//      <o.8..8> PD_8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTB_PD_PD_9  ---------------------------------
// SVD Line: 5314

//  <item> SFDITEM_FIELD__MDR_PORTB_PD_PD_9
//    <name> PD_9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40088014) PD_9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PD ) </loc>
//      <o.9..9> PD_9
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_PD_PD_10  ---------------------------------
// SVD Line: 5320

//  <item> SFDITEM_FIELD__MDR_PORTB_PD_PD_10
//    <name> PD_10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40088014) PD_10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PD ) </loc>
//      <o.10..10> PD_10
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_PD_PD_11  ---------------------------------
// SVD Line: 5326

//  <item> SFDITEM_FIELD__MDR_PORTB_PD_PD_11
//    <name> PD_11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40088014) PD_11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PD ) </loc>
//      <o.11..11> PD_11
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_PD_PD_12  ---------------------------------
// SVD Line: 5332

//  <item> SFDITEM_FIELD__MDR_PORTB_PD_PD_12
//    <name> PD_12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40088014) PD_12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PD ) </loc>
//      <o.12..12> PD_12
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_PD_PD_13  ---------------------------------
// SVD Line: 5338

//  <item> SFDITEM_FIELD__MDR_PORTB_PD_PD_13
//    <name> PD_13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40088014) PD_13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PD ) </loc>
//      <o.13..13> PD_13
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_PD_PD_14  ---------------------------------
// SVD Line: 5344

//  <item> SFDITEM_FIELD__MDR_PORTB_PD_PD_14
//    <name> PD_14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40088014) PD_14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PD ) </loc>
//      <o.14..14> PD_14
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_PD_PD_15  ---------------------------------
// SVD Line: 5350

//  <item> SFDITEM_FIELD__MDR_PORTB_PD_PD_15
//    <name> PD_15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40088014) PD_15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PD ) </loc>
//      <o.15..15> PD_15
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_PD_SHM_0  ---------------------------------
// SVD Line: 5356

//  <item> SFDITEM_FIELD__MDR_PORTB_PD_SHM_0
//    <name> SHM_0 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40088014) SHM_0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PD ) </loc>
//      <o.16..16> SHM_0
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_PD_SHM_1  ---------------------------------
// SVD Line: 5362

//  <item> SFDITEM_FIELD__MDR_PORTB_PD_SHM_1
//    <name> SHM_1 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40088014) SHM_1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PD ) </loc>
//      <o.17..17> SHM_1
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_PD_SHM_2  ---------------------------------
// SVD Line: 5368

//  <item> SFDITEM_FIELD__MDR_PORTB_PD_SHM_2
//    <name> SHM_2 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40088014) SHM_2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PD ) </loc>
//      <o.18..18> SHM_2
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_PD_SHM_3  ---------------------------------
// SVD Line: 5374

//  <item> SFDITEM_FIELD__MDR_PORTB_PD_SHM_3
//    <name> SHM_3 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40088014) SHM_3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PD ) </loc>
//      <o.19..19> SHM_3
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_PD_SHM_4  ---------------------------------
// SVD Line: 5380

//  <item> SFDITEM_FIELD__MDR_PORTB_PD_SHM_4
//    <name> SHM_4 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40088014) SHM_4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PD ) </loc>
//      <o.20..20> SHM_4
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_PD_SHM_5  ---------------------------------
// SVD Line: 5386

//  <item> SFDITEM_FIELD__MDR_PORTB_PD_SHM_5
//    <name> SHM_5 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40088014) SHM_5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PD ) </loc>
//      <o.21..21> SHM_5
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_PD_SHM_6  ---------------------------------
// SVD Line: 5392

//  <item> SFDITEM_FIELD__MDR_PORTB_PD_SHM_6
//    <name> SHM_6 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40088014) SHM_6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PD ) </loc>
//      <o.22..22> SHM_6
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_PD_SHM_7  ---------------------------------
// SVD Line: 5398

//  <item> SFDITEM_FIELD__MDR_PORTB_PD_SHM_7
//    <name> SHM_7 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40088014) SHM_7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PD ) </loc>
//      <o.23..23> SHM_7
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_PD_SHM_8  ---------------------------------
// SVD Line: 5404

//  <item> SFDITEM_FIELD__MDR_PORTB_PD_SHM_8
//    <name> SHM_8 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40088014) SHM_8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PD ) </loc>
//      <o.24..24> SHM_8
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_PD_SHM_9  ---------------------------------
// SVD Line: 5410

//  <item> SFDITEM_FIELD__MDR_PORTB_PD_SHM_9
//    <name> SHM_9 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40088014) SHM_9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PD ) </loc>
//      <o.25..25> SHM_9
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_PD_SHM_10  --------------------------------
// SVD Line: 5416

//  <item> SFDITEM_FIELD__MDR_PORTB_PD_SHM_10
//    <name> SHM_10 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40088014) SHM_10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PD ) </loc>
//      <o.26..26> SHM_10
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_PD_SHM_11  --------------------------------
// SVD Line: 5422

//  <item> SFDITEM_FIELD__MDR_PORTB_PD_SHM_11
//    <name> SHM_11 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40088014) SHM_11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PD ) </loc>
//      <o.27..27> SHM_11
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_PD_SHM_12  --------------------------------
// SVD Line: 5428

//  <item> SFDITEM_FIELD__MDR_PORTB_PD_SHM_12
//    <name> SHM_12 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40088014) SHM_12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PD ) </loc>
//      <o.28..28> SHM_12
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_PD_SHM_13  --------------------------------
// SVD Line: 5434

//  <item> SFDITEM_FIELD__MDR_PORTB_PD_SHM_13
//    <name> SHM_13 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40088014) SHM_13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PD ) </loc>
//      <o.29..29> SHM_13
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_PD_SHM_14  --------------------------------
// SVD Line: 5440

//  <item> SFDITEM_FIELD__MDR_PORTB_PD_SHM_14
//    <name> SHM_14 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40088014) SHM_14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PD ) </loc>
//      <o.30..30> SHM_14
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_PD_SHM_15  --------------------------------
// SVD Line: 5446

//  <item> SFDITEM_FIELD__MDR_PORTB_PD_SHM_15
//    <name> SHM_15 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40088014) SHM_15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_PD ) </loc>
//      <o.31..31> SHM_15
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: MDR_PORTB_PD  ----------------------------------
// SVD Line: 5251

//  <rtree> SFDITEM_REG__MDR_PORTB_PD
//    <name> PD </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40088014) PORT Driver Mode Register </i>
//    <loc> ( (unsigned int)((MDR_PORTB_PD >> 0) & 0xFFFFFFFF), ((MDR_PORTB_PD = (MDR_PORTB_PD & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_PORTB_PD_PD_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PD_PD_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PD_PD_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PD_PD_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PD_PD_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PD_PD_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PD_PD_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PD_PD_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PD_PD_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PD_PD_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PD_PD_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PD_PD_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PD_PD_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PD_PD_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PD_PD_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PD_PD_15 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PD_SHM_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PD_SHM_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PD_SHM_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PD_SHM_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PD_SHM_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PD_SHM_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PD_SHM_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PD_SHM_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PD_SHM_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PD_SHM_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PD_SHM_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PD_SHM_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PD_SHM_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PD_SHM_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PD_SHM_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PD_SHM_15 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_PORTB_PWR  ------------------------------
// SVD Line: 5454

unsigned int MDR_PORTB_PWR __AT (0x40088018);



// -----------------------------  Field Item: MDR_PORTB_PWR_PWR_0  --------------------------------
// SVD Line: 5463

//  <item> SFDITEM_FIELD__MDR_PORTB_PWR_PWR_0
//    <name> PWR_0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40088018) PWR_0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTB_PWR >> 0) & 0x3), ((MDR_PORTB_PWR = (MDR_PORTB_PWR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_PWR_PWR_1  --------------------------------
// SVD Line: 5469

//  <item> SFDITEM_FIELD__MDR_PORTB_PWR_PWR_1
//    <name> PWR_1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40088018) PWR_1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTB_PWR >> 2) & 0x3), ((MDR_PORTB_PWR = (MDR_PORTB_PWR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_PWR_PWR_2  --------------------------------
// SVD Line: 5475

//  <item> SFDITEM_FIELD__MDR_PORTB_PWR_PWR_2
//    <name> PWR_2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40088018) PWR_2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTB_PWR >> 4) & 0x3), ((MDR_PORTB_PWR = (MDR_PORTB_PWR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_PWR_PWR_3  --------------------------------
// SVD Line: 5481

//  <item> SFDITEM_FIELD__MDR_PORTB_PWR_PWR_3
//    <name> PWR_3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40088018) PWR_3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTB_PWR >> 6) & 0x3), ((MDR_PORTB_PWR = (MDR_PORTB_PWR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_PWR_PWR_4  --------------------------------
// SVD Line: 5487

//  <item> SFDITEM_FIELD__MDR_PORTB_PWR_PWR_4
//    <name> PWR_4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40088018) PWR_4 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTB_PWR >> 8) & 0x3), ((MDR_PORTB_PWR = (MDR_PORTB_PWR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_PWR_PWR_5  --------------------------------
// SVD Line: 5493

//  <item> SFDITEM_FIELD__MDR_PORTB_PWR_PWR_5
//    <name> PWR_5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40088018) PWR_5 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTB_PWR >> 10) & 0x3), ((MDR_PORTB_PWR = (MDR_PORTB_PWR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_PWR_PWR_6  --------------------------------
// SVD Line: 5499

//  <item> SFDITEM_FIELD__MDR_PORTB_PWR_PWR_6
//    <name> PWR_6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40088018) PWR_6 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTB_PWR >> 12) & 0x3), ((MDR_PORTB_PWR = (MDR_PORTB_PWR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_PWR_PWR_7  --------------------------------
// SVD Line: 5505

//  <item> SFDITEM_FIELD__MDR_PORTB_PWR_PWR_7
//    <name> PWR_7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40088018) PWR_7 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTB_PWR >> 14) & 0x3), ((MDR_PORTB_PWR = (MDR_PORTB_PWR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_PWR_PWR_8  --------------------------------
// SVD Line: 5511

//  <item> SFDITEM_FIELD__MDR_PORTB_PWR_PWR_8
//    <name> PWR_8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40088018) PWR_8 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTB_PWR >> 16) & 0x3), ((MDR_PORTB_PWR = (MDR_PORTB_PWR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTB_PWR_PWR_9  --------------------------------
// SVD Line: 5517

//  <item> SFDITEM_FIELD__MDR_PORTB_PWR_PWR_9
//    <name> PWR_9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40088018) PWR_9 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTB_PWR >> 18) & 0x3), ((MDR_PORTB_PWR = (MDR_PORTB_PWR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_PWR_PWR_10  --------------------------------
// SVD Line: 5523

//  <item> SFDITEM_FIELD__MDR_PORTB_PWR_PWR_10
//    <name> PWR_10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40088018) PWR_10 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTB_PWR >> 20) & 0x3), ((MDR_PORTB_PWR = (MDR_PORTB_PWR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_PWR_PWR_11  --------------------------------
// SVD Line: 5529

//  <item> SFDITEM_FIELD__MDR_PORTB_PWR_PWR_11
//    <name> PWR_11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40088018) PWR_11 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTB_PWR >> 22) & 0x3), ((MDR_PORTB_PWR = (MDR_PORTB_PWR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_PWR_PWR_12  --------------------------------
// SVD Line: 5535

//  <item> SFDITEM_FIELD__MDR_PORTB_PWR_PWR_12
//    <name> PWR_12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40088018) PWR_12 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTB_PWR >> 24) & 0x3), ((MDR_PORTB_PWR = (MDR_PORTB_PWR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_PWR_PWR_13  --------------------------------
// SVD Line: 5541

//  <item> SFDITEM_FIELD__MDR_PORTB_PWR_PWR_13
//    <name> PWR_13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40088018) PWR_13 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTB_PWR >> 26) & 0x3), ((MDR_PORTB_PWR = (MDR_PORTB_PWR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_PWR_PWR_14  --------------------------------
// SVD Line: 5547

//  <item> SFDITEM_FIELD__MDR_PORTB_PWR_PWR_14
//    <name> PWR_14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40088018) PWR_14 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTB_PWR >> 28) & 0x3), ((MDR_PORTB_PWR = (MDR_PORTB_PWR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_PWR_PWR_15  --------------------------------
// SVD Line: 5553

//  <item> SFDITEM_FIELD__MDR_PORTB_PWR_PWR_15
//    <name> PWR_15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40088018) PWR_15 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTB_PWR >> 30) & 0x3), ((MDR_PORTB_PWR = (MDR_PORTB_PWR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: MDR_PORTB_PWR  ---------------------------------
// SVD Line: 5454

//  <rtree> SFDITEM_REG__MDR_PORTB_PWR
//    <name> PWR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40088018) PORT Power Register </i>
//    <loc> ( (unsigned int)((MDR_PORTB_PWR >> 0) & 0xFFFFFFFF), ((MDR_PORTB_PWR = (MDR_PORTB_PWR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_PORTB_PWR_PWR_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PWR_PWR_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PWR_PWR_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PWR_PWR_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PWR_PWR_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PWR_PWR_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PWR_PWR_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PWR_PWR_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PWR_PWR_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PWR_PWR_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PWR_PWR_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PWR_PWR_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PWR_PWR_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PWR_PWR_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PWR_PWR_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_PWR_PWR_15 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_PORTB_GFEN  -----------------------------
// SVD Line: 5561

unsigned int MDR_PORTB_GFEN __AT (0x4008801C);



// ----------------------------  Field Item: MDR_PORTB_GFEN_GFEN_0  -------------------------------
// SVD Line: 5570

//  <item> SFDITEM_FIELD__MDR_PORTB_GFEN_GFEN_0
//    <name> GFEN_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4008801C) GFEN_0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_GFEN ) </loc>
//      <o.0..0> GFEN_0
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_GFEN_GFEN_1  -------------------------------
// SVD Line: 5576

//  <item> SFDITEM_FIELD__MDR_PORTB_GFEN_GFEN_1
//    <name> GFEN_1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4008801C) GFEN_1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_GFEN ) </loc>
//      <o.1..1> GFEN_1
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_GFEN_GFEN_2  -------------------------------
// SVD Line: 5582

//  <item> SFDITEM_FIELD__MDR_PORTB_GFEN_GFEN_2
//    <name> GFEN_2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4008801C) GFEN_2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_GFEN ) </loc>
//      <o.2..2> GFEN_2
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_GFEN_GFEN_3  -------------------------------
// SVD Line: 5588

//  <item> SFDITEM_FIELD__MDR_PORTB_GFEN_GFEN_3
//    <name> GFEN_3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4008801C) GFEN_3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_GFEN ) </loc>
//      <o.3..3> GFEN_3
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_GFEN_GFEN_4  -------------------------------
// SVD Line: 5594

//  <item> SFDITEM_FIELD__MDR_PORTB_GFEN_GFEN_4
//    <name> GFEN_4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4008801C) GFEN_4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_GFEN ) </loc>
//      <o.4..4> GFEN_4
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_GFEN_GFEN_5  -------------------------------
// SVD Line: 5600

//  <item> SFDITEM_FIELD__MDR_PORTB_GFEN_GFEN_5
//    <name> GFEN_5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4008801C) GFEN_5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_GFEN ) </loc>
//      <o.5..5> GFEN_5
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_GFEN_GFEN_6  -------------------------------
// SVD Line: 5606

//  <item> SFDITEM_FIELD__MDR_PORTB_GFEN_GFEN_6
//    <name> GFEN_6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4008801C) GFEN_6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_GFEN ) </loc>
//      <o.6..6> GFEN_6
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_GFEN_GFEN_7  -------------------------------
// SVD Line: 5612

//  <item> SFDITEM_FIELD__MDR_PORTB_GFEN_GFEN_7
//    <name> GFEN_7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4008801C) GFEN_7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_GFEN ) </loc>
//      <o.7..7> GFEN_7
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_GFEN_GFEN_8  -------------------------------
// SVD Line: 5618

//  <item> SFDITEM_FIELD__MDR_PORTB_GFEN_GFEN_8
//    <name> GFEN_8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4008801C) GFEN_8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_GFEN ) </loc>
//      <o.8..8> GFEN_8
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_GFEN_GFEN_9  -------------------------------
// SVD Line: 5624

//  <item> SFDITEM_FIELD__MDR_PORTB_GFEN_GFEN_9
//    <name> GFEN_9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4008801C) GFEN_9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_GFEN ) </loc>
//      <o.9..9> GFEN_9
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_GFEN_GFEN_10  -------------------------------
// SVD Line: 5630

//  <item> SFDITEM_FIELD__MDR_PORTB_GFEN_GFEN_10
//    <name> GFEN_10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4008801C) GFEN_10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_GFEN ) </loc>
//      <o.10..10> GFEN_10
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_GFEN_GFEN_11  -------------------------------
// SVD Line: 5636

//  <item> SFDITEM_FIELD__MDR_PORTB_GFEN_GFEN_11
//    <name> GFEN_11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4008801C) GFEN_11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_GFEN ) </loc>
//      <o.11..11> GFEN_11
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_GFEN_GFEN_12  -------------------------------
// SVD Line: 5642

//  <item> SFDITEM_FIELD__MDR_PORTB_GFEN_GFEN_12
//    <name> GFEN_12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4008801C) GFEN_12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_GFEN ) </loc>
//      <o.12..12> GFEN_12
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_GFEN_GFEN_13  -------------------------------
// SVD Line: 5648

//  <item> SFDITEM_FIELD__MDR_PORTB_GFEN_GFEN_13
//    <name> GFEN_13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4008801C) GFEN_13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_GFEN ) </loc>
//      <o.13..13> GFEN_13
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_GFEN_GFEN_14  -------------------------------
// SVD Line: 5654

//  <item> SFDITEM_FIELD__MDR_PORTB_GFEN_GFEN_14
//    <name> GFEN_14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4008801C) GFEN_14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_GFEN ) </loc>
//      <o.14..14> GFEN_14
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_GFEN_GFEN_15  -------------------------------
// SVD Line: 5660

//  <item> SFDITEM_FIELD__MDR_PORTB_GFEN_GFEN_15
//    <name> GFEN_15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4008801C) GFEN_15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_GFEN ) </loc>
//      <o.15..15> GFEN_15
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_PORTB_GFEN  ---------------------------------
// SVD Line: 5561

//  <rtree> SFDITEM_REG__MDR_PORTB_GFEN
//    <name> GFEN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4008801C) PORT Filter Configuration Register </i>
//    <loc> ( (unsigned int)((MDR_PORTB_GFEN >> 0) & 0xFFFFFFFF), ((MDR_PORTB_GFEN = (MDR_PORTB_GFEN & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_PORTB_GFEN_GFEN_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_GFEN_GFEN_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_GFEN_GFEN_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_GFEN_GFEN_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_GFEN_GFEN_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_GFEN_GFEN_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_GFEN_GFEN_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_GFEN_GFEN_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_GFEN_GFEN_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_GFEN_GFEN_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_GFEN_GFEN_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_GFEN_GFEN_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_GFEN_GFEN_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_GFEN_GFEN_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_GFEN_GFEN_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_GFEN_GFEN_15 </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_PORTB_SETTX  -----------------------------
// SVD Line: 5668

unsigned int MDR_PORTB_SETTX __AT (0x40088020);



// ---------------------------  Field Item: MDR_PORTB_SETTX_SETTX_0  ------------------------------
// SVD Line: 5677

//  <item> SFDITEM_FIELD__MDR_PORTB_SETTX_SETTX_0
//    <name> SETTX_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40088020) SETTX_0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_SETTX ) </loc>
//      <o.0..0> SETTX_0
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_SETTX_SETTX_1  ------------------------------
// SVD Line: 5683

//  <item> SFDITEM_FIELD__MDR_PORTB_SETTX_SETTX_1
//    <name> SETTX_1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40088020) SETTX_1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_SETTX ) </loc>
//      <o.1..1> SETTX_1
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_SETTX_SETTX_2  ------------------------------
// SVD Line: 5689

//  <item> SFDITEM_FIELD__MDR_PORTB_SETTX_SETTX_2
//    <name> SETTX_2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40088020) SETTX_2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_SETTX ) </loc>
//      <o.2..2> SETTX_2
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_SETTX_SETTX_3  ------------------------------
// SVD Line: 5695

//  <item> SFDITEM_FIELD__MDR_PORTB_SETTX_SETTX_3
//    <name> SETTX_3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40088020) SETTX_3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_SETTX ) </loc>
//      <o.3..3> SETTX_3
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_SETTX_SETTX_4  ------------------------------
// SVD Line: 5701

//  <item> SFDITEM_FIELD__MDR_PORTB_SETTX_SETTX_4
//    <name> SETTX_4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40088020) SETTX_4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_SETTX ) </loc>
//      <o.4..4> SETTX_4
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_SETTX_SETTX_5  ------------------------------
// SVD Line: 5707

//  <item> SFDITEM_FIELD__MDR_PORTB_SETTX_SETTX_5
//    <name> SETTX_5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40088020) SETTX_5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_SETTX ) </loc>
//      <o.5..5> SETTX_5
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_SETTX_SETTX_6  ------------------------------
// SVD Line: 5713

//  <item> SFDITEM_FIELD__MDR_PORTB_SETTX_SETTX_6
//    <name> SETTX_6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40088020) SETTX_6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_SETTX ) </loc>
//      <o.6..6> SETTX_6
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_SETTX_SETTX_7  ------------------------------
// SVD Line: 5719

//  <item> SFDITEM_FIELD__MDR_PORTB_SETTX_SETTX_7
//    <name> SETTX_7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40088020) SETTX_7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_SETTX ) </loc>
//      <o.7..7> SETTX_7
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_SETTX_SETTX_8  ------------------------------
// SVD Line: 5725

//  <item> SFDITEM_FIELD__MDR_PORTB_SETTX_SETTX_8
//    <name> SETTX_8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40088020) SETTX_8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_SETTX ) </loc>
//      <o.8..8> SETTX_8
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_SETTX_SETTX_9  ------------------------------
// SVD Line: 5731

//  <item> SFDITEM_FIELD__MDR_PORTB_SETTX_SETTX_9
//    <name> SETTX_9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40088020) SETTX_9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_SETTX ) </loc>
//      <o.9..9> SETTX_9
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTB_SETTX_SETTX_10  ------------------------------
// SVD Line: 5737

//  <item> SFDITEM_FIELD__MDR_PORTB_SETTX_SETTX_10
//    <name> SETTX_10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40088020) SETTX_10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_SETTX ) </loc>
//      <o.10..10> SETTX_10
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTB_SETTX_SETTX_11  ------------------------------
// SVD Line: 5743

//  <item> SFDITEM_FIELD__MDR_PORTB_SETTX_SETTX_11
//    <name> SETTX_11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40088020) SETTX_11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_SETTX ) </loc>
//      <o.11..11> SETTX_11
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTB_SETTX_SETTX_12  ------------------------------
// SVD Line: 5749

//  <item> SFDITEM_FIELD__MDR_PORTB_SETTX_SETTX_12
//    <name> SETTX_12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40088020) SETTX_12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_SETTX ) </loc>
//      <o.12..12> SETTX_12
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTB_SETTX_SETTX_13  ------------------------------
// SVD Line: 5755

//  <item> SFDITEM_FIELD__MDR_PORTB_SETTX_SETTX_13
//    <name> SETTX_13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40088020) SETTX_13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_SETTX ) </loc>
//      <o.13..13> SETTX_13
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTB_SETTX_SETTX_14  ------------------------------
// SVD Line: 5761

//  <item> SFDITEM_FIELD__MDR_PORTB_SETTX_SETTX_14
//    <name> SETTX_14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40088020) SETTX_14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_SETTX ) </loc>
//      <o.14..14> SETTX_14
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTB_SETTX_SETTX_15  ------------------------------
// SVD Line: 5767

//  <item> SFDITEM_FIELD__MDR_PORTB_SETTX_SETTX_15
//    <name> SETTX_15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40088020) SETTX_15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_SETTX ) </loc>
//      <o.15..15> SETTX_15
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_PORTB_SETTX  --------------------------------
// SVD Line: 5668

//  <rtree> SFDITEM_REG__MDR_PORTB_SETTX
//    <name> SETTX </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40088020) Set Pin in function PORT </i>
//    <loc> ( (unsigned int)((MDR_PORTB_SETTX >> 0) & 0xFFFFFFFF), ((MDR_PORTB_SETTX = (MDR_PORTB_SETTX & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_PORTB_SETTX_SETTX_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_SETTX_SETTX_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_SETTX_SETTX_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_SETTX_SETTX_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_SETTX_SETTX_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_SETTX_SETTX_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_SETTX_SETTX_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_SETTX_SETTX_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_SETTX_SETTX_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_SETTX_SETTX_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_SETTX_SETTX_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_SETTX_SETTX_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_SETTX_SETTX_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_SETTX_SETTX_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_SETTX_SETTX_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_SETTX_SETTX_15 </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_PORTB_CLRTX  -----------------------------
// SVD Line: 5775

unsigned int MDR_PORTB_CLRTX __AT (0x40088024);



// ---------------------------  Field Item: MDR_PORTB_CLRTX_CLRTX_0  ------------------------------
// SVD Line: 5784

//  <item> SFDITEM_FIELD__MDR_PORTB_CLRTX_CLRTX_0
//    <name> CLRTX_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40088024) CLRTX_0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_CLRTX ) </loc>
//      <o.0..0> CLRTX_0
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_CLRTX_CLRTX_1  ------------------------------
// SVD Line: 5790

//  <item> SFDITEM_FIELD__MDR_PORTB_CLRTX_CLRTX_1
//    <name> CLRTX_1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40088024) CLRTX_1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_CLRTX ) </loc>
//      <o.1..1> CLRTX_1
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_CLRTX_CLRTX_2  ------------------------------
// SVD Line: 5796

//  <item> SFDITEM_FIELD__MDR_PORTB_CLRTX_CLRTX_2
//    <name> CLRTX_2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40088024) CLRTX_2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_CLRTX ) </loc>
//      <o.2..2> CLRTX_2
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_CLRTX_CLRTX_3  ------------------------------
// SVD Line: 5802

//  <item> SFDITEM_FIELD__MDR_PORTB_CLRTX_CLRTX_3
//    <name> CLRTX_3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40088024) CLRTX_3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_CLRTX ) </loc>
//      <o.3..3> CLRTX_3
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_CLRTX_CLRTX_4  ------------------------------
// SVD Line: 5808

//  <item> SFDITEM_FIELD__MDR_PORTB_CLRTX_CLRTX_4
//    <name> CLRTX_4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40088024) CLRTX_4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_CLRTX ) </loc>
//      <o.4..4> CLRTX_4
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_CLRTX_CLRTX_5  ------------------------------
// SVD Line: 5814

//  <item> SFDITEM_FIELD__MDR_PORTB_CLRTX_CLRTX_5
//    <name> CLRTX_5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40088024) CLRTX_5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_CLRTX ) </loc>
//      <o.5..5> CLRTX_5
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_CLRTX_CLRTX_6  ------------------------------
// SVD Line: 5820

//  <item> SFDITEM_FIELD__MDR_PORTB_CLRTX_CLRTX_6
//    <name> CLRTX_6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40088024) CLRTX_6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_CLRTX ) </loc>
//      <o.6..6> CLRTX_6
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_CLRTX_CLRTX_7  ------------------------------
// SVD Line: 5826

//  <item> SFDITEM_FIELD__MDR_PORTB_CLRTX_CLRTX_7
//    <name> CLRTX_7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40088024) CLRTX_7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_CLRTX ) </loc>
//      <o.7..7> CLRTX_7
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_CLRTX_CLRTX_8  ------------------------------
// SVD Line: 5832

//  <item> SFDITEM_FIELD__MDR_PORTB_CLRTX_CLRTX_8
//    <name> CLRTX_8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40088024) CLRTX_8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_CLRTX ) </loc>
//      <o.8..8> CLRTX_8
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_CLRTX_CLRTX_9  ------------------------------
// SVD Line: 5838

//  <item> SFDITEM_FIELD__MDR_PORTB_CLRTX_CLRTX_9
//    <name> CLRTX_9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40088024) CLRTX_9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_CLRTX ) </loc>
//      <o.9..9> CLRTX_9
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTB_CLRTX_CLRTX_10  ------------------------------
// SVD Line: 5844

//  <item> SFDITEM_FIELD__MDR_PORTB_CLRTX_CLRTX_10
//    <name> CLRTX_10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40088024) CLRTX_10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_CLRTX ) </loc>
//      <o.10..10> CLRTX_10
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTB_CLRTX_CLRTX_11  ------------------------------
// SVD Line: 5850

//  <item> SFDITEM_FIELD__MDR_PORTB_CLRTX_CLRTX_11
//    <name> CLRTX_11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40088024) CLRTX_11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_CLRTX ) </loc>
//      <o.11..11> CLRTX_11
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTB_CLRTX_CLRTX_12  ------------------------------
// SVD Line: 5856

//  <item> SFDITEM_FIELD__MDR_PORTB_CLRTX_CLRTX_12
//    <name> CLRTX_12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40088024) CLRTX_12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_CLRTX ) </loc>
//      <o.12..12> CLRTX_12
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTB_CLRTX_CLRTX_13  ------------------------------
// SVD Line: 5862

//  <item> SFDITEM_FIELD__MDR_PORTB_CLRTX_CLRTX_13
//    <name> CLRTX_13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40088024) CLRTX_13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_CLRTX ) </loc>
//      <o.13..13> CLRTX_13
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTB_CLRTX_CLRTX_14  ------------------------------
// SVD Line: 5868

//  <item> SFDITEM_FIELD__MDR_PORTB_CLRTX_CLRTX_14
//    <name> CLRTX_14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40088024) CLRTX_14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_CLRTX ) </loc>
//      <o.14..14> CLRTX_14
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTB_CLRTX_CLRTX_15  ------------------------------
// SVD Line: 5874

//  <item> SFDITEM_FIELD__MDR_PORTB_CLRTX_CLRTX_15
//    <name> CLRTX_15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40088024) CLRTX_15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_CLRTX ) </loc>
//      <o.15..15> CLRTX_15
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_PORTB_CLRTX  --------------------------------
// SVD Line: 5775

//  <rtree> SFDITEM_REG__MDR_PORTB_CLRTX
//    <name> CLRTX </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40088024) Clear Pin in function PORT </i>
//    <loc> ( (unsigned int)((MDR_PORTB_CLRTX >> 0) & 0xFFFFFFFF), ((MDR_PORTB_CLRTX = (MDR_PORTB_CLRTX & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_PORTB_CLRTX_CLRTX_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_CLRTX_CLRTX_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_CLRTX_CLRTX_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_CLRTX_CLRTX_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_CLRTX_CLRTX_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_CLRTX_CLRTX_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_CLRTX_CLRTX_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_CLRTX_CLRTX_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_CLRTX_CLRTX_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_CLRTX_CLRTX_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_CLRTX_CLRTX_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_CLRTX_CLRTX_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_CLRTX_CLRTX_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_CLRTX_CLRTX_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_CLRTX_CLRTX_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_CLRTX_CLRTX_15 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_PORTB_RDTX  -----------------------------
// SVD Line: 5882

unsigned int MDR_PORTB_RDTX __AT (0x40088028);



// ----------------------------  Field Item: MDR_PORTB_RDTX_RDTX_0  -------------------------------
// SVD Line: 5891

//  <item> SFDITEM_FIELD__MDR_PORTB_RDTX_RDTX_0
//    <name> RDTX_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40088028) RDTX_0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_RDTX ) </loc>
//      <o.0..0> RDTX_0
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_RDTX_RDTX_1  -------------------------------
// SVD Line: 5897

//  <item> SFDITEM_FIELD__MDR_PORTB_RDTX_RDTX_1
//    <name> RDTX_1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40088028) RDTX_1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_RDTX ) </loc>
//      <o.1..1> RDTX_1
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_RDTX_RDTX_2  -------------------------------
// SVD Line: 5903

//  <item> SFDITEM_FIELD__MDR_PORTB_RDTX_RDTX_2
//    <name> RDTX_2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40088028) RDTX_2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_RDTX ) </loc>
//      <o.2..2> RDTX_2
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_RDTX_RDTX_3  -------------------------------
// SVD Line: 5909

//  <item> SFDITEM_FIELD__MDR_PORTB_RDTX_RDTX_3
//    <name> RDTX_3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40088028) RDTX_3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_RDTX ) </loc>
//      <o.3..3> RDTX_3
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_RDTX_RDTX_4  -------------------------------
// SVD Line: 5915

//  <item> SFDITEM_FIELD__MDR_PORTB_RDTX_RDTX_4
//    <name> RDTX_4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40088028) RDTX_4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_RDTX ) </loc>
//      <o.4..4> RDTX_4
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_RDTX_RDTX_5  -------------------------------
// SVD Line: 5921

//  <item> SFDITEM_FIELD__MDR_PORTB_RDTX_RDTX_5
//    <name> RDTX_5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40088028) RDTX_5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_RDTX ) </loc>
//      <o.5..5> RDTX_5
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_RDTX_RDTX_6  -------------------------------
// SVD Line: 5927

//  <item> SFDITEM_FIELD__MDR_PORTB_RDTX_RDTX_6
//    <name> RDTX_6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40088028) RDTX_6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_RDTX ) </loc>
//      <o.6..6> RDTX_6
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_RDTX_RDTX_7  -------------------------------
// SVD Line: 5933

//  <item> SFDITEM_FIELD__MDR_PORTB_RDTX_RDTX_7
//    <name> RDTX_7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40088028) RDTX_7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_RDTX ) </loc>
//      <o.7..7> RDTX_7
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_RDTX_RDTX_8  -------------------------------
// SVD Line: 5939

//  <item> SFDITEM_FIELD__MDR_PORTB_RDTX_RDTX_8
//    <name> RDTX_8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40088028) RDTX_8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_RDTX ) </loc>
//      <o.8..8> RDTX_8
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTB_RDTX_RDTX_9  -------------------------------
// SVD Line: 5945

//  <item> SFDITEM_FIELD__MDR_PORTB_RDTX_RDTX_9
//    <name> RDTX_9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40088028) RDTX_9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_RDTX ) </loc>
//      <o.9..9> RDTX_9
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_RDTX_RDTX_10  -------------------------------
// SVD Line: 5951

//  <item> SFDITEM_FIELD__MDR_PORTB_RDTX_RDTX_10
//    <name> RDTX_10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40088028) RDTX_10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_RDTX ) </loc>
//      <o.10..10> RDTX_10
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_RDTX_RDTX_11  -------------------------------
// SVD Line: 5957

//  <item> SFDITEM_FIELD__MDR_PORTB_RDTX_RDTX_11
//    <name> RDTX_11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40088028) RDTX_11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_RDTX ) </loc>
//      <o.11..11> RDTX_11
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_RDTX_RDTX_12  -------------------------------
// SVD Line: 5963

//  <item> SFDITEM_FIELD__MDR_PORTB_RDTX_RDTX_12
//    <name> RDTX_12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40088028) RDTX_12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_RDTX ) </loc>
//      <o.12..12> RDTX_12
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_RDTX_RDTX_13  -------------------------------
// SVD Line: 5969

//  <item> SFDITEM_FIELD__MDR_PORTB_RDTX_RDTX_13
//    <name> RDTX_13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40088028) RDTX_13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_RDTX ) </loc>
//      <o.13..13> RDTX_13
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_RDTX_RDTX_14  -------------------------------
// SVD Line: 5975

//  <item> SFDITEM_FIELD__MDR_PORTB_RDTX_RDTX_14
//    <name> RDTX_14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40088028) RDTX_14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_RDTX ) </loc>
//      <o.14..14> RDTX_14
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTB_RDTX_RDTX_15  -------------------------------
// SVD Line: 5981

//  <item> SFDITEM_FIELD__MDR_PORTB_RDTX_RDTX_15
//    <name> RDTX_15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40088028) RDTX_15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTB_RDTX ) </loc>
//      <o.15..15> RDTX_15
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_PORTB_RDTX  ---------------------------------
// SVD Line: 5882

//  <rtree> SFDITEM_REG__MDR_PORTB_RDTX
//    <name> RDTX </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40088028) Read Pin out in function PORT </i>
//    <loc> ( (unsigned int)((MDR_PORTB_RDTX >> 0) & 0xFFFFFFFF), ((MDR_PORTB_RDTX = (MDR_PORTB_RDTX & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_PORTB_RDTX_RDTX_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_RDTX_RDTX_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_RDTX_RDTX_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_RDTX_RDTX_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_RDTX_RDTX_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_RDTX_RDTX_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_RDTX_RDTX_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_RDTX_RDTX_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_RDTX_RDTX_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_RDTX_RDTX_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_RDTX_RDTX_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_RDTX_RDTX_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_RDTX_RDTX_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_RDTX_RDTX_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_RDTX_RDTX_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTB_RDTX_RDTX_15 </item>
//  </rtree>
//  


// -------------------------------  Peripheral View: MDR_PORTB  -----------------------------------
// SVD Line: 5991

//  <view> MDR_PORTB
//    <name> MDR_PORTB </name>
//    <item> SFDITEM_REG__MDR_PORTB_RXTX </item>
//    <item> SFDITEM_REG__MDR_PORTB_OE </item>
//    <item> SFDITEM_REG__MDR_PORTB_FUNC </item>
//    <item> SFDITEM_REG__MDR_PORTB_ANALOG </item>
//    <item> SFDITEM_REG__MDR_PORTB_PULL </item>
//    <item> SFDITEM_REG__MDR_PORTB_PD </item>
//    <item> SFDITEM_REG__MDR_PORTB_PWR </item>
//    <item> SFDITEM_REG__MDR_PORTB_GFEN </item>
//    <item> SFDITEM_REG__MDR_PORTB_SETTX </item>
//    <item> SFDITEM_REG__MDR_PORTB_CLRTX </item>
//    <item> SFDITEM_REG__MDR_PORTB_RDTX </item>
//  </view>
//  


// --------------------------  Register Item Address: MDR_PORTC_RXTX  -----------------------------
// SVD Line: 4620

unsigned int MDR_PORTC_RXTX __AT (0x40090000);



// ----------------------------  Field Item: MDR_PORTC_RXTX_RXTX_0  -------------------------------
// SVD Line: 4629

//  <item> SFDITEM_FIELD__MDR_PORTC_RXTX_RXTX_0
//    <name> RXTX_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40090000) RXTX_0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_RXTX ) </loc>
//      <o.0..0> RXTX_0
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_RXTX_RXTX_1  -------------------------------
// SVD Line: 4635

//  <item> SFDITEM_FIELD__MDR_PORTC_RXTX_RXTX_1
//    <name> RXTX_1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40090000) RXTX_1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_RXTX ) </loc>
//      <o.1..1> RXTX_1
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_RXTX_RXTX_2  -------------------------------
// SVD Line: 4641

//  <item> SFDITEM_FIELD__MDR_PORTC_RXTX_RXTX_2
//    <name> RXTX_2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40090000) RXTX_2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_RXTX ) </loc>
//      <o.2..2> RXTX_2
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_RXTX_RXTX_3  -------------------------------
// SVD Line: 4647

//  <item> SFDITEM_FIELD__MDR_PORTC_RXTX_RXTX_3
//    <name> RXTX_3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40090000) RXTX_3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_RXTX ) </loc>
//      <o.3..3> RXTX_3
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_RXTX_RXTX_4  -------------------------------
// SVD Line: 4653

//  <item> SFDITEM_FIELD__MDR_PORTC_RXTX_RXTX_4
//    <name> RXTX_4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40090000) RXTX_4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_RXTX ) </loc>
//      <o.4..4> RXTX_4
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_RXTX_RXTX_5  -------------------------------
// SVD Line: 4659

//  <item> SFDITEM_FIELD__MDR_PORTC_RXTX_RXTX_5
//    <name> RXTX_5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40090000) RXTX_5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_RXTX ) </loc>
//      <o.5..5> RXTX_5
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_RXTX_RXTX_6  -------------------------------
// SVD Line: 4665

//  <item> SFDITEM_FIELD__MDR_PORTC_RXTX_RXTX_6
//    <name> RXTX_6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40090000) RXTX_6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_RXTX ) </loc>
//      <o.6..6> RXTX_6
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_RXTX_RXTX_7  -------------------------------
// SVD Line: 4671

//  <item> SFDITEM_FIELD__MDR_PORTC_RXTX_RXTX_7
//    <name> RXTX_7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40090000) RXTX_7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_RXTX ) </loc>
//      <o.7..7> RXTX_7
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_RXTX_RXTX_8  -------------------------------
// SVD Line: 4677

//  <item> SFDITEM_FIELD__MDR_PORTC_RXTX_RXTX_8
//    <name> RXTX_8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40090000) RXTX_8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_RXTX ) </loc>
//      <o.8..8> RXTX_8
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_RXTX_RXTX_9  -------------------------------
// SVD Line: 4683

//  <item> SFDITEM_FIELD__MDR_PORTC_RXTX_RXTX_9
//    <name> RXTX_9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40090000) RXTX_9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_RXTX ) </loc>
//      <o.9..9> RXTX_9
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_RXTX_RXTX_10  -------------------------------
// SVD Line: 4689

//  <item> SFDITEM_FIELD__MDR_PORTC_RXTX_RXTX_10
//    <name> RXTX_10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40090000) RXTX_10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_RXTX ) </loc>
//      <o.10..10> RXTX_10
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_RXTX_RXTX_11  -------------------------------
// SVD Line: 4695

//  <item> SFDITEM_FIELD__MDR_PORTC_RXTX_RXTX_11
//    <name> RXTX_11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40090000) RXTX_11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_RXTX ) </loc>
//      <o.11..11> RXTX_11
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_RXTX_RXTX_12  -------------------------------
// SVD Line: 4701

//  <item> SFDITEM_FIELD__MDR_PORTC_RXTX_RXTX_12
//    <name> RXTX_12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40090000) RXTX_12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_RXTX ) </loc>
//      <o.12..12> RXTX_12
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_RXTX_RXTX_13  -------------------------------
// SVD Line: 4707

//  <item> SFDITEM_FIELD__MDR_PORTC_RXTX_RXTX_13
//    <name> RXTX_13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40090000) RXTX_13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_RXTX ) </loc>
//      <o.13..13> RXTX_13
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_RXTX_RXTX_14  -------------------------------
// SVD Line: 4713

//  <item> SFDITEM_FIELD__MDR_PORTC_RXTX_RXTX_14
//    <name> RXTX_14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40090000) RXTX_14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_RXTX ) </loc>
//      <o.14..14> RXTX_14
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_RXTX_RXTX_15  -------------------------------
// SVD Line: 4719

//  <item> SFDITEM_FIELD__MDR_PORTC_RXTX_RXTX_15
//    <name> RXTX_15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40090000) RXTX_15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_RXTX ) </loc>
//      <o.15..15> RXTX_15
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_PORTC_RXTX  ---------------------------------
// SVD Line: 4620

//  <rtree> SFDITEM_REG__MDR_PORTC_RXTX
//    <name> RXTX </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40090000) PORT Data Register </i>
//    <loc> ( (unsigned int)((MDR_PORTC_RXTX >> 0) & 0xFFFFFFFF), ((MDR_PORTC_RXTX = (MDR_PORTC_RXTX & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_PORTC_RXTX_RXTX_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_RXTX_RXTX_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_RXTX_RXTX_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_RXTX_RXTX_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_RXTX_RXTX_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_RXTX_RXTX_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_RXTX_RXTX_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_RXTX_RXTX_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_RXTX_RXTX_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_RXTX_RXTX_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_RXTX_RXTX_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_RXTX_RXTX_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_RXTX_RXTX_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_RXTX_RXTX_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_RXTX_RXTX_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_RXTX_RXTX_15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: MDR_PORTC_OE  ------------------------------
// SVD Line: 4727

unsigned int MDR_PORTC_OE __AT (0x40090004);



// ------------------------------  Field Item: MDR_PORTC_OE_OE_0  ---------------------------------
// SVD Line: 4736

//  <item> SFDITEM_FIELD__MDR_PORTC_OE_OE_0
//    <name> OE_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40090004) OE_0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_OE ) </loc>
//      <o.0..0> OE_0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTC_OE_OE_1  ---------------------------------
// SVD Line: 4742

//  <item> SFDITEM_FIELD__MDR_PORTC_OE_OE_1
//    <name> OE_1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40090004) OE_1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_OE ) </loc>
//      <o.1..1> OE_1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTC_OE_OE_2  ---------------------------------
// SVD Line: 4748

//  <item> SFDITEM_FIELD__MDR_PORTC_OE_OE_2
//    <name> OE_2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40090004) OE_2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_OE ) </loc>
//      <o.2..2> OE_2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTC_OE_OE_3  ---------------------------------
// SVD Line: 4754

//  <item> SFDITEM_FIELD__MDR_PORTC_OE_OE_3
//    <name> OE_3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40090004) OE_3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_OE ) </loc>
//      <o.3..3> OE_3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTC_OE_OE_4  ---------------------------------
// SVD Line: 4760

//  <item> SFDITEM_FIELD__MDR_PORTC_OE_OE_4
//    <name> OE_4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40090004) OE_4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_OE ) </loc>
//      <o.4..4> OE_4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTC_OE_OE_5  ---------------------------------
// SVD Line: 4766

//  <item> SFDITEM_FIELD__MDR_PORTC_OE_OE_5
//    <name> OE_5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40090004) OE_5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_OE ) </loc>
//      <o.5..5> OE_5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTC_OE_OE_6  ---------------------------------
// SVD Line: 4772

//  <item> SFDITEM_FIELD__MDR_PORTC_OE_OE_6
//    <name> OE_6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40090004) OE_6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_OE ) </loc>
//      <o.6..6> OE_6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTC_OE_OE_7  ---------------------------------
// SVD Line: 4778

//  <item> SFDITEM_FIELD__MDR_PORTC_OE_OE_7
//    <name> OE_7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40090004) OE_7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_OE ) </loc>
//      <o.7..7> OE_7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTC_OE_OE_8  ---------------------------------
// SVD Line: 4784

//  <item> SFDITEM_FIELD__MDR_PORTC_OE_OE_8
//    <name> OE_8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40090004) OE_8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_OE ) </loc>
//      <o.8..8> OE_8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTC_OE_OE_9  ---------------------------------
// SVD Line: 4790

//  <item> SFDITEM_FIELD__MDR_PORTC_OE_OE_9
//    <name> OE_9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40090004) OE_9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_OE ) </loc>
//      <o.9..9> OE_9
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_OE_OE_10  ---------------------------------
// SVD Line: 4796

//  <item> SFDITEM_FIELD__MDR_PORTC_OE_OE_10
//    <name> OE_10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40090004) OE_10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_OE ) </loc>
//      <o.10..10> OE_10
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_OE_OE_11  ---------------------------------
// SVD Line: 4802

//  <item> SFDITEM_FIELD__MDR_PORTC_OE_OE_11
//    <name> OE_11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40090004) OE_11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_OE ) </loc>
//      <o.11..11> OE_11
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_OE_OE_12  ---------------------------------
// SVD Line: 4808

//  <item> SFDITEM_FIELD__MDR_PORTC_OE_OE_12
//    <name> OE_12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40090004) OE_12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_OE ) </loc>
//      <o.12..12> OE_12
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_OE_OE_13  ---------------------------------
// SVD Line: 4814

//  <item> SFDITEM_FIELD__MDR_PORTC_OE_OE_13
//    <name> OE_13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40090004) OE_13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_OE ) </loc>
//      <o.13..13> OE_13
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_OE_OE_14  ---------------------------------
// SVD Line: 4820

//  <item> SFDITEM_FIELD__MDR_PORTC_OE_OE_14
//    <name> OE_14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40090004) OE_14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_OE ) </loc>
//      <o.14..14> OE_14
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_OE_OE_15  ---------------------------------
// SVD Line: 4826

//  <item> SFDITEM_FIELD__MDR_PORTC_OE_OE_15
//    <name> OE_15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40090004) OE_15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_OE ) </loc>
//      <o.15..15> OE_15
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: MDR_PORTC_OE  ----------------------------------
// SVD Line: 4727

//  <rtree> SFDITEM_REG__MDR_PORTC_OE
//    <name> OE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40090004) PORT Output Enable Register </i>
//    <loc> ( (unsigned int)((MDR_PORTC_OE >> 0) & 0xFFFFFFFF), ((MDR_PORTC_OE = (MDR_PORTC_OE & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_PORTC_OE_OE_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_OE_OE_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_OE_OE_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_OE_OE_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_OE_OE_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_OE_OE_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_OE_OE_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_OE_OE_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_OE_OE_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_OE_OE_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_OE_OE_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_OE_OE_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_OE_OE_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_OE_OE_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_OE_OE_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_OE_OE_15 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_PORTC_FUNC  -----------------------------
// SVD Line: 4834

unsigned int MDR_PORTC_FUNC __AT (0x40090008);



// ----------------------------  Field Item: MDR_PORTC_FUNC_MODE_0  -------------------------------
// SVD Line: 4843

//  <item> SFDITEM_FIELD__MDR_PORTC_FUNC_MODE_0
//    <name> MODE_0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40090008) MODE_0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTC_FUNC >> 0) & 0x3), ((MDR_PORTC_FUNC = (MDR_PORTC_FUNC & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_FUNC_MODE_1  -------------------------------
// SVD Line: 4849

//  <item> SFDITEM_FIELD__MDR_PORTC_FUNC_MODE_1
//    <name> MODE_1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40090008) MODE_1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTC_FUNC >> 2) & 0x3), ((MDR_PORTC_FUNC = (MDR_PORTC_FUNC & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_FUNC_MODE_2  -------------------------------
// SVD Line: 4855

//  <item> SFDITEM_FIELD__MDR_PORTC_FUNC_MODE_2
//    <name> MODE_2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40090008) MODE_2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTC_FUNC >> 4) & 0x3), ((MDR_PORTC_FUNC = (MDR_PORTC_FUNC & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_FUNC_MODE_3  -------------------------------
// SVD Line: 4861

//  <item> SFDITEM_FIELD__MDR_PORTC_FUNC_MODE_3
//    <name> MODE_3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40090008) MODE_3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTC_FUNC >> 6) & 0x3), ((MDR_PORTC_FUNC = (MDR_PORTC_FUNC & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_FUNC_MODE_4  -------------------------------
// SVD Line: 4867

//  <item> SFDITEM_FIELD__MDR_PORTC_FUNC_MODE_4
//    <name> MODE_4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40090008) MODE_4 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTC_FUNC >> 8) & 0x3), ((MDR_PORTC_FUNC = (MDR_PORTC_FUNC & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_FUNC_MODE_5  -------------------------------
// SVD Line: 4873

//  <item> SFDITEM_FIELD__MDR_PORTC_FUNC_MODE_5
//    <name> MODE_5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40090008) MODE_5 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTC_FUNC >> 10) & 0x3), ((MDR_PORTC_FUNC = (MDR_PORTC_FUNC & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_FUNC_MODE_6  -------------------------------
// SVD Line: 4879

//  <item> SFDITEM_FIELD__MDR_PORTC_FUNC_MODE_6
//    <name> MODE_6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40090008) MODE_6 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTC_FUNC >> 12) & 0x3), ((MDR_PORTC_FUNC = (MDR_PORTC_FUNC & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_FUNC_MODE_7  -------------------------------
// SVD Line: 4885

//  <item> SFDITEM_FIELD__MDR_PORTC_FUNC_MODE_7
//    <name> MODE_7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40090008) MODE_7 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTC_FUNC >> 14) & 0x3), ((MDR_PORTC_FUNC = (MDR_PORTC_FUNC & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_FUNC_MODE_8  -------------------------------
// SVD Line: 4891

//  <item> SFDITEM_FIELD__MDR_PORTC_FUNC_MODE_8
//    <name> MODE_8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40090008) MODE_8 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTC_FUNC >> 16) & 0x3), ((MDR_PORTC_FUNC = (MDR_PORTC_FUNC & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_FUNC_MODE_9  -------------------------------
// SVD Line: 4897

//  <item> SFDITEM_FIELD__MDR_PORTC_FUNC_MODE_9
//    <name> MODE_9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40090008) MODE_9 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTC_FUNC >> 18) & 0x3), ((MDR_PORTC_FUNC = (MDR_PORTC_FUNC & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_FUNC_MODE_10  -------------------------------
// SVD Line: 4903

//  <item> SFDITEM_FIELD__MDR_PORTC_FUNC_MODE_10
//    <name> MODE_10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40090008) MODE_10 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTC_FUNC >> 20) & 0x3), ((MDR_PORTC_FUNC = (MDR_PORTC_FUNC & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_FUNC_MODE_11  -------------------------------
// SVD Line: 4909

//  <item> SFDITEM_FIELD__MDR_PORTC_FUNC_MODE_11
//    <name> MODE_11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40090008) MODE_11 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTC_FUNC >> 22) & 0x3), ((MDR_PORTC_FUNC = (MDR_PORTC_FUNC & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_FUNC_MODE_12  -------------------------------
// SVD Line: 4915

//  <item> SFDITEM_FIELD__MDR_PORTC_FUNC_MODE_12
//    <name> MODE_12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40090008) MODE_12 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTC_FUNC >> 24) & 0x3), ((MDR_PORTC_FUNC = (MDR_PORTC_FUNC & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_FUNC_MODE_13  -------------------------------
// SVD Line: 4921

//  <item> SFDITEM_FIELD__MDR_PORTC_FUNC_MODE_13
//    <name> MODE_13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40090008) MODE_13 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTC_FUNC >> 26) & 0x3), ((MDR_PORTC_FUNC = (MDR_PORTC_FUNC & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_FUNC_MODE_14  -------------------------------
// SVD Line: 4927

//  <item> SFDITEM_FIELD__MDR_PORTC_FUNC_MODE_14
//    <name> MODE_14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40090008) MODE_14 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTC_FUNC >> 28) & 0x3), ((MDR_PORTC_FUNC = (MDR_PORTC_FUNC & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_FUNC_MODE_15  -------------------------------
// SVD Line: 4933

//  <item> SFDITEM_FIELD__MDR_PORTC_FUNC_MODE_15
//    <name> MODE_15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40090008) MODE_15 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTC_FUNC >> 30) & 0x3), ((MDR_PORTC_FUNC = (MDR_PORTC_FUNC & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: MDR_PORTC_FUNC  ---------------------------------
// SVD Line: 4834

//  <rtree> SFDITEM_REG__MDR_PORTC_FUNC
//    <name> FUNC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40090008) PORT Function Register </i>
//    <loc> ( (unsigned int)((MDR_PORTC_FUNC >> 0) & 0xFFFFFFFF), ((MDR_PORTC_FUNC = (MDR_PORTC_FUNC & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_PORTC_FUNC_MODE_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_FUNC_MODE_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_FUNC_MODE_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_FUNC_MODE_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_FUNC_MODE_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_FUNC_MODE_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_FUNC_MODE_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_FUNC_MODE_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_FUNC_MODE_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_FUNC_MODE_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_FUNC_MODE_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_FUNC_MODE_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_FUNC_MODE_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_FUNC_MODE_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_FUNC_MODE_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_FUNC_MODE_15 </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_PORTC_ANALOG  ----------------------------
// SVD Line: 4941

unsigned int MDR_PORTC_ANALOG __AT (0x4009000C);



// ------------------------  Field Item: MDR_PORTC_ANALOG_ANALOG_EN_0  ----------------------------
// SVD Line: 4950

//  <item> SFDITEM_FIELD__MDR_PORTC_ANALOG_ANALOG_EN_0
//    <name> ANALOG_EN_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4009000C) ANALOG_EN_0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_ANALOG ) </loc>
//      <o.0..0> ANALOG_EN_0
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTC_ANALOG_ANALOG_EN_1  ----------------------------
// SVD Line: 4956

//  <item> SFDITEM_FIELD__MDR_PORTC_ANALOG_ANALOG_EN_1
//    <name> ANALOG_EN_1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4009000C) ANALOG_EN_1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_ANALOG ) </loc>
//      <o.1..1> ANALOG_EN_1
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTC_ANALOG_ANALOG_EN_2  ----------------------------
// SVD Line: 4962

//  <item> SFDITEM_FIELD__MDR_PORTC_ANALOG_ANALOG_EN_2
//    <name> ANALOG_EN_2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4009000C) ANALOG_EN_2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_ANALOG ) </loc>
//      <o.2..2> ANALOG_EN_2
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTC_ANALOG_ANALOG_EN_3  ----------------------------
// SVD Line: 4968

//  <item> SFDITEM_FIELD__MDR_PORTC_ANALOG_ANALOG_EN_3
//    <name> ANALOG_EN_3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4009000C) ANALOG_EN_3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_ANALOG ) </loc>
//      <o.3..3> ANALOG_EN_3
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTC_ANALOG_ANALOG_EN_4  ----------------------------
// SVD Line: 4974

//  <item> SFDITEM_FIELD__MDR_PORTC_ANALOG_ANALOG_EN_4
//    <name> ANALOG_EN_4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4009000C) ANALOG_EN_4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_ANALOG ) </loc>
//      <o.4..4> ANALOG_EN_4
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTC_ANALOG_ANALOG_EN_5  ----------------------------
// SVD Line: 4980

//  <item> SFDITEM_FIELD__MDR_PORTC_ANALOG_ANALOG_EN_5
//    <name> ANALOG_EN_5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4009000C) ANALOG_EN_5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_ANALOG ) </loc>
//      <o.5..5> ANALOG_EN_5
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTC_ANALOG_ANALOG_EN_6  ----------------------------
// SVD Line: 4986

//  <item> SFDITEM_FIELD__MDR_PORTC_ANALOG_ANALOG_EN_6
//    <name> ANALOG_EN_6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4009000C) ANALOG_EN_6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_ANALOG ) </loc>
//      <o.6..6> ANALOG_EN_6
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTC_ANALOG_ANALOG_EN_7  ----------------------------
// SVD Line: 4992

//  <item> SFDITEM_FIELD__MDR_PORTC_ANALOG_ANALOG_EN_7
//    <name> ANALOG_EN_7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4009000C) ANALOG_EN_7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_ANALOG ) </loc>
//      <o.7..7> ANALOG_EN_7
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTC_ANALOG_ANALOG_EN_8  ----------------------------
// SVD Line: 4998

//  <item> SFDITEM_FIELD__MDR_PORTC_ANALOG_ANALOG_EN_8
//    <name> ANALOG_EN_8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4009000C) ANALOG_EN_8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_ANALOG ) </loc>
//      <o.8..8> ANALOG_EN_8
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTC_ANALOG_ANALOG_EN_9  ----------------------------
// SVD Line: 5004

//  <item> SFDITEM_FIELD__MDR_PORTC_ANALOG_ANALOG_EN_9
//    <name> ANALOG_EN_9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4009000C) ANALOG_EN_9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_ANALOG ) </loc>
//      <o.9..9> ANALOG_EN_9
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTC_ANALOG_ANALOG_EN_10  ---------------------------
// SVD Line: 5010

//  <item> SFDITEM_FIELD__MDR_PORTC_ANALOG_ANALOG_EN_10
//    <name> ANALOG_EN_10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4009000C) ANALOG_EN_10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_ANALOG ) </loc>
//      <o.10..10> ANALOG_EN_10
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTC_ANALOG_ANALOG_EN_11  ---------------------------
// SVD Line: 5016

//  <item> SFDITEM_FIELD__MDR_PORTC_ANALOG_ANALOG_EN_11
//    <name> ANALOG_EN_11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4009000C) ANALOG_EN_11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_ANALOG ) </loc>
//      <o.11..11> ANALOG_EN_11
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTC_ANALOG_ANALOG_EN_12  ---------------------------
// SVD Line: 5022

//  <item> SFDITEM_FIELD__MDR_PORTC_ANALOG_ANALOG_EN_12
//    <name> ANALOG_EN_12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4009000C) ANALOG_EN_12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_ANALOG ) </loc>
//      <o.12..12> ANALOG_EN_12
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTC_ANALOG_ANALOG_EN_13  ---------------------------
// SVD Line: 5028

//  <item> SFDITEM_FIELD__MDR_PORTC_ANALOG_ANALOG_EN_13
//    <name> ANALOG_EN_13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4009000C) ANALOG_EN_13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_ANALOG ) </loc>
//      <o.13..13> ANALOG_EN_13
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTC_ANALOG_ANALOG_EN_14  ---------------------------
// SVD Line: 5034

//  <item> SFDITEM_FIELD__MDR_PORTC_ANALOG_ANALOG_EN_14
//    <name> ANALOG_EN_14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4009000C) ANALOG_EN_14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_ANALOG ) </loc>
//      <o.14..14> ANALOG_EN_14
//    </check>
//  </item>
//  


// ------------------------  Field Item: MDR_PORTC_ANALOG_ANALOG_EN_15  ---------------------------
// SVD Line: 5040

//  <item> SFDITEM_FIELD__MDR_PORTC_ANALOG_ANALOG_EN_15
//    <name> ANALOG_EN_15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4009000C) ANALOG_EN_15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_ANALOG ) </loc>
//      <o.15..15> ANALOG_EN_15
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: MDR_PORTC_ANALOG  --------------------------------
// SVD Line: 4941

//  <rtree> SFDITEM_REG__MDR_PORTC_ANALOG
//    <name> ANALOG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4009000C) PORT Analog Function Register </i>
//    <loc> ( (unsigned int)((MDR_PORTC_ANALOG >> 0) & 0xFFFFFFFF), ((MDR_PORTC_ANALOG = (MDR_PORTC_ANALOG & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_PORTC_ANALOG_ANALOG_EN_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_ANALOG_ANALOG_EN_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_ANALOG_ANALOG_EN_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_ANALOG_ANALOG_EN_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_ANALOG_ANALOG_EN_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_ANALOG_ANALOG_EN_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_ANALOG_ANALOG_EN_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_ANALOG_ANALOG_EN_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_ANALOG_ANALOG_EN_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_ANALOG_ANALOG_EN_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_ANALOG_ANALOG_EN_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_ANALOG_ANALOG_EN_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_ANALOG_ANALOG_EN_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_ANALOG_ANALOG_EN_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_ANALOG_ANALOG_EN_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_ANALOG_ANALOG_EN_15 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_PORTC_PULL  -----------------------------
// SVD Line: 5048

unsigned int MDR_PORTC_PULL __AT (0x40090010);



// -------------------------  Field Item: MDR_PORTC_PULL_PULL_DOWN_0  -----------------------------
// SVD Line: 5057

//  <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_DOWN_0
//    <name> PULL_DOWN_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40090010) PULL_DOWN_0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PULL ) </loc>
//      <o.0..0> PULL_DOWN_0
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTC_PULL_PULL_DOWN_1  -----------------------------
// SVD Line: 5063

//  <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_DOWN_1
//    <name> PULL_DOWN_1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40090010) PULL_DOWN_1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PULL ) </loc>
//      <o.1..1> PULL_DOWN_1
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTC_PULL_PULL_DOWN_2  -----------------------------
// SVD Line: 5069

//  <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_DOWN_2
//    <name> PULL_DOWN_2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40090010) PULL_DOWN_2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PULL ) </loc>
//      <o.2..2> PULL_DOWN_2
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTC_PULL_PULL_DOWN_3  -----------------------------
// SVD Line: 5075

//  <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_DOWN_3
//    <name> PULL_DOWN_3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40090010) PULL_DOWN_3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PULL ) </loc>
//      <o.3..3> PULL_DOWN_3
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTC_PULL_PULL_DOWN_4  -----------------------------
// SVD Line: 5081

//  <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_DOWN_4
//    <name> PULL_DOWN_4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40090010) PULL_DOWN_4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PULL ) </loc>
//      <o.4..4> PULL_DOWN_4
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTC_PULL_PULL_DOWN_5  -----------------------------
// SVD Line: 5087

//  <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_DOWN_5
//    <name> PULL_DOWN_5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40090010) PULL_DOWN_5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PULL ) </loc>
//      <o.5..5> PULL_DOWN_5
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTC_PULL_PULL_DOWN_6  -----------------------------
// SVD Line: 5093

//  <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_DOWN_6
//    <name> PULL_DOWN_6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40090010) PULL_DOWN_6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PULL ) </loc>
//      <o.6..6> PULL_DOWN_6
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTC_PULL_PULL_DOWN_7  -----------------------------
// SVD Line: 5099

//  <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_DOWN_7
//    <name> PULL_DOWN_7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40090010) PULL_DOWN_7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PULL ) </loc>
//      <o.7..7> PULL_DOWN_7
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTC_PULL_PULL_DOWN_8  -----------------------------
// SVD Line: 5105

//  <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_DOWN_8
//    <name> PULL_DOWN_8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40090010) PULL_DOWN_8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PULL ) </loc>
//      <o.8..8> PULL_DOWN_8
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTC_PULL_PULL_DOWN_9  -----------------------------
// SVD Line: 5111

//  <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_DOWN_9
//    <name> PULL_DOWN_9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40090010) PULL_DOWN_9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PULL ) </loc>
//      <o.9..9> PULL_DOWN_9
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTC_PULL_PULL_DOWN_10  ----------------------------
// SVD Line: 5117

//  <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_DOWN_10
//    <name> PULL_DOWN_10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40090010) PULL_DOWN_10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PULL ) </loc>
//      <o.10..10> PULL_DOWN_10
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTC_PULL_PULL_DOWN_11  ----------------------------
// SVD Line: 5123

//  <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_DOWN_11
//    <name> PULL_DOWN_11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40090010) PULL_DOWN_11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PULL ) </loc>
//      <o.11..11> PULL_DOWN_11
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTC_PULL_PULL_DOWN_12  ----------------------------
// SVD Line: 5129

//  <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_DOWN_12
//    <name> PULL_DOWN_12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40090010) PULL_DOWN_12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PULL ) </loc>
//      <o.12..12> PULL_DOWN_12
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTC_PULL_PULL_DOWN_13  ----------------------------
// SVD Line: 5135

//  <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_DOWN_13
//    <name> PULL_DOWN_13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40090010) PULL_DOWN_13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PULL ) </loc>
//      <o.13..13> PULL_DOWN_13
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTC_PULL_PULL_DOWN_14  ----------------------------
// SVD Line: 5141

//  <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_DOWN_14
//    <name> PULL_DOWN_14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40090010) PULL_DOWN_14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PULL ) </loc>
//      <o.14..14> PULL_DOWN_14
//    </check>
//  </item>
//  


// -------------------------  Field Item: MDR_PORTC_PULL_PULL_DOWN_15  ----------------------------
// SVD Line: 5147

//  <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_DOWN_15
//    <name> PULL_DOWN_15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40090010) PULL_DOWN_15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PULL ) </loc>
//      <o.15..15> PULL_DOWN_15
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTC_PULL_PULL_UP_0  ------------------------------
// SVD Line: 5153

//  <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_UP_0
//    <name> PULL_UP_0 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40090010) PULL_UP_0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PULL ) </loc>
//      <o.16..16> PULL_UP_0
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTC_PULL_PULL_UP_1  ------------------------------
// SVD Line: 5159

//  <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_UP_1
//    <name> PULL_UP_1 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40090010) PULL_UP_1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PULL ) </loc>
//      <o.17..17> PULL_UP_1
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTC_PULL_PULL_UP_2  ------------------------------
// SVD Line: 5165

//  <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_UP_2
//    <name> PULL_UP_2 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40090010) PULL_UP_2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PULL ) </loc>
//      <o.18..18> PULL_UP_2
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTC_PULL_PULL_UP_3  ------------------------------
// SVD Line: 5171

//  <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_UP_3
//    <name> PULL_UP_3 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40090010) PULL_UP_3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PULL ) </loc>
//      <o.19..19> PULL_UP_3
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTC_PULL_PULL_UP_4  ------------------------------
// SVD Line: 5177

//  <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_UP_4
//    <name> PULL_UP_4 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40090010) PULL_UP_4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PULL ) </loc>
//      <o.20..20> PULL_UP_4
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTC_PULL_PULL_UP_5  ------------------------------
// SVD Line: 5183

//  <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_UP_5
//    <name> PULL_UP_5 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40090010) PULL_UP_5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PULL ) </loc>
//      <o.21..21> PULL_UP_5
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTC_PULL_PULL_UP_6  ------------------------------
// SVD Line: 5189

//  <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_UP_6
//    <name> PULL_UP_6 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40090010) PULL_UP_6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PULL ) </loc>
//      <o.22..22> PULL_UP_6
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTC_PULL_PULL_UP_7  ------------------------------
// SVD Line: 5195

//  <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_UP_7
//    <name> PULL_UP_7 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40090010) PULL_UP_7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PULL ) </loc>
//      <o.23..23> PULL_UP_7
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTC_PULL_PULL_UP_8  ------------------------------
// SVD Line: 5201

//  <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_UP_8
//    <name> PULL_UP_8 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40090010) PULL_UP_8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PULL ) </loc>
//      <o.24..24> PULL_UP_8
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTC_PULL_PULL_UP_9  ------------------------------
// SVD Line: 5207

//  <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_UP_9
//    <name> PULL_UP_9 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40090010) PULL_UP_9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PULL ) </loc>
//      <o.25..25> PULL_UP_9
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTC_PULL_PULL_UP_10  -----------------------------
// SVD Line: 5213

//  <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_UP_10
//    <name> PULL_UP_10 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40090010) PULL_UP_10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PULL ) </loc>
//      <o.26..26> PULL_UP_10
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTC_PULL_PULL_UP_11  -----------------------------
// SVD Line: 5219

//  <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_UP_11
//    <name> PULL_UP_11 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40090010) PULL_UP_11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PULL ) </loc>
//      <o.27..27> PULL_UP_11
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTC_PULL_PULL_UP_12  -----------------------------
// SVD Line: 5225

//  <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_UP_12
//    <name> PULL_UP_12 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40090010) PULL_UP_12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PULL ) </loc>
//      <o.28..28> PULL_UP_12
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTC_PULL_PULL_UP_13  -----------------------------
// SVD Line: 5231

//  <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_UP_13
//    <name> PULL_UP_13 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40090010) PULL_UP_13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PULL ) </loc>
//      <o.29..29> PULL_UP_13
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTC_PULL_PULL_UP_14  -----------------------------
// SVD Line: 5237

//  <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_UP_14
//    <name> PULL_UP_14 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40090010) PULL_UP_14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PULL ) </loc>
//      <o.30..30> PULL_UP_14
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTC_PULL_PULL_UP_15  -----------------------------
// SVD Line: 5243

//  <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_UP_15
//    <name> PULL_UP_15 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40090010) PULL_UP_15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PULL ) </loc>
//      <o.31..31> PULL_UP_15
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_PORTC_PULL  ---------------------------------
// SVD Line: 5048

//  <rtree> SFDITEM_REG__MDR_PORTC_PULL
//    <name> PULL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40090010) PORT Pull Up/Down Register </i>
//    <loc> ( (unsigned int)((MDR_PORTC_PULL >> 0) & 0xFFFFFFFF), ((MDR_PORTC_PULL = (MDR_PORTC_PULL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_DOWN_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_DOWN_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_DOWN_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_DOWN_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_DOWN_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_DOWN_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_DOWN_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_DOWN_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_DOWN_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_DOWN_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_DOWN_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_DOWN_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_DOWN_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_DOWN_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_DOWN_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_DOWN_15 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_UP_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_UP_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_UP_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_UP_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_UP_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_UP_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_UP_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_UP_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_UP_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_UP_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_UP_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_UP_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_UP_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_UP_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_UP_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PULL_PULL_UP_15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: MDR_PORTC_PD  ------------------------------
// SVD Line: 5251

unsigned int MDR_PORTC_PD __AT (0x40090014);



// ------------------------------  Field Item: MDR_PORTC_PD_PD_0  ---------------------------------
// SVD Line: 5260

//  <item> SFDITEM_FIELD__MDR_PORTC_PD_PD_0
//    <name> PD_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40090014) PD_0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PD ) </loc>
//      <o.0..0> PD_0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTC_PD_PD_1  ---------------------------------
// SVD Line: 5266

//  <item> SFDITEM_FIELD__MDR_PORTC_PD_PD_1
//    <name> PD_1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40090014) PD_1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PD ) </loc>
//      <o.1..1> PD_1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTC_PD_PD_2  ---------------------------------
// SVD Line: 5272

//  <item> SFDITEM_FIELD__MDR_PORTC_PD_PD_2
//    <name> PD_2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40090014) PD_2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PD ) </loc>
//      <o.2..2> PD_2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTC_PD_PD_3  ---------------------------------
// SVD Line: 5278

//  <item> SFDITEM_FIELD__MDR_PORTC_PD_PD_3
//    <name> PD_3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40090014) PD_3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PD ) </loc>
//      <o.3..3> PD_3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTC_PD_PD_4  ---------------------------------
// SVD Line: 5284

//  <item> SFDITEM_FIELD__MDR_PORTC_PD_PD_4
//    <name> PD_4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40090014) PD_4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PD ) </loc>
//      <o.4..4> PD_4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTC_PD_PD_5  ---------------------------------
// SVD Line: 5290

//  <item> SFDITEM_FIELD__MDR_PORTC_PD_PD_5
//    <name> PD_5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40090014) PD_5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PD ) </loc>
//      <o.5..5> PD_5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTC_PD_PD_6  ---------------------------------
// SVD Line: 5296

//  <item> SFDITEM_FIELD__MDR_PORTC_PD_PD_6
//    <name> PD_6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40090014) PD_6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PD ) </loc>
//      <o.6..6> PD_6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTC_PD_PD_7  ---------------------------------
// SVD Line: 5302

//  <item> SFDITEM_FIELD__MDR_PORTC_PD_PD_7
//    <name> PD_7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40090014) PD_7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PD ) </loc>
//      <o.7..7> PD_7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTC_PD_PD_8  ---------------------------------
// SVD Line: 5308

//  <item> SFDITEM_FIELD__MDR_PORTC_PD_PD_8
//    <name> PD_8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40090014) PD_8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PD ) </loc>
//      <o.8..8> PD_8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MDR_PORTC_PD_PD_9  ---------------------------------
// SVD Line: 5314

//  <item> SFDITEM_FIELD__MDR_PORTC_PD_PD_9
//    <name> PD_9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40090014) PD_9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PD ) </loc>
//      <o.9..9> PD_9
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_PD_PD_10  ---------------------------------
// SVD Line: 5320

//  <item> SFDITEM_FIELD__MDR_PORTC_PD_PD_10
//    <name> PD_10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40090014) PD_10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PD ) </loc>
//      <o.10..10> PD_10
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_PD_PD_11  ---------------------------------
// SVD Line: 5326

//  <item> SFDITEM_FIELD__MDR_PORTC_PD_PD_11
//    <name> PD_11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40090014) PD_11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PD ) </loc>
//      <o.11..11> PD_11
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_PD_PD_12  ---------------------------------
// SVD Line: 5332

//  <item> SFDITEM_FIELD__MDR_PORTC_PD_PD_12
//    <name> PD_12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40090014) PD_12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PD ) </loc>
//      <o.12..12> PD_12
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_PD_PD_13  ---------------------------------
// SVD Line: 5338

//  <item> SFDITEM_FIELD__MDR_PORTC_PD_PD_13
//    <name> PD_13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40090014) PD_13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PD ) </loc>
//      <o.13..13> PD_13
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_PD_PD_14  ---------------------------------
// SVD Line: 5344

//  <item> SFDITEM_FIELD__MDR_PORTC_PD_PD_14
//    <name> PD_14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40090014) PD_14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PD ) </loc>
//      <o.14..14> PD_14
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_PD_PD_15  ---------------------------------
// SVD Line: 5350

//  <item> SFDITEM_FIELD__MDR_PORTC_PD_PD_15
//    <name> PD_15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40090014) PD_15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PD ) </loc>
//      <o.15..15> PD_15
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_PD_SHM_0  ---------------------------------
// SVD Line: 5356

//  <item> SFDITEM_FIELD__MDR_PORTC_PD_SHM_0
//    <name> SHM_0 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40090014) SHM_0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PD ) </loc>
//      <o.16..16> SHM_0
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_PD_SHM_1  ---------------------------------
// SVD Line: 5362

//  <item> SFDITEM_FIELD__MDR_PORTC_PD_SHM_1
//    <name> SHM_1 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40090014) SHM_1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PD ) </loc>
//      <o.17..17> SHM_1
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_PD_SHM_2  ---------------------------------
// SVD Line: 5368

//  <item> SFDITEM_FIELD__MDR_PORTC_PD_SHM_2
//    <name> SHM_2 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40090014) SHM_2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PD ) </loc>
//      <o.18..18> SHM_2
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_PD_SHM_3  ---------------------------------
// SVD Line: 5374

//  <item> SFDITEM_FIELD__MDR_PORTC_PD_SHM_3
//    <name> SHM_3 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40090014) SHM_3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PD ) </loc>
//      <o.19..19> SHM_3
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_PD_SHM_4  ---------------------------------
// SVD Line: 5380

//  <item> SFDITEM_FIELD__MDR_PORTC_PD_SHM_4
//    <name> SHM_4 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40090014) SHM_4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PD ) </loc>
//      <o.20..20> SHM_4
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_PD_SHM_5  ---------------------------------
// SVD Line: 5386

//  <item> SFDITEM_FIELD__MDR_PORTC_PD_SHM_5
//    <name> SHM_5 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40090014) SHM_5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PD ) </loc>
//      <o.21..21> SHM_5
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_PD_SHM_6  ---------------------------------
// SVD Line: 5392

//  <item> SFDITEM_FIELD__MDR_PORTC_PD_SHM_6
//    <name> SHM_6 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40090014) SHM_6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PD ) </loc>
//      <o.22..22> SHM_6
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_PD_SHM_7  ---------------------------------
// SVD Line: 5398

//  <item> SFDITEM_FIELD__MDR_PORTC_PD_SHM_7
//    <name> SHM_7 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40090014) SHM_7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PD ) </loc>
//      <o.23..23> SHM_7
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_PD_SHM_8  ---------------------------------
// SVD Line: 5404

//  <item> SFDITEM_FIELD__MDR_PORTC_PD_SHM_8
//    <name> SHM_8 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40090014) SHM_8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PD ) </loc>
//      <o.24..24> SHM_8
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_PD_SHM_9  ---------------------------------
// SVD Line: 5410

//  <item> SFDITEM_FIELD__MDR_PORTC_PD_SHM_9
//    <name> SHM_9 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40090014) SHM_9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PD ) </loc>
//      <o.25..25> SHM_9
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_PD_SHM_10  --------------------------------
// SVD Line: 5416

//  <item> SFDITEM_FIELD__MDR_PORTC_PD_SHM_10
//    <name> SHM_10 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40090014) SHM_10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PD ) </loc>
//      <o.26..26> SHM_10
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_PD_SHM_11  --------------------------------
// SVD Line: 5422

//  <item> SFDITEM_FIELD__MDR_PORTC_PD_SHM_11
//    <name> SHM_11 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40090014) SHM_11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PD ) </loc>
//      <o.27..27> SHM_11
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_PD_SHM_12  --------------------------------
// SVD Line: 5428

//  <item> SFDITEM_FIELD__MDR_PORTC_PD_SHM_12
//    <name> SHM_12 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40090014) SHM_12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PD ) </loc>
//      <o.28..28> SHM_12
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_PD_SHM_13  --------------------------------
// SVD Line: 5434

//  <item> SFDITEM_FIELD__MDR_PORTC_PD_SHM_13
//    <name> SHM_13 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40090014) SHM_13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PD ) </loc>
//      <o.29..29> SHM_13
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_PD_SHM_14  --------------------------------
// SVD Line: 5440

//  <item> SFDITEM_FIELD__MDR_PORTC_PD_SHM_14
//    <name> SHM_14 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40090014) SHM_14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PD ) </loc>
//      <o.30..30> SHM_14
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_PD_SHM_15  --------------------------------
// SVD Line: 5446

//  <item> SFDITEM_FIELD__MDR_PORTC_PD_SHM_15
//    <name> SHM_15 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40090014) SHM_15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_PD ) </loc>
//      <o.31..31> SHM_15
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: MDR_PORTC_PD  ----------------------------------
// SVD Line: 5251

//  <rtree> SFDITEM_REG__MDR_PORTC_PD
//    <name> PD </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40090014) PORT Driver Mode Register </i>
//    <loc> ( (unsigned int)((MDR_PORTC_PD >> 0) & 0xFFFFFFFF), ((MDR_PORTC_PD = (MDR_PORTC_PD & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_PORTC_PD_PD_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PD_PD_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PD_PD_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PD_PD_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PD_PD_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PD_PD_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PD_PD_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PD_PD_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PD_PD_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PD_PD_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PD_PD_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PD_PD_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PD_PD_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PD_PD_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PD_PD_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PD_PD_15 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PD_SHM_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PD_SHM_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PD_SHM_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PD_SHM_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PD_SHM_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PD_SHM_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PD_SHM_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PD_SHM_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PD_SHM_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PD_SHM_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PD_SHM_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PD_SHM_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PD_SHM_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PD_SHM_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PD_SHM_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PD_SHM_15 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_PORTC_PWR  ------------------------------
// SVD Line: 5454

unsigned int MDR_PORTC_PWR __AT (0x40090018);



// -----------------------------  Field Item: MDR_PORTC_PWR_PWR_0  --------------------------------
// SVD Line: 5463

//  <item> SFDITEM_FIELD__MDR_PORTC_PWR_PWR_0
//    <name> PWR_0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40090018) PWR_0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTC_PWR >> 0) & 0x3), ((MDR_PORTC_PWR = (MDR_PORTC_PWR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_PWR_PWR_1  --------------------------------
// SVD Line: 5469

//  <item> SFDITEM_FIELD__MDR_PORTC_PWR_PWR_1
//    <name> PWR_1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40090018) PWR_1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTC_PWR >> 2) & 0x3), ((MDR_PORTC_PWR = (MDR_PORTC_PWR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_PWR_PWR_2  --------------------------------
// SVD Line: 5475

//  <item> SFDITEM_FIELD__MDR_PORTC_PWR_PWR_2
//    <name> PWR_2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40090018) PWR_2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTC_PWR >> 4) & 0x3), ((MDR_PORTC_PWR = (MDR_PORTC_PWR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_PWR_PWR_3  --------------------------------
// SVD Line: 5481

//  <item> SFDITEM_FIELD__MDR_PORTC_PWR_PWR_3
//    <name> PWR_3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40090018) PWR_3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTC_PWR >> 6) & 0x3), ((MDR_PORTC_PWR = (MDR_PORTC_PWR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_PWR_PWR_4  --------------------------------
// SVD Line: 5487

//  <item> SFDITEM_FIELD__MDR_PORTC_PWR_PWR_4
//    <name> PWR_4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40090018) PWR_4 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTC_PWR >> 8) & 0x3), ((MDR_PORTC_PWR = (MDR_PORTC_PWR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_PWR_PWR_5  --------------------------------
// SVD Line: 5493

//  <item> SFDITEM_FIELD__MDR_PORTC_PWR_PWR_5
//    <name> PWR_5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40090018) PWR_5 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTC_PWR >> 10) & 0x3), ((MDR_PORTC_PWR = (MDR_PORTC_PWR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_PWR_PWR_6  --------------------------------
// SVD Line: 5499

//  <item> SFDITEM_FIELD__MDR_PORTC_PWR_PWR_6
//    <name> PWR_6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40090018) PWR_6 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTC_PWR >> 12) & 0x3), ((MDR_PORTC_PWR = (MDR_PORTC_PWR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_PWR_PWR_7  --------------------------------
// SVD Line: 5505

//  <item> SFDITEM_FIELD__MDR_PORTC_PWR_PWR_7
//    <name> PWR_7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40090018) PWR_7 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTC_PWR >> 14) & 0x3), ((MDR_PORTC_PWR = (MDR_PORTC_PWR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_PWR_PWR_8  --------------------------------
// SVD Line: 5511

//  <item> SFDITEM_FIELD__MDR_PORTC_PWR_PWR_8
//    <name> PWR_8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40090018) PWR_8 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTC_PWR >> 16) & 0x3), ((MDR_PORTC_PWR = (MDR_PORTC_PWR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MDR_PORTC_PWR_PWR_9  --------------------------------
// SVD Line: 5517

//  <item> SFDITEM_FIELD__MDR_PORTC_PWR_PWR_9
//    <name> PWR_9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40090018) PWR_9 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTC_PWR >> 18) & 0x3), ((MDR_PORTC_PWR = (MDR_PORTC_PWR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_PWR_PWR_10  --------------------------------
// SVD Line: 5523

//  <item> SFDITEM_FIELD__MDR_PORTC_PWR_PWR_10
//    <name> PWR_10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40090018) PWR_10 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTC_PWR >> 20) & 0x3), ((MDR_PORTC_PWR = (MDR_PORTC_PWR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_PWR_PWR_11  --------------------------------
// SVD Line: 5529

//  <item> SFDITEM_FIELD__MDR_PORTC_PWR_PWR_11
//    <name> PWR_11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40090018) PWR_11 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTC_PWR >> 22) & 0x3), ((MDR_PORTC_PWR = (MDR_PORTC_PWR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_PWR_PWR_12  --------------------------------
// SVD Line: 5535

//  <item> SFDITEM_FIELD__MDR_PORTC_PWR_PWR_12
//    <name> PWR_12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40090018) PWR_12 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTC_PWR >> 24) & 0x3), ((MDR_PORTC_PWR = (MDR_PORTC_PWR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_PWR_PWR_13  --------------------------------
// SVD Line: 5541

//  <item> SFDITEM_FIELD__MDR_PORTC_PWR_PWR_13
//    <name> PWR_13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40090018) PWR_13 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTC_PWR >> 26) & 0x3), ((MDR_PORTC_PWR = (MDR_PORTC_PWR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_PWR_PWR_14  --------------------------------
// SVD Line: 5547

//  <item> SFDITEM_FIELD__MDR_PORTC_PWR_PWR_14
//    <name> PWR_14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40090018) PWR_14 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTC_PWR >> 28) & 0x3), ((MDR_PORTC_PWR = (MDR_PORTC_PWR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_PWR_PWR_15  --------------------------------
// SVD Line: 5553

//  <item> SFDITEM_FIELD__MDR_PORTC_PWR_PWR_15
//    <name> PWR_15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40090018) PWR_15 </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_PORTC_PWR >> 30) & 0x3), ((MDR_PORTC_PWR = (MDR_PORTC_PWR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: MDR_PORTC_PWR  ---------------------------------
// SVD Line: 5454

//  <rtree> SFDITEM_REG__MDR_PORTC_PWR
//    <name> PWR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40090018) PORT Power Register </i>
//    <loc> ( (unsigned int)((MDR_PORTC_PWR >> 0) & 0xFFFFFFFF), ((MDR_PORTC_PWR = (MDR_PORTC_PWR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_PORTC_PWR_PWR_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PWR_PWR_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PWR_PWR_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PWR_PWR_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PWR_PWR_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PWR_PWR_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PWR_PWR_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PWR_PWR_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PWR_PWR_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PWR_PWR_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PWR_PWR_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PWR_PWR_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PWR_PWR_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PWR_PWR_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PWR_PWR_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_PWR_PWR_15 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_PORTC_GFEN  -----------------------------
// SVD Line: 5561

unsigned int MDR_PORTC_GFEN __AT (0x4009001C);



// ----------------------------  Field Item: MDR_PORTC_GFEN_GFEN_0  -------------------------------
// SVD Line: 5570

//  <item> SFDITEM_FIELD__MDR_PORTC_GFEN_GFEN_0
//    <name> GFEN_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4009001C) GFEN_0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_GFEN ) </loc>
//      <o.0..0> GFEN_0
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_GFEN_GFEN_1  -------------------------------
// SVD Line: 5576

//  <item> SFDITEM_FIELD__MDR_PORTC_GFEN_GFEN_1
//    <name> GFEN_1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4009001C) GFEN_1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_GFEN ) </loc>
//      <o.1..1> GFEN_1
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_GFEN_GFEN_2  -------------------------------
// SVD Line: 5582

//  <item> SFDITEM_FIELD__MDR_PORTC_GFEN_GFEN_2
//    <name> GFEN_2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4009001C) GFEN_2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_GFEN ) </loc>
//      <o.2..2> GFEN_2
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_GFEN_GFEN_3  -------------------------------
// SVD Line: 5588

//  <item> SFDITEM_FIELD__MDR_PORTC_GFEN_GFEN_3
//    <name> GFEN_3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4009001C) GFEN_3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_GFEN ) </loc>
//      <o.3..3> GFEN_3
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_GFEN_GFEN_4  -------------------------------
// SVD Line: 5594

//  <item> SFDITEM_FIELD__MDR_PORTC_GFEN_GFEN_4
//    <name> GFEN_4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4009001C) GFEN_4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_GFEN ) </loc>
//      <o.4..4> GFEN_4
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_GFEN_GFEN_5  -------------------------------
// SVD Line: 5600

//  <item> SFDITEM_FIELD__MDR_PORTC_GFEN_GFEN_5
//    <name> GFEN_5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4009001C) GFEN_5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_GFEN ) </loc>
//      <o.5..5> GFEN_5
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_GFEN_GFEN_6  -------------------------------
// SVD Line: 5606

//  <item> SFDITEM_FIELD__MDR_PORTC_GFEN_GFEN_6
//    <name> GFEN_6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4009001C) GFEN_6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_GFEN ) </loc>
//      <o.6..6> GFEN_6
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_GFEN_GFEN_7  -------------------------------
// SVD Line: 5612

//  <item> SFDITEM_FIELD__MDR_PORTC_GFEN_GFEN_7
//    <name> GFEN_7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4009001C) GFEN_7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_GFEN ) </loc>
//      <o.7..7> GFEN_7
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_GFEN_GFEN_8  -------------------------------
// SVD Line: 5618

//  <item> SFDITEM_FIELD__MDR_PORTC_GFEN_GFEN_8
//    <name> GFEN_8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4009001C) GFEN_8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_GFEN ) </loc>
//      <o.8..8> GFEN_8
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_GFEN_GFEN_9  -------------------------------
// SVD Line: 5624

//  <item> SFDITEM_FIELD__MDR_PORTC_GFEN_GFEN_9
//    <name> GFEN_9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4009001C) GFEN_9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_GFEN ) </loc>
//      <o.9..9> GFEN_9
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_GFEN_GFEN_10  -------------------------------
// SVD Line: 5630

//  <item> SFDITEM_FIELD__MDR_PORTC_GFEN_GFEN_10
//    <name> GFEN_10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4009001C) GFEN_10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_GFEN ) </loc>
//      <o.10..10> GFEN_10
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_GFEN_GFEN_11  -------------------------------
// SVD Line: 5636

//  <item> SFDITEM_FIELD__MDR_PORTC_GFEN_GFEN_11
//    <name> GFEN_11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4009001C) GFEN_11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_GFEN ) </loc>
//      <o.11..11> GFEN_11
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_GFEN_GFEN_12  -------------------------------
// SVD Line: 5642

//  <item> SFDITEM_FIELD__MDR_PORTC_GFEN_GFEN_12
//    <name> GFEN_12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4009001C) GFEN_12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_GFEN ) </loc>
//      <o.12..12> GFEN_12
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_GFEN_GFEN_13  -------------------------------
// SVD Line: 5648

//  <item> SFDITEM_FIELD__MDR_PORTC_GFEN_GFEN_13
//    <name> GFEN_13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4009001C) GFEN_13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_GFEN ) </loc>
//      <o.13..13> GFEN_13
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_GFEN_GFEN_14  -------------------------------
// SVD Line: 5654

//  <item> SFDITEM_FIELD__MDR_PORTC_GFEN_GFEN_14
//    <name> GFEN_14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4009001C) GFEN_14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_GFEN ) </loc>
//      <o.14..14> GFEN_14
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_GFEN_GFEN_15  -------------------------------
// SVD Line: 5660

//  <item> SFDITEM_FIELD__MDR_PORTC_GFEN_GFEN_15
//    <name> GFEN_15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4009001C) GFEN_15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_GFEN ) </loc>
//      <o.15..15> GFEN_15
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_PORTC_GFEN  ---------------------------------
// SVD Line: 5561

//  <rtree> SFDITEM_REG__MDR_PORTC_GFEN
//    <name> GFEN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4009001C) PORT Filter Configuration Register </i>
//    <loc> ( (unsigned int)((MDR_PORTC_GFEN >> 0) & 0xFFFFFFFF), ((MDR_PORTC_GFEN = (MDR_PORTC_GFEN & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_PORTC_GFEN_GFEN_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_GFEN_GFEN_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_GFEN_GFEN_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_GFEN_GFEN_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_GFEN_GFEN_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_GFEN_GFEN_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_GFEN_GFEN_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_GFEN_GFEN_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_GFEN_GFEN_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_GFEN_GFEN_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_GFEN_GFEN_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_GFEN_GFEN_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_GFEN_GFEN_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_GFEN_GFEN_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_GFEN_GFEN_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_GFEN_GFEN_15 </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_PORTC_SETTX  -----------------------------
// SVD Line: 5668

unsigned int MDR_PORTC_SETTX __AT (0x40090020);



// ---------------------------  Field Item: MDR_PORTC_SETTX_SETTX_0  ------------------------------
// SVD Line: 5677

//  <item> SFDITEM_FIELD__MDR_PORTC_SETTX_SETTX_0
//    <name> SETTX_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40090020) SETTX_0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_SETTX ) </loc>
//      <o.0..0> SETTX_0
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_SETTX_SETTX_1  ------------------------------
// SVD Line: 5683

//  <item> SFDITEM_FIELD__MDR_PORTC_SETTX_SETTX_1
//    <name> SETTX_1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40090020) SETTX_1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_SETTX ) </loc>
//      <o.1..1> SETTX_1
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_SETTX_SETTX_2  ------------------------------
// SVD Line: 5689

//  <item> SFDITEM_FIELD__MDR_PORTC_SETTX_SETTX_2
//    <name> SETTX_2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40090020) SETTX_2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_SETTX ) </loc>
//      <o.2..2> SETTX_2
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_SETTX_SETTX_3  ------------------------------
// SVD Line: 5695

//  <item> SFDITEM_FIELD__MDR_PORTC_SETTX_SETTX_3
//    <name> SETTX_3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40090020) SETTX_3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_SETTX ) </loc>
//      <o.3..3> SETTX_3
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_SETTX_SETTX_4  ------------------------------
// SVD Line: 5701

//  <item> SFDITEM_FIELD__MDR_PORTC_SETTX_SETTX_4
//    <name> SETTX_4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40090020) SETTX_4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_SETTX ) </loc>
//      <o.4..4> SETTX_4
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_SETTX_SETTX_5  ------------------------------
// SVD Line: 5707

//  <item> SFDITEM_FIELD__MDR_PORTC_SETTX_SETTX_5
//    <name> SETTX_5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40090020) SETTX_5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_SETTX ) </loc>
//      <o.5..5> SETTX_5
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_SETTX_SETTX_6  ------------------------------
// SVD Line: 5713

//  <item> SFDITEM_FIELD__MDR_PORTC_SETTX_SETTX_6
//    <name> SETTX_6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40090020) SETTX_6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_SETTX ) </loc>
//      <o.6..6> SETTX_6
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_SETTX_SETTX_7  ------------------------------
// SVD Line: 5719

//  <item> SFDITEM_FIELD__MDR_PORTC_SETTX_SETTX_7
//    <name> SETTX_7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40090020) SETTX_7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_SETTX ) </loc>
//      <o.7..7> SETTX_7
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_SETTX_SETTX_8  ------------------------------
// SVD Line: 5725

//  <item> SFDITEM_FIELD__MDR_PORTC_SETTX_SETTX_8
//    <name> SETTX_8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40090020) SETTX_8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_SETTX ) </loc>
//      <o.8..8> SETTX_8
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_SETTX_SETTX_9  ------------------------------
// SVD Line: 5731

//  <item> SFDITEM_FIELD__MDR_PORTC_SETTX_SETTX_9
//    <name> SETTX_9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40090020) SETTX_9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_SETTX ) </loc>
//      <o.9..9> SETTX_9
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTC_SETTX_SETTX_10  ------------------------------
// SVD Line: 5737

//  <item> SFDITEM_FIELD__MDR_PORTC_SETTX_SETTX_10
//    <name> SETTX_10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40090020) SETTX_10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_SETTX ) </loc>
//      <o.10..10> SETTX_10
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTC_SETTX_SETTX_11  ------------------------------
// SVD Line: 5743

//  <item> SFDITEM_FIELD__MDR_PORTC_SETTX_SETTX_11
//    <name> SETTX_11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40090020) SETTX_11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_SETTX ) </loc>
//      <o.11..11> SETTX_11
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTC_SETTX_SETTX_12  ------------------------------
// SVD Line: 5749

//  <item> SFDITEM_FIELD__MDR_PORTC_SETTX_SETTX_12
//    <name> SETTX_12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40090020) SETTX_12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_SETTX ) </loc>
//      <o.12..12> SETTX_12
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTC_SETTX_SETTX_13  ------------------------------
// SVD Line: 5755

//  <item> SFDITEM_FIELD__MDR_PORTC_SETTX_SETTX_13
//    <name> SETTX_13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40090020) SETTX_13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_SETTX ) </loc>
//      <o.13..13> SETTX_13
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTC_SETTX_SETTX_14  ------------------------------
// SVD Line: 5761

//  <item> SFDITEM_FIELD__MDR_PORTC_SETTX_SETTX_14
//    <name> SETTX_14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40090020) SETTX_14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_SETTX ) </loc>
//      <o.14..14> SETTX_14
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTC_SETTX_SETTX_15  ------------------------------
// SVD Line: 5767

//  <item> SFDITEM_FIELD__MDR_PORTC_SETTX_SETTX_15
//    <name> SETTX_15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40090020) SETTX_15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_SETTX ) </loc>
//      <o.15..15> SETTX_15
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_PORTC_SETTX  --------------------------------
// SVD Line: 5668

//  <rtree> SFDITEM_REG__MDR_PORTC_SETTX
//    <name> SETTX </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40090020) Set Pin in function PORT </i>
//    <loc> ( (unsigned int)((MDR_PORTC_SETTX >> 0) & 0xFFFFFFFF), ((MDR_PORTC_SETTX = (MDR_PORTC_SETTX & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_PORTC_SETTX_SETTX_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_SETTX_SETTX_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_SETTX_SETTX_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_SETTX_SETTX_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_SETTX_SETTX_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_SETTX_SETTX_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_SETTX_SETTX_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_SETTX_SETTX_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_SETTX_SETTX_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_SETTX_SETTX_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_SETTX_SETTX_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_SETTX_SETTX_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_SETTX_SETTX_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_SETTX_SETTX_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_SETTX_SETTX_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_SETTX_SETTX_15 </item>
//  </rtree>
//  


// -------------------------  Register Item Address: MDR_PORTC_CLRTX  -----------------------------
// SVD Line: 5775

unsigned int MDR_PORTC_CLRTX __AT (0x40090024);



// ---------------------------  Field Item: MDR_PORTC_CLRTX_CLRTX_0  ------------------------------
// SVD Line: 5784

//  <item> SFDITEM_FIELD__MDR_PORTC_CLRTX_CLRTX_0
//    <name> CLRTX_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40090024) CLRTX_0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_CLRTX ) </loc>
//      <o.0..0> CLRTX_0
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_CLRTX_CLRTX_1  ------------------------------
// SVD Line: 5790

//  <item> SFDITEM_FIELD__MDR_PORTC_CLRTX_CLRTX_1
//    <name> CLRTX_1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40090024) CLRTX_1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_CLRTX ) </loc>
//      <o.1..1> CLRTX_1
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_CLRTX_CLRTX_2  ------------------------------
// SVD Line: 5796

//  <item> SFDITEM_FIELD__MDR_PORTC_CLRTX_CLRTX_2
//    <name> CLRTX_2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40090024) CLRTX_2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_CLRTX ) </loc>
//      <o.2..2> CLRTX_2
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_CLRTX_CLRTX_3  ------------------------------
// SVD Line: 5802

//  <item> SFDITEM_FIELD__MDR_PORTC_CLRTX_CLRTX_3
//    <name> CLRTX_3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40090024) CLRTX_3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_CLRTX ) </loc>
//      <o.3..3> CLRTX_3
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_CLRTX_CLRTX_4  ------------------------------
// SVD Line: 5808

//  <item> SFDITEM_FIELD__MDR_PORTC_CLRTX_CLRTX_4
//    <name> CLRTX_4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40090024) CLRTX_4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_CLRTX ) </loc>
//      <o.4..4> CLRTX_4
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_CLRTX_CLRTX_5  ------------------------------
// SVD Line: 5814

//  <item> SFDITEM_FIELD__MDR_PORTC_CLRTX_CLRTX_5
//    <name> CLRTX_5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40090024) CLRTX_5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_CLRTX ) </loc>
//      <o.5..5> CLRTX_5
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_CLRTX_CLRTX_6  ------------------------------
// SVD Line: 5820

//  <item> SFDITEM_FIELD__MDR_PORTC_CLRTX_CLRTX_6
//    <name> CLRTX_6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40090024) CLRTX_6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_CLRTX ) </loc>
//      <o.6..6> CLRTX_6
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_CLRTX_CLRTX_7  ------------------------------
// SVD Line: 5826

//  <item> SFDITEM_FIELD__MDR_PORTC_CLRTX_CLRTX_7
//    <name> CLRTX_7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40090024) CLRTX_7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_CLRTX ) </loc>
//      <o.7..7> CLRTX_7
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_CLRTX_CLRTX_8  ------------------------------
// SVD Line: 5832

//  <item> SFDITEM_FIELD__MDR_PORTC_CLRTX_CLRTX_8
//    <name> CLRTX_8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40090024) CLRTX_8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_CLRTX ) </loc>
//      <o.8..8> CLRTX_8
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_CLRTX_CLRTX_9  ------------------------------
// SVD Line: 5838

//  <item> SFDITEM_FIELD__MDR_PORTC_CLRTX_CLRTX_9
//    <name> CLRTX_9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40090024) CLRTX_9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_CLRTX ) </loc>
//      <o.9..9> CLRTX_9
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTC_CLRTX_CLRTX_10  ------------------------------
// SVD Line: 5844

//  <item> SFDITEM_FIELD__MDR_PORTC_CLRTX_CLRTX_10
//    <name> CLRTX_10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40090024) CLRTX_10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_CLRTX ) </loc>
//      <o.10..10> CLRTX_10
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTC_CLRTX_CLRTX_11  ------------------------------
// SVD Line: 5850

//  <item> SFDITEM_FIELD__MDR_PORTC_CLRTX_CLRTX_11
//    <name> CLRTX_11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40090024) CLRTX_11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_CLRTX ) </loc>
//      <o.11..11> CLRTX_11
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTC_CLRTX_CLRTX_12  ------------------------------
// SVD Line: 5856

//  <item> SFDITEM_FIELD__MDR_PORTC_CLRTX_CLRTX_12
//    <name> CLRTX_12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40090024) CLRTX_12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_CLRTX ) </loc>
//      <o.12..12> CLRTX_12
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTC_CLRTX_CLRTX_13  ------------------------------
// SVD Line: 5862

//  <item> SFDITEM_FIELD__MDR_PORTC_CLRTX_CLRTX_13
//    <name> CLRTX_13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40090024) CLRTX_13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_CLRTX ) </loc>
//      <o.13..13> CLRTX_13
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTC_CLRTX_CLRTX_14  ------------------------------
// SVD Line: 5868

//  <item> SFDITEM_FIELD__MDR_PORTC_CLRTX_CLRTX_14
//    <name> CLRTX_14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40090024) CLRTX_14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_CLRTX ) </loc>
//      <o.14..14> CLRTX_14
//    </check>
//  </item>
//  


// --------------------------  Field Item: MDR_PORTC_CLRTX_CLRTX_15  ------------------------------
// SVD Line: 5874

//  <item> SFDITEM_FIELD__MDR_PORTC_CLRTX_CLRTX_15
//    <name> CLRTX_15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40090024) CLRTX_15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_CLRTX ) </loc>
//      <o.15..15> CLRTX_15
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_PORTC_CLRTX  --------------------------------
// SVD Line: 5775

//  <rtree> SFDITEM_REG__MDR_PORTC_CLRTX
//    <name> CLRTX </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40090024) Clear Pin in function PORT </i>
//    <loc> ( (unsigned int)((MDR_PORTC_CLRTX >> 0) & 0xFFFFFFFF), ((MDR_PORTC_CLRTX = (MDR_PORTC_CLRTX & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_PORTC_CLRTX_CLRTX_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_CLRTX_CLRTX_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_CLRTX_CLRTX_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_CLRTX_CLRTX_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_CLRTX_CLRTX_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_CLRTX_CLRTX_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_CLRTX_CLRTX_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_CLRTX_CLRTX_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_CLRTX_CLRTX_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_CLRTX_CLRTX_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_CLRTX_CLRTX_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_CLRTX_CLRTX_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_CLRTX_CLRTX_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_CLRTX_CLRTX_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_CLRTX_CLRTX_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_CLRTX_CLRTX_15 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_PORTC_RDTX  -----------------------------
// SVD Line: 5882

unsigned int MDR_PORTC_RDTX __AT (0x40090028);



// ----------------------------  Field Item: MDR_PORTC_RDTX_RDTX_0  -------------------------------
// SVD Line: 5891

//  <item> SFDITEM_FIELD__MDR_PORTC_RDTX_RDTX_0
//    <name> RDTX_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40090028) RDTX_0 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_RDTX ) </loc>
//      <o.0..0> RDTX_0
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_RDTX_RDTX_1  -------------------------------
// SVD Line: 5897

//  <item> SFDITEM_FIELD__MDR_PORTC_RDTX_RDTX_1
//    <name> RDTX_1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40090028) RDTX_1 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_RDTX ) </loc>
//      <o.1..1> RDTX_1
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_RDTX_RDTX_2  -------------------------------
// SVD Line: 5903

//  <item> SFDITEM_FIELD__MDR_PORTC_RDTX_RDTX_2
//    <name> RDTX_2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40090028) RDTX_2 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_RDTX ) </loc>
//      <o.2..2> RDTX_2
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_RDTX_RDTX_3  -------------------------------
// SVD Line: 5909

//  <item> SFDITEM_FIELD__MDR_PORTC_RDTX_RDTX_3
//    <name> RDTX_3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40090028) RDTX_3 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_RDTX ) </loc>
//      <o.3..3> RDTX_3
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_RDTX_RDTX_4  -------------------------------
// SVD Line: 5915

//  <item> SFDITEM_FIELD__MDR_PORTC_RDTX_RDTX_4
//    <name> RDTX_4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40090028) RDTX_4 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_RDTX ) </loc>
//      <o.4..4> RDTX_4
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_RDTX_RDTX_5  -------------------------------
// SVD Line: 5921

//  <item> SFDITEM_FIELD__MDR_PORTC_RDTX_RDTX_5
//    <name> RDTX_5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40090028) RDTX_5 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_RDTX ) </loc>
//      <o.5..5> RDTX_5
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_RDTX_RDTX_6  -------------------------------
// SVD Line: 5927

//  <item> SFDITEM_FIELD__MDR_PORTC_RDTX_RDTX_6
//    <name> RDTX_6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40090028) RDTX_6 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_RDTX ) </loc>
//      <o.6..6> RDTX_6
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_RDTX_RDTX_7  -------------------------------
// SVD Line: 5933

//  <item> SFDITEM_FIELD__MDR_PORTC_RDTX_RDTX_7
//    <name> RDTX_7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40090028) RDTX_7 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_RDTX ) </loc>
//      <o.7..7> RDTX_7
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_RDTX_RDTX_8  -------------------------------
// SVD Line: 5939

//  <item> SFDITEM_FIELD__MDR_PORTC_RDTX_RDTX_8
//    <name> RDTX_8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40090028) RDTX_8 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_RDTX ) </loc>
//      <o.8..8> RDTX_8
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_PORTC_RDTX_RDTX_9  -------------------------------
// SVD Line: 5945

//  <item> SFDITEM_FIELD__MDR_PORTC_RDTX_RDTX_9
//    <name> RDTX_9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40090028) RDTX_9 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_RDTX ) </loc>
//      <o.9..9> RDTX_9
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_RDTX_RDTX_10  -------------------------------
// SVD Line: 5951

//  <item> SFDITEM_FIELD__MDR_PORTC_RDTX_RDTX_10
//    <name> RDTX_10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40090028) RDTX_10 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_RDTX ) </loc>
//      <o.10..10> RDTX_10
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_RDTX_RDTX_11  -------------------------------
// SVD Line: 5957

//  <item> SFDITEM_FIELD__MDR_PORTC_RDTX_RDTX_11
//    <name> RDTX_11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40090028) RDTX_11 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_RDTX ) </loc>
//      <o.11..11> RDTX_11
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_RDTX_RDTX_12  -------------------------------
// SVD Line: 5963

//  <item> SFDITEM_FIELD__MDR_PORTC_RDTX_RDTX_12
//    <name> RDTX_12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40090028) RDTX_12 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_RDTX ) </loc>
//      <o.12..12> RDTX_12
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_RDTX_RDTX_13  -------------------------------
// SVD Line: 5969

//  <item> SFDITEM_FIELD__MDR_PORTC_RDTX_RDTX_13
//    <name> RDTX_13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40090028) RDTX_13 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_RDTX ) </loc>
//      <o.13..13> RDTX_13
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_RDTX_RDTX_14  -------------------------------
// SVD Line: 5975

//  <item> SFDITEM_FIELD__MDR_PORTC_RDTX_RDTX_14
//    <name> RDTX_14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40090028) RDTX_14 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_RDTX ) </loc>
//      <o.14..14> RDTX_14
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_PORTC_RDTX_RDTX_15  -------------------------------
// SVD Line: 5981

//  <item> SFDITEM_FIELD__MDR_PORTC_RDTX_RDTX_15
//    <name> RDTX_15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40090028) RDTX_15 </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_PORTC_RDTX ) </loc>
//      <o.15..15> RDTX_15
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: MDR_PORTC_RDTX  ---------------------------------
// SVD Line: 5882

//  <rtree> SFDITEM_REG__MDR_PORTC_RDTX
//    <name> RDTX </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40090028) Read Pin out in function PORT </i>
//    <loc> ( (unsigned int)((MDR_PORTC_RDTX >> 0) & 0xFFFFFFFF), ((MDR_PORTC_RDTX = (MDR_PORTC_RDTX & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_PORTC_RDTX_RDTX_0 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_RDTX_RDTX_1 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_RDTX_RDTX_2 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_RDTX_RDTX_3 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_RDTX_RDTX_4 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_RDTX_RDTX_5 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_RDTX_RDTX_6 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_RDTX_RDTX_7 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_RDTX_RDTX_8 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_RDTX_RDTX_9 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_RDTX_RDTX_10 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_RDTX_RDTX_11 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_RDTX_RDTX_12 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_RDTX_RDTX_13 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_RDTX_RDTX_14 </item>
//    <item> SFDITEM_FIELD__MDR_PORTC_RDTX_RDTX_15 </item>
//  </rtree>
//  


// -------------------------------  Peripheral View: MDR_PORTC  -----------------------------------
// SVD Line: 5998

//  <view> MDR_PORTC
//    <name> MDR_PORTC </name>
//    <item> SFDITEM_REG__MDR_PORTC_RXTX </item>
//    <item> SFDITEM_REG__MDR_PORTC_OE </item>
//    <item> SFDITEM_REG__MDR_PORTC_FUNC </item>
//    <item> SFDITEM_REG__MDR_PORTC_ANALOG </item>
//    <item> SFDITEM_REG__MDR_PORTC_PULL </item>
//    <item> SFDITEM_REG__MDR_PORTC_PD </item>
//    <item> SFDITEM_REG__MDR_PORTC_PWR </item>
//    <item> SFDITEM_REG__MDR_PORTC_GFEN </item>
//    <item> SFDITEM_REG__MDR_PORTC_SETTX </item>
//    <item> SFDITEM_REG__MDR_PORTC_CLRTX </item>
//    <item> SFDITEM_REG__MDR_PORTC_RDTX </item>
//  </view>
//  


// ---------------------------  Register Item Address: MDR_CRC_CTRL  ------------------------------
// SVD Line: 6020

unsigned int MDR_CRC_CTRL __AT (0x40098000);



// -----------------------------  Field Item: MDR_CRC_CTRL_CRCEN  ---------------------------------
// SVD Line: 6028

//  <item> SFDITEM_FIELD__MDR_CRC_CTRL_CRCEN
//    <name> CRCEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40098000) CRCEN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_CRC_CTRL ) </loc>
//      <o.0..0> CRCEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_CRC_CTRL_DATAINV  --------------------------------
// SVD Line: 6034

//  <item> SFDITEM_FIELD__MDR_CRC_CTRL_DATAINV
//    <name> DATAINV </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40098000) DATAINV </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_CRC_CTRL ) </loc>
//      <o.1..1> DATAINV
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_CRC_CTRL_DMAEN  ---------------------------------
// SVD Line: 6040

//  <item> SFDITEM_FIELD__MDR_CRC_CTRL_DMAEN
//    <name> DMAEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40098000) DMAEN </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_CRC_CTRL ) </loc>
//      <o.2..2> DMAEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: MDR_CRC_CTRL_DLSIZE  --------------------------------
// SVD Line: 6046

//  <item> SFDITEM_FIELD__MDR_CRC_CTRL_DLSIZE
//    <name> DLSIZE </name>
//    <rw> 
//    <i> [Bits 4..3] RW (@ 0x40098000) DLSIZE </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_CRC_CTRL >> 3) & 0x3), ((MDR_CRC_CTRL = (MDR_CRC_CTRL & ~(0x3UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MDR_CRC_CTRL_DCSIZE  --------------------------------
// SVD Line: 6052

//  <item> SFDITEM_FIELD__MDR_CRC_CTRL_DCSIZE
//    <name> DCSIZE </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40098000) DCSIZE </i>
//    <edit> 
//      <loc> ( (unsigned char)((MDR_CRC_CTRL >> 5) & 0x3), ((MDR_CRC_CTRL = (MDR_CRC_CTRL & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: MDR_CRC_CTRL  ----------------------------------
// SVD Line: 6020

//  <rtree> SFDITEM_REG__MDR_CRC_CTRL
//    <name> CTRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40098000) CTRL </i>
//    <loc> ( (unsigned int)((MDR_CRC_CTRL >> 0) & 0xFFFFFFFF), ((MDR_CRC_CTRL = (MDR_CRC_CTRL & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_CRC_CTRL_CRCEN </item>
//    <item> SFDITEM_FIELD__MDR_CRC_CTRL_DATAINV </item>
//    <item> SFDITEM_FIELD__MDR_CRC_CTRL_DMAEN </item>
//    <item> SFDITEM_FIELD__MDR_CRC_CTRL_DLSIZE </item>
//    <item> SFDITEM_FIELD__MDR_CRC_CTRL_DCSIZE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: MDR_CRC_STAT  ------------------------------
// SVD Line: 6060

unsigned int MDR_CRC_STAT __AT (0x40098004);



// ----------------------------  Field Item: MDR_CRC_STAT_CONVCOMP  -------------------------------
// SVD Line: 6068

//  <item> SFDITEM_FIELD__MDR_CRC_STAT_CONVCOMP
//    <name> CONVCOMP </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40098004) CONVCOMP </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_CRC_STAT ) </loc>
//      <o.0..0> CONVCOMP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_CRC_STAT_FIFOFULL  -------------------------------
// SVD Line: 6074

//  <item> SFDITEM_FIELD__MDR_CRC_STAT_FIFOFULL
//    <name> FIFOFULL </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40098004) FIFOFULL </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_CRC_STAT ) </loc>
//      <o.1..1> FIFOFULL
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MDR_CRC_STAT_FIFOEMPTY  -------------------------------
// SVD Line: 6080

//  <item> SFDITEM_FIELD__MDR_CRC_STAT_FIFOEMPTY
//    <name> FIFOEMPTY </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40098004) FIFOEMPTY </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_CRC_STAT ) </loc>
//      <o.2..2> FIFOEMPTY
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MDR_CRC_STAT_FIFOOVER  -------------------------------
// SVD Line: 6086

//  <item> SFDITEM_FIELD__MDR_CRC_STAT_FIFOOVER
//    <name> FIFOOVER </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40098004) FIFOOVER </i>
//    <check> 
//      <loc> ( (unsigned int) MDR_CRC_STAT ) </loc>
//      <o.3..3> FIFOOVER
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: MDR_CRC_STAT  ----------------------------------
// SVD Line: 6060

//  <rtree> SFDITEM_REG__MDR_CRC_STAT
//    <name> STAT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40098004) STAT </i>
//    <loc> ( (unsigned int)((MDR_CRC_STAT >> 0) & 0xFFFFFFFF), ((MDR_CRC_STAT = (MDR_CRC_STAT & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_CRC_STAT_CONVCOMP </item>
//    <item> SFDITEM_FIELD__MDR_CRC_STAT_FIFOFULL </item>
//    <item> SFDITEM_FIELD__MDR_CRC_STAT_FIFOEMPTY </item>
//    <item> SFDITEM_FIELD__MDR_CRC_STAT_FIFOOVER </item>
//  </rtree>
//  


// --------------------------  Register Item Address: MDR_CRC_DATAI  ------------------------------
// SVD Line: 6094

unsigned int MDR_CRC_DATAI __AT (0x40098008);



// ----------------------------  Field Item: MDR_CRC_DATAI_DATA_IN  -------------------------------
// SVD Line: 6102

//  <item> SFDITEM_FIELD__MDR_CRC_DATAI_DATA_IN
//    <name> DATA_IN </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40098008) DATA_IN </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_CRC_DATAI >> 0) & 0x0), ((MDR_CRC_DATAI = (MDR_CRC_DATAI & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: MDR_CRC_DATAI  ---------------------------------
// SVD Line: 6094

//  <rtree> SFDITEM_REG__MDR_CRC_DATAI
//    <name> DATAI </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40098008) DATAI </i>
//    <loc> ( (unsigned int)((MDR_CRC_DATAI >> 0) & 0xFFFFFFFF), ((MDR_CRC_DATAI = (MDR_CRC_DATAI & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_CRC_DATAI_DATA_IN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: MDR_CRC_VAL  -------------------------------
// SVD Line: 6110

unsigned int MDR_CRC_VAL __AT (0x4009800C);



// -----------------------------  Field Item: MDR_CRC_VAL_CRCOUT  ---------------------------------
// SVD Line: 6118

//  <item> SFDITEM_FIELD__MDR_CRC_VAL_CRCOUT
//    <name> CRCOUT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4009800C) CRCOUT </i>
//    <edit> 
//      <loc> ( (unsigned short)((MDR_CRC_VAL >> 0) & 0xFFFF), ((MDR_CRC_VAL = (MDR_CRC_VAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: MDR_CRC_VAL  ----------------------------------
// SVD Line: 6110

//  <rtree> SFDITEM_REG__MDR_CRC_VAL
//    <name> VAL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4009800C) VAL </i>
//    <loc> ( (unsigned int)((MDR_CRC_VAL >> 0) & 0xFFFFFFFF), ((MDR_CRC_VAL = (MDR_CRC_VAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_CRC_VAL_CRCOUT </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: MDR_CRC_POL  -------------------------------
// SVD Line: 6126

unsigned int MDR_CRC_POL __AT (0x40098010);



// -----------------------------  Field Item: MDR_CRC_POL_CRC_POL  --------------------------------
// SVD Line: 6134

//  <item> SFDITEM_FIELD__MDR_CRC_POL_CRC_POL
//    <name> CRC_POL </name>
//    <rw> 
//    <i> [Bits 16..0] RW (@ 0x40098010) CRC_POL </i>
//    <edit> 
//      <loc> ( (unsigned int)((MDR_CRC_POL >> 0) & 0x1FFFF), ((MDR_CRC_POL = (MDR_CRC_POL & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: MDR_CRC_POL  ----------------------------------
// SVD Line: 6126

//  <rtree> SFDITEM_REG__MDR_CRC_POL
//    <name> POL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40098010) POL </i>
//    <loc> ( (unsigned int)((MDR_CRC_POL >> 0) & 0xFFFFFFFF), ((MDR_CRC_POL = (MDR_CRC_POL & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MDR_CRC_POL_CRC_POL </item>
//  </rtree>
//  


// --------------------------------  Peripheral View: MDR_CRC  ------------------------------------
// SVD Line: 6005

//  <view> MDR_CRC
//    <name> MDR_CRC </name>
//    <item> SFDITEM_REG__MDR_CRC_CTRL </item>
//    <item> SFDITEM_REG__MDR_CRC_STAT </item>
//    <item> SFDITEM_REG__MDR_CRC_DATAI </item>
//    <item> SFDITEM_REG__MDR_CRC_VAL </item>
//    <item> SFDITEM_REG__MDR_CRC_POL </item>
//  </view>
//  


// -----------------------------   IRQ Num definition: MDR1986BE4  --------------------------------
// SVD Line: 3



// ------------------------------------------------------------------------------------------------
// -----                              Interrupt Number Definition                             -----
// ------------------------------------------------------------------------------------------------



// ------------------------  ARM Cortex-M0 Specific Interrupt Numbers  ----------------------------

//  <qitem> Reset_IRQ
//    <name> Reset </name>
//    <i> Reset Vector, invoked on Power up and warm reset </i>
//    <loc> 1 </loc>
//  </qitem>
//  
//  <qitem> NonMaskableInt_IRQ
//    <name> NonMaskableInt </name>
//    <i> Non maskable Interrupt, cannot be stopped or preempted </i>
//    <loc> 2 </loc>
//  </qitem>
//  
//  <qitem> HardFault_IRQ
//    <name> HardFault </name>
//    <i> Hard Fault, all classes of Fault </i>
//    <loc> 3 </loc>
//  </qitem>
//  
//  <qitem> SVCall_IRQ
//    <name> SVCall </name>
//    <i> System Service Call via SVC instruction </i>
//    <loc> 11 </loc>
//  </qitem>
//  
//  <qitem> PendSV_IRQ
//    <name> PendSV </name>
//    <i> Pendable request for system service </i>
//    <loc> 14 </loc>
//  </qitem>
//  
//  <qitem> SysTick_IRQ
//    <name> SysTick </name>
//    <i> System Tick Timer </i>
//    <loc> 15 </loc>
//  </qitem>
//  


// --------------------------  MDR1986BE4 Specific Interrupt Numbers  -----------------------------

//  <qitem> DMA_IRQ_IRQ
//    <name> DMA_IRQ </name>
//    <i> DMA_IRQ </i>
//    <loc> 16 </loc>
//  </qitem>
//  
//  <qitem> UART1_IRQ_IRQ
//    <name> UART1_IRQ </name>
//    <i> UART1_IRQ </i>
//    <loc> 17 </loc>
//  </qitem>
//  
//  <qitem> UART2_IRQ_IRQ
//    <name> UART2_IRQ </name>
//    <i> UART2_IRQ </i>
//    <loc> 18 </loc>
//  </qitem>
//  
//  <qitem> SSP1_IRQ_IRQ
//    <name> SSP1_IRQ </name>
//    <i> SSP1_IRQ </i>
//    <loc> 19 </loc>
//  </qitem>
//  
//  <qitem> POWER_IRQ_IRQ
//    <name> POWER_IRQ </name>
//    <i> POWER_IRQ </i>
//    <loc> 20 </loc>
//  </qitem>
//  
//  <qitem> WWDG_IRQ_IRQ
//    <name> WWDG_IRQ </name>
//    <i> WWDG_IRQ </i>
//    <loc> 21 </loc>
//  </qitem>
//  
//  <qitem> TIMER1_IRQ_IRQ
//    <name> TIMER1_IRQ </name>
//    <i> TIMER1_IRQ </i>
//    <loc> 22 </loc>
//  </qitem>
//  
//  <qitem> TIMER2_IRQ_IRQ
//    <name> TIMER2_IRQ </name>
//    <i> TIMER2_IRQ </i>
//    <loc> 23 </loc>
//  </qitem>
//  
//  <qitem> ADC_IRQ_IRQ
//    <name> ADC_IRQ </name>
//    <i> ADC_IRQ </i>
//    <loc> 24 </loc>
//  </qitem>
//  
//  <qitem> COMPARATOR_IRQ_IRQ
//    <name> COMPARATOR_IRQ </name>
//    <i> COMPARATOR_IRQ </i>
//    <loc> 25 </loc>
//  </qitem>
//  
//  <qitem> BKP_IRQ_IRQ
//    <name> BKP_IRQ </name>
//    <i> BKP_IRQ </i>
//    <loc> 26 </loc>
//  </qitem>
//  
//  <qitem> ADCUI_IRQ_IRQ
//    <name> ADCUI_IRQ </name>
//    <i> ADCUI_IRQ </i>
//    <loc> 38 </loc>
//  </qitem>
//  
//  <irqtable> MDR1986BE4_IRQTable
//    <name> MDR1986BE4 Interrupt Table </name>
//    <nvicPrioBits> 2 </nvicPrioBits>
//    <qitem> Reset_IRQ </qitem>
//    <qitem> NonMaskableInt_IRQ </qitem>
//    <qitem> HardFault_IRQ </qitem>
//    <qitem> SVCall_IRQ </qitem>
//    <qitem> PendSV_IRQ </qitem>
//    <qitem> SysTick_IRQ </qitem>
//    <qitem> DMA_IRQ_IRQ </qitem>
//    <qitem> UART1_IRQ_IRQ </qitem>
//    <qitem> UART2_IRQ_IRQ </qitem>
//    <qitem> SSP1_IRQ_IRQ </qitem>
//    <qitem> POWER_IRQ_IRQ </qitem>
//    <qitem> WWDG_IRQ_IRQ </qitem>
//    <qitem> TIMER1_IRQ_IRQ </qitem>
//    <qitem> TIMER2_IRQ_IRQ </qitem>
//    <qitem> ADC_IRQ_IRQ </qitem>
//    <qitem> COMPARATOR_IRQ_IRQ </qitem>
//    <qitem> BKP_IRQ_IRQ </qitem>
//    <qitem> ADCUI_IRQ_IRQ </qitem>
//  </irqtable>


// ------------------------------------   Menu: MDR1986BE4  ---------------------------------------
// SVD Line: 3



// ------------------------------  Peripheral Menu: 'MDR1986BE4'  ---------------------------------



// ------------------------------------------------------------------------------------------------
// -----                                       Main Menu                                      -----
// ------------------------------------------------------------------------------------------------

//  <b> ADC
//    <m> MDR_ADC </m>
//  </b>
//  
//  <b> ADCIU
//    <m> MDR_ADCIU </m>
//  </b>
//  
//  <b> BKP
//    <m> MDR_BKP </m>
//  </b>
//  
//  <b> COMP
//    <m> MDR_COMP </m>
//  </b>
//  
//  <b> CRC
//    <m> MDR_CRC </m>
//  </b>
//  
//  <b> DAC
//    <m> MDR_DAC </m>
//  </b>
//  
//  <b> DMA
//    <m> MDR_DMA </m>
//  </b>
//  
//  <b> EEPROM
//    <m> MDR_EEPROM </m>
//  </b>
//  
//  <b> IWDG
//    <m> MDR_IWDG </m>
//  </b>
//  
//  <b> PORT
//    <m> MDR_PORTA </m>
//    <m> MDR_PORTB </m>
//    <m> MDR_PORTC </m>
//  </b>
//  
//  <b> POWER
//    <m> MDR_POWER </m>
//  </b>
//  
//  <b> RST_CLK
//    <m> MDR_RST_CLK </m>
//  </b>
//  
//  <b> SSP
//    <m> MDR_SSP1 </m>
//  </b>
//  
//  <b> TIMER
//    <m> MDR_TIMER1 </m>
//    <m> MDR_TIMER2 </m>
//  </b>
//  
//  <b> UART
//    <m> MDR_UART1 </m>
//    <m> MDR_UART2 </m>
//  </b>
//  
//  <b> WWDG
//    <m> MDR_WWDG </m>
//  </b>
//  
