# Pipeline RISC-V em Verilog

Este projeto implementa um processador RISC-V de 5 estÃ¡gios com suporte a instruÃ§Ãµes bÃ¡sicas, incluindo desvios condicionais e acesso Ã  memÃ³ria, utilizando uma arquitetura pipeline.

## ðŸ“‚ Estrutura do Projeto
- `src/` â†’ CÃ³digo-fonte do processador
- `docs/` â†’ DocumentaÃ§Ã£o e diagramas

## ðŸš€ Como Rodar
1. Clone este repositÃ³rio:
   ```bash
   git clone https://github.com/seu-usuario/pipeline-riscv.git
   cd pipeline-riscv

2. Com o Icarus Verilog instalado, execute no terminal do VS Code:
   ```bash
   iverilog src/pipeline-risc-v.v
   iverilog -o  top_module.vvp src/top_module.v
   vvp top_module.vvp