# 2.1 Pipelining

## Definition

- **Pipelining**

  Pipelining auf einer Maschine liegt dann vor, wenn **die Bearbeitung eines Objektes in Teilschritte zerlegt und diese in einer sequentiellen Folge (Phasen der Pipeline) ausgefuÌˆhrt werden**. Die Phasen der Pipeline koÌˆnnen fuÌˆr verschiedene Objekte uÌˆberlappt abgearbeitet werden. (Bode 95)

  ![æˆªå±2020-06-26 10.55.47](https://raw.githubusercontent.com/EckoTan0804/upic-repo/master/uPic/æˆªå±2020-06-26%2010.55.47.png)

- **Befehlspipelining (Instruction Pipelining)**

  Zerlegung der AusfuÌˆhrung einer Maschinenoperation in Teilphasen, die dann von hintereinander geschalteten Verarbeitungseinheiten taktsynchron bearbeitet werden, wobei *jede Einheit genau eine spezielle Teiloperation ausfuÌˆhrt*.

- **Pipeline**: Gesamtheit der Verarbeitungseinheiten
- **Pipeline-Stufe**: Stufen der Pipeline, die jeweils durch Pipeline-Register getrennt sind



## RISC (Reduced Instruction Set Computers)

- Charakterisierung

  - **Einfache Maschinenbefehle**
    - Einheitliches und festes Befehlsformat

  - **Load/Store Architektur**
    - Befehle arbeiten auf Registeroperanden

    - Lade- und Speicherbefehle greifen auf Speicher zu

  - **Einzyklus-Maschinenbefehle**
    - Effizientes Pipelining des Maschinenbefehlszyklus
    - Einheitliches Zeitverhalten der Maschinenbefehle, wovon nur Lade- und Speicherbefehle sowie die Verzweigungsbefehle abweichen

  - **Optimierende Compiler**
    - Reduzierung der Befehle im Programm

- Pipelining des Maschinenbefehlszyklus

  <img src="https://raw.githubusercontent.com/EckoTan0804/upic-repo/master/uPic/æˆªå±2020-06-26%2011.20.01.png" alt="æˆªå±2020-06-26 11.20.01" style="zoom:80%;" />

  - IF: Instruction Fetch
  - ID: Instruction Decode
  - EX: EXecution
  - MA: Memory Access
  - WB: Write Back

  > Tutorials: 
  >
  > - [DLX/MIPS Tutorial](DLX/MIPS Tutorial)
  > - http://www.edsko.net/2005/05/19/dlx-mips-tutorial/

- Leistungsaspekte

  - **AusfuÌˆhrungszeit eines Befehls**
    - Zeit, die zum Durchlaufen der Pipeline benoÌˆtigt wird 
    - AusfuÌˆhrung ein es Befehls in $k$ Taktzyklen (ideale VerhaÌˆltnisse) 
    - Gleichzeitige Behandlung von $k$ Befehlen (ideale VerhaÌˆltnisse)

  - **Latenz**

    - Anzahl der Zyklen zwischen einer Operation, die ein Ergebnis produziert, und einer Operation, die das Ergebnis verwendet

  - **Laufzeit $T$**
    $$
    T = k + n - 1
    $$

    - $n$: Anzahl der Befehle in einem Programm (Annahme: ideale VerhaÌˆltnisse!)

    - $k$: #Pipeline-Stufe 

      ![Pipeline](/Users/EckoTan/Dropbox/KIT/Master/Sem3/Rechnerstruktur/Summary/Diagrams/Pipeline.png)

  - **Beschleunigung $S$**
    $$
    S = \frac{n \cdot k}{k + n - 1}
    $$

    - Ohne Pipeline: $n \times k$ Zyklen
    - Mit $k$-stufiger Pipeline: $k + (n-1)$ Zyklen

### Verfeinerung der Pipeline-Stufen

- Weitere Unterteilung der Pipeline-Stufen

- Weniger Logik-Ebenen pro Pipeline-Stufe

- ErhoÌˆhung der Taktrate

- FuÌˆhrt aber auch zu einer ErhoÌˆhung der AusfuÌˆhrungszeit pro Instruktion

$\rightarrow$ "**Superpipelining**"

Visualizierung:

<img src="https://raw.githubusercontent.com/EckoTan0804/upic-repo/master/uPic/æˆªå±2020-06-26%2014.48.13.png" alt="æˆªå±2020-06-26 14.48.13" style="zoom:80%;" />

Bsp: MIPS R4000

<img src="https://raw.githubusercontent.com/EckoTan0804/upic-repo/master/uPic/æˆªå±2020-06-26%2014.49.00.png" alt="æˆªå±2020-06-26 14.49.00" style="zoom:80%;" />

### Pipeline-Konflikte (Pipeline Hazards, Pipeline-Hemmnisse)

**Was ist Pipeline-Konflikte?**

Situationen, die verhindern, dass die naÌˆchste Instruktion im Befehlsstrom im zugewiesenen Taktzyklus ausgefuÌˆhrt wird

- Unterbrechung des taktsynchronen Durchlaufs durch die einzelnen Stufen der Pipeline

$Â \rightarrow$ Verursachen LeistungseinbuÃŸen im Vergleich zum idealen Speedup ğŸ¤ª

Einfaches Verfahren zur AufloÌˆsung von Konflikten: **Anhalten der Pipeline (Pipeline stall)**

- Wenn eine Instruktion angehalten wird, werden auch alle Befehle, die **nach** dieser Instruktion zur AusfuÌˆhrung angestoÃŸen wurden, **angehalten**
- Alle Befehle, die **vor** dieser Instruktion zur AusfuÌˆhrung angestoÃŸen wurden, **durchlaufen weiter die Pipeline**

**Typen der Konflikte**

- **Strukturkonflikte**

  - Ergeben sich aus **Ressourcenkonflikten**
  - Die Hardware kann nicht alle moÌˆglichen Kombinationen von Befehlen unterstuÌˆtzen, die sich in der Pipeline befinden koÌˆnnen
  - Bsp: Gleichzeitiger Schreibzugriff zweier Befehle auf eine Registerdatei mit nur einem Schreibeingang

- **Datenkonflikte**

  - Ergeben sich aus **DatenabhaÌˆngigkeiten** zwischen Befehlen im Programm
  - Instruktion benoÌˆtigt das Ergebnis einer *vorangehenden und noch nicht abgeschlossenen* Instruktion in der Pipeline
    - D.h. ein Operand ist noch nicht verfuÌˆgbar

- **Steuerkonflikte**

  - Treten bei Verzweigungsbefehlen und anderen Instruktionen, die den

    BefehlszaÌˆhler veraÌˆndern, auf

**AufloÌˆsung der Pipeline-Konflikte**

- Einfache LoÌˆsung: Anhalten der Pipeline (**Pipeline stall**) 
- EinfuÌˆgen eines Leerzyklus (**Pipeline Bubble**)
- FuÌˆhrt zu LeistungseinbuÃŸen