module testbench;
reg G3,G2,G1,G0;
wire B3,B2,B1,B0;
g2b dut(G3,G2,G1,G0,B3,B2,B1,B0);
initial begin
G3 = 0; G2 = 0; G1 = 0; G0 = 0; #10;    
G3 = 1; G2 = 0; G1 = 1; G0 = 0; #10; 
G3 = 0; G2 = 1; G1 = 0; G0 = 0; #10;
G3 = 1; G2 = 0; G1 = 1; G0 = 1; #10; 
G3 = 0; G2 = 0; G1 = 0; G0 = 0; #10;
G3 = 1; G2 = 1; G1 = 1; G0 = 1; #10;   
$stop;
end
endmodule
