7系列时钟结构 说明文档：ug472


PL fabric

任意小数分频只能实现平均意义上的分频

时钟信号

结合锁相环资源实现任意时钟频率的方法 基于zynq-7000soc架构

输入时钟频率：freq_input

MMCM IP：freq_mmcm 实现对输入时钟的频率、相位、占空比调节

* 利用IP可实现1/8的小数倍频
* 输出时钟频率范围由压控振荡器频率范围(freq_vco)决定（例如在xc7z020中为600MHz~1200MHz）
* 在模拟的PLL基础上增加动态相位调整的数字电路(mixed mode clock manage)

用户IP：freq_user 实现对MMCM输出时钟频率的整数倍分频以及相位的整周期延后

基于上述架构实现某一特定频率(freq_user)时钟的方法为：

freq_

可实现对 freq_vco/n 数量级频率的小数点后n位频率的设置

如对xc7z020中可在0.6MHz~1.2MHz实现0.001MHz的频率步进调节
