# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../Esercizio4_3.0.srcs/sources_1/new/ffd_bidirezionale.vhd" \
"../../../../Esercizio4_3.0.srcs/sources_1/new/shift_register_bidirezionale.vhd" \
"../../../../Esercizio4_3.0.srcs/sim_1/new/shift_register_bidirezionale_tb.vhd" \

# Do not sort compile order
nosort
