`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: ITESO 
// Engineer:  Antonio Rangel Avila
// Description: MIPS 32bits TestBench;
// Date: 29/Nov/22
//////////////////////////////////////////////////////////////////////////////////
module Riscv_Multi_Cycle_tb ();

reg [7:0] GPIO_In;
reg rst;
reg clk;

wire [7:0] GPIO_Out;

MIPS_Multi_Cycle UUT ( .clk(clk), .reset(rst), .GPIO_In(GPIO_In), .GPIO_Out(GPIO_Out)	);

initial
	begin
#10	rst 		= 1'b1;
	   clk 		= 1'b0;
#10   rst 		= 1'b0;
#10	rst 		= 1'b1;
	end


always
    begin
     # 10 clk = ~clk;
    end
			
endmodule