# CPU Architecture

***

### <mark style="color:red;">ğŸ–¥ï¸</mark> <mark style="color:red;"></mark><mark style="color:red;">**Architecture du CPU**</mark>

<mark style="color:green;">**Le processeur central (CPU)**</mark> est lâ€™unitÃ© principale de traitement dans un ordinateur.&#x20;

Le **CPU contient Ã  la fois l**<mark style="color:green;">**â€™UnitÃ© de ContrÃ´le (CU)**</mark>, qui est responsable du dÃ©placement et du contrÃ´le des donnÃ©es, et lâ€™<mark style="color:green;">**UnitÃ© ArithmÃ©tique/Logique (ALU)**</mark>, qui est responsable dâ€™exÃ©cuter divers calculs arithmÃ©tiques et logiques comme demandÃ© par un programme Ã  travers les instructions en assembleur.

La maniÃ¨re dont, et Ã  quel point efficacement, un CPU traite ses instructions dÃ©pend de son <mark style="color:green;">**Architecture de Jeu dâ€™Instructions (ISA)**</mark>. Il existe plusieurs **ISA** dans lâ€™industrie, chacun ayant sa propre maniÃ¨re de traiter les donnÃ©es.&#x20;

<mark style="color:green;">**Lâ€™architecture RISC**</mark> est basÃ©e sur le traitement dâ€™instructions plus simples, ce qui prend plus de cycles, mais chaque cycle est plus court et consomme moins dâ€™Ã©nergie.&#x20;

<mark style="color:green;">**Lâ€™architecture CISC**</mark> est basÃ©e sur moins dâ€™instructions, plus complexes, qui peuvent terminer les instructions demandÃ©es en moins de cycles, mais chaque instruction prend plus de temps et dâ€™Ã©nergie Ã  Ãªtre traitÃ©e.

***

### <mark style="color:blue;">ğŸ•’</mark> <mark style="color:blue;"></mark><mark style="color:blue;">**Vitesse dâ€™horloge & Cycle dâ€™horloge**</mark>

Chaque CPU possÃ¨de une **vitesse dâ€™horloge** qui indique sa vitesse globale.&#x20;

Chaque **tick** de lâ€™horloge exÃ©cute un **cycle dâ€™horloge** qui traite une instruction de base, comme rÃ©cupÃ©rer une adresse ou stocker une adresse. Ceci est spÃ©cifiquement effectuÃ© par la **CU ou lâ€™ALU**.

La frÃ©quence Ã  laquelle les cycles se produisent est comptÃ©e en **cycles par seconde (Hertz)**. Si un CPU a une vitesse de **3.0 GHz**, il peut exÃ©cuter **3 milliards de cycles chaque seconde** (par cÅ“ur).

<figure><img src="../../../.gitbook/assets/assembly_clock_cycle_0.jpg" alt=""><figcaption></figcaption></figure>

_(Diagramme dâ€™un cycle dâ€™horloge avec six phases Ã©tiquetÃ©es T1 Ã  T6, montrant un motif dâ€™onde rÃ©pÃ©tÃ©.)_

Les **processeurs modernes** ont une conception multi-cÅ“urs, leur permettant dâ€™avoir plusieurs cycles en mÃªme temps.

***

### <mark style="color:red;">ğŸ”</mark> <mark style="color:red;"></mark><mark style="color:red;">**Cycle dâ€™instruction**</mark>

Un **cycle dâ€™instruction** est le cycle nÃ©cessaire au CPU pour traiter une seule instruction machine.

_(Diagramme du cycle CPU montrant les Ã©tapes : Fetch, Decode, Execute, et Store, dans un flux circulaire autour dâ€™une icÃ´ne de CPU.)_

<figure><img src="../../../.gitbook/assets/assembly_instruction_cycle.jpg" alt=""><figcaption></figcaption></figure>

Un cycle dâ€™instruction consiste en **quatre Ã©tapes** :

<table data-full-width="true"><thead><tr><th>Instruction</th><th>Description</th></tr></thead><tbody><tr><td>1. <strong>Fetch</strong></td><td>RÃ©cupÃ¨re lâ€™adresse de lâ€™instruction suivante depuis le <strong>Registre dâ€™Adresse dâ€™Instruction (IAR)</strong>, qui lui indique oÃ¹ se trouve lâ€™instruction suivante.</td></tr><tr><td>2. <strong>Decode</strong></td><td>RÃ©cupÃ¨re lâ€™instruction depuis le IAR, et la dÃ©code depuis le binaire pour voir ce qui doit Ãªtre exÃ©cutÃ©.</td></tr><tr><td>3. <strong>Execute</strong></td><td>RÃ©cupÃ¨re les opÃ©randes de lâ€™instruction depuis les registres/la mÃ©moire, et traite lâ€™instruction dans lâ€™ALU ou CU.</td></tr><tr><td>4. <strong>Store</strong></td><td>Stocke la nouvelle valeur dans lâ€™opÃ©rande de destination.</td></tr></tbody></table>

Toutes les Ã©tapes dans le cycle dâ€™instruction sont effectuÃ©es par lâ€™**UnitÃ© de ContrÃ´le**, sauf lorsque des instructions arithmÃ©tiques doivent Ãªtre exÃ©cutÃ©es (`add`, `sub`, etc.), lesquelles sont exÃ©cutÃ©es par lâ€™**ALU**.

Chaque cycle dâ€™instruction prend **plusieurs cycles dâ€™horloge** pour sâ€™achever, selon lâ€™architecture du CPU et la complexitÃ© de lâ€™instruction. Une fois quâ€™un **cycle dâ€™instruction** unique est terminÃ©, la **CU passe Ã  lâ€™instruction suivante** et exÃ©cute le mÃªme cycle dessus, et ainsi de suite.

_(Diagramme dâ€™un cycle dâ€™horloge avec six phases, T1 Ã  T6. Les Ã©tapes incluent Fetch en rouge, Decode en orange, et Execute en vert, alignÃ©es avec le motif dâ€™onde.)_

<figure><img src="../../../.gitbook/assets/assembly_clock_cycle_1.jpg" alt=""><figcaption></figcaption></figure>

***

### <mark style="color:blue;">ğŸ’¡</mark> <mark style="color:blue;"></mark><mark style="color:blue;">**Exemple : instruction assembleur**</mark>

Par exemple, si nous devions exÃ©cuter lâ€™instruction assembleur suivante :

```asm
add rax, 1
```

Elle passerait par un **cycle dâ€™instruction** :

1. RÃ©cupÃ©rer (Fetch) lâ€™instruction depuis le registre `rip` : `48 83 C0 01` (en binaire).
2. DÃ©coder `48 83 C0 01` pour savoir quâ€™il faut effectuer une addition de 1 Ã  la valeur contenue dans `rax`.
3. RÃ©cupÃ©rer la valeur actuelle de `rax` (par la CU), y ajouter 1 (par lâ€™ALU).
4. Stocker la nouvelle valeur dans `rax`.

***

Dans le passÃ©, les processeurs **exÃ©cutaient les instructions de maniÃ¨re sÃ©quentielle**, ils devaient donc attendre quâ€™une instruction se termine pour commencer la suivante.\
Ã€ lâ€™inverse, les processeurs modernes peuvent **traiter plusieurs instructions en parallÃ¨le** en ayant plusieurs cycles dâ€™instruction/cycles dâ€™horloge **qui tournent en mÃªme temps**.\
Cela est rendu possible grÃ¢ce Ã  une conception <mark style="color:orange;">**multi-thread et multi-cÅ“ur**</mark><mark style="color:orange;">.</mark>

_(Diagramme dâ€™un cycle dâ€™horloge avec six phases, T1 Ã  T6. Les Ã©tapes incluent Fetch 1, Decode 1, Execute 1, Fetch 2, Decode 2, Execute 2, etc., alignÃ©es avec le motif dâ€™onde.)_

<figure><img src="../../../.gitbook/assets/assembly_clock_cycle_2.jpg" alt=""><figcaption></figcaption></figure>

***

### <mark style="color:red;">ğŸ§¬</mark> <mark style="color:red;"></mark><mark style="color:red;">**SpÃ©cificitÃ© selon le processeur**</mark>

Comme mentionnÃ© prÃ©cÃ©demment, chaque processeur comprend un **ensemble diffÃ©rent dâ€™instructions**.

Par exemple :

* Un processeur Intel basÃ© sur lâ€™**architecture x86 64 bits** peut interprÃ©ter le code machine `4883C001` comme :

```asm
add rax, 1
```

* Tandis quâ€™un processeur **ARM** traduit le **mÃªme code machine** comme lâ€™instruction :

```asm
biceq r8, r0, r8, asr #6
```

Comme nous pouvons le voir, le **mÃªme code machine** effectue une **instruction complÃ¨tement diffÃ©rente** selon le processeur.

***

Cela est dÃ» au fait que chaque type de processeur possÃ¨de une **architecture assembleur bas niveau diffÃ©rente**, appelÃ©e **Architecture de Jeu dâ€™Instructions (ISA)**.

Par exemple, lâ€™instruction `add rax, 1` vue plus haut est pour les processeurs **Intel x86 64 bits**.

La mÃªme instruction Ã©crite pour lâ€™assembleur ARM serait :

```asm
add r1, r1, 1
```

***

Il est important de comprendre que **chaque processeur** a son propre ensemble dâ€™instructions **et le code machine correspondant**.

De plus, une seule **ISA** peut avoir **plusieurs syntaxes dâ€™interprÃ©tation** pour le mÃªme code assembleur.

Par exemple, lâ€™instruction `add rax, 1` est basÃ©e sur lâ€™architecture x86, **prise en charge** par plusieurs processeurs comme **Intel**, **AMD**, et les anciens processeurs **AT\&T**.

Lâ€™instruction est Ã©crite :

* En **syntaxe Intel** : `add rax, 1`
* En **syntaxe AT\&T** : `addb $0x1,%rax`

***

Comme nous pouvons le voir, **mÃªme si** nous pouvons dire que les deux instructions sont similaires et font la mÃªme chose, leur **syntaxe est diffÃ©rente**, et **les positions des opÃ©randes source et destination sont Ã©galement inversÃ©es**.

Cependant, **les deux codes sont assemblÃ©s** en le **mÃªme code machine** et **exÃ©cutent la mÃªme instruction**.

***

Donc, **chaque type de processeur** a son **propre ISA**, et **chaque ISA** peut Ãªtre **reprÃ©sentÃ©e par plusieurs formats de syntaxe**.

***

### <mark style="color:red;">ğŸ–¥ï¸ Ce module se concentre principalement sur :</mark>

* Le **langage assembleur Intel x86 64 bits** (aussi connu sous le nom de **x86\_64** et **AMD64**)
* Car **la majoritÃ© des ordinateurs et serveurs modernes** tournent sur cette architecture.
* Nous utiliserons **la syntaxe Intel**.

***

#### <mark style="color:green;">ğŸ§ª Pour vÃ©rifier lâ€™architecture x86\_64 sur un systÃ¨me Linux :</mark>

```bash
lscpu
```

Exemple de sortie :

```
Architecture:                    x86_64
Modes opÃ©ratoires du CPU :      32-bit, 64-bit
Ordre des octets :              Little Endian
```

***

On peut aussi utiliser cette commande :

```bash
uname -m
```

Cela affiche aussi lâ€™architecture du processeur.

***

Dans la prochaine section, nous parlerons des deux **architectures ISA les plus communes** :

* **CISC**
* **RISC**

***

<mark style="color:green;">**ğŸ¯ LA DIFFÃ‰RENCE CLÃ‰ :**</mark>

<table data-full-width="true"><thead><tr><th>Question</th><th>RISC</th><th>CISC</th></tr></thead><tbody><tr><td>Qui dÃ©coupe les tÃ¢ches complexes en instructions simples ?</td><td>Le <strong>programmeur</strong> ou le <strong>compilateur</strong></td><td>Le <strong>processeur lui-mÃªme</strong>, Ã  lâ€™exÃ©cution</td></tr><tr><td>Combien de travail le processeur fait pour "comprendre" une instruction ?</td><td>TrÃ¨s peu (câ€™est simple)</td><td>Beaucoup (il doit analyser et "dÃ©couper" lâ€™instruction)</td></tr><tr><td>Le matÃ©riel du CPU est-il plus simple ?</td><td>âœ… Oui</td><td>âŒ Non, plus complexe</td></tr></tbody></table>

{% hint style="info" %}
***

**ğŸ”§ EXEMPLE RÃ‰EL**

Imaginons que tu veux faire :

`A = B + C`

#### En **RISC** (style ARM) :

Tu Ã©cris **4 instructions simples** :

```asm
LOAD R1, B      ; charge B en R1
LOAD R2, C      ; charge C en R2
ADD R3, R1, R2  ; R3 = R1 + R2
STORE A, R3     ; stocke R3 dans A
```

ğŸŸ¢ Câ€™est **clair**, **rapide Ã  exÃ©cuter**, et **le processeur comprend vite**.

***

#### En **CISC** (style x86) :

Tu Ã©cris **1 instruction complexe** :

```asm
ADD A, B, C  ; additionne B et C et met le rÃ©sultat dans A (en mÃ©moire)
```

ğŸ”´ Le processeur doit :

* Lire cette instruction
* La **dÃ©coder** (câ€™est compliquÃ©)
* La **transformer en micro-opÃ©rations internes**\
  comme :
  * LOAD B
  * LOAD C
  * ADD
  * STORE A

Câ€™est exactement ce que tu faisais _toi-mÃªme_ en RISC.\
Mais ici, câ€™est le **processeur** qui fait le dÃ©coupage â€” **en temps rÃ©el**.

***

**âœ… RÃ©sumÃ© final**

* RISC = **instructions simples** = pas de surprises, rapides, tu fais les Ã©tapes toi-mÃªme.
* CISC = **instructions complexes** = le CPU doit rÃ©flÃ©chir plus, mais tu Ã©cris moins de code.
* Le **travail est le mÃªme**, mais **le partage du travail est diffÃ©rent** :
  * En **RISC**, câ€™est **le compilateur/programmeur** qui dÃ©coupe.
  * En **CISC**, câ€™est **le processeur** qui le fait (plus de boulot Ã  chaque instruction).

***
{% endhint %}
