-- Archivo: suma_resta_bcd.vhd
-- Este código implementa un sumador y restador BCD de dos digitos.

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

-- La entidad define las entradas y salidas del módulo
entity SumaRestaBCD is
    port (
        A     : in  std_logic_vector(7 downto 0); -- Primer numero BCD de 2 digitos (8 bits)
        B     : in  std_logic_vector(7 downto 0); -- Segundo numero BCD de 2 digitos (8 bits)
        SR    : in  std_logic;                    -- Selector de operacion ('0' = Suma, '1' = Resta)
        ans1  : out std_logic_vector(3 downto 0); -- Digito de las unidades del resultado BCD
        ans2  : out std_logic_vector(3 downto 0); -- Digito de las decenas del resultado BCD
        COUT  : out std_logic                     -- Acarreo para el digito de las centenas o signo
    );
end entity SumaRestaBCD;

-- La arquitectura se definira a continuacion...
architecture behavioral of SumaRestaBCD is

begin
    -- Aqui ira toda la logica del algoritmo de suma y resta BCD

end architecture behavioral;
