diff --git a/nbproject/configurations.xml b/nbproject/configurations.xml
--- a/nbproject/configurations.xml
+++ b/nbproject/configurations.xml
@@ -42,6 +42,7 @@
         <itemPath>src/driver/irq.c</itemPath>
       </logicalFolder>
       <itemPath>src/main.c</itemPath>
+      <itemPath>src/pinmap.c</itemPath>
     </logicalFolder>
     <logicalFolder name="ExternalFiles"
                    displayName="Important Files"
diff --git a/src/driver/adf4351.c b/src/driver/adf4351.c
--- a/src/driver/adf4351.c
+++ b/src/driver/adf4351.c
@@ -1,9 +1,6 @@
 #include <config.h>
-#include <pinmap.h>
-#include <mtstd/errorcodes.h>
-#include <xc.h>
 #include <string.h>
 #include <stdio.h>
 
 #include "adf4351.h"
 
@@ -5,8 +2,9 @@
 #include <string.h>
 #include <stdio.h>
 
 #include "adf4351.h"
 
+#include <pinmap.h>
 
 //
 //prototypes
@@ -42,8 +40,8 @@
 	ctx->pfd  = pfd;
 
 	//init latch enable and chipselect gpios
-    gpio_set_output(PIN_ADF_LE, GPIO_LEVEL_LOW);
-    gpio_set_output(PIN_ADF_CE, GPIO_LEVEL_HIGH);
+    gpio_set_lvl_low(PIN_ADF_LE);
+    gpio_set_lvl_high(PIN_ADF_CE);
 
 	//apply default settings
 	adf4351_default(ctx);
@@ -380,8 +378,8 @@
     //printf("0x%08lX\n", value);
     u32 mask = 0x80000000ULL;
 
-    gpio_set_output(PIN_ADF_CLK, GPIO_LEVEL_LOW);
+    gpio_set_lvl_low(PIN_SIO_CLK);
     __delay_us(1);
 	//write 32bit
     while(mask) {
         if(value&mask) {
@@ -384,6 +382,6 @@
     __delay_us(1);
 	//write 32bit
     while(mask) {
         if(value&mask) {
-            gpio_set_output(PIN_ADF_DATA, GPIO_LEVEL_HIGH);
+            gpio_set_lvl_high(PIN_SIO_DATA);
         } else {
@@ -389,4 +387,4 @@
         } else {
-            gpio_set_output(PIN_ADF_DATA, GPIO_LEVEL_LOW);
+            gpio_set_lvl_low(PIN_SIO_DATA);
         }
         __delay_us(1);
@@ -391,4 +389,4 @@
         }
         __delay_us(1);
-        gpio_set_output(PIN_ADF_CLK, GPIO_LEVEL_HIGH);
+        gpio_set_lvl_high(PIN_SIO_CLK);
         __delay_us(1);
@@ -394,8 +392,8 @@
         __delay_us(1);
-        gpio_set_output(PIN_ADF_CLK, GPIO_LEVEL_LOW);
+        gpio_set_lvl_low(PIN_SIO_CLK);
         __delay_us(1);
         //next bit
         mask >>= 1;
     }
 
 	//pulse latch-enable
@@ -396,8 +394,8 @@
         __delay_us(1);
         //next bit
         mask >>= 1;
     }
 
 	//pulse latch-enable
-	gpio_set_output(PIN_ADF_LE, GPIO_LEVEL_HIGH);
+	gpio_set_lvl_high(PIN_ADF_LE);
 	__delay_us(1);
@@ -403,4 +401,4 @@
 	__delay_us(1);
-	gpio_set_output(PIN_ADF_LE, GPIO_LEVEL_LOW);
+	gpio_set_lvl_low(PIN_ADF_LE);
 	__delay_us(50);
 }
