Fitter report for MCB_AVL_IP_TOP
Thu May 31 13:41:53 2012
Quartus II Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Thu May 31 13:41:53 2012          ;
; Quartus II Version                 ; 10.1 Build 197 01/19/2011 SP 1 SJ Full Version ;
; Revision Name                      ; MCB_AVL_IP_TOP                                 ;
; Top-level Entity Name              ; MCB_AVL_IP_TOP                                 ;
; Family                             ; Cyclone II                                     ;
; Device                             ; EP2C35F672C6                                   ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 430 / 33,216 ( 1 % )                           ;
;     Total combinational functions  ; 317 / 33,216 ( < 1 % )                         ;
;     Dedicated logic registers      ; 340 / 33,216 ( 1 % )                           ;
; Total registers                    ; 340                                            ;
; Total pins                         ; 122 / 475 ( 26 % )                             ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 0 / 483,840 ( 0 % )                            ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                  ;
+------------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Perform Register Duplication for Performance                               ; On                             ; Off                            ;
; Perform Register Retiming for Performance                                  ; On                             ; Off                            ;
; Physical Synthesis Effort Level                                            ; Extra                          ; Normal                         ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.85        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  28.6%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node                                                                                                                    ; Action           ; Operation          ; Reason              ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; MCB_AVL_WRAP:mcb_avl_wrap0|Equal0~0_OTERM34                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|Equal1~1_OTERM32                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|Mux7~0                                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_ca_tst[0]~1                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[3]~6                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_splt1_bl~0                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cnt[0]_OTERM24                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cnt[0]~3                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cnt[2]_OTERM28                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cnt[3]_OTERM26                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|Equal0~0_OTERM1                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|Equal2~0_OTERM15                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|Selector7~0_OTERM22             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_trcd_NEW16_RTM018 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_trcd_OTERM17      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_bst_num[0]_OTERM7                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_bst_num[1]_OTERM9                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_wr_ld~0                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_wr_ld~0_OTERM11                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_wr_ld~0_RTM013                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_wr_ld~0_RTM013                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_wr_ld~1                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_wr_ld~1_RTM012                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|mcb_wdat_req~0                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|mcb_wdat_req~0_OTERM3                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|mcb_wdat_req~0_RTM05                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|mcb_wdat_req~0_RTM05                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|mcb_wdat_req~1                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|mcb_wdat_req~1_RTM04                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|WideOr8~0_OTERM20                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
+-------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 785 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 785 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 782     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/BYSG/BYSG_design/sdrc_lite_beta_0.002.7/QII_MCB_AVL_IP_TOP/MCB_AVL_IP_TOP.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 430 / 33,216 ( 1 % )       ;
;     -- Combinational with no register       ; 90                         ;
;     -- Register only                        ; 113                        ;
;     -- Combinational with a register        ; 227                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 151                        ;
;     -- 3 input functions                    ; 82                         ;
;     -- <=2 input functions                  ; 84                         ;
;     -- Register only                        ; 113                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 270                        ;
;     -- arithmetic mode                      ; 47                         ;
;                                             ;                            ;
; Total registers*                            ; 340 / 34,593 ( < 1 % )     ;
;     -- Dedicated logic registers            ; 340 / 33,216 ( 1 % )       ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 34 / 2,076 ( 2 % )         ;
; User inserted logic elements                ; 0                          ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 122 / 475 ( 26 % )         ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )             ;
; Global signals                              ; 2                          ;
; M4Ks                                        ; 0 / 105 ( 0 % )            ;
; Total block memory bits                     ; 0 / 483,840 ( 0 % )        ;
; Total block memory implementation bits      ; 0 / 483,840 ( 0 % )        ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )             ;
; PLLs                                        ; 0 / 4 ( 0 % )              ;
; Global clocks                               ; 2 / 16 ( 13 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%               ;
; Peak interconnect usage (total/H/V)         ; 3% / 3% / 4%               ;
; Maximum fan-out node                        ; csi_clockreset_clk~clkctrl ;
; Maximum fan-out                             ; 340                        ;
; Highest non-global fan-out signal           ; avs_s1_beginbursttransfer  ;
; Highest non-global fan-out                  ; 36                         ;
; Total fan-out                               ; 2342                       ;
; Average fan-out                             ; 2.75                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 430 / 33216 ( 1 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 90                  ; 0                              ;
;     -- Register only                        ; 113                 ; 0                              ;
;     -- Combinational with a register        ; 227                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 151                 ; 0                              ;
;     -- 3 input functions                    ; 82                  ; 0                              ;
;     -- <=2 input functions                  ; 84                  ; 0                              ;
;     -- Register only                        ; 113                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 270                 ; 0                              ;
;     -- arithmetic mode                      ; 47                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 340                 ; 0                              ;
;     -- Dedicated logic registers            ; 340 / 33216 ( 1 % ) ; 0 / 33216 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 34 / 2076 ( 1 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 122                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )      ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 2 / 20 ( 10 % )     ; 0 / 20 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2342                ; 0                              ;
;     -- Registered Connections               ; 810                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 65                  ; 0                              ;
;     -- Output Ports                         ; 57                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+---------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name                      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; avs_s1_address[0]         ; F18   ; 4        ; 50           ; 36           ; 3           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_address[10]        ; C16   ; 4        ; 37           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_address[11]        ; F15   ; 4        ; 44           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_address[12]        ; D15   ; 4        ; 40           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_address[13]        ; B15   ; 4        ; 37           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_address[14]        ; P18   ; 5        ; 65           ; 29           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_address[15]        ; D19   ; 4        ; 53           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_address[16]        ; C19   ; 4        ; 53           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_address[17]        ; A18   ; 4        ; 46           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_address[18]        ; B18   ; 4        ; 46           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_address[19]        ; E18   ; 4        ; 50           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_address[1]         ; D18   ; 4        ; 50           ; 36           ; 1           ; 19                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_address[20]        ; J17   ; 4        ; 48           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_address[21]        ; B16   ; 4        ; 37           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_address[2]         ; A19   ; 4        ; 53           ; 36           ; 3           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_address[3]         ; H17   ; 4        ; 48           ; 36           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_address[4]         ; C17   ; 4        ; 46           ; 36           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_address[5]         ; G17   ; 4        ; 48           ; 36           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_address[6]         ; G24   ; 5        ; 65           ; 28           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_address[7]         ; G16   ; 4        ; 44           ; 36           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_address[8]         ; B14   ; 4        ; 33           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_address[9]         ; AE17  ; 7        ; 44           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_beginbursttransfer ; N26   ; 5        ; 65           ; 19           ; 1           ; 36                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_burstcount[0]      ; J21   ; 5        ; 65           ; 30           ; 2           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_burstcount[1]      ; J16   ; 4        ; 57           ; 36           ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_burstcount[2]      ; F24   ; 5        ; 65           ; 30           ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_burstcount[3]      ; J20   ; 5        ; 65           ; 30           ; 3           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_byteenable[0]      ; B19   ; 4        ; 53           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_byteenable[1]      ; D25   ; 5        ; 65           ; 31           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_read               ; H15   ; 4        ; 42           ; 36           ; 3           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_write              ; N25   ; 5        ; 65           ; 19           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_writedata[0]       ; H24   ; 5        ; 65           ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_writedata[10]      ; M23   ; 5        ; 65           ; 22           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_writedata[11]      ; K19   ; 5        ; 65           ; 25           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_writedata[12]      ; L25   ; 5        ; 65           ; 23           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_writedata[13]      ; H23   ; 5        ; 65           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_writedata[14]      ; J26   ; 5        ; 65           ; 24           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_writedata[15]      ; J23   ; 5        ; 65           ; 26           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_writedata[1]       ; H26   ; 5        ; 65           ; 26           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_writedata[2]       ; L19   ; 5        ; 65           ; 23           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_writedata[3]       ; L20   ; 5        ; 65           ; 24           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_writedata[4]       ; F26   ; 5        ; 65           ; 29           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_writedata[5]       ; D26   ; 5        ; 65           ; 31           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_writedata[6]       ; L24   ; 5        ; 65           ; 23           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_writedata[7]       ; F25   ; 5        ; 65           ; 29           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_writedata[8]       ; N18   ; 5        ; 65           ; 29           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; avs_s1_writedata[9]       ; L21   ; 5        ; 65           ; 24           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; coe_dbf_dq_i[0]           ; AF17  ; 7        ; 44           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; coe_dbf_dq_i[10]          ; V1    ; 1        ; 0            ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; coe_dbf_dq_i[11]          ; U2    ; 1        ; 0            ; 13           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; coe_dbf_dq_i[12]          ; T7    ; 1        ; 0            ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; coe_dbf_dq_i[13]          ; U1    ; 1        ; 0            ; 13           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; coe_dbf_dq_i[14]          ; U3    ; 1        ; 0            ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; coe_dbf_dq_i[15]          ; V3    ; 1        ; 0            ; 11           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; coe_dbf_dq_i[1]           ; AD17  ; 7        ; 44           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; coe_dbf_dq_i[2]           ; Y16   ; 7        ; 46           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; coe_dbf_dq_i[3]           ; AA14  ; 7        ; 37           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; coe_dbf_dq_i[4]           ; AF18  ; 7        ; 46           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; coe_dbf_dq_i[5]           ; AC15  ; 7        ; 40           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; coe_dbf_dq_i[6]           ; AE18  ; 7        ; 46           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; coe_dbf_dq_i[7]           ; AC17  ; 7        ; 44           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; coe_dbf_dq_i[8]           ; T6    ; 1        ; 0            ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; coe_dbf_dq_i[9]           ; T4    ; 1        ; 0            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; csi_clockreset_clk        ; P2    ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; csi_clockreset_reset_n    ; P1    ; 1        ; 0            ; 18           ; 3           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+---------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                        ;
+----------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name                 ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; avs_s1_readdata[0]   ; AE16  ; 7        ; 40           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; avs_s1_readdata[10]  ; V4    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; avs_s1_readdata[11]  ; U4    ; 1        ; 0            ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; avs_s1_readdata[12]  ; W2    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; avs_s1_readdata[13]  ; V2    ; 1        ; 0            ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; avs_s1_readdata[14]  ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; avs_s1_readdata[15]  ; U6    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; avs_s1_readdata[1]   ; AC16  ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; avs_s1_readdata[2]   ; AA16  ; 7        ; 46           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; avs_s1_readdata[3]   ; W16   ; 7        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; avs_s1_readdata[4]   ; AD16  ; 7        ; 42           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; avs_s1_readdata[5]   ; AA15  ; 7        ; 40           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; avs_s1_readdata[6]   ; W15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; avs_s1_readdata[7]   ; AB15  ; 7        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; avs_s1_readdata[8]   ; U10   ; 1        ; 0            ; 13           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; avs_s1_readdata[9]   ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; avs_s1_readdatavalid ; F17   ; 4        ; 48           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; avs_s1_waitrequest   ; A20   ; 4        ; 55           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_dbf_dq_ie        ; F2    ; 2        ; 0            ; 28           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_dbf_dq_o[0]      ; J25   ; 5        ; 65           ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_dbf_dq_o[10]     ; E25   ; 5        ; 65           ; 31           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_dbf_dq_o[11]     ; K24   ; 5        ; 65           ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_dbf_dq_o[12]     ; K18   ; 5        ; 65           ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_dbf_dq_o[13]     ; G23   ; 5        ; 65           ; 28           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_dbf_dq_o[14]     ; K21   ; 5        ; 65           ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_dbf_dq_o[15]     ; E26   ; 5        ; 65           ; 31           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_dbf_dq_o[1]      ; L23   ; 5        ; 65           ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_dbf_dq_o[2]      ; G25   ; 5        ; 65           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_dbf_dq_o[3]      ; C24   ; 5        ; 65           ; 32           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_dbf_dq_o[4]      ; G26   ; 5        ; 65           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_dbf_dq_o[5]      ; M22   ; 5        ; 65           ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_dbf_dq_o[6]      ; J24   ; 5        ; 65           ; 26           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_dbf_dq_o[7]      ; H25   ; 5        ; 65           ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_dbf_dq_o[8]      ; K23   ; 5        ; 65           ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_dbf_dq_o[9]      ; H19   ; 5        ; 65           ; 26           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_dbf_dq_oe        ; D17   ; 4        ; 46           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_sdr_addr[0]      ; G15   ; 4        ; 44           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_sdr_addr[10]     ; F16   ; 4        ; 44           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_sdr_addr[11]     ; K22   ; 5        ; 65           ; 28           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_sdr_addr[1]      ; F23   ; 5        ; 65           ; 30           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_sdr_addr[2]      ; G14   ; 4        ; 35           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_sdr_addr[3]      ; F13   ; 4        ; 35           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_sdr_addr[4]      ; A17   ; 4        ; 42           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_sdr_addr[5]      ; G13   ; 4        ; 35           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_sdr_addr[6]      ; F14   ; 4        ; 35           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_sdr_addr[7]      ; D14   ; 4        ; 33           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_sdr_addr[8]      ; C15   ; 4        ; 37           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_sdr_addr[9]      ; G4    ; 2        ; 0            ; 30           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_sdr_ba[0]        ; D16   ; 4        ; 40           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_sdr_ba[1]        ; A14   ; 4        ; 33           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_sdr_cas_n        ; H16   ; 4        ; 42           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_sdr_cke          ; G3    ; 2        ; 0            ; 29           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_sdr_cs_n         ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_sdr_dqm[0]       ; J22   ; 5        ; 65           ; 31           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_sdr_dqm[1]       ; G18   ; 4        ; 50           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_sdr_ras_n        ; B17   ; 4        ; 42           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; coe_sdr_we_n         ; E15   ; 4        ; 40           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+----------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 18 / 64 ( 28 % ) ; 3.3V          ; --           ;
; 2        ; 5 / 59 ( 8 % )   ; 3.3V          ; --           ;
; 3        ; 1 / 56 ( 2 % )   ; 3.3V          ; --           ;
; 4        ; 40 / 58 ( 69 % ) ; 3.3V          ; --           ;
; 5        ; 43 / 65 ( 66 % ) ; 3.3V          ; --           ;
; 6        ; 1 / 59 ( 2 % )   ; 3.3V          ; --           ;
; 7        ; 17 / 58 ( 29 % ) ; 3.3V          ; --           ;
; 8        ; 0 / 56 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; coe_sdr_ba[1]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; coe_sdr_addr[4]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 406        ; 4        ; avs_s1_address[17]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A19      ; 394        ; 4        ; avs_s1_address[2]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A20      ; 390        ; 4        ; avs_s1_waitrequest                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A21      ; 382        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; coe_dbf_dq_i[3]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; avs_s1_readdata[5]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 209        ; 7        ; avs_s1_readdata[2]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA17     ; 219        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; avs_s1_readdata[7]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 148        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; coe_dbf_dq_i[5]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC16     ; 202        ; 7        ; avs_s1_readdata[1]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC17     ; 207        ; 7        ; coe_dbf_dq_i[7]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC18     ; 216        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 181        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; avs_s1_readdata[4]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD17     ; 208        ; 7        ; coe_dbf_dq_i[1]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 182        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; avs_s1_readdata[0]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE17     ; 206        ; 7        ; avs_s1_address[9]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE18     ; 212        ; 7        ; coe_dbf_dq_i[6]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE19     ; 214        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; coe_dbf_dq_i[0]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF18     ; 211        ; 7        ; coe_dbf_dq_i[4]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF19     ; 213        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; avs_s1_address[8]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 420        ; 4        ; avs_s1_address[13]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 419        ; 4        ; avs_s1_address[21]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 411        ; 4        ; coe_sdr_ras_n                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 405        ; 4        ; avs_s1_address[18]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 393        ; 4        ; avs_s1_byteenable[0]                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B20      ; 389        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; coe_sdr_addr[8]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 418        ; 4        ; avs_s1_address[10]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 404        ; 4        ; avs_s1_address[4]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; avs_s1_address[16]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; coe_dbf_dq_o[3]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C25      ; 361        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; coe_sdr_cs_n                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 443        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; coe_sdr_addr[7]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 417        ; 4        ; avs_s1_address[12]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 415        ; 4        ; coe_sdr_ba[0]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 403        ; 4        ; coe_dbf_dq_oe                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ; 396        ; 4        ; avs_s1_address[1]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D19      ; 392        ; 4        ; avs_s1_address[15]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D20      ; 387        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; avs_s1_byteenable[1]                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D26      ; 359        ; 5        ; avs_s1_writedata[5]                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 20         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; coe_sdr_we_n                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; avs_s1_address[19]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; coe_dbf_dq_o[10]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E26      ; 356        ; 5        ; coe_dbf_dq_o[15]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 29         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; coe_dbf_dq_ie                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ; 10         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; coe_sdr_addr[3]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 425        ; 4        ; coe_sdr_addr[6]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 409        ; 4        ; avs_s1_address[11]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F16      ; 408        ; 4        ; coe_sdr_addr[10]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F17      ; 401        ; 4        ; avs_s1_readdatavalid                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F18      ; 398        ; 4        ; avs_s1_address[0]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; coe_sdr_addr[1]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F24      ; 354        ; 5        ; avs_s1_burstcount[2]                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F25      ; 350        ; 5        ; avs_s1_writedata[7]                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F26      ; 349        ; 5        ; avs_s1_writedata[4]                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 30         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; coe_sdr_cke                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ; 23         ; 2        ; coe_sdr_addr[9]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ; 8          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; coe_sdr_addr[5]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 424        ; 4        ; coe_sdr_addr[2]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 410        ; 4        ; coe_sdr_addr[0]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 407        ; 4        ; avs_s1_address[7]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 402        ; 4        ; avs_s1_address[5]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G18      ; 397        ; 4        ; coe_sdr_dqm[1]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; coe_dbf_dq_o[13]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G24      ; 345        ; 5        ; avs_s1_address[6]                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G25      ; 343        ; 5        ; coe_dbf_dq_o[2]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G26      ; 342        ; 5        ; coe_dbf_dq_o[4]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 37         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; avs_s1_read                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 413        ; 4        ; coe_sdr_cas_n                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H17      ; 400        ; 4        ; avs_s1_address[3]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; coe_dbf_dq_o[9]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; avs_s1_writedata[13]                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H24      ; 340        ; 5        ; avs_s1_writedata[0]                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H25      ; 337        ; 5        ; coe_dbf_dq_o[7]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H26      ; 336        ; 5        ; avs_s1_writedata[1]                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ; 39         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 25         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; avs_s1_burstcount[1]                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J17      ; 399        ; 4        ; avs_s1_address[20]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J18      ; 383        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; avs_s1_burstcount[3]                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J21      ; 352        ; 5        ; avs_s1_burstcount[0]                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J22      ; 357        ; 5        ; coe_sdr_dqm[0]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J23      ; 339        ; 5        ; avs_s1_writedata[15]                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J24      ; 338        ; 5        ; coe_dbf_dq_o[6]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J25      ; 327        ; 5        ; coe_dbf_dq_o[0]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J26      ; 326        ; 5        ; avs_s1_writedata[14]                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 42         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; coe_dbf_dq_o[12]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K19      ; 333        ; 5        ; avs_s1_writedata[11]                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; coe_dbf_dq_o[14]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K22      ; 344        ; 5        ; coe_sdr_addr[11]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K23      ; 331        ; 5        ; coe_dbf_dq_o[8]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K24      ; 330        ; 5        ; coe_dbf_dq_o[11]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K25      ; 321        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; avs_s1_writedata[2]                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L20      ; 328        ; 5        ; avs_s1_writedata[3]                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L21      ; 329        ; 5        ; avs_s1_writedata[9]                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; coe_dbf_dq_o[1]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L24      ; 324        ; 5        ; avs_s1_writedata[6]                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L25      ; 323        ; 5        ; avs_s1_writedata[12]                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; coe_dbf_dq_o[5]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M23      ; 318        ; 5        ; avs_s1_writedata[10]                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M24      ; 313        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; avs_s1_writedata[8]                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; avs_s1_write                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N26      ; 308        ; 5        ; avs_s1_beginbursttransfer                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 68         ; 1        ; csi_clockreset_reset_n                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 67         ; 1        ; csi_clockreset_clk                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 69         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; avs_s1_address[14]                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; avs_s1_readdata[14]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R7       ; 82         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; coe_dbf_dq_i[9]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; coe_dbf_dq_i[8]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T7       ; 92         ; 1        ; coe_dbf_dq_i[12]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T8       ; 111        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 296        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; coe_dbf_dq_i[13]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U2       ; 84         ; 1        ; coe_dbf_dq_i[11]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U3       ; 88         ; 1        ; coe_dbf_dq_i[14]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U4       ; 89         ; 1        ; avs_s1_readdata[11]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U5       ; 100        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; avs_s1_readdata[15]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U7       ; 99         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; avs_s1_readdata[9]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U10      ; 87         ; 1        ; avs_s1_readdata[8]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; coe_dbf_dq_i[10]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V2       ; 91         ; 1        ; avs_s1_readdata[13]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V3       ; 95         ; 1        ; coe_dbf_dq_i[15]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V4       ; 94         ; 1        ; avs_s1_readdata[10]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V5       ; 104        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 175        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 275        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; avs_s1_readdata[12]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W3       ; 102        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; avs_s1_readdata[6]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W16      ; 204        ; 7        ; avs_s1_readdata[3]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W17      ; 217        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; coe_dbf_dq_i[2]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                     ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------+--------------+
; |MCB_AVL_IP_TOP                           ; 430 (0)     ; 340 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 122  ; 0            ; 90 (0)       ; 113 (0)           ; 227 (0)          ; |MCB_AVL_IP_TOP                                                                                         ;              ;
;    |MCB_AVL_WRAP:mcb_avl_wrap0|           ; 227 (165)   ; 184 (119)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (38)      ; 72 (44)           ; 113 (87)         ; |MCB_AVL_IP_TOP|MCB_AVL_WRAP:mcb_avl_wrap0                                                              ;              ;
;       |MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0| ; 69 (69)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 28 (28)           ; 37 (37)          ; |MCB_AVL_IP_TOP|MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0                            ;              ;
;    |MCB_TOP:mcb_top0|                     ; 204 (0)     ; 156 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 41 (0)            ; 115 (0)          ; |MCB_AVL_IP_TOP|MCB_TOP:mcb_top0                                                                        ;              ;
;       |MCB_CTRL:mcb_ctrl0|                ; 113 (0)     ; 84 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 1 (0)             ; 83 (0)           ; |MCB_AVL_IP_TOP|MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0                                                     ;              ;
;          |MCB_CMD_CTRL:mcb_cmd_ctrl0|     ; 34 (12)     ; 25 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (3)        ; 0 (0)             ; 25 (8)           ; |MCB_AVL_IP_TOP|MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0                          ;              ;
;             |MCB_CMD_FSM:mcb_cmd_fsm0|    ; 23 (23)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 17 (17)          ; |MCB_AVL_IP_TOP|MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0 ;              ;
;          |MCB_DAT_CTRL:mcb_dat_ctrl0|     ; 22 (14)     ; 15 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (3)        ; 0 (0)             ; 15 (8)           ; |MCB_AVL_IP_TOP|MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0                          ;              ;
;             |MCB_DAT_FSM:mcb_dat_fsm0|    ; 11 (11)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; |MCB_AVL_IP_TOP|MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0 ;              ;
;          |MCB_INI_CTRL:mcb_ini_ctrl0|     ; 40 (29)     ; 31 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (6)        ; 1 (1)             ; 30 (22)          ; |MCB_AVL_IP_TOP|MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0                          ;              ;
;             |MCB_INI_FSM:mcb_ini_fsm0|    ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |MCB_AVL_IP_TOP|MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0 ;              ;
;          |MCB_REF_CTRL:mcb_ref_ctrl0|     ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 13 (13)          ; |MCB_AVL_IP_TOP|MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0                          ;              ;
;       |MCB_DAT_FF:mcb_dat_ff0|            ; 34 (34)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 2 (2)            ; |MCB_AVL_IP_TOP|MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0                                                 ;              ;
;       |MCB_SIG_FF:mcb_sig_ff0|            ; 57 (57)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 8 (8)             ; 30 (30)          ; |MCB_AVL_IP_TOP|MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0                                                 ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                ;
+---------------------------+----------+---------------+---------------+-----------------------+-----+
; Name                      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------------------+----------+---------------+---------------+-----------------------+-----+
; avs_s1_waitrequest        ; Output   ; --            ; --            ; --                    ; --  ;
; avs_s1_readdatavalid      ; Output   ; --            ; --            ; --                    ; --  ;
; avs_s1_readdata[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; avs_s1_readdata[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; avs_s1_readdata[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; avs_s1_readdata[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; avs_s1_readdata[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; avs_s1_readdata[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; avs_s1_readdata[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; avs_s1_readdata[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; avs_s1_readdata[8]        ; Output   ; --            ; --            ; --                    ; --  ;
; avs_s1_readdata[9]        ; Output   ; --            ; --            ; --                    ; --  ;
; avs_s1_readdata[10]       ; Output   ; --            ; --            ; --                    ; --  ;
; avs_s1_readdata[11]       ; Output   ; --            ; --            ; --                    ; --  ;
; avs_s1_readdata[12]       ; Output   ; --            ; --            ; --                    ; --  ;
; avs_s1_readdata[13]       ; Output   ; --            ; --            ; --                    ; --  ;
; avs_s1_readdata[14]       ; Output   ; --            ; --            ; --                    ; --  ;
; avs_s1_readdata[15]       ; Output   ; --            ; --            ; --                    ; --  ;
; coe_sdr_cke               ; Output   ; --            ; --            ; --                    ; --  ;
; coe_sdr_cs_n              ; Output   ; --            ; --            ; --                    ; --  ;
; coe_sdr_ras_n             ; Output   ; --            ; --            ; --                    ; --  ;
; coe_sdr_cas_n             ; Output   ; --            ; --            ; --                    ; --  ;
; coe_sdr_we_n              ; Output   ; --            ; --            ; --                    ; --  ;
; coe_sdr_dqm[0]            ; Output   ; --            ; --            ; --                    ; --  ;
; coe_sdr_dqm[1]            ; Output   ; --            ; --            ; --                    ; --  ;
; coe_sdr_ba[0]             ; Output   ; --            ; --            ; --                    ; --  ;
; coe_sdr_ba[1]             ; Output   ; --            ; --            ; --                    ; --  ;
; coe_sdr_addr[0]           ; Output   ; --            ; --            ; --                    ; --  ;
; coe_sdr_addr[1]           ; Output   ; --            ; --            ; --                    ; --  ;
; coe_sdr_addr[2]           ; Output   ; --            ; --            ; --                    ; --  ;
; coe_sdr_addr[3]           ; Output   ; --            ; --            ; --                    ; --  ;
; coe_sdr_addr[4]           ; Output   ; --            ; --            ; --                    ; --  ;
; coe_sdr_addr[5]           ; Output   ; --            ; --            ; --                    ; --  ;
; coe_sdr_addr[6]           ; Output   ; --            ; --            ; --                    ; --  ;
; coe_sdr_addr[7]           ; Output   ; --            ; --            ; --                    ; --  ;
; coe_sdr_addr[8]           ; Output   ; --            ; --            ; --                    ; --  ;
; coe_sdr_addr[9]           ; Output   ; --            ; --            ; --                    ; --  ;
; coe_sdr_addr[10]          ; Output   ; --            ; --            ; --                    ; --  ;
; coe_sdr_addr[11]          ; Output   ; --            ; --            ; --                    ; --  ;
; coe_dbf_dq_ie             ; Output   ; --            ; --            ; --                    ; --  ;
; coe_dbf_dq_oe             ; Output   ; --            ; --            ; --                    ; --  ;
; coe_dbf_dq_o[0]           ; Output   ; --            ; --            ; --                    ; --  ;
; coe_dbf_dq_o[1]           ; Output   ; --            ; --            ; --                    ; --  ;
; coe_dbf_dq_o[2]           ; Output   ; --            ; --            ; --                    ; --  ;
; coe_dbf_dq_o[3]           ; Output   ; --            ; --            ; --                    ; --  ;
; coe_dbf_dq_o[4]           ; Output   ; --            ; --            ; --                    ; --  ;
; coe_dbf_dq_o[5]           ; Output   ; --            ; --            ; --                    ; --  ;
; coe_dbf_dq_o[6]           ; Output   ; --            ; --            ; --                    ; --  ;
; coe_dbf_dq_o[7]           ; Output   ; --            ; --            ; --                    ; --  ;
; coe_dbf_dq_o[8]           ; Output   ; --            ; --            ; --                    ; --  ;
; coe_dbf_dq_o[9]           ; Output   ; --            ; --            ; --                    ; --  ;
; coe_dbf_dq_o[10]          ; Output   ; --            ; --            ; --                    ; --  ;
; coe_dbf_dq_o[11]          ; Output   ; --            ; --            ; --                    ; --  ;
; coe_dbf_dq_o[12]          ; Output   ; --            ; --            ; --                    ; --  ;
; coe_dbf_dq_o[13]          ; Output   ; --            ; --            ; --                    ; --  ;
; coe_dbf_dq_o[14]          ; Output   ; --            ; --            ; --                    ; --  ;
; coe_dbf_dq_o[15]          ; Output   ; --            ; --            ; --                    ; --  ;
; avs_s1_beginbursttransfer ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; avs_s1_write              ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; avs_s1_read               ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; csi_clockreset_clk        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; csi_clockreset_reset_n    ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; avs_s1_address[7]         ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; avs_s1_address[6]         ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; avs_s1_address[5]         ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; avs_s1_address[4]         ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; avs_s1_address[0]         ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; avs_s1_burstcount[3]      ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; avs_s1_burstcount[0]      ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; avs_s1_burstcount[1]      ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; avs_s1_burstcount[2]      ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; avs_s1_address[1]         ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; avs_s1_address[3]         ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; avs_s1_address[2]         ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; avs_s1_writedata[0]       ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; avs_s1_writedata[1]       ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; avs_s1_writedata[2]       ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; avs_s1_writedata[3]       ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; avs_s1_writedata[4]       ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; avs_s1_writedata[5]       ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; avs_s1_writedata[6]       ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; avs_s1_writedata[7]       ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; avs_s1_writedata[8]       ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; avs_s1_writedata[9]       ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; avs_s1_writedata[10]      ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; avs_s1_writedata[11]      ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; avs_s1_writedata[12]      ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; avs_s1_writedata[13]      ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; avs_s1_writedata[14]      ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; avs_s1_writedata[15]      ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; coe_dbf_dq_i[0]           ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; coe_dbf_dq_i[1]           ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; coe_dbf_dq_i[2]           ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; coe_dbf_dq_i[3]           ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; coe_dbf_dq_i[4]           ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; coe_dbf_dq_i[5]           ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; coe_dbf_dq_i[6]           ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; coe_dbf_dq_i[7]           ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; coe_dbf_dq_i[8]           ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; coe_dbf_dq_i[9]           ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; coe_dbf_dq_i[10]          ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; coe_dbf_dq_i[11]          ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; coe_dbf_dq_i[12]          ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; coe_dbf_dq_i[13]          ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; coe_dbf_dq_i[14]          ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; coe_dbf_dq_i[15]          ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; avs_s1_byteenable[0]      ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; avs_s1_byteenable[1]      ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; avs_s1_address[20]        ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; avs_s1_address[19]        ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; avs_s1_address[18]        ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; avs_s1_address[17]        ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; avs_s1_address[16]        ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; avs_s1_address[15]        ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; avs_s1_address[14]        ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; avs_s1_address[13]        ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; avs_s1_address[12]        ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; avs_s1_address[11]        ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; avs_s1_address[10]        ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; avs_s1_address[9]         ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; avs_s1_address[8]         ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; avs_s1_address[21]        ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
+---------------------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                   ;
+--------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------+-------------------+---------+
; avs_s1_beginbursttransfer                                          ;                   ;         ;
; avs_s1_write                                                       ;                   ;         ;
; avs_s1_read                                                        ;                   ;         ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_waitrequest~2             ; 1                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|always13~2                       ; 1                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|always8~0                        ; 1                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_wr_n~0                   ; 1                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|always13~4                       ; 1                 ; 6       ;
; csi_clockreset_clk                                                 ;                   ;         ;
; csi_clockreset_reset_n                                             ;                   ;         ;
; avs_s1_address[7]                                                  ;                   ;         ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|Add0~7                           ; 1                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ca[7]                    ; 1                 ; 6       ;
; avs_s1_address[6]                                                  ;                   ;         ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|Add0~5                           ; 1                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ca[6]~feeder             ; 1                 ; 6       ;
; avs_s1_address[5]                                                  ;                   ;         ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|Add0~3                           ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ca[5]~feeder             ; 0                 ; 6       ;
; avs_s1_address[4]                                                  ;                   ;         ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|Add0~1                           ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ca[4]~feeder             ; 0                 ; 6       ;
; avs_s1_address[0]                                                  ;                   ;         ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|Mux7~1                           ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|Mux7~2                           ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|Mux7~3                           ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|ram14x4_w_dat[11]~0              ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|ram14x4_w_dat[11]~1              ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|Mux7~4                           ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|Mux0~0                           ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|Mux7~5                           ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|Mux7~6                           ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|Mux7~7                           ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|Mux8~0                           ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr1~11                  ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0~11                  ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|ram14x4_w_dat[1]~2               ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[3]~6                ; 0                 ; 6       ;
; avs_s1_burstcount[3]                                               ;                   ;         ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|Decoder7~0                       ; 1                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|WideOr5~0                        ; 1                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|axss_bc_msk~0                    ; 1                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|WideOr3~0                        ; 1                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|WideOr4~0                        ; 1                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|WideOr1~0                        ; 1                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|WideOr2~0                        ; 1                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|WideOr0~0                        ; 1                 ; 6       ;
; avs_s1_burstcount[0]                                               ;                   ;         ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|Decoder7~0                       ; 1                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|WideOr5~0                        ; 1                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|axss_bc_msk~0                    ; 1                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|WideOr3~0                        ; 1                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|WideOr4~0                        ; 1                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|WideOr1~0                        ; 1                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|WideOr2~0                        ; 1                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|WideOr0~0                        ; 1                 ; 6       ;
; avs_s1_burstcount[1]                                               ;                   ;         ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|Decoder7~0                       ; 1                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|WideOr5~0                        ; 1                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|axss_bc_msk~0                    ; 1                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|WideOr3~0                        ; 1                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|WideOr4~0                        ; 1                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|WideOr1~0                        ; 1                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|WideOr2~0                        ; 1                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|WideOr0~0                        ; 1                 ; 6       ;
; avs_s1_burstcount[2]                                               ;                   ;         ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|Decoder7~0                       ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|WideOr5~0                        ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|axss_bc_msk~0                    ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|WideOr3~0                        ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|WideOr4~0                        ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|WideOr1~0                        ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|WideOr2~0                        ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|WideOr0~0                        ; 0                 ; 6       ;
; avs_s1_address[1]                                                  ;                   ;         ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[9]~0                ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[8]~1                ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[7]~2                ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[6]~3                ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[5]~4                ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[4]~5                ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr1~0                   ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0~7                   ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|ram14x4_w_dat[11]~1              ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr1~2                   ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0~9                   ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|Mux0~0                           ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr1~10                  ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0~10                  ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|Mux8~0                           ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr1~11                  ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0~11                  ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|ram14x4_w_dat[1]~2               ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[3]~6                ; 0                 ; 6       ;
; avs_s1_address[3]                                                  ;                   ;         ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|axss_ca_tst[1]~2                 ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|axss_splt0_bl~1                  ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ca[3]~feeder             ; 0                 ; 6       ;
; avs_s1_address[2]                                                  ;                   ;         ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|axss_ca_tst[0]~0                 ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|axss_splt0_bl~0                  ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|axss_splt1_bl~0                  ; 0                 ; 6       ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ca[2]~feeder             ; 0                 ; 6       ;
; avs_s1_writedata[0]                                                ;                   ;         ;
;      - MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[0]~feeder  ; 1                 ; 6       ;
; avs_s1_writedata[1]                                                ;                   ;         ;
;      - MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[1]~feeder  ; 1                 ; 6       ;
; avs_s1_writedata[2]                                                ;                   ;         ;
;      - MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[2]~feeder  ; 0                 ; 6       ;
; avs_s1_writedata[3]                                                ;                   ;         ;
;      - MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[3]         ; 0                 ; 6       ;
; avs_s1_writedata[4]                                                ;                   ;         ;
;      - MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[4]~feeder  ; 1                 ; 6       ;
; avs_s1_writedata[5]                                                ;                   ;         ;
;      - MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[5]~feeder  ; 1                 ; 6       ;
; avs_s1_writedata[6]                                                ;                   ;         ;
;      - MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[6]~feeder  ; 0                 ; 6       ;
; avs_s1_writedata[7]                                                ;                   ;         ;
;      - MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[7]~feeder  ; 0                 ; 6       ;
; avs_s1_writedata[8]                                                ;                   ;         ;
;      - MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[8]         ; 0                 ; 6       ;
; avs_s1_writedata[9]                                                ;                   ;         ;
;      - MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[9]         ; 0                 ; 6       ;
; avs_s1_writedata[10]                                               ;                   ;         ;
;      - MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[10]        ; 0                 ; 6       ;
; avs_s1_writedata[11]                                               ;                   ;         ;
;      - MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[11]        ; 0                 ; 6       ;
; avs_s1_writedata[12]                                               ;                   ;         ;
;      - MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[12]        ; 0                 ; 6       ;
; avs_s1_writedata[13]                                               ;                   ;         ;
;      - MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[13]~feeder ; 1                 ; 6       ;
; avs_s1_writedata[14]                                               ;                   ;         ;
;      - MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[14]        ; 0                 ; 6       ;
; avs_s1_writedata[15]                                               ;                   ;         ;
;      - MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[15]        ; 0                 ; 6       ;
; coe_dbf_dq_i[0]                                                    ;                   ;         ;
;      - MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[0]~feeder  ; 0                 ; 6       ;
; coe_dbf_dq_i[1]                                                    ;                   ;         ;
;      - MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[1]         ; 0                 ; 6       ;
; coe_dbf_dq_i[2]                                                    ;                   ;         ;
;      - MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[2]         ; 0                 ; 6       ;
; coe_dbf_dq_i[3]                                                    ;                   ;         ;
;      - MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[3]~feeder  ; 0                 ; 6       ;
; coe_dbf_dq_i[4]                                                    ;                   ;         ;
;      - MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[4]~feeder  ; 0                 ; 6       ;
; coe_dbf_dq_i[5]                                                    ;                   ;         ;
;      - MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[5]         ; 0                 ; 6       ;
; coe_dbf_dq_i[6]                                                    ;                   ;         ;
;      - MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[6]         ; 0                 ; 6       ;
; coe_dbf_dq_i[7]                                                    ;                   ;         ;
;      - MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[7]         ; 0                 ; 6       ;
; coe_dbf_dq_i[8]                                                    ;                   ;         ;
;      - MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[8]~feeder  ; 1                 ; 6       ;
; coe_dbf_dq_i[9]                                                    ;                   ;         ;
;      - MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[9]         ; 0                 ; 6       ;
; coe_dbf_dq_i[10]                                                   ;                   ;         ;
;      - MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[10]~feeder ; 1                 ; 6       ;
; coe_dbf_dq_i[11]                                                   ;                   ;         ;
;      - MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[11]~feeder ; 0                 ; 6       ;
; coe_dbf_dq_i[12]                                                   ;                   ;         ;
;      - MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[12]~feeder ; 1                 ; 6       ;
; coe_dbf_dq_i[13]                                                   ;                   ;         ;
;      - MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[13]        ; 1                 ; 6       ;
; coe_dbf_dq_i[14]                                                   ;                   ;         ;
;      - MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[14]~feeder ; 0                 ; 6       ;
; coe_dbf_dq_i[15]                                                   ;                   ;         ;
;      - MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[15]~feeder ; 0                 ; 6       ;
; avs_s1_byteenable[0]                                               ;                   ;         ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|mcb_wbe~0                        ; 0                 ; 6       ;
; avs_s1_byteenable[1]                                               ;                   ;         ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|mcb_wbe~1                        ; 0                 ; 6       ;
; avs_s1_address[20]                                                 ;                   ;         ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ba[0]~feeder             ; 0                 ; 6       ;
; avs_s1_address[19]                                                 ;                   ;         ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ra[11]                   ; 0                 ; 6       ;
; avs_s1_address[18]                                                 ;                   ;         ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ra[10]                   ; 1                 ; 6       ;
; avs_s1_address[17]                                                 ;                   ;         ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ra[9]~feeder             ; 0                 ; 6       ;
; avs_s1_address[16]                                                 ;                   ;         ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ra[8]~feeder             ; 0                 ; 6       ;
; avs_s1_address[15]                                                 ;                   ;         ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ra[7]~feeder             ; 0                 ; 6       ;
; avs_s1_address[14]                                                 ;                   ;         ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ra[6]~feeder             ; 0                 ; 6       ;
; avs_s1_address[13]                                                 ;                   ;         ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ra[5]~feeder             ; 1                 ; 6       ;
; avs_s1_address[12]                                                 ;                   ;         ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ra[4]                    ; 1                 ; 6       ;
; avs_s1_address[11]                                                 ;                   ;         ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ra[3]~feeder             ; 1                 ; 6       ;
; avs_s1_address[10]                                                 ;                   ;         ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ra[2]~feeder             ; 1                 ; 6       ;
; avs_s1_address[9]                                                  ;                   ;         ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ra[1]                    ; 0                 ; 6       ;
; avs_s1_address[8]                                                  ;                   ;         ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ra[0]~feeder             ; 0                 ; 6       ;
; avs_s1_address[21]                                                 ;                   ;         ;
;      - MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ba[1]                    ; 0                 ; 6       ;
+--------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                        ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~54                                     ; LCCOMB_X50_Y28_N20 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~55                                     ; LCCOMB_X50_Y28_N14 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~56                                     ; LCCOMB_X50_Y28_N24 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~57                                     ; LCCOMB_X50_Y28_N10 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_mcb_id                                                                      ; LCFF_X46_Y29_N21   ; 28      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[1]~8                                                                ; LCCOMB_X47_Y30_N4  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr1[10]~1                                                               ; LCCOMB_X47_Y30_N2  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_bb                                                                           ; LCFF_X43_Y29_N1    ; 29      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_bb~1                                                                         ; LCCOMB_X43_Y29_N0  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft[10]~1                                                          ; LCCOMB_X48_Y29_N4  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; LCFF_X48_Y29_N17   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_wr_ld~1                                    ; LCCOMB_X47_Y29_N26 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_ready ; LCFF_X42_Y30_N1    ; 21      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|always1~0                                    ; LCCOMB_X42_Y30_N30 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_done                                 ; LCFF_X42_Y29_N1    ; 18      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|always1~0                                    ; LCCOMB_X45_Y31_N30 ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|WideOr8~0_OTERM20                                                   ; LCFF_X47_Y29_N13   ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; avs_s1_beginbursttransfer                                                                                   ; PIN_N26            ; 36      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; csi_clockreset_clk                                                                                          ; PIN_P2             ; 340     ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; csi_clockreset_reset_n                                                                                      ; PIN_P1             ; 275     ; Async. clear                          ; yes    ; Global Clock         ; GCLK1            ; --                        ;
+-------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                       ;
+------------------------+----------+---------+----------------------+------------------+---------------------------+
; Name                   ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------+----------+---------+----------------------+------------------+---------------------------+
; csi_clockreset_clk     ; PIN_P2   ; 340     ; Global Clock         ; GCLK3            ; --                        ;
; csi_clockreset_reset_n ; PIN_P1   ; 275     ; Global Clock         ; GCLK1            ; --                        ;
+------------------------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                               ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------+---------+
; avs_s1_beginbursttransfer                                                                                          ; 36      ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_bb                                                                                  ; 29      ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_mcb_id                                                                             ; 28      ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_bb~1                                                                                ; 24      ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_pt[0]                                                                             ; 21      ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_pt[1]                                                                             ; 21      ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_ready        ; 21      ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd           ; 20      ;
; avs_s1_address[1]                                                                                                  ; 19      ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_wr_ld~1                                           ; 18      ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_act          ; 18      ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_done                                        ; 18      ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|WideOr8~0_OTERM20                                                          ; 15      ;
; avs_s1_address[0]                                                                                                  ; 15      ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_ref          ; 15      ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~57                                            ; 13      ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~56                                            ; 13      ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~55                                            ; 13      ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~54                                            ; 13      ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_ref          ; 13      ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_splt                                                                               ; 13      ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[3]~6                                                                       ; 13      ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_splt0_done                                                                         ; 13      ;
; MCB_AVL_WRAP:mcb_avl_wrap0|Equal0~0_OTERM34                                                                        ; 12      ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|always1~0                                           ; 12      ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[1]~8                                                                       ; 11      ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr1[10]~1                                                                      ; 11      ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_rd           ; 11      ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_prea         ; 10      ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_lmr          ; 10      ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_cmd_cnt[0]                                        ; 10      ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_wr           ; 10      ;
; MCB_AVL_WRAP:mcb_avl_wrap0|always13~4                                                                              ; 9       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft[10]~1                                                                 ; 9       ;
; avs_s1_burstcount[2]                                                                                               ; 8       ;
; avs_s1_burstcount[1]                                                                                               ; 8       ;
; avs_s1_burstcount[0]                                                                                               ; 8       ;
; avs_s1_burstcount[3]                                                                                               ; 8       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|Selector11~0                                                               ; 8       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_idle         ; 7       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_cl           ; 7       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|mcb_rdat_vld                                        ; 7       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|Mux9~0                                                                                  ; 7       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_rda          ; 7       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[7]~2                                                                       ; 7       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_ready        ; 7       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_tx_pt[0]                                                                             ; 6       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_tx_set                                                                               ; 6       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|WideOr7~3                                                                  ; 6       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|sdr_addr_rg[11]~0                                                          ; 6       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|Decoder7~0                                                                              ; 6       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_cmd_cnt[0]                                        ; 6       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_cmd_cnt[1]                                        ; 6       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_cmd_cnt[2]                                        ; 6       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[4]~5                                                                       ; 6       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[5]~4                                                                       ; 6       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[6]~3                                                                       ; 6       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[8]~1                                                                       ; 6       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[9]~0                                                                       ; 6       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_wra          ; 6       ;
; avs_s1_read                                                                                                        ; 5       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_tx_pt[1]                                                                             ; 5       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|WideOr7~1                                                                  ; 5       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_cmd_cnt[1]                                        ; 5       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|always13~3                                                                              ; 5       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr           ; 5       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_alert                                         ; 5       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|Add0~8                                                                                  ; 5       ;
; avs_s1_address[2]                                                                                                  ; 4       ;
; avs_s1_write                                                                                                       ; 4       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|ram14x4_w_dat[1]~2                                                                      ; 4       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|Mux8~0                                                                                  ; 4       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ref_n_cnt[0]                                      ; 4       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|Mux0~0                                                                                  ; 4       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ref_n_done                                        ; 4       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|ram14x4_w_dat[11]~1                                                                     ; 4       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|Equal2~1                   ; 4       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|Equal1~0                                            ; 4       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_cmd_cnt~2                                         ; 4       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_cmd_cnt~1                                         ; 4       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_cmd_cnt~0                                         ; 4       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|WideOr0~0                                                                               ; 4       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                         ; 4       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|Equal1~0                                                                                ; 4       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_cmd_cnt[2]                                        ; 4       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                         ; 4       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|always13~2                                                                              ; 4       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cnt[2]                                                                            ; 4       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cnt[0]                                                                            ; 4       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cnt[0]_OTERM24                                                                    ; 3       ;
; avs_s1_address[3]                                                                                                  ; 3       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|Mux7~7                                                                                  ; 3       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[0]                                      ; 3       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|always1~0                                           ; 3       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ref_n_cnt[1]                                      ; 3       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|Mux7~4                                                                                  ; 3       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|Selector1~0                ; 3       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_trfc         ; 3       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|Selector9~1                ; 3       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|Selector7~1                ; 3       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|WideOr0                    ; 3       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|ram14x4_w_dat[11]~0                                                                     ; 3       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|Equal1~2                   ; 3       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_cl_cnt[0]                                         ; 3       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_cl_cnt[1]                                         ; 3       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|Equal1~0                   ; 3       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cnt[1]~2                                                                          ; 3       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_req                                           ; 3       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|WideOr1~0                                                                               ; 3       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_bc_msk~0                                                                           ; 3       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|Equal0~0                   ; 3       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|mcb_wdat_req~1                                      ; 3       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[2]                                         ; 3       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_bst_num[1]                                        ; 3       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_bst_num[0]                                        ; 3       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_wdat_req~0                                        ; 3       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_bst_dir                                           ; 3       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[11]                                                                        ; 3       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr1[11]                                                                        ; 3       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cnt[1]                                                                            ; 3       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cnt[3]                                                                            ; 3       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_bst_n_cnt[0]                                      ; 3       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|Equal1~1_OTERM32                                                                        ; 2       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cnt[2]_OTERM28                                                                    ; 2       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cnt[3]_OTERM26                                                                    ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|Selector7~0_OTERM22        ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_trcd_OTERM17 ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|Equal2~0_OTERM15           ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_wr_ld~0_OTERM11                                   ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_bst_num[1]_OTERM9                                 ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_bst_num[0]_OTERM7                                 ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|mcb_wdat_req~0_OTERM3                               ; 2       ;
; avs_s1_address[4]                                                                                                  ; 2       ;
; avs_s1_address[5]                                                                                                  ; 2       ;
; avs_s1_address[6]                                                                                                  ; 2       ;
; avs_s1_address[7]                                                                                                  ; 2       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft[2]                                                                    ; 2       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|Mux7~6                                                                                  ; 2       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|Mux7~5                                                                                  ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ref_n_cnt[2]                                      ; 2       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_wr_n                                                                            ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|Selector5~1                ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|Selector3~0                ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|Selector5~0                ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_wait         ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_trp          ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt~2                                          ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt~1                                          ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|Selector9~0                ; 2       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_wr_n                                                                                ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|Equal0~1                                            ; 2       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_id                                                                                 ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|Selector2~0                ; 2       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|Selector7~1                                                                ; 2       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|Selector1~0                                                                ; 2       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|WideOr0~0                                                                  ; 2       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|WideOr8~2                                                                  ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_wait         ; 2       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|Mux7~3                                                                                  ; 2       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|WideOr2~0                                                                               ; 2       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|Mux7~2                                                                                  ; 2       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|WideOr4~0                                                                               ; 2       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|WideOr3~0                                                                               ; 2       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|Mux7~1                                                                                  ; 2       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|WideOr5~0                                                                               ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_tmrd         ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[3]                                         ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[13]                                     ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[14]                                     ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[12]                                     ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[11]                                     ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[9]                                      ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[10]                                     ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[8]                                      ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[7]                                      ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[6]                                      ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[5]                                      ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[4]                                      ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[3]                                      ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[2]                                      ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[1]                                      ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_rd_w         ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_wr_w         ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_bst_n_cnt[1]                                      ; 2       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ca_rg[7]                                                               ; 2       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ca_rg[6]                                                               ; 2       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ca_rg[5]                                                               ; 2       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ca_rg[4]                                                               ; 2       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ca_rg[3]                                                               ; 2       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ca_rg[2]                                                               ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_i_cnt[3]                                      ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_i_cnt[4]                                      ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_i_cnt[5]                                      ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_i_cnt[7]                                      ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_i_cnt[9]                                      ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_i_cnt[6]                                      ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_i_cnt[8]                                      ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_i_cnt[0]                                      ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_i_cnt[10]                                     ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_i_cnt[1]                                      ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_i_cnt[2]                                      ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_trfc         ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_wra_w        ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_rda_w        ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_trcd         ; 2       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_splt1_done                                                                         ; 2       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_wr_ld~0_RTM013                                    ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|mcb_wdat_req~0_RTM05                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|Equal0~0_OTERM1                                     ; 1       ;
; avs_s1_address[21]                                                                                                 ; 1       ;
; avs_s1_address[8]                                                                                                  ; 1       ;
; avs_s1_address[9]                                                                                                  ; 1       ;
; avs_s1_address[10]                                                                                                 ; 1       ;
; avs_s1_address[11]                                                                                                 ; 1       ;
; avs_s1_address[12]                                                                                                 ; 1       ;
; avs_s1_address[13]                                                                                                 ; 1       ;
; avs_s1_address[14]                                                                                                 ; 1       ;
; avs_s1_address[15]                                                                                                 ; 1       ;
; avs_s1_address[16]                                                                                                 ; 1       ;
; avs_s1_address[17]                                                                                                 ; 1       ;
; avs_s1_address[18]                                                                                                 ; 1       ;
; avs_s1_address[19]                                                                                                 ; 1       ;
; avs_s1_address[20]                                                                                                 ; 1       ;
; avs_s1_byteenable[1]                                                                                               ; 1       ;
; avs_s1_byteenable[0]                                                                                               ; 1       ;
; coe_dbf_dq_i[15]                                                                                                   ; 1       ;
; coe_dbf_dq_i[14]                                                                                                   ; 1       ;
; coe_dbf_dq_i[13]                                                                                                   ; 1       ;
; coe_dbf_dq_i[12]                                                                                                   ; 1       ;
; coe_dbf_dq_i[11]                                                                                                   ; 1       ;
; coe_dbf_dq_i[10]                                                                                                   ; 1       ;
; coe_dbf_dq_i[9]                                                                                                    ; 1       ;
; coe_dbf_dq_i[8]                                                                                                    ; 1       ;
; coe_dbf_dq_i[7]                                                                                                    ; 1       ;
; coe_dbf_dq_i[6]                                                                                                    ; 1       ;
; coe_dbf_dq_i[5]                                                                                                    ; 1       ;
; coe_dbf_dq_i[4]                                                                                                    ; 1       ;
; coe_dbf_dq_i[3]                                                                                                    ; 1       ;
; coe_dbf_dq_i[2]                                                                                                    ; 1       ;
; coe_dbf_dq_i[1]                                                                                                    ; 1       ;
; coe_dbf_dq_i[0]                                                                                                    ; 1       ;
; avs_s1_writedata[15]                                                                                               ; 1       ;
; avs_s1_writedata[14]                                                                                               ; 1       ;
; avs_s1_writedata[13]                                                                                               ; 1       ;
; avs_s1_writedata[12]                                                                                               ; 1       ;
; avs_s1_writedata[11]                                                                                               ; 1       ;
; avs_s1_writedata[10]                                                                                               ; 1       ;
; avs_s1_writedata[9]                                                                                                ; 1       ;
; avs_s1_writedata[8]                                                                                                ; 1       ;
; avs_s1_writedata[7]                                                                                                ; 1       ;
; avs_s1_writedata[6]                                                                                                ; 1       ;
; avs_s1_writedata[5]                                                                                                ; 1       ;
; avs_s1_writedata[4]                                                                                                ; 1       ;
; avs_s1_writedata[3]                                                                                                ; 1       ;
; avs_s1_writedata[2]                                                                                                ; 1       ;
; avs_s1_writedata[1]                                                                                                ; 1       ;
; avs_s1_writedata[0]                                                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ref_n_cnt[0]~2                                    ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_id~0                                                                               ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0~11                                                                         ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr1~11                                                                         ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~81                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~39                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~80                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~0                                             ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~26                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~13                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0~10                                                                         ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[1]                                                                         ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr1~10                                                                         ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr1[1]                                                                         ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft~10                                                                    ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[1]                                      ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~79                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~40                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~78                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~1                                             ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~14                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~27                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[2]                                                                         ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr1~9                                                                          ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr1[2]                                                                         ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft~9                                                                     ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[2]                                      ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~77                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~41                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~76                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~2                                             ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~28                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~15                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr1~8                                                                          ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr1[3]                                                                         ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft~8                                                                     ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft[3]                                                                    ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[3]                                      ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~75                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~42                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~74                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~3                                             ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~16                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~29                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr1~7                                                                          ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr1[4]                                                                         ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft~7                                                                     ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft[4]                                                                    ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[4]                                      ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~73                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~43                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~72                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~4                                             ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~30                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~17                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr1~6                                                                          ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr1[5]                                                                         ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft~6                                                                     ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft[5]                                                                    ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[5]                                      ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~71                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~44                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~70                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~5                                             ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~18                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~31                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr1~5                                                                          ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr1[6]                                                                         ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft~5                                                                     ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft[6]                                                                    ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[6]                                      ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~69                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~45                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~68                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~6                                             ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~32                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~19                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr1~4                                                                          ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr1[7]                                                                         ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[0]~14                                   ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ref_n_cnt[1]~1                                    ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ref_n_cnt[2]~0                                    ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft~4                                                                     ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft[7]                                                                    ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[7]                                      ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~67                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~46                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~66                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~7                                             ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~20                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~33                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_splt0_bl~1                                                                         ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_splt1_bl~1                                                                         ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_splt0_bl~0                                                                         ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_splt1_bl~0                                                                         ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_wr_n~0                                                                          ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr1~3                                                                          ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr1[8]                                                                         ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ca~5                                                                                ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ca[7]                                                                           ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ca~4                                                                                ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ca[6]                                                                           ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ca~3                                                                                ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ca[5]                                                                           ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ca~2                                                                                ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ca[4]                                                                           ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ca~1                                                                                ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ca[3]                                                                           ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ca~0                                                                                ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ca[2]                                                                           ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ba[1]                                                                           ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ra[0]                                                                           ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[7]~12                                                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ra[1]                                                                           ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ra[2]                                                                           ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ra[3]                                                                           ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ra[4]                                                                           ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ra[5]                                                                           ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ra[6]                                                                           ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ra[7]                                                                           ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ra[8]                                                                           ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ra[9]                                                                           ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ra[10]                                                                          ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ra[11]                                                                          ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_ba[0]                                                                           ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|Selector4~0                ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_wait~0       ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|Equal0~4                                            ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|Equal0~3                                            ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|Equal0~2                                            ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|Equal0~1                                            ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|Equal0~0                                            ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|Selector0~0                ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|Selector2~0                ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|Equal1~0                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft~3                                                                     ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft[8]                                                                    ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[8]                                      ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~65                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~47                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~64                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~8                                             ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~34                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~21                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_tx_pt[0]~1                                                                           ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|always8~0                                                                               ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_tx_pt[1]~0                                                                           ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_bl~3                                                                                ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_bl[1]                                                                           ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_bl~2                                                                                ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_splt0_bl[1]                                                                        ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_splt1_bl[1]                                                                        ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_bl~1                                                                                ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_bl[0]                                                                           ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_bl~0                                                                                ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_splt0_bl[0]                                                                        ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_splt1_bl[0]                                                                        ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|Selector8~0                ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|Add0~1                                              ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|Add0~0                                              ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_wr_n~0                                                                              ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0~9                                                                          ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr1~2                                                                          ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr1[9]                                                                         ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|Selector0~1                ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|Selector0~0                ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|Selector1~1                ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|Selector1~0                ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_cl_cnt~0                                          ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ca[7]                                                                               ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ca[6]                                                                               ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ca[5]                                                                               ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ca[4]                                                                               ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ca[3]                                                                               ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ca[2]                                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|sdr_addr_rg[11]~1                                                          ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_wbe~1                                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt~3                                          ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_wbe~0                                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_nxt.i_st_prea~0       ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|Selector1~2                ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|Selector1~1                ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_nxt.i_st_lmr~0        ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~63                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~51                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~62                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~12                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~25                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~38                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~61                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~50                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~60                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~11                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~37                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~24                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft~2                                                                     ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft[9]                                                                    ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[9]                                      ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~59                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~48                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~58                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~9                                             ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~22                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~35                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_pt[0]~1                                                                           ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_pt[1]~0                                                                           ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now~23                ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|Selector1~0                ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|Selector10~0               ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|Selector6~0                ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_req~0                                         ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_cmd_cnt~2                                         ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_cmd_cnt~1                                         ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_cmd_cnt~0                                         ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|Selector3~0                ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|Add1~0                                              ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_bl[1]                                                                               ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_bl[0]                                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt~0                                          ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|Selector7~0                ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|Equal2~0                   ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|Selector2~0                ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now~22                ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_mcb_id~0                                                                           ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0~7                                                                          ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[10]                                                                        ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr1~0                                                                          ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr1[10]                                                                        ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_splt1_done~0                                                                       ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|Selector3~1                ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|Selector3~0                ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|Selector2~1                ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|Equal1~1                   ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bst_num[0]                                        ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bst_num[1]                                        ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|Selector0~0                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ra_rg[11]                                                              ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|Selector1~5                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|Selector1~4                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|Selector1~3                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ra_rg[10]                                                              ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|Selector2~0                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ra_rg[9]                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|Selector3~0                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ra_rg[8]                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|Selector4~1                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|Selector4~0                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ra_rg[7]                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|Selector5~1                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|Selector5~0                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ra_rg[6]                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|Selector6~1                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|Selector6~0                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ra_rg[5]                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|Selector7~2                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|Selector7~0                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ra_rg[4]                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|Selector8~1                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|Selector8~0                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ra_rg[3]                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|Selector9~1                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|Selector9~0                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ra_rg[2]                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|Selector10~1                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|Selector10~0                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|Selector1~2                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|Selector1~1                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ra_rg[1]                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|Selector11~1                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ra_rg[0]                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|sdr_ba_nxt[1]~1                                                            ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ba_rg[1]                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|sdr_ba_nxt[0]~0                                                            ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ba_rg[0]                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|sdr_dqm~1                                                                  ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_wbe[1]                                                                              ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|sdr_dqm~0                                                                  ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_wbe[0]                                                                              ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|WideOr9~2                                                                  ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|WideOr9~1                                                                  ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|WideOr9~0                                                                  ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|WideOr8~4                                                                  ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|WideOr8~3                                                                  ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|WideOr8~1                                                                  ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|WideOr7~2                                                                  ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|WideOr8~0                                                                  ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|WideOr7~0                                                                  ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[15]                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[14]                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[13]                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[12]                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[11]                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[10]                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[9]                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[8]                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[7]                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[6]                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[5]                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[4]                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[3]                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[2]                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[1]                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[0]                                                                ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cnt~1                                                                             ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cnt~0                                                                             ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|Equal1~1                                                                                ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[13]                                     ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[12]                                     ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft~0                                                                     ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft[10]                                                                   ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[10]                                     ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~53                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~49                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~52                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~10                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~23                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~36                                            ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_alert~3                                       ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_alert~2                                       ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_alert~1                                       ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_alert~0                                       ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|Selector0~3                ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|Selector0~2                ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|Selector0~1                ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|Selector0~0                ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_splt0_done~0                                                                       ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_ready~0      ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_avl_wdat_req~1                                                                     ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|Equal0~0                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_avl_wdat_req~0                                                                     ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_bb~0                                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[15]                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[14]                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[13]                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[12]                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[11]                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[10]                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[9]                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[8]                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[7]                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[6]                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[5]                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[4]                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[3]                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[2]                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[1]                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[0]                                                                ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|sdr_addr_rg[11]                                                            ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|sdr_addr_rg[10]                                                            ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|sdr_addr_rg[9]                                                             ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|sdr_addr_rg[8]                                                             ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|sdr_addr_rg[7]                                                             ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|sdr_addr_rg[6]                                                             ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|sdr_addr_rg[5]                                                             ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|sdr_addr_rg[4]                                                             ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|sdr_addr_rg[3]                                                             ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|sdr_addr_rg[2]                                                             ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|sdr_addr_rg[1]                                                             ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|sdr_addr_rg[0]                                                             ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|sdr_ba_rg[1]                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|sdr_ba_rg[0]                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|sdr_dqm[1]                                                                 ; 1       ;
; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|sdr_dqm[0]                                                                 ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|sdr_cmd_rg[0]                                                              ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|sdr_cmd_rg[1]                                                              ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|sdr_cmd_rg[2]                                                              ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[15]                                                                     ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[14]                                                                     ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[13]                                                                     ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[12]                                                                     ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[11]                                                                     ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[10]                                                                     ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[9]                                                                      ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[8]                                                                      ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[7]                                                                      ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[6]                                                                      ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[5]                                                                      ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[4]                                                                      ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[3]                                                                      ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[2]                                                                      ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[1]                                                                      ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[0]                                                                      ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdatavalid~0                                                                  ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|Equal0~0                                                                                ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft[11]                                                                   ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[11]                                     ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_rdat_vld_dly1                                                                       ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_waitrequest~2                                                                    ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_waitrequest~1                                                                    ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_waitrequest~0                                                                    ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_avl_wdat_req                                                                       ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[3]                                                                         ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[4]                                                                         ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[5]                                                                         ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[6]                                                                         ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[7]                                                                         ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[14]~41                                  ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[13]~40                                  ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[13]~39                                  ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[12]~38                                  ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[12]~37                                  ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[11]~36                                  ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[11]~35                                  ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[10]~34                                  ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[10]~33                                  ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[9]~32                                   ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[9]~31                                   ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[8]~30                                   ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[8]~29                                   ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[7]~28                                   ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[7]~27                                   ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[6]~26                                   ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[6]~25                                   ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[5]~24                                   ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[5]~23                                   ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[4]~22                                   ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[4]~21                                   ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[3]~20                                   ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[3]~19                                   ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[2]~18                                   ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[2]~17                                   ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[1]~16                                   ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[1]~15                                   ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[8]                                                                         ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ba[1]~4                                                                             ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ba[0]~3                                                                             ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ba[0]~2                                                                             ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[11]~36                                                                           ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[11]~35                                                                           ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[10]~34                                                                           ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[10]~33                                                                           ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[9]~32                                                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[9]~31                                                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[8]~30                                                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[8]~29                                                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[7]~28                                                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[7]~27                                                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[6]~26                                                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[6]~25                                                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[5]~24                                                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[5]~23                                                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[4]~22                                                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[4]~21                                                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[3]~20                                                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[3]~19                                                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[2]~18                                                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[2]~17                                                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[1]~16                                                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[1]~15                                                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[0]~14                                                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[0]~13                                                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[9]                                                                         ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[11]                                                                              ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[10]                                                                              ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[9]                                                                               ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[8]                                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ca_rg[7]~16                                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[7]                                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ca_rg[6]~15                                                            ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ca_rg[6]~14                                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[6]                                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ca_rg[5]~13                                                            ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ca_rg[5]~12                                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[5]                                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ca_rg[4]~11                                                            ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ca_rg[4]~10                                                            ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[4]                                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ca_rg[3]~9                                                             ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ca_rg[3]~8                                                             ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[3]                                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ca_rg[2]~7                                                             ; 1       ;
; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ca_rg[2]~6                                                             ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[2]                                                                               ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[1]                                                                               ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[0]                                                                               ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ba[1]                                                                               ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ba[0]                                                                               ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|Add0~20                                             ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|Add0~19                                             ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|Add0~18                                             ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|Add0~17                                             ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|Add0~16                                             ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|Add0~15                                             ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|Add0~14                                             ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|Add0~13                                             ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|Add0~12                                             ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|Add0~11                                             ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|Add0~10                                             ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|Add0~9                                              ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|Add0~8                                              ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|Add0~7                                              ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|Add0~6                                              ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|Add0~5                                              ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|Add0~4                                              ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|Add0~3                                              ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|Add0~2                                              ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|Add0~1                                              ; 1       ;
; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|Add0~0                                              ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|Add0~7                                                                                  ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|Add0~5                                                                                  ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|Add0~3                                                                                  ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|Add0~1                                                                                  ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_ca_tst[1]~3                                                                        ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_ca_tst[1]~2                                                                        ; 1       ;
; MCB_AVL_WRAP:mcb_avl_wrap0|axss_ca_tst[0]~1                                                                        ; 1       ;
+--------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 514 / 94,460 ( < 1 % ) ;
; C16 interconnects          ; 20 / 3,315 ( < 1 % )   ;
; C4 interconnects           ; 262 / 60,840 ( < 1 % ) ;
; Direct links               ; 125 / 94,460 ( < 1 % ) ;
; Global clocks              ; 2 / 16 ( 13 % )        ;
; Local interconnects        ; 224 / 33,216 ( < 1 % ) ;
; R24 interconnects          ; 16 / 3,091 ( < 1 % )   ;
; R4 interconnects           ; 245 / 81,294 ( < 1 % ) ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.65) ; Number of LABs  (Total = 34) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 3                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 1                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 0                            ;
; 15                                          ; 0                            ;
; 16                                          ; 23                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.62) ; Number of LABs  (Total = 34) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 30                           ;
; 1 Clock                            ; 33                           ;
; 1 Clock enable                     ; 18                           ;
; 1 Sync. clear                      ; 3                            ;
; 2 Clock enables                    ; 5                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 21.18) ; Number of LABs  (Total = 34) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 3                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 3                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 3                            ;
; 28                                           ; 3                            ;
; 29                                           ; 2                            ;
; 30                                           ; 2                            ;
; 31                                           ; 4                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.94) ; Number of LABs  (Total = 34) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 5                            ;
; 2                                               ; 2                            ;
; 3                                               ; 2                            ;
; 4                                               ; 4                            ;
; 5                                               ; 0                            ;
; 6                                               ; 0                            ;
; 7                                               ; 1                            ;
; 8                                               ; 4                            ;
; 9                                               ; 3                            ;
; 10                                              ; 0                            ;
; 11                                              ; 6                            ;
; 12                                              ; 1                            ;
; 13                                              ; 0                            ;
; 14                                              ; 2                            ;
; 15                                              ; 0                            ;
; 16                                              ; 3                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.74) ; Number of LABs  (Total = 34) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 4                            ;
; 5                                            ; 3                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 2                            ;
; 12                                           ; 0                            ;
; 13                                           ; 3                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 4                            ;
; 17                                           ; 3                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 3                            ;
; 23                                           ; 0                            ;
; 24                                           ; 3                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Thu May 31 13:41:46 2012
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off MCB_AVL_IP_TOP -c MCB_AVL_IP_TOP
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Selected device EP2C35F672C6 for design "MCB_AVL_IP_TOP"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C50F672C6 is compatible
    Info: Device EP2C70F672C6 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location E3
    Info: Pin ~nCSO~ is reserved at location D3
    Info: Pin ~LVDS150p/nCEO~ is reserved at location AE24
Critical Warning: No exact pin location assignment(s) for 122 pins of 122 total pins
    Info: Pin avs_s1_waitrequest not assigned to an exact location on the device
    Info: Pin avs_s1_readdatavalid not assigned to an exact location on the device
    Info: Pin avs_s1_readdata[0] not assigned to an exact location on the device
    Info: Pin avs_s1_readdata[1] not assigned to an exact location on the device
    Info: Pin avs_s1_readdata[2] not assigned to an exact location on the device
    Info: Pin avs_s1_readdata[3] not assigned to an exact location on the device
    Info: Pin avs_s1_readdata[4] not assigned to an exact location on the device
    Info: Pin avs_s1_readdata[5] not assigned to an exact location on the device
    Info: Pin avs_s1_readdata[6] not assigned to an exact location on the device
    Info: Pin avs_s1_readdata[7] not assigned to an exact location on the device
    Info: Pin avs_s1_readdata[8] not assigned to an exact location on the device
    Info: Pin avs_s1_readdata[9] not assigned to an exact location on the device
    Info: Pin avs_s1_readdata[10] not assigned to an exact location on the device
    Info: Pin avs_s1_readdata[11] not assigned to an exact location on the device
    Info: Pin avs_s1_readdata[12] not assigned to an exact location on the device
    Info: Pin avs_s1_readdata[13] not assigned to an exact location on the device
    Info: Pin avs_s1_readdata[14] not assigned to an exact location on the device
    Info: Pin avs_s1_readdata[15] not assigned to an exact location on the device
    Info: Pin coe_sdr_cke not assigned to an exact location on the device
    Info: Pin coe_sdr_cs_n not assigned to an exact location on the device
    Info: Pin coe_sdr_ras_n not assigned to an exact location on the device
    Info: Pin coe_sdr_cas_n not assigned to an exact location on the device
    Info: Pin coe_sdr_we_n not assigned to an exact location on the device
    Info: Pin coe_sdr_dqm[0] not assigned to an exact location on the device
    Info: Pin coe_sdr_dqm[1] not assigned to an exact location on the device
    Info: Pin coe_sdr_ba[0] not assigned to an exact location on the device
    Info: Pin coe_sdr_ba[1] not assigned to an exact location on the device
    Info: Pin coe_sdr_addr[0] not assigned to an exact location on the device
    Info: Pin coe_sdr_addr[1] not assigned to an exact location on the device
    Info: Pin coe_sdr_addr[2] not assigned to an exact location on the device
    Info: Pin coe_sdr_addr[3] not assigned to an exact location on the device
    Info: Pin coe_sdr_addr[4] not assigned to an exact location on the device
    Info: Pin coe_sdr_addr[5] not assigned to an exact location on the device
    Info: Pin coe_sdr_addr[6] not assigned to an exact location on the device
    Info: Pin coe_sdr_addr[7] not assigned to an exact location on the device
    Info: Pin coe_sdr_addr[8] not assigned to an exact location on the device
    Info: Pin coe_sdr_addr[9] not assigned to an exact location on the device
    Info: Pin coe_sdr_addr[10] not assigned to an exact location on the device
    Info: Pin coe_sdr_addr[11] not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_ie not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_oe not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_o[0] not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_o[1] not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_o[2] not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_o[3] not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_o[4] not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_o[5] not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_o[6] not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_o[7] not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_o[8] not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_o[9] not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_o[10] not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_o[11] not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_o[12] not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_o[13] not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_o[14] not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_o[15] not assigned to an exact location on the device
    Info: Pin avs_s1_beginbursttransfer not assigned to an exact location on the device
    Info: Pin avs_s1_write not assigned to an exact location on the device
    Info: Pin avs_s1_read not assigned to an exact location on the device
    Info: Pin csi_clockreset_clk not assigned to an exact location on the device
    Info: Pin csi_clockreset_reset_n not assigned to an exact location on the device
    Info: Pin avs_s1_address[7] not assigned to an exact location on the device
    Info: Pin avs_s1_address[6] not assigned to an exact location on the device
    Info: Pin avs_s1_address[5] not assigned to an exact location on the device
    Info: Pin avs_s1_address[4] not assigned to an exact location on the device
    Info: Pin avs_s1_address[0] not assigned to an exact location on the device
    Info: Pin avs_s1_burstcount[3] not assigned to an exact location on the device
    Info: Pin avs_s1_burstcount[0] not assigned to an exact location on the device
    Info: Pin avs_s1_burstcount[1] not assigned to an exact location on the device
    Info: Pin avs_s1_burstcount[2] not assigned to an exact location on the device
    Info: Pin avs_s1_address[1] not assigned to an exact location on the device
    Info: Pin avs_s1_address[3] not assigned to an exact location on the device
    Info: Pin avs_s1_address[2] not assigned to an exact location on the device
    Info: Pin avs_s1_writedata[0] not assigned to an exact location on the device
    Info: Pin avs_s1_writedata[1] not assigned to an exact location on the device
    Info: Pin avs_s1_writedata[2] not assigned to an exact location on the device
    Info: Pin avs_s1_writedata[3] not assigned to an exact location on the device
    Info: Pin avs_s1_writedata[4] not assigned to an exact location on the device
    Info: Pin avs_s1_writedata[5] not assigned to an exact location on the device
    Info: Pin avs_s1_writedata[6] not assigned to an exact location on the device
    Info: Pin avs_s1_writedata[7] not assigned to an exact location on the device
    Info: Pin avs_s1_writedata[8] not assigned to an exact location on the device
    Info: Pin avs_s1_writedata[9] not assigned to an exact location on the device
    Info: Pin avs_s1_writedata[10] not assigned to an exact location on the device
    Info: Pin avs_s1_writedata[11] not assigned to an exact location on the device
    Info: Pin avs_s1_writedata[12] not assigned to an exact location on the device
    Info: Pin avs_s1_writedata[13] not assigned to an exact location on the device
    Info: Pin avs_s1_writedata[14] not assigned to an exact location on the device
    Info: Pin avs_s1_writedata[15] not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_i[0] not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_i[1] not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_i[2] not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_i[3] not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_i[4] not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_i[5] not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_i[6] not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_i[7] not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_i[8] not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_i[9] not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_i[10] not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_i[11] not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_i[12] not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_i[13] not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_i[14] not assigned to an exact location on the device
    Info: Pin coe_dbf_dq_i[15] not assigned to an exact location on the device
    Info: Pin avs_s1_byteenable[0] not assigned to an exact location on the device
    Info: Pin avs_s1_byteenable[1] not assigned to an exact location on the device
    Info: Pin avs_s1_address[20] not assigned to an exact location on the device
    Info: Pin avs_s1_address[19] not assigned to an exact location on the device
    Info: Pin avs_s1_address[18] not assigned to an exact location on the device
    Info: Pin avs_s1_address[17] not assigned to an exact location on the device
    Info: Pin avs_s1_address[16] not assigned to an exact location on the device
    Info: Pin avs_s1_address[15] not assigned to an exact location on the device
    Info: Pin avs_s1_address[14] not assigned to an exact location on the device
    Info: Pin avs_s1_address[13] not assigned to an exact location on the device
    Info: Pin avs_s1_address[12] not assigned to an exact location on the device
    Info: Pin avs_s1_address[11] not assigned to an exact location on the device
    Info: Pin avs_s1_address[10] not assigned to an exact location on the device
    Info: Pin avs_s1_address[9] not assigned to an exact location on the device
    Info: Pin avs_s1_address[8] not assigned to an exact location on the device
    Info: Pin avs_s1_address[21] not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Reading SDC File: 'MCB_AVL_IP_TOP.sdc'
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 1 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:   10.000      sys_clk
Info: Automatically promoted node csi_clockreset_clk (placed in PIN P2 (CLK2, LVDSCLK1p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node csi_clockreset_reset_n (placed in PIN P1 (CLK3, LVDSCLK1n, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 120 (unused VREF, 3.3V VCCIO, 63 input, 57 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  62 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  57 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  65 pins available
        Info: I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  58 pins available
        Info: I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 202 ps
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations for speed complete: elapsed CPU time is 00:00:01
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm logic and register replication
Info: Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations for speed complete: elapsed CPU time is 00:00:00
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 0% of the available device resources
    Info: Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X44_Y24 to location X54_Y36
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 57 output pins without output pin load capacitance assignment
    Info: Pin "avs_s1_waitrequest" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdatavalid" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdata[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdata[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdata[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdata[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdata[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdata[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdata[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdata[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdata[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdata[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdata[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdata[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdata[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdata[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdata[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdata[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_cke" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_cs_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_ras_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_cas_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_we_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_dqm[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_dqm[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_ba[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_ba[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_addr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_addr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_addr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_addr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_addr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_addr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_addr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_addr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_addr[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_addr[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_addr[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_addr[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_ie" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_oe" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_o[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_o[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_o[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_o[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_o[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_o[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_o[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_o[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_o[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_o[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_o[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_o[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_o[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_o[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_o[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_o[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Generated suppressed messages file E:/BYSG/BYSG_design/sdrc_lite_beta_0.002.7/QII_MCB_AVL_IP_TOP/MCB_AVL_IP_TOP.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 382 megabytes
    Info: Processing ended: Thu May 31 13:41:53 2012
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:08


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/BYSG/BYSG_design/sdrc_lite_beta_0.002.7/QII_MCB_AVL_IP_TOP/MCB_AVL_IP_TOP.fit.smsg.


