module shiftleft16 (
    input x[16],
    input y[4],
    output result[16]
  ) {
  sig 
  always {
    out = 0;
  }
}
