// Generated by CIRCT firtool-1.114.1
module p_Adder_ScaleEmax(
  input  [3:0] io_depth,
  input  [8:0] io_scale_sum_0,
               io_scale_sum_1,
               io_scale_sum_2,
               io_scale_sum_3,
               io_scale_sum_4,
               io_scale_sum_5,
               io_scale_sum_6,
               io_scale_sum_7,
  input        io_nan_0,
               io_nan_1,
               io_nan_2,
               io_nan_3,
               io_nan_4,
               io_nan_5,
               io_nan_6,
               io_nan_7,
  input  [2:0] io_emax_0,
               io_emax_1,
               io_emax_2,
               io_emax_3,
               io_emax_4,
               io_emax_5,
               io_emax_6,
               io_emax_7,
  output [9:0] io_out_0,
               io_out_1,
               io_out_2,
               io_out_3,
               io_out_4,
               io_out_5,
               io_out_6,
               io_out_7
);

  wire [8:0] _GEN =
    (|io_depth)
      ? (io_nan_0 ? 9'hFF : io_scale_sum_0 + {6'h0, io_emax_0})
      : io_scale_sum_0;
  wire [8:0] _GEN_0 =
    (|io_depth)
      ? (io_nan_1 ? 9'hFF : io_scale_sum_1 + {6'h0, io_emax_1})
      : io_scale_sum_1;
  wire [8:0] _GEN_1 =
    (|io_depth)
      ? (io_nan_2 ? 9'hFF : io_scale_sum_2 + {6'h0, io_emax_2})
      : io_scale_sum_2;
  wire [8:0] _GEN_2 =
    (|io_depth)
      ? (io_nan_3 ? 9'hFF : io_scale_sum_3 + {6'h0, io_emax_3})
      : io_scale_sum_3;
  wire [8:0] _GEN_3 =
    (|io_depth)
      ? (io_nan_4 ? 9'hFF : io_scale_sum_4 + {6'h0, io_emax_4})
      : io_scale_sum_4;
  wire [8:0] _GEN_4 =
    (|io_depth)
      ? (io_nan_5 ? 9'hFF : io_scale_sum_5 + {6'h0, io_emax_5})
      : io_scale_sum_5;
  wire [8:0] _GEN_5 =
    (|io_depth)
      ? (io_nan_6 ? 9'hFF : io_scale_sum_6 + {6'h0, io_emax_6})
      : io_scale_sum_6;
  wire [8:0] _GEN_6 =
    (|io_depth)
      ? (io_nan_7 ? 9'hFF : io_scale_sum_7 + {6'h0, io_emax_7})
      : io_scale_sum_7;
  assign io_out_0 = {_GEN[8], _GEN};
  assign io_out_1 = {_GEN_0[8], _GEN_0};
  assign io_out_2 = {_GEN_1[8], _GEN_1};
  assign io_out_3 = {_GEN_2[8], _GEN_2};
  assign io_out_4 = {_GEN_3[8], _GEN_3};
  assign io_out_5 = {_GEN_4[8], _GEN_4};
  assign io_out_6 = {_GEN_5[8], _GEN_5};
  assign io_out_7 = {_GEN_6[8], _GEN_6};
endmodule

