TimeQuest Timing Analyzer report for uniciclo
Thu Jul 11 22:28:34 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_mem'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_mem'
 15. Slow Model Minimum Pulse Width: 'clk_mem'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'clk'
 25. Fast Model Setup: 'clk_mem'
 26. Fast Model Hold: 'clk'
 27. Fast Model Hold: 'clk_mem'
 28. Fast Model Minimum Pulse Width: 'clk_mem'
 29. Fast Model Minimum Pulse Width: 'clk'
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Multicorner Timing Analysis Summary
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; uniciclo                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_mem    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_mem } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 57.64 MHz ; 57.64 MHz       ; clk_mem    ;      ;
; 58.36 MHz ; 58.36 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk     ; -19.837 ; -18412.793    ;
; clk_mem ; -16.349 ; -631.816      ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.391 ; 0.000         ;
; clk_mem ; 0.951 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_mem ; -2.000 ; -374.916            ;
; clk     ; -1.380 ; -1025.380           ;
+---------+--------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                            ;
+---------+-----------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                             ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -19.837 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[8]     ; clk_mem      ; clk         ; 1.000        ; -0.042     ; 20.831     ;
; -19.837 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[8]     ; clk_mem      ; clk         ; 1.000        ; -0.042     ; 20.831     ;
; -19.837 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[8]     ; clk_mem      ; clk         ; 1.000        ; -0.042     ; 20.831     ;
; -19.837 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[8]     ; clk_mem      ; clk         ; 1.000        ; -0.042     ; 20.831     ;
; -19.837 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[8]     ; clk_mem      ; clk         ; 1.000        ; -0.042     ; 20.831     ;
; -19.837 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[8]     ; clk_mem      ; clk         ; 1.000        ; -0.042     ; 20.831     ;
; -19.837 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[8]     ; clk_mem      ; clk         ; 1.000        ; -0.042     ; 20.831     ;
; -19.837 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[8]     ; clk_mem      ; clk         ; 1.000        ; -0.042     ; 20.831     ;
; -19.716 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[4]     ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.716     ;
; -19.716 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[4]     ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.716     ;
; -19.716 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[4]     ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.716     ;
; -19.716 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[4]     ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.716     ;
; -19.716 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[4]     ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.716     ;
; -19.716 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[4]     ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.716     ;
; -19.716 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[4]     ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.716     ;
; -19.716 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[4]     ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.716     ;
; -19.714 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[3]     ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.714     ;
; -19.714 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[3]     ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.714     ;
; -19.714 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[3]     ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.714     ;
; -19.714 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[3]     ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.714     ;
; -19.714 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[3]     ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.714     ;
; -19.714 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[3]     ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.714     ;
; -19.714 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[3]     ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.714     ;
; -19.714 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[3]     ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.714     ;
; -19.698 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[9]     ; clk_mem      ; clk         ; 1.000        ; -0.030     ; 20.704     ;
; -19.698 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[9]     ; clk_mem      ; clk         ; 1.000        ; -0.030     ; 20.704     ;
; -19.698 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[9]     ; clk_mem      ; clk         ; 1.000        ; -0.030     ; 20.704     ;
; -19.698 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[9]     ; clk_mem      ; clk         ; 1.000        ; -0.030     ; 20.704     ;
; -19.698 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[9]     ; clk_mem      ; clk         ; 1.000        ; -0.030     ; 20.704     ;
; -19.698 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[9]     ; clk_mem      ; clk         ; 1.000        ; -0.030     ; 20.704     ;
; -19.698 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[9]     ; clk_mem      ; clk         ; 1.000        ; -0.030     ; 20.704     ;
; -19.698 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[9]     ; clk_mem      ; clk         ; 1.000        ; -0.030     ; 20.704     ;
; -19.662 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; pc:PC_P|address_out[8]     ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 20.647     ;
; -19.662 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; pc:PC_P|address_out[8]     ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 20.647     ;
; -19.662 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; pc:PC_P|address_out[8]     ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 20.647     ;
; -19.662 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; pc:PC_P|address_out[8]     ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 20.647     ;
; -19.662 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; pc:PC_P|address_out[8]     ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 20.647     ;
; -19.662 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; pc:PC_P|address_out[8]     ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 20.647     ;
; -19.662 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; pc:PC_P|address_out[8]     ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 20.647     ;
; -19.662 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; pc:PC_P|address_out[8]     ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 20.647     ;
; -19.600 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[2]     ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 20.596     ;
; -19.600 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[2]     ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 20.596     ;
; -19.600 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[2]     ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 20.596     ;
; -19.600 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[2]     ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 20.596     ;
; -19.600 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[2]     ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 20.596     ;
; -19.600 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[2]     ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 20.596     ;
; -19.600 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[2]     ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 20.596     ;
; -19.600 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[2]     ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 20.596     ;
; -19.541 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; pc:PC_P|address_out[4]     ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 20.532     ;
; -19.541 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; pc:PC_P|address_out[4]     ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 20.532     ;
; -19.541 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; pc:PC_P|address_out[4]     ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 20.532     ;
; -19.541 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; pc:PC_P|address_out[4]     ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 20.532     ;
; -19.541 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; pc:PC_P|address_out[4]     ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 20.532     ;
; -19.541 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; pc:PC_P|address_out[4]     ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 20.532     ;
; -19.541 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; pc:PC_P|address_out[4]     ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 20.532     ;
; -19.541 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; pc:PC_P|address_out[4]     ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 20.532     ;
; -19.539 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; pc:PC_P|address_out[3]     ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 20.530     ;
; -19.539 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; pc:PC_P|address_out[3]     ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 20.530     ;
; -19.539 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; pc:PC_P|address_out[3]     ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 20.530     ;
; -19.539 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; pc:PC_P|address_out[3]     ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 20.530     ;
; -19.539 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; pc:PC_P|address_out[3]     ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 20.530     ;
; -19.539 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; pc:PC_P|address_out[3]     ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 20.530     ;
; -19.539 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; pc:PC_P|address_out[3]     ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 20.530     ;
; -19.539 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; pc:PC_P|address_out[3]     ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 20.530     ;
; -19.523 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; pc:PC_P|address_out[9]     ; clk_mem      ; clk         ; 1.000        ; -0.039     ; 20.520     ;
; -19.523 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; pc:PC_P|address_out[9]     ; clk_mem      ; clk         ; 1.000        ; -0.039     ; 20.520     ;
; -19.523 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; pc:PC_P|address_out[9]     ; clk_mem      ; clk         ; 1.000        ; -0.039     ; 20.520     ;
; -19.523 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; pc:PC_P|address_out[9]     ; clk_mem      ; clk         ; 1.000        ; -0.039     ; 20.520     ;
; -19.523 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; pc:PC_P|address_out[9]     ; clk_mem      ; clk         ; 1.000        ; -0.039     ; 20.520     ;
; -19.523 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; pc:PC_P|address_out[9]     ; clk_mem      ; clk         ; 1.000        ; -0.039     ; 20.520     ;
; -19.523 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; pc:PC_P|address_out[9]     ; clk_mem      ; clk         ; 1.000        ; -0.039     ; 20.520     ;
; -19.523 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; pc:PC_P|address_out[9]     ; clk_mem      ; clk         ; 1.000        ; -0.039     ; 20.520     ;
; -19.479 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; xreg:X_regis|um_Reg[4][30] ; clk_mem      ; clk         ; 1.000        ; -0.037     ; 20.478     ;
; -19.479 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; xreg:X_regis|um_Reg[4][30] ; clk_mem      ; clk         ; 1.000        ; -0.037     ; 20.478     ;
; -19.479 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; xreg:X_regis|um_Reg[4][30] ; clk_mem      ; clk         ; 1.000        ; -0.037     ; 20.478     ;
; -19.479 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; xreg:X_regis|um_Reg[4][30] ; clk_mem      ; clk         ; 1.000        ; -0.037     ; 20.478     ;
; -19.479 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; xreg:X_regis|um_Reg[4][30] ; clk_mem      ; clk         ; 1.000        ; -0.037     ; 20.478     ;
; -19.479 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; xreg:X_regis|um_Reg[4][30] ; clk_mem      ; clk         ; 1.000        ; -0.037     ; 20.478     ;
; -19.479 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; xreg:X_regis|um_Reg[4][30] ; clk_mem      ; clk         ; 1.000        ; -0.037     ; 20.478     ;
; -19.479 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; xreg:X_regis|um_Reg[4][30] ; clk_mem      ; clk         ; 1.000        ; -0.037     ; 20.478     ;
; -19.476 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; xreg:X_regis|um_Reg[2][30] ; clk_mem      ; clk         ; 1.000        ; -0.037     ; 20.475     ;
; -19.476 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; xreg:X_regis|um_Reg[2][30] ; clk_mem      ; clk         ; 1.000        ; -0.037     ; 20.475     ;
; -19.476 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; xreg:X_regis|um_Reg[2][30] ; clk_mem      ; clk         ; 1.000        ; -0.037     ; 20.475     ;
; -19.476 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; xreg:X_regis|um_Reg[2][30] ; clk_mem      ; clk         ; 1.000        ; -0.037     ; 20.475     ;
; -19.476 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; xreg:X_regis|um_Reg[2][30] ; clk_mem      ; clk         ; 1.000        ; -0.037     ; 20.475     ;
; -19.476 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; xreg:X_regis|um_Reg[2][30] ; clk_mem      ; clk         ; 1.000        ; -0.037     ; 20.475     ;
; -19.476 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; xreg:X_regis|um_Reg[2][30] ; clk_mem      ; clk         ; 1.000        ; -0.037     ; 20.475     ;
; -19.476 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; xreg:X_regis|um_Reg[2][30] ; clk_mem      ; clk         ; 1.000        ; -0.037     ; 20.475     ;
; -19.428 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; xreg:X_regis|um_Reg[3][30] ; clk_mem      ; clk         ; 1.000        ; -0.034     ; 20.430     ;
; -19.428 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; xreg:X_regis|um_Reg[3][30] ; clk_mem      ; clk         ; 1.000        ; -0.034     ; 20.430     ;
; -19.428 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; xreg:X_regis|um_Reg[3][30] ; clk_mem      ; clk         ; 1.000        ; -0.034     ; 20.430     ;
; -19.428 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; xreg:X_regis|um_Reg[3][30] ; clk_mem      ; clk         ; 1.000        ; -0.034     ; 20.430     ;
; -19.428 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; xreg:X_regis|um_Reg[3][30] ; clk_mem      ; clk         ; 1.000        ; -0.034     ; 20.430     ;
; -19.428 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; xreg:X_regis|um_Reg[3][30] ; clk_mem      ; clk         ; 1.000        ; -0.034     ; 20.430     ;
; -19.428 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; xreg:X_regis|um_Reg[3][30] ; clk_mem      ; clk         ; 1.000        ; -0.034     ; 20.430     ;
; -19.428 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; xreg:X_regis|um_Reg[3][30] ; clk_mem      ; clk         ; 1.000        ; -0.034     ; 20.430     ;
; -19.425 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; pc:PC_P|address_out[2]     ; clk_mem      ; clk         ; 1.000        ; -0.049     ; 20.412     ;
; -19.425 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; pc:PC_P|address_out[2]     ; clk_mem      ; clk         ; 1.000        ; -0.049     ; 20.412     ;
; -19.425 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; pc:PC_P|address_out[2]     ; clk_mem      ; clk         ; 1.000        ; -0.049     ; 20.412     ;
; -19.425 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; pc:PC_P|address_out[2]     ; clk_mem      ; clk         ; 1.000        ; -0.049     ; 20.412     ;
+---------+-----------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_mem'                                                                                                                                                                                                                                                                                            ;
+---------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                             ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -16.349 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 17.346     ;
; -16.349 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 17.346     ;
; -16.349 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 17.346     ;
; -16.349 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 17.346     ;
; -16.349 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 17.346     ;
; -16.349 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 17.346     ;
; -16.349 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 17.346     ;
; -16.349 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 17.346     ;
; -16.335 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg0  ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 17.323     ;
; -16.335 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg0  ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 17.323     ;
; -16.335 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg0  ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 17.323     ;
; -16.335 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg0  ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 17.323     ;
; -16.335 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg0  ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 17.323     ;
; -16.335 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg0  ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 17.323     ;
; -16.335 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg0  ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 17.323     ;
; -16.335 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg0  ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 17.323     ;
; -16.282 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 17.279     ;
; -16.282 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 17.279     ;
; -16.282 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 17.279     ;
; -16.282 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 17.279     ;
; -16.282 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 17.279     ;
; -16.282 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 17.279     ;
; -16.282 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 17.279     ;
; -16.282 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 17.279     ;
; -16.265 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 17.253     ;
; -16.265 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 17.253     ;
; -16.265 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 17.253     ;
; -16.265 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 17.253     ;
; -16.265 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 17.253     ;
; -16.265 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 17.253     ;
; -16.265 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 17.253     ;
; -16.265 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 17.253     ;
; -16.125 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 17.113     ;
; -16.125 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 17.113     ;
; -16.125 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 17.113     ;
; -16.125 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 17.113     ;
; -16.125 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 17.113     ;
; -16.125 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 17.113     ;
; -16.125 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 17.113     ;
; -16.125 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 17.113     ;
; -16.117 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 17.114     ;
; -16.117 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 17.114     ;
; -16.117 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 17.114     ;
; -16.117 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 17.114     ;
; -16.117 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 17.114     ;
; -16.117 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 17.114     ;
; -16.117 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 17.114     ;
; -16.117 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 17.114     ;
; -15.975 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.014      ; 16.954     ;
; -15.975 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.014      ; 16.954     ;
; -15.975 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.014      ; 16.954     ;
; -15.975 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.014      ; 16.954     ;
; -15.975 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.014      ; 16.954     ;
; -15.975 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.014      ; 16.954     ;
; -15.975 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.014      ; 16.954     ;
; -15.975 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.014      ; 16.954     ;
; -15.963 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 16.951     ;
; -15.963 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 16.951     ;
; -15.963 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 16.951     ;
; -15.963 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 16.951     ;
; -15.963 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 16.951     ;
; -15.963 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 16.951     ;
; -15.963 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 16.951     ;
; -15.963 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 16.951     ;
; -15.843 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 16.831     ;
; -15.843 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 16.831     ;
; -15.843 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 16.831     ;
; -15.843 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 16.831     ;
; -15.843 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 16.831     ;
; -15.843 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 16.831     ;
; -15.843 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 16.831     ;
; -15.843 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 16.831     ;
; -15.835 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 16.832     ;
; -15.835 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 16.832     ;
; -15.835 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 16.832     ;
; -15.835 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 16.832     ;
; -15.835 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 16.832     ;
; -15.835 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 16.832     ;
; -15.835 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 16.832     ;
; -15.835 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 16.832     ;
; -15.789 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 16.786     ;
; -15.789 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 16.786     ;
; -15.789 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 16.786     ;
; -15.789 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 16.786     ;
; -15.789 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 16.786     ;
; -15.789 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 16.786     ;
; -15.789 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 16.786     ;
; -15.789 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ; clk_mem      ; clk_mem     ; 1.000        ; 0.032      ; 16.786     ;
; -15.759 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 16.747     ;
; -15.759 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 16.747     ;
; -15.759 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 16.747     ;
; -15.759 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 16.747     ;
; -15.759 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 16.747     ;
; -15.759 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 16.747     ;
; -15.759 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 16.747     ;
; -15.759 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ; clk_mem      ; clk_mem     ; 1.000        ; 0.023      ; 16.747     ;
; -15.745 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg0  ; clk_mem      ; clk_mem     ; 1.000        ; 0.014      ; 16.724     ;
; -15.745 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg0  ; clk_mem      ; clk_mem     ; 1.000        ; 0.014      ; 16.724     ;
; -15.745 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg0  ; clk_mem      ; clk_mem     ; 1.000        ; 0.014      ; 16.724     ;
; -15.745 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg0  ; clk_mem      ; clk_mem     ; 1.000        ; 0.014      ; 16.724     ;
+---------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                              ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; pc:PC_P|address_out[0]  ; pc:PC_P|address_out[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 1.232 ; pc:PC_P|address_out[1]  ; pc:PC_P|address_out[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 2.244 ; pc:PC_P|address_out[14] ; pc:PC_P|address_out[14]     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.510      ;
; 2.291 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[21][0]  ; clk          ; clk         ; 0.000        ; 0.005      ; 2.562      ;
; 2.595 ; pc:PC_P|address_out[10] ; pc:PC_P|address_out[10]     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.861      ;
; 2.788 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[15][6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 3.054      ;
; 2.905 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[20][0]  ; clk          ; clk         ; 0.000        ; 0.005      ; 3.176      ;
; 3.090 ; pc:PC_P|address_out[10] ; pc:PC_P|address_out[14]     ; clk          ; clk         ; 0.000        ; -0.001     ; 3.355      ;
; 3.172 ; pc:PC_P|address_out[5]  ; xreg:X_regis|um_Reg[15][6]  ; clk          ; clk         ; 0.000        ; 0.007      ; 3.445      ;
; 3.176 ; pc:PC_P|address_out[6]  ; pc:PC_P|address_out[6]      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.442      ;
; 3.186 ; pc:PC_P|address_out[5]  ; pc:PC_P|address_out[5]      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.452      ;
; 3.237 ; pc:PC_P|address_out[14] ; xreg:X_regis|um_Reg[15][14] ; clk          ; clk         ; 0.000        ; -0.012     ; 3.491      ;
; 3.370 ; pc:PC_P|address_out[9]  ; xreg:X_regis|um_Reg[25][9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 3.636      ;
; 3.394 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[25][9]  ; clk          ; clk         ; 0.000        ; -0.010     ; 3.650      ;
; 3.404 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[17][0]  ; clk          ; clk         ; 0.000        ; -0.018     ; 3.652      ;
; 3.404 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[25][0]  ; clk          ; clk         ; 0.000        ; -0.018     ; 3.652      ;
; 3.411 ; pc:PC_P|address_out[14] ; pc:PC_P|address_out[15]     ; clk          ; clk         ; 0.000        ; 0.018      ; 3.695      ;
; 3.466 ; pc:PC_P|address_out[5]  ; xreg:X_regis|um_Reg[25][9]  ; clk          ; clk         ; 0.000        ; -0.003     ; 3.729      ;
; 3.491 ; pc:PC_P|address_out[6]  ; pc:PC_P|address_out[14]     ; clk          ; clk         ; 0.000        ; -0.008     ; 3.749      ;
; 3.502 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[23][0]  ; clk          ; clk         ; 0.000        ; -0.038     ; 3.730      ;
; 3.533 ; pc:PC_P|address_out[6]  ; pc:PC_P|address_out[10]     ; clk          ; clk         ; 0.000        ; -0.007     ; 3.792      ;
; 3.536 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[18][0]  ; clk          ; clk         ; 0.000        ; -0.048     ; 3.754      ;
; 3.538 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[13][0]  ; clk          ; clk         ; 0.000        ; -0.048     ; 3.756      ;
; 3.538 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[8][6]   ; clk          ; clk         ; 0.000        ; -0.051     ; 3.753      ;
; 3.545 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[24][0]  ; clk          ; clk         ; 0.000        ; -0.034     ; 3.777      ;
; 3.558 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[24][6]  ; clk          ; clk         ; 0.000        ; -0.064     ; 3.760      ;
; 3.560 ; pc:PC_P|address_out[5]  ; pc:PC_P|address_out[6]      ; clk          ; clk         ; 0.000        ; 0.007      ; 3.833      ;
; 3.563 ; pc:PC_P|address_out[5]  ; pc:PC_P|address_out[14]     ; clk          ; clk         ; 0.000        ; -0.001     ; 3.828      ;
; 3.577 ; pc:PC_P|address_out[1]  ; xreg:X_regis|um_Reg[10][1]  ; clk          ; clk         ; 0.000        ; -0.031     ; 3.812      ;
; 3.579 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[30][0]  ; clk          ; clk         ; 0.000        ; -0.027     ; 3.818      ;
; 3.582 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[26][0]  ; clk          ; clk         ; 0.000        ; -0.027     ; 3.821      ;
; 3.594 ; pc:PC_P|address_out[11] ; pc:PC_P|address_out[14]     ; clk          ; clk         ; 0.000        ; 0.005      ; 3.865      ;
; 3.602 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[22][0]  ; clk          ; clk         ; 0.000        ; -0.032     ; 3.836      ;
; 3.602 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[31][0]  ; clk          ; clk         ; 0.000        ; -0.032     ; 3.836      ;
; 3.618 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[15][0]  ; clk          ; clk         ; 0.000        ; -0.048     ; 3.836      ;
; 3.621 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[14][0]  ; clk          ; clk         ; 0.000        ; -0.048     ; 3.839      ;
; 3.622 ; pc:PC_P|address_out[14] ; xreg:X_regis|um_Reg[31][15] ; clk          ; clk         ; 0.000        ; -0.041     ; 3.847      ;
; 3.625 ; pc:PC_P|address_out[9]  ; pc:PC_P|address_out[9]      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.891      ;
; 3.631 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[6][0]   ; clk          ; clk         ; 0.000        ; -0.012     ; 3.885      ;
; 3.644 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[16][0]  ; clk          ; clk         ; 0.000        ; -0.034     ; 3.876      ;
; 3.644 ; pc:PC_P|address_out[31] ; pc:PC_P|address_out[31]     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.910      ;
; 3.649 ; pc:PC_P|address_out[6]  ; pc:PC_P|address_out[9]      ; clk          ; clk         ; 0.000        ; -0.010     ; 3.905      ;
; 3.690 ; pc:PC_P|address_out[5]  ; xreg:X_regis|um_Reg[25][5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 3.956      ;
; 3.693 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[12][0]  ; clk          ; clk         ; 0.000        ; -0.051     ; 3.908      ;
; 3.693 ; pc:PC_P|address_out[14] ; xreg:X_regis|um_Reg[31][14] ; clk          ; clk         ; 0.000        ; -0.020     ; 3.939      ;
; 3.696 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[8][0]   ; clk          ; clk         ; 0.000        ; -0.051     ; 3.911      ;
; 3.703 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[19][0]  ; clk          ; clk         ; 0.000        ; -0.044     ; 3.925      ;
; 3.707 ; pc:PC_P|address_out[14] ; xreg:X_regis|um_Reg[13][14] ; clk          ; clk         ; 0.000        ; -0.017     ; 3.956      ;
; 3.707 ; pc:PC_P|address_out[14] ; xreg:X_regis|um_Reg[18][14] ; clk          ; clk         ; 0.000        ; -0.017     ; 3.956      ;
; 3.710 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[27][0]  ; clk          ; clk         ; 0.000        ; -0.044     ; 3.932      ;
; 3.710 ; pc:PC_P|address_out[14] ; xreg:X_regis|um_Reg[9][14]  ; clk          ; clk         ; 0.000        ; -0.017     ; 3.959      ;
; 3.712 ; pc:PC_P|address_out[14] ; xreg:X_regis|um_Reg[28][14] ; clk          ; clk         ; 0.000        ; -0.017     ; 3.961      ;
; 3.721 ; pc:PC_P|address_out[5]  ; pc:PC_P|address_out[9]      ; clk          ; clk         ; 0.000        ; -0.003     ; 3.984      ;
; 3.727 ; pc:PC_P|address_out[14] ; xreg:X_regis|um_Reg[7][18]  ; clk          ; clk         ; 0.000        ; 0.012      ; 4.005      ;
; 3.768 ; pc:PC_P|address_out[10] ; pc:PC_P|address_out[12]     ; clk          ; clk         ; 0.000        ; -0.014     ; 4.020      ;
; 3.782 ; pc:PC_P|address_out[9]  ; pc:PC_P|address_out[14]     ; clk          ; clk         ; 0.000        ; 0.002      ; 4.050      ;
; 3.796 ; pc:PC_P|address_out[9]  ; xreg:X_regis|um_Reg[14][9]  ; clk          ; clk         ; 0.000        ; -0.001     ; 4.061      ;
; 3.800 ; pc:PC_P|address_out[9]  ; xreg:X_regis|um_Reg[8][9]   ; clk          ; clk         ; 0.000        ; -0.001     ; 4.065      ;
; 3.808 ; pc:PC_P|address_out[3]  ; xreg:X_regis|um_Reg[15][6]  ; clk          ; clk         ; 0.000        ; 0.016      ; 4.090      ;
; 3.816 ; pc:PC_P|address_out[9]  ; pc:PC_P|address_out[10]     ; clk          ; clk         ; 0.000        ; 0.003      ; 4.085      ;
; 3.820 ; pc:PC_P|address_out[8]  ; pc:PC_P|address_out[10]     ; clk          ; clk         ; 0.000        ; 0.015      ; 4.101      ;
; 3.820 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[14][9]  ; clk          ; clk         ; 0.000        ; -0.011     ; 4.075      ;
; 3.823 ; pc:PC_P|address_out[3]  ; pc:PC_P|address_out[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.089      ;
; 3.824 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[8][9]   ; clk          ; clk         ; 0.000        ; -0.011     ; 4.079      ;
; 3.830 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[27][6]  ; clk          ; clk         ; 0.000        ; -0.029     ; 4.067      ;
; 3.837 ; pc:PC_P|address_out[1]  ; pc:PC_P|address_out[5]      ; clk          ; clk         ; 0.000        ; -0.009     ; 4.094      ;
; 3.838 ; pc:PC_P|address_out[10] ; pc:PC_P|address_out[11]     ; clk          ; clk         ; 0.000        ; -0.006     ; 4.098      ;
; 3.847 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[31][6]  ; clk          ; clk         ; 0.000        ; -0.028     ; 4.085      ;
; 3.847 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[22][6]  ; clk          ; clk         ; 0.000        ; -0.028     ; 4.085      ;
; 3.848 ; pc:PC_P|address_out[15] ; pc:PC_P|address_out[15]     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.114      ;
; 3.848 ; pc:PC_P|address_out[7]  ; pc:PC_P|address_out[10]     ; clk          ; clk         ; 0.000        ; -0.001     ; 4.113      ;
; 3.851 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[10][0]  ; clk          ; clk         ; 0.000        ; -0.077     ; 4.040      ;
; 3.852 ; pc:PC_P|address_out[14] ; xreg:X_regis|um_Reg[19][16] ; clk          ; clk         ; 0.000        ; 0.016      ; 4.134      ;
; 3.856 ; pc:PC_P|address_out[14] ; pc:PC_P|address_out[18]     ; clk          ; clk         ; 0.000        ; 0.012      ; 4.134      ;
; 3.858 ; pc:PC_P|address_out[24] ; xreg:X_regis|um_Reg[18][25] ; clk          ; clk         ; 0.000        ; -0.001     ; 4.123      ;
; 3.858 ; pc:PC_P|address_out[24] ; xreg:X_regis|um_Reg[29][25] ; clk          ; clk         ; 0.000        ; -0.001     ; 4.123      ;
; 3.861 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[13][6]  ; clk          ; clk         ; 0.000        ; -0.079     ; 4.048      ;
; 3.863 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[4][0]   ; clk          ; clk         ; 0.000        ; -0.022     ; 4.107      ;
; 3.867 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[2][0]   ; clk          ; clk         ; 0.000        ; -0.022     ; 4.111      ;
; 3.869 ; pc:PC_P|address_out[21] ; pc:PC_P|address_out[21]     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.135      ;
; 3.869 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[2][6]   ; clk          ; clk         ; 0.000        ; -0.078     ; 4.057      ;
; 3.871 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[6][6]   ; clk          ; clk         ; 0.000        ; -0.078     ; 4.059      ;
; 3.888 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[11][0]  ; clk          ; clk         ; 0.000        ; -0.045     ; 4.109      ;
; 3.891 ; pc:PC_P|address_out[1]  ; pc:PC_P|address_out[10]     ; clk          ; clk         ; 0.000        ; -0.009     ; 4.148      ;
; 3.892 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[9][0]   ; clk          ; clk         ; 0.000        ; -0.045     ; 4.113      ;
; 3.892 ; pc:PC_P|address_out[5]  ; xreg:X_regis|um_Reg[14][9]  ; clk          ; clk         ; 0.000        ; -0.004     ; 4.154      ;
; 3.896 ; pc:PC_P|address_out[5]  ; xreg:X_regis|um_Reg[8][9]   ; clk          ; clk         ; 0.000        ; -0.004     ; 4.158      ;
; 3.905 ; pc:PC_P|address_out[31] ; xreg:X_regis|um_Reg[6][31]  ; clk          ; clk         ; 0.000        ; -0.012     ; 4.159      ;
; 3.908 ; pc:PC_P|address_out[14] ; pc:PC_P|address_out[21]     ; clk          ; clk         ; 0.000        ; 0.014      ; 4.188      ;
; 3.915 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[10][6]  ; clk          ; clk         ; 0.000        ; -0.039     ; 4.142      ;
; 3.922 ; pc:PC_P|address_out[5]  ; xreg:X_regis|um_Reg[8][6]   ; clk          ; clk         ; 0.000        ; -0.044     ; 4.144      ;
; 3.924 ; pc:PC_P|address_out[14] ; pc:PC_P|address_out[16]     ; clk          ; clk         ; 0.000        ; 0.016      ; 4.206      ;
; 3.939 ; pc:PC_P|address_out[7]  ; xreg:X_regis|um_Reg[25][9]  ; clk          ; clk         ; 0.000        ; -0.004     ; 4.201      ;
; 3.942 ; pc:PC_P|address_out[5]  ; xreg:X_regis|um_Reg[24][6]  ; clk          ; clk         ; 0.000        ; -0.057     ; 4.151      ;
; 3.945 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[16][6]  ; clk          ; clk         ; 0.000        ; -0.062     ; 4.149      ;
; 3.945 ; pc:PC_P|address_out[10] ; pc:PC_P|address_out[15]     ; clk          ; clk         ; 0.000        ; 0.017      ; 4.228      ;
; 3.946 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[25][6]  ; clk          ; clk         ; 0.000        ; -0.063     ; 4.149      ;
; 3.947 ; pc:PC_P|address_out[13] ; pc:PC_P|address_out[14]     ; clk          ; clk         ; 0.000        ; 0.033      ; 4.246      ;
; 3.948 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[28][0]  ; clk          ; clk         ; 0.000        ; -0.037     ; 4.177      ;
; 3.948 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[20][6]  ; clk          ; clk         ; 0.000        ; -0.062     ; 4.152      ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_mem'                                                                                                                                                                                                                                                                                           ;
+-------+----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                      ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.951 ; pc:PC_P|address_out[2]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_mem     ; 0.000        ; 0.040      ; 1.225      ;
; 1.012 ; pc:PC_P|address_out[2]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_mem     ; 0.000        ; 0.049      ; 1.295      ;
; 1.036 ; pc:PC_P|address_out[6]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_mem     ; 0.000        ; 0.029      ; 1.299      ;
; 1.241 ; pc:PC_P|address_out[7]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_mem     ; 0.000        ; 0.035      ; 1.510      ;
; 1.253 ; pc:PC_P|address_out[9]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_mem     ; 0.000        ; 0.039      ; 1.526      ;
; 1.255 ; pc:PC_P|address_out[8]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_mem     ; 0.000        ; 0.051      ; 1.540      ;
; 1.267 ; pc:PC_P|address_out[3]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_mem     ; 0.000        ; 0.045      ; 1.546      ;
; 1.271 ; pc:PC_P|address_out[4]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_mem     ; 0.000        ; 0.036      ; 1.541      ;
; 1.278 ; pc:PC_P|address_out[7]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_mem     ; 0.000        ; 0.026      ; 1.538      ;
; 1.285 ; pc:PC_P|address_out[4]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_mem     ; 0.000        ; 0.045      ; 1.564      ;
; 1.288 ; pc:PC_P|address_out[8]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_mem     ; 0.000        ; 0.042      ; 1.564      ;
; 1.289 ; pc:PC_P|address_out[9]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_mem     ; 0.000        ; 0.030      ; 1.553      ;
; 1.290 ; pc:PC_P|address_out[3]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_mem     ; 0.000        ; 0.036      ; 1.560      ;
; 1.292 ; pc:PC_P|address_out[5]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_mem     ; 0.000        ; 0.036      ; 1.562      ;
; 1.298 ; pc:PC_P|address_out[5]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_mem     ; 0.000        ; 0.027      ; 1.559      ;
; 1.343 ; pc:PC_P|address_out[6]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_mem     ; 0.000        ; 0.020      ; 1.597      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_memory_reg0          ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg1   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a1~porta_memory_reg0          ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a2~porta_memory_reg0          ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg3   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a3~porta_memory_reg0          ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg4   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a4~porta_memory_reg0          ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a5~porta_memory_reg0          ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a6~porta_memory_reg0          ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg7   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a7~porta_memory_reg0          ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg8   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a8~porta_memory_reg0          ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg9   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a9~porta_memory_reg0          ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a10~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg11  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a11~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a12~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg13  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a13~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg14  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a14~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg15  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a15~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg16  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a16~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a17~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg0  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg1  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a19~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg2  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a20~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg3  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a21~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg4  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a22~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg5  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a23~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg6  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a24~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg7  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a25~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg8  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a26~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg9  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a27~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a28~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg11 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a29~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg12 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a30~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg13 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a31~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.990 ; xreg:X_regis|um_Reg[15][27]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg9         ; clk          ; clk_mem     ; 0.000        ; 0.074      ; 3.298      ;
; 3.002 ; xreg:X_regis|um_Reg[31][6]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6          ; clk          ; clk_mem     ; 0.000        ; 0.070      ; 3.306      ;
; 3.003 ; xreg:X_regis|um_Reg[14][4]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg4          ; clk          ; clk_mem     ; 0.000        ; 0.119      ; 3.356      ;
; 3.026 ; xreg:X_regis|um_Reg[13][27]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg9         ; clk          ; clk_mem     ; 0.000        ; 0.074      ; 3.334      ;
; 3.052 ; xreg:X_regis|um_Reg[14][27]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg9         ; clk          ; clk_mem     ; 0.000        ; 0.072      ; 3.358      ;
; 3.080 ; xreg:X_regis|um_Reg[4][1]                                                                                      ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg1          ; clk          ; clk_mem     ; 0.000        ; 0.074      ; 3.388      ;
; 3.125 ; xreg:X_regis|um_Reg[27][6]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6          ; clk          ; clk_mem     ; 0.000        ; 0.071      ; 3.430      ;
; 3.186 ; xreg:X_regis|um_Reg[14][2]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2          ; clk          ; clk_mem     ; 0.000        ; 0.119      ; 3.539      ;
; 3.243 ; xreg:X_regis|um_Reg[13][22]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg4         ; clk          ; clk_mem     ; 0.000        ; 0.076      ; 3.553      ;
; 3.310 ; xreg:X_regis|um_Reg[14][5]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5          ; clk          ; clk_mem     ; 0.000        ; 0.119      ; 3.663      ;
; 3.336 ; xreg:X_regis|um_Reg[13][12]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12         ; clk          ; clk_mem     ; 0.000        ; 0.100      ; 3.670      ;
; 3.366 ; xreg:X_regis|um_Reg[13][3]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg3          ; clk          ; clk_mem     ; 0.000        ; 0.067      ; 3.667      ;
; 3.379 ; xreg:X_regis|um_Reg[15][28]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10        ; clk          ; clk_mem     ; 0.000        ; 0.068      ; 3.681      ;
; 3.381 ; xreg:X_regis|um_Reg[31][3]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg3          ; clk          ; clk_mem     ; 0.000        ; 0.091      ; 3.706      ;
; 3.400 ; xreg:X_regis|um_Reg[31][10]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10         ; clk          ; clk_mem     ; 0.000        ; 0.091      ; 3.725      ;
; 3.406 ; xreg:X_regis|um_Reg[4][0]                                                                                      ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0          ; clk          ; clk_mem     ; 0.000        ; 0.061      ; 3.701      ;
; 3.415 ; xreg:X_regis|um_Reg[12][4]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg4          ; clk          ; clk_mem     ; 0.000        ; 0.119      ; 3.768      ;
; 3.417 ; xreg:X_regis|um_Reg[27][0]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0          ; clk          ; clk_mem     ; 0.000        ; 0.083      ; 3.734      ;
; 3.419 ; xreg:X_regis|um_Reg[15][4]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg4          ; clk          ; clk_mem     ; 0.000        ; 0.121      ; 3.774      ;
; 3.424 ; xreg:X_regis|um_Reg[27][3]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg3          ; clk          ; clk_mem     ; 0.000        ; 0.105      ; 3.763      ;
; 3.438 ; xreg:X_regis|um_Reg[14][6]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6          ; clk          ; clk_mem     ; 0.000        ; 0.119      ; 3.791      ;
; 3.464 ; xreg:X_regis|um_Reg[4][2]                                                                                      ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2          ; clk          ; clk_mem     ; 0.000        ; 0.081      ; 3.779      ;
; 3.469 ; xreg:X_regis|um_Reg[30][22]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg4         ; clk          ; clk_mem     ; 0.000        ; 0.075      ; 3.778      ;
; 3.476 ; xreg:X_regis|um_Reg[31][5]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5          ; clk          ; clk_mem     ; 0.000        ; 0.070      ; 3.780      ;
; 3.498 ; xreg:X_regis|um_Reg[13][6]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6          ; clk          ; clk_mem     ; 0.000        ; 0.121      ; 3.853      ;
; 3.502 ; xreg:X_regis|um_Reg[13][11]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg11         ; clk          ; clk_mem     ; 0.000        ; 0.121      ; 3.857      ;
; 3.504 ; xreg:X_regis|um_Reg[27][2]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2          ; clk          ; clk_mem     ; 0.000        ; 0.109      ; 3.847      ;
; 3.527 ; xreg:X_regis|um_Reg[7][8]                                                                                      ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg8          ; clk          ; clk_mem     ; 0.000        ; 0.128      ; 3.889      ;
; 3.533 ; xreg:X_regis|um_Reg[31][1]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg1          ; clk          ; clk_mem     ; 0.000        ; 0.070      ; 3.837      ;
; 3.534 ; xreg:X_regis|um_Reg[19][10]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10         ; clk          ; clk_mem     ; 0.000        ; 0.109      ; 3.877      ;
; 3.538 ; xreg:X_regis|um_Reg[25][9]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg9          ; clk          ; clk_mem     ; 0.000        ; 0.052      ; 3.824      ;
; 3.543 ; xreg:X_regis|um_Reg[13][4]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg4          ; clk          ; clk_mem     ; 0.000        ; 0.121      ; 3.898      ;
; 3.545 ; xreg:X_regis|um_Reg[3][27]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg9         ; clk          ; clk_mem     ; 0.000        ; 0.079      ; 3.858      ;
; 3.549 ; xreg:X_regis|um_Reg[3][11]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg11         ; clk          ; clk_mem     ; 0.000        ; 0.105      ; 3.888      ;
; 3.555 ; xreg:X_regis|um_Reg[14][16]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg16         ; clk          ; clk_mem     ; 0.000        ; 0.087      ; 3.876      ;
; 3.560 ; xreg:X_regis|um_Reg[31][11]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg11         ; clk          ; clk_mem     ; 0.000        ; 0.091      ; 3.885      ;
; 3.567 ; xreg:X_regis|um_Reg[26][5]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5          ; clk          ; clk_mem     ; 0.000        ; 0.114      ; 3.915      ;
; 3.572 ; xreg:X_regis|um_Reg[27][10]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10         ; clk          ; clk_mem     ; 0.000        ; 0.109      ; 3.915      ;
; 3.573 ; xreg:X_regis|um_Reg[17][4]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg4          ; clk          ; clk_mem     ; 0.000        ; 0.105      ; 3.912      ;
; 3.575 ; xreg:X_regis|um_Reg[25][12]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12         ; clk          ; clk_mem     ; 0.000        ; 0.105      ; 3.914      ;
; 3.577 ; xreg:X_regis|um_Reg[12][0]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0          ; clk          ; clk_mem     ; 0.000        ; 0.090      ; 3.901      ;
; 3.581 ; xreg:X_regis|um_Reg[27][28]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10        ; clk          ; clk_mem     ; 0.000        ; 0.092      ; 3.907      ;
; 3.590 ; xreg:X_regis|um_Reg[12][2]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2          ; clk          ; clk_mem     ; 0.000        ; 0.119      ; 3.943      ;
; 3.597 ; xreg:X_regis|um_Reg[7][16]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg16         ; clk          ; clk_mem     ; 0.000        ; 0.051      ; 3.882      ;
; 3.604 ; xreg:X_regis|um_Reg[7][3]                                                                                      ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg3          ; clk          ; clk_mem     ; 0.000        ; 0.107      ; 3.945      ;
; 3.630 ; xreg:X_regis|um_Reg[30][30]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg12        ; clk          ; clk_mem     ; 0.000        ; 0.075      ; 3.939      ;
; 3.638 ; xreg:X_regis|um_Reg[31][16]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg16         ; clk          ; clk_mem     ; 0.000        ; 0.083      ; 3.955      ;
; 3.640 ; xreg:X_regis|um_Reg[14][22]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg4         ; clk          ; clk_mem     ; 0.000        ; 0.059      ; 3.933      ;
; 3.654 ; xreg:X_regis|um_Reg[31][18]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg0         ; clk          ; clk_mem     ; 0.000        ; 0.092      ; 3.980      ;
; 3.660 ; xreg:X_regis|um_Reg[25][0]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0          ; clk          ; clk_mem     ; 0.000        ; 0.057      ; 3.951      ;
; 3.664 ; xreg:X_regis|um_Reg[22][6]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6          ; clk          ; clk_mem     ; 0.000        ; 0.070      ; 3.968      ;
; 3.665 ; xreg:X_regis|um_Reg[3][5]                                                                                      ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5          ; clk          ; clk_mem     ; 0.000        ; 0.127      ; 4.026      ;
+-------+----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_mem'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][25] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; outULA[*]      ; clk        ; 22.504 ; 22.504 ; Rise       ; clk             ;
;  outULA[0]     ; clk        ; 20.459 ; 20.459 ; Rise       ; clk             ;
;  outULA[1]     ; clk        ; 20.165 ; 20.165 ; Rise       ; clk             ;
;  outULA[2]     ; clk        ; 21.859 ; 21.859 ; Rise       ; clk             ;
;  outULA[3]     ; clk        ; 19.968 ; 19.968 ; Rise       ; clk             ;
;  outULA[4]     ; clk        ; 20.761 ; 20.761 ; Rise       ; clk             ;
;  outULA[5]     ; clk        ; 20.014 ; 20.014 ; Rise       ; clk             ;
;  outULA[6]     ; clk        ; 20.798 ; 20.798 ; Rise       ; clk             ;
;  outULA[7]     ; clk        ; 20.177 ; 20.177 ; Rise       ; clk             ;
;  outULA[8]     ; clk        ; 20.121 ; 20.121 ; Rise       ; clk             ;
;  outULA[9]     ; clk        ; 21.493 ; 21.493 ; Rise       ; clk             ;
;  outULA[10]    ; clk        ; 20.567 ; 20.567 ; Rise       ; clk             ;
;  outULA[11]    ; clk        ; 22.504 ; 22.504 ; Rise       ; clk             ;
;  outULA[12]    ; clk        ; 21.317 ; 21.317 ; Rise       ; clk             ;
;  outULA[13]    ; clk        ; 21.575 ; 21.575 ; Rise       ; clk             ;
;  outULA[14]    ; clk        ; 19.520 ; 19.520 ; Rise       ; clk             ;
;  outULA[15]    ; clk        ; 19.905 ; 19.905 ; Rise       ; clk             ;
;  outULA[16]    ; clk        ; 20.985 ; 20.985 ; Rise       ; clk             ;
;  outULA[17]    ; clk        ; 21.422 ; 21.422 ; Rise       ; clk             ;
;  outULA[18]    ; clk        ; 19.785 ; 19.785 ; Rise       ; clk             ;
;  outULA[19]    ; clk        ; 21.762 ; 21.762 ; Rise       ; clk             ;
;  outULA[20]    ; clk        ; 21.715 ; 21.715 ; Rise       ; clk             ;
;  outULA[21]    ; clk        ; 21.507 ; 21.507 ; Rise       ; clk             ;
;  outULA[22]    ; clk        ; 20.466 ; 20.466 ; Rise       ; clk             ;
;  outULA[23]    ; clk        ; 20.904 ; 20.904 ; Rise       ; clk             ;
;  outULA[24]    ; clk        ; 18.923 ; 18.923 ; Rise       ; clk             ;
;  outULA[25]    ; clk        ; 21.126 ; 21.126 ; Rise       ; clk             ;
;  outULA[26]    ; clk        ; 20.196 ; 20.196 ; Rise       ; clk             ;
;  outULA[27]    ; clk        ; 20.563 ; 20.563 ; Rise       ; clk             ;
;  outULA[28]    ; clk        ; 21.502 ; 21.502 ; Rise       ; clk             ;
;  outULA[29]    ; clk        ; 20.971 ; 20.971 ; Rise       ; clk             ;
;  outULA[30]    ; clk        ; 20.695 ; 20.695 ; Rise       ; clk             ;
;  outULA[31]    ; clk        ; 20.802 ; 20.802 ; Rise       ; clk             ;
; pc_out[*]      ; clk        ; 10.106 ; 10.106 ; Rise       ; clk             ;
;  pc_out[0]     ; clk        ; 9.442  ; 9.442  ; Rise       ; clk             ;
;  pc_out[1]     ; clk        ; 9.594  ; 9.594  ; Rise       ; clk             ;
;  pc_out[2]     ; clk        ; 8.006  ; 8.006  ; Rise       ; clk             ;
;  pc_out[3]     ; clk        ; 8.339  ; 8.339  ; Rise       ; clk             ;
;  pc_out[4]     ; clk        ; 7.709  ; 7.709  ; Rise       ; clk             ;
;  pc_out[5]     ; clk        ; 9.381  ; 9.381  ; Rise       ; clk             ;
;  pc_out[6]     ; clk        ; 9.413  ; 9.413  ; Rise       ; clk             ;
;  pc_out[7]     ; clk        ; 9.272  ; 9.272  ; Rise       ; clk             ;
;  pc_out[8]     ; clk        ; 8.731  ; 8.731  ; Rise       ; clk             ;
;  pc_out[9]     ; clk        ; 8.874  ; 8.874  ; Rise       ; clk             ;
;  pc_out[10]    ; clk        ; 8.543  ; 8.543  ; Rise       ; clk             ;
;  pc_out[11]    ; clk        ; 8.778  ; 8.778  ; Rise       ; clk             ;
;  pc_out[12]    ; clk        ; 8.079  ; 8.079  ; Rise       ; clk             ;
;  pc_out[13]    ; clk        ; 9.213  ; 9.213  ; Rise       ; clk             ;
;  pc_out[14]    ; clk        ; 8.376  ; 8.376  ; Rise       ; clk             ;
;  pc_out[15]    ; clk        ; 8.854  ; 8.854  ; Rise       ; clk             ;
;  pc_out[16]    ; clk        ; 8.341  ; 8.341  ; Rise       ; clk             ;
;  pc_out[17]    ; clk        ; 8.380  ; 8.380  ; Rise       ; clk             ;
;  pc_out[18]    ; clk        ; 9.993  ; 9.993  ; Rise       ; clk             ;
;  pc_out[19]    ; clk        ; 9.751  ; 9.751  ; Rise       ; clk             ;
;  pc_out[20]    ; clk        ; 9.906  ; 9.906  ; Rise       ; clk             ;
;  pc_out[21]    ; clk        ; 9.458  ; 9.458  ; Rise       ; clk             ;
;  pc_out[22]    ; clk        ; 8.365  ; 8.365  ; Rise       ; clk             ;
;  pc_out[23]    ; clk        ; 9.396  ; 9.396  ; Rise       ; clk             ;
;  pc_out[24]    ; clk        ; 8.158  ; 8.158  ; Rise       ; clk             ;
;  pc_out[25]    ; clk        ; 9.495  ; 9.495  ; Rise       ; clk             ;
;  pc_out[26]    ; clk        ; 9.503  ; 9.503  ; Rise       ; clk             ;
;  pc_out[27]    ; clk        ; 9.525  ; 9.525  ; Rise       ; clk             ;
;  pc_out[28]    ; clk        ; 9.092  ; 9.092  ; Rise       ; clk             ;
;  pc_out[29]    ; clk        ; 10.106 ; 10.106 ; Rise       ; clk             ;
;  pc_out[30]    ; clk        ; 8.250  ; 8.250  ; Rise       ; clk             ;
;  pc_out[31]    ; clk        ; 8.885  ; 8.885  ; Rise       ; clk             ;
; prox_ins[*]    ; clk        ; 25.859 ; 25.859 ; Rise       ; clk             ;
;  prox_ins[0]   ; clk        ; 24.907 ; 24.907 ; Rise       ; clk             ;
;  prox_ins[1]   ; clk        ; 24.601 ; 24.601 ; Rise       ; clk             ;
;  prox_ins[2]   ; clk        ; 24.099 ; 24.099 ; Rise       ; clk             ;
;  prox_ins[3]   ; clk        ; 24.882 ; 24.882 ; Rise       ; clk             ;
;  prox_ins[4]   ; clk        ; 24.132 ; 24.132 ; Rise       ; clk             ;
;  prox_ins[5]   ; clk        ; 23.890 ; 23.890 ; Rise       ; clk             ;
;  prox_ins[6]   ; clk        ; 24.000 ; 24.000 ; Rise       ; clk             ;
;  prox_ins[7]   ; clk        ; 23.869 ; 23.869 ; Rise       ; clk             ;
;  prox_ins[8]   ; clk        ; 25.089 ; 25.089 ; Rise       ; clk             ;
;  prox_ins[9]   ; clk        ; 25.437 ; 25.437 ; Rise       ; clk             ;
;  prox_ins[10]  ; clk        ; 25.183 ; 25.183 ; Rise       ; clk             ;
;  prox_ins[11]  ; clk        ; 24.093 ; 24.093 ; Rise       ; clk             ;
;  prox_ins[12]  ; clk        ; 24.360 ; 24.360 ; Rise       ; clk             ;
;  prox_ins[13]  ; clk        ; 25.859 ; 25.859 ; Rise       ; clk             ;
;  prox_ins[14]  ; clk        ; 25.077 ; 25.077 ; Rise       ; clk             ;
;  prox_ins[15]  ; clk        ; 24.821 ; 24.821 ; Rise       ; clk             ;
;  prox_ins[16]  ; clk        ; 24.635 ; 24.635 ; Rise       ; clk             ;
;  prox_ins[17]  ; clk        ; 24.637 ; 24.637 ; Rise       ; clk             ;
;  prox_ins[18]  ; clk        ; 24.465 ; 24.465 ; Rise       ; clk             ;
;  prox_ins[19]  ; clk        ; 25.689 ; 25.689 ; Rise       ; clk             ;
;  prox_ins[20]  ; clk        ; 24.250 ; 24.250 ; Rise       ; clk             ;
;  prox_ins[21]  ; clk        ; 24.231 ; 24.231 ; Rise       ; clk             ;
;  prox_ins[22]  ; clk        ; 24.648 ; 24.648 ; Rise       ; clk             ;
;  prox_ins[23]  ; clk        ; 23.839 ; 23.839 ; Rise       ; clk             ;
;  prox_ins[24]  ; clk        ; 24.324 ; 24.324 ; Rise       ; clk             ;
;  prox_ins[25]  ; clk        ; 25.413 ; 25.413 ; Rise       ; clk             ;
;  prox_ins[26]  ; clk        ; 25.269 ; 25.269 ; Rise       ; clk             ;
;  prox_ins[27]  ; clk        ; 25.499 ; 25.499 ; Rise       ; clk             ;
;  prox_ins[28]  ; clk        ; 24.532 ; 24.532 ; Rise       ; clk             ;
;  prox_ins[29]  ; clk        ; 23.830 ; 23.830 ; Rise       ; clk             ;
;  prox_ins[30]  ; clk        ; 24.126 ; 24.126 ; Rise       ; clk             ;
;  prox_ins[31]  ; clk        ; 24.493 ; 24.493 ; Rise       ; clk             ;
; instrucao[*]   ; clk_mem    ; 12.287 ; 12.287 ; Rise       ; clk_mem         ;
;  instrucao[0]  ; clk_mem    ; 11.112 ; 11.112 ; Rise       ; clk_mem         ;
;  instrucao[1]  ; clk_mem    ; 11.223 ; 11.223 ; Rise       ; clk_mem         ;
;  instrucao[2]  ; clk_mem    ; 11.575 ; 11.575 ; Rise       ; clk_mem         ;
;  instrucao[3]  ; clk_mem    ; 11.211 ; 11.211 ; Rise       ; clk_mem         ;
;  instrucao[4]  ; clk_mem    ; 11.032 ; 11.032 ; Rise       ; clk_mem         ;
;  instrucao[5]  ; clk_mem    ; 10.114 ; 10.114 ; Rise       ; clk_mem         ;
;  instrucao[6]  ; clk_mem    ; 11.148 ; 11.148 ; Rise       ; clk_mem         ;
;  instrucao[7]  ; clk_mem    ; 11.752 ; 11.752 ; Rise       ; clk_mem         ;
;  instrucao[8]  ; clk_mem    ; 11.043 ; 11.043 ; Rise       ; clk_mem         ;
;  instrucao[9]  ; clk_mem    ; 11.152 ; 11.152 ; Rise       ; clk_mem         ;
;  instrucao[10] ; clk_mem    ; 11.017 ; 11.017 ; Rise       ; clk_mem         ;
;  instrucao[11] ; clk_mem    ; 10.798 ; 10.798 ; Rise       ; clk_mem         ;
;  instrucao[12] ; clk_mem    ; 11.904 ; 11.904 ; Rise       ; clk_mem         ;
;  instrucao[13] ; clk_mem    ; 11.876 ; 11.876 ; Rise       ; clk_mem         ;
;  instrucao[14] ; clk_mem    ; 12.287 ; 12.287 ; Rise       ; clk_mem         ;
;  instrucao[15] ; clk_mem    ; 11.499 ; 11.499 ; Rise       ; clk_mem         ;
;  instrucao[16] ; clk_mem    ; 11.400 ; 11.400 ; Rise       ; clk_mem         ;
;  instrucao[17] ; clk_mem    ; 11.764 ; 11.764 ; Rise       ; clk_mem         ;
;  instrucao[18] ; clk_mem    ; 11.315 ; 11.315 ; Rise       ; clk_mem         ;
;  instrucao[19] ; clk_mem    ; 11.381 ; 11.381 ; Rise       ; clk_mem         ;
;  instrucao[20] ; clk_mem    ; 11.004 ; 11.004 ; Rise       ; clk_mem         ;
;  instrucao[21] ; clk_mem    ; 11.514 ; 11.514 ; Rise       ; clk_mem         ;
;  instrucao[22] ; clk_mem    ; 11.035 ; 11.035 ; Rise       ; clk_mem         ;
;  instrucao[23] ; clk_mem    ; 11.742 ; 11.742 ; Rise       ; clk_mem         ;
;  instrucao[24] ; clk_mem    ; 11.280 ; 11.280 ; Rise       ; clk_mem         ;
;  instrucao[25] ; clk_mem    ; 11.642 ; 11.642 ; Rise       ; clk_mem         ;
;  instrucao[26] ; clk_mem    ; 11.634 ; 11.634 ; Rise       ; clk_mem         ;
;  instrucao[27] ; clk_mem    ; 12.045 ; 12.045 ; Rise       ; clk_mem         ;
;  instrucao[28] ; clk_mem    ; 11.807 ; 11.807 ; Rise       ; clk_mem         ;
;  instrucao[29] ; clk_mem    ; 11.826 ; 11.826 ; Rise       ; clk_mem         ;
;  instrucao[30] ; clk_mem    ; 11.240 ; 11.240 ; Rise       ; clk_mem         ;
;  instrucao[31] ; clk_mem    ; 11.282 ; 11.282 ; Rise       ; clk_mem         ;
; memDados[*]    ; clk_mem    ; 13.452 ; 13.452 ; Rise       ; clk_mem         ;
;  memDados[0]   ; clk_mem    ; 12.236 ; 12.236 ; Rise       ; clk_mem         ;
;  memDados[1]   ; clk_mem    ; 11.243 ; 11.243 ; Rise       ; clk_mem         ;
;  memDados[2]   ; clk_mem    ; 11.971 ; 11.971 ; Rise       ; clk_mem         ;
;  memDados[3]   ; clk_mem    ; 11.425 ; 11.425 ; Rise       ; clk_mem         ;
;  memDados[4]   ; clk_mem    ; 11.524 ; 11.524 ; Rise       ; clk_mem         ;
;  memDados[5]   ; clk_mem    ; 11.360 ; 11.360 ; Rise       ; clk_mem         ;
;  memDados[6]   ; clk_mem    ; 11.549 ; 11.549 ; Rise       ; clk_mem         ;
;  memDados[7]   ; clk_mem    ; 11.013 ; 11.013 ; Rise       ; clk_mem         ;
;  memDados[8]   ; clk_mem    ; 11.814 ; 11.814 ; Rise       ; clk_mem         ;
;  memDados[9]   ; clk_mem    ; 10.909 ; 10.909 ; Rise       ; clk_mem         ;
;  memDados[10]  ; clk_mem    ; 11.172 ; 11.172 ; Rise       ; clk_mem         ;
;  memDados[11]  ; clk_mem    ; 11.804 ; 11.804 ; Rise       ; clk_mem         ;
;  memDados[12]  ; clk_mem    ; 11.517 ; 11.517 ; Rise       ; clk_mem         ;
;  memDados[13]  ; clk_mem    ; 11.784 ; 11.784 ; Rise       ; clk_mem         ;
;  memDados[14]  ; clk_mem    ; 12.500 ; 12.500 ; Rise       ; clk_mem         ;
;  memDados[15]  ; clk_mem    ; 12.460 ; 12.460 ; Rise       ; clk_mem         ;
;  memDados[16]  ; clk_mem    ; 12.283 ; 12.283 ; Rise       ; clk_mem         ;
;  memDados[17]  ; clk_mem    ; 11.954 ; 11.954 ; Rise       ; clk_mem         ;
;  memDados[18]  ; clk_mem    ; 12.001 ; 12.001 ; Rise       ; clk_mem         ;
;  memDados[19]  ; clk_mem    ; 11.846 ; 11.846 ; Rise       ; clk_mem         ;
;  memDados[20]  ; clk_mem    ; 12.340 ; 12.340 ; Rise       ; clk_mem         ;
;  memDados[21]  ; clk_mem    ; 13.452 ; 13.452 ; Rise       ; clk_mem         ;
;  memDados[22]  ; clk_mem    ; 10.902 ; 10.902 ; Rise       ; clk_mem         ;
;  memDados[23]  ; clk_mem    ; 12.483 ; 12.483 ; Rise       ; clk_mem         ;
;  memDados[24]  ; clk_mem    ; 11.935 ; 11.935 ; Rise       ; clk_mem         ;
;  memDados[25]  ; clk_mem    ; 11.895 ; 11.895 ; Rise       ; clk_mem         ;
;  memDados[26]  ; clk_mem    ; 12.140 ; 12.140 ; Rise       ; clk_mem         ;
;  memDados[27]  ; clk_mem    ; 12.117 ; 12.117 ; Rise       ; clk_mem         ;
;  memDados[28]  ; clk_mem    ; 11.841 ; 11.841 ; Rise       ; clk_mem         ;
;  memDados[29]  ; clk_mem    ; 11.820 ; 11.820 ; Rise       ; clk_mem         ;
;  memDados[30]  ; clk_mem    ; 12.159 ; 12.159 ; Rise       ; clk_mem         ;
;  memDados[31]  ; clk_mem    ; 12.187 ; 12.187 ; Rise       ; clk_mem         ;
; outULA[*]      ; clk_mem    ; 26.288 ; 26.288 ; Rise       ; clk_mem         ;
;  outULA[0]     ; clk_mem    ; 24.090 ; 24.090 ; Rise       ; clk_mem         ;
;  outULA[1]     ; clk_mem    ; 23.949 ; 23.949 ; Rise       ; clk_mem         ;
;  outULA[2]     ; clk_mem    ; 25.643 ; 25.643 ; Rise       ; clk_mem         ;
;  outULA[3]     ; clk_mem    ; 23.752 ; 23.752 ; Rise       ; clk_mem         ;
;  outULA[4]     ; clk_mem    ; 24.545 ; 24.545 ; Rise       ; clk_mem         ;
;  outULA[5]     ; clk_mem    ; 23.708 ; 23.708 ; Rise       ; clk_mem         ;
;  outULA[6]     ; clk_mem    ; 24.582 ; 24.582 ; Rise       ; clk_mem         ;
;  outULA[7]     ; clk_mem    ; 23.758 ; 23.758 ; Rise       ; clk_mem         ;
;  outULA[8]     ; clk_mem    ; 23.905 ; 23.905 ; Rise       ; clk_mem         ;
;  outULA[9]     ; clk_mem    ; 25.277 ; 25.277 ; Rise       ; clk_mem         ;
;  outULA[10]    ; clk_mem    ; 24.351 ; 24.351 ; Rise       ; clk_mem         ;
;  outULA[11]    ; clk_mem    ; 26.288 ; 26.288 ; Rise       ; clk_mem         ;
;  outULA[12]    ; clk_mem    ; 25.101 ; 25.101 ; Rise       ; clk_mem         ;
;  outULA[13]    ; clk_mem    ; 25.359 ; 25.359 ; Rise       ; clk_mem         ;
;  outULA[14]    ; clk_mem    ; 23.304 ; 23.304 ; Rise       ; clk_mem         ;
;  outULA[15]    ; clk_mem    ; 23.689 ; 23.689 ; Rise       ; clk_mem         ;
;  outULA[16]    ; clk_mem    ; 24.459 ; 24.459 ; Rise       ; clk_mem         ;
;  outULA[17]    ; clk_mem    ; 25.206 ; 25.206 ; Rise       ; clk_mem         ;
;  outULA[18]    ; clk_mem    ; 23.569 ; 23.569 ; Rise       ; clk_mem         ;
;  outULA[19]    ; clk_mem    ; 25.546 ; 25.546 ; Rise       ; clk_mem         ;
;  outULA[20]    ; clk_mem    ; 25.499 ; 25.499 ; Rise       ; clk_mem         ;
;  outULA[21]    ; clk_mem    ; 25.291 ; 25.291 ; Rise       ; clk_mem         ;
;  outULA[22]    ; clk_mem    ; 24.250 ; 24.250 ; Rise       ; clk_mem         ;
;  outULA[23]    ; clk_mem    ; 24.688 ; 24.688 ; Rise       ; clk_mem         ;
;  outULA[24]    ; clk_mem    ; 22.604 ; 22.604 ; Rise       ; clk_mem         ;
;  outULA[25]    ; clk_mem    ; 24.910 ; 24.910 ; Rise       ; clk_mem         ;
;  outULA[26]    ; clk_mem    ; 23.850 ; 23.850 ; Rise       ; clk_mem         ;
;  outULA[27]    ; clk_mem    ; 24.347 ; 24.347 ; Rise       ; clk_mem         ;
;  outULA[28]    ; clk_mem    ; 25.286 ; 25.286 ; Rise       ; clk_mem         ;
;  outULA[29]    ; clk_mem    ; 24.744 ; 24.744 ; Rise       ; clk_mem         ;
;  outULA[30]    ; clk_mem    ; 24.335 ; 24.335 ; Rise       ; clk_mem         ;
;  outULA[31]    ; clk_mem    ; 24.433 ; 24.433 ; Rise       ; clk_mem         ;
; prox_ins[*]    ; clk_mem    ; 29.562 ; 29.562 ; Rise       ; clk_mem         ;
;  prox_ins[0]   ; clk_mem    ; 28.610 ; 28.610 ; Rise       ; clk_mem         ;
;  prox_ins[1]   ; clk_mem    ; 28.304 ; 28.304 ; Rise       ; clk_mem         ;
;  prox_ins[2]   ; clk_mem    ; 27.802 ; 27.802 ; Rise       ; clk_mem         ;
;  prox_ins[3]   ; clk_mem    ; 28.585 ; 28.585 ; Rise       ; clk_mem         ;
;  prox_ins[4]   ; clk_mem    ; 27.835 ; 27.835 ; Rise       ; clk_mem         ;
;  prox_ins[5]   ; clk_mem    ; 27.593 ; 27.593 ; Rise       ; clk_mem         ;
;  prox_ins[6]   ; clk_mem    ; 27.703 ; 27.703 ; Rise       ; clk_mem         ;
;  prox_ins[7]   ; clk_mem    ; 27.572 ; 27.572 ; Rise       ; clk_mem         ;
;  prox_ins[8]   ; clk_mem    ; 28.792 ; 28.792 ; Rise       ; clk_mem         ;
;  prox_ins[9]   ; clk_mem    ; 29.140 ; 29.140 ; Rise       ; clk_mem         ;
;  prox_ins[10]  ; clk_mem    ; 28.886 ; 28.886 ; Rise       ; clk_mem         ;
;  prox_ins[11]  ; clk_mem    ; 27.796 ; 27.796 ; Rise       ; clk_mem         ;
;  prox_ins[12]  ; clk_mem    ; 28.063 ; 28.063 ; Rise       ; clk_mem         ;
;  prox_ins[13]  ; clk_mem    ; 29.562 ; 29.562 ; Rise       ; clk_mem         ;
;  prox_ins[14]  ; clk_mem    ; 28.780 ; 28.780 ; Rise       ; clk_mem         ;
;  prox_ins[15]  ; clk_mem    ; 28.524 ; 28.524 ; Rise       ; clk_mem         ;
;  prox_ins[16]  ; clk_mem    ; 28.338 ; 28.338 ; Rise       ; clk_mem         ;
;  prox_ins[17]  ; clk_mem    ; 28.340 ; 28.340 ; Rise       ; clk_mem         ;
;  prox_ins[18]  ; clk_mem    ; 28.168 ; 28.168 ; Rise       ; clk_mem         ;
;  prox_ins[19]  ; clk_mem    ; 29.392 ; 29.392 ; Rise       ; clk_mem         ;
;  prox_ins[20]  ; clk_mem    ; 27.953 ; 27.953 ; Rise       ; clk_mem         ;
;  prox_ins[21]  ; clk_mem    ; 27.934 ; 27.934 ; Rise       ; clk_mem         ;
;  prox_ins[22]  ; clk_mem    ; 28.351 ; 28.351 ; Rise       ; clk_mem         ;
;  prox_ins[23]  ; clk_mem    ; 27.542 ; 27.542 ; Rise       ; clk_mem         ;
;  prox_ins[24]  ; clk_mem    ; 28.027 ; 28.027 ; Rise       ; clk_mem         ;
;  prox_ins[25]  ; clk_mem    ; 29.116 ; 29.116 ; Rise       ; clk_mem         ;
;  prox_ins[26]  ; clk_mem    ; 28.972 ; 28.972 ; Rise       ; clk_mem         ;
;  prox_ins[27]  ; clk_mem    ; 29.202 ; 29.202 ; Rise       ; clk_mem         ;
;  prox_ins[28]  ; clk_mem    ; 28.235 ; 28.235 ; Rise       ; clk_mem         ;
;  prox_ins[29]  ; clk_mem    ; 27.533 ; 27.533 ; Rise       ; clk_mem         ;
;  prox_ins[30]  ; clk_mem    ; 27.829 ; 27.829 ; Rise       ; clk_mem         ;
;  prox_ins[31]  ; clk_mem    ; 28.196 ; 28.196 ; Rise       ; clk_mem         ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; outULA[*]      ; clk        ; 11.681 ; 11.681 ; Rise       ; clk             ;
;  outULA[0]     ; clk        ; 13.837 ; 13.837 ; Rise       ; clk             ;
;  outULA[1]     ; clk        ; 12.738 ; 12.738 ; Rise       ; clk             ;
;  outULA[2]     ; clk        ; 13.808 ; 13.808 ; Rise       ; clk             ;
;  outULA[3]     ; clk        ; 11.953 ; 11.953 ; Rise       ; clk             ;
;  outULA[4]     ; clk        ; 13.400 ; 13.400 ; Rise       ; clk             ;
;  outULA[5]     ; clk        ; 12.109 ; 12.109 ; Rise       ; clk             ;
;  outULA[6]     ; clk        ; 13.638 ; 13.638 ; Rise       ; clk             ;
;  outULA[7]     ; clk        ; 12.724 ; 12.724 ; Rise       ; clk             ;
;  outULA[8]     ; clk        ; 14.053 ; 14.053 ; Rise       ; clk             ;
;  outULA[9]     ; clk        ; 14.179 ; 14.179 ; Rise       ; clk             ;
;  outULA[10]    ; clk        ; 13.091 ; 13.091 ; Rise       ; clk             ;
;  outULA[11]    ; clk        ; 14.390 ; 14.390 ; Rise       ; clk             ;
;  outULA[12]    ; clk        ; 13.160 ; 13.160 ; Rise       ; clk             ;
;  outULA[13]    ; clk        ; 12.782 ; 12.782 ; Rise       ; clk             ;
;  outULA[14]    ; clk        ; 12.981 ; 12.981 ; Rise       ; clk             ;
;  outULA[15]    ; clk        ; 13.759 ; 13.759 ; Rise       ; clk             ;
;  outULA[16]    ; clk        ; 14.335 ; 14.335 ; Rise       ; clk             ;
;  outULA[17]    ; clk        ; 13.061 ; 13.061 ; Rise       ; clk             ;
;  outULA[18]    ; clk        ; 12.133 ; 12.133 ; Rise       ; clk             ;
;  outULA[19]    ; clk        ; 13.528 ; 13.528 ; Rise       ; clk             ;
;  outULA[20]    ; clk        ; 13.950 ; 13.950 ; Rise       ; clk             ;
;  outULA[21]    ; clk        ; 13.594 ; 13.594 ; Rise       ; clk             ;
;  outULA[22]    ; clk        ; 13.102 ; 13.102 ; Rise       ; clk             ;
;  outULA[23]    ; clk        ; 12.714 ; 12.714 ; Rise       ; clk             ;
;  outULA[24]    ; clk        ; 11.681 ; 11.681 ; Rise       ; clk             ;
;  outULA[25]    ; clk        ; 13.994 ; 13.994 ; Rise       ; clk             ;
;  outULA[26]    ; clk        ; 12.788 ; 12.788 ; Rise       ; clk             ;
;  outULA[27]    ; clk        ; 13.219 ; 13.219 ; Rise       ; clk             ;
;  outULA[28]    ; clk        ; 12.965 ; 12.965 ; Rise       ; clk             ;
;  outULA[29]    ; clk        ; 12.323 ; 12.323 ; Rise       ; clk             ;
;  outULA[30]    ; clk        ; 14.037 ; 14.037 ; Rise       ; clk             ;
;  outULA[31]    ; clk        ; 12.383 ; 12.383 ; Rise       ; clk             ;
; pc_out[*]      ; clk        ; 7.709  ; 7.709  ; Rise       ; clk             ;
;  pc_out[0]     ; clk        ; 9.442  ; 9.442  ; Rise       ; clk             ;
;  pc_out[1]     ; clk        ; 9.594  ; 9.594  ; Rise       ; clk             ;
;  pc_out[2]     ; clk        ; 8.006  ; 8.006  ; Rise       ; clk             ;
;  pc_out[3]     ; clk        ; 8.339  ; 8.339  ; Rise       ; clk             ;
;  pc_out[4]     ; clk        ; 7.709  ; 7.709  ; Rise       ; clk             ;
;  pc_out[5]     ; clk        ; 9.381  ; 9.381  ; Rise       ; clk             ;
;  pc_out[6]     ; clk        ; 9.413  ; 9.413  ; Rise       ; clk             ;
;  pc_out[7]     ; clk        ; 9.272  ; 9.272  ; Rise       ; clk             ;
;  pc_out[8]     ; clk        ; 8.731  ; 8.731  ; Rise       ; clk             ;
;  pc_out[9]     ; clk        ; 8.874  ; 8.874  ; Rise       ; clk             ;
;  pc_out[10]    ; clk        ; 8.543  ; 8.543  ; Rise       ; clk             ;
;  pc_out[11]    ; clk        ; 8.778  ; 8.778  ; Rise       ; clk             ;
;  pc_out[12]    ; clk        ; 8.079  ; 8.079  ; Rise       ; clk             ;
;  pc_out[13]    ; clk        ; 9.213  ; 9.213  ; Rise       ; clk             ;
;  pc_out[14]    ; clk        ; 8.376  ; 8.376  ; Rise       ; clk             ;
;  pc_out[15]    ; clk        ; 8.854  ; 8.854  ; Rise       ; clk             ;
;  pc_out[16]    ; clk        ; 8.341  ; 8.341  ; Rise       ; clk             ;
;  pc_out[17]    ; clk        ; 8.380  ; 8.380  ; Rise       ; clk             ;
;  pc_out[18]    ; clk        ; 9.993  ; 9.993  ; Rise       ; clk             ;
;  pc_out[19]    ; clk        ; 9.751  ; 9.751  ; Rise       ; clk             ;
;  pc_out[20]    ; clk        ; 9.906  ; 9.906  ; Rise       ; clk             ;
;  pc_out[21]    ; clk        ; 9.458  ; 9.458  ; Rise       ; clk             ;
;  pc_out[22]    ; clk        ; 8.365  ; 8.365  ; Rise       ; clk             ;
;  pc_out[23]    ; clk        ; 9.396  ; 9.396  ; Rise       ; clk             ;
;  pc_out[24]    ; clk        ; 8.158  ; 8.158  ; Rise       ; clk             ;
;  pc_out[25]    ; clk        ; 9.495  ; 9.495  ; Rise       ; clk             ;
;  pc_out[26]    ; clk        ; 9.503  ; 9.503  ; Rise       ; clk             ;
;  pc_out[27]    ; clk        ; 9.525  ; 9.525  ; Rise       ; clk             ;
;  pc_out[28]    ; clk        ; 9.092  ; 9.092  ; Rise       ; clk             ;
;  pc_out[29]    ; clk        ; 10.106 ; 10.106 ; Rise       ; clk             ;
;  pc_out[30]    ; clk        ; 8.250  ; 8.250  ; Rise       ; clk             ;
;  pc_out[31]    ; clk        ; 8.885  ; 8.885  ; Rise       ; clk             ;
; prox_ins[*]    ; clk        ; 9.685  ; 9.685  ; Rise       ; clk             ;
;  prox_ins[0]   ; clk        ; 9.685  ; 9.685  ; Rise       ; clk             ;
;  prox_ins[1]   ; clk        ; 10.295 ; 10.295 ; Rise       ; clk             ;
;  prox_ins[2]   ; clk        ; 12.827 ; 12.827 ; Rise       ; clk             ;
;  prox_ins[3]   ; clk        ; 11.924 ; 11.924 ; Rise       ; clk             ;
;  prox_ins[4]   ; clk        ; 11.553 ; 11.553 ; Rise       ; clk             ;
;  prox_ins[5]   ; clk        ; 10.619 ; 10.619 ; Rise       ; clk             ;
;  prox_ins[6]   ; clk        ; 10.759 ; 10.759 ; Rise       ; clk             ;
;  prox_ins[7]   ; clk        ; 12.057 ; 12.057 ; Rise       ; clk             ;
;  prox_ins[8]   ; clk        ; 12.549 ; 12.549 ; Rise       ; clk             ;
;  prox_ins[9]   ; clk        ; 12.297 ; 12.297 ; Rise       ; clk             ;
;  prox_ins[10]  ; clk        ; 11.719 ; 11.719 ; Rise       ; clk             ;
;  prox_ins[11]  ; clk        ; 11.841 ; 11.841 ; Rise       ; clk             ;
;  prox_ins[12]  ; clk        ; 11.667 ; 11.667 ; Rise       ; clk             ;
;  prox_ins[13]  ; clk        ; 13.631 ; 13.631 ; Rise       ; clk             ;
;  prox_ins[14]  ; clk        ; 11.059 ; 11.059 ; Rise       ; clk             ;
;  prox_ins[15]  ; clk        ; 11.988 ; 11.988 ; Rise       ; clk             ;
;  prox_ins[16]  ; clk        ; 12.440 ; 12.440 ; Rise       ; clk             ;
;  prox_ins[17]  ; clk        ; 12.805 ; 12.805 ; Rise       ; clk             ;
;  prox_ins[18]  ; clk        ; 12.145 ; 12.145 ; Rise       ; clk             ;
;  prox_ins[19]  ; clk        ; 13.807 ; 13.807 ; Rise       ; clk             ;
;  prox_ins[20]  ; clk        ; 12.547 ; 12.547 ; Rise       ; clk             ;
;  prox_ins[21]  ; clk        ; 12.017 ; 12.017 ; Rise       ; clk             ;
;  prox_ins[22]  ; clk        ; 12.577 ; 12.577 ; Rise       ; clk             ;
;  prox_ins[23]  ; clk        ; 11.899 ; 11.899 ; Rise       ; clk             ;
;  prox_ins[24]  ; clk        ; 12.829 ; 12.829 ; Rise       ; clk             ;
;  prox_ins[25]  ; clk        ; 13.828 ; 13.828 ; Rise       ; clk             ;
;  prox_ins[26]  ; clk        ; 13.210 ; 13.210 ; Rise       ; clk             ;
;  prox_ins[27]  ; clk        ; 13.411 ; 13.411 ; Rise       ; clk             ;
;  prox_ins[28]  ; clk        ; 12.453 ; 12.453 ; Rise       ; clk             ;
;  prox_ins[29]  ; clk        ; 12.212 ; 12.212 ; Rise       ; clk             ;
;  prox_ins[30]  ; clk        ; 12.504 ; 12.504 ; Rise       ; clk             ;
;  prox_ins[31]  ; clk        ; 12.125 ; 12.125 ; Rise       ; clk             ;
; instrucao[*]   ; clk_mem    ; 10.114 ; 10.114 ; Rise       ; clk_mem         ;
;  instrucao[0]  ; clk_mem    ; 11.112 ; 11.112 ; Rise       ; clk_mem         ;
;  instrucao[1]  ; clk_mem    ; 11.223 ; 11.223 ; Rise       ; clk_mem         ;
;  instrucao[2]  ; clk_mem    ; 11.575 ; 11.575 ; Rise       ; clk_mem         ;
;  instrucao[3]  ; clk_mem    ; 11.211 ; 11.211 ; Rise       ; clk_mem         ;
;  instrucao[4]  ; clk_mem    ; 11.032 ; 11.032 ; Rise       ; clk_mem         ;
;  instrucao[5]  ; clk_mem    ; 10.114 ; 10.114 ; Rise       ; clk_mem         ;
;  instrucao[6]  ; clk_mem    ; 11.148 ; 11.148 ; Rise       ; clk_mem         ;
;  instrucao[7]  ; clk_mem    ; 11.752 ; 11.752 ; Rise       ; clk_mem         ;
;  instrucao[8]  ; clk_mem    ; 11.043 ; 11.043 ; Rise       ; clk_mem         ;
;  instrucao[9]  ; clk_mem    ; 11.152 ; 11.152 ; Rise       ; clk_mem         ;
;  instrucao[10] ; clk_mem    ; 11.017 ; 11.017 ; Rise       ; clk_mem         ;
;  instrucao[11] ; clk_mem    ; 10.798 ; 10.798 ; Rise       ; clk_mem         ;
;  instrucao[12] ; clk_mem    ; 11.904 ; 11.904 ; Rise       ; clk_mem         ;
;  instrucao[13] ; clk_mem    ; 11.876 ; 11.876 ; Rise       ; clk_mem         ;
;  instrucao[14] ; clk_mem    ; 12.287 ; 12.287 ; Rise       ; clk_mem         ;
;  instrucao[15] ; clk_mem    ; 11.499 ; 11.499 ; Rise       ; clk_mem         ;
;  instrucao[16] ; clk_mem    ; 11.400 ; 11.400 ; Rise       ; clk_mem         ;
;  instrucao[17] ; clk_mem    ; 11.764 ; 11.764 ; Rise       ; clk_mem         ;
;  instrucao[18] ; clk_mem    ; 11.315 ; 11.315 ; Rise       ; clk_mem         ;
;  instrucao[19] ; clk_mem    ; 11.381 ; 11.381 ; Rise       ; clk_mem         ;
;  instrucao[20] ; clk_mem    ; 11.004 ; 11.004 ; Rise       ; clk_mem         ;
;  instrucao[21] ; clk_mem    ; 11.514 ; 11.514 ; Rise       ; clk_mem         ;
;  instrucao[22] ; clk_mem    ; 11.035 ; 11.035 ; Rise       ; clk_mem         ;
;  instrucao[23] ; clk_mem    ; 11.742 ; 11.742 ; Rise       ; clk_mem         ;
;  instrucao[24] ; clk_mem    ; 11.280 ; 11.280 ; Rise       ; clk_mem         ;
;  instrucao[25] ; clk_mem    ; 11.642 ; 11.642 ; Rise       ; clk_mem         ;
;  instrucao[26] ; clk_mem    ; 11.634 ; 11.634 ; Rise       ; clk_mem         ;
;  instrucao[27] ; clk_mem    ; 12.045 ; 12.045 ; Rise       ; clk_mem         ;
;  instrucao[28] ; clk_mem    ; 11.807 ; 11.807 ; Rise       ; clk_mem         ;
;  instrucao[29] ; clk_mem    ; 11.826 ; 11.826 ; Rise       ; clk_mem         ;
;  instrucao[30] ; clk_mem    ; 11.240 ; 11.240 ; Rise       ; clk_mem         ;
;  instrucao[31] ; clk_mem    ; 11.282 ; 11.282 ; Rise       ; clk_mem         ;
; memDados[*]    ; clk_mem    ; 10.902 ; 10.902 ; Rise       ; clk_mem         ;
;  memDados[0]   ; clk_mem    ; 12.236 ; 12.236 ; Rise       ; clk_mem         ;
;  memDados[1]   ; clk_mem    ; 11.243 ; 11.243 ; Rise       ; clk_mem         ;
;  memDados[2]   ; clk_mem    ; 11.971 ; 11.971 ; Rise       ; clk_mem         ;
;  memDados[3]   ; clk_mem    ; 11.425 ; 11.425 ; Rise       ; clk_mem         ;
;  memDados[4]   ; clk_mem    ; 11.524 ; 11.524 ; Rise       ; clk_mem         ;
;  memDados[5]   ; clk_mem    ; 11.360 ; 11.360 ; Rise       ; clk_mem         ;
;  memDados[6]   ; clk_mem    ; 11.549 ; 11.549 ; Rise       ; clk_mem         ;
;  memDados[7]   ; clk_mem    ; 11.013 ; 11.013 ; Rise       ; clk_mem         ;
;  memDados[8]   ; clk_mem    ; 11.814 ; 11.814 ; Rise       ; clk_mem         ;
;  memDados[9]   ; clk_mem    ; 10.909 ; 10.909 ; Rise       ; clk_mem         ;
;  memDados[10]  ; clk_mem    ; 11.172 ; 11.172 ; Rise       ; clk_mem         ;
;  memDados[11]  ; clk_mem    ; 11.804 ; 11.804 ; Rise       ; clk_mem         ;
;  memDados[12]  ; clk_mem    ; 11.517 ; 11.517 ; Rise       ; clk_mem         ;
;  memDados[13]  ; clk_mem    ; 11.784 ; 11.784 ; Rise       ; clk_mem         ;
;  memDados[14]  ; clk_mem    ; 12.500 ; 12.500 ; Rise       ; clk_mem         ;
;  memDados[15]  ; clk_mem    ; 12.460 ; 12.460 ; Rise       ; clk_mem         ;
;  memDados[16]  ; clk_mem    ; 12.283 ; 12.283 ; Rise       ; clk_mem         ;
;  memDados[17]  ; clk_mem    ; 11.954 ; 11.954 ; Rise       ; clk_mem         ;
;  memDados[18]  ; clk_mem    ; 12.001 ; 12.001 ; Rise       ; clk_mem         ;
;  memDados[19]  ; clk_mem    ; 11.846 ; 11.846 ; Rise       ; clk_mem         ;
;  memDados[20]  ; clk_mem    ; 12.340 ; 12.340 ; Rise       ; clk_mem         ;
;  memDados[21]  ; clk_mem    ; 13.452 ; 13.452 ; Rise       ; clk_mem         ;
;  memDados[22]  ; clk_mem    ; 10.902 ; 10.902 ; Rise       ; clk_mem         ;
;  memDados[23]  ; clk_mem    ; 12.483 ; 12.483 ; Rise       ; clk_mem         ;
;  memDados[24]  ; clk_mem    ; 11.935 ; 11.935 ; Rise       ; clk_mem         ;
;  memDados[25]  ; clk_mem    ; 11.895 ; 11.895 ; Rise       ; clk_mem         ;
;  memDados[26]  ; clk_mem    ; 12.140 ; 12.140 ; Rise       ; clk_mem         ;
;  memDados[27]  ; clk_mem    ; 12.117 ; 12.117 ; Rise       ; clk_mem         ;
;  memDados[28]  ; clk_mem    ; 11.841 ; 11.841 ; Rise       ; clk_mem         ;
;  memDados[29]  ; clk_mem    ; 11.820 ; 11.820 ; Rise       ; clk_mem         ;
;  memDados[30]  ; clk_mem    ; 12.159 ; 12.159 ; Rise       ; clk_mem         ;
;  memDados[31]  ; clk_mem    ; 12.187 ; 12.187 ; Rise       ; clk_mem         ;
; outULA[*]      ; clk_mem    ; 13.859 ; 13.859 ; Rise       ; clk_mem         ;
;  outULA[0]     ; clk_mem    ; 15.208 ; 15.208 ; Rise       ; clk_mem         ;
;  outULA[1]     ; clk_mem    ; 14.558 ; 14.558 ; Rise       ; clk_mem         ;
;  outULA[2]     ; clk_mem    ; 16.016 ; 16.016 ; Rise       ; clk_mem         ;
;  outULA[3]     ; clk_mem    ; 13.875 ; 13.875 ; Rise       ; clk_mem         ;
;  outULA[4]     ; clk_mem    ; 15.301 ; 15.301 ; Rise       ; clk_mem         ;
;  outULA[5]     ; clk_mem    ; 14.368 ; 14.368 ; Rise       ; clk_mem         ;
;  outULA[6]     ; clk_mem    ; 15.539 ; 15.539 ; Rise       ; clk_mem         ;
;  outULA[7]     ; clk_mem    ; 14.716 ; 14.716 ; Rise       ; clk_mem         ;
;  outULA[8]     ; clk_mem    ; 15.281 ; 15.281 ; Rise       ; clk_mem         ;
;  outULA[9]     ; clk_mem    ; 16.749 ; 16.749 ; Rise       ; clk_mem         ;
;  outULA[10]    ; clk_mem    ; 15.192 ; 15.192 ; Rise       ; clk_mem         ;
;  outULA[11]    ; clk_mem    ; 16.311 ; 16.311 ; Rise       ; clk_mem         ;
;  outULA[12]    ; clk_mem    ; 15.882 ; 15.882 ; Rise       ; clk_mem         ;
;  outULA[13]    ; clk_mem    ; 15.360 ; 15.360 ; Rise       ; clk_mem         ;
;  outULA[14]    ; clk_mem    ; 14.068 ; 14.068 ; Rise       ; clk_mem         ;
;  outULA[15]    ; clk_mem    ; 14.020 ; 14.020 ; Rise       ; clk_mem         ;
;  outULA[16]    ; clk_mem    ; 14.880 ; 14.880 ; Rise       ; clk_mem         ;
;  outULA[17]    ; clk_mem    ; 14.861 ; 14.861 ; Rise       ; clk_mem         ;
;  outULA[18]    ; clk_mem    ; 13.966 ; 13.966 ; Rise       ; clk_mem         ;
;  outULA[19]    ; clk_mem    ; 15.360 ; 15.360 ; Rise       ; clk_mem         ;
;  outULA[20]    ; clk_mem    ; 15.747 ; 15.747 ; Rise       ; clk_mem         ;
;  outULA[21]    ; clk_mem    ; 15.196 ; 15.196 ; Rise       ; clk_mem         ;
;  outULA[22]    ; clk_mem    ; 14.144 ; 14.144 ; Rise       ; clk_mem         ;
;  outULA[23]    ; clk_mem    ; 15.146 ; 15.146 ; Rise       ; clk_mem         ;
;  outULA[24]    ; clk_mem    ; 13.859 ; 13.859 ; Rise       ; clk_mem         ;
;  outULA[25]    ; clk_mem    ; 15.431 ; 15.431 ; Rise       ; clk_mem         ;
;  outULA[26]    ; clk_mem    ; 14.658 ; 14.658 ; Rise       ; clk_mem         ;
;  outULA[27]    ; clk_mem    ; 14.816 ; 14.816 ; Rise       ; clk_mem         ;
;  outULA[28]    ; clk_mem    ; 14.961 ; 14.961 ; Rise       ; clk_mem         ;
;  outULA[29]    ; clk_mem    ; 14.869 ; 14.869 ; Rise       ; clk_mem         ;
;  outULA[30]    ; clk_mem    ; 14.028 ; 14.028 ; Rise       ; clk_mem         ;
;  outULA[31]    ; clk_mem    ; 14.720 ; 14.720 ; Rise       ; clk_mem         ;
; prox_ins[*]    ; clk_mem    ; 13.337 ; 13.337 ; Rise       ; clk_mem         ;
;  prox_ins[0]   ; clk_mem    ; 16.508 ; 16.508 ; Rise       ; clk_mem         ;
;  prox_ins[1]   ; clk_mem    ; 14.787 ; 14.787 ; Rise       ; clk_mem         ;
;  prox_ins[2]   ; clk_mem    ; 14.915 ; 14.915 ; Rise       ; clk_mem         ;
;  prox_ins[3]   ; clk_mem    ; 14.680 ; 14.680 ; Rise       ; clk_mem         ;
;  prox_ins[4]   ; clk_mem    ; 13.717 ; 13.717 ; Rise       ; clk_mem         ;
;  prox_ins[5]   ; clk_mem    ; 14.078 ; 14.078 ; Rise       ; clk_mem         ;
;  prox_ins[6]   ; clk_mem    ; 14.219 ; 14.219 ; Rise       ; clk_mem         ;
;  prox_ins[7]   ; clk_mem    ; 13.337 ; 13.337 ; Rise       ; clk_mem         ;
;  prox_ins[8]   ; clk_mem    ; 13.876 ; 13.876 ; Rise       ; clk_mem         ;
;  prox_ins[9]   ; clk_mem    ; 14.563 ; 14.563 ; Rise       ; clk_mem         ;
;  prox_ins[10]  ; clk_mem    ; 15.371 ; 15.371 ; Rise       ; clk_mem         ;
;  prox_ins[11]  ; clk_mem    ; 13.439 ; 13.439 ; Rise       ; clk_mem         ;
;  prox_ins[12]  ; clk_mem    ; 14.816 ; 14.816 ; Rise       ; clk_mem         ;
;  prox_ins[13]  ; clk_mem    ; 15.645 ; 15.645 ; Rise       ; clk_mem         ;
;  prox_ins[14]  ; clk_mem    ; 14.605 ; 14.605 ; Rise       ; clk_mem         ;
;  prox_ins[15]  ; clk_mem    ; 14.622 ; 14.622 ; Rise       ; clk_mem         ;
;  prox_ins[16]  ; clk_mem    ; 14.413 ; 14.413 ; Rise       ; clk_mem         ;
;  prox_ins[17]  ; clk_mem    ; 15.146 ; 15.146 ; Rise       ; clk_mem         ;
;  prox_ins[18]  ; clk_mem    ; 14.763 ; 14.763 ; Rise       ; clk_mem         ;
;  prox_ins[19]  ; clk_mem    ; 16.516 ; 16.516 ; Rise       ; clk_mem         ;
;  prox_ins[20]  ; clk_mem    ; 15.714 ; 15.714 ; Rise       ; clk_mem         ;
;  prox_ins[21]  ; clk_mem    ; 13.735 ; 13.735 ; Rise       ; clk_mem         ;
;  prox_ins[22]  ; clk_mem    ; 14.796 ; 14.796 ; Rise       ; clk_mem         ;
;  prox_ins[23]  ; clk_mem    ; 14.658 ; 14.658 ; Rise       ; clk_mem         ;
;  prox_ins[24]  ; clk_mem    ; 14.137 ; 14.137 ; Rise       ; clk_mem         ;
;  prox_ins[25]  ; clk_mem    ; 16.663 ; 16.663 ; Rise       ; clk_mem         ;
;  prox_ins[26]  ; clk_mem    ; 15.938 ; 15.938 ; Rise       ; clk_mem         ;
;  prox_ins[27]  ; clk_mem    ; 15.810 ; 15.810 ; Rise       ; clk_mem         ;
;  prox_ins[28]  ; clk_mem    ; 14.169 ; 14.169 ; Rise       ; clk_mem         ;
;  prox_ins[29]  ; clk_mem    ; 14.655 ; 14.655 ; Rise       ; clk_mem         ;
;  prox_ins[30]  ; clk_mem    ; 14.120 ; 14.120 ; Rise       ; clk_mem         ;
;  prox_ins[31]  ; clk_mem    ; 15.556 ; 15.556 ; Rise       ; clk_mem         ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk     ; -9.011 ; -8340.936     ;
; clk_mem ; -7.303 ; -301.185      ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.215 ; 0.000         ;
; clk_mem ; 0.426 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_mem ; -2.000 ; -374.916            ;
; clk     ; -1.380 ; -1025.380           ;
+---------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                           ;
+--------+-----------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                             ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -9.011 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[8]     ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 9.998      ;
; -9.011 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[8]     ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 9.998      ;
; -9.011 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[8]     ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 9.998      ;
; -9.011 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[8]     ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 9.998      ;
; -9.011 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[8]     ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 9.998      ;
; -9.011 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[8]     ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 9.998      ;
; -9.011 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[8]     ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 9.998      ;
; -9.011 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[8]     ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 9.998      ;
; -8.984 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; pc:PC_P|address_out[8]     ; clk_mem      ; clk         ; 1.000        ; -0.054     ; 9.962      ;
; -8.984 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; pc:PC_P|address_out[8]     ; clk_mem      ; clk         ; 1.000        ; -0.054     ; 9.962      ;
; -8.984 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; pc:PC_P|address_out[8]     ; clk_mem      ; clk         ; 1.000        ; -0.054     ; 9.962      ;
; -8.984 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; pc:PC_P|address_out[8]     ; clk_mem      ; clk         ; 1.000        ; -0.054     ; 9.962      ;
; -8.984 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; pc:PC_P|address_out[8]     ; clk_mem      ; clk         ; 1.000        ; -0.054     ; 9.962      ;
; -8.984 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; pc:PC_P|address_out[8]     ; clk_mem      ; clk         ; 1.000        ; -0.054     ; 9.962      ;
; -8.984 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; pc:PC_P|address_out[8]     ; clk_mem      ; clk         ; 1.000        ; -0.054     ; 9.962      ;
; -8.984 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; pc:PC_P|address_out[8]     ; clk_mem      ; clk         ; 1.000        ; -0.054     ; 9.962      ;
; -8.936 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; xreg:X_regis|um_Reg[4][30] ; clk_mem      ; clk         ; 1.000        ; -0.041     ; 9.927      ;
; -8.936 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; xreg:X_regis|um_Reg[4][30] ; clk_mem      ; clk         ; 1.000        ; -0.041     ; 9.927      ;
; -8.936 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; xreg:X_regis|um_Reg[4][30] ; clk_mem      ; clk         ; 1.000        ; -0.041     ; 9.927      ;
; -8.936 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; xreg:X_regis|um_Reg[4][30] ; clk_mem      ; clk         ; 1.000        ; -0.041     ; 9.927      ;
; -8.936 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; xreg:X_regis|um_Reg[4][30] ; clk_mem      ; clk         ; 1.000        ; -0.041     ; 9.927      ;
; -8.936 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; xreg:X_regis|um_Reg[4][30] ; clk_mem      ; clk         ; 1.000        ; -0.041     ; 9.927      ;
; -8.936 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; xreg:X_regis|um_Reg[4][30] ; clk_mem      ; clk         ; 1.000        ; -0.041     ; 9.927      ;
; -8.936 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; xreg:X_regis|um_Reg[4][30] ; clk_mem      ; clk         ; 1.000        ; -0.041     ; 9.927      ;
; -8.933 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; xreg:X_regis|um_Reg[2][30] ; clk_mem      ; clk         ; 1.000        ; -0.041     ; 9.924      ;
; -8.933 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; xreg:X_regis|um_Reg[2][30] ; clk_mem      ; clk         ; 1.000        ; -0.041     ; 9.924      ;
; -8.933 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; xreg:X_regis|um_Reg[2][30] ; clk_mem      ; clk         ; 1.000        ; -0.041     ; 9.924      ;
; -8.933 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; xreg:X_regis|um_Reg[2][30] ; clk_mem      ; clk         ; 1.000        ; -0.041     ; 9.924      ;
; -8.933 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; xreg:X_regis|um_Reg[2][30] ; clk_mem      ; clk         ; 1.000        ; -0.041     ; 9.924      ;
; -8.933 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; xreg:X_regis|um_Reg[2][30] ; clk_mem      ; clk         ; 1.000        ; -0.041     ; 9.924      ;
; -8.933 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; xreg:X_regis|um_Reg[2][30] ; clk_mem      ; clk         ; 1.000        ; -0.041     ; 9.924      ;
; -8.933 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; xreg:X_regis|um_Reg[2][30] ; clk_mem      ; clk         ; 1.000        ; -0.041     ; 9.924      ;
; -8.930 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[3]     ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 9.922      ;
; -8.930 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[4]     ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 9.922      ;
; -8.930 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[3]     ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 9.922      ;
; -8.930 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[3]     ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 9.922      ;
; -8.930 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[3]     ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 9.922      ;
; -8.930 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[3]     ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 9.922      ;
; -8.930 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[3]     ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 9.922      ;
; -8.930 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[3]     ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 9.922      ;
; -8.930 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[3]     ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 9.922      ;
; -8.930 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[4]     ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 9.922      ;
; -8.930 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[4]     ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 9.922      ;
; -8.930 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[4]     ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 9.922      ;
; -8.930 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[4]     ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 9.922      ;
; -8.930 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[4]     ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 9.922      ;
; -8.930 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[4]     ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 9.922      ;
; -8.930 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[4]     ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 9.922      ;
; -8.919 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[9]     ; clk_mem      ; clk         ; 1.000        ; -0.035     ; 9.916      ;
; -8.919 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[9]     ; clk_mem      ; clk         ; 1.000        ; -0.035     ; 9.916      ;
; -8.919 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[9]     ; clk_mem      ; clk         ; 1.000        ; -0.035     ; 9.916      ;
; -8.919 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[9]     ; clk_mem      ; clk         ; 1.000        ; -0.035     ; 9.916      ;
; -8.919 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[9]     ; clk_mem      ; clk         ; 1.000        ; -0.035     ; 9.916      ;
; -8.919 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[9]     ; clk_mem      ; clk         ; 1.000        ; -0.035     ; 9.916      ;
; -8.919 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[9]     ; clk_mem      ; clk         ; 1.000        ; -0.035     ; 9.916      ;
; -8.919 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[9]     ; clk_mem      ; clk         ; 1.000        ; -0.035     ; 9.916      ;
; -8.909 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; xreg:X_regis|um_Reg[4][30] ; clk_mem      ; clk         ; 1.000        ; -0.050     ; 9.891      ;
; -8.909 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; xreg:X_regis|um_Reg[4][30] ; clk_mem      ; clk         ; 1.000        ; -0.050     ; 9.891      ;
; -8.909 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; xreg:X_regis|um_Reg[4][30] ; clk_mem      ; clk         ; 1.000        ; -0.050     ; 9.891      ;
; -8.909 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; xreg:X_regis|um_Reg[4][30] ; clk_mem      ; clk         ; 1.000        ; -0.050     ; 9.891      ;
; -8.909 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; xreg:X_regis|um_Reg[4][30] ; clk_mem      ; clk         ; 1.000        ; -0.050     ; 9.891      ;
; -8.909 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; xreg:X_regis|um_Reg[4][30] ; clk_mem      ; clk         ; 1.000        ; -0.050     ; 9.891      ;
; -8.909 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; xreg:X_regis|um_Reg[4][30] ; clk_mem      ; clk         ; 1.000        ; -0.050     ; 9.891      ;
; -8.909 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; xreg:X_regis|um_Reg[4][30] ; clk_mem      ; clk         ; 1.000        ; -0.050     ; 9.891      ;
; -8.906 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; xreg:X_regis|um_Reg[2][30] ; clk_mem      ; clk         ; 1.000        ; -0.050     ; 9.888      ;
; -8.906 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; xreg:X_regis|um_Reg[2][30] ; clk_mem      ; clk         ; 1.000        ; -0.050     ; 9.888      ;
; -8.906 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; xreg:X_regis|um_Reg[2][30] ; clk_mem      ; clk         ; 1.000        ; -0.050     ; 9.888      ;
; -8.906 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; xreg:X_regis|um_Reg[2][30] ; clk_mem      ; clk         ; 1.000        ; -0.050     ; 9.888      ;
; -8.906 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; xreg:X_regis|um_Reg[2][30] ; clk_mem      ; clk         ; 1.000        ; -0.050     ; 9.888      ;
; -8.906 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; xreg:X_regis|um_Reg[2][30] ; clk_mem      ; clk         ; 1.000        ; -0.050     ; 9.888      ;
; -8.906 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; xreg:X_regis|um_Reg[2][30] ; clk_mem      ; clk         ; 1.000        ; -0.050     ; 9.888      ;
; -8.906 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; xreg:X_regis|um_Reg[2][30] ; clk_mem      ; clk         ; 1.000        ; -0.050     ; 9.888      ;
; -8.903 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[2]     ; clk_mem      ; clk         ; 1.000        ; -0.044     ; 9.891      ;
; -8.903 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; pc:PC_P|address_out[3]     ; clk_mem      ; clk         ; 1.000        ; -0.049     ; 9.886      ;
; -8.903 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; pc:PC_P|address_out[4]     ; clk_mem      ; clk         ; 1.000        ; -0.049     ; 9.886      ;
; -8.903 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[2]     ; clk_mem      ; clk         ; 1.000        ; -0.044     ; 9.891      ;
; -8.903 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[2]     ; clk_mem      ; clk         ; 1.000        ; -0.044     ; 9.891      ;
; -8.903 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[2]     ; clk_mem      ; clk         ; 1.000        ; -0.044     ; 9.891      ;
; -8.903 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[2]     ; clk_mem      ; clk         ; 1.000        ; -0.044     ; 9.891      ;
; -8.903 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[2]     ; clk_mem      ; clk         ; 1.000        ; -0.044     ; 9.891      ;
; -8.903 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[2]     ; clk_mem      ; clk         ; 1.000        ; -0.044     ; 9.891      ;
; -8.903 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[2]     ; clk_mem      ; clk         ; 1.000        ; -0.044     ; 9.891      ;
; -8.903 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; pc:PC_P|address_out[3]     ; clk_mem      ; clk         ; 1.000        ; -0.049     ; 9.886      ;
; -8.903 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; pc:PC_P|address_out[3]     ; clk_mem      ; clk         ; 1.000        ; -0.049     ; 9.886      ;
; -8.903 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; pc:PC_P|address_out[3]     ; clk_mem      ; clk         ; 1.000        ; -0.049     ; 9.886      ;
; -8.903 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; pc:PC_P|address_out[3]     ; clk_mem      ; clk         ; 1.000        ; -0.049     ; 9.886      ;
; -8.903 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; pc:PC_P|address_out[3]     ; clk_mem      ; clk         ; 1.000        ; -0.049     ; 9.886      ;
; -8.903 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; pc:PC_P|address_out[3]     ; clk_mem      ; clk         ; 1.000        ; -0.049     ; 9.886      ;
; -8.903 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; pc:PC_P|address_out[3]     ; clk_mem      ; clk         ; 1.000        ; -0.049     ; 9.886      ;
; -8.903 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; pc:PC_P|address_out[4]     ; clk_mem      ; clk         ; 1.000        ; -0.049     ; 9.886      ;
; -8.903 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; pc:PC_P|address_out[4]     ; clk_mem      ; clk         ; 1.000        ; -0.049     ; 9.886      ;
; -8.903 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; pc:PC_P|address_out[4]     ; clk_mem      ; clk         ; 1.000        ; -0.049     ; 9.886      ;
; -8.903 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; pc:PC_P|address_out[4]     ; clk_mem      ; clk         ; 1.000        ; -0.049     ; 9.886      ;
; -8.903 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; pc:PC_P|address_out[4]     ; clk_mem      ; clk         ; 1.000        ; -0.049     ; 9.886      ;
; -8.903 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; pc:PC_P|address_out[4]     ; clk_mem      ; clk         ; 1.000        ; -0.049     ; 9.886      ;
; -8.903 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; pc:PC_P|address_out[4]     ; clk_mem      ; clk         ; 1.000        ; -0.049     ; 9.886      ;
; -8.899 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; xreg:X_regis|um_Reg[3][30] ; clk_mem      ; clk         ; 1.000        ; -0.038     ; 9.893      ;
; -8.899 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; xreg:X_regis|um_Reg[3][30] ; clk_mem      ; clk         ; 1.000        ; -0.038     ; 9.893      ;
; -8.899 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; xreg:X_regis|um_Reg[3][30] ; clk_mem      ; clk         ; 1.000        ; -0.038     ; 9.893      ;
; -8.899 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; xreg:X_regis|um_Reg[3][30] ; clk_mem      ; clk         ; 1.000        ; -0.038     ; 9.893      ;
+--------+-----------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_mem'                                                                                                                                                                                                                                                                                           ;
+--------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                             ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.303 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.331      ;
; -7.303 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.331      ;
; -7.303 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.331      ;
; -7.303 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.331      ;
; -7.303 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.331      ;
; -7.303 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.331      ;
; -7.303 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.331      ;
; -7.303 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.331      ;
; -7.294 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg0  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.314      ;
; -7.294 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg0  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.314      ;
; -7.294 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg0  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.314      ;
; -7.294 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg0  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.314      ;
; -7.294 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg0  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.314      ;
; -7.294 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg0  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.314      ;
; -7.294 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg0  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.314      ;
; -7.294 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg0  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.314      ;
; -7.267 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.295      ;
; -7.267 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.295      ;
; -7.267 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.295      ;
; -7.267 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.295      ;
; -7.267 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.295      ;
; -7.267 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.295      ;
; -7.267 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.295      ;
; -7.267 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.295      ;
; -7.253 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.273      ;
; -7.253 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.273      ;
; -7.253 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.273      ;
; -7.253 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.273      ;
; -7.253 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.273      ;
; -7.253 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.273      ;
; -7.253 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.273      ;
; -7.253 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.273      ;
; -7.231 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.259      ;
; -7.231 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.259      ;
; -7.231 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.259      ;
; -7.231 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.259      ;
; -7.231 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.259      ;
; -7.231 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.259      ;
; -7.231 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.259      ;
; -7.231 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.259      ;
; -7.210 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.230      ;
; -7.210 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.230      ;
; -7.210 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.230      ;
; -7.210 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.230      ;
; -7.210 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.230      ;
; -7.210 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.230      ;
; -7.210 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.230      ;
; -7.210 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.230      ;
; -7.114 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.142      ;
; -7.114 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.142      ;
; -7.114 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.142      ;
; -7.114 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.142      ;
; -7.114 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.142      ;
; -7.114 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.142      ;
; -7.114 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.142      ;
; -7.114 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.142      ;
; -7.112 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.132      ;
; -7.112 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.132      ;
; -7.112 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.132      ;
; -7.112 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.132      ;
; -7.112 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.132      ;
; -7.112 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.132      ;
; -7.112 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.132      ;
; -7.112 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.132      ;
; -7.077 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.105      ;
; -7.077 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.105      ;
; -7.077 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.105      ;
; -7.077 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.105      ;
; -7.077 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.105      ;
; -7.077 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.105      ;
; -7.077 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.105      ;
; -7.077 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.105      ;
; -7.054 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.012      ; 8.065      ;
; -7.054 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.012      ; 8.065      ;
; -7.054 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.012      ; 8.065      ;
; -7.054 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.012      ; 8.065      ;
; -7.054 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.012      ; 8.065      ;
; -7.054 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.012      ; 8.065      ;
; -7.054 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.012      ; 8.065      ;
; -7.054 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.012      ; 8.065      ;
; -7.048 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.076      ;
; -7.048 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.076      ;
; -7.048 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.076      ;
; -7.048 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.076      ;
; -7.048 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.076      ;
; -7.048 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.076      ;
; -7.048 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.076      ;
; -7.048 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.029      ; 8.076      ;
; -7.043 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.020      ; 8.062      ;
; -7.043 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.020      ; 8.062      ;
; -7.043 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.020      ; 8.062      ;
; -7.043 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.020      ; 8.062      ;
; -7.043 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.020      ; 8.062      ;
; -7.043 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.020      ; 8.062      ;
; -7.043 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.020      ; 8.062      ;
; -7.043 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.020      ; 8.062      ;
; -7.021 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg4  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.041      ;
; -7.021 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg4  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.041      ;
; -7.021 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg4  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.041      ;
; -7.021 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg4  ; clk_mem      ; clk_mem     ; 1.000        ; 0.021      ; 8.041      ;
+--------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                              ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; pc:PC_P|address_out[0]  ; pc:PC_P|address_out[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.538 ; pc:PC_P|address_out[1]  ; pc:PC_P|address_out[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.690      ;
; 0.980 ; pc:PC_P|address_out[14] ; pc:PC_P|address_out[14]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.132      ;
; 1.035 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[21][0]  ; clk          ; clk         ; 0.000        ; 0.003      ; 1.190      ;
; 1.139 ; pc:PC_P|address_out[10] ; pc:PC_P|address_out[10]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.291      ;
; 1.255 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[15][6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.407      ;
; 1.302 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[20][0]  ; clk          ; clk         ; 0.000        ; 0.003      ; 1.457      ;
; 1.338 ; pc:PC_P|address_out[10] ; pc:PC_P|address_out[14]     ; clk          ; clk         ; 0.000        ; -0.001     ; 1.489      ;
; 1.378 ; pc:PC_P|address_out[5]  ; xreg:X_regis|um_Reg[15][6]  ; clk          ; clk         ; 0.000        ; 0.007      ; 1.537      ;
; 1.387 ; pc:PC_P|address_out[5]  ; pc:PC_P|address_out[5]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.539      ;
; 1.400 ; pc:PC_P|address_out[6]  ; pc:PC_P|address_out[6]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.552      ;
; 1.471 ; pc:PC_P|address_out[14] ; xreg:X_regis|um_Reg[15][14] ; clk          ; clk         ; 0.000        ; -0.012     ; 1.611      ;
; 1.479 ; pc:PC_P|address_out[14] ; pc:PC_P|address_out[15]     ; clk          ; clk         ; 0.000        ; 0.016      ; 1.647      ;
; 1.501 ; pc:PC_P|address_out[9]  ; xreg:X_regis|um_Reg[25][9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.653      ;
; 1.520 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[25][9]  ; clk          ; clk         ; 0.000        ; -0.011     ; 1.661      ;
; 1.523 ; pc:PC_P|address_out[5]  ; pc:PC_P|address_out[6]      ; clk          ; clk         ; 0.000        ; 0.007      ; 1.682      ;
; 1.540 ; pc:PC_P|address_out[5]  ; xreg:X_regis|um_Reg[25][9]  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.688      ;
; 1.561 ; pc:PC_P|address_out[6]  ; pc:PC_P|address_out[14]     ; clk          ; clk         ; 0.000        ; -0.008     ; 1.705      ;
; 1.562 ; pc:PC_P|address_out[6]  ; pc:PC_P|address_out[10]     ; clk          ; clk         ; 0.000        ; -0.007     ; 1.707      ;
; 1.567 ; pc:PC_P|address_out[11] ; pc:PC_P|address_out[14]     ; clk          ; clk         ; 0.000        ; 0.005      ; 1.724      ;
; 1.575 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[25][0]  ; clk          ; clk         ; 0.000        ; -0.018     ; 1.709      ;
; 1.576 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[17][0]  ; clk          ; clk         ; 0.000        ; -0.018     ; 1.710      ;
; 1.581 ; pc:PC_P|address_out[9]  ; pc:PC_P|address_out[9]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.733      ;
; 1.581 ; pc:PC_P|address_out[5]  ; pc:PC_P|address_out[14]     ; clk          ; clk         ; 0.000        ; -0.001     ; 1.732      ;
; 1.595 ; pc:PC_P|address_out[14] ; xreg:X_regis|um_Reg[31][15] ; clk          ; clk         ; 0.000        ; -0.039     ; 1.708      ;
; 1.600 ; pc:PC_P|address_out[6]  ; pc:PC_P|address_out[9]      ; clk          ; clk         ; 0.000        ; -0.011     ; 1.741      ;
; 1.601 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[23][0]  ; clk          ; clk         ; 0.000        ; -0.041     ; 1.712      ;
; 1.601 ; pc:PC_P|address_out[5]  ; xreg:X_regis|um_Reg[25][5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.753      ;
; 1.619 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[8][6]   ; clk          ; clk         ; 0.000        ; -0.048     ; 1.723      ;
; 1.620 ; pc:PC_P|address_out[5]  ; pc:PC_P|address_out[9]      ; clk          ; clk         ; 0.000        ; -0.004     ; 1.768      ;
; 1.626 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[24][0]  ; clk          ; clk         ; 0.000        ; -0.038     ; 1.740      ;
; 1.631 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[18][0]  ; clk          ; clk         ; 0.000        ; -0.050     ; 1.733      ;
; 1.632 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[13][0]  ; clk          ; clk         ; 0.000        ; -0.050     ; 1.734      ;
; 1.636 ; pc:PC_P|address_out[31] ; pc:PC_P|address_out[31]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.788      ;
; 1.639 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[30][0]  ; clk          ; clk         ; 0.000        ; -0.026     ; 1.765      ;
; 1.639 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[24][6]  ; clk          ; clk         ; 0.000        ; -0.060     ; 1.731      ;
; 1.641 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[26][0]  ; clk          ; clk         ; 0.000        ; -0.026     ; 1.767      ;
; 1.647 ; pc:PC_P|address_out[9]  ; pc:PC_P|address_out[14]     ; clk          ; clk         ; 0.000        ; 0.003      ; 1.802      ;
; 1.648 ; pc:PC_P|address_out[8]  ; pc:PC_P|address_out[10]     ; clk          ; clk         ; 0.000        ; 0.014      ; 1.814      ;
; 1.661 ; pc:PC_P|address_out[1]  ; pc:PC_P|address_out[5]      ; clk          ; clk         ; 0.000        ; -0.008     ; 1.805      ;
; 1.663 ; pc:PC_P|address_out[14] ; xreg:X_regis|um_Reg[7][18]  ; clk          ; clk         ; 0.000        ; 0.012      ; 1.827      ;
; 1.665 ; pc:PC_P|address_out[10] ; pc:PC_P|address_out[12]     ; clk          ; clk         ; 0.000        ; -0.014     ; 1.803      ;
; 1.665 ; pc:PC_P|address_out[9]  ; pc:PC_P|address_out[10]     ; clk          ; clk         ; 0.000        ; 0.004      ; 1.821      ;
; 1.668 ; pc:PC_P|address_out[1]  ; xreg:X_regis|um_Reg[10][1]  ; clk          ; clk         ; 0.000        ; -0.035     ; 1.785      ;
; 1.672 ; pc:PC_P|address_out[3]  ; xreg:X_regis|um_Reg[15][6]  ; clk          ; clk         ; 0.000        ; 0.016      ; 1.840      ;
; 1.673 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[22][0]  ; clk          ; clk         ; 0.000        ; -0.036     ; 1.789      ;
; 1.673 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[31][0]  ; clk          ; clk         ; 0.000        ; -0.036     ; 1.789      ;
; 1.676 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[6][0]   ; clk          ; clk         ; 0.000        ; -0.013     ; 1.815      ;
; 1.677 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[15][0]  ; clk          ; clk         ; 0.000        ; -0.046     ; 1.783      ;
; 1.678 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[14][0]  ; clk          ; clk         ; 0.000        ; -0.046     ; 1.784      ;
; 1.678 ; pc:PC_P|address_out[3]  ; pc:PC_P|address_out[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.830      ;
; 1.682 ; pc:PC_P|address_out[14] ; xreg:X_regis|um_Reg[31][14] ; clk          ; clk         ; 0.000        ; -0.019     ; 1.815      ;
; 1.688 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[16][0]  ; clk          ; clk         ; 0.000        ; -0.038     ; 1.802      ;
; 1.691 ; pc:PC_P|address_out[10] ; pc:PC_P|address_out[11]     ; clk          ; clk         ; 0.000        ; -0.006     ; 1.837      ;
; 1.691 ; pc:PC_P|address_out[9]  ; xreg:X_regis|um_Reg[14][9]  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.842      ;
; 1.693 ; pc:PC_P|address_out[24] ; xreg:X_regis|um_Reg[18][25] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.843      ;
; 1.693 ; pc:PC_P|address_out[14] ; xreg:X_regis|um_Reg[13][14] ; clk          ; clk         ; 0.000        ; -0.018     ; 1.827      ;
; 1.693 ; pc:PC_P|address_out[14] ; xreg:X_regis|um_Reg[18][14] ; clk          ; clk         ; 0.000        ; -0.019     ; 1.826      ;
; 1.694 ; pc:PC_P|address_out[24] ; xreg:X_regis|um_Reg[29][25] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.844      ;
; 1.695 ; pc:PC_P|address_out[9]  ; xreg:X_regis|um_Reg[8][9]   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.846      ;
; 1.696 ; pc:PC_P|address_out[14] ; xreg:X_regis|um_Reg[9][14]  ; clk          ; clk         ; 0.000        ; -0.018     ; 1.830      ;
; 1.698 ; pc:PC_P|address_out[14] ; xreg:X_regis|um_Reg[28][14] ; clk          ; clk         ; 0.000        ; -0.019     ; 1.831      ;
; 1.702 ; pc:PC_P|address_out[14] ; xreg:X_regis|um_Reg[19][16] ; clk          ; clk         ; 0.000        ; 0.015      ; 1.869      ;
; 1.704 ; pc:PC_P|address_out[14] ; pc:PC_P|address_out[18]     ; clk          ; clk         ; 0.000        ; 0.012      ; 1.868      ;
; 1.705 ; pc:PC_P|address_out[7]  ; pc:PC_P|address_out[10]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.857      ;
; 1.710 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[14][9]  ; clk          ; clk         ; 0.000        ; -0.012     ; 1.850      ;
; 1.713 ; pc:PC_P|address_out[3]  ; pc:PC_P|address_out[5]      ; clk          ; clk         ; 0.000        ; 0.009      ; 1.874      ;
; 1.714 ; pc:PC_P|address_out[13] ; pc:PC_P|address_out[14]     ; clk          ; clk         ; 0.000        ; 0.030      ; 1.896      ;
; 1.714 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[8][9]   ; clk          ; clk         ; 0.000        ; -0.012     ; 1.854      ;
; 1.727 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[12][0]  ; clk          ; clk         ; 0.000        ; -0.053     ; 1.826      ;
; 1.729 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[19][0]  ; clk          ; clk         ; 0.000        ; -0.047     ; 1.834      ;
; 1.730 ; pc:PC_P|address_out[14] ; pc:PC_P|address_out[16]     ; clk          ; clk         ; 0.000        ; 0.015      ; 1.897      ;
; 1.730 ; pc:PC_P|address_out[5]  ; xreg:X_regis|um_Reg[14][9]  ; clk          ; clk         ; 0.000        ; -0.005     ; 1.877      ;
; 1.731 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[8][0]   ; clk          ; clk         ; 0.000        ; -0.053     ; 1.830      ;
; 1.731 ; pc:PC_P|address_out[21] ; pc:PC_P|address_out[21]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.883      ;
; 1.732 ; pc:PC_P|address_out[12] ; pc:PC_P|address_out[14]     ; clk          ; clk         ; 0.000        ; 0.013      ; 1.897      ;
; 1.732 ; pc:PC_P|address_out[15] ; pc:PC_P|address_out[15]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.884      ;
; 1.734 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[27][0]  ; clk          ; clk         ; 0.000        ; -0.047     ; 1.839      ;
; 1.734 ; pc:PC_P|address_out[10] ; pc:PC_P|address_out[15]     ; clk          ; clk         ; 0.000        ; 0.015      ; 1.901      ;
; 1.734 ; pc:PC_P|address_out[5]  ; xreg:X_regis|um_Reg[8][9]   ; clk          ; clk         ; 0.000        ; -0.005     ; 1.881      ;
; 1.736 ; pc:PC_P|address_out[14] ; pc:PC_P|address_out[21]     ; clk          ; clk         ; 0.000        ; 0.012      ; 1.900      ;
; 1.737 ; pc:PC_P|address_out[1]  ; pc:PC_P|address_out[10]     ; clk          ; clk         ; 0.000        ; -0.008     ; 1.881      ;
; 1.742 ; pc:PC_P|address_out[5]  ; xreg:X_regis|um_Reg[8][6]   ; clk          ; clk         ; 0.000        ; -0.041     ; 1.853      ;
; 1.761 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[27][6]  ; clk          ; clk         ; 0.000        ; -0.028     ; 1.885      ;
; 1.762 ; pc:PC_P|address_out[5]  ; xreg:X_regis|um_Reg[24][6]  ; clk          ; clk         ; 0.000        ; -0.053     ; 1.861      ;
; 1.764 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[16][8]  ; clk          ; clk         ; 0.000        ; -0.021     ; 1.895      ;
; 1.770 ; pc:PC_P|address_out[7]  ; xreg:X_regis|um_Reg[25][9]  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.918      ;
; 1.772 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[31][6]  ; clk          ; clk         ; 0.000        ; -0.027     ; 1.897      ;
; 1.772 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[22][6]  ; clk          ; clk         ; 0.000        ; -0.027     ; 1.897      ;
; 1.774 ; pc:PC_P|address_out[31] ; xreg:X_regis|um_Reg[6][31]  ; clk          ; clk         ; 0.000        ; -0.013     ; 1.913      ;
; 1.774 ; pc:PC_P|address_out[8]  ; xreg:X_regis|um_Reg[25][9]  ; clk          ; clk         ; 0.000        ; 0.010      ; 1.936      ;
; 1.780 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[4][0]   ; clk          ; clk         ; 0.000        ; -0.021     ; 1.911      ;
; 1.781 ; pc:PC_P|address_out[17] ; xreg:X_regis|um_Reg[7][18]  ; clk          ; clk         ; 0.000        ; 0.003      ; 1.936      ;
; 1.784 ; pc:PC_P|address_out[0]  ; xreg:X_regis|um_Reg[2][0]   ; clk          ; clk         ; 0.000        ; -0.021     ; 1.915      ;
; 1.784 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[13][6]  ; clk          ; clk         ; 0.000        ; -0.075     ; 1.861      ;
; 1.784 ; pc:PC_P|address_out[5]  ; xreg:X_regis|um_Reg[16][8]  ; clk          ; clk         ; 0.000        ; -0.014     ; 1.922      ;
; 1.789 ; pc:PC_P|address_out[9]  ; xreg:X_regis|um_Reg[19][9]  ; clk          ; clk         ; 0.000        ; -0.028     ; 1.913      ;
; 1.789 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[2][6]   ; clk          ; clk         ; 0.000        ; -0.074     ; 1.867      ;
; 1.789 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[6][6]   ; clk          ; clk         ; 0.000        ; -0.074     ; 1.867      ;
; 1.789 ; pc:PC_P|address_out[3]  ; pc:PC_P|address_out[10]     ; clk          ; clk         ; 0.000        ; 0.009      ; 1.950      ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_mem'                                                                                                                                                                                                        ;
+-------+-----------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.426 ; pc:PC_P|address_out[2]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_mem     ; 0.000        ; 0.044      ; 0.608      ;
; 0.457 ; pc:PC_P|address_out[2]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_mem     ; 0.000        ; 0.053      ; 0.648      ;
; 0.475 ; pc:PC_P|address_out[6]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_mem     ; 0.000        ; 0.033      ; 0.646      ;
; 0.554 ; pc:PC_P|address_out[7]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_mem     ; 0.000        ; 0.040      ; 0.732      ;
; 0.557 ; pc:PC_P|address_out[8]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_mem     ; 0.000        ; 0.054      ; 0.749      ;
; 0.567 ; pc:PC_P|address_out[9]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_mem     ; 0.000        ; 0.044      ; 0.749      ;
; 0.570 ; pc:PC_P|address_out[3]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_mem     ; 0.000        ; 0.049      ; 0.757      ;
; 0.578 ; pc:PC_P|address_out[4]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_mem     ; 0.000        ; 0.049      ; 0.765      ;
; 0.578 ; pc:PC_P|address_out[4]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_mem     ; 0.000        ; 0.040      ; 0.756      ;
; 0.582 ; pc:PC_P|address_out[7]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_mem     ; 0.000        ; 0.031      ; 0.751      ;
; 0.584 ; pc:PC_P|address_out[8]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_mem     ; 0.000        ; 0.045      ; 0.767      ;
; 0.588 ; pc:PC_P|address_out[5]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_mem     ; 0.000        ; 0.040      ; 0.766      ;
; 0.588 ; pc:PC_P|address_out[3]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_mem     ; 0.000        ; 0.040      ; 0.766      ;
; 0.591 ; pc:PC_P|address_out[9]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_mem     ; 0.000        ; 0.035      ; 0.764      ;
; 0.598 ; pc:PC_P|address_out[5]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_mem     ; 0.000        ; 0.031      ; 0.767      ;
; 0.623 ; pc:PC_P|address_out[6]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_mem     ; 0.000        ; 0.024      ; 0.785      ;
; 1.266 ; xreg:X_regis|um_Reg[15][27] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg9         ; clk          ; clk_mem     ; 0.000        ; 0.075      ; 1.479      ;
; 1.277 ; xreg:X_regis|um_Reg[13][27] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg9         ; clk          ; clk_mem     ; 0.000        ; 0.075      ; 1.490      ;
; 1.292 ; xreg:X_regis|um_Reg[14][4]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg4          ; clk          ; clk_mem     ; 0.000        ; 0.117      ; 1.547      ;
; 1.305 ; xreg:X_regis|um_Reg[14][27] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg9         ; clk          ; clk_mem     ; 0.000        ; 0.073      ; 1.516      ;
; 1.323 ; xreg:X_regis|um_Reg[31][6]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6          ; clk          ; clk_mem     ; 0.000        ; 0.071      ; 1.532      ;
; 1.360 ; xreg:X_regis|um_Reg[4][1]   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg1          ; clk          ; clk_mem     ; 0.000        ; 0.074      ; 1.572      ;
; 1.403 ; xreg:X_regis|um_Reg[14][2]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2          ; clk          ; clk_mem     ; 0.000        ; 0.117      ; 1.658      ;
; 1.405 ; xreg:X_regis|um_Reg[27][6]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6          ; clk          ; clk_mem     ; 0.000        ; 0.072      ; 1.615      ;
; 1.415 ; xreg:X_regis|um_Reg[13][22] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg4         ; clk          ; clk_mem     ; 0.000        ; 0.078      ; 1.631      ;
; 1.436 ; xreg:X_regis|um_Reg[12][4]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg4          ; clk          ; clk_mem     ; 0.000        ; 0.117      ; 1.691      ;
; 1.442 ; xreg:X_regis|um_Reg[14][5]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5          ; clk          ; clk_mem     ; 0.000        ; 0.117      ; 1.697      ;
; 1.444 ; xreg:X_regis|um_Reg[15][4]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg4          ; clk          ; clk_mem     ; 0.000        ; 0.119      ; 1.701      ;
; 1.447 ; xreg:X_regis|um_Reg[31][3]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg3          ; clk          ; clk_mem     ; 0.000        ; 0.091      ; 1.676      ;
; 1.448 ; xreg:X_regis|um_Reg[31][10] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10         ; clk          ; clk_mem     ; 0.000        ; 0.091      ; 1.677      ;
; 1.455 ; xreg:X_regis|um_Reg[13][12] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12         ; clk          ; clk_mem     ; 0.000        ; 0.101      ; 1.694      ;
; 1.462 ; xreg:X_regis|um_Reg[27][3]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg3          ; clk          ; clk_mem     ; 0.000        ; 0.104      ; 1.704      ;
; 1.468 ; xreg:X_regis|um_Reg[4][0]   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0          ; clk          ; clk_mem     ; 0.000        ; 0.063      ; 1.669      ;
; 1.481 ; xreg:X_regis|um_Reg[25][9]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg9          ; clk          ; clk_mem     ; 0.000        ; 0.055      ; 1.674      ;
; 1.481 ; xreg:X_regis|um_Reg[13][6]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6          ; clk          ; clk_mem     ; 0.000        ; 0.119      ; 1.738      ;
; 1.482 ; xreg:X_regis|um_Reg[13][3]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg3          ; clk          ; clk_mem     ; 0.000        ; 0.070      ; 1.690      ;
; 1.485 ; xreg:X_regis|um_Reg[13][11] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg11         ; clk          ; clk_mem     ; 0.000        ; 0.119      ; 1.742      ;
; 1.487 ; xreg:X_regis|um_Reg[3][11]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg11         ; clk          ; clk_mem     ; 0.000        ; 0.103      ; 1.728      ;
; 1.491 ; xreg:X_regis|um_Reg[27][0]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0          ; clk          ; clk_mem     ; 0.000        ; 0.089      ; 1.718      ;
; 1.493 ; xreg:X_regis|um_Reg[14][6]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6          ; clk          ; clk_mem     ; 0.000        ; 0.117      ; 1.748      ;
; 1.496 ; xreg:X_regis|um_Reg[13][4]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg4          ; clk          ; clk_mem     ; 0.000        ; 0.119      ; 1.753      ;
; 1.497 ; xreg:X_regis|um_Reg[15][28] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10        ; clk          ; clk_mem     ; 0.000        ; 0.070      ; 1.705      ;
; 1.500 ; xreg:X_regis|um_Reg[31][11] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg11         ; clk          ; clk_mem     ; 0.000        ; 0.091      ; 1.729      ;
; 1.506 ; xreg:X_regis|um_Reg[3][27]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg9         ; clk          ; clk_mem     ; 0.000        ; 0.078      ; 1.722      ;
; 1.508 ; xreg:X_regis|um_Reg[19][10] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10         ; clk          ; clk_mem     ; 0.000        ; 0.113      ; 1.759      ;
; 1.515 ; xreg:X_regis|um_Reg[7][8]   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg8          ; clk          ; clk_mem     ; 0.000        ; 0.126      ; 1.779      ;
; 1.517 ; xreg:X_regis|um_Reg[4][2]   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2          ; clk          ; clk_mem     ; 0.000        ; 0.081      ; 1.736      ;
; 1.519 ; xreg:X_regis|um_Reg[27][10] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10         ; clk          ; clk_mem     ; 0.000        ; 0.113      ; 1.770      ;
; 1.529 ; xreg:X_regis|um_Reg[7][3]   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg3          ; clk          ; clk_mem     ; 0.000        ; 0.105      ; 1.772      ;
; 1.530 ; xreg:X_regis|um_Reg[26][5]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5          ; clk          ; clk_mem     ; 0.000        ; 0.114      ; 1.782      ;
; 1.538 ; xreg:X_regis|um_Reg[30][22] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg4         ; clk          ; clk_mem     ; 0.000        ; 0.076      ; 1.752      ;
; 1.544 ; xreg:X_regis|um_Reg[12][2]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2          ; clk          ; clk_mem     ; 0.000        ; 0.117      ; 1.799      ;
; 1.547 ; xreg:X_regis|um_Reg[12][0]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0          ; clk          ; clk_mem     ; 0.000        ; 0.095      ; 1.780      ;
; 1.551 ; xreg:X_regis|um_Reg[25][12] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12         ; clk          ; clk_mem     ; 0.000        ; 0.104      ; 1.793      ;
; 1.552 ; xreg:X_regis|um_Reg[17][4]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg4          ; clk          ; clk_mem     ; 0.000        ; 0.104      ; 1.794      ;
; 1.552 ; xreg:X_regis|um_Reg[27][2]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2          ; clk          ; clk_mem     ; 0.000        ; 0.113      ; 1.803      ;
; 1.556 ; xreg:X_regis|um_Reg[31][1]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg1          ; clk          ; clk_mem     ; 0.000        ; 0.071      ; 1.765      ;
; 1.558 ; xreg:X_regis|um_Reg[14][16] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg16         ; clk          ; clk_mem     ; 0.000        ; 0.088      ; 1.784      ;
; 1.562 ; xreg:X_regis|um_Reg[22][6]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6          ; clk          ; clk_mem     ; 0.000        ; 0.071      ; 1.771      ;
; 1.562 ; xreg:X_regis|um_Reg[7][6]   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6          ; clk          ; clk_mem     ; 0.000        ; 0.126      ; 1.826      ;
; 1.568 ; xreg:X_regis|um_Reg[31][5]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5          ; clk          ; clk_mem     ; 0.000        ; 0.071      ; 1.777      ;
; 1.570 ; xreg:X_regis|um_Reg[15][5]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5          ; clk          ; clk_mem     ; 0.000        ; 0.119      ; 1.827      ;
; 1.578 ; xreg:X_regis|um_Reg[2][27]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg9         ; clk          ; clk_mem     ; 0.000        ; 0.073      ; 1.789      ;
; 1.582 ; xreg:X_regis|um_Reg[12][5]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5          ; clk          ; clk_mem     ; 0.000        ; 0.117      ; 1.837      ;
; 1.582 ; xreg:X_regis|um_Reg[13][5]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5          ; clk          ; clk_mem     ; 0.000        ; 0.119      ; 1.839      ;
; 1.585 ; xreg:X_regis|um_Reg[31][12] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12         ; clk          ; clk_mem     ; 0.000        ; 0.115      ; 1.838      ;
; 1.588 ; xreg:X_regis|um_Reg[14][22] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg4         ; clk          ; clk_mem     ; 0.000        ; 0.061      ; 1.787      ;
; 1.590 ; xreg:X_regis|um_Reg[25][0]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0          ; clk          ; clk_mem     ; 0.000        ; 0.060      ; 1.788      ;
; 1.590 ; xreg:X_regis|um_Reg[7][16]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg16         ; clk          ; clk_mem     ; 0.000        ; 0.054      ; 1.782      ;
; 1.593 ; xreg:X_regis|um_Reg[3][1]   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg1          ; clk          ; clk_mem     ; 0.000        ; 0.081      ; 1.812      ;
; 1.600 ; xreg:X_regis|um_Reg[29][12] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12         ; clk          ; clk_mem     ; 0.000        ; 0.105      ; 1.843      ;
; 1.601 ; xreg:X_regis|um_Reg[31][18] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg0         ; clk          ; clk_mem     ; 0.000        ; 0.097      ; 1.836      ;
; 1.601 ; xreg:X_regis|um_Reg[4][6]   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6          ; clk          ; clk_mem     ; 0.000        ; 0.126      ; 1.865      ;
; 1.603 ; xreg:X_regis|um_Reg[27][28] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10        ; clk          ; clk_mem     ; 0.000        ; 0.097      ; 1.838      ;
; 1.604 ; xreg:X_regis|um_Reg[31][16] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg16         ; clk          ; clk_mem     ; 0.000        ; 0.089      ; 1.831      ;
; 1.605 ; xreg:X_regis|um_Reg[13][0]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0          ; clk          ; clk_mem     ; 0.000        ; 0.092      ; 1.835      ;
; 1.607 ; xreg:X_regis|um_Reg[30][30] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg12        ; clk          ; clk_mem     ; 0.000        ; 0.076      ; 1.821      ;
; 1.607 ; xreg:X_regis|um_Reg[3][5]   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5          ; clk          ; clk_mem     ; 0.000        ; 0.126      ; 1.871      ;
; 1.624 ; xreg:X_regis|um_Reg[15][16] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg16         ; clk          ; clk_mem     ; 0.000        ; 0.062      ; 1.824      ;
; 1.625 ; xreg:X_regis|um_Reg[3][6]   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6          ; clk          ; clk_mem     ; 0.000        ; 0.126      ; 1.889      ;
; 1.633 ; xreg:X_regis|um_Reg[25][10] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10         ; clk          ; clk_mem     ; 0.000        ; 0.104      ; 1.875      ;
; 1.639 ; xreg:X_regis|um_Reg[12][6]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6          ; clk          ; clk_mem     ; 0.000        ; 0.117      ; 1.894      ;
; 1.639 ; xreg:X_regis|um_Reg[29][0]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0          ; clk          ; clk_mem     ; 0.000        ; 0.079      ; 1.856      ;
; 1.640 ; xreg:X_regis|um_Reg[2][0]   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0          ; clk          ; clk_mem     ; 0.000        ; 0.063      ; 1.841      ;
; 1.641 ; xreg:X_regis|um_Reg[27][22] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg4         ; clk          ; clk_mem     ; 0.000        ; 0.121      ; 1.900      ;
; 1.642 ; xreg:X_regis|um_Reg[29][4]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg4          ; clk          ; clk_mem     ; 0.000        ; 0.103      ; 1.883      ;
; 1.642 ; xreg:X_regis|um_Reg[4][16]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg16         ; clk          ; clk_mem     ; 0.000        ; 0.069      ; 1.849      ;
; 1.643 ; xreg:X_regis|um_Reg[1][6]   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6          ; clk          ; clk_mem     ; 0.000        ; 0.126      ; 1.907      ;
; 1.644 ; xreg:X_regis|um_Reg[9][3]   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg3          ; clk          ; clk_mem     ; 0.000        ; 0.070      ; 1.852      ;
; 1.647 ; xreg:X_regis|um_Reg[27][12] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12         ; clk          ; clk_mem     ; 0.000        ; 0.113      ; 1.898      ;
; 1.648 ; xreg:X_regis|um_Reg[31][8]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg8          ; clk          ; clk_mem     ; 0.000        ; 0.071      ; 1.857      ;
; 1.649 ; xreg:X_regis|um_Reg[19][0]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0          ; clk          ; clk_mem     ; 0.000        ; 0.089      ; 1.876      ;
; 1.653 ; xreg:X_regis|um_Reg[7][17]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17         ; clk          ; clk_mem     ; 0.000        ; 0.054      ; 1.845      ;
; 1.654 ; xreg:X_regis|um_Reg[25][30] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg12        ; clk          ; clk_mem     ; 0.000        ; 0.051      ; 1.843      ;
; 1.655 ; xreg:X_regis|um_Reg[12][27] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg9         ; clk          ; clk_mem     ; 0.000        ; 0.088      ; 1.881      ;
; 1.655 ; xreg:X_regis|um_Reg[25][6]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6          ; clk          ; clk_mem     ; 0.000        ; 0.104      ; 1.897      ;
; 1.656 ; xreg:X_regis|um_Reg[4][11]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg11         ; clk          ; clk_mem     ; 0.000        ; 0.113      ; 1.907      ;
; 1.659 ; xreg:X_regis|um_Reg[4][3]   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg3          ; clk          ; clk_mem     ; 0.000        ; 0.095      ; 1.892      ;
; 1.665 ; xreg:X_regis|um_Reg[27][30] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg12        ; clk          ; clk_mem     ; 0.000        ; 0.097      ; 1.900      ;
; 1.666 ; xreg:X_regis|um_Reg[13][29] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg11        ; clk          ; clk_mem     ; 0.000        ; 0.100      ; 1.904      ;
+-------+-----------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_mem'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][25] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; outULA[*]      ; clk        ; 10.990 ; 10.990 ; Rise       ; clk             ;
;  outULA[0]     ; clk        ; 10.132 ; 10.132 ; Rise       ; clk             ;
;  outULA[1]     ; clk        ; 9.829  ; 9.829  ; Rise       ; clk             ;
;  outULA[2]     ; clk        ; 10.740 ; 10.740 ; Rise       ; clk             ;
;  outULA[3]     ; clk        ; 9.649  ; 9.649  ; Rise       ; clk             ;
;  outULA[4]     ; clk        ; 10.123 ; 10.123 ; Rise       ; clk             ;
;  outULA[5]     ; clk        ; 9.749  ; 9.749  ; Rise       ; clk             ;
;  outULA[6]     ; clk        ; 10.295 ; 10.295 ; Rise       ; clk             ;
;  outULA[7]     ; clk        ; 9.762  ; 9.762  ; Rise       ; clk             ;
;  outULA[8]     ; clk        ; 9.794  ; 9.794  ; Rise       ; clk             ;
;  outULA[9]     ; clk        ; 10.555 ; 10.555 ; Rise       ; clk             ;
;  outULA[10]    ; clk        ; 10.032 ; 10.032 ; Rise       ; clk             ;
;  outULA[11]    ; clk        ; 10.990 ; 10.990 ; Rise       ; clk             ;
;  outULA[12]    ; clk        ; 10.471 ; 10.471 ; Rise       ; clk             ;
;  outULA[13]    ; clk        ; 10.386 ; 10.386 ; Rise       ; clk             ;
;  outULA[14]    ; clk        ; 9.462  ; 9.462  ; Rise       ; clk             ;
;  outULA[15]    ; clk        ; 9.686  ; 9.686  ; Rise       ; clk             ;
;  outULA[16]    ; clk        ; 10.174 ; 10.174 ; Rise       ; clk             ;
;  outULA[17]    ; clk        ; 10.493 ; 10.493 ; Rise       ; clk             ;
;  outULA[18]    ; clk        ; 9.660  ; 9.660  ; Rise       ; clk             ;
;  outULA[19]    ; clk        ; 10.562 ; 10.562 ; Rise       ; clk             ;
;  outULA[20]    ; clk        ; 10.530 ; 10.530 ; Rise       ; clk             ;
;  outULA[21]    ; clk        ; 10.553 ; 10.553 ; Rise       ; clk             ;
;  outULA[22]    ; clk        ; 9.959  ; 9.959  ; Rise       ; clk             ;
;  outULA[23]    ; clk        ; 10.220 ; 10.220 ; Rise       ; clk             ;
;  outULA[24]    ; clk        ; 9.408  ; 9.408  ; Rise       ; clk             ;
;  outULA[25]    ; clk        ; 10.243 ; 10.243 ; Rise       ; clk             ;
;  outULA[26]    ; clk        ; 9.906  ; 9.906  ; Rise       ; clk             ;
;  outULA[27]    ; clk        ; 10.035 ; 10.035 ; Rise       ; clk             ;
;  outULA[28]    ; clk        ; 10.427 ; 10.427 ; Rise       ; clk             ;
;  outULA[29]    ; clk        ; 10.332 ; 10.332 ; Rise       ; clk             ;
;  outULA[30]    ; clk        ; 10.208 ; 10.208 ; Rise       ; clk             ;
;  outULA[31]    ; clk        ; 10.370 ; 10.370 ; Rise       ; clk             ;
; pc_out[*]      ; clk        ; 5.507  ; 5.507  ; Rise       ; clk             ;
;  pc_out[0]     ; clk        ; 5.172  ; 5.172  ; Rise       ; clk             ;
;  pc_out[1]     ; clk        ; 5.317  ; 5.317  ; Rise       ; clk             ;
;  pc_out[2]     ; clk        ; 4.513  ; 4.513  ; Rise       ; clk             ;
;  pc_out[3]     ; clk        ; 4.643  ; 4.643  ; Rise       ; clk             ;
;  pc_out[4]     ; clk        ; 4.399  ; 4.399  ; Rise       ; clk             ;
;  pc_out[5]     ; clk        ; 5.256  ; 5.256  ; Rise       ; clk             ;
;  pc_out[6]     ; clk        ; 5.157  ; 5.157  ; Rise       ; clk             ;
;  pc_out[7]     ; clk        ; 5.141  ; 5.141  ; Rise       ; clk             ;
;  pc_out[8]     ; clk        ; 4.764  ; 4.764  ; Rise       ; clk             ;
;  pc_out[9]     ; clk        ; 4.934  ; 4.934  ; Rise       ; clk             ;
;  pc_out[10]    ; clk        ; 4.619  ; 4.619  ; Rise       ; clk             ;
;  pc_out[11]    ; clk        ; 4.740  ; 4.740  ; Rise       ; clk             ;
;  pc_out[12]    ; clk        ; 4.454  ; 4.454  ; Rise       ; clk             ;
;  pc_out[13]    ; clk        ; 5.004  ; 5.004  ; Rise       ; clk             ;
;  pc_out[14]    ; clk        ; 4.553  ; 4.553  ; Rise       ; clk             ;
;  pc_out[15]    ; clk        ; 4.779  ; 4.779  ; Rise       ; clk             ;
;  pc_out[16]    ; clk        ; 4.638  ; 4.638  ; Rise       ; clk             ;
;  pc_out[17]    ; clk        ; 4.622  ; 4.622  ; Rise       ; clk             ;
;  pc_out[18]    ; clk        ; 5.507  ; 5.507  ; Rise       ; clk             ;
;  pc_out[19]    ; clk        ; 5.202  ; 5.202  ; Rise       ; clk             ;
;  pc_out[20]    ; clk        ; 5.355  ; 5.355  ; Rise       ; clk             ;
;  pc_out[21]    ; clk        ; 5.078  ; 5.078  ; Rise       ; clk             ;
;  pc_out[22]    ; clk        ; 4.661  ; 4.661  ; Rise       ; clk             ;
;  pc_out[23]    ; clk        ; 5.009  ; 5.009  ; Rise       ; clk             ;
;  pc_out[24]    ; clk        ; 4.497  ; 4.497  ; Rise       ; clk             ;
;  pc_out[25]    ; clk        ; 5.115  ; 5.115  ; Rise       ; clk             ;
;  pc_out[26]    ; clk        ; 5.225  ; 5.225  ; Rise       ; clk             ;
;  pc_out[27]    ; clk        ; 5.217  ; 5.217  ; Rise       ; clk             ;
;  pc_out[28]    ; clk        ; 4.871  ; 4.871  ; Rise       ; clk             ;
;  pc_out[29]    ; clk        ; 5.473  ; 5.473  ; Rise       ; clk             ;
;  pc_out[30]    ; clk        ; 4.559  ; 4.559  ; Rise       ; clk             ;
;  pc_out[31]    ; clk        ; 4.826  ; 4.826  ; Rise       ; clk             ;
; prox_ins[*]    ; clk        ; 12.635 ; 12.635 ; Rise       ; clk             ;
;  prox_ins[0]   ; clk        ; 12.098 ; 12.098 ; Rise       ; clk             ;
;  prox_ins[1]   ; clk        ; 11.960 ; 11.960 ; Rise       ; clk             ;
;  prox_ins[2]   ; clk        ; 11.790 ; 11.790 ; Rise       ; clk             ;
;  prox_ins[3]   ; clk        ; 12.094 ; 12.094 ; Rise       ; clk             ;
;  prox_ins[4]   ; clk        ; 11.776 ; 11.776 ; Rise       ; clk             ;
;  prox_ins[5]   ; clk        ; 11.696 ; 11.696 ; Rise       ; clk             ;
;  prox_ins[6]   ; clk        ; 11.744 ; 11.744 ; Rise       ; clk             ;
;  prox_ins[7]   ; clk        ; 11.697 ; 11.697 ; Rise       ; clk             ;
;  prox_ins[8]   ; clk        ; 12.190 ; 12.190 ; Rise       ; clk             ;
;  prox_ins[9]   ; clk        ; 12.346 ; 12.346 ; Rise       ; clk             ;
;  prox_ins[10]  ; clk        ; 12.212 ; 12.212 ; Rise       ; clk             ;
;  prox_ins[11]  ; clk        ; 11.780 ; 11.780 ; Rise       ; clk             ;
;  prox_ins[12]  ; clk        ; 11.883 ; 11.883 ; Rise       ; clk             ;
;  prox_ins[13]  ; clk        ; 12.635 ; 12.635 ; Rise       ; clk             ;
;  prox_ins[14]  ; clk        ; 12.110 ; 12.110 ; Rise       ; clk             ;
;  prox_ins[15]  ; clk        ; 12.119 ; 12.119 ; Rise       ; clk             ;
;  prox_ins[16]  ; clk        ; 11.985 ; 11.985 ; Rise       ; clk             ;
;  prox_ins[17]  ; clk        ; 12.015 ; 12.015 ; Rise       ; clk             ;
;  prox_ins[18]  ; clk        ; 11.928 ; 11.928 ; Rise       ; clk             ;
;  prox_ins[19]  ; clk        ; 12.429 ; 12.429 ; Rise       ; clk             ;
;  prox_ins[20]  ; clk        ; 11.836 ; 11.836 ; Rise       ; clk             ;
;  prox_ins[21]  ; clk        ; 11.862 ; 11.862 ; Rise       ; clk             ;
;  prox_ins[22]  ; clk        ; 11.982 ; 11.982 ; Rise       ; clk             ;
;  prox_ins[23]  ; clk        ; 11.668 ; 11.668 ; Rise       ; clk             ;
;  prox_ins[24]  ; clk        ; 11.883 ; 11.883 ; Rise       ; clk             ;
;  prox_ins[25]  ; clk        ; 12.408 ; 12.408 ; Rise       ; clk             ;
;  prox_ins[26]  ; clk        ; 12.255 ; 12.255 ; Rise       ; clk             ;
;  prox_ins[27]  ; clk        ; 12.362 ; 12.362 ; Rise       ; clk             ;
;  prox_ins[28]  ; clk        ; 11.920 ; 11.920 ; Rise       ; clk             ;
;  prox_ins[29]  ; clk        ; 11.608 ; 11.608 ; Rise       ; clk             ;
;  prox_ins[30]  ; clk        ; 11.821 ; 11.821 ; Rise       ; clk             ;
;  prox_ins[31]  ; clk        ; 12.005 ; 12.005 ; Rise       ; clk             ;
; instrucao[*]   ; clk_mem    ; 7.015  ; 7.015  ; Rise       ; clk_mem         ;
;  instrucao[0]  ; clk_mem    ; 6.404  ; 6.404  ; Rise       ; clk_mem         ;
;  instrucao[1]  ; clk_mem    ; 6.508  ; 6.508  ; Rise       ; clk_mem         ;
;  instrucao[2]  ; clk_mem    ; 6.695  ; 6.695  ; Rise       ; clk_mem         ;
;  instrucao[3]  ; clk_mem    ; 6.512  ; 6.512  ; Rise       ; clk_mem         ;
;  instrucao[4]  ; clk_mem    ; 6.413  ; 6.413  ; Rise       ; clk_mem         ;
;  instrucao[5]  ; clk_mem    ; 6.027  ; 6.027  ; Rise       ; clk_mem         ;
;  instrucao[6]  ; clk_mem    ; 6.469  ; 6.469  ; Rise       ; clk_mem         ;
;  instrucao[7]  ; clk_mem    ; 6.818  ; 6.818  ; Rise       ; clk_mem         ;
;  instrucao[8]  ; clk_mem    ; 6.501  ; 6.501  ; Rise       ; clk_mem         ;
;  instrucao[9]  ; clk_mem    ; 6.563  ; 6.563  ; Rise       ; clk_mem         ;
;  instrucao[10] ; clk_mem    ; 6.482  ; 6.482  ; Rise       ; clk_mem         ;
;  instrucao[11] ; clk_mem    ; 6.355  ; 6.355  ; Rise       ; clk_mem         ;
;  instrucao[12] ; clk_mem    ; 6.770  ; 6.770  ; Rise       ; clk_mem         ;
;  instrucao[13] ; clk_mem    ; 6.743  ; 6.743  ; Rise       ; clk_mem         ;
;  instrucao[14] ; clk_mem    ; 7.015  ; 7.015  ; Rise       ; clk_mem         ;
;  instrucao[15] ; clk_mem    ; 6.682  ; 6.682  ; Rise       ; clk_mem         ;
;  instrucao[16] ; clk_mem    ; 6.665  ; 6.665  ; Rise       ; clk_mem         ;
;  instrucao[17] ; clk_mem    ; 6.748  ; 6.748  ; Rise       ; clk_mem         ;
;  instrucao[18] ; clk_mem    ; 6.563  ; 6.563  ; Rise       ; clk_mem         ;
;  instrucao[19] ; clk_mem    ; 6.647  ; 6.647  ; Rise       ; clk_mem         ;
;  instrucao[20] ; clk_mem    ; 6.383  ; 6.383  ; Rise       ; clk_mem         ;
;  instrucao[21] ; clk_mem    ; 6.681  ; 6.681  ; Rise       ; clk_mem         ;
;  instrucao[22] ; clk_mem    ; 6.424  ; 6.424  ; Rise       ; clk_mem         ;
;  instrucao[23] ; clk_mem    ; 6.806  ; 6.806  ; Rise       ; clk_mem         ;
;  instrucao[24] ; clk_mem    ; 6.518  ; 6.518  ; Rise       ; clk_mem         ;
;  instrucao[25] ; clk_mem    ; 6.676  ; 6.676  ; Rise       ; clk_mem         ;
;  instrucao[26] ; clk_mem    ; 6.690  ; 6.690  ; Rise       ; clk_mem         ;
;  instrucao[27] ; clk_mem    ; 6.784  ; 6.784  ; Rise       ; clk_mem         ;
;  instrucao[28] ; clk_mem    ; 6.702  ; 6.702  ; Rise       ; clk_mem         ;
;  instrucao[29] ; clk_mem    ; 6.699  ; 6.699  ; Rise       ; clk_mem         ;
;  instrucao[30] ; clk_mem    ; 6.492  ; 6.492  ; Rise       ; clk_mem         ;
;  instrucao[31] ; clk_mem    ; 6.550  ; 6.550  ; Rise       ; clk_mem         ;
; memDados[*]    ; clk_mem    ; 7.526  ; 7.526  ; Rise       ; clk_mem         ;
;  memDados[0]   ; clk_mem    ; 6.924  ; 6.924  ; Rise       ; clk_mem         ;
;  memDados[1]   ; clk_mem    ; 6.595  ; 6.595  ; Rise       ; clk_mem         ;
;  memDados[2]   ; clk_mem    ; 6.912  ; 6.912  ; Rise       ; clk_mem         ;
;  memDados[3]   ; clk_mem    ; 6.502  ; 6.502  ; Rise       ; clk_mem         ;
;  memDados[4]   ; clk_mem    ; 6.566  ; 6.566  ; Rise       ; clk_mem         ;
;  memDados[5]   ; clk_mem    ; 6.529  ; 6.529  ; Rise       ; clk_mem         ;
;  memDados[6]   ; clk_mem    ; 6.673  ; 6.673  ; Rise       ; clk_mem         ;
;  memDados[7]   ; clk_mem    ; 6.439  ; 6.439  ; Rise       ; clk_mem         ;
;  memDados[8]   ; clk_mem    ; 6.821  ; 6.821  ; Rise       ; clk_mem         ;
;  memDados[9]   ; clk_mem    ; 6.328  ; 6.328  ; Rise       ; clk_mem         ;
;  memDados[10]  ; clk_mem    ; 6.581  ; 6.581  ; Rise       ; clk_mem         ;
;  memDados[11]  ; clk_mem    ; 6.828  ; 6.828  ; Rise       ; clk_mem         ;
;  memDados[12]  ; clk_mem    ; 6.732  ; 6.732  ; Rise       ; clk_mem         ;
;  memDados[13]  ; clk_mem    ; 6.788  ; 6.788  ; Rise       ; clk_mem         ;
;  memDados[14]  ; clk_mem    ; 7.190  ; 7.190  ; Rise       ; clk_mem         ;
;  memDados[15]  ; clk_mem    ; 7.136  ; 7.136  ; Rise       ; clk_mem         ;
;  memDados[16]  ; clk_mem    ; 7.017  ; 7.017  ; Rise       ; clk_mem         ;
;  memDados[17]  ; clk_mem    ; 6.856  ; 6.856  ; Rise       ; clk_mem         ;
;  memDados[18]  ; clk_mem    ; 6.820  ; 6.820  ; Rise       ; clk_mem         ;
;  memDados[19]  ; clk_mem    ; 6.895  ; 6.895  ; Rise       ; clk_mem         ;
;  memDados[20]  ; clk_mem    ; 7.054  ; 7.054  ; Rise       ; clk_mem         ;
;  memDados[21]  ; clk_mem    ; 7.526  ; 7.526  ; Rise       ; clk_mem         ;
;  memDados[22]  ; clk_mem    ; 6.368  ; 6.368  ; Rise       ; clk_mem         ;
;  memDados[23]  ; clk_mem    ; 7.096  ; 7.096  ; Rise       ; clk_mem         ;
;  memDados[24]  ; clk_mem    ; 6.858  ; 6.858  ; Rise       ; clk_mem         ;
;  memDados[25]  ; clk_mem    ; 6.856  ; 6.856  ; Rise       ; clk_mem         ;
;  memDados[26]  ; clk_mem    ; 6.953  ; 6.953  ; Rise       ; clk_mem         ;
;  memDados[27]  ; clk_mem    ; 6.939  ; 6.939  ; Rise       ; clk_mem         ;
;  memDados[28]  ; clk_mem    ; 6.726  ; 6.726  ; Rise       ; clk_mem         ;
;  memDados[29]  ; clk_mem    ; 6.809  ; 6.809  ; Rise       ; clk_mem         ;
;  memDados[30]  ; clk_mem    ; 6.980  ; 6.980  ; Rise       ; clk_mem         ;
;  memDados[31]  ; clk_mem    ; 6.900  ; 6.900  ; Rise       ; clk_mem         ;
; outULA[*]      ; clk_mem    ; 13.360 ; 13.360 ; Rise       ; clk_mem         ;
;  outULA[0]     ; clk_mem    ; 12.379 ; 12.379 ; Rise       ; clk_mem         ;
;  outULA[1]     ; clk_mem    ; 12.199 ; 12.199 ; Rise       ; clk_mem         ;
;  outULA[2]     ; clk_mem    ; 13.110 ; 13.110 ; Rise       ; clk_mem         ;
;  outULA[3]     ; clk_mem    ; 12.019 ; 12.019 ; Rise       ; clk_mem         ;
;  outULA[4]     ; clk_mem    ; 12.493 ; 12.493 ; Rise       ; clk_mem         ;
;  outULA[5]     ; clk_mem    ; 12.069 ; 12.069 ; Rise       ; clk_mem         ;
;  outULA[6]     ; clk_mem    ; 12.665 ; 12.665 ; Rise       ; clk_mem         ;
;  outULA[7]     ; clk_mem    ; 12.089 ; 12.089 ; Rise       ; clk_mem         ;
;  outULA[8]     ; clk_mem    ; 12.133 ; 12.133 ; Rise       ; clk_mem         ;
;  outULA[9]     ; clk_mem    ; 12.882 ; 12.882 ; Rise       ; clk_mem         ;
;  outULA[10]    ; clk_mem    ; 12.381 ; 12.381 ; Rise       ; clk_mem         ;
;  outULA[11]    ; clk_mem    ; 13.360 ; 13.360 ; Rise       ; clk_mem         ;
;  outULA[12]    ; clk_mem    ; 12.841 ; 12.841 ; Rise       ; clk_mem         ;
;  outULA[13]    ; clk_mem    ; 12.756 ; 12.756 ; Rise       ; clk_mem         ;
;  outULA[14]    ; clk_mem    ; 11.832 ; 11.832 ; Rise       ; clk_mem         ;
;  outULA[15]    ; clk_mem    ; 12.056 ; 12.056 ; Rise       ; clk_mem         ;
;  outULA[16]    ; clk_mem    ; 12.384 ; 12.384 ; Rise       ; clk_mem         ;
;  outULA[17]    ; clk_mem    ; 12.863 ; 12.863 ; Rise       ; clk_mem         ;
;  outULA[18]    ; clk_mem    ; 12.030 ; 12.030 ; Rise       ; clk_mem         ;
;  outULA[19]    ; clk_mem    ; 12.932 ; 12.932 ; Rise       ; clk_mem         ;
;  outULA[20]    ; clk_mem    ; 12.900 ; 12.900 ; Rise       ; clk_mem         ;
;  outULA[21]    ; clk_mem    ; 12.923 ; 12.923 ; Rise       ; clk_mem         ;
;  outULA[22]    ; clk_mem    ; 12.329 ; 12.329 ; Rise       ; clk_mem         ;
;  outULA[23]    ; clk_mem    ; 12.590 ; 12.590 ; Rise       ; clk_mem         ;
;  outULA[24]    ; clk_mem    ; 11.655 ; 11.655 ; Rise       ; clk_mem         ;
;  outULA[25]    ; clk_mem    ; 12.613 ; 12.613 ; Rise       ; clk_mem         ;
;  outULA[26]    ; clk_mem    ; 12.233 ; 12.233 ; Rise       ; clk_mem         ;
;  outULA[27]    ; clk_mem    ; 12.361 ; 12.361 ; Rise       ; clk_mem         ;
;  outULA[28]    ; clk_mem    ; 12.797 ; 12.797 ; Rise       ; clk_mem         ;
;  outULA[29]    ; clk_mem    ; 12.631 ; 12.631 ; Rise       ; clk_mem         ;
;  outULA[30]    ; clk_mem    ; 12.455 ; 12.455 ; Rise       ; clk_mem         ;
;  outULA[31]    ; clk_mem    ; 12.617 ; 12.617 ; Rise       ; clk_mem         ;
; prox_ins[*]    ; clk_mem    ; 14.882 ; 14.882 ; Rise       ; clk_mem         ;
;  prox_ins[0]   ; clk_mem    ; 14.345 ; 14.345 ; Rise       ; clk_mem         ;
;  prox_ins[1]   ; clk_mem    ; 14.207 ; 14.207 ; Rise       ; clk_mem         ;
;  prox_ins[2]   ; clk_mem    ; 14.037 ; 14.037 ; Rise       ; clk_mem         ;
;  prox_ins[3]   ; clk_mem    ; 14.341 ; 14.341 ; Rise       ; clk_mem         ;
;  prox_ins[4]   ; clk_mem    ; 14.023 ; 14.023 ; Rise       ; clk_mem         ;
;  prox_ins[5]   ; clk_mem    ; 13.943 ; 13.943 ; Rise       ; clk_mem         ;
;  prox_ins[6]   ; clk_mem    ; 13.991 ; 13.991 ; Rise       ; clk_mem         ;
;  prox_ins[7]   ; clk_mem    ; 13.944 ; 13.944 ; Rise       ; clk_mem         ;
;  prox_ins[8]   ; clk_mem    ; 14.437 ; 14.437 ; Rise       ; clk_mem         ;
;  prox_ins[9]   ; clk_mem    ; 14.593 ; 14.593 ; Rise       ; clk_mem         ;
;  prox_ins[10]  ; clk_mem    ; 14.459 ; 14.459 ; Rise       ; clk_mem         ;
;  prox_ins[11]  ; clk_mem    ; 14.027 ; 14.027 ; Rise       ; clk_mem         ;
;  prox_ins[12]  ; clk_mem    ; 14.130 ; 14.130 ; Rise       ; clk_mem         ;
;  prox_ins[13]  ; clk_mem    ; 14.882 ; 14.882 ; Rise       ; clk_mem         ;
;  prox_ins[14]  ; clk_mem    ; 14.357 ; 14.357 ; Rise       ; clk_mem         ;
;  prox_ins[15]  ; clk_mem    ; 14.366 ; 14.366 ; Rise       ; clk_mem         ;
;  prox_ins[16]  ; clk_mem    ; 14.232 ; 14.232 ; Rise       ; clk_mem         ;
;  prox_ins[17]  ; clk_mem    ; 14.262 ; 14.262 ; Rise       ; clk_mem         ;
;  prox_ins[18]  ; clk_mem    ; 14.175 ; 14.175 ; Rise       ; clk_mem         ;
;  prox_ins[19]  ; clk_mem    ; 14.676 ; 14.676 ; Rise       ; clk_mem         ;
;  prox_ins[20]  ; clk_mem    ; 14.083 ; 14.083 ; Rise       ; clk_mem         ;
;  prox_ins[21]  ; clk_mem    ; 14.109 ; 14.109 ; Rise       ; clk_mem         ;
;  prox_ins[22]  ; clk_mem    ; 14.229 ; 14.229 ; Rise       ; clk_mem         ;
;  prox_ins[23]  ; clk_mem    ; 13.915 ; 13.915 ; Rise       ; clk_mem         ;
;  prox_ins[24]  ; clk_mem    ; 14.130 ; 14.130 ; Rise       ; clk_mem         ;
;  prox_ins[25]  ; clk_mem    ; 14.655 ; 14.655 ; Rise       ; clk_mem         ;
;  prox_ins[26]  ; clk_mem    ; 14.502 ; 14.502 ; Rise       ; clk_mem         ;
;  prox_ins[27]  ; clk_mem    ; 14.609 ; 14.609 ; Rise       ; clk_mem         ;
;  prox_ins[28]  ; clk_mem    ; 14.167 ; 14.167 ; Rise       ; clk_mem         ;
;  prox_ins[29]  ; clk_mem    ; 13.855 ; 13.855 ; Rise       ; clk_mem         ;
;  prox_ins[30]  ; clk_mem    ; 14.068 ; 14.068 ; Rise       ; clk_mem         ;
;  prox_ins[31]  ; clk_mem    ; 14.252 ; 14.252 ; Rise       ; clk_mem         ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; outULA[*]      ; clk        ; 6.075 ; 6.075 ; Rise       ; clk             ;
;  outULA[0]     ; clk        ; 7.062 ; 7.062 ; Rise       ; clk             ;
;  outULA[1]     ; clk        ; 6.536 ; 6.536 ; Rise       ; clk             ;
;  outULA[2]     ; clk        ; 7.218 ; 7.218 ; Rise       ; clk             ;
;  outULA[3]     ; clk        ; 6.133 ; 6.133 ; Rise       ; clk             ;
;  outULA[4]     ; clk        ; 6.856 ; 6.856 ; Rise       ; clk             ;
;  outULA[5]     ; clk        ; 6.330 ; 6.330 ; Rise       ; clk             ;
;  outULA[6]     ; clk        ; 7.155 ; 7.155 ; Rise       ; clk             ;
;  outULA[7]     ; clk        ; 6.565 ; 6.565 ; Rise       ; clk             ;
;  outULA[8]     ; clk        ; 7.127 ; 7.127 ; Rise       ; clk             ;
;  outULA[9]     ; clk        ; 7.229 ; 7.229 ; Rise       ; clk             ;
;  outULA[10]    ; clk        ; 6.720 ; 6.720 ; Rise       ; clk             ;
;  outULA[11]    ; clk        ; 7.407 ; 7.407 ; Rise       ; clk             ;
;  outULA[12]    ; clk        ; 6.880 ; 6.880 ; Rise       ; clk             ;
;  outULA[13]    ; clk        ; 6.568 ; 6.568 ; Rise       ; clk             ;
;  outULA[14]    ; clk        ; 6.591 ; 6.591 ; Rise       ; clk             ;
;  outULA[15]    ; clk        ; 6.985 ; 6.985 ; Rise       ; clk             ;
;  outULA[16]    ; clk        ; 7.315 ; 7.315 ; Rise       ; clk             ;
;  outULA[17]    ; clk        ; 6.780 ; 6.780 ; Rise       ; clk             ;
;  outULA[18]    ; clk        ; 6.303 ; 6.303 ; Rise       ; clk             ;
;  outULA[19]    ; clk        ; 6.942 ; 6.942 ; Rise       ; clk             ;
;  outULA[20]    ; clk        ; 7.129 ; 7.129 ; Rise       ; clk             ;
;  outULA[21]    ; clk        ; 7.096 ; 7.096 ; Rise       ; clk             ;
;  outULA[22]    ; clk        ; 6.748 ; 6.748 ; Rise       ; clk             ;
;  outULA[23]    ; clk        ; 6.648 ; 6.648 ; Rise       ; clk             ;
;  outULA[24]    ; clk        ; 6.075 ; 6.075 ; Rise       ; clk             ;
;  outULA[25]    ; clk        ; 7.115 ; 7.115 ; Rise       ; clk             ;
;  outULA[26]    ; clk        ; 6.575 ; 6.575 ; Rise       ; clk             ;
;  outULA[27]    ; clk        ; 6.779 ; 6.779 ; Rise       ; clk             ;
;  outULA[28]    ; clk        ; 6.704 ; 6.704 ; Rise       ; clk             ;
;  outULA[29]    ; clk        ; 6.428 ; 6.428 ; Rise       ; clk             ;
;  outULA[30]    ; clk        ; 7.090 ; 7.090 ; Rise       ; clk             ;
;  outULA[31]    ; clk        ; 6.527 ; 6.527 ; Rise       ; clk             ;
; pc_out[*]      ; clk        ; 4.399 ; 4.399 ; Rise       ; clk             ;
;  pc_out[0]     ; clk        ; 5.172 ; 5.172 ; Rise       ; clk             ;
;  pc_out[1]     ; clk        ; 5.317 ; 5.317 ; Rise       ; clk             ;
;  pc_out[2]     ; clk        ; 4.513 ; 4.513 ; Rise       ; clk             ;
;  pc_out[3]     ; clk        ; 4.643 ; 4.643 ; Rise       ; clk             ;
;  pc_out[4]     ; clk        ; 4.399 ; 4.399 ; Rise       ; clk             ;
;  pc_out[5]     ; clk        ; 5.256 ; 5.256 ; Rise       ; clk             ;
;  pc_out[6]     ; clk        ; 5.157 ; 5.157 ; Rise       ; clk             ;
;  pc_out[7]     ; clk        ; 5.141 ; 5.141 ; Rise       ; clk             ;
;  pc_out[8]     ; clk        ; 4.764 ; 4.764 ; Rise       ; clk             ;
;  pc_out[9]     ; clk        ; 4.934 ; 4.934 ; Rise       ; clk             ;
;  pc_out[10]    ; clk        ; 4.619 ; 4.619 ; Rise       ; clk             ;
;  pc_out[11]    ; clk        ; 4.740 ; 4.740 ; Rise       ; clk             ;
;  pc_out[12]    ; clk        ; 4.454 ; 4.454 ; Rise       ; clk             ;
;  pc_out[13]    ; clk        ; 5.004 ; 5.004 ; Rise       ; clk             ;
;  pc_out[14]    ; clk        ; 4.553 ; 4.553 ; Rise       ; clk             ;
;  pc_out[15]    ; clk        ; 4.779 ; 4.779 ; Rise       ; clk             ;
;  pc_out[16]    ; clk        ; 4.638 ; 4.638 ; Rise       ; clk             ;
;  pc_out[17]    ; clk        ; 4.622 ; 4.622 ; Rise       ; clk             ;
;  pc_out[18]    ; clk        ; 5.507 ; 5.507 ; Rise       ; clk             ;
;  pc_out[19]    ; clk        ; 5.202 ; 5.202 ; Rise       ; clk             ;
;  pc_out[20]    ; clk        ; 5.355 ; 5.355 ; Rise       ; clk             ;
;  pc_out[21]    ; clk        ; 5.078 ; 5.078 ; Rise       ; clk             ;
;  pc_out[22]    ; clk        ; 4.661 ; 4.661 ; Rise       ; clk             ;
;  pc_out[23]    ; clk        ; 5.009 ; 5.009 ; Rise       ; clk             ;
;  pc_out[24]    ; clk        ; 4.497 ; 4.497 ; Rise       ; clk             ;
;  pc_out[25]    ; clk        ; 5.115 ; 5.115 ; Rise       ; clk             ;
;  pc_out[26]    ; clk        ; 5.225 ; 5.225 ; Rise       ; clk             ;
;  pc_out[27]    ; clk        ; 5.217 ; 5.217 ; Rise       ; clk             ;
;  pc_out[28]    ; clk        ; 4.871 ; 4.871 ; Rise       ; clk             ;
;  pc_out[29]    ; clk        ; 5.473 ; 5.473 ; Rise       ; clk             ;
;  pc_out[30]    ; clk        ; 4.559 ; 4.559 ; Rise       ; clk             ;
;  pc_out[31]    ; clk        ; 4.826 ; 4.826 ; Rise       ; clk             ;
; prox_ins[*]    ; clk        ; 5.273 ; 5.273 ; Rise       ; clk             ;
;  prox_ins[0]   ; clk        ; 5.273 ; 5.273 ; Rise       ; clk             ;
;  prox_ins[1]   ; clk        ; 5.507 ; 5.507 ; Rise       ; clk             ;
;  prox_ins[2]   ; clk        ; 6.662 ; 6.662 ; Rise       ; clk             ;
;  prox_ins[3]   ; clk        ; 6.209 ; 6.209 ; Rise       ; clk             ;
;  prox_ins[4]   ; clk        ; 6.054 ; 6.054 ; Rise       ; clk             ;
;  prox_ins[5]   ; clk        ; 5.679 ; 5.679 ; Rise       ; clk             ;
;  prox_ins[6]   ; clk        ; 5.770 ; 5.770 ; Rise       ; clk             ;
;  prox_ins[7]   ; clk        ; 6.380 ; 6.380 ; Rise       ; clk             ;
;  prox_ins[8]   ; clk        ; 6.477 ; 6.477 ; Rise       ; clk             ;
;  prox_ins[9]   ; clk        ; 6.375 ; 6.375 ; Rise       ; clk             ;
;  prox_ins[10]  ; clk        ; 6.111 ; 6.111 ; Rise       ; clk             ;
;  prox_ins[11]  ; clk        ; 6.213 ; 6.213 ; Rise       ; clk             ;
;  prox_ins[12]  ; clk        ; 6.127 ; 6.127 ; Rise       ; clk             ;
;  prox_ins[13]  ; clk        ; 7.082 ; 7.082 ; Rise       ; clk             ;
;  prox_ins[14]  ; clk        ; 5.761 ; 5.761 ; Rise       ; clk             ;
;  prox_ins[15]  ; clk        ; 6.277 ; 6.277 ; Rise       ; clk             ;
;  prox_ins[16]  ; clk        ; 6.440 ; 6.440 ; Rise       ; clk             ;
;  prox_ins[17]  ; clk        ; 6.672 ; 6.672 ; Rise       ; clk             ;
;  prox_ins[18]  ; clk        ; 6.351 ; 6.351 ; Rise       ; clk             ;
;  prox_ins[19]  ; clk        ; 7.073 ; 7.073 ; Rise       ; clk             ;
;  prox_ins[20]  ; clk        ; 6.587 ; 6.587 ; Rise       ; clk             ;
;  prox_ins[21]  ; clk        ; 6.351 ; 6.351 ; Rise       ; clk             ;
;  prox_ins[22]  ; clk        ; 6.506 ; 6.506 ; Rise       ; clk             ;
;  prox_ins[23]  ; clk        ; 6.292 ; 6.292 ; Rise       ; clk             ;
;  prox_ins[24]  ; clk        ; 6.714 ; 6.714 ; Rise       ; clk             ;
;  prox_ins[25]  ; clk        ; 7.133 ; 7.133 ; Rise       ; clk             ;
;  prox_ins[26]  ; clk        ; 6.827 ; 6.827 ; Rise       ; clk             ;
;  prox_ins[27]  ; clk        ; 6.914 ; 6.914 ; Rise       ; clk             ;
;  prox_ins[28]  ; clk        ; 6.475 ; 6.475 ; Rise       ; clk             ;
;  prox_ins[29]  ; clk        ; 6.382 ; 6.382 ; Rise       ; clk             ;
;  prox_ins[30]  ; clk        ; 6.576 ; 6.576 ; Rise       ; clk             ;
;  prox_ins[31]  ; clk        ; 6.435 ; 6.435 ; Rise       ; clk             ;
; instrucao[*]   ; clk_mem    ; 6.027 ; 6.027 ; Rise       ; clk_mem         ;
;  instrucao[0]  ; clk_mem    ; 6.404 ; 6.404 ; Rise       ; clk_mem         ;
;  instrucao[1]  ; clk_mem    ; 6.508 ; 6.508 ; Rise       ; clk_mem         ;
;  instrucao[2]  ; clk_mem    ; 6.695 ; 6.695 ; Rise       ; clk_mem         ;
;  instrucao[3]  ; clk_mem    ; 6.512 ; 6.512 ; Rise       ; clk_mem         ;
;  instrucao[4]  ; clk_mem    ; 6.413 ; 6.413 ; Rise       ; clk_mem         ;
;  instrucao[5]  ; clk_mem    ; 6.027 ; 6.027 ; Rise       ; clk_mem         ;
;  instrucao[6]  ; clk_mem    ; 6.469 ; 6.469 ; Rise       ; clk_mem         ;
;  instrucao[7]  ; clk_mem    ; 6.818 ; 6.818 ; Rise       ; clk_mem         ;
;  instrucao[8]  ; clk_mem    ; 6.501 ; 6.501 ; Rise       ; clk_mem         ;
;  instrucao[9]  ; clk_mem    ; 6.563 ; 6.563 ; Rise       ; clk_mem         ;
;  instrucao[10] ; clk_mem    ; 6.482 ; 6.482 ; Rise       ; clk_mem         ;
;  instrucao[11] ; clk_mem    ; 6.355 ; 6.355 ; Rise       ; clk_mem         ;
;  instrucao[12] ; clk_mem    ; 6.770 ; 6.770 ; Rise       ; clk_mem         ;
;  instrucao[13] ; clk_mem    ; 6.743 ; 6.743 ; Rise       ; clk_mem         ;
;  instrucao[14] ; clk_mem    ; 7.015 ; 7.015 ; Rise       ; clk_mem         ;
;  instrucao[15] ; clk_mem    ; 6.682 ; 6.682 ; Rise       ; clk_mem         ;
;  instrucao[16] ; clk_mem    ; 6.665 ; 6.665 ; Rise       ; clk_mem         ;
;  instrucao[17] ; clk_mem    ; 6.748 ; 6.748 ; Rise       ; clk_mem         ;
;  instrucao[18] ; clk_mem    ; 6.563 ; 6.563 ; Rise       ; clk_mem         ;
;  instrucao[19] ; clk_mem    ; 6.647 ; 6.647 ; Rise       ; clk_mem         ;
;  instrucao[20] ; clk_mem    ; 6.383 ; 6.383 ; Rise       ; clk_mem         ;
;  instrucao[21] ; clk_mem    ; 6.681 ; 6.681 ; Rise       ; clk_mem         ;
;  instrucao[22] ; clk_mem    ; 6.424 ; 6.424 ; Rise       ; clk_mem         ;
;  instrucao[23] ; clk_mem    ; 6.806 ; 6.806 ; Rise       ; clk_mem         ;
;  instrucao[24] ; clk_mem    ; 6.518 ; 6.518 ; Rise       ; clk_mem         ;
;  instrucao[25] ; clk_mem    ; 6.676 ; 6.676 ; Rise       ; clk_mem         ;
;  instrucao[26] ; clk_mem    ; 6.690 ; 6.690 ; Rise       ; clk_mem         ;
;  instrucao[27] ; clk_mem    ; 6.784 ; 6.784 ; Rise       ; clk_mem         ;
;  instrucao[28] ; clk_mem    ; 6.702 ; 6.702 ; Rise       ; clk_mem         ;
;  instrucao[29] ; clk_mem    ; 6.699 ; 6.699 ; Rise       ; clk_mem         ;
;  instrucao[30] ; clk_mem    ; 6.492 ; 6.492 ; Rise       ; clk_mem         ;
;  instrucao[31] ; clk_mem    ; 6.550 ; 6.550 ; Rise       ; clk_mem         ;
; memDados[*]    ; clk_mem    ; 6.328 ; 6.328 ; Rise       ; clk_mem         ;
;  memDados[0]   ; clk_mem    ; 6.924 ; 6.924 ; Rise       ; clk_mem         ;
;  memDados[1]   ; clk_mem    ; 6.595 ; 6.595 ; Rise       ; clk_mem         ;
;  memDados[2]   ; clk_mem    ; 6.912 ; 6.912 ; Rise       ; clk_mem         ;
;  memDados[3]   ; clk_mem    ; 6.502 ; 6.502 ; Rise       ; clk_mem         ;
;  memDados[4]   ; clk_mem    ; 6.566 ; 6.566 ; Rise       ; clk_mem         ;
;  memDados[5]   ; clk_mem    ; 6.529 ; 6.529 ; Rise       ; clk_mem         ;
;  memDados[6]   ; clk_mem    ; 6.673 ; 6.673 ; Rise       ; clk_mem         ;
;  memDados[7]   ; clk_mem    ; 6.439 ; 6.439 ; Rise       ; clk_mem         ;
;  memDados[8]   ; clk_mem    ; 6.821 ; 6.821 ; Rise       ; clk_mem         ;
;  memDados[9]   ; clk_mem    ; 6.328 ; 6.328 ; Rise       ; clk_mem         ;
;  memDados[10]  ; clk_mem    ; 6.581 ; 6.581 ; Rise       ; clk_mem         ;
;  memDados[11]  ; clk_mem    ; 6.828 ; 6.828 ; Rise       ; clk_mem         ;
;  memDados[12]  ; clk_mem    ; 6.732 ; 6.732 ; Rise       ; clk_mem         ;
;  memDados[13]  ; clk_mem    ; 6.788 ; 6.788 ; Rise       ; clk_mem         ;
;  memDados[14]  ; clk_mem    ; 7.190 ; 7.190 ; Rise       ; clk_mem         ;
;  memDados[15]  ; clk_mem    ; 7.136 ; 7.136 ; Rise       ; clk_mem         ;
;  memDados[16]  ; clk_mem    ; 7.017 ; 7.017 ; Rise       ; clk_mem         ;
;  memDados[17]  ; clk_mem    ; 6.856 ; 6.856 ; Rise       ; clk_mem         ;
;  memDados[18]  ; clk_mem    ; 6.820 ; 6.820 ; Rise       ; clk_mem         ;
;  memDados[19]  ; clk_mem    ; 6.895 ; 6.895 ; Rise       ; clk_mem         ;
;  memDados[20]  ; clk_mem    ; 7.054 ; 7.054 ; Rise       ; clk_mem         ;
;  memDados[21]  ; clk_mem    ; 7.526 ; 7.526 ; Rise       ; clk_mem         ;
;  memDados[22]  ; clk_mem    ; 6.368 ; 6.368 ; Rise       ; clk_mem         ;
;  memDados[23]  ; clk_mem    ; 7.096 ; 7.096 ; Rise       ; clk_mem         ;
;  memDados[24]  ; clk_mem    ; 6.858 ; 6.858 ; Rise       ; clk_mem         ;
;  memDados[25]  ; clk_mem    ; 6.856 ; 6.856 ; Rise       ; clk_mem         ;
;  memDados[26]  ; clk_mem    ; 6.953 ; 6.953 ; Rise       ; clk_mem         ;
;  memDados[27]  ; clk_mem    ; 6.939 ; 6.939 ; Rise       ; clk_mem         ;
;  memDados[28]  ; clk_mem    ; 6.726 ; 6.726 ; Rise       ; clk_mem         ;
;  memDados[29]  ; clk_mem    ; 6.809 ; 6.809 ; Rise       ; clk_mem         ;
;  memDados[30]  ; clk_mem    ; 6.980 ; 6.980 ; Rise       ; clk_mem         ;
;  memDados[31]  ; clk_mem    ; 6.900 ; 6.900 ; Rise       ; clk_mem         ;
; outULA[*]      ; clk_mem    ; 7.640 ; 7.640 ; Rise       ; clk_mem         ;
;  outULA[0]     ; clk_mem    ; 8.302 ; 8.302 ; Rise       ; clk_mem         ;
;  outULA[1]     ; clk_mem    ; 8.064 ; 8.064 ; Rise       ; clk_mem         ;
;  outULA[2]     ; clk_mem    ; 8.856 ; 8.856 ; Rise       ; clk_mem         ;
;  outULA[3]     ; clk_mem    ; 7.640 ; 7.640 ; Rise       ; clk_mem         ;
;  outULA[4]     ; clk_mem    ; 8.391 ; 8.391 ; Rise       ; clk_mem         ;
;  outULA[5]     ; clk_mem    ; 7.986 ; 7.986 ; Rise       ; clk_mem         ;
;  outULA[6]     ; clk_mem    ; 8.640 ; 8.640 ; Rise       ; clk_mem         ;
;  outULA[7]     ; clk_mem    ; 8.117 ; 8.117 ; Rise       ; clk_mem         ;
;  outULA[8]     ; clk_mem    ; 8.364 ; 8.364 ; Rise       ; clk_mem         ;
;  outULA[9]     ; clk_mem    ; 9.083 ; 9.083 ; Rise       ; clk_mem         ;
;  outULA[10]    ; clk_mem    ; 8.356 ; 8.356 ; Rise       ; clk_mem         ;
;  outULA[11]    ; clk_mem    ; 8.972 ; 8.972 ; Rise       ; clk_mem         ;
;  outULA[12]    ; clk_mem    ; 8.717 ; 8.717 ; Rise       ; clk_mem         ;
;  outULA[13]    ; clk_mem    ; 8.414 ; 8.414 ; Rise       ; clk_mem         ;
;  outULA[14]    ; clk_mem    ; 7.769 ; 7.769 ; Rise       ; clk_mem         ;
;  outULA[15]    ; clk_mem    ; 7.753 ; 7.753 ; Rise       ; clk_mem         ;
;  outULA[16]    ; clk_mem    ; 8.139 ; 8.139 ; Rise       ; clk_mem         ;
;  outULA[17]    ; clk_mem    ; 8.317 ; 8.317 ; Rise       ; clk_mem         ;
;  outULA[18]    ; clk_mem    ; 7.773 ; 7.773 ; Rise       ; clk_mem         ;
;  outULA[19]    ; clk_mem    ; 8.449 ; 8.449 ; Rise       ; clk_mem         ;
;  outULA[20]    ; clk_mem    ; 8.587 ; 8.587 ; Rise       ; clk_mem         ;
;  outULA[21]    ; clk_mem    ; 8.493 ; 8.493 ; Rise       ; clk_mem         ;
;  outULA[22]    ; clk_mem    ; 7.831 ; 7.831 ; Rise       ; clk_mem         ;
;  outULA[23]    ; clk_mem    ; 8.390 ; 8.390 ; Rise       ; clk_mem         ;
;  outULA[24]    ; clk_mem    ; 7.698 ; 7.698 ; Rise       ; clk_mem         ;
;  outULA[25]    ; clk_mem    ; 8.430 ; 8.430 ; Rise       ; clk_mem         ;
;  outULA[26]    ; clk_mem    ; 8.040 ; 8.040 ; Rise       ; clk_mem         ;
;  outULA[27]    ; clk_mem    ; 8.100 ; 8.100 ; Rise       ; clk_mem         ;
;  outULA[28]    ; clk_mem    ; 8.206 ; 8.206 ; Rise       ; clk_mem         ;
;  outULA[29]    ; clk_mem    ; 8.199 ; 8.199 ; Rise       ; clk_mem         ;
;  outULA[30]    ; clk_mem    ; 7.752 ; 7.752 ; Rise       ; clk_mem         ;
;  outULA[31]    ; clk_mem    ; 8.242 ; 8.242 ; Rise       ; clk_mem         ;
; prox_ins[*]    ; clk_mem    ; 7.549 ; 7.549 ; Rise       ; clk_mem         ;
;  prox_ins[0]   ; clk_mem    ; 8.889 ; 8.889 ; Rise       ; clk_mem         ;
;  prox_ins[1]   ; clk_mem    ; 8.146 ; 8.146 ; Rise       ; clk_mem         ;
;  prox_ins[2]   ; clk_mem    ; 8.278 ; 8.278 ; Rise       ; clk_mem         ;
;  prox_ins[3]   ; clk_mem    ; 8.072 ; 8.072 ; Rise       ; clk_mem         ;
;  prox_ins[4]   ; clk_mem    ; 7.656 ; 7.656 ; Rise       ; clk_mem         ;
;  prox_ins[5]   ; clk_mem    ; 7.868 ; 7.868 ; Rise       ; clk_mem         ;
;  prox_ins[6]   ; clk_mem    ; 7.942 ; 7.942 ; Rise       ; clk_mem         ;
;  prox_ins[7]   ; clk_mem    ; 7.549 ; 7.549 ; Rise       ; clk_mem         ;
;  prox_ins[8]   ; clk_mem    ; 7.715 ; 7.715 ; Rise       ; clk_mem         ;
;  prox_ins[9]   ; clk_mem    ; 8.035 ; 8.035 ; Rise       ; clk_mem         ;
;  prox_ins[10]  ; clk_mem    ; 8.382 ; 8.382 ; Rise       ; clk_mem         ;
;  prox_ins[11]  ; clk_mem    ; 7.571 ; 7.571 ; Rise       ; clk_mem         ;
;  prox_ins[12]  ; clk_mem    ; 8.216 ; 8.216 ; Rise       ; clk_mem         ;
;  prox_ins[13]  ; clk_mem    ; 8.646 ; 8.646 ; Rise       ; clk_mem         ;
;  prox_ins[14]  ; clk_mem    ; 7.984 ; 7.984 ; Rise       ; clk_mem         ;
;  prox_ins[15]  ; clk_mem    ; 8.142 ; 8.142 ; Rise       ; clk_mem         ;
;  prox_ins[16]  ; clk_mem    ; 7.990 ; 7.990 ; Rise       ; clk_mem         ;
;  prox_ins[17]  ; clk_mem    ; 8.359 ; 8.359 ; Rise       ; clk_mem         ;
;  prox_ins[18]  ; clk_mem    ; 8.156 ; 8.156 ; Rise       ; clk_mem         ;
;  prox_ins[19]  ; clk_mem    ; 8.924 ; 8.924 ; Rise       ; clk_mem         ;
;  prox_ins[20]  ; clk_mem    ; 8.627 ; 8.627 ; Rise       ; clk_mem         ;
;  prox_ins[21]  ; clk_mem    ; 7.747 ; 7.747 ; Rise       ; clk_mem         ;
;  prox_ins[22]  ; clk_mem    ; 8.100 ; 8.100 ; Rise       ; clk_mem         ;
;  prox_ins[23]  ; clk_mem    ; 8.155 ; 8.155 ; Rise       ; clk_mem         ;
;  prox_ins[24]  ; clk_mem    ; 7.907 ; 7.907 ; Rise       ; clk_mem         ;
;  prox_ins[25]  ; clk_mem    ; 9.118 ; 9.118 ; Rise       ; clk_mem         ;
;  prox_ins[26]  ; clk_mem    ; 8.682 ; 8.682 ; Rise       ; clk_mem         ;
;  prox_ins[27]  ; clk_mem    ; 8.564 ; 8.564 ; Rise       ; clk_mem         ;
;  prox_ins[28]  ; clk_mem    ; 7.870 ; 7.870 ; Rise       ; clk_mem         ;
;  prox_ins[29]  ; clk_mem    ; 8.102 ; 8.102 ; Rise       ; clk_mem         ;
;  prox_ins[30]  ; clk_mem    ; 7.924 ; 7.924 ; Rise       ; clk_mem         ;
;  prox_ins[31]  ; clk_mem    ; 8.607 ; 8.607 ; Rise       ; clk_mem         ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -19.837    ; 0.215 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -19.837    ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clk_mem         ; -16.349    ; 0.426 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -19044.609 ; 0.0   ; 0.0      ; 0.0     ; -1400.296           ;
;  clk             ; -18412.793 ; 0.000 ; N/A      ; N/A     ; -1025.380           ;
;  clk_mem         ; -631.816   ; 0.000 ; N/A      ; N/A     ; -374.916            ;
+------------------+------------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; outULA[*]      ; clk        ; 22.504 ; 22.504 ; Rise       ; clk             ;
;  outULA[0]     ; clk        ; 20.459 ; 20.459 ; Rise       ; clk             ;
;  outULA[1]     ; clk        ; 20.165 ; 20.165 ; Rise       ; clk             ;
;  outULA[2]     ; clk        ; 21.859 ; 21.859 ; Rise       ; clk             ;
;  outULA[3]     ; clk        ; 19.968 ; 19.968 ; Rise       ; clk             ;
;  outULA[4]     ; clk        ; 20.761 ; 20.761 ; Rise       ; clk             ;
;  outULA[5]     ; clk        ; 20.014 ; 20.014 ; Rise       ; clk             ;
;  outULA[6]     ; clk        ; 20.798 ; 20.798 ; Rise       ; clk             ;
;  outULA[7]     ; clk        ; 20.177 ; 20.177 ; Rise       ; clk             ;
;  outULA[8]     ; clk        ; 20.121 ; 20.121 ; Rise       ; clk             ;
;  outULA[9]     ; clk        ; 21.493 ; 21.493 ; Rise       ; clk             ;
;  outULA[10]    ; clk        ; 20.567 ; 20.567 ; Rise       ; clk             ;
;  outULA[11]    ; clk        ; 22.504 ; 22.504 ; Rise       ; clk             ;
;  outULA[12]    ; clk        ; 21.317 ; 21.317 ; Rise       ; clk             ;
;  outULA[13]    ; clk        ; 21.575 ; 21.575 ; Rise       ; clk             ;
;  outULA[14]    ; clk        ; 19.520 ; 19.520 ; Rise       ; clk             ;
;  outULA[15]    ; clk        ; 19.905 ; 19.905 ; Rise       ; clk             ;
;  outULA[16]    ; clk        ; 20.985 ; 20.985 ; Rise       ; clk             ;
;  outULA[17]    ; clk        ; 21.422 ; 21.422 ; Rise       ; clk             ;
;  outULA[18]    ; clk        ; 19.785 ; 19.785 ; Rise       ; clk             ;
;  outULA[19]    ; clk        ; 21.762 ; 21.762 ; Rise       ; clk             ;
;  outULA[20]    ; clk        ; 21.715 ; 21.715 ; Rise       ; clk             ;
;  outULA[21]    ; clk        ; 21.507 ; 21.507 ; Rise       ; clk             ;
;  outULA[22]    ; clk        ; 20.466 ; 20.466 ; Rise       ; clk             ;
;  outULA[23]    ; clk        ; 20.904 ; 20.904 ; Rise       ; clk             ;
;  outULA[24]    ; clk        ; 18.923 ; 18.923 ; Rise       ; clk             ;
;  outULA[25]    ; clk        ; 21.126 ; 21.126 ; Rise       ; clk             ;
;  outULA[26]    ; clk        ; 20.196 ; 20.196 ; Rise       ; clk             ;
;  outULA[27]    ; clk        ; 20.563 ; 20.563 ; Rise       ; clk             ;
;  outULA[28]    ; clk        ; 21.502 ; 21.502 ; Rise       ; clk             ;
;  outULA[29]    ; clk        ; 20.971 ; 20.971 ; Rise       ; clk             ;
;  outULA[30]    ; clk        ; 20.695 ; 20.695 ; Rise       ; clk             ;
;  outULA[31]    ; clk        ; 20.802 ; 20.802 ; Rise       ; clk             ;
; pc_out[*]      ; clk        ; 10.106 ; 10.106 ; Rise       ; clk             ;
;  pc_out[0]     ; clk        ; 9.442  ; 9.442  ; Rise       ; clk             ;
;  pc_out[1]     ; clk        ; 9.594  ; 9.594  ; Rise       ; clk             ;
;  pc_out[2]     ; clk        ; 8.006  ; 8.006  ; Rise       ; clk             ;
;  pc_out[3]     ; clk        ; 8.339  ; 8.339  ; Rise       ; clk             ;
;  pc_out[4]     ; clk        ; 7.709  ; 7.709  ; Rise       ; clk             ;
;  pc_out[5]     ; clk        ; 9.381  ; 9.381  ; Rise       ; clk             ;
;  pc_out[6]     ; clk        ; 9.413  ; 9.413  ; Rise       ; clk             ;
;  pc_out[7]     ; clk        ; 9.272  ; 9.272  ; Rise       ; clk             ;
;  pc_out[8]     ; clk        ; 8.731  ; 8.731  ; Rise       ; clk             ;
;  pc_out[9]     ; clk        ; 8.874  ; 8.874  ; Rise       ; clk             ;
;  pc_out[10]    ; clk        ; 8.543  ; 8.543  ; Rise       ; clk             ;
;  pc_out[11]    ; clk        ; 8.778  ; 8.778  ; Rise       ; clk             ;
;  pc_out[12]    ; clk        ; 8.079  ; 8.079  ; Rise       ; clk             ;
;  pc_out[13]    ; clk        ; 9.213  ; 9.213  ; Rise       ; clk             ;
;  pc_out[14]    ; clk        ; 8.376  ; 8.376  ; Rise       ; clk             ;
;  pc_out[15]    ; clk        ; 8.854  ; 8.854  ; Rise       ; clk             ;
;  pc_out[16]    ; clk        ; 8.341  ; 8.341  ; Rise       ; clk             ;
;  pc_out[17]    ; clk        ; 8.380  ; 8.380  ; Rise       ; clk             ;
;  pc_out[18]    ; clk        ; 9.993  ; 9.993  ; Rise       ; clk             ;
;  pc_out[19]    ; clk        ; 9.751  ; 9.751  ; Rise       ; clk             ;
;  pc_out[20]    ; clk        ; 9.906  ; 9.906  ; Rise       ; clk             ;
;  pc_out[21]    ; clk        ; 9.458  ; 9.458  ; Rise       ; clk             ;
;  pc_out[22]    ; clk        ; 8.365  ; 8.365  ; Rise       ; clk             ;
;  pc_out[23]    ; clk        ; 9.396  ; 9.396  ; Rise       ; clk             ;
;  pc_out[24]    ; clk        ; 8.158  ; 8.158  ; Rise       ; clk             ;
;  pc_out[25]    ; clk        ; 9.495  ; 9.495  ; Rise       ; clk             ;
;  pc_out[26]    ; clk        ; 9.503  ; 9.503  ; Rise       ; clk             ;
;  pc_out[27]    ; clk        ; 9.525  ; 9.525  ; Rise       ; clk             ;
;  pc_out[28]    ; clk        ; 9.092  ; 9.092  ; Rise       ; clk             ;
;  pc_out[29]    ; clk        ; 10.106 ; 10.106 ; Rise       ; clk             ;
;  pc_out[30]    ; clk        ; 8.250  ; 8.250  ; Rise       ; clk             ;
;  pc_out[31]    ; clk        ; 8.885  ; 8.885  ; Rise       ; clk             ;
; prox_ins[*]    ; clk        ; 25.859 ; 25.859 ; Rise       ; clk             ;
;  prox_ins[0]   ; clk        ; 24.907 ; 24.907 ; Rise       ; clk             ;
;  prox_ins[1]   ; clk        ; 24.601 ; 24.601 ; Rise       ; clk             ;
;  prox_ins[2]   ; clk        ; 24.099 ; 24.099 ; Rise       ; clk             ;
;  prox_ins[3]   ; clk        ; 24.882 ; 24.882 ; Rise       ; clk             ;
;  prox_ins[4]   ; clk        ; 24.132 ; 24.132 ; Rise       ; clk             ;
;  prox_ins[5]   ; clk        ; 23.890 ; 23.890 ; Rise       ; clk             ;
;  prox_ins[6]   ; clk        ; 24.000 ; 24.000 ; Rise       ; clk             ;
;  prox_ins[7]   ; clk        ; 23.869 ; 23.869 ; Rise       ; clk             ;
;  prox_ins[8]   ; clk        ; 25.089 ; 25.089 ; Rise       ; clk             ;
;  prox_ins[9]   ; clk        ; 25.437 ; 25.437 ; Rise       ; clk             ;
;  prox_ins[10]  ; clk        ; 25.183 ; 25.183 ; Rise       ; clk             ;
;  prox_ins[11]  ; clk        ; 24.093 ; 24.093 ; Rise       ; clk             ;
;  prox_ins[12]  ; clk        ; 24.360 ; 24.360 ; Rise       ; clk             ;
;  prox_ins[13]  ; clk        ; 25.859 ; 25.859 ; Rise       ; clk             ;
;  prox_ins[14]  ; clk        ; 25.077 ; 25.077 ; Rise       ; clk             ;
;  prox_ins[15]  ; clk        ; 24.821 ; 24.821 ; Rise       ; clk             ;
;  prox_ins[16]  ; clk        ; 24.635 ; 24.635 ; Rise       ; clk             ;
;  prox_ins[17]  ; clk        ; 24.637 ; 24.637 ; Rise       ; clk             ;
;  prox_ins[18]  ; clk        ; 24.465 ; 24.465 ; Rise       ; clk             ;
;  prox_ins[19]  ; clk        ; 25.689 ; 25.689 ; Rise       ; clk             ;
;  prox_ins[20]  ; clk        ; 24.250 ; 24.250 ; Rise       ; clk             ;
;  prox_ins[21]  ; clk        ; 24.231 ; 24.231 ; Rise       ; clk             ;
;  prox_ins[22]  ; clk        ; 24.648 ; 24.648 ; Rise       ; clk             ;
;  prox_ins[23]  ; clk        ; 23.839 ; 23.839 ; Rise       ; clk             ;
;  prox_ins[24]  ; clk        ; 24.324 ; 24.324 ; Rise       ; clk             ;
;  prox_ins[25]  ; clk        ; 25.413 ; 25.413 ; Rise       ; clk             ;
;  prox_ins[26]  ; clk        ; 25.269 ; 25.269 ; Rise       ; clk             ;
;  prox_ins[27]  ; clk        ; 25.499 ; 25.499 ; Rise       ; clk             ;
;  prox_ins[28]  ; clk        ; 24.532 ; 24.532 ; Rise       ; clk             ;
;  prox_ins[29]  ; clk        ; 23.830 ; 23.830 ; Rise       ; clk             ;
;  prox_ins[30]  ; clk        ; 24.126 ; 24.126 ; Rise       ; clk             ;
;  prox_ins[31]  ; clk        ; 24.493 ; 24.493 ; Rise       ; clk             ;
; instrucao[*]   ; clk_mem    ; 12.287 ; 12.287 ; Rise       ; clk_mem         ;
;  instrucao[0]  ; clk_mem    ; 11.112 ; 11.112 ; Rise       ; clk_mem         ;
;  instrucao[1]  ; clk_mem    ; 11.223 ; 11.223 ; Rise       ; clk_mem         ;
;  instrucao[2]  ; clk_mem    ; 11.575 ; 11.575 ; Rise       ; clk_mem         ;
;  instrucao[3]  ; clk_mem    ; 11.211 ; 11.211 ; Rise       ; clk_mem         ;
;  instrucao[4]  ; clk_mem    ; 11.032 ; 11.032 ; Rise       ; clk_mem         ;
;  instrucao[5]  ; clk_mem    ; 10.114 ; 10.114 ; Rise       ; clk_mem         ;
;  instrucao[6]  ; clk_mem    ; 11.148 ; 11.148 ; Rise       ; clk_mem         ;
;  instrucao[7]  ; clk_mem    ; 11.752 ; 11.752 ; Rise       ; clk_mem         ;
;  instrucao[8]  ; clk_mem    ; 11.043 ; 11.043 ; Rise       ; clk_mem         ;
;  instrucao[9]  ; clk_mem    ; 11.152 ; 11.152 ; Rise       ; clk_mem         ;
;  instrucao[10] ; clk_mem    ; 11.017 ; 11.017 ; Rise       ; clk_mem         ;
;  instrucao[11] ; clk_mem    ; 10.798 ; 10.798 ; Rise       ; clk_mem         ;
;  instrucao[12] ; clk_mem    ; 11.904 ; 11.904 ; Rise       ; clk_mem         ;
;  instrucao[13] ; clk_mem    ; 11.876 ; 11.876 ; Rise       ; clk_mem         ;
;  instrucao[14] ; clk_mem    ; 12.287 ; 12.287 ; Rise       ; clk_mem         ;
;  instrucao[15] ; clk_mem    ; 11.499 ; 11.499 ; Rise       ; clk_mem         ;
;  instrucao[16] ; clk_mem    ; 11.400 ; 11.400 ; Rise       ; clk_mem         ;
;  instrucao[17] ; clk_mem    ; 11.764 ; 11.764 ; Rise       ; clk_mem         ;
;  instrucao[18] ; clk_mem    ; 11.315 ; 11.315 ; Rise       ; clk_mem         ;
;  instrucao[19] ; clk_mem    ; 11.381 ; 11.381 ; Rise       ; clk_mem         ;
;  instrucao[20] ; clk_mem    ; 11.004 ; 11.004 ; Rise       ; clk_mem         ;
;  instrucao[21] ; clk_mem    ; 11.514 ; 11.514 ; Rise       ; clk_mem         ;
;  instrucao[22] ; clk_mem    ; 11.035 ; 11.035 ; Rise       ; clk_mem         ;
;  instrucao[23] ; clk_mem    ; 11.742 ; 11.742 ; Rise       ; clk_mem         ;
;  instrucao[24] ; clk_mem    ; 11.280 ; 11.280 ; Rise       ; clk_mem         ;
;  instrucao[25] ; clk_mem    ; 11.642 ; 11.642 ; Rise       ; clk_mem         ;
;  instrucao[26] ; clk_mem    ; 11.634 ; 11.634 ; Rise       ; clk_mem         ;
;  instrucao[27] ; clk_mem    ; 12.045 ; 12.045 ; Rise       ; clk_mem         ;
;  instrucao[28] ; clk_mem    ; 11.807 ; 11.807 ; Rise       ; clk_mem         ;
;  instrucao[29] ; clk_mem    ; 11.826 ; 11.826 ; Rise       ; clk_mem         ;
;  instrucao[30] ; clk_mem    ; 11.240 ; 11.240 ; Rise       ; clk_mem         ;
;  instrucao[31] ; clk_mem    ; 11.282 ; 11.282 ; Rise       ; clk_mem         ;
; memDados[*]    ; clk_mem    ; 13.452 ; 13.452 ; Rise       ; clk_mem         ;
;  memDados[0]   ; clk_mem    ; 12.236 ; 12.236 ; Rise       ; clk_mem         ;
;  memDados[1]   ; clk_mem    ; 11.243 ; 11.243 ; Rise       ; clk_mem         ;
;  memDados[2]   ; clk_mem    ; 11.971 ; 11.971 ; Rise       ; clk_mem         ;
;  memDados[3]   ; clk_mem    ; 11.425 ; 11.425 ; Rise       ; clk_mem         ;
;  memDados[4]   ; clk_mem    ; 11.524 ; 11.524 ; Rise       ; clk_mem         ;
;  memDados[5]   ; clk_mem    ; 11.360 ; 11.360 ; Rise       ; clk_mem         ;
;  memDados[6]   ; clk_mem    ; 11.549 ; 11.549 ; Rise       ; clk_mem         ;
;  memDados[7]   ; clk_mem    ; 11.013 ; 11.013 ; Rise       ; clk_mem         ;
;  memDados[8]   ; clk_mem    ; 11.814 ; 11.814 ; Rise       ; clk_mem         ;
;  memDados[9]   ; clk_mem    ; 10.909 ; 10.909 ; Rise       ; clk_mem         ;
;  memDados[10]  ; clk_mem    ; 11.172 ; 11.172 ; Rise       ; clk_mem         ;
;  memDados[11]  ; clk_mem    ; 11.804 ; 11.804 ; Rise       ; clk_mem         ;
;  memDados[12]  ; clk_mem    ; 11.517 ; 11.517 ; Rise       ; clk_mem         ;
;  memDados[13]  ; clk_mem    ; 11.784 ; 11.784 ; Rise       ; clk_mem         ;
;  memDados[14]  ; clk_mem    ; 12.500 ; 12.500 ; Rise       ; clk_mem         ;
;  memDados[15]  ; clk_mem    ; 12.460 ; 12.460 ; Rise       ; clk_mem         ;
;  memDados[16]  ; clk_mem    ; 12.283 ; 12.283 ; Rise       ; clk_mem         ;
;  memDados[17]  ; clk_mem    ; 11.954 ; 11.954 ; Rise       ; clk_mem         ;
;  memDados[18]  ; clk_mem    ; 12.001 ; 12.001 ; Rise       ; clk_mem         ;
;  memDados[19]  ; clk_mem    ; 11.846 ; 11.846 ; Rise       ; clk_mem         ;
;  memDados[20]  ; clk_mem    ; 12.340 ; 12.340 ; Rise       ; clk_mem         ;
;  memDados[21]  ; clk_mem    ; 13.452 ; 13.452 ; Rise       ; clk_mem         ;
;  memDados[22]  ; clk_mem    ; 10.902 ; 10.902 ; Rise       ; clk_mem         ;
;  memDados[23]  ; clk_mem    ; 12.483 ; 12.483 ; Rise       ; clk_mem         ;
;  memDados[24]  ; clk_mem    ; 11.935 ; 11.935 ; Rise       ; clk_mem         ;
;  memDados[25]  ; clk_mem    ; 11.895 ; 11.895 ; Rise       ; clk_mem         ;
;  memDados[26]  ; clk_mem    ; 12.140 ; 12.140 ; Rise       ; clk_mem         ;
;  memDados[27]  ; clk_mem    ; 12.117 ; 12.117 ; Rise       ; clk_mem         ;
;  memDados[28]  ; clk_mem    ; 11.841 ; 11.841 ; Rise       ; clk_mem         ;
;  memDados[29]  ; clk_mem    ; 11.820 ; 11.820 ; Rise       ; clk_mem         ;
;  memDados[30]  ; clk_mem    ; 12.159 ; 12.159 ; Rise       ; clk_mem         ;
;  memDados[31]  ; clk_mem    ; 12.187 ; 12.187 ; Rise       ; clk_mem         ;
; outULA[*]      ; clk_mem    ; 26.288 ; 26.288 ; Rise       ; clk_mem         ;
;  outULA[0]     ; clk_mem    ; 24.090 ; 24.090 ; Rise       ; clk_mem         ;
;  outULA[1]     ; clk_mem    ; 23.949 ; 23.949 ; Rise       ; clk_mem         ;
;  outULA[2]     ; clk_mem    ; 25.643 ; 25.643 ; Rise       ; clk_mem         ;
;  outULA[3]     ; clk_mem    ; 23.752 ; 23.752 ; Rise       ; clk_mem         ;
;  outULA[4]     ; clk_mem    ; 24.545 ; 24.545 ; Rise       ; clk_mem         ;
;  outULA[5]     ; clk_mem    ; 23.708 ; 23.708 ; Rise       ; clk_mem         ;
;  outULA[6]     ; clk_mem    ; 24.582 ; 24.582 ; Rise       ; clk_mem         ;
;  outULA[7]     ; clk_mem    ; 23.758 ; 23.758 ; Rise       ; clk_mem         ;
;  outULA[8]     ; clk_mem    ; 23.905 ; 23.905 ; Rise       ; clk_mem         ;
;  outULA[9]     ; clk_mem    ; 25.277 ; 25.277 ; Rise       ; clk_mem         ;
;  outULA[10]    ; clk_mem    ; 24.351 ; 24.351 ; Rise       ; clk_mem         ;
;  outULA[11]    ; clk_mem    ; 26.288 ; 26.288 ; Rise       ; clk_mem         ;
;  outULA[12]    ; clk_mem    ; 25.101 ; 25.101 ; Rise       ; clk_mem         ;
;  outULA[13]    ; clk_mem    ; 25.359 ; 25.359 ; Rise       ; clk_mem         ;
;  outULA[14]    ; clk_mem    ; 23.304 ; 23.304 ; Rise       ; clk_mem         ;
;  outULA[15]    ; clk_mem    ; 23.689 ; 23.689 ; Rise       ; clk_mem         ;
;  outULA[16]    ; clk_mem    ; 24.459 ; 24.459 ; Rise       ; clk_mem         ;
;  outULA[17]    ; clk_mem    ; 25.206 ; 25.206 ; Rise       ; clk_mem         ;
;  outULA[18]    ; clk_mem    ; 23.569 ; 23.569 ; Rise       ; clk_mem         ;
;  outULA[19]    ; clk_mem    ; 25.546 ; 25.546 ; Rise       ; clk_mem         ;
;  outULA[20]    ; clk_mem    ; 25.499 ; 25.499 ; Rise       ; clk_mem         ;
;  outULA[21]    ; clk_mem    ; 25.291 ; 25.291 ; Rise       ; clk_mem         ;
;  outULA[22]    ; clk_mem    ; 24.250 ; 24.250 ; Rise       ; clk_mem         ;
;  outULA[23]    ; clk_mem    ; 24.688 ; 24.688 ; Rise       ; clk_mem         ;
;  outULA[24]    ; clk_mem    ; 22.604 ; 22.604 ; Rise       ; clk_mem         ;
;  outULA[25]    ; clk_mem    ; 24.910 ; 24.910 ; Rise       ; clk_mem         ;
;  outULA[26]    ; clk_mem    ; 23.850 ; 23.850 ; Rise       ; clk_mem         ;
;  outULA[27]    ; clk_mem    ; 24.347 ; 24.347 ; Rise       ; clk_mem         ;
;  outULA[28]    ; clk_mem    ; 25.286 ; 25.286 ; Rise       ; clk_mem         ;
;  outULA[29]    ; clk_mem    ; 24.744 ; 24.744 ; Rise       ; clk_mem         ;
;  outULA[30]    ; clk_mem    ; 24.335 ; 24.335 ; Rise       ; clk_mem         ;
;  outULA[31]    ; clk_mem    ; 24.433 ; 24.433 ; Rise       ; clk_mem         ;
; prox_ins[*]    ; clk_mem    ; 29.562 ; 29.562 ; Rise       ; clk_mem         ;
;  prox_ins[0]   ; clk_mem    ; 28.610 ; 28.610 ; Rise       ; clk_mem         ;
;  prox_ins[1]   ; clk_mem    ; 28.304 ; 28.304 ; Rise       ; clk_mem         ;
;  prox_ins[2]   ; clk_mem    ; 27.802 ; 27.802 ; Rise       ; clk_mem         ;
;  prox_ins[3]   ; clk_mem    ; 28.585 ; 28.585 ; Rise       ; clk_mem         ;
;  prox_ins[4]   ; clk_mem    ; 27.835 ; 27.835 ; Rise       ; clk_mem         ;
;  prox_ins[5]   ; clk_mem    ; 27.593 ; 27.593 ; Rise       ; clk_mem         ;
;  prox_ins[6]   ; clk_mem    ; 27.703 ; 27.703 ; Rise       ; clk_mem         ;
;  prox_ins[7]   ; clk_mem    ; 27.572 ; 27.572 ; Rise       ; clk_mem         ;
;  prox_ins[8]   ; clk_mem    ; 28.792 ; 28.792 ; Rise       ; clk_mem         ;
;  prox_ins[9]   ; clk_mem    ; 29.140 ; 29.140 ; Rise       ; clk_mem         ;
;  prox_ins[10]  ; clk_mem    ; 28.886 ; 28.886 ; Rise       ; clk_mem         ;
;  prox_ins[11]  ; clk_mem    ; 27.796 ; 27.796 ; Rise       ; clk_mem         ;
;  prox_ins[12]  ; clk_mem    ; 28.063 ; 28.063 ; Rise       ; clk_mem         ;
;  prox_ins[13]  ; clk_mem    ; 29.562 ; 29.562 ; Rise       ; clk_mem         ;
;  prox_ins[14]  ; clk_mem    ; 28.780 ; 28.780 ; Rise       ; clk_mem         ;
;  prox_ins[15]  ; clk_mem    ; 28.524 ; 28.524 ; Rise       ; clk_mem         ;
;  prox_ins[16]  ; clk_mem    ; 28.338 ; 28.338 ; Rise       ; clk_mem         ;
;  prox_ins[17]  ; clk_mem    ; 28.340 ; 28.340 ; Rise       ; clk_mem         ;
;  prox_ins[18]  ; clk_mem    ; 28.168 ; 28.168 ; Rise       ; clk_mem         ;
;  prox_ins[19]  ; clk_mem    ; 29.392 ; 29.392 ; Rise       ; clk_mem         ;
;  prox_ins[20]  ; clk_mem    ; 27.953 ; 27.953 ; Rise       ; clk_mem         ;
;  prox_ins[21]  ; clk_mem    ; 27.934 ; 27.934 ; Rise       ; clk_mem         ;
;  prox_ins[22]  ; clk_mem    ; 28.351 ; 28.351 ; Rise       ; clk_mem         ;
;  prox_ins[23]  ; clk_mem    ; 27.542 ; 27.542 ; Rise       ; clk_mem         ;
;  prox_ins[24]  ; clk_mem    ; 28.027 ; 28.027 ; Rise       ; clk_mem         ;
;  prox_ins[25]  ; clk_mem    ; 29.116 ; 29.116 ; Rise       ; clk_mem         ;
;  prox_ins[26]  ; clk_mem    ; 28.972 ; 28.972 ; Rise       ; clk_mem         ;
;  prox_ins[27]  ; clk_mem    ; 29.202 ; 29.202 ; Rise       ; clk_mem         ;
;  prox_ins[28]  ; clk_mem    ; 28.235 ; 28.235 ; Rise       ; clk_mem         ;
;  prox_ins[29]  ; clk_mem    ; 27.533 ; 27.533 ; Rise       ; clk_mem         ;
;  prox_ins[30]  ; clk_mem    ; 27.829 ; 27.829 ; Rise       ; clk_mem         ;
;  prox_ins[31]  ; clk_mem    ; 28.196 ; 28.196 ; Rise       ; clk_mem         ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; outULA[*]      ; clk        ; 6.075 ; 6.075 ; Rise       ; clk             ;
;  outULA[0]     ; clk        ; 7.062 ; 7.062 ; Rise       ; clk             ;
;  outULA[1]     ; clk        ; 6.536 ; 6.536 ; Rise       ; clk             ;
;  outULA[2]     ; clk        ; 7.218 ; 7.218 ; Rise       ; clk             ;
;  outULA[3]     ; clk        ; 6.133 ; 6.133 ; Rise       ; clk             ;
;  outULA[4]     ; clk        ; 6.856 ; 6.856 ; Rise       ; clk             ;
;  outULA[5]     ; clk        ; 6.330 ; 6.330 ; Rise       ; clk             ;
;  outULA[6]     ; clk        ; 7.155 ; 7.155 ; Rise       ; clk             ;
;  outULA[7]     ; clk        ; 6.565 ; 6.565 ; Rise       ; clk             ;
;  outULA[8]     ; clk        ; 7.127 ; 7.127 ; Rise       ; clk             ;
;  outULA[9]     ; clk        ; 7.229 ; 7.229 ; Rise       ; clk             ;
;  outULA[10]    ; clk        ; 6.720 ; 6.720 ; Rise       ; clk             ;
;  outULA[11]    ; clk        ; 7.407 ; 7.407 ; Rise       ; clk             ;
;  outULA[12]    ; clk        ; 6.880 ; 6.880 ; Rise       ; clk             ;
;  outULA[13]    ; clk        ; 6.568 ; 6.568 ; Rise       ; clk             ;
;  outULA[14]    ; clk        ; 6.591 ; 6.591 ; Rise       ; clk             ;
;  outULA[15]    ; clk        ; 6.985 ; 6.985 ; Rise       ; clk             ;
;  outULA[16]    ; clk        ; 7.315 ; 7.315 ; Rise       ; clk             ;
;  outULA[17]    ; clk        ; 6.780 ; 6.780 ; Rise       ; clk             ;
;  outULA[18]    ; clk        ; 6.303 ; 6.303 ; Rise       ; clk             ;
;  outULA[19]    ; clk        ; 6.942 ; 6.942 ; Rise       ; clk             ;
;  outULA[20]    ; clk        ; 7.129 ; 7.129 ; Rise       ; clk             ;
;  outULA[21]    ; clk        ; 7.096 ; 7.096 ; Rise       ; clk             ;
;  outULA[22]    ; clk        ; 6.748 ; 6.748 ; Rise       ; clk             ;
;  outULA[23]    ; clk        ; 6.648 ; 6.648 ; Rise       ; clk             ;
;  outULA[24]    ; clk        ; 6.075 ; 6.075 ; Rise       ; clk             ;
;  outULA[25]    ; clk        ; 7.115 ; 7.115 ; Rise       ; clk             ;
;  outULA[26]    ; clk        ; 6.575 ; 6.575 ; Rise       ; clk             ;
;  outULA[27]    ; clk        ; 6.779 ; 6.779 ; Rise       ; clk             ;
;  outULA[28]    ; clk        ; 6.704 ; 6.704 ; Rise       ; clk             ;
;  outULA[29]    ; clk        ; 6.428 ; 6.428 ; Rise       ; clk             ;
;  outULA[30]    ; clk        ; 7.090 ; 7.090 ; Rise       ; clk             ;
;  outULA[31]    ; clk        ; 6.527 ; 6.527 ; Rise       ; clk             ;
; pc_out[*]      ; clk        ; 4.399 ; 4.399 ; Rise       ; clk             ;
;  pc_out[0]     ; clk        ; 5.172 ; 5.172 ; Rise       ; clk             ;
;  pc_out[1]     ; clk        ; 5.317 ; 5.317 ; Rise       ; clk             ;
;  pc_out[2]     ; clk        ; 4.513 ; 4.513 ; Rise       ; clk             ;
;  pc_out[3]     ; clk        ; 4.643 ; 4.643 ; Rise       ; clk             ;
;  pc_out[4]     ; clk        ; 4.399 ; 4.399 ; Rise       ; clk             ;
;  pc_out[5]     ; clk        ; 5.256 ; 5.256 ; Rise       ; clk             ;
;  pc_out[6]     ; clk        ; 5.157 ; 5.157 ; Rise       ; clk             ;
;  pc_out[7]     ; clk        ; 5.141 ; 5.141 ; Rise       ; clk             ;
;  pc_out[8]     ; clk        ; 4.764 ; 4.764 ; Rise       ; clk             ;
;  pc_out[9]     ; clk        ; 4.934 ; 4.934 ; Rise       ; clk             ;
;  pc_out[10]    ; clk        ; 4.619 ; 4.619 ; Rise       ; clk             ;
;  pc_out[11]    ; clk        ; 4.740 ; 4.740 ; Rise       ; clk             ;
;  pc_out[12]    ; clk        ; 4.454 ; 4.454 ; Rise       ; clk             ;
;  pc_out[13]    ; clk        ; 5.004 ; 5.004 ; Rise       ; clk             ;
;  pc_out[14]    ; clk        ; 4.553 ; 4.553 ; Rise       ; clk             ;
;  pc_out[15]    ; clk        ; 4.779 ; 4.779 ; Rise       ; clk             ;
;  pc_out[16]    ; clk        ; 4.638 ; 4.638 ; Rise       ; clk             ;
;  pc_out[17]    ; clk        ; 4.622 ; 4.622 ; Rise       ; clk             ;
;  pc_out[18]    ; clk        ; 5.507 ; 5.507 ; Rise       ; clk             ;
;  pc_out[19]    ; clk        ; 5.202 ; 5.202 ; Rise       ; clk             ;
;  pc_out[20]    ; clk        ; 5.355 ; 5.355 ; Rise       ; clk             ;
;  pc_out[21]    ; clk        ; 5.078 ; 5.078 ; Rise       ; clk             ;
;  pc_out[22]    ; clk        ; 4.661 ; 4.661 ; Rise       ; clk             ;
;  pc_out[23]    ; clk        ; 5.009 ; 5.009 ; Rise       ; clk             ;
;  pc_out[24]    ; clk        ; 4.497 ; 4.497 ; Rise       ; clk             ;
;  pc_out[25]    ; clk        ; 5.115 ; 5.115 ; Rise       ; clk             ;
;  pc_out[26]    ; clk        ; 5.225 ; 5.225 ; Rise       ; clk             ;
;  pc_out[27]    ; clk        ; 5.217 ; 5.217 ; Rise       ; clk             ;
;  pc_out[28]    ; clk        ; 4.871 ; 4.871 ; Rise       ; clk             ;
;  pc_out[29]    ; clk        ; 5.473 ; 5.473 ; Rise       ; clk             ;
;  pc_out[30]    ; clk        ; 4.559 ; 4.559 ; Rise       ; clk             ;
;  pc_out[31]    ; clk        ; 4.826 ; 4.826 ; Rise       ; clk             ;
; prox_ins[*]    ; clk        ; 5.273 ; 5.273 ; Rise       ; clk             ;
;  prox_ins[0]   ; clk        ; 5.273 ; 5.273 ; Rise       ; clk             ;
;  prox_ins[1]   ; clk        ; 5.507 ; 5.507 ; Rise       ; clk             ;
;  prox_ins[2]   ; clk        ; 6.662 ; 6.662 ; Rise       ; clk             ;
;  prox_ins[3]   ; clk        ; 6.209 ; 6.209 ; Rise       ; clk             ;
;  prox_ins[4]   ; clk        ; 6.054 ; 6.054 ; Rise       ; clk             ;
;  prox_ins[5]   ; clk        ; 5.679 ; 5.679 ; Rise       ; clk             ;
;  prox_ins[6]   ; clk        ; 5.770 ; 5.770 ; Rise       ; clk             ;
;  prox_ins[7]   ; clk        ; 6.380 ; 6.380 ; Rise       ; clk             ;
;  prox_ins[8]   ; clk        ; 6.477 ; 6.477 ; Rise       ; clk             ;
;  prox_ins[9]   ; clk        ; 6.375 ; 6.375 ; Rise       ; clk             ;
;  prox_ins[10]  ; clk        ; 6.111 ; 6.111 ; Rise       ; clk             ;
;  prox_ins[11]  ; clk        ; 6.213 ; 6.213 ; Rise       ; clk             ;
;  prox_ins[12]  ; clk        ; 6.127 ; 6.127 ; Rise       ; clk             ;
;  prox_ins[13]  ; clk        ; 7.082 ; 7.082 ; Rise       ; clk             ;
;  prox_ins[14]  ; clk        ; 5.761 ; 5.761 ; Rise       ; clk             ;
;  prox_ins[15]  ; clk        ; 6.277 ; 6.277 ; Rise       ; clk             ;
;  prox_ins[16]  ; clk        ; 6.440 ; 6.440 ; Rise       ; clk             ;
;  prox_ins[17]  ; clk        ; 6.672 ; 6.672 ; Rise       ; clk             ;
;  prox_ins[18]  ; clk        ; 6.351 ; 6.351 ; Rise       ; clk             ;
;  prox_ins[19]  ; clk        ; 7.073 ; 7.073 ; Rise       ; clk             ;
;  prox_ins[20]  ; clk        ; 6.587 ; 6.587 ; Rise       ; clk             ;
;  prox_ins[21]  ; clk        ; 6.351 ; 6.351 ; Rise       ; clk             ;
;  prox_ins[22]  ; clk        ; 6.506 ; 6.506 ; Rise       ; clk             ;
;  prox_ins[23]  ; clk        ; 6.292 ; 6.292 ; Rise       ; clk             ;
;  prox_ins[24]  ; clk        ; 6.714 ; 6.714 ; Rise       ; clk             ;
;  prox_ins[25]  ; clk        ; 7.133 ; 7.133 ; Rise       ; clk             ;
;  prox_ins[26]  ; clk        ; 6.827 ; 6.827 ; Rise       ; clk             ;
;  prox_ins[27]  ; clk        ; 6.914 ; 6.914 ; Rise       ; clk             ;
;  prox_ins[28]  ; clk        ; 6.475 ; 6.475 ; Rise       ; clk             ;
;  prox_ins[29]  ; clk        ; 6.382 ; 6.382 ; Rise       ; clk             ;
;  prox_ins[30]  ; clk        ; 6.576 ; 6.576 ; Rise       ; clk             ;
;  prox_ins[31]  ; clk        ; 6.435 ; 6.435 ; Rise       ; clk             ;
; instrucao[*]   ; clk_mem    ; 6.027 ; 6.027 ; Rise       ; clk_mem         ;
;  instrucao[0]  ; clk_mem    ; 6.404 ; 6.404 ; Rise       ; clk_mem         ;
;  instrucao[1]  ; clk_mem    ; 6.508 ; 6.508 ; Rise       ; clk_mem         ;
;  instrucao[2]  ; clk_mem    ; 6.695 ; 6.695 ; Rise       ; clk_mem         ;
;  instrucao[3]  ; clk_mem    ; 6.512 ; 6.512 ; Rise       ; clk_mem         ;
;  instrucao[4]  ; clk_mem    ; 6.413 ; 6.413 ; Rise       ; clk_mem         ;
;  instrucao[5]  ; clk_mem    ; 6.027 ; 6.027 ; Rise       ; clk_mem         ;
;  instrucao[6]  ; clk_mem    ; 6.469 ; 6.469 ; Rise       ; clk_mem         ;
;  instrucao[7]  ; clk_mem    ; 6.818 ; 6.818 ; Rise       ; clk_mem         ;
;  instrucao[8]  ; clk_mem    ; 6.501 ; 6.501 ; Rise       ; clk_mem         ;
;  instrucao[9]  ; clk_mem    ; 6.563 ; 6.563 ; Rise       ; clk_mem         ;
;  instrucao[10] ; clk_mem    ; 6.482 ; 6.482 ; Rise       ; clk_mem         ;
;  instrucao[11] ; clk_mem    ; 6.355 ; 6.355 ; Rise       ; clk_mem         ;
;  instrucao[12] ; clk_mem    ; 6.770 ; 6.770 ; Rise       ; clk_mem         ;
;  instrucao[13] ; clk_mem    ; 6.743 ; 6.743 ; Rise       ; clk_mem         ;
;  instrucao[14] ; clk_mem    ; 7.015 ; 7.015 ; Rise       ; clk_mem         ;
;  instrucao[15] ; clk_mem    ; 6.682 ; 6.682 ; Rise       ; clk_mem         ;
;  instrucao[16] ; clk_mem    ; 6.665 ; 6.665 ; Rise       ; clk_mem         ;
;  instrucao[17] ; clk_mem    ; 6.748 ; 6.748 ; Rise       ; clk_mem         ;
;  instrucao[18] ; clk_mem    ; 6.563 ; 6.563 ; Rise       ; clk_mem         ;
;  instrucao[19] ; clk_mem    ; 6.647 ; 6.647 ; Rise       ; clk_mem         ;
;  instrucao[20] ; clk_mem    ; 6.383 ; 6.383 ; Rise       ; clk_mem         ;
;  instrucao[21] ; clk_mem    ; 6.681 ; 6.681 ; Rise       ; clk_mem         ;
;  instrucao[22] ; clk_mem    ; 6.424 ; 6.424 ; Rise       ; clk_mem         ;
;  instrucao[23] ; clk_mem    ; 6.806 ; 6.806 ; Rise       ; clk_mem         ;
;  instrucao[24] ; clk_mem    ; 6.518 ; 6.518 ; Rise       ; clk_mem         ;
;  instrucao[25] ; clk_mem    ; 6.676 ; 6.676 ; Rise       ; clk_mem         ;
;  instrucao[26] ; clk_mem    ; 6.690 ; 6.690 ; Rise       ; clk_mem         ;
;  instrucao[27] ; clk_mem    ; 6.784 ; 6.784 ; Rise       ; clk_mem         ;
;  instrucao[28] ; clk_mem    ; 6.702 ; 6.702 ; Rise       ; clk_mem         ;
;  instrucao[29] ; clk_mem    ; 6.699 ; 6.699 ; Rise       ; clk_mem         ;
;  instrucao[30] ; clk_mem    ; 6.492 ; 6.492 ; Rise       ; clk_mem         ;
;  instrucao[31] ; clk_mem    ; 6.550 ; 6.550 ; Rise       ; clk_mem         ;
; memDados[*]    ; clk_mem    ; 6.328 ; 6.328 ; Rise       ; clk_mem         ;
;  memDados[0]   ; clk_mem    ; 6.924 ; 6.924 ; Rise       ; clk_mem         ;
;  memDados[1]   ; clk_mem    ; 6.595 ; 6.595 ; Rise       ; clk_mem         ;
;  memDados[2]   ; clk_mem    ; 6.912 ; 6.912 ; Rise       ; clk_mem         ;
;  memDados[3]   ; clk_mem    ; 6.502 ; 6.502 ; Rise       ; clk_mem         ;
;  memDados[4]   ; clk_mem    ; 6.566 ; 6.566 ; Rise       ; clk_mem         ;
;  memDados[5]   ; clk_mem    ; 6.529 ; 6.529 ; Rise       ; clk_mem         ;
;  memDados[6]   ; clk_mem    ; 6.673 ; 6.673 ; Rise       ; clk_mem         ;
;  memDados[7]   ; clk_mem    ; 6.439 ; 6.439 ; Rise       ; clk_mem         ;
;  memDados[8]   ; clk_mem    ; 6.821 ; 6.821 ; Rise       ; clk_mem         ;
;  memDados[9]   ; clk_mem    ; 6.328 ; 6.328 ; Rise       ; clk_mem         ;
;  memDados[10]  ; clk_mem    ; 6.581 ; 6.581 ; Rise       ; clk_mem         ;
;  memDados[11]  ; clk_mem    ; 6.828 ; 6.828 ; Rise       ; clk_mem         ;
;  memDados[12]  ; clk_mem    ; 6.732 ; 6.732 ; Rise       ; clk_mem         ;
;  memDados[13]  ; clk_mem    ; 6.788 ; 6.788 ; Rise       ; clk_mem         ;
;  memDados[14]  ; clk_mem    ; 7.190 ; 7.190 ; Rise       ; clk_mem         ;
;  memDados[15]  ; clk_mem    ; 7.136 ; 7.136 ; Rise       ; clk_mem         ;
;  memDados[16]  ; clk_mem    ; 7.017 ; 7.017 ; Rise       ; clk_mem         ;
;  memDados[17]  ; clk_mem    ; 6.856 ; 6.856 ; Rise       ; clk_mem         ;
;  memDados[18]  ; clk_mem    ; 6.820 ; 6.820 ; Rise       ; clk_mem         ;
;  memDados[19]  ; clk_mem    ; 6.895 ; 6.895 ; Rise       ; clk_mem         ;
;  memDados[20]  ; clk_mem    ; 7.054 ; 7.054 ; Rise       ; clk_mem         ;
;  memDados[21]  ; clk_mem    ; 7.526 ; 7.526 ; Rise       ; clk_mem         ;
;  memDados[22]  ; clk_mem    ; 6.368 ; 6.368 ; Rise       ; clk_mem         ;
;  memDados[23]  ; clk_mem    ; 7.096 ; 7.096 ; Rise       ; clk_mem         ;
;  memDados[24]  ; clk_mem    ; 6.858 ; 6.858 ; Rise       ; clk_mem         ;
;  memDados[25]  ; clk_mem    ; 6.856 ; 6.856 ; Rise       ; clk_mem         ;
;  memDados[26]  ; clk_mem    ; 6.953 ; 6.953 ; Rise       ; clk_mem         ;
;  memDados[27]  ; clk_mem    ; 6.939 ; 6.939 ; Rise       ; clk_mem         ;
;  memDados[28]  ; clk_mem    ; 6.726 ; 6.726 ; Rise       ; clk_mem         ;
;  memDados[29]  ; clk_mem    ; 6.809 ; 6.809 ; Rise       ; clk_mem         ;
;  memDados[30]  ; clk_mem    ; 6.980 ; 6.980 ; Rise       ; clk_mem         ;
;  memDados[31]  ; clk_mem    ; 6.900 ; 6.900 ; Rise       ; clk_mem         ;
; outULA[*]      ; clk_mem    ; 7.640 ; 7.640 ; Rise       ; clk_mem         ;
;  outULA[0]     ; clk_mem    ; 8.302 ; 8.302 ; Rise       ; clk_mem         ;
;  outULA[1]     ; clk_mem    ; 8.064 ; 8.064 ; Rise       ; clk_mem         ;
;  outULA[2]     ; clk_mem    ; 8.856 ; 8.856 ; Rise       ; clk_mem         ;
;  outULA[3]     ; clk_mem    ; 7.640 ; 7.640 ; Rise       ; clk_mem         ;
;  outULA[4]     ; clk_mem    ; 8.391 ; 8.391 ; Rise       ; clk_mem         ;
;  outULA[5]     ; clk_mem    ; 7.986 ; 7.986 ; Rise       ; clk_mem         ;
;  outULA[6]     ; clk_mem    ; 8.640 ; 8.640 ; Rise       ; clk_mem         ;
;  outULA[7]     ; clk_mem    ; 8.117 ; 8.117 ; Rise       ; clk_mem         ;
;  outULA[8]     ; clk_mem    ; 8.364 ; 8.364 ; Rise       ; clk_mem         ;
;  outULA[9]     ; clk_mem    ; 9.083 ; 9.083 ; Rise       ; clk_mem         ;
;  outULA[10]    ; clk_mem    ; 8.356 ; 8.356 ; Rise       ; clk_mem         ;
;  outULA[11]    ; clk_mem    ; 8.972 ; 8.972 ; Rise       ; clk_mem         ;
;  outULA[12]    ; clk_mem    ; 8.717 ; 8.717 ; Rise       ; clk_mem         ;
;  outULA[13]    ; clk_mem    ; 8.414 ; 8.414 ; Rise       ; clk_mem         ;
;  outULA[14]    ; clk_mem    ; 7.769 ; 7.769 ; Rise       ; clk_mem         ;
;  outULA[15]    ; clk_mem    ; 7.753 ; 7.753 ; Rise       ; clk_mem         ;
;  outULA[16]    ; clk_mem    ; 8.139 ; 8.139 ; Rise       ; clk_mem         ;
;  outULA[17]    ; clk_mem    ; 8.317 ; 8.317 ; Rise       ; clk_mem         ;
;  outULA[18]    ; clk_mem    ; 7.773 ; 7.773 ; Rise       ; clk_mem         ;
;  outULA[19]    ; clk_mem    ; 8.449 ; 8.449 ; Rise       ; clk_mem         ;
;  outULA[20]    ; clk_mem    ; 8.587 ; 8.587 ; Rise       ; clk_mem         ;
;  outULA[21]    ; clk_mem    ; 8.493 ; 8.493 ; Rise       ; clk_mem         ;
;  outULA[22]    ; clk_mem    ; 7.831 ; 7.831 ; Rise       ; clk_mem         ;
;  outULA[23]    ; clk_mem    ; 8.390 ; 8.390 ; Rise       ; clk_mem         ;
;  outULA[24]    ; clk_mem    ; 7.698 ; 7.698 ; Rise       ; clk_mem         ;
;  outULA[25]    ; clk_mem    ; 8.430 ; 8.430 ; Rise       ; clk_mem         ;
;  outULA[26]    ; clk_mem    ; 8.040 ; 8.040 ; Rise       ; clk_mem         ;
;  outULA[27]    ; clk_mem    ; 8.100 ; 8.100 ; Rise       ; clk_mem         ;
;  outULA[28]    ; clk_mem    ; 8.206 ; 8.206 ; Rise       ; clk_mem         ;
;  outULA[29]    ; clk_mem    ; 8.199 ; 8.199 ; Rise       ; clk_mem         ;
;  outULA[30]    ; clk_mem    ; 7.752 ; 7.752 ; Rise       ; clk_mem         ;
;  outULA[31]    ; clk_mem    ; 8.242 ; 8.242 ; Rise       ; clk_mem         ;
; prox_ins[*]    ; clk_mem    ; 7.549 ; 7.549 ; Rise       ; clk_mem         ;
;  prox_ins[0]   ; clk_mem    ; 8.889 ; 8.889 ; Rise       ; clk_mem         ;
;  prox_ins[1]   ; clk_mem    ; 8.146 ; 8.146 ; Rise       ; clk_mem         ;
;  prox_ins[2]   ; clk_mem    ; 8.278 ; 8.278 ; Rise       ; clk_mem         ;
;  prox_ins[3]   ; clk_mem    ; 8.072 ; 8.072 ; Rise       ; clk_mem         ;
;  prox_ins[4]   ; clk_mem    ; 7.656 ; 7.656 ; Rise       ; clk_mem         ;
;  prox_ins[5]   ; clk_mem    ; 7.868 ; 7.868 ; Rise       ; clk_mem         ;
;  prox_ins[6]   ; clk_mem    ; 7.942 ; 7.942 ; Rise       ; clk_mem         ;
;  prox_ins[7]   ; clk_mem    ; 7.549 ; 7.549 ; Rise       ; clk_mem         ;
;  prox_ins[8]   ; clk_mem    ; 7.715 ; 7.715 ; Rise       ; clk_mem         ;
;  prox_ins[9]   ; clk_mem    ; 8.035 ; 8.035 ; Rise       ; clk_mem         ;
;  prox_ins[10]  ; clk_mem    ; 8.382 ; 8.382 ; Rise       ; clk_mem         ;
;  prox_ins[11]  ; clk_mem    ; 7.571 ; 7.571 ; Rise       ; clk_mem         ;
;  prox_ins[12]  ; clk_mem    ; 8.216 ; 8.216 ; Rise       ; clk_mem         ;
;  prox_ins[13]  ; clk_mem    ; 8.646 ; 8.646 ; Rise       ; clk_mem         ;
;  prox_ins[14]  ; clk_mem    ; 7.984 ; 7.984 ; Rise       ; clk_mem         ;
;  prox_ins[15]  ; clk_mem    ; 8.142 ; 8.142 ; Rise       ; clk_mem         ;
;  prox_ins[16]  ; clk_mem    ; 7.990 ; 7.990 ; Rise       ; clk_mem         ;
;  prox_ins[17]  ; clk_mem    ; 8.359 ; 8.359 ; Rise       ; clk_mem         ;
;  prox_ins[18]  ; clk_mem    ; 8.156 ; 8.156 ; Rise       ; clk_mem         ;
;  prox_ins[19]  ; clk_mem    ; 8.924 ; 8.924 ; Rise       ; clk_mem         ;
;  prox_ins[20]  ; clk_mem    ; 8.627 ; 8.627 ; Rise       ; clk_mem         ;
;  prox_ins[21]  ; clk_mem    ; 7.747 ; 7.747 ; Rise       ; clk_mem         ;
;  prox_ins[22]  ; clk_mem    ; 8.100 ; 8.100 ; Rise       ; clk_mem         ;
;  prox_ins[23]  ; clk_mem    ; 8.155 ; 8.155 ; Rise       ; clk_mem         ;
;  prox_ins[24]  ; clk_mem    ; 7.907 ; 7.907 ; Rise       ; clk_mem         ;
;  prox_ins[25]  ; clk_mem    ; 9.118 ; 9.118 ; Rise       ; clk_mem         ;
;  prox_ins[26]  ; clk_mem    ; 8.682 ; 8.682 ; Rise       ; clk_mem         ;
;  prox_ins[27]  ; clk_mem    ; 8.564 ; 8.564 ; Rise       ; clk_mem         ;
;  prox_ins[28]  ; clk_mem    ; 7.870 ; 7.870 ; Rise       ; clk_mem         ;
;  prox_ins[29]  ; clk_mem    ; 8.102 ; 8.102 ; Rise       ; clk_mem         ;
;  prox_ins[30]  ; clk_mem    ; 7.924 ; 7.924 ; Rise       ; clk_mem         ;
;  prox_ins[31]  ; clk_mem    ; 8.607 ; 8.607 ; Rise       ; clk_mem         ;
+----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; clk        ; clk      ; 18919923  ; 0        ; 0        ; 0        ;
; clk_mem    ; clk      ; 274956792 ; 0        ; 0        ; 0        ;
; clk        ; clk_mem  ; 143360    ; 0        ; 0        ; 0        ;
; clk_mem    ; clk_mem  ; 2141904   ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; clk        ; clk      ; 18919923  ; 0        ; 0        ; 0        ;
; clk_mem    ; clk      ; 274956792 ; 0        ; 0        ; 0        ;
; clk        ; clk_mem  ; 143360    ; 0        ; 0        ; 0        ;
; clk_mem    ; clk_mem  ; 2141904   ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 1     ; 1     ;
; Unconstrained Input Port Paths  ; 1024  ; 1024  ;
; Unconstrained Output Ports      ; 160   ; 160   ;
; Unconstrained Output Port Paths ; 65616 ; 65616 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jul 11 22:28:32 2019
Info: Command: quartus_sta uniciclo -c uniciclo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uniciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_mem clk_mem
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -19.837
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -19.837    -18412.793 clk 
    Info (332119):   -16.349      -631.816 clk_mem 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
    Info (332119):     0.951         0.000 clk_mem 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -374.916 clk_mem 
    Info (332119):    -1.380     -1025.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.011
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.011     -8340.936 clk 
    Info (332119):    -7.303      -301.185 clk_mem 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
    Info (332119):     0.426         0.000 clk_mem 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -374.916 clk_mem 
    Info (332119):    -1.380     -1025.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4645 megabytes
    Info: Processing ended: Thu Jul 11 22:28:34 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


