Fitter report for WireShark
Fri Apr 15 21:25:21 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Routing Usage Summary
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Fri Apr 15 21:25:21 2022       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; WireShark                                   ;
; Top-level Entity Name           ; WireShark                                   ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSXFC6D6F31C6                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 3,232 / 41,910 ( 8 % )                      ;
; Total registers                 ; 6672                                        ;
; Total pins                      ; 130 / 499 ( 26 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 328,040 / 5,662,720 ( 6 % )                 ;
; Total RAM Blocks                ; 58 / 553 ( 10 % )                           ;
; Total DSP Blocks                ; 0 / 112 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 9 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 9 ( 0 % )                               ;
; Total PLLs                      ; 1 / 15 ( 7 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                             ; Setting             ; Default Value                         ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                             ; 5CSXFC6D6F31C6      ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                  ;                                       ;
; Reserve all unused pins                                            ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                              ; Off                 ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                  ; On                                    ;
; Enable compact report table                                        ; Off                 ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                 ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC         ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                  ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                  ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                 ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal              ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                 ; Off                                   ;
; Auto Packed Registers                                              ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                  ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                 ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                ; Auto                                  ;
; Auto Global Clock                                                  ; On                  ; On                                    ;
; Auto Global Register Control Signals                               ; On                  ; On                                    ;
; Synchronizer Identification                                        ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                  ; On                                    ;
; Optimize Design for Metastability                                  ; On                  ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz         ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                 ; Off                                   ;
; Clamping Diode                                                     ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                 ; Off                                   ;
; Advanced Physical Optimization                                     ; On                  ; On                                    ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.28        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   6.5%      ;
;     Processor 3            ;   6.1%      ;
;     Processor 4            ;   5.9%      ;
;     Processor 5            ;   5.1%      ;
;     Processor 6            ;   5.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; CLOCK2_50~inputCLKENA0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; HPS_ENET_RX_CLK~inputCLKENA0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_stat[0]                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_n0o1:auto_generated|q_b[0]                                                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_stat[1]                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_n0o1:auto_generated|q_b[1]                                                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[0]                                                                                                                                                                                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[1]                                                                                                                                                                                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[2]                                                                                                                                                                                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[3]                                                                                                                                                                                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[4]                                                                                                                                                                                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[5]                                                                                                                                                                                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[6]                                                                                                                                                                                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[7]                                                                                                                                                                                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|control_reg[12]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|control_reg[12]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|control_reg[16]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|control_reg[16]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|control_reg[29]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|control_reg[29]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_counter[6]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_counter[6]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_pointer_lower_reg[4]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_pointer_lower_reg[4]~DUPLICATE                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_pointer_lower_reg[8]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_pointer_lower_reg[8]~DUPLICATE                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_pointer_lower_reg[24]                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_pointer_lower_reg[24]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_pointer_lower_reg[28]                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_pointer_lower_reg[28]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|timeout_counter[13]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|timeout_counter[13]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|timeout_counter[15]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|timeout_counter[15]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|controlbitsfifo_wrreq                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|controlbitsfifo_wrreq~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[3]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[3]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[4]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[4]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[9]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[9]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[10]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[10]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[13]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[13]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[14]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[14]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[17]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[17]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[18]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[18]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[25]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[25]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|a_fefifo:fifo_state|state_full   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|a_fefifo:fifo_state|state_full~DUPLICATE   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]|dffs[0] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]|dffs[0]~DUPLICATE ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|posted_desc_counter[0]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|posted_desc_counter[0]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|received_desc_counter[3]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|received_desc_counter[3]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_write_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_write_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_write_address[2]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_write_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_write_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_write_address[2]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_write_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_write_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_write_write                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_write_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_write_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_write_write~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|a_fefifo:fifo_state|state_full                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|a_fefifo:fifo_state|state_full~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|byteenable_enable                                                                                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|byteenable_enable~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|counter[0]                                                                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|counter[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|counter[2]                                                                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|counter[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|counter[13]                                                                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|counter[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|eop_reg                                                                                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|eop_reg~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|m_write_address[3]                                                                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|m_write_address[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|m_write_address[6]                                                                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|m_write_address[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|m_write_address[9]                                                                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|m_write_address[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|m_write_address[13]                                                                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|m_write_address[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|m_write_byteenable_reg[1]                                                                                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|m_write_byteenable_reg[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|m_write_write                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|m_write_write~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|write_command_data_reg[41]                                                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|write_command_data_reg[41]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|write_command_data_reg[45]                                                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|write_command_data_reg[45]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|write_go_reg                                                                                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|write_go_reg~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|chain_completed_int                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|chain_completed_int~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|control_reg[8]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|control_reg[8]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_counter[1]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_counter[1]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_counter[3]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_counter[3]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_counter[6]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_counter[6]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_pointer_lower_reg[2]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_pointer_lower_reg[2]~DUPLICATE                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|timeout_counter[3]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|timeout_counter[3]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|timeout_counter[11]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|timeout_counter[11]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|timeout_counter[13]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|timeout_counter[13]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|timeout_counter[15]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|timeout_counter[15]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_2|shift_taps_auv:auto_generated|cntr_phf:cntr1|counter_reg_bit[1]                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_2|shift_taps_auv:auto_generated|cntr_phf:cntr1|counter_reg_bit[1]~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|chain_run                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|chain_run~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|delayed_run                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|delayed_run~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|desc_reg[130]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|desc_reg[130]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|desc_reg[135]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|desc_reg[135]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|desc_reg[137]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|desc_reg[137]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[2]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[2]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[5]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[5]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[14]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[14]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[15]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[15]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[17]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[17]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[22]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[22]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[24]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[24]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[26]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[26]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[29]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[29]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|a_fefifo:fifo_state|state_middle ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|a_fefifo:fifo_state|state_middle~DUPLICATE ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]|dffs[0] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]|dffs[0]~DUPLICATE ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|received_desc_counter[0]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|received_desc_counter[0]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|received_desc_counter[1]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|received_desc_counter[1]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|received_desc_counter[3]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|received_desc_counter[3]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|a_fefifo:fifo_state|state_empty                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|a_fefifo:fifo_state|state_empty~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]|dffs[5]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]|dffs[5]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|m_read_address[3]                                                                                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|m_read_address[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|m_read_address[10]                                                                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|m_read_address[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|m_read_read                                                                                                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|m_read_read~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|m_read_state[4]                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|m_read_state[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|read_command_data_reg[34]                                                                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|read_command_data_reg[34]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|read_command_data_reg[39]                                                                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|read_command_data_reg[39]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|received_data_counter[9]                                                                                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|received_data_counter[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|received_data_counter[12]                                                                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|received_data_counter[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|received_data_counter[15]                                                                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|received_data_counter[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|remaining_transactions[1]                                                                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|remaining_transactions[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|remaining_transactions[2]                                                                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|remaining_transactions[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|remaining_transactions[3]                                                                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|remaining_transactions[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|remaining_transactions[10]                                                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|remaining_transactions[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|remaining_transactions[11]                                                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|remaining_transactions[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|transactions_left_to_post[9]                                                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|transactions_left_to_post[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|scfifo:Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|scfifo_7v91:auto_generated|a_dpfifo_e5a1:dpfifo|empty_dff                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|scfifo:Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|scfifo_7v91:auto_generated|a_dpfifo_e5a1:dpfifo|empty_dff~DUPLICATE                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_status_token_fifo:the_Wire_Shark_SGDMA_TX_status_token_fifo|scfifo:Wire_Shark_SGDMA_TX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo|full_dff                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_status_token_fifo:the_Wire_Shark_SGDMA_TX_status_token_fifo|scfifo:Wire_Shark_SGDMA_TX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo|full_dff~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|rd_timout_done                                                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|rd_timout_done~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|reg_rd_ack                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|reg_rd_ack~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg[1]                                                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg[4]                                                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg[10]                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg[17]                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg[17]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframechecksequenceerrors_reg[15]                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframechecksequenceerrors_reg[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[1]                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[3]                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[11]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[26]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[26]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|out_data_toggle_flopped                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|out_data_toggle_flopped~DUPLICATE                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_data_toggle                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_data_toggle~DUPLICATE                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|cnt_waddr[2]                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|cnt_waddr[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|frm_length_payld[5]                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|frm_length_payld[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|frm_length_payld[9]                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|frm_length_payld[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|frm_length_payld[10]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|frm_length_payld[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|frm_length_payld[12]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|frm_length_payld[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|frm_length_payld[14]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|frm_length_payld[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|frm_length_payld[15]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|frm_length_payld[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt[0]                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt[2]                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt[4]                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[4]                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_rdaddr[2]                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_rdaddr[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|frm_unicast_reg                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|frm_unicast_reg~DUPLICATE                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|reg_cnt[0]                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|reg_cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|reg_cnt[1]                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|reg_cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|reg_cnt[2]                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|reg_cnt[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[11]                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[0]                                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[13]                                                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[27]                                                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[27]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[1]                                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[3]                                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[5]                                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[9]                                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[11]                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[13]                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[14]                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[16]                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[16]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[1]                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[4]                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[11]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[31]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[31]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[3]                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[11]                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[13]                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[15]                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[18]                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[18]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[21]                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[21]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[27]                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[27]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[31]                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[31]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|frm_length[9]                                                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|frm_length[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[4]                                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[6]                                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[12]                                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[14]                                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[25]                                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[25]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|rx_section_full_reg[5]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|rx_section_full_reg[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|cnt_32[1]                                                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|cnt_32[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|cnt_32[3]                                                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|cnt_32[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|cnt_32[4]                                                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|cnt_32[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|mdio_run[14]                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|mdio_run[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|mdio_wait                                                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|mdio_wait~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|state.STM_TYP_HOST_RD_REG                                                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|state.STM_TYP_HOST_RD_REG~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|state.STM_TYP_HOST_RD_REG_WAIT                                                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|state.STM_TYP_HOST_RD_REG_WAIT~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|state.STM_TYP_HOST_RD_WAIT1                                                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|state.STM_TYP_HOST_RD_WAIT1~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|state.STM_TYP_HOST_WR_WR_DATA                                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|state.STM_TYP_HOST_WR_WR_DATA~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_gmii_io:U_GMIF|gm_rx_d_i_reg[7]                                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_gmii_io:U_GMIF|gm_rx_d_i_reg[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|align_pipeline_1_2                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|align_pipeline_1_2~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|mii_rxd_reg_1[2]                                                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|mii_rxd_reg_1[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|mac_data_reg[5]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|mac_data_reg[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|magic_detect                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|magic_detect~DUPLICATE                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|pbl_cnt[0]                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|pbl_cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|b_int[1]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|b_int[1]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|b_int[5]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|b_int[5]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|b_int[6]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|b_int[6]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|b_int[7]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|b_int[7]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|b_out[8]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|b_out[8]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT|b_int[1]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT|b_int[1]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT|b_int[6]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT|b_int[6]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT|b_int[7]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT|b_int[7]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_int[3]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_int[3]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_int[4]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_int[4]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_int[5]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_int[5]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_int[9]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_int[9]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_int[10]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_int[10]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_int[2]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_int[2]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_int[3]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_int[3]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_int[6]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_int[6]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_int[8]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_int[8]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_int[9]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_int[9]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|ptr_rck_diff[0]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|ptr_rck_diff[0]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|ptr_rck_diff[3]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|ptr_rck_diff[3]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|ptr_rck_diff[9]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|ptr_rck_diff[9]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_rdy_reg                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_rdy_reg~DUPLICATE                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|state.LOC_STATE_IDLE                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|state.LOC_STATE_IDLE~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|state.LOC_STATE_RST_DONE                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|state.LOC_STATE_RST_DONE~DUPLICATE                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|state.LOC_STATE_SHIFT                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|state.LOC_STATE_SHIFT~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|state.LOC_STATE_SHIFT_WAIT                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|state.LOC_STATE_SHIFT_WAIT~DUPLICATE                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|state.LOC_STATE_WAIT                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|state.LOC_STATE_WAIT~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_ffv:auto_generated|cntr_eif:cntr1|counter_reg_bit[1]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_ffv:auto_generated|cntr_eif:cntr1|counter_reg_bit[1]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_ffv:auto_generated|cntr_eif:cntr1|counter_reg_bit[3]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_ffv:auto_generated|cntr_eif:cntr1|counter_reg_bit[3]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[3]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[3]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[6]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[6]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[9]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[9]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[19]                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[19]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[21]                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[21]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[22]                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[22]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[28]                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[28]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|cnt_end[0]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|cnt_end[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|crc_vld[5]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|crc_vld[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|fifo_wr                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|fifo_wr~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|mii_align_err_latched                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|mii_align_err_latched~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_5[2]                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_5[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_5[3]                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_5[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_6[3]                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_6[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_6[5]                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_6[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_8[0]                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_8[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_8[6]                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_8[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_25[0]                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_25[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_25[2]                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_25[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_25[6]                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_25[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[0]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[0]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[1]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[1]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[2]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[2]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[4]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[4]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[5]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[5]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[6]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[6]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[7]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[7]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[8]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[8]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[12]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[12]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[19]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[19]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[25]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[25]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[27]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[27]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|eop[13]                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|eop[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[2]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[3]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[4]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_rd[0]                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_rd[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gap_cnt[0]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gap_cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gap_run[4]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gap_run[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|jam_reg[1]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|jam_reg[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|preamb_cnt[0]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|preamb_cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|preamb_cnt[2]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|preamb_cnt[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_en_s[1]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_en_s[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_err                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_err~DUPLICATE                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[0]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[0]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|frm_stat_val_r                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|frm_stat_val_r~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|sop_reg[1]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|sop_reg[1]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|sop_reg[3]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|sop_reg[3]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|state.stm_typ_frm                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|state.stm_typ_frm~DUPLICATE                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|state.stm_typ_idle                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|state.stm_typ_idle~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|state.stm_typ_sfd                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|state.stm_typ_sfd~DUPLICATE                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|total_frm_cnt[6]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|total_frm_cnt[6]~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[7]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[7]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[14]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[14]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[15]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[15]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[1]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[1]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[2]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[2]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[6]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[6]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[9]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[9]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD|b_int[3]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD|b_int[3]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD|b_int[5]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD|b_int[5]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD|b_int[7]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD|b_int[7]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_int[2]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_int[2]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_int[4]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_int[4]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_int[6]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_int[6]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|empty_flag                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|empty_flag~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|ptr_rck_diff[2]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|ptr_rck_diff[2]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|ptr_rck_diff[3]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|ptr_rck_diff[3]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|ptr_rck_diff[8]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|ptr_rck_diff[8]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|lfsr_o[4]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|lfsr_o[4]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|z_reg[2]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|z_reg[2]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|z_reg[8]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|z_reg[8]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|z_reg[9]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|z_reg[9]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt[2]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|transmit_cnt[1]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|transmit_cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|wait_late                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|wait_late~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|eop_sft[0]                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|eop_sft[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_full~DUPLICATE                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[0]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|read                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|read~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|rst1~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|rst2                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|rst2~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|t_dav                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|t_dav~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_data_format_adapter_0:data_format_adapter_0|a_data0[0]                                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_data_format_adapter_0:data_format_adapter_0|a_data0[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_data_format_adapter_0:data_format_adapter_0|a_data0[4]                                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_data_format_adapter_0:data_format_adapter_0|a_data0[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_data_format_adapter_0:data_format_adapter_0|a_data0[5]                                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_data_format_adapter_0:data_format_adapter_0|a_data0[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_data_format_adapter_0:data_format_adapter_0|a_data0[7]                                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_data_format_adapter_0:data_format_adapter_0|a_data0[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_data_format_adapter_0:data_format_adapter_0|a_data3[0]                                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_data_format_adapter_0:data_format_adapter_0|a_data3[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_data_format_adapter_0:data_format_adapter_0|a_data3[6]                                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_data_format_adapter_0:data_format_adapter_0|a_data3[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_data_format_adapter_0:data_format_adapter_0|a_endofpacket                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_data_format_adapter_0:data_format_adapter_0|a_endofpacket~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_data_format_adapter_0:data_format_adapter_0|out_valid                                                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_data_format_adapter_0:data_format_adapter_0|out_valid~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_001_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_001_timing_adapter_0_fifo|empty                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_001_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_001_timing_adapter_0_fifo|empty~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_001_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_001_timing_adapter_0_fifo|rd_addr[1]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_001_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_001_timing_adapter_0_fifo|rd_addr[1]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_001_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_001_timing_adapter_0_fifo|rd_addr[3]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_001_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_001_timing_adapter_0_fifo|rd_addr[3]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_001_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_001_timing_adapter_0_fifo|wr_addr[1]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_001_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_001_timing_adapter_0_fifo|wr_addr[1]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_006:cmd_mux_006|saved_grant[0]                                                                                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_006:cmd_mux_006|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_007:cmd_mux_007|saved_grant[0]                                                                                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_007:cmd_mux_007|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_007:cmd_mux_007|saved_grant[2]                                                                                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_007:cmd_mux_007|saved_grant[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:descriptor_memory_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:descriptor_memory_s1_agent_rsp_fifo|mem[0][64]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:descriptor_memory_s1_agent_rsp_fifo|mem[0][69]                                                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:descriptor_memory_s1_agent_rsp_fifo|mem[0][69]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:descriptor_memory_s1_agent_rsp_fifo|mem[0][70]                                                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:descriptor_memory_s1_agent_rsp_fifo|mem[0][70]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:descriptor_memory_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:descriptor_memory_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory_nios_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory_nios_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:tse_mac_control_port_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:tse_mac_control_port_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_avalon_jtag_slave_agent_rsp_fifo|mem[0][109]                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_avalon_jtag_slave_agent_rsp_fifo|mem[0][109]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2e_instruction_master_translator|read_accepted                                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2e_instruction_master_translator|read_accepted~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:descriptor_memory_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:descriptor_memory_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2e_debug_mem_slave_translator|av_readdata_pre[15]                                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2e_debug_mem_slave_translator|av_readdata_pre[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2e_debug_mem_slave_translator|av_readdata_pre[19]                                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2e_debug_mem_slave_translator|av_readdata_pre[19]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2e_debug_mem_slave_translator|av_readdata_pre[26]                                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2e_debug_mem_slave_translator|av_readdata_pre[26]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2e_debug_mem_slave_translator|av_readdata_pre[27]                                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2e_debug_mem_slave_translator|av_readdata_pre[27]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2e_debug_mem_slave_translator|av_readdata_pre[30]                                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2e_debug_mem_slave_translator|av_readdata_pre[30]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sgdma_rx_csr_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sgdma_rx_csr_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sgdma_rx_csr_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sgdma_rx_csr_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sgdma_tx_csr_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sgdma_tx_csr_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sgdma_tx_csr_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sgdma_tx_csr_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sgdma_tx_m_read_to_onchip_memory_nios_s1_cmd_width_adapter|count[0]                                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sgdma_tx_m_read_to_onchip_memory_nios_s1_cmd_width_adapter|count[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|D_iw[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|D_iw[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|D_iw[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|D_iw[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|D_iw[11]                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|D_iw[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_cnt[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[6]                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[8]                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[14]                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[16]                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[16]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[17]                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[17]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[18]                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[18]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[21]                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[21]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[27]                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[27]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src1[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src1[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src1[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src1[18]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src1[29]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src2[6]                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src2[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src2[16]                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src2[16]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|F_pc[7]                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|F_pc[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|F_pc[8]                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|F_pc[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[36]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[36]~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|MonDReg[6]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|MonDReg[6]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|MonDReg[9]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|MonDReg[9]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|MonDReg[13]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|MonDReg[13]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|MonDReg[22]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|MonDReg[22]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|MonDReg[26]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|MonDReg[26]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|write                                                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|write~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|av_ld_byte1_data[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|av_ld_byte1_data[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|av_ld_byte1_data[7]                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|av_ld_byte1_data[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|av_ld_byte2_data[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|av_ld_byte2_data[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|av_ld_byte2_data[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|av_ld_byte2_data[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|av_ld_byte2_data[6]                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|av_ld_byte2_data[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|av_ld_byte3_data[7]                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|av_ld_byte3_data[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|i_read                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|i_read~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[0]                                                                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[8]                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]~DUPLICATE                                                                                                                                                                                                           ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]~DUPLICATE                                                                                                                                                                                                           ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                  ;
+---------------+----------------+--------------+-------------------+---------------------------------+----------------+
; Name          ; Ignored Entity ; Ignored From ; Ignored To        ; Ignored Value                   ; Ignored Source ;
+---------------+----------------+--------------+-------------------+---------------------------------+----------------+
; Location      ;                ;              ; ADC_CONVST        ; PIN_Y21                         ; QSF Assignment ;
; Location      ;                ;              ; ADC_DIN           ; PIN_W22                         ; QSF Assignment ;
; Location      ;                ;              ; ADC_DOUT          ; PIN_V23                         ; QSF Assignment ;
; Location      ;                ;              ; ADC_SCLK          ; PIN_W24                         ; QSF Assignment ;
; Location      ;                ;              ; AUD_ADCDAT        ; PIN_AJ29                        ; QSF Assignment ;
; Location      ;                ;              ; AUD_ADCLRCK       ; PIN_AH29                        ; QSF Assignment ;
; Location      ;                ;              ; AUD_BCLK          ; PIN_AF30                        ; QSF Assignment ;
; Location      ;                ;              ; AUD_DACDAT        ; PIN_AF29                        ; QSF Assignment ;
; Location      ;                ;              ; AUD_DACLRCK       ; PIN_AG30                        ; QSF Assignment ;
; Location      ;                ;              ; AUD_XCK           ; PIN_AH30                        ; QSF Assignment ;
; Location      ;                ;              ; FPGA_I2C_SCLK     ; PIN_Y24                         ; QSF Assignment ;
; Location      ;                ;              ; FPGA_I2C_SDAT     ; PIN_Y23                         ; QSF Assignment ;
; Location      ;                ;              ; HEX0[0]           ; PIN_W17                         ; QSF Assignment ;
; Location      ;                ;              ; HEX0[1]           ; PIN_V18                         ; QSF Assignment ;
; Location      ;                ;              ; HEX0[2]           ; PIN_AG17                        ; QSF Assignment ;
; Location      ;                ;              ; HEX0[3]           ; PIN_AG16                        ; QSF Assignment ;
; Location      ;                ;              ; HEX0[4]           ; PIN_AH17                        ; QSF Assignment ;
; Location      ;                ;              ; HEX0[5]           ; PIN_AG18                        ; QSF Assignment ;
; Location      ;                ;              ; HEX0[6]           ; PIN_AH18                        ; QSF Assignment ;
; Location      ;                ;              ; HEX1[0]           ; PIN_AF16                        ; QSF Assignment ;
; Location      ;                ;              ; HEX1[1]           ; PIN_V16                         ; QSF Assignment ;
; Location      ;                ;              ; HEX1[2]           ; PIN_AE16                        ; QSF Assignment ;
; Location      ;                ;              ; HEX1[3]           ; PIN_AD17                        ; QSF Assignment ;
; Location      ;                ;              ; HEX1[4]           ; PIN_AE18                        ; QSF Assignment ;
; Location      ;                ;              ; HEX1[5]           ; PIN_AE17                        ; QSF Assignment ;
; Location      ;                ;              ; HEX1[6]           ; PIN_V17                         ; QSF Assignment ;
; Location      ;                ;              ; HEX2[0]           ; PIN_AA21                        ; QSF Assignment ;
; Location      ;                ;              ; HEX2[1]           ; PIN_AB17                        ; QSF Assignment ;
; Location      ;                ;              ; HEX2[2]           ; PIN_AA18                        ; QSF Assignment ;
; Location      ;                ;              ; HEX2[3]           ; PIN_Y17                         ; QSF Assignment ;
; Location      ;                ;              ; HEX2[4]           ; PIN_Y18                         ; QSF Assignment ;
; Location      ;                ;              ; HEX2[5]           ; PIN_AF18                        ; QSF Assignment ;
; Location      ;                ;              ; HEX2[6]           ; PIN_W16                         ; QSF Assignment ;
; Location      ;                ;              ; HEX3[0]           ; PIN_Y19                         ; QSF Assignment ;
; Location      ;                ;              ; HEX3[1]           ; PIN_W19                         ; QSF Assignment ;
; Location      ;                ;              ; HEX3[2]           ; PIN_AD19                        ; QSF Assignment ;
; Location      ;                ;              ; HEX3[3]           ; PIN_AA20                        ; QSF Assignment ;
; Location      ;                ;              ; HEX3[4]           ; PIN_AC20                        ; QSF Assignment ;
; Location      ;                ;              ; HEX3[5]           ; PIN_AA19                        ; QSF Assignment ;
; Location      ;                ;              ; HEX3[6]           ; PIN_AD20                        ; QSF Assignment ;
; Location      ;                ;              ; HEX4[0]           ; PIN_AD21                        ; QSF Assignment ;
; Location      ;                ;              ; HEX4[1]           ; PIN_AG22                        ; QSF Assignment ;
; Location      ;                ;              ; HEX4[2]           ; PIN_AE22                        ; QSF Assignment ;
; Location      ;                ;              ; HEX4[3]           ; PIN_AE23                        ; QSF Assignment ;
; Location      ;                ;              ; HEX4[4]           ; PIN_AG23                        ; QSF Assignment ;
; Location      ;                ;              ; HEX4[5]           ; PIN_AF23                        ; QSF Assignment ;
; Location      ;                ;              ; HEX4[6]           ; PIN_AH22                        ; QSF Assignment ;
; Location      ;                ;              ; HEX5[0]           ; PIN_AF21                        ; QSF Assignment ;
; Location      ;                ;              ; HEX5[1]           ; PIN_AG21                        ; QSF Assignment ;
; Location      ;                ;              ; HEX5[2]           ; PIN_AF20                        ; QSF Assignment ;
; Location      ;                ;              ; HEX5[3]           ; PIN_AG20                        ; QSF Assignment ;
; Location      ;                ;              ; HEX5[4]           ; PIN_AE19                        ; QSF Assignment ;
; Location      ;                ;              ; HEX5[5]           ; PIN_AF19                        ; QSF Assignment ;
; Location      ;                ;              ; HEX5[6]           ; PIN_AB21                        ; QSF Assignment ;
; Location      ;                ;              ; PS2_CLK           ; PIN_AB25                        ; QSF Assignment ;
; Location      ;                ;              ; PS2_CLK2          ; PIN_AC25                        ; QSF Assignment ;
; Location      ;                ;              ; PS2_DAT           ; PIN_AA25                        ; QSF Assignment ;
; Location      ;                ;              ; PS2_DAT2          ; PIN_AB26                        ; QSF Assignment ;
; Location      ;                ;              ; TD_CLK27          ; PIN_AC18                        ; QSF Assignment ;
; Location      ;                ;              ; TD_DATA[0]        ; PIN_AG27                        ; QSF Assignment ;
; Location      ;                ;              ; TD_DATA[1]        ; PIN_AF28                        ; QSF Assignment ;
; Location      ;                ;              ; TD_DATA[2]        ; PIN_AE28                        ; QSF Assignment ;
; Location      ;                ;              ; TD_DATA[3]        ; PIN_AE27                        ; QSF Assignment ;
; Location      ;                ;              ; TD_DATA[4]        ; PIN_AE26                        ; QSF Assignment ;
; Location      ;                ;              ; TD_DATA[5]        ; PIN_AD27                        ; QSF Assignment ;
; Location      ;                ;              ; TD_DATA[6]        ; PIN_AD26                        ; QSF Assignment ;
; Location      ;                ;              ; TD_DATA[7]        ; PIN_AD25                        ; QSF Assignment ;
; Location      ;                ;              ; TD_HS             ; PIN_AH28                        ; QSF Assignment ;
; Location      ;                ;              ; TD_RESET_N        ; PIN_AC27                        ; QSF Assignment ;
; Location      ;                ;              ; TD_VS             ; PIN_AG28                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_BLANK_N       ; PIN_AK22                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_B[0]          ; PIN_AJ21                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_B[1]          ; PIN_AJ20                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_B[2]          ; PIN_AH20                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_B[3]          ; PIN_AJ19                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_B[4]          ; PIN_AH19                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_B[5]          ; PIN_AJ17                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_B[6]          ; PIN_AJ16                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_B[7]          ; PIN_AK16                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_CLK           ; PIN_AK21                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_G[0]          ; PIN_AK26                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_G[1]          ; PIN_AJ25                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_G[2]          ; PIN_AH25                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_G[3]          ; PIN_AK24                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_G[4]          ; PIN_AJ24                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_G[5]          ; PIN_AH24                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_G[6]          ; PIN_AK23                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_G[7]          ; PIN_AH23                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_HS            ; PIN_AK19                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_R[0]          ; PIN_AK29                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_R[1]          ; PIN_AK28                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_R[2]          ; PIN_AK27                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_R[3]          ; PIN_AJ27                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_R[4]          ; PIN_AH27                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_R[5]          ; PIN_AF26                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_R[6]          ; PIN_AG26                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_R[7]          ; PIN_AJ26                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_SYNC_N        ; PIN_AJ22                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_VS            ; PIN_AK18                        ; QSF Assignment ;
; Global Signal ; WireShark      ;              ; pll_clk           ; GLOBAL_CLOCK                    ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; ADC_CONVST        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; ADC_DIN           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; ADC_DOUT          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; ADC_SCLK          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; AUD_ADCDAT        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; AUD_ADCLRCK       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; AUD_BCLK          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; AUD_DACDAT        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; AUD_DACLRCK       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; AUD_XCK           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; FPGA_I2C_SCLK     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; FPGA_I2C_SDAT     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX0[0]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX0[1]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX0[2]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX0[3]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX0[4]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX0[5]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX0[6]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX1[0]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX1[1]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX1[2]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX1[3]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX1[4]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX1[5]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX1[6]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX2[0]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX2[1]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX2[2]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX2[3]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX2[4]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX2[5]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX2[6]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX3[0]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX3[1]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX3[2]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX3[3]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX3[4]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX3[5]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX3[6]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX4[0]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX4[1]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX4[2]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX4[3]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX4[4]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX4[5]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX4[6]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX5[0]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX5[1]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX5[2]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX5[3]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX5[4]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX5[5]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX5[6]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_CONV_USB_N    ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_ADDR[0]  ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_ADDR[10] ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_ADDR[11] ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_ADDR[12] ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_ADDR[13] ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_ADDR[14] ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_ADDR[1]  ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_ADDR[2]  ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_ADDR[3]  ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_ADDR[4]  ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_ADDR[5]  ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_ADDR[6]  ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_ADDR[7]  ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_ADDR[8]  ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_ADDR[9]  ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_BA[0]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_BA[1]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_BA[2]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_CAS_N    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_CKE      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_CK_N     ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_CK_P     ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_CS_N     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DM[0]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DM[1]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DM[2]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DM[3]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQS_N[0] ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQS_N[1] ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQS_N[2] ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQS_N[3] ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQS_P[0] ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQS_P[1] ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQS_P[2] ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQS_P[3] ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[0]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[10]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[11]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[12]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[13]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[14]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[15]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[16]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[17]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[18]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[19]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[1]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[20]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[21]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[22]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[23]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[24]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[25]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[26]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[27]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[28]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[29]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[2]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[30]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[31]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[3]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[4]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[5]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[6]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[7]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[8]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[9]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_ODT      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_RAS_N    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_RESET_N  ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_RZQ      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_WE_N     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; PS2_CLK           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; PS2_CLK2          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; PS2_DAT           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; PS2_DAT2          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; TD_CLK27          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; TD_DATA[0]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; TD_DATA[1]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; TD_DATA[2]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; TD_DATA[3]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; TD_DATA[4]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; TD_DATA[5]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; TD_DATA[6]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; TD_DATA[7]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; TD_HS             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; TD_RESET_N        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; TD_VS             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_BLANK_N       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_B[0]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_B[1]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_B[2]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_B[3]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_B[4]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_B[5]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_B[6]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_B[7]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_CLK           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_G[0]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_G[1]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_G[2]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_G[3]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_G[4]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_G[5]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_G[6]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_G[7]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_HS            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_R[0]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_R[1]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_R[2]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_R[3]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_R[4]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_R[5]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_R[6]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_R[7]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_SYNC_N        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_VS            ; 3.3-V LVTTL                     ; QSF Assignment ;
+---------------+----------------+--------------+-------------------+---------------------------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 12138 ) ; 0.00 % ( 0 / 12138 )       ; 0.00 % ( 0 / 12138 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 12138 ) ; 0.00 % ( 0 / 12138 )       ; 0.00 % ( 0 / 12138 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 11701 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 163 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 224 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 50 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3,232 / 41,910        ; 8 %   ;
; ALMs needed [=A-B+C]                                        ; 3,232                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4,242 / 41,910        ; 10 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,557                 ;       ;
;         [b] ALMs used for LUT logic                         ; 1,216                 ;       ;
;         [c] ALMs used for registers                         ; 1,469                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,036 / 41,910        ; 2 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 26 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 2                     ;       ;
;         [c] Due to LAB input limits                         ; 24                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 546 / 4,191           ; 13 %  ;
;     -- Logic LABs                                           ; 546                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 4,909                 ;       ;
;     -- 7 input functions                                    ; 30                    ;       ;
;     -- 6 input functions                                    ; 790                   ;       ;
;     -- 5 input functions                                    ; 936                   ;       ;
;     -- 4 input functions                                    ; 911                   ;       ;
;     -- <=3 input functions                                  ; 2,242                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,451                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 6,652                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 6,051 / 83,820        ; 7 %   ;
;         -- Secondary logic registers                        ; 601 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 6,294                 ;       ;
;         -- Routing optimization registers                   ; 358                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 130 / 499             ; 26 %  ;
;     -- Clock pins                                           ; 6 / 11                ; 55 %  ;
;     -- Dedicated input pins                                 ; 3 / 39                ; 8 %   ;
; I/O registers                                               ; 20                    ;       ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 58 / 553              ; 10 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 328,040 / 5,662,720   ; 6 %   ;
; Total block memory implementation bits                      ; 593,920 / 5,662,720   ; 10 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 112               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 3                     ;       ;
;     -- Global clocks                                        ; 3 / 16                ; 19 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 9                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 9                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 9                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 3.4% / 3.5% / 3.2%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 23.6% / 23.6% / 23.5% ;       ;
; Maximum fan-out                                             ; 4010                  ;       ;
; Highest non-global fan-out                                  ; 1446                  ;       ;
; Total fan-out                                               ; 47516                 ;       ;
; Average fan-out                                             ; 3.55                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                        ;
+-------------------------------------------------------------+-----------------------+----------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; pzdyqx:nabboc        ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3088 / 41910 ( 7 % )  ; 61 / 41910 ( < 1 % ) ; 84 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 3088                  ; 61                   ; 84                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4075 / 41910 ( 10 % ) ; 73 / 41910 ( < 1 % ) ; 96 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1514                  ; 14                   ; 30                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1130                  ; 36                   ; 50                   ; 0                              ;
;         [c] ALMs used for registers                         ; 1431                  ; 23                   ; 16                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1013 / 41910 ( 2 % )  ; 12 / 41910 ( < 1 % ) ; 12 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 26 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )    ; 0 / 41910 ( 0 % )    ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 2                     ; 0                    ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 24                    ; 0                    ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                  ; Low                            ;
;                                                             ;                       ;                      ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 525 / 4191 ( 13 % )   ; 12 / 4191 ( < 1 % )  ; 13 / 4191 ( < 1 % )  ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 525                   ; 12                   ; 13                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 4685                  ; 91                   ; 133                  ; 0                              ;
;     -- 7 input functions                                    ; 26                    ; 4                    ; 0                    ; 0                              ;
;     -- 6 input functions                                    ; 748                   ; 12                   ; 30                   ; 0                              ;
;     -- 5 input functions                                    ; 896                   ; 15                   ; 25                   ; 0                              ;
;     -- 4 input functions                                    ; 879                   ; 17                   ; 15                   ; 0                              ;
;     -- <=3 input functions                                  ; 2136                  ; 43                   ; 63                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 1405                  ; 35                   ; 11                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                      ;                                ;
;         -- Primary logic registers                          ; 5888 / 83820 ( 7 % )  ; 72 / 83820 ( < 1 % ) ; 91 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 595 / 83820 ( < 1 % ) ; 3 / 83820 ( < 1 % )  ; 3 / 83820 ( < 1 % )  ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                      ;                                ;
;         -- Design implementation registers                  ; 6131                  ; 72                   ; 91                   ; 0                              ;
;         -- Routing optimization registers                   ; 352                   ; 3                    ; 3                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
;                                                             ;                       ;                      ;                      ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                    ; 0                              ;
; I/O pins                                                    ; 118                   ; 0                    ; 0                    ; 12                             ;
; I/O registers                                               ; 0                     ; 0                    ; 0                    ; 20                             ;
; Total block memory bits                                     ; 328040                ; 0                    ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 593920                ; 0                    ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 58 / 553 ( 10 % )     ; 0 / 553 ( 0 % )      ; 0 / 553 ( 0 % )      ; 0 / 553 ( 0 % )                ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )      ; 0 / 116 ( 0 % )      ; 3 / 116 ( 2 % )                ;
; Double data rate I/O input circuitry                        ; 0 / 400 ( 0 % )       ; 0 / 400 ( 0 % )      ; 0 / 400 ( 0 % )      ; 5 / 400 ( 1 % )                ;
; Double data rate I/O output circuitry                       ; 0 / 400 ( 0 % )       ; 0 / 400 ( 0 % )      ; 0 / 400 ( 0 % )      ; 5 / 400 ( 1 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )       ; 0 / 54 ( 0 % )       ; 1 / 54 ( 1 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                      ;                      ;                                ;
; Connections                                                 ;                       ;                      ;                      ;                                ;
;     -- Input Connections                                    ; 6867                  ; 63                   ; 149                  ; 17                             ;
;     -- Registered Input Connections                         ; 6534                  ; 28                   ; 103                  ; 0                              ;
;     -- Output Connections                                   ; 72                    ; 65                   ; 238                  ; 6721                           ;
;     -- Registered Output Connections                        ; 12                    ; 63                   ; 238                  ; 10                             ;
;                                                             ;                       ;                      ;                      ;                                ;
; Internal Connections                                        ;                       ;                      ;                      ;                                ;
;     -- Total Connections                                    ; 46808                 ; 627                  ; 1063                 ; 6821                           ;
;     -- Registered Connections                               ; 30430                 ; 405                  ; 787                  ; 10                             ;
;                                                             ;                       ;                      ;                      ;                                ;
; External Connections                                        ;                       ;                      ;                      ;                                ;
;     -- Top                                                  ; 94                    ; 61                   ; 212                  ; 6572                           ;
;     -- pzdyqx:nabboc                                        ; 61                    ; 0                    ; 37                   ; 30                             ;
;     -- sld_hub:auto_hub                                     ; 212                   ; 37                   ; 2                    ; 136                            ;
;     -- hard_block:auto_generated_inst                       ; 6572                  ; 30                   ; 136                  ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Partition Interface                                         ;                       ;                      ;                      ;                                ;
;     -- Input Ports                                          ; 69                    ; 11                   ; 87                   ; 27                             ;
;     -- Output Ports                                         ; 58                    ; 4                    ; 104                  ; 27                             ;
;     -- Bidir Ports                                          ; 47                    ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Registered Ports                                            ;                       ;                      ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 2                    ; 3                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 3                    ; 60                   ; 10                             ;
;                                                             ;                       ;                      ;                      ;                                ;
; Port Connectivity                                           ;                       ;                      ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                    ; 3                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                    ; 29                   ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                    ; 68                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 2                    ; 73                   ; 4                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                    ; 73                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                         ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK2_50           ; AA16  ; 4A       ; 56           ; 0            ; 0            ; 4011                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK3_50           ; Y26   ; 5B       ; 89           ; 25           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CLOCK4_50           ; K14   ; 8A       ; 32           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK_50            ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; HPS_ENET_RX_CLK     ; AB27  ; 5B       ; 89           ; 23           ; 20           ; 1475                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; HPS_ENET_RX_DATA[0] ; AE16  ; 4A       ; 52           ; 0            ; 34           ; 0                     ; 2                  ; no     ; yes            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; HPS_ENET_RX_DATA[1] ; AG5   ; 3A       ; 14           ; 0            ; 34           ; 0                     ; 2                  ; no     ; yes            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; HPS_ENET_RX_DATA[2] ; AK2   ; 3B       ; 20           ; 0            ; 34           ; 0                     ; 2                  ; no     ; yes            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; HPS_ENET_RX_DATA[3] ; AK3   ; 3B       ; 20           ; 0            ; 51           ; 0                     ; 2                  ; no     ; yes            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; HPS_ENET_RX_DV      ; AJ2   ; 3A       ; 14           ; 0            ; 17           ; 0                     ; 2                  ; no     ; yes            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; HPS_LCM_SPIM_MISO   ; AG21  ; 4A       ; 54           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; HPS_SPIM_MISO       ; AD26  ; 5A       ; 89           ; 16           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; HPS_UART_RX         ; E3    ; 8A       ; 8            ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; HPS_USB_CLKOUT      ; B12   ; 8A       ; 38           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; HPS_USB_DIR         ; AA25  ; 5A       ; 89           ; 9            ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; HPS_USB_NXT         ; E2    ; 8A       ; 8            ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; IRDA_RXD            ; W20   ; 5A       ; 89           ; 6            ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]              ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]              ; AK4   ; 3B       ; 22           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[2]              ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[3]              ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]               ; AB30  ; 5B       ; 89           ; 21           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[1]               ; Y27   ; 5B       ; 89           ; 25           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[2]               ; AB28  ; 5B       ; 89           ; 21           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[3]               ; AC30  ; 5B       ; 89           ; 25           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[4]               ; W25   ; 5B       ; 89           ; 20           ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[5]               ; V25   ; 5B       ; 89           ; 20           ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[6]               ; AC28  ; 5B       ; 89           ; 20           ; 77           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[7]               ; AD30  ; 5B       ; 89           ; 25           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[8]               ; AC29  ; 5B       ; 89           ; 20           ; 94           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[9]               ; AA30  ; 5B       ; 89           ; 21           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]        ; AK14  ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10]       ; AG12  ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11]       ; AH13  ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12]       ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]        ; AH14  ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]        ; AG15  ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]        ; AE14  ; 3B       ; 24           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]        ; AB15  ; 3B       ; 28           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]        ; AC14  ; 3B       ; 28           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]        ; AD14  ; 3B       ; 24           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]        ; AF15  ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]        ; AH15  ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]        ; AG13  ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[0]          ; AF13  ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[1]          ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CAS_N          ; AF11  ; 3B       ; 18           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CKE            ; AK13  ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CLK            ; AH12  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CS_N           ; AG11  ; 3B       ; 18           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_LDQM           ; AB13  ; 3B       ; 20           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_RAS_N          ; AE13  ; 3B       ; 22           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_UDQM           ; AK12  ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_WE_N           ; AA13  ; 3B       ; 20           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_ENET_GTX_CLK    ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_ENET_MDC        ; AG6   ; 3A       ; 12           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_ENET_TX_DATA[0] ; AC12  ; 3A       ; 16           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_ENET_TX_DATA[1] ; AD12  ; 3A       ; 16           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_ENET_TX_DATA[2] ; AH5   ; 3A       ; 14           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_ENET_TX_DATA[3] ; AG2   ; 3A       ; 16           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_ENET_TX_EN      ; AH3   ; 3A       ; 16           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_FLASH_DCLK      ; AE18  ; 4A       ; 66           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_FLASH_NCSO      ; AF20  ; 4A       ; 70           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_LCM_SPIM_CLK    ; AK23  ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_LCM_SPIM_MOSI   ; AB17  ; 4A       ; 56           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_LCM_SPIM_SS     ; E7    ; 8A       ; 4            ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_SD_CLK          ; AB21  ; 4A       ; 88           ; 0            ; 18           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_SPIM_CLK        ; A5    ; 8A       ; 26           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_SPIM_MOSI       ; C12   ; 8A       ; 36           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_SPIM_SS         ; AJ1   ; 3A       ; 14           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_UART_TX         ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_USB_STP         ; AG26  ; 4A       ; 84           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IRDA_TXD            ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]             ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]             ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]             ; AC23  ; 4A       ; 86           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]             ; AD24  ; 4A       ; 88           ; 0            ; 35           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]             ; AG25  ; 4A       ; 78           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]             ; AF25  ; 4A       ; 86           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]             ; AE24  ; 4A       ; 88           ; 0            ; 52           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]             ; AF24  ; 4A       ; 74           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]             ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]             ; AC22  ; 4A       ; 86           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_DQ[0]        ; AK6   ; 3B       ; 24           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[10]       ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[11]       ; AH9   ; 3B       ; 18           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[12]       ; AH8   ; 3B       ; 32           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[13]       ; AH7   ; 3B       ; 32           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[14]       ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[15]       ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[1]        ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[2]        ; AK7   ; 3B       ; 28           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[3]        ; AK8   ; 3B       ; 28           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[4]        ; AK9   ; 3B       ; 30           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[5]        ; AG10  ; 3B       ; 18           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[6]        ; AK11  ; 3B       ; 34           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[7]        ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[8]        ; AH10  ; 3B       ; 34           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[9]        ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; HPS_ENET_INT_N    ; K8    ; 8A       ; 8            ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_ENET_MDIO     ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_FLASH_DATA[0] ; AJ24  ; 4A       ; 74           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_FLASH_DATA[1] ; AD29  ; 5B       ; 89           ; 23           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_FLASH_DATA[2] ; AG22  ; 4A       ; 66           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_FLASH_DATA[3] ; J10   ; 8A       ; 4            ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_GSENSOR_INT   ; AG18  ; 4A       ; 58           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_I2C1_SCLK     ; AF28  ; 5A       ; 89           ; 13           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_I2C1_SDAT     ; AA19  ; 4A       ; 72           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_I2C2_SCLK     ; AK24  ; 4A       ; 72           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_I2C2_SDAT     ; AH25  ; 4A       ; 78           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_I2C_CONTROL   ; AG20  ; 4A       ; 62           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_KEY           ; Y18   ; 4A       ; 72           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_LCM_BK        ; D10   ; 8A       ; 34           ; 81           ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_LCM_D_C       ; F15   ; 8A       ; 36           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_LCM_RST_N     ; G7    ; 8A       ; 2            ; 81           ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_LED           ; AD25  ; 5A       ; 89           ; 4            ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_LTC_GPIO      ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_SD_CMD        ; AJ22  ; 4A       ; 70           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_SD_DATA[0]    ; AF23  ; 4A       ; 74           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_SD_DATA[1]    ; AF19  ; 4A       ; 62           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_SD_DATA[2]    ; Y21   ; 5A       ; 89           ; 6            ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_SD_DATA[3]    ; G12   ; 8A       ; 10           ; 81           ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_USB_DATA[0]   ; AD7   ; 3A       ; 6            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_USB_DATA[1]   ; AK19  ; 4A       ; 60           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_USB_DATA[2]   ; AH22  ; 4A       ; 66           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_USB_DATA[3]   ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_USB_DATA[4]   ; H13   ; 8A       ; 20           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_USB_DATA[5]   ; B2    ; 8A       ; 16           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_USB_DATA[6]   ; AH27  ; 4A       ; 84           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_USB_DATA[7]   ; E6    ; 8A       ; 4            ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 10 / 32 ( 31 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 47 / 48 ( 98 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 31 / 80 ( 39 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 13 / 32 ( 41 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 13 / 16 ( 81 % ) ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 16 / 80 ( 20 % ) ; 3.3V          ; --           ; 3.3V          ;
+----------+------------------+---------------+--------------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                         ;
+----------+------------+----------------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage         ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A5       ; 489        ; 8A             ; HPS_SPIM_CLK           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A7       ;            ; 8A             ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A12      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A17      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A22      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A26      ; 382        ; 7A             ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 31         ; B0L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 30         ; B0L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCCE_GXBL              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA13     ; 90         ; 3B             ; DRAM_WE_N              ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 122        ; 3B             ; KEY[2]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; KEY[3]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; CLOCK2_50              ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA17     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA19     ; 176        ; 4A             ; HPS_I2C1_SDAT          ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA22     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; LEDR[0]                ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; HPS_USB_DIR            ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; SW[9]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 32         ; B0L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 33         ; B0L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCH_GXBL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; altera_reserved_tdo    ; output ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --             ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; DRAM_LDQM              ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; DRAM_ADDR[4]           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; HPS_LCM_SPIM_MOSI      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; HPS_SD_CLK             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB22     ; 225        ; 5A             ; LEDR[8]                ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; LEDR[1]                ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; HPS_ENET_RX_CLK        ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; SW[2]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; SW[0]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC1      ; 35         ; B0L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ; 34         ; B0L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; altera_reserved_tck    ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; HPS_ENET_TX_DATA[0]    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; DRAM_ADDR[5]           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; LEDR[9]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC23     ; 205        ; 4A             ; LEDR[2]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ;            ; 5A             ; VREFB5AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AC26     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; SW[6]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; SW[8]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; SW[3]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ; 36         ; B0L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 37         ; B0L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; HPS_USB_DATA[0]        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD8      ;            ; 3A             ; VCCIO3A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; HPS_ENET_TX_DATA[1]    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; DRAM_ADDR[6]           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD15     ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD22     ;            ; --             ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; LEDR[3]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD25     ; 213        ; 5A             ; HPS_LED                ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; HPS_SPIM_MISO          ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; HPS_FLASH_DATA[1]      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; SW[7]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ; 39         ; B0L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ; 38         ; B0L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0 ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE10     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; DRAM_RAS_N             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; DRAM_ADDR[3]           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE15     ;            ; 3B             ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; HPS_ENET_RX_DATA[0]    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; HPS_FLASH_DCLK         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE20     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE24     ; 209        ; 4A             ; LEDR[6]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF7      ;            ; 3A             ; VCCIO3A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; DRAM_CAS_N             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; DRAM_BA[0]             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ; 114        ; 3B             ; CLOCK_50               ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; DRAM_ADDR[7]           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF17     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF19     ; 159        ; 4A             ; HPS_SD_DATA[1]         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF20     ; 175        ; 4A             ; HPS_FLASH_NCSO         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; HPS_SD_DATA[0]         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF24     ; 181        ; 4A             ; LEDR[7]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF25     ; 206        ; 4A             ; LEDR[5]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF27     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; HPS_I2C1_SCLK          ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; HPS_UART_TX            ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG2      ; 83         ; 3A             ; HPS_ENET_TX_DATA[3]    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG4      ;            ; 3A             ; VCCIO3A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; HPS_ENET_RX_DATA[1]    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG6      ; 73         ; 3A             ; HPS_ENET_MDC           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG9      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; DRAM_DQ[5]             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 85         ; 3B             ; DRAM_CS_N              ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; DRAM_ADDR[10]          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; DRAM_ADDR[9]           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; DRAM_ADDR[2]           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG18     ; 150        ; 4A             ; HPS_GSENSOR_INT        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG19     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; HPS_I2C_CONTROL        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG21     ; 143        ; 4A             ; HPS_LCM_SPIM_MISO      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; HPS_FLASH_DATA[2]      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG24     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; LEDR[4]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG26     ; 203        ; 4A             ; HPS_USB_STP            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AH1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH3      ; 81         ; 3A             ; HPS_ENET_TX_EN         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH5      ; 76         ; 3A             ; HPS_ENET_TX_DATA[2]    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH6      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; DRAM_DQ[13]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; DRAM_DQ[12]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; DRAM_DQ[11]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH10     ; 118        ; 3B             ; DRAM_DQ[8]             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH11     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; DRAM_CLK               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; DRAM_ADDR[11]          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; DRAM_ADDR[1]           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; DRAM_ADDR[8]           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH21     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; HPS_USB_DATA[2]        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; HPS_I2C2_SDAT          ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH26     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; HPS_USB_DATA[6]        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH28     ; 214        ; 5A             ; HPS_ENET_GTX_CLK       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; HPS_SPIM_SS            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ2      ; 77         ; 3A             ; HPS_ENET_RX_DV         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ3      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; KEY[0]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; DRAM_DQ[15]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; DRAM_DQ[14]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; DRAM_DQ[1]             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; DRAM_DQ[10]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; DRAM_DQ[9]             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; DRAM_DQ[7]             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; DRAM_BA[1]             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; DRAM_ADDR[12]          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; HPS_USB_DATA[3]        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ18     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; HPS_SD_CMD             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ23     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; HPS_FLASH_DATA[0]      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ28     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; HPS_LTC_GPIO           ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; HPS_ENET_RX_DATA[2]    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK3      ; 89         ; 3B             ; HPS_ENET_RX_DATA[3]    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK4      ; 92         ; 3B             ; KEY[1]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK5      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; DRAM_DQ[0]             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; DRAM_DQ[2]             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; DRAM_DQ[3]             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; DRAM_DQ[4]             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; DRAM_DQ[6]             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; DRAM_UDQM              ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; DRAM_CKE               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; DRAM_ADDR[0]           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK15     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; HPS_USB_DATA[1]        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; HPS_LCM_SPIM_CLK       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; HPS_I2C2_SCLK          ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK25     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B2       ; 507        ; 8A             ; HPS_USB_DATA[5]        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B4       ;            ; 8A             ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B9       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B12      ; 464        ; 8A             ; HPS_USB_CLKOUT         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B14      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B19      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B24      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B27      ; 381        ; 7A             ; ^HPS_TDI               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; C1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C11      ;            ; 8A             ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; HPS_SPIM_MOSI          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C16      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C21      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C26      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D8       ;            ; 8A             ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D10      ; 472        ; 8A             ; HPS_LCM_BK             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D18      ;            ; 7C             ; VCCIO7C_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D23      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0              ;        ;              ;                     ; --           ;                 ; no       ; Off          ;
; D28      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E2       ; 525        ; 8A             ; HPS_USB_NXT            ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E3       ; 523        ; 8A             ; HPS_UART_RX            ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E5       ;            ; 8A             ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; HPS_USB_DATA[7]        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E7       ; 531        ; 8A             ; HPS_LCM_SPIM_SS        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E15      ;            ; 7D             ; VCCIO7D_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E20      ;            ; 7B             ; VCCIO7B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS    ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E25      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E30      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F12      ;            ; 8A             ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F15      ; 466        ; 8A             ; HPS_LCM_D_C            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F17      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F22      ;            ; 7A             ; VCCIO7A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; F27      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G1       ;            ;                ; RREF                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; HPS_LCM_RST_N          ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G9       ;            ; 8A             ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G12      ; 518        ; 8A             ; HPS_SD_DATA[3]         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G14      ;            ; 8A             ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G19      ;            ; 7B             ; VCCIO7B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS         ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G29      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ; 0          ; B2L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 1          ; B2L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H9       ;            ; --             ; VCCBAT                 ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H13      ; 498        ; 8A             ; HPS_USB_DATA[4]        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H16      ;            ; 7D             ; VCCIO7D_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H21      ;            ; 7A             ; VCCIO7A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H26      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J1       ; 3          ; B2L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 2          ; B2L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J10      ; 530        ; 8A             ; HPS_FLASH_DATA[3]      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J11      ;            ; --             ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J13      ;            ; 8A             ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J15      ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J20      ;            ; --             ; VCCRSTCLK_HPS          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J28      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ; 4          ; B2L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ; 5          ; B2L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K8       ; 524        ; 8A             ; HPS_ENET_INT_N         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K9       ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K13      ;            ; 8A             ; VCCPD8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; CLOCK4_50              ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K18      ;            ; 7B             ; VCCPD7B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K24      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K30      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ; 7          ; B2L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 6          ; B2L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCCL_GXBL              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L27      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ; 8          ; B2L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ; 9          ; B2L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCCE_GXBL              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M18      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M20      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M24      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M29      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N1       ; 11         ; B2L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 10         ; B2L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCCE_GXBL              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; N17      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N19      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N26      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ; 16         ; B1L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ; 17         ; B1L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCH_GXBL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 13         ; B2L            ; GND                    ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P9       ; 12         ; B2L            ; GND                    ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P23      ;            ; 6B             ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P28      ;            ; 6B             ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R1       ; 19         ; B1L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 18         ; B1L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCCL_GXBL              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R25      ;            ; 6B             ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R30      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ; 20         ; B1L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ; 21         ; B1L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCCE_GXBL              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ; 14         ; B1L            ; GND                    ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T9       ; 15         ; B1L            ; GND                    ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T22      ;            ; 6B             ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T27      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U1       ; 23         ; B1L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 22         ; B1L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCCE_GXBL              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                  ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; altera_reserved_tdi    ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; U9       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U21      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U29      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 24         ; B1L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ; 25         ; B1L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCH_GXBL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; altera_reserved_tms    ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; V10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V17      ; 154        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V18      ; 194        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V19      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V21      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; SW[5]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W1       ; 27         ; B1L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 26         ; B1L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCL_GXBL              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ; 41         ; B0L            ; GND                    ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W8       ; 40         ; B0L            ; GND                    ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W16      ; 136        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W17      ; 152        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W18      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W20      ; 217        ; 5A             ; IRDA_RXD               ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; IRDA_TXD               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W25      ; 244        ; 5B             ; SW[4]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W28      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 28         ; B0L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 29         ; B0L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCCE_GXBL              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; HPS_ENET_MDIO          ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; HPS_KEY                ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y20      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; HPS_SD_DATA[2]         ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y25      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; CLOCK3_50              ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y27      ; 258        ; 5B             ; SW[1]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y30      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------+
; I/O Assignment Warnings                                    ;
+---------------------+--------------------------------------+
; Pin Name            ; Reason                               ;
+---------------------+--------------------------------------+
; HPS_ENET_MDC        ; Missing drive strength and slew rate ;
; HPS_ENET_TX_DATA[0] ; Missing drive strength and slew rate ;
; HPS_ENET_TX_DATA[1] ; Missing drive strength and slew rate ;
; HPS_ENET_TX_DATA[2] ; Missing drive strength and slew rate ;
; HPS_ENET_TX_DATA[3] ; Missing drive strength and slew rate ;
; HPS_ENET_TX_EN      ; Missing drive strength and slew rate ;
; LEDR[0]             ; Missing drive strength and slew rate ;
; LEDR[1]             ; Missing drive strength and slew rate ;
; LEDR[2]             ; Missing drive strength and slew rate ;
; LEDR[3]             ; Missing drive strength and slew rate ;
; LEDR[4]             ; Missing drive strength and slew rate ;
; LEDR[5]             ; Missing drive strength and slew rate ;
; LEDR[6]             ; Missing drive strength and slew rate ;
; LEDR[7]             ; Missing drive strength and slew rate ;
; LEDR[8]             ; Missing drive strength and slew rate ;
; LEDR[9]             ; Missing drive strength and slew rate ;
; DRAM_ADDR[0]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[1]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[2]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[3]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[4]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[5]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[6]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[7]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[8]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[9]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[10]       ; Missing drive strength and slew rate ;
; DRAM_ADDR[11]       ; Missing drive strength and slew rate ;
; DRAM_ADDR[12]       ; Missing drive strength and slew rate ;
; DRAM_BA[0]          ; Missing drive strength and slew rate ;
; DRAM_BA[1]          ; Missing drive strength and slew rate ;
; DRAM_CAS_N          ; Missing drive strength and slew rate ;
; DRAM_CKE            ; Missing drive strength and slew rate ;
; DRAM_CLK            ; Missing drive strength and slew rate ;
; DRAM_CS_N           ; Missing drive strength and slew rate ;
; DRAM_LDQM           ; Missing drive strength and slew rate ;
; DRAM_RAS_N          ; Missing drive strength and slew rate ;
; DRAM_UDQM           ; Missing drive strength and slew rate ;
; DRAM_WE_N           ; Missing drive strength and slew rate ;
; HPS_ENET_GTX_CLK    ; Missing drive strength and slew rate ;
; HPS_FLASH_DCLK      ; Missing drive strength and slew rate ;
; HPS_FLASH_NCSO      ; Missing drive strength and slew rate ;
; HPS_LCM_SPIM_CLK    ; Missing drive strength and slew rate ;
; HPS_LCM_SPIM_MOSI   ; Missing drive strength and slew rate ;
; HPS_LCM_SPIM_SS     ; Missing drive strength and slew rate ;
; HPS_SD_CLK          ; Missing drive strength and slew rate ;
; HPS_SPIM_CLK        ; Missing drive strength and slew rate ;
; HPS_SPIM_MOSI       ; Missing drive strength and slew rate ;
; HPS_SPIM_SS         ; Missing drive strength and slew rate ;
; HPS_UART_TX         ; Missing drive strength and slew rate ;
; HPS_USB_STP         ; Missing drive strength and slew rate ;
; IRDA_TXD            ; Missing drive strength and slew rate ;
; HPS_ENET_MDIO       ; Missing drive strength and slew rate ;
; DRAM_DQ[0]          ; Missing drive strength and slew rate ;
; DRAM_DQ[1]          ; Missing drive strength and slew rate ;
; DRAM_DQ[2]          ; Missing drive strength and slew rate ;
; DRAM_DQ[3]          ; Missing drive strength and slew rate ;
; DRAM_DQ[4]          ; Missing drive strength and slew rate ;
; DRAM_DQ[5]          ; Missing drive strength and slew rate ;
; DRAM_DQ[6]          ; Missing drive strength and slew rate ;
; DRAM_DQ[7]          ; Missing drive strength and slew rate ;
; DRAM_DQ[8]          ; Missing drive strength and slew rate ;
; DRAM_DQ[9]          ; Missing drive strength and slew rate ;
; DRAM_DQ[10]         ; Missing drive strength and slew rate ;
; DRAM_DQ[11]         ; Missing drive strength and slew rate ;
; DRAM_DQ[12]         ; Missing drive strength and slew rate ;
; DRAM_DQ[13]         ; Missing drive strength and slew rate ;
; DRAM_DQ[14]         ; Missing drive strength and slew rate ;
; DRAM_DQ[15]         ; Missing drive strength and slew rate ;
; HPS_ENET_INT_N      ; Missing drive strength and slew rate ;
; HPS_FLASH_DATA[0]   ; Missing drive strength and slew rate ;
; HPS_FLASH_DATA[1]   ; Missing drive strength and slew rate ;
; HPS_FLASH_DATA[2]   ; Missing drive strength and slew rate ;
; HPS_FLASH_DATA[3]   ; Missing drive strength and slew rate ;
; HPS_GSENSOR_INT     ; Missing drive strength and slew rate ;
; HPS_I2C1_SCLK       ; Missing drive strength and slew rate ;
; HPS_I2C1_SDAT       ; Missing drive strength and slew rate ;
; HPS_I2C2_SCLK       ; Missing drive strength and slew rate ;
; HPS_I2C2_SDAT       ; Missing drive strength and slew rate ;
; HPS_I2C_CONTROL     ; Missing drive strength and slew rate ;
; HPS_KEY             ; Missing drive strength and slew rate ;
; HPS_LCM_BK          ; Missing drive strength and slew rate ;
; HPS_LCM_D_C         ; Missing drive strength and slew rate ;
; HPS_LCM_RST_N       ; Missing drive strength and slew rate ;
; HPS_LED             ; Missing drive strength and slew rate ;
; HPS_LTC_GPIO        ; Missing drive strength and slew rate ;
; HPS_SD_CMD          ; Missing drive strength and slew rate ;
; HPS_SD_DATA[0]      ; Missing drive strength and slew rate ;
; HPS_SD_DATA[1]      ; Missing drive strength and slew rate ;
; HPS_SD_DATA[2]      ; Missing drive strength and slew rate ;
; HPS_SD_DATA[3]      ; Missing drive strength and slew rate ;
; HPS_USB_DATA[0]     ; Missing drive strength and slew rate ;
; HPS_USB_DATA[1]     ; Missing drive strength and slew rate ;
; HPS_USB_DATA[2]     ; Missing drive strength and slew rate ;
; HPS_USB_DATA[3]     ; Missing drive strength and slew rate ;
; HPS_USB_DATA[4]     ; Missing drive strength and slew rate ;
; HPS_USB_DATA[5]     ; Missing drive strength and slew rate ;
; HPS_USB_DATA[6]     ; Missing drive strength and slew rate ;
; HPS_USB_DATA[7]     ; Missing drive strength and slew rate ;
; HPS_ENET_MDC        ; Missing location assignment          ;
; HPS_ENET_TX_DATA[0] ; Missing location assignment          ;
; HPS_ENET_TX_DATA[1] ; Missing location assignment          ;
; HPS_ENET_TX_DATA[2] ; Missing location assignment          ;
; HPS_ENET_TX_DATA[3] ; Missing location assignment          ;
; HPS_ENET_TX_EN      ; Missing location assignment          ;
; HPS_ENET_GTX_CLK    ; Missing location assignment          ;
; HPS_FLASH_DCLK      ; Missing location assignment          ;
; HPS_FLASH_NCSO      ; Missing location assignment          ;
; HPS_LCM_SPIM_CLK    ; Missing location assignment          ;
; HPS_LCM_SPIM_MISO   ; Missing location assignment          ;
; HPS_LCM_SPIM_MOSI   ; Missing location assignment          ;
; HPS_LCM_SPIM_SS     ; Missing location assignment          ;
; HPS_SD_CLK          ; Missing location assignment          ;
; HPS_SPIM_CLK        ; Missing location assignment          ;
; HPS_SPIM_MISO       ; Missing location assignment          ;
; HPS_SPIM_MOSI       ; Missing location assignment          ;
; HPS_SPIM_SS         ; Missing location assignment          ;
; HPS_UART_RX         ; Missing location assignment          ;
; HPS_UART_TX         ; Missing location assignment          ;
; HPS_USB_CLKOUT      ; Missing location assignment          ;
; HPS_USB_DIR         ; Missing location assignment          ;
; HPS_USB_NXT         ; Missing location assignment          ;
; HPS_USB_STP         ; Missing location assignment          ;
; HPS_ENET_MDIO       ; Missing location assignment          ;
; HPS_ENET_INT_N      ; Missing location assignment          ;
; HPS_FLASH_DATA[0]   ; Missing location assignment          ;
; HPS_FLASH_DATA[1]   ; Missing location assignment          ;
; HPS_FLASH_DATA[2]   ; Missing location assignment          ;
; HPS_FLASH_DATA[3]   ; Missing location assignment          ;
; HPS_GSENSOR_INT     ; Missing location assignment          ;
; HPS_I2C1_SCLK       ; Missing location assignment          ;
; HPS_I2C1_SDAT       ; Missing location assignment          ;
; HPS_I2C2_SCLK       ; Missing location assignment          ;
; HPS_I2C2_SDAT       ; Missing location assignment          ;
; HPS_I2C_CONTROL     ; Missing location assignment          ;
; HPS_KEY             ; Missing location assignment          ;
; HPS_LCM_BK          ; Missing location assignment          ;
; HPS_LCM_D_C         ; Missing location assignment          ;
; HPS_LCM_RST_N       ; Missing location assignment          ;
; HPS_LED             ; Missing location assignment          ;
; HPS_LTC_GPIO        ; Missing location assignment          ;
; HPS_SD_CMD          ; Missing location assignment          ;
; HPS_SD_DATA[0]      ; Missing location assignment          ;
; HPS_SD_DATA[1]      ; Missing location assignment          ;
; HPS_SD_DATA[2]      ; Missing location assignment          ;
; HPS_SD_DATA[3]      ; Missing location assignment          ;
; HPS_USB_DATA[0]     ; Missing location assignment          ;
; HPS_USB_DATA[1]     ; Missing location assignment          ;
; HPS_USB_DATA[2]     ; Missing location assignment          ;
; HPS_USB_DATA[3]     ; Missing location assignment          ;
; HPS_USB_DATA[4]     ; Missing location assignment          ;
; HPS_USB_DATA[5]     ; Missing location assignment          ;
; HPS_USB_DATA[6]     ; Missing location assignment          ;
; HPS_USB_DATA[7]     ; Missing location assignment          ;
; HPS_ENET_RX_CLK     ; Missing location assignment          ;
; HPS_ENET_RX_DV      ; Missing location assignment          ;
; HPS_ENET_RX_DATA[3] ; Missing location assignment          ;
; HPS_ENET_RX_DATA[2] ; Missing location assignment          ;
; HPS_ENET_RX_DATA[1] ; Missing location assignment          ;
; HPS_ENET_RX_DATA[0] ; Missing location assignment          ;
+---------------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                            ;                            ;
+------------------------------------------------------------------------------------------------------------+----------------------------+
; Wire_Shark:u0|Wire_Shark_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                            ; Integer PLL                ;
;     -- PLL Location                                                                                        ; FRACTIONALPLL_X89_Y1_N0    ;
;     -- PLL Feedback clock type                                                                             ; none                       ;
;     -- PLL Bandwidth                                                                                       ; Auto                       ;
;         -- PLL Bandwidth Range                                                                             ; 1200000 to 600000 Hz       ;
;     -- Reference Clock Frequency                                                                           ; 100.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                          ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                   ; 375.0 MHz                  ;
;     -- PLL Operation Mode                                                                                  ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                   ; 80.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                   ; 213.333333 MHz             ;
;     -- PLL Enable                                                                                          ; On                         ;
;     -- PLL Fractional Division                                                                             ; N/A                        ;
;     -- M Counter                                                                                           ; 15                         ;
;     -- N Counter                                                                                           ; 4                          ;
;     -- PLL Refclk Select                                                                                   ;                            ;
;             -- PLL Refclk Select Location                                                                  ; PLLREFCLKSELECT_X89_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                          ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                          ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                             ; N/A                        ;
;             -- CORECLKIN source                                                                            ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                          ; N/A                        ;
;             -- PLLIQCLKIN source                                                                           ; N/A                        ;
;             -- RXIQCLKIN source                                                                            ; N/A                        ;
;             -- CLKIN(0) source                                                                             ; CLOCK2_50~input            ;
;             -- CLKIN(1) source                                                                             ; N/A                        ;
;             -- CLKIN(2) source                                                                             ; N/A                        ;
;             -- CLKIN(3) source                                                                             ; N/A                        ;
;     -- PLL Output Counter                                                                                  ;                            ;
;         -- Wire_Shark:u0|Wire_Shark_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                      ; 125.0 MHz                  ;
;             -- Output Clock Location                                                                       ; PLLOUTPUTCOUNTER_X89_Y2_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                      ; On                         ;
;             -- Duty Cycle                                                                                  ; 50.0000                    ;
;             -- Phase Shift                                                                                 ; 0.000000 degrees           ;
;             -- C Counter                                                                                   ; 3                          ;
;             -- C Counter PH Mux PRST                                                                       ; 0                          ;
;             -- C Counter PRST                                                                              ; 1                          ;
;                                                                                                            ;                            ;
+------------------------------------------------------------------------------------------------------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                                                                 ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Entity Name                                                                ; Library Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+
; |WireShark                                                                                                                                                                 ; 3232.0 (0.3)         ; 4241.0 (0.3)                     ; 1034.5 (0.0)                                      ; 25.5 (0.0)                       ; 0.0 (0.0)            ; 4909 (1)            ; 6652 (0)                  ; 20 (20)       ; 328040            ; 58    ; 0          ; 130  ; 0            ; |WireShark                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; WireShark                                                                  ; work         ;
;    |Wire_Shark:u0|                                                                                                                                                         ; 3087.1 (0.0)         ; 4073.7 (0.0)                     ; 1012.0 (0.0)                                      ; 25.4 (0.0)                       ; 0.0 (0.0)            ; 4684 (0)            ; 6483 (0)                  ; 0 (0)         ; 328040            ; 58    ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Wire_Shark                                                                 ; Wire_Shark   ;
;       |Wire_Shark_SGDMA_RX:sgdma_rx|                                                                                                                                       ; 293.9 (2.5)          ; 415.5 (2.5)                      ; 124.3 (0.0)                                       ; 2.7 (0.0)                        ; 0.0 (0.0)            ; 364 (6)             ; 763 (3)                   ; 0 (0)         ; 136               ; 3     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Wire_Shark_SGDMA_RX                                                        ; Wire_Shark   ;
;          |Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|                                                                                                         ; 174.6 (0.0)          ; 268.8 (0.0)                      ; 96.8 (0.0)                                        ; 2.6 (0.0)                        ; 0.0 (0.0)            ; 201 (0)             ; 520 (0)                   ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Wire_Shark_SGDMA_RX_chain                                                  ; Wire_Shark   ;
;             |control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|                              ; 85.0 (85.0)          ; 115.7 (115.7)                    ; 33.1 (33.1)                                       ; 2.5 (2.5)                        ; 0.0 (0.0)            ; 109 (109)           ; 185 (185)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX                                                                                                                                                                                                                                                                                                                         ; control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX              ; Wire_Shark   ;
;             |descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|                                        ; 73.9 (59.9)          ; 136.5 (116.5)                    ; 62.6 (56.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 80 (54)             ; 288 (254)                 ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX                                                                                                                                                                                                                                                                                                                                   ; descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX                   ; Wire_Shark   ;
;                |altshift_taps:desc_assembler_rtl_0|                                                                                                                        ; 6.2 (0.0)            ; 6.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 7 (0)                     ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|altshift_taps:desc_assembler_rtl_0                                                                                                                                                                                                                                                                                                ; altshift_taps                                                              ; work         ;
;                   |shift_taps_0tv:auto_generated|                                                                                                                          ; 6.2 (2.7)            ; 6.2 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (5)              ; 7 (3)                     ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|altshift_taps:desc_assembler_rtl_0|shift_taps_0tv:auto_generated                                                                                                                                                                                                                                                                  ; shift_taps_0tv                                                             ; work         ;
;                      |altsyncram_lcc1:altsyncram4|                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|altshift_taps:desc_assembler_rtl_0|shift_taps_0tv:auto_generated|altsyncram_lcc1:altsyncram4                                                                                                                                                                                                                                      ; altsyncram_lcc1                                                            ; work         ;
;                      |cntr_d1h:cntr5|                                                                                                                                      ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|altshift_taps:desc_assembler_rtl_0|shift_taps_0tv:auto_generated|cntr_d1h:cntr5                                                                                                                                                                                                                                                   ; cntr_d1h                                                                   ; work         ;
;                      |cntr_phf:cntr1|                                                                                                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|altshift_taps:desc_assembler_rtl_0|shift_taps_0tv:auto_generated|cntr_phf:cntr1                                                                                                                                                                                                                                                   ; cntr_phf                                                                   ; work         ;
;                |descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo| ; 7.8 (0.0)            ; 13.9 (0.0)                       ; 6.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 27 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo                                                                                                                                                                         ; descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo ; Wire_Shark   ;
;                   |scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|                                                      ; 7.8 (0.0)            ; 13.9 (0.0)                       ; 6.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 27 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo                                                                       ; scfifo                                                                     ; work         ;
;                      |a_fffifo:subfifo|                                                                                                                                    ; 7.8 (0.7)            ; 13.9 (0.7)                       ; 6.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (3)              ; 27 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo                                                      ; a_fffifo                                                                   ; work         ;
;                         |a_fefifo:fifo_state|                                                                                                                              ; 2.1 (2.1)            ; 2.1 (2.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|a_fefifo:fifo_state                                  ; a_fefifo                                                                   ; work         ;
;                         |lpm_counter:rd_ptr|                                                                                                                               ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_counter:rd_ptr                                   ; lpm_counter                                                                ; work         ;
;                            |cntr_i3f:auto_generated|                                                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_i3f:auto_generated           ; cntr_i3f                                                                   ; work         ;
;                         |lpm_ff:last_data_node[0]|                                                                                                                         ; 0.0 (0.0)            ; 3.3 (3.3)                        ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:last_data_node[0]                             ; lpm_ff                                                                     ; work         ;
;                         |lpm_ff:last_data_node[1]|                                                                                                                         ; 0.0 (0.0)            ; 3.5 (3.5)                        ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]                             ; lpm_ff                                                                     ; work         ;
;                         |lpm_ff:output_buffer|                                                                                                                             ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:output_buffer                                 ; lpm_ff                                                                     ; work         ;
;                         |lpm_mux:last_row_data_out_mux|                                                                                                                    ; 1.9 (0.0)            ; 1.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux                        ; lpm_mux                                                                    ; work         ;
;                            |mux_vjc:auto_generated|                                                                                                                        ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_vjc:auto_generated ; mux_vjc                                                                    ; work         ;
;             |descriptor_write_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_write_which_resides_within_Wire_Shark_SGDMA_RX|                                      ; 15.8 (15.8)          ; 16.7 (16.7)                      ; 1.1 (1.1)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 12 (12)             ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_write_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_write_which_resides_within_Wire_Shark_SGDMA_RX                                                                                                                                                                                                                                                                                                                                 ; descriptor_write_which_resides_within_Wire_Shark_SGDMA_RX                  ; Wire_Shark   ;
;          |Wire_Shark_SGDMA_RX_command_fifo:the_Wire_Shark_SGDMA_RX_command_fifo|                                                                                           ; 5.3 (0.0)            ; 5.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 8 (0)                     ; 0 (0)         ; 56                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_command_fifo:the_Wire_Shark_SGDMA_RX_command_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Wire_Shark_SGDMA_RX_command_fifo                                           ; Wire_Shark   ;
;             |scfifo:Wire_Shark_SGDMA_RX_command_fifo_command_fifo|                                                                                                         ; 5.3 (0.0)            ; 5.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 8 (0)                     ; 0 (0)         ; 56                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_command_fifo:the_Wire_Shark_SGDMA_RX_command_fifo|scfifo:Wire_Shark_SGDMA_RX_command_fifo_command_fifo                                                                                                                                                                                                                                                                                                                                                                                      ; scfifo                                                                     ; work         ;
;                |scfifo_mc91:auto_generated|                                                                                                                                ; 5.3 (0.0)            ; 5.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 8 (0)                     ; 0 (0)         ; 56                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_command_fifo:the_Wire_Shark_SGDMA_RX_command_fifo|scfifo:Wire_Shark_SGDMA_RX_command_fifo_command_fifo|scfifo_mc91:auto_generated                                                                                                                                                                                                                                                                                                                                                           ; scfifo_mc91                                                                ; work         ;
;                   |a_dpfifo_ti91:dpfifo|                                                                                                                                   ; 5.3 (4.3)            ; 5.5 (4.3)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (9)              ; 8 (6)                     ; 0 (0)         ; 56                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_command_fifo:the_Wire_Shark_SGDMA_RX_command_fifo|scfifo:Wire_Shark_SGDMA_RX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo                                                                                                                                                                                                                                                                                                                                      ; a_dpfifo_ti91                                                              ; work         ;
;                      |altsyncram_dgn1:FIFOram|                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 56                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_command_fifo:the_Wire_Shark_SGDMA_RX_command_fifo|scfifo:Wire_Shark_SGDMA_RX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|altsyncram_dgn1:FIFOram                                                                                                                                                                                                                                                                                                              ; altsyncram_dgn1                                                            ; work         ;
;                      |cntr_egb:wr_ptr|                                                                                                                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_command_fifo:the_Wire_Shark_SGDMA_RX_command_fifo|scfifo:Wire_Shark_SGDMA_RX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|cntr_egb:wr_ptr                                                                                                                                                                                                                                                                                                                      ; cntr_egb                                                                   ; work         ;
;                      |cntr_qg7:usedw_counter|                                                                                                                              ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_command_fifo:the_Wire_Shark_SGDMA_RX_command_fifo|scfifo:Wire_Shark_SGDMA_RX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|cntr_qg7:usedw_counter                                                                                                                                                                                                                                                                                                               ; cntr_qg7                                                                   ; work         ;
;          |Wire_Shark_SGDMA_RX_command_grabber:the_Wire_Shark_SGDMA_RX_command_grabber|                                                                                     ; 2.8 (2.8)            ; 11.3 (11.3)                      ; 8.5 (8.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_command_grabber:the_Wire_Shark_SGDMA_RX_command_grabber                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Wire_Shark_SGDMA_RX_command_grabber                                        ; Wire_Shark   ;
;          |Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo|                                                                                 ; 13.1 (0.0)           ; 15.5 (0.0)                       ; 2.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 35 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Wire_Shark_SGDMA_RX_desc_address_fifo                                      ; Wire_Shark   ;
;             |scfifo:Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|                                                                                               ; 13.1 (0.0)           ; 15.5 (0.0)                       ; 2.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 35 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo                                                                                                                                                                                                                                                                                                                                                                  ; scfifo                                                                     ; work         ;
;                |a_fffifo:subfifo|                                                                                                                                          ; 13.1 (1.2)           ; 15.5 (1.2)                       ; 2.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (3)               ; 35 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo                                                                                                                                                                                                                                                                                                                                                 ; a_fffifo                                                                   ; work         ;
;                   |a_fefifo:fifo_state|                                                                                                                                    ; 2.4 (2.4)            ; 2.7 (2.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|a_fefifo:fifo_state                                                                                                                                                                                                                                                                                                                             ; a_fefifo                                                                   ; work         ;
;                   |lpm_counter:rd_ptr|                                                                                                                                     ; 0.5 (0.0)            ; 0.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr                                                                                                                                                                                                                                                                                                                              ; lpm_counter                                                                ; work         ;
;                      |cntr_i3f:auto_generated|                                                                                                                             ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_i3f:auto_generated                                                                                                                                                                                                                                                                                                      ; cntr_i3f                                                                   ; work         ;
;                   |lpm_ff:last_data_node[0]|                                                                                                                               ; 2.0 (2.0)            ; 3.0 (3.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[0]                                                                                                                                                                                                                                                                                                                        ; lpm_ff                                                                     ; work         ;
;                   |lpm_ff:last_data_node[1]|                                                                                                                               ; 2.0 (2.0)            ; 3.0 (3.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]                                                                                                                                                                                                                                                                                                                        ; lpm_ff                                                                     ; work         ;
;                   |lpm_ff:output_buffer|                                                                                                                                   ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:output_buffer                                                                                                                                                                                                                                                                                                                            ; lpm_ff                                                                     ; work         ;
;          |Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|                                                                                                     ; 89.8 (66.6)          ; 106.4 (78.5)                     ; 16.6 (11.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (81)            ; 158 (155)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Wire_Shark_SGDMA_RX_m_write                                                ; Wire_Shark   ;
;             |byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX:the_byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX|                                          ; 23.3 (0.0)           ; 27.9 (0.0)                       ; 4.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (0)              ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX:the_byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX                                                                                                                                                                                                                                                                                                                                 ; byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX                    ; Wire_Shark   ;
;                |sixty_four_bit_byteenable_FSM_which_resides_within_Wire_Shark_SGDMA_RX:the_sixty_four_bit_byteenable_FSM|                                                  ; 23.3 (9.2)           ; 27.9 (10.4)                      ; 4.7 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (17)             ; 3 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX:the_byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX|sixty_four_bit_byteenable_FSM_which_resides_within_Wire_Shark_SGDMA_RX:the_sixty_four_bit_byteenable_FSM                                                                                                                                                                                                                        ; sixty_four_bit_byteenable_FSM_which_resides_within_Wire_Shark_SGDMA_RX     ; Wire_Shark   ;
;                   |thirty_two_bit_byteenable_FSM_which_resides_within_Wire_Shark_SGDMA_RX:lower_thirty_two_bit_byteenable_FSM|                                             ; 9.5 (9.5)            ; 13.7 (13.7)                      ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX:the_byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX|sixty_four_bit_byteenable_FSM_which_resides_within_Wire_Shark_SGDMA_RX:the_sixty_four_bit_byteenable_FSM|thirty_two_bit_byteenable_FSM_which_resides_within_Wire_Shark_SGDMA_RX:lower_thirty_two_bit_byteenable_FSM                                                                                                             ; thirty_two_bit_byteenable_FSM_which_resides_within_Wire_Shark_SGDMA_RX     ; Wire_Shark   ;
;                   |thirty_two_bit_byteenable_FSM_which_resides_within_Wire_Shark_SGDMA_RX:upper_thirty_two_bit_byteenable_FSM|                                             ; 3.8 (3.5)            ; 3.8 (3.8)                        ; 0.0 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (7)              ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX:the_byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX|sixty_four_bit_byteenable_FSM_which_resides_within_Wire_Shark_SGDMA_RX:the_sixty_four_bit_byteenable_FSM|thirty_two_bit_byteenable_FSM_which_resides_within_Wire_Shark_SGDMA_RX:upper_thirty_two_bit_byteenable_FSM                                                                                                             ; thirty_two_bit_byteenable_FSM_which_resides_within_Wire_Shark_SGDMA_RX     ; Wire_Shark   ;
;                      |sixteen_bit_byteenable_FSM_which_resides_within_Wire_Shark_SGDMA_RX:lower_sixteen_bit_byteenable_FSM|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX:the_byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX|sixty_four_bit_byteenable_FSM_which_resides_within_Wire_Shark_SGDMA_RX:the_sixty_four_bit_byteenable_FSM|thirty_two_bit_byteenable_FSM_which_resides_within_Wire_Shark_SGDMA_RX:upper_thirty_two_bit_byteenable_FSM|sixteen_bit_byteenable_FSM_which_resides_within_Wire_Shark_SGDMA_RX:lower_sixteen_bit_byteenable_FSM        ; sixteen_bit_byteenable_FSM_which_resides_within_Wire_Shark_SGDMA_RX        ; Wire_Shark   ;
;                      |sixteen_bit_byteenable_FSM_which_resides_within_Wire_Shark_SGDMA_RX:upper_sixteen_bit_byteenable_FSM|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX:the_byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX|sixty_four_bit_byteenable_FSM_which_resides_within_Wire_Shark_SGDMA_RX:the_sixty_four_bit_byteenable_FSM|thirty_two_bit_byteenable_FSM_which_resides_within_Wire_Shark_SGDMA_RX:upper_thirty_two_bit_byteenable_FSM|sixteen_bit_byteenable_FSM_which_resides_within_Wire_Shark_SGDMA_RX:upper_sixteen_bit_byteenable_FSM        ; sixteen_bit_byteenable_FSM_which_resides_within_Wire_Shark_SGDMA_RX        ; Wire_Shark   ;
;          |Wire_Shark_SGDMA_RX_status_token_fifo:the_Wire_Shark_SGDMA_RX_status_token_fifo|                                                                                 ; 5.2 (0.0)            ; 5.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 8 (0)                     ; 0 (0)         ; 48                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_status_token_fifo:the_Wire_Shark_SGDMA_RX_status_token_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Wire_Shark_SGDMA_RX_status_token_fifo                                      ; Wire_Shark   ;
;             |scfifo:Wire_Shark_SGDMA_RX_status_token_fifo_status_token_fifo|                                                                                               ; 5.2 (0.0)            ; 5.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 8 (0)                     ; 0 (0)         ; 48                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_status_token_fifo:the_Wire_Shark_SGDMA_RX_status_token_fifo|scfifo:Wire_Shark_SGDMA_RX_status_token_fifo_status_token_fifo                                                                                                                                                                                                                                                                                                                                                                  ; scfifo                                                                     ; work         ;
;                |scfifo_7b91:auto_generated|                                                                                                                                ; 5.2 (0.0)            ; 5.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 8 (0)                     ; 0 (0)         ; 48                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_status_token_fifo:the_Wire_Shark_SGDMA_RX_status_token_fifo|scfifo:Wire_Shark_SGDMA_RX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated                                                                                                                                                                                                                                                                                                                                       ; scfifo_7b91                                                                ; work         ;
;                   |a_dpfifo_eh91:dpfifo|                                                                                                                                   ; 5.2 (4.2)            ; 5.5 (4.3)                        ; 0.3 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (9)              ; 8 (6)                     ; 0 (0)         ; 48                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_status_token_fifo:the_Wire_Shark_SGDMA_RX_status_token_fifo|scfifo:Wire_Shark_SGDMA_RX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo                                                                                                                                                                                                                                                                                                                  ; a_dpfifo_eh91                                                              ; work         ;
;                      |altsyncram_fdn1:FIFOram|                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 48                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_status_token_fifo:the_Wire_Shark_SGDMA_RX_status_token_fifo|scfifo:Wire_Shark_SGDMA_RX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo|altsyncram_fdn1:FIFOram                                                                                                                                                                                                                                                                                          ; altsyncram_fdn1                                                            ; work         ;
;                      |cntr_egb:wr_ptr|                                                                                                                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_status_token_fifo:the_Wire_Shark_SGDMA_RX_status_token_fifo|scfifo:Wire_Shark_SGDMA_RX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo|cntr_egb:wr_ptr                                                                                                                                                                                                                                                                                                  ; cntr_egb                                                                   ; work         ;
;                      |cntr_qg7:usedw_counter|                                                                                                                              ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_status_token_fifo:the_Wire_Shark_SGDMA_RX_status_token_fifo|scfifo:Wire_Shark_SGDMA_RX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo|cntr_qg7:usedw_counter                                                                                                                                                                                                                                                                                           ; cntr_qg7                                                                   ; work         ;
;       |Wire_Shark_SGDMA_TX:sgdma_tx|                                                                                                                                       ; 336.1 (3.2)          ; 417.9 (3.3)                      ; 88.2 (0.3)                                        ; 6.5 (0.2)                        ; 0.0 (0.0)            ; 481 (7)             ; 710 (3)                   ; 0 (0)         ; 208               ; 5     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Wire_Shark_SGDMA_TX                                                        ; Wire_Shark   ;
;          |Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|                                                                                                         ; 187.5 (0.0)          ; 243.7 (0.0)                      ; 59.8 (0.0)                                        ; 3.5 (0.0)                        ; 0.0 (0.0)            ; 224 (0)             ; 488 (0)                   ; 0 (0)         ; 100               ; 3     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Wire_Shark_SGDMA_TX_chain                                                  ; Wire_Shark   ;
;             |control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|                              ; 81.0 (81.0)          ; 104.6 (104.6)                    ; 26.6 (26.6)                                       ; 3.0 (3.0)                        ; 0.0 (0.0)            ; 109 (109)           ; 182 (182)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX                                                                                                                                                                                                                                                                                                                         ; control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX              ; Wire_Shark   ;
;             |descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|                                        ; 90.1 (65.1)          ; 122.4 (89.4)                     ; 32.8 (24.8)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 103 (53)            ; 261 (213)                 ; 0 (0)         ; 100               ; 3     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX                                                                                                                                                                                                                                                                                                                                   ; descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX                   ; Wire_Shark   ;
;                |altshift_taps:desc_assembler_rtl_0|                                                                                                                        ; 6.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 7 (0)                     ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_0                                                                                                                                                                                                                                                                                                ; altshift_taps                                                              ; work         ;
;                   |shift_taps_vsv:auto_generated|                                                                                                                          ; 6.0 (2.5)            ; 6.0 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (5)              ; 7 (3)                     ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_0|shift_taps_vsv:auto_generated                                                                                                                                                                                                                                                                  ; shift_taps_vsv                                                             ; work         ;
;                      |altsyncram_jfc1:altsyncram4|                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_0|shift_taps_vsv:auto_generated|altsyncram_jfc1:altsyncram4                                                                                                                                                                                                                                      ; altsyncram_jfc1                                                            ; work         ;
;                      |cntr_d1h:cntr5|                                                                                                                                      ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_0|shift_taps_vsv:auto_generated|cntr_d1h:cntr5                                                                                                                                                                                                                                                   ; cntr_d1h                                                                   ; work         ;
;                      |cntr_phf:cntr1|                                                                                                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_0|shift_taps_vsv:auto_generated|cntr_phf:cntr1                                                                                                                                                                                                                                                   ; cntr_phf                                                                   ; work         ;
;                |altshift_taps:desc_assembler_rtl_1|                                                                                                                        ; 6.0 (0.0)            ; 6.2 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 6 (0)                     ; 0 (0)         ; 24                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_1                                                                                                                                                                                                                                                                                                ; altshift_taps                                                              ; work         ;
;                   |shift_taps_usv:auto_generated|                                                                                                                          ; 6.0 (1.4)            ; 6.2 (2.0)                        ; 0.2 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (3)              ; 6 (3)                     ; 0 (0)         ; 24                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_1|shift_taps_usv:auto_generated                                                                                                                                                                                                                                                                  ; shift_taps_usv                                                             ; work         ;
;                      |altsyncram_hfc1:altsyncram4|                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_1|shift_taps_usv:auto_generated|altsyncram_hfc1:altsyncram4                                                                                                                                                                                                                                      ; altsyncram_hfc1                                                            ; work         ;
;                      |cntr_b1h:cntr5|                                                                                                                                      ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_1|shift_taps_usv:auto_generated|cntr_b1h:cntr5                                                                                                                                                                                                                                                   ; cntr_b1h                                                                   ; work         ;
;                      |cntr_ohf:cntr1|                                                                                                                                      ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_1|shift_taps_usv:auto_generated|cntr_ohf:cntr1                                                                                                                                                                                                                                                   ; cntr_ohf                                                                   ; work         ;
;                |altshift_taps:desc_assembler_rtl_2|                                                                                                                        ; 6.0 (0.0)            ; 6.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 8 (0)                     ; 0 (0)         ; 44                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_2                                                                                                                                                                                                                                                                                                ; altshift_taps                                                              ; work         ;
;                   |shift_taps_auv:auto_generated|                                                                                                                          ; 6.0 (2.7)            ; 6.3 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (5)              ; 8 (3)                     ; 0 (0)         ; 44                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_2|shift_taps_auv:auto_generated                                                                                                                                                                                                                                                                  ; shift_taps_auv                                                             ; work         ;
;                      |altsyncram_dfc1:altsyncram4|                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 44                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_2|shift_taps_auv:auto_generated|altsyncram_dfc1:altsyncram4                                                                                                                                                                                                                                      ; altsyncram_dfc1                                                            ; work         ;
;                      |cntr_d1h:cntr5|                                                                                                                                      ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_2|shift_taps_auv:auto_generated|cntr_d1h:cntr5                                                                                                                                                                                                                                                   ; cntr_d1h                                                                   ; work         ;
;                      |cntr_phf:cntr1|                                                                                                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_2|shift_taps_auv:auto_generated|cntr_phf:cntr1                                                                                                                                                                                                                                                   ; cntr_phf                                                                   ; work         ;
;                |descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo| ; 6.8 (0.0)            ; 14.5 (0.0)                       ; 7.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 27 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo                                                                                                                                                                         ; descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo ; Wire_Shark   ;
;                   |scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|                                                      ; 6.8 (0.0)            ; 14.5 (0.0)                       ; 7.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 27 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo                                                                       ; scfifo                                                                     ; work         ;
;                      |a_fffifo:subfifo|                                                                                                                                    ; 6.8 (0.7)            ; 14.5 (1.2)                       ; 7.7 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (3)              ; 27 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo                                                      ; a_fffifo                                                                   ; work         ;
;                         |a_fefifo:fifo_state|                                                                                                                              ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|a_fefifo:fifo_state                                  ; a_fefifo                                                                   ; work         ;
;                         |lpm_counter:rd_ptr|                                                                                                                               ; 0.5 (0.0)            ; 0.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_counter:rd_ptr                                   ; lpm_counter                                                                ; work         ;
;                            |cntr_i3f:auto_generated|                                                                                                                       ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_i3f:auto_generated           ; cntr_i3f                                                                   ; work         ;
;                         |lpm_ff:last_data_node[0]|                                                                                                                         ; 0.0 (0.0)            ; 3.3 (3.3)                        ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:last_data_node[0]                             ; lpm_ff                                                                     ; work         ;
;                         |lpm_ff:last_data_node[1]|                                                                                                                         ; 0.0 (0.0)            ; 3.7 (3.7)                        ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]                             ; lpm_ff                                                                     ; work         ;
;                         |lpm_ff:output_buffer|                                                                                                                             ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:output_buffer                                 ; lpm_ff                                                                     ; work         ;
;                         |lpm_mux:last_row_data_out_mux|                                                                                                                    ; 1.8 (0.0)            ; 1.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux                        ; lpm_mux                                                                    ; work         ;
;                            |mux_vjc:auto_generated|                                                                                                                        ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_vjc:auto_generated ; mux_vjc                                                                    ; work         ;
;             |descriptor_write_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_write_which_resides_within_Wire_Shark_SGDMA_TX|                                      ; 16.3 (16.3)          ; 16.7 (16.7)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_write_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_write_which_resides_within_Wire_Shark_SGDMA_TX                                                                                                                                                                                                                                                                                                                                 ; descriptor_write_which_resides_within_Wire_Shark_SGDMA_TX                  ; Wire_Shark   ;
;          |Wire_Shark_SGDMA_TX_command_fifo:the_Wire_Shark_SGDMA_TX_command_fifo|                                                                                           ; 5.3 (0.0)            ; 5.8 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 8 (0)                     ; 0 (0)         ; 60                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_command_fifo:the_Wire_Shark_SGDMA_TX_command_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Wire_Shark_SGDMA_TX_command_fifo                                           ; Wire_Shark   ;
;             |scfifo:Wire_Shark_SGDMA_TX_command_fifo_command_fifo|                                                                                                         ; 5.3 (0.0)            ; 5.8 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 8 (0)                     ; 0 (0)         ; 60                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_command_fifo:the_Wire_Shark_SGDMA_TX_command_fifo|scfifo:Wire_Shark_SGDMA_TX_command_fifo_command_fifo                                                                                                                                                                                                                                                                                                                                                                                      ; scfifo                                                                     ; work         ;
;                |scfifo_mc91:auto_generated|                                                                                                                                ; 5.3 (0.0)            ; 5.8 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 8 (0)                     ; 0 (0)         ; 60                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_command_fifo:the_Wire_Shark_SGDMA_TX_command_fifo|scfifo:Wire_Shark_SGDMA_TX_command_fifo_command_fifo|scfifo_mc91:auto_generated                                                                                                                                                                                                                                                                                                                                                           ; scfifo_mc91                                                                ; work         ;
;                   |a_dpfifo_ti91:dpfifo|                                                                                                                                   ; 5.3 (4.2)            ; 5.8 (4.8)                        ; 0.4 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (9)              ; 8 (6)                     ; 0 (0)         ; 60                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_command_fifo:the_Wire_Shark_SGDMA_TX_command_fifo|scfifo:Wire_Shark_SGDMA_TX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo                                                                                                                                                                                                                                                                                                                                      ; a_dpfifo_ti91                                                              ; work         ;
;                      |altsyncram_dgn1:FIFOram|                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 60                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_command_fifo:the_Wire_Shark_SGDMA_TX_command_fifo|scfifo:Wire_Shark_SGDMA_TX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|altsyncram_dgn1:FIFOram                                                                                                                                                                                                                                                                                                              ; altsyncram_dgn1                                                            ; work         ;
;                      |cntr_egb:wr_ptr|                                                                                                                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_command_fifo:the_Wire_Shark_SGDMA_TX_command_fifo|scfifo:Wire_Shark_SGDMA_TX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|cntr_egb:wr_ptr                                                                                                                                                                                                                                                                                                                      ; cntr_egb                                                                   ; work         ;
;                      |cntr_qg7:usedw_counter|                                                                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_command_fifo:the_Wire_Shark_SGDMA_TX_command_fifo|scfifo:Wire_Shark_SGDMA_TX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|cntr_qg7:usedw_counter                                                                                                                                                                                                                                                                                                               ; cntr_qg7                                                                   ; work         ;
;          |Wire_Shark_SGDMA_TX_command_grabber:the_Wire_Shark_SGDMA_TX_command_grabber|                                                                                     ; 4.8 (4.8)            ; 13.2 (13.2)                      ; 8.6 (8.6)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 2 (2)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_command_grabber:the_Wire_Shark_SGDMA_TX_command_grabber                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Wire_Shark_SGDMA_TX_command_grabber                                        ; Wire_Shark   ;
;          |Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|                                                                                 ; 8.8 (0.0)            ; 19.5 (0.0)                       ; 10.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Wire_Shark_SGDMA_TX_desc_address_fifo                                      ; Wire_Shark   ;
;             |scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|                                                                                               ; 8.8 (0.0)            ; 19.5 (0.0)                       ; 10.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo                                                                                                                                                                                                                                                                                                                                                                  ; scfifo                                                                     ; work         ;
;                |a_fffifo:subfifo|                                                                                                                                          ; 8.8 (1.3)            ; 19.5 (1.3)                       ; 10.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (3)               ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo                                                                                                                                                                                                                                                                                                                                                 ; a_fffifo                                                                   ; work         ;
;                   |a_fefifo:fifo_state|                                                                                                                                    ; 2.0 (2.0)            ; 3.0 (3.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|a_fefifo:fifo_state                                                                                                                                                                                                                                                                                                                             ; a_fefifo                                                                   ; work         ;
;                   |lpm_counter:rd_ptr|                                                                                                                                     ; 0.5 (0.0)            ; 0.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr                                                                                                                                                                                                                                                                                                                              ; lpm_counter                                                                ; work         ;
;                      |cntr_i3f:auto_generated|                                                                                                                             ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_i3f:auto_generated                                                                                                                                                                                                                                                                                                      ; cntr_i3f                                                                   ; work         ;
;                   |lpm_ff:last_data_node[0]|                                                                                                                               ; 0.0 (0.0)            ; 4.6 (4.6)                        ; 4.6 (4.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[0]                                                                                                                                                                                                                                                                                                                        ; lpm_ff                                                                     ; work         ;
;                   |lpm_ff:last_data_node[1]|                                                                                                                               ; 0.0 (0.0)            ; 4.9 (4.9)                        ; 4.9 (4.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]                                                                                                                                                                                                                                                                                                                        ; lpm_ff                                                                     ; work         ;
;                   |lpm_ff:output_buffer|                                                                                                                                   ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:output_buffer                                                                                                                                                                                                                                                                                                                            ; lpm_ff                                                                     ; work         ;
;          |Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|                                                                                                       ; 114.3 (114.3)        ; 118.7 (118.7)                    ; 6.9 (6.9)                                         ; 2.5 (2.5)                        ; 0.0 (0.0)            ; 205 (205)           ; 122 (122)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Wire_Shark_SGDMA_TX_m_read                                                 ; Wire_Shark   ;
;          |Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|                                                                                               ; 7.2 (0.7)            ; 8.5 (0.8)                        ; 1.3 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (1)              ; 11 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Wire_Shark_SGDMA_TX_m_readfifo                                             ; Wire_Shark   ;
;             |Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|                                                                      ; 6.5 (0.0)            ; 7.7 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo                                                                                                                                                                                                                                                                                                                                                       ; Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo                                  ; Wire_Shark   ;
;                |scfifo:Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|                                                                                               ; 6.5 (0.0)            ; 7.7 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|scfifo:Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo                                                                                                                                                                                                                                                                                           ; scfifo                                                                     ; work         ;
;                   |scfifo_7v91:auto_generated|                                                                                                                             ; 6.5 (0.0)            ; 7.7 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|scfifo:Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|scfifo_7v91:auto_generated                                                                                                                                                                                                                                                                ; scfifo_7v91                                                                ; work         ;
;                      |a_dpfifo_e5a1:dpfifo|                                                                                                                                ; 6.5 (4.0)            ; 7.7 (5.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (8)              ; 10 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|scfifo:Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|scfifo_7v91:auto_generated|a_dpfifo_e5a1:dpfifo                                                                                                                                                                                                                                           ; a_dpfifo_e5a1                                                              ; work         ;
;                         |cntr_ug7:usedw_counter|                                                                                                                           ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|scfifo:Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|scfifo_7v91:auto_generated|a_dpfifo_e5a1:dpfifo|cntr_ug7:usedw_counter                                                                                                                                                                                                                    ; cntr_ug7                                                                   ; work         ;
;          |Wire_Shark_SGDMA_TX_status_token_fifo:the_Wire_Shark_SGDMA_TX_status_token_fifo|                                                                                 ; 5.0 (0.0)            ; 5.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 9 (0)                     ; 0 (0)         ; 48                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_status_token_fifo:the_Wire_Shark_SGDMA_TX_status_token_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Wire_Shark_SGDMA_TX_status_token_fifo                                      ; Wire_Shark   ;
;             |scfifo:Wire_Shark_SGDMA_TX_status_token_fifo_status_token_fifo|                                                                                               ; 5.0 (0.0)            ; 5.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 9 (0)                     ; 0 (0)         ; 48                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_status_token_fifo:the_Wire_Shark_SGDMA_TX_status_token_fifo|scfifo:Wire_Shark_SGDMA_TX_status_token_fifo_status_token_fifo                                                                                                                                                                                                                                                                                                                                                                  ; scfifo                                                                     ; work         ;
;                |scfifo_7b91:auto_generated|                                                                                                                                ; 5.0 (0.0)            ; 5.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 9 (0)                     ; 0 (0)         ; 48                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_status_token_fifo:the_Wire_Shark_SGDMA_TX_status_token_fifo|scfifo:Wire_Shark_SGDMA_TX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated                                                                                                                                                                                                                                                                                                                                       ; scfifo_7b91                                                                ; work         ;
;                   |a_dpfifo_eh91:dpfifo|                                                                                                                                   ; 5.0 (4.0)            ; 5.3 (4.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (9)              ; 9 (7)                     ; 0 (0)         ; 48                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_status_token_fifo:the_Wire_Shark_SGDMA_TX_status_token_fifo|scfifo:Wire_Shark_SGDMA_TX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo                                                                                                                                                                                                                                                                                                                  ; a_dpfifo_eh91                                                              ; work         ;
;                      |altsyncram_fdn1:FIFOram|                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 48                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_status_token_fifo:the_Wire_Shark_SGDMA_TX_status_token_fifo|scfifo:Wire_Shark_SGDMA_TX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo|altsyncram_fdn1:FIFOram                                                                                                                                                                                                                                                                                          ; altsyncram_fdn1                                                            ; work         ;
;                      |cntr_egb:wr_ptr|                                                                                                                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_status_token_fifo:the_Wire_Shark_SGDMA_TX_status_token_fifo|scfifo:Wire_Shark_SGDMA_TX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo|cntr_egb:wr_ptr                                                                                                                                                                                                                                                                                                  ; cntr_egb                                                                   ; work         ;
;                      |cntr_qg7:usedw_counter|                                                                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_status_token_fifo:the_Wire_Shark_SGDMA_TX_status_token_fifo|scfifo:Wire_Shark_SGDMA_TX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo|cntr_qg7:usedw_counter                                                                                                                                                                                                                                                                                           ; cntr_qg7                                                                   ; work         ;
;       |Wire_Shark_TSE_MAC:tse_mac|                                                                                                                                         ; 1504.0 (0.0)         ; 2128.7 (0.0)                     ; 628.4 (0.0)                                       ; 3.8 (0.0)                        ; 0.0 (0.0)            ; 2299 (0)            ; 3642 (0)                  ; 0 (0)         ; 151936            ; 23    ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Wire_Shark_TSE_MAC                                                         ; Wire_Shark   ;
;          |altera_eth_tse_mac:i_tse_mac|                                                                                                                                    ; 1504.0 (16.7)        ; 2128.7 (21.5)                    ; 628.4 (4.8)                                       ; 3.8 (0.0)                        ; 0.0 (0.0)            ; 2299 (39)           ; 3642 (1)                  ; 0 (0)         ; 151936            ; 23    ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; altera_eth_tse_mac                                                         ; Wire_Shark   ;
;             |altera_tse_mac_control:U_MAC_CONTROL|                                                                                                                         ; 579.4 (0.0)          ; 831.3 (0.0)                      ; 254.4 (0.0)                                       ; 2.5 (0.0)                        ; 0.0 (0.0)            ; 800 (0)             ; 1374 (0)                  ; 0 (0)         ; 1536              ; 4     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; altera_tse_mac_control                                                     ; Wire_Shark   ;
;                |altera_tse_host_control:U_CTRL|                                                                                                                            ; 17.8 (16.9)          ; 21.3 (18.9)                      ; 3.5 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 29 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL                                                                                                                                                                                                                                                                                                                                                                                                                  ; altera_tse_host_control                                                    ; Wire_Shark   ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                                               ; 0.9 (0.0)            ; 0.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                       ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                                                               ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                                                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                       ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                |altera_tse_register_map:U_REG|                                                                                                                             ; 561.5 (358.0)        ; 810.0 (445.4)                    ; 250.9 (89.9)                                      ; 2.5 (2.4)                        ; 0.0 (0.0)            ; 771 (534)           ; 1345 (666)                ; 0 (0)         ; 1536              ; 4     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG                                                                                                                                                                                                                                                                                                                                                                                                                   ; altera_tse_register_map                                                    ; Wire_Shark   ;
;                   |altera_eth_tse_std_synchronizer:U_MAGIC_DETECT|                                                                                                         ; 0.8 (0.0)            ; 1.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_MAGIC_DETECT                                                                                                                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                       ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_MAGIC_DETECT|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                                               ; 1.0 (0.0)            ; 1.4 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                       ; 1.0 (1.0)            ; 1.4 (1.4)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_13|                                                                                                              ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_13                                                                                                                                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                       ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_13|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_14|                                                                                                              ; 0.3 (0.0)            ; 0.7 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_14                                                                                                                                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                       ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_14|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                                                               ; 0.8 (0.0)            ; 1.3 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                                                                                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                       ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_3|                                                                                                               ; 0.3 (0.0)            ; 1.2 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_3                                                                                                                                                                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                       ; 0.3 (0.3)            ; 1.2 (1.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_3|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_4|                                                                                                               ; 0.2 (0.0)            ; 0.7 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_4                                                                                                                                                                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                       ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_4|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_5|                                                                                                               ; 1.3 (0.0)            ; 1.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_5                                                                                                                                                                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                       ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_5|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_RX_CNT_DONE|                                                                                                     ; 0.8 (0.0)            ; 1.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_RX_CNT_DONE                                                                                                                                                                                                                                                                                                                                                                ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                       ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_RX_CNT_DONE|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                  ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_TX_CNT_DONE|                                                                                                     ; 0.6 (0.0)            ; 1.3 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_TX_CNT_DONE                                                                                                                                                                                                                                                                                                                                                                ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                       ; 0.6 (0.6)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_TX_CNT_DONE|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                  ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_tse_clock_crosser:U_EXCESS_COL|                                                                                                                  ; 2.4 (1.4)            ; 4.5 (1.5)                        ; 2.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 8 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL                                                                                                                                                                                                                                                                                                                                                                             ; altera_tse_clock_crosser                                                   ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                                                              ; 0.8 (0.0)            ; 1.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                                                              ; 0.3 (0.0)            ; 1.5 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_tse_clock_crosser:U_LATE_COL|                                                                                                                    ; 2.6 (1.1)            ; 4.3 (1.5)                        ; 1.8 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 8 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL                                                                                                                                                                                                                                                                                                                                                                               ; altera_tse_clock_crosser                                                   ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                                                              ; 0.8 (0.0)            ; 1.3 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                                                              ; 0.8 (0.0)            ; 1.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_tse_clock_crosser:U_SYNC_10|                                                                                                                     ; 11.1 (9.7)           ; 33.7 (31.2)                      ; 22.5 (21.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 72 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10                                                                                                                                                                                                                                                                                                                                                                                ; altera_tse_clock_crosser                                                   ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                                                              ; 1.2 (0.0)            ; 1.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                                                              ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_tse_clock_crosser:U_SYNC_11|                                                                                                                     ; 6.1 (4.7)            ; 35.1 (32.6)                      ; 29.0 (28.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 73 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11                                                                                                                                                                                                                                                                                                                                                                                ; altera_tse_clock_crosser                                                   ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                                                              ; 1.2 (0.0)            ; 1.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                                                              ; 0.3 (0.0)            ; 1.2 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 0.3 (0.3)            ; 1.2 (1.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_tse_clock_crosser:U_SYNC_12|                                                                                                                     ; 15.2 (13.6)          ; 34.8 (32.3)                      ; 19.7 (18.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 72 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12                                                                                                                                                                                                                                                                                                                                                                                ; altera_tse_clock_crosser                                                   ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                                                              ; 1.3 (0.0)            ; 1.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                                                              ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_tse_clock_crosser:U_SYNC_6|                                                                                                                      ; 13.0 (11.5)          ; 33.2 (31.0)                      ; 20.1 (19.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 73 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6                                                                                                                                                                                                                                                                                                                                                                                 ; altera_tse_clock_crosser                                                   ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                                                              ; 0.9 (0.0)            ; 0.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                                                              ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_tse_clock_crosser:U_SYNC_7|                                                                                                                      ; 8.0 (6.4)            ; 34.5 (32.0)                      ; 26.5 (25.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 72 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7                                                                                                                                                                                                                                                                                                                                                                                 ; altera_tse_clock_crosser                                                   ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                                                              ; 1.3 (0.0)            ; 1.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                                                              ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_tse_clock_crosser:U_SYNC_8|                                                                                                                      ; 8.0 (5.9)            ; 18.8 (16.3)                      ; 10.8 (10.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 40 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8                                                                                                                                                                                                                                                                                                                                                                                 ; altera_tse_clock_crosser                                                   ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                                                              ; 1.3 (0.0)            ; 1.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                                                              ; 0.8 (0.0)            ; 1.1 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_tse_rx_counter_cntl:U_RXCNT|                                                                                                                     ; 95.3 (82.7)          ; 108.1 (88.4)                     ; 12.8 (5.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 149 (141)           ; 154 (106)                 ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT                                                                                                                                                                                                                                                                                                                                                                                ; altera_tse_rx_counter_cntl                                                 ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|                                                                                                     ; 12.6 (0.0)           ; 19.7 (0.0)                       ; 7.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 48 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1                                                                                                                                                                                                                                                                                                                                ; altera_eth_tse_std_synchronizer_bundle                                     ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                                        ; 0.1 (0.0)            ; 1.3 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.1 (0.1)            ; 1.3 (1.3)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[10].u|                                                                                                       ; 0.8 (0.0)            ; 1.3 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[11].u|                                                                                                       ; 0.8 (0.0)            ; 1.3 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[11].u                                                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[11].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[12].u|                                                                                                       ; 0.8 (0.0)            ; 1.3 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[12].u                                                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[12].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[13].u|                                                                                                       ; 0.6 (0.0)            ; 0.6 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[13].u                                                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[13].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[14].u|                                                                                                       ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[14].u                                                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[14].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[15].u|                                                                                                       ; 0.8 (0.0)            ; 1.3 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[15].u                                                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[15].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                                        ; 1.2 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                                        ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                                        ; 1.0 (0.0)            ; 1.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                                        ; 0.8 (0.0)            ; 1.3 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                                        ; 0.9 (0.0)            ; 0.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                                        ; 0.3 (0.0)            ; 1.5 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                                        ; 1.1 (0.0)            ; 1.1 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                                        ; 0.8 (0.0)            ; 1.5 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[9].u|                                                                                                        ; 0.7 (0.0)            ; 1.3 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_tse_dpram_16x32:CNT_ARRAY_1|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1                                                                                                                                                                                                                                                                                                                                             ; altera_tse_dpram_16x32                                                     ; Wire_Shark   ;
;                         |altsyncram:altsyncram_component|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                             ; altsyncram                                                                 ; work         ;
;                            |altsyncram_41s1:auto_generated|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_41s1:auto_generated                                                                                                                                                                                                                                                                              ; altsyncram_41s1                                                            ; work         ;
;                      |altera_tse_dpram_16x32:CNT_ARRAY_2|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2                                                                                                                                                                                                                                                                                                                                             ; altera_tse_dpram_16x32                                                     ; Wire_Shark   ;
;                         |altsyncram:altsyncram_component|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                             ; altsyncram                                                                 ; work         ;
;                            |altsyncram_41s1:auto_generated|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_41s1:auto_generated                                                                                                                                                                                                                                                                              ; altsyncram_41s1                                                            ; work         ;
;                   |altera_tse_tx_counter_cntl:U_TXCNT|                                                                                                                     ; 35.6 (35.6)          ; 45.1 (45.1)                      ; 9.5 (9.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (65)             ; 77 (77)                   ; 0 (0)         ; 512               ; 2     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT                                                                                                                                                                                                                                                                                                                                                                                ; altera_tse_tx_counter_cntl                                                 ; Wire_Shark   ;
;                      |altera_tse_dpram_8x32:U_ARRAY_1|                                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1                                                                                                                                                                                                                                                                                                                                                ; altera_tse_dpram_8x32                                                      ; Wire_Shark   ;
;                         |altsyncram:altsyncram_component|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                ; altsyncram                                                                 ; work         ;
;                            |altsyncram_4ur1:auto_generated|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_4ur1:auto_generated                                                                                                                                                                                                                                                                                 ; altsyncram_4ur1                                                            ; work         ;
;                      |altera_tse_dpram_8x32:U_ARRAY_2|                                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2                                                                                                                                                                                                                                                                                                                                                ; altera_tse_dpram_8x32                                                      ; Wire_Shark   ;
;                         |altsyncram:altsyncram_component|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                ; altsyncram                                                                 ; work         ;
;                            |altsyncram_4ur1:auto_generated|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component|altsyncram_4ur1:auto_generated                                                                                                                                                                                                                                                                                 ; altsyncram_4ur1                                                            ; work         ;
;             |altera_tse_reset_synchronizer:reset_sync_0|                                                                                                                   ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; altera_tse_reset_synchronizer                                              ; Wire_Shark   ;
;             |altera_tse_reset_synchronizer:reset_sync_1|                                                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_1                                                                                                                                                                                                                                                                                                                                                                                                                                           ; altera_tse_reset_synchronizer                                              ; Wire_Shark   ;
;             |altera_tse_reset_synchronizer:reset_sync_2|                                                                                                                   ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_2                                                                                                                                                                                                                                                                                                                                                                                                                                           ; altera_tse_reset_synchronizer                                              ; Wire_Shark   ;
;             |altera_tse_reset_synchronizer:reset_sync_3|                                                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_3                                                                                                                                                                                                                                                                                                                                                                                                                                           ; altera_tse_reset_synchronizer                                              ; Wire_Shark   ;
;             |altera_tse_reset_synchronizer:reset_sync_4|                                                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_4                                                                                                                                                                                                                                                                                                                                                                                                                                           ; altera_tse_reset_synchronizer                                              ; Wire_Shark   ;
;             |altera_tse_rgmii_module:U_RGMII|                                                                                                                              ; 8.3 (7.7)            ; 19.1 (16.5)                      ; 10.8 (8.8)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 25 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; altera_tse_rgmii_module                                                    ; Wire_Shark   ;
;                |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                                                  ; 0.3 (0.0)            ; 1.1 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                   |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                          ; 0.3 (0.3)            ; 1.1 (1.1)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                                                                  ; 0.3 (0.0)            ; 1.5 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                   |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                          ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                |altera_tse_rgmii_in1:the_rgmii_in1|                                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1                                                                                                                                                                                                                                                                                                                                                                                                                   ; altera_tse_rgmii_in1                                                       ; Wire_Shark   ;
;                   |altddio_in:altddio_in_component|                                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component                                                                                                                                                                                                                                                                                                                                                                                   ; altddio_in                                                                 ; work         ;
;                      |ddio_in_gsd:auto_generated|                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_gsd:auto_generated                                                                                                                                                                                                                                                                                                                                                        ; ddio_in_gsd                                                                ; work         ;
;                |altera_tse_rgmii_in4:the_rgmii_in4|                                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4                                                                                                                                                                                                                                                                                                                                                                                                                   ; altera_tse_rgmii_in4                                                       ; Wire_Shark   ;
;                   |altddio_in:altddio_in_component|                                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component                                                                                                                                                                                                                                                                                                                                                                                   ; altddio_in                                                                 ; work         ;
;                      |ddio_in_jsd:auto_generated|                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_jsd:auto_generated                                                                                                                                                                                                                                                                                                                                                        ; ddio_in_jsd                                                                ; work         ;
;                |altera_tse_rgmii_out1:the_rgmii_out1|                                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out1:the_rgmii_out1                                                                                                                                                                                                                                                                                                                                                                                                                 ; altera_tse_rgmii_out1                                                      ; Wire_Shark   ;
;                   |altddio_out:altddio_out_component|                                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out1:the_rgmii_out1|altddio_out:altddio_out_component                                                                                                                                                                                                                                                                                                                                                                               ; altddio_out                                                                ; work         ;
;                      |ddio_out_ghb:auto_generated|                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out1:the_rgmii_out1|altddio_out:altddio_out_component|ddio_out_ghb:auto_generated                                                                                                                                                                                                                                                                                                                                                   ; ddio_out_ghb                                                               ; work         ;
;                |altera_tse_rgmii_out4:the_rgmii_out4|                                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out4:the_rgmii_out4                                                                                                                                                                                                                                                                                                                                                                                                                 ; altera_tse_rgmii_out4                                                      ; Wire_Shark   ;
;                   |altddio_out:altddio_out_component|                                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out4:the_rgmii_out4|altddio_out:altddio_out_component                                                                                                                                                                                                                                                                                                                                                                               ; altddio_out                                                                ; work         ;
;                      |ddio_out_jhb:auto_generated|                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out4:the_rgmii_out4|altddio_out:altddio_out_component|ddio_out_jhb:auto_generated                                                                                                                                                                                                                                                                                                                                                   ; ddio_out_jhb                                                               ; work         ;
;             |altera_tse_top_mdio:U_MDIO|                                                                                                                                   ; 40.0 (4.1)           ; 51.6 (10.8)                      ; 12.2 (7.2)                                        ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 61 (0)              ; 114 (32)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; altera_tse_top_mdio                                                        ; Wire_Shark   ;
;                |altera_tse_mdio:U_MDIO|                                                                                                                                    ; 17.8 (17.8)          ; 20.6 (20.6)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO                                                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_tse_mdio                                                            ; Wire_Shark   ;
;                |altera_tse_mdio_clk_gen:U_CLKGEN|                                                                                                                          ; 5.8 (5.8)            ; 7.0 (7.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_clk_gen:U_CLKGEN                                                                                                                                                                                                                                                                                                                                                                                                                          ; altera_tse_mdio_clk_gen                                                    ; Wire_Shark   ;
;                |altera_tse_mdio_cntl:U_CNTL|                                                                                                                               ; 12.3 (12.3)          ; 13.3 (13.3)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL                                                                                                                                                                                                                                                                                                                                                                                                                               ; altera_tse_mdio_cntl                                                       ; Wire_Shark   ;
;             |altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|                                                                                                                  ; 858.2 (3.3)          ; 1198.3 (4.8)                     ; 340.6 (1.6)                                       ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 1378 (12)           ; 2113 (0)                  ; 0 (0)         ; 150400            ; 19    ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP                                                                                                                                                                                                                                                                                                                                                                                                                                          ; altera_tse_top_w_fifo_10_100_1000                                          ; Wire_Shark   ;
;                |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                                                  ; 0.8 (0.0)            ; 1.3 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                   |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                          ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                                                                  ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                                                                                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                   |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                          ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                |altera_tse_clk_cntl:U_CLKCT|                                                                                                                               ; 2.4 (1.8)            ; 4.5 (1.8)                        ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 9 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT                                                                                                                                                                                                                                                                                                                                                                                                              ; altera_tse_clk_cntl                                                        ; Wire_Shark   ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_RX_ETH_MODE|                                                                                                     ; 0.8 (0.0)            ; 1.3 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|altera_eth_tse_std_synchronizer:U_SYNC_RX_ETH_MODE                                                                                                                                                                                                                                                                                                                                                           ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                       ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|altera_eth_tse_std_synchronizer:U_SYNC_RX_ETH_MODE|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_TX_ETH_MODE|                                                                                                     ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|altera_eth_tse_std_synchronizer:U_SYNC_TX_ETH_MODE                                                                                                                                                                                                                                                                                                                                                           ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                       ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|altera_eth_tse_std_synchronizer:U_SYNC_TX_ETH_MODE|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                |altera_tse_gmii_io:U_GMIF|                                                                                                                                 ; 5.4 (5.3)            ; 9.8 (8.3)                        ; 4.4 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 24 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_gmii_io:U_GMIF                                                                                                                                                                                                                                                                                                                                                                                                                ; altera_tse_gmii_io                                                         ; Wire_Shark   ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                                               ; 0.1 (0.0)            ; 1.5 (0.0)                        ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_gmii_io:U_GMIF|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                       ; 0.1 (0.1)            ; 1.5 (1.5)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_gmii_io:U_GMIF|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                |altera_tse_mii_rx_if:U_MRX|                                                                                                                                ; 11.2 (11.2)          ; 13.8 (13.8)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX                                                                                                                                                                                                                                                                                                                                                                                                               ; altera_tse_mii_rx_if                                                       ; Wire_Shark   ;
;                |altera_tse_mii_tx_if:U_MTX|                                                                                                                                ; 3.5 (3.8)            ; 5.0 (3.8)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 10 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX                                                                                                                                                                                                                                                                                                                                                                                                               ; altera_tse_mii_tx_if                                                       ; Wire_Shark   ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                                               ; -0.5 (0.0)           ; 1.2 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                       ; -0.5 (-0.5)          ; 1.2 (1.2)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                |altera_tse_top_w_fifo:U_MAC|                                                                                                                               ; 831.7 (0.0)          ; 1157.7 (0.0)                     ; 326.5 (0.0)                                       ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 1337 (0)            ; 2037 (0)                  ; 0 (0)         ; 150400            ; 19    ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC                                                                                                                                                                                                                                                                                                                                                                                                              ; altera_tse_top_w_fifo                                                      ; Wire_Shark   ;
;                   |altera_tse_magic_detection:U_MAGIC|                                                                                                                     ; 34.3 (33.4)          ; 43.0 (42.1)                      ; 8.7 (8.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (55)             ; 42 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC                                                                                                                                                                                                                                                                                                                                                                           ; altera_tse_magic_detection                                                 ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                                            ; 0.8 (0.0)            ; 0.9 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_tse_rx_min_ff:U_RXFF|                                                                                                                            ; 141.7 (33.1)         ; 240.8 (52.4)                     ; 99.2 (19.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 235 (51)            ; 471 (78)                  ; 0 (0)         ; 74240             ; 8     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF                                                                                                                                                                                                                                                                                                                                                                                  ; altera_tse_rx_min_ff                                                       ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                                            ; 1.3 (0.0)            ; 1.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_4|                                                                                                            ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_4                                                                                                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_4|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_5|                                                                                                            ; 0.3 (0.0)            ; 1.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_5                                                                                                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_5|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_6|                                                                                                            ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_6                                                                                                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_6|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|                                                                                                     ; 4.4 (0.0)            ; 10.9 (0.0)                       ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2                                                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer_bundle                                     ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                                        ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[10].u|                                                                                                       ; 0.6 (0.0)            ; 1.1 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.6 (0.6)            ; 1.1 (1.1)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                                        ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                                        ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                                        ; 0.6 (0.0)            ; 0.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                                        ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                                        ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                                        ; 0.3 (0.0)            ; 0.9 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.3 (0.3)            ; 0.9 (0.9)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                                        ; 0.1 (0.0)            ; 1.1 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.1 (0.1)            ; 1.1 (1.1)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                                        ; -0.2 (0.0)           ; 1.5 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; -0.2 (-0.2)          ; 1.5 (1.5)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[9].u|                                                                                                        ; 0.2 (0.0)            ; 1.2 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.2 (0.2)            ; 1.2 (1.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_tse_a_fifo_34:RX_STATUS|                                                                                                                      ; 29.5 (8.4)           ; 43.5 (13.1)                      ; 14.0 (4.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (19)             ; 90 (19)                   ; 0 (0)         ; 2560              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS                                                                                                                                                                                                                                                                                                                                                   ; altera_tse_a_fifo_34                                                       ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|                                                                                           ; 1.9 (0.0)            ; 6.4 (0.0)                        ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR                                                                                                                                                                                                                                                                                            ; altera_eth_tse_std_synchronizer_bundle                                     ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                                     ; 0.5 (0.0)            ; 0.6 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.5 (0.5)            ; 0.6 (0.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                                     ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                                     ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                                     ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                                     ; 0.1 (0.0)            ; 0.8 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.1 (0.1)            ; 0.8 (0.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                                     ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                                     ; 0.0 (0.0)            ; 0.6 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 0.6 (0.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                                     ; 0.3 (0.0)            ; 1.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                                     ; -0.2 (0.0)           ; 0.8 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 0.8 (0.8)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                                                                                                                                                                                                                                              ; altera_tse_altsyncram_dpm_fifo                                             ; Wire_Shark   ;
;                            |altsyncram:altsyncram_component|                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                              ; altsyncram                                                                 ; work         ;
;                               |altsyncram_t3o1:auto_generated|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_t3o1:auto_generated                                                                                                                                                                                                                                               ; altsyncram_t3o1                                                            ; work         ;
;                         |altera_tse_bin_cnt:U_RD|                                                                                                                          ; 8.2 (8.2)            ; 9.5 (9.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD                                                                                                                                                                                                                                                                                                                           ; altera_tse_bin_cnt                                                         ; Wire_Shark   ;
;                         |altera_tse_gray_cnt:U_WRT|                                                                                                                        ; 11.0 (11.0)          ; 14.5 (14.5)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT                                                                                                                                                                                                                                                                                                                         ; altera_tse_gray_cnt                                                        ; Wire_Shark   ;
;                      |altera_tse_a_fifo_opt_1246:RX_DATA|                                                                                                                  ; 72.1 (38.0)          ; 130.0 (41.2)                     ; 57.9 (3.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 129 (77)            ; 258 (50)                  ; 0 (0)         ; 71680             ; 7     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA                                                                                                                                                                                                                                                                                                                                               ; altera_tse_a_fifo_opt_1246                                                 ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|                                                                                                  ; 0.0 (0.0)            ; 15.8 (0.0)                       ; 15.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1                                                                                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer_bundle                                     ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                                     ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[10].u|                                                                                                    ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                                     ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                                     ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                                     ; 0.3 (0.0)            ; 1.5 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                                     ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                                     ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                                     ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                                     ; -0.2 (0.0)           ; 1.5 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.5 (1.5)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                                     ; 0.3 (0.0)            ; 1.5 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                                                     ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|                                                                                                  ; 2.3 (0.0)            ; 11.9 (0.0)                       ; 9.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2                                                                                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer_bundle                                     ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                                     ; 0.5 (0.0)            ; 0.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[10].u|                                                                                                    ; 0.5 (0.0)            ; 1.3 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                                     ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                                     ; 0.0 (0.0)            ; 0.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                                     ; -0.3 (0.0)           ; 1.3 (0.0)                        ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.3 (-0.3)          ; 1.3 (1.3)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                                     ; 0.5 (0.0)            ; 0.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                                     ; 0.1 (0.0)            ; 1.3 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.1 (0.1)            ; 1.3 (1.3)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                                     ; 0.3 (0.0)            ; 1.1 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.3 (0.3)            ; 1.1 (1.1)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                                     ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                                     ; 0.1 (0.0)            ; 1.3 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.1 (0.1)            ; 1.3 (1.3)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                                                     ; 0.1 (0.0)            ; 1.0 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.1 (0.1)            ; 1.0 (1.0)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|                                                                                                  ; -0.3 (0.0)           ; 15.0 (0.0)                       ; 15.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3                                                                                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer_bundle                                     ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                                     ; 0.3 (0.0)            ; 1.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[10].u|                                                                                                    ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                                     ; -0.3 (0.0)           ; 1.5 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.3 (-0.3)          ; 1.5 (1.5)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                                     ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                                     ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                                     ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                                     ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                                     ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                                     ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                                     ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                                                     ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|                                                                                                  ; 5.8 (0.0)            ; 10.3 (0.0)                       ; 4.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4                                                                                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer_bundle                                     ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                                     ; 0.5 (0.0)            ; 1.2 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[10].u|                                                                                                    ; 0.4 (0.0)            ; 0.9 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.4 (0.4)            ; 0.9 (0.9)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                                     ; 0.8 (0.0)            ; 1.1 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                                     ; 0.8 (0.0)            ; 1.1 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                                     ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                                     ; 0.6 (0.0)            ; 0.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                                     ; 0.3 (0.0)            ; 0.6 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.3 (0.3)            ; 0.6 (0.6)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                                     ; 0.1 (0.0)            ; 0.9 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.1 (0.1)            ; 0.9 (0.9)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                                     ; 0.8 (0.0)            ; 1.1 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                                     ; -0.2 (0.0)           ; 0.8 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 0.8 (0.8)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                                                     ; 0.9 (0.0)            ; 1.0 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 71680             ; 7     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                                                                                                                                                                                                                                          ; altera_tse_altsyncram_dpm_fifo                                             ; Wire_Shark   ;
;                            |altsyncram:altsyncram_component|                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 71680             ; 7     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                          ; altsyncram                                                                 ; work         ;
;                               |altsyncram_p9o1:auto_generated|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 71680             ; 7     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_p9o1:auto_generated                                                                                                                                                                                                                                           ; altsyncram_p9o1                                                            ; work         ;
;                         |altera_tse_gray_cnt:U_RD|                                                                                                                         ; 13.3 (13.3)          ; 17.8 (17.8)                      ; 4.4 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD                                                                                                                                                                                                                                                                                                                      ; altera_tse_gray_cnt                                                        ; Wire_Shark   ;
;                         |altera_tse_gray_cnt:U_WRT|                                                                                                                        ; 13.0 (13.0)          ; 18.0 (18.0)                      ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT                                                                                                                                                                                                                                                                                                                     ; altera_tse_gray_cnt                                                        ; Wire_Shark   ;
;                   |altera_tse_top_1geth:U_GETH|                                                                                                                            ; 419.6 (0.0)          ; 572.5 (0.0)                      ; 153.4 (0.0)                                       ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 662 (0)             ; 1040 (0)                  ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH                                                                                                                                                                                                                                                                                                                                                                                  ; altera_tse_top_1geth                                                       ; Wire_Shark   ;
;                      |altera_tse_mac_rx:U_RX|                                                                                                                              ; 165.1 (132.0)        ; 227.8 (185.6)                    ; 62.8 (53.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 242 (190)           ; 475 (389)                 ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX                                                                                                                                                                                                                                                                                                                                                           ; altera_tse_mac_rx                                                          ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                                         ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_10|                                                                                                        ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_10                                                                                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_10|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_11|                                                                                                        ; 0.8 (0.0)            ; 1.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_11                                                                                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_11|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_13|                                                                                                        ; 0.6 (0.0)            ; 0.6 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_13                                                                                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_13|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                                                         ; 0.3 (0.0)            ; 1.5 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_3|                                                                                                         ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_3                                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_3|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_4|                                                                                                         ; 0.8 (0.0)            ; 1.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_4                                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_4|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_6|                                                                                                         ; 0.3 (0.0)            ; 1.5 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_6                                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_6|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_7|                                                                                                         ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_7                                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_7|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_9|                                                                                                         ; -0.2 (0.0)           ; 1.5 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_9                                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; -0.2 (-0.2)          ; 1.5 (1.5)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_9|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_PAD_ENA|                                                                                                   ; 0.8 (0.0)            ; 1.3 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_PAD_ENA                                                                                                                                                                                                                                                                                                            ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_PAD_ENA|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_tse_altshifttaps:U_SHIFTTAPS|                                                                                                              ; 4.5 (0.0)            ; 4.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 10 (0)                    ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS                                                                                                                                                                                                                                                                                                                       ; altera_tse_altshifttaps                                                    ; Wire_Shark   ;
;                            |altshift_taps:shift_reg_rtl_0|                                                                                                                 ; 4.5 (0.0)            ; 4.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 10 (0)                    ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0                                                                                                                                                                                                                                                                                         ; altshift_taps                                                              ; work         ;
;                               |shift_taps_ffv:auto_generated|                                                                                                              ; 4.5 (2.5)            ; 4.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (6)              ; 10 (4)                    ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_ffv:auto_generated                                                                                                                                                                                                                                                           ; shift_taps_ffv                                                             ; work         ;
;                                  |altsyncram_1r91:altsyncram4|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_ffv:auto_generated|altsyncram_1r91:altsyncram4                                                                                                                                                                                                                               ; altsyncram_1r91                                                            ; work         ;
;                                  |cntr_eif:cntr1|                                                                                                                          ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_ffv:auto_generated|cntr_eif:cntr1                                                                                                                                                                                                                                            ; cntr_eif                                                                   ; work         ;
;                         |altera_tse_crc328checker:U_CRC|                                                                                                                   ; 23.0 (4.4)           ; 25.3 (5.8)                       ; 2.3 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (7)              ; 43 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC                                                                                                                                                                                                                                                                                                                            ; altera_tse_crc328checker                                                   ; Wire_Shark   ;
;                            |altera_tse_crc32galois8:U_GALS|                                                                                                                ; 18.6 (18.6)          ; 19.5 (19.5)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS                                                                                                                                                                                                                                                                                             ; altera_tse_crc32galois8                                                    ; Wire_Shark   ;
;                      |altera_tse_mac_tx:U_TX|                                                                                                                              ; 150.8 (124.1)        ; 187.8 (144.0)                    ; 37.5 (20.4)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 241 (173)           ; 314 (228)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX                                                                                                                                                                                                                                                                                                                                                           ; altera_tse_mac_tx                                                          ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                                         ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                                                         ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_4|                                                                                                         ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_4                                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_4|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_6|                                                                                                         ; 0.4 (0.0)            ; 1.0 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_6                                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_6|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_7|                                                                                                         ; 0.3 (0.0)            ; 1.2 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_7                                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.3 (0.3)            ; 1.2 (1.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_7|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_MAGIC_ENA|                                                                                                 ; 0.0 (0.0)            ; 0.9 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_MAGIC_ENA                                                                                                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.0 (0.0)            ; 0.9 (0.9)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_MAGIC_ENA|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_SLEEP_ENA|                                                                                                 ; -0.2 (0.0)           ; 1.5 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_SLEEP_ENA                                                                                                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; -0.2 (-0.2)          ; 1.5 (1.5)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_SLEEP_ENA|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|                                                                                                  ; -1.2 (0.0)           ; 6.3 (0.0)                        ; 7.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3                                                                                                                                                                                                                                                                                                           ; altera_eth_tse_std_synchronizer_bundle                                     ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                                     ; -0.3 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.3 (-0.3)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                                     ; -0.3 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.3 (-0.3)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                                     ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                                     ; -0.3 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.3 (-0.3)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                                     ; -0.3 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.3 (-0.3)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_tse_crc328generator:U_CRC|                                                                                                                 ; 26.6 (0.0)           ; 29.3 (0.0)                       ; 2.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (0)              ; 50 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC                                                                                                                                                                                                                                                                                                                          ; altera_tse_crc328generator                                                 ; Wire_Shark   ;
;                            |altera_tse_crc32ctl8:U_CTL|                                                                                                                    ; 0.2 (0.2)            ; 2.5 (2.5)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32ctl8:U_CTL                                                                                                                                                                                                                                                                                               ; altera_tse_crc32ctl8                                                       ; Wire_Shark   ;
;                            |altera_tse_crc32galois8:U_GALS|                                                                                                                ; 26.4 (26.4)          ; 26.8 (26.8)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (68)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS                                                                                                                                                                                                                                                                                           ; altera_tse_crc32galois8                                                    ; Wire_Shark   ;
;                      |altera_tse_rx_stat_extract:U_RXSTAT|                                                                                                                 ; 47.3 (46.5)          ; 71.3 (70.5)                      ; 24.0 (24.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 83 (83)             ; 130 (127)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT                                                                                                                                                                                                                                                                                                                                              ; altera_tse_rx_stat_extract                                                 ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                                         ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_tse_tx_stat_extract:U_TXSTAT|                                                                                                                 ; 56.5 (56.5)          ; 85.6 (85.6)                      ; 29.1 (29.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 96 (96)             ; 121 (121)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT                                                                                                                                                                                                                                                                                                                                              ; altera_tse_tx_stat_extract                                                 ; Wire_Shark   ;
;                   |altera_tse_tx_min_ff:U_TXFF|                                                                                                                            ; 236.2 (24.3)         ; 301.4 (24.9)                     ; 65.2 (0.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 385 (21)            ; 484 (42)                  ; 0 (0)         ; 76032             ; 10    ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF                                                                                                                                                                                                                                                                                                                                                                                  ; altera_tse_tx_min_ff                                                       ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_HALF_DUPLEX_ENA|                                                                                              ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer:U_SYNC_HALF_DUPLEX_ENA                                                                                                                                                                                                                                                                                                                           ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer:U_SYNC_HALF_DUPLEX_ENA|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_TX_SHIFT16|                                                                                                   ; 0.8 (0.0)            ; 1.5 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer:U_SYNC_TX_SHIFT16                                                                                                                                                                                                                                                                                                                                ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer:U_SYNC_TX_SHIFT16|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                  ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|                                                                                                     ; 4.0 (0.0)            ; 11.3 (0.0)                       ; 7.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1                                                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer_bundle                                     ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                                        ; 0.6 (0.0)            ; 1.0 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[10].u|                                                                                                       ; 0.3 (0.0)            ; 0.9 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.3 (0.3)            ; 0.9 (0.9)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                                        ; 0.8 (0.0)            ; 1.3 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                                        ; 0.8 (0.0)            ; 1.3 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                                        ; 0.1 (0.0)            ; 0.8 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.1 (0.1)            ; 0.8 (0.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                                        ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                                        ; 0.6 (0.0)            ; 1.3 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.6 (0.6)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                                        ; 0.5 (0.0)            ; 0.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                                        ; 0.0 (0.0)            ; 0.7 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                                        ; -0.6 (0.0)           ; 1.3 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; -0.6 (-0.6)          ; 1.3 (1.3)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[9].u|                                                                                                        ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_tse_a_fifo_13:TX_STATUS|                                                                                                                      ; 25.5 (8.9)           ; 39.1 (8.9)                       ; 13.6 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (19)             ; 77 (11)                   ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS                                                                                                                                                                                                                                                                                                                                                   ; altera_tse_a_fifo_13                                                       ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|                                                                                                  ; 0.1 (0.0)            ; 11.6 (0.0)                       ; 11.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 27 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2                                                                                                                                                                                                                                                                                                   ; altera_eth_tse_std_synchronizer_bundle                                     ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                                     ; 0.1 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.1 (0.1)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                                     ; 0.0 (0.0)            ; 1.2 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                                     ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                                     ; 0.5 (0.0)            ; 0.9 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.5 (0.5)            ; 0.9 (0.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                                     ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                                     ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                                     ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                                     ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                                     ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                                                                                                                                                                                                                                              ; altera_tse_altsyncram_dpm_fifo                                             ; Wire_Shark   ;
;                            |altsyncram:altsyncram_component|                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                              ; altsyncram                                                                 ; work         ;
;                               |altsyncram_n0o1:auto_generated|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_n0o1:auto_generated                                                                                                                                                                                                                                               ; altsyncram_n0o1                                                            ; work         ;
;                         |altera_tse_gray_cnt:U_RD|                                                                                                                         ; 8.3 (8.3)            ; 8.8 (8.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD                                                                                                                                                                                                                                                                                                                          ; altera_tse_gray_cnt                                                        ; Wire_Shark   ;
;                         |altera_tse_gray_cnt:U_WRT|                                                                                                                        ; 8.2 (8.2)            ; 9.8 (9.8)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT                                                                                                                                                                                                                                                                                                                         ; altera_tse_gray_cnt                                                        ; Wire_Shark   ;
;                      |altera_tse_a_fifo_opt_1246:TX_DATA|                                                                                                                  ; 64.5 (36.5)          ; 106.5 (40.2)                     ; 42.0 (3.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 117 (69)            ; 208 (51)                  ; 0 (0)         ; 73728             ; 8     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA                                                                                                                                                                                                                                                                                                                                               ; altera_tse_a_fifo_opt_1246                                                 ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|                                                                                                  ; 3.8 (0.0)            ; 14.0 (0.0)                       ; 10.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1                                                                                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer_bundle                                     ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                                     ; 0.3 (0.0)            ; 1.1 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.3 (0.3)            ; 1.1 (1.1)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[10].u|                                                                                                    ; 0.8 (0.0)            ; 1.3 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                                     ; -0.3 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.3 (-0.3)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                                     ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                                     ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                                     ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                                     ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                                     ; 0.5 (0.0)            ; 1.3 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                                     ; 1.2 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                                     ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                                                     ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|                                                                                                  ; -0.8 (0.0)           ; 12.9 (0.0)                       ; 13.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3                                                                                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer_bundle                                     ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                                     ; -0.2 (0.0)           ; 0.8 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 0.8 (0.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[10].u|                                                                                                    ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                                     ; -0.2 (0.0)           ; 0.9 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 0.9 (0.9)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                                     ; -0.3 (0.0)           ; 1.1 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.3 (-0.3)          ; 1.1 (1.1)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                                     ; -0.2 (0.0)           ; 1.1 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.1 (1.1)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                                     ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                                     ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                                     ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                                     ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                                     ; -0.2 (0.0)           ; 1.5 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.5 (1.5)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                                                     ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|                                                                                                  ; 2.0 (0.0)            ; 9.9 (0.0)                        ; 7.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4                                                                                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer_bundle                                     ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                                     ; -0.2 (0.0)           ; 1.0 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.0 (1.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[10].u|                                                                                                    ; 0.5 (0.0)            ; 0.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                                     ; -0.7 (0.0)           ; 0.9 (0.0)                        ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.7 (-0.7)          ; 0.9 (0.9)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                                     ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                                     ; 0.3 (0.0)            ; 0.7 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                                     ; 0.0 (0.0)            ; 0.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                                     ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                                     ; 0.1 (0.0)            ; 0.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.1 (0.1)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                                     ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                                     ; 0.5 (0.0)            ; 0.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                                                     ; 0.7 (0.0)            ; 1.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 73728             ; 8     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                                                                                                                                                                                                                                          ; altera_tse_altsyncram_dpm_fifo                                             ; Wire_Shark   ;
;                            |altsyncram:altsyncram_component|                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 73728             ; 8     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                          ; altsyncram                                                                 ; work         ;
;                               |altsyncram_3ao1:auto_generated|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 73728             ; 8     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_3ao1:auto_generated                                                                                                                                                                                                                                           ; altsyncram_3ao1                                                            ; work         ;
;                         |altera_tse_gray_cnt:U_RD|                                                                                                                         ; 13.0 (13.0)          ; 18.2 (18.2)                      ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD                                                                                                                                                                                                                                                                                                                      ; altera_tse_gray_cnt                                                        ; Wire_Shark   ;
;                         |altera_tse_gray_cnt:U_WRT|                                                                                                                        ; 10.0 (10.0)          ; 11.3 (11.3)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT                                                                                                                                                                                                                                                                                                                     ; altera_tse_gray_cnt                                                        ; Wire_Shark   ;
;                      |altera_tse_altsyncram_dpm_fifo:U_RTSM|                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1280              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM                                                                                                                                                                                                                                                                                                                                            ; altera_tse_altsyncram_dpm_fifo                                             ; Wire_Shark   ;
;                         |altsyncram:altsyncram_component|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1280              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                            ; altsyncram                                                                 ; work         ;
;                            |altsyncram_n3o1:auto_generated|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1280              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM|altsyncram:altsyncram_component|altsyncram_n3o1:auto_generated                                                                                                                                                                                                                                                                             ; altsyncram_n3o1                                                            ; work         ;
;                      |altera_tse_retransmit_cntl:U_RETR|                                                                                                                   ; 116.3 (98.3)         ; 117.3 (98.6)                     ; 1.0 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 196 (164)           ; 118 (82)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR                                                                                                                                                                                                                                                                                                                                                ; altera_tse_retransmit_cntl                                                 ; Wire_Shark   ;
;                         |altera_tse_lfsr_10:U_LFSR|                                                                                                                        ; 18.0 (18.0)          ; 18.7 (18.7)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR                                                                                                                                                                                                                                                                                                                      ; altera_tse_lfsr_10                                                         ; Wire_Shark   ;
;       |Wire_Shark_UART:uart|                                                                                                                                               ; 60.8 (14.3)          ; 78.0 (16.5)                      ; 18.2 (2.2)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 113 (31)            ; 115 (14)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Wire_Shark_UART                                                            ; Wire_Shark   ;
;          |Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|                                                                                                           ; 11.9 (0.0)           ; 12.2 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 24 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Wire_Shark_UART_scfifo_r                                                   ; Wire_Shark   ;
;             |scfifo:rfifo|                                                                                                                                                 ; 11.9 (0.0)           ; 12.2 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 24 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; scfifo                                                                     ; work         ;
;                |scfifo_3291:auto_generated|                                                                                                                                ; 11.9 (0.0)           ; 12.2 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 24 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                           ; scfifo_3291                                                                ; work         ;
;                   |a_dpfifo_5771:dpfifo|                                                                                                                                   ; 11.9 (0.0)           ; 12.2 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 24 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                                                                                                                                                                                                                                                      ; a_dpfifo_5771                                                              ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                                             ; 5.9 (2.9)            ; 6.2 (3.2)                        ; 0.2 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 12 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                                                                                                                                              ; a_fefifo_7cf                                                               ; work         ;
;                         |cntr_vg7:count_usedw|                                                                                                                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                                                                                                                                                                                         ; cntr_vg7                                                                   ; work         ;
;                      |altsyncram_7pu1:FIFOram|                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                                                                                                                                                                                                                                              ; altsyncram_7pu1                                                            ; work         ;
;                      |cntr_jgb:rd_ptr_count|                                                                                                                               ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                                                                                                                                                                                                ; cntr_jgb                                                                   ; work         ;
;                      |cntr_jgb:wr_ptr|                                                                                                                                     ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                                                                                                                                                                                      ; cntr_jgb                                                                   ; work         ;
;          |Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|                                                                                                           ; 12.0 (0.0)           ; 12.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Wire_Shark_UART_scfifo_w                                                   ; Wire_Shark   ;
;             |scfifo:wfifo|                                                                                                                                                 ; 12.0 (0.0)           ; 12.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; scfifo                                                                     ; work         ;
;                |scfifo_3291:auto_generated|                                                                                                                                ; 12.0 (0.0)           ; 12.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                           ; scfifo_3291                                                                ; work         ;
;                   |a_dpfifo_5771:dpfifo|                                                                                                                                   ; 12.0 (0.0)           ; 12.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                                                                                                                                                                                                                                                      ; a_dpfifo_5771                                                              ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                                             ; 6.0 (3.0)            ; 6.5 (3.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 10 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                                                                                                                                              ; a_fefifo_7cf                                                               ; work         ;
;                         |cntr_vg7:count_usedw|                                                                                                                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                                                                                                                                                                                         ; cntr_vg7                                                                   ; work         ;
;                      |altsyncram_7pu1:FIFOram|                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                                                                                                                                                                                                                                              ; altsyncram_7pu1                                                            ; work         ;
;                      |cntr_jgb:rd_ptr_count|                                                                                                                               ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                                                                                                                                                                                                ; cntr_jgb                                                                   ; work         ;
;                      |cntr_jgb:wr_ptr|                                                                                                                                     ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                                                                                                                                                                                      ; cntr_jgb                                                                   ; work         ;
;          |alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|                                                                                                             ; 22.6 (22.6)          ; 36.8 (36.8)                      ; 15.2 (15.2)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 55 (55)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; alt_jtag_atlantic                                                          ; work         ;
;       |Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|                                                                                                             ; 58.7 (0.0)           ; 103.0 (0.0)                      ; 44.6 (0.0)                                        ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 51 (0)              ; 185 (0)                   ; 0 (0)         ; 656               ; 2     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Wire_Shark_avalon_st_adapter_001                                           ; Wire_Shark   ;
;          |Wire_Shark_avalon_st_adapter_001_data_format_adapter_0:data_format_adapter_0|                                                                                    ; 43.8 (43.8)          ; 86.4 (86.4)                      ; 42.5 (42.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 170 (170)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_data_format_adapter_0:data_format_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                          ; Wire_Shark_avalon_st_adapter_001_data_format_adapter_0                     ; Wire_Shark   ;
;          |Wire_Shark_avalon_st_adapter_001_timing_adapter_0:timing_adapter_0|                                                                                              ; 14.8 (0.3)           ; 16.6 (0.5)                       ; 2.0 (0.2)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 26 (1)              ; 15 (0)                    ; 0 (0)         ; 656               ; 2     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_timing_adapter_0:timing_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                    ; Wire_Shark_avalon_st_adapter_001_timing_adapter_0                          ; Wire_Shark   ;
;             |Wire_Shark_avalon_st_adapter_001_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_001_timing_adapter_0_fifo|                                                ; 14.5 (14.5)          ; 16.1 (16.1)                      ; 1.9 (1.9)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 25 (25)             ; 15 (15)                   ; 0 (0)         ; 656               ; 2     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_001_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_001_timing_adapter_0_fifo                                                                                                                                                                                                                                                                                                      ; Wire_Shark_avalon_st_adapter_001_timing_adapter_0_fifo                     ; Wire_Shark   ;
;                |altsyncram:mem_rtl_0|                                                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 656               ; 2     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_001_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_001_timing_adapter_0_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                 ; altsyncram                                                                 ; work         ;
;                   |altsyncram_03n1:auto_generated|                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 656               ; 2     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_001_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_001_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_03n1:auto_generated                                                                                                                                                                                                                                                  ; altsyncram_03n1                                                            ; work         ;
;       |Wire_Shark_descriptor_memory:descriptor_memory|                                                                                                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_descriptor_memory:descriptor_memory                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Wire_Shark_descriptor_memory                                               ; Wire_Shark   ;
;          |altsyncram:the_altsyncram|                                                                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_descriptor_memory:descriptor_memory|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; altsyncram                                                                 ; work         ;
;             |altsyncram_5pn1:auto_generated|                                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_descriptor_memory:descriptor_memory|altsyncram:the_altsyncram|altsyncram_5pn1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                      ; altsyncram_5pn1                                                            ; work         ;
;       |Wire_Shark_mm_interconnect_0:mm_interconnect_0|                                                                                                                     ; 371.2 (0.0)          ; 426.4 (0.0)                      ; 58.9 (0.0)                                        ; 3.6 (0.0)                        ; 0.0 (0.0)            ; 685 (0)             ; 432 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Wire_Shark_mm_interconnect_0                                               ; Wire_Shark   ;
;          |Wire_Shark_mm_interconnect_0_cmd_demux:cmd_demux|                                                                                                                ; 8.9 (8.9)            ; 10.2 (10.2)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Wire_Shark_mm_interconnect_0_cmd_demux                                     ; Wire_Shark   ;
;          |Wire_Shark_mm_interconnect_0_cmd_demux_005:cmd_demux_005|                                                                                                        ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_demux_005:cmd_demux_005                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Wire_Shark_mm_interconnect_0_cmd_demux_005                                 ; Wire_Shark   ;
;          |Wire_Shark_mm_interconnect_0_cmd_demux_005:rsp_demux_005|                                                                                                        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_demux_005:rsp_demux_005                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Wire_Shark_mm_interconnect_0_cmd_demux_005                                 ; Wire_Shark   ;
;          |Wire_Shark_mm_interconnect_0_cmd_mux_005:cmd_mux_005|                                                                                                            ; 16.2 (14.5)          ; 16.2 (14.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (49)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_005:cmd_mux_005                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Wire_Shark_mm_interconnect_0_cmd_mux_005                                   ; Wire_Shark   ;
;             |altera_merlin_arbitrator:arb|                                                                                                                                 ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_005:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_merlin_arbitrator                                                   ; Wire_Shark   ;
;          |Wire_Shark_mm_interconnect_0_cmd_mux_006:cmd_mux_006|                                                                                                            ; 52.0 (47.0)          ; 59.6 (54.8)                      ; 7.7 (8.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 101 (92)            ; 10 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_006:cmd_mux_006                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Wire_Shark_mm_interconnect_0_cmd_mux_006                                   ; Wire_Shark   ;
;             |altera_merlin_arbitrator:arb|                                                                                                                                 ; 4.7 (4.1)            ; 4.7 (4.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (7)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_006:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_merlin_arbitrator                                                   ; Wire_Shark   ;
;                |altera_merlin_arb_adder:adder|                                                                                                                             ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_006:cmd_mux_006|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_arb_adder                                                    ; Wire_Shark   ;
;          |Wire_Shark_mm_interconnect_0_cmd_mux_007:cmd_mux_007|                                                                                                            ; 80.3 (72.2)          ; 81.4 (72.2)                      ; 2.8 (1.8)                                         ; 1.8 (1.8)                        ; 0.0 (0.0)            ; 197 (179)           ; 13 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_007:cmd_mux_007                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Wire_Shark_mm_interconnect_0_cmd_mux_007                                   ; Wire_Shark   ;
;             |altera_merlin_arbitrator:arb|                                                                                                                                 ; 8.2 (3.5)            ; 9.2 (4.2)                        ; 1.0 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (8)              ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_007:cmd_mux_007|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_merlin_arbitrator                                                   ; Wire_Shark   ;
;                |altera_merlin_arb_adder:adder|                                                                                                                             ; 4.7 (4.7)            ; 5.0 (5.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_007:cmd_mux_007|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_arb_adder                                                    ; Wire_Shark   ;
;          |Wire_Shark_mm_interconnect_0_router:router|                                                                                                                      ; 5.8 (5.8)            ; 6.5 (6.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Wire_Shark_mm_interconnect_0_router                                        ; Wire_Shark   ;
;          |Wire_Shark_mm_interconnect_0_router_005:router_005|                                                                                                              ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_router_005:router_005                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Wire_Shark_mm_interconnect_0_router_005                                    ; Wire_Shark   ;
;          |Wire_Shark_mm_interconnect_0_router_014:router_014|                                                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_router_014:router_014                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Wire_Shark_mm_interconnect_0_router_014                                    ; Wire_Shark   ;
;          |Wire_Shark_mm_interconnect_0_router_015:router_015|                                                                                                              ; 0.6 (0.6)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_router_015:router_015                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Wire_Shark_mm_interconnect_0_router_015                                    ; Wire_Shark   ;
;          |Wire_Shark_mm_interconnect_0_rsp_demux_006:rsp_demux_006|                                                                                                        ; 1.1 (1.1)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_rsp_demux_006:rsp_demux_006                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Wire_Shark_mm_interconnect_0_rsp_demux_006                                 ; Wire_Shark   ;
;          |Wire_Shark_mm_interconnect_0_rsp_demux_007:rsp_demux_007|                                                                                                        ; 0.6 (0.6)            ; 0.7 (0.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_rsp_demux_007:rsp_demux_007                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Wire_Shark_mm_interconnect_0_rsp_demux_007                                 ; Wire_Shark   ;
;          |Wire_Shark_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                                                    ; 26.4 (26.4)          ; 30.3 (30.3)                      ; 4.4 (4.4)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 50 (50)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Wire_Shark_mm_interconnect_0_rsp_mux                                       ; Wire_Shark   ;
;          |altera_avalon_sc_fifo:descriptor_memory_s1_agent_rsp_fifo|                                                                                                       ; 11.8 (11.8)          ; 14.8 (14.8)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:descriptor_memory_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                                      ; Wire_Shark   ;
;          |altera_avalon_sc_fifo:filter_0_avalon_slave_0_agent_rsp_fifo|                                                                                                    ; 7.2 (7.2)            ; 8.3 (8.3)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:filter_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                                      ; Wire_Shark   ;
;          |altera_avalon_sc_fifo:nios2e_debug_mem_slave_agent_rsp_fifo|                                                                                                     ; 8.9 (8.9)            ; 8.9 (8.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2e_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                                      ; Wire_Shark   ;
;          |altera_avalon_sc_fifo:onchip_memory_nios_s1_agent_rsp_fifo|                                                                                                      ; 12.5 (12.5)          ; 14.7 (14.7)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory_nios_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                                      ; Wire_Shark   ;
;          |altera_avalon_sc_fifo:sgdma_rx_csr_agent_rsp_fifo|                                                                                                               ; 5.8 (5.8)            ; 6.3 (6.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sgdma_rx_csr_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                                                      ; Wire_Shark   ;
;          |altera_avalon_sc_fifo:sgdma_tx_csr_agent_rsp_fifo|                                                                                                               ; 6.0 (6.0)            ; 6.3 (6.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sgdma_tx_csr_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                                                      ; Wire_Shark   ;
;          |altera_avalon_sc_fifo:tse_mac_control_port_agent_rsp_fifo|                                                                                                       ; 6.2 (6.2)            ; 6.8 (6.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:tse_mac_control_port_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                                      ; Wire_Shark   ;
;          |altera_avalon_sc_fifo:uart_avalon_jtag_slave_agent_rsp_fifo|                                                                                                     ; 4.7 (4.7)            ; 5.7 (5.7)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                                      ; Wire_Shark   ;
;          |altera_merlin_master_agent:nios2e_data_master_agent|                                                                                                             ; 11.1 (11.1)          ; 11.1 (11.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2e_data_master_agent                                                                                                                                                                                                                                                                                                                                                                                                                                           ; altera_merlin_master_agent                                                 ; Wire_Shark   ;
;          |altera_merlin_master_agent:nios2e_instruction_master_agent|                                                                                                      ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2e_instruction_master_agent                                                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_master_agent                                                 ; Wire_Shark   ;
;          |altera_merlin_master_agent:sgdma_rx_descriptor_read_agent|                                                                                                       ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:sgdma_rx_descriptor_read_agent                                                                                                                                                                                                                                                                                                                                                                                                                                     ; altera_merlin_master_agent                                                 ; Wire_Shark   ;
;          |altera_merlin_master_agent:sgdma_rx_descriptor_write_agent|                                                                                                      ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:sgdma_rx_descriptor_write_agent                                                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_master_agent                                                 ; Wire_Shark   ;
;          |altera_merlin_master_agent:sgdma_rx_m_write_agent|                                                                                                               ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:sgdma_rx_m_write_agent                                                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_merlin_master_agent                                                 ; Wire_Shark   ;
;          |altera_merlin_master_agent:sgdma_tx_descriptor_read_agent|                                                                                                       ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:sgdma_tx_descriptor_read_agent                                                                                                                                                                                                                                                                                                                                                                                                                                     ; altera_merlin_master_agent                                                 ; Wire_Shark   ;
;          |altera_merlin_master_agent:sgdma_tx_m_read_agent|                                                                                                                ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:sgdma_tx_m_read_agent                                                                                                                                                                                                                                                                                                                                                                                                                                              ; altera_merlin_master_agent                                                 ; Wire_Shark   ;
;          |altera_merlin_master_translator:nios2e_data_master_translator|                                                                                                   ; 5.2 (5.2)            ; 5.5 (5.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2e_data_master_translator                                                                                                                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_master_translator                                            ; Wire_Shark   ;
;          |altera_merlin_master_translator:nios2e_instruction_master_translator|                                                                                            ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2e_instruction_master_translator                                                                                                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_master_translator                                            ; Wire_Shark   ;
;          |altera_merlin_slave_agent:nios2e_debug_mem_slave_agent|                                                                                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2e_debug_mem_slave_agent                                                                                                                                                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                                                  ; Wire_Shark   ;
;          |altera_merlin_slave_agent:onchip_memory_nios_s1_agent|                                                                                                           ; 7.6 (3.6)            ; 8.4 (4.4)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (7)              ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory_nios_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                                                  ; Wire_Shark   ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                                                                ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory_nios_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                                                                                                                           ; altera_merlin_burst_uncompressor                                           ; Wire_Shark   ;
;          |altera_merlin_slave_agent:sgdma_rx_csr_agent|                                                                                                                    ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sgdma_rx_csr_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                                                  ; Wire_Shark   ;
;          |altera_merlin_slave_agent:sgdma_tx_csr_agent|                                                                                                                    ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sgdma_tx_csr_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                                                  ; Wire_Shark   ;
;          |altera_merlin_slave_agent:tse_mac_control_port_agent|                                                                                                            ; 1.7 (1.7)            ; 2.5 (2.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:tse_mac_control_port_agent                                                                                                                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                                                  ; Wire_Shark   ;
;          |altera_merlin_slave_agent:uart_avalon_jtag_slave_agent|                                                                                                          ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:uart_avalon_jtag_slave_agent                                                                                                                                                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                                                  ; Wire_Shark   ;
;          |altera_merlin_slave_translator:descriptor_memory_s1_translator|                                                                                                  ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:descriptor_memory_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                                             ; Wire_Shark   ;
;          |altera_merlin_slave_translator:filter_0_avalon_slave_0_translator|                                                                                               ; 3.0 (3.0)            ; 3.3 (3.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:filter_0_avalon_slave_0_translator                                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                                             ; Wire_Shark   ;
;          |altera_merlin_slave_translator:nios2e_debug_mem_slave_translator|                                                                                                ; 6.7 (6.7)            ; 13.2 (13.2)                      ; 6.5 (6.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2e_debug_mem_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                                             ; Wire_Shark   ;
;          |altera_merlin_slave_translator:onchip_memory_nios_s1_translator|                                                                                                 ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory_nios_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                                             ; Wire_Shark   ;
;          |altera_merlin_slave_translator:sgdma_rx_csr_translator|                                                                                                          ; 10.9 (10.9)          ; 11.6 (11.6)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sgdma_rx_csr_translator                                                                                                                                                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                                             ; Wire_Shark   ;
;          |altera_merlin_slave_translator:sgdma_tx_csr_translator|                                                                                                          ; 11.3 (11.3)          ; 13.2 (13.2)                      ; 2.3 (2.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 5 (5)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sgdma_tx_csr_translator                                                                                                                                                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                                             ; Wire_Shark   ;
;          |altera_merlin_slave_translator:tse_mac_control_port_translator|                                                                                                  ; 7.2 (7.2)            ; 9.4 (9.4)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:tse_mac_control_port_translator                                                                                                                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                                             ; Wire_Shark   ;
;          |altera_merlin_slave_translator:uart_avalon_jtag_slave_translator|                                                                                                ; 7.3 (7.3)            ; 8.3 (8.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                                             ; Wire_Shark   ;
;          |altera_merlin_width_adapter:descriptor_memory_s1_to_nios2e_data_master_rsp_width_adapter|                                                                        ; 7.1 (7.1)            ; 8.1 (8.1)                        ; 1.4 (1.4)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:descriptor_memory_s1_to_nios2e_data_master_rsp_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                      ; altera_merlin_width_adapter                                                ; Wire_Shark   ;
;          |altera_merlin_width_adapter:descriptor_memory_s1_to_sgdma_tx_descriptor_read_rsp_width_adapter|                                                                  ; 3.3 (3.3)            ; 4.0 (4.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:descriptor_memory_s1_to_sgdma_tx_descriptor_read_rsp_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                ; altera_merlin_width_adapter                                                ; Wire_Shark   ;
;          |altera_merlin_width_adapter:onchip_memory_nios_s1_to_sgdma_tx_m_read_rsp_width_adapter|                                                                          ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onchip_memory_nios_s1_to_sgdma_tx_m_read_rsp_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                        ; altera_merlin_width_adapter                                                ; Wire_Shark   ;
;          |altera_merlin_width_adapter:sgdma_rx_m_write_to_onchip_memory_nios_s1_cmd_width_adapter|                                                                         ; 9.3 (9.3)            ; 23.5 (23.5)                      ; 14.3 (14.3)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 5 (5)               ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sgdma_rx_m_write_to_onchip_memory_nios_s1_cmd_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                       ; altera_merlin_width_adapter                                                ; Wire_Shark   ;
;          |altera_merlin_width_adapter:sgdma_tx_m_read_to_onchip_memory_nios_s1_cmd_width_adapter|                                                                          ; 5.8 (5.8)            ; 5.9 (5.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sgdma_tx_m_read_to_onchip_memory_nios_s1_cmd_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                        ; altera_merlin_width_adapter                                                ; Wire_Shark   ;
;       |Wire_Shark_nios2e:nios2e|                                                                                                                                           ; 459.0 (0.0)          ; 493.8 (0.0)                      ; 42.4 (0.0)                                        ; 7.6 (0.0)                        ; 0.0 (0.0)            ; 682 (0)             ; 617 (0)                   ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Wire_Shark_nios2e                                                          ; Wire_Shark   ;
;          |Wire_Shark_nios2e_cpu:cpu|                                                                                                                                       ; 459.0 (316.5)        ; 493.8 (331.1)                    ; 42.4 (20.7)                                       ; 7.6 (6.1)                        ; 0.0 (0.0)            ; 682 (515)           ; 617 (339)                 ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Wire_Shark_nios2e_cpu                                                      ; Wire_Shark   ;
;             |Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|                                                                                          ; 142.4 (30.3)         ; 162.7 (30.9)                     ; 21.7 (0.7)                                        ; 1.4 (0.0)                        ; 0.0 (0.0)            ; 167 (8)             ; 278 (81)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci                                                                                                                                                                                                                                                                                                                                                                                                                       ; Wire_Shark_nios2e_cpu_nios2_oci                                            ; Wire_Shark   ;
;                |Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|                                                                   ; 43.6 (0.0)           ; 58.8 (0.0)                       ; 16.3 (0.0)                                        ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 97 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper                                                                                                                                                                                                                                                                                                                               ; Wire_Shark_nios2e_cpu_debug_slave_wrapper                                  ; Wire_Shark   ;
;                   |Wire_Shark_nios2e_cpu_debug_slave_sysclk:the_Wire_Shark_nios2e_cpu_debug_slave_sysclk|                                                                  ; 10.8 (10.5)          ; 19.7 (18.3)                      ; 8.8 (7.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_sysclk:the_Wire_Shark_nios2e_cpu_debug_slave_sysclk                                                                                                                                                                                                                                         ; Wire_Shark_nios2e_cpu_debug_slave_sysclk                                   ; Wire_Shark   ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                                ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_sysclk:the_Wire_Shark_nios2e_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                                                                    ; altera_std_synchronizer                                                    ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                                                                ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_sysclk:the_Wire_Shark_nios2e_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4                                                                                                                                                                                    ; altera_std_synchronizer                                                    ; work         ;
;                   |Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|                                                                        ; 31.1 (30.8)          ; 37.5 (35.8)                      ; 7.5 (6.0)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 54 (54)             ; 48 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck                                                                                                                                                                                                                                               ; Wire_Shark_nios2e_cpu_debug_slave_tck                                      ; Wire_Shark   ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                                                ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                                                                                          ; altera_std_synchronizer                                                    ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                                ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                                                                          ; altera_std_synchronizer                                                    ; work         ;
;                   |sld_virtual_jtag_basic:Wire_Shark_nios2e_cpu_debug_slave_phy|                                                                                           ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:Wire_Shark_nios2e_cpu_debug_slave_phy                                                                                                                                                                                                                                                                  ; sld_virtual_jtag_basic                                                     ; work         ;
;                |Wire_Shark_nios2e_cpu_nios2_avalon_reg:the_Wire_Shark_nios2e_cpu_nios2_avalon_reg|                                                                         ; 5.9 (5.9)            ; 6.1 (6.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_avalon_reg:the_Wire_Shark_nios2e_cpu_nios2_avalon_reg                                                                                                                                                                                                                                                                                                                                     ; Wire_Shark_nios2e_cpu_nios2_avalon_reg                                     ; Wire_Shark   ;
;                |Wire_Shark_nios2e_cpu_nios2_oci_break:the_Wire_Shark_nios2e_cpu_nios2_oci_break|                                                                           ; 7.6 (7.6)            ; 9.6 (9.6)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_oci_break:the_Wire_Shark_nios2e_cpu_nios2_oci_break                                                                                                                                                                                                                                                                                                                                       ; Wire_Shark_nios2e_cpu_nios2_oci_break                                      ; Wire_Shark   ;
;                |Wire_Shark_nios2e_cpu_nios2_oci_debug:the_Wire_Shark_nios2e_cpu_nios2_oci_debug|                                                                           ; 4.3 (3.8)            ; 5.2 (4.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_oci_debug:the_Wire_Shark_nios2e_cpu_nios2_oci_debug                                                                                                                                                                                                                                                                                                                                       ; Wire_Shark_nios2e_cpu_nios2_oci_debug                                      ; Wire_Shark   ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_oci_debug:the_Wire_Shark_nios2e_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                                                   ; altera_std_synchronizer                                                    ; work         ;
;                |Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|                                                                                 ; 50.7 (50.7)          ; 52.1 (52.1)                      ; 1.7 (1.7)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 76 (76)             ; 54 (54)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem                                                                                                                                                                                                                                                                                                                                             ; Wire_Shark_nios2e_cpu_nios2_ocimem                                         ; Wire_Shark   ;
;                   |Wire_Shark_nios2e_cpu_ociram_sp_ram_module:Wire_Shark_nios2e_cpu_ociram_sp_ram|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|Wire_Shark_nios2e_cpu_ociram_sp_ram_module:Wire_Shark_nios2e_cpu_ociram_sp_ram                                                                                                                                                                                                                                                              ; Wire_Shark_nios2e_cpu_ociram_sp_ram_module                                 ; Wire_Shark   ;
;                      |altsyncram:the_altsyncram|                                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|Wire_Shark_nios2e_cpu_ociram_sp_ram_module:Wire_Shark_nios2e_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                                                                                                                                                                                                    ; altsyncram                                                                 ; work         ;
;                         |altsyncram_qid1:auto_generated|                                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|Wire_Shark_nios2e_cpu_ociram_sp_ram_module:Wire_Shark_nios2e_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated                                                                                                                                                                                                     ; altsyncram_qid1                                                            ; work         ;
;             |Wire_Shark_nios2e_cpu_register_bank_a_module:Wire_Shark_nios2e_cpu_register_bank_a|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_register_bank_a_module:Wire_Shark_nios2e_cpu_register_bank_a                                                                                                                                                                                                                                                                                                                                                                                                        ; Wire_Shark_nios2e_cpu_register_bank_a_module                               ; Wire_Shark   ;
;                |altsyncram:the_altsyncram|                                                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_register_bank_a_module:Wire_Shark_nios2e_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                                                 ; work         ;
;                   |altsyncram_msi1:auto_generated|                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_register_bank_a_module:Wire_Shark_nios2e_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                                                                                                                                                                                                               ; altsyncram_msi1                                                            ; work         ;
;             |Wire_Shark_nios2e_cpu_register_bank_b_module:Wire_Shark_nios2e_cpu_register_bank_b|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_register_bank_b_module:Wire_Shark_nios2e_cpu_register_bank_b                                                                                                                                                                                                                                                                                                                                                                                                        ; Wire_Shark_nios2e_cpu_register_bank_b_module                               ; Wire_Shark   ;
;                |altsyncram:the_altsyncram|                                                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_register_bank_b_module:Wire_Shark_nios2e_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                                                 ; work         ;
;                   |altsyncram_msi1:auto_generated|                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_register_bank_b_module:Wire_Shark_nios2e_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                                                                                                                                                                                                               ; altsyncram_msi1                                                            ; work         ;
;       |Wire_Shark_onchip_memory_nios:onchip_memory_nios|                                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_onchip_memory_nios:onchip_memory_nios                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Wire_Shark_onchip_memory_nios                                              ; Wire_Shark   ;
;          |altsyncram:the_altsyncram|                                                                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_onchip_memory_nios:onchip_memory_nios|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; altsyncram                                                                 ; work         ;
;             |altsyncram_ghj1:auto_generated|                                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_onchip_memory_nios:onchip_memory_nios|altsyncram:the_altsyncram|altsyncram_ghj1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                    ; altsyncram_ghj1                                                            ; work         ;
;       |Wire_Shark_pll_0:pll_0|                                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_pll_0:pll_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Wire_Shark_pll_0                                                           ; Wire_Shark   ;
;          |altera_pll:altera_pll_i|                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_pll_0:pll_0|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; altera_pll                                                                 ; work         ;
;       |altera_reset_controller:rst_controller|                                                                                                                             ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; altera_reset_controller                                                    ; Wire_Shark   ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                                                      ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; altera_reset_synchronizer                                                  ; Wire_Shark   ;
;       |altera_reset_controller:rst_controller_001|                                                                                                                         ; 3.0 (2.5)            ; 8.5 (5.5)                        ; 5.5 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; altera_reset_controller                                                    ; Wire_Shark   ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                                                                  ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_reset_synchronizer                                                  ; Wire_Shark   ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                                                      ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; altera_reset_synchronizer                                                  ; Wire_Shark   ;
;    |pzdyqx:nabboc|                                                                                                                                                         ; 60.6 (0.0)           ; 72.0 (0.0)                       ; 11.5 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 91 (0)              ; 75 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; pzdyqx                                                                     ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                                                       ; 60.6 (7.1)           ; 72.0 (7.5)                       ; 11.5 (0.5)                                        ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 91 (12)             ; 75 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; pzdyqx_impl                                                                ; work         ;
;          |GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|                                                                                                   ; 28.0 (12.2)          ; 34.5 (15.3)                      ; 6.5 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (24)             ; 29 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; GHVD5181                                                                   ; work         ;
;             |LQYT7093:MBPH5020|                                                                                                                                            ; 15.8 (15.8)          ; 19.2 (19.2)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LQYT7093                                                                   ; work         ;
;          |KIFI3548:TPOO7242|                                                                                                                                               ; 6.8 (6.8)            ; 6.8 (6.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; KIFI3548                                                                   ; work         ;
;          |LQYT7093:LRYQ7721|                                                                                                                                               ; 11.2 (11.2)          ; 15.2 (15.2)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LQYT7093                                                                   ; work         ;
;          |PUDL0439:ESUL0435|                                                                                                                                               ; 7.5 (7.5)            ; 8.0 (8.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; PUDL0439                                                                   ; work         ;
;    |sld_hub:auto_hub|                                                                                                                                                      ; 84.0 (0.3)           ; 95.0 (0.3)                       ; 11.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 133 (1)             ; 94 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; sld_hub                                                                    ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|                                    ; 83.5 (0.0)           ; 94.7 (0.0)                       ; 11.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (0)             ; 94 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input                                                ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                                                              ; 83.5 (0.0)           ; 94.7 (0.0)                       ; 11.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (0)             ; 94 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                                                                                                                                                        ; alt_sld_fab                                                                ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                                                          ; 83.5 (2.8)           ; 94.7 (3.8)                       ; 11.3 (1.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (1)             ; 94 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                                                                                                                                                    ; alt_sld_fab_alt_sld_fab                                                    ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                                                               ; 80.7 (0.0)           ; 90.9 (0.0)                       ; 10.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 131 (0)             ; 87 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                                                                                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric                                          ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                                                           ; 80.7 (56.4)          ; 90.9 (64.2)                      ; 10.3 (7.8)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 131 (93)            ; 87 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                                                                                                                                           ; sld_jtag_hub                                                               ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                                                             ; 12.8 (12.8)          ; 13.2 (13.2)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                   ; sld_rom_sr                                                                 ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                                                           ; 11.4 (11.4)          ; 13.6 (13.6)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                 ; sld_shadow_jsm                                                             ; altera_sld   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                  ;
+---------------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name                ; Pin Type ; D1   ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+
; HPS_ENET_MDC        ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_ENET_TX_DATA[0] ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_TX_DATA[1] ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_TX_DATA[2] ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_TX_DATA[3] ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_TX_EN      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; CLOCK3_50           ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK4_50           ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50            ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]              ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]              ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]              ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]              ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]               ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]               ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]               ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]               ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]               ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]               ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]               ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]               ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]               ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]               ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR[0]             ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]             ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]             ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]             ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]             ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]             ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]             ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]             ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]             ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]             ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[0]        ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[1]        ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[2]        ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[3]        ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[4]        ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[5]        ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[6]        ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[7]        ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[8]        ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[9]        ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[10]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[11]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[12]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[0]          ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[1]          ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CAS_N          ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CKE            ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CLK            ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CS_N           ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_LDQM           ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_RAS_N          ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_UDQM           ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_WE_N           ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_ENET_GTX_CLK    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_FLASH_DCLK      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_FLASH_NCSO      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_LCM_SPIM_CLK    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_LCM_SPIM_MISO   ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_LCM_SPIM_MOSI   ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_LCM_SPIM_SS     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_SD_CLK          ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_SPIM_CLK        ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_SPIM_MISO       ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_SPIM_MOSI       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_SPIM_SS         ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_UART_RX         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_UART_TX         ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_CLKOUT      ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_USB_DIR         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_USB_NXT         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_USB_STP         ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IRDA_RXD            ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IRDA_TXD            ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_ENET_MDIO       ; Bidir    ; --   ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[0]          ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[1]          ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[2]          ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[3]          ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[4]          ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[5]          ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[6]          ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[7]          ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[8]          ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[9]          ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[10]         ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[11]         ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[12]         ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[13]         ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[14]         ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[15]         ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_ENET_INT_N      ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_FLASH_DATA[0]   ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_FLASH_DATA[1]   ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_FLASH_DATA[2]   ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_FLASH_DATA[3]   ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_GSENSOR_INT     ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_I2C1_SCLK       ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_I2C1_SDAT       ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_I2C2_SCLK       ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_I2C2_SDAT       ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_I2C_CONTROL     ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_KEY             ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_LCM_BK          ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_LCM_D_C         ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_LCM_RST_N       ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_LED             ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_LTC_GPIO        ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_SD_CMD          ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_SD_DATA[0]      ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_SD_DATA[1]      ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_SD_DATA[2]      ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_SD_DATA[3]      ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[0]     ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[1]     ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[2]     ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[3]     ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[4]     ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[5]     ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[6]     ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[7]     ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK2_50           ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_RX_CLK     ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_RX_DV      ; Input    ; (0)  ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_RX_DATA[3] ; Input    ; (0)  ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_RX_DATA[2] ; Input    ; (0)  ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_RX_DATA[1] ; Input    ; (0)  ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_RX_DATA[0] ; Input    ; (0)  ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                    ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK3_50                                                                                                                                                                                                              ;                   ;         ;
; CLOCK4_50                                                                                                                                                                                                              ;                   ;         ;
; CLOCK_50                                                                                                                                                                                                               ;                   ;         ;
; KEY[0]                                                                                                                                                                                                                 ;                   ;         ;
; KEY[1]                                                                                                                                                                                                                 ;                   ;         ;
; KEY[2]                                                                                                                                                                                                                 ;                   ;         ;
; KEY[3]                                                                                                                                                                                                                 ;                   ;         ;
; SW[0]                                                                                                                                                                                                                  ;                   ;         ;
; SW[1]                                                                                                                                                                                                                  ;                   ;         ;
; SW[2]                                                                                                                                                                                                                  ;                   ;         ;
; SW[3]                                                                                                                                                                                                                  ;                   ;         ;
; SW[4]                                                                                                                                                                                                                  ;                   ;         ;
; SW[5]                                                                                                                                                                                                                  ;                   ;         ;
; SW[6]                                                                                                                                                                                                                  ;                   ;         ;
; SW[7]                                                                                                                                                                                                                  ;                   ;         ;
; SW[8]                                                                                                                                                                                                                  ;                   ;         ;
; SW[9]                                                                                                                                                                                                                  ;                   ;         ;
; HPS_LCM_SPIM_MISO                                                                                                                                                                                                      ;                   ;         ;
; HPS_SPIM_MISO                                                                                                                                                                                                          ;                   ;         ;
; HPS_UART_RX                                                                                                                                                                                                            ;                   ;         ;
; HPS_USB_CLKOUT                                                                                                                                                                                                         ;                   ;         ;
; HPS_USB_DIR                                                                                                                                                                                                            ;                   ;         ;
; HPS_USB_NXT                                                                                                                                                                                                            ;                   ;         ;
; IRDA_RXD                                                                                                                                                                                                               ;                   ;         ;
; HPS_ENET_MDIO                                                                                                                                                                                                          ;                   ;         ;
;      - Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[0]~feeder                                                                   ; 0                 ; 0       ;
; DRAM_DQ[0]                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                                                                                            ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                                                                            ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                                                                                            ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                                                                                            ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                                                                                            ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                                                                                            ;                   ;         ;
; HPS_ENET_INT_N                                                                                                                                                                                                         ;                   ;         ;
; HPS_FLASH_DATA[0]                                                                                                                                                                                                      ;                   ;         ;
; HPS_FLASH_DATA[1]                                                                                                                                                                                                      ;                   ;         ;
; HPS_FLASH_DATA[2]                                                                                                                                                                                                      ;                   ;         ;
; HPS_FLASH_DATA[3]                                                                                                                                                                                                      ;                   ;         ;
; HPS_GSENSOR_INT                                                                                                                                                                                                        ;                   ;         ;
; HPS_I2C1_SCLK                                                                                                                                                                                                          ;                   ;         ;
; HPS_I2C1_SDAT                                                                                                                                                                                                          ;                   ;         ;
; HPS_I2C2_SCLK                                                                                                                                                                                                          ;                   ;         ;
; HPS_I2C2_SDAT                                                                                                                                                                                                          ;                   ;         ;
; HPS_I2C_CONTROL                                                                                                                                                                                                        ;                   ;         ;
; HPS_KEY                                                                                                                                                                                                                ;                   ;         ;
; HPS_LCM_BK                                                                                                                                                                                                             ;                   ;         ;
; HPS_LCM_D_C                                                                                                                                                                                                            ;                   ;         ;
; HPS_LCM_RST_N                                                                                                                                                                                                          ;                   ;         ;
; HPS_LED                                                                                                                                                                                                                ;                   ;         ;
; HPS_LTC_GPIO                                                                                                                                                                                                           ;                   ;         ;
; HPS_SD_CMD                                                                                                                                                                                                             ;                   ;         ;
; HPS_SD_DATA[0]                                                                                                                                                                                                         ;                   ;         ;
; HPS_SD_DATA[1]                                                                                                                                                                                                         ;                   ;         ;
; HPS_SD_DATA[2]                                                                                                                                                                                                         ;                   ;         ;
; HPS_SD_DATA[3]                                                                                                                                                                                                         ;                   ;         ;
; HPS_USB_DATA[0]                                                                                                                                                                                                        ;                   ;         ;
; HPS_USB_DATA[1]                                                                                                                                                                                                        ;                   ;         ;
; HPS_USB_DATA[2]                                                                                                                                                                                                        ;                   ;         ;
; HPS_USB_DATA[3]                                                                                                                                                                                                        ;                   ;         ;
; HPS_USB_DATA[4]                                                                                                                                                                                                        ;                   ;         ;
; HPS_USB_DATA[5]                                                                                                                                                                                                        ;                   ;         ;
; HPS_USB_DATA[6]                                                                                                                                                                                                        ;                   ;         ;
; HPS_USB_DATA[7]                                                                                                                                                                                                        ;                   ;         ;
; CLOCK2_50                                                                                                                                                                                                              ;                   ;         ;
; HPS_ENET_RX_CLK                                                                                                                                                                                                        ;                   ;         ;
; HPS_ENET_RX_DV                                                                                                                                                                                                         ;                   ;         ;
;      - Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_gsd:auto_generated|ddio_ina[0] ; 0                 ; 0       ;
; HPS_ENET_RX_DATA[3]                                                                                                                                                                                                    ;                   ;         ;
;      - Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_jsd:auto_generated|ddio_ina[3] ; 0                 ; 0       ;
; HPS_ENET_RX_DATA[2]                                                                                                                                                                                                    ;                   ;         ;
;      - Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_jsd:auto_generated|ddio_ina[2] ; 0                 ; 0       ;
; HPS_ENET_RX_DATA[1]                                                                                                                                                                                                    ;                   ;         ;
;      - Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_jsd:auto_generated|ddio_ina[1] ; 0                 ; 0       ;
; HPS_ENET_RX_DATA[0]                                                                                                                                                                                                    ;                   ;         ;
;      - Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_jsd:auto_generated|ddio_ina[0] ; 0                 ; 0       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Location                   ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK2_50                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; PIN_AA16                   ; 3998    ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; HPS_ENET_RX_CLK                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; PIN_AB27                   ; 1474    ; Clock                      ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|always20~0                                                                                                                                                                                                                                                                    ; LABCELL_X40_Y16_N33        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|always2~0                                                                                                                                                                                                                                                                     ; LABCELL_X36_Y14_N0         ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|control_reg_en~1                                                                                                                                                                                                                                                              ; LABCELL_X33_Y14_N36        ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|csr_readdata[13]~0                                                                                                                                                                                                                                                            ; LABCELL_X37_Y15_N30        ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_pointer_lower_reg_en                                                                                                                                                                                                                                               ; LABCELL_X35_Y14_N15        ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_pointer_upper_reg_en                                                                                                                                                                                                                                               ; LABCELL_X35_Y14_N48        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_read_rising                                                                                                                                                                                                                                                   ; LABCELL_X50_Y15_N51        ; 37      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|do_restart                                                                                                                                                                                                                                                                    ; FF_X36_Y15_N5              ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|altshift_taps:desc_assembler_rtl_0|shift_taps_0tv:auto_generated|cntr_d1h:cntr5|counter_reg_bit0~0                                                                                                                                                                                      ; LABCELL_X40_Y18_N21        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|altshift_taps:desc_assembler_rtl_0|shift_taps_0tv:auto_generated|dffe6                                                                                                                                                                                                                  ; FF_X40_Y18_N49             ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|always10~0                                                                                                                                                                                                                                                                              ; LABCELL_X36_Y14_N39        ; 67      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|always10~1                                                                                                                                                                                                                                                                              ; LABCELL_X42_Y17_N48        ; 67      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|desc_reg_en                                                                                                                                                                                                                                                                             ; LABCELL_X40_Y17_N21        ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[1]~0                                                                                                                                                                                                                                                            ; LABCELL_X37_Y17_N54        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_read                                                                                                                                                                                                                                                                    ; FF_X39_Y17_N56             ; 49      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|_~0        ; MLABCELL_X47_Y19_N45       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_rreq ; LABCELL_X40_Y17_N12        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_wreq ; LABCELL_X40_Y17_N39        ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_write_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_write_which_resides_within_Wire_Shark_SGDMA_RX|controlbitsfifo_rdreq                                                                                                                                                                                                                                                                 ; FF_X40_Y17_N29             ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_command_fifo:the_Wire_Shark_SGDMA_RX_command_fifo|scfifo:Wire_Shark_SGDMA_RX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|_~3                                                                                                                                                                                                                                                                                        ; LABCELL_X35_Y19_N15        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_command_fifo:the_Wire_Shark_SGDMA_RX_command_fifo|scfifo:Wire_Shark_SGDMA_RX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|empty_dff                                                                                                                                                                                                                                                                                  ; FF_X35_Y19_N20             ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_command_fifo:the_Wire_Shark_SGDMA_RX_command_fifo|scfifo:Wire_Shark_SGDMA_RX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|valid_rreq                                                                                                                                                                                                                                                                                 ; LABCELL_X35_Y18_N39        ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_command_fifo:the_Wire_Shark_SGDMA_RX_command_fifo|scfifo:Wire_Shark_SGDMA_RX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|valid_wreq                                                                                                                                                                                                                                                                                 ; LABCELL_X35_Y19_N3         ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_command_grabber:the_Wire_Shark_SGDMA_RX_command_grabber|command_valid                                                                                                                                                                                                                                                                                                                                                                             ; FF_X35_Y18_N11             ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|_~0                                                                                                                                                                                                                                                                                                   ; LABCELL_X36_Y19_N51        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_i3f:auto_generated|counter_reg_bit[0]                                                                                                                                                                                                                                         ; FF_X36_Y19_N50             ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_rreq                                                                                                                                                                                                                                                                                            ; LABCELL_X36_Y19_N45        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_wreq                                                                                                                                                                                                                                                                                            ; LABCELL_X35_Y19_N57        ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX:the_byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX|sixty_four_bit_byteenable_FSM_which_resides_within_Wire_Shark_SGDMA_RX:the_sixty_four_bit_byteenable_FSM|waitrequest_out~0                                                                                                                                                            ; LABCELL_X30_Y19_N27        ; 95      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|counter[15]~2                                                                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X30_Y19_N33        ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|delayed_write_command_valid                                                                                                                                                                                                                                                                                                                                                                               ; FF_X31_Y19_N8              ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|m_write_address~0                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X35_Y18_N30        ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_status_token_fifo:the_Wire_Shark_SGDMA_RX_status_token_fifo|scfifo:Wire_Shark_SGDMA_RX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo|_~3                                                                                                                                                                                                                                                                    ; LABCELL_X33_Y19_N21        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_status_token_fifo:the_Wire_Shark_SGDMA_RX_status_token_fifo|scfifo:Wire_Shark_SGDMA_RX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo|valid_rreq                                                                                                                                                                                                                                                             ; LABCELL_X35_Y19_N51        ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_status_token_fifo:the_Wire_Shark_SGDMA_RX_status_token_fifo|scfifo:Wire_Shark_SGDMA_RX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo|valid_wreq                                                                                                                                                                                                                                                             ; LABCELL_X33_Y19_N45        ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|comb~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y17_N48        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|comb~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X47_Y18_N27       ; 46      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|comb~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y18_N42        ; 47      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|reset_n                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X36_Y15_N14             ; 756     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|always19~0                                                                                                                                                                                                                                                                    ; LABCELL_X50_Y14_N3         ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|always2~0                                                                                                                                                                                                                                                                     ; LABCELL_X46_Y14_N30        ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|control_reg_en~0                                                                                                                                                                                                                                                              ; LABCELL_X40_Y14_N24        ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|csr_readdata[11]~0                                                                                                                                                                                                                                                            ; LABCELL_X45_Y15_N9         ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_pointer_lower_reg_en                                                                                                                                                                                                                                               ; LABCELL_X46_Y14_N54        ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_pointer_upper_reg_en                                                                                                                                                                                                                                               ; LABCELL_X46_Y14_N3         ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_read_rising                                                                                                                                                                                                                                                   ; LABCELL_X51_Y19_N48        ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|do_restart                                                                                                                                                                                                                                                                    ; FF_X46_Y14_N41             ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_0|shift_taps_vsv:auto_generated|cntr_d1h:cntr5|counter_reg_bit0~0                                                                                                                                                                                      ; LABCELL_X50_Y20_N51        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_0|shift_taps_vsv:auto_generated|dffe6                                                                                                                                                                                                                  ; FF_X50_Y20_N37             ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_1|shift_taps_usv:auto_generated|cntr_b1h:cntr5|counter_reg_bit0~0                                                                                                                                                                                      ; LABCELL_X51_Y18_N54        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_1|shift_taps_usv:auto_generated|dffe6                                                                                                                                                                                                                  ; FF_X50_Y19_N46             ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_2|shift_taps_auv:auto_generated|cntr_d1h:cntr5|counter_reg_bit0~0                                                                                                                                                                                      ; LABCELL_X46_Y21_N42        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_2|shift_taps_auv:auto_generated|dffe6                                                                                                                                                                                                                  ; FF_X46_Y21_N13             ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|always10~0                                                                                                                                                                                                                                                                              ; LABCELL_X46_Y14_N6         ; 70      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|desc_reg_en                                                                                                                                                                                                                                                                             ; LABCELL_X51_Y18_N9         ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|desc_reg~0                                                                                                                                                                                                                                                                              ; LABCELL_X46_Y17_N42        ; 69      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[1]~0                                                                                                                                                                                                                                                            ; LABCELL_X50_Y17_N54        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_read                                                                                                                                                                                                                                                                    ; FF_X51_Y16_N14             ; 49      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|_~0        ; LABCELL_X50_Y23_N51        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_rreq ; LABCELL_X48_Y23_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_wreq ; LABCELL_X48_Y23_N24        ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_write_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_write_which_resides_within_Wire_Shark_SGDMA_TX|controlbitsfifo_rdreq                                                                                                                                                                                                                                                                 ; FF_X45_Y21_N50             ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_command_fifo:the_Wire_Shark_SGDMA_TX_command_fifo|scfifo:Wire_Shark_SGDMA_TX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|_~3                                                                                                                                                                                                                                                                                        ; MLABCELL_X39_Y20_N57       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_command_fifo:the_Wire_Shark_SGDMA_TX_command_fifo|scfifo:Wire_Shark_SGDMA_TX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|empty_dff                                                                                                                                                                                                                                                                                  ; FF_X40_Y22_N50             ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_command_fifo:the_Wire_Shark_SGDMA_TX_command_fifo|scfifo:Wire_Shark_SGDMA_TX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|valid_rreq                                                                                                                                                                                                                                                                                 ; LABCELL_X40_Y22_N57        ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_command_fifo:the_Wire_Shark_SGDMA_TX_command_fifo|scfifo:Wire_Shark_SGDMA_TX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|valid_wreq                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y18_N45        ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_command_grabber:the_Wire_Shark_SGDMA_TX_command_grabber|command_valid                                                                                                                                                                                                                                                                                                                                                                             ; FF_X40_Y22_N11             ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|_~0                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y21_N27        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_i3f:auto_generated|counter_reg_bit[0]                                                                                                                                                                                                                                         ; FF_X45_Y21_N26             ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_rreq                                                                                                                                                                                                                                                                                            ; LABCELL_X45_Y21_N9         ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_wreq                                                                                                                                                                                                                                                                                            ; LABCELL_X45_Y21_N54        ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|Equal1~0                                                                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X42_Y23_N33        ; 56      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|m_read_address[12]~0                                                                                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X39_Y22_N54       ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|received_data_counter[0]~8                                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X43_Y22_N33        ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|received_data_counter[5]~1                                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X42_Y23_N15        ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|remaining_transactions[15]~0                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X43_Y22_N9         ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|transactions_in_queue~0                                                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X40_Y25_N36        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|transactions_left_to_post[0]~0                                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X40_Y25_N33        ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|transactions_left_to_post[15]~1                                                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X40_Y25_N18        ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|scfifo:Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|scfifo_7v91:auto_generated|a_dpfifo_e5a1:dpfifo|_~2                                                                                                                                                                                             ; LABCELL_X36_Y24_N57        ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_status_token_fifo:the_Wire_Shark_SGDMA_TX_status_token_fifo|scfifo:Wire_Shark_SGDMA_TX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo|_~3                                                                                                                                                                                                                                                                    ; LABCELL_X43_Y22_N45        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_status_token_fifo:the_Wire_Shark_SGDMA_TX_status_token_fifo|scfifo:Wire_Shark_SGDMA_TX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo|valid_rreq                                                                                                                                                                                                                                                             ; LABCELL_X45_Y21_N36        ; 8       ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_status_token_fifo:the_Wire_Shark_SGDMA_TX_status_token_fifo|scfifo:Wire_Shark_SGDMA_TX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo|valid_wreq                                                                                                                                                                                                                                                             ; LABCELL_X45_Y22_N42        ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|comb~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y25_N39        ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|comb~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y18_N51        ; 45      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|comb~3                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X47_Y18_N51       ; 46      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|reset_n                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X48_Y14_N35             ; 694     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|Selector6~0                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X27_Y15_N12        ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg[31]~0                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X18_Y11_N12        ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframechecksequenceerrors_reg[31]~0                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X18_Y11_N9         ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[31]~0                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X18_Y11_N57        ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL|out_valid                                                                                                                                                                                                                                                                                                                         ; MLABCELL_X21_Y11_N30       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL|out_valid                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X21_Y11_N21       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_ready~0                                                                                                                                                                                                                                                                                                                           ; LABCELL_X12_Y18_N24        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|out_valid                                                                                                                                                                                                                                                                                                                            ; LABCELL_X17_Y16_N48        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_ready~0                                                                                                                                                                                                                                                                                                                           ; LABCELL_X12_Y16_N0         ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|out_valid                                                                                                                                                                                                                                                                                                                            ; MLABCELL_X15_Y16_N27       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_ready~0                                                                                                                                                                                                                                                                                                                           ; LABCELL_X22_Y20_N48        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|out_valid                                                                                                                                                                                                                                                                                                                            ; LABCELL_X22_Y17_N36        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_ready~0                                                                                                                                                                                                                                                                                                                            ; LABCELL_X30_Y15_N36        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|out_valid                                                                                                                                                                                                                                                                                                                             ; LABCELL_X24_Y13_N6         ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_ready~0                                                                                                                                                                                                                                                                                                                            ; LABCELL_X29_Y14_N42        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|out_valid                                                                                                                                                                                                                                                                                                                             ; LABCELL_X29_Y13_N6         ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|out_valid                                                                                                                                                                                                                                                                                                                             ; LABCELL_X31_Y12_N48        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|take_in_data                                                                                                                                                                                                                                                                                                                          ; LABCELL_X24_Y7_N0          ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|cnt_wren                                                                                                                                                                                                                                                                                                                             ; FF_X18_Y11_N49             ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt[4]~2                                                                                                                                                                                                                                                                                                                         ; LABCELL_X19_Y9_N3          ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|state.STM_TYPE_RST_CNT                                                                                                                                                                                                                                                                                                               ; FF_X21_Y9_N35              ; 36      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_wren                                                                                                                                                                                                                                                                                                                             ; FF_X15_Y5_N1               ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|reg_cnt[1]~1                                                                                                                                                                                                                                                                                                                         ; LABCELL_X16_Y5_N27         ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[27]~0                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X15_Y5_N21        ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|state.STM_TYPE_RST_CNT                                                                                                                                                                                                                                                                                                               ; FF_X16_Y5_N8               ; 37      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always0~0                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X24_Y15_N18        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always11~1                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X18_Y17_N3         ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always13~0                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X18_Y17_N54        ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always16~0                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X18_Y13_N27        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always18~0                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X17_Y18_N54        ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always20~1                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X24_Y15_N0         ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always22~0                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X23_Y14_N27        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always24~0                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X19_Y20_N30        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always26~0                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X18_Y13_N54        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always28~0                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X18_Y17_N57        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always2~0                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X24_Y15_N54        ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always30~0                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X23_Y14_N33        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always32~0                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X18_Y17_N51        ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always34~1                                                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X21_Y16_N42       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always36~0                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X19_Y18_N45        ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always55~1                                                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X21_Y16_N27       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always58~1                                                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X21_Y16_N54       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always9~1                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X19_Y20_N39        ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[0]~1                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X19_Y18_N18        ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[31]~0                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X18_Y11_N18        ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[31]~0                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X18_Y11_N30        ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[14]~0                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X31_Y12_N51        ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[16]~180                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X23_Y16_N27        ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|rx_sw_reset_wire                                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X18_Y11_N54        ; 184     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|sw_cnt_reset_wire                                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X23_Y11_N36        ; 41      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_0|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                                                                                                                                                                                                         ; FF_X13_Y24_N5              ; 1446    ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                                                                                                                                                                                                         ; FF_X12_Y11_N44             ; 958     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_2|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                                                                                                                                                                                                         ; FF_X15_Y23_N53             ; 269     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_3|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                                                                                                                                                                                                         ; FF_X12_Y11_N26             ; 101     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_4|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                                                                                                                                                                                                         ; FF_X12_Y11_N17             ; 853     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_out~0                                                                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X28_Y12_N45       ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[0]~0                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X30_Y12_N3         ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_clk_gen:U_CLKGEN|Equal0~1                                                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X22_Y11_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_clk_gen:U_CLKGEN|clk_ena                                                                                                                                                                                                                                                                                                                                                                        ; FF_X22_Y11_N59             ; 81      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|rxclk_ena                                                                                                                                                                                                                                                                                                                                                          ; FF_X22_Y7_N11              ; 471     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|txclk_ena                                                                                                                                                                                                                                                                                                                                                          ; FF_X10_Y5_N38              ; 306     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_gmii_io:U_GMIF|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]                                                                                                                                                                                                                                                                       ; FF_X16_Y1_N41              ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|mii_clk_ena                                                                                                                                                                                                                                                                                                                                                         ; FF_X19_Y8_N1               ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|mii_rxerr_o~1                                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X19_Y8_N30         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|pat_cnt[0]~1                                                                                                                                                                                                                                                                                                                    ; LABCELL_X19_Y17_N48        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|pbl_cnt[2]~1                                                                                                                                                                                                                                                                                                                    ; LABCELL_X19_Y17_N57        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|Equal1~0                                                                                                                                                                                                                                                                                                                               ; LABCELL_X16_Y23_N0         ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|Selector4~1                                                                                                                                                                                                                                                                                                                            ; LABCELL_X13_Y23_N12        ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|LessThan0~1                                                                                                                                                                                                                                                                     ; LABCELL_X13_Y21_N18        ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT|LessThan0~1                                                                                                                                                                                                                                                                   ; LABCELL_X11_Y20_N18        ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|LessThan0~2                                                                                                                                                                                                                                                                ; LABCELL_X10_Y22_N42        ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|LessThan0~2                                                                                                                                                                                                                                                               ; LABCELL_X19_Y21_N57        ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|always12~0                                                                                                                                                                                                                                                                                                                             ; LABCELL_X13_Y24_N21        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|byte_empty[1]~1                                                                                                                                                                                                                                                                                                                        ; LABCELL_X16_Y23_N54        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|data_rdreq                                                                                                                                                                                                                                                                                                                             ; LABCELL_X11_Y22_N42        ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data_reg[14]~1                                                                                                                                                                                                                                                                                                                   ; LABCELL_X13_Y23_N30        ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data~0                                                                                                                                                                                                                                                                                                                           ; LABCELL_X13_Y23_N33        ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[13]~2                                                                                                                                                                                                                                                                                                                        ; LABCELL_X16_Y23_N39        ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[16]~1                                                                                                                                                                                                                                                                                                                        ; LABCELL_X16_Y23_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[24]~0                                                                                                                                                                                                                                                                                                                        ; LABCELL_X16_Y23_N45        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[7]~4                                                                                                                                                                                                                                                                                                                         ; LABCELL_X16_Y23_N12        ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[8]~3                                                                                                                                                                                                                                                                                                                         ; LABCELL_X16_Y23_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_wren32                                                                                                                                                                                                                                                                                                                              ; FF_X16_Y23_N50             ; 45      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|always15~5                                                                                                                                                                                                                                                                                                      ; LABCELL_X16_Y11_N21        ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|cmd_rcv~1                                                                                                                                                                                                                                                                                                       ; LABCELL_X16_Y10_N39        ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|cnt_end[5]~0                                                                                                                                                                                                                                                                                                    ; MLABCELL_X15_Y11_N21       ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|dest_add_ok[9]                                                                                                                                                                                                                                                                                                  ; FF_X15_Y11_N41             ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|enable_rx_reg3                                                                                                                                                                                                                                                                                                  ; FF_X16_Y11_N14             ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|frm_type_ok_s[0]                                                                                                                                                                                                                                                                                                ; FF_X12_Y14_N32             ; 42      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_stat_wren                                                                                                                                                                                                                                                                                                    ; FF_X15_Y12_N11             ; 31      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_wren_int                                                                                                                                                                                                                                                                                                     ; FF_X17_Y11_N11             ; 16      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|user_length[15]~1                                                                                                                                                                                                                                                                                               ; MLABCELL_X15_Y12_N6        ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always17~1                                                                                                                                                                                                                                                                                                      ; LABCELL_X13_Y7_N27         ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always19~1                                                                                                                                                                                                                                                                                                      ; LABCELL_X10_Y6_N9          ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|jam_reg[3]~1                                                                                                                                                                                                                                                                                                    ; LABCELL_X7_Y6_N57          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_13[0]~0                                                                                                                                                                                                                                                                                                      ; LABCELL_X10_Y6_N51         ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|sop[4]                                                                                                                                                                                                                                                                                                          ; FF_X10_Y6_N8               ; 49      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_rden                                                                                                                                                                                                                                                                                                         ; FF_X11_Y10_N29             ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|Equal8~1                                                                                                                                                                                                                                                                                           ; LABCELL_X23_Y8_N48         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|LessThan0~3                                                                                                                                                                                                                                                                                        ; LABCELL_X24_Y10_N54        ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|Selector1~0                                                                                                                                                                                                                                                                                        ; LABCELL_X22_Y8_N36         ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|always3~0                                                                                                                                                                                                                                                                                          ; LABCELL_X24_Y7_N33         ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[0]~2                                                                                                                                                                                                                                                                                     ; LABCELL_X24_Y7_N48         ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[15]~7                                                                                                                                                                                                                                                                                    ; LABCELL_X24_Y7_N57         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[23]~6                                                                                                                                                                                                                                                                                    ; LABCELL_X24_Y7_N6          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[31]~5                                                                                                                                                                                                                                                                                    ; LABCELL_X24_Y7_N27         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[39]~9                                                                                                                                                                                                                                                                                    ; LABCELL_X24_Y7_N12         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[47]~8                                                                                                                                                                                                                                                                                    ; LABCELL_X23_Y8_N36         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|frm_length[15]~0                                                                                                                                                                                                                                                                                   ; LABCELL_X16_Y10_N9         ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|total_frm_cnt[15]~0                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y10_N57        ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|total_lgth_val                                                                                                                                                                                                                                                                                     ; FF_X24_Y7_N5               ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|Equal7~1                                                                                                                                                                                                                                                                                           ; LABCELL_X16_Y2_N6          ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|Equal8~0                                                                                                                                                                                                                                                                                           ; LABCELL_X16_Y2_N36         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|always11~0                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y2_N12        ; 48      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[0]~2                                                                                                                                                                                                                                                                                     ; MLABCELL_X15_Y4_N12        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[15]~5                                                                                                                                                                                                                                                                                    ; MLABCELL_X15_Y4_N51        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[23]~4                                                                                                                                                                                                                                                                                    ; MLABCELL_X15_Y4_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[31]~3                                                                                                                                                                                                                                                                                    ; LABCELL_X12_Y3_N51         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[39]~7                                                                                                                                                                                                                                                                                    ; MLABCELL_X15_Y4_N42        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[47]~6                                                                                                                                                                                                                                                                                    ; LABCELL_X12_Y3_N45         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[15]~1                                                                                                                                                                                                                                                                                      ; MLABCELL_X15_Y2_N18        ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_mltcast~1                                                                                                                                                                                                                                                                                      ; LABCELL_X16_Y2_N54         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_stat_val                                                                                                                                                                                                                                                                                       ; FF_X16_Y2_N53              ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[3]                                                                                                                                                                                                                                                                                         ; FF_X15_Y2_N41              ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[0]~0                                                                                                                                                                                                                                                                                   ; LABCELL_X17_Y1_N24         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[14]~1                                                                                                                                                                                                                                                                                  ; LABCELL_X13_Y2_N30         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD|LessThan0~1                                                                                                                                                                                                                                                                    ; MLABCELL_X6_Y7_N6          ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|LessThan0~2                                                                                                                                                                                                                                                                ; MLABCELL_X8_Y10_N54        ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|Selector0~6                                                                                                                                                                                                                                                                                          ; MLABCELL_X6_Y9_N54         ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|always14~0                                                                                                                                                                                                                                                                                           ; MLABCELL_X6_Y10_N9         ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|back_cnt~9                                                                                                                                                                                                                                                                                           ; MLABCELL_X6_Y10_N54        ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|buf_wren                                                                                                                                                                                                                                                                                             ; FF_X6_Y9_N7                ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|clk_ena_reg                                                                                                                                                                                                                                                                                          ; FF_X10_Y9_N56              ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|excess_col                                                                                                                                                                                                                                                                                           ; FF_X12_Y8_N5               ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|late_col                                                                                                                                                                                                                                                                                             ; FF_X9_Y6_N20               ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|lfsr_ena                                                                                                                                                                                                                                                                                             ; MLABCELL_X6_Y10_N12        ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt[3]~1                                                                                                                                                                                                                                                                                        ; LABCELL_X7_Y9_N15          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt_reg~0                                                                                                                                                                                                                                                                                       ; MLABCELL_X6_Y8_N24         ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|retrans_cnt[2]~3                                                                                                                                                                                                                                                                                     ; LABCELL_X11_Y11_N36        ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|transmit_cnt[6]~0                                                                                                                                                                                                                                                                                    ; LABCELL_X11_Y9_N21         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|wait_col_cnt[3]~2                                                                                                                                                                                                                                                                                    ; MLABCELL_X6_Y9_N42         ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|always4~1                                                                                                                                                                                                                                                                                                                              ; LABCELL_X10_Y9_N33         ; 36      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|always5~0                                                                                                                                                                                                                                                                                                                              ; LABCELL_X10_Y9_N30         ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~0                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X6_Y7_N24         ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_eop_int~1                                                                                                                                                                                                                                                                                                                           ; LABCELL_X11_Y9_N24         ; 24      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_rden~1                                                                                                                                                                                                                                                                                                                              ; LABCELL_X10_Y9_N18         ; 32      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|gmii_rxdv_int~0                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y8_N33         ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|neinyesfmd~54                                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X13_Y11_N51        ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y8_N57         ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y7_N0          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X25_Y5_N51        ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|td_shift[0]~2                                                                                                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X6_Y2_N24         ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|wdata[0]~0                                                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X6_Y2_N42         ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|wdata[7]~1                                                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X3_Y2_N45         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_UART:uart|fifo_rd~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X30_Y10_N24        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_UART:uart|fifo_rd~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X30_Y10_N3         ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_UART:uart|fifo_wr                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; FF_X30_Y10_N29             ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_UART:uart|ien_AE~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X30_Y10_N33        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_UART:uart|rd_wfifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X25_Y5_N48        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_UART:uart|read_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X30_Y10_N53             ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_UART:uart|woverflow~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X30_Y10_N45        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_UART:uart|wr_rfifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X29_Y6_N36         ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_data_format_adapter_0:data_format_adapter_0|Mux5~0                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y19_N54        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_data_format_adapter_0:data_format_adapter_0|a_ready                                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X24_Y21_N9         ; 74      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_data_format_adapter_0:data_format_adapter_0|a_valid                                                                                                                                                                                                                                                                                                                                                        ; FF_X24_Y21_N29             ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_data_format_adapter_0:data_format_adapter_0|in_ready                                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X24_Y21_N45        ; 50      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_data_format_adapter_0:data_format_adapter_0|state[0]~0                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X23_Y21_N45        ; 101     ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_001_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_001_timing_adapter_0_fifo|always1~0                                                                                                                                                                                                                                                  ; LABCELL_X13_Y24_N39        ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_descriptor_memory:descriptor_memory|wren~0                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X50_Y18_N33        ; 4       ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_005:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X34_Y11_N3        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_005:cmd_mux_005|update_grant~0                                                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X34_Y11_N45       ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_006:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[2]~0                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X31_Y16_N27        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_006:cmd_mux_006|update_grant~0                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X31_Y16_N18        ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_007:cmd_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[4]~0                                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X47_Y18_N0        ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_007:cmd_mux_007|update_grant~0                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X46_Y16_N30        ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:descriptor_memory_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y18_N3         ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:filter_0_avalon_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X36_Y10_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2e_debug_mem_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y12_N6         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory_nios_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X35_Y16_N18        ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sgdma_rx_csr_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y11_N3         ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sgdma_tx_csr_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y10_N57        ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:tse_mac_control_port_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X35_Y10_N36        ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_avalon_jtag_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y10_N21       ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:sgdma_rx_descriptor_read_agent|av_readdatavalid~0                                                                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X47_Y16_N15       ; 129     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:sgdma_tx_descriptor_read_agent|av_readdatavalid~0                                                                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X47_Y16_N36       ; 98      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory_nios_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X35_Y16_N27        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory_nios_s1_agent|m0_write                                                                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X33_Y15_N27        ; 16      ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sgdma_rx_csr_agent|m0_read~0                                                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X37_Y11_N39        ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sgdma_tx_csr_agent|m0_read~0                                                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X37_Y11_N57        ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onchip_memory_nios_s1_to_sgdma_tx_m_read_rsp_width_adapter|out_valid~1                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X35_Y16_N48        ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sgdma_rx_m_write_to_onchip_memory_nios_s1_cmd_width_adapter|data_reg[0]~0                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X30_Y16_N21        ; 47      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sgdma_rx_m_write_to_onchip_memory_nios_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                                                                                                                                                                     ; FF_X33_Y17_N23             ; 91      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sgdma_tx_m_read_to_onchip_memory_nios_s1_cmd_width_adapter|address_reg~1                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X36_Y18_N21        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sgdma_tx_m_read_to_onchip_memory_nios_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                                                                                                                                                                      ; FF_X36_Y18_N14             ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X50_Y11_N48        ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X40_Y11_N32             ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_alu_result~1                                                                                                                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X39_Y9_N33        ; 61      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                                                                                                                                                                      ; FF_X45_Y10_N23             ; 52      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src1[0]~0                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X40_Y12_N57        ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src2[5]~0                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X48_Y10_N51        ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_st_data[23]~0                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y11_N57        ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X39_Y10_N47             ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X33_Y15_N3         ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|R_ctrl_exception                                                                                                                                                                                                                                                                                                                                                                                                                                ; FF_X45_Y10_N38             ; 20      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|R_src2_hi~1                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X48_Y11_N57        ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|R_src2_use_imm                                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X45_Y10_N2              ; 29      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X40_Y9_N39         ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X21_Y7_N33        ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X39_Y10_N26             ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_sysclk:the_Wire_Shark_nios2e_cpu_debug_slave_sysclk|jxuir                                                                                                                                                                                         ; FF_X7_Y3_N20               ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_sysclk:the_Wire_Shark_nios2e_cpu_debug_slave_sysclk|take_action_ocimem_a~0                                                                                                                                                                        ; LABCELL_X7_Y3_N27          ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_sysclk:the_Wire_Shark_nios2e_cpu_debug_slave_sysclk|take_action_ocimem_a~1                                                                                                                                                                        ; LABCELL_X12_Y4_N51         ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_sysclk:the_Wire_Shark_nios2e_cpu_debug_slave_sysclk|take_action_ocimem_a~2                                                                                                                                                                        ; MLABCELL_X8_Y2_N30         ; 15      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_sysclk:the_Wire_Shark_nios2e_cpu_debug_slave_sysclk|take_action_ocimem_b                                                                                                                                                                          ; MLABCELL_X8_Y3_N24         ; 41      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_sysclk:the_Wire_Shark_nios2e_cpu_debug_slave_sysclk|update_jdo_strobe                                                                                                                                                                             ; FF_X7_Y3_N38               ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[11]~10                                                                                                                                                                                           ; LABCELL_X7_Y3_N42          ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[11]~9                                                                                                                                                                                            ; LABCELL_X7_Y3_N51          ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[21]~14                                                                                                                                                                                           ; LABCELL_X7_Y3_N12          ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[21]~15                                                                                                                                                                                           ; LABCELL_X7_Y3_N6           ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_avalon_reg:the_Wire_Shark_nios2e_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                                                                                                                                           ; LABCELL_X17_Y6_N27         ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_avalon_reg:the_Wire_Shark_nios2e_cpu_nios2_avalon_reg|take_action_ocireg~0                                                                                                                                                                                                                                                                      ; MLABCELL_X8_Y2_N15         ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_oci_break:the_Wire_Shark_nios2e_cpu_nios2_oci_break|break_readreg[2]~0                                                                                                                                                                                                                                                                          ; LABCELL_X7_Y3_N24          ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_oci_break:the_Wire_Shark_nios2e_cpu_nios2_oci_break|break_readreg[2]~1                                                                                                                                                                                                                                                                          ; LABCELL_X7_Y4_N15          ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_oci_debug:the_Wire_Shark_nios2e_cpu_nios2_oci_debug|resetrequest                                                                                                                                                                                                                                                                                ; FF_X9_Y4_N56               ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|MonDReg[31]~0                                                                                                                                                                                                                                                                                     ; LABCELL_X11_Y4_N42         ; 30      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|MonDReg[31]~1                                                                                                                                                                                                                                                                                     ; LABCELL_X12_Y4_N45         ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|ociram_reset_req                                                                                                                                                                                                                                                                                  ; LABCELL_X30_Y6_N48         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|ociram_wr_en~0                                                                                                                                                                                                                                                                                    ; LABCELL_X17_Y6_N3          ; 2       ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|address[8]                                                                                                                                                                                                                                                                                                                                                                  ; FF_X35_Y12_N38             ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|av_ld_aligning_data                                                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X39_Y10_N38             ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|av_ld_byte0_data[4]~0                                                                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X42_Y13_N51        ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X42_Y13_N9         ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|av_ld_rshift8~0                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y13_N15        ; 17      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|hbreak_req~0                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X19_Y6_N27         ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; PLLOUTPUTCOUNTER_X89_Y2_N1 ; 971     ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; Wire_Shark:u0|altera_reset_controller:rst_controller_001|r_early_rst                                                                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X36_Y6_N23              ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X36_Y6_N53              ; 1039    ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                                                                                                          ; FF_X17_Y6_N14              ; 22      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; JTAG_X0_Y2_N3              ; 209     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; JTAG_X0_Y2_N3              ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X9_Y3_N15          ; 19      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X29_Y3_N59              ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X29_Y3_N41              ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X30_Y3_N2               ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X24_Y2_N44              ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X24_Y2_N50              ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X21_Y3_N8               ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X21_Y3_N53              ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X16_Y3_N23              ; 22      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                                                                                                                                                                           ; FF_X15_Y3_N17              ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|\BWHK8171:14:QXXQ6833_1                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X29_Y3_N57         ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X2_Y5_N24          ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~0                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X1_Y5_N21          ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X2_Y5_N44               ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; FF_X2_Y5_N5                ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X1_Y5_N18          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X1_Y5_N24          ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X2_Y5_N42          ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X2_Y5_N21          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|sdr                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X1_Y5_N27          ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                                                                                                                         ; FF_X2_Y2_N29               ; 67      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~3                                                                                                                                                                            ; MLABCELL_X3_Y1_N33         ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                                                                                                                              ; LABCELL_X2_Y3_N15          ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                                                                                                                                                                 ; MLABCELL_X3_Y3_N21         ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~6                                                                                                                                                                                 ; MLABCELL_X6_Y3_N33         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~11                                                                                                                                                                                ; MLABCELL_X6_Y3_N30         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~5                                                                                                                                                                                   ; LABCELL_X4_Y3_N54          ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~1                                                                                                                                                                    ; LABCELL_X4_Y3_N45          ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~3                                                                                                                                                                                      ; LABCELL_X2_Y3_N48          ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                                                                                                                                                            ; LABCELL_X2_Y2_N42          ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~5                                                                                                                                                                          ; MLABCELL_X6_Y3_N6          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~9                                                                                                                                                                          ; MLABCELL_X6_Y3_N9          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~2                                                                                                                                                            ; LABCELL_X4_Y3_N48          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1                                                                                                                                                       ; LABCELL_X2_Y1_N45          ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                              ; FF_X1_Y1_N8                ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                             ; FF_X2_Y2_N26               ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                              ; FF_X2_Y2_N38               ; 42      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                              ; FF_X2_Y2_N50               ; 60      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                       ; LABCELL_X4_Y1_N36          ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                                                             ; FF_X4_Y1_N14               ; 49      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                                                                                                                                           ; LABCELL_X4_Y3_N36          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                              ;
+-----------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                        ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; CLOCK2_50                                                                   ; PIN_AA16                   ; 3998    ; Global Clock         ; GCLK4            ; --                        ;
; HPS_ENET_RX_CLK                                                             ; PIN_AB27                   ; 1474    ; Global Clock         ; GCLK11           ; --                        ;
; Wire_Shark:u0|Wire_Shark_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X89_Y2_N1 ; 971     ; Global Clock         ; GCLK8            ; --                        ;
+-----------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                     ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_0|altera_tse_reset_synchronizer_chain_out ; 1446    ;
; Wire_Shark:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                      ; 1039    ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain_out ; 958     ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_4|altera_tse_reset_synchronizer_chain_out ; 853     ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|reset_n                                                                                                       ; 756     ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|reset_n                                                                                                       ; 694     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                              ; Location                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|altshift_taps:desc_assembler_rtl_0|shift_taps_0tv:auto_generated|altsyncram_lcc1:altsyncram4|ALTSYNCRAM                                  ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 8            ; 4            ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 32     ; 4                           ; 8                           ; 4                           ; 8                           ; 32                  ; 1           ; 0     ; None                             ; M10K_X41_Y16_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_command_fifo:the_Wire_Shark_SGDMA_RX_command_fifo|scfifo:Wire_Shark_SGDMA_RX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|altsyncram_dgn1:FIFOram|ALTSYNCRAM                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 104          ; 2            ; 104          ; yes                    ; no                      ; yes                    ; yes                     ; 208    ; 2                           ; 28                          ; 2                           ; 28                          ; 56                  ; 1           ; 0     ; None                             ; M10K_X38_Y21_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_status_token_fifo:the_Wire_Shark_SGDMA_RX_status_token_fifo|scfifo:Wire_Shark_SGDMA_RX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo|altsyncram_fdn1:FIFOram|ALTSYNCRAM                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 24           ; 2            ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 48     ; 2                           ; 24                          ; 2                           ; 24                          ; 48                  ; 1           ; 0     ; None                             ; M10K_X38_Y20_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_0|shift_taps_vsv:auto_generated|altsyncram_jfc1:altsyncram4|ALTSYNCRAM                                  ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 16           ; 4            ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 64     ; 4                           ; 8                           ; 4                           ; 8                           ; 32                  ; 1           ; 0     ; None                             ; M10K_X49_Y17_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_1|shift_taps_usv:auto_generated|altsyncram_hfc1:altsyncram4|ALTSYNCRAM                                  ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 16           ; 3            ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 48     ; 3                           ; 8                           ; 3                           ; 8                           ; 24                  ; 1           ; 0     ; None                             ; M10K_X49_Y19_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_2|shift_taps_auv:auto_generated|altsyncram_dfc1:altsyncram4|ALTSYNCRAM                                  ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 13           ; 4            ; 13           ; yes                    ; no                      ; yes                    ; yes                     ; 52     ; 4                           ; 11                          ; 4                           ; 11                          ; 44                  ; 1           ; 0     ; None                             ; M10K_X49_Y23_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_command_fifo:the_Wire_Shark_SGDMA_TX_command_fifo|scfifo:Wire_Shark_SGDMA_TX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|altsyncram_dgn1:FIFOram|ALTSYNCRAM                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 104          ; 2            ; 104          ; yes                    ; no                      ; yes                    ; yes                     ; 208    ; 2                           ; 30                          ; 2                           ; 30                          ; 60                  ; 1           ; 0     ; None                             ; M10K_X41_Y23_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_status_token_fifo:the_Wire_Shark_SGDMA_TX_status_token_fifo|scfifo:Wire_Shark_SGDMA_TX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo|altsyncram_fdn1:FIFOram|ALTSYNCRAM                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 24           ; 2            ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 48     ; 2                           ; 24                          ; 2                           ; 24                          ; 48                  ; 1           ; 0     ; None                             ; M10K_X41_Y22_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_41s1:auto_generated|ALTSYNCRAM                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1           ; 0     ; None                             ; M10K_X26_Y10_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_41s1:auto_generated|ALTSYNCRAM                                                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1           ; 0     ; None                             ; M10K_X26_Y11_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_4ur1:auto_generated|ALTSYNCRAM                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 256    ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1           ; 0     ; None                             ; M10K_X14_Y6_N0                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component|altsyncram_4ur1:auto_generated|ALTSYNCRAM                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 256    ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1           ; 0     ; None                             ; M10K_X26_Y6_N0                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_t3o1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 23           ; 512          ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 11776  ; 512                         ; 5                           ; 512                         ; 5                           ; 2560                ; 1           ; 0     ; None                             ; M10K_X14_Y15_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_p9o1:auto_generated|ALTSYNCRAM                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 40           ; 2048         ; 40           ; yes                    ; no                      ; yes                    ; no                      ; 81920  ; 2048                        ; 35                          ; 2048                        ; 35                          ; 71680               ; 7           ; 0     ; None                             ; M10K_X14_Y20_N0, M10K_X14_Y18_N0, M10K_X14_Y16_N0, M10K_X14_Y22_N0, M10K_X14_Y19_N0, M10K_X14_Y17_N0, M10K_X14_Y21_N0                                                                                                                                                          ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_ffv:auto_generated|altsyncram_1r91:altsyncram4|ALTSYNCRAM                           ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 128    ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1           ; 0     ; None                             ; M10K_X14_Y14_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_n0o1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 2            ; 512          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 1024   ; 512                         ; 2                           ; 512                         ; 2                           ; 1024                ; 1           ; 0     ; None                             ; M10K_X5_Y7_N0                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_3ao1:auto_generated|ALTSYNCRAM                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 36           ; 2048         ; 36           ; yes                    ; no                      ; yes                    ; no                      ; 73728  ; 2048                        ; 36                          ; 2048                        ; 36                          ; 73728               ; 8           ; 0     ; None                             ; M10K_X5_Y8_N0, M10K_X5_Y12_N0, M10K_X5_Y10_N0, M10K_X14_Y12_N0, M10K_X5_Y9_N0, M10K_X14_Y8_N0, M10K_X14_Y10_N0, M10K_X14_Y11_N0                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM|altsyncram:altsyncram_component|altsyncram_n3o1:auto_generated|ALTSYNCRAM                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1           ; 0     ; None                             ; M10K_X14_Y9_N0                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                             ; M10K_X26_Y4_N0                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                   ;
; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                             ; M10K_X26_Y5_N0                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                   ;
; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_001:avalon_st_adapter_001|Wire_Shark_avalon_st_adapter_001_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_001_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_001_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_03n1:auto_generated|ALTSYNCRAM                                              ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 41           ; 16           ; 41           ; yes                    ; no                      ; yes                    ; no                      ; 656    ; 16                          ; 41                          ; 16                          ; 41                          ; 656                 ; 2           ; 0     ; None                             ; M10K_X14_Y23_N0, M10K_X14_Y24_N0                                                                                                                                                                                                                                               ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; Wire_Shark:u0|Wire_Shark_descriptor_memory:descriptor_memory|altsyncram:the_altsyncram|altsyncram_5pn1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; AUTO ; Single Port      ; Single Clock ; 512          ; 64           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768  ; 512                         ; 64                          ; --                          ; --                          ; 32768               ; 4           ; 0     ; Wire_Shark_descriptor_memory.hex ; M10K_X49_Y20_N0, M10K_X41_Y20_N0, M10K_X49_Y16_N0, M10K_X41_Y17_N0                                                                                                                                                                                                             ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|Wire_Shark_nios2e_cpu_ociram_sp_ram_module:Wire_Shark_nios2e_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0     ; None                             ; M10K_X14_Y4_N0                                                                                                                                                                                                                                                                 ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Unsupported Depth                      ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_register_bank_a_module:Wire_Shark_nios2e_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                             ; M10K_X41_Y11_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_register_bank_b_module:Wire_Shark_nios2e_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                             ; M10K_X49_Y11_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; Wire_Shark:u0|Wire_Shark_onchip_memory_nios:onchip_memory_nios|altsyncram:the_altsyncram|altsyncram_ghj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                ; AUTO ; Single Port      ; Single Clock ; 4096         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 131072 ; 4096                        ; 32                          ; --                          ; --                          ; 131072              ; 16          ; 0     ; None                             ; M10K_X26_Y20_N0, M10K_X26_Y21_N0, M10K_X26_Y22_N0, M10K_X41_Y21_N0, M10K_X26_Y16_N0, M10K_X26_Y15_N0, M10K_X26_Y18_N0, M10K_X41_Y18_N0, M10K_X38_Y19_N0, M10K_X38_Y15_N0, M10K_X26_Y17_N0, M10K_X26_Y19_N0, M10K_X38_Y14_N0, M10K_X38_Y16_N0, M10K_X38_Y17_N0, M10K_X38_Y18_N0 ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 12,949 / 289,320 ( 4 % )  ;
; C12 interconnects                           ; 85 / 13,420 ( < 1 % )     ;
; C2 interconnects                            ; 4,071 / 119,108 ( 3 % )   ;
; C4 interconnects                            ; 2,341 / 56,300 ( 4 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 1,680 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 3 / 16 ( 19 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 3,121 / 84,580 ( 4 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 201 / 12,676 ( 2 % )      ;
; R14/C12 interconnect drivers                ; 241 / 20,720 ( 1 % )      ;
; R3 interconnects                            ; 5,353 / 130,992 ( 4 % )   ;
; R6 interconnects                            ; 8,046 / 266,960 ( 3 % )   ;
; Spine clocks                                ; 12 / 360 ( 3 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 8     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 69           ; 10           ; 69           ; 0            ; 0            ; 134       ; 69           ; 0            ; 134       ; 134       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 47           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 65           ; 124          ; 65           ; 134          ; 134          ; 0         ; 65           ; 134          ; 0         ; 0         ; 134          ; 134          ; 134          ; 134          ; 134          ; 134          ; 134          ; 134          ; 134          ; 134          ; 87           ; 134          ; 134          ; 134          ; 134          ; 134          ; 134          ; 134          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; HPS_ENET_MDC        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_TX_DATA[0] ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_TX_DATA[1] ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_TX_DATA[2] ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_TX_DATA[3] ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_TX_EN      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK3_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK4_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_LDQM           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_UDQM           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_GTX_CLK    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_FLASH_DCLK      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_FLASH_NCSO      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_LCM_SPIM_CLK    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_LCM_SPIM_MISO   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_LCM_SPIM_MOSI   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_LCM_SPIM_SS     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_SD_CLK          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_SPIM_CLK        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_SPIM_MISO       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_SPIM_MOSI       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_SPIM_SS         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_UART_RX         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_UART_TX         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_USB_CLKOUT      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_USB_DIR         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_USB_NXT         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_USB_STP         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IRDA_RXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IRDA_TXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_MDIO       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_INT_N      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_FLASH_DATA[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_FLASH_DATA[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_FLASH_DATA[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_FLASH_DATA[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_GSENSOR_INT     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_I2C1_SCLK       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_I2C1_SDAT       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_I2C2_SCLK       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_I2C2_SDAT       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_I2C_CONTROL     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_KEY             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_LCM_BK          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_LCM_D_C         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_LCM_RST_N       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_LED             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_LTC_GPIO        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_SD_CMD          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_SD_DATA[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_SD_DATA[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_SD_DATA[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_SD_DATA[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_USB_DATA[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_USB_DATA[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_USB_DATA[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_USB_DATA[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_USB_DATA[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_USB_DATA[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_USB_DATA[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_USB_DATA[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK2_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_RX_CLK     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_RX_DV      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_RX_DATA[3] ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_RX_DATA[2] ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_RX_DATA[1] ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_RX_DATA[0] ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                         ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+-------------------+
; Source Clock(s)                                                 ; Destination Clock(s)                                            ; Delay Added in ns ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+-------------------+
; CLOCK2_50                                                       ; CLOCK2_50                                                       ; 363.5             ;
; altera_reserved_tck                                             ; altera_reserved_tck                                             ; 245.7             ;
; u0|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; u0|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 159.4             ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                                                                                                                                                     ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]      ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[36]                                      ; 1.628             ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                                          ; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|td_shift[2]                                                                                                                                                                                                                                                       ; 1.543             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                      ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[36]                                      ; 1.486             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; 1.483             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; 1.481             ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                                   ; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|td_shift[2]                                                                                                                                                                                                                                                       ; 1.481             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; 1.464             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; 1.419             ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|state                                                                                                                                                                                                                                                             ; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|td_shift[2]                                                                                                                                                                                                                                                       ; 1.415             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                     ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[36]                                      ; 1.328             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]              ; 1.230             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[3]                                                                                                                                                                                                                                                                                 ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[3]                                                                                                                                                                                                                                                                                 ; 1.046             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[1]                                                                                                                                                                                                                                                                                 ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[0]                                                                                                                                                                                                                                                                                 ; 1.046             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                      ; 1.032             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[4]                                                                                                                                                                                                                                                                                 ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[0]                                                                                                                                                                                                                                                                                 ; 1.027             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]                                                                                                                                                                                                                                                                                 ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[3]                                                                                                                                                                                                                                                                                 ; 1.027             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                     ; 1.013             ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                       ; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|td_shift[2]                                                                                                                                                                                                                                                       ; 1.012             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                           ; 1.012             ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                          ; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|count[0]                                                                                                                                                                                                                                                          ; 1.007             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                    ; 1.004             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[2]                                                                                                                                                                                                                                                                                 ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[0]                                                                                                                                                                                                                                                                                 ; 0.997             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                           ; 0.997             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                    ; 0.996             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[23]                                      ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[22]                                      ; 0.973             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[25]                                      ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[24]                                      ; 0.973             ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                                                                                                       ; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|td_shift[6]                                                                                                                                                                                                                                                       ; 0.970             ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|tck_t_dav                                                                                                                                                                                                                                                         ; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                       ; 0.962             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|DRsize.010                                  ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[15]                                      ; 0.961             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[24]                                      ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[23]                                      ; 0.961             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[26]                                      ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[25]                                      ; 0.954             ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|count[8]                                                                                                                                                                                                                                                          ; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                          ; 0.952             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]     ; 0.943             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                          ; 0.942             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                             ; 0.941             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                             ; 0.941             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[2]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                      ; 0.933             ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                                                                                      ; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                       ; 0.928             ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|td_shift[8]                                                                                                                                                                                                                                                       ; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                                                                                                       ; 0.925             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]      ; 0.922             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]      ; 0.921             ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                                       ; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|td_shift[3]                                                                                                                                                                                                                                                       ; 0.915             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                             ; 0.914             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                             ; 0.914             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]      ; 0.913             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; 0.911             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]      ; 0.911             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]     ; 0.911             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[3]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 0.910             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[21]                                      ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[20]                                      ; 0.908             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[29]                                      ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[28]                                      ; 0.908             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[2]                                       ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[1]                                       ; 0.906             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[5]                                       ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[4]                                       ; 0.906             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[3]                                       ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[2]                                       ; 0.906             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[19]                                      ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[18]                                      ; 0.903             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[27]                                      ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[26]                                      ; 0.903             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[10]                                      ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[9]                                       ; 0.901             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[12]                                      ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[11]                                      ; 0.901             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[14]                                      ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[13]                                      ; 0.901             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]      ; 0.898             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]      ; 0.897             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                      ; 0.896             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                      ; 0.896             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[17]                                      ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[16]                                      ; 0.894             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                    ; 0.892             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                    ; 0.892             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[4]                                       ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[3]                                       ; 0.891             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[6]                                       ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[5]                                       ; 0.891             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[13]                                      ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[12]                                      ; 0.891             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[11]                                      ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[10]                                      ; 0.891             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[9]                                       ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[8]                                       ; 0.891             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                      ; 0.890             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[20]                                      ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[19]                                      ; 0.889             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[22]                                      ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[21]                                      ; 0.889             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[28]                                      ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[27]                                      ; 0.889             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[30]                                      ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[29]                                      ; 0.889             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[18]                                      ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[17]                                      ; 0.889             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[34]                                      ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[33]                                      ; 0.888             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 0.882             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 0.882             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 0.882             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 0.882             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 0.882             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                    ; 0.878             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                           ; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|td_shift[2]                                                                                                                                                                                                                                                       ; 0.866             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                      ; 0.856             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                      ; 0.856             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                     ; 0.839             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]     ; 0.823             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                    ; 0.823             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[0]                                       ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[0]                                       ; 0.821             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                     ; 0.817             ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|td_shift[2]                                                                                                                                                                                                                                                       ; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|td_shift[1]                                                                                                                                                                                                                                                       ; 0.812             ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|count[6]                                                                                                                                                                                                                                                          ; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|count[7]                                                                                                                                                                                                                                                          ; 0.808             ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|m_write_byteenable_reg[0]                                                                                                                                                                                                                         ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|m_write_write                                                                                                                                                                                                                                     ; 0.806             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]                    ; 0.803             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[33]                                      ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[32]                                      ; 0.799             ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|count[2]                                                                                                                                                                                                                                                          ; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|count[3]                                                                                                                                                                                                                                                          ; 0.794             ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|count[5]                                                                                                                                                                                                                                                          ; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|count[6]                                                                                                                                                                                                                                                          ; 0.794             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; 0.792             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device 5CSXFC6D6F31C6 for design "WireShark"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "Wire_Shark:u0|Wire_Shark_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Warning (18550): Found RAM instances implemented as ROM because the write logic is disabled. One instance is listed below as an example.
    Info (119043): Atom "Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_n0o1:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 61 pins of 130 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 2 clocks (2 global)
    Info (11162): Wire_Shark:u0|Wire_Shark_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 1038 fanout uses global clock CLKCTRL_G8
    Info (11162): CLOCK2_50~inputCLKENA0 with 4486 fanout uses global clock CLKCTRL_G4
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): HPS_ENET_RX_CLK~inputCLKENA0 with 1506 fanout uses global clock CLKCTRL_G11
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:01
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'WireShark.SDC'
Warning (332043): Overwriting existing clock: altera_reserved_tck
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u0|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 4 -multiply_by 15 -duty_cycle 50.00 -name {u0|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {u0|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {u0|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 3 -duty_cycle 50.00 -name {u0|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {u0|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: 'c:/users/nikol/onedrive/documents/complex_digital_sys/de10-standard_v.1.0.1_systembuilder/codegenerated/de10_standard/wireshark/db/ip/wire_shark/submodules/wire_shark_nios2e_cpu.sdc'
Info (332104): Reading SDC File: 'c:/users/nikol/onedrive/documents/complex_digital_sys/de10-standard_v.1.0.1_systembuilder/codegenerated/de10_standard/wireshark/db/ip/wire_shark/submodules/altera_eth_tse_mac.sdc'
Info (332104): Reading SDC File: 'c:/users/nikol/onedrive/documents/complex_digital_sys/de10-standard_v.1.0.1_systembuilder/codegenerated/de10_standard/wireshark/db/ip/wire_shark/submodules/altera_reset_controller.sdc'
Warning (332060): Node: HPS_ENET_RX_CLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_p9o1:auto_generated|ram_block1a39~porta_memory_reg is being clocked by HPS_ENET_RX_CLK
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: u0|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: u0|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u0|pll_0|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: u0|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] with master clock period: 20.000 found on PLL node: u0|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] does not match the master clock period requirement: 10.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 7 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   40.000 altera_reserved_tck
    Info (332111):   20.000    CLOCK2_50
    Info (332111):   20.000    CLOCK3_50
    Info (332111):   20.000    CLOCK4_50
    Info (332111):   20.000     CLOCK_50
    Info (332111):    5.333 u0|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   16.000 u0|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type Block RAM
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CONVST" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_CLK27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_BLANK_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_SYNC_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:22
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:48
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:13
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 21% of the available device resources in the region that extends from location X33_Y11 to location X44_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:20
Info (11888): Total time spent on timing analysis during the Fitter is 25.15 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:22
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 47 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin HPS_ENET_MDIO has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 64
    Info (169065): Pin DRAM_DQ[0] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 35
    Info (169065): Pin DRAM_DQ[1] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 35
    Info (169065): Pin DRAM_DQ[2] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 35
    Info (169065): Pin DRAM_DQ[3] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 35
    Info (169065): Pin DRAM_DQ[4] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 35
    Info (169065): Pin DRAM_DQ[5] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 35
    Info (169065): Pin DRAM_DQ[6] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 35
    Info (169065): Pin DRAM_DQ[7] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 35
    Info (169065): Pin DRAM_DQ[8] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 35
    Info (169065): Pin DRAM_DQ[9] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 35
    Info (169065): Pin DRAM_DQ[10] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 35
    Info (169065): Pin DRAM_DQ[11] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 35
    Info (169065): Pin DRAM_DQ[12] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 35
    Info (169065): Pin DRAM_DQ[13] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 35
    Info (169065): Pin DRAM_DQ[14] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 35
    Info (169065): Pin DRAM_DQ[15] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 35
    Info (169065): Pin HPS_ENET_INT_N has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 62
    Info (169065): Pin HPS_FLASH_DATA[0] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 72
    Info (169065): Pin HPS_FLASH_DATA[1] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 72
    Info (169065): Pin HPS_FLASH_DATA[2] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 72
    Info (169065): Pin HPS_FLASH_DATA[3] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 72
    Info (169065): Pin HPS_GSENSOR_INT has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 75
    Info (169065): Pin HPS_I2C1_SCLK has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 76
    Info (169065): Pin HPS_I2C1_SDAT has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 77
    Info (169065): Pin HPS_I2C2_SCLK has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 78
    Info (169065): Pin HPS_I2C2_SDAT has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 79
    Info (169065): Pin HPS_I2C_CONTROL has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 80
    Info (169065): Pin HPS_KEY has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 81
    Info (169065): Pin HPS_LCM_BK has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 82
    Info (169065): Pin HPS_LCM_D_C has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 83
    Info (169065): Pin HPS_LCM_RST_N has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 84
    Info (169065): Pin HPS_LED has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 89
    Info (169065): Pin HPS_LTC_GPIO has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 90
    Info (169065): Pin HPS_SD_CMD has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 92
    Info (169065): Pin HPS_SD_DATA[0] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 93
    Info (169065): Pin HPS_SD_DATA[1] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 93
    Info (169065): Pin HPS_SD_DATA[2] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 93
    Info (169065): Pin HPS_SD_DATA[3] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 93
    Info (169065): Pin HPS_USB_DATA[0] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 101
    Info (169065): Pin HPS_USB_DATA[1] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 101
    Info (169065): Pin HPS_USB_DATA[2] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 101
    Info (169065): Pin HPS_USB_DATA[3] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 101
    Info (169065): Pin HPS_USB_DATA[4] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 101
    Info (169065): Pin HPS_USB_DATA[5] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 101
    Info (169065): Pin HPS_USB_DATA[6] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 101
    Info (169065): Pin HPS_USB_DATA[7] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 101
Info (144001): Generated suppressed messages file C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 112 warnings
    Info: Peak virtual memory: 7231 megabytes
    Info: Processing ended: Fri Apr 15 21:25:25 2022
    Info: Elapsed time: 00:03:26
    Info: Total CPU time (on all processors): 00:12:02


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.fit.smsg.


