###  [:house:返回](README.md)
---


## 用于解码视觉信息的脑机接口加速器
` 科海拾星` [轉載自GNews](https://gnews.org/zh-hans/2653410/)

【撰稿】纽约香草山写作组 m教练
 ![](https://cdn.discordapp.com/attachments/902205163622776852/956563844661121124/image0.png) 
在刚刚结束的IEEE电路和系统国际研讨会上(IEEE ISCAS 2022)，来自日本科研机构的学者提出了，针对脑机接口的短浮点卷积神经网络加速器，用来解码视觉信息。他们的研究表明，使用短位长的数据格式解码脑机接口 (BCI) 系统的视觉信息的加速器，实现了解码处理。
该加速器具有10位浮点格式，包括符号位、6 位指数和 3 位尾数，用于生成 256×256 RGB 视频图像。通过为包括卷积、反卷积和泄漏 ReLU 在内的 23 层操作引入 3 位尾数，图像被以大约30分贝的峰值信噪比解码。在单个FPGA 中，该提出的加速器在250MHz 时钟速度情况下性能可高达1680亿次操作。(168 GOPS，Giga Operations per second，每秒运行十亿次)。
国际电路与系统研讨会 (IEEE International Symposium on Circuits and Systems) 是IEEE电路与系统 (CAS) 协会的旗舰会议，也是世界上首屈一指的面向高活跃度的电路和系统理论、设计和实现的研究人员的网络和交流论坛。 ISCAS 专注于电路和系统的结合领域，从而凸显方法论的坚实基础以及多学科方法的整合，这是 CAS 贡献的显著特征。全球 CAS 社区正在利用这种形式来改变着在各种系统和应用中理解、优化和利用器件和电路的方式。[1.https://www.iscas2022.org/ 2.https://epapers.org/iscas2022/ESR/paper\_details.php?PHPSESSID=lknplssun80bdoogr6556rdej3&paper\_id=201](http://1.https://www.iscas2022.org/%202.https://epapers.org/iscas2022/ESR/paper_details.php?PHPSESSID=lknplssun80bdoogr6556rdej3&amp;paper_id=201)
 
编辑/校对:文真
 
发稿：菩提树
 
![](https://cdn.discordapp.com/attachments/942466911881539646/981925184338534440/IMG_2980.jpg)

免责声明：本文内容仅代表作者个人观点，平台不承担任何法律风险。
  
- [ROL Foundation](https://rolfoundation.org/)
- [ROL Society](https://rolsociety.org/)
- [Terms of use](https://gnews.org/terms-of-use-3/)
- [Privacy Policy](https://gnews.org/privacy-policy/)
