# 課題
プロセッサのIPCを向上するためのマイクロアーキテクチャの要素を列挙し、それがなぜIPCの向上につながるのかを論理的に説明してください。 

- コントロールハザード（分岐）
- データハザード（命令間のデータ依存性）
- パイプライン段数（クロック周波数）
- 複数命令同時発行・同時演算
- キャッシュ構成


そもそも、Instruction	Per Clock(IPC)とは、1 Clockあたり何命令実行できるか、というはなし

## キャッシュ構成の影響と最適設定とは
- キャッシュとは、データの時間的局所性を考慮したもので、一度利用したデータをよりCPUの近くに保持しておくための保存領域である。
- キャッシュの構成としては、現在は階層的な構成が多い（L1~L3キャッシュ)。
- \これにより、メインメモリ(DRAM)やストレージ(HDD/SDD)からデータを取得する回数を低減することが可能になる。
- \メインメモリやストレージからのデータの取得は、CPU上での計算と比較して低速であるため、それらへのアクセスを低減できれば、IPCの向上につながる。
- キャッシュの特徴として、容量が小さければアクセスに掛かる時間が短く、容量が大きければ時間が長くなるということが挙げられる。
- \キャッシュを階層的にすることにより、より再利用されるデータは、よりCPUに近いレベルのキャッシュに格納されることになる。
- キャッシュに階層を設けることにより、頻繁にアクセスするデータにはより早くアクセスできるようになり、階層のないキャッシュをひとつ設けた場合と比べると、IPCが向上することになる。
- \また、マッピングによりキャッシュからの追い出しの頻度が決まってきたり、Write policyにより変更後にメモリとの整合性を取るかどうかが決まってくる。


## パイプライン段数によるIPCの向上とは
- \逐次的に命令を処理していくと、Pipeline上では
- パイプライン段数とは、1つの命令の実行を分けた際の工程数のことである。
- \各工程は1Clockで処理されるため、工程をより細かく分けるほど、1Clockに掛かる時間が短くなるため、クロック周波数を上げることが可能である。
- 工程をより細かく分けるほど、1 Cycleに掛かる時間が短くなるため、クロック周波数を上げることが可能になる。
- クロック周波数が大きくなれば、1clockあたりに処理する命令が多くなり、IPCが向上する。
- さらにIPCを向上する目的で、処理の順番を変えることで実行可能な命令から処理していく方法(Out-of-Order)や、同時に複数命令を発行する方法(SuperScalar)、待ち時間に他のプログラムを実行する方法(Hyper-Threading)なども存在する。


## SIMD(single Instruction Multiple Data)
- SIMDとは、1度に複数の演算を同時に行うような処理のことである。
- AVXやSSE用のレジスタを用いることにより、1度の処理あたりの演算量が多くなるため、1Clockあたりに処理する命令が多くなり、IPCが向上する。

## \データハザード
