SW_OUT            Cbst                           1
SW_OUT            L1                             1
SW_OUT            U1                             2
RESET             J1                             3
NetRfbb_2         Rfbb                           2
NetRfbb_2         Rfbt                           1
NetRfbb_2         U1                             4
NetCin_1_2        Cin_1                          2
NetCin_1_2        Cin_2                          2
NetCbst_2         Cbst                           2
NetCbst_2         U1                             6
N-C               J1                             1
IOREF             J1                             2
D13               J3                             5
D12               J3                             6
D11               J3                             7
D10               J3                             8
D9                J3                             9
D8                J3                            10
D7                J4                             1
D6                J4                             2
D5                J4                             3
D4                J4                             4
D3                J4                             5
D2                J4                             6
D1                J4                             7
D0                J4                             8
AREF              J3                             3
A5                J2                             6
A5                J3                             2
A4                J2                             5
A4                J3                             1
A3                J2                             4
A2                J2                             3
A1                J2                             2
A0                J2                             1
+12               Cin_1                          1
+12               Cin_2                          1
+12               D1                             1
+12               D2                             1
+12               U1                             3
+12               U1                             5
+5                Cout_1                         1
+5                Cout_1                         2
+5                Cout_2                         1
+5                Cout_2                         2
+5                D1                             2
+5                D1                             3
+5                D2                             2
+5                D2                             3
+5                J1                             5
+5                J1                             6
+5                J1                             7
+5                J1                             8
+5                J3                             4
+5                L1                             2
+5                Rfbb                           1
+5                Rfbt                           2
+5                U1                             1
3.3V              J1                             4
-1
