# ðŸ“‹ RÃ©sumÃ© - ContrÃ´leur HDMI ImplÃ©mentÃ©

## âœ… Ce qui a Ã©tÃ© fait

### 1. CrÃ©ation du ContrÃ´leur HDMI (hdmi_controller.vhd)
- âœ… Timings **720x480 @ 60Hz** (format 480p standard)
- âœ… Compteurs horizontal (0-857) et vertical (0-524)
- âœ… GÃ©nÃ©ration HSYNC/VSYNC (actifs bas)
- âœ… Signal Data Enable (actif dans zone visible)
- âœ… Sorties position pixel (x_counter, y_counter)
- âœ… Calcul adresse linÃ©aire (y Ã— 720 + x)

### 2. IntÃ©gration dans telecran.vhd
- âœ… DÃ©claration du composant
- âœ… Instanciation avec connexions :
  - Horloge : `s_clk_27` (27 MHz de la PLL)
  - Reset : `s_rst_n` (synchrone avec PLL)
  - Sorties HDMI : HS, VS, DE vers ports de sortie
- âœ… Test pattern : 8 barres verticales de couleur

### 3. Testbench et Simulation
- âœ… hdmi_controller_tb.vhd crÃ©Ã©
- âœ… Script ModelSim (sim_hdmi_controller.do)
- âœ… VÃ©rifications automatiques des timings
- âœ… Simulation sur 2 frames complÃ¨tes

### 4. Documentation
- âœ… GUIDE_HDMI_CONTROLLER.md : ProcÃ©dure complÃ¨te
- âœ… FORMAT_COULEUR_RGB.md : RÃ©ponse question TP
- âœ… Commentaires dans le code VHDL

---

## ðŸ“Š SpÃ©cifications Techniques

### Timings HDMI 720x480 @ 60Hz

| ParamÃ¨tre        | Horizontal | Vertical |
|------------------|------------|----------|
| **Zone visible** | 720 pixels | 480 lignes |
| **Front porch**  | 16 pixels  | 9 lignes   |
| **Sync pulse**   | 62 pixels  | 6 lignes   |
| **Back porch**   | 60 pixels  | 30 lignes  |
| **Total**        | **858**    | **525**    |

### FrÃ©quences
- **Pixel clock** : 27 MHz (gÃ©nÃ©rÃ© par PLL)
- **Ligne** : 858 Ã— 37ns = 31.7 Âµs â†’ 31.5 kHz
- **Frame** : 525 Ã— 31.7Âµs = 16.6 ms â†’ **60 Hz** âœ“

---

## ðŸ§ª Tests Ã  Effectuer

### 1. Simulation (PRIORITAIRE)
```bash
cd c:\Users\Loic\Desktop\ensea\niveau2\fpga\tp\telecran
vsim -do sim_hdmi_controller.do
```

**VÃ©rifier** :
- [ ] r_h_counter : 0 â†’ 857 â†’ 0
- [ ] r_v_counter : 0 â†’ 524 â†’ 0
- [ ] HSYNC bas de 736 Ã  798 pixels
- [ ] VSYNC bas de 489 Ã  495 lignes
- [ ] Data Enable actif uniquement quand x<720 ET y<480

### 2. Compilation Quartus
- [ ] Analysis & Synthesis : 0 erreur
- [ ] Compile Design : 0 erreur
- [ ] VÃ©rifier ressources (< 5% ALMs attendu)
- [ ] TimeQuest : slack positif sur s_clk_27

### 3. Test sur Carte
- [ ] Programmer la carte (USB Blaster II)
- [ ] VÃ©rifier Ã©cran : 8 barres de couleur visibles
- [ ] Encodeurs : LEDs varient quand on tourne

---

## ðŸŽ¯ Prochaines Ã‰tapes (Ordre du TP)

### Ã‰tape 3 : DÃ©placement d'un Pixel â³
**Objectif** : Afficher UN seul pixel blanc qui se dÃ©place avec les encodeurs

**Ã€ faire** :
1. Mise Ã  l'Ã©chelle encodeurs â†’ pixels Ã©cran
   ```vhdl
   s_x_pixel <= to_integer(unsigned(s_left_position)) * 720 / 1024;  -- 10 bits â†’ 720
   s_y_pixel <= to_integer(unsigned(s_right_position)) * 480 / 256;  -- 8 bits â†’ 480
   ```

2. Logique d'affichage pixel unique
   ```vhdl
   if (s_x_pixel = s_x_counter) and (s_y_pixel = s_y_counter) then
       o_hdmi_tx_d <= x"FFFFFF";  -- Blanc
   else
       o_hdmi_tx_d <= x"000000";  -- Noir
   end if;
   ```

3. Tester : tourner encodeur doit dÃ©placer le pixel

### Ã‰tape 4 : MÃ©morisation (Framebuffer) â³
**Objectif** : Tracer une ligne en mÃ©morisant les pixels parcourus

**DÃ©fis** :
- Taille RAM limitÃ©e â†’ Utiliser framebuffer rÃ©duit (360Ã—240) ou 1-bit
- Dual-port RAM : Port A Ã©criture (encodeurs), Port B lecture (HDMI scan)

**Composant fourni** : `dpram.vhd`

### Ã‰tape 5 : Effacement â³
**Objectif** : Bouton pour effacer l'Ã©cran (parcourir RAM et Ã©crire '0')

**Solution** : Machine Ã  Ã©tats (FSM) IDLE â†’ CLEARING â†’ DONE

---

## ðŸ“ Questions TP Ã  RÃ©pondre

### âœ… "Ã€ quels bits correspondent chaque composante couleur ?"
**RÃ©ponse complÃ¨te** : Voir `FORMAT_COULEUR_RGB.md`

**RÃ©sumÃ©** :
- Rouge : bits 23-16 (8 bits)
- Vert : bits 15-8 (8 bits)
- Bleu : bits 7-0 (8 bits)
- Format : RGB888 (24-bit True Color)

### â³ "Expliquez ce qu'est une mÃ©moire dual-port"
**Ã€ faire** : Lire `dpram.vhd` et documenter dans le rapport

**RÃ©ponse attendue** :
- 2 ports indÃ©pendants (A et B)
- AccÃ¨s simultanÃ© (lecture/Ã©criture parallÃ¨le)
- Port A : Ã©criture encodeurs
- Port B : lecture HDMI scan

---

## ðŸ”§ Commandes Utiles

### Compilation rapide
```bash
# Depuis PowerShell
cd c:\Users\Loic\Desktop\ensea\niveau2\fpga\tp\telecran

# Lancer Quartus (si dans le PATH)
quartus_sh --flow compile telecran
```

### Simulation rapide
```bash
vsim -c -do "do sim_hdmi_controller.do; quit -f"
```

### VÃ©rifier syntaxe VHDL
```bash
quartus_map telecran --analyze_file=hdmi_controller.vhd
```

---

## ðŸ“š Fichiers du Projet

### Nouveaux Fichiers CrÃ©Ã©s
```
hdmi_controller.vhd           # ContrÃ´leur HDMI (timings)
hdmi_controller_tb.vhd        # Testbench simulation
sim_hdmi_controller.do        # Script ModelSim
GUIDE_HDMI_CONTROLLER.md      # ProcÃ©dure de test
FORMAT_COULEUR_RGB.md         # RÃ©ponse question couleurs
RESUME_HDMI.md                # Ce fichier
```

### Fichiers ModifiÃ©s
```
telecran.vhd                  # IntÃ©gration hdmi_controller + test pattern
```

### Fichiers Existants (Non ModifiÃ©s)
```
encoder.vhd                   # DÃ©codeur encodeur rotatif (OK âœ“)
I2C_HDMI_Config.vhd           # Config ADV7513 (OK âœ“)
pll/pll.vhd                   # GÃ©nÃ©rateur 27 MHz (OK âœ“)
dpram.vhd                     # RAM dual-port (pour plus tard)
telecran.qsf                  # Contraintes pins (OK âœ“)
```

---

## âš ï¸ Points d'Attention

### 1. RÃ©solution : 720Ã—480, PAS 640Ã—480
Votre `telecran.vhd` utilise 720Ã—480 (format CEA-861 480p).  
Ne pas confondre avec VGA 640Ã—480 !

### 2. Horloge : TOUJOURS 27 MHz
Le contrÃ´leur HDMI **doit** utiliser `s_clk_27` (sortie PLL).  
Jamais `i_clk_50` !

### 3. Reset : Actif bas synchrone
Utiliser `s_rst_n` (signal `locked` de la PLL inversÃ©).  
Attendre que la PLL soit stable avant de dÃ©marrer.

### 4. Data Enable Obligatoire
`o_hdmi_tx_de` doit Ãªtre Ã  '0' pendant les zones de blanking.  
Sinon : artÃ©facts visuels.

---

## ðŸŽ“ Pour le Rapport LaTeX

### Sections Ã  RÃ©diger

1. **Architecture ContrÃ´leur HDMI** (2-3 pages)
   - SchÃ©ma bloc : compteurs H/V + FSM
   - Tableau timings (voir ci-dessus)
   - Ã‰quations : addr = y Ã— 720 + x
   - Chronogramme HSYNC/VSYNC sur 2 lignes

2. **Format Couleur RGB** (0.5 page)
   - SchÃ©ma rÃ©partition bits [23:0]
   - Tableau exemples couleurs
   - Profondeur : 24-bit (16M couleurs)

3. **RÃ©sultats Simulation** (1 page)
   - Captures ModelSim : compteurs, HSYNC, VSYNC
   - Validation timings (tableau comparatif)

4. **RÃ©sultats Carte** (0.5 page)
   - Photo Ã©cran : 8 barres de couleur
   - Consommation ressources FPGA

### Figures Ã  GÃ©nÃ©rer (TikZ ou draw.io)
1. SchÃ©ma compteurs H/V avec zones (visible, FP, sync, BP)
2. FSM 4 Ã©tats : VISIBLE â†’ FP â†’ SYNC â†’ BP
3. Chronogramme : CLK, H_counter, HSYNC sur 1 ligne
4. Architecture complÃ¨te : PLL â†’ HDMI_ctrl â†’ ADV7513

---

## ðŸš€ Commencer Maintenant

**Action immÃ©diate** :
```bash
# 1. Simuler
cd c:\Users\Loic\Desktop\ensea\niveau2\fpga\tp\telecran
vsim -do sim_hdmi_controller.do

# 2. Si simulation OK â†’ Compiler Quartus
# (via GUI ou commande ci-dessus)

# 3. Si compilation OK â†’ Programmer carte

# 4. Montrer Ã  l'enseignant les 8 barres de couleur
```

**Bon courage ! ðŸ’ª**
