module _dlatch(clk, d,q,q_bar);
	input clk;
	input d;
	output q, q_bar;
	reg q;
	

endmodule
