# Interfaces

## RegFile

Inputs:	
	iClk		- std_ulogic
	inRstAsync	- std_ulogic

	// Register lesen Adressleitungen
	iRs1, iRs2	- aRegAdr
		
	// Register schreiben Adressleitung
	iRd		- aRegAdr

	// Writeenable
	iWe		- std_ulogic

	// Daten, welche auf mit iRd gewähltes Register geschrieben werden
	iWd		- aRegValue


Outputs:
	// Daten, welche aus mit iRsx gewählten Register gelesen werden
	oRd1, oRd2	- aRegValue