>Dmel_RG2
TTCTCAGTCTAGTTCTTTCCT
>Dmel_RG3
TTCTCAGTTTGGTTCTTTCCT
>Dmel_RG5
TTCTCAGTCTAGTTCTTTCCT
>Dmel_RG9
TTCTCAGTTTGGTTCTTTCCT
>Dmel_RG18N
TTCTCAGTTTGGTTCTTTCCT
>Dmel_RG19
TTCTCAGTTTGGTTCTTTCCT
>Dmel_RG22
TTCTCAGTCTAGTTCTTTCCT
>Dmel_RG24
TTCTCAGTCTAGTTCTTTCCT
>Dmel_RG25
TTCTCAGTCTAGTTCTTTCCT
>Dmel_RG28
TTCTCAGTCTAGTTCTTTCCT
>Dmel_RG32N
TTCTCAGTTTGGTTCTTTCCT
>Dmel_RG34
TTCTCAGTCTGGTTCTTTCCT
>Dmel_RG36
TTCTCAGTTTGGTTCTTTCCT
>Dmel_RG38N
TTCTCAGTCTAGTTCTTTCCT
>Dsim_MD03
TCCTCAGCCTGGTCCTTTCCT
>Dsim_MD06
TCCTCAGCCTGGTCCTTTCCT
>Dsim_MD105
TCCTCAGCCTGGTCCTTTCCT
>Dsim_MD106
TCCTCAGCCTGGTCCTTTCCT
>Dsim_MD146
TCCTCAGCCTGGTCCTTTCCT
>Dsim_MD15
TCCTCAGCCTGGTCCTTTCCT
>Dsim_MD197
TCCTCAGCCTGGTCCTTTCCT
>Dsim_MD199
TCCTCAGCCTGGTCCTTTCCT
>Dsim_MD201
TCCTCAGCCTGGTCCTTTCCT
>Dsim_MD221
TCCTCAGCCTGGTCCTTTCCT
>Dsim_MD224
TCCTCAGCCTGGTCCTTTCCT
>Dsim_MD225
TCCTCAGCCTGGTCCTTTCCT
>Dsim_MD233
TCCTCAGCCTGGTCCTTTCCT
>Dsim_MD235
TCCTCAGCCTGGTCCTTTCCT
>Dsim_MD238
TCCTCAGCCTGGTCCTTTCCT
>Dsim_MD243
TCCTCAGCCTGGTCCTTTCTT
>Dsim_MD251
TCCTCAGCCTGGTCCTTTCCT
>Dsim_MD255
TCCTCAGCCTGGTCCTTTCCT
>Dsim_MD63
TCCTCAGCCTGGTCCTTTCCT
>Dsim_MD72
TCCTCAGCCTGGTCCTTTCCT
>Dsim_MD73
TCCTCAGCCTGGTCCTTTCCT
>Dyak_528_14249
TCCTCAGTCTGACCTTTTTCT
>Dere_528_14249
TCCTCAGTCTGACTTTTTCCT
