# 💡 0.18μm CMOS 1.8V / 3.3V / 5.0V Frontend Process Flow

本ドキュメントは、0.18μm世代CMOSプロセスにおける**多電圧（1.8V / 3.3V / 5.0V）対応のフロントエンド工程**を体系的に整理したものである。主に以下の構成を対象とする：  
**This document provides a structured overview of the front-end process flow for 0.18μm CMOS technology supporting multiple operating voltages (1.8V / 3.3V / 5.0V).** It focuses on the following components:

- **STI（Shallow Trench Isolation）と初期酸化**  
  **STI (Shallow Trench Isolation) and initial oxidation**
- **WELL構造（標準/Deep/HV）と注入条件**  
  **Well structures (standard / deep / high-voltage) and implantation conditions**
- **チャネルドーピング：電圧別Vth・短チャネル制御**  
  **Channel doping: Vth control and SCE mitigation per voltage class**
- **ゲート酸化膜：G1-G3による段階的酸化**  
  **Gate oxide stack: Stepwise oxidation using G1–G3 process**
- **ポリゲート形成：KrF対応パターン**  
  **Poly-gate formation: KrF-compatible patterning**
- **LDD構造：浅拡散＋Spacer後注入の2段階構成**  
  **LDD structure: Two-step implantation with shallow diffusion and post-spacer doping**

特に、**G1〜G3酸化膜の積層制御**により、異なる動作電圧に対応したゲート絶縁厚が設計可能であり、**SoCや高耐圧I/Oデバイス**における柔軟なデバイス統合を実現する。  
**In particular, the G1–G3 stacked oxide strategy enables gate oxide thickness tuning for different operating voltages, allowing seamless integration of SoC cores and high-voltage I/O devices within a unified process.**

---

## 1. 素子分離工程 / Device Isolation Process

| 工程名 | 処理内容 | 分類 | 目的 | 処理条件 | 寸法 | 膜厚 | Mask |
|--------|----------|------|------|----------|------|------|------|
| FS-DP | SiON保護膜堆積 | 全体 | 界面保護 | 200Å @ 700℃ | - | - | - |
| FSN-DP | STI用窒化膜堆積 | Field | 酸化防止キャップ | 1500Å @ 750℃ | - | - | - |
| F-PH | フォトリソグラフィ（マスク露光） | Field | パターン定義（レジスト形成） | - | 0.28μm | - | F |
| F-ET | エッチング（RIE等） | Field | 不要層の除去（パターン転写） | - | 0.28μm | - | - |
| F-DP | STI酸化膜埋込 | Field | トレンチフィル | - | - | 4000Å | - |
| F-CMP | STI CMP | Field | 平坦化 | - | - | - | - |
| PRE-OX | 犠牲酸化膜形成 | 前処理 | 注入前の表面改質・汚染取り込み | Dry OX, 約80Å | - | 80Å | - |

---

## 2. WELL領域の形成 / Well Formation Steps

| 工程No. | 領域 / Region | マスク名 / Mask | 処理名 / Step | 目的 / Purpose | イオン種 / Ion | エネルギー / Energy | 線量 / Dose | 対応電圧 / V<sub>DD</sub> | 備考 / Notes |
|--------|----------------|------------------|----------------|----------------|----------------|---------------------|--------------|------------------|----------------|
| 201 | 標準 N-Well | NWL-PH / NWL-ION | N-Well Implant | 標準NMOS領域 | Phosphorus | 300 keV | 1×10¹³ cm⁻² | 1.8V / 3.3V | - |
| 202 | 標準 P-Well | PWL-PH / PWL-ION | P-Well Implant | 標準PMOS領域 | Boron | 100 keV | 1×10¹³ cm⁻² | 1.8V / 3.3V | - |
| 203 | Deep N-Well | NWLH-PH / NWLH-ION1 | Deep N-Well Implant | 高耐圧絶縁用 | Phosphorus | 500 keV | 5×10¹² cm⁻² | 5V | 高エネルギー注入 |
| 204 | HV N-Well | NWLH-PH / NWLH-ION2 | Shallow N-Well Implant | DNW上に再形成 | Phosphorus | 150 keV | 1×10¹³ cm⁻² | 5V | 同一マスクでION1/2 |
| 205 | HV P-Well | PWLH-PH / PWLH-ION | HV Bulk Implant | 高耐圧LDMOS用 | Boron | 150 keV | 1×10¹³ cm⁻² | 5V | HVバルク領域形成 |

---

## 3. チャネルドーピング / Channel Doping

| 工程No. | マスク名 | 工程名 | 対象デバイス | 電圧 / Voltage | イオン種 / Ion | エネルギー / Energy | 線量 / Dose | 備考 / Notes |
|---------|----------|--------|---------------|----------------|----------------|---------------------|--------------|----------------|
| 301 | NCDL-PH / ION | NMOS Channel Doping | NMOS | 1.8V | Boron | 40 keV | 1×10¹³ cm⁻² | SCE対策（逆チャネル） |
| 302 | PCDL-PH / ION | PMOS Channel Doping | PMOS | 1.8V | Phosphorus | 70 keV | 1×10¹³ cm⁻² | Vth調整 |
| 303 | NCDM-PH / ION | NMOS Channel Doping | NMOS | 3.3V | Boron | 70 keV | 2×10¹³ cm⁻² | 中深度 |
| 304 | PCDM-PH / ION | PMOS Channel Doping | PMOS | 3.3V | Phosphorus | 100 keV | 2×10¹³ cm⁻² | - |
| 305 | NCDH-PH / ION | NMOS Channel Doping | NMOS | 5.0V | Boron | 100 keV | 5×10¹³ cm⁻² | 深拡散 |
| 306 | PCDH-PH / ION | PMOS Channel Doping | PMOS | 5.0V | Phosphorus | 150 keV | 5×10¹³ cm⁻² | - 

---

## 4. ゲート酸化（G1〜G3） / Gate Oxide Stack Formation

| Step | 処理 / Process | 説明（日本語） / Description (Japanese) | 説明（英語） / Description (English) |
|------|----------------|-----------------------------|------------------------------|
| 1 | G1-OX Thermal Oxidation | 全領域に 70Å のG1酸化膜を形成（HV用ベース酸化膜） | Form 70Å of G1 oxide across the entire wafer (base oxide for HV region) |
| 2 | G1 Remove (HV Mask) | MV/LV領域のG1酸化膜を除去 | Remove G1 oxide from MV/LV regions using the HV mask |
| 3 | G2-OX Thermal Oxidation | G2酸化膜（35Å）を形成。HV = G1+G2 / MV = G2 / LV = G2 | Form 35Å G2 oxide. Resulting thickness: HV = G1+G2, MV = G2, LV = G2 |
| 4 | G2 Remove (HV/MV Mask) | LV領域のG2酸化膜を除去 | Remove G2 oxide from LV region using HV/MV mask |
| 5 | G3-OX Final Oxidation | G3酸化膜（35Å）を全域に形成 → HV = 150Å, MV = 70Å, LV = 35Å | Form final 35Å G3 oxide on all regions → Final oxide thickness: HV = 150Å, MV = 70Å, LV = 35Å |

---

## 5. ポリゲート形成工程 / Poly Gate Formation

| 工程名 | 処理内容 | 分類 | 目的 | 処理条件 | 寸法 | 膜厚 | Mask |
|--------|----------|------|------|----------|------|------|------|
| PLY-DP   | ポリゲート堆積（Poly-Si） | Gate | ゲート電極形成 | LPCVD | - | 1500Å | - |
| PLY-PH   | フォトリソグラフィ | Gate | ポリゲートパターン定義 | KrF | 0.18μm | - | PLY |
| PLY-ET   | ポリゲートエッチング | Gate | ゲート構造形成 | RIE | 0.18μm | - | - |

---

 ## 6. LDD構造（2段階）/ LDD Structure (Two-Step Implantation)

| 工程No. | マスク名 | 工程名 | 対象 / Target | 電圧 | イオン種 / Ion | エネルギー / Energy | 線量 / Dose | タイミング | 備考 / Notes |
|---------|----------|--------|----------------|--------|----------------|---------------------|--------------|------------|----------------|
| 601 | NLDL-PH / ION | NMOS LDD (1st) | NMOS | 1.8V | Phosphorus | 25 keV | 5×10¹³ cm⁻² | Spacer前 | 浅拡散 |
| 602 | PLDL-PH / ION | PMOS LDD (1st) | PMOS | 1.8V | BF₂ | 15 keV | 5×10¹³ cm⁻² | Spacer前 | - |
| 603 | NLDM-PH / ION | NMOS LDD (1st) | NMOS | 3.3V | Phosphorus | 40 keV | 7×10¹³ cm⁻² | Spacer前 | - |
| 604 | PLDM-PH / ION | PMOS LDD (1st) | PMOS | 3.3V | BF₂ | 25 keV | 7×10¹³ cm⁻² | Spacer前 | - |
| 605 | NLDH-PH / ION | NMOS LDD (1st) | NMOS | 5.0V | Phosphorus | 60 keV | 1×10¹⁴ cm⁻² | Spacer前 | - |
| 606 | PLDH-PH / ION | PMOS LDD (1st) | PMOS | 5.0V | BF₂ | 35 keV | 1×10¹⁴ cm⁻² | Spacer前 | - |
| 607 | - | Spacer Deposition | 全デバイス | - | - | - | - | - | SiN堆積（約500Å） |
| 608 | - | Spacer Etch | 全デバイス | - | - | - | - | - | 異方性RIE |
| 609 | NLDL2-PH / ION | NMOS LDD (2nd) | NMOS | 1.8V | Arsenic | 50 keV | 3×10¹⁵ cm⁻² | Spacer後 | N+ソース/ドレイン兼用 |
| 610 | PLDL2-PH / ION | PMOS LDD (2nd) | PMOS | 1.8V | BF₂ | 40 keV | 3×10¹⁵ cm⁻² | Spacer後 | - |
| 611 | NLDM2-PH / ION | NMOS LDD (2nd) | NMOS | 3.3V | Arsenic | 70 keV | 4×10¹⁵ cm⁻² | Spacer後 | - |
| 612 | PLDM2-PH / ION | PMOS LDD (2nd) | PMOS | 3.3V | BF₂ | 50 keV | 4×10¹⁵ cm⁻² | Spacer後 | - |
| 613 | NLDH2-PH / ION | NMOS LDD (2nd) | NMOS | 5.0V | Arsenic | 90 keV | 5×10¹⁵ cm⁻² | Spacer後 | - |
| 614 | PLDH2-PH / ION | PMOS LDD (2nd) | PMOS | 5.0V | BF₂ | 70 keV | 5×10¹⁵ cm⁻² | Spacer後 | - |

---

## 7. サリサイド形成 / Salicide Formation

| 工程名 | 処理内容 | 分類 | 目的 | 処理条件 | 寸法 | 膜厚 | Mask |
|--------|----------|------|------|----------|------|------|------|
| CO-SP | Coスパッタリング | Salicide | 前駆体形成 | - | - | 300Å | - |
| LMP-ANL | サリサイドアニール | Salicide | CoSi形成 | 550℃ 30s | - | - | - |
| CO-ET | エッチング | Salicide | 不要Co除去 | H2SO4系 | - | - | - |
| LMP2-ANL | 相転移アニール | Salicide | CoSi₂形成 | 750℃ 30s | - | - | - |

---

## 8. 層間絶縁膜とCMP / ILD & CMP

| 工程名 | 処理内容 | 分類 | 目的 | 処理条件 | 寸法 | 膜厚 | Mask |
|--------|----------|------|------|----------|------|------|------|
| F2-DP | ILD堆積 | ILD | 配線前絶縁 | PE-TEOS | - | 6000Å | - |
| F2-CMP | ILD CMP | CMP | 平坦化 | CMP | - | - | - |

---

**補足 / Notes**  
- LDDは2段階でRonと信頼性を両立  
- G1-G3酸化により電圧別酸化膜厚制御  
- Deep NWLとHV Wellによる高耐圧分離が明示的  
- 教材化によって多電圧SoC対応の構造が理解可能
- 
