---
layout: post
title: verilogでのカウントについて
date: 2017-08-15 02:11:20
categories: verilog
---
<!-- {% raw %} -->
<p>アルテラのFPGA MAX10でverilogで書いておりますが、ちょっとわからないことがあり質問いたします。<br>
早いクロック(Clock1)と遅いクロック(Clock2)があり、早いクロックでクロックをカウントし、<br>
遅いクロックの立ち上がりでカウントをクリアしたいと思っています。<br>
遅いクロックでのカウントクリアはあくまでも立ち上がりであるため、リセットのように<br>
入っている間クリアではありません。</p>

<p>下記の記述では論理合成が出来ません。</p>

<pre><code>reg [31:0] count;

always @(posedge Clock1, negedge res_n)
begin
    if (~res_n) begin
        count = 0;
    end
    else begin
        count &lt;= count+1;
    end
end
always @(posedge Clock2)
begin
    count &lt;= 0;
end
</code></pre>

<p>また、下記の記述ではClocl2がHighの時に常にクリアされてしまいます。</p>

<pre><code>reg [31:0] count;

always @(posedge Clock1, posedge Clock2)
begin
    if (Clock2) begin
        count = 0;
    end
    else begin
        count &lt;= count+1;
    end
end
</code></pre>

<p>どのように記述するのは正しいのでしょうか？</p>
<!-- {% endraw %} -->
