# Digital Design and Computer Architecture RISC

## 1 From zero to one

### 1.2 复杂度平衡的艺术

#### 1.2.1 抽象

层层抽象可以屏蔽下层的复杂度，根据自己的工作选择合适的抽象

#### 1.2.2 Discipline

dicipline（感觉翻译成规范）是下层往上层抽象的设计选择行为，以便于在更高的抽象层次进行有效工作。

#### 1.2.3 Three Y

三个y分别是：hierarchy, modularity, and regularity（层次性、模块性、规则性）

层次性是指将系统划分为若干模块，然后进一步细分每个模块，直到每个模块都易于理解。
模块化是指模块具有定义明确的功能和接口，以便于连接，不会产生意想不到的副作用。
规则性追求模块之间的统一性。通用模块可多次重复使用，从而减少必须设计的不同模块的数量。

模块化要求：每个部件都有明确的功能和接口，而且要求不产生副作用

### 1.3 THE DIGITAL ABSTRACTION

数字抽象使得工程师只需要关心01，而不需要关心01的硬件细节是怎么实现的

### 1.4 NUMBER SYSTEMS

主要讲了2 10 16进制的相互转换，以及运算法则

#### 1.4.5 Binary addition

无符号二进制加法，存在溢出。溢出的处理，比较原始的是看进位

#### 1.4. 6 signed binary numbers

有两套表示有符号二进制的方法：

1. Sign/Magnitude Numbers：msb做符号位，0负，1正

   优点是直观，缺点是不能直接二进制运算，以及存在-0。范围是$[-2^{N-1} + 1, 2^{N-1}-1]$

2. two's complement：0用全0表示，最大值还是01...11

   不同：最小值是$(1000000)_2 = -2^{N-1}$，$-1 = 11...111_2$，需要注意的是这个最小值没有对应的正数

   它的规律是：正数是源码，负数是正数取反 + 1（和补码一样），范围$[-2^{N-1}, 2^{N-1}-1]$

运算：减法的时候转变成取第二个数的负数再做加法

如果两个加法运算数据有相同的符号，但是结果不相同，这表示溢出

扩展：把符号位一直往左复制即可

### 1.5 logic gates

介绍逻辑门以及各种组合

### 1.7 MOS

nMOS在input = 1的时候为ON，input = 0的时候为OFF

pMOS在input = 0的时候为ON，input = 1的时候为OFF

理论MOS组合设计逻辑门时，要保证每个输入有且只有一个网络接通，保证输出在上拉和下拉之间选择一个。如果短路会烧毁，如果断路会未定义。

我们可以利用导通互补规则来保证这一点。当 nMOS 晶体管串联时，pMOS 晶体管必须并联。当 nMOS 晶体管并联时，pMOS 晶体管必须串联。

#### 1.7.8 pseudo-nMOS Logic

pMOS比较慢，串联比较慢

因为NOR的N-input CMOS采用了n个pMOS串联，导致网络很慢，可以用一直导通的弱pMOS代替上拉网络。

优点是快，缺点是输出为低电平的时候，VDD和GND之间会有短路，短路会持续耗电，所以需要慎用。

## 2 Combinational Logic Design  

### 2.1 INTRODUCTION

数字电路可以看成黑盒子，其中有n个离散输入，m个离散输出，中间有Input和Output之间的功能规范和时序规范

数字电路分为组合电路和顺序电路。组合电路的输出仅取决于输入端的当前值；换句话说，它将当前的输入值组合起来计算输出。也是这一章的主要内容。

组合电路是无存储器的，但顺序电路有存储器。

组合电路中不包含循环路径，也就是每条路径最多访问节点一次。（下面这个d图也不是组合电路，因为n6是两个输出）

![image-20250506170739647](C:\Users\Measheep\AppData\Roaming\Typora\typora-user-images\image-20250506170739647.png)

### 2.2 布尔运算

运算优先级是：NOT > AND > OR

#### 2.2.2 SOP

对于一个真值表，把输出Y为true的蕴含式加起来得到Y的表达式。这就是函数的乘积之和（SOP）规范形式，因为它是乘积（AND 构成小项）的和（OR）。

同时还能写成求和形式，对于下图，有：

![image-20250506172821155](C:\Users\Measheep\AppData\Roaming\Typora\typora-user-images\image-20250506172821155.png)
$$
F(A, B) = \sum(m_1, m_3) \\
or\\ 
F(A,B) = \sum(1,3)
$$

#### 2.2.3 POS

真值表的每一行都对应着一个最大term，该最大term 在该行中为**False**。我们可以直接根据真值表将任何电路的布尔方程写成输出为 FALSE 的每个 maxterm 的 AND。

$Y = (A + B)(\overline A + B) $，表示的是$\overline A + B$和A + B的时候，Y为**True**【很神奇吧】

### 2.3 布尔代数

SOP和POS不一定最简，用布尔代数化简

>对偶性原则：
>
>如果符号0 1以及操作符AND和OR互换，结果不变，我们用 ‘ 表示语句的对偶。

布尔代数好多，一个可行的思路是先扩展（省略的写出来）再合并

$(A + \overline BC)D + (A + \overline B C)\overline D -> (A + \overline BC)$

有些时候可以通过B = B + B来构造更多化简

在 CMOS 实现中，NAND 和 NOR 比 AND 和 OR 更受青睐。

#### 2.5.2 Bubble Pushing（推泡泡）

遵循的原则有：

1. 从输出端往输入端推进
2. 反向绘制每个逻辑门，如果当前逻辑门有输入气泡，则画出有输出气泡的前一个逻辑门。如果当前逻辑门没有输入气泡，则画出没有输出气泡的前一个逻辑门。

### 2.7 卡诺图

K-map在处理多达4个变量时都比较优秀

核心逻辑是相邻的输入只有一位不同【可以用格雷码】，相邻的方块也就只有一个字面不一样。

同时，K-map可以环绕，把首尾相接仍然可以满足上述条件。

直观操作就是圈住1的相邻方块，对于每个圈，写出对应的蕴含式。

#### 2.7.2 最小化逻辑

▸ 使用最少的圆来覆盖所有的 1。
▸ 每个圆中的所有方格都必须包含 1。
▸ 每个圆必须在每个方向上跨越一个 2 的幂次方（即 1、2 或 4）的矩形块。
每个圆应尽可能大。
▸ 圆可以环绕 K 地图的边缘。
▸ 如果可以使用更少的圆，K 地图中的 1 可以被多次圈起来。

### 2.8 多路复用器

一般来说n:1的多路复用器中，需要$\log_2N$条选择线（这些线不算在N种）

一般来说，$2^N$输入多路复用器可以通过在适当的数据输入端应用 0 和 1 来执行任何$N$输入逻辑功能。只要稍加巧思，我们就能将多路复用器的大小减半，只用一个 $2^{N-1}$ 输入的多路复用器就能执行任意$N$个输入的逻辑功能。

多路复用器就像一个查值表，每个输入对应真值表的一行。这是对应N的简单形式，可以动脑子转化成N-1的形式，使得输入更少，有时可能需要借助反相器

#### 2.8.2 解码器

给定N输入，解码出$2^N$的输出

如果一个真值表有M个1的N输入函数，可以用一个$N:2^N$解码器连接到所有包含1的小项的M输入OR门来实现。

### 2.9 时延

时延主要出现在逻辑门，电路上是光速。一般分析时看最差情况的时延，即传输时延（关键路径上所有元件的传播时延之和），还有污染时延（最短路径的每个元件的污染延迟之和）。

临界电路（关键路径）有数据临界和指令临界，分析电路，结合元件延迟数据表，可以得到。【$t_{pd\_sy}~vs~t_{pd\_dy}$，你们知道吗】

#### 2.9.2 查错

分析电路图会得到某个input变化后的output，实际可能因为时延导致output变化不止一次，出现可能和最终答案不同的瞬时闪烁。

## 3 Sequential Logic Design 

顺序逻辑设计

