 
Lab1：
![](https://github.com/lizejia2361/-/blob/main/Lab1/%E6%9C%AC%E4%B9%A6%E9%83%A8%E5%88%86%E5%86%85%E5%AE%B9.png)
1.打开LabCDROM文件夹中的misc文件夹，将Extras.inc文件复制到modelsim的工程文件中（和work放在同一个文件夹，不要放在work里面）
2.打开modelsim，添加五个新文件，分别将lab01内的andor，sr，xornor，top.v，testbench复制过去
3.在andor，sr，xornor三个文件的最上面加上和testbench一样的时间精度（没加无法仿真，原因不想，会”error loading design”）
4.Testbench中将module TestBench;改为module top_tb();（这里不是强制的，总之是要让内外命名一致），将`include后面的路径删的只剩最后的Extras.inc
5.右键.vt文件，点击properties,点击Verilog&systemVerilog，点击include directory，将文件路径选择为比work大一级的路径
6.编译后仿真，将tob_tb拉到wave栏里（把信号输入），点击run all进行仿真
实验结果：
 ![](https://github.com/lizejia2361/-/blob/main/Lab1/%E5%AE%9E%E9%AA%8C%E7%BB%93%E6%9E%9C.png)
https://blog.csdn.net/acto__/article/details/127878921
（  vopt +acc work.transtb -o opt -debugdb
vsim -debugdb[=<dbname>] <optimized_design_name>
加载命令运行后，会进入仿真界面，通过View->Schematic打开原理图窗口，点击左上角标识，View：Incremental，再点击Follow即可打开原理图。）
采用如上链接生成的网表电路图
![](https://github.com/lizejia2361/-/blob/main/Lab1/%E7%BD%91%E8%A1%A8%E4%B8%80.png)
![](https://github.com/lizejia2361/-/blob/main/Lab1/%E7%BD%91%E8%A1%A82.png)
![](https://github.com/lizejia2361/-/blob/main/Lab1/%E7%BD%91%E8%A1%A83.png)

 
 
三个模块原理：
![](https://github.com/lizejia2361/-/blob/main/Lab1/andor.png)
![](https://github.com/lizejia2361/-/blob/main/Lab1/sr.png)
![](https://github.com/lizejia2361/-/blob/main/Lab1/xor.png)

