# Projeto em VDHL de um relógio com funcionalidades e ajustes básicos de horas e minutos implementando em uma FPGA.
A arquitetura foi projetada seguindo um modelo de processador genérico + periféricos.
A descrição e guia completo do relógio está no [Relatorio.pdf](https://github.com/pedrooa/Relogio/blob/master/Relatorio.pdf).
O enunciado está em [Enunciado_projeto.pdf](https://github.com/pedrooa/Relogio/blob/master/Enunciado_projeto.pdf).
Feito na disciplina de Design de Computadores no 6º Semestre de Engenharia de Computação do Insper por Eli Jose e Pedro Azambuja.
