+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                                                                                ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; rst_controller_001|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                                                                                                               ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller_001|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller_001|rst_controller_001                                                                                                                                                                                                                                                    ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller_001                                                                                                                                                                                                                                                                       ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller|rst_controller                                                                                                                                                                                                                                                            ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller                                                                                                                                                                                                                                                                           ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; irq_mapper                                                                                                                                                                                                                                                                               ; 4     ; 30             ; 2            ; 30             ; 32     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_mux_001|arb|adder                                                                                                                                                                                                                                             ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_mux_001|arb                                                                                                                                                                                                                                                   ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_mux_001                                                                                                                                                                                                                                                       ; 339   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_mux|arb|adder                                                                                                                                                                                                                                                 ; 24    ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_mux|arb                                                                                                                                                                                                                                                       ; 10    ; 0              ; 4            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_mux                                                                                                                                                                                                                                                           ; 675   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_demux_005                                                                                                                                                                                                                                                     ; 115   ; 1              ; 2            ; 1              ; 113    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_demux_004                                                                                                                                                                                                                                                     ; 116   ; 4              ; 2            ; 4              ; 225    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_demux_003                                                                                                                                                                                                                                                     ; 115   ; 1              ; 2            ; 1              ; 113    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_demux_002                                                                                                                                                                                                                                                     ; 115   ; 1              ; 2            ; 1              ; 113    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_demux_001                                                                                                                                                                                                                                                     ; 116   ; 4              ; 2            ; 4              ; 225    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_demux                                                                                                                                                                                                                                                         ; 116   ; 4              ; 2            ; 4              ; 225    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux_005                                                                                                                                                                                                                                                       ; 115   ; 0              ; 2            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux_004|arb|adder                                                                                                                                                                                                                                             ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux_004|arb                                                                                                                                                                                                                                                   ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux_004                                                                                                                                                                                                                                                       ; 227   ; 0              ; 0            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux_003                                                                                                                                                                                                                                                       ; 115   ; 0              ; 2            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux_002                                                                                                                                                                                                                                                       ; 115   ; 0              ; 2            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux_001|arb|adder                                                                                                                                                                                                                                             ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux_001|arb                                                                                                                                                                                                                                                   ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux_001                                                                                                                                                                                                                                                       ; 227   ; 0              ; 0            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux|arb|adder                                                                                                                                                                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux|arb                                                                                                                                                                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux                                                                                                                                                                                                                                                           ; 227   ; 0              ; 0            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_demux_001                                                                                                                                                                                                                                                     ; 117   ; 9              ; 2            ; 9              ; 337    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_demux                                                                                                                                                                                                                                                         ; 120   ; 36             ; 2            ; 36             ; 673    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_005|the_default_decode                                                                                                                                                                                                                                       ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_005                                                                                                                                                                                                                                                          ; 109   ; 0              ; 2            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_004|the_default_decode                                                                                                                                                                                                                                       ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_004                                                                                                                                                                                                                                                          ; 109   ; 0              ; 2            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_003|the_default_decode                                                                                                                                                                                                                                       ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_003                                                                                                                                                                                                                                                          ; 109   ; 0              ; 2            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_002|the_default_decode                                                                                                                                                                                                                                       ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_002                                                                                                                                                                                                                                                          ; 109   ; 0              ; 2            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_001|the_default_decode                                                                                                                                                                                                                                       ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_001                                                                                                                                                                                                                                                          ; 109   ; 0              ; 2            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router|the_default_decode                                                                                                                                                                                                                                           ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router                                                                                                                                                                                                                                                              ; 109   ; 0              ; 2            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|addr_router_001|the_default_decode                                                                                                                                                                                                                                     ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|addr_router_001                                                                                                                                                                                                                                                        ; 109   ; 0              ; 5            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|addr_router|the_default_decode                                                                                                                                                                                                                                         ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|addr_router                                                                                                                                                                                                                                                            ; 109   ; 0              ; 5            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                              ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|led_s1_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                                                                                                          ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|led_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                       ; 296   ; 39             ; 43           ; 39             ; 321    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                               ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                                                                                           ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                        ; 296   ; 39             ; 43           ; 39             ; 321    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|key_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                              ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|key_s1_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                                                                                                          ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|key_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                       ; 296   ; 39             ; 43           ; 39             ; 321    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                         ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                                                                                     ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                  ; 296   ; 39             ; 43           ; 39             ; 321    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|ddr_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                        ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|ddr_sdram_s1_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                                                                                                    ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|ddr_sdram_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                 ; 296   ; 39             ; 43           ; 39             ; 321    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|onchip_ram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                       ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|onchip_ram_s1_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                                                                                                   ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|onchip_ram_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                ; 296   ; 39             ; 43           ; 39             ; 321    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu_instruction_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                      ; 186   ; 38             ; 80           ; 38             ; 141    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                             ; 186   ; 38             ; 80           ; 38             ; 141    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|led_s1_translator                                                                                                                                                                                                                                                      ; 111   ; 7              ; 28           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu_jtag_debug_module_translator                                                                                                                                                                                                                                       ; 111   ; 6              ; 18           ; 6              ; 82     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|key_s1_translator                                                                                                                                                                                                                                                      ; 111   ; 7              ; 28           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                 ; 111   ; 6              ; 29           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|ddr_sdram_s1_translator                                                                                                                                                                                                                                                ; 111   ; 5              ; 4            ; 5              ; 97     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|onchip_ram_s1_translator                                                                                                                                                                                                                                               ; 111   ; 8              ; 14           ; 8              ; 86     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu_instruction_master_translator                                                                                                                                                                                                                                      ; 112   ; 52             ; 0            ; 52             ; 103    ; 52              ; 52            ; 52              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu_data_master_translator                                                                                                                                                                                                                                             ; 112   ; 13             ; 0            ; 13             ; 103    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0                                                                                                                                                                                                                                                                        ; 293   ; 0              ; 0            ; 0              ; 337    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; led                                                                                                                                                                                                                                                                                      ; 38    ; 31             ; 31           ; 31             ; 33     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; key                                                                                                                                                                                                                                                                                      ; 39    ; 0              ; 31           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_nios_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_nios_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_nios_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram|altsyncram1                                                                                                                                                                                                    ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_nios_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_nios_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_nios_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_nios_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_nios_jtag_uart_scfifo_r|rfifo|auto_generated                                                                                                                                                                                                                               ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_nios_jtag_uart_scfifo_r                                                                                                                                                                                                                                                    ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_nios_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_nios_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_nios_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram|altsyncram1                                                                                                                                                                                                    ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_nios_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_nios_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_nios_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_nios_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_nios_jtag_uart_scfifo_w|wfifo|auto_generated                                                                                                                                                                                                                               ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_nios_jtag_uart_scfifo_w                                                                                                                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart                                                                                                                                                                                                                                                                                ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|mmc                                                                                                                                                                             ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|clk|cs_n_clk_pipe_2x                                                                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|clk|write_clk_pipe                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|clk|resync_clk_pipe                                                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|clk|mem_clk_pipe                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|clk|measure_clk_pipe                                                                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|clk|ac_clk_pipe_2x                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|clk|mem_pipe                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|clk|reset_rdp_phy_clk_pipe                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|clk|DDR_CLK_OUT[0].ddr_clk_out_n|auto_generated                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 1                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|clk|DDR_CLK_OUT[0].ddr_clk_out_p|auto_generated                                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 1                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll_internal_phasestep|cmpr14                                                                                                           ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll_internal_phasestep                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|phasestep_counter|cmpr12                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|phasestep_counter                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|altpll_dyn_phase_le5                                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|altpll_dyn_phase_le4                                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|altpll_dyn_phase_le2                                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated                                                                                                                                         ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|clk|pll                                                                                                                                                                         ; 8     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|clk                                                                                                                                                                             ; 11    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|rdv_pipe|altsyncram_component|auto_generated                                                                                                                                    ; 13    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|rdv_pipe                                                                                                                                                                        ; 9     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|seq_wrapper|seq_inst|ctrl                                                                                                                                                       ; 108   ; 157            ; 0            ; 157            ; 114    ; 157             ; 157           ; 157             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|seq_wrapper|seq_inst|dgwb                                                                                                                                                       ; 145   ; 197            ; 21           ; 197            ; 173    ; 197             ; 197           ; 197             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|seq_wrapper|seq_inst|dgrb                                                                                                                                                       ; 173   ; 226            ; 3            ; 226            ; 186    ; 226             ; 226           ; 226             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|seq_wrapper|seq_inst|admin                                                                                                                                                      ; 86    ; 154            ; 8            ; 154            ; 138    ; 154             ; 154           ; 154             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|seq_wrapper|seq_inst                                                                                                                                                            ; 100   ; 72             ; 52           ; 72             ; 181    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|seq_wrapper                                                                                                                                                                     ; 100   ; 9              ; 0            ; 9              ; 144    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|we_n_struct|full_rate.addr_pin|auto_generated                                                                                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|we_n_struct                                                                                                                                               ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ras_n_struct|full_rate.addr_pin|auto_generated                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ras_n_struct                                                                                                                                              ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|cs_n[0].cs_n_struct|full_rate.addr_pin|auto_generated                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|cs_n[0].cs_n_struct                                                                                                                                       ; 12    ; 0              ; 3            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|cke[0].cke_struct|full_rate.addr_pin|auto_generated                                                                                                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|cke[0].cke_struct                                                                                                                                         ; 12    ; 0              ; 3            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|cas_n_struct|full_rate.addr_pin|auto_generated                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|cas_n_struct                                                                                                                                              ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ba[1].ba_struct|full_rate.addr_pin|auto_generated                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ba[1].ba_struct                                                                                                                                           ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ba[0].ba_struct|full_rate.addr_pin|auto_generated                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ba[0].ba_struct                                                                                                                                           ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[12].addr_struct|full_rate.addr_pin|auto_generated                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[12].addr_struct                                                                                                                                      ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[11].addr_struct|full_rate.addr_pin|auto_generated                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[11].addr_struct                                                                                                                                      ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[10].addr_struct|full_rate.addr_pin|auto_generated                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[10].addr_struct                                                                                                                                      ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[9].addr_struct|full_rate.addr_pin|auto_generated                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[9].addr_struct                                                                                                                                       ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[8].addr_struct|full_rate.addr_pin|auto_generated                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[8].addr_struct                                                                                                                                       ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[7].addr_struct|full_rate.addr_pin|auto_generated                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[7].addr_struct                                                                                                                                       ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[6].addr_struct|full_rate.addr_pin|auto_generated                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[6].addr_struct                                                                                                                                       ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[5].addr_struct|full_rate.addr_pin|auto_generated                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[5].addr_struct                                                                                                                                       ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[4].addr_struct|full_rate.addr_pin|auto_generated                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[4].addr_struct                                                                                                                                       ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[3].addr_struct|full_rate.addr_pin|auto_generated                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[3].addr_struct                                                                                                                                       ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[2].addr_struct|full_rate.addr_pin|auto_generated                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[2].addr_struct                                                                                                                                       ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[1].addr_struct|full_rate.addr_pin|auto_generated                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[1].addr_struct                                                                                                                                       ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[0].addr_struct|full_rate.addr_pin|auto_generated                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[0].addr_struct                                                                                                                                       ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc                                                                                                                                                           ; 52    ; 2              ; 4            ; 2              ; 21     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|full_rate_wdp_gen.wdp                                                                                                                                                           ; 87    ; 0              ; 6            ; 0              ; 56     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|rdp|full_rate_ram_gen.altsyncram_component|auto_generated                                                                                                                       ; 43    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|rdp                                                                                                                                                                             ; 39    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[7].dqi|auto_generated                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[6].dqi|auto_generated                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[5].dqi|auto_generated                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[4].dqi|auto_generated                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[3].dqi|auto_generated                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[2].dqi|auto_generated                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[1].dqi|auto_generated                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[0].dqi|auto_generated                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[7].dqi|auto_generated                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[6].dqi|auto_generated                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[5].dqi|auto_generated                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[4].dqi|auto_generated                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[3].dqi|auto_generated                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[2].dqi|auto_generated                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[1].dqi|auto_generated                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[0].dqi|auto_generated                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst|dpio                                                                                                                                                                            ; 60    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 18    ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst|nios_ddr_sdram_phy_alt_mem_phy_inst                                                                                                                                                                                 ; 121   ; 0              ; 1            ; 0              ; 108    ; 0               ; 0             ; 0               ; 22    ; 0              ; 2            ; 0                ; 2                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_phy_inst                                                                                                                                                                                                                     ; 121   ; 48             ; 0            ; 48             ; 107    ; 48              ; 48            ; 48              ; 22    ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|timing_param_inst                                                                                                                                           ; 191   ; 0              ; 7            ; 0              ; 184    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rank_timer_inst                                                                                                                                             ; 104   ; 0              ; 12           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|sideband_inst                                                                                                                                               ; 110   ; 2              ; 10           ; 2              ; 23     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component|error_bit_decoder ; 6     ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component                   ; 41    ; 0              ; 2            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst|decoder_inst                                                                        ; 41    ; 24             ; 0            ; 24             ; 36     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst                                                                                     ; 36    ; 0              ; 16           ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component|error_bit_decoder ; 6     ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component                   ; 41    ; 0              ; 2            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst|decoder_inst                                                                        ; 41    ; 24             ; 0            ; 24             ; 36     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst                                                                                     ; 36    ; 0              ; 16           ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_correct_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_correct_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_correct_encoder_inst                                                                         ; 44    ; 0              ; 16           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_partial_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_partial_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_partial_encoder_inst                                                                         ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component                   ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].encoder_inst|encoder_inst                                                                        ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].encoder_inst                                                                                     ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_correct_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_correct_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_correct_encoder_inst                                                                         ; 44    ; 0              ; 16           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_partial_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_partial_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_partial_encoder_inst                                                                         ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component                   ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].encoder_inst|encoder_inst                                                                        ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].encoder_inst                                                                                     ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst                                                                                                                            ; 196   ; 0              ; 0            ; 0              ; 163    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                                            ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                                     ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                        ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                                  ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                              ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                                           ; 47    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                                   ; 42    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                                                          ; 42    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst                                                                                                                            ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                                      ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                         ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                                   ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                               ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 55    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                                    ; 48    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated                                                                           ; 48    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo                                                                                                                             ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst                                                                                                                                             ; 173   ; 4              ; 14           ; 4              ; 161    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                                          ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                                   ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                      ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                                ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                            ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                                         ; 60    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                                 ; 55    ; 0              ; 0            ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                                                        ; 55    ; 0              ; 0            ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst                                                                                                                          ; 54    ; 0              ; 0            ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated                    ; 16    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                        ; 18    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated                  ; 30    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                      ; 32    ; 0              ; 2            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated                    ; 16    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                        ; 18    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated                  ; 30    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                      ; 32    ; 0              ; 2            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdatap_dataid_manager_inst|burstcount_list                                                                                                  ; 8     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdatap_dataid_manager_inst                                                                                                                  ; 88    ; 1              ; 37           ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdatap_burst_tracking_inst                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdatap_list_allocated_id_inst                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdatap_list_freeid_inst                                                                                                                     ; 7     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst                                                                                                                                             ; 167   ; 0              ; 6            ; 0              ; 131    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdwr_data_tmg_inst                                                                                                                                          ; 63    ; 4              ; 7            ; 4              ; 120    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst|ddr3_odt_gen[0].alt_mem_ddrx_ddr3_odt_gen_inst                                                  ; 15    ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst|ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst                                                  ; 19    ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst                                                                                                 ; 30    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].alt_mem_ddrx_addr_cmd_inst                                                                                   ; 63    ; 2              ; 0            ; 2              ; 21     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst|ddr3_odt_gen[0].alt_mem_ddrx_ddr3_odt_gen_inst                                                  ; 15    ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst|ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst                                                  ; 19    ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst                                                                                                 ; 30    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].alt_mem_ddrx_addr_cmd_inst                                                                                   ; 63    ; 2              ; 0            ; 2              ; 21     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst                                                                                                                                          ; 148   ; 23             ; 20           ; 23             ; 22     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|burst_gen_inst                                                                                                                                              ; 116   ; 1              ; 4            ; 1              ; 127    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|arbiter_inst                                                                                                                                                ; 266   ; 9              ; 12           ; 9              ; 138    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|tbp_inst                                                                                                                                                    ; 192   ; 64             ; 46           ; 64             ; 313    ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|cmd_gen_inst                                                                                                                                                ; 297   ; 2              ; 4            ; 2              ; 111    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|input_if_inst                                                                                                                                               ; 155   ; 0              ; 6            ; 0              ; 150    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst                                                                                                                                                             ; 383   ; 253            ; 1            ; 253            ; 205    ; 253             ; 253           ; 253             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|controller_inst                                                                                                                                                                             ; 197   ; 41             ; 65           ; 41             ; 157    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst|mm_st_converter_inst                                                                                                                                                                        ; 116   ; 19             ; 13           ; 19             ; 119    ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst|nios_ddr_sdram_alt_mem_ddrx_controller_top_inst                                                                                                                                                                                             ; 176   ; 59             ; 0            ; 59             ; 145    ; 59              ; 59            ; 59              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram|nios_ddr_sdram_controller_phy_inst                                                                                                                                                                                                                                             ; 167   ; 101            ; 0            ; 101            ; 63     ; 101             ; 101           ; 101             ; 20    ; 0              ; 0            ; 0                ; 0                 ;
; ddr_sdram                                                                                                                                                                                                                                                                                ; 66    ; 5              ; 0            ; 5              ; 63     ; 5               ; 5             ; 5               ; 20    ; 0              ; 0            ; 0                ; 0                 ;
; onchip_ram|the_altsyncram|auto_generated                                                                                                                                                                                                                                                 ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; onchip_ram                                                                                                                                                                                                                                                                               ; 55    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|the_nios_cpu_nios2_oci|the_nios_cpu_jtag_debug_module_wrapper|the_nios_cpu_jtag_debug_module_sysclk                                                                                                                                                                                  ; 43    ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|the_nios_cpu_nios2_oci|the_nios_cpu_jtag_debug_module_wrapper|the_nios_cpu_jtag_debug_module_tck                                                                                                                                                                                     ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|the_nios_cpu_nios2_oci|the_nios_cpu_jtag_debug_module_wrapper                                                                                                                                                                                                                        ; 123   ; 0              ; 0            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|the_nios_cpu_nios2_oci|the_nios_cpu_nios2_oci_im                                                                                                                                                                                                                                     ; 97    ; 36             ; 93           ; 36             ; 48     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|the_nios_cpu_nios2_oci|the_nios_cpu_nios2_oci_pib                                                                                                                                                                                                                                    ; 39    ; 20             ; 38           ; 20             ; 19     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|the_nios_cpu_nios2_oci|the_nios_cpu_nios2_oci_fifo|the_nios_cpu_oci_test_bench                                                                                                                                                                                                       ; 36    ; 0              ; 36           ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|the_nios_cpu_nios2_oci|the_nios_cpu_nios2_oci_fifo|the_nios_cpu_nios2_oci_fifo_cnt_inc                                                                                                                                                                                               ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|the_nios_cpu_nios2_oci|the_nios_cpu_nios2_oci_fifo|the_nios_cpu_nios2_oci_fifo_wrptr_inc                                                                                                                                                                                             ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|the_nios_cpu_nios2_oci|the_nios_cpu_nios2_oci_fifo|the_nios_cpu_nios2_oci_compute_input_tm_cnt                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|the_nios_cpu_nios2_oci|the_nios_cpu_nios2_oci_fifo                                                                                                                                                                                                                                   ; 151   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|the_nios_cpu_nios2_oci|the_nios_cpu_nios2_oci_dtrace|nios_cpu_nios2_oci_trc_ctrl_td_mode                                                                                                                                                                                             ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|the_nios_cpu_nios2_oci|the_nios_cpu_nios2_oci_dtrace                                                                                                                                                                                                                                 ; 112   ; 0              ; 101          ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|the_nios_cpu_nios2_oci|the_nios_cpu_nios2_oci_itrace                                                                                                                                                                                                                                 ; 25    ; 17             ; 23           ; 17             ; 87     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|the_nios_cpu_nios2_oci|the_nios_cpu_nios2_oci_dbrk                                                                                                                                                                                                                                   ; 97    ; 0              ; 0            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|the_nios_cpu_nios2_oci|the_nios_cpu_nios2_oci_xbrk                                                                                                                                                                                                                                   ; 63    ; 5              ; 60           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|the_nios_cpu_nios2_oci|the_nios_cpu_nios2_oci_break                                                                                                                                                                                                                                  ; 52    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|the_nios_cpu_nios2_oci|the_nios_cpu_nios2_avalon_reg                                                                                                                                                                                                                                 ; 48    ; 0              ; 28           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|the_nios_cpu_nios2_oci|the_nios_cpu_nios2_ocimem|nios_cpu_ociram_sp_ram|the_altsyncram|auto_generated                                                                                                                                                                                ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|the_nios_cpu_nios2_oci|the_nios_cpu_nios2_ocimem|nios_cpu_ociram_sp_ram                                                                                                                                                                                                              ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|the_nios_cpu_nios2_oci|the_nios_cpu_nios2_ocimem                                                                                                                                                                                                                                     ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|the_nios_cpu_nios2_oci|the_nios_cpu_nios2_oci_debug                                                                                                                                                                                                                                  ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|the_nios_cpu_nios2_oci                                                                                                                                                                                                                                                               ; 176   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|nios_cpu_register_bank_b|the_altsyncram|auto_generated                                                                                                                                                                                                                               ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|nios_cpu_register_bank_b                                                                                                                                                                                                                                                             ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|nios_cpu_register_bank_a|the_altsyncram|auto_generated                                                                                                                                                                                                                               ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|nios_cpu_register_bank_a                                                                                                                                                                                                                                                             ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|the_nios_cpu_test_bench                                                                                                                                                                                                                                                              ; 299   ; 3              ; 265          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu                                                                                                                                                                                                                                                                                      ; 149   ; 2              ; 30           ; 2              ; 129    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
