# Verilog知识点总结

## **锁存器的避免以及原因**
[原文链接](http://t.csdnimg.cn/h95Uy)


####  原因

​	**可预测的时序行为：**
​		锁存器的输出取决于输入信号的持续电平，而不是特定的时钟边沿。这意味着锁存器的输出可能会在任意时刻改变，这使得时序分析和预测更加困难。

​	**易受毛刺影响：**
​		由于锁存器的输出直接由输入决定，任何输入上的噪声或毛刺都会立即反映到输出上，可能导致系统不稳定或误操作。

​	**难以进行静态时序分析（STA）：**
​		时序分析工具主要用于检查时序逻辑，其中输出在时钟边沿更新。锁存器的存在使得自动工具难以准确预测电路的行为，增加了设计验证的难度。

​	**不利于FPGA资源利用：**
​		FPGA内部的锁存器实现通常不如寄存器那样高效。FPGA硬件通常为寄存器提供专用的资源（如FF或触发器），而锁存器可能需要更多的通用逻辑资源，这可能降低资源利用率和增加功耗。

​	**可能违反设计规范：**
​		大多数FPGA设计指南建议避免使用锁存器，因为它们可能引入上述问题。使用锁存器可能违反团队或项目的设计规则，导致额外的审查和修改工作。

#### 解决措施

- 确保所有的`if`语句都有相应的`else`分支。
- 对`case`语句添加`default`项。
- 使用阻塞赋值（`=`）来明确表达组合逻辑，或者确保非阻塞赋值（`<=`）在`always`块中有完整的敏感信号列表。
- 将时序逻辑和组合逻辑分离，确保所有的时序逻辑都在适当的时钟边缘或事件触发下更新状态。

## **符号分析**

**`-12'h123`**：这是将一个无符号的 `12'h123` 通过加负号来表示为负数，结果是 16‘FEDD。

**`12'shEDD`**：这是一个带符号的数，最高位是 `1`，表示为负数，数值为 16’FEDD。
