module attributes {calyx.entrypoint = "main" } {
calyx.component @A(%in: i8, %go: i1, %clk: i1, %reset: i1, %go0: i1 {go=1}, %clk0: i1 {clk=1}, %reset0: i1 {reset=1}) -> (%out: i8, %done: i1, %done0: i1 {done=1}) {
  calyx.wires {
  }

  calyx.control {}
}
calyx.component @B(%in: i1, %go: i1, %clk: i1, %reset: i1, %go0: i1 {go=1}, %clk0: i1 {clk=1}, %reset0: i1 {reset=1}) -> (%out: i1, %done: i1, %done0: i1 {done=1}) {
  calyx.wires {
  }

  calyx.control {}
}
calyx.component @main(%go: i1, %clk: i1, %reset: i1, %go0: i1 {go=1}, %clk0: i1 {clk=1}, %reset0: i1 {reset=1}) -> (%done: i1, %done0: i1 {done=1}) {
  %c0.in, %c0.go, %c0.clk, %c0.reset, %c0.out, %c0.done, %c0.go0, %c0.clk0, %c0.reset0, %c0.done0 = calyx.instance @c0 of @A : i8, i1, i1, i1, i8, i1, i1, i1, i1, i1
  %c1.in, %c1.go, %c1.clk, %c1.reset, %c1.out, %c1.done, %c1.go0, %c1.clk0, %c1.reset0, %c1.done0 = calyx.instance @c1 of @B : i1, i1, i1, i1, i1, i1, i1, i1, i1, i1
  %r.in, %r.write_en, %r.clk, %r.reset, %r.out, %r.done = calyx.register @r : i8, i1, i1, i1, i8, i1
  %m0.addr0, %m0.write_data, %m0.write_en, %m0.clk, %m0.reset, %m0.read_data, %m0.done = calyx.memory @m0 <[1] x 32> [1] : i1, i32, i1, i1, i1, i32, i1
  %m1.addr0, %m1.addr1, %m1.write_data, %m1.write_en, %m1.clk, %m1.reset, %m1.read_data, %m1.done = calyx.memory @m1 <[64, 64] x 8> [6, 6] : i6, i6, i8, i1, i1, i1, i8, i1
  %add.left, %add.right, %add.out = calyx.std_add @add : i8, i8, i8
  %lt.left, %lt.right, %lt.out = calyx.std_lt @lt : i8, i8, i1
  %_1_8.out = hw.constant 1 : i8
  %_1_1.out = hw.constant 1 : i1
  %_0_1.out = hw.constant 0 : i1
  calyx.wires {
    calyx.group @Group1 {
      calyx.group_go %c0.done : i1
      calyx.assign %c0.in = %c0.out : i8
      calyx.assign %c1.in = %c1.out : i1
      calyx.group_done %c0.done : i1
    }
    calyx.group @Group2 {
      calyx.assign %add.left = %r.out : i8
      calyx.assign %add.right = %_1_8.out : i8
      calyx.assign %r.in = %add.out : i8
      calyx.assign %r.write_en = %_1_1.out : i1
      calyx.group_done %r.done : i1
    }
    calyx.comb_group @CombGroup {
      calyx.assign %lt.left = %r.out : i8
      calyx.assign %lt.right = %_1_8.out : i8
    }
    calyx.assign %c0.go = %_0_1.out : i1
  }

  calyx.control {
    calyx.seq {
      calyx.enable @Group2
      calyx.while %lt.out with @CombGroup {
        calyx.seq {
          calyx.enable @Group1
          calyx.enable @Group1
          calyx.if %r.out {
            calyx.enable @Group2
          }
        }
      }
    }
  }
}

}
