TimeQuest Timing Analyzer report for A2D_test
Wed Apr 12 19:03:40 2017
Quartus Prime Version 16.1.2 Build 203 01/18/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Hold: 'clk'
 25. Slow 1200mV 0C Model Recovery: 'clk'
 26. Slow 1200mV 0C Model Removal: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Hold: 'clk'
 35. Fast 1200mV 0C Model Recovery: 'clk'
 36. Fast 1200mV 0C Model Removal: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.2 Build 203 01/18/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; A2D_test                                            ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.5%      ;
;     Processor 3            ;   0.8%      ;
;     Processor 4            ;   0.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 396.2 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.524 ; -100.951           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.344 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.507 ; -108.040              ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.500 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -94.000                          ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                    ;
+--------+---------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.524 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]           ; clk          ; clk         ; 1.000        ; -0.068     ; 2.451      ;
; -1.524 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]          ; clk          ; clk         ; 1.000        ; -0.068     ; 2.451      ;
; -1.524 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]          ; clk          ; clk         ; 1.000        ; -0.068     ; 2.451      ;
; -1.524 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]          ; clk          ; clk         ; 1.000        ; -0.068     ; 2.451      ;
; -1.524 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]          ; clk          ; clk         ; 1.000        ; -0.068     ; 2.451      ;
; -1.524 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]          ; clk          ; clk         ; 1.000        ; -0.068     ; 2.451      ;
; -1.524 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]          ; clk          ; clk         ; 1.000        ; -0.068     ; 2.451      ;
; -1.524 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]           ; clk          ; clk         ; 1.000        ; -0.068     ; 2.451      ;
; -1.524 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]           ; clk          ; clk         ; 1.000        ; -0.068     ; 2.451      ;
; -1.515 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]           ; clk          ; clk         ; 1.000        ; -0.068     ; 2.442      ;
; -1.515 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]          ; clk          ; clk         ; 1.000        ; -0.068     ; 2.442      ;
; -1.515 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]          ; clk          ; clk         ; 1.000        ; -0.068     ; 2.442      ;
; -1.515 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]          ; clk          ; clk         ; 1.000        ; -0.068     ; 2.442      ;
; -1.515 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]          ; clk          ; clk         ; 1.000        ; -0.068     ; 2.442      ;
; -1.515 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]          ; clk          ; clk         ; 1.000        ; -0.068     ; 2.442      ;
; -1.515 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]          ; clk          ; clk         ; 1.000        ; -0.068     ; 2.442      ;
; -1.515 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]           ; clk          ; clk         ; 1.000        ; -0.068     ; 2.442      ;
; -1.515 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]           ; clk          ; clk         ; 1.000        ; -0.068     ; 2.442      ;
; -1.513 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]             ; clk          ; clk         ; 1.000        ; -0.070     ; 2.438      ;
; -1.513 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]             ; clk          ; clk         ; 1.000        ; -0.070     ; 2.438      ;
; -1.513 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]             ; clk          ; clk         ; 1.000        ; -0.070     ; 2.438      ;
; -1.513 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]             ; clk          ; clk         ; 1.000        ; -0.070     ; 2.438      ;
; -1.513 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]             ; clk          ; clk         ; 1.000        ; -0.070     ; 2.438      ;
; -1.513 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]             ; clk          ; clk         ; 1.000        ; -0.070     ; 2.438      ;
; -1.513 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]            ; clk          ; clk         ; 1.000        ; -0.070     ; 2.438      ;
; -1.513 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]            ; clk          ; clk         ; 1.000        ; -0.070     ; 2.438      ;
; -1.506 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]             ; clk          ; clk         ; 1.000        ; -0.070     ; 2.431      ;
; -1.506 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]             ; clk          ; clk         ; 1.000        ; -0.070     ; 2.431      ;
; -1.506 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]             ; clk          ; clk         ; 1.000        ; -0.070     ; 2.431      ;
; -1.506 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]             ; clk          ; clk         ; 1.000        ; -0.070     ; 2.431      ;
; -1.506 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]             ; clk          ; clk         ; 1.000        ; -0.070     ; 2.431      ;
; -1.506 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]             ; clk          ; clk         ; 1.000        ; -0.070     ; 2.431      ;
; -1.506 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]            ; clk          ; clk         ; 1.000        ; -0.070     ; 2.431      ;
; -1.506 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]            ; clk          ; clk         ; 1.000        ; -0.070     ; 2.431      ;
; -1.440 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]           ; clk          ; clk         ; 1.000        ; -0.068     ; 2.367      ;
; -1.440 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]          ; clk          ; clk         ; 1.000        ; -0.068     ; 2.367      ;
; -1.440 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]          ; clk          ; clk         ; 1.000        ; -0.068     ; 2.367      ;
; -1.440 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]          ; clk          ; clk         ; 1.000        ; -0.068     ; 2.367      ;
; -1.440 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]          ; clk          ; clk         ; 1.000        ; -0.068     ; 2.367      ;
; -1.440 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]          ; clk          ; clk         ; 1.000        ; -0.068     ; 2.367      ;
; -1.440 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]          ; clk          ; clk         ; 1.000        ; -0.068     ; 2.367      ;
; -1.440 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]           ; clk          ; clk         ; 1.000        ; -0.068     ; 2.367      ;
; -1.440 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]           ; clk          ; clk         ; 1.000        ; -0.068     ; 2.367      ;
; -1.354 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]             ; clk          ; clk         ; 1.000        ; -0.070     ; 2.279      ;
; -1.354 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]             ; clk          ; clk         ; 1.000        ; -0.070     ; 2.279      ;
; -1.354 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]             ; clk          ; clk         ; 1.000        ; -0.070     ; 2.279      ;
; -1.354 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]             ; clk          ; clk         ; 1.000        ; -0.070     ; 2.279      ;
; -1.354 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]             ; clk          ; clk         ; 1.000        ; -0.070     ; 2.279      ;
; -1.354 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]             ; clk          ; clk         ; 1.000        ; -0.070     ; 2.279      ;
; -1.354 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]            ; clk          ; clk         ; 1.000        ; -0.070     ; 2.279      ;
; -1.354 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]            ; clk          ; clk         ; 1.000        ; -0.070     ; 2.279      ;
; -1.348 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE            ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]           ; clk          ; clk         ; 1.000        ; -0.068     ; 2.275      ;
; -1.348 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE            ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]          ; clk          ; clk         ; 1.000        ; -0.068     ; 2.275      ;
; -1.348 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE            ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]          ; clk          ; clk         ; 1.000        ; -0.068     ; 2.275      ;
; -1.348 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE            ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]          ; clk          ; clk         ; 1.000        ; -0.068     ; 2.275      ;
; -1.348 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE            ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]          ; clk          ; clk         ; 1.000        ; -0.068     ; 2.275      ;
; -1.348 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE            ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]          ; clk          ; clk         ; 1.000        ; -0.068     ; 2.275      ;
; -1.348 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE            ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]          ; clk          ; clk         ; 1.000        ; -0.068     ; 2.275      ;
; -1.348 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE            ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]           ; clk          ; clk         ; 1.000        ; -0.068     ; 2.275      ;
; -1.348 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE            ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]           ; clk          ; clk         ; 1.000        ; -0.068     ; 2.275      ;
; -1.337 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[11] ; clk          ; clk         ; 1.000        ; -0.101     ; 2.231      ;
; -1.332 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[15] ; clk          ; clk         ; 1.000        ; -0.101     ; 2.226      ;
; -1.332 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[14] ; clk          ; clk         ; 1.000        ; -0.101     ; 2.226      ;
; -1.332 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[13] ; clk          ; clk         ; 1.000        ; -0.101     ; 2.226      ;
; -1.332 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[12] ; clk          ; clk         ; 1.000        ; -0.101     ; 2.226      ;
; -1.332 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[7]  ; clk          ; clk         ; 1.000        ; -0.101     ; 2.226      ;
; -1.332 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[6]  ; clk          ; clk         ; 1.000        ; -0.101     ; 2.226      ;
; -1.332 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[5]  ; clk          ; clk         ; 1.000        ; -0.101     ; 2.226      ;
; -1.332 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[11] ; clk          ; clk         ; 1.000        ; -0.101     ; 2.226      ;
; -1.332 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[10] ; clk          ; clk         ; 1.000        ; -0.101     ; 2.226      ;
; -1.332 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[9]  ; clk          ; clk         ; 1.000        ; -0.101     ; 2.226      ;
; -1.332 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[4]  ; clk          ; clk         ; 1.000        ; -0.101     ; 2.226      ;
; -1.332 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[8]  ; clk          ; clk         ; 1.000        ; -0.101     ; 2.226      ;
; -1.332 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[3]  ; clk          ; clk         ; 1.000        ; -0.101     ; 2.226      ;
; -1.332 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[2]  ; clk          ; clk         ; 1.000        ; -0.101     ; 2.226      ;
; -1.332 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[1]  ; clk          ; clk         ; 1.000        ; -0.101     ; 2.226      ;
; -1.331 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[7]  ; clk          ; clk         ; 1.000        ; -0.101     ; 2.225      ;
; -1.331 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[6]  ; clk          ; clk         ; 1.000        ; -0.101     ; 2.225      ;
; -1.329 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[4]  ; clk          ; clk         ; 1.000        ; -0.101     ; 2.223      ;
; -1.327 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[9]  ; clk          ; clk         ; 1.000        ; -0.101     ; 2.221      ;
; -1.320 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[15] ; clk          ; clk         ; 1.000        ; -0.101     ; 2.214      ;
; -1.320 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[14] ; clk          ; clk         ; 1.000        ; -0.101     ; 2.214      ;
; -1.320 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[13] ; clk          ; clk         ; 1.000        ; -0.101     ; 2.214      ;
; -1.320 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[12] ; clk          ; clk         ; 1.000        ; -0.101     ; 2.214      ;
; -1.320 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[5]  ; clk          ; clk         ; 1.000        ; -0.101     ; 2.214      ;
; -1.320 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[10] ; clk          ; clk         ; 1.000        ; -0.101     ; 2.214      ;
; -1.320 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[8]  ; clk          ; clk         ; 1.000        ; -0.101     ; 2.214      ;
; -1.320 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[3]  ; clk          ; clk         ; 1.000        ; -0.101     ; 2.214      ;
; -1.320 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[2]  ; clk          ; clk         ; 1.000        ; -0.101     ; 2.214      ;
; -1.320 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[1]  ; clk          ; clk         ; 1.000        ; -0.101     ; 2.214      ;
; -1.307 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]           ; clk          ; clk         ; 1.000        ; -0.061     ; 2.241      ;
; -1.307 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]           ; clk          ; clk         ; 1.000        ; -0.061     ; 2.241      ;
; -1.307 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]           ; clk          ; clk         ; 1.000        ; -0.061     ; 2.241      ;
; -1.307 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]           ; clk          ; clk         ; 1.000        ; -0.061     ; 2.241      ;
; -1.307 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]           ; clk          ; clk         ; 1.000        ; -0.061     ; 2.241      ;
; -1.307 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]           ; clk          ; clk         ; 1.000        ; -0.061     ; 2.241      ;
; -1.307 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]           ; clk          ; clk         ; 1.000        ; -0.061     ; 2.241      ;
; -1.307 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]         ; clk          ; clk         ; 1.000        ; -0.061     ; 2.241      ;
; -1.307 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]         ; clk          ; clk         ; 1.000        ; -0.061     ; 2.241      ;
; -1.307 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]         ; clk          ; clk         ; 1.000        ; -0.061     ; 2.241      ;
+--------+---------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                     ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.344 ; chnnl[2]                                           ; chnnl[2]                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|rdy             ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|rdy             ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.358 ; chnnl[1]                                           ; chnnl[1]                                           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; chnnl[0]                                           ; chnnl[0]                                           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[0]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[0]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.SKIP_1st  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.SKIP_1st  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT            ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.360 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[11] ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[12] ; clk          ; clk         ; 0.000        ; 0.075      ; 0.592      ;
; 0.361 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[13] ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[14] ; clk          ; clk         ; 0.000        ; 0.075      ; 0.593      ;
; 0.362 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[14] ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[15] ; clk          ; clk         ; 0.000        ; 0.075      ; 0.594      ;
; 0.362 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[12] ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[13] ; clk          ; clk         ; 0.000        ; 0.075      ; 0.594      ;
; 0.371 ; reset_synch:iRST|q1                                ; reset_synch:iRST|rst_n                             ; clk          ; clk         ; 0.000        ; 0.063      ; 0.591      ;
; 0.372 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[10] ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[11] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.592      ;
; 0.372 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[0]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[1]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.592      ;
; 0.372 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.591      ;
; 0.373 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[7]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[8]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]          ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]          ; clk          ; clk         ; 0.000        ; 0.062      ; 0.592      ;
; 0.374 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.375 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[1]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[2]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.595      ;
; 0.375 ; rise_edge_detector:comb_3|Sig_FF1                  ; rise_edge_detector:comb_3|Sig_FF2                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.594      ;
; 0.379 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4]       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4]       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.598      ;
; 0.391 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[4]        ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[4]        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.610      ;
; 0.393 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[12] ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[13] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.613      ;
; 0.394 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.613      ;
; 0.394 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.613      ;
; 0.399 ; rise_edge_detector:comb_3|Sig_FF2                  ; rise_edge_detector:comb_3|Sig_FF3                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.618      ;
; 0.411 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.IDLE      ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|rdy             ; clk          ; clk         ; 0.000        ; 0.424      ; 0.992      ;
; 0.444 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[12] ; ADC128S:ADC128S_0|channel[1]                       ; clk          ; clk         ; 0.000        ; 0.409      ; 1.010      ;
; 0.444 ; strt_cnv                                           ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.IDLE      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.663      ;
; 0.467 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[10] ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[11] ; clk          ; clk         ; 0.000        ; 0.075      ; 0.699      ;
; 0.477 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[2]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[3]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.697      ;
; 0.478 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[6]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[7]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.698      ;
; 0.478 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[4]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[5]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.698      ;
; 0.478 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.697      ;
; 0.479 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[8]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[9]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.699      ;
; 0.480 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]          ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]          ; clk          ; clk         ; 0.000        ; 0.062      ; 0.699      ;
; 0.499 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]          ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]          ; clk          ; clk         ; 0.000        ; 0.062      ; 0.718      ;
; 0.499 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.718      ;
; 0.502 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[6]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[7]  ; clk          ; clk         ; 0.000        ; 0.075      ; 0.734      ;
; 0.504 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]          ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[0]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.723      ;
; 0.504 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[5]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[6]  ; clk          ; clk         ; 0.000        ; 0.075      ; 0.736      ;
; 0.508 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[9]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[10] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.728      ;
; 0.534 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE             ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.IDLE      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.753      ;
; 0.539 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[1]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[2]  ; clk          ; clk         ; 0.000        ; 0.075      ; 0.771      ;
; 0.540 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[9]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[10] ; clk          ; clk         ; 0.000        ; 0.075      ; 0.772      ;
; 0.541 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[4]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[5]  ; clk          ; clk         ; 0.000        ; 0.075      ; 0.773      ;
; 0.541 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[2]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[3]  ; clk          ; clk         ; 0.000        ; 0.075      ; 0.773      ;
; 0.543 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[7]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[8]  ; clk          ; clk         ; 0.000        ; 0.075      ; 0.775      ;
; 0.551 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[1]        ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[1]        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.770      ;
; 0.552 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]          ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]          ; clk          ; clk         ; 0.000        ; 0.062      ; 0.771      ;
; 0.552 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[2]        ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[2]        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.771      ;
; 0.553 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[3]        ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[3]        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.772      ;
; 0.554 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.773      ;
; 0.557 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]         ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.776      ;
; 0.558 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[4]        ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1        ; clk          ; clk         ; 0.000        ; 0.399      ; 1.114      ;
; 0.558 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]         ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.777      ;
; 0.558 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.777      ;
; 0.559 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2]       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2]       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.778      ;
; 0.571 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]          ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]          ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3]       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3]       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[0]        ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[0]        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE             ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.794      ;
; 0.576 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[3]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[4]  ; clk          ; clk         ; 0.000        ; 0.075      ; 0.808      ;
; 0.577 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[8]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[9]  ; clk          ; clk         ; 0.000        ; 0.075      ; 0.809      ;
; 0.579 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE             ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.799      ;
; 0.582 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.801      ;
; 0.584 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]         ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.803      ;
; 0.586 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[13] ; ADC128S:ADC128S_0|channel[2]                       ; clk          ; clk         ; 0.000        ; 0.409      ; 1.152      ;
; 0.586 ; chnnl[0]                                           ; chnnl[1]                                           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.805      ;
; 0.589 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE             ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.IDLE      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.808      ;
; 0.603 ; chnnl[1]                                           ; chnnl[2]                                           ; clk          ; clk         ; 0.000        ; 0.399      ; 1.159      ;
; 0.608 ; chnnl[0]                                           ; chnnl[2]                                           ; clk          ; clk         ; 0.000        ; 0.399      ; 1.164      ;
; 0.615 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[5]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[6]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.835      ;
; 0.618 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[3]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[4]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.838      ;
; 0.624 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[0]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[1]  ; clk          ; clk         ; 0.000        ; 0.397      ; 1.178      ;
; 0.653 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[11] ; ADC128S:ADC128S_0|channel[0]                       ; clk          ; clk         ; 0.000        ; 0.409      ; 1.219      ;
; 0.655 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]          ; clk          ; clk         ; 0.000        ; 0.062      ; 0.874      ;
; 0.655 ; rise_edge_detector:comb_3|Sig_FF2                  ; chnnl[2]                                           ; clk          ; clk         ; 0.000        ; 0.424      ; 1.236      ;
; 0.680 ; ADC128S:ADC128S_0|channel[2]                       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[3]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.908      ;
; 0.681 ; ADC128S:ADC128S_0|channel[2]                       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[1]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.909      ;
; 0.685 ; ADC128S:ADC128S_0|channel[2]                       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[10] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.913      ;
; 0.695 ; chnnl[2]                                           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]          ; clk          ; clk         ; 0.000        ; -0.260     ; 0.592      ;
; 0.700 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|rdy             ; ADC128S:ADC128S_0|rdy_ff                           ; clk          ; clk         ; 0.000        ; 0.076      ; 0.933      ;
; 0.701 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]           ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]             ; clk          ; clk         ; 0.000        ; 0.086      ; 0.944      ;
; 0.707 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]           ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]             ; clk          ; clk         ; 0.000        ; 0.086      ; 0.950      ;
; 0.720 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]           ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.938      ;
; 0.740 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]         ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.959      ;
; 0.742 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]          ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.960      ;
; 0.743 ; rise_edge_detector:comb_3|Sig_FF3                  ; chnnl[2]                                           ; clk          ; clk         ; 0.000        ; 0.424      ; 1.324      ;
; 0.749 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.SKIP_1st  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.IDLE      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.967      ;
; 0.758 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE             ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]          ; clk          ; clk         ; 0.000        ; 0.088      ; 1.003      ;
; 0.761 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]         ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.980      ;
; 0.763 ; strt_cnv                                           ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.982      ;
; 0.765 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]           ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.983      ;
; 0.770 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]         ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.988      ;
; 0.780 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE             ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.000      ;
; 0.789 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]           ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.007      ;
; 0.791 ; ADC128S:ADC128S_0|channel[1]                       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[6]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.019      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                      ;
+--------+------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.507 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.IDLE      ; clk          ; clk         ; 0.500        ; -0.335     ; 1.667      ;
; -1.507 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4]       ; clk          ; clk         ; 0.500        ; -0.335     ; 1.667      ;
; -1.507 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3]       ; clk          ; clk         ; 0.500        ; -0.335     ; 1.667      ;
; -1.507 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2]       ; clk          ; clk         ; 0.500        ; -0.335     ; 1.667      ;
; -1.507 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]       ; clk          ; clk         ; 0.500        ; -0.335     ; 1.667      ;
; -1.507 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]       ; clk          ; clk         ; 0.500        ; -0.335     ; 1.667      ;
; -1.507 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE             ; clk          ; clk         ; 0.500        ; -0.335     ; 1.667      ;
; -1.507 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE             ; clk          ; clk         ; 0.500        ; -0.335     ; 1.667      ;
; -1.507 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT            ; clk          ; clk         ; 0.500        ; -0.335     ; 1.667      ;
; -1.507 ; reset_synch:iRST|rst_n ; strt_cnv                                           ; clk          ; clk         ; 0.500        ; -0.335     ; 1.667      ;
; -1.500 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[0]  ; clk          ; clk         ; 0.500        ; -0.334     ; 1.661      ;
; -1.500 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]           ; clk          ; clk         ; 0.500        ; -0.334     ; 1.661      ;
; -1.500 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]           ; clk          ; clk         ; 0.500        ; -0.334     ; 1.661      ;
; -1.500 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]           ; clk          ; clk         ; 0.500        ; -0.334     ; 1.661      ;
; -1.500 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]           ; clk          ; clk         ; 0.500        ; -0.334     ; 1.661      ;
; -1.500 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]           ; clk          ; clk         ; 0.500        ; -0.334     ; 1.661      ;
; -1.500 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]           ; clk          ; clk         ; 0.500        ; -0.334     ; 1.661      ;
; -1.500 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]           ; clk          ; clk         ; 0.500        ; -0.334     ; 1.661      ;
; -1.500 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.SKIP_1st  ; clk          ; clk         ; 0.500        ; -0.334     ; 1.661      ;
; -1.500 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]         ; clk          ; clk         ; 0.500        ; -0.334     ; 1.661      ;
; -1.500 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]         ; clk          ; clk         ; 0.500        ; -0.334     ; 1.661      ;
; -1.500 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]         ; clk          ; clk         ; 0.500        ; -0.334     ; 1.661      ;
; -1.500 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]         ; clk          ; clk         ; 0.500        ; -0.334     ; 1.661      ;
; -1.500 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]         ; clk          ; clk         ; 0.500        ; -0.334     ; 1.661      ;
; -1.300 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]          ; clk          ; clk         ; 0.500        ; -0.309     ; 1.486      ;
; -1.300 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]          ; clk          ; clk         ; 0.500        ; -0.309     ; 1.486      ;
; -1.300 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]          ; clk          ; clk         ; 0.500        ; -0.309     ; 1.486      ;
; -1.300 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]          ; clk          ; clk         ; 0.500        ; -0.309     ; 1.486      ;
; -1.300 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]          ; clk          ; clk         ; 0.500        ; -0.309     ; 1.486      ;
; -1.300 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]          ; clk          ; clk         ; 0.500        ; -0.309     ; 1.486      ;
; -1.300 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]           ; clk          ; clk         ; 0.500        ; -0.309     ; 1.486      ;
; -1.300 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]           ; clk          ; clk         ; 0.500        ; -0.309     ; 1.486      ;
; -1.300 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]           ; clk          ; clk         ; 0.500        ; -0.309     ; 1.486      ;
; -1.215 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]            ; clk          ; clk         ; 0.500        ; -0.310     ; 1.400      ;
; -1.215 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]            ; clk          ; clk         ; 0.500        ; -0.310     ; 1.400      ;
; -1.215 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]             ; clk          ; clk         ; 0.500        ; -0.310     ; 1.400      ;
; -1.215 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]             ; clk          ; clk         ; 0.500        ; -0.310     ; 1.400      ;
; -1.215 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]             ; clk          ; clk         ; 0.500        ; -0.310     ; 1.400      ;
; -1.215 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]             ; clk          ; clk         ; 0.500        ; -0.310     ; 1.400      ;
; -1.215 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]             ; clk          ; clk         ; 0.500        ; -0.310     ; 1.400      ;
; -1.215 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]             ; clk          ; clk         ; 0.500        ; -0.310     ; 1.400      ;
; -1.215 ; reset_synch:iRST|rst_n ; chnnl[1]                                           ; clk          ; clk         ; 0.500        ; -0.310     ; 1.400      ;
; -1.215 ; reset_synch:iRST|rst_n ; chnnl[0]                                           ; clk          ; clk         ; 0.500        ; -0.310     ; 1.400      ;
; -1.215 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[4]        ; clk          ; clk         ; 0.500        ; -0.310     ; 1.400      ;
; -1.215 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[3]        ; clk          ; clk         ; 0.500        ; -0.310     ; 1.400      ;
; -1.215 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[2]        ; clk          ; clk         ; 0.500        ; -0.310     ; 1.400      ;
; -1.215 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[1]        ; clk          ; clk         ; 0.500        ; -0.310     ; 1.400      ;
; -1.215 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[0]        ; clk          ; clk         ; 0.500        ; -0.310     ; 1.400      ;
; -1.201 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|channel[1]                       ; clk          ; clk         ; 0.500        ; -0.008     ; 1.688      ;
; -1.201 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|channel[2]                       ; clk          ; clk         ; 0.500        ; -0.008     ; 1.688      ;
; -1.201 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|channel[0]                       ; clk          ; clk         ; 0.500        ; -0.008     ; 1.688      ;
; -1.158 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[7]  ; clk          ; clk         ; 0.500        ; -0.012     ; 1.641      ;
; -1.158 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[6]  ; clk          ; clk         ; 0.500        ; -0.012     ; 1.641      ;
; -1.158 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[5]  ; clk          ; clk         ; 0.500        ; -0.012     ; 1.641      ;
; -1.158 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[4]  ; clk          ; clk         ; 0.500        ; -0.012     ; 1.641      ;
; -1.158 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[3]  ; clk          ; clk         ; 0.500        ; -0.012     ; 1.641      ;
; -1.158 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[2]  ; clk          ; clk         ; 0.500        ; -0.012     ; 1.641      ;
; -1.158 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[1]  ; clk          ; clk         ; 0.500        ; -0.012     ; 1.641      ;
; -1.158 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[15] ; clk          ; clk         ; 0.500        ; -0.012     ; 1.641      ;
; -1.158 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[14] ; clk          ; clk         ; 0.500        ; -0.012     ; 1.641      ;
; -1.158 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[13] ; clk          ; clk         ; 0.500        ; -0.012     ; 1.641      ;
; -1.158 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[12] ; clk          ; clk         ; 0.500        ; -0.012     ; 1.641      ;
; -1.158 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[11] ; clk          ; clk         ; 0.500        ; -0.012     ; 1.641      ;
; -1.158 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[10] ; clk          ; clk         ; 0.500        ; -0.012     ; 1.641      ;
; -1.158 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[9]  ; clk          ; clk         ; 0.500        ; -0.012     ; 1.641      ;
; -1.158 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[8]  ; clk          ; clk         ; 0.500        ; -0.012     ; 1.641      ;
; -1.086 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[12] ; clk          ; clk         ; 0.500        ; -0.310     ; 1.271      ;
; -1.086 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[11] ; clk          ; clk         ; 0.500        ; -0.310     ; 1.271      ;
; -1.086 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[10] ; clk          ; clk         ; 0.500        ; -0.310     ; 1.271      ;
; -1.086 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[9]  ; clk          ; clk         ; 0.500        ; -0.310     ; 1.271      ;
; -1.086 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[8]  ; clk          ; clk         ; 0.500        ; -0.310     ; 1.271      ;
; -1.086 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[7]  ; clk          ; clk         ; 0.500        ; -0.310     ; 1.271      ;
; -1.086 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[6]  ; clk          ; clk         ; 0.500        ; -0.310     ; 1.271      ;
; -1.086 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[5]  ; clk          ; clk         ; 0.500        ; -0.310     ; 1.271      ;
; -1.086 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[4]  ; clk          ; clk         ; 0.500        ; -0.310     ; 1.271      ;
; -1.086 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[3]  ; clk          ; clk         ; 0.500        ; -0.310     ; 1.271      ;
; -1.086 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[2]  ; clk          ; clk         ; 0.500        ; -0.310     ; 1.271      ;
; -1.086 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[1]  ; clk          ; clk         ; 0.500        ; -0.310     ; 1.271      ;
; -1.086 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[0]  ; clk          ; clk         ; 0.500        ; -0.310     ; 1.271      ;
; -1.086 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[13] ; clk          ; clk         ; 0.500        ; -0.310     ; 1.271      ;
; -0.978 ; reset_synch:iRST|rst_n ; chnnl[2]                                           ; clk          ; clk         ; 0.500        ; 0.013      ; 1.486      ;
; -0.978 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|rdy_ff                           ; clk          ; clk         ; 0.500        ; 0.013      ; 1.486      ;
; -0.978 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|rdy             ; clk          ; clk         ; 0.500        ; 0.013      ; 1.486      ;
; -0.978 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn  ; clk          ; clk         ; 0.500        ; 0.013      ; 1.486      ;
; -0.978 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff2        ; clk          ; clk         ; 0.500        ; 0.013      ; 1.486      ;
; -0.978 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1        ; clk          ; clk         ; 0.500        ; 0.013      ; 1.486      ;
+--------+------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                      ;
+-------+------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.500 ; reset_synch:iRST|rst_n ; chnnl[2]                                           ; clk          ; clk         ; -0.500       ; 0.152      ; 1.329      ;
; 1.500 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|rdy_ff                           ; clk          ; clk         ; -0.500       ; 0.152      ; 1.329      ;
; 1.500 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|rdy             ; clk          ; clk         ; -0.500       ; 0.152      ; 1.329      ;
; 1.500 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn  ; clk          ; clk         ; -0.500       ; 0.152      ; 1.329      ;
; 1.500 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff2        ; clk          ; clk         ; -0.500       ; 0.152      ; 1.329      ;
; 1.500 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1        ; clk          ; clk         ; -0.500       ; 0.152      ; 1.329      ;
; 1.638 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[12] ; clk          ; clk         ; -0.500       ; -0.184     ; 1.131      ;
; 1.638 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[11] ; clk          ; clk         ; -0.500       ; -0.184     ; 1.131      ;
; 1.638 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[10] ; clk          ; clk         ; -0.500       ; -0.184     ; 1.131      ;
; 1.638 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[9]  ; clk          ; clk         ; -0.500       ; -0.184     ; 1.131      ;
; 1.638 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[8]  ; clk          ; clk         ; -0.500       ; -0.184     ; 1.131      ;
; 1.638 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[7]  ; clk          ; clk         ; -0.500       ; -0.184     ; 1.131      ;
; 1.638 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[6]  ; clk          ; clk         ; -0.500       ; -0.184     ; 1.131      ;
; 1.638 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[5]  ; clk          ; clk         ; -0.500       ; -0.184     ; 1.131      ;
; 1.638 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[4]  ; clk          ; clk         ; -0.500       ; -0.184     ; 1.131      ;
; 1.638 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[3]  ; clk          ; clk         ; -0.500       ; -0.184     ; 1.131      ;
; 1.638 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[2]  ; clk          ; clk         ; -0.500       ; -0.184     ; 1.131      ;
; 1.638 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[1]  ; clk          ; clk         ; -0.500       ; -0.184     ; 1.131      ;
; 1.638 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[0]  ; clk          ; clk         ; -0.500       ; -0.184     ; 1.131      ;
; 1.638 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[13] ; clk          ; clk         ; -0.500       ; -0.184     ; 1.131      ;
; 1.668 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[7]  ; clk          ; clk         ; -0.500       ; 0.158      ; 1.503      ;
; 1.668 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[6]  ; clk          ; clk         ; -0.500       ; 0.158      ; 1.503      ;
; 1.668 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[5]  ; clk          ; clk         ; -0.500       ; 0.158      ; 1.503      ;
; 1.668 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[4]  ; clk          ; clk         ; -0.500       ; 0.158      ; 1.503      ;
; 1.668 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[3]  ; clk          ; clk         ; -0.500       ; 0.158      ; 1.503      ;
; 1.668 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[2]  ; clk          ; clk         ; -0.500       ; 0.158      ; 1.503      ;
; 1.668 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[1]  ; clk          ; clk         ; -0.500       ; 0.158      ; 1.503      ;
; 1.668 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[15] ; clk          ; clk         ; -0.500       ; 0.158      ; 1.503      ;
; 1.668 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[14] ; clk          ; clk         ; -0.500       ; 0.158      ; 1.503      ;
; 1.668 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[13] ; clk          ; clk         ; -0.500       ; 0.158      ; 1.503      ;
; 1.668 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[12] ; clk          ; clk         ; -0.500       ; 0.158      ; 1.503      ;
; 1.668 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[11] ; clk          ; clk         ; -0.500       ; 0.158      ; 1.503      ;
; 1.668 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[10] ; clk          ; clk         ; -0.500       ; 0.158      ; 1.503      ;
; 1.668 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[9]  ; clk          ; clk         ; -0.500       ; 0.158      ; 1.503      ;
; 1.668 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[8]  ; clk          ; clk         ; -0.500       ; 0.158      ; 1.503      ;
; 1.705 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|channel[1]                       ; clk          ; clk         ; -0.500       ; 0.162      ; 1.544      ;
; 1.705 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|channel[2]                       ; clk          ; clk         ; -0.500       ; 0.162      ; 1.544      ;
; 1.705 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|channel[0]                       ; clk          ; clk         ; -0.500       ; 0.162      ; 1.544      ;
; 1.775 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]            ; clk          ; clk         ; -0.500       ; -0.185     ; 1.267      ;
; 1.775 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]            ; clk          ; clk         ; -0.500       ; -0.185     ; 1.267      ;
; 1.775 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]             ; clk          ; clk         ; -0.500       ; -0.185     ; 1.267      ;
; 1.775 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]             ; clk          ; clk         ; -0.500       ; -0.185     ; 1.267      ;
; 1.775 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]             ; clk          ; clk         ; -0.500       ; -0.185     ; 1.267      ;
; 1.775 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]             ; clk          ; clk         ; -0.500       ; -0.185     ; 1.267      ;
; 1.775 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]             ; clk          ; clk         ; -0.500       ; -0.185     ; 1.267      ;
; 1.775 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]             ; clk          ; clk         ; -0.500       ; -0.185     ; 1.267      ;
; 1.775 ; reset_synch:iRST|rst_n ; chnnl[1]                                           ; clk          ; clk         ; -0.500       ; -0.185     ; 1.267      ;
; 1.775 ; reset_synch:iRST|rst_n ; chnnl[0]                                           ; clk          ; clk         ; -0.500       ; -0.185     ; 1.267      ;
; 1.775 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[4]        ; clk          ; clk         ; -0.500       ; -0.185     ; 1.267      ;
; 1.775 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[3]        ; clk          ; clk         ; -0.500       ; -0.185     ; 1.267      ;
; 1.775 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[2]        ; clk          ; clk         ; -0.500       ; -0.185     ; 1.267      ;
; 1.775 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[1]        ; clk          ; clk         ; -0.500       ; -0.185     ; 1.267      ;
; 1.775 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[0]        ; clk          ; clk         ; -0.500       ; -0.185     ; 1.267      ;
; 1.836 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]          ; clk          ; clk         ; -0.500       ; -0.184     ; 1.329      ;
; 1.836 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]          ; clk          ; clk         ; -0.500       ; -0.184     ; 1.329      ;
; 1.836 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]          ; clk          ; clk         ; -0.500       ; -0.184     ; 1.329      ;
; 1.836 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]          ; clk          ; clk         ; -0.500       ; -0.184     ; 1.329      ;
; 1.836 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]          ; clk          ; clk         ; -0.500       ; -0.184     ; 1.329      ;
; 1.836 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]          ; clk          ; clk         ; -0.500       ; -0.184     ; 1.329      ;
; 1.836 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]           ; clk          ; clk         ; -0.500       ; -0.184     ; 1.329      ;
; 1.836 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]           ; clk          ; clk         ; -0.500       ; -0.184     ; 1.329      ;
; 1.836 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]           ; clk          ; clk         ; -0.500       ; -0.184     ; 1.329      ;
; 2.019 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[0]  ; clk          ; clk         ; -0.500       ; -0.177     ; 1.519      ;
; 2.019 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]           ; clk          ; clk         ; -0.500       ; -0.177     ; 1.519      ;
; 2.019 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]           ; clk          ; clk         ; -0.500       ; -0.177     ; 1.519      ;
; 2.019 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]           ; clk          ; clk         ; -0.500       ; -0.177     ; 1.519      ;
; 2.019 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]           ; clk          ; clk         ; -0.500       ; -0.177     ; 1.519      ;
; 2.019 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]           ; clk          ; clk         ; -0.500       ; -0.177     ; 1.519      ;
; 2.019 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]           ; clk          ; clk         ; -0.500       ; -0.177     ; 1.519      ;
; 2.019 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]           ; clk          ; clk         ; -0.500       ; -0.177     ; 1.519      ;
; 2.019 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.SKIP_1st  ; clk          ; clk         ; -0.500       ; -0.177     ; 1.519      ;
; 2.019 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]         ; clk          ; clk         ; -0.500       ; -0.177     ; 1.519      ;
; 2.019 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]         ; clk          ; clk         ; -0.500       ; -0.177     ; 1.519      ;
; 2.019 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]         ; clk          ; clk         ; -0.500       ; -0.177     ; 1.519      ;
; 2.019 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]         ; clk          ; clk         ; -0.500       ; -0.177     ; 1.519      ;
; 2.019 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]         ; clk          ; clk         ; -0.500       ; -0.177     ; 1.519      ;
; 2.023 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.IDLE      ; clk          ; clk         ; -0.500       ; -0.178     ; 1.522      ;
; 2.023 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4]       ; clk          ; clk         ; -0.500       ; -0.178     ; 1.522      ;
; 2.023 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3]       ; clk          ; clk         ; -0.500       ; -0.178     ; 1.522      ;
; 2.023 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2]       ; clk          ; clk         ; -0.500       ; -0.178     ; 1.522      ;
; 2.023 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]       ; clk          ; clk         ; -0.500       ; -0.178     ; 1.522      ;
; 2.023 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]       ; clk          ; clk         ; -0.500       ; -0.178     ; 1.522      ;
; 2.023 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE             ; clk          ; clk         ; -0.500       ; -0.178     ; 1.522      ;
; 2.023 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE             ; clk          ; clk         ; -0.500       ; -0.178     ; 1.522      ;
; 2.023 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT            ; clk          ; clk         ; -0.500       ; -0.178     ; 1.522      ;
; 2.023 ; reset_synch:iRST|rst_n ; strt_cnv                                           ; clk          ; clk         ; -0.500       ; -0.178     ; 1.522      ;
+-------+------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 439.56 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.275 ; -82.192           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.299 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.315 ; -93.626              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.435 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -94.000                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                     ;
+--------+---------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.275 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]             ; clk          ; clk         ; 1.000        ; -0.061     ; 2.209      ;
; -1.275 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]             ; clk          ; clk         ; 1.000        ; -0.061     ; 2.209      ;
; -1.275 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]             ; clk          ; clk         ; 1.000        ; -0.061     ; 2.209      ;
; -1.275 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]             ; clk          ; clk         ; 1.000        ; -0.061     ; 2.209      ;
; -1.275 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]             ; clk          ; clk         ; 1.000        ; -0.061     ; 2.209      ;
; -1.275 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]             ; clk          ; clk         ; 1.000        ; -0.061     ; 2.209      ;
; -1.275 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]            ; clk          ; clk         ; 1.000        ; -0.061     ; 2.209      ;
; -1.275 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]            ; clk          ; clk         ; 1.000        ; -0.061     ; 2.209      ;
; -1.272 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]           ; clk          ; clk         ; 1.000        ; -0.061     ; 2.206      ;
; -1.272 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.206      ;
; -1.272 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.206      ;
; -1.272 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.206      ;
; -1.272 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.206      ;
; -1.272 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.206      ;
; -1.272 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.206      ;
; -1.272 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]           ; clk          ; clk         ; 1.000        ; -0.061     ; 2.206      ;
; -1.272 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]           ; clk          ; clk         ; 1.000        ; -0.061     ; 2.206      ;
; -1.268 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]             ; clk          ; clk         ; 1.000        ; -0.061     ; 2.202      ;
; -1.268 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]             ; clk          ; clk         ; 1.000        ; -0.061     ; 2.202      ;
; -1.268 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]             ; clk          ; clk         ; 1.000        ; -0.061     ; 2.202      ;
; -1.268 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]             ; clk          ; clk         ; 1.000        ; -0.061     ; 2.202      ;
; -1.268 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]             ; clk          ; clk         ; 1.000        ; -0.061     ; 2.202      ;
; -1.268 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]             ; clk          ; clk         ; 1.000        ; -0.061     ; 2.202      ;
; -1.268 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]            ; clk          ; clk         ; 1.000        ; -0.061     ; 2.202      ;
; -1.268 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]            ; clk          ; clk         ; 1.000        ; -0.061     ; 2.202      ;
; -1.264 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]           ; clk          ; clk         ; 1.000        ; -0.061     ; 2.198      ;
; -1.264 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.198      ;
; -1.264 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.198      ;
; -1.264 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.198      ;
; -1.264 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.198      ;
; -1.264 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.198      ;
; -1.264 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.198      ;
; -1.264 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]           ; clk          ; clk         ; 1.000        ; -0.061     ; 2.198      ;
; -1.264 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]           ; clk          ; clk         ; 1.000        ; -0.061     ; 2.198      ;
; -1.203 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]           ; clk          ; clk         ; 1.000        ; -0.061     ; 2.137      ;
; -1.203 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.137      ;
; -1.203 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.137      ;
; -1.203 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.137      ;
; -1.203 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.137      ;
; -1.203 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.137      ;
; -1.203 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.137      ;
; -1.203 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]           ; clk          ; clk         ; 1.000        ; -0.061     ; 2.137      ;
; -1.203 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]           ; clk          ; clk         ; 1.000        ; -0.061     ; 2.137      ;
; -1.143 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE            ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]           ; clk          ; clk         ; 1.000        ; -0.061     ; 2.077      ;
; -1.143 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE            ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.077      ;
; -1.143 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE            ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.077      ;
; -1.143 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE            ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.077      ;
; -1.143 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE            ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.077      ;
; -1.143 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE            ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.077      ;
; -1.143 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE            ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.077      ;
; -1.143 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE            ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]           ; clk          ; clk         ; 1.000        ; -0.061     ; 2.077      ;
; -1.143 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE            ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]           ; clk          ; clk         ; 1.000        ; -0.061     ; 2.077      ;
; -1.141 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]             ; clk          ; clk         ; 1.000        ; -0.061     ; 2.075      ;
; -1.141 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]             ; clk          ; clk         ; 1.000        ; -0.061     ; 2.075      ;
; -1.141 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]             ; clk          ; clk         ; 1.000        ; -0.061     ; 2.075      ;
; -1.141 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]             ; clk          ; clk         ; 1.000        ; -0.061     ; 2.075      ;
; -1.141 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]             ; clk          ; clk         ; 1.000        ; -0.061     ; 2.075      ;
; -1.141 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]             ; clk          ; clk         ; 1.000        ; -0.061     ; 2.075      ;
; -1.141 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]            ; clk          ; clk         ; 1.000        ; -0.061     ; 2.075      ;
; -1.141 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]            ; clk          ; clk         ; 1.000        ; -0.061     ; 2.075      ;
; -1.099 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[11] ; clk          ; clk         ; 1.000        ; -0.092     ; 2.002      ;
; -1.096 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[4]  ; clk          ; clk         ; 1.000        ; -0.092     ; 1.999      ;
; -1.095 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[7]  ; clk          ; clk         ; 1.000        ; -0.092     ; 1.998      ;
; -1.095 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[6]  ; clk          ; clk         ; 1.000        ; -0.092     ; 1.998      ;
; -1.094 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[9]  ; clk          ; clk         ; 1.000        ; -0.092     ; 1.997      ;
; -1.079 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]           ; clk          ; clk         ; 1.000        ; -0.055     ; 2.019      ;
; -1.079 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]           ; clk          ; clk         ; 1.000        ; -0.055     ; 2.019      ;
; -1.079 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]           ; clk          ; clk         ; 1.000        ; -0.055     ; 2.019      ;
; -1.079 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]           ; clk          ; clk         ; 1.000        ; -0.055     ; 2.019      ;
; -1.079 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]           ; clk          ; clk         ; 1.000        ; -0.055     ; 2.019      ;
; -1.079 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]           ; clk          ; clk         ; 1.000        ; -0.055     ; 2.019      ;
; -1.079 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]           ; clk          ; clk         ; 1.000        ; -0.055     ; 2.019      ;
; -1.079 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]         ; clk          ; clk         ; 1.000        ; -0.055     ; 2.019      ;
; -1.079 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]         ; clk          ; clk         ; 1.000        ; -0.055     ; 2.019      ;
; -1.079 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]         ; clk          ; clk         ; 1.000        ; -0.055     ; 2.019      ;
; -1.079 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]         ; clk          ; clk         ; 1.000        ; -0.055     ; 2.019      ;
; -1.079 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]         ; clk          ; clk         ; 1.000        ; -0.055     ; 2.019      ;
; -1.077 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[15] ; clk          ; clk         ; 1.000        ; -0.092     ; 1.980      ;
; -1.077 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[14] ; clk          ; clk         ; 1.000        ; -0.092     ; 1.980      ;
; -1.077 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[13] ; clk          ; clk         ; 1.000        ; -0.092     ; 1.980      ;
; -1.077 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[12] ; clk          ; clk         ; 1.000        ; -0.092     ; 1.980      ;
; -1.077 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[7]  ; clk          ; clk         ; 1.000        ; -0.092     ; 1.980      ;
; -1.077 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[6]  ; clk          ; clk         ; 1.000        ; -0.092     ; 1.980      ;
; -1.077 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[5]  ; clk          ; clk         ; 1.000        ; -0.092     ; 1.980      ;
; -1.077 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[11] ; clk          ; clk         ; 1.000        ; -0.092     ; 1.980      ;
; -1.077 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[10] ; clk          ; clk         ; 1.000        ; -0.092     ; 1.980      ;
; -1.077 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[9]  ; clk          ; clk         ; 1.000        ; -0.092     ; 1.980      ;
; -1.077 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[4]  ; clk          ; clk         ; 1.000        ; -0.092     ; 1.980      ;
; -1.077 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[8]  ; clk          ; clk         ; 1.000        ; -0.092     ; 1.980      ;
; -1.077 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[3]  ; clk          ; clk         ; 1.000        ; -0.092     ; 1.980      ;
; -1.077 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[2]  ; clk          ; clk         ; 1.000        ; -0.092     ; 1.980      ;
; -1.077 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[1]  ; clk          ; clk         ; 1.000        ; -0.092     ; 1.980      ;
; -1.071 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]           ; clk          ; clk         ; 1.000        ; -0.055     ; 2.011      ;
; -1.071 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]           ; clk          ; clk         ; 1.000        ; -0.055     ; 2.011      ;
; -1.071 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]           ; clk          ; clk         ; 1.000        ; -0.055     ; 2.011      ;
; -1.071 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]           ; clk          ; clk         ; 1.000        ; -0.055     ; 2.011      ;
; -1.071 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]           ; clk          ; clk         ; 1.000        ; -0.055     ; 2.011      ;
; -1.071 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]           ; clk          ; clk         ; 1.000        ; -0.055     ; 2.011      ;
; -1.071 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]           ; clk          ; clk         ; 1.000        ; -0.055     ; 2.011      ;
; -1.071 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]         ; clk          ; clk         ; 1.000        ; -0.055     ; 2.011      ;
+--------+---------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; chnnl[2]                                           ; chnnl[2]                                           ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|rdy             ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|rdy             ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.312 ; chnnl[1]                                           ; chnnl[1]                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; chnnl[0]                                           ; chnnl[0]                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[0]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.SKIP_1st  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.SKIP_1st  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT            ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.327 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[13] ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[14] ; clk          ; clk         ; 0.000        ; 0.067      ; 0.538      ;
; 0.327 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[11] ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[12] ; clk          ; clk         ; 0.000        ; 0.067      ; 0.538      ;
; 0.328 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[14] ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[15] ; clk          ; clk         ; 0.000        ; 0.067      ; 0.539      ;
; 0.328 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[12] ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[13] ; clk          ; clk         ; 0.000        ; 0.067      ; 0.539      ;
; 0.336 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4]       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.535      ;
; 0.337 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]          ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.537      ;
; 0.338 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[0]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.537      ;
; 0.338 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.537      ;
; 0.338 ; reset_synch:iRST|q1                                ; reset_synch:iRST|rst_n                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.537      ;
; 0.339 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[10] ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[7]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.341 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[1]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.540      ;
; 0.341 ; rise_edge_detector:comb_3|Sig_FF1                  ; rise_edge_detector:comb_3|Sig_FF2                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.540      ;
; 0.348 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[4]        ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[4]        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.547      ;
; 0.356 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.556      ;
; 0.357 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[12] ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[13] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.362 ; rise_edge_detector:comb_3|Sig_FF2                  ; rise_edge_detector:comb_3|Sig_FF3                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.561      ;
; 0.389 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.IDLE      ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|rdy             ; clk          ; clk         ; 0.000        ; 0.378      ; 0.911      ;
; 0.402 ; strt_cnv                                           ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.IDLE      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.601      ;
; 0.421 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[10] ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[11] ; clk          ; clk         ; 0.000        ; 0.067      ; 0.632      ;
; 0.425 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[12] ; ADC128S:ADC128S_0|channel[1]                       ; clk          ; clk         ; 0.000        ; 0.362      ; 0.931      ;
; 0.431 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[2]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.630      ;
; 0.432 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[6]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.631      ;
; 0.432 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]          ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.632      ;
; 0.432 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.631      ;
; 0.433 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[8]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.632      ;
; 0.433 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[4]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.632      ;
; 0.449 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.649      ;
; 0.450 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]          ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.650      ;
; 0.452 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[6]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[7]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.663      ;
; 0.455 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[5]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[6]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.666      ;
; 0.464 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]          ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.663      ;
; 0.474 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[9]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.673      ;
; 0.480 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE             ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.IDLE      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.679      ;
; 0.483 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[1]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[2]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.694      ;
; 0.485 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[9]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[10] ; clk          ; clk         ; 0.000        ; 0.067      ; 0.696      ;
; 0.486 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[2]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[3]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.697      ;
; 0.487 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[4]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[5]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.698      ;
; 0.488 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[7]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[8]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.699      ;
; 0.495 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]          ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.695      ;
; 0.495 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[1]        ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[1]        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.694      ;
; 0.496 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[2]        ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[2]        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.695      ;
; 0.498 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[3]        ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[3]        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.697      ;
; 0.498 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.697      ;
; 0.501 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]         ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]         ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.502 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2]       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.701      ;
; 0.512 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]          ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.713      ;
; 0.513 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE             ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.515 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[0]        ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[0]        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3]       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[3]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[4]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.727      ;
; 0.516 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[8]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[9]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.727      ;
; 0.518 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE             ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.717      ;
; 0.520 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.719      ;
; 0.524 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]         ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.723      ;
; 0.526 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[4]        ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1        ; clk          ; clk         ; 0.000        ; 0.356      ; 1.026      ;
; 0.527 ; chnnl[0]                                           ; chnnl[1]                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.726      ;
; 0.528 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE             ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.IDLE      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.727      ;
; 0.551 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[13] ; ADC128S:ADC128S_0|channel[2]                       ; clk          ; clk         ; 0.000        ; 0.362      ; 1.057      ;
; 0.556 ; chnnl[1]                                           ; chnnl[2]                                           ; clk          ; clk         ; 0.000        ; 0.356      ; 1.056      ;
; 0.558 ; chnnl[0]                                           ; chnnl[2]                                           ; clk          ; clk         ; 0.000        ; 0.356      ; 1.058      ;
; 0.564 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[5]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.763      ;
; 0.566 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[3]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.765      ;
; 0.583 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[0]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[1]  ; clk          ; clk         ; 0.000        ; 0.353      ; 1.080      ;
; 0.590 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.790      ;
; 0.603 ; rise_edge_detector:comb_3|Sig_FF2                  ; chnnl[2]                                           ; clk          ; clk         ; 0.000        ; 0.379      ; 1.126      ;
; 0.612 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[11] ; ADC128S:ADC128S_0|channel[0]                       ; clk          ; clk         ; 0.000        ; 0.362      ; 1.118      ;
; 0.616 ; ADC128S:ADC128S_0|channel[2]                       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[3]  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.824      ;
; 0.617 ; ADC128S:ADC128S_0|channel[2]                       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[1]  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.825      ;
; 0.621 ; ADC128S:ADC128S_0|channel[2]                       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[10] ; clk          ; clk         ; 0.000        ; 0.064      ; 0.829      ;
; 0.625 ; chnnl[2]                                           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]          ; clk          ; clk         ; 0.000        ; -0.232     ; 0.537      ;
; 0.637 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]           ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]             ; clk          ; clk         ; 0.000        ; 0.077      ; 0.858      ;
; 0.639 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|rdy             ; ADC128S:ADC128S_0|rdy_ff                           ; clk          ; clk         ; 0.000        ; 0.068      ; 0.851      ;
; 0.643 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]           ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]             ; clk          ; clk         ; 0.000        ; 0.077      ; 0.864      ;
; 0.661 ; rise_edge_detector:comb_3|Sig_FF3                  ; chnnl[2]                                           ; clk          ; clk         ; 0.000        ; 0.379      ; 1.184      ;
; 0.662 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]           ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.861      ;
; 0.678 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]         ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.877      ;
; 0.681 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]          ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.880      ;
; 0.685 ; strt_cnv                                           ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.884      ;
; 0.686 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.SKIP_1st  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.IDLE      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.885      ;
; 0.692 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]         ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.891      ;
; 0.699 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]           ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.898      ;
; 0.700 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE             ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.899      ;
; 0.703 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]         ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.902      ;
; 0.704 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE             ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]          ; clk          ; clk         ; 0.000        ; 0.078      ; 0.926      ;
; 0.706 ; ADC128S:ADC128S_0|channel[1]                       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[6]  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.914      ;
; 0.711 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE             ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.910      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                       ;
+--------+------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.315 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.IDLE      ; clk          ; clk         ; 0.500        ; -0.319     ; 1.491      ;
; -1.315 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4]       ; clk          ; clk         ; 0.500        ; -0.319     ; 1.491      ;
; -1.315 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3]       ; clk          ; clk         ; 0.500        ; -0.319     ; 1.491      ;
; -1.315 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2]       ; clk          ; clk         ; 0.500        ; -0.319     ; 1.491      ;
; -1.315 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]       ; clk          ; clk         ; 0.500        ; -0.319     ; 1.491      ;
; -1.315 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]       ; clk          ; clk         ; 0.500        ; -0.319     ; 1.491      ;
; -1.315 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE             ; clk          ; clk         ; 0.500        ; -0.319     ; 1.491      ;
; -1.315 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE             ; clk          ; clk         ; 0.500        ; -0.319     ; 1.491      ;
; -1.315 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT            ; clk          ; clk         ; 0.500        ; -0.319     ; 1.491      ;
; -1.315 ; reset_synch:iRST|rst_n ; strt_cnv                                           ; clk          ; clk         ; 0.500        ; -0.319     ; 1.491      ;
; -1.311 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[0]  ; clk          ; clk         ; 0.500        ; -0.319     ; 1.487      ;
; -1.311 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]           ; clk          ; clk         ; 0.500        ; -0.319     ; 1.487      ;
; -1.311 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]           ; clk          ; clk         ; 0.500        ; -0.319     ; 1.487      ;
; -1.311 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]           ; clk          ; clk         ; 0.500        ; -0.319     ; 1.487      ;
; -1.311 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]           ; clk          ; clk         ; 0.500        ; -0.319     ; 1.487      ;
; -1.311 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]           ; clk          ; clk         ; 0.500        ; -0.319     ; 1.487      ;
; -1.311 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]           ; clk          ; clk         ; 0.500        ; -0.319     ; 1.487      ;
; -1.311 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]           ; clk          ; clk         ; 0.500        ; -0.319     ; 1.487      ;
; -1.311 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.SKIP_1st  ; clk          ; clk         ; 0.500        ; -0.319     ; 1.487      ;
; -1.311 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]         ; clk          ; clk         ; 0.500        ; -0.319     ; 1.487      ;
; -1.311 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]         ; clk          ; clk         ; 0.500        ; -0.319     ; 1.487      ;
; -1.311 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]         ; clk          ; clk         ; 0.500        ; -0.319     ; 1.487      ;
; -1.311 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]         ; clk          ; clk         ; 0.500        ; -0.319     ; 1.487      ;
; -1.311 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]         ; clk          ; clk         ; 0.500        ; -0.319     ; 1.487      ;
; -1.118 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]          ; clk          ; clk         ; 0.500        ; -0.297     ; 1.316      ;
; -1.118 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]          ; clk          ; clk         ; 0.500        ; -0.297     ; 1.316      ;
; -1.118 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]          ; clk          ; clk         ; 0.500        ; -0.297     ; 1.316      ;
; -1.118 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]          ; clk          ; clk         ; 0.500        ; -0.297     ; 1.316      ;
; -1.118 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]          ; clk          ; clk         ; 0.500        ; -0.297     ; 1.316      ;
; -1.118 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]          ; clk          ; clk         ; 0.500        ; -0.297     ; 1.316      ;
; -1.118 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]           ; clk          ; clk         ; 0.500        ; -0.297     ; 1.316      ;
; -1.118 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]           ; clk          ; clk         ; 0.500        ; -0.297     ; 1.316      ;
; -1.118 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]           ; clk          ; clk         ; 0.500        ; -0.297     ; 1.316      ;
; -1.052 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]            ; clk          ; clk         ; 0.500        ; -0.297     ; 1.250      ;
; -1.052 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]            ; clk          ; clk         ; 0.500        ; -0.297     ; 1.250      ;
; -1.052 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]             ; clk          ; clk         ; 0.500        ; -0.297     ; 1.250      ;
; -1.052 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]             ; clk          ; clk         ; 0.500        ; -0.297     ; 1.250      ;
; -1.052 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]             ; clk          ; clk         ; 0.500        ; -0.297     ; 1.250      ;
; -1.052 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]             ; clk          ; clk         ; 0.500        ; -0.297     ; 1.250      ;
; -1.052 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]             ; clk          ; clk         ; 0.500        ; -0.297     ; 1.250      ;
; -1.052 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]             ; clk          ; clk         ; 0.500        ; -0.297     ; 1.250      ;
; -1.052 ; reset_synch:iRST|rst_n ; chnnl[1]                                           ; clk          ; clk         ; 0.500        ; -0.297     ; 1.250      ;
; -1.052 ; reset_synch:iRST|rst_n ; chnnl[0]                                           ; clk          ; clk         ; 0.500        ; -0.297     ; 1.250      ;
; -1.052 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[4]        ; clk          ; clk         ; 0.500        ; -0.297     ; 1.250      ;
; -1.052 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[3]        ; clk          ; clk         ; 0.500        ; -0.297     ; 1.250      ;
; -1.052 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[2]        ; clk          ; clk         ; 0.500        ; -0.297     ; 1.250      ;
; -1.052 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[1]        ; clk          ; clk         ; 0.500        ; -0.297     ; 1.250      ;
; -1.052 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[0]        ; clk          ; clk         ; 0.500        ; -0.297     ; 1.250      ;
; -1.040 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|channel[1]                       ; clk          ; clk         ; 0.500        ; -0.030     ; 1.505      ;
; -1.040 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|channel[2]                       ; clk          ; clk         ; 0.500        ; -0.030     ; 1.505      ;
; -1.040 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|channel[0]                       ; clk          ; clk         ; 0.500        ; -0.030     ; 1.505      ;
; -1.006 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[7]  ; clk          ; clk         ; 0.500        ; -0.033     ; 1.468      ;
; -1.006 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[6]  ; clk          ; clk         ; 0.500        ; -0.033     ; 1.468      ;
; -1.006 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[5]  ; clk          ; clk         ; 0.500        ; -0.033     ; 1.468      ;
; -1.006 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[4]  ; clk          ; clk         ; 0.500        ; -0.033     ; 1.468      ;
; -1.006 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[3]  ; clk          ; clk         ; 0.500        ; -0.033     ; 1.468      ;
; -1.006 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[2]  ; clk          ; clk         ; 0.500        ; -0.033     ; 1.468      ;
; -1.006 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[1]  ; clk          ; clk         ; 0.500        ; -0.033     ; 1.468      ;
; -1.006 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[15] ; clk          ; clk         ; 0.500        ; -0.033     ; 1.468      ;
; -1.006 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[14] ; clk          ; clk         ; 0.500        ; -0.033     ; 1.468      ;
; -1.006 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[13] ; clk          ; clk         ; 0.500        ; -0.033     ; 1.468      ;
; -1.006 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[12] ; clk          ; clk         ; 0.500        ; -0.033     ; 1.468      ;
; -1.006 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[11] ; clk          ; clk         ; 0.500        ; -0.033     ; 1.468      ;
; -1.006 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[10] ; clk          ; clk         ; 0.500        ; -0.033     ; 1.468      ;
; -1.006 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[9]  ; clk          ; clk         ; 0.500        ; -0.033     ; 1.468      ;
; -1.006 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[8]  ; clk          ; clk         ; 0.500        ; -0.033     ; 1.468      ;
; -0.935 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[12] ; clk          ; clk         ; 0.500        ; -0.297     ; 1.133      ;
; -0.935 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[11] ; clk          ; clk         ; 0.500        ; -0.297     ; 1.133      ;
; -0.935 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[10] ; clk          ; clk         ; 0.500        ; -0.297     ; 1.133      ;
; -0.935 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[9]  ; clk          ; clk         ; 0.500        ; -0.297     ; 1.133      ;
; -0.935 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[8]  ; clk          ; clk         ; 0.500        ; -0.297     ; 1.133      ;
; -0.935 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[7]  ; clk          ; clk         ; 0.500        ; -0.297     ; 1.133      ;
; -0.935 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[6]  ; clk          ; clk         ; 0.500        ; -0.297     ; 1.133      ;
; -0.935 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[5]  ; clk          ; clk         ; 0.500        ; -0.297     ; 1.133      ;
; -0.935 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[4]  ; clk          ; clk         ; 0.500        ; -0.297     ; 1.133      ;
; -0.935 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[3]  ; clk          ; clk         ; 0.500        ; -0.297     ; 1.133      ;
; -0.935 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[2]  ; clk          ; clk         ; 0.500        ; -0.297     ; 1.133      ;
; -0.935 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[1]  ; clk          ; clk         ; 0.500        ; -0.297     ; 1.133      ;
; -0.935 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[0]  ; clk          ; clk         ; 0.500        ; -0.297     ; 1.133      ;
; -0.935 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[13] ; clk          ; clk         ; 0.500        ; -0.297     ; 1.133      ;
; -0.830 ; reset_synch:iRST|rst_n ; chnnl[2]                                           ; clk          ; clk         ; 0.500        ; -0.009     ; 1.316      ;
; -0.830 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|rdy_ff                           ; clk          ; clk         ; 0.500        ; -0.009     ; 1.316      ;
; -0.830 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|rdy             ; clk          ; clk         ; 0.500        ; -0.009     ; 1.316      ;
; -0.830 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn  ; clk          ; clk         ; 0.500        ; -0.009     ; 1.316      ;
; -0.830 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff2        ; clk          ; clk         ; 0.500        ; -0.009     ; 1.316      ;
; -0.830 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1        ; clk          ; clk         ; 0.500        ; -0.009     ; 1.316      ;
+--------+------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                       ;
+-------+------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.435 ; reset_synch:iRST|rst_n ; chnnl[2]                                           ; clk          ; clk         ; -0.500       ; 0.114      ; 1.213      ;
; 1.435 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|rdy_ff                           ; clk          ; clk         ; -0.500       ; 0.114      ; 1.213      ;
; 1.435 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|rdy             ; clk          ; clk         ; -0.500       ; 0.114      ; 1.213      ;
; 1.435 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn  ; clk          ; clk         ; -0.500       ; 0.114      ; 1.213      ;
; 1.435 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff2        ; clk          ; clk         ; -0.500       ; 0.114      ; 1.213      ;
; 1.435 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1        ; clk          ; clk         ; -0.500       ; 0.114      ; 1.213      ;
; 1.544 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[12] ; clk          ; clk         ; -0.500       ; -0.187     ; 1.021      ;
; 1.544 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[11] ; clk          ; clk         ; -0.500       ; -0.187     ; 1.021      ;
; 1.544 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[10] ; clk          ; clk         ; -0.500       ; -0.187     ; 1.021      ;
; 1.544 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[9]  ; clk          ; clk         ; -0.500       ; -0.187     ; 1.021      ;
; 1.544 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[8]  ; clk          ; clk         ; -0.500       ; -0.187     ; 1.021      ;
; 1.544 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[7]  ; clk          ; clk         ; -0.500       ; -0.187     ; 1.021      ;
; 1.544 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[6]  ; clk          ; clk         ; -0.500       ; -0.187     ; 1.021      ;
; 1.544 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[5]  ; clk          ; clk         ; -0.500       ; -0.187     ; 1.021      ;
; 1.544 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[4]  ; clk          ; clk         ; -0.500       ; -0.187     ; 1.021      ;
; 1.544 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[3]  ; clk          ; clk         ; -0.500       ; -0.187     ; 1.021      ;
; 1.544 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[2]  ; clk          ; clk         ; -0.500       ; -0.187     ; 1.021      ;
; 1.544 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[1]  ; clk          ; clk         ; -0.500       ; -0.187     ; 1.021      ;
; 1.544 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[0]  ; clk          ; clk         ; -0.500       ; -0.187     ; 1.021      ;
; 1.544 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[13] ; clk          ; clk         ; -0.500       ; -0.187     ; 1.021      ;
; 1.590 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[7]  ; clk          ; clk         ; -0.500       ; 0.117      ; 1.371      ;
; 1.590 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[6]  ; clk          ; clk         ; -0.500       ; 0.117      ; 1.371      ;
; 1.590 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[5]  ; clk          ; clk         ; -0.500       ; 0.117      ; 1.371      ;
; 1.590 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[4]  ; clk          ; clk         ; -0.500       ; 0.117      ; 1.371      ;
; 1.590 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[3]  ; clk          ; clk         ; -0.500       ; 0.117      ; 1.371      ;
; 1.590 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[2]  ; clk          ; clk         ; -0.500       ; 0.117      ; 1.371      ;
; 1.590 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[1]  ; clk          ; clk         ; -0.500       ; 0.117      ; 1.371      ;
; 1.590 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[15] ; clk          ; clk         ; -0.500       ; 0.117      ; 1.371      ;
; 1.590 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[14] ; clk          ; clk         ; -0.500       ; 0.117      ; 1.371      ;
; 1.590 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[13] ; clk          ; clk         ; -0.500       ; 0.117      ; 1.371      ;
; 1.590 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[12] ; clk          ; clk         ; -0.500       ; 0.117      ; 1.371      ;
; 1.590 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[11] ; clk          ; clk         ; -0.500       ; 0.117      ; 1.371      ;
; 1.590 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[10] ; clk          ; clk         ; -0.500       ; 0.117      ; 1.371      ;
; 1.590 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[9]  ; clk          ; clk         ; -0.500       ; 0.117      ; 1.371      ;
; 1.590 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[8]  ; clk          ; clk         ; -0.500       ; 0.117      ; 1.371      ;
; 1.626 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|channel[1]                       ; clk          ; clk         ; -0.500       ; 0.120      ; 1.410      ;
; 1.626 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|channel[2]                       ; clk          ; clk         ; -0.500       ; 0.120      ; 1.410      ;
; 1.626 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|channel[0]                       ; clk          ; clk         ; -0.500       ; 0.120      ; 1.410      ;
; 1.674 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]            ; clk          ; clk         ; -0.500       ; -0.187     ; 1.151      ;
; 1.674 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]            ; clk          ; clk         ; -0.500       ; -0.187     ; 1.151      ;
; 1.674 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]             ; clk          ; clk         ; -0.500       ; -0.187     ; 1.151      ;
; 1.674 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]             ; clk          ; clk         ; -0.500       ; -0.187     ; 1.151      ;
; 1.674 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]             ; clk          ; clk         ; -0.500       ; -0.187     ; 1.151      ;
; 1.674 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]             ; clk          ; clk         ; -0.500       ; -0.187     ; 1.151      ;
; 1.674 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]             ; clk          ; clk         ; -0.500       ; -0.187     ; 1.151      ;
; 1.674 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]             ; clk          ; clk         ; -0.500       ; -0.187     ; 1.151      ;
; 1.674 ; reset_synch:iRST|rst_n ; chnnl[1]                                           ; clk          ; clk         ; -0.500       ; -0.187     ; 1.151      ;
; 1.674 ; reset_synch:iRST|rst_n ; chnnl[0]                                           ; clk          ; clk         ; -0.500       ; -0.187     ; 1.151      ;
; 1.674 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[4]        ; clk          ; clk         ; -0.500       ; -0.187     ; 1.151      ;
; 1.674 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[3]        ; clk          ; clk         ; -0.500       ; -0.187     ; 1.151      ;
; 1.674 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[2]        ; clk          ; clk         ; -0.500       ; -0.187     ; 1.151      ;
; 1.674 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[1]        ; clk          ; clk         ; -0.500       ; -0.187     ; 1.151      ;
; 1.674 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[0]        ; clk          ; clk         ; -0.500       ; -0.187     ; 1.151      ;
; 1.735 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]          ; clk          ; clk         ; -0.500       ; -0.186     ; 1.213      ;
; 1.735 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]          ; clk          ; clk         ; -0.500       ; -0.186     ; 1.213      ;
; 1.735 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]          ; clk          ; clk         ; -0.500       ; -0.186     ; 1.213      ;
; 1.735 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]          ; clk          ; clk         ; -0.500       ; -0.186     ; 1.213      ;
; 1.735 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]          ; clk          ; clk         ; -0.500       ; -0.186     ; 1.213      ;
; 1.735 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]          ; clk          ; clk         ; -0.500       ; -0.186     ; 1.213      ;
; 1.735 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]           ; clk          ; clk         ; -0.500       ; -0.186     ; 1.213      ;
; 1.735 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]           ; clk          ; clk         ; -0.500       ; -0.186     ; 1.213      ;
; 1.735 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]           ; clk          ; clk         ; -0.500       ; -0.186     ; 1.213      ;
; 1.900 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[0]  ; clk          ; clk         ; -0.500       ; -0.181     ; 1.383      ;
; 1.900 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]           ; clk          ; clk         ; -0.500       ; -0.181     ; 1.383      ;
; 1.900 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]           ; clk          ; clk         ; -0.500       ; -0.181     ; 1.383      ;
; 1.900 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]           ; clk          ; clk         ; -0.500       ; -0.181     ; 1.383      ;
; 1.900 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]           ; clk          ; clk         ; -0.500       ; -0.181     ; 1.383      ;
; 1.900 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]           ; clk          ; clk         ; -0.500       ; -0.181     ; 1.383      ;
; 1.900 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]           ; clk          ; clk         ; -0.500       ; -0.181     ; 1.383      ;
; 1.900 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]           ; clk          ; clk         ; -0.500       ; -0.181     ; 1.383      ;
; 1.900 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.SKIP_1st  ; clk          ; clk         ; -0.500       ; -0.181     ; 1.383      ;
; 1.900 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]         ; clk          ; clk         ; -0.500       ; -0.181     ; 1.383      ;
; 1.900 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]         ; clk          ; clk         ; -0.500       ; -0.181     ; 1.383      ;
; 1.900 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]         ; clk          ; clk         ; -0.500       ; -0.181     ; 1.383      ;
; 1.900 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]         ; clk          ; clk         ; -0.500       ; -0.181     ; 1.383      ;
; 1.900 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]         ; clk          ; clk         ; -0.500       ; -0.181     ; 1.383      ;
; 1.914 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.IDLE      ; clk          ; clk         ; -0.500       ; -0.181     ; 1.397      ;
; 1.914 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4]       ; clk          ; clk         ; -0.500       ; -0.181     ; 1.397      ;
; 1.914 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3]       ; clk          ; clk         ; -0.500       ; -0.181     ; 1.397      ;
; 1.914 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2]       ; clk          ; clk         ; -0.500       ; -0.181     ; 1.397      ;
; 1.914 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]       ; clk          ; clk         ; -0.500       ; -0.181     ; 1.397      ;
; 1.914 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]       ; clk          ; clk         ; -0.500       ; -0.181     ; 1.397      ;
; 1.914 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE             ; clk          ; clk         ; -0.500       ; -0.181     ; 1.397      ;
; 1.914 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE             ; clk          ; clk         ; -0.500       ; -0.181     ; 1.397      ;
; 1.914 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT            ; clk          ; clk         ; -0.500       ; -0.181     ; 1.397      ;
; 1.914 ; reset_synch:iRST|rst_n ; strt_cnv                                           ; clk          ; clk         ; -0.500       ; -0.181     ; 1.397      ;
+-------+------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.428 ; -21.173           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.088 ; -80.586              ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.454 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -119.733                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                     ;
+--------+---------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.428 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]           ; clk          ; clk         ; 1.000        ; -0.040     ; 1.375      ;
; -0.428 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.375      ;
; -0.428 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.375      ;
; -0.428 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.375      ;
; -0.428 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.375      ;
; -0.428 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.375      ;
; -0.428 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.375      ;
; -0.428 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]           ; clk          ; clk         ; 1.000        ; -0.040     ; 1.375      ;
; -0.428 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]           ; clk          ; clk         ; 1.000        ; -0.040     ; 1.375      ;
; -0.425 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]           ; clk          ; clk         ; 1.000        ; -0.040     ; 1.372      ;
; -0.425 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.372      ;
; -0.425 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.372      ;
; -0.425 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.372      ;
; -0.425 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.372      ;
; -0.425 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.372      ;
; -0.425 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.372      ;
; -0.425 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]           ; clk          ; clk         ; 1.000        ; -0.040     ; 1.372      ;
; -0.425 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]           ; clk          ; clk         ; 1.000        ; -0.040     ; 1.372      ;
; -0.376 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]           ; clk          ; clk         ; 1.000        ; -0.040     ; 1.323      ;
; -0.376 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.323      ;
; -0.376 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.323      ;
; -0.376 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.323      ;
; -0.376 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.323      ;
; -0.376 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.323      ;
; -0.376 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.323      ;
; -0.376 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]           ; clk          ; clk         ; 1.000        ; -0.040     ; 1.323      ;
; -0.376 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]           ; clk          ; clk         ; 1.000        ; -0.040     ; 1.323      ;
; -0.372 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.318      ;
; -0.372 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.318      ;
; -0.372 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.318      ;
; -0.372 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.318      ;
; -0.372 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.318      ;
; -0.372 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.318      ;
; -0.372 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]            ; clk          ; clk         ; 1.000        ; -0.041     ; 1.318      ;
; -0.372 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]            ; clk          ; clk         ; 1.000        ; -0.041     ; 1.318      ;
; -0.366 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.312      ;
; -0.366 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.312      ;
; -0.366 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.312      ;
; -0.366 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.312      ;
; -0.366 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.312      ;
; -0.366 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.312      ;
; -0.366 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]            ; clk          ; clk         ; 1.000        ; -0.041     ; 1.312      ;
; -0.366 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]        ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]            ; clk          ; clk         ; 1.000        ; -0.041     ; 1.312      ;
; -0.332 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[15] ; clk          ; clk         ; 1.000        ; -0.061     ; 1.258      ;
; -0.332 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[14] ; clk          ; clk         ; 1.000        ; -0.061     ; 1.258      ;
; -0.332 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 1.258      ;
; -0.332 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 1.258      ;
; -0.332 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 1.258      ;
; -0.332 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 1.258      ;
; -0.332 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 1.258      ;
; -0.332 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 1.258      ;
; -0.332 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 1.258      ;
; -0.332 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 1.258      ;
; -0.332 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 1.258      ;
; -0.332 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 1.258      ;
; -0.332 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 1.258      ;
; -0.332 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 1.258      ;
; -0.332 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 1.258      ;
; -0.328 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[15] ; clk          ; clk         ; 1.000        ; -0.061     ; 1.254      ;
; -0.328 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[14] ; clk          ; clk         ; 1.000        ; -0.061     ; 1.254      ;
; -0.328 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 1.254      ;
; -0.328 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 1.254      ;
; -0.328 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 1.254      ;
; -0.328 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 1.254      ;
; -0.328 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 1.254      ;
; -0.328 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 1.254      ;
; -0.328 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 1.254      ;
; -0.328 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 1.254      ;
; -0.328 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 1.254      ;
; -0.328 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 1.254      ;
; -0.328 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 1.254      ;
; -0.328 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 1.254      ;
; -0.328 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 1.254      ;
; -0.290 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]           ; clk          ; clk         ; 1.000        ; -0.040     ; 1.237      ;
; -0.290 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.237      ;
; -0.290 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.237      ;
; -0.290 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.237      ;
; -0.290 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.237      ;
; -0.290 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.237      ;
; -0.290 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.237      ;
; -0.290 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]           ; clk          ; clk         ; 1.000        ; -0.040     ; 1.237      ;
; -0.290 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]           ; clk          ; clk         ; 1.000        ; -0.040     ; 1.237      ;
; -0.288 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.239      ;
; -0.288 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.239      ;
; -0.288 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.239      ;
; -0.288 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.239      ;
; -0.288 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.239      ;
; -0.288 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.239      ;
; -0.288 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.239      ;
; -0.288 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.239      ;
; -0.288 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.239      ;
; -0.288 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.239      ;
; -0.288 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.239      ;
; -0.288 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.239      ;
; -0.287 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE            ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]           ; clk          ; clk         ; 1.000        ; -0.040     ; 1.234      ;
; -0.287 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE            ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.234      ;
; -0.287 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE            ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.234      ;
; -0.287 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE            ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.234      ;
; -0.287 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE            ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.234      ;
; -0.287 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE            ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.234      ;
+--------+---------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; chnnl[2]                                           ; chnnl[2]                                           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|rdy             ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|rdy             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[0]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[13] ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[14] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.186 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[11] ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[12] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.186 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.SKIP_1st  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.SKIP_1st  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; chnnl[1]                                           ; chnnl[1]                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; chnnl[0]                                           ; chnnl[0]                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[12] ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[13] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.315      ;
; 0.187 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT            ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[14] ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[15] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.316      ;
; 0.191 ; reset_synch:iRST|q1                                ; reset_synch:iRST|rst_n                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.313      ;
; 0.192 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[0]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.313      ;
; 0.192 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.313      ;
; 0.193 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[10] ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]          ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[7]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.196 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[1]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; rise_edge_detector:comb_3|Sig_FF1                  ; rise_edge_detector:comb_3|Sig_FF2                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.198 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4]       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.203 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.IDLE      ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|rdy             ; clk          ; clk         ; 0.000        ; 0.235      ; 0.522      ;
; 0.204 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[12] ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[13] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.205 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.326      ;
; 0.205 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[4]        ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[4]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.326      ;
; 0.209 ; rise_edge_detector:comb_3|Sig_FF2                  ; rise_edge_detector:comb_3|Sig_FF3                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.329      ;
; 0.227 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[12] ; ADC128S:ADC128S_0|channel[1]                       ; clk          ; clk         ; 0.000        ; 0.224      ; 0.535      ;
; 0.238 ; strt_cnv                                           ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.IDLE      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.358      ;
; 0.245 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[10] ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[11] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.373      ;
; 0.252 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[6]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[4]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[2]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.373      ;
; 0.253 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]          ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.374      ;
; 0.254 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[8]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.375      ;
; 0.258 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]          ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.379      ;
; 0.258 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[6]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[7]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.386      ;
; 0.261 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[9]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.382      ;
; 0.261 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[5]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[6]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.389      ;
; 0.263 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.384      ;
; 0.264 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]          ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.385      ;
; 0.283 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[4]        ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1        ; clk          ; clk         ; 0.000        ; 0.219      ; 0.586      ;
; 0.286 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[1]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[2]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.414      ;
; 0.287 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[2]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[3]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.415      ;
; 0.287 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[9]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[10] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.415      ;
; 0.288 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[4]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[5]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.416      ;
; 0.288 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE             ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.IDLE      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.408      ;
; 0.289 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[7]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[8]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.417      ;
; 0.294 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]          ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[13] ; ADC128S:ADC128S_0|channel[2]                       ; clk          ; clk         ; 0.000        ; 0.224      ; 0.602      ;
; 0.294 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[1]        ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[1]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[3]        ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[3]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[2]        ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[2]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.298 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]         ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]         ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2]       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.304 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE             ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]          ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3]       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE             ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[0]        ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[0]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[3]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[4]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.436      ;
; 0.308 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[8]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[9]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.436      ;
; 0.309 ; chnnl[1]                                           ; chnnl[2]                                           ; clk          ; clk         ; 0.000        ; 0.219      ; 0.612      ;
; 0.311 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]         ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.312 ; chnnl[0]                                           ; chnnl[1]                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.313 ; chnnl[0]                                           ; chnnl[2]                                           ; clk          ; clk         ; 0.000        ; 0.219      ; 0.616      ;
; 0.318 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE             ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.IDLE      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.438      ;
; 0.320 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[5]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.441      ;
; 0.321 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[3]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.442      ;
; 0.321 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[0]  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[1]  ; clk          ; clk         ; 0.000        ; 0.218      ; 0.623      ;
; 0.338 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[11] ; ADC128S:ADC128S_0|channel[0]                       ; clk          ; clk         ; 0.000        ; 0.224      ; 0.646      ;
; 0.338 ; rise_edge_detector:comb_3|Sig_FF2                  ; chnnl[2]                                           ; clk          ; clk         ; 0.000        ; 0.235      ; 0.657      ;
; 0.349 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.470      ;
; 0.352 ; ADC128S:ADC128S_0|channel[2]                       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.478      ;
; 0.353 ; ADC128S:ADC128S_0|channel[2]                       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.479      ;
; 0.357 ; ADC128S:ADC128S_0|channel[2]                       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[10] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.483      ;
; 0.366 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|rdy             ; ADC128S:ADC128S_0|rdy_ff                           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.494      ;
; 0.367 ; chnnl[2]                                           ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]          ; clk          ; clk         ; 0.000        ; -0.138     ; 0.313      ;
; 0.376 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]           ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]             ; clk          ; clk         ; 0.000        ; 0.052      ; 0.512      ;
; 0.378 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]           ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.498      ;
; 0.378 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]           ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]             ; clk          ; clk         ; 0.000        ; 0.052      ; 0.514      ;
; 0.382 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]          ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.502      ;
; 0.392 ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.SKIP_1st  ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.IDLE      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.512      ;
; 0.397 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]         ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.518      ;
; 0.398 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]         ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.519      ;
; 0.399 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE             ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]          ; clk          ; clk         ; 0.000        ; 0.053      ; 0.536      ;
; 0.403 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]         ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.523      ;
; 0.410 ; ADC128S:ADC128S_0|channel[1]                       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.536      ;
; 0.414 ; strt_cnv                                           ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.534      ;
; 0.416 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE             ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.537      ;
; 0.417 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]           ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.537      ;
; 0.419 ; ADC128S:ADC128S_0|channel[1]                       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[10] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.545      ;
; 0.421 ; ADC128S:ADC128S_0|channel[1]                       ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.547      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                       ;
+--------+------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.088 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.IDLE      ; clk          ; clk         ; 0.500        ; -0.614     ; 0.961      ;
; -1.088 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4]       ; clk          ; clk         ; 0.500        ; -0.614     ; 0.961      ;
; -1.088 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3]       ; clk          ; clk         ; 0.500        ; -0.614     ; 0.961      ;
; -1.088 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2]       ; clk          ; clk         ; 0.500        ; -0.614     ; 0.961      ;
; -1.088 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]       ; clk          ; clk         ; 0.500        ; -0.614     ; 0.961      ;
; -1.088 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]       ; clk          ; clk         ; 0.500        ; -0.614     ; 0.961      ;
; -1.088 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE             ; clk          ; clk         ; 0.500        ; -0.614     ; 0.961      ;
; -1.088 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE             ; clk          ; clk         ; 0.500        ; -0.614     ; 0.961      ;
; -1.088 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT            ; clk          ; clk         ; 0.500        ; -0.614     ; 0.961      ;
; -1.088 ; reset_synch:iRST|rst_n ; strt_cnv                                           ; clk          ; clk         ; 0.500        ; -0.614     ; 0.961      ;
; -1.085 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[0]  ; clk          ; clk         ; 0.500        ; -0.614     ; 0.958      ;
; -1.085 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]           ; clk          ; clk         ; 0.500        ; -0.614     ; 0.958      ;
; -1.085 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]           ; clk          ; clk         ; 0.500        ; -0.614     ; 0.958      ;
; -1.085 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]           ; clk          ; clk         ; 0.500        ; -0.614     ; 0.958      ;
; -1.085 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]           ; clk          ; clk         ; 0.500        ; -0.614     ; 0.958      ;
; -1.085 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]           ; clk          ; clk         ; 0.500        ; -0.614     ; 0.958      ;
; -1.085 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]           ; clk          ; clk         ; 0.500        ; -0.614     ; 0.958      ;
; -1.085 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]           ; clk          ; clk         ; 0.500        ; -0.614     ; 0.958      ;
; -1.085 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.SKIP_1st  ; clk          ; clk         ; 0.500        ; -0.614     ; 0.958      ;
; -1.085 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]         ; clk          ; clk         ; 0.500        ; -0.614     ; 0.958      ;
; -1.085 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]         ; clk          ; clk         ; 0.500        ; -0.614     ; 0.958      ;
; -1.085 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]         ; clk          ; clk         ; 0.500        ; -0.614     ; 0.958      ;
; -1.085 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]         ; clk          ; clk         ; 0.500        ; -0.614     ; 0.958      ;
; -1.085 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]         ; clk          ; clk         ; 0.500        ; -0.614     ; 0.958      ;
; -0.952 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]          ; clk          ; clk         ; 0.500        ; -0.597     ; 0.842      ;
; -0.952 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]          ; clk          ; clk         ; 0.500        ; -0.597     ; 0.842      ;
; -0.952 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]          ; clk          ; clk         ; 0.500        ; -0.597     ; 0.842      ;
; -0.952 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]          ; clk          ; clk         ; 0.500        ; -0.597     ; 0.842      ;
; -0.952 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]          ; clk          ; clk         ; 0.500        ; -0.597     ; 0.842      ;
; -0.952 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]          ; clk          ; clk         ; 0.500        ; -0.597     ; 0.842      ;
; -0.952 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]           ; clk          ; clk         ; 0.500        ; -0.597     ; 0.842      ;
; -0.952 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]           ; clk          ; clk         ; 0.500        ; -0.597     ; 0.842      ;
; -0.952 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]           ; clk          ; clk         ; 0.500        ; -0.597     ; 0.842      ;
; -0.922 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|channel[1]                       ; clk          ; clk         ; 0.500        ; -0.438     ; 0.971      ;
; -0.922 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|channel[2]                       ; clk          ; clk         ; 0.500        ; -0.438     ; 0.971      ;
; -0.922 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|channel[0]                       ; clk          ; clk         ; 0.500        ; -0.438     ; 0.971      ;
; -0.903 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]            ; clk          ; clk         ; 0.500        ; -0.597     ; 0.793      ;
; -0.903 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]            ; clk          ; clk         ; 0.500        ; -0.597     ; 0.793      ;
; -0.903 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]             ; clk          ; clk         ; 0.500        ; -0.597     ; 0.793      ;
; -0.903 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]             ; clk          ; clk         ; 0.500        ; -0.597     ; 0.793      ;
; -0.903 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]             ; clk          ; clk         ; 0.500        ; -0.597     ; 0.793      ;
; -0.903 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]             ; clk          ; clk         ; 0.500        ; -0.597     ; 0.793      ;
; -0.903 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]             ; clk          ; clk         ; 0.500        ; -0.597     ; 0.793      ;
; -0.903 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]             ; clk          ; clk         ; 0.500        ; -0.597     ; 0.793      ;
; -0.903 ; reset_synch:iRST|rst_n ; chnnl[1]                                           ; clk          ; clk         ; 0.500        ; -0.597     ; 0.793      ;
; -0.903 ; reset_synch:iRST|rst_n ; chnnl[0]                                           ; clk          ; clk         ; 0.500        ; -0.597     ; 0.793      ;
; -0.903 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[4]        ; clk          ; clk         ; 0.500        ; -0.597     ; 0.793      ;
; -0.903 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[3]        ; clk          ; clk         ; 0.500        ; -0.597     ; 0.793      ;
; -0.903 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[2]        ; clk          ; clk         ; 0.500        ; -0.597     ; 0.793      ;
; -0.903 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[1]        ; clk          ; clk         ; 0.500        ; -0.597     ; 0.793      ;
; -0.903 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[0]        ; clk          ; clk         ; 0.500        ; -0.597     ; 0.793      ;
; -0.895 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[7]  ; clk          ; clk         ; 0.500        ; -0.440     ; 0.942      ;
; -0.895 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[6]  ; clk          ; clk         ; 0.500        ; -0.440     ; 0.942      ;
; -0.895 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[5]  ; clk          ; clk         ; 0.500        ; -0.440     ; 0.942      ;
; -0.895 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[4]  ; clk          ; clk         ; 0.500        ; -0.440     ; 0.942      ;
; -0.895 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[3]  ; clk          ; clk         ; 0.500        ; -0.440     ; 0.942      ;
; -0.895 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[2]  ; clk          ; clk         ; 0.500        ; -0.440     ; 0.942      ;
; -0.895 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[1]  ; clk          ; clk         ; 0.500        ; -0.440     ; 0.942      ;
; -0.895 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[15] ; clk          ; clk         ; 0.500        ; -0.440     ; 0.942      ;
; -0.895 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[14] ; clk          ; clk         ; 0.500        ; -0.440     ; 0.942      ;
; -0.895 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[13] ; clk          ; clk         ; 0.500        ; -0.440     ; 0.942      ;
; -0.895 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[12] ; clk          ; clk         ; 0.500        ; -0.440     ; 0.942      ;
; -0.895 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[11] ; clk          ; clk         ; 0.500        ; -0.440     ; 0.942      ;
; -0.895 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[10] ; clk          ; clk         ; 0.500        ; -0.440     ; 0.942      ;
; -0.895 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[9]  ; clk          ; clk         ; 0.500        ; -0.440     ; 0.942      ;
; -0.895 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[8]  ; clk          ; clk         ; 0.500        ; -0.440     ; 0.942      ;
; -0.825 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[12] ; clk          ; clk         ; 0.500        ; -0.597     ; 0.715      ;
; -0.825 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[11] ; clk          ; clk         ; 0.500        ; -0.597     ; 0.715      ;
; -0.825 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[10] ; clk          ; clk         ; 0.500        ; -0.597     ; 0.715      ;
; -0.825 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[9]  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.715      ;
; -0.825 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[8]  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.715      ;
; -0.825 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[7]  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.715      ;
; -0.825 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[6]  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.715      ;
; -0.825 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[5]  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.715      ;
; -0.825 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[4]  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.715      ;
; -0.825 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[3]  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.715      ;
; -0.825 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[2]  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.715      ;
; -0.825 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[1]  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.715      ;
; -0.825 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[0]  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.715      ;
; -0.825 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[13] ; clk          ; clk         ; 0.500        ; -0.597     ; 0.715      ;
; -0.777 ; reset_synch:iRST|rst_n ; chnnl[2]                                           ; clk          ; clk         ; 0.500        ; -0.422     ; 0.842      ;
; -0.777 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|rdy_ff                           ; clk          ; clk         ; 0.500        ; -0.422     ; 0.842      ;
; -0.777 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|rdy             ; clk          ; clk         ; 0.500        ; -0.422     ; 0.842      ;
; -0.777 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn  ; clk          ; clk         ; 0.500        ; -0.422     ; 0.842      ;
; -0.777 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff2        ; clk          ; clk         ; 0.500        ; -0.422     ; 0.842      ;
; -0.777 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1        ; clk          ; clk         ; 0.500        ; -0.422     ; 0.842      ;
+--------+------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                       ;
+-------+------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.454 ; reset_synch:iRST|rst_n ; chnnl[2]                                           ; clk          ; clk         ; -0.500       ; -0.340     ; 0.718      ;
; 1.454 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|rdy_ff                           ; clk          ; clk         ; -0.500       ; -0.340     ; 0.718      ;
; 1.454 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|rdy             ; clk          ; clk         ; -0.500       ; -0.340     ; 0.718      ;
; 1.454 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.WAIT_SSn  ; clk          ; clk         ; -0.500       ; -0.340     ; 0.718      ;
; 1.454 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff2        ; clk          ; clk         ; -0.500       ; -0.340     ; 0.718      ;
; 1.454 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|SCLK_ff1        ; clk          ; clk         ; -0.500       ; -0.340     ; 0.718      ;
; 1.539 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[12] ; clk          ; clk         ; -0.500       ; -0.522     ; 0.621      ;
; 1.539 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[11] ; clk          ; clk         ; -0.500       ; -0.522     ; 0.621      ;
; 1.539 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[10] ; clk          ; clk         ; -0.500       ; -0.522     ; 0.621      ;
; 1.539 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[9]  ; clk          ; clk         ; -0.500       ; -0.522     ; 0.621      ;
; 1.539 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[8]  ; clk          ; clk         ; -0.500       ; -0.522     ; 0.621      ;
; 1.539 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[7]  ; clk          ; clk         ; -0.500       ; -0.522     ; 0.621      ;
; 1.539 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[6]  ; clk          ; clk         ; -0.500       ; -0.522     ; 0.621      ;
; 1.539 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[5]  ; clk          ; clk         ; -0.500       ; -0.522     ; 0.621      ;
; 1.539 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[4]  ; clk          ; clk         ; -0.500       ; -0.522     ; 0.621      ;
; 1.539 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[3]  ; clk          ; clk         ; -0.500       ; -0.522     ; 0.621      ;
; 1.539 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[2]  ; clk          ; clk         ; -0.500       ; -0.522     ; 0.621      ;
; 1.539 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[1]  ; clk          ; clk         ; -0.500       ; -0.522     ; 0.621      ;
; 1.539 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[0]  ; clk          ; clk         ; -0.500       ; -0.522     ; 0.621      ;
; 1.539 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_rx[13] ; clk          ; clk         ; -0.500       ; -0.522     ; 0.621      ;
; 1.549 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[7]  ; clk          ; clk         ; -0.500       ; -0.336     ; 0.817      ;
; 1.549 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[6]  ; clk          ; clk         ; -0.500       ; -0.336     ; 0.817      ;
; 1.549 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[5]  ; clk          ; clk         ; -0.500       ; -0.336     ; 0.817      ;
; 1.549 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[4]  ; clk          ; clk         ; -0.500       ; -0.336     ; 0.817      ;
; 1.549 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[3]  ; clk          ; clk         ; -0.500       ; -0.336     ; 0.817      ;
; 1.549 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[2]  ; clk          ; clk         ; -0.500       ; -0.336     ; 0.817      ;
; 1.549 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[1]  ; clk          ; clk         ; -0.500       ; -0.336     ; 0.817      ;
; 1.549 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[15] ; clk          ; clk         ; -0.500       ; -0.336     ; 0.817      ;
; 1.549 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[14] ; clk          ; clk         ; -0.500       ; -0.336     ; 0.817      ;
; 1.549 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[13] ; clk          ; clk         ; -0.500       ; -0.336     ; 0.817      ;
; 1.549 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[12] ; clk          ; clk         ; -0.500       ; -0.336     ; 0.817      ;
; 1.549 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[11] ; clk          ; clk         ; -0.500       ; -0.336     ; 0.817      ;
; 1.549 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[10] ; clk          ; clk         ; -0.500       ; -0.336     ; 0.817      ;
; 1.549 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[9]  ; clk          ; clk         ; -0.500       ; -0.336     ; 0.817      ;
; 1.549 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[8]  ; clk          ; clk         ; -0.500       ; -0.336     ; 0.817      ;
; 1.565 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|channel[1]                       ; clk          ; clk         ; -0.500       ; -0.334     ; 0.835      ;
; 1.565 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|channel[2]                       ; clk          ; clk         ; -0.500       ; -0.334     ; 0.835      ;
; 1.565 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|channel[0]                       ; clk          ; clk         ; -0.500       ; -0.334     ; 0.835      ;
; 1.608 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]            ; clk          ; clk         ; -0.500       ; -0.523     ; 0.689      ;
; 1.608 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]            ; clk          ; clk         ; -0.500       ; -0.523     ; 0.689      ;
; 1.608 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]             ; clk          ; clk         ; -0.500       ; -0.523     ; 0.689      ;
; 1.608 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]             ; clk          ; clk         ; -0.500       ; -0.523     ; 0.689      ;
; 1.608 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]             ; clk          ; clk         ; -0.500       ; -0.523     ; 0.689      ;
; 1.608 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]             ; clk          ; clk         ; -0.500       ; -0.523     ; 0.689      ;
; 1.608 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]             ; clk          ; clk         ; -0.500       ; -0.523     ; 0.689      ;
; 1.608 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]             ; clk          ; clk         ; -0.500       ; -0.523     ; 0.689      ;
; 1.608 ; reset_synch:iRST|rst_n ; chnnl[1]                                           ; clk          ; clk         ; -0.500       ; -0.523     ; 0.689      ;
; 1.608 ; reset_synch:iRST|rst_n ; chnnl[0]                                           ; clk          ; clk         ; -0.500       ; -0.523     ; 0.689      ;
; 1.608 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[4]        ; clk          ; clk         ; -0.500       ; -0.523     ; 0.689      ;
; 1.608 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[3]        ; clk          ; clk         ; -0.500       ; -0.523     ; 0.689      ;
; 1.608 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[2]        ; clk          ; clk         ; -0.500       ; -0.523     ; 0.689      ;
; 1.608 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[1]        ; clk          ; clk         ; -0.500       ; -0.523     ; 0.689      ;
; 1.608 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[0]        ; clk          ; clk         ; -0.500       ; -0.523     ; 0.689      ;
; 1.636 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]          ; clk          ; clk         ; -0.500       ; -0.522     ; 0.718      ;
; 1.636 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]          ; clk          ; clk         ; -0.500       ; -0.522     ; 0.718      ;
; 1.636 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]          ; clk          ; clk         ; -0.500       ; -0.522     ; 0.718      ;
; 1.636 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]          ; clk          ; clk         ; -0.500       ; -0.522     ; 0.718      ;
; 1.636 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]          ; clk          ; clk         ; -0.500       ; -0.522     ; 0.718      ;
; 1.636 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]          ; clk          ; clk         ; -0.500       ; -0.522     ; 0.718      ;
; 1.636 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]           ; clk          ; clk         ; -0.500       ; -0.522     ; 0.718      ;
; 1.636 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]           ; clk          ; clk         ; -0.500       ; -0.522     ; 0.718      ;
; 1.636 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]           ; clk          ; clk         ; -0.500       ; -0.522     ; 0.718      ;
; 1.740 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|shft_reg_tx[0]  ; clk          ; clk         ; -0.500       ; -0.517     ; 0.827      ;
; 1.740 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]           ; clk          ; clk         ; -0.500       ; -0.517     ; 0.827      ;
; 1.740 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]           ; clk          ; clk         ; -0.500       ; -0.517     ; 0.827      ;
; 1.740 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]           ; clk          ; clk         ; -0.500       ; -0.517     ; 0.827      ;
; 1.740 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]           ; clk          ; clk         ; -0.500       ; -0.517     ; 0.827      ;
; 1.740 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]           ; clk          ; clk         ; -0.500       ; -0.517     ; 0.827      ;
; 1.740 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]           ; clk          ; clk         ; -0.500       ; -0.517     ; 0.827      ;
; 1.740 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]           ; clk          ; clk         ; -0.500       ; -0.517     ; 0.827      ;
; 1.740 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.SKIP_1st  ; clk          ; clk         ; -0.500       ; -0.517     ; 0.827      ;
; 1.740 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]         ; clk          ; clk         ; -0.500       ; -0.517     ; 0.827      ;
; 1.740 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]         ; clk          ; clk         ; -0.500       ; -0.517     ; 0.827      ;
; 1.740 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]         ; clk          ; clk         ; -0.500       ; -0.517     ; 0.827      ;
; 1.740 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]         ; clk          ; clk         ; -0.500       ; -0.517     ; 0.827      ;
; 1.740 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]         ; clk          ; clk         ; -0.500       ; -0.517     ; 0.827      ;
; 1.743 ; reset_synch:iRST|rst_n ; ADC128S:ADC128S_0|SPI_ADC128S:iSPI|state.IDLE      ; clk          ; clk         ; -0.500       ; -0.518     ; 0.829      ;
; 1.743 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4]       ; clk          ; clk         ; -0.500       ; -0.518     ; 0.829      ;
; 1.743 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3]       ; clk          ; clk         ; -0.500       ; -0.518     ; 0.829      ;
; 1.743 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2]       ; clk          ; clk         ; -0.500       ; -0.518     ; 0.829      ;
; 1.743 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1]       ; clk          ; clk         ; -0.500       ; -0.518     ; 0.829      ;
; 1.743 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0]       ; clk          ; clk         ; -0.500       ; -0.518     ; 0.829      ;
; 1.743 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE             ; clk          ; clk         ; -0.500       ; -0.518     ; 0.829      ;
; 1.743 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE             ; clk          ; clk         ; -0.500       ; -0.518     ; 0.829      ;
; 1.743 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT            ; clk          ; clk         ; -0.500       ; -0.518     ; 0.829      ;
; 1.743 ; reset_synch:iRST|rst_n ; strt_cnv                                           ; clk          ; clk         ; -0.500       ; -0.518     ; 0.829      ;
+-------+------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 2
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.577 ns




+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.524   ; 0.179 ; -1.507   ; 1.435   ; -3.000              ;
;  clk             ; -1.524   ; 0.179 ; -1.507   ; 1.435   ; -3.000              ;
; Design-wide TNS  ; -100.951 ; 0.0   ; -108.04  ; 0.0     ; -119.733            ;
;  clk             ; -100.951 ; 0.000 ; -108.040 ; 0.000   ; -119.733            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDs[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RST_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; nxt_chnnl               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDs[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDs[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; LEDs[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LEDs[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; LEDs[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDs[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDs[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; LEDs[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LEDs[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; LEDs[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDs[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDs[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LEDs[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LEDs[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LEDs[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 712      ; 0        ; 0        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 712      ; 0        ; 0        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 86       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 86       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 3     ; 3    ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RST_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; nxt_chnnl  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDs[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RST_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; nxt_chnnl  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDs[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.2 Build 203 01/18/2017 SJ Lite Edition
    Info: Processing started: Wed Apr 12 19:03:38 2017
Info: Command: quartus_sta A2D_test -c A2D_test
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'A2D_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.524
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.524            -100.951 clk 
Info (332146): Worst-case hold slack is 0.344
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.344               0.000 clk 
Info (332146): Worst-case recovery slack is -1.507
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.507            -108.040 clk 
Info (332146): Worst-case removal slack is 1.500
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.500               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -94.000 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.275
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.275             -82.192 clk 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.299               0.000 clk 
Info (332146): Worst-case recovery slack is -1.315
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.315             -93.626 clk 
Info (332146): Worst-case removal slack is 1.435
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.435               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -94.000 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.428
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.428             -21.173 clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
Info (332146): Worst-case recovery slack is -1.088
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.088             -80.586 clk 
Info (332146): Worst-case removal slack is 1.454
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.454               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -119.733 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 2
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.577 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 665 megabytes
    Info: Processing ended: Wed Apr 12 19:03:40 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


