
SW7-sw-car.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000002  00800200  0000054a  000005de  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         0000054a  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000003  00800202  00800202  000005e0  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000005e0  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000610  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000060  00000000  00000000  00000650  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000ee5  00000000  00000000  000006b0  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000cc3  00000000  00000000  00001595  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000426  00000000  00000000  00002258  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000000dc  00000000  00000000  00002680  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000628  00000000  00000000  0000275c  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000181  00000000  00000000  00002d84  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000040  00000000  00000000  00002f05  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	71 c0       	rjmp	.+226    	; 0xe4 <__ctors_end>
   2:	00 00       	nop
   4:	8e c0       	rjmp	.+284    	; 0x122 <__bad_interrupt>
   6:	00 00       	nop
   8:	8c c0       	rjmp	.+280    	; 0x122 <__bad_interrupt>
   a:	00 00       	nop
   c:	8a c0       	rjmp	.+276    	; 0x122 <__bad_interrupt>
   e:	00 00       	nop
  10:	88 c0       	rjmp	.+272    	; 0x122 <__bad_interrupt>
  12:	00 00       	nop
  14:	86 c0       	rjmp	.+268    	; 0x122 <__bad_interrupt>
  16:	00 00       	nop
  18:	84 c0       	rjmp	.+264    	; 0x122 <__bad_interrupt>
  1a:	00 00       	nop
  1c:	82 c0       	rjmp	.+260    	; 0x122 <__bad_interrupt>
  1e:	00 00       	nop
  20:	80 c0       	rjmp	.+256    	; 0x122 <__bad_interrupt>
  22:	00 00       	nop
  24:	7e c0       	rjmp	.+252    	; 0x122 <__bad_interrupt>
  26:	00 00       	nop
  28:	7c c0       	rjmp	.+248    	; 0x122 <__bad_interrupt>
  2a:	00 00       	nop
  2c:	7a c0       	rjmp	.+244    	; 0x122 <__bad_interrupt>
  2e:	00 00       	nop
  30:	78 c0       	rjmp	.+240    	; 0x122 <__bad_interrupt>
  32:	00 00       	nop
  34:	76 c0       	rjmp	.+236    	; 0x122 <__bad_interrupt>
  36:	00 00       	nop
  38:	74 c0       	rjmp	.+232    	; 0x122 <__bad_interrupt>
  3a:	00 00       	nop
  3c:	72 c0       	rjmp	.+228    	; 0x122 <__bad_interrupt>
  3e:	00 00       	nop
  40:	70 c0       	rjmp	.+224    	; 0x122 <__bad_interrupt>
  42:	00 00       	nop
  44:	6e c0       	rjmp	.+220    	; 0x122 <__bad_interrupt>
  46:	00 00       	nop
  48:	6c c0       	rjmp	.+216    	; 0x122 <__bad_interrupt>
  4a:	00 00       	nop
  4c:	6a c0       	rjmp	.+212    	; 0x122 <__bad_interrupt>
  4e:	00 00       	nop
  50:	68 c0       	rjmp	.+208    	; 0x122 <__bad_interrupt>
  52:	00 00       	nop
  54:	66 c0       	rjmp	.+204    	; 0x122 <__bad_interrupt>
  56:	00 00       	nop
  58:	64 c0       	rjmp	.+200    	; 0x122 <__bad_interrupt>
  5a:	00 00       	nop
  5c:	6a c0       	rjmp	.+212    	; 0x132 <__vector_23>
  5e:	00 00       	nop
  60:	60 c0       	rjmp	.+192    	; 0x122 <__bad_interrupt>
  62:	00 00       	nop
  64:	5e c0       	rjmp	.+188    	; 0x122 <__bad_interrupt>
  66:	00 00       	nop
  68:	5c c0       	rjmp	.+184    	; 0x122 <__bad_interrupt>
  6a:	00 00       	nop
  6c:	5a c0       	rjmp	.+180    	; 0x122 <__bad_interrupt>
  6e:	00 00       	nop
  70:	58 c0       	rjmp	.+176    	; 0x122 <__bad_interrupt>
  72:	00 00       	nop
  74:	56 c0       	rjmp	.+172    	; 0x122 <__bad_interrupt>
  76:	00 00       	nop
  78:	54 c0       	rjmp	.+168    	; 0x122 <__bad_interrupt>
  7a:	00 00       	nop
  7c:	52 c0       	rjmp	.+164    	; 0x122 <__bad_interrupt>
  7e:	00 00       	nop
  80:	50 c0       	rjmp	.+160    	; 0x122 <__bad_interrupt>
  82:	00 00       	nop
  84:	4e c0       	rjmp	.+156    	; 0x122 <__bad_interrupt>
  86:	00 00       	nop
  88:	4c c0       	rjmp	.+152    	; 0x122 <__bad_interrupt>
  8a:	00 00       	nop
  8c:	4a c0       	rjmp	.+148    	; 0x122 <__bad_interrupt>
  8e:	00 00       	nop
  90:	48 c0       	rjmp	.+144    	; 0x122 <__bad_interrupt>
  92:	00 00       	nop
  94:	46 c0       	rjmp	.+140    	; 0x122 <__bad_interrupt>
  96:	00 00       	nop
  98:	44 c0       	rjmp	.+136    	; 0x122 <__bad_interrupt>
  9a:	00 00       	nop
  9c:	42 c0       	rjmp	.+132    	; 0x122 <__bad_interrupt>
  9e:	00 00       	nop
  a0:	40 c0       	rjmp	.+128    	; 0x122 <__bad_interrupt>
  a2:	00 00       	nop
  a4:	3e c0       	rjmp	.+124    	; 0x122 <__bad_interrupt>
  a6:	00 00       	nop
  a8:	3c c0       	rjmp	.+120    	; 0x122 <__bad_interrupt>
  aa:	00 00       	nop
  ac:	3a c0       	rjmp	.+116    	; 0x122 <__bad_interrupt>
  ae:	00 00       	nop
  b0:	38 c0       	rjmp	.+112    	; 0x122 <__bad_interrupt>
  b2:	00 00       	nop
  b4:	36 c0       	rjmp	.+108    	; 0x122 <__bad_interrupt>
  b6:	00 00       	nop
  b8:	34 c0       	rjmp	.+104    	; 0x122 <__bad_interrupt>
  ba:	00 00       	nop
  bc:	32 c0       	rjmp	.+100    	; 0x122 <__bad_interrupt>
  be:	00 00       	nop
  c0:	30 c0       	rjmp	.+96     	; 0x122 <__bad_interrupt>
  c2:	00 00       	nop
  c4:	2e c0       	rjmp	.+92     	; 0x122 <__bad_interrupt>
  c6:	00 00       	nop
  c8:	2c c0       	rjmp	.+88     	; 0x122 <__bad_interrupt>
  ca:	00 00       	nop
  cc:	2a c0       	rjmp	.+84     	; 0x122 <__bad_interrupt>
  ce:	00 00       	nop
  d0:	28 c0       	rjmp	.+80     	; 0x122 <__bad_interrupt>
  d2:	00 00       	nop
  d4:	26 c0       	rjmp	.+76     	; 0x122 <__bad_interrupt>
  d6:	00 00       	nop
  d8:	24 c0       	rjmp	.+72     	; 0x122 <__bad_interrupt>
  da:	00 00       	nop
  dc:	22 c0       	rjmp	.+68     	; 0x122 <__bad_interrupt>
  de:	00 00       	nop
  e0:	20 c0       	rjmp	.+64     	; 0x122 <__bad_interrupt>
	...

000000e4 <__ctors_end>:
  e4:	11 24       	eor	r1, r1
  e6:	1f be       	out	0x3f, r1	; 63
  e8:	cf ef       	ldi	r28, 0xFF	; 255
  ea:	d1 e2       	ldi	r29, 0x21	; 33
  ec:	de bf       	out	0x3e, r29	; 62
  ee:	cd bf       	out	0x3d, r28	; 61
  f0:	00 e0       	ldi	r16, 0x00	; 0
  f2:	0c bf       	out	0x3c, r16	; 60

000000f4 <__do_copy_data>:
  f4:	12 e0       	ldi	r17, 0x02	; 2
  f6:	a0 e0       	ldi	r26, 0x00	; 0
  f8:	b2 e0       	ldi	r27, 0x02	; 2
  fa:	ea e4       	ldi	r30, 0x4A	; 74
  fc:	f5 e0       	ldi	r31, 0x05	; 5
  fe:	00 e0       	ldi	r16, 0x00	; 0
 100:	0b bf       	out	0x3b, r16	; 59
 102:	02 c0       	rjmp	.+4      	; 0x108 <__do_copy_data+0x14>
 104:	07 90       	elpm	r0, Z+
 106:	0d 92       	st	X+, r0
 108:	a2 30       	cpi	r26, 0x02	; 2
 10a:	b1 07       	cpc	r27, r17
 10c:	d9 f7       	brne	.-10     	; 0x104 <__do_copy_data+0x10>

0000010e <__do_clear_bss>:
 10e:	22 e0       	ldi	r18, 0x02	; 2
 110:	a2 e0       	ldi	r26, 0x02	; 2
 112:	b2 e0       	ldi	r27, 0x02	; 2
 114:	01 c0       	rjmp	.+2      	; 0x118 <.do_clear_bss_start>

00000116 <.do_clear_bss_loop>:
 116:	1d 92       	st	X+, r1

00000118 <.do_clear_bss_start>:
 118:	a5 30       	cpi	r26, 0x05	; 5
 11a:	b2 07       	cpc	r27, r18
 11c:	e1 f7       	brne	.-8      	; 0x116 <.do_clear_bss_loop>
 11e:	02 d0       	rcall	.+4      	; 0x124 <main>
 120:	12 c2       	rjmp	.+1060   	; 0x546 <_exit>

00000122 <__bad_interrupt>:
 122:	6e cf       	rjmp	.-292    	; 0x0 <__vectors>

00000124 <main>:
#include "Motor.h"


int main(void)
{
	initMotor();
 124:	86 d0       	rcall	.+268    	; 0x232 <_Z9initMotorv>
	direction(true);
 126:	81 e0       	ldi	r24, 0x01	; 1
 128:	ad d0       	rcall	.+346    	; 0x284 <_Z9directionb>
	pwmMotor(0);
 12a:	80 e0       	ldi	r24, 0x00	; 0
 12c:	8e d0       	rcall	.+284    	; 0x24a <_Z8pwmMotorh>
	testMotor();
 12e:	c9 d0       	rcall	.+402    	; 0x2c2 <_Z9testMotorv>
 130:	ff cf       	rjmp	.-2      	; 0x130 <main+0xc>

00000132 <__vector_23>:
 132:	1f 92       	push	r1
unsigned char currentSpeed = 0;
unsigned char desiredSpeed = 0;
bool speedUp = true;
char accelleration = 2; //global var

ISR(TIMER0_OVF_vect){
 134:	0f 92       	push	r0
 136:	0f b6       	in	r0, 0x3f	; 63
 138:	0f 92       	push	r0
 13a:	11 24       	eor	r1, r1
 13c:	0b b6       	in	r0, 0x3b	; 59
 13e:	0f 92       	push	r0
 140:	2f 93       	push	r18
 142:	3f 93       	push	r19
 144:	4f 93       	push	r20
 146:	5f 93       	push	r21
 148:	6f 93       	push	r22
 14a:	7f 93       	push	r23
 14c:	8f 93       	push	r24
 14e:	9f 93       	push	r25
 150:	af 93       	push	r26
 152:	bf 93       	push	r27
 154:	ef 93       	push	r30
 156:	ff 93       	push	r31
	
	//controls the accelleration
	if (speedUp){
 158:	80 91 01 02 	lds	r24, 0x0201	; 0x800201 <speedUp>
 15c:	88 23       	and	r24, r24
 15e:	b1 f0       	breq	.+44     	; 0x18c <__vector_23+0x5a>
		if(desiredSpeed >= (currentSpeed+accelleration)){
 160:	30 91 02 02 	lds	r19, 0x0202	; 0x800202 <__data_end>
 164:	63 2f       	mov	r22, r19
 166:	70 e0       	ldi	r23, 0x00	; 0
 168:	40 91 03 02 	lds	r20, 0x0203	; 0x800203 <currentSpeed>
 16c:	20 91 00 02 	lds	r18, 0x0200	; 0x800200 <__DATA_REGION_ORIGIN__>
 170:	82 2f       	mov	r24, r18
 172:	90 e0       	ldi	r25, 0x00	; 0
 174:	84 0f       	add	r24, r20
 176:	91 1d       	adc	r25, r1
 178:	68 17       	cp	r22, r24
 17a:	79 07       	cpc	r23, r25
 17c:	24 f0       	brlt	.+8      	; 0x186 <__vector_23+0x54>
			currentSpeed += accelleration;
 17e:	24 0f       	add	r18, r20
 180:	20 93 03 02 	sts	0x0203, r18	; 0x800203 <currentSpeed>
 184:	18 c0       	rjmp	.+48     	; 0x1b6 <__vector_23+0x84>
		}else{
			currentSpeed = desiredSpeed;
 186:	30 93 03 02 	sts	0x0203, r19	; 0x800203 <currentSpeed>
 18a:	15 c0       	rjmp	.+42     	; 0x1b6 <__vector_23+0x84>
		}
	}else{
		if(desiredSpeed <= (currentSpeed-accelleration)){
 18c:	30 91 02 02 	lds	r19, 0x0202	; 0x800202 <__data_end>
 190:	63 2f       	mov	r22, r19
 192:	70 e0       	ldi	r23, 0x00	; 0
 194:	20 91 03 02 	lds	r18, 0x0203	; 0x800203 <currentSpeed>
 198:	40 91 00 02 	lds	r20, 0x0200	; 0x800200 <__DATA_REGION_ORIGIN__>
 19c:	82 2f       	mov	r24, r18
 19e:	90 e0       	ldi	r25, 0x00	; 0
 1a0:	84 1b       	sub	r24, r20
 1a2:	91 09       	sbc	r25, r1
 1a4:	86 17       	cp	r24, r22
 1a6:	97 07       	cpc	r25, r23
 1a8:	24 f0       	brlt	.+8      	; 0x1b2 <__vector_23+0x80>
			currentSpeed -= accelleration;
 1aa:	24 1b       	sub	r18, r20
 1ac:	20 93 03 02 	sts	0x0203, r18	; 0x800203 <currentSpeed>
 1b0:	02 c0       	rjmp	.+4      	; 0x1b6 <__vector_23+0x84>
			}else{
			currentSpeed = desiredSpeed;
 1b2:	30 93 03 02 	sts	0x0203, r19	; 0x800203 <currentSpeed>
		}
	}
	
	//sets the speed and dir
	int pwmSignal = currentSpeed * 10.2; // 100% = 1020
 1b6:	60 91 03 02 	lds	r22, 0x0203	; 0x800203 <currentSpeed>
 1ba:	70 e0       	ldi	r23, 0x00	; 0
 1bc:	80 e0       	ldi	r24, 0x00	; 0
 1be:	90 e0       	ldi	r25, 0x00	; 0
 1c0:	d3 d0       	rcall	.+422    	; 0x368 <__floatsisf>
 1c2:	23 e3       	ldi	r18, 0x33	; 51
 1c4:	33 e3       	ldi	r19, 0x33	; 51
 1c6:	43 e2       	ldi	r20, 0x23	; 35
 1c8:	51 e4       	ldi	r21, 0x41	; 65
 1ca:	32 d1       	rcall	.+612    	; 0x430 <__mulsf3>
 1cc:	9a d0       	rcall	.+308    	; 0x302 <__fixsfsi>
	if (!currentDir)
 1ce:	20 91 04 02 	lds	r18, 0x0204	; 0x800204 <currentDir>
 1d2:	21 11       	cpse	r18, r1
 1d4:	09 c0       	rjmp	.+18     	; 0x1e8 <__vector_23+0xb6>
	{
		OCR1B = 0;
 1d6:	10 92 8b 00 	sts	0x008B, r1	; 0x80008b <__TEXT_REGION_LENGTH__+0x7c008b>
 1da:	10 92 8a 00 	sts	0x008A, r1	; 0x80008a <__TEXT_REGION_LENGTH__+0x7c008a>
		OCR1A = pwmSignal;
 1de:	70 93 89 00 	sts	0x0089, r23	; 0x800089 <__TEXT_REGION_LENGTH__+0x7c0089>
 1e2:	60 93 88 00 	sts	0x0088, r22	; 0x800088 <__TEXT_REGION_LENGTH__+0x7c0088>
 1e6:	08 c0       	rjmp	.+16     	; 0x1f8 <__vector_23+0xc6>
	}
	else {
		OCR1A = 0;
 1e8:	10 92 89 00 	sts	0x0089, r1	; 0x800089 <__TEXT_REGION_LENGTH__+0x7c0089>
 1ec:	10 92 88 00 	sts	0x0088, r1	; 0x800088 <__TEXT_REGION_LENGTH__+0x7c0088>
		OCR1B = pwmSignal;
 1f0:	70 93 8b 00 	sts	0x008B, r23	; 0x80008b <__TEXT_REGION_LENGTH__+0x7c008b>
 1f4:	60 93 8a 00 	sts	0x008A, r22	; 0x80008a <__TEXT_REGION_LENGTH__+0x7c008a>
	}
	
	//stops timer interrupts
	if (desiredSpeed == currentSpeed){ 
 1f8:	90 91 02 02 	lds	r25, 0x0202	; 0x800202 <__data_end>
 1fc:	80 91 03 02 	lds	r24, 0x0203	; 0x800203 <currentSpeed>
 200:	98 13       	cpse	r25, r24
 202:	04 c0       	rjmp	.+8      	; 0x20c <__vector_23+0xda>
		TIMSK0 |= 0b00000000;
 204:	ee e6       	ldi	r30, 0x6E	; 110
 206:	f0 e0       	ldi	r31, 0x00	; 0
 208:	80 81       	ld	r24, Z
 20a:	80 83       	st	Z, r24
	}
}
 20c:	ff 91       	pop	r31
 20e:	ef 91       	pop	r30
 210:	bf 91       	pop	r27
 212:	af 91       	pop	r26
 214:	9f 91       	pop	r25
 216:	8f 91       	pop	r24
 218:	7f 91       	pop	r23
 21a:	6f 91       	pop	r22
 21c:	5f 91       	pop	r21
 21e:	4f 91       	pop	r20
 220:	3f 91       	pop	r19
 222:	2f 91       	pop	r18
 224:	0f 90       	pop	r0
 226:	0b be       	out	0x3b, r0	; 59
 228:	0f 90       	pop	r0
 22a:	0f be       	out	0x3f, r0	; 63
 22c:	0f 90       	pop	r0
 22e:	1f 90       	pop	r1
 230:	18 95       	reti

00000232 <_Z9initMotorv>:

void initMotor(){
	
	TCCR1A = 0b10100011;
 232:	83 ea       	ldi	r24, 0xA3	; 163
 234:	80 93 80 00 	sts	0x0080, r24	; 0x800080 <__TEXT_REGION_LENGTH__+0x7c0080>
	TCCR1B = 0b00000001;
 238:	81 e0       	ldi	r24, 0x01	; 1
 23a:	80 93 81 00 	sts	0x0081, r24	; 0x800081 <__TEXT_REGION_LENGTH__+0x7c0081>
	
	OCR1A = 0;
 23e:	10 92 89 00 	sts	0x0089, r1	; 0x800089 <__TEXT_REGION_LENGTH__+0x7c0089>
 242:	10 92 88 00 	sts	0x0088, r1	; 0x800088 <__TEXT_REGION_LENGTH__+0x7c0088>
	sei(); // skal i main
 246:	78 94       	sei
 248:	08 95       	ret

0000024a <_Z8pwmMotorh>:
}

void pwmMotor(unsigned char speed){
	if (speed <= 100 && speed >= 0){//checks for valid input
 24a:	85 36       	cpi	r24, 0x65	; 101
 24c:	d0 f4       	brcc	.+52     	; 0x282 <_Z8pwmMotorh+0x38>
		if(currentSpeed != speed && desiredSpeed == currentSpeed){
 24e:	90 91 03 02 	lds	r25, 0x0203	; 0x800203 <currentSpeed>
 252:	89 17       	cp	r24, r25
 254:	b1 f0       	breq	.+44     	; 0x282 <_Z8pwmMotorh+0x38>
 256:	20 91 02 02 	lds	r18, 0x0202	; 0x800202 <__data_end>
 25a:	92 13       	cpse	r25, r18
 25c:	12 c0       	rjmp	.+36     	; 0x282 <_Z8pwmMotorh+0x38>
			if(currentSpeed < speed){
 25e:	98 17       	cp	r25, r24
 260:	20 f4       	brcc	.+8      	; 0x26a <_Z8pwmMotorh+0x20>
				speedUp = true;
 262:	91 e0       	ldi	r25, 0x01	; 1
 264:	90 93 01 02 	sts	0x0201, r25	; 0x800201 <speedUp>
 268:	02 c0       	rjmp	.+4      	; 0x26e <_Z8pwmMotorh+0x24>
			}else{
				speedUp = false;
 26a:	10 92 01 02 	sts	0x0201, r1	; 0x800201 <speedUp>
			}
			desiredSpeed = speed;
 26e:	80 93 02 02 	sts	0x0202, r24	; 0x800202 <__data_end>
			
			TIMSK0 |= 0b00000001;
 272:	ee e6       	ldi	r30, 0x6E	; 110
 274:	f0 e0       	ldi	r31, 0x00	; 0
 276:	80 81       	ld	r24, Z
 278:	81 60       	ori	r24, 0x01	; 1
 27a:	80 83       	st	Z, r24
			TCCR0A = 0b00000000;
 27c:	14 bc       	out	0x24, r1	; 36
			TCCR0B = 0b00000101;
 27e:	85 e0       	ldi	r24, 0x05	; 5
 280:	85 bd       	out	0x25, r24	; 37
 282:	08 95       	ret

00000284 <_Z9directionb>:
		}
	}
}
	
void direction(bool fwd){
 284:	cf 93       	push	r28
 286:	df 93       	push	r29
	if(currentSpeed == 0 && desiredSpeed == 0){ //kan kun vende motoren ved at stå stille
 288:	90 91 03 02 	lds	r25, 0x0203	; 0x800203 <currentSpeed>
 28c:	91 11       	cpse	r25, r1
 28e:	07 c0       	rjmp	.+14     	; 0x29e <_Z9directionb+0x1a>
 290:	90 91 02 02 	lds	r25, 0x0202	; 0x800202 <__data_end>
 294:	91 11       	cpse	r25, r1
 296:	03 c0       	rjmp	.+6      	; 0x29e <_Z9directionb+0x1a>
		currentDir = fwd; //fwd true/false
 298:	80 93 04 02 	sts	0x0204, r24	; 0x800204 <currentDir>
 29c:	0f c0       	rjmp	.+30     	; 0x2bc <_Z9directionb+0x38>
 29e:	c8 2f       	mov	r28, r24
	}else{ //else stop car, change dir and return to speed
		unsigned char oldSpeed = desiredSpeed;
 2a0:	d0 91 02 02 	lds	r29, 0x0202	; 0x800202 <__data_end>
		pwmMotor(0);
 2a4:	80 e0       	ldi	r24, 0x00	; 0
 2a6:	d1 df       	rcall	.-94     	; 0x24a <_Z8pwmMotorh>
		while(currentSpeed != desiredSpeed)
 2a8:	20 91 03 02 	lds	r18, 0x0203	; 0x800203 <currentSpeed>
 2ac:	90 91 02 02 	lds	r25, 0x0202	; 0x800202 <__data_end>
 2b0:	29 13       	cpse	r18, r25
 2b2:	fa cf       	rjmp	.-12     	; 0x2a8 <_Z9directionb+0x24>
		{}
		currentDir = fwd;
 2b4:	c0 93 04 02 	sts	0x0204, r28	; 0x800204 <currentDir>
		pwmMotor(oldSpeed);
 2b8:	8d 2f       	mov	r24, r29
 2ba:	c7 df       	rcall	.-114    	; 0x24a <_Z8pwmMotorh>
	}
}
 2bc:	df 91       	pop	r29
 2be:	cf 91       	pop	r28
 2c0:	08 95       	ret

000002c2 <_Z9testMotorv>:



void testMotor(){
	DDRA = 0;
 2c2:	11 b8       	out	0x01, r1	; 1
	DDRB = 0xFF;
 2c4:	8f ef       	ldi	r24, 0xFF	; 255
 2c6:	84 b9       	out	0x04, r24	; 4

	PORTB = 0;
 2c8:	15 b8       	out	0x05, r1	; 5

	while(1){

		if (~PINA & (1 << 0)){
 2ca:	00 99       	sbic	0x00, 0	; 0
 2cc:	02 c0       	rjmp	.+4      	; 0x2d2 <_Z9testMotorv+0x10>
			pwmMotor(0); //0%
 2ce:	80 e0       	ldi	r24, 0x00	; 0
 2d0:	bc df       	rcall	.-136    	; 0x24a <_Z8pwmMotorh>
		}
		if (~PINA & (1 << 1))
 2d2:	01 99       	sbic	0x00, 1	; 0
 2d4:	02 c0       	rjmp	.+4      	; 0x2da <_Z9testMotorv+0x18>
		{
			pwmMotor(25); //25%
 2d6:	89 e1       	ldi	r24, 0x19	; 25
 2d8:	b8 df       	rcall	.-144    	; 0x24a <_Z8pwmMotorh>
		}
		if (~PINA & (1 << 2))
 2da:	02 99       	sbic	0x00, 2	; 0
		{
			pwmMotor(50); //50%
 2dc:	02 c0       	rjmp	.+4      	; 0x2e2 <_Z9testMotorv+0x20>
 2de:	82 e3       	ldi	r24, 0x32	; 50
 2e0:	b4 df       	rcall	.-152    	; 0x24a <_Z8pwmMotorh>
		}
		if (~PINA & (1 << 3))
 2e2:	03 99       	sbic	0x00, 3	; 0
		{
			pwmMotor(75); //75%
 2e4:	02 c0       	rjmp	.+4      	; 0x2ea <_Z9testMotorv+0x28>
 2e6:	8b e4       	ldi	r24, 0x4B	; 75
		}
		if (~PINA & (1 << 4))
 2e8:	b0 df       	rcall	.-160    	; 0x24a <_Z8pwmMotorh>
 2ea:	04 99       	sbic	0x00, 4	; 0
		{
			pwmMotor(100); //100%
 2ec:	02 c0       	rjmp	.+4      	; 0x2f2 <_Z9testMotorv+0x30>
 2ee:	84 e6       	ldi	r24, 0x64	; 100
 2f0:	ac df       	rcall	.-168    	; 0x24a <_Z8pwmMotorh>
		}
		
		if (~PINA & (1 << 7))
 2f2:	07 99       	sbic	0x00, 7	; 0
		{
			direction(!currentDir);
 2f4:	ea cf       	rjmp	.-44     	; 0x2ca <_Z9testMotorv+0x8>
 2f6:	90 91 04 02 	lds	r25, 0x0204	; 0x800204 <currentDir>
 2fa:	81 e0       	ldi	r24, 0x01	; 1
 2fc:	89 27       	eor	r24, r25
 2fe:	c2 df       	rcall	.-124    	; 0x284 <_Z9directionb>
 300:	e4 cf       	rjmp	.-56     	; 0x2ca <_Z9testMotorv+0x8>

00000302 <__fixsfsi>:
 302:	04 d0       	rcall	.+8      	; 0x30c <__fixunssfsi>
 304:	68 94       	set
 306:	b1 11       	cpse	r27, r1
 308:	8d c0       	rjmp	.+282    	; 0x424 <__fp_szero>
 30a:	08 95       	ret

0000030c <__fixunssfsi>:
 30c:	70 d0       	rcall	.+224    	; 0x3ee <__fp_splitA>
 30e:	88 f0       	brcs	.+34     	; 0x332 <__fixunssfsi+0x26>
 310:	9f 57       	subi	r25, 0x7F	; 127
 312:	90 f0       	brcs	.+36     	; 0x338 <__fixunssfsi+0x2c>
 314:	b9 2f       	mov	r27, r25
 316:	99 27       	eor	r25, r25
 318:	b7 51       	subi	r27, 0x17	; 23
 31a:	a0 f0       	brcs	.+40     	; 0x344 <__fixunssfsi+0x38>
 31c:	d1 f0       	breq	.+52     	; 0x352 <__fixunssfsi+0x46>
 31e:	66 0f       	add	r22, r22
 320:	77 1f       	adc	r23, r23
 322:	88 1f       	adc	r24, r24
 324:	99 1f       	adc	r25, r25
 326:	1a f0       	brmi	.+6      	; 0x32e <__fixunssfsi+0x22>
 328:	ba 95       	dec	r27
 32a:	c9 f7       	brne	.-14     	; 0x31e <__fixunssfsi+0x12>
 32c:	12 c0       	rjmp	.+36     	; 0x352 <__fixunssfsi+0x46>
 32e:	b1 30       	cpi	r27, 0x01	; 1
 330:	81 f0       	breq	.+32     	; 0x352 <__fixunssfsi+0x46>
 332:	77 d0       	rcall	.+238    	; 0x422 <__fp_zero>
 334:	b1 e0       	ldi	r27, 0x01	; 1
 336:	08 95       	ret
 338:	74 c0       	rjmp	.+232    	; 0x422 <__fp_zero>
 33a:	67 2f       	mov	r22, r23
 33c:	78 2f       	mov	r23, r24
 33e:	88 27       	eor	r24, r24
 340:	b8 5f       	subi	r27, 0xF8	; 248
 342:	39 f0       	breq	.+14     	; 0x352 <__fixunssfsi+0x46>
 344:	b9 3f       	cpi	r27, 0xF9	; 249
 346:	cc f3       	brlt	.-14     	; 0x33a <__fixunssfsi+0x2e>
 348:	86 95       	lsr	r24
 34a:	77 95       	ror	r23
 34c:	67 95       	ror	r22
 34e:	b3 95       	inc	r27
 350:	d9 f7       	brne	.-10     	; 0x348 <__fixunssfsi+0x3c>
 352:	3e f4       	brtc	.+14     	; 0x362 <__fixunssfsi+0x56>
 354:	90 95       	com	r25
 356:	80 95       	com	r24
 358:	70 95       	com	r23
 35a:	61 95       	neg	r22
 35c:	7f 4f       	sbci	r23, 0xFF	; 255
 35e:	8f 4f       	sbci	r24, 0xFF	; 255
 360:	9f 4f       	sbci	r25, 0xFF	; 255
 362:	08 95       	ret

00000364 <__floatunsisf>:
 364:	e8 94       	clt
 366:	09 c0       	rjmp	.+18     	; 0x37a <__floatsisf+0x12>

00000368 <__floatsisf>:
 368:	97 fb       	bst	r25, 7
 36a:	3e f4       	brtc	.+14     	; 0x37a <__floatsisf+0x12>
 36c:	90 95       	com	r25
 36e:	80 95       	com	r24
 370:	70 95       	com	r23
 372:	61 95       	neg	r22
 374:	7f 4f       	sbci	r23, 0xFF	; 255
 376:	8f 4f       	sbci	r24, 0xFF	; 255
 378:	9f 4f       	sbci	r25, 0xFF	; 255
 37a:	99 23       	and	r25, r25
 37c:	a9 f0       	breq	.+42     	; 0x3a8 <__floatsisf+0x40>
 37e:	f9 2f       	mov	r31, r25
 380:	96 e9       	ldi	r25, 0x96	; 150
 382:	bb 27       	eor	r27, r27
 384:	93 95       	inc	r25
 386:	f6 95       	lsr	r31
 388:	87 95       	ror	r24
 38a:	77 95       	ror	r23
 38c:	67 95       	ror	r22
 38e:	b7 95       	ror	r27
 390:	f1 11       	cpse	r31, r1
 392:	f8 cf       	rjmp	.-16     	; 0x384 <__floatsisf+0x1c>
 394:	fa f4       	brpl	.+62     	; 0x3d4 <__floatsisf+0x6c>
 396:	bb 0f       	add	r27, r27
 398:	11 f4       	brne	.+4      	; 0x39e <__floatsisf+0x36>
 39a:	60 ff       	sbrs	r22, 0
 39c:	1b c0       	rjmp	.+54     	; 0x3d4 <__floatsisf+0x6c>
 39e:	6f 5f       	subi	r22, 0xFF	; 255
 3a0:	7f 4f       	sbci	r23, 0xFF	; 255
 3a2:	8f 4f       	sbci	r24, 0xFF	; 255
 3a4:	9f 4f       	sbci	r25, 0xFF	; 255
 3a6:	16 c0       	rjmp	.+44     	; 0x3d4 <__floatsisf+0x6c>
 3a8:	88 23       	and	r24, r24
 3aa:	11 f0       	breq	.+4      	; 0x3b0 <__floatsisf+0x48>
 3ac:	96 e9       	ldi	r25, 0x96	; 150
 3ae:	11 c0       	rjmp	.+34     	; 0x3d2 <__floatsisf+0x6a>
 3b0:	77 23       	and	r23, r23
 3b2:	21 f0       	breq	.+8      	; 0x3bc <__floatsisf+0x54>
 3b4:	9e e8       	ldi	r25, 0x8E	; 142
 3b6:	87 2f       	mov	r24, r23
 3b8:	76 2f       	mov	r23, r22
 3ba:	05 c0       	rjmp	.+10     	; 0x3c6 <__floatsisf+0x5e>
 3bc:	66 23       	and	r22, r22
 3be:	71 f0       	breq	.+28     	; 0x3dc <__floatsisf+0x74>
 3c0:	96 e8       	ldi	r25, 0x86	; 134
 3c2:	86 2f       	mov	r24, r22
 3c4:	70 e0       	ldi	r23, 0x00	; 0
 3c6:	60 e0       	ldi	r22, 0x00	; 0
 3c8:	2a f0       	brmi	.+10     	; 0x3d4 <__floatsisf+0x6c>
 3ca:	9a 95       	dec	r25
 3cc:	66 0f       	add	r22, r22
 3ce:	77 1f       	adc	r23, r23
 3d0:	88 1f       	adc	r24, r24
 3d2:	da f7       	brpl	.-10     	; 0x3ca <__floatsisf+0x62>
 3d4:	88 0f       	add	r24, r24
 3d6:	96 95       	lsr	r25
 3d8:	87 95       	ror	r24
 3da:	97 f9       	bld	r25, 7
 3dc:	08 95       	ret

000003de <__fp_split3>:
 3de:	57 fd       	sbrc	r21, 7
 3e0:	90 58       	subi	r25, 0x80	; 128
 3e2:	44 0f       	add	r20, r20
 3e4:	55 1f       	adc	r21, r21
 3e6:	59 f0       	breq	.+22     	; 0x3fe <__fp_splitA+0x10>
 3e8:	5f 3f       	cpi	r21, 0xFF	; 255
 3ea:	71 f0       	breq	.+28     	; 0x408 <__LOCK_REGION_LENGTH__+0x8>
 3ec:	47 95       	ror	r20

000003ee <__fp_splitA>:
 3ee:	88 0f       	add	r24, r24
 3f0:	97 fb       	bst	r25, 7
 3f2:	99 1f       	adc	r25, r25
 3f4:	61 f0       	breq	.+24     	; 0x40e <__LOCK_REGION_LENGTH__+0xe>
 3f6:	9f 3f       	cpi	r25, 0xFF	; 255
 3f8:	79 f0       	breq	.+30     	; 0x418 <__LOCK_REGION_LENGTH__+0x18>
 3fa:	87 95       	ror	r24
 3fc:	08 95       	ret
 3fe:	12 16       	cp	r1, r18
 400:	13 06       	cpc	r1, r19
 402:	14 06       	cpc	r1, r20
 404:	55 1f       	adc	r21, r21
 406:	f2 cf       	rjmp	.-28     	; 0x3ec <__fp_split3+0xe>
 408:	46 95       	lsr	r20
 40a:	f1 df       	rcall	.-30     	; 0x3ee <__fp_splitA>
 40c:	08 c0       	rjmp	.+16     	; 0x41e <__LOCK_REGION_LENGTH__+0x1e>
 40e:	16 16       	cp	r1, r22
 410:	17 06       	cpc	r1, r23
 412:	18 06       	cpc	r1, r24
 414:	99 1f       	adc	r25, r25
 416:	f1 cf       	rjmp	.-30     	; 0x3fa <__fp_splitA+0xc>
 418:	86 95       	lsr	r24
 41a:	71 05       	cpc	r23, r1
 41c:	61 05       	cpc	r22, r1
 41e:	08 94       	sec
 420:	08 95       	ret

00000422 <__fp_zero>:
 422:	e8 94       	clt

00000424 <__fp_szero>:
 424:	bb 27       	eor	r27, r27
 426:	66 27       	eor	r22, r22
 428:	77 27       	eor	r23, r23
 42a:	cb 01       	movw	r24, r22
 42c:	97 f9       	bld	r25, 7
 42e:	08 95       	ret

00000430 <__mulsf3>:
 430:	0b d0       	rcall	.+22     	; 0x448 <__mulsf3x>
 432:	78 c0       	rjmp	.+240    	; 0x524 <__fp_round>
 434:	69 d0       	rcall	.+210    	; 0x508 <__fp_pscA>
 436:	28 f0       	brcs	.+10     	; 0x442 <__mulsf3+0x12>
 438:	6e d0       	rcall	.+220    	; 0x516 <__fp_pscB>
 43a:	18 f0       	brcs	.+6      	; 0x442 <__mulsf3+0x12>
 43c:	95 23       	and	r25, r21
 43e:	09 f0       	breq	.+2      	; 0x442 <__mulsf3+0x12>
 440:	5a c0       	rjmp	.+180    	; 0x4f6 <__fp_inf>
 442:	5f c0       	rjmp	.+190    	; 0x502 <__fp_nan>
 444:	11 24       	eor	r1, r1
 446:	ee cf       	rjmp	.-36     	; 0x424 <__fp_szero>

00000448 <__mulsf3x>:
 448:	ca df       	rcall	.-108    	; 0x3de <__fp_split3>
 44a:	a0 f3       	brcs	.-24     	; 0x434 <__mulsf3+0x4>

0000044c <__mulsf3_pse>:
 44c:	95 9f       	mul	r25, r21
 44e:	d1 f3       	breq	.-12     	; 0x444 <__mulsf3+0x14>
 450:	95 0f       	add	r25, r21
 452:	50 e0       	ldi	r21, 0x00	; 0
 454:	55 1f       	adc	r21, r21
 456:	62 9f       	mul	r22, r18
 458:	f0 01       	movw	r30, r0
 45a:	72 9f       	mul	r23, r18
 45c:	bb 27       	eor	r27, r27
 45e:	f0 0d       	add	r31, r0
 460:	b1 1d       	adc	r27, r1
 462:	63 9f       	mul	r22, r19
 464:	aa 27       	eor	r26, r26
 466:	f0 0d       	add	r31, r0
 468:	b1 1d       	adc	r27, r1
 46a:	aa 1f       	adc	r26, r26
 46c:	64 9f       	mul	r22, r20
 46e:	66 27       	eor	r22, r22
 470:	b0 0d       	add	r27, r0
 472:	a1 1d       	adc	r26, r1
 474:	66 1f       	adc	r22, r22
 476:	82 9f       	mul	r24, r18
 478:	22 27       	eor	r18, r18
 47a:	b0 0d       	add	r27, r0
 47c:	a1 1d       	adc	r26, r1
 47e:	62 1f       	adc	r22, r18
 480:	73 9f       	mul	r23, r19
 482:	b0 0d       	add	r27, r0
 484:	a1 1d       	adc	r26, r1
 486:	62 1f       	adc	r22, r18
 488:	83 9f       	mul	r24, r19
 48a:	a0 0d       	add	r26, r0
 48c:	61 1d       	adc	r22, r1
 48e:	22 1f       	adc	r18, r18
 490:	74 9f       	mul	r23, r20
 492:	33 27       	eor	r19, r19
 494:	a0 0d       	add	r26, r0
 496:	61 1d       	adc	r22, r1
 498:	23 1f       	adc	r18, r19
 49a:	84 9f       	mul	r24, r20
 49c:	60 0d       	add	r22, r0
 49e:	21 1d       	adc	r18, r1
 4a0:	82 2f       	mov	r24, r18
 4a2:	76 2f       	mov	r23, r22
 4a4:	6a 2f       	mov	r22, r26
 4a6:	11 24       	eor	r1, r1
 4a8:	9f 57       	subi	r25, 0x7F	; 127
 4aa:	50 40       	sbci	r21, 0x00	; 0
 4ac:	8a f0       	brmi	.+34     	; 0x4d0 <__mulsf3_pse+0x84>
 4ae:	e1 f0       	breq	.+56     	; 0x4e8 <__mulsf3_pse+0x9c>
 4b0:	88 23       	and	r24, r24
 4b2:	4a f0       	brmi	.+18     	; 0x4c6 <__mulsf3_pse+0x7a>
 4b4:	ee 0f       	add	r30, r30
 4b6:	ff 1f       	adc	r31, r31
 4b8:	bb 1f       	adc	r27, r27
 4ba:	66 1f       	adc	r22, r22
 4bc:	77 1f       	adc	r23, r23
 4be:	88 1f       	adc	r24, r24
 4c0:	91 50       	subi	r25, 0x01	; 1
 4c2:	50 40       	sbci	r21, 0x00	; 0
 4c4:	a9 f7       	brne	.-22     	; 0x4b0 <__mulsf3_pse+0x64>
 4c6:	9e 3f       	cpi	r25, 0xFE	; 254
 4c8:	51 05       	cpc	r21, r1
 4ca:	70 f0       	brcs	.+28     	; 0x4e8 <__mulsf3_pse+0x9c>
 4cc:	14 c0       	rjmp	.+40     	; 0x4f6 <__fp_inf>
 4ce:	aa cf       	rjmp	.-172    	; 0x424 <__fp_szero>
 4d0:	5f 3f       	cpi	r21, 0xFF	; 255
 4d2:	ec f3       	brlt	.-6      	; 0x4ce <__mulsf3_pse+0x82>
 4d4:	98 3e       	cpi	r25, 0xE8	; 232
 4d6:	dc f3       	brlt	.-10     	; 0x4ce <__mulsf3_pse+0x82>
 4d8:	86 95       	lsr	r24
 4da:	77 95       	ror	r23
 4dc:	67 95       	ror	r22
 4de:	b7 95       	ror	r27
 4e0:	f7 95       	ror	r31
 4e2:	e7 95       	ror	r30
 4e4:	9f 5f       	subi	r25, 0xFF	; 255
 4e6:	c1 f7       	brne	.-16     	; 0x4d8 <__mulsf3_pse+0x8c>
 4e8:	fe 2b       	or	r31, r30
 4ea:	88 0f       	add	r24, r24
 4ec:	91 1d       	adc	r25, r1
 4ee:	96 95       	lsr	r25
 4f0:	87 95       	ror	r24
 4f2:	97 f9       	bld	r25, 7
 4f4:	08 95       	ret

000004f6 <__fp_inf>:
 4f6:	97 f9       	bld	r25, 7
 4f8:	9f 67       	ori	r25, 0x7F	; 127
 4fa:	80 e8       	ldi	r24, 0x80	; 128
 4fc:	70 e0       	ldi	r23, 0x00	; 0
 4fe:	60 e0       	ldi	r22, 0x00	; 0
 500:	08 95       	ret

00000502 <__fp_nan>:
 502:	9f ef       	ldi	r25, 0xFF	; 255
 504:	80 ec       	ldi	r24, 0xC0	; 192
 506:	08 95       	ret

00000508 <__fp_pscA>:
 508:	00 24       	eor	r0, r0
 50a:	0a 94       	dec	r0
 50c:	16 16       	cp	r1, r22
 50e:	17 06       	cpc	r1, r23
 510:	18 06       	cpc	r1, r24
 512:	09 06       	cpc	r0, r25
 514:	08 95       	ret

00000516 <__fp_pscB>:
 516:	00 24       	eor	r0, r0
 518:	0a 94       	dec	r0
 51a:	12 16       	cp	r1, r18
 51c:	13 06       	cpc	r1, r19
 51e:	14 06       	cpc	r1, r20
 520:	05 06       	cpc	r0, r21
 522:	08 95       	ret

00000524 <__fp_round>:
 524:	09 2e       	mov	r0, r25
 526:	03 94       	inc	r0
 528:	00 0c       	add	r0, r0
 52a:	11 f4       	brne	.+4      	; 0x530 <__fp_round+0xc>
 52c:	88 23       	and	r24, r24
 52e:	52 f0       	brmi	.+20     	; 0x544 <__fp_round+0x20>
 530:	bb 0f       	add	r27, r27
 532:	40 f4       	brcc	.+16     	; 0x544 <__fp_round+0x20>
 534:	bf 2b       	or	r27, r31
 536:	11 f4       	brne	.+4      	; 0x53c <__fp_round+0x18>
 538:	60 ff       	sbrs	r22, 0
 53a:	04 c0       	rjmp	.+8      	; 0x544 <__fp_round+0x20>
 53c:	6f 5f       	subi	r22, 0xFF	; 255
 53e:	7f 4f       	sbci	r23, 0xFF	; 255
 540:	8f 4f       	sbci	r24, 0xFF	; 255
 542:	9f 4f       	sbci	r25, 0xFF	; 255
 544:	08 95       	ret

00000546 <_exit>:
 546:	f8 94       	cli

00000548 <__stop_program>:
 548:	ff cf       	rjmp	.-2      	; 0x548 <__stop_program>
