TimeQuest Timing Analyzer report for PROJECT
Thu Nov 08 13:56:56 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'CLOCK_50_I'
 13. Slow Model Hold: 'CLOCK_50_I'
 14. Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 15. Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 16. Slow Model Minimum Pulse Width: 'CLOCK_50_I'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 29. Fast Model Setup: 'CLOCK_50_I'
 30. Fast Model Hold: 'CLOCK_50_I'
 31. Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 32. Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 33. Fast Model Minimum Pulse Width: 'CLOCK_50_I'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; PROJECT                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; Clock Name                                               ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master     ; Source                                                     ; Targets                                                      ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; CLOCK_50_I                                               ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                                            ; { CLOCK_50_I }                                               ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0] ; { SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] } ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 137.74 MHz ; 137.74 MHz      ; CLOCK_50_I ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 3.427  ; 0.000         ;
; CLOCK_50_I                                               ; 12.740 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.391 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 6.343 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 9.000 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 3.427 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.285      ; 1.894      ;
; 3.427 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.285      ; 1.894      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50_I'                                                                                                                                                           ;
+--------+---------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 12.740 ; Milestone_1:M1_unit|Y_address[8]                              ; Milestone_1:M1_unit|Y_compare_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 7.298      ;
; 12.754 ; Milestone_1:M1_unit|Y_address[7]                              ; Milestone_1:M1_unit|Y_compare_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 7.284      ;
; 12.766 ; Milestone_1:M1_unit|Y_compare_address[6]                      ; Milestone_1:M1_unit|Y_compare_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 7.270      ;
; 12.811 ; Milestone_1:M1_unit|Y_address[8]                              ; Milestone_1:M1_unit|Y_compare_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 7.227      ;
; 12.811 ; Milestone_1:M1_unit|Y_address[5]                              ; Milestone_1:M1_unit|Y_compare_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 7.227      ;
; 12.825 ; Milestone_1:M1_unit|Y_address[7]                              ; Milestone_1:M1_unit|Y_compare_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 7.213      ;
; 12.837 ; Milestone_1:M1_unit|Y_compare_address[6]                      ; Milestone_1:M1_unit|Y_compare_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 7.199      ;
; 12.866 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[2]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.193      ;
; 12.866 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[3]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.193      ;
; 12.866 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[4]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.193      ;
; 12.866 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[5]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.193      ;
; 12.866 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[6]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.193      ;
; 12.866 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[7]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.193      ;
; 12.866 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[8]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.193      ;
; 12.866 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[9]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.193      ;
; 12.866 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.193      ;
; 12.866 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.193      ;
; 12.866 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.193      ;
; 12.866 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.193      ;
; 12.866 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.193      ;
; 12.866 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.193      ;
; 12.866 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.193      ;
; 12.866 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.193      ;
; 12.882 ; Milestone_1:M1_unit|Y_address[8]                              ; Milestone_1:M1_unit|Y_compare_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 7.156      ;
; 12.882 ; Milestone_1:M1_unit|Y_address[5]                              ; Milestone_1:M1_unit|Y_compare_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 7.156      ;
; 12.896 ; Milestone_1:M1_unit|Y_address[7]                              ; Milestone_1:M1_unit|Y_compare_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 7.142      ;
; 12.904 ; Milestone_1:M1_unit|Y_compare_address[8]                      ; Milestone_1:M1_unit|Y_compare_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 7.132      ;
; 12.906 ; Milestone_1:M1_unit|Y_address[6]                              ; Milestone_1:M1_unit|Y_compare_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 7.132      ;
; 12.908 ; Milestone_1:M1_unit|Y_compare_address[6]                      ; Milestone_1:M1_unit|Y_compare_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 7.128      ;
; 12.916 ; Milestone_1:M1_unit|Y_compare_address[5]                      ; Milestone_1:M1_unit|Y_compare_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 7.120      ;
; 12.923 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_blue[2]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 7.131      ;
; 12.923 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_blue[3]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 7.131      ;
; 12.923 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_blue[4]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 7.131      ;
; 12.923 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_blue[5]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 7.131      ;
; 12.923 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_blue[6]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 7.131      ;
; 12.923 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_blue[7]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 7.131      ;
; 12.923 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_blue[8]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 7.131      ;
; 12.923 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_blue[9]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 7.131      ;
; 12.952 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[2]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.107      ;
; 12.952 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[3]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.107      ;
; 12.952 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[4]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.107      ;
; 12.952 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[5]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.107      ;
; 12.952 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[6]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.107      ;
; 12.952 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[7]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.107      ;
; 12.952 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[8]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.107      ;
; 12.952 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[9]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.107      ;
; 12.952 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.107      ;
; 12.952 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.107      ;
; 12.952 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.107      ;
; 12.952 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.107      ;
; 12.952 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.107      ;
; 12.952 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.107      ;
; 12.952 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.107      ;
; 12.952 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.107      ;
; 12.953 ; Milestone_1:M1_unit|Y_address[8]                              ; Milestone_1:M1_unit|Y_compare_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 7.085      ;
; 12.953 ; Milestone_1:M1_unit|Y_address[5]                              ; Milestone_1:M1_unit|Y_compare_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 7.085      ;
; 12.967 ; Milestone_1:M1_unit|Y_address[7]                              ; Milestone_1:M1_unit|Y_compare_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 7.071      ;
; 12.975 ; Milestone_1:M1_unit|Y_compare_address[8]                      ; Milestone_1:M1_unit|Y_compare_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 7.061      ;
; 12.977 ; Milestone_1:M1_unit|Y_address[6]                              ; Milestone_1:M1_unit|Y_compare_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 7.061      ;
; 12.979 ; Milestone_1:M1_unit|Y_compare_address[6]                      ; Milestone_1:M1_unit|Y_compare_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 7.057      ;
; 12.987 ; Milestone_1:M1_unit|Y_compare_address[5]                      ; Milestone_1:M1_unit|Y_compare_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 7.049      ;
; 13.009 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_blue[2]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 7.045      ;
; 13.009 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_blue[3]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 7.045      ;
; 13.009 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_blue[4]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 7.045      ;
; 13.009 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_blue[5]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 7.045      ;
; 13.009 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_blue[6]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 7.045      ;
; 13.009 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_blue[7]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 7.045      ;
; 13.009 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_blue[8]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 7.045      ;
; 13.009 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_blue[9]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 7.045      ;
; 13.020 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[2]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.039      ;
; 13.020 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[3]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.039      ;
; 13.020 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[4]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.039      ;
; 13.020 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[5]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.039      ;
; 13.020 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[6]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.039      ;
; 13.020 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[7]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.039      ;
; 13.020 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[8]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.039      ;
; 13.020 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[9]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.039      ;
; 13.020 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.039      ;
; 13.020 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.039      ;
; 13.020 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.039      ;
; 13.020 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.039      ;
; 13.020 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.039      ;
; 13.020 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.039      ;
; 13.020 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.039      ;
; 13.020 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.023      ; 7.039      ;
; 13.024 ; Milestone_1:M1_unit|Y_address[8]                              ; Milestone_1:M1_unit|Y_compare_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 7.014      ;
; 13.024 ; Milestone_1:M1_unit|Y_address[5]                              ; Milestone_1:M1_unit|Y_compare_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 7.014      ;
; 13.038 ; Milestone_1:M1_unit|Y_address[7]                              ; Milestone_1:M1_unit|Y_compare_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 7.000      ;
; 13.046 ; Milestone_1:M1_unit|Y_compare_address[8]                      ; Milestone_1:M1_unit|Y_compare_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 6.990      ;
; 13.048 ; Milestone_1:M1_unit|Y_address[6]                              ; Milestone_1:M1_unit|Y_compare_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 6.990      ;
; 13.050 ; Milestone_1:M1_unit|Y_compare_address[6]                      ; Milestone_1:M1_unit|Y_compare_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 6.986      ;
; 13.054 ; Milestone_1:M1_unit|Y_compare_address[10]                     ; Milestone_1:M1_unit|Y_compare_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 6.982      ;
; 13.058 ; Milestone_1:M1_unit|Y_compare_address[5]                      ; Milestone_1:M1_unit|Y_compare_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 6.978      ;
; 13.060 ; Milestone_1:M1_unit|Y_compare_address[7]                      ; Milestone_1:M1_unit|Y_compare_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 6.976      ;
; 13.077 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_blue[2]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.977      ;
; 13.077 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_blue[3]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.977      ;
; 13.077 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_blue[4]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.977      ;
; 13.077 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_blue[5]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.977      ;
; 13.077 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_blue[6]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.977      ;
; 13.077 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_blue[7]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.977      ;
+--------+---------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50_I'                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|common_case                                       ; Milestone_1:M1_unit|common_case                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|cycle                                             ; Milestone_1:M1_unit|cycle                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|M1_done                                           ; Milestone_1:M1_unit|M1_done                                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state.S_TOP_IDLE                                                      ; state.S_TOP_IDLE                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; start_counter[0]                                                      ; start_counter[0]                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; start_counter[1]                                                      ; start_counter[1]                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; start_counter[2]                                                      ; start_counter[2]                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; start_counter[3]                                                      ; start_counter[3]                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state.S_TOP_M1                                                        ; state.S_TOP_M1                                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_enable                                                            ; VGA_enable                                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_WAIT_NEW_PIXEL_ROW    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_WAIT_NEW_PIXEL_ROW    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                               ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.513 ; SRAM_address[2]                                                       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.779      ;
; 0.516 ; SRAM_we_n                                                             ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_NEW_PIXEL_ROW_DELAY_1 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_NEW_PIXEL_ROW_DELAY_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.782      ;
; 0.521 ; Milestone_1:M1_unit|state.S_END_LINE_4                                ; Milestone_1:M1_unit|state.S_END_LINE_5                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.787      ;
; 0.527 ; Milestone_1:M1_unit|RGB_address[10]                                   ; Milestone_1:M1_unit|SRAM_address[10]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_NEW_PIXEL_ROW_DELAY_2 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_NEW_PIXEL_ROW_DELAY_3 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_NEW_PIXEL_ROW_DELAY_4 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_NEW_PIXEL_ROW_DELAY_5 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.794      ;
; 0.529 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]         ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.795      ;
; 0.531 ; Milestone_1:M1_unit|V_address[2]                                      ; Milestone_1:M1_unit|SRAM_address[2]                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.534 ; state.S_TOP_M1                                                        ; VGA_enable                                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.800      ;
; 0.535 ; Milestone_1:M1_unit|Y_compare_address[17]                             ; Milestone_1:M1_unit|Y_compare_address[17]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.801      ;
; 0.537 ; SRAM_address[16]                                                      ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.803      ;
; 0.538 ; Milestone_1:M1_unit|state.S_START_LINE_0                              ; Milestone_1:M1_unit|state.S_START_LINE_1                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.804      ;
; 0.538 ; Milestone_1:M1_unit|RGB_address[12]                                   ; Milestone_1:M1_unit|SRAM_address[12]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.804      ;
; 0.539 ; SRAM_address[1]                                                       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.805      ;
; 0.541 ; SRAM_address[0]                                                       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.807      ;
; 0.543 ; Milestone_1:M1_unit|state.S_START_LINE_1                              ; Milestone_1:M1_unit|state.S_START_LINE_2                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.809      ;
; 0.555 ; SRAM_address[9]                                                       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[9]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.821      ;
; 0.562 ; SRAM_Controller:SRAM_unit|SRAM_read_data[4]                           ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][4]                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.828      ;
; 0.564 ; SRAM_address[15]                                                      ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.830      ;
; 0.567 ; SRAM_Controller:SRAM_unit|SRAM_read_data[3]                           ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][3]                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.833      ;
; 0.568 ; SRAM_Controller:SRAM_unit|SRAM_read_data[9]                           ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][9]                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.834      ;
; 0.571 ; SRAM_Controller:SRAM_unit|SRAM_read_data[11]                          ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][11]                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.837      ;
; 0.571 ; SRAM_Controller:SRAM_unit|SRAM_read_data[13]                          ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][13]                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.837      ;
; 0.573 ; SRAM_Controller:SRAM_unit|SRAM_read_data[5]                           ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][5]                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.839      ;
; 0.576 ; SRAM_Controller:SRAM_unit|SRAM_read_data[15]                          ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][15]                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.842      ;
; 0.580 ; SRAM_Controller:SRAM_unit|SRAM_read_data[6]                           ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][6]                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.846      ;
; 0.584 ; SRAM_address[10]                                                      ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.850      ;
; 0.585 ; SRAM_Controller:SRAM_unit|SRAM_read_data[14]                          ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][14]                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.851      ;
; 0.585 ; SRAM_Controller:SRAM_unit|SRAM_read_data[1]                           ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][1]                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.851      ;
; 0.585 ; SRAM_address[5]                                                       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.851      ;
; 0.587 ; SRAM_address[14]                                                      ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.853      ;
; 0.591 ; SRAM_address[11]                                                      ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11]                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.857      ;
; 0.592 ; SRAM_address[7]                                                       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.858      ;
; 0.592 ; SRAM_address[13]                                                      ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.858      ;
; 0.653 ; Milestone_1:M1_unit|V_address[0]                                      ; Milestone_1:M1_unit|SRAM_address[0]                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.919      ;
; 0.656 ; SRAM_address[3]                                                       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.922      ;
; 0.657 ; Milestone_1:M1_unit|V_address[17]                                     ; Milestone_1:M1_unit|SRAM_address[17]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.923      ;
; 0.659 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_FETCH_PIXEL_DATA_3    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_FETCH_PIXEL_DATA_0    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.925      ;
; 0.664 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_FETCH_PIXEL_DATA_1    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_FETCH_PIXEL_DATA_2    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.930      ;
; 0.667 ; Milestone_1:M1_unit|state.S_START_LINE_6                              ; Milestone_1:M1_unit|state.S_START_LINE_7                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.933      ;
; 0.669 ; Milestone_1:M1_unit|state.S_RUN_1                                     ; Milestone_1:M1_unit|state.S_RUN_2                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.935      ;
; 0.671 ; Milestone_1:M1_unit|V_address[5]                                      ; Milestone_1:M1_unit|SRAM_address[5]                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.937      ;
; 0.672 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_NEW_PIXEL_ROW_DELAY_3 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_NEW_PIXEL_ROW_DELAY_4 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.938      ;
; 0.674 ; Milestone_1:M1_unit|state.S_M1_IDLE                                   ; Milestone_1:M1_unit|state.S_M1_START                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.940      ;
; 0.676 ; Milestone_1:M1_unit|V_address[3]                                      ; Milestone_1:M1_unit|SRAM_address[3]                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.942      ;
; 0.677 ; Milestone_1:M1_unit|state.S_START_LINE_4                              ; Milestone_1:M1_unit|state.S_START_LINE_5                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.943      ;
; 0.681 ; SRAM_address[17]                                                      ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.947      ;
; 0.684 ; SRAM_Controller:SRAM_unit|SRAM_read_data[7]                           ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][7]                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.950      ;
; 0.688 ; SRAM_Controller:SRAM_unit|SRAM_read_data[2]                           ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][2]                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.954      ;
; 0.697 ; SRAM_address[12]                                                      ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.963      ;
; 0.700 ; SRAM_address[8]                                                       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.966      ;
; 0.704 ; Milestone_1:M1_unit|SRAM_address[2]                                   ; SRAM_address[2]                                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.969      ;
; 0.706 ; Milestone_1:M1_unit|SRAM_address[3]                                   ; SRAM_address[3]                                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.971      ;
; 0.708 ; SRAM_Controller:SRAM_unit|SRAM_read_data[10]                          ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][10]                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.974      ;
; 0.723 ; SRAM_address[6]                                                       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.989      ;
; 0.726 ; SRAM_address[4]                                                       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.992      ;
; 0.731 ; start_counter[0]                                                      ; start_counter[2]                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.997      ;
; 0.732 ; start_counter[0]                                                      ; start_counter[1]                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.998      ;
; 0.764 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_WAIT_NEW_PIXEL_ROW    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_NEW_PIXEL_ROW_DELAY_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.030      ;
; 0.771 ; SRAM_Controller:SRAM_unit|SRAM_read_data[12]                          ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][12]                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.037      ;
; 0.773 ; SRAM_Controller:SRAM_unit|SRAM_read_data[8]                           ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][8]                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.039      ;
; 0.781 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_FETCH_PIXEL_DATA_3    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_WAIT_NEW_PIXEL_ROW    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.047      ;
; 0.787 ; Milestone_1:M1_unit|M1_done                                           ; state.S_TOP_M1                                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.053      ;
; 0.795 ; Milestone_1:M1_unit|U_address[0]                                      ; Milestone_1:M1_unit|U_address[0]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; Milestone_1:M1_unit|V_address[10]                                     ; Milestone_1:M1_unit|V_address[10]                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; Milestone_1:M1_unit|U_address[10]                                     ; Milestone_1:M1_unit|U_address[10]                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.061      ;
; 0.796 ; Milestone_1:M1_unit|RGB_address[10]                                   ; Milestone_1:M1_unit|RGB_address[10]                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.062      ;
; 0.798 ; Milestone_1:M1_unit|V_address[0]                                      ; Milestone_1:M1_unit|V_address[0]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.064      ;
; 0.801 ; Milestone_1:M1_unit|Y_compare_address[11]                             ; Milestone_1:M1_unit|Y_compare_address[11]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; Milestone_1:M1_unit|V_address[2]                                      ; Milestone_1:M1_unit|V_address[2]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; Milestone_1:M1_unit|U_address[2]                                      ; Milestone_1:M1_unit|U_address[2]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; Milestone_1:M1_unit|Y_compare_address[13]                             ; Milestone_1:M1_unit|Y_compare_address[13]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; Milestone_1:M1_unit|RGB_address[0]                                    ; Milestone_1:M1_unit|RGB_address[0]                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; Milestone_1:M1_unit|U_address[4]                                      ; Milestone_1:M1_unit|U_address[4]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; Milestone_1:M1_unit|Y_address[0]                                      ; Milestone_1:M1_unit|Y_address[0]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; Milestone_1:M1_unit|RGB_address[9]                                    ; Milestone_1:M1_unit|RGB_address[9]                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; Milestone_1:M1_unit|V_address[9]                                      ; Milestone_1:M1_unit|V_address[9]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1]         ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Milestone_1:M1_unit|RGB_address[2]                                    ; Milestone_1:M1_unit|RGB_address[2]                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Milestone_1:M1_unit|RGB_address[4]                                    ; Milestone_1:M1_unit|RGB_address[4]                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Milestone_1:M1_unit|V_address[4]                                      ; Milestone_1:M1_unit|V_address[4]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Milestone_1:M1_unit|RGB_address[6]                                    ; Milestone_1:M1_unit|RGB_address[6]                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Milestone_1:M1_unit|RGB_address[7]                                    ; Milestone_1:M1_unit|RGB_address[7]                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Milestone_1:M1_unit|RGB_address[8]                                    ; Milestone_1:M1_unit|RGB_address[8]                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Milestone_1:M1_unit|V_address[11]                                     ; Milestone_1:M1_unit|V_address[11]                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 6.343 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.285      ; 1.894      ;
; 6.343 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.285      ; 1.894      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50_I'                                                                              ;
+-------+--------------+----------------+------------------+------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+------------+------------+--------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|M1_done          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|M1_done          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[0]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[0]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[10]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[10]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[11]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[11]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[12]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[12]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[13]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[13]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[14]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[14]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[15]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[15]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[16]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[16]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[17]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[17]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[1]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[1]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[2]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[2]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[3]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[3]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[4]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[4]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[5]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[5]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[6]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[6]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[7]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[7]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[8]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[8]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[9]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[9]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[10] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[10] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[11] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[11] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[12] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[12] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[13] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[13] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[14] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[14] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[15] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[15] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[16] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[16] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[17] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[17] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[5]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[5]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[6]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[6]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[7]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[7]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[8]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[8]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[9]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[9]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_we_n        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_we_n        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[10]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[10]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[11]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[11]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[12]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[12]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[13]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[13]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[14]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[14]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[15]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[15]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[16]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[16]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[17]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[17]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[1]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[1]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[2]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[2]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[3]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[3]     ;
+-------+--------------+----------------+------------------+------------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.340 ; 4.340 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 3.652 ; 3.652 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 3.704 ; 3.704 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 3.915 ; 3.915 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.096 ; 4.096 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 3.616 ; 3.616 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 3.647 ; 3.647 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 3.897 ; 3.897 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 3.647 ; 3.647 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.147 ; 4.147 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 3.659 ; 3.659 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 3.292 ; 3.292 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.340 ; 4.340 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 3.634 ; 3.634 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.097 ; 4.097 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 3.287 ; 3.287 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 3.349 ; 3.349 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 2.489 ; 2.489 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 2.489 ; 2.489 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 1.573 ; 1.573 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -3.057 ; -3.057 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -3.422 ; -3.422 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -3.474 ; -3.474 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -3.685 ; -3.685 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -3.866 ; -3.866 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -3.386 ; -3.386 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -3.417 ; -3.417 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -3.667 ; -3.667 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -3.417 ; -3.417 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -3.917 ; -3.917 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -3.429 ; -3.429 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -3.062 ; -3.062 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -4.110 ; -4.110 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -3.404 ; -3.404 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -3.867 ; -3.867 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -3.057 ; -3.057 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -3.119 ; -3.119 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -1.889 ; -1.889 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -1.889 ; -1.889 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -1.343 ; -1.343 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 7.397 ; 7.397 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 7.181 ; 7.181 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 7.205 ; 7.205 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 7.397 ; 7.397 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 7.389 ; 7.389 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 7.378 ; 7.378 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 7.178 ; 7.178 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 7.182 ; 7.182 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 7.678 ; 7.678 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 7.214 ; 7.214 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 7.678 ; 7.678 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 7.380 ; 7.380 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 7.494 ; 7.494 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 7.186 ; 7.186 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 7.335 ; 7.335 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 7.560 ; 7.560 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 8.653 ; 8.653 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 8.421 ; 8.421 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 8.423 ; 8.423 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 7.493 ; 7.493 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 8.607 ; 8.607 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 8.169 ; 8.169 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 8.546 ; 8.546 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 8.653 ; 8.653 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 7.690 ; 7.690 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 7.690 ; 7.690 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 7.391 ; 7.391 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 7.690 ; 7.690 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 6.949 ; 6.949 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 7.054 ; 7.054 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 6.456 ; 6.456 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 9.339 ; 9.339 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 8.774 ; 8.774 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 9.339 ; 9.339 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 7.591 ; 7.591 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 7.916 ; 7.916 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 7.617 ; 7.617 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 7.525 ; 7.525 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 7.433 ; 7.433 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 9.339 ; 9.339 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 9.099 ; 9.099 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 9.339 ; 9.339 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 8.873 ; 8.873 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 7.936 ; 7.936 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 7.600 ; 7.600 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 7.845 ; 7.845 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 7.882 ; 7.882 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 7.923 ; 7.923 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 7.587 ; 7.587 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 7.857 ; 7.857 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 7.533 ; 7.533 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 7.163 ; 7.163 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 7.855 ; 7.855 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 7.923 ; 7.923 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 7.398 ; 7.398 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 8.088 ; 8.088 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 7.490 ; 7.490 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 7.647 ; 7.647 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 8.088 ; 8.088 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 7.888 ; 7.888 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 7.890 ; 7.890 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 7.176 ; 7.176 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 7.835 ; 7.835 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 7.741 ; 7.741 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 7.567 ; 7.567 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 7.619 ; 7.619 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 7.381 ; 7.381 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 7.151 ; 7.151 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 6.438 ; 6.438 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 6.630 ; 6.630 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 6.666 ; 6.666 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 6.429 ; 6.429 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 6.698 ; 6.698 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 6.425 ; 6.425 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 6.914 ; 6.914 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 6.693 ; 6.693 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 7.145 ; 7.145 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 7.396 ; 7.396 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 7.741 ; 7.741 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 7.686 ; 7.686 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 6.639 ; 6.639 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 6.929 ; 6.929 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 6.063 ; 6.063 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 8.968 ; 8.968 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 8.553 ; 8.553 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 8.965 ; 8.965 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 8.621 ; 8.621 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 8.551 ; 8.551 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 8.611 ; 8.611 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 8.665 ; 8.665 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 8.968 ; 8.968 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 8.611 ; 8.611 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 7.530 ; 7.530 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 8.323 ; 8.323 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 8.265 ; 8.265 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 7.530 ; 7.530 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 8.628 ; 8.628 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 8.551 ; 8.551 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 8.300 ; 8.300 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 8.310 ; 8.310 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 6.063 ; 6.063 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 9.270 ; 9.270 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 8.780 ; 8.780 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 7.560 ; 7.560 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 7.122 ; 7.122 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 6.661 ; 6.661 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 6.739 ; 6.739 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 6.757 ; 6.757 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 6.920 ; 6.920 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 6.671 ; 6.671 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 6.897 ; 6.897 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 7.157 ; 7.157 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 7.153 ; 7.153 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 7.560 ; 7.560 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 4.638 ; 4.638 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 7.445 ; 7.445 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 7.142 ; 7.142 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 6.931 ; 6.931 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 6.451 ; 6.451 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 6.451 ; 6.451 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 6.431 ; 6.431 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 7.305 ; 7.305 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 6.636 ; 6.636 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 7.445 ; 7.445 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 6.662 ; 6.662 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 6.894 ; 6.894 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 7.038 ; 7.038 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 7.157 ; 7.157 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 6.882 ; 6.882 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 6.422 ; 6.422 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 7.157 ; 7.157 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 6.907 ; 6.907 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 6.925 ; 6.925 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 6.405 ; 6.405 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 6.665 ; 6.665 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 6.440 ; 6.440 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 6.921 ; 6.921 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 6.444 ; 6.444 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 6.966 ; 6.966 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 4.638 ; 4.638 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 3.694 ; 3.694 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 3.694 ; 3.694 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 6.684 ; 6.684 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 6.883 ; 6.883 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 6.907 ; 6.907 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 7.130 ; 7.130 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 6.891 ; 6.891 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 6.886 ; 6.886 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 6.684 ; 6.684 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 6.684 ; 6.684 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 6.685 ; 6.685 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 6.908 ; 6.908 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 7.369 ; 7.369 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 7.095 ; 7.095 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 6.913 ; 6.913 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 6.685 ; 6.685 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 6.695 ; 6.695 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 6.921 ; 6.921 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 7.208 ; 7.208 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 8.147 ; 8.147 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 8.150 ; 8.150 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 7.208 ; 7.208 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 8.000 ; 8.000 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 7.687 ; 7.687 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 8.064 ; 8.064 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 8.046 ; 8.046 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 6.456 ; 6.456 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 7.558 ; 7.558 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 6.934 ; 6.934 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 7.558 ; 7.558 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 6.949 ; 6.949 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 6.907 ; 6.907 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 6.456 ; 6.456 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 6.934 ; 6.934 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 8.607 ; 8.607 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 9.162 ; 9.162 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 7.278 ; 7.278 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 7.423 ; 7.423 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 6.989 ; 6.989 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 7.032 ; 7.032 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 6.934 ; 6.934 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 7.137 ; 7.137 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 8.859 ; 8.859 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 9.102 ; 9.102 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 8.670 ; 8.670 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 7.338 ; 7.338 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 7.137 ; 7.137 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 7.380 ; 7.380 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 7.389 ; 7.389 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 6.675 ; 6.675 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 7.074 ; 7.074 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 7.344 ; 7.344 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 7.048 ; 7.048 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 6.675 ; 6.675 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 7.367 ; 7.367 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 7.232 ; 7.232 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 6.914 ; 6.914 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 6.696 ; 6.696 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 7.026 ; 7.026 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 7.161 ; 7.161 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 7.759 ; 7.759 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 7.557 ; 7.557 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 7.561 ; 7.561 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 6.696 ; 6.696 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 7.155 ; 7.155 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 6.425 ; 6.425 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 7.567 ; 7.567 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 7.619 ; 7.619 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 7.381 ; 7.381 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 7.151 ; 7.151 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 6.438 ; 6.438 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 6.630 ; 6.630 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 6.666 ; 6.666 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 6.429 ; 6.429 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 6.698 ; 6.698 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 6.425 ; 6.425 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 6.914 ; 6.914 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 6.693 ; 6.693 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 7.145 ; 7.145 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 7.396 ; 7.396 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 7.741 ; 7.741 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 7.686 ; 7.686 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 6.639 ; 6.639 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 6.929 ; 6.929 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 6.063 ; 6.063 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 7.530 ; 7.530 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 8.553 ; 8.553 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 8.965 ; 8.965 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 8.621 ; 8.621 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 8.551 ; 8.551 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 8.611 ; 8.611 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 8.665 ; 8.665 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 8.968 ; 8.968 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 8.611 ; 8.611 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 7.530 ; 7.530 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 8.323 ; 8.323 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 8.265 ; 8.265 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 7.530 ; 7.530 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 8.628 ; 8.628 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 8.551 ; 8.551 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 8.300 ; 8.300 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 8.310 ; 8.310 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 6.063 ; 6.063 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 9.270 ; 9.270 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 8.356 ; 8.356 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 6.661 ; 6.661 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 7.122 ; 7.122 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 6.661 ; 6.661 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 6.739 ; 6.739 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 6.757 ; 6.757 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 6.920 ; 6.920 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 6.671 ; 6.671 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 6.897 ; 6.897 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 7.157 ; 7.157 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 7.153 ; 7.153 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 7.560 ; 7.560 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 4.638 ; 4.638 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 6.431 ; 6.431 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 7.142 ; 7.142 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 6.931 ; 6.931 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 6.451 ; 6.451 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 6.451 ; 6.451 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 6.431 ; 6.431 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 7.305 ; 7.305 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 6.636 ; 6.636 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 7.445 ; 7.445 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 6.662 ; 6.662 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 6.894 ; 6.894 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 7.038 ; 7.038 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 6.405 ; 6.405 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 6.882 ; 6.882 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 6.422 ; 6.422 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 7.157 ; 7.157 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 6.907 ; 6.907 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 6.925 ; 6.925 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 6.405 ; 6.405 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 6.665 ; 6.665 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 6.440 ; 6.440 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 6.921 ; 6.921 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 6.444 ; 6.444 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 6.966 ; 6.966 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 4.638 ; 4.638 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 3.694 ; 3.694 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 3.694 ; 3.694 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+--------------+-------------+----+-------+-------+----+
; Input Port   ; Output Port ; RR ; RF    ; FR    ; FF ;
+--------------+-------------+----+-------+-------+----+
; SWITCH_I[17] ; resetn      ;    ; 7.497 ; 7.497 ;    ;
+--------------+-------------+----+-------+-------+----+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+--------------+-------------+----+-------+-------+----+
; Input Port   ; Output Port ; RR ; RF    ; FR    ; FF ;
+--------------+-------------+----+-------+-------+----+
; SWITCH_I[17] ; resetn      ;    ; 7.497 ; 7.497 ;    ;
+--------------+-------------+----+-------+-------+----+


+-----------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.074  ; 0.000         ;
; CLOCK_50_I                                               ; 16.717 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.215 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.806 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 9.000 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 4.074 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.042      ; 1.000      ;
; 4.074 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.042      ; 1.000      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50_I'                                                                                                                                                           ;
+--------+---------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.717 ; Milestone_1:M1_unit|Y_address[8]                              ; Milestone_1:M1_unit|Y_compare_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.315      ;
; 16.720 ; Milestone_1:M1_unit|Y_address[7]                              ; Milestone_1:M1_unit|Y_compare_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.312      ;
; 16.731 ; Milestone_1:M1_unit|Y_compare_address[6]                      ; Milestone_1:M1_unit|Y_compare_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.301      ;
; 16.744 ; Milestone_1:M1_unit|Y_address[5]                              ; Milestone_1:M1_unit|Y_compare_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.288      ;
; 16.751 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[2]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.301      ;
; 16.751 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[3]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.301      ;
; 16.751 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[4]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.301      ;
; 16.751 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[5]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.301      ;
; 16.751 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[6]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.301      ;
; 16.751 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[7]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.301      ;
; 16.751 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[8]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.301      ;
; 16.751 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[9]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.301      ;
; 16.751 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.301      ;
; 16.751 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.301      ;
; 16.751 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.301      ;
; 16.751 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.301      ;
; 16.751 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.301      ;
; 16.751 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.301      ;
; 16.751 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.301      ;
; 16.751 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.301      ;
; 16.752 ; Milestone_1:M1_unit|Y_address[8]                              ; Milestone_1:M1_unit|Y_compare_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.280      ;
; 16.755 ; Milestone_1:M1_unit|Y_address[7]                              ; Milestone_1:M1_unit|Y_compare_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.277      ;
; 16.766 ; Milestone_1:M1_unit|Y_compare_address[6]                      ; Milestone_1:M1_unit|Y_compare_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.266      ;
; 16.776 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_blue[2]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.015      ; 3.271      ;
; 16.776 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_blue[3]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.015      ; 3.271      ;
; 16.776 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_blue[4]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.015      ; 3.271      ;
; 16.776 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_blue[5]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.015      ; 3.271      ;
; 16.776 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_blue[6]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.015      ; 3.271      ;
; 16.776 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_blue[7]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.015      ; 3.271      ;
; 16.776 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_blue[8]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.015      ; 3.271      ;
; 16.776 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_blue[9]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.015      ; 3.271      ;
; 16.779 ; Milestone_1:M1_unit|Y_address[5]                              ; Milestone_1:M1_unit|Y_compare_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.253      ;
; 16.784 ; Milestone_1:M1_unit|Y_address[6]                              ; Milestone_1:M1_unit|Y_compare_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.248      ;
; 16.784 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[2]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.268      ;
; 16.784 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[3]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.268      ;
; 16.784 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[4]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.268      ;
; 16.784 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[5]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.268      ;
; 16.784 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[6]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.268      ;
; 16.784 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[7]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.268      ;
; 16.784 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[8]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.268      ;
; 16.784 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[9]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.268      ;
; 16.784 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.268      ;
; 16.784 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.268      ;
; 16.784 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.268      ;
; 16.784 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.268      ;
; 16.784 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.268      ;
; 16.784 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.268      ;
; 16.784 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.268      ;
; 16.784 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.268      ;
; 16.787 ; Milestone_1:M1_unit|Y_address[8]                              ; Milestone_1:M1_unit|Y_compare_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.245      ;
; 16.790 ; Milestone_1:M1_unit|Y_address[7]                              ; Milestone_1:M1_unit|Y_compare_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.242      ;
; 16.793 ; Milestone_1:M1_unit|Y_compare_address[5]                      ; Milestone_1:M1_unit|Y_compare_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.239      ;
; 16.798 ; Milestone_1:M1_unit|Y_compare_address[8]                      ; Milestone_1:M1_unit|Y_compare_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.234      ;
; 16.801 ; Milestone_1:M1_unit|Y_compare_address[6]                      ; Milestone_1:M1_unit|Y_compare_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.231      ;
; 16.809 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_blue[2]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.015      ; 3.238      ;
; 16.809 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_blue[3]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.015      ; 3.238      ;
; 16.809 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_blue[4]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.015      ; 3.238      ;
; 16.809 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_blue[5]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.015      ; 3.238      ;
; 16.809 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_blue[6]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.015      ; 3.238      ;
; 16.809 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_blue[7]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.015      ; 3.238      ;
; 16.809 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_blue[8]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.015      ; 3.238      ;
; 16.809 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_blue[9]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.015      ; 3.238      ;
; 16.814 ; Milestone_1:M1_unit|Y_address[5]                              ; Milestone_1:M1_unit|Y_compare_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.218      ;
; 16.819 ; Milestone_1:M1_unit|Y_address[6]                              ; Milestone_1:M1_unit|Y_compare_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.213      ;
; 16.822 ; Milestone_1:M1_unit|Y_address[8]                              ; Milestone_1:M1_unit|Y_compare_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.210      ;
; 16.825 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[2]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.227      ;
; 16.825 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[3]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.227      ;
; 16.825 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[4]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.227      ;
; 16.825 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[5]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.227      ;
; 16.825 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[6]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.227      ;
; 16.825 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[7]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.227      ;
; 16.825 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[8]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.227      ;
; 16.825 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[9]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.227      ;
; 16.825 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.227      ;
; 16.825 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.227      ;
; 16.825 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.227      ;
; 16.825 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.227      ;
; 16.825 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.227      ;
; 16.825 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.227      ;
; 16.825 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.227      ;
; 16.825 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.020      ; 3.227      ;
; 16.825 ; Milestone_1:M1_unit|Y_address[7]                              ; Milestone_1:M1_unit|Y_compare_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.207      ;
; 16.828 ; Milestone_1:M1_unit|Y_compare_address[5]                      ; Milestone_1:M1_unit|Y_compare_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.204      ;
; 16.833 ; Milestone_1:M1_unit|Y_compare_address[8]                      ; Milestone_1:M1_unit|Y_compare_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.199      ;
; 16.836 ; Milestone_1:M1_unit|Y_compare_address[6]                      ; Milestone_1:M1_unit|Y_compare_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.196      ;
; 16.849 ; Milestone_1:M1_unit|Y_address[5]                              ; Milestone_1:M1_unit|Y_compare_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.183      ;
; 16.850 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_blue[2]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.015      ; 3.197      ;
; 16.850 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_blue[3]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.015      ; 3.197      ;
; 16.850 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_blue[4]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.015      ; 3.197      ;
; 16.850 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_blue[5]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.015      ; 3.197      ;
; 16.850 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_blue[6]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.015      ; 3.197      ;
; 16.850 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_blue[7]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.015      ; 3.197      ;
; 16.850 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_blue[8]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.015      ; 3.197      ;
; 16.850 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_blue[9]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.015      ; 3.197      ;
; 16.854 ; Milestone_1:M1_unit|Y_address[6]                              ; Milestone_1:M1_unit|Y_compare_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.178      ;
; 16.857 ; Milestone_1:M1_unit|Y_address[8]                              ; Milestone_1:M1_unit|Y_compare_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.175      ;
; 16.860 ; Milestone_1:M1_unit|Y_address[7]                              ; Milestone_1:M1_unit|Y_compare_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.172      ;
; 16.863 ; Milestone_1:M1_unit|Y_compare_address[5]                      ; Milestone_1:M1_unit|Y_compare_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.169      ;
; 16.864 ; Milestone_1:M1_unit|Y_compare_address[7]                      ; Milestone_1:M1_unit|Y_compare_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.168      ;
; 16.868 ; Milestone_1:M1_unit|Y_compare_address[8]                      ; Milestone_1:M1_unit|Y_compare_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.164      ;
+--------+---------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50_I'                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|common_case                                       ; Milestone_1:M1_unit|common_case                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|cycle                                             ; Milestone_1:M1_unit|cycle                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|M1_done                                           ; Milestone_1:M1_unit|M1_done                                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state.S_TOP_IDLE                                                      ; state.S_TOP_IDLE                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; start_counter[0]                                                      ; start_counter[0]                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; start_counter[1]                                                      ; start_counter[1]                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; start_counter[2]                                                      ; start_counter[2]                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; start_counter[3]                                                      ; start_counter[3]                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state.S_TOP_M1                                                        ; state.S_TOP_M1                                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_enable                                                            ; VGA_enable                                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_WAIT_NEW_PIXEL_ROW    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_WAIT_NEW_PIXEL_ROW    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                               ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; SRAM_address[2]                                                       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_NEW_PIXEL_ROW_DELAY_1 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_NEW_PIXEL_ROW_DELAY_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.389      ;
; 0.241 ; Milestone_1:M1_unit|state.S_END_LINE_4                                ; Milestone_1:M1_unit|state.S_END_LINE_5                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]         ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.244 ; Milestone_1:M1_unit|RGB_address[10]                                   ; Milestone_1:M1_unit|SRAM_address[10]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_NEW_PIXEL_ROW_DELAY_2 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_NEW_PIXEL_ROW_DELAY_3 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_NEW_PIXEL_ROW_DELAY_4 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_NEW_PIXEL_ROW_DELAY_5 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; Milestone_1:M1_unit|Y_compare_address[17]                             ; Milestone_1:M1_unit|Y_compare_address[17]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; Milestone_1:M1_unit|V_address[2]                                      ; Milestone_1:M1_unit|SRAM_address[2]                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; state.S_TOP_M1                                                        ; VGA_enable                                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.399      ;
; 0.249 ; SRAM_address[16]                                                      ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; Milestone_1:M1_unit|state.S_START_LINE_0                              ; Milestone_1:M1_unit|state.S_START_LINE_1                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; Milestone_1:M1_unit|RGB_address[12]                                   ; Milestone_1:M1_unit|SRAM_address[12]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; SRAM_address[1]                                                       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; Milestone_1:M1_unit|state.S_START_LINE_1                              ; Milestone_1:M1_unit|state.S_START_LINE_2                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; SRAM_address[0]                                                       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.406      ;
; 0.256 ; SRAM_we_n                                                             ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.408      ;
; 0.259 ; SRAM_address[9]                                                       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[9]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.411      ;
; 0.261 ; SRAM_Controller:SRAM_unit|SRAM_read_data[4]                           ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][4]                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.413      ;
; 0.264 ; SRAM_address[15]                                                      ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.416      ;
; 0.265 ; SRAM_Controller:SRAM_unit|SRAM_read_data[3]                           ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][3]                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.417      ;
; 0.266 ; SRAM_Controller:SRAM_unit|SRAM_read_data[11]                          ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][11]                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.418      ;
; 0.268 ; SRAM_Controller:SRAM_unit|SRAM_read_data[9]                           ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][9]                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.420      ;
; 0.268 ; SRAM_Controller:SRAM_unit|SRAM_read_data[13]                          ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][13]                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.420      ;
; 0.269 ; SRAM_Controller:SRAM_unit|SRAM_read_data[15]                          ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][15]                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.421      ;
; 0.269 ; SRAM_Controller:SRAM_unit|SRAM_read_data[5]                           ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][5]                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.421      ;
; 0.273 ; SRAM_Controller:SRAM_unit|SRAM_read_data[14]                          ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][14]                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.425      ;
; 0.274 ; SRAM_Controller:SRAM_unit|SRAM_read_data[6]                           ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][6]                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.426      ;
; 0.275 ; SRAM_Controller:SRAM_unit|SRAM_read_data[1]                           ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][1]                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.427      ;
; 0.275 ; SRAM_address[5]                                                       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.427      ;
; 0.277 ; SRAM_address[10]                                                      ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.429      ;
; 0.277 ; SRAM_address[14]                                                      ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.429      ;
; 0.279 ; SRAM_address[11]                                                      ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11]                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.431      ;
; 0.280 ; SRAM_address[7]                                                       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.432      ;
; 0.282 ; SRAM_address[13]                                                      ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.434      ;
; 0.291 ; Milestone_1:M1_unit|V_address[0]                                      ; Milestone_1:M1_unit|SRAM_address[0]                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.443      ;
; 0.294 ; Milestone_1:M1_unit|V_address[17]                                     ; Milestone_1:M1_unit|SRAM_address[17]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.446      ;
; 0.294 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_FETCH_PIXEL_DATA_3    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_FETCH_PIXEL_DATA_0    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.446      ;
; 0.298 ; Milestone_1:M1_unit|state.S_M1_IDLE                                   ; Milestone_1:M1_unit|state.S_M1_START                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.450      ;
; 0.304 ; Milestone_1:M1_unit|V_address[5]                                      ; Milestone_1:M1_unit|SRAM_address[5]                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.456      ;
; 0.305 ; Milestone_1:M1_unit|V_address[3]                                      ; Milestone_1:M1_unit|SRAM_address[3]                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.457      ;
; 0.322 ; Milestone_1:M1_unit|SRAM_address[2]                                   ; SRAM_address[2]                                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.473      ;
; 0.323 ; SRAM_address[3]                                                       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.475      ;
; 0.324 ; Milestone_1:M1_unit|SRAM_address[3]                                   ; SRAM_address[3]                                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.475      ;
; 0.326 ; Milestone_1:M1_unit|state.S_START_LINE_6                              ; Milestone_1:M1_unit|state.S_START_LINE_7                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.478      ;
; 0.328 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_FETCH_PIXEL_DATA_1    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_FETCH_PIXEL_DATA_2    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; Milestone_1:M1_unit|state.S_RUN_1                                     ; Milestone_1:M1_unit|state.S_RUN_2                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.481      ;
; 0.333 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_NEW_PIXEL_ROW_DELAY_3 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_NEW_PIXEL_ROW_DELAY_4 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.485      ;
; 0.333 ; start_counter[0]                                                      ; start_counter[2]                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.485      ;
; 0.335 ; Milestone_1:M1_unit|state.S_START_LINE_4                              ; Milestone_1:M1_unit|state.S_START_LINE_5                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.487      ;
; 0.335 ; start_counter[0]                                                      ; start_counter[1]                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.487      ;
; 0.337 ; SRAM_Controller:SRAM_unit|SRAM_read_data[7]                           ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][7]                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.489      ;
; 0.338 ; SRAM_address[17]                                                      ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.490      ;
; 0.342 ; SRAM_Controller:SRAM_unit|SRAM_read_data[2]                           ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][2]                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.494      ;
; 0.347 ; SRAM_address[12]                                                      ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.499      ;
; 0.349 ; SRAM_address[8]                                                       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.501      ;
; 0.353 ; SRAM_Controller:SRAM_unit|SRAM_read_data[10]                          ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][10]                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.505      ;
; 0.355 ; Milestone_1:M1_unit|V_address[10]                                     ; Milestone_1:M1_unit|V_address[10]                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; Milestone_1:M1_unit|U_address[10]                                     ; Milestone_1:M1_unit|U_address[10]                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; Milestone_1:M1_unit|U_address[0]                                      ; Milestone_1:M1_unit|U_address[0]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; Milestone_1:M1_unit|RGB_address[10]                                   ; Milestone_1:M1_unit|RGB_address[10]                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; Milestone_1:M1_unit|Y_compare_address[11]                             ; Milestone_1:M1_unit|Y_compare_address[11]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Milestone_1:M1_unit|Y_compare_address[13]                             ; Milestone_1:M1_unit|Y_compare_address[13]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Milestone_1:M1_unit|RGB_address[0]                                    ; Milestone_1:M1_unit|RGB_address[0]                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Milestone_1:M1_unit|U_address[2]                                      ; Milestone_1:M1_unit|U_address[2]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Milestone_1:M1_unit|U_address[4]                                      ; Milestone_1:M1_unit|U_address[4]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; Milestone_1:M1_unit|V_address[0]                                      ; Milestone_1:M1_unit|V_address[0]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; SRAM_Controller:SRAM_unit|SRAM_read_data[8]                           ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][8]                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1]         ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Milestone_1:M1_unit|RGB_address[2]                                    ; Milestone_1:M1_unit|RGB_address[2]                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Milestone_1:M1_unit|RGB_address[4]                                    ; Milestone_1:M1_unit|RGB_address[4]                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Milestone_1:M1_unit|V_address[2]                                      ; Milestone_1:M1_unit|V_address[2]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Milestone_1:M1_unit|V_address[4]                                      ; Milestone_1:M1_unit|V_address[4]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Milestone_1:M1_unit|RGB_address[9]                                    ; Milestone_1:M1_unit|RGB_address[9]                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Milestone_1:M1_unit|V_address[11]                                     ; Milestone_1:M1_unit|V_address[11]                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[1]         ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[1]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Milestone_1:M1_unit|RGB_address[6]                                    ; Milestone_1:M1_unit|RGB_address[6]                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Milestone_1:M1_unit|RGB_address[7]                                    ; Milestone_1:M1_unit|RGB_address[7]                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Milestone_1:M1_unit|RGB_address[8]                                    ; Milestone_1:M1_unit|RGB_address[8]                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Milestone_1:M1_unit|V_address[9]                                      ; Milestone_1:M1_unit|V_address[9]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Milestone_1:M1_unit|V_address[13]                                     ; Milestone_1:M1_unit|V_address[13]                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Milestone_1:M1_unit|V_address[16]                                     ; Milestone_1:M1_unit|V_address[16]                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; Milestone_1:M1_unit|Y_address[10]                                     ; Milestone_1:M1_unit|Y_address[10]                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; SRAM_address[4]                                                       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; SRAM_address[6]                                                       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4]         ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.515      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 5.806 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.042      ; 1.000      ;
; 5.806 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.042      ; 1.000      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50_I'                                                                              ;
+-------+--------------+----------------+------------------+------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+------------+------------+--------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|M1_done          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|M1_done          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[0]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[0]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[10]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[10]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[11]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[11]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[12]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[12]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[13]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[13]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[14]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[14]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[15]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[15]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[16]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[16]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[17]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[17]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[1]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[1]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[2]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[2]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[3]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[3]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[4]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[4]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[5]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[5]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[6]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[6]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[7]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[7]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[8]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[8]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[9]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|RGB_address[9]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[10] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[10] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[11] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[11] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[12] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[12] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[13] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[13] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[14] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[14] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[15] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[15] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[16] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[16] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[17] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[17] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[5]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[5]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[6]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[6]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[7]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[7]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[8]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[8]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[9]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_address[9]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_we_n        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|SRAM_we_n        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[10]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[10]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[11]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[11]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[12]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[12]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[13]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[13]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[14]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[14]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[15]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[15]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[16]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[16]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[17]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[17]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[1]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[1]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[2]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[2]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[3]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|U_address[3]     ;
+-------+--------------+----------------+------------------+------------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 2.322 ; 2.322 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 2.004 ; 2.004 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 2.049 ; 2.049 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 2.119 ; 2.119 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 2.206 ; 2.206 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 1.971 ; 1.971 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 2.021 ; 2.021 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 2.128 ; 2.128 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 1.995 ; 1.995 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 2.253 ; 2.253 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 2.033 ; 2.033 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 1.791 ; 1.791 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 2.322 ; 2.322 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 2.017 ; 2.017 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 2.218 ; 2.218 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 1.812 ; 1.812 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 1.840 ; 1.840 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 0.971 ; 0.971 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 0.971 ; 0.971 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 0.926 ; 0.926 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -1.671 ; -1.671 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -1.884 ; -1.884 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -1.929 ; -1.929 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -1.999 ; -1.999 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -2.086 ; -2.086 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -1.851 ; -1.851 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -1.901 ; -1.901 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -2.008 ; -2.008 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -1.875 ; -1.875 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -2.133 ; -2.133 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -1.913 ; -1.913 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -1.671 ; -1.671 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -2.202 ; -2.202 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -1.897 ; -1.897 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -2.098 ; -2.098 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -1.692 ; -1.692 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -1.720 ; -1.720 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -0.668 ; -0.668 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -0.668 ; -0.668 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -0.806 ; -0.806 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 4.121 ; 4.121 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 4.010 ; 4.010 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 4.024 ; 4.024 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 4.121 ; 4.121 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 4.086 ; 4.086 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 4.077 ; 4.077 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 3.997 ; 3.997 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 4.001 ; 4.001 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 4.234 ; 4.234 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 4.024 ; 4.024 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 4.234 ; 4.234 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 4.110 ; 4.110 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 4.141 ; 4.141 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 4.007 ; 4.007 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 4.069 ; 4.069 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 4.169 ; 4.169 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 4.688 ; 4.688 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 4.605 ; 4.605 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 4.595 ; 4.595 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 4.124 ; 4.124 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 4.603 ; 4.603 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 4.404 ; 4.404 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 4.656 ; 4.656 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 4.688 ; 4.688 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 4.235 ; 4.235 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 4.235 ; 4.235 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 4.106 ; 4.106 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 4.235 ; 4.235 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 3.931 ; 3.931 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 3.945 ; 3.945 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 3.701 ; 3.701 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 4.917 ; 4.917 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 4.722 ; 4.722 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 4.917 ; 4.917 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 4.144 ; 4.144 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 4.346 ; 4.346 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 4.129 ; 4.129 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 4.120 ; 4.120 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 4.068 ; 4.068 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 4.915 ; 4.915 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 4.829 ; 4.829 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 4.915 ; 4.915 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 4.748 ; 4.748 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 4.298 ; 4.298 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 4.177 ; 4.177 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 4.294 ; 4.294 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 4.313 ; 4.313 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 4.313 ; 4.313 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 4.183 ; 4.183 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 4.313 ; 4.313 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 4.163 ; 4.163 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 3.998 ; 3.998 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 4.310 ; 4.310 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 4.313 ; 4.313 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 4.104 ; 4.104 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 4.400 ; 4.400 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 4.167 ; 4.167 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 4.208 ; 4.208 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 4.400 ; 4.400 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 4.321 ; 4.321 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 4.322 ; 4.322 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 3.994 ; 3.994 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 4.295 ; 4.295 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 4.293 ; 4.293 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 4.227 ; 4.227 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 4.161 ; 4.161 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 4.041 ; 4.041 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 3.982 ; 3.982 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 3.695 ; 3.695 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 3.766 ; 3.766 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 3.798 ; 3.798 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 3.683 ; 3.683 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 3.815 ; 3.815 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 3.685 ; 3.685 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 3.913 ; 3.913 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 3.813 ; 3.813 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 3.975 ; 3.975 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 4.139 ; 4.139 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 4.293 ; 4.293 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 4.277 ; 4.277 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 3.773 ; 3.773 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 3.920 ; 3.920 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 3.454 ; 3.454 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 4.890 ; 4.890 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 4.734 ; 4.734 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 4.886 ; 4.886 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 4.710 ; 4.710 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 4.734 ; 4.734 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 4.700 ; 4.700 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 4.755 ; 4.755 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 4.890 ; 4.890 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 4.700 ; 4.700 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 4.206 ; 4.206 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 4.585 ; 4.585 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 4.560 ; 4.560 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 4.206 ; 4.206 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 4.720 ; 4.720 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 4.734 ; 4.734 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 4.592 ; 4.592 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.602 ; 4.602 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 3.454 ; 3.454 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 5.031 ; 5.031 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 4.734 ; 4.734 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 4.167 ; 4.167 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 4.005 ; 4.005 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 3.784 ; 3.784 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 3.800 ; 3.800 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 3.816 ; 3.816 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 3.916 ; 3.916 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 3.795 ; 3.795 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 3.901 ; 3.901 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 4.028 ; 4.028 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 4.021 ; 4.021 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 4.167 ; 4.167 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 2.466 ; 2.466 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 4.125 ; 4.125 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 4.007 ; 4.007 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 3.920 ; 3.920 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 3.700 ; 3.700 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 3.700 ; 3.700 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 3.685 ; 3.685 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 4.125 ; 4.125 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 3.769 ; 3.769 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 4.092 ; 4.092 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 3.794 ; 3.794 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 3.900 ; 3.900 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 3.984 ; 3.984 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 4.015 ; 4.015 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 3.876 ; 3.876 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 3.679 ; 3.679 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 4.015 ; 4.015 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 3.905 ; 3.905 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 3.915 ; 3.915 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 3.659 ; 3.659 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 3.796 ; 3.796 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 3.691 ; 3.691 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 3.917 ; 3.917 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 3.690 ; 3.690 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 3.939 ; 3.939 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 2.466 ; 2.466 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 1.862 ; 1.862 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 1.862 ; 1.862 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 3.812 ; 3.812 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 3.881 ; 3.881 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 3.901 ; 3.901 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 3.999 ; 3.999 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 3.897 ; 3.897 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 3.891 ; 3.891 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 3.813 ; 3.813 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 3.812 ; 3.812 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 3.816 ; 3.816 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 3.899 ; 3.899 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 4.106 ; 4.106 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 3.971 ; 3.971 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 3.916 ; 3.916 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 3.816 ; 3.816 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 3.824 ; 3.824 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 3.926 ; 3.926 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 4.007 ; 4.007 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 4.485 ; 4.485 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 4.476 ; 4.476 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 4.007 ; 4.007 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 4.365 ; 4.365 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 4.212 ; 4.212 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 4.476 ; 4.476 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 4.453 ; 4.453 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 3.701 ; 3.701 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 4.188 ; 4.188 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 3.934 ; 3.934 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 4.188 ; 4.188 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 3.931 ; 3.931 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 3.911 ; 3.911 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 3.701 ; 3.701 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 3.882 ; 3.882 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 4.642 ; 4.642 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 4.834 ; 4.834 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 4.013 ; 4.013 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 4.162 ; 4.162 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 3.892 ; 3.892 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 3.936 ; 3.936 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 3.882 ; 3.882 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 4.007 ; 4.007 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 4.728 ; 4.728 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 4.817 ; 4.817 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 4.660 ; 4.660 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 4.070 ; 4.070 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 4.007 ; 4.007 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 4.123 ; 4.123 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 4.128 ; 4.128 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 3.813 ; 3.813 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 3.955 ; 3.955 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 4.092 ; 4.092 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 3.941 ; 3.941 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 3.813 ; 3.813 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 4.125 ; 4.125 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 4.039 ; 4.039 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 3.924 ; 3.924 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 3.820 ; 3.820 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 3.989 ; 3.989 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 4.027 ; 4.027 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 4.269 ; 4.269 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 4.192 ; 4.192 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 4.193 ; 4.193 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 3.820 ; 3.820 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 4.022 ; 4.022 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 3.683 ; 3.683 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 4.227 ; 4.227 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 4.161 ; 4.161 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 4.041 ; 4.041 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 3.982 ; 3.982 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 3.695 ; 3.695 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 3.766 ; 3.766 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 3.798 ; 3.798 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 3.683 ; 3.683 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 3.815 ; 3.815 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 3.685 ; 3.685 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 3.913 ; 3.913 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 3.813 ; 3.813 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 3.975 ; 3.975 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 4.139 ; 4.139 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 4.293 ; 4.293 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 4.277 ; 4.277 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 3.773 ; 3.773 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 3.920 ; 3.920 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 3.454 ; 3.454 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 4.206 ; 4.206 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 4.734 ; 4.734 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 4.886 ; 4.886 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 4.710 ; 4.710 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 4.734 ; 4.734 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 4.700 ; 4.700 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 4.755 ; 4.755 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 4.890 ; 4.890 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 4.700 ; 4.700 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 4.206 ; 4.206 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 4.585 ; 4.585 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 4.560 ; 4.560 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 4.206 ; 4.206 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 4.720 ; 4.720 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 4.734 ; 4.734 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 4.592 ; 4.592 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.602 ; 4.602 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 3.454 ; 3.454 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 5.031 ; 5.031 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 4.550 ; 4.550 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 3.784 ; 3.784 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 4.005 ; 4.005 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 3.784 ; 3.784 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 3.800 ; 3.800 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 3.816 ; 3.816 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 3.916 ; 3.916 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 3.795 ; 3.795 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 3.901 ; 3.901 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 4.028 ; 4.028 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 4.021 ; 4.021 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 4.167 ; 4.167 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 2.466 ; 2.466 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 3.685 ; 3.685 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 4.007 ; 4.007 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 3.920 ; 3.920 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 3.700 ; 3.700 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 3.700 ; 3.700 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 3.685 ; 3.685 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 4.125 ; 4.125 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 3.769 ; 3.769 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 4.092 ; 4.092 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 3.794 ; 3.794 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 3.900 ; 3.900 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 3.984 ; 3.984 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 3.659 ; 3.659 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 3.876 ; 3.876 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 3.679 ; 3.679 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 4.015 ; 4.015 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 3.905 ; 3.905 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 3.915 ; 3.915 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 3.659 ; 3.659 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 3.796 ; 3.796 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 3.691 ; 3.691 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 3.917 ; 3.917 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 3.690 ; 3.690 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 3.939 ; 3.939 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 2.466 ; 2.466 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 1.862 ; 1.862 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 1.862 ; 1.862 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+--------------+-------------+----+-------+-------+----+
; Input Port   ; Output Port ; RR ; RF    ; FR    ; FF ;
+--------------+-------------+----+-------+-------+----+
; SWITCH_I[17] ; resetn      ;    ; 3.856 ; 3.856 ;    ;
+--------------+-------------+----+-------+-------+----+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+--------------+-------------+----+-------+-------+----+
; Input Port   ; Output Port ; RR ; RF    ; FR    ; FF ;
+--------------+-------------+----+-------+-------+----+
; SWITCH_I[17] ; resetn      ;    ; 3.856 ; 3.856 ;    ;
+--------------+-------------+----+-------+-------+----+


+-----------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                   ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                                     ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                          ; 3.427  ; 0.215 ; N/A      ; N/A     ; 4.000               ;
;  CLOCK_50_I                                               ; 12.740 ; 0.215 ; N/A      ; N/A     ; 9.000               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 3.427  ; 5.806 ; N/A      ; N/A     ; 4.000               ;
; Design-wide TNS                                           ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50_I                                               ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.340 ; 4.340 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 3.652 ; 3.652 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 3.704 ; 3.704 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 3.915 ; 3.915 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.096 ; 4.096 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 3.616 ; 3.616 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 3.647 ; 3.647 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 3.897 ; 3.897 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 3.647 ; 3.647 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.147 ; 4.147 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 3.659 ; 3.659 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 3.292 ; 3.292 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.340 ; 4.340 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 3.634 ; 3.634 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.097 ; 4.097 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 3.287 ; 3.287 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 3.349 ; 3.349 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 2.489 ; 2.489 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 2.489 ; 2.489 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 1.573 ; 1.573 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -1.671 ; -1.671 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -1.884 ; -1.884 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -1.929 ; -1.929 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -1.999 ; -1.999 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -2.086 ; -2.086 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -1.851 ; -1.851 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -1.901 ; -1.901 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -2.008 ; -2.008 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -1.875 ; -1.875 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -2.133 ; -2.133 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -1.913 ; -1.913 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -1.671 ; -1.671 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -2.202 ; -2.202 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -1.897 ; -1.897 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -2.098 ; -2.098 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -1.692 ; -1.692 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -1.720 ; -1.720 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -0.668 ; -0.668 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -0.668 ; -0.668 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -0.806 ; -0.806 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 7.397 ; 7.397 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 7.181 ; 7.181 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 7.205 ; 7.205 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 7.397 ; 7.397 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 7.389 ; 7.389 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 7.378 ; 7.378 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 7.178 ; 7.178 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 7.182 ; 7.182 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 7.678 ; 7.678 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 7.214 ; 7.214 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 7.678 ; 7.678 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 7.380 ; 7.380 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 7.494 ; 7.494 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 7.186 ; 7.186 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 7.335 ; 7.335 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 7.560 ; 7.560 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 8.653 ; 8.653 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 8.421 ; 8.421 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 8.423 ; 8.423 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 7.493 ; 7.493 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 8.607 ; 8.607 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 8.169 ; 8.169 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 8.546 ; 8.546 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 8.653 ; 8.653 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 7.690 ; 7.690 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 7.690 ; 7.690 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 7.391 ; 7.391 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 7.690 ; 7.690 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 6.949 ; 6.949 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 7.054 ; 7.054 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 6.456 ; 6.456 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 9.339 ; 9.339 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 8.774 ; 8.774 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 9.339 ; 9.339 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 7.591 ; 7.591 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 7.916 ; 7.916 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 7.617 ; 7.617 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 7.525 ; 7.525 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 7.433 ; 7.433 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 9.339 ; 9.339 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 9.099 ; 9.099 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 9.339 ; 9.339 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 8.873 ; 8.873 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 7.936 ; 7.936 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 7.600 ; 7.600 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 7.845 ; 7.845 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 7.882 ; 7.882 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 7.923 ; 7.923 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 7.587 ; 7.587 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 7.857 ; 7.857 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 7.533 ; 7.533 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 7.163 ; 7.163 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 7.855 ; 7.855 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 7.923 ; 7.923 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 7.398 ; 7.398 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 8.088 ; 8.088 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 7.490 ; 7.490 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 7.647 ; 7.647 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 8.088 ; 8.088 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 7.888 ; 7.888 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 7.890 ; 7.890 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 7.176 ; 7.176 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 7.835 ; 7.835 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 7.741 ; 7.741 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 7.567 ; 7.567 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 7.619 ; 7.619 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 7.381 ; 7.381 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 7.151 ; 7.151 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 6.438 ; 6.438 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 6.630 ; 6.630 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 6.666 ; 6.666 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 6.429 ; 6.429 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 6.698 ; 6.698 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 6.425 ; 6.425 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 6.914 ; 6.914 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 6.693 ; 6.693 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 7.145 ; 7.145 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 7.396 ; 7.396 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 7.741 ; 7.741 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 7.686 ; 7.686 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 6.639 ; 6.639 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 6.929 ; 6.929 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 6.063 ; 6.063 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 8.968 ; 8.968 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 8.553 ; 8.553 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 8.965 ; 8.965 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 8.621 ; 8.621 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 8.551 ; 8.551 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 8.611 ; 8.611 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 8.665 ; 8.665 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 8.968 ; 8.968 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 8.611 ; 8.611 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 7.530 ; 7.530 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 8.323 ; 8.323 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 8.265 ; 8.265 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 7.530 ; 7.530 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 8.628 ; 8.628 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 8.551 ; 8.551 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 8.300 ; 8.300 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 8.310 ; 8.310 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 6.063 ; 6.063 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 9.270 ; 9.270 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 8.780 ; 8.780 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 7.560 ; 7.560 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 7.122 ; 7.122 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 6.661 ; 6.661 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 6.739 ; 6.739 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 6.757 ; 6.757 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 6.920 ; 6.920 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 6.671 ; 6.671 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 6.897 ; 6.897 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 7.157 ; 7.157 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 7.153 ; 7.153 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 7.560 ; 7.560 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 4.638 ; 4.638 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 7.445 ; 7.445 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 7.142 ; 7.142 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 6.931 ; 6.931 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 6.451 ; 6.451 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 6.451 ; 6.451 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 6.431 ; 6.431 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 7.305 ; 7.305 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 6.636 ; 6.636 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 7.445 ; 7.445 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 6.662 ; 6.662 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 6.894 ; 6.894 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 7.038 ; 7.038 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 7.157 ; 7.157 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 6.882 ; 6.882 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 6.422 ; 6.422 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 7.157 ; 7.157 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 6.907 ; 6.907 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 6.925 ; 6.925 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 6.405 ; 6.405 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 6.665 ; 6.665 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 6.440 ; 6.440 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 6.921 ; 6.921 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 6.444 ; 6.444 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 6.966 ; 6.966 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 4.638 ; 4.638 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 3.694 ; 3.694 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 3.694 ; 3.694 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 3.812 ; 3.812 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 3.881 ; 3.881 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 3.901 ; 3.901 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 3.999 ; 3.999 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 3.897 ; 3.897 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 3.891 ; 3.891 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 3.813 ; 3.813 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 3.812 ; 3.812 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 3.816 ; 3.816 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 3.899 ; 3.899 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 4.106 ; 4.106 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 3.971 ; 3.971 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 3.916 ; 3.916 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 3.816 ; 3.816 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 3.824 ; 3.824 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 3.926 ; 3.926 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 4.007 ; 4.007 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 4.485 ; 4.485 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 4.476 ; 4.476 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 4.007 ; 4.007 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 4.365 ; 4.365 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 4.212 ; 4.212 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 4.476 ; 4.476 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 4.453 ; 4.453 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 3.701 ; 3.701 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 4.188 ; 4.188 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 3.934 ; 3.934 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 4.188 ; 4.188 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 3.931 ; 3.931 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 3.911 ; 3.911 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 3.701 ; 3.701 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 3.882 ; 3.882 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 4.642 ; 4.642 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 4.834 ; 4.834 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 4.013 ; 4.013 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 4.162 ; 4.162 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 3.892 ; 3.892 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 3.936 ; 3.936 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 3.882 ; 3.882 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 4.007 ; 4.007 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 4.728 ; 4.728 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 4.817 ; 4.817 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 4.660 ; 4.660 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 4.070 ; 4.070 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 4.007 ; 4.007 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 4.123 ; 4.123 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 4.128 ; 4.128 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 3.813 ; 3.813 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 3.955 ; 3.955 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 4.092 ; 4.092 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 3.941 ; 3.941 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 3.813 ; 3.813 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 4.125 ; 4.125 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 4.039 ; 4.039 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 3.924 ; 3.924 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 3.820 ; 3.820 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 3.989 ; 3.989 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 4.027 ; 4.027 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 4.269 ; 4.269 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 4.192 ; 4.192 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 4.193 ; 4.193 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 3.820 ; 3.820 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 4.022 ; 4.022 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 3.683 ; 3.683 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 4.227 ; 4.227 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 4.161 ; 4.161 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 4.041 ; 4.041 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 3.982 ; 3.982 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 3.695 ; 3.695 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 3.766 ; 3.766 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 3.798 ; 3.798 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 3.683 ; 3.683 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 3.815 ; 3.815 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 3.685 ; 3.685 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 3.913 ; 3.913 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 3.813 ; 3.813 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 3.975 ; 3.975 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 4.139 ; 4.139 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 4.293 ; 4.293 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 4.277 ; 4.277 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 3.773 ; 3.773 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 3.920 ; 3.920 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 3.454 ; 3.454 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 4.206 ; 4.206 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 4.734 ; 4.734 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 4.886 ; 4.886 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 4.710 ; 4.710 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 4.734 ; 4.734 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 4.700 ; 4.700 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 4.755 ; 4.755 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 4.890 ; 4.890 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 4.700 ; 4.700 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 4.206 ; 4.206 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 4.585 ; 4.585 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 4.560 ; 4.560 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 4.206 ; 4.206 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 4.720 ; 4.720 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 4.734 ; 4.734 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 4.592 ; 4.592 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.602 ; 4.602 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 3.454 ; 3.454 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 5.031 ; 5.031 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 4.550 ; 4.550 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 3.784 ; 3.784 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 4.005 ; 4.005 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 3.784 ; 3.784 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 3.800 ; 3.800 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 3.816 ; 3.816 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 3.916 ; 3.916 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 3.795 ; 3.795 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 3.901 ; 3.901 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 4.028 ; 4.028 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 4.021 ; 4.021 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 4.167 ; 4.167 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 2.466 ; 2.466 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 3.685 ; 3.685 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 4.007 ; 4.007 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 3.920 ; 3.920 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 3.700 ; 3.700 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 3.700 ; 3.700 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 3.685 ; 3.685 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 4.125 ; 4.125 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 3.769 ; 3.769 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 4.092 ; 4.092 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 3.794 ; 3.794 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 3.900 ; 3.900 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 3.984 ; 3.984 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 3.659 ; 3.659 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 3.876 ; 3.876 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 3.679 ; 3.679 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 4.015 ; 4.015 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 3.905 ; 3.905 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 3.915 ; 3.915 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 3.659 ; 3.659 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 3.796 ; 3.796 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 3.691 ; 3.691 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 3.917 ; 3.917 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 3.690 ; 3.690 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 3.939 ; 3.939 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 2.466 ; 2.466 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 1.862 ; 1.862 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 1.862 ; 1.862 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+--------------+-------------+----+-------+-------+----+
; Input Port   ; Output Port ; RR ; RF    ; FR    ; FF ;
+--------------+-------------+----+-------+-------+----+
; SWITCH_I[17] ; resetn      ;    ; 7.497 ; 7.497 ;    ;
+--------------+-------------+----+-------+-------+----+


+------------------------------------------------------+
; Minimum Progagation Delay                            ;
+--------------+-------------+----+-------+-------+----+
; Input Port   ; Output Port ; RR ; RF    ; FR    ; FF ;
+--------------+-------------+----+-------+-------+----+
; SWITCH_I[17] ; resetn      ;    ; 3.856 ; 3.856 ;    ;
+--------------+-------------+----+-------+-------+----+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 17225    ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 17225    ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 217   ; 217  ;
; Unconstrained Output Ports      ; 129   ; 129  ;
; Unconstrained Output Port Paths ; 281   ; 281  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Nov 08 13:56:54 2018
Info: Command: quartus_sta PROJECT -c PROJECT
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PROJECT.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50_I CLOCK_50_I
    Info (332110): create_generated_clock -source {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]} {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 3.427
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.427         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    12.740         0.000 CLOCK_50_I 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50_I 
    Info (332119):     6.343         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 4.074
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.074         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    16.717         0.000 CLOCK_50_I 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50_I 
    Info (332119):     5.806         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4549 megabytes
    Info: Processing ended: Thu Nov 08 13:56:56 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


