## HDLとは
ハードウェアを記述するための言語。  
ハードウェア＝論理回路で、アナログ回路ではない。  

回路図でASICを開発する場合は、ASICベンダとシリーズを決めて設計作業が必要だった。
回路図で利用するライブラリがベンダ/シリーズごとに異なっていたため。

HDLを利用すれば機能設計が終わった後、もしくは、FPGAでプロトタイプを動作させた後、選定を変えることが可能となる。

VHDL は米国国防省によって、VHSIC プログラムで規定された標準言語であり、早い段階から IEEE で標準化されていました。

Verilog-HDL は個人により発案され、Open 環境で磨かれてきた標準言語です。

VHDL、Verilog-HDL どちらも各種合成ツールやシミュレータで対応されています。

### 論理合成
HDLで記述された論理機能を実際のゲート回路に変換。
変換の際に冗長な記述を最適化。
論理合成の出力は、ASICやFPGA用のネットリスト
>ネットリスト
回路部品の接続関係をテキストで表現したもの

>RTL
HDLで記述された論理回路

実際にデバイス上に構築していくには、ゲート回路に変換する必要がある。
この作業を論理合成と呼び、一般的には論理合成ツールなるソフトウェアが使用される。


論理合成ツールにはいくつかの種類がある。
MentorGraphics 社の Precisiton Synthesis や Synopsys 社の SynplifyPro などがあります。
論理合成ツールを用いて、ASICやFPGA用のネットリストを生成する。

![alt text](image/5/1.png)  

```Mermaid
flowchart TD
A[設計仕様の検討] --> B[HDLの設計]
B --> C{内部遅延を含めない論理的なシミュレーション}
C -- Yes --> D[論理構成]
C -- No --> B[論理構成]
D --> E[配置配線]
E --> F[タイミング検証]
F -→G[ボード書き込み]
```
※D以降はツールが自動で行ってくれる

![alt text](image/5/2.png)

**タイミング**
FPGA/CPLD内部のスタティックなタイミング解析を指す。
配置配線結果がユーザーの満足するタイミング仕様となっているかを検証する。

最後に、ボードに実装されている FPGA/CPLD へデータを書き込んで、実機検証（デバッグ）を行います


## 書式のルール
1. 1つのステートメント（処理）の終了には、セミコロン (;)
2. 指定されている予約語を使用します。（if, then, in, out など、次ページに記載しています）
3. VHDL では、コンポーネント間の接続などの配線 (signal) や各種変数(variable) などが使用されますが、これらは必ずデータタイプを指定して使用する必要があります。
4. データタイプには、標準で定義されているものや、ユー
ザが新しくデータタイプを定義して使用することができます。
5. VHDL ではデータタイプを重視した言語であり、同じデータタイプでないとデータ代入することができません。
6. 最初の文字は必ず英字で始めるようにしなければならず、数字や記号を使用することはできません。
7. 使用できる文字は、英字、数字、記号は ‘_’（ア
ンダーバー）で、それ以外の記号などは使用することが出来ません。’_’ は2個以上続けて使用することはできません。
8. 予約語を信号名やピン名に使用することはできません。たとえば、ピンに “in” という名前を付けることはできません
9. 1つのステートメントが長くなる場合などには、複数行に分けて記述することができます。
10. コメントを入れる場合には、コメントの開始位置に ‘—’ (ダブル・ハイフン)を付けます。ダブル・ハイフンを付けるとそれ以降、その行が改行されるまでがコメントと認識されます。
11. VHDL には複数行をまとめてコメントアウトする記述方法がありませんので、1行ずつダブル・ハイフンを付ける必要があります。


