+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                         ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; inst3|rst_controller_002|alt_rst_req_sync_uq1                                                                     ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|rst_controller_002|alt_rst_sync_uq1                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|rst_controller_002                                                                                          ; 33    ; 29             ; 0            ; 29             ; 1      ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|rst_controller_001|alt_rst_req_sync_uq1                                                                     ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|rst_controller_001|alt_rst_sync_uq1                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|rst_controller_001                                                                                          ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|rst_controller|alt_rst_req_sync_uq1                                                                         ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|rst_controller|alt_rst_sync_uq1                                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|rst_controller                                                                                              ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|irq_mapper_001                                                                                              ; 4     ; 30             ; 2            ; 30             ; 32     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|irq_mapper                                                                                                  ; 5     ; 29             ; 2            ; 29             ; 32     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_xbar_mux_003|arb|adder                                                                ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_xbar_mux_003|arb                                                                      ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_xbar_mux_003                                                                          ; 231   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_xbar_mux_002|arb|adder                                                                ; 28    ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_xbar_mux_002|arb                                                                      ; 11    ; 0              ; 4            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_xbar_mux_002                                                                          ; 801   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_xbar_mux_001|arb|adder                                                                ; 32    ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_xbar_mux_001|arb                                                                      ; 12    ; 0              ; 4            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_xbar_mux_001                                                                          ; 915   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_xbar_mux|arb|adder                                                                    ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_xbar_mux|arb                                                                          ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_xbar_mux                                                                              ; 231   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_xbar_demux_013                                                                        ; 117   ; 1              ; 2            ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_xbar_demux_012                                                                        ; 117   ; 1              ; 2            ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_xbar_demux_011                                                                        ; 118   ; 4              ; 2            ; 4              ; 229    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_xbar_demux_010                                                                        ; 117   ; 1              ; 2            ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_xbar_demux_009                                                                        ; 117   ; 1              ; 2            ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_xbar_demux_008                                                                        ; 118   ; 4              ; 2            ; 4              ; 229    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_xbar_demux_007                                                                        ; 117   ; 1              ; 2            ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_xbar_demux_006                                                                        ; 117   ; 1              ; 2            ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_xbar_demux_005                                                                        ; 118   ; 4              ; 2            ; 4              ; 229    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_xbar_demux_004                                                                        ; 117   ; 1              ; 2            ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_xbar_demux_003                                                                        ; 117   ; 1              ; 2            ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_xbar_demux_002                                                                        ; 117   ; 1              ; 2            ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_xbar_demux_001                                                                        ; 118   ; 4              ; 2            ; 4              ; 229    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_xbar_demux                                                                            ; 118   ; 4              ; 2            ; 4              ; 229    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_xbar_mux_013                                                                          ; 117   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_xbar_mux_012                                                                          ; 117   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_xbar_mux_011|arb|adder                                                                ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_xbar_mux_011|arb                                                                      ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_xbar_mux_011                                                                          ; 231   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_xbar_mux_010                                                                          ; 117   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_xbar_mux_009                                                                          ; 117   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_xbar_mux_008|arb|adder                                                                ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_xbar_mux_008|arb                                                                      ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_xbar_mux_008                                                                          ; 231   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_xbar_mux_007                                                                          ; 117   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_xbar_mux_006                                                                          ; 117   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_xbar_mux_005|arb|adder                                                                ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_xbar_mux_005|arb                                                                      ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_xbar_mux_005                                                                          ; 231   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_xbar_mux_004                                                                          ; 117   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_xbar_mux_003                                                                          ; 117   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_xbar_mux_002                                                                          ; 117   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_xbar_mux_001|arb|adder                                                                ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_xbar_mux_001|arb                                                                      ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_xbar_mux_001                                                                          ; 231   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_xbar_mux|arb|adder                                                                    ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_xbar_mux|arb                                                                          ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_xbar_mux                                                                              ; 231   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_xbar_demux_003                                                                        ; 118   ; 4              ; 2            ; 4              ; 229    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_xbar_demux_002                                                                        ; 123   ; 49             ; 2            ; 49             ; 799    ; 49              ; 49            ; 49              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_xbar_demux_001                                                                        ; 124   ; 64             ; 2            ; 64             ; 913    ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_xbar_demux                                                                            ; 118   ; 4              ; 2            ; 4              ; 229    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|id_router_013|the_default_decode                                                          ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|id_router_013                                                                             ; 103   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|id_router_012|the_default_decode                                                          ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|id_router_012                                                                             ; 103   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|id_router_011|the_default_decode                                                          ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|id_router_011                                                                             ; 103   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|id_router_010|the_default_decode                                                          ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|id_router_010                                                                             ; 103   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|id_router_009|the_default_decode                                                          ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|id_router_009                                                                             ; 103   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|id_router_008|the_default_decode                                                          ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|id_router_008                                                                             ; 103   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|id_router_007|the_default_decode                                                          ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|id_router_007                                                                             ; 103   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|id_router_006|the_default_decode                                                          ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|id_router_006                                                                             ; 103   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|id_router_005|the_default_decode                                                          ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|id_router_005                                                                             ; 103   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|id_router_004|the_default_decode                                                          ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|id_router_004                                                                             ; 103   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|id_router_003|the_default_decode                                                          ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|id_router_003                                                                             ; 103   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|id_router_002|the_default_decode                                                          ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|id_router_002                                                                             ; 103   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|id_router_001|the_default_decode                                                          ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|id_router_001                                                                             ; 103   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|id_router|the_default_decode                                                              ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|id_router                                                                                 ; 103   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|addr_router_003|the_default_decode                                                        ; 0     ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|addr_router_003                                                                           ; 103   ; 0              ; 6            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|addr_router_002|the_default_decode                                                        ; 0     ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|addr_router_002                                                                           ; 103   ; 0              ; 6            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|addr_router_001|the_default_decode                                                        ; 0     ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|addr_router_001                                                                           ; 103   ; 0              ; 6            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|addr_router|the_default_decode                                                            ; 0     ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|addr_router                                                                               ; 103   ; 0              ; 6            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|onchip_data_memory_cpu1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo             ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|onchip_data_memory_cpu1_s1_translator_avalon_universal_slave_0_agent|uncompressor         ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|onchip_data_memory_cpu1_s1_translator_avalon_universal_slave_0_agent                      ; 292   ; 39             ; 51           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_mem_out_translator_avalon_universal_slave_0_agent_rsp_fifo                           ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_mem_out_translator_avalon_universal_slave_0_agent|uncompressor                       ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_mem_out_translator_avalon_universal_slave_0_agent                                    ; 292   ; 39             ; 51           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|onchip_instruction_memory1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo          ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|onchip_instruction_memory1_s1_translator_avalon_universal_slave_0_agent|uncompressor      ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|onchip_instruction_memory1_s1_translator_avalon_universal_slave_0_agent                   ; 292   ; 39             ; 51           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|jtag_uart1_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo           ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|jtag_uart1_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|uncompressor       ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|jtag_uart1_avalon_jtag_slave_translator_avalon_universal_slave_0_agent                    ; 292   ; 39             ; 51           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|timer1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                              ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|timer1_s1_translator_avalon_universal_slave_0_agent|uncompressor                          ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|timer1_s1_translator_avalon_universal_slave_0_agent                                       ; 292   ; 39             ; 51           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu1_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                 ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu1_jtag_debug_module_translator_avalon_universal_slave_0_agent|uncompressor             ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu1_jtag_debug_module_translator_avalon_universal_slave_0_agent                          ; 292   ; 39             ; 51           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_mem_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo                        ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_mem_in_csr_translator_avalon_universal_slave_0_agent|uncompressor                    ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_mem_in_csr_translator_avalon_universal_slave_0_agent                                 ; 292   ; 39             ; 51           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_mem_in_translator_avalon_universal_slave_0_agent_rsp_fifo                            ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_mem_in_translator_avalon_universal_slave_0_agent|uncompressor                        ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_mem_in_translator_avalon_universal_slave_0_agent                                     ; 292   ; 39             ; 51           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                    ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|sysid_control_slave_translator_avalon_universal_slave_0_agent|uncompressor                ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|sysid_control_slave_translator_avalon_universal_slave_0_agent                             ; 292   ; 39             ; 51           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|onchip_data_memory_cpu0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo             ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|onchip_data_memory_cpu0_s1_translator_avalon_universal_slave_0_agent|uncompressor         ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|onchip_data_memory_cpu0_s1_translator_avalon_universal_slave_0_agent                      ; 292   ; 39             ; 51           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|jtag_uart0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo           ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|jtag_uart0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|uncompressor       ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|jtag_uart0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent                    ; 292   ; 39             ; 51           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|timer0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                              ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|timer0_s1_translator_avalon_universal_slave_0_agent|uncompressor                          ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|timer0_s1_translator_avalon_universal_slave_0_agent                                       ; 292   ; 39             ; 51           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|onchip_instruction_memory0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo          ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|onchip_instruction_memory0_s1_translator_avalon_universal_slave_0_agent|uncompressor      ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|onchip_instruction_memory0_s1_translator_avalon_universal_slave_0_agent                   ; 292   ; 39             ; 51           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                 ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu0_jtag_debug_module_translator_avalon_universal_slave_0_agent|uncompressor             ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu0_jtag_debug_module_translator_avalon_universal_slave_0_agent                          ; 292   ; 39             ; 51           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu1_instruction_master_translator_avalon_universal_master_0_agent                        ; 180   ; 40             ; 82           ; 40             ; 135    ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu1_data_master_translator_avalon_universal_master_0_agent                               ; 180   ; 40             ; 82           ; 40             ; 135    ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu0_data_master_translator_avalon_universal_master_0_agent                               ; 180   ; 40             ; 82           ; 40             ; 135    ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu0_instruction_master_translator_avalon_universal_master_0_agent                        ; 180   ; 40             ; 82           ; 40             ; 135    ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|onchip_data_memory_cpu1_s1_translator                                                     ; 103   ; 8              ; 4            ; 8              ; 88     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_mem_out_translator                                                                   ; 103   ; 6              ; 18           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|onchip_instruction_memory1_s1_translator                                                  ; 103   ; 8              ; 5            ; 8              ; 87     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|jtag_uart1_avalon_jtag_slave_translator                                                   ; 103   ; 6              ; 21           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|timer1_s1_translator                                                                      ; 87    ; 23             ; 35           ; 23             ; 55     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu1_jtag_debug_module_translator                                                         ; 103   ; 6              ; 10           ; 6              ; 82     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_mem_in_csr_translator                                                                ; 103   ; 7              ; 16           ; 7              ; 71     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_mem_in_translator                                                                    ; 103   ; 38             ; 18           ; 38             ; 67     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|sysid_control_slave_translator                                                            ; 103   ; 7              ; 18           ; 7              ; 35     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|onchip_data_memory_cpu0_s1_translator                                                     ; 103   ; 8              ; 4            ; 8              ; 88     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|jtag_uart0_avalon_jtag_slave_translator                                                   ; 103   ; 6              ; 21           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|timer0_s1_translator                                                                      ; 87    ; 23             ; 35           ; 23             ; 55     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|onchip_instruction_memory0_s1_translator                                                  ; 103   ; 8              ; 5            ; 8              ; 87     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu0_jtag_debug_module_translator                                                         ; 103   ; 6              ; 10           ; 6              ; 82     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu1_instruction_master_translator                                                        ; 104   ; 52             ; 0            ; 52             ; 95     ; 52              ; 52            ; 52              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu1_data_master_translator                                                               ; 104   ; 13             ; 0            ; 13             ; 95     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu0_data_master_translator                                                               ; 104   ; 13             ; 0            ; 13             ; 95     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu0_instruction_master_translator                                                        ; 104   ; 52             ; 0            ; 52             ; 95     ; 52              ; 52            ; 52              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0                                                                                           ; 550   ; 0              ; 0            ; 0              ; 628    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|onchip_data_memory_cpu1|the_altsyncram|auto_generated|mux2                                                  ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|onchip_data_memory_cpu1|the_altsyncram|auto_generated|decode3                                               ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|onchip_data_memory_cpu1|the_altsyncram|auto_generated                                                       ; 54    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|onchip_data_memory_cpu1                                                                                     ; 57    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_mem|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|wr_ptr                 ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_mem|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count           ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_mem|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|FIFOram|altsyncram1    ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_mem|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|FIFOram                ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_mem|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_mem|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state             ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_mem|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo                        ; 37    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_mem|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated                               ; 36    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_mem|the_scfifo_with_controls|the_scfifo                                                                ; 36    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_mem|the_scfifo_with_controls                                                                           ; 73    ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_mem                                                                                                    ; 73    ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|sysid                                                                                                       ; 3     ; 20             ; 2            ; 20             ; 32     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|onchip_data_memory_cpu0|the_altsyncram|auto_generated|mux2                                                  ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|onchip_data_memory_cpu0|the_altsyncram|auto_generated|decode3                                               ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|onchip_data_memory_cpu0|the_altsyncram|auto_generated                                                       ; 54    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|onchip_data_memory_cpu0                                                                                     ; 57    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|onchip_instruction_memory1|the_altsyncram|auto_generated|mux2                                               ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|onchip_instruction_memory1|the_altsyncram|auto_generated|decode3                                            ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|onchip_instruction_memory1|the_altsyncram|auto_generated                                                    ; 53    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|onchip_instruction_memory1                                                                                  ; 56    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|onchip_instruction_memory0|the_altsyncram|auto_generated|mux2                                               ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|onchip_instruction_memory0|the_altsyncram|auto_generated|decode3                                            ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|onchip_instruction_memory0|the_altsyncram|auto_generated                                                    ; 53    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|onchip_instruction_memory0                                                                                  ; 56    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart1|the_SoC_jtag_uart0_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                   ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart1|the_SoC_jtag_uart0_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                             ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart1|the_SoC_jtag_uart0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram|altsyncram1                      ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart1|the_SoC_jtag_uart0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                  ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart1|the_SoC_jtag_uart0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                   ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart1|the_SoC_jtag_uart0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                               ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart1|the_SoC_jtag_uart0_scfifo_r|rfifo|auto_generated|dpfifo                                          ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart1|the_SoC_jtag_uart0_scfifo_r|rfifo|auto_generated                                                 ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart1|the_SoC_jtag_uart0_scfifo_r                                                                      ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart1|the_SoC_jtag_uart0_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                   ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart1|the_SoC_jtag_uart0_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                             ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart1|the_SoC_jtag_uart0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram|altsyncram1                      ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart1|the_SoC_jtag_uart0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                  ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart1|the_SoC_jtag_uart0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                   ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart1|the_SoC_jtag_uart0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                               ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart1|the_SoC_jtag_uart0_scfifo_w|wfifo|auto_generated|dpfifo                                          ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart1|the_SoC_jtag_uart0_scfifo_w|wfifo|auto_generated                                                 ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart1|the_SoC_jtag_uart0_scfifo_w                                                                      ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart1                                                                                                  ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart0|the_SoC_jtag_uart0_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                   ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart0|the_SoC_jtag_uart0_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                             ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart0|the_SoC_jtag_uart0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram|altsyncram1                      ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart0|the_SoC_jtag_uart0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                  ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart0|the_SoC_jtag_uart0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                   ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart0|the_SoC_jtag_uart0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                               ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart0|the_SoC_jtag_uart0_scfifo_r|rfifo|auto_generated|dpfifo                                          ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart0|the_SoC_jtag_uart0_scfifo_r|rfifo|auto_generated                                                 ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart0|the_SoC_jtag_uart0_scfifo_r                                                                      ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart0|the_SoC_jtag_uart0_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                   ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart0|the_SoC_jtag_uart0_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                             ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart0|the_SoC_jtag_uart0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram|altsyncram1                      ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart0|the_SoC_jtag_uart0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                  ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart0|the_SoC_jtag_uart0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                   ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart0|the_SoC_jtag_uart0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                               ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart0|the_SoC_jtag_uart0_scfifo_w|wfifo|auto_generated|dpfifo                                          ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart0|the_SoC_jtag_uart0_scfifo_w|wfifo|auto_generated                                                 ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart0|the_SoC_jtag_uart0_scfifo_w                                                                      ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart0                                                                                                  ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|timer1                                                                                                      ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|timer0                                                                                                      ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu1|the_SoC_cpu1_nios2_oci|the_SoC_cpu1_jtag_debug_module_wrapper|the_SoC_cpu1_jtag_debug_module_sysclk    ; 43    ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu1|the_SoC_cpu1_nios2_oci|the_SoC_cpu1_jtag_debug_module_wrapper|the_SoC_cpu1_jtag_debug_module_tck       ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu1|the_SoC_cpu1_nios2_oci|the_SoC_cpu1_jtag_debug_module_wrapper                                          ; 123   ; 0              ; 0            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu1|the_SoC_cpu1_nios2_oci|the_SoC_cpu1_nios2_oci_im                                                       ; 97    ; 36             ; 93           ; 36             ; 48     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu1|the_SoC_cpu1_nios2_oci|the_SoC_cpu1_nios2_oci_pib                                                      ; 39    ; 20             ; 38           ; 20             ; 19     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu1|the_SoC_cpu1_nios2_oci|the_SoC_cpu1_nios2_oci_fifo|the_SoC_cpu1_oci_test_bench                         ; 36    ; 0              ; 36           ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu1|the_SoC_cpu1_nios2_oci|the_SoC_cpu1_nios2_oci_fifo|the_SoC_cpu1_nios2_oci_fifo_cnt_inc                 ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu1|the_SoC_cpu1_nios2_oci|the_SoC_cpu1_nios2_oci_fifo|the_SoC_cpu1_nios2_oci_fifo_wrptr_inc               ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu1|the_SoC_cpu1_nios2_oci|the_SoC_cpu1_nios2_oci_fifo|the_SoC_cpu1_nios2_oci_compute_input_tm_cnt         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu1|the_SoC_cpu1_nios2_oci|the_SoC_cpu1_nios2_oci_fifo                                                     ; 151   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu1|the_SoC_cpu1_nios2_oci|the_SoC_cpu1_nios2_oci_dtrace|SoC_cpu1_nios2_oci_trc_ctrl_td_mode               ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu1|the_SoC_cpu1_nios2_oci|the_SoC_cpu1_nios2_oci_dtrace                                                   ; 104   ; 0              ; 93           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu1|the_SoC_cpu1_nios2_oci|the_SoC_cpu1_nios2_oci_itrace                                                   ; 25    ; 17             ; 23           ; 17             ; 87     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu1|the_SoC_cpu1_nios2_oci|the_SoC_cpu1_nios2_oci_dbrk                                                     ; 89    ; 0              ; 0            ; 0              ; 93     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu1|the_SoC_cpu1_nios2_oci|the_SoC_cpu1_nios2_oci_xbrk                                                     ; 55    ; 5              ; 52           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu1|the_SoC_cpu1_nios2_oci|the_SoC_cpu1_nios2_oci_break                                                    ; 52    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu1|the_SoC_cpu1_nios2_oci|the_SoC_cpu1_nios2_avalon_reg                                                   ; 48    ; 0              ; 29           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu1|the_SoC_cpu1_nios2_oci|the_SoC_cpu1_nios2_ocimem|SoC_cpu1_ociram_sp_ram|the_altsyncram|auto_generated  ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu1|the_SoC_cpu1_nios2_oci|the_SoC_cpu1_nios2_ocimem|SoC_cpu1_ociram_sp_ram                                ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu1|the_SoC_cpu1_nios2_oci|the_SoC_cpu1_nios2_ocimem                                                       ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu1|the_SoC_cpu1_nios2_oci|the_SoC_cpu1_nios2_oci_debug                                                    ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu1|the_SoC_cpu1_nios2_oci                                                                                 ; 160   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu1|SoC_cpu1_register_bank_b|the_altsyncram|auto_generated                                                 ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu1|SoC_cpu1_register_bank_b                                                                               ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu1|SoC_cpu1_register_bank_a|the_altsyncram|auto_generated                                                 ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu1|SoC_cpu1_register_bank_a                                                                               ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu1|the_SoC_cpu1_test_bench                                                                                ; 275   ; 3              ; 241          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu1                                                                                                        ; 149   ; 0              ; 30           ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu0|the_SoC_cpu0_nios2_oci|the_SoC_cpu0_jtag_debug_module_wrapper|the_SoC_cpu0_jtag_debug_module_sysclk    ; 43    ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu0|the_SoC_cpu0_nios2_oci|the_SoC_cpu0_jtag_debug_module_wrapper|the_SoC_cpu0_jtag_debug_module_tck       ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu0|the_SoC_cpu0_nios2_oci|the_SoC_cpu0_jtag_debug_module_wrapper                                          ; 123   ; 0              ; 0            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu0|the_SoC_cpu0_nios2_oci|the_SoC_cpu0_nios2_oci_im                                                       ; 97    ; 36             ; 93           ; 36             ; 48     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu0|the_SoC_cpu0_nios2_oci|the_SoC_cpu0_nios2_oci_pib                                                      ; 39    ; 20             ; 38           ; 20             ; 19     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu0|the_SoC_cpu0_nios2_oci|the_SoC_cpu0_nios2_oci_fifo|the_SoC_cpu0_oci_test_bench                         ; 36    ; 0              ; 36           ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu0|the_SoC_cpu0_nios2_oci|the_SoC_cpu0_nios2_oci_fifo|the_SoC_cpu0_nios2_oci_fifo_cnt_inc                 ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu0|the_SoC_cpu0_nios2_oci|the_SoC_cpu0_nios2_oci_fifo|the_SoC_cpu0_nios2_oci_fifo_wrptr_inc               ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu0|the_SoC_cpu0_nios2_oci|the_SoC_cpu0_nios2_oci_fifo|the_SoC_cpu0_nios2_oci_compute_input_tm_cnt         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu0|the_SoC_cpu0_nios2_oci|the_SoC_cpu0_nios2_oci_fifo                                                     ; 151   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu0|the_SoC_cpu0_nios2_oci|the_SoC_cpu0_nios2_oci_dtrace|SoC_cpu0_nios2_oci_trc_ctrl_td_mode               ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu0|the_SoC_cpu0_nios2_oci|the_SoC_cpu0_nios2_oci_dtrace                                                   ; 104   ; 0              ; 93           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu0|the_SoC_cpu0_nios2_oci|the_SoC_cpu0_nios2_oci_itrace                                                   ; 25    ; 17             ; 23           ; 17             ; 87     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu0|the_SoC_cpu0_nios2_oci|the_SoC_cpu0_nios2_oci_dbrk                                                     ; 89    ; 0              ; 0            ; 0              ; 93     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu0|the_SoC_cpu0_nios2_oci|the_SoC_cpu0_nios2_oci_xbrk                                                     ; 55    ; 5              ; 52           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu0|the_SoC_cpu0_nios2_oci|the_SoC_cpu0_nios2_oci_break                                                    ; 52    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu0|the_SoC_cpu0_nios2_oci|the_SoC_cpu0_nios2_avalon_reg                                                   ; 48    ; 0              ; 28           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu0|the_SoC_cpu0_nios2_oci|the_SoC_cpu0_nios2_ocimem|SoC_cpu0_ociram_sp_ram|the_altsyncram|auto_generated  ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu0|the_SoC_cpu0_nios2_oci|the_SoC_cpu0_nios2_ocimem|SoC_cpu0_ociram_sp_ram                                ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu0|the_SoC_cpu0_nios2_oci|the_SoC_cpu0_nios2_ocimem                                                       ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu0|the_SoC_cpu0_nios2_oci|the_SoC_cpu0_nios2_oci_debug                                                    ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu0|the_SoC_cpu0_nios2_oci                                                                                 ; 160   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu0|SoC_cpu0_register_bank_b|the_altsyncram|auto_generated                                                 ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu0|SoC_cpu0_register_bank_b                                                                               ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu0|SoC_cpu0_register_bank_a|the_altsyncram|auto_generated                                                 ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu0|SoC_cpu0_register_bank_a                                                                               ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu0|the_SoC_cpu0_test_bench                                                                                ; 275   ; 3              ; 241          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu0                                                                                                        ; 149   ; 0              ; 29           ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3                                                                                                             ; 2     ; 1              ; 0            ; 1              ; 0      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
