<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:21:52.2152</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.03.23</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0037886</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>관통 전극을 갖는 반도체 소자</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE INCLUDING THROUGH  ELECTRODE</inventionTitleEng><openDate>2024.10.02</openDate><openNumber>10-2024-0143079</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/10</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 소자는 교번 적층된 다수의 층간 절연층 및 다수의 수평 배선층, 상기 다수의 층간 절연층 및 상기 다수의 수평 배선층을 관통하는 다수의 채널 구조체, 그리고 상기 다수의 층간 절연층 및 상기 다수의 수평 배선층을 관통하고 상기 다수의 수평 배선층에 접속된 제1 및 제2 관통 전극을 갖는 적층 구조체를 포함할 수 있다. 상기 적층 구조체의 하부에 배치되고, 상기 제1 관통 전극에 접속된 하부 패스 트랜지스터를 갖는 제1 로직 구조체가 제공될 수 있다. 상기 적층 구조체의 상부에 배치되고, 상기 제2 관통 전극에 접속된 상부 패스 트랜지스터를 갖는 제2 로직 구조체가 제공될 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 교번 적층된 다수의 층간 절연층 및 다수의 수평 배선층, 상기 다수의 층간 절연층 및 상기 다수의 수평 배선층을 관통하는 다수의 채널 구조체, 그리고 상기 다수의 층간 절연층 및 상기 다수의 수평 배선층을 관통하고 상기 다수의 수평 배선층에 접속된 제1 및 제2 관통 전극을 갖는 적층 구조체;상기 적층 구조체의 하부에 배치되고, 상기 제1 관통 전극에 접속된 제1 하부 패스 트랜지스터를 갖는 제1 로직 구조체; 및상기 적층 구조체의 상부에 배치되고, 상기 제2 관통 전극에 접속된 제1 상부 패스 트랜지스터를 갖는 제2 로직 구조체를 포함하는 반도체 소자.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 제1 및 제2 관통 전극의 각각은 상기 다수의 층간 절연층 및 상기 다수의 수평 배선층을 완전히 관통하는 반도체 소자.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서,상기 제1 및 제2 관통 전극의 상단들은 동일한 평면을 이루는 반도체 소자.</claim></claimInfo><claimInfo><claim>4. 제1 항에 있어서,상기 제1 하부 패스 트랜지스터의 소스/드레인 영역들 중 하나는 상기 제1 관통 전극의 하단에 접속되고,상기 제1 상부 패스 트랜지스터의 소스/드레인 영역들 중 하나는 상기 제2 관통 전극의 상단에 접속된 반도체 소자.</claim></claimInfo><claimInfo><claim>5. 제1 항에 있어서,상기 제1 하부 패스 트랜지스터 및 상기 제1 상부 패스 트랜지스터에 접속된 블록 선택 회로를 더 포함하는 반도체 소자.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서,상기 다수의 층간 절연층 및 상기 다수의 수평 배선층을 관통하는 제3 관통 전극을 더 포함하되,상기 블록 선택 회로는 상기 제3 관통 전극을 통하여 상기 제1 하부 패스 트랜지스터 및 상기 제1 상부 패스 트랜지스터에 전기적으로 접속된 반도체 소자.</claim></claimInfo><claimInfo><claim>7. 제6 항에 있어서,상기 블록 선택 회로는 블록 선택 트랜지스터를 포함하되,상기 제1 로직 구조체 및 상기 제2 로직 구조체 중 적어도 하나는 상기 블록 선택 트랜지스터를 포함하는 반도체 소자.</claim></claimInfo><claimInfo><claim>8. 제7 항에 있어서,상기 블록 선택 트랜지스터의 소스/드레인 영역들 중 하나는 상기 제3 관통 전극을 통하여 상기 제1 하부 패스 트랜지스터 및 상기 제1 상부 패스 트랜지스터의 게이트 전극들에 전기적으로 접속된 반도체 소자.</claim></claimInfo><claimInfo><claim>9. 제1 항에 있어서,상기 적층 구조체 내의 제4 및 제5 관통 전극;상기 제1 로직 구조체 내에 배치되고, 상기 제4 관통 전극에 접속된 제2 하부 패스 트랜지스터; 및상기 제2 로직 구조체 내에 배치되고, 상기 제5 관통 전극에 접속된 제2 상부 패스 트랜지스터를 더 포함하고,상기 적층 구조체는 제1 셀 영역, 제2 셀 영역, 그리고 상기 제1 셀 영역 및 상기 제2 셀 영역 사이의 연결 영역을 포함하며,상기 다수의 채널 구조체는 상기 제1 셀 영역 및 상기 제2 셀 영역 내에 배치되고,상기 제1, 제2, 제4 및 제5 관통 전극은 상기 연결 영역 내에 배치되며,상기 다수의 수평 배선층은 상기 제2 및 제5 관통전극에 연결된 제1 워드 라인 그리고 상기 제1 및 제4 관통전극에 연결된 제2 워드 라인을 포함하고,상기 제1 관통 전극 및 상기 제1 셀 영역 사이의 간격은 상기 제4 관통 전극 및 상기 제2 셀 영역 사이의 간격과 동일하고,상기 제2 관통 전극 및 상기 제1 셀 영역 사이의 간격은 상기 제5 관통 전극 및 상기 제2 셀 영역 사이의 간격과 동일한 반도체 소자.</claim></claimInfo><claimInfo><claim>10. 교번 적층된 다수의 층간 절연층 및 다수의 수평 배선층, 상기 다수의 층간 절연층 및 상기 다수의 수평 배선층을 관통하는 다수의 채널 구조체, 그리고 상기 다수의 층간 절연층 및 상기 다수의 수평 배선층을 관통하고 상기 다수의 수평 배선층에 접속된 제1 및 제2 관통 전극을 갖는 적층 구조체;상기 적층 구조체의 하부에 접합(bonding)되고, 상기 제1 관통 전극에 접속된 제1 하부 패스 트랜지스터를 갖는 제1 로직 구조체; 및상기 적층 구조체의 상부에 접합되고, 상기 제2 관통 전극에 접속된 제1 상부 패스 트랜지스터를 갖는 제2 로직 구조체를 포함하는 반도체 소자.</claim></claimInfo><claimInfo><claim>11. 제10 항에 있어서,상기 적층 구조체 및 상기 제1 로직 구조체 사이에 형성된 제1 인터페이스(interface); 및상기 적층 구조체 및 상기 제2 로직 구조체 사이에 형성된 제2 인터페이스를 더 포함하는 반도체 소자.</claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서,상기 제1 로직 구조체는 상기 제1 인터페이스에 인접하고 상기 제1 하부 패스 트랜지스터에 접속된 제1 접합 패드를 더 포함하고,상기 제2 로직 구조체는 상기 제2 인터페이스에 인접하고 상기 제1 상부 패스 트랜지스터에 접속된 제2 접합 패드를 더 포함하고,상기 적층 구조체는 상기 제1 인터페이스에 인접하고 상기 제1 관통 전극에 접속된 하부 접합 패드 및 상기 제2 인터페이스에 인접하고 상기 제2 관통 전극에 접속된 상부 접합 패드를 더 포함하며,상기 하부 접합 패드는 상기 제1 접합 패드 상에 직접적으로 접촉되고, 상기 제2 접합 패드는 상기 상부 접합 패드 상에 직접적으로 접촉된 반도체 소자.</claim></claimInfo><claimInfo><claim>13. 제10 항에 있어서,상기 적층 구조체는 제3 및 제4 관통 전극을 더 포함하고,상기 제1 로직 구조체는 상기 제3 관통 전극에 접속된 제2 하부 패스 트랜지스터를 더 포함하고,상기 제2 로직 구조체는 상기 제4 관통 전극에 접속된 제2 상부 패스 트랜지스터를 더 포함하는 반도체 소자.</claim></claimInfo><claimInfo><claim>14. 제13 항에 있어서,상기 다수의 층간 절연층은 다수의 제1 층간 절연층 및 다수의 제2 층간 절연층을 포함하고,상기 다수의 수평 배선층은 다수의 제1 수평 배선층 및 다수의 제2 수평 배선층을 포함하고,상기 적층 구조체는 교번 적층된 상기 다수의 제1 층간 절연층 및 상기 다수의 제1 수평 배선층을 갖는 제1 적층 구조체; 및상기 제1 적층 구조체 상에 배치되고 교번 적층된 상기 다수의 제2 층간 절연층 및 상기 다수의 제2 수평 배선층을 갖는 제2 적층 구조체를 포함하고,상기 제1 및 제2 관통 전극의 각각은 상기 다수의 제1 수평 배선층 중 서로 인접한 한 쌍 중 서로 다른 하나에 접속되고,상기 제3 및 제4 관통 전극의 각각은 상기 다수의 제2 수평 배선층 중 서로 인접한 한 쌍 중 서로 다른 하나에 접속된 반도체 소자.</claim></claimInfo><claimInfo><claim>15. 제10 항에 있어서,상기 적층 구조체는 상기 제1 적층 구조체 상에 배치되고 상기 다수의 채널 구조체에 접촉된 공통 소스 라인을 더 포함하는 반도체 소자.</claim></claimInfo><claimInfo><claim>16. 제15 항에 있어서,상기 제1 및 제2 관통 전극의 상단들은 상기 공통 소스 라인의 하면과 동일한 평면을 이루는 반도체 소자.</claim></claimInfo><claimInfo><claim>17. 제10 항에 있어서,상기 제1 로직 구조체는 제1 기판을 더 포함하되, 상기 제1 하부 패스 트랜지스터는 상기 제1 기판 및 상기 적층 구조체 사이에 배치되고,상기 제2 로직 구조체는 제2 기판을 더 포함하되, 상기 제1 상부 패스 트랜지스터는 상기 제2 기판 및 상기 적층 구조체 사이에 배치된 반도체 소자.</claim></claimInfo><claimInfo><claim>18. 제10 항에 있어서,상기 제1 로직 구조체는 상기 다수의 채널 구조체에 접속된 페이지 버퍼 회로를 더 포함하는 반도체 소자.</claim></claimInfo><claimInfo><claim>19. 제10 항에 있어서,상기 적층 구조체는 상기 제1 및 제2 관통 전극의 측면들을 둘러싸는 다수의 콘택 스페이서; 및상기 다수의 수평 배선층에 연결된 다수의 연결 패드를 더 포함하고,상기 다수의 연결 패드 중 하나는 상기 다수의 콘택 스페이서 중 하나를 관통하여 상기 제1 관통 전극의 측면에 직접적으로 접촉된 반도체 소자.</claim></claimInfo><claimInfo><claim>20. 교번 적층된 다수의 층간 절연층 및 다수의 수평 배선층, 상기 다수의 층간 절연층 및 상기 다수의 수평 배선층을 관통하는 다수의 채널 구조체, 그리고 상기 다수의 층간 절연층 및 상기 다수의 수평 배선층을 관통하고 상기 다수의 수평 배선층에 접속된 제1 및 제2 관통 전극을 갖는 적층 구조체;상기 적층 구조체의 하부에 배치되고, 상기 제1 관통 전극에 접속된 제1 하부 패스 트랜지스터 및 상기 제2 관통 전극에 접속된 제2 하부 패스 트랜지스터를 갖는 제1 로직 구조체; 및상기 적층 구조체의 상부에 배치되고, 상기 제1 관통 전극에 접속된 제1 상부 패스 트랜지스터 및 상기 제2 관통 전극에 접속된 제2 상부 패스 트랜지스터를 갖는 제2 로직 구조체를 포함하는 반도체 소자.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 이천시...</address><code>119980045698</code><country>대한민국</country><engName>SK hynix Inc.</engName><name>에스케이하이닉스 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>KANG, Chang Woo</engName><name>강창우</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 **길 **, **층(대치동, 시몬타워)</address><code>920171002616</code><country>대한민국</country><engName>YUIL HIGHEST INTERNATIONAL PATENT AND LAW FIRM</engName><name>특허법인(유한)유일하이스트</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.03.23</receiptDate><receiptNumber>1-1-2023-0329341-12</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230037886.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=348aaf18c46825cf02d6c2de1c78338e54db4fefe572d9f0c6b021132cbd623a216bf417e2dcb2a44c0bc86c4ee1a65d2a9c38824959c6d567052555a6fde1accebff7a66c95d01c</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf01b9c66b4f51952395baea687f18be19f14372977551f5ea08c5fccda34d737958d952994e283efccff5ac95e564339ef4cb9b55aa76023e</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>