`timescale 1ns / 1ps

module priority_encoder(
    input logic [11:0] req,
    output logic [3:0] y
    );
    
    always_comb
        casez(req)
            12'b1??????????? : y = 4'b1100;
            12'b01?????????? : y = 4'b1011;
            12'b001????????? : y = 4'b1010;
            12'b0001???????? : y = 4'b1001;
            12'b00001??????? : y = 4'b1000;
            12'b000001?????? : y = 4'b0111;
            12'b0000001????? : y = 4'b0110;
            12'b00000001???? : y = 4'b0101;
            12'b000000001??? : y = 4'b0100;
            12'b0000000001?? : y = 4'b0011;
            12'b00000000001? : y = 4'b0010;
            12'b000000000001 : y = 4'b0001;
            12'b000000000000 : y = 4'b0000;
        endcase
endmodule
