所有关系运算符有着相同的优先级别, 关系运算符的优先级别低于算术运算符的有限级别
在位拼接运算符表达式中不允许存在没有指明位数的信号, 这是因为在计算拼接信号位宽的大小时必须知道其中每个信号的位宽 
在verilog中,所有的变量都是静态的,既是所有的变量都只有一个唯一的存储地址, 
因此进入和跳出块并不影响存储在变量内的值
模块以关键字module开始，模块名、端口列表、端口声明和可选参数必须出现在其他部分之前
我们常常将端口称为终端
如果输出端口需要保存数值，则必须将其显示地声明为reg类型
所有端口隐式地声明为wire类型
不能将input和inout类型的端口声明为reg类型，因为reg是用来保存数值的，而输入端口只能反映与其相连的外部信号的变化，并不能保存这些信号
### 4.2.4 端口和外部信号连接
1. 顺序连接
2. 名字连接
这两种连接方式不能混用
端口连接可以以任意顺序出现，只要保证端口和外部信号的正确匹配即可
--- 
#4.3 层次命名
在整个设计层次中，每个标识符都具有唯一的位置

