//-----------------------------------------------------------------------------------------------
// update history
//-----------------------------------------------------------------------------------------------

//-----------------------------------------------------------------------------------------------
// 2021/07/13
//-----------------------------------------------------------------------------------------------
// to meet MTK platform timing requirement:
//
// before ISP6s
// VB > 1ms
// after  ISP6s
// VB > 1ms   (      FPS <=  30)
// VB > 650us ( 30 < FPS <  120)
// VB > 350us (120 < FPS       )
//
// 1. PLL output clocking from 408MHz up to 432MHz (to make VACT consume less timing budget)
// 2. VSCAN_BBLK from 2 up to 14 (to extend VBBLK to reach 120FPS)
//
//-----------------------------------------------------------------------------------------------

//=============================================================================
// SensorName: TY7868; GC02M1; T8820
// OutFormat: TRUE: Manual; FALSE: AutoDetect | 0: RGGB; 1: GRBG; 2: GBRG; 3: BGGR
//=============================================================================
Version = T8820_mono_bin2x2_800x600_120fps_0727_1.0

[Sensor]
SensorName = T8820
SlaveID    = 0x37

OutFormat = FALSE 2

//============================================================
// Dothinkey Parameter
//============================================================
Width  = 800
Height = 600
MCLK   = 24000 // KHz
AVDD   = 2800  // mV
DOVDD  = 2800  // mV
DVDD   = 1200  // mV

[ParaList]
//============================================================
// FORMAT: 1A1D=0x05; 1A2D=0x06; 2A1D=0x07; 2A2D=0x08; 0A2D=0x0A; 0A1D=0x0C
//============================================================

//=============================================================================
// FPGA
//=============================================================================
FORMAT 07

// program FPGA_GPIOx as output pin
W 70 C040 FF

// program FPGA_GPIOx default low for ID_SEL
W 70 C041 00

// USB_PCLK_INVERSE, timing measurement enable
W 70 C010 83

// Test pattern: rampping: 0x80, vertical color bar: 0x81, off: 0x00
W 70 C011 00

// MCLK, 24MHz: 0x83, 12MHz: 0x87, 6MHz: 0x8F, 19.2MHz: 0x84
W 70 C01C 83

// VSYNC_INTR, [12] 0: rising, 1:falling, [11:0] interrupt delay line
W 70 C01A 00
W 70 C01B 00

// Reset Chip
W 70 C02D 8E
S 5
W 70 C02D AE

// FPGA workaround for un-continuous PCLK
W 70 C013 03
W 70 C012 20
W 70 C015 02
W 70 C014 58
W 70 C010 93

//=============================================================================
// STMIPID02
//=============================================================================
FORMAT 07

// camera setting
W 14 0002 15 // Clk Unit: 5 = (10^3 / 0.25) / 800
W 14 0004 02
W 14 0005 03 // Enable data lane1.1
W 14 0006 01

// mode control
W 14 0014 40
W 14 0015 40
W 14 0036 20
W 14 0017 2B
W 14 0018 2B
W 14 0019 00

// pixel_width and decompression on/off
W 14 001E 0A
W 14 001F 0A

//=============================================================================
//  T8820
//=============================================================================
FORMAT 05

//=============================================================================
//  soft reset
//=============================================================================
W 38 FE FF

//=============================================================================
//  analog
//=============================================================================
W 37 FD 00

W 37 A3 80

// PLL freq. setting
W 37 A5 04
W 37 A6 12

W 37 B3 44

//=============================================================================
//  clocking
//=============================================================================
// page index -> 0
W 37 FD 00

W 37 06 81  // tcon0_clk
W 37 07 83  // tcon1_clk
W 37 08 80  // isp_clk

//=============================================================================
//  MIPI_TX
//=============================================================================
// page index -> 3
W 37 FD 03

W 37 09 05  // clk request [ 7:0]
W 37 0A 00  // clk request [15:8]

W 37 0F 0D  // data zero
W 37 14 06  // data HS trail
W 37 15 10  // data HS exit

W 37 18 50  // clk HS post

W 37 24 29  // PX = RAW10, LS/LE = OFF, MIPI_TX = enable

// out frame line number: 600
W 37 12 58
W 37 13 02

// out frame line byte number: hsz (800) * px_sz(10) / 8 (in byte unit) = 1000
W 37 10 E8
W 37 11 03

// MIPI packet data type
// RAW8 : 0x2A
// RAW10: 0x2B
W 37 29 2B

// MIPI line blanking
W 37 25 10
W 37 26 00

// MIPI frame blanking
W 37 27 10
W 37 28 00

// part b. packet control
W 37 03 50 // mipi tx, clock
W 37 20 00 // mipi tx, data lane0
W 37 02 21 // bit[0]: data lane0 enable

//=============================================================================
//  ISP
//=============================================================================

// page index -> 1
W 37 FD 01

//-----------------------------------------------------------------------------
//  mode control
//-----------------------------------------------------------------------------
// ISP function control:
// [0]: TPG enable
// [1]: TPG color bar
// [2]: BLC enable
// [3]: BLC dithering enable
// [4]: BLC bypass
// [5]: DPC enable
// [6]: ALS mode enable
W 37 8C 14

// ISP H down sizing control
// 0: disable
// 1: bin2
// 2: sub2_even
// 3: sub2_odd
W 37 8D 00

// out_win auto-shift: OFF
W 37 90 00

//-----------------------------------------------------------------------------
//  output cropping window
//-----------------------------------------------------------------------------

// ISP out_win V start (3)
W 37 91 00
W 37 92 03

// ISP out_win H start (4)
W 37 93 00
W 37 94 04

// ISP out_win V size (600)
W 37 95 02
W 37 96 58

// ISP out_win H size (800)
W 37 97 03
W 37 98 20

// ISP out_win parameter update
W 37 99 01

//=============================================================================
//  TCON
//=============================================================================

// page index -> 0
W 37 FD 00

//-----------------------------------------------------------------------------
//  mode control
//-----------------------------------------------------------------------------

// MONO
// master + FSYNC tracking: OFF
W 37 11 10

// down sizing control
// [0] = H ds enable
// [1] = H ds mode (0:bin2,1:sub2)
// [2] = V ds enable
// [3] = V ds mode (0:bin2,1:sub2)
// H ds mode: bin2 + V ds mode: bin2
W 37 14 05

//-----------------------------------------------------------------------------
//  read-out window size (V)
//-----------------------------------------------------------------------------

// dwin_vsz (12)
W 37 1D 0C

// awin_vsz (1212)
W 37 25 04
W 37 24 BC

//-----------------------------------------------------------------------------
//  timing fix
//-----------------------------------------------------------------------------

// hscan_blk
W 37 30 0B
W 37 31 00

// hscan_ph1
W 37 34 3F
W 37 35 00

// hscan_ph2
W 37 36 E3
W 37 37 00

//-----------------------------------------------------------------------------

// vcsan_bblk
W 37 2A 0E
W 37 2B 00

//-----------------------------------------------------------------------------

// comp_out_en_ph1_t1
W 37 5A 2D
W 37 5B 00

// dout_en_ph1_t1
W 37 62 2F
W 37 63 00

// dsft_en_ph1_t0
W 37 78 35
W 37 79 00

// dsft_en_ph1_t1
W 37 7A 37
W 37 7B 00

// dsft_en_ph2_t1
W 37 7E DA
W 37 7F 00

// dac_ofst_upd_ph1_t1
W 37 6A 3B
W 37 6B 00

// dac_ofst_upd_ph2_t1
W 37 6E DE
W 37 6F 00

//-----------------------------------------------------------------------------
//  EV control
//-----------------------------------------------------------------------------

// exposure time (MAX =~ (1212+12)*2/4 = 612(0x264))
W 37 2C 32 // expo_intg[ 7:0]
W 37 2D 01 // expo_intg[15:8]

W 37 2E 01 // gain

//=============================================================================
//  analog
//=============================================================================
W 37 FD 00 //change page
//W 37 8D 01 // rst_only
W 37 A0 F3 //dvdd=1.3V
W 37 A1 F8 //vncp=-0.8V
//W 37 A1 7F //vncp=0V


//W 37 FD 01 //change page
//W 37 8C 14 // BLC=off
//W 37 92 00 // reg_out_win_L(to show dark row)
//W 37 99 01 // reg_out_win update(self clear)


W 37 FD 02 //change page
W 37 40 04 //rst ramp offset
W 37 41 04 //rst ramp offset
W 37 42 06 //rst ramp offset
W 37 43 0A //rst ramp offset
W 37 44 0B //rst ramp offset
W 37 45 0A //rst ramp offset
W 37 46 0A //rst ramp offset
W 37 47 0A //rst ramp offset

W 37 50 04 //sig ramp offset
W 37 51 04 //sig ramp offset
W 37 52 06 //sig ramp offset
W 37 53 0A //sig ramp offset
W 37 54 0B //sig ramp offset
W 37 55 0A //sig ramp offset
W 37 56 0A //sig ramp offset
W 37 57 0A //sig ramp offset

//W 37 49 00 // ramp offset
//W 37 59 00 //sig ramp offset

W 37 30 07 //<4:0>comp_bias
W 37 31 07 //<4:0>comp_bias
W 37 32 03 //<4:0>comp_bias
W 37 33 03 //<4:0>comp_bias
W 37 34 07 //<4:0>comp_bias
W 37 35 07 //<4:0>comp_bias
W 37 36 03 //<4:0>comp_bias
W 37 37 03 //<4:0>comp_bias

W 37 39 33 //<7:4>comp3_bias <2:0>comp2_bias

W 37 FD 00 //change page
W 37 12 10 // CMU update(gain table)

W 37 FD 00 //change page
//W 37 10 01 //trigger ssr_tcon