[点击下载实验大礼包，不用998，只要996！](https://pan.baidu.com/s/1P8MtaRmokTxAP_OzI8nnRg) 提取码: xqi9

[Logisim运行环境 JDK1.8官网下载链接（速度较慢）](https://www.oracle.com/java/technologies/javase-jdk8-downloads.html#license-lightbox)

[Logisim运行环境 JDK1.8校园内网下载链接（需要校园网VPN）](http://10.249.15.4/jdk-8u241-windows-x64.exe)


# 零、前言

经过一个学期组成原理的学习，相信大家已经对计算机组成原理有了深刻而独到的认识，在本次实验中，我们提供一个框架，让你基于现有的框架，去设计控制单元，让一个简单的CPU真正跑起来。

在本次实验中，我们将关注 **控制逻辑** 的设计，你无需定义CPU的微架构、指令集，这些都已经提供，我们将做的是实现CPU的控制逻辑，通过不同的控制信号，在CPU内部建立 **数据通路** ，使CPU能够正确地取出指令、执行运算、写回结果。最终，我们将运行一个等差级数求和的测试程序，计算 `1+2+3+......+n`，以检验你设计的正确性。

~~我们这个CPU的逻辑非常简单，在这个实验中，你会感到充实而忙碌。虽然这个实验的逻辑非常Simple和Naïve，但是做完本次实验，你们会发现你的Verilog水平不知道比原来“高到哪里去了”，成就感爆棚。~~

**另：本次实验虽然并不复杂，但内容较多，请务必理解，认真阅读指导书很有必要，为了让大家无死角地阅读指导书，指导书内各个位置设置了暗号，请将暗号按顺序连起来读一遍，提交实验时，对暗号的下联，才可成功提交。**


# 一、实验目的

- 熟悉CPU内部微架构
- 了解数据通路的概念，掌握使用控制信号建立数据通路的方法
- 掌握微程序控制器的原理、设计方法和实现

# 二、实验内容

根据给出的指令集和CPU微架构， **设计微程序控制器，编写部分微程序，** 与现有的CPU模型整合，使CPU正常执行指令。