- 触发器的逻辑符号：
	1. 传统逻辑符号
	2. 国标逻辑符号
- 触发器的时序图

#### 触发器的逻辑符号
- 电平（电位）触发方式触发器的逻辑符号
	- ![[Pasted image 20220721120816.png]]
- 传统的逻辑符号
	- ![[Pasted image 20220721121019.png]]
	- CP输入端统一有动态符号“>”表示边沿触发，CP端加小圈表示下降沿触发；
	- $R_D、S_D$端为*异步*直接置0、置1端；优先级最高，且不受事中控制；电路正常工作时，$R_D、S_D$应为高电平；
	- 输入端可以是多个是多个输入信号*相与输入*。
- 国标逻辑符号
	- ![[Pasted image 20220721121241.png]]
	- C1表示受其影响输入是以数字1标记的数据输入（1D、1J、1K等）；
	- CP输入端统一有动态符号“>”表示边沿触发，CP端加小圈表示下降沿触发；
	- R、S端为*异步*置0、置1端；优先级最高；正常工作时，均为高电平。
	- （c）图为主从触发器逻辑符号图，无$>$符号，$\neg$表示延迟输出，时钟输入有小圆圈，表示低电平写入，高电平读出；因此为“上升沿”触发。

#### 触发器的时序图
- 画时序图的步骤：（首先注意触发器的触发方式）
	1. 以时钟信号CP的作用沿为基准，划分时间间隔；（钟控触发器以有效电平为基准）
	2. 在时钟作用沿（钟控触发器为有效电位），根据触发器的逻辑功能（状态方程）决定次态；
	3. *留意！* 异步直接置0、置1端的作用不受CP控制。
- 例：请画出边沿触发其构成的电路的时序图（设电路初始状态为0）
	- ![[Pasted image 20220721121921.png]]
	- $Q^{n+1}=D=\overline{A\cdot Q^n}$
	- ![[Pasted image 20220721122326.png]]