Partition Merge report for CPUTop
Mon May 16 23:08:49 2016
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Partition Merge Rapid Recompile Summary
  5. Partition Merge Rapid Recompile Table of Changed Logic Entities
  6. Partition Merge Rapid Recompile Table of Modified Assignments
  7. Connections to In-System Debugging Instance "auto_signaltap_0"
  8. Partition Merge Partition Pin Processing
  9. Partition Merge Resource Usage Summary
 10. Partition Merge RAM Summary
 11. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------------+
; Partition Merge Summary                                                           ;
+---------------------------------+-------------------------------------------------+
; Partition Merge Status          ; Successful - Mon May 16 23:08:49 2016           ;
; Quartus Prime Version           ; 16.0.0 Build 211 04/27/2016 SJ Standard Edition ;
; Revision Name                   ; CPUTop                                          ;
; Top-level Entity Name           ; CPUTop                                          ;
; Family                          ; Cyclone V                                       ;
; Logic utilization (in ALMs)     ; N/A                                             ;
; Total registers                 ; 1419                                            ;
; Total pins                      ; 128                                             ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 61,952                                          ;
; Total DSP Blocks                ; 0                                               ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 0                                               ;
; Total DLLs                      ; 0                                               ;
+---------------------------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Rapid Recompile Summary                                                                                                                                                                                   ;
+----------------+------------------------+--------------------------------+-------------------------------+----------------------------------------------------------------------------------------------------------------+
; Partition Name ; Rapid Recompile Status ; Netlist Preservation Requested ; Netlist Preservation Achieved ; Notes                                                                                                          ;
+----------------+------------------------+--------------------------------+-------------------------------+----------------------------------------------------------------------------------------------------------------+
; Top            ; Disengaged             ; 52.96% (10345 / 19534)         ; 0.00% (0 / 19534)             ; Rapid Recompile disengaged: Design change is too large for Rapid Recompile, full compilation performed instead ;
+----------------+------------------------+--------------------------------+-------------------------------+----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------+
; Partition Merge Rapid Recompile Table of Changed Logic Entities                    ;
+----------------------------------------------------------+-------------------------+
; Changed Logic Entities                                   ; Number of Changed Nodes ;
+----------------------------------------------------------+-------------------------+
; |CPUTop|CPU:mycpu|SRAM:mysram                            ; 5518                    ;
; |CPUTop|CPU:mycpu|instructionMem:myinstmem               ; 2704                    ;
; |CPUTop                                                  ; 572                     ;
; |CPUTop|CPU:mycpu|ALU:myalu                              ; 94                      ;
; |CPUTop|CPU:mycpu|ALU:myalu|AdderSubtractor:addsub       ; 80                      ;
; |CPUTop|CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux1 ; 79                      ;
; |CPUTop|CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux2 ; 50                      ;
; |CPUTop|CPU:mycpu|instDecoder:mydecoder                  ; 8                       ;
; |CPUTop|CPU:mycpu|mux2_1:dataoutMux[14]                  ; 4                       ;
; |CPUTop|CPU:mycpu|mux2_1:dataoutMux[10]                  ; 3                       ;
; |CPUTop|CPU:mycpu|mux2_1:dataoutMux[11]                  ; 3                       ;
; |CPUTop|CPU:mycpu|mux2_1:dataoutMux[12]                  ; 3                       ;
; |CPUTop|CPU:mycpu|mux2_1:dataoutMux[13]                  ; 3                       ;
; |CPUTop|CPU:mycpu|mux2_1:dataoutMux[15]                  ; 3                       ;
; |CPUTop|CPU:mycpu|mux2_1:dataoutMux[8]                   ; 3                       ;
; |CPUTop|CPU:mycpu|mux2_1:dataoutMux[9]                   ; 3                       ;
; |CPUTop|CPU:mycpu|ALU:myalu|func_slt:funcslt             ; 1                       ;
; |CPUTop|CPU:mycpu|mux2_1:datainMux1[0]                   ; 1                       ;
; |CPUTop|CPU:mycpu|mux2_1:datainMux1[1]                   ; 1                       ;
; |CPUTop|CPU:mycpu|mux2_1:datainMux1[3]                   ; 1                       ;
; |CPUTop|CPU:mycpu|mux2_1:datainMux2[0]                   ; 1                       ;
; |CPUTop|CPU:mycpu|mux2_1:datainMux2[1]                   ; 1                       ;
; |CPUTop|CPU:mycpu|mux2_1:datainMux2[3]                   ; 1                       ;
; |CPUTop|CPU:mycpu|mux2_1:datainMux3[0]                   ; 1                       ;
; |CPUTop|CPU:mycpu|mux2_1:datainMux3[1]                   ; 1                       ;
; |CPUTop|CPU:mycpu|mux2_1:datainMux3[2]                   ; 1                       ;
; |CPUTop|CPU:mycpu|mux2_1:datainMux3[3]                   ; 1                       ;
; |CPUTop|CPU:mycpu|mux2_1:datainMux3[4]                   ; 1                       ;
; |CPUTop|CPU:mycpu|mux2_1:dataoutMux[0]                   ; 1                       ;
; |CPUTop|CPU:mycpu|mux2_1:dataoutMux[1]                   ; 1                       ;
; |CPUTop|CPU:mycpu|mux2_1:dataoutMux[2]                   ; 1                       ;
; |CPUTop|CPU:mycpu|mux2_1:dataoutMux[3]                   ; 1                       ;
; |CPUTop|CPU:mycpu|mux2_1:dataoutMux[4]                   ; 1                       ;
; |CPUTop|CPU:mycpu|mux2_1:dataoutMux[5]                   ; 1                       ;
; |CPUTop|CPU:mycpu|mux2_1:dataoutMux[6]                   ; 1                       ;
; |CPUTop|CPU:mycpu|mux2_1:dataoutMux[7]                   ; 1                       ;
; |CPUTop|CPU:mycpu|mux2_1:instMux[0]                      ; 1                       ;
; |CPUTop|CPU:mycpu|mux2_1:instMux[1]                      ; 1                       ;
; |CPUTop|CPU:mycpu|mux2_1:instMux[2]                      ; 1                       ;
; |CPUTop|CPU:mycpu|mux2_1:instMux[3]                      ; 1                       ;
; |CPUTop|CPU:mycpu|mux2_1:instMux[4]                      ; 1                       ;
; |CPUTop|CPU:mycpu|mux2_1:instMux[5]                      ; 1                       ;
; |CPUTop|CPU:mycpu|mux2_1:instMux[6]                      ; 1                       ;
; |CPUTop|CPU:mycpu|mux2_1:reg2ALUMux1[0]                  ; 1                       ;
; |CPUTop|CPU:mycpu|mux2_1:reg2ALUMux1[10]                 ; 1                       ;
; |CPUTop|CPU:mycpu|mux2_1:reg2ALUMux1[11]                 ; 1                       ;
; |CPUTop|CPU:mycpu|mux2_1:reg2ALUMux1[12]                 ; 1                       ;
; |CPUTop|CPU:mycpu|mux2_1:reg2ALUMux1[13]                 ; 1                       ;
; |CPUTop|CPU:mycpu|mux2_1:reg2ALUMux1[14]                 ; 1                       ;
; |CPUTop|CPU:mycpu|mux2_1:reg2ALUMux1[15]                 ; 1                       ;
+----------------------------------------------------------+-------------------------+
This list only includes the top 50 out of 75 changed logic entities


+---------------------------------------------------------------------------------------------------------------+
; Partition Merge Rapid Recompile Table of Modified Assignments                                                 ;
+---------------------------------+------------------------------------------+----------------+-----------------+
; Modified Assignments            ; Target                                   ; Previous Value ; Current Value   ;
+---------------------------------+------------------------------------------+----------------+-----------------+
; USE_SIGNALTAP_FILE              ;                                          ; --             ; stp1.stp        ;
; ENABLE_SIGNALTAP                ;                                          ; --             ; ON              ;
; SLD_NODE_CREATOR_ID             ;                                          ; --             ; 110             ;
; SLD_NODE_ENTITY_NAME            ;                                          ; --             ; sld_signaltap   ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|PC:mypc|IMA[0]                 ; --             ; acq_data_in[0]  ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|PC:mypc|IMA[1]                 ; --             ; acq_data_in[1]  ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|PC:mypc|IMA[2]                 ; --             ; acq_data_in[2]  ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|PC:mypc|IMA[3]                 ; --             ; acq_data_in[3]  ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|PC:mypc|IMA[4]                 ; --             ; acq_data_in[4]  ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|PC:mypc|IMA[5]                 ; --             ; acq_data_in[5]  ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|PC:mypc|IMA[6]                 ; --             ; acq_data_in[6]  ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|R1RS[0] ; --             ; acq_data_in[7]  ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|R1RS[1] ; --             ; acq_data_in[8]  ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|R1RS[2] ; --             ; acq_data_in[9]  ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|R1RS[3] ; --             ; acq_data_in[10] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|R1RS[4] ; --             ; acq_data_in[11] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|R2RS[0] ; --             ; acq_data_in[12] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|R2RS[1] ; --             ; acq_data_in[13] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|R2RS[2] ; --             ; acq_data_in[14] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|R2RS[3] ; --             ; acq_data_in[15] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|R2RS[4] ; --             ; acq_data_in[16] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|WD[0]   ; --             ; acq_data_in[17] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|WD[10]  ; --             ; acq_data_in[18] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|WD[11]  ; --             ; acq_data_in[19] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|WD[12]  ; --             ; acq_data_in[20] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|WD[13]  ; --             ; acq_data_in[21] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|WD[14]  ; --             ; acq_data_in[22] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|WD[15]  ; --             ; acq_data_in[23] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|WD[16]  ; --             ; acq_data_in[24] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|WD[17]  ; --             ; acq_data_in[25] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|WD[18]  ; --             ; acq_data_in[26] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|WD[19]  ; --             ; acq_data_in[27] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|WD[1]   ; --             ; acq_data_in[28] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|WD[20]  ; --             ; acq_data_in[29] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|WD[21]  ; --             ; acq_data_in[30] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|WD[22]  ; --             ; acq_data_in[31] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|WD[23]  ; --             ; acq_data_in[32] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|WD[24]  ; --             ; acq_data_in[33] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|WD[25]  ; --             ; acq_data_in[34] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|WD[26]  ; --             ; acq_data_in[35] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|WD[27]  ; --             ; acq_data_in[36] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|WD[28]  ; --             ; acq_data_in[37] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|WD[29]  ; --             ; acq_data_in[38] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|WD[2]   ; --             ; acq_data_in[39] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|WD[30]  ; --             ; acq_data_in[40] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|WD[31]  ; --             ; acq_data_in[41] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|WD[3]   ; --             ; acq_data_in[42] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|WD[4]   ; --             ; acq_data_in[43] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|WD[5]   ; --             ; acq_data_in[44] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CPU:mycpu|RegisterFile:myregfile|WD[6]   ; --             ; acq_data_in[45] ;
+---------------------------------+------------------------------------------+----------------+-----------------+
This list only includes the top 50 out of 185 changed assignments


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                 ;
+------------------------------------------+---------------+-----------+--------------------------------+-------------------+----------------------------------------------------------+---------+
; Name                                     ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                        ; Details ;
+------------------------------------------+---------------+-----------+--------------------------------+-------------------+----------------------------------------------------------+---------+
; CPU:mycpu|PC:mypc|IMA[0]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|PC:mypc|DFlipFlop:dffs[0]|q                    ; N/A     ;
; CPU:mycpu|PC:mypc|IMA[1]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|PC:mypc|DFlipFlop:dffs[1]|q                    ; N/A     ;
; CPU:mycpu|PC:mypc|IMA[2]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|PC:mypc|DFlipFlop:dffs[2]|q                    ; N/A     ;
; CPU:mycpu|PC:mypc|IMA[3]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|PC:mypc|DFlipFlop:dffs[3]|q                    ; N/A     ;
; CPU:mycpu|PC:mypc|IMA[4]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|PC:mypc|DFlipFlop:dffs[4]|q                    ; N/A     ;
; CPU:mycpu|PC:mypc|IMA[5]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|PC:mypc|DFlipFlop:dffs[5]|q                    ; N/A     ;
; CPU:mycpu|PC:mypc|IMA[6]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|PC:mypc|DFlipFlop:dffs[6]|q                    ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|R1RS[0] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|mux2_1:datainMux2[0]|out~1                     ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|R1RS[1] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|mux2_1:datainMux2[1]|out~1                     ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|R1RS[2] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                      ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|R1RS[3] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|mux2_1:datainMux2[3]|out~1                     ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|R1RS[4] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                      ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|R2RS[0] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|mux2_1:datainMux3[0]|out~1                     ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|R2RS[1] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|mux2_1:datainMux3[1]|out~1                     ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|R2RS[2] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|mux2_1:datainMux3[2]|out~0                     ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|R2RS[3] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|mux2_1:datainMux3[3]|out~1                     ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|R2RS[4] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|mux2_1:datainMux3[4]|out~0                     ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WD[0]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|mux2_1:dataoutMux[0]|out~1                     ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WD[10]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|mux2_1:dataoutMux[10]|out~3                    ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WD[11]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|mux2_1:dataoutMux[11]|out~3                    ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WD[12]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|mux2_1:dataoutMux[12]|out~3                    ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WD[13]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|mux2_1:dataoutMux[13]|out~3                    ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WD[14]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|mux2_1:dataoutMux[14]|out~4                    ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WD[15]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|mux2_1:dataoutMux[15]|out~3                    ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WD[16]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                      ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WD[17]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                      ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WD[18]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                      ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WD[19]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                      ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WD[1]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|mux2_1:dataoutMux[1]|out~1                     ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WD[20]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                      ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WD[21]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                      ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WD[22]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                      ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WD[23]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                      ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WD[24]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                      ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WD[25]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                      ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WD[26]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                      ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WD[27]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                      ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WD[28]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                      ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WD[29]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                      ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WD[2]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|mux2_1:dataoutMux[2]|out~1                     ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WD[30]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                      ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WD[31]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                      ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WD[3]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|mux2_1:dataoutMux[3]|out~1                     ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WD[4]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|mux2_1:dataoutMux[4]|out~1                     ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WD[5]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|mux2_1:dataoutMux[5]|out~1                     ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WD[6]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|mux2_1:dataoutMux[6]|out~4                     ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WD[7]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|mux2_1:dataoutMux[7]|out~4                     ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WD[8]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|mux2_1:dataoutMux[8]|out~3                     ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WD[9]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|mux2_1:dataoutMux[9]|out~3                     ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WRS[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|mux2_1:datainMux1[0]|out~0                     ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WRS[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|mux2_1:datainMux1[1]|out~0                     ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WRS[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                      ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WRS[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|mux2_1:datainMux1[3]|out~0                     ; N/A     ;
; CPU:mycpu|RegisterFile:myregfile|WRS[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                      ; N/A     ;
; CPU:mycpu|instDecoder:mydecoder|rnw      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|instDecoder:mydecoder|rnw                      ; N/A     ;
; R1RD[0]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux1|out~210 ; N/A     ;
; R1RD[10]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux1|out~220 ; N/A     ;
; R1RD[11]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux1|out~221 ; N/A     ;
; R1RD[12]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux1|out~222 ; N/A     ;
; R1RD[13]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux1|out~223 ; N/A     ;
; R1RD[14]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux1|out~224 ; N/A     ;
; R1RD[15]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux1|out~153 ; N/A     ;
; R1RD[16]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tbase[23]                                                ; N/A     ;
; R1RD[17]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tbase[23]                                                ; N/A     ;
; R1RD[18]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tbase[23]                                                ; N/A     ;
; R1RD[19]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tbase[23]                                                ; N/A     ;
; R1RD[1]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux1|out~211 ; N/A     ;
; R1RD[20]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tbase[23]                                                ; N/A     ;
; R1RD[21]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tbase[23]                                                ; N/A     ;
; R1RD[22]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tbase[23]                                                ; N/A     ;
; R1RD[23]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tbase[23]                                                ; N/A     ;
; R1RD[24]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tbase[23]                                                ; N/A     ;
; R1RD[25]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tbase[23]                                                ; N/A     ;
; R1RD[26]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tbase[23]                                                ; N/A     ;
; R1RD[27]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tbase[23]                                                ; N/A     ;
; R1RD[28]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tbase[23]                                                ; N/A     ;
; R1RD[29]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tbase[23]                                                ; N/A     ;
; R1RD[2]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux1|out~212 ; N/A     ;
; R1RD[30]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tbase[23]                                                ; N/A     ;
; R1RD[31]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tbase[23]                                                ; N/A     ;
; R1RD[3]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux1|out~213 ; N/A     ;
; R1RD[4]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux1|out~214 ; N/A     ;
; R1RD[5]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux1|out~215 ; N/A     ;
; R1RD[6]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux1|out~216 ; N/A     ;
; R1RD[7]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux1|out~217 ; N/A     ;
; R1RD[8]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux1|out~218 ; N/A     ;
; R1RD[9]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux1|out~219 ; N/A     ;
; R2RD[0]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux2|out~211 ; N/A     ;
; R2RD[10]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux2|out~232 ; N/A     ;
; R2RD[11]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux2|out~220 ; N/A     ;
; R2RD[12]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux2|out~229 ; N/A     ;
; R2RD[13]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux2|out~226 ; N/A     ;
; R2RD[14]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux2|out~223 ; N/A     ;
; R2RD[15]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux2|out~217 ; N/A     ;
; R2RD[16]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tbase[23]                                                ; N/A     ;
; R2RD[17]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tbase[23]                                                ; N/A     ;
; R2RD[18]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tbase[23]                                                ; N/A     ;
; R2RD[19]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tbase[23]                                                ; N/A     ;
; R2RD[1]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux2|out~214 ; N/A     ;
; R2RD[20]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tbase[23]                                                ; N/A     ;
; R2RD[21]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tbase[23]                                                ; N/A     ;
; R2RD[22]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tbase[23]                                                ; N/A     ;
; R2RD[23]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tbase[23]                                                ; N/A     ;
; R2RD[24]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tbase[23]                                                ; N/A     ;
; R2RD[25]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tbase[23]                                                ; N/A     ;
; R2RD[26]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tbase[23]                                                ; N/A     ;
; R2RD[27]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tbase[23]                                                ; N/A     ;
; R2RD[28]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tbase[23]                                                ; N/A     ;
; R2RD[29]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tbase[23]                                                ; N/A     ;
; R2RD[2]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux2|out~256 ; N/A     ;
; R2RD[30]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tbase[23]                                                ; N/A     ;
; R2RD[31]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tbase[23]                                                ; N/A     ;
; R2RD[3]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux2|out~253 ; N/A     ;
; R2RD[4]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux2|out~235 ; N/A     ;
; R2RD[5]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux2|out~250 ; N/A     ;
; R2RD[6]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux2|out~247 ; N/A     ;
; R2RD[7]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux2|out~244 ; N/A     ;
; R2RD[8]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux2|out~238 ; N/A     ;
; R2RD[9]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU:mycpu|RegisterFile:myregfile|mux1024_32:mux2|out~241 ; N/A     ;
; pcrst                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pcrst                                                    ; N/A     ;
; rst                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; rst                                                      ; N/A     ;
; rst                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; rst                                                      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|vcc                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                      ; N/A     ;
; auto_signaltap_0|vcc                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                      ; N/A     ;
; auto_signaltap_0|vcc                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                      ; N/A     ;
; auto_signaltap_0|vcc                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                      ; N/A     ;
; auto_signaltap_0|vcc                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                      ; N/A     ;
; auto_signaltap_0|vcc                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                      ; N/A     ;
; auto_signaltap_0|vcc                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                      ; N/A     ;
; auto_signaltap_0|vcc                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                      ; N/A     ;
; auto_signaltap_0|vcc                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                      ; N/A     ;
; auto_signaltap_0|vcc                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                      ; N/A     ;
; auto_signaltap_0|vcc                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                      ; N/A     ;
; tbase[22]                                ; post-fitting  ; connected ; Top                            ; post-synthesis    ; tbase[22]                                                ; N/A     ;
+------------------------------------------+---------------+-----------+--------------------------------+-------------------+----------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                               ;
+------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                               ; Partition ; Type          ; Location ; Status                                     ;
+------------------------------------+-----------+---------------+----------+--------------------------------------------+
; IMR                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- IMR                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- IMR~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; R1RD[0]                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R1RD[0]                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R1RD[0]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R1RD[10]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R1RD[10]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R1RD[10]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R1RD[11]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R1RD[11]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R1RD[11]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R1RD[12]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R1RD[12]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R1RD[12]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R1RD[13]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R1RD[13]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R1RD[13]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R1RD[14]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R1RD[14]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R1RD[14]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R1RD[15]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R1RD[15]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R1RD[15]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R1RD[16]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R1RD[16]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R1RD[16]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R1RD[17]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R1RD[17]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R1RD[17]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R1RD[18]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R1RD[18]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R1RD[18]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R1RD[19]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R1RD[19]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R1RD[19]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R1RD[1]                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R1RD[1]                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R1RD[1]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R1RD[20]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R1RD[20]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R1RD[20]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R1RD[21]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R1RD[21]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R1RD[21]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R1RD[22]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R1RD[22]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R1RD[22]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R1RD[23]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R1RD[23]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R1RD[23]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R1RD[24]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R1RD[24]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R1RD[24]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R1RD[25]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R1RD[25]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R1RD[25]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R1RD[26]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R1RD[26]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R1RD[26]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R1RD[27]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R1RD[27]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R1RD[27]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R1RD[28]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R1RD[28]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R1RD[28]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R1RD[29]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R1RD[29]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R1RD[29]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R1RD[2]                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R1RD[2]                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R1RD[2]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R1RD[30]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R1RD[30]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R1RD[30]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R1RD[31]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R1RD[31]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R1RD[31]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R1RD[3]                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R1RD[3]                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R1RD[3]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R1RD[4]                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R1RD[4]                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R1RD[4]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R1RD[5]                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R1RD[5]                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R1RD[5]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R1RD[6]                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R1RD[6]                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R1RD[6]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R1RD[7]                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R1RD[7]                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R1RD[7]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R1RD[8]                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R1RD[8]                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R1RD[8]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R1RD[9]                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R1RD[9]                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R1RD[9]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R2RD[0]                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R2RD[0]                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R2RD[0]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R2RD[10]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R2RD[10]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R2RD[10]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R2RD[11]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R2RD[11]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R2RD[11]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R2RD[12]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R2RD[12]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R2RD[12]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R2RD[13]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R2RD[13]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R2RD[13]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R2RD[14]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R2RD[14]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R2RD[14]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R2RD[15]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R2RD[15]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R2RD[15]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R2RD[16]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R2RD[16]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R2RD[16]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R2RD[17]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R2RD[17]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R2RD[17]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R2RD[18]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R2RD[18]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R2RD[18]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R2RD[19]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R2RD[19]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R2RD[19]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R2RD[1]                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R2RD[1]                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R2RD[1]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R2RD[20]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R2RD[20]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R2RD[20]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R2RD[21]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R2RD[21]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R2RD[21]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R2RD[22]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R2RD[22]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R2RD[22]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R2RD[23]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R2RD[23]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R2RD[23]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R2RD[24]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R2RD[24]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R2RD[24]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R2RD[25]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R2RD[25]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R2RD[25]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R2RD[26]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R2RD[26]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R2RD[26]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R2RD[27]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R2RD[27]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R2RD[27]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R2RD[28]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R2RD[28]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R2RD[28]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R2RD[29]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R2RD[29]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R2RD[29]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R2RD[2]                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R2RD[2]                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R2RD[2]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R2RD[30]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R2RD[30]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R2RD[30]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R2RD[31]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R2RD[31]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R2RD[31]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R2RD[3]                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R2RD[3]                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R2RD[3]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R2RD[4]                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R2RD[4]                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R2RD[4]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R2RD[5]                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R2RD[5]                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R2RD[5]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R2RD[6]                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R2RD[6]                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R2RD[6]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R2RD[7]                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R2RD[7]                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R2RD[7]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R2RD[8]                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R2RD[8]                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R2RD[8]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; R2RD[9]                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- R2RD[9]                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R2RD[9]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                    ;           ;               ;          ;                                            ;
; altera_reserved_tck                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; altera_reserved_tdi                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; altera_reserved_tdo                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; altera_reserved_tms                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; clk                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- clk                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- clk~input                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; cpuout[0]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cpuout[0]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cpuout[0]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; cpuout[10]                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cpuout[10]                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cpuout[10]~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; cpuout[11]                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cpuout[11]                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cpuout[11]~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; cpuout[12]                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cpuout[12]                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cpuout[12]~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; cpuout[13]                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cpuout[13]                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cpuout[13]~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; cpuout[14]                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cpuout[14]                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cpuout[14]~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; cpuout[15]                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cpuout[15]                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cpuout[15]~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; cpuout[16]                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cpuout[16]                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cpuout[16]~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; cpuout[17]                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cpuout[17]                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cpuout[17]~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; cpuout[18]                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cpuout[18]                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cpuout[18]~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; cpuout[19]                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cpuout[19]                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cpuout[19]~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; cpuout[1]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cpuout[1]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cpuout[1]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; cpuout[20]                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cpuout[20]                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cpuout[20]~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; cpuout[21]                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cpuout[21]                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cpuout[21]~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; cpuout[22]                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cpuout[22]                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cpuout[22]~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; cpuout[23]                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cpuout[23]                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cpuout[23]~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; cpuout[24]                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cpuout[24]                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cpuout[24]~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; cpuout[25]                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cpuout[25]                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cpuout[25]~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; cpuout[26]                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cpuout[26]                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cpuout[26]~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; cpuout[27]                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cpuout[27]                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cpuout[27]~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; cpuout[28]                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cpuout[28]                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cpuout[28]~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; cpuout[29]                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cpuout[29]                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cpuout[29]~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; cpuout[2]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cpuout[2]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cpuout[2]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; cpuout[30]                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cpuout[30]                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cpuout[30]~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; cpuout[31]                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cpuout[31]                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cpuout[31]~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; cpuout[3]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cpuout[3]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cpuout[3]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; cpuout[4]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cpuout[4]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cpuout[4]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; cpuout[5]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cpuout[5]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cpuout[5]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; cpuout[6]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cpuout[6]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cpuout[6]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; cpuout[7]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cpuout[7]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cpuout[7]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; cpuout[8]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cpuout[8]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cpuout[8]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; cpuout[9]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cpuout[9]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cpuout[9]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; hex[0][0]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- hex[0][0]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- hex[0][0]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; hex[0][1]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- hex[0][1]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- hex[0][1]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; hex[0][2]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- hex[0][2]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- hex[0][2]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; hex[0][3]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- hex[0][3]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- hex[0][3]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; hex[0][4]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- hex[0][4]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- hex[0][4]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; hex[0][5]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- hex[0][5]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- hex[0][5]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; hex[0][6]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- hex[0][6]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- hex[0][6]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; hex[1][0]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- hex[1][0]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- hex[1][0]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; hex[1][1]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- hex[1][1]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- hex[1][1]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; hex[1][2]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- hex[1][2]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- hex[1][2]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; hex[1][3]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- hex[1][3]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- hex[1][3]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; hex[1][4]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- hex[1][4]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- hex[1][4]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; hex[1][5]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- hex[1][5]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- hex[1][5]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; hex[1][6]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- hex[1][6]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- hex[1][6]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; hex[2][0]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- hex[2][0]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- hex[2][0]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; hex[2][1]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- hex[2][1]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- hex[2][1]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; hex[2][2]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- hex[2][2]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- hex[2][2]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; hex[2][3]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- hex[2][3]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- hex[2][3]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; hex[2][4]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- hex[2][4]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- hex[2][4]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; hex[2][5]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- hex[2][5]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- hex[2][5]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; hex[2][6]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- hex[2][6]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- hex[2][6]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; hex[3][0]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- hex[3][0]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- hex[3][0]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; hex[3][1]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- hex[3][1]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- hex[3][1]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; hex[3][2]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- hex[3][2]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- hex[3][2]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; hex[3][3]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- hex[3][3]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- hex[3][3]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; hex[3][4]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- hex[3][4]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- hex[3][4]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; hex[3][5]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- hex[3][5]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- hex[3][5]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; hex[3][6]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- hex[3][6]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- hex[3][6]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; pcreset                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pcreset                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pcreset~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_mydecoder_rnw     ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_mypc_IMA_0_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_mypc_IMA_1_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_mypc_IMA_2_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_mypc_IMA_3_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_mypc_IMA_4_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_mypc_IMA_5_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_mypc_IMA_6_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_R1RS_0_ ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_R1RS_1_ ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_R1RS_2_ ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_R1RS_3_ ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_R1RS_4_ ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_R2RS_0_ ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_R2RS_1_ ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_R2RS_2_ ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_R2RS_3_ ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_R2RS_4_ ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WD_0_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WD_10_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WD_11_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WD_12_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WD_13_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WD_14_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WD_15_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WD_16_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WD_17_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WD_18_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WD_19_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WD_1_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WD_20_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WD_21_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WD_22_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WD_23_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WD_24_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WD_25_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WD_26_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WD_27_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WD_28_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WD_29_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WD_2_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WD_30_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WD_31_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WD_3_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WD_4_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WD_5_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WD_6_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WD_7_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WD_8_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WD_9_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WRS_0_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WRS_1_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WRS_2_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WRS_3_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.mycpu_myregfile_WRS_4_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; pre_syn.bp.pcrst                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                    ;           ;               ;          ;                                            ;
; rst                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- rst                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- rst~input                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                    ;           ;               ;          ;                                            ;
+------------------------------------+-----------+---------------+----------+--------------------------------------------+


+---------------------------------------------------------+
; Partition Merge Resource Usage Summary                  ;
+---------------------------------------------+-----------+
; Resource                                    ; Usage     ;
+---------------------------------------------+-----------+
; Estimate of Logic utilization (ALMs needed) ; 12019     ;
;                                             ;           ;
; Combinational ALUT usage for logic          ; 19340     ;
;     -- 7 input functions                    ; 815       ;
;     -- 6 input functions                    ; 3584      ;
;     -- 5 input functions                    ; 632       ;
;     -- 4 input functions                    ; 226       ;
;     -- <=3 input functions                  ; 14083     ;
;                                             ;           ;
; Dedicated logic registers                   ; 1419      ;
;                                             ;           ;
; I/O pins                                    ; 128       ;
; Total MLAB memory bits                      ; 0         ;
; Total block memory bits                     ; 61952     ;
;                                             ;           ;
; Total DSP Blocks                            ; 0         ;
;                                             ;           ;
; Maximum fan-out node                        ; tbase[22] ;
; Maximum fan-out                             ; 853       ;
; Total fan-out                               ; 80276     ;
; Average fan-out                             ; 3.80      ;
+---------------------------------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_s784:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 512          ; 121          ; 512          ; 121          ; 61952 ; None ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 16.0.0 Build 211 04/27/2016 SJ Standard Edition
    Info: Processing started: Mon May 16 23:08:46 2016
Info: Command: quartus_cdb --read_settings_files=on --write_settings_files=off CPUTop -c CPUTop --merge=on --recompile=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 155 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 9 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 20759 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 6 input pins
    Info (21059): Implemented 126 output pins
    Info (21061): Implemented 20505 logic cells
    Info (21064): Implemented 121 RAM segments
Info: Quartus Prime Partition Merge was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 998 megabytes
    Info: Processing ended: Mon May 16 23:08:50 2016
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


