### **要求仕様**

#### **目的**
VHDLファイルからネットとインスタンスのポート接続情報を抽出し、その情報を指定された形式でExcelファイルに出力するPythonプログラムを作成する。

#### **機能**
1. **VHDLファイルの解析**:
   - 入力されたVHDLファイルを読み込み、最上位階層のentity名、ポート宣言、インスタンスのポートマッピングを解析する。
   - コメント行（`--`で始まる行）を無視し、解析から除外する。
   - `entity`宣言内のポート名とその方向（`in`, `out`, `inout`）を抽出し、記録する。
   - インスタンスのポートマッピング情報を抽出し、各インスタンス名とそのポート接続を管理する。

2. **Excelファイルの生成**:
   - 抽出された情報を基に、Excelファイルを生成する。
   - 最上位階層の`entity`名をシート名として使用する。
   - 各シートの1行目（C1から）にインスタンス名を記述する。
   - 各シートの1列目（B2から）にネット名を記述する。
   - ネット名がポートとして宣言されていない場合、括弧 `()` で囲み、セルの色を灰色に設定する。
   - ネット名がポートとして宣言されている場合、1列目にポートの方向を記述する。
   - 各ネット名とインスタンス名が交差するセルに、インスタンスのポート名を記述する。複数のポートが同一ネットに接続されている場合、ポート名をカンマで区切って記述する。

3. **コマンドライン引数のサポート**:
   - コマンドライン引数を用いて、入力VHDLファイルと出力Excelファイルのパスを指定できるようにする。

4. **正規表現を使用した解析**:
   - VHDLファイルの解析において、`entity`名、ポート宣言、インスタンスのポートマッピングを抽出するために正規表現を使用する。

5. **エラーハンドリング**:
   - 指定されたVHDLファイルが存在しない場合や、Excelファイルの保存に失敗した場合、適切なエラーメッセージを表示する。

#### **出力**
- 指定されたパスにExcelファイルを生成し、成功した場合は生成メッセージを表示する。