document_url: 
https://worldwide.espacenet.com/data/publicationDetails/biblio?DB=EPODOC&II=11&ND=3&adjacent=true&locale=en_EP&FT=D&date=20161021&CC=KR&NR=20160122068A&KC=A


key_identifier: 
KR20160122068A


patent_country: 
South Korea


patent_country_code: 
KR


patent_application_number: 



patent_number: 
KR20160122068A


patent_name: 
RADIATION IMAGING APPARATUS AND IMAGING SYSTEM


page_bookmark: 
KR20160122068 (A)
                     -RADIATION IMAGING APPARATUS AND IMAGING SYSTEM


inventors: 



applicants: 



classification_international: 
A61B6/00,A61B6/10


classification_cooperative: 
A61B6/54,H05K1/0216


application_number: 
KR20160041372 20160405


priority_numbers: 
KR20160041372 20160405,JP20150082064 20150413,US2016302302,US2016302302


abstract: 
A radiation imaging apparatus, comprising a sensor panel in which a plurality of sensors configured to detect radiation are arrayed, a first circuit board that is arranged on the sensor panel and includes a circuit configured to read out a signal from each sensor, and a second circuit board that is arranged on the first circuit board and includes a circuit configured to read out a signal from each sensor, and whose radiant noise generation amount at a driving time of the circuit is larger than a radiant noise generation amount at a driving time of the circuit of the first circuit board, wherein the first circuit board is arranged between the sensor panel and the second circuit board.


patent_description: 
방사선 이미징 장치 및 이미징 시스템{RADIATION IMAGING APPARATUS AND IMAGING SYSTEM} ,    본 발명은 방사선 이미징 장치 및 이미징 시스템에 관한 것이다. ,    방사선 이미징 장치는 예를 들어 복수의 센서가 배열된 센서 패널, 센서 패널의 센서들로부터 신호들을 판독하기 위한 복수의 회로 보드, 및 이러한 요소들을 포함하는 하우징을 포함한다. 복수의 회로 보드는 예를 들어 아날로그 회로 보드, 디지털 회로 보드, 및 전원 회로 보드를 포함한다. 아날로그 회로 보드는 예를 들어 센서 패널로부터 수신된 각각의 신호에 대해 신호 처리(예로서, 신호 증폭 처리, A/D 변환 등)를 수행하는 아날로그 회로를 포함한다. 디지털 회로 보드는 예를 들어 각각의 A/D 변환된 신호에 대해 신호 처리(예로서, 정정 처리 등)를 수행하는 디지털 회로를 포함한다. 전원 회로 보드는 예를 들어 아날로그 회로 보드 등과 같은 다른 회로 보드들에 공급될 전압들을 생성하는 전원 회로를 포함한다. 전원 회로는 예를 들어 스위칭 전원 등을 형성한다. ,    일반적으로, 방사 잡음 발생량은 전술한 회로 보드마다 다르다. 전술한 예에서, 방사 잡음 발생량은 전원 회로 보드에서 비교적 크다. 각각의 센서로부터의 센서 신호 출력은 방사 잡음 및 방사 잡음으로 인한 그의 신호 값 변화들에 의해 쉽게 영향을 받는다. ,    일본 특허 공개 번호 2002-214729는, 센서 패널 및 전원 회로 보드가 하우징 내에 수평 방향(센서 패널의 방사선 검출면에 평행한 방향)으로 나란히 배열되고, 센서 패널 및 전원 회로가 금속 파티션에 의해 격리되는 구조를 개시한다. 이러한 구조는 센서 패널에 대한 전원 회로 보드로부터의 잡음의 영향을 줄인다. 그러나, 이러한 구조는 수평 방향에서의 하우징의 크기를 증가시킨다. ,    본 발명은 방사선 이미징 장치의 크기의 증가를 억제하면서 센서 패널에 대한 회로 보드로부터의 방사 잡음의 영향을 줄이는 데 유리한 기술을 제공한다. ,    본 발명의 양태들 중 하나는 방사선 이미징 장치를 제공하고, 방사선 이미징 장치는 방사선을 검출하도록 구성되는 복수의 센서가 배열된 센서 패널, 센서 패널 상에 배열되고, 각각의 센서로부터 신호를 판독하도록 구성되는 회로를 포함하는 제1 회로 보드, 및 제1 회로 보드 상에 배열되고, 각각의 센서로부터 신호를 판독하도록 구성되는 회로를 포함하는 제2 회로 보드를 포함하며, 제2 회로 보드의 회로의 구동시의 방사 잡음 발생량은 제1 회로 보드의 회로의 구동시의 방사 잡음 발생량보다 크고, 제1 회로 보드는 센서 패널과 제2 회로 보드 사이에 배열된다. ,    본 발명의 추가 특징들은 첨부 도면들과 관련된 실시예들에 대한 아래의 설명으로부터 명백해질 것이다. ,    도 1a, 1b 및 1c는 방사선 이미징 장치의 구조의 일례를 설명하기 위한 도면들이다. 도 2는 센서 패널과 회로 보드들 사이의 방사 잡음의 영향을 설명하기 위한 도면이다. 도 3a, 3b 및 3c는 방사선 이미징 장치의 구조의 일례를 설명하기 위한 도면들이다. 도 4a, 4b 및 4c는 방사선 이미징 장치의 구조의 일례를 설명하기 위한 도면들이다. 도 5는 방사선 이미징 장치의 구조의 다른 예를 설명하기 위한 도면이다. 도 6a 및 6b는 방사선 이미징 장치의 구조의 일례를 설명하기 위한 도면들이다. 도 7은 방사선 이미징 장치를 이용하는 이미징 시스템의 배열의 일례를 설명하기 위한 도면이다. 도 8은 방사선 이미징 장치를 이용하는 이미징 시스템의 배열의 다른 예를 설명하기 위한 도면이다. ,    (제1 실시예) ,    제1 실시예는 도 1a 내지 1c 및 2를 참조하여 설명된다. 도 1a 내지 1c는 방사선 이미징 장치(1001)의 구조의 일례를 설명하기 위한 개략도들이다. 도 1a는 방사선 이미징 장치(1001)의 단면 구조를 나타낸다. 방사선 이미징 장치(1001)는 예를 들어 센서 패널(210), 아날로그 회로 보드들(220), 디지털 회로 보드(230), 전원 회로 보드(240), 지지판(250) 및 이러한 컴포넌트들을 포함하는 하우징(300)을 포함한다. ,    센서 패널(210)은 예를 들어 유리 기판과 같은 기판 상에 배열된 신틸레이터 및 복수의 센서를 갖는다. 센서는 예를 들어 비정질 실리콘으로 형성되며, PIN 센서, MIS 센서 등을 포함할 수 있다. 센서 패널(210)은 방사선(통상적으로 엑스선)을 신틸레이터를 통해 광으로 변환하고, 센서를 통해 광을 광전기적으로 변환함으로써 방사선을 검출한다. 다른 실시예들에서, 센서 패널(210)은 광을 전기 신호로 직접 변환하도록 형성될 수 있다. ,    대응하는 기능들을 구현하기 위한 하나 이상의 IC 칩이 회로 보드들(220, 230, 240) 각각 상에 배열된다. 아날로그 회로 보드들(220) 각각은 아날로그 회로를 포함하고, 센서 패널(210)로부터의 아날로그 신호들에 대한 증폭 처리 및 아날로그/디지털 변환 등과 같은 신호 처리를 수행한다. 디지털 회로 보드(230)는 디지털 회로를 포함하고, 디지털 회로를 통해, A/D 변환된 신호에 대한 정정 처리와 같은 신호 처리를 수행하고, 이미지 데이터를 생성한다. 게다가, 나중에 상세들이 설명되지만, 스위칭 전원을 형성하는 전원 회로(231)가 디지털 회로 보드(230) 상에 배열되고, 스위칭 전원을 형성하는 전원 회로(241)가 전원 회로 보드(240) 상에 배열된다. ,    지지판(250)은 센서 패널(210), 아날로그 회로 보드들(220), 디지털 회로 보드(230) 및 전원 회로 보드(240)를 지지한다. 즉, 센서 패널(210), 아날로그 회로 보드들(220), 디지털 회로 보드(230) 및 전원 회로 보드(240)는 지지판(250)에 고정된다. 예를 들어, 센서 패널(210)은 지지판(250)의 일면(도 1a에서의 하면) 쪽에 접착제에 의해 고정된다. 디지털 회로 보드(230)는 지지판(250)의 다른 면(도 1a에서의 상면) 쪽에 기둥들(232)에 의해 고정된다. 전원 회로 보드(240)도 지지판(250)의 다른 면 쪽에 기둥들(242)에 의해 고정된다. 유사한 방식으로, 아날로그 회로 보드들(220)은 지지판(250)의 다른 면 쪽에 기둥들(도시되지 않음)에 의해 고정된다. ,    하우징(300)은 예를 들어 제1 부재(310) 및 제2 부재(320)를 포함한다. 제1 부재(310)는 예를 들어 탄소 섬유 강화 플라스틱으로 형성되고 방사선 입사측(방사측)에 배열되는 판 형상의 판 부재이다. 센서 패널(210)은 부재(310)와 지지판(250) 사이에 배열된다. 버퍼 부재들(260)이 센서 패널(210)과 부재(310) 사이에 배열될 수 있다. 나머지 주변 부재들보다 큰 수축도를 갖는 재료가 버퍼 부재들(260)을 위해 사용될 수 있다. 방사선을 차단하기 위한 금속 부재(도시되지 않음)가 센서 패널(210)과 지지판(250) 사이에 배열될 수 있다는 점에 유의한다. ,    부재(320)는 강 또는 알루미늄과 같은 금속으로 형성되고, 부재(310)의 반대 쪽(반대면 쪽)에 배열된다. 센서 패널(210), 아날로그 회로 보드들(220), 디지털 회로 보드(230) 및 전원 회로 보드(240)를 지지하는 지지판(250)은 기둥들(252)에 의해 부재(320)에 고정된다. 아날로그 회로 보드들(220), 디지털 회로 보드(230) 및 전원 회로 보드(240)는 부재(320)와 지지판(250) 사이에 배열된다. 전원 회로(240)는 아날로그 회로 보드들(220) 및 디지털 회로 보드(230)보다 센서 패널(210)로부터 먼 위치에 배열된다. 아날로그 회로 보드들(220) 및 디지털 회로 보드(230)가 도 1a에서 센서 패널(210)로부터 동일한 거리를 갖는 위치들에 배열되지만, 그들은 센서 패널(210)로부터 상이한 거리들에 배열될 수 있다. ,    도 1b는 부재(320) 쪽에서 관측된 방사선 이미징 장치(1001)의 구조를 나타내고, 도 1c는 도 1b에 따른 하우징(300)의 내부 구조를 나타낸다. 이 예에서는, 2개의 아날로그 회로 보드(220)가 평면 시야에서 지지판(250)의 (한쪽 및 다른 반대쪽을 따르는) 주변 영역에 배열된다. 본 명세서에서 "평면 시야"는 (이후에 동일한 방식으로 지칭되는) 센서 패널(210)의 방사선 검출면에 대한 평면 시야를 지시한다. ,    디지털 회로 보드(230) 및 전원 회로 보드(240)는 지지판(250)의 중심 영역에서 평면 시야에서 전술한 2개의 아날로그 회로 보드(220) 사이에 배열된다. 디지털 회로 보드(230) 및 전원 회로 보드(240)는 또한 평면 시야에서 서로 중첩되도록 배열된다. 다른 관점에서, 전원 회로 보드(240)는 도 1a에서 디지털 회로 보드(230) 위에 우측에 배열된다. ,    디지털 회로 보드(230) 및 전원 회로 보드(240)는 케이블들(410)에 의해 외부에 접속된다. 케이블들(410)은 예를 들어 외부 전력을 수신하기 위한 와이어링 라인, 외부로부터/외부로 신호들을 교환하기 위한 와이어링 라인 등을 포함하는 와이어링 라인 그룹들(예로서, 연성 평면 케이블들)이다. 예를 들어, 디지털 회로 외에, 디지털 회로 보드(230)는 스위칭 전원을 형성하는 전원 회로(231)를 포함한다. 대응하는 케이블(410)을 통해 수신되는 외부 전력에 기초하여, 전원 회로(231)는 디지털 회로 보드(230)의 디지털 회로에 공급될 전압을 생성한다. 게다가, 예를 들어, 전원 회로 보드(240)는 스위칭 전원을 형성하는 전원 회로(241)를 포함한다. 대응하는 케이블(410)로부터 수신되는 외부 전력에 기초하여, 전원 회로(241)는 각각의 아날로그 회로 보드(220)의 아날로그 회로에 공급될 전압을 생성한다. 더구나, 전원 회로(241)는 센서 패널(210)에 공급될 전압도 생성할 수 있다. ,    아날로그 회로 보드들(220) 및 전원 회로 보드(240)는 케이블들(420)(예로서, 연성 평면 케이블들)에 의해 접속되며, 아날로그 회로 보드들(220)은 케이블들(420)을 통해 전원 회로 보드(240)로부터 전압들을 수신한다. 아날로그 회로 보드들(220) 및 디지털 회로 보드(230)는 케이블들(430)(예로서, 연성 평면 케이블들)에 의해 접속되며, 디지털 회로 보드(230)는 케이블들(430)을 통해 아날로그 회로 보드들(220)로부터 신호들을 수신한다. 디지털 회로 보드(230) 및 전원 회로 보드(240)는 커넥터들(500)에 의해 접속되며, 서로를 제어할 수 있거나, 하나가 다른 하나를 제어할 수 있다. 디지털 회로 보드(230)는 또한 아날로그 회로 보드들(220)로부터 수신된 신호들에 기초하여 생성된 이미지 데이터(즉, 센서 패널(210)로부터 판독된 신호들에 기초하는 이미지 데이터)를 대응하는 케이블(410)을 통해 외부로 출력한다. ,    일반적으로, 디지털 회로에 대한 전류 공급량(또는 디지털 회로를 구동하는 데 필요한 전력)은 비교적 적은 반면, 아날로그 회로에 대한 전류 공급량(또는 아날로그 회로를 구동하는 데 필요한 전력)은 비교적 많다. 따라서, 이 예에서, 디지털 회로에 공급될 전압을 생성하는 전원 회로(231)에서의 방사 잡음 발생량은 비교적 적은 반면, 아날로그 회로들에 공급될 전압을 생성하는 전원 회로(241)에서의 방사 잡음 발생량은 비교적 많다. ,    따라서, 이 실시예에서는, 디지털 회로 보드(230) 상에 제공되는 전원 회로(231)와 달리, 전원 회로(241)는 다른 회로 보드(이 예에서 전원 회로 보드(240)) 상에 제공된다. 게다가, 디지털 회로 보드(230)는 센서 패널(210)과 전원 회로 보드(240) 사이에 배열되며, 따라서 디지털 회로 보드(230) 및 전원 회로 보드(240)는 평면 시야에서 서로 중첩될 것이다. 따라서, 디지털 회로 보드(230)는 전원 회로 보드(240)로부터 센서 패널(210)로의 방사 잡음을 차단하는 잡음 실드로서 작용할 수 있다. ,    바람직하게 디지털 회로 보드(230)의 영역은 평면 시야에서 전원 회로 보드(240)의 영역보다 크다. 다른 관점에서, 디지털 회로 보드(230)의 에지는 전원 회로 보드(240)의 에지 밖에 바람직하게 배치된다. 이것은 디지털 회로 보드(230)가 전원 회로 보드(240)로부터 센서 패널(210)로의 방사 잡음을 적절히 차단하는 것을 가능하게 한다. ,    디지털 회로 보드(230)에 속하는 와이어링 라인 패턴 등과 같은 금속 부재들은 방사 잡음을 차단할 수 있다. 따라서, 예를 들어, 정전압(예로서, 접지 전압)을 디지털 회로에 공급하기 위한 와이어링 라인 패턴은 바람직하게 높은 밀도로 제공된다. 와이어링 라인 패턴 또는 와이어링 라인 패턴의 적어도 일부는 예를 들어 실질적으로 판 형상의 형태를 가질 수 있다. 와이어링 라인 패턴 또는 와이어링 라인 패턴의 적어도 일부는 예를 들어 실질적으로 격자 형상 또는 때 형상의 형태를 가질 수도 있다. 이러한 타입의 구조들은 디지털 회로 자체의 잡음에 대한 저항을 개선하고, 디지털 회로 보드(230)가 잡음 실드로서 적절히 작용하는 것을 가능하게 할 것이다. ,    도 2는 센서 패널(210)과 회로 보드들(230, 240) 사이의 방사 잡음의 영향을 설명하기 위한 도면이다. 도 2에 도시된 바와 같이, 전원 회로 보드(240)의 전원 회로(241)에서 발생하는 방사 잡음(X1)의 적어도 일부가 디지털 회로 보드(230)에 속하는 와이어링 라인 패턴 등과 같은 금속 부재들에 의해 차단(또는 흡수)된다. 따라서, 센서 패널(210)에 도달하는 방사 잡음(X2)이 감소할 수 있다. ,    방사선 이미징 장치(1001)는 디지털 회로 보드(230) 및 전원 회로 보드(240)가 수직 방향으로 배열되는 소위 수직 적층 회로 보드 구조를 갖는다. 따라서, 이러한 구조에 따르면, 센서 패널(210)에 대한 방사 잡음의 영향이 감소할 수 있고, 방사선 이미징 장치(1001)의 수평 방향의 크기 증가가 억제될 수 있다. ,    제1 실시예에 따르면, 센서 패널(210)에 대한 각각의 회로 보드로부터의 방사 잡음의 영향(구체적으로, 전원 회로 보드(240)로부터의 방사 잡음의 영향)이 감소하면서 방사선 이미징 장치(1001)의 크기 증가가 억제될 수 있다. ,    (제2 실시예) ,    본 발명의 제2 실시예에 따른 방사선 이미징 장치(1002)가 도 3a 내지 3c를 참조하여 설명된다. 도 3a 내지 3c는 전술한 제1 실시예(도 1a 내지 1c)에서와 동일한 방식으로 방사선 이미징 장치(1002)의 구조의 일례를 도시한다. 제2 실시예는 주로, 방사 잡음을 차단하기 위한 실드 부재(270)가 디지털 회로 보드(230)와 지지판(250) 사이에 배열된다는 점에 제1 실시예와 다르다. 제2 실시예에 따르면, 디지털 회로 보드(230)에서 발생한 방사 잡음이 센서 패널(210)에 도달하는 것을 방지하는 것에 더하여, 전원 회로 보드(240)로부터 발생하고 디지털 회로 보드(230)에 의해 감쇠된 방사 잡음이 센서 패널(210)에 도달하는 것을 방지할 수 있다. ,    실드 부재(270)는 바람직하게 평면 시야에서 디지털 회로 보드(230)의 영역보다 큰 영역을 가지며, 실드 부재(270) 및 디지털 회로 보드(230)가 서로 중첩되도록 배열된다. 즉, 실드 부재(270)의 외측 에지는 바람직하게 디지털 회로 보드(230)의 에지 밖에 배치된다. 이 경우, 실드 부재(270)는 디지털 회로 보드(230)의 측면들을 완전히 또는 부분적으로 커버하도록 배열되는 부분들을 포함할 수도 있다. 즉, 실드 부재(270)는 실드 부재(270)의 각각의 부분 및 디지털 회로 보드(230)의 대응하는 측면 또는 그의 부분이 서로 대면하도록 배열될 수 있다. ,    제2 실시예에 따르면, 센서 패널(210)에 대한 방사 잡음의 영향이 더 감소할 수 있다. ,    (제3 실시예) ,    제3 실시예에 따른 방사선 이미징 장치(1003)가 도 4a 내지 4c를 참조하여 설명된다. 도 4a 내지 4c는 전술한 제1 실시예(도 1a 내지 1c)에서와 같은 방식으로 방사선 이미징 장치(1003)의 구조의 일례를 나타낸다. 제3 실시예는 주로, 하우징(300)의 부재(320)가 볼록 형상을 형성하는 부분들(3201내지 3203)을 포함한다는 점에서 제1 실시예와 다르다. ,    각각의 부분(3201)은 부재(310)로부터의 거리가 거리(L1)인 부재(320) 중의 제1 부분이다. 부분(3202)은 부재(310)로부터의 거리가 거리(L1)보다 긴 거리(L2)인 부재(320) 중의 제2 부분이며, 부분들(3201)에 대해 하우징(300)의 외측을 향해 돌출하는 부분을 형성한다. 각각의 부분(3203)은 부분(3201)과 부분(3202)을 연결하는 제3 부분이고, 전술한 돌출 부분의 측면부를 형성한다. 지지판(250)이 하우징(300) 중의 부재(320)의 부분들(3201)에 고정될 수 있다는 점에 유의한다. ,    비교적 적은 방사 잡음 발생량을 갖는 전원 회로(231)를 포함하는 디지털 회로 보드(230)가 지지판(250)과 부분들(3201) 사이에 배열된다. 이와 달리, 비교적 큰 방사 잡음 발생량을 갖는 전원 회로(241)를 포함하는 전원 회로 보드(240)가 지지판(250)과 부분(3202) 사이에 배열되며, 따라서 센서 패널(210)로부터의 거리는 디지털 회로 보드(230)와 센서 패널(210) 사이의 거리보다 클 것이다. 예를 들어, 전원 회로 보드(240)는 부분(3202) 근처에 배열되며, 따라서 전원 회로 보드(240)의 상면은 각각의 부분(3201)의 하면보다 높은 위치에 있고, 전원 회로 보드(240)의 각각의 측면의 적어도 일부 및 각각의 부분(3203)의 대응하는 표면의 일부는 서로 대면한다. 전원 회로 보드(240)와 부재(310) 사이의 거리는 거리(L1)보다 길고 거리(L2)보다 짧을 수 있다. ,    이러한 배열에 따르면, 전원 회로 보드(240)로부터의 방사 잡음 중 수평 방향 성분들이 부분(3203)에 의해 차단되고, 디지털 회로 보드(230)의 각각의 측면 및 그의 근처를 통과하여 센서 패널(210)에 도달하는 것이 방지될 수 있다. 따라서, 제3 실시예에 따르면, 센서 패널(210)에 대한 방사 잡음의 영향이 더 감소할 수 있다. ,    도 5는 도 4a에서와 같은 방식으로 제3 실시예의 다른 예인 방사선 이미징 장치(1003')의 구조의 일례를 나타낸다. 이 구조의 예는 주로, 하우징(300)의 부재(320)가 판 형상 부분(320P1) 및 하우징(300)의 내측을 향해 부분(320P1)으로부터 돌출하는 부분들(320P2)을 포함한다는 점에서 도 4a 내지 4c의 예에서의 구조와 다르다. 이 구조의 예에 따르면, 전원 회로 보드(240)의 각각의 측면의 적어도 일부 및 각각의 부분(320P2)의 대응하는 표면의 일부가 서로 대면한다. 따라서, 이 구조의 예는 부분들(320P2)에 의해 전원 회로(240)로부터의 방사 잡음 중 수평 방향 성분들을 차단하고, 성분들이 디지털 회로 보드(230)의 각각의 측면 및 그의 근처를 통과하여 센서 패널(210)에 도달하는 것을 방지할 수 있다. ,    (다른 실시예들) ,    여러 바람직한 실시예가 위에서 설명되었지만, 본 발명은 그들로 한정되지 않는다. 실시예들은 본 발명의 범위 또는 사상으로부터 벗어나지 않고서 부분적으로 변경될 수 있다. ,    예를 들어, 실시예들은 (이하, "방사선 이미징 장치(100)"로서 간단히 지칭되는) 각각의 방사선 이미징 장치(1001내지 1003)가 2개의 아날로그 회로 보드(220)를 포함하는 모드를 예시하였다. 이 예에서, 2개의 아날로그 회로 보드(220) 중 하나는 센서 패널(210)로부터 판독된 신호들 중 일부에 대해 신호 처리를 수행하며, 2개의 아날로그 회로 보드(220) 중 다른 하나는 센서 패널(210)로부터 판독된 나머지 신호들 중 일부에 대해 신호 처리를 수행한다. 그러나, 방사선 이미징 장치(100)는 하나의 아날로그 회로 보드(220)를 포함할 수 있고, 센서 패널(210)로부터 판독된 모든 신호들의 신호 처리를 하나의 아날로그 회로 보드(220)에 의해 수행할 수 있다. ,    이 예에서, 도 6a에 도시된 바와 같이, 디지털 회로 보드(230) 및 전원 회로 보드(240)는 평면 시야에서 전술한 실시예들과 동일한 방식으로 지지판(250)의 중앙 영역에 배열될 수 있다(따라서, 회로 보드들은 기준선인 도 6a의 중심선 C-C'에 대해 좌우 대칭일 것이다). 그러나, 도 6b에 도시된 바와 같이, 디지털 회로 보드(230) 및 전원 회로 보드(240)는 하나의 아날로그 회로 보드(220) 근처에 배열될 수 있다(따라서, 회로 보드들은 도 6b의 중심선 C-C'에 대해 하나의 아날로그 회로 보드(220)의 옆으로 시프트될 것이다). 도 6b의 예에 따르면, 케이블들(410' 내지 430')의 길이들은 도 6a의 예에서의 케이블들(410 내지 430)의 길이들보다 짧을 수 있다. 이것은 케이블들(410' 내지 430')에 포함된 와이어링 라인들 내의 임피던스 성분들을 줄일 수 있다. ,    하우징(300)에 포함될 부재들 또는 요소들(예로서, 회로 보드, 열 전달 부재, 단열 부재 등)의 수, 형상 및 배열과 같은 다른 성분들은 본 발명의 범위로부터 벗어나지 않고서 적절히 변경될 수 있다. 본 명세서는 방사선 이미징 장치(100)의 구조의 명료화를 위해 예시적인 복수의 부재 중 일부의 위치 관계를 설명하였다는 점에 유의한다. 그러나, 물론, 부재들의 위치들은 상대적으로 정의되며, 본 발명의 범위로부터 벗어나지 않고서 다른 부재들과 관련하여 정의될 수 있다. ,    (방사선 이미징 시스템) ,    도 7은 방사선 이미징 장치(100)가 적용된 이미징 시스템(SYS)의 배열의 일례를 나타낸다. 이미징 시스템(SYS)은 예를 들어 방사선 이미징 장치(100), 프로세서(101), 단말기(102), 노출 스위치(103) 및 방사선 소스(104)를 포함한다. 방사선 이미징 장치(100)는 예를 들어 환자와 같은 객체(105)가 눕는 침상(106)에 부착된다. 방사선 이미징 장치(100)는 방사선 소스(104)로부터 방출되고 환자(105)를 통과하는 방사선을 수신하고, 방사선에 따른 이미지 데이터를 프로세서(101)로 출력한다. 프로세서(101)는 단말기(102)의 디스플레이가 방사선 이미징 장치(100)로부터의 이미지 데이터에 따라 방사선 이미지를 표시하게 한다. 프로세서(101)는 방사선 이미징 장치(100)로부터의 이미지 데이터에 대해 사전 결정된 데이터 처리를 수행할 수 있다. ,    게다가, 프로세서(101)는 전체 시스템을 제어하기 위한 제어기로서 기능할 수 있으며, 사용자에 의해 단말기(102)에 입력된 이미징 조건 등에 따라 방사선 이미징을 적절히 수행하도록 각각의 유닛을 제어할 수 있다. 프로세서(101)는 또한 방사선 이미징 장치(100)가 방사선 이미징을 개시할 수 있는 상태에 있는지를 결정함으로써 방사선 소스(104)를 제어할 수 있다. 이 경우, 방사선 소스(104)는 방사선 이미징 장치(100)가 방사선 이미징을 개시할 수 있는 상태에서 사용자가 노출 스위치(103)를 누를 때 방사선을 생성한다. ,    도 8은 이미징 시스템(SYS)의 배열의 다른 예인 (이하, "C-아암 장치"로서 지칭되는) C-아암 타입 방사선 진단 장치를 나타낸다. C-아암 장치에서, 방사선 이미징 장치(100) 및 방사선 소스(104)는 C-아암(cr)의 2개의 단부에 고정된다. C-아암 장치는 아암(cr)을 회전시켜 방사 각도를 변경하면서 방사선 이미징(3D 이미징)을 수행한다. 방사선 이미징 장치(100)에 의해 획득된 이미지 데이터는 예를 들어 케이블(wi)을 통해 프로세서(101)로 출력된다. 프로세서(101)는 이미지 데이터에 기초하여 삼차원 방사선 이미지를 형성하고, 단말기(102)의 디스플레이로 하여금 이미지를 표시하게 한다. ,    본 발명은 전형적인 실시예들과 관련하여 설명되었지만, 본 발명은 개시된 전형적인 실시예들로 한정되지 않는다는 것을 이해해야 한다. 아래의 청구항들의 범위는 모든 그러한 변경들 및 등가 구조들 및 기능들을 포함하도록 가장 넓은 해석이 주어져야 한다. 


original_claims: 



claims_tree: 



cited_documents: 



citing_documents: 



INPADOC_legal_status: 



INPADOC_patent_family: 
Patent 1: RADIATION IMAGING APPARATUS AND IMAGING SYSTEM Inventor: , Inventor:, , Applicant: , Applicant:, , CPC: A61B6/54, H05K1/0216 IPC: A61B6/00, A61B6/10 Publication info: KR20160122068 (A), 2016-10-21, Global Dossier Priority date: 2015-04-13
,Patent 2: RADIATION IMAGING APPARATUS AND IMAGING SYSTEM Inventor: , Inventor:, , YACHI KATSUYA [JP], , Applicant: , Applicant:, , CANON KK [JP], , CPC: A61B6/54, H05K1/0216 IPC: A61B6/00, H05K1/02 Publication info: US2016302302 (A1), 2016-10-13, Global Dossier Priority date: 2015-04-13



