============================================================
  Generated by:           Genus(TM) Synthesis Solution 20.10-p001_1
  Generated on:           Nov 25 2024  10:20:19 pm
  Module:                 FADD_dual_mode_pipelined
  Technology library:     slow_vdd1v0 1.0
  Operating conditions:   PVT_0P9V_125C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

        Instance                 Module          Cell Count  Cell Area  Net Area   Total Area   Wireload  
----------------------------------------------------------------------------------------------------------
FADD_dual_mode_pipelined                               6773  12687.926     0.000    12687.926 <none> (D)  
  a_module               align_mantisa                  819   1328.670     0.000     1328.670 <none> (D)  
  e_module               Extract                       1082   1480.860     0.000     1480.860 <none> (D)  
  n_module               Normalization                  888   1326.618     0.000     1326.618 <none> (D)  
  o_module               Operation                      725   1161.774     0.000     1161.774 <none> (D)  
  p0                     pipeline_extract_align         484   1330.038     0.000     1330.038 <none> (D)  
  p1                     pipeline_align_op              430   1169.298     0.000     1169.298 <none> (D)  
  p2                     pipeline_op_norm               302    740.772     0.000      740.772 <none> (D)  
  p3                     pipeline_norm_res              479   1308.834     0.000     1308.834 <none> (D)  
  p4                     pipeline_res_out               192    599.868     0.000      599.868 <none> (D)  
  r_module               Result_and_exception          1331   2144.066     0.000     2144.066 <none> (D)  
  (D) = wireload is default in technology library
