[Inputs]
[Outputs]
[BiDir]
[ATTRIBUTES]
VeriModel mux_sim

