/* Generated by Yosys 0.13 (git sha1 UNKNOWN, clang 13.0.0 -fPIC -Os) */

module test(x, y, clk, s1, rst, r);
  wire _0_;
  wire _1_;
  wire _2_;
  wire _3_;
  input clk;
  output r;
  input rst;
  input s1;
  input x;
  input y;
  sky130_fd_sc_hd__clkinv_1 _4_ (
    .A(rst),
    .Y(_0_)
  );
  sky130_fd_sc_hd__xnor2_1 _5_ (
    .A(x),
    .B(y),
    .Y(_3_)
  );
  sky130_fd_sc_hd__nor2_1 _6_ (
    .A(r),
    .B(s1),
    .Y(_2_)
  );
  sky130_fd_sc_hd__a21oi_1 _7_ (
    .A1(s1),
    .A2(_3_),
    .B1(_2_),
    .Y(_1_)
  );
  sky130_fd_sc_hd__dfrtp_1 _8_ (
    .CLK(clk),
    .D(_1_),
    .Q(r),
    .RESET_B(_0_)
  );
endmodule
