DECL|ALTCTRLBASE|member|__IM uint32_t ALTCTRLBASE; /**< Channel Alternate Control Data Base Pointer Register */
DECL|CHALTC|member|__OM uint32_t CHALTC; /**< Channel Alternate Clear Register */
DECL|CHALTS|member|__IOM uint32_t CHALTS; /**< Channel Alternate Set Register */
DECL|CHENC|member|__OM uint32_t CHENC; /**< Channel Enable Clear Register */
DECL|CHENS|member|__IOM uint32_t CHENS; /**< Channel Enable Set Register */
DECL|CHPRIC|member|__OM uint32_t CHPRIC; /**< Channel Priority Clear Register */
DECL|CHPRIS|member|__IOM uint32_t CHPRIS; /**< Channel Priority Set Register */
DECL|CHREQMASKC|member|__OM uint32_t CHREQMASKC; /**< Channel Request Mask Clear Register */
DECL|CHREQMASKS|member|__IOM uint32_t CHREQMASKS; /**< Channel Request Mask Set Register */
DECL|CHREQSTATUS|member|__IM uint32_t CHREQSTATUS; /**< Channel Request Status */
DECL|CHSREQSTATUS|member|__IM uint32_t CHSREQSTATUS; /**< Channel Single Request Status */
DECL|CHSWREQ|member|__OM uint32_t CHSWREQ; /**< Channel Software Request Register */
DECL|CHUSEBURSTC|member|__OM uint32_t CHUSEBURSTC; /**< Channel Useburst Clear Register */
DECL|CHUSEBURSTS|member|__IOM uint32_t CHUSEBURSTS; /**< Channel Useburst Set Register */
DECL|CHWAITSTATUS|member|__IM uint32_t CHWAITSTATUS; /**< Channel Wait on Request Status Register */
DECL|CH|member|DMA_CH_TypeDef CH[12]; /**< Channel registers */
DECL|CONFIG|member|__OM uint32_t CONFIG; /**< DMA Configuration Register */
DECL|CTRLBASE|member|__IOM uint32_t CTRLBASE; /**< Channel Control Data Base Pointer Register */
DECL|CTRL|member|__IOM uint32_t CTRL; /**< DMA Control Register */
DECL|DMA_ALTCTRLBASE_ALTCTRLBASE_DEFAULT|macro|DMA_ALTCTRLBASE_ALTCTRLBASE_DEFAULT
DECL|DMA_CHALTC_CH0ALTC_DEFAULT|macro|DMA_CHALTC_CH0ALTC_DEFAULT
DECL|DMA_CHALTC_CH0ALTC|macro|DMA_CHALTC_CH0ALTC
DECL|DMA_CHALTC_CH10ALTC_DEFAULT|macro|DMA_CHALTC_CH10ALTC_DEFAULT
DECL|DMA_CHALTC_CH10ALTC|macro|DMA_CHALTC_CH10ALTC
DECL|DMA_CHALTC_CH11ALTC_DEFAULT|macro|DMA_CHALTC_CH11ALTC_DEFAULT
DECL|DMA_CHALTC_CH11ALTC|macro|DMA_CHALTC_CH11ALTC
DECL|DMA_CHALTC_CH1ALTC_DEFAULT|macro|DMA_CHALTC_CH1ALTC_DEFAULT
DECL|DMA_CHALTC_CH1ALTC|macro|DMA_CHALTC_CH1ALTC
DECL|DMA_CHALTC_CH2ALTC_DEFAULT|macro|DMA_CHALTC_CH2ALTC_DEFAULT
DECL|DMA_CHALTC_CH2ALTC|macro|DMA_CHALTC_CH2ALTC
DECL|DMA_CHALTC_CH3ALTC_DEFAULT|macro|DMA_CHALTC_CH3ALTC_DEFAULT
DECL|DMA_CHALTC_CH3ALTC|macro|DMA_CHALTC_CH3ALTC
DECL|DMA_CHALTC_CH4ALTC_DEFAULT|macro|DMA_CHALTC_CH4ALTC_DEFAULT
DECL|DMA_CHALTC_CH4ALTC|macro|DMA_CHALTC_CH4ALTC
DECL|DMA_CHALTC_CH5ALTC_DEFAULT|macro|DMA_CHALTC_CH5ALTC_DEFAULT
DECL|DMA_CHALTC_CH5ALTC|macro|DMA_CHALTC_CH5ALTC
DECL|DMA_CHALTC_CH6ALTC_DEFAULT|macro|DMA_CHALTC_CH6ALTC_DEFAULT
DECL|DMA_CHALTC_CH6ALTC|macro|DMA_CHALTC_CH6ALTC
DECL|DMA_CHALTC_CH7ALTC_DEFAULT|macro|DMA_CHALTC_CH7ALTC_DEFAULT
DECL|DMA_CHALTC_CH7ALTC|macro|DMA_CHALTC_CH7ALTC
DECL|DMA_CHALTC_CH8ALTC_DEFAULT|macro|DMA_CHALTC_CH8ALTC_DEFAULT
DECL|DMA_CHALTC_CH8ALTC|macro|DMA_CHALTC_CH8ALTC
DECL|DMA_CHALTC_CH9ALTC_DEFAULT|macro|DMA_CHALTC_CH9ALTC_DEFAULT
DECL|DMA_CHALTC_CH9ALTC|macro|DMA_CHALTC_CH9ALTC
DECL|DMA_CHALTS_CH0ALTS_DEFAULT|macro|DMA_CHALTS_CH0ALTS_DEFAULT
DECL|DMA_CHALTS_CH0ALTS|macro|DMA_CHALTS_CH0ALTS
DECL|DMA_CHALTS_CH10ALTS_DEFAULT|macro|DMA_CHALTS_CH10ALTS_DEFAULT
DECL|DMA_CHALTS_CH10ALTS|macro|DMA_CHALTS_CH10ALTS
DECL|DMA_CHALTS_CH11ALTS_DEFAULT|macro|DMA_CHALTS_CH11ALTS_DEFAULT
DECL|DMA_CHALTS_CH11ALTS|macro|DMA_CHALTS_CH11ALTS
DECL|DMA_CHALTS_CH1ALTS_DEFAULT|macro|DMA_CHALTS_CH1ALTS_DEFAULT
DECL|DMA_CHALTS_CH1ALTS|macro|DMA_CHALTS_CH1ALTS
DECL|DMA_CHALTS_CH2ALTS_DEFAULT|macro|DMA_CHALTS_CH2ALTS_DEFAULT
DECL|DMA_CHALTS_CH2ALTS|macro|DMA_CHALTS_CH2ALTS
DECL|DMA_CHALTS_CH3ALTS_DEFAULT|macro|DMA_CHALTS_CH3ALTS_DEFAULT
DECL|DMA_CHALTS_CH3ALTS|macro|DMA_CHALTS_CH3ALTS
DECL|DMA_CHALTS_CH4ALTS_DEFAULT|macro|DMA_CHALTS_CH4ALTS_DEFAULT
DECL|DMA_CHALTS_CH4ALTS|macro|DMA_CHALTS_CH4ALTS
DECL|DMA_CHALTS_CH5ALTS_DEFAULT|macro|DMA_CHALTS_CH5ALTS_DEFAULT
DECL|DMA_CHALTS_CH5ALTS|macro|DMA_CHALTS_CH5ALTS
DECL|DMA_CHALTS_CH6ALTS_DEFAULT|macro|DMA_CHALTS_CH6ALTS_DEFAULT
DECL|DMA_CHALTS_CH6ALTS|macro|DMA_CHALTS_CH6ALTS
DECL|DMA_CHALTS_CH7ALTS_DEFAULT|macro|DMA_CHALTS_CH7ALTS_DEFAULT
DECL|DMA_CHALTS_CH7ALTS|macro|DMA_CHALTS_CH7ALTS
DECL|DMA_CHALTS_CH8ALTS_DEFAULT|macro|DMA_CHALTS_CH8ALTS_DEFAULT
DECL|DMA_CHALTS_CH8ALTS|macro|DMA_CHALTS_CH8ALTS
DECL|DMA_CHALTS_CH9ALTS_DEFAULT|macro|DMA_CHALTS_CH9ALTS_DEFAULT
DECL|DMA_CHALTS_CH9ALTS|macro|DMA_CHALTS_CH9ALTS
DECL|DMA_CHENC_CH0ENC_DEFAULT|macro|DMA_CHENC_CH0ENC_DEFAULT
DECL|DMA_CHENC_CH0ENC|macro|DMA_CHENC_CH0ENC
DECL|DMA_CHENC_CH10ENC_DEFAULT|macro|DMA_CHENC_CH10ENC_DEFAULT
DECL|DMA_CHENC_CH10ENC|macro|DMA_CHENC_CH10ENC
DECL|DMA_CHENC_CH11ENC_DEFAULT|macro|DMA_CHENC_CH11ENC_DEFAULT
DECL|DMA_CHENC_CH11ENC|macro|DMA_CHENC_CH11ENC
DECL|DMA_CHENC_CH1ENC_DEFAULT|macro|DMA_CHENC_CH1ENC_DEFAULT
DECL|DMA_CHENC_CH1ENC|macro|DMA_CHENC_CH1ENC
DECL|DMA_CHENC_CH2ENC_DEFAULT|macro|DMA_CHENC_CH2ENC_DEFAULT
DECL|DMA_CHENC_CH2ENC|macro|DMA_CHENC_CH2ENC
DECL|DMA_CHENC_CH3ENC_DEFAULT|macro|DMA_CHENC_CH3ENC_DEFAULT
DECL|DMA_CHENC_CH3ENC|macro|DMA_CHENC_CH3ENC
DECL|DMA_CHENC_CH4ENC_DEFAULT|macro|DMA_CHENC_CH4ENC_DEFAULT
DECL|DMA_CHENC_CH4ENC|macro|DMA_CHENC_CH4ENC
DECL|DMA_CHENC_CH5ENC_DEFAULT|macro|DMA_CHENC_CH5ENC_DEFAULT
DECL|DMA_CHENC_CH5ENC|macro|DMA_CHENC_CH5ENC
DECL|DMA_CHENC_CH6ENC_DEFAULT|macro|DMA_CHENC_CH6ENC_DEFAULT
DECL|DMA_CHENC_CH6ENC|macro|DMA_CHENC_CH6ENC
DECL|DMA_CHENC_CH7ENC_DEFAULT|macro|DMA_CHENC_CH7ENC_DEFAULT
DECL|DMA_CHENC_CH7ENC|macro|DMA_CHENC_CH7ENC
DECL|DMA_CHENC_CH8ENC_DEFAULT|macro|DMA_CHENC_CH8ENC_DEFAULT
DECL|DMA_CHENC_CH8ENC|macro|DMA_CHENC_CH8ENC
DECL|DMA_CHENC_CH9ENC_DEFAULT|macro|DMA_CHENC_CH9ENC_DEFAULT
DECL|DMA_CHENC_CH9ENC|macro|DMA_CHENC_CH9ENC
DECL|DMA_CHENS_CH0ENS_DEFAULT|macro|DMA_CHENS_CH0ENS_DEFAULT
DECL|DMA_CHENS_CH0ENS|macro|DMA_CHENS_CH0ENS
DECL|DMA_CHENS_CH10ENS_DEFAULT|macro|DMA_CHENS_CH10ENS_DEFAULT
DECL|DMA_CHENS_CH10ENS|macro|DMA_CHENS_CH10ENS
DECL|DMA_CHENS_CH11ENS_DEFAULT|macro|DMA_CHENS_CH11ENS_DEFAULT
DECL|DMA_CHENS_CH11ENS|macro|DMA_CHENS_CH11ENS
DECL|DMA_CHENS_CH1ENS_DEFAULT|macro|DMA_CHENS_CH1ENS_DEFAULT
DECL|DMA_CHENS_CH1ENS|macro|DMA_CHENS_CH1ENS
DECL|DMA_CHENS_CH2ENS_DEFAULT|macro|DMA_CHENS_CH2ENS_DEFAULT
DECL|DMA_CHENS_CH2ENS|macro|DMA_CHENS_CH2ENS
DECL|DMA_CHENS_CH3ENS_DEFAULT|macro|DMA_CHENS_CH3ENS_DEFAULT
DECL|DMA_CHENS_CH3ENS|macro|DMA_CHENS_CH3ENS
DECL|DMA_CHENS_CH4ENS_DEFAULT|macro|DMA_CHENS_CH4ENS_DEFAULT
DECL|DMA_CHENS_CH4ENS|macro|DMA_CHENS_CH4ENS
DECL|DMA_CHENS_CH5ENS_DEFAULT|macro|DMA_CHENS_CH5ENS_DEFAULT
DECL|DMA_CHENS_CH5ENS|macro|DMA_CHENS_CH5ENS
DECL|DMA_CHENS_CH6ENS_DEFAULT|macro|DMA_CHENS_CH6ENS_DEFAULT
DECL|DMA_CHENS_CH6ENS|macro|DMA_CHENS_CH6ENS
DECL|DMA_CHENS_CH7ENS_DEFAULT|macro|DMA_CHENS_CH7ENS_DEFAULT
DECL|DMA_CHENS_CH7ENS|macro|DMA_CHENS_CH7ENS
DECL|DMA_CHENS_CH8ENS_DEFAULT|macro|DMA_CHENS_CH8ENS_DEFAULT
DECL|DMA_CHENS_CH8ENS|macro|DMA_CHENS_CH8ENS
DECL|DMA_CHENS_CH9ENS_DEFAULT|macro|DMA_CHENS_CH9ENS_DEFAULT
DECL|DMA_CHENS_CH9ENS|macro|DMA_CHENS_CH9ENS
DECL|DMA_CHPRIC_CH0PRIC_DEFAULT|macro|DMA_CHPRIC_CH0PRIC_DEFAULT
DECL|DMA_CHPRIC_CH0PRIC|macro|DMA_CHPRIC_CH0PRIC
DECL|DMA_CHPRIC_CH10PRIC_DEFAULT|macro|DMA_CHPRIC_CH10PRIC_DEFAULT
DECL|DMA_CHPRIC_CH10PRIC|macro|DMA_CHPRIC_CH10PRIC
DECL|DMA_CHPRIC_CH11PRIC_DEFAULT|macro|DMA_CHPRIC_CH11PRIC_DEFAULT
DECL|DMA_CHPRIC_CH11PRIC|macro|DMA_CHPRIC_CH11PRIC
DECL|DMA_CHPRIC_CH1PRIC_DEFAULT|macro|DMA_CHPRIC_CH1PRIC_DEFAULT
DECL|DMA_CHPRIC_CH1PRIC|macro|DMA_CHPRIC_CH1PRIC
DECL|DMA_CHPRIC_CH2PRIC_DEFAULT|macro|DMA_CHPRIC_CH2PRIC_DEFAULT
DECL|DMA_CHPRIC_CH2PRIC|macro|DMA_CHPRIC_CH2PRIC
DECL|DMA_CHPRIC_CH3PRIC_DEFAULT|macro|DMA_CHPRIC_CH3PRIC_DEFAULT
DECL|DMA_CHPRIC_CH3PRIC|macro|DMA_CHPRIC_CH3PRIC
DECL|DMA_CHPRIC_CH4PRIC_DEFAULT|macro|DMA_CHPRIC_CH4PRIC_DEFAULT
DECL|DMA_CHPRIC_CH4PRIC|macro|DMA_CHPRIC_CH4PRIC
DECL|DMA_CHPRIC_CH5PRIC_DEFAULT|macro|DMA_CHPRIC_CH5PRIC_DEFAULT
DECL|DMA_CHPRIC_CH5PRIC|macro|DMA_CHPRIC_CH5PRIC
DECL|DMA_CHPRIC_CH6PRIC_DEFAULT|macro|DMA_CHPRIC_CH6PRIC_DEFAULT
DECL|DMA_CHPRIC_CH6PRIC|macro|DMA_CHPRIC_CH6PRIC
DECL|DMA_CHPRIC_CH7PRIC_DEFAULT|macro|DMA_CHPRIC_CH7PRIC_DEFAULT
DECL|DMA_CHPRIC_CH7PRIC|macro|DMA_CHPRIC_CH7PRIC
DECL|DMA_CHPRIC_CH8PRIC_DEFAULT|macro|DMA_CHPRIC_CH8PRIC_DEFAULT
DECL|DMA_CHPRIC_CH8PRIC|macro|DMA_CHPRIC_CH8PRIC
DECL|DMA_CHPRIC_CH9PRIC_DEFAULT|macro|DMA_CHPRIC_CH9PRIC_DEFAULT
DECL|DMA_CHPRIC_CH9PRIC|macro|DMA_CHPRIC_CH9PRIC
DECL|DMA_CHPRIS_CH0PRIS_DEFAULT|macro|DMA_CHPRIS_CH0PRIS_DEFAULT
DECL|DMA_CHPRIS_CH0PRIS|macro|DMA_CHPRIS_CH0PRIS
DECL|DMA_CHPRIS_CH10PRIS_DEFAULT|macro|DMA_CHPRIS_CH10PRIS_DEFAULT
DECL|DMA_CHPRIS_CH10PRIS|macro|DMA_CHPRIS_CH10PRIS
DECL|DMA_CHPRIS_CH11PRIS_DEFAULT|macro|DMA_CHPRIS_CH11PRIS_DEFAULT
DECL|DMA_CHPRIS_CH11PRIS|macro|DMA_CHPRIS_CH11PRIS
DECL|DMA_CHPRIS_CH1PRIS_DEFAULT|macro|DMA_CHPRIS_CH1PRIS_DEFAULT
DECL|DMA_CHPRIS_CH1PRIS|macro|DMA_CHPRIS_CH1PRIS
DECL|DMA_CHPRIS_CH2PRIS_DEFAULT|macro|DMA_CHPRIS_CH2PRIS_DEFAULT
DECL|DMA_CHPRIS_CH2PRIS|macro|DMA_CHPRIS_CH2PRIS
DECL|DMA_CHPRIS_CH3PRIS_DEFAULT|macro|DMA_CHPRIS_CH3PRIS_DEFAULT
DECL|DMA_CHPRIS_CH3PRIS|macro|DMA_CHPRIS_CH3PRIS
DECL|DMA_CHPRIS_CH4PRIS_DEFAULT|macro|DMA_CHPRIS_CH4PRIS_DEFAULT
DECL|DMA_CHPRIS_CH4PRIS|macro|DMA_CHPRIS_CH4PRIS
DECL|DMA_CHPRIS_CH5PRIS_DEFAULT|macro|DMA_CHPRIS_CH5PRIS_DEFAULT
DECL|DMA_CHPRIS_CH5PRIS|macro|DMA_CHPRIS_CH5PRIS
DECL|DMA_CHPRIS_CH6PRIS_DEFAULT|macro|DMA_CHPRIS_CH6PRIS_DEFAULT
DECL|DMA_CHPRIS_CH6PRIS|macro|DMA_CHPRIS_CH6PRIS
DECL|DMA_CHPRIS_CH7PRIS_DEFAULT|macro|DMA_CHPRIS_CH7PRIS_DEFAULT
DECL|DMA_CHPRIS_CH7PRIS|macro|DMA_CHPRIS_CH7PRIS
DECL|DMA_CHPRIS_CH8PRIS_DEFAULT|macro|DMA_CHPRIS_CH8PRIS_DEFAULT
DECL|DMA_CHPRIS_CH8PRIS|macro|DMA_CHPRIS_CH8PRIS
DECL|DMA_CHPRIS_CH9PRIS_DEFAULT|macro|DMA_CHPRIS_CH9PRIS_DEFAULT
DECL|DMA_CHPRIS_CH9PRIS|macro|DMA_CHPRIS_CH9PRIS
DECL|DMA_CHREQMASKC_CH0REQMASKC_DEFAULT|macro|DMA_CHREQMASKC_CH0REQMASKC_DEFAULT
DECL|DMA_CHREQMASKC_CH0REQMASKC|macro|DMA_CHREQMASKC_CH0REQMASKC
DECL|DMA_CHREQMASKC_CH10REQMASKC_DEFAULT|macro|DMA_CHREQMASKC_CH10REQMASKC_DEFAULT
DECL|DMA_CHREQMASKC_CH10REQMASKC|macro|DMA_CHREQMASKC_CH10REQMASKC
DECL|DMA_CHREQMASKC_CH11REQMASKC_DEFAULT|macro|DMA_CHREQMASKC_CH11REQMASKC_DEFAULT
DECL|DMA_CHREQMASKC_CH11REQMASKC|macro|DMA_CHREQMASKC_CH11REQMASKC
DECL|DMA_CHREQMASKC_CH1REQMASKC_DEFAULT|macro|DMA_CHREQMASKC_CH1REQMASKC_DEFAULT
DECL|DMA_CHREQMASKC_CH1REQMASKC|macro|DMA_CHREQMASKC_CH1REQMASKC
DECL|DMA_CHREQMASKC_CH2REQMASKC_DEFAULT|macro|DMA_CHREQMASKC_CH2REQMASKC_DEFAULT
DECL|DMA_CHREQMASKC_CH2REQMASKC|macro|DMA_CHREQMASKC_CH2REQMASKC
DECL|DMA_CHREQMASKC_CH3REQMASKC_DEFAULT|macro|DMA_CHREQMASKC_CH3REQMASKC_DEFAULT
DECL|DMA_CHREQMASKC_CH3REQMASKC|macro|DMA_CHREQMASKC_CH3REQMASKC
DECL|DMA_CHREQMASKC_CH4REQMASKC_DEFAULT|macro|DMA_CHREQMASKC_CH4REQMASKC_DEFAULT
DECL|DMA_CHREQMASKC_CH4REQMASKC|macro|DMA_CHREQMASKC_CH4REQMASKC
DECL|DMA_CHREQMASKC_CH5REQMASKC_DEFAULT|macro|DMA_CHREQMASKC_CH5REQMASKC_DEFAULT
DECL|DMA_CHREQMASKC_CH5REQMASKC|macro|DMA_CHREQMASKC_CH5REQMASKC
DECL|DMA_CHREQMASKC_CH6REQMASKC_DEFAULT|macro|DMA_CHREQMASKC_CH6REQMASKC_DEFAULT
DECL|DMA_CHREQMASKC_CH6REQMASKC|macro|DMA_CHREQMASKC_CH6REQMASKC
DECL|DMA_CHREQMASKC_CH7REQMASKC_DEFAULT|macro|DMA_CHREQMASKC_CH7REQMASKC_DEFAULT
DECL|DMA_CHREQMASKC_CH7REQMASKC|macro|DMA_CHREQMASKC_CH7REQMASKC
DECL|DMA_CHREQMASKC_CH8REQMASKC_DEFAULT|macro|DMA_CHREQMASKC_CH8REQMASKC_DEFAULT
DECL|DMA_CHREQMASKC_CH8REQMASKC|macro|DMA_CHREQMASKC_CH8REQMASKC
DECL|DMA_CHREQMASKC_CH9REQMASKC_DEFAULT|macro|DMA_CHREQMASKC_CH9REQMASKC_DEFAULT
DECL|DMA_CHREQMASKC_CH9REQMASKC|macro|DMA_CHREQMASKC_CH9REQMASKC
DECL|DMA_CHREQMASKS_CH0REQMASKS_DEFAULT|macro|DMA_CHREQMASKS_CH0REQMASKS_DEFAULT
DECL|DMA_CHREQMASKS_CH0REQMASKS|macro|DMA_CHREQMASKS_CH0REQMASKS
DECL|DMA_CHREQMASKS_CH10REQMASKS_DEFAULT|macro|DMA_CHREQMASKS_CH10REQMASKS_DEFAULT
DECL|DMA_CHREQMASKS_CH10REQMASKS|macro|DMA_CHREQMASKS_CH10REQMASKS
DECL|DMA_CHREQMASKS_CH11REQMASKS_DEFAULT|macro|DMA_CHREQMASKS_CH11REQMASKS_DEFAULT
DECL|DMA_CHREQMASKS_CH11REQMASKS|macro|DMA_CHREQMASKS_CH11REQMASKS
DECL|DMA_CHREQMASKS_CH1REQMASKS_DEFAULT|macro|DMA_CHREQMASKS_CH1REQMASKS_DEFAULT
DECL|DMA_CHREQMASKS_CH1REQMASKS|macro|DMA_CHREQMASKS_CH1REQMASKS
DECL|DMA_CHREQMASKS_CH2REQMASKS_DEFAULT|macro|DMA_CHREQMASKS_CH2REQMASKS_DEFAULT
DECL|DMA_CHREQMASKS_CH2REQMASKS|macro|DMA_CHREQMASKS_CH2REQMASKS
DECL|DMA_CHREQMASKS_CH3REQMASKS_DEFAULT|macro|DMA_CHREQMASKS_CH3REQMASKS_DEFAULT
DECL|DMA_CHREQMASKS_CH3REQMASKS|macro|DMA_CHREQMASKS_CH3REQMASKS
DECL|DMA_CHREQMASKS_CH4REQMASKS_DEFAULT|macro|DMA_CHREQMASKS_CH4REQMASKS_DEFAULT
DECL|DMA_CHREQMASKS_CH4REQMASKS|macro|DMA_CHREQMASKS_CH4REQMASKS
DECL|DMA_CHREQMASKS_CH5REQMASKS_DEFAULT|macro|DMA_CHREQMASKS_CH5REQMASKS_DEFAULT
DECL|DMA_CHREQMASKS_CH5REQMASKS|macro|DMA_CHREQMASKS_CH5REQMASKS
DECL|DMA_CHREQMASKS_CH6REQMASKS_DEFAULT|macro|DMA_CHREQMASKS_CH6REQMASKS_DEFAULT
DECL|DMA_CHREQMASKS_CH6REQMASKS|macro|DMA_CHREQMASKS_CH6REQMASKS
DECL|DMA_CHREQMASKS_CH7REQMASKS_DEFAULT|macro|DMA_CHREQMASKS_CH7REQMASKS_DEFAULT
DECL|DMA_CHREQMASKS_CH7REQMASKS|macro|DMA_CHREQMASKS_CH7REQMASKS
DECL|DMA_CHREQMASKS_CH8REQMASKS_DEFAULT|macro|DMA_CHREQMASKS_CH8REQMASKS_DEFAULT
DECL|DMA_CHREQMASKS_CH8REQMASKS|macro|DMA_CHREQMASKS_CH8REQMASKS
DECL|DMA_CHREQMASKS_CH9REQMASKS_DEFAULT|macro|DMA_CHREQMASKS_CH9REQMASKS_DEFAULT
DECL|DMA_CHREQMASKS_CH9REQMASKS|macro|DMA_CHREQMASKS_CH9REQMASKS
DECL|DMA_CHREQSTATUS_CH0REQSTATUS_DEFAULT|macro|DMA_CHREQSTATUS_CH0REQSTATUS_DEFAULT
DECL|DMA_CHREQSTATUS_CH0REQSTATUS|macro|DMA_CHREQSTATUS_CH0REQSTATUS
DECL|DMA_CHREQSTATUS_CH10REQSTATUS_DEFAULT|macro|DMA_CHREQSTATUS_CH10REQSTATUS_DEFAULT
DECL|DMA_CHREQSTATUS_CH10REQSTATUS|macro|DMA_CHREQSTATUS_CH10REQSTATUS
DECL|DMA_CHREQSTATUS_CH11REQSTATUS_DEFAULT|macro|DMA_CHREQSTATUS_CH11REQSTATUS_DEFAULT
DECL|DMA_CHREQSTATUS_CH11REQSTATUS|macro|DMA_CHREQSTATUS_CH11REQSTATUS
DECL|DMA_CHREQSTATUS_CH1REQSTATUS_DEFAULT|macro|DMA_CHREQSTATUS_CH1REQSTATUS_DEFAULT
DECL|DMA_CHREQSTATUS_CH1REQSTATUS|macro|DMA_CHREQSTATUS_CH1REQSTATUS
DECL|DMA_CHREQSTATUS_CH2REQSTATUS_DEFAULT|macro|DMA_CHREQSTATUS_CH2REQSTATUS_DEFAULT
DECL|DMA_CHREQSTATUS_CH2REQSTATUS|macro|DMA_CHREQSTATUS_CH2REQSTATUS
DECL|DMA_CHREQSTATUS_CH3REQSTATUS_DEFAULT|macro|DMA_CHREQSTATUS_CH3REQSTATUS_DEFAULT
DECL|DMA_CHREQSTATUS_CH3REQSTATUS|macro|DMA_CHREQSTATUS_CH3REQSTATUS
DECL|DMA_CHREQSTATUS_CH4REQSTATUS_DEFAULT|macro|DMA_CHREQSTATUS_CH4REQSTATUS_DEFAULT
DECL|DMA_CHREQSTATUS_CH4REQSTATUS|macro|DMA_CHREQSTATUS_CH4REQSTATUS
DECL|DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT|macro|DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT
DECL|DMA_CHREQSTATUS_CH5REQSTATUS|macro|DMA_CHREQSTATUS_CH5REQSTATUS
DECL|DMA_CHREQSTATUS_CH6REQSTATUS_DEFAULT|macro|DMA_CHREQSTATUS_CH6REQSTATUS_DEFAULT
DECL|DMA_CHREQSTATUS_CH6REQSTATUS|macro|DMA_CHREQSTATUS_CH6REQSTATUS
DECL|DMA_CHREQSTATUS_CH7REQSTATUS_DEFAULT|macro|DMA_CHREQSTATUS_CH7REQSTATUS_DEFAULT
DECL|DMA_CHREQSTATUS_CH7REQSTATUS|macro|DMA_CHREQSTATUS_CH7REQSTATUS
DECL|DMA_CHREQSTATUS_CH8REQSTATUS_DEFAULT|macro|DMA_CHREQSTATUS_CH8REQSTATUS_DEFAULT
DECL|DMA_CHREQSTATUS_CH8REQSTATUS|macro|DMA_CHREQSTATUS_CH8REQSTATUS
DECL|DMA_CHREQSTATUS_CH9REQSTATUS_DEFAULT|macro|DMA_CHREQSTATUS_CH9REQSTATUS_DEFAULT
DECL|DMA_CHREQSTATUS_CH9REQSTATUS|macro|DMA_CHREQSTATUS_CH9REQSTATUS
DECL|DMA_CHSREQSTATUS_CH0SREQSTATUS_DEFAULT|macro|DMA_CHSREQSTATUS_CH0SREQSTATUS_DEFAULT
DECL|DMA_CHSREQSTATUS_CH0SREQSTATUS|macro|DMA_CHSREQSTATUS_CH0SREQSTATUS
DECL|DMA_CHSREQSTATUS_CH10SREQSTATUS_DEFAULT|macro|DMA_CHSREQSTATUS_CH10SREQSTATUS_DEFAULT
DECL|DMA_CHSREQSTATUS_CH10SREQSTATUS|macro|DMA_CHSREQSTATUS_CH10SREQSTATUS
DECL|DMA_CHSREQSTATUS_CH11SREQSTATUS_DEFAULT|macro|DMA_CHSREQSTATUS_CH11SREQSTATUS_DEFAULT
DECL|DMA_CHSREQSTATUS_CH11SREQSTATUS|macro|DMA_CHSREQSTATUS_CH11SREQSTATUS
DECL|DMA_CHSREQSTATUS_CH1SREQSTATUS_DEFAULT|macro|DMA_CHSREQSTATUS_CH1SREQSTATUS_DEFAULT
DECL|DMA_CHSREQSTATUS_CH1SREQSTATUS|macro|DMA_CHSREQSTATUS_CH1SREQSTATUS
DECL|DMA_CHSREQSTATUS_CH2SREQSTATUS_DEFAULT|macro|DMA_CHSREQSTATUS_CH2SREQSTATUS_DEFAULT
DECL|DMA_CHSREQSTATUS_CH2SREQSTATUS|macro|DMA_CHSREQSTATUS_CH2SREQSTATUS
DECL|DMA_CHSREQSTATUS_CH3SREQSTATUS_DEFAULT|macro|DMA_CHSREQSTATUS_CH3SREQSTATUS_DEFAULT
DECL|DMA_CHSREQSTATUS_CH3SREQSTATUS|macro|DMA_CHSREQSTATUS_CH3SREQSTATUS
DECL|DMA_CHSREQSTATUS_CH4SREQSTATUS_DEFAULT|macro|DMA_CHSREQSTATUS_CH4SREQSTATUS_DEFAULT
DECL|DMA_CHSREQSTATUS_CH4SREQSTATUS|macro|DMA_CHSREQSTATUS_CH4SREQSTATUS
DECL|DMA_CHSREQSTATUS_CH5SREQSTATUS_DEFAULT|macro|DMA_CHSREQSTATUS_CH5SREQSTATUS_DEFAULT
DECL|DMA_CHSREQSTATUS_CH5SREQSTATUS|macro|DMA_CHSREQSTATUS_CH5SREQSTATUS
DECL|DMA_CHSREQSTATUS_CH6SREQSTATUS_DEFAULT|macro|DMA_CHSREQSTATUS_CH6SREQSTATUS_DEFAULT
DECL|DMA_CHSREQSTATUS_CH6SREQSTATUS|macro|DMA_CHSREQSTATUS_CH6SREQSTATUS
DECL|DMA_CHSREQSTATUS_CH7SREQSTATUS_DEFAULT|macro|DMA_CHSREQSTATUS_CH7SREQSTATUS_DEFAULT
DECL|DMA_CHSREQSTATUS_CH7SREQSTATUS|macro|DMA_CHSREQSTATUS_CH7SREQSTATUS
DECL|DMA_CHSREQSTATUS_CH8SREQSTATUS_DEFAULT|macro|DMA_CHSREQSTATUS_CH8SREQSTATUS_DEFAULT
DECL|DMA_CHSREQSTATUS_CH8SREQSTATUS|macro|DMA_CHSREQSTATUS_CH8SREQSTATUS
DECL|DMA_CHSREQSTATUS_CH9SREQSTATUS_DEFAULT|macro|DMA_CHSREQSTATUS_CH9SREQSTATUS_DEFAULT
DECL|DMA_CHSREQSTATUS_CH9SREQSTATUS|macro|DMA_CHSREQSTATUS_CH9SREQSTATUS
DECL|DMA_CHSWREQ_CH0SWREQ_DEFAULT|macro|DMA_CHSWREQ_CH0SWREQ_DEFAULT
DECL|DMA_CHSWREQ_CH0SWREQ|macro|DMA_CHSWREQ_CH0SWREQ
DECL|DMA_CHSWREQ_CH10SWREQ_DEFAULT|macro|DMA_CHSWREQ_CH10SWREQ_DEFAULT
DECL|DMA_CHSWREQ_CH10SWREQ|macro|DMA_CHSWREQ_CH10SWREQ
DECL|DMA_CHSWREQ_CH11SWREQ_DEFAULT|macro|DMA_CHSWREQ_CH11SWREQ_DEFAULT
DECL|DMA_CHSWREQ_CH11SWREQ|macro|DMA_CHSWREQ_CH11SWREQ
DECL|DMA_CHSWREQ_CH1SWREQ_DEFAULT|macro|DMA_CHSWREQ_CH1SWREQ_DEFAULT
DECL|DMA_CHSWREQ_CH1SWREQ|macro|DMA_CHSWREQ_CH1SWREQ
DECL|DMA_CHSWREQ_CH2SWREQ_DEFAULT|macro|DMA_CHSWREQ_CH2SWREQ_DEFAULT
DECL|DMA_CHSWREQ_CH2SWREQ|macro|DMA_CHSWREQ_CH2SWREQ
DECL|DMA_CHSWREQ_CH3SWREQ_DEFAULT|macro|DMA_CHSWREQ_CH3SWREQ_DEFAULT
DECL|DMA_CHSWREQ_CH3SWREQ|macro|DMA_CHSWREQ_CH3SWREQ
DECL|DMA_CHSWREQ_CH4SWREQ_DEFAULT|macro|DMA_CHSWREQ_CH4SWREQ_DEFAULT
DECL|DMA_CHSWREQ_CH4SWREQ|macro|DMA_CHSWREQ_CH4SWREQ
DECL|DMA_CHSWREQ_CH5SWREQ_DEFAULT|macro|DMA_CHSWREQ_CH5SWREQ_DEFAULT
DECL|DMA_CHSWREQ_CH5SWREQ|macro|DMA_CHSWREQ_CH5SWREQ
DECL|DMA_CHSWREQ_CH6SWREQ_DEFAULT|macro|DMA_CHSWREQ_CH6SWREQ_DEFAULT
DECL|DMA_CHSWREQ_CH6SWREQ|macro|DMA_CHSWREQ_CH6SWREQ
DECL|DMA_CHSWREQ_CH7SWREQ_DEFAULT|macro|DMA_CHSWREQ_CH7SWREQ_DEFAULT
DECL|DMA_CHSWREQ_CH7SWREQ|macro|DMA_CHSWREQ_CH7SWREQ
DECL|DMA_CHSWREQ_CH8SWREQ_DEFAULT|macro|DMA_CHSWREQ_CH8SWREQ_DEFAULT
DECL|DMA_CHSWREQ_CH8SWREQ|macro|DMA_CHSWREQ_CH8SWREQ
DECL|DMA_CHSWREQ_CH9SWREQ_DEFAULT|macro|DMA_CHSWREQ_CH9SWREQ_DEFAULT
DECL|DMA_CHSWREQ_CH9SWREQ|macro|DMA_CHSWREQ_CH9SWREQ
DECL|DMA_CHUSEBURSTC_CH08USEBURSTC_DEFAULT|macro|DMA_CHUSEBURSTC_CH08USEBURSTC_DEFAULT
DECL|DMA_CHUSEBURSTC_CH08USEBURSTC|macro|DMA_CHUSEBURSTC_CH08USEBURSTC
DECL|DMA_CHUSEBURSTC_CH0USEBURSTC_DEFAULT|macro|DMA_CHUSEBURSTC_CH0USEBURSTC_DEFAULT
DECL|DMA_CHUSEBURSTC_CH0USEBURSTC|macro|DMA_CHUSEBURSTC_CH0USEBURSTC
DECL|DMA_CHUSEBURSTC_CH10USEBURSTC_DEFAULT|macro|DMA_CHUSEBURSTC_CH10USEBURSTC_DEFAULT
DECL|DMA_CHUSEBURSTC_CH10USEBURSTC|macro|DMA_CHUSEBURSTC_CH10USEBURSTC
DECL|DMA_CHUSEBURSTC_CH11USEBURSTC_DEFAULT|macro|DMA_CHUSEBURSTC_CH11USEBURSTC_DEFAULT
DECL|DMA_CHUSEBURSTC_CH11USEBURSTC|macro|DMA_CHUSEBURSTC_CH11USEBURSTC
DECL|DMA_CHUSEBURSTC_CH1USEBURSTC_DEFAULT|macro|DMA_CHUSEBURSTC_CH1USEBURSTC_DEFAULT
DECL|DMA_CHUSEBURSTC_CH1USEBURSTC|macro|DMA_CHUSEBURSTC_CH1USEBURSTC
DECL|DMA_CHUSEBURSTC_CH2USEBURSTC_DEFAULT|macro|DMA_CHUSEBURSTC_CH2USEBURSTC_DEFAULT
DECL|DMA_CHUSEBURSTC_CH2USEBURSTC|macro|DMA_CHUSEBURSTC_CH2USEBURSTC
DECL|DMA_CHUSEBURSTC_CH3USEBURSTC_DEFAULT|macro|DMA_CHUSEBURSTC_CH3USEBURSTC_DEFAULT
DECL|DMA_CHUSEBURSTC_CH3USEBURSTC|macro|DMA_CHUSEBURSTC_CH3USEBURSTC
DECL|DMA_CHUSEBURSTC_CH4USEBURSTC_DEFAULT|macro|DMA_CHUSEBURSTC_CH4USEBURSTC_DEFAULT
DECL|DMA_CHUSEBURSTC_CH4USEBURSTC|macro|DMA_CHUSEBURSTC_CH4USEBURSTC
DECL|DMA_CHUSEBURSTC_CH5USEBURSTC_DEFAULT|macro|DMA_CHUSEBURSTC_CH5USEBURSTC_DEFAULT
DECL|DMA_CHUSEBURSTC_CH5USEBURSTC|macro|DMA_CHUSEBURSTC_CH5USEBURSTC
DECL|DMA_CHUSEBURSTC_CH6USEBURSTC_DEFAULT|macro|DMA_CHUSEBURSTC_CH6USEBURSTC_DEFAULT
DECL|DMA_CHUSEBURSTC_CH6USEBURSTC|macro|DMA_CHUSEBURSTC_CH6USEBURSTC
DECL|DMA_CHUSEBURSTC_CH7USEBURSTC_DEFAULT|macro|DMA_CHUSEBURSTC_CH7USEBURSTC_DEFAULT
DECL|DMA_CHUSEBURSTC_CH7USEBURSTC|macro|DMA_CHUSEBURSTC_CH7USEBURSTC
DECL|DMA_CHUSEBURSTC_CH9USEBURSTC_DEFAULT|macro|DMA_CHUSEBURSTC_CH9USEBURSTC_DEFAULT
DECL|DMA_CHUSEBURSTC_CH9USEBURSTC|macro|DMA_CHUSEBURSTC_CH9USEBURSTC
DECL|DMA_CHUSEBURSTS_CH0USEBURSTS_BURSTONLY|macro|DMA_CHUSEBURSTS_CH0USEBURSTS_BURSTONLY
DECL|DMA_CHUSEBURSTS_CH0USEBURSTS_DEFAULT|macro|DMA_CHUSEBURSTS_CH0USEBURSTS_DEFAULT
DECL|DMA_CHUSEBURSTS_CH0USEBURSTS_SINGLEANDBURST|macro|DMA_CHUSEBURSTS_CH0USEBURSTS_SINGLEANDBURST
DECL|DMA_CHUSEBURSTS_CH0USEBURSTS|macro|DMA_CHUSEBURSTS_CH0USEBURSTS
DECL|DMA_CHUSEBURSTS_CH10USEBURSTS_DEFAULT|macro|DMA_CHUSEBURSTS_CH10USEBURSTS_DEFAULT
DECL|DMA_CHUSEBURSTS_CH10USEBURSTS|macro|DMA_CHUSEBURSTS_CH10USEBURSTS
DECL|DMA_CHUSEBURSTS_CH11USEBURSTS_DEFAULT|macro|DMA_CHUSEBURSTS_CH11USEBURSTS_DEFAULT
DECL|DMA_CHUSEBURSTS_CH11USEBURSTS|macro|DMA_CHUSEBURSTS_CH11USEBURSTS
DECL|DMA_CHUSEBURSTS_CH1USEBURSTS_DEFAULT|macro|DMA_CHUSEBURSTS_CH1USEBURSTS_DEFAULT
DECL|DMA_CHUSEBURSTS_CH1USEBURSTS|macro|DMA_CHUSEBURSTS_CH1USEBURSTS
DECL|DMA_CHUSEBURSTS_CH2USEBURSTS_DEFAULT|macro|DMA_CHUSEBURSTS_CH2USEBURSTS_DEFAULT
DECL|DMA_CHUSEBURSTS_CH2USEBURSTS|macro|DMA_CHUSEBURSTS_CH2USEBURSTS
DECL|DMA_CHUSEBURSTS_CH3USEBURSTS_DEFAULT|macro|DMA_CHUSEBURSTS_CH3USEBURSTS_DEFAULT
DECL|DMA_CHUSEBURSTS_CH3USEBURSTS|macro|DMA_CHUSEBURSTS_CH3USEBURSTS
DECL|DMA_CHUSEBURSTS_CH4USEBURSTS_DEFAULT|macro|DMA_CHUSEBURSTS_CH4USEBURSTS_DEFAULT
DECL|DMA_CHUSEBURSTS_CH4USEBURSTS|macro|DMA_CHUSEBURSTS_CH4USEBURSTS
DECL|DMA_CHUSEBURSTS_CH5USEBURSTS_DEFAULT|macro|DMA_CHUSEBURSTS_CH5USEBURSTS_DEFAULT
DECL|DMA_CHUSEBURSTS_CH5USEBURSTS|macro|DMA_CHUSEBURSTS_CH5USEBURSTS
DECL|DMA_CHUSEBURSTS_CH6USEBURSTS_DEFAULT|macro|DMA_CHUSEBURSTS_CH6USEBURSTS_DEFAULT
DECL|DMA_CHUSEBURSTS_CH6USEBURSTS|macro|DMA_CHUSEBURSTS_CH6USEBURSTS
DECL|DMA_CHUSEBURSTS_CH7USEBURSTS_DEFAULT|macro|DMA_CHUSEBURSTS_CH7USEBURSTS_DEFAULT
DECL|DMA_CHUSEBURSTS_CH7USEBURSTS|macro|DMA_CHUSEBURSTS_CH7USEBURSTS
DECL|DMA_CHUSEBURSTS_CH8USEBURSTS_DEFAULT|macro|DMA_CHUSEBURSTS_CH8USEBURSTS_DEFAULT
DECL|DMA_CHUSEBURSTS_CH8USEBURSTS|macro|DMA_CHUSEBURSTS_CH8USEBURSTS
DECL|DMA_CHUSEBURSTS_CH9USEBURSTS_DEFAULT|macro|DMA_CHUSEBURSTS_CH9USEBURSTS_DEFAULT
DECL|DMA_CHUSEBURSTS_CH9USEBURSTS|macro|DMA_CHUSEBURSTS_CH9USEBURSTS
DECL|DMA_CHWAITSTATUS_CH0WAITSTATUS_DEFAULT|macro|DMA_CHWAITSTATUS_CH0WAITSTATUS_DEFAULT
DECL|DMA_CHWAITSTATUS_CH0WAITSTATUS|macro|DMA_CHWAITSTATUS_CH0WAITSTATUS
DECL|DMA_CHWAITSTATUS_CH10WAITSTATUS_DEFAULT|macro|DMA_CHWAITSTATUS_CH10WAITSTATUS_DEFAULT
DECL|DMA_CHWAITSTATUS_CH10WAITSTATUS|macro|DMA_CHWAITSTATUS_CH10WAITSTATUS
DECL|DMA_CHWAITSTATUS_CH11WAITSTATUS_DEFAULT|macro|DMA_CHWAITSTATUS_CH11WAITSTATUS_DEFAULT
DECL|DMA_CHWAITSTATUS_CH11WAITSTATUS|macro|DMA_CHWAITSTATUS_CH11WAITSTATUS
DECL|DMA_CHWAITSTATUS_CH1WAITSTATUS_DEFAULT|macro|DMA_CHWAITSTATUS_CH1WAITSTATUS_DEFAULT
DECL|DMA_CHWAITSTATUS_CH1WAITSTATUS|macro|DMA_CHWAITSTATUS_CH1WAITSTATUS
DECL|DMA_CHWAITSTATUS_CH2WAITSTATUS_DEFAULT|macro|DMA_CHWAITSTATUS_CH2WAITSTATUS_DEFAULT
DECL|DMA_CHWAITSTATUS_CH2WAITSTATUS|macro|DMA_CHWAITSTATUS_CH2WAITSTATUS
DECL|DMA_CHWAITSTATUS_CH3WAITSTATUS_DEFAULT|macro|DMA_CHWAITSTATUS_CH3WAITSTATUS_DEFAULT
DECL|DMA_CHWAITSTATUS_CH3WAITSTATUS|macro|DMA_CHWAITSTATUS_CH3WAITSTATUS
DECL|DMA_CHWAITSTATUS_CH4WAITSTATUS_DEFAULT|macro|DMA_CHWAITSTATUS_CH4WAITSTATUS_DEFAULT
DECL|DMA_CHWAITSTATUS_CH4WAITSTATUS|macro|DMA_CHWAITSTATUS_CH4WAITSTATUS
DECL|DMA_CHWAITSTATUS_CH5WAITSTATUS_DEFAULT|macro|DMA_CHWAITSTATUS_CH5WAITSTATUS_DEFAULT
DECL|DMA_CHWAITSTATUS_CH5WAITSTATUS|macro|DMA_CHWAITSTATUS_CH5WAITSTATUS
DECL|DMA_CHWAITSTATUS_CH6WAITSTATUS_DEFAULT|macro|DMA_CHWAITSTATUS_CH6WAITSTATUS_DEFAULT
DECL|DMA_CHWAITSTATUS_CH6WAITSTATUS|macro|DMA_CHWAITSTATUS_CH6WAITSTATUS
DECL|DMA_CHWAITSTATUS_CH7WAITSTATUS_DEFAULT|macro|DMA_CHWAITSTATUS_CH7WAITSTATUS_DEFAULT
DECL|DMA_CHWAITSTATUS_CH7WAITSTATUS|macro|DMA_CHWAITSTATUS_CH7WAITSTATUS
DECL|DMA_CHWAITSTATUS_CH8WAITSTATUS_DEFAULT|macro|DMA_CHWAITSTATUS_CH8WAITSTATUS_DEFAULT
DECL|DMA_CHWAITSTATUS_CH8WAITSTATUS|macro|DMA_CHWAITSTATUS_CH8WAITSTATUS
DECL|DMA_CHWAITSTATUS_CH9WAITSTATUS_DEFAULT|macro|DMA_CHWAITSTATUS_CH9WAITSTATUS_DEFAULT
DECL|DMA_CHWAITSTATUS_CH9WAITSTATUS|macro|DMA_CHWAITSTATUS_CH9WAITSTATUS
DECL|DMA_CH_CTRL_SIGSEL_ADC0SCAN|macro|DMA_CH_CTRL_SIGSEL_ADC0SCAN
DECL|DMA_CH_CTRL_SIGSEL_ADC0SINGLE|macro|DMA_CH_CTRL_SIGSEL_ADC0SINGLE
DECL|DMA_CH_CTRL_SIGSEL_AESDATARD|macro|DMA_CH_CTRL_SIGSEL_AESDATARD
DECL|DMA_CH_CTRL_SIGSEL_AESDATAWR|macro|DMA_CH_CTRL_SIGSEL_AESDATAWR
DECL|DMA_CH_CTRL_SIGSEL_AESKEYWR|macro|DMA_CH_CTRL_SIGSEL_AESKEYWR
DECL|DMA_CH_CTRL_SIGSEL_AESXORDATAWR|macro|DMA_CH_CTRL_SIGSEL_AESXORDATAWR
DECL|DMA_CH_CTRL_SIGSEL_DAC0CH0|macro|DMA_CH_CTRL_SIGSEL_DAC0CH0
DECL|DMA_CH_CTRL_SIGSEL_DAC0CH1|macro|DMA_CH_CTRL_SIGSEL_DAC0CH1
DECL|DMA_CH_CTRL_SIGSEL_EBIDDEMPTY|macro|DMA_CH_CTRL_SIGSEL_EBIDDEMPTY
DECL|DMA_CH_CTRL_SIGSEL_EBIPXL0EMPTY|macro|DMA_CH_CTRL_SIGSEL_EBIPXL0EMPTY
DECL|DMA_CH_CTRL_SIGSEL_EBIPXL1EMPTY|macro|DMA_CH_CTRL_SIGSEL_EBIPXL1EMPTY
DECL|DMA_CH_CTRL_SIGSEL_EBIPXLFULL|macro|DMA_CH_CTRL_SIGSEL_EBIPXLFULL
DECL|DMA_CH_CTRL_SIGSEL_I2C0RXDATAV|macro|DMA_CH_CTRL_SIGSEL_I2C0RXDATAV
DECL|DMA_CH_CTRL_SIGSEL_I2C0TXBL|macro|DMA_CH_CTRL_SIGSEL_I2C0TXBL
DECL|DMA_CH_CTRL_SIGSEL_I2C1RXDATAV|macro|DMA_CH_CTRL_SIGSEL_I2C1RXDATAV
DECL|DMA_CH_CTRL_SIGSEL_I2C1TXBL|macro|DMA_CH_CTRL_SIGSEL_I2C1TXBL
DECL|DMA_CH_CTRL_SIGSEL_LESENSEBUFDATAV|macro|DMA_CH_CTRL_SIGSEL_LESENSEBUFDATAV
DECL|DMA_CH_CTRL_SIGSEL_LEUART0RXDATAV|macro|DMA_CH_CTRL_SIGSEL_LEUART0RXDATAV
DECL|DMA_CH_CTRL_SIGSEL_LEUART0TXBL|macro|DMA_CH_CTRL_SIGSEL_LEUART0TXBL
DECL|DMA_CH_CTRL_SIGSEL_LEUART0TXEMPTY|macro|DMA_CH_CTRL_SIGSEL_LEUART0TXEMPTY
DECL|DMA_CH_CTRL_SIGSEL_LEUART1RXDATAV|macro|DMA_CH_CTRL_SIGSEL_LEUART1RXDATAV
DECL|DMA_CH_CTRL_SIGSEL_LEUART1TXBL|macro|DMA_CH_CTRL_SIGSEL_LEUART1TXBL
DECL|DMA_CH_CTRL_SIGSEL_LEUART1TXEMPTY|macro|DMA_CH_CTRL_SIGSEL_LEUART1TXEMPTY
DECL|DMA_CH_CTRL_SIGSEL_MSCWDATA|macro|DMA_CH_CTRL_SIGSEL_MSCWDATA
DECL|DMA_CH_CTRL_SIGSEL_TIMER0CC0|macro|DMA_CH_CTRL_SIGSEL_TIMER0CC0
DECL|DMA_CH_CTRL_SIGSEL_TIMER0CC1|macro|DMA_CH_CTRL_SIGSEL_TIMER0CC1
DECL|DMA_CH_CTRL_SIGSEL_TIMER0CC2|macro|DMA_CH_CTRL_SIGSEL_TIMER0CC2
DECL|DMA_CH_CTRL_SIGSEL_TIMER0UFOF|macro|DMA_CH_CTRL_SIGSEL_TIMER0UFOF
DECL|DMA_CH_CTRL_SIGSEL_TIMER1CC0|macro|DMA_CH_CTRL_SIGSEL_TIMER1CC0
DECL|DMA_CH_CTRL_SIGSEL_TIMER1CC1|macro|DMA_CH_CTRL_SIGSEL_TIMER1CC1
DECL|DMA_CH_CTRL_SIGSEL_TIMER1CC2|macro|DMA_CH_CTRL_SIGSEL_TIMER1CC2
DECL|DMA_CH_CTRL_SIGSEL_TIMER1UFOF|macro|DMA_CH_CTRL_SIGSEL_TIMER1UFOF
DECL|DMA_CH_CTRL_SIGSEL_TIMER2CC0|macro|DMA_CH_CTRL_SIGSEL_TIMER2CC0
DECL|DMA_CH_CTRL_SIGSEL_TIMER2CC1|macro|DMA_CH_CTRL_SIGSEL_TIMER2CC1
DECL|DMA_CH_CTRL_SIGSEL_TIMER2CC2|macro|DMA_CH_CTRL_SIGSEL_TIMER2CC2
DECL|DMA_CH_CTRL_SIGSEL_TIMER2UFOF|macro|DMA_CH_CTRL_SIGSEL_TIMER2UFOF
DECL|DMA_CH_CTRL_SIGSEL_TIMER3CC0|macro|DMA_CH_CTRL_SIGSEL_TIMER3CC0
DECL|DMA_CH_CTRL_SIGSEL_TIMER3CC1|macro|DMA_CH_CTRL_SIGSEL_TIMER3CC1
DECL|DMA_CH_CTRL_SIGSEL_TIMER3CC2|macro|DMA_CH_CTRL_SIGSEL_TIMER3CC2
DECL|DMA_CH_CTRL_SIGSEL_TIMER3UFOF|macro|DMA_CH_CTRL_SIGSEL_TIMER3UFOF
DECL|DMA_CH_CTRL_SIGSEL_UART0RXDATAV|macro|DMA_CH_CTRL_SIGSEL_UART0RXDATAV
DECL|DMA_CH_CTRL_SIGSEL_UART0TXBL|macro|DMA_CH_CTRL_SIGSEL_UART0TXBL
DECL|DMA_CH_CTRL_SIGSEL_UART0TXEMPTY|macro|DMA_CH_CTRL_SIGSEL_UART0TXEMPTY
DECL|DMA_CH_CTRL_SIGSEL_UART1RXDATAV|macro|DMA_CH_CTRL_SIGSEL_UART1RXDATAV
DECL|DMA_CH_CTRL_SIGSEL_UART1TXBL|macro|DMA_CH_CTRL_SIGSEL_UART1TXBL
DECL|DMA_CH_CTRL_SIGSEL_UART1TXEMPTY|macro|DMA_CH_CTRL_SIGSEL_UART1TXEMPTY
DECL|DMA_CH_CTRL_SIGSEL_USART0RXDATAV|macro|DMA_CH_CTRL_SIGSEL_USART0RXDATAV
DECL|DMA_CH_CTRL_SIGSEL_USART0TXBL|macro|DMA_CH_CTRL_SIGSEL_USART0TXBL
DECL|DMA_CH_CTRL_SIGSEL_USART0TXEMPTY|macro|DMA_CH_CTRL_SIGSEL_USART0TXEMPTY
DECL|DMA_CH_CTRL_SIGSEL_USART1RXDATAVRIGHT|macro|DMA_CH_CTRL_SIGSEL_USART1RXDATAVRIGHT
DECL|DMA_CH_CTRL_SIGSEL_USART1RXDATAV|macro|DMA_CH_CTRL_SIGSEL_USART1RXDATAV
DECL|DMA_CH_CTRL_SIGSEL_USART1TXBLRIGHT|macro|DMA_CH_CTRL_SIGSEL_USART1TXBLRIGHT
DECL|DMA_CH_CTRL_SIGSEL_USART1TXBL|macro|DMA_CH_CTRL_SIGSEL_USART1TXBL
DECL|DMA_CH_CTRL_SIGSEL_USART1TXEMPTY|macro|DMA_CH_CTRL_SIGSEL_USART1TXEMPTY
DECL|DMA_CH_CTRL_SIGSEL_USART2RXDATAVRIGHT|macro|DMA_CH_CTRL_SIGSEL_USART2RXDATAVRIGHT
DECL|DMA_CH_CTRL_SIGSEL_USART2RXDATAV|macro|DMA_CH_CTRL_SIGSEL_USART2RXDATAV
DECL|DMA_CH_CTRL_SIGSEL_USART2TXBLRIGHT|macro|DMA_CH_CTRL_SIGSEL_USART2TXBLRIGHT
DECL|DMA_CH_CTRL_SIGSEL_USART2TXBL|macro|DMA_CH_CTRL_SIGSEL_USART2TXBL
DECL|DMA_CH_CTRL_SIGSEL_USART2TXEMPTY|macro|DMA_CH_CTRL_SIGSEL_USART2TXEMPTY
DECL|DMA_CH_CTRL_SOURCESEL_ADC0|macro|DMA_CH_CTRL_SOURCESEL_ADC0
DECL|DMA_CH_CTRL_SOURCESEL_AES|macro|DMA_CH_CTRL_SOURCESEL_AES
DECL|DMA_CH_CTRL_SOURCESEL_DAC0|macro|DMA_CH_CTRL_SOURCESEL_DAC0
DECL|DMA_CH_CTRL_SOURCESEL_EBI|macro|DMA_CH_CTRL_SOURCESEL_EBI
DECL|DMA_CH_CTRL_SOURCESEL_I2C0|macro|DMA_CH_CTRL_SOURCESEL_I2C0
DECL|DMA_CH_CTRL_SOURCESEL_I2C1|macro|DMA_CH_CTRL_SOURCESEL_I2C1
DECL|DMA_CH_CTRL_SOURCESEL_LESENSE|macro|DMA_CH_CTRL_SOURCESEL_LESENSE
DECL|DMA_CH_CTRL_SOURCESEL_LEUART0|macro|DMA_CH_CTRL_SOURCESEL_LEUART0
DECL|DMA_CH_CTRL_SOURCESEL_LEUART1|macro|DMA_CH_CTRL_SOURCESEL_LEUART1
DECL|DMA_CH_CTRL_SOURCESEL_MSC|macro|DMA_CH_CTRL_SOURCESEL_MSC
DECL|DMA_CH_CTRL_SOURCESEL_NONE|macro|DMA_CH_CTRL_SOURCESEL_NONE
DECL|DMA_CH_CTRL_SOURCESEL_TIMER0|macro|DMA_CH_CTRL_SOURCESEL_TIMER0
DECL|DMA_CH_CTRL_SOURCESEL_TIMER1|macro|DMA_CH_CTRL_SOURCESEL_TIMER1
DECL|DMA_CH_CTRL_SOURCESEL_TIMER2|macro|DMA_CH_CTRL_SOURCESEL_TIMER2
DECL|DMA_CH_CTRL_SOURCESEL_TIMER3|macro|DMA_CH_CTRL_SOURCESEL_TIMER3
DECL|DMA_CH_CTRL_SOURCESEL_UART0|macro|DMA_CH_CTRL_SOURCESEL_UART0
DECL|DMA_CH_CTRL_SOURCESEL_UART1|macro|DMA_CH_CTRL_SOURCESEL_UART1
DECL|DMA_CH_CTRL_SOURCESEL_USART0|macro|DMA_CH_CTRL_SOURCESEL_USART0
DECL|DMA_CH_CTRL_SOURCESEL_USART1|macro|DMA_CH_CTRL_SOURCESEL_USART1
DECL|DMA_CH_CTRL_SOURCESEL_USART2|macro|DMA_CH_CTRL_SOURCESEL_USART2
DECL|DMA_CONFIG_CHPROT_DEFAULT|macro|DMA_CONFIG_CHPROT_DEFAULT
DECL|DMA_CONFIG_CHPROT|macro|DMA_CONFIG_CHPROT
DECL|DMA_CONFIG_EN_DEFAULT|macro|DMA_CONFIG_EN_DEFAULT
DECL|DMA_CONFIG_EN|macro|DMA_CONFIG_EN
DECL|DMA_CTRLBASE_CTRLBASE_DEFAULT|macro|DMA_CTRLBASE_CTRLBASE_DEFAULT
DECL|DMA_CTRL_DESCRECT_DEFAULT|macro|DMA_CTRL_DESCRECT_DEFAULT
DECL|DMA_CTRL_DESCRECT|macro|DMA_CTRL_DESCRECT
DECL|DMA_CTRL_PRDU_DEFAULT|macro|DMA_CTRL_PRDU_DEFAULT
DECL|DMA_CTRL_PRDU|macro|DMA_CTRL_PRDU
DECL|DMA_ERRORC_ERRORC_DEFAULT|macro|DMA_ERRORC_ERRORC_DEFAULT
DECL|DMA_ERRORC_ERRORC|macro|DMA_ERRORC_ERRORC
DECL|DMA_IEN_CH0DONE_DEFAULT|macro|DMA_IEN_CH0DONE_DEFAULT
DECL|DMA_IEN_CH0DONE|macro|DMA_IEN_CH0DONE
DECL|DMA_IEN_CH10DONE_DEFAULT|macro|DMA_IEN_CH10DONE_DEFAULT
DECL|DMA_IEN_CH10DONE|macro|DMA_IEN_CH10DONE
DECL|DMA_IEN_CH11DONE_DEFAULT|macro|DMA_IEN_CH11DONE_DEFAULT
DECL|DMA_IEN_CH11DONE|macro|DMA_IEN_CH11DONE
DECL|DMA_IEN_CH1DONE_DEFAULT|macro|DMA_IEN_CH1DONE_DEFAULT
DECL|DMA_IEN_CH1DONE|macro|DMA_IEN_CH1DONE
DECL|DMA_IEN_CH2DONE_DEFAULT|macro|DMA_IEN_CH2DONE_DEFAULT
DECL|DMA_IEN_CH2DONE|macro|DMA_IEN_CH2DONE
DECL|DMA_IEN_CH3DONE_DEFAULT|macro|DMA_IEN_CH3DONE_DEFAULT
DECL|DMA_IEN_CH3DONE|macro|DMA_IEN_CH3DONE
DECL|DMA_IEN_CH4DONE_DEFAULT|macro|DMA_IEN_CH4DONE_DEFAULT
DECL|DMA_IEN_CH4DONE|macro|DMA_IEN_CH4DONE
DECL|DMA_IEN_CH5DONE_DEFAULT|macro|DMA_IEN_CH5DONE_DEFAULT
DECL|DMA_IEN_CH5DONE|macro|DMA_IEN_CH5DONE
DECL|DMA_IEN_CH6DONE_DEFAULT|macro|DMA_IEN_CH6DONE_DEFAULT
DECL|DMA_IEN_CH6DONE|macro|DMA_IEN_CH6DONE
DECL|DMA_IEN_CH7DONE_DEFAULT|macro|DMA_IEN_CH7DONE_DEFAULT
DECL|DMA_IEN_CH7DONE|macro|DMA_IEN_CH7DONE
DECL|DMA_IEN_CH8DONE_DEFAULT|macro|DMA_IEN_CH8DONE_DEFAULT
DECL|DMA_IEN_CH8DONE|macro|DMA_IEN_CH8DONE
DECL|DMA_IEN_CH9DONE_DEFAULT|macro|DMA_IEN_CH9DONE_DEFAULT
DECL|DMA_IEN_CH9DONE|macro|DMA_IEN_CH9DONE
DECL|DMA_IEN_ERR_DEFAULT|macro|DMA_IEN_ERR_DEFAULT
DECL|DMA_IEN_ERR|macro|DMA_IEN_ERR
DECL|DMA_IFC_CH0DONE_DEFAULT|macro|DMA_IFC_CH0DONE_DEFAULT
DECL|DMA_IFC_CH0DONE|macro|DMA_IFC_CH0DONE
DECL|DMA_IFC_CH10DONE_DEFAULT|macro|DMA_IFC_CH10DONE_DEFAULT
DECL|DMA_IFC_CH10DONE|macro|DMA_IFC_CH10DONE
DECL|DMA_IFC_CH11DONE_DEFAULT|macro|DMA_IFC_CH11DONE_DEFAULT
DECL|DMA_IFC_CH11DONE|macro|DMA_IFC_CH11DONE
DECL|DMA_IFC_CH1DONE_DEFAULT|macro|DMA_IFC_CH1DONE_DEFAULT
DECL|DMA_IFC_CH1DONE|macro|DMA_IFC_CH1DONE
DECL|DMA_IFC_CH2DONE_DEFAULT|macro|DMA_IFC_CH2DONE_DEFAULT
DECL|DMA_IFC_CH2DONE|macro|DMA_IFC_CH2DONE
DECL|DMA_IFC_CH3DONE_DEFAULT|macro|DMA_IFC_CH3DONE_DEFAULT
DECL|DMA_IFC_CH3DONE|macro|DMA_IFC_CH3DONE
DECL|DMA_IFC_CH4DONE_DEFAULT|macro|DMA_IFC_CH4DONE_DEFAULT
DECL|DMA_IFC_CH4DONE|macro|DMA_IFC_CH4DONE
DECL|DMA_IFC_CH5DONE_DEFAULT|macro|DMA_IFC_CH5DONE_DEFAULT
DECL|DMA_IFC_CH5DONE|macro|DMA_IFC_CH5DONE
DECL|DMA_IFC_CH6DONE_DEFAULT|macro|DMA_IFC_CH6DONE_DEFAULT
DECL|DMA_IFC_CH6DONE|macro|DMA_IFC_CH6DONE
DECL|DMA_IFC_CH7DONE_DEFAULT|macro|DMA_IFC_CH7DONE_DEFAULT
DECL|DMA_IFC_CH7DONE|macro|DMA_IFC_CH7DONE
DECL|DMA_IFC_CH8DONE_DEFAULT|macro|DMA_IFC_CH8DONE_DEFAULT
DECL|DMA_IFC_CH8DONE|macro|DMA_IFC_CH8DONE
DECL|DMA_IFC_CH9DONE_DEFAULT|macro|DMA_IFC_CH9DONE_DEFAULT
DECL|DMA_IFC_CH9DONE|macro|DMA_IFC_CH9DONE
DECL|DMA_IFC_ERR_DEFAULT|macro|DMA_IFC_ERR_DEFAULT
DECL|DMA_IFC_ERR|macro|DMA_IFC_ERR
DECL|DMA_IFS_CH0DONE_DEFAULT|macro|DMA_IFS_CH0DONE_DEFAULT
DECL|DMA_IFS_CH0DONE|macro|DMA_IFS_CH0DONE
DECL|DMA_IFS_CH10DONE_DEFAULT|macro|DMA_IFS_CH10DONE_DEFAULT
DECL|DMA_IFS_CH10DONE|macro|DMA_IFS_CH10DONE
DECL|DMA_IFS_CH11DONE_DEFAULT|macro|DMA_IFS_CH11DONE_DEFAULT
DECL|DMA_IFS_CH11DONE|macro|DMA_IFS_CH11DONE
DECL|DMA_IFS_CH1DONE_DEFAULT|macro|DMA_IFS_CH1DONE_DEFAULT
DECL|DMA_IFS_CH1DONE|macro|DMA_IFS_CH1DONE
DECL|DMA_IFS_CH2DONE_DEFAULT|macro|DMA_IFS_CH2DONE_DEFAULT
DECL|DMA_IFS_CH2DONE|macro|DMA_IFS_CH2DONE
DECL|DMA_IFS_CH3DONE_DEFAULT|macro|DMA_IFS_CH3DONE_DEFAULT
DECL|DMA_IFS_CH3DONE|macro|DMA_IFS_CH3DONE
DECL|DMA_IFS_CH4DONE_DEFAULT|macro|DMA_IFS_CH4DONE_DEFAULT
DECL|DMA_IFS_CH4DONE|macro|DMA_IFS_CH4DONE
DECL|DMA_IFS_CH5DONE_DEFAULT|macro|DMA_IFS_CH5DONE_DEFAULT
DECL|DMA_IFS_CH5DONE|macro|DMA_IFS_CH5DONE
DECL|DMA_IFS_CH6DONE_DEFAULT|macro|DMA_IFS_CH6DONE_DEFAULT
DECL|DMA_IFS_CH6DONE|macro|DMA_IFS_CH6DONE
DECL|DMA_IFS_CH7DONE_DEFAULT|macro|DMA_IFS_CH7DONE_DEFAULT
DECL|DMA_IFS_CH7DONE|macro|DMA_IFS_CH7DONE
DECL|DMA_IFS_CH8DONE_DEFAULT|macro|DMA_IFS_CH8DONE_DEFAULT
DECL|DMA_IFS_CH8DONE|macro|DMA_IFS_CH8DONE
DECL|DMA_IFS_CH9DONE_DEFAULT|macro|DMA_IFS_CH9DONE_DEFAULT
DECL|DMA_IFS_CH9DONE|macro|DMA_IFS_CH9DONE
DECL|DMA_IFS_ERR_DEFAULT|macro|DMA_IFS_ERR_DEFAULT
DECL|DMA_IFS_ERR|macro|DMA_IFS_ERR
DECL|DMA_IF_CH0DONE_DEFAULT|macro|DMA_IF_CH0DONE_DEFAULT
DECL|DMA_IF_CH0DONE|macro|DMA_IF_CH0DONE
DECL|DMA_IF_CH10DONE_DEFAULT|macro|DMA_IF_CH10DONE_DEFAULT
DECL|DMA_IF_CH10DONE|macro|DMA_IF_CH10DONE
DECL|DMA_IF_CH11DONE_DEFAULT|macro|DMA_IF_CH11DONE_DEFAULT
DECL|DMA_IF_CH11DONE|macro|DMA_IF_CH11DONE
DECL|DMA_IF_CH1DONE_DEFAULT|macro|DMA_IF_CH1DONE_DEFAULT
DECL|DMA_IF_CH1DONE|macro|DMA_IF_CH1DONE
DECL|DMA_IF_CH2DONE_DEFAULT|macro|DMA_IF_CH2DONE_DEFAULT
DECL|DMA_IF_CH2DONE|macro|DMA_IF_CH2DONE
DECL|DMA_IF_CH3DONE_DEFAULT|macro|DMA_IF_CH3DONE_DEFAULT
DECL|DMA_IF_CH3DONE|macro|DMA_IF_CH3DONE
DECL|DMA_IF_CH4DONE_DEFAULT|macro|DMA_IF_CH4DONE_DEFAULT
DECL|DMA_IF_CH4DONE|macro|DMA_IF_CH4DONE
DECL|DMA_IF_CH5DONE_DEFAULT|macro|DMA_IF_CH5DONE_DEFAULT
DECL|DMA_IF_CH5DONE|macro|DMA_IF_CH5DONE
DECL|DMA_IF_CH6DONE_DEFAULT|macro|DMA_IF_CH6DONE_DEFAULT
DECL|DMA_IF_CH6DONE|macro|DMA_IF_CH6DONE
DECL|DMA_IF_CH7DONE_DEFAULT|macro|DMA_IF_CH7DONE_DEFAULT
DECL|DMA_IF_CH7DONE|macro|DMA_IF_CH7DONE
DECL|DMA_IF_CH8DONE_DEFAULT|macro|DMA_IF_CH8DONE_DEFAULT
DECL|DMA_IF_CH8DONE|macro|DMA_IF_CH8DONE
DECL|DMA_IF_CH9DONE_DEFAULT|macro|DMA_IF_CH9DONE_DEFAULT
DECL|DMA_IF_CH9DONE|macro|DMA_IF_CH9DONE
DECL|DMA_IF_ERR_DEFAULT|macro|DMA_IF_ERR_DEFAULT
DECL|DMA_IF_ERR|macro|DMA_IF_ERR
DECL|DMA_LOOP0_EN_DEFAULT|macro|DMA_LOOP0_EN_DEFAULT
DECL|DMA_LOOP0_EN|macro|DMA_LOOP0_EN
DECL|DMA_LOOP0_WIDTH_DEFAULT|macro|DMA_LOOP0_WIDTH_DEFAULT
DECL|DMA_LOOP1_EN_DEFAULT|macro|DMA_LOOP1_EN_DEFAULT
DECL|DMA_LOOP1_EN|macro|DMA_LOOP1_EN
DECL|DMA_LOOP1_WIDTH_DEFAULT|macro|DMA_LOOP1_WIDTH_DEFAULT
DECL|DMA_RDS_RDSCH0_DEFAULT|macro|DMA_RDS_RDSCH0_DEFAULT
DECL|DMA_RDS_RDSCH0|macro|DMA_RDS_RDSCH0
DECL|DMA_RDS_RDSCH10_DEFAULT|macro|DMA_RDS_RDSCH10_DEFAULT
DECL|DMA_RDS_RDSCH10|macro|DMA_RDS_RDSCH10
DECL|DMA_RDS_RDSCH11_DEFAULT|macro|DMA_RDS_RDSCH11_DEFAULT
DECL|DMA_RDS_RDSCH11|macro|DMA_RDS_RDSCH11
DECL|DMA_RDS_RDSCH1_DEFAULT|macro|DMA_RDS_RDSCH1_DEFAULT
DECL|DMA_RDS_RDSCH1|macro|DMA_RDS_RDSCH1
DECL|DMA_RDS_RDSCH2_DEFAULT|macro|DMA_RDS_RDSCH2_DEFAULT
DECL|DMA_RDS_RDSCH2|macro|DMA_RDS_RDSCH2
DECL|DMA_RDS_RDSCH3_DEFAULT|macro|DMA_RDS_RDSCH3_DEFAULT
DECL|DMA_RDS_RDSCH3|macro|DMA_RDS_RDSCH3
DECL|DMA_RDS_RDSCH4_DEFAULT|macro|DMA_RDS_RDSCH4_DEFAULT
DECL|DMA_RDS_RDSCH4|macro|DMA_RDS_RDSCH4
DECL|DMA_RDS_RDSCH5_DEFAULT|macro|DMA_RDS_RDSCH5_DEFAULT
DECL|DMA_RDS_RDSCH5|macro|DMA_RDS_RDSCH5
DECL|DMA_RDS_RDSCH6_DEFAULT|macro|DMA_RDS_RDSCH6_DEFAULT
DECL|DMA_RDS_RDSCH6|macro|DMA_RDS_RDSCH6
DECL|DMA_RDS_RDSCH7_DEFAULT|macro|DMA_RDS_RDSCH7_DEFAULT
DECL|DMA_RDS_RDSCH7|macro|DMA_RDS_RDSCH7
DECL|DMA_RDS_RDSCH8_DEFAULT|macro|DMA_RDS_RDSCH8_DEFAULT
DECL|DMA_RDS_RDSCH8|macro|DMA_RDS_RDSCH8
DECL|DMA_RDS_RDSCH9_DEFAULT|macro|DMA_RDS_RDSCH9_DEFAULT
DECL|DMA_RDS_RDSCH9|macro|DMA_RDS_RDSCH9
DECL|DMA_RECT0_DSTSTRIDE_DEFAULT|macro|DMA_RECT0_DSTSTRIDE_DEFAULT
DECL|DMA_RECT0_HEIGHT_DEFAULT|macro|DMA_RECT0_HEIGHT_DEFAULT
DECL|DMA_RECT0_SRCSTRIDE_DEFAULT|macro|DMA_RECT0_SRCSTRIDE_DEFAULT
DECL|DMA_STATUS_CHNUM_DEFAULT|macro|DMA_STATUS_CHNUM_DEFAULT
DECL|DMA_STATUS_EN_DEFAULT|macro|DMA_STATUS_EN_DEFAULT
DECL|DMA_STATUS_EN|macro|DMA_STATUS_EN
DECL|DMA_STATUS_STATE_DEFAULT|macro|DMA_STATUS_STATE_DEFAULT
DECL|DMA_STATUS_STATE_DONE|macro|DMA_STATUS_STATE_DONE
DECL|DMA_STATUS_STATE_IDLE|macro|DMA_STATUS_STATE_IDLE
DECL|DMA_STATUS_STATE_PERSCATTRANS|macro|DMA_STATUS_STATE_PERSCATTRANS
DECL|DMA_STATUS_STATE_RDCHCTRLDATA|macro|DMA_STATUS_STATE_RDCHCTRLDATA
DECL|DMA_STATUS_STATE_RDDSTENDPTR|macro|DMA_STATUS_STATE_RDDSTENDPTR
DECL|DMA_STATUS_STATE_RDSRCDATA|macro|DMA_STATUS_STATE_RDSRCDATA
DECL|DMA_STATUS_STATE_RDSRCENDPTR|macro|DMA_STATUS_STATE_RDSRCENDPTR
DECL|DMA_STATUS_STATE_STALLED|macro|DMA_STATUS_STATE_STALLED
DECL|DMA_STATUS_STATE_WAITREQCLR|macro|DMA_STATUS_STATE_WAITREQCLR
DECL|DMA_STATUS_STATE_WRCHCTRLDATA|macro|DMA_STATUS_STATE_WRCHCTRLDATA
DECL|DMA_STATUS_STATE_WRDSTDATA|macro|DMA_STATUS_STATE_WRDSTDATA
DECL|DMA_TypeDef|typedef|} DMA_TypeDef; /** @} */
DECL|ERRORC|member|__IOM uint32_t ERRORC; /**< Bus Error Clear Register */
DECL|IEN|member|__IOM uint32_t IEN; /**< Interrupt Enable register */
DECL|IFC|member|__IOM uint32_t IFC; /**< Interrupt Flag Clear Register */
DECL|IFS|member|__IOM uint32_t IFS; /**< Interrupt Flag Set Register */
DECL|IF|member|__IM uint32_t IF; /**< Interrupt Flag Register */
DECL|LOOP0|member|__IOM uint32_t LOOP0; /**< Channel 0 Loop Register */
DECL|LOOP1|member|__IOM uint32_t LOOP1; /**< Channel 1 Loop Register */
DECL|RDS|member|__IOM uint32_t RDS; /**< DMA Retain Descriptor State */
DECL|RECT0|member|__IOM uint32_t RECT0; /**< Channel 0 Rectangle Register */
DECL|RESERVED0|member|uint32_t RESERVED0[3]; /**< Reserved for future use **/
DECL|RESERVED1|member|uint32_t RESERVED1[880]; /**< Reserved for future use **/
DECL|RESERVED2|member|uint32_t RESERVED2[1]; /**< Reserved for future use **/
DECL|RESERVED3|member|uint32_t RESERVED3[121]; /**< Reserved for future use **/
DECL|RESERVED4|member|uint32_t RESERVED4[2]; /**< Reserved for future use **/
DECL|RESERVED5|member|uint32_t RESERVED5[14]; /**< Reserved for future use **/
DECL|RESERVED6|member|uint32_t RESERVED6[39]; /**< Reserved registers */
DECL|STATUS|member|__IM uint32_t STATUS; /**< DMA Status Registers */
DECL|_DMA_ALTCTRLBASE_ALTCTRLBASE_DEFAULT|macro|_DMA_ALTCTRLBASE_ALTCTRLBASE_DEFAULT
DECL|_DMA_ALTCTRLBASE_ALTCTRLBASE_MASK|macro|_DMA_ALTCTRLBASE_ALTCTRLBASE_MASK
DECL|_DMA_ALTCTRLBASE_ALTCTRLBASE_SHIFT|macro|_DMA_ALTCTRLBASE_ALTCTRLBASE_SHIFT
DECL|_DMA_ALTCTRLBASE_MASK|macro|_DMA_ALTCTRLBASE_MASK
DECL|_DMA_ALTCTRLBASE_RESETVALUE|macro|_DMA_ALTCTRLBASE_RESETVALUE
DECL|_DMA_CHALTC_CH0ALTC_DEFAULT|macro|_DMA_CHALTC_CH0ALTC_DEFAULT
DECL|_DMA_CHALTC_CH0ALTC_MASK|macro|_DMA_CHALTC_CH0ALTC_MASK
DECL|_DMA_CHALTC_CH0ALTC_SHIFT|macro|_DMA_CHALTC_CH0ALTC_SHIFT
DECL|_DMA_CHALTC_CH10ALTC_DEFAULT|macro|_DMA_CHALTC_CH10ALTC_DEFAULT
DECL|_DMA_CHALTC_CH10ALTC_MASK|macro|_DMA_CHALTC_CH10ALTC_MASK
DECL|_DMA_CHALTC_CH10ALTC_SHIFT|macro|_DMA_CHALTC_CH10ALTC_SHIFT
DECL|_DMA_CHALTC_CH11ALTC_DEFAULT|macro|_DMA_CHALTC_CH11ALTC_DEFAULT
DECL|_DMA_CHALTC_CH11ALTC_MASK|macro|_DMA_CHALTC_CH11ALTC_MASK
DECL|_DMA_CHALTC_CH11ALTC_SHIFT|macro|_DMA_CHALTC_CH11ALTC_SHIFT
DECL|_DMA_CHALTC_CH1ALTC_DEFAULT|macro|_DMA_CHALTC_CH1ALTC_DEFAULT
DECL|_DMA_CHALTC_CH1ALTC_MASK|macro|_DMA_CHALTC_CH1ALTC_MASK
DECL|_DMA_CHALTC_CH1ALTC_SHIFT|macro|_DMA_CHALTC_CH1ALTC_SHIFT
DECL|_DMA_CHALTC_CH2ALTC_DEFAULT|macro|_DMA_CHALTC_CH2ALTC_DEFAULT
DECL|_DMA_CHALTC_CH2ALTC_MASK|macro|_DMA_CHALTC_CH2ALTC_MASK
DECL|_DMA_CHALTC_CH2ALTC_SHIFT|macro|_DMA_CHALTC_CH2ALTC_SHIFT
DECL|_DMA_CHALTC_CH3ALTC_DEFAULT|macro|_DMA_CHALTC_CH3ALTC_DEFAULT
DECL|_DMA_CHALTC_CH3ALTC_MASK|macro|_DMA_CHALTC_CH3ALTC_MASK
DECL|_DMA_CHALTC_CH3ALTC_SHIFT|macro|_DMA_CHALTC_CH3ALTC_SHIFT
DECL|_DMA_CHALTC_CH4ALTC_DEFAULT|macro|_DMA_CHALTC_CH4ALTC_DEFAULT
DECL|_DMA_CHALTC_CH4ALTC_MASK|macro|_DMA_CHALTC_CH4ALTC_MASK
DECL|_DMA_CHALTC_CH4ALTC_SHIFT|macro|_DMA_CHALTC_CH4ALTC_SHIFT
DECL|_DMA_CHALTC_CH5ALTC_DEFAULT|macro|_DMA_CHALTC_CH5ALTC_DEFAULT
DECL|_DMA_CHALTC_CH5ALTC_MASK|macro|_DMA_CHALTC_CH5ALTC_MASK
DECL|_DMA_CHALTC_CH5ALTC_SHIFT|macro|_DMA_CHALTC_CH5ALTC_SHIFT
DECL|_DMA_CHALTC_CH6ALTC_DEFAULT|macro|_DMA_CHALTC_CH6ALTC_DEFAULT
DECL|_DMA_CHALTC_CH6ALTC_MASK|macro|_DMA_CHALTC_CH6ALTC_MASK
DECL|_DMA_CHALTC_CH6ALTC_SHIFT|macro|_DMA_CHALTC_CH6ALTC_SHIFT
DECL|_DMA_CHALTC_CH7ALTC_DEFAULT|macro|_DMA_CHALTC_CH7ALTC_DEFAULT
DECL|_DMA_CHALTC_CH7ALTC_MASK|macro|_DMA_CHALTC_CH7ALTC_MASK
DECL|_DMA_CHALTC_CH7ALTC_SHIFT|macro|_DMA_CHALTC_CH7ALTC_SHIFT
DECL|_DMA_CHALTC_CH8ALTC_DEFAULT|macro|_DMA_CHALTC_CH8ALTC_DEFAULT
DECL|_DMA_CHALTC_CH8ALTC_MASK|macro|_DMA_CHALTC_CH8ALTC_MASK
DECL|_DMA_CHALTC_CH8ALTC_SHIFT|macro|_DMA_CHALTC_CH8ALTC_SHIFT
DECL|_DMA_CHALTC_CH9ALTC_DEFAULT|macro|_DMA_CHALTC_CH9ALTC_DEFAULT
DECL|_DMA_CHALTC_CH9ALTC_MASK|macro|_DMA_CHALTC_CH9ALTC_MASK
DECL|_DMA_CHALTC_CH9ALTC_SHIFT|macro|_DMA_CHALTC_CH9ALTC_SHIFT
DECL|_DMA_CHALTC_MASK|macro|_DMA_CHALTC_MASK
DECL|_DMA_CHALTC_RESETVALUE|macro|_DMA_CHALTC_RESETVALUE
DECL|_DMA_CHALTS_CH0ALTS_DEFAULT|macro|_DMA_CHALTS_CH0ALTS_DEFAULT
DECL|_DMA_CHALTS_CH0ALTS_MASK|macro|_DMA_CHALTS_CH0ALTS_MASK
DECL|_DMA_CHALTS_CH0ALTS_SHIFT|macro|_DMA_CHALTS_CH0ALTS_SHIFT
DECL|_DMA_CHALTS_CH10ALTS_DEFAULT|macro|_DMA_CHALTS_CH10ALTS_DEFAULT
DECL|_DMA_CHALTS_CH10ALTS_MASK|macro|_DMA_CHALTS_CH10ALTS_MASK
DECL|_DMA_CHALTS_CH10ALTS_SHIFT|macro|_DMA_CHALTS_CH10ALTS_SHIFT
DECL|_DMA_CHALTS_CH11ALTS_DEFAULT|macro|_DMA_CHALTS_CH11ALTS_DEFAULT
DECL|_DMA_CHALTS_CH11ALTS_MASK|macro|_DMA_CHALTS_CH11ALTS_MASK
DECL|_DMA_CHALTS_CH11ALTS_SHIFT|macro|_DMA_CHALTS_CH11ALTS_SHIFT
DECL|_DMA_CHALTS_CH1ALTS_DEFAULT|macro|_DMA_CHALTS_CH1ALTS_DEFAULT
DECL|_DMA_CHALTS_CH1ALTS_MASK|macro|_DMA_CHALTS_CH1ALTS_MASK
DECL|_DMA_CHALTS_CH1ALTS_SHIFT|macro|_DMA_CHALTS_CH1ALTS_SHIFT
DECL|_DMA_CHALTS_CH2ALTS_DEFAULT|macro|_DMA_CHALTS_CH2ALTS_DEFAULT
DECL|_DMA_CHALTS_CH2ALTS_MASK|macro|_DMA_CHALTS_CH2ALTS_MASK
DECL|_DMA_CHALTS_CH2ALTS_SHIFT|macro|_DMA_CHALTS_CH2ALTS_SHIFT
DECL|_DMA_CHALTS_CH3ALTS_DEFAULT|macro|_DMA_CHALTS_CH3ALTS_DEFAULT
DECL|_DMA_CHALTS_CH3ALTS_MASK|macro|_DMA_CHALTS_CH3ALTS_MASK
DECL|_DMA_CHALTS_CH3ALTS_SHIFT|macro|_DMA_CHALTS_CH3ALTS_SHIFT
DECL|_DMA_CHALTS_CH4ALTS_DEFAULT|macro|_DMA_CHALTS_CH4ALTS_DEFAULT
DECL|_DMA_CHALTS_CH4ALTS_MASK|macro|_DMA_CHALTS_CH4ALTS_MASK
DECL|_DMA_CHALTS_CH4ALTS_SHIFT|macro|_DMA_CHALTS_CH4ALTS_SHIFT
DECL|_DMA_CHALTS_CH5ALTS_DEFAULT|macro|_DMA_CHALTS_CH5ALTS_DEFAULT
DECL|_DMA_CHALTS_CH5ALTS_MASK|macro|_DMA_CHALTS_CH5ALTS_MASK
DECL|_DMA_CHALTS_CH5ALTS_SHIFT|macro|_DMA_CHALTS_CH5ALTS_SHIFT
DECL|_DMA_CHALTS_CH6ALTS_DEFAULT|macro|_DMA_CHALTS_CH6ALTS_DEFAULT
DECL|_DMA_CHALTS_CH6ALTS_MASK|macro|_DMA_CHALTS_CH6ALTS_MASK
DECL|_DMA_CHALTS_CH6ALTS_SHIFT|macro|_DMA_CHALTS_CH6ALTS_SHIFT
DECL|_DMA_CHALTS_CH7ALTS_DEFAULT|macro|_DMA_CHALTS_CH7ALTS_DEFAULT
DECL|_DMA_CHALTS_CH7ALTS_MASK|macro|_DMA_CHALTS_CH7ALTS_MASK
DECL|_DMA_CHALTS_CH7ALTS_SHIFT|macro|_DMA_CHALTS_CH7ALTS_SHIFT
DECL|_DMA_CHALTS_CH8ALTS_DEFAULT|macro|_DMA_CHALTS_CH8ALTS_DEFAULT
DECL|_DMA_CHALTS_CH8ALTS_MASK|macro|_DMA_CHALTS_CH8ALTS_MASK
DECL|_DMA_CHALTS_CH8ALTS_SHIFT|macro|_DMA_CHALTS_CH8ALTS_SHIFT
DECL|_DMA_CHALTS_CH9ALTS_DEFAULT|macro|_DMA_CHALTS_CH9ALTS_DEFAULT
DECL|_DMA_CHALTS_CH9ALTS_MASK|macro|_DMA_CHALTS_CH9ALTS_MASK
DECL|_DMA_CHALTS_CH9ALTS_SHIFT|macro|_DMA_CHALTS_CH9ALTS_SHIFT
DECL|_DMA_CHALTS_MASK|macro|_DMA_CHALTS_MASK
DECL|_DMA_CHALTS_RESETVALUE|macro|_DMA_CHALTS_RESETVALUE
DECL|_DMA_CHENC_CH0ENC_DEFAULT|macro|_DMA_CHENC_CH0ENC_DEFAULT
DECL|_DMA_CHENC_CH0ENC_MASK|macro|_DMA_CHENC_CH0ENC_MASK
DECL|_DMA_CHENC_CH0ENC_SHIFT|macro|_DMA_CHENC_CH0ENC_SHIFT
DECL|_DMA_CHENC_CH10ENC_DEFAULT|macro|_DMA_CHENC_CH10ENC_DEFAULT
DECL|_DMA_CHENC_CH10ENC_MASK|macro|_DMA_CHENC_CH10ENC_MASK
DECL|_DMA_CHENC_CH10ENC_SHIFT|macro|_DMA_CHENC_CH10ENC_SHIFT
DECL|_DMA_CHENC_CH11ENC_DEFAULT|macro|_DMA_CHENC_CH11ENC_DEFAULT
DECL|_DMA_CHENC_CH11ENC_MASK|macro|_DMA_CHENC_CH11ENC_MASK
DECL|_DMA_CHENC_CH11ENC_SHIFT|macro|_DMA_CHENC_CH11ENC_SHIFT
DECL|_DMA_CHENC_CH1ENC_DEFAULT|macro|_DMA_CHENC_CH1ENC_DEFAULT
DECL|_DMA_CHENC_CH1ENC_MASK|macro|_DMA_CHENC_CH1ENC_MASK
DECL|_DMA_CHENC_CH1ENC_SHIFT|macro|_DMA_CHENC_CH1ENC_SHIFT
DECL|_DMA_CHENC_CH2ENC_DEFAULT|macro|_DMA_CHENC_CH2ENC_DEFAULT
DECL|_DMA_CHENC_CH2ENC_MASK|macro|_DMA_CHENC_CH2ENC_MASK
DECL|_DMA_CHENC_CH2ENC_SHIFT|macro|_DMA_CHENC_CH2ENC_SHIFT
DECL|_DMA_CHENC_CH3ENC_DEFAULT|macro|_DMA_CHENC_CH3ENC_DEFAULT
DECL|_DMA_CHENC_CH3ENC_MASK|macro|_DMA_CHENC_CH3ENC_MASK
DECL|_DMA_CHENC_CH3ENC_SHIFT|macro|_DMA_CHENC_CH3ENC_SHIFT
DECL|_DMA_CHENC_CH4ENC_DEFAULT|macro|_DMA_CHENC_CH4ENC_DEFAULT
DECL|_DMA_CHENC_CH4ENC_MASK|macro|_DMA_CHENC_CH4ENC_MASK
DECL|_DMA_CHENC_CH4ENC_SHIFT|macro|_DMA_CHENC_CH4ENC_SHIFT
DECL|_DMA_CHENC_CH5ENC_DEFAULT|macro|_DMA_CHENC_CH5ENC_DEFAULT
DECL|_DMA_CHENC_CH5ENC_MASK|macro|_DMA_CHENC_CH5ENC_MASK
DECL|_DMA_CHENC_CH5ENC_SHIFT|macro|_DMA_CHENC_CH5ENC_SHIFT
DECL|_DMA_CHENC_CH6ENC_DEFAULT|macro|_DMA_CHENC_CH6ENC_DEFAULT
DECL|_DMA_CHENC_CH6ENC_MASK|macro|_DMA_CHENC_CH6ENC_MASK
DECL|_DMA_CHENC_CH6ENC_SHIFT|macro|_DMA_CHENC_CH6ENC_SHIFT
DECL|_DMA_CHENC_CH7ENC_DEFAULT|macro|_DMA_CHENC_CH7ENC_DEFAULT
DECL|_DMA_CHENC_CH7ENC_MASK|macro|_DMA_CHENC_CH7ENC_MASK
DECL|_DMA_CHENC_CH7ENC_SHIFT|macro|_DMA_CHENC_CH7ENC_SHIFT
DECL|_DMA_CHENC_CH8ENC_DEFAULT|macro|_DMA_CHENC_CH8ENC_DEFAULT
DECL|_DMA_CHENC_CH8ENC_MASK|macro|_DMA_CHENC_CH8ENC_MASK
DECL|_DMA_CHENC_CH8ENC_SHIFT|macro|_DMA_CHENC_CH8ENC_SHIFT
DECL|_DMA_CHENC_CH9ENC_DEFAULT|macro|_DMA_CHENC_CH9ENC_DEFAULT
DECL|_DMA_CHENC_CH9ENC_MASK|macro|_DMA_CHENC_CH9ENC_MASK
DECL|_DMA_CHENC_CH9ENC_SHIFT|macro|_DMA_CHENC_CH9ENC_SHIFT
DECL|_DMA_CHENC_MASK|macro|_DMA_CHENC_MASK
DECL|_DMA_CHENC_RESETVALUE|macro|_DMA_CHENC_RESETVALUE
DECL|_DMA_CHENS_CH0ENS_DEFAULT|macro|_DMA_CHENS_CH0ENS_DEFAULT
DECL|_DMA_CHENS_CH0ENS_MASK|macro|_DMA_CHENS_CH0ENS_MASK
DECL|_DMA_CHENS_CH0ENS_SHIFT|macro|_DMA_CHENS_CH0ENS_SHIFT
DECL|_DMA_CHENS_CH10ENS_DEFAULT|macro|_DMA_CHENS_CH10ENS_DEFAULT
DECL|_DMA_CHENS_CH10ENS_MASK|macro|_DMA_CHENS_CH10ENS_MASK
DECL|_DMA_CHENS_CH10ENS_SHIFT|macro|_DMA_CHENS_CH10ENS_SHIFT
DECL|_DMA_CHENS_CH11ENS_DEFAULT|macro|_DMA_CHENS_CH11ENS_DEFAULT
DECL|_DMA_CHENS_CH11ENS_MASK|macro|_DMA_CHENS_CH11ENS_MASK
DECL|_DMA_CHENS_CH11ENS_SHIFT|macro|_DMA_CHENS_CH11ENS_SHIFT
DECL|_DMA_CHENS_CH1ENS_DEFAULT|macro|_DMA_CHENS_CH1ENS_DEFAULT
DECL|_DMA_CHENS_CH1ENS_MASK|macro|_DMA_CHENS_CH1ENS_MASK
DECL|_DMA_CHENS_CH1ENS_SHIFT|macro|_DMA_CHENS_CH1ENS_SHIFT
DECL|_DMA_CHENS_CH2ENS_DEFAULT|macro|_DMA_CHENS_CH2ENS_DEFAULT
DECL|_DMA_CHENS_CH2ENS_MASK|macro|_DMA_CHENS_CH2ENS_MASK
DECL|_DMA_CHENS_CH2ENS_SHIFT|macro|_DMA_CHENS_CH2ENS_SHIFT
DECL|_DMA_CHENS_CH3ENS_DEFAULT|macro|_DMA_CHENS_CH3ENS_DEFAULT
DECL|_DMA_CHENS_CH3ENS_MASK|macro|_DMA_CHENS_CH3ENS_MASK
DECL|_DMA_CHENS_CH3ENS_SHIFT|macro|_DMA_CHENS_CH3ENS_SHIFT
DECL|_DMA_CHENS_CH4ENS_DEFAULT|macro|_DMA_CHENS_CH4ENS_DEFAULT
DECL|_DMA_CHENS_CH4ENS_MASK|macro|_DMA_CHENS_CH4ENS_MASK
DECL|_DMA_CHENS_CH4ENS_SHIFT|macro|_DMA_CHENS_CH4ENS_SHIFT
DECL|_DMA_CHENS_CH5ENS_DEFAULT|macro|_DMA_CHENS_CH5ENS_DEFAULT
DECL|_DMA_CHENS_CH5ENS_MASK|macro|_DMA_CHENS_CH5ENS_MASK
DECL|_DMA_CHENS_CH5ENS_SHIFT|macro|_DMA_CHENS_CH5ENS_SHIFT
DECL|_DMA_CHENS_CH6ENS_DEFAULT|macro|_DMA_CHENS_CH6ENS_DEFAULT
DECL|_DMA_CHENS_CH6ENS_MASK|macro|_DMA_CHENS_CH6ENS_MASK
DECL|_DMA_CHENS_CH6ENS_SHIFT|macro|_DMA_CHENS_CH6ENS_SHIFT
DECL|_DMA_CHENS_CH7ENS_DEFAULT|macro|_DMA_CHENS_CH7ENS_DEFAULT
DECL|_DMA_CHENS_CH7ENS_MASK|macro|_DMA_CHENS_CH7ENS_MASK
DECL|_DMA_CHENS_CH7ENS_SHIFT|macro|_DMA_CHENS_CH7ENS_SHIFT
DECL|_DMA_CHENS_CH8ENS_DEFAULT|macro|_DMA_CHENS_CH8ENS_DEFAULT
DECL|_DMA_CHENS_CH8ENS_MASK|macro|_DMA_CHENS_CH8ENS_MASK
DECL|_DMA_CHENS_CH8ENS_SHIFT|macro|_DMA_CHENS_CH8ENS_SHIFT
DECL|_DMA_CHENS_CH9ENS_DEFAULT|macro|_DMA_CHENS_CH9ENS_DEFAULT
DECL|_DMA_CHENS_CH9ENS_MASK|macro|_DMA_CHENS_CH9ENS_MASK
DECL|_DMA_CHENS_CH9ENS_SHIFT|macro|_DMA_CHENS_CH9ENS_SHIFT
DECL|_DMA_CHENS_MASK|macro|_DMA_CHENS_MASK
DECL|_DMA_CHENS_RESETVALUE|macro|_DMA_CHENS_RESETVALUE
DECL|_DMA_CHPRIC_CH0PRIC_DEFAULT|macro|_DMA_CHPRIC_CH0PRIC_DEFAULT
DECL|_DMA_CHPRIC_CH0PRIC_MASK|macro|_DMA_CHPRIC_CH0PRIC_MASK
DECL|_DMA_CHPRIC_CH0PRIC_SHIFT|macro|_DMA_CHPRIC_CH0PRIC_SHIFT
DECL|_DMA_CHPRIC_CH10PRIC_DEFAULT|macro|_DMA_CHPRIC_CH10PRIC_DEFAULT
DECL|_DMA_CHPRIC_CH10PRIC_MASK|macro|_DMA_CHPRIC_CH10PRIC_MASK
DECL|_DMA_CHPRIC_CH10PRIC_SHIFT|macro|_DMA_CHPRIC_CH10PRIC_SHIFT
DECL|_DMA_CHPRIC_CH11PRIC_DEFAULT|macro|_DMA_CHPRIC_CH11PRIC_DEFAULT
DECL|_DMA_CHPRIC_CH11PRIC_MASK|macro|_DMA_CHPRIC_CH11PRIC_MASK
DECL|_DMA_CHPRIC_CH11PRIC_SHIFT|macro|_DMA_CHPRIC_CH11PRIC_SHIFT
DECL|_DMA_CHPRIC_CH1PRIC_DEFAULT|macro|_DMA_CHPRIC_CH1PRIC_DEFAULT
DECL|_DMA_CHPRIC_CH1PRIC_MASK|macro|_DMA_CHPRIC_CH1PRIC_MASK
DECL|_DMA_CHPRIC_CH1PRIC_SHIFT|macro|_DMA_CHPRIC_CH1PRIC_SHIFT
DECL|_DMA_CHPRIC_CH2PRIC_DEFAULT|macro|_DMA_CHPRIC_CH2PRIC_DEFAULT
DECL|_DMA_CHPRIC_CH2PRIC_MASK|macro|_DMA_CHPRIC_CH2PRIC_MASK
DECL|_DMA_CHPRIC_CH2PRIC_SHIFT|macro|_DMA_CHPRIC_CH2PRIC_SHIFT
DECL|_DMA_CHPRIC_CH3PRIC_DEFAULT|macro|_DMA_CHPRIC_CH3PRIC_DEFAULT
DECL|_DMA_CHPRIC_CH3PRIC_MASK|macro|_DMA_CHPRIC_CH3PRIC_MASK
DECL|_DMA_CHPRIC_CH3PRIC_SHIFT|macro|_DMA_CHPRIC_CH3PRIC_SHIFT
DECL|_DMA_CHPRIC_CH4PRIC_DEFAULT|macro|_DMA_CHPRIC_CH4PRIC_DEFAULT
DECL|_DMA_CHPRIC_CH4PRIC_MASK|macro|_DMA_CHPRIC_CH4PRIC_MASK
DECL|_DMA_CHPRIC_CH4PRIC_SHIFT|macro|_DMA_CHPRIC_CH4PRIC_SHIFT
DECL|_DMA_CHPRIC_CH5PRIC_DEFAULT|macro|_DMA_CHPRIC_CH5PRIC_DEFAULT
DECL|_DMA_CHPRIC_CH5PRIC_MASK|macro|_DMA_CHPRIC_CH5PRIC_MASK
DECL|_DMA_CHPRIC_CH5PRIC_SHIFT|macro|_DMA_CHPRIC_CH5PRIC_SHIFT
DECL|_DMA_CHPRIC_CH6PRIC_DEFAULT|macro|_DMA_CHPRIC_CH6PRIC_DEFAULT
DECL|_DMA_CHPRIC_CH6PRIC_MASK|macro|_DMA_CHPRIC_CH6PRIC_MASK
DECL|_DMA_CHPRIC_CH6PRIC_SHIFT|macro|_DMA_CHPRIC_CH6PRIC_SHIFT
DECL|_DMA_CHPRIC_CH7PRIC_DEFAULT|macro|_DMA_CHPRIC_CH7PRIC_DEFAULT
DECL|_DMA_CHPRIC_CH7PRIC_MASK|macro|_DMA_CHPRIC_CH7PRIC_MASK
DECL|_DMA_CHPRIC_CH7PRIC_SHIFT|macro|_DMA_CHPRIC_CH7PRIC_SHIFT
DECL|_DMA_CHPRIC_CH8PRIC_DEFAULT|macro|_DMA_CHPRIC_CH8PRIC_DEFAULT
DECL|_DMA_CHPRIC_CH8PRIC_MASK|macro|_DMA_CHPRIC_CH8PRIC_MASK
DECL|_DMA_CHPRIC_CH8PRIC_SHIFT|macro|_DMA_CHPRIC_CH8PRIC_SHIFT
DECL|_DMA_CHPRIC_CH9PRIC_DEFAULT|macro|_DMA_CHPRIC_CH9PRIC_DEFAULT
DECL|_DMA_CHPRIC_CH9PRIC_MASK|macro|_DMA_CHPRIC_CH9PRIC_MASK
DECL|_DMA_CHPRIC_CH9PRIC_SHIFT|macro|_DMA_CHPRIC_CH9PRIC_SHIFT
DECL|_DMA_CHPRIC_MASK|macro|_DMA_CHPRIC_MASK
DECL|_DMA_CHPRIC_RESETVALUE|macro|_DMA_CHPRIC_RESETVALUE
DECL|_DMA_CHPRIS_CH0PRIS_DEFAULT|macro|_DMA_CHPRIS_CH0PRIS_DEFAULT
DECL|_DMA_CHPRIS_CH0PRIS_MASK|macro|_DMA_CHPRIS_CH0PRIS_MASK
DECL|_DMA_CHPRIS_CH0PRIS_SHIFT|macro|_DMA_CHPRIS_CH0PRIS_SHIFT
DECL|_DMA_CHPRIS_CH10PRIS_DEFAULT|macro|_DMA_CHPRIS_CH10PRIS_DEFAULT
DECL|_DMA_CHPRIS_CH10PRIS_MASK|macro|_DMA_CHPRIS_CH10PRIS_MASK
DECL|_DMA_CHPRIS_CH10PRIS_SHIFT|macro|_DMA_CHPRIS_CH10PRIS_SHIFT
DECL|_DMA_CHPRIS_CH11PRIS_DEFAULT|macro|_DMA_CHPRIS_CH11PRIS_DEFAULT
DECL|_DMA_CHPRIS_CH11PRIS_MASK|macro|_DMA_CHPRIS_CH11PRIS_MASK
DECL|_DMA_CHPRIS_CH11PRIS_SHIFT|macro|_DMA_CHPRIS_CH11PRIS_SHIFT
DECL|_DMA_CHPRIS_CH1PRIS_DEFAULT|macro|_DMA_CHPRIS_CH1PRIS_DEFAULT
DECL|_DMA_CHPRIS_CH1PRIS_MASK|macro|_DMA_CHPRIS_CH1PRIS_MASK
DECL|_DMA_CHPRIS_CH1PRIS_SHIFT|macro|_DMA_CHPRIS_CH1PRIS_SHIFT
DECL|_DMA_CHPRIS_CH2PRIS_DEFAULT|macro|_DMA_CHPRIS_CH2PRIS_DEFAULT
DECL|_DMA_CHPRIS_CH2PRIS_MASK|macro|_DMA_CHPRIS_CH2PRIS_MASK
DECL|_DMA_CHPRIS_CH2PRIS_SHIFT|macro|_DMA_CHPRIS_CH2PRIS_SHIFT
DECL|_DMA_CHPRIS_CH3PRIS_DEFAULT|macro|_DMA_CHPRIS_CH3PRIS_DEFAULT
DECL|_DMA_CHPRIS_CH3PRIS_MASK|macro|_DMA_CHPRIS_CH3PRIS_MASK
DECL|_DMA_CHPRIS_CH3PRIS_SHIFT|macro|_DMA_CHPRIS_CH3PRIS_SHIFT
DECL|_DMA_CHPRIS_CH4PRIS_DEFAULT|macro|_DMA_CHPRIS_CH4PRIS_DEFAULT
DECL|_DMA_CHPRIS_CH4PRIS_MASK|macro|_DMA_CHPRIS_CH4PRIS_MASK
DECL|_DMA_CHPRIS_CH4PRIS_SHIFT|macro|_DMA_CHPRIS_CH4PRIS_SHIFT
DECL|_DMA_CHPRIS_CH5PRIS_DEFAULT|macro|_DMA_CHPRIS_CH5PRIS_DEFAULT
DECL|_DMA_CHPRIS_CH5PRIS_MASK|macro|_DMA_CHPRIS_CH5PRIS_MASK
DECL|_DMA_CHPRIS_CH5PRIS_SHIFT|macro|_DMA_CHPRIS_CH5PRIS_SHIFT
DECL|_DMA_CHPRIS_CH6PRIS_DEFAULT|macro|_DMA_CHPRIS_CH6PRIS_DEFAULT
DECL|_DMA_CHPRIS_CH6PRIS_MASK|macro|_DMA_CHPRIS_CH6PRIS_MASK
DECL|_DMA_CHPRIS_CH6PRIS_SHIFT|macro|_DMA_CHPRIS_CH6PRIS_SHIFT
DECL|_DMA_CHPRIS_CH7PRIS_DEFAULT|macro|_DMA_CHPRIS_CH7PRIS_DEFAULT
DECL|_DMA_CHPRIS_CH7PRIS_MASK|macro|_DMA_CHPRIS_CH7PRIS_MASK
DECL|_DMA_CHPRIS_CH7PRIS_SHIFT|macro|_DMA_CHPRIS_CH7PRIS_SHIFT
DECL|_DMA_CHPRIS_CH8PRIS_DEFAULT|macro|_DMA_CHPRIS_CH8PRIS_DEFAULT
DECL|_DMA_CHPRIS_CH8PRIS_MASK|macro|_DMA_CHPRIS_CH8PRIS_MASK
DECL|_DMA_CHPRIS_CH8PRIS_SHIFT|macro|_DMA_CHPRIS_CH8PRIS_SHIFT
DECL|_DMA_CHPRIS_CH9PRIS_DEFAULT|macro|_DMA_CHPRIS_CH9PRIS_DEFAULT
DECL|_DMA_CHPRIS_CH9PRIS_MASK|macro|_DMA_CHPRIS_CH9PRIS_MASK
DECL|_DMA_CHPRIS_CH9PRIS_SHIFT|macro|_DMA_CHPRIS_CH9PRIS_SHIFT
DECL|_DMA_CHPRIS_MASK|macro|_DMA_CHPRIS_MASK
DECL|_DMA_CHPRIS_RESETVALUE|macro|_DMA_CHPRIS_RESETVALUE
DECL|_DMA_CHREQMASKC_CH0REQMASKC_DEFAULT|macro|_DMA_CHREQMASKC_CH0REQMASKC_DEFAULT
DECL|_DMA_CHREQMASKC_CH0REQMASKC_MASK|macro|_DMA_CHREQMASKC_CH0REQMASKC_MASK
DECL|_DMA_CHREQMASKC_CH0REQMASKC_SHIFT|macro|_DMA_CHREQMASKC_CH0REQMASKC_SHIFT
DECL|_DMA_CHREQMASKC_CH10REQMASKC_DEFAULT|macro|_DMA_CHREQMASKC_CH10REQMASKC_DEFAULT
DECL|_DMA_CHREQMASKC_CH10REQMASKC_MASK|macro|_DMA_CHREQMASKC_CH10REQMASKC_MASK
DECL|_DMA_CHREQMASKC_CH10REQMASKC_SHIFT|macro|_DMA_CHREQMASKC_CH10REQMASKC_SHIFT
DECL|_DMA_CHREQMASKC_CH11REQMASKC_DEFAULT|macro|_DMA_CHREQMASKC_CH11REQMASKC_DEFAULT
DECL|_DMA_CHREQMASKC_CH11REQMASKC_MASK|macro|_DMA_CHREQMASKC_CH11REQMASKC_MASK
DECL|_DMA_CHREQMASKC_CH11REQMASKC_SHIFT|macro|_DMA_CHREQMASKC_CH11REQMASKC_SHIFT
DECL|_DMA_CHREQMASKC_CH1REQMASKC_DEFAULT|macro|_DMA_CHREQMASKC_CH1REQMASKC_DEFAULT
DECL|_DMA_CHREQMASKC_CH1REQMASKC_MASK|macro|_DMA_CHREQMASKC_CH1REQMASKC_MASK
DECL|_DMA_CHREQMASKC_CH1REQMASKC_SHIFT|macro|_DMA_CHREQMASKC_CH1REQMASKC_SHIFT
DECL|_DMA_CHREQMASKC_CH2REQMASKC_DEFAULT|macro|_DMA_CHREQMASKC_CH2REQMASKC_DEFAULT
DECL|_DMA_CHREQMASKC_CH2REQMASKC_MASK|macro|_DMA_CHREQMASKC_CH2REQMASKC_MASK
DECL|_DMA_CHREQMASKC_CH2REQMASKC_SHIFT|macro|_DMA_CHREQMASKC_CH2REQMASKC_SHIFT
DECL|_DMA_CHREQMASKC_CH3REQMASKC_DEFAULT|macro|_DMA_CHREQMASKC_CH3REQMASKC_DEFAULT
DECL|_DMA_CHREQMASKC_CH3REQMASKC_MASK|macro|_DMA_CHREQMASKC_CH3REQMASKC_MASK
DECL|_DMA_CHREQMASKC_CH3REQMASKC_SHIFT|macro|_DMA_CHREQMASKC_CH3REQMASKC_SHIFT
DECL|_DMA_CHREQMASKC_CH4REQMASKC_DEFAULT|macro|_DMA_CHREQMASKC_CH4REQMASKC_DEFAULT
DECL|_DMA_CHREQMASKC_CH4REQMASKC_MASK|macro|_DMA_CHREQMASKC_CH4REQMASKC_MASK
DECL|_DMA_CHREQMASKC_CH4REQMASKC_SHIFT|macro|_DMA_CHREQMASKC_CH4REQMASKC_SHIFT
DECL|_DMA_CHREQMASKC_CH5REQMASKC_DEFAULT|macro|_DMA_CHREQMASKC_CH5REQMASKC_DEFAULT
DECL|_DMA_CHREQMASKC_CH5REQMASKC_MASK|macro|_DMA_CHREQMASKC_CH5REQMASKC_MASK
DECL|_DMA_CHREQMASKC_CH5REQMASKC_SHIFT|macro|_DMA_CHREQMASKC_CH5REQMASKC_SHIFT
DECL|_DMA_CHREQMASKC_CH6REQMASKC_DEFAULT|macro|_DMA_CHREQMASKC_CH6REQMASKC_DEFAULT
DECL|_DMA_CHREQMASKC_CH6REQMASKC_MASK|macro|_DMA_CHREQMASKC_CH6REQMASKC_MASK
DECL|_DMA_CHREQMASKC_CH6REQMASKC_SHIFT|macro|_DMA_CHREQMASKC_CH6REQMASKC_SHIFT
DECL|_DMA_CHREQMASKC_CH7REQMASKC_DEFAULT|macro|_DMA_CHREQMASKC_CH7REQMASKC_DEFAULT
DECL|_DMA_CHREQMASKC_CH7REQMASKC_MASK|macro|_DMA_CHREQMASKC_CH7REQMASKC_MASK
DECL|_DMA_CHREQMASKC_CH7REQMASKC_SHIFT|macro|_DMA_CHREQMASKC_CH7REQMASKC_SHIFT
DECL|_DMA_CHREQMASKC_CH8REQMASKC_DEFAULT|macro|_DMA_CHREQMASKC_CH8REQMASKC_DEFAULT
DECL|_DMA_CHREQMASKC_CH8REQMASKC_MASK|macro|_DMA_CHREQMASKC_CH8REQMASKC_MASK
DECL|_DMA_CHREQMASKC_CH8REQMASKC_SHIFT|macro|_DMA_CHREQMASKC_CH8REQMASKC_SHIFT
DECL|_DMA_CHREQMASKC_CH9REQMASKC_DEFAULT|macro|_DMA_CHREQMASKC_CH9REQMASKC_DEFAULT
DECL|_DMA_CHREQMASKC_CH9REQMASKC_MASK|macro|_DMA_CHREQMASKC_CH9REQMASKC_MASK
DECL|_DMA_CHREQMASKC_CH9REQMASKC_SHIFT|macro|_DMA_CHREQMASKC_CH9REQMASKC_SHIFT
DECL|_DMA_CHREQMASKC_MASK|macro|_DMA_CHREQMASKC_MASK
DECL|_DMA_CHREQMASKC_RESETVALUE|macro|_DMA_CHREQMASKC_RESETVALUE
DECL|_DMA_CHREQMASKS_CH0REQMASKS_DEFAULT|macro|_DMA_CHREQMASKS_CH0REQMASKS_DEFAULT
DECL|_DMA_CHREQMASKS_CH0REQMASKS_MASK|macro|_DMA_CHREQMASKS_CH0REQMASKS_MASK
DECL|_DMA_CHREQMASKS_CH0REQMASKS_SHIFT|macro|_DMA_CHREQMASKS_CH0REQMASKS_SHIFT
DECL|_DMA_CHREQMASKS_CH10REQMASKS_DEFAULT|macro|_DMA_CHREQMASKS_CH10REQMASKS_DEFAULT
DECL|_DMA_CHREQMASKS_CH10REQMASKS_MASK|macro|_DMA_CHREQMASKS_CH10REQMASKS_MASK
DECL|_DMA_CHREQMASKS_CH10REQMASKS_SHIFT|macro|_DMA_CHREQMASKS_CH10REQMASKS_SHIFT
DECL|_DMA_CHREQMASKS_CH11REQMASKS_DEFAULT|macro|_DMA_CHREQMASKS_CH11REQMASKS_DEFAULT
DECL|_DMA_CHREQMASKS_CH11REQMASKS_MASK|macro|_DMA_CHREQMASKS_CH11REQMASKS_MASK
DECL|_DMA_CHREQMASKS_CH11REQMASKS_SHIFT|macro|_DMA_CHREQMASKS_CH11REQMASKS_SHIFT
DECL|_DMA_CHREQMASKS_CH1REQMASKS_DEFAULT|macro|_DMA_CHREQMASKS_CH1REQMASKS_DEFAULT
DECL|_DMA_CHREQMASKS_CH1REQMASKS_MASK|macro|_DMA_CHREQMASKS_CH1REQMASKS_MASK
DECL|_DMA_CHREQMASKS_CH1REQMASKS_SHIFT|macro|_DMA_CHREQMASKS_CH1REQMASKS_SHIFT
DECL|_DMA_CHREQMASKS_CH2REQMASKS_DEFAULT|macro|_DMA_CHREQMASKS_CH2REQMASKS_DEFAULT
DECL|_DMA_CHREQMASKS_CH2REQMASKS_MASK|macro|_DMA_CHREQMASKS_CH2REQMASKS_MASK
DECL|_DMA_CHREQMASKS_CH2REQMASKS_SHIFT|macro|_DMA_CHREQMASKS_CH2REQMASKS_SHIFT
DECL|_DMA_CHREQMASKS_CH3REQMASKS_DEFAULT|macro|_DMA_CHREQMASKS_CH3REQMASKS_DEFAULT
DECL|_DMA_CHREQMASKS_CH3REQMASKS_MASK|macro|_DMA_CHREQMASKS_CH3REQMASKS_MASK
DECL|_DMA_CHREQMASKS_CH3REQMASKS_SHIFT|macro|_DMA_CHREQMASKS_CH3REQMASKS_SHIFT
DECL|_DMA_CHREQMASKS_CH4REQMASKS_DEFAULT|macro|_DMA_CHREQMASKS_CH4REQMASKS_DEFAULT
DECL|_DMA_CHREQMASKS_CH4REQMASKS_MASK|macro|_DMA_CHREQMASKS_CH4REQMASKS_MASK
DECL|_DMA_CHREQMASKS_CH4REQMASKS_SHIFT|macro|_DMA_CHREQMASKS_CH4REQMASKS_SHIFT
DECL|_DMA_CHREQMASKS_CH5REQMASKS_DEFAULT|macro|_DMA_CHREQMASKS_CH5REQMASKS_DEFAULT
DECL|_DMA_CHREQMASKS_CH5REQMASKS_MASK|macro|_DMA_CHREQMASKS_CH5REQMASKS_MASK
DECL|_DMA_CHREQMASKS_CH5REQMASKS_SHIFT|macro|_DMA_CHREQMASKS_CH5REQMASKS_SHIFT
DECL|_DMA_CHREQMASKS_CH6REQMASKS_DEFAULT|macro|_DMA_CHREQMASKS_CH6REQMASKS_DEFAULT
DECL|_DMA_CHREQMASKS_CH6REQMASKS_MASK|macro|_DMA_CHREQMASKS_CH6REQMASKS_MASK
DECL|_DMA_CHREQMASKS_CH6REQMASKS_SHIFT|macro|_DMA_CHREQMASKS_CH6REQMASKS_SHIFT
DECL|_DMA_CHREQMASKS_CH7REQMASKS_DEFAULT|macro|_DMA_CHREQMASKS_CH7REQMASKS_DEFAULT
DECL|_DMA_CHREQMASKS_CH7REQMASKS_MASK|macro|_DMA_CHREQMASKS_CH7REQMASKS_MASK
DECL|_DMA_CHREQMASKS_CH7REQMASKS_SHIFT|macro|_DMA_CHREQMASKS_CH7REQMASKS_SHIFT
DECL|_DMA_CHREQMASKS_CH8REQMASKS_DEFAULT|macro|_DMA_CHREQMASKS_CH8REQMASKS_DEFAULT
DECL|_DMA_CHREQMASKS_CH8REQMASKS_MASK|macro|_DMA_CHREQMASKS_CH8REQMASKS_MASK
DECL|_DMA_CHREQMASKS_CH8REQMASKS_SHIFT|macro|_DMA_CHREQMASKS_CH8REQMASKS_SHIFT
DECL|_DMA_CHREQMASKS_CH9REQMASKS_DEFAULT|macro|_DMA_CHREQMASKS_CH9REQMASKS_DEFAULT
DECL|_DMA_CHREQMASKS_CH9REQMASKS_MASK|macro|_DMA_CHREQMASKS_CH9REQMASKS_MASK
DECL|_DMA_CHREQMASKS_CH9REQMASKS_SHIFT|macro|_DMA_CHREQMASKS_CH9REQMASKS_SHIFT
DECL|_DMA_CHREQMASKS_MASK|macro|_DMA_CHREQMASKS_MASK
DECL|_DMA_CHREQMASKS_RESETVALUE|macro|_DMA_CHREQMASKS_RESETVALUE
DECL|_DMA_CHREQSTATUS_CH0REQSTATUS_DEFAULT|macro|_DMA_CHREQSTATUS_CH0REQSTATUS_DEFAULT
DECL|_DMA_CHREQSTATUS_CH0REQSTATUS_MASK|macro|_DMA_CHREQSTATUS_CH0REQSTATUS_MASK
DECL|_DMA_CHREQSTATUS_CH0REQSTATUS_SHIFT|macro|_DMA_CHREQSTATUS_CH0REQSTATUS_SHIFT
DECL|_DMA_CHREQSTATUS_CH10REQSTATUS_DEFAULT|macro|_DMA_CHREQSTATUS_CH10REQSTATUS_DEFAULT
DECL|_DMA_CHREQSTATUS_CH10REQSTATUS_MASK|macro|_DMA_CHREQSTATUS_CH10REQSTATUS_MASK
DECL|_DMA_CHREQSTATUS_CH10REQSTATUS_SHIFT|macro|_DMA_CHREQSTATUS_CH10REQSTATUS_SHIFT
DECL|_DMA_CHREQSTATUS_CH11REQSTATUS_DEFAULT|macro|_DMA_CHREQSTATUS_CH11REQSTATUS_DEFAULT
DECL|_DMA_CHREQSTATUS_CH11REQSTATUS_MASK|macro|_DMA_CHREQSTATUS_CH11REQSTATUS_MASK
DECL|_DMA_CHREQSTATUS_CH11REQSTATUS_SHIFT|macro|_DMA_CHREQSTATUS_CH11REQSTATUS_SHIFT
DECL|_DMA_CHREQSTATUS_CH1REQSTATUS_DEFAULT|macro|_DMA_CHREQSTATUS_CH1REQSTATUS_DEFAULT
DECL|_DMA_CHREQSTATUS_CH1REQSTATUS_MASK|macro|_DMA_CHREQSTATUS_CH1REQSTATUS_MASK
DECL|_DMA_CHREQSTATUS_CH1REQSTATUS_SHIFT|macro|_DMA_CHREQSTATUS_CH1REQSTATUS_SHIFT
DECL|_DMA_CHREQSTATUS_CH2REQSTATUS_DEFAULT|macro|_DMA_CHREQSTATUS_CH2REQSTATUS_DEFAULT
DECL|_DMA_CHREQSTATUS_CH2REQSTATUS_MASK|macro|_DMA_CHREQSTATUS_CH2REQSTATUS_MASK
DECL|_DMA_CHREQSTATUS_CH2REQSTATUS_SHIFT|macro|_DMA_CHREQSTATUS_CH2REQSTATUS_SHIFT
DECL|_DMA_CHREQSTATUS_CH3REQSTATUS_DEFAULT|macro|_DMA_CHREQSTATUS_CH3REQSTATUS_DEFAULT
DECL|_DMA_CHREQSTATUS_CH3REQSTATUS_MASK|macro|_DMA_CHREQSTATUS_CH3REQSTATUS_MASK
DECL|_DMA_CHREQSTATUS_CH3REQSTATUS_SHIFT|macro|_DMA_CHREQSTATUS_CH3REQSTATUS_SHIFT
DECL|_DMA_CHREQSTATUS_CH4REQSTATUS_DEFAULT|macro|_DMA_CHREQSTATUS_CH4REQSTATUS_DEFAULT
DECL|_DMA_CHREQSTATUS_CH4REQSTATUS_MASK|macro|_DMA_CHREQSTATUS_CH4REQSTATUS_MASK
DECL|_DMA_CHREQSTATUS_CH4REQSTATUS_SHIFT|macro|_DMA_CHREQSTATUS_CH4REQSTATUS_SHIFT
DECL|_DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT|macro|_DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT
DECL|_DMA_CHREQSTATUS_CH5REQSTATUS_MASK|macro|_DMA_CHREQSTATUS_CH5REQSTATUS_MASK
DECL|_DMA_CHREQSTATUS_CH5REQSTATUS_SHIFT|macro|_DMA_CHREQSTATUS_CH5REQSTATUS_SHIFT
DECL|_DMA_CHREQSTATUS_CH6REQSTATUS_DEFAULT|macro|_DMA_CHREQSTATUS_CH6REQSTATUS_DEFAULT
DECL|_DMA_CHREQSTATUS_CH6REQSTATUS_MASK|macro|_DMA_CHREQSTATUS_CH6REQSTATUS_MASK
DECL|_DMA_CHREQSTATUS_CH6REQSTATUS_SHIFT|macro|_DMA_CHREQSTATUS_CH6REQSTATUS_SHIFT
DECL|_DMA_CHREQSTATUS_CH7REQSTATUS_DEFAULT|macro|_DMA_CHREQSTATUS_CH7REQSTATUS_DEFAULT
DECL|_DMA_CHREQSTATUS_CH7REQSTATUS_MASK|macro|_DMA_CHREQSTATUS_CH7REQSTATUS_MASK
DECL|_DMA_CHREQSTATUS_CH7REQSTATUS_SHIFT|macro|_DMA_CHREQSTATUS_CH7REQSTATUS_SHIFT
DECL|_DMA_CHREQSTATUS_CH8REQSTATUS_DEFAULT|macro|_DMA_CHREQSTATUS_CH8REQSTATUS_DEFAULT
DECL|_DMA_CHREQSTATUS_CH8REQSTATUS_MASK|macro|_DMA_CHREQSTATUS_CH8REQSTATUS_MASK
DECL|_DMA_CHREQSTATUS_CH8REQSTATUS_SHIFT|macro|_DMA_CHREQSTATUS_CH8REQSTATUS_SHIFT
DECL|_DMA_CHREQSTATUS_CH9REQSTATUS_DEFAULT|macro|_DMA_CHREQSTATUS_CH9REQSTATUS_DEFAULT
DECL|_DMA_CHREQSTATUS_CH9REQSTATUS_MASK|macro|_DMA_CHREQSTATUS_CH9REQSTATUS_MASK
DECL|_DMA_CHREQSTATUS_CH9REQSTATUS_SHIFT|macro|_DMA_CHREQSTATUS_CH9REQSTATUS_SHIFT
DECL|_DMA_CHREQSTATUS_MASK|macro|_DMA_CHREQSTATUS_MASK
DECL|_DMA_CHREQSTATUS_RESETVALUE|macro|_DMA_CHREQSTATUS_RESETVALUE
DECL|_DMA_CHSREQSTATUS_CH0SREQSTATUS_DEFAULT|macro|_DMA_CHSREQSTATUS_CH0SREQSTATUS_DEFAULT
DECL|_DMA_CHSREQSTATUS_CH0SREQSTATUS_MASK|macro|_DMA_CHSREQSTATUS_CH0SREQSTATUS_MASK
DECL|_DMA_CHSREQSTATUS_CH0SREQSTATUS_SHIFT|macro|_DMA_CHSREQSTATUS_CH0SREQSTATUS_SHIFT
DECL|_DMA_CHSREQSTATUS_CH10SREQSTATUS_DEFAULT|macro|_DMA_CHSREQSTATUS_CH10SREQSTATUS_DEFAULT
DECL|_DMA_CHSREQSTATUS_CH10SREQSTATUS_MASK|macro|_DMA_CHSREQSTATUS_CH10SREQSTATUS_MASK
DECL|_DMA_CHSREQSTATUS_CH10SREQSTATUS_SHIFT|macro|_DMA_CHSREQSTATUS_CH10SREQSTATUS_SHIFT
DECL|_DMA_CHSREQSTATUS_CH11SREQSTATUS_DEFAULT|macro|_DMA_CHSREQSTATUS_CH11SREQSTATUS_DEFAULT
DECL|_DMA_CHSREQSTATUS_CH11SREQSTATUS_MASK|macro|_DMA_CHSREQSTATUS_CH11SREQSTATUS_MASK
DECL|_DMA_CHSREQSTATUS_CH11SREQSTATUS_SHIFT|macro|_DMA_CHSREQSTATUS_CH11SREQSTATUS_SHIFT
DECL|_DMA_CHSREQSTATUS_CH1SREQSTATUS_DEFAULT|macro|_DMA_CHSREQSTATUS_CH1SREQSTATUS_DEFAULT
DECL|_DMA_CHSREQSTATUS_CH1SREQSTATUS_MASK|macro|_DMA_CHSREQSTATUS_CH1SREQSTATUS_MASK
DECL|_DMA_CHSREQSTATUS_CH1SREQSTATUS_SHIFT|macro|_DMA_CHSREQSTATUS_CH1SREQSTATUS_SHIFT
DECL|_DMA_CHSREQSTATUS_CH2SREQSTATUS_DEFAULT|macro|_DMA_CHSREQSTATUS_CH2SREQSTATUS_DEFAULT
DECL|_DMA_CHSREQSTATUS_CH2SREQSTATUS_MASK|macro|_DMA_CHSREQSTATUS_CH2SREQSTATUS_MASK
DECL|_DMA_CHSREQSTATUS_CH2SREQSTATUS_SHIFT|macro|_DMA_CHSREQSTATUS_CH2SREQSTATUS_SHIFT
DECL|_DMA_CHSREQSTATUS_CH3SREQSTATUS_DEFAULT|macro|_DMA_CHSREQSTATUS_CH3SREQSTATUS_DEFAULT
DECL|_DMA_CHSREQSTATUS_CH3SREQSTATUS_MASK|macro|_DMA_CHSREQSTATUS_CH3SREQSTATUS_MASK
DECL|_DMA_CHSREQSTATUS_CH3SREQSTATUS_SHIFT|macro|_DMA_CHSREQSTATUS_CH3SREQSTATUS_SHIFT
DECL|_DMA_CHSREQSTATUS_CH4SREQSTATUS_DEFAULT|macro|_DMA_CHSREQSTATUS_CH4SREQSTATUS_DEFAULT
DECL|_DMA_CHSREQSTATUS_CH4SREQSTATUS_MASK|macro|_DMA_CHSREQSTATUS_CH4SREQSTATUS_MASK
DECL|_DMA_CHSREQSTATUS_CH4SREQSTATUS_SHIFT|macro|_DMA_CHSREQSTATUS_CH4SREQSTATUS_SHIFT
DECL|_DMA_CHSREQSTATUS_CH5SREQSTATUS_DEFAULT|macro|_DMA_CHSREQSTATUS_CH5SREQSTATUS_DEFAULT
DECL|_DMA_CHSREQSTATUS_CH5SREQSTATUS_MASK|macro|_DMA_CHSREQSTATUS_CH5SREQSTATUS_MASK
DECL|_DMA_CHSREQSTATUS_CH5SREQSTATUS_SHIFT|macro|_DMA_CHSREQSTATUS_CH5SREQSTATUS_SHIFT
DECL|_DMA_CHSREQSTATUS_CH6SREQSTATUS_DEFAULT|macro|_DMA_CHSREQSTATUS_CH6SREQSTATUS_DEFAULT
DECL|_DMA_CHSREQSTATUS_CH6SREQSTATUS_MASK|macro|_DMA_CHSREQSTATUS_CH6SREQSTATUS_MASK
DECL|_DMA_CHSREQSTATUS_CH6SREQSTATUS_SHIFT|macro|_DMA_CHSREQSTATUS_CH6SREQSTATUS_SHIFT
DECL|_DMA_CHSREQSTATUS_CH7SREQSTATUS_DEFAULT|macro|_DMA_CHSREQSTATUS_CH7SREQSTATUS_DEFAULT
DECL|_DMA_CHSREQSTATUS_CH7SREQSTATUS_MASK|macro|_DMA_CHSREQSTATUS_CH7SREQSTATUS_MASK
DECL|_DMA_CHSREQSTATUS_CH7SREQSTATUS_SHIFT|macro|_DMA_CHSREQSTATUS_CH7SREQSTATUS_SHIFT
DECL|_DMA_CHSREQSTATUS_CH8SREQSTATUS_DEFAULT|macro|_DMA_CHSREQSTATUS_CH8SREQSTATUS_DEFAULT
DECL|_DMA_CHSREQSTATUS_CH8SREQSTATUS_MASK|macro|_DMA_CHSREQSTATUS_CH8SREQSTATUS_MASK
DECL|_DMA_CHSREQSTATUS_CH8SREQSTATUS_SHIFT|macro|_DMA_CHSREQSTATUS_CH8SREQSTATUS_SHIFT
DECL|_DMA_CHSREQSTATUS_CH9SREQSTATUS_DEFAULT|macro|_DMA_CHSREQSTATUS_CH9SREQSTATUS_DEFAULT
DECL|_DMA_CHSREQSTATUS_CH9SREQSTATUS_MASK|macro|_DMA_CHSREQSTATUS_CH9SREQSTATUS_MASK
DECL|_DMA_CHSREQSTATUS_CH9SREQSTATUS_SHIFT|macro|_DMA_CHSREQSTATUS_CH9SREQSTATUS_SHIFT
DECL|_DMA_CHSREQSTATUS_MASK|macro|_DMA_CHSREQSTATUS_MASK
DECL|_DMA_CHSREQSTATUS_RESETVALUE|macro|_DMA_CHSREQSTATUS_RESETVALUE
DECL|_DMA_CHSWREQ_CH0SWREQ_DEFAULT|macro|_DMA_CHSWREQ_CH0SWREQ_DEFAULT
DECL|_DMA_CHSWREQ_CH0SWREQ_MASK|macro|_DMA_CHSWREQ_CH0SWREQ_MASK
DECL|_DMA_CHSWREQ_CH0SWREQ_SHIFT|macro|_DMA_CHSWREQ_CH0SWREQ_SHIFT
DECL|_DMA_CHSWREQ_CH10SWREQ_DEFAULT|macro|_DMA_CHSWREQ_CH10SWREQ_DEFAULT
DECL|_DMA_CHSWREQ_CH10SWREQ_MASK|macro|_DMA_CHSWREQ_CH10SWREQ_MASK
DECL|_DMA_CHSWREQ_CH10SWREQ_SHIFT|macro|_DMA_CHSWREQ_CH10SWREQ_SHIFT
DECL|_DMA_CHSWREQ_CH11SWREQ_DEFAULT|macro|_DMA_CHSWREQ_CH11SWREQ_DEFAULT
DECL|_DMA_CHSWREQ_CH11SWREQ_MASK|macro|_DMA_CHSWREQ_CH11SWREQ_MASK
DECL|_DMA_CHSWREQ_CH11SWREQ_SHIFT|macro|_DMA_CHSWREQ_CH11SWREQ_SHIFT
DECL|_DMA_CHSWREQ_CH1SWREQ_DEFAULT|macro|_DMA_CHSWREQ_CH1SWREQ_DEFAULT
DECL|_DMA_CHSWREQ_CH1SWREQ_MASK|macro|_DMA_CHSWREQ_CH1SWREQ_MASK
DECL|_DMA_CHSWREQ_CH1SWREQ_SHIFT|macro|_DMA_CHSWREQ_CH1SWREQ_SHIFT
DECL|_DMA_CHSWREQ_CH2SWREQ_DEFAULT|macro|_DMA_CHSWREQ_CH2SWREQ_DEFAULT
DECL|_DMA_CHSWREQ_CH2SWREQ_MASK|macro|_DMA_CHSWREQ_CH2SWREQ_MASK
DECL|_DMA_CHSWREQ_CH2SWREQ_SHIFT|macro|_DMA_CHSWREQ_CH2SWREQ_SHIFT
DECL|_DMA_CHSWREQ_CH3SWREQ_DEFAULT|macro|_DMA_CHSWREQ_CH3SWREQ_DEFAULT
DECL|_DMA_CHSWREQ_CH3SWREQ_MASK|macro|_DMA_CHSWREQ_CH3SWREQ_MASK
DECL|_DMA_CHSWREQ_CH3SWREQ_SHIFT|macro|_DMA_CHSWREQ_CH3SWREQ_SHIFT
DECL|_DMA_CHSWREQ_CH4SWREQ_DEFAULT|macro|_DMA_CHSWREQ_CH4SWREQ_DEFAULT
DECL|_DMA_CHSWREQ_CH4SWREQ_MASK|macro|_DMA_CHSWREQ_CH4SWREQ_MASK
DECL|_DMA_CHSWREQ_CH4SWREQ_SHIFT|macro|_DMA_CHSWREQ_CH4SWREQ_SHIFT
DECL|_DMA_CHSWREQ_CH5SWREQ_DEFAULT|macro|_DMA_CHSWREQ_CH5SWREQ_DEFAULT
DECL|_DMA_CHSWREQ_CH5SWREQ_MASK|macro|_DMA_CHSWREQ_CH5SWREQ_MASK
DECL|_DMA_CHSWREQ_CH5SWREQ_SHIFT|macro|_DMA_CHSWREQ_CH5SWREQ_SHIFT
DECL|_DMA_CHSWREQ_CH6SWREQ_DEFAULT|macro|_DMA_CHSWREQ_CH6SWREQ_DEFAULT
DECL|_DMA_CHSWREQ_CH6SWREQ_MASK|macro|_DMA_CHSWREQ_CH6SWREQ_MASK
DECL|_DMA_CHSWREQ_CH6SWREQ_SHIFT|macro|_DMA_CHSWREQ_CH6SWREQ_SHIFT
DECL|_DMA_CHSWREQ_CH7SWREQ_DEFAULT|macro|_DMA_CHSWREQ_CH7SWREQ_DEFAULT
DECL|_DMA_CHSWREQ_CH7SWREQ_MASK|macro|_DMA_CHSWREQ_CH7SWREQ_MASK
DECL|_DMA_CHSWREQ_CH7SWREQ_SHIFT|macro|_DMA_CHSWREQ_CH7SWREQ_SHIFT
DECL|_DMA_CHSWREQ_CH8SWREQ_DEFAULT|macro|_DMA_CHSWREQ_CH8SWREQ_DEFAULT
DECL|_DMA_CHSWREQ_CH8SWREQ_MASK|macro|_DMA_CHSWREQ_CH8SWREQ_MASK
DECL|_DMA_CHSWREQ_CH8SWREQ_SHIFT|macro|_DMA_CHSWREQ_CH8SWREQ_SHIFT
DECL|_DMA_CHSWREQ_CH9SWREQ_DEFAULT|macro|_DMA_CHSWREQ_CH9SWREQ_DEFAULT
DECL|_DMA_CHSWREQ_CH9SWREQ_MASK|macro|_DMA_CHSWREQ_CH9SWREQ_MASK
DECL|_DMA_CHSWREQ_CH9SWREQ_SHIFT|macro|_DMA_CHSWREQ_CH9SWREQ_SHIFT
DECL|_DMA_CHSWREQ_MASK|macro|_DMA_CHSWREQ_MASK
DECL|_DMA_CHSWREQ_RESETVALUE|macro|_DMA_CHSWREQ_RESETVALUE
DECL|_DMA_CHUSEBURSTC_CH08USEBURSTC_DEFAULT|macro|_DMA_CHUSEBURSTC_CH08USEBURSTC_DEFAULT
DECL|_DMA_CHUSEBURSTC_CH08USEBURSTC_MASK|macro|_DMA_CHUSEBURSTC_CH08USEBURSTC_MASK
DECL|_DMA_CHUSEBURSTC_CH08USEBURSTC_SHIFT|macro|_DMA_CHUSEBURSTC_CH08USEBURSTC_SHIFT
DECL|_DMA_CHUSEBURSTC_CH0USEBURSTC_DEFAULT|macro|_DMA_CHUSEBURSTC_CH0USEBURSTC_DEFAULT
DECL|_DMA_CHUSEBURSTC_CH0USEBURSTC_MASK|macro|_DMA_CHUSEBURSTC_CH0USEBURSTC_MASK
DECL|_DMA_CHUSEBURSTC_CH0USEBURSTC_SHIFT|macro|_DMA_CHUSEBURSTC_CH0USEBURSTC_SHIFT
DECL|_DMA_CHUSEBURSTC_CH10USEBURSTC_DEFAULT|macro|_DMA_CHUSEBURSTC_CH10USEBURSTC_DEFAULT
DECL|_DMA_CHUSEBURSTC_CH10USEBURSTC_MASK|macro|_DMA_CHUSEBURSTC_CH10USEBURSTC_MASK
DECL|_DMA_CHUSEBURSTC_CH10USEBURSTC_SHIFT|macro|_DMA_CHUSEBURSTC_CH10USEBURSTC_SHIFT
DECL|_DMA_CHUSEBURSTC_CH11USEBURSTC_DEFAULT|macro|_DMA_CHUSEBURSTC_CH11USEBURSTC_DEFAULT
DECL|_DMA_CHUSEBURSTC_CH11USEBURSTC_MASK|macro|_DMA_CHUSEBURSTC_CH11USEBURSTC_MASK
DECL|_DMA_CHUSEBURSTC_CH11USEBURSTC_SHIFT|macro|_DMA_CHUSEBURSTC_CH11USEBURSTC_SHIFT
DECL|_DMA_CHUSEBURSTC_CH1USEBURSTC_DEFAULT|macro|_DMA_CHUSEBURSTC_CH1USEBURSTC_DEFAULT
DECL|_DMA_CHUSEBURSTC_CH1USEBURSTC_MASK|macro|_DMA_CHUSEBURSTC_CH1USEBURSTC_MASK
DECL|_DMA_CHUSEBURSTC_CH1USEBURSTC_SHIFT|macro|_DMA_CHUSEBURSTC_CH1USEBURSTC_SHIFT
DECL|_DMA_CHUSEBURSTC_CH2USEBURSTC_DEFAULT|macro|_DMA_CHUSEBURSTC_CH2USEBURSTC_DEFAULT
DECL|_DMA_CHUSEBURSTC_CH2USEBURSTC_MASK|macro|_DMA_CHUSEBURSTC_CH2USEBURSTC_MASK
DECL|_DMA_CHUSEBURSTC_CH2USEBURSTC_SHIFT|macro|_DMA_CHUSEBURSTC_CH2USEBURSTC_SHIFT
DECL|_DMA_CHUSEBURSTC_CH3USEBURSTC_DEFAULT|macro|_DMA_CHUSEBURSTC_CH3USEBURSTC_DEFAULT
DECL|_DMA_CHUSEBURSTC_CH3USEBURSTC_MASK|macro|_DMA_CHUSEBURSTC_CH3USEBURSTC_MASK
DECL|_DMA_CHUSEBURSTC_CH3USEBURSTC_SHIFT|macro|_DMA_CHUSEBURSTC_CH3USEBURSTC_SHIFT
DECL|_DMA_CHUSEBURSTC_CH4USEBURSTC_DEFAULT|macro|_DMA_CHUSEBURSTC_CH4USEBURSTC_DEFAULT
DECL|_DMA_CHUSEBURSTC_CH4USEBURSTC_MASK|macro|_DMA_CHUSEBURSTC_CH4USEBURSTC_MASK
DECL|_DMA_CHUSEBURSTC_CH4USEBURSTC_SHIFT|macro|_DMA_CHUSEBURSTC_CH4USEBURSTC_SHIFT
DECL|_DMA_CHUSEBURSTC_CH5USEBURSTC_DEFAULT|macro|_DMA_CHUSEBURSTC_CH5USEBURSTC_DEFAULT
DECL|_DMA_CHUSEBURSTC_CH5USEBURSTC_MASK|macro|_DMA_CHUSEBURSTC_CH5USEBURSTC_MASK
DECL|_DMA_CHUSEBURSTC_CH5USEBURSTC_SHIFT|macro|_DMA_CHUSEBURSTC_CH5USEBURSTC_SHIFT
DECL|_DMA_CHUSEBURSTC_CH6USEBURSTC_DEFAULT|macro|_DMA_CHUSEBURSTC_CH6USEBURSTC_DEFAULT
DECL|_DMA_CHUSEBURSTC_CH6USEBURSTC_MASK|macro|_DMA_CHUSEBURSTC_CH6USEBURSTC_MASK
DECL|_DMA_CHUSEBURSTC_CH6USEBURSTC_SHIFT|macro|_DMA_CHUSEBURSTC_CH6USEBURSTC_SHIFT
DECL|_DMA_CHUSEBURSTC_CH7USEBURSTC_DEFAULT|macro|_DMA_CHUSEBURSTC_CH7USEBURSTC_DEFAULT
DECL|_DMA_CHUSEBURSTC_CH7USEBURSTC_MASK|macro|_DMA_CHUSEBURSTC_CH7USEBURSTC_MASK
DECL|_DMA_CHUSEBURSTC_CH7USEBURSTC_SHIFT|macro|_DMA_CHUSEBURSTC_CH7USEBURSTC_SHIFT
DECL|_DMA_CHUSEBURSTC_CH9USEBURSTC_DEFAULT|macro|_DMA_CHUSEBURSTC_CH9USEBURSTC_DEFAULT
DECL|_DMA_CHUSEBURSTC_CH9USEBURSTC_MASK|macro|_DMA_CHUSEBURSTC_CH9USEBURSTC_MASK
DECL|_DMA_CHUSEBURSTC_CH9USEBURSTC_SHIFT|macro|_DMA_CHUSEBURSTC_CH9USEBURSTC_SHIFT
DECL|_DMA_CHUSEBURSTC_MASK|macro|_DMA_CHUSEBURSTC_MASK
DECL|_DMA_CHUSEBURSTC_RESETVALUE|macro|_DMA_CHUSEBURSTC_RESETVALUE
DECL|_DMA_CHUSEBURSTS_CH0USEBURSTS_BURSTONLY|macro|_DMA_CHUSEBURSTS_CH0USEBURSTS_BURSTONLY
DECL|_DMA_CHUSEBURSTS_CH0USEBURSTS_DEFAULT|macro|_DMA_CHUSEBURSTS_CH0USEBURSTS_DEFAULT
DECL|_DMA_CHUSEBURSTS_CH0USEBURSTS_MASK|macro|_DMA_CHUSEBURSTS_CH0USEBURSTS_MASK
DECL|_DMA_CHUSEBURSTS_CH0USEBURSTS_SHIFT|macro|_DMA_CHUSEBURSTS_CH0USEBURSTS_SHIFT
DECL|_DMA_CHUSEBURSTS_CH0USEBURSTS_SINGLEANDBURST|macro|_DMA_CHUSEBURSTS_CH0USEBURSTS_SINGLEANDBURST
DECL|_DMA_CHUSEBURSTS_CH10USEBURSTS_DEFAULT|macro|_DMA_CHUSEBURSTS_CH10USEBURSTS_DEFAULT
DECL|_DMA_CHUSEBURSTS_CH10USEBURSTS_MASK|macro|_DMA_CHUSEBURSTS_CH10USEBURSTS_MASK
DECL|_DMA_CHUSEBURSTS_CH10USEBURSTS_SHIFT|macro|_DMA_CHUSEBURSTS_CH10USEBURSTS_SHIFT
DECL|_DMA_CHUSEBURSTS_CH11USEBURSTS_DEFAULT|macro|_DMA_CHUSEBURSTS_CH11USEBURSTS_DEFAULT
DECL|_DMA_CHUSEBURSTS_CH11USEBURSTS_MASK|macro|_DMA_CHUSEBURSTS_CH11USEBURSTS_MASK
DECL|_DMA_CHUSEBURSTS_CH11USEBURSTS_SHIFT|macro|_DMA_CHUSEBURSTS_CH11USEBURSTS_SHIFT
DECL|_DMA_CHUSEBURSTS_CH1USEBURSTS_DEFAULT|macro|_DMA_CHUSEBURSTS_CH1USEBURSTS_DEFAULT
DECL|_DMA_CHUSEBURSTS_CH1USEBURSTS_MASK|macro|_DMA_CHUSEBURSTS_CH1USEBURSTS_MASK
DECL|_DMA_CHUSEBURSTS_CH1USEBURSTS_SHIFT|macro|_DMA_CHUSEBURSTS_CH1USEBURSTS_SHIFT
DECL|_DMA_CHUSEBURSTS_CH2USEBURSTS_DEFAULT|macro|_DMA_CHUSEBURSTS_CH2USEBURSTS_DEFAULT
DECL|_DMA_CHUSEBURSTS_CH2USEBURSTS_MASK|macro|_DMA_CHUSEBURSTS_CH2USEBURSTS_MASK
DECL|_DMA_CHUSEBURSTS_CH2USEBURSTS_SHIFT|macro|_DMA_CHUSEBURSTS_CH2USEBURSTS_SHIFT
DECL|_DMA_CHUSEBURSTS_CH3USEBURSTS_DEFAULT|macro|_DMA_CHUSEBURSTS_CH3USEBURSTS_DEFAULT
DECL|_DMA_CHUSEBURSTS_CH3USEBURSTS_MASK|macro|_DMA_CHUSEBURSTS_CH3USEBURSTS_MASK
DECL|_DMA_CHUSEBURSTS_CH3USEBURSTS_SHIFT|macro|_DMA_CHUSEBURSTS_CH3USEBURSTS_SHIFT
DECL|_DMA_CHUSEBURSTS_CH4USEBURSTS_DEFAULT|macro|_DMA_CHUSEBURSTS_CH4USEBURSTS_DEFAULT
DECL|_DMA_CHUSEBURSTS_CH4USEBURSTS_MASK|macro|_DMA_CHUSEBURSTS_CH4USEBURSTS_MASK
DECL|_DMA_CHUSEBURSTS_CH4USEBURSTS_SHIFT|macro|_DMA_CHUSEBURSTS_CH4USEBURSTS_SHIFT
DECL|_DMA_CHUSEBURSTS_CH5USEBURSTS_DEFAULT|macro|_DMA_CHUSEBURSTS_CH5USEBURSTS_DEFAULT
DECL|_DMA_CHUSEBURSTS_CH5USEBURSTS_MASK|macro|_DMA_CHUSEBURSTS_CH5USEBURSTS_MASK
DECL|_DMA_CHUSEBURSTS_CH5USEBURSTS_SHIFT|macro|_DMA_CHUSEBURSTS_CH5USEBURSTS_SHIFT
DECL|_DMA_CHUSEBURSTS_CH6USEBURSTS_DEFAULT|macro|_DMA_CHUSEBURSTS_CH6USEBURSTS_DEFAULT
DECL|_DMA_CHUSEBURSTS_CH6USEBURSTS_MASK|macro|_DMA_CHUSEBURSTS_CH6USEBURSTS_MASK
DECL|_DMA_CHUSEBURSTS_CH6USEBURSTS_SHIFT|macro|_DMA_CHUSEBURSTS_CH6USEBURSTS_SHIFT
DECL|_DMA_CHUSEBURSTS_CH7USEBURSTS_DEFAULT|macro|_DMA_CHUSEBURSTS_CH7USEBURSTS_DEFAULT
DECL|_DMA_CHUSEBURSTS_CH7USEBURSTS_MASK|macro|_DMA_CHUSEBURSTS_CH7USEBURSTS_MASK
DECL|_DMA_CHUSEBURSTS_CH7USEBURSTS_SHIFT|macro|_DMA_CHUSEBURSTS_CH7USEBURSTS_SHIFT
DECL|_DMA_CHUSEBURSTS_CH8USEBURSTS_DEFAULT|macro|_DMA_CHUSEBURSTS_CH8USEBURSTS_DEFAULT
DECL|_DMA_CHUSEBURSTS_CH8USEBURSTS_MASK|macro|_DMA_CHUSEBURSTS_CH8USEBURSTS_MASK
DECL|_DMA_CHUSEBURSTS_CH8USEBURSTS_SHIFT|macro|_DMA_CHUSEBURSTS_CH8USEBURSTS_SHIFT
DECL|_DMA_CHUSEBURSTS_CH9USEBURSTS_DEFAULT|macro|_DMA_CHUSEBURSTS_CH9USEBURSTS_DEFAULT
DECL|_DMA_CHUSEBURSTS_CH9USEBURSTS_MASK|macro|_DMA_CHUSEBURSTS_CH9USEBURSTS_MASK
DECL|_DMA_CHUSEBURSTS_CH9USEBURSTS_SHIFT|macro|_DMA_CHUSEBURSTS_CH9USEBURSTS_SHIFT
DECL|_DMA_CHUSEBURSTS_MASK|macro|_DMA_CHUSEBURSTS_MASK
DECL|_DMA_CHUSEBURSTS_RESETVALUE|macro|_DMA_CHUSEBURSTS_RESETVALUE
DECL|_DMA_CHWAITSTATUS_CH0WAITSTATUS_DEFAULT|macro|_DMA_CHWAITSTATUS_CH0WAITSTATUS_DEFAULT
DECL|_DMA_CHWAITSTATUS_CH0WAITSTATUS_MASK|macro|_DMA_CHWAITSTATUS_CH0WAITSTATUS_MASK
DECL|_DMA_CHWAITSTATUS_CH0WAITSTATUS_SHIFT|macro|_DMA_CHWAITSTATUS_CH0WAITSTATUS_SHIFT
DECL|_DMA_CHWAITSTATUS_CH10WAITSTATUS_DEFAULT|macro|_DMA_CHWAITSTATUS_CH10WAITSTATUS_DEFAULT
DECL|_DMA_CHWAITSTATUS_CH10WAITSTATUS_MASK|macro|_DMA_CHWAITSTATUS_CH10WAITSTATUS_MASK
DECL|_DMA_CHWAITSTATUS_CH10WAITSTATUS_SHIFT|macro|_DMA_CHWAITSTATUS_CH10WAITSTATUS_SHIFT
DECL|_DMA_CHWAITSTATUS_CH11WAITSTATUS_DEFAULT|macro|_DMA_CHWAITSTATUS_CH11WAITSTATUS_DEFAULT
DECL|_DMA_CHWAITSTATUS_CH11WAITSTATUS_MASK|macro|_DMA_CHWAITSTATUS_CH11WAITSTATUS_MASK
DECL|_DMA_CHWAITSTATUS_CH11WAITSTATUS_SHIFT|macro|_DMA_CHWAITSTATUS_CH11WAITSTATUS_SHIFT
DECL|_DMA_CHWAITSTATUS_CH1WAITSTATUS_DEFAULT|macro|_DMA_CHWAITSTATUS_CH1WAITSTATUS_DEFAULT
DECL|_DMA_CHWAITSTATUS_CH1WAITSTATUS_MASK|macro|_DMA_CHWAITSTATUS_CH1WAITSTATUS_MASK
DECL|_DMA_CHWAITSTATUS_CH1WAITSTATUS_SHIFT|macro|_DMA_CHWAITSTATUS_CH1WAITSTATUS_SHIFT
DECL|_DMA_CHWAITSTATUS_CH2WAITSTATUS_DEFAULT|macro|_DMA_CHWAITSTATUS_CH2WAITSTATUS_DEFAULT
DECL|_DMA_CHWAITSTATUS_CH2WAITSTATUS_MASK|macro|_DMA_CHWAITSTATUS_CH2WAITSTATUS_MASK
DECL|_DMA_CHWAITSTATUS_CH2WAITSTATUS_SHIFT|macro|_DMA_CHWAITSTATUS_CH2WAITSTATUS_SHIFT
DECL|_DMA_CHWAITSTATUS_CH3WAITSTATUS_DEFAULT|macro|_DMA_CHWAITSTATUS_CH3WAITSTATUS_DEFAULT
DECL|_DMA_CHWAITSTATUS_CH3WAITSTATUS_MASK|macro|_DMA_CHWAITSTATUS_CH3WAITSTATUS_MASK
DECL|_DMA_CHWAITSTATUS_CH3WAITSTATUS_SHIFT|macro|_DMA_CHWAITSTATUS_CH3WAITSTATUS_SHIFT
DECL|_DMA_CHWAITSTATUS_CH4WAITSTATUS_DEFAULT|macro|_DMA_CHWAITSTATUS_CH4WAITSTATUS_DEFAULT
DECL|_DMA_CHWAITSTATUS_CH4WAITSTATUS_MASK|macro|_DMA_CHWAITSTATUS_CH4WAITSTATUS_MASK
DECL|_DMA_CHWAITSTATUS_CH4WAITSTATUS_SHIFT|macro|_DMA_CHWAITSTATUS_CH4WAITSTATUS_SHIFT
DECL|_DMA_CHWAITSTATUS_CH5WAITSTATUS_DEFAULT|macro|_DMA_CHWAITSTATUS_CH5WAITSTATUS_DEFAULT
DECL|_DMA_CHWAITSTATUS_CH5WAITSTATUS_MASK|macro|_DMA_CHWAITSTATUS_CH5WAITSTATUS_MASK
DECL|_DMA_CHWAITSTATUS_CH5WAITSTATUS_SHIFT|macro|_DMA_CHWAITSTATUS_CH5WAITSTATUS_SHIFT
DECL|_DMA_CHWAITSTATUS_CH6WAITSTATUS_DEFAULT|macro|_DMA_CHWAITSTATUS_CH6WAITSTATUS_DEFAULT
DECL|_DMA_CHWAITSTATUS_CH6WAITSTATUS_MASK|macro|_DMA_CHWAITSTATUS_CH6WAITSTATUS_MASK
DECL|_DMA_CHWAITSTATUS_CH6WAITSTATUS_SHIFT|macro|_DMA_CHWAITSTATUS_CH6WAITSTATUS_SHIFT
DECL|_DMA_CHWAITSTATUS_CH7WAITSTATUS_DEFAULT|macro|_DMA_CHWAITSTATUS_CH7WAITSTATUS_DEFAULT
DECL|_DMA_CHWAITSTATUS_CH7WAITSTATUS_MASK|macro|_DMA_CHWAITSTATUS_CH7WAITSTATUS_MASK
DECL|_DMA_CHWAITSTATUS_CH7WAITSTATUS_SHIFT|macro|_DMA_CHWAITSTATUS_CH7WAITSTATUS_SHIFT
DECL|_DMA_CHWAITSTATUS_CH8WAITSTATUS_DEFAULT|macro|_DMA_CHWAITSTATUS_CH8WAITSTATUS_DEFAULT
DECL|_DMA_CHWAITSTATUS_CH8WAITSTATUS_MASK|macro|_DMA_CHWAITSTATUS_CH8WAITSTATUS_MASK
DECL|_DMA_CHWAITSTATUS_CH8WAITSTATUS_SHIFT|macro|_DMA_CHWAITSTATUS_CH8WAITSTATUS_SHIFT
DECL|_DMA_CHWAITSTATUS_CH9WAITSTATUS_DEFAULT|macro|_DMA_CHWAITSTATUS_CH9WAITSTATUS_DEFAULT
DECL|_DMA_CHWAITSTATUS_CH9WAITSTATUS_MASK|macro|_DMA_CHWAITSTATUS_CH9WAITSTATUS_MASK
DECL|_DMA_CHWAITSTATUS_CH9WAITSTATUS_SHIFT|macro|_DMA_CHWAITSTATUS_CH9WAITSTATUS_SHIFT
DECL|_DMA_CHWAITSTATUS_MASK|macro|_DMA_CHWAITSTATUS_MASK
DECL|_DMA_CHWAITSTATUS_RESETVALUE|macro|_DMA_CHWAITSTATUS_RESETVALUE
DECL|_DMA_CH_CTRL_MASK|macro|_DMA_CH_CTRL_MASK
DECL|_DMA_CH_CTRL_RESETVALUE|macro|_DMA_CH_CTRL_RESETVALUE
DECL|_DMA_CH_CTRL_SIGSEL_ADC0SCAN|macro|_DMA_CH_CTRL_SIGSEL_ADC0SCAN
DECL|_DMA_CH_CTRL_SIGSEL_ADC0SINGLE|macro|_DMA_CH_CTRL_SIGSEL_ADC0SINGLE
DECL|_DMA_CH_CTRL_SIGSEL_AESDATARD|macro|_DMA_CH_CTRL_SIGSEL_AESDATARD
DECL|_DMA_CH_CTRL_SIGSEL_AESDATAWR|macro|_DMA_CH_CTRL_SIGSEL_AESDATAWR
DECL|_DMA_CH_CTRL_SIGSEL_AESKEYWR|macro|_DMA_CH_CTRL_SIGSEL_AESKEYWR
DECL|_DMA_CH_CTRL_SIGSEL_AESXORDATAWR|macro|_DMA_CH_CTRL_SIGSEL_AESXORDATAWR
DECL|_DMA_CH_CTRL_SIGSEL_DAC0CH0|macro|_DMA_CH_CTRL_SIGSEL_DAC0CH0
DECL|_DMA_CH_CTRL_SIGSEL_DAC0CH1|macro|_DMA_CH_CTRL_SIGSEL_DAC0CH1
DECL|_DMA_CH_CTRL_SIGSEL_EBIDDEMPTY|macro|_DMA_CH_CTRL_SIGSEL_EBIDDEMPTY
DECL|_DMA_CH_CTRL_SIGSEL_EBIPXL0EMPTY|macro|_DMA_CH_CTRL_SIGSEL_EBIPXL0EMPTY
DECL|_DMA_CH_CTRL_SIGSEL_EBIPXL1EMPTY|macro|_DMA_CH_CTRL_SIGSEL_EBIPXL1EMPTY
DECL|_DMA_CH_CTRL_SIGSEL_EBIPXLFULL|macro|_DMA_CH_CTRL_SIGSEL_EBIPXLFULL
DECL|_DMA_CH_CTRL_SIGSEL_I2C0RXDATAV|macro|_DMA_CH_CTRL_SIGSEL_I2C0RXDATAV
DECL|_DMA_CH_CTRL_SIGSEL_I2C0TXBL|macro|_DMA_CH_CTRL_SIGSEL_I2C0TXBL
DECL|_DMA_CH_CTRL_SIGSEL_I2C1RXDATAV|macro|_DMA_CH_CTRL_SIGSEL_I2C1RXDATAV
DECL|_DMA_CH_CTRL_SIGSEL_I2C1TXBL|macro|_DMA_CH_CTRL_SIGSEL_I2C1TXBL
DECL|_DMA_CH_CTRL_SIGSEL_LESENSEBUFDATAV|macro|_DMA_CH_CTRL_SIGSEL_LESENSEBUFDATAV
DECL|_DMA_CH_CTRL_SIGSEL_LEUART0RXDATAV|macro|_DMA_CH_CTRL_SIGSEL_LEUART0RXDATAV
DECL|_DMA_CH_CTRL_SIGSEL_LEUART0TXBL|macro|_DMA_CH_CTRL_SIGSEL_LEUART0TXBL
DECL|_DMA_CH_CTRL_SIGSEL_LEUART0TXEMPTY|macro|_DMA_CH_CTRL_SIGSEL_LEUART0TXEMPTY
DECL|_DMA_CH_CTRL_SIGSEL_LEUART1RXDATAV|macro|_DMA_CH_CTRL_SIGSEL_LEUART1RXDATAV
DECL|_DMA_CH_CTRL_SIGSEL_LEUART1TXBL|macro|_DMA_CH_CTRL_SIGSEL_LEUART1TXBL
DECL|_DMA_CH_CTRL_SIGSEL_LEUART1TXEMPTY|macro|_DMA_CH_CTRL_SIGSEL_LEUART1TXEMPTY
DECL|_DMA_CH_CTRL_SIGSEL_MASK|macro|_DMA_CH_CTRL_SIGSEL_MASK
DECL|_DMA_CH_CTRL_SIGSEL_MSCWDATA|macro|_DMA_CH_CTRL_SIGSEL_MSCWDATA
DECL|_DMA_CH_CTRL_SIGSEL_SHIFT|macro|_DMA_CH_CTRL_SIGSEL_SHIFT
DECL|_DMA_CH_CTRL_SIGSEL_TIMER0CC0|macro|_DMA_CH_CTRL_SIGSEL_TIMER0CC0
DECL|_DMA_CH_CTRL_SIGSEL_TIMER0CC1|macro|_DMA_CH_CTRL_SIGSEL_TIMER0CC1
DECL|_DMA_CH_CTRL_SIGSEL_TIMER0CC2|macro|_DMA_CH_CTRL_SIGSEL_TIMER0CC2
DECL|_DMA_CH_CTRL_SIGSEL_TIMER0UFOF|macro|_DMA_CH_CTRL_SIGSEL_TIMER0UFOF
DECL|_DMA_CH_CTRL_SIGSEL_TIMER1CC0|macro|_DMA_CH_CTRL_SIGSEL_TIMER1CC0
DECL|_DMA_CH_CTRL_SIGSEL_TIMER1CC1|macro|_DMA_CH_CTRL_SIGSEL_TIMER1CC1
DECL|_DMA_CH_CTRL_SIGSEL_TIMER1CC2|macro|_DMA_CH_CTRL_SIGSEL_TIMER1CC2
DECL|_DMA_CH_CTRL_SIGSEL_TIMER1UFOF|macro|_DMA_CH_CTRL_SIGSEL_TIMER1UFOF
DECL|_DMA_CH_CTRL_SIGSEL_TIMER2CC0|macro|_DMA_CH_CTRL_SIGSEL_TIMER2CC0
DECL|_DMA_CH_CTRL_SIGSEL_TIMER2CC1|macro|_DMA_CH_CTRL_SIGSEL_TIMER2CC1
DECL|_DMA_CH_CTRL_SIGSEL_TIMER2CC2|macro|_DMA_CH_CTRL_SIGSEL_TIMER2CC2
DECL|_DMA_CH_CTRL_SIGSEL_TIMER2UFOF|macro|_DMA_CH_CTRL_SIGSEL_TIMER2UFOF
DECL|_DMA_CH_CTRL_SIGSEL_TIMER3CC0|macro|_DMA_CH_CTRL_SIGSEL_TIMER3CC0
DECL|_DMA_CH_CTRL_SIGSEL_TIMER3CC1|macro|_DMA_CH_CTRL_SIGSEL_TIMER3CC1
DECL|_DMA_CH_CTRL_SIGSEL_TIMER3CC2|macro|_DMA_CH_CTRL_SIGSEL_TIMER3CC2
DECL|_DMA_CH_CTRL_SIGSEL_TIMER3UFOF|macro|_DMA_CH_CTRL_SIGSEL_TIMER3UFOF
DECL|_DMA_CH_CTRL_SIGSEL_UART0RXDATAV|macro|_DMA_CH_CTRL_SIGSEL_UART0RXDATAV
DECL|_DMA_CH_CTRL_SIGSEL_UART0TXBL|macro|_DMA_CH_CTRL_SIGSEL_UART0TXBL
DECL|_DMA_CH_CTRL_SIGSEL_UART0TXEMPTY|macro|_DMA_CH_CTRL_SIGSEL_UART0TXEMPTY
DECL|_DMA_CH_CTRL_SIGSEL_UART1RXDATAV|macro|_DMA_CH_CTRL_SIGSEL_UART1RXDATAV
DECL|_DMA_CH_CTRL_SIGSEL_UART1TXBL|macro|_DMA_CH_CTRL_SIGSEL_UART1TXBL
DECL|_DMA_CH_CTRL_SIGSEL_UART1TXEMPTY|macro|_DMA_CH_CTRL_SIGSEL_UART1TXEMPTY
DECL|_DMA_CH_CTRL_SIGSEL_USART0RXDATAV|macro|_DMA_CH_CTRL_SIGSEL_USART0RXDATAV
DECL|_DMA_CH_CTRL_SIGSEL_USART0TXBL|macro|_DMA_CH_CTRL_SIGSEL_USART0TXBL
DECL|_DMA_CH_CTRL_SIGSEL_USART0TXEMPTY|macro|_DMA_CH_CTRL_SIGSEL_USART0TXEMPTY
DECL|_DMA_CH_CTRL_SIGSEL_USART1RXDATAVRIGHT|macro|_DMA_CH_CTRL_SIGSEL_USART1RXDATAVRIGHT
DECL|_DMA_CH_CTRL_SIGSEL_USART1RXDATAV|macro|_DMA_CH_CTRL_SIGSEL_USART1RXDATAV
DECL|_DMA_CH_CTRL_SIGSEL_USART1TXBLRIGHT|macro|_DMA_CH_CTRL_SIGSEL_USART1TXBLRIGHT
DECL|_DMA_CH_CTRL_SIGSEL_USART1TXBL|macro|_DMA_CH_CTRL_SIGSEL_USART1TXBL
DECL|_DMA_CH_CTRL_SIGSEL_USART1TXEMPTY|macro|_DMA_CH_CTRL_SIGSEL_USART1TXEMPTY
DECL|_DMA_CH_CTRL_SIGSEL_USART2RXDATAVRIGHT|macro|_DMA_CH_CTRL_SIGSEL_USART2RXDATAVRIGHT
DECL|_DMA_CH_CTRL_SIGSEL_USART2RXDATAV|macro|_DMA_CH_CTRL_SIGSEL_USART2RXDATAV
DECL|_DMA_CH_CTRL_SIGSEL_USART2TXBLRIGHT|macro|_DMA_CH_CTRL_SIGSEL_USART2TXBLRIGHT
DECL|_DMA_CH_CTRL_SIGSEL_USART2TXBL|macro|_DMA_CH_CTRL_SIGSEL_USART2TXBL
DECL|_DMA_CH_CTRL_SIGSEL_USART2TXEMPTY|macro|_DMA_CH_CTRL_SIGSEL_USART2TXEMPTY
DECL|_DMA_CH_CTRL_SOURCESEL_ADC0|macro|_DMA_CH_CTRL_SOURCESEL_ADC0
DECL|_DMA_CH_CTRL_SOURCESEL_AES|macro|_DMA_CH_CTRL_SOURCESEL_AES
DECL|_DMA_CH_CTRL_SOURCESEL_DAC0|macro|_DMA_CH_CTRL_SOURCESEL_DAC0
DECL|_DMA_CH_CTRL_SOURCESEL_EBI|macro|_DMA_CH_CTRL_SOURCESEL_EBI
DECL|_DMA_CH_CTRL_SOURCESEL_I2C0|macro|_DMA_CH_CTRL_SOURCESEL_I2C0
DECL|_DMA_CH_CTRL_SOURCESEL_I2C1|macro|_DMA_CH_CTRL_SOURCESEL_I2C1
DECL|_DMA_CH_CTRL_SOURCESEL_LESENSE|macro|_DMA_CH_CTRL_SOURCESEL_LESENSE
DECL|_DMA_CH_CTRL_SOURCESEL_LEUART0|macro|_DMA_CH_CTRL_SOURCESEL_LEUART0
DECL|_DMA_CH_CTRL_SOURCESEL_LEUART1|macro|_DMA_CH_CTRL_SOURCESEL_LEUART1
DECL|_DMA_CH_CTRL_SOURCESEL_MASK|macro|_DMA_CH_CTRL_SOURCESEL_MASK
DECL|_DMA_CH_CTRL_SOURCESEL_MSC|macro|_DMA_CH_CTRL_SOURCESEL_MSC
DECL|_DMA_CH_CTRL_SOURCESEL_NONE|macro|_DMA_CH_CTRL_SOURCESEL_NONE
DECL|_DMA_CH_CTRL_SOURCESEL_SHIFT|macro|_DMA_CH_CTRL_SOURCESEL_SHIFT
DECL|_DMA_CH_CTRL_SOURCESEL_TIMER0|macro|_DMA_CH_CTRL_SOURCESEL_TIMER0
DECL|_DMA_CH_CTRL_SOURCESEL_TIMER1|macro|_DMA_CH_CTRL_SOURCESEL_TIMER1
DECL|_DMA_CH_CTRL_SOURCESEL_TIMER2|macro|_DMA_CH_CTRL_SOURCESEL_TIMER2
DECL|_DMA_CH_CTRL_SOURCESEL_TIMER3|macro|_DMA_CH_CTRL_SOURCESEL_TIMER3
DECL|_DMA_CH_CTRL_SOURCESEL_UART0|macro|_DMA_CH_CTRL_SOURCESEL_UART0
DECL|_DMA_CH_CTRL_SOURCESEL_UART1|macro|_DMA_CH_CTRL_SOURCESEL_UART1
DECL|_DMA_CH_CTRL_SOURCESEL_USART0|macro|_DMA_CH_CTRL_SOURCESEL_USART0
DECL|_DMA_CH_CTRL_SOURCESEL_USART1|macro|_DMA_CH_CTRL_SOURCESEL_USART1
DECL|_DMA_CH_CTRL_SOURCESEL_USART2|macro|_DMA_CH_CTRL_SOURCESEL_USART2
DECL|_DMA_CONFIG_CHPROT_DEFAULT|macro|_DMA_CONFIG_CHPROT_DEFAULT
DECL|_DMA_CONFIG_CHPROT_MASK|macro|_DMA_CONFIG_CHPROT_MASK
DECL|_DMA_CONFIG_CHPROT_SHIFT|macro|_DMA_CONFIG_CHPROT_SHIFT
DECL|_DMA_CONFIG_EN_DEFAULT|macro|_DMA_CONFIG_EN_DEFAULT
DECL|_DMA_CONFIG_EN_MASK|macro|_DMA_CONFIG_EN_MASK
DECL|_DMA_CONFIG_EN_SHIFT|macro|_DMA_CONFIG_EN_SHIFT
DECL|_DMA_CONFIG_MASK|macro|_DMA_CONFIG_MASK
DECL|_DMA_CONFIG_RESETVALUE|macro|_DMA_CONFIG_RESETVALUE
DECL|_DMA_CTRLBASE_CTRLBASE_DEFAULT|macro|_DMA_CTRLBASE_CTRLBASE_DEFAULT
DECL|_DMA_CTRLBASE_CTRLBASE_MASK|macro|_DMA_CTRLBASE_CTRLBASE_MASK
DECL|_DMA_CTRLBASE_CTRLBASE_SHIFT|macro|_DMA_CTRLBASE_CTRLBASE_SHIFT
DECL|_DMA_CTRLBASE_MASK|macro|_DMA_CTRLBASE_MASK
DECL|_DMA_CTRLBASE_RESETVALUE|macro|_DMA_CTRLBASE_RESETVALUE
DECL|_DMA_CTRL_DESCRECT_DEFAULT|macro|_DMA_CTRL_DESCRECT_DEFAULT
DECL|_DMA_CTRL_DESCRECT_MASK|macro|_DMA_CTRL_DESCRECT_MASK
DECL|_DMA_CTRL_DESCRECT_SHIFT|macro|_DMA_CTRL_DESCRECT_SHIFT
DECL|_DMA_CTRL_MASK|macro|_DMA_CTRL_MASK
DECL|_DMA_CTRL_PRDU_DEFAULT|macro|_DMA_CTRL_PRDU_DEFAULT
DECL|_DMA_CTRL_PRDU_MASK|macro|_DMA_CTRL_PRDU_MASK
DECL|_DMA_CTRL_PRDU_SHIFT|macro|_DMA_CTRL_PRDU_SHIFT
DECL|_DMA_CTRL_RESETVALUE|macro|_DMA_CTRL_RESETVALUE
DECL|_DMA_ERRORC_ERRORC_DEFAULT|macro|_DMA_ERRORC_ERRORC_DEFAULT
DECL|_DMA_ERRORC_ERRORC_MASK|macro|_DMA_ERRORC_ERRORC_MASK
DECL|_DMA_ERRORC_ERRORC_SHIFT|macro|_DMA_ERRORC_ERRORC_SHIFT
DECL|_DMA_ERRORC_MASK|macro|_DMA_ERRORC_MASK
DECL|_DMA_ERRORC_RESETVALUE|macro|_DMA_ERRORC_RESETVALUE
DECL|_DMA_IEN_CH0DONE_DEFAULT|macro|_DMA_IEN_CH0DONE_DEFAULT
DECL|_DMA_IEN_CH0DONE_MASK|macro|_DMA_IEN_CH0DONE_MASK
DECL|_DMA_IEN_CH0DONE_SHIFT|macro|_DMA_IEN_CH0DONE_SHIFT
DECL|_DMA_IEN_CH10DONE_DEFAULT|macro|_DMA_IEN_CH10DONE_DEFAULT
DECL|_DMA_IEN_CH10DONE_MASK|macro|_DMA_IEN_CH10DONE_MASK
DECL|_DMA_IEN_CH10DONE_SHIFT|macro|_DMA_IEN_CH10DONE_SHIFT
DECL|_DMA_IEN_CH11DONE_DEFAULT|macro|_DMA_IEN_CH11DONE_DEFAULT
DECL|_DMA_IEN_CH11DONE_MASK|macro|_DMA_IEN_CH11DONE_MASK
DECL|_DMA_IEN_CH11DONE_SHIFT|macro|_DMA_IEN_CH11DONE_SHIFT
DECL|_DMA_IEN_CH1DONE_DEFAULT|macro|_DMA_IEN_CH1DONE_DEFAULT
DECL|_DMA_IEN_CH1DONE_MASK|macro|_DMA_IEN_CH1DONE_MASK
DECL|_DMA_IEN_CH1DONE_SHIFT|macro|_DMA_IEN_CH1DONE_SHIFT
DECL|_DMA_IEN_CH2DONE_DEFAULT|macro|_DMA_IEN_CH2DONE_DEFAULT
DECL|_DMA_IEN_CH2DONE_MASK|macro|_DMA_IEN_CH2DONE_MASK
DECL|_DMA_IEN_CH2DONE_SHIFT|macro|_DMA_IEN_CH2DONE_SHIFT
DECL|_DMA_IEN_CH3DONE_DEFAULT|macro|_DMA_IEN_CH3DONE_DEFAULT
DECL|_DMA_IEN_CH3DONE_MASK|macro|_DMA_IEN_CH3DONE_MASK
DECL|_DMA_IEN_CH3DONE_SHIFT|macro|_DMA_IEN_CH3DONE_SHIFT
DECL|_DMA_IEN_CH4DONE_DEFAULT|macro|_DMA_IEN_CH4DONE_DEFAULT
DECL|_DMA_IEN_CH4DONE_MASK|macro|_DMA_IEN_CH4DONE_MASK
DECL|_DMA_IEN_CH4DONE_SHIFT|macro|_DMA_IEN_CH4DONE_SHIFT
DECL|_DMA_IEN_CH5DONE_DEFAULT|macro|_DMA_IEN_CH5DONE_DEFAULT
DECL|_DMA_IEN_CH5DONE_MASK|macro|_DMA_IEN_CH5DONE_MASK
DECL|_DMA_IEN_CH5DONE_SHIFT|macro|_DMA_IEN_CH5DONE_SHIFT
DECL|_DMA_IEN_CH6DONE_DEFAULT|macro|_DMA_IEN_CH6DONE_DEFAULT
DECL|_DMA_IEN_CH6DONE_MASK|macro|_DMA_IEN_CH6DONE_MASK
DECL|_DMA_IEN_CH6DONE_SHIFT|macro|_DMA_IEN_CH6DONE_SHIFT
DECL|_DMA_IEN_CH7DONE_DEFAULT|macro|_DMA_IEN_CH7DONE_DEFAULT
DECL|_DMA_IEN_CH7DONE_MASK|macro|_DMA_IEN_CH7DONE_MASK
DECL|_DMA_IEN_CH7DONE_SHIFT|macro|_DMA_IEN_CH7DONE_SHIFT
DECL|_DMA_IEN_CH8DONE_DEFAULT|macro|_DMA_IEN_CH8DONE_DEFAULT
DECL|_DMA_IEN_CH8DONE_MASK|macro|_DMA_IEN_CH8DONE_MASK
DECL|_DMA_IEN_CH8DONE_SHIFT|macro|_DMA_IEN_CH8DONE_SHIFT
DECL|_DMA_IEN_CH9DONE_DEFAULT|macro|_DMA_IEN_CH9DONE_DEFAULT
DECL|_DMA_IEN_CH9DONE_MASK|macro|_DMA_IEN_CH9DONE_MASK
DECL|_DMA_IEN_CH9DONE_SHIFT|macro|_DMA_IEN_CH9DONE_SHIFT
DECL|_DMA_IEN_ERR_DEFAULT|macro|_DMA_IEN_ERR_DEFAULT
DECL|_DMA_IEN_ERR_MASK|macro|_DMA_IEN_ERR_MASK
DECL|_DMA_IEN_ERR_SHIFT|macro|_DMA_IEN_ERR_SHIFT
DECL|_DMA_IEN_MASK|macro|_DMA_IEN_MASK
DECL|_DMA_IEN_RESETVALUE|macro|_DMA_IEN_RESETVALUE
DECL|_DMA_IFC_CH0DONE_DEFAULT|macro|_DMA_IFC_CH0DONE_DEFAULT
DECL|_DMA_IFC_CH0DONE_MASK|macro|_DMA_IFC_CH0DONE_MASK
DECL|_DMA_IFC_CH0DONE_SHIFT|macro|_DMA_IFC_CH0DONE_SHIFT
DECL|_DMA_IFC_CH10DONE_DEFAULT|macro|_DMA_IFC_CH10DONE_DEFAULT
DECL|_DMA_IFC_CH10DONE_MASK|macro|_DMA_IFC_CH10DONE_MASK
DECL|_DMA_IFC_CH10DONE_SHIFT|macro|_DMA_IFC_CH10DONE_SHIFT
DECL|_DMA_IFC_CH11DONE_DEFAULT|macro|_DMA_IFC_CH11DONE_DEFAULT
DECL|_DMA_IFC_CH11DONE_MASK|macro|_DMA_IFC_CH11DONE_MASK
DECL|_DMA_IFC_CH11DONE_SHIFT|macro|_DMA_IFC_CH11DONE_SHIFT
DECL|_DMA_IFC_CH1DONE_DEFAULT|macro|_DMA_IFC_CH1DONE_DEFAULT
DECL|_DMA_IFC_CH1DONE_MASK|macro|_DMA_IFC_CH1DONE_MASK
DECL|_DMA_IFC_CH1DONE_SHIFT|macro|_DMA_IFC_CH1DONE_SHIFT
DECL|_DMA_IFC_CH2DONE_DEFAULT|macro|_DMA_IFC_CH2DONE_DEFAULT
DECL|_DMA_IFC_CH2DONE_MASK|macro|_DMA_IFC_CH2DONE_MASK
DECL|_DMA_IFC_CH2DONE_SHIFT|macro|_DMA_IFC_CH2DONE_SHIFT
DECL|_DMA_IFC_CH3DONE_DEFAULT|macro|_DMA_IFC_CH3DONE_DEFAULT
DECL|_DMA_IFC_CH3DONE_MASK|macro|_DMA_IFC_CH3DONE_MASK
DECL|_DMA_IFC_CH3DONE_SHIFT|macro|_DMA_IFC_CH3DONE_SHIFT
DECL|_DMA_IFC_CH4DONE_DEFAULT|macro|_DMA_IFC_CH4DONE_DEFAULT
DECL|_DMA_IFC_CH4DONE_MASK|macro|_DMA_IFC_CH4DONE_MASK
DECL|_DMA_IFC_CH4DONE_SHIFT|macro|_DMA_IFC_CH4DONE_SHIFT
DECL|_DMA_IFC_CH5DONE_DEFAULT|macro|_DMA_IFC_CH5DONE_DEFAULT
DECL|_DMA_IFC_CH5DONE_MASK|macro|_DMA_IFC_CH5DONE_MASK
DECL|_DMA_IFC_CH5DONE_SHIFT|macro|_DMA_IFC_CH5DONE_SHIFT
DECL|_DMA_IFC_CH6DONE_DEFAULT|macro|_DMA_IFC_CH6DONE_DEFAULT
DECL|_DMA_IFC_CH6DONE_MASK|macro|_DMA_IFC_CH6DONE_MASK
DECL|_DMA_IFC_CH6DONE_SHIFT|macro|_DMA_IFC_CH6DONE_SHIFT
DECL|_DMA_IFC_CH7DONE_DEFAULT|macro|_DMA_IFC_CH7DONE_DEFAULT
DECL|_DMA_IFC_CH7DONE_MASK|macro|_DMA_IFC_CH7DONE_MASK
DECL|_DMA_IFC_CH7DONE_SHIFT|macro|_DMA_IFC_CH7DONE_SHIFT
DECL|_DMA_IFC_CH8DONE_DEFAULT|macro|_DMA_IFC_CH8DONE_DEFAULT
DECL|_DMA_IFC_CH8DONE_MASK|macro|_DMA_IFC_CH8DONE_MASK
DECL|_DMA_IFC_CH8DONE_SHIFT|macro|_DMA_IFC_CH8DONE_SHIFT
DECL|_DMA_IFC_CH9DONE_DEFAULT|macro|_DMA_IFC_CH9DONE_DEFAULT
DECL|_DMA_IFC_CH9DONE_MASK|macro|_DMA_IFC_CH9DONE_MASK
DECL|_DMA_IFC_CH9DONE_SHIFT|macro|_DMA_IFC_CH9DONE_SHIFT
DECL|_DMA_IFC_ERR_DEFAULT|macro|_DMA_IFC_ERR_DEFAULT
DECL|_DMA_IFC_ERR_MASK|macro|_DMA_IFC_ERR_MASK
DECL|_DMA_IFC_ERR_SHIFT|macro|_DMA_IFC_ERR_SHIFT
DECL|_DMA_IFC_MASK|macro|_DMA_IFC_MASK
DECL|_DMA_IFC_RESETVALUE|macro|_DMA_IFC_RESETVALUE
DECL|_DMA_IFS_CH0DONE_DEFAULT|macro|_DMA_IFS_CH0DONE_DEFAULT
DECL|_DMA_IFS_CH0DONE_MASK|macro|_DMA_IFS_CH0DONE_MASK
DECL|_DMA_IFS_CH0DONE_SHIFT|macro|_DMA_IFS_CH0DONE_SHIFT
DECL|_DMA_IFS_CH10DONE_DEFAULT|macro|_DMA_IFS_CH10DONE_DEFAULT
DECL|_DMA_IFS_CH10DONE_MASK|macro|_DMA_IFS_CH10DONE_MASK
DECL|_DMA_IFS_CH10DONE_SHIFT|macro|_DMA_IFS_CH10DONE_SHIFT
DECL|_DMA_IFS_CH11DONE_DEFAULT|macro|_DMA_IFS_CH11DONE_DEFAULT
DECL|_DMA_IFS_CH11DONE_MASK|macro|_DMA_IFS_CH11DONE_MASK
DECL|_DMA_IFS_CH11DONE_SHIFT|macro|_DMA_IFS_CH11DONE_SHIFT
DECL|_DMA_IFS_CH1DONE_DEFAULT|macro|_DMA_IFS_CH1DONE_DEFAULT
DECL|_DMA_IFS_CH1DONE_MASK|macro|_DMA_IFS_CH1DONE_MASK
DECL|_DMA_IFS_CH1DONE_SHIFT|macro|_DMA_IFS_CH1DONE_SHIFT
DECL|_DMA_IFS_CH2DONE_DEFAULT|macro|_DMA_IFS_CH2DONE_DEFAULT
DECL|_DMA_IFS_CH2DONE_MASK|macro|_DMA_IFS_CH2DONE_MASK
DECL|_DMA_IFS_CH2DONE_SHIFT|macro|_DMA_IFS_CH2DONE_SHIFT
DECL|_DMA_IFS_CH3DONE_DEFAULT|macro|_DMA_IFS_CH3DONE_DEFAULT
DECL|_DMA_IFS_CH3DONE_MASK|macro|_DMA_IFS_CH3DONE_MASK
DECL|_DMA_IFS_CH3DONE_SHIFT|macro|_DMA_IFS_CH3DONE_SHIFT
DECL|_DMA_IFS_CH4DONE_DEFAULT|macro|_DMA_IFS_CH4DONE_DEFAULT
DECL|_DMA_IFS_CH4DONE_MASK|macro|_DMA_IFS_CH4DONE_MASK
DECL|_DMA_IFS_CH4DONE_SHIFT|macro|_DMA_IFS_CH4DONE_SHIFT
DECL|_DMA_IFS_CH5DONE_DEFAULT|macro|_DMA_IFS_CH5DONE_DEFAULT
DECL|_DMA_IFS_CH5DONE_MASK|macro|_DMA_IFS_CH5DONE_MASK
DECL|_DMA_IFS_CH5DONE_SHIFT|macro|_DMA_IFS_CH5DONE_SHIFT
DECL|_DMA_IFS_CH6DONE_DEFAULT|macro|_DMA_IFS_CH6DONE_DEFAULT
DECL|_DMA_IFS_CH6DONE_MASK|macro|_DMA_IFS_CH6DONE_MASK
DECL|_DMA_IFS_CH6DONE_SHIFT|macro|_DMA_IFS_CH6DONE_SHIFT
DECL|_DMA_IFS_CH7DONE_DEFAULT|macro|_DMA_IFS_CH7DONE_DEFAULT
DECL|_DMA_IFS_CH7DONE_MASK|macro|_DMA_IFS_CH7DONE_MASK
DECL|_DMA_IFS_CH7DONE_SHIFT|macro|_DMA_IFS_CH7DONE_SHIFT
DECL|_DMA_IFS_CH8DONE_DEFAULT|macro|_DMA_IFS_CH8DONE_DEFAULT
DECL|_DMA_IFS_CH8DONE_MASK|macro|_DMA_IFS_CH8DONE_MASK
DECL|_DMA_IFS_CH8DONE_SHIFT|macro|_DMA_IFS_CH8DONE_SHIFT
DECL|_DMA_IFS_CH9DONE_DEFAULT|macro|_DMA_IFS_CH9DONE_DEFAULT
DECL|_DMA_IFS_CH9DONE_MASK|macro|_DMA_IFS_CH9DONE_MASK
DECL|_DMA_IFS_CH9DONE_SHIFT|macro|_DMA_IFS_CH9DONE_SHIFT
DECL|_DMA_IFS_ERR_DEFAULT|macro|_DMA_IFS_ERR_DEFAULT
DECL|_DMA_IFS_ERR_MASK|macro|_DMA_IFS_ERR_MASK
DECL|_DMA_IFS_ERR_SHIFT|macro|_DMA_IFS_ERR_SHIFT
DECL|_DMA_IFS_MASK|macro|_DMA_IFS_MASK
DECL|_DMA_IFS_RESETVALUE|macro|_DMA_IFS_RESETVALUE
DECL|_DMA_IF_CH0DONE_DEFAULT|macro|_DMA_IF_CH0DONE_DEFAULT
DECL|_DMA_IF_CH0DONE_MASK|macro|_DMA_IF_CH0DONE_MASK
DECL|_DMA_IF_CH0DONE_SHIFT|macro|_DMA_IF_CH0DONE_SHIFT
DECL|_DMA_IF_CH10DONE_DEFAULT|macro|_DMA_IF_CH10DONE_DEFAULT
DECL|_DMA_IF_CH10DONE_MASK|macro|_DMA_IF_CH10DONE_MASK
DECL|_DMA_IF_CH10DONE_SHIFT|macro|_DMA_IF_CH10DONE_SHIFT
DECL|_DMA_IF_CH11DONE_DEFAULT|macro|_DMA_IF_CH11DONE_DEFAULT
DECL|_DMA_IF_CH11DONE_MASK|macro|_DMA_IF_CH11DONE_MASK
DECL|_DMA_IF_CH11DONE_SHIFT|macro|_DMA_IF_CH11DONE_SHIFT
DECL|_DMA_IF_CH1DONE_DEFAULT|macro|_DMA_IF_CH1DONE_DEFAULT
DECL|_DMA_IF_CH1DONE_MASK|macro|_DMA_IF_CH1DONE_MASK
DECL|_DMA_IF_CH1DONE_SHIFT|macro|_DMA_IF_CH1DONE_SHIFT
DECL|_DMA_IF_CH2DONE_DEFAULT|macro|_DMA_IF_CH2DONE_DEFAULT
DECL|_DMA_IF_CH2DONE_MASK|macro|_DMA_IF_CH2DONE_MASK
DECL|_DMA_IF_CH2DONE_SHIFT|macro|_DMA_IF_CH2DONE_SHIFT
DECL|_DMA_IF_CH3DONE_DEFAULT|macro|_DMA_IF_CH3DONE_DEFAULT
DECL|_DMA_IF_CH3DONE_MASK|macro|_DMA_IF_CH3DONE_MASK
DECL|_DMA_IF_CH3DONE_SHIFT|macro|_DMA_IF_CH3DONE_SHIFT
DECL|_DMA_IF_CH4DONE_DEFAULT|macro|_DMA_IF_CH4DONE_DEFAULT
DECL|_DMA_IF_CH4DONE_MASK|macro|_DMA_IF_CH4DONE_MASK
DECL|_DMA_IF_CH4DONE_SHIFT|macro|_DMA_IF_CH4DONE_SHIFT
DECL|_DMA_IF_CH5DONE_DEFAULT|macro|_DMA_IF_CH5DONE_DEFAULT
DECL|_DMA_IF_CH5DONE_MASK|macro|_DMA_IF_CH5DONE_MASK
DECL|_DMA_IF_CH5DONE_SHIFT|macro|_DMA_IF_CH5DONE_SHIFT
DECL|_DMA_IF_CH6DONE_DEFAULT|macro|_DMA_IF_CH6DONE_DEFAULT
DECL|_DMA_IF_CH6DONE_MASK|macro|_DMA_IF_CH6DONE_MASK
DECL|_DMA_IF_CH6DONE_SHIFT|macro|_DMA_IF_CH6DONE_SHIFT
DECL|_DMA_IF_CH7DONE_DEFAULT|macro|_DMA_IF_CH7DONE_DEFAULT
DECL|_DMA_IF_CH7DONE_MASK|macro|_DMA_IF_CH7DONE_MASK
DECL|_DMA_IF_CH7DONE_SHIFT|macro|_DMA_IF_CH7DONE_SHIFT
DECL|_DMA_IF_CH8DONE_DEFAULT|macro|_DMA_IF_CH8DONE_DEFAULT
DECL|_DMA_IF_CH8DONE_MASK|macro|_DMA_IF_CH8DONE_MASK
DECL|_DMA_IF_CH8DONE_SHIFT|macro|_DMA_IF_CH8DONE_SHIFT
DECL|_DMA_IF_CH9DONE_DEFAULT|macro|_DMA_IF_CH9DONE_DEFAULT
DECL|_DMA_IF_CH9DONE_MASK|macro|_DMA_IF_CH9DONE_MASK
DECL|_DMA_IF_CH9DONE_SHIFT|macro|_DMA_IF_CH9DONE_SHIFT
DECL|_DMA_IF_ERR_DEFAULT|macro|_DMA_IF_ERR_DEFAULT
DECL|_DMA_IF_ERR_MASK|macro|_DMA_IF_ERR_MASK
DECL|_DMA_IF_ERR_SHIFT|macro|_DMA_IF_ERR_SHIFT
DECL|_DMA_IF_MASK|macro|_DMA_IF_MASK
DECL|_DMA_IF_RESETVALUE|macro|_DMA_IF_RESETVALUE
DECL|_DMA_LOOP0_EN_DEFAULT|macro|_DMA_LOOP0_EN_DEFAULT
DECL|_DMA_LOOP0_EN_MASK|macro|_DMA_LOOP0_EN_MASK
DECL|_DMA_LOOP0_EN_SHIFT|macro|_DMA_LOOP0_EN_SHIFT
DECL|_DMA_LOOP0_MASK|macro|_DMA_LOOP0_MASK
DECL|_DMA_LOOP0_RESETVALUE|macro|_DMA_LOOP0_RESETVALUE
DECL|_DMA_LOOP0_WIDTH_DEFAULT|macro|_DMA_LOOP0_WIDTH_DEFAULT
DECL|_DMA_LOOP0_WIDTH_MASK|macro|_DMA_LOOP0_WIDTH_MASK
DECL|_DMA_LOOP0_WIDTH_SHIFT|macro|_DMA_LOOP0_WIDTH_SHIFT
DECL|_DMA_LOOP1_EN_DEFAULT|macro|_DMA_LOOP1_EN_DEFAULT
DECL|_DMA_LOOP1_EN_MASK|macro|_DMA_LOOP1_EN_MASK
DECL|_DMA_LOOP1_EN_SHIFT|macro|_DMA_LOOP1_EN_SHIFT
DECL|_DMA_LOOP1_MASK|macro|_DMA_LOOP1_MASK
DECL|_DMA_LOOP1_RESETVALUE|macro|_DMA_LOOP1_RESETVALUE
DECL|_DMA_LOOP1_WIDTH_DEFAULT|macro|_DMA_LOOP1_WIDTH_DEFAULT
DECL|_DMA_LOOP1_WIDTH_MASK|macro|_DMA_LOOP1_WIDTH_MASK
DECL|_DMA_LOOP1_WIDTH_SHIFT|macro|_DMA_LOOP1_WIDTH_SHIFT
DECL|_DMA_RDS_MASK|macro|_DMA_RDS_MASK
DECL|_DMA_RDS_RDSCH0_DEFAULT|macro|_DMA_RDS_RDSCH0_DEFAULT
DECL|_DMA_RDS_RDSCH0_MASK|macro|_DMA_RDS_RDSCH0_MASK
DECL|_DMA_RDS_RDSCH0_SHIFT|macro|_DMA_RDS_RDSCH0_SHIFT
DECL|_DMA_RDS_RDSCH10_DEFAULT|macro|_DMA_RDS_RDSCH10_DEFAULT
DECL|_DMA_RDS_RDSCH10_MASK|macro|_DMA_RDS_RDSCH10_MASK
DECL|_DMA_RDS_RDSCH10_SHIFT|macro|_DMA_RDS_RDSCH10_SHIFT
DECL|_DMA_RDS_RDSCH11_DEFAULT|macro|_DMA_RDS_RDSCH11_DEFAULT
DECL|_DMA_RDS_RDSCH11_MASK|macro|_DMA_RDS_RDSCH11_MASK
DECL|_DMA_RDS_RDSCH11_SHIFT|macro|_DMA_RDS_RDSCH11_SHIFT
DECL|_DMA_RDS_RDSCH1_DEFAULT|macro|_DMA_RDS_RDSCH1_DEFAULT
DECL|_DMA_RDS_RDSCH1_MASK|macro|_DMA_RDS_RDSCH1_MASK
DECL|_DMA_RDS_RDSCH1_SHIFT|macro|_DMA_RDS_RDSCH1_SHIFT
DECL|_DMA_RDS_RDSCH2_DEFAULT|macro|_DMA_RDS_RDSCH2_DEFAULT
DECL|_DMA_RDS_RDSCH2_MASK|macro|_DMA_RDS_RDSCH2_MASK
DECL|_DMA_RDS_RDSCH2_SHIFT|macro|_DMA_RDS_RDSCH2_SHIFT
DECL|_DMA_RDS_RDSCH3_DEFAULT|macro|_DMA_RDS_RDSCH3_DEFAULT
DECL|_DMA_RDS_RDSCH3_MASK|macro|_DMA_RDS_RDSCH3_MASK
DECL|_DMA_RDS_RDSCH3_SHIFT|macro|_DMA_RDS_RDSCH3_SHIFT
DECL|_DMA_RDS_RDSCH4_DEFAULT|macro|_DMA_RDS_RDSCH4_DEFAULT
DECL|_DMA_RDS_RDSCH4_MASK|macro|_DMA_RDS_RDSCH4_MASK
DECL|_DMA_RDS_RDSCH4_SHIFT|macro|_DMA_RDS_RDSCH4_SHIFT
DECL|_DMA_RDS_RDSCH5_DEFAULT|macro|_DMA_RDS_RDSCH5_DEFAULT
DECL|_DMA_RDS_RDSCH5_MASK|macro|_DMA_RDS_RDSCH5_MASK
DECL|_DMA_RDS_RDSCH5_SHIFT|macro|_DMA_RDS_RDSCH5_SHIFT
DECL|_DMA_RDS_RDSCH6_DEFAULT|macro|_DMA_RDS_RDSCH6_DEFAULT
DECL|_DMA_RDS_RDSCH6_MASK|macro|_DMA_RDS_RDSCH6_MASK
DECL|_DMA_RDS_RDSCH6_SHIFT|macro|_DMA_RDS_RDSCH6_SHIFT
DECL|_DMA_RDS_RDSCH7_DEFAULT|macro|_DMA_RDS_RDSCH7_DEFAULT
DECL|_DMA_RDS_RDSCH7_MASK|macro|_DMA_RDS_RDSCH7_MASK
DECL|_DMA_RDS_RDSCH7_SHIFT|macro|_DMA_RDS_RDSCH7_SHIFT
DECL|_DMA_RDS_RDSCH8_DEFAULT|macro|_DMA_RDS_RDSCH8_DEFAULT
DECL|_DMA_RDS_RDSCH8_MASK|macro|_DMA_RDS_RDSCH8_MASK
DECL|_DMA_RDS_RDSCH8_SHIFT|macro|_DMA_RDS_RDSCH8_SHIFT
DECL|_DMA_RDS_RDSCH9_DEFAULT|macro|_DMA_RDS_RDSCH9_DEFAULT
DECL|_DMA_RDS_RDSCH9_MASK|macro|_DMA_RDS_RDSCH9_MASK
DECL|_DMA_RDS_RDSCH9_SHIFT|macro|_DMA_RDS_RDSCH9_SHIFT
DECL|_DMA_RDS_RESETVALUE|macro|_DMA_RDS_RESETVALUE
DECL|_DMA_RECT0_DSTSTRIDE_DEFAULT|macro|_DMA_RECT0_DSTSTRIDE_DEFAULT
DECL|_DMA_RECT0_DSTSTRIDE_MASK|macro|_DMA_RECT0_DSTSTRIDE_MASK
DECL|_DMA_RECT0_DSTSTRIDE_SHIFT|macro|_DMA_RECT0_DSTSTRIDE_SHIFT
DECL|_DMA_RECT0_HEIGHT_DEFAULT|macro|_DMA_RECT0_HEIGHT_DEFAULT
DECL|_DMA_RECT0_HEIGHT_MASK|macro|_DMA_RECT0_HEIGHT_MASK
DECL|_DMA_RECT0_HEIGHT_SHIFT|macro|_DMA_RECT0_HEIGHT_SHIFT
DECL|_DMA_RECT0_MASK|macro|_DMA_RECT0_MASK
DECL|_DMA_RECT0_RESETVALUE|macro|_DMA_RECT0_RESETVALUE
DECL|_DMA_RECT0_SRCSTRIDE_DEFAULT|macro|_DMA_RECT0_SRCSTRIDE_DEFAULT
DECL|_DMA_RECT0_SRCSTRIDE_MASK|macro|_DMA_RECT0_SRCSTRIDE_MASK
DECL|_DMA_RECT0_SRCSTRIDE_SHIFT|macro|_DMA_RECT0_SRCSTRIDE_SHIFT
DECL|_DMA_STATUS_CHNUM_DEFAULT|macro|_DMA_STATUS_CHNUM_DEFAULT
DECL|_DMA_STATUS_CHNUM_MASK|macro|_DMA_STATUS_CHNUM_MASK
DECL|_DMA_STATUS_CHNUM_SHIFT|macro|_DMA_STATUS_CHNUM_SHIFT
DECL|_DMA_STATUS_EN_DEFAULT|macro|_DMA_STATUS_EN_DEFAULT
DECL|_DMA_STATUS_EN_MASK|macro|_DMA_STATUS_EN_MASK
DECL|_DMA_STATUS_EN_SHIFT|macro|_DMA_STATUS_EN_SHIFT
DECL|_DMA_STATUS_MASK|macro|_DMA_STATUS_MASK
DECL|_DMA_STATUS_RESETVALUE|macro|_DMA_STATUS_RESETVALUE
DECL|_DMA_STATUS_STATE_DEFAULT|macro|_DMA_STATUS_STATE_DEFAULT
DECL|_DMA_STATUS_STATE_DONE|macro|_DMA_STATUS_STATE_DONE
DECL|_DMA_STATUS_STATE_IDLE|macro|_DMA_STATUS_STATE_IDLE
DECL|_DMA_STATUS_STATE_MASK|macro|_DMA_STATUS_STATE_MASK
DECL|_DMA_STATUS_STATE_PERSCATTRANS|macro|_DMA_STATUS_STATE_PERSCATTRANS
DECL|_DMA_STATUS_STATE_RDCHCTRLDATA|macro|_DMA_STATUS_STATE_RDCHCTRLDATA
DECL|_DMA_STATUS_STATE_RDDSTENDPTR|macro|_DMA_STATUS_STATE_RDDSTENDPTR
DECL|_DMA_STATUS_STATE_RDSRCDATA|macro|_DMA_STATUS_STATE_RDSRCDATA
DECL|_DMA_STATUS_STATE_RDSRCENDPTR|macro|_DMA_STATUS_STATE_RDSRCENDPTR
DECL|_DMA_STATUS_STATE_SHIFT|macro|_DMA_STATUS_STATE_SHIFT
DECL|_DMA_STATUS_STATE_STALLED|macro|_DMA_STATUS_STATE_STALLED
DECL|_DMA_STATUS_STATE_WAITREQCLR|macro|_DMA_STATUS_STATE_WAITREQCLR
DECL|_DMA_STATUS_STATE_WRCHCTRLDATA|macro|_DMA_STATUS_STATE_WRCHCTRLDATA
DECL|_DMA_STATUS_STATE_WRDSTDATA|macro|_DMA_STATUS_STATE_WRDSTDATA
