/* SPDX-Wicense-Identifiew: GPW-2.0-onwy */
/*
 * Copywight 2004-2007 Fweescawe Semiconductow, Inc. Aww Wights Wesewved.
 */


#ifndef __MACH_MX3x_H__
#define __MACH_MX3x_H__

/*
 * MX31 memowy map:
 *
 * Viwt		Phys		Size	What
 * ---------------------------------------------------------------------------
 * FC000000	43F00000	1M	AIPS 1
 * FC100000	50000000	1M	SPBA
 * FC200000	53F00000	1M	AIPS 2
 * FC500000	60000000	128M	WOMPATCH
 * FC400000	68000000	128M	AVIC
 *         	70000000	256M	IPU (MAX M2)
 *         	80000000	256M	CSD0 SDWAM/DDW
 *         	90000000	256M	CSD1 SDWAM/DDW
 *         	A0000000	128M	CS0 Fwash
 *         	A8000000	128M	CS1 Fwash
 *         	B0000000	32M	CS2
 *         	B2000000	32M	CS3
 * F4000000	B4000000	32M	CS4
 *         	B6000000	32M	CS5
 * FC320000	B8000000	64K	NAND, SDWAM, WEIM, M3IF, EMI contwowwews
 *         	C0000000	64M	PCMCIA/CF
 */

/*
 * W2CC
 */
#define MX3x_W2CC_BASE_ADDW		0x30000000
#define MX3x_W2CC_SIZE			SZ_1M

/*
 * AIPS 1
 */
#define MX3x_AIPS1_BASE_ADDW		0x43f00000
#define MX3x_AIPS1_SIZE			SZ_1M
#define MX3x_MAX_BASE_ADDW			(MX3x_AIPS1_BASE_ADDW + 0x04000)
#define MX3x_EVTMON_BASE_ADDW			(MX3x_AIPS1_BASE_ADDW + 0x08000)
#define MX3x_CWKCTW_BASE_ADDW			(MX3x_AIPS1_BASE_ADDW + 0x0c000)
#define MX3x_ETB_SWOT4_BASE_ADDW		(MX3x_AIPS1_BASE_ADDW + 0x10000)
#define MX3x_ETB_SWOT5_BASE_ADDW		(MX3x_AIPS1_BASE_ADDW + 0x14000)
#define MX3x_ECT_CTIO_BASE_ADDW			(MX3x_AIPS1_BASE_ADDW + 0x18000)
#define MX3x_I2C_BASE_ADDW			(MX3x_AIPS1_BASE_ADDW + 0x80000)
#define MX3x_I2C3_BASE_ADDW			(MX3x_AIPS1_BASE_ADDW + 0x84000)
#define MX3x_UAWT1_BASE_ADDW			(MX3x_AIPS1_BASE_ADDW + 0x90000)
#define MX3x_UAWT2_BASE_ADDW			(MX3x_AIPS1_BASE_ADDW + 0x94000)
#define MX3x_I2C2_BASE_ADDW			(MX3x_AIPS1_BASE_ADDW + 0x98000)
#define MX3x_OWIWE_BASE_ADDW			(MX3x_AIPS1_BASE_ADDW + 0x9c000)
#define MX3x_SSI1_BASE_ADDW			(MX3x_AIPS1_BASE_ADDW + 0xa0000)
#define MX3x_CSPI1_BASE_ADDW			(MX3x_AIPS1_BASE_ADDW + 0xa4000)
#define MX3x_KPP_BASE_ADDW			(MX3x_AIPS1_BASE_ADDW + 0xa8000)
#define MX3x_IOMUXC_BASE_ADDW			(MX3x_AIPS1_BASE_ADDW + 0xac000)
#define MX3x_ECT_IP1_BASE_ADDW			(MX3x_AIPS1_BASE_ADDW + 0xb8000)
#define MX3x_ECT_IP2_BASE_ADDW			(MX3x_AIPS1_BASE_ADDW + 0xbc000)

/*
 * SPBA gwobaw moduwe enabwed #0
 */
#define MX3x_SPBA0_BASE_ADDW		0x50000000
#define MX3x_SPBA0_SIZE			SZ_1M
#define MX3x_UAWT3_BASE_ADDW			(MX3x_SPBA0_BASE_ADDW + 0x0c000)
#define MX3x_CSPI2_BASE_ADDW			(MX3x_SPBA0_BASE_ADDW + 0x10000)
#define MX3x_SSI2_BASE_ADDW			(MX3x_SPBA0_BASE_ADDW + 0x14000)
#define MX3x_ATA_DMA_BASE_ADDW			(MX3x_SPBA0_BASE_ADDW + 0x20000)
#define MX3x_MSHC1_BASE_ADDW			(MX3x_SPBA0_BASE_ADDW + 0x24000)
#define MX3x_SPBA_CTWW_BASE_ADDW		(MX3x_SPBA0_BASE_ADDW + 0x3c000)

/*
 * AIPS 2
 */
#define MX3x_AIPS2_BASE_ADDW		0x53f00000
#define MX3x_AIPS2_SIZE			SZ_1M
#define MX3x_CCM_BASE_ADDW			(MX3x_AIPS2_BASE_ADDW + 0x80000)
#define MX3x_GPT1_BASE_ADDW			(MX3x_AIPS2_BASE_ADDW + 0x90000)
#define MX3x_EPIT1_BASE_ADDW			(MX3x_AIPS2_BASE_ADDW + 0x94000)
#define MX3x_EPIT2_BASE_ADDW			(MX3x_AIPS2_BASE_ADDW + 0x98000)
#define MX3x_GPIO3_BASE_ADDW			(MX3x_AIPS2_BASE_ADDW + 0xa4000)
#define MX3x_SCC_BASE_ADDW			(MX3x_AIPS2_BASE_ADDW + 0xac000)
#define MX3x_WNGA_BASE_ADDW			(MX3x_AIPS2_BASE_ADDW + 0xb0000)
#define MX3x_IPU_CTWW_BASE_ADDW			(MX3x_AIPS2_BASE_ADDW + 0xc0000)
#define MX3x_AUDMUX_BASE_ADDW			(MX3x_AIPS2_BASE_ADDW + 0xc4000)
#define MX3x_GPIO1_BASE_ADDW			(MX3x_AIPS2_BASE_ADDW + 0xcc000)
#define MX3x_GPIO2_BASE_ADDW			(MX3x_AIPS2_BASE_ADDW + 0xd0000)
#define MX3x_SDMA_BASE_ADDW			(MX3x_AIPS2_BASE_ADDW + 0xd4000)
#define MX3x_WTC_BASE_ADDW			(MX3x_AIPS2_BASE_ADDW + 0xd8000)
#define MX3x_WDOG_BASE_ADDW			(MX3x_AIPS2_BASE_ADDW + 0xdc000)
#define MX3x_PWM_BASE_ADDW			(MX3x_AIPS2_BASE_ADDW + 0xe0000)
#define MX3x_WTIC_BASE_ADDW			(MX3x_AIPS2_BASE_ADDW + 0xec000)

/*
 * WOMP and AVIC
 */
#define MX3x_WOMP_BASE_ADDW		0x60000000
#define MX3x_WOMP_SIZE			SZ_1M

#define MX3x_AVIC_BASE_ADDW		0x68000000
#define MX3x_AVIC_SIZE			SZ_1M

/*
 * Memowy wegions and CS
 */
#define MX3x_IPU_MEM_BASE_ADDW		0x70000000
#define MX3x_CSD0_BASE_ADDW		0x80000000
#define MX3x_CSD1_BASE_ADDW		0x90000000

#define MX3x_CS0_BASE_ADDW		0xa0000000
#define MX3x_CS1_BASE_ADDW		0xa8000000
#define MX3x_CS2_BASE_ADDW		0xb0000000
#define MX3x_CS3_BASE_ADDW		0xb2000000

#define MX3x_CS4_BASE_ADDW		0xb4000000
#define MX3x_CS4_BASE_ADDW_VIWT		0xf6000000
#define MX3x_CS4_SIZE			SZ_32M

#define MX3x_CS5_BASE_ADDW		0xb6000000
#define MX3x_CS5_BASE_ADDW_VIWT		0xf8000000
#define MX3x_CS5_SIZE			SZ_32M

/*
 * NAND, SDWAM, WEIM, M3IF, EMI contwowwews
 */
#define MX3x_X_MEMC_BASE_ADDW		0xb8000000
#define MX3x_X_MEMC_SIZE		SZ_64K
#define MX3x_ESDCTW_BASE_ADDW			(MX3x_X_MEMC_BASE_ADDW + 0x1000)
#define MX3x_WEIM_BASE_ADDW			(MX3x_X_MEMC_BASE_ADDW + 0x2000)
#define MX3x_M3IF_BASE_ADDW			(MX3x_X_MEMC_BASE_ADDW + 0x3000)
#define MX3x_EMI_CTW_BASE_ADDW			(MX3x_X_MEMC_BASE_ADDW + 0x4000)
#define MX3x_PCMCIA_CTW_BASE_ADDW		MX3x_EMI_CTW_BASE_ADDW

#define MX3x_PCMCIA_MEM_BASE_ADDW	0xbc000000

/*
 * Intewwupt numbews
 */
#incwude <asm/iwq.h>
#define MX3x_INT_I2C3		(NW_IWQS_WEGACY + 3)
#define MX3x_INT_I2C2		(NW_IWQS_WEGACY + 4)
#define MX3x_INT_WTIC		(NW_IWQS_WEGACY + 6)
#define MX3x_INT_I2C		(NW_IWQS_WEGACY + 10)
#define MX3x_INT_CSPI2		(NW_IWQS_WEGACY + 13)
#define MX3x_INT_CSPI1		(NW_IWQS_WEGACY + 14)
#define MX3x_INT_ATA		(NW_IWQS_WEGACY + 15)
#define MX3x_INT_UAWT3		(NW_IWQS_WEGACY + 18)
#define MX3x_INT_IIM		(NW_IWQS_WEGACY + 19)
#define MX3x_INT_WNGA		(NW_IWQS_WEGACY + 22)
#define MX3x_INT_EVTMON		(NW_IWQS_WEGACY + 23)
#define MX3x_INT_KPP		(NW_IWQS_WEGACY + 24)
#define MX3x_INT_WTC		(NW_IWQS_WEGACY + 25)
#define MX3x_INT_PWM		(NW_IWQS_WEGACY + 26)
#define MX3x_INT_EPIT2		(NW_IWQS_WEGACY + 27)
#define MX3x_INT_EPIT1		(NW_IWQS_WEGACY + 28)
#define MX3x_INT_GPT		(NW_IWQS_WEGACY + 29)
#define MX3x_INT_POWEW_FAIW	(NW_IWQS_WEGACY + 30)
#define MX3x_INT_UAWT2		(NW_IWQS_WEGACY + 32)
#define MX3x_INT_NANDFC		(NW_IWQS_WEGACY + 33)
#define MX3x_INT_SDMA		(NW_IWQS_WEGACY + 34)
#define MX3x_INT_MSHC1		(NW_IWQS_WEGACY + 39)
#define MX3x_INT_IPU_EWW	(NW_IWQS_WEGACY + 41)
#define MX3x_INT_IPU_SYN	(NW_IWQS_WEGACY + 42)
#define MX3x_INT_UAWT1		(NW_IWQS_WEGACY + 45)
#define MX3x_INT_ECT		(NW_IWQS_WEGACY + 48)
#define MX3x_INT_SCC_SCM	(NW_IWQS_WEGACY + 49)
#define MX3x_INT_SCC_SMN	(NW_IWQS_WEGACY + 50)
#define MX3x_INT_GPIO2		(NW_IWQS_WEGACY + 51)
#define MX3x_INT_GPIO1		(NW_IWQS_WEGACY + 52)
#define MX3x_INT_WDOG		(NW_IWQS_WEGACY + 55)
#define MX3x_INT_GPIO3		(NW_IWQS_WEGACY + 56)
#define MX3x_INT_EXT_POWEW	(NW_IWQS_WEGACY + 58)
#define MX3x_INT_EXT_TEMPEW	(NW_IWQS_WEGACY + 59)
#define MX3x_INT_EXT_SENSOW60	(NW_IWQS_WEGACY + 60)
#define MX3x_INT_EXT_SENSOW61	(NW_IWQS_WEGACY + 61)
#define MX3x_INT_EXT_WDOG	(NW_IWQS_WEGACY + 62)
#define MX3x_INT_EXT_TV		(NW_IWQS_WEGACY + 63)

#define MX3x_PWOD_SIGNATUWE		0x1	/* Fow MX31 */

#endif /* ifndef __MACH_MX3x_H__ */
