<stg><name>apskdemod</name>


<trans_list>

<trans id="1007" from="1" to="2">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1479" from="2" to="3">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln20" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="1480" from="2" to="2">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln20" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="1010" from="3" to="4">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1482" from="4" to="5">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln21" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="1483" from="4" to="4">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln21" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="1013" from="5" to="6">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1485" from="6" to="7">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln22" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="1486" from="6" to="6">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln22" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="1016" from="7" to="8">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1582" from="8" to="103">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln23" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="1583" from="8" to="9">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln23" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="1488" from="9" to="10">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1489" from="10" to="11">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1490" from="11" to="12">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1491" from="12" to="13">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1492" from="13" to="14">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1493" from="14" to="15">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1494" from="15" to="16">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1495" from="16" to="17">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1496" from="17" to="18">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1497" from="18" to="19">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1498" from="19" to="20">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1499" from="20" to="21">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1500" from="21" to="22">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1501" from="22" to="23">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1502" from="23" to="24">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1503" from="24" to="25">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1504" from="25" to="26">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1505" from="26" to="27">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1506" from="27" to="28">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1507" from="28" to="29">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1508" from="29" to="30">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1509" from="30" to="31">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1510" from="31" to="32">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1511" from="32" to="33">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1512" from="33" to="34">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1513" from="34" to="35">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1514" from="35" to="36">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1515" from="36" to="37">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1516" from="37" to="38">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1517" from="38" to="39">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1518" from="39" to="40">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1519" from="40" to="41">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1520" from="41" to="42">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1521" from="42" to="43">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1522" from="43" to="44">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1523" from="44" to="45">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1524" from="45" to="46">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1525" from="46" to="47">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1526" from="47" to="48">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1527" from="48" to="49">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1528" from="49" to="50">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1529" from="50" to="51">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1530" from="51" to="52">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1531" from="52" to="53">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1532" from="53" to="54">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1533" from="54" to="55">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1534" from="55" to="56">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1535" from="56" to="57">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1536" from="57" to="58">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1537" from="58" to="59">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1538" from="59" to="60">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1539" from="60" to="61">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1540" from="61" to="62">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1541" from="62" to="63">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1542" from="63" to="64">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1543" from="64" to="65">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1544" from="65" to="66">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1545" from="66" to="67">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1546" from="67" to="68">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1547" from="68" to="69">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1548" from="69" to="70">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1549" from="70" to="71">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1550" from="71" to="72">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1551" from="72" to="73">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1552" from="73" to="74">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1553" from="74" to="75">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1554" from="75" to="76">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1555" from="76" to="77">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1556" from="77" to="78">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1557" from="78" to="79">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1558" from="79" to="80">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1559" from="80" to="81">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1560" from="81" to="82">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1561" from="82" to="83">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1562" from="83" to="84">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1563" from="84" to="85">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1564" from="85" to="86">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1565" from="86" to="87">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1566" from="87" to="88">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1567" from="88" to="89">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1568" from="89" to="90">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1569" from="90" to="91">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1570" from="91" to="92">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1571" from="92" to="93">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1572" from="93" to="94">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1573" from="94" to="95">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1574" from="95" to="96">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1575" from="96" to="97">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1576" from="97" to="98">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1577" from="98" to="99">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1578" from="99" to="100">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1579" from="100" to="101">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1580" from="101" to="102">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1581" from="102" to="8">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1472" from="103" to="104">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1587" from="104" to="107">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln346" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="1588" from="104" to="105">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln346" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="1585" from="105" to="106">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1586" from="106" to="104">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="108" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="28" bw="0" op_0_bw="0" op_1_bw="0">
<![CDATA[
:0 %spectopmodule_ln0 = spectopmodule void @_ssdm_op_SpecTopModule, void @empty_4

]]></Node>
<StgValue><ssdm name="spectopmodule_ln0"/></StgValue>
</operation>

<operation id="109" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="29" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
:1 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i32 %demod_datout, void @empty_1, i32 1, i32 1, void @empty_2, i32 0, i32 0, void @empty_3, void @empty_3, void @empty_3, i32 0, i32 0, i32 0, i32 0, void @empty_3, void @empty_3

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="110" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="30" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:2 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i32 %demod_datout

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="111" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="31" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
:3 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i32 %demodi, void @empty_1, i32 1, i32 1, void @empty_2, i32 0, i32 0, void @empty_3, void @empty_3, void @empty_3, i32 0, i32 0, i32 0, i32 0, void @empty_3, void @empty_3

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="112" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="32" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:4 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i32 %demodi

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="113" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="33" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
:5 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i32 %demodq, void @empty_1, i32 1, i32 1, void @empty_2, i32 0, i32 0, void @empty_3, void @empty_3, void @empty_3, i32 0, i32 0, i32 0, i32 0, void @empty_3, void @empty_3

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="114" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="34" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:6 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i32 %demodq

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="115" st_id="1" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="35" bw="6" op_0_bw="64">
<![CDATA[
:7 %demod_tempout = alloca i64 1

]]></Node>
<StgValue><ssdm name="demod_tempout"/></StgValue>
</operation>

<operation id="116" st_id="1" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="36" bw="32" op_0_bw="64">
<![CDATA[
:8 %demod_tempouti = alloca i64 1

]]></Node>
<StgValue><ssdm name="demod_tempouti"/></StgValue>
</operation>

<operation id="117" st_id="1" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="37" bw="32" op_0_bw="64">
<![CDATA[
:9 %demod_tempoutq = alloca i64 1

]]></Node>
<StgValue><ssdm name="demod_tempoutq"/></StgValue>
</operation>

<operation id="118" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="38" bw="0" op_0_bw="0">
<![CDATA[
:10 %br_ln20 = br void

]]></Node>
<StgValue><ssdm name="br_ln20"/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="119" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="40" bw="9" op_0_bw="9" op_1_bw="0" op_2_bw="9" op_3_bw="0">
<![CDATA[
:0 %i = phi i9 %add_ln20, void %.split8, i9 0, void

]]></Node>
<StgValue><ssdm name="i"/></StgValue>
</operation>

<operation id="120" st_id="2" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="41" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
:1 %add_ln20 = add i9 %i, i9 1

]]></Node>
<StgValue><ssdm name="add_ln20"/></StgValue>
</operation>

<operation id="121" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="42" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="0">
<![CDATA[
:2 %specpipeline_ln0 = specpipeline void @_ssdm_op_SpecPipeline, i32 4294967295, i32 0, i32 1, i32 0, void @p_str

]]></Node>
<StgValue><ssdm name="specpipeline_ln0"/></StgValue>
</operation>

<operation id="122" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="43" bw="1" op_0_bw="9" op_1_bw="9">
<![CDATA[
:3 %icmp_ln20 = icmp_eq  i9 %i, i9 340

]]></Node>
<StgValue><ssdm name="icmp_ln20"/></StgValue>
</operation>

<operation id="123" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="44" bw="32" op_0_bw="32" op_1_bw="64" op_2_bw="64" op_3_bw="64">
<![CDATA[
:4 %empty = speclooptripcount i32 @_ssdm_op_SpecLoopTripCount, i64 340, i64 340, i64 340

]]></Node>
<StgValue><ssdm name="empty"/></StgValue>
</operation>

<operation id="124" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="45" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:5 %br_ln20 = br i1 %icmp_ln20, void %.split8, void %.preheader3.preheader

]]></Node>
<StgValue><ssdm name="br_ln20"/></StgValue>
</operation>

<operation id="125" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln20" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="47" bw="64" op_0_bw="9">
<![CDATA[
.split8:0 %i_cast = zext i9 %i

]]></Node>
<StgValue><ssdm name="i_cast"/></StgValue>
</operation>

<operation id="126" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln20" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="48" bw="0" op_0_bw="0" op_1_bw="0">
<![CDATA[
.split8:1 %specloopname_ln20 = specloopname void @_ssdm_op_SpecLoopName, void @empty_7

]]></Node>
<StgValue><ssdm name="specloopname_ln20"/></StgValue>
</operation>

<operation id="127" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln20" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="49" bw="9" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
.split8:2 %demod_tempout_addr = getelementptr i6 %demod_tempout, i64 0, i64 %i_cast

]]></Node>
<StgValue><ssdm name="demod_tempout_addr"/></StgValue>
</operation>

<operation id="128" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln20" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="50" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
.split8:3 %store_ln20 = store i6 0, i9 %demod_tempout_addr

]]></Node>
<StgValue><ssdm name="store_ln20"/></StgValue>
</operation>

<operation id="129" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln20" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="0" op_0_bw="0">
<![CDATA[
.split8:4 %br_ln0 = br void

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="130" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="53" bw="0" op_0_bw="0">
<![CDATA[
.preheader3.preheader:0 %br_ln0 = br void %.preheader3

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>
</state>

<state id="4" st_id="4">

<operation id="131" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="55" bw="9" op_0_bw="9" op_1_bw="0" op_2_bw="9" op_3_bw="0">
<![CDATA[
.preheader3:0 %i_1 = phi i9 %add_ln21, void %.split6, i9 0, void %.preheader3.preheader

]]></Node>
<StgValue><ssdm name="i_1"/></StgValue>
</operation>

<operation id="132" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="56" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
.preheader3:1 %add_ln21 = add i9 %i_1, i9 1

]]></Node>
<StgValue><ssdm name="add_ln21"/></StgValue>
</operation>

<operation id="133" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="57" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="0">
<![CDATA[
.preheader3:2 %specpipeline_ln0 = specpipeline void @_ssdm_op_SpecPipeline, i32 4294967295, i32 0, i32 1, i32 0, void @p_str

]]></Node>
<StgValue><ssdm name="specpipeline_ln0"/></StgValue>
</operation>

<operation id="134" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="58" bw="1" op_0_bw="9" op_1_bw="9">
<![CDATA[
.preheader3:3 %icmp_ln21 = icmp_eq  i9 %i_1, i9 340

]]></Node>
<StgValue><ssdm name="icmp_ln21"/></StgValue>
</operation>

<operation id="135" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="59" bw="32" op_0_bw="32" op_1_bw="64" op_2_bw="64" op_3_bw="64">
<![CDATA[
.preheader3:4 %empty_72 = speclooptripcount i32 @_ssdm_op_SpecLoopTripCount, i64 340, i64 340, i64 340

]]></Node>
<StgValue><ssdm name="empty_72"/></StgValue>
</operation>

<operation id="136" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="60" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader3:5 %br_ln21 = br i1 %icmp_ln21, void %.split6, void %.preheader2.preheader

]]></Node>
<StgValue><ssdm name="br_ln21"/></StgValue>
</operation>

<operation id="137" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln21" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="62" bw="64" op_0_bw="9">
<![CDATA[
.split6:0 %i_1_cast = zext i9 %i_1

]]></Node>
<StgValue><ssdm name="i_1_cast"/></StgValue>
</operation>

<operation id="138" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln21" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="63" bw="0" op_0_bw="0" op_1_bw="0">
<![CDATA[
.split6:1 %specloopname_ln21 = specloopname void @_ssdm_op_SpecLoopName, void @empty

]]></Node>
<StgValue><ssdm name="specloopname_ln21"/></StgValue>
</operation>

<operation id="139" st_id="4" stage="1" lat="1">
<core>axis</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln21" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="64" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.split6:2 %demodi_read = read i32 @_ssdm_op_Read.axis.volatile.i32P128A, i32 %demodi

]]></Node>
<StgValue><ssdm name="demodi_read"/></StgValue>
</operation>

<operation id="140" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln21" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="65" bw="32" op_0_bw="32">
<![CDATA[
.split6:3 %bitcast_ln21 = bitcast i32 %demodi_read

]]></Node>
<StgValue><ssdm name="bitcast_ln21"/></StgValue>
</operation>

<operation id="141" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln21" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="9" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
.split6:4 %demod_tempouti_addr = getelementptr i32 %demod_tempouti, i64 0, i64 %i_1_cast

]]></Node>
<StgValue><ssdm name="demod_tempouti_addr"/></StgValue>
</operation>

<operation id="142" st_id="4" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln21" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="67" bw="0" op_0_bw="32" op_1_bw="9">
<![CDATA[
.split6:5 %store_ln21 = store i32 %bitcast_ln21, i9 %demod_tempouti_addr

]]></Node>
<StgValue><ssdm name="store_ln21"/></StgValue>
</operation>

<operation id="143" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln21" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="68" bw="0" op_0_bw="0">
<![CDATA[
.split6:6 %br_ln0 = br void %.preheader3

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>
</state>

<state id="5" st_id="5">

<operation id="144" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="70" bw="0" op_0_bw="0">
<![CDATA[
.preheader2.preheader:0 %br_ln0 = br void %.preheader2

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>
</state>

<state id="6" st_id="6">

<operation id="145" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="72" bw="9" op_0_bw="9" op_1_bw="0" op_2_bw="9" op_3_bw="0">
<![CDATA[
.preheader2:0 %i_2 = phi i9 %add_ln22, void %.split4, i9 0, void %.preheader2.preheader

]]></Node>
<StgValue><ssdm name="i_2"/></StgValue>
</operation>

<operation id="146" st_id="6" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="73" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
.preheader2:1 %add_ln22 = add i9 %i_2, i9 1

]]></Node>
<StgValue><ssdm name="add_ln22"/></StgValue>
</operation>

<operation id="147" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="74" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="0">
<![CDATA[
.preheader2:2 %specpipeline_ln0 = specpipeline void @_ssdm_op_SpecPipeline, i32 4294967295, i32 0, i32 1, i32 0, void @p_str

]]></Node>
<StgValue><ssdm name="specpipeline_ln0"/></StgValue>
</operation>

<operation id="148" st_id="6" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="75" bw="1" op_0_bw="9" op_1_bw="9">
<![CDATA[
.preheader2:3 %icmp_ln22 = icmp_eq  i9 %i_2, i9 340

]]></Node>
<StgValue><ssdm name="icmp_ln22"/></StgValue>
</operation>

<operation id="149" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="76" bw="32" op_0_bw="32" op_1_bw="64" op_2_bw="64" op_3_bw="64">
<![CDATA[
.preheader2:4 %empty_73 = speclooptripcount i32 @_ssdm_op_SpecLoopTripCount, i64 340, i64 340, i64 340

]]></Node>
<StgValue><ssdm name="empty_73"/></StgValue>
</operation>

<operation id="150" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="77" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader2:5 %br_ln22 = br i1 %icmp_ln22, void %.split4, void %.preheader1.preheader

]]></Node>
<StgValue><ssdm name="br_ln22"/></StgValue>
</operation>

<operation id="151" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln22" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="79" bw="64" op_0_bw="9">
<![CDATA[
.split4:0 %i_2_cast = zext i9 %i_2

]]></Node>
<StgValue><ssdm name="i_2_cast"/></StgValue>
</operation>

<operation id="152" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln22" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="80" bw="0" op_0_bw="0" op_1_bw="0">
<![CDATA[
.split4:1 %specloopname_ln22 = specloopname void @_ssdm_op_SpecLoopName, void @empty_0

]]></Node>
<StgValue><ssdm name="specloopname_ln22"/></StgValue>
</operation>

<operation id="153" st_id="6" stage="1" lat="1">
<core>axis</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln22" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="81" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.split4:2 %demodq_read = read i32 @_ssdm_op_Read.axis.volatile.i32P128A, i32 %demodq

]]></Node>
<StgValue><ssdm name="demodq_read"/></StgValue>
</operation>

<operation id="154" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln22" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="82" bw="32" op_0_bw="32">
<![CDATA[
.split4:3 %bitcast_ln22 = bitcast i32 %demodq_read

]]></Node>
<StgValue><ssdm name="bitcast_ln22"/></StgValue>
</operation>

<operation id="155" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln22" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="83" bw="9" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
.split4:4 %demod_tempoutq_addr = getelementptr i32 %demod_tempoutq, i64 0, i64 %i_2_cast

]]></Node>
<StgValue><ssdm name="demod_tempoutq_addr"/></StgValue>
</operation>

<operation id="156" st_id="6" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln22" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="84" bw="0" op_0_bw="32" op_1_bw="9">
<![CDATA[
.split4:5 %store_ln22 = store i32 %bitcast_ln22, i9 %demod_tempoutq_addr

]]></Node>
<StgValue><ssdm name="store_ln22"/></StgValue>
</operation>

<operation id="157" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln22" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="85" bw="0" op_0_bw="0">
<![CDATA[
.split4:6 %br_ln0 = br void %.preheader2

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>
</state>

<state id="7" st_id="7">

<operation id="158" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="87" bw="0" op_0_bw="0">
<![CDATA[
.preheader1.preheader:0 %br_ln0 = br void %.preheader1

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>
</state>

<state id="8" st_id="8">

<operation id="159" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="89" bw="9" op_0_bw="9" op_1_bw="0" op_2_bw="9" op_3_bw="0">
<![CDATA[
.preheader1:0 %i_3 = phi i9 %add_ln23, void, i9 0, void %.preheader1.preheader

]]></Node>
<StgValue><ssdm name="i_3"/></StgValue>
</operation>

<operation id="160" st_id="8" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="90" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
.preheader1:1 %add_ln23 = add i9 %i_3, i9 1

]]></Node>
<StgValue><ssdm name="add_ln23"/></StgValue>
</operation>

<operation id="161" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="91" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="0">
<![CDATA[
.preheader1:2 %specpipeline_ln0 = specpipeline void @_ssdm_op_SpecPipeline, i32 4294967295, i32 0, i32 1, i32 0, void @p_str

]]></Node>
<StgValue><ssdm name="specpipeline_ln0"/></StgValue>
</operation>

<operation id="162" st_id="8" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="92" bw="1" op_0_bw="9" op_1_bw="9">
<![CDATA[
.preheader1:3 %icmp_ln23 = icmp_eq  i9 %i_3, i9 340

]]></Node>
<StgValue><ssdm name="icmp_ln23"/></StgValue>
</operation>

<operation id="163" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="93" bw="32" op_0_bw="32" op_1_bw="64" op_2_bw="64" op_3_bw="64">
<![CDATA[
.preheader1:4 %empty_74 = speclooptripcount i32 @_ssdm_op_SpecLoopTripCount, i64 340, i64 340, i64 340

]]></Node>
<StgValue><ssdm name="empty_74"/></StgValue>
</operation>

<operation id="164" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="94" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader1:5 %br_ln23 = br i1 %icmp_ln23, void %.split2, void %.preheader.preheader

]]></Node>
<StgValue><ssdm name="br_ln23"/></StgValue>
</operation>

<operation id="165" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln23" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="96" bw="64" op_0_bw="9">
<![CDATA[
.split2:0 %i_3_cast = zext i9 %i_3

]]></Node>
<StgValue><ssdm name="i_3_cast"/></StgValue>
</operation>

<operation id="166" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln23" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="98" bw="9" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
.split2:2 %demod_tempouti_addr_1 = getelementptr i32 %demod_tempouti, i64 0, i64 %i_3_cast

]]></Node>
<StgValue><ssdm name="demod_tempouti_addr_1"/></StgValue>
</operation>

<operation id="167" st_id="8" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln23" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="32" op_0_bw="9">
<![CDATA[
.split2:3 %demod_tempouti_load = load i9 %demod_tempouti_addr_1

]]></Node>
<StgValue><ssdm name="demod_tempouti_load"/></StgValue>
</operation>

<operation id="168" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln23" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="102" bw="9" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
.split2:6 %demod_tempoutq_addr_1 = getelementptr i32 %demod_tempoutq, i64 0, i64 %i_3_cast

]]></Node>
<StgValue><ssdm name="demod_tempoutq_addr_1"/></StgValue>
</operation>

<operation id="169" st_id="8" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln23" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="103" bw="32" op_0_bw="9">
<![CDATA[
.split2:7 %demod_tempoutq_load = load i9 %demod_tempoutq_addr_1

]]></Node>
<StgValue><ssdm name="demod_tempoutq_load"/></StgValue>
</operation>
</state>

<state id="9" st_id="9">

<operation id="170" st_id="9" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="99" bw="32" op_0_bw="9">
<![CDATA[
.split2:3 %demod_tempouti_load = load i9 %demod_tempouti_addr_1

]]></Node>
<StgValue><ssdm name="demod_tempouti_load"/></StgValue>
</operation>

<operation id="171" st_id="9" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="103" bw="32" op_0_bw="9">
<![CDATA[
.split2:7 %demod_tempoutq_load = load i9 %demod_tempoutq_addr_1

]]></Node>
<StgValue><ssdm name="demod_tempoutq_load"/></StgValue>
</operation>
</state>

<state id="10" st_id="10">

<operation id="172" st_id="10" stage="1" lat="1">
<core>Float2Double</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="100" bw="64" op_0_bw="32">
<![CDATA[
.split2:4 %x_assign = fpext i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="x_assign"/></StgValue>
</operation>

<operation id="173" st_id="10" stage="1" lat="1">
<core>Float2Double</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="104" bw="64" op_0_bw="32">
<![CDATA[
.split2:8 %x_assign_1 = fpext i32 %demod_tempoutq_load

]]></Node>
<StgValue><ssdm name="x_assign_1"/></StgValue>
</operation>
</state>

<state id="11" st_id="11">

<operation id="174" st_id="11" stage="18" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="101" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:5 %tmp = call i64 @pow_generic<double>, i64 %x_assign, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="175" st_id="11" stage="18" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="105" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:9 %tmp_s = call i64 @pow_generic<double>, i64 %x_assign_1, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>
</state>

<state id="12" st_id="12">

<operation id="176" st_id="12" stage="17" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="101" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:5 %tmp = call i64 @pow_generic<double>, i64 %x_assign, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="177" st_id="12" stage="17" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="105" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:9 %tmp_s = call i64 @pow_generic<double>, i64 %x_assign_1, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>
</state>

<state id="13" st_id="13">

<operation id="178" st_id="13" stage="16" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="101" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:5 %tmp = call i64 @pow_generic<double>, i64 %x_assign, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="179" st_id="13" stage="16" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="105" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:9 %tmp_s = call i64 @pow_generic<double>, i64 %x_assign_1, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>
</state>

<state id="14" st_id="14">

<operation id="180" st_id="14" stage="15" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="101" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:5 %tmp = call i64 @pow_generic<double>, i64 %x_assign, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="181" st_id="14" stage="15" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="105" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:9 %tmp_s = call i64 @pow_generic<double>, i64 %x_assign_1, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>
</state>

<state id="15" st_id="15">

<operation id="182" st_id="15" stage="14" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="101" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:5 %tmp = call i64 @pow_generic<double>, i64 %x_assign, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="183" st_id="15" stage="14" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="105" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:9 %tmp_s = call i64 @pow_generic<double>, i64 %x_assign_1, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>
</state>

<state id="16" st_id="16">

<operation id="184" st_id="16" stage="13" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="101" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:5 %tmp = call i64 @pow_generic<double>, i64 %x_assign, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="185" st_id="16" stage="13" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="105" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:9 %tmp_s = call i64 @pow_generic<double>, i64 %x_assign_1, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>
</state>

<state id="17" st_id="17">

<operation id="186" st_id="17" stage="12" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="101" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:5 %tmp = call i64 @pow_generic<double>, i64 %x_assign, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="187" st_id="17" stage="12" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="105" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:9 %tmp_s = call i64 @pow_generic<double>, i64 %x_assign_1, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>
</state>

<state id="18" st_id="18">

<operation id="188" st_id="18" stage="11" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="101" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:5 %tmp = call i64 @pow_generic<double>, i64 %x_assign, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="189" st_id="18" stage="11" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="105" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:9 %tmp_s = call i64 @pow_generic<double>, i64 %x_assign_1, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>
</state>

<state id="19" st_id="19">

<operation id="190" st_id="19" stage="10" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="101" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:5 %tmp = call i64 @pow_generic<double>, i64 %x_assign, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="191" st_id="19" stage="10" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="105" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:9 %tmp_s = call i64 @pow_generic<double>, i64 %x_assign_1, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>
</state>

<state id="20" st_id="20">

<operation id="192" st_id="20" stage="9" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="101" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:5 %tmp = call i64 @pow_generic<double>, i64 %x_assign, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="193" st_id="20" stage="9" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="105" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:9 %tmp_s = call i64 @pow_generic<double>, i64 %x_assign_1, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>
</state>

<state id="21" st_id="21">

<operation id="194" st_id="21" stage="8" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="101" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:5 %tmp = call i64 @pow_generic<double>, i64 %x_assign, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="195" st_id="21" stage="8" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="105" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:9 %tmp_s = call i64 @pow_generic<double>, i64 %x_assign_1, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>
</state>

<state id="22" st_id="22">

<operation id="196" st_id="22" stage="7" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="101" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:5 %tmp = call i64 @pow_generic<double>, i64 %x_assign, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="197" st_id="22" stage="7" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="105" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:9 %tmp_s = call i64 @pow_generic<double>, i64 %x_assign_1, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>
</state>

<state id="23" st_id="23">

<operation id="198" st_id="23" stage="6" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="101" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:5 %tmp = call i64 @pow_generic<double>, i64 %x_assign, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="199" st_id="23" stage="6" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="105" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:9 %tmp_s = call i64 @pow_generic<double>, i64 %x_assign_1, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>
</state>

<state id="24" st_id="24">

<operation id="200" st_id="24" stage="5" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="101" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:5 %tmp = call i64 @pow_generic<double>, i64 %x_assign, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="201" st_id="24" stage="5" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="105" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:9 %tmp_s = call i64 @pow_generic<double>, i64 %x_assign_1, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>
</state>

<state id="25" st_id="25">

<operation id="202" st_id="25" stage="4" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="101" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:5 %tmp = call i64 @pow_generic<double>, i64 %x_assign, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="203" st_id="25" stage="4" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="105" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:9 %tmp_s = call i64 @pow_generic<double>, i64 %x_assign_1, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>
</state>

<state id="26" st_id="26">

<operation id="204" st_id="26" stage="3" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="101" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:5 %tmp = call i64 @pow_generic<double>, i64 %x_assign, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="205" st_id="26" stage="3" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="105" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:9 %tmp_s = call i64 @pow_generic<double>, i64 %x_assign_1, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>
</state>

<state id="27" st_id="27">

<operation id="206" st_id="27" stage="2" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="101" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:5 %tmp = call i64 @pow_generic<double>, i64 %x_assign, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="207" st_id="27" stage="2" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="105" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:9 %tmp_s = call i64 @pow_generic<double>, i64 %x_assign_1, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>
</state>

<state id="28" st_id="28">

<operation id="208" st_id="28" stage="1" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="101" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:5 %tmp = call i64 @pow_generic<double>, i64 %x_assign, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="209" st_id="28" stage="1" lat="18">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="105" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="6" op_3_bw="109" op_4_bw="105" op_5_bw="102" op_6_bw="97" op_7_bw="92" op_8_bw="87" op_9_bw="82" op_10_bw="77" op_11_bw="58" op_12_bw="26" op_13_bw="42">
<![CDATA[
.split2:9 %tmp_s = call i64 @pow_generic<double>, i64 %x_assign_1, i6 %pow_reduce_anonymous_namespace_log_inverse_lut_table_pow_0_5_64_array_V, i109 %pow_reduce_anonymous_namespace_log0_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_double_0_5_64_array_V, i105 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i102 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_7_6_64_array_V, i97 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_12_6_64_array_V, i92 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_17_6_64_array_V, i87 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_22_6_64_array_V, i82 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_27_6_64_array_V, i77 %pow_reduce_anonymous_namespace_log_lut_table_ap_fixed_121_12_ap_q_mode_5_ap_o_mode_3_0_32_6_64_array_V, i58 %pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>
</state>

<state id="29" st_id="29">

<operation id="210" st_id="29" stage="3" lat="3">
<core>DAddSub_fulldsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="106" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split2:10 %add = dadd i64 %tmp, i64 %tmp_s

]]></Node>
<StgValue><ssdm name="add"/></StgValue>
</operation>
</state>

<state id="30" st_id="30">

<operation id="211" st_id="30" stage="2" lat="3">
<core>DAddSub_fulldsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="106" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split2:10 %add = dadd i64 %tmp, i64 %tmp_s

]]></Node>
<StgValue><ssdm name="add"/></StgValue>
</operation>
</state>

<state id="31" st_id="31">

<operation id="212" st_id="31" stage="1" lat="3">
<core>DAddSub_fulldsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="106" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split2:10 %add = dadd i64 %tmp, i64 %tmp_s

]]></Node>
<StgValue><ssdm name="add"/></StgValue>
</operation>
</state>

<state id="32" st_id="32">

<operation id="213" st_id="32" stage="2" lat="2">
<core>Double2Float</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="107" bw="32" op_0_bw="64">
<![CDATA[
.split2:11 %demod_r2 = fptrunc i64 %add

]]></Node>
<StgValue><ssdm name="demod_r2"/></StgValue>
</operation>
</state>

<state id="33" st_id="33">

<operation id="214" st_id="33" stage="1" lat="2">
<core>Double2Float</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="107" bw="32" op_0_bw="64">
<![CDATA[
.split2:11 %demod_r2 = fptrunc i64 %add

]]></Node>
<StgValue><ssdm name="demod_r2"/></StgValue>
</operation>
</state>

<state id="34" st_id="34">

<operation id="215" st_id="34" stage="6" lat="6">
<core>FSqrt</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="108" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.split2:12 %demod_r = fsqrt i32 @llvm.sqrt.f32, i32 %demod_r2

]]></Node>
<StgValue><ssdm name="demod_r"/></StgValue>
</operation>
</state>

<state id="35" st_id="35">

<operation id="216" st_id="35" stage="5" lat="6">
<core>FSqrt</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="108" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.split2:12 %demod_r = fsqrt i32 @llvm.sqrt.f32, i32 %demod_r2

]]></Node>
<StgValue><ssdm name="demod_r"/></StgValue>
</operation>
</state>

<state id="36" st_id="36">

<operation id="217" st_id="36" stage="4" lat="6">
<core>FSqrt</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="108" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.split2:12 %demod_r = fsqrt i32 @llvm.sqrt.f32, i32 %demod_r2

]]></Node>
<StgValue><ssdm name="demod_r"/></StgValue>
</operation>
</state>

<state id="37" st_id="37">

<operation id="218" st_id="37" stage="3" lat="6">
<core>FSqrt</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="108" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.split2:12 %demod_r = fsqrt i32 @llvm.sqrt.f32, i32 %demod_r2

]]></Node>
<StgValue><ssdm name="demod_r"/></StgValue>
</operation>
</state>

<state id="38" st_id="38">

<operation id="219" st_id="38" stage="2" lat="6">
<core>FSqrt</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="108" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.split2:12 %demod_r = fsqrt i32 @llvm.sqrt.f32, i32 %demod_r2

]]></Node>
<StgValue><ssdm name="demod_r"/></StgValue>
</operation>
</state>

<state id="39" st_id="39">

<operation id="220" st_id="39" stage="1" lat="6">
<core>FSqrt</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="108" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.split2:12 %demod_r = fsqrt i32 @llvm.sqrt.f32, i32 %demod_r2

]]></Node>
<StgValue><ssdm name="demod_r"/></StgValue>
</operation>
</state>

<state id="40" st_id="40">

<operation id="221" st_id="40" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="115" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.split2:19 %tmp_12 = fcmp_ole  i32 %demod_r, i32 1

]]></Node>
<StgValue><ssdm name="tmp_12"/></StgValue>
</operation>
</state>

<state id="41" st_id="41">

<operation id="222" st_id="41" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="97" bw="0" op_0_bw="0" op_1_bw="0">
<![CDATA[
.split2:1 %specloopname_ln23 = specloopname void @_ssdm_op_SpecLoopName, void @empty_6

]]></Node>
<StgValue><ssdm name="specloopname_ln23"/></StgValue>
</operation>

<operation id="223" st_id="41" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="109" bw="32" op_0_bw="32">
<![CDATA[
.split2:13 %bitcast_ln26 = bitcast i32 %demod_r

]]></Node>
<StgValue><ssdm name="bitcast_ln26"/></StgValue>
</operation>

<operation id="224" st_id="41" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="110" bw="8" op_0_bw="8" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
.split2:14 %tmp_11 = partselect i8 @_ssdm_op_PartSelect.i8.i32.i32.i32, i32 %bitcast_ln26, i32 23, i32 30

]]></Node>
<StgValue><ssdm name="tmp_11"/></StgValue>
</operation>

<operation id="225" st_id="41" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="111" bw="23" op_0_bw="32">
<![CDATA[
.split2:15 %trunc_ln26 = trunc i32 %bitcast_ln26

]]></Node>
<StgValue><ssdm name="trunc_ln26"/></StgValue>
</operation>

<operation id="226" st_id="41" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="112" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
.split2:16 %icmp_ln26 = icmp_ne  i8 %tmp_11, i8 255

]]></Node>
<StgValue><ssdm name="icmp_ln26"/></StgValue>
</operation>

<operation id="227" st_id="41" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="113" bw="1" op_0_bw="23" op_1_bw="23">
<![CDATA[
.split2:17 %icmp_ln26_1 = icmp_eq  i23 %trunc_ln26, i23 0

]]></Node>
<StgValue><ssdm name="icmp_ln26_1"/></StgValue>
</operation>

<operation id="228" st_id="41" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="114" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.split2:18 %or_ln26 = or i1 %icmp_ln26_1, i1 %icmp_ln26

]]></Node>
<StgValue><ssdm name="or_ln26"/></StgValue>
</operation>

<operation id="229" st_id="41" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="115" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.split2:19 %tmp_12 = fcmp_ole  i32 %demod_r, i32 1

]]></Node>
<StgValue><ssdm name="tmp_12"/></StgValue>
</operation>

<operation id="230" st_id="41" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="116" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.split2:20 %and_ln26 = and i1 %or_ln26, i1 %tmp_12

]]></Node>
<StgValue><ssdm name="and_ln26"/></StgValue>
</operation>

<operation id="231" st_id="41" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="117" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.split2:21 %br_ln26 = br i1 %and_ln26, void, void %.thread

]]></Node>
<StgValue><ssdm name="br_ln26"/></StgValue>
</operation>

<operation id="232" st_id="41" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="119" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_16 = fcmp_ogt  i32 %demod_r, i32 1

]]></Node>
<StgValue><ssdm name="tmp_16"/></StgValue>
</operation>

<operation id="233" st_id="41" stage="1" lat="1">
<core>Float2Double</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="121" bw="64" op_0_bw="32">
<![CDATA[
:2 %conv = fpext i32 %demod_r

]]></Node>
<StgValue><ssdm name="conv"/></StgValue>
</operation>
</state>

<state id="42" st_id="42">

<operation id="234" st_id="42" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="119" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_16 = fcmp_ogt  i32 %demod_r, i32 1

]]></Node>
<StgValue><ssdm name="tmp_16"/></StgValue>
</operation>

<operation id="235" st_id="42" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="128" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
:9 %tmp_18 = fcmp_ole  i64 %conv, i64 1.6

]]></Node>
<StgValue><ssdm name="tmp_18"/></StgValue>
</operation>

<operation id="236" st_id="42" stage="19" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="702" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread:0 %tmp_8 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>
</state>

<state id="43" st_id="43">

<operation id="237" st_id="43" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="120" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln29_1 = and i1 %or_ln26, i1 %tmp_16

]]></Node>
<StgValue><ssdm name="and_ln29_1"/></StgValue>
</operation>

<operation id="238" st_id="43" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="122" bw="64" op_0_bw="64">
<![CDATA[
:3 %bitcast_ln29 = bitcast i64 %conv

]]></Node>
<StgValue><ssdm name="bitcast_ln29"/></StgValue>
</operation>

<operation id="239" st_id="43" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="123" bw="11" op_0_bw="11" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
:4 %tmp_17 = partselect i11 @_ssdm_op_PartSelect.i11.i64.i32.i32, i64 %bitcast_ln29, i32 52, i32 62

]]></Node>
<StgValue><ssdm name="tmp_17"/></StgValue>
</operation>

<operation id="240" st_id="43" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="124" bw="52" op_0_bw="64">
<![CDATA[
:5 %trunc_ln29 = trunc i64 %bitcast_ln29

]]></Node>
<StgValue><ssdm name="trunc_ln29"/></StgValue>
</operation>

<operation id="241" st_id="43" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="125" bw="1" op_0_bw="11" op_1_bw="11">
<![CDATA[
:6 %icmp_ln29 = icmp_ne  i11 %tmp_17, i11 2047

]]></Node>
<StgValue><ssdm name="icmp_ln29"/></StgValue>
</operation>

<operation id="242" st_id="43" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="126" bw="1" op_0_bw="52" op_1_bw="52">
<![CDATA[
:7 %icmp_ln29_1 = icmp_eq  i52 %trunc_ln29, i52 0

]]></Node>
<StgValue><ssdm name="icmp_ln29_1"/></StgValue>
</operation>

<operation id="243" st_id="43" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="127" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:8 %or_ln29 = or i1 %icmp_ln29_1, i1 %icmp_ln29

]]></Node>
<StgValue><ssdm name="or_ln29"/></StgValue>
</operation>

<operation id="244" st_id="43" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="128" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
:9 %tmp_18 = fcmp_ole  i64 %conv, i64 1.6

]]></Node>
<StgValue><ssdm name="tmp_18"/></StgValue>
</operation>

<operation id="245" st_id="43" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="129" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:10 %and_ln29_2 = and i1 %or_ln29, i1 %tmp_18

]]></Node>
<StgValue><ssdm name="and_ln29_2"/></StgValue>
</operation>

<operation id="246" st_id="43" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="130" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:11 %and_ln29 = and i1 %and_ln29_1, i1 %and_ln29_2

]]></Node>
<StgValue><ssdm name="and_ln29"/></StgValue>
</operation>

<operation id="247" st_id="43" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="131" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:12 %br_ln29 = br i1 %and_ln29, void, void %.thread160

]]></Node>
<StgValue><ssdm name="br_ln29"/></StgValue>
</operation>

<operation id="248" st_id="43" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="133" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
:0 %tmp_24 = fcmp_ogt  i64 %conv, i64 1.6

]]></Node>
<StgValue><ssdm name="tmp_24"/></StgValue>
</operation>

<operation id="249" st_id="43" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="135" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_25 = fcmp_ole  i32 %demod_r, i32 2.25

]]></Node>
<StgValue><ssdm name="tmp_25"/></StgValue>
</operation>

<operation id="250" st_id="43" stage="18" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="702" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread:0 %tmp_8 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>
</state>

<state id="44" st_id="44">

<operation id="251" st_id="44" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="133" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
:0 %tmp_24 = fcmp_ogt  i64 %conv, i64 1.6

]]></Node>
<StgValue><ssdm name="tmp_24"/></StgValue>
</operation>

<operation id="252" st_id="44" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="134" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln32_1 = and i1 %or_ln29, i1 %tmp_24

]]></Node>
<StgValue><ssdm name="and_ln32_1"/></StgValue>
</operation>

<operation id="253" st_id="44" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="135" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_25 = fcmp_ole  i32 %demod_r, i32 2.25

]]></Node>
<StgValue><ssdm name="tmp_25"/></StgValue>
</operation>

<operation id="254" st_id="44" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="136" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln32_2 = and i1 %or_ln26, i1 %tmp_25

]]></Node>
<StgValue><ssdm name="and_ln32_2"/></StgValue>
</operation>

<operation id="255" st_id="44" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="137" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:4 %and_ln32 = and i1 %and_ln32_1, i1 %and_ln32_2

]]></Node>
<StgValue><ssdm name="and_ln32"/></StgValue>
</operation>

<operation id="256" st_id="44" stage="19" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
:5 %tmp_10 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="257" st_id="44" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="151" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:18 %br_ln45 = br i1 %and_ln32, void, void

]]></Node>
<StgValue><ssdm name="br_ln45"/></StgValue>
</operation>

<operation id="258" st_id="44" stage="19" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="577" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread160:0 %tmp_9 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="259" st_id="44" stage="17" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="702" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread:0 %tmp_8 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>
</state>

<state id="45" st_id="45">

<operation id="260" st_id="45" stage="18" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
:5 %tmp_10 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="261" st_id="45" stage="18" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="577" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread160:0 %tmp_9 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="262" st_id="45" stage="16" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="702" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread:0 %tmp_8 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>
</state>

<state id="46" st_id="46">

<operation id="263" st_id="46" stage="17" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
:5 %tmp_10 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="264" st_id="46" stage="17" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="577" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread160:0 %tmp_9 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="265" st_id="46" stage="15" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="702" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread:0 %tmp_8 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>
</state>

<state id="47" st_id="47">

<operation id="266" st_id="47" stage="16" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
:5 %tmp_10 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="267" st_id="47" stage="16" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="577" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread160:0 %tmp_9 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="268" st_id="47" stage="14" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="702" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread:0 %tmp_8 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>
</state>

<state id="48" st_id="48">

<operation id="269" st_id="48" stage="15" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
:5 %tmp_10 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="270" st_id="48" stage="15" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="577" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread160:0 %tmp_9 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="271" st_id="48" stage="13" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="702" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread:0 %tmp_8 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>
</state>

<state id="49" st_id="49">

<operation id="272" st_id="49" stage="14" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
:5 %tmp_10 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="273" st_id="49" stage="14" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="577" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread160:0 %tmp_9 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="274" st_id="49" stage="12" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="702" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread:0 %tmp_8 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>
</state>

<state id="50" st_id="50">

<operation id="275" st_id="50" stage="13" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
:5 %tmp_10 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="276" st_id="50" stage="13" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="577" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread160:0 %tmp_9 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="277" st_id="50" stage="11" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="702" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread:0 %tmp_8 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>
</state>

<state id="51" st_id="51">

<operation id="278" st_id="51" stage="12" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
:5 %tmp_10 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="279" st_id="51" stage="12" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="577" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread160:0 %tmp_9 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="280" st_id="51" stage="10" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="702" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread:0 %tmp_8 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>
</state>

<state id="52" st_id="52">

<operation id="281" st_id="52" stage="11" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
:5 %tmp_10 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="282" st_id="52" stage="11" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="577" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread160:0 %tmp_9 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="283" st_id="52" stage="9" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="702" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread:0 %tmp_8 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>
</state>

<state id="53" st_id="53">

<operation id="284" st_id="53" stage="10" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
:5 %tmp_10 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="285" st_id="53" stage="10" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="577" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread160:0 %tmp_9 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="286" st_id="53" stage="8" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="702" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread:0 %tmp_8 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>
</state>

<state id="54" st_id="54">

<operation id="287" st_id="54" stage="9" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
:5 %tmp_10 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="288" st_id="54" stage="9" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="577" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread160:0 %tmp_9 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="289" st_id="54" stage="7" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="702" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread:0 %tmp_8 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>
</state>

<state id="55" st_id="55">

<operation id="290" st_id="55" stage="8" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
:5 %tmp_10 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="291" st_id="55" stage="8" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="577" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread160:0 %tmp_9 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="292" st_id="55" stage="6" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="702" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread:0 %tmp_8 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>
</state>

<state id="56" st_id="56">

<operation id="293" st_id="56" stage="7" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
:5 %tmp_10 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="294" st_id="56" stage="7" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="577" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread160:0 %tmp_9 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="295" st_id="56" stage="5" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="702" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread:0 %tmp_8 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>
</state>

<state id="57" st_id="57">

<operation id="296" st_id="57" stage="6" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
:5 %tmp_10 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="297" st_id="57" stage="6" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="577" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread160:0 %tmp_9 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="298" st_id="57" stage="4" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="702" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread:0 %tmp_8 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>
</state>

<state id="58" st_id="58">

<operation id="299" st_id="58" stage="5" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
:5 %tmp_10 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="300" st_id="58" stage="5" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="577" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread160:0 %tmp_9 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="301" st_id="58" stage="3" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="702" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread:0 %tmp_8 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>
</state>

<state id="59" st_id="59">

<operation id="302" st_id="59" stage="4" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
:5 %tmp_10 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="303" st_id="59" stage="4" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="577" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread160:0 %tmp_9 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="304" st_id="59" stage="2" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="702" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread:0 %tmp_8 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>
</state>

<state id="60" st_id="60">

<operation id="305" st_id="60" stage="3" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
:5 %tmp_10 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="306" st_id="60" stage="3" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="577" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread160:0 %tmp_9 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="307" st_id="60" stage="1" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="702" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread:0 %tmp_8 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>
</state>

<state id="61" st_id="61">

<operation id="308" st_id="61" stage="2" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
:5 %tmp_10 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="309" st_id="61" stage="2" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="577" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread160:0 %tmp_9 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="310" st_id="61" stage="2" lat="2">
<core>FMul_maxdsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="703" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.thread:1 %mul1 = fmul i32 %tmp_8, i32 180

]]></Node>
<StgValue><ssdm name="mul1"/></StgValue>
</operation>
</state>

<state id="62" st_id="62">

<operation id="311" st_id="62" stage="1" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
:5 %tmp_10 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="312" st_id="62" stage="1" lat="19">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="577" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
.thread160:0 %tmp_9 = call i32 @atan2_cordic<float>, i32 %demod_tempoutq_load, i32 %demod_tempouti_load

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="313" st_id="62" stage="1" lat="2">
<core>FMul_maxdsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="703" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.thread:1 %mul1 = fmul i32 %tmp_8, i32 180

]]></Node>
<StgValue><ssdm name="mul1"/></StgValue>
</operation>
</state>

<state id="63" st_id="63">

<operation id="314" st_id="63" stage="2" lat="2">
<core>FMul_maxdsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="139" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:6 %mul = fmul i32 %tmp_10, i32 180

]]></Node>
<StgValue><ssdm name="mul"/></StgValue>
</operation>

<operation id="315" st_id="63" stage="2" lat="2">
<core>FMul_maxdsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="578" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.thread160:1 %mul2 = fmul i32 %tmp_9, i32 180

]]></Node>
<StgValue><ssdm name="mul2"/></StgValue>
</operation>

<operation id="316" st_id="63" stage="1" lat="1">
<core>Float2Double</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="704" bw="64" op_0_bw="32">
<![CDATA[
.thread:2 %conv1 = fpext i32 %mul1

]]></Node>
<StgValue><ssdm name="conv1"/></StgValue>
</operation>
</state>

<state id="64" st_id="64">

<operation id="317" st_id="64" stage="1" lat="2">
<core>FMul_maxdsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="139" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:6 %mul = fmul i32 %tmp_10, i32 180

]]></Node>
<StgValue><ssdm name="mul"/></StgValue>
</operation>

<operation id="318" st_id="64" stage="1" lat="2">
<core>FMul_maxdsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="578" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.thread160:1 %mul2 = fmul i32 %tmp_9, i32 180

]]></Node>
<StgValue><ssdm name="mul2"/></StgValue>
</operation>

<operation id="319" st_id="64" stage="11" lat="11">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="705" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.thread:3 %div = ddiv i64 %conv1, i64 3.14159

]]></Node>
<StgValue><ssdm name="div"/></StgValue>
</operation>
</state>

<state id="65" st_id="65">

<operation id="320" st_id="65" stage="1" lat="1">
<core>Float2Double</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="140" bw="64" op_0_bw="32">
<![CDATA[
:7 %conv5 = fpext i32 %mul

]]></Node>
<StgValue><ssdm name="conv5"/></StgValue>
</operation>

<operation id="321" st_id="65" stage="1" lat="1">
<core>Float2Double</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="579" bw="64" op_0_bw="32">
<![CDATA[
.thread160:2 %conv3 = fpext i32 %mul2

]]></Node>
<StgValue><ssdm name="conv3"/></StgValue>
</operation>

<operation id="322" st_id="65" stage="10" lat="11">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="705" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.thread:3 %div = ddiv i64 %conv1, i64 3.14159

]]></Node>
<StgValue><ssdm name="div"/></StgValue>
</operation>
</state>

<state id="66" st_id="66">

<operation id="323" st_id="66" stage="11" lat="11">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:8 %div2 = ddiv i64 %conv5, i64 3.14159

]]></Node>
<StgValue><ssdm name="div2"/></StgValue>
</operation>

<operation id="324" st_id="66" stage="11" lat="11">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="580" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.thread160:3 %div1 = ddiv i64 %conv3, i64 3.14159

]]></Node>
<StgValue><ssdm name="div1"/></StgValue>
</operation>

<operation id="325" st_id="66" stage="9" lat="11">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="705" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.thread:3 %div = ddiv i64 %conv1, i64 3.14159

]]></Node>
<StgValue><ssdm name="div"/></StgValue>
</operation>
</state>

<state id="67" st_id="67">

<operation id="326" st_id="67" stage="10" lat="11">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:8 %div2 = ddiv i64 %conv5, i64 3.14159

]]></Node>
<StgValue><ssdm name="div2"/></StgValue>
</operation>

<operation id="327" st_id="67" stage="10" lat="11">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="580" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.thread160:3 %div1 = ddiv i64 %conv3, i64 3.14159

]]></Node>
<StgValue><ssdm name="div1"/></StgValue>
</operation>

<operation id="328" st_id="67" stage="8" lat="11">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="705" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.thread:3 %div = ddiv i64 %conv1, i64 3.14159

]]></Node>
<StgValue><ssdm name="div"/></StgValue>
</operation>
</state>

<state id="68" st_id="68">

<operation id="329" st_id="68" stage="9" lat="11">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:8 %div2 = ddiv i64 %conv5, i64 3.14159

]]></Node>
<StgValue><ssdm name="div2"/></StgValue>
</operation>

<operation id="330" st_id="68" stage="9" lat="11">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="580" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.thread160:3 %div1 = ddiv i64 %conv3, i64 3.14159

]]></Node>
<StgValue><ssdm name="div1"/></StgValue>
</operation>

<operation id="331" st_id="68" stage="7" lat="11">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="705" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.thread:3 %div = ddiv i64 %conv1, i64 3.14159

]]></Node>
<StgValue><ssdm name="div"/></StgValue>
</operation>
</state>

<state id="69" st_id="69">

<operation id="332" st_id="69" stage="8" lat="11">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:8 %div2 = ddiv i64 %conv5, i64 3.14159

]]></Node>
<StgValue><ssdm name="div2"/></StgValue>
</operation>

<operation id="333" st_id="69" stage="8" lat="11">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="580" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.thread160:3 %div1 = ddiv i64 %conv3, i64 3.14159

]]></Node>
<StgValue><ssdm name="div1"/></StgValue>
</operation>

<operation id="334" st_id="69" stage="6" lat="11">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="705" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.thread:3 %div = ddiv i64 %conv1, i64 3.14159

]]></Node>
<StgValue><ssdm name="div"/></StgValue>
</operation>
</state>

<state id="70" st_id="70">

<operation id="335" st_id="70" stage="7" lat="11">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:8 %div2 = ddiv i64 %conv5, i64 3.14159

]]></Node>
<StgValue><ssdm name="div2"/></StgValue>
</operation>

<operation id="336" st_id="70" stage="7" lat="11">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="580" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.thread160:3 %div1 = ddiv i64 %conv3, i64 3.14159

]]></Node>
<StgValue><ssdm name="div1"/></StgValue>
</operation>

<operation id="337" st_id="70" stage="5" lat="11">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="705" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.thread:3 %div = ddiv i64 %conv1, i64 3.14159

]]></Node>
<StgValue><ssdm name="div"/></StgValue>
</operation>
</state>

<state id="71" st_id="71">

<operation id="338" st_id="71" stage="6" lat="11">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:8 %div2 = ddiv i64 %conv5, i64 3.14159

]]></Node>
<StgValue><ssdm name="div2"/></StgValue>
</operation>

<operation id="339" st_id="71" stage="6" lat="11">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="580" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.thread160:3 %div1 = ddiv i64 %conv3, i64 3.14159

]]></Node>
<StgValue><ssdm name="div1"/></StgValue>
</operation>

<operation id="340" st_id="71" stage="4" lat="11">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="705" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.thread:3 %div = ddiv i64 %conv1, i64 3.14159

]]></Node>
<StgValue><ssdm name="div"/></StgValue>
</operation>
</state>

<state id="72" st_id="72">

<operation id="341" st_id="72" stage="5" lat="11">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:8 %div2 = ddiv i64 %conv5, i64 3.14159

]]></Node>
<StgValue><ssdm name="div2"/></StgValue>
</operation>

<operation id="342" st_id="72" stage="5" lat="11">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="580" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.thread160:3 %div1 = ddiv i64 %conv3, i64 3.14159

]]></Node>
<StgValue><ssdm name="div1"/></StgValue>
</operation>

<operation id="343" st_id="72" stage="3" lat="11">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="705" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.thread:3 %div = ddiv i64 %conv1, i64 3.14159

]]></Node>
<StgValue><ssdm name="div"/></StgValue>
</operation>
</state>

<state id="73" st_id="73">

<operation id="344" st_id="73" stage="4" lat="11">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:8 %div2 = ddiv i64 %conv5, i64 3.14159

]]></Node>
<StgValue><ssdm name="div2"/></StgValue>
</operation>

<operation id="345" st_id="73" stage="4" lat="11">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="580" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.thread160:3 %div1 = ddiv i64 %conv3, i64 3.14159

]]></Node>
<StgValue><ssdm name="div1"/></StgValue>
</operation>

<operation id="346" st_id="73" stage="2" lat="11">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="705" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.thread:3 %div = ddiv i64 %conv1, i64 3.14159

]]></Node>
<StgValue><ssdm name="div"/></StgValue>
</operation>
</state>

<state id="74" st_id="74">

<operation id="347" st_id="74" stage="3" lat="11">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:8 %div2 = ddiv i64 %conv5, i64 3.14159

]]></Node>
<StgValue><ssdm name="div2"/></StgValue>
</operation>

<operation id="348" st_id="74" stage="3" lat="11">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="580" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.thread160:3 %div1 = ddiv i64 %conv3, i64 3.14159

]]></Node>
<StgValue><ssdm name="div1"/></StgValue>
</operation>

<operation id="349" st_id="74" stage="1" lat="11">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="705" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.thread:3 %div = ddiv i64 %conv1, i64 3.14159

]]></Node>
<StgValue><ssdm name="div"/></StgValue>
</operation>
</state>

<state id="75" st_id="75">

<operation id="350" st_id="75" stage="2" lat="11">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:8 %div2 = ddiv i64 %conv5, i64 3.14159

]]></Node>
<StgValue><ssdm name="div2"/></StgValue>
</operation>

<operation id="351" st_id="75" stage="2" lat="11">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="580" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.thread160:3 %div1 = ddiv i64 %conv3, i64 3.14159

]]></Node>
<StgValue><ssdm name="div1"/></StgValue>
</operation>

<operation id="352" st_id="75" stage="2" lat="2">
<core>Double2Float</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="706" bw="32" op_0_bw="64">
<![CDATA[
.thread:4 %conv2 = fptrunc i64 %div

]]></Node>
<StgValue><ssdm name="conv2"/></StgValue>
</operation>
</state>

<state id="76" st_id="76">

<operation id="353" st_id="76" stage="1" lat="11">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:8 %div2 = ddiv i64 %conv5, i64 3.14159

]]></Node>
<StgValue><ssdm name="div2"/></StgValue>
</operation>

<operation id="354" st_id="76" stage="1" lat="11">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="580" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.thread160:3 %div1 = ddiv i64 %conv3, i64 3.14159

]]></Node>
<StgValue><ssdm name="div1"/></StgValue>
</operation>

<operation id="355" st_id="76" stage="1" lat="2">
<core>Double2Float</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="706" bw="32" op_0_bw="64">
<![CDATA[
.thread:4 %conv2 = fptrunc i64 %div

]]></Node>
<StgValue><ssdm name="conv2"/></StgValue>
</operation>

<operation id="356" st_id="76" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="713" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.thread:11 %tmp_14 = fcmp_oge  i32 %conv2, i32 0

]]></Node>
<StgValue><ssdm name="tmp_14"/></StgValue>
</operation>

<operation id="357" st_id="76" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="715" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.thread:13 %tmp_15 = fcmp_olt  i32 %conv2, i32 45

]]></Node>
<StgValue><ssdm name="tmp_15"/></StgValue>
</operation>
</state>

<state id="77" st_id="77">

<operation id="358" st_id="77" stage="2" lat="2">
<core>Double2Float</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="142" bw="32" op_0_bw="64">
<![CDATA[
:9 %demod_angle_tan2 = fptrunc i64 %div2

]]></Node>
<StgValue><ssdm name="demod_angle_tan2"/></StgValue>
</operation>

<operation id="359" st_id="77" stage="2" lat="2">
<core>Double2Float</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="581" bw="32" op_0_bw="64">
<![CDATA[
.thread160:4 %conv4 = fptrunc i64 %div1

]]></Node>
<StgValue><ssdm name="conv4"/></StgValue>
</operation>

<operation id="360" st_id="77" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="707" bw="32" op_0_bw="32">
<![CDATA[
.thread:5 %bitcast_ln47 = bitcast i32 %conv2

]]></Node>
<StgValue><ssdm name="bitcast_ln47"/></StgValue>
</operation>

<operation id="361" st_id="77" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="708" bw="8" op_0_bw="8" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
.thread:6 %tmp_13 = partselect i8 @_ssdm_op_PartSelect.i8.i32.i32.i32, i32 %bitcast_ln47, i32 23, i32 30

]]></Node>
<StgValue><ssdm name="tmp_13"/></StgValue>
</operation>

<operation id="362" st_id="77" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="709" bw="23" op_0_bw="32">
<![CDATA[
.thread:7 %trunc_ln47 = trunc i32 %bitcast_ln47

]]></Node>
<StgValue><ssdm name="trunc_ln47"/></StgValue>
</operation>

<operation id="363" st_id="77" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="710" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
.thread:8 %icmp_ln47 = icmp_ne  i8 %tmp_13, i8 255

]]></Node>
<StgValue><ssdm name="icmp_ln47"/></StgValue>
</operation>

<operation id="364" st_id="77" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="711" bw="1" op_0_bw="23" op_1_bw="23">
<![CDATA[
.thread:9 %icmp_ln47_1 = icmp_eq  i23 %trunc_ln47, i23 0

]]></Node>
<StgValue><ssdm name="icmp_ln47_1"/></StgValue>
</operation>

<operation id="365" st_id="77" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="712" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.thread:10 %or_ln47 = or i1 %icmp_ln47_1, i1 %icmp_ln47

]]></Node>
<StgValue><ssdm name="or_ln47"/></StgValue>
</operation>

<operation id="366" st_id="77" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="713" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.thread:11 %tmp_14 = fcmp_oge  i32 %conv2, i32 0

]]></Node>
<StgValue><ssdm name="tmp_14"/></StgValue>
</operation>

<operation id="367" st_id="77" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="714" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.thread:12 %and_ln47_1 = and i1 %or_ln47, i1 %tmp_14

]]></Node>
<StgValue><ssdm name="and_ln47_1"/></StgValue>
</operation>

<operation id="368" st_id="77" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="715" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.thread:13 %tmp_15 = fcmp_olt  i32 %conv2, i32 45

]]></Node>
<StgValue><ssdm name="tmp_15"/></StgValue>
</operation>

<operation id="369" st_id="77" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="716" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.thread:14 %and_ln47 = and i1 %and_ln47_1, i1 %tmp_15

]]></Node>
<StgValue><ssdm name="and_ln47"/></StgValue>
</operation>

<operation id="370" st_id="77" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="718" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.thread:16 %br_ln47 = br i1 %and_ln47, void, void

]]></Node>
<StgValue><ssdm name="br_ln47"/></StgValue>
</operation>

<operation id="371" st_id="77" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="720" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_19 = fcmp_oge  i32 %conv2, i32 45

]]></Node>
<StgValue><ssdm name="tmp_19"/></StgValue>
</operation>

<operation id="372" st_id="77" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="722" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_20 = fcmp_olt  i32 %conv2, i32 90

]]></Node>
<StgValue><ssdm name="tmp_20"/></StgValue>
</operation>
</state>

<state id="78" st_id="78">

<operation id="373" st_id="78" stage="1" lat="2">
<core>Double2Float</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="142" bw="32" op_0_bw="64">
<![CDATA[
:9 %demod_angle_tan2 = fptrunc i64 %div2

]]></Node>
<StgValue><ssdm name="demod_angle_tan2"/></StgValue>
</operation>

<operation id="374" st_id="78" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="149" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:16 %tmp_27 = fcmp_oge  i32 %demod_angle_tan2, i32 0

]]></Node>
<StgValue><ssdm name="tmp_27"/></StgValue>
</operation>

<operation id="375" st_id="78" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="153" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_33 = fcmp_olt  i32 %demod_angle_tan2, i32 15

]]></Node>
<StgValue><ssdm name="tmp_33"/></StgValue>
</operation>

<operation id="376" st_id="78" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="385" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_32 = fcmp_olt  i32 %demod_angle_tan2, i32 18

]]></Node>
<StgValue><ssdm name="tmp_32"/></StgValue>
</operation>

<operation id="377" st_id="78" stage="1" lat="2">
<core>Double2Float</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="581" bw="32" op_0_bw="64">
<![CDATA[
.thread160:4 %conv4 = fptrunc i64 %div1

]]></Node>
<StgValue><ssdm name="conv4"/></StgValue>
</operation>

<operation id="378" st_id="78" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="588" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.thread160:11 %tmp_22 = fcmp_oge  i32 %conv4, i32 0

]]></Node>
<StgValue><ssdm name="tmp_22"/></StgValue>
</operation>

<operation id="379" st_id="78" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="590" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.thread160:13 %tmp_23 = fcmp_olt  i32 %conv4, i32 30

]]></Node>
<StgValue><ssdm name="tmp_23"/></StgValue>
</operation>

<operation id="380" st_id="78" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="720" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_19 = fcmp_oge  i32 %conv2, i32 45

]]></Node>
<StgValue><ssdm name="tmp_19"/></StgValue>
</operation>

<operation id="381" st_id="78" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="721" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln50_1 = and i1 %or_ln47, i1 %tmp_19

]]></Node>
<StgValue><ssdm name="and_ln50_1"/></StgValue>
</operation>

<operation id="382" st_id="78" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="722" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_20 = fcmp_olt  i32 %conv2, i32 90

]]></Node>
<StgValue><ssdm name="tmp_20"/></StgValue>
</operation>

<operation id="383" st_id="78" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="723" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln50 = and i1 %and_ln50_1, i1 %tmp_20

]]></Node>
<StgValue><ssdm name="and_ln50"/></StgValue>
</operation>

<operation id="384" st_id="78" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="724" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln50 = br i1 %and_ln50, void, void

]]></Node>
<StgValue><ssdm name="br_ln50"/></StgValue>
</operation>

<operation id="385" st_id="78" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="726" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_28 = fcmp_oge  i32 %conv2, i32 90

]]></Node>
<StgValue><ssdm name="tmp_28"/></StgValue>
</operation>

<operation id="386" st_id="78" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="728" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_29 = fcmp_olt  i32 %conv2, i32 135

]]></Node>
<StgValue><ssdm name="tmp_29"/></StgValue>
</operation>
</state>

<state id="79" st_id="79">

<operation id="387" st_id="79" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="143" bw="32" op_0_bw="32">
<![CDATA[
:10 %bitcast_ln117 = bitcast i32 %demod_angle_tan2

]]></Node>
<StgValue><ssdm name="bitcast_ln117"/></StgValue>
</operation>

<operation id="388" st_id="79" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="144" bw="8" op_0_bw="8" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
:11 %tmp_26 = partselect i8 @_ssdm_op_PartSelect.i8.i32.i32.i32, i32 %bitcast_ln117, i32 23, i32 30

]]></Node>
<StgValue><ssdm name="tmp_26"/></StgValue>
</operation>

<operation id="389" st_id="79" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="145" bw="23" op_0_bw="32">
<![CDATA[
:12 %trunc_ln117 = trunc i32 %bitcast_ln117

]]></Node>
<StgValue><ssdm name="trunc_ln117"/></StgValue>
</operation>

<operation id="390" st_id="79" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="146" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:13 %icmp_ln117 = icmp_ne  i8 %tmp_26, i8 255

]]></Node>
<StgValue><ssdm name="icmp_ln117"/></StgValue>
</operation>

<operation id="391" st_id="79" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="147" bw="1" op_0_bw="23" op_1_bw="23">
<![CDATA[
:14 %icmp_ln117_1 = icmp_eq  i23 %trunc_ln117, i23 0

]]></Node>
<StgValue><ssdm name="icmp_ln117_1"/></StgValue>
</operation>

<operation id="392" st_id="79" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="148" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:15 %or_ln117 = or i1 %icmp_ln117_1, i1 %icmp_ln117

]]></Node>
<StgValue><ssdm name="or_ln117"/></StgValue>
</operation>

<operation id="393" st_id="79" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="149" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:16 %tmp_27 = fcmp_oge  i32 %demod_angle_tan2, i32 0

]]></Node>
<StgValue><ssdm name="tmp_27"/></StgValue>
</operation>

<operation id="394" st_id="79" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="150" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:17 %and_ln117_1 = and i1 %or_ln117, i1 %tmp_27

]]></Node>
<StgValue><ssdm name="and_ln117_1"/></StgValue>
</operation>

<operation id="395" st_id="79" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="153" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_33 = fcmp_olt  i32 %demod_angle_tan2, i32 15

]]></Node>
<StgValue><ssdm name="tmp_33"/></StgValue>
</operation>

<operation id="396" st_id="79" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="154" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln182 = and i1 %and_ln117_1, i1 %tmp_33

]]></Node>
<StgValue><ssdm name="and_ln182"/></StgValue>
</operation>

<operation id="397" st_id="79" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="155" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2 %br_ln182 = br i1 %and_ln182, void, void

]]></Node>
<StgValue><ssdm name="br_ln182"/></StgValue>
</operation>

<operation id="398" st_id="79" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="157" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_40 = fcmp_oge  i32 %demod_angle_tan2, i32 15

]]></Node>
<StgValue><ssdm name="tmp_40"/></StgValue>
</operation>

<operation id="399" st_id="79" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="159" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_41 = fcmp_olt  i32 %demod_angle_tan2, i32 30

]]></Node>
<StgValue><ssdm name="tmp_41"/></StgValue>
</operation>

<operation id="400" st_id="79" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="385" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_32 = fcmp_olt  i32 %demod_angle_tan2, i32 18

]]></Node>
<StgValue><ssdm name="tmp_32"/></StgValue>
</operation>

<operation id="401" st_id="79" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="386" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln117 = and i1 %and_ln117_1, i1 %tmp_32

]]></Node>
<StgValue><ssdm name="and_ln117"/></StgValue>
</operation>

<operation id="402" st_id="79" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="387" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2 %br_ln117 = br i1 %and_ln117, void, void

]]></Node>
<StgValue><ssdm name="br_ln117"/></StgValue>
</operation>

<operation id="403" st_id="79" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="389" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_38 = fcmp_oge  i32 %demod_angle_tan2, i32 18

]]></Node>
<StgValue><ssdm name="tmp_38"/></StgValue>
</operation>

<operation id="404" st_id="79" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="391" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_39 = fcmp_olt  i32 %demod_angle_tan2, i32 36

]]></Node>
<StgValue><ssdm name="tmp_39"/></StgValue>
</operation>

<operation id="405" st_id="79" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="582" bw="32" op_0_bw="32">
<![CDATA[
.thread160:5 %bitcast_ln76 = bitcast i32 %conv4

]]></Node>
<StgValue><ssdm name="bitcast_ln76"/></StgValue>
</operation>

<operation id="406" st_id="79" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="583" bw="8" op_0_bw="8" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
.thread160:6 %tmp_21 = partselect i8 @_ssdm_op_PartSelect.i8.i32.i32.i32, i32 %bitcast_ln76, i32 23, i32 30

]]></Node>
<StgValue><ssdm name="tmp_21"/></StgValue>
</operation>

<operation id="407" st_id="79" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="584" bw="23" op_0_bw="32">
<![CDATA[
.thread160:7 %trunc_ln76 = trunc i32 %bitcast_ln76

]]></Node>
<StgValue><ssdm name="trunc_ln76"/></StgValue>
</operation>

<operation id="408" st_id="79" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="585" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
.thread160:8 %icmp_ln76 = icmp_ne  i8 %tmp_21, i8 255

]]></Node>
<StgValue><ssdm name="icmp_ln76"/></StgValue>
</operation>

<operation id="409" st_id="79" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="586" bw="1" op_0_bw="23" op_1_bw="23">
<![CDATA[
.thread160:9 %icmp_ln76_1 = icmp_eq  i23 %trunc_ln76, i23 0

]]></Node>
<StgValue><ssdm name="icmp_ln76_1"/></StgValue>
</operation>

<operation id="410" st_id="79" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="587" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.thread160:10 %or_ln76 = or i1 %icmp_ln76_1, i1 %icmp_ln76

]]></Node>
<StgValue><ssdm name="or_ln76"/></StgValue>
</operation>

<operation id="411" st_id="79" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="588" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.thread160:11 %tmp_22 = fcmp_oge  i32 %conv4, i32 0

]]></Node>
<StgValue><ssdm name="tmp_22"/></StgValue>
</operation>

<operation id="412" st_id="79" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="589" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.thread160:12 %and_ln76_1 = and i1 %or_ln76, i1 %tmp_22

]]></Node>
<StgValue><ssdm name="and_ln76_1"/></StgValue>
</operation>

<operation id="413" st_id="79" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="590" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.thread160:13 %tmp_23 = fcmp_olt  i32 %conv4, i32 30

]]></Node>
<StgValue><ssdm name="tmp_23"/></StgValue>
</operation>

<operation id="414" st_id="79" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="591" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.thread160:14 %and_ln76 = and i1 %and_ln76_1, i1 %tmp_23

]]></Node>
<StgValue><ssdm name="and_ln76"/></StgValue>
</operation>

<operation id="415" st_id="79" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="592" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.thread160:15 %br_ln76 = br i1 %and_ln76, void, void

]]></Node>
<StgValue><ssdm name="br_ln76"/></StgValue>
</operation>

<operation id="416" st_id="79" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="594" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_30 = fcmp_oge  i32 %conv4, i32 30

]]></Node>
<StgValue><ssdm name="tmp_30"/></StgValue>
</operation>

<operation id="417" st_id="79" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="596" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_31 = fcmp_olt  i32 %conv4, i32 60

]]></Node>
<StgValue><ssdm name="tmp_31"/></StgValue>
</operation>

<operation id="418" st_id="79" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="726" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_28 = fcmp_oge  i32 %conv2, i32 90

]]></Node>
<StgValue><ssdm name="tmp_28"/></StgValue>
</operation>

<operation id="419" st_id="79" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="727" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln53_1 = and i1 %or_ln47, i1 %tmp_28

]]></Node>
<StgValue><ssdm name="and_ln53_1"/></StgValue>
</operation>

<operation id="420" st_id="79" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="728" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_29 = fcmp_olt  i32 %conv2, i32 135

]]></Node>
<StgValue><ssdm name="tmp_29"/></StgValue>
</operation>

<operation id="421" st_id="79" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="729" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln53 = and i1 %and_ln53_1, i1 %tmp_29

]]></Node>
<StgValue><ssdm name="and_ln53"/></StgValue>
</operation>

<operation id="422" st_id="79" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="730" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln53 = br i1 %and_ln53, void, void

]]></Node>
<StgValue><ssdm name="br_ln53"/></StgValue>
</operation>

<operation id="423" st_id="79" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="732" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_34 = fcmp_oge  i32 %conv2, i32 135

]]></Node>
<StgValue><ssdm name="tmp_34"/></StgValue>
</operation>

<operation id="424" st_id="79" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="734" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_35 = fcmp_olt  i32 %conv2, i32 180

]]></Node>
<StgValue><ssdm name="tmp_35"/></StgValue>
</operation>
</state>

<state id="80" st_id="80">

<operation id="425" st_id="80" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="157" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_40 = fcmp_oge  i32 %demod_angle_tan2, i32 15

]]></Node>
<StgValue><ssdm name="tmp_40"/></StgValue>
</operation>

<operation id="426" st_id="80" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="158" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln185_1 = and i1 %or_ln117, i1 %tmp_40

]]></Node>
<StgValue><ssdm name="and_ln185_1"/></StgValue>
</operation>

<operation id="427" st_id="80" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="159" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_41 = fcmp_olt  i32 %demod_angle_tan2, i32 30

]]></Node>
<StgValue><ssdm name="tmp_41"/></StgValue>
</operation>

<operation id="428" st_id="80" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="160" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln185 = and i1 %and_ln185_1, i1 %tmp_41

]]></Node>
<StgValue><ssdm name="and_ln185"/></StgValue>
</operation>

<operation id="429" st_id="80" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="161" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln185 = br i1 %and_ln185, void, void

]]></Node>
<StgValue><ssdm name="br_ln185"/></StgValue>
</operation>

<operation id="430" st_id="80" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="163" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_48 = fcmp_oge  i32 %demod_angle_tan2, i32 30

]]></Node>
<StgValue><ssdm name="tmp_48"/></StgValue>
</operation>

<operation id="431" st_id="80" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="165" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_49 = fcmp_olt  i32 %demod_angle_tan2, i32 45

]]></Node>
<StgValue><ssdm name="tmp_49"/></StgValue>
</operation>

<operation id="432" st_id="80" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="389" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_38 = fcmp_oge  i32 %demod_angle_tan2, i32 18

]]></Node>
<StgValue><ssdm name="tmp_38"/></StgValue>
</operation>

<operation id="433" st_id="80" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln120_1 = and i1 %or_ln117, i1 %tmp_38

]]></Node>
<StgValue><ssdm name="and_ln120_1"/></StgValue>
</operation>

<operation id="434" st_id="80" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="391" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_39 = fcmp_olt  i32 %demod_angle_tan2, i32 36

]]></Node>
<StgValue><ssdm name="tmp_39"/></StgValue>
</operation>

<operation id="435" st_id="80" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="392" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln120 = and i1 %and_ln120_1, i1 %tmp_39

]]></Node>
<StgValue><ssdm name="and_ln120"/></StgValue>
</operation>

<operation id="436" st_id="80" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="393" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln120 = br i1 %and_ln120, void, void

]]></Node>
<StgValue><ssdm name="br_ln120"/></StgValue>
</operation>

<operation id="437" st_id="80" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="395" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_46 = fcmp_oge  i32 %demod_angle_tan2, i32 36

]]></Node>
<StgValue><ssdm name="tmp_46"/></StgValue>
</operation>

<operation id="438" st_id="80" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="397" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_47 = fcmp_olt  i32 %demod_angle_tan2, i32 54

]]></Node>
<StgValue><ssdm name="tmp_47"/></StgValue>
</operation>

<operation id="439" st_id="80" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="594" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_30 = fcmp_oge  i32 %conv4, i32 30

]]></Node>
<StgValue><ssdm name="tmp_30"/></StgValue>
</operation>

<operation id="440" st_id="80" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="595" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln79_1 = and i1 %or_ln76, i1 %tmp_30

]]></Node>
<StgValue><ssdm name="and_ln79_1"/></StgValue>
</operation>

<operation id="441" st_id="80" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="596" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_31 = fcmp_olt  i32 %conv4, i32 60

]]></Node>
<StgValue><ssdm name="tmp_31"/></StgValue>
</operation>

<operation id="442" st_id="80" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="597" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln79 = and i1 %and_ln79_1, i1 %tmp_31

]]></Node>
<StgValue><ssdm name="and_ln79"/></StgValue>
</operation>

<operation id="443" st_id="80" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="598" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln79 = br i1 %and_ln79, void, void

]]></Node>
<StgValue><ssdm name="br_ln79"/></StgValue>
</operation>

<operation id="444" st_id="80" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="600" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_36 = fcmp_oge  i32 %conv4, i32 60

]]></Node>
<StgValue><ssdm name="tmp_36"/></StgValue>
</operation>

<operation id="445" st_id="80" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="602" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_37 = fcmp_olt  i32 %conv4, i32 90

]]></Node>
<StgValue><ssdm name="tmp_37"/></StgValue>
</operation>

<operation id="446" st_id="80" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="732" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_34 = fcmp_oge  i32 %conv2, i32 135

]]></Node>
<StgValue><ssdm name="tmp_34"/></StgValue>
</operation>

<operation id="447" st_id="80" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="733" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln56_1 = and i1 %or_ln47, i1 %tmp_34

]]></Node>
<StgValue><ssdm name="and_ln56_1"/></StgValue>
</operation>

<operation id="448" st_id="80" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="734" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_35 = fcmp_olt  i32 %conv2, i32 180

]]></Node>
<StgValue><ssdm name="tmp_35"/></StgValue>
</operation>

<operation id="449" st_id="80" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="735" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln56 = and i1 %and_ln56_1, i1 %tmp_35

]]></Node>
<StgValue><ssdm name="and_ln56"/></StgValue>
</operation>

<operation id="450" st_id="80" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="736" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln56 = br i1 %and_ln56, void, void

]]></Node>
<StgValue><ssdm name="br_ln56"/></StgValue>
</operation>

<operation id="451" st_id="80" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="738" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_42 = fcmp_oge  i32 %conv2, i32 -180

]]></Node>
<StgValue><ssdm name="tmp_42"/></StgValue>
</operation>

<operation id="452" st_id="80" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="740" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_43 = fcmp_olt  i32 %conv2, i32 -135

]]></Node>
<StgValue><ssdm name="tmp_43"/></StgValue>
</operation>
</state>

<state id="81" st_id="81">

<operation id="453" st_id="81" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="163" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_48 = fcmp_oge  i32 %demod_angle_tan2, i32 30

]]></Node>
<StgValue><ssdm name="tmp_48"/></StgValue>
</operation>

<operation id="454" st_id="81" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="164" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln188_1 = and i1 %or_ln117, i1 %tmp_48

]]></Node>
<StgValue><ssdm name="and_ln188_1"/></StgValue>
</operation>

<operation id="455" st_id="81" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="165" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_49 = fcmp_olt  i32 %demod_angle_tan2, i32 45

]]></Node>
<StgValue><ssdm name="tmp_49"/></StgValue>
</operation>

<operation id="456" st_id="81" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="166" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln188 = and i1 %and_ln188_1, i1 %tmp_49

]]></Node>
<StgValue><ssdm name="and_ln188"/></StgValue>
</operation>

<operation id="457" st_id="81" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="167" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln188 = br i1 %and_ln188, void, void

]]></Node>
<StgValue><ssdm name="br_ln188"/></StgValue>
</operation>

<operation id="458" st_id="81" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="169" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_56 = fcmp_oge  i32 %demod_angle_tan2, i32 45

]]></Node>
<StgValue><ssdm name="tmp_56"/></StgValue>
</operation>

<operation id="459" st_id="81" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="171" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_57 = fcmp_olt  i32 %demod_angle_tan2, i32 60

]]></Node>
<StgValue><ssdm name="tmp_57"/></StgValue>
</operation>

<operation id="460" st_id="81" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="395" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_46 = fcmp_oge  i32 %demod_angle_tan2, i32 36

]]></Node>
<StgValue><ssdm name="tmp_46"/></StgValue>
</operation>

<operation id="461" st_id="81" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="396" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln123_1 = and i1 %or_ln117, i1 %tmp_46

]]></Node>
<StgValue><ssdm name="and_ln123_1"/></StgValue>
</operation>

<operation id="462" st_id="81" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="397" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_47 = fcmp_olt  i32 %demod_angle_tan2, i32 54

]]></Node>
<StgValue><ssdm name="tmp_47"/></StgValue>
</operation>

<operation id="463" st_id="81" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="398" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln123 = and i1 %and_ln123_1, i1 %tmp_47

]]></Node>
<StgValue><ssdm name="and_ln123"/></StgValue>
</operation>

<operation id="464" st_id="81" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="399" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln123 = br i1 %and_ln123, void, void

]]></Node>
<StgValue><ssdm name="br_ln123"/></StgValue>
</operation>

<operation id="465" st_id="81" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="401" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_54 = fcmp_oge  i32 %demod_angle_tan2, i32 54

]]></Node>
<StgValue><ssdm name="tmp_54"/></StgValue>
</operation>

<operation id="466" st_id="81" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="403" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_55 = fcmp_olt  i32 %demod_angle_tan2, i32 72

]]></Node>
<StgValue><ssdm name="tmp_55"/></StgValue>
</operation>

<operation id="467" st_id="81" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="600" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_36 = fcmp_oge  i32 %conv4, i32 60

]]></Node>
<StgValue><ssdm name="tmp_36"/></StgValue>
</operation>

<operation id="468" st_id="81" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="601" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln82_1 = and i1 %or_ln76, i1 %tmp_36

]]></Node>
<StgValue><ssdm name="and_ln82_1"/></StgValue>
</operation>

<operation id="469" st_id="81" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="602" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_37 = fcmp_olt  i32 %conv4, i32 90

]]></Node>
<StgValue><ssdm name="tmp_37"/></StgValue>
</operation>

<operation id="470" st_id="81" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="603" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln82 = and i1 %and_ln82_1, i1 %tmp_37

]]></Node>
<StgValue><ssdm name="and_ln82"/></StgValue>
</operation>

<operation id="471" st_id="81" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="605" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:5 %br_ln82 = br i1 %and_ln82, void, void

]]></Node>
<StgValue><ssdm name="br_ln82"/></StgValue>
</operation>

<operation id="472" st_id="81" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="607" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_44 = fcmp_oge  i32 %conv4, i32 90

]]></Node>
<StgValue><ssdm name="tmp_44"/></StgValue>
</operation>

<operation id="473" st_id="81" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="609" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_45 = fcmp_olt  i32 %conv4, i32 120

]]></Node>
<StgValue><ssdm name="tmp_45"/></StgValue>
</operation>

<operation id="474" st_id="81" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="738" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_42 = fcmp_oge  i32 %conv2, i32 -180

]]></Node>
<StgValue><ssdm name="tmp_42"/></StgValue>
</operation>

<operation id="475" st_id="81" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="739" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln59_1 = and i1 %or_ln47, i1 %tmp_42

]]></Node>
<StgValue><ssdm name="and_ln59_1"/></StgValue>
</operation>

<operation id="476" st_id="81" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="740" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_43 = fcmp_olt  i32 %conv2, i32 -135

]]></Node>
<StgValue><ssdm name="tmp_43"/></StgValue>
</operation>

<operation id="477" st_id="81" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="741" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln59 = and i1 %and_ln59_1, i1 %tmp_43

]]></Node>
<StgValue><ssdm name="and_ln59"/></StgValue>
</operation>

<operation id="478" st_id="81" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="742" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln59 = br i1 %and_ln59, void, void

]]></Node>
<StgValue><ssdm name="br_ln59"/></StgValue>
</operation>

<operation id="479" st_id="81" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
<literal name="and_ln59" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="744" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_50 = fcmp_oge  i32 %conv2, i32 -135

]]></Node>
<StgValue><ssdm name="tmp_50"/></StgValue>
</operation>

<operation id="480" st_id="81" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
<literal name="and_ln59" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="746" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_51 = fcmp_olt  i32 %conv2, i32 -90

]]></Node>
<StgValue><ssdm name="tmp_51"/></StgValue>
</operation>
</state>

<state id="82" st_id="82">

<operation id="481" st_id="82" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="169" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_56 = fcmp_oge  i32 %demod_angle_tan2, i32 45

]]></Node>
<StgValue><ssdm name="tmp_56"/></StgValue>
</operation>

<operation id="482" st_id="82" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="170" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln191_1 = and i1 %or_ln117, i1 %tmp_56

]]></Node>
<StgValue><ssdm name="and_ln191_1"/></StgValue>
</operation>

<operation id="483" st_id="82" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="171" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_57 = fcmp_olt  i32 %demod_angle_tan2, i32 60

]]></Node>
<StgValue><ssdm name="tmp_57"/></StgValue>
</operation>

<operation id="484" st_id="82" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="172" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln191 = and i1 %and_ln191_1, i1 %tmp_57

]]></Node>
<StgValue><ssdm name="and_ln191"/></StgValue>
</operation>

<operation id="485" st_id="82" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="173" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln191 = br i1 %and_ln191, void, void

]]></Node>
<StgValue><ssdm name="br_ln191"/></StgValue>
</operation>

<operation id="486" st_id="82" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="175" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_64 = fcmp_oge  i32 %demod_angle_tan2, i32 60

]]></Node>
<StgValue><ssdm name="tmp_64"/></StgValue>
</operation>

<operation id="487" st_id="82" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_65 = fcmp_olt  i32 %demod_angle_tan2, i32 75

]]></Node>
<StgValue><ssdm name="tmp_65"/></StgValue>
</operation>

<operation id="488" st_id="82" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="401" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_54 = fcmp_oge  i32 %demod_angle_tan2, i32 54

]]></Node>
<StgValue><ssdm name="tmp_54"/></StgValue>
</operation>

<operation id="489" st_id="82" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="402" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln126_1 = and i1 %or_ln117, i1 %tmp_54

]]></Node>
<StgValue><ssdm name="and_ln126_1"/></StgValue>
</operation>

<operation id="490" st_id="82" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="403" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_55 = fcmp_olt  i32 %demod_angle_tan2, i32 72

]]></Node>
<StgValue><ssdm name="tmp_55"/></StgValue>
</operation>

<operation id="491" st_id="82" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="404" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln126 = and i1 %and_ln126_1, i1 %tmp_55

]]></Node>
<StgValue><ssdm name="and_ln126"/></StgValue>
</operation>

<operation id="492" st_id="82" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="405" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln126 = br i1 %and_ln126, void, void

]]></Node>
<StgValue><ssdm name="br_ln126"/></StgValue>
</operation>

<operation id="493" st_id="82" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="407" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_62 = fcmp_oge  i32 %demod_angle_tan2, i32 72

]]></Node>
<StgValue><ssdm name="tmp_62"/></StgValue>
</operation>

<operation id="494" st_id="82" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="409" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_63 = fcmp_olt  i32 %demod_angle_tan2, i32 90

]]></Node>
<StgValue><ssdm name="tmp_63"/></StgValue>
</operation>

<operation id="495" st_id="82" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="607" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_44 = fcmp_oge  i32 %conv4, i32 90

]]></Node>
<StgValue><ssdm name="tmp_44"/></StgValue>
</operation>

<operation id="496" st_id="82" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="608" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln85_1 = and i1 %or_ln76, i1 %tmp_44

]]></Node>
<StgValue><ssdm name="and_ln85_1"/></StgValue>
</operation>

<operation id="497" st_id="82" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="609" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_45 = fcmp_olt  i32 %conv4, i32 120

]]></Node>
<StgValue><ssdm name="tmp_45"/></StgValue>
</operation>

<operation id="498" st_id="82" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="610" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln85 = and i1 %and_ln85_1, i1 %tmp_45

]]></Node>
<StgValue><ssdm name="and_ln85"/></StgValue>
</operation>

<operation id="499" st_id="82" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="611" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln85 = br i1 %and_ln85, void, void

]]></Node>
<StgValue><ssdm name="br_ln85"/></StgValue>
</operation>

<operation id="500" st_id="82" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="613" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_52 = fcmp_oge  i32 %conv4, i32 120

]]></Node>
<StgValue><ssdm name="tmp_52"/></StgValue>
</operation>

<operation id="501" st_id="82" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="615" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_53 = fcmp_olt  i32 %conv4, i32 150

]]></Node>
<StgValue><ssdm name="tmp_53"/></StgValue>
</operation>

<operation id="502" st_id="82" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
<literal name="and_ln59" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="744" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_50 = fcmp_oge  i32 %conv2, i32 -135

]]></Node>
<StgValue><ssdm name="tmp_50"/></StgValue>
</operation>

<operation id="503" st_id="82" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
<literal name="and_ln59" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="745" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln62_1 = and i1 %or_ln47, i1 %tmp_50

]]></Node>
<StgValue><ssdm name="and_ln62_1"/></StgValue>
</operation>

<operation id="504" st_id="82" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
<literal name="and_ln59" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="746" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_51 = fcmp_olt  i32 %conv2, i32 -90

]]></Node>
<StgValue><ssdm name="tmp_51"/></StgValue>
</operation>

<operation id="505" st_id="82" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
<literal name="and_ln59" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="747" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln62 = and i1 %and_ln62_1, i1 %tmp_51

]]></Node>
<StgValue><ssdm name="and_ln62"/></StgValue>
</operation>

<operation id="506" st_id="82" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
<literal name="and_ln59" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="748" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln62 = br i1 %and_ln62, void, void

]]></Node>
<StgValue><ssdm name="br_ln62"/></StgValue>
</operation>

<operation id="507" st_id="82" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
<literal name="and_ln59" val="0"/>
<literal name="and_ln62" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="750" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_58 = fcmp_oge  i32 %conv2, i32 -90

]]></Node>
<StgValue><ssdm name="tmp_58"/></StgValue>
</operation>

<operation id="508" st_id="82" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
<literal name="and_ln59" val="0"/>
<literal name="and_ln62" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="752" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_59 = fcmp_olt  i32 %conv2, i32 -45

]]></Node>
<StgValue><ssdm name="tmp_59"/></StgValue>
</operation>
</state>

<state id="83" st_id="83">

<operation id="509" st_id="83" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="175" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_64 = fcmp_oge  i32 %demod_angle_tan2, i32 60

]]></Node>
<StgValue><ssdm name="tmp_64"/></StgValue>
</operation>

<operation id="510" st_id="83" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="176" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln194_1 = and i1 %or_ln117, i1 %tmp_64

]]></Node>
<StgValue><ssdm name="and_ln194_1"/></StgValue>
</operation>

<operation id="511" st_id="83" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_65 = fcmp_olt  i32 %demod_angle_tan2, i32 75

]]></Node>
<StgValue><ssdm name="tmp_65"/></StgValue>
</operation>

<operation id="512" st_id="83" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="178" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln194 = and i1 %and_ln194_1, i1 %tmp_65

]]></Node>
<StgValue><ssdm name="and_ln194"/></StgValue>
</operation>

<operation id="513" st_id="83" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="179" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln194 = br i1 %and_ln194, void, void

]]></Node>
<StgValue><ssdm name="br_ln194"/></StgValue>
</operation>

<operation id="514" st_id="83" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="181" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_72 = fcmp_oge  i32 %demod_angle_tan2, i32 75

]]></Node>
<StgValue><ssdm name="tmp_72"/></StgValue>
</operation>

<operation id="515" st_id="83" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="183" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_73 = fcmp_olt  i32 %demod_angle_tan2, i32 90

]]></Node>
<StgValue><ssdm name="tmp_73"/></StgValue>
</operation>

<operation id="516" st_id="83" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="407" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_62 = fcmp_oge  i32 %demod_angle_tan2, i32 72

]]></Node>
<StgValue><ssdm name="tmp_62"/></StgValue>
</operation>

<operation id="517" st_id="83" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="408" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln129_1 = and i1 %or_ln117, i1 %tmp_62

]]></Node>
<StgValue><ssdm name="and_ln129_1"/></StgValue>
</operation>

<operation id="518" st_id="83" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="409" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_63 = fcmp_olt  i32 %demod_angle_tan2, i32 90

]]></Node>
<StgValue><ssdm name="tmp_63"/></StgValue>
</operation>

<operation id="519" st_id="83" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="410" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln129 = and i1 %and_ln129_1, i1 %tmp_63

]]></Node>
<StgValue><ssdm name="and_ln129"/></StgValue>
</operation>

<operation id="520" st_id="83" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln129 = br i1 %and_ln129, void, void

]]></Node>
<StgValue><ssdm name="br_ln129"/></StgValue>
</operation>

<operation id="521" st_id="83" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="413" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_70 = fcmp_oge  i32 %demod_angle_tan2, i32 90

]]></Node>
<StgValue><ssdm name="tmp_70"/></StgValue>
</operation>

<operation id="522" st_id="83" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="415" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_71 = fcmp_olt  i32 %demod_angle_tan2, i32 108

]]></Node>
<StgValue><ssdm name="tmp_71"/></StgValue>
</operation>

<operation id="523" st_id="83" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="613" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_52 = fcmp_oge  i32 %conv4, i32 120

]]></Node>
<StgValue><ssdm name="tmp_52"/></StgValue>
</operation>

<operation id="524" st_id="83" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="614" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln88_1 = and i1 %or_ln76, i1 %tmp_52

]]></Node>
<StgValue><ssdm name="and_ln88_1"/></StgValue>
</operation>

<operation id="525" st_id="83" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="615" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_53 = fcmp_olt  i32 %conv4, i32 150

]]></Node>
<StgValue><ssdm name="tmp_53"/></StgValue>
</operation>

<operation id="526" st_id="83" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="616" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln88 = and i1 %and_ln88_1, i1 %tmp_53

]]></Node>
<StgValue><ssdm name="and_ln88"/></StgValue>
</operation>

<operation id="527" st_id="83" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="617" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln88 = br i1 %and_ln88, void, void

]]></Node>
<StgValue><ssdm name="br_ln88"/></StgValue>
</operation>

<operation id="528" st_id="83" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="619" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_60 = fcmp_oge  i32 %conv4, i32 150

]]></Node>
<StgValue><ssdm name="tmp_60"/></StgValue>
</operation>

<operation id="529" st_id="83" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="621" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_61 = fcmp_olt  i32 %conv4, i32 180

]]></Node>
<StgValue><ssdm name="tmp_61"/></StgValue>
</operation>

<operation id="530" st_id="83" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
<literal name="and_ln59" val="0"/>
<literal name="and_ln62" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="750" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_58 = fcmp_oge  i32 %conv2, i32 -90

]]></Node>
<StgValue><ssdm name="tmp_58"/></StgValue>
</operation>

<operation id="531" st_id="83" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
<literal name="and_ln59" val="0"/>
<literal name="and_ln62" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="751" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln65_1 = and i1 %or_ln47, i1 %tmp_58

]]></Node>
<StgValue><ssdm name="and_ln65_1"/></StgValue>
</operation>

<operation id="532" st_id="83" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
<literal name="and_ln59" val="0"/>
<literal name="and_ln62" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="752" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_59 = fcmp_olt  i32 %conv2, i32 -45

]]></Node>
<StgValue><ssdm name="tmp_59"/></StgValue>
</operation>

<operation id="533" st_id="83" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
<literal name="and_ln59" val="0"/>
<literal name="and_ln62" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="753" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln65 = and i1 %and_ln65_1, i1 %tmp_59

]]></Node>
<StgValue><ssdm name="and_ln65"/></StgValue>
</operation>

<operation id="534" st_id="83" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
<literal name="and_ln59" val="0"/>
<literal name="and_ln62" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="754" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln65 = br i1 %and_ln65, void, void

]]></Node>
<StgValue><ssdm name="br_ln65"/></StgValue>
</operation>

<operation id="535" st_id="83" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
<literal name="and_ln59" val="0"/>
<literal name="and_ln62" val="0"/>
<literal name="and_ln65" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="756" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_66 = fcmp_oge  i32 %conv2, i32 -45

]]></Node>
<StgValue><ssdm name="tmp_66"/></StgValue>
</operation>

<operation id="536" st_id="83" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
<literal name="and_ln59" val="0"/>
<literal name="and_ln62" val="0"/>
<literal name="and_ln65" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="758" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_67 = fcmp_olt  i32 %conv2, i32 0

]]></Node>
<StgValue><ssdm name="tmp_67"/></StgValue>
</operation>
</state>

<state id="84" st_id="84">

<operation id="537" st_id="84" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="181" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_72 = fcmp_oge  i32 %demod_angle_tan2, i32 75

]]></Node>
<StgValue><ssdm name="tmp_72"/></StgValue>
</operation>

<operation id="538" st_id="84" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="182" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln197_1 = and i1 %or_ln117, i1 %tmp_72

]]></Node>
<StgValue><ssdm name="and_ln197_1"/></StgValue>
</operation>

<operation id="539" st_id="84" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="183" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_73 = fcmp_olt  i32 %demod_angle_tan2, i32 90

]]></Node>
<StgValue><ssdm name="tmp_73"/></StgValue>
</operation>

<operation id="540" st_id="84" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="184" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln197 = and i1 %and_ln197_1, i1 %tmp_73

]]></Node>
<StgValue><ssdm name="and_ln197"/></StgValue>
</operation>

<operation id="541" st_id="84" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="185" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln197 = br i1 %and_ln197, void, void

]]></Node>
<StgValue><ssdm name="br_ln197"/></StgValue>
</operation>

<operation id="542" st_id="84" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="187" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_78 = fcmp_oge  i32 %demod_angle_tan2, i32 90

]]></Node>
<StgValue><ssdm name="tmp_78"/></StgValue>
</operation>

<operation id="543" st_id="84" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="189" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_79 = fcmp_olt  i32 %demod_angle_tan2, i32 105

]]></Node>
<StgValue><ssdm name="tmp_79"/></StgValue>
</operation>

<operation id="544" st_id="84" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="413" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_70 = fcmp_oge  i32 %demod_angle_tan2, i32 90

]]></Node>
<StgValue><ssdm name="tmp_70"/></StgValue>
</operation>

<operation id="545" st_id="84" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="414" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln132_1 = and i1 %or_ln117, i1 %tmp_70

]]></Node>
<StgValue><ssdm name="and_ln132_1"/></StgValue>
</operation>

<operation id="546" st_id="84" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="415" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_71 = fcmp_olt  i32 %demod_angle_tan2, i32 108

]]></Node>
<StgValue><ssdm name="tmp_71"/></StgValue>
</operation>

<operation id="547" st_id="84" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="416" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln132 = and i1 %and_ln132_1, i1 %tmp_71

]]></Node>
<StgValue><ssdm name="and_ln132"/></StgValue>
</operation>

<operation id="548" st_id="84" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="417" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln132 = br i1 %and_ln132, void, void

]]></Node>
<StgValue><ssdm name="br_ln132"/></StgValue>
</operation>

<operation id="549" st_id="84" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="419" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_76 = fcmp_oge  i32 %demod_angle_tan2, i32 108

]]></Node>
<StgValue><ssdm name="tmp_76"/></StgValue>
</operation>

<operation id="550" st_id="84" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="421" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_77 = fcmp_olt  i32 %demod_angle_tan2, i32 126

]]></Node>
<StgValue><ssdm name="tmp_77"/></StgValue>
</operation>

<operation id="551" st_id="84" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="619" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_60 = fcmp_oge  i32 %conv4, i32 150

]]></Node>
<StgValue><ssdm name="tmp_60"/></StgValue>
</operation>

<operation id="552" st_id="84" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="620" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln91_1 = and i1 %or_ln76, i1 %tmp_60

]]></Node>
<StgValue><ssdm name="and_ln91_1"/></StgValue>
</operation>

<operation id="553" st_id="84" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="621" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_61 = fcmp_olt  i32 %conv4, i32 180

]]></Node>
<StgValue><ssdm name="tmp_61"/></StgValue>
</operation>

<operation id="554" st_id="84" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln91 = and i1 %and_ln91_1, i1 %tmp_61

]]></Node>
<StgValue><ssdm name="and_ln91"/></StgValue>
</operation>

<operation id="555" st_id="84" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="623" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln91 = br i1 %and_ln91, void, void

]]></Node>
<StgValue><ssdm name="br_ln91"/></StgValue>
</operation>

<operation id="556" st_id="84" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="625" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_68 = fcmp_oge  i32 %conv4, i32 -180

]]></Node>
<StgValue><ssdm name="tmp_68"/></StgValue>
</operation>

<operation id="557" st_id="84" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="627" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_69 = fcmp_olt  i32 %conv4, i32 -150

]]></Node>
<StgValue><ssdm name="tmp_69"/></StgValue>
</operation>

<operation id="558" st_id="84" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
<literal name="and_ln59" val="0"/>
<literal name="and_ln62" val="0"/>
<literal name="and_ln65" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="756" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_66 = fcmp_oge  i32 %conv2, i32 -45

]]></Node>
<StgValue><ssdm name="tmp_66"/></StgValue>
</operation>

<operation id="559" st_id="84" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
<literal name="and_ln59" val="0"/>
<literal name="and_ln62" val="0"/>
<literal name="and_ln65" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="757" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln68_1 = and i1 %or_ln47, i1 %tmp_66

]]></Node>
<StgValue><ssdm name="and_ln68_1"/></StgValue>
</operation>

<operation id="560" st_id="84" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
<literal name="and_ln59" val="0"/>
<literal name="and_ln62" val="0"/>
<literal name="and_ln65" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="758" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_67 = fcmp_olt  i32 %conv2, i32 0

]]></Node>
<StgValue><ssdm name="tmp_67"/></StgValue>
</operation>

<operation id="561" st_id="84" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
<literal name="and_ln59" val="0"/>
<literal name="and_ln62" val="0"/>
<literal name="and_ln65" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="759" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln68 = and i1 %and_ln68_1, i1 %tmp_67

]]></Node>
<StgValue><ssdm name="and_ln68"/></StgValue>
</operation>

<operation id="562" st_id="84" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
<literal name="and_ln59" val="0"/>
<literal name="and_ln62" val="0"/>
<literal name="and_ln65" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="760" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln68 = br i1 %and_ln68, void, void

]]></Node>
<StgValue><ssdm name="br_ln68"/></StgValue>
</operation>
</state>

<state id="85" st_id="85">

<operation id="563" st_id="85" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="187" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_78 = fcmp_oge  i32 %demod_angle_tan2, i32 90

]]></Node>
<StgValue><ssdm name="tmp_78"/></StgValue>
</operation>

<operation id="564" st_id="85" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="188" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln200_1 = and i1 %or_ln117, i1 %tmp_78

]]></Node>
<StgValue><ssdm name="and_ln200_1"/></StgValue>
</operation>

<operation id="565" st_id="85" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="189" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_79 = fcmp_olt  i32 %demod_angle_tan2, i32 105

]]></Node>
<StgValue><ssdm name="tmp_79"/></StgValue>
</operation>

<operation id="566" st_id="85" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="190" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln200 = and i1 %and_ln200_1, i1 %tmp_79

]]></Node>
<StgValue><ssdm name="and_ln200"/></StgValue>
</operation>

<operation id="567" st_id="85" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="191" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln200 = br i1 %and_ln200, void, void

]]></Node>
<StgValue><ssdm name="br_ln200"/></StgValue>
</operation>

<operation id="568" st_id="85" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="193" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_84 = fcmp_oge  i32 %demod_angle_tan2, i32 105

]]></Node>
<StgValue><ssdm name="tmp_84"/></StgValue>
</operation>

<operation id="569" st_id="85" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="195" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_85 = fcmp_olt  i32 %demod_angle_tan2, i32 120

]]></Node>
<StgValue><ssdm name="tmp_85"/></StgValue>
</operation>

<operation id="570" st_id="85" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="419" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_76 = fcmp_oge  i32 %demod_angle_tan2, i32 108

]]></Node>
<StgValue><ssdm name="tmp_76"/></StgValue>
</operation>

<operation id="571" st_id="85" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="420" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln135_1 = and i1 %or_ln117, i1 %tmp_76

]]></Node>
<StgValue><ssdm name="and_ln135_1"/></StgValue>
</operation>

<operation id="572" st_id="85" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="421" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_77 = fcmp_olt  i32 %demod_angle_tan2, i32 126

]]></Node>
<StgValue><ssdm name="tmp_77"/></StgValue>
</operation>

<operation id="573" st_id="85" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="422" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln135 = and i1 %and_ln135_1, i1 %tmp_77

]]></Node>
<StgValue><ssdm name="and_ln135"/></StgValue>
</operation>

<operation id="574" st_id="85" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="423" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln135 = br i1 %and_ln135, void, void

]]></Node>
<StgValue><ssdm name="br_ln135"/></StgValue>
</operation>

<operation id="575" st_id="85" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="425" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_82 = fcmp_oge  i32 %demod_angle_tan2, i32 126

]]></Node>
<StgValue><ssdm name="tmp_82"/></StgValue>
</operation>

<operation id="576" st_id="85" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="427" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_83 = fcmp_olt  i32 %demod_angle_tan2, i32 144

]]></Node>
<StgValue><ssdm name="tmp_83"/></StgValue>
</operation>

<operation id="577" st_id="85" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="625" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_68 = fcmp_oge  i32 %conv4, i32 -180

]]></Node>
<StgValue><ssdm name="tmp_68"/></StgValue>
</operation>

<operation id="578" st_id="85" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="626" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln94_1 = and i1 %or_ln76, i1 %tmp_68

]]></Node>
<StgValue><ssdm name="and_ln94_1"/></StgValue>
</operation>

<operation id="579" st_id="85" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="627" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_69 = fcmp_olt  i32 %conv4, i32 -150

]]></Node>
<StgValue><ssdm name="tmp_69"/></StgValue>
</operation>

<operation id="580" st_id="85" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="628" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln94 = and i1 %and_ln94_1, i1 %tmp_69

]]></Node>
<StgValue><ssdm name="and_ln94"/></StgValue>
</operation>

<operation id="581" st_id="85" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="629" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln94 = br i1 %and_ln94, void, void

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="582" st_id="85" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="631" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_74 = fcmp_oge  i32 %conv4, i32 -150

]]></Node>
<StgValue><ssdm name="tmp_74"/></StgValue>
</operation>

<operation id="583" st_id="85" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="633" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_75 = fcmp_olt  i32 %conv4, i32 -120

]]></Node>
<StgValue><ssdm name="tmp_75"/></StgValue>
</operation>
</state>

<state id="86" st_id="86">

<operation id="584" st_id="86" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="193" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_84 = fcmp_oge  i32 %demod_angle_tan2, i32 105

]]></Node>
<StgValue><ssdm name="tmp_84"/></StgValue>
</operation>

<operation id="585" st_id="86" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="194" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln203_1 = and i1 %or_ln117, i1 %tmp_84

]]></Node>
<StgValue><ssdm name="and_ln203_1"/></StgValue>
</operation>

<operation id="586" st_id="86" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="195" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_85 = fcmp_olt  i32 %demod_angle_tan2, i32 120

]]></Node>
<StgValue><ssdm name="tmp_85"/></StgValue>
</operation>

<operation id="587" st_id="86" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="196" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln203 = and i1 %and_ln203_1, i1 %tmp_85

]]></Node>
<StgValue><ssdm name="and_ln203"/></StgValue>
</operation>

<operation id="588" st_id="86" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="197" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln203 = br i1 %and_ln203, void, void

]]></Node>
<StgValue><ssdm name="br_ln203"/></StgValue>
</operation>

<operation id="589" st_id="86" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="199" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_90 = fcmp_oge  i32 %demod_angle_tan2, i32 120

]]></Node>
<StgValue><ssdm name="tmp_90"/></StgValue>
</operation>

<operation id="590" st_id="86" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="201" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_91 = fcmp_olt  i32 %demod_angle_tan2, i32 135

]]></Node>
<StgValue><ssdm name="tmp_91"/></StgValue>
</operation>

<operation id="591" st_id="86" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="425" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_82 = fcmp_oge  i32 %demod_angle_tan2, i32 126

]]></Node>
<StgValue><ssdm name="tmp_82"/></StgValue>
</operation>

<operation id="592" st_id="86" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="426" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln138_1 = and i1 %or_ln117, i1 %tmp_82

]]></Node>
<StgValue><ssdm name="and_ln138_1"/></StgValue>
</operation>

<operation id="593" st_id="86" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="427" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_83 = fcmp_olt  i32 %demod_angle_tan2, i32 144

]]></Node>
<StgValue><ssdm name="tmp_83"/></StgValue>
</operation>

<operation id="594" st_id="86" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="428" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln138 = and i1 %and_ln138_1, i1 %tmp_83

]]></Node>
<StgValue><ssdm name="and_ln138"/></StgValue>
</operation>

<operation id="595" st_id="86" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="429" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln138 = br i1 %and_ln138, void, void

]]></Node>
<StgValue><ssdm name="br_ln138"/></StgValue>
</operation>

<operation id="596" st_id="86" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="431" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_88 = fcmp_oge  i32 %demod_angle_tan2, i32 144

]]></Node>
<StgValue><ssdm name="tmp_88"/></StgValue>
</operation>

<operation id="597" st_id="86" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="433" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_89 = fcmp_olt  i32 %demod_angle_tan2, i32 162

]]></Node>
<StgValue><ssdm name="tmp_89"/></StgValue>
</operation>

<operation id="598" st_id="86" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="631" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_74 = fcmp_oge  i32 %conv4, i32 -150

]]></Node>
<StgValue><ssdm name="tmp_74"/></StgValue>
</operation>

<operation id="599" st_id="86" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="632" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln97_1 = and i1 %or_ln76, i1 %tmp_74

]]></Node>
<StgValue><ssdm name="and_ln97_1"/></StgValue>
</operation>

<operation id="600" st_id="86" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="633" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_75 = fcmp_olt  i32 %conv4, i32 -120

]]></Node>
<StgValue><ssdm name="tmp_75"/></StgValue>
</operation>

<operation id="601" st_id="86" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="634" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln97 = and i1 %and_ln97_1, i1 %tmp_75

]]></Node>
<StgValue><ssdm name="and_ln97"/></StgValue>
</operation>

<operation id="602" st_id="86" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="635" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln97 = br i1 %and_ln97, void, void

]]></Node>
<StgValue><ssdm name="br_ln97"/></StgValue>
</operation>

<operation id="603" st_id="86" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="637" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_80 = fcmp_oge  i32 %conv4, i32 -120

]]></Node>
<StgValue><ssdm name="tmp_80"/></StgValue>
</operation>

<operation id="604" st_id="86" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="639" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_81 = fcmp_olt  i32 %conv4, i32 -90

]]></Node>
<StgValue><ssdm name="tmp_81"/></StgValue>
</operation>
</state>

<state id="87" st_id="87">

<operation id="605" st_id="87" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="199" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_90 = fcmp_oge  i32 %demod_angle_tan2, i32 120

]]></Node>
<StgValue><ssdm name="tmp_90"/></StgValue>
</operation>

<operation id="606" st_id="87" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="200" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln206_1 = and i1 %or_ln117, i1 %tmp_90

]]></Node>
<StgValue><ssdm name="and_ln206_1"/></StgValue>
</operation>

<operation id="607" st_id="87" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="201" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_91 = fcmp_olt  i32 %demod_angle_tan2, i32 135

]]></Node>
<StgValue><ssdm name="tmp_91"/></StgValue>
</operation>

<operation id="608" st_id="87" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="202" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln206 = and i1 %and_ln206_1, i1 %tmp_91

]]></Node>
<StgValue><ssdm name="and_ln206"/></StgValue>
</operation>

<operation id="609" st_id="87" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="203" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln206 = br i1 %and_ln206, void, void

]]></Node>
<StgValue><ssdm name="br_ln206"/></StgValue>
</operation>

<operation id="610" st_id="87" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="205" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_96 = fcmp_oge  i32 %demod_angle_tan2, i32 135

]]></Node>
<StgValue><ssdm name="tmp_96"/></StgValue>
</operation>

<operation id="611" st_id="87" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="207" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_97 = fcmp_olt  i32 %demod_angle_tan2, i32 150

]]></Node>
<StgValue><ssdm name="tmp_97"/></StgValue>
</operation>

<operation id="612" st_id="87" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="431" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_88 = fcmp_oge  i32 %demod_angle_tan2, i32 144

]]></Node>
<StgValue><ssdm name="tmp_88"/></StgValue>
</operation>

<operation id="613" st_id="87" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="432" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln141_1 = and i1 %or_ln117, i1 %tmp_88

]]></Node>
<StgValue><ssdm name="and_ln141_1"/></StgValue>
</operation>

<operation id="614" st_id="87" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="433" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_89 = fcmp_olt  i32 %demod_angle_tan2, i32 162

]]></Node>
<StgValue><ssdm name="tmp_89"/></StgValue>
</operation>

<operation id="615" st_id="87" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="434" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln141 = and i1 %and_ln141_1, i1 %tmp_89

]]></Node>
<StgValue><ssdm name="and_ln141"/></StgValue>
</operation>

<operation id="616" st_id="87" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="435" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln141 = br i1 %and_ln141, void, void

]]></Node>
<StgValue><ssdm name="br_ln141"/></StgValue>
</operation>

<operation id="617" st_id="87" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="437" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_94 = fcmp_oge  i32 %demod_angle_tan2, i32 162

]]></Node>
<StgValue><ssdm name="tmp_94"/></StgValue>
</operation>

<operation id="618" st_id="87" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="439" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_95 = fcmp_olt  i32 %demod_angle_tan2, i32 180

]]></Node>
<StgValue><ssdm name="tmp_95"/></StgValue>
</operation>

<operation id="619" st_id="87" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="637" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_80 = fcmp_oge  i32 %conv4, i32 -120

]]></Node>
<StgValue><ssdm name="tmp_80"/></StgValue>
</operation>

<operation id="620" st_id="87" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="638" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln100_1 = and i1 %or_ln76, i1 %tmp_80

]]></Node>
<StgValue><ssdm name="and_ln100_1"/></StgValue>
</operation>

<operation id="621" st_id="87" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="639" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_81 = fcmp_olt  i32 %conv4, i32 -90

]]></Node>
<StgValue><ssdm name="tmp_81"/></StgValue>
</operation>

<operation id="622" st_id="87" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="640" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln100 = and i1 %and_ln100_1, i1 %tmp_81

]]></Node>
<StgValue><ssdm name="and_ln100"/></StgValue>
</operation>

<operation id="623" st_id="87" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="641" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln100 = br i1 %and_ln100, void, void

]]></Node>
<StgValue><ssdm name="br_ln100"/></StgValue>
</operation>

<operation id="624" st_id="87" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
<literal name="and_ln100" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_86 = fcmp_oge  i32 %conv4, i32 -90

]]></Node>
<StgValue><ssdm name="tmp_86"/></StgValue>
</operation>

<operation id="625" st_id="87" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
<literal name="and_ln100" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="645" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_87 = fcmp_olt  i32 %conv4, i32 -60

]]></Node>
<StgValue><ssdm name="tmp_87"/></StgValue>
</operation>
</state>

<state id="88" st_id="88">

<operation id="626" st_id="88" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="205" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_96 = fcmp_oge  i32 %demod_angle_tan2, i32 135

]]></Node>
<StgValue><ssdm name="tmp_96"/></StgValue>
</operation>

<operation id="627" st_id="88" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="206" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln209_1 = and i1 %or_ln117, i1 %tmp_96

]]></Node>
<StgValue><ssdm name="and_ln209_1"/></StgValue>
</operation>

<operation id="628" st_id="88" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="207" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_97 = fcmp_olt  i32 %demod_angle_tan2, i32 150

]]></Node>
<StgValue><ssdm name="tmp_97"/></StgValue>
</operation>

<operation id="629" st_id="88" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="208" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln209 = and i1 %and_ln209_1, i1 %tmp_97

]]></Node>
<StgValue><ssdm name="and_ln209"/></StgValue>
</operation>

<operation id="630" st_id="88" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="209" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln209 = br i1 %and_ln209, void, void

]]></Node>
<StgValue><ssdm name="br_ln209"/></StgValue>
</operation>

<operation id="631" st_id="88" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="211" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_102 = fcmp_oge  i32 %demod_angle_tan2, i32 150

]]></Node>
<StgValue><ssdm name="tmp_102"/></StgValue>
</operation>

<operation id="632" st_id="88" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="213" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_103 = fcmp_olt  i32 %demod_angle_tan2, i32 165

]]></Node>
<StgValue><ssdm name="tmp_103"/></StgValue>
</operation>

<operation id="633" st_id="88" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="437" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_94 = fcmp_oge  i32 %demod_angle_tan2, i32 162

]]></Node>
<StgValue><ssdm name="tmp_94"/></StgValue>
</operation>

<operation id="634" st_id="88" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="438" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln144_1 = and i1 %or_ln117, i1 %tmp_94

]]></Node>
<StgValue><ssdm name="and_ln144_1"/></StgValue>
</operation>

<operation id="635" st_id="88" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="439" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_95 = fcmp_olt  i32 %demod_angle_tan2, i32 180

]]></Node>
<StgValue><ssdm name="tmp_95"/></StgValue>
</operation>

<operation id="636" st_id="88" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="440" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln144 = and i1 %and_ln144_1, i1 %tmp_95

]]></Node>
<StgValue><ssdm name="and_ln144"/></StgValue>
</operation>

<operation id="637" st_id="88" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="441" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln144 = br i1 %and_ln144, void, void

]]></Node>
<StgValue><ssdm name="br_ln144"/></StgValue>
</operation>

<operation id="638" st_id="88" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="443" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_100 = fcmp_oge  i32 %demod_angle_tan2, i32 -180

]]></Node>
<StgValue><ssdm name="tmp_100"/></StgValue>
</operation>

<operation id="639" st_id="88" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="445" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_101 = fcmp_olt  i32 %demod_angle_tan2, i32 -162

]]></Node>
<StgValue><ssdm name="tmp_101"/></StgValue>
</operation>

<operation id="640" st_id="88" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
<literal name="and_ln100" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_86 = fcmp_oge  i32 %conv4, i32 -90

]]></Node>
<StgValue><ssdm name="tmp_86"/></StgValue>
</operation>

<operation id="641" st_id="88" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
<literal name="and_ln100" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="644" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln103_1 = and i1 %or_ln76, i1 %tmp_86

]]></Node>
<StgValue><ssdm name="and_ln103_1"/></StgValue>
</operation>

<operation id="642" st_id="88" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
<literal name="and_ln100" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="645" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_87 = fcmp_olt  i32 %conv4, i32 -60

]]></Node>
<StgValue><ssdm name="tmp_87"/></StgValue>
</operation>

<operation id="643" st_id="88" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
<literal name="and_ln100" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="646" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln103 = and i1 %and_ln103_1, i1 %tmp_87

]]></Node>
<StgValue><ssdm name="and_ln103"/></StgValue>
</operation>

<operation id="644" st_id="88" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
<literal name="and_ln100" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="647" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln103 = br i1 %and_ln103, void, void

]]></Node>
<StgValue><ssdm name="br_ln103"/></StgValue>
</operation>

<operation id="645" st_id="88" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
<literal name="and_ln100" val="0"/>
<literal name="and_ln103" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="649" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_92 = fcmp_oge  i32 %conv4, i32 -60

]]></Node>
<StgValue><ssdm name="tmp_92"/></StgValue>
</operation>

<operation id="646" st_id="88" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
<literal name="and_ln100" val="0"/>
<literal name="and_ln103" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="651" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_93 = fcmp_olt  i32 %conv4, i32 -30

]]></Node>
<StgValue><ssdm name="tmp_93"/></StgValue>
</operation>
</state>

<state id="89" st_id="89">

<operation id="647" st_id="89" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="211" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_102 = fcmp_oge  i32 %demod_angle_tan2, i32 150

]]></Node>
<StgValue><ssdm name="tmp_102"/></StgValue>
</operation>

<operation id="648" st_id="89" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="212" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln212_1 = and i1 %or_ln117, i1 %tmp_102

]]></Node>
<StgValue><ssdm name="and_ln212_1"/></StgValue>
</operation>

<operation id="649" st_id="89" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="213" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_103 = fcmp_olt  i32 %demod_angle_tan2, i32 165

]]></Node>
<StgValue><ssdm name="tmp_103"/></StgValue>
</operation>

<operation id="650" st_id="89" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="214" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln212 = and i1 %and_ln212_1, i1 %tmp_103

]]></Node>
<StgValue><ssdm name="and_ln212"/></StgValue>
</operation>

<operation id="651" st_id="89" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="215" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln212 = br i1 %and_ln212, void, void

]]></Node>
<StgValue><ssdm name="br_ln212"/></StgValue>
</operation>

<operation id="652" st_id="89" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="217" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_106 = fcmp_oge  i32 %demod_angle_tan2, i32 165

]]></Node>
<StgValue><ssdm name="tmp_106"/></StgValue>
</operation>

<operation id="653" st_id="89" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="219" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_107 = fcmp_olt  i32 %demod_angle_tan2, i32 180

]]></Node>
<StgValue><ssdm name="tmp_107"/></StgValue>
</operation>

<operation id="654" st_id="89" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="443" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_100 = fcmp_oge  i32 %demod_angle_tan2, i32 -180

]]></Node>
<StgValue><ssdm name="tmp_100"/></StgValue>
</operation>

<operation id="655" st_id="89" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="444" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln147_1 = and i1 %or_ln117, i1 %tmp_100

]]></Node>
<StgValue><ssdm name="and_ln147_1"/></StgValue>
</operation>

<operation id="656" st_id="89" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="445" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_101 = fcmp_olt  i32 %demod_angle_tan2, i32 -162

]]></Node>
<StgValue><ssdm name="tmp_101"/></StgValue>
</operation>

<operation id="657" st_id="89" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="446" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln147 = and i1 %and_ln147_1, i1 %tmp_101

]]></Node>
<StgValue><ssdm name="and_ln147"/></StgValue>
</operation>

<operation id="658" st_id="89" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="448" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:5 %br_ln147 = br i1 %and_ln147, void, void

]]></Node>
<StgValue><ssdm name="br_ln147"/></StgValue>
</operation>

<operation id="659" st_id="89" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="450" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_104 = fcmp_oge  i32 %demod_angle_tan2, i32 -162

]]></Node>
<StgValue><ssdm name="tmp_104"/></StgValue>
</operation>

<operation id="660" st_id="89" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="452" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_105 = fcmp_olt  i32 %demod_angle_tan2, i32 -144

]]></Node>
<StgValue><ssdm name="tmp_105"/></StgValue>
</operation>

<operation id="661" st_id="89" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
<literal name="and_ln100" val="0"/>
<literal name="and_ln103" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="649" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_92 = fcmp_oge  i32 %conv4, i32 -60

]]></Node>
<StgValue><ssdm name="tmp_92"/></StgValue>
</operation>

<operation id="662" st_id="89" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
<literal name="and_ln100" val="0"/>
<literal name="and_ln103" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="650" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln106_1 = and i1 %or_ln76, i1 %tmp_92

]]></Node>
<StgValue><ssdm name="and_ln106_1"/></StgValue>
</operation>

<operation id="663" st_id="89" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
<literal name="and_ln100" val="0"/>
<literal name="and_ln103" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="651" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_93 = fcmp_olt  i32 %conv4, i32 -30

]]></Node>
<StgValue><ssdm name="tmp_93"/></StgValue>
</operation>

<operation id="664" st_id="89" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
<literal name="and_ln100" val="0"/>
<literal name="and_ln103" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="652" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln106 = and i1 %and_ln106_1, i1 %tmp_93

]]></Node>
<StgValue><ssdm name="and_ln106"/></StgValue>
</operation>

<operation id="665" st_id="89" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
<literal name="and_ln100" val="0"/>
<literal name="and_ln103" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="653" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln106 = br i1 %and_ln106, void, void

]]></Node>
<StgValue><ssdm name="br_ln106"/></StgValue>
</operation>

<operation id="666" st_id="89" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
<literal name="and_ln100" val="0"/>
<literal name="and_ln103" val="0"/>
<literal name="and_ln106" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="655" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_98 = fcmp_oge  i32 %conv4, i32 -30

]]></Node>
<StgValue><ssdm name="tmp_98"/></StgValue>
</operation>

<operation id="667" st_id="89" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
<literal name="and_ln100" val="0"/>
<literal name="and_ln103" val="0"/>
<literal name="and_ln106" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="657" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_99 = fcmp_olt  i32 %conv4, i32 0

]]></Node>
<StgValue><ssdm name="tmp_99"/></StgValue>
</operation>
</state>

<state id="90" st_id="90">

<operation id="668" st_id="90" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="217" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_106 = fcmp_oge  i32 %demod_angle_tan2, i32 165

]]></Node>
<StgValue><ssdm name="tmp_106"/></StgValue>
</operation>

<operation id="669" st_id="90" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="218" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln215_1 = and i1 %or_ln117, i1 %tmp_106

]]></Node>
<StgValue><ssdm name="and_ln215_1"/></StgValue>
</operation>

<operation id="670" st_id="90" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="219" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_107 = fcmp_olt  i32 %demod_angle_tan2, i32 180

]]></Node>
<StgValue><ssdm name="tmp_107"/></StgValue>
</operation>

<operation id="671" st_id="90" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="220" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln215 = and i1 %and_ln215_1, i1 %tmp_107

]]></Node>
<StgValue><ssdm name="and_ln215"/></StgValue>
</operation>

<operation id="672" st_id="90" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="221" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln215 = br i1 %and_ln215, void, void

]]></Node>
<StgValue><ssdm name="br_ln215"/></StgValue>
</operation>

<operation id="673" st_id="90" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="223" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_110 = fcmp_oge  i32 %demod_angle_tan2, i32 -180

]]></Node>
<StgValue><ssdm name="tmp_110"/></StgValue>
</operation>

<operation id="674" st_id="90" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="225" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_111 = fcmp_olt  i32 %demod_angle_tan2, i32 -165

]]></Node>
<StgValue><ssdm name="tmp_111"/></StgValue>
</operation>

<operation id="675" st_id="90" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="450" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_104 = fcmp_oge  i32 %demod_angle_tan2, i32 -162

]]></Node>
<StgValue><ssdm name="tmp_104"/></StgValue>
</operation>

<operation id="676" st_id="90" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="451" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln150_1 = and i1 %or_ln117, i1 %tmp_104

]]></Node>
<StgValue><ssdm name="and_ln150_1"/></StgValue>
</operation>

<operation id="677" st_id="90" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="452" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_105 = fcmp_olt  i32 %demod_angle_tan2, i32 -144

]]></Node>
<StgValue><ssdm name="tmp_105"/></StgValue>
</operation>

<operation id="678" st_id="90" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="453" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln150 = and i1 %and_ln150_1, i1 %tmp_105

]]></Node>
<StgValue><ssdm name="and_ln150"/></StgValue>
</operation>

<operation id="679" st_id="90" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="454" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln150 = br i1 %and_ln150, void, void

]]></Node>
<StgValue><ssdm name="br_ln150"/></StgValue>
</operation>

<operation id="680" st_id="90" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="456" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_108 = fcmp_oge  i32 %demod_angle_tan2, i32 -144

]]></Node>
<StgValue><ssdm name="tmp_108"/></StgValue>
</operation>

<operation id="681" st_id="90" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="458" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_109 = fcmp_olt  i32 %demod_angle_tan2, i32 -126

]]></Node>
<StgValue><ssdm name="tmp_109"/></StgValue>
</operation>

<operation id="682" st_id="90" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
<literal name="and_ln100" val="0"/>
<literal name="and_ln103" val="0"/>
<literal name="and_ln106" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="655" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_98 = fcmp_oge  i32 %conv4, i32 -30

]]></Node>
<StgValue><ssdm name="tmp_98"/></StgValue>
</operation>

<operation id="683" st_id="90" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
<literal name="and_ln100" val="0"/>
<literal name="and_ln103" val="0"/>
<literal name="and_ln106" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="656" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln109_1 = and i1 %or_ln76, i1 %tmp_98

]]></Node>
<StgValue><ssdm name="and_ln109_1"/></StgValue>
</operation>

<operation id="684" st_id="90" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
<literal name="and_ln100" val="0"/>
<literal name="and_ln103" val="0"/>
<literal name="and_ln106" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="657" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_99 = fcmp_olt  i32 %conv4, i32 0

]]></Node>
<StgValue><ssdm name="tmp_99"/></StgValue>
</operation>

<operation id="685" st_id="90" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
<literal name="and_ln100" val="0"/>
<literal name="and_ln103" val="0"/>
<literal name="and_ln106" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="658" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln109 = and i1 %and_ln109_1, i1 %tmp_99

]]></Node>
<StgValue><ssdm name="and_ln109"/></StgValue>
</operation>

<operation id="686" st_id="90" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
<literal name="and_ln100" val="0"/>
<literal name="and_ln103" val="0"/>
<literal name="and_ln106" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="659" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln109 = br i1 %and_ln109, void, void

]]></Node>
<StgValue><ssdm name="br_ln109"/></StgValue>
</operation>
</state>

<state id="91" st_id="91">

<operation id="687" st_id="91" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="223" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_110 = fcmp_oge  i32 %demod_angle_tan2, i32 -180

]]></Node>
<StgValue><ssdm name="tmp_110"/></StgValue>
</operation>

<operation id="688" st_id="91" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="224" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln218_1 = and i1 %or_ln117, i1 %tmp_110

]]></Node>
<StgValue><ssdm name="and_ln218_1"/></StgValue>
</operation>

<operation id="689" st_id="91" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="225" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_111 = fcmp_olt  i32 %demod_angle_tan2, i32 -165

]]></Node>
<StgValue><ssdm name="tmp_111"/></StgValue>
</operation>

<operation id="690" st_id="91" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="226" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln218 = and i1 %and_ln218_1, i1 %tmp_111

]]></Node>
<StgValue><ssdm name="and_ln218"/></StgValue>
</operation>

<operation id="691" st_id="91" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="227" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln218 = br i1 %and_ln218, void, void

]]></Node>
<StgValue><ssdm name="br_ln218"/></StgValue>
</operation>

<operation id="692" st_id="91" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="229" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_114 = fcmp_oge  i32 %demod_angle_tan2, i32 -165

]]></Node>
<StgValue><ssdm name="tmp_114"/></StgValue>
</operation>

<operation id="693" st_id="91" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="231" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_115 = fcmp_olt  i32 %demod_angle_tan2, i32 -150

]]></Node>
<StgValue><ssdm name="tmp_115"/></StgValue>
</operation>

<operation id="694" st_id="91" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="456" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_108 = fcmp_oge  i32 %demod_angle_tan2, i32 -144

]]></Node>
<StgValue><ssdm name="tmp_108"/></StgValue>
</operation>

<operation id="695" st_id="91" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="457" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln153_1 = and i1 %or_ln117, i1 %tmp_108

]]></Node>
<StgValue><ssdm name="and_ln153_1"/></StgValue>
</operation>

<operation id="696" st_id="91" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="458" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_109 = fcmp_olt  i32 %demod_angle_tan2, i32 -126

]]></Node>
<StgValue><ssdm name="tmp_109"/></StgValue>
</operation>

<operation id="697" st_id="91" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="459" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln153 = and i1 %and_ln153_1, i1 %tmp_109

]]></Node>
<StgValue><ssdm name="and_ln153"/></StgValue>
</operation>

<operation id="698" st_id="91" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="460" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln153 = br i1 %and_ln153, void, void

]]></Node>
<StgValue><ssdm name="br_ln153"/></StgValue>
</operation>

<operation id="699" st_id="91" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="462" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_112 = fcmp_oge  i32 %demod_angle_tan2, i32 -126

]]></Node>
<StgValue><ssdm name="tmp_112"/></StgValue>
</operation>

<operation id="700" st_id="91" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="464" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_113 = fcmp_olt  i32 %demod_angle_tan2, i32 -108

]]></Node>
<StgValue><ssdm name="tmp_113"/></StgValue>
</operation>
</state>

<state id="92" st_id="92">

<operation id="701" st_id="92" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="229" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_114 = fcmp_oge  i32 %demod_angle_tan2, i32 -165

]]></Node>
<StgValue><ssdm name="tmp_114"/></StgValue>
</operation>

<operation id="702" st_id="92" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="230" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln221_1 = and i1 %or_ln117, i1 %tmp_114

]]></Node>
<StgValue><ssdm name="and_ln221_1"/></StgValue>
</operation>

<operation id="703" st_id="92" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="231" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_115 = fcmp_olt  i32 %demod_angle_tan2, i32 -150

]]></Node>
<StgValue><ssdm name="tmp_115"/></StgValue>
</operation>

<operation id="704" st_id="92" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="232" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln221 = and i1 %and_ln221_1, i1 %tmp_115

]]></Node>
<StgValue><ssdm name="and_ln221"/></StgValue>
</operation>

<operation id="705" st_id="92" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="233" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln221 = br i1 %and_ln221, void, void

]]></Node>
<StgValue><ssdm name="br_ln221"/></StgValue>
</operation>

<operation id="706" st_id="92" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="235" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_118 = fcmp_oge  i32 %demod_angle_tan2, i32 -150

]]></Node>
<StgValue><ssdm name="tmp_118"/></StgValue>
</operation>

<operation id="707" st_id="92" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="237" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_119 = fcmp_olt  i32 %demod_angle_tan2, i32 -135

]]></Node>
<StgValue><ssdm name="tmp_119"/></StgValue>
</operation>

<operation id="708" st_id="92" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="462" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_112 = fcmp_oge  i32 %demod_angle_tan2, i32 -126

]]></Node>
<StgValue><ssdm name="tmp_112"/></StgValue>
</operation>

<operation id="709" st_id="92" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="463" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln156_1 = and i1 %or_ln117, i1 %tmp_112

]]></Node>
<StgValue><ssdm name="and_ln156_1"/></StgValue>
</operation>

<operation id="710" st_id="92" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="464" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_113 = fcmp_olt  i32 %demod_angle_tan2, i32 -108

]]></Node>
<StgValue><ssdm name="tmp_113"/></StgValue>
</operation>

<operation id="711" st_id="92" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="465" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln156 = and i1 %and_ln156_1, i1 %tmp_113

]]></Node>
<StgValue><ssdm name="and_ln156"/></StgValue>
</operation>

<operation id="712" st_id="92" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="466" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln156 = br i1 %and_ln156, void, void

]]></Node>
<StgValue><ssdm name="br_ln156"/></StgValue>
</operation>

<operation id="713" st_id="92" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="468" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_116 = fcmp_oge  i32 %demod_angle_tan2, i32 -108

]]></Node>
<StgValue><ssdm name="tmp_116"/></StgValue>
</operation>

<operation id="714" st_id="92" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="470" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_117 = fcmp_olt  i32 %demod_angle_tan2, i32 -90

]]></Node>
<StgValue><ssdm name="tmp_117"/></StgValue>
</operation>
</state>

<state id="93" st_id="93">

<operation id="715" st_id="93" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="235" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_118 = fcmp_oge  i32 %demod_angle_tan2, i32 -150

]]></Node>
<StgValue><ssdm name="tmp_118"/></StgValue>
</operation>

<operation id="716" st_id="93" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="236" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln224_1 = and i1 %or_ln117, i1 %tmp_118

]]></Node>
<StgValue><ssdm name="and_ln224_1"/></StgValue>
</operation>

<operation id="717" st_id="93" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="237" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_119 = fcmp_olt  i32 %demod_angle_tan2, i32 -135

]]></Node>
<StgValue><ssdm name="tmp_119"/></StgValue>
</operation>

<operation id="718" st_id="93" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="238" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln224 = and i1 %and_ln224_1, i1 %tmp_119

]]></Node>
<StgValue><ssdm name="and_ln224"/></StgValue>
</operation>

<operation id="719" st_id="93" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="240" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:5 %br_ln224 = br i1 %and_ln224, void, void

]]></Node>
<StgValue><ssdm name="br_ln224"/></StgValue>
</operation>

<operation id="720" st_id="93" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="242" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_122 = fcmp_oge  i32 %demod_angle_tan2, i32 -135

]]></Node>
<StgValue><ssdm name="tmp_122"/></StgValue>
</operation>

<operation id="721" st_id="93" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="244" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_123 = fcmp_olt  i32 %demod_angle_tan2, i32 -120

]]></Node>
<StgValue><ssdm name="tmp_123"/></StgValue>
</operation>

<operation id="722" st_id="93" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="468" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_116 = fcmp_oge  i32 %demod_angle_tan2, i32 -108

]]></Node>
<StgValue><ssdm name="tmp_116"/></StgValue>
</operation>

<operation id="723" st_id="93" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="469" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln159_1 = and i1 %or_ln117, i1 %tmp_116

]]></Node>
<StgValue><ssdm name="and_ln159_1"/></StgValue>
</operation>

<operation id="724" st_id="93" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="470" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_117 = fcmp_olt  i32 %demod_angle_tan2, i32 -90

]]></Node>
<StgValue><ssdm name="tmp_117"/></StgValue>
</operation>

<operation id="725" st_id="93" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="471" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln159 = and i1 %and_ln159_1, i1 %tmp_117

]]></Node>
<StgValue><ssdm name="and_ln159"/></StgValue>
</operation>

<operation id="726" st_id="93" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="472" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln159 = br i1 %and_ln159, void, void

]]></Node>
<StgValue><ssdm name="br_ln159"/></StgValue>
</operation>

<operation id="727" st_id="93" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="474" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_120 = fcmp_oge  i32 %demod_angle_tan2, i32 -90

]]></Node>
<StgValue><ssdm name="tmp_120"/></StgValue>
</operation>

<operation id="728" st_id="93" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="476" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_121 = fcmp_olt  i32 %demod_angle_tan2, i32 -72

]]></Node>
<StgValue><ssdm name="tmp_121"/></StgValue>
</operation>
</state>

<state id="94" st_id="94">

<operation id="729" st_id="94" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="242" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_122 = fcmp_oge  i32 %demod_angle_tan2, i32 -135

]]></Node>
<StgValue><ssdm name="tmp_122"/></StgValue>
</operation>

<operation id="730" st_id="94" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="243" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln227_1 = and i1 %or_ln117, i1 %tmp_122

]]></Node>
<StgValue><ssdm name="and_ln227_1"/></StgValue>
</operation>

<operation id="731" st_id="94" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="244" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_123 = fcmp_olt  i32 %demod_angle_tan2, i32 -120

]]></Node>
<StgValue><ssdm name="tmp_123"/></StgValue>
</operation>

<operation id="732" st_id="94" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="245" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln227 = and i1 %and_ln227_1, i1 %tmp_123

]]></Node>
<StgValue><ssdm name="and_ln227"/></StgValue>
</operation>

<operation id="733" st_id="94" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="246" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln227 = br i1 %and_ln227, void, void

]]></Node>
<StgValue><ssdm name="br_ln227"/></StgValue>
</operation>

<operation id="734" st_id="94" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="248" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_126 = fcmp_oge  i32 %demod_angle_tan2, i32 -120

]]></Node>
<StgValue><ssdm name="tmp_126"/></StgValue>
</operation>

<operation id="735" st_id="94" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="250" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_127 = fcmp_olt  i32 %demod_angle_tan2, i32 -105

]]></Node>
<StgValue><ssdm name="tmp_127"/></StgValue>
</operation>

<operation id="736" st_id="94" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="474" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_120 = fcmp_oge  i32 %demod_angle_tan2, i32 -90

]]></Node>
<StgValue><ssdm name="tmp_120"/></StgValue>
</operation>

<operation id="737" st_id="94" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="475" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln162_1 = and i1 %or_ln117, i1 %tmp_120

]]></Node>
<StgValue><ssdm name="and_ln162_1"/></StgValue>
</operation>

<operation id="738" st_id="94" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="476" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_121 = fcmp_olt  i32 %demod_angle_tan2, i32 -72

]]></Node>
<StgValue><ssdm name="tmp_121"/></StgValue>
</operation>

<operation id="739" st_id="94" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="477" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln162 = and i1 %and_ln162_1, i1 %tmp_121

]]></Node>
<StgValue><ssdm name="and_ln162"/></StgValue>
</operation>

<operation id="740" st_id="94" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="478" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln162 = br i1 %and_ln162, void, void

]]></Node>
<StgValue><ssdm name="br_ln162"/></StgValue>
</operation>

<operation id="741" st_id="94" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="480" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_124 = fcmp_oge  i32 %demod_angle_tan2, i32 -72

]]></Node>
<StgValue><ssdm name="tmp_124"/></StgValue>
</operation>

<operation id="742" st_id="94" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="482" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_125 = fcmp_olt  i32 %demod_angle_tan2, i32 -54

]]></Node>
<StgValue><ssdm name="tmp_125"/></StgValue>
</operation>
</state>

<state id="95" st_id="95">

<operation id="743" st_id="95" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="248" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_126 = fcmp_oge  i32 %demod_angle_tan2, i32 -120

]]></Node>
<StgValue><ssdm name="tmp_126"/></StgValue>
</operation>

<operation id="744" st_id="95" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="249" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln230_1 = and i1 %or_ln117, i1 %tmp_126

]]></Node>
<StgValue><ssdm name="and_ln230_1"/></StgValue>
</operation>

<operation id="745" st_id="95" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="250" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_127 = fcmp_olt  i32 %demod_angle_tan2, i32 -105

]]></Node>
<StgValue><ssdm name="tmp_127"/></StgValue>
</operation>

<operation id="746" st_id="95" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="251" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln230 = and i1 %and_ln230_1, i1 %tmp_127

]]></Node>
<StgValue><ssdm name="and_ln230"/></StgValue>
</operation>

<operation id="747" st_id="95" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="252" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln230 = br i1 %and_ln230, void, void

]]></Node>
<StgValue><ssdm name="br_ln230"/></StgValue>
</operation>

<operation id="748" st_id="95" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="254" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_130 = fcmp_oge  i32 %demod_angle_tan2, i32 -105

]]></Node>
<StgValue><ssdm name="tmp_130"/></StgValue>
</operation>

<operation id="749" st_id="95" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="256" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_131 = fcmp_olt  i32 %demod_angle_tan2, i32 -90

]]></Node>
<StgValue><ssdm name="tmp_131"/></StgValue>
</operation>

<operation id="750" st_id="95" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="480" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_124 = fcmp_oge  i32 %demod_angle_tan2, i32 -72

]]></Node>
<StgValue><ssdm name="tmp_124"/></StgValue>
</operation>

<operation id="751" st_id="95" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="481" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln165_1 = and i1 %or_ln117, i1 %tmp_124

]]></Node>
<StgValue><ssdm name="and_ln165_1"/></StgValue>
</operation>

<operation id="752" st_id="95" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="482" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_125 = fcmp_olt  i32 %demod_angle_tan2, i32 -54

]]></Node>
<StgValue><ssdm name="tmp_125"/></StgValue>
</operation>

<operation id="753" st_id="95" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="483" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln165 = and i1 %and_ln165_1, i1 %tmp_125

]]></Node>
<StgValue><ssdm name="and_ln165"/></StgValue>
</operation>

<operation id="754" st_id="95" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="484" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln165 = br i1 %and_ln165, void, void

]]></Node>
<StgValue><ssdm name="br_ln165"/></StgValue>
</operation>

<operation id="755" st_id="95" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
<literal name="and_ln165" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="486" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_128 = fcmp_oge  i32 %demod_angle_tan2, i32 -54

]]></Node>
<StgValue><ssdm name="tmp_128"/></StgValue>
</operation>

<operation id="756" st_id="95" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
<literal name="and_ln165" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_129 = fcmp_olt  i32 %demod_angle_tan2, i32 -36

]]></Node>
<StgValue><ssdm name="tmp_129"/></StgValue>
</operation>
</state>

<state id="96" st_id="96">

<operation id="757" st_id="96" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="254" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_130 = fcmp_oge  i32 %demod_angle_tan2, i32 -105

]]></Node>
<StgValue><ssdm name="tmp_130"/></StgValue>
</operation>

<operation id="758" st_id="96" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln233_1 = and i1 %or_ln117, i1 %tmp_130

]]></Node>
<StgValue><ssdm name="and_ln233_1"/></StgValue>
</operation>

<operation id="759" st_id="96" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="256" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_131 = fcmp_olt  i32 %demod_angle_tan2, i32 -90

]]></Node>
<StgValue><ssdm name="tmp_131"/></StgValue>
</operation>

<operation id="760" st_id="96" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="257" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln233 = and i1 %and_ln233_1, i1 %tmp_131

]]></Node>
<StgValue><ssdm name="and_ln233"/></StgValue>
</operation>

<operation id="761" st_id="96" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="258" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln233 = br i1 %and_ln233, void, void

]]></Node>
<StgValue><ssdm name="br_ln233"/></StgValue>
</operation>

<operation id="762" st_id="96" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="260" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_134 = fcmp_oge  i32 %demod_angle_tan2, i32 -90

]]></Node>
<StgValue><ssdm name="tmp_134"/></StgValue>
</operation>

<operation id="763" st_id="96" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="262" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_135 = fcmp_olt  i32 %demod_angle_tan2, i32 -75

]]></Node>
<StgValue><ssdm name="tmp_135"/></StgValue>
</operation>

<operation id="764" st_id="96" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
<literal name="and_ln165" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="486" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_128 = fcmp_oge  i32 %demod_angle_tan2, i32 -54

]]></Node>
<StgValue><ssdm name="tmp_128"/></StgValue>
</operation>

<operation id="765" st_id="96" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
<literal name="and_ln165" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="487" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln168_1 = and i1 %or_ln117, i1 %tmp_128

]]></Node>
<StgValue><ssdm name="and_ln168_1"/></StgValue>
</operation>

<operation id="766" st_id="96" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
<literal name="and_ln165" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_129 = fcmp_olt  i32 %demod_angle_tan2, i32 -36

]]></Node>
<StgValue><ssdm name="tmp_129"/></StgValue>
</operation>

<operation id="767" st_id="96" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
<literal name="and_ln165" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="489" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln168 = and i1 %and_ln168_1, i1 %tmp_129

]]></Node>
<StgValue><ssdm name="and_ln168"/></StgValue>
</operation>

<operation id="768" st_id="96" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
<literal name="and_ln165" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="490" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln168 = br i1 %and_ln168, void, void

]]></Node>
<StgValue><ssdm name="br_ln168"/></StgValue>
</operation>

<operation id="769" st_id="96" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
<literal name="and_ln165" val="0"/>
<literal name="and_ln168" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="492" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_132 = fcmp_oge  i32 %demod_angle_tan2, i32 -36

]]></Node>
<StgValue><ssdm name="tmp_132"/></StgValue>
</operation>

<operation id="770" st_id="96" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
<literal name="and_ln165" val="0"/>
<literal name="and_ln168" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="494" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_133 = fcmp_olt  i32 %demod_angle_tan2, i32 -18

]]></Node>
<StgValue><ssdm name="tmp_133"/></StgValue>
</operation>
</state>

<state id="97" st_id="97">

<operation id="771" st_id="97" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="260" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_134 = fcmp_oge  i32 %demod_angle_tan2, i32 -90

]]></Node>
<StgValue><ssdm name="tmp_134"/></StgValue>
</operation>

<operation id="772" st_id="97" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="261" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln237_1 = and i1 %or_ln117, i1 %tmp_134

]]></Node>
<StgValue><ssdm name="and_ln237_1"/></StgValue>
</operation>

<operation id="773" st_id="97" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="262" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_135 = fcmp_olt  i32 %demod_angle_tan2, i32 -75

]]></Node>
<StgValue><ssdm name="tmp_135"/></StgValue>
</operation>

<operation id="774" st_id="97" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="263" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln237 = and i1 %and_ln237_1, i1 %tmp_135

]]></Node>
<StgValue><ssdm name="and_ln237"/></StgValue>
</operation>

<operation id="775" st_id="97" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="264" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln237 = br i1 %and_ln237, void, void

]]></Node>
<StgValue><ssdm name="br_ln237"/></StgValue>
</operation>

<operation id="776" st_id="97" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="266" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_138 = fcmp_oge  i32 %demod_angle_tan2, i32 -75

]]></Node>
<StgValue><ssdm name="tmp_138"/></StgValue>
</operation>

<operation id="777" st_id="97" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="268" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_139 = fcmp_olt  i32 %demod_angle_tan2, i32 -60

]]></Node>
<StgValue><ssdm name="tmp_139"/></StgValue>
</operation>

<operation id="778" st_id="97" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
<literal name="and_ln165" val="0"/>
<literal name="and_ln168" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="492" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_132 = fcmp_oge  i32 %demod_angle_tan2, i32 -36

]]></Node>
<StgValue><ssdm name="tmp_132"/></StgValue>
</operation>

<operation id="779" st_id="97" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
<literal name="and_ln165" val="0"/>
<literal name="and_ln168" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="493" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln171_1 = and i1 %or_ln117, i1 %tmp_132

]]></Node>
<StgValue><ssdm name="and_ln171_1"/></StgValue>
</operation>

<operation id="780" st_id="97" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
<literal name="and_ln165" val="0"/>
<literal name="and_ln168" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="494" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_133 = fcmp_olt  i32 %demod_angle_tan2, i32 -18

]]></Node>
<StgValue><ssdm name="tmp_133"/></StgValue>
</operation>

<operation id="781" st_id="97" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
<literal name="and_ln165" val="0"/>
<literal name="and_ln168" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="495" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln171 = and i1 %and_ln171_1, i1 %tmp_133

]]></Node>
<StgValue><ssdm name="and_ln171"/></StgValue>
</operation>

<operation id="782" st_id="97" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
<literal name="and_ln165" val="0"/>
<literal name="and_ln168" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="496" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln171 = br i1 %and_ln171, void, void

]]></Node>
<StgValue><ssdm name="br_ln171"/></StgValue>
</operation>

<operation id="783" st_id="97" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
<literal name="and_ln165" val="0"/>
<literal name="and_ln168" val="0"/>
<literal name="and_ln171" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="498" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_136 = fcmp_oge  i32 %demod_angle_tan2, i32 -18

]]></Node>
<StgValue><ssdm name="tmp_136"/></StgValue>
</operation>

<operation id="784" st_id="97" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
<literal name="and_ln165" val="0"/>
<literal name="and_ln168" val="0"/>
<literal name="and_ln171" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="500" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_137 = fcmp_olt  i32 %demod_angle_tan2, i32 0

]]></Node>
<StgValue><ssdm name="tmp_137"/></StgValue>
</operation>
</state>

<state id="98" st_id="98">

<operation id="785" st_id="98" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="266" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_138 = fcmp_oge  i32 %demod_angle_tan2, i32 -75

]]></Node>
<StgValue><ssdm name="tmp_138"/></StgValue>
</operation>

<operation id="786" st_id="98" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="267" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln240_1 = and i1 %or_ln117, i1 %tmp_138

]]></Node>
<StgValue><ssdm name="and_ln240_1"/></StgValue>
</operation>

<operation id="787" st_id="98" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="268" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_139 = fcmp_olt  i32 %demod_angle_tan2, i32 -60

]]></Node>
<StgValue><ssdm name="tmp_139"/></StgValue>
</operation>

<operation id="788" st_id="98" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="269" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln240 = and i1 %and_ln240_1, i1 %tmp_139

]]></Node>
<StgValue><ssdm name="and_ln240"/></StgValue>
</operation>

<operation id="789" st_id="98" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="270" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln240 = br i1 %and_ln240, void, void

]]></Node>
<StgValue><ssdm name="br_ln240"/></StgValue>
</operation>

<operation id="790" st_id="98" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="272" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_140 = fcmp_oge  i32 %demod_angle_tan2, i32 -60

]]></Node>
<StgValue><ssdm name="tmp_140"/></StgValue>
</operation>

<operation id="791" st_id="98" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="274" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_141 = fcmp_olt  i32 %demod_angle_tan2, i32 -45

]]></Node>
<StgValue><ssdm name="tmp_141"/></StgValue>
</operation>

<operation id="792" st_id="98" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
<literal name="and_ln165" val="0"/>
<literal name="and_ln168" val="0"/>
<literal name="and_ln171" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="498" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_136 = fcmp_oge  i32 %demod_angle_tan2, i32 -18

]]></Node>
<StgValue><ssdm name="tmp_136"/></StgValue>
</operation>

<operation id="793" st_id="98" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
<literal name="and_ln165" val="0"/>
<literal name="and_ln168" val="0"/>
<literal name="and_ln171" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="499" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln174_1 = and i1 %or_ln117, i1 %tmp_136

]]></Node>
<StgValue><ssdm name="and_ln174_1"/></StgValue>
</operation>

<operation id="794" st_id="98" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
<literal name="and_ln165" val="0"/>
<literal name="and_ln168" val="0"/>
<literal name="and_ln171" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="500" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_137 = fcmp_olt  i32 %demod_angle_tan2, i32 0

]]></Node>
<StgValue><ssdm name="tmp_137"/></StgValue>
</operation>

<operation id="795" st_id="98" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
<literal name="and_ln165" val="0"/>
<literal name="and_ln168" val="0"/>
<literal name="and_ln171" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="501" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln174 = and i1 %and_ln174_1, i1 %tmp_137

]]></Node>
<StgValue><ssdm name="and_ln174"/></StgValue>
</operation>

<operation id="796" st_id="98" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
<literal name="and_ln165" val="0"/>
<literal name="and_ln168" val="0"/>
<literal name="and_ln171" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="502" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln174 = br i1 %and_ln174, void, void

]]></Node>
<StgValue><ssdm name="br_ln174"/></StgValue>
</operation>
</state>

<state id="99" st_id="99">

<operation id="797" st_id="99" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="272" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_140 = fcmp_oge  i32 %demod_angle_tan2, i32 -60

]]></Node>
<StgValue><ssdm name="tmp_140"/></StgValue>
</operation>

<operation id="798" st_id="99" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="273" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln243_1 = and i1 %or_ln117, i1 %tmp_140

]]></Node>
<StgValue><ssdm name="and_ln243_1"/></StgValue>
</operation>

<operation id="799" st_id="99" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="274" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_141 = fcmp_olt  i32 %demod_angle_tan2, i32 -45

]]></Node>
<StgValue><ssdm name="tmp_141"/></StgValue>
</operation>

<operation id="800" st_id="99" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="275" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln243 = and i1 %and_ln243_1, i1 %tmp_141

]]></Node>
<StgValue><ssdm name="and_ln243"/></StgValue>
</operation>

<operation id="801" st_id="99" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="276" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln243 = br i1 %and_ln243, void, void

]]></Node>
<StgValue><ssdm name="br_ln243"/></StgValue>
</operation>

<operation id="802" st_id="99" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
<literal name="and_ln243" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="278" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_142 = fcmp_oge  i32 %demod_angle_tan2, i32 -45

]]></Node>
<StgValue><ssdm name="tmp_142"/></StgValue>
</operation>

<operation id="803" st_id="99" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
<literal name="and_ln243" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="280" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_143 = fcmp_olt  i32 %demod_angle_tan2, i32 -30

]]></Node>
<StgValue><ssdm name="tmp_143"/></StgValue>
</operation>
</state>

<state id="100" st_id="100">

<operation id="804" st_id="100" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
<literal name="and_ln243" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="278" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_142 = fcmp_oge  i32 %demod_angle_tan2, i32 -45

]]></Node>
<StgValue><ssdm name="tmp_142"/></StgValue>
</operation>

<operation id="805" st_id="100" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
<literal name="and_ln243" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="279" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln246_1 = and i1 %or_ln117, i1 %tmp_142

]]></Node>
<StgValue><ssdm name="and_ln246_1"/></StgValue>
</operation>

<operation id="806" st_id="100" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
<literal name="and_ln243" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="280" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_143 = fcmp_olt  i32 %demod_angle_tan2, i32 -30

]]></Node>
<StgValue><ssdm name="tmp_143"/></StgValue>
</operation>

<operation id="807" st_id="100" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
<literal name="and_ln243" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="281" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln246 = and i1 %and_ln246_1, i1 %tmp_143

]]></Node>
<StgValue><ssdm name="and_ln246"/></StgValue>
</operation>

<operation id="808" st_id="100" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
<literal name="and_ln243" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="282" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln246 = br i1 %and_ln246, void, void

]]></Node>
<StgValue><ssdm name="br_ln246"/></StgValue>
</operation>

<operation id="809" st_id="100" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
<literal name="and_ln243" val="0"/>
<literal name="and_ln246" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="284" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_144 = fcmp_oge  i32 %demod_angle_tan2, i32 -30

]]></Node>
<StgValue><ssdm name="tmp_144"/></StgValue>
</operation>

<operation id="810" st_id="100" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
<literal name="and_ln243" val="0"/>
<literal name="and_ln246" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="286" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_145 = fcmp_olt  i32 %demod_angle_tan2, i32 -15

]]></Node>
<StgValue><ssdm name="tmp_145"/></StgValue>
</operation>
</state>

<state id="101" st_id="101">

<operation id="811" st_id="101" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
<literal name="and_ln243" val="0"/>
<literal name="and_ln246" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="284" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_144 = fcmp_oge  i32 %demod_angle_tan2, i32 -30

]]></Node>
<StgValue><ssdm name="tmp_144"/></StgValue>
</operation>

<operation id="812" st_id="101" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
<literal name="and_ln243" val="0"/>
<literal name="and_ln246" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="285" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln249_1 = and i1 %or_ln117, i1 %tmp_144

]]></Node>
<StgValue><ssdm name="and_ln249_1"/></StgValue>
</operation>

<operation id="813" st_id="101" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
<literal name="and_ln243" val="0"/>
<literal name="and_ln246" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="286" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_145 = fcmp_olt  i32 %demod_angle_tan2, i32 -15

]]></Node>
<StgValue><ssdm name="tmp_145"/></StgValue>
</operation>

<operation id="814" st_id="101" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
<literal name="and_ln243" val="0"/>
<literal name="and_ln246" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="287" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln249 = and i1 %and_ln249_1, i1 %tmp_145

]]></Node>
<StgValue><ssdm name="and_ln249"/></StgValue>
</operation>

<operation id="815" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
<literal name="and_ln243" val="0"/>
<literal name="and_ln246" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="288" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln249 = br i1 %and_ln249, void, void

]]></Node>
<StgValue><ssdm name="br_ln249"/></StgValue>
</operation>

<operation id="816" st_id="101" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
<literal name="and_ln243" val="0"/>
<literal name="and_ln246" val="0"/>
<literal name="and_ln249" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="290" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_146 = fcmp_oge  i32 %demod_angle_tan2, i32 -15

]]></Node>
<StgValue><ssdm name="tmp_146"/></StgValue>
</operation>

<operation id="817" st_id="101" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
<literal name="and_ln243" val="0"/>
<literal name="and_ln246" val="0"/>
<literal name="and_ln249" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="292" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_147 = fcmp_olt  i32 %demod_angle_tan2, i32 0

]]></Node>
<StgValue><ssdm name="tmp_147"/></StgValue>
</operation>

<operation id="818" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
<literal name="and_ln243" val="0"/>
<literal name="and_ln246" val="0"/>
<literal name="and_ln249" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="303" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln251 = br void

]]></Node>
<StgValue><ssdm name="br_ln251"/></StgValue>
</operation>

<operation id="819" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
<literal name="and_ln243" val="0"/>
<literal name="and_ln246" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="306" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln248 = br void

]]></Node>
<StgValue><ssdm name="br_ln248"/></StgValue>
</operation>

<operation id="820" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
<literal name="and_ln243" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="309" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln245 = br void

]]></Node>
<StgValue><ssdm name="br_ln245"/></StgValue>
</operation>

<operation id="821" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln242 = br void

]]></Node>
<StgValue><ssdm name="br_ln242"/></StgValue>
</operation>

<operation id="822" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="315" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln239 = br void

]]></Node>
<StgValue><ssdm name="br_ln239"/></StgValue>
</operation>

<operation id="823" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="318" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln236 = br void

]]></Node>
<StgValue><ssdm name="br_ln236"/></StgValue>
</operation>

<operation id="824" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="321" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln232 = br void

]]></Node>
<StgValue><ssdm name="br_ln232"/></StgValue>
</operation>

<operation id="825" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="324" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln229 = br void

]]></Node>
<StgValue><ssdm name="br_ln229"/></StgValue>
</operation>

<operation id="826" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="327" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln226 = br void

]]></Node>
<StgValue><ssdm name="br_ln226"/></StgValue>
</operation>

<operation id="827" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="331" bw="0" op_0_bw="0">
<![CDATA[
:2 %br_ln223 = br void

]]></Node>
<StgValue><ssdm name="br_ln223"/></StgValue>
</operation>

<operation id="828" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="335" bw="0" op_0_bw="0">
<![CDATA[
:2 %br_ln220 = br void

]]></Node>
<StgValue><ssdm name="br_ln220"/></StgValue>
</operation>

<operation id="829" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="339" bw="0" op_0_bw="0">
<![CDATA[
:2 %br_ln217 = br void

]]></Node>
<StgValue><ssdm name="br_ln217"/></StgValue>
</operation>

<operation id="830" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="343" bw="0" op_0_bw="0">
<![CDATA[
:2 %br_ln214 = br void

]]></Node>
<StgValue><ssdm name="br_ln214"/></StgValue>
</operation>

<operation id="831" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="347" bw="0" op_0_bw="0">
<![CDATA[
:2 %br_ln211 = br void

]]></Node>
<StgValue><ssdm name="br_ln211"/></StgValue>
</operation>

<operation id="832" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="351" bw="0" op_0_bw="0">
<![CDATA[
:2 %br_ln208 = br void

]]></Node>
<StgValue><ssdm name="br_ln208"/></StgValue>
</operation>

<operation id="833" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="355" bw="0" op_0_bw="0">
<![CDATA[
:2 %br_ln205 = br void

]]></Node>
<StgValue><ssdm name="br_ln205"/></StgValue>
</operation>

<operation id="834" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="359" bw="0" op_0_bw="0">
<![CDATA[
:2 %br_ln202 = br void

]]></Node>
<StgValue><ssdm name="br_ln202"/></StgValue>
</operation>

<operation id="835" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="363" bw="0" op_0_bw="0">
<![CDATA[
:2 %br_ln199 = br void

]]></Node>
<StgValue><ssdm name="br_ln199"/></StgValue>
</operation>

<operation id="836" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="367" bw="0" op_0_bw="0">
<![CDATA[
:2 %br_ln196 = br void

]]></Node>
<StgValue><ssdm name="br_ln196"/></StgValue>
</operation>

<operation id="837" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="371" bw="0" op_0_bw="0">
<![CDATA[
:2 %br_ln193 = br void

]]></Node>
<StgValue><ssdm name="br_ln193"/></StgValue>
</operation>

<operation id="838" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="375" bw="0" op_0_bw="0">
<![CDATA[
:2 %br_ln190 = br void

]]></Node>
<StgValue><ssdm name="br_ln190"/></StgValue>
</operation>

<operation id="839" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="379" bw="0" op_0_bw="0">
<![CDATA[
:2 %br_ln187 = br void

]]></Node>
<StgValue><ssdm name="br_ln187"/></StgValue>
</operation>

<operation id="840" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="383" bw="0" op_0_bw="0">
<![CDATA[
:2 %br_ln184 = br void

]]></Node>
<StgValue><ssdm name="br_ln184"/></StgValue>
</operation>

<operation id="841" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
<literal name="and_ln165" val="0"/>
<literal name="and_ln168" val="0"/>
<literal name="and_ln171" val="0"/>
<literal name="and_ln174" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="505" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln0 = br void

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="842" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
<literal name="and_ln165" val="0"/>
<literal name="and_ln168" val="0"/>
<literal name="and_ln171" val="0"/>
<literal name="and_ln174" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="508" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln176 = br void

]]></Node>
<StgValue><ssdm name="br_ln176"/></StgValue>
</operation>

<operation id="843" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
<literal name="and_ln165" val="0"/>
<literal name="and_ln168" val="0"/>
<literal name="and_ln171" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="511" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln173 = br void

]]></Node>
<StgValue><ssdm name="br_ln173"/></StgValue>
</operation>

<operation id="844" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
<literal name="and_ln165" val="0"/>
<literal name="and_ln168" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="514" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln170 = br void

]]></Node>
<StgValue><ssdm name="br_ln170"/></StgValue>
</operation>

<operation id="845" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
<literal name="and_ln165" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="517" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln167 = br void

]]></Node>
<StgValue><ssdm name="br_ln167"/></StgValue>
</operation>

<operation id="846" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="520" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln164 = br void

]]></Node>
<StgValue><ssdm name="br_ln164"/></StgValue>
</operation>

<operation id="847" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="523" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln161 = br void

]]></Node>
<StgValue><ssdm name="br_ln161"/></StgValue>
</operation>

<operation id="848" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="526" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln158 = br void

]]></Node>
<StgValue><ssdm name="br_ln158"/></StgValue>
</operation>

<operation id="849" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="529" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln155 = br void

]]></Node>
<StgValue><ssdm name="br_ln155"/></StgValue>
</operation>

<operation id="850" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="532" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln152 = br void

]]></Node>
<StgValue><ssdm name="br_ln152"/></StgValue>
</operation>

<operation id="851" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="535" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln149 = br void

]]></Node>
<StgValue><ssdm name="br_ln149"/></StgValue>
</operation>

<operation id="852" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="539" bw="0" op_0_bw="0">
<![CDATA[
:2 %br_ln146 = br void

]]></Node>
<StgValue><ssdm name="br_ln146"/></StgValue>
</operation>

<operation id="853" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="543" bw="0" op_0_bw="0">
<![CDATA[
:2 %br_ln143 = br void

]]></Node>
<StgValue><ssdm name="br_ln143"/></StgValue>
</operation>

<operation id="854" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="547" bw="0" op_0_bw="0">
<![CDATA[
:2 %br_ln140 = br void

]]></Node>
<StgValue><ssdm name="br_ln140"/></StgValue>
</operation>

<operation id="855" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="551" bw="0" op_0_bw="0">
<![CDATA[
:2 %br_ln137 = br void

]]></Node>
<StgValue><ssdm name="br_ln137"/></StgValue>
</operation>

<operation id="856" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="555" bw="0" op_0_bw="0">
<![CDATA[
:2 %br_ln134 = br void

]]></Node>
<StgValue><ssdm name="br_ln134"/></StgValue>
</operation>

<operation id="857" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="559" bw="0" op_0_bw="0">
<![CDATA[
:2 %br_ln131 = br void

]]></Node>
<StgValue><ssdm name="br_ln131"/></StgValue>
</operation>

<operation id="858" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="563" bw="0" op_0_bw="0">
<![CDATA[
:2 %br_ln128 = br void

]]></Node>
<StgValue><ssdm name="br_ln128"/></StgValue>
</operation>

<operation id="859" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="567" bw="0" op_0_bw="0">
<![CDATA[
:2 %br_ln125 = br void

]]></Node>
<StgValue><ssdm name="br_ln125"/></StgValue>
</operation>

<operation id="860" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="571" bw="0" op_0_bw="0">
<![CDATA[
:2 %br_ln122 = br void

]]></Node>
<StgValue><ssdm name="br_ln122"/></StgValue>
</operation>

<operation id="861" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="575" bw="0" op_0_bw="0">
<![CDATA[
:2 %br_ln119 = br void

]]></Node>
<StgValue><ssdm name="br_ln119"/></StgValue>
</operation>

<operation id="862" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
<literal name="and_ln100" val="0"/>
<literal name="and_ln103" val="0"/>
<literal name="and_ln106" val="0"/>
<literal name="and_ln109" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="662" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln0 = br void

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="863" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
<literal name="and_ln100" val="0"/>
<literal name="and_ln103" val="0"/>
<literal name="and_ln106" val="0"/>
<literal name="and_ln109" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="665" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln111 = br void

]]></Node>
<StgValue><ssdm name="br_ln111"/></StgValue>
</operation>

<operation id="864" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
<literal name="and_ln100" val="0"/>
<literal name="and_ln103" val="0"/>
<literal name="and_ln106" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="668" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln108 = br void

]]></Node>
<StgValue><ssdm name="br_ln108"/></StgValue>
</operation>

<operation id="865" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
<literal name="and_ln100" val="0"/>
<literal name="and_ln103" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="671" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln105 = br void

]]></Node>
<StgValue><ssdm name="br_ln105"/></StgValue>
</operation>

<operation id="866" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
<literal name="and_ln100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="674" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln102 = br void

]]></Node>
<StgValue><ssdm name="br_ln102"/></StgValue>
</operation>

<operation id="867" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="677" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln99 = br void

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="868" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="680" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln96 = br void

]]></Node>
<StgValue><ssdm name="br_ln96"/></StgValue>
</operation>

<operation id="869" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="683" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln93 = br void

]]></Node>
<StgValue><ssdm name="br_ln93"/></StgValue>
</operation>

<operation id="870" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="686" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln90 = br void

]]></Node>
<StgValue><ssdm name="br_ln90"/></StgValue>
</operation>

<operation id="871" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="689" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln87 = br void

]]></Node>
<StgValue><ssdm name="br_ln87"/></StgValue>
</operation>

<operation id="872" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="692" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln84 = br void

]]></Node>
<StgValue><ssdm name="br_ln84"/></StgValue>
</operation>

<operation id="873" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="696" bw="0" op_0_bw="0">
<![CDATA[
:2 %br_ln81 = br void

]]></Node>
<StgValue><ssdm name="br_ln81"/></StgValue>
</operation>

<operation id="874" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="700" bw="0" op_0_bw="0">
<![CDATA[
:2 %br_ln78 = br void

]]></Node>
<StgValue><ssdm name="br_ln78"/></StgValue>
</operation>

<operation id="875" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
<literal name="and_ln59" val="0"/>
<literal name="and_ln62" val="0"/>
<literal name="and_ln65" val="0"/>
<literal name="and_ln68" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="763" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln0 = br void

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="876" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
<literal name="and_ln59" val="0"/>
<literal name="and_ln62" val="0"/>
<literal name="and_ln65" val="0"/>
<literal name="and_ln68" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="766" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln70 = br void

]]></Node>
<StgValue><ssdm name="br_ln70"/></StgValue>
</operation>

<operation id="877" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
<literal name="and_ln59" val="0"/>
<literal name="and_ln62" val="0"/>
<literal name="and_ln65" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="769" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln67 = br void

]]></Node>
<StgValue><ssdm name="br_ln67"/></StgValue>
</operation>

<operation id="878" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
<literal name="and_ln59" val="0"/>
<literal name="and_ln62" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="772" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln64 = br void

]]></Node>
<StgValue><ssdm name="br_ln64"/></StgValue>
</operation>

<operation id="879" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
<literal name="and_ln59" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="775" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln61 = br void

]]></Node>
<StgValue><ssdm name="br_ln61"/></StgValue>
</operation>

<operation id="880" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="778" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln58 = br void

]]></Node>
<StgValue><ssdm name="br_ln58"/></StgValue>
</operation>

<operation id="881" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="781" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln55 = br void

]]></Node>
<StgValue><ssdm name="br_ln55"/></StgValue>
</operation>

<operation id="882" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="784" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln52 = br void

]]></Node>
<StgValue><ssdm name="br_ln52"/></StgValue>
</operation>

<operation id="883" st_id="101" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="787" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln49 = br void

]]></Node>
<StgValue><ssdm name="br_ln49"/></StgValue>
</operation>
</state>

<state id="102" st_id="102">

<operation id="884" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="239" bw="9" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4 %demod_tempout_addr_31 = getelementptr i6 %demod_tempout, i64 0, i64 %i_3_cast

]]></Node>
<StgValue><ssdm name="demod_tempout_addr_31"/></StgValue>
</operation>

<operation id="885" st_id="102" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
<literal name="and_ln243" val="0"/>
<literal name="and_ln246" val="0"/>
<literal name="and_ln249" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="290" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %tmp_146 = fcmp_oge  i32 %demod_angle_tan2, i32 -15

]]></Node>
<StgValue><ssdm name="tmp_146"/></StgValue>
</operation>

<operation id="886" st_id="102" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
<literal name="and_ln243" val="0"/>
<literal name="and_ln246" val="0"/>
<literal name="and_ln249" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="291" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1 %and_ln252_1 = and i1 %or_ln117, i1 %tmp_146

]]></Node>
<StgValue><ssdm name="and_ln252_1"/></StgValue>
</operation>

<operation id="887" st_id="102" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
<literal name="and_ln243" val="0"/>
<literal name="and_ln246" val="0"/>
<literal name="and_ln249" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="292" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2 %tmp_147 = fcmp_olt  i32 %demod_angle_tan2, i32 0

]]></Node>
<StgValue><ssdm name="tmp_147"/></StgValue>
</operation>

<operation id="888" st_id="102" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
<literal name="and_ln243" val="0"/>
<literal name="and_ln246" val="0"/>
<literal name="and_ln249" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="293" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3 %and_ln252 = and i1 %and_ln252_1, i1 %tmp_147

]]></Node>
<StgValue><ssdm name="and_ln252"/></StgValue>
</operation>

<operation id="889" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
<literal name="and_ln243" val="0"/>
<literal name="and_ln246" val="0"/>
<literal name="and_ln249" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="294" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln252 = br i1 %and_ln252, void, void

]]></Node>
<StgValue><ssdm name="br_ln252"/></StgValue>
</operation>

<operation id="890" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
<literal name="and_ln243" val="0"/>
<literal name="and_ln246" val="0"/>
<literal name="and_ln249" val="0"/>
<literal name="and_ln252" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="296" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln257 = store i6 60, i9 %demod_tempout_addr_31

]]></Node>
<StgValue><ssdm name="store_ln257"/></StgValue>
</operation>

<operation id="891" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
<literal name="and_ln243" val="0"/>
<literal name="and_ln246" val="0"/>
<literal name="and_ln249" val="0"/>
<literal name="and_ln252" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="297" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln0 = br void

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="892" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
<literal name="and_ln243" val="0"/>
<literal name="and_ln246" val="0"/>
<literal name="and_ln249" val="0"/>
<literal name="and_ln252" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="299" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln254 = store i6 62, i9 %demod_tempout_addr_31

]]></Node>
<StgValue><ssdm name="store_ln254"/></StgValue>
</operation>

<operation id="893" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
<literal name="and_ln243" val="0"/>
<literal name="and_ln246" val="0"/>
<literal name="and_ln249" val="0"/>
<literal name="and_ln252" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="300" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln254 = br void

]]></Node>
<StgValue><ssdm name="br_ln254"/></StgValue>
</operation>

<operation id="894" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
<literal name="and_ln243" val="0"/>
<literal name="and_ln246" val="0"/>
<literal name="and_ln249" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="302" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln251 = store i6 58, i9 %demod_tempout_addr_31

]]></Node>
<StgValue><ssdm name="store_ln251"/></StgValue>
</operation>

<operation id="895" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
<literal name="and_ln243" val="0"/>
<literal name="and_ln246" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="305" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln248 = store i6 42, i9 %demod_tempout_addr_31

]]></Node>
<StgValue><ssdm name="store_ln248"/></StgValue>
</operation>

<operation id="896" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="0"/>
<literal name="and_ln243" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="308" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln245 = store i6 46, i9 %demod_tempout_addr_31

]]></Node>
<StgValue><ssdm name="store_ln245"/></StgValue>
</operation>

<operation id="897" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="0"/>
<literal name="and_ln240" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="311" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln242 = store i6 38, i9 %demod_tempout_addr_31

]]></Node>
<StgValue><ssdm name="store_ln242"/></StgValue>
</operation>

<operation id="898" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="0"/>
<literal name="and_ln237" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="314" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln239 = store i6 34, i9 %demod_tempout_addr_31

]]></Node>
<StgValue><ssdm name="store_ln239"/></StgValue>
</operation>

<operation id="899" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="0"/>
<literal name="and_ln233" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="317" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln236 = store i6 35, i9 %demod_tempout_addr_31

]]></Node>
<StgValue><ssdm name="store_ln236"/></StgValue>
</operation>

<operation id="900" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="0"/>
<literal name="and_ln230" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="320" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln232 = store i6 39, i9 %demod_tempout_addr_31

]]></Node>
<StgValue><ssdm name="store_ln232"/></StgValue>
</operation>

<operation id="901" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="0"/>
<literal name="and_ln227" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="323" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln229 = store i6 47, i9 %demod_tempout_addr_31

]]></Node>
<StgValue><ssdm name="store_ln229"/></StgValue>
</operation>

<operation id="902" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="0"/>
<literal name="and_ln224" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="326" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln226 = store i6 43, i9 %demod_tempout_addr_31

]]></Node>
<StgValue><ssdm name="store_ln226"/></StgValue>
</operation>

<operation id="903" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="329" bw="9" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0 %demod_tempout_addr_30 = getelementptr i6 %demod_tempout, i64 0, i64 %i_3_cast

]]></Node>
<StgValue><ssdm name="demod_tempout_addr_30"/></StgValue>
</operation>

<operation id="904" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="0"/>
<literal name="and_ln221" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="330" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:1 %store_ln223 = store i6 59, i9 %demod_tempout_addr_30

]]></Node>
<StgValue><ssdm name="store_ln223"/></StgValue>
</operation>

<operation id="905" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="9" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0 %demod_tempout_addr_29 = getelementptr i6 %demod_tempout, i64 0, i64 %i_3_cast

]]></Node>
<StgValue><ssdm name="demod_tempout_addr_29"/></StgValue>
</operation>

<operation id="906" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="0"/>
<literal name="and_ln218" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="334" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:1 %store_ln220 = store i6 63, i9 %demod_tempout_addr_29

]]></Node>
<StgValue><ssdm name="store_ln220"/></StgValue>
</operation>

<operation id="907" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="337" bw="9" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0 %demod_tempout_addr_28 = getelementptr i6 %demod_tempout, i64 0, i64 %i_3_cast

]]></Node>
<StgValue><ssdm name="demod_tempout_addr_28"/></StgValue>
</operation>

<operation id="908" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="0"/>
<literal name="and_ln215" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="338" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:1 %store_ln217 = store i6 61, i9 %demod_tempout_addr_28

]]></Node>
<StgValue><ssdm name="store_ln217"/></StgValue>
</operation>

<operation id="909" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="341" bw="9" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0 %demod_tempout_addr_27 = getelementptr i6 %demod_tempout, i64 0, i64 %i_3_cast

]]></Node>
<StgValue><ssdm name="demod_tempout_addr_27"/></StgValue>
</operation>

<operation id="910" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="0"/>
<literal name="and_ln212" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="342" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:1 %store_ln214 = store i6 57, i9 %demod_tempout_addr_27

]]></Node>
<StgValue><ssdm name="store_ln214"/></StgValue>
</operation>

<operation id="911" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="345" bw="9" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0 %demod_tempout_addr_26 = getelementptr i6 %demod_tempout, i64 0, i64 %i_3_cast

]]></Node>
<StgValue><ssdm name="demod_tempout_addr_26"/></StgValue>
</operation>

<operation id="912" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="0"/>
<literal name="and_ln209" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="346" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:1 %store_ln211 = store i6 41, i9 %demod_tempout_addr_26

]]></Node>
<StgValue><ssdm name="store_ln211"/></StgValue>
</operation>

<operation id="913" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="349" bw="9" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0 %demod_tempout_addr_23 = getelementptr i6 %demod_tempout, i64 0, i64 %i_3_cast

]]></Node>
<StgValue><ssdm name="demod_tempout_addr_23"/></StgValue>
</operation>

<operation id="914" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="0"/>
<literal name="and_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="350" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:1 %store_ln208 = store i6 46, i9 %demod_tempout_addr_23

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="915" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="353" bw="9" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0 %demod_tempout_addr_21 = getelementptr i6 %demod_tempout, i64 0, i64 %i_3_cast

]]></Node>
<StgValue><ssdm name="demod_tempout_addr_21"/></StgValue>
</operation>

<operation id="916" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="0"/>
<literal name="and_ln203" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="354" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:1 %store_ln205 = store i6 37, i9 %demod_tempout_addr_21

]]></Node>
<StgValue><ssdm name="store_ln205"/></StgValue>
</operation>

<operation id="917" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="357" bw="9" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0 %demod_tempout_addr_19 = getelementptr i6 %demod_tempout, i64 0, i64 %i_3_cast

]]></Node>
<StgValue><ssdm name="demod_tempout_addr_19"/></StgValue>
</operation>

<operation id="918" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="0"/>
<literal name="and_ln200" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="358" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:1 %store_ln202 = store i6 33, i9 %demod_tempout_addr_19

]]></Node>
<StgValue><ssdm name="store_ln202"/></StgValue>
</operation>

<operation id="919" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="361" bw="9" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0 %demod_tempout_addr_17 = getelementptr i6 %demod_tempout, i64 0, i64 %i_3_cast

]]></Node>
<StgValue><ssdm name="demod_tempout_addr_17"/></StgValue>
</operation>

<operation id="920" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="0"/>
<literal name="and_ln197" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="362" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:1 %store_ln199 = store i6 32, i9 %demod_tempout_addr_17

]]></Node>
<StgValue><ssdm name="store_ln199"/></StgValue>
</operation>

<operation id="921" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="365" bw="9" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0 %demod_tempout_addr_15 = getelementptr i6 %demod_tempout, i64 0, i64 %i_3_cast

]]></Node>
<StgValue><ssdm name="demod_tempout_addr_15"/></StgValue>
</operation>

<operation id="922" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="0"/>
<literal name="and_ln194" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="366" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:1 %store_ln196 = store i6 36, i9 %demod_tempout_addr_15

]]></Node>
<StgValue><ssdm name="store_ln196"/></StgValue>
</operation>

<operation id="923" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="369" bw="9" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0 %demod_tempout_addr_13 = getelementptr i6 %demod_tempout, i64 0, i64 %i_3_cast

]]></Node>
<StgValue><ssdm name="demod_tempout_addr_13"/></StgValue>
</operation>

<operation id="924" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="0"/>
<literal name="and_ln191" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="370" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:1 %store_ln193 = store i6 44, i9 %demod_tempout_addr_13

]]></Node>
<StgValue><ssdm name="store_ln193"/></StgValue>
</operation>

<operation id="925" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="373" bw="9" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0 %demod_tempout_addr_11 = getelementptr i6 %demod_tempout, i64 0, i64 %i_3_cast

]]></Node>
<StgValue><ssdm name="demod_tempout_addr_11"/></StgValue>
</operation>

<operation id="926" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="0"/>
<literal name="and_ln188" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="374" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:1 %store_ln190 = store i6 40, i9 %demod_tempout_addr_11

]]></Node>
<StgValue><ssdm name="store_ln190"/></StgValue>
</operation>

<operation id="927" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="377" bw="9" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0 %demod_tempout_addr_9 = getelementptr i6 %demod_tempout, i64 0, i64 %i_3_cast

]]></Node>
<StgValue><ssdm name="demod_tempout_addr_9"/></StgValue>
</operation>

<operation id="928" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="0"/>
<literal name="and_ln185" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="378" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:1 %store_ln187 = store i6 56, i9 %demod_tempout_addr_9

]]></Node>
<StgValue><ssdm name="store_ln187"/></StgValue>
</operation>

<operation id="929" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="381" bw="9" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0 %demod_tempout_addr_7 = getelementptr i6 %demod_tempout, i64 0, i64 %i_3_cast

]]></Node>
<StgValue><ssdm name="demod_tempout_addr_7"/></StgValue>
</operation>

<operation id="930" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="0"/>
<literal name="and_ln182" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="382" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:1 %store_ln184 = store i6 60, i9 %demod_tempout_addr_7

]]></Node>
<StgValue><ssdm name="store_ln184"/></StgValue>
</operation>

<operation id="931" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="447" bw="9" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4 %demod_tempout_addr_25 = getelementptr i6 %demod_tempout, i64 0, i64 %i_3_cast

]]></Node>
<StgValue><ssdm name="demod_tempout_addr_25"/></StgValue>
</operation>

<operation id="932" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
<literal name="and_ln165" val="0"/>
<literal name="and_ln168" val="0"/>
<literal name="and_ln171" val="0"/>
<literal name="and_ln174" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="504" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln179 = store i6 28, i9 %demod_tempout_addr_25

]]></Node>
<StgValue><ssdm name="store_ln179"/></StgValue>
</operation>

<operation id="933" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
<literal name="and_ln165" val="0"/>
<literal name="and_ln168" val="0"/>
<literal name="and_ln171" val="0"/>
<literal name="and_ln174" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="507" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln176 = store i6 30, i9 %demod_tempout_addr_25

]]></Node>
<StgValue><ssdm name="store_ln176"/></StgValue>
</operation>

<operation id="934" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
<literal name="and_ln165" val="0"/>
<literal name="and_ln168" val="0"/>
<literal name="and_ln171" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="510" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln173 = store i6 22, i9 %demod_tempout_addr_25

]]></Node>
<StgValue><ssdm name="store_ln173"/></StgValue>
</operation>

<operation id="935" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
<literal name="and_ln165" val="0"/>
<literal name="and_ln168" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="513" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln170 = store i6 18, i9 %demod_tempout_addr_25

]]></Node>
<StgValue><ssdm name="store_ln170"/></StgValue>
</operation>

<operation id="936" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="0"/>
<literal name="and_ln165" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="516" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln167 = store i6 50, i9 %demod_tempout_addr_25

]]></Node>
<StgValue><ssdm name="store_ln167"/></StgValue>
</operation>

<operation id="937" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="0"/>
<literal name="and_ln162" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="519" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln164 = store i6 54, i9 %demod_tempout_addr_25

]]></Node>
<StgValue><ssdm name="store_ln164"/></StgValue>
</operation>

<operation id="938" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="0"/>
<literal name="and_ln159" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="522" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln161 = store i6 55, i9 %demod_tempout_addr_25

]]></Node>
<StgValue><ssdm name="store_ln161"/></StgValue>
</operation>

<operation id="939" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="0"/>
<literal name="and_ln156" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="525" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln158 = store i6 51, i9 %demod_tempout_addr_25

]]></Node>
<StgValue><ssdm name="store_ln158"/></StgValue>
</operation>

<operation id="940" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="0"/>
<literal name="and_ln153" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="528" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln155 = store i6 19, i9 %demod_tempout_addr_25

]]></Node>
<StgValue><ssdm name="store_ln155"/></StgValue>
</operation>

<operation id="941" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="0"/>
<literal name="and_ln150" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="531" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln152 = store i6 23, i9 %demod_tempout_addr_25

]]></Node>
<StgValue><ssdm name="store_ln152"/></StgValue>
</operation>

<operation id="942" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="0"/>
<literal name="and_ln147" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="534" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln149 = store i6 31, i9 %demod_tempout_addr_25

]]></Node>
<StgValue><ssdm name="store_ln149"/></StgValue>
</operation>

<operation id="943" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="537" bw="9" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0 %demod_tempout_addr_24 = getelementptr i6 %demod_tempout, i64 0, i64 %i_3_cast

]]></Node>
<StgValue><ssdm name="demod_tempout_addr_24"/></StgValue>
</operation>

<operation id="944" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="0"/>
<literal name="and_ln144" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="538" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:1 %store_ln146 = store i6 29, i9 %demod_tempout_addr_24

]]></Node>
<StgValue><ssdm name="store_ln146"/></StgValue>
</operation>

<operation id="945" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="541" bw="9" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0 %demod_tempout_addr_22 = getelementptr i6 %demod_tempout, i64 0, i64 %i_3_cast

]]></Node>
<StgValue><ssdm name="demod_tempout_addr_22"/></StgValue>
</operation>

<operation id="946" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="0"/>
<literal name="and_ln141" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="542" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:1 %store_ln143 = store i6 21, i9 %demod_tempout_addr_22

]]></Node>
<StgValue><ssdm name="store_ln143"/></StgValue>
</operation>

<operation id="947" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="9" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0 %demod_tempout_addr_20 = getelementptr i6 %demod_tempout, i64 0, i64 %i_3_cast

]]></Node>
<StgValue><ssdm name="demod_tempout_addr_20"/></StgValue>
</operation>

<operation id="948" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="0"/>
<literal name="and_ln138" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="546" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:1 %store_ln140 = store i6 17, i9 %demod_tempout_addr_20

]]></Node>
<StgValue><ssdm name="store_ln140"/></StgValue>
</operation>

<operation id="949" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="549" bw="9" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0 %demod_tempout_addr_18 = getelementptr i6 %demod_tempout, i64 0, i64 %i_3_cast

]]></Node>
<StgValue><ssdm name="demod_tempout_addr_18"/></StgValue>
</operation>

<operation id="950" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="0"/>
<literal name="and_ln135" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="550" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:1 %store_ln137 = store i6 49, i9 %demod_tempout_addr_18

]]></Node>
<StgValue><ssdm name="store_ln137"/></StgValue>
</operation>

<operation id="951" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="553" bw="9" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0 %demod_tempout_addr_16 = getelementptr i6 %demod_tempout, i64 0, i64 %i_3_cast

]]></Node>
<StgValue><ssdm name="demod_tempout_addr_16"/></StgValue>
</operation>

<operation id="952" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="0"/>
<literal name="and_ln132" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="554" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:1 %store_ln134 = store i6 53, i9 %demod_tempout_addr_16

]]></Node>
<StgValue><ssdm name="store_ln134"/></StgValue>
</operation>

<operation id="953" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="557" bw="9" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0 %demod_tempout_addr_14 = getelementptr i6 %demod_tempout, i64 0, i64 %i_3_cast

]]></Node>
<StgValue><ssdm name="demod_tempout_addr_14"/></StgValue>
</operation>

<operation id="954" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="0"/>
<literal name="and_ln129" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="558" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:1 %store_ln131 = store i6 52, i9 %demod_tempout_addr_14

]]></Node>
<StgValue><ssdm name="store_ln131"/></StgValue>
</operation>

<operation id="955" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="561" bw="9" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0 %demod_tempout_addr_12 = getelementptr i6 %demod_tempout, i64 0, i64 %i_3_cast

]]></Node>
<StgValue><ssdm name="demod_tempout_addr_12"/></StgValue>
</operation>

<operation id="956" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="0"/>
<literal name="and_ln126" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="562" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:1 %store_ln128 = store i6 48, i9 %demod_tempout_addr_12

]]></Node>
<StgValue><ssdm name="store_ln128"/></StgValue>
</operation>

<operation id="957" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="565" bw="9" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0 %demod_tempout_addr_10 = getelementptr i6 %demod_tempout, i64 0, i64 %i_3_cast

]]></Node>
<StgValue><ssdm name="demod_tempout_addr_10"/></StgValue>
</operation>

<operation id="958" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="0"/>
<literal name="and_ln123" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:1 %store_ln125 = store i6 16, i9 %demod_tempout_addr_10

]]></Node>
<StgValue><ssdm name="store_ln125"/></StgValue>
</operation>

<operation id="959" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="569" bw="9" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0 %demod_tempout_addr_8 = getelementptr i6 %demod_tempout, i64 0, i64 %i_3_cast

]]></Node>
<StgValue><ssdm name="demod_tempout_addr_8"/></StgValue>
</operation>

<operation id="960" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="0"/>
<literal name="and_ln120" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="570" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:1 %store_ln122 = store i6 20, i9 %demod_tempout_addr_8

]]></Node>
<StgValue><ssdm name="store_ln122"/></StgValue>
</operation>

<operation id="961" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="573" bw="9" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0 %demod_tempout_addr_6 = getelementptr i6 %demod_tempout, i64 0, i64 %i_3_cast

]]></Node>
<StgValue><ssdm name="demod_tempout_addr_6"/></StgValue>
</operation>

<operation id="962" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="0"/>
<literal name="and_ln32" val="1"/>
<literal name="and_ln117" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="574" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:1 %store_ln119 = store i6 28, i9 %demod_tempout_addr_6

]]></Node>
<StgValue><ssdm name="store_ln119"/></StgValue>
</operation>

<operation id="963" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="604" bw="9" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4 %demod_tempout_addr_5 = getelementptr i6 %demod_tempout, i64 0, i64 %i_3_cast

]]></Node>
<StgValue><ssdm name="demod_tempout_addr_5"/></StgValue>
</operation>

<operation id="964" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
<literal name="and_ln100" val="0"/>
<literal name="and_ln103" val="0"/>
<literal name="and_ln106" val="0"/>
<literal name="and_ln109" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="661" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln114 = store i6 12, i9 %demod_tempout_addr_5

]]></Node>
<StgValue><ssdm name="store_ln114"/></StgValue>
</operation>

<operation id="965" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
<literal name="and_ln100" val="0"/>
<literal name="and_ln103" val="0"/>
<literal name="and_ln106" val="0"/>
<literal name="and_ln109" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="664" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln111 = store i6 14, i9 %demod_tempout_addr_5

]]></Node>
<StgValue><ssdm name="store_ln111"/></StgValue>
</operation>

<operation id="966" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
<literal name="and_ln100" val="0"/>
<literal name="and_ln103" val="0"/>
<literal name="and_ln106" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="667" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln108 = store i6 10, i9 %demod_tempout_addr_5

]]></Node>
<StgValue><ssdm name="store_ln108"/></StgValue>
</operation>

<operation id="967" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
<literal name="and_ln100" val="0"/>
<literal name="and_ln103" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="670" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln105 = store i6 26, i9 %demod_tempout_addr_5

]]></Node>
<StgValue><ssdm name="store_ln105"/></StgValue>
</operation>

<operation id="968" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="0"/>
<literal name="and_ln100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="673" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln102 = store i6 27, i9 %demod_tempout_addr_5

]]></Node>
<StgValue><ssdm name="store_ln102"/></StgValue>
</operation>

<operation id="969" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="0"/>
<literal name="and_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="676" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln99 = store i6 11, i9 %demod_tempout_addr_5

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="970" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="0"/>
<literal name="and_ln94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="679" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln96 = store i6 15, i9 %demod_tempout_addr_5

]]></Node>
<StgValue><ssdm name="store_ln96"/></StgValue>
</operation>

<operation id="971" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="0"/>
<literal name="and_ln91" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="682" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln93 = store i6 13, i9 %demod_tempout_addr_5

]]></Node>
<StgValue><ssdm name="store_ln93"/></StgValue>
</operation>

<operation id="972" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="0"/>
<literal name="and_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="685" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln90 = store i6 9, i9 %demod_tempout_addr_5

]]></Node>
<StgValue><ssdm name="store_ln90"/></StgValue>
</operation>

<operation id="973" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="0"/>
<literal name="and_ln85" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="688" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln87 = store i6 25, i9 %demod_tempout_addr_5

]]></Node>
<StgValue><ssdm name="store_ln87"/></StgValue>
</operation>

<operation id="974" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="0"/>
<literal name="and_ln82" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="691" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln84 = store i6 24, i9 %demod_tempout_addr_5

]]></Node>
<StgValue><ssdm name="store_ln84"/></StgValue>
</operation>

<operation id="975" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="694" bw="9" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0 %demod_tempout_addr_4 = getelementptr i6 %demod_tempout, i64 0, i64 %i_3_cast

]]></Node>
<StgValue><ssdm name="demod_tempout_addr_4"/></StgValue>
</operation>

<operation id="976" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="0"/>
<literal name="and_ln79" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="695" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:1 %store_ln81 = store i6 8, i9 %demod_tempout_addr_4

]]></Node>
<StgValue><ssdm name="store_ln81"/></StgValue>
</operation>

<operation id="977" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="698" bw="9" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0 %demod_tempout_addr_3 = getelementptr i6 %demod_tempout, i64 0, i64 %i_3_cast

]]></Node>
<StgValue><ssdm name="demod_tempout_addr_3"/></StgValue>
</operation>

<operation id="978" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="0"/>
<literal name="and_ln29" val="1"/>
<literal name="and_ln76" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="699" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:1 %store_ln78 = store i6 12, i9 %demod_tempout_addr_3

]]></Node>
<StgValue><ssdm name="store_ln78"/></StgValue>
</operation>

<operation id="979" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="717" bw="9" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
.thread:15 %demod_tempout_addr_1 = getelementptr i6 %demod_tempout, i64 0, i64 %i_3_cast

]]></Node>
<StgValue><ssdm name="demod_tempout_addr_1"/></StgValue>
</operation>

<operation id="980" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
<literal name="and_ln59" val="0"/>
<literal name="and_ln62" val="0"/>
<literal name="and_ln65" val="0"/>
<literal name="and_ln68" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="762" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln73 = store i6 0, i9 %demod_tempout_addr_1

]]></Node>
<StgValue><ssdm name="store_ln73"/></StgValue>
</operation>

<operation id="981" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
<literal name="and_ln59" val="0"/>
<literal name="and_ln62" val="0"/>
<literal name="and_ln65" val="0"/>
<literal name="and_ln68" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="765" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln70 = store i6 2, i9 %demod_tempout_addr_1

]]></Node>
<StgValue><ssdm name="store_ln70"/></StgValue>
</operation>

<operation id="982" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
<literal name="and_ln59" val="0"/>
<literal name="and_ln62" val="0"/>
<literal name="and_ln65" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="768" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln67 = store i6 6, i9 %demod_tempout_addr_1

]]></Node>
<StgValue><ssdm name="store_ln67"/></StgValue>
</operation>

<operation id="983" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
<literal name="and_ln59" val="0"/>
<literal name="and_ln62" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="771" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln64 = store i6 7, i9 %demod_tempout_addr_1

]]></Node>
<StgValue><ssdm name="store_ln64"/></StgValue>
</operation>

<operation id="984" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="0"/>
<literal name="and_ln59" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="774" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln61 = store i6 3, i9 %demod_tempout_addr_1

]]></Node>
<StgValue><ssdm name="store_ln61"/></StgValue>
</operation>

<operation id="985" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="0"/>
<literal name="and_ln56" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="777" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln58 = store i6 1, i9 %demod_tempout_addr_1

]]></Node>
<StgValue><ssdm name="store_ln58"/></StgValue>
</operation>

<operation id="986" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="0"/>
<literal name="and_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="780" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln55 = store i6 5, i9 %demod_tempout_addr_1

]]></Node>
<StgValue><ssdm name="store_ln55"/></StgValue>
</operation>

<operation id="987" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="0"/>
<literal name="and_ln50" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="783" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln52 = store i6 4, i9 %demod_tempout_addr_1

]]></Node>
<StgValue><ssdm name="store_ln52"/></StgValue>
</operation>

<operation id="988" st_id="102" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln26" val="1"/>
<literal name="and_ln47" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="786" bw="0" op_0_bw="6" op_1_bw="9">
<![CDATA[
:0 %store_ln49 = store i6 0, i9 %demod_tempout_addr_1

]]></Node>
<StgValue><ssdm name="store_ln49"/></StgValue>
</operation>

<operation id="989" st_id="102" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln23" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="789" bw="0" op_0_bw="0">
<![CDATA[
:0 %br_ln0 = br void %.preheader1

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>
</state>

<state id="103" st_id="103">

<operation id="990" st_id="103" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="791" bw="0" op_0_bw="0">
<![CDATA[
.preheader.preheader:0 %br_ln0 = br void %.preheader

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>
</state>

<state id="104" st_id="104">

<operation id="991" st_id="104" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="793" bw="9" op_0_bw="9" op_1_bw="0" op_2_bw="9" op_3_bw="0">
<![CDATA[
.preheader:0 %k = phi i9 %add_ln346, void %.split, i9 0, void %.preheader.preheader

]]></Node>
<StgValue><ssdm name="k"/></StgValue>
</operation>

<operation id="992" st_id="104" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="794" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
.preheader:1 %add_ln346 = add i9 %k, i9 1

]]></Node>
<StgValue><ssdm name="add_ln346"/></StgValue>
</operation>

<operation id="993" st_id="104" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="795" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="0">
<![CDATA[
.preheader:2 %specpipeline_ln0 = specpipeline void @_ssdm_op_SpecPipeline, i32 4294967295, i32 0, i32 1, i32 0, void @p_str

]]></Node>
<StgValue><ssdm name="specpipeline_ln0"/></StgValue>
</operation>

<operation id="994" st_id="104" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="796" bw="1" op_0_bw="9" op_1_bw="9">
<![CDATA[
.preheader:3 %icmp_ln346 = icmp_eq  i9 %k, i9 340

]]></Node>
<StgValue><ssdm name="icmp_ln346"/></StgValue>
</operation>

<operation id="995" st_id="104" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="797" bw="32" op_0_bw="32" op_1_bw="64" op_2_bw="64" op_3_bw="64">
<![CDATA[
.preheader:4 %empty_75 = speclooptripcount i32 @_ssdm_op_SpecLoopTripCount, i64 340, i64 340, i64 340

]]></Node>
<StgValue><ssdm name="empty_75"/></StgValue>
</operation>

<operation id="996" st_id="104" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="798" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader:5 %br_ln346 = br i1 %icmp_ln346, void %.split, void

]]></Node>
<StgValue><ssdm name="br_ln346"/></StgValue>
</operation>

<operation id="997" st_id="104" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln346" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="800" bw="64" op_0_bw="9">
<![CDATA[
.split:0 %k_cast = zext i9 %k

]]></Node>
<StgValue><ssdm name="k_cast"/></StgValue>
</operation>

<operation id="998" st_id="104" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln346" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="802" bw="9" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
.split:2 %demod_tempout_addr_2 = getelementptr i6 %demod_tempout, i64 0, i64 %k_cast

]]></Node>
<StgValue><ssdm name="demod_tempout_addr_2"/></StgValue>
</operation>

<operation id="999" st_id="104" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln346" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="803" bw="6" op_0_bw="9">
<![CDATA[
.split:3 %demod_tempout_load = load i9 %demod_tempout_addr_2

]]></Node>
<StgValue><ssdm name="demod_tempout_load"/></StgValue>
</operation>
</state>

<state id="105" st_id="105">

<operation id="1000" st_id="105" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln346" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="803" bw="6" op_0_bw="9">
<![CDATA[
.split:3 %demod_tempout_load = load i9 %demod_tempout_addr_2

]]></Node>
<StgValue><ssdm name="demod_tempout_load"/></StgValue>
</operation>

<operation id="1001" st_id="105" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln346" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="804" bw="32" op_0_bw="6">
<![CDATA[
.split:4 %zext_ln355 = zext i6 %demod_tempout_load

]]></Node>
<StgValue><ssdm name="zext_ln355"/></StgValue>
</operation>

<operation id="1002" st_id="105" stage="2" lat="2">
<core>axis</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln346" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="805" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32">
<![CDATA[
.split:5 %write_ln355 = write void @_ssdm_op_Write.axis.volatile.i32P128A, i32 %demod_datout, i32 %zext_ln355

]]></Node>
<StgValue><ssdm name="write_ln355"/></StgValue>
</operation>
</state>

<state id="106" st_id="106">

<operation id="1003" st_id="106" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln346" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="801" bw="0" op_0_bw="0" op_1_bw="0">
<![CDATA[
.split:1 %specloopname_ln346 = specloopname void @_ssdm_op_SpecLoopName, void @empty_5

]]></Node>
<StgValue><ssdm name="specloopname_ln346"/></StgValue>
</operation>

<operation id="1004" st_id="106" stage="1" lat="2">
<core>axis</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln346" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="805" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32">
<![CDATA[
.split:5 %write_ln355 = write void @_ssdm_op_Write.axis.volatile.i32P128A, i32 %demod_datout, i32 %zext_ln355

]]></Node>
<StgValue><ssdm name="write_ln355"/></StgValue>
</operation>

<operation id="1005" st_id="106" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln346" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="806" bw="0" op_0_bw="0">
<![CDATA[
.split:6 %br_ln0 = br void %.preheader

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>
</state>

<state id="107" st_id="107">

<operation id="1006" st_id="107" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="808" bw="0">
<![CDATA[
:0 %ret_ln356 = ret

]]></Node>
<StgValue><ssdm name="ret_ln356"/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
