TimeQuest Timing Analyzer report for data_processor1
Thu Apr 28 21:11:24 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Setup: 'ram_load'
 14. Slow 1200mV 85C Model Hold: 'ram_load'
 15. Slow 1200mV 85C Model Hold: 'clock'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'ram_load'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Output Enable Times
 25. Minimum Output Enable Times
 26. Output Disable Times
 27. Minimum Output Disable Times
 28. Slow 1200mV 85C Model Metastability Report
 29. Slow 1200mV 0C Model Fmax Summary
 30. Slow 1200mV 0C Model Setup Summary
 31. Slow 1200mV 0C Model Hold Summary
 32. Slow 1200mV 0C Model Recovery Summary
 33. Slow 1200mV 0C Model Removal Summary
 34. Slow 1200mV 0C Model Minimum Pulse Width Summary
 35. Slow 1200mV 0C Model Setup: 'clock'
 36. Slow 1200mV 0C Model Setup: 'ram_load'
 37. Slow 1200mV 0C Model Hold: 'ram_load'
 38. Slow 1200mV 0C Model Hold: 'clock'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'ram_load'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Propagation Delay
 46. Minimum Propagation Delay
 47. Output Enable Times
 48. Minimum Output Enable Times
 49. Output Disable Times
 50. Minimum Output Disable Times
 51. Slow 1200mV 0C Model Metastability Report
 52. Fast 1200mV 0C Model Setup Summary
 53. Fast 1200mV 0C Model Hold Summary
 54. Fast 1200mV 0C Model Recovery Summary
 55. Fast 1200mV 0C Model Removal Summary
 56. Fast 1200mV 0C Model Minimum Pulse Width Summary
 57. Fast 1200mV 0C Model Setup: 'clock'
 58. Fast 1200mV 0C Model Setup: 'ram_load'
 59. Fast 1200mV 0C Model Hold: 'ram_load'
 60. Fast 1200mV 0C Model Hold: 'clock'
 61. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 62. Fast 1200mV 0C Model Minimum Pulse Width: 'ram_load'
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Propagation Delay
 68. Minimum Propagation Delay
 69. Output Enable Times
 70. Minimum Output Enable Times
 71. Output Disable Times
 72. Minimum Output Disable Times
 73. Fast 1200mV 0C Model Metastability Report
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Propagation Delay
 80. Minimum Propagation Delay
 81. Board Trace Model Assignments
 82. Input Transition Times
 83. Signal Integrity Metrics (Slow 1200mv 0c Model)
 84. Signal Integrity Metrics (Slow 1200mv 85c Model)
 85. Signal Integrity Metrics (Fast 1200mv 0c Model)
 86. Setup Transfers
 87. Hold Transfers
 88. Report TCCS
 89. Report RSKM
 90. Unconstrained Paths
 91. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; data_processor1                                    ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }    ;
; ram_load   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ram_load } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 153.94 MHz ; 153.94 MHz      ; ram_load   ;      ;
; 197.12 MHz ; 197.12 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; clock    ; -7.251 ; -53.087         ;
; ram_load ; -5.496 ; -146.909        ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; ram_load ; -1.140 ; -21.397        ;
; clock    ; 0.822  ; 0.000          ;
+----------+--------+----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; clock    ; -3.000 ; -14.000                       ;
; ram_load ; -3.000 ; -3.000                        ;
+----------+--------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                        ;
+--------+-----------------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------+--------------+-------------+--------------+------------+------------+
; -7.251 ; asynch_ram:RAM|ram_block~26 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.801     ; 4.925      ;
; -7.180 ; asynch_ram:RAM|ram_block~10 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -3.060     ; 4.595      ;
; -7.165 ; asynch_ram:RAM|ram_block~16 ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.868     ; 4.772      ;
; -7.137 ; asynch_ram:RAM|ram_block~5  ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -3.404     ; 4.208      ;
; -7.135 ; asynch_ram:RAM|ram_block~16 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.867     ; 4.743      ;
; -7.110 ; asynch_ram:RAM|ram_block~6  ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -3.111     ; 4.474      ;
; -7.041 ; asynch_ram:RAM|ram_block~28 ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -3.177     ; 4.339      ;
; -7.039 ; asynch_ram:RAM|ram_block~12 ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -3.062     ; 4.452      ;
; -7.020 ; asynch_ram:RAM|ram_block~2  ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.918     ; 4.577      ;
; -7.011 ; asynch_ram:RAM|ram_block~28 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -3.176     ; 4.310      ;
; -7.009 ; asynch_ram:RAM|ram_block~12 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -3.061     ; 4.423      ;
; -7.007 ; asynch_ram:RAM|ram_block~4  ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -3.113     ; 4.369      ;
; -6.992 ; asynch_ram:RAM|ram_block~22 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.790     ; 4.677      ;
; -6.977 ; asynch_ram:RAM|ram_block~4  ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -3.112     ; 4.340      ;
; -6.975 ; asynch_ram:RAM|ram_block~5  ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -3.405     ; 4.045      ;
; -6.963 ; asynch_ram:RAM|ram_block~17 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.841     ; 4.597      ;
; -6.946 ; asynch_ram:RAM|ram_block~24 ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.563     ; 4.858      ;
; -6.945 ; asynch_ram:RAM|ram_block~25 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.686     ; 4.734      ;
; -6.927 ; asynch_ram:RAM|ram_block~29 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -3.035     ; 4.367      ;
; -6.916 ; asynch_ram:RAM|ram_block~24 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.562     ; 4.829      ;
; -6.908 ; asynch_ram:RAM|ram_block~26 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.802     ; 4.581      ;
; -6.872 ; asynch_ram:RAM|ram_block~5  ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -3.405     ; 3.942      ;
; -6.869 ; asynch_ram:RAM|ram_block~14 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -3.056     ; 4.288      ;
; -6.847 ; asynch_ram:RAM|ram_block~16 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.868     ; 4.454      ;
; -6.837 ; asynch_ram:RAM|ram_block~10 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -3.061     ; 4.251      ;
; -6.804 ; asynch_ram:RAM|ram_block~31 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -3.175     ; 4.104      ;
; -6.801 ; asynch_ram:RAM|ram_block~17 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.842     ; 4.434      ;
; -6.795 ; asynch_ram:RAM|ram_block~18 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.925     ; 4.345      ;
; -6.783 ; asynch_ram:RAM|ram_block~7  ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -3.101     ; 4.157      ;
; -6.783 ; asynch_ram:RAM|ram_block~25 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.687     ; 4.571      ;
; -6.780 ; asynch_ram:RAM|ram_block~8  ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -3.054     ; 4.201      ;
; -6.767 ; asynch_ram:RAM|ram_block~6  ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -3.112     ; 4.130      ;
; -6.765 ; asynch_ram:RAM|ram_block~29 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -3.036     ; 4.204      ;
; -6.750 ; asynch_ram:RAM|ram_block~8  ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -3.053     ; 4.172      ;
; -6.744 ; asynch_ram:RAM|ram_block~16 ; op1[0]         ; ram_load     ; clock       ; 0.500        ; -2.865     ; 4.354      ;
; -6.738 ; asynch_ram:RAM|ram_block~30 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -3.031     ; 4.182      ;
; -6.735 ; asynch_ram:RAM|ram_block~21 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.655     ; 4.555      ;
; -6.733 ; asynch_ram:RAM|ram_block~0  ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.702     ; 4.506      ;
; -6.723 ; asynch_ram:RAM|ram_block~28 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -3.177     ; 4.021      ;
; -6.721 ; asynch_ram:RAM|ram_block~12 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -3.062     ; 4.134      ;
; -6.703 ; asynch_ram:RAM|ram_block~1  ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.826     ; 4.352      ;
; -6.703 ; asynch_ram:RAM|ram_block~0  ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.701     ; 4.477      ;
; -6.689 ; asynch_ram:RAM|ram_block~4  ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -3.113     ; 4.051      ;
; -6.687 ; asynch_ram:RAM|ram_block~17 ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.842     ; 4.320      ;
; -6.677 ; asynch_ram:RAM|ram_block~2  ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.919     ; 4.233      ;
; -6.669 ; asynch_ram:RAM|ram_block~25 ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.687     ; 4.457      ;
; -6.656 ; asynch_ram:RAM|ram_block~20 ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.659     ; 4.472      ;
; -6.649 ; asynch_ram:RAM|ram_block~22 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.791     ; 4.333      ;
; -6.637 ; asynch_ram:RAM|ram_block~29 ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -3.036     ; 4.076      ;
; -6.633 ; asynch_ram:RAM|ram_block~9  ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -3.074     ; 4.034      ;
; -6.628 ; asynch_ram:RAM|ram_block~24 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.563     ; 4.540      ;
; -6.626 ; asynch_ram:RAM|ram_block~20 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.658     ; 4.443      ;
; -6.620 ; asynch_ram:RAM|ram_block~28 ; op1[0]         ; ram_load     ; clock       ; 0.500        ; -3.174     ; 3.921      ;
; -6.618 ; asynch_ram:RAM|ram_block~12 ; op1[0]         ; ram_load     ; clock       ; 0.500        ; -3.059     ; 4.034      ;
; -6.604 ; asynch_ram:RAM|ram_block~3  ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.862     ; 4.217      ;
; -6.586 ; asynch_ram:RAM|ram_block~4  ; op1[0]         ; ram_load     ; clock       ; 0.500        ; -3.110     ; 3.951      ;
; -6.574 ; asynch_ram:RAM|ram_block~13 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -3.057     ; 3.992      ;
; -6.573 ; asynch_ram:RAM|ram_block~21 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.656     ; 4.392      ;
; -6.548 ; asynch_ram:RAM|ram_block~11 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -3.204     ; 3.819      ;
; -6.541 ; asynch_ram:RAM|ram_block~1  ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.827     ; 4.189      ;
; -6.526 ; asynch_ram:RAM|ram_block~14 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -3.057     ; 3.944      ;
; -6.525 ; asynch_ram:RAM|ram_block~24 ; op1[0]         ; ram_load     ; clock       ; 0.500        ; -2.560     ; 4.440      ;
; -6.471 ; asynch_ram:RAM|ram_block~9  ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -3.075     ; 3.871      ;
; -6.463 ; asynch_ram:RAM|ram_block~27 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.792     ; 4.146      ;
; -6.462 ; asynch_ram:RAM|ram_block~8  ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -3.054     ; 3.883      ;
; -6.452 ; asynch_ram:RAM|ram_block~18 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.926     ; 4.001      ;
; -6.445 ; asynch_ram:RAM|ram_block~21 ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.656     ; 4.264      ;
; -6.438 ; asynch_ram:RAM|ram_block~1  ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.827     ; 4.086      ;
; -6.419 ; asynch_ram:RAM|ram_block~26 ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.424     ; 4.470      ;
; -6.415 ; asynch_ram:RAM|ram_block~0  ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.702     ; 4.188      ;
; -6.412 ; asynch_ram:RAM|ram_block~13 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -3.058     ; 3.829      ;
; -6.404 ; asynch_ram:RAM|ram_block~19 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.704     ; 4.175      ;
; -6.395 ; asynch_ram:RAM|ram_block~30 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -3.032     ; 3.838      ;
; -6.376 ; asynch_ram:RAM|ram_block~15 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -3.057     ; 3.794      ;
; -6.359 ; asynch_ram:RAM|ram_block~8  ; op1[0]         ; ram_load     ; clock       ; 0.500        ; -3.051     ; 3.783      ;
; -6.348 ; asynch_ram:RAM|ram_block~10 ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.683     ; 4.140      ;
; -6.343 ; asynch_ram:RAM|ram_block~9  ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -3.075     ; 3.743      ;
; -6.338 ; asynch_ram:RAM|ram_block~20 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.659     ; 4.154      ;
; -6.332 ; asynch_ram:RAM|ram_block~16 ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.490     ; 4.317      ;
; -6.312 ; asynch_ram:RAM|ram_block~0  ; op1[0]         ; ram_load     ; clock       ; 0.500        ; -2.699     ; 4.088      ;
; -6.305 ; asynch_ram:RAM|ram_block~5  ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -3.027     ; 3.753      ;
; -6.303 ; asynch_ram:RAM|ram_block~16 ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.490     ; 4.288      ;
; -6.284 ; asynch_ram:RAM|ram_block~13 ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -3.058     ; 3.701      ;
; -6.284 ; asynch_ram:RAM|ram_block~23 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.794     ; 3.965      ;
; -6.278 ; asynch_ram:RAM|ram_block~6  ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.734     ; 4.019      ;
; -6.235 ; asynch_ram:RAM|ram_block~20 ; op1[0]         ; ram_load     ; clock       ; 0.500        ; -2.656     ; 4.054      ;
; -6.208 ; asynch_ram:RAM|ram_block~28 ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.799     ; 3.884      ;
; -6.206 ; asynch_ram:RAM|ram_block~12 ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.684     ; 3.997      ;
; -6.188 ; asynch_ram:RAM|ram_block~2  ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.541     ; 4.122      ;
; -6.179 ; asynch_ram:RAM|ram_block~28 ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.799     ; 3.855      ;
; -6.177 ; asynch_ram:RAM|ram_block~12 ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.684     ; 3.968      ;
; -6.174 ; asynch_ram:RAM|ram_block~4  ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.735     ; 3.914      ;
; -6.160 ; asynch_ram:RAM|ram_block~22 ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.413     ; 4.222      ;
; -6.145 ; asynch_ram:RAM|ram_block~4  ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.735     ; 3.885      ;
; -6.144 ; asynch_ram:RAM|ram_block~5  ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -3.027     ; 3.592      ;
; -6.131 ; asynch_ram:RAM|ram_block~17 ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.464     ; 4.142      ;
; -6.113 ; asynch_ram:RAM|ram_block~24 ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.185     ; 4.403      ;
; -6.113 ; asynch_ram:RAM|ram_block~25 ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.309     ; 4.279      ;
; -6.095 ; asynch_ram:RAM|ram_block~29 ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.658     ; 3.912      ;
; -6.084 ; asynch_ram:RAM|ram_block~24 ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.185     ; 4.374      ;
+--------+-----------------------------+----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ram_load'                                                                                                  ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -5.496 ; asynch_ram:RAM|ram_block~5  ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.661     ; 3.881      ;
; -5.418 ; asynch_ram:RAM|ram_block~26 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.058     ; 4.406      ;
; -5.357 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.124     ; 4.279      ;
; -5.347 ; asynch_ram:RAM|ram_block~10 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.317     ; 4.076      ;
; -5.322 ; asynch_ram:RAM|ram_block~17 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.098     ; 4.270      ;
; -5.304 ; asynch_ram:RAM|ram_block~25 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; 0.057      ; 4.407      ;
; -5.286 ; asynch_ram:RAM|ram_block~29 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.292     ; 4.040      ;
; -5.277 ; asynch_ram:RAM|ram_block~6  ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.368     ; 3.955      ;
; -5.233 ; asynch_ram:RAM|ram_block~28 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.433     ; 3.846      ;
; -5.231 ; asynch_ram:RAM|ram_block~12 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.318     ; 3.959      ;
; -5.199 ; asynch_ram:RAM|ram_block~4  ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.369     ; 3.876      ;
; -5.159 ; asynch_ram:RAM|ram_block~22 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.047     ; 4.158      ;
; -5.138 ; asynch_ram:RAM|ram_block~24 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; 0.181      ; 4.365      ;
; -5.117 ; asynch_ram:RAM|ram_block~5  ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.655     ; 3.881      ;
; -5.094 ; asynch_ram:RAM|ram_block~21 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; 0.088      ; 4.228      ;
; -5.069 ; asynch_ram:RAM|ram_block~2  ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.057     ; 4.058      ;
; -5.036 ; asynch_ram:RAM|ram_block~14 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.313     ; 3.769      ;
; -5.035 ; asynch_ram:RAM|ram_block~26 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.052     ; 4.402      ;
; -4.992 ; asynch_ram:RAM|ram_block~9  ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.331     ; 3.707      ;
; -4.972 ; asynch_ram:RAM|ram_block~8  ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.310     ; 3.708      ;
; -4.964 ; asynch_ram:RAM|ram_block~10 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.311     ; 4.072      ;
; -4.962 ; asynch_ram:RAM|ram_block~18 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.182     ; 3.826      ;
; -4.950 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~21 ; ram_load     ; ram_load    ; 1.000        ; -0.372     ; 4.799      ;
; -4.944 ; asynch_ram:RAM|ram_block~1  ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; 0.035      ; 4.025      ;
; -4.933 ; asynch_ram:RAM|ram_block~13 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.314     ; 3.665      ;
; -4.925 ; asynch_ram:RAM|ram_block~25 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; 0.063      ; 4.407      ;
; -4.910 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~25 ; ram_load     ; ram_load    ; 1.000        ; -0.342     ; 4.679      ;
; -4.907 ; asynch_ram:RAM|ram_block~29 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.286     ; 4.040      ;
; -4.905 ; asynch_ram:RAM|ram_block~30 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.288     ; 3.663      ;
; -4.894 ; asynch_ram:RAM|ram_block~6  ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.362     ; 3.951      ;
; -4.855 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; 0.001      ; 4.275      ;
; -4.850 ; asynch_ram:RAM|ram_block~28 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.427     ; 3.842      ;
; -4.848 ; asynch_ram:RAM|ram_block~12 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.312     ; 3.955      ;
; -4.848 ; asynch_ram:RAM|ram_block~20 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; 0.085      ; 3.979      ;
; -4.826 ; asynch_ram:RAM|ram_block~28 ; asynch_ram:RAM|ram_block~21 ; ram_load     ; ram_load    ; 1.000        ; -0.681     ; 4.366      ;
; -4.824 ; asynch_ram:RAM|ram_block~12 ; asynch_ram:RAM|ram_block~21 ; ram_load     ; ram_load    ; 1.000        ; -0.566     ; 4.479      ;
; -4.824 ; asynch_ram:RAM|ram_block~17 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; 0.027      ; 4.270      ;
; -4.816 ; asynch_ram:RAM|ram_block~4  ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.363     ; 3.872      ;
; -4.807 ; asynch_ram:RAM|ram_block~0  ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; 0.160      ; 4.013      ;
; -4.804 ; asynch_ram:RAM|ram_block~2  ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.169     ; 4.054      ;
; -4.792 ; asynch_ram:RAM|ram_block~4  ; asynch_ram:RAM|ram_block~21 ; ram_load     ; ram_load    ; 1.000        ; -0.617     ; 4.396      ;
; -4.786 ; asynch_ram:RAM|ram_block~28 ; asynch_ram:RAM|ram_block~25 ; ram_load     ; ram_load    ; 1.000        ; -0.651     ; 4.246      ;
; -4.784 ; asynch_ram:RAM|ram_block~12 ; asynch_ram:RAM|ram_block~25 ; ram_load     ; ram_load    ; 1.000        ; -0.536     ; 4.359      ;
; -4.776 ; asynch_ram:RAM|ram_block~22 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.041     ; 4.154      ;
; -4.755 ; asynch_ram:RAM|ram_block~24 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; 0.187      ; 4.361      ;
; -4.752 ; asynch_ram:RAM|ram_block~4  ; asynch_ram:RAM|ram_block~25 ; ram_load     ; ram_load    ; 1.000        ; -0.587     ; 4.276      ;
; -4.737 ; asynch_ram:RAM|ram_block~26 ; asynch_ram:RAM|ram_block~19 ; ram_load     ; ram_load    ; 1.000        ; -0.259     ; 4.699      ;
; -4.731 ; asynch_ram:RAM|ram_block~24 ; asynch_ram:RAM|ram_block~21 ; ram_load     ; ram_load    ; 1.000        ; -0.067     ; 4.885      ;
; -4.717 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~1  ; ram_load     ; ram_load    ; 1.000        ; -0.207     ; 4.619      ;
; -4.715 ; asynch_ram:RAM|ram_block~21 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; 0.094      ; 4.228      ;
; -4.683 ; asynch_ram:RAM|ram_block~1  ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.077     ; 4.025      ;
; -4.666 ; asynch_ram:RAM|ram_block~10 ; asynch_ram:RAM|ram_block~19 ; ram_load     ; ram_load    ; 1.000        ; -0.518     ; 4.369      ;
; -4.654 ; asynch_ram:RAM|ram_block~5  ; asynch_ram:RAM|ram_block~21 ; ram_load     ; ram_load    ; 1.000        ; -0.909     ; 3.966      ;
; -4.653 ; asynch_ram:RAM|ram_block~14 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.307     ; 3.765      ;
; -4.639 ; asynch_ram:RAM|ram_block~5  ; asynch_ram:RAM|ram_block~26 ; ram_load     ; ram_load    ; 1.000        ; -0.788     ; 3.870      ;
; -4.623 ; asynch_ram:RAM|ram_block~5  ; asynch_ram:RAM|ram_block~19 ; ram_load     ; ram_load    ; 1.000        ; -0.862     ; 3.982      ;
; -4.623 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~24 ; ram_load     ; ram_load    ; 1.000        ; -0.460     ; 4.546      ;
; -4.620 ; asynch_ram:RAM|ram_block~26 ; asynch_ram:RAM|ram_block~23 ; ram_load     ; ram_load    ; 1.000        ; -0.172     ; 4.557      ;
; -4.613 ; asynch_ram:RAM|ram_block~9  ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.325     ; 3.707      ;
; -4.597 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~0  ; ram_load     ; ram_load    ; 1.000        ; -0.328     ; 4.499      ;
; -4.596 ; asynch_ram:RAM|ram_block~6  ; asynch_ram:RAM|ram_block~19 ; ram_load     ; ram_load    ; 1.000        ; -0.569     ; 4.248      ;
; -4.593 ; asynch_ram:RAM|ram_block~28 ; asynch_ram:RAM|ram_block~1  ; ram_load     ; ram_load    ; 1.000        ; -0.516     ; 4.186      ;
; -4.591 ; asynch_ram:RAM|ram_block~12 ; asynch_ram:RAM|ram_block~1  ; ram_load     ; ram_load    ; 1.000        ; -0.401     ; 4.299      ;
; -4.589 ; asynch_ram:RAM|ram_block~8  ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.304     ; 3.704      ;
; -4.589 ; asynch_ram:RAM|ram_block~5  ; asynch_ram:RAM|ram_block~25 ; ram_load     ; ram_load    ; 1.000        ; -0.879     ; 3.821      ;
; -4.579 ; asynch_ram:RAM|ram_block~26 ; asynch_ram:RAM|ram_block~15 ; ram_load     ; ram_load    ; 1.000        ; 0.080      ; 4.884      ;
; -4.579 ; asynch_ram:RAM|ram_block~24 ; asynch_ram:RAM|ram_block~25 ; ram_load     ; ram_load    ; 1.000        ; 0.075      ; 4.765      ;
; -4.574 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~29 ; ram_load     ; ram_load    ; 1.000        ; -0.006     ; 4.794      ;
; -4.565 ; asynch_ram:RAM|ram_block~8  ; asynch_ram:RAM|ram_block~21 ; ram_load     ; ram_load    ; 1.000        ; -0.558     ; 4.228      ;
; -4.564 ; asynch_ram:RAM|ram_block~26 ; asynch_ram:RAM|ram_block~3  ; ram_load     ; ram_load    ; 1.000        ; -0.107     ; 4.560      ;
; -4.560 ; asynch_ram:RAM|ram_block~5  ; asynch_ram:RAM|ram_block~22 ; ram_load     ; ram_load    ; 1.000        ; -0.779     ; 3.893      ;
; -4.559 ; asynch_ram:RAM|ram_block~4  ; asynch_ram:RAM|ram_block~1  ; ram_load     ; ram_load    ; 1.000        ; -0.452     ; 4.216      ;
; -4.554 ; asynch_ram:RAM|ram_block~13 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.308     ; 3.665      ;
; -4.553 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~20 ; ram_load     ; ram_load    ; 1.000        ; -0.369     ; 4.567      ;
; -4.550 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~17 ; ram_load     ; ram_load    ; 1.000        ; -0.074     ; 4.589      ;
; -4.549 ; asynch_ram:RAM|ram_block~10 ; asynch_ram:RAM|ram_block~23 ; ram_load     ; ram_load    ; 1.000        ; -0.431     ; 4.227      ;
; -4.545 ; asynch_ram:RAM|ram_block~28 ; asynch_ram:RAM|ram_block~17 ; ram_load     ; ram_load    ; 1.000        ; -0.502     ; 4.156      ;
; -4.543 ; asynch_ram:RAM|ram_block~12 ; asynch_ram:RAM|ram_block~17 ; ram_load     ; ram_load    ; 1.000        ; -0.387     ; 4.269      ;
; -4.542 ; asynch_ram:RAM|ram_block~0  ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; 0.048      ; 4.009      ;
; -4.540 ; asynch_ram:RAM|ram_block~10 ; asynch_ram:RAM|ram_block~27 ; ram_load     ; ram_load    ; 1.000        ; -0.453     ; 4.232      ;
; -4.533 ; asynch_ram:RAM|ram_block~26 ; asynch_ram:RAM|ram_block~7  ; ram_load     ; ram_load    ; 1.000        ; 0.123      ; 4.883      ;
; -4.526 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~28 ; ram_load     ; ram_load    ; 1.000        ; 0.129      ; 4.762      ;
; -4.525 ; asynch_ram:RAM|ram_block~8  ; asynch_ram:RAM|ram_block~25 ; ram_load     ; ram_load    ; 1.000        ; -0.528     ; 4.108      ;
; -4.522 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~12 ; ram_load     ; ram_load    ; 1.000        ; 0.018      ; 4.766      ;
; -4.522 ; asynch_ram:RAM|ram_block~30 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.282     ; 3.659      ;
; -4.518 ; asynch_ram:RAM|ram_block~0  ; asynch_ram:RAM|ram_block~21 ; ram_load     ; ram_load    ; 1.000        ; -0.206     ; 4.533      ;
; -4.515 ; asynch_ram:RAM|ram_block~26 ; asynch_ram:RAM|ram_block~31 ; ram_load     ; ram_load    ; 1.000        ; 0.195      ; 4.823      ;
; -4.511 ; asynch_ram:RAM|ram_block~4  ; asynch_ram:RAM|ram_block~17 ; ram_load     ; ram_load    ; 1.000        ; -0.438     ; 4.186      ;
; -4.509 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~4  ; ram_load     ; ram_load    ; 1.000        ; 0.068      ; 4.803      ;
; -4.508 ; asynch_ram:RAM|ram_block~10 ; asynch_ram:RAM|ram_block~15 ; ram_load     ; ram_load    ; 1.000        ; -0.179     ; 4.554      ;
; -4.506 ; asynch_ram:RAM|ram_block~2  ; asynch_ram:RAM|ram_block~19 ; ram_load     ; ram_load    ; 1.000        ; -0.376     ; 4.351      ;
; -4.504 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~23 ; ram_load     ; ram_load    ; 1.000        ; -0.238     ; 4.375      ;
; -4.502 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~19 ; ram_load     ; ram_load    ; 1.000        ; -0.206     ; 4.517      ;
; -4.499 ; asynch_ram:RAM|ram_block~26 ; asynch_ram:RAM|ram_block~27 ; ram_load     ; ram_load    ; 1.000        ; -0.082     ; 4.562      ;
; -4.499 ; asynch_ram:RAM|ram_block~28 ; asynch_ram:RAM|ram_block~24 ; ram_load     ; ram_load    ; 1.000        ; -0.769     ; 4.113      ;
; -4.498 ; asynch_ram:RAM|ram_block~5  ; asynch_ram:RAM|ram_block~23 ; ram_load     ; ram_load    ; 1.000        ; -0.775     ; 3.832      ;
; -4.498 ; asynch_ram:RAM|ram_block~24 ; asynch_ram:RAM|ram_block~1  ; ram_load     ; ram_load    ; 1.000        ; 0.098      ; 4.705      ;
; -4.497 ; asynch_ram:RAM|ram_block~12 ; asynch_ram:RAM|ram_block~24 ; ram_load     ; ram_load    ; 1.000        ; -0.654     ; 4.226      ;
; -4.497 ; asynch_ram:RAM|ram_block~28 ; asynch_ram:RAM|ram_block~19 ; ram_load     ; ram_load    ; 1.000        ; -0.634     ; 4.084      ;
; -4.496 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~26 ; ram_load     ; ram_load    ; 1.000        ; -0.251     ; 4.264      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ram_load'                                                                                 ;
+--------+-----------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -1.140 ; ram_load  ; asynch_ram:RAM|ram_block~5  ; ram_load     ; ram_load    ; 0.000        ; 5.390      ; 4.250      ;
; -0.974 ; ram_load  ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 0.000        ; 4.911      ; 3.937      ;
; -0.966 ; ram_load  ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 0.000        ; 4.904      ; 3.938      ;
; -0.938 ; ram_load  ; asynch_ram:RAM|ram_block~31 ; ram_load     ; ram_load    ; 0.000        ; 5.161      ; 4.223      ;
; -0.913 ; ram_load  ; asynch_ram:RAM|ram_block~11 ; ram_load     ; ram_load    ; 0.000        ; 5.190      ; 4.277      ;
; -0.912 ; ram_load  ; asynch_ram:RAM|ram_block~6  ; ram_load     ; ram_load    ; 0.000        ; 5.097      ; 4.185      ;
; -0.897 ; ram_load  ; asynch_ram:RAM|ram_block~30 ; ram_load     ; ram_load    ; 0.000        ; 5.017      ; 4.120      ;
; -0.877 ; ram_load  ; asynch_ram:RAM|ram_block~3  ; ram_load     ; ram_load    ; 0.000        ; 4.848      ; 3.971      ;
; -0.872 ; ram_load  ; asynch_ram:RAM|ram_block~5  ; ram_load     ; ram_load    ; -0.500       ; 5.390      ; 4.038      ;
; -0.860 ; ram_load  ; asynch_ram:RAM|ram_block~26 ; ram_load     ; ram_load    ; 0.000        ; 4.787      ; 3.927      ;
; -0.854 ; ram_load  ; asynch_ram:RAM|ram_block~9  ; ram_load     ; ram_load    ; 0.000        ; 5.060      ; 4.206      ;
; -0.845 ; ram_load  ; asynch_ram:RAM|ram_block~14 ; ram_load     ; ram_load    ; 0.000        ; 5.042      ; 4.197      ;
; -0.827 ; ram_load  ; asynch_ram:RAM|ram_block~22 ; ram_load     ; ram_load    ; 0.000        ; 4.776      ; 3.949      ;
; -0.812 ; ram_load  ; asynch_ram:RAM|ram_block~23 ; ram_load     ; ram_load    ; 0.000        ; 4.780      ; 3.968      ;
; -0.810 ; ram_load  ; asynch_ram:RAM|ram_block~7  ; ram_load     ; ram_load    ; 0.000        ; 5.087      ; 4.277      ;
; -0.807 ; ram_load  ; asynch_ram:RAM|ram_block~17 ; ram_load     ; ram_load    ; 0.000        ; 4.827      ; 4.020      ;
; -0.806 ; ram_load  ; asynch_ram:RAM|ram_block~27 ; ram_load     ; ram_load    ; 0.000        ; 4.778      ; 3.972      ;
; -0.794 ; ram_load  ; asynch_ram:RAM|ram_block~13 ; ram_load     ; ram_load    ; 0.000        ; 5.043      ; 4.249      ;
; -0.794 ; ram_load  ; asynch_ram:RAM|ram_block~29 ; ram_load     ; ram_load    ; 0.000        ; 5.021      ; 4.227      ;
; -0.777 ; ram_load  ; asynch_ram:RAM|ram_block~10 ; ram_load     ; ram_load    ; 0.000        ; 5.046      ; 4.269      ;
; -0.765 ; ram_load  ; asynch_ram:RAM|ram_block~15 ; ram_load     ; ram_load    ; 0.000        ; 5.043      ; 4.278      ;
; -0.762 ; ram_load  ; asynch_ram:RAM|ram_block~1  ; ram_load     ; ram_load    ; 0.000        ; 4.812      ; 4.050      ;
; -0.660 ; ram_load  ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; -0.500       ; 4.911      ; 3.771      ;
; -0.652 ; ram_load  ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; -0.500       ; 4.904      ; 3.772      ;
; -0.644 ; ram_load  ; asynch_ram:RAM|ram_block~31 ; ram_load     ; ram_load    ; -0.500       ; 5.161      ; 4.037      ;
; -0.619 ; ram_load  ; asynch_ram:RAM|ram_block~11 ; ram_load     ; ram_load    ; -0.500       ; 5.190      ; 4.091      ;
; -0.599 ; ram_load  ; asynch_ram:RAM|ram_block~19 ; ram_load     ; ram_load    ; 0.000        ; 4.690      ; 4.091      ;
; -0.598 ; ram_load  ; asynch_ram:RAM|ram_block~6  ; ram_load     ; ram_load    ; -0.500       ; 5.097      ; 4.019      ;
; -0.586 ; ram_load  ; asynch_ram:RAM|ram_block~9  ; ram_load     ; ram_load    ; -0.500       ; 5.060      ; 3.994      ;
; -0.583 ; ram_load  ; asynch_ram:RAM|ram_block~3  ; ram_load     ; ram_load    ; -0.500       ; 4.848      ; 3.785      ;
; -0.583 ; ram_load  ; asynch_ram:RAM|ram_block~30 ; ram_load     ; ram_load    ; -0.500       ; 5.017      ; 3.954      ;
; -0.573 ; ram_load  ; asynch_ram:RAM|ram_block~25 ; ram_load     ; ram_load    ; 0.000        ; 4.672      ; 4.099      ;
; -0.546 ; ram_load  ; asynch_ram:RAM|ram_block~26 ; ram_load     ; ram_load    ; -0.500       ; 4.787      ; 3.761      ;
; -0.531 ; ram_load  ; asynch_ram:RAM|ram_block~14 ; ram_load     ; ram_load    ; -0.500       ; 5.042      ; 4.031      ;
; -0.528 ; ram_load  ; asynch_ram:RAM|ram_block~17 ; ram_load     ; ram_load    ; -0.500       ; 4.827      ; 3.819      ;
; -0.526 ; ram_load  ; asynch_ram:RAM|ram_block~29 ; ram_load     ; ram_load    ; -0.500       ; 5.021      ; 4.015      ;
; -0.525 ; ram_load  ; asynch_ram:RAM|ram_block~13 ; ram_load     ; ram_load    ; -0.500       ; 5.043      ; 4.038      ;
; -0.518 ; ram_load  ; asynch_ram:RAM|ram_block~23 ; ram_load     ; ram_load    ; -0.500       ; 4.780      ; 3.782      ;
; -0.516 ; ram_load  ; asynch_ram:RAM|ram_block~7  ; ram_load     ; ram_load    ; -0.500       ; 5.087      ; 4.091      ;
; -0.513 ; ram_load  ; asynch_ram:RAM|ram_block~22 ; ram_load     ; ram_load    ; -0.500       ; 4.776      ; 3.783      ;
; -0.512 ; ram_load  ; asynch_ram:RAM|ram_block~27 ; ram_load     ; ram_load    ; -0.500       ; 4.778      ; 3.786      ;
; -0.510 ; op1[3]    ; asynch_ram:RAM|ram_block~31 ; clock        ; ram_load    ; -0.500       ; 3.175      ; 2.205      ;
; -0.485 ; op1[3]    ; asynch_ram:RAM|ram_block~11 ; clock        ; ram_load    ; -0.500       ; 3.204      ; 2.259      ;
; -0.484 ; ram_load  ; asynch_ram:RAM|ram_block~1  ; ram_load     ; ram_load    ; -0.500       ; 4.812      ; 3.848      ;
; -0.471 ; ram_load  ; asynch_ram:RAM|ram_block~15 ; ram_load     ; ram_load    ; -0.500       ; 5.043      ; 4.092      ;
; -0.463 ; ram_load  ; asynch_ram:RAM|ram_block~10 ; ram_load     ; ram_load    ; -0.500       ; 5.046      ; 4.103      ;
; -0.449 ; op1[3]    ; asynch_ram:RAM|ram_block~3  ; clock        ; ram_load    ; -0.500       ; 2.862      ; 1.953      ;
; -0.415 ; ram_load  ; asynch_ram:RAM|ram_block~28 ; ram_load     ; ram_load    ; 0.000        ; 5.162      ; 4.747      ;
; -0.409 ; ram_load  ; asynch_ram:RAM|ram_block~21 ; ram_load     ; ram_load    ; 0.000        ; 4.641      ; 4.232      ;
; -0.384 ; op1[3]    ; asynch_ram:RAM|ram_block~23 ; clock        ; ram_load    ; -0.500       ; 2.794      ; 1.950      ;
; -0.382 ; op1[3]    ; asynch_ram:RAM|ram_block~7  ; clock        ; ram_load    ; -0.500       ; 3.101      ; 2.259      ;
; -0.378 ; op1[3]    ; asynch_ram:RAM|ram_block~27 ; clock        ; ram_load    ; -0.500       ; 2.792      ; 1.954      ;
; -0.337 ; op1[3]    ; asynch_ram:RAM|ram_block~15 ; clock        ; ram_load    ; -0.500       ; 3.057      ; 2.260      ;
; -0.328 ; ram_load  ; asynch_ram:RAM|ram_block~8  ; ram_load     ; ram_load    ; 0.000        ; 5.039      ; 4.711      ;
; -0.305 ; ram_load  ; asynch_ram:RAM|ram_block~19 ; ram_load     ; ram_load    ; -0.500       ; 4.690      ; 3.905      ;
; -0.293 ; ram_load  ; asynch_ram:RAM|ram_block~25 ; ram_load     ; ram_load    ; -0.500       ; 4.672      ; 3.899      ;
; -0.290 ; op1[1]    ; asynch_ram:RAM|ram_block~5  ; clock        ; ram_load    ; -0.500       ; 3.405      ; 2.655      ;
; -0.260 ; ram_load  ; asynch_ram:RAM|ram_block~12 ; ram_load     ; ram_load    ; 0.000        ; 5.047      ; 4.787      ;
; -0.255 ; ram_load  ; asynch_ram:RAM|ram_block~4  ; ram_load     ; ram_load    ; 0.000        ; 5.098      ; 4.843      ;
; -0.226 ; ram_load  ; asynch_ram:RAM|ram_block~16 ; ram_load     ; ram_load    ; 0.000        ; 4.853      ; 4.627      ;
; -0.171 ; op1[3]    ; asynch_ram:RAM|ram_block~19 ; clock        ; ram_load    ; -0.500       ; 2.704      ; 2.073      ;
; -0.141 ; ram_load  ; asynch_ram:RAM|ram_block~21 ; ram_load     ; ram_load    ; -0.500       ; 4.641      ; 4.020      ;
; -0.140 ; ram_load  ; asynch_ram:RAM|ram_block~0  ; ram_load     ; ram_load    ; 0.000        ; 4.687      ; 4.547      ;
; -0.126 ; ram_load  ; asynch_ram:RAM|ram_block~28 ; ram_load     ; ram_load    ; -0.500       ; 5.162      ; 4.556      ;
; -0.062 ; ram_load  ; asynch_ram:RAM|ram_block~20 ; ram_load     ; ram_load    ; 0.000        ; 4.644      ; 4.582      ;
; -0.048 ; ram_load  ; asynch_ram:RAM|ram_block~8  ; ram_load     ; ram_load    ; -0.500       ; 5.039      ; 4.511      ;
; -0.004 ; op1[1]    ; asynch_ram:RAM|ram_block~9  ; clock        ; ram_load    ; -0.500       ; 3.075      ; 2.611      ;
; -0.002 ; op1[2]    ; asynch_ram:RAM|ram_block~18 ; clock        ; ram_load    ; -0.500       ; 2.926      ; 2.464      ;
; 0.006  ; op1[2]    ; asynch_ram:RAM|ram_block~2  ; clock        ; ram_load    ; -0.500       ; 2.919      ; 2.465      ;
; 0.020  ; ram_load  ; asynch_ram:RAM|ram_block~12 ; ram_load     ; ram_load    ; -0.500       ; 5.047      ; 4.587      ;
; 0.024  ; ram_load  ; asynch_ram:RAM|ram_block~24 ; ram_load     ; ram_load    ; 0.000        ; 4.548      ; 4.572      ;
; 0.025  ; ram_load  ; asynch_ram:RAM|ram_block~4  ; ram_load     ; ram_load    ; -0.500       ; 5.098      ; 4.643      ;
; 0.043  ; op1[1]    ; asynch_ram:RAM|ram_block~17 ; clock        ; ram_load    ; -0.500       ; 2.842      ; 2.425      ;
; 0.054  ; ram_load  ; asynch_ram:RAM|ram_block~16 ; ram_load     ; ram_load    ; -0.500       ; 4.853      ; 4.427      ;
; 0.056  ; op1[1]    ; asynch_ram:RAM|ram_block~13 ; clock        ; ram_load    ; -0.500       ; 3.058      ; 2.654      ;
; 0.056  ; op1[1]    ; asynch_ram:RAM|ram_block~29 ; clock        ; ram_load    ; -0.500       ; 3.036      ; 2.632      ;
; 0.060  ; op1[2]    ; asynch_ram:RAM|ram_block~6  ; clock        ; ram_load    ; -0.500       ; 3.112      ; 2.712      ;
; 0.075  ; op1[2]    ; asynch_ram:RAM|ram_block~30 ; clock        ; ram_load    ; -0.500       ; 3.032      ; 2.647      ;
; 0.082  ; op1[0]    ; asynch_ram:RAM|ram_block~5  ; clock        ; ram_load    ; -0.500       ; 3.402      ; 3.024      ;
; 0.088  ; op1[1]    ; asynch_ram:RAM|ram_block~1  ; clock        ; ram_load    ; -0.500       ; 2.827      ; 2.455      ;
; 0.112  ; op1[2]    ; asynch_ram:RAM|ram_block~26 ; clock        ; ram_load    ; -0.500       ; 2.802      ; 2.454      ;
; 0.120  ; op1[0]    ; asynch_ram:RAM|ram_block~28 ; clock        ; ram_load    ; -0.500       ; 3.174      ; 2.834      ;
; 0.127  ; op1[2]    ; asynch_ram:RAM|ram_block~14 ; clock        ; ram_load    ; -0.500       ; 3.057      ; 2.724      ;
; 0.140  ; ram_load  ; asynch_ram:RAM|ram_block~0  ; ram_load     ; ram_load    ; -0.500       ; 4.687      ; 4.347      ;
; 0.145  ; op1[2]    ; asynch_ram:RAM|ram_block~22 ; clock        ; ram_load    ; -0.500       ; 2.791      ; 2.476      ;
; 0.156  ; op1[0]    ; asynch_ram:RAM|ram_block~31 ; clock        ; ram_load    ; -0.500       ; 3.173      ; 2.869      ;
; 0.173  ; op1[0]    ; asynch_ram:RAM|ram_block~18 ; clock        ; ram_load    ; -0.500       ; 2.923      ; 2.636      ;
; 0.181  ; op1[0]    ; asynch_ram:RAM|ram_block~2  ; clock        ; ram_load    ; -0.500       ; 2.916      ; 2.637      ;
; 0.181  ; op1[0]    ; asynch_ram:RAM|ram_block~11 ; clock        ; ram_load    ; -0.500       ; 3.202      ; 2.923      ;
; 0.195  ; op1[2]    ; asynch_ram:RAM|ram_block~10 ; clock        ; ram_load    ; -0.500       ; 3.061      ; 2.796      ;
; 0.196  ; op1[0]    ; asynch_ram:RAM|ram_block~8  ; clock        ; ram_load    ; -0.500       ; 3.051      ; 2.787      ;
; 0.217  ; op1[0]    ; asynch_ram:RAM|ram_block~3  ; clock        ; ram_load    ; -0.500       ; 2.860      ; 2.617      ;
; 0.217  ; op1[1]    ; asynch_ram:RAM|ram_block~31 ; clock        ; ram_load    ; -0.500       ; 3.176      ; 2.933      ;
; 0.218  ; ram_load  ; asynch_ram:RAM|ram_block~20 ; ram_load     ; ram_load    ; -0.500       ; 4.644      ; 4.382      ;
; 0.235  ; op1[0]    ; asynch_ram:RAM|ram_block~6  ; clock        ; ram_load    ; -0.500       ; 3.109      ; 2.884      ;
; 0.238  ; op1[1]    ; asynch_ram:RAM|ram_block~18 ; clock        ; ram_load    ; -0.500       ; 2.926      ; 2.704      ;
; 0.242  ; op1[1]    ; asynch_ram:RAM|ram_block~11 ; clock        ; ram_load    ; -0.500       ; 3.205      ; 2.987      ;
; 0.244  ; op1[2]    ; asynch_ram:RAM|ram_block~31 ; clock        ; ram_load    ; -0.500       ; 3.176      ; 2.960      ;
; 0.248  ; op1[1]    ; asynch_ram:RAM|ram_block~2  ; clock        ; ram_load    ; -0.500       ; 2.919      ; 2.707      ;
; 0.250  ; op1[0]    ; asynch_ram:RAM|ram_block~30 ; clock        ; ram_load    ; -0.500       ; 3.029      ; 2.819      ;
+--------+-----------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                        ;
+-------+-----------------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.822 ; ram_load                    ; output[2]~reg0 ; ram_load     ; clock       ; 0.000        ; 2.454      ; 3.473      ;
; 0.891 ; ram_load                    ; output[1]~reg0 ; ram_load     ; clock       ; 0.000        ; 2.454      ; 3.542      ;
; 1.029 ; ram_load                    ; output[3]~reg0 ; ram_load     ; clock       ; 0.000        ; 2.455      ; 3.681      ;
; 1.235 ; op1[3]                      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.457      ; 1.849      ;
; 1.239 ; ram_load                    ; output[0]~reg0 ; ram_load     ; clock       ; 0.000        ; 2.457      ; 3.893      ;
; 1.488 ; ram_load                    ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; 2.454      ; 3.639      ;
; 1.545 ; op1[1]                      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.457      ; 2.159      ;
; 1.552 ; op1[2]                      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.457      ; 2.166      ;
; 1.555 ; op1[0]                      ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.457      ; 2.169      ;
; 1.603 ; ram_load                    ; output[1]~reg0 ; ram_load     ; clock       ; -0.500       ; 2.454      ; 3.754      ;
; 1.649 ; ram_load                    ; op1[2]         ; ram_load     ; clock       ; 0.000        ; 2.061      ; 3.907      ;
; 1.715 ; ram_load                    ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; 2.455      ; 3.867      ;
; 1.720 ; ram_load                    ; op1[1]         ; ram_load     ; clock       ; 0.000        ; 2.061      ; 3.978      ;
; 1.727 ; op1[0]                      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.454      ; 2.338      ;
; 1.794 ; op1[1]                      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.457      ; 2.408      ;
; 1.857 ; ram_load                    ; op1[3]         ; ram_load     ; clock       ; 0.000        ; 2.062      ; 4.116      ;
; 1.901 ; op1[0]                      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.455      ; 2.513      ;
; 1.917 ; op1[0]                      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.454      ; 2.528      ;
; 1.924 ; ram_load                    ; op1[0]         ; ram_load     ; clock       ; 0.000        ; 2.064      ; 4.185      ;
; 1.939 ; ram_load                    ; output[0]~reg0 ; ram_load     ; clock       ; -0.500       ; 2.457      ; 4.093      ;
; 1.962 ; op1[1]                      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.458      ; 2.577      ;
; 1.989 ; op1[2]                      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.458      ; 2.604      ;
; 2.063 ; op1[3]                      ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.064      ; 2.284      ;
; 2.240 ; op1[0]                      ; op1[0]         ; clock        ; clock       ; 0.000        ; 0.064      ; 2.461      ;
; 2.256 ; MAR[2]                      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.561      ; 2.974      ;
; 2.311 ; MAR[1]                      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.525      ; 2.993      ;
; 2.315 ; ram_load                    ; op1[2]         ; ram_load     ; clock       ; -0.500       ; 2.061      ; 4.073      ;
; 2.374 ; op1[1]                      ; op1[1]         ; clock        ; clock       ; 0.000        ; 0.064      ; 2.595      ;
; 2.379 ; op1[2]                      ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.064      ; 2.600      ;
; 2.389 ; MAR[2]                      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.560      ; 3.106      ;
; 2.431 ; MAR[1]                      ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.528      ; 3.116      ;
; 2.432 ; ram_load                    ; op1[1]         ; ram_load     ; clock       ; -0.500       ; 2.061      ; 4.190      ;
; 2.460 ; MAR[0]                      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.525      ; 3.142      ;
; 2.543 ; ram_load                    ; op1[3]         ; ram_load     ; clock       ; -0.500       ; 2.062      ; 4.302      ;
; 2.554 ; op1[0]                      ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.061      ; 2.772      ;
; 2.558 ; MAR[1]                      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.526      ; 3.241      ;
; 2.581 ; MAR[2]                      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.560      ; 3.298      ;
; 2.597 ; MAR[1]                      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.525      ; 3.279      ;
; 2.621 ; op1[1]                      ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.064      ; 2.842      ;
; 2.624 ; ram_load                    ; op1[0]         ; ram_load     ; clock       ; -0.500       ; 2.064      ; 4.385      ;
; 2.628 ; MAR[0]                      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.526      ; 3.311      ;
; 2.729 ; op1[0]                      ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.062      ; 2.948      ;
; 2.746 ; op1[0]                      ; op1[1]         ; clock        ; clock       ; 0.000        ; 0.061      ; 2.964      ;
; 2.754 ; MAR[0]                      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.525      ; 3.436      ;
; 2.790 ; op1[1]                      ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.065      ; 3.012      ;
; 2.810 ; MAR[0]                      ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.528      ; 3.495      ;
; 2.817 ; op1[2]                      ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.065      ; 3.039      ;
; 2.990 ; MAR[2]                      ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.563      ; 3.710      ;
; 3.084 ; MAR[2]                      ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.168      ; 3.409      ;
; 3.116 ; MAR[1]                      ; op1[0]         ; clock        ; clock       ; 0.000        ; 0.135      ; 3.408      ;
; 3.138 ; MAR[1]                      ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.132      ; 3.427      ;
; 3.216 ; MAR[2]                      ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.167      ; 3.540      ;
; 3.287 ; MAR[0]                      ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.132      ; 3.576      ;
; 3.386 ; MAR[1]                      ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.133      ; 3.676      ;
; 3.410 ; MAR[2]                      ; op1[1]         ; clock        ; clock       ; 0.000        ; 0.167      ; 3.734      ;
; 3.426 ; MAR[1]                      ; op1[1]         ; clock        ; clock       ; 0.000        ; 0.132      ; 3.715      ;
; 3.456 ; MAR[0]                      ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.133      ; 3.746      ;
; 3.495 ; MAR[0]                      ; op1[0]         ; clock        ; clock       ; 0.000        ; 0.135      ; 3.787      ;
; 3.583 ; MAR[0]                      ; op1[1]         ; clock        ; clock       ; 0.000        ; 0.132      ; 3.872      ;
; 3.675 ; MAR[2]                      ; op1[0]         ; clock        ; clock       ; 0.000        ; 0.170      ; 4.002      ;
; 5.433 ; asynch_ram:RAM|ram_block~23 ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.160     ; 2.970      ;
; 5.435 ; asynch_ram:RAM|ram_block~15 ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.412     ; 2.720      ;
; 5.480 ; asynch_ram:RAM|ram_block~30 ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.390     ; 2.787      ;
; 5.481 ; asynch_ram:RAM|ram_block~19 ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.073     ; 3.105      ;
; 5.488 ; asynch_ram:RAM|ram_block~18 ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.281     ; 2.904      ;
; 5.523 ; asynch_ram:RAM|ram_block~14 ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.412     ; 2.808      ;
; 5.563 ; asynch_ram:RAM|ram_block~20 ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.030     ; 3.230      ;
; 5.588 ; asynch_ram:RAM|ram_block~11 ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.527     ; 2.758      ;
; 5.591 ; asynch_ram:RAM|ram_block~0  ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.071     ; 3.217      ;
; 5.592 ; asynch_ram:RAM|ram_block~27 ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.138     ; 3.151      ;
; 5.594 ; asynch_ram:RAM|ram_block~13 ; output[1]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.413     ; 2.878      ;
; 5.600 ; asynch_ram:RAM|ram_block~13 ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.413     ; 2.884      ;
; 5.613 ; asynch_ram:RAM|ram_block~20 ; output[0]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.027     ; 3.283      ;
; 5.632 ; asynch_ram:RAM|ram_block~22 ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.157     ; 3.172      ;
; 5.641 ; asynch_ram:RAM|ram_block~0  ; output[0]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.068     ; 3.270      ;
; 5.691 ; asynch_ram:RAM|ram_block~9  ; output[1]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.430     ; 2.958      ;
; 5.697 ; asynch_ram:RAM|ram_block~9  ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.430     ; 2.964      ;
; 5.702 ; asynch_ram:RAM|ram_block~2  ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.275     ; 3.124      ;
; 5.710 ; asynch_ram:RAM|ram_block~1  ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.192     ; 3.215      ;
; 5.715 ; asynch_ram:RAM|ram_block~1  ; output[1]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.192     ; 3.220      ;
; 5.721 ; asynch_ram:RAM|ram_block~8  ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.409     ; 3.009      ;
; 5.724 ; asynch_ram:RAM|ram_block~3  ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.225     ; 3.196      ;
; 5.732 ; asynch_ram:RAM|ram_block~21 ; output[1]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.027     ; 3.402      ;
; 5.738 ; asynch_ram:RAM|ram_block~21 ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.027     ; 3.408      ;
; 5.742 ; asynch_ram:RAM|ram_block~6  ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.466     ; 2.973      ;
; 5.763 ; asynch_ram:RAM|ram_block~20 ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.029     ; 3.431      ;
; 5.769 ; asynch_ram:RAM|ram_block~13 ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.412     ; 3.054      ;
; 5.770 ; asynch_ram:RAM|ram_block~7  ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.455     ; 3.012      ;
; 5.771 ; asynch_ram:RAM|ram_block~8  ; output[0]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.406     ; 3.062      ;
; 5.779 ; asynch_ram:RAM|ram_block~20 ; output[1]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.030     ; 3.446      ;
; 5.791 ; asynch_ram:RAM|ram_block~0  ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.070     ; 3.418      ;
; 5.807 ; asynch_ram:RAM|ram_block~0  ; output[1]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.071     ; 3.433      ;
; 5.816 ; asynch_ram:RAM|ram_block~26 ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.148     ; 3.365      ;
; 5.841 ; asynch_ram:RAM|ram_block~24 ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.939     ; 3.599      ;
; 5.866 ; asynch_ram:RAM|ram_block~9  ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.429     ; 3.134      ;
; 5.867 ; asynch_ram:RAM|ram_block~4  ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.467     ; 3.097      ;
; 5.873 ; asynch_ram:RAM|ram_block~10 ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.416     ; 3.154      ;
; 5.888 ; asynch_ram:RAM|ram_block~1  ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.191     ; 3.394      ;
; 5.891 ; asynch_ram:RAM|ram_block~24 ; output[0]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.936     ; 3.652      ;
; 5.895 ; asynch_ram:RAM|ram_block~12 ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.417     ; 3.175      ;
+-------+-----------------------------+----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; MAR[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; MAR[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; MAR[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; op1[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; op1[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; op1[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; op1[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[0]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[1]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[2]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[3]~reg0              ;
; 0.152  ; 0.336        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[0]~reg0              ;
; 0.153  ; 0.337        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[1]~reg0              ;
; 0.153  ; 0.337        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[2]~reg0              ;
; 0.153  ; 0.337        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[3]~reg0              ;
; 0.163  ; 0.347        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; MAR[2]                      ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; op1[0]                      ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; op1[1]                      ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; op1[2]                      ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; op1[3]                      ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; MAR[0]                      ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; MAR[1]                      ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[0]~reg0|clk          ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[1]~reg0|clk          ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[2]~reg0|clk          ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[3]~reg0|clk          ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; MAR[2]|clk                  ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; op1[0]|clk                  ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; op1[1]|clk                  ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; op1[2]|clk                  ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; op1[3]|clk                  ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o               ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; MAR[0]|clk                  ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; MAR[1]|clk                  ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clock ; Rise       ; MAR[0]                      ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clock ; Rise       ; MAR[1]                      ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; clock ; Rise       ; op1[1]                      ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; clock ; Rise       ; op1[2]                      ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; clock ; Rise       ; op1[3]                      ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; clock ; Rise       ; op1[0]                      ;
; 0.435  ; 0.651        ; 0.216          ; High Pulse Width ; clock ; Rise       ; MAR[2]                      ;
; 0.444  ; 0.660        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[1]~reg0              ;
; 0.444  ; 0.660        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[2]~reg0              ;
; 0.445  ; 0.661        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[0]~reg0              ;
; 0.445  ; 0.661        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[3]~reg0              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i               ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; clock ; Rise       ; MAR[0]|clk                  ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; clock ; Rise       ; MAR[1]|clk                  ;
; 0.665  ; 0.665        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o               ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; clock ; Rise       ; op1[1]|clk                  ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; clock ; Rise       ; op1[2]|clk                  ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; clock ; Rise       ; op1[3]|clk                  ;
; 0.671  ; 0.671        ; 0.000          ; High Pulse Width ; clock ; Rise       ; op1[0]|clk                  ;
; 0.675  ; 0.675        ; 0.000          ; High Pulse Width ; clock ; Rise       ; MAR[2]|clk                  ;
; 0.684  ; 0.684        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[1]~reg0|clk          ;
; 0.684  ; 0.684        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[2]~reg0|clk          ;
; 0.685  ; 0.685        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[0]~reg0|clk          ;
; 0.685  ; 0.685        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[3]~reg0|clk          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ram_load'                                                           ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ram_load ; Rise       ; ram_load                    ;
; 0.162  ; 0.162        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~5  ;
; 0.173  ; 0.173        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~11 ;
; 0.179  ; 0.179        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~11|dataa      ;
; 0.187  ; 0.187        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~10|datac      ;
; 0.189  ; 0.189        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~8|datac       ;
; 0.189  ; 0.189        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~10 ;
; 0.190  ; 0.190        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~5|dataa       ;
; 0.191  ; 0.191        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~8  ;
; 0.194  ; 0.194        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~9|datac       ;
; 0.196  ; 0.196        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~9  ;
; 0.206  ; 0.206        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~28|datac      ;
; 0.206  ; 0.206        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~31 ;
; 0.207  ; 0.207        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~31|datac      ;
; 0.207  ; 0.207        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~4|datad       ;
; 0.207  ; 0.207        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~6|datad       ;
; 0.207  ; 0.207        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~28 ;
; 0.209  ; 0.209        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~7|datad       ;
; 0.215  ; 0.215        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~29|datad      ;
; 0.216  ; 0.216        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~30|datad      ;
; 0.223  ; 0.223        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~12|datad      ;
; 0.223  ; 0.223        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~13|datad      ;
; 0.224  ; 0.224        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~14|datad      ;
; 0.224  ; 0.224        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~15|datad      ;
; 0.227  ; 0.227        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~4  ;
; 0.227  ; 0.227        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~6  ;
; 0.229  ; 0.229        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~7  ;
; 0.233  ; 0.233        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~26 ;
; 0.234  ; 0.234        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~0clkctrl|inclk[0]       ;
; 0.234  ; 0.234        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~0clkctrl|outclk         ;
; 0.235  ; 0.235        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~27 ;
; 0.235  ; 0.235        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~29 ;
; 0.236  ; 0.236        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~30 ;
; 0.238  ; 0.238        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~26|dataa      ;
; 0.240  ; 0.240        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~27|dataa      ;
; 0.242  ; 0.242        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~23 ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~23|datac      ;
; 0.243  ; 0.243        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~12 ;
; 0.243  ; 0.243        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~13 ;
; 0.243  ; 0.243        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~22 ;
; 0.244  ; 0.244        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~22|datac      ;
; 0.244  ; 0.244        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~14 ;
; 0.244  ; 0.244        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~15 ;
; 0.245  ; 0.245        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~1clkctrl|inclk[0]       ;
; 0.245  ; 0.245        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~1clkctrl|outclk         ;
; 0.249  ; 0.249        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~25 ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~20|datad      ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~25|datac      ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~7clkctrl|inclk[0]       ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~7clkctrl|outclk         ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~21|datad      ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~24|datad      ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~18|dataa      ;
; 0.260  ; 0.260        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~3clkctrl|inclk[0]       ;
; 0.260  ; 0.260        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~3clkctrl|outclk         ;
; 0.268  ; 0.268        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~17 ;
; 0.269  ; 0.269        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~17|datac      ;
; 0.270  ; 0.270        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~20 ;
; 0.271  ; 0.271        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~21 ;
; 0.272  ; 0.272        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~16|datac      ;
; 0.273  ; 0.273        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~24 ;
; 0.274  ; 0.274        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~16 ;
; 0.277  ; 0.277        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~19|datad      ;
; 0.277  ; 0.277        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~18 ;
; 0.282  ; 0.282        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~2|datab       ;
; 0.286  ; 0.286        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~4clkctrl|inclk[0]       ;
; 0.286  ; 0.286        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~4clkctrl|outclk         ;
; 0.289  ; 0.289        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~1  ;
; 0.290  ; 0.290        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~1|datac       ;
; 0.292  ; 0.292        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~5clkctrl|inclk[0]       ;
; 0.292  ; 0.292        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~5clkctrl|outclk         ;
; 0.294  ; 0.294        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~3  ;
; 0.294  ; 0.294        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~4|combout               ;
; 0.295  ; 0.295        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~0|datad       ;
; 0.295  ; 0.295        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~3|datac       ;
; 0.297  ; 0.297        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~19 ;
; 0.303  ; 0.303        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~2  ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~2|dataa                 ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~6clkctrl|inclk[0]       ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~6clkctrl|outclk         ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~4|dataa                 ;
; 0.315  ; 0.315        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~0  ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~5|combout               ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~2|combout               ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~5|datac                 ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~3|combout               ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~1|datac                 ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~3|datac                 ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~7|combout               ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~0|combout               ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~7|datac                 ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~0|datac                 ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~1|combout               ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~6|datac                 ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~6|combout               ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~2clkctrl|inclk[0]       ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~2clkctrl|outclk         ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; ram_load~input|o            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ram_load ; Rise       ; ram_load~input|i            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; ram_load~input|i            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ac_load     ; clock      ; 2.408 ; 2.785 ; Rise       ; clock           ;
; alu_sel[*]  ; clock      ; 5.418 ; 5.872 ; Rise       ; clock           ;
;  alu_sel[0] ; clock      ; 5.287 ; 5.723 ; Rise       ; clock           ;
;  alu_sel[1] ; clock      ; 5.145 ; 5.577 ; Rise       ; clock           ;
;  alu_sel[2] ; clock      ; 5.418 ; 5.872 ; Rise       ; clock           ;
; input[*]    ; clock      ; 2.663 ; 3.149 ; Rise       ; clock           ;
;  input[0]   ; clock      ; 2.512 ; 2.996 ; Rise       ; clock           ;
;  input[1]   ; clock      ; 0.360 ; 0.567 ; Rise       ; clock           ;
;  input[2]   ; clock      ; 0.295 ; 0.508 ; Rise       ; clock           ;
;  input[3]   ; clock      ; 2.663 ; 3.149 ; Rise       ; clock           ;
; input_sel   ; clock      ; 2.696 ; 3.137 ; Rise       ; clock           ;
; mar_in[*]   ; clock      ; 2.539 ; 2.977 ; Rise       ; clock           ;
;  mar_in[0]  ; clock      ; 2.539 ; 2.977 ; Rise       ; clock           ;
;  mar_in[1]  ; clock      ; 2.503 ; 2.948 ; Rise       ; clock           ;
;  mar_in[2]  ; clock      ; 2.260 ; 2.731 ; Rise       ; clock           ;
; mar_load    ; clock      ; 2.590 ; 3.039 ; Rise       ; clock           ;
; ram_load    ; clock      ; 3.099 ; 3.281 ; Rise       ; clock           ;
; alu_sel[*]  ; ram_load   ; 4.448 ; 4.902 ; Fall       ; ram_load        ;
;  alu_sel[0] ; ram_load   ; 4.317 ; 4.753 ; Fall       ; ram_load        ;
;  alu_sel[1] ; ram_load   ; 4.141 ; 4.561 ; Fall       ; ram_load        ;
;  alu_sel[2] ; ram_load   ; 4.448 ; 4.902 ; Fall       ; ram_load        ;
; ram_load    ; ram_load   ; 1.811 ; 1.993 ; Fall       ; ram_load        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; ac_load     ; clock      ; -1.653 ; -2.029 ; Rise       ; clock           ;
; alu_sel[*]  ; clock      ; -2.253 ; -2.662 ; Rise       ; clock           ;
;  alu_sel[0] ; clock      ; -2.253 ; -2.662 ; Rise       ; clock           ;
;  alu_sel[1] ; clock      ; -2.319 ; -2.758 ; Rise       ; clock           ;
;  alu_sel[2] ; clock      ; -2.516 ; -2.947 ; Rise       ; clock           ;
; input[*]    ; clock      ; 0.821  ; 0.637  ; Rise       ; clock           ;
;  input[0]   ; clock      ; -1.381 ; -1.824 ; Rise       ; clock           ;
;  input[1]   ; clock      ; 0.808  ; 0.637  ; Rise       ; clock           ;
;  input[2]   ; clock      ; 0.821  ; 0.631  ; Rise       ; clock           ;
;  input[3]   ; clock      ; -1.443 ; -1.895 ; Rise       ; clock           ;
; input_sel   ; clock      ; -1.053 ; -1.428 ; Rise       ; clock           ;
; mar_in[*]   ; clock      ; -1.894 ; -2.353 ; Rise       ; clock           ;
;  mar_in[0]  ; clock      ; -2.162 ; -2.588 ; Rise       ; clock           ;
;  mar_in[1]  ; clock      ; -2.124 ; -2.559 ; Rise       ; clock           ;
;  mar_in[2]  ; clock      ; -1.894 ; -2.353 ; Rise       ; clock           ;
; mar_load    ; clock      ; -2.269 ; -2.694 ; Rise       ; clock           ;
; ram_load    ; clock      ; -0.862 ; -1.028 ; Rise       ; clock           ;
; alu_sel[*]  ; ram_load   ; -0.112 ; -0.565 ; Fall       ; ram_load        ;
;  alu_sel[0] ; ram_load   ; -0.150 ; -0.660 ; Fall       ; ram_load        ;
;  alu_sel[1] ; ram_load   ; -0.112 ; -0.565 ; Fall       ; ram_load        ;
;  alu_sel[2] ; ram_load   ; -0.309 ; -0.754 ; Fall       ; ram_load        ;
; ram_load    ; ram_load   ; 1.352  ; 1.140  ; Fall       ; ram_load        ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; data_chk[*]  ; clock      ; 10.092 ; 10.047 ; Rise       ; clock           ;
;  data_chk[0] ; clock      ; 9.682  ; 9.723  ; Rise       ; clock           ;
;  data_chk[1] ; clock      ; 10.088 ; 10.027 ; Rise       ; clock           ;
;  data_chk[2] ; clock      ; 9.714  ; 9.677  ; Rise       ; clock           ;
;  data_chk[3] ; clock      ; 10.092 ; 10.047 ; Rise       ; clock           ;
; output[*]    ; clock      ; 6.687  ; 6.817  ; Rise       ; clock           ;
;  output[0]   ; clock      ; 6.358  ; 6.349  ; Rise       ; clock           ;
;  output[1]   ; clock      ; 6.687  ; 6.817  ; Rise       ; clock           ;
;  output[2]   ; clock      ; 6.490  ; 6.494  ; Rise       ; clock           ;
;  output[3]   ; clock      ; 6.098  ; 6.121  ; Rise       ; clock           ;
; view_ram[*]  ; clock      ; 8.034  ; 8.085  ; Rise       ; clock           ;
;  view_ram[0] ; clock      ; 7.836  ; 7.854  ; Rise       ; clock           ;
;  view_ram[1] ; clock      ; 7.986  ; 8.009  ; Rise       ; clock           ;
;  view_ram[2] ; clock      ; 8.034  ; 8.085  ; Rise       ; clock           ;
;  view_ram[3] ; clock      ; 7.783  ; 7.757  ; Rise       ; clock           ;
; data_chk[*]  ; ram_load   ; 8.320  ; 8.275  ; Rise       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 7.910  ; 7.951  ; Rise       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 8.316  ; 8.255  ; Rise       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 7.785  ; 7.794  ; Rise       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 8.320  ; 8.275  ; Rise       ; ram_load        ;
; data_chk[*]  ; ram_load   ; 12.780 ; 12.735 ; Fall       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 12.264 ; 12.295 ; Fall       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 12.660 ; 12.599 ; Fall       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 12.303 ; 12.266 ; Fall       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 12.780 ; 12.735 ; Fall       ; ram_load        ;
; view_ram[*]  ; ram_load   ; 10.870 ; 10.921 ; Fall       ; ram_load        ;
;  view_ram[0] ; ram_load   ; 10.469 ; 10.426 ; Fall       ; ram_load        ;
;  view_ram[1] ; ram_load   ; 10.575 ; 10.589 ; Fall       ; ram_load        ;
;  view_ram[2] ; ram_load   ; 10.870 ; 10.921 ; Fall       ; ram_load        ;
;  view_ram[3] ; ram_load   ; 10.234 ; 10.208 ; Fall       ; ram_load        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_chk[*]  ; clock      ; 7.267 ; 7.311 ; Rise       ; clock           ;
;  data_chk[0] ; clock      ; 7.464 ; 7.502 ; Rise       ; clock           ;
;  data_chk[1] ; clock      ; 7.542 ; 7.490 ; Rise       ; clock           ;
;  data_chk[2] ; clock      ; 7.390 ; 7.381 ; Rise       ; clock           ;
;  data_chk[3] ; clock      ; 7.267 ; 7.311 ; Rise       ; clock           ;
; output[*]    ; clock      ; 5.900 ; 5.921 ; Rise       ; clock           ;
;  output[0]   ; clock      ; 6.149 ; 6.140 ; Rise       ; clock           ;
;  output[1]   ; clock      ; 6.464 ; 6.588 ; Rise       ; clock           ;
;  output[2]   ; clock      ; 6.277 ; 6.279 ; Rise       ; clock           ;
;  output[3]   ; clock      ; 5.900 ; 5.921 ; Rise       ; clock           ;
; view_ram[*]  ; clock      ; 6.115 ; 6.085 ; Rise       ; clock           ;
;  view_ram[0] ; clock      ; 6.733 ; 6.677 ; Rise       ; clock           ;
;  view_ram[1] ; clock      ; 6.115 ; 6.085 ; Rise       ; clock           ;
;  view_ram[2] ; clock      ; 6.932 ; 6.924 ; Rise       ; clock           ;
;  view_ram[3] ; clock      ; 6.505 ; 6.521 ; Rise       ; clock           ;
; data_chk[*]  ; ram_load   ; 6.712 ; 6.705 ; Rise       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 7.200 ; 7.217 ; Rise       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 6.940 ; 6.900 ; Rise       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 6.712 ; 6.705 ; Rise       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 7.113 ; 7.144 ; Rise       ; ram_load        ;
; data_chk[*]  ; ram_load   ; 6.712 ; 6.705 ; Fall       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 7.200 ; 7.217 ; Fall       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 6.940 ; 6.900 ; Fall       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 6.712 ; 6.705 ; Fall       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 7.113 ; 7.144 ; Fall       ; ram_load        ;
; view_ram[*]  ; ram_load   ; 9.365 ; 9.335 ; Fall       ; ram_load        ;
;  view_ram[0] ; ram_load   ; 9.592 ; 9.558 ; Fall       ; ram_load        ;
;  view_ram[1] ; ram_load   ; 9.533 ; 9.612 ; Fall       ; ram_load        ;
;  view_ram[2] ; ram_load   ; 9.828 ; 9.857 ; Fall       ; ram_load        ;
;  view_ram[3] ; ram_load   ; 9.365 ; 9.335 ; Fall       ; ram_load        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; alu_sel[0] ; data_chk[0] ; 10.283 ; 10.295 ; 10.704 ; 10.745 ;
; alu_sel[0] ; data_chk[1] ; 9.615  ; 9.554  ; 10.093 ; 10.032 ;
; alu_sel[0] ; data_chk[2] ; 10.143 ; 10.118 ; 10.558 ; 10.554 ;
; alu_sel[0] ; data_chk[3] ; 10.164 ; 10.241 ; 10.616 ; 10.684 ;
; alu_sel[1] ; data_chk[0] ; 10.228 ; 10.236 ; 10.650 ; 10.668 ;
; alu_sel[1] ; data_chk[1] ; 9.276  ; 9.215  ; 9.653  ; 9.592  ;
; alu_sel[1] ; data_chk[2] ; 9.946  ; 9.942  ; 10.387 ; 10.362 ;
; alu_sel[1] ; data_chk[3] ; 10.004 ; 10.072 ; 10.408 ; 10.489 ;
; alu_sel[2] ; data_chk[0] ; 10.436 ; 10.444 ; 10.853 ; 10.894 ;
; alu_sel[2] ; data_chk[1] ; 9.540  ; 9.479  ; 10.037 ; 9.976  ;
; alu_sel[2] ; data_chk[2] ; 10.274 ; 10.249 ; 10.707 ; 10.703 ;
; alu_sel[2] ; data_chk[3] ; 10.295 ; 10.372 ; 10.765 ; 10.833 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; alu_sel[0] ; data_chk[0] ; 8.459 ; 8.460 ; 8.868 ; 8.898 ;
; alu_sel[0] ; data_chk[1] ; 8.442 ; 8.390 ; 8.961 ; 8.909 ;
; alu_sel[0] ; data_chk[2] ; 8.103 ; 8.075 ; 8.512 ; 8.513 ;
; alu_sel[0] ; data_chk[3] ; 8.461 ; 8.455 ; 8.980 ; 8.945 ;
; alu_sel[1] ; data_chk[0] ; 8.522 ; 8.569 ; 8.944 ; 8.979 ;
; alu_sel[1] ; data_chk[1] ; 8.576 ; 8.573 ; 8.990 ; 8.927 ;
; alu_sel[1] ; data_chk[2] ; 8.263 ; 8.275 ; 8.686 ; 8.686 ;
; alu_sel[1] ; data_chk[3] ; 8.398 ; 8.325 ; 8.802 ; 8.830 ;
; alu_sel[2] ; data_chk[0] ; 9.156 ; 9.188 ; 9.587 ; 9.589 ;
; alu_sel[2] ; data_chk[1] ; 8.815 ; 8.752 ; 9.225 ; 9.222 ;
; alu_sel[2] ; data_chk[2] ; 8.825 ; 8.815 ; 9.248 ; 9.208 ;
; alu_sel[2] ; data_chk[3] ; 9.025 ; 8.522 ; 8.991 ; 9.457 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; view_ram[*]  ; ram_load   ; 5.934 ; 5.870 ; Rise       ; ram_load        ;
;  view_ram[0] ; ram_load   ; 6.166 ; 6.087 ; Rise       ; ram_load        ;
;  view_ram[1] ; ram_load   ; 6.236 ; 6.157 ; Rise       ; ram_load        ;
;  view_ram[2] ; ram_load   ; 5.934 ; 5.870 ; Rise       ; ram_load        ;
;  view_ram[3] ; ram_load   ; 6.236 ; 6.157 ; Rise       ; ram_load        ;
; view_ram[*]  ; ram_load   ; 5.934 ; 5.870 ; Fall       ; ram_load        ;
;  view_ram[0] ; ram_load   ; 6.166 ; 6.087 ; Fall       ; ram_load        ;
;  view_ram[1] ; ram_load   ; 6.236 ; 6.157 ; Fall       ; ram_load        ;
;  view_ram[2] ; ram_load   ; 5.934 ; 5.870 ; Fall       ; ram_load        ;
;  view_ram[3] ; ram_load   ; 6.236 ; 6.157 ; Fall       ; ram_load        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; view_ram[*]  ; ram_load   ; 5.746 ; 5.682 ; Rise       ; ram_load        ;
;  view_ram[0] ; ram_load   ; 5.946 ; 5.867 ; Rise       ; ram_load        ;
;  view_ram[1] ; ram_load   ; 6.013 ; 5.934 ; Rise       ; ram_load        ;
;  view_ram[2] ; ram_load   ; 5.746 ; 5.682 ; Rise       ; ram_load        ;
;  view_ram[3] ; ram_load   ; 6.013 ; 5.934 ; Rise       ; ram_load        ;
; view_ram[*]  ; ram_load   ; 5.746 ; 5.682 ; Fall       ; ram_load        ;
;  view_ram[0] ; ram_load   ; 5.946 ; 5.867 ; Fall       ; ram_load        ;
;  view_ram[1] ; ram_load   ; 6.013 ; 5.934 ; Fall       ; ram_load        ;
;  view_ram[2] ; ram_load   ; 5.746 ; 5.682 ; Fall       ; ram_load        ;
;  view_ram[3] ; ram_load   ; 6.013 ; 5.934 ; Fall       ; ram_load        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; view_ram[*]  ; ram_load   ; 6.266     ; 6.330     ; Rise       ; ram_load        ;
;  view_ram[0] ; ram_load   ; 6.480     ; 6.559     ; Rise       ; ram_load        ;
;  view_ram[1] ; ram_load   ; 6.568     ; 6.647     ; Rise       ; ram_load        ;
;  view_ram[2] ; ram_load   ; 6.266     ; 6.330     ; Rise       ; ram_load        ;
;  view_ram[3] ; ram_load   ; 6.568     ; 6.647     ; Rise       ; ram_load        ;
; view_ram[*]  ; ram_load   ; 6.266     ; 6.330     ; Fall       ; ram_load        ;
;  view_ram[0] ; ram_load   ; 6.480     ; 6.559     ; Fall       ; ram_load        ;
;  view_ram[1] ; ram_load   ; 6.568     ; 6.647     ; Fall       ; ram_load        ;
;  view_ram[2] ; ram_load   ; 6.266     ; 6.330     ; Fall       ; ram_load        ;
;  view_ram[3] ; ram_load   ; 6.568     ; 6.647     ; Fall       ; ram_load        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; view_ram[*]  ; ram_load   ; 6.067     ; 6.131     ; Rise       ; ram_load        ;
;  view_ram[0] ; ram_load   ; 6.249     ; 6.328     ; Rise       ; ram_load        ;
;  view_ram[1] ; ram_load   ; 6.333     ; 6.412     ; Rise       ; ram_load        ;
;  view_ram[2] ; ram_load   ; 6.067     ; 6.131     ; Rise       ; ram_load        ;
;  view_ram[3] ; ram_load   ; 6.333     ; 6.412     ; Rise       ; ram_load        ;
; view_ram[*]  ; ram_load   ; 6.067     ; 6.131     ; Fall       ; ram_load        ;
;  view_ram[0] ; ram_load   ; 6.249     ; 6.328     ; Fall       ; ram_load        ;
;  view_ram[1] ; ram_load   ; 6.333     ; 6.412     ; Fall       ; ram_load        ;
;  view_ram[2] ; ram_load   ; 6.067     ; 6.131     ; Fall       ; ram_load        ;
;  view_ram[3] ; ram_load   ; 6.333     ; 6.412     ; Fall       ; ram_load        ;
+--------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 171.35 MHz ; 171.35 MHz      ; ram_load   ;      ;
; 220.7 MHz  ; 220.7 MHz       ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clock    ; -6.403 ; -46.837        ;
; ram_load ; -4.836 ; -128.839       ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; ram_load ; -0.954 ; -17.795       ;
; clock    ; 0.801  ; 0.000         ;
+----------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clock    ; -3.000 ; -14.000                      ;
; ram_load ; -3.000 ; -3.000                       ;
+----------+--------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                         ;
+--------+-----------------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------+--------------+-------------+--------------+------------+------------+
; -6.403 ; asynch_ram:RAM|ram_block~10 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.718     ; 4.160      ;
; -6.396 ; asynch_ram:RAM|ram_block~26 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.458     ; 4.413      ;
; -6.327 ; asynch_ram:RAM|ram_block~5  ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -3.006     ; 3.796      ;
; -6.303 ; asynch_ram:RAM|ram_block~16 ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.520     ; 4.258      ;
; -6.297 ; asynch_ram:RAM|ram_block~6  ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.746     ; 4.026      ;
; -6.273 ; asynch_ram:RAM|ram_block~16 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.519     ; 4.229      ;
; -6.234 ; asynch_ram:RAM|ram_block~2  ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.586     ; 4.123      ;
; -6.213 ; asynch_ram:RAM|ram_block~12 ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.710     ; 3.978      ;
; -6.200 ; asynch_ram:RAM|ram_block~28 ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.808     ; 3.867      ;
; -6.187 ; asynch_ram:RAM|ram_block~22 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.459     ; 4.203      ;
; -6.183 ; asynch_ram:RAM|ram_block~12 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.709     ; 3.949      ;
; -6.178 ; asynch_ram:RAM|ram_block~4  ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.748     ; 3.905      ;
; -6.176 ; asynch_ram:RAM|ram_block~5  ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -3.007     ; 3.644      ;
; -6.170 ; asynch_ram:RAM|ram_block~28 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.807     ; 3.838      ;
; -6.162 ; asynch_ram:RAM|ram_block~25 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.363     ; 4.274      ;
; -6.150 ; asynch_ram:RAM|ram_block~17 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.497     ; 4.128      ;
; -6.148 ; asynch_ram:RAM|ram_block~4  ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.747     ; 3.876      ;
; -6.125 ; asynch_ram:RAM|ram_block~24 ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.251     ; 4.349      ;
; -6.124 ; asynch_ram:RAM|ram_block~29 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.678     ; 3.921      ;
; -6.103 ; asynch_ram:RAM|ram_block~5  ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -3.007     ; 3.571      ;
; -6.095 ; asynch_ram:RAM|ram_block~24 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.250     ; 4.320      ;
; -6.082 ; asynch_ram:RAM|ram_block~10 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.719     ; 3.838      ;
; -6.075 ; asynch_ram:RAM|ram_block~26 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.459     ; 4.091      ;
; -6.055 ; asynch_ram:RAM|ram_block~14 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.704     ; 3.826      ;
; -6.011 ; asynch_ram:RAM|ram_block~25 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.364     ; 4.122      ;
; -6.008 ; asynch_ram:RAM|ram_block~8  ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.712     ; 3.771      ;
; -6.002 ; asynch_ram:RAM|ram_block~16 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.520     ; 3.957      ;
; -5.999 ; asynch_ram:RAM|ram_block~17 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.498     ; 3.976      ;
; -5.996 ; asynch_ram:RAM|ram_block~30 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.675     ; 3.796      ;
; -5.994 ; asynch_ram:RAM|ram_block~18 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.566     ; 3.903      ;
; -5.985 ; asynch_ram:RAM|ram_block~31 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.806     ; 3.654      ;
; -5.978 ; asynch_ram:RAM|ram_block~8  ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.711     ; 3.742      ;
; -5.976 ; asynch_ram:RAM|ram_block~6  ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.747     ; 3.704      ;
; -5.973 ; asynch_ram:RAM|ram_block~29 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.679     ; 3.769      ;
; -5.970 ; asynch_ram:RAM|ram_block~16 ; op1[0]         ; ram_load     ; clock       ; 0.500        ; -2.516     ; 3.929      ;
; -5.968 ; asynch_ram:RAM|ram_block~7  ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.737     ; 3.706      ;
; -5.954 ; asynch_ram:RAM|ram_block~1  ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.509     ; 3.920      ;
; -5.940 ; asynch_ram:RAM|ram_block~0  ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.394     ; 4.021      ;
; -5.938 ; asynch_ram:RAM|ram_block~25 ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.364     ; 4.049      ;
; -5.926 ; asynch_ram:RAM|ram_block~17 ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.498     ; 3.903      ;
; -5.922 ; asynch_ram:RAM|ram_block~21 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.334     ; 4.063      ;
; -5.913 ; asynch_ram:RAM|ram_block~2  ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.587     ; 3.801      ;
; -5.912 ; asynch_ram:RAM|ram_block~12 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.710     ; 3.677      ;
; -5.910 ; asynch_ram:RAM|ram_block~0  ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.393     ; 3.992      ;
; -5.900 ; asynch_ram:RAM|ram_block~29 ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.679     ; 3.696      ;
; -5.899 ; asynch_ram:RAM|ram_block~28 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.808     ; 3.566      ;
; -5.877 ; asynch_ram:RAM|ram_block~4  ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.748     ; 3.604      ;
; -5.876 ; asynch_ram:RAM|ram_block~9  ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.729     ; 3.622      ;
; -5.868 ; asynch_ram:RAM|ram_block~12 ; op1[0]         ; ram_load     ; clock       ; 0.500        ; -2.706     ; 3.637      ;
; -5.866 ; asynch_ram:RAM|ram_block~22 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.460     ; 3.881      ;
; -5.853 ; asynch_ram:RAM|ram_block~20 ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.336     ; 3.992      ;
; -5.849 ; asynch_ram:RAM|ram_block~3  ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.540     ; 3.784      ;
; -5.837 ; asynch_ram:RAM|ram_block~4  ; op1[0]         ; ram_load     ; clock       ; 0.500        ; -2.744     ; 3.568      ;
; -5.828 ; asynch_ram:RAM|ram_block~28 ; op1[0]         ; ram_load     ; clock       ; 0.500        ; -2.804     ; 3.499      ;
; -5.824 ; asynch_ram:RAM|ram_block~24 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.251     ; 4.048      ;
; -5.823 ; asynch_ram:RAM|ram_block~20 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.335     ; 3.963      ;
; -5.803 ; asynch_ram:RAM|ram_block~1  ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.510     ; 3.768      ;
; -5.784 ; asynch_ram:RAM|ram_block~13 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.705     ; 3.554      ;
; -5.784 ; asynch_ram:RAM|ram_block~24 ; op1[0]         ; ram_load     ; clock       ; 0.500        ; -2.247     ; 4.012      ;
; -5.779 ; asynch_ram:RAM|ram_block~21 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.335     ; 3.919      ;
; -5.770 ; asynch_ram:RAM|ram_block~11 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.840     ; 3.405      ;
; -5.747 ; asynch_ram:RAM|ram_block~14 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.705     ; 3.517      ;
; -5.730 ; asynch_ram:RAM|ram_block~1  ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.510     ; 3.695      ;
; -5.725 ; asynch_ram:RAM|ram_block~9  ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.730     ; 3.470      ;
; -5.707 ; asynch_ram:RAM|ram_block~8  ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.712     ; 3.470      ;
; -5.694 ; asynch_ram:RAM|ram_block~27 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.450     ; 3.719      ;
; -5.692 ; asynch_ram:RAM|ram_block~8  ; op1[0]         ; ram_load     ; clock       ; 0.500        ; -2.708     ; 3.459      ;
; -5.691 ; asynch_ram:RAM|ram_block~21 ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.335     ; 3.831      ;
; -5.675 ; asynch_ram:RAM|ram_block~30 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.676     ; 3.474      ;
; -5.673 ; asynch_ram:RAM|ram_block~18 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.567     ; 3.581      ;
; -5.659 ; asynch_ram:RAM|ram_block~10 ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.373     ; 3.761      ;
; -5.652 ; asynch_ram:RAM|ram_block~9  ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.730     ; 3.397      ;
; -5.652 ; asynch_ram:RAM|ram_block~26 ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.113     ; 4.014      ;
; -5.641 ; asynch_ram:RAM|ram_block~13 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.706     ; 3.410      ;
; -5.639 ; asynch_ram:RAM|ram_block~0  ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.394     ; 3.720      ;
; -5.615 ; asynch_ram:RAM|ram_block~19 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.370     ; 3.720      ;
; -5.613 ; asynch_ram:RAM|ram_block~15 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.704     ; 3.384      ;
; -5.599 ; asynch_ram:RAM|ram_block~0  ; op1[0]         ; ram_load     ; clock       ; 0.500        ; -2.390     ; 3.684      ;
; -5.583 ; asynch_ram:RAM|ram_block~5  ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.661     ; 3.397      ;
; -5.553 ; asynch_ram:RAM|ram_block~6  ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.401     ; 3.627      ;
; -5.552 ; asynch_ram:RAM|ram_block~20 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.336     ; 3.691      ;
; -5.547 ; asynch_ram:RAM|ram_block~16 ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.175     ; 3.847      ;
; -5.540 ; asynch_ram:RAM|ram_block~13 ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.706     ; 3.309      ;
; -5.529 ; asynch_ram:RAM|ram_block~16 ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.174     ; 3.830      ;
; -5.518 ; asynch_ram:RAM|ram_block~23 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.461     ; 3.532      ;
; -5.513 ; asynch_ram:RAM|ram_block~20 ; op1[0]         ; ram_load     ; clock       ; 0.500        ; -2.332     ; 3.656      ;
; -5.490 ; asynch_ram:RAM|ram_block~2  ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.241     ; 3.724      ;
; -5.457 ; asynch_ram:RAM|ram_block~12 ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.365     ; 3.567      ;
; -5.444 ; asynch_ram:RAM|ram_block~28 ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.463     ; 3.456      ;
; -5.443 ; asynch_ram:RAM|ram_block~22 ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.114     ; 3.804      ;
; -5.439 ; asynch_ram:RAM|ram_block~12 ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.364     ; 3.550      ;
; -5.433 ; asynch_ram:RAM|ram_block~5  ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.662     ; 3.246      ;
; -5.426 ; asynch_ram:RAM|ram_block~28 ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.462     ; 3.439      ;
; -5.422 ; asynch_ram:RAM|ram_block~4  ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.403     ; 3.494      ;
; -5.418 ; asynch_ram:RAM|ram_block~25 ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.018     ; 3.875      ;
; -5.406 ; asynch_ram:RAM|ram_block~17 ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.152     ; 3.729      ;
; -5.404 ; asynch_ram:RAM|ram_block~4  ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.402     ; 3.477      ;
; -5.380 ; asynch_ram:RAM|ram_block~29 ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.333     ; 3.522      ;
; -5.369 ; asynch_ram:RAM|ram_block~24 ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.906     ; 3.938      ;
; -5.351 ; asynch_ram:RAM|ram_block~24 ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.905     ; 3.921      ;
+--------+-----------------------------+----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ram_load'                                                                                                   ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -4.836 ; asynch_ram:RAM|ram_block~5  ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.575     ; 3.531      ;
; -4.725 ; asynch_ram:RAM|ram_block~10 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.287     ; 3.708      ;
; -4.718 ; asynch_ram:RAM|ram_block~26 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.027     ; 3.961      ;
; -4.671 ; asynch_ram:RAM|ram_block~25 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; 0.068      ; 4.009      ;
; -4.659 ; asynch_ram:RAM|ram_block~17 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.066     ; 3.863      ;
; -4.634 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.088     ; 3.816      ;
; -4.633 ; asynch_ram:RAM|ram_block~29 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.247     ; 3.656      ;
; -4.619 ; asynch_ram:RAM|ram_block~6  ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.315     ; 3.574      ;
; -4.567 ; asynch_ram:RAM|ram_block~5  ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.595     ; 3.530      ;
; -4.544 ; asynch_ram:RAM|ram_block~12 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.278     ; 3.536      ;
; -4.531 ; asynch_ram:RAM|ram_block~28 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.376     ; 3.425      ;
; -4.509 ; asynch_ram:RAM|ram_block~4  ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.316     ; 3.463      ;
; -4.509 ; asynch_ram:RAM|ram_block~22 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.028     ; 3.751      ;
; -4.456 ; asynch_ram:RAM|ram_block~10 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.307     ; 3.707      ;
; -4.456 ; asynch_ram:RAM|ram_block~24 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; 0.181      ; 3.907      ;
; -4.451 ; asynch_ram:RAM|ram_block~2  ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.050     ; 3.671      ;
; -4.449 ; asynch_ram:RAM|ram_block~26 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.047     ; 3.960      ;
; -4.439 ; asynch_ram:RAM|ram_block~21 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; 0.097      ; 3.806      ;
; -4.402 ; asynch_ram:RAM|ram_block~25 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; 0.048      ; 4.008      ;
; -4.385 ; asynch_ram:RAM|ram_block~9  ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.298     ; 3.357      ;
; -4.365 ; asynch_ram:RAM|ram_block~14 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.273     ; 3.362      ;
; -4.364 ; asynch_ram:RAM|ram_block~29 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.267     ; 3.655      ;
; -4.358 ; asynch_ram:RAM|ram_block~1  ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; 0.027      ; 3.655      ;
; -4.350 ; asynch_ram:RAM|ram_block~6  ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.335     ; 3.573      ;
; -4.331 ; asynch_ram:RAM|ram_block~8  ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.280     ; 3.321      ;
; -4.318 ; asynch_ram:RAM|ram_block~30 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.244     ; 3.344      ;
; -4.316 ; asynch_ram:RAM|ram_block~18 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.135     ; 3.451      ;
; -4.314 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~21 ; ram_load     ; ram_load    ; 1.000        ; -0.324     ; 4.292      ;
; -4.301 ; asynch_ram:RAM|ram_block~13 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.274     ; 3.297      ;
; -4.287 ; asynch_ram:RAM|ram_block~2  ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.175     ; 3.670      ;
; -4.286 ; asynch_ram:RAM|ram_block~17 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; 0.018      ; 3.862      ;
; -4.279 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~25 ; ram_load     ; ram_load    ; 1.000        ; -0.297     ; 4.186      ;
; -4.275 ; asynch_ram:RAM|ram_block~12 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.298     ; 3.535      ;
; -4.262 ; asynch_ram:RAM|ram_block~28 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.396     ; 3.424      ;
; -4.261 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.004     ; 3.815      ;
; -4.240 ; asynch_ram:RAM|ram_block~4  ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.336     ; 3.462      ;
; -4.240 ; asynch_ram:RAM|ram_block~22 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.048     ; 3.750      ;
; -4.224 ; asynch_ram:RAM|ram_block~12 ; asynch_ram:RAM|ram_block~21 ; ram_load     ; ram_load    ; 1.000        ; -0.514     ; 4.012      ;
; -4.211 ; asynch_ram:RAM|ram_block~28 ; asynch_ram:RAM|ram_block~21 ; ram_load     ; ram_load    ; 1.000        ; -0.612     ; 3.901      ;
; -4.194 ; asynch_ram:RAM|ram_block~1  ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.098     ; 3.654      ;
; -4.189 ; asynch_ram:RAM|ram_block~4  ; asynch_ram:RAM|ram_block~21 ; ram_load     ; ram_load    ; 1.000        ; -0.552     ; 3.939      ;
; -4.189 ; asynch_ram:RAM|ram_block~12 ; asynch_ram:RAM|ram_block~25 ; ram_load     ; ram_load    ; 1.000        ; -0.487     ; 3.906      ;
; -4.187 ; asynch_ram:RAM|ram_block~24 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; 0.161      ; 3.906      ;
; -4.184 ; asynch_ram:RAM|ram_block~20 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; 0.096      ; 3.550      ;
; -4.176 ; asynch_ram:RAM|ram_block~28 ; asynch_ram:RAM|ram_block~25 ; ram_load     ; ram_load    ; 1.000        ; -0.585     ; 3.795      ;
; -4.170 ; asynch_ram:RAM|ram_block~21 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; 0.077      ; 3.805      ;
; -4.166 ; asynch_ram:RAM|ram_block~0  ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; 0.143      ; 3.579      ;
; -4.156 ; asynch_ram:RAM|ram_block~10 ; asynch_ram:RAM|ram_block~19 ; ram_load     ; ram_load    ; 1.000        ; -0.489     ; 3.969      ;
; -4.154 ; asynch_ram:RAM|ram_block~4  ; asynch_ram:RAM|ram_block~25 ; ram_load     ; ram_load    ; 1.000        ; -0.525     ; 3.833      ;
; -4.149 ; asynch_ram:RAM|ram_block~26 ; asynch_ram:RAM|ram_block~19 ; ram_load     ; ram_load    ; 1.000        ; -0.229     ; 4.222      ;
; -4.136 ; asynch_ram:RAM|ram_block~24 ; asynch_ram:RAM|ram_block~21 ; ram_load     ; ram_load    ; 1.000        ; -0.055     ; 4.383      ;
; -4.116 ; asynch_ram:RAM|ram_block~5  ; asynch_ram:RAM|ram_block~21 ; ram_load     ; ram_load    ; 1.000        ; -0.811     ; 3.607      ;
; -4.116 ; asynch_ram:RAM|ram_block~9  ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.318     ; 3.356      ;
; -4.112 ; asynch_ram:RAM|ram_block~5  ; asynch_ram:RAM|ram_block~26 ; ram_load     ; ram_load    ; 1.000        ; -0.711     ; 3.520      ;
; -4.096 ; asynch_ram:RAM|ram_block~14 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.293     ; 3.361      ;
; -4.090 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~24 ; ram_load     ; ram_load    ; 1.000        ; -0.405     ; 4.122      ;
; -4.085 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~1  ; ram_load     ; ram_load    ; 1.000        ; -0.158     ; 4.129      ;
; -4.081 ; asynch_ram:RAM|ram_block~5  ; asynch_ram:RAM|ram_block~25 ; ram_load     ; ram_load    ; 1.000        ; -0.784     ; 3.501      ;
; -4.080 ; asynch_ram:RAM|ram_block~5  ; asynch_ram:RAM|ram_block~19 ; ram_load     ; ram_load    ; 1.000        ; -0.777     ; 3.605      ;
; -4.062 ; asynch_ram:RAM|ram_block~8  ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.300     ; 3.320      ;
; -4.054 ; asynch_ram:RAM|ram_block~10 ; asynch_ram:RAM|ram_block~27 ; ram_load     ; ram_load    ; 1.000        ; -0.430     ; 3.853      ;
; -4.050 ; asynch_ram:RAM|ram_block~6  ; asynch_ram:RAM|ram_block~19 ; ram_load     ; ram_load    ; 1.000        ; -0.517     ; 3.835      ;
; -4.049 ; asynch_ram:RAM|ram_block~30 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.264     ; 3.343      ;
; -4.047 ; asynch_ram:RAM|ram_block~10 ; asynch_ram:RAM|ram_block~23 ; ram_load     ; ram_load    ; 1.000        ; -0.402     ; 3.848      ;
; -4.040 ; asynch_ram:RAM|ram_block~26 ; asynch_ram:RAM|ram_block~23 ; ram_load     ; ram_load    ; 1.000        ; -0.142     ; 4.101      ;
; -4.032 ; asynch_ram:RAM|ram_block~13 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.294     ; 3.296      ;
; -4.030 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~0  ; ram_load     ; ram_load    ; 1.000        ; -0.268     ; 4.073      ;
; -4.029 ; asynch_ram:RAM|ram_block~5  ; asynch_ram:RAM|ram_block~22 ; ram_load     ; ram_load    ; 1.000        ; -0.692     ; 3.543      ;
; -4.019 ; asynch_ram:RAM|ram_block~8  ; asynch_ram:RAM|ram_block~21 ; ram_load     ; ram_load    ; 1.000        ; -0.516     ; 3.805      ;
; -4.008 ; asynch_ram:RAM|ram_block~10 ; asynch_ram:RAM|ram_block~15 ; ram_load     ; ram_load    ; 1.000        ; -0.166     ; 4.147      ;
; -4.008 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~20 ; ram_load     ; ram_load    ; 1.000        ; -0.324     ; 4.121      ;
; -4.003 ; asynch_ram:RAM|ram_block~24 ; asynch_ram:RAM|ram_block~25 ; ram_load     ; ram_load    ; 1.000        ; 0.070      ; 4.277      ;
; -4.002 ; asynch_ram:RAM|ram_block~0  ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; 0.018      ; 3.578      ;
; -4.001 ; asynch_ram:RAM|ram_block~10 ; asynch_ram:RAM|ram_block~26 ; ram_load     ; ram_load    ; 1.000        ; -0.423     ; 3.697      ;
; -4.001 ; asynch_ram:RAM|ram_block~26 ; asynch_ram:RAM|ram_block~15 ; ram_load     ; ram_load    ; 1.000        ; 0.094      ; 4.400      ;
; -3.995 ; asynch_ram:RAM|ram_block~12 ; asynch_ram:RAM|ram_block~1  ; ram_load     ; ram_load    ; 1.000        ; -0.348     ; 3.849      ;
; -3.995 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~28 ; ram_load     ; ram_load    ; 1.000        ; 0.128      ; 4.323      ;
; -3.988 ; asynch_ram:RAM|ram_block~12 ; asynch_ram:RAM|ram_block~24 ; ram_load     ; ram_load    ; 1.000        ; -0.595     ; 3.830      ;
; -3.987 ; asynch_ram:RAM|ram_block~2  ; asynch_ram:RAM|ram_block~19 ; ram_load     ; ram_load    ; 1.000        ; -0.357     ; 3.932      ;
; -3.984 ; asynch_ram:RAM|ram_block~8  ; asynch_ram:RAM|ram_block~25 ; ram_load     ; ram_load    ; 1.000        ; -0.489     ; 3.699      ;
; -3.984 ; asynch_ram:RAM|ram_block~12 ; asynch_ram:RAM|ram_block~17 ; ram_load     ; ram_load    ; 1.000        ; -0.359     ; 3.832      ;
; -3.982 ; asynch_ram:RAM|ram_block~28 ; asynch_ram:RAM|ram_block~1  ; ram_load     ; ram_load    ; 1.000        ; -0.446     ; 3.738      ;
; -3.980 ; asynch_ram:RAM|ram_block~10 ; asynch_ram:RAM|ram_block~3  ; ram_load     ; ram_load    ; 1.000        ; -0.327     ; 3.851      ;
; -3.978 ; asynch_ram:RAM|ram_block~5  ; asynch_ram:RAM|ram_block~27 ; ram_load     ; ram_load    ; 1.000        ; -0.718     ; 3.489      ;
; -3.976 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~4  ; ram_load     ; ram_load    ; 1.000        ; 0.073      ; 4.357      ;
; -3.975 ; asynch_ram:RAM|ram_block~10 ; asynch_ram:RAM|ram_block~7  ; ram_load     ; ram_load    ; 1.000        ; -0.136     ; 4.147      ;
; -3.973 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~29 ; ram_load     ; ram_load    ; 1.000        ; 0.007      ; 4.287      ;
; -3.973 ; asynch_ram:RAM|ram_block~26 ; asynch_ram:RAM|ram_block~3  ; ram_load     ; ram_load    ; 1.000        ; -0.067     ; 4.104      ;
; -3.971 ; asynch_ram:RAM|ram_block~5  ; asynch_ram:RAM|ram_block~23 ; ram_load     ; ram_load    ; 1.000        ; -0.690     ; 3.484      ;
; -3.971 ; asynch_ram:RAM|ram_block~28 ; asynch_ram:RAM|ram_block~17 ; ram_load     ; ram_load    ; 1.000        ; -0.457     ; 3.721      ;
; -3.970 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~17 ; ram_load     ; ram_load    ; 1.000        ; -0.065     ; 4.112      ;
; -3.968 ; asynch_ram:RAM|ram_block~26 ; asynch_ram:RAM|ram_block~7  ; ram_load     ; ram_load    ; 1.000        ; 0.124      ; 4.400      ;
; -3.960 ; asynch_ram:RAM|ram_block~4  ; asynch_ram:RAM|ram_block~1  ; ram_load     ; ram_load    ; 1.000        ; -0.386     ; 3.776      ;
; -3.960 ; asynch_ram:RAM|ram_block~10 ; asynch_ram:RAM|ram_block~31 ; ram_load     ; ram_load    ; 1.000        ; -0.070     ; 4.097      ;
; -3.957 ; asynch_ram:RAM|ram_block~4  ; asynch_ram:RAM|ram_block~24 ; ram_load     ; ram_load    ; 1.000        ; -0.633     ; 3.761      ;
; -3.955 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~12 ; ram_load     ; ram_load    ; 1.000        ; 0.037      ; 4.298      ;
; -3.953 ; asynch_ram:RAM|ram_block~26 ; asynch_ram:RAM|ram_block~31 ; ram_load     ; ram_load    ; 1.000        ; 0.190      ; 4.350      ;
; -3.951 ; asynch_ram:RAM|ram_block~0  ; asynch_ram:RAM|ram_block~21 ; ram_load     ; ram_load    ; 1.000        ; -0.198     ; 4.055      ;
; -3.951 ; asynch_ram:RAM|ram_block~25 ; asynch_ram:RAM|ram_block~21 ; ram_load     ; ram_load    ; 1.000        ; -0.168     ; 4.085      ;
; -3.949 ; asynch_ram:RAM|ram_block~4  ; asynch_ram:RAM|ram_block~17 ; ram_load     ; ram_load    ; 1.000        ; -0.397     ; 3.759      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ram_load'                                                                                  ;
+--------+-----------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.954 ; ram_load  ; asynch_ram:RAM|ram_block~5  ; ram_load     ; ram_load    ; 0.000        ; 4.813      ; 3.859      ;
; -0.841 ; ram_load  ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 0.000        ; 4.393      ; 3.552      ;
; -0.824 ; ram_load  ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 0.000        ; 4.373      ; 3.549      ;
; -0.782 ; ram_load  ; asynch_ram:RAM|ram_block~31 ; ram_load     ; ram_load    ; 0.000        ; 4.613      ; 3.831      ;
; -0.763 ; ram_load  ; asynch_ram:RAM|ram_block~11 ; ram_load     ; ram_load    ; 0.000        ; 4.647      ; 3.884      ;
; -0.762 ; ram_load  ; asynch_ram:RAM|ram_block~6  ; ram_load     ; ram_load    ; 0.000        ; 4.553      ; 3.791      ;
; -0.747 ; ram_load  ; asynch_ram:RAM|ram_block~3  ; ram_load     ; ram_load    ; 0.000        ; 4.347      ; 3.600      ;
; -0.747 ; ram_load  ; asynch_ram:RAM|ram_block~30 ; ram_load     ; ram_load    ; 0.000        ; 4.482      ; 3.735      ;
; -0.726 ; ram_load  ; asynch_ram:RAM|ram_block~26 ; ram_load     ; ram_load    ; 0.000        ; 4.265      ; 3.539      ;
; -0.723 ; ram_load  ; asynch_ram:RAM|ram_block~9  ; ram_load     ; ram_load    ; 0.000        ; 4.536      ; 3.813      ;
; -0.711 ; ram_load  ; asynch_ram:RAM|ram_block~14 ; ram_load     ; ram_load    ; 0.000        ; 4.511      ; 3.800      ;
; -0.708 ; ram_load  ; asynch_ram:RAM|ram_block~22 ; ram_load     ; ram_load    ; 0.000        ; 4.266      ; 3.558      ;
; -0.674 ; ram_load  ; asynch_ram:RAM|ram_block~10 ; ram_load     ; ram_load    ; 0.000        ; 4.525      ; 3.851      ;
; -0.674 ; ram_load  ; asynch_ram:RAM|ram_block~13 ; ram_load     ; ram_load    ; 0.000        ; 4.512      ; 3.838      ;
; -0.671 ; ram_load  ; asynch_ram:RAM|ram_block~23 ; ram_load     ; ram_load    ; 0.000        ; 4.268      ; 3.597      ;
; -0.667 ; ram_load  ; asynch_ram:RAM|ram_block~17 ; ram_load     ; ram_load    ; 0.000        ; 4.304      ; 3.637      ;
; -0.660 ; ram_load  ; asynch_ram:RAM|ram_block~7  ; ram_load     ; ram_load    ; 0.000        ; 4.544      ; 3.884      ;
; -0.656 ; ram_load  ; asynch_ram:RAM|ram_block~29 ; ram_load     ; ram_load    ; 0.000        ; 4.485      ; 3.829      ;
; -0.655 ; ram_load  ; asynch_ram:RAM|ram_block~27 ; ram_load     ; ram_load    ; 0.000        ; 4.257      ; 3.602      ;
; -0.654 ; ram_load  ; asynch_ram:RAM|ram_block~1  ; ram_load     ; ram_load    ; 0.000        ; 4.316      ; 3.662      ;
; -0.627 ; ram_load  ; asynch_ram:RAM|ram_block~15 ; ram_load     ; ram_load    ; 0.000        ; 4.511      ; 3.884      ;
; -0.608 ; ram_load  ; asynch_ram:RAM|ram_block~5  ; ram_load     ; ram_load    ; -0.500       ; 4.813      ; 3.725      ;
; -0.464 ; ram_load  ; asynch_ram:RAM|ram_block~19 ; ram_load     ; ram_load    ; 0.000        ; 4.177      ; 3.713      ;
; -0.449 ; ram_load  ; asynch_ram:RAM|ram_block~25 ; ram_load     ; ram_load    ; 0.000        ; 4.170      ; 3.721      ;
; -0.434 ; ram_load  ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; -0.500       ; 4.393      ; 3.479      ;
; -0.418 ; ram_load  ; asynch_ram:RAM|ram_block~31 ; ram_load     ; ram_load    ; -0.500       ; 4.613      ; 3.715      ;
; -0.417 ; ram_load  ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; -0.500       ; 4.373      ; 3.476      ;
; -0.404 ; ram_load  ; asynch_ram:RAM|ram_block~11 ; ram_load     ; ram_load    ; -0.500       ; 4.647      ; 3.763      ;
; -0.388 ; ram_load  ; asynch_ram:RAM|ram_block~3  ; ram_load     ; ram_load    ; -0.500       ; 4.347      ; 3.479      ;
; -0.377 ; ram_load  ; asynch_ram:RAM|ram_block~9  ; ram_load     ; ram_load    ; -0.500       ; 4.536      ; 3.679      ;
; -0.362 ; ram_load  ; asynch_ram:RAM|ram_block~28 ; ram_load     ; ram_load    ; 0.000        ; 4.614      ; 4.252      ;
; -0.355 ; ram_load  ; asynch_ram:RAM|ram_block~6  ; ram_load     ; ram_load    ; -0.500       ; 4.553      ; 3.718      ;
; -0.344 ; ram_load  ; asynch_ram:RAM|ram_block~30 ; ram_load     ; ram_load    ; -0.500       ; 4.482      ; 3.658      ;
; -0.344 ; op1[3]    ; asynch_ram:RAM|ram_block~31 ; clock        ; ram_load    ; -0.500       ; 2.806      ; 2.002      ;
; -0.330 ; op1[3]    ; asynch_ram:RAM|ram_block~11 ; clock        ; ram_load    ; -0.500       ; 2.840      ; 2.050      ;
; -0.328 ; ram_load  ; asynch_ram:RAM|ram_block~13 ; ram_load     ; ram_load    ; -0.500       ; 4.512      ; 3.704      ;
; -0.321 ; ram_load  ; asynch_ram:RAM|ram_block~17 ; ram_load     ; ram_load    ; -0.500       ; 4.304      ; 3.503      ;
; -0.319 ; ram_load  ; asynch_ram:RAM|ram_block~26 ; ram_load     ; ram_load    ; -0.500       ; 4.265      ; 3.466      ;
; -0.314 ; op1[3]    ; asynch_ram:RAM|ram_block~3  ; clock        ; ram_load    ; -0.500       ; 2.540      ; 1.766      ;
; -0.312 ; ram_load  ; asynch_ram:RAM|ram_block~23 ; ram_load     ; ram_load    ; -0.500       ; 4.268      ; 3.476      ;
; -0.310 ; ram_load  ; asynch_ram:RAM|ram_block~29 ; ram_load     ; ram_load    ; -0.500       ; 4.485      ; 3.695      ;
; -0.308 ; ram_load  ; asynch_ram:RAM|ram_block~1  ; ram_load     ; ram_load    ; -0.500       ; 4.316      ; 3.528      ;
; -0.306 ; ram_load  ; asynch_ram:RAM|ram_block~21 ; ram_load     ; ram_load    ; 0.000        ; 4.141      ; 3.835      ;
; -0.304 ; ram_load  ; asynch_ram:RAM|ram_block~14 ; ram_load     ; ram_load    ; -0.500       ; 4.511      ; 3.727      ;
; -0.301 ; ram_load  ; asynch_ram:RAM|ram_block~7  ; ram_load     ; ram_load    ; -0.500       ; 4.544      ; 3.763      ;
; -0.301 ; ram_load  ; asynch_ram:RAM|ram_block~22 ; ram_load     ; ram_load    ; -0.500       ; 4.266      ; 3.485      ;
; -0.296 ; ram_load  ; asynch_ram:RAM|ram_block~27 ; ram_load     ; ram_load    ; -0.500       ; 4.257      ; 3.481      ;
; -0.272 ; ram_load  ; asynch_ram:RAM|ram_block~8  ; ram_load     ; ram_load    ; 0.000        ; 4.518      ; 4.246      ;
; -0.268 ; ram_load  ; asynch_ram:RAM|ram_block~15 ; ram_load     ; ram_load    ; -0.500       ; 4.511      ; 3.763      ;
; -0.267 ; ram_load  ; asynch_ram:RAM|ram_block~10 ; ram_load     ; ram_load    ; -0.500       ; 4.525      ; 3.778      ;
; -0.238 ; op1[3]    ; asynch_ram:RAM|ram_block~23 ; clock        ; ram_load    ; -0.500       ; 2.461      ; 1.763      ;
; -0.227 ; op1[3]    ; asynch_ram:RAM|ram_block~7  ; clock        ; ram_load    ; -0.500       ; 2.737      ; 2.050      ;
; -0.222 ; op1[3]    ; asynch_ram:RAM|ram_block~27 ; clock        ; ram_load    ; -0.500       ; 2.450      ; 1.768      ;
; -0.203 ; ram_load  ; asynch_ram:RAM|ram_block~4  ; ram_load     ; ram_load    ; 0.000        ; 4.554      ; 4.351      ;
; -0.200 ; ram_load  ; asynch_ram:RAM|ram_block~12 ; ram_load     ; ram_load    ; 0.000        ; 4.516      ; 4.316      ;
; -0.194 ; op1[3]    ; asynch_ram:RAM|ram_block~15 ; clock        ; ram_load    ; -0.500       ; 2.704      ; 2.050      ;
; -0.174 ; ram_load  ; asynch_ram:RAM|ram_block~16 ; ram_load     ; ram_load    ; 0.000        ; 4.326      ; 4.152      ;
; -0.116 ; op1[1]    ; asynch_ram:RAM|ram_block~5  ; clock        ; ram_load    ; -0.500       ; 3.007      ; 2.431      ;
; -0.112 ; ram_load  ; asynch_ram:RAM|ram_block~0  ; ram_load     ; ram_load    ; 0.000        ; 4.200      ; 4.088      ;
; -0.105 ; ram_load  ; asynch_ram:RAM|ram_block~19 ; ram_load     ; ram_load    ; -0.500       ; 4.177      ; 3.592      ;
; -0.103 ; ram_load  ; asynch_ram:RAM|ram_block~25 ; ram_load     ; ram_load    ; -0.500       ; 4.170      ; 3.587      ;
; -0.031 ; op1[3]    ; asynch_ram:RAM|ram_block~19 ; clock        ; ram_load    ; -0.500       ; 2.370      ; 1.879      ;
; -0.027 ; ram_load  ; asynch_ram:RAM|ram_block~20 ; ram_load     ; ram_load    ; 0.000        ; 4.142      ; 4.115      ;
; -0.010 ; ram_load  ; asynch_ram:RAM|ram_block~28 ; ram_load     ; ram_load    ; -0.500       ; 4.614      ; 4.124      ;
; 0.040  ; ram_load  ; asynch_ram:RAM|ram_block~21 ; ram_load     ; ram_load    ; -0.500       ; 4.141      ; 3.701      ;
; 0.044  ; ram_load  ; asynch_ram:RAM|ram_block~24 ; ram_load     ; ram_load    ; 0.000        ; 4.057      ; 4.101      ;
; 0.080  ; ram_load  ; asynch_ram:RAM|ram_block~8  ; ram_load     ; ram_load    ; -0.500       ; 4.518      ; 4.118      ;
; 0.102  ; op1[2]    ; asynch_ram:RAM|ram_block~2  ; clock        ; ram_load    ; -0.500       ; 2.587      ; 2.229      ;
; 0.115  ; op1[1]    ; asynch_ram:RAM|ram_block~9  ; clock        ; ram_load    ; -0.500       ; 2.730      ; 2.385      ;
; 0.119  ; op1[2]    ; asynch_ram:RAM|ram_block~18 ; clock        ; ram_load    ; -0.500       ; 2.567      ; 2.226      ;
; 0.149  ; ram_load  ; asynch_ram:RAM|ram_block~4  ; ram_load     ; ram_load    ; -0.500       ; 4.554      ; 4.223      ;
; 0.152  ; ram_load  ; asynch_ram:RAM|ram_block~12 ; ram_load     ; ram_load    ; -0.500       ; 4.516      ; 4.188      ;
; 0.164  ; op1[1]    ; asynch_ram:RAM|ram_block~13 ; clock        ; ram_load    ; -0.500       ; 2.706      ; 2.410      ;
; 0.171  ; op1[1]    ; asynch_ram:RAM|ram_block~17 ; clock        ; ram_load    ; -0.500       ; 2.498      ; 2.209      ;
; 0.178  ; ram_load  ; asynch_ram:RAM|ram_block~16 ; ram_load     ; ram_load    ; -0.500       ; 4.326      ; 4.024      ;
; 0.181  ; op1[2]    ; asynch_ram:RAM|ram_block~6  ; clock        ; ram_load    ; -0.500       ; 2.747      ; 2.468      ;
; 0.182  ; op1[1]    ; asynch_ram:RAM|ram_block~29 ; clock        ; ram_load    ; -0.500       ; 2.679      ; 2.401      ;
; 0.184  ; op1[1]    ; asynch_ram:RAM|ram_block~1  ; clock        ; ram_load    ; -0.500       ; 2.510      ; 2.234      ;
; 0.196  ; op1[2]    ; asynch_ram:RAM|ram_block~30 ; clock        ; ram_load    ; -0.500       ; 2.676      ; 2.412      ;
; 0.210  ; op1[0]    ; asynch_ram:RAM|ram_block~5  ; clock        ; ram_load    ; -0.500       ; 3.003      ; 2.753      ;
; 0.211  ; op1[0]    ; asynch_ram:RAM|ram_block~28 ; clock        ; ram_load    ; -0.500       ; 2.804      ; 2.555      ;
; 0.217  ; op1[2]    ; asynch_ram:RAM|ram_block~26 ; clock        ; ram_load    ; -0.500       ; 2.459      ; 2.216      ;
; 0.232  ; op1[2]    ; asynch_ram:RAM|ram_block~14 ; clock        ; ram_load    ; -0.500       ; 2.705      ; 2.477      ;
; 0.234  ; op1[0]    ; asynch_ram:RAM|ram_block~2  ; clock        ; ram_load    ; -0.500       ; 2.583      ; 2.357      ;
; 0.235  ; op1[2]    ; asynch_ram:RAM|ram_block~22 ; clock        ; ram_load    ; -0.500       ; 2.460      ; 2.235      ;
; 0.240  ; ram_load  ; asynch_ram:RAM|ram_block~0  ; ram_load     ; ram_load    ; -0.500       ; 4.200      ; 3.960      ;
; 0.245  ; op1[0]    ; asynch_ram:RAM|ram_block~31 ; clock        ; ram_load    ; -0.500       ; 2.803      ; 2.588      ;
; 0.251  ; op1[0]    ; asynch_ram:RAM|ram_block~18 ; clock        ; ram_load    ; -0.500       ; 2.563      ; 2.354      ;
; 0.269  ; op1[2]    ; asynch_ram:RAM|ram_block~10 ; clock        ; ram_load    ; -0.500       ; 2.719      ; 2.528      ;
; 0.282  ; op1[0]    ; asynch_ram:RAM|ram_block~11 ; clock        ; ram_load    ; -0.500       ; 2.837      ; 2.659      ;
; 0.295  ; op1[0]    ; asynch_ram:RAM|ram_block~3  ; clock        ; ram_load    ; -0.500       ; 2.537      ; 2.372      ;
; 0.301  ; op1[0]    ; asynch_ram:RAM|ram_block~8  ; clock        ; ram_load    ; -0.500       ; 2.708      ; 2.549      ;
; 0.301  ; op1[1]    ; asynch_ram:RAM|ram_block~2  ; clock        ; ram_load    ; -0.500       ; 2.587      ; 2.428      ;
; 0.312  ; op1[1]    ; asynch_ram:RAM|ram_block~31 ; clock        ; ram_load    ; -0.500       ; 2.807      ; 2.659      ;
; 0.313  ; op1[0]    ; asynch_ram:RAM|ram_block~6  ; clock        ; ram_load    ; -0.500       ; 2.743      ; 2.596      ;
; 0.316  ; op1[0]    ; asynch_ram:RAM|ram_block~30 ; clock        ; ram_load    ; -0.500       ; 2.672      ; 2.528      ;
; 0.318  ; op1[1]    ; asynch_ram:RAM|ram_block~18 ; clock        ; ram_load    ; -0.500       ; 2.567      ; 2.425      ;
; 0.325  ; ram_load  ; asynch_ram:RAM|ram_block~20 ; ram_load     ; ram_load    ; -0.500       ; 4.142      ; 3.987      ;
; 0.347  ; op1[2]    ; asynch_ram:RAM|ram_block~31 ; clock        ; ram_load    ; -0.500       ; 2.807      ; 2.694      ;
; 0.349  ; op1[0]    ; asynch_ram:RAM|ram_block~26 ; clock        ; ram_load    ; -0.500       ; 2.455      ; 2.344      ;
+--------+-----------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                         ;
+-------+-----------------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.801 ; ram_load                    ; output[2]~reg0 ; ram_load     ; clock       ; 0.000        ; 2.233      ; 3.218      ;
; 0.851 ; ram_load                    ; output[1]~reg0 ; ram_load     ; clock       ; 0.000        ; 2.233      ; 3.268      ;
; 0.964 ; ram_load                    ; output[3]~reg0 ; ram_load     ; clock       ; 0.000        ; 2.233      ; 3.381      ;
; 1.108 ; op1[3]                      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.416      ; 1.668      ;
; 1.131 ; ram_load                    ; output[0]~reg0 ; ram_load     ; clock       ; 0.000        ; 2.236      ; 3.551      ;
; 1.380 ; ram_load                    ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; 2.233      ; 3.297      ;
; 1.413 ; op1[1]                      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.417      ; 1.974      ;
; 1.415 ; op1[2]                      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.417      ; 1.976      ;
; 1.422 ; op1[0]                      ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.416      ; 1.982      ;
; 1.485 ; ram_load                    ; output[1]~reg0 ; ram_load     ; clock       ; -0.500       ; 2.233      ; 3.402      ;
; 1.531 ; op1[0]                      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.413      ; 2.088      ;
; 1.554 ; ram_load                    ; op1[2]         ; ram_load     ; clock       ; 0.000        ; 1.873      ; 3.611      ;
; 1.585 ; ram_load                    ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; 2.233      ; 3.502      ;
; 1.598 ; op1[1]                      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.417      ; 2.159      ;
; 1.616 ; ram_load                    ; op1[1]         ; ram_load     ; clock       ; 0.000        ; 1.873      ; 3.673      ;
; 1.717 ; ram_load                    ; op1[3]         ; ram_load     ; clock       ; 0.000        ; 1.874      ; 3.775      ;
; 1.729 ; op1[0]                      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.413      ; 2.286      ;
; 1.739 ; op1[0]                      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.413      ; 2.296      ;
; 1.756 ; ram_load                    ; op1[0]         ; ram_load     ; clock       ; 0.000        ; 1.877      ; 3.817      ;
; 1.759 ; ram_load                    ; output[0]~reg0 ; ram_load     ; clock       ; -0.500       ; 2.236      ; 3.679      ;
; 1.796 ; op1[1]                      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.417      ; 2.357      ;
; 1.831 ; op1[2]                      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.417      ; 2.392      ;
; 1.861 ; op1[3]                      ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.057      ; 2.062      ;
; 2.047 ; op1[0]                      ; op1[0]         ; clock        ; clock       ; 0.000        ; 0.057      ; 2.248      ;
; 2.061 ; MAR[2]                      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.495      ; 2.700      ;
; 2.098 ; MAR[1]                      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.468      ; 2.710      ;
; 2.133 ; ram_load                    ; op1[2]         ; ram_load     ; clock       ; -0.500       ; 1.873      ; 3.690      ;
; 2.178 ; op1[1]                      ; op1[1]         ; clock        ; clock       ; 0.000        ; 0.057      ; 2.379      ;
; 2.183 ; op1[2]                      ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.057      ; 2.384      ;
; 2.183 ; MAR[1]                      ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.471      ; 2.798      ;
; 2.191 ; MAR[2]                      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.495      ; 2.830      ;
; 2.227 ; MAR[0]                      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.468      ; 2.839      ;
; 2.250 ; ram_load                    ; op1[1]         ; ram_load     ; clock       ; -0.500       ; 1.873      ; 3.807      ;
; 2.284 ; op1[0]                      ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.053      ; 2.481      ;
; 2.334 ; MAR[1]                      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.468      ; 2.946      ;
; 2.338 ; ram_load                    ; op1[3]         ; ram_load     ; clock       ; -0.500       ; 1.874      ; 3.896      ;
; 2.342 ; MAR[2]                      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.495      ; 2.981      ;
; 2.351 ; op1[1]                      ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.057      ; 2.552      ;
; 2.363 ; MAR[1]                      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.468      ; 2.975      ;
; 2.384 ; ram_load                    ; op1[0]         ; ram_load     ; clock       ; -0.500       ; 1.877      ; 3.945      ;
; 2.387 ; MAR[0]                      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.468      ; 2.999      ;
; 2.486 ; op1[0]                      ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.054      ; 2.684      ;
; 2.495 ; MAR[0]                      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.468      ; 3.107      ;
; 2.504 ; op1[0]                      ; op1[1]         ; clock        ; clock       ; 0.000        ; 0.053      ; 2.701      ;
; 2.522 ; MAR[0]                      ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.471      ; 3.137      ;
; 2.553 ; op1[1]                      ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.058      ; 2.755      ;
; 2.588 ; op1[2]                      ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.058      ; 2.790      ;
; 2.705 ; MAR[2]                      ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.498      ; 3.347      ;
; 2.808 ; MAR[1]                      ; op1[0]         ; clock        ; clock       ; 0.000        ; 0.112      ; 3.064      ;
; 2.814 ; MAR[2]                      ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.136      ; 3.094      ;
; 2.851 ; MAR[1]                      ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.108      ; 3.103      ;
; 2.944 ; MAR[2]                      ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.135      ; 3.223      ;
; 2.980 ; MAR[0]                      ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.108      ; 3.232      ;
; 3.087 ; MAR[1]                      ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.109      ; 3.340      ;
; 3.107 ; MAR[2]                      ; op1[1]         ; clock        ; clock       ; 0.000        ; 0.135      ; 3.386      ;
; 3.128 ; MAR[1]                      ; op1[1]         ; clock        ; clock       ; 0.000        ; 0.108      ; 3.380      ;
; 3.140 ; MAR[0]                      ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.109      ; 3.393      ;
; 3.147 ; MAR[0]                      ; op1[0]         ; clock        ; clock       ; 0.000        ; 0.112      ; 3.403      ;
; 3.260 ; MAR[0]                      ; op1[1]         ; clock        ; clock       ; 0.000        ; 0.108      ; 3.512      ;
; 3.330 ; MAR[2]                      ; op1[0]         ; clock        ; clock       ; 0.000        ; 0.139      ; 3.613      ;
; 4.899 ; asynch_ram:RAM|ram_block~15 ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.126     ; 2.457      ;
; 4.899 ; asynch_ram:RAM|ram_block~23 ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.890     ; 2.693      ;
; 4.922 ; asynch_ram:RAM|ram_block~30 ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.097     ; 2.509      ;
; 4.923 ; asynch_ram:RAM|ram_block~18 ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.985     ; 2.622      ;
; 4.940 ; asynch_ram:RAM|ram_block~19 ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.803     ; 2.821      ;
; 4.996 ; asynch_ram:RAM|ram_block~20 ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.769     ; 2.911      ;
; 5.019 ; asynch_ram:RAM|ram_block~14 ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.125     ; 2.578      ;
; 5.031 ; asynch_ram:RAM|ram_block~27 ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.862     ; 2.853      ;
; 5.033 ; asynch_ram:RAM|ram_block~0  ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.825     ; 2.892      ;
; 5.035 ; asynch_ram:RAM|ram_block~11 ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.228     ; 2.491      ;
; 5.038 ; asynch_ram:RAM|ram_block~20 ; output[0]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.766     ; 2.956      ;
; 5.059 ; asynch_ram:RAM|ram_block~13 ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.126     ; 2.617      ;
; 5.070 ; asynch_ram:RAM|ram_block~13 ; output[1]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.126     ; 2.628      ;
; 5.075 ; asynch_ram:RAM|ram_block~0  ; output[0]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.822     ; 2.937      ;
; 5.079 ; asynch_ram:RAM|ram_block~22 ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.888     ; 2.875      ;
; 5.140 ; asynch_ram:RAM|ram_block~9  ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.145     ; 2.679      ;
; 5.144 ; asynch_ram:RAM|ram_block~1  ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.935     ; 2.893      ;
; 5.157 ; asynch_ram:RAM|ram_block~9  ; output[1]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.145     ; 2.696      ;
; 5.158 ; asynch_ram:RAM|ram_block~8  ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.128     ; 2.714      ;
; 5.161 ; asynch_ram:RAM|ram_block~1  ; output[1]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.935     ; 2.910      ;
; 5.162 ; asynch_ram:RAM|ram_block~2  ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.005     ; 2.841      ;
; 5.166 ; asynch_ram:RAM|ram_block~3  ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.965     ; 2.885      ;
; 5.187 ; asynch_ram:RAM|ram_block~6  ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.165     ; 2.706      ;
; 5.194 ; asynch_ram:RAM|ram_block~21 ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.769     ; 3.109      ;
; 5.195 ; asynch_ram:RAM|ram_block~7  ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.156     ; 2.723      ;
; 5.200 ; asynch_ram:RAM|ram_block~8  ; output[0]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.125     ; 2.759      ;
; 5.205 ; asynch_ram:RAM|ram_block~21 ; output[1]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.769     ; 3.120      ;
; 5.208 ; asynch_ram:RAM|ram_block~20 ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.769     ; 3.123      ;
; 5.218 ; asynch_ram:RAM|ram_block~20 ; output[1]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.769     ; 3.133      ;
; 5.221 ; asynch_ram:RAM|ram_block~13 ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.126     ; 2.779      ;
; 5.234 ; asynch_ram:RAM|ram_block~26 ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.869     ; 3.049      ;
; 5.247 ; asynch_ram:RAM|ram_block~0  ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.825     ; 3.106      ;
; 5.250 ; asynch_ram:RAM|ram_block~24 ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.688     ; 3.246      ;
; 5.257 ; asynch_ram:RAM|ram_block~0  ; output[1]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.825     ; 3.116      ;
; 5.267 ; asynch_ram:RAM|ram_block~4  ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.166     ; 2.785      ;
; 5.292 ; asynch_ram:RAM|ram_block~24 ; output[0]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.685     ; 3.291      ;
; 5.297 ; asynch_ram:RAM|ram_block~28 ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.221     ; 2.760      ;
; 5.308 ; asynch_ram:RAM|ram_block~9  ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.145     ; 2.847      ;
; 5.309 ; asynch_ram:RAM|ram_block~4  ; output[0]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.163     ; 2.830      ;
; 5.310 ; asynch_ram:RAM|ram_block~12 ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.130     ; 2.864      ;
+-------+-----------------------------+----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; MAR[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; MAR[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; MAR[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; op1[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; op1[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; op1[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; op1[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[0]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[1]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[2]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[3]~reg0              ;
; 0.157  ; 0.341        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; MAR[2]                      ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; MAR[0]                      ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; MAR[1]                      ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; op1[1]                      ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; op1[2]                      ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; op1[0]                      ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; op1[3]                      ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[0]~reg0              ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[1]~reg0              ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[2]~reg0              ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[3]~reg0              ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; MAR[2]|clk                  ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; MAR[0]|clk                  ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; MAR[1]|clk                  ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; op1[1]|clk                  ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; op1[2]|clk                  ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; op1[0]|clk                  ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; op1[3]|clk                  ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[0]~reg0|clk          ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[1]~reg0|clk          ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[2]~reg0|clk          ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[3]~reg0|clk          ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o               ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.403  ; 0.619        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[0]~reg0              ;
; 0.404  ; 0.620        ; 0.216          ; High Pulse Width ; clock ; Rise       ; op1[0]                      ;
; 0.404  ; 0.620        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[1]~reg0              ;
; 0.404  ; 0.620        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[2]~reg0              ;
; 0.404  ; 0.620        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[3]~reg0              ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; clock ; Rise       ; op1[1]                      ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; clock ; Rise       ; op1[2]                      ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; clock ; Rise       ; op1[3]                      ;
; 0.421  ; 0.637        ; 0.216          ; High Pulse Width ; clock ; Rise       ; MAR[0]                      ;
; 0.421  ; 0.637        ; 0.216          ; High Pulse Width ; clock ; Rise       ; MAR[1]                      ;
; 0.441  ; 0.657        ; 0.216          ; High Pulse Width ; clock ; Rise       ; MAR[2]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i               ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o               ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[0]~reg0|clk          ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; clock ; Rise       ; op1[0]|clk                  ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[1]~reg0|clk          ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[2]~reg0|clk          ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[3]~reg0|clk          ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; clock ; Rise       ; op1[1]|clk                  ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; clock ; Rise       ; op1[2]|clk                  ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; clock ; Rise       ; op1[3]|clk                  ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clock ; Rise       ; MAR[0]|clk                  ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clock ; Rise       ; MAR[1]|clk                  ;
; 0.681  ; 0.681        ; 0.000          ; High Pulse Width ; clock ; Rise       ; MAR[2]|clk                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ram_load'                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ram_load ; Rise       ; ram_load                    ;
; 0.301  ; 0.301        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~11|dataa      ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~11 ;
; 0.306  ; 0.306        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~10|datac      ;
; 0.308  ; 0.308        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~5  ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~8|datac       ;
; 0.311  ; 0.311        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~10 ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~8  ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~9|datac       ;
; 0.321  ; 0.321        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~9  ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~0clkctrl|inclk[0]       ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~0clkctrl|outclk         ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~5|dataa       ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~28|datac      ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~31|datac      ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~4|datad       ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~6|datad       ;
; 0.346  ; 0.346        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~31 ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~7|datad       ;
; 0.347  ; 0.347        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~28 ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~12|datad      ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~13|datad      ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~14|datad      ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~15|datad      ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~29|datad      ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~30|datad      ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; ram_load~input|o            ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~1clkctrl|inclk[0]       ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~1clkctrl|outclk         ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~3clkctrl|inclk[0]       ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~3clkctrl|outclk         ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~4|combout               ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~7clkctrl|inclk[0]       ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~7clkctrl|outclk         ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~22|datac      ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~23|datac      ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~22 ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~4  ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~6  ;
; 0.368  ; 0.368        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~23 ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~7  ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~12 ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~13 ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~14 ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~15 ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~21|datad      ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~26|dataa      ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~27|dataa      ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~29 ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~30 ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~20|datad      ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~4|dataa                 ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~26 ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~27 ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~25|datac      ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~1|datac                 ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~2|dataa                 ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~3|datac                 ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~5|datac                 ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~7|datac                 ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~25 ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~3|combout               ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~5|combout               ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~0|datac                 ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~6|datac                 ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~7|combout               ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~0|combout               ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~1|combout               ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~4clkctrl|inclk[0]       ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~4clkctrl|outclk         ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~24|datad      ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~6|combout               ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~2|datab       ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~2|combout               ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~1|datac       ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~21 ;
; 0.398  ; 0.398        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~1  ;
; 0.398  ; 0.398        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~20 ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~5clkctrl|inclk[0]       ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~5clkctrl|outclk         ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~0|datad       ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~3|datac       ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~3  ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~18|dataa      ;
; 0.408  ; 0.408        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~24 ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~17|datac      ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~17 ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~2  ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~2clkctrl|inclk[0]       ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~2clkctrl|outclk         ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~16|datac      ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~19|datad      ;
; 0.423  ; 0.423        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~0  ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~16 ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~18 ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~6clkctrl|inclk[0]       ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~6clkctrl|outclk         ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~19 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ram_load ; Rise       ; ram_load~input|i            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; ram_load~input|i            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ac_load     ; clock      ; 2.100 ; 2.370 ; Rise       ; clock           ;
; alu_sel[*]  ; clock      ; 4.847 ; 5.129 ; Rise       ; clock           ;
;  alu_sel[0] ; clock      ; 4.732 ; 4.985 ; Rise       ; clock           ;
;  alu_sel[1] ; clock      ; 4.603 ; 4.891 ; Rise       ; clock           ;
;  alu_sel[2] ; clock      ; 4.847 ; 5.129 ; Rise       ; clock           ;
; input[*]    ; clock      ; 2.324 ; 2.704 ; Rise       ; clock           ;
;  input[0]   ; clock      ; 2.198 ; 2.538 ; Rise       ; clock           ;
;  input[1]   ; clock      ; 0.330 ; 0.549 ; Rise       ; clock           ;
;  input[2]   ; clock      ; 0.276 ; 0.499 ; Rise       ; clock           ;
;  input[3]   ; clock      ; 2.324 ; 2.704 ; Rise       ; clock           ;
; input_sel   ; clock      ; 2.341 ; 2.675 ; Rise       ; clock           ;
; mar_in[*]   ; clock      ; 2.217 ; 2.545 ; Rise       ; clock           ;
;  mar_in[0]  ; clock      ; 2.217 ; 2.545 ; Rise       ; clock           ;
;  mar_in[1]  ; clock      ; 2.179 ; 2.512 ; Rise       ; clock           ;
;  mar_in[2]  ; clock      ; 1.951 ; 2.299 ; Rise       ; clock           ;
; mar_load    ; clock      ; 2.250 ; 2.597 ; Rise       ; clock           ;
; ram_load    ; clock      ; 2.805 ; 2.923 ; Rise       ; clock           ;
; alu_sel[*]  ; ram_load   ; 4.019 ; 4.278 ; Fall       ; ram_load        ;
;  alu_sel[0] ; ram_load   ; 3.904 ; 4.134 ; Fall       ; ram_load        ;
;  alu_sel[1] ; ram_load   ; 3.654 ; 4.063 ; Fall       ; ram_load        ;
;  alu_sel[2] ; ram_load   ; 4.019 ; 4.278 ; Fall       ; ram_load        ;
; ram_load    ; ram_load   ; 1.648 ; 1.774 ; Fall       ; ram_load        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; ac_load     ; clock      ; -1.408 ; -1.719 ; Rise       ; clock           ;
; alu_sel[*]  ; clock      ; -1.927 ; -2.268 ; Rise       ; clock           ;
;  alu_sel[0] ; clock      ; -1.927 ; -2.268 ; Rise       ; clock           ;
;  alu_sel[1] ; clock      ; -2.027 ; -2.348 ; Rise       ; clock           ;
;  alu_sel[2] ; clock      ; -2.210 ; -2.517 ; Rise       ; clock           ;
; input[*]    ; clock      ; 0.737  ; 0.543  ; Rise       ; clock           ;
;  input[0]   ; clock      ; -1.174 ; -1.491 ; Rise       ; clock           ;
;  input[1]   ; clock      ; 0.727  ; 0.543  ; Rise       ; clock           ;
;  input[2]   ; clock      ; 0.737  ; 0.536  ; Rise       ; clock           ;
;  input[3]   ; clock      ; -1.225 ; -1.575 ; Rise       ; clock           ;
; input_sel   ; clock      ; -0.861 ; -1.154 ; Rise       ; clock           ;
; mar_in[*]   ; clock      ; -1.628 ; -1.967 ; Rise       ; clock           ;
;  mar_in[0]  ; clock      ; -1.883 ; -2.202 ; Rise       ; clock           ;
;  mar_in[1]  ; clock      ; -1.845 ; -2.169 ; Rise       ; clock           ;
;  mar_in[2]  ; clock      ; -1.628 ; -1.967 ; Rise       ; clock           ;
; mar_load    ; clock      ; -1.965 ; -2.300 ; Rise       ; clock           ;
; ram_load    ; clock      ; -0.841 ; -0.920 ; Rise       ; clock           ;
; alu_sel[*]  ; ram_load   ; -0.093 ; -0.446 ; Fall       ; ram_load        ;
;  alu_sel[0] ; ram_load   ; -0.119 ; -0.521 ; Fall       ; ram_load        ;
;  alu_sel[1] ; ram_load   ; -0.093 ; -0.446 ; Fall       ; ram_load        ;
;  alu_sel[2] ; ram_load   ; -0.276 ; -0.615 ; Fall       ; ram_load        ;
; ram_load    ; ram_load   ; 1.088  ; 0.954  ; Fall       ; ram_load        ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; data_chk[*]  ; clock      ; 9.114  ; 8.983  ; Rise       ; clock           ;
;  data_chk[0] ; clock      ; 8.741  ; 8.716  ; Rise       ; clock           ;
;  data_chk[1] ; clock      ; 9.038  ; 8.952  ; Rise       ; clock           ;
;  data_chk[2] ; clock      ; 8.758  ; 8.675  ; Rise       ; clock           ;
;  data_chk[3] ; clock      ; 9.114  ; 8.983  ; Rise       ; clock           ;
; output[*]    ; clock      ; 6.034  ; 6.094  ; Rise       ; clock           ;
;  output[0]   ; clock      ; 5.723  ; 5.727  ; Rise       ; clock           ;
;  output[1]   ; clock      ; 6.034  ; 6.094  ; Rise       ; clock           ;
;  output[2]   ; clock      ; 5.837  ; 5.822  ; Rise       ; clock           ;
;  output[3]   ; clock      ; 5.471  ; 5.489  ; Rise       ; clock           ;
; view_ram[*]  ; clock      ; 7.262  ; 7.240  ; Rise       ; clock           ;
;  view_ram[0] ; clock      ; 7.093  ; 7.020  ; Rise       ; clock           ;
;  view_ram[1] ; clock      ; 7.184  ; 7.174  ; Rise       ; clock           ;
;  view_ram[2] ; clock      ; 7.262  ; 7.240  ; Rise       ; clock           ;
;  view_ram[3] ; clock      ; 7.008  ; 6.948  ; Rise       ; clock           ;
; data_chk[*]  ; ram_load   ; 7.499  ; 7.365  ; Rise       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 7.091  ; 7.097  ; Rise       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 7.450  ; 7.364  ; Rise       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 6.995  ; 6.941  ; Rise       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 7.499  ; 7.365  ; Rise       ; ram_load        ;
; data_chk[*]  ; ram_load   ; 11.469 ; 11.335 ; Fall       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 11.010 ; 10.985 ; Fall       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 11.290 ; 11.204 ; Fall       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 11.037 ; 10.954 ; Fall       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 11.469 ; 11.335 ; Fall       ; ram_load        ;
; view_ram[*]  ; ram_load   ; 9.736  ; 9.714  ; Fall       ; ram_load        ;
;  view_ram[0] ; ram_load   ; 9.362  ; 9.272  ; Fall       ; ram_load        ;
;  view_ram[1] ; ram_load   ; 9.463  ; 9.445  ; Fall       ; ram_load        ;
;  view_ram[2] ; ram_load   ; 9.736  ; 9.714  ; Fall       ; ram_load        ;
;  view_ram[3] ; ram_load   ; 9.159  ; 9.099  ; Fall       ; ram_load        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_chk[*]  ; clock      ; 6.560 ; 6.515 ; Rise       ; clock           ;
;  data_chk[0] ; clock      ; 6.741 ; 6.718 ; Rise       ; clock           ;
;  data_chk[1] ; clock      ; 6.809 ; 6.725 ; Rise       ; clock           ;
;  data_chk[2] ; clock      ; 6.681 ; 6.606 ; Rise       ; clock           ;
;  data_chk[3] ; clock      ; 6.560 ; 6.515 ; Rise       ; clock           ;
; output[*]    ; clock      ; 5.283 ; 5.299 ; Rise       ; clock           ;
;  output[0]   ; clock      ; 5.525 ; 5.528 ; Rise       ; clock           ;
;  output[1]   ; clock      ; 5.820 ; 5.877 ; Rise       ; clock           ;
;  output[2]   ; clock      ; 5.633 ; 5.618 ; Rise       ; clock           ;
;  output[3]   ; clock      ; 5.283 ; 5.299 ; Rise       ; clock           ;
; view_ram[*]  ; clock      ; 5.504 ; 5.454 ; Rise       ; clock           ;
;  view_ram[0] ; clock      ; 6.073 ; 6.000 ; Rise       ; clock           ;
;  view_ram[1] ; clock      ; 5.504 ; 5.454 ; Rise       ; clock           ;
;  view_ram[2] ; clock      ; 6.274 ; 6.245 ; Rise       ; clock           ;
;  view_ram[3] ; clock      ; 5.865 ; 5.847 ; Rise       ; clock           ;
; data_chk[*]  ; ram_load   ; 6.102 ; 6.050 ; Rise       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 6.531 ; 6.477 ; Rise       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 6.297 ; 6.213 ; Rise       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 6.102 ; 6.050 ; Rise       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 6.466 ; 6.413 ; Rise       ; ram_load        ;
; data_chk[*]  ; ram_load   ; 6.102 ; 6.050 ; Fall       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 6.531 ; 6.477 ; Fall       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 6.297 ; 6.213 ; Fall       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 6.102 ; 6.050 ; Fall       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 6.466 ; 6.413 ; Fall       ; ram_load        ;
; view_ram[*]  ; ram_load   ; 8.384 ; 8.309 ; Fall       ; ram_load        ;
;  view_ram[0] ; ram_load   ; 8.588 ; 8.507 ; Fall       ; ram_load        ;
;  view_ram[1] ; ram_load   ; 8.526 ; 8.566 ; Fall       ; ram_load        ;
;  view_ram[2] ; ram_load   ; 8.830 ; 8.785 ; Fall       ; ram_load        ;
;  view_ram[3] ; ram_load   ; 8.384 ; 8.309 ; Fall       ; ram_load        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; alu_sel[0] ; data_chk[0] ; 9.243 ; 9.218 ; 9.496 ; 9.476 ;
; alu_sel[0] ; data_chk[1] ; 8.545 ; 8.459 ; 8.913 ; 8.827 ;
; alu_sel[0] ; data_chk[2] ; 9.125 ; 9.051 ; 9.355 ; 9.304 ;
; alu_sel[0] ; data_chk[3] ; 9.145 ; 9.126 ; 9.440 ; 9.413 ;
; alu_sel[1] ; data_chk[0] ; 9.183 ; 9.158 ; 9.465 ; 9.440 ;
; alu_sel[1] ; data_chk[1] ; 8.266 ; 8.172 ; 8.574 ; 8.480 ;
; alu_sel[1] ; data_chk[2] ; 8.875 ; 8.824 ; 9.284 ; 9.210 ;
; alu_sel[1] ; data_chk[3] ; 8.960 ; 8.933 ; 9.304 ; 9.285 ;
; alu_sel[2] ; data_chk[0] ; 9.375 ; 9.350 ; 9.641 ; 9.620 ;
; alu_sel[2] ; data_chk[1] ; 8.530 ; 8.436 ; 8.890 ; 8.796 ;
; alu_sel[2] ; data_chk[2] ; 9.240 ; 9.166 ; 9.499 ; 9.448 ;
; alu_sel[2] ; data_chk[3] ; 9.260 ; 9.241 ; 9.584 ; 9.557 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; alu_sel[0] ; data_chk[0] ; 7.526 ; 7.479 ; 7.859 ; 7.836 ;
; alu_sel[0] ; data_chk[1] ; 7.504 ; 7.420 ; 7.931 ; 7.847 ;
; alu_sel[0] ; data_chk[2] ; 7.196 ; 7.128 ; 7.529 ; 7.485 ;
; alu_sel[0] ; data_chk[3] ; 7.554 ; 7.459 ; 7.981 ; 7.862 ;
; alu_sel[1] ; data_chk[0] ; 7.608 ; 7.597 ; 7.915 ; 7.890 ;
; alu_sel[1] ; data_chk[1] ; 7.631 ; 7.594 ; 7.973 ; 7.882 ;
; alu_sel[1] ; data_chk[2] ; 7.380 ; 7.324 ; 7.709 ; 7.639 ;
; alu_sel[1] ; data_chk[3] ; 7.513 ; 7.398 ; 7.810 ; 7.772 ;
; alu_sel[2] ; data_chk[0] ; 8.197 ; 8.201 ; 8.490 ; 8.463 ;
; alu_sel[2] ; data_chk[1] ; 7.869 ; 7.778 ; 8.158 ; 8.121 ;
; alu_sel[2] ; data_chk[2] ; 7.903 ; 7.860 ; 8.169 ; 8.095 ;
; alu_sel[2] ; data_chk[3] ; 8.102 ; 7.581 ; 7.979 ; 8.329 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; view_ram[*]  ; ram_load   ; 5.194 ; 5.154 ; Rise       ; ram_load        ;
;  view_ram[0] ; ram_load   ; 5.416 ; 5.365 ; Rise       ; ram_load        ;
;  view_ram[1] ; ram_load   ; 5.474 ; 5.423 ; Rise       ; ram_load        ;
;  view_ram[2] ; ram_load   ; 5.194 ; 5.154 ; Rise       ; ram_load        ;
;  view_ram[3] ; ram_load   ; 5.474 ; 5.423 ; Rise       ; ram_load        ;
; view_ram[*]  ; ram_load   ; 5.194 ; 5.154 ; Fall       ; ram_load        ;
;  view_ram[0] ; ram_load   ; 5.416 ; 5.365 ; Fall       ; ram_load        ;
;  view_ram[1] ; ram_load   ; 5.474 ; 5.423 ; Fall       ; ram_load        ;
;  view_ram[2] ; ram_load   ; 5.194 ; 5.154 ; Fall       ; ram_load        ;
;  view_ram[3] ; ram_load   ; 5.474 ; 5.423 ; Fall       ; ram_load        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; view_ram[*]  ; ram_load   ; 5.034 ; 4.994 ; Rise       ; ram_load        ;
;  view_ram[0] ; ram_load   ; 5.219 ; 5.168 ; Rise       ; ram_load        ;
;  view_ram[1] ; ram_load   ; 5.274 ; 5.223 ; Rise       ; ram_load        ;
;  view_ram[2] ; ram_load   ; 5.034 ; 4.994 ; Rise       ; ram_load        ;
;  view_ram[3] ; ram_load   ; 5.274 ; 5.223 ; Rise       ; ram_load        ;
; view_ram[*]  ; ram_load   ; 5.034 ; 4.994 ; Fall       ; ram_load        ;
;  view_ram[0] ; ram_load   ; 5.219 ; 5.168 ; Fall       ; ram_load        ;
;  view_ram[1] ; ram_load   ; 5.274 ; 5.223 ; Fall       ; ram_load        ;
;  view_ram[2] ; ram_load   ; 5.034 ; 4.994 ; Fall       ; ram_load        ;
;  view_ram[3] ; ram_load   ; 5.274 ; 5.223 ; Fall       ; ram_load        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; view_ram[*]  ; ram_load   ; 5.468     ; 5.508     ; Rise       ; ram_load        ;
;  view_ram[0] ; ram_load   ; 5.662     ; 5.713     ; Rise       ; ram_load        ;
;  view_ram[1] ; ram_load   ; 5.753     ; 5.804     ; Rise       ; ram_load        ;
;  view_ram[2] ; ram_load   ; 5.468     ; 5.508     ; Rise       ; ram_load        ;
;  view_ram[3] ; ram_load   ; 5.753     ; 5.804     ; Rise       ; ram_load        ;
; view_ram[*]  ; ram_load   ; 5.468     ; 5.508     ; Fall       ; ram_load        ;
;  view_ram[0] ; ram_load   ; 5.662     ; 5.713     ; Fall       ; ram_load        ;
;  view_ram[1] ; ram_load   ; 5.753     ; 5.804     ; Fall       ; ram_load        ;
;  view_ram[2] ; ram_load   ; 5.468     ; 5.508     ; Fall       ; ram_load        ;
;  view_ram[3] ; ram_load   ; 5.753     ; 5.804     ; Fall       ; ram_load        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; view_ram[*]  ; ram_load   ; 5.299     ; 5.339     ; Rise       ; ram_load        ;
;  view_ram[0] ; ram_load   ; 5.456     ; 5.507     ; Rise       ; ram_load        ;
;  view_ram[1] ; ram_load   ; 5.544     ; 5.595     ; Rise       ; ram_load        ;
;  view_ram[2] ; ram_load   ; 5.299     ; 5.339     ; Rise       ; ram_load        ;
;  view_ram[3] ; ram_load   ; 5.544     ; 5.595     ; Rise       ; ram_load        ;
; view_ram[*]  ; ram_load   ; 5.299     ; 5.339     ; Fall       ; ram_load        ;
;  view_ram[0] ; ram_load   ; 5.456     ; 5.507     ; Fall       ; ram_load        ;
;  view_ram[1] ; ram_load   ; 5.544     ; 5.595     ; Fall       ; ram_load        ;
;  view_ram[2] ; ram_load   ; 5.299     ; 5.339     ; Fall       ; ram_load        ;
;  view_ram[3] ; ram_load   ; 5.544     ; 5.595     ; Fall       ; ram_load        ;
+--------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clock    ; -4.253 ; -31.390        ;
; ram_load ; -2.745 ; -69.341        ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; ram_load ; -0.860 ; -17.969       ;
; clock    ; 0.328  ; 0.000         ;
+----------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clock    ; -3.000 ; -14.636                      ;
; ram_load ; -3.000 ; -8.731                       ;
+----------+--------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                         ;
+--------+-----------------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------+--------------+-------------+--------------+------------+------------+
; -4.253 ; asynch_ram:RAM|ram_block~10 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.142     ; 2.578      ;
; -4.249 ; asynch_ram:RAM|ram_block~26 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -1.944     ; 2.772      ;
; -4.212 ; asynch_ram:RAM|ram_block~5  ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.342     ; 2.337      ;
; -4.202 ; asynch_ram:RAM|ram_block~6  ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.180     ; 2.489      ;
; -4.180 ; asynch_ram:RAM|ram_block~16 ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -1.986     ; 2.661      ;
; -4.178 ; asynch_ram:RAM|ram_block~16 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -1.986     ; 2.659      ;
; -4.178 ; asynch_ram:RAM|ram_block~12 ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.147     ; 2.498      ;
; -4.176 ; asynch_ram:RAM|ram_block~12 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.147     ; 2.496      ;
; -4.142 ; asynch_ram:RAM|ram_block~28 ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.207     ; 2.402      ;
; -4.140 ; asynch_ram:RAM|ram_block~28 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.207     ; 2.400      ;
; -4.127 ; asynch_ram:RAM|ram_block~22 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -1.946     ; 2.648      ;
; -4.122 ; asynch_ram:RAM|ram_block~4  ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.181     ; 2.408      ;
; -4.120 ; asynch_ram:RAM|ram_block~4  ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.181     ; 2.406      ;
; -4.110 ; asynch_ram:RAM|ram_block~2  ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.023     ; 2.554      ;
; -4.107 ; asynch_ram:RAM|ram_block~5  ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.342     ; 2.232      ;
; -4.105 ; asynch_ram:RAM|ram_block~5  ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.342     ; 2.230      ;
; -4.105 ; asynch_ram:RAM|ram_block~29 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.133     ; 2.439      ;
; -4.075 ; asynch_ram:RAM|ram_block~14 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.145     ; 2.397      ;
; -4.073 ; asynch_ram:RAM|ram_block~10 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.142     ; 2.398      ;
; -4.070 ; asynch_ram:RAM|ram_block~25 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -1.874     ; 2.663      ;
; -4.069 ; asynch_ram:RAM|ram_block~26 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -1.944     ; 2.592      ;
; -4.060 ; asynch_ram:RAM|ram_block~17 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -1.969     ; 2.558      ;
; -4.059 ; asynch_ram:RAM|ram_block~31 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.208     ; 2.318      ;
; -4.058 ; asynch_ram:RAM|ram_block~24 ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -1.811     ; 2.714      ;
; -4.056 ; asynch_ram:RAM|ram_block~24 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -1.811     ; 2.712      ;
; -4.027 ; asynch_ram:RAM|ram_block~30 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.132     ; 2.362      ;
; -4.025 ; asynch_ram:RAM|ram_block~8  ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.137     ; 2.355      ;
; -4.023 ; asynch_ram:RAM|ram_block~8  ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.137     ; 2.353      ;
; -4.022 ; asynch_ram:RAM|ram_block~6  ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.180     ; 2.309      ;
; -4.016 ; asynch_ram:RAM|ram_block~7  ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.175     ; 2.308      ;
; -4.011 ; asynch_ram:RAM|ram_block~16 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -1.986     ; 2.492      ;
; -4.009 ; asynch_ram:RAM|ram_block~12 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.147     ; 2.329      ;
; -4.007 ; asynch_ram:RAM|ram_block~16 ; op1[0]         ; ram_load     ; clock       ; 0.500        ; -1.985     ; 2.489      ;
; -4.005 ; asynch_ram:RAM|ram_block~12 ; op1[0]         ; ram_load     ; clock       ; 0.500        ; -2.146     ; 2.326      ;
; -4.000 ; asynch_ram:RAM|ram_block~29 ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.133     ; 2.334      ;
; -3.998 ; asynch_ram:RAM|ram_block~29 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.133     ; 2.332      ;
; -3.976 ; asynch_ram:RAM|ram_block~18 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.020     ; 2.423      ;
; -3.973 ; asynch_ram:RAM|ram_block~28 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.207     ; 2.233      ;
; -3.970 ; asynch_ram:RAM|ram_block~21 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -1.874     ; 2.563      ;
; -3.969 ; asynch_ram:RAM|ram_block~28 ; op1[0]         ; ram_load     ; clock       ; 0.500        ; -2.206     ; 2.230      ;
; -3.965 ; asynch_ram:RAM|ram_block~25 ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -1.874     ; 2.558      ;
; -3.963 ; asynch_ram:RAM|ram_block~25 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -1.874     ; 2.556      ;
; -3.955 ; asynch_ram:RAM|ram_block~17 ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -1.969     ; 2.453      ;
; -3.953 ; asynch_ram:RAM|ram_block~4  ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.181     ; 2.239      ;
; -3.953 ; asynch_ram:RAM|ram_block~17 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -1.969     ; 2.451      ;
; -3.949 ; asynch_ram:RAM|ram_block~4  ; op1[0]         ; ram_load     ; clock       ; 0.500        ; -2.180     ; 2.236      ;
; -3.947 ; asynch_ram:RAM|ram_block~22 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -1.946     ; 2.468      ;
; -3.932 ; asynch_ram:RAM|ram_block~9  ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.149     ; 2.250      ;
; -3.930 ; asynch_ram:RAM|ram_block~2  ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.023     ; 2.374      ;
; -3.920 ; asynch_ram:RAM|ram_block~0  ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -1.903     ; 2.484      ;
; -3.919 ; asynch_ram:RAM|ram_block~1  ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -1.968     ; 2.418      ;
; -3.918 ; asynch_ram:RAM|ram_block~0  ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -1.903     ; 2.482      ;
; -3.902 ; asynch_ram:RAM|ram_block~13 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.143     ; 2.226      ;
; -3.902 ; asynch_ram:RAM|ram_block~20 ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -1.875     ; 2.494      ;
; -3.900 ; asynch_ram:RAM|ram_block~20 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -1.875     ; 2.492      ;
; -3.895 ; asynch_ram:RAM|ram_block~14 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.145     ; 2.217      ;
; -3.889 ; asynch_ram:RAM|ram_block~24 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -1.811     ; 2.545      ;
; -3.885 ; asynch_ram:RAM|ram_block~24 ; op1[0]         ; ram_load     ; clock       ; 0.500        ; -1.810     ; 2.542      ;
; -3.883 ; asynch_ram:RAM|ram_block~11 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.225     ; 2.125      ;
; -3.875 ; asynch_ram:RAM|ram_block~3  ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -1.992     ; 2.350      ;
; -3.865 ; asynch_ram:RAM|ram_block~21 ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -1.874     ; 2.458      ;
; -3.863 ; asynch_ram:RAM|ram_block~21 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -1.874     ; 2.456      ;
; -3.856 ; asynch_ram:RAM|ram_block~8  ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.137     ; 2.186      ;
; -3.852 ; asynch_ram:RAM|ram_block~8  ; op1[0]         ; ram_load     ; clock       ; 0.500        ; -2.136     ; 2.183      ;
; -3.847 ; asynch_ram:RAM|ram_block~30 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.132     ; 2.182      ;
; -3.827 ; asynch_ram:RAM|ram_block~9  ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.149     ; 2.145      ;
; -3.825 ; asynch_ram:RAM|ram_block~9  ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.149     ; 2.143      ;
; -3.815 ; asynch_ram:RAM|ram_block~27 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -1.941     ; 2.341      ;
; -3.814 ; asynch_ram:RAM|ram_block~1  ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -1.968     ; 2.313      ;
; -3.812 ; asynch_ram:RAM|ram_block~1  ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -1.968     ; 2.311      ;
; -3.811 ; asynch_ram:RAM|ram_block~10 ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.938     ; 2.340      ;
; -3.807 ; asynch_ram:RAM|ram_block~26 ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.740     ; 2.534      ;
; -3.797 ; asynch_ram:RAM|ram_block~13 ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.143     ; 2.121      ;
; -3.796 ; asynch_ram:RAM|ram_block~18 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.020     ; 2.243      ;
; -3.795 ; asynch_ram:RAM|ram_block~13 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.143     ; 2.119      ;
; -3.789 ; asynch_ram:RAM|ram_block~15 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.145     ; 2.111      ;
; -3.770 ; asynch_ram:RAM|ram_block~5  ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.138     ; 2.099      ;
; -3.762 ; asynch_ram:RAM|ram_block~19 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -1.898     ; 2.331      ;
; -3.760 ; asynch_ram:RAM|ram_block~6  ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.976     ; 2.251      ;
; -3.751 ; asynch_ram:RAM|ram_block~0  ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -1.903     ; 2.315      ;
; -3.747 ; asynch_ram:RAM|ram_block~0  ; op1[0]         ; ram_load     ; clock       ; 0.500        ; -1.902     ; 2.312      ;
; -3.737 ; asynch_ram:RAM|ram_block~16 ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.782     ; 2.422      ;
; -3.736 ; asynch_ram:RAM|ram_block~16 ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.782     ; 2.421      ;
; -3.735 ; asynch_ram:RAM|ram_block~12 ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.943     ; 2.259      ;
; -3.734 ; asynch_ram:RAM|ram_block~12 ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.943     ; 2.258      ;
; -3.733 ; asynch_ram:RAM|ram_block~20 ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -1.875     ; 2.325      ;
; -3.729 ; asynch_ram:RAM|ram_block~20 ; op1[0]         ; ram_load     ; clock       ; 0.500        ; -1.874     ; 2.322      ;
; -3.715 ; asynch_ram:RAM|ram_block~23 ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -1.948     ; 2.234      ;
; -3.699 ; asynch_ram:RAM|ram_block~28 ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.003     ; 2.163      ;
; -3.698 ; asynch_ram:RAM|ram_block~28 ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.003     ; 2.162      ;
; -3.685 ; asynch_ram:RAM|ram_block~22 ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.742     ; 2.410      ;
; -3.679 ; asynch_ram:RAM|ram_block~4  ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.977     ; 2.169      ;
; -3.678 ; asynch_ram:RAM|ram_block~4  ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.977     ; 2.168      ;
; -3.668 ; asynch_ram:RAM|ram_block~2  ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.819     ; 2.316      ;
; -3.666 ; asynch_ram:RAM|ram_block~5  ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.138     ; 1.995      ;
; -3.664 ; asynch_ram:RAM|ram_block~5  ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.138     ; 1.993      ;
; -3.663 ; asynch_ram:RAM|ram_block~29 ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.929     ; 2.201      ;
; -3.634 ; asynch_ram:RAM|ram_block~10 ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.938     ; 2.163      ;
; -3.633 ; asynch_ram:RAM|ram_block~14 ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.941     ; 2.159      ;
; -3.631 ; asynch_ram:RAM|ram_block~16 ; output[0]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.782     ; 2.316      ;
+--------+-----------------------------+----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ram_load'                                                                                                   ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.745 ; asynch_ram:RAM|ram_block~5  ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.421     ; 2.163      ;
; -2.713 ; asynch_ram:RAM|ram_block~10 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.221     ; 2.331      ;
; -2.709 ; asynch_ram:RAM|ram_block~26 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.023     ; 2.525      ;
; -2.662 ; asynch_ram:RAM|ram_block~6  ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.259     ; 2.242      ;
; -2.651 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.065     ; 2.425      ;
; -2.649 ; asynch_ram:RAM|ram_block~12 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.226     ; 2.262      ;
; -2.638 ; asynch_ram:RAM|ram_block~29 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.212     ; 2.265      ;
; -2.613 ; asynch_ram:RAM|ram_block~28 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.286     ; 2.166      ;
; -2.603 ; asynch_ram:RAM|ram_block~25 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; 0.047      ; 2.489      ;
; -2.593 ; asynch_ram:RAM|ram_block~4  ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.260     ; 2.172      ;
; -2.593 ; asynch_ram:RAM|ram_block~17 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.048     ; 2.384      ;
; -2.587 ; asynch_ram:RAM|ram_block~22 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.025     ; 2.401      ;
; -2.535 ; asynch_ram:RAM|ram_block~14 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.224     ; 2.150      ;
; -2.529 ; asynch_ram:RAM|ram_block~24 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; 0.110      ; 2.478      ;
; -2.503 ; asynch_ram:RAM|ram_block~21 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; 0.047      ; 2.389      ;
; -2.500 ; asynch_ram:RAM|ram_block~2  ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.032     ; 2.307      ;
; -2.497 ; asynch_ram:RAM|ram_block~5  ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.423     ; 2.163      ;
; -2.496 ; asynch_ram:RAM|ram_block~8  ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.216     ; 2.119      ;
; -2.487 ; asynch_ram:RAM|ram_block~30 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.211     ; 2.115      ;
; -2.465 ; asynch_ram:RAM|ram_block~10 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.223     ; 2.331      ;
; -2.465 ; asynch_ram:RAM|ram_block~9  ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.228     ; 2.076      ;
; -2.461 ; asynch_ram:RAM|ram_block~26 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.025     ; 2.525      ;
; -2.436 ; asynch_ram:RAM|ram_block~18 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.099     ; 2.176      ;
; -2.435 ; asynch_ram:RAM|ram_block~13 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; -0.222     ; 2.052      ;
; -2.414 ; asynch_ram:RAM|ram_block~6  ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.261     ; 2.242      ;
; -2.401 ; asynch_ram:RAM|ram_block~12 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.228     ; 2.262      ;
; -2.390 ; asynch_ram:RAM|ram_block~29 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.214     ; 2.265      ;
; -2.382 ; asynch_ram:RAM|ram_block~1  ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; 0.023      ; 2.244      ;
; -2.373 ; asynch_ram:RAM|ram_block~20 ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; 0.046      ; 2.258      ;
; -2.367 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~21 ; ram_load     ; ram_load    ; 1.000        ; -0.206     ; 2.721      ;
; -2.365 ; asynch_ram:RAM|ram_block~12 ; asynch_ram:RAM|ram_block~21 ; ram_load     ; ram_load    ; 1.000        ; -0.367     ; 2.558      ;
; -2.365 ; asynch_ram:RAM|ram_block~28 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.288     ; 2.166      ;
; -2.355 ; asynch_ram:RAM|ram_block~25 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; 0.045      ; 2.489      ;
; -2.353 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~25 ; ram_load     ; ram_load    ; 1.000        ; -0.207     ; 2.644      ;
; -2.351 ; asynch_ram:RAM|ram_block~12 ; asynch_ram:RAM|ram_block~25 ; ram_load     ; ram_load    ; 1.000        ; -0.368     ; 2.481      ;
; -2.345 ; asynch_ram:RAM|ram_block~4  ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.262     ; 2.172      ;
; -2.339 ; asynch_ram:RAM|ram_block~22 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.027     ; 2.401      ;
; -2.333 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; 0.003      ; 2.425      ;
; -2.329 ; asynch_ram:RAM|ram_block~28 ; asynch_ram:RAM|ram_block~21 ; ram_load     ; ram_load    ; 1.000        ; -0.427     ; 2.462      ;
; -2.322 ; asynch_ram:RAM|ram_block~2  ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.104     ; 2.307      ;
; -2.321 ; asynch_ram:RAM|ram_block~0  ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 1.000        ; 0.088      ; 2.248      ;
; -2.315 ; asynch_ram:RAM|ram_block~28 ; asynch_ram:RAM|ram_block~25 ; ram_load     ; ram_load    ; 1.000        ; -0.428     ; 2.385      ;
; -2.309 ; asynch_ram:RAM|ram_block~4  ; asynch_ram:RAM|ram_block~21 ; ram_load     ; ram_load    ; 1.000        ; -0.401     ; 2.468      ;
; -2.295 ; asynch_ram:RAM|ram_block~4  ; asynch_ram:RAM|ram_block~25 ; ram_load     ; ram_load    ; 1.000        ; -0.402     ; 2.391      ;
; -2.294 ; asynch_ram:RAM|ram_block~5  ; asynch_ram:RAM|ram_block~21 ; ram_load     ; ram_load    ; 1.000        ; -0.562     ; 2.292      ;
; -2.287 ; asynch_ram:RAM|ram_block~14 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.226     ; 2.150      ;
; -2.281 ; asynch_ram:RAM|ram_block~24 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; 0.108      ; 2.478      ;
; -2.280 ; asynch_ram:RAM|ram_block~5  ; asynch_ram:RAM|ram_block~25 ; ram_load     ; ram_load    ; 1.000        ; -0.563     ; 2.215      ;
; -2.275 ; asynch_ram:RAM|ram_block~17 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; 0.020      ; 2.384      ;
; -2.255 ; asynch_ram:RAM|ram_block~21 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; 0.045      ; 2.389      ;
; -2.253 ; asynch_ram:RAM|ram_block~10 ; asynch_ram:RAM|ram_block~19 ; ram_load     ; ram_load    ; 1.000        ; -0.338     ; 2.474      ;
; -2.249 ; asynch_ram:RAM|ram_block~26 ; asynch_ram:RAM|ram_block~19 ; ram_load     ; ram_load    ; 1.000        ; -0.140     ; 2.668      ;
; -2.248 ; asynch_ram:RAM|ram_block~8  ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.218     ; 2.119      ;
; -2.245 ; asynch_ram:RAM|ram_block~24 ; asynch_ram:RAM|ram_block~21 ; ram_load     ; ram_load    ; 1.000        ; -0.031     ; 2.774      ;
; -2.239 ; asynch_ram:RAM|ram_block~30 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.213     ; 2.115      ;
; -2.225 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~24 ; ram_load     ; ram_load    ; 1.000        ; -0.267     ; 2.612      ;
; -2.223 ; asynch_ram:RAM|ram_block~12 ; asynch_ram:RAM|ram_block~24 ; ram_load     ; ram_load    ; 1.000        ; -0.428     ; 2.449      ;
; -2.219 ; asynch_ram:RAM|ram_block~5  ; asynch_ram:RAM|ram_block~26 ; ram_load     ; ram_load    ; 1.000        ; -0.508     ; 2.155      ;
; -2.217 ; asynch_ram:RAM|ram_block~9  ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.230     ; 2.076      ;
; -2.213 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~0  ; ram_load     ; ram_load    ; 1.000        ; -0.177     ; 2.598      ;
; -2.212 ; asynch_ram:RAM|ram_block~8  ; asynch_ram:RAM|ram_block~21 ; ram_load     ; ram_load    ; 1.000        ; -0.357     ; 2.415      ;
; -2.212 ; asynch_ram:RAM|ram_block~5  ; asynch_ram:RAM|ram_block~19 ; ram_load     ; ram_load    ; 1.000        ; -0.538     ; 2.233      ;
; -2.212 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~1  ; ram_load     ; ram_load    ; 1.000        ; -0.115     ; 2.597      ;
; -2.211 ; asynch_ram:RAM|ram_block~12 ; asynch_ram:RAM|ram_block~0  ; ram_load     ; ram_load    ; 1.000        ; -0.338     ; 2.435      ;
; -2.210 ; asynch_ram:RAM|ram_block~12 ; asynch_ram:RAM|ram_block~1  ; ram_load     ; ram_load    ; 1.000        ; -0.276     ; 2.434      ;
; -2.204 ; asynch_ram:RAM|ram_block~1  ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.049     ; 2.244      ;
; -2.202 ; asynch_ram:RAM|ram_block~6  ; asynch_ram:RAM|ram_block~19 ; ram_load     ; ram_load    ; 1.000        ; -0.376     ; 2.385      ;
; -2.198 ; asynch_ram:RAM|ram_block~8  ; asynch_ram:RAM|ram_block~25 ; ram_load     ; ram_load    ; 1.000        ; -0.358     ; 2.338      ;
; -2.194 ; asynch_ram:RAM|ram_block~12 ; asynch_ram:RAM|ram_block~17 ; ram_load     ; ram_load    ; 1.000        ; -0.275     ; 2.418      ;
; -2.187 ; asynch_ram:RAM|ram_block~10 ; asynch_ram:RAM|ram_block~26 ; ram_load     ; ram_load    ; 1.000        ; -0.308     ; 2.323      ;
; -2.187 ; asynch_ram:RAM|ram_block~13 ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; -0.224     ; 2.052      ;
; -2.187 ; asynch_ram:RAM|ram_block~28 ; asynch_ram:RAM|ram_block~24 ; ram_load     ; ram_load    ; 1.000        ; -0.488     ; 2.353      ;
; -2.187 ; asynch_ram:RAM|ram_block~29 ; asynch_ram:RAM|ram_block~21 ; ram_load     ; ram_load    ; 1.000        ; -0.353     ; 2.394      ;
; -2.184 ; asynch_ram:RAM|ram_block~10 ; asynch_ram:RAM|ram_block~27 ; ram_load     ; ram_load    ; 1.000        ; -0.312     ; 2.393      ;
; -2.180 ; asynch_ram:RAM|ram_block~10 ; asynch_ram:RAM|ram_block~23 ; ram_load     ; ram_load    ; 1.000        ; -0.290     ; 2.388      ;
; -2.180 ; asynch_ram:RAM|ram_block~16 ; asynch_ram:RAM|ram_block~20 ; ram_load     ; ram_load    ; 1.000        ; -0.205     ; 2.628      ;
; -2.178 ; asynch_ram:RAM|ram_block~12 ; asynch_ram:RAM|ram_block~20 ; ram_load     ; ram_load    ; 1.000        ; -0.366     ; 2.465      ;
; -2.176 ; asynch_ram:RAM|ram_block~5  ; asynch_ram:RAM|ram_block~22 ; ram_load     ; ram_load    ; 1.000        ; -0.493     ; 2.181      ;
; -2.176 ; asynch_ram:RAM|ram_block~12 ; asynch_ram:RAM|ram_block~19 ; ram_load     ; ram_load    ; 1.000        ; -0.343     ; 2.392      ;
; -2.176 ; asynch_ram:RAM|ram_block~26 ; asynch_ram:RAM|ram_block~23 ; ram_load     ; ram_load    ; 1.000        ; -0.092     ; 2.582      ;
; -2.175 ; asynch_ram:RAM|ram_block~28 ; asynch_ram:RAM|ram_block~0  ; ram_load     ; ram_load    ; 1.000        ; -0.398     ; 2.339      ;
; -2.174 ; asynch_ram:RAM|ram_block~28 ; asynch_ram:RAM|ram_block~1  ; ram_load     ; ram_load    ; 1.000        ; -0.336     ; 2.338      ;
; -2.173 ; asynch_ram:RAM|ram_block~29 ; asynch_ram:RAM|ram_block~25 ; ram_load     ; ram_load    ; 1.000        ; -0.354     ; 2.317      ;
; -2.167 ; asynch_ram:RAM|ram_block~4  ; asynch_ram:RAM|ram_block~24 ; ram_load     ; ram_load    ; 1.000        ; -0.462     ; 2.359      ;
; -2.164 ; asynch_ram:RAM|ram_block~24 ; asynch_ram:RAM|ram_block~25 ; ram_load     ; ram_load    ; 1.000        ; 0.035      ; 2.697      ;
; -2.158 ; asynch_ram:RAM|ram_block~28 ; asynch_ram:RAM|ram_block~17 ; ram_load     ; ram_load    ; 1.000        ; -0.335     ; 2.322      ;
; -2.155 ; asynch_ram:RAM|ram_block~4  ; asynch_ram:RAM|ram_block~0  ; ram_load     ; ram_load    ; 1.000        ; -0.372     ; 2.345      ;
; -2.154 ; asynch_ram:RAM|ram_block~4  ; asynch_ram:RAM|ram_block~1  ; ram_load     ; ram_load    ; 1.000        ; -0.310     ; 2.344      ;
; -2.152 ; asynch_ram:RAM|ram_block~25 ; asynch_ram:RAM|ram_block~21 ; ram_load     ; ram_load    ; 1.000        ; -0.094     ; 2.618      ;
; -2.144 ; asynch_ram:RAM|ram_block~10 ; asynch_ram:RAM|ram_block~22 ; ram_load     ; ram_load    ; 1.000        ; -0.293     ; 2.349      ;
; -2.143 ; asynch_ram:RAM|ram_block~0  ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 1.000        ; 0.016      ; 2.248      ;
; -2.143 ; asynch_ram:RAM|ram_block~5  ; asynch_ram:RAM|ram_block~27 ; ram_load     ; ram_load    ; 1.000        ; -0.512     ; 2.152      ;
; -2.142 ; asynch_ram:RAM|ram_block~10 ; asynch_ram:RAM|ram_block~3  ; ram_load     ; ram_load    ; 1.000        ; -0.249     ; 2.389      ;
; -2.142 ; asynch_ram:RAM|ram_block~17 ; asynch_ram:RAM|ram_block~21 ; ram_load     ; ram_load    ; 1.000        ; -0.189     ; 2.513      ;
; -2.142 ; asynch_ram:RAM|ram_block~28 ; asynch_ram:RAM|ram_block~20 ; ram_load     ; ram_load    ; 1.000        ; -0.426     ; 2.369      ;
; -2.140 ; asynch_ram:RAM|ram_block~26 ; asynch_ram:RAM|ram_block~22 ; ram_load     ; ram_load    ; 1.000        ; -0.095     ; 2.543      ;
; -2.140 ; asynch_ram:RAM|ram_block~28 ; asynch_ram:RAM|ram_block~19 ; ram_load     ; ram_load    ; 1.000        ; -0.403     ; 2.296      ;
; -2.139 ; asynch_ram:RAM|ram_block~5  ; asynch_ram:RAM|ram_block~23 ; ram_load     ; ram_load    ; 1.000        ; -0.490     ; 2.147      ;
; -2.139 ; asynch_ram:RAM|ram_block~5  ; asynch_ram:RAM|ram_block~1  ; ram_load     ; ram_load    ; 1.000        ; -0.471     ; 2.168      ;
; -2.138 ; asynch_ram:RAM|ram_block~4  ; asynch_ram:RAM|ram_block~17 ; ram_load     ; ram_load    ; 1.000        ; -0.309     ; 2.328      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ram_load'                                                                                  ;
+--------+-----------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.860 ; ram_load  ; asynch_ram:RAM|ram_block~5  ; ram_load     ; ram_load    ; 0.000        ; 3.485      ; 2.625      ;
; -0.841 ; ram_load  ; asynch_ram:RAM|ram_block~5  ; ram_load     ; ram_load    ; -0.500       ; 3.485      ; 2.164      ;
; -0.722 ; ram_load  ; asynch_ram:RAM|ram_block~31 ; ram_load     ; ram_load    ; 0.000        ; 3.351      ; 2.629      ;
; -0.720 ; ram_load  ; asynch_ram:RAM|ram_block~6  ; ram_load     ; ram_load    ; 0.000        ; 3.323      ; 2.603      ;
; -0.716 ; ram_load  ; asynch_ram:RAM|ram_block~11 ; ram_load     ; ram_load    ; 0.000        ; 3.368      ; 2.652      ;
; -0.704 ; ram_load  ; asynch_ram:RAM|ram_block~31 ; ram_load     ; ram_load    ; -0.500       ; 3.351      ; 2.167      ;
; -0.703 ; ram_load  ; asynch_ram:RAM|ram_block~6  ; ram_load     ; ram_load    ; -0.500       ; 3.323      ; 2.140      ;
; -0.703 ; ram_load  ; asynch_ram:RAM|ram_block~30 ; ram_load     ; ram_load    ; 0.000        ; 3.275      ; 2.572      ;
; -0.698 ; ram_load  ; asynch_ram:RAM|ram_block~11 ; ram_load     ; ram_load    ; -0.500       ; 3.368      ; 2.190      ;
; -0.696 ; ram_load  ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; 0.000        ; 3.166      ; 2.470      ;
; -0.693 ; ram_load  ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; 0.000        ; 3.163      ; 2.470      ;
; -0.689 ; ram_load  ; asynch_ram:RAM|ram_block~9  ; ram_load     ; ram_load    ; 0.000        ; 3.292      ; 2.603      ;
; -0.686 ; ram_load  ; asynch_ram:RAM|ram_block~30 ; ram_load     ; ram_load    ; -0.500       ; 3.275      ; 2.109      ;
; -0.679 ; ram_load  ; asynch_ram:RAM|ram_block~2  ; ram_load     ; ram_load    ; -0.500       ; 3.166      ; 2.007      ;
; -0.679 ; ram_load  ; asynch_ram:RAM|ram_block~14 ; ram_load     ; ram_load    ; 0.000        ; 3.288      ; 2.609      ;
; -0.676 ; ram_load  ; asynch_ram:RAM|ram_block~18 ; ram_load     ; ram_load    ; -0.500       ; 3.163      ; 2.007      ;
; -0.670 ; ram_load  ; asynch_ram:RAM|ram_block~9  ; ram_load     ; ram_load    ; -0.500       ; 3.292      ; 2.142      ;
; -0.667 ; ram_load  ; asynch_ram:RAM|ram_block~7  ; ram_load     ; ram_load    ; 0.000        ; 3.318      ; 2.651      ;
; -0.665 ; ram_load  ; asynch_ram:RAM|ram_block~29 ; ram_load     ; ram_load    ; 0.000        ; 3.276      ; 2.611      ;
; -0.662 ; ram_load  ; asynch_ram:RAM|ram_block~14 ; ram_load     ; ram_load    ; -0.500       ; 3.288      ; 2.146      ;
; -0.661 ; ram_load  ; asynch_ram:RAM|ram_block~13 ; ram_load     ; ram_load    ; 0.000        ; 3.286      ; 2.625      ;
; -0.649 ; ram_load  ; asynch_ram:RAM|ram_block~7  ; ram_load     ; ram_load    ; -0.500       ; 3.318      ; 2.189      ;
; -0.646 ; ram_load  ; asynch_ram:RAM|ram_block~29 ; ram_load     ; ram_load    ; -0.500       ; 3.276      ; 2.150      ;
; -0.646 ; ram_load  ; asynch_ram:RAM|ram_block~3  ; ram_load     ; ram_load    ; 0.000        ; 3.135      ; 2.489      ;
; -0.642 ; ram_load  ; asynch_ram:RAM|ram_block~13 ; ram_load     ; ram_load    ; -0.500       ; 3.286      ; 2.164      ;
; -0.634 ; ram_load  ; asynch_ram:RAM|ram_block~15 ; ram_load     ; ram_load    ; 0.000        ; 3.288      ; 2.654      ;
; -0.632 ; ram_load  ; asynch_ram:RAM|ram_block~10 ; ram_load     ; ram_load    ; 0.000        ; 3.285      ; 2.653      ;
; -0.628 ; ram_load  ; asynch_ram:RAM|ram_block~3  ; ram_load     ; ram_load    ; -0.500       ; 3.135      ; 2.027      ;
; -0.623 ; ram_load  ; asynch_ram:RAM|ram_block~26 ; ram_load     ; ram_load    ; 0.000        ; 3.087      ; 2.464      ;
; -0.616 ; ram_load  ; asynch_ram:RAM|ram_block~15 ; ram_load     ; ram_load    ; -0.500       ; 3.288      ; 2.192      ;
; -0.615 ; ram_load  ; asynch_ram:RAM|ram_block~10 ; ram_load     ; ram_load    ; -0.500       ; 3.285      ; 2.190      ;
; -0.606 ; ram_load  ; asynch_ram:RAM|ram_block~26 ; ram_load     ; ram_load    ; -0.500       ; 3.087      ; 2.001      ;
; -0.606 ; ram_load  ; asynch_ram:RAM|ram_block~17 ; ram_load     ; ram_load    ; 0.000        ; 3.112      ; 2.506      ;
; -0.605 ; ram_load  ; asynch_ram:RAM|ram_block~22 ; ram_load     ; ram_load    ; 0.000        ; 3.089      ; 2.484      ;
; -0.603 ; ram_load  ; asynch_ram:RAM|ram_block~23 ; ram_load     ; ram_load    ; 0.000        ; 3.091      ; 2.488      ;
; -0.592 ; ram_load  ; asynch_ram:RAM|ram_block~27 ; ram_load     ; ram_load    ; 0.000        ; 3.084      ; 2.492      ;
; -0.591 ; ram_load  ; asynch_ram:RAM|ram_block~1  ; ram_load     ; ram_load    ; 0.000        ; 3.111      ; 2.520      ;
; -0.588 ; ram_load  ; asynch_ram:RAM|ram_block~22 ; ram_load     ; ram_load    ; -0.500       ; 3.089      ; 2.021      ;
; -0.587 ; ram_load  ; asynch_ram:RAM|ram_block~17 ; ram_load     ; ram_load    ; -0.500       ; 3.112      ; 2.045      ;
; -0.585 ; ram_load  ; asynch_ram:RAM|ram_block~23 ; ram_load     ; ram_load    ; -0.500       ; 3.091      ; 2.026      ;
; -0.574 ; ram_load  ; asynch_ram:RAM|ram_block~27 ; ram_load     ; ram_load    ; -0.500       ; 3.084      ; 2.030      ;
; -0.572 ; ram_load  ; asynch_ram:RAM|ram_block~1  ; ram_load     ; ram_load    ; -0.500       ; 3.111      ; 2.059      ;
; -0.566 ; op1[3]    ; asynch_ram:RAM|ram_block~31 ; clock        ; ram_load    ; -0.500       ; 2.208      ; 1.182      ;
; -0.560 ; op1[3]    ; asynch_ram:RAM|ram_block~11 ; clock        ; ram_load    ; -0.500       ; 2.225      ; 1.205      ;
; -0.511 ; op1[3]    ; asynch_ram:RAM|ram_block~7  ; clock        ; ram_load    ; -0.500       ; 2.175      ; 1.204      ;
; -0.490 ; op1[3]    ; asynch_ram:RAM|ram_block~3  ; clock        ; ram_load    ; -0.500       ; 1.992      ; 1.042      ;
; -0.486 ; ram_load  ; asynch_ram:RAM|ram_block~19 ; ram_load     ; ram_load    ; 0.000        ; 3.041      ; 2.555      ;
; -0.478 ; op1[3]    ; asynch_ram:RAM|ram_block~15 ; clock        ; ram_load    ; -0.500       ; 2.145      ; 1.207      ;
; -0.468 ; ram_load  ; asynch_ram:RAM|ram_block~19 ; ram_load     ; ram_load    ; -0.500       ; 3.041      ; 2.093      ;
; -0.467 ; ram_load  ; asynch_ram:RAM|ram_block~28 ; ram_load     ; ram_load    ; 0.000        ; 3.350      ; 2.883      ;
; -0.462 ; ram_load  ; asynch_ram:RAM|ram_block~25 ; ram_load     ; ram_load    ; 0.000        ; 3.017      ; 2.555      ;
; -0.457 ; ram_load  ; asynch_ram:RAM|ram_block~28 ; ram_load     ; ram_load    ; -0.500       ; 3.350      ; 2.413      ;
; -0.447 ; op1[3]    ; asynch_ram:RAM|ram_block~23 ; clock        ; ram_load    ; -0.500       ; 1.948      ; 1.041      ;
; -0.443 ; ram_load  ; asynch_ram:RAM|ram_block~25 ; ram_load     ; ram_load    ; -0.500       ; 3.017      ; 2.094      ;
; -0.443 ; op1[1]    ; asynch_ram:RAM|ram_block~5  ; clock        ; ram_load    ; -0.500       ; 2.342      ; 1.439      ;
; -0.436 ; op1[3]    ; asynch_ram:RAM|ram_block~27 ; clock        ; ram_load    ; -0.500       ; 1.941      ; 1.045      ;
; -0.419 ; ram_load  ; asynch_ram:RAM|ram_block~8  ; ram_load     ; ram_load    ; 0.000        ; 3.280      ; 2.861      ;
; -0.409 ; ram_load  ; asynch_ram:RAM|ram_block~8  ; ram_load     ; ram_load    ; -0.500       ; 3.280      ; 2.391      ;
; -0.400 ; ram_load  ; asynch_ram:RAM|ram_block~21 ; ram_load     ; ram_load    ; 0.000        ; 3.017      ; 2.617      ;
; -0.391 ; ram_load  ; asynch_ram:RAM|ram_block~12 ; ram_load     ; ram_load    ; 0.000        ; 3.290      ; 2.899      ;
; -0.387 ; ram_load  ; asynch_ram:RAM|ram_block~4  ; ram_load     ; ram_load    ; 0.000        ; 3.324      ; 2.937      ;
; -0.381 ; ram_load  ; asynch_ram:RAM|ram_block~12 ; ram_load     ; ram_load    ; -0.500       ; 3.290      ; 2.429      ;
; -0.381 ; ram_load  ; asynch_ram:RAM|ram_block~21 ; ram_load     ; ram_load    ; -0.500       ; 3.017      ; 2.156      ;
; -0.377 ; ram_load  ; asynch_ram:RAM|ram_block~4  ; ram_load     ; ram_load    ; -0.500       ; 3.324      ; 2.467      ;
; -0.330 ; op1[3]    ; asynch_ram:RAM|ram_block~19 ; clock        ; ram_load    ; -0.500       ; 1.898      ; 1.108      ;
; -0.305 ; ram_load  ; asynch_ram:RAM|ram_block~16 ; ram_load     ; ram_load    ; 0.000        ; 3.129      ; 2.824      ;
; -0.295 ; ram_load  ; asynch_ram:RAM|ram_block~16 ; ram_load     ; ram_load    ; -0.500       ; 3.129      ; 2.354      ;
; -0.287 ; op1[2]    ; asynch_ram:RAM|ram_block~6  ; clock        ; ram_load    ; -0.500       ; 2.180      ; 1.433      ;
; -0.272 ; op1[1]    ; asynch_ram:RAM|ram_block~9  ; clock        ; ram_load    ; -0.500       ; 2.149      ; 1.417      ;
; -0.271 ; op1[0]    ; asynch_ram:RAM|ram_block~5  ; clock        ; ram_load    ; -0.500       ; 2.341      ; 1.610      ;
; -0.270 ; op1[2]    ; asynch_ram:RAM|ram_block~30 ; clock        ; ram_load    ; -0.500       ; 2.132      ; 1.402      ;
; -0.263 ; op1[2]    ; asynch_ram:RAM|ram_block~2  ; clock        ; ram_load    ; -0.500       ; 2.023      ; 1.300      ;
; -0.262 ; ram_load  ; asynch_ram:RAM|ram_block~0  ; ram_load     ; ram_load    ; 0.000        ; 3.046      ; 2.784      ;
; -0.260 ; op1[2]    ; asynch_ram:RAM|ram_block~18 ; clock        ; ram_load    ; -0.500       ; 2.020      ; 1.300      ;
; -0.254 ; op1[0]    ; asynch_ram:RAM|ram_block~28 ; clock        ; ram_load    ; -0.500       ; 2.206      ; 1.492      ;
; -0.252 ; ram_load  ; asynch_ram:RAM|ram_block~0  ; ram_load     ; ram_load    ; -0.500       ; 3.046      ; 2.314      ;
; -0.248 ; op1[1]    ; asynch_ram:RAM|ram_block~29 ; clock        ; ram_load    ; -0.500       ; 2.133      ; 1.425      ;
; -0.246 ; op1[2]    ; asynch_ram:RAM|ram_block~14 ; clock        ; ram_load    ; -0.500       ; 2.145      ; 1.439      ;
; -0.244 ; op1[1]    ; asynch_ram:RAM|ram_block~13 ; clock        ; ram_load    ; -0.500       ; 2.143      ; 1.439      ;
; -0.220 ; ram_load  ; asynch_ram:RAM|ram_block~20 ; ram_load     ; ram_load    ; 0.000        ; 3.018      ; 2.798      ;
; -0.214 ; op1[0]    ; asynch_ram:RAM|ram_block~31 ; clock        ; ram_load    ; -0.500       ; 2.207      ; 1.533      ;
; -0.210 ; ram_load  ; asynch_ram:RAM|ram_block~20 ; ram_load     ; ram_load    ; -0.500       ; 3.018      ; 2.328      ;
; -0.208 ; op1[0]    ; asynch_ram:RAM|ram_block~11 ; clock        ; ram_load    ; -0.500       ; 2.224      ; 1.556      ;
; -0.206 ; op1[0]    ; asynch_ram:RAM|ram_block~8  ; clock        ; ram_load    ; -0.500       ; 2.136      ; 1.470      ;
; -0.199 ; op1[2]    ; asynch_ram:RAM|ram_block~10 ; clock        ; ram_load    ; -0.500       ; 2.142      ; 1.483      ;
; -0.190 ; op1[2]    ; asynch_ram:RAM|ram_block~26 ; clock        ; ram_load    ; -0.500       ; 1.944      ; 1.294      ;
; -0.189 ; op1[1]    ; asynch_ram:RAM|ram_block~17 ; clock        ; ram_load    ; -0.500       ; 1.969      ; 1.320      ;
; -0.189 ; op1[1]    ; asynch_ram:RAM|ram_block~31 ; clock        ; ram_load    ; -0.500       ; 2.208      ; 1.559      ;
; -0.183 ; op1[1]    ; asynch_ram:RAM|ram_block~11 ; clock        ; ram_load    ; -0.500       ; 2.225      ; 1.582      ;
; -0.182 ; op1[2]    ; asynch_ram:RAM|ram_block~31 ; clock        ; ram_load    ; -0.500       ; 2.208      ; 1.566      ;
; -0.178 ; op1[0]    ; asynch_ram:RAM|ram_block~12 ; clock        ; ram_load    ; -0.500       ; 2.146      ; 1.508      ;
; -0.176 ; op1[2]    ; asynch_ram:RAM|ram_block~11 ; clock        ; ram_load    ; -0.500       ; 2.225      ; 1.589      ;
; -0.174 ; op1[1]    ; asynch_ram:RAM|ram_block~1  ; clock        ; ram_load    ; -0.500       ; 1.968      ; 1.334      ;
; -0.174 ; op1[0]    ; asynch_ram:RAM|ram_block~4  ; clock        ; ram_load    ; -0.500       ; 2.180      ; 1.546      ;
; -0.174 ; op1[0]    ; asynch_ram:RAM|ram_block~6  ; clock        ; ram_load    ; -0.500       ; 2.179      ; 1.545      ;
; -0.172 ; op1[2]    ; asynch_ram:RAM|ram_block~22 ; clock        ; ram_load    ; -0.500       ; 1.946      ; 1.314      ;
; -0.167 ; ram_load  ; asynch_ram:RAM|ram_block~24 ; ram_load     ; ram_load    ; 0.000        ; 2.954      ; 2.787      ;
; -0.159 ; op1[0]    ; asynch_ram:RAM|ram_block~7  ; clock        ; ram_load    ; -0.500       ; 2.174      ; 1.555      ;
; -0.157 ; ram_load  ; asynch_ram:RAM|ram_block~24 ; ram_load     ; ram_load    ; -0.500       ; 2.954      ; 2.317      ;
; -0.157 ; op1[0]    ; asynch_ram:RAM|ram_block~30 ; clock        ; ram_load    ; -0.500       ; 2.131      ; 1.514      ;
+--------+-----------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                         ;
+-------+-----------------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.328 ; ram_load                    ; output[2]~reg0 ; ram_load     ; clock       ; 0.000        ; 1.400      ; 1.852      ;
; 0.375 ; ram_load                    ; output[1]~reg0 ; ram_load     ; clock       ; 0.000        ; 1.400      ; 1.899      ;
; 0.453 ; ram_load                    ; output[3]~reg0 ; ram_load     ; clock       ; 0.000        ; 1.400      ; 1.977      ;
; 0.540 ; ram_load                    ; output[0]~reg0 ; ram_load     ; clock       ; 0.000        ; 1.400      ; 2.064      ;
; 0.659 ; op1[3]                      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.249      ; 0.992      ;
; 0.765 ; ram_load                    ; op1[2]         ; ram_load     ; clock       ; 0.000        ; 1.188      ; 2.077      ;
; 0.811 ; op1[0]                      ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.248      ; 1.143      ;
; 0.812 ; op1[2]                      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.249      ; 1.145      ;
; 0.814 ; ram_load                    ; op1[1]         ; ram_load     ; clock       ; 0.000        ; 1.188      ; 2.126      ;
; 0.841 ; op1[1]                      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.249      ; 1.174      ;
; 0.891 ; ram_load                    ; op1[3]         ; ram_load     ; clock       ; 0.000        ; 1.188      ; 2.203      ;
; 0.905 ; ram_load                    ; op1[0]         ; ram_load     ; clock       ; 0.000        ; 1.188      ; 2.217      ;
; 0.925 ; op1[0]                      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.248      ; 1.257      ;
; 0.950 ; op1[1]                      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.249      ; 1.283      ;
; 1.011 ; op1[0]                      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.248      ; 1.343      ;
; 1.013 ; op1[0]                      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.248      ; 1.345      ;
; 1.036 ; op1[1]                      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.249      ; 1.369      ;
; 1.043 ; op1[2]                      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.249      ; 1.376      ;
; 1.097 ; op1[3]                      ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.037      ; 1.218      ;
; 1.176 ; op1[0]                      ; op1[0]         ; clock        ; clock       ; 0.000        ; 0.036      ; 1.296      ;
; 1.193 ; MAR[2]                      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.311      ; 1.588      ;
; 1.216 ; MAR[1]                      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.291      ; 1.591      ;
; 1.249 ; op1[2]                      ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.037      ; 1.370      ;
; 1.258 ; MAR[2]                      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.311      ; 1.653      ;
; 1.280 ; op1[1]                      ; op1[1]         ; clock        ; clock       ; 0.000        ; 0.037      ; 1.401      ;
; 1.280 ; MAR[1]                      ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.291      ; 1.655      ;
; 1.286 ; MAR[0]                      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.291      ; 1.661      ;
; 1.291 ; ram_load                    ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; 1.400      ; 2.315      ;
; 1.336 ; ram_load                    ; output[1]~reg0 ; ram_load     ; clock       ; -0.500       ; 1.400      ; 2.360      ;
; 1.362 ; op1[0]                      ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.036      ; 1.482      ;
; 1.362 ; MAR[1]                      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.291      ; 1.737      ;
; 1.366 ; MAR[1]                      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.291      ; 1.741      ;
; 1.369 ; MAR[2]                      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.311      ; 1.764      ;
; 1.387 ; op1[1]                      ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.037      ; 1.508      ;
; 1.395 ; MAR[0]                      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.291      ; 1.770      ;
; 1.415 ; ram_load                    ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; 1.400      ; 2.439      ;
; 1.445 ; MAR[0]                      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.291      ; 1.820      ;
; 1.449 ; op1[0]                      ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.036      ; 1.569      ;
; 1.452 ; op1[0]                      ; op1[1]         ; clock        ; clock       ; 0.000        ; 0.036      ; 1.572      ;
; 1.474 ; op1[1]                      ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.037      ; 1.595      ;
; 1.481 ; op1[2]                      ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.037      ; 1.602      ;
; 1.482 ; MAR[0]                      ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.291      ; 1.857      ;
; 1.510 ; ram_load                    ; output[0]~reg0 ; ram_load     ; clock       ; -0.500       ; 1.400      ; 2.534      ;
; 1.599 ; MAR[2]                      ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.311      ; 1.994      ;
; 1.631 ; MAR[2]                      ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.099      ; 1.814      ;
; 1.645 ; MAR[1]                      ; op1[0]         ; clock        ; clock       ; 0.000        ; 0.079      ; 1.808      ;
; 1.653 ; MAR[1]                      ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.079      ; 1.816      ;
; 1.695 ; MAR[2]                      ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.099      ; 1.878      ;
; 1.723 ; MAR[0]                      ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.079      ; 1.886      ;
; 1.728 ; ram_load                    ; op1[2]         ; ram_load     ; clock       ; -0.500       ; 1.188      ; 2.540      ;
; 1.775 ; ram_load                    ; op1[1]         ; ram_load     ; clock       ; -0.500       ; 1.188      ; 2.587      ;
; 1.800 ; MAR[1]                      ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.079      ; 1.963      ;
; 1.805 ; MAR[1]                      ; op1[1]         ; clock        ; clock       ; 0.000        ; 0.079      ; 1.968      ;
; 1.808 ; MAR[2]                      ; op1[1]         ; clock        ; clock       ; 0.000        ; 0.099      ; 1.991      ;
; 1.833 ; MAR[0]                      ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.079      ; 1.996      ;
; 1.847 ; MAR[0]                      ; op1[0]         ; clock        ; clock       ; 0.000        ; 0.079      ; 2.010      ;
; 1.853 ; ram_load                    ; op1[3]         ; ram_load     ; clock       ; -0.500       ; 1.188      ; 2.665      ;
; 1.875 ; ram_load                    ; op1[0]         ; ram_load     ; clock       ; -0.500       ; 1.188      ; 2.687      ;
; 1.884 ; MAR[0]                      ; op1[1]         ; clock        ; clock       ; 0.000        ; 0.079      ; 2.047      ;
; 1.964 ; MAR[2]                      ; op1[0]         ; clock        ; clock       ; 0.000        ; 0.099      ; 2.147      ;
; 3.561 ; asynch_ram:RAM|ram_block~23 ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.595     ; 1.590      ;
; 3.564 ; asynch_ram:RAM|ram_block~18 ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.662     ; 1.526      ;
; 3.578 ; asynch_ram:RAM|ram_block~19 ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.547     ; 1.655      ;
; 3.615 ; asynch_ram:RAM|ram_block~30 ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.769     ; 1.470      ;
; 3.622 ; asynch_ram:RAM|ram_block~15 ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.783     ; 1.463      ;
; 3.633 ; asynch_ram:RAM|ram_block~27 ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.573     ; 1.684      ;
; 3.635 ; asynch_ram:RAM|ram_block~20 ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.524     ; 1.735      ;
; 3.637 ; asynch_ram:RAM|ram_block~20 ; output[0]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.524     ; 1.737      ;
; 3.643 ; asynch_ram:RAM|ram_block~14 ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.783     ; 1.484      ;
; 3.644 ; asynch_ram:RAM|ram_block~22 ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.592     ; 1.676      ;
; 3.658 ; asynch_ram:RAM|ram_block~0  ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.552     ; 1.730      ;
; 3.660 ; asynch_ram:RAM|ram_block~0  ; output[0]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.552     ; 1.732      ;
; 3.679 ; asynch_ram:RAM|ram_block~2  ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.664     ; 1.639      ;
; 3.688 ; asynch_ram:RAM|ram_block~13 ; output[1]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.782     ; 1.530      ;
; 3.696 ; asynch_ram:RAM|ram_block~13 ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.782     ; 1.538      ;
; 3.702 ; asynch_ram:RAM|ram_block~1  ; output[1]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.614     ; 1.712      ;
; 3.706 ; asynch_ram:RAM|ram_block~11 ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.847     ; 1.483      ;
; 3.709 ; asynch_ram:RAM|ram_block~3  ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.636     ; 1.697      ;
; 3.710 ; asynch_ram:RAM|ram_block~1  ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.614     ; 1.720      ;
; 3.719 ; asynch_ram:RAM|ram_block~21 ; output[1]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.523     ; 1.820      ;
; 3.721 ; asynch_ram:RAM|ram_block~20 ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.524     ; 1.821      ;
; 3.723 ; asynch_ram:RAM|ram_block~20 ; output[1]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.524     ; 1.823      ;
; 3.727 ; asynch_ram:RAM|ram_block~21 ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.523     ; 1.828      ;
; 3.728 ; asynch_ram:RAM|ram_block~9  ; output[1]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.786     ; 1.566      ;
; 3.734 ; asynch_ram:RAM|ram_block~26 ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.577     ; 1.781      ;
; 3.736 ; asynch_ram:RAM|ram_block~9  ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.786     ; 1.574      ;
; 3.744 ; asynch_ram:RAM|ram_block~0  ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.552     ; 1.816      ;
; 3.746 ; asynch_ram:RAM|ram_block~0  ; output[1]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.552     ; 1.818      ;
; 3.764 ; asynch_ram:RAM|ram_block~6  ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.816     ; 1.572      ;
; 3.769 ; asynch_ram:RAM|ram_block~24 ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.462     ; 1.931      ;
; 3.769 ; asynch_ram:RAM|ram_block~8  ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.775     ; 1.618      ;
; 3.771 ; asynch_ram:RAM|ram_block~24 ; output[0]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.462     ; 1.933      ;
; 3.771 ; asynch_ram:RAM|ram_block~8  ; output[0]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.775     ; 1.620      ;
; 3.782 ; asynch_ram:RAM|ram_block~13 ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.782     ; 1.624      ;
; 3.795 ; asynch_ram:RAM|ram_block~18 ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.662     ; 1.757      ;
; 3.796 ; asynch_ram:RAM|ram_block~1  ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.614     ; 1.806      ;
; 3.801 ; asynch_ram:RAM|ram_block~7  ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.812     ; 1.613      ;
; 3.813 ; asynch_ram:RAM|ram_block~21 ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.523     ; 1.914      ;
; 3.816 ; asynch_ram:RAM|ram_block~10 ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.780     ; 1.660      ;
; 3.822 ; asynch_ram:RAM|ram_block~9  ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.786     ; 1.660      ;
+-------+-----------------------------+----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; MAR[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; MAR[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; MAR[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; op1[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; op1[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; op1[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; op1[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[0]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[1]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[2]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[3]~reg0              ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[0]~reg0              ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[3]~reg0              ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[1]~reg0              ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[2]~reg0              ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; op1[0]                      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; op1[1]                      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; op1[2]                      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; op1[3]                      ;
; -0.016 ; 0.168        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; MAR[2]                      ;
; -0.001 ; 0.183        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; MAR[0]                      ;
; -0.001 ; 0.183        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; MAR[1]                      ;
; 0.089  ; 0.089        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[0]~reg0|clk          ;
; 0.089  ; 0.089        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[3]~reg0|clk          ;
; 0.090  ; 0.090        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[1]~reg0|clk          ;
; 0.090  ; 0.090        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[2]~reg0|clk          ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; op1[0]|clk                  ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; op1[1]|clk                  ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; op1[2]|clk                  ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; op1[3]|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o               ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.162  ; 0.162        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; MAR[2]|clk                  ;
; 0.177  ; 0.177        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; MAR[0]|clk                  ;
; 0.177  ; 0.177        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; MAR[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i               ;
; 0.600  ; 0.816        ; 0.216          ; High Pulse Width ; clock ; Rise       ; MAR[0]                      ;
; 0.600  ; 0.816        ; 0.216          ; High Pulse Width ; clock ; Rise       ; MAR[1]                      ;
; 0.616  ; 0.832        ; 0.216          ; High Pulse Width ; clock ; Rise       ; MAR[2]                      ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clock ; Rise       ; op1[0]                      ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clock ; Rise       ; op1[1]                      ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clock ; Rise       ; op1[2]                      ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clock ; Rise       ; op1[3]                      ;
; 0.686  ; 0.902        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[1]~reg0              ;
; 0.686  ; 0.902        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[2]~reg0              ;
; 0.687  ; 0.903        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[0]~reg0              ;
; 0.687  ; 0.903        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[3]~reg0              ;
; 0.820  ; 0.820        ; 0.000          ; High Pulse Width ; clock ; Rise       ; MAR[0]|clk                  ;
; 0.820  ; 0.820        ; 0.000          ; High Pulse Width ; clock ; Rise       ; MAR[1]|clk                  ;
; 0.836  ; 0.836        ; 0.000          ; High Pulse Width ; clock ; Rise       ; MAR[2]|clk                  ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o               ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clock ; Rise       ; op1[0]|clk                  ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clock ; Rise       ; op1[1]|clk                  ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clock ; Rise       ; op1[2]|clk                  ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clock ; Rise       ; op1[3]|clk                  ;
; 0.908  ; 0.908        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[1]~reg0|clk          ;
; 0.908  ; 0.908        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[2]~reg0|clk          ;
; 0.909  ; 0.909        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[0]~reg0|clk          ;
; 0.909  ; 0.909        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[3]~reg0|clk          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ram_load'                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ram_load ; Rise       ; ram_load                    ;
; -0.146 ; -0.146       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~5  ;
; -0.130 ; -0.130       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~5|dataa       ;
; -0.119 ; -0.119       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~11 ;
; -0.118 ; -0.118       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~4|datad       ;
; -0.118 ; -0.118       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~6|datad       ;
; -0.115 ; -0.115       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~7|datad       ;
; -0.114 ; -0.114       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~11|dataa      ;
; -0.113 ; -0.113       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~4  ;
; -0.113 ; -0.113       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~6  ;
; -0.110 ; -0.110       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~7  ;
; -0.110 ; -0.110       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~9  ;
; -0.108 ; -0.108       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~10 ;
; -0.107 ; -0.107       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~9|datac       ;
; -0.107 ; -0.107       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~8  ;
; -0.106 ; -0.106       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~28 ;
; -0.105 ; -0.105       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~10|datac      ;
; -0.105 ; -0.105       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~31 ;
; -0.104 ; -0.104       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~8|datac       ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~28|datac      ;
; -0.102 ; -0.102       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~31|datac      ;
; -0.100 ; -0.100       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~29|datad      ;
; -0.099 ; -0.099       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~30|datad      ;
; -0.095 ; -0.095       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~29 ;
; -0.094 ; -0.094       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~12|datad      ;
; -0.094 ; -0.094       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~13|datad      ;
; -0.094 ; -0.094       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~14|datad      ;
; -0.094 ; -0.094       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~15|datad      ;
; -0.094 ; -0.094       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~30 ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~12 ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~13 ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~14 ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~15 ;
; -0.075 ; -0.075       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~1clkctrl|inclk[0]       ;
; -0.075 ; -0.075       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~1clkctrl|outclk         ;
; -0.067 ; -0.067       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~18|dataa      ;
; -0.067 ; -0.067       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~26 ;
; -0.066 ; -0.066       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~27 ;
; -0.064 ; -0.064       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~16 ;
; -0.062 ; -0.062       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~22 ;
; -0.061 ; -0.061       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~16|datac      ;
; -0.061 ; -0.061       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~2|datab       ;
; -0.061 ; -0.061       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~17 ;
; -0.061 ; -0.061       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~23 ;
; -0.060 ; -0.060       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~18 ;
; -0.059 ; -0.059       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~22|datac      ;
; -0.059 ; -0.059       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~26|dataa      ;
; -0.059 ; -0.059       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~0clkctrl|inclk[0]       ;
; -0.059 ; -0.059       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~0clkctrl|outclk         ;
; -0.058 ; -0.058       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~17|datac      ;
; -0.058 ; -0.058       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~23|datac      ;
; -0.058 ; -0.058       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~27|dataa      ;
; -0.058 ; -0.058       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~3  ;
; -0.058 ; -0.058       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~7clkctrl|inclk[0]       ;
; -0.058 ; -0.058       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~7clkctrl|outclk         ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~21|datad      ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~20|datad      ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~3|datac       ;
; -0.055 ; -0.055       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~1  ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~19|datad      ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~3clkctrl|inclk[0]       ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~3clkctrl|outclk         ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~1|datac       ;
; -0.052 ; -0.052       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~2  ;
; -0.052 ; -0.052       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~25 ;
; -0.051 ; -0.051       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~21 ;
; -0.050 ; -0.050       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~0|datad       ;
; -0.050 ; -0.050       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~20 ;
; -0.049 ; -0.049       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~25|datac      ;
; -0.048 ; -0.048       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~19 ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block~24|datad      ;
; -0.045 ; -0.045       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~0  ;
; -0.042 ; -0.042       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block~24 ;
; -0.014 ; -0.014       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~4clkctrl|inclk[0]       ;
; -0.014 ; -0.014       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~4clkctrl|outclk         ;
; -0.013 ; -0.013       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~6clkctrl|inclk[0]       ;
; -0.013 ; -0.013       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~6clkctrl|outclk         ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~2clkctrl|inclk[0]       ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~2clkctrl|outclk         ;
; -0.004 ; -0.004       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~5clkctrl|inclk[0]       ;
; -0.004 ; -0.004       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~5clkctrl|outclk         ;
; 0.039  ; 0.039        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~4|combout               ;
; 0.051  ; 0.051        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~2|dataa                 ;
; 0.051  ; 0.051        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~4|dataa                 ;
; 0.053  ; 0.053        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~2|combout               ;
; 0.055  ; 0.055        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~1|combout               ;
; 0.055  ; 0.055        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~6|combout               ;
; 0.055  ; 0.055        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~7|combout               ;
; 0.056  ; 0.056        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~0|combout               ;
; 0.056  ; 0.056        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~3|combout               ;
; 0.056  ; 0.056        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~5|combout               ;
; 0.058  ; 0.058        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~1|datac                 ;
; 0.058  ; 0.058        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~6|datac                 ;
; 0.058  ; 0.058        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~7|datac                 ;
; 0.059  ; 0.059        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~0|datac                 ;
; 0.059  ; 0.059        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~3|datac                 ;
; 0.059  ; 0.059        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; rtl~5|datac                 ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; ram_load~input|o            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ram_load ; Rise       ; ram_load~input|i            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; ram_load~input|i            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ac_load     ; clock      ; 1.351 ; 1.921 ; Rise       ; clock           ;
; alu_sel[*]  ; clock      ; 3.026 ; 3.738 ; Rise       ; clock           ;
;  alu_sel[0] ; clock      ; 2.938 ; 3.646 ; Rise       ; clock           ;
;  alu_sel[1] ; clock      ; 2.915 ; 3.582 ; Rise       ; clock           ;
;  alu_sel[2] ; clock      ; 3.026 ; 3.738 ; Rise       ; clock           ;
; input[*]    ; clock      ; 1.479 ; 2.138 ; Rise       ; clock           ;
;  input[0]   ; clock      ; 1.397 ; 2.039 ; Rise       ; clock           ;
;  input[1]   ; clock      ; 0.181 ; 0.538 ; Rise       ; clock           ;
;  input[2]   ; clock      ; 0.137 ; 0.497 ; Rise       ; clock           ;
;  input[3]   ; clock      ; 1.479 ; 2.138 ; Rise       ; clock           ;
; input_sel   ; clock      ; 1.479 ; 2.104 ; Rise       ; clock           ;
; mar_in[*]   ; clock      ; 1.420 ; 2.051 ; Rise       ; clock           ;
;  mar_in[0]  ; clock      ; 1.420 ; 2.051 ; Rise       ; clock           ;
;  mar_in[1]  ; clock      ; 1.413 ; 2.047 ; Rise       ; clock           ;
;  mar_in[2]  ; clock      ; 1.284 ; 1.898 ; Rise       ; clock           ;
; mar_load    ; clock      ; 1.471 ; 2.084 ; Rise       ; clock           ;
; ram_load    ; clock      ; 1.624 ; 2.083 ; Rise       ; clock           ;
; alu_sel[*]  ; ram_load   ; 2.166 ; 2.891 ; Fall       ; ram_load        ;
;  alu_sel[0] ; ram_load   ; 2.093 ; 2.806 ; Fall       ; ram_load        ;
;  alu_sel[1] ; ram_load   ; 2.075 ; 2.630 ; Fall       ; ram_load        ;
;  alu_sel[2] ; ram_load   ; 2.166 ; 2.891 ; Fall       ; ram_load        ;
; ram_load    ; ram_load   ; 0.615 ; 1.074 ; Fall       ; ram_load        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; ac_load     ; clock      ; -0.938 ; -1.511 ; Rise       ; clock           ;
; alu_sel[*]  ; clock      ; -1.280 ; -1.861 ; Rise       ; clock           ;
;  alu_sel[0] ; clock      ; -1.280 ; -1.861 ; Rise       ; clock           ;
;  alu_sel[1] ; clock      ; -1.305 ; -1.900 ; Rise       ; clock           ;
;  alu_sel[2] ; clock      ; -1.438 ; -2.079 ; Rise       ; clock           ;
; input[*]    ; clock      ; 0.460  ; 0.112  ; Rise       ; clock           ;
;  input[0]   ; clock      ; -0.786 ; -1.391 ; Rise       ; clock           ;
;  input[1]   ; clock      ; 0.449  ; 0.109  ; Rise       ; clock           ;
;  input[2]   ; clock      ; 0.460  ; 0.112  ; Rise       ; clock           ;
;  input[3]   ; clock      ; -0.823 ; -1.457 ; Rise       ; clock           ;
; input_sel   ; clock      ; -0.594 ; -1.143 ; Rise       ; clock           ;
; mar_in[*]   ; clock      ; -1.078 ; -1.683 ; Rise       ; clock           ;
;  mar_in[0]  ; clock      ; -1.206 ; -1.827 ; Rise       ; clock           ;
;  mar_in[1]  ; clock      ; -1.200 ; -1.824 ; Rise       ; clock           ;
;  mar_in[2]  ; clock      ; -1.078 ; -1.683 ; Rise       ; clock           ;
; mar_load    ; clock      ; -1.291 ; -1.887 ; Rise       ; clock           ;
; ram_load    ; clock      ; -0.368 ; -0.831 ; Rise       ; clock           ;
; alu_sel[*]  ; ram_load   ; 0.368  ; -0.223 ; Fall       ; ram_load        ;
;  alu_sel[0] ; ram_load   ; 0.368  ; -0.273 ; Fall       ; ram_load        ;
;  alu_sel[1] ; ram_load   ; 0.363  ; -0.223 ; Fall       ; ram_load        ;
;  alu_sel[2] ; ram_load   ; 0.209  ; -0.402 ; Fall       ; ram_load        ;
; ram_load    ; ram_load   ; 1.321  ; 0.860  ; Fall       ; ram_load        ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_chk[*]  ; clock      ; 5.809 ; 5.927 ; Rise       ; clock           ;
;  data_chk[0] ; clock      ; 5.636 ; 5.748 ; Rise       ; clock           ;
;  data_chk[1] ; clock      ; 5.804 ; 5.875 ; Rise       ; clock           ;
;  data_chk[2] ; clock      ; 5.569 ; 5.649 ; Rise       ; clock           ;
;  data_chk[3] ; clock      ; 5.809 ; 5.927 ; Rise       ; clock           ;
; output[*]    ; clock      ; 3.905 ; 4.052 ; Rise       ; clock           ;
;  output[0]   ; clock      ; 3.722 ; 3.811 ; Rise       ; clock           ;
;  output[1]   ; clock      ; 3.905 ; 4.052 ; Rise       ; clock           ;
;  output[2]   ; clock      ; 3.797 ; 3.882 ; Rise       ; clock           ;
;  output[3]   ; clock      ; 3.582 ; 3.655 ; Rise       ; clock           ;
; view_ram[*]  ; clock      ; 4.629 ; 4.774 ; Rise       ; clock           ;
;  view_ram[0] ; clock      ; 4.545 ; 4.680 ; Rise       ; clock           ;
;  view_ram[1] ; clock      ; 4.629 ; 4.747 ; Rise       ; clock           ;
;  view_ram[2] ; clock      ; 4.620 ; 4.774 ; Rise       ; clock           ;
;  view_ram[3] ; clock      ; 4.512 ; 4.605 ; Rise       ; clock           ;
; data_chk[*]  ; ram_load   ; 5.082 ; 5.200 ; Rise       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 4.909 ; 5.021 ; Rise       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 5.077 ; 5.148 ; Rise       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 4.769 ; 4.874 ; Rise       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 5.082 ; 5.200 ; Rise       ; ram_load        ;
; data_chk[*]  ; ram_load   ; 7.714 ; 7.832 ; Fall       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 7.466 ; 7.578 ; Fall       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 7.634 ; 7.705 ; Fall       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 7.445 ; 7.525 ; Fall       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 7.714 ; 7.832 ; Fall       ; ram_load        ;
; view_ram[*]  ; ram_load   ; 6.622 ; 6.776 ; Fall       ; ram_load        ;
;  view_ram[0] ; ram_load   ; 6.408 ; 6.510 ; Fall       ; ram_load        ;
;  view_ram[1] ; ram_load   ; 6.512 ; 6.623 ; Fall       ; ram_load        ;
;  view_ram[2] ; ram_load   ; 6.622 ; 6.776 ; Fall       ; ram_load        ;
;  view_ram[3] ; ram_load   ; 6.313 ; 6.421 ; Fall       ; ram_load        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_chk[*]  ; clock      ; 4.210 ; 4.318 ; Rise       ; clock           ;
;  data_chk[0] ; clock      ; 4.288 ; 4.434 ; Rise       ; clock           ;
;  data_chk[1] ; clock      ; 4.356 ; 4.432 ; Rise       ; clock           ;
;  data_chk[2] ; clock      ; 4.228 ; 4.318 ; Rise       ; clock           ;
;  data_chk[3] ; clock      ; 4.210 ; 4.370 ; Rise       ; clock           ;
; output[*]    ; clock      ; 3.466 ; 3.535 ; Rise       ; clock           ;
;  output[0]   ; clock      ; 3.600 ; 3.685 ; Rise       ; clock           ;
;  output[1]   ; clock      ; 3.777 ; 3.918 ; Rise       ; clock           ;
;  output[2]   ; clock      ; 3.671 ; 3.753 ; Rise       ; clock           ;
;  output[3]   ; clock      ; 3.466 ; 3.535 ; Rise       ; clock           ;
; view_ram[*]  ; clock      ; 3.574 ; 3.654 ; Rise       ; clock           ;
;  view_ram[0] ; clock      ; 3.903 ; 3.943 ; Rise       ; clock           ;
;  view_ram[1] ; clock      ; 3.574 ; 3.654 ; Rise       ; clock           ;
;  view_ram[2] ; clock      ; 4.016 ; 4.084 ; Rise       ; clock           ;
;  view_ram[3] ; clock      ; 3.775 ; 3.860 ; Rise       ; clock           ;
; data_chk[*]  ; ram_load   ; 3.792 ; 3.884 ; Rise       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 4.065 ; 4.210 ; Rise       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 3.938 ; 4.014 ; Rise       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 3.792 ; 3.884 ; Rise       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 4.052 ; 4.203 ; Rise       ; ram_load        ;
; data_chk[*]  ; ram_load   ; 3.792 ; 3.884 ; Fall       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 4.065 ; 4.210 ; Fall       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 3.938 ; 4.014 ; Fall       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 3.792 ; 3.884 ; Fall       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 4.052 ; 4.203 ; Fall       ; ram_load        ;
; view_ram[*]  ; ram_load   ; 5.753 ; 5.851 ; Fall       ; ram_load        ;
;  view_ram[0] ; ram_load   ; 5.875 ; 5.986 ; Fall       ; ram_load        ;
;  view_ram[1] ; ram_load   ; 5.890 ; 6.032 ; Fall       ; ram_load        ;
;  view_ram[2] ; ram_load   ; 6.053 ; 6.204 ; Fall       ; ram_load        ;
;  view_ram[3] ; ram_load   ; 5.753 ; 5.851 ; Fall       ; ram_load        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; alu_sel[0] ; data_chk[0] ; 5.937 ; 6.049 ; 6.638 ; 6.750 ;
; alu_sel[0] ; data_chk[1] ; 5.562 ; 5.633 ; 6.162 ; 6.233 ;
; alu_sel[0] ; data_chk[2] ; 5.803 ; 5.893 ; 6.516 ; 6.606 ;
; alu_sel[0] ; data_chk[3] ; 5.854 ; 6.032 ; 6.541 ; 6.712 ;
; alu_sel[1] ; data_chk[0] ; 5.907 ; 6.019 ; 6.581 ; 6.693 ;
; alu_sel[1] ; data_chk[1] ; 5.390 ; 5.461 ; 5.909 ; 5.980 ;
; alu_sel[1] ; data_chk[2] ; 5.785 ; 5.875 ; 6.340 ; 6.430 ;
; alu_sel[1] ; data_chk[3] ; 5.810 ; 5.981 ; 6.305 ; 6.556 ;
; alu_sel[2] ; data_chk[0] ; 6.025 ; 6.137 ; 6.737 ; 6.849 ;
; alu_sel[2] ; data_chk[1] ; 5.496 ; 5.567 ; 6.206 ; 6.277 ;
; alu_sel[2] ; data_chk[2] ; 5.876 ; 5.966 ; 6.601 ; 6.691 ;
; alu_sel[2] ; data_chk[3] ; 5.927 ; 6.105 ; 6.626 ; 6.797 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; alu_sel[0] ; data_chk[0] ; 4.912 ; 5.049 ; 5.493 ; 5.645 ;
; alu_sel[0] ; data_chk[1] ; 4.891 ; 4.967 ; 5.532 ; 5.608 ;
; alu_sel[0] ; data_chk[2] ; 4.704 ; 4.788 ; 5.285 ; 5.384 ;
; alu_sel[0] ; data_chk[3] ; 4.925 ; 5.060 ; 5.566 ; 5.686 ;
; alu_sel[1] ; data_chk[0] ; 4.910 ; 5.060 ; 5.524 ; 5.664 ;
; alu_sel[1] ; data_chk[1] ; 4.953 ; 5.082 ; 5.507 ; 5.570 ;
; alu_sel[1] ; data_chk[2] ; 4.760 ; 4.889 ; 5.356 ; 5.475 ;
; alu_sel[1] ; data_chk[3] ; 4.873 ; 4.942 ; 5.459 ; 5.599 ;
; alu_sel[2] ; data_chk[0] ; 5.302 ; 5.404 ; 6.016 ; 6.101 ;
; alu_sel[2] ; data_chk[1] ; 5.096 ; 5.159 ; 5.746 ; 5.848 ;
; alu_sel[2] ; data_chk[2] ; 5.083 ; 5.163 ; 5.767 ; 5.830 ;
; alu_sel[2] ; data_chk[3] ; 5.236 ; 5.075 ; 5.638 ; 6.018 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; view_ram[*]  ; ram_load   ; 3.517 ; 3.504 ; Rise       ; ram_load        ;
;  view_ram[0] ; ram_load   ; 3.638 ; 3.624 ; Rise       ; ram_load        ;
;  view_ram[1] ; ram_load   ; 3.698 ; 3.684 ; Rise       ; ram_load        ;
;  view_ram[2] ; ram_load   ; 3.517 ; 3.504 ; Rise       ; ram_load        ;
;  view_ram[3] ; ram_load   ; 3.698 ; 3.684 ; Rise       ; ram_load        ;
; view_ram[*]  ; ram_load   ; 3.517 ; 3.504 ; Fall       ; ram_load        ;
;  view_ram[0] ; ram_load   ; 3.638 ; 3.624 ; Fall       ; ram_load        ;
;  view_ram[1] ; ram_load   ; 3.698 ; 3.684 ; Fall       ; ram_load        ;
;  view_ram[2] ; ram_load   ; 3.517 ; 3.504 ; Fall       ; ram_load        ;
;  view_ram[3] ; ram_load   ; 3.698 ; 3.684 ; Fall       ; ram_load        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; view_ram[*]  ; ram_load   ; 3.410 ; 3.397 ; Rise       ; ram_load        ;
;  view_ram[0] ; ram_load   ; 3.519 ; 3.505 ; Rise       ; ram_load        ;
;  view_ram[1] ; ram_load   ; 3.576 ; 3.562 ; Rise       ; ram_load        ;
;  view_ram[2] ; ram_load   ; 3.410 ; 3.397 ; Rise       ; ram_load        ;
;  view_ram[3] ; ram_load   ; 3.576 ; 3.562 ; Rise       ; ram_load        ;
; view_ram[*]  ; ram_load   ; 3.410 ; 3.397 ; Fall       ; ram_load        ;
;  view_ram[0] ; ram_load   ; 3.519 ; 3.505 ; Fall       ; ram_load        ;
;  view_ram[1] ; ram_load   ; 3.576 ; 3.562 ; Fall       ; ram_load        ;
;  view_ram[2] ; ram_load   ; 3.410 ; 3.397 ; Fall       ; ram_load        ;
;  view_ram[3] ; ram_load   ; 3.576 ; 3.562 ; Fall       ; ram_load        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; view_ram[*]  ; ram_load   ; 4.059     ; 4.072     ; Rise       ; ram_load        ;
;  view_ram[0] ; ram_load   ; 4.180     ; 4.194     ; Rise       ; ram_load        ;
;  view_ram[1] ; ram_load   ; 4.248     ; 4.262     ; Rise       ; ram_load        ;
;  view_ram[2] ; ram_load   ; 4.059     ; 4.072     ; Rise       ; ram_load        ;
;  view_ram[3] ; ram_load   ; 4.248     ; 4.262     ; Rise       ; ram_load        ;
; view_ram[*]  ; ram_load   ; 4.059     ; 4.072     ; Fall       ; ram_load        ;
;  view_ram[0] ; ram_load   ; 4.180     ; 4.194     ; Fall       ; ram_load        ;
;  view_ram[1] ; ram_load   ; 4.248     ; 4.262     ; Fall       ; ram_load        ;
;  view_ram[2] ; ram_load   ; 4.059     ; 4.072     ; Fall       ; ram_load        ;
;  view_ram[3] ; ram_load   ; 4.248     ; 4.262     ; Fall       ; ram_load        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; view_ram[*]  ; ram_load   ; 3.946     ; 3.959     ; Rise       ; ram_load        ;
;  view_ram[0] ; ram_load   ; 4.055     ; 4.069     ; Rise       ; ram_load        ;
;  view_ram[1] ; ram_load   ; 4.121     ; 4.135     ; Rise       ; ram_load        ;
;  view_ram[2] ; ram_load   ; 3.946     ; 3.959     ; Rise       ; ram_load        ;
;  view_ram[3] ; ram_load   ; 4.121     ; 4.135     ; Rise       ; ram_load        ;
; view_ram[*]  ; ram_load   ; 3.946     ; 3.959     ; Fall       ; ram_load        ;
;  view_ram[0] ; ram_load   ; 4.055     ; 4.069     ; Fall       ; ram_load        ;
;  view_ram[1] ; ram_load   ; 4.121     ; 4.135     ; Fall       ; ram_load        ;
;  view_ram[2] ; ram_load   ; 3.946     ; 3.959     ; Fall       ; ram_load        ;
;  view_ram[3] ; ram_load   ; 4.121     ; 4.135     ; Fall       ; ram_load        ;
+--------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+----------+---------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -7.251   ; -1.140  ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -7.251   ; 0.328   ; N/A      ; N/A     ; -3.000              ;
;  ram_load        ; -5.496   ; -1.140  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -199.996 ; -21.397 ; 0.0      ; 0.0     ; -23.367             ;
;  clock           ; -53.087  ; 0.000   ; N/A      ; N/A     ; -14.636             ;
;  ram_load        ; -146.909 ; -21.397 ; N/A      ; N/A     ; -8.731              ;
+------------------+----------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ac_load     ; clock      ; 2.408 ; 2.785 ; Rise       ; clock           ;
; alu_sel[*]  ; clock      ; 5.418 ; 5.872 ; Rise       ; clock           ;
;  alu_sel[0] ; clock      ; 5.287 ; 5.723 ; Rise       ; clock           ;
;  alu_sel[1] ; clock      ; 5.145 ; 5.577 ; Rise       ; clock           ;
;  alu_sel[2] ; clock      ; 5.418 ; 5.872 ; Rise       ; clock           ;
; input[*]    ; clock      ; 2.663 ; 3.149 ; Rise       ; clock           ;
;  input[0]   ; clock      ; 2.512 ; 2.996 ; Rise       ; clock           ;
;  input[1]   ; clock      ; 0.360 ; 0.567 ; Rise       ; clock           ;
;  input[2]   ; clock      ; 0.295 ; 0.508 ; Rise       ; clock           ;
;  input[3]   ; clock      ; 2.663 ; 3.149 ; Rise       ; clock           ;
; input_sel   ; clock      ; 2.696 ; 3.137 ; Rise       ; clock           ;
; mar_in[*]   ; clock      ; 2.539 ; 2.977 ; Rise       ; clock           ;
;  mar_in[0]  ; clock      ; 2.539 ; 2.977 ; Rise       ; clock           ;
;  mar_in[1]  ; clock      ; 2.503 ; 2.948 ; Rise       ; clock           ;
;  mar_in[2]  ; clock      ; 2.260 ; 2.731 ; Rise       ; clock           ;
; mar_load    ; clock      ; 2.590 ; 3.039 ; Rise       ; clock           ;
; ram_load    ; clock      ; 3.099 ; 3.281 ; Rise       ; clock           ;
; alu_sel[*]  ; ram_load   ; 4.448 ; 4.902 ; Fall       ; ram_load        ;
;  alu_sel[0] ; ram_load   ; 4.317 ; 4.753 ; Fall       ; ram_load        ;
;  alu_sel[1] ; ram_load   ; 4.141 ; 4.561 ; Fall       ; ram_load        ;
;  alu_sel[2] ; ram_load   ; 4.448 ; 4.902 ; Fall       ; ram_load        ;
; ram_load    ; ram_load   ; 1.811 ; 1.993 ; Fall       ; ram_load        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; ac_load     ; clock      ; -0.938 ; -1.511 ; Rise       ; clock           ;
; alu_sel[*]  ; clock      ; -1.280 ; -1.861 ; Rise       ; clock           ;
;  alu_sel[0] ; clock      ; -1.280 ; -1.861 ; Rise       ; clock           ;
;  alu_sel[1] ; clock      ; -1.305 ; -1.900 ; Rise       ; clock           ;
;  alu_sel[2] ; clock      ; -1.438 ; -2.079 ; Rise       ; clock           ;
; input[*]    ; clock      ; 0.821  ; 0.637  ; Rise       ; clock           ;
;  input[0]   ; clock      ; -0.786 ; -1.391 ; Rise       ; clock           ;
;  input[1]   ; clock      ; 0.808  ; 0.637  ; Rise       ; clock           ;
;  input[2]   ; clock      ; 0.821  ; 0.631  ; Rise       ; clock           ;
;  input[3]   ; clock      ; -0.823 ; -1.457 ; Rise       ; clock           ;
; input_sel   ; clock      ; -0.594 ; -1.143 ; Rise       ; clock           ;
; mar_in[*]   ; clock      ; -1.078 ; -1.683 ; Rise       ; clock           ;
;  mar_in[0]  ; clock      ; -1.206 ; -1.827 ; Rise       ; clock           ;
;  mar_in[1]  ; clock      ; -1.200 ; -1.824 ; Rise       ; clock           ;
;  mar_in[2]  ; clock      ; -1.078 ; -1.683 ; Rise       ; clock           ;
; mar_load    ; clock      ; -1.291 ; -1.887 ; Rise       ; clock           ;
; ram_load    ; clock      ; -0.368 ; -0.831 ; Rise       ; clock           ;
; alu_sel[*]  ; ram_load   ; 0.368  ; -0.223 ; Fall       ; ram_load        ;
;  alu_sel[0] ; ram_load   ; 0.368  ; -0.273 ; Fall       ; ram_load        ;
;  alu_sel[1] ; ram_load   ; 0.363  ; -0.223 ; Fall       ; ram_load        ;
;  alu_sel[2] ; ram_load   ; 0.209  ; -0.402 ; Fall       ; ram_load        ;
; ram_load    ; ram_load   ; 1.352  ; 1.140  ; Fall       ; ram_load        ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; data_chk[*]  ; clock      ; 10.092 ; 10.047 ; Rise       ; clock           ;
;  data_chk[0] ; clock      ; 9.682  ; 9.723  ; Rise       ; clock           ;
;  data_chk[1] ; clock      ; 10.088 ; 10.027 ; Rise       ; clock           ;
;  data_chk[2] ; clock      ; 9.714  ; 9.677  ; Rise       ; clock           ;
;  data_chk[3] ; clock      ; 10.092 ; 10.047 ; Rise       ; clock           ;
; output[*]    ; clock      ; 6.687  ; 6.817  ; Rise       ; clock           ;
;  output[0]   ; clock      ; 6.358  ; 6.349  ; Rise       ; clock           ;
;  output[1]   ; clock      ; 6.687  ; 6.817  ; Rise       ; clock           ;
;  output[2]   ; clock      ; 6.490  ; 6.494  ; Rise       ; clock           ;
;  output[3]   ; clock      ; 6.098  ; 6.121  ; Rise       ; clock           ;
; view_ram[*]  ; clock      ; 8.034  ; 8.085  ; Rise       ; clock           ;
;  view_ram[0] ; clock      ; 7.836  ; 7.854  ; Rise       ; clock           ;
;  view_ram[1] ; clock      ; 7.986  ; 8.009  ; Rise       ; clock           ;
;  view_ram[2] ; clock      ; 8.034  ; 8.085  ; Rise       ; clock           ;
;  view_ram[3] ; clock      ; 7.783  ; 7.757  ; Rise       ; clock           ;
; data_chk[*]  ; ram_load   ; 8.320  ; 8.275  ; Rise       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 7.910  ; 7.951  ; Rise       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 8.316  ; 8.255  ; Rise       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 7.785  ; 7.794  ; Rise       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 8.320  ; 8.275  ; Rise       ; ram_load        ;
; data_chk[*]  ; ram_load   ; 12.780 ; 12.735 ; Fall       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 12.264 ; 12.295 ; Fall       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 12.660 ; 12.599 ; Fall       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 12.303 ; 12.266 ; Fall       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 12.780 ; 12.735 ; Fall       ; ram_load        ;
; view_ram[*]  ; ram_load   ; 10.870 ; 10.921 ; Fall       ; ram_load        ;
;  view_ram[0] ; ram_load   ; 10.469 ; 10.426 ; Fall       ; ram_load        ;
;  view_ram[1] ; ram_load   ; 10.575 ; 10.589 ; Fall       ; ram_load        ;
;  view_ram[2] ; ram_load   ; 10.870 ; 10.921 ; Fall       ; ram_load        ;
;  view_ram[3] ; ram_load   ; 10.234 ; 10.208 ; Fall       ; ram_load        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_chk[*]  ; clock      ; 4.210 ; 4.318 ; Rise       ; clock           ;
;  data_chk[0] ; clock      ; 4.288 ; 4.434 ; Rise       ; clock           ;
;  data_chk[1] ; clock      ; 4.356 ; 4.432 ; Rise       ; clock           ;
;  data_chk[2] ; clock      ; 4.228 ; 4.318 ; Rise       ; clock           ;
;  data_chk[3] ; clock      ; 4.210 ; 4.370 ; Rise       ; clock           ;
; output[*]    ; clock      ; 3.466 ; 3.535 ; Rise       ; clock           ;
;  output[0]   ; clock      ; 3.600 ; 3.685 ; Rise       ; clock           ;
;  output[1]   ; clock      ; 3.777 ; 3.918 ; Rise       ; clock           ;
;  output[2]   ; clock      ; 3.671 ; 3.753 ; Rise       ; clock           ;
;  output[3]   ; clock      ; 3.466 ; 3.535 ; Rise       ; clock           ;
; view_ram[*]  ; clock      ; 3.574 ; 3.654 ; Rise       ; clock           ;
;  view_ram[0] ; clock      ; 3.903 ; 3.943 ; Rise       ; clock           ;
;  view_ram[1] ; clock      ; 3.574 ; 3.654 ; Rise       ; clock           ;
;  view_ram[2] ; clock      ; 4.016 ; 4.084 ; Rise       ; clock           ;
;  view_ram[3] ; clock      ; 3.775 ; 3.860 ; Rise       ; clock           ;
; data_chk[*]  ; ram_load   ; 3.792 ; 3.884 ; Rise       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 4.065 ; 4.210 ; Rise       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 3.938 ; 4.014 ; Rise       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 3.792 ; 3.884 ; Rise       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 4.052 ; 4.203 ; Rise       ; ram_load        ;
; data_chk[*]  ; ram_load   ; 3.792 ; 3.884 ; Fall       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 4.065 ; 4.210 ; Fall       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 3.938 ; 4.014 ; Fall       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 3.792 ; 3.884 ; Fall       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 4.052 ; 4.203 ; Fall       ; ram_load        ;
; view_ram[*]  ; ram_load   ; 5.753 ; 5.851 ; Fall       ; ram_load        ;
;  view_ram[0] ; ram_load   ; 5.875 ; 5.986 ; Fall       ; ram_load        ;
;  view_ram[1] ; ram_load   ; 5.890 ; 6.032 ; Fall       ; ram_load        ;
;  view_ram[2] ; ram_load   ; 6.053 ; 6.204 ; Fall       ; ram_load        ;
;  view_ram[3] ; ram_load   ; 5.753 ; 5.851 ; Fall       ; ram_load        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; alu_sel[0] ; data_chk[0] ; 10.283 ; 10.295 ; 10.704 ; 10.745 ;
; alu_sel[0] ; data_chk[1] ; 9.615  ; 9.554  ; 10.093 ; 10.032 ;
; alu_sel[0] ; data_chk[2] ; 10.143 ; 10.118 ; 10.558 ; 10.554 ;
; alu_sel[0] ; data_chk[3] ; 10.164 ; 10.241 ; 10.616 ; 10.684 ;
; alu_sel[1] ; data_chk[0] ; 10.228 ; 10.236 ; 10.650 ; 10.668 ;
; alu_sel[1] ; data_chk[1] ; 9.276  ; 9.215  ; 9.653  ; 9.592  ;
; alu_sel[1] ; data_chk[2] ; 9.946  ; 9.942  ; 10.387 ; 10.362 ;
; alu_sel[1] ; data_chk[3] ; 10.004 ; 10.072 ; 10.408 ; 10.489 ;
; alu_sel[2] ; data_chk[0] ; 10.436 ; 10.444 ; 10.853 ; 10.894 ;
; alu_sel[2] ; data_chk[1] ; 9.540  ; 9.479  ; 10.037 ; 9.976  ;
; alu_sel[2] ; data_chk[2] ; 10.274 ; 10.249 ; 10.707 ; 10.703 ;
; alu_sel[2] ; data_chk[3] ; 10.295 ; 10.372 ; 10.765 ; 10.833 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; alu_sel[0] ; data_chk[0] ; 4.912 ; 5.049 ; 5.493 ; 5.645 ;
; alu_sel[0] ; data_chk[1] ; 4.891 ; 4.967 ; 5.532 ; 5.608 ;
; alu_sel[0] ; data_chk[2] ; 4.704 ; 4.788 ; 5.285 ; 5.384 ;
; alu_sel[0] ; data_chk[3] ; 4.925 ; 5.060 ; 5.566 ; 5.686 ;
; alu_sel[1] ; data_chk[0] ; 4.910 ; 5.060 ; 5.524 ; 5.664 ;
; alu_sel[1] ; data_chk[1] ; 4.953 ; 5.082 ; 5.507 ; 5.570 ;
; alu_sel[1] ; data_chk[2] ; 4.760 ; 4.889 ; 5.356 ; 5.475 ;
; alu_sel[1] ; data_chk[3] ; 4.873 ; 4.942 ; 5.459 ; 5.599 ;
; alu_sel[2] ; data_chk[0] ; 5.302 ; 5.404 ; 6.016 ; 6.101 ;
; alu_sel[2] ; data_chk[1] ; 5.096 ; 5.159 ; 5.746 ; 5.848 ;
; alu_sel[2] ; data_chk[2] ; 5.083 ; 5.163 ; 5.767 ; 5.830 ;
; alu_sel[2] ; data_chk[3] ; 5.236 ; 5.075 ; 5.638 ; 6.018 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; data_chk[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_chk[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_chk[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_chk[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; view_ram[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; view_ram[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; view_ram[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; view_ram[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; alu_sel[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_load                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; alu_sel[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; alu_sel[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mar_in[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mar_load                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mar_in[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mar_in[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input_sel               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ac_load                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_chk[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_chk[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_chk[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; data_chk[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; view_ram[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; view_ram[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; view_ram[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; view_ram[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_chk[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_chk[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_chk[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; data_chk[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; view_ram[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; view_ram[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; view_ram[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; view_ram[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_chk[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_chk[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_chk[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; data_chk[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; view_ram[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; view_ram[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; view_ram[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; view_ram[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 288      ; 0        ; 0        ; 0        ;
; ram_load   ; clock    ; 36       ; 324      ; 0        ; 0        ;
; clock      ; ram_load ; 0        ; 0        ; 1152     ; 0        ;
; ram_load   ; ram_load ; 0        ; 0        ; 144      ; 1296     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 288      ; 0        ; 0        ; 0        ;
; ram_load   ; clock    ; 36       ; 324      ; 0        ; 0        ;
; clock      ; ram_load ; 0        ; 0        ; 1152     ; 0        ;
; ram_load   ; ram_load ; 0        ; 0        ; 144      ; 1296     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 170   ; 170  ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 170   ; 170  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Apr 28 21:11:22 2022
Info: Command: quartus_sta data_processor1 -c data_processor1
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'data_processor1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ram_load ram_load
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.251
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.251             -53.087 clock 
    Info (332119):    -5.496            -146.909 ram_load 
Info (332146): Worst-case hold slack is -1.140
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.140             -21.397 ram_load 
    Info (332119):     0.822               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -14.000 clock 
    Info (332119):    -3.000              -3.000 ram_load 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.403             -46.837 clock 
    Info (332119):    -4.836            -128.839 ram_load 
Info (332146): Worst-case hold slack is -0.954
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.954             -17.795 ram_load 
    Info (332119):     0.801               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -14.000 clock 
    Info (332119):    -3.000              -3.000 ram_load 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.253
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.253             -31.390 clock 
    Info (332119):    -2.745             -69.341 ram_load 
Info (332146): Worst-case hold slack is -0.860
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.860             -17.969 ram_load 
    Info (332119):     0.328               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -14.636 clock 
    Info (332119):    -3.000              -8.731 ram_load 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4831 megabytes
    Info: Processing ended: Thu Apr 28 21:11:24 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


