`timescale 10ns/1ns
module sumador1bit_tb();
	logic a, b, cIn, cOut, c;
	sumador1bit test (a, b, cIn, c, cOut);
	
	initial begin
	
	a=0;
	b=1;
	cIn=0;
	#5;
	a=1;
	b=0;
	cIn=0;
	#5;
	a=0;
	b=0;
	cIn=0;
	#5;
	a=1;
	b=1;
	cIn=0;
	#5;
	a=1;
	b=0;
	cIn=1;
	#5;
	
	end
endmodule