Fitter report for FPGACode
Wed Oct  8 22:30:04 2025
Quartus Prime Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. I/O Assignment Warnings
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Fitter RAM Summary
 25. |ethernet_switch|eth_port:c_eth0|eth_tx:c_tx|ram_eth_packet:c_ram|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|ALTSYNCRAM
 26. |ethernet_switch|ringbuffer:c_eth0_rb|ram_2048x9_cascade:ram_inst|altsyncram:ram1_rtl_0|altsyncram_qkm1:auto_generated|ALTSYNCRAM
 27. |ethernet_switch|ringbuffer:c_eth0_rb|ram_2048x9_cascade:ram_inst|altsyncram:ram0_rtl_0|altsyncram_qkm1:auto_generated|ALTSYNCRAM
 28. Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed Oct  8 22:30:04 2025           ;
; Quartus Prime Version              ; 24.1std.0 Build 1077 03/04/2025 SC Lite Edition ;
; Revision Name                      ; FPGACode                                        ;
; Top-level Entity Name              ; ethernet_switch                                 ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE6E22C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 739 / 6,272 ( 12 % )                            ;
;     Total combinational functions  ; 732 / 6,272 ( 12 % )                            ;
;     Dedicated logic registers      ; 308 / 6,272 ( 5 % )                             ;
; Total registers                    ; 308                                             ;
; Total pins                         ; 37 / 92 ( 40 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 34,816 / 276,480 ( 13 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                                  ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE6E22C8                           ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.25        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.8%      ;
;     Processor 3            ;   1.8%      ;
;     Processor 4            ;   1.8%      ;
;     Processor 5            ;   1.7%      ;
;     Processor 6            ;   1.7%      ;
;     Processor 7            ;   1.7%      ;
;     Processor 8            ;   1.7%      ;
;     Processors 9-16        ;   1.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1152 ) ; 0.00 % ( 0 / 1152 )        ; 0.00 % ( 0 / 1152 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1152 ) ; 0.00 % ( 0 / 1152 )        ; 0.00 % ( 0 / 1152 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1140 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in G:/FPGA_Projects/Ethernet_Switch/FPGACode/output_files/FPGACode.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 739 / 6,272 ( 12 % )      ;
;     -- Combinational with no register       ; 431                       ;
;     -- Register only                        ; 7                         ;
;     -- Combinational with a register        ; 301                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 358                       ;
;     -- 3 input functions                    ; 113                       ;
;     -- <=2 input functions                  ; 261                       ;
;     -- Register only                        ; 7                         ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 539                       ;
;     -- arithmetic mode                      ; 193                       ;
;                                             ;                           ;
; Total registers*                            ; 308 / 6,684 ( 5 % )       ;
;     -- Dedicated logic registers            ; 308 / 6,272 ( 5 % )       ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 55 / 392 ( 14 % )         ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 37 / 92 ( 40 % )          ;
;     -- Clock pins                           ; 4 / 3 ( 133 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )             ;
;                                             ;                           ;
; M9Ks                                        ; 4 / 30 ( 13 % )           ;
; Total block memory bits                     ; 34,816 / 276,480 ( 13 % ) ;
; Total block memory implementation bits      ; 36,864 / 276,480 ( 13 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )            ;
; PLLs                                        ; 1 / 2 ( 50 % )            ;
; Global signals                              ; 1                         ;
;     -- Global clocks                        ; 1 / 10 ( 10 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 1.3% / 1.4% / 1.2%        ;
; Peak interconnect usage (total/H/V)         ; 4.3% / 4.5% / 3.9%        ;
; Maximum fan-out                             ; 314                       ;
; Highest non-global fan-out                  ; 224                       ;
; Total fan-out                               ; 3588                      ;
; Average fan-out                             ; 3.16                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 739 / 6272 ( 12 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 431                 ; 0                              ;
;     -- Register only                        ; 7                   ; 0                              ;
;     -- Combinational with a register        ; 301                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 358                 ; 0                              ;
;     -- 3 input functions                    ; 113                 ; 0                              ;
;     -- <=2 input functions                  ; 261                 ; 0                              ;
;     -- Register only                        ; 7                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 539                 ; 0                              ;
;     -- arithmetic mode                      ; 193                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 308                 ; 0                              ;
;     -- Dedicated logic registers            ; 308 / 6272 ( 5 % )  ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 55 / 392 ( 14 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 37                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )      ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 34816               ; 0                              ;
; Total RAM block bits                        ; 36864               ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )       ; 1 / 2 ( 50 % )                 ;
; M9K                                         ; 4 / 30 ( 13 % )     ; 0 / 30 ( 0 % )                 ;
; Clock control block                         ; 0 / 12 ( 0 % )      ; 1 / 12 ( 8 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 314                 ; 1                              ;
;     -- Registered Input Connections         ; 308                 ; 0                              ;
;     -- Output Connections                   ; 1                   ; 314                            ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 3585                ; 322                            ;
;     -- Registered Connections               ; 2023                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 315                            ;
;     -- hard_block:auto_generated_inst       ; 315                 ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 12                  ; 1                              ;
;     -- Output Ports                         ; 25                  ; 1                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; ETH0_RX  ; 77    ; 5        ; 34           ; 4            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ETH1_RX  ; 66    ; 4        ; 28           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ETH2_RX  ; 59    ; 4        ; 23           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ETH3_RX  ; 49    ; 3        ; 13           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ETH4_RX  ; 33    ; 2        ; 0            ; 6            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY1     ; 88    ; 5        ; 34           ; 12           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY2     ; 89    ; 5        ; 34           ; 12           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY3     ; 90    ; 6        ; 34           ; 12           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY4     ; 91    ; 6        ; 34           ; 12           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; MAIN_CLK ; 23    ; 1        ; 0            ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; RESET    ; 25    ; 2        ; 0            ; 11           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; UART_RX  ; 115   ; 7        ; 28           ; 24           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ETH0_LED_GRN ; 75    ; 5        ; 34           ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ETH0_LED_YEL ; 83    ; 5        ; 34           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ETH0_TX      ; 74    ; 5        ; 34           ; 2            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ETH0_TX_EN   ; 80    ; 5        ; 34           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ETH1_LED_GRN ; 67    ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ETH1_LED_YEL ; 71    ; 4        ; 32           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ETH1_TX      ; 70    ; 4        ; 32           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ETH1_TX_EN   ; 69    ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ETH2_LED_GRN ; 54    ; 4        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ETH2_LED_YEL ; 60    ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ETH2_TX      ; 53    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ETH2_TX_EN   ; 58    ; 4        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ETH3_LED_GRN ; 43    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ETH3_LED_YEL ; 50    ; 3        ; 13           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ETH3_TX      ; 46    ; 3        ; 7            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ETH3_TX_EN   ; 42    ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ETH4_LED_GRN ; 30    ; 2        ; 0            ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ETH4_LED_YEL ; 34    ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ETH4_TX      ; 32    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ETH4_TX_EN   ; 28    ; 2        ; 0            ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED1         ; 84    ; 5        ; 34           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED2         ; 85    ; 5        ; 34           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED3         ; 86    ; 5        ; 34           ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED4         ; 87    ; 5        ; 34           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_TX      ; 114   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 86       ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; LED3                    ; Dual Purpose Pin          ;
; 87       ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; LED4                    ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 11 ( 45 % )  ; 3.3V          ; --           ;
; 2        ; 6 / 8 ( 75 % )   ; 3.3V          ; --           ;
; 3        ; 6 / 11 ( 55 % )  ; 3.3V          ; --           ;
; 4        ; 9 / 14 ( 64 % )  ; 3.3V          ; --           ;
; 5        ; 11 / 13 ( 85 % ) ; 3.3V          ; --           ;
; 6        ; 3 / 10 ( 30 % )  ; 3.3V          ; --           ;
; 7        ; 2 / 13 ( 15 % )  ; 3.3V          ; --           ;
; 8        ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; MAIN_CLK                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; RESET                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; ETH4_TX_EN                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; ETH4_LED_GRN                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; ETH4_TX                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ; 40         ; 2        ; ETH4_RX                                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 41         ; 2        ; ETH4_LED_YEL                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; ETH3_TX_EN                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 53         ; 3        ; ETH3_LED_GRN                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; ETH3_TX                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; ETH3_RX                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 69         ; 3        ; ETH3_LED_YEL                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; ETH2_TX                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ; 74         ; 4        ; ETH2_LED_GRN                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; ETH2_TX_EN                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 83         ; 4        ; ETH2_RX                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 84         ; 4        ; ETH2_LED_YEL                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 93         ; 4        ; ETH1_RX                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 94         ; 4        ; ETH1_LED_GRN                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; ETH1_TX_EN                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 98         ; 4        ; ETH1_TX                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 99         ; 4        ; ETH1_LED_YEL                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; ETH0_TX                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 104        ; 5        ; ETH0_LED_GRN                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; ETH0_RX                                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; ETH0_TX_EN                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; ETH0_LED_YEL                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 84       ; 118        ; 5        ; LED1                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 119        ; 5        ; LED2                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 120        ; 5        ; LED3                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 121        ; 5        ; LED4                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 125        ; 5        ; KEY1                                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 126        ; 5        ; KEY2                                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 90       ; 127        ; 6        ; KEY3                                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 91       ; 128        ; 6        ; KEY4                                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 157        ; 7        ; UART_TX                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 158        ; 7        ; UART_RX                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 129      ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 133      ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 136      ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 137      ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 138      ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 142      ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 143      ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                ;
+-------------------------------+----------------------------------------------------------------------------+
; Name                          ; pll_main:c_pll|altpll:altpll_component|pll_main_altpll:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------------+
; SDC pin name                  ; c_pll|altpll_component|auto_generated|pll1                                 ;
; PLL mode                      ; Normal                                                                     ;
; Compensate clock              ; clock0                                                                     ;
; Compensated input/output pins ; --                                                                         ;
; Switchover type               ; --                                                                         ;
; Input frequency 0             ; 50.0 MHz                                                                   ;
; Input frequency 1             ; --                                                                         ;
; Nominal PFD frequency         ; 50.0 MHz                                                                   ;
; Nominal VCO frequency         ; 600.0 MHz                                                                  ;
; VCO post scale K counter      ; 2                                                                          ;
; VCO frequency control         ; Auto                                                                       ;
; VCO phase shift step          ; 208 ps                                                                     ;
; VCO multiply                  ; --                                                                         ;
; VCO divide                    ; --                                                                         ;
; Freq min lock                 ; 25.0 MHz                                                                   ;
; Freq max lock                 ; 54.18 MHz                                                                  ;
; M VCO Tap                     ; 0                                                                          ;
; M Initial                     ; 1                                                                          ;
; M value                       ; 12                                                                         ;
; N value                       ; 1                                                                          ;
; Charge pump current           ; setting 1                                                                  ;
; Loop filter resistance        ; setting 27                                                                 ;
; Loop filter capacitance       ; setting 0                                                                  ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                         ;
; Bandwidth type                ; Medium                                                                     ;
; Real time reconfigurable      ; Off                                                                        ;
; Scan chain MIF file           ; --                                                                         ;
; Preserve PLL counter order    ; Off                                                                        ;
; PLL location                  ; PLL_1                                                                      ;
; Inclk0 signal                 ; MAIN_CLK                                                                   ;
; Inclk1 signal                 ; --                                                                         ;
; Inclk0 signal type            ; Dedicated Pin                                                              ;
; Inclk1 signal type            ; --                                                                         ;
+-------------------------------+----------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; Name                                                                                   ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                      ;
+----------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; pll_main:c_pll|altpll:altpll_component|pll_main_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; c_pll|altpll_component|auto_generated|pll1|clk[0] ;
+----------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+


+---------------------------------------+
; I/O Assignment Warnings               ;
+--------------+------------------------+
; Pin Name     ; Reason                 ;
+--------------+------------------------+
; LED1         ; Missing drive strength ;
; LED2         ; Missing drive strength ;
; LED3         ; Missing drive strength ;
; LED4         ; Missing drive strength ;
; UART_TX      ; Missing drive strength ;
; ETH0_TX      ; Missing drive strength ;
; ETH0_TX_EN   ; Missing drive strength ;
; ETH0_LED_GRN ; Missing drive strength ;
; ETH0_LED_YEL ; Missing drive strength ;
; ETH1_TX      ; Missing drive strength ;
; ETH1_TX_EN   ; Missing drive strength ;
; ETH1_LED_GRN ; Missing drive strength ;
; ETH1_LED_YEL ; Missing drive strength ;
; ETH2_TX      ; Missing drive strength ;
; ETH2_TX_EN   ; Missing drive strength ;
; ETH2_LED_GRN ; Missing drive strength ;
; ETH2_LED_YEL ; Missing drive strength ;
; ETH3_TX      ; Missing drive strength ;
; ETH3_TX_EN   ; Missing drive strength ;
; ETH3_LED_GRN ; Missing drive strength ;
; ETH3_LED_YEL ; Missing drive strength ;
; ETH4_TX      ; Missing drive strength ;
; ETH4_TX_EN   ; Missing drive strength ;
; ETH4_LED_GRN ; Missing drive strength ;
; ETH4_LED_YEL ; Missing drive strength ;
+--------------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
; Compilation Hierarchy Node                                                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                               ; Entity Name                 ; Library Name ;
+------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
; |ethernet_switch                                                             ; 739 (1)     ; 308 (0)                   ; 0 (0)         ; 34816       ; 4    ; 0            ; 0       ; 0         ; 37   ; 0            ; 431 (1)      ; 7 (0)             ; 301 (0)          ; |ethernet_switch                                                                                                                                  ; ethernet_switch             ; work         ;
;    |altclkctrl:c_alt_clk_ctrl|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ethernet_switch|altclkctrl:c_alt_clk_ctrl                                                                                                        ; altclkctrl                  ; work         ;
;       |altclkctrl_altclkctrl_0:altclkctrl_0|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ethernet_switch|altclkctrl:c_alt_clk_ctrl|altclkctrl_altclkctrl_0:altclkctrl_0                                                                   ; altclkctrl_altclkctrl_0     ; altclkctrl   ;
;          |altclkctrl_altclkctrl_0_sub:altclkctrl_altclkctrl_0_sub_component| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ethernet_switch|altclkctrl:c_alt_clk_ctrl|altclkctrl_altclkctrl_0:altclkctrl_0|altclkctrl_altclkctrl_0_sub:altclkctrl_altclkctrl_0_sub_component ; altclkctrl_altclkctrl_0_sub ; altclkctrl   ;
;    |axi4s_interconnect:c_interconnect|                                       ; 91 (91)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (75)      ; 0 (0)             ; 16 (16)          ; |ethernet_switch|axi4s_interconnect:c_interconnect                                                                                                ; axi4s_interconnect          ; work         ;
;    |eth_port:c_eth0|                                                         ; 232 (0)     ; 118 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (0)      ; 0 (0)             ; 118 (0)          ; |ethernet_switch|eth_port:c_eth0                                                                                                                  ; eth_port                    ; work         ;
;       |eth_tx:c_tx|                                                          ; 232 (0)     ; 118 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (0)      ; 0 (0)             ; 118 (0)          ; |ethernet_switch|eth_port:c_eth0|eth_tx:c_tx                                                                                                      ; eth_tx                      ; work         ;
;          |ram_eth_packet:c_ram|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ethernet_switch|eth_port:c_eth0|eth_tx:c_tx|ram_eth_packet:c_ram                                                                                 ; ram_eth_packet              ; work         ;
;             |altsyncram:altsyncram_component|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ethernet_switch|eth_port:c_eth0|eth_tx:c_tx|ram_eth_packet:c_ram|altsyncram:altsyncram_component                                                 ; altsyncram                  ; work         ;
;                |altsyncram_49r3:auto_generated|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ethernet_switch|eth_port:c_eth0|eth_tx:c_tx|ram_eth_packet:c_ram|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated                  ; altsyncram_49r3             ; work         ;
;          |sr_piso:c_piso_sr|                                                 ; 36 (36)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 21 (21)          ; |ethernet_switch|eth_port:c_eth0|eth_tx:c_tx|sr_piso:c_piso_sr                                                                                    ; sr_piso                     ; work         ;
;          |tx_fsm_axi:c_fsm_axi|                                              ; 36 (36)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 16 (16)          ; |ethernet_switch|eth_port:c_eth0|eth_tx:c_tx|tx_fsm_axi:c_fsm_axi                                                                                 ; tx_fsm_axi                  ; work         ;
;          |tx_fsm_pt:c_fsm_pt|                                                ; 96 (96)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 0 (0)             ; 46 (46)          ; |ethernet_switch|eth_port:c_eth0|eth_tx:c_tx|tx_fsm_pt:c_fsm_pt                                                                                   ; tx_fsm_pt                   ; work         ;
;          |tx_phy:c_phy|                                                      ; 64 (64)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 35 (35)          ; |ethernet_switch|eth_port:c_eth0|eth_tx:c_tx|tx_phy:c_phy                                                                                         ; tx_phy                      ; work         ;
;    |eth_tx_tb_driver:c_debug_tx1|                                            ; 97 (97)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 1 (1)             ; 37 (37)          ; |ethernet_switch|eth_tx_tb_driver:c_debug_tx1                                                                                                     ; eth_tx_tb_driver            ; work         ;
;    |eth_tx_tb_driver:c_debug_tx2|                                            ; 55 (55)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 8 (8)            ; |ethernet_switch|eth_tx_tb_driver:c_debug_tx2                                                                                                     ; eth_tx_tb_driver            ; work         ;
;    |eth_tx_tb_driver:c_debug_tx3|                                            ; 57 (57)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 0 (0)             ; 8 (8)            ; |ethernet_switch|eth_tx_tb_driver:c_debug_tx3                                                                                                     ; eth_tx_tb_driver            ; work         ;
;    |pll_main:c_pll|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ethernet_switch|pll_main:c_pll                                                                                                                   ; pll_main                    ; work         ;
;       |altpll:altpll_component|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ethernet_switch|pll_main:c_pll|altpll:altpll_component                                                                                           ; altpll                      ; work         ;
;          |pll_main_altpll:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ethernet_switch|pll_main:c_pll|altpll:altpll_component|pll_main_altpll:auto_generated                                                            ; pll_main_altpll             ; work         ;
;    |reset_ctrl:c_reset_ctrl|                                                 ; 28 (28)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 2 (2)             ; 19 (19)          ; |ethernet_switch|reset_ctrl:c_reset_ctrl                                                                                                          ; reset_ctrl                  ; work         ;
;    |reset_ctrl:c_trigger_ctrl|                                               ; 28 (28)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 2 (2)             ; 19 (19)          ; |ethernet_switch|reset_ctrl:c_trigger_ctrl                                                                                                        ; reset_ctrl                  ; work         ;
;    |ringbuffer:c_eth0_rb|                                                    ; 150 (138)   ; 78 (77)                   ; 0 (0)         ; 18432       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (61)      ; 2 (1)             ; 76 (76)          ; |ethernet_switch|ringbuffer:c_eth0_rb                                                                                                             ; ringbuffer                  ; work         ;
;       |ram_2048x9_cascade:ram_inst|                                          ; 12 (12)     ; 1 (1)                     ; 0 (0)         ; 18432       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 1 (1)             ; 0 (0)            ; |ethernet_switch|ringbuffer:c_eth0_rb|ram_2048x9_cascade:ram_inst                                                                                 ; ram_2048x9_cascade          ; work         ;
;          |altsyncram:ram0_rtl_0|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 9216        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ethernet_switch|ringbuffer:c_eth0_rb|ram_2048x9_cascade:ram_inst|altsyncram:ram0_rtl_0                                                           ; altsyncram                  ; work         ;
;             |altsyncram_qkm1:auto_generated|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 9216        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ethernet_switch|ringbuffer:c_eth0_rb|ram_2048x9_cascade:ram_inst|altsyncram:ram0_rtl_0|altsyncram_qkm1:auto_generated                            ; altsyncram_qkm1             ; work         ;
;          |altsyncram:ram1_rtl_0|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 9216        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ethernet_switch|ringbuffer:c_eth0_rb|ram_2048x9_cascade:ram_inst|altsyncram:ram1_rtl_0                                                           ; altsyncram                  ; work         ;
;             |altsyncram_qkm1:auto_generated|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 9216        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ethernet_switch|ringbuffer:c_eth0_rb|ram_2048x9_cascade:ram_inst|altsyncram:ram1_rtl_0|altsyncram_qkm1:auto_generated                            ; altsyncram_qkm1             ; work         ;
+------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; KEY1         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY2         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY3         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; LED1         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED2         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED3         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED4         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; UART_RX      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; UART_TX      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ETH0_RX      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ETH0_TX      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ETH0_TX_EN   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ETH0_LED_GRN ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ETH0_LED_YEL ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ETH1_RX      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ETH1_TX      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ETH1_TX_EN   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ETH1_LED_GRN ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ETH1_LED_YEL ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ETH2_RX      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ETH2_TX      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ETH2_TX_EN   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ETH2_LED_GRN ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ETH2_LED_YEL ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ETH3_RX      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ETH3_TX      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ETH3_TX_EN   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ETH3_LED_GRN ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ETH3_LED_YEL ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ETH4_RX      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ETH4_TX      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ETH4_TX_EN   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ETH4_LED_GRN ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ETH4_LED_YEL ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAIN_CLK     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY4         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; RESET        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; KEY1                ;                   ;         ;
; KEY2                ;                   ;         ;
; KEY3                ;                   ;         ;
; UART_RX             ;                   ;         ;
; ETH0_RX             ;                   ;         ;
; ETH1_RX             ;                   ;         ;
; ETH2_RX             ;                   ;         ;
; ETH3_RX             ;                   ;         ;
; ETH4_RX             ;                   ;         ;
; MAIN_CLK            ;                   ;         ;
; KEY4                ;                   ;         ;
; RESET               ;                   ;         ;
+---------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                   ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; MAIN_CLK                                                                               ; PIN_23             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; eth_port:c_eth0|eth_tx:c_tx|sr_piso:c_piso_sr|cnt_bit_rem[3]~5                         ; LCCOMB_X21_Y13_N12 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; eth_port:c_eth0|eth_tx:c_tx|sr_piso:c_piso_sr|cnt_bit_rem[3]~9                         ; LCCOMB_X21_Y10_N28 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; eth_port:c_eth0|eth_tx:c_tx|sr_piso:c_piso_sr|state.IDLE                               ; FF_X21_Y13_N31     ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; eth_port:c_eth0|eth_tx:c_tx|tx_fsm_axi:c_fsm_axi|WideNor1                              ; LCCOMB_X19_Y8_N16  ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; eth_port:c_eth0|eth_tx:c_tx|tx_fsm_pt:c_fsm_pt|Selector5~2                             ; LCCOMB_X23_Y12_N16 ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; eth_port:c_eth0|eth_tx:c_tx|tx_fsm_pt:c_fsm_pt|Selector5~3                             ; LCCOMB_X24_Y11_N2  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; eth_port:c_eth0|eth_tx:c_tx|tx_fsm_pt:c_fsm_pt|Selector5~4                             ; LCCOMB_X25_Y12_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; eth_port:c_eth0|eth_tx:c_tx|tx_fsm_pt:c_fsm_pt|cnt_IFG[0]~15                           ; LCCOMB_X24_Y13_N30 ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; eth_port:c_eth0|eth_tx:c_tx|tx_fsm_pt:c_fsm_pt|cnt_IFG[0]~16                           ; LCCOMB_X25_Y11_N12 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; eth_port:c_eth0|eth_tx:c_tx|tx_fsm_pt:c_fsm_pt|cnt_addr[8]~14                          ; LCCOMB_X26_Y11_N0  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; eth_port:c_eth0|eth_tx:c_tx|tx_phy:c_phy|r_clk_counter[4]~12                           ; LCCOMB_X9_Y8_N22   ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; eth_port:c_eth0|eth_tx:c_tx|tx_phy:c_phy|state.IDLE                                    ; FF_X10_Y8_N31      ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; eth_tx_tb_driver:c_debug_tx1|rom_addr[4]~28                                            ; LCCOMB_X21_Y11_N4  ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; eth_tx_tb_driver:c_debug_tx1|rom_addr[4]~29                                            ; LCCOMB_X21_Y11_N22 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; eth_tx_tb_driver:c_debug_tx1|timer_count[18]~83                                        ; LCCOMB_X21_Y11_N16 ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; eth_tx_tb_driver:c_debug_tx2|rom_addr[5]~28                                            ; LCCOMB_X22_Y11_N16 ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; eth_tx_tb_driver:c_debug_tx2|rom_addr[5]~29                                            ; LCCOMB_X22_Y11_N30 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; eth_tx_tb_driver:c_debug_tx3|rom_addr[6]~29                                            ; LCCOMB_X22_Y11_N0  ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; eth_tx_tb_driver:c_debug_tx3|rom_addr[6]~30                                            ; LCCOMB_X22_Y11_N26 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pll_main:c_pll|altpll:altpll_component|pll_main_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 312     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; VCC                       ;
; reset_ctrl:c_reset_ctrl|cnt[3]~18                                                      ; LCCOMB_X16_Y12_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reset_ctrl:c_reset_ctrl|process_0~0                                                    ; LCCOMB_X16_Y12_N6  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; reset_ctrl:c_reset_ctrl|r_resetn                                                       ; FF_X16_Y12_N17     ; 224     ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; reset_ctrl:c_trigger_ctrl|cnt[3]~18                                                    ; LCCOMB_X26_Y13_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reset_ctrl:c_trigger_ctrl|process_0~0                                                  ; LCCOMB_X26_Y13_N22 ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ringbuffer:c_eth0_rb|dropping                                                          ; FF_X17_Y7_N11      ; 28      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; ringbuffer:c_eth0_rb|occ_words[7]~1                                                    ; LCCOMB_X17_Y7_N2   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ringbuffer:c_eth0_rb|occ_words[7]~2                                                    ; LCCOMB_X17_Y7_N8   ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ringbuffer:c_eth0_rb|pkt_count[10]~50                                                  ; LCCOMB_X14_Y7_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ringbuffer:c_eth0_rb|ram_2048x9_cascade:ram_inst|ram0~20                               ; LCCOMB_X18_Y7_N28  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ringbuffer:c_eth0_rb|ram_2048x9_cascade:ram_inst|ram1~20                               ; LCCOMB_X18_Y7_N24  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ringbuffer:c_eth0_rb|sop_ptr[0]~0                                                      ; LCCOMB_X14_Y7_N26  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ringbuffer:c_eth0_rb|wr_ptr[5]~33                                                      ; LCCOMB_X18_Y7_N0   ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                  ; Location   ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altclkctrl:c_alt_clk_ctrl|altclkctrl_altclkctrl_0:altclkctrl_0|altclkctrl_altclkctrl_0_sub:altclkctrl_altclkctrl_0_sub_component|wire_clkctrl1_outclk ; CLKCTRL_G3 ; 312     ; 1                                    ; Global Clock         ; GCLK3            ; VCC                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------------+------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                       ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                                  ; Location                     ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+----------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------------+------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; eth_port:c_eth0|eth_tx:c_tx|ram_eth_packet:c_ram|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Single Clock ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2    ; ram_preamble.hex                                     ; M9K_X27_Y8_N0, M9K_X27_Y9_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ringbuffer:c_eth0_rb|ram_2048x9_cascade:ram_inst|altsyncram:ram0_rtl_0|altsyncram_qkm1:auto_generated|ALTSYNCRAM           ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 9            ; 1024         ; 9            ; yes                    ; no                      ; yes                    ; no                      ; 9216  ; 1024                        ; 9                           ; 1024                        ; 9                           ; 9216                ; 1    ; db/FPGACode.ram0_ram_2048x9_cascade_7cfbc130.hdl.mif ; M9K_X15_Y8_N0                ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ringbuffer:c_eth0_rb|ram_2048x9_cascade:ram_inst|altsyncram:ram1_rtl_0|altsyncram_qkm1:auto_generated|ALTSYNCRAM           ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 9            ; 1024         ; 9            ; yes                    ; no                      ; yes                    ; no                      ; 9216  ; 1024                        ; 9                           ; 1024                        ; 9                           ; 9216                ; 1    ; db/FPGACode.ram0_ram_2048x9_cascade_7cfbc130.hdl.mif ; M9K_X15_Y7_N0                ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+----------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------------+------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |ethernet_switch|eth_port:c_eth0|eth_tx:c_tx|ram_eth_packet:c_ram|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|ALTSYNCRAM                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(01010101) (125) (85) (55)   ;(01010101) (125) (85) (55)   ;(01010101) (125) (85) (55)   ;(01010101) (125) (85) (55)   ;(01010101) (125) (85) (55)   ;(01010101) (125) (85) (55)   ;
;8;(01010101) (125) (85) (55)    ;(11010101) (325) (213) (D5)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;16;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;24;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;32;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;40;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;48;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;56;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;64;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;72;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;80;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;88;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;96;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;104;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;112;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;120;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;128;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;136;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;144;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;152;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;160;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;168;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;176;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;184;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;200;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;208;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;216;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;224;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;232;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;240;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;248;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;256;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;264;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;272;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;280;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;288;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;296;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;304;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;312;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;320;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;328;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;336;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;344;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;352;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;360;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;368;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;376;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;384;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;392;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;400;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;408;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;416;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;424;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;432;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;440;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;448;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;456;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;464;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;472;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;480;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;488;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;496;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;504;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;512;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;520;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;528;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;536;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;544;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;552;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;560;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;568;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;576;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;584;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;592;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;600;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;608;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;616;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;624;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;632;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;640;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;648;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;656;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;664;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;672;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;680;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;688;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;696;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;704;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;712;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;720;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;728;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;736;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;744;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;752;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;760;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;768;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;776;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;784;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;792;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;800;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;808;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;816;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;824;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;832;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;840;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;848;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;856;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;864;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;872;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;880;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;888;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;896;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;904;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;912;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;920;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;928;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;936;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;944;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;952;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;960;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;968;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;976;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;984;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;992;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1000;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1008;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1016;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1024;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1032;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1040;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1048;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1056;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1064;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1072;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1080;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1088;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1096;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1104;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1112;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1120;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1128;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1136;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1144;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1152;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1160;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1168;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1176;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1184;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1200;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1208;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1216;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1224;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1232;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1240;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1248;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1256;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1264;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1272;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1280;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1288;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1296;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1304;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1312;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1320;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1328;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1336;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1344;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1352;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1360;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1368;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1376;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1384;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1392;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1400;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1408;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1416;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1424;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1432;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1440;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1448;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1456;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1464;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1472;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1480;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1488;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1496;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1504;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1512;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1520;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1528;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1536;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1544;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1552;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1560;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1568;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1576;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1584;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1592;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1600;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1608;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1616;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1624;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1632;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1640;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1648;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1656;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1664;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1672;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1680;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1688;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1696;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1704;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1712;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1720;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1728;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1736;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1744;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1752;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1760;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1768;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1776;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1784;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1792;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1800;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1808;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1816;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1824;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1832;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1840;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1848;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1856;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1864;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1872;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1880;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1888;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1896;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1904;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1912;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1920;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1928;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1936;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1944;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1952;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1960;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1968;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1976;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1984;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1992;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2000;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2008;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2016;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2024;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2032;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2040;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |ethernet_switch|ringbuffer:c_eth0_rb|ram_2048x9_cascade:ram_inst|altsyncram:ram1_rtl_0|altsyncram_qkm1:auto_generated|ALTSYNCRAM                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;8;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;16;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;24;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;32;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;40;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;48;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;56;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;64;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;72;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;80;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;88;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;96;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;104;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;112;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;120;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;128;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;136;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;144;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;152;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;160;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;168;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;176;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;184;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;192;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;200;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;208;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;216;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;224;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;232;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;240;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;248;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;256;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;264;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;272;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;280;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;288;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;296;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;304;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;312;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;320;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;328;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;336;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;344;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;352;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;360;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;368;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;376;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;384;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;392;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;400;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;408;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;416;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;424;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;432;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;440;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;448;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;456;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;464;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;472;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;480;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;488;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;496;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;504;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;512;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;520;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;528;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;536;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;544;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;552;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;560;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;568;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;576;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;584;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;592;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;600;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;608;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;616;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;624;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;632;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;640;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;648;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;656;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;664;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;672;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;680;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;688;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;696;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;704;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;712;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;720;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;728;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;736;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;744;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;752;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;760;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;768;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;776;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;784;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;792;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;800;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;808;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;816;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;824;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;832;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;840;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;848;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;856;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;864;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;872;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;880;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;888;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;896;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;904;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;912;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;920;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;928;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;936;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;944;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;952;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;960;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;968;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;976;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;984;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;992;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;1000;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;1008;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;1016;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |ethernet_switch|ringbuffer:c_eth0_rb|ram_2048x9_cascade:ram_inst|altsyncram:ram0_rtl_0|altsyncram_qkm1:auto_generated|ALTSYNCRAM                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;8;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;16;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;24;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;32;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;40;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;48;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;56;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;64;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;72;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;80;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;88;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;96;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;104;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;112;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;120;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;128;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;136;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;144;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;152;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;160;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;168;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;176;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;184;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;192;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;200;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;208;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;216;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;224;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;232;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;240;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;248;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;256;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;264;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;272;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;280;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;288;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;296;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;304;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;312;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;320;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;328;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;336;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;344;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;352;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;360;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;368;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;376;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;384;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;392;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;400;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;408;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;416;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;424;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;432;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;440;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;448;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;456;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;464;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;472;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;480;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;488;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;496;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;504;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;512;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;520;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;528;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;536;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;544;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;552;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;560;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;568;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;576;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;584;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;592;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;600;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;608;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;616;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;624;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;632;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;640;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;648;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;656;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;664;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;672;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;680;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;688;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;696;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;704;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;712;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;720;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;728;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;736;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;744;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;752;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;760;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;768;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;776;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;784;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;792;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;800;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;808;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;816;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;824;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;832;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;840;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;848;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;856;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;864;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;872;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;880;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;888;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;896;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;904;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;912;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;920;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;928;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;936;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;944;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;952;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;960;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;968;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;976;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;984;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;992;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;1000;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;1008;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;
;1016;(000000000) (0) (0) (00)    ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;(000000000) (0) (0) (00)   ;


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 745 / 32,401 ( 2 % )   ;
; C16 interconnects     ; 1 / 1,326 ( < 1 % )    ;
; C4 interconnects      ; 272 / 21,816 ( 1 % )   ;
; Direct links          ; 195 / 32,401 ( < 1 % ) ;
; Global clocks         ; 1 / 10 ( 10 % )        ;
; Local interconnects   ; 510 / 10,320 ( 5 % )   ;
; R24 interconnects     ; 8 / 1,289 ( < 1 % )    ;
; R4 interconnects      ; 382 / 28,186 ( 1 % )   ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.44) ; Number of LABs  (Total = 55) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 2                            ;
; 6                                           ; 2                            ;
; 7                                           ; 1                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 2                            ;
; 12                                          ; 3                            ;
; 13                                          ; 1                            ;
; 14                                          ; 4                            ;
; 15                                          ; 8                            ;
; 16                                          ; 28                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.58) ; Number of LABs  (Total = 55) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 15                           ;
; 1 Clock                            ; 38                           ;
; 1 Clock enable                     ; 15                           ;
; 1 Sync. clear                      ; 16                           ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 19.04) ; Number of LABs  (Total = 55) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 2                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 2                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 2                            ;
; 15                                           ; 4                            ;
; 16                                           ; 7                            ;
; 17                                           ; 4                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 2                            ;
; 22                                           ; 4                            ;
; 23                                           ; 6                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 5                            ;
; 28                                           ; 1                            ;
; 29                                           ; 2                            ;
; 30                                           ; 1                            ;
; 31                                           ; 0                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.07) ; Number of LABs  (Total = 55) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 1                            ;
; 3                                               ; 8                            ;
; 4                                               ; 7                            ;
; 5                                               ; 6                            ;
; 6                                               ; 4                            ;
; 7                                               ; 1                            ;
; 8                                               ; 8                            ;
; 9                                               ; 3                            ;
; 10                                              ; 2                            ;
; 11                                              ; 3                            ;
; 12                                              ; 1                            ;
; 13                                              ; 4                            ;
; 14                                              ; 0                            ;
; 15                                              ; 1                            ;
; 16                                              ; 3                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 10.82) ; Number of LABs  (Total = 55) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 7                            ;
; 4                                            ; 1                            ;
; 5                                            ; 3                            ;
; 6                                            ; 6                            ;
; 7                                            ; 3                            ;
; 8                                            ; 1                            ;
; 9                                            ; 4                            ;
; 10                                           ; 2                            ;
; 11                                           ; 4                            ;
; 12                                           ; 6                            ;
; 13                                           ; 1                            ;
; 14                                           ; 2                            ;
; 15                                           ; 2                            ;
; 16                                           ; 4                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 0                            ;
; 33                                           ; 0                            ;
; 34                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------+-----------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004 ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 37        ; 0            ; 37        ; 37        ; 0            ; 37        ; 37        ; 0            ; 37        ; 37        ; 0            ; 0            ; 0            ; 0            ; 12           ; 0            ; 0            ; 12           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 37        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 37           ; 0         ; 0         ; 37           ; 0         ; 0         ; 37           ; 0         ; 0         ; 37           ; 37           ; 37           ; 37           ; 25           ; 37           ; 37           ; 25           ; 37           ; 37           ; 37           ; 37           ; 37           ; 37           ; 37           ; 37           ; 37           ; 0         ; 37           ; 37           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; KEY1               ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY2               ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY3               ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED1               ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED2               ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED3               ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED4               ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RX            ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_TX            ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH0_RX            ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH0_TX            ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH0_TX_EN         ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH0_LED_GRN       ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH0_LED_YEL       ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH1_RX            ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH1_TX            ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH1_TX_EN         ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH1_LED_GRN       ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH1_LED_YEL       ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH2_RX            ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH2_TX            ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH2_TX_EN         ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH2_LED_GRN       ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH2_LED_YEL       ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH3_RX            ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH3_TX            ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH3_TX_EN         ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH3_LED_GRN       ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH3_LED_YEL       ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH4_RX            ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH4_TX            ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH4_TX_EN         ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH4_LED_GRN       ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH4_LED_YEL       ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAIN_CLK           ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY4               ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESET              ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                             ;
+---------------------------------------------------+---------------------------------------------------+-------------------+
; Source Clock(s)                                   ; Destination Clock(s)                              ; Delay Added in ns ;
+---------------------------------------------------+---------------------------------------------------+-------------------+
; c_pll|altpll_component|auto_generated|pll1|clk[0] ; c_pll|altpll_component|auto_generated|pll1|clk[0] ; 4.7               ;
+---------------------------------------------------+---------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                       ;
+---------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                               ; Destination Register                                                                                                                            ; Delay Added in ns ;
+---------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; eth_port:c_eth0|eth_tx:c_tx|tx_fsm_axi:c_fsm_axi|cnt_addr[1]  ; eth_port:c_eth0|eth_tx:c_tx|ram_eth_packet:c_ram|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|ram_block1a3~porta_address_reg0 ; 0.409             ;
; eth_port:c_eth0|eth_tx:c_tx|tx_fsm_axi:c_fsm_axi|cnt_addr[0]  ; eth_port:c_eth0|eth_tx:c_tx|ram_eth_packet:c_ram|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|ram_block1a3~porta_address_reg0 ; 0.409             ;
; eth_port:c_eth0|eth_tx:c_tx|tx_fsm_axi:c_fsm_axi|cnt_addr[2]  ; eth_port:c_eth0|eth_tx:c_tx|ram_eth_packet:c_ram|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|ram_block1a3~porta_address_reg0 ; 0.409             ;
; ringbuffer:c_eth0_rb|rd_ptr[5]                                ; ringbuffer:c_eth0_rb|ram_2048x9_cascade:ram_inst|altsyncram:ram1_rtl_0|altsyncram_qkm1:auto_generated|ram_block1a8~portb_address_reg0           ; 0.329             ;
; ringbuffer:c_eth0_rb|rd_ptr[4]                                ; ringbuffer:c_eth0_rb|ram_2048x9_cascade:ram_inst|altsyncram:ram1_rtl_0|altsyncram_qkm1:auto_generated|ram_block1a8~portb_address_reg0           ; 0.329             ;
; ringbuffer:c_eth0_rb|rd_ptr[8]                                ; ringbuffer:c_eth0_rb|ram_2048x9_cascade:ram_inst|altsyncram:ram1_rtl_0|altsyncram_qkm1:auto_generated|ram_block1a8~portb_address_reg0           ; 0.328             ;
; ringbuffer:c_eth0_rb|rd_ptr[7]                                ; ringbuffer:c_eth0_rb|ram_2048x9_cascade:ram_inst|altsyncram:ram1_rtl_0|altsyncram_qkm1:auto_generated|ram_block1a8~portb_address_reg0           ; 0.328             ;
; ringbuffer:c_eth0_rb|rd_ptr[6]                                ; ringbuffer:c_eth0_rb|ram_2048x9_cascade:ram_inst|altsyncram:ram1_rtl_0|altsyncram_qkm1:auto_generated|ram_block1a8~portb_address_reg0           ; 0.328             ;
; ringbuffer:c_eth0_rb|rd_ptr[3]                                ; ringbuffer:c_eth0_rb|ram_2048x9_cascade:ram_inst|altsyncram:ram1_rtl_0|altsyncram_qkm1:auto_generated|ram_block1a8~portb_address_reg0           ; 0.328             ;
; ringbuffer:c_eth0_rb|rd_ptr[2]                                ; ringbuffer:c_eth0_rb|ram_2048x9_cascade:ram_inst|altsyncram:ram1_rtl_0|altsyncram_qkm1:auto_generated|ram_block1a8~portb_address_reg0           ; 0.328             ;
; ringbuffer:c_eth0_rb|rd_ptr[9]                                ; ringbuffer:c_eth0_rb|ram_2048x9_cascade:ram_inst|altsyncram:ram1_rtl_0|altsyncram_qkm1:auto_generated|ram_block1a8~portb_address_reg0           ; 0.328             ;
; eth_port:c_eth0|eth_tx:c_tx|tx_fsm_axi:c_fsm_axi|cnt_addr[7]  ; eth_port:c_eth0|eth_tx:c_tx|ram_eth_packet:c_ram|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|ram_block1a3~porta_address_reg0 ; 0.086             ;
; eth_port:c_eth0|eth_tx:c_tx|tx_fsm_axi:c_fsm_axi|cnt_addr[9]  ; eth_port:c_eth0|eth_tx:c_tx|ram_eth_packet:c_ram|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|ram_block1a3~porta_address_reg0 ; 0.086             ;
; eth_port:c_eth0|eth_tx:c_tx|tx_fsm_axi:c_fsm_axi|cnt_addr[5]  ; eth_port:c_eth0|eth_tx:c_tx|ram_eth_packet:c_ram|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|ram_block1a3~porta_address_reg0 ; 0.086             ;
; eth_port:c_eth0|eth_tx:c_tx|tx_fsm_axi:c_fsm_axi|cnt_addr[3]  ; eth_port:c_eth0|eth_tx:c_tx|ram_eth_packet:c_ram|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|ram_block1a3~porta_address_reg0 ; 0.086             ;
; eth_port:c_eth0|eth_tx:c_tx|tx_fsm_axi:c_fsm_axi|cnt_addr[8]  ; eth_port:c_eth0|eth_tx:c_tx|ram_eth_packet:c_ram|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|ram_block1a3~porta_address_reg0 ; 0.080             ;
; eth_port:c_eth0|eth_tx:c_tx|tx_fsm_axi:c_fsm_axi|cnt_addr[4]  ; eth_port:c_eth0|eth_tx:c_tx|ram_eth_packet:c_ram|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|ram_block1a3~porta_address_reg0 ; 0.080             ;
; eth_port:c_eth0|eth_tx:c_tx|tx_fsm_axi:c_fsm_axi|cnt_addr[6]  ; eth_port:c_eth0|eth_tx:c_tx|ram_eth_packet:c_ram|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|ram_block1a3~porta_address_reg0 ; 0.080             ;
; eth_port:c_eth0|eth_tx:c_tx|tx_fsm_axi:c_fsm_axi|cnt_addr[10] ; eth_port:c_eth0|eth_tx:c_tx|ram_eth_packet:c_ram|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|ram_block1a3~porta_address_reg0 ; 0.080             ;
; eth_port:c_eth0|eth_tx:c_tx|sr_piso:c_piso_sr|r_byte[0]       ; eth_port:c_eth0|eth_tx:c_tx|sr_piso:c_piso_sr|bit_out                                                                                           ; 0.070             ;
; ringbuffer:c_eth0_rb|rd_ptr[1]                                ; ringbuffer:c_eth0_rb|ram_2048x9_cascade:ram_inst|altsyncram:ram1_rtl_0|altsyncram_qkm1:auto_generated|ram_block1a8~portb_address_reg0           ; 0.017             ;
+---------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 21 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device EP4CE6E22C8 for design "FPGACode"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll_main:c_pll|altpll:altpll_component|pll_main_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: G:/FPGA_Projects/Ethernet_Switch/FPGACode/db/pll_main_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_main:c_pll|altpll:altpll_component|pll_main_altpll:auto_generated|wire_pll1_clk[0] port File: G:/FPGA_Projects/Ethernet_Switch/FPGACode/db/pll_main_altpll.v Line: 51
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332104): Reading SDC File: 'timings.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {c_pll|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {c_pll|altpll_component|auto_generated|pll1|clk[0]} {c_pll|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   10.000 c_pll|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   20.000     main_clk
Info (176352): Promoted node pll_main:c_pll|altpll:altpll_component|pll_main_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: G:/FPGA_Projects/Ethernet_Switch/FPGACode/db/pll_main_altpll.v Line: 93
    Info (176355): Automatically promoted altclkctrl:c_alt_clk_ctrl|altclkctrl_altclkctrl_0:altclkctrl_0|altclkctrl_altclkctrl_0_sub:altclkctrl_altclkctrl_0_sub_component|clkctrl1 to use location or clock signal Global Clock CLKCTRL_G3 File: G:/FPGA_Projects/Ethernet_Switch/FPGACode/db/ip/altclkctrl/submodules/altclkctrl_altclkctrl_0.v Line: 62
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (11888): Total time spent on timing analysis during the Fitter is 0.37 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Warning (169177): 12 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin KEY1 uses I/O standard 3.3-V LVTTL at 88 File: G:/FPGA_Projects/Ethernet_Switch/FPGACode/ethernet_switch.vhd Line: 10
    Info (169178): Pin KEY2 uses I/O standard 3.3-V LVTTL at 89 File: G:/FPGA_Projects/Ethernet_Switch/FPGACode/ethernet_switch.vhd Line: 11
    Info (169178): Pin KEY3 uses I/O standard 3.3-V LVTTL at 90 File: G:/FPGA_Projects/Ethernet_Switch/FPGACode/ethernet_switch.vhd Line: 12
    Info (169178): Pin UART_RX uses I/O standard 3.3-V LVTTL at 115 File: G:/FPGA_Projects/Ethernet_Switch/FPGACode/ethernet_switch.vhd Line: 20
    Info (169178): Pin ETH0_RX uses I/O standard 3.3-V LVTTL at 77 File: G:/FPGA_Projects/Ethernet_Switch/FPGACode/ethernet_switch.vhd Line: 23
    Info (169178): Pin ETH1_RX uses I/O standard 3.3-V LVTTL at 66 File: G:/FPGA_Projects/Ethernet_Switch/FPGACode/ethernet_switch.vhd Line: 29
    Info (169178): Pin ETH2_RX uses I/O standard 3.3-V LVTTL at 59 File: G:/FPGA_Projects/Ethernet_Switch/FPGACode/ethernet_switch.vhd Line: 35
    Info (169178): Pin ETH3_RX uses I/O standard 3.3-V LVTTL at 49 File: G:/FPGA_Projects/Ethernet_Switch/FPGACode/ethernet_switch.vhd Line: 41
    Info (169178): Pin ETH4_RX uses I/O standard 3.3-V LVTTL at 33 File: G:/FPGA_Projects/Ethernet_Switch/FPGACode/ethernet_switch.vhd Line: 47
    Info (169178): Pin MAIN_CLK uses I/O standard 3.3-V LVTTL at 23 File: G:/FPGA_Projects/Ethernet_Switch/FPGACode/ethernet_switch.vhd Line: 8
    Info (169178): Pin KEY4 uses I/O standard 3.3-V LVTTL at 91 File: G:/FPGA_Projects/Ethernet_Switch/FPGACode/ethernet_switch.vhd Line: 13
    Info (169178): Pin RESET uses I/O standard 3.3-V LVTTL at 25 File: G:/FPGA_Projects/Ethernet_Switch/FPGACode/ethernet_switch.vhd Line: 9
Info (144001): Generated suppressed messages file G:/FPGA_Projects/Ethernet_Switch/FPGACode/output_files/FPGACode.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 6520 megabytes
    Info: Processing ended: Wed Oct  8 22:30:04 2025
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:11


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in G:/FPGA_Projects/Ethernet_Switch/FPGACode/output_files/FPGACode.fit.smsg.


